(57)【要約】      （修正有）【課題】低インダクタンスであるとともに、良好な放熱性、高い耐電圧及び高い集積密度を有するＲＣスナバ回路による電気回路装置を提供する。【解決手段】半導体基板１に一体的に組み込まれたＲＣスナバ回路によって形成される電気回路装置において、ＲＣスナバ回路の第１のコンデンサーＣｖｅｒｔ及び抵抗Ｒは、半導体基板の第１のドープ型の半導体領域において縦方向に形成される。少なくとも１つの更なるコンデンサーＣｌａｔは、第１のコンデンサーと直列に接続される。更なるコンデンサーは、第１のドープ型の半導体領域に隣接する第２のドープ型の半導体領域において、第１のコンデンサーに対して横方向に組み込まれ、ドープ型が異なることによって、更なるコンデンサーは、第１のドープ型の半導体領域から電気的に絶縁される。この回路装置によって、高耐電圧で、高い放熱性及び集積密度を有する、低インダクタンスのＲＣスナバ回路が形成される。【選択図】図１
2020088393.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板（１）に一体的に組み込まれたＲＣスナバ回路によって形成される電気回路装置であって、
前記ＲＣスナバ回路の第１のコンデンサー（Ｃｖｅｒｔ）及び抵抗（Ｒ）は、前記半導体基板（１）の第１のドープ型の半導体領域において縦方向に形成され、
少なくとも１つの更なるコンデンサー（Ｃｌａｔ）は、前記第１のコンデンサー（Ｃｖｅｒｔ）と直列に接続され、
前記更なるコンデンサー（Ｃｌａｔ）は、前記第１のドープ型の前記半導体領域に隣接する第２のドープ型の半導体領域において、前記第１のコンデンサーに対して横方向に組み込まれ、前記ドープ型が異なることによって、前記更なるコンデンサー（Ｃｌａｔ）は、前記第１のドープ型の前記半導体領域から電気的に絶縁される、電気回路装置。
【請求項２】
前記第２のドープ型の前記半導体領域は、前記第１のドープ型の前記半導体領域におけるウェル領域（３）として形成されることを特徴とする、請求項１に記載の電気回路装置。
【請求項３】
前記第１のドープ型の前記半導体領域は、前記コンデンサー（Ｃｖｅｒｔ、Ｃｌａｔ）が形成される前記半導体基板（１）の前面から、前記半導体基板（１）の裏側まで延在し、該裏側には、裏側メタライゼーション（９）が施され、前記ＲＣスナバ回路の前記抵抗（Ｒ）は、前記裏側メタライゼーション（９）を介して電気的接触が可能であり、前記前面には、少なくとも１つの電気コンタクト（７）が設けられ、前記少なくとも１つの更なるコンデンサー（Ｃｌａｔ）は、前記少なくとも１つの電気コンタクト（７）を介して電気的接触が可能であることを特徴とする、請求項１又は２に記載の電気回路装置。
【請求項４】
前記半導体基板（１）は、前記コンデンサー（Ｃｖｅｒｔ、Ｃｌａｔ）を形成するために、前記前面に、電気的に絶縁された誘電体層（４）又は積層によって被覆され、導電性材料（５）によって充填される凹部の配列をそれぞれ有することを特徴とする、請求項３に記載の電気回路装置。
【請求項５】
前記コンデンサー（Ｃｖｅｒｔ、Ｃｌａｔ）は、電気絶縁性の共通の誘電体層（４）又は積層を有することを特徴とする、請求項４に記載の電気回路装置。
【請求項６】
前記電気絶縁性の誘電体層（４）又は積層は、二酸化ケイ素及び窒化ケイ素から形成されることを特徴とする、請求項４又は５に記載の電気回路装置。
【請求項７】
前記コンデンサー（Ｃｖｅｒｔ、Ｃｌａｔ）間に平衡抵抗が形成されることを特徴とする、請求項１〜６のいずれか１項に記載の電気回路装置。
【請求項８】
前記ウェル領域（３）の周りにエッジ終端（１１）が形成されることを特徴とする、請求項２に係る、請求項２〜７のいずれか１項に記載の電気回路装置。
【請求項９】
前記半導体領域は、前記コンデンサー（Ｃｖｅｒｔ、Ｃｌａｔ）の領域において、５Ｅ１８ｃｍ−３以上のドープ量を有することを特徴とする、請求項１〜８のいずれか１項に記載の電気回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板に一体的に組み込まれたＲＣスナバ回路による電気回路装置であって、ＲＣスナバ回路の第１のコンデンサー及び抵抗は、半導体基板の第１のドープ型の半導体領域において縦方向に形成され、少なくとも１つの更なるコンデンサーは、第１のコンデンサーと直列に接続される、電気回路装置に関する。
【背景技術】
【０００２】
スナバ回路は、電気回路において、例えば、誘導負荷の切替え時に発生するような、妨げとなる高周波又はピーク電圧を抑制するために使用される。このために、コンデンサーと抵抗との直列接続によって形成される、いわゆるＲＣスナバ回路が利用されることが多い。パワーエレクトロニクスにおける使用に関しては、良好な放熱性（Entwaermbarkeit）と高い耐電圧（Spannungsfestigkeit）とを有する低インダクタンスのスナバ回路が必要とされる。
【０００３】
縦型のＲＣスナバ回路を半導体基板に一体的に組み込むことで、高い放熱性が可能となる。そのようなＲＣスナバ回路が、例えば、特許文献１に記載されている。このＲＣスナバ回路のコンデンサーは、半導体基板におけるトレンチ構造を、誘電体層で被覆し、導電性材料で充填することによって形成される。このトレンチ構造と基板の裏側との間のドープ領域は、ＲＣスナバ回路の抵抗を形成する。前面側及び裏側における好適なコンタクトメタライゼーションによって、ＲＣスナバ回路が接点を持つことが可能になる。そのようにして得られるＲＣスナバチップは、例えば、ＤＣＢ基板（ＤＣＢ：Direct Copper Bonding）上に実装することができる。しかしながら、そのようなＲＣスナバ回路の、例えば１２００Ｖという高耐電圧には、非常に厚い誘電体が必要であり、それに関連する機械的応力の問題も伴う。
【０００４】
ＤＣＢ基板上に２つのＲＣスナバ回路を直列接続することで、各ＲＣスナバ回路の電圧負荷は半分に低減されるものの、これには上面に２つのボンディング箇所が必要となり、それにより、インダクタンスの増加につながる。さらに、そのような構造には、個々の構成要素間の必要な隙間のため、更なる表面スペースを必要とする。
【０００５】
コンデンサーの電圧負荷は、複数のコンデンサーを直列接続することによって低減することができる。そのため、例えば、特許文献２において、第１のコンデンサーを半導体基板の前面側のトレンチ構造として形成し、第２のコンデンサーを半導体基板の裏側のトレンチ構造として形成した、縦型構成が一体的に組み込まれたコンデンサーが提案されている。そうした実現化は、半導体基板の両面処理によって可能になる。しかしながら、この場合、裏面電位は、基板電位に対応しない。さらに、モジュール構造に関して、このような形態の場合、絶縁の複雑さが増加する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７，７３８，２２６号
【特許文献２】米国特許第９，９１７，１４６号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、低インダクタンスであるとともに、良好な放熱性、高い耐電圧、及び高い集積密度を有するＲＣスナバ回路による電気回路装置を提供することである。
【課題を解決するための手段】
【０００８】
上記目的は、請求項１に記載の電気回路装置によって解決される。回路装置の有利な形態は、従属請求項の主題であるか、又は以下の記載及び実施例から見て取れる。
【０００９】
提案される電気回路装置において、ＲＣスナバ回路が半導体基板に組み込まれ、ＲＣスナバ回路の第１のコンデンサー及び抵抗が、半導体基板の第１のドープ型の半導体領域において縦方向に形成される。少なくとも１つの更なるコンデンサーが、第１のコンデンサーと直列に接続される。この更なるコンデンサーは、第１のドープ型の半導体領域に隣接する第２のドープ型の半導体領域において、第１のコンデンサーに対して横方向に組み込まれる。ドープ型が異なることによって、上記更なるコンデンサーは、第１のドープ型の半導体領域から、したがってＲＣスナバ回路の抵抗から、ｐｎ接合を介して電気的に絶縁される。
【００１０】
したがって、提案される電気回路装置は、半導体基板における縦型コンデンサーと少なくとも１つの横型コンデンサーとの組合せによって特徴付けられ、そのため、前面接触に必要なボンディングワイヤは１本のみである。これは、ＲＣスナバ回路として作用するこの回路装置の低インダクタンスにつながる。ただ１つの縦型ＲＣスナバが一体的に組み込まれていることによって、半導体基板を介した熱損失が更に導かれ、それにより、回路装置の良好な放熱性が保証される。また、ＲＣスナバ回路の抵抗を、第１のドープ型の半導体領域において、第１のコンデンサーと半導体基板の裏側との間にドープを行うことによって、更に調整可能である。抵抗の接点のために裏側に施されたメタライゼーションにおける裏面電位は、基板電位に対応する。
【００１１】
横型コンデンサーとして更なるコンデンサーを設けることにより、電気回路装置のブロッキング電圧（Sperrspannung）が複数のコンデンサーに分配される。それにより、コンデンサーにおいてより薄い誘電体を使用することができ、それにより、機械的応力も少なくなる。したがって、縦型コンデンサーと横型コンデンサーとを直列接続する場合、耐電圧を約４００Ｖ〜約２０００Ｖにするには、誘電体の厚さを、好ましくは５００ｎｍ〜２０００ｎｍにすることができる。例えば、２０ｎｍのＳｉＯ２及び５００ｎｍのＳｉ３Ｎ４の場合の層厚では、耐電圧は４００Ｖになり、３３０ｎｍのＳｉＯ２及び１０００ｎｍのＳｉ３Ｎ４の場合の層厚では、耐電圧は１２００Ｖになり、３３０ｎｍのＳｉＯ２及び１５００ｎｍのＳｉ３Ｎ４の場合の層厚では、耐電圧は１８００Ｖになる。２つ以上の横型コンデンサーの場合、必要な層厚はそれに応じて小さくなる。同じ層厚である場合、耐電圧はそれに応じて高くなる。
【００１２】
１つ又は複数の横型コンデンサーの絶縁は、ｐｎ接合によって行われ、これは、ＲＣスナバ回路における電圧の極性が適切である場合、ブロッキング方向のダイオードとして機能する。また、異なるドープ型の半導体領域間のｐｎ接合は、印加電圧の約５０％のみをブロックすればよい。また、提案される回路装置は、より厚い誘電体に起因して僅かな穴深さしか可能でないことで、同じ静電容量のためにより大きな表面積が必要となる１つのみのコンデンサーを備える場合で、耐電圧が同じである形態に比して、より高い集積密度を可能にする。
【００１３】
好ましい形態において、更なるコンデンサーが形成される第２のドープ型の半導体領域は、第１のドープ型の半導体領域におけるウェル領域として形成される。複数の横型コンデンサーを直列接続する場合、第１のドープ型の半導体領域内に、複数の互いに分離された第２のドープ型のウェル領域が形成されることが好ましい。
【００１４】
第１のドープ型の半導体領域は、コンデンサーが形成される半導体基板の前面から、半導体基板の裏側まで延在することが好ましい。また、裏側には、裏側メタライゼーションが施され、ＲＣスナバ回路の抵抗は、その裏側メタライゼーションを介して電気的接触が可能である。前面には、少なくとも１つの電気コンタクトが設けられ、更なるコンデンサー又は（更なるコンデンサーが複数ある場合には）直列接続の最後のコンデンサーを少なくとも介して、電気的接触が可能である。
【００１５】
提案される回路装置において、コンデンサーは、既知の方法で、半導体基板の前面における凹部の配列によって、それらの凹部を、電気絶縁性の誘電体層又は積層で被覆し、導電性材料で充填することでそれぞれ形成されることが好ましい。凹部は、例えば、隣り合って延在する、特に平行又は同心円状の配置のトレンチとして形成することができる。凹部として、六角形状に配置された穴構造が用いられることが好ましい。別の幾何形状、例えば、表面における断面が矩形の凹部等も可能である。ここでは、全てのコンデンサーは、共通の誘電体、すなわち共通の誘電体層又は積層を有することが好ましい。この誘電体は、例えば、二酸化ケイ素及び窒化ケイ素から形成することができる。
【００１６】
提案される回路装置において、ｐｎ接合によって形成されるｐｎダイオードの漏れ電流を平衡化するために、コンデンサー間にオーム抵抗又は非線形抵抗（更なるダイオード構造）として平衡抵抗を形成することができる。さらに、他のコンデンサーのウェル領域の周りに、ブロッキング用のｐｎ接合のエッジ終端（Randabschluss）を形成することができる。
【００１７】
半導体領域は、コンデンサーの領域において、低いＥＳＲ（ＥＳＲ：Ersatzserienwiderstand：等価直列抵抗）を達成するために、十分な量のドープを行うことが好ましい。
【００１８】
提案される回路装置は、パワーエレクトロニクスにおいて、ＲＣスナバ回路による電圧抑制及び同様の用途のために非常に有利に用いることができる。この回路装置は、半導体チップとして、パワー半導体基板、特にＤＣＢ基板上に、簡単な方法で実装することができる。半導体チップの裏側にわたる熱接触面積が大きいため、非常に良好な放熱性が得られる。
【００１９】
以下、提案される電気回路装置を、実施例に基づき、図面を参照してより詳細に説明する。
【図面の簡単な説明】
【００２０】
【図１】本発明の第１の実施例に係る電気回路装置の断面図及び等価回路図である。
【図２】本発明の第２の実施例に係る電気回路装置の断面図及び等価回路図である。
【図３】本発明の第３の実施例に係る電気回路装置の断面図及び等価回路図である。
【図４】本発明の第４の実施例に係る電気回路装置の断面図及び等価回路図である。
【図５】本発明に係る電気回路装置の縦型コンデンサー及び１つ又は複数の横型コンデンサーの配置に関する２つの例を示す上面図である。
【図６】本発明の第５の実施例に係る電気回路装置の断面図及び等価回路図である。
【図７Ａ】提案される電気回路装置を製造する方法ステップの例示的な順序を示す断面図である。
【図７Ｂ】提案される電気回路装置を製造する方法ステップの例示的な順序を示す断面図である。
【図７Ｃ】提案される電気回路装置を製造する方法ステップの例示的な順序を示す断面図である。
【図７Ｄ】提案される電気回路装置を製造する方法ステップの例示的な順序を示す断面図である。
【発明を実施するための形態】
【００２１】
以下、提案される電気回路装置について、縦型コンデンサー及び１つ又は複数の横型コンデンサーを備えるＲＣスナバ回路を半導体チップとして形成した、複数の実施例に基づいて詳細に記載する。このために、図１は、第１の実施例の断面図、及びこの形態の対応する等価回路図を示している。ここでは、ＲＣスナバ回路は、等価回路図から見て取れるように、抵抗Ｒと、縦型コンデンサーＣｖｅｒｔと、横型コンデンサーＣｌａｔとの直列接続によって形成される。このために、ｐ型ドープされる半導体基板１の前面には、ｐ＋型ドープされるウェル２と、ｎ＋型ドープされるウェル３とが設けられる。これらのウェル内には、トレンチが形成され、それらのトレンチは、誘電体層４によって被覆され、導電性材料５、例えばポリシリコンによって充填される。このようにして形成された双方のコンデンサーは、メタライゼーション６によって互いに直列に接続され、横型コンデンサーＣｌａｔは、対応する前面側電極７を介して電気的接触が可能である。半導体基板１の裏側には、ｐ＋型コンタクト８を形成するｐ＋型層があり、このｐ＋型層には、裏側メタライゼーション９が施される。この裏側メタライゼーションは、ＲＣスナバ回路に接触する裏側電極を形成する。等価回路図において見て取れるように、横型コンデンサーＣｌａｔのウェル領域３をｎ＋型ドープすることによって、ｐｎダイオードＤｉｓｏ，１が形成される。この等価回路図の個々の構成要素は、断面図にも示されている。コンデンサーの極性は、ｐｎダイオードＤｉｓｏ，１の逆極性（Sperrpolung）によって決められる。半導体基板１のｐ型ドープ及びこの基板の厚さによって、抵抗Ｒの大きさが設定される又は調整可能である。
【００２２】
そのような電気回路装置は、図１とは逆のドープによって実現することもできる。これは、図２において、断面図及び対応する等価回路図に概略的に示されている。
【００２３】
提案される電気回路装置は、２つ以上の横型コンデンサーを用いて実現することもできる。この場合、複数の横型コンデンサーＣｌａｔが、縦型コンデンサーＣｖｅｒｔに対して直列に接続される。これは、図３において、例として２つの横型コンデンサーＣｌａｔを備えるように示されている。ここでは、第２の横型コンデンサーは、半導体基板におけるｎ＋型ドープされるウェル３内に、第１の横型コンデンサーと同じ方法で形成される。個々のコンデンサーの接続は、ここでも、対応するメタライゼーション６を介して行われる。直列接続における最後の横型コンデンサーのｐｎダイオードＤｉｓｏ，２又はＤｉｓｏ，ｎのブロッキング強度は、発生する電圧に耐えるのに十分高くなければならない。
【００２４】
直列接続における最後のコンデンサーのみが接点を持つのではなく、一形態において、コンデンサーＣｖｅｒｔ、Ｃｌａｔのそれぞれにも、対応するコンタクト電極７を設けることができる。これは、例として図４の断面図及び等価回路図に示されている。こうして個々のコンデンサーに接触可能にすることにより、例えば、チャージポンプ又は容量性分圧器を実現することができる。ここでは、個々のコンデンサーは、異なる静電容量値を有することもできる。
【００２５】
個々のコンデンサーは、異なる様式で横型に配置することができる。これに関して、図５は、そのような配置の２つの例を、半導体基板の上面図において非常に概略的に示している。１つのみの横型コンデンサーＣｌａｔを有する左側の形態において、横型コンデンサーＣｌａｔは、縦型コンデンサーＣｖｅｒｔの領域内に対称的に配置されている。この図には、横型コンデンサーのウェルの湾曲部における降伏（Durchbruch）を防ぐためのエッジ終端１１も示されている。このエッジ終端は、フィールドリングによるｐｎダイオードのバリア層絶縁（Sperrschichtisolation）をなす。図の右側部分には、４つの横型コンデンサーを備える一形態が、例として示されている。
【００２６】
最後に、図６は、提案される電気回路装置のもう１つの更なる実施例を示している。ここでは、更なるｐｎダイオードＤｉｓｏ，ｎを形成するために、半導体基板１に更にもう１つのｎ＋型ウェル１０が設けられている。提案される回路装置では、平衡化のために高電圧用の対応するツェナーダイオードを直列接続することも可能である。個々のｐｎダイオードの漏れ電流は、それぞれの構成要素表面を介して設計することができる。また、平衡化のために個々のコンデンサー間に更なるポリ抵抗を設けることも可能である。
【００２７】
各ｐｎダイオードのブロッキング強度は、ドープ及びドリフト領域の幅（基板厚さ）によって調整することができる。ここでは、基板厚さに対応する縦方向の大きさは、２００μｍを超えることが好ましい。横方向の大きさ、すなわち、横方向における個々のコンデンサー間の距離は、ＰＴ効果を回避するためにドーピングを適切に調整する場合、２００μｍ未満にすることができる。
【００２８】
以下の表は、基板厚さが６５０μｍである場合の様々な電圧に対する可能な抵抗範囲（各最低抵抗）の一例を示している。
【００２９】
【表１】
2020088393.tif 000003
【００３０】
それに応じて、より薄い基板又はエピタキシーによって、より低い抵抗も可能である。
【００３１】
以下、図１による縦型コンデンサー及び横型コンデンサーを備える本発明に係る電気回路装置の製造の一例を、簡潔に説明する。まず、基板１の表面において、マスクを用いて、双方のコンデンサーにそれぞれトレンチ構造を形成する。このトレンチ構造は、コンデンサーを形成するための表面積を拡大する役目を果たし、その形成は、例えば、シリコン基板においてドライエッチング（異方性）によって行うことができる。これに関して、図７Ａは、ｐ型ドープされる半導体基板１の対応するトレンチ構造を示している。次に、各ウェル２、３を形成するために、コンデンサー領域のドープを行う。縦型コンデンサーのウェル２は、ここでは、例えば、ホウ素注入又はホウ素ガラス堆積によってｐ＋型ドープされる。横型コンデンサーのウェル３のｎ＋型ドープは、例えば、リン注入又はＰＯＣｌ３堆積によって行うことができる。続いて、アニーリングが行われ、その間にドーパントを活性化させ、表面濃度が低減する、アニールを行う。図７Ｂは、このドープステップの結果を断面図で示している。さらに、ｎ＋型ドープされるウェル３のエッジ終端にも注入が可能である。次のステップにおいて、コンデンサー誘電体４の堆積及びポリシリコン５のトレンチへの充填を行う。これは、図７Ｃに概略的に示されている。コンデンサー誘電体４は、窒化ケイ素堆積と併せて熱酸化によって形成される。次いで、ポリシリコン堆積（例えば、ｉｎ−ｓｉｔｕドープ）、及び堆積した層の構造化を行う。最後に、後の電気的接触用のコンタクトホールのエッチングを更に行う。図７Ｄには、最終的な電極形成及びパッシベーションが示されている。次に、前面のメタライゼーションを、金属６及びポリシリコン５の構造化と併せて行う。続いて、裏側のメタライゼーション、及び、例えばポリイミドによるパッシベーションの堆積を行う。結果として、図１に示されているような電気回路装置が得られる。
【符号の説明】
【００３２】
１  半導体基板
２  縦型コンデンサーのウェル
３  横型コンデンサーのウェル
４  誘電体層
５  導電性材料
６  メタライゼーション
７  コンタクト電極
８  ｐ＋型コンタクト又はｎ＋型コンタクト
９  裏側メタライゼーション
１０  ｎ＋型ドープされるウェル
１１  エッジ終端
【図１】
2020088393.tif 000004
【図２】
2020088393.tif 000005
【図３】
2020088393.tif 000006
【図４】
2020088393.tif 000007
【図５】
2020088393.tif 000008
【図６】
2020088393.tif 000009
【図７Ａ】
2020088393.tif 000010
【図７Ｂ】
2020088393.tif 000011
【図７Ｃ】
2020088393.tif 000012
【図７Ｄ】
2020088393.tif 000013
【外国語明細書】
2020088393000001.pdf