(57)【要約】      （修正有）【課題】酸化物半導体膜を有するトランジスタにおいて、電界効果移動度を向上させると共に信頼性を向上させる。【解決手段】トランジスタを有する半導体装置であって、トランジスタは、酸化物半導体膜を有し、トランジスタは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である領域と、Ｓ値が、０．３Ｖ／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１２Ａ／ｃｍ２未満である領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上１．５未満となる。【選択図】図１
2020205437.tif 000002
【特許請求の範囲】
【請求項１】
酸化物半導体膜と、
前記酸化物半導体膜とそれぞれ接する領域を有するソース電極及びドレイン電極と、
絶縁膜を介して前記酸化物半導体膜と重なる領域を有するゲート電極を有し、
前記酸化物半導体膜は、第１の領域と、第２の領域と、が混在した複合酸化物半導体を有し、
前記第１の領域は、インジウムと、亜鉛とを有し、
前記第２の領域は、インジウムと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、亜鉛と、を有し、
前記第１の領域は、前記第２の領域よりも高濃度にインジウムを有し、
前記第１の領域は、前記第２の領域に内包されている、トランジスタ。
【請求項２】
請求項１において、
前記第２の領域における前記インジウム、前記元素Ｍ、及び前記亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３近傍であり、
前記Ｉｎが４の場合、前記元素Ｍが１．５以上２．５以下であり、且つ前記Ｚｎが２以上４以下である、トランジスタ。
【請求項３】
請求項１において、
前記第２の領域における前記インジウム、前記元素Ｍ、及び前記亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍であり、
前記Ｉｎが５の場合、前記元素Ｍが０．５以上１．５以下であり、且つ前記Ｚｎが５以上７以下である、トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示
装置に関する。
【０００２】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、酸化物半導体、または当該酸化物半導体の製造方法に
関する。または、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶
装置、それらの駆動方法、またはそれらの製造方法に関する。
【０００３】
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
【背景技術】
【０００４】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製す
る技術が開示されている（特許文献１参照）。
【０００５】
また、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルと
なる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウム
の割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合
がある）を高めた半導体装置が開示されている（特許文献１参照）。
【０００６】
また、非特許文献１において、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ
≦１を満たす数、ｍは自然数）で表されるホモロガス相が存在することが述べられている
。また、非特許文献１では、ホモロガス相の固溶域（ｓｏｌｉｄ  ｓｏｌｕｔｉｏｎ  ｒ
ａｎｇｅ）について述べられている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、
ｘが−０．３３から０．０８の範囲であることが述べられており、ｍ＝２の場合のホモロ
ガス相の固溶域は、ｘが−０．６８から０．３２の範囲であることが述べられている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−９６０５５号公報
【特許文献２】特開２０１４−７３９９号公報
【非特許文献】
【０００８】
【非特許文献１】Ｍ．  Ｎａｋａｍｕｒａ，  Ｎ．  Ｋｉｍｉｚｕｋａ，  ａｎｄ  Ｔ．  Ｍｏｈｒｉ、「Ｔｈｅ  Ｐｈａｓｅ  Ｒｅｌａｔｉｏｎｓ  ｉｎ  ｔｈｅ  Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ  Ｓｙｓｔｅｍ  ａｔ  １３５０℃」、Ｊ．  Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３，  ｐｐ．２９８−３１５
【発明の概要】
【発明が解決しようとする課題】
【０００９】
酸化物半導体膜をチャネル領域に用いるトランジスタとしては、電界効果移動度が高い
方が好ましい。しかしながら、トランジスタの電界効果移動度を高めると、トランジスタ
の特性がノーマリーオンの特性になりやすいといった問題がある。なお、ノーマリーオン
とは、ゲート電極に電圧を印加しなくてもチャネルが存在し、トランジスタに電流が流れ
てしまう状態のことである。
【００１０】
また、酸化物半導体膜をチャネル領域に用いるトランジスタにおいて、酸化物半導体膜
中に形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、
酸化物半導体膜中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給
源となる。酸化物半導体膜中にキャリア供給源が生成されると、酸化物半導体膜を有する
トランジスタの電気特性の変動、代表的にはしきい値電圧のシフトが生じる。
【００１１】
例えば、酸化物半導体膜中に酸素欠損が多すぎると、トランジスタのしきい値電圧がマ
イナス側にシフトしてしまい、ノーマリーオンの特性になる。よって、酸化物半導体膜中
、特にチャネル領域においては、酸素欠損が少ない、あるいはノーマリーオンの特性にな
らない程度の酸素欠損量であることが好ましい。
【００１２】
また、非特許文献１では、ＩｎｘＺｎｙＧａｚＯｗの例が示されており、ｘ，ｙ及びｚ
がＺｎＧａ２Ｏ４近傍の組成、つまりｘ，ｙ及びｚが（ｘ，ｙ，ｚ）＝（０，１，２）に
近い値を有する場合には、スピネル型の結晶構造が形成、あるいは混在しやすいことが記
載されている。スピネル型の結晶構造を有する化合物として、ＡＢ２Ｏ４（Ａ及びＢは金
属）で表される化合物が知られている。
【００１３】
しかしながら、スピネル型の結晶構造がＩｎ−Ｇａ−Ｚｎ系酸化物半導体中に形成、あ
るいは混在すると、当該Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を有する半導体装置（例えばト
ランジスタ）の電気特性または信頼性に悪影響を与える場合がある。
【００１４】
上記問題に鑑み、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、
電界効果移動度を向上させると共に信頼性を向上させることを課題の１つとする。または
、本発明の一態様は、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を
抑制すると共に、信頼性を向上させることを課題の１つとする。または、本発明の一態様
は、消費電力が低減された半導体装置を提供することを課題の１つとする。または、本発
明の一態様は、半導体装置に良好な電気特性を付与することを課題の１つとする。または
、本発明の一態様は、新規な酸化物半導体を提供することを課題の１つとする。または、
本発明の一態様は、新規な半導体装置を提供することを課題の１つとする。または、本発
明の一態様は、新規な表示装置を提供することを課題の１つとする。
【００１５】
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
【課題を解決するための手段】
【００１６】
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、絶縁
膜と、第１の導電膜と、第２の導電膜と、第３の導電膜と、酸化物半導体膜と、を有し、
第１の導電膜は、酸化物半導体膜と接する領域を有し、第２の導電膜は、酸化物半導体膜
と接する領域を有し、第３の導電膜は、酸化物半導体膜と第３の導電膜とが、絶縁膜を間
に挟んで互いに重なる領域を有し、トランジスタは、トランジスタのゲート電圧が０Ｖよ
り大きく１０Ｖ以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０
ｃｍ２／Ｖｓ未満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である領域と、Ｓ
値が、０．３Ｖ／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１２Ａ／ｃｍ
２未満である領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ
）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝
２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上１．５未満
となる、半導体装置である。
【００１７】
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸
化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電
極と、酸化物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導
体膜は、ゲート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３
の絶縁膜と接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、
電気的に接続され、トランジスタは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ
以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未
満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である領域と、Ｓ値が、０．３Ｖ
／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１２Ａ／ｃｍ２未満である領
域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、
トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表
した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上１．５未満となる、半導体
装置である。
【００１８】
上記態様において、酸化物半導体膜は、浅い欠陥準位密度が、１．０×１０−１２ｃｍ
−２未満である領域を有すると好ましい。
【００１９】
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、絶縁膜と、第１の導電膜と、第２の導電膜と、第３の導電膜と、酸化物半導体膜と
、を有し、第１の導電膜は、酸化物半導体膜と接する領域を有し、第２の導電膜は、酸化
物半導体膜と接する領域を有し、第３の導電膜は、酸化物半導体膜と第３の導電膜とが、
絶縁膜を間に挟んで互いに重なる領域を有し、トランジスタは、トランジスタのゲート電
圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ
以上１５０ｃｍ２／Ｖｓ未満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である
領域と、Ｓ値が、０．３Ｖ／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１
２Ａ／ｃｍ２未満である領域と、を有し、トランジスタの電界効果移動度の最大値をμＦ
Ｅ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦ
Ｅ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１．５
以上３未満となる、半導体装置である。
【００２０】
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸
化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電
極と、酸化物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導
体膜は、ゲート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３
の絶縁膜と接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、
電気的に接続され、トランジスタは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ
以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未
満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である領域と、Ｓ値が、０．３Ｖ
／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１２Ａ／ｃｍ２未満である領
域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、
トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表
した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１．５以上３未満となる、半導体
装置である。
【００２１】
上記態様において、酸化物半導体膜は、浅い欠陥準位密度が、１．０×１０−１２ｃｍ
−２以上２．０×１０−１２ｃｍ−２未満である領域を有すると好ましい。
【００２２】
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、絶縁膜と、第１の導電膜と、第２の導電膜と、第３の導電膜と、酸化物半導体膜と
、を有し、第１の導電膜は、酸化物半導体膜と接する領域を有し、第２の導電膜は、酸化
物半導体膜と接する領域を有し、第３の導電膜は、酸化物半導体膜と第３の導電膜とが、
絶縁膜を間に挟んで互いに重なる領域を有し、トランジスタは、トランジスタのゲート電
圧が０Ｖより大きく１０Ｖ以下の範囲での電界効果移動度の最大値が、１０ｃｍ２／Ｖｓ
以上１００ｃｍ２／Ｖｓ未満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である
領域と、Ｓ値が、０．３Ｖ／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１
２Ａ／ｃｍ２未満である領域と、を有し、トランジスタの電界効果移動度の最大値をμＦ
Ｅ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦ
Ｅ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が３以上
１０未満となる、半導体装置である。
【００２３】
また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジス
タは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸
化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電
極と、酸化物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導
体膜は、ゲート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３
の絶縁膜と接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、
電気的に接続され、トランジスタは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ
以下の範囲での電界効果移動度の最大値が、１０ｃｍ２／Ｖｓ以上１００ｃｍ２／Ｖｓ未
満である領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である領域と、Ｓ値が、０．３Ｖ
／ｄｅｃａｄｅ未満である領域と、オフ電流が、１×１０−１２Ａ／ｃｍ２未満である領
域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍａｘ）として表し、
トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖｇ＝２Ｖ）として表
した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が３以上１０未満となる、半導体装
置である。
【００２４】
上記態様において、酸化物半導体膜は、浅い欠陥準位密度が、２．０×１０−１２ｃｍ
−２以上３．０×１０−１２ｃｍ−２未満である領域を有すると好ましい。
【００２５】
また、上記態様において、酸化物半導体膜は、第１の領域と、第２の領域と、が混在し
た複合酸化物半導体を有し、第１の領域は、インジウム、亜鉛、及び酸素の中から選ばれ
るいずれか一つまたは複数を主成分とする複数の第１のクラスタを有し、第２の領域は、
インジウム、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素の中から選ば
れるいずれか一つまたは複数を主成分とする複数の第２のクラスタを有し、第１の領域は
、複数の第１のクラスタが互いに繋がる部分を有し、第２の領域は、複数の第２のクラス
タが互いに繋がる部分を有すると好ましい。
【００２６】
また、上記態様において、インジウム、元素Ｍ、及び亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚ
ｎ＝４：２：３近傍であり、Ｉｎが４の場合、元素Ｍが１．５以上２．５以下であり、且
つＺｎが２以上４以下であると好ましい。または、上記態様において、インジウム、元素
Ｍ、及び亜鉛の原子数比は、Ｉｎ：Ｍ：Ｚｎ＝５：１：６近傍であり、Ｉｎが５の場合、
元素Ｍが０．５以上１．５以下であり、且つＺｎが５以上７以下であると好ましい。
【００２７】
また、上記態様において、第１のクラスタは、電気的に導電性を有し、第２のクラスタ
は、電気的に半導体性を有すると好ましい。
【００２８】
また、上記態様において、第１のクラスタは、０．５ｎｍ以上１．５ｎｍ以下である部
分を有すると好ましい。
【００２９】
また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置と表示素
子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサ
とを有する表示モジュールである。また、本発明の他の一態様は、上記各態様にいずれか
一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたは
バッテリとを有する電子機器である。また、本発明の他の一態様は、上記各態様にいずれ
か一つに記載の半導体装置と、インバーター、またはコンバーターと、を有する電子機器
である。
【発明の効果】
【００３０】
本発明の一態様により、酸化物半導体膜を有するトランジスタにおいて、電界効果移動
度を向上させると共に信頼性を向上させることができる。または、本発明の一態様により
、酸化物半導体膜を有するトランジスタにおいて、電気特性の変動を抑制すると共に、信
頼性を向上させることができる。または、本発明の一態様により、消費電力が低減された
半導体装置を提供することができる。または、本発明の一態様により、半導体装置に良好
な電気特性を付与することができる。または、本発明の一態様により、新規な酸化物半導
体を提供することができる。または、本発明の一態様により、新規な半導体装置を提供す
ることができる。または、本発明の一態様により、新規な表示装置を提供することができ
る。
【００３１】
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
【図面の簡単な説明】
【００３２】
【図１】トランジスタのＩｄ−Ｖｇ特性を説明する図。
【図２】トランジスタのＩｄ−Ｖｇ特性を説明する図。
【図３】トランジスタのＩｄ−Ｖｇ特性を説明する図。
【図４】複合酸化物半導体を説明する上面模式図及び断面模式図。
【図５】複合酸化物半導体を説明する上面模式図及び断面模式図。
【図６】複合酸化物半導体を説明する上面模式図及び断面模式図。
【図７】複合酸化物半導体を説明する上面模式図及び断面模式図。
【図８】酸化物半導体の原子数比を説明する図。
【図９】スパッタリング装置を説明する図。
【図１０】複合酸化物半導体の作製方法を説明する工程フロー図。
【図１１】ターゲット近傍の断面を説明する図。
【図１２】ターゲット近傍の断面を説明する図。
【図１３】ＨＡＡＤＦ−ＳＴＥＭ観察結果を説明する図。
【図１４】トランジスタのＩｄ−Ｖｇ特性及びＩｄ−Ｖｄ特性を説明する図。
【図１５】ＧＣＡから計算されたＩｄ−Ｖｇ特性と移動度曲線（線形・飽和）を説明する図。
【図１６】ＣＡＡＣ−ＯＳを用いたＦＥＴのＩｄ−Ｖｇ特性と電界効果移動度を説明する図。
【図１７】トランジスタを説明する上面図及び断面図。
【図１８】トランジスタの実効チャネル長の概念を説明する模式図。
【図１９】ドナー密度を説明する模式図。
【図２０】Ｉｄ−Ｖｇ特性を説明する図。
【図２１】Ｉｄ−Ｖｇ特性を説明する図。
【図２２】界面準位密度の計算結果を説明する図。
【図２３】Ｉｄ−Ｖｇ特性を説明する図。
【図２４】移動度曲線の形状を説明する図。
【図２５】Ｉｄ−Ｖｇ特性におけるドリフト電流と拡散電流の寄与を説明する模式図。
【図２６】ｓＤＯＳを仮定しない場合のＢＧＴＣ型Ｄｕａｌ  Ｇａｔｅ構造ＣＡＡＣ−ＯＳを用いたＦＥＴのＩｄ−Ｖｇ特性と、その移動度曲線を説明する図。
【図２７】膜厚方向のバンドダイアグラム。
【図２８】ｓＤＯＳを仮定した場合のＢＧＴＣ型Ｄｕａｌ  Ｇａｔｅ構造ＣＡＡＣ−ＯＳを用いたＦＥＴのＩｄ−Ｖｇ特性と、その移動度曲線を説明する図。
【図２９】電界効果移動度（最大値）のＩＧＺＯ膜厚依存性。
【図３０】ＩＧＺＯの膜中のｓＤＯＳの分布、及び移動度曲線の形状を説明する図。
【図３１】抵抗とＦＥＴを説明する回路図、並びにチャネル領域が低抵抗化したソース領域及びドレイン領域と電界効果移動度との関係を説明する図。
【図３２】移動度の温度依存性がある場合の飽和移動度を説明する図。
【図３３】ＦＥＴの飽和移動度曲線を説明する図。
【図３４】実効チャネル長の縮小がもたらす移動度曲線の形状への影響を説明する図。
【図３５】異なる条件でのデバイスシミュレーションによる移動度曲線の再現を説明する図。
【図３６】半導体装置を説明する断面図。
【図３７】半導体装置を説明する断面図。
【図３８】半導体装置を説明する断面図。
【図３９】半導体装置を説明する断面図。
【図４０】半導体装置を説明する断面図。
【図４１】半導体装置を説明する断面図。
【図４２】半導体装置を説明する断面図。
【図４３】半導体装置を説明する断面図。
【図４４】バンド構造を説明する図。
【図４５】半導体装置を説明する上面図及び断面図。
【図４６】半導体装置を説明する上面図及び断面図。
【図４７】半導体装置を説明する上面図及び断面図。
【図４８】半導体装置を説明する上面図及び断面図。
【図４９】半導体装置を説明する断面図。
【図５０】半導体装置を説明する断面図。
【図５１】半導体装置を説明する上面図及び断面図。
【図５２】表示装置の一態様を示す上面図。
【図５３】表示装置の一態様を示す断面図。
【図５４】表示装置の一態様を示す断面図。
【図５５】表示装置の一態様を示す断面図。
【図５６】表示装置の一態様を示す断面図。
【図５７】表示装置の一態様を示す断面図。
【図５８】ＥＬ層の作製方法を説明する断面図。
【図５９】液滴吐出装置を説明する概念図。
【図６０】表示装置を説明するブロック図及び回路図。
【図６１】表示モジュールを説明する図。
【図６２】電子機器を説明する図。
【図６３】電子機器を説明する図。
【図６４】電子機器を説明する図。
【図６５】表示装置を説明する斜視図。
【図６６】表示装置を説明する斜視図。
【図６７】実施の形態に係る、半導体装置の回路図。
【図６８】実施の形態に係る、半導体装置の断面構造を説明する図。
【図６９】実施の形態に係る、半導体装置の断面構造を説明する図。
【図７０】本発明の一態様に係る記憶装置を示す回路図。
【図７１】本発明の一態様に係る記憶装置を示す回路図。
【図７２】本発明の一態様を説明するための回路図およびタイミングチャート。
【図７３】本発明の一態様を説明するためのグラフおよび回路図。
【図７４】本発明の一態様を説明するための回路図およびタイミングチャート。
【図７５】本発明の一態様を説明するための回路図およびタイミングチャート。
【図７６】本発明の一態様を説明するためのブロック図、回路図および波形図。
【図７７】本発明の一態様を説明するための回路図およびタイミングチャート。
【図７８】本発明の一態様を説明するための回路図。
【図７９】本発明の一態様を説明するための回路図。
【図８０】本発明の一態様を説明するための回路図。
【図８１】本発明の一態様を説明するための回路図。
【図８２】本発明の一態様を説明するための回路図。
【図８３】本発明の一態様に係る半導体装置を示すブロック図。
【図８４】本発明の一態様に係る半導体装置を示す回路図。
【図８５】本発明の一態様に係る半導体装置を示す上面図。
【図８６】本発明の一態様を説明するためのフローチャート、および半導体装置を示す斜視図。
【図８７】本発明の一態様に係る電子機器を示す斜視図。
【図８８】平面のＨＡＡＤＦ−ＳＴＥＭ像及びＥＤＸマッピングを説明する図。
【図８９】断面のＨＡＡＤＦ−ＳＴＥＭ像及びＥＤＸマッピングを説明する図。
【図９０】トランジスタのＩｄ−Ｖｇ特性を説明する図。
【発明を実施するための形態】
【００３３】
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
【００３４】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
【００３５】
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
【００３６】
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
【００３７】
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、チャネル領域を介して、ソースとドレインとの間に電流を
流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主
として流れる領域をいう。
【００３８】
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
【００３９】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
【００４０】
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
【００４１】
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
【００４２】
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。
【００４３】
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
【００４４】
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１
３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇ
ｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて
、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
【００４５】
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
【００４６】
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トラ
ンジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか
一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在すること
を指す場合がある。
【００４７】
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半
導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となる
Ｖｇｓの値が存在することを指す場合がある。
【００４８】
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
【００４９】
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
【００５０】
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネ
ルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値
電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロッ
トした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と
、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ
）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チ
ャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］とな
るゲート電圧（Ｖｇ）を指す場合がある。
【００５１】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。
【００５２】
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
【００５３】
また、本明細書等において、半導体の不純物とは、半導体を構成する主成分以外をいう
。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより
、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ  ｏｆ  Ｓｔａｔｅｓ）が形成されることや、キャリ
ア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸
化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元
素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属な
どがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、
リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によ
って酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特
性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第
１３族元素、第１５族元素などがある。
【００５４】
（実施の形態１）
本実施の形態においては、本発明の一態様の半導体装置について、図１乃至図３５を用
いて説明を行う。
【００５５】
本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１
のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜上の酸化物半導体
膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜上の第２のゲート電極と、酸化
物半導体膜、及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導体膜は、ゲ
ート電極と重なるチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と
接するドレイン領域と、を有し、第１のゲート電極と第２のゲート電極とは、電気的に接
続される。
【００５６】
また、上記トランジスタは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以下の
範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未満であ
る第１の領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が、０
．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０−１２Ａ／ｃｍ２
未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ（ｍ
ａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ（Ｖ
ｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上１．５
未満となる。
【００５７】
また、上記トランジスタは、これに限られず、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ
）が１．５以上３未満となる場合がある。
【００５８】
上記の構成を別言すると、本発明の一態様の半導体装置は、チャネル領域に酸化物半導
体膜を有するトランジスタであって、当該トランジスタの電界効果移動度、しきい値電圧
、オフ電流、及びＳ値が非常に優れたトランジスタである。このような半導体装置を、例
えば有機ＥＬディスプレイの画素のトランジスタまたは有機ＥＬディスプレイの駆動回路
のトランジスタに好適に用いることができる。
【００５９】
また、上記トランジスタは、これに限られず、トランジスタのゲート電圧が０Ｖより大
きく１０Ｖ以下の範囲での電界効果移動度の最大値が、１０ｃｍ２／Ｖｓ以上１００ｃｍ
２／Ｖｓ未満である第１の領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である第２の領
域と、Ｓ値が、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０
−１２Ａ／ｃｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最
大値をμＦＥ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度
の値をμＦＥ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ
）が３以上１０未満となる場合がある。
【００６０】
上記の構成を別言すると、本発明の一態様の半導体装置は、チャネル領域に酸化物半導
体膜を有するトランジスタであって、当該トランジスタは、耐熱性が高く、また、物理的
特性が安定しているため、信頼性が高いトランジスタである。このような半導体装置を、
パワーデバイスとして好適に用いることができる。例えば、インバーターやコンバーター
などの電力変換器に用いられる半導体装置として好適に用いることができる。また、例え
ば、電気自動車、ハイブリッド自動車、エアコンなどのインバーター制御、各種汎用モー
ターなどに用いることができる。本実施の形態では、本発明の一態様である酸化物半導体
について説明する。
【００６１】
＜１−１．酸化物半導体膜＞
まず、本発明の一態様のトランジスタに用いることのできる、酸化物半導体膜について
、図４乃至図１３を用いて説明を行う。
【００６２】
酸化物半導体膜は、少なくともインジウムを含むことが好ましい。特にインジウムおよ
び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イット
リウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン
、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオ
ジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種
、または複数種が含まれていてもよい。
【００６３】
ここで、酸化物半導体膜が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお
、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの
元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニ
ウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタ
ル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数
組み合わせても構わない。なお、酸化物半導体膜が有するインジウム、元素Ｍ、及び亜鉛
の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
【００６４】
＜１−２．酸化物半導体膜の構造＞
本発明の一態様における酸化物半導体膜の概念図を図４に示す。
【００６５】
図４（Ａ）は、酸化物半導体膜の上面（ここでは、ａ−ｂ面方向と呼ぶ）の概念図であ
り、図４（Ｂ）は、基板Ｓｕｂ．上に酸化物半導体膜が形成された断面（ここでは、ｃ軸
方向と呼ぶ）の概念図である。
【００６６】
なお、図４においては、基板上に酸化物半導体膜が形成される場合について例示したが
、これに限定されず、基板と酸化物半導体膜との間に下地膜または層間膜などの絶縁膜、
あるいは酸化物半導体膜などの他の半導体膜が形成されていてもよい。
【００６７】
本発明の一態様の酸化物半導体膜は、図４（Ａ）、及び図４（Ｂ）に示すように、領域
Ａ１と、領域Ｂ１とが、混合している構造を有する複合酸化物半導体である。したがって
、以下の説明においては、酸化物半導体膜を複合酸化物半導体として記載する場合がある
。
【００６８】
図４（Ａ）（Ｂ）に示す領域Ａ１は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：ｙ：ｚ（ｘ＞
０、ｙ≧０、ｚ≧０）となるＩｎが多い領域である。一方、領域Ｂ１は、［Ｉｎ］：［Ｍ
］：［Ｚｎ］＝ａ：ｂ：ｃ（ａ＞０、ｂ＞０、ｃ＞０）となるＩｎが少ない領域である。
【００６９】
なお、本明細書において、領域Ａ１の元素Ｍに対するＩｎの原子数比が、領域Ｂ１の元
素Ｍに対するＩｎの原子数比よりも大きいことを、領域Ａ１は、領域Ｂ１と比較して、Ｉ
ｎの濃度が高いとする。従って、本明細書において、領域Ａ１をＩｎ−ｒｉｃｈな領域、
また、領域Ｂ１をＩｎ−ｐｏｏｒな領域、ともいう。
【００７０】
例えば、領域Ａ１は、領域Ｂ１よりも、Ｉｎの濃度が１．１倍以上、好ましくは２倍以
上１０倍以下であるとよい。また、領域Ａ１は、少なくともＩｎを有する酸化物であれば
よく、元素Ｍ、およびＺｎは、必ずしも含まれなくともよい。
【００７１】
ここで、本発明の一態様の複合酸化物半導体が有する元素の原子数比について説明する
。
【００７２】
複合酸化物半導体において、例えば、領域Ａ１が、Ｉｎ、元素Ｍ、およびＺｎを有する
場合に、各元素の原子数比は図８に示す相図を用いて示すことができる。Ｉｎ、元素Ｍ、
およびＺｎの原子数比を、ｘ、ｙ、およびｚを用いて、ｘ：ｙ：ｚと表す。ここで原子数
比は座標（ｘ：ｙ：ｚ）として図中に表すことができる。なお、図８には、酸素の原子数
比については記載しない。
【００７３】
図８において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の
原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（
１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１
−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−
α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（
１−α）：５の原子数比となるラインを表す。
【００７４】
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：７：βの原
子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン
、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
【００７５】
また、図８に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近
傍値の酸化物半導体は、スピネル型の結晶構造となる傾向がある。
【００７６】
図８で示す領域Ａ２は、領域Ａ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比の
好ましい範囲の一例について示している。なお、領域Ａ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝（１＋γ）：０：（１−γ）の原子数比（−１≦γ≦１）となるライン上も含むもの
とする。
【００７７】
図８で示す領域Ｂ２は、領域Ｂ１が有するインジウム、元素Ｍ、及び亜鉛の原子数比の
好ましい範囲の一例について示している。なお、領域Ｂ２は、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、原子数比が
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂ２は、［Ｉｎ］：［
Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値を含む。
【００７８】
領域Ａ２は、Ｉｎの濃度が高いため、領域Ｂ２よりも、導電性が高くなり、キャリア移
動度（電界効果移動度）を高める機能を有する。したがって、領域Ａ１を有する酸化物半
導体膜を用いたトランジスタのオン電流及びキャリア移動度を高めることができる。
【００７９】
一方、領域Ｂ２は、Ｉｎの濃度が低いため、領域Ａ２よりも、導電性が低く、リーク電
流を低減する機能を有する。したがって、領域Ｂ１を有する酸化物半導体膜を用いたトラ
ンジスタのオフ電流を低くすることができる。
【００８０】
本発明の一態様の酸化物半導体膜において、領域Ａ１と、領域Ｂ１とが、複合体を形成
している。つまり、領域Ａ１では、キャリア移動が生じやすく、領域Ｂ１では、キャリア
移動が生じにくい。そのため、本発明の一態様の酸化物半導体は、キャリア移動度が高く
、かつ、スイッチング特性が高い、半導体特性が良好な材料として用いることができる。
【００８１】
一例として、図４（Ａ）に示すように、領域Ａ１は、ａ−ｂ面方向、およびｃ軸方向に
おいて、粒状（クラスタ状ともいう）に、複数存在する。なお、クラスタは、不規則に偏
在していてもよい。また、複数のクラスタは、重畳した、または連なった状態となる場合
がある。例えば、一つのクラスタが、他のクラスタと、重畳した形状が連なり、領域Ａ１
がクラウド状に広がって観察される場合がある。
【００８２】
ただし、全ての領域Ａ１が、ａ−ｂ面方向に連結した場合、トランジスタのスイッチン
グ特性が悪くなる、例えばトランジスタのオフ電流が上昇するため、図４（Ａ）、図４（
Ｂ）に示すように、領域Ａ１は、領域Ｂ１内に、点在していた方が好ましい。従って、領
域Ａ１は、領域Ｂ１に立体的にはさまれている状態で存在しうる。つまり、領域Ａ１は、
領域Ｂ１に内包されている構造である。
【００８３】
また、領域Ｂ１は、領域Ａ１が有するクラスタ（第１のクラスタともいう）と異なるク
ラスタ（第２のクラスタともいう）を有する構成とみることもできる。この構成の場合、
領域Ｂ１は、第２のクラスタを複数有し、複数の第２のクラスタが、それぞれ互いに繋が
る部分を有する。別言すると、領域Ａ１が有する第１のクラスタは、他の第１のクラスタ
とクラウド状に互いに繋がる部分を有し、領域Ｂ１が有する第２のクラスタは、他の第２
のクラスタとクラウド状に互いに繋がる部分を有する。
【００８４】
なお、領域Ａ１が点在する割合は、複合酸化物半導体の作製条件、または組成により、
調節することができる。例えば、領域Ａ１の割合が少ない複合酸化物半導体、または、領
域Ａ１の割合が多い複合酸化物半導体を形成することができる。例えば、図４（Ａ）およ
び図４（Ｂ）に示す複合酸化物半導体より領域Ａ１の割合が少ない複合酸化物半導体は、
図５（Ａ）および図５（Ｂ）のように示すことができる。ここで、図５（Ａ）は図４（Ａ
）に対応する概念図であり、図５（Ｂ）は図４（Ｂ）に対応する概念図である。また、本
発明の一態様の複合酸化物半導体は、領域Ｂ１に対し、領域Ａ１の割合が小さいとは限ら
ない。領域Ａ１の割合が非常に大きい複合酸化物半導体では、観察する範囲により、領域
Ａ１内に領域Ｂ１が形成されている場合もある。また、例えば、領域Ａ１が形成する粒状
の領域のサイズは、複合酸化物半導体の作製条件、または組成により、適宜調節すること
ができる。
【００８５】
また、領域Ａ１と、領域Ｂ１とは、明確な境界が観察できない場合がある。なお、領域
Ａ１及び領域Ｂ１のサイズは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄ
ｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた、ＥＤＸマッピ
ングにて評価することができる。例えば、領域Ａ１のクラスタは、断面写真、または平面
写真のＥＤＸマッピングにおいて、クラスタの径が、０．１ｎｍ以上２．５ｎｍ以下で観
察される場合がある。なお、好ましくはクラスタの径が、０．５ｎｍ以上１．５ｎｍ以下
とする。
【００８６】
このように、本発明の一態様の酸化物半導体は、領域Ａ１と領域Ｂ１とが混合している
複合酸化物半導体であり、かつ領域Ａ１の機能と、領域Ｂ１の機能とがそれぞれ異なり、
領域Ａ１と領域Ｂ１とが相補的に機能している。例えば、元素ＭをＧａとしたＩｎ−Ｇａ
−Ｚｎ酸化物（以下、ＩＧＺＯとする）の場合、本発明の一態様の酸化物半導体を、Ｃｏ
ｍｐｌｅｍｅｎｔａｒｙ  ＩＧＺＯ（略称：Ｃ／ＩＧＺＯ）と呼称することができる。
【００８７】
一方で、例えば、領域Ａ１と領域Ｂ１とが層状で積層された構成の場合、領域Ａ１と領
域Ｂ１との間には相互作用がない、または相互作用が起きにくいため、領域Ａ１の機能と
領域Ｂ１の機能とが、それぞれ独立に機能する場合がある。この場合、領域Ａ１によって
、キャリア移動度を高くすることが出来たとしても、トランジスタのオフ電流が高くなる
場合がある。したがって、上述した複合酸化物半導体、またはＣ／ＩＧＺＯとすることで
、キャリア移動度が高い機能と、スイッチング特性が良好である機能と、を同時に兼ね備
えることが出来る。これは、本発明の一態様の複合酸化物半導体で得られる優れた効果で
ある。
【００８８】
なお、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比か
らずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、［Ｚｎ］にお
いて、ターゲットの原子数比よりも膜の原子数比が小さくなる場合がある。
【００８９】
また、本発明の一態様である複合酸化物半導体の特性は、原子数比によって一義的に定
まらない。従って、図示する領域は、複合酸化物半導体が有する領域Ａ１、および領域Ｂ
１が有する好ましい原子数比を示す領域であり、境界は厳密ではない。
【００９０】
また、本発明に係る酸化物半導体は上記に限られるものではない。上記とは異なる構造
の酸化物半導体膜の概念図を図６および図７に示す。図６（Ａ）、および図７（Ａ）は、
複合酸化物半導体の上面（ここでは、ａ−ｂ面方向と呼ぶ）の概念図であり、図６（Ｂ）
、および図７（Ｂ）は、基板Ｓｕｂ．上に複合酸化物半導体が形成された断面（ここでは
、ｃ軸方向と呼ぶ）の概念図である。なお、図６および図７に示す酸化物半導体膜の構造
は、下記の点以外は、図４に示す酸化物半導体膜の構造を参酌することができる。
【００９１】
ここで、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と
、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ  ａｌ
ｉｇｎｅｄ  ｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多
結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ  ｏｘｉｄｅ  ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ  ＯＳ：ａｍｏｒｐｈ
ｏｕｓ−ｌｉｋｅ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導
体などがある。
【００９２】
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連
結し、歪みを有した結晶構造となっている。なお、歪みとは、ＣＡＡＣ−ＯＳは格子配列
の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇
所を指す。
【００９３】
ここで、図６（Ａ）、および図７（Ａ）は、複数のナノ結晶を、破線で模式的に示して
いる。ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である
場合がある。また、歪みにおいて、五角形、および七角形などの多角形のナノ結晶を有す
る場合がある。
【００９４】
なお、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界を確認すること
はできない。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していること
がわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において酸素原子の配列が稠密でな
いことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪
みを許容することができるためと考えられる。
【００９５】
また、図６（Ｂ）、および図７（Ｂ）は、ナノ結晶がｃ軸配向性を有し、ｃ軸がＣＡＡ
Ｃ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いて
いることを模式的に示している。ＣＡＡＣ−ＯＳは、ｃ軸に配向性を有する層状の結晶構
造（層状構造ともいう）をとり、インジウム、および酸素を有する層（以下、Ｉｎ層）と
、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した構造を有
する。
【００９６】
なお、インジウムと元素Ｍは、互いに置換する場合がある。そのため、（Ｍ，Ｚｎ）層
の元素Ｍの一部がインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その
場合、Ｉｎ層と、（Ｉｎ，Ｍ，Ｚｎ）層と、が積層した層状構造となる。
【００９７】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナ
ノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。
【００９８】
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋ
ｅ  ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造である。
【００９９】
酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。本発明の酸化物
半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する複合酸化物半導体であってもよい。また、領
域Ａ１と、領域Ｂ１とが異なる結晶性を有していてもよい。
【０１００】
例えば、領域Ａ１は、非単結晶であることが好ましい。なお、領域Ａ１が結晶性を有す
る場合、領域Ａ１が、インジウムで構成されると、正方晶系となる傾向がある。また、領
域Ａ１が、酸化インジウム（［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：０：０（ｘ＞０））で構
成されると、ビックスバイト型の結晶構造となる傾向がある。また、領域Ａ１が、Ｉｎ−
Ｚｎ酸化物（［Ｉｎ］：［Ｍ］：［Ｚｎ］＝ｘ：０：ｚ（ｘ＞０、ｚ＞０））で構成され
ると、層状の結晶構造となる傾向がある。
【０１０１】
一方、領域Ｂ１は、ＣＡＡＣ−ＯＳを有する。ただし、領域Ｂ１はＣＡＡＣ−ＯＳのみ
からなる必要はなく、多結晶酸化物半導体、およびｎｃ−ＯＳ等の領域を有していてもよ
い。
【０１０２】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な
結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こり
にくいといえる。また、酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって
低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化
物半導体ともいえる。従って、ＣＡＡＣ−ＯＳを有することで、複合酸化物半導体として
の物理的性質が安定するため、熱に強く、信頼性が高い複合酸化物半導体を提供すること
ができる。
【０１０３】
なお、上記において、領域Ａ１が点在する割合は、複合酸化物半導体の作成条件、また
は組成により、調節することができる。例えば、図７（Ａ）、および図７（Ｂ）に示すよ
うに、領域Ａ１の割合が少ない複合酸化物半導体を形成することができる。または、領域
Ａ１の割合が多い複合酸化物半導体を形成することができる。
【０１０４】
＜１−３．酸化物半導体膜を有するトランジスタ＞
続いて、上記酸化物半導体膜をトランジスタに用いる場合について説明する。
【０１０５】
なお、上記複合酸化物半導体をトランジスタに用いることで、キャリア移動度が高く、
かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高
いトランジスタを実現することができる。
【０１０６】
また、トランジスタには、キャリア密度の低い酸化物半導体膜を用いることが好ましい
。例えば、酸化物半導体膜は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１
×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０
−９／ｃｍ３以上とすればよい。
【０１０７】
酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物
濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く
、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性ま
たは実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリ
ア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化
物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
【０１０８】
また、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間
が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の
高い酸化物半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる
場合がある。
【０１０９】
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃
度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するために
は、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素
、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
【０１１０】
ここで、酸化物半導体膜中における各不純物の影響について説明する。
【０１１１】
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸
化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンや
炭素の濃度と、酸化物半導体との界面近傍のシリコンや炭素の濃度（二次イオン質量分析
法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅｔｒｙ）に
より得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７
ａｔｏｍｓ／ｃｍ３以下とする。
【０１１２】
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位
を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金
属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやす
い。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減す
ることが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金
属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
【０１１３】
また、酸化物半導体膜において、窒素が含まれると、キャリアである電子が生じ、キャ
リア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を半導
体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体に
おいて、窒素はできる限り低減されていることが好ましい、例えば、酸化物半導体中の窒
素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、
さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【０１１４】
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になる
ため、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで
、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する
酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれてい
る酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸
化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半
導体において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未
満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
【０１１５】
なお、酸化物半導体膜中の酸素欠損（Ｖｏ）は、酸素を酸化物半導体膜に導入すること
で、低減することができる。つまり、酸化物半導体膜中の酸素欠損（Ｖｏ）に、酸素が補
填されることで、酸素欠損（Ｖｏ）は消失する。従って、酸化物半導体膜中に、酸素を拡
散させることで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることが
できる。
【０１１６】
なお、酸素を酸化物半導体膜に導入する方法として、例えば、酸化物半導体に接して、
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つま
り、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域
ともいう）が形成されていることが好ましい。特に、トランジスタに酸化物半導体膜を用
いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を
設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
【０１１７】
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いる
ことで、安定した電気特性を付与することができる。
【０１１８】
＜１−４．複合酸化物半導体の作製方法＞
ここで、図４（Ａ）（Ｂ）に示す複合酸化物半導体の作製方法の一例について、図９乃
至図１３を用いて説明する。本発明の一態様の複合酸化物半導体は、スパッタリング装置
を用いて形成することができる。
【０１１９】
＜１−５．スパッタリング装置＞
図９（Ａ）は、スパッタリング装置が有する成膜室２５０１を説明する断面図であり、
図９（Ｂ）は、スパッタリング装置が有するマグネットユニット２５３０ａ、及びマグネ
ットユニット２５３０ｂの平面図である。
【０１２０】
図９（Ａ）に示す成膜室２５０１は、ターゲットホルダ２５２０ａと、ターゲットホル
ダ２５２０ｂと、バッキングプレート２５１０ａと、バッキングプレート２５１０ｂと、
ターゲット２５００ａと、ターゲット２５００ｂと、部材２５４２と、基板ホルダ２５７
０と、を有する。なお、ターゲット２５００ａは、バッキングプレート２５１０ａ上に配
置される。また、バッキングプレート２５１０ａは、ターゲットホルダ２５２０ａ上に配
置される。また、マグネットユニット２５３０ａは、バッキングプレート２５１０ａを介
してターゲット２５００ａ下に配置される。また、ターゲット２５００ｂは、バッキング
プレート２５１０ｂ上に配置される。また、バッキングプレート２５１０ｂは、ターゲッ
トホルダ２５２０ｂ上に配置される。また、マグネットユニット２５３０ｂは、バッキン
グプレート２５１０ｂを介してターゲット２５００ｂ下に配置される。
【０１２１】
図９（Ａ）、および図９（Ｂ）に示すように、マグネットユニット２５３０ａは、マグ
ネット２５３０Ｎ１と、マグネット２５３０Ｎ２と、マグネット２５３０Ｓと、マグネッ
トホルダ２５３２と、を有する。なお、マグネットユニット２５３０ａにおいて、マグネ
ット２５３０Ｎ１、マグネット２５３０Ｎ２及びマグネット２５３０Ｓは、マグネットホ
ルダ２５３２上に配置される。また、マグネット２５３０Ｎ１及びマグネット２５３０Ｎ
２は、マグネット２５３０Ｓと間隔を空けて配置される。なお、マグネットユニット２５
３０ｂは、マグネットユニット２５３０ａと同様の構造を有する。なお、成膜室２５０１
に基板２５６０を搬入する場合、基板２５６０は基板ホルダ２５７０に接して配置される
。
【０１２２】
ターゲット２５００ａ、バッキングプレート２５１０ａ及びターゲットホルダ２５２０
ａと、ターゲット２５００ｂ、バッキングプレート２５１０ｂ及びターゲットホルダ２５
２０ｂと、は部材２５４２によって離間されている。なお、部材２５４２は絶縁体である
ことが好ましい。ただし、部材２５４２が導電体または半導体であっても構わない。また
、部材２５４２が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない
。
【０１２３】
ターゲットホルダ２５２０ａとバッキングプレート２５１０ａとは、ネジ（ボルトなど
）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ａは、バッ
キングプレート２５１０ａを介してターゲット２５００ａを支持する機能を有する。また
、ターゲットホルダ２５２０ｂとバッキングプレート２５１０ｂとは、ネジ（ボルトなど
）を用いて固定されており、等電位となる。また、ターゲットホルダ２５２０ｂは、バッ
キングプレート２５１０ｂを介してターゲット２５００ｂを支持する機能を有する。
【０１２４】
バッキングプレート２５１０ａは、ターゲット２５００ａを固定する機能を有する。ま
た、バッキングプレート２５１０ｂは、ターゲット２５００ｂを固定する機能を有する。
【０１２５】
なお、図９（Ａ）には、マグネットユニット２５３０ａによって形成される磁力線２５
８０ａ、２５８０ｂが明示されている。
【０１２６】
また、図９（Ｂ）に示すように、マグネットユニット２５３０ａは、長方形または略長
方形のマグネット２５３０Ｎ１と、長方形または略長方形のマグネット２５３０Ｎ２と、
長方形または略長方形のマグネット２５３０Ｓと、がマグネットホルダ２５３２に固定さ
れている構成を有する。そして、マグネットユニット２５３０ａを、図９（Ｂ）に示す矢
印のように左右に揺動させることができる。例えば、マグネットユニット２５３０ａを、
０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
【０１２７】
ターゲット２５００ａ上の磁場は、マグネットユニット２５３０ａの揺動とともに変化
する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット２
５００ａのスパッタリング現象が起こりやすい。これは、マグネットユニット２５３０ｂ
についても同様である。
【０１２８】
＜１−６．複合酸化物半導体の作製フロー＞
図１０は、複合酸化物半導体の作製方法を説明する工程フロー図である。
【０１２９】
図４（Ａ）（Ｂ）に示す複合酸化物半導体は、少なくとも図１０に示す第１乃至第４の
工程を経て作製される。
【０１３０】
［第１の工程：成膜室に基板を配置する工程］
第１の工程は、成膜室に基板を配置する工程を有する（図１０ステップＳ１０１参照）
。
【０１３１】
第１の工程としては、例えば、図９に示す成膜室２５０１が有する基板ホルダ２５７０
に基板２５６０を配置する。
【０１３２】
基板２５６０の温度としては、室温（２５℃）以上２００℃以下、好ましくは室温以上
１３０℃以下とすればよい。基板温度を上記範囲とすることで、大面積のガラス基板を用
いる場合に好適である。特に、複合酸化物半導体の成膜時における基板温度を室温、別言
すると意図的に加熱されない状態とすることで、基板の撓みまたは歪みを抑制することが
できるため好適である。
【０１３３】
また、基板ホルダ２５７０に冷却機構等を設け、基板２５６０を冷却する構成としても
よい。
【０１３４】
また、基板２５６０の温度を１００℃以上１３０℃以下とすることにより、複合酸化物
半導体中の水を除去することができる。このように不純物である水を除去することで、図
５（Ａ）および図５（Ｂ）に示す複合酸化物半導体を形成しやすくなる。これにより、電
界効果移動度の向上を図りながら、信頼性の向上を図ることができる。
【０１３５】
また、基板２５６０の温度を１００℃以上１３０℃以下とすることにより、スパッタリ
ング装置に、過剰な熱による歪みが生じることを防ぐことができる。これにより、半導体
装置の生産性向上を図ることができる。よって、生産性が安定するため、大規模な生産装
置を導入しやすいので、大面積の基板を用いた大型の表示装置を容易に製造することがで
きる。
【０１３６】
［第２の工程：成膜室にガスを導入する工程］
第２の工程は、成膜室にガスを導入する工程を有する（図１０ステップＳ２０１参照）
。
【０１３７】
第２の工程としては、例えば、図９に示す成膜室２５０１にガスを導入する。当該ガス
としては、アルゴンガス及び酸素ガスのいずれか一方または双方を導入すればよい。なお
、アルゴンガスに代えてヘリウム、キセノン、クリプトン等の不活性ガスを用いてもよい
。
【０１３８】
酸素ガスを用いて、複合酸化物半導体を成膜する際に、成膜ガス全体に占める酸素の割
合から、「酸素流量比」と記載する場合がある。複合酸化物半導体の成膜時における酸素
流量比としては、０％以上３０％以下、好ましくは５％以上３０％以下、さらに好ましく
は７％以上１５％以下である。
【０１３９】
また、図５（Ａ）および図５（Ｂ）に示す複合酸化物半導体を成膜する場合、酸素流量
比を、室温成膜においては、３０％より大きく７０％未満、好ましくは３０％より大きく
５０％以下にすればよい。また、加熱成膜（例えば、７０℃以上１５０℃以下）において
は、１０％以上５０％以下、好ましくは３０％以上５０％以下にすればよい。
【０１４０】
また、図６（Ａ）および図６（Ｂ）に示す複合酸化物半導体、または図７（Ａ）および
図７（Ｂ）に示す複合酸化物半導体を成膜する場合、希ガス及び酸素の混合ガスを用い、
希ガスに対する酸素のガス比を、７０％以上１００％以下とすればよい。
【０１４１】
また、上記ガスの高純度化も必要である。例えば、ガスとして用いる酸素ガスやアルゴ
ンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以
下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで複合酸化物半
導体に水分等が取り込まれることを可能な限り防ぐことができる。
【０１４２】
また、成膜室２５０１は、複合酸化物半導体にとって不純物となる水等を可能な限り除
去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−
７Ｐａから１×１０−４Ｐａ程度まで）に排気されることが好ましい。特に、スパッタリ
ング装置の待機時における、成膜室２５０１内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１
８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましくは５×１０−５Ｐａ以
下とすることが好ましい。
【０１４３】
［第３の工程：ターゲットに電圧を印加する工程］
第３の工程は、ターゲットに電圧を印加する工程を有する（図１０ステップＳ３０１参
照）。
【０１４４】
第３の工程としては、例えば、図９に示すターゲットホルダ２５２０ａ及びターゲット
ホルダ２５２０ｂに電圧を印加する。一例としては、ターゲットホルダ２５２０ａに接続
する端子Ｖ１に印加される電位を、基板ホルダ２５７０に接続する端子Ｖ２に印加される
電位よりも低い電位とする。また、ターゲットホルダ２５２０ｂに接続する端子Ｖ４に印
加される電位を、基板ホルダ２５７０に接続する端子Ｖ２よりも低い電位とする。また、
基板ホルダ２５７０に接続する端子Ｖ２に印加される電位を、接地電位とする。また、マ
グネットホルダ２５３２に接続する端子Ｖ３に印加される電位を、接地電位とする。
【０１４５】
なお、端子Ｖ１、端子Ｖ２、端子Ｖ３、及び端子Ｖ４に印加される電位は上記の電位に
限定されない。また、ターゲットホルダ２５２０、基板ホルダ２５７０、マグネットホル
ダ２５３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ２５７０が電
気的にフローティング状態であってもよい。なお、端子Ｖ１には、印加する電位の制御が
可能な電源が電気的に接続されているものとする。電源には、ＤＣ電源、ＡＣ電源、また
はＲＦ電源を用いればよい。
【０１４６】
また、ターゲット２５００ａ、及びターゲット２５００ｂとしては、インジウム、元素
Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、亜鉛、及び酸素を有するターゲットを用いると
好ましい。ターゲット２５００ａ、及びターゲット２５００ｂの一例としては、Ｉｎ−Ｇ
ａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）、Ｉ
ｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］）な
どを用いることができる。以下では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇ
ａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる場合について説明する。
【０１４７】
なお、ターゲット２５００ａ、及びターゲット２５００ｂに、複数の結晶粒を有する多
結晶酸化物を含むスパッタリングターゲットを用いると、図４または図８に示す、結晶性
を有する複合酸化物半導体が得られやすい。
【０１４８】
［第４の工程：基板上に複合酸化物半導体を堆積する工程］
第４の工程は、ターゲットからスパッタ粒子が弾き出され、基板上に複合酸化物半導体
を堆積する工程を有する（図１０ステップＳ４０１参照）。
【０１４９】
第４の工程としては、例えば、図９に示す成膜室２５０１中で、アルゴンガスまたは酸
素ガスが電離し、陽イオンと電子とに分かれてプラズマを形成する。その後、プラズマ中
の陽イオンは、ターゲットホルダ２５２０ａ、２５２０ｂに印加された電位によって、タ
ーゲット２５００ａ、２５００ｂに向けて加速される。陽イオンがＩｎ−Ｇａ−Ｚｎ金属
酸化物ターゲットに衝突することで、スパッタ粒子が生成され、基板２５６０にスパッタ
粒子が堆積する。
【０１５０】
なお、ターゲット２５００ａ、２５００ｂとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：
２：４．１または原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７のＩｎ−Ｇａ−Ｚｎ金属酸化
物ターゲットを用いると、ターゲット中に組成の異なる複数の結晶粒を有している場合が
ある。例えば、当該複数の結晶粒は、径が１０μｍ以下である場合が多い。また、例えば
、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット中に、Ｉｎの割合が多い結晶粒を含む場合に、
先に説明の領域Ａ１が形成される割合が増える場合がある。
【０１５１】
＜１−７．成膜モデル＞
次に、第４の工程において、図１１（Ａ）、及び図１１（Ｂ）に示す成膜モデルを考え
ることができる。
【０１５２】
図１１（Ａ）、及び図１１（Ｂ）は、図９に示すターゲット２５００ａ近傍の断面図で
ある。なお、図１１（Ａ）、及び図１１（Ｂ）には、バッキングプレート２５１０ａ、タ
ーゲット２５００ａ、プラズマ２１９０、陽イオン２１９２、スパッタ粒子２１９４等が
明示されている。
【０１５３】
［第１のステップ］
図１１（Ａ）では、アルゴンガスまたは酸素ガスが電離し、陽イオン２１９２と電子（
図示しない）とに分かれてプラズマ２１９０を形成する。その後、プラズマ２１９０中の
陽イオン２１９２は、ターゲット２５００ａ（ここではＩｎ−Ｇａ−Ｚｎ金属酸化物ター
ゲット）に向けて加速する。陽イオン２１９２がＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲット
に衝突することで、スパッタ粒子２１９４が生成され、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ター
ゲットから、スパッタ粒子２１９４が弾き出される。なお、Ｉｎ−Ｇａ−Ｚｎ金属酸化物
ターゲットにおいては、スパッタ粒子２１９４として、最初にＧａ及びＺｎが優先的にス
パッタリングされると考えられる。
【０１５４】
より詳しくは、陽イオン２１９２がＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲットに衝突する
ことで、相対原子質量が、Ｉｎよりも軽いＧａ及びＺｎが、Ｉｎ−Ｇａ−Ｚｎ金属酸化物
ターゲットから優先的に弾き出される。弾き出されたＩｎ、Ｇａ、及びＺｎが、酸素と結
合し、基板上に堆積することで、図４（Ａ）（Ｂ）に示す領域Ｂ１が形成される。
【０１５５】
なお、図１１（Ａ）に示すように、スパッタ粒子２１９４として、Ｇａ及びＺｎが優先
的にスパッタリングされた後、ターゲット２５００ａの表面、ここでは、Ｉｎ−Ｇａ−Ｚ
ｎ金属酸化物ターゲットの表面には、Ｉｎが偏析した状態となる場合がある。なお、図１
１（Ａ）では、Ｉｎが偏析した状態をクラスタ２１９６として明示している。
【０１５６】
［第２のステップ］
続いて、図１１（Ｂ）に示すように、Ｉｎが偏析した状態になった後、つまりクラスタ
２１９６が形成された後、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットからクラスタ２１９６
、ここではＩｎを含むクラスタがスパッタリングされる。
【０１５７】
より詳しくは、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットの表面に偏析したＩｎが、複数
のクラスタのような構造となり、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットから弾き出され
る。複数のクラスタのような構造となった偏析したＩｎが、酸素と結合し、先に成膜され
た領域Ｂ１上に衝突し、クラスタ状（粒状）の領域Ａ１が堆積する。なお、偏析したＩｎ
が弾き出されたため、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットの表面には、Ｉｎ、Ｇａ、
及びＺｎが、元の原子数比に近い状態となる。
【０１５８】
また、図１１（Ｂ）に示すように、ターゲット２５００ａの表面の一つの領域では、Ｉ
ｎが偏析し、ターゲット２５００ａの表面の他の領域では、偏析したＩｎが弾き出される
。つまり、Ｉｎが偏析する機構、および偏析したＩｎが弾き出される機構が、同時に生じ
ることで、領域Ａ１は、領域Ｂ１に挟まれ、不規則に偏在する構造となる。
【０１５９】
上記第１のステップと、第２のステップとの成膜モデルを繰り返すことで、図４（Ａ）
（Ｂ）に示す本発明の一態様の複合酸化物半導体を得ることができる。
【０１６０】
なお、ここではスパッタリング法による作製方法について説明したが、これに限定され
ず、パルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶ
Ｄ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ
Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法
の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏ
ｒ  Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
【０１６１】
＜１−８．成膜モデルの検証＞
次に、上記成膜モデルを検証するために、以下に示す試料Ｚ１を作製した。
【０１６２】
［試料Ｚ１］
試料Ｚ１は、ガラス基板上に絶縁膜８２と、絶縁膜８４と、酸化物半導体膜８８と、絶
縁膜８６とが順に形成された試料である。
【０１６３】
絶縁膜８２及び絶縁膜８４は、下地膜としての機能を有する。絶縁膜８２としては、厚
さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜８４
としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０１６４】
酸化物半導体膜８８は、厚さ４０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を、スパッタリング装
置を用いて形成した。なお、酸化物半導体膜８８としては、基板温度を１７０℃とし、流
量３５ｓｃｃｍのアルゴンガスと、流量１５ｓｃｃｍの酸素ガスと、をチャンバー内に導
入し、圧力を０．２Ｐａとし、スパッタリング装置内に設置された金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に１５００ＷのＡＣ電力を投入して
成膜した。
【０１６５】
なお、本実施の形態では、酸化物半導体膜８８を、複合酸化物半導体を形成するための
スパッタリングターゲットとして想定している。
【０１６６】
次に、酸化物半導体膜８８の形成後に、スパッタリング装置を想定し、酸化物半導体膜
８８の表面にアルゴンガスによるプラズマ処理を行った。当該プラズマ処理としては、流
量１００ｓｃｃｍのアルゴンガスを、チャンバー内に導入し、チャンバー内の圧力を４０
Ｐａとし、ＲＦ電源（２７．１２ＭＨｚ）に１０００Ｗの電力を供給して行った。
【０１６７】
プラズマ処理後に、酸化物半導体膜８８上に絶縁膜８６を形成した。絶縁膜８６は、保
護絶縁膜としての機能を有する。絶縁膜８６としては、厚さ１００ｎｍの酸化窒化シリコ
ン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０１６８】
以上の工程により、成膜モデル検証用の試料Ｚ１を作製した。
【０１６９】
次に、試料Ｚ１の断面のＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ  Ａｎｎｕｌａｒ  Ｄａｒ
ｋ  Ｆｉｅｌｄ）−ＳＴＥＭ観察を行った。なお、ＨＡＡＤＦ−ＳＴＥＭ観察には、日本
電子製  ＪＥＭ−ＡＲＭ２００Ｆを用い、加速電圧を２００ｋＶとした。
【０１７０】
試料Ｚ１のＨＡＡＤＦ−ＳＴＥＭ観察結果を図１３に示す。
【０１７１】
図１３に示すように、酸化物半導体膜８８上に、構造体９０が形成されている様子が分
かる。また、ＨＡＡＤＦ−ＳＴＥＭ観察結果より、酸化物半導体膜８８の厚さは、概ね３
６ｎｍであり、構造体９０の厚さは、概ね１１ｎｍであった。
【０１７２】
次に、構造体９０の組成を評価するため、酸化物半導体膜８８中に示すｐｏｉｎｔ１と
、構造体９０中に示すｐｏｉｎｔ２と、の元素分析を行った。なお、当該元素分析には、
ＥＤＸ分析装置として、ＪＥＤ−２３００Ｔを用いた。なお、元素分析のビーム径は、０
．１ｎｍφとした。
【０１７３】
ＥＤＸ分析の結果を表１に示す。
【０１７４】
【表１】
2020205437.tif 000003
【０１７５】
表１に示すｐｏｉｎｔ１の値を金属酸化物ターゲットのＩｎの値で規格化すると、Ｉｎ
：Ｇａ：Ｚｎ：Ｏ＝４：２：２．４：７．２［原子数比］であることがわかる。Ｚｎの原
子数比については、金属酸化物ターゲットの組成と若干のずれがあるが、酸化物半導体膜
８８の組成は、概ね金属酸化物ターゲットの組成を反映している。一方で、構造体９０は
、表１に示すように、Ｉｎの割合が多い。よって、構造体９０をＩｎの析出物またはイン
ジウム酸化物の析出物であるとも言える。
【０１７６】
上記Ｉｎの析出物またはインジウム酸化物の析出物を、先に説明した成膜モデルのＩｎ
−Ｇａ−Ｚｎ金属酸化物ターゲットの表面のＩｎが偏析した状態（クラスタ２１９６）と
考えることが出来る。したがって、先に説明した成膜モデルが、十分に妥当であることが
分かる。
【０１７７】
なお、図６に示す本発明の一態様の複合酸化物半導体を成膜する場合、第４の工程にお
いて、図１２（Ａ）、および図１２（Ｂ）に示す成膜モデルを考えることができる。
【０１７８】
図１２（Ａ）、および図１２（Ｂ）は、図９に示すターゲット２５００ａ近傍の断面図
である。なお、図１２には、バッキングプレート２５１０ａ、ターゲット２５００ａ、プ
ラズマ２１９０、陽イオン２１９２、スパッタ粒子２１９４等が明示されている。
【０１７９】
図１２（Ａ）に示す成膜室２５０１中で、アルゴンガスまたは酸素ガスが電離し、陽イ
オン２１９２と電子（図示しない）とに分かれてプラズマ２１９０を形成する。その後、
プラズマ２１９０中の陽イオン２１９２は、ターゲット２５００ａ（ここではＩｎ−Ｇａ
−Ｚｎ金属酸化物ターゲット）に向けて加速する。陽イオン２１９２がＩｎ−Ｇａ−Ｚｎ
金属酸化物ターゲットに衝突することで、スパッタ粒子２１９４が生成され、Ｉｎ−Ｇａ
−Ｚｎ金属酸化物ターゲットから、スパッタ粒子２１９４が弾き出される。
【０１８０】
ここで、ターゲット２５００ａ、およびターゲット２５００ｂは、複数の結晶粒を有す
る多結晶構造を有する。なお、当該複数の結晶粒は、径が１０μｍ以下である場合が多い
。また、例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１、または原子数比がＩｎ
：Ｇａ：Ｚｎ＝５：１：７等のＩｎ−Ｇａ−Ｚｎ金属酸化物ターゲットでは、複数の結晶
粒は、組成が異なる場合がある。
【０１８１】
例えば、図１２（Ａ）において、ターゲット２５００ａは、少なくとも、ターゲットの
原子数比よりもＩｎの割合が少ない領域２５０２ａ、およびターゲットの原子数比よりも
Ｉｎの割合が多い領域２５０４ａを、有する。
【０１８２】
まず、ターゲット２５００ａが有する、Ｉｎの割合が少ない領域２５０２ａについて説
明する。
【０１８３】
図１２（Ａ）に示すように、高密度プラズマ領域で生じた陽イオン２１９２は、電界に
よってターゲット２５００ａ側に加速され、やがてターゲット２５００ａが有する領域２
５０２ａと衝突する。このとき、領域２５０２ａから平板状のナノ結晶である、クラスタ
２１９８が剥離する。なお、クラスタは、二つのＭ−Ｚｎ−Ｏ層と、その間に位置するＩ
ｎ−Ｏ層で構成される場合が多い。なお、クラスタ２１９８の剥離に伴い、ターゲット２
５００ａからスパッタ粒子２１９４も弾き出される。
【０１８４】
なお、クラスタ２１９８は、三角形、例えば正三角形の平面を有するクラスタ状となる
場合がある。または、クラスタ２１９８は、六角形、例えば正六角形の平面を有するクラ
スタ状となる場合がある。ただし、クラスタ２１９８の形状は、三角形、六角形に限定さ
れない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例
えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。
【０１８５】
また、クラスタ２１９８は、成膜ガスの種類などに応じて厚さが決定する。例えば、ク
ラスタ２１９８は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８
ｎｍ以下とする。また、例えば、クラスタ２１９８は、幅を１ｎｍ以上３ｎｍ以下、好ま
しくは１．２ｎｍ以上２．５ｎｍ以下とする。
【０１８６】
また、スパッタ粒子２１９４は、プラズマ２１９０を通過する際に、表面が負または正
に帯電する場合がある。例えば、スパッタ粒子２１９４がプラズマ２１９０中にあるＯ２
−から負の電荷を受け取る場合がある。その結果、スパッタ粒子２１９４の表面の酸素原
子が負に帯電する場合がある。また、スパッタ粒子２１９４は、プラズマ２１９０を通過
する際に、プラズマ２１９０中のＩｎ、元素Ｍ、Ｚｎまたは酸素などと結合することで成
長する場合がある。従って、スパッタ粒子２１９４は、原子または原子数個の集合体を有
する。
【０１８７】
プラズマ２１９０を通過したクラスタ２１９８、およびスパッタ粒子２１９４は、基板
の表面に達する。ここで、クラスタ２１９８は平板状であるため、平面側を基板の表面に
向けて堆積しやすい。なお、スパッタ粒子２１９４の一部は、質量が小さいため真空ポン
プなどによって外部に排出される場合がある。
【０１８８】
スパッタ粒子２１９４が基板の表面に達する。スパッタ粒子２１９４は、クラスタ２１
９８の上面より側面に結合する傾向があり、スパッタ粒子２１９４は、クラスタ２１９８
の形成されていない領域を埋めるように、クラスタ２１９８の側面に優先的に付着する。
スパッタ粒子２１９４は、結合手が活性状態となることで、クラスタ２１９８と化学的に
連結して横成長部を形成する。また、スパッタ粒子２１９４は、一つのクラスタと他のク
ラスタの間の領域に入り込むということもできる。
【０１８９】
横成長部は、一つのクラスタと他のクラスタの間の領域（Ｌａｔｅｒａｌ  Ｇｒｏｗｔ
ｈ  Ｂｕｆｆｅｒ  Ｒｅｇｉｏｎ（ＬＧＢＲ）ともいう。）を埋めるように横方向に成長
（ラテラル成長ともいう。）する。ここで、横方向とは、例えばクラスタ中のｃ軸に垂直
な方向を指す。
【０１９０】
ここで、クラスタの横成長部にスパッタ粒子が付着し、スパッタ粒子にＬＧＢＲを介し
て拡散した酸素が付着し、再びスパッタ粒子が同様に付着する、という反応が起きやすく
なる。この繰り返しにより横方向の固相成長が起きていると推定される。このようなクラ
スタの横方向の成長を自己組織化と呼ぶこともできる。
【０１９１】
さらに横成長部がラテラル成長することで、横成長部が互いに衝突する。横成長部が衝
突した部分を連結部として隣接する複数のクラスタが連結される。これは、スパッタ粒子
が、クラスタの側面に横成長部を形成し、横方向に成長することで、一つのクラスタと、
他のクラスタの間の領域を充填しているということもできる。このように、クラスタの形
成されていない領域を埋めるまで横成長部が形成される。このメカニズムは、原子層堆積
（ＡＬＤ：Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類
似する。
【０１９２】
したがって、複数のクラスタがそれぞれ異なる方向を向けて形成される場合でも、一つ
のクラスタと他のクラスタの隙間をスパッタ粒子がラテラル成長しながら埋めるため、明
確な結晶粒界が形成されることがなく、ＣＡＡＣ−ＯＳを有する領域Ｂ１が形成される。
【０１９３】
なお、ＣＡＡＣ−ＯＳは、層状結晶構造が幅広い組成範囲で安定に存在しており、金属
原子と酸素原子の間の結合の強さや平衡距離は、それぞれの金属原子で異なる。そのため
ＣＡＡＣ−ＯＳの結晶構造は、歪みに対しても寛容な構造を取ると推測される。つまり、
クラスタ間を、スパッタ粒子が滑らかに連結（アンカリング）するため、連結部において
単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、隣接するクラスタの
間にある連結部には、歪みを有する結晶構造が形成される。これにより、例えば、連結部
において、上面の形状が六角形だった結晶構造が変形し、五角形または七角形になる場合
もある。
【０１９４】
続いて、ターゲット２５００ａが有する、Ｉｎの割合が多い領域２５０４ａについて説
明する。
【０１９５】
高密度プラズマ領域で生じた陽イオン２１９２は、電界によってターゲット２５００ａ
側に加速され、やがてターゲット２５００ａが有する領域２５０４ａと衝突する。Ｉｎ−
Ｇａ−Ｚｎ金属酸化物ターゲットにおいては、スパッタ粒子２１９４として、Ｇａ及びＺ
ｎが優先的にスパッタリングされる。つまり、陽イオン２１９２がＩｎ−Ｇａ−Ｚｎ金属
酸化物ターゲットに衝突することで、相対原子質量が、Ｉｎよりも軽いＧａ及びＺｎが、
Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットから優先的に弾き出される。弾き出されたスパッ
タ粒子２１９４は、前述したように、基板上に堆積し、領域２５０２ａから弾き出され、
基板上に堆積したクラスタ２１９８と他のクラスタ２１９８の間の領域を埋めることで、
領域Ｂ１が形成される。
【０１９６】
また、図１２（Ａ）に示すように、スパッタ粒子２１９４として、Ｇａ及びＺｎが優先
的にスパッタリングされた後、Ｉｎの割合が多い領域２５０４ａの表面には、Ｉｎが、偏
析した状態となる。なお、図１２（Ａ）では、Ｉｎが偏析した状態をクラスタ２１９６と
して明示している。なお、クラスタ２１９６は、径の大きさが０．５ｎｍ以上１．５ｎｍ
以下程度であることが好ましい。
【０１９７】
続いて、図１２（Ｂ）に示すように、Ｉｎが偏析した状態になった後、つまりクラスタ
２１９６が形成された後、Ｉｎの割合が多い領域２５０４ａから、クラスタ２１９６がス
パッタリングされる。
【０１９８】
より詳しくは、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットの表面に偏析したＩｎが、粒状
の複数のクラスタのような構造となり、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲットから弾き
出される。複数のクラスタのような構造となった偏析したＩｎが、酸素と結合し、先に成
膜された領域Ｂ１上に衝突し、粒状のクラスタを有する領域Ａ１が堆積する。なお、偏析
したＩｎが弾き出されたため領域２５０４ａの表面では、Ｉｎ、Ｇａ、及びＺｎが、元の
原子数比に近い状態となる。
【０１９９】
また、図１２に示すように、ターゲット２５００ａが有するＩｎの割合が多い領域２５
０４ａにおいて、表面の一つの領域では、Ｉｎが偏析し、表面の他の領域では、偏析した
Ｉｎが弾き出される。つまり、Ｉｎが偏析する機構、および偏析したＩｎが弾き出される
機構が、同時に生じる。
【０２００】
また、上記より、Ｉｎの割合が多い領域２５０４ａでは、クラスタ２１９６ができやす
く、領域Ａ１が形成される傾向がある。一方、Ｉｎの割合が少ない領域２５０２ａでは、
弾き出されたクラスタ、およびスパッタ粒子が、酸素と結合し、基板上に堆積することで
、領域Ｂ１が形成される傾向がある。
【０２０１】
従って、領域Ａ１、および領域Ｂ１は、クラウド状に広がり、不規則に偏在する構造と
なる。上記により、図６に示す本発明の一態様の複合酸化物半導体を得ることができる。
【０２０２】
＜１−９．酸化物半導体の区分＞
次に、酸化物半導体の区分について説明する。
【０２０３】
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−
ＯＳ、擬似非晶質酸化物半導体、及び非晶質酸化物半導体などがある。
【０２０４】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
−ＯＳ、多結晶酸化物半導体、及びｎｃ−ＯＳなどがある。
【０２０５】
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
【０２０６】
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ  ａｍｏｒｐｈ
ｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において
周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ
−ｌｉｋｅ  ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造で
ある。不安定であるという点では、ａ−ｌｉｋｅ  ＯＳは、物性的に非晶質酸化物半導体
に近い。
【０２０７】
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
【０２０８】
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
【０２０９】
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。
【０２１０】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
【０２１１】
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
【０２１２】
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対
し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
【０２１３】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ  ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる場合がある。
【０２１４】
［ａ−ｌｉｋｅ  ＯＳ］
ａ−ｌｉｋｅ  ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
【０２１５】
ａ−ｌｉｋｅ  ＯＳは、鬆または低密度領域を有する。ａ−ｌｉｋｅ  ＯＳは、鬆を有
するため、不安定な構造である。
【０２１６】
また、ａ−ｌｉｋｅ  ＯＳは、鬆を有するため、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ  ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−
ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の
密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
【０２１７】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ  ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満である。
【０２１８】
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
【０２１９】
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、本発明の一態様の酸化物半導体膜は、非晶質酸化物半導体、ａ−ｌｉｋｅ  ＯＳ、
ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上が混在していてもよい。
【０２２０】
なお、先に説明した領域Ａ１は、非単結晶であることが好ましい。また、領域Ｂ１は、
非単結晶であることが好ましい。また、領域Ａ１と、領域Ｂ１とが異なる結晶性を有して
いてもよい。
【０２２１】
＜１−１０．トランジスタの特性について＞
次に、トランジスタの一般的な特性について、図１４乃至図１７を用いて説明を行う。
【０２２２】
［トランジスタのＩｄ−Ｖｇ特性］
まず、トランジスタのドレイン電流−ゲート電圧特性（Ｉｄ−Ｖｇ特性）について説明
する。図１４（Ａ）はトランジスタのＩｄ−Ｖｇ特性の一例を説明する図である。なお、
図１４（Ａ）において、理解を簡単にするためにトランジスタの活性層には、多結晶シリ
コンを用いた場合を想定している。また、図１４（Ａ）において、縦軸がＩｄを横軸がＶ
ｇをそれぞれ表す。
【０２２３】
図１４（Ａ）に示すように、Ｉｄ−Ｖｇ特性は、大きく分けて３つの領域に分けられる
。１つ目の領域をオフ領域（ＯＦＦ  ｒｅｇｉｏｎ）と、２つ目の領域をサブスレッショ
ルド領域（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｒｅｇｉｏｎ）と、３つ目の領域をオン領域（Ｏ
Ｎ  ｒｅｇｉｏｎ）と、それぞれ呼称する。また、サブスレッショルド領域とオン領域と
の境界のゲート電圧をしきい値電圧（Ｖｔｈ）と呼称する。
【０２２４】
トランジスタの特性としては、オフ領域のドレイン電流（オフ電流またはＩｏｆｆとも
いう）が低く、オン領域のドレイン電流（オン電流またはＩｏｎともいう）が高い方が望
ましい。なお、トランジスタのオン電流については、電界効果移動度を指標とする場合が
多い。電界効果移動度の詳細については後述する。
【０２２５】
また、トランジスタを低い電圧で駆動させるためには、サブスレッショルド領域でのＩ
ｄ−Ｖｇ特性の傾きが急峻である方が望ましい。サブスレッショルド領域のＩｄ−Ｖｇ特
性の変化の大きさを表わす指標として、ＳＳ（ｓｕｂｔｈｒｅｓｈｏｌｄ  ｓｗｉｎｇ）
またはＳ値などと呼称される。なお、Ｓ値は、以下の式（１）で表される。
【０２２６】
【数１】
2020205437.tif 000004
【０２２７】
Ｓ値は、サブスレッショルド領域において、ドレイン電流が１桁変化するのに必要なゲ
ート電圧の変化量の最小値である。Ｓ値が小さいほど、オンとオフとのスイッチング動作
を急峻に行うことができる。
【０２２８】
［トランジスタのＩｄ−Ｖｄ特性］
次に、トランジスタのドレイン電流−ドレイン電圧特性（Ｉｄ−Ｖｄ特性）について説
明する。図１４（Ｂ）はトランジスタのＩｄ−Ｖｄ特性の一例を説明する図である。また
、図１４（Ｂ）において、縦軸がＩｄを横軸がＶｄをそれぞれ表す。
【０２２９】
図１４（Ｂ）に示すように、オン領域は、さらに２つの領域に分けられる。１つ目の領
域を線形領域（Ｌｉｎｅａｒ  ｒｅｇｉｏｎ）と、２つ目の領域を飽和領域（Ｓａｔｕｒ
ａｔｉｏｎ  ｒｅｇｉｏｎ）と、それぞれ呼称する。線形領域は、ドレイン電流がドレイ
ン電圧の上昇に伴って放物線状に大きくなる。一方で飽和領域は、ドレイン電圧が変化し
てもドレイン電流が大きく変化しない。なお、真空管に準じて、線形領域を３極管領域と
、飽和領域を５極管領域と、それぞれ呼称する場合がある。
【０２３０】
また、線形領域とは、Ｖｄに対してＶｇが大きい（Ｖｄ＜Ｖｇ）状態を指す場合がある
。また、飽和領域とは、Ｖｇに対してＶｄが大きい（Ｖｇ＜Ｖｄ）状態を指す場合がある
。ただし、実際には、トランジスタのしきい値電圧を考慮する必要がある。よって、Ｖｇ
からトランジスタのしきい値電圧を差分した値がＶｄに対して大きい状態（Ｖｄ＜Ｖｇ−
Ｖｔｈ）を線形領域とする場合がある。同様に、Ｖｇからトランジスタのしきい値電圧を
差分した値がＶｄに対して小さい状態（Ｖｇ−Ｖｔｈ＜Ｖｄ）を飽和領域とする場合があ
る。
【０２３１】
トランジスタのＩｄ−Ｖｄ特性において、飽和領域の電流が一定であるような特性を、
「飽和性が良い」と表現する場合がある。トランジスタの飽和性の良さは、特に有機ＥＬ
ディスプレイへの応用で重要である。例えば、飽和性が良いトランジスタを有機ＥＬディ
スプレイの画素のトランジスタに用いることで、ドレイン電圧が変化しても画素の明るさ
の変化を抑制することができる。
【０２３２】
［ドレイン電流の解析モデル］
次に、ドレイン電流の解析モデルについて説明する。ドレイン電流の解析モデルとして
は、Ｇｒａｄｕａｌ  ｃｈａｎｎｅｌ近似（ＧＣＡ）に基づくドレイン電流の解析式が知
られている。ＧＣＡに基づくとトランジスタのドレイン電流は、以下の式（２）で表され
る。
【０２３３】
【数２】
2020205437.tif 000005
【０２３４】
数式（２）において、上が線形領域におけるドレイン電流の式であり、下が飽和領域に
おけるドレイン電流の式である。数式（２）において、Ｉｄはドレイン電流、μは活性層
の移動度、Ｌはトランジスタのチャネル長、Ｗはトランジスタのチャネル幅、Ｃｏｘはゲ
ート容量、Ｖｇはゲート電圧、Ｖｄはドレイン電圧、Ｖｔｈはトランジスタのしきい値電
圧を、それぞれ表す。
【０２３５】
［電界効果移動度］
次に、電界効果移動度について説明する。トランジスタの電流駆動力の指標として、電
界効果移動度が用いられる。上述したように、トランジスタのオン領域は線形領域と飽和
領域に分かれる。それぞれの領域の特性から、ＧＣＡに基づくドレイン電流の解析式に基
づいてトランジスタの電界効果移動度を算出することができる。区別する必要のあるとき
は、それぞれ線形移動度（Ｌｉｎｅａｒ  ｍｏｂｉｌｉｔｙ）、飽和移動度（Ｓａｔｕｒ
ａｔｉｏｎ  ｍｏｂｉｌｉｔｙ）と呼ばれる。線形移動度は、以下の式（３）で表され、
飽和移動度は、以下の式（４）で表される。
【０２３６】
【数３】
2020205437.tif 000006
【０２３７】
【数４】
2020205437.tif 000007
【０２３８】
本明細書等においては、式（３）及び式（４）から算出される曲線を、移動度曲線と呼
称する。図１５に、ＧＣＡに基づくドレイン電流の解析式から計算した移動度曲線を示す
。なお、図１５では、ＧＣＡが有効であるとした場合のＶｄ＝１０ＶのＩｄ−Ｖｇ特性と
、線形移動度及び飽和移動度の移動度曲線とを、それぞれ重ねて示している。
【０２３９】
図１５においては、ＧＣＡに基づくドレイン電流の解析式からＩｄ−Ｖｇ特性を計算し
ている。移動度曲線の形状は、トランジスタの内部の様子を理解するための手がかりとな
る。
【０２４０】
一例として、図１６に実測でのＣＡＡＣ−ＯＳを用いたＦＥＴのＩｄ−Ｖｇ特性を示す
。図１６では、ＦＥＴのＩｄ−Ｖｇ特性、飽和移動度、及び線形移動度の移動度曲線をそ
れぞれ並べて明示している。なお、ＦＥＴの半導体層には、酸化物半導体（ＩＧＺＯ）膜
を用い、その組成としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を用いた。また
、飽和移動度及び線形移動度の移動度曲線は、どちらもＶｄ＝１０ＶのＩｄ−Ｖｇ特性か
ら算出している。
【０２４１】
図１６に示すように、ＦＥＴの形状がＧＣＡに従う場合、飽和移動度の曲線は飽和領域
でプラトーとなり、線形領域では緩やかに減少する形状となる。
【０２４２】
＜１−１１．特性評価用のトランジスタの作製＞
次に、本発明の一態様のトランジスタの構造について説明を行い、その後当該トランジ
スタを作製し、トランジスタの電気特性を評価した結果について説明する。
【０２４３】
［トランジスタの構成例１］
図１７（Ａ）は、トランジスタ１００Ａの上面図であり、図１７（Ｂ）は図１７（Ａ）
の一点鎖線Ｘ１−Ｘ２間の断面図であり、図１７（Ｃ）は図１７（Ａ）の一点鎖線Ｙ１−
Ｙ２間の断面図である。なお、図１７（Ａ）では、明瞭化のため、絶縁膜１１０などの構
成要素を省略して図示している。なお、トランジスタの上面図においては、以降の図面に
おいても図１７（Ａ）と同様に、構成要素の一部を省略して図示する場合がある。また、
一点鎖線Ｘ１−Ｘ２方向をチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅
（Ｗ）方向と呼称する場合がある。
【０２４４】
図１７（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上の導電膜１０
６と、導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸
化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０
４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。なお、酸
化物半導体膜１０８は、導電膜１１２と重なるチャネル領域１０８ｉと、絶縁膜１１６と
接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する
。
【０２４５】
また、絶縁膜１１６は、窒素または水素を有する。絶縁膜１１６と、ソース領域１０８
ｓ及びドレイン領域１０８ｄと、が接することで、絶縁膜１１６中の窒素または水素がソ
ース領域１０８ｓ及びドレイン領域１０８ｄ中に添加される。ソース領域１０８ｓ及びド
レイン領域１０８ｄは、窒素または水素が添加されることで、キャリア密度が高くなる。
【０２４６】
また、トランジスタ１００Ａは、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、１
１８に設けられた開口部１４１ａを介して、ソース領域１０８ｓに電気的に接続される導
電膜１２０ａと、絶縁膜１１６、１１８に設けられた開口部１４１ｂを介して、ドレイン
領域１０８ｄに電気的に接続される導電膜１２０ｂと、を有していてもよい。また、絶縁
膜１１８、導電膜１２０ａ、及び導電膜１２０ｂ上に絶縁膜１２２を有していてもよい。
なお、図１７（Ｂ）（Ｃ）においては、絶縁膜１２２を設ける構成を例示したが、これに
限定されず、絶縁膜１２２を設けない構成としてもよい。
【０２４７】
なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶
縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、絶縁膜１２２
を第５の絶縁膜と、それぞれ呼称する場合がある。また、絶縁膜１０４は、第１のゲート
絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する
。また、絶縁膜１１６、１１８は保護絶縁膜としての機能を有し、絶縁膜１２２は平坦化
絶縁膜としての機能を有する。
【０２４８】
また、絶縁膜１１０は、過剰酸素領域を有する。絶縁膜１１０が過剰酸素領域を有する
ことで、酸化物半導体膜１０８が有するチャネル領域１０８ｉ中に過剰酸素を供給するこ
とができる。よって、チャネル領域１０８ｉに形成されうる酸素欠損を過剰酸素により補
填することができるため、信頼性の高い半導体装置を提供することができる。
【０２４９】
なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０
８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。この場合、絶縁膜１０
４中に含まれる過剰酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びド
レイン領域１０８ｄにも供給されうる。ソース領域１０８ｓ、及びドレイン領域１０８ｄ
中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵抗が
高くなる場合がある。
【０２５０】
一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構
成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能
となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０
８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ及びドレイン領域１０８ｄのキャ
リア密度を選択的に高めることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄの抵
抗が高くなることを抑制することができる。
【０２５１】
また、酸化物半導体膜１０８が有するソース領域１０８ｓ及びドレイン領域１０８ｄは
、それぞれ、酸素欠損を形成する元素、または酸素欠損と結合する元素を有すると好まし
い。当該酸素欠損を形成する元素、または酸素欠損と結合する元素としては、代表的には
水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、チタン、希ガス等が挙げられる
。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及び
キセノン等がある。上記酸素欠損を形成する元素が、絶縁膜１１６中に１つまたは複数含
まれる場合、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに拡散す
る。および／または、上記酸素欠損を形成する元素は、不純物添加処理によりソース領域
１０８ｓ、及びドレイン領域１０８ｄ中に添加される。
【０２５２】
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結
合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加され
ると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素
から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキ
ャリア密度が増加し、導電性が高くなる。
【０２５３】
また、導電膜１０６は、第１のゲート電極としての機能を有し、導電膜１１２は、第２
のゲート電極としての機能を有し、導電膜１２０ａは、ソース電極としての機能を有し、
導電膜１２０ｂは、ドレイン電極としての機能を有する。
【０２５４】
また、図１７（Ｃ）に示すように、絶縁膜１０４、１１０には開口部１４３が設けられ
る。また、導電膜１０６は、開口部１４３を介して、導電膜１１２と、電気的に接続され
る。よって、導電膜１０６と導電膜１１２には、同じ電位が与えられる。なお、開口部１
４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。また
は、開口部１４３を設けずに、導電膜１０６を遮光膜として用いてもよい。例えば、導電
膜１０６を遮光性の材料により形成することで、チャネル領域１０８ｉに照射される下方
からの光を抑制することができる。
【０２５５】
また、図１７（Ｂ）（Ｃ）に示すように、酸化物半導体膜１０８は、第１のゲート電極
として機能する導電膜１０６と、第２のゲート電極として機能する導電膜１１２のそれぞ
れと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。
【０２５６】
また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方
向の長さよりも長く、酸化物半導体膜１０８のチャネル幅方向全体は、絶縁膜１１０を間
に挟んで導電膜１１２に覆われている。また、導電膜１１２と導電膜１０６とは、絶縁膜
１０４、及び絶縁膜１１０に設けられる開口部１４３において接続されるため、酸化物半
導体膜１０８のチャネル幅方向の側面の一方は、絶縁膜１１０を間に挟んで導電膜１１２
と対向している。
【０２５７】
別言すると、トランジスタ１００Ａのチャネル幅方向において、導電膜１０６及び導電
膜１１２は、絶縁膜１０４、及び絶縁膜１１０に設けられる開口部１４３において接続す
ると共に、絶縁膜１０４、及び絶縁膜１１０を間に挟んで酸化物半導体膜１０８を取り囲
む構成である。
【０２５８】
このような構成を有することで、トランジスタ１００Ａに含まれる酸化物半導体膜１０
８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能す
る導電膜１１２の電界によって電気的に取り囲むことができる。トランジスタ１００Ａの
ように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成さ
れる酸化物半導体膜１０８を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏ
ｕｎｄｅｄ  ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。なお、ト
ランジスタ１００Ａをゲート電極の数から、Ｄｕａｌ  Ｇａｔｅ構造と呼ぶこともできる
。
【０２５９】
トランジスタ１００Ａは、Ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６または
導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８
に印加することができるため、トランジスタ１００Ａの電流駆動能力が向上し、高いオン
電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、ト
ランジスタ１００Ａを微細化することが可能となる。また、トランジスタ１００Ａは、酸
化物半導体膜１０８が導電膜１０６、及び導電膜１１２によって取り囲まれた構造を有す
るため、トランジスタ１００Ａの機械的強度を高めることができる。
【０２６０】
なお、トランジスタ１００Ａのチャネル幅方向において、酸化物半導体膜１０８の開口
部１４３が形成されていない側に、開口部１４３と異なる開口部を形成してもよい。
【０２６１】
なお、トランジスタ１００Ａを、導電膜１１２の酸化物半導体膜１０８に対する位置、
または導電膜１１２の形成方法から、ＴＧＳＡ（Ｔｏｐ  Ｇａｔｅ  Ｓｅｌｆ  Ａｌｉｇ
ｎｅｄ）型のＦＥＴと呼称してもよい。ただし、本発明の一態様の半導体装置は、これに
限定されず、ＢＧＴＣ（Ｂｏｔｔｏｍ  Ｇａｔｅ  Ｔｏｐ  Ｃｏｎｔａｃｔ）型のＦＥＴ
としてもよい。
【０２６２】
［トランジスタの作製］
次に、上記説明したトランジスタ１００Ａに相当するトランジスタを作製し、当該トラ
ンジスタの電気特性を評価した。本実施の形態においては、以下に示す試料Ｓ１Ａから試
料Ｓ１Ｃを作製した。なお、試料Ｓ１Ａから試料Ｓ１Ｃは、チャネル長Ｌが２μｍ、チャ
ネル幅Ｗが３μｍのトランジスタが形成された試料である。ここで、試料Ｓ１Ａは酸化物
半導体膜１０８として図４に示す複合酸化物半導体を有し、試料Ｓ１Ｂは酸化物半導体膜
１０８として図５に示す複合酸化物半導体を有し、試料Ｓ１Ｃは酸化物半導体膜１０８と
して図６に示す複合酸化物半導体を有するものとする。
【０２６３】
［試料Ｓ１Ａから試料Ｓ１Ｃの作製方法］
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッ
タリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工し
た。
【０２６４】
次に、基板及び導電膜上に絶縁膜を４層積層して形成した。絶縁膜は、プラズマ化学気
相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ
５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリ
コン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
【０２６５】
次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工すること
で、半導体層を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体
膜を形成した。なお、当該酸化物半導体膜は、先に説明の複合酸化物半導体、またはＣ／
ＩＧＺＯである。
【０２６６】
試料Ｓ１Ａの酸化物半導体膜の成膜条件としては、基板温度を室温（２５℃）として、
流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング
装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛
とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に
、２．５ｋｗの交流電力を印加することで形成した。試料Ｓ１Ａでは、酸化物半導体膜の
成膜時における酸素流量比は１０％である。
【０２６７】
次に、絶縁膜及び酸化物半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５
０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
【０２６８】
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３
５０℃  １時間の熱処理とした。
【０２６９】
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエ
ッチング法を用いた。
【０２７０】
次に、開口部を覆うように絶縁膜上に厚さ１００ｎｍの酸化物半導体膜を形成し、当該
酸化物半導体膜を島状に加工することで、導電膜を形成した。また、導電膜を形成後、続
けて、導電膜の下側に接する絶縁膜を加工することで、絶縁膜を形成した。
【０２７１】
導電膜としては、厚さ１０ｎｍの酸化物半導体膜と、厚さ５０ｎｍの窒化チタン膜と、
厚さ１００ｎｍの銅膜とを順に形成した。なお、酸化物半導体膜の成膜条件としては、基
板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャン
バー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金
属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗ
の交流電力を印加すること形成した。また、窒化チタン膜及び銅膜としては、スパッタリ
ング装置を用いて形成した。
【０２７２】
次に、酸化物半導体膜、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズ
マ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素
ガスとの混合ガス雰囲気下で行った。
【０２７３】
次に、酸化物半導体膜、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、
厚さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶ
Ｄ装置を用いて積層して形成した。
【０２７４】
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成
した。
【０２７５】
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで
、ソース電極及びドレイン電極なる導電膜を形成した。当該導電膜としては、厚さ１０ｎ
ｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形
成した。
【０２７６】
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍの
アクリル系の感光性樹脂を用いた。
【０２７７】
以上のようにして、試料Ｓ１Ａを作製した。
【０２７８】
試料Ｓ１Ｂは、酸化物半導体膜の成膜条件以外は、試料Ｓ１Ａと同様の方法を用いて作
製した。試料Ｓ１Ｂの酸化物半導体膜の成膜条件としては、基板温度を室温（２５℃）と
して、流量１００ｓｃｃｍのアルゴンガスと、流量１００ｓｃｃｍの酸素ガスとをスパッ
タリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウム
と、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数
比］）に、２．５ｋｗの交流電力を印加することで形成した。試料Ｓ１Ｂでは、酸化物半
導体膜の成膜時における酸素流量比は５０％である。
【０２７９】
試料Ｓ１Ｃも、酸化物半導体膜の成膜条件以外は、試料Ｓ１Ａと同様の方法を用いて作
製した。試料Ｓ１Ｃの酸化物半導体膜の成膜条件としては、基板温度を室温（２５℃）と
して、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧
力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋｗの交流電力を印加す
ることで形成した。試料Ｓ１Ｃでは、酸化物半導体膜の成膜時における酸素流量比は１０
０％である。
【０２８０】
［トランジスタのＩｄ−Ｖｇ特性］
次に、上記作製した試料Ｓ１Ａから試料Ｓ１ＣのトランジスタのＩｄ−Ｖｇ特性を測定
した。なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、第１のゲート電極とし
て機能する導電膜に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲ
ート電極として機能する導電膜に印加する電圧（以下、バックゲート電圧（Ｖｂｇ）とも
いう）を、−１０Ｖから＋１０Ｖまで０．２５Ｖのステップで印加した。また、ソース電
極として機能する導電膜に印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（
ｃｏｍｍ）とし、ドレイン電極として機能する導電膜に印加する電圧（以下、ドレイン電
圧（Ｖｄ）ともいう）を、０．１Ｖ及び２０Ｖとした。
【０２８１】
図１に試料Ｓ１ＡのＩｄ−Ｖｇ特性結果を示し、図２に試料Ｓ１ＢのＩｄ−Ｖｇ特性結
果を示し、図３に試料Ｓ１ＣのＩｄ−Ｖｇ特性結果を示す。なお、図１乃至図３において
、第１縦軸がＩｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、
横軸がＶｇ（Ｖ）を、それぞれ表す。なお、電界効果移動度については、Ｖｄ＝２０Ｖで
測定した際の値である。
【０２８２】
図１に示すように、本発明の一態様の半導体装置であるトランジスタは、良好な電気特
性を有する。ここで、図１に示すトランジスタの特性を表２に示す。
【０２８３】
【表２】
2020205437.tif 000008
【０２８４】
表２に示すように、試料Ｓ１Ａは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ
以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未
満である第１の領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値
が、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０−１２Ａ／
ｃｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦ
Ｅ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦ
Ｅ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上
１．５未満となる。
【０２８５】
図２に示すように、本発明の一態様の半導体装置であるトランジスタは、良好な電気特
性を有する。ここで、図２に示すトランジスタの特性を表３に示す。
【０２８６】
【表３】
2020205437.tif 000009
【０２８７】
表３に示すように、試料Ｓ１Ｂは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ
以下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未
満である第１の領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値
が、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０−１２Ａ／
ｃｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦ
Ｅ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦ
Ｅ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１．５
以上３未満となる。
【０２８８】
図３に示すように、本発明の一態様の半導体装置であるトランジスタは、良好な電気特
性を有する。ここで、図３に示すトランジスタの特性を表４に示す。
【０２８９】
【表４】
2020205437.tif 000010
【０２９０】
表４に示すように、試料Ｓ１Ｃは、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ
以下の範囲での電界効果移動度の最大値が、１０ｃｍ２／Ｖｓ以上１００ｃｍ２／Ｖｓ未
満である第１の領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値
が、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０−１２Ａ／
ｃｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦ
Ｅ（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦ
Ｅ（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が３以上
１０未満となる。
【０２９１】
上記のトランジスタの特性としては、先に説明の複合酸化物半導体、またはＣ／ＩＧＺ
Ｏを用いることで得られる。複合酸化物半導体、またはＣ／ＩＧＺＯをトランジスタの半
導体層に用いることで、キャリア移動度が高い機能と、スイッチング特性が良好である機
能と、を同時に兼ね備えることが実現できる。
【０２９２】
＜１−１２．デバイスシミュレーションによる移動度曲線の形状の評価＞
次に、図１に示すトランジスタの電界効果移動度の移動度曲線の形状についてデバイス
シミュレーションを行い、様々な側面から移動度曲線の形状について考察を行った。
【０２９３】
なお、デバイスシミュレーションでは、移動度曲線の形状を決定する要因として、１．
移動度の温度依存性、２．チャネル領域のドナー密度分布、３．酸化物半導体膜中の浅い
欠陥準位密度（ｓＤＯＳともいう）の３つの要因を仮定した。
【０２９４】
［１．移動度の温度依存性］
酸化物半導体膜を用いたトランジスタは、自己発熱により電界効果移動度が急激に上昇
する。酸化物半導体膜の電子移動度（μｎ）の温度依存性は、以下に示す数式（５）で表
される。
【０２９５】
【数５】
2020205437.tif 000011
【０２９６】
式（５）において、μｎ３００は酸化物半導体膜の室温での電子移動度を、ＴＬは格子
温度を、それぞれ表している。式（５）に示すように、酸化物半導体膜を用いたトランジ
スタの電界効果移動度は、温度Ｔの概略１．５乗に比例して上昇する。
【０２９７】
［２．チャネル領域のドナー密度分布］
次に、試料Ｓ１Ａから試料Ｓ１Ｃのトランジスタの実効チャネル長について、図１８を
用いて説明する。
【０２９８】
図１８は、トランジスタの実効チャネル長の概念を説明する模式図である。
【０２９９】
図１８において、ＧＥがゲート電極を、ＧＩがゲート絶縁膜を、ＯＳが酸化物半導体膜
を、それぞれ表している。また、酸化物半導体膜中には、ｎ型領域が形成されている。ト
ランジスタの実効チャネル長（Ｌｅｆｆ）は、以下に示す式（６）で表される。
【０３００】
【数６】
2020205437.tif 000012
【０３０１】
数式（６）において、Ｌｇがゲート長を、ΔＬがチャネル長の縮小幅を、それぞれ表す
。
【０３０２】
なお、トランジスタの実効チャネル長については、例えば、ＴＬＭ（Ｔｒａｎｓｍｉｓ
ｓｉｏｎ  Ｌｉｎｅ  Ｍｏｄｅｌ）解析から求めることができる。
【０３０３】
また、以下の説明においては、上述した実効チャネル長を基に、ｎ型領域からチャネル
領域にかけてドナー密度が徐々に減少するモデルを仮定した。つまり、ドナーがチャネル
領域に向かってガウス分布に従って減少する。チャネル領域におけるドナー密度を説明す
る模式図を図１９（Ａ）（Ｂ）（Ｃ）に示す。
【０３０４】
ここで、図１９（Ａ）が試料Ｓ１Ａのドナー密度を説明する図であり、図１９（Ｂ）が
試料Ｓ１Ｂのドナー密度を説明する図であり、図１９（Ｃ）が試料Ｓ１Ｃのドナー密度を
説明する図である。
【０３０５】
図１９（Ａ）（Ｂ）（Ｃ）において、ＧＥがゲート電極を、ＧＩがゲート絶縁膜を、Ｏ
Ｓが酸化物半導体膜を、それぞれ表す。また、図１９（Ａ）（Ｂ）（Ｃ）に示す酸化物半
導体膜において、ドナー密度が５×１０１８ｃｍ−３以上の領域を灰色で表し、ドナー密
度が１×１０１６ｃｍ−３以下の領域を黒色で表す。
【０３０６】
図１９（Ａ）（Ｂ）（Ｃ）に示す結果より、図１９（Ａ）に示すトランジスタの実効チ
ャネル長は２．０μｍと見積もられ、図１９（Ｂ）に示すトランジスタの実効チャネル長
は１．２μｍと見積もられ、図１９（Ｃ）に示すトランジスタの実効チャネル長は０．８
μｍと見積もられた。別言すると、図１９（Ａ）のトランジスタのΔＬは０μｍと見積も
られ、図１９（Ｂ）のトランジスタのΔＬは０．４μｍと見積もられ、図１９（Ｃ）のト
ランジスタのΔＬは０．６μｍと見積もられた。
【０３０７】
［３．酸化物半導体膜中の浅い欠陥準位密度］
次に、酸化物半導体膜中の浅い欠陥準位密度（ｓＤＯＳともいう）について説明を行う
。酸化物半導体膜のｓＤＯＳは、酸化物半導体膜を用いたトランジスタの電気特性から見
積もることができる。以下ではトランジスタの界面準位の密度を評価し、その界面準位の
密度に加え、界面準位にトラップされる電子数Ｎｔｒａｐを考慮した場合において、サブ
スレッショルドリーク電流を予測する方法について説明する。
【０３０８】
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流
−ゲート電圧（Ｉｄ−Ｖｇ）の実測と、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の
計算値とを比較することによって、評価することができる。
【０３０９】
図２０に、ソース電圧Ｖｓ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおける、計算によっ
て得られた理想的なＩｄ−Ｖｇ特性と、トランジスタにおける実測のＩｄ−Ｖｇ特性と、
を示す。なお、トランジスタの測定結果のうち、ドレイン電流Ｉｄの測定が容易な１×１
０−１３Ａ以上の値のみプロットした。
【０３１０】
計算で求めた理想的なＩｄ−Ｖｇ特性と比べて、実測のＩｄ−Ｖｇ特性はゲート電圧Ｖ
ｇに対するドレイン電流Ｉｄの変化が緩やかとなる。これは、伝導帯下端のエネルギー（
Ｅｃと表記する。）の近くに位置する浅い界面準位に電子がトラップされたためと考えら
れる。ここでは、フェルミ分布関数を用いて、浅い界面準位へトラップされる（単位面積
、単位エネルギーあたりの）電子数Ｎｔｒａｐを考慮することで、より厳密に界面準位の
密度Ｎｉｔを見積もることができる。
【０３１１】
まず、図２１に示す模式的なＩｄ−Ｖｇ特性を用いて界面トラップ準位にトラップされ
る電子数Ｎｔｒａｐの評価方法について説明する。破線は計算によって得られるトラップ
準位のない理想的なＩｄ−Ｖｇ特性を示す。また、破線において、ドレイン電流がＩｄ１
からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実線は、実
測のＩｄ−Ｖｇ特性を示す。実線において、ドレイン電流がＩｄ１からＩｄ２に変化する
ときのゲート電圧Ｖｇの変化をΔＶｅｘとする。ドレイン電流がＩｄ１、Ｉｄ２のときの
着目する界面における電位はそれぞれφｉｔ１、φｉｔ２とし、その変化量をΔφｉｔと
する。
【０３１２】
図２１において、実測は計算よりも傾きが小さいため、ΔＶｅｘは常にΔＶｉｄよりも
大きいことがわかる。このとき、ΔＶｅｘとΔＶｉｄの差が、浅い界面準位に電子をトラ
ップすることに要した電位差を表す。したがって、トラップされた電子による電荷の変化
量ΔＱｔｒａｐは以下の式（７）で表すことができる。
【０３１３】
【数７】
2020205437.tif 000013
【０３１４】
Ｃｔｇは面積当たりの絶縁体と半導体の合成容量となる。また、ΔＱｔｒａｐは、トラ
ップされた（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを用いて、式（８）
で表すこともできる。なお、ｑは電気素量である。
【０３１５】
【数８】
2020205437.tif 000014
【０３１６】
式（７）と式（８）とを連立させることで式（９）を得ることができる。
【０３１７】
【数９】
2020205437.tif 000015
【０３１８】
次に、式（９）のΔφｉｔについてゼロの極限を取ることで、式（１０）を得ることが
できる。
【０３１９】
【数１０】
2020205437.tif 000016
【０３２０】
即ち、理想的なＩｄ−Ｖｇ特性、実測のＩｄ−Ｖｇ特性および式（１０）を用いて、界
面においてトラップされた電子数Ｎｔｒａｐを見積もることができる。なお、ドレイン電
流との界面における電位の関係については、上述のデバイスシミュレータを用いた計算に
よって求めることができる。
【０３２１】
また、単位面積、単位エネルギーあたりの電子数Ｎｔｒａｐと界面準位の密度Ｎｉｔは
式（１１）のような関係にある。
【０３２２】
【数１１】
2020205437.tif 000017
【０３２３】
ここで、ｆ（Ｅ）はフェルミ分布関数である。式（１０）から得られたＮｔｒａｐを式
（１１）でフィッティングすることで、Ｎｉｔは決定される。このＮｉｔを設定したデバ
イスシミュレータを用いた計算により、Ｉｄ＜０．１ｐＡを含む伝達特性を得ることがで
きる。
【０３２４】
次に、図２０に示す実測のＩｄ−Ｖｇ特性に式（１０）を適用し、Ｎｔｒａｐを抽出し
た結果を図２２に白丸印で示す。ここで、図２２の縦軸は半導体の伝導帯下端Ｅｃからの
フェルミエネルギーＥｆである。破線を見るとＥｃのすぐ下の位置に極大値となっている
。式（１１）のＮｉｔとして、式（１２）のテール分布を仮定すると図２２の破線のよう
に非常に良くＮｔｒａｐをフィッティングでき、フィッティングパラメータとして、ピー
ク値Ｎｔａ＝１．６７×１０１３ｃｍ−２ｅＶ−１、特性幅Ｗｔａ＝０．１０５ｅＶが得
られた。
【０３２５】
【数１２】
2020205437.tif 000018
【０３２６】
次に、得られた界面準位のフィッティング曲線を、デバイスシミュレータを用いた計算
にフィードバッグすることにより、Ｉｄ−Ｖｇ特性を逆算した結果を図２３に示す。図２
３（Ａ）に、ドレイン電圧Ｖｄが０．１Ｖおよび１．８Ｖの場合の計算によって得られた
Ｉｄ−Ｖｇ特性と、ドレイン電圧Ｖｄが０．１Ｖの場合及び１．８Ｖの場合のトランジス
タにおける実測のＩｄ−Ｖｇ特性とを示す。また、図２３（Ｂ）は、図２３（Ａ）のドレ
イン電流Ｉｄを対数としたグラフである。
【０３２７】
計算により得られた曲線と、実測値のプロットはほぼ一致しており、計算値と測定値と
で高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法とし
て、上記の方法が十分に妥当であることが分かる。
【０３２８】
［４．移動度曲線の計算結果］
上述した酸化物半導体膜中のｓＤＯＳは、電界効果移動度の移動度曲線に影響を与える
。特に、しきい値電圧近傍では、ｓＤＯＳに電子がトラップされ移動度曲線の形状が変わ
る。酸化物半導体膜中のｓＤＯＳは、式（１２）中のＮｔａとＷｔａとｔＯＳとの積で表
される。そこで、上述した式（１２）を基に、移動度曲線の計算を行った。計算に用いた
パラメータを表５に示す。
【０３２９】
【表５】
2020205437.tif 000019
【０３３０】
なお、本実施の形態においては、Ｗｔａの値を変えた場合の移動度曲線について計算し
た。Ｗｔａの値を変えた場合の移動度曲線の形状を図２４に示す。なお、図２４において
、Ｎｔａ＝２．５×１０１９ｃｍ−３ｅＶ−１とし、ΔＬ＝０とした。また、Ｗｔａを０
．０１５ｅＶ、０．０２ｅＶ、０．０２５ｅＶ、０．０３ｅＶ、０．０３５ｅＶ、０．０
４ｅＶ、及び０．０４５ｅＶの７つの条件とした。
【０３３１】
図２４に示すように、Ｗｔａの値が小さい、すなわちｓＤＯＳのエネルギー幅が狭いほ
ど、移動度曲線の立ち上がりが急峻となることがわかる。また、ｓＤＯＳのエネルギー幅
が狭いほど、移動度曲線のピーク値が高Ｖｇ側から低Ｖｇ側にシフトし、且つピーク値が
低下していることが分かる。
【０３３２】
［５．拡散電流が移動度曲線に与える影響］
次に、拡散電流が移動度曲線に与える影響について説明する。ＦＥＴのドレイン電流は
、以下に示す数式（１３）で表される。
【０３３３】
【数１３】
2020205437.tif 000020
【０３３４】
数式（１３）に示す通り、ドレイン電流は、ドリフト電流の成分と拡散電流の成分の和
である。なお、数式（１３）において、第一項がドリフト電流、第二項が拡散電流を表わ
す。また、Ｉｄ−Ｖｇ特性における、拡散電流とドリフト電流の成分の寄与を説明する概
念図を図２５に示す。
【０３３５】
次に、デバイスシミュレーションによって、拡散電流の成分が移動度曲線（飽和）に及
ぼす影響を見積もった。ＦＥＴとしては、Ｄｕａｌ−Ｇａｔｅ構造とし、活性層が酸化物
半導体、ソース領域及びドレイン領域がｎ＋領域、チャネル領域が真性の場合を想定した
。表６に計算条件を示す。なお、ＧＩと活性層との界面、及び活性層中にトラップ準位（
例えば、ｓＤＯＳ）を仮定していない。
【０３３６】
【表６】
2020205437.tif 000021
【０３３７】
図２６にシミュレーションによって得られたＩｄ−Ｖｇ特性、及び飽和移動度曲線を示
す。なお、図２６において、Ｉｄ−Ｖｇ特性と、飽和移動度曲線を重ねて明示している。
図２６に示す通り、移動度曲線は、Ｉｄ−Ｖｇ特性のＶｔｈ付近でピークを示している。
【０３３８】
次に、Ｄｕａｌ  Ｇａｔｅ構造のＦＥＴの膜厚方向のバンドダイアグラムの模式図を図
２７に示す。
【０３３９】
図２７からもわかる通り、ゲート電界によって、半導体の膜厚方向ではバンドが比較的
直線であり、半導体の膜全体に電流が流れる。このようなバンドを有するＤｕａｌ  Ｇａ
ｔｅ構造のＦＥＴでは、サブスレッショルド領域のドレイン電流は以下の数式（１４）で
表される。
【０３４０】
【数１４】
2020205437.tif 000022
【０３４１】
なお、数式（１４）において、ｋはボルツマン定数を、Ｔは温度を、ｎｉは真性キャリ
ア密度を、ｔｓは活性層の膜厚を、Δφは真性フェルミ準位とゲートの仕事関数との差を
、それぞれ表している。数式（１４）は、拡散電流がソース領域端部における拡散電流密
度と、ドレイン領域端部における拡散電流密度との差に比例することを意味している。
【０３４２】
数式（１４）を飽和移動度の定義に代入すると、数式（１５）を得ることができる。
【０３４３】
【数１５】
2020205437.tif 000023
【０３４４】
数式（１５）では、Ｖｔｈ付近でピークを持つような挙動を示す。つまり、ｓＤＯＳな
どのトラップ準位を仮定しない理想的なシミュレーションで見られた、飽和移動度曲線の
Ｖｔｈ付近のピークは、活性層全体を流れる拡散電流に起因すると考えられる。
【０３４５】
ただし、実際のＩＧＺＯ−ＦＥＴの移動度曲線では、このようなＶｔｈ付近の鋭いピー
クは観察されない。これは、ＯＳ膜中、またはＯＳ膜と、ゲート絶縁膜との界面に浅い電
子トラップ準位（すなわちｓＤＯＳ）が存在すると仮定することで、実測の移動度曲線の
形状に近づけることができる。図２８にＯＳ膜中にｓＤＯＳを仮定した場合のデバイスシ
ミュレーション結果を示す。
【０３４６】
図２８に示すように、ＯＳ膜中のｓＤＯＳは、移動度曲線に影響を与えていると示唆さ
れる。ＯＳ膜中のｓＤＯＳの量は、ＯＳの膜厚が厚くなるほど多くなる。したがって、Ｏ
Ｓの膜厚が厚くなることで、電界効果移動度は低下する。図２９にＦＥＴの電界効果移動
度（最大値）と、ＯＳ膜厚との関係を説明する図を示す。
【０３４７】
なお、図２９において、縦軸が電界効果移動度（最大値）を、横軸がＯＳ膜厚を、それ
ぞれ示す。また、図２９中において、チャネル長（Ｌ）が異なる４種類（Ｌ＝２μｍ、３
μｍ、６μｍ、及び１０μｍ）のトランジスタの結果をそれぞれ重ねて示している。図２
９に示す通り、ＯＳ膜厚が厚くなるほど、電界効果移動度が低下していることが分かる。
【０３４８】
また、ｓＤＯＳの分布を変えて計算した飽和移動度曲線を図３０（Ａ）（Ｂ）に示す。
図３０（Ａ）はＯＳ膜中のｓＤＯＳの分布を表し、図３０（Ｂ）は、移動度曲線の形状を
表す。図３０（Ａ）（Ｂ）中の矢印で示すように、飽和移動度曲線の形状は、ｓＤＯＳの
エネルギー準位の量、またはｓＤＯＳの分布によって変化することが示唆される。
【０３４９】
［６．ソース領域及びドレイン領域の寄生抵抗の影響］
次に、ＴＧＳＡ型のＯＳ−ＦＥＴのソース領域及びドレイン領域（ＳＤ領域ともいう）
の寄生抵抗の影響について説明する。ＴＧＳＡ型ＯＳ−ＦＥＴの特徴の一つとして、チャ
ネル領域の両側に活性層が低抵抗化したソース領域及びドレイン領域があることが挙げら
れる。ソース領域及びドレイン領域は、ＦＥＴ特性において、寄生抵抗として振る舞う場
合がある。この場合、ＴＧＳＡ型ＯＳ−ＦＥＴを回路図にすると、図３１（Ａ）のように
示すことができる。
【０３５０】
図３１（Ａ）に示す回路図の場合、Ｖｄは数式（１６）に示すように、２つの寄生抵抗
にかかる電圧と、ＦＥＴにかかる電圧とに分割される。
【０３５１】
【数１６】
2020205437.tif 000024
【０３５２】
数式（１６）において、Ｒは寄生抵抗、ＶＦＥＴはＦＥＴのチャネルの両端にかかる電
位差である。ＧＣＡの式では、ＶＦＥＴ＝Ｖｇ−ＶｔｈとなるＶｇ以上の領域を、線形領
域として考えることから、図３１（Ａ）のように寄生抵抗がある場合は、寄生抵抗が無い
場合に対して、線形領域になるＶｇ、つまりＶＦＥＴ＝Ｖｇ−ＶｔｈになるＶｇは小さく
なる。
【０３５３】
図１５に示す通り、飽和移動度は線形領域に入ると減少する。これを考慮すると、寄生
抵抗の抵抗値が大きい程、線形領域の下限になるＶｇが小さくなると考えられる。そこで
、デバイスシミュレーションによって、ソース領域及びドレイン領域の大きさを変えるこ
とで電界効果移動度と、Ｖｇとの関係を求めた。図３１（Ｂ）にデバイスシミュレーショ
ン結果を示す。図３１（Ｂ）に示すように、活性層が低抵抗化したソース領域及びドレイ
ン領域が大きくなり、寄生抵抗が大きくなることで線形領域の下限になるＶｇ、つまり、
飽和移動度曲線が減少を始めるＶｇが小さくなることが確認される。
【０３５４】
［７．自己発熱の影響］
次に、ＦＥＴの自己発熱の影響について説明を行う。ＦＥＴは、電流が流れる際に発熱
する。また、電流量が大きいほど発熱量は大きくなる。これは、ジュールの法則から明ら
かである。また、ＦＥＴではＶｇが大きいほど電流量が増大し、ジュールの法則からＶｇ
が大きいほどＦＥＴの自己発熱が大きくなる。
【０３５５】
先に述べたＧＣＡ近似によると飽和領域のドレイン電流は、数式（２）に示すように、
（Ｖｇ−Ｖｔｈ）２に比例する。そのため、ドレイン電流の二乗根をプロットすると、飽
和領域では直線となる。飽和移動度は、この直線部分の傾きを微分によって算出し、チャ
ネル長、チャネル幅、及びゲート容量で規格して移動度に換算して得られる。
【０３５６】
ＧＣＡ近似の式には、明確な温度の変数は入っておらず、飽和移動度は温度に依存しな
いように見える。しかし、ＯＳ−ＦＥＴでは、ＧＣＡ近似に含まれているパラメータの一
部が温度依存性を持つ。そのため、飽和移動度曲線はＦＥＴの自己発熱の影響により、形
状が変化する。
【０３５７】
温度に依存して変化するパラメータの一つ目としてＩＧＺＯの電子移動度の温度依存性
が挙げられる。ＩＧＺＯの電子移動度は温度が上昇するほど向上する。つまり、ＦＥＴに
流れる電流量が増大しＦＥＴの温度が上昇すれば、ＩＧＺＯの電子移動度は大きくなる。
したがって、ＶｇまたはＶｄが高い条件では、自己発熱でＦＥＴが高温になることで電子
移動度が増大し、ドレイン電流が増大する。その結果、飽和領域における√Ｉｄ−Ｖｇ特
性の傾きが増大し、飽和移動度が増大するという振る舞いを見せる。ＦＥＴの自己発熱の
影響をデバイスシミュレーションで評価した。図３２にデバイスシミュレーション結果を
示す。図３２は、ＴＧＳＡ型ＣＡＡＣ−ＯＳ−ＦＥＴのＩｄ−Ｖｇ特性と飽和移動度曲線
の計算結果である。
【０３５８】
ＦＥＴの自己発熱の影響は、ＴＧＳＡ型で特に顕著である。理由としては、ＢＧＴＣ型
のＦＥＴに比べてＴＧＳＡ型のＦＥＴは、放熱しにくい構造となっているからである。
【０３５９】
ＢＧＴＣ型のＦＥＴは、発熱箇所となるチャネル領域の近くにソース電極及びドレイン
電極があり放熱性能に優れている。一方でＴＧＳＡ型のＦＥＴは、放熱経路となる電極が
チャネル領域から離れているため放熱性能が悪い。その結果、ＴＧＳＡ型のＦＥＴでは自
己発熱によってＦＥＴの温度が高温になり易く、移動度曲線に自己発熱の影響が現れやす
い。
【０３６０】
温度に依存して変化するパラメータの二つ目として、キャリア電子の数が挙げられる。
Ｃｏｘ（Ｖｇ−Ｖｔｈ）は、ゲート容量に蓄積された単位面積当たりの電子の数を表して
いるが、電子トラップがある場合、この蓄積された電子の一部はトラップされるため、キ
ャリア電子はその分減少する。前述した通り、ＯＳにはｓＤＯＳという電子トラップがあ
るため、ゲート容量に蓄積された電子のうちの一部はキャリアとして働かない。
【０３６１】
ｓＤＯＳの準位は伝導帯下端よりも低いため、ボルツマン分布を考慮すると、温度が高
いほどトラップされた電子に対するキャリア電子の割合は大きくなる。前述した通り、Ｖ
ｇが大きいほどＦＥＴの温度は上昇するため、Ｖｇが大きくなるほどキャリア電子の割合
は増大する。したがって、飽和移動度も、Ｖｇが大きいほど増加するという振る舞いを見
せる。
【０３６２】
デバイスシミュレーションを用いて、ｓＤＯＳを考慮し、且つＣＡＡＣ−ＯＳの電子移
動度が温度に依存しないと仮定とした上で、ＦＥＴの飽和移動度の温度依存性について、
計算を行った。計算結果を図３３に示す。図３３に示す通り、温度依存性が無い場合より
も温度依存性が有る場合の方が、Ｖｇが高くなると移動度の増加が明確に見られている。
【０３６３】
［８．実効チャネル長の縮小の影響］
ＣＡＡＣ−ＯＳ  ＦＥＴのチャネル長は、ＢＧＴＣ型のＦＥＴではソース電極とドレイ
ン電極間の距離であり、ＴＧＳＡ型のＦＥＴではゲート電極の長さである。しかし、実際
のＦＥＴ特性では、ソース領域及びドレイン領域のｎ＋領域の間の距離が実効的なチャネ
ル長となる。プロセス条件によっては、ゲート電極端でｎ＋領域とチャネル領域が区切ら
れず、ｎ＋領域がゲート電極端よりもチャネル方向に進行していることがある。この場合
、実効チャネル長が短くなるため、電界効果移動度が見かけ向上する効果をもたらす。図
３４に電界効果移動度と、Ｖｇとの関係を示す。図３４において、縦軸が電界効果移動度
を、横軸がＶｇを、それぞれ表している。
【０３６４】
これまでの説明を仮定した場合、３種類のＴＧＳＡ型ＯＳ−ＦＥＴの飽和移動度曲線の
形状が得られる。図３５（Ａ）（Ｂ）（Ｃ）にＴＧＳＡ型ＯＳ−ＦＥＴの飽和移動度の計
算結果を示す。ここで、図３５（Ａ）は試料Ｓ１Ａに対応し、図３５（Ｂ）は試料Ｓ１Ｂ
に対応し、図３５（Ｃ）は試料Ｓ１Ｃに対応する。
【０３６５】
図３５（Ａ）（Ｂ）（Ｃ）に示すように、特にｓＤＯＳのパラメータを適切な値にする
ことで、様々な形状の飽和移動度曲線になることが分かる。試料Ｓ１Ａに対応する半導体
装置では、図３５（Ａ）に示すような飽和移動度曲線の形状になることから、ｓＤＯＳの
値が低いことが示唆される。同様に、試料Ｓ１Ｂに対応する半導体装置では、図３５（Ｂ
）に示すような飽和移動度曲線の形状になることから、ｓＤＯＳの値が低いことが示唆さ
れる。また、試料Ｓ１Ｃに対応する半導体装置では、図３５（Ｃ）に示すような飽和移動
度曲線の形状になる。
【０３６６】
ここで、図１に示すトランジスタのＩｄ−Ｖｇ特性を用いて、試料Ｓ１Ａの酸化物半導
体膜のｓＤＯＳの値を測定した。測定した結果、試料Ｓ１Ａの酸化物半導体膜のｓＤＯＳ
は、６．４×１０−１２ｃｍ−２であった。このように、本発明の一態様の酸化物半導体
膜は、ｓＤＯＳの値が小さい、別言すると浅い欠陥準位密度が、１．０×１０−１２ｃｍ
−２未満である領域を有する。
【０３６７】
また、図２に示すトランジスタのＩｄ−Ｖｇ特性を用いて、試料Ｓ１Ｂの酸化物半導体
膜のｓＤＯＳの値を測定した。測定した結果、試料Ｓ１Ｂの酸化物半導体膜のｓＤＯＳは
、１．７×１０−１２ｃｍ−２であった。このように、本発明の一態様の酸化物半導体膜
は、ｓＤＯＳの値が小さい、別言すると浅い欠陥準位密度が、１．０×１０−１２ｃｍ−
２以上２．０×１０−１２ｃｍ−２未満である領域を有する。
【０３６８】
また、図３に示すトランジスタのＩｄ−Ｖｇ特性を用いて、試料Ｓ１Ｃの酸化物半導体
膜のｓＤＯＳの値を測定した。測定した結果、試料Ｓ１Ｃの酸化物半導体膜のｓＤＯＳは
、２．４×１０−１２ｃｍ−２であった。このように、本発明の一態様の酸化物半導体膜
は、ｓＤＯＳの値が小さい、別言すると浅い欠陥準位密度が、２．０×１０−１２ｃｍ−
２以上３．０×１０−１２ｃｍ−２未満である領域を有する。
【０３６９】
＜１−１３．トランジスタの構成要素＞
次に、図１７（Ａ）（Ｂ）（Ｃ）に示すトランジスタの構成要素の詳細について説明す
る。
【０３７０】
［基板］
基板１０２としては、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を用い
ることができる。
【０３７１】
具体的には、無アルカリガラス、ソーダ石灰ガラス、アルカリガラス、クリスタルガラ
ス、石英またはサファイア等を用いることができる。また、無機絶縁膜を用いてもよい。
当該無機絶縁膜としては、例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜等が挙げられる。
【０３７２】
また、上記無アルカリガラスとしては、例えば、０．２ｍｍ以上０．７ｍｍ以下の厚さ
とすればよい。または、無アルカリガラスを研磨することで、上記の厚さとしてもよい。
【０３７３】
また、無アルカリガラスとして、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代
（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代
（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の面積
が大きなガラス基板を用いることができる。これにより、大型の表示装置を作製すること
ができる。
【０３７４】
また、基板１０２として、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶
半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いてもよい
。
【０３７５】
また、基板１０２として、金属等の無機材料を用いてもよい。金属等の無機材料として
は、ステンレススチールまたはアルミニウム等が挙げられる。
【０３７６】
また、基板１０２として、樹脂、樹脂フィルムまたはプラスチック等の有機材料を用い
てもよい。当該樹脂フィルムとしては、ポリエステル、ポリオレフィン、ポリアミド（ナ
イロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、
エポキシ樹脂、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、またはシロキサン結合を有する樹脂等が挙
げられる。
【０３７７】
また、基板１０２として、無機材料と有機材料とを組み合わせた複合材料を用いてもよ
い。当該複合材料としては、金属板または薄板状のガラス板と、樹脂フィルムとを貼り合
わせた材料、繊維状の金属、粒子状の金属、繊維状のガラス、または粒子状のガラスを樹
脂フィルムに分散した材料、もしくは繊維状の樹脂、粒子状の樹脂を無機材料に分散した
材料等が挙げられる。
【０３７８】
なお、基板１０２としては、少なくとも上または下に形成される膜または層を支持でき
るものであればよく、絶縁膜、半導体膜、導電膜のいずれか一つまたは複数であってもよ
い。
【０３７９】
［第１の絶縁膜］
絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４
としては、例えば、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成すること
ができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４に
おいて少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好
ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いること
で、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させる
ことが可能である。
【０３８０】
絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、また
は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで
、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半
導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１
０８ｉに含まれる酸素欠損を低減することが可能である。
【０３８１】
絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物
などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜
１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このよう
に、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化
シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することがで
きる。
【０３８２】
［酸化物半導体膜］
酸化物半導体膜１０８としては、先に説明した複合酸化物半導体、またはＣ／ＩＧＺＯ
を用いると好適である。
【０３８３】
［第２の絶縁膜］
絶縁膜１１０は、酸化物半導体膜１０８、特にチャネル領域１０８ｉに酸素を供給する
機能を有する。例えば、絶縁膜１１０としては、酸化物絶縁膜または窒化物絶縁膜を単層
または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上
させるため、絶縁膜１１０において、酸化物半導体膜１０８と接する領域は、少なくとも
酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコ
ン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンなどを用いればよい。
【０３８４】
また、絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎ
ｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
【０３８５】
また、絶縁膜１１０は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法
（ＥＳＲ：Ｅｌｅｃｔｒｏｎ  Ｓｐｉｎ  Ｒｅｓｏｎａｎｃｅ）で観察されるシグナルが
少ない方が好ましい。例えば、上述のシグナルとしては、ｇ値が２．００１に観察される
Ｅ’センターが挙げられる。なお、Ｅ’センターは、シリコンのダングリングボンドに起
因する。絶縁膜１１０としては、Ｅ’センター起因のスピン密度が、３×１０１７ｓｐｉ
ｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン
膜、または酸化窒化シリコン膜を用いればよい。
【０３８６】
また、絶縁膜１１０には、上述のシグナル以外に二酸化窒素（ＮＯ２）に起因するシグ
ナルが観察される場合がある。当該シグナルは、Ｎの核スピンにより３つのシグナルに分
裂しており、それぞれのｇ値が２．０３７以上２．０３９以下（第１のシグナルとする）
、ｇ値が２．００１以上２．００３以下（第２のシグナルとする）、及びｇ値が１．９６
４以上１．９６６以下（第３のシグナルとする）に観察される。
【０３８７】
例えば、絶縁膜１１０として、二酸化窒素（ＮＯ２）起因のスピン密度が、１×１０１
７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／ｃｍ３未満である絶縁膜を用いると
好適である。
【０３８８】
なお、二酸化窒素（ＮＯ２）を含む窒素酸化物（ＮＯｘ）は、絶縁膜１１０中に準位を
形成する。当該準位は、酸化物半導体膜１０８のエネルギーギャップ内に位置する。その
ため、窒素酸化物（ＮＯｘ）が、絶縁膜１１０及び酸化物半導体膜１０８の界面に拡散す
ると、当該準位が絶縁膜１１０側において電子をトラップする場合がある。この結果、ト
ラップされた電子が、絶縁膜１１０及び酸化物半導体膜１０８界面近傍に留まるため、ト
ランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁膜１１
０としては、窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧の
シフトを低減することができる。
【０３８９】
窒素酸化物（ＮＯｘ）の放出量が少ない絶縁膜としては、例えば、酸化窒化シリコン膜
を用いることができる。当該酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤＳ：Ｔｈ
ｅｒｍａｌ  Ｄｅｓｏｒｐｔｉｏｎ  Ｓｐｅｃｔｒｏｓｃｏｐｙ）において、窒素酸化物
（ＮＯｘ）の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放
出量が１×１０１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、上記のア
ンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、または
５０℃以上５５０℃以下の範囲での総量である。
【０３９０】
窒素酸化物（ＮＯｘ）は、加熱処理においてアンモニア及び酸素と反応するため、アン
モニアの放出量が多い絶縁膜を用いることで窒素酸化物（ＮＯｘ）が低減される。
【０３９１】
なお、絶縁膜１１０をＳＩＭＳで分析した場合、膜中の窒素濃度が６×１０２０ａｔｏ
ｍｓ／ｃｍ３以下であると好ましい。
【０３９２】
また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いてもよい。
当該ｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
【０３９３】
［第３の絶縁膜］
絶縁膜１１６は、窒素または水素を有する。また、絶縁膜１１６は、フッ素を有してい
てもよい。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、酸化窒化シリコン、窒化フッ化シリコン、
フッ化窒化シリコン等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度
は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸
化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。したが
って、絶縁膜１１６と接するソース領域１０８ｓ、及びドレイン領域１０８ｄ中の不純物
（窒素または水素）濃度が高くなり、ソース領域１０８ｓ、及びドレイン領域１０８ｄの
キャリア密度を高めることができる。
【０３９４】
［第４の絶縁膜］
絶縁膜１１８としては、酸化物絶縁膜を用いることができる。また、絶縁膜１１８とし
ては、酸化物絶縁膜と、窒化物絶縁膜との積層膜を用いることができる。絶縁膜１１８と
して、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、
酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよい。
【０３９５】
また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であ
ることが好ましい。
【０３９６】
絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎ
ｍ以下とすることができる。
【０３９７】
［第５の絶縁膜］
絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成さ
れる。該無機材料としては、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜
、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜等が挙げられる。該有機材
料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げ
られる。
【０３９８】
［導電膜］
導電膜１０６、１１２、１２０ａ、１２０ｂとしては、スパッタリング法、真空蒸着法
、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また
、導電膜１０６、１１２、１２０ａ、１２０ｂとしては、導電性を有する金属膜、可視光
を反射する機能を有する導電膜、または可視光を透過する機能を有する導電膜を用いれば
よい。
【０３９９】
導電性を有する金属膜として、アルミニウム、金、白金、銀、銅、クロム、タンタル、
チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガ
ンから選ばれた金属元素を含む材料を用いることができる。または、上述した金属元素を
含む合金を用いてもよい。
【０４００】
上述の導電性を有する金属膜として、具体的には、チタン膜上に銅膜を積層する二層構
造、窒化チタン膜上に銅膜を積層する二層構造、窒化タンタル膜上に銅膜を積層する二層
構造、チタン膜上に銅膜を積層し、さらにその上にチタン膜を形成する三層構造等を用い
ればよい。特に、銅元素を含む導電膜を用いることで、抵抗を低くすることが出来るため
好適である。また、銅元素を含む導電膜としては、銅とマンガンとを含む合金膜が挙げら
れる。当該合金膜は、ウエットエッチング法を用いて加工できるため好適である。
【０４０１】
なお、導電膜１０６、１１２、１２０ａ、１２０ｂとしては、窒化タンタル膜を用いる
と好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅または水素に対して、高
いバリア性を有する。また、窒化タンタル膜は、さらに自身からの水素の放出が少ないた
め、酸化物半導体膜１０８と接する金属膜、または酸化物半導体膜１０８の近傍の金属膜
として、最も好適に用いることができる。
【０４０２】
また、上述の導電性を有する導電膜として、導電性高分子または導電性ポリマーを用い
てもよい。
【０４０３】
また、上述の可視光を反射する機能を有する導電膜としては、金、銀、銅、またはパラ
ジウムから選ばれた金属元素を含む材料を用いることができる。特に、銀元素を含む導電
膜を用いることで、可視光における反射率を高めることができるため好適である。
【０４０４】
また、上述の可視光を透過する機能を有する導電膜としては、インジウム、錫、亜鉛、
ガリウム、またはシリコンから選ばれた元素を含む材料を用いることができる。具体的に
は、Ｉｎ酸化物、Ｚｎ酸化物、Ｉｎ−Ｓｎ酸化物（ＩＴＯともいう）、Ｉｎ−Ｓｎ−Ｓｉ
酸化物（ＩＴＳＯともいう）、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられ
る。
【０４０５】
また、上述の可視光を透過する機能を有する導電膜としては、グラフェンまたはグラフ
ァイトを含む膜を用いてもよい。グラフェンを含む膜としては、酸化グラフェンを含む膜
を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成す
ることができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等が挙げ
られる。
【０４０６】
また、導電膜１１２、１２０ａ、１２０ｂを、無電解めっき法により形成することがで
きる。当該無電解めっき法により形成できる材料としては、例えば、Ｃｕ、Ｎｉ、Ａｌ、
Ａｕ、Ｓｎ、Ｃｏ、Ａｇ、及びＰｄの中から選ばれるいずれか一つまたは複数を用いるこ
とが可能である。特に、ＣｕまたはＡｇを用いると、導電膜の抵抗を低くすることができ
るため、好適である。
【０４０７】
また、無電解めっき法により導電膜を形成した場合、当該導電膜の構成元素が外部に拡
散しないように、当該導電膜の下に、拡散防止膜を形成してもよい。また、当該拡散防止
膜と、当該導電膜との間に、導電膜を成長させることが出来るシード層を形成してもよい
。上記拡散防止膜としては、例えば、スパッタリング法を用いて形成することができる。
また、当該拡散防止膜としては、例えば、窒化タンタル膜または窒化チタン膜を用いるこ
とができる。また、上記シード層としては、無電解めっき法により形成することができる
。また、当該シード層としては、無電解めっき法により形成することができる導電膜の材
料と同様の材料を用いることができる。
【０４０８】
なお、導電膜１１２として、Ｉｎ−Ｇａ−Ｚｎ酸化物に代表される酸化物半導体を用い
てよい。当該酸化物半導体は、絶縁膜１１６から窒素または水素が供給されることで、キ
ャリア密度が高くなる。別言すると、酸化物半導体は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ
Ｃｏｎｄｕｃｔｏｒ）として機能する。したがって、酸化物半導体は、ゲート電極とし
て用いることができる。
【０４０９】
例えば、導電膜１１２としては、酸化物導電体（ＯＣ）の単層構造、金属膜の単層構造
、または酸化物導電体（ＯＣ）と、金属膜との積層構造等が挙げられる。
【０４１０】
なお、導電膜１１２として、遮光性を有する金属膜の単層構造、または酸化物導電体（
ＯＣ）と遮光性を有する金属膜との積層構造を用いる場合、導電膜１１２の下方に形成さ
れるチャネル領域１０８ｉを遮光することができるため、好適である。また、導電膜１１
２として、酸化物半導体または酸化物導電体（ＯＣ）と、遮光性を有する金属膜との積層
構造を用いる場合、酸化物半導体または酸化物導電体（ＯＣ）上に、金属膜（例えば、チ
タン膜、タングステン膜など）を形成することで、金属膜中の構成元素が酸化物半導体ま
たは酸化物導電体（ＯＣ）側に拡散し低抵抗化する、金属膜の成膜時のダメージ（例えば
、スパッタリングダメージなど）により低抵抗化する、あるいは金属膜中に酸化物半導体
または酸化物導電体（ＯＣ）中の酸素が拡散することで、酸素欠損が形成され低抵抗化す
る。
【０４１１】
導電膜１０６、１１２、１２０ａ、１２０ｂの厚さとしては、３０ｎｍ以上５００ｎｍ
以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
【０４１２】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
【０４１３】
（実施の形態２）
本実施の形態においては、実施の形態１に示すトランジスタと異なる態様のトランジス
タについて、図３６乃至図５１を用いて説明する。
【０４１４】
＜２−１．トランジスタの構成例２＞
図３６（Ａ）（Ｂ）は、トランジスタ１００Ｂの断面図であり、図３７（Ａ）（Ｂ）は
、トランジスタ１００Ｃの断面図であり、図３８（Ａ）（Ｂ）は、トランジスタ１００Ｄ
の断面図である。なお、トランジスタ１００Ｂ、トランジスタ１００Ｃ、及びトランジス
タ１００Ｄの上面図としては、図１７（Ａ）に示すトランジスタ１００Ａと同様であるた
め、ここでの説明は省略する。
【０４１５】
図３６（Ａ）（Ｂ）に示すトランジスタ１００Ｂは、導電膜１１２の積層構造、導電膜
１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
【０４１６】
トランジスタ１００Ｂの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電
膜１１２＿１上の導電膜１１２＿２と、を有する。例えば、導電膜１１２＿１として、酸
化物導電膜を用いることにより、絶縁膜１１０に過剰酸素を添加することができる。上記
酸化物導電膜としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて形成するこ
とができる。また、上記酸化物導電膜としては、例えば、インジウムと錫とを有する酸化
物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛とを
有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを有す
る酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有する酸
化物、インジウムとガリウムと亜鉛とを有する酸化物等が挙げられる。
【０４１７】
また、図３６（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電
膜１０６とが接続される。開口部１４３を形成する際に、導電膜１１２＿１となる導電膜
を形成した後、開口部１４３を形成することで、図３６（Ｂ）に示す形状とすることがで
きる。導電膜１１２＿１に酸化物導電膜を適用した場合、導電膜１１２＿２と、導電膜１
０６とが接続される構成とすることで、導電膜１１２と導電膜１０６との接触抵抗を低く
することができる。
【０４１８】
また、トランジスタ１００Ｂの導電膜１１２及び絶縁膜１１０は、テーパー形状である
。より具体的には、導電膜１１２の下端部は、導電膜１１２の上端部よりも外側に形成さ
れる。また、絶縁膜１１０の下端部は、絶縁膜１１０の上端部よりも外側に形成される。
また、導電膜１１２の下端部は、絶縁膜１１０の上端部と概略同じ位置に形成される。
【０４１９】
トランジスタ１００Ｂの導電膜１１２及び絶縁膜１１０をテーパー形状とすることで、
トランジスタ１００Ａの導電膜１１２及び絶縁膜１１０が矩形の場合と比較し、絶縁膜１
１６の被覆性を高めることができるため好適である。
【０４２０】
なお、トランジスタ１００Ｂのその他の構成は、先に示すトランジスタ１００Ａと同様
であり、同様の効果を奏する。
【０４２１】
図３７（Ａ）（Ｂ）に示すトランジスタ１００Ｃは、導電膜１１２の積層構造、導電膜
１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
【０４２２】
トランジスタ１００Ｃの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電
膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、
導電膜１１２＿２の上端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電
膜１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２をウエット
エッチング法で、導電膜１１２＿１及び絶縁膜１１０をドライエッチング法で、それぞれ
加工することで、上記の構造とすることができる。
【０４２３】
また、トランジスタ１００Ｃの構造とすることで、酸化物半導体膜１０８中に、領域１
０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１
０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
【０４２４】
領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵
抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電
膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、
所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合
においては、トランジスタ１００Ｃのオン電流の低下を抑制するために、チャネル長（Ｌ
）方向において、領域１０８ｆを１μｍ以下とすればよい。
【０４２５】
また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０
８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域
の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領
域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン
領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい
値電圧の変動を低減することができる。
【０４２６】
なお、領域１０８ｆをＬＤＤ領域とする場合には、例えば、絶縁膜１１６から領域１０
８ｆに窒素、水素、フッ素の１以上を供給する、あるいは、絶縁膜１１０及び導電膜１１
２＿１をマスクとして、導電膜１１２＿１の上方から不純物元素を添加することで、当該
不純物が導電膜１１２＿１及び絶縁膜１１０を通過して酸化物半導体膜１０８に添加され
ることで形成することができる。
【０４２７】
また、図３７（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電
膜１０６とが接続される。
【０４２８】
なお、トランジスタ１００Ｃのその他の構成は、先に示すトランジスタ１００Ａと同様
であり、同様の効果を奏する。
【０４２９】
図３８（Ａ）（Ｂ）に示すトランジスタ１００Ｄは、導電膜１１２の積層構造、導電膜
１１２の形状、及び絶縁膜１１０の形状がトランジスタ１００Ａと異なる。
【０４３０】
トランジスタ１００Ｄの導電膜１１２は、絶縁膜１１０上の導電膜１１２＿１と、導電
膜１１２＿１上の導電膜１１２＿２と、を有する。また、導電膜１１２＿１の下端部は、
導電膜１１２＿２の下端部よりも外側に形成される。また、絶縁膜１１０の下端部は、導
電膜１１２＿１の下端部よりも外側に形成される。例えば、導電膜１１２＿１と、導電膜
１１２＿２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２＿２及び導電膜１
１２＿１をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加
工することで、上記の構造とすることができる。
【０４３１】
また、トランジスタ１００Ｃと同様に、トランジスタ１００Ｄには、酸化物半導体膜１
０８中に領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉ
とソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間
に形成される。
【０４３２】
また、図３８（Ｂ）に示すように、開口部１４３において、導電膜１１２＿２と、導電
膜１０６とが接続される。
【０４３３】
なお、トランジスタ１００Ｄのその他の構成は、先に示すトランジスタ１００Ａと同様
であり、同様の効果を奏する。
【０４３４】
＜２−２．トランジスタの構成例３＞
【０４３５】
図３９（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図であり、図４０（Ａ）（Ｂ）は
、トランジスタ１００Ｆの断面図であり、図４１（Ａ）（Ｂ）は、トランジスタ１００Ｇ
の断面図であり、図４２（Ａ）（Ｂ）は、トランジスタ１００Ｈの断面図であり、図４３
（Ａ）（Ｂ）は、トランジスタ１００Ｊの断面図である。なお、トランジスタ１００Ｅ、
トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ１００Ｈ、及びトランジス
タ１００Ｊの上面図としては、図１７（Ａ）に示すトランジスタ１００Ａと同様であるた
め、ここでの説明は省略する。
【０４３６】
トランジスタ１００Ｅ、トランジスタ１００Ｆ、トランジスタ１００Ｇ、トランジスタ
１００Ｈ、及びトランジスタ１００Ｊは、先に示すトランジスタ１００Ａと酸化物半導体
膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと
同様の構成であり、同様の効果を奏する。
【０４３７】
図３９（Ａ）（Ｂ）に示すトランジスタ１００Ｅが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有す
る。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、
それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜
１０８＿３の３層の積層構造である。
【０４３８】
図４０（Ａ）（Ｂ）に示すトランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導
体膜１０８＿３と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１
０８＿３の２層の積層構造である。
【０４３９】
図４１（Ａ）（Ｂ）に示すトランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、を有する。また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜１
０８＿２の２層の積層構造である。
【０４４０】
図４２（Ａ）（Ｂ）に示すトランジスタ１００Ｈが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導
体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有す
る。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿１、酸化物半導体膜１０８
＿２、及び酸化物半導体膜１０８＿３の３層の積層構造であり、ソース領域１０８ｓ、及
びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、及び酸化物半導体膜
１０８＿２の２層の積層構造である。なお、トランジスタ１００Ｈのチャネル幅（Ｗ）方
向の断面において、酸化物半導体膜１０８＿３が、酸化物半導体膜１０８＿１及び酸化物
半導体膜１０８＿２の側面を覆う。
【０４４１】
図４３（Ａ）（Ｂ）に示すトランジスタ１００Ｊが有する酸化物半導体膜１０８は、絶
縁膜１０４上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導
体膜１０８＿３と、を有する。また、チャネル領域１０８ｉは、酸化物半導体膜１０８＿
２、及び酸化物半導体膜１０８＿３の２層の積層構造であり、ソース領域１０８ｓ、及び
ドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２の単層構造である。なお
、トランジスタ１００Ｊのチャネル幅（Ｗ）方向の断面において、酸化物半導体膜１０８
＿３が、酸化物半導体膜１０８＿２の側面を覆う。
【０４４２】
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍においては、加工
におけるダメージにより欠陥（例えば、酸素欠損）が形成されやすい、あるいは不純物の
付着により汚染されやすい。そのため、チャネル領域１０８ｉが実質的に真性であっても
、電界などのストレスが印加されることによって、チャネル領域１０８ｉのチャネル幅（
Ｗ）方向の側面またはその近傍が活性化され、低抵抗（ｎ型）領域となりやすい。また、
チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面またはその近傍がｎ型領域の場合、
当該ｎ型領域がキャリアのパスとなるため、寄生チャネルが形成される場合がある。
【０４４３】
そこで、トランジスタ１００Ｈ、及びトランジスタ１００Ｊにおいては、チャネル領域
１０８ｉを積層構造とし、チャネル領域１０８ｉのチャネル幅（Ｗ）方向の側面を、積層
構造の一方の層で覆う構成とする。当該構成とすることで、チャネル領域１０８ｉの側面
またはその近傍の欠陥を抑制する、あるいはチャネル領域１０８ｉの側面またはその近傍
への不純物の付着を低減することが可能となる。
【０４４４】
［バンド構造］
ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶
縁膜１１０のバンド構造、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び
絶縁膜１１０のバンド構造、並びに絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿
２、及び絶縁膜１１０のバンド構造について、図４４（Ａ）（Ｂ）（Ｃ）を用いて説明す
る。なお、図４４（Ａ）（Ｂ）（Ｃ）は、チャネル領域１０８ｉにおけるバンド構造であ
る。
【０４４５】
図４４（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３
、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図４
４（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０
を有する積層構造の膜厚方向のバンド構造の一例である。また、図４４（Ｃ）は、絶縁膜
１０４、酸化物半導体膜１０８＿１、１０８＿２、及び絶縁膜１１０を有する積層構造の
膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜
１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導
帯下端のエネルギー準位（Ｅｃ）を示す。
【０４４６】
また、図４４（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２とし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子
数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物
半導体膜を用いる構成のバンド図である。
【０４４７】
また、図４４（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属
酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３
として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０４４８】
また、図４４（Ｃ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半
導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化
物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２とし
て金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用
いて形成される酸化物半導体膜を用いる構成のバンド図である。
【０４４９】
図４４（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３にお
いて、伝導帯下端のエネルギー準位はなだらかに変化する。また、図４４（Ｂ）に示すよ
うに、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位は
なだらかに変化する。また、図４４（Ｃ）に示すように、酸化物半導体膜１０８＿１、１
０８＿２において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連
続的に変化または連続接合するともいうことができる。このようなバンド構造を有するた
めには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物
半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結
合中心のような欠陥準位を形成するような不純物が存在しないとする。
【０４５０】
酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、
ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用い
て各膜を大気に触れさせることなく連続して積層することが必要となる。
【０４５１】
図４４（Ａ）（Ｂ）（Ｃ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル
（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半
導体膜１０８＿２に形成されることがわかる。
【０４５２】
なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、欠陥準位を酸化物
半導体膜１０８＿２より遠ざけることができる。
【０４５３】
また、欠陥準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端
のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、欠陥準位に電子が蓄積
しやすくなってしまう。欠陥準位に電子が蓄積されることで、マイナスの固定電荷となり
、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、欠陥準位
が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近く
なるような構成にすると好ましい。このようにすることで、欠陥準位に電子が蓄積しにく
くなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度
を高めることができる。
【０４５４】
また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝
導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の
伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端の
エネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、
または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和
力よりも、酸化物半導体膜１０８＿２の電子親和力が大きく、酸化物半導体膜１０８＿１
、酸化物半導体膜１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力と
の差は、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下
である。
【０４５５】
このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。す
なわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体
膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体
膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構
成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このよう
な構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、
または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散
乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トラ
ンジスタの電界効果移動度が高くなる。
【０４５６】
また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能する
ことを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半
導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁
膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空
準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、
伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と
差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大き
さに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８
＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯
下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物
半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０
８＿３の伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５ｅＶ
以上とすることが好ましい。
【０４５７】
また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含ま
れないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結
晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０
ａ、１２０ｂの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお
、酸化物半導体膜１０８＿１、１０８＿３が後述するＣＡＡＣ−ＯＳである場合、導電膜
１２０ａ、１２０ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
【０４５８】
また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属
元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成さ
れる酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸
化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比
］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［
原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：
５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ
＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物半導体膜
を用いてもよい。あるいは、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の
原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導
体膜を用いてもよい。この場合、酸化物半導体膜１０８＿２として金属元素の原子数比を
Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物半導体
膜を用い、酸化物半導体膜１０８＿１、１０８＿３として金属元素の原子数比をＧａ：Ｚ
ｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いると、酸
化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、
１０８＿３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるた
め好適である。
【０４５９】
なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１
［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８
＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場
合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１
：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１
、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）
となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：
Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１
０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β
６≦８）となる場合がある。
【０４６０】
＜２−３．トランジスタの構成例４＞
図４５（Ａ）は、トランジスタ３００Ａの上面図であり、図４５（Ｂ）は、図４５（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４５（Ｃ）は、図４
５（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図４５
（Ａ）において、煩雑になることを避けるため、トランジスタ３００Ａの構成要素の一部
（ゲート絶縁膜として機能する絶縁膜等）を省略して図示している。また、一点鎖線Ｘ１
−Ｘ２方向をチャネル長方向、一点鎖線Ｙ１−Ｙ２方向をチャネル幅方向と呼称する場合
がある。なお、トランジスタの上面図においては、以降の図面においても図４５（Ａ）と
同様に、構成要素の一部を省略して図示する場合がある。
【０４６１】
図４５に示すトランジスタ３００Ａは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、を有する。また、トランジスタ３００Ａ上、より詳しく
は、導電膜３１２ａ、３１２ｂ及び酸化物半導体膜３０８上には絶縁膜３１４、３１６、
及び絶縁膜３１８が設けられる。
【０４６２】
なお、トランジスタ３００Ａにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ａのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トランジスタ
３００Ａの保護絶縁膜としての機能を有する。また、トランジスタ３００Ａにおいて、導
電膜３０４は、ゲート電極としての機能を有し、導電膜３１２ａは、ソース電極としての
機能を有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。
【０４６３】
なお、本明細書等において、絶縁膜３０６、３０７を第１の絶縁膜と、絶縁膜３１４、
３１６を第２の絶縁膜と、絶縁膜３１８を第３の絶縁膜と、それぞれ呼称する場合がある
。
【０４６４】
図４５に示すトランジスタ３００Ａは、チャネルエッチ型のトランジスタ構造である。
本発明の一態様の酸化物半導体膜は、チャネルエッチ型のトランジスタに好適に用いるこ
とができる。
【０４６５】
＜２−４．トランジスタの構成例５＞
図４６（Ａ）は、トランジスタ３００Ｂの上面図であり、図４６（Ｂ）は、図４６（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４６（Ｃ）は、図４
６（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０４６６】
図４６に示すトランジスタ３００Ｂは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１４と、絶縁膜３１４上
の絶縁膜３１６と、絶縁膜３１４及び絶縁膜３１６に設けられる開口部３４１ａを介して
酸化物半導体膜３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜
３１６に設けられる開口部３４１ｂを介して酸化物半導体膜３０８に電気的に接続される
導電膜３１２ｂとを有する。また、トランジスタ３００Ｂ上、より詳しくは、導電膜３１
２ａ、３１２ｂ、及び絶縁膜３１６上には絶縁膜３１８が設けられる。
【０４６７】
なお、トランジスタ３００Ｂにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｂのゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、酸化物半導体膜３０８
の保護絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００Ｂの保護絶縁膜
としての機能を有する。また、トランジスタ３００Ｂにおいて、導電膜３０４は、ゲート
電極としての機能を有し、導電膜３１２ａは、ソース電極としての機能を有し、導電膜３
１２ｂは、ドレイン電極としての機能を有する。
【０４６８】
図４５に示すトランジスタ３００Ａにおいては、チャネルエッチ型の構造であったのに
対し、図４６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ｂは、チャネル保護型の構造
である。本発明の一態様の酸化物半導体膜は、チャネル保護型のトランジスタにも好適に
用いることができる。
【０４６９】
＜２−５．トランジスタの構成例６＞
図４７（Ａ）は、トランジスタ３００Ｃの上面図であり、図４７（Ｂ）は、図４７（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４７（Ｃ）は、図４
７（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０４７０】
図４７に示すトランジスタ３００Ｃは、図４６（Ａ）（Ｂ）（Ｃ）に示すトランジスタ
３００Ｂと絶縁膜３１４、３１６の形状が相違する。具体的には、トランジスタ３００Ｃ
の絶縁膜３１４、３１６は、酸化物半導体膜３０８のチャネル領域上に島状に設けられる
。その他の構成は、トランジスタ３００Ｂと同様である。
【０４７１】
＜２−６．トランジスタの構成例７＞
図４８（Ａ）は、トランジスタ３００Ｄの上面図であり、図４８（Ｂ）は、図４８（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図４８（Ｃ）は、図４
８（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０４７２】
図４８に示すトランジスタ３００Ｄは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、及び導電膜３１２ａ、３１２ｂ
上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の絶縁膜３１８
と、絶縁膜３１８上の導電膜３２０ａ、３２０ｂと、を有する。
【０４７３】
なお、トランジスタ３００Ｄにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｄの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６、３１８は、トラン
ジスタ３００Ｄの第２のゲート絶縁膜としての機能を有する。また、トランジスタ３００
Ｄにおいて、導電膜３０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは
、第２のゲート電極としての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極
としての機能を有する。また、導電膜３１２ａは、ソース電極としての機能を有し、導電
膜３１２ｂは、ドレイン電極としての機能を有する。
【０４７４】
また、図４８（Ｃ）に示すように導電膜３２０ａは、絶縁膜３０６、３０７、３１４、
３１６、３１８に設けられる開口部３４２ｂ、３４２ｃにおいて、導電膜３０４に接続さ
れる。よって、導電膜３２０ａと導電膜３０４とは、同じ電位が与えられる。
【０４７５】
なお、トランジスタ３００Ｄにおいては、開口部３４２ｂ、３４２ｃを設け、導電膜３
２０ａと導電膜３０４を接続する構成について例示したが、これに限定されない。例えば
、開口部３４２ｂまたは開口部３４２ｃのいずれか一方の開口部のみを形成し、導電膜３
２０ａと導電膜３０４を接続する構成、または開口部３４２ｂ及び開口部３４２ｃを設け
ずに、導電膜３２０ａと導電膜３０４を接続しない構成としてもよい。なお、導電膜３２
０ａと導電膜３０４とを接続しない構成の場合、導電膜３２０ａと導電膜３０４には、そ
れぞれ異なる電位を与えることができる。
【０４７６】
また、導電膜３２０ｂは、絶縁膜３１４、３１６、３１８に設けられる開口部３４２ａ
を介して、導電膜３１２ｂと接続される。
【０４７７】
なお、トランジスタ３００Ｄは、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する。
【０４７８】
＜２−７．トランジスタの構成例８＞
また、図４５（Ａ）（Ｂ）（Ｃ）に示すトランジスタ３００Ａが有する酸化物半導体膜
３０８を複数の積層構造としてもよい。その場合の一例を図４９（Ａ）（Ｂ）及び図５０
（Ａ）（Ｂ）に示す。
【０４７９】
図４９（Ａ）（Ｂ）は、トランジスタ３００Ｅの断面図であり、図５０（Ａ）（Ｂ）は
、トランジスタ３００Ｆの断面図である。なお、トランジスタ３００Ｅ、３００Ｆの上面
図としては、図４５（Ａ）に示すトランジスタ３００Ａと同様である。
【０４８０】
図４９（Ａ）（Ｂ）に示すトランジスタ３００Ｅが有する酸化物半導体膜３０８は、酸
化物半導体膜３０８＿１と、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と
、を有する。また、図５０（Ａ）（Ｂ）に示すトランジスタ３００Ｆが有する酸化物半導
体膜３０８は、酸化物半導体膜３０８＿２と、酸化物半導体膜３０８＿３と、を有する。
【０４８１】
なお、導電膜３０４、絶縁膜３０６、絶縁膜３０７、酸化物半導体膜３０８、酸化物半
導体膜３０８＿１、酸化物半導体膜３０８＿２、酸化物半導体膜３０８＿３、導電膜３１
２ａ、３１２ｂ、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、及び導電膜３２０ａ、３
２０ｂとしては、それぞれ先に記載の導電膜１０６、絶縁膜１１６、酸化物半導体膜１０
８、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、酸化物半導体膜１０８＿３
、導電膜１２０ａ、１２０ｂ、絶縁膜１０４、絶縁膜１１８、絶縁膜１１６、及び導電膜
１１２と同様な材料を用いることができる。
【０４８２】
＜２−８．トランジスタの構成例９＞
図５１（Ａ）は、トランジスタ３００Ｇの上面図であり、図５１（Ｂ）は、図５１（Ａ
）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図５１（Ｃ）は、図５
１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。
【０４８３】
図５１に示すトランジスタ３００Ｇは、基板３０２上の導電膜３０４と、基板３０２及
び導電膜３０４上の絶縁膜３０６と、絶縁膜３０６上の絶縁膜３０７と、絶縁膜３０７上
の酸化物半導体膜３０８と、酸化物半導体膜３０８上の導電膜３１２ａと、酸化物半導体
膜３０８上の導電膜３１２ｂと、酸化物半導体膜３０８、導電膜３１２ａ、及び導電膜３
１２ｂ上の絶縁膜３１４と、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１６上の導電膜
３２０ａと、絶縁膜３１６上の導電膜３２０ｂと、を有する。
【０４８４】
また、絶縁膜３０６及び絶縁膜３０７は、開口部３５１を有し、絶縁膜３０６及び絶縁
膜３０７上には、開口部３５１を介して導電膜３０４と電気的に接続される導電膜３１２
ｃが形成される。また、絶縁膜３１４及び絶縁膜３１６は、導電膜３１２ｂに達する開口
部３５２ａと、導電膜３１２ｃに達する開口部３５２ｂとを有する。
【０４８５】
また、酸化物半導体膜３０８は、導電膜３０４側の酸化物半導体膜３０８＿２と、酸化
物半導体膜３０８＿２上の酸化物半導体膜３０８＿３と、を有する。
【０４８６】
また、トランジスタ３００Ｇの上には、絶縁膜３１８が設けられる。絶縁膜３１８は、
絶縁膜３１６、導電膜３２０ａ、及び導電膜３２０ｂを覆うように形成される。
【０４８７】
なお、トランジスタ３００Ｇにおいて、絶縁膜３０６、３０７は、トランジスタ３００
Ｇの第１のゲート絶縁膜としての機能を有し、絶縁膜３１４、３１６は、トランジスタ３
００Ｇの第２のゲート絶縁膜としての機能を有し、絶縁膜３１８は、トランジスタ３００
Ｇの保護絶縁膜としての機能を有する。また、トランジスタ３００Ｇにおいて、導電膜３
０４は、第１のゲート電極としての機能を有し、導電膜３２０ａは、第２のゲート電極と
しての機能を有し、導電膜３２０ｂは、表示装置に用いる画素電極としての機能を有する
。また、トランジスタ３００Ｇにおいて、導電膜３１２ａは、ソース電極としての機能を
有し、導電膜３１２ｂは、ドレイン電極としての機能を有する。また、トランジスタ３０
０Ｇにおいて、導電膜３１２ｃは接続電極としての機能を有する。
【０４８８】
なお、トランジスタ３００Ｇは、先に説明のＳ−ｃｈａｎｎｅｌ構造を有する。
【０４８９】
また、トランジスタ３００Ａ乃至トランジスタ３００Ｇの構造を、それぞれ自由に組み
合わせて用いてもよい。
【０４９０】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
【０４９１】
（実施の形態３）
本実施の形態においては、先の実施の形態で例示した半導体装置を有する表示装置の一
例について、図５２乃至図５９を用いて以下説明を行う。
【０４９２】
図５２は、表示装置の一例を示す上面図である。図５２に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図５２には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
【０４９３】
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、及びゲートドライ
バ回路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘ
ｉｂｌｅ  ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８
には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部
７０２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部
７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信
号等は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートド
ライバ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
【０４９４】
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
【０４９５】
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有している。
【０４９６】
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
【０４９７】
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏ
ｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
【０４９８】
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
【０４９９】
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
【０５００】
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
【０５０１】
本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について
、図５３乃至図５５を用いて説明する。なお、図５３及び図５４は、図５２に示す一点鎖
線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図
５５は、図５２に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を
用いた構成である。
【０５０２】
まず、図５３乃至図５５に示す共通部分について最初に説明し、次に異なる部分につい
て以下説明する。
【０５０３】
＜３−１．表示装置の共通部分に関する説明＞
図５３乃至図５５に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と
、ソースドライバ回路部７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配
線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び
容量素子７９０を有する。また、ソースドライバ回路部７０４は、トランジスタ７５２を
有する。
【０５０４】
トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００Ａと同様
の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先
の実施の形態に示す、その他のトランジスタを用いてもよい。
【０５０５】
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物
半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像
信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長
く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電
力を抑制する効果を奏する。
【０５０６】
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるた
め、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表
示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するド
ライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路とし
て、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置
の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトラン
ジスタを用いることで、高画質な画像を提供することができる。
【０５０７】
容量素子７９０は、トランジスタ７５０が有する第１のゲート電極として機能する導電
膜と同一の導電膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有
するソース電極及びドレイン電極として機能する導電膜、または第２のゲート電極として
機能する導電膜と同一の導電膜を加工する工程を経て形成される上部電極と、を有する。
また、下部電極と上部電極との間には、トランジスタ７５０が有する第１のゲート絶縁膜
として機能する絶縁膜と同一の絶縁膜を形成する工程を経て形成される絶縁膜、及びトラ
ンジスタ７５０上の保護絶縁膜として機能する絶縁膜と同一の絶縁膜を形成する工程を経
て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体
膜として機能する絶縁膜が挟持された積層型の構造である。
【０５０８】
また、図５３乃至図５５において、トランジスタ７５０、トランジスタ７５２、及び容
量素子７９０上に平坦化絶縁膜７７０が設けられている。
【０５０９】
また、図５３乃至図５５においては、画素部７０２が有するトランジスタ７５０と、ソ
ースドライバ回路部７０４が有するトランジスタ７５２と、を同じ構造のトランジスタを
用いる構成について例示したが、これに限定されない。例えば、画素部７０２と、ソース
ドライバ回路部７０４とは、異なるトランジスタを用いてもよい。具体的には、画素部７
０２にトップゲート型のトランジスタを用い、ソースドライバ回路部７０４にボトムゲー
ト型のトランジスタを用いる構成、あるいは画素部７０２にボトムゲート型のトランジス
タを用い、ソースドライバ回路部７０４にトップゲート型のトランジスタを用いる構成な
どが挙げられる。なお、上記のソースドライバ回路部７０４を、ゲートドライバ回路部と
読み替えてもよい。
【０５１０】
また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と
して機能する導電膜と同じ工程を経て形成される。信号線７１０として、例えば、銅元素
を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可
能となる。
【０５１１】
また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１
６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びド
レイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は
、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
【０５１２】
また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いるこ
とができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板
を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられ
る。
【０５１３】
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
【０５１４】
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
【０５１５】
＜３−２．液晶素子を用いる表示装置の構成例＞
図５３に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜
７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５
側に設けられ、対向電極としての機能を有する。図５３に示す表示装置７００は、導電膜
７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わること
によって光の透過、非透過が制御され画像を表示することができる。
【０５１６】
また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極とし
て機能する導電膜と電気的に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成
され画素電極、すなわち表示素子の一方の電極として機能する。
【０５１７】
導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反
射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、
例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材
料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム
、または銀を含む材料を用いるとよい。
【０５１８】
導電膜７７２に可視光において反射性のある導電膜を用いる場合、表示装置７００は、
反射型の液晶表示装置となる。また、導電膜７７２に可視光において透光性のある導電膜
を用いる場合、表示装置７００は、透過型の液晶表示装置となる。
【０５１９】
また、導電膜７７２上の構成を変えることで、液晶素子の駆動方式を変えることができ
る。この場合の一例を図５４に示す。また、図５４に示す表示装置７００は、液晶素子の
駆動方式として横電界方式（例えば、ＦＦＳモード）を用いる構成の一例である。図５４
に示す構成の場合、導電膜７７２上に絶縁膜７７３が設けられ、絶縁膜７７３上に導電膜
７７４が設けられる。この場合、導電膜７７４は、共通電極（コモン電極ともいう）とし
ての機能を有し、絶縁膜７７３を介して、導電膜７７２と導電膜７７４との間に生じる電
界によって、液晶層７７６の配向状態を制御することができる。
【０５２０】
また、図５３及び図５４において図示しないが、導電膜７７２または導電膜７７４のい
ずれか一方または双方に、液晶層７７６と接する側に、それぞれ配向膜を設ける構成とし
てもよい。また、図５３及び図５４において図示しないが、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
【０５２１】
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
【０５２２】
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよ
いのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を
防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、ブルー相を示す液晶材料は、視野角依存性が小さい。
【０５２３】
また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ
）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎ
ｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅ
ｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ  
Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モードなどを用いることができる
。
【０５２４】
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用し
た透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが
、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ
）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モー
ド、ＡＳＶモードなどを用いることができる。
【０５２５】
＜３−３．発光素子を用いる表示装置＞
図５５に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜
７７２、ＥＬ層７８６、及び導電膜７８８を有する。図５５に示す表示装置７００は、発
光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができ
る。なお、ＥＬ層７８６は、有機化合物、または量子ドットなどの無機化合物を有する。
【０５２６】
有機化合物に用いることのできる材料としては、蛍光性材料または燐光性材料などが挙
げられる。また、量子ドットに用いることのできる材料としては、コロイド状量子ドット
材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料、
などが挙げられる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元
素グループを含む材料を用いてもよい。または、カドミウム（Ｃｄ）、セレン（Ｓｅ）、
亜鉛（Ｚｎ）、硫黄（Ｓ）、リン（Ｐ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、鉛（Ｐ
ｂ）、ガリウム（Ｇａ）、ヒ素（Ａｓ）、アルミニウム（Ａｌ）、等の元素を有する量子
ドット材料を用いてもよい。
【０５２７】
また、上述の有機化合物、及び無機化合物としては、例えば、蒸着法（真空蒸着法を含
む）、液滴吐出法（インクジェット法ともいう）、塗布法、グラビア印刷法等の方法を用
いて形成することができる。また、ＥＬ層７８６としては、低分子材料、中分子材料（オ
リゴマー、デンドリマーを含む）、または高分子材料を含んでも良い。
【０５２８】
ここで、液滴吐出法を用いてＥＬ層７８６を形成する方法について、図５８を用いて説
明する。図５８（Ａ）乃至図５８（Ｄ）は、ＥＬ層７８６の作製方法を説明する断面図で
ある。
【０５２９】
まず、平坦化絶縁膜７７０上に導電膜７７２が形成され、導電膜７７２の一部を覆うよ
うに絶縁膜７３０が形成される（図５８（Ａ）参照）。
【０５３０】
次に、絶縁膜７３０の開口である導電膜７７２の露出部に、液滴吐出装置７８３より液
滴７８４を吐出し、組成物を含む層７８５を形成する。液滴７８４は、溶媒を含む組成物
であり、導電膜７７２上に付着する（図５８（Ｂ）参照）。
【０５３１】
なお、液滴７８４を吐出する工程を減圧下で行ってもよい。
【０５３２】
次に、組成物を含む層７８５より溶媒を除去し、固化することによってＥＬ層７８６を
形成する（図５８（Ｃ）参照）。
【０５３３】
なお、溶媒の除去方法としては、乾燥工程または加熱工程を行えばよい。
【０５３４】
次に、ＥＬ層７８６上に導電膜７８８を形成し、発光素子７８２を形成する（図５８（
Ｄ）参照）。
【０５３５】
このようにＥＬ層７８６を液滴吐出法で行うと、選択的に組成物を吐出することができ
るため、材料のロスを削減することができる。また、形状を加工するためのリソグラフィ
工程なども必要ないために工程も簡略化することができ、低コスト化が達成できる。
【０５３６】
なお、上記説明した液滴吐出法とは、組成物の吐出口を有するノズル、あるいは１つ又
は複数のノズルを有するヘッド等の液滴を吐出する手段を有するものの総称とする。
【０５３７】
次に、液滴吐出法に用いる液滴吐出装置について、図５９を用いて説明する。図５９は
、液滴吐出装置１４００を説明する概念図である。
【０５３８】
液滴吐出装置１４００は、液滴吐出手段１４０３を有する。また、液滴吐出手段１４０
３は、ヘッド１４０５と、ヘッド１４１２とを有する。
【０５３９】
ヘッド１４０５、及びヘッド１４１２は制御手段１４０７に接続され、それがコンピュ
ータ１４１０で制御することにより予めプログラミングされたパターンに描画することが
できる。
【０５４０】
また、描画するタイミングとしては、例えば、基板１４０２上に形成されたマーカー１
４１１を基準に行えば良い。あるいは、基板１４０２の外縁を基準にして基準点を確定さ
せても良い。ここでは、マーカー１４１１を撮像手段１４０４で検出し、画像処理手段１
４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発
生させて制御手段１４０７に送る。
【０５４１】
撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属‐酸化物‐半導体（
ＣＭＯＳ）を利用したイメージセンサなどを用いることができる。なお、基板１４０２上
に形成されるべきパターンの情報は記憶媒体１４０８に格納されたものであり、この情報
を基にして制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１
４０５、ヘッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１
４１３、材料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞ
れ供給される。
【０５４２】
ヘッド１４０５の内部は、点線１４０６が示すように液状の材料を充填する空間と、吐
出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１
４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサ
イズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで
、複数種の発光材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合
は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画するこ
とができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、図５
９中に示すＸ、Ｙ、Ｚの矢印の方向に自在に走査し、描画する領域を自由に設定すること
ができ、同じパターンを一枚の基板に複数描画することができる。
【０５４３】
また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておい
てもよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程
は、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なるものである。乾
燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱
炉などにより行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定さ
れない。乾燥と焼成の工程を良好に行うためには、そのときの温度は、基板の材質及び組
成物の性質に依存する。
【０５４４】
以上のように、液滴吐出装置を用いてＥＬ層７８６を作製することができる。
【０５４５】
再び、図５５に示す表示装置７００の説明に戻る。
【０５４６】
図５５に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７７２上に絶縁膜７
３０が設けられる。絶縁膜７３０は、導電膜７７２の一部を覆う。なお、発光素子７８２
はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７
８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造に
ついて、例示するが、これに限定されない。例えば、導電膜７７２側に光を射出するボト
ムエミッション構造や、導電膜７７２及び導電膜７８８の双方に光を射出するデュアルエ
ミッション構造にも適用することができる。
【０５４７】
また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重な
る位置、引き回し配線部７１１、及びソースドライバ回路部７０４に遮光膜７３８が設け
られている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。ま
た、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図５５
に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これ
に限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色
膜７３６を設けない構成としてもよい。
【０５４８】
＜３−４．表示装置に入出力装置を設ける構成例＞
また、図５４及び図５５に示す表示装置７００に入出力装置を設けてもよい。当該入出
力装置としては、例えば、タッチパネル等が挙げられる。
【０５４９】
図５４に示す表示装置７００にタッチパネル７９１を設ける構成を図５６に、図５５に
示す表示装置７００にタッチパネル７９１を設ける構成を図５７に、それぞれ示す。
【０５５０】
図５６は図５４に示す表示装置７００にタッチパネル７９１を設ける構成の断面図であ
り、図５７は図５５に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。
【０５５１】
まず、図５６及び図５７に示すタッチパネル７９１について、以下説明を行う。
【０５５２】
図５６及び図５７に示すタッチパネル７９１は、基板７０５と着色膜７３６との間に設
けられる、所謂インセル型のタッチパネルである。タッチパネル７９１は、着色膜７３６
を形成する前に、基板７０５側に形成すればよい。
【０５５３】
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変
化を検知することができる。
【０５５４】
また、図５６及び図５７に示すトランジスタ７５０の上方においては、電極７９３と、
電極７９４との交差部を明示している。電極７９６は、絶縁膜７９５に設けられた開口部
を介して、電極７９４を挟む２つの電極７９３と電気的に接続されている。なお、図５６
及び図５７においては、電極７９６が設けられる領域を画素部７０２に設ける構成を例示
したが、これに限定されず、例えば、ソースドライバ回路部７０４に形成してもよい。
【０５５５】
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、図５６
に示すように、電極７９３は、発光素子７８２と重ならないように設けられると好ましい
。また、図５７に示すように、電極７９３は、液晶素子７７５と重ならないように設けら
れると好ましい。別言すると、電極７９３は、発光素子７８２及び液晶素子７７５と重な
る領域に開口部を有する。すなわち、電極７９３はメッシュ形状を有する。このような構
成とすることで、電極７９３は、発光素子７８２が射出する光を遮らない構成とすること
ができる。または、電極７９３は、液晶素子７７５を透過する光を遮らない構成とするこ
とができる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて
少ないため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。なお、電
極７９４も同様の構成とすればよい。
【０５５６】
また、電極７９３及び電極７９４が発光素子７８２と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。または、電極７
９３及び電極７９４が液晶素子７７５と重ならないため、電極７９３及び電極７９４には
、可視光の透過率が低い金属材料を用いることができる。
【０５５７】
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネルのセンサ感度を向上させる
ことができる。
【０５５８】
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極７９３、７
９４、７９６のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
【０５５９】
また、図５６及び図５７においては、インセル型のタッチパネルの構成について例示し
たが、これに限定されない。例えば、表示装置７００上に形成する、所謂オンセル型のタ
ッチパネルや、表示装置７００に貼り合わせて用いる、所謂アウトセル型のタッチパネル
としてもよい。
【０５６０】
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
【０５６１】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
【０５６２】
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図６０を
用いて説明を行う。
【０５６３】
＜４．表示装置の回路構成＞
図６０（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２と
いう）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（
以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０
６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成とし
てもよい。
【０５６４】
駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されている
ことが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４
の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回
路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂ
ｏｎｄｉｎｇ）によって、実装することができる。
【０５６５】
画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回
路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ
５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するため
の回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
【０５６６】
ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、
端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
ドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０
４ａは、別の信号を供給することも可能である。
【０５６７】
ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、
端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元とな
る信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路
５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは
、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信
号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与え
られる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有す
る。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有す
る。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも
可能である。
【０５６８】
ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。
ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、
画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを
用いてソースドライバ５０４ｂを構成してもよい。
【０５６９】
複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを
介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介し
てデータ信号が入力される。また、複数の画素回路５０１のそれぞれは、ゲートドライバ
５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列
目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ
５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（
ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
【０５７０】
図６０（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５
０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドラ
イバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保
護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することが
できる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配
線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び
制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
【０５７１】
保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする回路である。
【０５７２】
図６０（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０
６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ  Ｓｔａｔｉｃ  Ｄｉｓｃｈａｒｇｅ：
静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。
ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに
保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続
した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成
とすることもできる。
【０５７３】
また、図６０（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂに
よって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例
えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成
された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実
装する構成としても良い。
【０５７４】
また、図６０（Ａ）に示す複数の画素回路５０１は、例えば、図６０（Ｂ）に示す構成
とすることができる。
【０５７５】
図６０（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容
量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを
適用することができる。
【０５７６】
液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定
される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複
数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位
（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の
電極の一方に異なる電位を与えてもよい。
【０５７７】
例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモ
ード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  Ａｌｉｇｎｅｄ  Ｍ
ｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  
Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕ
ｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉ
ｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅ
ｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ
（Ｔｒａｎｓｖｅｒｓｅ  Ｂｅｎｄ  Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。
また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃ
ａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐ
ｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ
（Ｐｏｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホ
ストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様
々なものを用いることができる。
【０５７８】
ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイ
ン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の
電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線Ｇ
Ｌ＿ｍに電気的に接続される。トランジスタ５５０は、オン状態またはオフ状態になるこ
とにより、データ信号のデータの書き込みを制御する機能を有する。
【０５７９】
容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ
）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続され
る。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される
。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
【０５８０】
例えば、図６０（Ｂ）の画素回路５０１を有する表示装置では、例えば、図６０（Ａ）
に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ
５５０をオン状態にしてデータ信号のデータを書き込む。
【０５８１】
データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで
保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
【０５８２】
また、図６０（Ａ）に示す複数の画素回路５０１は、例えば、図６０（Ｃ）に示す構成
とすることができる。
【０５８３】
また、図６０（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素
子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４
のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる
。
【０５８４】
トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる
配線（以下、データ線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５
５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電
気的に接続される。
【０５８５】
トランジスタ５５２は、オン状態またはオフ状態になることにより、データ信号のデー
タの書き込みを制御する機能を有する。
【０５８６】
容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ
＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイ
ン電極の他方に電気的に接続される。
【０５８７】
容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
【０５８８】
トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電
気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２の
ソース電極及びドレイン電極の他方に電気的に接続される。
【０５８９】
発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続
され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続
される。
【０５９０】
発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子とも
いう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず
、無機材料からなる無機ＥＬ素子を用いても良い。
【０５９１】
なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与
えられ、他方には、低電源電位ＶＳＳが与えられる。
【０５９２】
図６０（Ｃ）の画素回路５０１を有する表示装置では、例えば、図６０（Ａ）に示すゲ
ートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２を
オン状態にしてデータ信号のデータを書き込む。
【０５９３】
データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで
保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４の
ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電
流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
【０５９４】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
【０５９５】
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図６１乃至図６６を用いて説明を行う。
【０５９６】
＜５−１．表示モジュール＞
図６１に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。
【０５９７】
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
【０５９８】
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
【０５９９】
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
【０６００】
バックライト７００７は、光源７００８を有する。なお、図６１において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
【０６０１】
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。
【０６０２】
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。
【０６０３】
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
【０６０４】
＜５−２．電子機器１＞
次に、図６２（Ａ）乃至図６２（Ｅ）に電子機器の一例を示す。
【０６０５】
図６２（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
【０６０６】
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
【０６０７】
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
【０６０８】
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
【０６０９】
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
【０６１０】
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
【０６１１】
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
【０６１２】
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
【０６１３】
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
【０６１４】
なお、図６２（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
【０６１５】
図６２（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
【０６１６】
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
【０６１７】
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
【０６１８】
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
【０６１９】
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
【０６２０】
図６２（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
【０６２１】
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させる好適である。表示部８３０２を湾曲して配置
することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては
、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表
示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示
部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる
。
【０６２２】
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図６２（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
【０６２３】
＜５−３．電子機器２＞
次に、図６２（Ａ）乃至図６２（Ｅ）に示す電子機器と、異なる電子機器の一例を図６
３（Ａ）乃至図６３（Ｇ）、図６４（Ａ）乃至図６４（Ｅ）に示す。
【０６２４】
図６３（Ａ）乃至図６３（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
【０６２５】
図６３（Ａ）乃至図６３（Ｇ）、図６４（Ａ）乃至図６４（Ｅ）に示す電子機器は、様
々な機能を有する。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に
表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様
々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信
機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様
々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデ
ータを読み出して表示部に表示する機能、等を有することができる。なお、図６３（Ａ）
乃至図６３（Ｇ）、図６４（Ａ）乃至図６４（Ｅ）に示す電子機器が有することのできる
機能はこれらに限定されず、様々な機能を有することができる。また、図６３（Ａ）乃至
図６３（Ｇ）、図６４（Ａ）乃至図６４（Ｅ）には図示していないが、電子機器には、複
数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮
影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）
に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
【０６２６】
図６３（Ａ）乃至図６３（Ｇ）、図６４（Ａ）乃至図６４（Ｅ）に示す電子機器の詳細
について、以下説明を行う。
【０６２７】
図６３（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、例えば、５０インチ以上、または１００インチ以上の大画面の表示部９００１
を組み込むことが可能である。
【０６２８】
図６３（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や
画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（
操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することが
できる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示すること
ができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネッ
トワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの
題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信
の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わ
りに、操作ボタン９０５０などを表示してもよい。
【０６２９】
図６３（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
【０６３０】
図６３（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
【０６３１】
図６３（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図６３（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図６３
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図６３（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
【０６３２】
図６４（Ａ）は、図６３（Ａ）とは異なるテレビジョン装置９１５０の斜視図である。
テレビジョン装置９１５０は、筐体９１５１に表示部９１５２が組み込まれている。ここ
では、スタンド９１５３により筐体９１５１を支持した構成を示している。テレビジョン
装置９１５０では、テレビジョン装置９１００と異なり、表示部９１５２および筐体９１
５１が形成される。
【０６３３】
図６４（Ａ）に示すテレビジョン装置９１５０の操作は、筐体９１５１が備える操作ス
イッチや、別体のリモコン操作機９１５４により行うことができる。または、表示部９１
５２にタッチセンサを備えていてもよく、指等で表示部９１５２に触れることで操作して
もよい。リモコン操作機９１５４は、当該リモコン操作機９１５４から出力する情報を表
示する表示部を有していてもよい。リモコン操作機９１５４が備える操作キー又はタッチ
パネルにより、チャンネルや音量の操作を行うことができ、表示部９１５２に表示される
映像を操作することができる。
【０６３４】
なお、テレビジョン装置９１５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線又は無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０６３５】
図６４（Ｂ）はノート型パーソナルコンピュータ９２５０を示す斜視図である。ノート
型パーソナルコンピュータ９２５０は、筐体９２５１、表示部９２５２、キーボード９２
５３、ポインティングデバイス９２５４等を有する。
【０６３６】
図６４（Ｃ）は固定式遊技機であるスロットマシン９３００を示す斜視図である。スロ
ットマシン９３００は、筐体９３０１に表示部９３０３が組み込まれている。また、スロ
ットマシン９３００は、その他、スタートレバー９３０４やストップスイッチ９３０５な
どの操作手段、コイン投入口、スピーカ、センサ用光源９３０６、およびセンサ９３０２
などを備える。
【０６３７】
図６４（Ｄ）に自動車９４００の外観を示す。図６４（Ｅ）に自動車９４００の運転席
を示す。自動車９４００は、車体９４０１、車輪９４０２、フロントガラス９４０３、ラ
イト９４０４、フォグランプ９４０５等を有する。
【０６３８】
本発明の一態様の表示装置は、自動車９４００の表示部などに用いることができる。例
えば、図６４（Ｅ）に示す表示部９４１０乃至表示部９４１７に本発明の一態様の表示装
置を設けることができる。
【０６３９】
表示部９４１０と表示部９４１１は、自動車のフロントガラスに設けられている。本発
明の一態様では、表示装置が有する電極を、透光性を有する導電性材料で作製することに
よって、反対側が透けて見える、いわゆるシースルー状態の表示装置とすることができる
。シースルー状態の表示装置であれば、自動車９４００の運転時にも視界の妨げになるこ
とがない。よって、本発明の一態様の表示装置を自動車９４００のフロントガラスに設置
することができる。なお、表示装置に、トランジスタなどを設ける場合には、有機半導体
材料を用いた有機トランジスタ、または酸化物半導体を用いたトランジスタなど、透光性
を有するトランジスタを用いるとよい。
【０６４０】
表示部９４１２はピラー部分に設けられている。表示部９４１３はダッシュボード部分
に設けられている。例えば、車体に設けられた撮像手段からの映像を表示部９４１２に映
し出すことによって、ピラーで遮られた視界を補完することができる。同様に、表示部９
４１３では、ダッシュボードで遮られた視界を補完することができ、表示部９４１４では
、ドアで遮られた視界を補完することができる。すなわち、自動車の外側に設けられた撮
像手段からの映像を映し出すことによって、死角を補い、安全性を高めることができる。
また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認
を行うことができる。
【０６４１】
また、表示部９４１７は、ハンドルに設けられている。表示部９４１５、表示部９４１
６、または表示部９４１７はナビゲーション情報、スピードメーター、タコメーター、走
行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することがで
きる。また、表示部に表示される表示項目及びレイアウトなどは、使用者の好みに合わせ
て適宜変更することができる。なお、上記情報は、表示部９４１０乃至表示部９４１４に
も表示することができる。
【０６４２】
なお、表示部９４１０乃至表示部９４１７は照明装置として用いることも可能である。
【０６４３】
また、図６５（Ａ）はデジタルサイネージ９６００（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｇｅ
：電子看板）を示す斜視図である。デジタルサイネージ９６００は、表示部９６０１、筐
体９６０２及びスピーカ９６０３を設ける構成とすることができる。また、図６５（Ｂ）
に示すように、デジタルサイネージ９６００を円柱状の柱に取り付けてもよい。
【０６４４】
次に、図６２（Ａ）乃至図６２（Ｅ）に示す電子機器、図６３（Ａ）乃至図６３（Ｇ）
に示す電子機器、及び図６４（Ａ）乃至図６４（Ｅ）に示す電子機器と異なる電子機器の
一例を図６６（Ａ）（Ｂ）に示す。図６６（Ａ）（Ｂ）は、複数の表示パネルを有する表
示装置の斜視図である。なお、図６６（Ａ）は、複数の表示パネルが巻き取られた形態の
斜視図であり、図６６（Ｂ）は、複数の表示パネルが展開された状態の斜視図である。
【０６４５】
図６６（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。
【０６４６】
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。
【０６４７】
また、図６６（Ａ）（Ｂ）に示す表示装置は容易に大画面化できるので、上記デジタル
サイネージに用いることもできる。
【０６４８】
また、図６６（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。
【０６４９】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
【０６５０】
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
【０６５１】
（実施の形態６）
本実施の形態では、半導体装置の一形態を、図６７乃至図６９を用いて説明する。
【０６５２】
［構成例］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図６７乃
至図６９に示す。なお、図６７（Ａ）は、図６８、および図６９を回路図で表したもので
ある。
【０６５３】
＜半導体装置の回路構成＞
図６７（Ａ）、および図６８、および図６９に示す半導体装置は、トランジスタ３３０
０と、トランジスタ３２００、および容量素子３１００を有している。
【０６５４】
トランジスタ３２００は、酸化物半導体を有する半導体層にチャネルが形成されるトラ
ンジスタである。トランジスタ３２００は、オフ電流が小さいため、これを半導体装置（
記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つま
り、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少な
い半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減すること
ができる。
【０６５５】
図６７（Ａ）において、第１の配線３００１はトランジスタ３３００のソースと電気的
に接続され、第２の配線３００２はトランジスタ３３００のドレインと電気的に接続され
ている。また、第３の配線３００３はトランジスタ３２００のソースおよびドレインの一
方と電気的に接続され、第４の配線３００４はトランジスタ３２００のゲートと電気的に
接続されている。そして、トランジスタ３３００のゲート、およびトランジスタ３２００
のソースおよびドレインの他方は、容量素子３１００の電極の一方と電気的に接続され、
第５の配線３００５は容量素子３１００の電極の他方と電気的に接続されている。
【０６５６】
図６７（Ａ）に示す半導体装置は、トランジスタ３３００のゲートの電位が保持可能と
いう特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能で
ある。
【０６５７】
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、ト
ランジスタ３２００が導通状態となる電位にして、トランジスタ３２００を導通状態とす
る。これにより、第３の配線３００３の電位が、トランジスタ３３００のゲート、および
容量素子３１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トラ
ンジスタ３３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異な
る二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。
）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジ
スタ３２００が非導通状態となる電位にして、トランジスタ３２００を非導通状態とする
ことにより、ノードＦＧに電荷が保持される（保持）。
【０６５８】
トランジスタ３２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって
保持される。
【０６５９】
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を
与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配
線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジス
タ３３００をｎチャネル型とすると、トランジスタ３３００のゲートにＨｉｇｈレベル電
荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３３００
のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌ
より低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３３００
を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したが
って、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることに
より、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦ
ＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（
＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３３００は「導通状態」となる。一方、ノードＦ
ＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜
Ｖｔｈ＿Ｌ）となっても、トランジスタ３３００は「非導通状態」のままである。このた
め、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読
み出すことができる。
【０６６０】
また、図６７（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メ
モリセルアレイ）を構成することができる。
【０６６１】
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情
報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧ
に与えられた電荷によらずトランジスタ３３００が「非導通状態」となるような電位、つ
まり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの
情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおい
ては、ノードＦＧに与えられた電荷によらずトランジスタ３３００が「導通状態」となる
ような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望
のメモリセルの情報のみを読み出せる構成とすればよい。
【０６６２】
＜半導体装置の回路構成２＞
図６７（Ｂ）に示す半導体装置は、トランジスタ３３００を有さない点で図６７（Ａ）
に示した半導体装置と異なる。この場合も図６７（Ａ）に示した半導体装置と同様の動作
により情報の書き込みおよび保持動作が可能である。
【０６６３】
図６７（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジ
スタ３２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３１０
０とが導通し、第３の配線３００３と容量素子３１００の間で電荷が再分配される。その
結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容
量素子３１００の電極の一方の電位（または容量素子３１００に蓄積された電荷）によっ
て、異なる値をとる。
【０６６４】
例えば、容量素子３１００の電極の一方の電位をＶ、容量素子３１００の容量をＣ、第
３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３
の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ
×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素
子３１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると
、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１
）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（
ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
【０６６５】
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すこ
とができる。
【０６６６】
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたト
ランジスタを用い、トランジスタ３２００として第２の半導体が適用されたトランジスタ
を駆動回路上に積層して配置する構成とすればよい。
【０６６７】
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適
用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッ
シュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能と
なるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない
場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶
内容を保持することが可能である。
【０６６８】
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起
こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の
注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化とい
った問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリ
とは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である
。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるた
め、高速な動作が可能となる。
【０６６９】
＜半導体装置の構造１＞
本発明の一態様の半導体装置は、図６８に示すようにトランジスタ３３００、トランジ
スタ３２００、容量素子３１００を有する。トランジスタ３２００はトランジスタ３３０
０の上方に設けられ、容量素子３１００はトランジスタ３３００、およびトランジスタ３
２００の上方に設けられている。
【０６７０】
トランジスタ３３００は、基板３３１１上に設けられ、導電体３３１６、絶縁体３３１
４、基板３３１１の一部からなる半導体領域３３１２、およびソース領域またはドレイン
領域として機能する低抵抗領域３３１８ａ、および低抵抗領域３３１８ｂを有する。
【０６７１】
トランジスタ３３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
【０６７２】
半導体領域３３１２のチャネルが形成される領域、その近傍の領域、ソース領域、また
はドレイン領域となる低抵抗領域３３１８ａ、および低抵抗領域３３１８ｂなどにおいて
、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好
ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ
（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成
してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシ
リコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、ト
ランジスタ３３００をＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒ
ａｎｓｉｓｔｏｒ）としてもよい。
【０６７３】
低抵抗領域３３１８ａ、および低抵抗領域３３１８ｂは、半導体領域３３１２に適用さ
れる半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素な
どのｐ型の導電性を付与する元素を含む。
【０６７４】
ゲート電極として機能する導電体３３１６は、ヒ素、リンなどのｎ型の導電性を付与す
る元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体
材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができ
る。
【０６７５】
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することが
できる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ま
しい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウム
などの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐
熱性の点で好ましい。
【０６７６】
また、図６８に示すトランジスタ３３００はチャネルが形成される半導体領域３３１２
（基板３３１１の一部）が凸形状を有する。また、半導体領域３３１２の側面および上面
を、絶縁体３３１４を介して、導電体３３１６が覆うように設けられている。なお、導電
体３３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３３００
は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、
凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していても
よい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯ
Ｉ基板を加工して凸形状を有する半導体膜を形成してもよい。
【０６７７】
なお、図６８に示すトランジスタ３３００は一例であり、その構造に限定されず、回路
構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、トランジスタ３３
００の構成を、プレーナ型として設けてもよい。また、図６７（Ｂ）に示す回路構成とす
る場合、トランジスタ３３００を設けなくともよい。
【０６７８】
トランジスタ３３００を覆って、絶縁体３３２０、絶縁体３３２２、絶縁体３３２４、
および絶縁体３３２６が順に積層して設けられている。
【０６７９】
絶縁体３３２０、絶縁体３３２２、絶縁体３３２４、および絶縁体３３２６として、例
えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミ
ニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いれ
ばよい。
【０６８０】
絶縁体３３２２は、その下方に設けられるトランジスタ３３００などによって生じる段
差を平坦化する平坦化膜として機能する。絶縁体３３２２の上面は、平坦性を高めるため
にＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
【０６８１】
絶縁体３３２４には、例えば、基板３３１１、またはトランジスタ３３００などから、
トランジスタ３２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を
有する膜を用いることが好ましい。
【０６８２】
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリ
コンを用いることができる。ここで、トランジスタ３２００等の酸化物半導体を有する半
導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って
、トランジスタ３２００と、トランジスタ３３００との間に、水素の拡散を抑制する膜を
用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少な
い膜とする。
【０６８３】
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体
３３２４の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素
原子に換算した脱離量が、絶縁体３３２４の面積当たりに換算して、１０×１０１５ａｔ
ｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
【０６８４】
なお、絶縁体３３２６は、絶縁体３３２４よりも誘電率が低いことが好ましい。例えば
、絶縁体３３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、
絶縁体３３２４の比誘電率は、絶縁体３３２６の比誘電率の０．７倍以下が好ましく、０
．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄
生容量を低減することができる。
【０６８５】
また、絶縁体３３２０、絶縁体３３２２、絶縁体３３２４、および絶縁体３３２６には
容量素子３１００、またはトランジスタ３２００と電気的に接続する導電体３３２８、導
電体３３３０等が埋め込まれている。なお、導電体３３２８、および導電体３３３０はプ
ラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能
を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明
細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。す
なわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機
能する場合もある。
【０６８６】
各プラグ、および配線（導電体３３２８、および導電体３３３０等）の材料としては、
金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層
または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデ
ンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。ま
たは、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電
性材料を用いることで配線抵抗を低くすることができる。
【０６８７】
絶縁体３３２６、および導電体３３３０上に、配線層を設けてもよい。例えば、図６８
において、絶縁体３３５０、絶縁体３３５２、及び絶縁体３３５４が順に積層して設けら
れている。また、絶縁体３３５０、絶縁体３３５２、及び絶縁体３３５４には、導電体３
３５６が形成されている。導電体３３５６は、プラグ、または配線として機能を有する。
なお導電体３３５６は、導電体３３２８、および導電体３３３０と同様の材料を用いて設
けることができる。
【０６８８】
なお、例えば、絶縁体３３５０は、絶縁体３３２４と同様に、水素に対するバリア性を
有する絶縁体を用いることが好ましい。また、導電体３３５６は、水素に対するバリア性
を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３３
５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成に
より、トランジスタ３３００とトランジスタ３２００とは、バリア層により分離すること
ができ、トランジスタ３３００からトランジスタ３２００への水素の拡散を抑制すること
ができる。
【０６８９】
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用い
るとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線とし
ての導電性を保持したまま、トランジスタ３３００からの水素の拡散を抑制することがで
きる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア
性を有する絶縁体３３５０と接する構造であることが好ましい。
【０６９０】
絶縁体３３５４上には、絶縁体３３５８、絶縁体３２１０、絶縁体３２１２、および絶
縁体３２１６が、順に積層して設けられている。絶縁体３３５８、絶縁体３２１０、絶縁
体３２１２、および絶縁体３２１６のいずれかまたは全部を、酸素や水素に対してバリア
性のある物質を用いることが好ましい。
【０６９１】
例えば、絶縁体３３５８、および絶縁体３２１２には、例えば、基板３３１１、または
トランジスタ３３００を設ける領域などから、トランジスタ３２００を設ける領域に、水
素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶
縁体３３２４と同様の材料を用いることができる。
【０６９２】
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用
いることができる。ここで、トランジスタ３２００等の酸化物半導体を有する半導体素子
に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トラン
ジスタ３２００と、トランジスタ３３００との間に、水素の拡散を抑制する膜を用いるこ
とが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とす
る。
【０６９３】
また、例えば、絶縁体３２１０、および絶縁体３２１６には、絶縁体３３２０と同様の
材料を用いることができる。例えば、絶縁体３２１６として、酸化シリコン膜や酸化窒化
シリコン膜などを用いることができる。
【０６９４】
また、絶縁体３３５８、絶縁体３２１０、絶縁体３２１２、および絶縁体３２１６には
、導電体３２１８、及びトランジスタ３２００を構成する導電体等が埋め込まれている。
なお、導電体３２１８は、容量素子３１００、またはトランジスタ３３００と電気的に接
続するプラグ、または配線としての機能を有する。導電体３２１８は、導電体３３２８、
および導電体３３３０と同様の材料を用いて設けることができる。
【０６９５】
特に、絶縁体３３５８および絶縁体３２１２、と接する領域の導電体３２１８は、酸素
、水素、および水に対するバリア性を有する導電体であることが好ましい。さらに導電体
３２１８上に酸素、水素、および水に対するバリア性を有する導電体３２０５を、蓋をす
るように設ける構成により、トランジスタ３３００とトランジスタ３２００とは、酸素、
水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジス
タ３３００からトランジスタ３２００への水素の拡散を抑制することができる。
【０６９６】
導電体３２０５上および絶縁体３２１６上には、絶縁体３２２４を設ける。絶縁体３２
２４はトランジスタ３２００のゲート絶縁体としての機能を有する。また、絶縁体３２２
４中には過剰酸素有する場合があるが、該過剰酸素は、酸素、水素、および水に対するバ
リア性を有する導電体３２０５でブロックされるために導電体３２１８への拡散を抑制す
ことができるので導電体３２１８の酸化を防ぐことができる。
【０６９７】
絶縁体３２１６の上方には、トランジスタ３２００が設けられている。なお、トランジ
スタ３２００の構造は、先の実施の形態で説明したトランジスタを用いればよい。また、
図６８に示すトランジスタ３２００は一例であり、その構造に限定されず、回路構成や駆
動方法に応じて適切なトランジスタを用いればよい。
【０６９８】
トランジスタ３２００の上方には、絶縁体３２７２、および絶縁体３２８０を設ける。
絶縁体３２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用い
ることが好ましい。つまり、絶縁体３２８０には、化学量論的組成よりも酸素が過剰に存
在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、ト
ランジスタ３２００に酸化物半導体を用いる場合、トランジスタ３２００近傍の層間膜な
どに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ３２００の酸素欠損を
低減することで、信頼性を向上させることができる。
【０６９９】
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸
化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳにて、
酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好まし
くは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ
時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００
℃以下の範囲が好ましい。
【０７００】
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用い
ることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中におい
て、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、
窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
【０７０１】
また、トランジスタ３２００を覆う絶縁体３２８０は、その下方の凹凸形状を被覆する
平坦化膜として機能してもよい。絶縁体３２８０上には、絶縁体３２８２、および絶縁体
３２８４が順に積層して設けられている。
【０７０２】
絶縁体３２８２、および絶縁体３２８４、のいずれか、または全部に、酸素や水素に対
してバリア性のある物質を用いることが好ましい。従って、絶縁体３２８２には、絶縁体
３２１２と同様の材料を用いることができる。また、絶縁体３２８４には、絶縁体３２１
２と同様の絶縁体を用いることができる。また、絶縁体３２８４には、絶縁体３２１６と
同様の材料を用いることができる。
【０７０３】
例えば、導電体３２８５を積層構造として設ける場合、耐酸化性が高い導電体を含むこ
とが好ましい。特に、過剰酸素領域を有する絶縁体３２８０と接する領域に、耐酸化性が
高い導電体を設けることが好ましい。当該構成により、絶縁体３２８０から過剰な酸素を
、導電体３２８５が吸収することを抑制することができる。また、導電体３２８５は、水
素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する
絶縁体３２８０と接する領域に、水素などの不純物に対するバリア性を有する導電体を設
けることで、導電体３２８５中の不純物、および導電体３２８５の一部の拡散や、外部か
らの不純物の拡散経路となることを抑制することができる。
【０７０４】
また、導電体３１１２上に、絶縁体３１３０、絶縁体３１３２、および絶縁体３１３４
を介して、導電体３１１６を設ける。なお、導電体３１１６は、金属材料、合金材料、ま
たは金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立する
タングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステン
を用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗
金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
【０７０５】
なお、図６８に示すように、導電体３１１６を、絶縁体３１３０、絶縁体３１３２、お
よび絶縁体３１３４を介して、導電体３１１２の上面および側面を覆うように設ける。つ
まり、導電体３１１２の側面においても、容量として機能するため、容量素子の投影面積
当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微
細化が可能となる。
【０７０６】
導電体３１１６上および絶縁体３１３４上には絶縁体３１５０を設ける。絶縁体３１５
０は、絶縁体３３２０と同様の材料を用いて設けることができる。また、容量素子３１０
０を覆う絶縁体３１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよ
い。
【０７０７】
なお、当該構成は、導電体３１１２を形成するときに、絶縁体３２８４の上面を、絶縁
体３１３０、絶縁体３１３２、および絶縁体３１３４の合計の膜厚よりも大きく除去する
ことが好ましい。例えば、オーバーエッチング処理とすることで、絶縁体３２８４の一部
も同時に除去することができる。また、オーバーエッチング処理により、導電体３１１２
等を形成することで、エッチング残渣を残すことなくエッチングすることができる。
【０７０８】
また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、
効率よく絶縁体３２８４の一部を除去することができる。
【０７０９】
また、例えば、導電体３１１２、および導電体３２８７を形成した後、導電体３１１２
、および導電体３２８７をハードマスクとして、絶縁体３２８４の一部を除去してもよい
。
【０７１０】
また、導電体３１１２を形成した後、導電体３１１２の表面を、クリーニング処理して
もよい。クリーニング処理をすることで、エッチング残渣等を除去することができる。
【０７１１】
本構成は、トランジスタ３２００、および過剰酸素領域を含む絶縁体３２１６を、絶縁
体３２１２と、絶縁体３２７２により挟む構成とすることができる。また、絶縁体３２１
２、および絶縁体３２７２は、酸素、または、水素、および水などの不純物の拡散を抑制
するバリア性を有する。
【０７１２】
従って、絶縁体３２１６、およびトランジスタ３２００から放出された酸素が、容量素
子３１００、またはトランジスタ３３００が形成されている層へ拡散することを抑制する
ことができる。または、絶縁体３２７２よりも上方の層、および絶縁体３２１２よりも下
方の層から、水素、および水等の不純物が、トランジスタ３２００へ、拡散することを抑
制することができる。
【０７１３】
つまり、絶縁体３２１６の過剰酸素領域から酸素を、効率的にトランジスタ３２００に
おけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また
、トランジスタ３２００におけるチャネルが形成される酸化物が不純物により、酸素欠損
が形成されることを防止することができる。よって、トランジスタ３２００におけるチャ
ネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とす
ることができる。つまり、トランジスタ３２００の電気特性の変動を抑制すると共に、信
頼性を向上させることができる。
【０７１４】
当該構造により、トランジスタ３２００と絶縁体３２８０とを、厳重に密封することが
できる。従って、トランジスタ３２００におけるチャネルが形成される酸化物を欠陥準位
密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジス
タ３２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
【０７１５】
＜変形例＞
また、本実施の形態の変形例の一例を、図６９に示す。図６９は、図６８と、トランジ
スタ３３００の構成が異なる。
【０７１６】
図６９に示すトランジスタ３３００はチャネルが形成される半導体領域３３１２（基板
３３１１の一部）が凸形状を有する。また、半導体領域３３１２の側面および上面を、絶
縁体３３１４を介して、導電体３３１６が覆うように設けられている。なお、導電体３３
１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３３００は半導
体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の
上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。
また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板
を加工して凸形状を有する半導体膜を形成してもよい。
【０７１７】
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するト
ランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向
上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを
提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを
提供することができる。または、消費電力が低減された半導体装置を提供することができ
る。
【０７１８】
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装
置の回路の一例について説明する。
【０７１９】
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例
について、図７０、および図７１を用いて説明する。
【０７２０】
＜記憶装置１＞
図７０に示す半導体装置は、トランジスタ３４００、第６の配線３００６を有する点で
先の実施の形態で説明した半導体装置と異なる。この場合も先の実施の形態に示した半導
体装置と同様の動作により情報の書き込みおよび保持動作が可能である。また、トランジ
スタ３４００としては上記のトランジスタ３３００と同様のトランジスタを用いればよい
。
【０７２１】
第６の配線３００６は、トランジスタ３４００のゲートと電気的に接続され、トランジ
スタ３４００のソース、ドレインの一方はトランジスタ３３００のドレインと電気的に接
続され、トランジスタ３４００のソース、ドレインの他方は第３の配線３００３と電気的
に接続される。
【０７２２】
＜記憶装置２＞
半導体装置（記憶装置）の変形例について、図７１に示す回路図を用いて説明する。
【０７２３】
図７１に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量
素子４５００および容量素子４６００と、を有する。ここでトランジスタ４１００は、上
述のトランジスタ３３００と同様のトランジスタを用いることができ、トランジスタ４２
００乃至４４００は、上述のトランジスタ３２００と同様のトランジスタを用いることが
できる。また、ここで容量素子４５００、および容量素子４６００は、上述の容量素子３
１００と同様の容量素子を用いることができる。なお、図７１に示す半導体装置は、図７
１では図示を省略したが、マトリクス状に複数設けられる。図７１に示す半導体装置は、
配線４００１、配線４００３、配線４００５乃至４００９に与える信号または電位に従っ
て、データ電圧の書き込み、読み出しを制御することができる。
【０７２４】
トランジスタ４１００のソースまたはドレインの一方は、配線４００３に接続される。
トランジスタ４１００のソースまたはドレインの他方は、配線４００１に接続される。な
お図７１では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル
型でもよい。
【０７２５】
図７１に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部
は、ノードＦＧ１に接続されるトランジスタ４４００のソースまたはドレインの一方、容
量素子４６００の一方の電極、およびトランジスタ４２００のソースまたはドレインの一
方の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトラ
ンジスタ４１００のゲート、トランジスタ４２００のソースまたはドレインの他方、トラ
ンジスタ４３００のソースまたはドレインの一方、および容量素子４５００の一方の電極
の間で電荷を保持する。
【０７２６】
トランジスタ４３００のソースまたはドレインの他方は、配線４００３に接続される。
トランジスタ４４００のソースまたはドレインの他方は、配線４００１に接続される。ト
ランジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲ
ートは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に
接続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４
５００の他方の電極は、配線４００９に接続される。
【０７２７】
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御する
スイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態
においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いら
れることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸
化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトラ
ンジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利
点がある。なお図７１では、トランジスタ４２００乃至４４００の導電型をｎチャネル型
として示すが、ｐチャネル型でもよい。
【０７２８】
トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００とは、酸
化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図
７１に示す半導体装置は、トランジスタ４１００と、トランジスタ４２００およびトラン
ジスタ４３００と、トランジスタ４４００と、を積層して設けることが好ましい。トラン
ジスタを有する層を積層して設けるとよい。つまり、トランジスタを集積化することで、
回路面積を縮小することができ、半導体装置の小型化を図ることができる。
【０７２９】
次いで、図７１に示す半導体装置への情報の書き込み動作について説明する。
【０７３０】
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下
、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接
続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値
電圧をＶｔｈとする。
【０７３１】
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に
、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線
４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ
２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４
００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態
となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が
上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間
の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１
００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位
の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
【０７３２】
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで
、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によっ
て、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓ
がＶｔｈとなるため、電流が止まる。
【０７３３】
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、
書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保
持部に書きこむデータ電圧をＶＤ２として説明する。
【０７３４】
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に
、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、
４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態と
して配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにま
で低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の
電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３
の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、
トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ
４１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止
まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
【０７３５】
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで
、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノー
ドＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈ
となるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、
４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持
される。
【０７３６】
図７１に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配
線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各
トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持す
る。
【０７３７】
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデ
ータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「Ｖ
Ｄ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデ
ータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデー
タを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
【０７３８】
次いで、図７１に示す半導体装置からの情報の読み出し動作について説明する。
【０７３９】
最初に、ノードＦＧ２に接続されるデータ保持部からのデータ電圧の読み出し動作（以
下、読み出し動作１とよぶ。）について説明する。
【０７４０】
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００
３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９を
ローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」と
する。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流
が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電
位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００
のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流
が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ
」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノード
ＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデ
ータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得す
る。
【０７４１】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレ
ベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が
流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トラ
ンジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとな
るため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ
２」が読み出される。
【０７４２】
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００
を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
【０７４３】
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続さ
れるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここ
で、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。ま
た、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２０
０が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
【０７４４】
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そ
のため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておく
ことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデ
ータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量
値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の
低下を抑制することができる。電荷の分配による電位の変動については、後述する。
【０７４５】
次に、ノードＦＧ１に接続されるデータ保持部からのデータ電圧の読み出し動作（以下
、読み出し動作２とよぶ。）について説明する。
【０７４６】
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００
３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は
、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレ
ベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とす
る。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が
流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位
の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００の
Ｖｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が
小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」
からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦ
Ｇ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデー
タ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する
。以上が、ノードＦＧ１に接続されるデータ保持部からのデータ電圧の読み出し動作であ
る。
【０７４７】
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレ
ベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が
流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トラ
ンジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとな
るため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ
１」が読み出される。
【０７４８】
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数の
データ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１およびノー
ドＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値
）のデータを保持することができる。また、図７１においては、第１の層４０２１乃至第
３の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の
面積を増大させず記憶容量の増加を図ることができる。
【０７４９】
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み
出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２
−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセル
あたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づける
ことができるため、データの信頼性に優れたものとすることができる。
【０７５０】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【０７５１】
（実施の形態８）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構
成の一例について、図７２乃至図７５を用いて説明する。
【０７５２】
図７２（Ａ）にインバータの回路図を示す。インバータ５８００は、入力端子ＩＮに与
える信号の論理を反転した信号を出力端子ＯＵＴから出力する。インバータ５８００は、
複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替
えることができる信号である。
【０７５３】
図７２（Ｂ）に、インバータ５８００の一例を示す。インバータ５８００は、ＯＳトラ
ンジスタ５８１０、およびＯＳトランジスタ５８２０を有する。インバータ５８００は、
ｎチャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎ
ｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭ
ＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
【０７５４】
なお、本発明のトランジスタ３２００を、ＯＳトランジスタ５８１０に用いることがで
きる。
【０７５５】
なおＯＳトランジスタを有するインバータ５８００は、Ｓｉトランジスタで構成される
ＣＭＯＳ上に配置することもできる。インバータ５８００は、ＣＭＯＳの回路に重ねて配
置できるため、インバータ５８００を追加する分の回路面積の増加を抑えることができる
。
【０７５６】
ＯＳトランジスタ５８１０、ＯＳトランジスタ５８２０は、フロントゲートとして機能
する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの
一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子を
有する。
【０７５７】
ＯＳトランジスタ５８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ
５８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ５
８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ５８１０
の第２端子は、出力端子ＯＵＴに接続される。
【０７５８】
ＯＳトランジスタ５８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジ
スタ５８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ５８２０の
第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ５８２０の第２端子は、電
圧ＶＳＳを与える配線に接続される。
【０７５９】
図７２（Ｃ）は、インバータ５８００の動作を説明するためのタイミングチャートであ
る。図７２（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴ
の信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ５８１０（ＦＥＴ５８１０
）の閾値電圧の変化について示している。
【０７６０】
信号ＳＢＧはＯＳトランジスタ５８１０の第２ゲートに与えることで、ＯＳトランジス
タ５８１０の閾値電圧を制御することができる。
【０７６１】
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプ
ラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与える
ことで、ＯＳトランジスタ５８１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることが
できる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ５８１０
は閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
【０７６２】
前述の説明を可視化するために、図７３（Ａ）には、トランジスタの電気特性の一つで
ある、Ｖｇ−Ｉｄカーブを示す。
【０７６３】
上述したＯＳトランジスタ５８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａ
のように大きくすることで、図７３（Ａ）中の破線５８４０で表される曲線にシフトさせ
ることができる。また、上述したＯＳトランジスタ５８１０の電気特性は、第２ゲートの
電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図７３（Ａ）中の実線５８４１で表さ
れる曲線にシフトさせることができる。図７３（Ａ）に示すように、ＯＳトランジスタ５
８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替える
ことで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
【０７６４】
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ５８１
０は電流が流れにくい状態とすることができる。図７３（Ｂ）には、この状態を可視化し
て示す。図７３（Ｂ）に図示するように、ＯＳトランジスタ５８１０に流れる電流ＩＢを
極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯ
Ｓトランジスタ５８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降
させることができる。
【０７６５】
図７３（Ｂ）に図示したように、ＯＳトランジスタ５８１０に流れる電流が流れにくい
状態とすることができるため、図７２（Ｃ）に示すタイミングチャートにおける出力端子
の信号波形５８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧
ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力
での動作を行うことができる。
【０７６６】
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジス
タ５８１０は電流が流れやすい状態とすることができる。図７３（Ｃ）には、この状態を
可視化して示す。図７３（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも
電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレ
ベルでＯＳトランジスタ５８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を
急峻に上昇させることができる。
【０７６７】
図７３（Ｃ）に図示したように、ＯＳトランジスタ５８１０に流れる電流が流れやすい
状態とすることができるため、図７２（Ｃ）に示すタイミングチャートにおける出力端子
の信号波形５８３２を急峻に変化させることができる。
【０７６８】
なお、信号ＳＢＧによるＯＳトランジスタ５８１０の閾値電圧の制御は、ＯＳトランジ
スタ５８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好
ましい。例えば、図７２（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベ
ルに切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳ
トランジスタ５８１０の閾値電圧を切り替えることが好ましい。また、図７２（Ｃ）に図
示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に
、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ５８１０の閾値電圧を
切り替えることが好ましい。
【０７６９】
なお図７２（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号
ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御す
るための電圧は、フローティング状態としたＯＳトランジスタ５８１０の第２ゲートに保
持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図７４（Ａ
）に示す。
【０７７０】
図７４（Ａ）では、図７２（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ５８５
０を有する。ＯＳトランジスタ５８５０の第１端子は、ＯＳトランジスタ５８１０の第２
ゲートに接続される。またＯＳトランジスタ５８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あ
るいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ５８５０の第１ゲ
ートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ５８５０の第２ゲートは
、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
【０７７１】
図７４（Ａ）の動作について、図７４（Ｂ）のタイミングチャートを用いて説明する。
【０７７２】
ＯＳトランジスタ５８１０の閾値電圧を制御するための電圧は、入力端子ＩＮに与える
信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ５８１０の第２ゲ
ートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ５８５０をオン
状態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
【０７７３】
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ５８５０をオフ状態と
する。ＯＳトランジスタ５８５０は、オフ電流が極めて小さいため、オフ状態にし続ける
ことで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧ
に保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ５８
５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書
き換えに要する分の消費電力を小さくすることができる。
【０７７４】
なお図７２（Ｂ）および図７４（Ａ）の回路構成では、ＯＳトランジスタ５８１０の第
２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成
としてもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を
基に生成し、ＯＳトランジスタ５８１０の第２ゲートに与える構成としてもよい。当該構
成を実現可能な回路構成の一例について、図７５（Ａ）に示す。
【０７７５】
図７５（Ａ）では、図７２（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラ
ンジスタ５８１０の第２ゲートとの間にＣＭＯＳインバータ５８６０を有する。ＣＭＯＳ
インバータ５８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ５８
６０の出力端子は、ＯＳトランジスタ５８１０の第２ゲートに接続される。
【０７７６】
図７５（Ａ）の動作について、図７５（Ｂ）のタイミングチャートを用いて説明する。
図７５（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、ＣＭＯＳインバータ５８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ５８
１０（ＦＥＴ５８１０）の閾値電圧の変化について示している。
【０７７７】
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラ
ンジスタ５８１０の閾値電圧を制御する信号とすることができる。したがって、図７２（
Ａ）乃至（Ｃ）で説明したように、ＯＳトランジスタ５８１０の閾値電圧を制御できる。
例えば、図７５（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレ
ベルでＯＳトランジスタ５８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはロー
レベルとなる。そのため、ＯＳトランジスタ５８１０は電流が流れにくい状態とすること
ができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
【０７７８】
また図７５（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベ
ルでＯＳトランジスタ５８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレ
ベルとなる。そのため、ＯＳトランジスタ５８１０は電流が流れやすい状態とすることが
でき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
【０７７９】
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータに
おける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該
構成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮ
に与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの
電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さ
くすることができる。そのため、低消費電力化を図ることができる。
【０７８０】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【０７８１】
（実施の形態９）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する複数の回路
を有する半導体装置の一例について、図７６乃至図８２を用いて説明する。
【０７８２】
図７６（Ａ）は、半導体装置５９００のブロック図である。半導体装置５９００は、電
源回路５９０１、回路５９０２、電圧生成回路５９０３、回路５９０４、電圧生成回路５
９０５および回路５９０６を有する。
【０７８３】
電源回路５９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは
、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置５９００の外
部から与えられる電圧Ｖ０を基に生成することができる。半導体装置５９００は、外部か
ら与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置５９
００は、外部から電源電圧を複数与えることなく動作することができる。
【０７８４】
回路５９０２、回路５９０４および回路５９０６は、異なる電源電圧で動作する回路で
ある。例えば回路５９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ
）とを基に印加される電圧である。また、例えば回路５９０４の電源電圧は、電圧ＶＰＯ
Ｇと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回
路５９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ
＞ＶＮＥＧ）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド（ＧＮＤ）
電位と等電位とすれば、電源回路５９０１で生成する電圧の種類を削減できる。
【０７８５】
電圧生成回路５９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路５９０３
は、電源回路５９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そ
のため、回路５９０４を有する半導体装置５９００は、外部から与えられる単一の電源電
圧を基に動作することができる。
【０７８６】
電圧生成回路５９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路５９０５
は、電源回路５９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そ
のため、回路５９０６を有する半導体装置５９００は、外部から与えられる単一の電源電
圧を基に動作することができる。
【０７８７】
図７６（Ｂ）は電圧ＶＰＯＧで動作する回路５９０４の一例、図７６（Ｃ）は回路５９
０４を動作させるための信号の波形の一例である。
【０７８８】
図７６（Ｂ）では、トランジスタ５９１１を示している。トランジスタ５９１１のゲー
トに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、
トランジスタ５９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時
に電圧ＶＳＳとする。電圧ＶＰＯＧは、図７６（Ｃ）に図示するように、電圧ＶＯＲＧよ
り大きい。そのため、トランジスタ５９１１は、ソース（Ｓ）とドレイン（Ｄ）との間を
より確実に導通状態にできる。その結果、回路５９０４は、誤動作が低減された回路とす
ることができる。
【０７８９】
図７６（Ｄ）は電圧ＶＮＥＧで動作する回路５９０６の一例、図７６（Ｅ）は回路５９
０６を動作させるための信号の波形の一例である。
【０７９０】
図７６（Ｄ）では、バックゲートを有するトランジスタ５９１２を示している。トラン
ジスタ５９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして
生成される。当該信号は、トランジスタ５９１１を導通状態とする動作時に電圧ＶＯＲＧ
、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ５９１２
のバックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図７
６（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ
５９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トラ
ンジスタ５９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（
Ｄ）との間を流れる電流を小さくできる。その結果、回路５９０６は、誤動作が低減され
、且つ低消費電力化が図られた回路とすることができる。
【０７９１】
なお電圧ＶＮＥＧは、トランジスタ５９１２のバックゲートに直接与える構成としても
よい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ５９１２のゲートに
与える信号を生成し、当該信号をトランジスタ５９１２のバックゲートに与える構成とし
てもよい。
【０７９２】
また図７７（Ａ）、（Ｂ）には、図７６（Ｄ）、（Ｅ）の変形例を示す。
【０７９３】
図７７（Ａ）に示す回路図では、電圧生成回路５９０５と、回路５９０６と、の間に制
御回路５９２１によって導通状態が制御できるトランジスタ５９２２を示す。トランジス
タ５９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路５９２１が出力する制
御信号ＳＢＧは、トランジスタ５９２２の導通状態を制御する信号である。また回路５９
０６が有するトランジスタ５９１２Ａ、トランジスタ５９１２Ｂは、トランジスタ５９２
２と同じＯＳトランジスタである。
【０７９４】
図７７（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トラン
ジスタ５９１２Ａ、トランジスタ５９１２Ｂのバックゲートの電位の状態をノードＮＢＧ
の電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ５９２２が導通
状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベル
のときにノードＮＢＧが電気的にフローティングとなる。トランジスタ５９２２は、ＯＳ
トランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフロー
ティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
【０７９５】
また図７８（Ａ）には、上述した電圧生成回路５９０３に適用可能な回路構成の一例を
示す。図７８（Ａ）に示す電圧生成回路５９０３は、ダイオードＤ１乃至Ｄ５、キャパシ
タＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロッ
ク信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与
えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加され
る電圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電
圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方
向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧Ｖ
ＰＯＧを得ることができる。
【０７９６】
また図７８（Ｂ）には、上述した電圧生成回路５９０５に適用可能な回路構成の一例を
示す。図７８（Ｂ）に示す電圧生成回路５９０５は、ダイオードＤ１乃至Ｄ５、キャパシ
タＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロッ
ク信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与
えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加され
る電圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧
ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの
段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
【０７９７】
なお上述した電圧生成回路５９０３の回路構成は、図７８（Ａ）で示す回路図の構成に
限らない。電圧生成回路５９０３の変形例を図７９（Ａ）乃至（Ｃ）、図８０（Ａ）、（
Ｂ）に示す。
【０７９８】
図７９（Ａ）に示す電圧生成回路５９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパ
シタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、ト
ランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えら
れる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧さ
れた電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯ
Ｇを得ることができる。図７９（Ａ）に示す電圧生成回路５９０３Ａは、トランジスタＭ
１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１
乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電
圧ＶＰＯＧへの昇圧を図ることができる。
【０７９９】
また図７９（Ｂ）に示す電圧生成回路５９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、
キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは
、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して
与えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。図７９（Ｂ）に示す電圧生成回路５９０３
Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さく
でき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的
に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
【０８００】
また図７９（Ｃ）に示す電圧生成回路５９０３Ｃは、インダクタＩ１１、トランジスタ
Ｍ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制
御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇
圧された電圧ＶＰＯＧを得ることができる。図７９（Ｃ）に示す電圧生成回路５９０３Ｃ
は、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行う
ことができる。
【０８０１】
また図８０（Ａ）に示す電圧生成回路５９０３Ｄは、図７８（Ａ）に示す電圧生成回路
５９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０
に置き換えた構成に相当する。図８０（Ａ）に示す電圧生成回路５９０３Ｄは、トランジ
スタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシ
タＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧか
ら電圧ＶＰＯＧへの昇圧を図ることができる。
【０８０２】
また図８０（Ｂ）に示す電圧生成回路５９０３Ｅは、図８０（Ａ）に示す電圧生成回路
５９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２
１乃至Ｍ２５に置き換えた構成に相当する。図８０（Ｂ）に示す電圧生成回路５９０３Ｅ
は、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる
電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇
圧を図ることができる。
【０８０３】
なお電圧生成回路５９０３の変形例は、図７８（Ｂ）に示した電圧生成回路５９０５に
も適用可能である。この場合の回路図の構成を図８１（Ａ）乃至（Ｃ）、図８２（Ａ）、
（Ｂ）に示す。図８１（Ａ）に示す電圧生成回路５９０５Ａは、クロック信号ＣＬＫを与
えることによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥ
Ｇを得ることができる。また図８１（Ｂ）に示す電圧生成回路５９０５Ｂは、クロック信
号ＣＬＫを与えることによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧され
た電圧ＶＮＥＧを得ることができる。
【０８０４】
図８１（Ａ）乃至（Ｃ）、図８２（Ａ）、（Ｂ）に示す電圧生成回路５９０５Ａ乃至５
９０５Ｅでは、図７９（Ａ）乃至（Ｃ）、図８０（Ａ）、（Ｂ）に示す電圧生成回路５９
０３Ａ乃至５９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配
置を変更した構成に相当する。図８１（Ａ）乃至（Ｃ）、図８２（Ａ）、（Ｂ）に示す電
圧生成回路５９０５Ａ乃至５９０５Ｅは、電圧生成回路５９０３Ａ乃至５９０３Ｅと同様
に、効率的に電圧ＶＳＳから電圧ＶＮＥＧへの降圧を図ることができる。
【０８０５】
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を
内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を
削減できる。
【０８０６】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【０８０７】
（実施の形態１０）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置など
の半導体装置を含むＣＰＵの一例について説明する。
【０８０８】
＜ＣＰＵの構成＞
図８３に示す半導体装置５４００は、ＣＰＵコア５４０１、パワーマネージメントユニ
ット５４２１および周辺回路５４２２を有する。パワーマネージメントユニット５４２１
は、パワーコントローラ５４０２、およびパワースイッチ５４０３を有する。周辺回路５
４２２は、キャッシュメモリを有するキャッシュ５４０４、バスインターフェース（ＢＵ
Ｓ  Ｉ／Ｆ）５４０５、及びデバッグインターフェース（Ｄｅｂｕｇ  Ｉ／Ｆ）５４０６
を有する。ＣＰＵコア５４０１は、データバス５４２３、制御装置５４０７、ＰＣ（プロ
グラムカウンタ）５４０８、パイプラインレジスタ５４０９、パイプラインレジスタ５４
１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ）５４１１、及びレジスタ
ファイル５４１２を有する。ＣＰＵコア５４０１と、キャッシュ５４０４等の周辺回路５
４２２とのデータのやり取りは、データバス５４２３を介して行われる。
【０８０９】
半導体装置（セル）は、パワーコントローラ５４０２、制御装置５４０７をはじめ、多
くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することが
できる全ての論理回路に適用することができる。その結果、小型の半導体装置５４００を
提供できる。また、消費電力低減することが可能な半導体装置５４００を提供できる。ま
た、動作速度を向上することが可能な半導体装置５４００を提供できる。また、電源電圧
の変動を低減することが可能な半導体装置５４００を提供できる。
【０８１０】
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸
化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含む
トランジスタとを用い、該半導体装置（セル）を半導体装置５４００に適用することで、
小型の半導体装置５４００を提供できる。また、消費電力低減することが可能な半導体装
置５４００を提供できる。また、動作速度を向上することが可能な半導体装置５４００を
提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低
く抑えることができる。
【０８１１】
制御装置５４０７は、ＰＣ５４０８、パイプラインレジスタ５４０９、パイプラインレ
ジスタ５４１０、ＡＬＵ５４１１、レジスタファイル５４１２、キャッシュ５４０４、バ
スインターフェース５４０５、デバッグインターフェース５４０６、及びパワーコントロ
ーラ５４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプロ
グラムに含まれる命令をデコードし、実行する機能を有する。
【０８１２】
ＡＬＵ５４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
【０８１３】
キャッシュ５４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。
ＰＣ５４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。
なお、図８３では図示していないが、キャッシュ５４０４には、キャッシュメモリの動作
を制御するキャッシュコントローラが設けられている。
【０８１４】
パイプラインレジスタ５４０９は、命令データを一時的に記憶する機能を有するレジス
タである。
【０８１５】
レジスタファイル５４１２は、汎用レジスタを含む複数のレジスタを有しており、メイ
ンメモリから読み出されたデータ、またはＡＬＵ５４１１の演算処理の結果得られたデー
タ、などを記憶することができる。
【０８１６】
パイプラインレジスタ５４１０は、ＡＬＵ５４１１の演算処理に利用するデータ、また
はＡＬＵ５４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有する
レジスタである。
【０８１７】
バスインターフェース５４０５は、半導体装置５４００と半導体装置５４００の外部に
ある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェ
ース５４０６は、デバッグの制御を行うための命令を半導体装置５４００に入力するため
の信号の経路としての機能を有する。
【０８１８】
パワースイッチ５４０３は、半導体装置５４００が有する、パワーコントローラ５４０
２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つ
かのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、
パワースイッチ５４０３によって電源電圧の供給の有無が制御される。また、パワーコン
トローラ５４０２はパワースイッチ５４０３の動作を制御する機能を有する。
【０８１９】
上記構成を有する半導体装置５４００は、パワーゲーティングを行うことが可能である
。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
【０８２０】
まず、ＣＰＵコア５４０１が、電源電圧の供給を停止するタイミングを、パワーコント
ローラ５４０２のレジスタに設定する。次いで、ＣＰＵコア５４０１からパワーコントロ
ーラ５４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置５
４００内に含まれる各種レジスタとキャッシュ５４０４が、データの退避を開始する。次
いで、半導体装置５４００が有するパワーコントローラ５４０２以外の各種回路への電源
電圧の供給が、パワースイッチ５４０３により停止される。次いで、割込み信号がパワー
コントローラ５４０２に入力されることで、半導体装置５４００が有する各種回路への電
源電圧の供給が開始される。なお、パワーコントローラ５４０２にカウンタを設けておき
、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウン
タを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ５４０４が、デ
ータの復帰を開始する。次いで、制御装置５４０７における命令の実行が再開される。
【０８２１】
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一
つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を
停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の
削減を行うことができる。
【０８２２】
パワーゲーティングを行う場合、ＣＰＵコア５４０１や周辺回路５４２２が保持する情
報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可
能となり、省電力の効果が大きくなる。
【０８２３】
ＣＰＵコア５４０１や周辺回路５４２２が保持する情報を短期間に退避するためには、
フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可
能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できるこ
とが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップ
フロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む
酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、ト
ランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路や
ＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタ
が高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路や
ＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
【０８２４】
バックアップ可能なフリップフロップ回路の例について、図８４を用いて説明する。
【０８２５】
図８４に示す半導体装置５５００は、バックアップ可能なフリップフロップ回路の一例
である。半導体装置５５００は、第１の記憶回路５５０１と、第２の記憶回路５５０２と
、第３の記憶回路５５０３と、読み出し回路５５０４と、を有する。半導体装置５５００
には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２
は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電
位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５５００の構成例について説明する
ものとする。
【０８２６】
第１の記憶回路５５０１は、半導体装置５５００に電源電圧が供給されている期間にお
いて、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして
、半導体装置５５００に電源電圧が供給されている期間において、第１の記憶回路５５０
１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５５
０１は、半導体装置５５００に電源電圧が供給されていない期間においては、データを保
持することができない。すなわち、第１の記憶回路５５０１は、揮発性の記憶回路と呼ぶ
ことができる。
【０８２７】
第２の記憶回路５５０２は、第１の記憶回路５５０１に保持されているデータを読み込
んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５５０３は、第２の記
憶回路５５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能
を有する。読み出し回路５５０４は、第２の記憶回路５５０２または第３の記憶回路５５
０３に保持されたデータを読み出して第１の記憶回路５５０１に記憶する（あるいは復帰
する）機能を有する。
【０８２８】
特に、第３の記憶回路５５０３は、半導体装置５５００に電源電圧が供給されてない期
間においても、第２の記憶回路５５０２に保持されているデータを読み込んで記憶する（
あるいは退避する）機能を有する。
【０８２９】
図８４に示すように、第２の記憶回路５５０２はトランジスタ５５１２と容量素子５５
１９とを有する。第３の記憶回路５５０３はトランジスタ５５１３と、トランジスタ５５
１５と、容量素子５５２０とを有する。読み出し回路５５０４はトランジスタ５５１０と
、トランジスタ５５１８と、トランジスタ５５０９と、トランジスタ５５１７と、を有す
る。
【０８３０】
トランジスタ５５１２は、第１の記憶回路５５０１に保持されているデータに応じた電
荷を、容量素子５５１９に充放電する機能を有する。トランジスタ５５１２は、第１の記
憶回路５５０１に保持されているデータに応じた電荷を容量素子５５１９に対して高速に
充放電できることが望ましい。具体的には、トランジスタ５５１２が、結晶性を有するシ
リコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領
域に含むことが望ましい。
【０８３１】
トランジスタ５５１３は、容量素子５５１９に保持されている電荷に従って導通状態ま
たは非導通状態が選択される。トランジスタ５５１５は、トランジスタ５５１３が導通状
態であるときに、配線５５４４の電位に応じた電荷を容量素子５５２０に充放電する機能
を有する。トランジスタ５５１５は、オフ電流が著しく小さいことが望ましい。具体的に
は、トランジスタ５５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸
化物）をチャネル形成領域に含むことが望ましい。
【０８３２】
各素子の接続関係を具体的に説明すると、トランジスタ５５１２のソース及びドレイン
の一方は、第１の記憶回路５５０１に接続されている。トランジスタ５５１２のソース及
びドレインの他方は、容量素子５５１９の一方の電極、トランジスタ５５１３のゲート、
及びトランジスタ５５１８のゲートに接続されている。容量素子５５１９の他方の電極は
、配線５５４２に接続されている。トランジスタ５５１３のソース及びドレインの一方は
、配線５５４４に接続されている。トランジスタ５５１３のソース及びドレインの他方は
、トランジスタ５５１５のソース及びドレインの一方に接続されている。トランジスタ５
５１５のソース及びドレインの他方は、容量素子５５２０の一方の電極、及びトランジス
タ５５１０のゲートに接続されている。容量素子５５２０の他方の電極は、配線５５４３
に接続されている。トランジスタ５５１０のソース及びドレインの一方は、配線５５４１
に接続されている。トランジスタ５５１０のソース及びドレインの他方は、トランジスタ
５５１８のソース及びドレインの一方に接続されている。トランジスタ５５１８のソース
及びドレインの他方は、トランジスタ５５０９のソース及びドレインの一方に接続されて
いる。トランジスタ５５０９のソース及びドレインの他方は、トランジスタ５５１７のソ
ース及びドレインの一方、及び第１の記憶回路５５０１に接続されている。トランジスタ
５５１７のソース及びドレインの他方は、配線５５４０に接続されている。また、図８４
においては、トランジスタ５５０９のゲートは、トランジスタ５５１７のゲートと接続さ
れているが、トランジスタ５５０９のゲートは、必ずしもトランジスタ５５１７のゲート
と接続されていなくてもよい。
【０８３３】
トランジスタ５５１５に先の実施の形態で例示したトランジスタを適用することができ
る。トランジスタ５５１５のオフ電流が小さいために、半導体装置５５００は、長期間電
源供給なしに情報を保持することができる。トランジスタ５５１５のスイッチング特性が
良好であるために、半導体装置５５００は、高速のバックアップとリカバリを行うことが
できる。
【０８３４】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【０８３５】
（実施の形態１１）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品
について説明する。
【０８３６】
＜半導体ウエハ、チップ＞
図８５（Ａ）は、ダイシング処理が行なわれる前の基板５７１１の上面図を示している
。基板５７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いる
ことができる。基板５７１１上には、複数の回路領域５７１２が設けられている。回路領
域５７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメー
ジセンサなどを設けることができる。
【０８３７】
複数の回路領域５７１２は、それぞれが分離領域５７１３に囲まれている。分離領域５
７１３と重なる位置に分離線（「ダイシングライン」ともいう。）５７１４が設定される
。分離線５７１４に沿って基板５７１１を切断することで、回路領域５７１２を含むチッ
プ５７１５を基板５７１１から切り出すことができる。図８５（Ｂ）にチップ５７１５の
拡大図を示す。
【０８３８】
また、分離領域５７１３に導電層や半導体層を設けてもよい。分離領域５７１３に導電
層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング
工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、
削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた
純水を切削部に流しながら行なわれる。分離領域５７１３に導電層や半導体層を設けるこ
とで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低
減することができる。また、半導体装置の生産性を高めることができる。
【０８３９】
分離領域５７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２
ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。こ
のような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳ
Ｄによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
【０８４０】
＜電子部品＞
チップ５７１５を電子部品に適用する例について、図８６を用いて説明する。なお、電
子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り
出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
【０８４１】
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と
該半導体装置以外の部品が組み合わされて完成する。
【０８４２】
図８６（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程におい
て上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面
（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステッ
プＳ５７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、
電子部品の小型化を図ることができる。
【０８４３】
次に、素子基板を複数のチップ（チップ５７１５）に分離する「ダイシング工程」を行
う（ステップＳ５７２２）。そして、分離したチップを個々ピックアップしてリードフレ
ーム上に接合する「ダイボンディング工程」を行う（ステップＳ５７２３）。ダイボンデ
ィング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによ
る接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてイ
ンターポーザ基板上にチップを接合してもよい。
【０８４４】
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電
気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ５７２４）。金属の細
線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボン
ディングや、ウェッジボンディングを用いることができる。
【０８４５】
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モ
ールド工程）」が施される（ステップＳ５７２５）。封止工程を行うことで電子部品の内
部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを
機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）
を低減することができる。
【０８４６】
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ス
テップＳ５７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装す
る際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工
する「成形工程」を行なう（ステップＳ５７２７）。
【０８４７】
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行な
う（ステップＳ５７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査
工程」（ステップＳ５７２９）を経て、電子部品が完成する。
【０８４８】
また、完成した電子部品の斜視模式図を図８６（Ｂ）に示す。図８６（Ｂ）では、電子
部品の一例として、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）の斜視模式図を示し
ている。図８６（Ｂ）に示す電子部品５７５０は、リード５７５５および半導体装置５７
５３を示している。半導体装置５７５３としては、上記実施の形態に示した半導体装置な
どを用いることができる。
【０８４９】
図８６（Ｂ）に示す電子部品５７５０は、例えばプリント基板５７５２に実装される。
このような電子部品５７５０が複数組み合わされて、それぞれがプリント基板５７５２上
で電気的に接続されることで電子部品が実装された基板（実装基板５７５４）が完成する
。完成した実装基板５７５４は、電子機器などに用いられる。
【０８５０】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いること
ができる。
【０８５１】
（実施の形態１２）
本実施の形態では、上記実施の形態で説明した半導体装置の用途について説明する。上
記実施の形態で説明した半導体装置は、高温環境での使用に耐えられる電子デバイスに適
用することが好ましい。例えば、コンピュータ等の画像を表示しうるディスプレイなどの
電子機器のバッテリーの保護回路の他、電磁調理器または固定電源の電力で駆動する乗物
類（自転車等）等に設けるバッテリーの保護回路として使用することができる。
【０８５２】
図８７を参照して、保護回路として機能する半導体装置を備えた応用例の一例について
説明する。
【０８５３】
図８７（Ａ）は、保護回路として機能する半導体装置を備えた応用例として、電磁調理
器１９００を示している。電磁調理器１９００は、コイル部１９０１に電流を流すことに
よって生じる電磁誘導を利用して調理器等に加熱するものである。また電磁調理器１９０
０は、コイル部１９０１に流す電流を供給するためのバッテリー１９０２、保護回路とし
て機能する半導体装置１９０３、及びバッテリー１９０２を充電するための太陽電池１９
０４を有する。なお図８７（Ａ）では、バッテリー１９０２を充電するための手段として
太陽電池１９０４を示したが他の手段で充電する構成でもよい。保護回路として機能する
半導体装置１９０３は、高温環境であっても、バッテリー１９０２への過電圧の印加を低
減できる。加えて、保護回路の機能が非動作時に流れるオフ電流が極めて低いため、低消
費電力化を図ることができる。
【０８５４】
図８７（Ｂ）は、保護回路として機能する半導体装置を備えた応用例として、電動自転
車１９１０を示している。電動自転車１９１０は、モーター部１９１１に電流を流すこと
によって動力を得るものである。また電動自転車１９１０は、モーター部１９１１に流す
電流を供給するためのバッテリー１９１２、及び保護回路として機能する半導体装置１９
１３を有する。なお図８７（Ｂ）では、バッテリー１９１２を充電するための手段として
特に図示しないが、別途発電機等を設けて充電する構成でもよい。保護回路として機能す
る半導体装置１９１３は、高温環境であっても、充電時におけるバッテリー１９１２への
過電圧の印加を低減できる。加えて、保護回路の機能が非動作時に流れるオフ電流が極め
て低いため、低消費電力化を図ることができる。なお、図８７（Ｂ）ではペダルを図示し
たが、なくてもよい。
【０８５５】
図８７（Ｃ）は、保護回路として機能する半導体装置を備えた応用例として、電気自動
車１９２０を示している。電気自動車１９２０は、モーター部１９２１に電流を流すこと
によって動力を得るものである。また電気自動車１９２０は、モーター部１９２１に流す
電流を供給するためのバッテリー１９２２、及び保護回路として機能する半導体装置１９
２３を有する。なお図８７（Ｃ）では、バッテリー１９２２を充電するための手段として
特に図示しないが、別途発電機等を設けて充電する構成でもよい。保護回路として機能す
る半導体装置１９２３は、高温環境であっても、充電時におけるバッテリー１９２２への
過電圧の印加を低減できる。加えて、保護回路の機能が非動作時に流れるオフ電流が極め
て低いため、低消費電力化を図ることができる。
【０８５６】
なお、本実施の形態において、各々の図で述べた内容は、別の実施の形態で述べた内容
に対して、適宜、組み合わせ、または置き換えなどを自由に行うことができる。
【実施例１】
【０８５７】
本実施例では、上記実施の形態に示す方法を用いて成膜したＩｎ−Ｇａ−Ｚｎ酸化物膜
（以下、ＩＧＺＯ膜と呼ぶ。）の観察と元素分析を行った結果について説明する。
【０８５８】
本実施例に係る試料では、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１）ターゲットを用いたスパッタリング法により、膜厚１００ｎｍを狙ってガラ
ス基板上にＩＧＺＯ膜を成膜した。ＩＧＺＯ膜の成膜は、アルゴンガス１８０ｓｃｃｍ及
び酸素ガス２０ｓｃｃｍを含む雰囲気で圧力を０．６Ｐａに制御し、基板温度を室温とし
、２．５ｋＷの交流電力を印加して行った。
【０８５９】
作製した試料のＩＧＺＯ膜について、ＨＡＡＤＦ−ＳＴＥＭ像の観察と、ＥＤＸを用い
た測定を行った。ＨＡＡＤＦ−ＳＴＥＭ像の撮影とＥＤＸ測定は、日本電子株式会社製原
子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム
径約０．１ｎｍφの電子線を照射して行った。
【０８６０】
また、ＥＤＸ測定では、元素分析装置としてエネルギー分散型Ｘ線分析装置ＪＥＤ−２
３００Ｔを用いた。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用い
た。
【０８６１】
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する
試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得
る。本実施例では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、
Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷
移に帰属させ、各点におけるそれぞれの原子の比率を算出した。これを試料の分析対象領
域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ること
ができる。
【０８６２】
試料のＩＧＺＯ膜における、ＨＡＡＤＦ−ＳＴＥＭ像とＥＤＸマッピングを図８８及び
図８９に示す。図８８は、ＩＧＺＯ膜の平面のＨＡＡＤＦ−ＳＴＥＭ像及びＥＤＸマッピ
ングであり、図８９は、ＩＧＺＯ膜の断面のＨＡＡＤＦ−ＳＴＥＭ像及びＥＤＸマッピン
グである。図８８（Ａ）及び図８９（Ａ）は、試料のＨＡＡＤＦ−ＳＴＥＭ像である。ま
た、図８８（Ｂ）及び図８９（Ｂ）はＯ原子のＥＤＸマッピングであり、図８８（Ｃ）及
び図８９（Ｃ）はＺｎ原子のＥＤＸマッピングであり、図８８（Ｄ）及び図８９（Ｄ）は
Ｇａ原子のＥＤＸマッピングであり、図８８（Ｅ）及び図８９（Ｅ）はＩｎ原子のＥＤＸ
マッピングである。なお、図８８及び図８９のＨＡＡＤＦ−ＳＴＥＭ像とＥＤＸマッピン
グの倍率は７２０万倍である。
【０８６３】
また、図８８（Ｂ）乃至図８８（Ｅ）、及び図８９（Ｂ）乃至図８９（Ｅ）に示すＥＤ
Ｘマッピングの上側に位置するバーは、ＩＧＺＯ膜の各点における各原子の比率［ａｔｏ
ｍｉｃ％］を示している。
【０８６４】
図８８及び図８９に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、
ＩＧＺＯ膜において各原子が分布を持って存在している様子が見て取れる。ここで、図８
８（Ｂ）乃至図８８（Ｅ）に示す枠１Ａと枠１Ｂ、及び図８９（Ｂ）乃至図８９（Ｅ）に
示す枠２Ａと枠２Ｂに注目する。
【０８６５】
図８８（Ｅ）及び図８９（Ｅ）では枠１Ａ及び枠２Ａは相対的に明るい領域を多く含み
、枠１Ｂ及び枠２Ｂは相対的に暗い領域を多く含む。つまり、枠１Ａ及び枠２ＡはＩｎ原
子が相対的に多い領域であり、枠１Ｂ及び枠２ＢはＩｎ原子が相対的に少ない領域である
。図８８（Ｅ）及び図８９（Ｅ）で、相対的に明るい領域は上記実施の形態に示す領域Ａ
１に相当し、相対的に暗い領域は上記実施の形態に示す領域Ｂ１に相当する。
【０８６６】
図８８（Ｄ）及び図８９（Ｄ）では、図８８（Ｅ）及び図８９（Ｅ）と対照的に、枠１
Ａ及び枠２Ａは相対的に暗い領域を多く含み、枠１Ｂ及び枠２Ｂは相対的に明るい領域を
多く含む。つまり、枠１Ａ及び枠２ＡはＧａ原子が相対的に少ない領域であり、枠１Ｂ及
び枠２ＢはＧａ原子が相対的に多い領域である。このように、Ｉｎ原子が相対的に多い領
域ではＧａ原子が相対的に少なく、Ｉｎ原子が相対的に少ない領域ではＧａ原子が相対的
に多い傾向が見られる。よって、図８８（Ｄ）及び図８９（Ｄ）で相対的に明るい領域は
上記実施の形態に示す領域Ｂ１に概略対応し、相対的に暗い領域は上記実施の形態に示す
領域Ａ１に概略対応する。
【０８６７】
図８８（Ｃ）及び図８９（Ｃ）では、枠１Ｂ及び枠２Ｂは相対的に明るい領域を多く含
み、枠１Ａ及び枠２Ａは、枠１Ｂ及び枠２Ｂほどではないが明るい領域を含む。つまり、
枠１Ｂ及び枠２Ｂは相対的にＺｎ原子が多い領域であり、枠１Ａ及び枠２Ａは、枠１Ｂ及
び枠２ＢほどではないがＺｎ原子が含まれる領域である。
【０８６８】
また、同様に図８８（Ｂ）及び図８９（Ｂ）について見ると、枠１Ａ、枠１Ｂ、枠２Ａ
及び枠２Ｂは、相対的に酸素原子が多い領域であることが分かる。
【０８６９】
このように、ＩＧＺＯ膜の領域Ａ１は、Ｉｎ原子、Ｏ原子を多く含み、領域Ｂ１ほどで
はないが、Ｚｎ原子を含む領域である。このことから、領域Ａ１は、例えば、インジウム
、インジウム酸化物、Ｉｎ−Ｚｎ酸化物などを多く含むことが示唆される。よって、領域
Ａ１は、領域Ｂ１より導電性が高い領域として機能するので、トランジスタの電界効果移
動度の増大及びオン電流の増加に寄与する。
【０８７０】
ここで、図８８（Ｅ）及び図８９（Ｅ）に示す領域Ａ１に注目すると、領域Ａ１に複数
の粒状の部分が見られる。当該粒状の部分は、径の大きさが０．５ｎｍ以上１．５ｎｍ以
下のサイズで観察される。領域Ａ１は、複数の粒状の部分がそれぞれ互いに繋がって形成
されているように見える。このように、領域Ａ１は、クラウド状に広がって形成されてい
る。領域Ａ１に含まれる粒状の部分が上記実施の形態に示す領域Ａ１のクラスタに対応す
る。
【０８７１】
また、ＩＧＺＯ膜の領域Ｂ１は、Ｇａ原子、Ｚｎ原子、及びＯ原子を多く含み、領域Ａ
１ほどではないが、Ｉｎ原子を含む領域である。このことから、領域Ｂ１は、例えば、Ｉ
ｎ−Ｇａ−Ｚｎ酸化物などを多く含むことが示唆される。よって、領域Ｂ１は、領域Ａ１
より半導体性が高い領域として機能するので、トランジスタのスイッチング特性に寄与す
る。
【０８７２】
ここで、図８８（Ｄ）及び図８９（Ｄ）に示す領域Ｂ１に対応する領域に注目すると、
領域Ｂ１に複数の粒状の部分が見られる。領域Ｂ１も、複数の粒状の部分がそれぞれ互い
に繋がって形成されているように見える。このように、領域Ｂ１も、クラウド状に広がっ
て形成されている。領域Ｂ１に含まれる粒状の部分が上記実施の形態に示す領域Ｂ１のク
ラスタに対応する。
【０８７３】
このように、本実施例で作製した試料のＩＧＺＯ膜は、Ｉｎ−ｒｉｃｈな領域Ａ１とＩ
ｎ−ｐｏｏｒな領域Ｂ１が形成された、複合酸化物半導体である。領域Ａ１がトランジス
タのオン電流及び電界効果移動度に寄与し、領域Ｂ１がトランジスタのスイッチング特性
に寄与するため、当該複合酸化物半導体を用いることで、オン電流が大きく、高移動度で
あり、Ｓ値が小さい、電気特性を有するトランジスタを作製することができる。
【０８７４】
本実施例は、少なくともその一部を本明細書中に記載する実施の形態、または他の実施
例と適宜組み合わせて実施することができる。
【実施例２】
【０８７５】
本実施例では、実施の形態１に示す試料Ｓ１Ａと異なる試料（試料Ｓ２）を作製し、試
料Ｓ２のＩｄ−Ｖｇ特性を評価した。
【０８７６】
本実施例で作製した試料Ｓ２は、試料Ｓ１Ａと酸化物半導体膜１０８の成膜条件が異な
り、それ以外の条件については、試料Ｓ１Ａと同様とした。
【０８７７】
試料Ｓ２の酸化物半導体膜の成膜条件としては、基板温度を室温（２５℃）として、流
量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装
置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛と
を有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、
２．５ｋｗの交流電力を印加することで形成した。本実施例では、酸化物半導体膜の成膜
時における酸素流量比は３０％とした。
【０８７８】
次に、上記作製した試料Ｓ２のトランジスタのＩｄ−Ｖｇ特性を測定した。なお、トラ
ンジスタのＩｄ−Ｖｇ特性の測定条件としては、実施の形態１に示す試料Ｓ１Ａと同じと
した。
【０８７９】
図９０に、試料Ｓ２のＩｄ−Ｖｇ特性結果を示す。なお、図９０において、第１縦軸が
Ｉｄ（Ａ）を、第２縦軸が電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、横軸がＶｇ（
Ｖ）を、それぞれ表す。なお、電界効果移動度については、Ｖｄ＝２０Ｖで測定した際の
値である。
【０８８０】
図９０に示すように、本発明の一態様の半導体装置であるトランジスタは、良好な電気
特性を有する。ここで、図９０に示すトランジスタの特性を表７に示す。
【０８８１】
【表７】
2020205437.tif 000025
【０８８２】
表７に示すように、試料Ｓ２は、トランジスタのゲート電圧が０Ｖより大きく１０Ｖ以
下の範囲での電界効果移動度の最大値が、４０ｃｍ２／Ｖｓ以上１５０ｃｍ２／Ｖｓ未満
である第１の領域と、しきい値電圧が、−１Ｖ以上１Ｖ以下である第２の領域と、Ｓ値が
、０．３Ｖ／ｄｅｃａｄｅ未満である第３の領域と、オフ電流が、１×１０−１２Ａ／ｃ
ｍ２未満である第４の領域と、を有し、トランジスタの電界効果移動度の最大値をμＦＥ
（ｍａｘ）として表し、トランジスタのゲート電圧が２Ｖの電界効果移動度の値をμＦＥ
（Ｖｇ＝２Ｖ）として表した場合、μＦＥ（ｍａｘ）／μＦＥ（Ｖｇ＝２Ｖ）が１以上１
．５未満となる。
【０８８３】
上記のトランジスタの特性としては、実施の形態１に説明の複合酸化物半導体、または
Ｃ／ＩＧＺＯを用いることで得られる。複合酸化物半導体、またはＣ／ＩＧＺＯをトラン
ジスタの半導体層に用いることで、キャリア移動度が高い機能と、スイッチング特性が良
好である機能と、を同時に兼ね備えることが実現できる。
【０８８４】
本実施例は、少なくともその一部を本明細書中に記載する実施の形態、または他の実施
例と適宜組み合わせて実施することができる。
【符号の説明】
【０８８５】
Ａ１    領域
Ａ２    領域
Ｂ１    領域
Ｂ２    領域
８２    絶縁膜
８４    絶縁膜
８６    絶縁膜
８８    酸化物半導体膜
９０    構造体
１００Ａ    トランジスタ
１００Ｂ    トランジスタ
１００Ｃ    トランジスタ
１００Ｄ    トランジスタ
１００Ｅ    トランジスタ
１００Ｆ    トランジスタ
１００Ｇ    トランジスタ
１００Ｈ    トランジスタ
１００Ｊ    トランジスタ
１０２    基板
１０４    絶縁膜
１０６    導電膜
１０８    酸化物半導体膜
１０８＿１    酸化物半導体膜
１０８＿２    酸化物半導体膜
１０８＿３    酸化物半導体膜
１０８ｄ    ドレイン領域
１０８ｆ    領域
１０８ｉ    チャネル領域
１０８ｓ    ソース領域
１１０    絶縁膜
１１２    導電膜
１１２＿１    導電膜
１１２＿２    導電膜
１１６    絶縁膜
１１８    絶縁膜
１２０ａ    導電膜
１２０ｂ    導電膜
１２２    絶縁膜
１４１ａ    開口部
１４１ｂ    開口部
１４３    開口部
３００Ａ    トランジスタ
３００Ｂ    トランジスタ
３００Ｃ    トランジスタ
３００Ｄ    トランジスタ
３００Ｅ    トランジスタ
３００Ｆ    トランジスタ
３００Ｇ    トランジスタ
３０２    基板
３０４    導電膜
３０６    絶縁膜
３０７    絶縁膜
３０８    酸化物半導体膜
３０８＿１    酸化物半導体膜
３０８＿２    酸化物半導体膜
３０８＿３    酸化物半導体膜
３１２ａ    導電膜
３１２ｂ    導電膜
３１２ｃ    導電膜
３１４    絶縁膜
３１６    絶縁膜
３１８    絶縁膜
３２０ａ    導電膜
３２０ｂ    導電膜
３４１ａ    開口部
３４１ｂ    開口部
３４２ａ    開口部
３４２ｂ    開口部
３４２ｃ    開口部
３５１    開口部
３５２ａ    開口部
３５２ｂ    開口部
５０１    画素回路
５０２    画素部
５０４    駆動回路部
５０４ａ    ゲートドライバ
５０４ｂ    ソースドライバ
５０６    保護回路
５０７    端子部
５５０    トランジスタ
５５２    トランジスタ
５５４    トランジスタ
５６０    容量素子
５６２    容量素子
５７０    液晶素子
５７２    発光素子
７００    表示装置
７０１    基板
７０２    画素部
７０４    ソースドライバ回路部
７０５    基板
７０６    ゲートドライバ回路部
７０８    ＦＰＣ端子部
７１０    信号線
７１１    配線部
７１２    シール材
７１６    ＦＰＣ
７３０    絶縁膜
７３２    封止膜
７３４    絶縁膜
７３６    着色膜
７３８    遮光膜
７５０    トランジスタ
７５２    トランジスタ
７６０    接続電極
７７０    平坦化絶縁膜
７７２    導電膜
７７３    絶縁膜
７７４    導電膜
７７５    液晶素子
７７６    液晶層
７７８    構造体
７８０    異方性導電膜
７８２    発光素子
７８３    液滴吐出装置
７８４    液滴
７８５    層
７８６    ＥＬ層
７８８    導電膜
７９０    容量素子
７９１    タッチパネル
７９２    絶縁膜
７９３    電極
７９４    電極
７９５    絶縁膜
７９６    電極
７９７    絶縁膜
１４００    液滴吐出装置
１４０２    基板
１４０３    液滴吐出手段
１４０４    撮像手段
１４０５    ヘッド
１４０６    点線
１４０７    制御手段
１４０８    記憶媒体
１４０９    画像処理手段
１４１０    コンピュータ
１４１１    マーカー
１４１２    ヘッド
１４１３    材料供給源
１４１４    材料供給源
１９００    電磁調理器
１９０１    コイル部
１９０２    バッテリー
１９０３    半導体装置
１９０４    太陽電池
１９１０    電動自転車
１９１１    モーター部
１９１２    バッテリー
１９１３    半導体装置
１９２０    電気自動車
１９２１    モーター部
１９２２    バッテリー
１９２３    半導体装置
２１９０    プラズマ
２１９２    陽イオン
２１９４    スパッタ粒子
２１９６    クラスタ
２１９８    クラスタ
２５００ａ    ターゲット
２５００ｂ    ターゲット
２５０１    成膜室
２５０２ａ    領域
２５０４ａ    領域
２５１０ａ    バッキングプレート
２５１０ｂ    バッキングプレート
２５２０    ターゲットホルダ
２５２０ａ    ターゲットホルダ
２５２０ｂ    ターゲットホルダ
２５３０ａ    マグネットユニット
２５３０ｂ    マグネットユニット
２５３０Ｎ１    マグネット
２５３０Ｎ２    マグネット
２５３０Ｓ    マグネット
２５３２    マグネットホルダ
２５４２    部材
２５６０    基板
２５７０    基板ホルダ
２５８０ａ    磁力線
２５８０ｂ    磁力線
３００１    配線
３００２    配線
３００３    配線
３００４    配線
３００５    配線
３００６    配線
３１００    容量素子
３１１２    導電体
３１１６    導電体
３１３０    絶縁体
３１３２    絶縁体
３１３４    絶縁体
３１５０    絶縁体
３２００    トランジスタ
３２０５    導電体
３２１０    絶縁体
３２１２    絶縁体
３２１６    絶縁体
３２１８    導電体
３２２４    絶縁体
３２７２    絶縁体
３２８０    絶縁体
３２８２    絶縁体
３２８４    絶縁体
３２８５    導電体
３３００    トランジスタ
３３１１    基板
３３１２    半導体領域
３３１４    絶縁体
３３１６    導電体
３３１８ａ    低抵抗領域
３３１８ｂ    低抵抗領域
３３２０    絶縁体
３３２２    絶縁体
３３２４    絶縁体
３３２６    絶縁体
３３２８    導電体
３３３０    導電体
３３５０    絶縁体
３３５２    絶縁体
３３５４    絶縁体
３３５６    導電体
３３５８    絶縁体
３４００    トランジスタ
４００１    配線
４００３    配線
４００５    配線
４００６    配線
４００７    配線
４００８    配線
４００９    配線
４０２１    層
４０２３    層
４１００    トランジスタ
４２００    トランジスタ
４３００    トランジスタ
４４００    トランジスタ
４５００    容量素子
４６００    容量素子
５４００    半導体装置
５４０１    ＣＰＵコア
５４０２    パワーコントローラ
５４０３    パワースイッチ
５４０４    キャッシュ
５４０５    バスインターフェース
５４０６    デバッグインターフェース
５４０７    制御装置
５４０８    ＰＣ
５４０９    パイプラインレジスタ
５４１０    パイプラインレジスタ
５４１１    ＡＬＵ
５４１２    レジスタファイル
５４２１    パワーマネージメントユニット
５４２２    周辺回路
５４２３    データバス
５５００    半導体装置
５５０１    記憶回路
５５０２    記憶回路
５５０３    記憶回路
５５０４    回路
５５０９    トランジスタ
５５１０    トランジスタ
５５１２    トランジスタ
５５１３    トランジスタ
５５１５    トランジスタ
５５１７    トランジスタ
５５１８    トランジスタ
５５１９    容量素子
５５２０    容量素子
５５４０    配線
５５４１    配線
５５４２    配線
５５４３    配線
５５４４    配線
５７１１    基板
５７１２    回路領域
５７１３    分離領域
５７１４    分離線
５７１５    チップ
５７５０    電子部品
５７５２    プリント基板
５７５３    半導体装置
５７５４    実装基板
５７５５    リード
５８００    インバータ
５８１０    ＯＳトランジスタ
５８２０    ＯＳトランジスタ
５８３１    信号波形
５８３２    信号波形
５８４０    破線
５８４１    実線
５８５０    ＯＳトランジスタ
５８６０    ＣＭＯＳインバータ
５９００    半導体装置
５９０１    電源回路
５９０２    回路
５９０３    電圧生成回路
５９０３Ａ    電圧生成回路
５９０３Ｂ    電圧生成回路
５９０３Ｃ    電圧生成回路
５９０３Ｄ    電圧生成回路
５９０３Ｅ    電圧生成回路
５９０４    回路
５９０５    電圧生成回路
５９０５Ａ    電圧生成回路
５９０６    回路
５９１１    トランジスタ
５９１２    トランジスタ
５９１２Ａ    トランジスタ
５９１２Ｂ    トランジスタ
５９２１    制御回路
５９２２    トランジスタ
７０００    表示モジュール
７００１    上部カバー
７００２    下部カバー
７００３    ＦＰＣ
７００４    タッチパネル
７００５    ＦＰＣ
７００６    表示パネル
７００７    バックライト
７００８    光源
７００９    フレーム
７０１０    プリント基板
７０１１    バッテリ
８０００    カメラ
８００１    筐体
８００２    表示部
８００３    操作ボタン
８００４    シャッターボタン
８００６    レンズ
８１００    ファインダー
８１０１    筐体
８１０２    表示部
８１０３    ボタン
８２００    ヘッドマウントディスプレイ
８２０１    装着部
８２０２    レンズ
８２０３    本体
８２０４    表示部
８２０５    ケーブル
８２０６    バッテリ
８３００    ヘッドマウントディスプレイ
８３０１    筐体
８３０２    表示部
８３０４    固定具
８３０５    レンズ
９０００    筐体
９００１    表示部
９００３    スピーカ
９００５    操作キー
９００６    接続端子
９００７    センサ
９００８    マイクロフォン
９０５０    操作ボタン
９０５１    情報
９０５２    情報
９０５３    情報
９０５４    情報
９０５５    ヒンジ
９１００    テレビジョン装置
９１０１    携帯情報端末
９１０２    携帯情報端末
９１５０    テレビジョン装置
９１５１    筐体
９１５２    表示部
９１５３    スタンド
９１５４    リモコン操作機
９２００    携帯情報端末
９２０１    携帯情報端末
９２５０    ノート型パーソナルコンピュータ
９２５１    筐体
９２５２    表示部
９２５３    キーボード
９２５４    ポインティングデバイス
９３００    スロットマシン
９３０１    筐体
９３０２    センサ
９３０３    表示部
９３０４    スタートレバー
９３０５    ストップスイッチ
９３０６    センサ用光源
９４００    自動車
９４０１    車体
９４０２    車輪
９４０３    フロントガラス
９４０４    ライト
９４０５    フォグランプ
９４１０    表示部
９４１１    表示部
９４１２    表示部
９４１３    表示部
９４１４    表示部
９４１５    表示部
９４１６    表示部
９４１７    表示部
９５００    表示装置
９５０１    表示パネル
９５０２    表示領域
９５０３    領域
９５１１    軸部
９５１２    軸受部
９６００    デジタルサイネージ
９６０１    表示部
９６０２    筐体
９６０３    スピーカ
【図１】
2020205437.tif 000026
【図２】
2020205437.tif 000027
【図３】
2020205437.tif 000028
【図４】
2020205437.tif 000029
【図５】
2020205437.tif 000030
【図６】
2020205437.tif 000031
【図７】
2020205437.tif 000032
【図８】
2020205437.tif 000033
【図９】
2020205437.tif 000034
【図１０】
2020205437.tif 000035
【図１１】
2020205437.tif 000036
【図１２】
2020205437.tif 000037
【図１３】
2020205437.tif 000038
【図１４】
2020205437.tif 000039
【図１５】
2020205437.tif 000040
【図１６】
2020205437.tif 000041
【図１７】
2020205437.tif 000042
【図１８】
2020205437.tif 000043
【図１９】
2020205437.tif 000044
【図２０】
2020205437.tif 000045
【図２１】
2020205437.tif 000046
【図２２】
2020205437.tif 000047
【図２３】
2020205437.tif 000048
【図２４】
2020205437.tif 000049
【図２５】
2020205437.tif 000050
【図２６】
2020205437.tif 000051
【図２７】
2020205437.tif 000052
【図２８】
2020205437.tif 000053
【図２９】
2020205437.tif 000054
【図３０】
2020205437.tif 000055
【図３１】
2020205437.tif 000056
【図３２】
2020205437.tif 000057
【図３３】
2020205437.tif 000058
【図３４】
2020205437.tif 000059
【図３５】
2020205437.tif 000060
【図３６】
2020205437.tif 000061
【図３７】
2020205437.tif 000062
【図３８】
2020205437.tif 000063
【図３９】
2020205437.tif 000064
【図４０】
2020205437.tif 000065
【図４１】
2020205437.tif 000066
【図４２】
2020205437.tif 000067
【図４３】
2020205437.tif 000068
【図４４】
2020205437.tif 000069
【図４５】
2020205437.tif 000070
【図４６】
2020205437.tif 000071
【図４７】
2020205437.tif 000072
【図４８】
2020205437.tif 000073
【図４９】
2020205437.tif 000074
【図５０】
2020205437.tif 000075
【図５１】
2020205437.tif 000076
【図５２】
2020205437.tif 000077
【図５３】
2020205437.tif 000078
【図５４】
2020205437.tif 000079
【図５５】
2020205437.tif 000080
【図５６】
2020205437.tif 000081
【図５７】
2020205437.tif 000082
【図５８】
2020205437.tif 000083
【図５９】
2020205437.tif 000084
【図６０】
2020205437.tif 000085
【図６１】
2020205437.tif 000086
【図６２】
2020205437.tif 000087
【図６３】
2020205437.tif 000088
【図６４】
2020205437.tif 000089
【図６５】
2020205437.tif 000090
【図６６】
2020205437.tif 000091
【図６７】
2020205437.tif 000092
【図６８】
2020205437.tif 000093
【図６９】
2020205437.tif 000094
【図７０】
2020205437.tif 000095
【図７１】
2020205437.tif 000096
【図７２】
2020205437.tif 000097
【図７３】
2020205437.tif 000098
【図７４】
2020205437.tif 000099
【図７５】
2020205437.tif 000100
【図７６】
2020205437.tif 000101
【図７７】
2020205437.tif 000102
【図７８】
2020205437.tif 000103
【図７９】
2020205437.tif 000104
【図８０】
2020205437.tif 000105
【図８１】
2020205437.tif 000106
【図８２】
2020205437.tif 000107
【図８３】
2020205437.tif 000108
【図８４】
2020205437.tif 000109
【図８５】
2020205437.tif 000110
【図８６】
2020205437.tif 000111
【図８７】
2020205437.tif 000112
【図８８】
2020205437.tif 000113
【図８９】
2020205437.tif 000114
【図９０】
2020205437.tif 000115