(57)【要約】【課題】信頼性等を確保しつつ、かつ、製造時に層間絶縁層にクラックが生じることを抑制するヒューズ素子を提供する。また、当該ヒューズ素子を備える半導体装置を提供する。さらに、当該ヒューズの製造方法を提供する。【解決手段】配線部と、前記配線部の一方の端部と接する第１コンタクト部と、前記配線部の他方の端部と接する第２コンタクト部と、を備え、前記第１コンタクト部は、第１開口部を備え、前記第２コンタクト部は、第２開口部を備え、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、前記配線部の一部は、塊状の前記第１金属材料で満たされているヒューズ素子を用いる。【選択図】図２
2020205306.tif 000002
【特許請求の範囲】
【請求項１】
配線部と、
前記配線部の一方の端部と接する第１コンタクト部と、
前記配線部の他方の端部と接する第２コンタクト部と、を備え、
前記第１コンタクト部は、第１開口部を備え、
前記第２コンタクト部は、第２開口部を備え、
前記第１開口部は、第１金属材料を含む第１プラグが設けられており、
前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、
前記配線部の一部は、塊状の前記第１金属材料で満たされているヒューズ素子。
【請求項２】
前記配線部において、前記塊状の前記第１金属材料の両端の全体は前記配線部の材料と接している請求項１に記載のヒューズ素子。
【請求項３】
前記第１プラグは、さらに第２金属材料を備える請求項１又は２に記載のヒューズ素子。
【請求項４】
前記第１開口部において、前記第１金属材料は、前記第２金属材料を介して前記配線部と電気的に接続する請求項３に記載のヒューズ素子。
【請求項５】
前記第２金属材料は、前記第１金属材料より導電率が小さい請求項３又は４に記載のヒューズ素子。
【請求項６】
前記第１金属材料と前記配線部の材料との接触抵抗は、前記第２金属材料と前記配線部の材料との接触抵抗より大きい請求項３〜５のいずれか１項に記載のヒューズ素子。
【請求項７】
前記第１金属材料は、タングステンを含み、
前記第２金属材料は、チタンを含み、
前記配線部の材料は、シリコンを含む請求項３〜６のいずれか１項に記載のヒューズ素子。
【請求項８】
前記第１開口部は２つ以上あり、
前記第１コンタクト部が備える前記第１開口部の個数は、前記第２コンタクト部が備える前記第２開口部の個数より多い請求項１〜７のいずれか１項に記載のヒューズ素子。
【請求項９】
配線部を備える配線と、
前記配線上の層間絶縁層と、
前記配線部の一方の端部と接する第１コンタクト部と、
前記配線部の他方の端部と接する第２コンタクト部と、を備え、
前記第１コンタクト部は、前記層間絶縁層に設けられた第１開口部を備え、
前記第２コンタクト部は、前記層間絶縁層に設けられた第２開口部を備え、
前記第１開口部は、第１金属材料を含む第１プラグが設けられており、
前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、
前記配線部の一部は、塊状の前記第１金属材料で満たされている半導体装置。
【請求項１０】
前記配線部において、前記塊状の前記第１金属材料の両端の全体は前記配線部の材料と接している請求項９に記載の半導体装置。
【請求項１１】
前記第１プラグは、さらに第２金属材料を備える請求項９又は１０に記載の半導体装置。
【請求項１２】
前記第１開口部において、前記第１金属材料は、前記第２金属材料を介して前記配線部と電気的に接続する請求項１１に記載の半導体装置。
【請求項１３】
前記第２金属材料は、前記第１金属材料より導電率が小さい請求項１１又は１２に記載の半導体装置。
【請求項１４】
前記第１金属材料と前記配線の材料との接触抵抗は、前記第２金属材料と前記配線の材料との接触抵抗より大きい請求項１１〜１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記第１金属材料は、タングステンを含み、
前記第２金属材料は、チタンを含み、
前記配線部の材料は、シリコンを含む請求項１１〜１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記第１開口部は２つ以上あり、
前記第１コンタクト部が備える前記第１開口部の個数は、前記第２コンタクト部が備える前記第２開口部の個数より多い請求項９〜１５のいずれか１項に記載の半導体装置。
【請求項１７】
請求項９〜１５のいずれか１項に記載の半導体装置を備える記憶装置。
【請求項１８】
配線部を形成し、
前記配線部の一方の端部と接し、かつ、第１開口部を備える第１コンタクト部と、前記配線部の他方の端部と接し、かつ、第２開口部を備える第２コンタクト部と、を形成し、
前記第１開口部は、第１金属材料を含む第１プラグが設けられており、
前記第２開口部は、前記第１金属材料を含む第２プラグが設けられており、
前記第１コンタクト部から前記第２コンタクト部へ前記第１プラグ、前記配線部、及び前記第２プラグを介して電流を流し、前記第２プラグの一部の領域における前記第１金属材料の一部が塊状となって前記配線部の一部を満たし、前記第２プラグの一部の領域を配線部の材料が満たすヒューズ素子の製造方法。
【請求項１９】
前記配線部において、前記塊状の前記第１金属材料の両端の全体は前記配線部の材料と接している請求項１８に記載のヒューズ素子の製造方法。
【請求項２０】
前記第１開口部において、さらに前記第１金属材料と前記配線部との間に挟まれるよう第２金属材料を備える請求項１８又は１９に記載のヒューズ素子の製造方法。
【請求項２１】
前記第１金属材料は、タングステンを含み、
前記第２金属材料は、チタンを含み、
前記配線部の材料は、シリコンを含む請求項２０に記載のヒューズ素子の製造方法。
【請求項２２】
前記第１開口部は２つ以上あり、
前記第１コンタクト部が備える前記第１開口部の個数は、前記第２コンタクト部が備える前記第２開口部の個数より多い請求項１８〜２１のいずれか１項に記載のヒューズ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本実施形態は、ヒューズ素子、半導体装置、およびヒューズ素子の製造方法に関する。
【背景技術】
【０００２】
ＣＭＯＳ集積回路などを含む記憶装置などの半導体装置は多数の素子を有しており、製造工程中におけるさまざまな要因によって一部の回路や記憶装置内のメモリセルが正常に動作しないことがある。このような状態になると、一部の回路や記憶装置内のメモリセルの動作不良により半導体装置全体が不良品となってしまい、歩留まりが低下し、製造コストの増加を招いてしまう。この問題の対策として、動作不良状態になっている一部の回路や記憶装置内のメモリセルをバックアップ用の予備の回路やメモリセルに切り換えることで不良品を適切な動作を行うようにリペアすることが行われている。
【０００３】
上記のような半導体装置のリペアは、あらかじめ複数のエレクトリカルヒューズ素子（Ｅヒューズ素子、または単にヒューズ素子ともいう）を備えた回路を半導体装置に設けておき、ヒューズ素子を切断することにより行われている。
【０００４】
ヒューズ素子を切断する方法としては、例えば、特定の電流を流すことでエレクトロマイグレーションとピンチ効果を発生されて確実にシューズを切断する方法や、ポリシリコン層上に配置されたシリサイド層を通じてヒューズ素子の一端から他端に電流を流し、シリサイド層が加熱されることでシリサイド凝集層を形成し、ヒューズ素子の抵抗を増大させる方法などが挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−２２２６９１号公報
【特許文献２】特表平１１−５１２８７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、ポリシリコン層に大電流を流す必要があるため、当該電流によりポリシリコン層を溶断する際にピンチ効果が生じ、その影響によりヒューズ素子を覆う層間絶縁層にクラックが生じることがある。熱処理工程等によりクラックを進行させる傾向があり、ヒューズ素子を含む半導体装置の信頼性等に悪影響を及ぼす恐れがあった。
【０００７】
また、シリサイド凝集層を形成し、ヒューズ素子の抵抗を増大させる方法では、シリサイド層を用いてヒューズ素子を形成しているが、ヒューズ素子部分の抵抗は数十倍程度の上昇に留まり、ヒューズ素子自体の切断が判断しにくい問題があった。
【０００８】
本実施形態は、信頼性等を確保しつつ、かつ、製造時に層間絶縁層にクラックが生じることを抑制するヒューズ素子を提供する。また、本実施の他の形態は、当該ヒューズ素子を備える半導体装置を提供する。さらに、本実施の他の形態は、当該ヒューズの製造方法を提供する。
【課題を解決するための手段】
【０００９】
本実施形態の一態様は、配線部と、前記配線部の一方の端部と接する第１コンタクト部と、前記配線部の他方の端部と接する第２コンタクト部と、を備え、前記第１コンタクト部は、第１開口部を備え、前記第２コンタクト部は、第２開口部を備え、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、前記配線部の一部は、塊状の前記第１金属材料で満たされているヒューズ素子である。
【００１０】
また、本実施形態の他の一態様は、配線部を備える配線と、前記配線上の層間絶縁層と、前記配線部の一方の端部と接する第１コンタクト部と、前記配線部の他方の端部と接する第２コンタクト部と、を備え、前記第１コンタクト部は、前記層間絶縁層に設けられた第１開口部を備え、前記第２コンタクト部は、前記層間絶縁層に設けられた第２開口部を備え、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、前記配線部の一部は、塊状の前記第１金属材料で満たされている半導体装置である。
【００１１】
また、本実施形態の他の一態様は、上記の半導体装置を備える記憶装置である。
【００１２】
また、本実施形態の他の一態様は、配線部を形成し、前記配線部の一方の端部と接し、かつ、第１開口部を備える第１コンタクト部と、前記配線部の他方の端部と接し、かつ、第２開口部を備える第２コンタクト部と、を形成し、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料を含む第２プラグが設けられており、前記第１コンタクト部から前記第２コンタクト部へ前記第１プラグ、前記配線部、及び前記第２プラグを介して電流を流し、前記第２プラグの一部の領域における前記第１金属材料の一部が塊状となって前記配線部の一部を満たし、前記第２プラグの一部の領域を配線部の材料が満たすヒューズ素子の製造方法である。
【発明の効果】
【００１３】
本実施形態によれば、信頼性等を確保しつつ、かつ、製造時に層間絶縁層にクラックが生じることを抑制するヒューズ素子を提供することができる。また、本実施の他の形態は、当該ヒューズ素子を備える半導体装置を提供することができる。さらに、本実施の他の形態は、当該ヒューズの製造方法を提供することができる。
【図面の簡単な説明】
【００１４】
【図１】図１は、本実施形態の一態様のヒューズ素子を備える半導体装置の構造を示す平面模式図である。
【図２】図２は、本実施形態の一態様のヒューズ素子を備える半導体装置の構造を示す断面模式図である。
【図３】図３は、本実施形態の一態様のヒューズ素子を備える半導体装置の構造を示す断面模式図である。
【図４】図４は、本実施形態の一態様のヒューズ素子を備える半導体装置の製造方法を説明する断面模式図であって、それぞれ（ａ）基板１０を用意する工程、（ｂ）配線１２を形成する工程、及び（ｃ）層間絶縁層１８に開口部を形成する工程である。
【図５】図５は、本実施形態の一態様のヒューズ素子を備える半導体装置の製造方法を説明する断面模式図であって、それぞれ（ａ）プラグ１４及びプラグ１６を形成する工程、（ｂ）金属配線２０及び金属配線２２を形成する工程、及び（ｃ）金属配線２０から配線１２を介して金属配線２２に電流を流し、プラグ１６の一部が塊状となって配線１２の一部を満たす工程である。
【図６】図６は、本実施形態の一態様のヒューズ素子を備える半導体装置の構造を示す平面模式図である。
【図７】図７は、本実施形態の一態様のヒューズ素子を備える半導体装置の構造を示す断面模式図である。
【図８】図８は、本実施形態の一態様のヒューズ素子の配線の形状を示す平面模式図である。
【図９】図９は、本実施形態の一態様のヒューズ素子の配線の形状を示す平面模式図である。
【図１０】図１０は、本実施形態の一態様のヒューズ素子の配線の形状を示す平面模式図である。
【図１１】図１１は、本実施形態の一態様のヒューズ素子を備えた一例を示す回路図である。
【図１２】図１２は、本実施形態の一態様のヒューズ素子を備えた一例を示す回路図である。
【図１３】図１３は、本実施形態の一態様のヒューズ素子を備えた一例を示す回路図である。
【図１４】図１４は、本実施例のヒューズ素子の断面ＴＥＭ画像である。
【図１５】図１５は、本実施例のヒューズ素子のＥＤＸ元素マッピングである。
【図１６】図１６は、本実施例のヒューズ素子のＥＤＸ元素マッピングである。
【図１７】図１７は、本実施例のヒューズ素子の配線部の形状及びプラグの配置を示す平面模式図であり、（ａ）ヒューズ素子Ａの配線部の形状及びプラグの配置を示す平面模式図であり、（ｂ）ヒューズ素子Ｂの配線部の形状及びプラグの配置を示す平面模式図であり、（ｃ）ヒューズ素Ｃの配線部の形状及びプラグの配置を示す平面模式図であり、及び（ｄ）ヒューズ素子Ｄの配線部の形状及びプラグの配置を示す平面模式図である。
【図１８】図１８は、本実施例のヒューズ素子の評価結果を示す図であり、（ａ）ヒューズ素子Ａの評価結果を示す図であり、及び（ｂ）ヒューズ素子Ｂの評価結果を示す図である。
【図１９】図１９は、本実施例のヒューズ素子の評価結果を示す図であり、（ａ）ヒューズ素子Ｃの評価結果を示す図であり、及び（ｂ）ヒューズ素子Ｄの評価結果を示す図である。
【発明を実施するための形態】
【００１５】
次に、図面を参照して、本実施の形態について説明する。以下に説明する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、各構成部品の厚みと平面寸法との関係等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１６】
また、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、各構成部品の材質、形状、構造、配置等を特定するものではない。本実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
【００１７】
本実施形態の一態様は、以下の通りである。
【００１８】
［１］配線部と、前記配線部の一方の端部と接する第１コンタクト部と、前記配線部の他方の端部と接する第２コンタクト部と、を備え、前記第１コンタクト部は、第１開口部を備え、前記第２コンタクト部は、第２開口部を備え、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、前記配線部の一部は、塊状の前記第１金属材料で満たされているヒューズ素子である。
【００１９】
［２］前記配線部において、前記塊状の前記第１金属材料の両端の全体は前記配線部の材料と接している［１］に記載のヒューズ素子である。
【００２０】
［３］前記第１プラグは、さらに第２金属材料を備える［１］又は［２］に記載のヒューズ素子である。
【００２１】
［４］前記第１開口部において、前記第１金属材料は、前記第２金属材料を介して前記配線部と電気的に接続する［３］に記載のヒューズ素子である。
【００２２】
［５］前記第２金属材料は、前記第１金属材料より導電率が小さい［３］又は［４］に記載のヒューズ素子。
【００２３】
［６］前記第１金属材料と前記配線部の材料との接触抵抗は、前記第２金属材料と前記配線部の材料との接触抵抗より大きい［３］〜［５］のいずれか１項に記載のヒューズ素子である。
【００２４】
［７］前記第１金属材料は、タングステンを含み、前記第２金属材料は、チタンを含み、前記配線部の材料は、シリコンを含む［３］〜［６］のいずれか１項に記載のヒューズ素子である。
【００２５】
［８］前記第１開口部は２つ以上あり、前記第１コンタクト部が備える前記第１開口部の個数は、前記第２コンタクト部が備える前記第２開口部の個数より多い［１］〜［７］のいずれか１項に記載のヒューズ素子である。
【００２６】
［９］配線部を備える配線と、前記配線上の層間絶縁層と、前記配線部の一方の端部と接する第１コンタクト部と、前記配線部の他方の端部と接する第２コンタクト部と、を備え、前記第１コンタクト部は、前記層間絶縁層に設けられた第１開口部を備え、前記第２コンタクト部は、前記層間絶縁層に設けられた第２開口部を備え、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料及び配線部の材料を含む第２プラグが設けられており、前記配線部の一部は、塊状の前記第１金属材料で満たされている半導体装置である。
【００２７】
［１０］前記配線部において、前記塊状の前記第１金属材料の両端の全体は前記配線部の材料と接している［９］に記載の半導体装置である。
【００２８】
［１１］前記第１プラグは、さらに第２金属材料を備える［９］又は［１０］に記載の半導体装置である。
【００２９】
［１２］前記第１開口部において、前記第１金属材料は、前記第２金属材料を介して前記配線部と電気的に接続する［１１］に記載の半導体装置である。
【００３０】
［１３］前記第２金属材料は、前記第１金属材料より導電率が小さい［１１］又は［１２］に記載の半導体装置である。
【００３１】
［１４］前記第１金属材料と前記配線の材料との接触抵抗は、前記第２金属材料と前記配線の材料との接触抵抗より大きい［１１］〜［１３］のいずれか１項に記載の半導体装置である。
【００３２】
［１５］前記第１金属材料は、タングステンを含み、前記第２金属材料は、チタンを含み、前記配線部の材料は、シリコンを含む［１１］〜［１４］のいずれか１項に記載の半導体装置である。
【００３３】
［１６］前記第１開口部は２つ以上あり、前記第１コンタクト部が備える前記第１開口部の個数は、前記第２コンタクト部が備える前記第２開口部の個数より多い［９］〜［１５］のいずれか１項に記載の半導体装置である。
【００３４】
［１７］［９］〜［１５］のいずれか１項に記載の半導体装置を備える記憶装置である。
【００３５】
［１８］配線部を形成し、前記配線部の一方の端部と接し、かつ、第１開口部を備える第１コンタクト部と、前記配線部の他方の端部と接し、かつ、第２開口部を備える第２コンタクト部と、を形成し、前記第１開口部は、第１金属材料を含む第１プラグが設けられており、前記第２開口部は、前記第１金属材料を含む第２プラグが設けられており、前記第１コンタクト部から前記第２コンタクト部へ前記第１プラグ、前記配線部、及び前記第２プラグを介して電流を流し、前記第２プラグの一部の領域における前記第１金属材料の一部が塊状となって前記配線部の一部を満たし、前記第２プラグの一部の領域を配線部の材料が満たすヒューズ素子の製造方法である。
【００３６】
［１９］前記配線部において、前記塊状の前記第１金属材料の両端の全体は前記配線部の材料と接している［１８］に記載のヒューズ素子の製造方法である。
【００３７】
［２０］前記第１開口部において、さらに前記第１金属材料と前記配線部との間に挟まれるよう第２金属材料を備える［１８］又は［１９］に記載のヒューズ素子の製造方法である。
【００３８】
［２１］前記第１金属材料は、タングステンを含み、前記第２金属材料は、チタンを含み、前記配線部の材料は、シリコンを含む［２０］に記載のヒューズ素子の製造方法である。
【００３９】
［２２］前記第１開口部は２つ以上あり、前記第１コンタクト部が備える前記第１開口部の個数は、前記第２コンタクト部が備える前記第２開口部の個数より多い［１８］〜［２１］のいずれか１項に記載のヒューズ素子の製造方法である。
【００４０】
［第１実施形態］
本実施形態に係るヒューズ素子を備える半導体装置及びその製造方法について図１〜５を用いて説明する。
【００４１】
図１は本実施形態に係るヒューズ素子を備える半導体装置の構造を示す平面模式図、図２及び図３は本実施形態に係るヒューズ素子を備える半導体装置の構造を示す断面模式図、図４及び図５は、本実施形態に係るヒューズ素子を備える半導体装置の製造方法を説明する断面模式図である。
【００４２】
まず、本実施形態に係るヒューズ素子を備える半導体装置の構造について図１及び図２を用いて説明する。
【００４３】
基板１０上には、配線１２が形成されている。基板１０上及び配線１２上には、層間絶縁層１８が形成されている。層間絶縁層１８は、開口部を有し、配線１２に接して電気的に接続されたプラグ１４及びプラグ１６が開口部に埋め込まれている。なお、説明を容易にするため、図１に示す領域を配線部２４、第１コンタクト部２５ａ、及び第２コンタクト部２５ｂと定義するが配線部２４と第１コンタクト部２５ａの境界、及び配線部２４と第２コンタクト部２５ｂの境界は図示するものに限られず、例えば、配線部２４が第１コンタクト部２５ａのプラグ１４近傍又はプラグ１４まで延伸していてもよく、配線部２４が第２コンタクト部２５ｂのプラグ１６近傍又はプラグ１６まで延伸していてもよい。このようにして、配線部２４、第１コンタクト部２５ａ、及び第２コンタクト部２５ｂが直接接続されてヒューズ素子が構成されている。
【００４４】
プラグ１４及びプラグ１６が埋め込まれている層間絶縁層１８上には、プラグ１４を介して配線１２の一部である配線部２４の一方の端部と電気的に接続する金属配線２０、及びプラグ１６を介して配線部２４の他方の端部と電気的に接続する金属配線２２が形成されている。なお、金属配線２０から配線１２を介して金属配線２２に電流が流れる構成となっている。
【００４５】
また、プラグ１４は金属材料１４ａ及び金属材料１４ｂを含み、プラグ１６は金属材料１６ａ及び金属材料１６ｂを含む。つまり、金属材料１４ｂ（又は金属材料１６ｂ）と配線部２４との間に挟まれるよう金属材料１４ａ（又は金属材料１６ａ）を備える。金属材料１４ａ（又は金属材料１６ａ）は、金属材料１４ｂ（又は金属材料１６ｂ）より導電率が小さいものを用いることができる。また、金属材料１４ａ（又は金属材料１６ａ）と配線部２４（配線１２）の材料との接触抵抗は、金属材料１４ｂ（又は金属材料１６ｂ）と配線部２４の材料との接触抵抗より大きいものを用いることができる。例えば、金属材料１４ａ（又は金属材料１６ａ）は、タングステンを含む材料を用いることができ、金属材料１４ｂ（又は金属材料１６ｂ）はチタンを含む材料を用いることができ、配線部２４の材料はポリシリコン、アモルファスシリコン、シリコンゲルマニウム等のシリコンを含む材料を用いることができる。
【００４６】
金属配線２０から配線部２４を介して金属配線２２に電流を流すことにより、プラグ１６の金属材料１６ｂのエレクトロマイグレーションが生じ、図２に示すように金属材料１６ｂの一部が配線部２４内を移動する。なお、配線部２４内の一部は、塊状となった金属材料２６ａによって満たされている。つまり、塊状となった金属材料２６ａの両端の全体は配線部の材料と接している。また、上記金属材料１６ｂの一部の移動に伴って、移動した金属材料１６ｂの一部が存在した領域は、配線部の材料２６ｂで満たされる。
【００４７】
上述のように、本実施形態に係るヒューズ素子は、配線部２４と、金属材料１４ａ及び金属材料１４ｂを含むプラグ１４を備える第１コンタクト部２５ａと、金属材料１６ａ及び金属材料１６ｂを含むプラグ１６を備える第２コンタクト部２５ｂとを備え、配線部２４内の一部は、金属材料１６ｂの一部と入れ替わっていることに特徴がある。本実施形態に係るヒューズ素子は、配線部とコンタクト部との間の抵抗を変化させることができる。配線部内に移動した塊状の金属材料１６ｂの一部によって配線部とコンタクト部との間の抵抗の変化が生じる。これは、金属材料１６ｂの一部が配線内１２に移動する前後における、配線部からコンタクト部までの間の各材料間の接触抵抗に起因するものであると考えられる。
【００４８】
例えば、金属材料１６ｂの一部が配線内１２に移動する前においては、配線部２４の材料は金属材料１６ａと接触している一方、金属材料１６ｂの一部が配線内１２に移動した後においては、図２に示すように、塊状となった金属材料２６ａの両端が配線部２４の材料と接し、金属材料１６ａは配線部の材料２６ｂと接している。上述したように金属材料１４ａ（又は金属材料１６ａ）と配線部２４（配線１２）の材料との接触抵抗は、金属材料１４ｂ（又は金属材料１６ｂ）と配線部２４の材料との接触抵抗より大きいため、配線部とコンタクト部とを用いて、ヒューズとして機能させることができる。
【００４９】
なお、金属配線２０から配線部２４を介して金属配線２２に流す電流は、配線部の長さＬ（第１コンタクト部２５ａと第２コンタクト部２５ｂの間の長さ）、配線部の幅Ｗ、及びプラグと配線部とのコンタクト面積等に応じて適宜調整する。例えば、配線部の長さＬを１〜４μｍ、配線部の幅Ｗを０．４〜１．０μｍ、パルス電流を流す時間を１μｓ〜５０ｍｓ、パルス電流を１０〜１００ｍＡ、パルス電圧を１〜７Ｖ、電流密度を２５〜２５０ｍＡ／μｍ２等にすることができる。
【００５０】
本実施形態に係るヒューズ素子を備える半導体装置は、図２に示す構造に限られず、例えば図３に示すように金属材料１４ａ及び金属材料１６ａが層間絶縁層１８の上面の一部及び開口部に形成されている構成であってもよい。
【００５１】
本実施形態に係るヒューズ素子を備える半導体装置は、従来のピンチ効果による爆発を用いず、マイグレーションを利用しており、製造時に層間絶縁層にクラックが生じることを抑制しつつ、かつ、信頼性等を確保することができる。
【００５２】
ここで、本実施形態に係るヒューズ素子を備える半導体装置の製造方法について、図４及び図５を用いて説明する。
【００５３】
まず、図４（ａ）に示すように、基板１０を用意する。
【００５４】
次に、基板１０上に配線１２となる配線層を形成し、図４（ｂ）に示すように、配線層上にレジストマスクをパターン形成し、レジストマスクをマスクとしてエッチング等により配線１２を形成する。配線１２のサイズは、例えば、配線部２４の長さＬが１μｍ、配線部２４の幅Ｗを０．８μｍとなるように調整する。
【００５５】
次に、基板１０上及び配線１２上に層間絶縁層１８を形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等により平坦化処理を行う。その後、図４（ｃ）に示すように、当該層間絶縁層１８上にレジストマスクをパターン形成し、レジストマスクをマスクとしてエッチング等により層間絶縁層１８に配線１２に達する開口部を形成する。
【００５６】
次に、図５（ａ）に示すように、層間絶縁層１８上及び当該開口部に金属材料１４ａ及び金属材料１５ａとなる金属層及び金属材料１４ｂ及び金属材料１５ｂとなる金属層を成膜し、ＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法等により平坦化処理を行い、当該開口部に埋め込まれたプラグ１４及びプラグ１５を形成する。例えば、金属材料１４ａ及び金属材料１５ａとなる金属層は、８０〜１２０ｎｍのチタンを用いることができ、金属材料１４ｂ及び金属材料１５ｂとなる金属層は、５００〜６５０ｎｍのタングステンを用いることができる。なお、金属材料１４ａ及び金属材料１５ａとなる金属層は、窒化チタンとチタンの積層構造であってもよく、例えば、４０〜５０ｎｍの窒化チタンの上に６０〜７０ｎｍの窒化チタンが設けられている構成としてもよい。
【００５７】
次に、図５（ｂ）に示すように、プラグ１４及びプラグ１５が埋め込まれた層間絶縁層１８上に、プラグ１４を介して配線１２と電気的に接続された金属配線２０と、プラグ１５を介して配線１２と電気的に接続された金属配線２２と、を形成する。
【００５８】
以上の工程により、ヒューズ素子を備える半導体装置を製造することができる。
【００５９】
当該ヒューズ素子は、配線部２４と、第１コンタクト部２５ａと、第２コンタクト部２５ｂと、を備え、第１コンタクト部２５ａから配線部２４を介して第２コンタクト部２５ｂに電流を流すことで第２コンタクト部２５ｂの金属材料１５ｂのエレクトロマイグレーションが生じ、図５（ｃ）に示すように、金属材料１５ｂの一部が配線部２４内を移動する。なお、配線部２４内の一部は、塊状となった金属材料２６ａによって満たされている。上記金属材料１５ｂの一部の移動に伴って、移動した金属材料１５ｂの一部が存在した領域は、配線部の材料２６ｂで満たされる。これに伴って、移動しなかった金属材料１５ｂは、金属材料１６ｂとなり、金属材料１５ａは金属材料１６ａとなる。
【００６０】
本実施形態に係るヒューズ素子を備える半導体装置を用いることで製造時に層間絶縁層にクラックが生じることを抑制しつつ、かつ、配線部とコンタクト部との間に電流を流す前後において大きな抵抗の変化を得ることができ、信頼性等を確保することができる。
【００６１】
［第２実施形態］
本実施形態に係るヒューズ素子を備える半導体装置について図６〜１０を用いて説明する。
【００６２】
図６は本実施形態に係るヒューズ素子を備える半導体装置の構造を示す平面模式図、図７は本実施形態に係るヒューズ素子を備える半導体装置の構造を示す断面模式図、図８〜図１０は、本実施の形態の一態様のヒューズ素子の配線の形状を示す平面模式図である。
【００６３】
まず、本実施形態に係るヒューズ素子を備える半導体装置の構造について図６及び図７を用いて説明する。
【００６４】
基板１０上には、配線１２が形成されている。配線１２の一方の端部の幅は、他方の端部の幅よりも広くなっている。基板１０上及び配線１２上には、層間絶縁層１８が形成されている。層間絶縁層１８は、開口部を有し、配線１２に接して電気的に接続されたプラグ１４及びプラグ１６が開口部に埋め込まれている。配線１２の一方の端部側には、他方の端部側よりも多くのプラグが形成されている。なお、本実施形態においても第１実施形態で示した配線部、第１コンタクト部、及び第２コンタクト部の記載を援用することができる。このようにして、配線部、第１コンタクト部、及び第２コンタクト部が直接接続されてヒューズ素子が構成されている。
【００６５】
プラグ１４及びプラグ１６が埋め込まれている層間絶縁層１８上には、プラグ１４を介して配線１２の一部である配線部の一方の端部と電気的に接続する金属配線２０、及びプラグ１６を介して配線部の他方の端部と電気的に接続する金属配線２２が形成されている。なお、金属配線２０から配線１２を介して金属配線２２に電流が流れる構成となっている。
【００６６】
上述のように、本実施形態に係るヒューズ素子は、配線１２の陽極側に対応する一方の端部の幅が、配線１２の陰極側に対応する他方の端子の幅よりも広くなっており、配線１２の一方の端部側には、他方の端部側よりも多くのプラグが形成されていることに特徴がある。
【００６７】
また、層間絶縁層１８に形成された開口部の接触面の形状は、特に限定されず、例えば、図６に示すように円形であってもよいし、第１実施形態で示した図１のように四角形であってもよい。
【００６８】
さらに、ヒューズ素子の配線１２の形状は、特に限定されず、例えば、図８〜１０に示すような形状であってもよい。
【００６９】
本実施形態に係るヒューズ素子は、陽極側における配線１２と金属配線２０との間の接触面積が増加することによってコンタクト抵抗が低減されている。
【００７０】
また、本実施形態に係るヒューズ素子を備える半導体装置を用いることで製造時に層間絶縁層にクラックが生じることを抑制しつつ、かつ、配線部とコンタクト部との間に電流を流す前後において大きな抵抗の変化を得ることができ、信頼性等を確保することができる。
【００７１】
［アプリケーション］
上記実施形態に係るヒューズ素子を備える半導体装置を、例えば、記憶装置に備えることができる。図１１〜１３は、上記実施形態に係るヒューズ素子を備える回路構成の一例を示す回路図である。ヒューズセル４０内にヒューズ素子４２が備えてあり、ヒューズ素子４２は、上記実施形態に係るヒューズ素子を用いることができる。このため、当該記憶装置は、製造時に層間絶縁層にクラックが生じることを抑制しつつ、かつ、信頼性等を確保することができる。
【００７２】
［その他の実施形態］
上記のように、いくつかの実施形態について記載したが、開示の一部をなす論述及び図面は例示的なものであり、限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。このように、本実施形態は、ここでは記載していない様々な実施形態等を含む。
【実施例】
【００７３】
以下に、実施例により上記実施形態をさらに具体的に説明するが、上記実施形態は以下の実施例に限定されるものではない。
【００７４】
（実施例１）
本実施例では、上述のヒューズ素子における断面ＴＥＭ観察及びＥＤＸ分析を行った。
【００７５】
本実施例のヒューズ素子は、ポリシリコン（Ｓｉ）からなる配線と、配線上の層間絶縁層と、当該層間絶縁層の開口部に形成された、チタン（Ｔｉ）及びタングステン（Ｗ）からなるプラグと、を備える。また、プラグと電気的に接続する金属配線が形成されている。
【００７６】
第１実施形態で説明したように陽極側の金属配線からプラグおよび配線を介して陰極側の金属配線に１ｍｓの時間、電圧５Ｖで電流を流した。
【００７７】
上記の条件で電流を流した後のヒューズ素子について、断面ＴＥＭ観察を行った。断面ＴＥＭ観察には、日立ハイテク製電界放射型透過電子顕微鏡ＨＦ−２２００を用いた。得られた断面ＴＥＭ画像を図１４に示す。
【００７８】
図１４に示すように、配線の一部にプラグの材料の一部が移動していることが分かった。
【００７９】
さらに電流を流した後のヒューズ素子について、図１４に示す領域５０及び領域６０に対してＥＸＤ分析を行った。ＥＸＤ分析には、Ｔｈｅｒｍｏ製Ｖａｎｔａｇｅを用いた。陽極側の領域５０において得られたＥＸＤマッピングを図１５に示し、陰極側の領域６０において得られたＥＸＤマッピングを図１６に示す。
【００８０】
図１５に示すように、陽極側のシリコン（Ｓｉ）からなる配線の一部がタングステン（Ｗ）で満たされていることが分かった。また、図１６に示すように、陰極側のチタン（Ｔｉ）とタングステン（Ｗ）からなるプラグのＷの一部がＳｉと入れ替わっていることが分かった。
【００８１】
（実施例２）
本実施例では、上述のヒューズ素子における配線部の長さＬ、配線部の幅Ｗ、及びプラグの個数の違いによる抵抗の変化の関係について評価した。
【００８２】
配線部の長さＬが１．５μｍ、配線部の幅Ｗが０．８μｍ、配線部の形状及びプラグの配置が図１７（ａ）であるヒューズ素子Ａ、配線部の長さＬが１．５μｍ、配線部の幅Ｗが０．８μｍ、配線部の形状及びプラグの配置が図１７（ｂ）であるヒューズ素子Ｂ、配線部の長さＬが２μｍ、配線部の幅Ｗが０．４μｍ、配線部の形状及びプラグの配置が図１７（ｃ）であるヒューズ素子Ｃ、配線部の長さＬが２μｍ、配線部の幅Ｗが０．４μｍ、配線部の形状及びプラグの配置が図１７（ｄ）であるヒューズ素子Ｄをそれぞれ作製した。
【００８３】
各ヒューズ素子Ａ〜Ｄに対して、パルス電圧及びパルス電流を流す時間を複数の条件にて電流を流し、ヒューズ素子の抵抗の変化が起こるか評価した。
【００８４】
図１８（ａ）は、ヒューズ素子Ａの評価結果を示す図であり、図１８（ｂ）は、ヒューズ素子Ｂの評価結果を示す図である。また、図１９（ａ）は、ヒューズ素子Ｃの評価結果を示す図であり、図１９（ｂ）は、ヒューズ素子Ｄの評価結果を示す図である。
【００８５】
なお、図中のパーセンテージは、ヒューズ素子に電流を流す前後における電流比を表しており、パーセンテージが小さいほど抵抗の変化が大きいことを示し、抵抗の変化が大きい条件に該当する箇所はセルを塗りつぶしていない。
【００８６】
図１８（ａ）及び図１８（ｂ）を比較すると、プラグの個数が減少したことによりプラグと配線とのコンタクト抵抗の影響が大きくなったことに伴って、ヒューズ素子の抵抗の変化が大きくなったと考えられる。
【００８７】
また、図１９（ａ）及び図１９（ｂ）を比較すると、プラグの個数の違いではヒューズ素子の抵抗の変化に大きな違いは見られない。配線部の幅Ｗが小さい場合には、ヒューズ素子の抵抗の変化はプラグの個数に依存しないことが分かった。
【符号の説明】
【００８８】
１０…基板、１２…配線、１４…プラグ、１４ａ…金属材料、１４ｂ…金属材料、１５…プラグ、１５ａ…金属材料、１５ｂ…金属材料、１６…プラグ、１６ａ…金属材料、１６ｂ…金属材料、１８…層間絶縁層、２０…金属配線、２２…金属配線、２４…配線部、２５ａ…第１コンタクト部、２５ｂ…第２コンタクト部、２６ａ…金属材料、２６ｂ…配線部の材料、４０…ヒューズセル、４２…ヒューズ素子、５０…領域、６０…領域
【図１】
2020205306.tif 000003
【図２】
2020205306.tif 000004
【図３】
2020205306.tif 000005
【図４】
2020205306.tif 000006
【図５】
2020205306.tif 000007
【図６】
2020205306.tif 000008
【図７】
2020205306.tif 000009
【図８】
2020205306.tif 000010
【図９】
2020205306.tif 000011
【図１０】
2020205306.tif 000012
【図１１】
2020205306.tif 000013
【図１２】
2020205306.tif 000014
【図１３】
2020205306.tif 000015
【図１４】
2020205306.tif 000016
【図１５】
2020205306.tif 000017
【図１６】
2020205306.tif 000018
【図１７】
2020205306.tif 000019
【図１８】
2020205306.tif 000020
【図１９】
2020205306.tif 000021