(57)【要約】【課題】トランジスタの劣化を抑制する。【解決手段】第１の期間と、第２の期間とを有する。第１の期間において、第１のトランジスタと第２のトランジスタとが交互にオンとオフとを繰り返し、第３のトランジスタと第４のトランジスタとはオフになる。第２の期間において、第１のトランジスタと第２のトランジスタとはオフになり、第３のトランジスタと第４のトランジスタとが交互にオンとオフとを繰り返す。こうして、トランジスタがオンになる時間を短くすることができるので、トランジスタの特性劣化を抑制する。【選択図】図１
2020205430.tif 000002
【特許請求の範囲】
【請求項１】
第１乃至第８の導電層と、回路と、を有し、
前記第１の導電層は、第１の開口部を有し、
前記第２の導電層は、第２の開口部を有し、
前記第３の導電層は、第３の開口部を有し、
前記第４の導電層は、第４の開口部を有し、
前記第５の導電層は、第５の開口部を有し、
前記第６の導電層は、第６の開口部を有し、
前記第１乃至第６の導電層は、第１の方向に沿うように延びている領域を有し、
前記第７の導電層は、前記第１の方向と交差する方向に沿うように延びている領域を有し、
前記第８の導電層は、前記第１の方向と交差する方向に沿うように延びている領域を有し、
前記第７の導電層は、コンタクトを介して前記第１の導電層と接し、
前記第７の導電層は、前記回路と電気的に接続され、
前記第８の導電層は、コンタクトを介して前記第６の導電層と接し、
前記第８の導電層は、前記回路と電気的に接続され、
前記第７の導電層は、前記第２乃至第６の開口部と重なる領域を有し、
前記回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第７の導電層は、前記第１のトランジスタを介して走査線と電気的に接続され、
前記第８の導電層は、前記第２のトランジスタを介して前記第６の導電層と電気的に接続されている半導体装置。
【請求項２】
第１乃至第８の導電層と、回路と、を有し、
前記第１の導電層は、第１の開口部を有し、
前記第２の導電層は、第２の開口部を有し、
前記第３の導電層は、第３の開口部を有し、
前記第４の導電層は、第４の開口部を有し、
前記第５の導電層は、第５の開口部を有し、
前記第６の導電層は、第６の開口部を有し、
前記第１乃至第６の導電層は、第１の方向に沿うように延びている領域を有し、
前記第７の導電層は、前記第１の方向と交差する方向に沿うように延びている領域を有し、
前記第８の導電層は、前記第１の方向と交差する方向に沿うように延びている領域を有し、
前記第７の導電層は、前記第１の導電層と重なる領域を有し、且つコンタクトを介して前記第１の導電層と接し、
前記第７の導電層は、前記回路と電気的に接続され、
前記第８の導電層は、コンタクトを介して前記第６の導電層と接し、
前記第８の導電層は、前記回路と電気的に接続され、
前記第７の導電層は、前記第２乃至第６の開口部と重なる領域を有し、
前記回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第７の導電層は、前記第１のトランジスタを介して走査線と電気的に接続され、
前記第８の導電層は、前記第２のトランジスタを介して前記第６の導電層と電気的に接続されている半導体装置。
【請求項３】
第１乃至第８の導電層と、回路と、を有し、
前記第１の導電層は、第１の開口部を有し、
前記第２の導電層は、第２の開口部を有し、
前記第３の導電層は、第３の開口部を有し、
前記第４の導電層は、第４の開口部を有し、
前記第５の導電層は、第５の開口部を有し、
前記第６の導電層は、第６の開口部を有し、
前記第１乃至第６の導電層は、第１の方向に沿うように延びている領域を有し、
平面視において、前記第１の導電層は、前記第２の導電層と隣接し、
前記第７の導電層は、前記第１の方向と交差する方向に沿うように延びている領域を有し、
前記第８の導電層は、前記第１の方向と交差する方向に沿うように延びている領域を有し、
前記第７の導電層は、前記第１の導電層と重なる領域を有し、且つコンタクトを介して前記第１の導電層と接し、
前記第７の導電層は、前記回路と電気的に接続され、
前記第８の導電層は、コンタクトを介して前記第６の導電層と接し、
前記第８の導電層は、前記回路と電気的に接続され、
前記第７の導電層は、前記第２乃至第６の開口部と重なる領域を有し、
前記回路は、第１のトランジスタと、第２のトランジスタと、を有し、
前記第７の導電層は、前記第１のトランジスタを介して走査線と電気的に接続され、
前記第８の導電層は、前記第２のトランジスタを介して前記第６の導電層と電気的に接続されている半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置、表示装置、液晶表示装置、それらの駆動方法、又はそれらを生産する方法に
関する。特に、画素部と同じ基板に形成される駆動回路を有する半導体装置、表示装置、
液晶表示装置、又はそれらの駆動方法に関する。または、当該半導体装置、当該表示装置
、又は当該液晶表示装置を有する電子機器に関する。
【背景技術】
【０００２】
近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、非単結晶半導体によって構成されるトランジスタを用いて、画素部と同じ基
板にゲートドライバなどの駆動回路を構成する技術は、コストの低減、信頼性の向上に大
きく貢献するため、活発に開発が進められている。
【０００３】
非単結晶半導体によって構成されるトランジスタは、閾値電圧の上昇、又は移動度の低下
などの劣化を生じる。このトランジスタの劣化が進むと、駆動回路が動作しづらくなり、
画像を表示できなくなるといった問題がある。そこで、特許文献１、特許文献２、及び非
特許文献１には、トランジスタの劣化を抑制することができるシフトレジスタが開示され
ている。これらの文献では、トランジスタの特性劣化を抑制するために、二つのトランジ
スタが用いられる。この二つのトランジスタは、フリップフロップの出力端子と、ＶＳＳ
（以下負電源）が供給される配線との間に接続される。そして、一方のトランジスタと、
他方のトランジスタとが交互にオンになる。こうすることによって、トランジスタがオン
になる時間が短くなるので、トランジスタの特性劣化を抑制することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−５０５０２号公報
【特許文献２】特開２００６−２４３５０号公報
【非特許文献】
【０００５】
【非特許文献１】Ｙｏｎｇ  Ｈｏ  Ｊａｎｇ，  ｅｔ  ａｌ．，  ”Ｉｎｔｅｇｒａｔｅｄ  Ｇａｔｅ  Ｄｒｉｖｅｒ  Ｃｉｒｃｕｉｔ  Ｕｓｉｎｇ  ａ−Ｓｉ  ＴＦＴ  ｗｉｔｈ  Ｄｕａｌ  Ｐｕｌｌ−ｄｏｗｎ  Ｓｔｒｕｃｔｕｒｅ”，  Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  Ｔｈｅ  １１ｔｈ  Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｄｉｓｐｌａｙ  Ｗｏｒｋｓｈｏｐｓ  ２００４，  ｐ．３３３−３３６
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来の技術では、トランジスタがオンになる時間は、１フレーム期間の半分程度である。
または、トランジスタに特性劣化が生じてもシフトレジスタが動作するように、トランジ
スタのチャネル幅を大きくする必要がある。または、トランジスタのチャネル幅が大きく
なると、トランジスタのゲートと、ソース又はドレインとがショートしやすくなることが
ある。または、トランジスタのチャネル幅が大きくなると、シフトレジスタを構成する各
トランジスタでの寄生容量が増加してしまう。または、シフトレジスタを構成するトラン
ジスタでの寄生容量が増加すると、シフトレジスタに信号又は電圧などを供給する回路と
して、大きな電流能力を有する回路を用いる必要がある。
【０００７】
上記課題を鑑み、本発明の一態様は、トランジスタがオンになる時間を短くすることを課
題とする。または、本発明の一態様は、トランジスタの特性劣化を抑制することを課題と
する。または、本発明の一態様は、トランジスタのチャネル幅を小さくすることを課題と
する。または、本発明の一態様は、レイアウト面積を小さくすることを課題とする。また
は、本発明の一態様は、表示装置の額縁を狭くすることを課題とする。または、本発明の
一態様は、表示装置を高精細にすることを課題とする。または、本発明の一態様は、歩留
まりを高くすることを課題とする。または、本発明の一態様は、コストを低減することを
課題とする。または、本発明の一態様は、信号のなまり又は遅延を低減することを課題と
する。または、本発明の一態様は、消費電力を低減することを課題とする。または、本発
明の一態様は、外部回路の電流能力を小さくすることを課題とする。または、本発明の一
態様は、外部回路のサイズ、又は当該外部回路を有する表示装置のサイズを小さくするこ
とを課題とする。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。
なお、本発明の一態様は、上記の課題の全てを解決する必要はないものとする。
【課題を解決するための手段】
【０００８】
本発明の一態様は、第１の配線と第２の配線との間に電気的に接続される第１のスイッチ
、第１の配線と第２の配線との間に電気的に接続される第２のスイッチ、第１の配線と第
２の配線との間に電気的に接続される第３のスイッチ、及び第１の配線と第２の配線との
間に電気的に接続される第４のスイッチ、を含む駆動回路と、液晶素子を含む画素と、を
有する液晶表示装置の駆動方法であって、第１のスイッチ、及び第２のスイッチを非導通
状態とする第１の期間と、第３のスイッチ、及び第４のスイッチは非導通状態とする第２
の期間と、を有する液晶表示装置の駆動方法である。
【０００９】
本発明の一態様において、第１の期間と第２の期間とは、順に繰り返されているものであ
ってもよい。
【００１０】
本発明の一態様において、第１の期間と第２の期間とは、おおむね等しい長さであっても
よい。
【００１１】
本発明の一態様は、第１の配線と第２の配線との間に電気的に接続される第１のスイッチ
、第１の配線と第２の配線との間に電気的に接続される第２のスイッチ、第１の配線と第
２の配線との間に電気的に接続される第３のスイッチ、及び第１の配線と第２の配線との
間に電気的に接続される第４のスイッチ、を含む駆動回路と、液晶素子を含む画素と、を
有する液晶表示装置の駆動方法であって、第１のスイッチ、第２のスイッチ、第３のスイ
ッチ、及び第４のスイッチを非導通状態とする第１のサブ期間、第１のスイッチを導通状
態とし、第２のスイッチ、第３のスイッチ、及び第４のスイッチを非導通状態とする第２
のサブ期間、及び第２のスイッチを導通状態とし、第１のスイッチ、第３のスイッチ、及
び第４のスイッチを非導通状態とする第３のサブ期間、を有する第１の期間と、第１のス
イッチ、第２のスイッチ、第３のスイッチ、及び第４のスイッチを非導通状態とする第４
のサブ期間、第３のスイッチを導通状態とし、第１のスイッチ、第２のスイッチ、及び第
４のスイッチを非導通状態とする第５のサブ期間、第４のスイッチを導通状態とし、第１
のスイッチ、第２のスイッチ、及び第３のスイッチを非導通状態とする第６のサブ期間、
を有する第２の期間と、を有する液晶表示装置の駆動方法である。
【００１２】
本発明の一態様において、第１の期間と第２の期間とは、順に繰り返されているものであ
ってもよい。
【００１３】
本発明の一態様において、第１の期間と第２の期間とは、おおむね等しい長さであっって
もよい。
【００１４】
本発明の一態様において、第１のサブ期間と、第２のサブ期間とは、順に繰り返され、第
４のサブ期間と、第５のサブ期間とは、順に繰り返されているものであってもよい。
【００１５】
本発明の一態様において、第１のサブ期間と、第２のサブ期間と、第３のサブ期間と、第
４のサブ期間と、第５のサブ期間と、第６のサブ期間とは、おおむね等しい長さであって
もよい。
【００１６】
なお、スイッチは、様々な形態のものを用いることができる。例としては、電気的スイ
ッチや機械的なスイッチなどがある。つまり、電流の流れを制御できるものであればよく
、特定のものに限定されない。例えば、スイッチとして、トランジスタ（例えば、バイポ
ーラトランジスタ、ＭＯＳトランジスタなど）、ダイオード（例えば、ＰＮダイオード、
ＰＩＮダイオード、ショットキーダイオード、ＭＩＭ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ
Ｍｅｔａｌ）ダイオード、ＭＩＳ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）ダイオード、ダイオード接続のトランジスタなど）などを用いることが出
来る。または、これらを組み合わせた論理回路をスイッチとして用いることが出来る。
【００１７】
機械的なスイッチの例としては、デジタルマイクロミラーデバイス（ＤＭＤ）のように
、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）技術を用いたスイッチがあ
る。そのスイッチは、機械的に動かすことが出来る電極を有し、その電極が動くことによ
って、導通と非導通とを制御して動作する。
【００１８】
なお、Ｎチャネル型トランジスタとＰチャネル型トランジスタの両方を用いて、ＣＭＯ
Ｓ型のスイッチをスイッチとして用いてもよい。
【００１９】
なお、ＡとＢとが接続されている、と明示的に記載する場合は、ＡとＢとが電気的に接
続されている場合と、ＡとＢとが機能的に接続されている場合と、ＡとＢとが直接接続さ
れている場合とを含むものとする。ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回
路、配線、電極、端子、導電膜、層、など）であるとする。したがって、所定の接続関係
、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続
関係以外のものも含むものとする。
【００２０】
例えば、ＡとＢとが電気的に接続されている場合として、ＡとＢとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオードなど）が、ＡとＢとの間に１個以上接続されていてもよい。あるいは、ＡとＢと
が機能的に接続されている場合として、ＡとＢとの機能的な接続を可能とする回路（例え
ば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換
回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路
、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源
、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ
、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、
制御回路など）が、ＡとＢとの間に１個以上接続されていてもよい。例えば、ＡとＢとの
間に別の回路を挟んでいても、Ａから出力された信号がＢへ伝達される場合は、ＡとＢと
は機能的に接続されているものとする。
【００２１】
なお、ＡとＢとが電気的に接続されている、と明示的に記載する場合は、ＡとＢとが電
気的に接続されている場合（つまり、ＡとＢとの間に別の素子や別の回路を挟んで接続さ
れている場合）と、ＡとＢとが機能的に接続されている場合（つまり、ＡとＢとの間に別
の回路を挟んで機能的に接続されている場合）と、ＡとＢとが直接接続されている場合（
つまり、ＡとＢとの間に別の素子や別の回路を挟まずに接続されている場合）とを含むも
のとする。つまり、電気的に接続されている、と明示的に記載する場合は、単に、接続さ
れている、とのみ明示的に記載されている場合と同じであるとする。
【００２２】
なお、表示素子、表示素子を有する装置である表示装置、発光素子、発光素子を有する
装置である発光装置は、様々な形態を用いたり、様々な素子を有することが出来る。例え
ば、表示素子、表示装置、発光素子または発光装置としては、ＥＬ（エレクトロルミネッ
センス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥ
Ｄ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応
じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グ
レーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイ
クロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、
など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示
媒体を有することができる。なお、ＥＬ素子を用いた表示装置としてはＥＬディスプレイ
、電子放出素子を用いた表示装置としてはフィールドエミッションディスプレイ（ＦＥＤ
）やＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  
Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）など、液晶素子を用いた表示装置と
しては液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型
液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）、電子インクや
電気泳動素子を用いた表示装置としては電子ペーパーがある。
【００２３】
なお、液晶素子とは、液晶の光学的変調作用によって光の透過または非透過を制御する
素子であり、一対の電極、及び液晶により構成される。なお、液晶の光学的変調作用は、
液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制
御される。なお、液晶素子としては、ネマチック液晶、コレステリック液晶、スメクチッ
ク液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶
、高分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶
、側鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げるこ
とができる。また液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モ
ード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−
Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉ
ｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉ
ｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍ
ｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モード、ＡＳＭ（
Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード
、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ
）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉ
ｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓ
ｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒ
ｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  
Ｃｒｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）モー
ドなどを用いることができる。ただし、これに限定されず、液晶素子及びその駆動方式と
して様々なものを用いることができる。
【００２４】
なお、トランジスタとして、様々な形態のトランジスタを用いることが出来る。よって
、用いるトランジスタの種類に限定はない。例えば、非晶質シリコン、多結晶シリコン、
微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリコンな
どに代表される非単結晶半導体膜を有する薄膜トランジスタ（ＴＦＴ）などを用いること
が出来る。
【００２５】
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。な
お、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、結晶
性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。ただし
、触媒（ニッケルなど）を用いずに、多結晶シリコンや微結晶シリコンを製造することは
可能である。
【００２６】
なお、シリコンの結晶性を、多結晶または微結晶などへと向上させることは、パネル全
体で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シ
リコンの結晶性を向上させてもよい。
【００２７】
または、半導体基板やＳＯＩ基板などを用いてトランジスタを形成することが出来る。
【００２８】
または、ＺｎＯ、ａ−ＩｎＧａＺｎＯ、ＳｉＧｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ
、ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ）などの化合物半導体または酸化物半導体を有する
トランジスタや、さらに、これらの化合物半導体または酸化物半導体を薄膜化した薄膜ト
ランジスタなどを用いることが出来る。なお、これらの化合物半導体または酸化物半導体
を、トランジスタのチャネル部分に用いるだけでなく、それ以外の用途で用いることも出
来る。例えば、これらの化合物半導体または酸化物半導体を抵抗素子、画素電極、透光性
を有する電極として用いることができる。さらに、それらをトランジスタと同時に成膜又
は形成できるため、コストを低減できる。
【００２９】
または、インクジェットや印刷法を用いて形成したトランジスタなどを用いることが出
来る。
【００３０】
または、有機半導体やカーボンナノチューブを有するトランジスタ等を用いることがで
きる。これらにより、曲げることが可能な基板上にトランジスタを形成することが出来る
。このような基板を用いた半導体装置は、衝撃に強くすることができる。
【００３１】
さらに、様々な構造のトランジスタを用いることができる。例えば、ＭＯＳ型トランジ
スタ、接合型トランジスタ、バイポーラトランジスタなどをトランジスタとして用いるこ
とが出来る。
【００３２】
なお、ＭＯＳ型トランジスタ、バイポーラトランジスタなどを１つの基板に混在させて
形成してもよい。
【００３３】
その他、様々なトランジスタを用いることができる。
【００３４】
なお、トランジスタは、様々な基板を用いて形成することが出来る。基板の種類は、特
定のものに限定されることはない。その基板としては、例えば、単結晶基板（例えばシリ
コン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステン
レス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タン
グステン・ホイルを有する基板、可撓性基板などを用いることが出来る。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラスなどがある。可撓性
基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレー
ト（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチック、又はアク
リル等の可撓性を有する合成樹脂などがある。他にも、貼り合わせフィルム（ポリプロピ
レン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなど）、繊維状な材料を含
む紙、基材フィルム（ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、紙類
等）などがある。または、ある基板を用いてトランジスタを形成し、その後、別の基板に
トランジスタを転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転
置される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチック
基板、紙基板、セロファン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）
、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、
キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、ゴム基板、ステンレ
ス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用いることができる。
あるいは、人などの動物の皮膚（表皮、真皮）又は皮下組織を基板として用いてもよい。
または、ある基板を用いてトランジスタを形成し、その基板を研磨して薄くしてもよい。
研磨される基板としては、単結晶基板、ＳＯＩ基板、ガラス基板、石英基板、プラスチッ
ク基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板などを用い
ることができる。これらの基板を用いることにより、特性のよいトランジスタの形成、消
費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又
は薄型化を図ることができる。
【００３５】
なお、トランジスタの構成は、様々な形態をとることができ、特定の構成に限定されな
い。例えば、ゲート電極が２個以上のマルチゲート構造を適用することができる。
【００３６】
別の例として、チャネルの上下にゲート電極が配置されている構造を適用することができ
る。なお、チャネルの上下にゲート電極が配置される構成にすることにより、複数のトラ
ンジスタが並列に接続されたような構成となる。
【００３７】
チャネル領域の上にゲート電極が配置されている構造、チャネル領域の下にゲート電極
が配置されている構造、正スタガ構造、逆スタガ構造、チャネル領域を複数の領域に分け
た構造、チャネル領域を並列に接続した構造、またはチャネル領域が直列に接続する構成
も適用できる。さらに、チャネル領域（もしくはその一部）にソース電極やドレイン電極
が重なっている構造も適用できる。
【００３８】
なお、トランジスタは、様々なタイプを用いることができ、様々な基板を用いて形成さ
せることができる。したがって、所定の機能を実現させるために必要な回路の全てが、同
一の基板に形成することも可能である。例えば、所定の機能を実現させるために必要な回
路の全てが、ガラス基板、プラスチック基板、単結晶基板、またはＳＯＩ基板などの様々
な基板を用いて形成することも可能である。あるいは、所定の機能を実現させるために必
要な回路の一部が、ある基板に形成され、所定の機能を実現させるために必要な回路の別
の一部が、別の基板に形成されていることも可能である。つまり、所定の機能を実現させ
るために必要な回路の全てが同じ基板を用いて形成されていなくてもよい。例えば、所定
の機能を実現させるために必要な回路の一部は、ガラス基板上にトランジスタにより形成
され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板に形成され、
単結晶基板を用いて形成されたトランジスタで構成されたＩＣチップをＣＯＧ（Ｃｈｉｐ
Ｏｎ  Ｇｌａｓｓ）でガラス基板に接続して、ガラス基板上にそのＩＣチップを配置す
ることも可能である。あるいは、そのＩＣチップをＴＡＢ（Ｔａｐｅ  Ａｕｔｏｍａｔｅ
ｄ  Ｂｏｎｄｉｎｇ）やプリント基板を用いてガラス基板と接続することも可能である。
【００３９】
なお、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端
子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、ド
レイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、ソ
ースとドレインとは、トランジスタの構造や動作条件等によって変わるため、いずれがソ
ースまたはドレインであるかを限定することが困難である。そこで、ソース及びドレイン
として機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合、一例
としては、それぞれを第１端子、第２端子と表記する場合がある。あるいは、それぞれを
第１電極、第２電極と表記する場合がある。あるいは、第１領域、第２領域と表記する場
合がある。
【００４０】
なお、トランジスタは、ベースとエミッタとコレクタとを含む少なくとも三つの端子を
有する素子であってもよい。この場合も同様に、エミッタとコレクタとを、第１端子、第
２端子などと表記する場合がある。
【００４１】
なお、Ａの上にＢが形成されている、あるいは、Ａ上にＢが形成されている、と明示的
に記載する場合は、Ａの上にＢが直接接して形成されていることに限定されない。直接接
してはいない場合、つまり、ＡとＢと間に別の対象物が介在する場合も含むものとする。
ここで、Ａ、Ｂは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
【００４２】
従って例えば、層Ａの上に（もしくは層Ａ上に）、層Ｂが形成されている、と明示的に
記載されている場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に
直接接して別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂ
が形成されている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、
単層でもよいし、複層でもよい。
【００４３】
さらに、Ａの上方にＢが形成されている、と明示的に記載されている場合についても同
様であり、Ａの上にＢが直接接していることに限定されず、ＡとＢとの間に別の対象物が
介在する場合も含むものとする。従って例えば、層Ａの上方に、層Ｂが形成されている、
という場合は、層Ａの上に直接接して層Ｂが形成されている場合と、層Ａの上に直接接し
て別の層（例えば層Ｃや層Ｄなど）が形成されていて、その上に直接接して層Ｂが形成さ
れている場合とを含むものとする。なお、別の層（例えば層Ｃや層Ｄなど）は、単層でも
よいし、複層でもよい。
【００４４】
なお、Ａの上にＢが形成されている、Ａ上にＢが形成されている、又はＡの上方にＢが形
成されている、と明示的に記載する場合、斜め上にＢが形成される場合も含むこととする
。
【００４５】
なお、Ａの下にＢが、あるいは、Ａの下方にＢが、の場合についても、同様である。
【００４６】
なお、明示的に単数として記載されているものについては、単数であることが望ましい
。ただし、これに限定されず、複数であることも可能である。同様に、明示的に複数とし
て記載されているものについては、複数であることが望ましい。ただし、これに限定され
ず、単数であることも可能である。
【００４７】
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
【００４８】
なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
【００４９】
なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多く、これに限定されない。
【００５０】
なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。
【００５１】
なお、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区域を他のものと
区別して記述するために用いられる。よって、第１、第２、第３などの語句は、要素、部
材、領域、層、区域などの数を限定するものではない。さらに、例えば、「第１の」を「
第２の」又は「第３の」などと置き換えることが可能である。
【００５２】
なお、「上に」、「上方に」、「下に」、「下方に」、「横に」、「右に」、「左に」、
「斜めに」、「奥に」、又は、「手前に」、などの空間的配置を示す語句は、ある要素又
は特徴と、他の要素又は特徴との関連を、図によって簡単に示すために用いられる場合が
多い。ただし、これに限定されず、これらの空間的配置を示す語句は、図に描く方向に加
えて、他の方向を含むことが可能である。例えば、Ａの上にＢ、と明示的に示される場合
は、ＢがＡの上にあることに限定されない。図中のデバイスは反転、又は１８０°回転す
ることが可能なので、ＢがＡの下にあることを含むことが可能である。このように、「上
に」という語句は、「上に」の方向に加え、「下に」の方向を含むことが可能である。た
だし、これに限定されず、図中のデバイスは様々な方向に回転することが可能なので、「
上に」という語句は、「上に」、及び「下に」の方向に加え、「横に」、「右に」、「左
に」、「斜めに」、「奥に」、又は、「手前に」などの他の方向を含むことが可能である
。
【００５３】
本発明の一態様は、第１の端子が第１の配線と接続され、第２の端子が第２の配線と接続
され、ゲートが第３の配線と接続される第１のトランジスタと、第１の端子が第１の配線
と接続され、第２の端子が第２の配線と接続され、ゲートが第４の配線と接続される第２
のトランジスタと、第１の端子が第１の配線と接続され、第２の端子が第２の配線と接続
され、ゲートが第５の配線と接続される第３のトランジスタと、第１の端子が第１の配線
と接続され、第２の端子が第２の配線と接続され、ゲートが第６の配線と接続される第４
のトランジスタと、を有する。
【００５４】
本発明の一態様は、第１の端子が第１の配線と接続され、第２の端子が第２の配線と接続
され、ゲートが第３の配線と接続される第１のトランジスタと、第１の端子が第１の配線
と接続され、第２の端子が第２の配線と接続され、ゲートが第４の配線と接続される第２
のトランジスタと、第１の端子が第１の配線と接続され、第２の端子が第２の配線と接続
され、ゲートが第５の配線と接続される第３のトランジスタと、第１の端子が第１の配線
と接続され、第２の端子が第２の配線と接続され、ゲートが第６の配線と接続される第４
のトランジスタと、第１の端子が第７の配線と接続され、第２の端子が第２の配線と接続
され、ゲートが第８の配線と接続される第５のトランジスタと、を有する。
【００５５】
本発明の一態様は、第１のトランジスタと第２のトランジスタとが交互にオンとオフとを
繰り返し、且つ第３のトランジスタと第４のトランジスタとがオフになる第１の期間と、
第１のトランジスタと第２のトランジスタとがオフになり、且つ第３のトランジスタと第
４のトランジスタとが交互にオンとオフとを繰り返す第２の期間と、を有する。
【００５６】
本発明の一態様は、第１の配線と第２の配線とが第１の経路を介して導通状態になる第１
の期間と、第１の配線と第２の配線とが第２の経路を介して導通状態になる第２の期間と
、第１の配線と第２の配線とが第３の経路を介して導通状態になる第３の期間と、第１の
配線と第２の配線とが第４の経路を介して導通状態になる第４の期間と、を有する。
【発明の効果】
【００５７】
本発明の一態様は、トランジスタがオンになる時間を短くすることができる。または、本
発明の一態様は、トランジスタの特性劣化を抑制することができる。または、本発明の一
態様は、トランジスタのチャネル幅を小さくすることができる。または、本発明の一態様
は、レイアウト面積を小さくすることができる。または、本発明の一態様は、表示装置の
額縁を狭くすることができる。または、本発明の一態様は、表示装置を高精細にすること
ができる。または、本発明の一態様は、歩留まりを高くすることができる。または、本発
明の一態様は、コストを低減することができる。または、本発明の一態様は、信号のなま
り又は遅延を低減することができる。または、本発明の一態様は、消費電力を低減するこ
とができる。または、本発明の一態様は、外部回路の電流能力を小さくすることができる
。または、本発明の一態様は、外部回路のサイズ、又は当該外部回路を有する表示装置の
サイズを小さくすることができる。
【図面の簡単な説明】
【００５８】
【図１】半導体装置の回路図と、その動作を説明するためのタイミングチャートである。
【図２】半導体装置の動作を説明するための模式図である。
【図３】半導体装置の動作を説明するための模式図と、半導体装置の回路図である。
【図４】半導体装置の回路図である。
【図５】半導体装置の回路図である。
【図６】半導体装置の回路図である。
【図７】半導体装置の回路図である。
【図８】半導体装置の回路図と、その動作を説明するためのタイミングチャートである。
【図９】半導体装置の動作を説明するための模式図である。
【図１０】半導体装置の動作を説明するための模式図である。
【図１１】半導体装置の動作を説明するための模式図である。
【図１２】半導体装置の動作を説明するための模式図である。
【図１３】半導体装置の動作を説明するための模式図である。
【図１４】半導体装置の動作を説明するためのタイミングチャートである。
【図１５】半導体装置の動作を説明するためのタイミングチャートである。
【図１６】半導体装置の回路図である。
【図１７】半導体装置の回路図である。
【図１８】半導体装置の回路図である。
【図１９】半導体装置の回路図と、その動作を説明するためのタイミングチャートである。
【図２０】半導体装置の回路図である。
【図２１】半導体装置の回路図である。
【図２２】半導体装置の回路図である。
【図２３】半導体装置の回路図である。
【図２４】半導体装置の回路図である。
【図２５】半導体装置の回路図である。
【図２６】シフトレジスタの回路図である。
【図２７】シフトレジスタの動作を説明するためのタイミングチャートである。
【図２８】シフトレジスタの動作を説明するためのタイミングチャートである。
【図２９】シフトレジスタの動作を説明するための模式図である。
【図３０】表示装置のブロック図である。
【図３１】表示装置のブロック図である。
【図３２】半導体装置の回路図と、その動作を説明するためのタイミングチャートである。
【図３３】画素の回路図と、その動作を説明するためのタイミングチャートである。
【図３４】画素の回路図である。
【図３５】表示装置の上面図と、その断面図である。
【図３６】トランジスタの断面図である。
【図３７】シフトレジスタのレイアウト図である。
【図３８】シフトレジスタのレイアウト図である
【図３９】電子機器を説明する図である。
【図４０】電子機器を説明する図である。
【図４１】半導体装置の回路図と、その動作を説明するための模式図である。
【図４２】半導体装置の動作を説明するためのタイミングチャートである。
【図４３】半導体装置の回路図である。
【図４４】半導体装置の動作を説明するためのタイミングチャートである。
【図４５】半導体装置の動作を説明するためのタイミングチャートである。
【図４６】トランジスタの作製工程を説明する断面図である。
【発明を実施するための形態】
【００５９】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、実施の形態は多
くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくそ
の形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成にお
いて、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同
様な機能を有する部分の詳細な説明は省略する。
【００６０】
なお、ある一つの実施の形態の中で述べる内容（一部の内容でもよい）は、その実施の形
態で述べる別の内容（一部の内容でもよい）、及び／又は、一つ若しくは複数の別の実施
の形態で述べる内容（一部の内容でもよい）に対して、適用、組み合わせ、又は置き換え
などを行うことが出来る。
【００６１】
なお、実施の形態の中で述べる内容とは、各々の実施の形態において、様々な図を用いて
述べる内容、又は明細書に記載される文章を用いて述べる内容のことである。
【００６２】
なお、ある一つの実施の形態において述べる図（一部でもよい）は、その図の別の部分、
その実施の形態において述べる別の図（一部でもよい）、及び／又は、一つ若しくは複数
の別の実施の形態において述べる図（一部でもよい）に対して、組み合わせることにより
、さらに多くの図を構成させることが出来る。
【００６３】
（実施の形態１）
本実施の形態では、半導体装置の一例について説明する。本実施の形態の半導体装置は、
一例として、シフトレジスタ、ゲートドライバ、ソースドライバ、又は表示装置などに用
いることが可能である。なお、本実施の形態の半導体装置を駆動回路と示すことが可能で
ある。
【００６４】
まず、本実施の形態の半導体装置に用いることが可能な基本回路について、図４１（Ａ）
を参照して説明する。図４１（Ａ）の回路は、回路１０１、及び回路１０２という複数の
回路を有する。そして、回路１０１は、スイッチ１１＿１、及びスイッチ１１＿２という
複数のスイッチを有し、回路１０２は、スイッチ１２＿１、及びスイッチ１２＿２という
複数のスイッチを有する。スイッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、及
びスイッチ１２＿２は、配線１１１と配線１１２との間に接続される。なお、図４１（Ａ
）の回路を半導体装置、又は駆動回路と示すことが可能である。
【００６５】
スイッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、及びスイッチ１２＿２は、配
線１１１と配線１１２との導通状態を制御する機能を有する。よって、図４１（Ｂ）に示
すように、配線１１１と配線１１２との間には、経路１２１＿１、経路１２１＿２、経路
１２２＿１、経路１２２＿２という複数の経路が存在する。ただし、これに限定されず、
配線１１１と配線１１２との間にＮ（自然数）個のスイッチが接続される場合、配線１１
１と配線１１２と間には、Ｎ本の経路が存在することが可能である。
【００６６】
なお、配線Ａ（例えば配線１１１）と配線Ｂ（例えば配線１１２）との間の経路と記載す
る場合、配線Ａは、スイッチを介して配線Ｂと接続されることが可能である。ただし、こ
れに限定されず、配線Ａと配線Ｂとの間には、スイッチの他にも、様々な素子（例えばト
ランジスタ、ダイオード、抵抗素子、又は容量素子など）、又は様々な回路（例えばバッ
ファ回路、インバータ回路、又はシフトレジスタ回路など）などが接続されることが可能
である。よって、例えば、スイッチ１１＿１と、直列に又は並列に、抵抗素子、又はトラ
ンジスタなどの素子が接続されることが可能である。
【００６７】
配線１１１からは、一例として、信号ＯＵＴが出力されるものとする。信号ＯＵＴは、Ｈ
レベルとＬレベルとを有するデジタル信号である場合が多く、出力信号として機能するこ
とが可能である。よって、配線１１１は、信号線として機能することが可能である。特に
、配線１１１は、画素部に延伸して配置されることが可能である。そして、配線１１１は
、画素と接続されることが可能である。または、配線１１１は、画素が有するトランジス
タ（例えば選択用トランジスタ、又はスイッチングトランジスタ）のゲートと接続される
ことが可能である。よって、信号ＯＵＴは、選択信号、転送信号、スタート信号、リセッ
ト信号、ゲート信号、又は走査信号として機能することが可能である。そして、配線１１
１は、ゲート線、走査線、又は出力信号線として機能することが可能である。配線１１２
には、一例として、電圧Ｖ１が供給されるものとする。電圧Ｖ１は、Ｌレベルの信号とお
おむね等しい値である場合が多く、グランド電圧、電源電圧、アース、基準電圧、又は負
電源電圧などとして機能することが可能である。よって、配線１１２は、電源線として機
能することが可能である。ただし、これに限定されず、配線１１２には、信号が入力され
、配線１１２は信号線として機能することが可能である。
【００６８】
なお、おおむねとは、ノイズによる誤差、プロセスのばらつきによる誤差、素子の作製工
程のばらつきによる誤差、及び／又は、測定誤差などの様々な誤差を含むものとする。
【００６９】
なお、一例として、Ｌレベルの信号の電位をＶ１とし、Ｈレベルの信号の電位をＶ２とす
る。そして、Ｖ２＞Ｖ１とする。よって、電圧Ｖ２と記載する場合、電圧Ｖ２とは、信号
のＨレベルとおおむね等しい値であるものとする。ただし、これに限定されず、Ｌレベル
の信号の電位は、Ｖ１よりも低いことが可能であるし、Ｖ１よりも高いことが可能である
。または、Ｈレベルの信号の電位は、Ｖ２よりも低いことが可能であるし、Ｖ２よりも高
いことが可能である。
【００７０】
なお、電圧とは、ある電位と、基準の電位（例えばグランド電位）との電位差のことを示
す場合が多い。よって、電圧、電位、電位差を、各々、電位、電圧、電圧差と言い換える
ことが可能である。
【００７１】
次に、図４１（Ａ）の回路の動作について、図４２のタイミングチャートを参照して説明
する。図４２のタイミングチャートは、複数の期間を有し、各期間は、複数のサブ期間を
有する。例えば、図４２のタイミングチャートは、期間Ａ、及び期間Ｂという複数の期間
（以下、期間のことをフレーム期間ともいう）を有する。期間Ａは、期間Ａ０、期間Ａ１
、及び期間Ａ２という複数のサブ期間（以下、サブ期間のことを１ゲート選択期間ともい
う）を有する。期間Ｂは、期間Ｂ０、期間Ｂ１、及び期間Ｂ２という複数のサブ期間を有
する。
【００７２】
なお、図４２のタイミングチャートの一例では、期間Ａと期間Ｂとは順番に配置される。
ただし、これに限定されず、期間Ａと期間Ｂとは様々な順番に配置されることが可能であ
る。または、タイミングチャートは、期間Ａ、及び期間Ｂとは別の期間を有することが可
能である。または、期間Ａと期間Ｂとの一方を省略することが可能である。
【００７３】
なお、期間Ａには、期間Ａ１と期間Ａ２とが繰り返して配置される後に、期間Ａ０が配置
される。その後、再び、期間Ａには、期間Ａ１と期間Ａ２とが繰り返して配置される。た
だし、これに限定されず、期間Ａ０、期間Ａ１、及び期間Ａ２は、様々な順番に配置され
ることが可能である。または、期間Ａには、期間Ｂ０、期間Ｂ１、期間Ｂ２、及び／又は
、その他の期間が配置されることが可能である。または、期間Ａ０、期間Ａ１、及び期間
Ａ２のいずれかを省略することが可能である。または、期間Ａ０は、期間Ａ１の次に配置
することが可能であるし、期間Ａ２の次に配置することが可能であるし、期間Ａの最初に
配置することが可能であるし、その他の期間の次に配置することが可能である。
【００７４】
なお、期間Ｂには、期間Ｂ１と期間Ｂ２とが繰り返して配置される後に、期間Ｂ０が配置
される。その後、再び、期間Ｂには、期間Ｂ１と期間Ｂ２とが繰り返して配置される。た
だし、これに限定されず、期間Ｂ０、期間Ｂ１、及び期間Ｂ２は、様々な順番に配置され
ることが可能である。または、期間Ｂには、期間Ａ０、期間Ａ１、期間Ａ２、及び／又は
、その他の期間が配置されることが可能である。または、期間Ｂ０、期間Ｂ１、及び期間
Ｂ２のいずれかを省略することが可能である。または、期間Ｂ０は、期間Ｂ１の次に配置
することが可能であるし、期間Ｂ２の次に配置することが可能であるし、期間Ｂの最初に
配置することが可能であるし、その他の期間の次に配置することが可能である。
【００７５】
まず、期間Ａの動作について説明する。期間Ａでは、スイッチ１１＿１及びスイッチ１２
＿１はオンとオフとをサブ期間毎に繰り返し、スイッチ１１＿２及びスイッチ１２＿２は
オフになる。スイッチ１１＿１及びスイッチ１２＿１のオンとオフとはお互いに反転して
いる場合が多い。ただし、これに限定されず、スイッチ１１＿１及びスイッチ１２＿１は
オフになることが可能であるし、オンになることが可能である。または、スイッチ１１＿
２、及び／又は、スイッチ１２＿２はオンになることが可能である。
【００７６】
期間Ａの期間Ａ１において、図４１（Ｃ）に示すように、スイッチ１１＿１はオンになり
、スイッチ１１＿２、スイッチ１２＿１、及びスイッチ１２＿２はオフになる。よって、
図４１（Ｄ）に示すように、経路１２１＿１は導通状態になり、経路１２１＿２、経路１
２２＿１、及び経路１２２＿２は非導通状態になる。すると、配線１１１と配線１１２と
は、スイッチ１１＿１を介して導通状態になるので、配線１１２に供給される電圧（例え
ば電圧Ｖ１）又は信号は、スイッチ１１＿１を介して配線１１１に供給される。言い換え
ると、配線１１１と配線１１２とは、経路１２１＿１を介して導通状態になるので、配線
１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、経路１２１＿１を介して配線１
１１に供給される。
【００７７】
期間Ａの期間Ａ２において、スイッチ１２＿１はオンになり、スイッチ１１＿１、スイッ
チ１１＿２及びスイッチ１２＿２はオフになる。よって、図４１（Ｅ）に示すように、経
路１２２＿１は導通状態になり、経路１２１＿１、経路１２１＿２、及び経路１２２＿２
は非導通状態になる。すると、配線１１１と配線１１２とは、スイッチ１２＿１を介して
導通状態になるので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、スイ
ッチ１２＿１を介して配線１１１に供給される。言い換えると、配線１１１と配線１１２
とは、経路１２２＿１を介して導通状態になるので、配線１１２に供給される電圧（例え
ば電圧Ｖ１）又は信号は、経路１２２＿１を介して配線１１１に供給される。
【００７８】
期間Ａの期間Ａ０において、スイッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、
及びスイッチ１２＿２はオフになる。よって、図４１（Ｈ）に示すように、経路１２１＿
１、経路１２１＿２、経路１２２＿１、及び経路１２２＿２は非導通状態になる。すると
、配線１１１と配線１１２とは、非導通状態になるので、配線１１２に供給される電圧（
例えば電圧Ｖ１）又は信号は、配線１１１に供給されなくなる。
【００７９】
次に、期間Ｂの動作について説明する。期間Ｂでは、スイッチ１１＿１及びスイッチ１２
＿１はオフになり、スイッチ１１＿２及びスイッチ１２＿２はオンとオフとをサブ期間毎
に繰り返す場合が多い。ただし、これに限定されず、スイッチ１１＿２及びスイッチ１２
＿２はオフになることが可能であるし、オンになることが可能である。または、スイッチ
１１＿１、及び／又は、スイッチ１２＿１はオンになることが可能である。
【００８０】
期間Ｂの期間Ｂ１において、スイッチ１１＿２はオンになり、スイッチ１１＿１、スイッ
チ１２＿１、及びスイッチ１２＿２はオフになる。よって、図４１（Ｆ）に示すように、
経路１２１＿２は導通状態になり、経路１２１＿１、経路１２２＿１、及び経路１２２＿
２は非導通状態になる。すると、配線１１１と配線１１２とは、スイッチ１１＿２を介し
て導通状態になるので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、ス
イッチ１１＿２を介して配線１１１に供給される。言い換えると、配線１１１と配線１１
２とは、経路１２１＿２を介して導通状態になるので、配線１１２に供給される電圧（例
えば電圧Ｖ１）又は信号は、経路１２１＿２を介して配線１１１に供給される。
【００８１】
期間Ｂの期間Ｂ２において、スイッチ１２＿２はオンになり、スイッチ１１＿１、スイッ
チ１１＿２、及びスイッチ１２＿１はオフになる。よって、図４１（Ｇ）に示すように、
経路１２２＿２は導通状態になり、経路１２１＿１、経路１２１＿２、及び経路１２２＿
１は非導通状態になる。すると、配線１１１と配線１１２とは、スイッチ１２＿２を介し
て導通状態になるので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、ス
イッチ１２＿２を介して配線１１１に供給される。言い換えると、配線１１１と配線１１
２とは、経路１２２＿２を介して導通状態になるので、配線１１２に供給される電圧（例
えば電圧Ｖ１）又は信号は、経路１２２＿２を介して配線１１１に供給される。
【００８２】
期間Ｂの期間Ｂ０において、スイッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、
及びスイッチ１２＿２はオフになる。よって、図４１（Ｈ）に示すように、経路１２１＿
１、経路１２１＿２、経路１２２＿１、及び経路１２２＿２は非導通状態になる。すると
、配線１１１と配線１１２とは、非導通状態になるので、配線１１２に供給される電圧（
例えば電圧Ｖ１）又は信号は、配線１１１に供給されなくなる。
【００８３】
以上のように、各スイッチがオンになる期間を切り替えることによって、スイッチがオン
になる時間を短くすることができる。よって、スイッチとして用いられる素子、又は回路
などの劣化を抑制することができる。
【００８４】
なお、期間Ａ０、及び期間Ｂ０において、配線１１１には、電圧Ｖ２又はＨレベルの信号
（例えば、Ｈレベルのクロック信号）が入力される場合が多い。ただし、これに限定され
ず、配線１１１には、電圧又は信号などが入力されずに、浮遊状態になることが可能であ
る。
【００８５】
なお、期間Ａ０が期間Ａにおいて開始される時刻（又は期間Ａの開始時刻から期間Ａ０の
開始時刻までの時間）は、期間Ｂ０が期間Ｂにおいて開始される時刻（又は期間Ｂの開始
時刻から期間Ｂ０の開始時刻までの時間）とおおむね等しい場合が多い。ただし、これに
限定されない。
【００８６】
なお、期間をステップ又は動作と置き換えることが可能である。例えば、第１の期間、第
２の期間と記載される場合、第１のステップ、第２のステップと置き換えることが可能で
ある。
【００８７】
なお、図４１（Ｂ）〜（Ｈ）のように動作することが可能であれば、スイッチの構成は図
４１（Ａ）に限定されない。
【００８８】
なお、スイッチ１１＿１〜１１＿２、及びスイッチ１２＿１〜１２＿２のうち、二つ以上
（例えば二つ、三つ、四つ）のスイッチが同時にオンになることが可能である。例えば、
スイッチ１１＿１とスイッチ１２＿１とが同時にオンになることが可能である。
【００８９】
なお、回路１０１、及び／又は回路１０２は、３つ以上のスイッチを有することが可能で
ある。例えば、図４３（Ａ）に示すように、回路１０１は、スイッチ１１＿１〜１１＿ｍ
（ｍは自然数）という複数のスイッチを有し、回路１０２は、スイッチ１２＿１〜１２＿
ｍという複数のスイッチを有することが可能である。スイッチ１１＿１〜１１＿ｍは、各
々、スイッチ１１＿１又はスイッチ１１＿２に対応し、同様の機能を有する。スイッチ１
２＿１〜１２＿ｍは、各々、スイッチ１２＿１又はスイッチ１２＿２に対応し、同様の機
能を有する。スイッチ１１＿１〜１１＿ｍ、及びスイッチ１２＿１〜１２＿ｍは、配線１
１１と配線１１２との間に接続される。よって、図４３（Ｂ）に示すように、配線１１１
と配線１１２との間には、経路１２１＿１〜１２１＿ｍという複数の経路と、経路１２２
＿１〜１２１＿ｍという複数の経路が存在する。ただし、これに限定されず、回路１０１
、及び／又は、回路１０２は、各々、１個のスイッチを有することが可能である。または
、回路１０１が有するスイッチの数と、回路１０２が有するスイッチの数とは、異なるこ
とが可能である。
【００９０】
図４３（Ａ）の回路に用いることが可能なタイミングチャートの一例を図４４に示す。図
４４のタイミングチャートは、ｍ＝３である場合の一例である。よって、回路１０１は、
スイッチ１１＿１〜１１＿３という複数のスイッチを有することが可能であり、回路１０
２はスイッチ１２＿１〜１２＿３という複数のスイッチを有することが可能である。図４
４のタイミングチャートは、期間Ａ、期間Ｂ、及び期間Ｃという複数の期間を有する。期
間Ｃは、期間Ａ又は期間Ｂと同様に、期間Ｃ０、期間Ｃ１、及び期間Ｃ２という複数のサ
ブ期間を有する。そして、図４４のタイミングチャートの一例では、期間Ａ、期間Ｂ、及
び期間Ｃが順番に配置される。ただし、これに限定されず、期間Ａ、期間Ｂ、及び期間Ｃ
は、様々な順番に配置されることが可能である。または、タイミングチャートは、期間Ａ
、期間Ｂ、及び期間Ｃの他にも様々な期間を有することが可能であるし、期間Ａ、期間Ｂ
、及び期間Ｃのいずれかを省略することが可能である。そして、期間Ｃには、期間Ｃ１と
期間Ｃ２とが繰り返して配置される後に、期間Ｃ０が配置される。その後、再び、期間Ｃ
には、期間Ｃ１と期間Ｃ２とが繰り返して配置される。ただし、これに限定されず、期間
Ｃ０、期間Ｃ１、及び期間Ｃ２は、様々な順番に配置されることが可能である。または、
期間Ｃには、期間Ａ０、期間Ａ１、期間Ａ２、期間Ｂ０、期間Ｂ１、期間Ｂ２、及び／又
は、その他の期間が配置されることが可能である。または、期間Ｃ０、期間Ｃ１、及び期
間Ｃ２のいずれかを省略することが可能である。または、期間Ｃ０は、期間Ｃ１の次に配
置することが可能であるし、期間Ｃ２の次に配置することが可能であるし、その他の期間
の次に配置することが可能である。
【００９１】
期間Ａ、及び期間Ｂでは、スイッチ１１＿３、及びスイッチ１２＿３はオフになる。よっ
て、経路１２１＿３、及び経路１２２＿３は、非導通状態になる。ただし、これに限定さ
れず、スイッチ１１＿３、及び／又は、スイッチ１２＿３は、オンになることが可能であ
る。
【００９２】
期間Ｃでは、スイッチ１１＿３、及びスイッチ１２＿３は、オンとオフとをサブ期間毎に
繰り返し、スイッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、及びスイッチ１２
＿２はオフになる。スイッチ１１＿３、及びスイッチ１２＿３のオンとオフとはお互いに
反転している場合が多い。ただし、これに限定されず、スイッチ１１＿３、及びスイッチ
１２＿３は、オンになることが可能であるし、オフになることが可能である。または、ス
イッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、及び／又は、スイッチ１２＿２
は、オンになることが可能である。
【００９３】
期間Ｃの期間Ｃ１では、スイッチ１１＿３はオンになり、スイッチ１１＿１、スイッチ１
１＿２、スイッチ１２＿１、スイッチ１２＿２、及びスイッチ１２＿３はオフになる。よ
って、経路１２１＿３は導通状態になり、経路１２１＿１、経路１２１＿２、経路１２２
＿１、経路１２２＿２、及び経路１２２＿３は非導通状態になる。すると、配線１１１と
配線１１２とは、スイッチ１１＿３を介して導通状態になるので、配線１１２に供給され
る電圧（例えば電圧Ｖ１）又は信号は、スイッチ１１＿３を介して配線１１１に供給され
る。言い換えると、配線１１１と配線１１２とは、経路１２１＿３を介して導通状態にな
るので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、経路１２１＿３を
介して配線１１１に供給される。
【００９４】
期間Ｃの期間Ｃ２では、スイッチ１２＿３はオンになり、スイッチ１１＿１、スイッチ１
１＿２、スイッチ１１＿３、スイッチ１２＿１、及びスイッチ１２＿２はオフになる。よ
って、経路１２２＿３は導通状態になり、経路１２１＿１、経路１２１＿２、経路１２１
＿３、経路１２２＿１、及び経路１２２＿２は非導通状態になる。すると、配線１１１と
配線１１２とは、スイッチ１２＿３を介して導通状態になるので、配線１１２に供給され
る電圧（例えば電圧Ｖ１）又は信号は、スイッチ１２＿３を介して配線１１１に供給され
る。言い換えると、配線１１１と配線１１２とは、経路１２２＿３を介して導通状態にな
るので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、経路１２２＿３を
介して配線１１１に供給される。
【００９５】
期間Ｃの期間Ｃ０では、スイッチ１１＿１、スイッチ１１＿２、スイッチ１１＿３、スイ
ッチ１２＿１、スイッチ１２＿２、及びスイッチ１２＿３はオフになる。よって、経路１
２１＿１、経路１２１＿２、経路１２１＿３、経路１２２＿１、経路１２２＿２、経路１
２２＿３は非導通状態になる。すると、配線１１１と配線１１２とは、非導通状態になる
ので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、配線１１１に供給さ
れなくなる。
【００９６】
なお、図４３（Ａ）において、ｍが大きいと、スイッチがオンになる時間を短くすること
ができる。よって、スイッチとして用いられる素子、又は回路などの劣化を抑制すること
ができる。ただし、ｍが大きすぎると、回路規模が大きくなりすぎてしまう。したがって
、ｍ≦６であることが好ましい。より好ましくは、ｍ≦４であることが好ましい。さらに
好ましくは、ｍ＝２、又はｍ＝３であることが好ましい。
【００９７】
なお、図４１（Ａ）の回路は、回路１０１又は回路１０２に対応する複数の回路を有する
ことが可能である。図４３（Ｃ）には、回路が、回路１０１、回路１０２、及び回路１０
３という複数の回路を有する場合の一例を示す。回路１０３は、スイッチ１３＿１及びス
イッチ１３＿２という複数のスイッチを有する。回路１０３は、回路１０１又は回路１０
２に対応し、スイッチ１３＿１は、スイッチ１１＿１又はスイッチ１２＿１に対応し、ス
イッチ１３＿２は、スイッチ１１＿２又はスイッチ１２＿２に対応する。スイッチ１３＿
１及びスイッチ１３＿２は、配線１１１と配線１１２との間に接続される。よって、図４
３（Ｄ）に示すように、配線１１１と配線１１２との間には、経路１２１＿１、経路１２
１＿２、経路１２２＿１、及び経路１２２＿２に加え、経路１２３＿１、及び経路１２３
＿２という複数の経路が存在する。ただし、これに限定されず、回路は、回路１０１又は
回路１０２に対応する一つの回路、または回路１０１又は回路１０２に対応する４つ以上
の回路を有することが可能である。
【００９８】
図４３（Ｃ）の回路に用いることが可能なタイミングチャートの一例を図４５に示す。図
４５のタイミングチャートは、期間Ａは、期間Ａ０〜Ａ３という複数のサブ期間を有し、
期間Ｂは、期間Ｂ０〜Ｂ３という複数のサブ期間を有する。期間Ａには、期間Ａ１〜Ａ３
が繰り返して配置される後に、期間Ａ０が配置される。その後、再び、期間Ａには、期間
Ａ１〜Ａ３が繰り返して配置される。同様に、期間Ｂには、期間Ｂ１〜Ｂ３が繰り返して
配置される後に、期間Ｂ０が配置される。その後、再び、期間Ｂには、期間Ｂ１〜Ｂ３が
繰り返して配置される。ただし、これに限定されず、期間Ａにおいて、期間Ａ０〜Ａ３は
、様々な順番に配置されること可能である。または、期間Ｂにおいて、期間Ｂ０〜Ｂ３は
、様々な順番に配置されること可能である。または、期間Ａには、期間Ｂ０〜Ｂ３のいず
れか、又はその他の期間が配置されることが可能である。または、期間Ｂには、期間Ａ０
〜Ａ３のいずれか、又はその他の期間が配置されることが可能である。または、期間Ａに
おいて、期間Ａ０〜Ａ３のいずれかを省略することが可能である。または、期間Ｂにおい
て、期間Ｂ０〜Ｂ３のいずれかを省略することが可能である。または、期間Ａにおいて、
期間Ａ０は、期間Ａ１〜Ａ３のいずれかの次に配置することが可能であるし、その他の期
間の次に配置することが可能である。または、期間Ｂにおいて、期間Ｂ０は、期間Ｂ１〜
Ｂ３のいずれかの次に配置することが可能であるし、その他の期間の次に配置することが
可能である。
【００９９】
期間Ａでは、スイッチ１１＿１、スイッチ１２＿１、及びスイッチ１３＿１は順番にオン
になり、スイッチ１１＿２、スイッチ１２＿２、及びスイッチ１３＿２はオフになる。た
だし、これに限定されず、スイッチ１１＿１、スイッチ１２＿１、及びスイッチ１３＿１
は、様々な順番でオンになることが可能である。または、スイッチ１１＿１、スイッチ１
２＿１、及びスイッチ１３＿１は、オフになることが可能であるし、オンになることが可
能である。または、スイッチ１１＿２、スイッチ１２＿２、及び／又は、スイッチ１３＿
２はオンになることが可能である。
【０１００】
期間Ａの期間Ａ０、期間Ａ１、及び期間Ａ２では、スイッチ１３＿１、及びスイッチ１３
＿２はオフになる。よって、経路１２３＿１、及び経路１２３＿２は、非導通状態になる
。ただし、これに限定されず、スイッチ１３＿１、及び／又は、スイッチ１３＿２はオン
になることが可能である。
【０１０１】
期間Ａの期間Ａ３では、スイッチ１３＿１はオンになり、スイッチ１１＿１、スイッチ１
１＿２、スイッチ１２＿１、スイッチ１２＿２、及びスイッチ１３＿２はオフになる。よ
って、経路１２３＿１は導通状態になり、経路１２１＿１、経路１２１＿２、経路１２２
＿１、経路１２２＿２、及び経路１２３＿２は非導通状態になる。すると、配線１１１と
配線１１２とは、スイッチ１３＿１を介して導通状態になるので、配線１１２に供給され
る電圧（例えば電圧Ｖ１）又は信号は、スイッチ１３＿１を介して配線１１１に供給され
る。言い換えると、配線１１１と配線１１２とは、経路１２３＿１を介して導通状態にな
るので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、経路１２３＿１を
介して配線１１１に供給される。
【０１０２】
期間Ｂでは、スイッチ１１＿２、スイッチ１２＿２、及びスイッチ１３＿２は順番にオン
になり、スイッチ１１＿１、スイッチ１２＿１、及びスイッチ１３＿１はオフになる。た
だし、これに限定されず、スイッチ１１＿２、スイッチ１２＿２、及びスイッチ１３＿２
は、様々な順番でオンになることが可能である。または、スイッチ１１＿２、スイッチ１
２＿２、及びスイッチ１３＿２は、オフになることが可能であるし、オンになることが可
能である。または、スイッチ１１＿１、スイッチ１２＿１、及び／又は、スイッチ１３＿
１はオンになることが可能である。
【０１０３】
期間Ｂの期間Ｂ０、期間Ｂ１、及び期間Ｂ２では、スイッチ１３＿１、及びスイッチ１３
＿２はオフになる。よって、経路１２３＿１、及び経路１２３＿２は、非導通状態になる
。ただし、これに限定されず、スイッチ１３＿１、及び／又は、スイッチ１３＿２はオン
になることが可能である。
【０１０４】
期間Ｂの期間Ｂ３では、スイッチ１３＿２はオンになり、スイッチ１１＿１、スイッチ１
１＿２、スイッチ１２＿１、スイッチ１２＿２、及びスイッチ１３＿１はオフになる。よ
って、経路１２３＿２は導通状態になり、経路１２１＿１、経路１２１＿２、経路１２２
＿１、経路１２２＿２、及び経路１２３＿１は非導通状態になる。すると、配線１１１と
配線１１２とは、スイッチ１３＿２を介して導通状態になるので、配線１１２に供給され
る電圧（例えば電圧Ｖ１）又は信号は、スイッチ１３＿２を介して配線１１１に供給され
る。言い換えると、配線１１１と配線１１２とは、経路１２３＿２を介して導通状態にな
るので、配線１１２に供給される電圧（例えば電圧Ｖ１）又は信号は、経路１２３＿２を
介して配線１１１に供給される。
【０１０５】
なお、図４３（Ｃ）において、回路１０１又は回路１０２に対応する回路の数が多いこと
によって、スイッチがオンになる時間を短くすることができる。よって、スイッチとして
用いられる素子、又は回路などの劣化を抑制することができる。ただし、回路１０１又は
回路１０２に対応する回路の数が多すぎると、スイッチの数が増えるので、回路規模が大
きくなりすぎてしまう。したがって、回路１０１又は回路１０２に対応する回路の数は、
６個以下であることが好ましい。より好ましくは、４個以下であることが好ましい。さら
に好ましくは、３個又は２個であることが好ましい。ただし、これに限定されず、回路１
０１又は回路１０２に対応する回路の数は、１個であることが可能であるし、６個以上で
あることが可能である。
【０１０６】
なお、図４３（Ｃ）において、図４３（Ａ）と同様に、回路１０１又は回路１０２に対応
する複数の回路は、各々、配線１１１と配線１１２との間に接続される３つ以上のスイッ
チを有することが可能である。
【０１０７】
なお、配線を複数の配線に分割することが可能である。そして、当該複数の配線には、同
じ信号又は電圧などを入力することが可能であるし、別々の信号又は電圧などを入力する
ことが可能である。または、当該複数の配線は、同じ配線又は素子などと接続されること
が可能であるし、当該複数の配線は、別々の配線又は素子などと接続されることが可能で
ある。図４３（Ｅ）の一例には、配線１１２を配線１１２Ａ〜１１２Ｄという複数の配線
に分割する場合の構成を示す。配線１１２Ａ〜１１２Ｄと、配線１１１との間には、各々
、スイッチ１１＿１、スイッチ１１＿２、スイッチ１２＿１、スイッチ１２＿２が接続さ
れる。配線１１２Ａ〜１１２Ｄは、配線１１２に対応する。よって、配線１１２Ａ〜１１
２Ｄには、電圧Ｖ１を供給することが可能であり、配線１１２Ａ〜１１２Ｄは、電源線と
して機能することが可能である。ただし、これに限定されず、配線１１２Ａ〜１１２Ｄに
は、別々の電圧、又は別々の信号を入力することが可能である。または、配線１１２Ａ〜
配線１１２Ｄのいずれかを共有することが可能である。または、配線１１２Ａ〜１１２Ｄ
は、各々、他の配線と共有されることが可能である。
【０１０８】
なお、図４３（Ｅ）と同様に、図４３（Ａ）、及び図４３（Ｃ）においても、配線１１２
を複数の配線に分割することが可能である。そして、配線１１１と、当該複数の配線との
間に、各々、スイッチを接続することが可能である。
【０１０９】
次に、スイッチとして、トランジスタを用いる場合の一例について、図１（Ａ）を参照し
て説明する。図１（Ａ）には、図４１（Ａ）のスイッチ１１＿１、スイッチ１１＿２、ス
イッチ１２＿１、及びスイッチ１２＿２として、各々、トランジスタ１０１＿１、トラン
ジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２が用いられる
場合の構成を示す。ただし、これに限定されず、図４１〜４５で述べる内容、又はこれら
を組み合わせた構成において、スイッチとしてトランジスタを用いることが可能である。
例えば、図４３（Ａ）、図４３（Ｃ）、及び図４３（Ｅ）において、スイッチとしてトラ
ンジスタを用いることが可能である。
【０１１０】
なお、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１０２＿１、及
びトランジスタ１０２＿２は、Ｎチャネル型であるものとする。Ｎチャネル型のトランジ
スタは、ゲートとソースとの間の電位差（Ｖｇｓ）が閾値電圧（Ｖｔｈ）を上回った場合
にオンするものとする。ただし、これに限定されず、トランジスタ１０１＿１、トランジ
スタ１０１＿２、トランジスタ１０２＿１、及び／又は、トランジスタ１０２＿２は、Ｐ
チャネル型であることが可能である。Ｐチャネル型トランジスタは、ゲートとソースとの
間の電位差（Ｖｇｓ）が閾値電圧（Ｖｔｈ）を下回った場合にオンするものとする。また
は、スイッチとしては、ＣＭＯＳのスイッチを用いることが可能である。
【０１１１】
図１（Ａ）の半導体装置の接続関係について説明する。トランジスタ１０１＿１、トラン
ジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２の第１の端子
は、配線１１２と接続される。トランジスタ１０１＿１、トランジスタ１０１＿２、トラ
ンジスタ１０２＿１、及びトランジスタ１０２＿２の第２の端子は、配線１１１と接続さ
れる。そして、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１０２
＿１、及びトランジスタ１０２＿２のゲートは、各々、配線１１３＿１、配線１１３＿２
、配線１１４＿１、配線１１４＿２と接続される。ただし、これに限定されず、他にも様
々な接続構成にすることが可能である。
【０１１２】
配線１１３＿１、及び配線１１３＿２には、一例として、各々、信号Ｓ１＿１、信号Ｓ１
＿２が入力されるものとする。信号Ｓ１＿１、及び信号Ｓ１＿２は、デジタル信号である
場合が多く、クロック信号として機能することが可能である。配線１１４＿１、及び配線
１１４＿２には、一例として、各々、信号Ｓ２＿１、信号Ｓ２＿２が入力されるものとす
る。信号Ｓ２＿１は、信号Ｓ１＿１の反転信号、又は、信号Ｓ１＿１から位相が１８０°
ずれた信号である場合が多く、反転クロック信号として機能することが可能である。同様
に、信号Ｓ２＿２は、信号Ｓ１＿２の反転信号、又は、信号Ｓ１＿２から位相が１８０°
ずれた信号である場合が多く、反転クロック信号として機能することが可能である。ただ
し、これに限定されず、配線１１１、配線１１２、配線１１３＿１、配線１１３＿２、配
線１１４＿１、及び配線１１４＿２には、他にも様々な信号、様々な電流、又は様々な電
圧を入力することが可能である。
【０１１３】
信号Ｓ１＿１、及び信号Ｓ１＿２は、ある期間毎（例えば１フレーム毎、又は１動作期間
毎）に、アクティブ状態と非アクティブ状態とを繰り返す場合が多い。そして、信号Ｓ１
＿１と信号Ｓ１＿２とでは、アクティブ状態と非アクティブ状態とが反転している場合が
多い。同様に、信号Ｓ２＿１、及び信号Ｓ２＿２は、ある期間毎（例えば１フレーム毎、
又は１動作期間毎）に、アクティブ状態と非アクティブ状態とを繰り返す場合が多い。そ
して、信号Ｓ２＿１と信号Ｓ２＿２とでは、アクティブ状態と非アクティブ状態とが反転
している場合が多い。例えば、ｋ（ｋは自然数）フレーム目において、信号Ｓ１＿１、及
び信号Ｓ２＿１がアクティブ状態であるとすると、信号Ｓ１＿２、及び信号Ｓ２＿２は非
アクティブ状態になる。その後、ｋ＋１フレーム目において、信号Ｓ１＿１、及び信号Ｓ
２＿１が非アクティブ状態になるとすると、信号Ｓ１＿２、及び信号Ｓ２＿２はアクティ
ブ状態になる。ただし、これに限定されず、信号Ｓ１＿１と信号Ｓ１＿２との両方が、同
じ状態（アクティブ状態又は非アクティブ状態）になることが可能である。同様に、信号
Ｓ２＿１と信号Ｓ２＿２との両方が、同じ状態（アクティブ状態又は非アクティブ状態）
になることが可能である。または、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、及び信
号Ｓ２＿２は、複数フレーム毎、半導体装置に電源が投入されるたび、又は、ランダムに
、アクティブ状態と非アクティブ状態とを繰り返すことが可能である。
【０１１４】
なお、信号がアクティブ状態になるとは、信号がＨレベル又はＬレベルになることが可能
な状態のことをいう。一方で、信号が非アクティブ状態になるとは、信号が一定の値（例
えば、Ｈレベル又はＬレベル）になることをいう。ここでは、一例として、信号が非アク
ティブ状態になると記載する場合、信号はＬレベルになるものとする。ただし、これに限
定されない。例えば、信号がアクティブ状態になる場合でも、信号が一定の値になること
が可能である。
【０１１５】
なお、配線１１３＿１、配線１１３＿２、配線１１４＿１、及び配線１１４＿２は、信号
線、又はクロック信号線として機能することが可能である。ただし、これに限定されず、
配線１１３＿１、配線１１３＿２、配線１１４＿１、及び配線１１４＿２に電圧が供給さ
れる場合、これらの配線は電源線として機能することが可能である。
【０１１６】
なお、半導体装置に多相のクロック信号を入力することが可能である。例えば、ｎ（ｎは
自然数）相のクロック信号を半導体装置に入力することが可能である。ｎ相のクロック信
号とは、それぞれ位相がずれたｎ個のクロック信号である。例えば、ｎ相のクロック信号
としては、一例として、周期がそれぞれ１／ｎ周期ずつずれたｎ個のクロック信号がある
。ただし、これに限定されない。
【０１１７】
なお、信号Ｓ１＿１、信号Ｓ２＿１、信号Ｓ１＿２、及び信号Ｓ２＿２がアクティブ状態
の場合において、信号を生成する回路を簡単にするために、Ｌレベルになる時間とＨレベ
ルになる時間とはおおむね等しいことが好ましい。ただし、これに限定されず、Ｌレベル
になる時間は、Ｈレベルになる時間よりも長いことが可能である。または、Ｌレベルにな
る時間は、Ｈレベルになる時間よりも短いことが可能である。
【０１１８】
なお、平衡とは、デューティ比がおおむね５０％のこと、つまりＨレベルの時間とＬレベ
ルの時間とがおおむね等しいことをいう。非平衡とは、平衡ではないこと、つまりＨレベ
ルの時間とＬレベルとの時間が異なることをいう。
【０１１９】
次に、図１（Ａ）の半導体装置の動作について、図１（Ｂ）のタイミングチャートを参照
して説明する。図１（Ｂ）のタイミングチャートは、図４２のタイミングチャートに対応
する。なお、図４１（Ａ）の動作と共通するところは、その説明を省略する。
【０１２０】
まず、期間Ａの動作について説明する。期間Ａでは、信号Ｓ１＿１、及び信号Ｓ２＿１は
アクティブ状態になり、信号Ｓ１＿２、及び信号Ｓ２＿２は非アクティブ状態になる。よ
って、信号Ｓ１＿１、及び信号Ｓ２＿１は、ＨレベルとＬレベルとをサブ期間毎に繰り返
し、信号Ｓ１＿２、及び信号Ｓ２＿２はＬレベルになる。信号Ｓ１＿１、及び信号Ｓ２＿
１は、ＨレベルとＬレベルとがお互いに反転している場合が多い。ただし、これに限定さ
れず、信号Ｓ１＿１、及び信号Ｓ２＿１は、Ｌレベルになることが可能であるし、Ｈレベ
ルになることが可能である。または、信号Ｓ１＿２、及び／又は、信号Ｓ２＿２は、Ｈレ
ベルになることが可能である。
【０１２１】
期間Ａの期間Ａ１において、信号Ｓ１＿１がＨレベルになり、信号Ｓ１＿２、信号Ｓ２＿
１、及び信号Ｓ２＿２がＬレベルになる。よって、図２（Ａ）に示すように、トランジス
タ１０１＿１がオンになり、トランジスタ１０１＿２、トランジスタ１０２＿１、及びト
ランジスタ１０２＿２がオフになる。すると、配線１１１と配線１１２とがトランジスタ
１０１＿１を介して導通状態になるので、電圧Ｖ１が配線１１２から配線１１１にトラン
ジスタ１０１＿１を介して供給される。
【０１２２】
期間Ａの期間Ａ２において、信号Ｓ２＿１がＨレベルになり、信号Ｓ１＿１、信号Ｓ１＿
２、及び信号Ｓ２＿２がＬレベルになる。よって、図２（Ｂ）に示すように、トランジス
タ１０２＿１がオンになり、トランジスタ１０１＿１、トランジスタ１０１＿２、及びト
ランジスタ１０２＿２がオフになる。すると、配線１１１と配線１１２とがトランジスタ
１０２＿１を介して導通状態になるので、電圧Ｖ１が配線１１２から配線１１１にトラン
ジスタ１０２＿１を介して供給される。
【０１２３】
期間Ａの期間Ａ０において、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、及び信号Ｓ２
＿２がＬレベルになる。よって、図２（Ｃ）に示すように、トランジスタ１０１＿１、ト
ランジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２がオフに
なる。すると、配線１１１と配線１１２とは非導通状態になる。
【０１２４】
次に、期間Ｂの動作について説明する。期間Ｂでは、信号Ｓ１＿２、及び信号Ｓ２＿２は
アクティブ状態になり、信号Ｓ１＿１、及び信号Ｓ２＿１は非アクティブ状態になる。よ
って、信号Ｓ１＿２、及び信号Ｓ２＿２は、ＨレベルとＬレベルとをサブ期間毎に繰り返
し、信号Ｓ１＿１、及び信号Ｓ２＿１はＬレベルになる。信号Ｓ１＿２、及び信号Ｓ２＿
２は、ＨレベルとＬレベルとがお互いに反転している場合が多い。ただし、これに限定さ
れず、信号Ｓ１＿２、及び信号Ｓ２＿２は、Ｌレベルになることが可能であるし、Ｈレベ
ルになることが可能である。または、信号Ｓ１＿１、及び／又は、信号Ｓ２＿１は、Ｈレ
ベルになることが可能である。
【０１２５】
期間Ｂの期間Ｂ１において、信号Ｓ１＿２がＨレベルになり、信号Ｓ１＿１、信号Ｓ２＿
１、及び信号Ｓ２＿２がＬレベルになる。よって、図３（Ａ）に示すように、トランジス
タ１０１＿２がオンになり、トランジスタ１０１＿１、トランジスタ１０２＿１、及びト
ランジスタ１０２＿２がオフになる。すると、配線１１１と配線１１２とがトランジスタ
１０１＿２を介して導通状態になるので、電圧Ｖ１が配線１１２から配線１１１にトラン
ジスタ１０１＿２を介して供給される。
【０１２６】
期間Ｂの期間Ｂ２において、信号Ｓ２＿２がＨレベルになり、信号Ｓ１＿１、信号Ｓ１＿
２、及び信号Ｓ２＿１がＬレベルになる。よって、図３（Ｂ）に示すように、トランジス
タ１０２＿２がオンになり、トランジスタ１０１＿１、トランジスタ１０１＿２、及びト
ランジスタ１０２＿１がオフになる。すると、配線１１１と配線１１２とがトランジスタ
１０２＿２を介して導通状態になるので、電圧Ｖ１が配線１１２から配線１１１にトラン
ジスタ１０２＿２を介して供給される。
【０１２７】
期間Ｂの期間Ｂ０において、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、及び信号Ｓ２
＿２がＬレベルになる。よって、図２（Ｃ）に示すように、トランジスタ１０１＿１、ト
ランジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２がオフに
なる。すると、配線１１１と配線１１２とは非導通状態になる。
【０１２８】
以上のように、本実施の形態の半導体装置は、トランジスタがオンになる時間を短くする
ことができる。したがって、トランジスタの特性劣化を抑制することができる。よって、
シフトレジスタ、ゲートドライバ、又は表示装置などが本実施の形態の半導体装置を有す
ることによって、これらの寿命を長くすることができる。
【０１２９】
または、本実施の形態の半導体装置では、全てのトランジスタの極性をＮチャネル型又は
Ｐチャネル型とすることが可能である。したがって、ＣＭＯＳ回路と比較して、工程数の
削減、歩留まりの向上、信頼性の向上、又はコストの削減を図ることができる。特に、画
素部などを含めて、全てのトランジスタがＮチャネル型の場合、トランジスタの半導体層
として、非単結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体
などを用いることが可能になる。ただし、これらの半導体を用いたトランジスタは、劣化
しやすい場合が多い。しかし本実施の形態の半導体装置は、トランジスタの劣化を抑制す
ることができる。
【０１３０】
または、トランジスタの特性が劣化した場合でも半導体装置が動作するように、トランジ
スタのチャネル幅を大きくする必要がない。よって、トランジスタのチャネル幅を小さく
することができる。なぜなら、本実施の形態の半導体装置では、トランジスタの劣化を抑
制することができるからである。
【０１３１】
なお、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、及び／又は、信号Ｓ２＿２のＬレベ
ルの電位をＶ１よりも低くすることが可能である。この場合、信号がＬレベルになると、
逆バイアスがトランジスタに印加される。よって、トランジスタの劣化を緩和することが
できる。ただし、これに限定されず、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、及び
／又は、信号Ｓ２＿２のＬレベルの電位は、Ｖ１よりも高いことが可能である。
【０１３２】
なお、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、及び／又は、信号Ｓ２＿２のＨレベ
ルの電位をＶ２よりも低くすることが可能である。この場合、信号がＨレベルになって、
トランジスタがオンになる場合に、トランジスタのＶｇｓが小さくなる。よって、トラン
ジスタの劣化を抑制することができる。ただし、これに限定されず、信号Ｓ１＿１、信号
Ｓ１＿２、信号Ｓ２＿１、及び／又は、信号Ｓ２＿２のＨレベルの電位は、Ｖ２よりも高
いことが可能である。
【０１３３】
なお、トランジスタ１０１＿１のチャネル幅と、トランジスタ１０１＿２のチャネル幅と
は、おおむね等しいことが好ましい。同様に、トランジスタ１０２＿１のチャネル幅と、
トランジスタ１０２＿２のチャネル幅とは、おおむね等しいことが好ましい。このように
、トランジスタのサイズをおおむね等しくすることによって、電流能力をおおむね等しく
することが可能である。よって、複数のトランジスタを切り替えて用いても、信号の波形
をおおむね等しくすることができる。または、トランジスタの特性劣化の程度をおおむね
等しくすることができる。ただし、これに限定されず、トランジスタ１０１＿１のチャネ
ル幅と、トランジスタ１０１＿２のチャネル幅とは、異なることが可能である。または、
トランジスタ１０２＿１のチャネル幅と、トランジスタ１０２＿２のチャネル幅とは、異
ならせることが可能である。
【０１３４】
なお、トランジスタのチャネル幅と示す場合、これをトランジスタのＷ／Ｌ（Ｗ：チャネ
ル幅、Ｌ：チャネル長）比と言い換えることが可能である。
【０１３５】
なお、図４（Ａ）に示すように、図４３（Ｅ）と同様に、配線１１２を配線１１２Ａ〜１
１２Ｄという複数の配線に分割することが可能である。トランジスタ１０１＿１、トラン
ジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２の第１の端子
は、各々、配線１１２Ａ、配線１１２Ｂ、配線１１２Ｃ、配線１１２Ｄと接続される。
【０１３６】
なお、図３（Ｃ）に示すように、トランジスタ１０１＿１、及びトランジスタ１０１＿２
の第１の端子は、各々、配線１１３＿２、配線１１３＿１と接続されることが可能である
。または、図４（Ｂ）に示すように、トランジスタ１０１＿１、トランジスタ１０１＿２
、トランジスタ１０２＿１、及びトランジスタ１０２＿２の第１の端子は、各々、配線１
１３＿２、配線１１３＿１、配線１１４＿２、配線１１４＿１と接続されることが可能で
ある。この場合、トランジスタが非アクティブ状態の信号によってオフになる期間では、
当該トランジスタの第１の端子にはアクティブ状態の信号が入力される。よって、当該期
間は、Ｌレベルの信号が当該トランジスタのゲートに入力され、Ｈレベルの信号が当該ト
ランジスタの第１の端子に入力される期間を含むことになる。すると、逆バイアスがトラ
ンジスタに印加されるので、トランジスタの劣化を抑制することができる。ただし、これ
に限定されず、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１０２
＿１、及びトランジスタ１０２＿２の第１の端子は、各々、配線１１４＿２、配線１１４
＿１、配線１１３＿２、配線１１３＿１と接続される場合でも同様の効果を得ることがで
きる。または、図４（Ｃ）に示すように、トランジスタ１０１＿１、トランジスタ１０１
＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２の第１の端子は、各々、配
線１１４＿１、配線１１４＿２、配線１１３＿１、配線１１３＿２と接続されることが可
能である。
【０１３７】
なお、図５（Ａ）には、図４３（Ｃ）のスイッチとしてトランジスタを用いる場合の構成
を示す。スイッチ１３＿１、及びスイッチ１３＿２として、各々、トランジスタ１０３＿
１、トランジスタ１０３＿２が用いられる。トランジスタ１０３＿１は、トランジスタ１
０１＿１又はトランジスタ１０２＿１に対応し、トランジスタ１０３＿２は、トランジス
タ１０１＿２又はトランジスタ１０２＿２に対応する。トランジスタ１０３＿１及びトラ
ンジスタ１０３＿２の第１の端子は、配線１１２と接続され、トランジスタ１０３＿１及
びトランジスタ１０３＿２の第２の端子は、配線１１１と接続される。そして、トランジ
スタ１０３＿１のゲートは、配線１１５＿１と接続され、トランジスタ１０３＿２のゲー
トは、配線１１５＿２と接続される。配線１１５＿１、及び配線１１５＿２には、各々、
信号Ｓ３＿１、及び信号Ｓ３＿２が入力される。信号Ｓ３＿１、及び信号Ｓ３＿２は、デ
ジタル信号である場合が多く、クロック信号として機能することが可能である。
【０１３８】
なお、図４３（Ｃ）で述べた内容を図５（Ａ）に適用することが可能である。
【０１３９】
なお、図５（Ａ）と同様に、図３（Ｃ）、図４（Ａ）〜（Ｃ）においても、半導体装置は
、回路１０１又は回路１０２に対応する複数の回路を有することが可能である。
【０１４０】
なお、図５（Ｂ）には、図４３（Ａ）のスイッチとして、トランジスタを用いる場合の構
成を示す。スイッチ１１＿１〜１１＿ｍとして、トランジスタ１０１＿１〜１０１＿ｍが
用いられ、スイッチ１２＿１〜１２＿ｍとして、トランジスタ１０２＿１〜１０２＿ｍが
用いられる。トランジスタ１０１＿１〜１０１＿ｍの第１の端子は、配線１１２と接続さ
れ、トランジスタ１０１＿１〜１０１＿ｍの第２の端子は、配線１１１と接続される。ト
ランジスタ１０１＿１〜１０１＿ｍのゲートは、各々、配線１１３＿１〜１１３＿ｍと接
続される。トランジスタ１０２＿１〜１０２＿ｍの第１の端子は、配線１１２と接続され
、トランジスタ１０２＿１〜１０２＿ｍの第２の端子は、配線１１１と接続される。トラ
ンジスタ１０２＿１〜１０２＿ｍのゲートは、各々、配線１１４＿１〜１１４＿ｍと接続
される。配線１１３＿１〜１１３＿ｍには、各々、信号Ｓ１＿１〜Ｓ１＿ｍが入力され、
配線１１４＿１〜１１４＿ｍには、各々、信号Ｓ２＿１〜Ｓ２＿ｍが入力される。信号Ｓ
１＿１〜Ｓ１＿ｍは、ある期間毎（例えば１フレーム毎）に順にアクティブ状態になる。
同様に、信号Ｓ２＿１〜Ｓ２＿ｍは、ある期間毎（例えば１フレーム毎）に順にアクティ
ブ状態になる。こうすることによって、信号がアクティブ状態になる期間が短くなる。つ
まり、トランジスタがオンになる時間を短くすることができるので、トランジスタの劣化
を抑制することができる。
【０１４１】
なお、図４３（Ａ）で述べる内容を図５（Ｂ）に適用することが可能である。
【０１４２】
なお、図５（Ｂ）と同様に、図３（Ｃ）、図４（Ａ）〜（Ｃ）においても、回路１０１、
及び回路１０２は、各々、複数のトランジスタを有することが可能である。または、図５
（Ａ）においても、回路１０１又は回路１０２に対応する回路は、各々、複数のトランジ
スタを有することが可能である。
【０１４３】
なお、図６（Ａ）に示すように、トランジスタ１０１＿１を一方の端子（以下、正極とも
いう）が配線１１１と接続され、他方の端子（以下、負極ともいう）が配線１１３＿１と
接続されるダイオード１０１ａ＿１に置き換えることが可能である。または、トランジス
タ１０１＿２を一方の端子が配線１１１と接続され、他方の端子が配線１１３＿２と接続
されるダイオード１０１ａ＿２に置き換えることが可能である。または、トランジスタ１
０２＿１を一方の端子が配線１１１と接続され、他方の端子が配線１１４＿１と接続され
るダイオード１０２ａ＿１に置き換えることが可能である。または、トランジスタ１０２
＿２を一方の端子が配線１１１と接続され、他方の端子が配線１１４＿２と接続されるダ
イオード１０２ａ＿２に置き換えることが可能である。
【０１４４】
なお、図６（Ｂ）に示すように、トランジスタ１０１＿１、トランジスタ１０１＿２、ト
ランジスタ１０２＿１、及びトランジスタ１０２＿２をダイオード接続にすることが可能
である。この場合、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１
０２＿１、及びトランジスタ１０２＿２の第１の端子は、各々、配線１１３＿１、配線１
１３＿２、配線１１４＿１、配線１１４＿２と接続される。トランジスタ１０１＿１、ト
ランジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２の第２の
端子及びゲートは、配線１１１と接続される。ただし、これに限定されず、トランジスタ
１０１＿１、トランジスタ１０１＿２、トランジスタ１０２＿１、及びトランジスタ１０
２＿２のゲートは、各々、配線１１３＿１、配線１１３＿２、配線１１４＿１、配線１１
４＿２と接続されることが可能である。
【０１４５】
なお、図６（Ａ）〜（Ｂ）と同様に、図３（Ｃ）、図４（Ａ）〜（Ｃ）、及び図５（Ａ）
〜（Ｂ）においても、トランジスタ（例えば、トランジスタ１０１＿１、トランジスタ１
０１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２）をダイオードに置き
換えることが可能である。または、トランジスタのゲートと第１の端子又は第２の端子と
を接続することによって、トランジスタをダイオード接続にすることが可能である。
【０１４６】
なお、図６（Ｃ）に示すように、トランジスタとして、Ｐチャネル型トランジスタを用い
ることが可能である。トランジスタ１０１ｐ＿１、トランジスタ１０１ｐ＿２、トランジ
スタ１０２ｐ＿１、及びトランジスタ１０２ｐ＿２は、各々、トランジスタ１０１＿１、
トランジスタ１０１＿２、トランジスタ１０２＿１、トランジスタ１０２＿２に対応し、
Ｐチャネル型である。そして、トランジスタの極性がＰチャネル型の場合、配線１１２に
は、電圧Ｖ２が供給され、信号Ｓ１＿１、信号Ｓ１＿２、信号Ｓ２＿１、信号Ｓ２＿２は
、図１（Ｂ）のタイミングチャートと比較して反転している場合が多い。
【０１４７】
なお、図６（Ｃ）と同様に、図３（Ｃ）、図４（Ａ）〜（Ｃ）、図５（Ａ）〜（Ｂ）、図
６（Ａ）〜（Ｂ）においても、トランジスタとして、Ｐチャネル型トランジスタを用いる
ことが可能である。
【０１４８】
（実施の形態２）
本実施の形態では、半導体装置の一例について説明する。本実施の形態の半導体装置は、
実施の形態１の半導体装置を有することが可能である。本実施の形態の半導体装置は、フ
リップフロップ、シフトレジスタ、ゲートドライバ、ソースドライバ、又は表示装置など
に用いることが可能である。なお、本実施の形態の半導体装置は、フリップフロップ、又
は駆動回路と示すことが可能である。
【０１４９】
まず、本実施の形態の半導体装置の一例について、図７（Ａ）を参照して説明する。図７
（Ａ）の半導体装置は、回路１０１、回路１０２、及びトランジスタ２０１を有する。回
路１０１は、トランジスタ１０１＿１、及びトランジスタ１０１＿２という複数のトラン
ジスタを有する。回路１０２は、トランジスタ１０２＿１、及びトランジスタ１０２＿２
という複数のトランジスタを有する。
【０１５０】
なお、トランジスタ２０１は、トランジスタ１０１＿１、トランジスタ１０１＿２、トラ
ンジスタ１０２＿１、及びトランジスタ１０２＿２と同じ極性であることが好ましく、Ｎ
チャネル型である場合が多い。ただし、これに限定されず、トランジスタ２０１は、Ｐチ
ャネル型であることが可能である。
【０１５１】
次に、図７（Ａ）の半導体装置の接続関係について説明する。トランジスタ２０１の第１
の端子は、配線２１１と接続され、トランジスタ２０１の第２の端子は、配線１１１と接
続される。トランジスタ１０１＿１の第１の端子は、配線１１２と接続され、トランジス
タ１０１＿１の第２の端子は、配線１１１と接続される。トランジスタ１０１＿２の第１
の端子は、配線１１２と接続され、トランジスタ１０１＿２の第２の端子は、配線１１１
と接続される。トランジスタ１０２＿１の第１の端子は、配線１１２と接続され、トラン
ジスタ１０２＿１の第２の端子は、配線１１１と接続され、トランジスタ１０２＿１のゲ
ートは、配線１１４＿１と接続される。トランジスタ１０２＿２の第１の端子は、配線１
１２と接続され、トランジスタ１０２＿２の第２の端子は、配線１１１と接続され、トラ
ンジスタ１０２＿２のゲートは、配線１１４＿２と接続される。ただし、これに限定され
ず、他にも様々な接続構成にすることが可能である。
【０１５２】
なお、トランジスタ２０１のゲートをノードＡと示す。トランジスタ１０１＿１のゲート
をノードＢ１と示す。トランジスタ１０１＿２のゲートをノードＢ２と示す。なお、ノー
ドＡ、ノードＢ１、及びノードＢ２を配線と呼ぶことが可能である。
【０１５３】
次に、各配線に、入力又は出力される信号又は電圧の一例について説明する。配線１１１
からは、信号ＯＵＴが出力されるものとする。配線２１１には、信号ＣＫが入力されるも
のとする。信号ＣＫは、信号Ｓ１に対応し、クロック信号として機能することが可能であ
る。配線１１２には、電圧Ｖ１が入力されるものとする。ただし、これに限定されず、こ
れらの配線には、他にも様々な信号、様々な電圧、又は様々な電流を入力することが可能
である。
【０１５４】
なお、配線２１１は、信号線、又はクロック信号線として機能することが可能である。た
だし、これに限定されず、配線２１１は、他にも様々な配線として機能することが可能で
ある。
【０１５５】
次に、トランジスタ２０１が有する機能について説明する。トランジスタ２０１は、ノー
ドＡの電位に応じて、Ｈレベルの信号ＣＫを配線１１１に供給するタイミングを制御する
ことによって、信号ＯＵＴがＨレベルになるタイミングを制御する機能を有し、プルアッ
プトランジスタ、又はブートストラップトランジスタとして機能することが可能である。
例えば、トランジスタ２０１は、実施の形態１で述べる期間Ａ０においてオンになる。そ
して、Ｈレベルの信号ＣＫを配線１１１に供給する。ただし、これに限定されず、トラン
ジスタ２０１は、他にも様々な機能を有することが可能である。
【０１５６】
なお、図７（Ｂ）に示すように、半導体装置は、回路２００を有することが可能である。
回路２００としては、様々な構成を用いることが可能であり、回路２００は、一つ又は複
数のトランジスタを有するものとする。これらのトランジスタの極性は、トランジスタ１
０１＿１、トランジスタ１０１＿２、トランジスタ１０２＿１、トランジスタ１０２＿２
、及びトランジスタ２０１と同じ極性であるものとする。ただし、これに限定されない。
例えば、回路２００は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとを有す
ることが可能である。つまり、回路２００は、ＣＭＯＳ回路であることが可能である。回
路２００は、端子２００ａ〜２００ｋという複数の端子を有する。端子２００ａ、端子２
００ｂ、端子２００ｃ、端子２００ｄ、端子２００ｅ、端子２００ｆ、端子２００ｇ、端
子２００ｈ、端子２００ｉ、端子２００ｊ、及び端子２００ｋは、各々、配線２１１＿１
、配線２１１＿２、配線１１４＿１、配線１１４＿２、配線２１２、配線２１３、配線１
１２、ノードＡ、配線１１１、ノードＢ１、ノードＢ２と接続される。ただし、これに限
定されず、回路２００は、他にも様々な端子を有することが可能であるし、端子２００ａ
〜２００ｋのいずれかを省略することが可能である。または、回路２００の各端子は、他
にも様々な配線又はノードと接続されることが可能である。
【０１５７】
なお、配線２１１＿１、及び配線２１１＿２には、各々、信号ＣＫ＿１、信号ＣＫ＿２が
入力されるものとする。信号ＣＫ＿１、信号ＣＫ＿２は、各々、信号Ｓ１＿１、信号Ｓ１
＿２に対応し、クロック信号として機能することが可能である。配線１１４＿１、配線１
１４＿２には、各々、信号ＣＫＢ＿１、信号ＣＫＢ＿２が入力されるものとする。信号Ｃ
ＫＢ＿１、信号ＣＫＢ＿２は、各々、信号Ｓ２＿１、信号Ｓ２＿２に対応し、反転クロッ
ク信号として機能することが可能である。配線２１２には、信号ＳＰが入力されるものと
する。信号ＳＰは、デジタル信号である場合が多く、スタート信号として機能することが
可能である。または、信号ＳＰは、別の段（例えば前の段）の転送信号、出力信号、又は
選択信号などとして機能することが可能である。配線２１３には、信号ＲＥが入力される
ものとする。信号ＲＥは、デジタル信号である場合が多く、リセット信号として機能する
ことが可能である。または、信号ＲＥは、別の段（例えば次の段）の転送信号、出力信号
、又は選択信号などとして機能することが可能である。ただし、これに限定されず、これ
らの配線には、他にも様々な信号、様々な電圧、又は様々な電流を入力することが可能で
ある。
【０１５８】
なお、配線２１１＿１、及び配線２１１＿２は、信号線、又はクロック信号線として機能
することが可能である。または、配線２１２、及び配線２１３は、信号線、ゲート線、又
は走査線などとして機能することが可能である。ただし、これに限定されず、これらの配
線は、他にも様々な配線として機能することが可能である。
【０１５９】
なお、回路２００は、信号ＣＫ＿１、信号ＣＫ＿２、信号ＣＫＢ＿１、信号ＣＫＢ＿２、
信号ＳＰ、信号ＲＥ、電圧Ｖ１、ノードＡの電位、信号ＯＵＴ、ノードＢ１の電位、及び
／又は、ノードＢ２の電位に応じて、ノードＡの電位、信号ＯＵＴ、ノードＢ１の電位、
及び／又は、ノードＢ２の電位を制御する機能を有し、制御回路として機能することが可
能である。ただし、これに限定されず、回路２００は、他にも様々な機能を有することが
可能である。
【０１６０】
なお、図８（Ａ）に示すように、半導体装置は、回路３００、及び回路４００を有するこ
とが可能である。回路３００、及び回路４００としては、様々な構成を用いることが可能
である。例えば、回路４００は、トランジスタ１０１＿１のゲートの電位を制御するため
の論理回路と、トランジスタ１０１＿２のゲートの電位を制御するための論理回路とを有
することが可能である。これらの論理回路の一例としては、図２０（Ａ）に示すような２
入力のＡＮＤとＮＯＴとを組み合わせた論理回路、又は図２０（Ｂ）に示すような２入力
のＮＯＲなどがある。ただし、これに限定されず、回路４００としては、他にも様々な回
路を用いることが可能である。
【０１６１】
なお、回路３００、及び回路４００は、一つ又は複数のトランジスタを有するものとする
。これらのトランジスタの極性は、トランジスタ１０１＿１、トランジスタ１０１＿２、
トランジスタ１０２＿１、トランジスタ１０２＿２、及びトランジスタ２０１と同じ極性
であるものとする。ただし、これに限定されない。例えば、回路３００、及び／又は、回
路４００は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとを有することが可
能である。つまり、回路３００、及び／又は、回路４００は、ＣＭＯＳ回路であることが
可能である。
【０１６２】
なお、回路３００は、端子３００ａ〜３００ｉという複数の端子を有する。回路４００は
、端子４００ａ〜４００ｆという複数の端子を有する。端子３００ａ、端子３００ｂ、端
子３００ｃ、端子３００ｄ、端子３００ｅ、端子３００ｆ、端子３００ｇ、端子３００ｈ
、及び端子３００ｉは、各々、配線２１１＿１、配線２１１＿２、配線１１４＿１、配線
１１４＿２、配線２１２、配線２１３、配線１１２、トランジスタ２０１のゲート、配線
１１１と接続される。端子４００ａ、端子４００ｂ、端子４００ｃ、端子４００ｄ、端子
４００ｅ、及び端子４００ｆは、各々、配線２１１＿１、配線２１１＿２、トランジスタ
２０１のゲート、配線１１２、トランジスタ１０１＿１のゲート、トランジスタ１０１＿
２のゲートと接続される。ただし、これに限定されず、回路３００、及び／又は、回路４
００は、他にも様々な端子を有することが可能であるし、端子３００ａ〜３００ｉのいず
れか又は端子４００ａ〜４００ｆのいずれかを省略することが可能である。または、回路
３００、及び／又は、回路４００の各端子は、他にも様々な配線又はノードと接続される
ことが可能である。
【０１６３】
なお、回路３００は、信号ＣＫ＿１、信号ＣＫ＿２、信号ＣＫＢ＿１、信号ＣＫＢ＿２、
信号ＳＰ、信号ＲＥ、電圧Ｖ１、ノードＡの電位、及び／又は、信号ＯＵＴに応じて、ノ
ードＡ、及び／又は、配線１１１の電位を制御する機能を有し、制御回路として機能する
ことが可能である。回路４００は、信号ＣＫ＿１、信号ＣＫ＿２、ノードＡの電位、電圧
Ｖ１、ノードＢ１の電位、及び／又は、ノードＢ２の電位に応じて、ノードＢ１、及び／
又は、ノードＢ２の電位を制御する機能を有し、制御回路として機能することが可能であ
る。ただし、これに限定されず、回路３００、及び回路４００は、他にも様々な機能を有
することが可能である。
【０１６４】
次に、本実施の形態の半導体装置の動作について説明する。ここでは、一例として、図８
（Ａ）の半導体装置の動作について、図８（Ｂ）、図９（Ａ）、図９（Ｂ）、図１０（Ａ
）、図１０（Ｂ）、図１１（Ａ）、図１１（Ｂ）、図１２（Ａ）、図１２（Ｂ）、図１３
（Ａ）、及び図１３（Ｂ）を参照して説明する。図８（Ｂ）には、信号ＣＫ、信号ＣＫ＿
１、信号ＣＫ＿２、信号ＣＫＢ＿１、信号ＣＫＢ＿２、信号ＳＰ、信号ＲＥ、ノードＡの
電位（Ｖａ）、ノードＢ１の電位（Ｖｂ１）、ノードＢ２の電位（Ｖｂ２）、及び信号Ｏ
ＵＴを示す。図８（Ｂ）のタイミングチャートの１動作期間（または１フレーム期間）は
、期間Ｔ１、期間Ｔ２、期間Ｔ３、期間Ｔ４、及び期間Ｔ５を有する。図９（Ａ）、図１
０（Ａ）、図１１（Ａ）、図１２（Ａ）、及び図１３（Ａ）には、各々、ｋフレーム目の
期間Ｔ１、期間Ｔ２、期間Ｔ３、期間Ｔ４、期間Ｔ５における半導体装置の動作の模式図
を示す。図９（Ｂ）、図１０（Ｂ）、図１１（Ｂ）、図１２（Ｂ）、及び図１３（Ｂ）に
は、各々、ｋ＋１フレーム目の期間Ｔ１、期間Ｔ２、期間Ｔ３、期間Ｔ４、期間Ｔ５にお
ける半導体装置の動作の模式図を示す。なお、図１（Ａ）の半導体装置の動作と共通する
ところは、その説明を省略する。なお、図８（Ａ）の半導体装置の動作の説明は、図７（
Ａ）〜（Ｂ）の半導体装置の動作に適用することが可能である。
【０１６５】
まず、ｋフレーム目の期間Ｔ１において、信号ＣＫＢ＿１がＨレベルになり、信号ＣＫＢ
＿２がＬレベルになるので、トランジスタ１０２＿１がオンになり、トランジスタ１０２
＿２がオフになる。同時に、信号ＣＫ＿１及び信号ＣＫ＿２がＬレベルになるので、回路
４００は、ノードＢ１及びノードＢ２の電位を減少させる。例えば、回路４００は、Ｌレ
ベルの信号又は電圧Ｖ１をノードＢ１及びノードＢ２に供給する。または、回路４００は
、容量結合によって、ノードＢ１及びノードＢ２の電位を減少させる。よって、トランジ
スタ１０１＿１、及びトランジスタ１０１＿２がオフになる。この結果、図２（Ｂ）と同
様に、配線１１２と配線１１１とがトランジスタ１０２＿１を介して導通状態になるので
、電圧Ｖ１が配線１１２からトランジスタ１０２＿１を介して配線１１１に供給される。
このとき、信号ＳＰがＨレベルになるので、回路３００は、ノードＡの電位を上昇させる
。例えば、回路３００は、Ｈレベルの信号又は電圧Ｖ２をノードＡに供給する。その後、
ノードＡの電位が信号ＣＫのＬレベルの電位（Ｖ１）と、トランジスタ２０１の閾値電圧
（Ｖｔｈ２０１）との和（Ｖ１＋Ｖｔｈ２０１）まで上昇すると、トランジスタ２０１が
オンになる。よって、配線２１１と配線１１１とがトランジスタ２０１を介して導通状態
になるので、Ｌレベルの信号ＣＫが配線２１１からトランジスタ２０１を介して配線１１
１に供給される。その後、ノードＡの電位はさらに上昇し続ける。そして、ある電位（少
なくともＶ１＋Ｖｔｈ２０１以上）になったところで、回路３００は、ノードＡに信号又
は電圧などを供給しなくなる。よって、ノードＡは、このときの電位を維持したまま、浮
遊状態になる。こうして、信号ＯＵＴはＬレベルになる。
【０１６６】
なお、ｋフレーム目の期間Ｔ１において、回路３００は、Ｌレベルの信号又は電圧Ｖ１な
どを配線１１１に供給することが可能である。ただし、これに限定されず、回路３００は
、信号又は電圧などを配線１１１に供給しないことが可能である。
【０１６７】
一方で、ｋ＋１フレーム目の期間Ｔ１では、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫ
Ｂ＿２がＨレベルになるので、トランジスタ１０２＿１がオフになり、トランジスタ１０
２＿２がオンになるところが、ｋフレーム目の期間Ｔ１の動作と異なる。
【０１６８】
次に、ｋフレーム目の期間Ｔ２において、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫＢ
＿２がＬレベルのままになるので、トランジスタ１０２＿１がオフになり、トランジスタ
１０２＿２がオフのままになる。同時に、信号ＣＫ＿１がＨレベルになり、信号ＣＫ＿２
がＬレベルのままになるが、ノードＡの電位が高い値のままなので、回路４００は、ノー
ドＢ１及びノードＢ２の電位を低い値に維持する。例えば、回路４００は、Ｌレベルの信
号又は電圧Ｖ１をノードＢ１及びノードＢ２に供給し続ける。または、回路４００は、信
号又は電圧などをノードＢ１及びノードＢ２に供給せずに、ノードＢ１及びノードＢ２を
浮遊状態にする。よって、トランジスタ１０１＿１、及びトランジスタ１０１＿２がオフ
のままになる。この結果、図２（Ｃ）と同様に、配線１１２と配線１１１とが非導通状態
になる。このとき、回路３００は、信号又は電圧などをノードＡに供給していない場合が
多い。つまり、ノードＡは浮遊状態のままになるので、期間Ｔ１における電位（Ｖ１＋Ｖ
ｔｈ２０１以上）を維持したままになる。よって、トランジスタ２０１はオンのままにな
るので、配線２１１と配線１１１とは導通状態のままとなる。このとき、信号ＣＫがＬレ
ベルからＨレベルに上昇するので、配線１１１の電位が上昇し始める。すると、ノードＡ
は浮遊状態のままなので、ノードＡの電位は、トランジスタ２０１のゲートと第２の端子
との間の寄生容量によって上昇する。いわゆるブートストラップ動作である。こうして、
ノードＡの電位がＶ２＋Ｖｔｈ２０１＋α（αは正の数）まで上昇する。すると、配線１
１１の電位は、Ｈレベルの信号ＣＫの電位（Ｖ２）まで上昇する。このようにして、信号
ＯＵＴはＨレベルになる。
【０１６９】
一方で、ｋ＋１フレーム目の期間Ｔ２では、信号ＣＫ＿１がＬレベルのままになり、信号
ＣＫ＿２がＨレベルになるところが、ｋフレーム目の期間Ｔ２の動作と異なる。ただし、
この場合でも、ノードＡの電位が高い値のままなので、回路４００は、ノードＢ１及びノ
ードＢ２の電位を低い値に維持する。
【０１７０】
次に、ｋフレーム目の期間Ｔ３において、信号ＣＫＢ＿１がＨレベルになり、信号ＣＫＢ
＿２がＬレベルのままになるので、トランジスタ１０２＿１がオンになり、トランジスタ
１０２＿２がオフのままになる。同時に、信号ＣＫ＿１がＬレベルになり、信号ＣＫ＿２
がＬレベルのままになるので、回路４００は、ノードＢ１及びノードＢ２の電位を低い値
に維持する。例えば、回路４００は、Ｌレベルの信号又は電圧Ｖ１をノードＢ１及びノー
ドＢ２に供給し続ける。または、回路４００は、信号又は電圧などをノードＢ１及びノー
ドＢ２に供給せずに、ノードＢ１及びノードＢ２を浮遊状態にする。よって、トランジス
タ１０２＿１、及びトランジスタ１０２＿２はオフのままになる。この結果、図２（Ｂ）
と同様に、配線１１２と配線１１１とがトランジスタ１０２＿１を介して導通状態になる
ので、電圧Ｖ１が配線１１２からトランジスタ１０２＿１を介して配線１１１に供給され
る。このとき、信号ＲＥがＨレベルになるので、回路４００は、ノードＡの電位を減少さ
せる。例えば、回路４００は、ノードＡにＬレベルの信号又は電圧Ｖ１を供給する。よっ
て、トランジスタ２０１がオフになるので、配線２１１と配線１１１とは非導通状態にな
る。こうして、信号ＯＵＴはＬレベルになる。
【０１７１】
なお、ｋフレーム目の期間Ｔ３において、回路３００は、Ｌレベルの信号又は電圧Ｖ１な
どを配線１１１に供給することが可能である。
【０１７２】
一方で、ｋ＋１フレーム目の期間Ｔ３では、信号ＣＫＢ＿１がＬレベルのままになり、信
号ＣＫＢ＿２がＨレベルになるので、トランジスタ１０２＿１がオフのままになり、トラ
ンジスタ１０２＿２がオンになるところが、ｋフレーム目の期間Ｔ３の動作と異なる。
【０１７３】
次に、ｋフレーム目の期間Ｔ４において、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫＢ
＿２がＬレベルのままになるので、トランジスタ１０２＿１がオフになり、トランジスタ
１０２＿２がオフのままになる。同時に、信号ＣＫ＿１がＨレベルになり、信号ＣＫ＿２
がＬレベルのままので、回路４００は、ノードＢ１の電位を上昇させる。例えば、回路４
００は、Ｈレベルの信号又は電圧Ｖ２をノードＢ１に供給する。または、回路４００は、
容量結合によってノードＢ１の電位を上昇させる。さらに、回路４００は、ノードＢ２の
電位を低い値に維持する。例えば、回路４００は、Ｌレベルの信号又は電圧Ｖ１をノード
Ｂ２に供給する。または、回路４００は、信号又は電圧などをノードＢ２に供給せずに、
ノードＢ２を浮遊状態にする。よって、トランジスタ１０１＿１がオンになり、トランジ
スタ１０１＿２がオフのままになる。この結果、図２（Ａ）と同様に、配線１１２と配線
１１１とがトランジスタ１０１＿１を介して導通状態になるので、電圧Ｖ１が配線１１２
からトランジスタ１０１＿１を介して配線１１１に供給される。このとき、回路３００は
、ノードＡの電位をＶ１に維持する。例えば、回路３００は、Ｌレベルの信号又は電圧Ｖ
１をノードＡに供給する。または、回路３００は、信号又は電圧などをノードＡに供給し
ないことによって、ノードＡを浮遊状態にする。したがって、トランジスタ２０１はオフ
のままになるので、配線２１１と配線１１１とは非導通状態のままになる。こうして、信
号ＯＵＴはＬレベルのままになる。
【０１７４】
なお、ｋフレーム目の期間Ｔ４において、回路３００は、Ｌレベルの信号又は電圧Ｖ１を
配線１１１に供給することが可能である。ただし、これに限定されず、回路３００は、信
号又は電圧などを配線１１１に供給しないことが可能である。
【０１７５】
一方で、ｋ＋１フレーム目の期間Ｔ４では、信号ＣＫ＿１がＬレベルのままになり、信号
ＣＫ＿２がＨレベルになるところが、ｋフレーム目の期間Ｔ４の動作と異なる。そして、
回路４００がノードＢ１を低い電位に維持し、ノードＢ２の電位を上昇させるので、トラ
ンジスタ１０１＿１がオフのままになり、トランジスタ１０１＿２がオンになるところが
、ｋフレーム目の期間Ｔ４の動作と異なる。
【０１７６】
次に、ｋフレーム目の期間Ｔ５において、信号ＣＫＢ＿１がＨレベルになり、信号ＣＫＢ
＿２がＬレベルのままなので、トランジスタ１０２＿１がオンになり、トランジスタ１０
２＿２がオフのままになる。同時に、信号ＣＫ＿１がＬレベルになり、信号ＣＫ＿２がＬ
レベルのままになるので、回路４００は、ノードＢ１の電位を減少させる。例えば、回路
４００は、Ｌレベルの信号又は電圧Ｖ１をノードＢ１に供給する。または、回路４００は
、容量結合によって、ノードＢ１の電位を減少させる。さらに、回路４００は、ノードＢ
２の電位を低い値に維持する。例えば、回路４００は、Ｌレベルの信号又は電圧Ｖ１をノ
ードＢ２に供給する。または、回路４００は、信号又は電圧などをノードＢ２に供給せず
に、ノードＢ２を浮遊状態にする。よって、トランジスタ１０１＿１がオフになり、トラ
ンジスタ１０１＿２がオフのままになる。この結果、図２（Ｂ）と同様に、配線１１１と
配線１１２とがトランジスタ１０２＿１を介して導通状態になるので、電圧Ｖ１が配線１
１２からトランジスタ１０２＿１を介して配線１１１に供給される。このとき、回路３０
０は、ノードＡの電位をＶ１に維持する。例えば、回路３００は、Ｌレベルの信号又は電
圧Ｖ１をノードＡに供給する。または、回路３００は、信号又は電圧などをノードＡに供
給しないことによって、ノードＡを浮遊状態にする。したがって、トランジスタ２０１は
オフのままになるので、配線２１１と配線１１１とは非導通状態のままになる。こうして
、信号ＯＵＴはＬレベルのままになる。
【０１７７】
なお、ｋフレーム目の期間Ｔ５において、回路３００は、Ｌレベルの信号又は電圧Ｖ１を
配線１１１に供給することが可能である。ただし、これに限定されず、回路３００は、信
号又は電圧などを配線１１１に供給しないことが可能である。
【０１７８】
一方で、ｋ＋１フレーム目の期間Ｔ５では、信号ＣＫＢ＿１がＬレベルのままになり、信
号ＣＫＢ＿２がＨレベルになるので、トランジスタ１０２＿１がオフになり、トランジス
タ１０２＿２がオンになるところが、ｋフレーム目の期間Ｔ５の動作と異なる。
【０１７９】
以上のように、本実施の形態の半導体装置は、ｋフレーム目における動作とｋ＋１フレー
ム目における動作とを繰り返すことによって、トランジスタがオンになる時間を短くする
ことができる。したがって、トランジスタの特性劣化を抑制することができる。よって、
シフトレジスタ、ゲートドライバ、又は表示装置などが本実施の形態の半導体装置を有す
ることによって、これらの寿命を長くすることができる。
【０１８０】
または、本実施の形態の半導体装置は、全てのトランジスタの極性をＮチャネル型又はＰ
チャネル型とすることが可能である。したがって、ＣＭＯＳ回路と比較して、工程数の削
減、歩留まりの向上、信頼性の向上、又はコストの削減を図ることができる。特に、画素
部なども含めて、全てのトランジスタがＮチャネル型の場合、トランジスタの半導体層と
して、非単結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体な
どを用いることが可能になる。ただし、これらの半導体を用いたトランジスタは、劣化し
やすい場合が多い。しかし、本実施の形態の半導体装置は、トランジスタの劣化を抑制す
ることができる。
【０１８１】
または、トランジスタの特性が劣化した場合でも半導体装置が動作するように、トランジ
スタのチャネル幅を大きくする必要がない。よって、トランジスタのチャネル幅を小さく
することができる。なぜなら、本実施の形態の半導体装置では、トランジスタの劣化を抑
制することができるからである。
【０１８２】
なお、図８（Ｂ）において、期間Ｔ２を選択期間と示し、それ以外の期間（期間Ｔ１、期
間Ｔ３、期間Ｔ４、及び期間Ｔ５）を非選択期間と示すことが可能である。または、期間
Ｔ１、期間Ｔ２、期間Ｔ３、期間Ｔ４、及び期間Ｔ５を、各々、セット期間、出力期間、
リセット期間、第１の非選択期間、第２の非選択期間と示すことが可能である。
【０１８３】
なお、図１４（Ａ）に示すように、信号ＣＫ、信号ＣＫ＿１、信号ＣＫ＿２、信号ＣＫＢ
＿１、及び信号ＣＫＢ＿２において、Ｈレベルになる時間がＬレベルになる時間よりも短
いことが可能である。こうすることによって、期間Ｔ２において、信号ＣＫがＬレベルに
なるときに、ノードＡの電位は高い値のままなので、トランジスタ２０１はオンのままと
なる。よって、配線２１１と配線１１１とがトランジスタ２０１を介して導通状態のまま
なので、Ｌレベルの信号ＣＫが配線２１１から配線１１１にトランジスタ２０１を介して
供給される。トランジスタ２０１のチャネル幅は大きい場合が多いので配線１１１の電位
は、すぐにＶ１まで減少する。よって、信号ＯＵＴの立ち下がり時間を短くすることがで
きる。ただし、これに限定されず、信号ＣＫ、信号ＣＫ＿１、信号ＣＫ＿２、信号ＣＫＢ
＿１、及び信号ＣＫＢ＿２において、Ｈレベルになる時間がＬレベルになる時間よりも長
いことが可能である。
【０１８４】
なお、図１４（Ｂ）に示すように、期間Ｔ２の途中に、電圧Ｖ１又はＬレベルの信号を、
ノードＡ及び配線１１１に供給することによって、信号ＯＵＴをＬレベルにすることが可
能である。こうすることによって、駆動周波数を遅くすることができるので、消費電力の
低減を図ることができる。
【０１８５】
なお、図５（Ａ）のように、半導体装置が回路１０１又は回路１０２に対応する回路を複
数有する場合、半導体装置に多相のクロック信号を入力することが可能である。図１５（
Ａ）には、半導体装置に３相のクロック信号を入力する場合のタイミングチャートの一例
を示す。ただし、これに限定されない。
【０１８６】
なお、図５（Ｂ）のように、回路１０１又は回路１０２が複数のトランジスタを有するこ
とが可能である。図１５（Ｂ）には、回路１０１又は回路１０２が３つのトランジスタを
有する場合のタイミングチャートの一例を示す。ただし、これに限定されない。
【０１８７】
なお、トランジスタ２０１のチャネル幅は、トランジスタ１０１＿１、トランジスタ１０
１＿２、トランジスタ１０２＿１、及びトランジスタ１０２＿２のチャネル幅よりも大き
いことが好ましい。こうすることによって、トランジスタ２０１のオン抵抗が小さくなる
ため、信号ＯＵＴの立ち上がり時間、又は立ち下がり時間を短くすることができる。ただ
し、これに限定されず、トランジスタ２０１のチャネル幅は、トランジスタ１０１＿１、
トランジスタ１０１＿２、トランジスタ１０２＿１、及び／又は、トランジスタ１０２＿
２のチャネル幅よりも小さいことが可能である。
【０１８８】
なお、トランジスタ２０１において、ゲートと第２の端子との間の寄生容量は、ゲートと
第１の端子との間の寄生容量よりも大きいことが好ましい。なぜなら、期間Ｔ２において
、ノードＡの電位がブートストラップ動作によって高くなりやすくなるからである。した
がって、ゲートとして機能する導電層と、ソース又はドレインとして機能する導電層とが
重なる面積は、第２の端子側のほうが第１の端子側よりも大きいことが好ましい。ただし
、これに限定されない。
【０１８９】
なお、実施の形態１で述べたように、配線を複数の配線に分割することが可能である。そ
して、当該複数の配線には、同じ信号又は電圧などを入力することが可能であるし、別々
の信号又は電圧などを入力することが可能である。または、当該複数の配線は、同じ配線
又は素子などと接続されることが可能であるし、当該複数の配線は、別々の配線又は素子
などと接続されることが可能である。図１６（Ａ）には、一例として、配線１１２を配線
１１２Ａ〜１１２Ｄという複数の配線に分割する場合の構成を示す。
【０１９０】
なお、図１６（Ａ）と同様に、図７（Ｂ）、及び図８（Ａ）においても、配線を複数の配
線に分割することが可能である。なお、配線１１２だけでなく、配線１１４＿１、配線１
１４＿２、配線２１１、配線２１１＿１、配線２１１＿２、配線２１２、及び／又は、配
線２１３を複数の配線に分割することが可能である。
【０１９１】
なお、図１６（Ｂ）に示すように、トランジスタ１０１＿１の第１の端子、及びトランジ
スタ１０１＿２の第１の端子は、各々、配線２１１＿１、配線２１１＿２と接続されるこ
とが可能である。トランジスタ１０２＿１の第１の端子、及びトランジスタ１０２＿２の
第１の端子は、各々、配線１１４＿２、配線１１４＿１と接続されることが可能である。
こうすることによって、図４（Ｂ）と同様に、トランジスタ１０１＿１〜１０１＿２、及
びトランジスタ１０２＿１〜１０２＿２に逆バイアスを印加することができるので、これ
らのトランジスタの劣化を抑制することができる。ただし、これに限定されず、トランジ
スタ１０１＿１の第１の端子、トランジスタ１０１＿２の第１の端子、トランジスタ１０
２＿１の第１の端子、及びトランジスタ１０２＿２の第１の端子は、様々な配線、又は様
々なノードと接続されることが可能である。例えば、トランジスタ１０１＿１の第１の端
子、及びトランジスタ１０１＿２の第１の端子は、各々、ノードＢ２、ノードＢ１と接続
されることが可能である。
【０１９２】
なお、図１６（Ｂ）と同様に、図７（Ｂ）、及び図８（Ａ）においても、トランジスタ１
０１＿１の第１の端子、及びトランジスタ１０１＿２の第１の端子は、各々、配線２１１
＿１、配線２１１＿２と接続されることが可能である。トランジスタ１０２＿１の第１の
端子、及びトランジスタ１０２＿２の第１の端子は、各々、配線１１４＿１、配線１１４
＿２と接続されることが可能である。
【０１９３】
なお、図１７（Ａ）に示すように、トランジスタ２０１のゲートと第２の端子との間に、
容量素子２０２を新たに接続することが可能である。こうして、期間Ｔ２におけるブート
ストラップ動作時に、ノードＡの電位を高くすることができる。よって、トランジスタ２
０１のＶｇｓが大きくなるので、信号ＯＵＴの立ち下がり時間若しくは立ち上がり時間を
短くすることができる。ただし、これに限定されず、容量素子２０２としては、トランジ
スタをＭＯＳ容量として用いることが可能である。この場合、ＭＯＳ容量として用いるト
ランジスタの容量値を大きくするために、当該トランジスタのゲートはノードＡと接続さ
れ、当該トランジスタの第１の端子、又は第２の端子は配線１１１と接続されることが好
ましい。
【０１９４】
なお、図１７（Ａ）と同様に、図７（Ｂ）、図８（Ａ）、及び図１６（Ａ）〜（Ｂ）にお
いても、トランジスタ２０１のゲートと第２の端子との間に、容量素子２０２を新たに接
続することが可能である。
【０１９５】
なお、出力信号を二つに分割することが可能である。例えば、一方の出力信号は、別の段
（例えば次の段）へのフリップフロップへの転送用の信号として機能することが可能であ
り、他方の出力信号は、画素へ出力される信号として機能することが可能である。例えば
、図１７（Ｂ）に示すように、トランジスタ２０３が、新たに追加されることが可能であ
る。トランジスタ２０３は、トランジスタ２０１と同様の機能を有し、Ｎチャネル型であ
る場合が多い。トランジスタ２０３の第１の端子は、配線２１１と接続され、トランジス
タ２０３の第２の端子は、配線２１２と接続され、トランジスタ２０３のゲートはトラン
ジスタ２０１のゲートと接続される。
【０１９６】
ただし、これに限定されず、トランジスタ２０３は、Ｐチャネル型であることが可能であ
る。または、トランジスタ２０３の第１の端子とトランジスタ２０１の第１の端子とは、
別々の配線と接続されることが可能である。または、トランジスタ２０３のゲートとトラ
ンジスタ２０１のゲートとは別々の配線と接続されることが可能である。
【０１９７】
なお、図１８に示すように、トランジスタ２０３だけでなく、回路２３１、及び回路２３
２を新たに追加することが可能である。回路２３１は、回路１０１と同様の機能を有し、
回路２３２は、回路１０２と同様の機能を有する。回路２３１は、トランジスタ２３１＿
１、及びトランジスタ２３１＿２という複数のトランジスタを有し、回路２３２は、トラ
ンジスタ２３２＿１、及びトランジスタ２３２＿２という複数のトランジスタを有する。
トランジスタ２３１＿１、トランジスタ２３１＿２、トランジスタ２３２＿１、及びトラ
ンジスタ２３２＿２は、各々、トランジスタ１０１＿１、トランジスタ１０１＿２、トラ
ンジスタ１０２＿１、トランジスタ１０２＿２に対応し、Ｎチャネル型であるものとする
。トランジスタ２３１＿１、トランジスタ２３１＿２、トランジスタ２３２＿１、及びト
ランジスタ２３２＿２の第１の端子は、配線１１２と接続される。トランジスタ２３１＿
１、トランジスタ２３１＿２、トランジスタ２３２＿１、及びトランジスタ２３２＿２の
第２の端子は、配線２１２と接続される。トランジスタ２３１＿１、トランジスタ２３１
＿２、トランジスタ２３２＿１、及びトランジスタ２３２＿２のゲートは、各々、ノード
Ｂ２、ノードＢ３、配線１１４＿１、配線１１４＿２と接続される。ただし、これに限定
されず、トランジスタ２３１＿１、トランジスタ２３１＿２、トランジスタ２３２＿１、
及び／又は、トランジスタ２３２＿２は、Ｐチャネル型であることが可能である。または
、トランジスタ２３１＿１、トランジスタ２３１＿２、トランジスタ２３２＿１、及び／
又は、トランジスタ２３２＿２の第１の端子、又は第２の端子は、別々の配線と接続され
ることが可能である。
【０１９８】
なお、図１７（Ｂ）、及び図１８において、配線１１１からの出力信号が画素に供給され
る信号であり、配線２１２からの出力信号が転送用の信号である場合、トランジスタ２０
３のチャネル幅は、トランジスタ２０１のチャネル幅よりも小さいことが好ましい。なぜ
なら、配線１１１は、ゲート線又は画素などに接続されるので、配線１１１の負荷は、配
線２１２の負荷よりも大きい場合が多いからである。ただし、これに限定されず、配線１
１１から出力される信号が転送用の信号であり、配線２１２から出力される信号が画素に
出力される信号である場合、トランジスタ２０３のチャネル幅は、トランジスタ２０１の
チャネル幅よりも大きいことが可能である。
【０１９９】
なお、図１７（Ｂ）、及び図１８において、配線１１１からの出力信号が画素に供給され
る信号であり、配線２１２からの出力信号が転送用の信号である場合、トランジスタ２３
１＿１、トランジスタ２３１＿２、トランジスタ２３２＿１、及びトランジスタ２３２＿
２のチャネル幅は、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１
０２＿１、トランジスタ１０２＿２のチャネル幅よりも小さいことが好ましい。なぜなら
、配線１１１は、ゲート線又は画素などに接続されるので、配線１１１の負荷は、配線２
１２の負荷よりも大きい場合が多いからである。ただし、これに限定されず、トランジス
タ２３１＿１、トランジスタ２３１＿２、トランジスタ２３２＿１、及びトランジスタ２
３２＿２のチャネル幅は、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジ
スタ１０２＿１、トランジスタ１０２＿２のチャネル幅よりも大きいことが可能である。
【０２００】
なお、図１７（Ｂ）、及び図１８において、トランジスタ２０３のゲートと第２の端子と
の間に、容量素子を接続することが可能である。
【０２０１】
なお、図１７（Ｂ）、及び図１８と同様に、図７（Ｂ）、図８（Ａ）、図１６（Ａ）〜（
Ｂ）、及び図１７（Ａ）においても、トランジスタ２０３、回路２３１、及び／又は、回
路２３２を新たに追加することが可能である。
【０２０２】
なお、図１９（Ａ）に示すように、トランジスタとして、Ｐチャネル型トランジスタを用
いることが可能である。トランジスタ１０１ｐ＿１、トランジスタ１０１ｐ＿２、トラン
ジスタ１０２ｐ＿１、トランジスタ１０２ｐ＿２、及びトランジスタ２０１ｐは、各々、
トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１０２＿１、トランジ
スタ１０２＿２、トランジスタ２０１に対応し、Ｐチャネル型である。そして、トランジ
スタの極性がＰチャネル型の場合、図１９（Ｂ）に示すように、配線１１２には、電圧Ｖ
２が供給され、信号ＣＫ、信号ＣＫ＿１、信号ＣＫ＿２、信号ＣＫＢ＿１、信号ＣＫＢ＿
２、電位Ｖａ、電位Ｖｂ１、電位Ｖｂ２、及び信号ＯＵＴは、図８（Ｂ）のタイミングチ
ャートと比較して反転している場合が多い。
【０２０３】
なお、図１９（Ａ）と同様に、図７（Ｂ）、図８（Ａ）、図１６（Ａ）〜（Ｂ）、図１７
（Ａ）〜（Ｂ）、及び図１８においても、トランジスタとして、Ｐチャネル型トランジス
タを用いることが可能である。
【０２０４】
（実施の形態３）
本実施の形態では、実施の形態２で述べる回路３００の具体例について説明する。なお、
回路３００を半導体装置、駆動回路、又はゲートドライバと示すことが可能である。なお
、実施の形態１〜実施の形態２で述べる内容は、その説明を省略する。なお、実施の形態
１〜実施の形態２で述べる内容は、本実施の形態で述べる内容と自由に組み合わせること
ができる。
【０２０５】
まず、回路３００の一例について、図２１（Ａ）を参照して説明する。回路３００は、ト
ランジスタ３０１、トランジスタ３０２、トランジスタ３０３、トランジスタ３０４＿１
、トランジスタ３０４＿２、トランジスタ３０５＿１、及びトランジスタ３０５＿２を有
する。ただし、これに限定されず、回路３００は、他にも様々なものを有することが可能
である。または、回路３００は、これらのトランジスタのいずれかを省略することが可能
である。
【０２０６】
なお、トランジスタ３０１、トランジスタ３０２、トランジスタ３０３、トランジスタ３
０４＿１、トランジスタ３０４＿２、トランジスタ３０５＿１、及びトランジスタ３０５
＿２は、トランジスタ２０１と同じ極性であることが好ましく、Ｎチャネル型であるもの
とする。ただし、これに限定されず、トランジスタ３０１、トランジスタ３０２、トラン
ジスタ３０３、トランジスタ３０４＿１、トランジスタ３０４＿２、トランジスタ３０５
＿１、及びトランジスタ３０５＿２は、Ｐチャネル型であることが可能である。
【０２０７】
次に、回路３００の接続関係の一例について説明する。トランジスタ３０１の第１の端子
は、配線２１２と接続され、トランジスタ３０１の第２の端子は、ノードＡと接続され、
トランジスタ３０１のゲートは、配線２１２と接続される。トランジスタ３０２の第１の
端子は、配線１１２と接続され、トランジスタ３０２の第２の端子は、ノードＡと接続さ
れ、トランジスタ３０２のゲートは、配線２１３と接続される。トランジスタ３０３の第
１の端子は、配線１１２と接続され、トランジスタ３０３の第２の端子は、配線１１１と
接続され、トランジスタ３０３のゲートは、配線２１３と接続される。トランジスタ３０
４＿１、及びトランジスタ３０４＿２の第１の端子は、配線２１２と接続される。トラン
ジスタ３０４＿１、及びトランジスタ３０４＿２の第２の端子は、ノードＡと接続される
。トランジスタ３０４＿１、及びトランジスタ３０４＿２のゲートは、各々、配線１１４
＿１、配線１１４＿２と接続される。トランジスタ３０５＿１、及びトランジスタ３０５
＿２の第１の端子は、ノードＡと接続される。トランジスタ３０５＿１、及びトランジス
タ３０５＿２の第２の端子は、配線１１１と接続される。トランジスタ３０５＿１、及び
トランジスタ３０５＿２のゲートは、各々、配線２１１＿１、配線２１１＿２と接続され
る。ただし、これに限定されず、他にも様々な接続構成にすることが可能である。
【０２０８】
次に、各トランジスタが有する機能の一例について説明する。トランジスタ３０１は、信
号ＳＰに応じて、配線２１２とノードＡとの導通状態を制御することによって、Ｈレベル
の信号をノードＡに供給するタイミングを制御する機能を有し、ダイオードとして機能す
ることが可能である。トランジスタ３０２は、信号ＲＥに応じて、配線１１２とノードＡ
との導通状態を制御することによって、電圧Ｖ１がノードＡに供給されるタイミングを制
御する機能を有し、スイッチとして機能することが可能である。トランジスタ３０３は、
信号ＲＥに応じて、配線１１２と配線１１１との導通状態を制御することによって、電圧
Ｖ１が配線１１１に供給されるタイミングを制御する機能を有し、スイッチとして機能す
ることが可能である。トランジスタ３０４＿１は、信号ＣＫＢ＿１に応じて、配線２１２
とノードＡとの導通状態を制御することによって、信号ＳＰがノードＡに供給されるタイ
ミングを制御する機能を有し、スイッチとして機能することが可能である。トランジスタ
３０４＿２は、信号ＣＫＢ＿２に応じて、配線２１２とノードＡとの導通状態を制御する
ことによって、信号ＳＰがノードＡに供給されるタイミングを制御する機能を有し、スイ
ッチとして機能することが可能である。トランジスタ３０５＿１は、信号ＣＫ＿１に応じ
て、ノードＡと配線１１１との導通状態を制御する機能を有し、スイッチとして機能する
ことが可能である。トランジスタ３０５＿２は、信号ＣＫ＿２に応じて、ノードＡと配線
１１１との導通状態を制御する機能を有し、スイッチとして機能することが可能である。
ただし、これに限定されず、これらのトランジスタは他にも様々な機能を有することが可
能である。
【０２０９】
次に、図２１（Ａ）の半導体装置の動作について、図８（Ｂ）のタイミングチャートを参
照して説明する。
【０２１０】
まず、ｋフレーム目の期間Ｔ１において、信号ＳＰがＨレベルになるので、トランジスタ
３０１がオンになる。同時に、信号ＣＫＢ＿１がＨレベルになり、信号ＣＫＢ＿２がＬレ
ベルになるので、トランジスタ３０４＿１がオンになり、トランジスタ３０４＿２がオフ
になる。よって、配線２１２とノードＡとが導通状態になるので、信号ＳＰが配線２１２
からノードＡに供給される。すると、ノードＡの電位が上昇し始める。このとき、信号Ｃ
Ｋ＿１、及び信号ＣＫ＿２がＬレベルになるので、トランジスタ３０５＿１及びトランジ
スタ３０５＿２がオフになる。よって、ノードＡと配線１１１とは非導通状態になる。そ
して、信号ＲＥがＬレベルなので、トランジスタ３０２、及びトランジスタ３０３がオフ
になる。よって、配線１１２とノードＡとが非導通状態になり、配線１１２と配線１１１
とが非導通状態になる。その後、ノードＡの電位がＨレベルの信号ＳＰの電位（Ｖ２）か
らトランジスタ３０１の閾値電圧（Ｖｔｈ３０１）を引いた値（Ｖ２−Ｖｔｈ３０１）と
なったところで、トランジスタ３０１がオフになる。同様に、ノードＡの電位がＨレベル
の信号ＣＫＢ＿１の電位（Ｖ２）からトランジスタ３０４＿１の閾値電圧（Ｖｔｈ３０４
＿１）を引いた値（Ｖ２−Ｖｔｈ３０４＿１）となったところで、トランジスタ３０４＿
１がオフになる。ここでは、ノードＡの電位がＶ２−Ｖｔｈ３０１となったところで、ト
ランジスタ３０１及び３０４＿１がオフになるものとする。よって、配線２１２とノード
Ａとが非導通状態になる。すると、ノードＡは、浮遊状態になるので、電位をＶ２−Ｖｔ
ｈ３０１に維持する。
【０２１１】
一方で、ｋ＋１フレーム目の期間Ｔ１では、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫ
Ｂ＿２がＨレベルになるので、トランジスタ３０４＿１がオフになり、トランジスタ３０
４＿２がオンになるところが、ｋフレーム目の期間Ｔ１の動作と異なる。
【０２１２】
次に、ｋフレーム目の期間Ｔ２において、信号ＳＰがＬレベルになるので、トランジスタ
３０１がオフのままになる。そして、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫＢ＿２
がＬレベルのままなので、トランジスタ３０４＿１及びトランジスタ３０４＿２がオフの
ままになる。よって、配線２１２とノードＡとは非導通状態のままになる。このとき、信
号ＣＫ＿１がＨレベルになり、信号ＣＫ＿２がＬレベルのままになる。しかし、ノードＡ
の電位はＶ２＋Ｖｔｈ２０１＋β（βは正の数）になるので、トランジスタ３０５＿１及
びトランジスタ３０５＿２は、オフのままになる。よって、ノードＡと配線１１１とは非
導通状態のままになる。そして、信号ＲＥがＬレベルのままなので、トランジスタ３０２
、及びトランジスタ３０３がオフのままになる。よって、配線１１２とノードＡとが非導
通状態のままになり、配線１１２と配線１１１とが非導通状態のままになる。
【０２１３】
一方で、ｋ＋１フレーム目の期間Ｔ２では、信号ＣＫＢ＿１がＬレベルのままになり、信
号ＣＫＢ＿２がＨレベルになるところが、ｋフレーム目の期間Ｔ２の動作と異なる。しか
し、この場合でも、ノードＡの電位はＶ２＋Ｖｔｈ２０１＋βになるので、トランジスタ
３０５＿１及びトランジスタ３０５＿２は、オフのままになる。
【０２１４】
次に、ｋフレーム目の期間Ｔ３において、信号ＳＰがＬレベルのままなので、トランジス
タ３０１がオフのままになる。そして、信号ＣＫＢ＿１がＨレベルになり、信号ＣＫＢ＿
２がＬレベルのままになるので、トランジスタ３０４＿１がオンになり、トランジスタ３
０４＿２がオフのままになる。よって、配線２１２とノードＡとが導通状態になるので、
Ｌレベルの信号ＳＰが配線２１２からノードＡに供給される。このとき、信号ＣＫ＿１が
Ｌレベルになり、信号ＣＫ＿２がＬレベルのままになるので、トランジスタ３０５＿１及
びトランジスタ３０５＿２は、オフのままになる。よって、ノードＡと配線１１１とは非
導通状態のままになる。そして、信号ＲＥがＨレベルになるので、トランジスタ３０２及
びトランジスタ３０３がオンになる。よって、配線１１２とノードＡとが導通状態になり
、配線１１２と配線１１１とが導通状態になる。すると、電圧Ｖ１が配線１１２からノー
ドＡに供給され、電圧Ｖ１が配線１１２から配線１１１に供給される。
【０２１５】
一方で、ｋ＋１フレーム目の期間Ｔ３では、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫ
Ｂ＿２がＨレベルになるので、トランジスタ３０４＿１がオフになり、トランジスタ３０
４＿２がオンになるところが、ｋフレーム目の期間Ｔ３の動作と異なる。
【０２１６】
次に、ｋフレーム目の期間Ｔ４において、信号ＳＰがＬレベルのままなので、トランジス
タ３０１がオフのままになる。そして、信号ＣＫＢ＿１がＬレベルになり、信号ＣＫＢ＿
２がＬレベルのままになるので、トランジスタ３０４＿１がオフになり、トランジスタ３
０４＿２がオフのままになる。よって、配線２１２とノードＡとは非導通状態のままにな
る。このとき、信号ＣＫ＿１がＨレベルになり、信号ＣＫ＿２がＬレベルのままになるの
で、トランジスタ３０５＿１がオンになり、トランジスタ３０５＿２がオフのままになる
。よって、ノードＡと配線１１１とが導通状態になる。そして、信号ＲＥがＬレベルにな
るので、トランジスタ３０２、及びトランジスタ３０３がオフになる。よって、配線１１
２とノードＡとが非導通状態になり、配線１１２と配線１１１とが非導通状態になる。
【０２１７】
一方で、ｋ＋１フレーム目の期間Ｔ４では、信号ＣＫ＿１がＬレベルのままになり、信号
ＣＫ＿２がＨレベルになるので、トランジスタ３０５＿１がオフのままになり、トランジ
スタ３０５＿２がオンになるところが、ｋフレーム目の期間Ｔ４の動作と異なる。
【０２１８】
次に、ｋフレーム目の期間Ｔ５において、信号ＳＰがＬレベルのままなので、トランジス
タ３０１がオフのままになる。そして、信号ＣＫＢ＿１がＨレベルになり、信号ＣＫＢ＿
２がＬレベルのままになるので、トランジスタ３０４＿１がオンになり、トランジスタ３
０４＿２がオフのままになる。よって、配線２１２とノードＡとが導通状態になるので、
Ｌレベルの信号ＳＰがノードＡに供給される。このとき、信号ＣＫ＿１がＬレベルになり
、信号ＣＫ＿２がＬレベルのままになるので、トランジスタ３０５＿１がオフになり、ト
ランジスタ３０５＿２がオフのままになる。よって、ノードＡと配線１１１とは非導通状
態になる。そして、信号ＲＥがＬレベルのままなので、トランジスタ３０２、及びトラン
ジスタ３０３がオフのままになる。よって、配線１１２とノードＡとが非導通状態になり
、配線１１２と配線１１１とが非導通状態のままになる。
【０２１９】
一方で、ｋ＋１フレーム目の期間Ｔ５では、信号ＣＫＢ＿１がＬレベルのままになり、信
号ＣＫＢ＿２がＨレベルになるので、トランジスタ３０５＿１がオフのままになり、トラ
ンジスタ３０５＿２がオンになるところが、ｋフレーム目の期間Ｔ５の動作と異なる。
【０２２０】
以上のように、本実施の形態の半導体装置は、ｋフレーム目における動作とｋ＋１フレー
ム目における動作とを繰り返すことによって、トランジスタがオンになる時間を短くする
ことができる。したがって、トランジスタの特性劣化を抑制することができる。よって、
シフトレジスタ、ゲートドライバ、又は表示装置などが本実施の形態の半導体装置を有す
ることによって、これらの寿命を長くすることができる。
【０２２１】
特に、トランジスタ３０４＿１、トランジスタ３０４＿２、トランジスタ３０５＿１、及
びトランジスタ３０５＿２は、オフのままになる期間と、オンとオフとを繰り返す期間と
を有する。したがって、トランジスタがオンになる時間が短くなるので、トランジスタの
特性劣化を抑制することができる。
【０２２２】
または、本実施の形態の半導体装置は、全てのトランジスタの極性をＮチャネル型又はＰ
チャネル型とすることが可能である。したがって、ＣＭＯＳ回路と比較して、工程数の削
減、歩留まりの向上、信頼性の向上、又はコストの削減を図ることができる。特に、画素
部なども含めて、全てのトランジスタがＮチャネル型の場合、トランジスタの半導体層と
して、非単結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体な
どを用いることが可能になる。ただし、これらの半導体を用いたトランジスタは、劣化し
やすい場合が多い。しかし、本実施の形態の半導体装置は、トランジスタの劣化を抑制す
ることができる。
【０２２３】
または、トランジスタの特性が劣化した場合でも半導体装置が動作するように、トランジ
スタのチャネル幅を大きくする必要がない。よって、トランジスタのチャネル幅を小さく
することができる。なぜなら、本実施の形態の半導体装置では、トランジスタの劣化を抑
制することができるからである。
【０２２４】
なお、トランジスタ３０４＿１のチャネル幅と、トランジスタ３０４＿２のチャネル幅と
はおおむね等しいことが好ましい。または、トランジスタ３０５＿１のチャネル幅と、ト
ランジスタ３０５＿２のチャネル幅とはおおむね等しいことが好ましい。なぜなら、トラ
ンジスタ３０４＿１とトランジスタ３０４＿２とは同様の機能を有し、トランジスタ３０
５＿１とトランジスタ３０５＿２とは同様の機能を有するからである。ただし、これに限
定されず、トランジスタ３０４＿１のチャネル幅は、トランジスタ３０４＿２のチャネル
幅よりも大きいことが可能であるし、小さいことが可能である。または、トランジスタ３
０５＿１のチャネル幅は、トランジスタ３０５＿２のチャネル幅よりも大きいことが可能
であるし、小さいことが可能である。
【０２２５】
なお、トランジスタ３０３のチャネル幅は、トランジスタ３０２のチャネル幅よりも大き
いことが好ましい。なぜなら、配線１１１の負荷は、ノードＡの負荷よりも大きい場合が
多いからである。ただし、これに限定されず、トランジスタ３０３のチャネル幅は、トラ
ンジスタ３０２のチャネル幅よりも小さいことが可能である。
【０２２６】
なお、回路３００が有するトランジスタの一部を省略することが可能である。例えば、ト
ランジスタ３０５＿１とトランジスタ３０５＿２の一方を省略することが可能である。こ
の場合、トランジスタ３０５＿１とトランジスタ３０５＿２との他方のゲートには、信号
ＣＫを入力することが可能である。図２１（Ｂ）には、トランジスタ３０５＿２を省略す
る場合の構成を示す。ただし、これに限定されず、他にも様々なトランジスタを省略する
ことが可能である。例えば、トランジスタ３０５＿１とトランジスタ３０５＿２の両方を
省略することが可能である。または、トランジスタ３０４＿１とトランジスタ３０４＿２
との一方を省略することが可能である。この場合、トランジスタ３０４＿１とトランジス
タ３０４＿２との他方のゲートには、信号ＣＫＢを入力することが可能である。または、
トランジスタ３０４＿１とトランジスタ３０４＿２との両方を省略することが可能である
。または、トランジスタ３０２を省略することが可能である。または、トランジスタ３０
３を省略することが可能である。
【０２２７】
なお、実施の形態１の図５（Ｂ）のように、回路１０１及び回路１０２がｍ個のトランジ
スタを有する場合、図２２（Ａ）に示すように、回路３００は、トランジスタ３０４＿１
〜３０４＿ｍという複数のトランジスタと、トランジスタ３０５＿１〜３０５＿ｍという
複数のトランジスタとを有することが可能である。トランジスタ３０４＿１〜３０４＿ｍ
は、トランジスタ３０４＿１又はトランジスタ３０４＿２に対応し、トランジスタ３０５
＿１〜３０５＿ｍは、トランジスタ３０５＿１又はトランジスタ３０５＿２に対応する。
【０２２８】
なお、図２２（Ａ）と同様に、図２１（Ｂ）においても、回路３００は、トランジスタ３
０４＿１〜３０４＿ｍという複数のトランジスタと、トランジスタ３０５＿１〜３０５＿
ｍという複数のトランジスタとを有することが可能である。
【０２２９】
なお、図２２（Ｂ）に示すように、トランジスタ３０５＿１、及びトランジスタ３０５＿
２の第１の端子は、配線１１２と接続され、トランジスタ３０５＿１、及びトランジスタ
３０５＿２のゲートは、各々、ノードＢ１、ノードＢ２と接続されることが可能である。
ただし、これに限定されず、トランジスタ３０５＿１、及びトランジスタ３０５＿２の第
１の端子は、各々、配線１１４＿２、配線１１４＿１と接続されることが可能である。ま
たは、トランジスタ３０５＿１、及びトランジスタ３０５＿２の第１の端子は、各々、配
線２１１＿２、配線２１１＿１と接続されることが可能である。または、トランジスタ３
０５＿１、及びトランジスタ３０５＿２の第１の端子は、各々、ノードＢ２、ノードＢ１
と接続されることが可能である。
【０２３０】
なお、図２２（Ｂ）と同様に、図２１（Ｂ）、及び図２２（Ａ）においても、トランジス
タ３０５＿１、及びトランジスタ３０５＿２の第１の端子は、配線１１２と接続され、ト
ランジスタ３０５＿１、及びトランジスタ３０５＿２のゲートは、各々、ノードＢ１、ノ
ードＢ２と接続されることが可能である。
【０２３１】
なお、図２３（Ａ）に示すように、トランジスタ３０１の第１の端子は、配線２１４と接
続されることが可能である。配線２１４には、電圧Ｖ２が供給され、配線２１４は、電源
線として機能することが可能である。ただし、これに限定されず、配線２１４には、期間
Ｔ１においてＨレベルになる信号が入力されることが可能である。
【０２３２】
なお、図２３（Ａ）と同様に、図２１（Ｂ）、及び図２２（Ａ）〜（Ｂ）においても、ト
ランジスタ３０１の第１の端子は、配線２１４と接続されることが可能である。
【０２３３】
なお、図２３（Ｂ）に示すように、トランジスタとして、Ｐチャネル型トランジスタを用
いることが可能である。トランジスタ３０１ｐ、トランジスタ３０２ｐ、トランジスタ３
０３ｐ、トランジスタ３０４＿１ｐ、トランジスタ３０４＿２ｐ、トランジスタ３０５＿
１ｐ、及びトランジスタ３０５＿２ｐは、各々、トランジスタ３０１、トランジスタ３０
２、トランジスタ３０３、トランジスタ３０４＿１、トランジスタ３０４＿２、トランジ
スタ３０５＿１、及びトランジスタ３０５＿２に対応し、Ｐチャネル型である。そして、
トランジスタの極性がＰチャネル型の場合、図１９（Ｂ）に示すように、配線１１２には
、電圧Ｖ２が供給され、信号ＣＫ、信号ＣＫ＿１、信号ＣＫ＿２、信号ＣＫＢ＿１、信号
ＣＫＢ＿２、電位Ｖａ、及び信号ＯＵＴは、図８（Ｂ）のタイミングチャートと比較して
反転している場合が多い。
【０２３４】
なお、図２３（Ｂ）と同様に、図２１（Ｂ）、図２２（Ａ）〜（Ｂ）、及び図２３（Ａ）
においても、トランジスタとして、Ｐチャネル型トランジスタを用いることが可能である
。
【０２３５】
（実施の形態４）
本実施の形態では、実施の形態２で述べる回路４００の具体例について説明する。なお、
回路４００を半導体装置、駆動回路、又はゲートドライバと示すことが可能である。なお
、実施の形態１〜実施の形態２で述べる内容は、その説明を省略する。なお、実施の形態
１〜実施の形態３で述べる内容は、本実施の形態で述べる内容と自由に組み合わせること
ができる。
【０２３６】
まず、回路４００の一例について、図２４（Ａ）を参照して説明する。回路４００は、ト
ランジスタ４０１＿１、トランジスタ４０１＿２、トランジスタ４０２＿１、トランジス
タ４０２＿２、容量素子４０３＿１、及び容量素子４０３＿２を有する。ただし、これに
限定されず、回路４００は、他にも様々なものを有することが可能である。または、回路
４００は、これらのトランジスタ又は容量素子のいずれかを省略することが可能である。
【０２３７】
なお、トランジスタ４０１＿１、トランジスタ４０１＿２、トランジスタ４０２＿１、及
びトランジスタ４０２＿２は、トランジスタ２０１と同じ極性であることが好ましく、Ｎ
チャネル型であるものとする。ただし、これに限定されず、トランジスタ４０１＿１、ト
ランジスタ４０１＿２、トランジスタ４０２＿１、及びトランジスタ４０２＿２は、Ｐチ
ャネル型であることが可能である。
【０２３８】
次に、回路４００の接続関係の一例について説明する。トランジスタ４０１＿１の第１の
端子は、配線１１２と接続され、トランジスタ４０１＿１の第２の端子は、ノードＢ１と
接続され、トランジスタ４０１＿１のゲートは、ノードＡと接続される。トランジスタ４
０１＿２の第１の端子は、配線１１２と接続され、トランジスタ４０１＿２の第２の端子
は、ノードＢ２と接続され、トランジスタ４０１＿２のゲートは、ノードＡと接続される
。トランジスタ４０２＿１の第１の端子は、配線１１２と接続され、トランジスタ４０２
＿１の第２の端子は、ノードＢ１と接続され、トランジスタ４０２＿１のゲートは、配線
２１１＿２と接続される。トランジスタ４０２＿２の第１の端子は、配線１１２と接続さ
れ、トランジスタ４０２＿２の第２の端子は、ノードＢ２と接続され、トランジスタ４０
２＿２のゲートは、配線２１１＿１と接続される。容量素子４０３＿１の一方の電極は、
配線２１１＿１と接続され、容量素子４０３＿１の他方の電極は、ノードＢ１と接続され
る。容量素子４０３＿２の一方の電極は、配線２１１＿２と接続され、容量素子４０３＿
２の他方の電極は、ノードＢ２と接続される。ただし、これに限定されず、他にも様々な
接続構成にすることが可能である。
【０２３９】
次に、各トランジスタ、及び各容量素子が有する機能の一例について説明する。トランジ
スタ４０１＿１は、ノードＡの電位に応じて、配線１１２とノードＢ１との導通状態を制
御することによって、電圧Ｖ１がノードＢ１に供給されるタイミングを制御する機能を有
し、スイッチとして機能することが可能である。トランジスタ４０１＿２は、ノードＡの
電位に応じて、配線１１２とノードＢ２との導通状態を制御することによって、電圧Ｖ１
がノードＢ２に供給されるタイミングを制御する機能を有し、スイッチとして機能するこ
とが可能である。トランジスタ４０２＿１は、信号ＣＫ＿２に応じて、配線１１２とノー
ドＢ１との導通状態を制御することによって、電圧Ｖ１がノードＢ１に供給されるタイミ
ングを制御する機能を有し、スイッチとして機能することが可能である。トランジスタ４
０２＿２は、信号ＣＫ＿１に応じて、配線１１２とノードＢ２との導通状態を制御するこ
とによって、電圧Ｖ１がノードＢ２に供給されるタイミングを制御する機能を有し、スイ
ッチとして機能することが可能である。容量素子４０３＿１は、信号ＣＫ＿１に応じて、
ノードＢ１の電位を制御する機能を有する。容量素子４０３＿２は、信号ＣＫ＿２に応じ
て、ノードＢ２の電位を制御する機能を有する。ただし、これに限定されず、これらのト
ランジスタ及び容量素子は他にも様々な機能を有することが可能である。
【０２４０】
次に、図２４（Ａ）の半導体装置の動作について、図７（Ｂ）のタイミングチャートを参
照して説明する。
【０２４１】
まず、ｋフレーム目の期間Ｔ１において、ノードＡの電位が高い値（例えば（Ｖ２−Ｖｔ
ｈ３０１））になるので、トランジスタ４０１＿１、トランジスタ４０１＿２がオンにな
る。このとき、信号ＣＫ＿１がＬレベルになり、信号ＣＫ＿２がＬレベルになるので、ト
ランジスタ４０２＿１及びトランジスタ４０２＿２はオフになる。よって、配線１１２と
ノードＢ１とが導通状態になり、配線１１２とノードＢ２とが導通状態になる。すると、
電圧Ｖ１が配線１１２からノードＢ１に供給され、電圧Ｖ１が配線１１２からノードＢ２
に供給される。
【０２４２】
次に、ｋフレーム目の期間Ｔ２において、ノードＡの電位が高い値（例えば（Ｖ２＋Ｖｔ
ｈ２０１＋α））のままなので、トランジスタ４０１＿１、トランジスタ４０１＿２がオ
ンのままとなる。このとき、信号ＣＫ＿１がＨレベルになり、信号ＣＫ＿２がＬレベルの
ままになるので、トランジスタ４０２＿１がオフのままになり、トランジスタ４０２＿２
がオンになる。よって、配線１１２とノードＢ１とが導通状態のままとなり、配線１１２
とノードＢ２とが導通状態のままとなる。すると、電圧Ｖ１が配線１１２からノードＢ１
に供給され、電圧Ｖ１が配線１１２からノードＢ２に供給される。
【０２４３】
一方で、ｋ＋１フレーム目の期間Ｔ２では、信号ＣＫ＿１がＬレベルのままとなり、信号
ＣＫ＿２がＨレベルになるので、トランジスタ４０２＿１がオンになり、トランジスタ４
０２＿２がオフになるところが、ｋフレーム目の期間Ｔ２の動作と異なる。
【０２４４】
次に、ｋフレーム目の期間Ｔ３において、ノードＡの電位がＶ１になるので、トランジス
タ４０１＿１、トランジスタ４０１＿２がオフになる。このとき、信号ＣＫ＿１がＬレベ
ルになり、信号ＣＫ＿２がＬレベルのままになるので、トランジスタ４０２＿１がオフの
ままになり、トランジスタ４０２＿２がオフになる。よって、配線１１２とノードＢ１と
は非導通状態になり、配線１１２とノードＢ２とは非導通状態になる。ここで、容量素子
４０３＿１には、Ｌレベルの信号ＣＫ＿１（配線２１１＿１の電位）と、Ｖ１（ノードＢ
１の電位）との電位差が保持される。そして、容量素子４０３＿２には、Ｌレベルの信号
ＣＫ＿２（配線２１１＿２の電位）と、Ｖ１（ノードＢ２の電位）との電位差が保持され
る。
【０２４５】
次に、ｋフレーム目の期間Ｔ４において、ノードＡの電位がＶ１のままなので、トランジ
スタ４０１＿１、トランジスタ４０１＿２はオフのままとなる。このとき、信号ＣＫ＿１
がＨレベルになり、信号ＣＫ＿２がＬレベルのままになるので、トランジスタ４０２＿１
がオフのままになり、トランジスタ４０２＿２がオンになる。よって、配線１１２とノー
ドＢ１とが非導通状態になり、配線１１２とノードＢ２とが導通状態になる。すると、電
圧Ｖ１が配線１１２からノードＢ２に供給される。この結果、ノードＢ１は浮遊状態にな
る。よって、信号ＣＫ＿１がＬレベルからＨレベルになると、容量素子４０３＿１の容量
結合によって、ノードＢ１の電位が上昇する。
【０２４６】
一方で、ｋ＋１フレーム目の期間Ｔ４では、信号ＣＫ＿１がＬレベルのままになり、信号
ＣＫ＿２がＨレベルになるので、トランジスタ４０２＿１がオンになり、トランジスタ４
０２＿２がオフのままになるところが、ｋフレーム目の期間Ｔ４と異なる。よって、配線
１１２とノードＢ１とが導通状態になり、配線１１２とノードＢ２とが非導通状態になる
。すると、電圧Ｖ１が配線１１２からノードＢ１に供給される。この結果、ノードＢ２が
浮遊状態になる。よって、信号ＣＫ＿２がＬレベルからＨレベルになると、容量素子４０
３＿２の容量結合によって、ノードＢ２の電位が上昇する。
【０２４７】
次に、ｋフレーム目の期間Ｔ５において、ノードＡの電位がＶ１のままなので、トランジ
スタ４０１＿１、トランジスタ４０１＿２はオフのままとなる。このとき、信号ＣＫ＿１
がＬレベルになり、信号ＣＫ＿２がＬレベルのままになるので、トランジスタ４０２＿１
がオフのままになり、トランジスタ４０２＿２がオフになる。よって、配線１１２とノー
ドＢ１とが非導通状態になり、配線１１２とノードＢ２とが非導通状態になる。この結果
、ノードＢ１及びノードＢ２は浮遊状態になる。よって、信号ＣＫ＿１がＨレベルからＬ
レベルになると、容量素子４０３＿１の容量結合によって、ノードＢ１の電位が減少する
。ただし、信号ＣＫ＿１はＬレベルのままなので、ノードＢ１の電位はＶ１のままとなる
。
【０２４８】
一方で、ｋ＋１フレーム目の期間Ｔ５では、信号ＣＫ＿１がＬレベルのままになり、信号
ＣＫ＿２がＬレベルになるので、ノードＢ２の電位が容量素子４０３＿２の容量結合によ
って減少するところが、ｋフレーム目の期間Ｔ５と異なる。そして、ノードＢ１の電位は
Ｖ１のままになるところが、ｋフレーム目の期間Ｔ５と異なる。
【０２４９】
以上のように、本実施の形態の半導体装置は、ｋフレーム目における動作とｋ＋１フレー
ム目における動作とを繰り返すことによって、トランジスタがオンになる時間を短くする
ことができる。したがって、トランジスタの特性劣化を抑制することができる。よって、
シフトレジスタ、ゲートドライバ、又は表示装置などが本実施の形態の半導体装置を有す
ることによって、これらの寿命を長くすることができる。
【０２５０】
または、本実施の形態の半導体装置は、全てのトランジスタの極性をＮチャネル型又はＰ
チャネル型とすることが可能である。したがって、ＣＭＯＳ回路と比較して、工程数の削
減、歩留まりの向上、信頼性の向上、又はコストの削減を図ることができる。特に、画素
部なども含めて、全てのトランジスタがＮチャネル型の場合、トランジスタの半導体層と
して、非単結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体な
どを用いることが可能になる。ただし、これらの半導体を用いたトランジスタは、劣化し
やすい場合が多い。しかし、本実施の形態の半導体装置は、トランジスタの劣化を抑制す
ることができる。
【０２５１】
または、トランジスタの特性が劣化した場合でも半導体装置が動作するように、トランジ
スタのチャネル幅を大きくする必要がない。よって、トランジスタのチャネル幅を小さく
することができる。なぜなら、本実施の形態の半導体装置では、トランジスタの劣化を抑
制することができるからである。
【０２５２】
なお、トランジスタ４０１＿１のチャネル幅と、トランジスタ４０１＿２のチャネル幅と
は、おおむね等しいことが好ましい。または、トランジスタ４０２＿１のチャネル幅と、
トランジスタ４０２＿２のチャネル幅とは、おおむね等しいことが好ましい。または、容
量素子４０３＿１の容量値、又は一方の電極と他方の電極とが重なる面積と、容量素子４
０３＿２の容量値、又は一方の電極と他方の電極とが重なる面積とは、おおむね等しいこ
とが好ましい。なぜなら、トランジスタ４０１＿１とトランジスタ４０１＿２とは同様の
機能を有し、トランジスタ４０２＿１とトランジスタ４０２＿２とは同様の機能を有し、
容量素子４０３＿１と容量素子４０３＿２とは同様の機能を有するからである。
【０２５３】
なお、トランジスタ４０１＿１のチャネル幅は、トランジスタ４０２＿１のチャネル幅よ
りも大きいことが好ましい。または、トランジスタ４０１＿２のチャネル幅は、トランジ
スタ４０２＿２のチャネル幅よりも大きいことが好ましい。ただし、これに限定されず、
トランジスタ４０１＿１のチャネル幅は、トランジスタ４０２＿１のチャネル幅よりも小
さいことが可能である。または、トランジスタ４０１＿２のチャネル幅は、トランジスタ
４０２＿２のチャネル幅よりも小さいことが可能である。
【０２５４】
なお、図２４（Ｂ）に示すように、配線１１２を配線１１２Ｇ〜１１２Ｊという複数の配
線に分割することが可能である。トランジスタ４０１＿１、トランジスタ４０１＿２、ト
ランジスタ４０２＿１、トランジスタ４０２＿２の第１の端子は、各々、配線１１２Ｇ、
配線１１２Ｈ、配線１１２Ｉ、配線１１２Ｊと接続される。配線１１２Ｇ〜１１２Ｊは、
配線１１２に対応する。よって、配線１１２Ｇ〜１１２Ｊには電圧Ｖ１を供給することが
可能であり、配線１１２Ｇ〜１１２Ｊは、電源線として機能することが可能である。ただ
し、これに限定されず、配線１１２Ｇ〜１１２Ｊには、信号を入力することが可能である
。この場合、配線１１２Ｇ〜１１２Ｊは、信号線として機能することが可能である。また
は、配線１１２Ｇ〜１１２Ｊには、別々の信号、又は別々の電圧を供給することが可能で
ある。
【０２５５】
なお、図２４（Ｃ）に示すように、トランジスタ４０１＿１、及びトランジスタ４０２＿
１の第１の端子は、配線２１１＿２と接続され、トランジスタ４０１＿２、及びトランジ
スタ４０２＿２の第１の端子は、配線２１１＿１と接続されることが可能である。こうす
ることによって、トランジスタがオフになる場合には、当該トランジスタの第１の端子に
はクロック信号が入力される。よって、当該トランジスタに逆バイアスを印加することが
できるので、当該トランジスタの特性劣化を抑制することができる。ただし、これに限定
されず、トランジスタ４０１＿１、及びトランジスタ４０２＿１の第１の端子は、配線１
１４＿２と接続され、トランジスタ４０１＿２、及びトランジスタ４０２＿２の第１の端
子は、配線１１４＿１と接続されることが可能である。この場合でも、逆バイアスがトラ
ンジスタに印加されるので、トランジスタの特性劣化を抑制することができる。または、
トランジスタ４０１＿１、及びトランジスタ４０１＿２の第１の端子は、配線１１２と接
続されることが可能である。
【０２５６】
なお、図２５（Ａ）に示すように、トランジスタ４０２＿１、及びトランジスタ４０２＿
２を省略することが可能である。
【０２５７】
なお、図２５（Ａ）と同様に、図２４（Ｂ）〜（Ｃ）においても、トランジスタ４０２＿
１、及びトランジスタ４０２＿２を省略することが可能である。
【０２５８】
なお、図２５（Ｂ）に示すように、容量素子として、ＭＯＳ容量を用いることが可能であ
る。トランジスタ４０３ａ＿１、及びトランジスタ４０３ａ＿２は、Ｎチャネル型である
場合が多く、ＭＯＳ容量として機能する。トランジスタ４０３ａ＿１の第１の端子及び第
２の端子は、ノードＢ１と接続され、トランジスタ４０３ａ＿１のゲートは、配線２１１
＿１と接続される。トランジスタ４０３ａ＿２の第１の端子及び第２の端子は、ノードＢ
２と接続され、トランジスタ４０３ａ＿２のゲートは、配線２１１＿２と接続される。こ
うすることによって、トランジスタ４０３ａ＿１、及びトランジスタ４０３ａ＿２にチャ
ネル領域が出来やすくなるので、容量値を大きくすることができる。
【０２５９】
なお、図２５（Ｂ）と同様に、図２４（Ｂ）〜（Ｃ）、及び図２５（Ａ）においても、容
量素子として、ＭＯＳ容量を用いることが可能である。
【０２６０】
なお、実施の形態１の図５（Ｂ）のように、回路１０１及び回路１０２がｍ個のトランジ
スタを有する場合、図２５（Ｃ）に示すように、半導体装置は、トランジスタ４０１＿１
〜４０１＿ｍという複数のトランジスタ、トランジスタ４０２＿１〜４０２＿ｍという複
数のトランジスタ、及び容量素子４０３＿１〜４０３＿ｍという複数の容量素子を有する
ことが可能である。ただし、これに限定されず、トランジスタ４０２＿１〜４０２＿ｍを
省略することが可能である。
【０２６１】
なお、図２５（Ｃ）と同様に、図２４（Ｂ）〜（Ｃ）、及び図２５（Ａ）〜（Ｂ）におい
ても、半導体装置は、トランジスタ４０１＿１〜４０１＿ｍという複数のトランジスタ、
トランジスタ４０２＿１〜４０２＿ｍという複数のトランジスタ、及び容量素子４０３＿
１〜４０３＿ｍという複数の容量素子を有することが可能である。
【０２６２】
なお、図２５（Ｄ）に示すように、トランジスタとして、Ｐチャネル型トランジスタを用
いることが可能である。トランジスタ４０１＿１ｐ、トランジスタ４０１＿２ｐ、トラン
ジスタ４０２＿１ｐ、及びトランジスタ４０２＿２ｐは、各々、トランジスタ４０１＿１
、トランジスタ４０１＿２、トランジスタ４０２＿１、及びトランジスタ４０２＿２に対
応し、Ｐチャネル型である。そして、トランジスタの極性がＰチャネル型の場合、図１９
（Ｂ）に示すように、配線１１２には、電圧Ｖ２が供給され、信号ＣＫ、信号ＣＫ＿１、
信号ＣＫ＿２、信号ＣＫＢ＿１、信号ＣＫＢ＿２、電位Ｖａ、及び信号ＯＵＴは、図８（
Ｂ）のタイミングチャートと比較して反転している場合が多い。
【０２６３】
なお、図２５（Ｄ）と同様に、図２４（Ｂ）〜（Ｃ）、及び図２５（Ａ）〜（Ｃ）におい
ても、トランジスタとして、Ｐチャネル型トランジスタを用いることが可能である。
【０２６４】
（実施の形態５）
本実施の形態では、シフトレジスタの一例について説明する。本実施の形態のシフトレジ
スタは、実施の形態１〜実施の形態３の半導体装置を有することが可能である。なお、シ
フトレジスタを、半導体装置、又はゲートドライバと示すことが可能である。なお、実施
の形態１〜実施の形態４で述べる内容は、その説明を省略する。なお、実施の形態１〜実
施の形態４で述べる内容は、本実施の形態で述べる内容と自由に組み合わせることができ
る。
【０２６５】
まず、シフトレジスタの一例について、図２６を参照して説明する。シフトレジスタは、
フリップフロップ５０１＿１〜５０１＿Ｎ（Ｎは自然数）という複数のフリップフロップ
を有する。
【０２６６】
なお、フリップフロップ５０１＿１〜５０１＿Ｎは、各々、実施の形態１〜実施の形態４
で述べる半導体装置に対応する。図２６の一例には、フリップフロップ５０１＿１〜５０
１＿Ｎとして、図７（Ａ）の半導体装置が用いられる場合について示す。ただし、これに
限定されず、フリップフロップ５０１＿１〜５０１＿Ｎとしては、他にも実施の形態１〜
実施の形態４で述べる半導体装置若しくは回路、又は、他の様々な半導体装置若しくは回
路を用いることが可能である。
【０２６７】
次に、シフトレジスタの接続関係について説明する。シフトレジスタは、配線５１１＿１
〜５１１＿Ｎ、配線５１２、配線５１２＿１、配線５１２＿２、配線５１３、配線５１３
＿１、配線５１３＿２、配線５１４、配線５１５、配線５１６と接続される。そして、フ
リップフロップ５０１＿ｉ（ｉは１〜Ｎのいずれか一）において、配線１１１、配線２１
１、配線２１１＿１、配線２１１＿２、配線１１４＿１、配線１１４＿２、配線１１２、
配線２１２、及び配線２１３は、各々、配線５１１＿ｉ、配線５１２、配線５１２＿１、
配線５１２＿２、配線５１３＿１、配線５１３＿２、配線５１４、配線５１１＿ｉ−１、
配線５１１＿ｉ＋１と接続される。ここで、奇数段のフリップフロップと、偶数段のフリ
ップフロップとでは、配線２１１、配線２１１＿１、配線２１１＿２、配線１１４＿１、
配線１１４＿２の接続先が異なる場合が多い。例えば、ｉ（ｉは１〜Ｎのいずれか一）段
目のフリップフロップにおいて、配線２１１、配線２１１＿１、配線２１１＿２、配線１
１４＿１、及び配線１１４＿２が、各々、配線５１２、配線５１２＿１、配線５１２＿２
、配線５１３＿１、配線５１３＿２と接続されるとする。この場合、ｉ＋１段目のフリッ
プフロップ、又はｉ−１段目のフリップフロップにおいては、配線２１１、配線２１１＿
１、配線２１１＿２、配線１１４＿１、及び配線１１４＿２は、各々、配線５１３、配線
５１３＿１、配線５１３＿２、配線５１２＿１、配線５１２＿２と接続される。
【０２６８】
なお、フリップフロップ５０１＿１では、配線２１２は、配線５１５と接続される場合が
多い。そして、フリップフロップ５０１＿Ｎでは、配線２１３は、配線５１６と接続され
る場合が多い
【０２６９】
次に、各配線に入力又は出力される信号又は電圧の一例について説明する。配線５１１＿
１〜５１１＿Ｎからは、一例として、各々、信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎが出力され
るものとする。信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎは、各々、フリップフロップ５０１＿１
〜５０１＿Ｎの出力信号である。そして、信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎは、信号ＯＵ
Ｔに対応し、出力信号、選択信号、転送信号、スタート信号、リセット信号、ゲート信号
、又は走査信号として機能することが可能である。配線５１２、配線５１２＿１、及び配
線５１２＿２には、一例として、各々、信号ＧＣＫ、信号ＧＣＫ＿１、信号ＧＣＫ＿２が
入力されるものとする。信号ＧＣＫは、信号ＣＫ、又は信号ＣＫＢに対応し、クロック信
号として機能することが可能である。信号ＧＣＫ＿１は、信号ＣＫ＿１、又は信号ＣＫＢ
＿１に対応し、クロック信号として機能することが可能である。信号ＧＣＫ＿２は、信号
ＣＫ＿２、又は信号ＣＫＢ＿２に対応し、クロック信号として機能することが可能である
。配線５１３、配線５１３＿１、及び配線５１３＿２には、一例として、各々、信号ＧＣ
ＫＢ、信号ＧＣＫＢ＿１、信号ＧＣＫＢ＿２が入力されるものとする。信号ＧＣＫＢは、
信号ＣＫ、又は信号ＣＫＢに対応し、反転クロック信号として機能することが可能である
。信号ＧＣＫＢ＿１は、信号ＣＫ＿１、又は信号ＣＫＢ＿１に対応し、反転クロック信号
として機能することが可能である。信号ＧＣＫＢ＿２は、信号ＣＫ＿２、又は信号ＣＫＢ
＿２に対応し、反転クロック信号として機能することが可能である。配線５１４には、一
例として、電圧Ｖ１が供給されるものとする。配線５１５には、一例として、信号ＧＳＰ
が入力されるものとする。信号ＧＳＰは、信号ＳＰに対応し、スタート信号、又は垂直同
期信号として機能することが可能である。配線５１６には、一例として、信号ＧＲＥが入
力されるものとする。信号ＧＲＥは、信号ＲＥに対応し、リセット信号として機能するこ
とが可能である。ただし、これに限定されず、これらの配線には、他にも様々な信号、様
々な電圧、又は様々な電流を入力することが可能である。
【０２７０】
なお、配線５１１＿１〜５１１＿Ｎは、信号線、ゲート線、走査線、又は出力信号線とし
て機能することが可能である。配線５１２、配線５１２＿１、及び配線５１２＿２は、信
号線、又はクロック信号線として機能することが可能である。配線５１３、配線５１３＿
１、及び配線５１３＿２は、信号線、又はクロック信号線として機能することが可能であ
る。配線５１４は、電源線、又はグランド線として機能することが可能である。配線５１
５は、信号線として機能することが可能である。配線５１６は、信号線として機能するこ
とが可能である。ただし、これに限定されず、これらの配線は他にも様々な種類の配線と
して機能することが可能である。
【０２７１】
なお、配線５１２、配線５１２＿１、配線５１２＿２、配線５１３、配線５１３＿１、配
線５１３＿２、配線５１４、配線５１５、及び配線５１６には、回路５２０から信号又は
電圧などが入力されるものとする。回路５２０は、シフトレジスタに信号又は電圧などを
供給することによって、シフトレジスタを制御する機能を有し、制御回路、又はコントロ
ーラなどとして機能することが可能である。
【０２７２】
なお、回路５２０は、一例として、回路５２１、及び回路５２２を有するものとする。回
路５２１は、正電源電圧、負電源電圧、グランド電圧、基準電圧などの電源電圧を生成す
る機能を有し、電源回路、又はレギュレータとして機能することが可能である。回路５２
２は、クロック信号、反転クロック信号、スタート信号、リセット信号、及び／又は、ビ
デオ信号などの様々な信号を生成する機能を有し、タイミングジェネレータとして機能す
ることが可能である。ただし、これに限定されず、回路５２０は、回路５２１及び回路５
２２の他にも様々な回路、又は様々な素子を有することが可能である。例えば、回路５２
０は、オシレータ、レベルシフト回路、インバータ回路、バッファ回路、ＤＡ変換回路、
ＡＤ変換回路、オペアンプ、シフトレジスタ、ルックアップテーブル、コイル、トランジ
スタ、容量素子、抵抗素子、及び／又は、分周器などを有することが可能である。
【０２７３】
次に、図２６のシフトレジスタの動作について、図２７のタイミングチャートを参照して
説明する。図２７は、シフトレジスタの動作を説明するためのタイミングチャートの一例
である。図２７には、信号ＧＳＰ、信号ＧＲＥ、信号ＧＣＫ、信号ＧＣＫ＿１、信号ＧＣ
Ｋ＿２、信号ＧＣＫＢ、信号ＧＣＫＢ＿１、信号ＧＣＫＢ＿２、信号ＧＯＵＴ＿１、信号
ＧＯＵＴ＿ｉ−１、信号ＧＯＵＴ＿ｉ、信号ＧＯＵＴ＿ｉ＋１、及び信号ＧＯＵＴ＿Ｎの
一例を示す。なお、実施の形態１〜実施の形態４の半導体装置の動作と共通するところは
、その説明を省略する。
【０２７４】
フリップフロップ５０１＿ｉの動作について説明する。まず、信号ＧＯＵＴ＿ｉ−１がＨ
レベルになる。すると、フリップフロップ５０１＿ｉは、期間Ｔ１における動作を開始し
、信号ＧＯＵＴ＿ｉはＬレベルになる。その後、信号ＧＣＫ、及び信号ＧＣＫＢが反転す
る。すると、フリップフロップ５０１＿ｉが期間Ｔ２における動作を開始し、信号ＧＯＵ
Ｔ＿ｉがＨレベルになる。信号ＧＯＵＴ＿ｉは、フリップフロップ５０１＿ｉ−１にリセ
ット信号として入力され、且つフリップフロップ５０１＿ｉ＋１にスタート信号として入
力される。よって、フリップフロップ５０１＿ｉ−１は、期間Ｔ３における動作を開始し
、フリップフロップ５０１＿ｉ＋１は、期間Ｔ１における動作を開始する。その後、信号
ＧＣＫ、及び信号ＧＣＫＢが再び反転する。すると、フリップフロップ５０１＿ｉ＋１が
期間Ｔ２における動作を開始し、信号ＧＯＵＴ＿ｉ＋１がＨレベルとなる。信号ＧＯＵＴ
＿ｉ＋１は、フリップフロップ５０１＿ｉにリセット信号として入力される。したがって
、フリップフロップ５０１＿ｉが期間Ｔ３における動作を開始するので、信号ＧＯＵＴ＿
ｉはＬレベルとなる。その後、再び信号ＧＯＵＴ＿ｉ−１がＨレベルになるまでは、フリ
ップフロップ５０１＿ｉは、信号ＧＣＫ及び信号ＧＣＫＢが反転するたびに、期間Ｔ４に
おける動作と期間Ｔ５における動作とを繰り返す。
【０２７５】
なお、フリップフロップ５０１＿１では、前の段のフリップフロップの出力信号の代わり
に、信号ＧＳＰが回路５２０から配線５１５を介して入力される。よって、信号ＧＳＰが
Ｈレベルになると、フリップフロップ５０１＿１は、期間Ｔ１における動作を開始する。
【０２７６】
なお、フリップフロップ５０１＿Ｎでは、次の段のフリップフロップの出力信号の代わり
に、信号ＧＲＥが回路５２０から配線５１６を介して入力される。よって、信号ＧＲＥが
Ｈレベルになると、フリップフロップ５０１＿Ｎは、期間Ｔ３における動作を開始する。
【０２７７】
以上、本実施の形態のシフトレジスタの動作について説明した。本実施の形態のシフトレ
ジスタは、実施の形態１〜実施の形態４の半導体装置を用いることによって、当該半導体
装置と同様のメリットを得ることが可能である。
【０２７８】
なお、信号ＧＣＫと信号ＧＣＫＢとの関係を非平衡にすることが可能である。例えば、図
２８（Ａ）のタイミングチャートに示すように、信号ＧＣＫ及び信号ＧＣＫＢにおいて、
Ｈレベルになる期間がＬレベルになる期間よりも短くすることが可能である。こうするこ
とによって、信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎに、遅延又はなまりなどが生じても、これ
らの信号が同時にＨレベルとなる期間を防止することができる。したがって、本実施の形
態のシフトレジスタが表示装置に用いられる場合、複数の行が同時に選択されることを防
ぐことができる。ただし、これに限定されず、信号ＧＣＫ、及び／又は、信号ＧＣＫＢに
おいて、Ｈレベルになる期間がＬレベルになる期間よりも長いことが可能である。
【０２７９】
なお、シフトレジスタに多相のクロック信号を入力することが可能である。例えば、図２
８（Ｂ）のタイミングチャートに示すように、Ｍ（Ｍは自然数）相のクロック信号を用い
ることが可能である。この場合、信号ＧＯＵＴ＿１〜ＧＯＵＴ＿Ｎにおいて、ある段にお
いてＨレベルとなる期間は、その前後の段においてＨレベルとなる期間と重なることが可
能となる。したがって、本実施の形態が表示装置に用いられる場合、複数の行が同時に選
択されることになる。これにより、他の行の画素へのビデオ信号をプリチャージ電圧とし
て用いることが可能になる。
【０２８０】
なお、図２８（Ｂ）において、Ｍ≦８であることが好ましい。より好ましくは、Ｍ≦６で
あることが好ましい。さらに好ましくは、Ｍ≦４であることが好ましい。なぜなら、シフ
トレジスタが表示装置の走査線駆動回路に用いられる場合、Ｍが大きすぎると、画素に複
数の種類のビデオ信号が書き込まれるからである。そして、当該画素に不正なビデオ信号
が入力される期間が長くなるので、表示品位が低下する場合があるからである。
【０２８１】
なお、図２８（Ｂ）と同様に、図２８（Ａ）のタイミングチャートにおいても、多相のク
ロック信号を用いることが可能である。
【０２８２】
なお、配線５１６は、他の配線と共有、又は省略されることが可能である。例えば、配線
５１６は、配線５１２、配線５１２＿１、配線５１２＿２、配線５１３、配線５１３＿１
、配線５１３＿２、配線５１４、又は配線５１５と共有されることが可能である。この場
合、配線５１６が省略され、フリップフロップ５０１＿Ｎにおいて、配線５１６は、配線
５１２、配線５１２＿１、配線５１２＿２、配線５１３、配線５１３＿１、配線５１３＿
２、配線５１４、又は配線５１５と共有されることが可能である。別の例として、配線５
１６が省略されることが可能である。この場合、フリップフロップ５０１＿Ｎにおいて、
トランジスタ３０２、及びトランジスタ３０３が省略されることが可能である。
【０２８３】
なお、配線を新たに追加することが可能である。例えば、フリップフロップとして、図２
３（Ａ）のように、電圧Ｖ２を必要とする構成が用いられる場合、新たな配線を追加する
ことが可能である。そして、当該配線には、電圧Ｖ２を供給することが可能である。ただ
し、これに限定されず、フリップフロップの構成に応じて、様々な配線を新たに追加する
ことが可能であるし、配線を省略することが可能である。
【０２８４】
なお、図２９に示すように、出力信号を分割することが可能である。図２９の一例では、
フリップフロップ５０１＿１〜５０１＿Ｎとして、各々、図１７（Ｂ）の半導体装置が用
いられる。フリップフロップ５０１＿ｉにおいて、配線１１１、配線２１１、配線２１１
＿１、配線２１１＿２、配線１１４＿１、配線１１４＿２、配線１１２、配線２１２、配
線２１３、及び配線２１２は、各々、配線５１１＿ｉ、配線５１２、配線５１２＿１、配
線５１２＿２、配線５１３＿１、配線５１３＿２、配線５１４、配線５１７＿ｉ−１、配
線５１１＿ｉ＋１、配線５１７＿ｉと接続される。こうすることによって、配線５１１＿
１〜５１１＿Ｎに、画素又はゲート線などの負荷が接続される場合でも、次の段のフリッ
プフロップを駆動するための転送信号になまり又は遅延などが生じることがない。よって
、シフトレジスタの遅延の影響を低減することができる。ただし、これに限定されず、配
線２１２は、配線５１１＿ｉ−１と接続されることが可能である。または、配線２１３は
、配線５１７＿ｉ＋１と接続されることが可能である。
【０２８５】
（実施の形態６）
本実施の形態では、表示装置の一例について説明する。
【０２８６】
まず、図３０（Ａ）を参照して、液晶表示装置のシステムブロックの一例について説明す
る。液晶表示装置は、回路５３６１、回路５３６２、回路５３６３＿１、回路５３６３＿
２、画素部５３６４、回路５３６５、及び照明装置５３６６を有する。画素部５３６４に
は、複数の配線５３７１が回路５３６２から延伸して配置され、複数の配線５３７２が回
路５３６３＿１、及び回路５３６３＿２から延伸して配置されている。そして、複数の配
線５３７１と複数の配線５３７２との交差領域には、各々、液晶素子などの表示素子を有
する画素５３６７がマトリクス状に配置されている。
【０２８７】
回路５３６１は、映像信号５３６０に応じて、回路５３６２、回路５３６３＿１、回路５
３６３＿２、及び回路５３６５に、信号、電圧、又は電流などを供給する機能を有し、コ
ントローラ、制御回路、タイミングジェネレータ、電源回路、又はレギュレータなどとし
て機能することが可能である。本実施の形態では、一例として、回路５３６１は、回路５
３６２に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロック信号（
ＳＣＫ）、信号線駆動回路用反転クロック信号（ＳＣＫＢ）、ビデオ信号用データ（ＤＡ
ＴＡ）、ラッチ信号（ＬＡＴ）を供給するものとする。または、回路５３６１は、一例と
して、回路５３６３＿１、及び回路５３６３＿２に、走査線駆動回路用スタート信号（Ｇ
ＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）、及び走査線駆動回路用反転クロック
信号（ＧＣＫＢ）を供給するものとする。または、回路５３６１は、回路５３６５に、バ
ックライト制御信号（ＢＬＣ）を供給するものとする。ただし、これに限定されず、回路
５３６１は、他にも様々な信号、様々な電圧、又は様々な電流などを、回路５３６２、回
路５３６３＿１、回路５３６３＿２、及び回路５３６５に供給することが可能である。
【０２８８】
回路５３６２は、回路５３６１から供給される信号（例えば、ＳＳＰ、ＳＣＫ、ＳＣＫＢ
、ＤＡＴＡ、ＬＡＴ）に応じて、ビデオ信号を複数の配線５３７１に出力する機能を有し
、信号線駆動回路として機能することが可能である。回路５３６３＿１、及び回路５３６
３＿２は、回路５３６１から供給される信号（ＧＳＰ、ＧＣＫ、ＧＣＫＢ）に応じて、走
査信号を複数の配線５３７２に出力する機能を有し、走査線駆動回路として機能すること
が可能である。回路５３６５は、回路５３６１から供給される信号（ＢＬＣ）に応じて、
照明装置５３６６に供給する電力の量、又は時間などを制御することによって、照明装置
５３６６の輝度（又は平均輝度）を制御する機能を有し、電源回路として機能することが
可能である。
【０２８９】
なお、複数の配線５３７１にビデオ信号が入力される場合、複数の配線５３７１は、信号
線、ビデオ信号線、又はソース線などとして機能することが可能である。複数の配線５３
７２に走査信号が入力される場合、複数の配線５３７２は、信号線、走査線、又はゲート
線などとして機能することが可能である。ただし、これに限定されない。
【０２９０】
なお、回路５３６３＿１、及び回路５３６３＿２に、同じ信号が回路５３６１から入力さ
れる場合、回路５３６３＿１が複数の配線５３７２に出力する走査信号と、回路５３６３
＿２が複数の配線５３７２に出力する走査信号とは、おおむね等しいタイミングとなる場
合が多い。したがって、回路５３６３＿１、及び回路５３６３＿２が駆動する負荷を小さ
くすることができる。よって、表示装置を大きくすることができる。または、表示装置を
高精細にすることができる。または、回路５３６３＿１、及び回路５３６３＿２が有する
トランジスタのチャネル幅を小さくすることができるので、狭額縁な表示装置を得ること
ができる。ただし、これに限定されず、回路５３６１は、回路５３６３＿１と回路５３６
３＿２とに別々の信号を供給することが可能である。
【０２９１】
なお、回路５３６３＿１と回路５３６３＿２との一方を省略することが可能である。
【０２９２】
なお、画素部５３６４には、容量線、電源線、走査線などの配線を新たに配置することが
可能である。そして、回路５３６１は、これらの配線に信号又は電圧などを出力すること
が可能である。または、回路５３６３＿１又は回路５３６３＿２と同様の回路を新たに追
加し、この新たに追加した回路は、新たに追加した配線に走査信号などの信号を出力する
ことが可能である。
【０２９３】
なお、画素５３６７が表示素子としてＥＬ素子などの発光素子を有することが可能である
。この場合、図３０（Ｂ）に示すように、表示素子が発光することが可能なので、回路５
３６５、及び照明装置５３６６は省略されることが可能である。そして、表示素子に電力
を供給するために、電源線として機能することが可能な複数の配線５３７３を画素部５３
６４に配置することが可能である。回路５３６１は、電圧（ＡＮＯ）という電源電圧を配
線５３７３に供給することが可能である。この配線５３７３は、画素の色要素別に接続さ
れることが可能であるし、全ての画素に共通して接続されることが可能である。
【０２９４】
なお、図３０（Ｂ）では、一例として、回路５３６１は、回路５３６３＿１と回路５３６
３＿２とに別々の信号を供給する場合の一例を示す。回路５３６１は、走査線駆動回路用
スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号（ＧＣＫ１）、及び走査線駆
動回路用反転クロック信号（ＧＣＫＢ１）などの信号を回路５３６３＿１に供給する。そ
して、回路５３６１は、走査線駆動回路用スタート信号（ＧＳＰ２）、走査線駆動回路用
クロック信号（ＧＣＫ２）、及び走査線駆動回路用反転クロック信号（ＧＣＫＢ２）など
の信号を回路５３６３＿２に供給する。この場合、回路５３６３＿１は、複数の配線５３
７２のうち奇数行目の配線のみを走査し、回路５３６３＿２は、複数の配線５３７２のう
ち偶数行目の配線のみを走査することが可能になる。よって、回路５３６３＿１、及び回
路５３６３＿２の駆動周波数を小さくできるので、消費電力の低減を図ることができる。
または、１段分のフリップフロップをレイアウトすることが可能な面積を大きくすること
ができる。よって、表示装置を高精細にすることができる。または、表示装置を大型にす
ることができる。ただし、これに限定されず、図３０（Ａ）と同様に、回路５３６１は、
回路５３６３＿１と回路５３６３＿２とに同じ信号を出力することが可能である。
【０２９５】
なお、図３０（Ｂ）と同様に、図３０（Ａ）においても、回路５３６１は、回路５３６３
＿１と回路５３６３＿２とに別々の信号を供給することが可能である。
【０２９６】
以上、表示装置のシステムブロックの一例について説明した。
【０２９７】
次に、表示装置の構成の一例について、図３１（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、及び（
Ｅ）を参照して説明する。
【０２９８】
図３１（Ａ）では、画素部５３６４に信号を出力する機能を有する回路（例えば、回路５
３６２、回路５３６３＿１、及び回路５３６３＿２など）は、画素部５３６４と同じ基板
５３８０に形成される。そして、回路５３６１は、画素部５３６４とは別の基板に形成さ
れる。こうして、外部部品の数が減るので、コストの低減を図ることができる。または、
基板５３８０に入力される信号又は電圧の数が減るので、基板５３８０と、外部部品との
接続数を減らすことができる。よって、信頼性の向上、又は歩留まりの向上を図ることが
できる。
【０２９９】
なお、回路が画素部５３６４とは別の基板に形成される場合、当該基板は、ＴＡＢ（Ｔａ
ｐｅ  Ａｕｔｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）方式によってＦＰＣ（Ｆｌｅｘｉｂｌｅ  
Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）に実装されることが可能である。または、当該基板は
、ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式によって画素部５３６４と同じ基板５３８
０に実装することが可能である。
【０３００】
なお、回路が画素部５３６４とは別の基板に形成される場合、当該基板には、単結晶半導
体を用いたトランジスタを形成することが可能である。したがって、当該基板に形成され
る回路は、駆動周波数の向上、駆動電圧の向上、出力信号のばらつきの低減などのメリッ
トを得ることができる。
【０３０１】
なお、外部回路からは、入力端子５３８１を介して信号、電圧、又は電流などが入力され
る場合が多い。
【０３０２】
図３１（Ｂ）では、駆動周波数が低い回路（例えば、回路５３６３＿１、回路５３６３＿
２）は、画素部５３６４と同じ基板５３８０に形成される。そして、回路５３６１、及び
回路５３６２は、画素部５３６４とは別の基板に形成される。こうして、移動度が小さい
トランジスタによって、基板５３８０に形成される回路を構成することが可能になる。よ
って、トランジスタの半導体層として、非単結晶半導体、非晶質半導体、微結晶半導体、
有機半導体、又は酸化物半導体などを用いることが可能になる。したがって、表示装置の
大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図ることができる。
【０３０３】
なお、図３１（Ｃ）に示すように、回路５３６２の一部（回路５３６２ａ）が画素部５３
６４と同じ基板５３８０に形成され、残りの回路５３６２（回路５３６２ｂ）が画素部５
３６４とは別の基板に形成されることが可能である。回路５３６２ａは、移動度が低いト
ランジスタによって構成することが可能な回路（例えば、シフトレジスタ、セレクタ、ス
イッチなど）を有する場合が多い。そして、回路５３６２ｂは、移動度が高く、特性ばら
つきが小さいトランジスタによって構成することが好ましい回路（例えば、シフトレジス
タ、ラッチ回路、バッファ回路、ＤＡ変換回路、ＡＤ変換回路など）を有する場合が多い
。こうすることによって、図３１（Ｂ）と同様に、トランジスタの半導体層として、非単
結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いる
ことが可能となり、さらに外部部品の削減を図ることができる。
【０３０４】
図３１（Ｄ）では、画素部５３６４に信号を出力する機能を有する回路（例えば、回路５
３６２、回路５３６３＿１、及び回路５３６３＿２など）、及びこれらの回路を制御する
機能を有する回路（例えば、回路５３６１）は、画素部５３６４とは別の基板に形成され
る。こうして、画素部と、その周辺回路とを別々の基板に形成することが可能になるので
、歩留まりの向上を図ることができる。
【０３０５】
なお、図３１（Ｄ）と同様に、図３１（Ａ）〜（Ｃ）においても、回路５３６３＿１、及
び回路５３６３＿２を画素部５３６４とは別の基板に形成することが可能である。
【０３０６】
図３１（Ｅ）では、回路５３６１の一部（回路５３６１ａ）が画素部５３６４と同じ基板
５３８０に形成され、残りの回路５３６１（回路５３６１ｂ）が画素部５３６４とは別の
基板に形成される。回路５３６１ａは、移動度が小さいトランジスタによって構成するこ
とが可能な回路（例えば、スイッチ、セレクタ、レベルシフト回路など）を有する場合が
多い。そして、回路５３６１ｂは、移動度が高く、ばらつきが小さいトランジスタを用い
て構成することが好ましい回路（例えば、シフトレジスタ、タイミングジェネレータ、オ
シレータ、レギュレータ、又はアナログバッファなど）を有する場合が多い。
【０３０７】
なお、図３１（Ａ）〜（Ｄ）においても、回路５３６１ａを画素部５３６４と同じ基板に
形成し、回路５３６１ｂを画素部５３６４とは別の基板に形成することが可能である。
【０３０８】
ここで、回路５３６３＿１、及び回路５３６３＿２として、実施の形態１〜実施の形態５
の半導体装置又はシフトレジスタを用いることが可能である。この場合、回路５３６３＿
１、及び回路５３６３＿２と画素部とが同じ基板に形成されることによって、当該基板に
形成される全てのトランジスタの極性をＮチャネル型又はＰチャネル型とすることが可能
である。したがって、工程数の削減、歩留まりの向上、信頼性の向上、又はコストの削減
を図ることができる。特に、全てのトランジスタの極性がＮチャネル型である場合には、
トランジスタの半導体層として、非単結晶半導体、非晶質半導体、微結晶半導体、有機半
導体、又は酸化物半導体などを用いることが可能になる。よって、表示装置の大型化、コ
ストの低減、又は歩留まりの向上などを図ることができる。
【０３０９】
または、実施の形態１〜実施の形態５の半導体装置、又はシフトレジスタは、トランジス
タのチャネル幅を小さくすることができる。よって、レイアウト面積を小さくすることが
できるので、額縁を小さくすることができる。または、レイアウト面積を小さくすること
ができるので、解像度を高くすることができる。
【０３１０】
または、実施の形態１〜実施の形態５の半導体装置、又はシフトレジスタは、寄生容量を
小さくすることができる。よって、消費電力を低減することができる。または、外部回路
の電流能力を小さくすることができる。または、外部回路のサイズ、又は当該外部回路を
有する表示装置のサイズを小さくすることができる。
【０３１１】
なお、非単結晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体な
どを半導体層として用いるトランジスタは、閾値電圧の増加、又は移動度の低下などの特
性劣化を生じる場合が多い。しかし、実施の形態１〜実施の形態５の半導体装置又はシフ
トレジスタは、トランジスタの特性劣化を抑制することができるので、表示装置の寿命を
長くすることができる。
【０３１２】
なお、回路５３６２の一部として、実施の形態１〜実施の形態５の半導体装置、又はシフ
トレジスタを用いることが可能である。例えば、回路５３６２ａは、実施の形態１〜実施
の形態４の半導体装置、又はシフトレジスタを有することが可能である。
【０３１３】
（実施の形態７）
本実施の形態では、信号線駆動回路の一例について説明する。なお、信号線駆動回路を半
導体装置、又は信号生成回路と示すことが可能である。
【０３１４】
信号線駆動回路の一例について、図３２（Ａ）を参照して説明する。信号線駆動回路は、
回路６０２＿１〜６０２＿Ｎ（Ｎは自然数）という複数の回路と、回路６００と、回路６
０１とを有する。そして、回路６０２＿１〜６０２＿Ｎは、各々、トランジスタ６０３＿
１〜６０３＿ｋ（ｋは自然数）という複数のトランジスタを有する。トランジスタ６０３
＿１〜６０３＿ｋは、Ｎチャネル型であるものとする。ただし、これに限定されない。例
えば、トランジスタ６０３＿１〜６０３＿ｋは、Ｐチャネル型とすることが可能であるし
、ＣＭＯＳ型のスイッチとすることが可能である。
【０３１５】
信号線駆動回路の接続関係について、回路６０２＿１を例にして説明する。トランジスタ
６０３＿１〜６０３＿ｋの第１の端子は、配線６０５＿１と接続される。トランジスタ６
０３＿１〜６０３＿ｋの第２の端子は、各々、配線Ｓ１〜Ｓｋと接続される。トランジス
タ６０３＿１〜６０３＿ｋのゲートは、各々、配線６０４＿１〜６０４＿ｋと接続される
。例えば、トランジスタ６０３＿１の第１の端子は、配線６０５＿１と接続され、トラン
ジスタ６０３＿１の第２の端子は、配線Ｓ１と接続され、トランジスタ６０３＿１のゲー
トは、配線６０４＿１と接続される。
【０３１６】
回路６００は、配線６０４＿１〜６０４＿ｋを介して、信号を回路６０２＿１〜６０２＿
Ｎに供給する機能を有し、シフトレジスタ、又はデコーダなどとして機能することが可能
である。当該信号は、デジタル信号である場合が多く、選択信号として機能することが可
能である。そして、配線６０４＿１〜６０４＿ｋは、信号線として機能することが可能で
ある。
【０３１７】
回路６０１は、信号を回路６０２＿１〜６０２＿Ｎに出力する機能を有し、ビデオ信号生
成回路などとして機能することが可能である。例えば、回路６０１は、配線６０５＿１を
介して信号を回路６０２＿１に供給する。同時に、配線６０５＿２を介して信号を回路６
０２＿２に供給する。当該信号は、アナログ信号である場合が多く、ビデオ信号として機
能することが可能である。そして、配線６０５＿１〜６０５＿Ｎは、信号線として機能す
ることが可能である。
【０３１８】
回路６０２＿１〜６０２＿Ｎは、回路６０１の出力信号を、どの配線に出力するのかを選
択する機能を有し、セレクタ回路として機能することが可能である。例えば、回路６０２
＿１は、回路６０１が配線６０５＿１に出力する信号を、配線Ｓ１〜Ｓｋのうちどの配線
に出力するのかを選択する機能を有する。
【０３１９】
トランジスタ６０３＿１〜６０３＿ｋは、各々、回路６００の出力信号に応じて、配線６
０５＿１と、配線Ｓ１〜Ｓｋとの導通状態を制御する機能を有し、スイッチとして機能す
る。
【０３２０】
次に、図３２（Ａ）の信号線駆動回路の動作について、図３２（Ｂ）のタイミングチャー
トを参照して説明する。図３２（Ｂ）には、配線６０４＿１に入力される信号６１４＿１
、配線６０４＿２に入力される信号６１４＿２、配線６０４＿ｋに入力される信号６１４
＿ｋ、配線６０５＿１に入力される信号６１５＿１、及び配線６０５＿２に入力される信
号６１５＿２の一例を示す。
【０３２１】
なお、信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。
１ゲート選択期間とは、ある行に属する画素が選択され、当該画素にビデオ信号を書き込
むことが可能な期間のことをいう。
【０３２２】
なお、１ゲート選択期間は、期間Ｔ０、期間Ｔ１、乃至期間Ｔｋに分割される。期間Ｔ０
は、選択された行に属する画素にプリチャージ用の電圧を同時に印加するための期間であ
り、プリチャージ期間として機能することが可能である。期間Ｔ１〜Ｔｋは、各々、選択
された行に属する画素にビデオ信号を書き込むための期間であり、書き込み期間として機
能することが可能である。
【０３２３】
なお、便宜上、回路６０２＿１の動作を例にして、信号線駆動回路の動作を説明する。
【０３２４】
まず、期間Ｔ０において、回路６００は、配線６０４＿１〜６０４＿ｋにＨレベルの信号
を出力する。すると、トランジスタ６０３＿１〜６０３＿ｋがオンするので、配線６０５
＿１と、配線Ｓ１〜Ｓｋとが導通状態となる。このとき、回路６０１は、配線６０５＿１
にプリチャージ電圧Ｖｐを供給しているので、プリチャージ電圧Ｖｐは、トランジスタ６
０３＿１〜６０３＿ｋを介して、配線Ｓ１〜Ｓｋにそれぞれ出力される。そして、プリチ
ャージ電圧Ｖｐは、選択された行に属する画素に書き込まれるので、選択された行に属す
る画素がプリチャージされる。
【０３２５】
次に、期間Ｔ１において、回路６００は、Ｈレベルの信号を配線６０４＿１に出力する。
すると、トランジスタ６０３＿１がオンするので、配線６０５＿１と配線Ｓ１とが導通状
態となる。そして、配線６０５＿１と配線Ｓ２〜Ｓｋとが非導通状態となる。このとき、
回路６０１は、信号Ｄａｔａ（Ｓ１）を配線６０５＿１に出力しているとすると、信号Ｄ
ａｔａ（Ｓ１）は、トランジスタ６０３＿１を介して、配線Ｓ１に出力される。こうして
、信号Ｄａｔａ（Ｓ１）は、配線Ｓ１と接続される画素のうち、選択された行に属する画
素に書き込まれる。
【０３２６】
次に、期間Ｔ２において、回路６００は、Ｈレベルの信号を配線６０４＿２に出力する。
すると、トランジスタ６０３＿２がオンするので、配線６０５＿２と配線Ｓ２とが導通状
態となる。そして、配線６０５＿１と配線Ｓ１とが非導通状態となり、配線６０５＿１と
配線Ｓ３〜Ｓｋとが非導通状態のままとなる。このとき、回路６０１は、信号Ｄａｔａ（
Ｓ２）を配線６０５＿１に出力しているとすると、信号Ｄａｔａ（Ｓ２）は、トランジス
タ６０３＿２を介して、配線Ｓ２に出力される。こうして、信号Ｄａｔａ（Ｓ１）は、配
線Ｓ１と接続される画素のうち、選択された行に属する画素に書き込まれる。
【０３２７】
その後、期間Ｔｋまで、回路６００は、配線６０４＿１〜６０４＿ｋにＨレベルの信号を
順に出力するので、期間Ｔ１及び期間Ｔ２と同様に、期間Ｔ３から期間Ｔｋまで、回路６
００は、配線６０４＿３〜６０４＿ｋにＨレベルの信号を順に出力する。よって、トラン
ジスタ６０３＿３〜６０３＿ｋが順にオンするので、トランジスタ６０３＿１〜６０３＿
ｋが順にオンする。したがって、回路６０１から出力される信号は、配線Ｓ１〜Ｓｋに順
に出力される。こうして、選択された行に属する画素に、信号を順に書き込むことが可能
になる。
【０３２８】
以上、信号線駆動回路の一例について説明した。本実施の形態の信号線駆動回路は、セレ
クタとして機能する回路を有するので、信号の数、又は配線の数を減らすことができる。
または、画素にビデオ信号を書き込む前（期間Ｔ０）に、プリチャージを行うための電圧
を画素に書き込むので、ビデオ信号の書き込み時間を短くすることができる。したがって
、表示装置の大型化、表示装置の高精細化を図ることができる。ただし、これに限定され
ず、期間Ｔ０を省略し、画素にプリチャージしないことが可能である。
【０３２９】
なお、ｋが大きすぎると、画素への書き込み時間が短くなるので、ビデオ信号の画素への
書き込みが時間内に終了しない場合がある。したがって、ｋ≦６であることが好ましい。
より好ましくはｋ≦３であることが好ましい。さらに好ましくはｋ＝２であることが好ま
しい。
【０３３０】
特に、画素の色要素がｎ（ｎは自然数）個に分割される場合、ｋ＝ｎとすることが可能で
ある。例えば、画素の色要素が赤（Ｒ）と緑（Ｇ）と青（Ｂ）との三つに分割される場合
、ｋ＝３であることが可能である。この場合、１ゲート選択期間は、期間Ｔ０、期間Ｔ１
、期間Ｔ２、期間Ｔ３に分割される。そして、期間Ｔ１、期間Ｔ２、期間Ｔ３では、各々
、赤（Ｒ）の画素、緑（Ｇ）の画素、青（Ｂ）の画素にビデオ信号を書き込むことが可能
である。ただし、これに限定されず、期間Ｔ１、期間Ｔ２、期間Ｔ３の順番は任意に設定
することが可能である。
【０３３１】
特に、画素がｎ（ｎは自然数）個のサブ画素（以下サブピクセル、又は副画素ともいう）
に分割される場合、ｋ＝ｎとすることが可能である。例えば、画素が２個のサブ画素に分
割される場合、ｋ＝２であることが可能である。この場合、１ゲート選択期間は、期間Ｔ
０、期間Ｔ１、期間Ｔ２に分割される。そして、期間Ｔ１では、２個のサブ画素の一方に
ビデオ信号を書き込み、期間Ｔ２では、２個のサブ画素の他方にビデオ信号を書き込むこ
とが可能である。
【０３３２】
なお、回路６００、及び回路６０２＿１〜６０２＿Ｎの駆動周波数が低い場合が多いので
、回路６００、及び回路６０２＿１〜６０２＿Ｎは、画素部と同じ基板に形成することが
可能である。こうして、画素部が形成される基板と、外部回路との接続数を減らすことが
できるので、歩留まりの向上、又は信頼性の向上などを図ることができる。さらに、図３
１（Ｃ）のように、走査線駆動回路も画素部と同じ基板に形成されることによって、さら
に外部回路との接続数を減らすことができる。
【０３３３】
なお、回路６００として、実施の形態１〜実施の形態４の半導体装置又はシフトレジスタ
を用いることが可能である。この場合、回路６００が有する全てのトランジスタの極性を
Ｎチャネル型、又はＰチャネル型とすることが可能である。したがって、工程数の削減、
歩留まりの向上、又はコストの削減を図ることができる。
【０３３４】
なお、回路６００だけでなく、回路６０２＿１〜６０２＿Ｎが有する全てのトランジスタ
の極性もＮチャネル型、又はＰチャネル型とすることが可能である。したがって、回路６
００、及び回路６０２＿１〜６０２＿Ｎが、画素部と同じ基板に形成される場合、工程数
の削減、歩留まりの向上、又はコストの削減を図ることができる。特に、全てのトランジ
スタの極性をＮチャネル型とすることによって、トランジスタの半導体層として、非単結
晶半導体、非晶質半導体、微結晶半導体、有機半導体、又は酸化物半導体などを用いるこ
とができる。なぜなら、回路６００、及び回路６０２＿１〜６０２＿Ｎの駆動周波数は、
低い場合が多いからである。
【０３３５】
（実施の形態８）
本実施の形態においては、液晶表示装置に適用できる画素の構成及び画素の動作について
説明する。
【０３３６】
図３３（Ａ）は、画素の一例を示す。画素３０２０は、トランジスタ３０２１、液晶素子
３０２２、及び容量素子３０２３を有する。そして、トランジスタ３０２１の第１の端子
は、配線３０３１と接続され、トランジスタ３０２１の第２の端子は、液晶素子３０２２
の一方の電極及び容量素子３０２３の一方の電極と接続され、トランジスタ３０２１のゲ
ートは、配線３０３２と接続される。液晶素子３０２２の他方の電極は、電極３０３４と
接続され、容量素子３０２３の他方の電極は、配線３０３３と接続される。
【０３３７】
配線３０３１には、一例として、ビデオ信号が入力されることが可能である。配線３０３
２には、一例として、走査信号、選択信号、又はゲート信号が入力されることが可能であ
る。配線３０３３には、一例として、一定の電圧が供給されることが可能である。電極３
０３４には、一例として、一定の電圧が供給されることが可能である。ただし、これに限
定されず、配線３０３１にはプリチャージ電圧が供給されることによって、ビデオ信号の
書き込み時間を短くすることが可能である。または、配線３０３３には信号が入力される
ことによって、液晶素子３０２２に印加される電圧を制御することが可能である。または
、電極３０３４に信号が入力されることによって、フレーム反転駆動を実現することが可
能である。
【０３３８】
なお、配線３０３１は、信号線、ビデオ信号線、又はソース線として機能することが可能
である。配線３０３２は、信号線、走査線、又はゲート線として機能することが可能であ
る。配線３０３３は、電源線、又は容量線として機能することが可能である。電極３０３
４は、共通電極、又は対向電極として機能することが可能である。ただし、これに限定さ
れず、配線３０３１、配線３０３２に、電圧が供給される場合、これらの配線は、電源線
として機能することが可能である。または、配線３０３３に信号が入力される場合、配線
３０３３は信号線として機能することが可能である。
【０３３９】
トランジスタ３０２１は、配線３０３１と液晶素子３０２２の一方の電極との導通状態を
制御することによって、画素にビデオ信号を書き込むタイミングを制御する機能を有し、
スイッチとして機能することが可能である。容量素子３０２３は、液晶素子３０２２の一
方の電極と、配線３０３３との間の電位差を保持し、液晶素子３０２２に印加される電圧
を一定に保持する機能を有し、保持容量として機能する。ただし、これに限定されない。
【０３４０】
図３３（Ｂ）には、図３３（Ａ）の画素の動作を説明するためのタイミングチャートの一
例を示す。図３３（Ｂ）には、信号３０４２＿ｊ（ｊは自然数）、信号３０４２＿ｊ＋１
、信号３０４１＿ｉ（ｉは自然数）、信号３０４１＿ｉ＋１、及び電圧３０４２を示す。
そして、図３３（Ｂ）には、第ｋ（ｋは自然数）フレームと、第ｋ＋１フレームを示す。
なお、信号３０４２＿ｊ、信号３０４２＿ｊ＋１、信号３０４１＿ｉ、信号３０４１＿ｉ
＋１、及び電圧３０４２は、各々、ｊ行目の配線３０３２に入力される信号、ｊ＋１行目
の配線３０３２に入力される信号、ｉ列目の配線３０３１に入力される信号、ｉ＋１列目
の配線３０３１に入力される信号、配線３０３２に供給される電圧の一例である。
【０３４１】
ｊ行ｉ列目に属する画素３０２０の動作について説明する。信号３０４２＿ｊがＨレベル
になると、トランジスタ３０２１がオンする。よって、ｉ列目の配線３０３１と液晶素子
３０２２の一方の電極とが導通状態となるので、信号３０４１＿ｊがトランジスタ３０２
１を介して液晶素子３０２２の一方の電極に入力される。そして、容量素子３０２３は、
このときの液晶素子３０２２の一方の電極の電位と、配線３０３３の電位との電位差を保
持する。よって、その後、再び信号３０４２＿ｊがＨレベルになるまで、液晶素子３０２
２に印加される電圧は一定となる。そして、液晶素子３０２２は、印加される電圧に応じ
た階調を表現する。
【０３４２】
なお、図３３（Ｂ）には、正極性の信号と負極性の信号とが、１行選択期間毎に交互に配
線３０３１に入力される場合の一例を示す。正極性の信号とは、電位が基準の値（例えば
電極３０３４の電位）よりも高い信号のことであり、負極性の信号とは、電位が基準の値
（例えば電極３０３４の電位）よりも低い信号のことである。ただし、これに限定されず
、配線３０３１に入力される信号は、１フレーム期間中、同じ極性であることが可能であ
る。
【０３４３】
なお、図３３（Ｂ）には、信号３０４１＿ｉの極性と信号３０４１＿ｉ＋１の極性とがお
互いに異なる場合の一例を示す。ただし、これに限定されず、信号３０４１＿ｉの極性と
信号３０４１＿ｉ＋１の極性とは同じであることが可能である。
【０３４４】
なお、図３３（Ｂ）には、信号３０４２＿ｊがＨレベルとなる期間と、信号３０４２＿ｊ
＋１がＨレベルになる期間とは、重ならない場合の一例を示した。ただし、これに限定さ
れず、図３３（Ｃ）に示すように、信号３０４２＿ｊがＨレベルとなる期間と、信号３０
４２＿ｊ＋１がＨレベルになる期間とは重なることが可能である。この場合、配線３０３
１には、１フレーム期間中、同じ極性の信号が供給されることが好ましい。こうすること
によって、ｊ行目の画素へ書き込まれる信号３０４１＿ｊを用いて、ｊ＋１行目の画素を
プリチャージすることができる。こうして、画素へのビデオ信号の書き込み時間を短くす
ることができる。よって、表示装置を高精細にすることができる。または、表示装置の表
示部を大きくすることができる。または、１フレーム期間において、配線３０３１に同じ
極性の信号が入力されるので、消費電力を削減することができる。
【０３４５】
なお、図３４（Ａ）の画素構成と、図３３（Ｃ）のタイミングチャートとを組み合わせる
ことによって、ドット反転駆動を実現することができる。図３４（Ａ）の画素構成では、
画素３０２０（ｉ、ｊ）は、配線３０３１＿ｉと接続される。一方、画素３０２０（ｉ、
ｊ＋１）は、配線３０３１＿ｉ＋１と接続される。つまり、ｉ列目に属する画素は、１行
ずつ交互に、配線３０３１＿ｉと、配線３０３１＿ｉ＋１と接続される。こうして、ｉ列
目に属する画素は、１行ずつ交互に、正極性の信号と負極性の信号とが書き込まれるので
、ドット反転駆動を実現することができる。ただし、これに限定されず、ｉ列目に属する
画素は、複数行（例えば２行又は３行）ずつ交互に、配線３０３１＿ｉと、配線３０３１
＿ｉ＋１と接続されることが可能である。
【０３４６】
なお、画素構成としては、サブピクセル構造を用いることが可能である。図３４（Ｂ）、
及び（Ｃ）には、画素を二つのサブ画素に分割する場合の構成を示す。そして、図３４（
Ｂ）には、１Ｓ＋２Ｇと呼ばれるサブピクセル構造を示し、図３４（Ｃ）には、２Ｓ＋１
Ｇと呼ばれるサブピクセル構造を示す。サブ画素３０２０Ａ及びサブ画素３０２０Ｂは、
画素３０２０に対応する。トランジスタ３０２１Ａ及びトランジスタ３０２１Ｂは、トラ
ンジスタ３０２１に対応する。液晶素子３０２２Ａ及び液晶素子３０２２Ｂは、液晶素子
３０２２に対応する。容量素子３０２３Ａ及び容量素子３０２３Ｂは、容量素子３０２３
に対応する。配線３０３１Ａ及び配線３０３１Ｂは、配線３０３１に対応する。配線３０
３２Ａ及び配線３０３２Ｂは、配線３０３２に対応する。
【０３４７】
ここで、本実施の形態の画素と、実施の形態１〜実施の形態７の半導体装置、シフトレジ
スタ、表示装置、又は信号線駆動回路とを組み合わせることによって、様々なメリットを
得ることができる。例えば、画素として、サブピクセル構造を用いる場合、表示装置を駆
動するために必要な信号の数が増えてしまう。このため、ゲート線の数、又はソース線の
数が増えてしまう。この結果、画素部が形成される基板と、外部回路との接続数が大幅に
増えてしまう場合がある。しかし、ゲート線の数が増えても、実施の形態６に示すように
、走査線駆動回路を画素部と同じ基板に形成することが可能である。したがって、画素部
が形成される基板と、外部回路との接続数を大幅に増やすことなく、サブピクセル構造の
画素を用いることができる。または、ソース線の数が増えても、実施の形態６の信号線駆
動回路を用いることによって、ソース線の数を減らすことができる。したがって、画素部
が形成される基板と、外部回路との接続数を大幅に増やすことなく、サブピクセル構造の
画素を用いることができる。
【０３４８】
または、容量線に信号を入力する場合、画素部が形成される基板と、外部回路との接続数
が大幅に増えてしまう場合がある。そこで、容量線に、実施の形態１〜実施の形態５の半
導体装置又はシフトレジスタを用いて信号を供給することが可能である。そして、実施の
形態１〜実施の形態５の半導体装置又はシフトレジスタは、画素部と同じ基板に形成する
ことが可能である。したがって、画素部が形成される基板と、外部回路との接続数を大幅
に増やすことなく、容量線に信号を入力することができる。
【０３４９】
または、交流駆動を用いる場合、画素へのビデオ信号の書き込み時間が短くなってしまう
。この結果、画素へのビデオ信号の書き込み時間が足りなくなってしまう場合がある。同
様に、サブピクセル構造の画素を用いる場合、画素へのビデオ信号の書き込み時間が短く
なる。この結果、画素へのビデオ信号の書き込み時間が足りなくなってしまう場合がある
。そこで、実施の形態７の信号線駆動回路を用いて、画素にビデオ信号を書き込むことが
可能である。この場合、画素にビデオ信号を書き込む前に、画素にプリチャージ用の電圧
を書き込むので、短い時間で画素にビデオ信号を書き込むことができる。または、図２８
（Ｂ）に示すように、ある行が選択される期間と、別の行が選択される期間とを重ねるこ
とによって、別の行のビデオ信号をプリチャージ用の電圧として用いることが可能である
。
【０３５０】
（実施の形態９）
本実施の形態では、表示装置の断面構造の一例について、図３５（Ａ）、（Ｂ）、及び（
Ｃ）を参照して説明する。
【０３５１】
図３５（Ａ）は、表示装置の上面図の一例である。基板５３９１に、駆動回路５３９２と
画素部５３９３とが形成されている。駆動回路５３９２の一例としては、走査線駆動回路
、又は信号線駆動回路などがある。
【０３５２】
図３５（Ｂ）には、図３５（Ａ）のＡ−Ｂ断面の一例を示す。そして、図３５（Ｂ）には
、基板５４００と、基板５４００の上に形成される導電層５４０１と、導電層５４０１を
覆うように形成される絶縁層５４０２と、導電層５４０１及び絶縁層５４０２の上に形成
される半導体層５４０３ａと、半導体層５４０３ａの上に形成される半導体層５４０３ｂ
と、半導体層５４０３ｂの上及び絶縁層５４０２の上に形成される導電層５４０４と、絶
縁層５４０２の上及び導電層５４０４の上に形成され、開口部を有する絶縁層５４０５と
、絶縁層５４０５の上及び絶縁層５４０５の開口部に形成される導電層５４０６と、絶縁
層５４０５の上及び導電層５４０６の上に配置される絶縁層５４０８と、絶縁層５４０５
の上に形成される液晶層５４０７と、液晶層５４０７の上及び絶縁層５４０５の上に形成
される導電層５４０９と、導電層５４０９の上に形成される基板５４１０とを示す。
【０３５３】
導電層５４０１は、ゲート電極として機能することが可能である。絶縁層５４０２は、ゲ
ート絶縁膜として機能することが可能である。導電層５４０４は、配線、トランジスタの
電極、又は容量素子の電極などとして機能することが可能である。絶縁層５４０５は、層
間膜、又は平坦化膜として機能することが可能である。導電層５４０６は、配線、画素電
極、又は反射電極として機能することが可能である。絶縁層５４０８は、シール材として
機能することが可能である。導電層５４０９は、対向電極、又は共通電極として機能する
ことが可能である。
【０３５４】
ここで、駆動回路５３９２と、導電層５４０９との間には、寄生容量が生じることがある
。この結果、駆動回路５３９２の出力信号又は各ノードの電位に、なまり又は遅延などが
生じてしまう。または、消費電力が大きくなってしまう。しかし、図３５（Ｂ）に示すよ
うに、駆動回路５３９２の上に、シール材として機能することが可能な絶縁層５４０８を
形成することによって、駆動回路５３９２と、導電層５４０９との間に生じる寄生容量を
低減することができる。なぜなら、シール材の誘電率は、液晶層の誘電率よりも低い場合
が多いからである。したがって、駆動回路５３９２の出力信号又は各ノードの電位のなま
り又は遅延を低減することができる。または、駆動回路５３９２の消費電力を低減するこ
とができる。
【０３５５】
なお、図３５（Ｃ）に示すように、駆動回路５３９２の一部の上に、シール材として機能
することが可能な絶縁層５４０８が形成されることが可能である。このような場合でも、
駆動回路５３９２と、導電層５４０９との間に生じる寄生容量を低減することができるの
で、駆動回路５３９２の出力信号又は各ノードの電位のなまり又は遅延を低減することが
できる。ただし、これに限定されず、駆動回路５３９２の上に、シール材として機能する
ことが可能な絶縁層５４０８が形成されていないことが可能である。
【０３５６】
なお、表示素子は、液晶素子に限定されず、ＥＬ素子、又は電気泳動素子などの様々な表
示素子を用いることが可能である。
【０３５７】
以上、本実施の形態では、表示装置の断面構造の一例について説明した。このような構造
と、実施の形態１〜実施の形態５の半導体装置又はシフトレジスタとを組み合わせること
が可能である。例えば、トランジスタの半導体層として、非単結晶半導体、非晶質半導体
、微結晶半導体、有機半導体、又は酸化物半導体などを用いる場合、トランジスタのチャ
ネル幅が大きくなる場合が多い。しかし、本実施の形態のように、駆動回路の寄生容量を
小さくできると、トランジスタのチャネル幅を小さくすることができる。よって、レイア
ウト面積の縮小を図ることができるので、表示装置を狭額縁にすることができる。または
、表示装置を高精細にすることができる。
【０３５８】
（実施の形態１０）
本実施の形態では、トランジスタの構造の一例について図３６（Ａ）、（Ｂ）、及び（Ｃ
）を参照して説明する。
【０３５９】
図３６（Ａ）は、トップゲート型のトランジスタの構成の一例である。図３６（Ｂ）は、
ボトムゲート型のトランジスタの構成の一例である。図３６（Ｃ）は、半導体基板を用い
て作製されるトランジスタの構造の一例である。
【０３６０】
図３６（Ａ）には、基板５２６０と、基板５２６０の上に形成される絶縁層５２６１と、
絶縁層５２６１の上に形成され、領域５２６２ａ、領域５２６２ｂ、領域５２６２ｃ、領
域５２６２ｄ、及び５２６２ｅを有する半導体層５２６２と、半導体層５２６２を覆うよ
うに形成される絶縁層５２６３と、半導体層５２６２及び絶縁層５２６３の上に形成され
る導電層５２６４と、絶縁層５２６３及び導電層５２６４の上に形成され、開口部を有す
る絶縁層５２６５と、絶縁層５２６５の上及び絶縁層５２６５の開口部に形成される導電
層５２６６と、導電層５２６６の上及び絶縁層５２６５の上に形成され、開口部を有する
絶縁層５２６７と、絶縁層５２６７の上及び絶縁層５２６７の開口部に形成される導電層
５２６８と、絶縁層５２６７の上及び導電層５２６８の上に形成され、開口部を有する絶
縁層５２６９と、絶縁層５２６９の上及び絶縁層５２６９の開口部に形成される発光層５
２７０と、絶縁層５２６９の上及び発光層５２７０の上に形成される導電層５２７１とを
示す。
【０３６１】
図３６（Ｂ）には、基板５３００と、基板５３００の上に形成される導電層５３０１と、
導電層５３０１を覆うように形成される絶縁層５３０２と、導電層５３０１及び絶縁層５
３０２の上に形成される半導体層５３０３ａと、半導体層５３０３ａの上に形成される半
導体層５３０３ｂと、半導体層５３０３ｂの上及び絶縁層５３０２の上に形成される導電
層５３０４と、絶縁層５３０２の上及び導電層５３０４の上に形成され、開口部を有する
絶縁層５３０５と、絶縁層５３０５の上及び絶縁層５３０５の開口部に形成される導電層
５３０６と、絶縁層５３０５の上及び導電層５３０６の上に配置される液晶層５３０７と
、液晶層５３０７の上に形成される導電層５３０８とを示す。
【０３６２】
図３６（Ｃ）には、領域５３５３及び領域５３５５を有する半導体基板５３５２と、半導
体基板５３５２の上に形成される絶縁層５３５６と、半導体基板５３５２の上に形成され
る絶縁層５３５４と、絶縁層５３５６の上に形成される導電層５３５７と、絶縁層５３５
４、絶縁層５３５６、及び導電層５３５７の上に形成され、開口部を有する絶縁層５３５
８と、絶縁層５３５８の上及び絶縁層５３５８の開口部に形成される導電層５３５９とを
示す。こうして、領域５３５０と領域５３５１とに、各々、トランジスタが作製される。
【０３６３】
絶縁層５２６１は、下地膜として機能することが可能である。絶縁層５３５４は、素子間
分離層（例えばフィールド酸化膜）として機能する。絶縁層５２６３、絶縁層５３０２、
絶縁層５３５６は、ゲート絶縁膜として機能することが可能である。導電層５２６４、導
電層５３０１、導電層５３５７は、ゲート電極として機能することが可能である。絶縁層
５２６５、絶縁層５２６７、絶縁層５３０５、及び絶縁層５３５８は、層間膜、又は平坦
化膜として機能することが可能である。導電層５２６６、導電層５３０４、及び導電層５
３５９は、配線、トランジスタの電極、又は容量素子の電極などとして機能することが可
能である。導電層５２６８、及び導電層５３０６は、画素電極、又は反射電極などとして
機能することが可能である。絶縁層５２６９は、土手として機能することが可能である。
導電層５２７１、及び導電層５３０８は、対向電極、又は共通電極などとして機能するこ
とが可能である。
【０３６４】
基板５２６０、及び基板５３００の一例としては、ガラス基板、石英基板、シリコン基板
（又は単結晶基板）、ＳＯＩ基板、プラスチック基板、金属基板、ステンレス基板、ステ
ンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有す
る基板又は可撓性基板などがある。ガラス基板の一例としては、バリウムホウケイ酸ガラ
ス、アルミノホウケイ酸ガラスなどがある。可撓性基板の一例としては、ポリエチレンテ
レフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォ
ン（ＰＥＳ）に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂など
がある。他にも、貼り合わせフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフ
ッ化ビニル、塩化ビニルなど）、繊維状な材料を含む紙、基材フィルム（ポリエステル、
ポリアミド、ポリイミド、無機蒸着フィルム、紙類等）などがある。
【０３６５】
半導体基板５３５２としては、一例として、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基
板を用いることが可能である。ただし、これに限定されず、基板５２６０と同様なものを
用いることが可能である。領域５３５３は、一例として、半導体基板５３５２に不純物が
添加された領域であり、ウェルとして機能する。例えば、半導体基板５３５２がｐ型の導
電型を有する場合、領域５３５３は、ｎ型の導電型を有し、ｎウェルとして機能する。一
方で、半導体基板５３５２がｎ型の導電型を有する場合、領域５３５３は、ｐ型の導電型
を有し、ｐウェルとして機能する。領域５３５５は、一例として、不純物が半導体基板５
３５２に添加された領域であり、ソース領域又はドレイン領域として機能する。なお、半
導体基板５３５２に、ＬＤＤ領域を形成することが可能である。
【０３６６】
絶縁層５２６１の一例としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒
化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの酸
素若しくは窒素を有する膜、又はこれらの積層構造などがある。絶縁層５２６１が２層構
造で設けられる場合の一例としては、１層目の絶縁膜として窒化珪素膜を設け、２層目の
絶縁膜として酸化珪素膜を設けることが可能である。絶縁層５２６１が３層構造で設けら
れる場合の一例としては、１層目の絶縁膜として酸化珪素膜を設け、２層目の絶縁膜とし
て窒化珪素膜を設け、３層目の絶縁膜として酸化珪素膜を設けることが可能である。
【０３６７】
半導体層５２６２、半導体層５３０３ａ、及び半導体層５３０３ｂの一例としては、非単
結晶半導体（非晶質（アモルファス）シリコン、多結晶シリコン、微結晶シリコンなど）
、単結晶半導体、化合物半導体若しくは酸化物半導体（ＺｎＯ、ＩｎＧａＺｎＯ、ＳｉＧ
ｅ、ＧａＡｓ、ＩＺＯ、ＩＴＯ、ＳｎＯ、ＴｉＯ、ＡｌＺｎＳｎＯ（ＡＺＴＯ））、有機
半導体、又はカーボンナノチューブなどがある。
【０３６８】
なお、例えば、領域５２６２ａは、不純物が半導体層５２６２に添加されていない真性の
状態であり、チャネル領域として機能する。ただし、領域５２６２ａに微少な不純物を添
加することが可能であり、領域５２６２ａに添加される不純物は、領域５２６２ｂ、領域
５２６２ｃ、領域５２６２ｄ、又は領域５２６２ｅに添加される不純物の濃度よりも低い
ことが好ましい。領域５２６２ｂ、及び領域５２６２ｄは、低濃度に不純物が添加された
領域であり、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ：ＬＤＤ）領域として機
能する。ただし、領域５２６２ｂ、及び領域５２６２ｄを省略することが可能である。領
域５２６２ｃ、及び領域５２６２ｅは、高濃度に不純物が半導体層５２６２に添加された
領域であり、ソース領域又はドレイン領域として機能する。
【０３６９】
なお、半導体層５３０３ｂは、不純物元素としてリンなどが添加された半導体層であり、
ｎ型の導電型を有する。
【０３７０】
なお、半導体層５３０３ａとして、酸化物半導体、又は化合物半導体が用いられる場合、
半導体層５３０３ｂを省略することが可能である。
【０３７１】
絶縁層５２６３、絶縁層５３０２、及び絶縁層５３５６の一例としては、酸化珪素（Ｓｉ
Ｏｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪
素（ＳｉＮｘＯｙ）（ｘ＞ｙ）などの酸素若しくは窒素を有する膜、又はこれらの積層構
造などがある。
【０３７２】
導電層５２６４、導電層５２６６、導電層５２６８、導電層５２７１、導電層５３０１、
導電層５３０４、導電層５３０６、導電層５３０８、導電層５３５７、及び導電層５３５
９の一例としては、単層構造の導電膜、又はこれらの積層構造などがある。当該導電膜の
一例としては、アルミニウム（Ａｌ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン
（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）
、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、マンガン（Ｍｎ）、コバルト（
Ｃｏ）、ニオブ（Ｎｂ）、シリコン（Ｓｉ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、炭素（
Ｃ）、スカンジウム（Ｓｃ）、亜鉛（Ｚｎ）、リン（Ｐ）、ボロン（Ｂ）、ヒ素（Ａｓ）
、ガリウム（Ｇａ）、インジウム（Ｉｎ）、錫（Ｓｎ）、酸素（Ｏ）、ジルコニウム（Ｚ
ｒ）、セリウム（Ｃｅ）によって構成される群から選ばれた一つの元素の単体膜、又は、
前記群から選ばれた一つ又は複数の元素を含む化合物などがある。当該化合物の一例とし
ては、前記群から選ばれた一つ若しくは複数の元素を含む合金（インジウム錫酸化物（Ｉ
ＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳ
Ｏ）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ）、酸化錫カドミウム（ＣＴＯ）、アルミネ
オジム（Ａｌ−Ｎｄ）、アルミタングステン（Ａｌ−Ｔａ）、アルミジルコニウム（Ａｌ
−Ｚｒ）、アルミチタン（Ａｌ−Ｔｉ）、アルミセリウム（Ａｌ−Ｃｅ）、マグネシウム
銀（Ｍｇ−Ａｇ）、モリブデンニオブ（Ｍｏ−Ｎｂ）、モリブデンタングステン（Ｍｏ−
Ｗ）、モリブデンタンタル（Ｍｏ−Ｔａ）などの合金材料）、前記群から選ばれた一つ若
しくは複数の元素と窒素との化合物（窒化チタン、窒化タンタル、窒化モリブデンなどの
窒化膜）、又は、前記群から選ばれた一つ若しくは複数の元素とシリコンとの化合物（タ
ングステンシリサイド、チタンシリサイド、ニッケルシリサイド、アルミシリコン、モリ
ブデンシリコンなどのシリサイド膜）などがある。他にも、カーボンナノチューブ、有機
ナノチューブ、無機ナノチューブ、又は金属ナノチューブなどのナノチューブ材料がある
。
【０３７３】
なお、シリコン（Ｓｉ）は、ｎ型不純物（リンなど）、又はｐ型不純物（ボロンなど）を
含むことが可能である。シリコンが不純物を含むことにより、導電率の向上、及び／また
は通常の導体と同様な振る舞いをすること、が可能になったりするので、配線、又は電極
などとして利用しやすくなる。
【０３７４】
なお、シリコンとして、単結晶、多結晶（ポリシリコン）、微結晶（マイクロクリスタル
シリコン）など、様々な結晶性を有するシリコン、又は非晶質（アモルファスシリコン）
などの結晶性を有さないシリコンなどを用いることが可能である。シリコンとして、単結
晶シリコンまたは多結晶シリコンを用いることにより、配線、電極、導電層、導電膜、端
子などの抵抗を小さくすることができる。シリコンとして、非晶質シリコンまたは微結晶
シリコンを用いることにより、簡単な工程で配線などを形成することができる。
【０３７５】
なお、導電層として、シリコンなどの半導体材料を用いる場合、シリコンなどの半導体材
料をトランジスタが有する半導体層と同時に形成することが可能である。
【０３７６】
なお、アルミニウム、又は銀は、導電率が高いため、信号遅延を低減することができる。
さらに、アルミニウム、又は銀は、エッチングしやすいので、パターニングしやすく、微
細加工を行うことができる。
【０３７７】
なお、銅は、導電率が高いため、信号遅延を低減することができる。銅が導電層として用
いられる場合、密着性を向上させるために積層構造にすることが好ましい。
【０３７８】
なお、モリブデンまたはチタンは、酸化物半導体（ＩＴＯ、ＩＺＯなど）、又はシリコン
と接触しても、不良を起こしにくい、エッチングしやすい、耐熱性が高いなどの利点を有
するので、望ましい。よって、酸化物半導体、又はシリコンと接触する導電層としては、
モリブデン又はチタンを用いることが好ましい。
【０３７９】
なお、タングステンは、耐熱性が高いなどの利点を有するため、望ましい。
【０３８０】
なお、ネオジムは、耐熱性が高いなどの利点を有するため、望ましい。特に、導電層とし
てネオジムとアルミニウムとの合金材料を用いることによって、アルミニウムがヒロック
を起こしにくくなる。ただし、これに限定されず、アルミニウムと、タンタル、ジルコニ
ウム、チタン、又はセリウムとの合金材料を用いることによっても、アルミニウムがヒロ
ックを起こしにくくなる。特に、アルミニウムとセリウムとの合金材料は、アーキングを
大幅に低減することができる。
【０３８１】
なお、ＩＴＯ、ＩＺＯ、ＩＴＳＯ、ＺｎＯ、Ｓｉ、ＳｎＯ、ＣＴＯ、又はカーボンナノチ
ューブなどは、透光性を有しているので、これらの材料を画素電極、対向電極、又は共通
電極などの光を透過させる部分に用いることが可能である。特に、ＩＺＯは、エッチング
しやすく、加工しやすいため、望ましい。ＩＺＯは、エッチングしたときに、残渣が残っ
てしまう、ということが起こりにくい。したがって、画素電極としてＩＺＯを用いると、
液晶素子や発光素子に不具合（ショート、配向乱れなど）をもたらすことを低減すること
ができる。
【０３８２】
なお、導電層は、単層構造とすることが可能であるし、多層構造とすることが可能である
。単層構造にすることにより、配線、電極、導電層、導電膜、端子などの製造工程を簡略
化することができ、工程日数を少なくでき、コストを低減することができる。一方で、多
層構造にすることにより、それぞれの材料のメリットを生かしつつ、デメリットを低減さ
せ、性能の良い配線、電極などを形成することができる。例えば、低抵抗材料（アルミニ
ウムなど）を多層構造の中に含むことにより、配線の低抵抗化を図ることができる。別の
例として、低耐熱性の材料を、高耐熱性の材料で挟む積層構造にすることにより、低耐熱
性の材料の持つメリットを生かしつつ、配線、電極などの耐熱性を高くすることができる
。このような積層構造の一例としては、アルミニウムを含む層を、モリブデン、チタン、
ネオジムなどを含む層で挟む積層構造にすると望ましい。
【０３８３】
なお、配線、電極など同士が直接接する場合、お互いに悪影響を及ぼすことがある。例え
ば、一方の配線、電極などが他方の配線、電極など材料の中に入っていって、性質を変え
てしまい、本来の目的を果たせなくなる場合がある。別の例として、高抵抗な部分を形成
又は製造するときに、問題が生じて、正常に製造できなくなる場合がある。このような場
合、他の材料に反応して性質が変わってしまう材料を、当該他の材料に反応しにくい材料
によって挟んだり、覆ったりすることが可能である。例えば、ＩＴＯとアルミニウムとを
接続させる場合は、ＩＴＯとアルミニウムとの間に、ネオジム合金、チタン、モリブデン
などを挟むことが可能である。例えば、シリコンとアルミニウムとを接続させる場合は、
シリコンとアルミニウムとの間に、ネオジム合金、チタン、モリブデンを挟むことが可能
である。なお、これらの材料は、配線、電極、導電層、導電膜、端子、ビア、プラグなど
にも用いることが可能である。
【０３８４】
絶縁層５２６５、絶縁層５２６７、絶縁層５２６９、絶縁層５３０５、及び絶縁層５３５
８の一例としては、単層構造の絶縁膜、又はこれらの積層構造などがある。当該絶縁膜の
一例としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、若しくは酸化窒化珪素（
ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素若しくは
窒素を含む膜、ＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、又は、シロキ
サン樹脂、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブ
テン、若しくはアクリル等の有機材料などがある。
【０３８５】
発光層５２７０の一例としては、有機ＥＬ素子、又は無機ＥＬ素子などがある。有機ＥＬ
素子の一例としては、正孔注入材料からなる正孔注入層、正孔輸送材料からなる正孔輸送
層、発光材料からなる発光層、電子輸送材料からなる電子輸送層、電子注入材料からなる
電子注入層など、若しくはこれらの材料のうち複数の材料を混合した層の単層構造、若し
くはこれらの積層構造などがある。
【０３８６】
液晶層５３０７の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液
晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高
分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側
鎖型高分子液晶、プラズマアドレス液晶（ＰＡＬＣ）、バナナ型液晶などを挙げることが
できる。また液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード
、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌ
ａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃ
ｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎ
ｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎ
ｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モード、ＡＳＭ（Ａｘ
ｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、Ｏ
ＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モ
ード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇ
ｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａ
ｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓ
ｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒ
ｙｓｔａｌ）モード、ゲストホストモード、ブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）モードな
どがある。
【０３８７】
なお、絶縁層５３０５の上及び導電層５３０６の上には、配向膜として機能する絶縁層、
突起部として機能する絶縁層などを形成することが可能である。
【０３８８】
なお、導電層５３０８の上には、カラーフィルタ、ブラックマトリクス、又は突起部とし
て機能する絶縁層などを形成することが可能である。導電層５３０８の下には、配向膜と
して機能する絶縁層を形成することが可能である。
【０３８９】
なお、図３６（Ａ）の断面構造において、絶縁層５２６９、発光層５２７０、及び導電層
５２７１を省略し、図３６（Ｂ）に示す液晶層５３０７、導電層５３０８を絶縁層５２６
７の上及び導電層５２６８に形成することが可能である。
【０３９０】
なお、図３６（Ｂ）の断面構造において、液晶層５３０７、導電層５３０８を省略し、図
３６（Ａ）に示す絶縁層５２６９、発光層５２７０、及び導電層５２７１を絶縁層５３０
５の上及び導電層５３０６の上に形成することが可能である。
【０３９１】
なお、図３６（Ｃ）の断面構造において、絶縁層５３５８及び導電層５３５９の上に、図
３６（Ａ）に示す絶縁層５２６９、発光層５２７０、及び導電層５２７１を形成すること
が可能である。あるいは、図３６（Ｂ）に示す液晶層５３０７、導電層５３０８を絶縁層
５３５８の上及び導電層５３５９に形成することが可能である。
【０３９２】
本実施の形態のトランジスタは、実施の形態１〜実施の形態９に適用することが可能であ
る。特に、図３６（Ｂ）において、半導体層として、非単結晶半導体、非晶質半導体、微
結晶半導体、有機半導体、又は酸化物半導体などを用いる場合、トランジスタが劣化して
しまう場合がある。しかし、実施の形態１〜実施の形態９の半導体装置、シフトレジスタ
、又は表示装置では、トランジスタの劣化を抑制することができるので有用である。
【０３９３】
（実施の形態１１）
本実施の形態では、シフトレジスタのレイアウト図（以下、上面図ともいう）について説
明する。本実施の形態では、一例として、実施の形態５に述べるシフトレジスタのレイア
ウト図について説明する。なお、本実施の形態において説明する内容は、実施の形態５に
述べるシフトレジスタの他にも、実施の形態１〜実施の形態１０の半導体装置、シフトレ
ジスタ、又は表示装置に適用することが可能である。なお、本実施の形態のレイアウト図
は一例であって、これに限定されるものではないことを付記する。
【０３９４】
本実施の形態のレイアウト図について、図３７、及び図３８を参照して説明する。図３７
には、シフトレジスタの一部のレイアウト図の一例を示し、図３８には、一例として、図
７（Ａ）の半導体装置のレイアウト図を示す。
【０３９５】
図３７、及び図３８に示すトランジスタ、又は配線などは、導電層７０１、半導体層７０
２、導電層７０３、導電層７０４、及びコンタクトホール７０５によって構成される。た
だし、これに限定されず、別の導電層、絶縁膜、又は別のコンタクトホールを新たに形成
することが可能である。例えば、導電層７０１と導電層７０３とを接続するためのコンタ
クトホールを新たに追加することが可能である。
【０３９６】
導電層７０１は、ゲート電極、又は配線として機能する部分を含むことが可能である。半
導体層７０２は、トランジスタの半導体層として機能する部分を含むことが可能である。
導電層７０３は、配線、ソース、又はドレインとして機能する部分を含むことが可能であ
る。導電層７０４は、透明電極、画素電極、又は配線として機能する部分を含むことが可
能である。コンタクトホール７０５は、導電層７０１と導電層７０４とを接続する機能、
又は導電層７０３と導電層７０４とを接続する機能を有する。
【０３９７】
図３７の一例では、配線が開口部７１１を有する。このように、配線が開口部を有するこ
とによって、寄生容量を小さくすることができる。または、静電破壊によって生じるトラ
ンジスタの破壊を抑制することができる。ただし、これに限定されず、配線は開口部を有
していないことが可能である。
【０３９８】
図３７の一例では、配線と配線とが交差する部分、及びその周辺部分に、開口部が設けら
れることによって、配線の交差容量を低減することができる。したがって、ノイズの低減
、又は信号の遅延又はなまりの低減などを図ることができる。
【０３９９】
図３７の一例では、配線が有する導電層７０３の一部の上には、導電層７０４が形成され
る。そして、当該導電層７０４は、コンタクトホール７０５を介して当該導電層７０３と
接続される。こうして、配線抵抗を小さくすることができるので、電圧降下の減少、又は
信号の遅延又はなまりの低減を図ることができる。ただし、これに限定されず、当該導電
層７０４、及び当該コンタクトホール７０５を省略することが可能である。
【０４００】
図３７の一例では、配線５１２の配線幅は、配線５１２＿１の配線幅、及び配線５１２＿
２の配線幅よりも大きいことが好ましい。なぜなら、配線５１２には大きな電流が生じる
からである。同様の理由によって、配線５１３の配線幅は、配線５１３＿１の配線幅、及
び配線５１３＿２の配線幅よりも大きいことが好ましい。ただし、これに限定されない。
【０４０１】
図３８の一例では、トランジスタ１０１＿１、トランジスタ１０１＿２、トランジスタ１
０２＿１、トランジスタ１０２＿２、及び／又は、トランジスタ２０１において、第２の
端子の導電層７０１と導電層７０３とが重なる面積は、第１の端子の導電層７０１と導電
層７０３とが重なる面積よりも小さいことが好ましい。こうすることによって、トランジ
スタ２０１のゲート、又は配線１１１のノイズの低減を図ることができる。または、第２
の端子への電界の集中を抑制することができるので、トランジスタの劣化、又はトランジ
スタの破壊を抑制することができる。
【０４０２】
なお、導電層７０１と導電層７０３とが重なる部分には、半導体層７０２を形成すること
が可能である。こうすることによって、導電層７０１と導電層７０３との間の寄生容量を
小さくすることができるので、ノイズの低減を図ることができる。同様の理由で、導電層
７０１と導電層７０４とが重なる部分には、半導体層７０２又は導電層７０３を形成する
ことが可能である。
【０４０３】
なお、導電層７０１の一部の上に導電層７０４を形成し、当該導電層７０１は、コンタク
トホール７０５を介して導電層７０４と接続されることが可能である。こうすることによ
って、配線抵抗を下げることができる。または、導電層７０１の一部の上に導電層７０３
、及び導電層７０４を形成し、当該導電層７０１は、コンタクトホール７０５を介して当
該導電層７０４と接続され、当該導電層７０３は、別のコンタクトホール７０５を介して
当該導電層７０４と接続されることが可能である。こうすることによって、配線抵抗をさ
らに下げることができる。
【０４０４】
なお、導電層７０３の一部の上に導電層７０４を形成し、当該導電層７０３は、コンタク
トホール７０５を介して導電層７０４と接続されることが可能である。こうすることによ
って、配線抵抗を下げることができる。
【０４０５】
なお、導電層７０４の一部の下に導電層７０１、又は導電層７０３を形成し、当該導電層
７０４は、コンタクトホール７０５を介して、当該導電層７０１、又は当該導電層７０３
と接続されることが可能である。こうすることによって、配線抵抗を下げることができる
。
【０４０６】
なお、すでに述べたように、トランジスタ２０１のゲートと第１の端子との間の寄生容量
よりも、トランジスタ２０１のゲートと第２の端子との間の寄生容量を大きくすることが
可能である。図３８に示すように、トランジスタ２０１の第１の電極として機能すること
が可能な導電層７０３の幅を幅７３１と示し、トランジスタ２０１の第２の電極として機
能することが可能な導電層７０３の幅を幅７３２と示す。そして、幅７３１は、幅７３２
よりも大きいことが可能である。こうすることによって、トランジスタ２０１のゲートと
第１の端子との間の寄生容量よりも、トランジスタ２０１のゲートと第２の端子との間の
寄生容量を大きくすることが可能である。ただし、これに限定されない。
【０４０７】
（実施の形態１２）
本実施の形態では、トランジスタ、及び容量素子の作製工程の一例を示す。特に、半導体
層として、酸化物半導体を用いる場合の作製工程について説明する。酸化物半導体層とし
ては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される層を用いることが可能である。な
お、Ｍとしては、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の
金属元素などがある。例えば、Ｍとして、Ｇａの場合があることの他、ＧａとＮｉ又はＧ
ａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。なお、酸化物半導体にお
いて、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属
元素、又は該遷移金属の酸化物が含まれているものがある。このような薄膜をＩｎ−Ｇａ
−Ｚｎ−Ｏ系非単結晶膜と示すことが可能である。なお、酸化物半導体としては、ＺｎＯ
を用いることが可能である。なお、酸化物半導体層の可動イオン、代表的にはナトリウム
の濃度は、５×１０１８／ｃｍ３以下、更には１×１０１８／ｃｍ３以下であると、トラ
ンジスタの電気特性が変化することを抑制することができるため好ましい。ただし、これ
に限定されず、半導体層としては、他に様々な材料の酸化物半導体を用いることが可能で
ある。または、半導体層としては、単結晶半導体、多結晶半導体、微結晶（マイクロクリ
スタル、又はナノクリスタル）半導体、非晶質（アモルファス）半導体、又は、様々な非
単結晶半導体などを用いることが可能である。
【０４０８】
図４６（Ａ）〜（Ｃ）を参照して、トランジスタ、及び容量素子の作製工程の一例につい
て説明する。図４６（Ａ）〜（Ｃ）は、トランジスタ５４４１、及び容量素子５４４２の
作製工程の一例である。トランジスタ５４４１は、逆スタガ型薄膜トランジスタの一例で
あり、酸化物半導体層上にソース電極またはドレイン電極を介して配線が設けられている
トランジスタの例である。
【０４０９】
まず、基板５４２０上に、スパッタリング法により第１導電層を全面に形成する。次に、
第１フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスクを用い
て、選択的に第１導電層のエッチングを行い、導電層５４２１、及び導電層５４２２を形
成する。導電層５４２１は、ゲート電極として機能することが可能であり、導電層５４２
２は、容量素子の一方の電極として機能することが可能である。ただし、これに限定され
ず、導電層５４２１、及び導電層５４２２は、配線、ゲート電極、又は容量素子の電極と
して機能する部分を有することが可能である。この後、レジストマスクを除去する。
【０４１０】
次に、絶縁層５４２３をプラズマＣＶＤ法またはスパッタリング法を用いて全面に形成す
る。絶縁層５４２３は、ゲート絶縁層として機能することが可能であり、導電層５４２１
、及び導電層５４２２を覆うように形成される。なお、絶縁層５４２３の膜厚は、５０ｎ
ｍ〜２５０ｎｍである場合が多い。
【０４１１】
なお、絶縁層５４２３として、酸化シリコン層が用いられる場合、有機シランガスを用い
たＣＶＤ法により、酸化シリコン層を形成することが可能である。有機シランガスとして
は、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭ
Ｓ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤ
Ｓ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（
ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物、又は、酸化イットリウム（Ｙ２
Ｏ３）を用いることが可能である。
【０４１２】
次に、第２フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマスク
を用いて、絶縁層５４２３を選択的にエッチングして導電層５４２１に達するコンタクト
ホール５４２４を形成する。この後、レジストマスクを除去する。ただし、これに限定さ
れず、コンタクトホール５４２４を省略することが可能である。または、酸化物半導体層
の形成後に、コンタクトホール５４２４を形成することが可能である。ここまでの段階で
の断面図が図４６（Ａ）に相当する。
【０４１３】
次に、酸化物半導体層をスパッタリング法により全面に形成する。ただし、これに限定さ
れず、酸化物半導体層をスパッタリング法により形成し、さらにその上にｎ＋層を形成す
ることが可能である。なお、酸化物半導体層の膜厚は、５ｎｍ〜２００ｎｍである場合が
多い。
【０４１４】
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタリングを行うことが好ましい。この逆スパッタリングに
より、絶縁層５４２３の表面及びコンタクトホール５４２４の底面に付着しているゴミを
除去することができる。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アル
ゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面
を改質する方法である。ただし、これに限定されず、アルゴン雰囲気に代えて窒素、ヘリ
ウムなどを用いることが可能である。または、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなど
を加えた雰囲気で行うことが可能である。または、アルゴン雰囲気にＣｌ２、ＣＦ４など
を加えた雰囲気で行うことが可能である。なお、逆スパッタリングを行うと、絶縁層５４
２３の表面が好ましくは２〜１０ｎｍ程度削られる。このようなプラズマ処理後に、大気
に曝すことなく酸化物半導体層を形成することによって、ゲート絶縁層と半導体層との界
面にゴミ又は水分を付着させない点で有用である。
【０４１５】
次に、第３フォトマスクを用いて選択的に、酸化物半導体層のエッチングを行う。この後
、レジストマスクを除去する。
【０４１６】
次に、スパッタリング法により第２導電層を全面に形成する。次に、第４フォトマスクを
用いたフォトリソグラフィ工程により形成したレジストマスクを用いて選択的に第２導電
層のエッチングを行い、導電層５４２９、導電層５４３０、及び導電層５４３１を形成す
る。導電層５４２９は、コンタクトホール５４２４を介して導電層５４２１と接続される
。導電層５４２９、及び導電層５４３０は、ソース電極又はドレイン電極として機能する
ことが可能であり、導電層５４３１は、容量素子の他方の電極として機能することが可能
である。ただし、これに限定されず、導電層５４２９、導電層５４３０、及び導電層５４
３１は、配線、ソース若しくはドレイン電極、又は容量素子の電極として機能する部分を
含むことが可能である。
【０４１７】
なお、この後、熱処理（例えば２００℃〜６００℃の）を行う場合、この熱処理に耐える
耐熱性を第２導電層に持たせることが好ましい。よって、第２導電層としては、Ａｌと、
耐熱性導電性材料（例えば、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｓｃ、Ｚｒ、Ｃｅなど
の元素、これらの元素を組み合わせた合金、又は、これらの元素を成分とする窒化物など
）とを組み合わせた材料であることが好ましい。ただし、これに限定されず、第２導電層
を積層構造にすることによって、第２導電層に耐熱性を持たせることができる。例えば、
Ａｌの上下に、Ｔｉ、又はＭｏなどの耐熱性導電性材料を設けることが可能である。
【０４１８】
なお、第２導電層をスパッタリング法により形成する前に、アルゴンガスを導入してプラ
ズマを発生させる逆スパッタリングを行い、絶縁層５４２３の表面、酸化物半導体層の表
面、及びコンタクトホール５４２４の底面に付着しているゴミを除去することが好ましい
。ただし、これに限定されず、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いること
が可能である。または、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行う
ことが可能である。または、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行う
ことが可能である。
【０４１９】
なお、第２導電層のエッチングの際に、さらに、酸化物半導体層の一部をエッチングして
、酸化物半導体層５４２５を形成する。このエッチングによって、導電層５４２１と重な
る部分の酸化物半導体層５４２５、又は、上方に第２の導電層が形成されていない部分の
酸化物半導体層５４２５は、削られるので、薄くなる場合が多い。ただし、これに限定さ
れず、酸化物半導体層は、エッチングされないことが可能である。ただし、酸化物半導体
層の上にｎ＋層が形成される場合は、酸化物半導体層はエッチングされる場合が多い。こ
の後、レジストマスクを除去する。このエッチングが終了した段階でトランジスタ５４４
１と容量素子５４４２とが完成する。ここまでの段階での断面図が図４６（Ｂ）に相当す
る。
【０４２０】
ここで、第２導電層をスパッタリング法により形成する前に逆スパッタリングを行うと、
絶縁層５４２３の露出部が好ましくは２〜１０ｎｍ程度削られることがある。よって、絶
縁層５４２３に凹部が形成される場合がある。または、第２導電層のエッチングを行い、
導電層５４２９、導電層５４３０、及び導電層５４３１を形成した後、逆スパッタリング
することによって、図４６（Ｂ）に示すように、導電層５４２９、導電層５４３０、及び
導電層５４３１の端部が湾曲する場合がある。
【０４２１】
次に、大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。この熱
処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層の原子レベルの再配列が行われる。この熱
処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニール
も含む）は重要である。なお、この加熱処理を行うタイミングは限定されず、酸化物半導
体の形成後であれば、様々なタイミングで行うことが可能である。
【０４２２】
次に、絶縁層５４３２を全面に形成する。絶縁層５４３２としては、単層構造であること
が可能であるし、積層構造であることが可能である。例えば、絶縁層５４３２として有機
絶縁層を用いる場合、有機絶縁層の材料である組成物を塗布し、大気雰囲気下または窒素
雰囲気下で２００℃〜６００℃の加熱処理を行って、有機絶縁層を形成する。このように
、酸化物半導体層に接する有機絶縁層を形成することにより、電気特性の信頼性の高い薄
膜トランジスタを作製することができる。なお、絶縁層５４３２として有機絶縁層を用い
る場合、有機絶縁層の下に、窒化珪素膜、又は酸化珪素膜を設けることが可能である。
【０４２３】
なお、図４６（Ｃ）においては、非感光性樹脂を用いて絶縁層５４３２を形成した形態を
示すため、コンタクトホールが形成される領域の断面において、絶縁層５４３２の端部が
角張っている。しかしながら、感光性樹脂を用いて絶縁層５４３２を形成すると、コンタ
クトホールが形成される領域の断面において、絶縁層５４３２の端部を湾曲させることが
可能になる。この結果、後に形成される第３導電層又は画素電極の被覆率が向上する。
【０４２４】
なお、組成物を塗布する代わりに、その材料に応じて、ディップ、スプレー塗布、インク
ジェット法、印刷法、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコー
ター等を用いることが可能である。
【０４２５】
なお、酸化物半導体層を形成した後の加熱処理をせず、有機絶縁層の材料である組成物の
加熱処理時に、酸化物半導体層の加熱処理を兼ねることが可能である。
【０４２６】
なお、絶縁層５４３２は、２００ｎｍ〜５μｍ、好ましくは３００ｎｍ〜１μｍで形成す
ることが可能である。
【０４２７】
次に、第３導電層を全面に形成する。次に、第５フォトマスクを用いたフォトリソグラフ
ィ工程により形成したレジストマスクを用いて第３導電層を選択的にエッチングして、導
電層５４３３、及び導電層５４３４を形成する。ここまでの段階での断面図が図４６（Ｃ
）に相当する。導電層５４３３、及び導電層５４３４は、配線、画素電極、反射電極、透
明電極、又は容量素子の電極として機能することが可能である。特に、導電層５４３４は
、導電層５４２２と接続されるので、容量素子５４４２の電極として機能することが可能
である。ただし、これに限定されず、第１導電層と第２導電層とを接続する機能を有する
ことが可能である。例えば、導電層５４３３と導電層５４３４とを接続することによって
、導電層５４２２と導電層５４３０とを第３導電層（導電層５４３３及び導電層５４３４
）を介して接続されることが可能になる。
【０４２８】
なお、容量素子５４４２は、導電層５４２２と導電層５４３４とによって、導電層５４３
１が挟まれる構造になるので、容量素子５４４２の容量値を大きくすることができる。た
だし、これに限定されず、導電層５４２２と導電層５４３４との一方を省略することが可
能である。
【０４２９】
なお、レジストマスクをウェットエッチングで除去した後、大気雰囲気下または窒素雰囲
気下で２００℃〜６００℃の加熱処理を行うことが可能である。
【０４３０】
以上の工程により、トランジスタ５４４１と容量素子５４４２とを作製することができる
。
【０４３１】
なお、図４６（Ｄ）に示すように、酸化物半導体層５４２５の上に絶縁層５４３５を形成
することが可能である。絶縁層５４３５は、第２導電層がパターニングされる場合に、酸
化物半導体層が削られることを防止する機能を有し、チャネルストップ膜として機能する
。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆動電圧
の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はＳ値の改善などを図る
ことができる。なお、絶縁層５４３５は、酸化物半導体層と絶縁層とを連続して全面に形
成し、その後、フォトマスクを用いたフォトリソグラフィ工程により形成したレジストマ
スクを用いて選択的に当該絶縁層をパターニングすることによって、形成されることがで
きる。その後、第２導電層を全面に形成し、第２導電層と同時に酸化物半導体層をパター
ニングする。つまり、同じマスク（レチクル）を用いて、酸化物半導体層と第２導電層と
をパターニングすることが可能になる。この場合、第２導電層の下には、必ず酸化物半導
体層が形成されることになる。こうして、工程数を増やすことなく、絶縁層５４３５を形
成することができる。このような製造プロセスでは、第２導電層の下に酸化物半導体層が
形成される場合が多い。ただし、これに限定されず、酸化物半導体層をパターニングした
後に、絶縁層を全面に形成し、当該絶縁層をパターニングすることによって、絶縁層５４
３５を形成することが可能である。
【０４３２】
なお、図４６（Ｄ）において、容量素子５４４２は、導電層５４２２と導電層５４３１と
によって、絶縁層５４２３と酸化物半導体層５４３６とが挟まれる構造である。ただし、
酸化物半導体層５４３６を省略することが可能である。そして、導電層５４３０と導電層
５４３１とは、第３導電層をパターニングして形成される導電層５４３７を介して接続さ
れている。このような構造は、一例として、液晶表示装置の画素に用いられることが可能
である。例えば、トランジスタ５４４１はスイッチングトランジスタとして機能し、容量
素子５４４２は保持容量として機能することが可能である。そして、導電層５４２１、導
電層５４２２、導電層５４２９、導電層５４３７は、各々、ゲート線、容量線、ソース線
、画素電極として機能することが可能である。ただし、これに限定されない。なお、図４
６（Ｄ）と同様に、図４６（Ｃ）においても、導電層５４３０と導電層５４３１とを第３
導電層を介して接続することが可能である。
【０４３３】
なお、図４６（Ｅ）に示すように、第２導電層をパターニングした後に、酸化物半導体層
５４２５を形成することが可能である。こうすることによって、第２導電層がパターニン
グされる場合、酸化物半導体層は形成されていないので、酸化物半導体層が削られること
がない。よって、酸化物半導体層の膜厚を薄くすることができるので、トランジスタの駆
動電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向上、又はＳ値の改善など
を図ることができる。なお、酸化物半導体層５４２５は、第２導電層がパターニングされ
る後に、酸化物半導体層が全面に形成され、その後フォトマスクを用いたフォトリソグラ
フィ工程により形成したレジストマスクを用いて選択的に酸化物半導体層をパターニング
することによって形成されることができる。
【０４３４】
なお、図４６（Ｅ）において、容量素子は、導電層５４２２と、第３導電層をパターニン
グして形成される導電層５４３９とによって、絶縁層５４２３と絶縁層５４３２とが挟ま
れる構造である。そして、導電層５４２２と導電層５４３０とは、第３導電層をパターニ
ングして形成される導電層５４３８を介して接続される。さらに、導電層５４３９は、第
２導電層をパターニングして形成される導電層５４４０と接続される。なお、図４６（Ｅ
）と同様に、図４６（Ｃ）及び（Ｄ）においても、導電層５４３０と導電層５４２２とは
、導電層５４３８を介して接続されることが可能である。
【０４３５】
なお、酸化物半導体層（又はチャネル層）の膜厚を、トランジスタがオフの場合の空乏層
よりも薄くすることによって、完全空乏化状態を作り出すことが可能になる。こうして、
オフ電流を低減することができる。これを実現するために、酸化物半導体層の膜厚は、２
０ｎｍ以下であることが好ましい。より好ましくは１０ｎｍ以下である。さらに好ましく
は６ｎｍ以下であることが好ましい。
【０４３６】
なお、トランジスタの動作電圧の低減、オフ電流の低減、ドレイン電流のオンオフ比の向
上、Ｓ値の改善などを図るために、酸化物半導体層の膜厚は、トランジスタを構成する層
の中で、一番薄いことが好ましい。例えば、酸化物半導体層の膜厚は、絶縁層５４２３よ
りも薄いことが好ましい。より好ましくは、酸化物半導体層の膜厚は、絶縁層５４２３の
１／２以下であることが好ましい。より好ましくは、１／５以下であることが好ましい。
さらに好ましくは、１／１０以下であることが好ましい。ただし、これに限定されず、信
頼性を向上させるために、酸化物半導体層の膜厚は、絶縁層５４２３よりも厚いことが可
能である。特に、図４６（Ｃ）のように、酸化物半導体層が削られる場合には、酸化物半
導体層の膜厚は厚いほうが好ましいので、酸化物半導体層の膜厚は、絶縁層５４２３より
も厚いことが可能である。
【０４３７】
なお、トランジスタの耐圧を高くするために、絶縁層５４２３の膜厚は、第１導電層より
も厚いことが好ましい。より好ましくは、絶縁層５４２３の膜厚は、第１導電層の５／４
以上であることが好ましい。さらに好ましくは、４／３以上であることが好ましい。ただ
し、これに限定されず、トランジスタの移動度を高くするために、絶縁層５４２３の膜厚
は、第１導電層よりも薄いことが可能である。
【０４３８】
なお、本実施の形態の基板、絶縁膜、導電膜、及び半導体層としては、他の実施の形態（
例えば実施の形態１０）に述べる材料、又は本明細書において述べる材料と同様なものを
用いることが可能である。
【０４３９】
本実施の形態のトランジスタを実施の形態１〜実施の形態９の半導体装置、シフトレジス
タ、又は表示装置に用いることによって、表示部を大きくすることができる。または、表
示部を高精細にすることができる。
【０４４０】
（実施の形態１３）
本実施の形態においては、電子機器の例について説明する。
【０４４１】
図３９（Ａ）乃至図３９（Ｈ）、図４０（Ａ）乃至図４０（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（操作スイッチ、又は電源スイッチを含む）、接続端
子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン５００８、等を有することができる。
【０４４２】
図３９（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図３９（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図３９（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図３９（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図３９（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図３９（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図３９（Ｇ）はテレビ受
像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
３９（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図４０（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図４０（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図４０（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図４０（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チュ
ーナ、等を有することができる。
【０４４３】
図３９（Ａ）乃至図３９（Ｈ）、図４０（Ａ）乃至図４０（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図３９（Ａ）乃至図３９（Ｈ）、図４０（Ａ）乃至図４０（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０４４４】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。本実施の形態の電子機器と、実施の形態１〜実施の形態９の半導体装
置、シフトレジスタ、又は表示装置とを組み合わせることによって、信頼性の向上、歩留
まりの向上、コストの削減、表示部の大型化、表示部の高精細化などを図ることができる
。
【０４４５】
次に、半導体装置の応用例を説明する。
【０４４６】
図４０（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図４０（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。
【０４４７】
図４０（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。
【０４４８】
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
【０４４９】
次に、半導体装置を、移動体と一体にして設けた例について示す。
【０４５０】
図４０（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。
【０４５１】
図４０（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図４０（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。
【０４５２】
なお、本実施の形態において、移動体としては自動車車体、飛行機車体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
【符号の説明】
【０４５３】
１０１    回路
１０２    回路
１０３    回路
１１１    配線
１１２    配線
１１３    配線
１１４    配線
１１５    配線
１２１    経路
１２２    経路
１２３    経路
２００    回路
２０１    トランジスタ
２０２    容量素子
２０３    トランジスタ
２１１    配線
２１２    配線
２１３    配線
２１４    配線
２３１    回路
２３２    回路
３００    回路
３０１    トランジスタ
３０２    トランジスタ
３０３    トランジスタ
３０４    トランジスタ
３０５    トランジスタ
４００    回路
４０１    トランジスタ
４０２    トランジスタ
４０３    容量素子
５０１    フリップフロップ
５１１    配線
５１２    配線
５１３    配線
５１４    配線
５１５    配線
５１６    配線
５１７    配線
５２０    回路
５２１    回路
５２２    回路
５４０    画素
６００    回路
６０１    回路
６０２    回路
６０３    トランジスタ
６０４    配線
６０５    配線
６１４    信号
６１５    信号
７０１    導電層
７０２    半導体層
７０３    導電層
７０４    導電層
７０５    コンタクトホール
７１１    開口部
７３１    幅
７３２    幅
１０１ａ    ダイオード
１０１ｐ    トランジスタ
１０２ａ    ダイオード
１０２ｐ    トランジスタ
１１２Ａ    配線
１１２Ｂ    配線
１１２Ｃ    配線
１１２Ｄ    配線
１１２Ｇ    配線
１１２Ｈ    配線
１１２Ｉ    配線
１１２Ｊ    配線
２００ａ    端子
２００ｂ    端子
２００ｃ    端子
２００ｄ    端子
２００ｅ    端子
２００ｆ    端子
２００ｇ    端子
２００ｈ    端子
２００ｉ    端子
２００ｊ    端子
２００ｋ    端子
２０１ｐ    トランジスタ
３００ａ    端子
３００ｂ    端子
３００ｃ    端子
３００ｄ    端子
３００ｅ    端子
３００ｆ    端子
３００ｇ    端子
３００ｈ    端子
３００ｉ    端子
３０１ｐ    トランジスタ
３０２ｐ    トランジスタ
３０３ｐ    トランジスタ
３０２０    画素
３０２１    トランジスタ
３０２２    液晶素子
３０２３    容量素子
３０３１    配線
３０３２    配線
３０３３    配線
３０３４    電極
３０４２    電圧
３０４１＿ｊ    信号
３０４２＿ｊ    信号
４００ａ    端子
４００ｂ    端子
４００ｃ    端子
４００ｄ    端子
４００ｅ    端子
４００ｆ    端子
４０３ａ    トランジスタ
５０００    筐体
５００１    表示部
５００２    表示部
５００３    スピーカ
５００４    ＬＥＤランプ
５００５    操作キー
５００６    接続端子
５００７    センサ
５００８    マイクロフォン
５００９    スイッチ
５０１０    赤外線ポート
５０１１    記録媒体読込部
５０１２    支持部
５０１３    イヤホン
５０１４    アンテナ
５０１５    シャッターボタン
５０１６    受像部
５０１７    充電器
５０１８    支持台
５０１９    外部接続ポート
５０２０    ポインティングデバイス
５０２１    リーダ／ライタ
５０２２    筐体
５０２３    表示部
５０２４    リモコン装置
５０２５    スピーカ
５０２６    表示パネル
５０２７    ユニットバス
５０２８    表示パネル
５０２９    車体
５０３０    天井
５０３１    表示パネル
５０３２    ヒンジ部
５０３３    光源
５０３４    投射レンズ
５２６０    基板
５２６１    絶縁層
５２６２    半導体層
５２６３    絶縁層
５２６４    導電層
５２６５    絶縁層
５２６６    導電層
５２６７    絶縁層
５２６８    導電層
５２６９    絶縁層
５２７０    発光層
５２７１    導電層
５３００    基板
５３０１    導電層
５３０２    絶縁層
５３０４    導電層
５３０５    絶縁層
５３０６    導電層
５３０７    液晶層
５３０８    導電層
５３５０    領域
５３５１    領域
５３５２    半導体基板
５３５３    領域
５３５４    絶縁層
５３５５    領域
５３５６    絶縁層
５３５７    導電層
５３５８    絶縁層
５３５９    導電層
５３６０    映像信号
５３６１    回路
５３６２    回路
５３６３    回路
５３６４    画素部
５３６５    回路
５３６６    照明装置
５３６７    画素
５３７１    配線
５３７２    配線
５３７３    配線
５３８０    基板
５３８１    入力端子
５３９１    基板
５３９２    駆動回路
５３９３    画素部
５４００    基板
５４０１    導電層
５４０２    絶縁層
５４０４    導電層
５４０５    絶縁層
５４０６    導電層
５４０８    絶縁層
５４０９    導電層
５４１０    基板
５４２０    基板
５４２１    導電層
５４２２    導電層
５４２３    絶縁層
５４２４    コンタクトホール
５４２５    酸化物半導体層
５４２９    導電層
５４３０    導電層
５４３１    導電層
５４３２    絶縁層
５４３３    導電層
５４３４    導電層
５４３５    絶縁層
５４３６    酸化物半導体層
５４３７    導電層
５４３８    導電層
５４３９    導電層
５４４０    導電層
５４４１    トランジスタ
５４４２    容量素子
３０２０Ａ    サブ画素
３０２０Ｂ    サブ画素
３０２１Ａ    トランジスタ
３０２１Ｂ    トランジスタ
３０２２Ａ    液晶素子
３０２２Ｂ    液晶素子
３０２３Ａ    容量素子
３０２３Ｂ    容量素子
３０３１Ａ    配線
３０３１Ｂ    配線
３０３２Ａ    配線
３０３２Ｂ    配線
５２６２ａ    領域
５２６２ｂ    領域
５２６２ｃ    領域
５２６２ｄ    領域
５２６２ｅ    領域
５３０３ａ    半導体層
５３０３ｂ    半導体層
５３６１ａ    回路
５３６１ｂ    回路
５３６２ａ    回路
５３６２ｂ    回路
５４０３ａ    半導体層
５４０３ｂ    半導体層
【図１】
2020205430.tif 000003
【図２】
2020205430.tif 000004
【図３】
2020205430.tif 000005
【図４】
2020205430.tif 000006
【図５】
2020205430.tif 000007
【図６】
2020205430.tif 000008
【図７】
2020205430.tif 000009
【図８】
2020205430.tif 000010
【図９】
2020205430.tif 000011
【図１０】
2020205430.tif 000012
【図１１】
2020205430.tif 000013
【図１２】
2020205430.tif 000014
【図１３】
2020205430.tif 000015
【図１４】
2020205430.tif 000016
【図１５】
2020205430.tif 000017
【図１６】
2020205430.tif 000018
【図１７】
2020205430.tif 000019
【図１８】
2020205430.tif 000020
【図１９】
2020205430.tif 000021
【図２０】
2020205430.tif 000022
【図２１】
2020205430.tif 000023
【図２２】
2020205430.tif 000024
【図２３】
2020205430.tif 000025
【図２４】
2020205430.tif 000026
【図２５】
2020205430.tif 000027
【図２６】
2020205430.tif 000028
【図２７】
2020205430.tif 000029
【図２８】
2020205430.tif 000030
【図２９】
2020205430.tif 000031
【図３０】
2020205430.tif 000032
【図３１】
2020205430.tif 000033
【図３２】
2020205430.tif 000034
【図３３】
2020205430.tif 000035
【図３４】
2020205430.tif 000036
【図３５】
2020205430.tif 000037
【図３６】
2020205430.tif 000038
【図３７】
2020205430.tif 000039
【図３８】
2020205430.tif 000040
【図３９】
2020205430.tif 000041
【図４０】
2020205430.tif 000042
【図４１】
2020205430.tif 000043
【図４２】
2020205430.tif 000044
【図４３】
2020205430.tif 000045
【図４４】
2020205430.tif 000046
【図４５】
2020205430.tif 000047
【図４６】
2020205430.tif 000048