(57)【要約】【課題】優れた接合信頼性を得ることができるパッケージ基板及び電子機器を提供する。【解決手段】パッケージ基板１００は、再配線層２０と、再配線層２０の第１の面２０Ａに設けられ、再配線層２０に接続された電子部品１２と、再配線層２０の第１の面２０Ａとは反対側の第２の面２０Ｂに設けられ、電子部品１２に電気的に接続された第１のパッド３と、第２の面２０Ｂに設けられ、電子部品１２から電気的に絶縁された第２のパッド４と、第１のパッド３上に設けられた第１のバンプ１と、第２のパッド４上に設けられた第２のバンプ２と、を有する。第２のバンプ２の第２のパッド４と接する面に複数の孔２Ａが形成されている。【選択図】図２
2020088105.tif 000002
【特許請求の範囲】
【請求項１】
再配線層と、
前記再配線層の第１の面に設けられ、前記再配線層に接続された電子部品と、
前記再配線層の前記第１の面とは反対側の第２の面に設けられ、前記電子部品に電気的に接続された第１のパッドと、
前記第２の面に設けられ、前記電子部品から電気的に絶縁された第２のパッドと、
前記第１のパッド上に設けられた第１のバンプと、
前記第２のパッド上に設けられた第２のバンプと、
を有し、
前記第２のバンプの前記第２のパッドと接する面に複数の孔が形成されていることを特徴とするパッケージ基板。
【請求項２】
前記複数の孔は、前記第２のバンプの前記面に規則的に配列していることを特徴とする請求項１に記載のパッケージ基板。
【請求項３】
前記第２のバンプの前記第２のパッドと接する面の面積に対する、前記孔の前記第２のバンプの前記第２のパッドと接する面における総開口面積の割合は３５％以上７０％以下であることを特徴とする請求項１又は２に記載のパッケージ基板。
【請求項４】
前記第１のバンプ及び前記第２のバンプは、はんだバンプであることを特徴とする請求項１乃至３のいずれか１項に記載のパッケージ基板。
【請求項５】
前記第２のパッドに、前記複数の孔と繋がる複数の貫通孔が形成されており、
前記貫通孔の内側面にはんだを撥く膜を有することを特徴とする請求項４に記載のパッケージ基板。
【請求項６】
請求項１乃至５のいずれか１項に記載のパッケージ基板と、
前記パッケージ基板が実装された実装基板と、
を有することを特徴とする電子機器。
【請求項７】
パッケージ基板と、
前記パッケージ基板が実装された実装基板と、
を有し、
前記パッケージ基板は、
再配線層と、
前記再配線層の第１の面に設けられ、前記再配線層に接続された電子部品と、
前記再配線層の前記第１の面とは反対側の第２の面に設けられ、前記電子部品に電気的に接続された第１のパッドと、
前記第２の面に設けられ、前記電子部品から電気的に絶縁された第２のパッドと、
前記第１のパッド上に設けられた第１のバンプと、
前記第２のパッド上に設けられた第２のバンプと、
を有し、
前記実装基板は、前記第２のバンプが接合された第３のパッドを有し、
前記第２のバンプの前記第３のパッドと接する面に複数の孔が形成されていることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パッケージ基板及び電子機器に関する。
【背景技術】
【０００２】
パッケージ基板の１つとしてファンアウトウェハレベルパッケージ（fan-out  wafer  level  package：ＦＯＷＬＰ）が知られている。ＦＯＷＬＰを用いることで、伝送される信号の帯域を拡大したり、信号の伝送損失を抑制したりすることができる。
【０００３】
ＦＯＷＬＰははんだを用いてプリント配線基板に接合されるところ、ＦＯＷＬＰとプリント配線基板との間の熱膨張係数の相違に起因して熱応力がはんだ接合部に作用する。この熱応力が過剰になると、はんだ接合部に破壊が生じ、再配線層に断線が生じることがある。このため、十分な接合信頼性を得ることができない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２００１９７号公報
【特許文献２】特開２０１８−３２８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本開示の目的は、優れた接合信頼性を得ることができるパッケージ基板及び電子機器を提供することにある。
【課題を解決するための手段】
【０００６】
本開示の一形態によれば、再配線層と、前記再配線層の第１の面に設けられ、前記再配線層に接続された電子部品と、前記再配線層の前記第１の面とは反対側の第２の面に設けられ、前記電子部品に電気的に接続された第１のパッドと、前記第２の面に設けられ、前記電子部品から電気的に絶縁された第２のパッドと、前記第１のパッド上に設けられた第１のバンプと、前記第２のパッド上に設けられた第２のバンプと、を有し、前記第２のバンプの前記第２のパッドと接する面に複数の孔が形成されているパッケージ基板が提供される。
【発明の効果】
【０００７】
本開示によれば、優れた接合信頼性を得ることができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係るＦＯＷＬＰを示す平面図である。
【図２】第１の実施形態に係るＦＯＷＬＰを示す断面図である。
【図３】図１中の犠牲パッド及びその近傍を示す平面図である。
【図４】図２中の犠牲パッド及びその近傍を示す断面図である。
【図５Ａ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１）である。
【図５Ｂ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その２）である。
【図５Ｃ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その３）である。
【図５Ｄ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その４）である。
【図５Ｅ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その５）である。
【図５Ｆ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その６）である。
【図５Ｇ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その７）である。
【図５Ｈ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その８）である。
【図５Ｉ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その９）である。
【図５Ｊ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１０）である。
【図５Ｋ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１１）である。
【図５Ｌ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１２）である。
【図５Ｍ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１３）である。
【図５Ｎ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１４）である。
【図５Ｏ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１５）である。
【図５Ｐ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１６）である。
【図５Ｑ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１７）である。
【図５Ｒ】第１の実施形態に係るＦＯＷＬＰの製造方法を示す断面図（その１８）である。
【図６Ａ】第１の実施形態に係るＦＯＷＬＰの製造方法中の犠牲パッド及び犠牲はんだバンプの形成に関連する部分を示す断面図（その１）である。
【図６Ｂ】第１の実施形態に係るＦＯＷＬＰの製造方法中の犠牲パッド及び犠牲はんだバンプの形成に関連する部分を示す断面図（その２）である。
【図６Ｃ】第１の実施形態に係るＦＯＷＬＰの製造方法中の犠牲パッド及び犠牲はんだバンプの形成に関連する部分を示す断面図（その３）である。
【図６Ｄ】第１の実施形態に係るＦＯＷＬＰの製造方法中の犠牲パッド及び犠牲はんだバンプの形成に関連する部分を示す断面図（その４）である。
【図６Ｅ】第１の実施形態に係るＦＯＷＬＰの製造方法中の犠牲パッド及び犠牲はんだバンプの形成に関連する部分を示す断面図（その５）である。
【図６Ｆ】第１の実施形態に係るＦＯＷＬＰの製造方法中の犠牲パッド及び犠牲はんだバンプの形成に関連する部分を示す断面図（その６）である。
【図７】第２の実施形態における犠牲パッド及びその近傍を示す断面図である。
【図８】第３の実施形態に係る電子機器を示す断面図である。
【図９】第４の実施形態における犠牲はんだバンプ及びその近傍を示す断面図である。
【図１０】犠牲はんだバンプに形成される複数の孔の配列の例を示す平面図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施形態について添付の図面を参照しながら具体的に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。また、本明細書では、構成要素の位置関係の説明のために上下等の方向を用いるが、実際の使用時の方向を限定するものではない。例えば、本明細書に記載の上下と逆向きで使用することも可能である。
【００１０】
（第１の実施形態）
先ず、第１の実施形態について説明する。第１の実施形態は、ファンアウトウェハレベルパッケージ（ＦＯＷＬＰ）に関する。ＦＯＷＬＰはパッケージ基板の一例である。図１は、第１の実施形態に係るＦＯＷＬＰを示す平面図である。図２は、第１の実施形態に係るＦＯＷＬＰを示す断面図である。図３は、図１中の犠牲パッド及びその近傍を示す平面図である。図４は、図２中の犠牲パッド及びその近傍を示す断面図である。図２は、概ね図１中のＩ−Ｉ線に沿った断面図に相当するが、内部の構造を明確にするために、一部のはんだバンプ及び犠牲はんだバンプ等は省略してある。図４は、概ね図３中のＩＩ−ＩＩ線に沿った断面図に相当するが、犠牲はんだバンプは省略してある。
【００１１】
図１〜図４に示すように、第１の実施形態に係るＦＯＷＬＰ１００は、再配線層２０と、再配線層２０の第１の面２０Ａに設けられ、再配線層２０に接続された電子部品１２と、再配線層２０の第１の面２０Ａとは反対側の第２の面２０Ｂに設けられ、電子部品１２に電気的に接続された導通パッド３と、を有する。ＦＯＷＬＰ１００は、更に、第２の面２０Ｂに設けられ、電子部品１２から電気的に絶縁された犠牲パッド４と、導通パッド３上に設けられたはんだバンプ１と、犠牲パッド４上に設けられた犠牲はんだバンプ２と、を有する。犠牲はんだバンプ２の犠牲パッド４と接する面に複数の孔２Ａが形成されている。
【００１２】
図１に示すように、例えば、ＦＯＷＬＰ１００の平面形状は略長方形であり、複数のはんだバンプ１が格子状に配置されている。また、ＦＯＷＬＰ１００の４隅に犠牲領域２Ｒが設けられている。そして、犠牲領域２Ｒ内には、例えば４個の犠牲はんだバンプ２が２×２の配列で配置されている。はんだバンプ１は第１のバンプの一例であり、犠牲はんだバンプ２は第２のバンプの一例である。
【００１３】
図２に示すように、電子部品１２がモールド樹脂等の樹脂１１に埋め込まれて部品内蔵基板である基板１０が構成されている。電子部品１２としては、例えば中央処理装置（ＣＰＵ）及びメモリ等を用いることができる。基板１０に含まれる電子部品１２の数は限定されない。
【００１４】
再配線層２０では、基板１０の一方の面１０Ａ上にポジ型の感光性を有する絶縁膜２１が形成されている。絶縁膜２１は、例えばポリイミド膜又はフェノール樹脂膜である。面１０Ａは、例えば電子部品１２が樹脂１１から露出して見える面である。例えば、絶縁膜２１の厚さは３μｍ〜７μｍである。絶縁膜２１に、絶縁膜２１を貫通するコンタクトホール２１Ａが形成されている。例えば、コンタクトホール２１Ａの直径は１０μｍ〜２０μｍである。コンタクトホール２１Ａ内にコンタクトプラグ６１が形成され、絶縁膜２１上に、配線６３と、コンタクトプラグ６１の上面に接するランド電極６２とが形成されている。
【００１５】
コンタクトプラグ６１、ランド電極６２及び配線６３は、シード層５１及びその上のめっき膜５２を含み、電子部品１２に電気的に接続されている。シード層５１は、例えば厚さが４０ｎｍ〜６０ｎｍのチタン層と、その上に形成された厚さが８０ｎｍ〜１２０ｎｍの銅層とを含む。めっき膜５２の厚さは、例えば１μｍ〜２０μｍである。例えば、ランド電極６２の直径は５０μｍ〜７０μｍであり、配線６３の幅は５μｍ〜１５μｍである。
【００１６】
絶縁膜２１上にポジ型の感光性を有する絶縁膜２２が形成されている。絶縁膜２２はランド電極６２及び配線６３を埋め込むように形成されている。絶縁膜２２は、例えばポリイミド膜又はフェノール樹脂膜である。例えば、絶縁膜２２の厚さは３μｍ〜７μｍである。絶縁膜２２に、絶縁膜２２を貫通し、ランド電極６２に達するコンタクトホール２２Ａが形成されている。例えば、コンタクトホール２２Ａの直径は１０μｍ〜２０μｍである。コンタクトホール２２Ａ内にコンタクトプラグ７１が形成され、絶縁膜２２上に、配線７３と、コンタクトプラグ７１の上面に接するランド電極７２と、導通パッド３と、犠牲パッド４とが形成されている。導通パッド３は第１のパッドの一例であり、犠牲パッド４は第２のパッドの一例である。
【００１７】
コンタクトプラグ７１、ランド電極７２、配線７３、導通パッド３及び犠牲パッド４は、シード層５３及びその上のめっき膜５４を含む。導通パッド３は一部のランド電極６２の上面に接し、コンタクトプラグ７１、ランド電極７２、配線７３及び導通パッド３は、電子部品１２に電気的に接続されている。一方、犠牲パッド４は、どのランド電極６２にも接しておらず、電子部品１２から電気的に絶縁されている。シード層５３は、例えば厚さが４０ｎｍ〜６０ｎｍのチタン層と、その上に形成された厚さが８０ｎｍ〜１２０ｎｍの銅層とを含む。めっき膜５４の厚さは、例えば１μｍ〜２０μｍである。例えば、ランド電極７２の直径は５０μｍ〜７０μｍであり、配線７３の幅は５μｍ〜１５μｍであり、導通パッド３の直径は３００μｍ〜５００μｍであり、犠牲パッド４の直径は３００μｍ〜５００μｍである。
【００１８】
図３及び図４に示すように、犠牲パッド４には、犠牲パッド４を貫通し、絶縁膜２２に達する複数の貫通孔４Ａが形成されている。貫通孔４Ａは、例えば正三角格子状に規則的に配列している。例えば、貫通孔４Ａは、犠牲パッド４の上面において直径が１０μｍ〜３０μｍの円形の平面形状を有し、断面視において逆テーパ形状の側面を有する。そして、貫通孔４Ａの側面に、はんだを撥く膜４Ｂが形成されている。膜４Ｂは、例えば、フッ素樹脂、ノボラック樹脂、エポキシ樹脂、ポリイミド、ポリオレフィン、メラミン樹脂、アクリル樹脂等の有機系ポリマの膜である。膜４Ｂは、例えば、シランカップリング剤、ポリシロキサン樹脂等の有機・無機ハイブリットポリマの膜である。膜４Ｂは、例えば、酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、フッ化シリコン（ＳｉＦ）、酸フッ化シリコン（ＳｉＯＦ）等の無機系の膜である。例えば、犠牲パッド４の上面の面積に対する、貫通孔４Ａの犠牲パッド４の上面における総開口面積の割合は３５％〜７０％であることが好ましい。
【００１９】
導通パッド３上にはんだバンプ１が形成され、犠牲パッド４上に犠牲はんだバンプ２が形成されている。犠牲はんだバンプ２の犠牲パッド４と接する面には、貫通孔４Ａに繋がる複数の孔２Ａが形成されている。すなわち、孔２Ａは、例えば正三角格子状に規則的に配列している。また、犠牲はんだバンプ２の下面の面積に対する、孔２Ａの犠牲はんだバンプ２の下面における総開口面積の割合は３５％〜７０％であることが好ましい。
【００２０】
このように構成されたＦＯＷＬＰ１００は、プリント配線基板等の実装基板に実装されて用いられる。実装の際には、実装基板に設けられた導通パッドにはんだバンプ１が接合され、実装基板に設けられたダミーパッドに犠牲はんだバンプ２が接合される。電子部品１２の動作に伴って熱が発生すると、実装基板とＦＯＷＬＰ１００との間で熱膨張係数が相違しているため、はんだバンプ１及び犠牲はんだバンプ２に熱応力が生じる。この熱応力は、特にＦＯＷＬＰ１００の４隅に集中しやすい。本実施形態では、この４隅に犠牲領域２Ｒが設けられ、犠牲領域２Ｒには犠牲はんだバンプ２が配置されているため、ＦＯＷＬＰ１００と実装基板との間の導通に用いられるはんだバンプ１に作用する熱応力を緩和することができる。
【００２１】
また、犠牲はんだバンプ２に作用する熱応力が強くなると、犠牲はんだバンプ２だけでなく犠牲パッド４及びその周辺の絶縁膜２３等にも熱応力が広がる。材料に着目すると、絶縁膜２３の材料の強度ははんだの強度よりも低いが、本実施形態では、犠牲はんだバンプ２に作用する熱応力が過剰になると、絶縁膜２３にクラックが発生する前に犠牲はんだバンプ２内の孔２Ａの間にクラックが発生する。従って、絶縁膜２３でのクラックの発生を抑制し、このクラックの伝搬に伴う導通パッド３及びはんだバンプ１の破壊を抑制することができる。
【００２２】
例えば、犠牲はんだバンプ２に孔２Ａが設けられておらず、犠牲はんだバンプ２の下面が全体的に犠牲パッド４に接合されている参考例では、犠牲はんだバンプ２に作用する熱応力が過剰になると、絶縁膜２３にクラックが発生し、このクラックが導通パッド３及びはんだバンプ１に伝搬し、導通パッド３及びはんだバンプ１に断線が生じることがある。
【００２３】
このように、本実施形態によれば、優れた接合信頼性を得ることができる。
【００２４】
そして、このように接合信頼性が優れたＦＯＷＬＰ１００では、ＦＯＷＬＰ１００に含まれる電子部品１２の面積及び数の制約を緩和することができる。例えば、より多数の電子部品１２をＦＯＷＬＰ１００に含ませることができる。このため、例えば、ＣＰＵとメモリとの間で伝送される信号の帯域をより拡大したり、ミリ波やテラヘルツ波帯を活用した高周波モジュールにおける信号の伝送損失をより低減したりすることができる。
【００２５】
上記のように、犠牲はんだバンプ２の下面の面積に対する、孔２Ａの犠牲はんだバンプ２の下面における総開口面積の割合は３５％〜７０％であることが好ましい。この割合が３５％未満であると、犠牲はんだバンプ２の優先的な破壊が生じにくくなって、はんだバンプ１の断線が生じるおそれがある。また、この割合が７０％超であると、犠牲はんだバンプ２の強度が不足して、熱応力を適切に緩和できなくなるおそれがある。
【００２６】
次に、第１の実施形態に係るＦＯＷＬＰ１００の製造方法について説明する。図５Ａ〜図５Ｒは、第１の実施形態に係るＦＯＷＬＰ１００の製造方法を示す断面図である。図６Ａ〜図６Ｆは、ＦＯＷＬＰ１００の製造方法中の犠牲パッド４及び犠牲はんだバンプ２の形成に関連する部分を示す断面図である。
【００２７】
先ず、図５Ａに示すように、電子部品１２がモールド樹脂等の樹脂１１に埋め込まれた部品内蔵基板である基板１０を準備する。図５Ａ〜図５Ｃには、複数、例えば３個のＦＯＷＬＰ１００に相当する部分を図示する。基板１０は、最終的に、切断線ＣＬに沿って切断されて個片化される。
【００２８】
次いで、図５Ｂに示すように、基板１０の一方の面１０Ａ上に、ポジ型の感光性を有する絶縁膜２１を形成する。絶縁膜２１は、例えばポリイミド膜又はフェノール樹脂膜である。絶縁膜２１の形成では、例えば、スピンコート法による塗布、及び、その後のプリベークを行う。例えば、プリベークの温度は８０℃程度とし、時間は３０分間とする。例えば、絶縁膜２１の厚さは３μｍ〜７μｍとする。
【００２９】
その後、図５Ｃに示すように、絶縁膜２１の露光及び現像を行って、絶縁膜２１を貫通するコンタクトホール２１Ａを形成する。絶縁膜２１の露光では、例えばブロードバンドの等倍ステッパを用いる。例えば、コンタクトホール２１Ａの直径は１０μｍ〜２０μｍとする。コンタクトホール２１Ａの形成後に、絶縁膜２１のキュアを行う。例えば、キュアの雰囲気は窒素雰囲気とし、温度は２００℃とし、時間は３０分間とする。
【００３０】
続いて、図５Ｄに示すように、絶縁膜２１上にシード層５１を形成する。例えば、シード層５１はスパッタリング法によって形成することができる。シード層５１としては、例えば、基板１０側からチタン層と銅層とが積層された積層体を形成する。例えば、チタン層の厚さは４０ｎｍ〜６０ｎｍとし、銅層の厚さは８０ｎｍ〜１２０ｎｍとする。図５Ｄ〜図５Ｒには、１個のＦＯＷＬＰ１００に相当する部分を図示する。
【００３１】
次いで、図５Ｅに示すように、シード層５１上にポジ型のレジスト膜９１を形成する。レジスト膜９１の形成では、例えば、スピンコート法による塗布、及び、その後のプリベークを行う。例えば、プリベークの温度は８０℃とし、時間は３０分間とする。
【００３２】
その後、図５Ｆに示すように、レジスト膜９１の露光及び現像を行って、レジスト膜９１を貫通する、ランド電極用の開口パターン９１Ａ及び配線用の開口パターン９１Ｂを形成する。レジスト膜９１の露光では、例えばブロードバンドの等倍ステッパを用いる。開口パターン９１Ａは、コンタクトホール２１Ａ上に形成する。例えば、開口パターン９１Ａの直径は５０μｍ〜７０μｍとし、開口パターン９１Ｂの幅は５μｍ〜１５μｍとする。
【００３３】
続いて、図５Ｇに示すように、レジスト膜９１をマスクとした電解めっき法により、コンタクトホール２１Ａ、開口パターン９１Ａ及び開口パターン９１Ｂ内にめっき膜５２を形成する。めっき膜５２は、例えば銅めっき膜である。めっき膜５２の厚さは、例えば  １μｍ〜２０μｍとする。
【００３４】
次いで、図５Ｈに示すように、レジスト膜９１を剥離する。その後、めっき膜５２をマスクにしてシード層５１をエッチングによって除去する。シード層５１のエッチングとしては、例えばドライエッチングを行う。この結果、コンタクトプラグ６１と、コンタクトプラグ６１の上面に接するランド電極６２と、配線６３とが形成される。コンタクトプラグ６１、ランド電極６２及び配線６３は電子部品１２に電気的に接続される。
【００３５】
続いて、図５Ｉに示すように、絶縁膜２１上にポジ型の感光性を有する絶縁膜２２を形成する。絶縁膜２２は、例えばポリイミド膜又はフェノール樹脂膜である。絶縁膜２２はランド電極６２及び配線６３を埋め込むように形成する。絶縁膜２２の形成では、絶縁膜２１の形成と同様に、例えば、スピンコート法による塗布及びプリベークを行う。例えば、プリベークの温度は８０℃程度とし、時間は３０分間とする。例えば、絶縁膜２２の厚さは３μｍ〜７μｍとする。
【００３６】
次いで、図５Ｊに示すように、絶縁膜２２の露光及び現像を行って、絶縁膜２２を貫通し、ランド電極６２に達するコンタクトホール２２Ａを形成する。絶縁膜２２の露光では、例えばブロードバンドの等倍ステッパを用いる。例えば、コンタクトホール２２Ａの直径は１０μｍ〜２０μｍとする。コンタクトホール２２Ａの形成後に、絶縁膜２２のキュアを行う。例えば、キュアの雰囲気は窒素雰囲気とし、温度は２００℃とし、時間は３０分間とする。
【００３７】
続いて、図５Ｋに示すように、絶縁膜２２上にシード層５３を形成する。例えば、シード層５３はスパッタリング法によって形成することができる。シード層５３としては、例えば、シード層５１と同様に、基板１０側から、厚さが４０ｎｍ〜６０ｎｍのチタン層と、厚さが８０ｎｍ〜１２０ｎｍの銅層とが積層された積層体を形成する。
【００３８】
次いで、図５Ｌに示すように、シード層５３上にポジ型のレジスト膜９２を形成する。レジスト膜９２の形成では、例えば、レジスト膜９１の形成と同様に、スピンコート法による塗布及びプリベークを行う。例えば、プリベークの温度は８０℃とし、時間は３０分間とする。
【００３９】
その後、図５Ｍ及び図６Ａに示すように、レジスト膜９２の露光及び現像を行って、ランド電極用の開口パターン９２Ａ、配線用の開口パターン９２Ｂ、導通パッド用の開口パターン９２Ｃ及び犠牲パッド用の開口パターン９２Ｄを形成する。このとき、犠牲パッド用の開口パターン９２Ｄ内では、貫通孔４Ａを形成する予定の位置に複数の島パターン９２Ｘを形成する。例えば、開口パターン９２Ａの直径は５０μｍ〜７０μｍとし、開口パターン９２Ｂの幅は５μｍ〜１５μｍとし、開口パターン９２Ｃの直径は３００μｍ〜５００μｍとし、開口パターン９２Ｄの直径は３００μｍ〜５００μｍとする。また、レジスト膜９２の露光では、例えば、レジスト材料の推奨露光量よりも多い露光量のオーバー露光を行う。例えば、レジスト膜９２のレジスト材料の推奨露光量に対して１．５倍程度の露光量で露光を行う。オーバー露光によって、島パターン９２Ｘの側面は断面視において順テーパ形状となる。島パターン９２Ｘの直径は、後に形成するめっき膜５４の上面の高さにおいて、１０μｍ〜３０μｍとする。
【００４０】
続いて、図５Ｎ及び図６Ｂに示すように、レジスト膜９２をマスクとした電解めっき法により、コンタクトホール２２Ａ内と、開口パターン９２Ａ、９２Ｂ、９２Ｃ及び９２Ｄ内にめっき膜５４を形成する。めっき膜５４の厚さは、例えば１μｍ〜２０μｍとする。
【００４１】
次いで、図５Ｏ及び図６Ｃに示すように、レジスト膜９２を剥離する。その後、めっき膜５４をマスクにしてシード層５３をエッチングによって除去する。シード層５３のエッチングとしては、例えばドライエッチングを行う。この結果、これにより、ランド電極６２の上面に接するコンタクトプラグ７１と、コンタクトプラグ７１の上面に接するランド電極７２と、配線７３と、導通パッド３と、犠牲パッド４とが形成される。導通パッド３は一部のランド電極６２の上面に接し、コンタクトプラグ７１、ランド電極７２、配線７３及び導通パッド３は、電子部品１２に電気的に接続される。一方、犠牲パッド４は、どのランド電極６２にも接触せず、電子部品１２から電気的に絶縁される。犠牲パッド４には、島パターン９２Ｘの形状にならった貫通孔４Ａが形成される。すなわち、断面視において、島パターン９２Ｘが順テーパ形状の側面を有するため、貫通孔４Ａは逆テーパ形状の側面を有する。
【００４２】
その後、図５Ｐに示すように、絶縁膜２２上にポジ型の感光性を有する絶縁膜２３を形成する。絶縁膜２３は、例えばポリイミド膜又はフェノール樹脂膜である。絶縁膜２３はランド電極７２、配線７３、導通パッド３及び犠牲パッド４を埋め込むように形成する。絶縁膜２３の形成では、絶縁膜２１の形成と同様に、例えば、スピンコート法による塗布及びプリベークを行う。例えば、プリベークの温度は８０℃程度とし、時間は３０分間とする。例えば、絶縁膜２２の厚さは３μｍ〜７μｍとする。
【００４３】
続いて、図５Ｑ及び図６Ｄに示すように、絶縁膜２３の露光及び現像を行って、導通パッド３を露出する開口部２３Ｃ及び犠牲パッド４を露出する開口部２３Ｄを形成する。絶縁膜２３の露光では、例えばブロードバンドの等倍ステッパを用いる。例えば、開口部２３Ｃ及び２３Ｄの直径は３００μｍ〜５００μｍとする。開口部２３Ｃ及び２３Ｄの形成後に、絶縁膜２３のキュアを行う。例えば、キュアの雰囲気は窒素雰囲気とし、温度は２００℃とし、時間は３０分間とする。
【００４４】
その後、図６Ｅに示すように、はんだを撥く膜４Ｂを貫通孔４Ａの側面に形成する。膜４Ｂの形成では、例えば、３−アミノプロピルトリエトキシシランを絶縁膜２３上、開口部２３Ｃ内及び開口部２３Ｄ内に塗布し、絶縁膜２３の上方からＣＦ４プラズマの照射を行う。ＣＦ４プラズマが照射された部分では、３−アミノプロピルトリエトキシシランが分解されて除去される一方で、逆テーパ形状の貫通孔４Ａの側面にはＣＦ４プラズマが照射されない。このようにして膜４Ｂを形成することができる。
【００４５】
続いて、図５Ｒに示すように、導通パッド３上にはんだバンプ１を形成し、犠牲パッド４上に犠牲はんだバンプ２を形成する。はんだバンプ１及び犠牲はんだバンプ２の形成では、例えば、導通パッド３及び犠牲パッド４にフラックスを塗布し、導通パッド３上及び犠牲パッド４上にはんだボールを搭載し、加熱及び冷却によってはんだボールを溶融及び凝固させる。溶融したはんだは、貫通孔４Ａ内に形成されている膜４Ｂにより撥かれる。このため、図６Ｆに示すように、犠牲はんだバンプ２の犠牲パッド４と接する面に、貫通孔４Ａに繋がる複数の孔２Ａが形成される。
【００４６】
このようにして第１の実施形態に係るＦＯＷＬＰ１００を製造することができる。
【００４７】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、第１の実施形態と同様に、ＦＯＷＬＰに関する。第２の実施形態は、犠牲パッドの構成の点で第１の実施形態と相違する。図７は、第２の実施形態における犠牲パッド及びその近傍を示す断面図である。
【００４８】
図７に示すように、第２の実施形態には、第１の実施形態に含まれる犠牲パッド４に代えて犠牲パッド７４が含まれる。犠牲パッド７４には貫通孔４Ａが形成されておらず、犠牲パッド７４の上面は平坦である。その一方で、犠牲パッド７４の上面には、はんだを撥く複数の膜７４Ｂが形成されている。膜７４Ｂは、例えば直径が１０μｍ〜３０μｍの円形の平面形状を有する。膜７４Ｂの配置は貫通孔４Ａの配置と同様である（図３参照）。つまり、膜７４Ｂは、例えば正三角格子状に規則的に配列している。膜７４Ｂの材料には、膜４Ｂと同様の材料を用いることができる。犠牲パッド７４は第２のパッドの一例である。
【００４９】
そして、第１の実施形態と同様に、犠牲パッド７４上に犠牲はんだバンプ２が形成されている。犠牲はんだバンプ２の犠牲パッド７４と接する面には、膜７４Ｂを内側に囲む複数の孔２Ａが形成されている。すなわち、孔２Ａは、例えば正三角格子状に規則的に配列している。また、犠牲はんだバンプ２の下面の面積に対する、孔２Ａの犠牲はんだバンプ２の下面における総開口面積の割合は３５％〜７０％であることが好ましい。
【００５０】
他の構成は第１の実施形態と同様である。
【００５１】
このような第２の実施形態によっても、第１の実施形態と同様に、優れた接合信頼性を得ることができる。
【００５２】
膜７４Ｂは、例えばディスペンサーを用いて配置することができる。また、膜７４Ｂに感光性樹脂を用いる場合は、露光及び現像により所望の位置に配置することができる。
【００５３】
また、孔２Ａは、第１の実施形態と同様に、はんだボールの加熱及び冷却の際に、溶融したはんだを膜７４Ｂが撥くことで形成することができる。
【００５４】
なお、第１の実施形態の膜７Ｂや第２の実施形態の膜７４Ｂに代えて、はんだボールの加熱温度で分解又は蒸発する物質を設けてもよい。この場合、はんだボールの加熱及び冷却の際に、この物質が気化して孔２Ａを形成することができる。この物質は冷却後に気化したままでもよく、固化していてもよい。
【００５５】
（第３の実施形態）
第３の実施形態は、ＦＯＷＬＰを含む電子機器に関する。図８は、第３の実施形態に係る電子機器を示す断面図である。
【００５６】
図８に示すように、第３の実施形態に係る電子機器２００は、実装基板８０と、実装基板８０に実装されたＦＯＷＬＰ１００とを有する。
【００５７】
実装基板８０は、コア層８１と、コア層８１のＦＯＷＬＰ１００側の面に設けられた配線層８２と、コア層８１のＦＯＷＬＰ１００とは反対側の面に設けられた配線層８３とを有する。配線層８２のＦＯＷＬＰ１００と対向する面に導通パッド８４及びダミーパッド８５が設けられている。導通パッド８４は導通パッド３と対向するように配置され、はんだバンプ１を介して導通パッド３に接合されている。ダミーパッド８５は犠牲パッド４と対向するように配置され、犠牲はんだバンプ２を介して犠牲パッド４に接合されている。また、配線層８３のＦＯＷＬＰ１００とは反対側の面に外部パッド８７が設けられている。
【００５８】
実装基板８０は、コア層８１、配線層８２及び配線層８３の内部に形成された配線８６を含む。導通パッド８４及び外部パッド８７は配線８６の一部であり、導通パッド８４は外部パッド８７に電気的に接続されている。一方、ダミーパッド８５は配線８６から電気的に絶縁されている。つまり、ダミーパッド８５は導通パッド８４及び外部パッド８７から電気的に絶縁されている。
【００５９】
このように構成された電子機器２００では、実装基板８０とＦＯＷＬＰ１００との間で熱膨張係数が相違している。このため、電子部品１２の動作に伴って熱が発生すると、はんだバンプ１及び犠牲はんだバンプ２に熱応力が生じる。この熱応力は、特にＦＯＷＬＰ１００の４隅に集中しやすい。本実施形態では、この４隅に犠牲領域２Ｒが設けられ、犠牲領域２Ｒには犠牲はんだバンプ２が配置されているため、ＦＯＷＬＰ１００と実装基板との間の導通に用いられるはんだバンプ１に作用する熱応力を緩和することができる。
【００６０】
また、犠牲はんだバンプ２に作用する熱応力が過剰になると、絶縁膜２３にクラックが発生する前に犠牲はんだバンプ２内の孔２Ａの間にクラックが発生する。従って、絶縁膜２３でのクラックの発生を抑制し、このクラックの伝搬に伴う導通パッド３及びはんだバンプ１の破壊を抑制することができる。従って、優れた接合信頼性を得ることができる。
【００６１】
ＦＯＷＬＰ１００は、例えば次の方法により実装基板８０に実装することができる。この方法では、まず、導通パッド８４及びダミーパッド８５の上面の脱脂処理を行い、導通パッド８４及びダミーパッド８５の上面にフラックス及び予備はんだを塗布する。次いで、マウンタを用いて、はんだバンプ１が導通パッド８４に接し、犠牲はんだバンプ２がダミーパッド８５に接するようにして、ＦＯＷＬＰ１００を実装基板８０上に搭載する。その後、内部の温度が２６０℃のはんだリフロー炉への装入及びはんだリフロー炉からの排出を行うことで、はんだ接合を行う。続いて、例えばイソプロピルアルコールを用いてフラックスを洗浄する。
【００６２】
このようにして、ＦＯＷＬＰ１００を実装基板８０に実装し、電子機器２００を得ることができる。
【００６３】
なお、ＦＯＷＬＰ１００として、第２の実施形態に係るＦＯＷＬＰが用いられてもよい。
【００６４】
本発明者らが第３の実施形態に倣って電子機器を製造し、熱衝撃試験を行ったところ、次のように、良好な結果が得られた。熱衝撃試験では、前処理を行い、その後に熱衝撃処理を行い、はんだバンプ１を含む電流経路の前処理前の抵抗値及び熱衝撃処理後の抵抗値を測定した。前処理では、１２５℃の温度で２４時間の乾燥を行い、次に、３０℃の温度、６０％の相対湿度で１９２時間の吸湿処理を行い、次に、２６０℃で１分間の赤外線リフローを行うサイクルを、３サイクル行った。熱衝撃処理では、−６５℃の温度に５分間保持し、次に、１５０℃の温度に５分間保持するサイクルを１０００サイクル行った。この結果、熱衝撃処理後の抵抗値は、前処理前の抵抗値の１０％以内に収まっていた。このことは、はんだバンプ１を含む電流経路の断線がほとんど生じていないことを示す。
【００６５】
本発明者らは、犠牲パッド４に代えて、貫通孔を含まない犠牲パッド７４を用い、犠牲はんだバンプ２に代えて、孔を含まないはんだバンプを用いた構造の参考例についても同様の熱衝撃試験を行った。この結果、この参考例では、犠牲パッド７４近傍のはんだバンプ１や導通パッド３に断線が生じていた。この断線は、犠牲パッド７４上の孔を含まないはんだバンプが優先的に破壊せず、過剰な熱応力がはんだバンプ１や導通パッド３に作用したためであると考えられる。
【００６６】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、第３の実施形態と同様に、ＦＯＷＬＰを含む電子機器に関する。第４の実施形態は、犠牲はんだバンプの構成の点で第３の実施形態と相違する。図９は、第４の実施形態における犠牲はんだバンプ及びその近傍を示す断面図である。
【００６７】
図９に示すように、第４の実施形態では、第３の実施形態に含まれる犠牲パッド４に代えて犠牲パッド７４が含まれる。また、犠牲はんだバンプ２の犠牲パッド４と接する面に孔２Ａが形成されておらず、ダミーパッド８５に接する面に複数の孔２Ｃが形成されている。孔２Ｃの配置は貫通孔４Ａ及び孔２Ａの配置と同様である（図３参照）。つまり、孔２Ｃは、例えば正三角格子状に規則的に配列している。犠牲はんだバンプ２のダミーパッド８５に接する面の面積に対する、孔２Ｃの犠牲はんだバンプ２のダミーパッド８５に接する面における総開口面積の割合は３５％〜７０％であることが好ましい。ダミーパッド８５は第３のパッドの一例である。
【００６８】
他の構成は第３の実施形態と同様である。
【００６９】
このような第４の実施形態では、犠牲はんだバンプ２に作用する熱応力が過剰になると、絶縁膜２３にクラックが発生する前に犠牲はんだバンプ２内の孔２Ｃの間にクラックが発生する。従って、絶縁膜２３でのクラックの発生を抑制し、このクラックの伝搬に伴う導通パッド３及びはんだバンプ１の破壊を抑制することができる。従って、第３の実施形態と同様に、優れた接合信頼性を得ることができる。
【００７０】
孔２Ｂは、第１の実施形態又は第２の実施形態における孔２Ａの形成方法と同様の方法で形成することができる。
【００７１】
なお、第４の実施形態において、犠牲はんだバンプ２に、孔２Ｂに加えて、複数の孔２Ａが形成されていてもよい。
【００７２】
なお、犠牲はんだバンプに形成される複数の孔の配列は上記の正三角格子状に限定されない。図１０は、犠牲パッドに形成される複数の貫通孔の配列の例を示す平面図である。例えば、図１０に示すように、犠牲パッド４に形成される複数の貫通孔４Ａが正方形状に配列し、犠牲はんだバンプに形成される複数の孔が正方形状に配列していてもよい。
【００７３】
また、犠牲はんだバンプに形成される複数の孔の配列は必ずしも規則的である必要はないが、破壊されやすさの偏りが小さいことが好ましい。このため、例えば孔の個数密度及び面積密度のばらつきが小さいことが好ましい。例えば、孔が配列する面内で、面積が犠牲はんだバンプの面積の１／１０の円形領域を複数任意に選択したとき、複数のこれら円形領域の間で、孔の個数密度のばらつき及び面積密度のばらつきが１０％以内であることが好ましい。例えば、犠牲はんだバンプの孔が配列する面の直径が４００μｍで、面積が約１２５６６４μｍ２である場合、この面内で面積が１２５５６．４μｍ２の円形領域を任意に複数選択したとき、複数のこれら円形領域の間で、孔の個数密度のばらつき及び面積密度のばらつきが１０％以内であることが好ましい。
【００７４】
また、犠牲パッドの平面形状は円形に限定されず、楕円形又は多角形でもよく、スリット状に犠牲パッドが形成されていてもよい。多角形の例として、正方形、長方形、六角形及び八角形が挙げられる。また、複数の犠牲パッドの間で平面形状が相違していてもよい。例えば、１つの犠牲パッドの平面形状が円形で、他の１つの犠牲パッドの平面形状が楕円形であってもよい。
【００７５】
導通パッド及び犠牲パッドの材料は実施形態に記載のものに限定されない。導通パッド及び犠牲パッドの材料の例として、銅、アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、タンタル、スズ及びクロム等が挙げられる。これらの合金が用いられてもよい。また、これらの膜が複数積層されていてもよい。
【００７６】
はんだの材料は特に限定されない。はんだの材料の例として、Ｓｎ−Ａｇ合金、Ｓｎ−Ｐｂ合金、Ｓｎ−Ａｇ−Ｃｕ、Ｓｎ−Ａｇ−Ｂｉ、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ合金、Ｓｎ−Ａｇ−Ｃｕ−Ｎｉ−Ｇｅ合金、Ｓｎ−Ｂｉ合金、Ｓｎ−Ｂｉ−Ａｇ合金及びＳｎ−Ｂｉ−Ｃｕ等が挙げられる。はんだがＣｕ粒子若しくは樹脂粒子又はこれらの両方を含有していてもよい。はんだに、Ｃｕ粒子若しくは樹脂粒子又はこれらの両方を含有させることで、例えばはんだバンプの高さを制御したり、応力を緩和したりすることができる。
【００７７】
以下、本開示の諸態様を付記としてまとめて記載する。
【００７８】
（付記１）
再配線層と、
前記再配線層の第１の面に設けられ、前記再配線層に接続された電子部品と、
前記再配線層の前記第１の面とは反対側の第２の面に設けられ、前記電子部品に電気的に接続された第１のパッドと、
前記第２の面に設けられ、前記電子部品から電気的に絶縁された第２のパッドと、
前記第１のパッド上に設けられた第１のバンプと、
前記第２のパッド上に設けられた第２のバンプと、
を有し、
前記第２のバンプの前記第２のパッドと接する面に複数の孔が形成されていることを特徴とするパッケージ基板。
（付記２）
前記複数の孔は、前記第２のバンプの前記面に規則的に配列していることを特徴とする付記１に記載のパッケージ基板。
（付記３）
前記複数の孔が配列する面内で、面積が前記第２のバンプの面積の１／１０の円形領域を複数任意に選択したとき、複数の前記円形領域の間で、前記孔の個数密度のばらつき及び前記孔の面積密度のばらつきが１０％以内であることを特徴とする付記１又は２に記載のパッケージ基板。
（付記４）
前記第２のバンプの前記第２のパッドと接する面の面積に対する、前記孔の前記第２のバンプの前記第２のパッドと接する面における総開口面積の割合は３５％以上７０％以下であることを特徴とする付記１乃至３のいずれか１項に記載のパッケージ基板。
（付記５）
前記第１のバンプ及び前記第２のバンプは、はんだバンプであることを特徴とする付記１乃至４のいずれか１項に記載のパッケージ基板。
（付記６）
前記第２のパッドに、前記複数の孔と繋がる複数の貫通孔が形成されており、
前記貫通孔の内側面にはんだを撥く膜を有することを特徴とする付記５に記載のパッケージ基板。
（付記７）
前記第２のパッド上で前記孔の内側にはんだを撥く膜を有することを特徴とする付記５に記載のパッケージ基板。
（付記８）
付記１乃至７のいずれか１項に記載のパッケージ基板と、
前記パッケージ基板が実装された実装基板と、
を有することを特徴とする電子機器。
（付記９）
パッケージ基板と、
前記パッケージ基板が実装された実装基板と、
を有し、
前記パッケージ基板は、
再配線層と、
前記再配線層の第１の面に設けられ、前記再配線層に接続された電子部品と、
前記再配線層の前記第１の面とは反対側の第２の面に設けられ、前記電子部品に電気的に接続された第１のパッドと、
前記第２の面に設けられ、前記電子部品から電気的に絶縁された第２のパッドと、
前記第１のパッド上に設けられた第１のバンプと、
前記第２のパッド上に設けられた第２のバンプと、
を有し、
前記実装基板は、前記第２のバンプが接合された第３のパッドを有し、
前記第２のバンプの前記第３のパッドと接する面に複数の孔が形成されていることを特徴とする電子機器。
【符号の説明】
【００７９】
１：はんだバンプ
２：犠牲はんだバンプ
２Ａ、２Ｂ、２Ｃ：孔
３：導通パッド
４、７４：犠牲パッド
４Ａ：貫通孔
４Ｂ、７４Ｂ：膜
１０：基板
２０：再配線層
８０：実装基板
１００：パッケージ基板
２００：電子機器
【図１】
2020088105.tif 000003
【図２】
2020088105.tif 000004
【図３】
2020088105.tif 000005
【図４】
2020088105.tif 000006
【図５Ａ】
2020088105.tif 000007
【図５Ｂ】
2020088105.tif 000008
【図５Ｃ】
2020088105.tif 000009
【図５Ｄ】
2020088105.tif 000010
【図５Ｅ】
2020088105.tif 000011
【図５Ｆ】
2020088105.tif 000012
【図５Ｇ】
2020088105.tif 000013
【図５Ｈ】
2020088105.tif 000014
【図５Ｉ】
2020088105.tif 000015
【図５Ｊ】
2020088105.tif 000016
【図５Ｋ】
2020088105.tif 000017
【図５Ｌ】
2020088105.tif 000018
【図５Ｍ】
2020088105.tif 000019
【図５Ｎ】
2020088105.tif 000020
【図５Ｏ】
2020088105.tif 000021
【図５Ｐ】
2020088105.tif 000022
【図５Ｑ】
2020088105.tif 000023
【図５Ｒ】
2020088105.tif 000024
【図６Ａ】
2020088105.tif 000025
【図６Ｂ】
2020088105.tif 000026
【図６Ｃ】
2020088105.tif 000027
【図６Ｄ】
2020088105.tif 000028
【図６Ｅ】
2020088105.tif 000029
【図６Ｆ】
2020088105.tif 000030
【図７】
2020088105.tif 000031
【図８】
2020088105.tif 000032
【図９】
2020088105.tif 000033
【図１０】
2020088105.tif 000034