(57)【要約】【課題】逆起電圧のクランプ時に、少ないツェナー電流によってスイッチング素子をオン状態に遷移させることができる半導体装置を提供する。【解決手段】スイッチング素子３のオン状態からオフ状態への遷移に伴って誘導性負荷２に逆起電圧が発生した際に、スイッチング素子３のドレインとゲートとの間に接続されたツェナーダイオードＺＤ１からのツェナー電流Ｉｃによってスイッチング素子３をオン状態に遷移させる半導体装置であって、スイッチング素子３のオフ駆動時にゲートから電荷を放電する放電抵抗（抵抗Ｒ２、Ｒ３の並列回路）と、ツェナー電流Ｉｃを検出する検出部として機能すると共に、ツェナー電流Ｉｃをゲートに供給する供給部として機能する検出回路５と、ツェナー電流Ｉｃが検出されている間は、放電抵抗の抵抗値を高い値（抵抗Ｒ２）に切り替える切替部として機能する切替回路６とを備えている。【選択図】図１
2020113815.tif 000002
【特許請求の範囲】
【請求項１】
２つの主電極と制御端子を備えたスイッチング素子をオンオフ駆動することにより、誘導性負荷に流れる電流を制御し、前記スイッチング素子のオフ駆動に伴って前記誘導性負荷に逆起電圧が発生した際に、前記スイッチング素子の一方の前記主電極と前記制御端子との間に接続されたツェナーダイオードからのツェナー電流によって前記スイッチング素子をオン駆動させる半導体装置であって、
前記スイッチング素子のオフ駆動時に前記制御端子から電荷を放電する放電抵抗と、
前記ツェナー電流を検出する検出部と、
前記ツェナー電流を前記制御端子に供給する供給部と、
前記検出部によって前記ツェナー電流が検出されている間は、前記放電抵抗の抵抗値を高い値に切り替える切替部と、を具備することを特徴とする半導体装置。
【請求項２】
前記放電抵抗は、前記検出部から供給される前記ツェナー電流によって前記制御端子に前記スイッチング素子の閾値電圧よりも高い電圧を発生させる第１放電抵抗と、抵抗値が前記第１放電抵抗よりも低い第２放電抵抗とが並列に接続され、
前記切替部は、前記検出部によって前記ツェナー電流を検出されると、前記第２放電抵抗と直列に接続されたスイッチ素子を解放することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記ツェナーダイオードが同一チップあるいは同一パッケージ内に実装されていることを特徴とする請求項１又は２記載の半導体装置。
【請求項４】
前記スイッチング素子が同一チップあるいは同一パッケージ内に実装されていることを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誘導性負荷に流れる電流を制御するスイッチング素子を駆動する半導体装置に関する。
【背景技術】
【０００２】
誘導性負荷に流れる電流を制御するスイッチング素子を駆動する半導体装置は、誘導性負荷に発生する逆起電圧を所定の電圧でクランプすることで、逆起電圧からスイッチング素子を保護するダイナミッククランプ機能を備えている（例えば、特許文献１、２参照）。
【０００３】
特許文献１、２では、スイッチング素子の制御端子と一方の主電極との間にツェナーダイオードを接続することで、スイッチング素子のターンオフ時に発生する逆起電圧を所定の電圧でクランプすると共に、ツェナー電流によってスイッチング素子をオン状態に遷移させ、誘導性負荷から放出される電荷をスイッチング素子を介して放出させている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−２６１０２０号公報
【特許文献２】特開２０１７−１５８１０６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、スイッチング素子のターンオフ時に制御端子から電荷を放電する放電抵抗は、スイッチング損失を小さくするために低い値に設定されている。従って、ツェナー電流によってスイッチング素子をオン状態に遷移させるためには、ツェナーダイオードに多くの電流を流す必要があり、損失やサイズも無視できないという問題点があった。
【０００６】
本発明の目的は、従来技術の上記問題を解決し、逆起電圧のクランプ時に、少ないツェナー電流によってスイッチング素子をオン状態に遷移させることができる半導体装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の半導体装置は、２つの主電極と制御端子を備えたスイッチング素子をオンオフ駆動することにより、誘導性負荷に流れる電流を制御し、前記スイッチング素子のオフ駆動に伴って前記誘導性負荷に逆起電圧が発生した際に、前記スイッチング素子の一方の前記主電極と前記制御端子との間に接続されたツェナーダイオードからのツェナー電流によって前記スイッチング素子をオン駆動させる半導体装置であって、前記スイッチング素子のオフ駆動時に前記制御端子から電荷を放電する放電抵抗と、前記ツェナー電流を検出する検出部と、前記ツェナー電流を前記制御端子に供給する供給部と、前記検出部によって前記ツェナー電流が検出されている間は、前記放電抵抗の抵抗値を高い値に切り替える切替部と、を具備することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、逆起電圧のクランプ時に、放電抵抗の抵抗値を高い値に切り替えられるため、少ないツェナー電流によってスイッチング素子をオン状態に遷移させることができ、ツェナーダイオードでの損失を低減させることができると共に、ツェナーダイオードのサイズも小さくすることができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】本発明に係るの実施の形態の半導体装置の構成例を示す回路図である。
【図２】図１に示す検出回路及び切替回路の構成例を示す回路図である。
【図３】図２に示す半導体装置１における各部の信号波形及び動作波形を示す波形図である。
【発明を実施するための形態】
【００１０】
以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施の形態において、同様の機能を示す構成には、同一の符号を付して適宜説明を省略する。
【００１１】
本実施の形態の半導体装置１は、図１を参照すると、スイッチング素子３をオンオフ駆動することで、コイル等の誘導性負荷２に流れる電流を制御する負荷駆動装置である。
【００１２】
スイッチング素子３は、２つの主電極である第１端子及び第２端子と制御端子を備えた３端子素子である。本実施の形態では、スイッチング素子３をＮ型ＭＯＳＦＥＴとして例示し、電流入力端子である第１端子をドレイン、電流出力端子である第２端子をソース、制御端子をゲートとして以下説明する。
【００１３】
スイッチング素子３は、ゲート−ソース間電圧（以下、ゲート電圧Ｖｇｓと称す）が閾値電圧Ｖｔｈ以上になると、オン状態となり、ドレイン−ソース間が低抵抗となる。これにより、スイッチング素子３のドレイン−ソース間に主電流が流れる。スイッチング素子３は、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈより低いと、オフ状態となる。これにより、スイッチング素子３のドレイン−ソース間は実質的に開放状態となる。
【００１４】
スイッチング素子３は、ドレインが誘導性負荷２の一端に接続され、ソースが基準電位ＧＮＤに接地されている。そして、誘導性負荷２の他端は、電位が電源電位ＶＣＣに設定された電源に接続されている。すなわち、誘導性負荷２とスイッチング素子３とは、電源電位ＶＣＣと基準電位ＧＮＤとの間に直列に接続されている。
【００１５】
半導体装置１は、スイッチング素子３のゲートに接続されたドライブ端子Ｄと、スイッチング素子３のソースに接続されたＧＮＤ端子Ｇと、スイッチング素子３のドレインにクランプ回路４を介して接続されたクランプ端子Ｃとを備えている。
【００１６】
クランプ回路４は、スイッチング素子３のドレイン−ソース間電圧Ｖｄｓを所定のクランプ電圧以下にクランプするための回路である。クランプ回路４は、カソードをスイッチング素子３のドレイン側にして接続されたツェナーダイオードＺＤ１と、カソードをクランプ端子Ｃ側にして接続されたダイオードＤ１とを備えている。ツェナーダイオードＺＤ１のツェナー電圧（降伏電圧）Ｖｚがクランプ電圧（正確には、ツェナー電圧Ｖｚ＋ゲート電圧Ｖｇｓ＋ダイオードＤ１順方向電圧Ｖｆ＋検出回路５の検出電圧）となる。ツェナー電圧Ｖｚは、電源電位ＶＣＣよりも大きく、スイッチング素子３のＶｄｓ間素子耐圧よりも小さい値に設定されている。
【００１７】
また、半導体装置１は、インバータ１１と、ハイサイドスイッチ素子１２と、第１ローサイドスイッチ素子１３と、第２ローサイドスイッチ素子１４と、切替スイッチ素子１５と、抵抗Ｒ１〜Ｒ４と、検出回路５と、切替回路６とを備えている。
【００１８】
インバータ１１は、スイッチング素子３の駆動信号であるＰＷＭ信号を論理反転して出力する。
【００１９】
ハイサイドスイッチ素子１２は、ＰＭＯＳトランジスタで、第１ローサイドスイッチ素子１３及び第２ローサイドスイッチ素子１４は、ＮＭＯＳトランジスタでそれぞれ構成されている。ハイサイドスイッチ素子１２及び第１ローサイドスイッチ素子１３のゲートには、インバータ１１の出力が入力され、第２ローサイドスイッチ素子１４のゲートには、インバータ１１の出力が切替スイッチ素子１５を介して入力される。
【００２０】
ハイサイドスイッチ素子１２のソースは、バイアス電圧ＲＥＧに接続され、ハイサイドスイッチ素子１２のドレインは、抵抗Ｒ１を介してドライブ端子Ｄに接続されている。抵抗Ｒ１は、スイッチング素子３のゲート・ソース間容量に電荷を充電する充電抵抗として機能する。
【００２１】
第１ローサイドスイッチ素子１３のドレインは、抵抗Ｒ２を介してドライブ端子Ｄに接続され、第１ローサイドスイッチ素子１３のソースは、基準電位ＧＮＤに接地されている。抵抗Ｒ２は、クランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃによってドライブ端子Ｄの電圧、すなわちスイッチング素子３のゲート電圧Ｖｇｓを閾値電圧Ｖｔｈ以上に保持するためのバイアス抵抗である。
【００２２】
第２ローサイドスイッチ素子１４のドレインは、抵抗Ｒ３を介してドライブ端子Ｄに接続され、第２ローサイドスイッチ素子１４のソースは、基準電位ＧＮＤに接地されている。抵抗Ｒ３は、スイッチング素子３のゲート・ソース間容量から電荷を放電する放電抵抗として機能する。
【００２３】
ドライブ端子Ｄは、抵抗Ｒ４を介して基準電位ＧＮＤに接地されている。抵抗Ｒ４は、停止時の誤動作を防止するために挿入され、その抵抗値は、スイッチング動作への影響をほとんど無視できる程度の大きい値に設定されている。そして、抵抗Ｒ２の抵抗値は、抵抗Ｒ４に比べて十分に小さい値に設定され、抵抗Ｒ１及び抵抗Ｒ３の抵抗値は、抵抗Ｒ２に比べて十分に小さい値に設定されている（Ｒ４＞＞Ｒ２＞＞Ｒ１、Ｒ３）。
【００２４】
検出回路５は、クランプ回路４によるクランプ、すなわちクランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃの検出を通知するクランプ検出信号Ｖａを切替回路６に出力する。また、検出回路５は、クランプ端子Ｃから流入するツェナー電流Ｉｃをドライブ端子Ｄに供給するツェナー電流供給部としても機能する。
【００２５】
例えば、検出回路５は、図２に示すように、Ｐ型トランジスタ５１と、抵抗Ｒ５〜Ｒ７とで構成することができる。Ｐ型トランジスタ５１は、エミッタがクランプ端子Ｃと抵抗Ｒ５を介してドライブ端子Ｄとに、ベースが抵抗Ｒ６を介してドライブ端子Ｄにそれぞれ接続され、コレクタが抵抗Ｒ７を介して基準電位ＧＮＤに接地されている。そして、Ｐ型トランジスタ５１のコレクタと抵抗Ｒ７との接続点の電圧がクランプ検出信号Ｖａとして切替回路６に出力される。この場合、クランプ検出信号Ｖａは、ツェナー電流Ｉｃの未検出でローレベルＬとなり、ツェナー電流Ｉｃの検出でハイレベルＨとなる。
【００２６】
抵抗Ｒ５の抵抗値は、抵抗Ｒ７に比べて十分に小さい値に設定されている。これにより、クランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃの大部分がドライブ端子Ｄ、すなわちスイッチング素子３のゲートに供給されることになる。
【００２７】
切替回路６は、検出回路５からクランプ検出信号Ｖａによってクランプ回路４によるクランプ、すなわちクランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃの検出が通知されると、切替スイッチ素子１５を切り換えて第２ローサイドスイッチ素子１４をターンオフさせる切替信号Ｖｂを出力する。
【００２８】
例えば、切替回路６は、図２に示すように、Ｎ型トランジスタ６１と、抵抗Ｒ８〜Ｒ９と、インバータ６２とで構成することができる。Ｎ型トランジスタ６１は、ベースが抵抗Ｒ８を介して検出回路５におけるＰ型トランジスタ５１のコレクタと抵抗Ｒ７との接続点に、コレクタがインバータ６２の入力端子と抵抗Ｒ８を介してバイアス電圧ＲＥＧとにそれぞれ接続され、エミッタが基準電位ＧＮＤに接地されている。そして、インバータ６２の出力が切替信号Ｖｂとして切替スイッチ素子１５に出力される。この場合、切替信号Ｖｂは、クランプ検出信号ＶａがローレベルＬでローレベルＬとなり、クランプ検出信号ＶａがハイレベルＨでハイレベルＨとなる。
【００２９】
切替スイッチ素子１５は、例えば、Ｐ型ＭＯＳＦＥＴで構成され、クランプ検出信号ＶａがローレベルＬでインバータ１１の出力端子と第２ローサイドスイッチ素子１４のゲートとを接続し、クランプ検出信号ＶａがハイレベルＨでインバータ１１の出力端子と第２ローサイドスイッチ素子１４のゲートとを解放する。
【００３０】
次に、半導体装置１におけるクランプ時の動作について図３を参照して詳細に説明する。
図３は、図２に示す半導体装置１における各部の信号波形及び動作波形であり、上から、インバータ１１に入力されるＰＷＭ信号、スイッチング素子３のゲート電圧Ｖｇｓ、スイッチング素子３のドレイン−ソース間電圧Ｖｄｓ、クランプ回路４（ツェナーダイオードＺＤ１）のツェナー電流Ｉｃ、検出回路５から出力されるクランプ検出信号Ｖａ、切替回路６から出力される切替信号Ｖｂ、第２ローサイドスイッチ素子１４のゲート電圧Ｖｃ、スイッチング素子３のゲート（ドライブ端子Ｄ）と基準電位ＧＮＤとの間の放電抵抗の抵抗値Ｒｓをそれぞれ示している。
【００３１】
初期状態では、スイッチング素子３のドレイン−ソース間電圧Ｖｄｓは、電源電位ＶＣＣであり、ハイサイドスイッチ素子１２がオフ、第１ローサイドスイッチ素子１３、第２ローサイドスイッチ素子１４及び切替スイッチ素子１５がオンである。従って、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ３、Ｒ４を並列に接続した値となる。
【００３２】
時刻ｔ１でＰＷＭ信号がローレベルＬからハイレベルＨに遷移すると、ハイサイドスイッチ素子１２がターンオンすると共に、第１ローサイドスイッチ素子１３及び第２ローサイドスイッチ素子１４がターンオフする。これにより、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ４の抵抗値に切り換わり、抵抗Ｒ１（充電抵抗）を経由してスイッチング素子３のゲートに充電が開始される。
【００３３】
そして、スイッチング素子３は、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈに到達するとドレイン電流が流れ始め、時刻ｔ２〜ｔ３のミラー期間を経て完全にオン状態となり、ドレイン−ソース間が低抵抗となるため、ドレイン−ソース間電圧Ｖｄｓがほぼ０Ｖに遷移する。
【００３４】
時刻ｔ４でＰＷＭ信号がハイレベルＨからローレベルＬに遷移すると、ハイサイドスイッチ素子１２がターンオフすると共に、第１ローサイドスイッチ素子１３及び第２ローサイドスイッチ素子１４がターンオンする。これにより、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ３、Ｒ４を並列に接続した値に切り換わり、スイッチング素子３のゲートからの放電が開始されて、スイッチング素子３は、時刻ｔ５〜ｔ６のミラー期間を経てオン状態からオフ状態に遷移する。
【００３５】
スイッチング素子３がオフ状態に遷移することで、誘導性負荷２を流れていたドレイン電流が急激に遮断され、誘導性負荷２の両端には逆起電圧（サージ）が発生する。これにより、ドレイン−ソース間電圧Ｖｄｓは、電源電位ＶＣＣを越えて急激に上昇する。
【００３６】
そして、時刻ｔ７でドレイン−ソース間電圧Ｖｄｓがクランプ電圧であるツェナーダイオードＺＤ１のツェナー電圧Ｖｚに到達すると、クランプ回路４からクランプ端子Ｃにツェナー電流Ｉｃが流入する。
【００３７】
すると、検出回路５は、クランプ回路４によるクランプ、すなわちクランプ回路４からクランプ端子Ｃに流入するツェナー電流Ｉｃを検出し、クランプ検出信号ＶａをローレベルＬからハイレベルＨに遷移させる。
【００３８】
クランプ検出信号ＶａがハイレベルＨに遷移すると、切替回路６は、切替信号ＶｂをローレベルＬからハイレベルＨに遷移させ、切替スイッチ素子１５をターンオフさせる。これにより、第２ローサイドスイッチ素子１４のゲート電圧ＶｃはハイレベルＨからローレベルＬに遷移され、第２ローサイドスイッチ素子１４がターンオフされることで、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ４を並列に接続した値に切り換わる。
【００３９】
抵抗Ｒ２の抵抗値は、検出回路５からスイッチング素子３のゲートに供給されるツェナー電流Ｉｃによって、閾値電圧Ｖｔｈ以上のゲート電圧Ｖｇｓが発生する値に設定されている。そして、抵抗Ｒ２、Ｒ４の並列合成抵抗の抵抗値も同様に、検出回路５からスイッチング素子３のゲートに供給されるツェナー電流Ｉｃによって、閾値電圧Ｖｔｈ以上のゲート電圧Ｖｇｓが発生する値に設定されている。これにより、スイッチング素子３は、検出回路５からのツェナー電流Ｉｃによって、ターンオンされ、誘導性負荷２から放出される電荷はスイッチング素子３のドレイン電流として放出される。
【００４０】
誘導性負荷２からの電荷の放出によって、時刻ｔ８でドレイン−ソース間電圧Ｖｄｓがクランプ電圧であるツェナーダイオードＺＤ１のツェナー電圧Ｖｚを下回ると、クランプ回路４からクランプ端子Ｃへのツェナー電流Ｉｃの流入が停止される。
【００４１】
すると、検出回路５は、クランプ検出信号ＶａをハイレベルＨからローレベルＬに遷移させ、切替回路６は、切替信号ＶｂをハイレベルＨからローレベルＬに遷移させる。これにより、切替スイッチ素子１５がターンオン、第２ローサイドスイッチ素子１４がターンオンされ、放電抵抗の抵抗値Ｒｓは、抵抗Ｒ２、Ｒ３、Ｒ４を並列に接続した値に切り換わって、初期状態に遷移する。
【００４２】
なお、本実施の形態では、半導体装置１の各構成を個別の部品として説明してきたが、これらが集積回路化されたＩＣとして構成しても良い。また、クランプ回路４を半導体装置１と同一チップあるいは同一パッケージ内に実装しても良い。さらに、スイッチング素子３も半導体装置１と同一チップあるいは同一パッケージ内に実装しても良い。
【００４３】
以上説明したように、本実施の形態によれば、２つの主電極（ドレイン・ソース）と制御端子（ゲート）を備えたスイッチング素子３をオンオフ駆動することにより、誘導性負荷２に流れる電流を制御し、スイッチング素子３のオン状態からオフ状態への遷移に伴って誘導性負荷２に逆起電圧が発生した際に、スイッチング素子３のドレインとゲートとの間に接続されたツェナーダイオードＺＤ１からのツェナー電流Ｉｃによってスイッチング素子３をオン状態に遷移させる半導体装置であって、スイッチング素子３のオフ駆動時にゲートから電荷を放電する放電抵抗（抵抗Ｒ２、Ｒ３の並列回路）と、ツェナー電流Ｉｃを検出する検出部として機能すると共に、ツェナー電流Ｉｃをゲートに供給する供給部として機能する検出回路５と、検出回路５によってツェナー電流Ｉｃが検出されている間は、放電抵抗の抵抗値を高い値（抵抗Ｒ２）に切り替える切替部として機能する切替回路６とを備えている。
この構成により、逆起電圧のクランプ時に、放電抵抗の抵抗値を高い値（抵抗Ｒ２）に切り替えられるため、少ないツェナー電流Ｉｃによってスイッチング素子３をオン状態に遷移させることができ、ツェナーダイオードＺＤ１での損失を低減させることができると共に、ツェナーダイオードＺＤ１のサイズも小さくすることができる。
【００４４】
さらに、本実施の形態において、放電抵抗は、検出回路５から供給されるツェナー電流Ｉｃによってゲートにスイッチング素子３の閾値電圧よりも高い電圧を発生させる第１放電抵抗（抵抗Ｒ２）と、抵抗値が第１放電抵抗（抵抗Ｒ２）よりも低い第２放電抵抗（抵抗Ｒ３）とが並列に接続され、切替回路６は、検出回路５によってツェナー電流Ｉｃを検出されると、第２放電抵抗（抵抗Ｒ３）に直列に接続されたスイッチ素子（第２ローサイドスイッチ素子１４）を解放する。
【００４５】
さらに、本実施の形態において、ツェナーダイオードＺＤ１が同一チップあるいは同一パッケージ内に実装されていても良い。
この構成により、ツェナーダイオードＺＤ１に多くの電流を流す必要がないため、ツェナーダイオードＺＤ１での損失やサイズの条件が緩和され、ツェナーダイオードＺＤ１を半導体装置１と同一チップあるいは同一パッケージ内に簡単に実装することができる。
【００４６】
さらに、本実施の形態において、スイッチング素子３が同一チップあるいは同一パッケージ内に実装されていても良い。
【００４７】
以上、本発明を具体的な実施形態で説明したが、上記実施形態は一例であって、本発明の趣旨を逸脱しない範囲で変更して実施できることは言うまでもない。
【符号の説明】
【００４８】
１  半導体装置
２  誘導性負荷
３  スイッチング素子
４  クランプ回路
５  検出回路
６  切替回路
１１  インバータ
１２  ハイサイドスイッチ素子
１３  第１ローサイドスイッチ素子
１４  第２ローサイドスイッチ素子
１５  切替スイッチ素子
５１  Ｐ型トランジスタ
６１  Ｎ型トランジスタ
６２  インバータ
Ｃ  クランプ端子
Ｄ  ドライブ端子
Ｄ１  ダイオード
Ｇ  ＧＮＤ端子
Ｉｃ  ツェナー電流
Ｒ１〜Ｒ９  抵抗
ＺＤ１  ツェナーダイオード
【図１】
2020113815.tif 000003
【図２】
2020113815.tif 000004
【図３】
2020113815.tif 000005