(57)【要約】【課題】スイッチング電源において、特性劣化を検知して制御特性を調整することにより寿命を延ばす技術を提供する。【解決手段】ＰＷＭ信号に応じたスイッチング動作により入力電圧から出力電圧を生成するためにＰＷＭ信号をフィードバック制御するデジタル電源回路は、制御値に応じてＰＷＭ信号を出力するＰＷＭ信号発生部と、フィルタ係数に基づく演算をすることにより出力電圧に応じた制御値を生成するデジタルフィルタと、制御値に変化を加えることにより、ＰＷＭ信号発生部が出力するＰＷＭ信号に測定用信号を重畳させる測定用信号発生部と、測定用信号が重畳されたＰＷＭ信号に応じて生成された出力電圧の周波数特性を求める離散フーリエ変換部と、安定性の低下に関連する所定の条件を周波数特性が満たす場合にフィルタ係数を変化させる補正部とを含む。【選択図】図１
2020205691.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号に応じたスイッチング動作により入力電圧から出力電圧を生成するために前記ＰＷＭ信号をフィードバック制御するデジタル電源回路であって、
制御値に応じて前記ＰＷＭ信号を出力するＰＷＭ信号発生部と、
フィルタ係数に基づく演算をすることにより前記出力電圧に応じた前記制御値を生成するデジタルフィルタと、
前記制御値に変化を加えることにより、前記ＰＷＭ信号発生部が出力する前記ＰＷＭ信号に測定用信号を重畳させる測定用信号発生部と、
前記測定用信号が重畳された前記ＰＷＭ信号に応じて生成された前記出力電圧の周波数特性を求める離散フーリエ変換部と、
安定性の低下に関連する所定の条件を前記周波数特性が満たす場合に前記フィルタ係数を変化させる補正部と
を含むデジタル電源回路。
【請求項２】
前記所定の条件は、前記周波数特性が示す位相余裕が所定の閾値以下であるという条件である請求項１記載のデジタル電源回路。
【請求項３】
前記デジタルフィルタはＰＩＤフィルタである請求項１又は２記載のデジタル電源回路。
【請求項４】
前記測定用信号が重畳された前記ＰＷＭ信号は、パルス幅が一時的に増加又は減少し元に戻るＰＷＭ信号である請求項１乃至３いずれか一項記載のデジタル電源回路。
【請求項５】
前記測定用信号が重畳された前記ＰＷＭ信号は、パルス幅が正弦波状に変化するＰＷＭ信号である請求項１乃至３いずれか一項記載のデジタル電源回路。
【請求項６】
前記測定用信号発生部は、前記出力電圧が定常的な状態にあるときに前記制御値に変化を加える請求項１乃至５いずれか一項記載のデジタル電源回路。
【請求項７】
前記測定用信号発生部は、所定の時間が経過する毎に前記制御値に変化を加える請求項１乃至５いずれか一項記載のデジタル電源回路。
【請求項８】
前記補正部が前記フィルタ係数を変化させても前記所定の条件が解消されない場合に警告を発生する請求項１乃至７いずれか一項記載のデジタル電源回路。
【請求項９】
ＰＷＭ信号に応じたスイッチング動作によりオン及びオフを繰り返す電圧波形を生成するスイッチング回路と、
前記電圧波形を平滑化することにより出力電圧を生成する平滑回路と、
前記出力電圧に基づいて前記ＰＷＭ信号をフィードバック制御するデジタル電源回路とを含み、前記デジタル電源回路は、
制御値に応じて前記ＰＷＭ信号を出力するＰＷＭ信号発生部と、
フィルタ係数に基づく演算をすることにより前記出力電圧に応じた前記制御値を生成するデジタルフィルタと、
前記制御値に変化を加えることにより、前記ＰＷＭ信号発生部が出力する前記ＰＷＭ信号に測定用信号を重畳させる測定用信号発生部と、
前記測定用信号が重畳された前記ＰＷＭ信号に応じて生成された前記出力電圧の周波数特性を求める離散フーリエ変換部と、
安定性の低下に関連する所定の条件を前記周波数特性が満たす場合に前記フィルタ係数を変化させる補正部と
を含むデジタル電源。
【請求項１０】
ＰＷＭ信号に応じたスイッチング動作により入力電圧から出力電圧を生成するために前記ＰＷＭ信号をマイクロコンピュータによりフィードバック制御するデジタル電源回路において、
前記マイクロコンピュータにより前記ＰＷＭ信号に測定用信号を重畳させ、
前記測定用信号が重畳された前記ＰＷＭ信号に応じて生成された前記出力電圧を前記マイクロコンピュータにより離散フーリエ変換することにより周波数特性を求め、
安定性の低下に関連する所定の条件を前記周波数特性が満たす場合に、前記フィードバック制御のために設けられたデジタルフィルタのフィルタ係数を前記マイクロコンピュータにより変化させる
各段階を含むデジタル電源制御特性の補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願開示は、デジタル電源回路、デジタル電源、及びデジタル電源制御特性の補正方法に関する。
【背景技術】
【０００２】
スイッチング電源は、パルス幅変調（Pulse  Width  Modulation：PWM）信号によりオン及びオフを繰り返すスイッチング素子を介して電圧を平滑回路に供給し、平滑回路により電圧を平滑化することにより、ＰＷＭ信号のデューティー比に応じた出力電圧を生成する。スイッチング電源の故障要因としては、冷却用ファン、半導体装置、平滑回路に用いられる電解コンデンサ等の部品における経年劣化による不良が挙げられる。これらの部品不良のうち、特に電解コンデンサの経年劣化による不良は頻度が高い。
【０００３】
電解コンデンサは、表面に絶縁体となる酸化皮膜を形成した陽極側アルミ箔、駆動用電解液を含んだ電解紙、陰極引き出し用のアルミニウム箔を含んだ構成となっている。電解コンデンサの使用に伴い電解液が熱により気化し、気化した電解液は封口ゴムから徐々に抜けていく。これに伴いキャパシタンスが低下すると共に内部抵抗が上昇し、最終的には端子間がオープン状態になる。
【０００４】
電解コンデンサにおける内部抵抗上昇などの特性劣化が起こると、スイッチング電源における制御フィードバック系が徐々に不安定となる。制御動作の安定性がある程度以上悪化するとスイッチング電源が実用に耐えなくなるため、特性劣化が進んだスイッチング電源は故障と判断され、部品の交換又は電源装置自体の交換等の措置が必要となる。スイッチング電源の設置場所や設置形態等によっては、交換作業が容易でない場合があり、部品の特性劣化によりスイッチング電源の寿命が短くなることは好ましくない。
【０００５】
スイッチング電源に関して、電解コンデンサの劣化に起因する出力電圧のリンギングに基づいて寿命を診断する技術が知られている（例えば特許文献１）。またスイッチング電源に関して、負荷変動等が激しい場合でも安定した出力を維持するために、出力電圧値又は出力電流値に基づいて制御用の係数を変更する技術が知られている（例えば特許文献１及び２参照）。しかしながらスイッチング電源において、特性劣化を検知して制御特性を調整することにより寿命を延ばす技術は知られていない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開2017-189057号公報
【特許文献２】特開2016-135029号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
以上を鑑みると、スイッチング電源において、特性劣化を検知して制御特性を調整することにより寿命を延ばす技術が望まれる。
【課題を解決するための手段】
【０００８】
ＰＷＭ信号に応じたスイッチング動作により入力電圧から出力電圧を生成するために前記ＰＷＭ信号をフィードバック制御するデジタル電源回路は、制御値に応じて前記ＰＷＭ信号を出力するＰＷＭ信号発生部と、フィルタ係数に基づく演算をすることにより前記出力電圧に応じた前記制御値を生成するデジタルフィルタと、前記制御値に変化を加えることにより、前記ＰＷＭ信号発生部が出力する前記ＰＷＭ信号に測定用信号を重畳させる測定用信号発生部と、前記測定用信号が重畳された前記ＰＷＭ信号に応じて生成された前記出力電圧の周波数特性を求める離散フーリエ変換部と、安定性の低下に関連する所定の条件を前記周波数特性が満たす場合に前記フィルタ係数を変化させる補正部とを含む。
【発明の効果】
【０００９】
少なくとも１つの実施例によれば、特性劣化を検知して制御特性を調整することにより寿命を延ばすことができる。
【図面の簡単な説明】
【００１０】
【図１】デジタル電源の構成の一例を示す図である。
【図２】デジタル電源回路として用いられるマイクロコンピュータの構成の一例を示す図である。
【図３】スイッチング回路及び平滑回路の構成の一例を示す図である。
【図４】デジタルフィルタの構成の一例を示す図である。
【図５】インパルス応答に相当する出力電圧波形の一例を示す図である。
【図６】位相余裕を示す図である。
【図７】デジタル電源回路による制御特性補正動作の一例を示す図である。
【図８】デジタル電源における出力電圧の変動が少ない状態において制御特性補正動作を実行する手順の一例を示す図である。
【図９】特定の時刻等において制御特性補正動作を実行する手順の一例を示す図である。
【図１０】特定の時刻等において制御特性補正動作を実行する手順の変形例を示す図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
【００１２】
図１は、デジタル電源の構成の一例を示す図である。図１に示すデジタル電源は、デジタル電源回路１０、スイッチング回路１１、及び平滑回路１２を含み、ＰＷＭ信号に応じたスイッチング動作により入力電圧から出力電圧を生成する。
【００１３】
デジタル電源回路１０はＰＷＭ信号を生成する。スイッチング回路１１は、ＰＷＭ信号に応じたスイッチング動作を実行することにより、直流入力電圧に応じた振幅でオン及びオフを交互に繰り返す電圧波形を生成する。平滑回路１２は、オン及びオフを交互に繰り返す電圧波形を平滑化することにより、出力電圧を生成する。
【００１４】
デジタル電源回路１０は、Ａ／Ｄ変換器２１、ＰＷＭ発生器２２、デジタルフィルタ２３、メモリ２４、ＤＦＴ２５、位相余裕算出部２６、補正係数設定部２７、測定用信号発生部２８、目標値供給部２９、比較部３０、及び加算部３１を含む。デジタル電源回路１０において、各ボックスで示される各機能ブロックと他の機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。デジタル電源回路１０は、各機能ブロックの機能を有する電子回路ブロックを組み合わせて実現したハードウェア構成でもよいし、電子回路である汎用のプロセッサにおいてソフトウェアを実行することにより各機能ブロックの機能を実現したソフトウェア構成でもよい。ハードウェアの場合、各機能ブロックは、他のブロックと物理的にある程度分離された１つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の１つの機能を示したものであってもよい。ソフトウェアの場合、各機能ブロックは、他のブロックと論理的にある程度分離された１つのソフトウェアモジュールであってもよいし、或いは他のブロックと論理的に一体となったソフトモジュール中の１つの機能を示したものであってもよい。
【００１５】
デジタル電源回路１０は例えばマイクロコンピュータであってよい。この場合、例えば、デジタルフィルタ２３、ＤＦＴ２５、位相余裕算出部２６、補正係数設定部２７、測定用信号発生部２８、目標値供給部２９、比較部３０、及び加算部３１は、ソフトウェアを実行するプロセッサにより実現されてよい。
【００１６】
図２は、デジタル電源回路１０として用いられるマイクロコンピュータの構成の一例を示す図である。図２に示すマイクロコンピュータは、ＣＰＵ（Central  Processing  Unit）４１、ＲＡＭ（Random  Access  Memory）４２、ＲＯＭ（Read  Only  Memory）４３、ＡＤＣユニット２１、ＰＷＭユニット２２、及びバス４４を含む。ＲＯＭ４３には基本プログラム及び電源フィードバックループに関する制御プログラムが格納されていてよい。デジタル電源回路１０の電源がオンされると、ＣＰＵ４１がＲＯＭ４３に格納される基本プログラムを実行することにより、ＡＤＣユニット２１及びＰＷＭユニット２２を含むデジタル電源回路１０が稼働状態となってよい。ＣＰＵ４１がその後電源フィードバックループ用の制御プログラムを実行することにより、スイッチング回路１１及び平滑回路１２を用いた電源電圧制御動作を実行してよい。ＲＯＭ４３は作業用メモリ領域であり、デジタル電源回路１０が動作を実行する際にＣＰＵ４１が用いるワークエリアを提供してよい。
【００１７】
ＡＤＣユニット２１は、図１に示すＡ／Ｄ変換器２１に相当し、外部から印加されるアナログ入力電圧を受け取り、このアナログ入力電圧をデジタル値に変換する。具体的には、ＡＤＣユニット２１は、平滑回路１２が出力するアナログ出力電圧を受け取り、このアナログ出力電圧値を示す複数ビットからなるデジタル値を生成する。このデジタル値は、バス４４を介して例えばＣＰＵ４１に供給されてよい。
【００１８】
ＰＷＭユニット２２は、図１に示すＰＷＭ発生器２２に相当し、ＣＰＵ４１が所定のレジスタに設定する制御値に応じてＰＷＭ信号を生成する。例えばＣＰＵ４１が、サイクル長を示す制御値とデューティー比を示す制御値とをＰＷＭユニット２２のレジスタに格納すると、ＰＷＭユニット２２は、それらの制御値に応じたサイクル長及びデューティー比を有するパルス信号をＰＷＭ信号として生成する。
【００１９】
図３は、スイッチング回路１１及び平滑回路１２の構成の一例を示す図である。スイッチング回路１１は、ＭＯＳトランジスタ５１及び５２を含む。ＭＯＳトランジスタ５１及び５２は、入力電源電圧とグランド電圧との間に直列に接続される。デジタル電源回路１０のＰＷＭ発生器２２が発生するＰＷＭ信号に基づいてＭＯＳトランジスタ５１及び５２を駆動するために、別途駆動回路が設けられてよい。ＭＯＳトランジスタ５１のゲート端子にハイサイドＰＷＭ信号ＰＷＭ＿Ｈが印加され、ＭＯＳトランジスタ５２のゲート端子にローサイドＰＷＭ信号ＰＷＭ＿Ｈが印加されることにより、ＭＯＳトランジスタ５１及び５２は交互にオン及びオフを繰り返す。
【００２０】
平滑回路１２は、インダクタ５３及びコンデンサ５４を含む。インダクタ５３の一端は、スイッチング回路１１におけるＭＯＳトランジスタ５１とＭＯＳトランジスタ５２との間の接続点に接続される。インダクタ５３の他端はコンデンサ５４の一端に接続されると共に、出力電圧を出力する端子に接続される。コンデンサ５４の他端はグランド電圧に接続される。スイッチング回路１１から供給されるオン及びオフを交互に繰り返す電圧波形に対して、インダクタ５３により電流を平滑化すると共に、コンデンサ５４により電圧を平滑化することにより、出力電源電圧が出力端子に供給される。
【００２１】
図１を再び参照し、比較部３０は、Ａ／Ｄ変換器２１が平滑回路１２の出力電圧に基づいて生成したデジタル値を、目標値供給部２９から供給される電圧目標値から減算することにより、目標値とデジタル値との差を示す電圧偏差を生成する。比較部３０が生成した電圧偏差はデジタルフィルタ２３に供給される。デジタルフィルタ２３は、この電圧偏差を入力としてフィルタ係数に基づくフィルタ演算を行うことにより、平滑回路１２の出力電圧に応じた制御値を生成する。ＰＷＭ発生器２２は、この制御値に応じてＰＷＭ信号を出力する。これにより、負荷の変動等の環境変動に応じて出力電圧が変動しても、デジタルフィルタ２３を介したフィードバック制御により、デジタル電源の出力電圧が安定的に目標電圧値に収束する。
【００２２】
図４は、デジタルフィルタ２３の構成の一例を示す図である。デジタルフィルタ２３はＰＩＤフィルタであり、Ｐ（比例）処理部６１、Ｉ（積分）処理部６２、Ｄ（微分）処理部６３、及び加算部６４を含む。入力信号ｅ（ｔ）は目標値から現在値を減算することにより得られる偏差であってよい。
【００２３】
Ｐ処理部６１は、入力信号ｅ（ｔ）に比例係数ｋｐを積算し、積算結果の値を出力する。Ｉ処理部６２は、入力信号ｅ（ｔ）を積分した結果に比例係数ｋｉを積算し、積算結果の値を出力する。Ｄ処理部６３は、入力信号ｅ（ｔ）を微分した結果に比例係数ｋｄを積算し、積算結果の値を出力する。デジタルフィルタ２３はデジタルフィルタとして実装されているので、入力信号ｅ（ｔ）はデジタルサンプル値の時系列として与えられる。Ｉ処理部６２は、例えば、デジタルサンプル値の時系列において、現在のデジタルサンプル値にサンプル間隔を積算した値を、一つ前のデジタルサンプル値に対する積分結果に加算することにより求めた値を、現在のデジタルサンプル値に対する積分結果としてよい。Ｄ処理部６３は、例えば、現在のデジタルサンプル値から一つ前のデジタルサンプル値を減算した結果をサンプル間隔で割った値を微分結果としてよい。Ｉ処理部６２及びＤ処理部６３において実行される具体的な処理は、ここに例示した単純な処理に限られるものではなく、デジタルＰＩＤ制御の分野において安定動作を実現するために知られている任意の処理を用いてよい。
【００２４】
デジタルフィルタ２３としてＰＩＤフィルタを用いることにより、比較的単純な構成により、信頼性のある安定的な制御を実現することが可能となる。但し、デジタルフィルタ２３は必ずしもＰＩＤフィルタである必要はない。通常動作時の出力電源電圧制御において、安定した制御が実現できるのであれば、ＰＩフィルタやＰＤフィルタ、或いは他の形式のデジタルフィルタであってもよい。
【００２５】
図３に示した平滑回路１２のコンデンサ５４において内部抵抗値が上昇する等の経年劣化が発生した場合等、電源電圧生成に関する特性が長い時間の間に変動した場合、上記のフィードバック制御に関する安定性が低下してしまう。制御に関する安定性が低下していき、要求される安定性を満たさなくなると、部品交換や電源自体の交換などの作業が必要になってしまう。図１に示すデジタル電源では、自動的に制御特性を測定し、その測定結果に基づいて自動的に制御特性を補正することにより、デジタル電源の寿命を延ばす機能が設けられている。
【００２６】
制御特性を測定するために、図１に示す測定用信号発生部２８は、ＰＷＭ信号の基となる前記制御値に変化を加えることにより、ＰＷＭ発生器２２が出力するＰＷＭ信号に測定用信号を重畳させる。具体的には、加算部３１が、デジタルフィルタ２３の出力する制御値に対して測定用信号発生部２８の生成する制御波形値を加算することにより、制御値を変化させる。ＰＷＭ発生器２２は、この変化する制御値に応じてＰＷＭ信号を生成することにより、測定用信号が重畳されたＰＷＭ信号を生成する。
【００２７】
測定用信号が重畳されたＰＷＭ信号は、パルス幅が一時的に増加又は減少し元に戻るＰＷＭ信号であってよい。即ち、ＰＷＭ信号の基となる上記制御値に加えられる変化は、インパルス波形であってよい。この場合、負荷変動が存在していない状態（即ち測定用信号を除いたデューティー比が一定である定常状態）であるとすると、平滑回路１２が生成する出力電圧は、インパルス応答に相当する電圧波形となる。
【００２８】
図５は、インパルス応答に相当する出力電圧波形の一例を示す図である。図５において横軸は時間を示し、縦軸は電圧値を示す。デューティー比が一定のＰＷＭ信号がスイッチング回路１１に供給されている状態において、値“１”を有するパルス幅（即ちハイのパルス幅）が１サイクルだけ一時的に増加又は減少しその後直ぐに元に戻るような変化をＰＷＭ信号に与える。このとき、平滑回路１２が生成する出力電圧は、図５に示すような応答波形を示す。このインパルス応答に相当する出力電圧波形を以下に説明するように周波数解析することにより、デジタルフィルタ２３を含むフィードバックループの周波数特性を求めることができる。
【００２９】
図1において、Ａ／Ｄ変換器２１が生成するデジタル値は、比較部３０に供給されるだけでなく、メモリ２４に格納される。上記のように測定用信号が重畳されたＰＷＭ信号に応じて平滑回路１２が出力電圧を生成すると、当該出力電圧の波形を示すデジタル値の時系列がメモリ２４に格納され、周波数特性を求める離散フーリエ変換の対象となる。離散フーリエ変換の対象とするデジタル値の時系列は、測定用信号の波形及び測定用信号を重畳したタイミングに応じた時間枠を適宜設定し、当該時間枠内に存在するデジタル値とすればよい。
【００３０】
ＤＦＴ（Discrete  Fourier  Transform）２５は、メモリ２４に格納されたデジタル値の時系列を離散フーリエ変換する。これにより、ＤＦＴ２５は、測定用信号が重畳されたＰＷＭ信号に応じて生成された出力電圧の周波数特性を求める。この周波数特性は、各周波数に対する振幅と位相とを示すデータであってよい。
【００３１】
位相余裕算出部２６と補正係数設定部２７とは補正部３５として機能する。補正部３５は、安定性の低下に関連する所定の条件を上記周波数特性が満たす場合に、デジタルフィルタ２３のフィルタ係数を変化させる。即ち、フィードバック制御経路の安定性が向上するように、デジタルフィルタ２３のフィルタ係数を変化させる。例えば位相進み補償や位相遅れ補償等に相当する係数補正を行えばよい。デジタルフィルタ２３が図４に示すようなＰＩＤフィルタである場合、係数ｋｐ、ｋｉ、及びｋｄの少なくとも１つを変化させることにより、フィードバック制御経路の安定性を向上させる。このようにして制御特性を調整することにより、デジタル電源の寿命を延ばすことが可能となる。
【００３２】
なお安定性の低下に関連する上記の所定の条件を周波数特性が満たさない場合には、制御系の安定性に問題が生じるような経年劣化等は生じていないと判断される。この場合、係数調整は行われない。
【００３３】
測定用信号として、上述のようにインパルス波形に相当する信号を用いることにより、通常の電源制御動作を実行しながら、一瞬だけ小さな振幅の測定用信号を重畳することにより、電源電圧生成及び制御に関する経路の周波数特性を測定することができる。即ち、通常の電源制御動作を停止することなく、また電源制御動作に殆ど影響を与えることなく、短時間で周波数特性を測定して、その結果に基づいて制御特性を補正することが可能となる。
【００３４】
なお測定用信号が重畳されたＰＷＭ信号は、パルス幅が正弦波状に変化するＰＷＭ信号であってもよい。即ち、ＰＷＭ信号の基となる制御値に加えられる変化は、正弦波形であってもよい。この場合、負荷変動が存在していない状態（即ち測定用信号を除いたデューティー比が一定である定常状態）であるとすると、平滑回路１２が生成する出力電圧は、測定用信号周波数に相当する正弦波電圧波形となる。この出力電圧の振幅がそのまま、当該周波数における周波数特性の値となる。この場合であっても、ＤＦＴ２５により離散フーリエ変換して周波数特性、即ち振幅及び位相を求めてよい。また或いはＤＦＴ２５を用いることなく、電圧波形から直接的に振幅及び位相を求めてもよい。
【００３５】
測定用信号の周波数を徐々に変化させて複数の周波数に対して上記動作を繰り返すことにより、各周波数に対する振幅及び位相が求められ、周波数特性が得られることになる。この方法の場合、インパルス応答を測定する場合と比較して周波数特性の測定に時間がかかるが、より正確に周波数特性を求めることができるという利点がある。
【００３６】
上記所定の条件は、周波数特性が示す位相余裕が所定の閾値以下であるという条件であってよい。具体的には、補正部３５の位相余裕算出部２６が、ＤＦＴ２５により算出された周波数特性に基づいて制御フィードバックループの開ループ特性を求め、当該開ループ特性に基づいて位相余裕を算出してよい。
【００３７】
図６は位相余裕を示す図である。図６において横軸は周波数を示し、縦軸はゲイン（ｄＢ）及び位相（ｄｅｇ）を示す。ゲイン７１は、周波数に応じたゲイン値を示す波形である。位相７２は、周波数に応じた位相値（位相遅れ）を示す波形である。ゲイン７１が０ｄＢ（即ち利得１）となる周波数ω０において位相７２が示す位相値と−１８０度との差ＰＭが位相余裕となる。位相余裕が小さいほど、フィードバック系は発振し易くなり、位相余裕が０以下になると、フィードバック系は不安定となる。
【００３８】
図１に示す補正係数設定部２７は、位相余裕算出部２６が示す位相余裕が所定の閾値（例えば６０度）以下である場合、フィードバック制御経路の安定性が向上するようにデジタルフィルタ２３の係数を変化させてよい。より具体的には、位相余裕が増大するように、例えば位相進み補償や位相遅れ補償等に相当する係数補正を行えばよい。このように位相余裕が所定の閾値以下であるか否かに基づいて係数補正の要否を判断することにより、比較的単純な判定条件により、信頼性のある安定性の判断が可能となる。
【００３９】
なお上記所定の条件は必ずしも周波数特性が示す位相余裕である必要はなく、例えばゲイン余裕であってもよい。また上記所定の条件は、ゲイン余裕と位相余裕との両方を用いた条件であってもよく、或いは他の任意の指標を用いた条件であってもよい。
【００４０】
図７は、デジタル電源回路１０による制御特性補正動作の一例を示す図である。図７に示される各ステップは、例えば図２に示すＣＰＵ４１により実行されてよい。
【００４１】
なお図や及び以降の図において、フローチャートに記載された各ステップの実行順序は一例にすぎず、本願の意図する技術範囲が、記載された実行順番に限定されるものではない。例えば、Ａステップの次にＢステップが実行されるように本願に説明されていたとしても、Ａステップの次にＢステップを実行することが可能なだけでなく、Ｂステップの次にＡステップを実行することが、物理的且つ論理的に可能である場合がある。この場合、どちらの順番でステップを実行しても、当該フローチャートの処理に影響する全ての結果が同一であるならば、本願に開示の技術の目的のためには、Ｂステップの次にＡステップが実行されてもよいことは自明である。Ａステップの次にＢステップが実行されるように本願に説明されていたとしても、上記のような自明な場合を本願の意図する技術範囲から除外することを意図するものではなく、そのような自明な場合は、当然に本願の意図する技術範囲内に属する。
【００４２】
ステップＳ１で、適切なタイミングにおいて、測定用信号発生部２８により生成されたインパルス又は正弦波が、デジタルフィルタ２３の出力する制御値に加算される。ステップＳ２で、平滑回路１２の出力電圧を示すデジタル値の時系列をＤＦＴ２５が離散フーリエ変換する。なお正弦波を用いる場合には、少しずつ周波数の異なる複数の正弦波を用い、それぞれの正弦波に対して離散フーリエ変換を実行してよい。
【００４３】
ステップＳ３で、位相余裕算出部２６が位相余裕を算出する。この際、ＤＦＴ２５により求められた周波数特性は閉ループ特性Ｃ（ω）であるので、位相余裕算出部２６は、以下の式により開ループ特性Ｏ（ω）を求める。
Ｏ（ω）＝Ｃ（ω）／（１−Ｃ（ω））
位相余裕算出部２６は更に、上記のようにして求めた開ループ特性Ｏ（ω）において、ゲインが１（０ｄＢ）となる周波数における位相値を特定することにより、開ループ特性の位相余裕を求める。
【００４４】
ステップＳ４で、位相余裕算出部２６は、求めた位相余裕が６０度以下であるか否かを判定する。位相余裕が６０度よりも大きい場合には、制御ループは安定していると判断して処理を終了する。なお判定基準は６０度に限定されず、例えば５０度であってもよく、設計基準や制御システムの特性等に応じて決定した任意の値であってよい。
【００４５】
位相余裕が６０度以下である場合、ステップＳ５で、補正係数設定部２７がＰＩＤ制御係数を補正する。係数補正後、処理はステップＳ１に戻り、ステップＳ１以降の処理を再度実行する。適切な係数補正がなされ、最終的にステップＳ４において位相余裕が６０度よりも大きいと判断されると、補正処理が終了する。
【００４６】
補償器（ＰＩ型、ＰＩＤ型等）における係数値については、デジタル電源の設計段階において、初期値が決められる。その設計段階において、各係数をどの程度動かせば特性がどのように変わるのかについても特定できる。例えば第1の係数が０．１だけ増加した時にある周波数について位相が第1の方向に１度動く等のデータを、係数毎及び周波数毎にメモリにテーブルとして保持しておく。ゲインについても同様のデータをメモリにテーブルとして保持しておいてよい。通常動作中に行った測定により、例えば上記の周波数において位相が第1の方向に０．１度動いたことが判明した場合、元の状態に戻す方向の係数補正としては、例えば上記第1の係数を０．０１（＝０．１／１０）減少させることが考えられる。
【００４７】
前述のように求めた位相余裕が６０度以下である場合、位相余裕を判断する周波数（ゲインが０ｄＢとなる周波数）において位相が所望の値よりも遅れていることになる。上記のテーブルのデータに基づいて、当該周波数で位相を増加（位相遅れを減少）させる方向を各係数について特定し、当該特定された方向に各係数を適切な量変化させてよい。この変化量としては所定の小さな固定量であってもよい。その後ステップＳ１に戻り各ステップを繰り返すことにより、各係数を徐々に変化させていき、最終的にステップＳ４において位相余裕が６０度よりも大きいと判断されると、補正処理が終了する。
【００４８】
或いは一例として、例えばＺｉｅｇｌｅｒ−Ｎｉｃｈｏｌｓによる限界感度法を利用して、各係数の補正方向を特定してもよい。具体的には、Ｉ処理とＤ処理とを停止してＰ処理のみ実行する状態において測定した開ループの周波数特性に基づいて、限界周波数ωｃ（位相遅れが−１８０度となる周波数）と安定限界ゲインＫｃ（限界周波数におけるゲインマージンに応じた値）とを求める。このときＰＩＤ制御におけるＰ処理の係数ｋｐ、Ｉ処理の係数ｋｉ、及びＤ処理の係数ｋｄは以下の値に設定してよい。
ｋｐ＝０．６Ｋｃ
ｋｉ＝０．５×２π／ωｃ
ｋｄ＝０．１２５×２π／ωｃ
各係数を上記の計算値に直接に設定してもよいし、或いは、現在設定されている各係数の値と上記の計算値とを比較することにより、各係数を増大させるべきか減少させるべきかを判断し、その判断に基づいて上記のように各係数を所定の固定量ずつ徐々に変化させてもよい。これらの計算及び係数変化は、ＣＰＵ４１により自動的に実行されてよい。
【００４９】
上記の限界感度法以外によりＰＩＤ制御における各係数の計算値を求める方法としては、例えばステップ応答法を利用して、ステップ応答を測定した結果から各係数ｋｐ、ｋｉ、及びｋｄの値を求めてもよい。或いは、制御対象を２次の伝達関数でモデル化し、測定した周波数特性と伝達関数モデルに基づく周波数特性との比較により、極指定により各係数ｋｐ、ｋｉ、及びｋｄの値を求めてもよい。このように、係数補正方法は特定の方法に限定されるものではなく、ＰＩＤ制御の分野において知られている任意の方法を利用して、ＣＰＵ４１により自動的に各係数の補正値を求めてよい。
【００５０】
図７に示すデジタル電源回路１０による制御特性補正動作においては、インパルス又は正弦波を加算するタイミングについては特に限定していないが、周波数特性を測定するという目的のためには、負荷変動がなく出力電圧が定常的な状態であることが好ましい。そのような定常的な状態であるか否かをデジタル電源回路１０が監視し、定常的な状態であると判断したときに周波数測定を実行するようにしてよい。
【００５１】
図８は、デジタル電源における出力電圧の変動が少ない状態において制御特性補正動作を実行する手順の一例を示す図である。図７に示される各ステップは、例えば図２に示すＣＰＵ４１により実行されてよい。
【００５２】
ステップＳ１１において、デジタル電源回路１０はスイッチング回路１１の出力電圧について平均値を算出する。この平均値は、例えば所定の幅を有する時間ウィンドウを用いた移動平均値であってよい。ステップＳ１２において、デジタル電源回路１０は平均値が所定の閾値以上であるか否かを判定する。定常状態において、出力電圧は目標電圧値に略等しい状態となっており、所定の時間ウィンドウ内における平均電圧も目標電圧に略等しい状態となっている。閾値電圧を目標電圧よりも僅かに低い電圧に設定し、平均電圧がこの閾値電圧より低い電圧となる場合、負荷変動により出力電圧が変動していると判断することができる。このような場合、即ちステップＳ１２における判定結果がＮｏである場合、ステップＳ１１に戻りステップＳ１１及び以降のステップの処理を繰り返す。なお平均値が所定の閾値以上であるか否かを判定する代わりに、平均値が所定の範囲内に位置するか否かを判定してもよい。
【００５３】
デジタル電源回路１０は平均値が所定の閾値以上である場合、ステップＳ１３で、測定用信号発生部２８により生成されたインパルス又は正弦波が、デジタルフィルタ２３の出力する制御値に加算される。その後ステップＳ１４乃至Ｓ１７の処理を実行する。ステップＳ１３乃至Ｓ１７で実行する処理は図７におけるステップＳ１乃至Ｓ５で実行する処理と同一であり、ここではその説明を省略する。
【００５４】
このように出力電圧が定常的な状態にあるときに測定用信号発生部２８により測定用信号を発生して制御値に変化を加える構成とすることにより、定常的な状態でのインパルス応答等の測定が可能となる。従って、負荷変動などの外部要因に影響されることのない、正確な周波数特性の測定が可能となる。また更に、負荷変動に対して適切なフィードバック制御を実行することが必要とされる状況において、測定用信号を重畳してしまうことにより、出力電圧制御動作に悪影響を及ぼしてしまうことを回避することができる。
【００５５】
また更に別の実施例として、インパルス又は正弦波を加算するタイミングとしては、特定の時刻等としてもよい。特定の応用においてデジタル電源を用いている場合、特定の時刻において負荷変動が少ない定常状態が実現されていることが略確実であるような場合がある。デジタル電源を適用しているシステムにおいて、例えば深夜の時間帯であれば負荷変動が存在しない等の特徴があるような場合である。
【００５６】
図９は、特定の時刻等において制御特性補正動作を実行する手順の一例を示す図である。図９に示される各ステップは、例えば図２に示すＣＰＵ４１により実行されてよい。
【００５７】
ステップＳ２１において、デジタル電源回路１０は内蔵タイマを起動する。内蔵タイマは例えばクロックカウンタであり、発生したクロックパルス数を計数することにより、時間を計時してよい。ステップＳ２２において、デジタル電源回路１０はタイマの示す時間が所定の設定時間に到達したか否かを判定する。所定の設定時間に到達していない場合、タイマの示す時間が所定の設定時間に到達するまでステップＳ２２の処理を繰り返す。
【００５８】
タイマの示す時間が所定の設定時間に到達すると、ステップＳ２３で、測定用信号発生部２８により生成されたインパルス又は正弦波が、デジタルフィルタ２３の出力する制御値に加算される。その後ステップＳ２４乃至Ｓ２７の処理を実行する。ステップＳ２３乃至Ｓ２７で実行する処理は図７におけるステップＳ１乃至Ｓ５で実行する処理と同一であり、ここではその説明を省略する。なお位相余裕が６０度よりも大きい場合に処理を終了した後、直ちに図９に示す処理を再開し、タイマを新たに起動してよい。
【００５９】
このようにタイマの示す時間が所定の時間に到達したか否か、即ち所定の時間が経過したか否かを判定して、所定の時間が経過したときに周波数特性を測定することにより、所定の時刻等において周波数特性測定を実行することが可能となる。即ち、所定の時間が経過する毎に制御値に変化を加える構成とすることにより、例えば２４時間毎に周波数特性を測定したり、一週間毎に周波数特性を測定したり、一ヶ月毎に周波数特性を測定したりすることが可能となる。これにより、特定の時刻又は時間帯に負荷変動が存在しないことが分かっているシステムにおいて、負荷変動などの外部要因に影響されることのない、正確な周波数特性の測定が可能となる。また更に、負荷変動に対して適切なフィードバック制御を実行することが必要とされる状況において、測定用信号を重畳してしまうことにより、出力電圧制御動作に悪影響を及ぼしてしまうことを回避することができる。
【００６０】
図１０は、特定の時刻等において制御特性補正動作を実行する手順の変形例を示す図である。図１０に示される各ステップは、例えば図２に示すＣＰＵ４１により実行されてよい。
【００６１】
ステップＳ３１において、デジタル電源回路１０は内蔵タイマを起動する。ステップＳ３２において、デジタル電源回路１０はタイマの示す時間が所定の設定時間に到達したか否かを判定する。所定の設定時間に到達していない場合、タイマの示す時間が所定の設定時間に到達するまでステップＳ３２の処理を繰り返す。
【００６２】
タイマの示す時間が所定の設定時間に到達すると、ステップＳ３３で、測定用信号発生部２８により生成されたインパルス又は正弦波が、デジタルフィルタ２３の出力する制御値に加算される。その後ステップＳ３４乃至Ｓ３７の処理を実行する。ステップＳ３３乃至Ｓ３７で実行する処理は図７におけるステップＳ１乃至Ｓ５で実行する処理と同一であり、ここではその説明を省略する。
【００６３】
ステップＳ３７で補正係数設定部２７がＰＩＤ制御係数を補正した後、処理はステップＳ３９に進む。ステップＳ３９で、デジタル電源回路１０は内蔵カウンタのカウント値を＋１することにより、係数補正回数をカウントする。ステップＳ４０で、内蔵カウンタのカウント値が所定の閾値以上であるか否かを判定する。カウント値が所定の閾値より小さい場合、処理はステップＳ３３に戻り、以降の処理を繰り返す。即ち、係数補正回数が未だ所定の回数に到達していない場合、周波数特性の測定及び係数の補正処理を再度実行する。
【００６４】
ステップＳ３６において位相余裕が６０度よりも大きいと判断されると、処理はステップＳ３８に進む。ステップＳ３８で、デジタル電源回路１０は内蔵カウンタをゼロにリセットし、処理を終了する。
【００６５】
ステップＳ４０で内蔵カウンタのカウント値が所定の閾値以上であると判定された場合、処理はステップＳ４１に進む。ステップＳ４１で、デジタル電源回路１０は、アラーム（警告）を送出する。係数補正を何度繰り返しても制御の安定性が改善しない場合、補正回数に上限を設けない限り、補正を繰り返す無限ループに入り込んでしまう。カウント値に基づいて係数補正回数が所定の回数に到達したと判断した場合、制御を安定化することは不可能であると判断し、上述のようにアラームを送出する。
【００６６】
アラームの形式は特性のものに限定されない。例えばデジタル電源回路１０の所定の端子からアラーム信号を送出し、有線又は無線を介して遠隔地にアラーム信号を伝送してよい。また例えばデジタル電源回路１０にＬＥＤ等のインジケータを設け、当該インジケータをＯＮすることがアラーム送出に相当するとしてよい。或いはデジタル電源回路１０にブザーを設け、当該ブザーをＯＮすることがアラーム送出に相当するとしてよい。
【００６７】
このようにデジタルフィルタの係数を変化させても所定の条件（例えば位相余裕が６０度以下である条件）が解消されない場合に警告を送出することにより、無限ループ動作を回避すると共に、適切なタイミングでの部品交換又は装置交換を促すことができる。即ち、係数補正によりデジタル電源回路１０の寿命を可能な限り延ばしながらも、最終的に所望の制御安定性を実現できなくなった場合には、迅速に部品交換又は装置交換の措置を施すことが可能となる。
【００６８】
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
【符号の説明】
【００６９】
１０  デジタル電源回路
１１  スイッチング回路
１２  平滑回路
２１  Ａ／Ｄ変換器
２２  ＰＷＭ発生器
２３  デジタルフィルタ
２４  メモリ
２５  ＤＦＴ
２６  位相余裕算出部
２７  補正係数設定部
２８  測定用信号発生部
２９  目標値供給部
３０  比較部
３１  加算部
【図１】
2020205691.tif 000003
【図２】
2020205691.tif 000004
【図３】
2020205691.tif 000005
【図４】
2020205691.tif 000006
【図５】
2020205691.tif 000007
【図６】
2020205691.tif 000008
【図７】
2020205691.tif 000009
【図８】
2020205691.tif 000010
【図９】
2020205691.tif 000011
【図１０】
2020205691.tif 000012