(57)【要約】【課題】特性のばらつきを抑制し得るフィルタを提供する。【解決手段】フィルタ１０は、ビア電極部２０と、第１遮蔽導体１２Ｂに対向するとともにビア電極部の一端に接続された第１ストリップ線路１８Ａとをそれぞれ有する複数の共振器１１Ａ〜１１Ｃと、第１共振器１１Ａに備えられ、複数の第１電極３１ａを含む第１櫛形電極３３Ａを有する第１結合容量電極２９Ａと、第２共振器１１Ｂに備えられ、複数の第２電極３１ｂを含む第２櫛形電極３３Ｂを有し、第１結合容量電極と同一の層に形成された第２結合容量電極２９Ｂとを有し、第１電極と第２電極とは隣り合うように配置されている。【選択図】図１
2020088465.tif 000002
【特許請求の範囲】
【請求項１】
誘電体基板内に形成されたビア電極部と、前記ビア電極部を囲うように形成された複数の遮蔽導体のうちの第１遮蔽導体に対向するとともに前記ビア電極部の一端に接続された第１ストリップ線路とをそれぞれ有する複数の共振器と、
前記複数の共振器のうちの第１共振器に備えられ、複数の第１電極を含む第１櫛形電極を有する第１結合容量電極と、
前記第１共振器に隣接する第２共振器に備えられ、複数の第２電極を含む第２櫛形電極を有し、前記第１結合容量電極と同一の層に形成された第２結合容量電極とを有し、
前記第１電極と前記第２電極とは、交互に隣り合うように配置されている、フィルタ。
【請求項２】
請求項１記載のフィルタにおいて、
前記ビア電極部の他端は、前記第１遮蔽導体に対向する第２遮蔽導体に接続されている、フィルタ。
【請求項３】
請求項１に記載のフィルタにおいて、
前記誘電体基板内において前記ビア電極部の他端に接続され、前記第１遮蔽導体に対向する第２遮蔽導体に対向する第２ストリップ線路を更に有する、フィルタ。
【請求項４】
請求項２又は３に記載のフィルタにおいて、
前記第２遮蔽導体に接続された入出力端子を更に有する、フィルタ。
【請求項５】
請求項１〜４のいずれか１項に記載のフィルタにおいて、
前記ビア電極部は、複数のビア電極から構成されている、フィルタ。
【請求項６】
請求項５記載のフィルタにおいて、
前記ビア電極部は、隣接して形成された第１ビア電極部と第２ビア電極部とを有する、フィルタ。
【請求項７】
請求項６に記載のフィルタにおいて、
前記第１ビア電極部は、複数の第１ビア電極から構成され、
前記第２ビア電極部は、複数の第２ビア電極から構成され、
前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在しない、フィルタ。
【請求項８】
請求項７記載のフィルタにおいて、
前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線に沿って配列され、
前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線に沿って配列されている、フィルタ。
【請求項９】
請求項８記載のフィルタにおいて、
前記第１湾曲線及び前記第２湾曲線は、１つの仮想の楕円の一部又は１つの仮想のトラック形状の一部を構成している、フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタに関する。
【背景技術】
【０００２】
誘電体シートを積み重ねて構成した積層体基板の内部に複数の共振器が形成されたフィルタが提案されている（特許文献１）。特許文献１に記載されたフィルタにおいては、結合調整線路を用いて形成されるキャパシタによって一の共振器と他の共振器とが結合されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１９５５６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１において提案されているフィルタでは、誘電体シートの厚さがばらつくと、キャパシタの容量がばらつき、ひいては、フィルタ特性のばらつきを招く。
【０００５】
本発明の目的は、特性のばらつきを抑制し得るフィルタを提供することにある。
【課題を解決するための手段】
【０００６】
本発明の一態様によるフィルタは、誘電体基板内に形成されたビア電極部と、前記ビア電極部を囲うように形成された複数の遮蔽導体のうちの第１遮蔽導体に対向するとともに前記ビア電極部の一端に接続された第１ストリップ線路とをそれぞれ有する複数の共振器と、前記複数の共振器のうちの第１共振器に備えられ、複数の第１電極を含む第１櫛形電極を有する第１結合容量電極と、前記第１共振器に隣接する第２共振器に備えられ、複数の第２電極を含む第２櫛形電極を有し、前記第１結合容量電極と同一の層に形成された第２結合容量電極とを有し、前記第１電極と前記第２電極とは、交互に隣り合うように配置されている。
【発明の効果】
【０００７】
本発明によれば、特性のばらつきを抑制し得るフィルタを提供することができる。
【図面の簡単な説明】
【０００８】
【図１】第１実施形態によるフィルタを示す斜視図である。
【図２】図２Ａ及び図２Ｂは、一実施形態によるフィルタを示す断面図である。
【図３】第１実施形態によるフィルタを示す平面図である。
【図４】参考例１によるフィルタを示す平面図である。
【図５】図５Ａ及び図５Ｂは、参考例１によるフィルタを示す断面図である。
【図６】参考例２によるフィルタを示す平面図である。
【図７】図７Ａ及び図７Ｂは、参考例２によるフィルタを示す断面図である。
【図８】第１実施形態によるフィルタの等価回路を示す図である。
【図９】図９Ａ及び図９Ｂは、第１ビア電極及び第２ビア電極の配列の例を示す平面図である。
【図１０】第２実施形態によるフィルタを示す断面図である。
【図１１】第２実施形態によるフィルタを示す平面図である。
【図１２】図１２Ａ及び図１２Ｂは、第３実施形態によるフィルタを示す断面図である。
【図１３】第３実施形態によるフィルタを示す平面図である。
【発明を実施するための形態】
【０００９】
本発明に係るフィルタについて、好適な実施形態を挙げ、添付の図面を参照して以下に詳細に説明する。
【００１０】
［第１実施形態］
第１実施形態によるフィルタについて図面を用いて説明する。図１は、本実施形態によるフィルタを示す斜視図である。図２Ａ及び図２Ｂは、本実施形態によるフィルタを示す断面図である。図２Ａは、図１のＩＩＡ−ＩＩＡ線に対応している。図２Ｂは、図１のＩＩＢ−ＩＩＢ線に対応している。図３は、本実施形態によるフィルタを示す平面図である。
【００１１】
図１に示すように、本実施形態によるフィルタ１０は、誘電体基板１４を有する。誘電体基板１４は、例えば直方体状に形成されている。誘電体基板１４は、複数のセラミックスシート（誘電体セラミックスシート）を積層することにより構成されている。
【００１２】
誘電体基板１４の一方の主面側、即ち、図１における誘電体基板１４の上側には、上部遮蔽導体（遮蔽導体、第２遮蔽導体）１２Ａが形成されている。誘電体基板１４のうちの他方の主面側、即ち、図１における誘電体基板１４の下側には、下部遮蔽導体（遮蔽導体、第１遮蔽導体）１２Ｂが形成されている。
【００１３】
誘電体基板１４の４つの側面のうちの第１側面１４ａには、第１入出力端子（入出力端子）２２Ａが形成されている。第１側面１４ａに対向する第２側面１４ｂには、第２入出力端子（入出力端子）２２Ｂが形成されている。第１入出力端子２２Ａは、第１接続線路３２ａを介して上部遮蔽導体１２Ａに結合されている。また、第２入出力端子２２Ｂは、第２接続線路３２ｂを介して上部遮蔽導体１２Ａに結合されている。
【００１４】
誘電体基板１４の４つの側面のうちの第３側面１４ｃには、第１側面遮蔽導体（遮蔽導体）１２Ｃａが形成されている。第３側面１４ｃに対向する第４側面１４ｄには、第２側面遮蔽導体（遮蔽導体）１２Ｃｂが形成されている。
【００１５】
第３側面１４ｃ及び第４側面１４ｄの法線方向をＸ方向（第１方向）とする。第１側面１４ａ及び第２側面１４ｂの法線方向をＹ方向（第２方向）とする。誘電体基板１４の一方の主面及び他方の主面の法線方向をＺ方向とする。
【００１６】
誘電体基板１４内には、下部遮蔽導体１２Ｂに対向するストリップ線路（第１ストリップ線路）１８Ａが形成されている。ストリップ線路１８Ａの長手方向は、Ｘ方向である。
【００１７】
誘電体基板１４内には、ビア電極部２０が更に形成されている。ビア電極部２０は、第１ビア電極部（ビア電極部）２０Ａと第２ビア電極部（ビア電極部）２０Ｂとを有する。ビア電極部２０の一端は、ストリップ線路１８Ａに接続されている。ビア電極部２０の他端は、上部遮蔽導体１２Ａに接続されている。このように、ビア電極部２０は、ストリップ線路１８Ａから上部遮蔽導体１２Ａにかけて形成されている。ビア電極部２０の長手方向は、Ｚ方向である。ストリップ線路１８Ａとビア電極部２０とにより、構造体１６が構成されている。フィルタ１０には、構造体１６をそれぞれ含む複数の共振器１１Ａ〜１１Ｃが備えられている。共振器１１Ａ〜１１Ｃは、Ｙ方向に配列されている。
【００１８】
第１ビア電極部２０Ａは、複数の第１ビア電極（ビア電極）２４ａから構成されている。第２ビア電極部２０Ｂは、複数の第２ビア電極（ビア電極）２４ｂから構成されている。誘電体基板１４内において、第１ビア電極部２０Ａは第１側面遮蔽導体１２Ｃａ側に位置し、第２ビア電極部２０Ｂは第２側面遮蔽導体１２Ｃｂ側に位置している。第１ビア電極２４ａ及び第２ビア電極２４ｂは、誘電体基板１４に形成されたビアホールにそれぞれ埋め込まれている。第１ビア電極部２０Ａと第２ビア電極部２０Ｂとの間に他のビア電極部は存在していない。
【００１９】
誘電体基板１４内には、第１結合容量電極２９Ａと、第２結合容量電極２９Ｂと、第３結合容量電極２９Ｃとが更に形成されている。第１結合容量電極（結合容量電極）２９Ａは、共振器（第１共振器）１１Ａに備えられている。第２結合容量電極（結合容量電極）２９Ｂは、共振器（第２共振器）１１Ｂに備えられている。第３結合容量電極（結合容量電極）２９Ｃは、共振器（第３共振器）１１Ｃに備えられている。第１結合容量電極２９Ａと第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとは、同じ層に形成されている。換言すれば、第１結合容量電極２９Ａと第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとは、同一のセラミックスシート（図示せず）上に形成されている。結合容量電極２９Ａ〜２９Ｃの長手方向は、Ｘ方向である。
【００２０】
第１結合容量電極２９Ａは、第１共振器１１Ａのビア電極部２０に接続されている。第１結合容量電極２９Ａの上面は、第１共振器１１Ａのビア電極部２０のうちの上側の部分によって、上部遮蔽導体１２Ａに接続されている。第１結合容量電極２９Ａの下面は、第１共振器１１Ａのビア電極部２０のうちの下側の部分によって、第１共振器１１Ａのストリップ線路１８Ａに接続されている。
【００２１】
第２結合容量電極２９Ｂは、第２共振器１１Ｂのビア電極部２０に接続されている。第２結合容量電極２９Ｂの上面は、第２共振器１１Ｂのビア電極部２０のうちの上側の部分によって、上部遮蔽導体１２Ａに接続されている。第２結合容量電極２９Ｂの下面は、第２共振器１１Ｂのビア電極部２０のうちの下側の部分によって、第２共振器１１Ｂのストリップ線路１８Ａに接続されている。
【００２２】
第３結合容量電極２９Ｃは、第３共振器１１Ｃのビア電極部２０に接続されている。第３結合容量電極２９Ｃの上面は、第３共振器１１Ｃのビア電極部２０のうちの上側の部分によって、上部遮蔽導体１２Ａに接続されている。第３結合容量電極２９Ｃの下面は、第３共振器１１Ｃのビア電極部２０のうちの下側の部分によって、第３共振器１１Ｃのストリップ線路１８Ａに接続されている。
【００２３】
第１結合容量電極２９Ａは、複数の第１電極３１ａを含む第１櫛形電極３３Ａを有している。第１電極３１ａの長手方向は、Ｙ方向である。第１櫛形電極３３Ａは、第１結合容量電極２９Ａのうちの第２結合容量電極２９Ｂ側に位置している。
【００２４】
第２結合容量電極２９Ｂは、複数の第２電極３１ｂを含む第２櫛形電極３３Ｂを有している。第２電極３１ｂの長手方向は、Ｙ方向である。第２櫛形電極３３Ｂは、第２結合容量電極２９Ｂのうちの第１結合容量電極２９Ａ側に位置している。第２結合容量電極２９Ｂは、複数の第３電極３１ｃを含む第３櫛形電極３３Ｃを更に有している。第３電極３１ｃの長手方向は、Ｙ方向である。第３櫛形電極３３Ｃは、第２結合容量電極２９Ｂのうちの第３結合容量電極２９Ｃ側に位置している。
【００２５】
第３結合容量電極２９Ｃは、複数の第４電極３１ｄを含む第４櫛形電極３３Ｄを有している。第４電極３１ｄの長手方向は、Ｙ方向である。第４櫛形電極３３Ｄは、第３結合容量電極２９Ｃのうちの第２結合容量電極２９Ｂ側に位置している。
【００２６】
第１櫛形電極３３Ａを構成する複数の第１電極（電極）３１ａと、第２櫛形電極３３Ｂを構成する複数の第２電極（電極）３１ｂとは、交互に隣り合うように配置されている。第１電極３１ａと第２電極３１ｂとが交互に隣り合うように配置されているため、第１櫛形電極３３Ａと第２櫛形電極３３Ｂとが互いに対向する面積が十分に大きく確保される。このため、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとの間で十分な静電容量が確保される。第３櫛形電極３３Ｃを構成する複数の第３電極（電極）３１ｃと、第４櫛形電極３３Ｄを構成する複数の第４電極（電極）３１ｄとは、交互に隣り合うように配置されている。第３電極３１ｃと第４電極３１ｄとが交互に隣り合うように配置されているため、第３櫛形電極３３Ｃと第４櫛形電極３３Ｄとが互いに対向する面積が十分に大きく確保される。このため、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとの間で十分な静電容量が確保される。
【００２７】
図４は、参考例１によるフィルタを示す平面図である。図５Ａ及び図５Ｂは、参考例１によるフィルタを示す断面図である。参考例１によるフィルタにおいては、共振器１１Ａ〜１１Ｃの各々のストリップ線路１８Ａを覆うセラミックスシート（図示せず）上に結合容量電極１２９Ａ、１２９Ｂが形成されている。結合容量電極１２９Ａは、第１共振器１１Ａのストリップ線路１８Ａと第２共振器１１Ｂのストリップ線路１８Ａとに対向している。結合容量電極１２９Ｂは、第２共振器１１Ｂのストリップ線路１８Ａと第３共振器１１Ｃのストリップ線路１８Ａとに対向している。第１共振器１１Ａのストリップ線路１８Ａと結合容量電極１２９Ａとの間の静電容量は、これらの間に挟まれたセラミックスシートの厚さのばらつきによってばらつく。また、第２共振器１１Ｂのストリップ線路１８Ａと結合容量電極１２９Ａとの間の静電容量は、これらの間に挟まれたセラミックスシートの厚さのばらつきによってばらつく。また、第２共振器１１Ｂのストリップ線路１８Ａと結合容量電極１２９Ｂとの間の静電容量は、これらの間に挟まれたセラミックスシートの厚さのばらつきによってばらつく。また、第３共振器１１Ｃのストリップ線路１８Ａと結合容量電極１２９Ｂとの間の静電容量は、これらの間に挟まれたセラミックスシートの厚さのばらつきによってばらつく。このように、参考例１によるフィルタは、セラミックスシートの厚さのばらつきに応じて静電容量にばらつきが生じる。このため、参考例１によるフィルタには、ある程度の特性のばらつきが生じ得る。
【００２８】
図６は、参考例２によるフィルタを示す平面図である。図７Ａ及び図７Ｂは、参考例２によるフィルタを示す断面図である。参考例２によるフィルタにおいては、共振器１１Ａ〜１１Ｃの各々のストリップ線路１８Ａを覆うセラミックスシート（図示せず）上に結合容量電極１２９Ｃが形成されている。結合容量電極１２９Ｃの一部は、第２共振器１１Ｂのストリップ線路１８Ａに対向している。第２共振器１１Ｂのビア電極部２０には、結合容量電極１２９Ｃが接続されている。結合容量電極１２９Ｃは、第２共振器１１Ｂのビア電極部２０のうちの下部以外の部分によって、上部遮蔽導体１２Ａに接続されている。結合容量電極１２９Ｃは、第２共振器１１Ｂのビア電極部２０のうちの下部によって、第２共振器１１Ｂのストリップ線路１８Ａに接続されている。結合容量電極１２９Ｃは、第２共振器１１Ｂのストリップ線路１８Ａの上方から、第１共振器１１Ａの第１ビア電極部２０Ａと第１共振器１１Ａの第２ビア電極部２０Ｂとの間におけるストリップ線路１８Ａの上方まで延在している。結合容量電極１２９Ｃは、第２共振器１１Ｂのストリップ線路１８Ａの上方から、第３共振器１１Ｃの第１ビア電極部２０Ａと第３共振器１１Ｃの第２ビア電極部２０Ｂとの間におけるストリップ線路１８Ａの上方まで延在している。第１共振器１１Ａのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量は、これらの間に挟まれたセラミックスシートの厚さのばらつきによってばらつく。また、第３共振器１１Ｃのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量は、これらの間に挟まれたセラミックスシートの厚さのばらつきによってばらつく。このように、参考例２によるフィルタも、セラミックスシートの厚さのばらつきに応じて静電容量にばらつきが生じる。このため、参考例２によるフィルタにおいても、ある程度の特性のばらつきが生じ得る。
【００２９】
これに対し、本実施形態では、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとの位置関係がばらつくことはない。また、本実施形態では、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとの位置関係がばらつくことはない。従って、本実施形態によれば、セラミックスシートの厚さがばらついたとしても、静電容量のばらつきが生じない。このため、本実施形態によれば、特性のばらつきを抑制し得るフィルタ１０を提供することができる。
【００３０】
また、参考例２によるフィルタでは、結合容量電極１２９Ｃがストリップ線路１８Ａに対して例えばＹ方向にずれて形成された場合には、以下のようになる。即ち、第１共振器１１Ａのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量と、第３共振器１１Ｃのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量との間に相違が生ずる。特に、高周波においては、結合容量電極１２９Ｃのエッジ及びストリップ線路１８Ａのエッジよりも外側に電界が広がるため、位置ずれに起因する静電容量の相違が顕著となる虞がある。第１共振器１１Ａのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量、又は、第３共振器１１Ｃのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量がばらつくと、フィルタ特性のばらつきを招くこととなる。また、第１共振器１１Ａのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量と、第３共振器１１Ｃのストリップ線路１８Ａと結合容量電極１２９Ｃとの間の静電容量とが大きく相違する場合、以下のようになる。即ち、このような場合には、通過帯域における反射特性が劣化してしまう虞がある。
【００３１】
これに対し、本実施形態では、第１結合容量電極２９Ａと第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとが、互いに同じ層に形成されている。このため、本実施形態では、第１結合容量電極２９Ａと第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとの間に位置ずれが生ずることがない。このため、本実施形態では、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとの間の静電容量、及び、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとの間の静電容量が、大きくばらつくことはない。このため、本実施形態によれば、フィルタ特性のばらつきを抑制することができる。また、本実施形態によれば、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとの間の静電容量と、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとの間の静電容量との間に、大きな差異が生ずることはない。従って、本実施形態によれば、通過帯域における反射特性の劣化を防止することができ、良好な特性を有するフィルタ１０を提供することができる。
【００３２】
図８は、本実施形態によるフィルタ１０の等価回路を示す図である。図８に示すように、第１共振器１１Ａと第２共振器１１Ｂとの間にキャパシタ３５Ａが存在している。また、図８に示すように、第２共振器１１Ｂと第３共振器１１Ｃとの間にキャパシタ３５Ｂが存在している。上述したように、本実施形態では、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、第１結合容量電極２９Ａと第２結合容量電極２９Ｂとの位置関係がばらつくことはない。このため、セラミックスシートの厚さがばらついたとしても、キャパシタ３５Ａの静電容量がばらつくことはない。また、本実施形態では、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとの位置関係がばらつくことはない。このため、セラミックスシートの厚さがばらついたとしても、キャパシタ３５Ｂの静電容量がばらつくことはない。セラミックスシートの厚さがばらついたとしても、静電容量のばらつきが生じないため、本実施形態によれば、特性のばらつきを抑制し得るフィルタ１０を提供することができる。
【００３３】
図９Ａ及び図９Ｂは、第１ビア電極及び第２ビア電極の配列の例を示す平面図である。図９Ａは、仮想の楕円３７の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配置されている例を示している。図９Ｂは、仮想のトラック形状３８の一部に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂが配置されている例を示している。トラック形状とは、対向する２つの半円部と、これら半円部を接続する２つの平行な直線部とから構成される形状である。
【００３４】
図９Ａに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想の楕円３７の一部を構成する仮想の第１湾曲線２８ａに沿って配列されている。また、図９Ａに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想の楕円３７の一部を構成する仮想の第２湾曲線２８ｂに沿って配列されている。図９Ｂに示す例においては、複数の第１ビア電極２４ａは、上面から見たとき、仮想のトラック形状３８の一部を構成する仮想の第１湾曲線２８ａに沿って配列されている。また、図９Ｂに示す例においては、複数の第２ビア電極２４ｂは、上面から見たとき、仮想のトラック形状３８の一部を構成する仮想の第２湾曲線２８ｂに沿って配列されている。
【００３５】
仮想の楕円３７又は仮想のトラック形状３８に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配列しているのは、以下のような理由によるものである。即ち、共振器１１Ａ〜１１Ｃを多段化してフィルタを構成する場合において、ビア電極部２０の径を単に大きくすると、共振器１１Ａ〜１１Ｃ間に電気壁が発生し、Ｑ値の劣化を招く。これに対し、ビア電極部２０を仮想の楕円３７にし、当該仮想の楕円３７の短軸方向に共振器１１Ａ〜１１Ｃを多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値を向上させることができる。また、ビア電極部２０を仮想のトラック形状３８にし、当該仮想のトラック形状３８の直線部の長手方向に垂直な方向に共振器１１Ａ〜１１Ｃを多段化すれば、ビア電極部２０間の距離が互いに長くなるため、Ｑ値を向上させることができる。このような理由により、本実施形態では、仮想の楕円３７又は仮想のトラック形状３８に沿うように第１ビア電極２４ａ及び第２ビア電極２４ｂを配列している。
【００３６】
また、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。また、仮想のトラック形状３８の半円部に第１ビア電極２４ａ及び第２ビア電極２４ｂをそれぞれ配置しているのは、以下のような理由によるものである。即ち、高周波電流は、仮想の楕円３７の端部、即ち、仮想の楕円３７のうちの曲率の大きい両端部に集中する。また、高周波電流は、仮想のトラック形状３８の両端部、即ち、仮想のトラック形状３８の半円部に集中する。このため、仮想の楕円３７又は仮想のトラック形状３８の両端部以外の部分にビア電極２４ａ、２４ｂを配置しないようにしても、高周波電流の大幅な低下を招くことはない。また、ビア電極２４ａ、２４ｂの数を減らせば、ビア電極を形成するために要する時間を短縮することができるため、スループットの向上を実現することができる。また、ビア電極２４ａ、２４ｂの数を減らせば、ビア電極に埋め込まれる銀等の材料を減らし得るため、コストダウンを実現することもできる。また、第１ビア電極部２０Ａと第２ビア電極部２０Ｂ間には、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのストリップ線路を形成することも可能である。このような観点から、本実施形態では、仮想の楕円３７又は仮想のトラック形状３８の両端部に第１ビア電極２４ａ及び第２ビア電極２４ｂを配置している。
【００３７】
ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、半同軸共振器のように振る舞う。ビア電極部２０に流れる電流の向きと第１側面遮蔽導体１２Ｃａに流れる電流の向きとは逆となり、また、ビア電極部２０に流れる電流の向きと第２側面遮蔽導体１２Ｃｂに流れる電流の向きとは逆となる。このため、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂによって囲まれた部分に電磁界を閉じ込めることができ、放射による損失を小さくすることができ、且つ、外部への影響を小さくすることができる。共振時のあるタイミングにおいては、上部遮蔽導体１２Ａの中心から上部遮蔽導体１２Ａの面全体に拡散するように電流が流れる。この際、下部遮蔽導体１２Ｂには、下部遮蔽導体１２Ｂの面全体から下部遮蔽導体１２Ｂの中心に向かって集中するように電流が流れる。また、共振時の他のタイミングにおいては、下部遮蔽導体１２Ｂの中心から下部遮蔽導体１２Ｂの面全体に拡散するように電流が流れる。この際、上部遮蔽導体１２Ａには、上部遮蔽導体１２Ａの面全体から上部遮蔽導体１２Ａの中心に向かって集中するように電流が流れる。上部遮蔽導体１２Ａ又は下部遮蔽導体１２Ｂの面全体に拡散するように流れる電流は、そのまま第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂにも同様に流れる。即ち、線幅の広い導体に電流が流れる。線幅の広い導体は抵抗成分が少ないため、Ｑ値の劣化は小さい。第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂは、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂとともに、ＴＥＭ波の共振器を実現する。即ち、第１ビア電極部２０Ａ及び第２ビア電極部２０Ｂは、遮蔽導体１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂを参照したＴＥＭ波の共振器を実現する。ストリップ線路１８Ａは、開放端容量を形成する役割を果たす。フィルタ１０に備えられた各々の共振器１１Ａ〜１１Ｃは、λ／４共振器として動作し得る。
【００３８】
このように、本実施形態では、結合容量電極２９Ａ〜２９Ｃが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、結合容量電極２９Ａと結合容量電極２９Ｂとの位置関係がばらつくことはなく、結合容量電極２９Ｂと結合容量電極２９Ｃとの位置関係がばらつくことはない。従って、本実施形態によれば、セラミックスシートの厚さがばらついたとしても、静電容量のばらつきが生じない。このため、本実施形態によれば、特性のばらつきを抑制し得るフィルタ１０を提供することができる。
【００３９】
［第２実施形態］
第２実施形態によるフィルタについて図１０及び図１１を用いて説明する。図１０は、本実施形態によるフィルタを示す断面図である。図１１は、本実施形態によるフィルタを示す平面図である。
【００４０】
本実施形態では、第１共振器１１Ａのストリップ線路１８Ｂ、第２共振器１１Ｂのストリップ線路１８Ｂ及び第３共振器１１Ｃのストリップ線路１８Ｂが、上部遮蔽導体１２Ａに対向している。
【００４１】
第１結合容量電極２９Ａ、第２結合容量電極２９Ｂ及び第３結合容量電極２９Ｃは、ストリップ線路１８Ｂが形成されている層よりも下側の層に位置している。第１結合容量電極２９Ａと第２結合容量電極２９Ｂと第３結合容量電極２９Ｃとは、同じ層に形成されている。
【００４２】
第１結合容量電極２９Ａの上面は、第１共振器１１Ａのビア電極部２０のうちの上側の部分によって、第１共振器１１Ａのストリップ線路１８Ｂに接続されている。第１結合容量電極２９Ａの下面は、第１共振器１１Ａのビア電極部２０のうちの下側の部分によって、下部遮蔽導体１２Ｂに接続されている。
【００４３】
第２結合容量電極２９Ｂの上面は、第２共振器１１Ｂのビア電極部２０のうちの上側の部分によって、第２共振器１１Ｂのストリップ線路１８Ｂに接続されている。第２結合容量電極２９Ｂの下面は、第２共振器１１Ｂのビア電極部２０のうちの下側の部分によって、下部遮蔽導体１２Ｂに接続されている。
【００４４】
第３結合容量電極２９Ｃの上面は、第３共振器１１Ｃのビア電極部２０のうちの上側の部分によって、第３共振器１１Ｃのストリップ線路１８Ｂに接続されている。第３結合容量電極２９Ｃの下面は、第３共振器１１Ｃのビア電極部２０のうちの下側の部分によって、下部遮蔽導体１２Ｂに接続されている。
【００４５】
第１共振器１１Ａのストリップ線路１８Ｂは、第１接続線路５４Ａを介して第１入出力端子２２Ａに接続されている。第３共振器１１Ｃのストリップ線路１８Ｂは、第２接続線路５４Ｂを介して第２入出力端子２２Ｂに接続されている。
【００４６】
本実施形態においても、結合容量電極２９Ａ〜２９Ｃが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、結合容量電極２９Ａと結合容量電極２９Ｂとの位置関係がばらつくことはなく、結合容量電極２９Ｂと結合容量電極２９Ｃとの位置関係がばらつくことはない。従って、セラミックスシートの厚さがばらついたとしても、静電容量のばらつきが生じない。このため、本実施形態においても、特性のばらつきを抑制し得るフィルタ１０を提供することができる。
【００４７】
［第３実施形態］
第３実施形態によるフィルタについて図１２Ａ〜図１３を用いて説明する。図１２Ａ及び図１２Ｂは、本実施形態によるフィルタを示す断面図である。図１３は、本実施形態によるフィルタを示す平面図である。
【００４８】
本実施形態では、上部遮蔽導体１２Ａに対向する上部ストリップ線路（ストリップ線路）１８Ｂと、下部遮蔽導体１２Ｂに対向する下部ストリップ線路（ストリップ線路）１８Ａとが、誘電体基板１４内に形成されている。
【００４９】
本実施形態では、ビア電極部２０の一端は、上部ストリップ線路１８Ｂに接続されており、ビア電極部２０の他端は、下部ストリップ線路１８Ａに接続されている。このように、ビア電極部２０は、上部ストリップ線路１８Ｂから下部ストリップ線路１８Ａにかけて形成されている。ビア電極部２０とストリップ線路１８Ａ、１８Ｂとにより、構造体１６が構成されている。
【００５０】
本実施形態においても、第１及び第２実施形態によるフィルタ１０と同様に、結合容量電極２９Ａ〜２９Ｃが誘電体基板１４内に形成されている。
【００５１】
ビア電極部２０と、第１側面遮蔽導体１２Ｃａ及び第２側面遮蔽導体１２Ｃｂとは、第１及び第２実施形態によるフィルタ１０の場合と同様に、半同軸共振器のように振る舞う。
【００５２】
本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも導通していない。ビア電極部２０に接続された上部ストリップ線路１８Ｂと上部遮蔽導体１２Ａとの間には、静電容量（開放端容量）が存在する。また、ビア電極部２０に接続された下部ストリップ線路１８Ａと下部遮蔽導体１２Ｂとの間にも、静電容量が存在する。ビア電極部２０は、上部ストリップ線路１８Ｂ及び下部ストリップ線路１８Ａとともに、λ／２共振器を構成する。
【００５３】
第１及び第２実施形態によるフィルタ１０のようなλ／４共振器においては、共振時に、ビア電極部と遮蔽導体とが接している部分、即ち、短絡部に電流が集中する。ビア電極部と遮蔽導体とが接している部分は、電流の経路が垂直に曲がる部分である。電流の経路が大きく曲がる箇所に電流が集中することは、Ｑ値の低下をもたらし得る。短絡部への電流の集中を解消することによりＱ値を向上すべく、電流経路の断面積を大きくすることも考えられる。例えば、ビア径を大きくすることや、ビアの本数を増やすことが考えられる。しかし、このようにした場合には、共振器の大きさが大きくなってしまい、共振器の小型化の要請を満たし得ない。これに対し、本実施形態では、ビア電極部２０が上部遮蔽導体１２Ａにも下部遮蔽導体１２Ｂにも接していない。即ち、本実施形態では、両端開放型のλ／２共振器が構成されている。このため、本実施形態では、局所的な電流の集中が上部遮蔽導体１２Ａ及び下部遮蔽導体１２Ｂに生じることが防止される一方、ビア電極部２０の中心付近に電流を集中させることができる。電流が集中する箇所がビア電極部２０のみであるため、即ち、連続性（直線性）のある箇所に電流が集中するため、本実施形態によれば、Ｑ値を向上させることができる。
【００５４】
本実施形態においても、結合容量電極２９Ａ〜２９Ｃが、同じ層に形成されている。このため、セラミックスシートの厚さがばらついたとしても、結合容量電極２９Ａと結合容量電極２９Ｂとの位置関係がばらつくことはなく、結合容量電極２９Ｂと結合容量電極２９Ｃとの位置関係がばらつくことはない。従って、セラミックスシートの厚さがばらついたとしても、静電容量のばらつきが生じない。このため、本実施形態においても、特性のばらつきを抑制し得るフィルタ１０を提供することができる。
【００５５】
上記において、本発明について好適な実施形態を挙げて説明したが、本発明は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において、種々の改変が可能である。
【００５６】
例えば、上記実施形態において、共振器１１Ａ〜１１Ｃの各々のストリップ線路１８Ａを覆うセラミックスシート（図示せず）上に図６、図７Ａ及び図７Ｂに示すような結合容量電極１２９Ｃを更に形成するようにしてもよい。
【００５７】
上記実施形態をまとめると以下のようになる。
【００５８】
フィルタ（１０）は、誘電体基板（１４）内に形成されたビア電極部（２０）と、前記ビア電極部を囲うように形成された複数の遮蔽導体（１２Ａ、１２Ｂ、１２Ｃａ、１２Ｃｂ）のうちの第１遮蔽導体（１２Ｂ）に対向するとともに前記ビア電極部の一端に接続された第１ストリップ線路（１８Ａ）とをそれぞれ有する複数の共振器（１１Ａ〜１１Ｃ）と、前記複数の共振器のうちの第１共振器（１１Ａ）に備えられ、複数の第１電極（３１ａ）を含む第１櫛形電極（３３Ａ）を有する第１結合容量電極（２９Ａ）と、前記第１共振器に隣接する第２共振器（１１Ｂ）に備えられ、複数の第２電極（３１ｂ）を含む第２櫛形電極（３３Ｂ）を有し、前記第１結合容量電極と同一の層に形成された第２結合容量電極（２９Ｂ）とを有し、前記第１電極と前記第２電極とは、交互に隣り合うように配置されている。このような構成によれば、第１結合容量電極と第２結合容量電極とが、同じ層に形成されている。このため、誘電体基板を構成するセラミックスシートの厚さがばらついたとしても、第１結合容量電極と第２結合容量電極との位置関係がばらつくことはない。従って、このような構成によれば、セラミックスシートの厚さがばらついたとしても、静電容量のばらつきが生じない。このため、このような構成によれば、特性のばらつきを抑制し得るフィルタを提供することができる。
【００５９】
前記ビア電極部の他端は、前記第１遮蔽導体に対向する第２遮蔽導体（１２Ａ）に接続されているようにしてもよい。
【００６０】
前記誘電体基板内において前記ビア電極部の他端に接続され、前記第１遮蔽導体に対向する第２遮蔽導体に対向する第２ストリップ線路（１８Ｂ）を更に有するようにしてもよい。このような構成によれば、第１遮蔽導体及び第２遮蔽導体に局所的な電流の集中が生じるのを防止しつつ、ビア電極部の中心付近に十分な電流を集中させることができる。従って、このような構成によれば、Ｑ値の良好なフィルタを得ることができる。
【００６１】
前記第２遮蔽導体に接続された入出力端子（２２Ａ）を更に有するようにしてもよい。
【００６２】
前記ビア電極部は、複数のビア電極（２４ａ、２４ｂ）から構成されているようにしてもよい。
【００６３】
前記ビア電極部は、隣接して形成された第１ビア電極部（２０Ａ）と第２ビア電極部（２０Ｂ）とを有するようにしてもよい。
【００６４】
前記第１ビア電極部は、複数の第１ビア電極（２４ａ）から構成され、前記第２ビア電極部は、複数の第２ビア電極（２４ｂ）から構成され、前記第１ビア電極部と前記第２ビア電極部との間に他のビア電極部が存在しないようにしてもよい。このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアを形成するために要する時間を短縮することができ、ひいてはスループットの向上を実現することができる。また、このような構成によれば、第１ビア電極部と第２ビア電極部との間に他のビア電極部が存在しないため、ビアに埋め込まれる銀等の材料が少なくて済み、ひいてはコストダウンを実現することもできる。また、第１ビア電極部と第２ビア電極部間に、電磁界が比較的疎である領域が形成されるため、当該領域に結合調整等のためのパターンを形成することもできる。
【００６５】
前記複数の第１ビア電極は、上面から見たとき、仮想の第１湾曲線（２８ａ）に沿って配列され、前記複数の第２ビア電極は、上面から見たとき、仮想の第２湾曲線（２８ｂ）に沿って配列されているようにしてもよい。
【００６６】
前記第１湾曲線及び前記第２湾曲線は、１つの仮想の楕円（３７）の一部又は１つの仮想のトラック形状（３８）の一部を構成しているようにしてもよい。
【符号の説明】
【００６７】
１０…フィルタ                        １１Ａ〜１１Ｃ…共振器
１２Ａ…上部遮蔽導体                  １２Ｂ…下部遮蔽導体
１２Ｃａ…第１側面遮蔽導体            １２Ｃｂ…第２側面遮蔽導体
１４…誘電体基板                      １６…構造体
１８Ａ、１８Ｂ…ストリップ線路        ２０…ビア電極部
２０Ａ…第１ビア電極部                ２０Ｂ…第２ビア電極部
２２Ａ…第１入出力端子                ２２Ｂ…第２入出力端子
２４ａ…第１ビア電極                  ２４ｂ…第２ビア電極
２８ａ…仮想の第１湾曲線              ２８ｂ…仮想の第２湾曲線
２９Ａ…第１結合容量電極              ２９Ｂ…第２結合容量電極
２９Ｃ…第３結合容量電極              ３１ａ…第１電極
３１ｂ…第２電極                      ３１ｃ…第３電極
３１ｄ…第４電極                      ３３Ａ…第１櫛形電極
３３Ｂ…第２櫛形電極                  ３３Ｃ…第３櫛形電極
３３Ｄ…第４櫛形電極                  ３５Ａ、３５Ｂ…キャパシタ
３７…仮想の楕円                      ３８…仮想のトラック形状
１２９Ａ〜１２９Ｃ…結合容量電極
【図１】
2020088465.tif 000003
【図２】
2020088465.tif 000004
【図３】
2020088465.tif 000005
【図４】
2020088465.tif 000006
【図５】
2020088465.tif 000007
【図６】
2020088465.tif 000008
【図７】
2020088465.tif 000009
【図８】
2020088465.tif 000010
【図９】
2020088465.tif 000011
【図１０】
2020088465.tif 000012
【図１１】
2020088465.tif 000013
【図１２】
2020088465.tif 000014
【図１３】
2020088465.tif 000015