(57)【要約】【課題】常に精度が高い歪補償を実現することを可能にする歪補償回路を提供する。【解決手段】歪補償係数を格納したルックアップテーブル（ＬＵＴ）に基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路１０１であって、例えば、後段側の第２歪補償演算処理部２に対して前段側の第１歪補償演算処理部１から入力される入力信号の最大値と最小値とを予め算出した結果に基づいて、第２歪補償演算処理部２の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際の最大アドレスと最小アドレスとを求めることにより、第２ルックアップテーブル（ＬＵＴ２）を参照する際のアドレス範囲を更新し、かつ、第２ルックアップテーブル（ＬＵＴ２）に設定されている歪補償係数を、アドレス範囲更新後の第２ルックアップテーブル（ＬＵＴ２）の新しいアドレスに設定し直す。【選択図】図１
2020088528.tif 000002
【特許請求の範囲】
【請求項１】
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成を有し、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする歪補償回路。
【請求項２】
前段側が前記歪補償演算処理部の場合、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに対して、それぞれのアドレスと該アドレスに対応する歪補償係数とをそれぞれ乗算して得られた値の中から、後段側の前記歪補償演算処理部に対して入力されると予測される前記入力信号の前記最大値と前記最小値とをあらかじめ算出する、
ことを特徴とする請求項１に記載の歪補償回路。
【請求項３】
前記歪補償演算処理部それぞれにおいて、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す際に、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式によって表現することができない場合、
更新後のアドレス範囲の更新前のアドレス範囲からの変化率を算出し、算出した該変化率を、アドレス範囲更新前のアドレスそれぞれに乗算して求めたアドレスそれぞれを、アドレス範囲更新後の新しいアドレスと見做して、該新しいアドレスと見做したアドレスそれぞれにアドレス範囲更新前の前記アドレスそれぞれに設定されている歪補償係数を設定することにより、
アドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す、
ことを特徴とする請求項１または２に記載の歪補償回路。
【請求項４】
自歪補償回路に入力された入力信号と自歪補償回路の出力側の回路からフィードバックされてきた帰還信号との比較結果に基づいて新しい歪補償係数を再計算し、再計算した該歪補償係数を用いて、カスケード接続された前記歪補償演算処理部それぞれの前記ルックアップテーブルに格納されている歪補償係数を更新する、
ことを特徴とする請求項１ないし３のいずれかに記載の歪補償回路。
【請求項５】
前記歪補償演算処理部それぞれは、
入力されてくる入力信号に対応するアドレスに基づいて自歪補償演算処理部の前記ルックアップテーブルを参照して取得した歪補償係数を該入力信号に乗算することにより歪補償を行った結果を、出力信号として出力する、
ことを特徴とする請求項１ないし４のいずれかに記載の歪補償回路。
【請求項６】
歪補償を行う歪補償回路を有し、
前記歪補償回路が、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなり、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする送信装置。
【請求項７】
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路において歪補償を行い、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする歪補償方法。
【請求項８】
前段側が前記歪補償演算処理部の場合、
前段側の前記歪補償演算処理部の前記ルックアップテーブルの全てのアドレスに設定されている歪補償係数それぞれを前段側の前記歪補償演算処理部の前記ルックアップテーブルのアドレスの値にそれぞれ乗算して得られた値の中から、後段側の前記歪補償演算処理部に対して入力されると予測される前記入力信号の前記最大値と前記最小値とをあらかじめ算出する、
ことを特徴とする請求項７に記載の歪補償方法。
【請求項９】
前記歪補償演算処理部それぞれにおいて、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す際に、
自歪補償演算処理部の前記ルックアップテーブルのアドレス範囲更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式によって表現することができない場合、
更新後のアドレス範囲の更新前のアドレス範囲からの変化率を算出し、算出した該変化率を、アドレス範囲更新前のアドレスそれぞれに乗算して求めたアドレスそれぞれを、アドレス範囲更新後の新しいアドレスと見做して、該新しいアドレスと見做したアドレスそれぞれにアドレス範囲更新前の前記アドレスそれぞれに設定されている歪補償係数を設定することにより、
アドレス範囲更新後の新しいアドレスに歪補償係数を設定し直す、
ことを特徴とする請求項７または８に記載の歪補償方法。
【請求項１０】
前記歪補償回路に入力された入力信号と該歪補償回路の出力側の回路からフィードバックされてきた帰還信号との比較結果に基づいて新しい歪補償係数を再計算し、再計算した該歪補償係数を用いて、カスケード接続された前記歪補償演算処理部それぞれの前記ルックアップテーブルに格納されている歪補償係数を更新する、
ことを特徴とする請求項７ないし９のいずれかに記載の歪補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償回路、送信装置および歪補償方法に関し、特に、ＣＤＭＡ（Code  Division  Multiple  Access）変調やＯＦＤＭ（Orthogonal  Frequency  Division  Multiplexing）変調のような多重変調方式の無線通信システムにおける歪補償回路、送信装置および歪補償方法に関する。
【背景技術】
【０００２】
近年のデジタル高速無線通信システムの分野で利用されているＣＤＭＡ（Code  Division  Multiple  Access：符号分割多元接続）変調やＯＦＤＭ（Orthogonal  Frequency  Division  Multiplexing：直交周波数分割多重）変調のような多重変調波においては、平均電力に対して非常に大きい瞬時電力（ピークファクタ、クレストファクタ）を有しているという特徴がある。そのため、デジタル高速無線通信システムに用いる送信装置内の電力増幅器には、非常に高い出力レベルまで線形性を維持し、非線形歪による送信スペクトルの広がりを抑えて、隣接チャネルへの漏洩電力を低減することが必要となっている。
【０００３】
しかしながら、非常に大きな振幅成分に至るまで良好な線形性を有する電力増幅器は、規模が大きくなり、高価で消費電力も大きくなってしまう。そのため、小さな振幅成分においては、良好な線形性を有するものの、大きな振幅成分においては、非線形性を有してしまう電力増幅器が一般的に良く用いられる。このような非線形性を有する電力増幅器を使用した場合、出力バックオフをできるだけ小さく取ることができれば更なる効率化を実現することができる。しかし、出力バックオフを小さく取ると、電力増幅器の非線形性領域にかかってしまうため、無線送信信号の歪成分として隣接チャネルへの漏洩電力が大きくなってしまうという問題があった。
【０００４】
そこで、電力増幅器の非線形歪による隣接チャネル漏洩電力を抑圧するために、様々な歪補償技術が提案されている。その中で、近年、最も良く採用されている歪補償技術として、逆歪特性の歪補償係数を用いて歪を補償するデジタルプリディストーション(ＤＰＤ：Digital  Predistortion)方式がある。
【０００５】
デジタルプリディストーション（ＤＰＤ）方式を用いて歪の逆特性を求める具体的な信号処理方式として、例えば、非特許文献１のFM  Ghannouchiらによる“Behavioral  Modeling  and  Predistortion”にも記載されているように、ルックアップテーブルモデル（ＬＵＴ：Look  Up  Table  model）やボルテラ級数（Volterra  Series）などに基づく逆歪生成処理などが提案されている。ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション(ＤＰＤ)方式は、少ないハードウェアリソースで実現することができる利点はあるものの、複雑な歪補償モデルを表すことは困難である。一方、ボルテラ級数に基づくデジタルプリディストーション(ＤＰＤ)方式は、複雑な歪補償モデルに対応できる利点はあるものの、デジタルプリディストーション(ＤＰＤ)方式の複雑性が指数関数的に増大する場合があるため、現実のハードウェアに実装することは極めて困難であるという問題がある。
【０００６】
かかる問題に対して、複数の歪補償演算処理部を接続させることによって、ハードウェアリソースを減らして複雑な歪補償モデルに対応するという方法が提案されている。例えば、ルックアップテーブル（ＬＵＴ）とメモリ多項式（Memory   Polynomial）構造とを併用するＴＮＴＢモデル（Twin  Nonlinear  Two  Box  Models）によるデジタルプリディストーション（ＤＰＤ）方式の場合は、メモリ多項式構造単体よりも少ないパラメータで同等以上の効果を齎している。
【０００７】
図８は、ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション（ＤＰＤ）方式を適用した現状の技術における歪補償回路を用いた送信装置の一構成例を示すブロック図である。この送信装置は、２個の異なる歪補償演算処理部をカスケード接続した構成を有する例である。すなわち、図８の送信装置１００Ａは、歪補償回路１０１Ａとして、第１歪補償演算処理部１と、第２歪補償演算処理部２と、制御部３と、を有している。また、第１歪補償演算処理部１は、第１アドレス計算部１１と、第１歪補償係数データメモリ１２と、第１歪補償演算部１３と、を有し、また、第２歪補償演算処理部２は、第２アドレス計算部２１と、第２歪補償係数データメモリ２２と、第２歪補償演算部２３と、を有している。そして、第１歪補償演算処理部１と第２歪補償演算処理部２とを２段にカスケード接続している。
【０００８】
図８に示す送信装置１００Ａにおいて、ＴＮＴＢモデル（Twin  Nonlinear  Two  Box  Models）などを用いて、第１歪補償演算処理部１の第１歪補償係数データメモリ１２および第２歪補償演算処理部２の第２歪補償係数データメモリ２２のそれぞれに、歪補償係数を格納したルックアップテーブル（ＬＵＴ）が存在している場合、前段側の第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）の参照値は、第１歪補償演算処理部１の入力信号である。したがって、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）に関する最大値と最小値とは、システム設計（装置設計）時に決めることができる。
【０００９】
しかし、後段側の第２歪補償係数データメモリ２２の参照値は、前段側の第１歪補償演算処理部１の出力信号であり、第１歪補償演算処理部１の第１歪補償係数データメモリ１２の値によって変化してしまう。例えば、電力増幅器の歪が大きく変化することによって、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）に関する最大値と最小値とが大きく変化する可能性がある。
【００１０】
一方、第１歪補償演算処理部１と第２歪補償演算処理部２とを２段にカスケード接続した構成における現状の技術の場合、後段側の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲は、前段側の第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と同様に、固定値としているので、電力増幅器の歪の変化によっては、後段側の第２歪補償係数データの分解能が劣化してしまうという課題があった。この分解能の劣化次第では、歪補償性能が大きく劣化し、必要な特性を満足させることができなくなる場合もある。
【００１１】
すなわち、現状の技術においては、例えば、特許文献１の特開２０１４−５７２２４号公報「アドレス制御装置、送信装置およびアドレス制御方法」には、複数のルックアップテーブル（ＬＵＴ）の類似性を検出してグループ化することにより共通するアドレス制御情報を用いる方法を提案している。また、特許文献２の特開２００３−３４７９４４号公報「歪補償送信装置」には、アドレスの発生頻度を計測し、各アドレスの発生頻度分布が均一になるように、アドレス変換を行い、アドレスを生成する方法を提案している。しかし、いずれも、前段側の歪補償係数やルックアップテーブル（ＬＵＴ）からアドレス範囲を算出して、算出した結果に基づいて後段側のルックアップテーブル（ＬＵＴ）のアドレス範囲を決定するような適応制御を行う技術ではないので、図８について前述したような課題を解決することができない。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２０１４−５７２２４号公報
【特許文献２】特開２００３−３４７９４４号公報
【非特許文献】
【００１３】
【非特許文献１】FM  Ghannouchi，O  Hammi，“Behavioral  Modeling  and  Predistortion”，IEEE  Microwave  Magazine，２００９
【非特許文献２】Oualid  Hammi，Faghel  M．Ghannouchi，“Twin  Nonlinear  Two-Box  Models  for  Power  Amplifiers  and  Transmitters  Exhibiting  Memory  Effects  With  Application  to  Digital  Predistortion”
【発明の概要】
【発明が解決しようとする課題】
【００１４】
逆歪特性の歪補償係数を用いるデジタルプリディストーション方式(ＤＰＤ：Digital  Pre-Distortion)方式による歪補償とは、電力増幅器において発生するＡＭ／ＡＭ特性（振幅特性）およびＡＭ／ＰＭ特性（位相特性）における非線形歪やメモリ効果に代表されるものが影響して発生する歪を補償するものである。デジタルプリディストーション（ＤＰＤ）方式は、次のような処理を行う。すなわち、まず、歪補償回路に入力される送信信号と後方の回路である電力増幅器から歪補償回路へフィードバックさせた帰還信号とをデジタル信号として比較し、電力増幅器の非線形特性の逆特性を表す歪補償係数を求める。次いで、求めた歪補償係数を送信信号に乗算する処理を行う。最後に、乗算された信号を電力増幅器に入力することによって、電力増幅器の歪補償を行い、線形特性の出力信号を得る。
【００１５】
前述のような逆特性を求める具体的な信号処理として、例えば、前述したように、ルックアップテーブル（ＬＵＴ）モデル（Look  Up  Table  Model）や、ボルテラ級数（Volterra  Series）、メモリ多項式（Memory  Polynomial）、などに基づく逆歪生成処理が現状の技術として提案されている。
【００１６】
ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション（ＤＰＤ）方式は、入力される信号の電力値や振幅の値をアドレスとしてルックアップテーブル（ＬＵＴ）を参照し、そのアドレスに対応した歪補償係数と入力信号とを乗算するという処理を行うものであり、前述したように、少ないハードウェアリソースで実現することができる利点があるものの、複雑な歪補償モデルを表すことは困難である。
【００１７】
また、ボルテラ級数に基づくデジタルプリディストーション（ＤＰＤ）方式は、前述したように、複雑な歪補償モデルに対応することができる利点があるものの、デジタルプリディストーション（ＤＰＤ）の複雑性が指数関数的に増大する場合があるため、現実のハードウェアに実装することが極めて困難であるという問題がある。
【００１８】
また、実現可能な範囲の係数で構成されるメモリ多項式（Memory  Polynomial）に基づくデジタルプリディストーション（ＤＰＤ）方式は、単体では、複雑な歪補償モデルに対して性能が十分ではない場合がある。
【００１９】
かくのごとき複雑な歪補償モデルにも対応すべく、例えば、非特許文献２のOualid  Hammiらによる“Twin  Nonlinear  Two-Box  Models  for  Power  Amplifiers  and  Transmitters  Exhibiting  Memory  Effects  With  Application  to  Digital  Predistortion”には、ＡＭ／ＡＭ特性およびＡＭ／ＰＭ特性における非線形歪を補償するルックアップテーブル（ＬＵＴ）とメモリ効果を補償するメモリ多項式構造とをカスケード接続させるというＴＮＴＢモデル（Twin  Nonlinear  Two-Box  Models）が提案されている。
【００２０】
該非特許文献２に記載のＴＮＴＢモデル（Twin  Nonlinear  Two-Box  Models）は、前述したように、メモリ多項式構造単体よりも少ないパラメータで同等以上の効果を齎すことができる。かくのごとく、ルックアップテーブル（ＬＵＴ）を用いた歪補償演算処理部を、複数段、カスケード接続して実現することにより、ハードウェアリソースを減らして、複雑な歪補償モデルに対応することができる。
【００２１】
ここで、ルックアップテーブル（ＬＵＴ）を用いた歪補償演算処理部をカスケード接続する構成において、後段側のルックアップテーブル（ＬＵＴ）の参照アドレスとして、前段側の歪補償演算処理部の出力信号を用いる場合においては、次のような観点を見逃してはならない。すなわち、前段側の歪補償演算処理部の出力信号の範囲が、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレスの範囲と等しい場合には、後段側のルックアップテーブル（ＬＵＴ）のアドレス分解能が最適となり、歪補償の精度向上を図ることが可能となる。なお、前段側および後段側の歪補償演算処理部の出力信号は、それぞれ、例えば、前段側および後段側それぞれへの入力信号（すなわち前段側および後段側それぞれのルックアップテーブルの参照アドレス）と前段側および後段側それぞれのルックアップテーブル（ＬＵＴ）の歪補償係数の値との乗算結果である。
【００２２】
これに対して、前段側の歪補償演算処理部の出力信号範囲が、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲よりも大きい場合には、前述したように、後段側のルックアップテーブル（ＬＵＴ）は、電力増幅器の非線形特性の逆特性を、全信号範囲に亘って、十分精度良く表すことができていない。すなわち、後段側のルックアップテーブル（ＬＵＴ）の参照アドレス範囲を超えたアドレスに対する歪補償係数を、後段側のルックアップテーブル（ＬＵＴ）から参照することができないため、電力増幅器の歪補償の精度向上を図ることができない。
【００２３】
また、前段側の歪補償演算処理部の出力信号範囲が、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲よりも小さい場合には、前述したように、後段側のルックアップテーブル（ＬＵＴ）のアドレス分解能は粗くなり、精度が高い歪補償を行うことができなくなる。
【００２４】
しかし、現状の技術においては、前段側の歪補償演算処理部の出力信号範囲が変わった時に、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲を適応制御する手段がなく、一度決めた参照アドレス範囲を、運用途中において容易には変更することができなかった。さらに、現状の技術においては、電力増幅器の個体差や時間、温度などの条件によって非線形性が大きく変わってしまうにも関わらず、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）のアドレス範囲を、想定し得る最大のアドレス範囲として固定する構成を用いざるを得ないことになり、常に精度の高い歪補償を実現するという課題を解決することができなかった。
【００２５】
（本開示の目的）
本開示の目的は、かかる事情に鑑み、常に精度が高い歪補償を実現することを可能にする歪補償回路、送信装置および歪補償方法を提供することにある。
【課題を解決するための手段】
【００２６】
前述の課題を解決するため、本発明による歪補償回路、送信装置および歪補償方法は、主に、次のような特徴的な構成を採用している。
【００２７】
（１）本発明による歪補償回路は、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成を有し、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。
【００２８】
（２）本発明による送信装置は、
歪補償を行う歪補償回路を有し、
前記歪補償回路が、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなり、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。
【００２９】
（３）本発明による歪補償方法は、
歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部を複数カスケード接続した構成からなる歪補償回路において歪補償を行い、
前記歪補償演算処理部それぞれに対して入力される入力信号の最大値と最小値とをあらかじめ算出した結果に基づいて、それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際の最大アドレスと最小アドレスとを求めることにより、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルを参照する際のアドレス範囲を更新し、
かつ、
それぞれ、自歪補償演算処理部の前記ルックアップテーブルに設定されている歪補償係数を、アドレス範囲更新後の該ルックアップテーブルの新しいアドレスに設定し直す、
ことを特徴とする。
【発明の効果】
【００３０】
本発明の歪補償回路、送信装置および歪補償方法によれば、主に、以下のような効果を奏することができる。
【００３１】
すなわち、本発明においては、歪補償係数を格納したルックアップテーブルに基づいて歪補償を行う歪補償演算処理部（すなわち、ルックアップテーブルモデル（ＬＵＴ：Look  Up  Table  model）によるデジタルプリディストーション（ＤＰＤ）方式を適用した歪補償演算処理部）を２個以上カスケード接続した構成からなる歪補償回路において、歪補償演算処理部それぞれは、自歪補償演算処理部に対する入力信号のレベル範囲に基づいて自歪補償演算処理部のルックアップテーブル（ＬＵＴ）のアドレス範囲を常に最適値に適応制御することができる。而して、電力増幅器の出力信号等の非線形性が変化しても、精度の高い歪補償を実現することが可能になる。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る送信装置のブロック構成の一例を示すブロック構成図である。
【図２】本発明の一実施形態として図１に示した送信装置の歪補償回路における歪補償動作の一例を説明するためのフローチャートである。
【図３】図１に示す歪補償回路の前段側の第１歪補償演算処理部における第１ルックアップテーブル（ＬＵＴ１）と後段側の第２歪補償演算処理部における第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに格納されている歪補償係数の一例を示すグラフである。
【図４】図１に示す歪補償回路の前段側の第１歪補償演算処理部における第１ルックアップテーブル（ＬＵＴ１）が図３に示す状態に設定されている場合において後段側の第２歪補償演算処理部における第２ルックアップテーブル（ＬＵＴ２）への入力信号を計算して求めた結果の一例を示すグラフである。
【図５】図１に示す歪補償回路の後段側の第２歪補償演算処理部に対する入力信号に基づいて算出された後段側の第２歪補償演算処理部における第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲の一例を示すグラフである。
【図６】図１に示す歪補償回路の後段側の第２歪補償演算処理部に対する入力信号に基づいて後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない現状の技術におけるアドレス範囲を示すグラフである。
【図７】図１に示す歪補償回路において後段側の第２歪補償演算処理部に対する入力信号に基づいて後段側の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新する場合と更新しない場合とを比較するために後段側の第２歪補償演算処理部の第２ルックアップテーブル（ＬＵＴ２）を拡大してその一例を示した拡大グラフである。
【図８】ルックアップテーブル（ＬＵＴ）モデルに基づくデジタルプリディストーション（ＤＰＤ）方式を適用した現状の技術における歪補償回路を用いた送信装置の一構成例を示すブロック図である。
【発明を実施するための形態】
【００３３】
以下、本発明による歪補償回路、送信装置および歪補償方法の好適な実施形態について添付図を参照して説明する。なお、以下の説明においては、本発明による歪補償回路および歪補償方法について説明するが、かかる歪補償回路を、歪を補償するための歪補償回路を備えた無線通信用の送信装置に好適に適用することができることは言うまでもない。また、以下の各図面に付した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、本発明を図示の態様に限定することを意図するものではないことも言うまでもない。
【００３４】
（本発明の特徴）
本発明の実施形態の説明に先立って、本発明の特徴についてその概要をまず説明する。本発明は、複数段の歪補償演算処理部をカスケード接続した構成からなる歪補償回路において、後段側の歪補償演算処理部に歪補償係数を格納したルックアップテーブル（ＬＵＴ：Look  Up  Table)を用いる場合、後段側の該ルックアップテーブル（ＬＵＴ）の参照アドレス範囲を、前段側から入力される入力信号のレベル範囲に対応させた範囲に更新することを主要な特徴としている。而して、後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）を常に最適なアドレス分解能で作成することを可能にし、歪補償効果を向上させたデジタルプリディストーション（ＤＰＤ：Digital  Predistorsion）方式の歪補償回路を実現することができる。なお、本発明は、特に、非線形性を有する電力増幅器の出力信号の歪補償を行う歪補償回路として好適に適用することができる。
【００３５】
さらに説明すると、本発明は、後段側の歪補償演算処理部におけるルックアップテーブル（ＬＵＴ）の参照アドレス範囲を、前段側の歪補償演算処理部における入力信号と歪補償係数とに応じて（すなわち前段側の歪補償演算処理部から入力される入力信号の計算結果に応じて）変更する構成を採用していることを主要な特徴としている。つまり、複数段の歪補償演算処理部がカスケード接続された構成において、後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）の参照アドレスを、前段側の歪補償演算処理部から入力される入力信号レベルとしてあらかじめ算出された振幅もしくは電力の値を基にして設定するために、前段側の歪補償演算処理部が出力する出力信号範囲の最大値と最小値とを、それぞれ、前段側の歪補償演算処理部の歪補償係数と入力信号とを用いて計算し、計算した出力信号範囲の最大値と最小値とを、後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）の参照アドレス範囲の最大値と最小値として設定する。而して、常に精度が高い歪補償を行うことを可能にしている。
【００３６】
（本発明の実施形態の構成例）
次に、本発明の実施形態の構成例について、図面を参照して詳細に説明する。
【００３７】
図１は、本発明に係る送信装置のブロック構成の一例を示すブロック構成図であり、電力増幅器の出力信号の歪補償を行う回路部に着目してその一例を示している。図１の送信装置１００には、本発明の一実施形態として、特性が異なる歪補償演算処理部を２段にカスケード接続している例を示しており、２段の歪補償演算処理部のそれぞれは、ルックアップテーブル（ＬＵＴ）適応アドレス方式を備えたデジタルプリディストーション（ＤＰＤ）機能を有している例を示している。
【００３８】
図１の送信装置１００は、歪補償回路１０１として、第１歪補償演算処理部１と、第２歪補償演算処理部２と、制御部３と、アドレス範囲計算部４とを有している。また、第１歪補償演算処理部１は、第１アドレス計算部１１と、第１歪補償係数データメモリ１２と、第１歪補償演算部１３と、を有し、また、第２歪補償演算処理部２は、第２アドレス計算部２１と、第２歪補償係数データメモリ２２と、第２歪補償演算部２３と、を有している。そして、第１歪補償演算処理部１と第２歪補償演算処理部２とを２段にカスケード接続している。
【００３９】
第１歪補償演算処理部１の第１アドレス計算部１１は、入力されてくるデジタル直交ベースバンド信号Ｉ、Ｑの振幅もしくは電力を計算して、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）を参照するアドレスを求める。
【００４０】
また、第１歪補償係数データメモリ１２は、第１ルックアップテーブル（ＬＵＴ１）として歪補償係数を格納している。つまり、第１ルックアップテーブル（ＬＵＴ１）には、計算結果として得られるデジタル直交ベースバンド信号Ｉ、Ｑの振幅もしくは電力の値、すなわち、入力されてくるデジタル直交ベースバンド信号Ｉ、Ｑの振幅もしくは電力の値に応じた固定アドレスに、該当する歪補償を行うための歪補償係数をあらかじめ格納している。なお、該歪補償係数の値は、後述するように、制御部３にて算出されて、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）に格納されるものである。
【００４１】
また、第１歪補償演算部１３は、第１アドレス計算部１１にて計算された第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）のアドレスに格納されている歪補償係数を読み出し、デジタル直交ベースバンド信号Ｉ、Ｑに対して、読み出した歪補償係数に基づいた歪補償演算を行って、デジタル直交ベースバンド信号Ｉ’、Ｑ’を生成して、出力信号として、後段の第２歪補償演算処理部２に対して出力する。
【００４２】
第２歪補償演算処理部２の第２アドレス計算部２１は、前段の第１歪補償演算処理部１から入力されてきたデジタル直交ベースバンド信号Ｉ’、Ｑ’の振幅もしくは電力を計算して、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照するアドレスを求める。
【００４３】
また、第２歪補償係数データメモリ２２は、第２ルックアップテーブル（ＬＵＴ２）として歪補償係数を格納している。つまり、計算結果として得られるデジタル直交ベースバンド信号Ｉ’、Ｑ’の振幅もしくは電力の値、すなわち、入力されてくるデジタル直交ベースバンド信号Ｉ’、Ｑ’の振幅もしくは電力の値に応じた固定アドレスに、該当する歪補償を行うための歪補償係数をあらかじめ格納している。なお、該歪補償係数も、第１歪補償係数データメモリ１２の場合と同様、後述するように、制御部３にて算出されて、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）に格納されるものである。
【００４４】
また、第２歪補償演算部２３は、第２アドレス計算部２１にて計算された第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）のアドレスに格納されている歪補償係数を読み出し、デジタル直交ベースバンド信号Ｉ’、Ｑ’に対して、読み出した歪補償係数に基づいた歪補償演算を行って、デジタル直交ベースバンド信号Ｉ”、Q”を生成して、歪補償回路出力信号として、出力する。
【００４５】
なお、第１歪補償演算処理部１と第２歪補償演算処理部２とにおいてそれぞれ計算される第１ルックアップテーブル（ＬＵＴ１）と第２ルックアップテーブル（ＬＵＴ２）とのそれぞれのアドレス値やそれぞれに格納されている歪補償係数の値は、当然のことながら、異なる値になっている。
【００４６】
また、アドレス範囲計算部４は、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）に関する全てのアドレスと該アドレスそれぞれに設定されている歪補償係数とを取得し、取得した歪補償係数とに基づいて、第１歪補償演算処理部１から出力されると予測されるデジタル直交ベースバンド信号Ｉ’、Ｑ’の最大出力値と最小出力値とを計算する。
【００４７】
そして、計算したデジタル直交ベースバンド信号Ｉ’、Ｑ’の最大出力値と最小出力値とを、第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際の最大アドレスと最小アドレスとする。さらに、該最大アドレスと該最小アドレスとから、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際のアドレス範囲を算出して、制御部３に対して出力する。すなわち、第１歪補償演算処理部１から出力されると予測されるデジタル直交ベースバンド信号Ｉ’、Ｑ’の最大出力値と最小出力値とに基づいて、第２歪補償係数データの第２ルックアップテーブル（ＬＵＴ２）に関する最大アドレスと最小アドレスとを示すアドレス範囲を算出して、制御部３に対して出力する。
【００４８】
制御部３は、アドレス範囲計算部４において算出した新しいアドレス範囲と、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）を参照する際に今まで用いていたアドレス範囲との間の変化率を求めて、該変化率と第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）に格納されている歪補償係数とに基づいて、新しいアドレス範囲に対応する歪補償係数を算出する。そして、算出した歪補償係数により、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を更新する。
【００４９】
つまり、アドレス範囲の算出前後において同じアドレスに相当する場所に同じ値の歪補償係数が、第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）として格納されるように、第２ルックアップテーブル（ＬＵＴ２）を拡大または縮小させる。この結果、新しいアドレス範囲に対応するように更新して格納された第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）における歪補償係数の分解能は、常に、最適値となり、精度が高い歪補償を実現することが可能になる。
【００５０】
さらに、制御部３は、歪補償回路１０１への入力信号と該歪補償回路１０１の出力側に接続されている回路（例えば電力増幅器）からの帰還信号とに基づいて新しい歪補償係数を再計算する。そして、再計算した新しい歪補償係数を用いて、第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）およびアドレス範囲計算部４において算出した新しいアドレス範囲の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）にそれぞれ格納されている歪補償係数を更新する。
【００５１】
つまり、制御部３は、歪補償回路１０１へ入力されてきた信号すなわちデジタル直交ベースバンド信号Ｉ、Ｑと、後続する回路（例えば電力増幅器）からの帰還信号すなわちデジタル直交ベースバンド帰還信号Ｉｂ、Ｑｂ（例えば電力増幅器からのＲＦ出力信号の一部をＡＤ変換した信号）との比較結果から、電力増幅器やメモリ効果の非線形特性の逆特性を表す歪補償係数を新しく再計算する。そして、制御部３は、再計算した新しい歪補償係数により、カスケード接続した複数の歪補償演算処理部のルックアップテーブル（ＬＵＴ）（例えば第１歪補償演算処理部１の第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）および第２歪補償演算処理部２の第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）のそれぞれ）に格納されている歪補償係数を更新する。
【００５２】
なお、図１の送信装置１００には、歪補償回路１０１として第１歪補償演算処理部１と第２歪補償演算処理部２との２個の歪補償回演算処理部をカスケード接続した場合を示しているが、本発明においては、２個以上の歪補償演算処理部をカスケード接続している構成であっても勿論構わない。
【００５３】
例えば、３個の異なる特性を有する歪補償演算処理部をカスケード接続した構成においてルックアップテーブル（ＬＵＴ）適応方式を備えたデジタルプリディストーション（ＤＰＤ）による歪補償を実現しようとする場合には、次の通りである。すなわち、第２歪補償演算処理部２の次段にカスケード接続される第３歪補償演算処理部における第３歪補償係数データメモリの第３ルックアップテーブル（ＬＵＴ３）のアドレス範囲は、前段の第２歪補償演算処理部２の入力信号と歪補償係数とから算出される。言い換えると、第３歪補償係数データメモリの第３ルックアップテーブル（ＬＵＴ３）のアドレス範囲は、一つ前の第２歪補償演算処理部２から出力されると予測されるデジタル直交ベースバンド信号I”、Q”の最大出力値と最小出力値とに基づいて算出される。
【００５４】
（本発明の実施形態の動作の説明）
次に、本発明の一実施形態として図１に示した送信装置１００の歪補償動作について、その一例を、図面を参照しながら詳細に説明する。
【００５５】
図１の送信装置１００は、前述したように、歪補償回路１０１として特性が異なる歪補償演算処理部を２段にカスケード接続している例を示しており、２段にカスケード接続した第１歪補償演算処理部１および第２歪補償演算処理部２のそれぞれは、ルックアップテーブル（ＬＵＴ）適応アドレス方式を備えたデジタルプリディストーション（ＤＰＤ）機能を有している。
【００５６】
次に、図１に示した送信装置１００の歪補償回路１０１におけるアドレス範囲と該アドレス範囲に応じたルックアップテーブル（ＬＵＴ）の歪補償係数の更新手順について、図２のフローチャートを参照しながら詳細に説明する。図２は、本発明の一実施形態として図１に示した送信装置１００の歪補償回路１０１における歪補償動作の一例を説明するためのフローチャートである。図２のフローチャートは、図１に示したように、歪補償演算処理部を２段にカスケード接続した歪補償回路構成において、ルックアップテーブル（ＬＵＴ）方式を適用してデジタルプリディストーション（ＤＰＤ）による歪補償を行う場合のルックアップテーブル（ＬＵＴ）のアドレス範囲と該アドレス範囲に応じたルックアップテーブル（ＬＵＴ）の歪補償係数とを更新する手順について、その一例を示している。
【００５７】
つまり、図２のフローチャートにおいては、第１段階のデータ取得段階と第２段階のアドレス範囲計算段階と第３段階のルックアップテーブル（ＬＵＴ）の拡大または縮小段階との３段階によって歪補償係数の更新処理が実施される。
【００５８】
まず、第１段階のデータ取得段階においては、アドレス範囲計算部４において、前段の歪補償演算処理部の歪補償係数データメモリにおけるルックアップテーブル（ＬＵＴ）から各アドレスｘとそれぞれに対応する歪補償係数ｙとを、全てのアドレスに関して取得する。次の第２段階のアドレス範囲計算段階においては、アドレス範囲計算部４において、取得した前段のルックアップテーブル（ＬＵＴ）における全てのアドレスｘに関する歪補償係数ｙに基づいて、後段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）におけるルックアップテーブル（ＬＵＴ）の新しいアドレス範囲を計算する。
【００５９】
そして、第３段階のルックアップテーブル（ＬＵＴ）の拡大または縮小段階においては、計算して得られた新しいアドレス範囲に合わせるように、制御部３において、後段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）のサイズを拡大または縮小する。
【００６０】
次に、制御部３は、歪補償回路１０１への入力信号（すなわち、送信装置１００から送信しようとする信号）と後続の電力増幅器からフィードバックされてきた帰還信号とに基づいて、新しい歪補償係数を再計算する。再計算した新しい歪補償係数は、各ルックアップテーブル（ＬＵＴ）のアドレス範囲更新後の新しいアドレスに合わせて、各ルックアップテーブル（ＬＵＴ）に更新設定される。ここで、ルックアップテーブル（ＬＵＴ）の新しいアドレス範囲における歪補償係数の設定アドレスを数式によって表現することが可能な場合は、アドレス近似を行う必要はないので、直ちに再計算すれば良いが、数式によって表現することが不可能な場合は、新しいアドレス範囲における歪補償係数の設定アドレスの近似計算を行った後、該当する歪補償係数を再計算する。
【００６１】
次に、図２のフローチャートに従って歪補償係数の更新処理についてさらに詳細に説明する。アドレス範囲計算部４は、まず、前段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１））の全てのアドレスｘとそれぞれのアドレスｘに対応する歪補償係数ｙの値とを取得する（ステップＳ１）。ここで、アドレスｘは、前述したように、前段の歪補償演算処理部（例えば第１歪補償演算処理部１）への各入力信号レベルに相当する。
【００６２】
次いで、アドレス範囲計算部４は、取得した全てのアドレスｘとそれぞれのアドレスｘに対応する歪補償係数ｙとを乗算することにより、それぞれのアドレスｘにおいて前段の歪補償回路（例えば第１歪補償演算処理部１）から出力される出力信号ｙ’（ｙ’＝ｙ×ｘ、すなわちデジタル直交ベースバンド信号Ｉ’、Ｑ’）の値を計算する（ステップＳ２）。
【００６３】
そして、アドレス範囲計算部４は、計算したそれぞれのアドレスｘにおける出力信号ｙ’（＝ｙ×ｘ）の中から、出力信号ｙ’の最大値Ａと最小値ａとを取得して、取得した最大値Ａと最小値ａとを、後段の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の最大アドレスＡ’と最小アドレスａ’とする（ステップＳ３）。
【００６４】
しかる後、アドレス範囲計算部４は、求めた後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の最大アドレスＡ’と最小アドレスａ’との差（Ｘ２＝Ａ’−ａ’）を計算して、計算した差を第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲Ｘ２とする（ステップＳ４）。
【００６５】
次いで、制御部３は、後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式で表現することが可能か否かを確認し（ステップＳ５）、数式で表現することが可能な場合には（ステップＳ５のＹＥＳ）、ステップＳ９に移行する。
【００６６】
一方、更新後の新しいアドレスに対応する歪補償係数の設定アドレスを数式では表現することができない場合には（ステップＳ５のＮＯ）、制御部３は、新しいアドレス範囲Ｘ２と今まで用いていた更新前のアドレス範囲Ｘ１とを比較して、変化率Ｙ（＝Ｘ２／Ｘ１）を求める（ステップＳ６）。そして、更新前のアドレスに変化率Ｙを乗算して、近似的に、設定アドレスとする新しいアドレスを求め、今までのアドレスに格納していた歪補償係数を新しいアドレスに格納し直すことにより、歪補償係数を更新する（ステップＳ７）。そして、今まで用いていた更新前のアドレス範囲Ｘ１を、新しいアドレス範囲Ｘ２に更新する（ステップＳ８）。すなわち、後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））を拡大または縮小する。しかる後、ステップＳ９に移行する。
【００６７】
つまり、更新後の新しいアドレスに対応する歪補償係数を数式では表現することができない場合は、近似的に設定アドレスとして算出した新しいアドレスに歪補償係数を設定し直してから、ステップＳ９に移行して歪補償係数の再計算を行うが、新しい更新後のアドレスに対応する歪補償係数を数式で表現することが可能な場合は、近似する必要はないので、そのまま、ステップＳ９に移行して歪補償係数を再計算すれば良い。
【００６８】
言い換えると、後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の新しいアドレス範囲Ｘ２の第２ルックアップテーブル（ＬＵＴ２））には、新しいアドレス範囲Ｘ２の適用前後において同じアドレスに同じ歪補償係数の値が格納されるように、第２ルックアップテーブル（ＬＵＴ２）を拡大または縮小させる。この結果、ステップＳ９にて再計算された歪補償係数が拡大または縮小されて変更された新しいアドレスに設定されることになる。而して、再計算された歪補償係数が新しいアドレス範囲Ｘ２に対応するように更新して格納された後段の歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））の歪補償係数の分解能は、常に、最適値となり、精度が高い歪補償を実現することが可能になる。
【００６９】
ステップＳ９に移行すると、制御部３は、歪補償回路１０１に入力されてきた入力信号であるデジタル直交ベースバンド信号Ｉ、Ｑと電力増幅器からフィードバックされてきた帰還信号Ｉｂ、Ｑｂ（電力増幅器からのＲＦ出力信号の一部をＡＤ変換した信号）とに基づいて、電力増幅器やメモリ効果などの非線形特性に対する逆歪特性を示す歪補償係数を再計算する。そして、制御部３は、再計算した歪補償係数を用いて、前段の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と後段の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の新しいアドレス範囲Ｘ２の第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに格納されている歪補償係数を更新する（ステップＳ９）。
【００７０】
本実施形態において以上のような更新手順を実施することにより、送信装置１００の電力増幅器の出力信号の非線形性が変化しても、変化に応じて、前段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）（例えば第１歪補償演算処理部１の第１ルックアップテーブル（ＬＵＴ１））の出力の計算結果に基づいて後段側の歪補償演算処理部のルックアップテーブル（ＬＵＴ）（例えば第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２））のアドレス範囲を常に最適値に適応制御することができる。而して、常に精度の高い歪補償を実現することが可能になる。
【００７１】
次に、以上のような前段側の歪補償演算処理部の出力計算結果に基づいて実施される、後段側の歪補償演算処理部における歪補償係数データメモリのルックアップテーブル（ＬＵＴ）（例えば第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２））のアドレス範囲と該アドレス範囲に応じた歪補償係数の更新動作について、具体例を用いてさらに説明する。
【００７２】
例えば、前段側の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と後段側の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに、図３に示すような歪補償係数が格納されている場合について説明する。
【００７３】
図３は、図１に示す歪補償回路１０１の前段側の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）と後段側の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）とのそれぞれに格納されている歪補償係数の一例を示すグラフであり、横軸にそれぞれのルックアップテーブル（ＬＵＴ）のアドレスを示し、縦軸にそれぞれのルックアップテーブル（ＬＵＴ）に格納されている歪補償係数を示している。
【００７４】
図３において、図３（Ａ）は、前段側の第１歪補償演算処理部１における第１歪補償係数データメモリ１２の第１ルックアップテーブル（ＬＵＴ１）の歪補償係数を示し、第１ルックアップテーブル（ＬＵＴ１）のアドレスに対して第１ルックアップテーブル（ＬＵＴ１）の歪補償係数が３から０．５へと直線的に漸減している場合を示している。なお、図３（Ａ）に示す例においては、第１ルックアップテーブル（ＬＵＴ１）アドレス範囲が０〜５の範囲である。
【００７５】
一方、図３（Ｂ）は、後段側の第２歪補償演算処理部２における第２歪補償係数データメモリ２２の第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示し、第２ルックアップテーブル（ＬＵＴ２）のアドレスに対して第２ルックアップテーブル（ＬＵＴ２）の歪補償係数が１から１６へと直線的に漸増している場合を示している。図３（Ｂ）に示す例においては、第２ルックアップテーブル（ＬＵＴ２）アドレス範囲が０〜１０の範囲である。
【００７６】
図３に示すような歪補償係数が第１ルックアップテーブル（ＬＵＴ１）、第２ルックアップテーブル（ＬＵＴ２）のそれぞれに設定されている場合に、アドレス範囲計算部４は、まず、第１歪補償演算処理部１の第１ルックアップテーブル（ＬＵＴ１）の出力信号すなわち第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）への入力信号を計算する。つまり、第１歪補償演算処理部１の第１ルックアップテーブル（ＬＵＴ１）の各アドレスｘとそれぞれのアドレスｘに対応する第１ルックアップテーブル（ＬＵＴ１）の値、すなわち歪補償係数の値ｙとを乗算して、第１ルックアップテーブル（ＬＵＴ１）が出力する出力信号ｙ’ 、すなわち第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）への入力信号ｙ’を、第１ルックアップテーブル（ＬＵＴ１）全てのアドレスｘに対して計算する。
【００７７】
計算した結果として、第２ルックアップテーブル（ＬＵＴ２）への入力信号ｙ’は、図４に示すような放物線形状になる。図４は、図１に示す歪補償回路１０１の前段側の第１歪補償演算処理部１における第１ルックアップテーブル（ＬＵＴ１）が図３に示す状態に設定されている場合において、後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）への入力信号ｙ’を計算して求めた結果の一例を示すグラフである。横軸に第１ルックアップテーブル（ＬＵＴ１）のアドレスｘ、すなわち第１歪補償演算処理部１への入力信号に対応するアドレスを示し、縦軸に第１歪補償演算処理部１からの出力信号ｙ’ 、すなわち第２歪補償演算処理部２への入力信号ｙ’を示している。
【００７８】
図４のグラフに示す例においては、第２歪補償演算処理部２への入力信号ｙ’の最大値Ａは４．５であり、最小値ａは０である。つまり、第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）の参照アドレスの最大値である最大アドレスＡ’は４．５であり、最小値である最小アドレスａ’は０である。したがって、第２歪補償演算処理部２への入力信号ｙ’に基づいて算出される第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲Ｘ２は、０〜４．５となる。
【００７９】
その結果、図３（Ｂ）に示した第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲Ｘ１の範囲０〜１０は変化して、後段の第２歪補償演算処理部２への入力信号ｙ’に基づいて算出された新しいアドレス範囲Ｘ２として、図５に破線によって示すように、アドレスの使用範囲は０〜４．５の範囲に縮小される。図５は、図１に示す歪補償回路１０１の後段側の第２歪補償演算処理部２に対する入力信号ｙ’ 、すなわち前段の第１歪補償演算処理部１からの出力信号ｙ’に基づいて算出された後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲の一例を示すグラフである。横軸に第２ルックアップテーブル（ＬＵＴ２）のアドレス、すなわち第２歪補償演算処理部２への入力信号ｙ’に対応するアドレスを示し、縦軸に第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示している。
【００８０】
図５のグラフに示すように、第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）の新しいアドレス範囲Ｘ２は、実際に使用される使用範囲として、０〜４．５の範囲に縮小される。つまり、第２ルックアップテーブル（ＬＵＴ２）の実際に使用される歪補償係数の値としては、図３（Ｂ）に示したような１〜１６の範囲ではなく、図５に実線のグラフとして示しているように、１〜８の範囲（アドレス範囲が０〜４．５）に縮小される。したがって、第２ルックアップテーブル（ＬＵＴ２）に格納されている歪補償係数を示す破線のグラフは、実線のグラフと同じ範囲であり、第２歪補償演算処理部２においては、第２ルックアップテーブル（ＬＵＴ２）を無駄なく使用することが可能になっていることを示している。
【００８１】
一方、現状の技術のように、前段の第１歪補償演算処理部１の出力信号ｙ’ 、すなわち後段の第２歪補償演算処理部２への入力信号ｙ’に基づいて後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない場合には、アドレス範囲は、図３（Ｂ）に示した通りであり、図６のグラフに示す状態になる、図６は、図１に示す歪補償回路１０１の後段側の第２歪補償演算処理部２に対する入力信号ｙ’すなわち前段の第１歪補償演算処理部１からの出力信号ｙ’に基づいて後段側の第２歪補償演算処理部２における第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない現状の技術におけるアドレス範囲を示すグラフである。図５の場合と同様、横軸に第２ルックアップテーブル（ＬＵＴ２）のアドレス、すなわち第２歪補償演算処理部２への入力信号ｙ’に対応するアドレスを示し、縦軸に第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示している。
【００８２】
図６に破線のグラフで示すように、第２ルックアップテーブル（ＬＵＴ２）に格納されている歪補償係数は、図３（Ｂ）に示す第２歪補償係数データメモリ２２に格納されているルックアップテーブル（ＬＵＴ）の場合と全く同じであり、アドレス範囲は０〜１０の範囲になる。一方、図６に実線のグラフで示すように、第２ルックアップテーブル（ＬＵＴ２）において実際に使用される歪補償係数は、図４、図５にて例示した場合と同様に、アドレス範囲が０〜４．５の範囲である。したがって、図６に示すように、実線のグラフで示す第２ルックアップテーブル（ＬＵＴ２）として実際に使用される歪補償係数と破線で示す第２ルックアップテーブル（ＬＵＴ２）として格納されている歪補償係数とは重なる部分が少なく、作成した第２ルックアップテーブル（ＬＵＴ２）に未使用アドレス範囲（すなわちアドレス４．５〜１０）が生じていることが分かる。
【００８３】
また、図７は、図１に示す歪補償回路１０１において後段側の第２歪補償演算処理部２に対する入力信号に基づいて後段側の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新する場合と更新しない場合とを比較するために後段側の第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）を拡大してその一例を示した拡大グラフである。横軸には、第２ルックアップテーブル（ＬＵＴ２）のアドレスすなわち第２歪補償演算処理部２への入力信号ｙ’に対応するアドレスに関して、図５、図６の場合とは異なり、０〜０．５の範囲を拡大して示している。なお、縦軸には、図５、図６の場合と同様、第２ルックアップテーブル（ＬＵＴ２）の歪補償係数を示している。
【００８４】
図７の拡大図において、白丸印は、前段側の第１歪補償演算処理部１の出力信号ｙ’すなわち後段側の第２歪補償演算処理部２への入力信号ｙ’に基づいて、第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新する場合を示し、黒の菱形印は、第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を更新しない場合を示している。
【００８５】
ここで、第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲の更新の有無に関わらず、歪補償係数が格納されているアドレスの総数は固定である。しかし、第２ルックアップテーブル（ＬＵＴ２）が実際に使用される使用範囲におけるアドレス数を比較すると、図７に示すように、アドレス範囲の更新を行った場合の方が、歪補償係数が格納されているアドレス数が遥かに多く、分解能が遥かに良くなっていることが分かる。
【００８６】
なお、前述した第２ルックアップテーブル（ＬＵＴ２）の拡大または縮小方法に関しては、前述したような方法に限るものではない。例えば、近似式を計算することにより更新したアドレスを用いて第２ルックアップテーブル（ＬＵＴ２）を求めることによって、テーブルを拡大または縮小するという方法を適用しても良い。一般に、ルックアップテーブル（ＬＵＴ）を拡大または縮小する方法は多数知られており、いずれの方法も、当事者にとっては、良く知られている方法であるので、ここでの詳細な説明は省略するが、第２ルックアップテーブル（ＬＵＴ２）の拡大または縮小方法に関しては、如何なる方法を用いても構わない。
【００８７】
（本発明の実施形態の効果の説明）
以上に詳細に説明したように、本発明の実施形態は、ルックアップテーブルモデル（ＬＵＴ：Look  Up  Table  model）によるデジタルプリディストーション（ＤＰＤ）方式を適用した歪補償演算処理部を２個以上カスケード接続した構成からなる歪補償回路に関するものであり、以下のような効果が得られる。
【００８８】
すなわち、本実施形態においては、カスケード接続した歪補償演算処理部それぞれは、自歪補償演算処理部に対する前段からの入力信号のレベル範囲に基づいて自歪補償演算処理部のルックアップテーブル（ＬＵＴ）のアドレス範囲を常に最適値に適応制御することができるので、電力増幅器の出力信号等の非線形性が変化しても、精度の高い歪補償を実現することが可能になる。
【００８９】
例えば、第１歪補償演算処理部１からの出力が入力される後段側の第２歪補償演算処理部２の場合には、第２歪補償演算処理部２に対する第１歪補償演算処理部１からの入力信号のレベル範囲の計算結果に基づいて第２歪補償演算処理部２の第２ルックアップテーブル（ＬＵＴ２）のアドレス範囲を常に最適値に適応制御することができるので、精度の高い歪補償を実現することが可能となる。
【００９０】
以上、本発明の好適な実施形態の構成を説明した。しかし、かかる実施形態は、本発明の単なる例示に過ぎず、何ら本発明を限定するものではないことに留意されたい。本発明の要旨を逸脱することなく、特定用途に応じて種々の変形変更が可能であることが、当業者には容易に理解できよう。
【符号の説明】
【００９１】
１        第１歪補償演算処理部
２        第２歪補償演算処理部
３        制御部
４        アドレス範囲計算部
１１      第１アドレス計算部
１２      第１歪補償係数データメモリ
１３      第１歪補償演算部
２１      第２アドレス計算部
２２      第２歪補償係数データメモリ
２３      第２歪補償演算部
１００    送信装置
１００Ａ  送信装置
１０１    歪補償回路
１０１Ａ  歪補償回路
【図１】
2020088528.tif 000003
【図２】
2020088528.tif 000004
【図３】
2020088528.tif 000005
【図４】
2020088528.tif 000006
【図５】
2020088528.tif 000007
【図６】
2020088528.tif 000008
【図７】
2020088528.tif 000009
【図８】
2020088528.tif 000010