(57)【要約】【課題】ワイヤ接合領域の中心部の発熱量を抑制できる半導体装置を提供する。【解決手段】半導体装置１００は、セル領域１０１内に複数のＩＧＢＴセルを備える。エミッタ電極１０は、複数のＩＧＢＴセルの導通時に電流経路となる表面電極であり、複数のＩＧＢＴセルを覆うように形成されている。エミッタ電極１０には、ワイヤ１０ａが接合される。少なくともエミッタ電極１０とワイヤ１０ａとが接合した領域であるワイヤ接合領域３０の中心部の下方には、バイポーラ動作しないダミーセルが形成されている。【選択図】図２
2020113691.tif 000002
【特許請求の範囲】
【請求項１】
半導体層に形成された複数のトランジスタセルと、
前記複数のトランジスタセルを覆うように形成され、前記複数のトランジスタセルの導通時に電流経路となる電流電極と、
前記電流電極に接合されたワイヤと、
前記半導体層において、少なくとも前記ワイヤと前記電流電極とが接合した領域であるワイヤ接合領域の中心部の下方に形成されたバイポーラ動作しないダミーセルと、
を備える半導体装置。
【請求項２】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの通電能力は、前記ワイヤ接合領域の外側のトランジスタセルの通電能力よりも低い、
請求項１に記載の半導体装置。
【請求項３】
前記ワイヤ接合領域の下方のトランジスタセルの通電能力は、前記ワイヤ接合領域の外周部に近いものほど高い、
請求項２に記載の半導体装置。
【請求項４】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
複数の前記ダミーセルは、前記ワイヤ接合領域の下方に散在している、
請求項１に記載の半導体装置。
【請求項５】
前記ワイヤ接合領域の下方において、トランジスタセルに対するダミーセルの比率は、前記ワイヤ接合領域の外周部に近い位置ほど低い、
請求項４に記載の半導体装置。
【請求項６】
前記複数のトランジスタセルの各々は、
前記半導体層上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記半導体層の表層部に形成され、トランジスタセルの導通時に電流経路となる第１導電型の第１不純物拡散層と、
前記ゲート絶縁膜を介して前記ゲート電極に隣接し、トランジスタセルの導通時に電流経路となるチャネルが形成される第２導電型の第２不純物拡散層と、
前記第１不純物拡散層と前記電流電極との間を接続するコンタクト構造と、
を有し、
前記ダミーセルは、
前記第１不純物拡散層、前記ゲート電極および前記コンタクト構造のうちの１つ以上を有していない、
請求項１に記載の半導体装置。
【請求項７】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記第１不純物拡散層の幅は、前記ワイヤ接合領域の外側のトランジスタセルの前記第１不純物拡散層の幅よりも狭い、
請求項６に記載の半導体装置。
【請求項８】
前記ワイヤ接合領域の下方のトランジスタセルの前記第１不純物拡散層の幅は、前記ワイヤ接合領域の外周部に近いものほど広い、
請求項７に記載の半導体装置。
【請求項９】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記ゲート電極のピッチは、前記ワイヤ接合領域の外側のトランジスタセルの前記ゲート電極のピッチよりも長い、
請求項６に記載の半導体装置。
【請求項１０】
前記ワイヤ接合領域の下方のトランジスタセルの前記ゲート電極のピッチは、前記ワイヤ接合領域の外周部に近いものほど短い、
請求項９に記載の半導体装置。
【請求項１１】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記コンタクト構造の幅は、前記ワイヤ接合領域の外側のトランジスタセルの前記コンタクト構造の幅よりも狭い、
請求項６に記載の半導体装置。
【請求項１２】
前記ワイヤ接合領域の下方のトランジスタセルの前記コンタクト構造の幅は、前記ワイヤ接合領域の外周部に近いものほど広い、
請求項１１に記載の半導体装置。
【請求項１３】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記第１不純物拡散層の不純物のピーク濃度は、前記ワイヤ接合領域の外側のトランジスタセルの前記第１不純物拡散層の不純物のピーク濃度よりも低い、
請求項６に記載の半導体装置。
【請求項１４】
前記ワイヤ接合領域の下方のトランジスタセルの前記第１不純物拡散層の不純物のピーク濃度は、前記ワイヤ接合領域の外周部に近いものほど高い、
請求項１３に記載の半導体装置。
【請求項１５】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記第２不純物拡散層の不純物のピーク濃度は、前記ワイヤ接合領域の外側のトランジスタセルの前記第２不純物拡散層の不純物のピーク濃度よりも高い、
請求項６に記載の半導体装置。
【請求項１６】
前記ワイヤ接合領域の下方のトランジスタセルの前記第２不純物拡散層の不純物のピーク濃度は、前記ワイヤ接合領域の外周部に近いものほど低い、
請求項１５に記載の半導体装置。
【請求項１７】
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記ゲート絶縁膜の厚さは、前記ワイヤ接合領域の外側のトランジスタセルの前記ゲート絶縁膜の厚さよりも厚い、
請求項６に記載の半導体装置。
【請求項１８】
前記ワイヤ接合領域の下方のトランジスタセルの前記ゲート絶縁膜の厚さは、前記ワイヤ接合領域の外周部に近いものほど薄い、
請求項１７に記載の半導体装置。
【請求項１９】
前記複数のトランジスタセルの各々において、前記ゲート電極は、前記半導体層に形成されたトレンチ内に埋め込まれており、
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記第１不純物拡散層の深さは、前記ワイヤ接合領域の外側のトランジスタセルの前記第１不純物拡散層の深さよりも浅い、
請求項６に記載の半導体装置。
【請求項２０】
前記ワイヤ接合領域の下方のトランジスタセルの前記第１不純物拡散層の深さは、前記ワイヤ接合領域の外周部に近いものほど深い、
請求項１９に記載の半導体装置。
【請求項２１】
前記複数のトランジスタセルの各々において、前記ゲート電極は、前記半導体層に形成されたトレンチ内に埋め込まれており、
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記ゲート電極の前記トレンチの深さは、前記ワイヤ接合領域の外側のトランジスタセルの前記ゲート電極の前記トレンチの深さよりも浅い、
請求項６に記載の半導体装置。
【請求項２２】
前記ワイヤ接合領域の下方のトランジスタセルの前記ゲート電極の前記トレンチの深さは、前記ワイヤ接合領域の外周部に近いものほど深い、
請求項２１に記載の半導体装置。
【請求項２３】
前記複数のトランジスタセルの各々は、前記第２不純物拡散層の下に第１導電型の電荷蓄積層をさらに備え、
前記複数のトランジスタセルの一部は、前記ワイヤ接合領域の中心部を除く前記ワイヤ接合領域の下方に形成されており、
前記ワイヤ接合領域の下方のトランジスタセルの前記電荷蓄積層の不純物のピーク濃度は、前記ワイヤ接合領域の外側のトランジスタセルの前記電荷蓄積層の不純物のピーク濃度よりも低い、
請求項６に記載の半導体装置。
【請求項２４】
前記ワイヤ接合領域の下方のトランジスタセルの前記電荷蓄積層の不純物のピーク濃度は、前記ワイヤ接合領域の外周部に近いものほど高い、
請求項２３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、電力制御用の半導体装置に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの電力制御用の半導体装置（パワー半導体装置）を備えるパワーモジュールでは、半導体装置の表面に形成された電極（以下「表面電極」と称す）とモジュールのパッケージが備える電極との間の接続は、アルミなどの金属製のワイヤによって行われるのが一般的である。
【０００３】
半導体装置の表面電極にワイヤを接合可能な領域や接合可能なワイヤの本数は、アセンブリ装置の制約などによって制限されるため、表面電極にワイヤが接合される領域（以下「ワイヤ接合領域」と称す）は局所的になる。よって、ワイヤ接合領域の下に位置するセルを流れる電流はワイヤへ直接的に流れ込むが、ワイヤ接合領域の外側に位置するセルを流れる電流は表面電極を横方向に流れてからワイヤへ流れ込む。そのため、必然的にワイヤ接合領域の近傍に電流が集中し、その部分の発熱量は半導体装置のチップの面内で最大となる。故に、ワイヤ接合領域の温度は、半導体装置のＳＣＳＯＡ（短絡破壊耐量）を決める要因となる。
【０００４】
下記の特許文献１には、ワイヤ接合領域の直下に位置するセルの通電能力を、ワイヤ接合領域の直下以外に位置する他のセルの通電能力よりも低くすることで、ワイヤ接合領域における発熱量を少なくし、温度変化に起因するワイヤの剥離や破断を抑制して半導体装置の寿命を改善する技術が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１０−００４００３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１の技術では、ワイヤ接合領域における発熱量を抑制できるため、ＳＣＳＯＡの改善に寄与できる。しかし、半導体装置を流れる電流は、ワイヤ接合領域の中でも特にその中心部に集中しやすいため、ＳＣＳＯＡの更なる改善を図るためには、ワイヤ接合領域の中心部の発熱量を抑制する技術が望まれる。
【０００７】
本発明は以上のような課題を解決するためになされたものであり、ワイヤ接合領域の中心部の発熱量を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る半導体装置は、半導体層に形成された複数のトランジスタセルと、前記複数のトランジスタセルを覆うように形成され、前記複数のトランジスタセルの導通時に電流経路となる電流電極と、前記電流電極に接合されたワイヤと、前記半導体層において、少なくとも前記ワイヤと前記電流電極とが接合した領域であるワイヤ接合領域の中心部の下方に形成されたバイポーラ動作しないダミーセルと、を備える。
【発明の効果】
【０００９】
本発明によれば、ワイヤ接合部の中心部の下方のセルはバイポーラ動作しないため、ワイヤ接合領域の中心部の発熱量を抑制することができる。
【図面の簡単な説明】
【００１０】
【図１】実施の形態１に係る半導体装置の上面図である。
【図２】実施の形態１に係る半導体装置のセル領域の断面図である。
【図３】実施の形態１に係る半導体装置のセル領域における半導体層の上面図である。
【図４】実施の形態２に係る半導体装置のセル領域の断面図である。
【図５】実施の形態３に係る半導体装置のセル領域の断面図である。
【図６】実施の形態４においてＩＧＢＴセルの通電能力を設定するパラメータを示す図である。
【図７】実施の形態４においてＩＧＢＴセルの通電能力を設定するパラメータを示す図である。
【図８】実施の形態５に係る半導体装置におけるワイヤ接合領域の中心からの距離とＭＯＳＦＥＴ通電能力との関係の例を示すグラフである。
【発明を実施するための形態】
【００１１】
以下、本発明の実施の形態に係る半導体装置について説明する。各実施の形態では、半導体装置の例としてトレンチゲート型のＩＧＢＴを示す。ただし、半導体装置はＩＧＢＴに限られず、例えばＭＯＳＦＥＴや、ＦＷＤ（Free Wheeling Diode）をＩＧＢＴに内蔵させたＲＣ−ＩＧＢＴ（Reverse-conducting IGBT）などでもよい。また、半導体装置のゲート電極の構造は、トレンチゲート型に限られず、平面ゲート型でもよい。さらに、半導体装置の材料は、一般的なＳｉ（シリコン）の他、例えばＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）などのワイドバンドギャップ半導体でもよい。また、各実施の形態では、第１導電型をＮ型、第２導電型をＰ型として説明するが、第１導電型をＰ型、第２導電型をＮ型としてもよい。
【００１２】
＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００であるＩＧＢＴチップの上面図である。図１に示すように、半導体装置１００は、トランジスタセルとしてのＩＧＢＴセルが複数個形成されたセル領域１０１と、セル領域１０１を囲むように設けられ、例えばガードリングやＪＴＥ（Junction Termination Extension）などの終端構造が形成された終端領域１０２とを含んでいる。半導体装置１００の上面には、表面電極として、セル領域１０１の全面に形成されたエミッタ電極１０と、終端領域１０２の一部に形成されたゲートパッド２０とが形成されている。
【００１３】
エミッタ電極１０は、セル領域１０１内の複数のＩＧＢＴセルを覆うように形成されており、それら複数のＩＧＢＴセルの導通時に電流経路となる電流電極である。ゲートパッド２０は、セル領域１０１内の複数のＩＧＢＴセルのゲート電極に接続されており、複数のＩＧＢＴセルのオン（導通）、オフ（非導通）を切り替える制御信号を入力するための制御電極である。
【００１４】
エミッタ電極１０にはワイヤ１０ａが接合されており、エミッタ電極１０はワイヤ１０ａを介して外部の電極（例えば、パワーモジュールのパッケージの電極など）と接続される。また、ゲートパッド２０にはワイヤ２０ａが接合されており、ゲートパッド２０はワイヤ２０ａを介して外部の電極と接続される。エミッタ電極１０に接合したワイヤ１０ａは、複数のＩＧＢＴセルの導通時に電流経路となる。以下、エミッタ電極１０におけるワイヤ１０ａとの接合部を含む一定範囲の領域３０を「ワイヤ接合領域」と称す。本実施の形態では、エミッタ電極１０とワイヤ１０ａとの接合部を囲む矩形内の領域を、ワイヤ接合領域３０として規定している。
【００１５】
図２（ａ）〜（ｃ）は、半導体装置１００のセル領域１０１の断面図である。また、図３（ａ）〜（ｃ）は、半導体装置１００のセル領域１０１における半導体層の上面図である。図３（ａ）〜（ｃ）では、半導体層の上に形成された構成要素（図１に示したエミッタ電極１０など）の図示は省略されている。
【００１６】
図２（ａ）および図３（ａ）は、ワイヤ接合領域３０の外側におけるセル領域１０１の構造を示しており、図２（ａ）は図３（ａ）のＡ−Ａ線に沿った断面に相当する。図２（ｂ）および図３（ｂ）は、ワイヤ接合領域３０の内側、すなわちワイヤ接合領域３０の下方におけるセル領域１０１の構造を示しており、図２（ｂ）は図３（ｂ）のＢ−Ｂ線に沿った断面に相当する。ただし、図２（ｂ）および図３（ｂ）には、ワイヤ接合領域３０の中心部は含まれていない。図２（ｃ）および図３（ｃ）は、ワイヤ接合領域３０の中心部の下方におけるセル領域１０１の構造を示しており、図２（ｃ）は図３（ｃ）のＣ−Ｃ線に沿った断面に相当する。
【００１７】
図２（ａ）および図３（ａ）に示すように、ワイヤ接合領域３０の外側には複数のＩＧＢＴセルが形成されている。ＩＧＢＴセルは、Ｎ−型の半導体層である半導体基板１を用いて形成されている。ここで、各断面図における半導体基板１の上側（エミッタ側）の面を「上面」、下側（コレクタ側）の面を「下面」と定義する。
【００１８】
半導体基板１の上面側の表層部には、Ｐ型のベース層２が形成されている。さらに、ベース層２の表層部には、半導体基板１よりも不純物のピーク濃度の高いＮ＋型のエミッタ層３と、ベース層２よりも不純物のピーク濃度の高いＰ＋型のコンタクト層４（図２（ａ）の断面には不図示）とが形成されている。また、ベース層２の下には、Ｎ型の電荷蓄積層５が形成されている。ここで、半導体基板１において電荷蓄積層５の下に残存するＮ−型の領域を「ドリフト層１５」と称す。
【００１９】
半導体基板１の上面側には、複数のトレンチが周期的に形成されており、各トレンチの内壁を含む半導体基板１上に、例えば酸化シリコンからなるゲート絶縁膜６が形成されている。ゲート絶縁膜６の上には、各トレンチを埋め込むようにゲート電極７が形成されている。すなわち、ゲート電極７と半導体基板１との間は、ゲート絶縁膜６によって絶縁されている。
【００２０】
ゲート電極７は、ゲート絶縁膜６を介してベース層２、エミッタ層３および電荷蓄積層５と隣接している。また、本実施の形態では、ゲート電極７の底部はドリフト層１５に達している。
【００２１】
半導体基板１の上面上には、ゲート電極７を覆うように層間絶縁膜８が形成されている。層間絶縁膜８の上に、図１に示したエミッタ電極１０が形成されている。層間絶縁膜８には、エミッタ層３およびコンタクト層４に達するコンタクトホール９が形成されており、エミッタ電極１０はコンタクトホール９を通してエミッタ層３およびコンタクト層４に接続している。すなわち、コンタクトホール９は、エミッタ層３とエミッタ電極１０との間を接続するコンタクト構造である。なお、図１に示したゲートパッド２０は、不図示の領域で、ゲート電極７と接続している。
【００２２】
半導体基板１の下面側の表層部には、Ｐ＋型のコレクタ層１２が形成されている。コレクタ層１２の上側、すなわち、ドリフト層１５とコレクタ層１２との間には、ドリフト層１５よりも不純物のピーク濃度の高いＮ＋型のバッファ層１１が形成されている。半導体基板１の下面上には、コレクタ層１２に接続するコレクタ電極１３が形成されている。
【００２３】
コレクタ電極１３とエミッタ電極１０との間を順バイアスした状態で、ゲート電極７にしきい値以上の電圧を印加すると、ゲート電極７に隣接するベース層２の部分にチャネルが形成され、ＩＧＢＴセルは導通状態（オン状態）となる。ＩＧＢＴセルの導通時には、コレクタ電極１３からＩＧＢＴセルへ流れ込んだ電流は、コレクタ層１２、バッファ層１１、ドリフト層１５、電荷蓄積層５、ベース層２に形成されたチャネル、エミッタ層３、コンタクトホール９を経てエミッタ電極１０へと流れる。すなわち、エミッタ層３は、半導体層の表層部に形成され、ＩＧＢＴセルの導通時に電流経路となる第１導電型（Ｎ型）の第１不純物拡散層であり、ベース層２は、ゲート絶縁膜６を介してゲート電極７に隣接し、ＩＧＢＴセルの導通時に電流経路となるチャネルが形成される第２導電型（Ｐ型）の第２不純物拡散層である。
【００２４】
図２（ｂ）および図３（ｂ）に示すように、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方にも、複数のＩＧＢＴセルが形成されている。ワイヤ接合領域３０の下方のＩＧＢＴセルの構造は、ワイヤ接合領域３０の外側のＩＧＢＴセルと基本的に同じである。ただし、図３（ａ）と図３（ｂ）とを比較して分かるように、平面視で、ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の幅は、ワイヤ接合領域３０の外側のＩＧＢＴセルのエミッタ層３の幅よりも狭くなっている。従って、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力は、ワイヤ接合領域３０の外側のＩＧＢＴセルの通電能力よりも低いものとなる。
【００２５】
なお、本明細書における「ＩＧＢＴセルの通電能力」は、単位面積当たりの通電能力を意味している。単位面積当たりの通電能力は、ＩＧＢＴセルの電流密度に対応する概念である。本実施の形態では、ＩＧＢＴセルのピッチを一定に保ちつつ、ワイヤ接合領域３０の下方に位置する個々のＩＧＢＴセルのエミッタ層３の幅を狭くして通電能力を下げることで、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力を低くしている。しかし、例えば、個々のＩＧＢＴセルの通電能力を一定に保ちつつ、ワイヤ接合領域３０の下方のＩＧＢＴセルのピッチを長くした場合でも、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力は低くなる（後述する実施の形態２がこれに相当する）。
【００２６】
一方、図２（ｃ）および図３（ｃ）に示すように、ワイヤ接合領域３０の中心部の下方のセルには、電流経路となるエミッタ層３が形成されていない。よって、ワイヤ接合領域３０の中心部の下方のセルは、バイポーラ動作しないセル（以下「ダミーセル」と称す）である。
【００２７】
一般的なＩＧＢＴは、ＮチャネルＭＯＳＦＥＴとＰＮＰトランジスタ（もしくはＰチャネルＭＯＳＦＥＴとＮＰＮトランジスタ）で構成される。例えば図３（ａ）に示したＩＧＢＴセルは、ゲート電極７、エミッタ層３およびベース層２で構成されるｎチャネルＭＯＳＦＥＴと、ベース層２、ドリフト層１５、コレクタ層１２で構成されるＰＮＰトランジスタとを含んでいる。
【００２８】
図３（ａ）のＩＧＢＴセルのゲート電極７に正バイアスが印加されると、ベース層２にＮチャネルが形成され、ＮチャネルＭＯＳＦＥＴがオンする。それにより、エミッタ層３からＮチャネルを介してドリフト層１５に電子をキャリアとする電流が流れ、ＰＮＰトランジスタのベース（ドリフト層１５）に電荷が蓄積され、コレクタ層１２からホールをキャリアとする電流が流れる、といったバイポーラ動作が行われる。
【００２９】
一方、図３（ｃ）のダミーセルは、エミッタ層３を有しておらず、ＮチャネルＭＯＳＦＥＴを含んでいない。そのため、ダミーセルでは上記のようなバイポーラ動作を行われず、ワイヤ接合領域３０の中心部の下方の電流が抑制される。
【００３０】
実施の形態１に係る半導体装置１００によれば、セル領域１０１におけるワイヤ接合領域３０の中心部の下方にダミーセルが配設されているため、ワイヤ接合領域３０の中心部の発熱量を抑制でき、ＳＣＳＯＡの向上に寄与できる。
【００３１】
また、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方に通電能力の低いＩＧＢＴセルが配設されることにより、ワイヤ接合領域３０の中心部だけでなくその周辺部の発熱量も抑制される。なお、ワイヤ接合領域３０にダミーセルと通電能力の低いＩＧＢＴセルとが配設されるため、ワイヤ接合領域３０は局所的に通電能力の低い部分となるが、ワイヤ接合領域３０の外側に通電能力の高いＩＧＢＴセルが配設されることでそれが補われ、半導体装置１００全体の通電能力の低下は抑えられている。
【００３２】
＜実施の形態２＞
図４（ａ）〜（ｃ）は、実施の形態２に係る半導体装置１００のセル領域１０１の断面図である。図４（ａ）は、ワイヤ接合領域３０の外側におけるセル領域１０１の断面を示しており、図４（ｂ）は、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方におけるセル領域１０１の断面を示しており、図４（ｃ）は、ワイヤ接合領域３０の中心部の下方におけるセル領域１０１の断面を示している。
【００３３】
図４（ａ）および図４（ｂ）に示すように、ワイヤ接合領域３０の外側と、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方には、複数のＩＧＢＴセルが形成されている。ただし、図４（ａ）と図４（ｂ）とを比較して分かるように、ワイヤ接合領域３０の下方のＩＧＢＴセルにおけるゲート電極７のピッチは、ワイヤ接合領域３０の外側のＩＧＢＴセルにおけるゲート電極７のピッチよりも長くなっている。従って、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力は、ワイヤ接合領域３０の外側のＩＧＢＴセルの通電能力よりも低いものとなる。
【００３４】
一方、図４（ｃ）に示すように、ワイヤ接合領域３０の中心部の下方のセルには、ゲート電極７が形成されていないので、当該セルはＮチャネルＭＯＳＦＥＴを含んでいない。そのため、ワイヤ接合領域３０の中心部の下方のセルのベース層２には電流経路となるチャネルが形成されない。よって、ワイヤ接合領域３０の中心部の下方のセルは、バイポーラ動作しないダミーセルである。
【００３５】
実施の形態２に係る半導体装置１００においても、セル領域１０１におけるワイヤ接合領域３０の中心部の下方にダミーセルが配設されているため、実施の形態１と同様に、ワイヤ接合領域３０の中心部の発熱量を抑制でき、ＳＣＳＯＡの向上に寄与できる。
【００３６】
また、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方に通電能力の低いＩＧＢＴセルが配設されることにより、ワイヤ接合領域３０の中心部だけでなくその周辺部の発熱量も抑制される。なお、ワイヤ接合領域３０にダミーセルと通電能力の低いＩＧＢＴセルとが配設されるため、ワイヤ接合領域３０は局所的に通電能力の低い部分となるが、ワイヤ接合領域３０の外側に通電能力の高いＩＧＢＴセルが配設されることでそれが補われ、半導体装置１００全体の通電能力の低下は抑えられている。
【００３７】
＜実施の形態３＞
図５（ａ）〜（ｃ）は、実施の形態３に係る半導体装置１００のセル領域１０１の断面図である。図５（ａ）は、ワイヤ接合領域３０の外側におけるセル領域１０１の断面を示しており、図５（ｂ）は、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方におけるセル領域１０１の断面を示しており、図５（ｃ）は、ワイヤ接合領域３０の中心部の下方におけるセル領域１０１の断面を示している。
【００３８】
図５（ａ）および図５（ｂ）に示すように、ワイヤ接合領域３０の外側と、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方には、複数のＩＧＢＴセルが形成されている。ただし、図５（ａ）と図５（ｂ）とを比較して分かるように、ワイヤ接合領域３０の下方のＩＧＢＴセルにおけるコンタクトホール９（コンタクト構造）の幅は、ワイヤ接合領域３０の外側のＩＧＢＴセルにおけるコンタクトホール９の幅よりも狭くなっている。つまり、ワイヤ接合領域３０の下方のＩＧＢＴセルにおけるコンタクトホール９とエミッタ電極１０との接続面積は、ワイヤ接合領域３０の外側のＩＧＢＴセルにおけるコンタクトホール９とエミッタ電極１０との接続面積よりも狭い。従って、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力は、ワイヤ接合領域３０の外側のＩＧＢＴセルの通電能力よりも低いものとなる。
【００３９】
一方、図５（ｃ）に示すように、ワイヤ接合領域３０の中心部の下方のセルには、コンタクトホール９が形成されていない。そのため、ワイヤ接合領域３０の中心部の下方のセルには電流が流れない。よって、ワイヤ接合領域３０の中心部の下方のセルは、バイポーラ動作しないダミーセルである。特に、本実施の形態では、ダミーセルとエミッタ電極１０とが接続されていないため、ダミーセルからエミッタ電極１０へ電流が流れることもない。
【００４０】
実施の形態３に係る半導体装置１００においても、セル領域１０１におけるワイヤ接合領域３０の中心部の下方にダミーセルが配設されているため、実施の形態１と同様に、ワイヤ接合領域３０の中心部の発熱量を抑制でき、ＳＣＳＯＡの向上に寄与できる。
【００４１】
また、ワイヤ接合領域３０の中心部を除くワイヤ接合領域３０の下方に通電能力の低いＩＧＢＴセルが配設されることにより、ワイヤ接合領域３０の中心部だけでなくその周辺部の発熱量も抑制される。なお、ワイヤ接合領域３０にダミーセルと通電能力の低いＩＧＢＴセルとが配設されるため、ワイヤ接合領域３０は局所的に通電能力の低い部分となるが、ワイヤ接合領域３０の外側に通電能力の高いＩＧＢＴセルが配設されることでそれが補われ、半導体装置１００全体の通電能力の低下は抑えられている。
【００４２】
＜実施の形態４＞
図６および図７は、ＩＧＢＴセルの通電能力を設定する各種のパラメータを示す図であり、図６はＩＧＢＴセルの断面図、図７はＩＧＢＴセルの半導体層の上面図を示している。
【００４３】
実施の形態１〜３では、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力を下げるために、以下の（ａ）〜（ｃ）の方法をとった。
（ａ）ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の幅Ｗ３を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも狭くする
（ｂ）ワイヤ接合領域３０の下方のＩＧＢＴセルのゲート電極７のピッチＰ７を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも長くする
（ｃ）ワイヤ接合領域３０の下方のＩＧＢＴセルのコンタクトホール９の幅Ｗ９を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも狭くする
【００４４】
しかし、ワイヤ接合領域３０の下方のＩＧＢＴセルの通電能力を下げる方法はこれらに限られず、例えば、以下の方法をとってもよい。
（ｄ）ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の不純物のピーク濃度Ｃ３を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも低くする
（ｅ）ワイヤ接合領域３０の下方のＩＧＢＴセルのベース層２（第２不純物拡散層）の不純物のピーク濃度Ｃ２を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも高くする
（ｆ）ワイヤ接合領域３０の下方のＩＧＢＴセルのゲート絶縁膜の厚さＷ６を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも厚くする
（ｇ）ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の深さＤ３を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも浅くする
（ｈ）ワイヤ接合領域３０の下方のＩＧＢＴセルのゲート電極７のトレンチの深さＤ７を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも浅くする
（ｉ）ワイヤ接合領域３０の下方のＩＧＢＴセルの電荷蓄積層５の不純物のピーク濃度Ｃ５を、ワイヤ接合領域３０の外側のＩＧＢＴセルのものよりも低くする
【００４５】
また、その他の方法としては、
（ｊ）ダミーセルをワイヤ接合領域３０の下方に散在させる（すなわち、ワイヤ接合領域３０の下方のＩＧＢＴセルの間引く）ことで、ワイヤ接合領域３０の下方のＩＧＢＴセルの単位面積当たりの通電能力を下げる
という方法もある。ワイヤ接合領域３０の下方に散在させるダミーセルの構造は、実施の形態１〜３に示したもののいずれでもよい。
【００４６】
上記のいずれの方法をとっても、実施の形態１〜３と同様の効果が得られる。
【００４７】
＜実施の形態５＞
例えば、半導体装置１００のセル領域１０１に占めるワイヤ接合領域３０の面積の割合が大きい場合、ワイヤ接合領域３０の下方にダミーセルおよび通電能力の低いＩＧＢＴセルを配設すると、半導体装置１００全体の通電能力が低下することが懸念される。
【００４８】
そこで、実施の形態５では、図８のグラフのように、ワイヤ接合領域３０の中心部のセル（ダミーセル）には通電能力を持つＭＯＳＦＥＴを設けないことで、当該セルをバイポーラ動作させず、さらに、ワイヤ接合領域３０の中心から外側へ向けてＩＧＢＴセル内のＭＯＳＦＥＴの通電能力を徐々に高くすることで、ワイヤ接合領域３０の中心から外側へ向けてＩＧＢＴセルの通電能力を徐々に上げる。それにより、ワイヤ接合領域３０の中心から外側へ向けて電流の密度が徐々に高くなるように、ワイヤ接合領域３０の電流密度に勾配ができる。その結果、ワイヤ接合領域３０の中心部近傍の発熱量を抑制しつつ、半導体装置１００全体の通電能力が低下することを抑制できる。
【００４９】
本実施の形態では、ワイヤ接合領域３０の下方のセルにおいて図８のようなＭＯＳＦＥＴの通電能力の電流分布が実現されるように、ワイヤ接合領域３０の中心部の下方にダミーセルを配置し、且つ、ワイヤ接合領域３０の下方のＩＧＢＴセルのＭＯＳＦＥＴの通電能力が、ワイヤ接合領域３０の外周部に近いものほど高くなるようにする。
【００５０】
ＩＧＢＴセルのＭＯＳＦＥＴの通電能力は、実施の形態４で図６および図７に示したパラメータを用いて設定することができる。すなわち、ワイヤ接合領域３０の下方のＩＧＢＴセルのＭＯＳＦＥＴの通電能力が、ワイヤ接合領域３０の外周部に近いものほど高くなるようにするために、以下の方法を用いることができる。
（ａ）ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の幅Ｗ３を、ワイヤ接合領域３０の外周部に近いものほど広くする
（ｂ）ワイヤ接合領域３０の下方のＩＧＢＴセルのゲート電極７のピッチＰ７を、ワイヤ接合領域３０の外周部に近いものほど短くする
（ｃ）ワイヤ接合領域３０の下方のＩＧＢＴセルのコンタクトホール９（コンタクト構造）の幅Ｗ９を、ワイヤ接合領域３０の外周部に近いものほど広くする
（ｄ）ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の不純物のピーク濃度Ｃ２を、ワイヤ接合領域３０の外周部に近いものほど高くする
（ｅ）ワイヤ接合領域３０の下方のＩＧＢＴセルのベース層２（第２不純物拡散層）の不純物のピーク濃度を、ワイヤ接合領域３０の外周部に近いものほど低くする
（ｆ）ワイヤ接合領域３０の下方のＩＧＢＴセルのゲート絶縁膜６の厚さＷ６を、ワイヤ接合領域３０の外周部に近いものほど薄くする
（ｇ）ワイヤ接合領域３０の下方のＩＧＢＴセルのエミッタ層３（第１不純物拡散層）の深さＤ３を、ワイヤ接合領域３０の外周部に近いものほど深くする
（ｈ）ワイヤ接合領域３０の下方のＩＧＢＴセルのゲート電極７のトレンチの深さＤ７を、ワイヤ接合領域３０の外周部に近いものほど深くする
（ｉ）ワイヤ接合領域３０の下方のＩＧＢＴセルの電荷蓄積層５の不純物のピーク濃度Ｃ５を、ワイヤ接合領域３０の外周部に近いものほど高くする
【００５１】
また、その他の方法としては、
（ｊ）ダミーセルをワイヤ接合領域３０の下方に散在させ、ワイヤ接合領域３０の下方におけるＩＧＢＴセルに対するダミーセルの比率を、ワイヤ接合領域３０の外周部に近い位置ほど低くする（すなわち、ワイヤ接合領域３０に近い位置ほどＩＧＢＴセルの間引き率を低くする）
という方法もある。ワイヤ接合領域３０の下方に散在させるダミーセルの構造は、実施の形態１〜３に示したもののいずれでもよい。
【００５２】
実施の形態５に係る半導体装置１００によれば、ワイヤ接合領域３０の中心部近傍の発熱量を抑制しつつ、半導体装置１００全体の通電能力が低下することを防止できる。特に、半導体装置１００のセル領域１０１に占めるワイヤ接合領域３０の割合が大きい場合に有効である。
【００５３】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
【符号の説明】
【００５４】
１  半導体基板、２  ベース層、３  エミッタ層、４  コンタクト層、５  電荷蓄積層、６  ゲート絶縁膜、７  ゲート電極、８  層間絶縁膜、９  コンタクトホール、１０  エミッタ電極、１１  バッファ層、１２  コレクタ層、１３  コレクタ電極、１５  ドリフト層、２０  ゲートパッド、１０ａ，２０ａ  ワイヤ、３０  ワイヤ接合領域、１００  半導体装置、１０１  セル領域、１０２  終端領域。
【図１】
2020113691.tif 000003
【図２】
2020113691.tif 000004
【図３】
2020113691.tif 000005
【図４】
2020113691.tif 000006
【図５】
2020113691.tif 000007
【図６】
2020113691.tif 000008
【図７】
2020113691.tif 000009
【図８】
2020113691.tif 000010