(57)【要約】【課題】従来、遮光画素と有効画素は、同じランプ信号にて信号のＡＤ変換が行われ、有効画素から得られた撮像信号に対し、遮光画素から得られた暗電流成分を、後段の処理回路にて差分を取ることで補正を行っていた。そのため、有効画素のＡＤ変換では、ダイナミックレンジが狭まる弊害が生じていた。【解決手段】有効画素のＡＤ変換を行う際に用いるランプ信号は、遮光画素のＡＤ変換を行う際に用いるランプ信号に対し、遮光画素から得られた暗電流成分の値相当の電圧値のオフセットを追加した信号とする。もしくは、有効画素のＡＤ変換を行う際に用いる画素からの信号は、遮光画素から得られた暗電流成分の値相当の電圧値のオフセットを追加した信号とする。【選択図】図１
2020205517.tif 000002
【特許請求の範囲】
【請求項１】
半導体撮像素子より出力された撮像信号を時間の経過に伴って電位が変化するランプ信号を用いてアナログデジタル変換する撮像信号の信号処理方法であって、
前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に遮光画素より出力された第１の撮像信号を第１のランプ信号を用いて第１のアナログデジタル変換する工程と、
前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に有効画素より出力された第２の撮像信号を第２のランプ信号を用いて第２のアナログデジタル変換する工程と、を備え、
前記第２のランプ信号は、前記第１のアナログデジタル変換された出力値に応じて、前記第１のランプ信号に電圧値をオフセットさせた信号である
撮像信号の信号処理方法。
【請求項２】
前記遮光画素と前記有効画素とはそれぞれ、前記半導体撮像素子を構成する画素アレイの異なるロウに含まれる
請求項１に記載の撮像信号の信号処理方法。
【請求項３】
前記第１のアナログデジタル変換の出力値は、記録回路に格納される
請求項１に記載の撮像信号の信号処理方法。
【請求項４】
半導体撮像素子より出力された撮像信号を時間の経過に伴って電位が変化するランプ信号を用いてアナログデジタル変換する撮像信号の信号処理方法であって、
前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に遮光画素より出力された第１の撮像信号を第１のランプ信号を用いて第１のアナログデジタル変換する工程と、
前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に有効画素より出力された第２の撮像信号を第２のランプ信号を用いて第２のアナログデジタル変換する工程と、を備え、
前記第２の撮像信号は、前記第１のアナログデジタル変換された出力値に応じて、前記半導体撮像素子の露光後に有効画素より出力された信号が電圧値をオフセットさせた信号である
撮像信号の信号処理方法。
【請求項５】
前記遮光画素と前記有効画素とはそれぞれ、前記半導体撮像素子を構成する画素アレイの異なるロウに含まれる
請求項４に記載の撮像信号の信号処理方法。
【請求項６】
前記第１のアナログデジタル変換の出力値は、記録回路に格納される
請求項４に記載の撮像信号の信号処理方法。
【請求項７】
固体撮像素子であって、
ロウ方向およびカラム方向に配置された複数の画素を含む画素アレイと、
各々が、対応するカラムに対応して設けられ、対応するカラムの画素から出力された信号を伝送する複数の垂直信号線と、
前記複数の垂直信号線を介して伝送された信号を並列にＡＤ変換するカラムＡＤＣ回路と、
時間の経過に伴って電位が変化するランプ信号を出力するランプ信号生成回路と、
を備え、
前記画素アレイは、遮光画素と有効画素とを有し、
前記カラムＡＤＣ回路は、各々が、対応するカラムに対して設けられた複数のＡＤ変換器を備え、
前記ＡＤ変換器は、
第１のランプ信号に基づいて、前記遮光画素から出力された撮像信号をＡＤ変換し、
第２のランプ信号に基づいて、前記有効画素から出力された撮像信号をＡＤ変換し、
前記第２のランプ信号は、前記第１のランプ信号が、前記遮光画素から出力された撮像信号のＡＤ変換の出力結果の値に応じて電圧値をオフセットされた信号である
固体撮像装置。
【請求項８】
前記遮光画素と前記有効画素とはそれぞれ、前記画素アレイの異なるロウに含まれる
請求項７に記載の固体撮像装置。
【請求項９】
前記第１のランプ信号に基づいて、前記遮光画素から出力された撮像信号のＡＤ変換の出力値は、記録回路に格納される
請求項７に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は撮像信号の信号処理方法およびそれを用いた固体撮像装置に関し、特に、画素から得られた画素信号（アナログ値）をデジタル値に変換する際に、時間の経過に伴って電位が変化するランプ信号を参照信号として利用するＡＤ（Ａｎａｌｏｇ  ｔｏ  Ｄｉｇｉｔａｌ）コンバータ（ＡＤＣ）と、それを備えた固体撮像装置に関する。
【背景技術】
【０００２】
図９は一般的なＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサの構成図を示す。図９に示すＣＭＯＳイメージセンサ１００は、画素制御信号生成部１、画素アレイ２、ランプ信号生成回路３、カウンタ回路４、画素アレイ２の列ごとにＡＤＣを備えたカラムＡＤＣブロック５、ロジック回路部６、出力Ｉ／Ｆ部７を有する。ＡＤＣはシングルスロープ積分型ＡＤＣを対象としている。画素アレイは、通常の画素（Ｒ、Ｇ、Ｂ）（有効画素）とオプティカルブラック（ＯＢ）の画素（遮光画素）とを有する。
【０００３】
ＣＭＯＳイメージセンサは、高温で特性が劣化することが知られている。この原因は主に暗電流と呼ばれるものであり、これによって、光が入らない（暗い）部分でもフォトダイオード（Ｐｈｏｔｏ  Ｄｉｏｄｅ；ＰＤ）に電荷が発生してしまい、画像が白浮きする現象が起きる。この暗電流成分は、温度が８℃上がるごとに２倍程度増加することが、一般的に知られており、高温では無視できないレベルに達する。そのため従来は、オプティカルブラック（Ｏｐｔｉｃａｌ  Ｂｌａｃｋ；ＯＢ）と呼ばれる遮光された画素を設け、そこから得られた暗電流の情報を、遮光されていない通常の画素から得られた画素信号情報から減算することにより、上述の白浮き現象を抑える方法が用いられていた（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−１８６４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１０はシングルスロープ積分型ＡＤＣ５００の簡単な構成を示す図である。図１０に示すＡＤＣの動作は、ランプ信号生成回路３から参照信号電位として供給されるランプ信号（Ｒａｍｐ  Ｉｎｐｕｔ）と、画素アレイ２からの画素信号である入力シグナル（Ｓｉｇｎａｌ）のレベルを、比較器（Ｃｏｍｐａｒａｔｏｒ）５０１によって比較する。そして、シグナルレベルとランプ信号の電位が一致する時間（カウンタ値）を、カウンタ回路４から出力されるＤｉｇｉｔａｌ  Ｃｏｄｅを使い、カウンターラッチ（Ｃｏｕｎｔｅｒ  Ｌａｔｃｈ）回路５０２によりラッチ（カウント）し、アナログ値であった画素信号の値をデジタル値として出力する。
【０００６】
従来は、ＯＢ画素と通常画素は、同じランプ信号（時間の経過に伴って電位が変化する信号）を用いて信号のＡＤ変換が行われ、通常画素から得られた撮像信号に対し、ＯＢ画素から得られた暗電流成分を、後段の処理回路にて差分を取ることで補正を行っていた。そのため後述するように、通常画素のＡＤ変換において、どの程度暗電流成分を含んでいるかを考慮せず暗電流成分を含んだ信号をＡＤ変換しているため、白浮き現象を抑える一方で、ダイナミックレンジを狭める弊害が生じていた。
【０００７】
その他の課題および新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
実施の形態に係る撮像信号の信号処理方法は、半導体撮像素子より出力された撮像信号を時間の経過に伴って電位が変化するランプ信号を用いてアナログデジタル変換する撮像信号の信号処理方法であって、前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に遮光画素より出力された第１の撮像信号を第１のランプ信号を用いて第１のアナログデジタル変換する工程と、前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に有効画素より出力された第２の撮像信号を第２のランプ信号を用いて第２のアナログデジタル変換する工程と、を備え、前記第２のランプ信号は、前記第１のアナログデジタル変換された出力値に応じて、前記第１のランプ信号に電圧値をオフセットさせた信号である。
【０００９】
実施の形態に係る撮像信号の信号処理方法は、半導体撮像素子より出力された撮像信号を時間の経過に伴って電位が変化するランプ信号を用いてアナログデジタル変換する撮像信号の信号処理方法であって、前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に遮光画素より出力された第１の撮像信号を第１のランプ信号を用いて第１のアナログデジタル変換する工程と、前記半導体撮像素子のＰＤリセット、ＦＤリセットを経た露光後に有効画素より出力された第２の撮像信号を第２のランプ信号を用いて第２のアナログデジタル変換する工程と、を備え、前記第２撮像信号は、前記第１のアナログデジタル変換された出力値に応じて、前記半導体撮像素子の露光後に有効画素より出力された信号が電圧値をオフセットさせた信号である。
【００１０】
実施の形態に係る固体撮像素子は、固体撮像素子であって、ロウ方向およびカラム方向に配置された複数の画素を含む画素アレイと、各々が、対応するカラムに対応して設けられ、対応するカラムの画素から出力された信号を伝送する複数の垂直信号線と、前記複数の垂直信号線を介して伝送された信号を並列にＡＤ変換するカラムＡＤＣ回路と時間の経過に伴って電位が変化するランプ信号を出力するランプ信号生成回路と、を備え、前記画素アレイは、遮光画素と有効画素とを有し、前記カラムＡＤＣ回路は、各々が、対応するカラムに対して設けられた複数のＡＤ変換器を備え、前記ＡＤ変換器は、第１のランプ信号に基づいて、前記遮光画素から出力された撮像信号をＡＤ変換し、第２のランプ信号に基づいて、前記有効画素から出力された撮像信号をＡＤ変換し、前記第２のランプ信号は、第１のランプ信号が、前記遮光画素から出力された撮像信号のＡＤ変換の出力結果の値に応じて電圧値をオフセットされた信号である。
【発明の効果】
【００１１】
実施の形態に係る撮像信号の信号処理方法およびそれを用いた固体撮像装置によれば、ダイナミックレンジの減少を抑制すると共に、暗電流による白浮き現象を抑制することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は実施の形態１に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示した図である。
【図２】図２は、実施の形態１に係るＡＤコンバータの処理フローの概略を示した図である。
【図３】図３は、実施の形態２に係る、露光後のＯＢ画素（遮光画素）からの撮像信号と通常画素（有効画素）からの撮像信号のＡＤ変換のタイミングチャートの概略を示す図である。
【図４】図４は、実施の形態２に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。
【図５】図５は、図３で記した実施の形態２に係るＡＤ変換のタイミングチャートの概略に、図４で記した画素（有効画素、遮光画素）へ接続されている各種制御信号とのタイミングの関係を示した図である。
【図６】図６は、実施の形態３に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。
【図７】図７は、実施の形態３に係る、露光後のＯＢ画素（遮光画素）からの撮像信号と通常画素（有効画素）からの撮像信号のＡＤ変換のタイミングチャートの概略を示す図である。
【図８】図８は、実施の形態４に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。
【図９】図９は、一般的なＣＭＯＳイメージセンサの構成を示す図である。
【図１０】図１０は、一般的なシングルスロープ積分型ＡＤＣ５００の簡単な構成を示す図である。
【図１１Ａ】図１１Ａは、従来の露光後のＯＢ画素（遮光画素）からの撮像信号のＡＤ変換のタイミングチャートの概略を示す図である。
【図１１Ｂ】図１１Ｂは、従来の露光後の通常画素（有効画素）からの撮像信号のＡＤ変換のタイミングチャートの概略を示す図である。
【発明を実施するための形態】
【００１３】
以下、実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要素または対応する構成要素には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、実施の形態と各変形例との少なくとも一部は、互いに任意に組み合わされてもよい。
【００１４】
（実施の形態１）
図１は、実施の形態１に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。シングルスロープ積分型ＡＤＣ５００１は、図１０で記した一般的なシングルスロープ積分型ＡＤＣ５００に比べてさらに、オフセット制御ブロック５０４を含む。オフセット制御ブロック５０４は、入力信号に対し、所望の電圧オフセットを追加し出力する機能を備える。ＯＢデータ記録回路５０３では、シングルスロープ積分型ＡＤＣ５００１の出力が入力され格納される。そして、その格納された値は、オフセット制御ブロック５０４にて利用する電圧オフセット値を決める際の参照データとしオフセット制御ブロック５０４に出力される。オフセット制御ブロック５０４には、ランプ信号生成回路３の出力が入力され、所望のオフセット電圧が追加された上で、比較器５０１の一方の入力に出力される。あるいは、オフセット制御ブロック５０４には、垂直読み出し線を介し、有効画素（Ｒ、Ｇ、Ｂ）や遮光画素（ＯＢ）から出力された信号が入力され、所望のオフセット電圧が追加された上で、比較器５０１のもう一方の入力に出力される。垂直読み出し線は、有効画素（Ｒ、Ｇ、Ｂ）や遮光画素（ＯＢ）を含む各画素の選択トランジスタのそれぞれのソース端に接続され、また、定電流源を介して接地電位ＧＮＤに接続されている。
【００１５】
有効画素（Ｒ、Ｇ、Ｂ）と遮光画素（ＯＢ）はそれぞれ、図１に示すように、フォトダイオード（ＰＤ１、ＰＤ０）、転送トランジスタ（ＭＴ１、ＭＴ０）、リセットトランジスタ（ＭＲ１、ＭＲ０）、増幅トランジスタ（ＭＡ０、ＭＡ１）、選択トランジスタ（ＭＳ１、ＭＳ０）を備える。遮光画素では、有効画素に比べ、少なくともフォトダイオードＰＤ０部分への外部からの光信号が遮ぎられるように構成されている。また、有効画素、遮光画素ともに、転送トランジスタを制御するために、それぞれのゲート電極にゲート制御信号配線（ＴＸ１、ＴＸ０）が接続されている。同様に、リセットトランジスタを制御するために、それぞれのゲート電極にリセット制御信号配線（ＲＳＴ１、ＲＳＴ０）が接続されている。また、選択トランジスタを制御するために、それぞれのゲート電極に選択信号配線（ＳＥＬ１、ＳＥＬ０）が接続されている。これらの各画素ごとに、それぞれ３種類の制御信号配線が、画素制御信号生成部１から接続されている。
【００１６】
さらに、それぞれのフォトダイオード（ＰＤ１、ＰＤ０）にて発生した電荷は、転送トランジスタ（ＭＴ１、ＭＴ０）を介してフローティングディフュージョン領域（ＦＤ１、ＦＤ０）に転送される。それぞれのフローティングディフュージョン領域（ＦＤ１、ＦＤ０）は、リセットトランジスタ（ＭＲ１、ＭＲ０）により、そのリセットトランジスタ（ＭＲ１、ＭＲ０）がオンすることで、電源電位ＰＷＲ（ＶＤＤ）にリセット（初期化）される。垂直信号読み出し線によりどの画素が読み出されるかは、選択トランジスタ（ＭＳ１、ＭＳ０）のうちの一つが活性化されることにより選択される。
【００１７】
ＯＢデータ記録回路５０３は、シングルスロープ積分型ＡＤＣ５００１の出力を格納・記録する機能を持つが、特に、遮光画素（ＯＢ）から出力される信号が、垂直読み出し線経由で入力された場合のシングルスロープ積分型ＡＤＣ５００１の出力値を対象にしている。そしてこの時にＯＢデータ記録回路５０３に格納された値は、暗電流成分が起因して生じるノイズレベル（ダークレベル）の値に相当する。
【００１８】
オフセット制御ブロック５０４は、ＯＢデータ記録回路５０３からのダークレベルの値に応じたオフセット値を、ランプ信号生成回路３の出力に追加し、後段の比較器５０１とカウンターラッチ回路５０２により、有効画素（Ｒ、Ｇ、Ｂ）から出力される信号をデジタル値として出力する（後述の実施の形態２に対応）。
【００１９】
あるいは、オフセット制御ブロック５０４は、ＯＢデータ記録回路５０３からのダークレベルの値に応じたオフセット値を、有効画素（Ｒ、Ｇ、Ｂ）から出力される信号に追加して、後段のシングルスロープ積分型ＡＤＣにより、有効画素（Ｒ、Ｇ、Ｂ）から出力される信号をデジタル値として出力する（後述の実施の形態３に対応）。
【００２０】
図２は、これらの処理フローを簡単に示したフロー図である。最初のステップ（Ｓ１）として、ＯＢ画素の露光後のＡＤ変換を実行する。次のステップ（Ｓ２）として、前のステップ（Ｓ１）でＡＤ変換された出力値を記録する。次のステップ（Ｓ３）では、前のステップ（Ｓ２）にて記録されたＡＤ変換出力値により、ダークレベル相当の値を求め、ランプ信号もしくはシグナル入力に、オフセットとして追加する。最後のステップ（Ｓ４）として、有効画素の露光後のＡＤ変換を実行するが、前のステップ（Ｓ３）にて求められたオフセットをランプ信号か、もしくは、シグナル入力かに追加することにより実行する。
【００２１】
図２で示したフローチャートにおいて、従来と比べ特徴的な点は、ステップＳ４で実行される有効画素の露光後のＡＤ変換のために、ランプ信号、もしくは、シグナル入力に、ダークレベル相当のオフセットを追加する点である。そして、追加するオフセットを予め求めるために、Ｓ４より前の時点で、Ｓ１、もしくは、Ｓ１とＳ２、もしくは、Ｓ１とＳ２とＳ３が実行されるという点である。
【００２２】
本実施の形態１に基づいた構成（図１）、処理フロー（図２）とすることにより、有効画素（Ｒ、Ｇ、Ｂ）から出力される信号が、シングルスロープ積分型ＡＤＣ５００１によりデジタル値として出力されるにあたり、予め求めたダークレベルの値に相当するオフセットを追加する。このようなオフセットが追加されたランプ信号、もしくは、入力信号によりＡＤ変換を行うため、ダイナミックレンジの減少を起こさず、暗電流による白浮き現象を抑制することができる。
【００２３】
（実施の形態２）
図３は、実施の形態２に係る、露光後のＯＢ画素（遮光画素）からの撮像信号と露光後の通常画素（有効画素）からの撮像信号のＡＤ変換のタイミングチャートの概略を示す図である。図３のタイミングチャートでは、ランプ信号０に加えてランプ信号１が描かれている。ランプ信号０により、露光後のＯＢ画素（遮光画素）からの撮像信号のＡＤ変換を行い、ランプ信号１により、露光後の通常画素（有効画素）からの撮像信号のＡＤ変換を行う。ランプ信号０によるＡＤ変換は、従来と同様であるが、そのＡＤ変換の結果を反映させたランプ信号１によるＡＤ変換に特徴がある。具体的には、ランプ信号１は、ランプ信号０と同じ傾きを持つが、ＯＢ画素の撮像信号のＡＤ変換により得られたダークレベル相当の電圧値分だけマイナス方向にオフセットを持たせた波形となっている。図３では、図２で言うところの、ステップＳ２とステップＳ３の工程は図中には省略され示されていない。
【００２４】
図３に示すように、ランプ信号１によるＡＤ変換では、カウンターラッチのカウンタが０の開始時点で、ランプ信号１上でａ１と記した電圧値からＡＤ変換が開始される。この電圧値はダークレベル相当の電圧値に等しい。ＡＤコンバータの適応範囲となるａ１の電位からｂ１の電位までの範囲、カウンタ値で示すとカウント値０から４０９５カウントまでの範囲で、ダークレベルと同等の信号から、大きな信号までＡＤ変換可能となる。ダイナミックレンジとしては、図３中に記した「Ｄレンジ１」と記した範囲がダイナミックレンジとなる。ダークレベル分ランプ信号をオフセットしたことによって、図３に示したように、カウンタラッチのカウンタ動作における、０カウントから４０９５カウントまで、ランプ信号の電圧で示すと、ａ１からｂ１まで、最大限にアナログ電圧値を検出しデジタル値へとＡＤ変換対応出来ることが分かる。
【００２５】
実施の形態２に係るＡＤ変換のダイナミックレンジの効果を説明するために、比較例でのダイナミックレンジについての説明を図１１Ａ、図１１Ｂを使って以下に示す。図１１Ａ、図１１Ｂは、図１０に示したシングルスロープ積分型ＡＤＣ５００のタイミングチャートの概略を示す図である。図１１Ａは、露光後のＯＢ画素（遮光画素）からの撮像信号のＡＤ変換のタイミングチャートを示す。露光後のＯＢ画素（遮光画素）からの撮像信号であるので、暗電流に起因するノイズレベル（ダークレベル）を測定していることになる。図１１Ｂは、露光後の通常画素（有効画素）からの撮像信号のＡＤ変換のタイミングチャートを示す。背景技術で述べたように、図１１Ｂの手順で得られた画素信号の値から、図１１Ａの手順で得られた暗電流信号の値を引くことで、正味の画素信号の値が得られることになる。
【００２６】
図１１Ａ、図１１Ｂを参照し、詳細な動作を説明する。図１０で説明したように、まず、コンパレータにシグナルとランプ信号０がそれぞれ入力され、カウンタラッチがカウント動作を行い、図１１Ａ、図１１Ｂそれぞれの入力信号レベルのＡＤ変換が行われる。つまり、図１１Ａのランプ信号０では、ランプ信号０のａ点からカウント動作が開始され、ダークレベルと同レベルとなるｘ点に至るまで、Ｄカウントされ、これがダークレベルのデジタル値となる。同様に、図１１Ｂのランプ信号０では、ランプ信号０のａ点からカウント動作が開始され、シグナルレベルと同レベルとなるｙ点に至るまで、Ｓ０カウントされ、これがシグナルレベルのデジタル値となる。
【００２７】
図１１Ａ、図１１Ｂに描いた例では共に、ＡＤコンバータとしては０カウントから４０９５カウントまで対応可能であり、ランプ信号０上のレベルでは、ａ点の電位レベルからｂ点の電位レベルまで変化する信号についてＡＤ変換が可能である。変換可能な電位レベルの可変範囲がダイナミックレンジと呼び、図１１Ａの場合では、図中「Ｄレンジ０１」と記した範囲がダイナミックレンジの大きさを示す。
【００２８】
一方、図１１Ｂの場合は、図中で灰色のハッチを掛けて記したように、定常的に暗電流成分がノイズとして存在するため、正味の撮像信号の有無によらず、この暗電流成分より小さい信号はノイズに掻き消されてしまい信号として出力されることはない。そのため、図１１Ｂの場合のダイナミックレンジは、図１１Ｂの図中で「Ｄレンジ０２」と記した範囲となり、図１１Ａの場合のダイナミックレンジに比べ、暗電流成分の大きさだけ小さい値となる。
【００２９】
本比較例では、図１１Ｂの手順で得られた画素信号の値から、図１１Ａの手順で得られた暗電流信号の値を引くことで、正味の画素信号の値が得られるが、上述のとおり、図１１Ｂの手順で画素信号の値を求める際に、狭められたダイナミックレンジの特性の下でＡＤ変換が行われるため、白浮き現象を抑える一方で、ダイナミックレンジを狭める弊害が生じてしまう。また、比較例の場合は、図１１Ｂの手順で得られた画素信号の値から、図１１Ａの手順で得られた暗電流信号の値を引くにあたり、それぞれ、図１１Ａの手順で得られた暗電流信号の値と、図１１Ｂの手順で得られた画素信号の値は、独立に求められ最終的に差分が取られれば良いので、図２で説明したように、図１１Ａの手順が、図１１Ｂの手順より時間的に前に行われていなければいけない、という制約はない。
【００３０】
改めて本実施の形態１によるダイナミックレンジについて、図３のランプ信号１による値を見ると、図中のＤレンジ１と示した値であり、比較例の図１１ＢでＤレンジ０２と示した値と比較すると、ダイナミックレンジが、カウンタラッチのカウンタ動作における、０カウントから４０９５カウントまで、ランプ信号の電圧で示すと、ａ１からｂ１まで最大限にレンジが確保できており、比較例に比べ改善できていることが分かる。
【００３１】
図５は、実施の形態２に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。図１で示されたＡＤコンバータの回路構成と比較して、オフセット制御ブロック５０４の一例としての詳細が、オフセット制御回路１（５０６）として、記されている。
【００３２】
図５は、図３で記した実施の形態２に係るＡＤ変換のタイミングチャートの概略に、図４で記した画素（有効画素、遮光画素）へ接続されている各種制御信号とのタイミングの関係を示した図である。以下に、ｔ１からｔ１３まで順を追って動作の概略を説明していく。図５では、図３と同様に、図２で言うところの、ステップＳ２とステップＳ３の工程は図中には省略され示されていない。
【００３３】
図５で、時刻ｔ１〜ｔ２の間は、遮光画素のリセットトランジスタＭＲ０のリセット信号ＲＳＴ０、転送トランジスタＭＴ０の制御信号ＴＸ０、が共にハイレベルとなっており、フォトダイオードＰＤ０のリセット動作（ＰＤリセット）が行われる。次に、時刻ｔ３〜ｔ４の間は、遮光画素のリセットトランジスタＭＲ０のリセット信号ＲＳＴ０のみがハイレベルとなり、遮光画素のフローティングディフュージョン領域ＦＤ０のリセット動作（ＦＤリセット）が行われる。時刻ｔ３からは、遮光画素の選択トランジスタＭＳ０の制御信号ＳＥＬ０もハイレベルになり、遮光画素の信号が選択され、垂直信号読み出し線を経由してＡＤコンバータに出力され始める。
【００３４】
その後、時刻ｔ５〜ｔ６の間に、遮光画素の転送トランジスタＭＴ０の制御信号ＴＸ０がハイレベルになり、遮光画素に対し時刻ｔ２〜ｔ５の露光期間中に実際は遮光されているため、画素で生じた暗電流成分がフローティングディフュージョン領域ＦＤ０に転送される。すでに選択信号ＳＥＬ０は時刻ｔ３からハイレベルになっており、時刻ｔ６直後にＡＤコンバータでのＡＤ変換動作が、ランプ信号０を用い、カウンタラッチでのカウント動作と共に開始される。
【００３５】
ここまでのＡＤ変換で、遮光画素が露光され、その撮像信号のデジタル値が得られているが、これが暗電流成分であり、ダークレベルの値を示すものである。図４で示されたように、この値は、ＯＢデータ記録回路に格納され、以降の有効画素の撮像信号のＡＤ変換のために、ランプ信号１のオフセット値として使われる。時刻ｔ４〜ｔ５の間に、一般的にはＦＤ領域のノイズ成分を読み出すＡＤ変換を伴う処理がランプ信号を使って行われるが、本発明では省略する。
【００３６】
図５では引き続き、時刻ｔ７〜ｔ８の間は、有効画素のリセットトランジスタＭＲ１のリセット信号ＲＳＴ１、転送トランジスタＭＴ１の制御信号ＴＸ１、が共にハイレベルとなっており、フォトダイオードＰＤ１のリセット動作（ＰＤリセット）が行われる。次に、時刻ｔ１０〜ｔ１１の間は、有効画素のリセットトランジスタＭＲ１のリセット信号ＲＳＴ１のみがハイレベルとなり、有効画素のフローティングディフュージョン領域ＦＤ１のリセット動作（ＦＤリセット）が行われる。時刻ｔ１０からは、有効画素の選択トランジスタＭＳ１の制御信号ＳＥＬ１もハイレベルになり、有効画素の信号が選択され、垂直信号読み出し線を経由してＡＤコンバータに出力され始める。時刻ｔ１１〜ｔ１２の間に、一般的にはＦＤ領域のノイズ成分を読み出すＡＤ変換を伴う処理がランプ信号を使って行われるが、本発明では省略する。
【００３７】
その後、時刻ｔ１２〜ｔ１３の間に、有効画素の転送トランジスタＭＴ１の制御信号ＴＸ１がハイレベルになり、有効画素に対し時刻ｔ８〜ｔ１２の露光期間中に有効画素に露光された画素信号情報がフローティングディフュージョン領域ＦＤ１の転送される。すでに選択信号ＳＥＬ０は時刻ｔ９からロウレベルとなっており、代わりに選択信号ＳＥＬ１が時刻ｔ１０からハイレベルになっており、時刻ｔ１３直後にＡＤコンバータでのＡＤ変換動作が、ランプ信号１を用い、カウンタラッチでのカウント動作と共に開始される。
【００３８】
上述のとおり、有効画素のＡＤ変換に使われるランプ信号１は、遮光画素から得られた暗電流成分に相当する値だけ電圧値としてランプ信号０からオフセットされている。これにより、有効画素から出力される信号に対するＡＤ変換では、ダイナミックレンジの減少を起こさず、暗電流による白浮き現象を抑制することができる。
【００３９】
（実施の形態３）
図６は、実施の形態３に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。図１で示されたＡＤコンバータの回路構成と比べて、オフセット制御ブロック５０４の一例としての詳細が、オフセット制御回路２（５０７）として、記されている。
【００４０】
図６からも分かる通り、実施の形態３に係るＡＤコンバータでは、遮光画素から得られた暗電流成分に相当する値を、有効画素から得られた撮像信号をＡＤ変換するにあたり、有効画素から得られた撮像信号に電圧値をオフセットとして追加する。
【００４１】
図７は、実施の形態３に係る、露光後のＯＢ画素（遮光画素）からの撮像信号と通常画素（有効画素）からの撮像信号のＡＤ変換のタイミングチャートの概略を示す図である。
実施の形態３では、遮光画素のＡＤ変換も、有効画素のＡＤ変換も、図１１Ａ、図１１Ｂで示した様に、従来と同様に、同じランプ信号０を使う。図７では、図２で言うところの、ステップＳ２とステップＳ３の工程は図中には省略され示されていない。
【００４２】
図７で示されるように、実施の形態３では、有効画素のＡＤ変換の際に、有効画素からのシグナルレベル２は、暗電流成分に相当する分の値だけプラスの側にオフセットされている。その結果、カウンタラッチがカウント動作を開始する時点で、図７で示すランプ信号０上の点ａ２は、暗電流成分を省いた値をＡＤ変換の対象とすることが出来るため、図７で記したように、正味の信号に対するダイナミックレンジとしては、図７で記した、Ｄレンジ２、と書いた範囲がダイナミックレンジとなり、図１１Ｂで記した従来のダイナミックレンジ（Ｄレンジ０２）と比べ大きく取れていることがわかる。
【００４３】
よって、実施の形態３に係るＡＤコンバータにおいては、有効画素から出力される信号に対するＡＤ変換では、遮光画素から得られた暗電流成分に相当する値だけ電圧値として
オフセットされている。これにより、有効画素から出力される信号に対するＡＤ変換では、ダイナミックレンジの減少を起こさず、暗電流による白浮き現象を抑制することができる。
【００４４】
（実施の形態４）
図８は、実施の形態４に係るＡＤコンバータの回路構成の概略を撮像素子の画素との接続と合わせて示したものである。同様な構成を記した図１では、全体構成を示した図９に表されているセルアレイ２の中の、一つの列について代表として遮光画素１つと、有効画素一つを抜き出した図であった。図８では、セルアレイの中から列を２つ抜き出したものをイメージしている。そして、それぞれの列について、図１でも示されていた、遮光画素（ＯＢ）と有効画素（Ｒ，Ｇ，Ｂ）に加えて、遮光画素２（ＯＢ２）と有効画素２（Ｒ２，Ｇ２，Ｂ２）が追加されている。
【００４５】
図１において、すでに描かれていた列に対応するカラムＡＤＣ（オフセット制御機能付きシングルスロープ積分型ＡＤＣ）５００１が図１１にも描かれており、その中には、カウンターラッチ回路５０２、比較器５０１、オフセット制御ブロック５０４が含まれている。そして追加された列に対応するカラムＡＤＣ（オフセット制御機能付きシングルスロープ積分型ＡＤＣ）５００２が、図８では追加して描かれている。カラムＡＤＣ（オフセット制御機能付きシングルスロープ積分型ＡＤＣ）５００２は、カウンターラッチ回路５０２２、比較器５０１２、オフセット制御ブロック５０４２が含まれている。
【００４６】
２つのカラムＡＤＣ５００１、５００２では、入力されるランプ信号生成回路３は共通して接続されている。そして、それぞれのＡＤＣに共通のランプ信号が供給される。同様に、２つのカラムＡＤＣ５００１、５００２では、カウンターラッチ回路５０２、５０２２の出力が共通のＯＢデータ記録回路５０３に接続されている。また、このＯＢデータ記録回路５０３の出力は、２つのカラムＡＤＣ５００１、５００２それぞれのオフセット制御ブロック５０４、５０４２に入力されている。それぞれのオフセット制御ブロック５０４、５０４２のもう一方の入力には、それぞれが対応する列の垂直信号読み出し線が接続される構成となっている。
【００４７】
図１では、１つのカラムＡＤＣ５００１が、同じ列にある遮光画素からの信号をＡＤ変換し、暗電流成分（ダークレベル）をＯＢデータ記録回路５０３に格納し、同じ列にある有効画素からの信号をＡＤ変換する際に、このＯＢデータ記録回路５０３に格納されている暗電流成分（ダークレベル）の値に応じて、ランプ信号生成回路３からのランプ信号に追うセットを追加し、改善されたダイナミックレンジにてＡＤ変換を行っていた。
【００４８】
しかし図８では、一つのカラムＡＤＣが対応する列の遮光画素から暗電流成分（ダークレベル）をＯＢデータ記録回路５０３に格納し、別のカラムＡＤＣが別の列の有効画素からの撮像信号をＡＤ変換する際に、ＯＢデータ記録回路５０３に格納された暗電流成分（ダークレベル）の値に応じて、ランプ信号生成回路３からのランプ信号に電圧値としてオフセットを追加しＡＤ変換を行うという利用の仕方も可能となる。このような構成においても、有効画素から出力される信号に対するＡＤ変換では、ダイナミックレンジの減少を起こさず、暗電流による白浮き現象を抑制することができる。
【００４９】
あるいは図８では、一つのカラムＡＤＣが対応する列の遮光画素から暗電流成分（ダークレベル）をＯＢデータ記録回路５０３に格納し、別のカラムＡＤＣが別の列の有効画素からの撮像信号をＡＤ変換する際に、ＯＢデータ記録回路５０３に格納された暗電流成分（ダークレベル）の値に応じて、それぞれのカラムからの画素信号に電圧値としてオフセットを追加しＡＤ変換を行うという利用の仕方も可能となる。このような構成においても、有効画素から出力される信号に対するＡＤ変換では、ダイナミックレンジの減少を起こさず、暗電流による白浮き現象を抑制することができる。
【００５０】
実施の形態４に係るＡＤコンバータにおいては、複数のカラム間で、ＯＢデータ記録回路５０３を共有できるため、面積・コストの削減に効果があるものと期待できる。
【００５１】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
【符号の説明】
【００５２】
１：画素制御信号生成部 
２：画素アレイ
３：ランプ信号生成回路
４：カウンタ回路
５：カラムＡＤＣブロック
６：ロジック回路部
７：出力Ｉ／Ｆ部
１００：ＣＭＯＳイメージセンサ
５００：シングルスロープ積分型ＡＤＣ
５００１、５００２：オフセット制御機能付きシングルスロープ積分型ＡＤＣ
５０１、５０１２：比較器（Ｃｏｍｐａｒａｔｏｒ）
５０２、５０２２：カウンターラッチ（Ｃｏｕｎｔｅｒ  Ｌａｔｃｈ）回路
５０３：ＯＢデータ記録回路
５０４、５０４２：オフセット制御ブロック
５０６：オフセット制御回路１
５０７：オフセット制御回路２
ＦＤ０、ＦＤ１：フローティングディフュージョン領域０、フローティングディフュージョン領域１
ＭＡ０、ＭＡ１：増幅トランジスタ０、増幅トランジスタ１
ＭＲ０、ＭＲ１：リセットトランジスタ０、リセットトランジスタ１
ＭＳ０、ＭＳ１：選択トランジスタ０、選択トランジスタ１
ＭＴ０、ＭＴ１：転送トランジスタ０、転送トランジスタ１
ＰＤ０、ＰＤ１：フォトダイオード０、フォトダイオード１
【図１】
2020205517.tif 000003
【図２】
2020205517.tif 000004
【図３】
2020205517.tif 000005
【図４】
2020205517.tif 000006
【図５】
2020205517.tif 000007
【図６】
2020205517.tif 000008
【図７】
2020205517.tif 000009
【図８】
2020205517.tif 000010
【図９】
2020205517.tif 000011
【図１０】
2020205517.tif 000012
【図１１Ａ】
2020205517.tif 000013
【図１１Ｂ】
2020205517.tif 000014