(57)【要約】【課題】温度検出素子からの検出信号を半導体装置内の信号処理回路で処理できる技術を提供する。【解決手段】半導体装置は、半導体素子と、半導体素子と電気的に接続されていると共に、半導体素子を挟んで対向している一対の導電部材と、導電部材の半導体素子に対向している面の反対面が露出するように、半導体素子を封止しているパッケージと、一対の導電部材に挟まれていると共に、半導体素子を位置決めしている絶縁部材と、絶縁部材上に設けられている信号処理回路と、信号処理回路に接続されており、露出している導電部材と隣り合うようにパッケージの表面に露出している温度検出素子と、を備えている。絶縁部材は、温度検出素子を支持する突出部を備えている。【選択図】図２
2020088092.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と、
前記半導体素子と電気的に接続されていると共に、前記半導体素子を挟んで対向している一対の導電部材と、
前記導電部材の前記半導体素子に対向している面の反対面が露出するように、前記半導体素子を封止しているパッケージと、
前記一対の導電部材に挟まれていると共に、前記半導体素子を位置決めしている絶縁部材と、
前記絶縁部材上に設けられている信号処理回路と、
前記信号処理回路に接続されており、露出している導電部材と隣り合うように前記パッケージの表面に露出している温度検出素子と、を備えており、
前記絶縁部材は、前記温度検出素子を支持する突出部を備えている、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示する技術は、半導体装置に関する。
【背景技術】
【０００２】
半導体素子と、半導体素子を挟んで対向する一対の導電部材を備えており、半導体素子をパッケージで封止した半導体装置が知られている。この種の半導体装置では、導電部材の半導体素子に対向する面の反対面が露出している。この導電部材が露出する面は冷却器に対向しており、冷却器によって半導体素子を冷却する。以下、導電部材が露出する部位を放熱部ともいう。放熱部と冷却器との間には、絶縁部材が配置される。冷却器内には水等の冷媒が循環している。半導体素子を適切に冷却するために、放熱部又はその近傍における冷却器内の冷媒の温度を監視する技術が開発されている。例えば、特許文献１の半導体装置では、半導体素子を封止したパッケージを収容するケースの内壁にフィルム型のサーミスタ（温度検出素子）が配置されている。特許文献１の半導体装置では、半導体素子とケースとの間に絶縁シートが配置される。サーミスタは、パッケージに接触しておらず、また、絶縁シートを介することなくケースの内壁に直接貼り付けられている。これによって、サーミスタは、半導体素子からの熱の影響を受けることなく、冷却器内の冷媒の温度を検出する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１０３９０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の半導体装置では、冷却器内の冷媒の温度を検出するサーミスタは、ケースの内壁に直接貼り付けられるため、ケースと絶縁シートとの間に配置される。このため、サーミスタからの検出信号をパッケージ内の信号処理回路に接続し難くなり、サーミスタからの検出信号を処理するための回路を半導体装置の外部に配置しなければならないという問題が生じる。本明細書は、上記の課題を解決する技術を提供する。
【課題を解決するための手段】
【０００５】
本明細書が開示する半導体装置、半導体素子と、半導体素子と電気的に接続されていると共に、半導体素子を挟んで対向している一対の導電部材と、導電部材の半導体素子に対向している面の反対面が露出するように、半導体素子を封止しているパッケージと、一対の導電部材に挟まれていると共に、半導体素子を位置決めしている絶縁部材と、絶縁部材上に設けられている信号処理回路と、信号処理回路に接続されており、露出している導電部材と隣り合うようにパッケージの表面に露出している温度検出素子と、を備えている。絶縁部材は、温度検出素子を支持する突出部を備えている。
【０００６】
上記の半導体装置では、絶縁部材上に信号処理回路が設けられていると共に、絶縁部材から突出する突出部に温度検出素子が支持されている。すなわち、温度検出素子と信号処理回路がともに絶縁部材上に配置されている。このため、温度検出素子からの検出信号を処理するために半導体装置の外部に信号処理回路を配置することなく、温度検出素子からの検出信号を半導体装置内の信号処理回路で処理することができる。
【図面の簡単な説明】
【０００７】
【図１】実施例に係る半導体装置の斜視図。
【図２】実施例に係る半導体装置の分解斜視図。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図。
【図４】図１のＩＶ−ＩＶ線における断面図。
【図５】図１のＶ−Ｖ線における断面図。
【図６】セラミックブロックの部分拡大斜視図。
【図７】実施例に係る半導体装置と冷却器が接続している状態を示す図。
【発明を実施するための形態】
【実施例】
【０００８】
本実施例に係る半導体装置２について説明する。半導体装置２は、パワーカードとも称される。半導体装置２は、パッケージ３の中に、６個の半導体素子１０ａ−１０ｆを収容している。６個の半導体素子１０ａ−１０ｆは、２個ずつ、直列に接続されている。３組の直列接続が並列に接続されている。半導体装置２は、１個で３相交流インバータの主要部を実現することができる。なお、半導体装置２の回路構造（等価回路）については、例えば、特願２０１８−００５８９２号（平成３０年１月１７日出願、本願出願時は未公開）の記載を参照されたい。図１は、半導体装置２の斜視図を示しており、図２は、半導体装置２の分解斜視図を示している。なお、図２では、パッケージ３及びハンダを省略している。図３は、図１のＩＩＩ−ＩＩＩ線における断面図を示し、図４は、図１のＩＶ−ＩＶ線における断面図を示し、図５は、図１のＶ−Ｖ線における断面図を示す。図３及び図５は、後述するサーミスタ７０を横断する断面を示している。図４は、半導体素子１０ａ、１０ｂを横断する断面を示している。説明の便宜上、図中の座標系の＋Ｚ方向を「上」と定義し、−Ｚ方向を「下」と定義する。
【０００９】
図１−図５に示すように、半導体装置２は、パッケージ３のほか、正極金属板２０と、負極金属板３０と、６個の半導体素子１０ａ−１０ｆと、３枚の中間金属板８ａ−８ｃと、２個のセラミックブロック６０ａ、６０ｂと、複数の銅ブロック４と、サーミスタ７０を備えている。以下では、正極金属板２０と負極金属板３０を合わせて一対の金属板２０、３０と称する場合がある。図２−図４に示すように、半導体装置２の内部は、対向している一対の金属板２０、３０の法線方向（図中のＸ方向）で２層構造をなしている。一対の金属板２０、３０の間に、６個の半導体素子１０ａ−１０ｆと、３個の中間金属板８ａ−８ｃと、２個のセラミックブロック６０ａ、６０ｂと、複数の銅ブロック４が挟まれている。
【００１０】
図１に示すように、パッケージ３は、扁平であり、２個の幅広面の一方に正極金属板２０が露出しており、他方の幅広面に負極金属板３０が露出している。幅広面に挟まれた一方の幅狭面（上面）から正極端子２１と、負極端子３１と、出力端子９ａ−９ｃが延びており、他方の幅狭面（下面）から制御端子（セラミックブロックの脚部６１ａ、６１ｂ）と、信号端子７１が延びている。制御端子は、合計６組であり、夫々が、１個の半導体素子に接続されている。信号端子７１は、セラミックブロック６０ａの脚部６４の表面に印刷された導体パターンである。図１及び図２では理解を助けるために信号端子７１をグレーで示してある。信号端子７１は、パッケージ３の内部でサーミスタ７０に接続されている。幅広面に露出している正極金属板２０と負極金属板３０は、パッケージ３の内部で半導体素子１０ａ−１０ｆと熱的に接続している。一方の幅広面のうち、半導体素子と対向する部分と正極端子２１の下方部分において正極金属板２０が露出しており、負極端子３１の下方部分において正極金属板２０が露出していない。正極金属板２０が露出していない部分（すなわち、正極金属板２０の露出面側かつ負極端子３１の下方部分）にサーミスタ７０が露出するように配置されている。また、他方の幅広面のうち、半導体素子と対向する部分と負極端子３１の下方部分において負極金属板３０が露出しており、正極端子２１の下方部分において負極金属板３０が露出していない。正極金属板２０と負極金属板３０は、半導体素子１０ａ−１０ｆの熱を放出するヒートシンクを兼ねている。
【００１１】
半導体素子１０ａ、１０ｂは、トランジスタとダイオードが逆並列に接続されているＲＣ−ＩＧＢＴ（Reverse-Conducting Insulated Gate Bipolar Transistor）である。図２に示すように、半導体素子１０ａ−１０ｆは平板タイプであり、一方の面にコレクタ電極１２が露出しており、他方の面にエミッタ電極（図示省略）が露出している。一方の面にはコレクタ電極１２のほか、ゲート電極やセンスエミッタ電極などの複数の制御電極１４が設けられている。図２では、半導体素子１０ｂにのみ符号１２、１４を付し、残りの半導体素子１２ａ、１２ｃ−１２ｆには符号１２、１４を省略してある。正極金属板２０と第１中間金属板８ａの間に銅ブロック４と半導体素子１０ａが挟まれている。
【００１２】
図３及び図４では、コレクタ電極の符号を省略しているが、図において、半導体素子１０ａの下側の面にコレクタ電極と制御電極が設けられており、上側の面にエミッタ電極が設けられている。他の半導体素子についても同様である。
【００１３】
図３、図４に示すように、半導体素子１０ａのコレクタ電極にはハンダ５２によって銅ブロック４が接合されており、コレクタ電極の反対側のエミッタ電極にはハンダ５３によって第１中間金属板８ａが接合されている。銅ブロック４の半導体素子１０ａとは反対側は、ハンダ５１によって正極金属板２０が接合されている。
【００１４】
正極金属板２０とは反対側で、第１中間金属板８ａと負極金属板３０の間に銅ブロック４と半導体素子１０ｂが挟まれている。半導体素子１０ｂのコレクタ電極にはハンダ５５によって銅ブロック４が接合されており、コレクタ電極の反対側のエミッタ電極にはハンダ５６によって負極金属板３０が接合されている。銅ブロック４の半導体素子１０ｂとは反対側は、ハンダ５４によって第１中間金属板８ａが接合されている。
【００１５】
半導体素子１０ａ、１０ｂは、第１中間金属板８ａを挟んで直列に接続されている。半導体素子１０ａが高電位側に位置し、半導体素子１０ｂが低電位側に位置する。半導体素子１０ａと１０ｂの直列接続は、正極金属板２０と負極金属板３０に挟まれている。半導体素子１０ａ、１０ｂのコレクタ電極とエミッタ電極は、ハンダ５１−５６と銅ブロック４によって、正極金属板２０と負極金属板３０に接続されている。
【００１６】
半導体素子１０ｃ、１０ｄと第２中間金属板８ｂも、半導体素子１０ａ、１０ｂ及び第１中間金属板８ａと同じ構造を有している。半導体素子１０ｃ、１０ｄは、第２中間金属板８ｂを挟んで直列に接続されている。半導体素子１０ｃが高電位側に位置し、半導体素子１０ｄが低電位側に位置する。半導体素子１０ｃと１０ｄの直列接続は、正極金属板２０と負極金属板３０に挟まれている。半導体素子１０ｃ、１０ｄのコレクタ電極とエミッタ電極は、ハンダ５１−５６と銅ブロック４によって、正極金属板２０と負極金属板３０に接続されている。
【００１７】
半導体素子１０ｅ、１０ｆと第３中間金属板８ｃも、半導体素子１０ａ、１０ｂ及び第１中間金属板８ａと同じ構造を有している。半導体素子１０ｅ、１０ｆは、第３中間金属板８ｃを挟んで直列に接続されている。半導体素子１０ｅが高電位側に位置し、半導体素子１０ｆが低電位側に位置する。半導体素子１０ｅと１０ｆの直列接続は、正極金属板２０と負極金属板３０に挟まれている。半導体素子１０ｅ、１０ｆのコレクタ電極とエミッタ電極は、ハンダ５１−５６と銅ブロック４によって、正極金属板２０と負極金属板３０に接続されている。
【００１８】
以上の通り、２個の半導体素子の直列接続の組が３組、正極金属板２０と負極金属板３０の間で並列に接続されている。
【００１９】
６個の半導体素子１０ａ−１０ｆと３個の中間金属板８ａ−８ｃは樹脂製のパッケージ３に封止されている。
【００２０】
正極金属板２０の縁に正極端子２１が繋がっており、負極金属板３０の縁に負極端子３１が繋がっている。図１に示すように、正極端子２１と負極端子３１はパッケージ３の上面から外へ延びている。第１中間金属板８ａには第１出力端子９ａが繋がっている。同様に、第２中間金属板８ｂには第２出力端子９ｂが繋がっており、第３中間金属板８ｃには第３出力端子９ｃが繋がっている。３個の出力端子９ａ−９ｃは、図１に示すように、パッケージ３の上面から外へ延びている。半導体装置２は、等価回路を実現しており、１個でインバータを構成することができる。
【００２１】
セラミックブロック６０ａは、平板状であり（図２参照）、正極金属板２０と３個の中間金属板８ａ−８ｃの間に挟まれている。セラミックブロック６０ａは、一方の面が正極金属板２０に接しており、反対側の面が中間金属板８ａ−８ｃに接している。セラミックブロック６０ａは、脚部６１ａ、６４と、信号処理回路６３と、信号端子７１と、突出部６５を備えている。また、セラミックブロック６０ａには、スリット６９が設けられている。脚部６１ａ、６４と、信号処理回路６３と、信号端子７１と、突出部６５については、後に詳述する。スリット６９に半導体素子が配置される。セラミックブロック６０ａには３箇所にスリット６９が設けられており、夫々に、３個の半導体素子１０ａ、１０ｃ、１０ｅの夫々が位置している。
【００２２】
セラミックブロック６０ａによって、正極金属板２０と中間金属板８ａ−８ｃは平行に保持される。それゆえ、ハンダ５１−５３が溶融しても正極金属板２０と中間金属板８ａ−８ｃの平行が保たれる。また、ハンダ５１−５３の各層の厚みが一定に保たれる。
【００２３】
セラミックブロック６０ｂは、平板状であり（図２参照）、負極金属板３０と３個の中間金属板８ａ−８ｃの間に挟まれている。セラミックブロック６０ｂは、一方の面が負極金属板３０に接しており、反対側の面が中間金属板８ａ−８ｃに接している。セラミックブロック６０ｂは、脚部６１ｂを備えており、セラミックブロック６０ｂには、スリット６９が設けられている。セラミックブロック６０ｂは、セラミックブロック６０ａと異なり、信号処理回路６３と、脚部６４と、突出部６５を備えていない。セラミックブロック６０ｂには３箇所にスリット６９が設けられており、夫々に、３個の半導体素子１０ｂ、１０ｄ、１０ｆの夫々が位置している。
【００２４】
セラミックブロック６０ｂによって、負極金属板３０と中間金属板８ａ−８ｃは平行に保持される。それゆえ、第１実施例の半導体装置２と同様に、ハンダ５４−５６が溶融しても負極金属板３０と中間金属板８ａ−８ｃの平行が保たれる。また、ハンダ５４−５６の各層の厚みが一定に保たれる。
【００２５】
半導体装置２は２層構造であり、正極金属板２０と負極金属板３０の間に中間金属板８ａ、８ｂ、８ｃが挟まれており、それらは平行になっている。セラミックブロック６０ａ、６０ｂが、ハンダの溶融時にも、正極金属板２０と負極金属板３０と中間金属板８ａ、８ｂ、８ｃの平行を保持する。
【００２６】
ここで、脚部６１ａについて説明する。セラミックブロック６０ａには、パッケージ３の内部から外へと延びている複数の脚部６１ａが設けられている。図６に、セラミックブロック６０ａの部分拡大斜視図を示す。図６は、スリット６９の周辺の拡大図である。スリット６９に、半導体素子１０ａが配置される。図６には、半導体素子１０ａも描いてある。図６は、右側と左側で座標軸の向きが異なることに留意されたい。三方を囲むスリット６９の中に半導体素子１０ａを配置することで、半導体素子１０ａのＹＺ平面内での位置が定まる。
【００２７】
複数の脚部６１ａは、セラミックブロック６０ａのスリット６９の縁に掛け渡されている脚部基部６１ｃから延びている。脚部基部６１ｃは、半導体素子１０ａがスリット６９に配置されたとき、半導体素子１０ａの制御電極１４と対向する。脚部基部６１ｃの制御電極１４と対向する位置から脚部６１ａの先端まで、導電パターン６２が設けられている。図６では理解を助けるために導電パターン６２をグレーで示してある。導電パターン６２は、印刷技術を使って脚部６１ａの表面に形成される。
【００２８】
脚部６１ａは、導電パターン６２と共に、パッケージ３の外まで延びている（図４参照）。半導体素子１０ａがスリット６９に配置され、ハンダ５１−５３で半導体素子１０ａが他の部品と接合されるとき、制御電極１４は導電パターン６２の上端６２ａに接合される。制御電極１４は、不図示のハンダバンプで導電パターン６２の上端６２ａに接合される。ハンダバンプを介して制御電極１４と導電パターン６２が導通する。導電パターン６２の上端６２ａは、不図示の信号処理回路と接続しており、当該信号処理回路で制御電極１４からの信号は処理される。パッケージ３の外まで延びている脚部６１ａと導電パターン６２により、半導体素子１０ａの制御電極１４が外部のデバイスと接続される。すなわち、導電パターン６２が実質的に制御端子に相当する。
【００２９】
半導体装置２では、一対の金属板の平行を保持するセラミックブロック６０ａに脚部６１ａを設け、制御端子の役割を果たしている。半導体装置２は、制御電極１４を外部と接続する導電経路にボンディングワイヤ３４を要しないので、製造コストを抑えることができる。
【００３０】
セラミックブロック６０ａは、他の半導体素子１０ｃ、１０ｅに対しても、同様の脚部６１ａと導電パターン６２を備えている。セラミックブロック６０ｂも、セラミックブロック６０ａの脚部６１ａと同じ構造の脚部６１ｂを有している。
【００３１】
脚部基部６１ｃによって、スリット６９の一部が狭められている。その空間に、半導体素子１０ａのコレクタ電極１２に接合されている銅ブロック４が配置される。脚部基部６１ｃによって狭められたスリット６９の空間が銅ブロック４の位置決めに貢献する。
【００３２】
３枚の金属板が対向しつつ平行に配置されている２層構造を有している半導体装置では、真中の金属板の平行を保つことが難しい。半導体装置２は、２個のセラミックブロック６０ａ、６０ｂが両側から中間金属板８ａ−８ｃを挟むので、中間金属板８ａ−８ｃの平行が保たれる。
【００３３】
先に述べたように、半導体装置２のパッケージ３の両面に金属板２０、３０が露出しており、金属板２０、３０は、半導体素子１０ａ−１０ｆの熱を放出するヒートシンクを兼ねている。半導体装置２は、冷却器と共に用いられる。図７に、複数の半導体装置２と複数の冷却器８０で構成される積層ユニット８１の平面図を示す。複数の半導体装置２と複数の冷却器８０は１個ずつ交互に積層されている。夫々の半導体装置２の幅広面（金属板２０、３０が露出している面）に冷却器８０が接している。夫々の冷却器８０の内部には冷媒が流れるようになっている。冷媒によって半導体装置２の内部の半導体素子１０ａ−１０ｆが冷却される。冷媒は不図示の循環装置によって循環する。循環装置は、冷媒の温度に応じて冷媒流量を制御する。それゆえ、冷媒の温度を検知する必要がある。半導体装置２は、冷媒の温度を計測するためのサーミスタ７０を備えている。
【００３４】
図１−図５に戻ってサーミスタ７０とその周辺の構造について説明する。図１に示すように、サーミスタ７０は、正極金属板２０と隣り合うようにパッケージ３の表面に露出している。従って、正極金属板２０に接する冷却器８０の温度（冷却器８０を流れる冷媒の温度）を精度よく計測することができる。
【００３５】
サーミスタ７０に関係する部品として、信号処理回路６３と、信号端子７１がある。また、セラミックブロック６０ａに設けられている脚部６４と突出部６５も、サーミスタ７０に関係する。それらの部品について説明する。信号処理回路６３は、セラミックブロック６０ａの正極金属板２０と対向する面（図中の＋Ｘ側の面）に形成される。ただし、この面のうち、信号処理回路６３は、セラミックブロック６０ａと正極金属板２０が接しない部分、すなわち、正極金属板２０が延びていない負極端子３１の下方部分に形成される。セラミックブロック６０ａの信号処理回路６３が形成されている部分の下方には、セラミックブロック６０ａから脚部６４が延びている。脚部６４の表面に信号端子７１（導体パターン）が形成されている。信号端子７１は、信号処理回路６３に接続されている。複数の信号端子７１には、信号処理回路６３とサーミスタ７０に供給する電力線と、信号処理回路６３で処理されたサーミスタ７０の出力を外部のデバイスへ伝達する信号線が含まれる。信号端子７１（脚部６４）は、パッケージ３の下面から外に延びている。信号端子７１を通じて、信号処理回路６３が外部のデバイスと接続される。
【００３６】
突出部６５は、セラミックブロック６０ａの正極金属板２０と対向する面（図中の＋Ｘ側の面）のうち、正極金属板２０が延びていない負極端子３１の下方部分に形成される。突出部６５の突出する高さは、正極金属板２０の板厚と略同一となっており、突出部６５の先端部分（図中の＋Ｘ側の端部）は、パッケージ３から露出している。突出部６５の先端には、サーミスタ７０が配置されている。すなわち、サーミスタ７０は、突出部６５に支持されており、サーミスタ７０の表面は露出している。このため、半導体装置２が冷却器８０と接続すると、サーミスタ７０は、正極金属板２０と共に、冷却器８０に対向する。これによって、サーミスタ７０は、冷却器８０内の冷媒温度を検出できる。また、図１及び図３に示すように、サーミスタ７０と正極金属板２０の間には、突出部６５の先端部分が配置されており、サーミスタ７０と正極金属板２０は直接接触しない。上述したように、正極金属板２０は半導体素子と熱的に接続しているため、サーミスタ７０と正極金属板２０が直接接触すると、サーミスタ７０は正極金属板２０の温度、すなわち、半導体素子の温度の影響を受けてしまい、冷却器８０内の冷媒温度を正確に検出できない。本実施例では、サーミスタ７０と正極金属板２０は直接接触しないため、冷却器８０内の冷媒温度を正確に検出できる。また、サーミスタ７０は、突出部６５を介して正極金属板２０と隣り合う位置に配置されているため、サーミスタ７０で温度を検出する冷媒は、正極金属板２０を冷却する冷媒の近傍に位置する冷媒となる。従って、サーミスタ７０によって、半導体素子を冷却する冷媒の温度を精度よく検出できる。
【００３７】
サーミスタ７０は、信号処理回路６３と接続しており（図示省略）、サーミスタ７０が検出した冷媒温度は、信号処理回路６３で処理される。信号処理回路６３で処理された信号は、信号端子７１から外部のデバイスに出力される。また、サーミスタ７０は、信号処理回路６３の近傍に配置される。このため、サーミスタ７０と信号処理回路６３の間の距離が短くなり、サーミスタ７０は、ノイズの影響をほとんど受けることなく、検出信号を信号処理回路６３に出力することができる。
【００３８】
本実施例では、セラミックブロック６０ａに信号処理回路６３と突出部６５とサーミスタ７０を設けることによって、サーミスタ７０による検出信号を半導体装置２内で処理できる。これによって、サーミスタ７０からの検出信号を処理するための回路を半導体装置２の外部に配置する必要がなくなる。また、半導体装置２内に信号処理回路６３とサーミスタ７０を設けることによって、冷却器８０冷媒温度検出機構を半導体装置２と一体的に形成することができる。さらに、信号処理回路６３とサーミスタ７０は、半導体装置２に半導体素子を封止する際に一括で搭載できる。このため、半導体装置２に冷媒温度検出機構を搭載する工程を簡素化でき、製造コストを抑えることができる。
【００３９】
実施例で説明した半導体装置２に関する留意点を述べる。実施例の半導体装置２はパッケージ３の中にＲＣ−ＩＧＢＴの半導体素子を収容している。本明細書が開示する技術は、他の機能を有する半導体素子を用いてもよい。また、本明細書が開示する技術においては、パッケージに収容する半導体素子の個数に制限はない。本明細書が開示する技術においては、積層方向の両端の金属板に挟まれる他の金属板の数にも制限はない。積層方向の両端の金属板の間に形成される半導体素子の層数にも制限はない。
【００４０】
セラミックブロック６０ａ、６０ｂは、「絶縁部材」の一例である。セラミックブロックは、絶縁性が高く、また、剛性が高いので、実施例の半導体装置２に適している。絶縁体ブロックはセラミックで作られていることが望ましいが、セラミックに限られない。絶縁体ブロックは、絶縁性の膜で被覆された金属ブロックであってもよい。あるいは、絶縁体ブロックは樹脂で作られていても良い。
【００４１】
正極金属板２０及び負極金属板３０は、「導電部材」の一例であり、サーミスタ７０は、「温度検出素子」の一例である。本実施例では、サーミスタ７０は、パッケージ３のうち、正極金属板２０が露出している面に配置されていたが、負極金属板３０が露出している面に配置されていてもよい。この場合には、セラミックブロック６０ｂに信号処理回路と、信号端子と、突出部が設けられる。また、正極金属板２０が露出している面と負極金属板３０が露出している面の両方にサーミスタを配置してもよい。
【００４２】
銅ブロック４は、半導体チップの電極と金属板を導通させるスペーサである。銅ブロック４のかわりに他の導電材で作られたスペーサを用いてもよい。半導体チップの厚みが大きい場合はスペーサを用いなくてもよい。
【００４３】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４４】
２：半導体装置
３：パッケージ
４：銅ブロック
８ａ−８ｃ：中間金属板
９ａ−９ｃ：出力端子
１０ａ−１０ｆ：半導体素子
１２：コレクタ電極
１４：制御電極
２０：正極金属板
２１：正極端子
３０：負極金属板
３１：負極端子
５１−５６：ハンダ
６０ａ、６０ｂ：セラミックブロック
６１ａ、６１ｂ、６４：脚部
６２：導電層
６３：信号処理回路
６５：突出部
６９：スリット
７０：サーミスタ
７１：信号端子
【図１】
2020088092.tif 000003
【図２】
2020088092.tif 000004
【図３】
2020088092.tif 000005
【図４】
2020088092.tif 000006
【図５】
2020088092.tif 000007
【図６】
2020088092.tif 000008
【図７】
2020088092.tif 000009