(57)【要約】【課題】  複数の受動素子をより密集させて搭載することが可能な電子装置を提供する。【解決手段】  複数のランド部２１を有する配線層２０と、複数のランド部２１に個別に配置された複数の接合層２８と、一対の電極３１を有し、かつ一対の電極３１の各々が複数の接合層２８のいずれかを介して複数のランド部２１のいずれかに接合された複数の受動素子３０と、を備え、隣り合う２つの受動素子３０において、第１端面３１１Ａを有する第１電極３１１と、第１端面３１１Ａに対向する第２端面３１２Ａを有する第２電極３１２は、互いに近接し、厚さ方向に沿って視て、第１電極３１１が接合された第１ランド部２１１は、第１端面３１１Ａから第２端面３１２Ａに向けて張り出した第１張出部２１１Ａを有し、かつ第２電極３１２が接合された第２ランド部２１２は、第２端面３１２Ａから第１端面３１１Ａに向けて張り出した第２張出部２１２Ａを有する。【選択図】  図８
2020205365.tif 000002
【特許請求の範囲】
【請求項１】
厚さ方向に対して直交する方向において互いに離間した複数のランド部を有する配線層と、
前記複数のランド部に対して個別に配置され、かつ導電性を有する複数の接合層と、
互いに離間した一対の電極を有するとともに、前記一対の電極の各々が前記複数の接合層のいずれかを介して前記複数のランド部のいずれかに接合された複数の受動素子と、を備え、
前記複数の受動素子のうち互いに隣り合う２つの当該受動素子において、一方の当該受動素子の前記一対の電極に含まれる第１電極と、他方の当該受動素子の前記一対の電極に含まれる第２電極と、は、互いに近接し、
前記第１電極は、前記第２電極に対向する第１端面を有し、
前記第２電極は、前記第１端面に対向する第２端面を有し、
前記複数のランド部は、前記第１電極が接合された第１ランド部と、前記第２電極が接合された第２ランド部と、を含み、
前記複数の接合層は、前記第１ランド部に配置された第１接合層と、前記第２ランド部に配置された第２接合層と、を含み、
前記厚さ方向に沿って視て、前記第１ランド部は、前記第１端面から前記第２端面に向けて張り出した第１張出部を有し、
前記厚さ方向に沿って視て、前記第２ランド部は、前記第２端面から前記第１端面に向けて張り出した第２張出部を有することを特徴とする、電子装置。
【請求項２】
前記第１張出部は、前記第１接合層に覆われ、
前記第２張出部は、前記第２接合層に覆われている、請求項１に記載の電子装置。
【請求項３】
前記第１端面は、前記第１接合層に接し、
前記第２端面は、前記第２接合層に接している、請求項２に記載の電子装置。
【請求項４】
前記第１端面に接する前記第１接合層の部分は、前記第１端面に向けて凹む凹状であり、
前記第２端面に接する前記第２接合層の部分は、前記第２端面に向けて凹む凹状である、請求項３に記載の電子装置。
【請求項５】
前記厚さ方向に沿って視て、前記第１ランド部は、前記厚さ方向、および前記第１端面が向く方向の双方に対して直交する方向に、前記第１電極から張り出した第３張出部を有し、
前記厚さ方向に沿って視て、前記第２ランド部は、前記厚さ方向、および前記第２端面が向く方向の双方に対して直交する方向に、前記第２電極から張り出した第４張出部を有する、請求項２ないし４のいずれかに記載の電子装置。
【請求項６】
前記第３張出部は、前記第１接合層に覆われ、
前記第４張出部は、前記第２接合層に覆われている、請求項５に記載の電子装置。
【請求項７】
前記第１張出部と前記第２張出部との最小間隔は、前記第１端面と前記第２端面との最小間隔よりも小である、請求項２ないし６のいずれかに記載の電子装置。
【請求項８】
前記第１張出部と前記第２張出部との最小間隔は、前記第１端面と前記第２端面との最小間隔の２０％〜５０％である、請求項７に記載の電子装置。
【請求項９】
前記第１端面および前記第２端面が向く方向は、前記第１電極および前記第２電極のいずれかを含む前記一対の電極が互いに離間する方向である、請求項２ないし８のいずれかに記載の電子装置。
【請求項１０】
前記第１端面および前記第２端面が向く方向は、前記第１電極および前記第２電極のいずれかを含む前記一対の電極が互いに離間する方向に対して直交する方向である、請求項２ないし８のいずれかに記載の電子装置。
【請求項１１】
前記第１電極および前記第２電極は、互いに極性が異なる、請求項９または１０に記載の電子装置。
【請求項１２】
前記複数の受動素子の各々は、前記一対の電極につながる本体部を有し、
前記厚さ方向に沿って視て、前記第１電極を有する前記複数の受動素子のいずれかの前記本体部は、前記第１ランド部の一部に重なっている、請求項９ないし１１のいずれかに記載の電子装置。
【請求項１３】
前記厚さ方向に沿って視て、前記第２電極を有する前記複数の受動素子のいずれかの前記本体部は、前記第２ランド部の一部に重なっている、請求項１２に記載の電子装置。
【請求項１４】
絶縁層をさらに備え、
前記絶縁層は、前記厚さ方向において前記配線層に対して前記複数の受動素子とは反対側に位置し、
前記配線層は、前記厚さ方向において前記複数の受動素子が位置する側とは反対側を向く領域を含み、かつ前記絶縁層から露出する複数の露出面を有する、請求項１ないし１３のいずれかに記載の電子装置。
【請求項１５】
複数の端子をさらに備え、
前記複数の端子は、前記複数の露出面に対して個別に配置されている、請求項１４に記載の電子装置。
【請求項１６】
封止樹脂をさらに備え、
前記封止樹脂は、前記配線層および前記絶縁層の双方に接し、かつ前記複数の受動素子を覆っている、請求項１４または１５に記載の電子装置。
【請求項１７】
半導体素子をさらに備え、
前記半導体素子は、前記配線層に対向する複数のパッドを有し、
前記複数のパッドは、前記配線層との導通が確保された状態で前記配線層に接合されている、請求項１ないし１６のいずれかに記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表面実装型の複数の受動素子が搭載された電子装置に関する。
【背景技術】
【０００２】
特許文献１には、半導体素子（特許文献１では集積回路素子）と、複数の受動素子（特許文献１では電子部品）とが搭載された樹脂パッケージ形式の電子装置の一例が開示されている。複数の受動素子は、それぞれ表面実装により搭載されている。このような構成とすることにより、集積回路素子に入力される電気信号の電圧降下などを当該電子装置の内部で担えるため、当該電子装置とともに配線基板に実装される複数の受動素子の数を削減することができる。
【０００３】
近年、半導体素子に求められる機能の高度化に伴い、当該半導体素子と同一の電子装置に搭載される複数の受動素子の数を増加させる傾向がある。これにより、当該電子装置において、複数の受動素子が密集した状態となる。この状態が顕著となると、隣り合う２つの受動素子において、これらを搭載するために必要なハンダにより当該２つの受動素子の電極間が橋渡し（ブリッジ）される現象が発生するおそれがある。当該現象が発生すると、当該電子装置に不具合が生じる。したがって、電子装置に複数の受動素子をより密集させて搭載する際、当該現象が発生しないような対策が求められる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１４６８１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上述の事情に鑑み、複数の受動素子をより密集させて搭載することが可能な電子装置を提供することをその課題とする。
【課題を解決するための手段】
【０００６】
本発明によって提供される電子装置は、厚さ方向に対して直交する方向において互いに離間した複数のランド部を有する配線層と、前記複数のランド部に対して個別に配置され、かつ導電性を有する複数の接合層と、互いに離間した一対の電極を有するとともに、前記一対の電極の各々が前記複数の接合層のいずれかを介して前記複数のランド部のいずれかに接合された複数の受動素子と、を備え、前記複数の受動素子のうち互いに隣り合う２つの当該受動素子において、一方の当該受動素子の前記一対の電極に含まれる第１電極と、他方の当該受動素子の前記一対の電極に含まれる第２電極と、は、互いに近接し、前記第１電極は、前記第２電極に対向する第１端面を有し、前記第２電極は、前記第１端面に対向する第２端面を有し、前記複数のランド部は、前記第１電極が接合された第１ランド部と、前記第２電極が接合された第２ランド部と、を含み、前記複数の接合層は、前記第１ランド部に配置された第１接合層と、前記第２ランド部に配置された第２接合層と、を含み、前記厚さ方向に沿って視て、前記第１ランド部は、前記第１端面から前記第２端面に向けて張り出した第１張出部を有し、前記厚さ方向に沿って視て、前記第２ランド部は、前記第２端面から前記第１端面に向けて張り出した第２張出部を有することを特徴としている。
【０００７】
本発明の実施において好ましくは、前記第１張出部は、前記第１接合層に覆われ、前記第２張出部は、前記第２接合層に覆われている。
【０００８】
前記第１端面は、前記第１接合層に接し、前記第２端面は、前記第２接合層に接している。
【０００９】
本発明の実施において好ましくは、前記第１端面に接する前記第１接合層の部分は、前記第１端面に向けて凹む凹状であり、前記第２端面に接する前記第２接合層の部分は、前記第２端面に向けて凹む凹状である。
【００１０】
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第１ランド部は、前記厚さ方向、および前記第１端面が向く方向の双方に対して直交する方向に、前記第１電極から張り出した第３張出部を有し、前記厚さ方向に沿って視て、前記第２ランド部は、前記厚さ方向、および前記第２端面が向く方向の双方に対して直交する方向に、前記第２電極から張り出した第４張出部を有する。
【００１１】
本発明の実施において好ましくは、前記第３張出部は、前記第１接合層に覆われ、前記第４張出部は、前記第２接合層に覆われている。
【００１２】
本発明の実施において好ましくは、前記第１張出部と前記第２張出部との最小間隔は、前記第１端面と前記第２端面との最小間隔よりも小である。
【００１３】
本発明の実施において好ましくは、前記第１張出部と前記第２張出部との最小間隔は、前記第１端面と前記第２端面との最小間隔の２０％〜５０％である。
【００１４】
本発明の実施において好ましくは、前記第１端面および前記第２端面が向く方向は、前記第１電極および前記第２電極のいずれかを含む前記一対の電極が互いに離間する方向である。
【００１５】
本発明の実施において好ましくは、前記第１端面および前記第２端面が向く方向は、前記第１電極および前記第２電極のいずれかを含む前記一対の電極が互いに離間する方向に対して直交する方向である。
【００１６】
本発明の実施において好ましくは、前記第１電極および前記第２電極は、互いに極性が異なる。
【００１７】
本発明の実施において好ましくは、前記複数の受動素子の各々は、前記一対の電極につながる本体部を有し、前記厚さ方向に沿って視て、前記第１電極を有する前記複数の受動素子のいずれかの前記本体部は、前記第１ランド部の一部に重なっている。
【００１８】
本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第２電極を有する前記複数の受動素子のいずれかの前記本体部は、前記第２ランド部の一部に重なっている。
【００１９】
本発明の実施において好ましくは、絶縁層をさらに備え、前記絶縁層は、前記厚さ方向において前記配線層に対して前記複数の受動素子とは反対側に位置し、前記配線層は、前記厚さ方向において前記複数の受動素子が位置する側とは反対側を向く領域を含み、かつ前記絶縁層から露出する複数の露出面を有する。
【００２０】
本発明の実施において好ましくは、複数の端子をさらに備え、前記複数の端子は、前記複数の露出面に対して個別に配置されている。
【００２１】
本発明の実施において好ましくは、封止樹脂をさらに備え、前記封止樹脂は、前記配線層および前記絶縁層の双方に接し、かつ前記複数の受動素子を覆っている。
【００２２】
本発明の実施において好ましくは、半導体素子をさらに備え、前記半導体素子は、前記配線層に対向する複数のパッドを有し、前記複数のパッドは、前記配線層との導通が確保された状態で前記配線層に接合されている。
【発明の効果】
【００２３】
本発明にかかる電子装置によれば、複数の受動素子をより密集させて搭載することが可能となる。
【００２４】
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態にかかる電子装置の平面図であり、封止樹脂を透過している。
【図２】図１に対応する平面図であり、複数の接合層、複数の受動素子、および半導体素子を透過している。
【図３】図１に示す電子装置の底面図である。
【図４】図２のＩＶ−ＩＶ線に沿う断面図である。
【図５】図２のＶ−Ｖ線に沿う断面図である。
【図６】図４の部分拡大図である。
【図７】図５の部分拡大図である。
【図８】図１の部分拡大図である。
【図９】図８のＩＸ−ＩＸ線に沿う断面図である。
【図１０】図８のＸ−Ｘ線に沿う断面図である。
【図１１】図８のＸＩ−ＸＩ線に沿う断面図である。
【図１２】図１の部分拡大図である。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。
【図１４】図１の部分拡大図である。
【図１５】図１４のＸＶ−ＸＶ線に沿う断面図である。
【図１６】図１に示す電子装置の製造工程を説明する断面図である。
【図１７】図１に示す電子装置の製造工程を説明する断面図である。
【図１８】図１に示す電子装置の製造工程を説明する断面図である。
【図１９】図１に示す電子装置の製造工程を説明する断面図である。
【図２０】図１に示す電子装置の製造工程を説明する断面図である。
【図２１】図１に示す電子装置の製造工程を説明する断面図である。
【図２２】図１に示す電子装置の製造工程を説明する断面図である。
【図２３】図１に示す電子装置の製造工程を説明する断面図である。
【図２４】図１に示す電子装置の製造工程を説明する断面図である。
【図２５】図１に示す電子装置の製造工程を説明する断面図である。
【図２６】図１に示す電子装置の製造工程を説明する断面図である。
【図２７】図１に示す電子装置の製造工程を説明する断面図である。
【図２８】図１に示す電子装置の製造工程を説明する断面図である。
【図２９】図１に示す電子装置の製造工程を説明する断面図である。
【発明を実施するための形態】
【００２６】
本発明を実施するための形態について、添付図面に基づいて説明する。
【００２７】
図１〜図１５に基づき、本発明の一実施形態にかかる電子装置Ａ１０について説明する。電子装置Ａ１０は、絶縁層１０、配線層２０、複数の接合層２８、複数の中間層２９、複数の受動素子３０、半導体素子４０、封止樹脂５０、および複数の端子６０を備える。電子装置Ａ１０は、配線基板に表面実装される樹脂パッケージ形式によりものである。当該パッケージ形式は、封止樹脂５０から複数のリードが突出していないことが特徴とされるＱＦＮ（quad flat non-leaded package）である。ここで、図１は、理解の便宜上、封止樹脂５０を透過している。図２は、理解の便宜上、図１に対してさらに複数の接合層２８、複数の受動素子３０、および半導体素子４０を透過している。図２において透過した複数の受動素子３０、および半導体素子４０を、それぞれ想像線（二点鎖線）で示している。図２に示すＩＶ−ＩＶ線およびＶ−Ｖ線は、ともに一点鎖線で示している。複数の受動素子３０のいずれかがＲと図示された当該受動素子３０は、それが抵抗器であることを示している。複数の受動素子３０のいずれかがＣと図示された当該受動素子３０は、それがコンデンサであることを示している。
【００２８】
電子装置Ａ１０の説明においては、配線層２０の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。図１に示すように、電子装置Ａ１０は、厚さ方向ｚに沿って視て矩形状である。
【００２９】
絶縁層１０には、図１〜図５に示すように、配線層２０が配置されている。絶縁層１０は、厚さ方向ｚにおいて配線層２０に対して複数の受動素子３０、および半導体素子４０とは反対側に位置する。絶縁層１０は、ポリイミドを含む材料からなる。絶縁層１０は、主面１０１、裏面１０２、および複数の開口１１を有する。
【００３０】
図４および図５に示すように、主面１０１は、厚さ方向ｚの一方側を向く、主面１０１は、複数の受動素子３０、および半導体素子４０に対向している。裏面１０２は、主面１０１とは反対側を向く。裏面１０２は、電子装置Ａ１０の外部に対して露出し、かつ電子装置Ａ１０を実装する際、対象となる配線基板に対向する。図７に示すように、複数の開口１１（図示の都合上、図７に示す開口１１は単数）は、主面１０１から裏面１０２に至って絶縁層１０を厚さ方向ｚに貫通している。
【００３１】
配線層２０は、図２、図４および図５に示すように、絶縁層１０の主面１０１、および絶縁層１０の複数の開口１１に配置されている。配線層２０は、複数の受動素子３０、および半導体素子４０と、電子装置Ａ１０が実装される配線基板との導電経路の一部を構成している。配線層２０は、複数のランド部２１、複数の連絡部２２、および複数の基部２３を有する。
【００３２】
図１〜図５に示すように、複数のランド部２１は、絶縁層１０の主面１０１に配置されている。複数のランド部２１は、複数の受動素子３０を配線層２０に接合するために利用される。複数のランド部２１は、厚さ方向ｚに対して直交する方向において互いに離間している。複数のランド部２１は、厚さ方向ｚに沿って視て矩形状である。
【００３３】
図２、図３および図５に示すように、複数の連絡部２２の各々は、絶縁層１０の複数の開口１１のいずれかに配置されている。複数の連絡部２２は、配線層２０を電子装置Ａ１０の外部に導通させるための経路となる。厚さ方向ｚに沿って視て、複数の連絡部２２の各々の形状および大きさは、当該連絡部２２が配置された複数の開口１１のいずれかの形状および大きさに略等しい。複数の連絡部２２の各々は、図７に示す絶縁層１０の主面１０１から厚さ方向ｚに突出する部分を含む。複数の連絡部２２の各々は、露出面２２１を有する。図７に示すように、露出面２２１は、厚さ方向ｚにおいて複数の受動素子３０が位置する側とは反対側、すなわち絶縁層１０の裏面１０２が向く側を向く領域と、絶縁層１０の側面（主面１０１と裏面１０２とにつながる面）が向く側を向く領域とを含む。露出面２２１は、絶縁層１０から露出している。
【００３４】
図１〜図５（図３を除く）に示すように、複数の基部２３は、絶縁層１０の主面１０１に配置されている。複数の基部２３のいずれかは、複数のランド部２１のうち２つの当該ランド部２１をつないでいる。あわせて、複数の基部２３のいずれかは、複数のランド部２１のいずれかと、複数の連絡部２２のいずれかとをつないでいる。さらに、複数の基部２３のいずれかは、その一端が複数のランド部２１、および複数の連絡部２２のいずれかとつながり、かつ半導体素子４０を配線層２０に接合するために利用される。複数の基部２３は、厚さ方向ｚに沿って視て帯状である。
【００３５】
図６および図７に示すように、複数の連絡部２２、および複数の基部２３の各々は、下地層２０Ａおよび第１めっき層２０Ｂから構成される。下地層２０Ａは、絶縁層１０の主面１０１と、絶縁層１０の複数の開口１１に対して個別に囲む絶縁層１０の複数の内側面とに接している。下地層２０Ａは、絶縁層１０に接するバリア層と、当該バリア層に積層されたシード層とから構成される。バリア層は、たとえばチタン（Ｔｉ）からなる。シード層は、たとえば銅（Ｃｕ）からなる。第１めっき層２０Ｂは、下地層２０Ａに積層されている部分と、複数の開口１１収容された部分とを含む。配線層２０において、第１めっき層２０Ｂが主たる導電経路となる。第１めっき層２０Ｂは、たとえば銅からなる。
【００３６】
図１０および図１１に示すように、複数のランド部２１の各々は、下地層２０Ａ、第１めっき層２０Ｂおよび第２めっき層２０Ｃからなる。下地層２０Ａは、絶縁層１０の主面１０１に接している。第１めっき層２０Ｂは、下地層２０Ａに積層されている。第２めっき層２０Ｃは、第１めっき層２０Ｂに積層されている。第２めっき層２０Ｃは、たとえば銅からなる。第２めっき層２０Ｃの厚さは、第１めっき層２０Ｂの厚さよりも小とされている。第２めっき層２０Ｃの存在により、複数のランド部２１の各々は、当該ランド部２１につながる複数の基部２３のいずれかに対して厚さ方向ｚに突出した部分を含む。
【００３７】
複数の接合層２８は、図４および図５に示すように、配線層２０の複数のランド部２１に対して個別に配置されている。複数の接合層２８は、導電性を有する。電子装置Ａ１０においては、複数の接合層２８の各々は、複数のランド部２１のいずれかの上面（厚さ方向ｚを向き、かつ複数の受動素子３０のいずれかに対向する面）を覆っている。複数の接合層２８の各々は、たとえば複数のランド部２１のいずれかに近い方からニッケル（Ｎｉ）層、錫（Ｓｎ）を含む合金層の順に積層された複数の金属層から構成される。当該合金層は、たとえば、錫−銀（Ａｇ）系合金、または錫−アンチモン（Ｓｂ）系合金からなる。
【００３８】
複数の中間層２９の各々は、図２、図４および図５に示すように、配線層２０の複数の基部２３のいずれかに配置されている。複数の中間層２９は、導電性を有する。複数の中間層２９の配置形態は、半導体素子４０の複数のパッド４１（詳細は後述）の配置形態に対応している。複数の中間層２９の各々は、たとえば複数の金属層から構成される。当該複数の金属層の構成は、複数の接合層２８の各々を構成する複数の金属層の構成と同一である。
【００３９】
複数の受動素子３０の各々は、図１、図４および図５に示すように、配線層２０の複数のランド部２１のうち隣り合う２つの当該ランド部２１に搭載されている。複数の受動素子３０は、表面実装型、かつチップ型の電子部品である。複数の受動素子３０の各々は、抵抗器、コンデンサおよびインダクタなどの受動電子部品のいずれかに該当する。電子装置Ａ１０が示す例においては、複数の受動素子３０のいずれかが抵抗器である場合は、厚膜（メタルグレーズ皮膜）型の抵抗器を想定している。あわせて、複数の受動素子３０のいずれかがコンデンサである場合は、セラミックコンデンサを想定している。
【００４０】
図１、図４および図５に示すように、複数の受動素子３０の各々は、一対の電極３１、および本体部３２を有する。一対の電極３１は、互いに離間している。一対の電極３１の各々は、複数の接合層２８のいずれかを介して配線層２０の複数のランド部２１のいずれかに接合されている。これにより、複数の受動素子３０は、配線層２０に導通している。本体部３２は、一対の電極３１につながっている。本体部３２が当該受動素子３０の機能部分となる。
【００４１】
半導体素子４０は、図１、図４および図５に示すように、配線層２０の複数の基部２３に搭載されている。半導体素子４０は、フリップチップ実装型の素子である。電子装置Ａ１０が示す例においては、半導体素子４０は、ＬＳＩである。半導体素子４０は、複数のパッド４１を有する。複数のパッド４１は、半導体素子４０の内部に構成された回路に導通している。図６に示すように、複数のパッド４１の各々は、配線層２０の複数の基部２３のいずれかに対向している。複数のパッド４１の各々は、複数の中間層２９のいずれかを介して複数の基部２３のいずれかに接合されている。すなわち、複数のパッド４１は、配線層２０との導通が確保された状態で配線層２０に接合されている。これにより、半導体素子４０は、配線層２０に導通している。
【００４２】
封止樹脂５０は、図４および図５に示すように、絶縁層１０の主面１０１、および配線層２０の双方に接している。封止樹脂５０は、配線層２０（ただし、複数の連絡部２２の一部を除く。）、複数の受動素子３０、および半導体素子４０を覆っている。封止樹脂５０は、たとえば黒色のエポキシ樹脂を含む絶縁材料からなる。厚さ方向ｚに沿って視て、封止樹脂５０の形状および大きさは、絶縁層１０の形状および大きさに略等しい。
【００４３】
複数の端子６０は、図３および図５に示すように、配線層２０の複数の連絡部２２の露出面２２１に対して個別に配置されている。複数の端子６０は、電子装置Ａ１０の外部に対して露出している。複数の端子６０がハンダを介して配線基板に接合されることによって、電子装置Ａ１０が当該配線基板に実装される。複数の端子６０の各々は、たとえば、複数の連絡部２２の露出面２２１の各々から近い順にニッケル層、パラジウム（Ｐｄ）層、金（Ａｕ）層の順に積層された複数の金属層から構成される。
【００４４】
複数の受動素子３０のうち隣り合う２つの当該受動素子３０においては、図８〜図１５に示す近接パターンＢ１０〜Ｂ３０の３つの近接形態に大別される。以下、近接パターンＢ１０〜Ｂ３０について説明する。
【００４５】
＜近接パターンＢ１０＞
図８〜図１１に基づき、近接パターンＢ１０について説明する。図８に示すように、近接パターンＢ１０においては、当該隣り合う２つの受動素子３０の各々の長手方向は、ともに第１方向ｘである。さらに、近接パターンＢ１０においては、当該隣り合う２つの受動素子３０は、ともに抵抗器である。図８および図９に示すように、当該隣り合う２つの受動素子３０のうち、一方の当該受動素子３０の一対の電極３１に含まれる第１電極３１１と、他方の当該受動素子３０の一対の電極３１に含まれる第２電極３１２とは、互いに近接している。第１電極３１１は、第１端面３１１Ａを有する。第１端面３１１Ａは、第２電極３１２に対向している。第２電極３１２は、第２端面３１２Ａを有する。第２端面３１２Ａは、第１端面３１１Ａに対向している。近接パターンＢ１０においては、第１端面３１１Ａおよび第２端面３１２Ａが向く方向は、第１電極３１１および第２電極３１２のいずれかを含む一対の電極３１が互いに離間する方向（第１方向ｘ）である。
【００４６】
近接パターンＢ１０においては、第１電極３１１は、負極である。第２電極３１２は、正極である。このため、第１電極３１１および第２電極３１２は、互いに極性が異なる。
【００４７】
図８〜図１１に示すように、説明の便宜上、配線層２０の複数のランド部２１のうち、第１電極３１１が接合された当該ランド部２１を第１ランド部２１１と呼ぶ。あわせて、第２電極３１２が接合された当該ランド部２１を第２ランド部２１２と呼ぶ。さらに、説明の便宜上、複数の接合層２８のうち、第１ランド部２１１に配置された当該接合層２８を第１接合層２８１と呼ぶ。あわせて、第２ランド部２１２に配置された当該接合層２８を第２接合層２８２と呼ぶ。
【００４８】
図８に示すように、厚さ方向ｚに沿って視て、第１ランド部２１１は、第１電極３１１の第１端面３１１Ａから第２電極３１２の第２端面３１２Ａに向けて張り出した第１張出部２１１Ａを有する。あわせて、厚さ方向ｚに沿って視て、第２ランド部２１２は、第２端面３１２Ａから第１端面３１１Ａに向けて張り出した第２張出部２１２Ａを有する。図９に示すように、第１張出部２１１Ａは、第１接合層２８１に覆われている。第１端面３１１Ａは、第１接合層２８１に接している。第１端面３１１Ａに接する第１接合層２８１の部分は、第１端面３１１Ａに向けて凹む凹状である。同様に、第２張出部２１２Ａは、第２接合層２８２に覆われている。第２端面３１２Ａは、第２接合層２８２に接している。第２端面３１２Ａに接する第２接合層２８２の部分は、第２端面３１２Ａに向けて凹む凹状である。
【００４９】
図８および図９に示すように、第１張出部２１１Ａと第２張出部２１２Ａとの最小間隔Ｇｍは、第１電極３１１の第１端面３１１Ａと、第２電極３１２の第２端面３１２Ａとの最小間隔Ｌｍよりも小である。最小間隔Ｇｍは、最小間隔Ｌｍの２０％〜５０％とされている。
【００５０】
図８に示すように、厚さ方向ｚに沿って視て、第１電極３１１を有する一方の当該受動素子３０の本体部３２は、第１ランド部２１１に重なっている。あわせて、厚さ方向ｚに沿って視て、第２電極３１２を有する他方の当該受動素子３０の本体部３２は、第２ランド部２１２に重なっている。
【００５１】
図８に示すように、近接パターンＢ１０においては、第１ランド部２１１は、一対の第３張出部２１１Ｂを有する。一対の第３張出部２１１Ｂは、厚さ方向ｚに沿って視て、厚さ方向ｚ、および第１電極３１１の第１端面３１１Ａが向く方向（第１方向ｘ）の双方に対して直交する方向（第２方向ｙ）に、第１電極３１１から張り出している。一対の第３張出部２１１Ｂは、第２方向ｙにおいて互いに離間している。図１０に示すように、一対の第３張出部２１１Ｂの各々は、第１接合層２８１に覆われている。
【００５２】
図８に示すように、近接パターンＢ１０においては、第２ランド部２１２は、一対の第４張出部２１２Ｂを有する。一対の第４張出部２１２Ｂは、厚さ方向ｚに沿って視て、厚さ方向ｚ、および第２電極３１２の第２端面３１２Ａが向く方向（第１方向ｘ）の双方に対して直交する方向（第２方向ｙ）に、第２電極３１２から張り出している。一対の第４張出部２１２Ｂは、第２方向ｙにおいて互いに離間している。図１１に示すように、一対の第４張出部２１２Ｂの各々は、第２接合層２８２に覆われている。
【００５３】
＜近接パターンＢ２０＞
図１２および図１３に基づき、近接パターンＢ２０について説明する。近接パターンＢ２０においては、当該隣り合う２つの受動素子３０の各々の配置形態および種類が、先述した近接パターンＢ１０とは異なる。以下、近接パターンＢ２０の説明においては、近接パターンＢ１０に対して異なる構成のみを示すものとする。
【００５４】
近接パターンＢ２０においては、図１２に示すように、当該隣り合う２つの受動素子３０の各々の長手方向は、ともに第２方向ｙである。さらに、近接パターンＢ２０においては、当該隣り合う２つの受動素子３０は、ともにコンデンサである。図１２および図１３に示すように、当該隣り合う２つの受動素子３０のうち、一方の当該受動素子３０の一対の電極３１に含まれる第１電極３１１と、他方の当該受動素子３０の一対の電極３１に含まれる第２電極３１２とは、互いに近接している。近接パターンＢ２０においては、第１電極３１１の第１端面３１１Ａ、および第２電極３１２の第２端面３１２Ａが向く方向は、第１電極３１１および第２電極３１２のいずれかを含む一対の電極３１が互いに離間する方向（第２方向ｙ）に対して直交する方向（第１方向ｘ）である。
【００５５】
近接パターンＢ２０においては、第２電極３１２の極性は、第１電極３１１の極性と異なるものとなっている。
【００５６】
図１２に示すように、近接パターンＢ２０においては、第１ランド部２１１は、第３張出部２１１Ｂを有する。第３張出部２１１Ｂは、厚さ方向ｚに沿って視て、厚さ方向ｚ、および第１電極３１１の第１端面３１１Ａが向く方向（第１方向ｘ）の双方に対して直交する方向（第２方向ｙ）に、第１電極３１１から張り出している。第３張出部２１１Ｂは、第１接合層２８１に覆われている。
【００５７】
図１２に示すように、近接パターンＢ２０においては、第２ランド部２１２は、第４張出部２１２Ｂを有する。第４張出部２１２Ｂは、厚さ方向ｚに沿って視て、厚さ方向ｚ、および第２電極３１２の第２端面３１２Ａが向く方向（第１方向ｘ）の双方に対して直交する方向（第２方向ｙ）に、第２電極３１２から張り出している。第４張出部２１２Ｂは、第２接合層２８２に覆われている。
【００５８】
＜近接パターンＢ３０＞
図１４および図１５に基づき、近接パターンＢ３０について説明する。近接パターンＢ３０においては、当該隣り合う２つの受動素子３０の各々の配置形態および種類が、先述した近接パターンＢ１０とは異なる。以下、近接パターンＢ３０の説明においては、近接パターンＢ１０に対して異なる構成のみを示すものとする。
【００５９】
近接パターンＢ３０においては、図１４に示すように、当該隣り合う２つの受動素子３０のうち、一方の当該受動素子３０の長手方向は、第２方向ｙである。他方の当該受動素子３０の長手方向は、第１方向ｘである。さらに、近接パターンＢ３０においては、一方の当該受動素子３０は、コンデンサである。他方の受動素子３０は、抵抗器である。図１４および図１５に示すように、当該隣り合う２つの受動素子３０のうち、一方の当該受動素子３０の一対の電極３１に含まれる第１電極３１１と、他方の当該受動素子３０の一対の電極３１に含まれる第２電極３１２とは、互いに近接している。近接パターンＢ３０においては、第１電極３１１の第１端面３１１Ａ、および第２電極３１２の第２端面３１２Ａが向く方向は、第２電極３１２を含む一対の電極３１が互いに離間する方向（第１方向ｘ）である。このため、第１端面３１１Ａおよび第２端面３１２Ａが向く方向は、第１電極３１１を含む一対の電極３１が互いに離間する方向（第２方向ｙ）に対して直交する方向である。
【００６０】
近接パターンＢ３０においては、第２電極３１２の極性は、第１電極３１１の極性と同一、または異なるものとなっている。
【００６１】
図１４に示すように、近接パターンＢ３０においては、第１ランド部２１１は、第３張出部２１１Ｂを有する。第３張出部２１１Ｂは、厚さ方向ｚに沿って視て、厚さ方向ｚ、および第１電極３１１の第１端面３１１Ａが向く方向（第１方向ｘ）の双方に対して直交する方向（第２方向ｙ）に、第１電極３１１から張り出している。第３張出部２１１Ｂは、第１接合層２８１に覆われている。
【００６２】
図１４に示すように、近接パターンＢ３０においては、第２ランド部２１２は、一対の第４張出部２１２Ｂを有する。一対の第４張出部２１２Ｂは、厚さ方向ｚに沿って視て、厚さ方向ｚ、および第２電極３１２の第２端面３１２Ａが向く方向（第１方向ｘ）の双方に対して直交する方向（第２方向ｙ）に、第２電極３１２から張り出している。一対の第４張出部２１２Ｂは、第２方向ｙにおいて互いに離間している。一対の第４張出部２１２Ｂの各々は、第２接合層２８２に覆われている。
【００６３】
次に、図１６〜図２９に基づき、電子装置Ａ１０の製造方法の一例について説明する。なお、図１６〜図２７の断面位置は、図５の断面位置と同一である。
【００６４】
最初に、図１６に示すように、基材８０の厚さ方向ｚの一方側の表面に仮固定層８１１を塗布する。基材８０は、ガラス板である。基材８０は、ガラス板の他、シリコンウエハでもよい。仮固定層８１１は、有機化合物を含む材料からなる。
【００６５】
次いで、図１７に示すように、仮固定層８１１の全体を覆う剥離層８１２を形成する。剥離層８１２は、チタンを含む金属薄膜からなる。剥離層８１２は、スパッタリング法により当該金属薄膜を成膜することにより形成される。
【００６６】
次いで、図１８に示すように、剥離層８１２を覆う絶縁層８２を形成する。絶縁層８２は、厚さ方向ｚにそれを貫通する複数の開口８２１を有する。絶縁層８２は、感光性ポリイミドを含む材料からなる。絶縁層８２は、スピンコータなどを用いて当該材料を剥離層８１２の全面に塗布した後、当該材料に対してリソグラフィパターニングを施すことにより形成される。これにより、絶縁層８２には、複数の開口８２１が形成された状態となる。複数の開口８２１の各々から、剥離層８１２の一部が露出する。
【００６７】
次いで、図１９に示すように、絶縁層８２と、絶縁層８２の複数の開口８２１から露出する剥離層８１２の一部とを覆う下地層８３Ａを形成する。下地層８３Ａは、絶縁層８２と、複数の開口８２１から露出する剥離層８１２の一部との全面にバリア層をスパッタリング法により成膜させた後、当該バリア層の全面にシード層をスパッタリング法により成膜させることにより形成される。当該バリア層は、厚さが１００ｎｍ〜３００ｎｍのチタンからなる。当該シード層は、厚さが２００ｎｍ〜６００ｎｍの銅からなる。
【００６８】
次いで、図２０に示すように、下地層８３Ａの上に複数の第１めっき層８３Ｂを形成する。複数の第１めっき層８３Ｂは、下地層８３Ａの上にリソグラフィパターニングを施した後、下地層８３Ａを導電経路とした電解めっきにより形成される。複数の第１めっき層８３Ｂは、銅からなる。本工程を経ることにより、絶縁層８２の複数の開口８２１は、下地層８３Ａ、および複数の第１めっき層８３Ｂにより埋め尽くされた状態となる。
【００６９】
次いで、図２１に示すように、複数の第２めっき層８３Ｃを形成する。複数の第２めっき層８３Ｃの各々は、複数の第１めっき層８３Ｂのいずれかの上に形成される。複数の第２めっき層８３Ｃは、下地層８３Ａ、および複数の第１めっき層８３Ｂの上にリソグラフィパターニングを施した後、下地層８３Ａ、および複数の第１めっき層８３Ｂを導電経路とした電解めっきにより形成される。複数の第２めっき層８３Ｃは、銅からなる。
【００７０】
次いで、図２２に示すように、複数の接合層２８、および複数の中間層２９を形成する。複数の接合層２８は、複数の第２めっき層８３Ｃの上に対して個別に形成される。厚さ方向ｚに沿って視て、複数の接合層２８の各々の形状および大きさは、形成対象となる複数の第２めっき層８３Ｃのいずれかの形状および大きさに等しくなるようにする。複数の中間層２９の各々は、複数の第１めっき層８３Ｂのいずれかの上に形成される。まず、下地層８３Ａ、複数の第１めっき層８３Ｂ、および複数の第２めっき層８３Ｃの上にリソグラフィパターニングを施す。次いで、下地層８３Ａ、複数の第１めっき層８３Ｂ、および複数の第２めっき層８３Ｃを導電経路とした電解めっきを行うことにより、複数の接合層２８が形成される。これと同時に、下地層８３Ａ、および複数の第１めっき層８３Ｂを導電経路とした電解めっきを行うことにより、複数の中間層２９が形成される。
【００７１】
次いで、図２３に示すように、下地層８３Ａの一部を除去する。下地層８３Ａの除去対象は、複数の第１めっき層８３Ｂが積層されていない部分である。下地層８３Ａは、硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）の混合溶液を用いたウエットエッチングにより除去される。本工程を経ることにより、残存した下地層８３Ａと、これに積層された複数の第１めっき層８３Ｂの一部とが、電子装置Ａ１０の配線層２０の複数の連絡部２２、および複数の基部２３となる。あわせて、残存した下地層８３Ａと、これに積層された複数の第１めっき層８３Ｂの一部と、さらにこの一部に積層された複数の第２めっき層８３Ｃとが、電子装置Ａ１０の配線層２０の複数のランド部２１となる。
【００７２】
次いで、図２４に示すように、配線層２０の複数のランド部２１の上に対して個別に形成された複数の接合層２８に、複数の受動素子３０（図示の都合上、図２４に示す受動素子３０は単数）を接合する。あわせて、配線層２０の複数の基部２３の上に形成された複数の中間層２９に、半導体素子４０を接合する。半導体素子４０は、フリップチップボンディングにより接合される。まず、複数の受動素子３０の一対の電極３１の各々を、複数の接合層２８のいずれかに仮付けする。次いで、コレットを用いて、半導体素子４０の複数のパッド４１を、複数の中間層２９に対して個別に仮付けする。次いで、リフローにより複数の接合層２８、および複数の中間層２９を溶融させる。最後に、複数の接合層２８、および複数の中間層２９を冷却により固化させることにより、複数の受動素子３０と、半導体素子４０との接合が完了する。
【００７３】
次いで、図２５に示すように、絶縁層８２および配線層２０に接する封止樹脂８４を形成する。封止樹脂８４は、黒色のエポキシ樹脂を含む材料からなる。封止樹脂８４は、コンプレッション成型により形成される。本工程を経ることにより、配線層２０、複数の受動素子３０（図示の都合上、図２５に示す受動素子３０は単数）、および半導体素子４０が封止樹脂８４に覆われた状態となる。
【００７４】
次いで、図２６に示すように、厚さ方向ｚを向く封止樹脂８４の表面にテープ８５を貼り付けた後、基材８０および仮固定層８１１を除去する。まず、封止樹脂８４の当該表面にテープ８５を貼り付ける。テープ８５は、ダイシングテープである。テープ８５は、厚さ方向ｚにおいて封止樹脂８４に対して絶縁層８２とは反対側に位置する。次いで、基材８０にレーザを照射する。これにより、基材８０と仮固定層８１１との接合が弱くなり、仮固定層８１１から基材８０を剥がすことができる。最後に、仮固定層８１１にプラズマを照射することにより、剥離層８１２に付着した仮固定層８１１が除去される。
【００７５】
次いで、図２７に示すように、剥離層８１２を除去する。剥離層８１２は、硫酸（Ｈ2ＳＯ4）および過酸化水素（Ｈ2Ｏ2）の混合溶液を用いたウエットエッチングにより除去される。本工程を経ることにより、配線層２０の複数の連絡部２２の露出面２２１の一部が、絶縁層８２から視認できる。
【００７６】
次いで、図２８に示すように、絶縁層８２および封止樹脂８４を第１方向ｘおよび第２方向ｙの双方向に沿った格子状に切断することにより、複数の個片に分割する。切断には、ダイシングブレードなどが用いられる。この際、当該個片には、電子装置Ａ１０の構成要素が全て含まれるようにする。なお、本工程においては、テープ８５は切断されない。このため、隣り合う２つの当該個片との間には、溝Ｇが形成される。本工程を経ることにより、当該個片となった絶縁層８２が電子装置Ａ１０の絶縁層１０となり、かつ当該個片となった封止樹脂８４が電子装置Ａ１０の封止樹脂５０となる。あわせて、配線層２０の複数の連絡部２２の露出面２２１の全部が、絶縁層８２から視認できる。
【００７７】
最後に、図２９に示すように、配線層２０の複数の連絡部２２の露出面２２１に対して複数の端子６０を個別に形成する。複数の端子６０は、無電解めっきにより形成される。以上の工程を経ることにより、電子装置Ａ１０が製造される。
【００７８】
次に、電子装置Ａ１０の作用効果について説明する。
【００７９】
電子装置Ａ１０の複数の受動素子３０のうち、隣り合う２つの当該受動素子３０において、一方の当該受動素子３０の一対の電極３１に含まれる第１電極３１１と、他方の一対の電極３１に含まれる第２電極３１２とが、互いに近接している（近接パターンＢ１０〜Ｂ３０参照）。厚さ方向ｚに沿って視て、第１電極３１１が第１接合層２８１により接合された第１ランド部２１１は、第１電極３１１の第１端面３１１Ａから第２電極３１２の第２端面３１２Ａに向けて張り出した第１張出部２１１Ａを有する。これにより、第１電極３１１を第１ランド部２１１に接合させる際、第１ランド部２１１との界面において溶融した第１接合層２８１に作用する表面張力の作用方向が、第１張出部２１１Ａの張り出す方向となる。よって、第１接合層２８１が第２端面３１２Ａに向けて膨出する現象が抑制される。
【００８０】
さらに、厚さ方向ｚに沿って視て、第２電極３１２が第２接合層２８２により接合された第２ランド部２１２は、第２端面３１２Ａから第１端面３１１Ａに向けて張り出した第２張出部２１２Ａを有する。これにより、第２電極３１２を第２ランド部２１２に接合させる際、第２ランド部２１２との界面において溶融した第２接合層２８２に作用する表面張力の作用方向が、第２張出部２１２Ａの張り出す方向となる。よって、第２接合層２８２が第１端面３１１Ａに向けて膨出する現象が抑制される。したがって、第１接合層２８１と第２接合層２８２とが相互につながることにより、第１電極３１１と第２電極３１２との間が橋渡しされる現象の発生が防止される。以上により、電子装置Ａ１０によれば、複数の受動素子３０をより密集させて搭載することが可能となる。
【００８１】
第１ランド部２１１の第１張出部２１１Ａと、第２ランド部２１２の第２張出部２１２Ａとの最小間隔Ｇｍ（図８および図９参照）は、第１電極３１１の第１端面３１１Ａと、第２電極３１２の第２端面３１２Ａとの最小間隔Ｌｍ（図８および図９参照）よりも小である。これにより、第１張出部２１１Ａおよび第２張出部２１２Ａの各々の形状が、適切に確保されたものとなる。さらに、第１張出部２１１Ａと第２張出部２１２Ａとの最小間隔Ｇｍは、第１端面３１１Ａと第２端面３１２Ａとの最小間隔Ｌｍの２０％〜５０％であることが好ましい。これにより、第１接合層２８１と第２接合層２８２とにより第１電極３１１と第２電極３１２との間が橋渡しされる現象の発生を防止しつつ、第１ランド部２１１と第２ランド部２１２との間隔をできるだけ小とすることができる。
【００８２】
第１ランド部２１１の第１張出部２１１Ａは、第１接合層２８１に覆われている。これにより、第１ランド部２１１に対する第１接合層２８１の接触面積が拡大される。さらに、第１電極３１１の第１端面３１１Ａが第１接合層２８１に接する構成とすることにより、第１電極３１１に対する第１接合層２８１のフィレットの形成が促進される。したがって、第１ランド部２１１に対する第１電極３１１の実装強度を向上させることができる。本構成をとることにより、第１端面３１１Ａに接する第１接合層２８１の部分は、第１端面３１１Ａに向けて凹む凹状となる。この形状になると、第１接合層２８１が第２電極３１２の第２端面３１２Ａに向けて膨出する現象がより効果的に抑制される。
【００８３】
厚さ方向ｚに沿って視て、第１ランド部２１１は、厚さ方向ｚ、および第１電極３１１の第１端面３１１Ａが向く方向に対して直交する方向に、第１電極３１１から張り出した第３張出部２１１Ｂを有する。第３張出部２１１Ｂは、第１接合層２８１に覆われている。これにより、第１ランド部２１１に対する第１接合層２８１の接触面積がより拡大される。さらに、たとえばセラミックコンデンサのように、第１端面３１１Ａにつながり、かつ第１端面３１１Ａの厚さ方向ｚの寸法と略等しい側面を第１電極３１１が有する場合、当該側面に対する第１接合層２８１のフィレットの形成を促すことができる。したがって、第１ランド部２１１に対する第１電極３１１の実装強度をより向上させることができる。
【００８４】
厚さ方向ｚに沿って視て、第１電極３１１を有する複数の受動素子３０のいずれかの本体部３２は、第１ランド部２１１の一部に重なっている。本構成は、第１ランド部２１１に対する第１接合層２８１の接触面積の拡大に寄与するため、第１ランド部２１１に対する第１電極３１１の実装強度の向上の上で好適である。
【００８５】
第２ランド部２１２の第２張出部２１２Ａは、第２接合層２８２に覆われている。これにより、第２ランド部２１２に対する第２接合層２８２の接触面積が拡大される。さらに、第２電極３１２の第２端面３１２Ａが第２接合層２８２に接する構成とすることにより、第２電極３１２に対する第２接合層２８２のフィレットの形成が促進される。したがって、第２ランド部２１２に対する第２電極３１２の実装強度を向上させることができる。本構成をとることにより、第２端面３１２Ａに接する第２接合層２８２の部分は、第２端面３１２Ａに向けて凹む凹状となる。この形状になると、第２接合層２８２が第１電極３１１の第１端面３１１Ａに向けて膨出する現象がより効果的に抑制される。
【００８６】
厚さ方向ｚに沿って視て、第２ランド部２１２は、厚さ方向ｚ、および第２電極３１２の第２端面３１２Ａが向く方向に対して直交する方向に、第２電極３１２から張り出した第４張出部２１２Ｂを有する。第４張出部２１２Ｂは、第２接合層２８２に覆われている。これにより、第２ランド部２１２に対する第２接合層２８２の接触面積がより拡大される。さらに、たとえばセラミックコンデンサのように、第２端面３１２Ａにつながり、かつ第２端面３１２Ａの厚さ方向ｚの寸法と略等しい側面を第２電極３１２が有する場合、当該側面に対する第２接合層２８２のフィレットの形成を促すことができる。したがって、第２ランド部２１２に対する第２電極３１２の実装強度をより向上させることができる。
【００８７】
厚さ方向ｚに沿って視て、第２電極３１２を有する複数の受動素子３０のいずれかの本体部３２は、第２ランド部２１２の一部に重なっている。本構成は、第２ランド部２１２に対する第２接合層２８２の接触面積の拡大に寄与するため、第２ランド部２１２に対する第２電極３１２の実装強度の向上の上で好適である。
【００８８】
先述した電子装置Ａ１０は、複数の受動素子３０とともに、半導体素子４０を備える構成となっている。しかし、本発明は、半導体素子４０を備えない構成でもよい。すなわち、機能部分が複数の受動素子３０のみにより構成された電子装置にも、本発明を適用することができる。
【００８９】
本発明は、先述した電子装置Ａ１０に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
【符号の説明】
【００９０】
Ａ１０：電子装置
Ｂ１０〜Ｂ３０：近接パターン
１０：絶縁層
１０１：主面
１０２：裏面
１１：開口
２０：配線層
２０Ａ：下地層
２０Ｂ：第１めっき層
２０Ｃ：第２めっき層
２１：ランド部
２１１：第１ランド部
２１１Ａ：第１張出部
２１１Ｂ：第３張出部
２１２：第２ランド部
２１２Ａ：第２張出部
２２：連絡部
２２１：露出面
２３：基部
２８：接合層
２８１：第１接合層
２８２：第２接合層
２９：中間層
３０：受動素子
３１：電極
３１１：第１電極
３１１Ａ：第１端面
３１２：第２電極
３１２Ａ：第２端面
３２：本体部
４０：半導体素子
４１：パッド
５０：封止樹脂
６０：端子
８０：基材
８１１：仮固定層
８１２：剥離層
８２：絶縁層
８２１：開口
８３Ａ：下地層
８３Ｂ：第１めっき層
８３Ｃ：第２めっき層
８４：封止樹脂
８５：テープ
Ｇｍ，Ｌｍ：最小間隔
Ｇ：溝
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向
【図１】
2020205365.tif 000003
【図２】
2020205365.tif 000004
【図３】
2020205365.tif 000005
【図４】
2020205365.tif 000006
【図５】
2020205365.tif 000007
【図６】
2020205365.tif 000008
【図７】
2020205365.tif 000009
【図８】
2020205365.tif 000010
【図９】
2020205365.tif 000011
【図１０】
2020205365.tif 000012
【図１１】
2020205365.tif 000013
【図１２】
2020205365.tif 000014
【図１３】
2020205365.tif 000015
【図１４】
2020205365.tif 000016
【図１５】
2020205365.tif 000017
【図１６】
2020205365.tif 000018
【図１７】
2020205365.tif 000019
【図１８】
2020205365.tif 000020
【図１９】
2020205365.tif 000021
【図２０】
2020205365.tif 000022
【図２１】
2020205365.tif 000023
【図２２】
2020205365.tif 000024
【図２３】
2020205365.tif 000025
【図２４】
2020205365.tif 000026
【図２５】
2020205365.tif 000027
【図２６】
2020205365.tif 000028
【図２７】
2020205365.tif 000029
【図２８】
2020205365.tif 000030
【図２９】
2020205365.tif 000031