(57)【要約】【課題】オン信号の複数ビット分連続時に緩和振動の影響により生じる光信号の凹状に劣化する波形劣化を補償することが可能な半導体レーザの駆動信号を出力できるようにすること。【解決手段】駆動回路は、直接変調方式の半導体レーザを駆動信号により駆動する駆動回路であって、前記駆動信号におけるオン信号の連続部分に対し、立ち上がりから所定の遅延時間後の位置に、部分的に駆動電流値を高める凸状の補償信号を形成する補償信号形成部を備える。【選択図】図１
2020088505.tif 000002
【特許請求の範囲】
【請求項１】
直接変調方式の半導体レーザを駆動信号により駆動する駆動回路であって、
前記駆動信号におけるオン信号の連続部分に対し、立ち上がりから所定の遅延時間後の位置に、部分的に駆動電流値を高める凸状の補償信号を形成する補償信号形成部
を備えることを特徴とする駆動回路。
【請求項２】
前記補償信号形成部は、
前記駆動信号を前記所定の遅延時間遅延させた遅延信号を出力する遅延回路と、
前記駆動信号と前記遅延信号との排他的論理和信号を出力する排他的論理和回路と、
前記排他的論理和信号の高周波数成分信号を抽出する高域通過フィルタと、
前記高域通過フィルタによって抽出された前記高周波数成分信号の極性を反転させる反転回路と、
前記反転回路から出力された前記高周波数成分信号のうち、正極の前記高周波数成分信号を抽出する整流回路と、
前記整流回路によって抽出された前記高周波数成分信号を前記補償信号として前記駆動信号に加算する加算回路と
を有することを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記補償信号形成部は、
前記加算回路に入力する前記駆動信号を遅延させる第２の遅延回路をさらに有する
ことを特徴とする請求項２に記載の駆動回路。
【請求項４】
前記補償信号形成部は、
前記整流回路によって抽出された前記高周波数成分信号のうち、前記オン信号の連続部分に対応しない前記高周波数成分信号を除去するゲート回路
をさらに有することを特徴とする請求項２に記載の駆動回路。
【請求項５】
前記補償信号形成部は、
前記ゲート回路に入力する前記駆動信号を遅延させる第３の遅延回路をさらに有することを特徴とする請求項４に記載の駆動回路。
【請求項６】
光ケーブルを介して光通信を行う通信モジュールであって、
請求項１から５のいずれか一項に記載の駆動回路と、
前記駆動回路から供給される駆動信号によって駆動され、前記駆動信号に応じた光信号を前記光ケーブルへ送出する半導体レーザと、
を備えることを特徴とする通信モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路および通信モジュールに関する。
【背景技術】
【０００２】
光通信では、光ケーブルをスーパーコンピュータ等の通信機器に接続する光モジュールが用いられている。光モジュールは、通信機器から出力された電気信号に基づいて半導体レーザを駆動することにより、電気信号を光信号に変換して光ケーブルへ出力する。
【０００３】
ところで、半導体レーザを直接変調方式により駆動する場合、半導体レーザの緩和振動の影響により、半導体レーザから出力される光信号の波形が劣化することが知られており、このような光信号の劣化を補償する技術が考案されている（特許文献１，２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−３１２６１１号公報
【特許文献２】特開２０１５−１４４３２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の発明者は、半導体レーザから出力される光信号においてオン信号が複数ビット分連続する場合、半導体レーザの緩和振動の影響により、光信号が凹状に劣化する波形劣化が生じることを見出した。しかしながら、従来の技術では、このようなオン信号の複数ビット分連続時に生じる光信号の凹状に劣化する波形劣化を補償することができない。
【０００６】
本発明は、オン信号の複数ビット分連続時に緩和振動の影響により生じる光信号の凹状に劣化する波形劣化を補償することが可能な半導体レーザの駆動信号を出力できるようにすることを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の駆動回路は、直接変調方式の半導体レーザを駆動信号により駆動する駆動回路であって、前記駆動信号におけるオン信号の連続部分に対し、立ち上がりから所定の遅延時間後の位置に、部分的に駆動電流値を高める凸状の補償信号を形成する補償信号形成部を備える。
【発明の効果】
【０００８】
本発明によれば、オン信号の複数ビット分連続時に緩和振動の影響により生じる光信号の凹状に劣化する波形劣化を補償することが可能な半導体レーザの駆動信号を出力できる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態に係る駆動回路の構成を示す図
【図２】駆動回路が備える高域通過フィルタの構成を示す図
【図３】駆動回路が備えるゲート回路の構成を示す図
【図４】一実施形態に係る駆動回路における各信号のタイミングチャート
【図５】第１実施例に係る駆動回路の構成を示す図
【図６】第１実施例に係る駆動回路における各信号のタイミングチャート
【図７】第２実施例に係る駆動回路の構成を示す図
【図８】第２実施例に係る駆動回路における各信号のタイミングチャート
【図９】第３実施例に係る駆動回路の構成を示す図
【図１０】第３実施例に係る駆動回路における各信号のタイミングチャート
【図１１】一実施形態に係る通信システムの構成を示す図
【発明を実施するための形態】
【００１０】
〔実施形態〕
以下、図面を参照して、一実施形態について説明する。
【００１１】
図１は、一実施形態に係る駆動回路１０の構成を示す図である。図１に示す駆動回路１０は、直接変調方式の半導体レーザを駆動する駆動回路である。駆動回路１０は、駆動信号のオン信号が複数ビット分連続する部分に対し、信号の立ち上がりから所定の遅延時間後に部分的に駆動電流値を高めた補償信号を形成する補償信号形成部２０を備える。これにより、駆動回路１０は、オン信号の複数ビット分連続時に生じる緩和振動による光信号の凹状に劣化する波形劣化を補償する（すなわち、凹状の波形劣化を凸状の補償信号で相殺する）ことが可能な駆動信号を出力できる。
【００１２】
図１に示すように、補償信号形成部２０は、入力側から順に、遅延回路２１、排他的論理和回路２２、高域通過フィルタ２３、反転回路２４、整流回路２５、ゲート回路２６、および加算回路２７を備える。駆動信号は端子ｉｎから補償信号形成部２０に入力し、端子ｏｕｔから出力する。
【００１３】
遅延回路２１は、入力端子ｉｎから入力する駆動信号を１ビット分遅延させた遅延信号を出力端子から出力する。なお、実施形態では、所定の遅延時間を１ビット分としているがこれに限らない。例えば、試験結果、シミュレーション結果等に基づき、凹状に劣化する波形劣化が生じる位置に応じて適切な遅延時間を設定するようにしてもよい。また、遅延回路２１として、所定の遅延時間の設定変更が可能なものを用いてもよい。
【００１４】
排他的論理和回路２２は、一方の入力端子から入力する駆動信号と、他方の入力端子から入力する遅延信号との排他的論理和信号を出力端子から出力する。
【００１５】
高域通過フィルタ２３は、排他的論理和回路２２の出力信号から高周波数成分信号を抽出して出力端子から出力する。高域通過フィルタ２３から出力される高周波数成分信号は、排他的論理和回路２２の出力信号の立下り時に負側に突出し、排他的論理和回路２２の出力信号の立上り時に正側に突出する。
【００１６】
反転回路２４は、高域通過フィルタ２３から出力される高周波成分信号の正負を反転させた反転信号を出力端子から出力する。
【００１７】
整流回路２５は、反転回路２４から出力された信号を整流することにより、反転回路２４の出力信号から負の高周波成分信号を除去し、正の高周波成分信号のみを出力端子から出力する。
【００１８】
ゲート回路２６は、一方の入力端子から入力する整流回路２５の出力信号から、他方の入力端子から入力する駆動信号のオフ期間と重なる成分を除去する。すなわち、ゲート回路２６は、駆動信号のオン期間と重なる期間の高周波成分信号のみを出力端子から出力する。
【００１９】
加算回路２７は、他方の入力端子から入力する駆動信号に一方の入力端子から入力するゲート信号２６の出力を補償信号として加算し、出力端子から出力する。加算回路２７から出力される信号は、半導体レーザを直接変調方式により駆動する駆動信号として端子ｏｕｔから出力され、半導体レーザへ供給される。
【００２０】
図２は、一実施形態に係る高域通過フィルタ２３の構成を示す図である。図２に示す高域通過フィルタ２３はコンデンサＣおよび抵抗Ｒを有する。コンデンサＣは、一端が電圧の入力端子Ｖｉｎに接続され、他端が出力端子Ｖｏｕｔに接続される。抵抗Ｒは、一端がコンデンサＣと出力端子Ｖｏｕｔとの間に接続される。このように構成された高域通過フィルタ２３において、遮断周波数ｆｃは下記数式（１）によって求めることができる。
【００２１】
ｆｃ＝１／（２πＣＲ）・・・（１）
【００２２】
図３は、一実施形態に係るゲート回路２６の構成を示す図である。図３に示すゲート回路２６は、ｎチャネルＭＯＳＦＥＴ３１と、ｐチャネルＭＯＳＦＥＴ３２と、ＮＯＴ回路３３とを備えており、ＣＭＯＳトランスファゲート回路を構成している。
【００２３】
ゲート回路２６では、入力端子Ｖｉｎと出力端子Ｖｏｕｔとの間に、ｎチャネルＭＯＳＦＥＴ３１のソースおよびドレインと、ｐチャネルＭＯＳＦＥＴ３２のソースおよびドレインとが並列接続されている。
【００２４】
なお、ｎチャネルＭＯＳＦＥＴ３１のゲートには、ＮＯＴ回路３３によるゲート電圧Ｖｃｏｎｔの反転信号が入力する。また、ｐチャネルＭＯＳＦＥＴ３２のゲートには、ゲート電圧Ｖｃｏｎｔが入力する。
【００２５】
図３のゲート回路２６は、ゲート電圧Ｖｃｏｎｔがローレベルのとき、入力端子Ｖｉｎと出力端子Ｖｏｕｔとが導通状態となり、ゲート電圧Ｖｃｏｎｔがハイレベルのとき、入力端子Ｖｉｎと出力端子Ｖｏｕｔとが非導通状態となる。
【００２６】
図４は、一実施形態に係る駆動回路１０における各信号のタイミングチャートである。
【００２７】
図４の（ａ）は、補償信号形成部２０に入力する駆動信号を示す。駆動信号（ａ）は矩形波のパルス信号であり、矩形状のオン信号により半導体レーザを駆動することができる。駆動信号（ａ）は、オン信号が複数ビット分連続するオン期間Ｓ１，Ｓ２を有する。
【００２８】
図４の（ｂ）は、遅延回路２１から出力される遅延信号であり、駆動信号（ａ）を１ビット遅延させたものである。（ｃ）は、排他的論理和回路２２から出力される信号であり、駆動信号（ａ）と、遅延信号（ｂ）との排他的論理和信号である。
【００２９】
（ｄ）は、高域通過フィルタ２３から出力される信号であり、信号（ｃ）から抽出された高周波数成分に相当する。（ｄ）に示すように、高域通過フィルタ２３から出力される信号（ｄ）は、信号（ｃ）の立下り時には負側に凸状に突出し、信号（ｃ）の立上り時に正側に凸状に突出する。
【００３０】
（ｅ）は、反転回路２４から出力される信号であり、信号（ｄ）の反転信号である。反転信号（ｅ）では、信号（ｄ）の正負が反転している。
【００３１】
（ｆ）は、整流回路２５から出力される信号であり、反転信号（ｅ）から負の高周波成分信号を除去したものである。（ｇ）は、ゲート回路２６から出力される信号であり、信号（ｆ）から駆動信号（ａ）のオフ期間と重なる成分を除去したものである。
【００３２】
（ｈ）は、加算回路２７から出力される信号であり、高周波数成分信号（ｇ）を補償信号として駆動信号（ａ）に加算したものである。加算回路２７から出力される信号（ｈ）は、駆動信号（ａ）のオン信号が複数ビット分連続するオン期間Ｓ１，Ｓ２に対し、信号の立ち上がりから所定の遅延時間の一例である１ビット後に部分的に駆動電流値が凸状に高められたものである。これは、オン信号が複数ビット分連続する場合、信号の立ち上がりから１ビット後に凹状の波形劣化が生じることを、発明者が見出したためである。駆動回路１０は、出力信号（ｈ）を用いて半導体レーザを駆動することにより、オン信号の複数ビット分連続時に生じる緩和振動による光信号の凹状に劣化する波形劣化を補償することができる。
【００３３】
以上説明したように、本実施形態の駆動回路１０は、直接変調方式の半導体レーザを駆動する駆動回路であって、駆動信号におけるオン信号の複数ビット分連続部分に対し、立ち上がりから所定の遅延時間である１ビット後の位置に、部分的に駆動電流値を高めた凸状の補償信号を形成する補償信号形成部２０を備える。これにより、駆動回路１０は、補償信号が形成された駆動信号で半導体レーザを駆動することで、オン信号の複数ビット分連続時に緩和振動の影響により生じる光信号の凹状に劣化する波形劣化を補償することができる。
【００３４】
図５および図６を参照して第１実施例を説明する。図５は、第１実施例に係る駆動回路１０Ａの構成を示す図である。駆動回路１０Ａは、補償信号形成部２０Ａを備える。補償信号形成部２０Ａは、ゲート回路を有せず、整流回路２５から出力される高周波数成分信号がそのまま補償信号として加算回路２７へ入力し、加算回路２７によって駆動信号に加算される。
【００３５】
図６は、駆動回路１０Ａにおける各信号のタイミングチャートである。図６の（ａ）〜（ｆ）は、図４の（ａ）〜（ｆ）に対応する。また、図６の（ｇ）は、加算回路２７から出力される信号であり、整流回路２５から出力される高周波数成分信号（ｆ）を補償信号として駆動信号（ａ）に加算したものである。
【００３６】
駆動回路１０Ａは、図１のゲート回路２６を有しないため、図６に示すように、駆動信号のオフ期間Ｓ３（ここでのオフ期間とは、オフ信号が複数ビット分連続する期間のことである）でも高周波数成分信号（ｆ）が駆動信号（ａ）に加算される。但し、オフ期間Ｓ３の高周波数成分信号（ｆ）は電流値が比較的小さく半導体レーザの帯域が狭いため、光信号の波形には表れ難い。したがって、駆動回路１０Ａでは、オフ期間Ｓ３に信号（ｆ）が駆動信号（ａ）に加算されても光信号の伝送品質に影響を及ぼすことなく、ゲート回路の分回路構成を簡略化することができる。
【００３７】
図７および図８を参照して第２実施例を説明する。図７は、第２実施例に係る駆動回路１０Ｂの構成を示す図である。駆動回路１０Ｂは、遅延回路２８、２９を有する補償信号形成部２０Ｂを備える。
【００３８】
遅延回路２８は、「第３の遅延回路」の一例であり、入力端子ｉｎから入力する駆動信号を遅延時間ｔ３だけ遅延させた遅延信号をゲート回路２６へ出力する。遅延回路２８の出力はゲート回路２６に入力する。ゲート回路２６は、遅延回路２８の出力信号を用いて、整流回路２５から出力された正の高周波成分信号のうち、遅延時間ｔ３だけ遅延させた駆動信号のオン期間と重なる成分を抽出して除去する。
【００３９】
ゲート回路２６に入力する信号は、排他的論理和回路２２から整流回路２５によって入力が遅延する。一方、入力端子ｉｎから入力する駆動信号は遅延しないため、図１の回路では、ゲート回路２６出力と駆動信号との加算回路２７への入力時間がずれる可能性がある。この遅延時間を補償するために、遅延回路２８で駆動信号を遅延させる。遅延時間ｔ３は、入力端子ｉｎからゲート回路２６に至るまでの信号の遅延時間と等しくすることが好ましい。これにより、ゲート回路２６に入力する高周波成分信号と駆動信号との遅延時間を互いに等しくすることができ、ゲート回路２６による高周波成分信号の抽出および除去処理を高精度に行うことができる。
【００４０】
遅延回路２９は、「第２の遅延回路」の一例であり、入力端子ｉｎから入力する駆動信号を遅延時間ｔ２だけ遅延させた遅延信号を加算回路２７へ出力する。加算回路２７は、遅延回路２９から出力された駆動信号にゲート回路２６から出力された高周波数成分信号を補償信号として加算して、補償信号が加算された駆動信号を出力する。
【００４１】
遅延回路２８の場合と同様に、駆動回路２９の遅延時間ｔ２は、入力端子ｉｎから加算回路２７に至るまでの遅延時間と等しくすることが好ましい。これにより、加算回路２７に入力する高周波成分信号および駆動信号の遅延時間を互いに等しくすることができ、加算回路２７による駆動信号の補償信号加算の精度を高めることができる。
【００４２】
図８は、第２実施例に係る駆動回路１０Ｂにおける各信号のタイミングチャートである。図８の（ａ）〜（ｇ）は、図４の（ａ）〜（ｇ）に対応する。図８の（ｈ）は、遅延回路２９から出力される信号である。図８の（ｉ）は、加算回路２７から出力される信号であり、高周波数成分信号（ｇ）を補償信号として駆動信号（ｈ）に加算したものである。駆動信号を遅延回路２９により遅延させることによって、加算回路２７への信号（ｇ）と信号（ｈ）との入力タイミングを合わせることができる。また、図８には波形を示していないが、遅延回路２８を用いることによって、ゲート回路２６への整流回路出力（ｆ）と駆動信号との入力タイミングも合わせることが可能となる。
【００４３】
図９および図１０を参照して第３実施例を説明する。図９は、第３実施例に係る駆動回路１０Ｃの構成を示す図である。駆動回路１０Ｃは、補償信号形成部２０Ｃを備える。補償信号形成部２０Ｃは、ゲート回路２６および遅延回路２８を有せず、整流回路２５から出力される高周波数成分信号が、そのまま補償信号として加算回路２７へ入力し、加算回路２７によって遅延回路２９の出力信号に加算される。
【００４４】
図１０は、第３実施例に係る駆動回路１０Ｃにおける各信号のタイミングチャートである。図１０の（ａ）〜（ｆ）は、図８の（ａ）〜（ｆ）と同じ信号に対応する。図１０の（ｇ）は、図８の（ｈ）と同じ信号に対応する。図１０の（ｈ）は、加算回路２７から出力される信号である。
【００４５】
第３実施例の駆動回路１０Ｃは、ゲート回路２６を有しないことにより、図１０に示すように、駆動信号のオフ期間にも高周波数成分信号が駆動信号に加算される。但し、このオフ期間の高周波数成分信号は、駆動信号の電流値が比較的小さく、半導体レーザの変調帯域幅が狭いため（駆動信号の電流値がより小さい場合には、半導体レーザの変調帯域幅がより小さくなるため）、光信号の波形には表れ難い。したがって、第３実施例の駆動回路１０Ｃは、光信号の伝送品質に影響を及ぼすことなく、回路構成を簡略化することができる。
【００４６】
（光モジュール１１０の構成）
図１１は、一実施形態に係る通信システム１００の構成を示す図である。図１１に示す通信システム１００は、一対の光モジュール１１０Ａ，１１０Ｂ（まとめて「光モジュール１１０」と示す）が、光ケーブル１２０によって互いに通信可能に接続されている。光モジュール１１０は、スーパーコンピュータなどの通信機器に設けられ、光ケーブル１２０を接続することにより光信号の送受信を可能とする装置である。光モジュール１１０は通信機器から出力された電気信号を光信号に変換して光ケーブル１２０へ送出し、光ケーブル１２０から送信された光信号を電気信号に変換して通信機器へ出力する。
【００４７】
光モジュール１１０は、駆動回路１１１、半導体レーザ１１２、フォトダイオード１１３、ＴＩＡ（Trans Impedance Amplifier）１１４、および光コネクタ１１５を備える。駆動回路１１１は、通信機器から入力する電気信号に応じて半導体レーザ１１２を駆動するＩＣ（Integrated Circuit）である。駆動回路１１１に実施形態で説明した駆動回路１０，１０Ａ，１０Ｂ，１０Ｃのいずれかを用いることにより、オン信号の複数ビット分連続時に生じる緩和振動による光信号の凹状に劣化する波形劣化を補償可能な駆動信号を出力して、伝送品質の劣化を抑制することができる。半導体レーザ１１２は、直接変調方式により駆動回路１１１から供給される駆動信号によって駆動され、通信機器から入力する電気信号に応じたレーザ光を出射する。本実施形態では、半導体レーザ１１２としてＶＣＳＥＬ（Vertical-Cavity Surface-Emitting Laser）を用いる。半導体レーザ１１２から出射されたレーザ光は、光コネクタ１１５に接続された光ケーブル１２０へ導かれる。フォトダイオード１１３は、光ケーブル１２０から光コネクタ１１５を介して入射するレーザ光を受光し、受光量に応じた電流信号を出力する。ＴＩＡ１１４は、フォトダイオード１１３から出力された電流信号を電圧信号に変換するＩＣであり、電圧信号を通信機器へ出力する。
【００４８】
以上、本発明の一実施形態について詳述したが、本発明はこの実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形又は変更が可能である。
【００４９】
また、駆動回路の回路構成は、実施形態で説明したものに限らない。すなわち、駆動回路の回路構成は、少なくとも、駆動信号におけるオン信号の複数ビット分連続部分に対し、立ち上がりから所定の遅延時間後の位置に、部分的に駆動電流値を高める凸状の補償信号を形成することが可能であれば、如何なる回路構成であってもよい。
【符号の説明】
【００５０】
１０，１０Ａ，１０Ｂ，１０Ｃ  駆動回路
２０，２０Ａ，２０Ｂ，２０Ｃ  補償信号形成部
２１  遅延回路
２２  排他的論理和回路
２３  高域通過フィルタ
２４  反転回路
２５  整流回路
２６  ゲート回路
２７  加算回路
２８  遅延回路（第３の遅延回路）
２９  遅延回路（第２の遅延回路）
１１０Ａ，１１０Ｂ  光モジュール（通信モジュール）
１１１  駆動回路
１１２  半導体レーザ
【図１】
2020088505.tif 000003
【図２】
2020088505.tif 000004
【図３】
2020088505.tif 000005
【図４】
2020088505.tif 000006
【図５】
2020088505.tif 000007
【図６】
2020088505.tif 000008
【図７】
2020088505.tif 000009
【図８】
2020088505.tif 000010
【図９】
2020088505.tif 000011
【図１０】
2020088505.tif 000012
【図１１】
2020088505.tif 000013