(57)【要約】【課題】撮像装置の出力信号品質の低下を抑制する。【解決手段】撮像装置は、第１線及び第２線を介してフォトダイオードに第１定電位と第２定電位とを与えることによって、フォトダイオードを逆バイアス状態にする。撮像装置は、逆バイアス状態におけるフォトダイオードに対する光照射により変化したフォトダイオードの他方端の電位に対応する信号を読み出す。撮像装置は、信号を読み出した後に、容量素子と第１線との間においてフォトダイオードに順方向電流が流れるように、制御線を介して容量素子に時間変化する電位を与える。【選択図】図３
2020205544.tif 000002
【特許請求の範囲】
【請求項１】
画素と、
制御回路と、を含み、
前記画素の回路構成は、
フォトダイオードと、
前記フォトダイオードの一方端に第１定電位を与える第１線と、
前記フォトダイオードに他方端に第２定電位を与える第２線と、
一方端が前記フォトダイオードの前記他方端に接続されている容量素子と、
前記容量素子の他方端に制御信号を与える制御線と、
を含み、
前記制御回路は、
前記第１線及び前記第２線を介して前記フォトダイオードに前記第１定電位と前記第２定電位とを与えることによって、前記フォトダイオードを逆バイアス状態にし、
前記逆バイアス状態における前記フォトダイオードに対する光照射により変化した前記フォトダイオードの前記他方端の電位に対応する信号を読み出し、
前記信号を読み出した後に、前記容量素子と前記第１線との間において前記フォトダイオードに順方向電流が流れるように、前記制御線を介して前記容量素子に時間変化する電位を与え、
前記順方向電流が流れるように前記制御線を介して前記容量素子に前記時間変化する電位を与えた後、前記第１線及び前記第２線を介して前記フォトダイオードに前記第１定電位と前記第２定電位とを与えることによって、前記フォトダイオードを逆バイアス状態にする、
撮像装置。
【請求項２】
請求項１に記載の撮像装置であって、
前記フォトダイオードは、アモルファスシリコンフォトダイオードである、
撮像装置。
【請求項３】
請求項１に記載の撮像装置であって、
前記時間変化する電位は、基準電位から所定電位を介して前記基準電位に戻るパルスである、
撮像装置。
【請求項４】
請求項３に記載の撮像装置であって、
前記パルスの幅は、前記フォトダイオードの前記他方端の電位に対応する信号を読み出す期間より短い、
撮像装置。
【請求項５】
請求項１に記載の撮像装置であって、
前記第２線と前記フォトダイオードとの間にスイッチトランジスタを含み、
前記制御回路は、
前記スイッチトランジスタをオン状態にして、前記第２線を介して前記フォトダイオードの前記他方端の電位に対応する信号を読み出し、
前記信号を読み出した後に前記スイッチトランジスタをオフ状態にして、前記容量素子と前記第１線との間において前記フォトダイオードに順方向電流が流れるように、前記制御線を介して前記容量素子に時間変化する電位を与え、
前記容量素子に時間変化する電位を与えた後に、前記スイッチトランジスタをオン状態にして前記第１線及び前記第２線を介して前記フォトダイオードに前記第１定電位と前記第２定電位とを与えることによって、前記フォトダイオードを逆バイアス状態にする、
撮像装置。
【請求項６】
請求項１に記載の撮像装置であって、
前記フォトダイオードの前記他方端の電位の増幅用トランジスタと、
前記増幅用トランジスタからの前記フォトダイオードの前記他方端の電位に対応する信号を伝送する信号線と、
前記増幅用トランジスタから前記信号線への出力の有無を切り替えるオンオフする第１スイッチトランジスタと、
前記第２線と前記フォトダイオードとの間の第２スイッチトランジスタと、
をさらに含み、
前記制御回路は、
前記第１スイッチトランジスタ及び前記第２スイッチトランジスタがオフ状態にある期間において前記逆バイアス状態における前記フォトダイオードに対する光照射により変化した前記フォトダイオードの前記他方端の電位に対応する信号を、前記第１スイッチトランジスタをオン状態にして、前記信号線を介して読み出し、
前記信号を読み出した後に、前記容量素子と前記第１線との間において前記フォトダイオードに順方向電流が流れるように、前記制御線を介して前記容量素子に時間変化する電位を与え、
前記容量素子に時間変化する電位を与えた後に、前記第２スイッチトランジスタをオン状態にして前記第１線及び前記第２線を介して前記フォトダイオードに前記第１定電位と前記第２定電位とを与えることによって、前記フォトダイオードを逆バイアス状態にし、
前記フォトダイオードを逆バイアス状態にした後に、前記第１スイッチトランジスタ及び前記第２スイッチトランジスタをオフにする、
撮像装置。
【請求項７】
請求項１に記載の撮像装置であって、
前記フォトダイオードの前記一方端はアノードであり、前記フォトダイオードの前記他方端はカソードである、
撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、撮像装置に関する。
【背景技術】
【０００２】
光電変換素子にフォトダイオード（ＰＤ）を用いたイメージセンサが知られている。このイメージセンサは複数の画素回路を含み、各画素回路は、フォトダイオードと、フォトダイオードによる信号を読み出す画素回路を選択するためのスイッチトランジスタとを含む。
【０００３】
イメージセンサは、以下のような駆動方法により光信号を検出する。イメージセンサは、時刻Ｔ１から時刻Ｔ２の期間において、スイッチトランジスタをオン状態にし、フォトダイオードの両端に逆バイアス電圧を印加する。時刻Ｔ２から時刻Ｔ３の期間において、スイッチトランジスタをオフ状態にする。この期間に、フォトダイオードに光が照射されると、フォトダイオードに保持された電荷が減少し、フォトダイオードのカソード電位が下がる。
【０００４】
イメージセンサは、時刻Ｔ３から時刻Ｔ４の期間において、再びスイッチトランジスタをオン状態とする。これにより、照射光量に応じて減少した電荷を補う分だけの電流が信号線に流れる。この電流を積分することで照射光量を検出する。
【０００５】
従来のフォトダイオードを用いたイメージセンサ、特に、ａ−Ｓｉフォトダイオードを用いたイメージセンサにおいて、残像が発生することが知られている。特許文献１は、イメージセンサの残像を解消する方法を開示している。この方法は、画素内に２つのＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、一方のＴＦＴをオンにしてフォトダイオードの信号電荷を読み出した後に、もう一方のＴＦＴをオンにして、ある期間フォトダイオードに順バイアス電圧を印加する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第７６８８９４７号
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１の技術は、イメージセンサの残像を低減することができる。しかし、この技術は、個々のフォトダイオードの閾値電圧ばらつきを考慮して、ある程度大きな順方向バイアス電圧を印加する必要がある。そのため、順方向バイアスを印加する期間に大電流が流れ、その電流により電磁界ノイズ及び消費電力が増大し、また、発熱による熱ノイズが増大する。このため、イメージセンサの出力信号品質が低下する。
【課題を解決するための手段】
【０００８】
本開示の一態様の撮像装置は、画素と、制御回路と、を含む。前記画素の回路構成は、フォトダイオードと、前記フォトダイオードの一方端に第１定電位を与える第１線と、前記フォトダイオードに他方端に第２定電位を与える第２線と、一方端が前記フォトダイオードの前記他方端に接続されている容量素子と、前記容量素子の他方端に制御信号を与える制御線と、を含む。前記制御回路は、前記第１線及び前記第２線を介して前記フォトダイオードに前記第１定電位と前記第２定電位とを与えることによって、前記フォトダイオードを逆バイアス状態にする。前記制御回路は、前記逆バイアス状態における前記フォトダイオードに対する光照射により変化した前記フォトダイオードの前記他方端の電位に対応する信号を読み出す。前記制御回路は、前記信号を読み出した後に、前記容量素子と前記第１線との間において前記フォトダイオードに順方向電流が流れるように、前記制御線を介して前記容量素子に時間変化する電位を与える。前記制御回路は、前記順方向電流が流れるように前記制御線を介して前記容量素子に前記時間変化する電位を与えた後、前記第１線及び前記第２線を介して前記フォトダイオードに前記第１定電位と前記第２定電位とを与えることによって、前記フォトダイオードを逆バイアス状態にする。
【発明の効果】
【０００９】
本開示の一態様によれば、撮像装置の出力信号品質の低下を抑制できる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１において、撮像装置の例である、イメージセンサの構成例を示すブロック図である。
【図２】実施形態１において、画素の等価回路構成例（画素回路構成例）を示す回路図である。
【図３】実施形態１において、画素に与えられる信号を示す。
【図４】実施形態１において、画素に与えられる走査信号、制御信号及びノード電位（フォトダイオードカソード電位）のタイミングチャートを示す。
【図５】実施形態１において、順バイアス電圧により、フォトダイオードを通って、バイアス線から容量素子に、順方向電流が流れる様子を示す。
【図６】実施形態２において、画素の構成例（等価回路構成例）を示す。
【図７】実施形態２において、画素に与えられる走査信号、制御信号、制御信号、及びノード電位（フォトダイオードカソード電位）のタイミングチャートを示す。
【図８】実施形態２において、画素の他の構成例（等価回路構成例）を示す。
【発明を実施するための形態】
【００１１】
以下、添付図面を参照して実施形態を説明する。実施形態は本開示を実現するための一例に過ぎず、本開示の技術的範囲を限定するものではない。説明をわかりやすくするため、図示した物の寸法、形状については、誇張して記載している場合もある。
【００１２】
以下において開示する撮像装置は、１以上の画素を含み、各画素は、光電変換素子としてフォトダイオード（ＰＤ）と、１以上のスイッチトランジスタと、を含む。従来のａ−Ｓｉフォトダイオードを用いたイメージセンサ（撮像装置の例である）において、残像が発生することが知られている。
【００１３】
残像の一つの要因は、スイッチトランジスタの電流駆動能力不足による充電率の低下であり、他の一つの要因は、ａ−Ｓｉの価電子帯と伝導帯との間のバンドギャップ内に存在する欠陥等の特定準位にトラップされた光励起キャリア（電子及びホール）が、確率的に放出され、信号電荷に混入することである。
【００１４】
トラップから再放出されたキャリアと、光により励起されたキャリアとを区別することができず、上記特定準位にトラップされるキャリアの数は、入力する光が強い程多くなるため、残像として視認されるようになる。ａ−Ｓｉフォトダイオードに限らず、キャリアが特定の準位にトラップされるフォトダイオードにおいても、残像が起こり得る。
【００１５】
本開示の撮像装置は、フォトダイオードに容量素子を介して順バイアス電圧を印加して、容量素子において順方向電流を流す。順方向電流により、キャリアが高い確率で特定準位にトラップされ、光励起キャリアトラップの影響を大きく低減することができる。さらに、容量素子を介して順バイアス電圧を与えることで、フォトダイオードを流れる順方向電流を少なくすることができる。
［実施形態１］
【００１６】
図１は、撮像装置の例である、イメージセンサの構成例を示すブロック図である。イメージセンサ１０は、例えば、Ｘ線透過像の撮像のために用いられる。イメージセンサ１０は、画素マトリクス１０１、走査回路１７０、及び検出回路１５０を含む。イメージセンサ１０は、さらに、光照射側に配置されて画素マトリクス１０１を覆う不図示のシンチレータを含む。走査回路１７０及び検出回路１５０は、制御回路に含まれる。なお、本開示の特徴は、他の撮像装置、例えば、可視光イメージセンサ、ラインセンサ等に適用することができる。
【００１７】
画素マトリクス１０１は、マトリックス状に配列された画素１０２を含む。画素マトリクス１０１は、センサ基板１００上に形成されている。センサ基板１００は、絶縁性基板（例えばガラス基板）である。画素１０２は、フォトダイオード１０３、薄膜トランジスタ（ＴＦＴ）１０４、及び容量素子１１０を含む。
【００１８】
画素１０２は、図１における縦方向に延び横方向に配列された複数の信号線１０６と、横方向に延び縦方向に配列された複数の走査線１０５との各交点に配置されている。画素１０２は、それぞれ、図１の縦方向に延び横方向に配列されたバイアス線１０７及び制御線１１１に接続されている。図１において、一つの画素、一つの信号線、一つの走査線、一つのバイアス線及び一つの制御線のみが、それぞれ、符号１０２、１０６、１０５、１０７及び１１１で指示されている。
【００１９】
信号線１０６は、それぞれ、異なる画素列に接続されている。走査線１０５は、それぞれ、異なる画素行に接続されている。制御線１１１は、それぞれ、異なる画素行に接続されている。信号線１０６は検出回路１５０に接続され、走査線は走査回路１７０に接続される。バイアス線１０７は、共通バイアス線１０８に接続されている。共通バイアス線１０８のパッド１０９にバイアス電位が与えられる。
【００２０】
図２は、画素１０２の等価回路構成例（画素回路構成例）を示す回路図である。画素１０２は、光電変換素子であるフォトダイオード１０３、スイッチング素子である薄膜トランジスタ１０４、及びフォトダイオード１０３に順方向電流を流すための容量素子（静電容量Ｃ）１１０を含む。薄膜トランジスタ１０４のゲート端子は、走査線１０５に接続され、ソース／ドレイン端子の一方は信号線１０６に接続され、ソース／ドレイン端子の他方はフォトダイオード１０３のカソード端子に接続される。フォトダイオード１０３のアノード端子は、バイアス線１０７に接続されている。
【００２１】
容量素子１１０の一方端子は、フォトダイオード１０３のカソード端子と薄膜トランジスタ１０４のソース／ドレイン端子との間のノードに接続されている。容量素子１１０の他方端子は制御線１１１に接続されている。
【００２２】
薄膜トランジスタ１０４は、例えば、ａ−Ｓｉ（アモルファスシリコン）薄膜トランジスタ、又は、酸化物半導体薄膜トランジスタである。フォトダイオード１０３は、例えば、ａ−Ｓｉフォトダイオードである。以下において、フォトダイオード１０３は、ａ−Ｓｉフォトダイオードであるとする。
【００２３】
Ｘ線の撮像装置として用いられるイメージセンサ１０は、フォトダイオード１０３に保持されたＸ線の照射量に対応して蓄積された信号電荷に対応する信号電流を、その画素１０２に配置された薄膜トランジスタ１０４を導通させて読み出す。
【００２４】
具体的には、フォトダイオード１０３のアノード端子はバイアス線１０７に接続されており、信号線１０６は、検出回路１５０によりリファレンス電位に維持される。そのため、フォトダイオード１０３にはバイアス線１０７のバイアス電位とリファレンス電位との差分電圧が充電される。この差分電圧は、アノード電位に対しカソード電位の方が高くなる逆バイアス電圧に設定される（逆バイアス状態）。バイアス線１０７（第１線）のバイアス電位（第１定電位）及び信号線１０６（第２線）のリファレンス電位（第２定電位）は、変化しない一定の直流電位である。
【００２５】
フォトダイオード１０３に逆バイアス電圧を印加する理由は、光により励起したホール電子対を電界によりソース／ドレイン領域へ輸送するためである。逆バイアス電圧を印加しなくともＰＮ接合により内部電界が発生するが、電界が小さいため検出できる光量は小さい。検出可能光量を大きくするために、逆バイアス電圧が印加される。なお、逆バイアス電圧が大きくなると暗電流も大きくなるので、用途に応じて最適な電圧が設定される。
【００２６】
逆バイアス状態におけるフォトダイオード１０３に光が照射されると、光励起により信号電荷（光励起キャリア）が生成される。光励起によるキャリアの生成により、フォトダイオード１０３の両端の電圧が減少する。バイアス線１０７のバイアス電位は一定であり、フォトダイオード１０３のカソード電位が下がる。フォトダイオード１０３を容量と見た場合に、その容量に保持された電荷が減少する。
【００２７】
走査回路１７０は、走査線１０５を順次選択し、薄膜トランジスタ１０４をオン状態とするパルスを印加する。照射光量に応じて減少したフォトダイオード１０３の電荷を補う分だけの電流が信号線１０６に流れる。フォトダイオード１０３を、この逆バイアス電圧にまで再充電するために必要な電荷は、フォトダイオード１０３に照射された光量に依存する。検出回路１５０は、この電流を積分することで照射光量を検出する。
【００２８】
また、走査回路１７０は、走査線１０５の選択と同期して、制御線１１１にフォトダイオード１０３に順バイアス電圧与えるための制御信号を出力する。制御線１１１は容量素子１１０の容量結合を介して、フォトダイオード１０３のカソード端子に制御信号（順バイアスのための電位）を与える。制御線１１１が与える電位はバイアス電位よりも低く、フォトダイオード１０３のアノード端子からカソード端子に順方向電流が流れる。これにより、光励起キャリアトラップの影響を大きく低減することができる。
【００２９】
図３は、画素１０２に与えられる信号を示す。信号線１０６は検出回路１５０により、定電圧であるリファレンス電位ＤＭが印加され続けていると見なすことができる。例えば、検出回路１５０は電荷検出回路（積分回路）であり、検出回路の入力が常に一定の電位になるように帰還容量に電圧を印加することで、電荷の積分を行う。その積分動作により、信号線１０６は定電位に維持される。
【００３０】
制御線１１１には制御信号ＣＬが与えられ、バイアス線１０７にはバイアス電位ＢＩＡＳが与えられ、走査線１０５には走査信号ＧＮが与えられる。フォトダイオード１０３のカソード、薄膜トランジスタ１０４のソース／ドレイン及び容量素子１１０の接続ノードは、電位ＶＣを有している。
【００３１】
図４は、画素１０２に与えられる走査信号ＧＮ、制御信号ＣＬ及びノード電位（フォトダイオードカソード電位）ＶＣのタイミングチャートを示す。走査回路１７０は、時刻Ｔ１に走査信号ＧＮをＬレベルからＨレベルに変化させ、時刻Ｔ１から時刻Ｔ２の期間において、薄膜トランジスタ１０４をオン状態にする。検出回路１５０は、時刻Ｔ１から時刻Ｔ２の期間において、信号線１０６に流れる電流（フォトダイオード１０３のカソード電位に対応する信号）を読み出すことで、照射光量を検出する。
【００３２】
走査回路１７０は、時刻Ｔ２に走査信号ＧＮをＨレベルからＬレベルに変化させ、時刻Ｔ２から時刻Ｔ５の期間において、薄膜トランジスタ１０４をオフ状態にする。走査回路１７０は、時刻Ｔ３において、制御信号ＣＬにおいて負極性パルスを容量素子１１０に与える。負極性パルスは電圧ΔＶｃｌを有する。
【００３３】
制御信号ＣＬは、時刻Ｔ２の後の時刻Ｔ３においてＨレベル（基準電位）からＬレベル（所定電位）に変化し、時刻Ｔ４においてＬレベルからＨレベルに戻る。制御信号は、ＨレベルからＬレベルを介してＨレベルに戻る。この期間において、フォトダイオードに順方向電流が流れる。時刻Ｔ４は、時刻Ｔ５の前の時刻である。このように、走査回路１７０は、制御線１１１を介して容量素子１１０に時間変化する電位を与える。制御信号ＣＬは、容量素子１１０の容量結合を介してノード電位ＶＣを下げることができれば負極性パルスと異なる波形（時間変化）を示してもよい。時刻Ｔ２と時刻Ｔ３が同時であってもよい。制御信号ＣＬは時刻Ｔ４においてＨレベルに戻らなくてもよい。
【００３４】
走査回路１７０は、時刻Ｔ５において走査信号ＧＮをＬレベルからＨレベルに変化させ、時刻Ｔ５から時刻Ｔ６の期間において、薄膜トランジスタ１０４をオン状態にする。この期間において、フォトダイオード１０３の両端に逆バイアス電圧が印加される。走査回路１７０は、時刻Ｔ６において走査信号ＧＮをＨレベルからＬレベルに変化させ薄膜トランジスタ１０４をオフ状態にする。時刻Ｔ６から時刻Ｔ１までの期間において、フォトダイオード１０３に光が照射されると、フォトダイオード１０３に保持された電荷が減少し、フォトダイオードのカソード電位が下がる。
【００３５】
ノード電位（フォトダイオードカソード電位）ＶＣは、時刻Ｔ１から、信号線１０６からの再充電により徐々に増加する。ノード電位ＶＣは、時刻Ｔ３において、制御信号ＣＬの電位が下がることにより、容量素子１１０の容量結合を介して、バイアス電位ＢＩＡＳよりも低い電位まで低下する（部分２０１）。
【００３６】
ノード電位ＶＣが、バイアス電位ＢＩＡＳよりも低く、フォトダイオード１０３の両端に順バイアス電圧ＶＲＶが印加されている。図５に示すように、順バイアス電圧により、フォトダイオード１０３を通って、バイアス線１０７から容量素子１１０に、順方向電流２１０が流れる。これにより、キャリアが高確率でフォトダイオード１０３の準位にトラップされ、光励起キャリアトラップの影響を低減でき、結果として残像を低減できる。
【００３７】
フォトダイオード１０３を流れる順方向電流２１０により、ノード電位ＶＣは、急激に略バイアス電位ＢＩＡＳまで増加する（部分２０２）。フォトダイオード１０３の両端に順バイアス電圧が印加される期間ＴＲＶは短く、順方向電流２１０により、フォトダイオード１０３の順バイアス電圧は急激に減少する。ノード電位ＶＣは、バイアス電位ＢＩＡＳと略等しくなる。
【００３８】
上述のように、制御回路は、容量素子１１０の電位を変動させ、フォトダイオード１０３に一時的に順バイアス電圧を印加する。順バイアス電圧が急激に減少する為、フォトダイオード１０３に大電流が流れることはない。流れる電流は最大でも容量素子１１０に保持された電荷量（Ｃ＊ΔＶｃｌ）である。
【００３９】
時刻Ｔ４において制御信号ＣＬの電位が上がると、容量素子１１０の容量結合を介して、ノード電位ＶＣも上昇する（部分２０３）。さらに、時刻Ｔ５において薄膜トランジスタ１０４がオンにされ、ノード電位ＶＣは、信号線１０６からのリファレンス電位に近づいていく（部分２０４）。フォトダイオード１０３に、所定の逆バイアス電圧が書き込まれる。
［実施形態２］
【００４０】
図６は、実施形態２に係る画素の構成例（等価回路構成例）３００を示す。本実施形態の画素３００は、フォトダイオードの信号を増幅して読み出す。増幅器を介してフォトダイオードのカソード電位に対応する信号を読み出すことで、高いＳ／Ｎ比を実現できる。画素３００は、フォトダイオード３０８、第１のスイッチング素子である薄膜トランジスタ３１０、第２のスイッチング素子である薄膜トランジスタ３１１、増幅用薄膜トランジスタ３０９、及び、フォトダイオード３０８に順方向電流を流すための容量素子３１２を含む。
【００４１】
薄膜トランジスタ３１０は、フォトダイオード３０８の信号の読み出しを制御する。薄膜トランジスタ３１１は、フォトダイオード３０８に対する逆バイアス電圧の付与を制御する。薄膜トランジスタ３０９は、フォトダイオード３０８から読み出す信号を増幅する。薄膜トランジスタ３０９、３１０、３１１は、例えば、ａ−Ｓｉ薄膜トランジスタ、又は、酸化物半導体薄膜トランジスタである。フォトダイオード３０８は、例えば、ａ−Ｓｉフォトダイオードである。
【００４２】
薄膜トランジスタ３１０のゲート端子は、走査線３０６に接続され、ソース／ドレイン端子の一方は信号線３０４に接続され、ソース／ドレイン端子の他方は、薄膜トランジスタ３０９のソース／ドレイン端子に接続されている。信号線３０４は検出回路１５０内部で、高い抵抗値を有する抵抗、または定電流源を介して定電位に接続されている。
【００４３】
薄膜トランジスタ３０９のゲート端子は、フォトダイオード３０８のカソード端子に接続され、ソース／ドレイン端子の一方は電源線３０３に接続され、ソース／ドレイン端子の他方は薄膜トランジスタ３１０のソース／ドレイン端子に接続されている。
【００４４】
フォトダイオード３０８のアノード端子は、バイアス線３０１に接続されている。フォトダイオード３０８のカソード端子は、薄膜トランジスタ３１１を介して、逆バイアス電圧用の電源線３０２に接続されている。薄膜トランジスタ３１１のゲート端子は、制御線３０５に接続され、一方のソース／ドレイン端子は逆バイアス電圧用の電源線３０２に接続され、他方のソース／ドレイン端子はフォトダイオード３０８のカード端子に接続されている。
【００４５】
ここで、フォトダイオード３０８のカソード端子、薄膜トランジスタ３０９のゲート端子、容量素子３１２及び薄膜トランジスタ３１１のソース／ドレイン端子の接続ノード３１３の電位をＶＣとする。
【００４６】
容量素子３１２の一方端子は、フォトダイオード３０８のカソード端子と薄膜トランジスタ３０９のゲート端子との間のノードに接続されている。フォトダイオード３０８のカソード端子は、薄膜トランジスタ３０９のゲート端子、薄膜トランジスタ３１１のソース／ドレイン端子、及び容量素子３１２の一方端子に接続されている。容量素子３１２の他方端子は制御線３０７に接続されている。
【００４７】
走査線３０６には走査信号ＧＮが与えられる。制御線３０７には、容量素子３１２を介してフォトダイオード３０８のカソード電位を制御する制御信号ＣＬが与えられる。制御線３０５には、フォトダイオード３０８に与える電圧を制御する制御信号ＲＳＴが与えられる。
【００４８】
電源線３０３には、フォトダイオード３０８の出力を増幅するための電位ＰＡが与えられる。バイアス線３０１にはバイアス電位ＢＩＡＳが与えられ、電源線３０２には逆バイアス電圧をフォトダイオード３０８に与えるためのプリセット電位ＰＲが与えられる。電位ＰＡ及びＰＲは、変化しない一定の直流電位である。電源線３０２（第２線）に与えらえられるプリセット電位ＰＲ（第２定電位）は、バイアス電位ＢＩＡＳ（第１定電位）より高く、フォトダイオード３０８には、プリセット電位ＰＲとバイアス電位ＢＩＡＳの差の逆バイアス電圧が与えられる。
【００４９】
例えば、走査回路１７０は、走査線３０６の信号ＧＮ、制御線３０５の信号ＲＳＴ、制御線３０７の信号ＣＬを制御する。検出回路１５０は、信号線３０４を介してフォトダイオード３０８の増幅された信号を読み出す。検出回路１５０又は走査回路１７０は、電源線３０３に電位ＰＡを与え、バイアス線３０１にバイアス電位ＢＩＡＳを与え、電源線３０２にプリセット電位ＰＲを与える。
【００５０】
走査回路１７０は、走査線３０６を順次選択し、薄膜トランジスタ３１０をオン状態とする信号を印加する。照射光量に応じて減少したフォトダイオード３０８のカソード電位に応じた電流が信号線３０４に流れる。フォトダイオード３０８のカソード電位は、逆バイアス電圧状態のフォトダイオード３０８を照射された光量に依存する。信号線３０４には、フォトダイオードのカソード電位に応じた電圧が、増幅用薄膜トランジスタ３０９を介して出力され、検出回路１５０が、その電圧を読み出す。
【００５１】
また、走査回路１７０は、走査線３０６の選択と同期して、フォトダイオード３０８に逆バイアス電圧与えるための制御信号ＲＳＴを制御線３０５に出力する。薄膜トランジスタ３１１がＯＮ状態に変化されると、電源線３０２がプリセット電位ＰＲをフォトダイオード３０８のカソード端子に与える。フォトダイオード３０８には、プリセット電位ＰＲとバイアス電位ＢＩＡＳとの間の逆バイアス電圧が与えられる。
【００５２】
走査回路１７０は、制御線３０７にフォトダイオード３０８に順バイアス電圧与えるための制御信号を出力する。制御線３０７は容量素子３１２の容量結合を介して、フォトダイオード３０８のカソード端子に制御信号（順バイアスのための電位）を与える。制御線３０７が与える電位はバイアス電位ＢＩＡＳよりも低く、フォトダイオード３０８のアノード端子からカソード端子に順方向電流が流れる。これにより、光励起キャリアトラップの影響を大きく低減することができる。
【００５３】
図７は、画素３００に与えられる走査信号ＧＮ、制御信号ＲＳＴ、制御信号ＣＬ、及びノード電位（フォトダイオードカソード電位）ＶＣのタイミングチャートを示す。走査回路１７０は、時刻Ｔ１に走査信号ＧＮをＬレベルからＨレベルに変化させ、時刻Ｔ１から時刻Ｔ７の期間において、薄膜トランジスタ３１０をオン状態にする。検出回路１５０は、時刻Ｔ２の信号線３０４の電位を読み出すことで、照射光量を検出する。
【００５４】
走査回路１７０は、時刻Ｔ２の後の時刻Ｔ３において、制御線３０７を介して容量素子３１２に時間変化する電位を与える。具体的には、走査回路１７０は、制御信号ＣＬにおいて負極性パルスを容量素子３１２に与える。負極性パルスは電圧ΔＶｃｌを有する。制御信号ＣＬは、時刻Ｔ２の後の時刻Ｔ３においてＨレベルからＬレベルに変化し、時刻Ｔ４においてＬレベルからＨレベルに戻る。
【００５５】
この期間において、フォトダイオードに順方向電流が流れる。制御信号ＣＬは、容量素子１１０の容量結合を介してノード電位ＶＣを下げることができれば負極性パルスと異なる波形（時間変化）を示してもよい。
【００５６】
走査回路１７０は、時刻Ｔ４の後の時刻Ｔ５において、制御信号ＲＳＴをＬレベルからＨレベルに変化させ、時刻Ｔ５から時刻Ｔ６の期間において、薄膜トランジスタ３１１をオン状態にする。時刻Ｔ５から時刻Ｔ６の期間において、電源線３０２からフォトダイオード３０８のカソード端子にプリセット電位ＰＲが与えられる。この期間において、フォトダイオード３０８の両端に逆バイアス電圧が印加される。
【００５７】
走査回路１７０は、時刻Ｔ６において制御信号ＲＳＴをＨレベルからＬレベルに変化させた後、時刻Ｔ７において走査信号ＧＮをＨレベルからＬレベルに変化させて、薄膜トランジスタ３１０をオフ状態にする。時刻Ｔ７から時刻Ｔ１までの期間において、フォトダイオード３０８に光が照射されると、フォトダイオード３０８に保持された電荷が減少し、フォトダイオード３０８のカソード電位が下がる。
【００５８】
ノード電位（フォトダイオードカソード電位）ＶＣは、時刻Ｔ１から時刻Ｔ３において、照射光量に応じた電位を示す。ノード電位ＶＣは、時刻Ｔ３において、制御信号ＣＬの電位が下がることにより、容量素子３１２の容量結合を介して、バイアス電位ＢＩＡＳよりも低い電位まで低下する（部分３５１）。ノード電位ＶＣが、バイアス電位ＢＩＡＳよりも低く、フォトダイオード３０８の両端に順バイアス電圧ＶＲＶが印加されている。
【００５９】
順バイアス電圧により、フォトダイオード３０８を通って、バイアス線３０１から容量素子３１２に、順方向電流が流れる。これにより、キャリアが高確率でフォトダイオード３０８の準位にトラップされ、光励起キャリアトラップの影響を低減でき、結果として残像を低減できる。
【００６０】
フォトダイオード３０８を流れる順方向電流により、ノード電位ＶＣは、急激に略バイアス電位ＢＩＡＳまで増加する（部分３５２）。フォトダイオード３０８の両端に順バイアス電圧が印加される期間ＴＲＶは短く、順方向電流により、フォトダイオード３０８の順バイアス電圧は急激に減少する。ノード電位ＶＣは、バイアス電位ＢＩＡＳと略等しくなる。
【００６１】
制御回路は、容量素子３１２の電位を変動させ、フォトダイオード３０８に一時的に順バイアス電圧を印加する。順バイアス電圧が急激に減少する為、フォトダイオード３０８に大電流が流れることはない。流れる電流は最大でも容量素子３１２に保持された電荷量（Ｃ＊ΔＶｃｌ）である。
【００６２】
時刻Ｔ４において制御信号ＣＬの電位が上がると、容量素子３１２の容量結合を介して、ノード電位ＶＣも上昇する（部分３５３）。さらに、時刻Ｔ５において薄膜トランジスタ３１１がオンにされ、ノード電位ＶＣは、電源線３０２からのプリセット電位ＰＲに近づいていく（部分３５４）。フォトダイオード３０８に、所定の逆バイアス電圧が書き込まれる。
【００６３】
検出回路１５０は、時刻Ｔ６から時刻Ｔ７の期間において、フォトダイオード３０８の光照射により変化したカソード電位に対応する信号を補正するために、プリセット電位ＰＲに対応する増幅用薄膜トランジスタ３０９の出力（基準信号）を読み出す。検出回路１５０は、光照射による信号の検出において、基準信号と読みだし信号との差分を計算することで、増幅用薄膜トランジスタ３０９のオフセットをキャンセルする。
【００６４】
図８は、実施形態２に係る画素の他の構成例（等価回路構成例）３８０を示す。図６に示す回路構成との差異を主に説明する。画素３８０は、第１のスイッチング素子である薄膜トランジスタ３８２、増幅用の薄膜トランジスタ３８１を含む。
【００６５】
薄膜トランジスタ３８２は、フォトダイオード３０８の信号の読み出しを制御する。薄膜トランジスタ３８１は、フォトダイオード３０８から読み出す信号を増幅する。薄膜トランジスタ３８１、３８２は、例えば、ａ−Ｓｉ薄膜トランジスタ、又は、酸化物半導体薄膜トランジスタである。
【００６６】
薄膜トランジスタ３８２のゲート端子は走査線３０６に接続され、ソース／ドレイン端子の一方は電源線３０３に接続され、ソース／ドレイン端子の他方は、薄膜トランジスタ３８１のソース／ドレイン端子に接続されている。薄膜トランジスタ３８１のゲート端子は、フォトダイオード３０８のカソード端子に接続され、ソース／ドレイン端子の一方は信号線３０４に接続され、ソース／ドレイン端子の他方は薄膜トランジスタ３８２のソース／ドレイン端子に接続されている。
【００６７】
フォトダイオード３０８のカソード端子、薄膜トランジスタ３８１のゲート端子、容量素子３１２及び薄膜トランジスタ３１１のソース／ドレイン端子の接続ノード３１３の電位をＶＣとする。
【００６８】
容量素子３１２の一方端子は、フォトダイオード３０８のカソード端子、薄膜トランジスタ３８１のゲート端子、及び薄膜トランジスタ３１１のソース／ドレイン端子との間のノードに接続されている。フォトダイオード３０８のカソード端子は、薄膜トランジスタ３８１のゲート端子、薄膜トランジスタ３１１のソース／ドレイン端子、及び容量素子３１２の一方端子に接続されている。
【００６９】
上述のように、図８の画素回路構成例３８０と、図６の画素回路構成例３００との間において、信号を読み出す画素を選択するための第１スイッチ薄膜トランジスタ及び増幅用薄膜トランジスタが、入れ替わっている。制御信号の変化及びノード電位ＶＣの変化は、図７を参照して説明した通である。
【００７０】
実施形態１及び実施形態２において図面を参照して説明した画素回路の薄膜トランジスタの導電型は、ｎ型であるが、画素回路内の薄膜トランジスタの導電型はｐ型であってもよい。フォトダイオードの接続の向きは、実施形態１及び実施形態２において図面を参照した例と逆であってもよい。フォトダイオードを順バイアス状態にするためにアノード端子に正のパルスを与えてもよい。ａ−Ｓｉフォトダイオードにおいてはホールの移動度が小さいのでため、光照射面にアノード端子が向いていることが好ましい。
【００７１】
以上、本開示の実施形態を説明したが、本開示が上記の実施形態に限定されるものではない。当業者であれば、上記の実施形態の各要素を、本開示の範囲において容易に変更、追加、変換することが可能である。ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、ある実施形態の構成に他の実施形態の構成を加えることも可能である。
【符号の説明】
【００７２】
１０  イメージセンサ、１００  センサ基板、１０１  画素マトリクス、１０２  画素、１０３  フォトダイオード、１０４  薄膜トランジスタ、１０５  走査線、１０６  信号線、１０７  バイアス線、１０８  共通バイアス線、１０９  パッド、１１０  容量素子、１１１  制御線、１５０  検出回路、１７０  走査回路、２１０  順方向電流、３００  画素、３０１  バイアス線、３０２、３０３  電源線、３０４  信号線、３０５、３０７  制御線、３０６  走査線、３０８  フォトダイオード、３０９、３１０、３１１  薄膜トランジスタ、３１２  容量素子、３１３  接続ノード、ＢＩＡＳ  バイアス電位、ＣＬ  制御信号、ＤＭ  リファレンス電位、ＧＮ  走査信号、ＰＡ  電源電位、ＰＲ  プリセット電位、ＲＳＴ  制御信号、ＶＣ  ノード電位
【図１】
2020205544.tif 000003
【図２】
2020205544.tif 000004
【図３】
2020205544.tif 000005
【図４】
2020205544.tif 000006
【図５】
2020205544.tif 000007
【図６】
2020205544.tif 000008
【図７】
2020205544.tif 000009
【図８】
2020205544.tif 000010