(57)【要約】【課題】本発明は、ＳｉＣの基板に生じたマイクロパイプを原因とする様々な弊害を抑制し得る炭化珪素半導体基板、炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法を提供することを目的とする。【解決手段】本願の発明に係る炭化珪素半導体基板は、第１導電型のＳｉＣ基板と、該ＳｉＣ基板の表面に接する第１導電型のＳｉＣエピタキシャル層と、該ＳｉＣ基板の裏面に接する多結晶ＳｉＣ層と、を備えることを特徴とする。【選択図】図１
2020113619.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型のＳｉＣ基板と、
前記ＳｉＣ基板の表面に接する第１導電型のＳｉＣエピタキシャル層と、
前記ＳｉＣ基板の裏面に接する多結晶ＳｉＣ層と、を備える炭化珪素半導体基板。
【請求項２】
前記ＳｉＣ基板は裏面側に不純物が含まれる第１不純物層を有し、前記第１不純物層が前記多結晶ＳｉＣ層に接したことを特徴とする請求項１に記載の炭化珪素半導体基板。
【請求項３】
前記多結晶ＳｉＣ層は不純物が含まれる第２不純物層を有することを特徴とする請求項１又は２に記載の炭化珪素半導体基板。
【請求項４】
前記ＳｉＣ基板と前記ＳｉＣエピタキシャル層の厚みの合計は１００μｍ以上であり、前記ＳｉＣ基板と前記ＳｉＣエピタキシャル層と前記多結晶ＳｉＣ層の厚みの合計は３００μｍ以上である請求項１から３のいずれか１項の炭化珪素半導体基板。
【請求項５】
前記ＳｉＣ基板、前記ＳｉＣエピタキシャル層及び前記多結晶ＳｉＣ層を有する構造の平坦度はＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）で４μｍ以下であることを特徴とする請求項１から４のいずれか１項に記載の炭化珪素半導体基板。
【請求項６】
前記ＳｉＣ基板と前記ＳｉＣエピタキシャル層にはこれらを貫く貫通孔があり、前記貫通孔は前記多結晶ＳｉＣ層によって塞がれたことを特徴とする請求項１から５のいずれか１項に記載の炭化珪素半導体基板。
【請求項７】
前記多結晶ＳｉＣ層の層厚は５０μｍ以上であることを特徴とする請求項６に記載の炭化珪素半導体基板。
【請求項８】
表面と裏面を有する第１導電型のＳｉＣ基板を準備することと、
成長ガスを用いて、前記ＳｉＣ基板の表面に第１導電型のＳｉＣエピタキシャル層を形成することと、
前記ＳｉＣ基板の裏面に多結晶ＳｉＣ層を成膜することと、を備えた炭化珪素半導体基板の製造方法。
【請求項９】
前記多結晶ＳｉＣ層を成膜する前に、前記ＳｉＣ基板の裏面にイオンを注入して第１不純物層を形成することを備えた請求項８に記載の炭化珪素半導体基板の製造方法。
【請求項１０】
前記多結晶ＳｉＣ層の成膜温度は、前記ＳｉＣエピタキシャル層を形成する際の成膜温度より低いことを特徴とする請求項８又は９に記載の炭化珪素半導体基板の製造方法。
【請求項１１】
前記多結晶ＳｉＣ層はＣＶＤ法で形成することを特徴とする請求項８から１０のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項１２】
前記多結晶ＳｉＣ層を成膜する前に、前記ＳｉＣ基板の裏面を研削して前記ＳｉＣ基板を薄くすることを備えた請求項８から１１のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項１３】
前記多結晶ＳｉＣ層の一部又は全部を除去することで、前記ＳｉＣ基板の平坦性を高めたことを特徴とする請求項８から１２のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項１４】
前記ＳｉＣ基板と前記ＳｉＣエピタキシャル層にはこれらを貫く貫通孔があり、前記多結晶ＳｉＣ層が前記貫通孔を塞ぐことを特徴とする請求項８から１２のいずれか１項に記載の炭化珪素半導体基板の製造方法。
【請求項１５】
表面と裏面を有する第１導電型のＳｉＣ基板を準備することと、
成長ガスを用いて、前記ＳｉＣ基板の表面に第１導電型のＳｉＣエピタキシャル層を形成することと、
前記ＳｉＣ基板の裏面に多結晶ＳｉＣ層を成膜することと、
前記ＳｉＣエピタキシャル層に不純物を注入することと、
前記ＳｉＣエピタキシャル層を加熱して前記不純物を活性化することと、を備える炭化珪素半導体装置の製造方法。
【請求項１６】
前記ＳｉＣエピタキシャル層の加熱は、１７００℃を超える温度で行う請求項１５に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素半導体基板、炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素（以下、ＳｉＣということがある）は次世代のパワー半導体材料として期待されている材料の１つである。ＳｉＣは多くの結晶多形を持つことが知られており、例えばパワーデバイス用途としては４Ｈ型がよく用いられる。ＳｉＣは多くの結晶多形を有することから、わずかなエネルギーで別の結晶多形に変わる可能性がある。そのため、ＳｉＣ基板上へのエピタキシャル成長では、［０００１］結晶軸から４〜８°基板面を傾けた基板上に成長することでエピタキシャル層の結晶多形を基板と同一に保持する、ステップフロー成長と呼ばれる方法を採用し得る。基板面の傾きの角度はオフ角と呼ばれ、例えば［０００１］結晶軸から［１１−２０］方向に対して傾きを持ったウエハがデバイス製造に使用されている。なお、［０００１］などの括弧を用いた表現は面方位を表すものであり、基本方位である［１０００］、［０１００］、［００１０］、［０００１］の掛け合わせで方向を示す。
【０００３】
原料を昇華させて種結晶に成長させる昇華法によって、ＳｉＣを結晶成長し得る。この場合、２０００℃以上の高温で原料ガスを昇華させ種結晶を成長するため、ＳｉＣウエハには多くの転位が内包される。ＳｉＣの結晶には特有のマイクロパイプ（ＭＰ）と呼ばれる、［０００１］結晶軸に沿って発生する転位が存在する。ＭＰは大きいもので直径が数十μｍにも及ぶことがある。ＭＰは、デバイス製造に一般的に使用されるウエハでは基板の表面から裏面を貫通する孔となり得る。
【０００４】
直径数十μｍのＭＰがウエハに存在する場合、写真製版工程におけるウエハ裏面へのレジスト又は現像液の染み出しが発生する。また、ウエハの真空吸着が要求される搬送系又はプロセス装置では、ＭＰによって吸着エラーが発生すると、ウエハプロセス流動の阻害要因となる。目視ではウエハ内の大きなＭＰを判別することができず、ウエハプロセス投入前にウエハを選別することは困難である。
【０００５】
またＣＶＤ法を用いたＳｉＣエピタキシャル成長では、原料ガスがＭＰを経由してウエハ裏面へ周り込み、ウエハ裏面の一部にＳｉＣ多結晶が付着することがある。その場合、局所的にウエハ平坦性が悪化し得る。悪化したウエハ平坦性は、ウエハプロセスの写真製版工程時にデフォーカスを引き起こす。
【０００６】
特許文献１には、主面を有し単結晶炭化珪素からなるベース基板と、当該主面上に形成されたエピタキシャル層と、ベース基板において主面の反対側に位置する裏面上に形成された変形抑制層とを備えることが開示されている。この変形抑制層によって基板の変形が抑制される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１５−０３２７８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
サイズの大きなマイクロパイプを有するＳｉＣエピウエハに支持基板を貼り付けてプロセス流動することで上述の問題を回避し得る。しかしながら、支持基板の貼り付けに樹脂などの接着剤が使用されるため、高温プロセスには使用できない課題がある。
【０００９】
局所的なウエハ平坦性の悪化は、ウエハ裏面を研磨又は研削することで回避し得る。しかしながら、そうすると工数が大幅に増加することに加え、裏面研磨の際にウエハ表面にキズが生じたり、ウエハ表面の保護膜又はテープ糊が除去しきれずデバイス歩留りを低下させたり、裏面研磨時に発生する研磨屑がウエハプロセスラインに持ち込まれライン内の２次汚染が生じたりし得る。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、マイクロパイプを原因とする弊害を抑制した炭化珪素半導体基板、炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本願の発明に係る炭化珪素半導体基板は、第１導電型のＳｉＣ基板と、該ＳｉＣ基板の表面に接する第１導電型のＳｉＣエピタキシャル層と、該ＳｉＣ基板の裏面に接する多結晶ＳｉＣ層と、を備えることを特徴とする。
【００１２】
本発明のその他の特徴は以下に明らかにする。
【発明の効果】
【００１３】
本発明によれば、ＳｉＣ基板の裏面に多結晶ＳｉＣ層を形成することで、マイクロパイプを有することによる弊害を抑制できる。
【図面の簡単な説明】
【００１４】
【図１】実施の形態１に係る炭化珪素半導体基板の断面図である。
【図２】図１の一部拡大図である。
【図３】変形例に係る炭化珪素半導体基板の断面図である。
【図４】別の変形例に係る炭化珪素半導体基板の断面図である。
【図５】実施の形態２に係る炭化珪素半導体装置の断面図である。
【図６】実施の形態３に係る炭化珪素半導体装置の断面図である。
【発明を実施するための形態】
【００１５】
本発明の実施の形態に係る炭化珪素半導体基板、炭化珪素半導体基板の製造方法、炭化珪素半導体装置の製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１６】
実施の形態１．
図１は、実施の形態１に係る炭化珪素半導体基板の構成例を示す断面図である。炭化珪素半導体基板１０は例えば４Ｈ型のＳｉＣエピタキシャルウエハである。炭化珪素半導体基板１０は第１導電型のＳｉＣ基板１１を備えている。ＳｉＣ基板１１の結晶軸〈０００１〉軸は基板表面に対して例えば４°の傾きをもつ。第１導電型は例えばｎ型である。ＳｉＣ基板１１は表面１１ａと、表面１１ａと反対側の面である裏面１１ｂを有している。
【００１７】
ＳｉＣ基板１１の表面１１aには、第１導電型のＳｉＣエピタキシャル層１２が接している。ＳｉＣ基板１１の裏面１１ｂには多結晶ＳｉＣ層１３が接している。ＳｉＣ基板１１とＳｉＣエピタキシャル層１２にはこれらを貫く貫通孔１１ｈがある。貫通孔１１ｈは、例えばＳｉＣの結晶に生じたマイクロパイプである。貫通孔１１ｈの直径は例えば数十μｍである。この貫通孔１１ｈは多結晶ＳｉＣ層１３によって塞がれている。そのため、炭化珪素半導体基板１０全体でみれば貫通孔はない。
【００１８】
このような炭化珪素半導体基板１０の製造方法の一例を説明する。まず、表面１１ａと裏面１１ｂを有する第１導電型のＳｉＣ基板１１を準備する。ＳｉＣ基板１１は例えば４°のオフ角を有し第１導電型である。ＳｉＣ基板１１の直径は例えば１００ｍｍ〜１５０ｍｍであり、ＳｉＣ基板１１の厚みは例えば３５０μｍである。このＳｉＣ基板１１を、ＳｉＣエピタキシャル成長装置内に配置する。
【００１９】
次いで、成長ガスを用いて、ＳｉＣ基板１１の表面１１ａに第１導電型のＳｉＣエピタキシャル層１２を形成する。例えば、キャリアガスとして水素ガスを装置内に流し、炉内の温度を予め定められた温度まで上昇させる。例えば炉内温度を１６００℃まで上昇させる。その後、予め定められた時間その温度を保持し、エピタキシャル成長前にガスによるエッチングを行う。ガスによるエッチングを行った後、成長ガスとして例えばモノシランなどのシラン系ガスと、例えばプロパンなどの炭化水素系ガスを導入し、ドーパントガスとして窒素を導入して、エピタキシャル成長を実施する。
【００２０】
ＳｉＣエピタキシャル層１２の成長の際、ＳｉＣエピタキシャル層１２のキャリア濃度が予め定められたキャリア濃度となるよう、例えばモノシランとプロパンの流量、および比率と、窒素流量とを調整する。成長条件の一例は、成長温度１５５０℃、Ｃ／Ｓｉ比１．０５、成長圧力９ｋＰａ、モノシラン流量２００ｃｃｍ、窒素流量１００ｃｃｍである。こうしてＳｉＣエピタキシャル層１２を成長させる。また、エッチングおよび成長時に、装置内に塩化水素などの塩素系ガスを導入し得る。ドーパントガスとして、窒素に代えて、窒素を含むガス又は炭化珪素に対してＮ型のドーパントとなる元素を含むガスを採用してもよい。
【００２１】
次いで、ＳｉＣ基板１１の裏面１１ｂに多結晶ＳｉＣ層１３を成膜する。まず、ＳｉＣエピタキシャル層１２を備えたＳｉＣ基板１１をＳｉＣのＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置内に設置する。多結晶ＳｉＣ層１３の成長に用いるＣＶＤ装置は、ＳｉＣエピタキシャル層１２の成長装置と同一の装置とし得る。多結晶ＳｉＣ層１３の成長条件の一例は、成長温度１３００℃、Ｃ／Ｓｉ比１．０５、成長圧力９ｋＰａ、モノシラン流量２００ｃｃｍ、窒素流量１０００ｃｃｍである。このように、多結晶ＳｉＣ層１３はＣＶＤ法で形成し得る。
【００２２】
多結晶ＳｉＣ層１３の成膜温度をＳｉＣエピタキシャル層１２を形成する際の成膜温度より低くし、多結晶ＳｉＣ層１３の成膜時のドーパントである窒素の流量を多くすることで、炭化珪素半導体基板１０を用いたデバイスの抵抗率を低下させ得る。ドーパントガスとしては窒素に代えて、窒素を含むガス、炭化珪素に対してＮ型のドーパントとなる元素を含むガス、又は炭化珪素に対してＰ型のドーパントとなるＡｌ等の元素を含むガスとすることができる。
【００２３】
貫通孔１１ｈを塞ぐことができるように多結晶ＳｉＣ層１３の膜厚を設定することができる。多結晶ＳｉＣ層１３は多結晶膜のため概ね等方的に成長すると考えられる。そうすると、多結晶ＳｉＣ層１３は、貫通孔１１ｈの直径方向に、厚み方向の２倍成長する。発明者が調査した結果、貫通孔１１ｈの直径は最大でも１００μｍ程度であった。そのため、多結晶ＳｉＣ層１３を厚み方向に５０μｍ成長すれば、貫通孔１１ｈの直径方向には１００μｍの多結晶ＳｉＣが成長し、その貫通孔１１ｈを塞ぐことが可能となる。したがって、貫通孔１１ｈを塞ぐために多結晶ＳｉＣ層１３の層厚は５０μｍ以上とし得る。また、多結晶ＳｉＣ層１３の層厚を１００μｍ以上として、確実に貫通孔１１ｈを塞ぐこととしてもよい。別の例によれば、別の層厚を採用して多結晶ＳｉＣ層１３で貫通孔１１ｈを塞ぐことができる。図２は、図１の一部拡大図である。図２には、多結晶ＳｉＣ層１３の成膜によって、貫通孔１１ｈの内壁に沿って多結晶ＳｉＣが成長したことが図示されている。貫通孔１１ｈの内壁全体に多結晶ＳｉＣを成長させてもよい。その場合は、貫通孔１１ｈが当該多結晶ＳｉＣによって埋められる。
【００２４】
発明者が行った実験では、１５μｍ以上の直径の貫通孔１１ｈがあると、レジスト又は現像液が貫通孔１１ｈをとおって炭化珪素半導体基板の裏面側に染み出す。そのため、１５μｍ以上の直径の貫通孔１１ｈが残らないように多結晶ＳｉＣ層１３の膜厚を調整することもできる。
【００２５】
ウエハの平坦性を確保するため、成長した多結晶ＳｉＣ層１３を研磨又は研削（以後単に研削ということがある）することで、多結晶ＳｉＣ層１３の一部又は全部を除去し得る。この研削は、ＳｉＣ基板１１の平坦性を高め得る。多結晶ＳｉＣ層１３の一部又は全部の除去は、多結晶ＳｉＣ層１３の形成に伴って貫通孔１１ｈの中に形成された多結晶ＳｉＣを残しつつ行う。そうすることで、貫通孔１１ｈの閉塞を維持できる。
【００２６】
また、多結晶ＳｉＣ層１３を成膜する前に、ＳｉＣ基板１１の裏面１１ｂを研削してＳｉＣ基板１１を薄くしてもよい。ＳｉＣ基板１１、ＳｉＣエピタキシャル層１２及び多結晶ＳｉＣ層１３を有する構造の平坦度はＴＴＶ（Ｔｏｔａｌ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ）で例えば４μｍ以下とすることができる。なお、ＳｉＣ基板１１の元の厚みの１／３以上を研削する場合は、研削の前にウエハ端部をナイフエッジにならないよう加工しておくことができる。
【００２７】
一例として、ＳｉＣ基板１１とＳｉＣエピタキシャル層１２を有するエピタキシャル基板の厚みを２００μｍ程度になるまで薄くした後に、裏面１１ｂに多結晶ＳｉＣ層１３を１００μｍ成長する。極端に薄いエピタキシャル基板に多結晶ＳｉＣ層１３を成長しようとすると、プロセス中にウエハ割れが発生し得るため、ＳｉＣ基板１１とＳｉＣエピタキシャル層１２の厚みの合計は１００μｍ以上とし得る。
【００２８】
また、ウエハプロセス流動の際、ハンドリングが困難となったり、ウエハが割れたりすることを防止するために、ＳｉＣ基板１１とＳｉＣエピタキシャル層１２と多結晶ＳｉＣ層１３の厚みの合計は３００μｍ以上とし得る。
【００２９】
ＣＶＤ法を用いて、多結晶ＳｉＣ層１３の成長と同時に、ＳｉＣエピタキシャル層１２を成長させてもよい。そのようなＳｉＣ基板１１の両面に対する成膜は、例えばウエハを外周で保持するウエハ設置台を用いることで可能となる。
【００３０】
図３は、変形例に係る炭化珪素半導体基板の断面図である。ＳｉＣ基板１１は、裏面１１ｂ側に不純物が含まれる第１不純物層１１Ｂを有し、表面１１ａ側に低濃度層１１Ａを有する。第１不純物層１１Ｂが多結晶ＳｉＣ層１３に接している。低濃度層１１Ａは、不純物が含まれない又は第１不純物層１１Ｂより不純物濃度が小さい。例えば、多結晶ＳｉＣ層１３の成膜前に、ＳｉＣエピタキシャル層１２の表面を保護した上で、ＳｉＣ基板１１の裏面１１ｂにイオン注入を実施することで第１不純物層１１Ｂを形成する。イオン注入条件の一例は、窒素を注入種とし、加速電圧を１００ｋｅＶとし、イオンドーズ量を５Ｅ１４／ｃｍ２とするものである。特に、イオン注入量を増やすことは、多結晶ＳｉＣ層１３の生成を促したり、炭化珪素半導体基板に形成される半導体素子の抵抗を低減したりすることに貢献し得る。注入種はＡｌなどのp型となる元素としてもよい。
【００３１】
図４は、別の変形例に係る炭化珪素半導体基板の断面図である。多結晶ＳｉＣ層１３は、第２不純物層１３Ｂと低濃度層１３Ａを備えている。第２不純物層１３Ｂは不純物が含まれる層である。低濃度層１３Ａは裏面１１ｂに接している。低濃度層１３Ａは、不純物が含まれない又は第２不純物層１３Ｂより不純物濃度が小さい層である。第２不純物層１３Ｂは、炭化珪素半導体基板に形成される半導体素子の抵抗低減に寄与し得る。
【００３２】
以下の実施の形態にかかる炭化珪素半導体基板、炭化珪素半導体基板の製造方法又は炭化珪素半導体装置の製造方法は、実施の形態１との共通点が多いので実施の形態１との相違点を中心に説明する。
【００３３】
実施の形態２．
図５は、実施の形態２に係る炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置の構成例を示す断面図である。図５の炭化珪素半導体装置はＭＯＳＦＥＴである。実施の形態１で説明した複数の炭化珪素半導体基板のいずれか１つを用いて当該ＭＯＳＦＥＴを製造する。
【００３４】
まず、ＳｉＣエピタキシャル層１２の上に開口を有するレジストなどによりマスクを形成する。裏面１１ｂに多結晶ＳｉＣ層１３を形成したことで大きな貫通孔１１ｈが塞がれているので、レジストパターンを形成する際にレジスト又は現像液が貫通孔１１ｈをとおって炭化珪素半導体基板１０の裏面側に漏れ出すことはない。そのようなマスクがある状態でＳｉＣエピタキシャル層１２に不純物をイオン注入して、一対の第２導電型のベース領域２４を形成する。第２導電型は例えばｐ型である。ＳｉＣエピタキシャル層１２の中でｐ型となる不純物としては、例えばボロン（Ｂ）又はアルミニウム（Ａｌ）を挙げることができる。
【００３５】
次いで、ベース領域２４の上にレジストなどによりマスクを形成し、イオン注入法で第１導電型のソース領域２５を形成し、そのマスクを除去する。第１導電型は例えばｎ型である。ｎ型不純物としては例えばリン（Ｐ）又は窒素（Ｎ）を挙げることができる。このように、ＳｉＣエピタキシャル層１２に不純物を注入する。
【００３６】
次いで、上述のイオン注入後に熱処理装置によって炭化珪素半導体基板を高温で熱処理する。この熱処理でＳｉＣエピタキシャル層１２が加熱され、ｎ型およびｐ型の注入イオンを電気的に活性化させる。例えば１７００℃を超える温度でＳｉＣエピタキシャル層１２を加熱し、不純物を活性化させる。炭化珪素半導体基板の裏面側には前述の多結晶ＳｉＣ層１３があるが、この多結晶ＳｉＣ層１３を除去することなく、例えば１７００℃を超える高温処理が可能である。
【００３７】
次いで、ゲート絶縁膜２６を熱酸化又は堆積によって形成する。次いで、ゲート絶縁膜２６上に導電層を成膜しパターニングすることでゲート電極２７を形成する。ゲート電極２７は、一対のベース領域２４およびソース領域２５の端部の上と、ベース領域２４間のＳｉＣエピタキシャル層１２の上とに位置するように、パターニングされ得る。さらに、各ソース領域２５上のゲート絶縁膜２６の残余の部分はリソグラフィ技術およびエッチング技術によって除去される。
【００３８】
次いで、ソース領域２５が露出した部分にソース電極２８を成膜およびパターニングする。次いで、炭化珪素半導体基板の裏面側にドレイン電極２９を形成し、図５の素子構造の主要部が完成する。炭化珪素半導体基板の裏面側を研削した後で、ドレイン電極２９形成することができる。多結晶ＳｉＣ層１３をすべて除去した後にドレイン電極２９を形成してもよいし、多結晶ＳｉＣ層１３のすべてとＳｉＣ基板１１の一部を除去した後にドレイン電極２９を形成してもよいし、多結晶ＳｉＣ層１３の一部を除去した後にドレイン電極２９を形成してもよい。多結晶ＳｉＣ層１３の除去は、単結晶であるＳｉＣ基板１１の除去よりも容易である。
【００３９】
炭化珪素半導体基板を用いてデバイスを製作するプロセスは、注入したイオンを１７００℃を超える温度で活性化する工程を含み得る。ＳｉＣ基板１１の裏面１１ｂに貫通孔１１ｈを塞ぐために設けられる構造として、多結晶ＳｉＣ層１３を用いることで、ＳｉＣ基板１１と多結晶ＳｉＣ層１３の材料をＳｉＣで統一できる。多結晶ＳｉＣ層１３は、そのような高温処理に伴ったライン汚染を生じないので、１７００℃を超える温度の処理の前に多結晶ＳｉＣ層１３を除去する必要はない。他方、ＳｉＣ基板１１の裏面１１ｂに金属膜を形成すると、その金属膜が高温で溶解したりライン汚染源になったりする。さらに、ＳｉＣ基板１１の裏面１１ｂに炭素膜を形成すると、高温での処理は可能となるが、異物発生の原因となり歩留り低下を招く。
【００４０】
このように、ＳｉＣ基板１１の裏面１１ｂに形成された多結晶ＳｉＣ層１３は、高温処理を可能とするものである。多結晶ＳｉＣ層１３を有する炭化珪素半導体基板は、ＭＯＳＦＥＴ以外のデバイスを製造する際にも、弊害のない高温処理を可能とする。多結晶ＳｉＣ層１３を形成する前に裏面１１ｂにダメージを与えることで、裏面１１ｂの単結晶の結晶性を崩しておくと、多結晶ＳｉＣ層１３の成長時に多結晶化を促進できる。裏面１１ｂのダメージは、例えばイオン注入によって与えることができる。
【００４１】
実施の形態３．
図６は、実施の形態３に係る炭化珪素半導体装置の製造方法で製造された炭化珪素半導体装置の構成例を示す断面図である。図６の炭化珪素半導体装置はショットキーダイオードである。実施の形態１で説明した複数の炭化珪素半導体基板のいずれか１つを用いて当該ショットキーダイオードを製造する。
【００４２】
まず、第１導電型のＳｉＣエピタキシャル層１２の表面上にフォトレジストパターニングマスクを形成する。次いで、そのマスクの上から不純物イオンを注入し、ＳｉＣエピタキシャル層１２にイオン注入層を形成する。次いで、マスクおよび犠牲酸化膜を除去する。次いで、注入された不純物原子を活性化させる活性化アニールを行うことで第２導電型の終端構造３０を形成する。終端構造３０は耐圧の向上に貢献する。次いで、ＳｉＣ基板１１の裏面にオーミック電極３２を形成し、熱処理を行う。任意の工程で、基板表面にショットキー電極３１を形成する。
【００４３】
ショットキーダイオードの製造に伴う、例えば１７００℃を超える高温処理は、多結晶ＳｉＣ層１３を除去することなく行うことができる。このショットキーダイオードと前述のＭＯＳＦＥＴ以外のデバイスを製造することも可能である。多結晶ＳｉＣ層１３は、マイクロパイプを塞いだり、マイクロパイプを実害がないほど小さくしたり、高温処理を可能としたりするものである。
【符号の説明】
【００４４】
１０  炭化珪素半導体基板、  １１  ＳｉＣ基板、  １２  ＳｉＣエピタキシャル層、  １３  多結晶ＳｉＣ層、  １１Ｂ  第１不純物層、  １３Ｂ  第２不純物層
【図１】
2020113619.tif 000003
【図２】
2020113619.tif 000004
【図３】
2020113619.tif 000005
【図４】
2020113619.tif 000006
【図５】
2020113619.tif 000007
【図６】
2020113619.tif 000008