(57)【要約】      （修正有）【課題】リーク電流を抑制し、消費電流を低減する。【解決手段】受光素子は、光電変換部にて光電変換された電荷を検出する第１のタップと、光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備える。画素内の２つのタップと画素トランジスタ領域とを除く平面領域は、タップの外周部のタップ周辺領域と、画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜１４１と、埋め込み酸化膜の光入射面側に、基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、画素トランジスタ近傍領域には、基板と同じ導電型で基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている。本技術は、例えば、測距を行う受光素子等に適用できる。【選択図】図６
2020088142.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備え、
画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、
前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、
前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている
受光素子。
【請求項２】
前記画素トランジスタ近傍領域にも前記埋め込み酸化膜が形成され、前記埋め込み酸化膜の光入射面側に、前記第２半導体領域が形成されている
請求項１に記載の受光素子。
【請求項３】
前記タップ周辺領域と前記画素トランジスタ近傍領域とは、前記画素内の前記２つのタップの配列方向と直交する方向に分けられている
請求項２に記載の受光素子。
【請求項４】
前記タップ周辺領域の前記埋め込み酸化膜は、前記タップ周辺領域の全面に形成され、
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、ストライプ状パターンで形成されている
請求項２に記載の受光素子。
【請求項５】
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、列方向のストライプ状パターンである
請求項４に記載の受光素子。
【請求項６】
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、行方向のストライプ状パターンである
請求項４に記載の受光素子。
【請求項７】
前記タップ周辺領域の前記埋め込み酸化膜は、前記タップ周辺領域の全面に形成され、
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の酸化膜を列方向および行方向に規則的に２個以上配置したアレイパターンで形成されている
請求項２に記載の受光素子。
【請求項８】
前記タップ周辺領域の前記埋め込み酸化膜は、前記タップ周辺領域の全面に形成され、
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の間隙を列方向および行方向に規則的に２個以上配置した格子状パターンで形成されている
請求項２に記載の受光素子。
【請求項９】
前記画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域のうち、前記２つのタップの外周部の領域が前記タップ周辺領域であり、それ以外の領域が前記画素トランジスタ近傍領域である
請求項２に記載の受光素子。
【請求項１０】
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、ストライプ状パターンで形成されている
請求項９に記載の受光素子。
【請求項１１】
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、列方向のストライプ状パターンである
請求項１０に記載の受光素子。
【請求項１２】
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、行方向のストライプ状パターンである
請求項１０に記載の受光素子。
【請求項１３】
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の酸化膜を列方向および行方向に規則的に２個以上配置したアレイパターンで形成されている
請求項９に記載の受光素子。
【請求項１４】
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の間隙を列方向および行方向に規則的に２個以上配置した格子状パターンで形成されている
請求項９に記載の受光素子。
【請求項１５】
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、複数の島状の酸化膜をランダムに配置したランダムパターンで形成されている
請求項９に記載の受光素子。
【請求項１６】
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、前記タップ周辺領域の前記埋め込み酸化膜よりも深く形成されている
請求項１５に記載の受光素子。
【請求項１７】
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、前記タップ周辺領域の前記埋め込み酸化膜よりも浅く形成されている
請求項１５に記載の受光素子。
【請求項１８】
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備え、
画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、
前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、
前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている
受光素子
を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、受光素子および電子機器に関し、特に、リーク電流を抑制し、消費電流を低減することができるようにした受光素子および電子機器に関する。
【背景技術】
【０００２】
間接ToF（Time of Flight）方式を利用した測距システムが知られている。このような測距システムでは、ある位相でLED（Light Emitting Diode）やレーザを用いて照射されたアクティブ光が対象物にあたって反射した光を受光することで得られる信号電荷を異なる領域に振り分けることのできるセンサが必要不可欠である。
【０００３】
そこで、例えばセンサの基板に直接電圧を印加して基板内に電流を発生させることで、基板内の広範囲の領域を変調できるようにした技術が提案されている（例えば、特許文献１参照）。このようなセンサは、CAPD（Current Assisted Photonic Demodulator）センサとも呼ばれている。
【０００４】
CAPDセンサには、電圧が印加される印加電極と、電荷を収集するための吸引電極とからなるタップが、少なくとも２つ設けられる。２つのタップのうち、一方のタップの印加電極に正の電圧が印加されると、２つのタップ間に電界が発生して電流が流れ、光電変換により発生した信号電荷が、他方のタップの吸引電極へと導かれて収集される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１１−８６９０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
CAPDセンサでは、リーク電流を抑制し、消費電流を低減することが要請されている。
【０００７】
本技術は、このような状況に鑑みてなされたものであり、リーク電流を抑制し、消費電流を低減することができるようにするものである。
【課題を解決するための手段】
【０００８】
本技術の第１の側面の受光素子は、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備え、画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている。
【０００９】
本技術の第２の側面の電子機器は、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備え、画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている受光素子を備える。
【００１０】
本技術の第１および第２の側面においては、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部が設けられ、画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている。
【００１１】
受光素子及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【図面の簡単な説明】
【００１２】
【図１】本技術を適用した受光素子の構成例を示すブロック図である。
【図２】比較例としての画素の断面図である。
【図３】比較例としての画素の平面図である。
【図４】画素の等価回路を示す図である。
【図５】比較例の画素で発生するリーク電流を説明する図である。
【図６】図１の画素の第１構成例を示す断面図である。
【図７】図１の画素の第１構成例を示す平面図である。
【図８】第１構成例の効果を説明する図である。
【図９】第１構成例の変形例を示す断面図である。
【図１０】図１の受光素子における画素の第２構成例を示す図である。
【図１１】第２構成例の変形例を示す断面図である。
【図１２】図１の画素の第３構成例乃至第５構成例を示す図である。
【図１３】図１の画素の第６構成例を示す図である。
【図１４】図１の画素の第７構成例を示す図である。
【図１５】図１の画素の第８構成例乃至第１０構成例を示す図である。
【図１６】タップ形状の変形例を示す図である。
【図１７】タップ形状の変形例を示す図である。
【図１８】本技術を適用した測距モジュールの構成例を示すブロック図である。
【図１９】本技術を適用した電子機器としてのスマートフォンの構成例を示すブロック図である。
【図２０】車両制御システムの概略的な構成の一例を示すブロック図である。
【図２１】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１３】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．受光素子の構成例
２．画素の比較構造例
３．画素の等価回路構成例
４．画素の第１構成例
５．画素の第２構成例
６．画素の第３構成例乃至第５構成例
７．画素の第６構成例
８．画素の第７構成例
９．画素の第８構成例乃至第１０構成例
１０．その他の変形例
１１．測距モジュールの構成例
１２．電子機器の構成例
１３．移動体への応用例
【００１４】
＜１．受光素子の構成例＞
図１は、本技術を適用した受光素子の構成例を示すブロック図である。
【００１５】
図１に示される受光素子１は、所定の光源から照射されたパルス光が被写体に反射して戻ってきた反射光を受光し、間接ToF方式による測距情報を出力する素子である。受光素子１は、図示せぬ半導体基板上に形成された画素アレイ部２０と、画素アレイ部２０と同じ半導体基板上に集積された周辺回路部とを有する構成となっている。周辺回路部は、例えば、タップ駆動部２１、垂直駆動部２２、カラム処理部２３、水平駆動部２４、およびシステム制御部２５から構成されている。
【００１６】
受光素子１には、さらに信号処理部３１およびデータ格納部３２も設けられている。なお、信号処理部３１およびデータ格納部３２は、受光素子１と同じ基板上に搭載してもよいし、受光素子１とは別の基板上に配置するようにしてもよい。
【００１７】
画素アレイ部２０は、受光した光量に応じた電荷を生成し、その電荷に応じた信号を出力する画素５１が行方向および列方向の行列状に２次元配置された構成となっている。すなわち、画素アレイ部２０は、入射した光を光電変換し、その結果得られた電荷に応じた信号を出力する画素５１を複数有している。ここで、行方向とは、水平方向の画素５１の配列方向を言い、列方向とは、垂直方向の画素５１の配列方向を言う。行方向は、図中、横方向であり、列方向は、図中、縦方向である。
【００１８】
画素５１は、CAPD構造を有する画素であり、外部から入射した光、特に赤外光を受光して光電変換し、その結果得られた電荷に応じた画素信号を出力する。画素５１は、所定の電圧MIX0（図４）を印加して、光電変換された電荷を検出する第１のタップTAと、所定の電圧MIX1（図４）を印加して、光電変換された電荷を検出する第２のタップTBとを有する。
【００１９】
タップ駆動部２１は、画素アレイ部２０の各画素５１の第１のタップTAに、所定の電圧供給線３０を介して所定の電圧MIX0を供給し、第２のタップTBに、所定の電圧供給線３０を介して所定の電圧MIX1を供給する。したがって、画素アレイ部２０の１つの画素列には、電圧MIX0を伝送する電圧供給線３０と、電圧MIX1を伝送する電圧供給線３０の２本の電圧供給線３０が配線されている。
【００２０】
画素アレイ部２０において、行列状の画素配列に対して、画素行ごとに画素駆動線２８が行方向に沿って配線され、各画素列に２つの垂直信号線２９が列方向に沿って配線されている。例えば画素駆動線２８は、画素５１から信号を読み出す際の駆動を行うための駆動信号を伝送する。なお、図１では、画素駆動線２８について１本の配線として示しているが、１本に限られるものではない。画素駆動線２８の一端は、垂直駆動部２２の各行に対応した出力端に接続されている。
【００２１】
垂直駆動部２２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部２０の各画素５１を全画素同時あるいは行単位等で駆動する。すなわち、垂直駆動部２２は、垂直駆動部２２を制御するシステム制御部２５とともに、画素アレイ部２０の各画素の動作を制御する駆動部を構成している。
【００２２】
垂直駆動部２２による駆動制御に応じて画素行の各画素５１から出力される信号は、垂直信号線２９を通してカラム処理部２３に入力される。カラム処理部２３は、各画素５１から垂直信号線２９を通して出力される画素信号に対して所定の信号処理を行うとともに、信号処理後の画素信号を一時的に保持する。例えば、カラム処理部２３は、信号処理としてノイズ除去処理やAD（Analog to Digital）変換処理などを行って、AD変換後の画素信号を保持する。
【００２３】
水平駆動部２４は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部２３の画素列に対応する単位回路を順番に選択する。この水平駆動部２４による選択走査により、カラム処理部２３において単位回路ごとに信号処理された画素信号が順番に出力される。
【００２４】
システム制御部２５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、そのタイミングジェネレータで生成された各種のタイミング信号を基に、タップ駆動部２１、垂直駆動部２２、カラム処理部２３、および水平駆動部２４などの駆動制御を行う。
【００２５】
信号処理部３１は、少なくとも演算処理機能を有し、カラム処理部２３から出力される画素信号に基づいて演算処理等の種々の信号処理を行う。データ格納部３２は、信号処理部３１での信号処理にあたって、その処理に必要なデータを一時的に格納する。
【００２６】
＜２．画素の比較構造例＞
以下では、図１の受光素子１の画素アレイ部２０に形成されている画素５１の詳細構造を説明するが、その前に、画素５１と比較する比較例の画素構造について説明する。
【００２７】
図２は、画素５１と比較する比較例としての画素PXの断面図を示しており、図３は、２×２で配列された画素PXの平面図を示している。図２のAは、図３のY−Y’線における断面図を示しており、図２のBは、図３のX−X’線における断面図を示している。
【００２８】
図２に示されるように、画素PXは、例えばシリコン基板、具体的にはP型の半導体層からなる半導体基板６１と、その半導体基板６１上に形成されたオンチップレンズ６２とを有している。半導体基板６１の上下の面のうち、オンチップレンズ６２が形成されている上側の面がうら面であり、多層配線層９１が形成されている下側の面がおもて面である。
【００２９】
半導体基板６１は、図中、縦方向の厚さ、つまり半導体基板６１の面と垂直な方向の厚さが、例えば20μｍ以下となるように構成されている。なお、半導体基板６１の厚さは20μｍ以上であっても勿論よく、その厚さは受光素子１の目標とする特性等に応じて定められればよい。
【００３０】
また、半導体基板６１は、例えば１Ｅ＋１３オーダー以下の基板濃度とされた高抵抗のP‐Epi基板などとされ、半導体基板６１の抵抗（抵抗率）は例えば500［Ωcm］以上となるように構成されている。
【００３１】
ここで、半導体基板６１の基板濃度と抵抗との関係は、例えば基板濃度6.48E＋12［cm3］のときに抵抗2000［Ωcm］、基板濃度1.30E＋13［cm3］のときに抵抗1000［Ωcm］、基板濃度2.59E＋13［cm3］のときに抵抗500［Ωcm］、および基板濃度1.30E＋14［cm3］のときに抵抗100［Ωcm］などとされる。
【００３２】
半導体基板６１の図中、上側の面が、反射光が入射される側の面（以下、光入射面とも称する）となっており、光入射面上には、外部から入射された反射光を集光して半導体基板６１内に入射させるオンチップレンズ６２が形成されている。
【００３３】
さらに、半導体基板６１の光入射面上における画素PXの境界部分には、隣接する画素間でのクロストークを防止するための画素間遮光膜６３が形成されている。画素間遮光膜６３は、画素PXに入射された光が、隣接して設けられた他の画素PXに入射されることを防止する。
【００３４】
半導体基板６１の光入射面側の界面には、正の固定電荷を持つ１層の膜または積層膜からなる固定電荷膜６４が形成されている。固定電荷膜６４は、半導体基板６１の入射面側における暗電流の発生を抑制する。
【００３５】
半導体基板６１内における光入射面とは反対の面側、すなわち図中、下側の面の内側の部分には、信号取り出し部６５−１および信号取り出し部６５−２が形成されている。信号取り出し部６５−１は、図１の第１のタップTAに相当し、信号取り出し部６５−２が、図１の第２のタップTBに相当する。
【００３６】
図２に示されるように、信号取り出し部６５−１は、N型半導体領域であるN＋半導体領域７１−１と、P型半導体領域であるP＋半導体領域７２−１とを有している。同様に、信号取り出し部６５−２は、N型半導体領域であるN＋半導体領域７１−２と、P型半導体領域であるP＋半導体領域７２−２とを有している。
【００３７】
平面視では、図３に示されるように、N＋半導体領域７１−１は、P＋半導体領域７２−１を中心として、P＋半導体領域７２−１の周囲を囲むように円形状（ドーナツ状）に形成されている。N＋半導体領域７１−２も、同様に、P＋半導体領域７２−２を中心として、P＋半導体領域７２−２の周囲を囲むように円形状（ドーナツ状）に形成されている。
【００３８】
さらに、信号取り出し部６５−１において、内側のP＋半導体領域７２−１と、外側のN＋半導体領域７１−１との間には、それらの領域を分離するための分離部として、酸化膜７３−１が形成されている。また、N＋半導体領域７１−１の外周にも、他の領域と分離するための分離部として、酸化膜７４−１が形成されている。酸化膜７３−１および酸化膜７４−１は、例えば、STI(Shallow Trench Isolation）で形成される。
【００３９】
同様に、信号取り出し部６５−２においても、内側のP＋半導体領域７２−２と、外側のN＋半導体領域７１−２との間には、それらの領域を分離するための分離部として、酸化膜７３−２が形成されている。また、N＋半導体領域７１−２の外周にも、他の領域と分離するための分離部として、酸化膜７４−２が形成されている。酸化膜７３−２および酸化膜７４−２は、例えば、STIで形成される。
【００４０】
以下、信号取り出し部６５−１および信号取り出し部６５−２を特に区別する必要のない場合、単に信号取り出し部６５とも称する。また、N＋半導体領域７１−１およびN＋半導体領域７１−２を特に区別する必要のない場合、単にN＋半導体領域７１とも称し、P＋半導体領域７２−１およびP＋半導体領域７２−２を特に区別する必要のない場合、単にP＋半導体領域７２とも称する。酸化膜７３−１および７３−２や、酸化膜７４−１および７４−２についても同様に、単に酸化膜７３や、酸化膜７４とも称する。
【００４１】
半導体基板６１の図中、下側のおもて面側の信号取り出し部６５−１と６５−２との間、より厳密には、信号取り出し部６５−１の外側の酸化膜７４−１と、信号取り出し部６５−２の外側の酸化膜７４−２との間には、第１のタップTAと第２のタップTBのタップ間を分離する分離部として、Pウェル領域７５が形成されている。
【００４２】
図３の平面視において、信号取り出し部６５は、中心に配置された電圧印加部としてのP＋半導体領域７２と、その周囲を囲むように配置された、電荷検出部としてのN＋半導体領域７１を有する。信号取り出し部６５−１および６５−２は、画素PX内において、画素中心部に対して対称な位置に配置されている。
【００４３】
また、図３に示されるように、行列状に配列された複数の画素PXの行方向の画素境界部分には、図４を参照して後述する転送トランジスタ１０１や増幅トランジスタ１０６などの複数の画素トランジスタTrが配置される画素トランジスタ領域７７が形成されている。そして、図２のBに示されるように、画素トランジスタ領域７７に対応して、半導体基板６１のおもて面側には、Pウェル領域７６が形成されている。
【００４４】
半導体基板６１の光入射面とは反対の面側、すなわち図２の下側の面には、多層配線層９１が形成されている。言い換えれば、オンチップレンズ６２と多層配線層９１との間に、半導体層である半導体基板６１が配置されている。多層配線層９１は、５層の金属膜M１乃至M５と、その間の層間絶縁膜９２とで構成される。なお、図２のAでは、５層の金属膜M１乃至M５のうち、最も外側の金属膜M５が見えない場所にあるため図示されていないが、図２のBにおいて図示されている。
【００４５】
多層配線層９１の５層の金属膜M１乃至M５のうち、最も半導体基板６１に近い金属膜M１には、P＋半導体領域７２−１または７２−２に所定の電圧MIX0またはMIX1を印加するための電圧印加配線９３、および、入射光を反射する部材である反射部材９４が含まれる。反射部材９４は、入射光が金属膜M１より下層へ入射されないように赤外光を遮光する遮光部材でもある。
【００４６】
また、金属膜M１には、電圧印加部としてのP＋半導体領域７２に所定の電圧MIX0またはMIX1を印加するための電圧印加配線９３の他、電荷検出部であるN＋半導体領域７１の一部と接続された信号取り出し配線９５が形成されている。信号取り出し配線９５は、N＋半導体領域７１で検出された電荷をFD１０２（図４）に伝送する。
【００４７】
図２のBに示されるように、信号取り出し部６５−２（第２のタップTB）は、金属膜M１の電圧印加配線９３と接続され、電圧印加配線９３は、ビアを介して金属膜M４の配線９６と電気的に接続されている。金属膜M４の配線９６は、ビアを介して金属膜M５の電圧供給線３０と接続され、金属膜M５の電圧供給線３０は、タップ駆動部２１と接続されている。これにより、タップ駆動部２１から、所定の電圧MIX1が、金属膜M５の電圧供給線３０、金属膜M４の配線９６、電圧印加配線９３を介して、電圧印加部としてのP＋半導体領域７２−２に供給される。
【００４８】
同様に、画素PXの不図示の領域において、タップ駆動部２１から、所定の電圧MIX1が、金属膜M５の電圧供給線３０、金属膜M４の配線９６、電圧印加配線９３を介して、信号取り出し部６５−１（第１のタップTA）の電圧印加部としてのP＋半導体領域７２−１に供給される。なお、第１のタップTAと第２のタップTBが接続される電圧供給線３０、配線９６、および、電圧印加配線９３は、異なる配線である。
【００４９】
以上のように、図２の画素PXは、半導体基板６１の光入射面が、多層配線層９１側と反対側の、いわゆる裏面となっており、裏面照射型の画素構造である。
【００５０】
半導体基板６１に設けられたN＋半導体領域７１は、外部から画素PXに入射してきた光の光量、すなわち半導体基板６１による光電変換により発生した信号電荷の量を検出するための電荷検出部として機能する。
【００５１】
また、P＋半導体領域７２は、多数のキャリア電流を半導体基板６１に注入するための、すなわち半導体基板６１に直接電圧を印加して半導体基板６１内に電界を発生させるための電圧印加部として機能する。
【００５２】
＜３．画素の等価回路構成例＞
図４は、画素PXの等価回路を示している。
【００５３】
なお、以下で後述する画素５１の等価回路も、図４に示される画素PXの等価回路と同様に構成される。
【００５４】
画素PXは、N＋半導体領域７１−１およびP＋半導体領域７２−１を含む信号取り出し部６５−１（第１のタップTA）に対して、転送トランジスタ１０１A、FD１０２A、付加容量１０３A、切替トランジスタ１０４A、リセットトランジスタ１０５A、増幅トランジスタ１０６A、及び、選択トランジスタ１０７Aを有する。
【００５５】
また、画素PXは、N＋半導体領域７１−２およびP＋半導体領域７２−２を含む信号取り出し部６５−２（第２のタップTB）に対して、転送トランジスタ１０１B、FD１０２B、付加容量１０３B、切替トランジスタ１０４B、リセットトランジスタ１０５B、増幅トランジスタ１０６B、及び、選択トランジスタ１０７Bを有する。
【００５６】
転送トランジスタ１０１（１０１Aおよび１０１B）、切替トランジスタ１０４（１０４Aおよび１０４B）、リセットトランジスタ１０５（１０５Aおよび１０５B）、増幅トランジスタ１０６（１０６Aおよび１０６B）、及び、選択トランジスタ１０７（１０７Aおよび１０７B）は、N型のMOSトランジスタで構成される。
【００５７】
タップ駆動部２１は、電圧供給線３０Aを介してP＋半導体領域７２−１に所定の電圧MIX0を印加し、電圧供給線３０Bを介してP＋半導体領域７２−２に所定の電圧MIX1を印加する。例えば、電圧MIX0およびMIX1の一方が正の電圧（例えば、１．５V）で、他方が０Vである。
【００５８】
N＋半導体領域７１−１および７１−２は、半導体基板６１に入射された光が光電変換されて生成された電荷を検出して、蓄積する電荷検出部である。
【００５９】
転送トランジスタ１０１Aは、ゲート電極に供給される転送駆動信号TRGがアクティブ状態になるとこれに応答して導通状態になることで、N＋半導体領域７１−１に蓄積されている電荷をFD１０２Aに転送する。転送トランジスタ１０１Bは、ゲート電極に供給される転送駆動信号TRGがアクティブ状態になるとこれに応答して導通状態になることで、N＋半導体領域７１−２に蓄積されている電荷をFD１０２Bに転送する。
【００６０】
FD１０２Aは、N＋半導体領域７１−１から供給された電荷を一時保持する。FD１０２Bは、N＋半導体領域７１−２から供給された電荷を一時保持する。
【００６１】
切替トランジスタ１０４Aは、ゲート電極に供給されるFD駆動信号FDGがアクティブ状態になるとこれに応答して導通状態になることで、付加容量１０３Aを、FD１０２Aに接続させる。切替トランジスタ１０４Bは、ゲート電極に供給されるFD駆動信号FDGがアクティブ状態になるとこれに応答して導通状態になることで、付加容量１０３Bを、FD１０２Bに接続させる。
【００６２】
垂直駆動部２２は、例えば、入射光の光量が多い高照度のとき、切替トランジスタ１０４Aおよび１０４Bをアクティブ状態として、FD１０２Aと付加容量１０３Aを接続するとともに、FD１０２Bと付加容量１０３Bを接続する。これにより、高照度時に、より多くの電荷を蓄積することができる。
【００６３】
一方、入射光の光量が少ない低照度のときには、垂直駆動部２２は、切替トランジスタ１０４Aおよび１０４Bを非アクティブ状態として、付加容量１０３Aおよび１０３Bを、それぞれ、FD１０２Aおよび１０２Bから切り離す。これにより、変換効率を上げることができる。
【００６４】
リセットトランジスタ１０５Aは、ゲート電極に供給されるリセット駆動信号RSTがアクティブ状態になるとこれに応答して導通状態になることで、FD１０２Aの電位を所定のレベル（リセット電圧VDD）にリセットする。リセットトランジスタ１０５Bは、ゲート電極に供給されるリセット駆動信号RSTがアクティブ状態になるとこれに応答して導通状態になることで、FD１０２Bの電位を所定のレベル（リセット電圧VDD）にリセットする。なお、リセットトランジスタ１０５Aおよび１０５Bがアクティブ状態とされるとき、転送トランジスタ１０１Aおよび１０１Bも同時にアクティブ状態とされる。
【００６５】
増幅トランジスタ１０６Aは、ソース電極が選択トランジスタ１０７Aを介して垂直信号線２９Aに接続されることにより、不図示の定電流源とソースフォロワ回路を構成する。増幅トランジスタ１０６Bは、ソース電極が選択トランジスタ１０７Bを介して垂直信号線２９Bに接続されることにより、不図示の定電流源とソースフォロワ回路を構成する。
【００６６】
選択トランジスタ１０７Aは、増幅トランジスタ１０６Aのソース電極と垂直信号線２９Aとの間に接続されている。選択トランジスタ１０７Aは、ゲート電極に供給される選択信号SELがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタ１０６Aから出力される検出信号VSLを垂直信号線２９Aに出力する。
【００６７】
選択トランジスタ１０７Bは、増幅トランジスタ１０６Bのソース電極と垂直信号線２９Bとの間に接続されている。選択トランジスタ１０７Bは、ゲート電極に供給される選択信号SELがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタ１０６Bから出力される検出信号VSLを垂直信号線２９Bに出力する。
【００６８】
画素PXの転送トランジスタ１０１Aおよび１０１B、リセットトランジスタ１０５Aおよび１０５B、増幅トランジスタ１０６Aおよび１０６B、並びに、選択トランジスタ１０７Aおよび１０７Bは、垂直駆動部２２によって制御される。
【００６９】
図４の等価回路において、付加容量１０３Aおよび１０３Bと、その接続を制御する切替トランジスタ１０４Aおよび１０４Bは省略してもよいが、付加容量１０３を設け、入射光量に応じて使い分けることにより、高ダイナミックレンジを確保することができる。
【００７０】
＜画素の電荷検出動作＞
図２および図４を参照しながら、画素PXの検出動作について説明する。
【００７１】
間接ToF方式により対象物までの距離を測定しようとする場合、例えば受光素子１が設けられた撮像装置から対象物に向けて赤外光が射出される。そして、その赤外光が対象物で反射されて反射光として撮像装置に戻ってくると、受光素子１は入射してきた反射光（赤外光）を受光して光電変換する。
【００７２】
このとき、垂直駆動部２２は、画素PXを駆動させ、光電変換により得られた電荷を、一方の電荷検出部（第１の電荷検出部）であるN＋半導体領域７１−１と接続されたFD１０２Aと、他方の電荷検出部（第２の電荷検出部）であるN＋半導体領域７１−２と接続されたFD１０２Bとに振り分ける。
【００７３】
より具体的には、あるタイミングにおいて、垂直駆動部２２は、電圧供給線３０等を介して２つのP＋半導体領域７２に所定の電圧を印加する。例えば、タップ駆動部２１は、P＋半導体領域７２−１に正の電圧（例えば、1.5V）を印加し、P＋半導体領域７２−２には0Vの電圧を印加する。
【００７４】
すると、半導体基板６１における２つのP＋半導体領域７２の間に電界が発生し、P＋半導体領域７２−１からP＋半導体領域７２−２へと電流が流れる。この場合、半導体基板６１内の正孔（ホール）はP＋半導体領域７２−２の方向へと移動し、電子はP＋半導体領域７２−１の方向へと移動する。
【００７５】
したがって、このような状態でオンチップレンズ６２を介して外部からの赤外光（反射光）が半導体基板６１内に入射し、その赤外光が、光電変換部としての半導体基板６１内で光電変換されて電子と正孔のペアに変換されると、得られた電子は、P＋半導体領域７２間の電界によりP＋半導体領域７２−１の方向へと導かれ、N＋半導体領域７１−１内へと移動する。
【００７６】
この場合、光電変換で発生した電子が、画素PXに入射した赤外光の量、すなわち赤外光の受光量に応じた信号を検出するための信号キャリアとして用いられる。
【００７７】
これにより、N＋半導体領域７１−１には、N＋半導体領域７１−１内へと移動してきた電子に応じた電荷が検出され、FD１０２Aに蓄積される。切替トランジスタ１０４Aがアクティブ状態である場合には、付加容量１０３Aにも蓄積される。この電荷に応じた信号が、画素PXが選択された場合に、垂直信号線２９A等を介してカラム処理部２３に出力される。
【００７８】
そして、読み出された信号に対して、カラム処理部２３においてAD変換処理が施され、その結果得られた検出信号VSLのAD変換値が信号処理部３１へと供給される。この検出信号VSLのAD変換値は、N＋半導体領域７１−１により検出された電荷の量、換言すれば、画素PXで受光された赤外光の光量を示す値である。
【００７９】
また、次のタイミングでは、これまで半導体基板６１内で生じていた電界と反対方向の電界が発生するように、タップ駆動部２１によって、２つのP＋半導体領域７２に電圧が印加される。具体的には、例えば、P＋半導体領域７２−１に0Vの電圧が印加され、P＋半導体領域７２−２に正の電圧（例えば、1.5V）が印加される。
【００８０】
これにより、半導体基板６１における２つのP＋半導体領域７２の間で電界が発生し、P＋半導体領域７２−２からP＋半導体領域７２−１へと電流が流れる。
【００８１】
このような状態でオンチップレンズ６２を介して外部からの赤外光（反射光）が半導体基板６１内に入射し、その赤外光が、光電変換部としての半導体基板６１内で光電変換されて電子と正孔のペアに変換されると、得られた電子はP＋半導体領域７２間の電界によりP＋半導体領域７２−２の方向へと導かれ、N＋半導体領域７１−２内へと移動する。
【００８２】
これにより、N＋半導体領域７１−２には、N＋半導体領域７１−２内へと移動してきた電子に応じた電荷が検出され、FD１０２Bに蓄積される。切替トランジスタ１０４Bがアクティブ状態である場合には、付加容量１０３Bにも蓄積される。この電荷に応じた信号が、画素PXが選択された場合に、垂直信号線２９B等を介してカラム処理部２３に出力される。
【００８３】
そして、読み出された信号に対して、カラム処理部２３においてAD変換処理が施され、その結果得られた検出信号VSLのAD変換値が信号処理部３１へと供給される。この検出信号VSLのAD変換値は、N＋半導体領域７１−２により検出された電荷の量、換言すれば、画素PXで受光された赤外光の光量を示す値である。
【００８４】
このようにして、同じ画素PXにおいて互いに異なる期間の光電変換で得られた検出信号VSLが得られると、信号処理部３１は、それらの検出信号VSLに基づいて対象物までの距離を示す距離情報を算出し、後段へと出力する。
【００８５】
このように互いに異なるN＋半導体領域７１へと信号キャリアを振り分けて、それらの信号キャリアに応じた信号に基づいて距離情報を算出する方法は、間接ToF方式と呼ばれている。
【００８６】
ここで、光電変換で得られた電荷（電子）に応じた信号の読み出しが行われる方の信号取り出し部６５、つまり光電変換で得られた電荷が検出されるべき信号取り出し部６５をアクティブタップ（active tap）とも称する。
【００８７】
逆に、基本的には光電変換で得られた電荷に応じた信号の読み出しが行われない方の信号取り出し部６５、つまりアクティブタップではない方の信号取り出し部６５をイナクティブタップ（inactive tap）とも称する。
【００８８】
上述の例では、P＋半導体領域７２に正の電圧が印加される方の信号取り出し部６５がアクティブタップであり、P＋半導体領域７２に0Vの電圧が印加される方の信号取り出し部６５がイナクティブタップである。
【００８９】
以上のように、CAPD構造の画素PXでは、画素中心部に対して対称な位置に配置された２つのタップの一方の電圧印加部に正の電圧（例えば、1.5V）を印加し、他方の電圧印加部に0Vの電圧を印加することで２つのタップ間に電界が発生して電流が流れ、光電変換により発生した信号電荷が、他方のタップの電荷検出部へと導かれて収集される。
【００９０】
ところで、画素PXでは、図５のAに示されるように、２つのタップ間が、P型のイオン注入により形成されたPウェル領域７５で分離されているが、変調時に２つのP＋半導体領域７２間に流れる電流の他、タップの電圧印加部と同様のP型半導体領域で形成されたPウェル領域７５へもリーク電流が流れ、消費電流が大きくなっていた。また、図５のBに示されるように、画素トランジスタ領域７７のPウェル領域７６にもリーク電流が流れ、消費電流が大きくなることがあった。そこで、受光素子１の画素アレイ部２０に形成されている画素５１では、これらのリーク電流を抑制し、消費電流を低減するような構造が採用されている。
【００９１】
＜４．画素の第１構成例＞
図６および図７は、画素５１の第１構成例を示している。
【００９２】
図６は、第１構成例に係る画素５１の断面図であり、図７は、第１構成例に係る画素５１の平面図である。図６のAは、図７のY−Y’線における断面図を示しており、図６のBは、図７のX−X’線における断面図を示している。
【００９３】
なお、図６および図７において、図２および図３で示した画素PXと対応する部分には同一の符号を付してあり、その部分の説明は適宜省略し、画素PXと異なる部分について説明する。また、図６では、多層配線層９１については一部分のみ示している。
【００９４】
第１構成例では、図６のAに示されるように、半導体基板６１のおもて面側（図６の下側）において、信号取り出し部６５−１のN＋半導体領域７１−１と、信号取り出し部６５−２のN＋半導体領域７１−２との間の領域に、酸化膜（埋め込み酸化膜）１４１が形成されている。また、図６のBに示されるように、電荷検出部であるN＋半導体領域７１と、画素境界部のPウェル領域７６との間の領域にも、酸化膜（埋め込み酸化膜）１４１が形成されている。これらの酸化膜１４１は、例えば、STIで形成される。
【００９５】
換言すれば、図７の平面図に示されるように、画素５１内の基板おもて面側において、２つの信号取り出し部６５と、画素トランジスタ領域７７のPウェル領域７６とを除く全ての領域に、酸化膜１４１が形成されている。
【００９６】
ここで、図７に示されるように、酸化膜１４１が形成された基板おもて面側の平面領域が、タップに近いタップ周辺領域１５１と、画素トランジスタ領域７７のPウェル領域７６に近い画素トランジスタ近傍領域１５２とに分けられる。図７の例では、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とが、信号取り出し部６５−１と信号取り出し部６５−２の配列方向と直交する行方向に分けられている。なお、タップ周辺領域１５１と画素トランジスタ近傍領域１５２との領域の比率は、任意に設定することができる。
【００９７】
図６のBに示されるように、タップ周辺領域１５１の酸化膜１４１の上面（半導体基板６１内の界面）は、P＋半導体領域１４３で覆われており、画素トランジスタ近傍領域１５２の酸化膜１４１の上面は、P半導体領域１４４で覆われている。P＋半導体領域１４３およびP半導体領域１４４の不純物濃度は、P半導体領域１４４が半導体基板６１の基板濃度よりも濃く設定され、さらに、P＋半導体領域１４３がP半導体領域１４４よりも濃く設定されている。なお、P＋半導体領域１４３およびP半導体領域１４４の不純物濃度は、半導体基板６１の基板濃度よりも濃ければ同じでもよい。
【００９８】
また、図６のAに示されるように、信号取り出し部６５−１のN＋半導体領域７１−１と、信号取り出し部６５−２のN＋半導体領域７１−２との間の酸化膜１４１の上面（半導体基板６１内の界面）は、Pウェル領域１４２で覆われている。Pウェル領域１４２は、画素PXと同様に、イオン注入により形成され、その後で、酸化膜１４１が形成されることで、酸化膜１４１よりも深い部分のPウェル領域１４２のみが残り、酸化膜１４１の基板内側界面を覆うようになる。P＋半導体領域１４３およびP半導体領域１４４についても同様に、酸化膜１４１を形成する前に、P＋半導体領域１４３およびP半導体領域１４４が所定の深さでイオン注入により形成される。
【００９９】
したがって、第１の構成例の画素５１を、上述した画素PXと比較すると、基板おもて面側に形成された２つのタップ間のPウェル領域７５が、酸化膜１４１に置き換えられるとともに、信号取り出し部６５と、画素トランジスタ領域７７のPウェル領域７６との間にも、酸化膜１４１が形成されている。これにより、図５のAおよびBで説明したリーク電流を抑制し、消費電流を低減することが可能となる。
【０１００】
また、半導体基板６１内の酸化膜１４１の界面を、Pウェル領域１４２、P＋半導体領域１４３、または、P半導体領域１４４のいずれかで覆うことにより、酸化膜１４１界面の結晶欠陥等による暗電流の発生を抑制することができる。
【０１０１】
さらに、信号取り出し部６５と、画素トランジスタ領域７７のPウェル領域７６との間に酸化膜１４１を形成したことにより、半導体基板６１を通過しようとする入射光を酸化膜１４１で吸収（遮光）することができるので、図８に示されるように、半導体基板６１を通過した入射光が反射部材９４で反射されてPウェル領域７６内に形成されたFD１０２へ入射されることを防止することができる。これにより、寄生受光感度(PLS: Parasitic Light Sensitivity)を抑制することができる。
【０１０２】
図９のAおよびBは、第１構成例の変形例を示す断面図である。
【０１０３】
図６に示した第１構成例では、酸化膜１４１の基板おもて面側界面からの深さ（厚み）が、P＋半導体領域１４３で覆われるタップ周辺領域１５１と、P半導体領域１４４で覆われる画素トランジスタ近傍領域１５２とで、同じ深さに形成されていた。
【０１０４】
しかしながら、酸化膜１４１の基板おもて面側界面からの深さを、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とで、異なる深さとしてもよい。
【０１０５】
図９のAは、図６に示した第１構成例の画素トランジスタ近傍領域１５２の酸化膜１４１が、タップ周辺領域１５１の酸化膜１４１よりも深く形成された酸化膜１４５に変更された例を示している。
【０１０６】
図９のBは、図６に示した第１構成例の画素トランジスタ近傍領域１５２の酸化膜１４１が、タップ周辺領域１５１の酸化膜１４１よりも浅く形成された酸化膜１４５に変更された例を示している。
【０１０７】
このように、半導体基板６１のおもて面側に形成する酸化膜を、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とで異なる深さに形成してもよい。
【０１０８】
＜５．画素の第２構成例＞
図１０は、画素５１の第２構成例を示している。
【０１０９】
図１０のAは、第２構成例に係る画素５１の平面図であり、図１０のBは、図１０のX−X’線における断面図を示している。なお、図１０のY−Y’線における断面図は図６のAに示した第１構成例と同じであるので、図示は省略する。
【０１１０】
図１０において、図６および図７に示した第１構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
【０１１１】
第１構成例では、２つの信号取り出し部６５と画素トランジスタ領域７７のPウェル領域７６とを除く画素５１の平面領域が、行方向に、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とに分割され、タップ周辺領域１５１と画素トランジスタ近傍領域１５２の全領域に、酸化膜１４１が形成されていた。
【０１１２】
これに対して、第２構成例では、タップ周辺領域１５１には、第１構成例と同じ酸化膜１４１が形成されているが、その両側の画素トランジスタ近傍領域１５２には、列方向（縦方向）に長い直線状の酸化膜１６１を、間隙を設けて所定の間隔で行方向（横方向）に２本以上配置したストライプ状パターンの酸化膜１６１が形成されている。図１０のBに示されるように、ストライプ状に配置された複数本の酸化膜１６１の上面は、第１構成例と同様に、P半導体領域１４４で覆われている。なお、図１０の例は、画素トランジスタ近傍領域１５２の酸化膜１６１のストライプ状パターンを、列方向のストライプ状パターンとした例であるが、行方向のストライプ状パターンとしてもよい。
【０１１３】
このように、画素トランジスタ近傍領域１５２の基板おもて面側に形成する酸化膜を、２本以上の直線状の酸化膜１６１からなるストライプ状パターンとした場合であっても、図５のAおよびBで説明したリーク電流を抑制し、消費電流を低減することが可能となる。また、半導体基板６１を通過する入射光を吸収し、寄生受光感度を抑制することができる。さらに、酸化膜１４１および１６１を、P＋半導体領域１４３またはP半導体領域１４４のいずれかで覆うことにより、暗電流の発生を抑制することができる。
【０１１４】
さらに、半導体基板６１に対して酸化膜をSTIプロセスにより形成する場合、酸化膜を埋め込むための溝を掘り込む工程において、第１構成例の酸化膜１４１のような広い領域よりも、第２構成例のストライプ状の複数本の酸化膜１６１のように細かい領域とした方が、プロセスの安定性を高めることができ、酸化膜１４１と酸化膜１６１を精度よく形成することができる。
【０１１５】
図１１のAおよびBは、第２構成例の変形例を示す断面図である。
【０１１６】
図１０に示した第２構成例では、画素トランジスタ近傍領域１５２のストライプ状パターンの酸化膜１６１の基板おもて面側表面からの深さが、タップ周辺領域１５１の酸化膜１４１と同じ深さに形成されていた。
【０１１７】
しかしながら、ストライプ状パターンを構成する複数本の酸化膜１６１の基板おもて面側表面からの深さを、タップ周辺領域１５１の酸化膜１４１の深さと異なる深さとしてもよい。
【０１１８】
図１１のAは、画素トランジスタ近傍領域１５２の複数本の酸化膜１６１が、タップ周辺領域１５１の酸化膜１４１よりも深く形成された例を示している。
【０１１９】
図１１のBは、画素トランジスタ近傍領域１５２の複数本の酸化膜１６１が、タップ周辺領域１５１の酸化膜１４１よりも浅く形成された例を示している。
【０１２０】
このように、タップ周辺領域１５１および画素トランジスタ近傍領域１５２の酸化膜１４１および１６１の深さは、任意に設定して形成することができる。
【０１２１】
＜６．画素の第３構成例乃至第５構成例＞
図１２は、画素５１の第３構成例乃至第５構成例を示している。
【０１２２】
図１２においても、第１構成例および第２構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
【０１２３】
図１２のAは、第３構成例に係る画素５１の平面図である。
【０１２４】
第３構成例に係る画素５１は、画素トランジスタ近傍領域１５２に形成された酸化膜のパターン構成が、上述した第１構成例および第２構成例と異なる。
【０１２５】
第３の構成例の画素トランジスタ近傍領域１５２には、矩形形状の酸化膜１７１が間隙を設けて所定の間隔で列方向および行方向に規則的に２個以上配置されたアレイパターンの酸化膜１７１が形成されている。換言すれば、２つの画素トランジスタ近傍領域１５２それぞれには、矩形形状の酸化膜１７１がアレイ状に配置され、酸化膜１７１が形成されていない間隙が格子状に形成されている。
【０１２６】
図１２のAのX−X’線における断面図は、例えば、図１０のBに示した第２構成例の断面図と同様となり、図１２のAのY−Y’線における断面図は、図６のAに示した第１構成例の断面図と同じである。
【０１２７】
図１２のBは、第４構成例に係る画素５１の平面図である。
【０１２８】
第４構成例は、図１２のAに示した第３構成例の画素トランジスタ近傍領域１５２の酸化膜パターンを反転させた構成となっている。具体的には、第４構成例のタップ周辺領域１５１には酸化膜１８１が全面に形成され、画素トランジスタ近傍領域１５２では、矩形形状の間隙１８２を所定の間隔で列方向および行方向に規則的に２個以上配置した格子状パターンの酸化膜１８１が形成されている。
【０１２９】
図１２のBのX−X’線における断面図は、例えば、図１０のBに示した第２構成例の断面図に似た形状となり、図１２のBのY−Y’線における断面図は、図６のAに示した第１構成例の断面図と同じである。
【０１３０】
なお、上述した第３構成例および第４構成例においては、画素トランジスタ近傍領域１５２に形成される酸化膜１７１または間隙１８２の形状が、行方向よりも列方向が長い縦長の矩形形状である例について説明したが、酸化膜１７１または間隙１８２の形状は、行方向よりも列方向が短い横長の矩形形状でもよいし、正方形でもよい。また、任意の形状の混在でもよい。さらに、酸化膜１７１および間隙１８２は、図１２のAおよび図１２のBのように規則的に配列されず、ランダムな配置でもよく、行方向および列方向の配置数も任意に設定することができる。すなわち、画素トランジスタ近傍領域１５２に形成される酸化膜１７１または間隙１８２の大きさ、形状、個数、および、配置に制限はなく、任意に設計することができる。
【０１３１】
図１２のCは、第５構成例に係る画素５１の平面図である。
【０１３２】
第５の構成例に係る画素５１は、画素トランジスタ近傍領域１５２に酸化膜が形成されていない点が、上述した第１構成例および第２構成例と異なる。
【０１３３】
図１２のCのX−X’線における断面図は、例えば、図１０のBに示した第２構成例の断面図において全ての酸化膜１６１を除去した図に相当し、図１２のCのY−Y’線における断面図は、図６のAに示した第１構成例の断面図と同じである。
【０１３４】
第３構成例乃至第５構成例においても、タップ周辺領域１５１と画素トランジスタ近傍領域１５２に酸化膜１７１や酸化膜１８１を形成したことにより、図５のAおよびBで説明したリーク電流を抑制し、消費電流を低減することが可能となる。また、酸化膜１７１や酸化膜１８１が半導体基板６１を通過する入射光を吸収し、寄生受光感度を抑制することができる。さらに、酸化膜１７１や酸化膜１８１をP＋半導体領域１４３またはP半導体領域１４４のいずれかで覆うことにより、暗電流の発生を抑制することができる。
【０１３５】
さらに、半導体基板６１に対して酸化膜をSTIプロセスにより形成する場合、酸化膜を埋め込むための溝を掘り込む工程において、第１構成例の酸化膜１４１のような広い領域よりも、矩形形状の酸化膜１７１を配置した第３構成例や、酸化膜１８１に複数の間隙１８２を設けた第４構成例のように細かい領域で形成することで、STIプロセスの安定性を高めることができ、酸化膜１４１、１７１、および１８１を精度よく形成することができる。
【０１３６】
一方、第５構成例のように、画素トランジスタ近傍領域１５２に酸化膜１４１を形成しない構成とした場合には、半導体基板６１と酸化膜１４１との接合界面の表面積を最小限にすることで、暗電流の発生を抑えることができる。
【０１３７】
＜７．画素の第６構成例＞
図１３は、画素５１の第６構成例を示している。
【０１３８】
図１３のAは、第６構成例に係る画素５１の平面図であり、図１３のBは、図１３のX−X’線における断面図を示している。
【０１３９】
第６構成例では、タップ周辺領域１５１と画素トランジスタ近傍領域１５２の分け方が、図１０乃至図１２に示した第２構成例乃至第５構成例と異なる。
【０１４０】
図１０乃至図１２に示した第２構成例乃至第５構成例では、２つの信号取り出し部６５と、画素トランジスタ領域７７のPウェル領域７６とを除く画素５１の平面領域を、行方向に、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とに分けた。
【０１４１】
これに対して、第６構成例では、２つの信号取り出し部６５と、画素トランジスタ領域７７のPウェル領域７６とを除く画素５１の平面領域のうち、図１３に示されるように、電荷検出部であるN＋半導体領域７１の外周部に、図３の比較例と同じ酸化膜７４−１および７４−２が円形状に形成され、この酸化膜７４−１および７４−２が形成された領域がタップ周辺領域１５１とされ、それ以外の領域が画素トランジスタ近傍領域１５２とされる。なお、図１３では、便宜上、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とを行方向に分けて示しているが、タップ間である酸化膜７４−１と酸化膜７４−２との間の領域も画素トランジスタ近傍領域１５２となる。
【０１４２】
画素トランジスタ近傍領域１５２には、列方向（縦方向）に長い直線状の酸化膜１６１を、間隙を設けて所定の間隔で行方向（横方向）に２本以上配置したストライプ状パターンの酸化膜１６１が形成されている。換言すれば、第６構成例に係る画素５１は、図１０のAに示した第２の構成例の画素トランジスタ近傍領域１５２の酸化膜パターンを、N＋半導体領域７１の外周部の酸化膜７４−１および７４−２の境界まで形成した構成である。
【０１４３】
＜８．画素の第７構成例＞
図１４は、画素５１の第７構成例を示している。
【０１４４】
図１４のAは、第７構成例に係る画素５１の平面図であり、図１４のBは、図１４のX1−X1’線における断面図であり、図１４のCは、図１４のX2−X2’線における断面図を示している。
【０１４５】
第７構成例において、タップ周辺領域１５１と画素トランジスタ近傍領域１５２の分け方は、図１３に示した第６構成例と同様であり、画素トランジスタ近傍領域１５２に形成された酸化膜パターンが、第６構成例と異なる。
【０１４６】
具体的には、第７構成例の画素トランジスタ近傍領域１５２には、行方向に長い直線状の酸化膜１６１を列直方向に２本以上配置したストライプ状パターンの酸化膜１６１が形成されている。換言すれば、第７構成例に係る画素５１は、図１３のAに示した第６の構成例の列方向（縦方向）のストライプ状パターンの酸化膜１６１を、行方向（横方向）のストライプ状パターンに変更した構成である。
【０１４７】
図１４のBは、ストライプ状パターンの酸化膜１６１が形成されている部分の断面図であり、図１４のCは、ストライプ状パターンの酸化膜１６１が形成されていない部分の断面図である。タップ周辺領域１５１の酸化膜７４−１および７４−２の上面（半導体基板６１内の界面）は、P＋半導体領域１４３で覆われており、画素トランジスタ近傍領域１５２の酸化膜１６１の上面は、P半導体領域１４４で覆われている。画素トランジスタ近傍領域１５２において酸化膜１６１が形成されていない領域では、基板おもて面側表面まで、P半導体領域１４４が形成されている。
【０１４８】
＜９．画素の第８構成例乃至第１０構成例＞
図１５は、画素５１の第８構成例乃至第１０構成例を示している。
【０１４９】
図１５においても、上述した各構成例と対応する部分については同一の符号を付してあるため、その部分の説明は適宜省略する。
【０１５０】
図１５のAは、第８構成例に係る画素５１の平面図である。
【０１５１】
第８構成例において、タップ周辺領域１５１と画素トランジスタ近傍領域１５２の分け方は、図１４の第７構成例と同様であり、画素トランジスタ近傍領域１５２に形成された酸化膜パターンが、第７構成例と異なる。
【０１５２】
具体的には、第８構成例の画素トランジスタ近傍領域１５２には、矩形形状の酸化膜１７１を間隙を設けて所定の間隔で列方向および行方向に規則的に２個以上配置したアレイパターンの酸化膜１７１が形成されている。換言すれば、第８構成例に係る画素５１は、図１２のAに示した第３の構成例の画素トランジスタ近傍領域１５２の酸化膜パターンを、N＋半導体領域７１の外周部の酸化膜７４−１および７４−２の境界まで形成した構成である。
【０１５３】
図１５のAのX−X’線における断面図は、例えば、図１３のBに示した第６構成例の断面図のようになる。
【０１５４】
図１５のBは、第９構成例に係る画素５１の平面図である。
【０１５５】
第９構成例において、タップ周辺領域１５１と画素トランジスタ近傍領域１５２の分け方は、図１５のAの第８構成例と同様であり、画素トランジスタ近傍領域１５２に形成された酸化膜パターンが、第８構成例と異なる。
【０１５６】
具体的には、第９構成例の画素トランジスタ近傍領域１５２には、矩形形状の間隙１８２を所定の間隔で列方向および行方向に規則的に２個以上配置した格子状パターンの酸化膜１８１が形成されている。換言すれば、第９構成例に係る画素５１は、図１２のBに示した第４の構成例の画素トランジスタ近傍領域１５２の酸化膜パターンを、N＋半導体領域７１の外周部の酸化膜７４−１および７４−２の境界まで形成した構成である。
【０１５７】
図１５のBのX−X’線における断面図は、例えば、図１３のBに示した第６構成例の断面図に似た状態になる。
【０１５８】
図１５のCは、第１０構成例に係る画素５１の平面図である。
【０１５９】
第１０構成例において、タップ周辺領域１５１と画素トランジスタ近傍領域１５２の分け方は、図１５のBの第９構成例と同様であり、画素トランジスタ近傍領域１５２に形成された酸化膜パターンが、第９構成例と異なる。
【０１６０】
具体的には、第１０構成例の画素トランジスタ近傍領域１５２には、島状の酸化膜１７１をランダムに複数配置したランダムパターンの酸化膜１７１が形成されている。島状の酸化膜１７１をランダムに配置することにより、応力が集中する方向がなくなり、応力を緩和することができる。なお、図１５のCは、酸化膜１７１の形状が正方形状の例であるが、必ずしも正方形状である必要はなく、その他の任意の形状、例えば長方形や円形などでもよい。
【０１６１】
図１５のCのX−X’線における断面図は、例えば、図１３のBに示した第６構成例の断面図に似た状態になる。
【０１６２】
図１３乃至図１５に示した第６構成例乃至第１０構成例の画素トランジスタ近傍領域１５２に形成される酸化膜および間隙の大きさ、形状、個数、および、配置に制限はなく、任意に設計することができる。
【０１６３】
第６構成例乃至第１０構成例においても、タップ周辺領域１５１と画素トランジスタ近傍領域１５２に酸化膜１６１、１７１、または１８１を形成したことにより、図５のAおよびBで説明したリーク電流を抑制し、消費電流を低減することが可能となる。また、酸化膜１６１、１７１、または１８１が半導体基板６１を通過する入射光を吸収し、寄生受光感度を抑制することができる。さらに、酸化膜１６１、１７１、または１８１をP＋半導体領域１４３またはP半導体領域１４４のいずれかで覆うことにより、暗電流の発生を抑制することができる。
【０１６４】
さらに、半導体基板６１に対して酸化膜をSTIプロセスにより形成する場合、酸化膜を埋め込むための溝を掘り込む工程において、第１構成例の酸化膜１４１のような広い領域よりも細かい領域で形成することで、STIプロセスの安定性を高めることができ、酸化膜１６１、１７１、および１８１を精度よく形成することができる。
【０１６５】
＜１０．その他の変形例＞
上述した例では、タップ（信号取り出し部６５）を構成するN＋半導体領域７１とP＋半導体領域７２の平面形状を円形状（ドーナツ状）とした例について説明したが、タップの平面形状は、円形状に限られない。例えば、図１６のAおよびBに示すような形状でもよい。
【０１６６】
図１６のAは、タップを構成するN＋半導体領域７１とP＋半導体領域７２の平面形状を八角形状に形成した例を示している。
【０１６７】
図１６のBは、タップを構成するN＋半導体領域７１とP＋半導体領域７２の平面形状を矩形形状に形成した例を示している。
【０１６８】
勿論、タップを構成するN＋半導体領域７１とP＋半導体領域７２の平面形状は、八角形状や矩形形状以外の形状でもよい。
【０１６９】
なお、図１６のAおよびBでは、簡単のため、２つのタップ（信号取り出し部６５−１および６５−２）のN＋半導体領域７１とP＋半導体領域７２のみを図示したが、他のパターン配置については、上述した各構成例と同様である。
【０１７０】
また、上述した例では、各画素５１に２つの信号取り出し部６５が設けられる例について説明したが、１画素に対して、３以上の信号取り出し部６５を設ける構成も可能である。
【０１７１】
例えば、図１７は、各画素５１に４つの信号取り出し部６５−１乃至６５−４を設けた画素構成例の平面図を示している。
【０１７２】
図１７では、詳細な符号は省略しているが、４つの信号取り出し部６５−１乃至６５−４それぞれは、上述した信号取り出し部６５と同様に、電圧印加部としてのP＋半導体領域７２と、その周囲を囲むように配置された、電荷検出部としてのN＋半導体領域７１を有する。１画素に対して、３以上の信号取り出し部６５を設けた画素構成においても、上述した画素５１の各構成例と同様に、タップ周辺領域１５１と画素トランジスタ近傍領域１５２のそれぞれに、酸化膜１４１、１６１、１７１等に相当する酸化膜や、P＋半導体領域１４３、P半導体領域１４４等に相当するP型の半導体領域を設ける構成とすることができる。
【０１７３】
上述した画素５１の各構成例では、２つの信号取り出し部６５と画素トランジスタ領域７７のPウェル領域７６とを除く画素５１の平面領域を、タップ周辺領域１５１と画素トランジスタ近傍領域１５２との２つに分割し、タップ周辺領域１５１と画素トランジスタ近傍領域１５２とで、酸化膜のパターンを変えたり、P型半導体領域の不純物濃度を変えたりした。
【０１７４】
しかしながら、２つの信号取り出し部６５と画素トランジスタ領域７７のPウェル領域７６とを除く画素５１の平面領域を、３つ以上に分割し、３つ以上の各領域で、酸化膜のパターンを変えたり、P型半導体領域の不純物濃度を変えたりしてもよい。
【０１７５】
＜１１．測距モジュールの構成例＞
図１８は、上述した受光素子１を用いて測距情報を出力する測距モジュールの構成例を示すブロック図である。
【０１７６】
測距モジュール５００は、発光部５１１、発光制御部５１２、および、受光部５１３を備える。
【０１７７】
発光部５１１は、所定波長の光を発する光源を有し、周期的に明るさが変動する照射光を発して物体に照射する。例えば、発光部５１１は、光源として、波長が７８０nm乃至１０００nmの範囲の赤外光を発する発光ダイオードを有し、発光制御部５１２から供給される矩形波の発光制御信号ＣＬＫｐに同期して、照射光を発生する。
【０１７８】
なお、発光制御信号ＣＬＫｐは、周期信号であれば、矩形波に限定されない。例えば、発光制御信号ＣＬＫｐは、サイン波であってもよい。
【０１７９】
発光制御部５１２は、発光制御信号ＣＬＫｐを発光部５１１および受光部５１３に供給し、照射光の照射タイミングを制御する。この発光制御信号ＣＬＫｐの周波数は、例えば、２０メガヘルツ（ＭＨｚ）である。なお、発光制御信号ＣＬＫｐの周波数は、２０メガヘルツ（ＭＨｚ）に限定されず、５メガヘルツ（ＭＨｚ）などであってもよい。
【０１８０】
受光部５１３は、物体から反射した反射光を受光し、受光結果に応じて距離情報を画素ごとに算出し、物体（被写体）までの距離に対応するデプス値を画素値として格納したデプス画像を生成して、出力する。
【０１８１】
受光部５１３には、上述した受光素子１が用いられる。受光部５１３としての受光素子１は、例えば、発光制御信号ＣＬＫｐに基づいて、画素アレイ部１１の各画素PXの信号取り出し部６５−１および６５−２それぞれの電荷検出部（N＋半導体領域７１）で検出された信号強度から、距離情報を画素ごとに算出する。
【０１８２】
以上のように、間接ToF方式により被写体までの距離情報を求めて出力する測距モジュール５００の受光部５１３として、上述した受光素子１を組み込むことができる。これにより、測距モジュール５００としての測距特性を向上させることができる。
【０１８３】
＜１２．電子機器の構成例＞
受光素子１は、上述したように測距モジュールに適用できる他、例えば、測距機能を備えるデジタルスチルカメラやデジタルビデオカメラなどの撮像装置、測距機能を備えたスマートフォンといった各種の電子機器に適用することができる。
【０１８４】
図１９は、本技術を適用した電子機器としての、スマートフォンの構成例を示すブロック図である。
【０１８５】
スマートフォン６０１は、図１９に示されるように、測距モジュール６０２、撮像装置６０３、ディスプレイ６０４、スピーカ６０５、マイクロフォン６０６、通信モジュール６０７、センサユニット６０８、タッチパネル６０９、および制御ユニット６１０が、バス６１１を介して接続されて構成される。また、制御ユニット６１０では、CPUがプログラムを実行することによって、アプリケーション処理部６２１およびオペレーションシステム処理部６２２としての機能を備える。
【０１８６】
測距モジュール６０２には、図１８の測距モジュール５００が適用される。例えば、測距モジュール６０２は、スマートフォン６０１の前面に配置され、スマートフォン６０１のユーザを対象とした測距を行うことにより、そのユーザの顔や手、指などの表面形状のデプス値を測距結果として出力することができる。
【０１８７】
撮像装置６０３は、スマートフォン６０１の前面に配置され、スマートフォン６０１のユーザを被写体とした撮像を行うことにより、そのユーザが写された画像を取得する。なお、図示しないが、スマートフォン６０１の背面にも撮像装置６０３が配置された構成としてもよい。
【０１８８】
ディスプレイ６０４は、アプリケーション処理部６２１およびオペレーションシステム処理部６２２による処理を行うための操作画面や、撮像装置６０３が撮像した画像などを表示する。スピーカ６０５およびマイクロフォン６０６は、例えば、スマートフォン６０１により通話を行う際に、相手側の音声の出力、および、ユーザの音声の収音を行う。
【０１８９】
通信モジュール６０７は、インターネット、公衆電話回線網、所謂4G回線や5G回線等の無線移動体用の広域通信網、WAN（Wide Area Network）、LAN（Local Area Network）等の通信網を介したネットワーク通信、Bluetooth（登録商標）、NFC（Near Field Communication）等の近距離無線通信などを行う。センサユニット６０８は、速度や加速度、近接などをセンシングし、タッチパネル６０９は、ディスプレイ６０４に表示されている操作画面に対するユーザによるタッチ操作を取得する。
【０１９０】
アプリケーション処理部６２１は、スマートフォン６０１によって様々なサービスを提供するための処理を行う。例えば、アプリケーション処理部６２１は、測距モジュール６０２から供給されるデプス値に基づいて、ユーザの表情をバーチャルに再現したコンピュータグラフィックスによる顔を作成し、ディスプレイ６０４に表示する処理を行うことができる。また、アプリケーション処理部６２１は、測距モジュール６０２から供給されるデプス値に基づいて、例えば、任意の立体的な物体の三次元形状データを作成する処理を行うことができる。
【０１９１】
オペレーションシステム処理部６２２は、スマートフォン６０１の基本的な機能および動作を実現するための処理を行う。例えば、オペレーションシステム処理部６２２は、測距モジュール６０２から供給されるデプス値に基づいて、ユーザの顔を認証し、スマートフォン６０１のロックを解除する処理を行うことができる。また、オペレーションシステム処理部６２２は、測距モジュール６０２から供給されるデプス値に基づいて、例えば、ユーザのジェスチャを認識する処理を行い、そのジェスチャに従った各種の操作を入力する処理を行うことができる。
【０１９２】
このように構成されているスマートフォン６０１では、測距モジュール６０２として、上述した測距モジュール５００を適用することで、例えば、所定の物体までの距離を測定して表示したり、所定の物体の三次元形状データを作成して表示する処理などを行うことができる。
【０１９３】
＜１３．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０１９４】
図２０は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０１９５】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２０に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０１９６】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０１９７】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０１９８】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０１９９】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０２００】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０２０１】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０２０２】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２０３】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０２０４】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２０の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０２０５】
図２１は、撮像部１２０３１の設置位置の例を示す図である。
【０２０６】
図２１では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０２０７】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０２０８】
なお、図２１には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０２０９】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０２１０】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２１１】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０２１２】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。
マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０２１３】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、車外情報検出ユニット１２０３０や撮像部１２０３１に適用され得る。具体的には、受光素子１または測距モジュール５００を、車外情報検出ユニット１２０３０や撮像部１２０３１の距離検出処理ブロックに適用することができる。車外情報検出ユニット１２０３０や撮像部１２０３１に、本開示に係る技術を適用することにより、人、車、障害物、標識又は路面上の文字等の物体までの距離を高精度に測定することができ、得られた距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
【０２１４】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２１５】
また、上述した受光素子１おいては、信号キャリアとして電子を用いる例について説明したが、光電変換で発生した正孔を信号キャリアとして用いるようにしてもよい。そのような場合、信号キャリアを検出するための電荷検出部がP＋半導体領域により構成され、基板内に電界を発生させるための電圧印加部がN＋半導体領域により構成されるようにし、信号取り出し部に設けられた電荷検出部において、信号キャリアとしての正孔が検出されるようにすればよい。
【０２１６】
例えば、上述した受光素子１おいては、各構成例の全てまたは一部を組み合わせた形態を採用することができる。
【０２１７】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【０２１８】
なお、本技術は以下のような構成も取ることができる。
（１）
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備え、
画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、
前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、
前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている
受光素子。
（２）
前記画素トランジスタ近傍領域にも前記埋め込み酸化膜が形成され、前記埋め込み酸化膜の光入射面側に、前記第２半導体領域が形成されている
前記（１）に記載の受光素子。
（３）
前記タップ周辺領域と前記画素トランジスタ近傍領域とは、前記画素内の前記２つのタップの配列方向と直交する方向に分けられている
前記（１）または（２）に記載の受光素子。
（４）
前記タップ周辺領域の前記埋め込み酸化膜は、前記タップ周辺領域の全面に形成され、
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、ストライプ状パターンで形成されている
前記（２）または（３）に記載の受光素子。
（５）
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、列方向のストライプ状パターンである
前記（４）に記載の受光素子。
（６）
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、行方向のストライプ状パターンである
前記（４）に記載の受光素子。
（７）
前記タップ周辺領域の前記埋め込み酸化膜は、前記タップ周辺領域の全面に形成され、
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の酸化膜を列方向および行方向に規則的に２個以上配置したアレイパターンで形成されている
前記（２）または（３）に記載の受光素子。
（８）
前記タップ周辺領域の前記埋め込み酸化膜は、前記タップ周辺領域の全面に形成され、
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の間隙を列方向および行方向に規則的に２個以上配置した格子状パターンで形成されている
前記（２）または（３）に記載の受光素子。
（９）
前記画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域のうち、前記２つのタップの外周部の領域が前記タップ周辺領域であり、それ以外の領域が前記画素トランジスタ近傍領域である
前記（２）に記載の受光素子。
（１０）
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、ストライプ状パターンで形成されている
前記（９）に記載の受光素子。
（１１）
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、列方向のストライプ状パターンである
前記（９）に記載の受光素子。
（１２）
前記画素トランジスタ近傍領域の前記ストライプ状パターンは、行方向のストライプ状パターンである
前記（９）に記載の受光素子。
（１３）
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の酸化膜を列方向および行方向に規則的に２個以上配置したアレイパターンで形成されている
前記（９）に記載の受光素子。
（１４）
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、矩形形状の間隙を列方向および行方向に規則的に２個以上配置した格子状パターンで形成されている
前記（９）に記載の受光素子。
（１５）
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、複数の島状の酸化膜をランダムに配置したランダムパターンで形成されている
前記（９）に記載の受光素子。
（１６）
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、前記タップ周辺領域の前記埋め込み酸化膜よりも深く形成されている
前記（１）乃至（１５）のいずれかに記載の受光素子。
（１７）
前記画素トランジスタ近傍領域の前記埋め込み酸化膜は、前記タップ周辺領域の前記埋め込み酸化膜よりも浅く形成されている
前記（１）乃至（１５）のいずれかに記載の受光素子。
（１８）
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとの２つのタップを有する画素が行列状に２次元配置された画素アレイ部を備え、
画素内の前記２つのタップと画素トランジスタ領域とを除く平面領域は、前記タップの外周部のタップ周辺領域と、前記画素トランジスタ領域に近い画素トランジスタ近傍領域とを含み、
前記タップ周辺領域には、基板の光入射面と反対側の面に形成された埋め込み酸化膜と、前記埋め込み酸化膜の光入射面側に、前記基板と同じ導電型で基板濃度よりも濃い不純物濃度の第１半導体領域とが形成され、
前記画素トランジスタ近傍領域には、前記基板と同じ導電型で前記基板濃度よりも濃い不純物濃度の第２半導体領域が形成されている
受光素子
を備える電子機器。
【符号の説明】
【０２１９】
１  受光素子，  ２０  画素アレイ部，  ２１  タップ駆動部，  ５１  画素，  ６１  半導体基板，  TA  第１のタップ，  TB  第２のタップ，  ６５−１，６５−２  信号取り出し部，  ７１−１，７１−２  N＋半導体領域，７２−１，７２−２  P＋半導体領域  ，  ７３−１，７３−２  酸化膜，  ７４−１，７４−２  酸化膜，  ７５，７６  Pウェル領域，  ７７  画素トランジスタ領域，  １４２  Pウェル領域，  １４１  酸化膜（埋め込み酸化膜），  １４３  P＋半導体領域，  １４４  P半導体領域，  １４５  酸化膜，  １５１  タップ周辺領域，  １５２  画素トランジスタ近傍領域，  １６１，  １７１，  １８１  酸化膜，  １８１  間隙，  ５００  測距モジュール，  ６０１  スマートフォン，  ６０２  測距モジュール
【図１】
2020088142.tif 000003
【図２】
2020088142.tif 000004
【図３】
2020088142.tif 000005
【図４】
2020088142.tif 000006
【図５】
2020088142.tif 000007
【図６】
2020088142.tif 000008
【図７】
2020088142.tif 000009
【図８】
2020088142.tif 000010
【図９】
2020088142.tif 000011
【図１０】
2020088142.tif 000012
【図１１】
2020088142.tif 000013
【図１２】
2020088142.tif 000014
【図１３】
2020088142.tif 000015
【図１４】
2020088142.tif 000016
【図１５】
2020088142.tif 000017
【図１６】
2020088142.tif 000018
【図１７】
2020088142.tif 000019
【図１８】
2020088142.tif 000020
【図１９】
2020088142.tif 000021
【図２０】
2020088142.tif 000022
【図２１】
2020088142.tif 000023