(57)【要約】【課題】粗面化エリアからのデブリによる実装エリアの汚染を防止する。【解決手段】半導体装置は、導体板と、導体板の表面に実装された半導体素子と、導体板の表面に沿って設けられ、半導体素子を封止する封止体とを備える。導体板の表面は、半導体素子が実装された実装エリアと、実装エリアの周囲に位置するとともに、実装エリアよりも表面粗さが大きい粗面化エリアと、実装エリアと粗面化エリアとの間に位置するとともに、デブリが付着したデブリ付着エリアとを有する。そして、実装エリアは、粗面化エリアに対して突出する突出部の上面に位置し、デブリ付着エリアの少なくとも一部は、突出部の側面に位置している。【選択図】図２
2020088041.tif 000002
【特許請求の範囲】
【請求項１】
導体板と、
前記導体板の表面に実装された半導体素子と、
前記導体板の前記表面に沿って設けられ、前記半導体素子を封止する封止体と、
を備え、
前記導体板の前記表面は、
前記半導体素子が実装された実装エリアと、
前記実装エリアの周囲に位置するとともに、前記実装エリアよりも表面粗さが大きい粗面化エリアと、
前記実装エリアと前記粗面化エリアとの間に位置するとともに、デブリが付着したデブリ付着エリアと、
を有し、
前記実装エリアは、前記粗面化エリアに対して突出する突出部の上面に位置し、
前記デブリ付着エリアの少なくとも一部は、前記突出部の側面に位置している、
半導体装置。
【請求項２】
前記粗面化エリアは、前記突出部から離れて設けられている、請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、前記実装エリアにはんだ層を介して接合されており、
前記はんだ層は、前記突出部の前記上面の全体に接している、請求項１又は２に記載の半導体装置。
【請求項４】
前記突出部の前記側面の少なくとも一部は、前記実装エリアの法線に対して平行である、請求項１から３のいずれか一項に記載の半導体装置。
【請求項５】
前記突出部の前記側面の少なくとも一部は、前記実装エリアの法線に対して角度を成す傾斜面である、請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記傾斜面は曲面である、請求項５に記載の半導体装置。
【請求項７】
前記導体板の前記表面には、前記突出部の周縁に沿って延びる溝が設けられている、請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
前記デブリは、前記粗面化エリアを構成する材料の酸化物を含む、請求項１から７のいずれか一項に記載の半導体装置。
【請求項９】
半導体装置の製造方法であって、
導体板の表面に定められた粗面化エリアに、レーザを照射する工程と、
前記導体板の前記表面に定められた実装エリアに、半導体素子を実装する工程と、
前記導体板の前記表面に実装された半導体素子を封止体によって封止する工程と、
を備え、
前記導体板の前記表面には、前記実装エリアと前記粗面化エリアとの間に、前記レーザを照射する工程で前記粗面化エリアから飛散するデブリが付着するデブリ付着エリアがさらに定められており、
前記実装エリアは、前記粗面化エリアに対して突出する突出部の上面に位置しており、
前記デブリ付着エリアの少なくとも一部は、前記突出部の側面に位置している、
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、半導体装置とその製造方法に関する。
【背景技術】
【０００２】
特許文献１に、半導体装置が開示されている。この半導体装置は、導体板と、導体板の表面に実装された半導体素子と、導体板の表面に沿って設けられ、半導体素子を封止する封止体とを備える。導体板の表面には、半導体素子が実装された実装エリアと、実装エリアの周囲に位置しており、実装エリアよりも表面粗さが大きい粗面化エリアとが設けられている。粗面化エリアが設けられていると、導体板と封止体との間の密着性が向上して、封止体による半導体素子の密閉性を高めることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−０６７６００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
導体板の粗面化エリアは、レーザ照射によって形成される。即ち、導体板の表面のうち、粗面化エリアに対してレーザを照射して、粗面化エリアのみを選択的に粗面化する。しかしながら、粗面化エリアへレーザ照射をすると、レーザ照射に起因するデブリ（例えば、粗面化エリアを構成する材料の酸化物）が、粗面化エリアから実装エリアへ飛散して、実装エリアが汚染されることがある。これを防止するためには、粗面化エリアと実装エリアとの間に、ある程度のマージン（間隔）を設けることが考えられる。しかしながら、十分なマージンを設けるためには、導体板を大きくする必要があり、半導体装置の大型化を招いてしまう。このような問題は、レーザ照射による粗面化に限られない。例えば、スパッタリングによる粗面化などでも、デブリが同じように生じ得ることから、同様の問題が懸念される。
【０００５】
本明細書は、半導体装置の大型化を抑制しながら、粗面化エリアからのデブリによる実装エリアの汚染を防止し得る技術を提供する。
【課題を解決するための手段】
【０００６】
本明細書が開示する技術においても、実装エリアと粗面化エリアとの間にマージンを設ける。当該マージンは、粗面化エリアから飛散するデブリが付着するエリアであり、本明細書ではデブリ付着エリアと称する。前述したように、デブリ付着エリアを広く設けるほど、実装エリアの汚染をより確実に防止することができるが、その背反として導体板の大型化を招いてしまう。この問題に対して、本技術では、実装エリアの位置に合わせて導体板の表面に突出部を形成し、その突出部の上面に実装エリアを位置させる。これにより、粗面化エリアと実装エリアとの間に高低差が形成され、その高低差によって、粗面化エリアから実装エリアへのデブリの飛散が効果的に抑制される。
【０００７】
突出部と粗面化エリアとの間には、間隔を設けてもよいし、設けなくてもよい。間隔を設ける場合は、粗面化エリアから飛散するデブリが、突出部の側面に到達し得る程度まで、粗面化エリアを突出部に対して近接させるとよく、これによって導体板の小型化を図ることができる。即ち、デブリ付着エリアの少なくとも一部が、突出部の側面に位置するように、突出部と粗面化エリアとの間の間隔を定めるとよい。これにより、導体板の大型化を抑制しながら（即ち、半導体装置の大型化を抑制しながら）、粗面化エリアからのデブリによる実装エリアの汚染を有意に防止することができる。
【０００８】
上述した本技術は、半導体装置に具現化される。この半導体装置は、導体板と、導体板の表面に実装された半導体素子と、導体板の表面に沿って設けられ、半導体素子を封止する封止体とを備える。導体板の表面は、半導体素子が実装された実装エリアと、実装エリアの周囲に位置するとともに、実装エリアよりも表面粗さが大きい粗面化エリアと、実装エリアと粗面化エリアとの間に位置するとともに、デブリが付着したデブリ付着エリアとを有する。そして、実装エリアは、粗面化エリアに対して突出する突出部の上面に位置し、デブリ付着エリアの少なくとも一部は、突出部の側面に位置している。
【０００９】
本技術はまた、半導体装置の製造方法にも具現化される。この製造方法は、導体板の表面に定められた粗面化エリアにレーザを照射する工程と、導体板の表面に定められた実装エリアに半導体素子を実装する工程と、導体板の表面に実装された半導体素子を封止体によって封止する工程とを備える。導体板の表面には、実装エリアと粗面化エリアとの間にデブリ付着エリアがさらに定められており、当該デブリ付着エリアには、レーザを照射する工程において粗面化エリアから飛散するデブリが付着する。実装エリアは、粗面化エリアに対して突出する突出部の上面に位置しており、デブリ付着エリアの少なくとも一部は、突出部の側面に位置している。
【図面の簡単な説明】
【００１０】
【図１】実施例の半導体装置２の内部構造を模式的に示す断面図。
【図２】図１におけるＩＩ部の拡大図。なお、封止体２０のハッチングは省略されている。
【図３】下側導体板２６の上面２６ａを示す平面図。
【図４】半導体装置２の製造方法の一工程であるレーザ照射工程を示す。
【図５】突出部５０のバリエーションであって、図５（Ａ）は、突出部５０の側面５０ｂに平面の傾斜面が設けられた例を示し、図５（Ｂ）は、突出部５０の側面５０ｂに曲面の傾斜面が設けられた例を示す。
【図６】突出部５０のバリエーションであって、図６（Ａ）は、突出部５０の側面５０ｂの一部に平面の傾斜面が設けられた例を示し、図６（Ｂ）は、突出部５０の側面５０ｂの一部に曲面の傾斜面が設けられた例を示す。
【図７】突出部５０の周囲に設けられた溝５１であって、図７（Ａ）は矩形状の断面形状を有する例を示し、図７（Ｂ）は、半円状の断面形状を有する例を示す。
【図８】半導体装置２の製造方法の一工程である第１リフロー工程を示す。
【図９】半導体装置２の製造方法の一工程であるワイヤボンディング工程を示す。
【図１０】半導体装置２の製造方法の一工程である第２リフロー工程を示す。
【図１１】半導体装置２の製造方法の一工程である封止体２０の成形工程を示す。
【発明を実施するための形態】
【００１１】
本技術の一実施形態では、粗面化エリアが、突出部から離れて設けられていてもよい。この場合、突出部と粗面化エリアとの間の距離（間隔）は、粗面化エリアに対して実施する粗面化処理（例えばレーザ照射）の位置精度に応じて定めるとよい。即ち、予め定められた粗面化エリアと、実際に粗面化された粗面化エリアとの間には、不可避的な製造上の誤差が生じ得る。従って、特に限定されないが、突出部と粗面化エリアとの間には、予想される製造誤差の最大値よりも大きな距離（間隔）を設けることができる。
【００１２】
本技術の一実施形態において、半導体素子は、実装エリアにはんだ層を介して接合されてもよい。この場合、はんだ層は、突出部の上面の全体に接していてもよい。言い換えると、突出部の上面の全体が実装エリアであってもよい。このような構成によると、実装エリアに半導体素子を実装するときに、溶融したはんだの表面張力によって、半導体素子が実装エリアに対して精度よく位置決めされる。
【００１３】
本技術の一実施形態において、突出部の側面の少なくとも一部は、導体板の法線に対して平行であってもよい。これに加えて、又は代えて、突出部の側面の少なくとも一部は、導体板の法線に対して角度を成す傾斜面であってもよい。この場合、傾斜面は、傾斜角度が一定の平面であってもよいし、傾斜角度が連続的に変化する曲面であってもよい。
【００１４】
本技術の一実施形態において、導体板の表面には、突出部の周縁に沿って延びる溝が設けられていてもよい。このような構成によると、例えばプレスによって突出部を形成するときに、突出部を精度よく形成することができる。また、粗面化エリアの境界に沿って溝を形成することで、粗面化エリアに対して粗面化（例えばレーザ照射）を実施するときに、作業者や加工装置が粗面化エリアの境界を認識しやすい。
【００１５】
本技術の一実施形態では、粗面化エリアの粗面化を、レーザ照射によって実施することができる。あるいは、粗面化エリアの粗面化を、スパッタリングによって実施することもできる。これらの場合、粗面化エリアを構成する材料の酸化物が、デブリとして粗面化エリアからデブリ付着エリアへ飛散する。
【実施例】
【００１６】
図面を参照して、実施例の半導体装置２の製造方法について説明をする。本実施例で製造する半導体装置２は、電力制御に用いられるパワー半導体装置であって、特に限定されないが、例えば電動型の自動車において、コンバータやインバータに採用することができる。ここでいう電動型の自動車には、例えば、ハイブリッド車、燃料電池車又は再充電式の電気自動車といった、車輪をモータによって駆動する各種の自動車が含まれる。
【００１７】
図１に示すように、半導体装置２は、半導体素子１０と、半導体素子１０を封止している封止体２０とを備える。封止体２０は、絶縁性を有する材料で構成されている。特に限定されないが、封止体２０を構成する材料には、例えばエポキシ樹脂といった、熱硬化性の樹脂材料を採用することができる。半導体素子１０は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はダイオードといった、パワー半導体素子である。半導体装置２は、複数の半導体素子１０を備えてもよい。この場合、複数の半導体素子１０は、並列に接続されてもよいし、直列に接続されてもよいし、直接と並列の組み合わせによって接続されてもよい。
【００１８】
半導体素子１０は、半導体基板１２と、第１主電極１４と、第２主電極１６と、複数の信号パッド１８とを有する。半導体基板１２は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又は窒化物半導体といった半導体材料で構成されている。半導体基板１２の内部には、ＭＯＳＦＥＴ又はＩＧＢＴといった素子構造が設けられている。第１主電極１４は、半導体基板１２の上面に設けられており、第２主電極１６は、半導体基板１２の下面に設けられている。第１主電極１４と第２主電極１６とは、半導体基板１２内の素子構造を介して互いに接続されている。第１主電極１４と第２主電極１６を構成する材料は、特に限定されないが、例えばアルミニウム（Ａｌ）やニッケル（Ｎｉ）といった金属であってよい。
【００１９】
複数の信号パッド１８は、半導体基板１２の上面に設けられている。各々の信号パッド１８は、所定の信号を入力又は出力する小電極であり、導体で構成されている。複数の信号パッド１８には、一例ではあるが、半導体装置２への駆動信号が入力されるもの、半導体装置２の温度に応じた信号を出力するもの、半導体装置２に流れる電流に対応する信号を出力するもの、第１主電極１４の電圧に対応する信号を出力するもの、が含まれる。但し、信号パッド１８の数や具体的な機能については、特に限定されず、様々に変更することができる。
【００２０】
半導体装置２はさらに、上側導体板２２、導体スペーサ２４、下側導体板２６及び複数の信号端子２８を備える。上側導体板２２は、導体スペーサ２４を介して、半導体素子１０の第１主電極１４にはんだ付けされている。詳しくは、上側導体板２２の下面と、導体スペーサ２４の上面との間が、第１はんだ層４２を介して接合されている。また、導体スペーサ２４の下面と、半導体素子１０の第１主電極１４との間が、第２はんだ層４４を介して接合されている。上側導体板２２と導体スペーサ２４は、例えば銅といった金属で構成されている。上側導体板２２は、導体スペーサ２４を介して半導体素子１０へ電気的に接続されており、半導体装置２のなかで電気回路の一部を構成する。また、上側導体板２２は、封止体２０の上面に露出しており、半導体素子１０の熱を外部へ放出する放熱板としても機能する。
【００２１】
下側導体板２６は、半導体素子１０の第２主電極１６に接合されている。詳しくは、下側導体板２６の上面２６ａと、半導体素子１０の第２主電極１６との間が、第３はんだ層４６を介して接合されている。下側導体板２６は、例えば銅といった金属で構成されている。また、下側導体板２６の上面２６ａやその他の表面には、ニッケル等による金属膜（例えばめっき膜）が設けられていてもよい。下側導体板２６は、半導体素子１０へ電気的に接続されており、半導体装置２のなかで電気回路の一部を構成する。また、下側導体板２６は、封止体２０の下面に露出しており、半導体素子１０の熱を外部へ放出する放熱板としても機能する。即ち、本実施例の半導体装置２は、封止体２０の両面に放熱板が露出する両面冷却構造を有する。
【００２２】
複数の信号端子２８は、封止体２０の内外に亘って延びている。各々の信号端子２８は、封止体２０の内部において、ボンディングワイヤ３０を介して対応する信号パッド１８に接続されている。信号端子２８は、導体で構成された線材であり、例えば銅といった金属で構成されることができる。複数の信号端子２８は、外部の制御装置（図示省略）に接続され、当該制御装置と半導体素子１０との間で各種の信号を伝送する。ボンディングワイヤ３０を構成する材料は、特に限定されないが、例えばアルミニウムや銅といった金属であってよい。なお、信号端子２８は、ボンディングワイヤ３０を介することなく、信号パッド１８へ直接的に接合されてもよい。
【００２３】
次に、図２、図３を参照して、下側導体板２６の上面２６ａについて説明を加える。図２、図３に示すように、下側導体板２６の上面２６ａは、実装エリアＡＲ１と、粗面化エリアＡＲ２と、デブリ付着エリアＡＲ３とを有する。実装エリアＡＲ１は、下側導体板２６の上面２６ａのうち、半導体素子１０が実装された部分である。半導体素子１０は、第３はんだ層４６を介して、実装エリアＡＲ１に接合されている。実装エリアＡＲ１には、第３はんだ層４６が直接的に接している。
【００２４】
粗面化エリアＡＲ２は、実装エリアＡＲ１の周囲に位置しており、封止体２０に直接的に接している。粗面化エリアＡＲ２は、実装エリアＡＲ１よりも表面粗さが大きくなっている。粗面化エリアＡＲ２が設けられていると、下側導体板２６と封止体２０との間の密着性が向上して、封止体２０による半導体素子１０の密閉性を高めることができる。詳しくは後述するが、粗面化エリアＡＲ２は、レーザ照射によって粗面化されている。レーザ照射による粗面化は、他の手法による粗面化と比較して、下側導体板２６と封止体２０との間の密着性を大きく向上することができる。但し、粗面化エリアＡＲ２の粗面化は、レーザ照射に限られず、他の手法で行われてもよい。
【００２５】
デブリ付着エリアＡＲ３は、実装エリアＡＲ１と粗面化エリアＡＲ２との間に位置している。デブリ付着エリアＡＲ３には、デブリＤＢが付着している。前述したように、粗面化エリアＡＲ２は、レーザ照射によって形成される。図４に示すように、粗面化エリアＡＲ２へレーザＬＺを照射すると、レーザ照射に起因するデブリＤＢ（例えば、粗面化エリアＡＲ２を構成する材料の酸化物）が、粗面化エリアＡＲ２から周囲に飛散する。このとき、デブリＤＢが実装エリアＡＲ１まで飛散すると、清浄性が求められる実装エリアＡＲ１が汚染されてしまう。デブリ付着エリアＡＲ３は、これを防止するために設けられた、実装エリアＡＲ１と粗面化エリアＡＲ２との間のマージンである。即ち、デブリ付着エリアＡＲ３に付着するデブリＤＢは、粗面化エリアＡＲ２へのレーザ照射において、粗面化エリアＡＲ２から飛散したものである。
【００２６】
ここで、デブリ付着エリアＡＲ３を広く設けるほど、実装エリアＡＲ１の汚染をより確実に防止することができるが、その背反として下側導体板２６の大型化（即ち、半導体装置２の大型化）を招いてしまう。この問題に対して、本実施例の半導体装置２では、実装エリアＡＲ１の位置に合わせて、下側導体板２６の上面２６ａに突出部５０を形成し、その突出部５０の上面５０ａに実装エリアＡＲ１が位置している。これにより、粗面化エリアＡＲ２と実装エリアＡＲ１との間に高低差が形成され、その高低差によって、粗面化エリアＡＲ２から実装エリアＡＲ１へのデブリＤＢの飛散が効果的に抑制される。
【００２７】
突出部５０と粗面化エリアＡＲ２との間には、間隔ＤＳを設けてもよいし、設けなくてもよい。但し、間隔ＤＳを大きくするほど、デブリ付着エリアＡＲ３が横方向に拡大して、下側導体板２６の大型化を招いてしまう。従って、間隔ＤＳを設ける場合は、粗面化エリアＡＲ２から飛散するデブリＤＢが、突出部５０の側面５０ｂに到達し得る程度まで、粗面化エリアＡＲ２を突出部５０に対して近接させるとよい。即ち、デブリ付着エリアＡＲ３の少なくとも一部が、突出部５０の側面５０ｂに位置するように、突出部５０と粗面化エリアＡＲ２との間の間隔ＤＳを定めるとよい。これにより、下側導体板２６の大型化を抑制しながら（即ち、半導体装置２の大型化を抑制しながら）、粗面化エリアＡＲ２からのデブリＤＢによる実装エリアＡＲ１の汚染を有意に防止することができる。
【００２８】
本実施例の半導体装置２では、粗面化エリアＡＲ２が、突出部５０から離れて位置しており、突出部５０と粗面化エリアＡＲ２との間に間隔ＤＳを設けられている。この間隔ＤＳは、粗面化エリアＡＲ２に対して実施するレーザ照射の位置精度に応じて定められている。即ち、予め定められた粗面化エリアＡＲ２に対して、実際に粗面化された粗面化エリアＡＲ２との間には、不可避的な製造上の誤差が生じ得る。従って、突出部５０と粗面化エリアＡＲ２との間には、その製造誤差を考慮して間隔ＤＳを設けるとよく、例えば、予想される製造誤差の最大値に対して、それよりも大きな間隔ＤＳを設けることができる。これにより、突出部５０やその上面５０ａに位置する実装エリアＡＲ１に、意図せずレーザＬＺが照射されることを避けることがきる。
【００２９】
突出部５０の上面５０ａは、その全体が実装エリアＡＲ１であってもよいし、あるいは実装エリアＡＲ１よりも大きくてもよい。一例ではあるが、本実施例の半導体装置２では、上面５０ａの全体が実装エリアＡＲ１となっており、第３はんだ層４６が上面５０ａの全体に接している。このような構成によると、実装エリアＡＲ１に半導体素子１０を実装するときに、溶融したはんだの表面張力によって、半導体素子１０が実装エリアＡＲ１に対して精度よく位置決めされる。
【００３０】
本実施例の半導体装置２では、突出部５０の側面５０ｂが、下側導体板２６に対して垂直に延びている。即ち、突出部５０の側面５０ｂは、下側導体板２６の法線に対して平行である。これに対して、図５に示すように、突出部５０の側面５０ｂは、下側導体板２６の法線に対して角度を成す傾斜面であってもよい。この場合、図５（Ａ）に示すように、側面５０ｂの傾斜面は、傾斜角度が一定の平面であってもよい。あるいは、図５（Ｂ）に示すように、側面５０ｂの傾斜面は、傾斜角度が連続的に変化する曲面であってもよい。
【００３１】
また、図６に示すように、突出部５０の側面５０ｂの一部のみが、下側導体板２６の法線に対して角度を成す傾斜面であってもよい。この場合でも、図６（Ａ）に示すように、側面５０ｂの傾斜面は、傾斜角度が一定の平面であってもよい。あるいは、図６（Ｂ）に示すように、側面５０ｂの傾斜面は、傾斜角度が連続的に変化する曲面であってもよい。なお、突出部５０の側面５０ｂは、二以上の傾斜面を備えてもよく、この場合、それぞれの傾斜面が平面又は曲面であってもよい。突出部５０の側面５０ｂのプロファイルは、突出部５０の加工の容易性など考慮して、適宜設計するとよい。
【００３２】
図７に示すように、下側導体板２６の上面２６ａには、突出部５０の周縁に沿って延びる溝５１が設けられていてもよい。このような構成によると、例えばプレスによって突出部５０を形成するときに、突出部５０を精度よく形成することができる。また、粗面化エリアＡＲ２の境界に沿って溝５１を形成することで、粗面化エリアＡＲ２に対してレーザ照射を行うときや、その後の検査において、作業者や加工装置が粗面化エリアＡＲ２の境界を認識しやすい。ここで、溝５１の形状、サイズ、本数については特に限定されない。例えば、図７（Ａ）に示すように、溝５１の断面形状は矩形状であってもよい。あるいは、図７（Ｂ）に示すように、溝５１の断面形状は半円状であってもよい。
【００３３】
上述した下側導体板２６の上面２６ａに係る構成は、上側導体板２２の下面に対しても同様に採用することができる。即ち、上側導体板２２の下面には、導体スペーサ２４を介して半導体素子１０が実装されている。従って、上側導体板２２の下面のうち、半導体素子１０が実装された部分（即ち、第１はんだ層４２が接する範囲）を実装エリアとし、その実装エリアに応じて突出部を設けることができる。そして、その突出部に合わせて、粗面化エリア及びデブリ付着エリアをそれぞれ設計するとよい。
【００３４】
以下では、図４、図８−図１１を参照して、半導体装置２の製造方法を説明する。先ず、図４に示すように、レーザ照射工程を実施する。前述したように、この工程では、下側導体板２６の上面２６ａのうち、粗面化エリアＡＲ２として定められた部分にレーザＬＺを照射する。このレーザ照射によって、粗面化エリアＡＲ２は粗面化されるとともに、粗面化エリアＡＲ２から飛散したデブリＤＢが、デブリ付着エリアＡＲ３に付着する。
【００３５】
次に、図８に示すように、第１リフロー工程を実施する。第１リフロー工程は、下側導体板２６の実装エリアＡＲ１に、半導体素子１０を実装する工程の一例である。この工程では、下側導体板２６の実装エリアＡＲ１に、半導体素子１０及び導体スペーサ２４がはんだ接合される。なお、下側導体板２６は、信号端子２８を含むリードフレームの形で用意され、図示されない位置において、下側導体板２６と信号端子２８は互いに接続されている。第１リフロー工程により、導体スペーサ２４と半導体素子１０との間に第２はんだ層４４が形成され、半導体素子１０と下側導体板２６との間に第３はんだ層４６が形成される。
【００３６】
一例ではあるが、第１リフロー工程では、下側導体板２６の実装エリアＡＲ１上に、はんだシートを介して半導体素子１０を配置し、その上に、はんだシートを介して導体スペーサ２４を配置する。そして、このように組み合わせた半製品をリフロー炉に配置して、それぞれのはんだシートを溶融及び再凝固させる。前述したように、突出部５０の上面５０ａは、その全体が実装エリアＡＲ１となっている。従って、溶融したはんだは突出部５０の上面５０ａの全体に広がり、当該はんだの表面張力によって、半導体素子１０は実装エリアＡＲ１に対して精度よく位置決めされる。
【００３７】
次に、図９に示すように、ワイヤボンディング工程を実施する。ワイヤボンディング工程では、ボンディングワイヤ３０を用いて、半導体素子１０の信号パッド１８を信号端子２８に接続する。なお、信号パッド１８と信号端子２８との間は、ボンディングワイヤ３０を用いることなく、直接的に接合されてもよい。この場合、それらの接合は、第１リフロー工程において同時に行ってもよい。
【００３８】
次に、図１０に示すように、第２リフロー工程を実施する。第２リフロー工程では、導体スペーサ２４上に上側導体板２２をはんだ接合する。第２リフロー工程においても、導体スペーサ２４と上側導体板２２との間にはんだシートを配置し、それを溶融及び再凝固させる。これにより、導体スペーサ２４と上側導体板２２との間に第１はんだ層４２が形成される。なお、上側導体板２２の下面には、下側導体板２６と同様に、粗面化が実施されていてもよい。この場合、上側導体板２２の下面においても、突出部、粗面化エリア及びデブリ付着エリアをそれぞれ設けることができる。
【００３９】
次に、図１１に示すように、封止体２０の成形工程を実施する。この成形工程では、金型（図示省略）を用いたインサート成形により、半導体素子１０を封止する封止体２０を成形する。下側導体板２６の上面２６ａには、粗面化エリアＡＲ２が設けられているので、封止体２０は、下側導体板２６の上面２６ａに強固に密着する。その後、封止体２０の余剰部分を切削する工程や、リードフレームのタイバーを切除する工程など、必要な工程を実施することによって、半導体装置２の製造は完了する。
【００４０】
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
【符号の説明】
【００４１】
２：半導体装置
１０：半導体素子
２０：封止体
２２：上側導体板
２４：導体スペーサ
２６：下側導体板
２８：信号端子
３０：ボンディングワイヤ
４２、４４、４６：はんだ層
５０：下側導体板２６の突出部
５０ａ：突出部５０の上面
５０ｂ：突出部５０の側面
ＡＲ１：実装エリア
ＡＲ２：粗面化エリア
ＡＲ３：デブリ付着エリア
ＤＢ：デブリ（酸化物）
ＤＳ：突出部５０と粗面化エリアＡＲ２との間の間隔
【図１】
2020088041.tif 000003
【図２】
2020088041.tif 000004
【図３】
2020088041.tif 000005
【図４】
2020088041.tif 000006
【図５】
2020088041.tif 000007
【図６】
2020088041.tif 000008
【図７】
2020088041.tif 000009
【図８】
2020088041.tif 000010
【図９】
2020088041.tif 000011
【図１０】
2020088041.tif 000012
【図１１】
2020088041.tif 000013