(57)【要約】      （修正有）【課題】細かい粒度でビットレートを設定することができる光伝送システム、光伝送装置、及び伝送方法を提供する。【解決手段】光伝送システムは、データ信号をそれぞれ収容するスロットを含むフレームを送信する第１光伝送装置と、フレームを受信する第２光伝送装置とを有する。第１光伝送装置は、データ信号が未収容の空きスロットを検出する第１検出部と、フレームから空きスロットを削除し、残りを詰めることによりフレームのサイズを縮小するフレーム処理部と、フレームの縮小後のサイズに応じたビットレートでフレームを多値変調する光変調処理部とを有する。第２光伝送装置は、空きスロットが削除された位置を検出する第２検出部と、フレームの削除位置に空きスロットを挿入することによりフレームのサイズを空きスロットの削除前のサイズに戻す復元処理部を有する。【選択図】なし【特許請求の範囲】
【請求項１】
データ信号をそれぞれ収容する複数のスロットを含むフレームを送信する第１光伝送装置と、
前記フレームを受信する第２光伝送装置とを有し、
前記第１光伝送装置は、
前記複数のスロットのうち、前記データ信号が収容されていない１以上の空きスロットを検出する第１検出部と、
前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小するフレーム処理部と、
前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調する光変調処理部とを有し、
前記第２光伝送装置は、
前記フレーム内の前記１以上の空きスロットが削除された位置を検出する第２検出部と、
前記１以上の空きスロットが削除された位置の検出結果に基づき、前記フレームの該位置に前記１以上の空きスロットを挿入することにより前記フレームのサイズを前記１以上の空きスロットの削除前のサイズに戻す復元処理部を有することを特徴とする光伝送システム。
【請求項２】
前記光変調処理部は、プロバブリスティックシェーピングにより前記フレームを多値変調することを特徴とする請求項１に記載の光伝送システム。
【請求項３】
前記第１検出部は、前記１以上の空きスロットの検出結果に基づき、前記フレーム内の前記１以上の空きスロットの位置を示す第１位置信号を生成し、
前記フレーム処理部は、
前記第１位置信号に基づき前記１以上の空きスロットを除いた前記フレームを格納する第１格納部と、
前記フレームを前記第１格納部から読み出す第１読出部とを有することを特徴とする請求項１または２に記載の光伝送システム。
【請求項４】
前記第１検出部は、前記第１格納部に入力される前記フレームに同期した第１クロック信号から、前記フレーム内の前記１以上の空きスロットの時間幅に応じたパルスを削除することにより第２クロック信号を生成し、
前記第１読出部は、第３クロック信号に従って前記フレームを前記第１格納部から読み出し、
前記フレーム処理部は、前記第２クロック信号と前記第３クロック信号の位相差に基づき前記第３クロック信号の位相同期処理を行う位相同期部を有することを特徴とする請求項３に記載の光伝送システム。
【請求項５】
前記第２検出部は、前記１以上の空きスロットが削除された位置の検出結果に基づき、該位置を示す第２位置信号を生成し、
前記復元処理部は、
前記第１光伝送装置から受信した前記フレームを格納する第２格納部と、
前記フレームを前記第２格納部から読み出す第２読出部とを有し、
前記第２格納部は、前記フレームの読み出し中、前記第２位置信号が示す位置で前記第２読出部に空のデータを出力することを特徴とする請求項１乃至４の何れかに記載の光伝送システム。
【請求項６】
前記第１光伝送装置は、前記データ信号を前記複数のスロットの一部に収容することにより前記フレームを生成する生成部を有し、
前記第１検出部、前記フレーム処理部、及び前記生成部は、共通の回路チップに設けられた回路であることを特徴とする請求項１乃至５の何れかに記載の光伝送システム。
【請求項７】
前記第２光伝送装置は、前記復元処理部により前記１以上の空きスロットの削除前のサイズに戻った前記フレームの前記複数のスロットの一部から前記データ信号を取り出す取出部を有し、
前記第２検出部、前記復元処理部、及び前記取出部は、共通の回路チップに設けられた回路であることを特徴とする請求項１乃至６の何れかに記載の光伝送システム。
【請求項８】
データ信号をそれぞれ収容する複数のスロットを含むフレームを送信する光伝送装置において、
前記複数のスロットのうち、前記データが収容されていない１以上の空きスロットを検出する検出部と、
前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小するフレーム処理部と、
前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調する光変調処理部とを有することを特徴とする光伝送装置。
【請求項９】
データ信号をそれぞれ収容する複数のスロットを含むフレームを、第１光伝送装置から第２光伝送装置に伝送する伝送方法において、
前記第１光伝送装置は、
前記複数のスロットのうち、前記データ信号が収容されていない１以上の空きスロットを検出し、
前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小し、
光変調処理部により前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調し、
前記第２光伝送装置は、
前記第１光伝送装置から受信した前記フレーム内の前記１以上の空きスロットが削除された位置を検出し、
前記１以上の空きスロットが削除された位置の検出結果に基づき、前記フレームの該位置に前記１以上の空きスロットを挿入することにより前記フレームのサイズを前記１以上の空きスロットの削除前のサイズに戻すことを特徴とする伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、光伝送システム、光伝送装置、及び伝送方法に関する。
【背景技術】
【０００２】
例えばＩＴＵ−Ｔ（International Telecommunication Union Telecommunication Standardization Sector（国際電気通信連合））勧告Ｇ．７０９は、大容量の光伝送ネットワーク（OTN：Optical Transport Network）の技術を規定する。ＯＴＮによる伝送方式では、ＯＴＵ(Optical channel Transport Unit)フレームと呼ばれるフォーマットの光信号に、ペイロードにクライアント信号が収容されて伝送されるため、大容量伝送が可能となる（例えば特許文献１及び２参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−９８８４４号公報
【特許文献２】特開２０１４−１２３８９２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＩＴＵ−Ｔ勧告Ｇ．７０９には、１００Ｇｂｐｓを超えるデータを柔軟に収容するため、ＯＴＵフレームを拡張した、１００Ｇｂｐｓ×ｎ（ｎ：正の整数）のビットレートのＯＴＵＣｎフレームが規定されている。ＯＴＵＣｎフレームのサイズは、正の整数ｎに応じて３８２４×ｎ×４（Ｂｙｔｅ）となる。
【０００５】
ＯＴＵＣｎフレームを伝送する場合、例えばＱＰＳＫ（Quadrature Phase Shift Keying）、１６ＱＡＭ（Quadrature Amplitude Modulation）、及び６４ＱＡＭの何れかの変調方式を用いると、各々のビットレートはそれぞれ１００Ｇｂｐｓ、２００Ｇｂｐｓ、及び４００Ｇｂｐｓであるため、効率よく伝送することができる。
【０００６】
しかし、変調方式の多値度が高いほど、伝送距離は短くなる。例えばＯＴＵＣｎフレームのビットレートが２００Ｇｂｐｓ（ｎ＝２）である場合に１６ＱＡＭの伝送距離が許容されなければ、１６ＱＡＭより多値度が低いＱＰＳＫを用いることにより伝送距離を延ばすことが可能である。しかし、この場合、ビットレートは１６ＱＡＭの場合の半分の１００Ｇｂｐｓに低下する。
【０００７】
これに対し、プロバブリスティックシェーピング（PS: Probabilistic Shaping）の技術（以下、「ＰＳ技術」と表記）によると、例えば１１０Ｇｂｐｓや１２０Ｇｂｐｓのように１００Ｇ〜２００Ｇｂｐｓの範囲内において細かい粒度で多値変調のビットレートを変更することができるため、伝送距離もビットレートに応じて細かい粒度での変更が可能である。
【０００８】
しかし、ＯＴＵＣｎフレームのビットレートは１００Ｇｂｐｓ×ｎであるため、ＰＳ技術を用いても、例えば１００Ｇｂｐｓ、２００Ｇｂｐｓ、または４００Ｇｂｐｓのように１００Ｇｂｐｓの整数倍のビットレートを選択する必要がある。このため、多値変調のビットレートの選択にはＯＴＵＣｎフレームのビットレートに基づく制約があり、細かい粒度でビットレートを設定することができないという問題がある。
【０００９】
本件は、細かい粒度でビットレートを設定することができる光伝送システム、光伝送装置、及び伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
１つの態様では、光伝送システムは、データ信号をそれぞれ収容する複数のスロットを含むフレームを送信する第１光伝送装置と、前記フレームを受信する第２光伝送装置とを有し、前記第１光伝送装置は、前記複数のスロットのうち、前記データ信号が収容されていない１以上の空きスロットを検出する第１検出部と、前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小するフレーム処理部と、前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調する光変調処理部とを有し、前記第２光伝送装置は、前記フレーム内の前記１以上の空きスロットが削除された位置を検出する第２検出部と、前記１以上の空きスロットが削除された位置の検出結果に基づき、前記フレームの該位置に前記１以上の空きスロットを挿入することにより前記フレームのサイズを前記１以上の空きスロットの削除前のサイズに戻す復元処理部を有する。
【００１１】
１つの態様では、光伝送装置は、データ信号をそれぞれ収容する複数のスロットを含むフレームを送信する光伝送装置において、前記複数のスロットのうち、前記データが収容されていない１以上の空きスロットを検出する検出部と、前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小するフレーム処理部と、前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調する光変調処理部とを有する。
【００１２】
１つの態様では、伝送方法は、データ信号をそれぞれ収容する複数のスロットを含むフレームを、第１光伝送装置から第２光伝送装置に伝送する伝送方法において、前記第１光伝送装置は、前記複数のスロットのうち、前記データ信号が収容されていない１以上の空きスロットを検出し、前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小し、前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調し、前記第２光伝送装置は、前記第１光伝送装置から受信した前記フレーム内の前記１以上の空きスロットが削除された位置を検出し、前記１以上の空きスロットが削除された位置の検出結果に基づき、前記フレームの該位置に前記１以上の空きスロットを挿入することにより前記フレームのサイズを前記１以上の空きスロットの削除前のサイズに戻す方法である。
【発明の効果】
【００１３】
１つの側面として、細かい粒度でビットレートを設定することができる。
【図面の簡単な説明】
【００１４】
【図１】光伝送システムの一例を示す構成図である。
【図２】第１実施例のトランスポンダの一例を示す構成図である。
【図３】ＯＴＵＣｎフレームの一例を示す図である。
【図４】比較例及び実施例における伝送距離に対するビットレートの変化を示す図である。
【図５】トランスポンダの上り方向の機能の一例を示す構成図である。
【図６】フレーム信号、クロック信号、フレームパルス、及びイネーブル信号の一例を示すタイムチャートである。
【図７】上り方向のＯＴＵＣｎフレームの処理に関するＦＳＡ（Frame Size Adjuster）チップの構成の一例を示す構成図である。
【図８】ＦＳＡチップの上り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。
【図９】ＦＳＡチップの上り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。
【図１０】トランスポンダの下り方向の機能の一例を示す構成図である。
【図１１】フレーム信号、クロック信号、フレームパルス、及びイネーブル信号の一例を示すタイムチャートである。
【図１２】下り方向のＯＴＵＣｎフレームの処理に関するＦＳＡチップの構成の一例を示す構成図である。
【図１３】ＦＳＡチップの下り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。
【図１４】ＦＳＡチップの下り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。
【図１５】第２実施例のトランスポンダの一例を示す構成図である。
【図１６】上り方向のＯＴＵＣｎフレームの処理に関するフレーマチップの構成の一例を示す構成図である。
【図１７】フレーマチップの上り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。
【図１８】フレーマチップの上り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。
【図１９】下り方向のＯＴＵＣｎフレームの処理に関するフレーマチップの構成の一例を示す構成図である。
【図２０】フレーマチップの下り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。
【図２１】フレーマチップの下り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。
【発明を実施するための形態】
【００１５】
図１は、光伝送システムの一例を示す構成図である。光伝送システムは、光ファイバなどの伝送路８０，８１を介して接続された一組の波長多重光伝送装置７ａ，７ｂを含む。波長多重光伝送装置７ａ，７ｂは、波長の異なる複数の光信号が波長多重された波長多重光信号Ｓを互いに送受信する。
【００１６】
波長多重光伝送装置７ａは、複数のトランスポンダ１ａ、光合波部３０ａ、光分波部３１ａ、光アンプ５０ａ，５１ａ、及び制御部６ａを有する。また、波長多重光伝送装置７ｂは、複数のトランスポンダ１ｂ、光合波部３０ｂ、光分波部３１ｂ、光アンプ５０ｂ，５１ｂ、及び制御部６ｂを有する。
【００１７】
トランスポンダ１ａ，１ｂは光信号を送受信する。光信号は、一例としてＩＴＵ−Ｔ勧告Ｇ．７０９に規定されたＯＴＵＣｎフレームの形式を有する。なお、トランスポンダ１ａ，１ｂは第１光伝送装置及び第２光伝送装置の一例である。
【００１８】
トランスポンダ１ａ，１ｂは、クライアントネットワーク側のルータなどのネットワーク（ＮＷ）機器９と接続されている。トランスポンダ１ａ，１ｂは、ネットワーク機器９との間で複数のクライアント信号を送受信する。トランスポンダ１ａ，１ｂは、ネットワーク機器９からの複数のクライアント信号を共通のフレームに収容して光合波部３０ａ，３０ｂに出力し、光合波部３０ａ，３０ｂからのフレームから複数のクライアント信号を取り出してネットワーク機器９に送信する。なお、クライアント信号はデータ信号の一例である。
【００１９】
光合波部３０ａ，３０ｂは、例えば光選択スイッチや光フィルタであり、複数のトランスポンダ１ａ，１ｂから入力された光信号を波長多重光信号に波長多重して光アンプ５０ａ，５０ｂに出力する。光アンプ５０ａ，５０ｂは波長多重光信号を増幅して伝送路８０，８１に出力する。
【００２０】
光アンプ５１ａ，５１ｂには伝送路８１，８０から波長多重光信号が入力される。光アンプ５１ａ，５１ｂは波長多重光信号を増幅して光分波部３１ａ，３１ｂに出力する。
【００２１】
光分波部３１ａ，３１ｂは、例えば光選択スイッチや光フィルタであり、波長多重光信号を波長ごとの光信号に分離する。光信号は、光分波部３１ａ，３１ｂから複数のトランスポンダ１ａに入力される。
【００２２】
制御部６ａ，６ｂは、例えばＣＰＵ（Central Processing Unit）などのプロセッサを備えた回路であり、波長多重光伝送装置７ａ，７ｂを制御する。制御部６ａ，６ｂは、例えば、光アンプ５０ａ，５０ｂに対してゲインを設定し、光合波部３０ａ，３０ｂに対して波長多重対象のフレームを設定する。また、制御部６ａ，６ｂは、例えば、光分波部３１ａ，３１ｂに対して分離対象の光信号を設定し、トランスポンダ１ａ，１ｂに対してフレーム内のクライアント信号の収容に関する設定を行う。
【００２３】
（第１実施例）
図２は、第１実施例のトランスポンダ１ａ，１ｂの一例を示す構成図である。トランスポンダ１ａ，１ｂは、複数の送受信モジュール１０、フレーマチップ１１、ＦＳＡチップ１２、ＤＳＰ（Digital Signal Processor）１３、ＡＣＯ（Analog Coherent Optics）１４、及び設定処理部１５を有する。フレーマチップ１１及びＦＳＡチップ１２は、互いに独立したパッケージ、つまり回路チップである。
【００２４】
送受信モジュール１０は、例えば電気コネクタを介し、フレーマチップ１１が実装された回路基板に対して着脱自在な光モジュールである。送受信モジュール１０は、ネットワーク機器９との間でクライアント信号を送受信する。クライアント信号のフレーム形式としては、例えばＳＯＮＥＴ（Synchronous Optical Network）フレームやＧｂＥ（Gigabit Ethernet（登録商標））フレームが挙げられるが、これに限定されない。
【００２５】
送受信モジュール１０からＡＣＯ１４に向かう上り方向の処理を説明する。
【００２６】
送受信モジュール１０は、ネットワーク機器９から受信したクライアント信号を光−電気変換してフレーマチップ１１に出力する。フレーマチップ１１は、各送受信モジュール１０から入力されたクライアント信号をＯＴＵＣｎフレームに収容する。本例では、フレームの一例としてＯＴＵＣｎフレームを挙げるが、ＯＴＵＣｎフレームに限定されず、他のフレーム形式が用いられてもよい。
【００２７】
図３は、ＯＴＵＣｎフレームの一例を示す図である。ＯＴＵＣｎフレームはヘッダ部Ｈ及びペイロード部ＰＬを有する。
【００２８】
ヘッダ部Ｈには、ＦＡＳ（Frame Alignment Signal）、ＭＦＡＳ（MultiFrame Alignment Signal）、ＯＴＵＣｎ−ＯＨ（Over Head）、ＯＤＵＣｎ（ODU: Optical Data Unit）―ＯＨ、及びＯＰＵＣｎ（OPU: Optical Payload Unit）−ＯＨを有する。ＦＡＳ及びＭＦＡＳはＯＴＵＣｎフレームの同期パタンである。また、ＯＴＵＣｎ−ＯＨ、ＯＤＵＣｎ−ＯＨ、及びＯＰＵＣｎ−ＯＨには各種の制御情報が含まれる。
【００２９】
ペイロード部ＰＬには、複数のＴＳ（Tributary Slot）＃１〜＃（２０×ｎ）（ｎ：正の整数）が含まれる。各ＴＳには、クライアント信号のデータが収容される。ＴＳには、データを収容した使用ＴＳと、データが収容されていない空きＴＳとがある。なお、ＴＳはスロットの一例であり、空きＴＳは空きスロットの一例である。
【００３０】
ＯＴＵＣｎフレームのサイズは、正の整数ｎに応じて変化する。ヘッダ部Ｈのサイズは１６Ｂｙｔｅ×ｎ（Column）×４（Raw）であり、ペイロード部ＰＬのサイズは３８０８Ｂｙｔｅ×ｎ（Column）×４（Raw）である。
【００３１】
ＯＰＵＣｎ−ＯＨには、ペイロード部ＰＬの構成を示すＰＳＩ（Payload Structure Identifier）が含まれており、ＰＳＩには、ＴＳ＃１〜＃（２０×ｎ）に関する情報であるＭＳＩ（Multiplex Structure Identifier）が含まれる。ＭＳＩには、ＴＳ番号（＃１，＃２，・・・）、使用状態、及びポート番号の各情報が含まれる。
【００３２】
使用状態は、ＴＳ番号が示すＴＳの状態が「使用中」及び「空き」の何れであるかを示す。使用ＴＳの使用状態は「使用中」であり、空きＴＳの使用状態は「空き」である。ポート番号は、ＴＳ番号が示すＴＳに収容されるクライアント信号の受信元または送信先のポート（例えば送受信モジュール１０の番号）を示す。例えばＴＳ＃１には、ポート＃４のクライアント信号が収容されており、ＴＳ＃２には、クライアント信号が収容されていない。
【００３３】
ＯＴＵＣｎフレームのビットレートは、正の整数ｎに応じて１００Ｇｂｐｓ×ｎである。ペイロード部ＰＬには、１００Ｇｂｐｓ分のサイズごとに２０個のＴＳが格納される。このため、１個のＴＳのサイズは、５Ｇｂｐｓ（＝１００÷２０）のビットレートに相当する。
【００３４】
再び図２を参照すると、フレーマチップ１１は、ＯＴＵＣｎフレームをＦＳＡチップ１２に出力する。ＦＳＡチップ１２は、ＯＴＵＣｎフレームのサイズを縮小し、縮小後のサイズに応じたビットレートでＯＴＵＣｎフレームをＤＳＰ１３に出力する。
【００３５】
ＤＳＰ１３は、ＯＴＵＣｎフレームを多値変調方式で変調してＡＣＯ１４に出力する。ＡＣＯ１４は、ＯＴＵＣｎフレームを電気信号から光信号に変換して光合波部３０ａ，３０ｂに出力する。
【００３６】
図４は、比較例及び実施例における伝送距離に対するビットレートの変化を示す図である。ここで、伝送距離とは、例えば基準値以下のビットエラーレートで伝送することができる距離である。
【００３７】
符号Ｇａは、比較例におけるＤＳＰ１３のビットレートの変化を示す。ＤＳＰ１３の多値変調方式としては、例えばＱＰＳＫ、１６ＱＡＭ、及び６４ＱＡＭが選択可能である。
【００３８】
多値変調方式の多値度が高いほど、１つのシンボルにマッピング可能なビット数は増えるため、ビットレートが高くなる。ＱＰＳＫ、１６ＱＡＭ、及び６４ＱＡＭの各ビットレートはそれぞれ１００Ｇｂｐｓ、２００Ｇｂｐｓ、及び４００Ｇｂｐｓである。
【００３９】
しかし、多値変調方式の多値度が高いほど、伝送距離は短くなる。例えば６４ＱＡＭの伝送距離は０〜Ｄａであり、１６ＱＡＭの伝送距離はＤａ〜Ｄｂであり、ＱＰＳＫの伝送距離はＤｂ〜Ｄｃである。ここで、Ｄａ＜Ｄｂ＜Ｄｃの関係が成立する。
【００４０】
このため、例えばＯＴＵＣｎフレームのビットレートが２００Ｇｂｐｓ（ｎ＝２）である場合に１６ＱＡＭの伝送距離が許容されなければ、１６ＱＡＭより多値度が低いＱＰＳＫを用いることにより伝送距離を延ばすことが可能である。しかし、この場合、ビットレートは１６ＱＡＭの場合の半分の１００Ｇｂｐｓに低下する。
【００４１】
符号Ｇｂは、実施例におけるＤＳＰ１３のビットレートの変化を示す。ＤＳＰ１３は、ＰＳ技術により細かい粒度で多値変調のビットレートを変更することができるため、伝送距離もビットレートに応じて細かい粒度での変更が可能である。例えば、要求される伝送距離がＤｄ（Ｄｂ＜Ｄｄ＜Ｄｃ）である場合、その伝送距離Ｄｄに応じた１１０Ｇｂｐｓのビットレートでの伝送が可能となる。
【００４２】
このＰＳ技術は、変調対象のデータをシンボルにマッピングする前にエンコードすることにより、コンスタレーション内の中心付近のシンボル（信号点）にマッピングされる確率を制御するものである。シンボルへのマッピング確率の制御により、シンボル化されるデータのビット数及びエラー率が変化するため、ビットレート及び伝送距離を細かい粒度で変化させることが可能となる。
【００４３】
しかし、ＯＴＵＣｎフレームのビットレートは１００Ｇｂｐｓ×ｎであるため、ＰＳ技術を用いても、例えば１００Ｇｂｐｓ、２００Ｇｂｐｓ、または４００Ｇｂｐｓのように１００Ｇｂｐｓの整数倍のビットレートを選択する必要がある。
【００４４】
このため、ＦＳＡチップ１２はＯＴＵＣｎフレームのサイズを調整し、縮小後のサイズに応じたビットレートでＯＴＵＣｎフレームをＤＳＰ１３に出力する。これにより、ＯＴＵＣｎフレームのビットレートを１００Ｇｂｐｓの整数倍とする必要がなくなり、細かい粒度でビットレートを設定することが可能となる。
【００４５】
再び図２を参照して、ＡＣＯ１４から送受信モジュール１０に向かう下り方向の処理を説明する。
【００４６】
ＡＣＯ１４は、光信号を受信して電気信号に変換し、ＤＳＰ１３に出力する。ＤＳＰ１３は、電気信号を復調処理してＯＴＵＣｎフレームを再生し、ＦＳＡチップ１２に出力する。ＦＳＡチップ１２は、ＯＴＵＣｎフレームのサイズを縮小前のサイズに戻してフレーマチップ１１に出力する。
【００４７】
フレーマチップ１１は、ＯＴＵＣｎフレームの使用ＴＳからクライアント信号を取り出して送受信モジュール１０に出力する。送受信モジュール１０は、クライアント信号を電気信号から光信号に変換してネットワーク機器９に送信する。
【００４８】
また、設定処理部１５は、制御部６ａ，６ｂの指示に従って、フレーマチップ１１、ＦＳＡチップ１２、ＤＳＰ１３、及びＡＣＯ１４に各種の設定を行う。例えばユーザは、制御部６ａ，６ｂにトランスポンダ１ａ，１ｂのクライアントネットワーク側の各ポートの使用状況を入力する。制御部６ａ，６ｂは設定処理部１５にクライアントネットワーク側の各ポートの使用状況を転送する。設定処理部１５は各ポートの使用状況に応じてフレーマチップ１１、ＦＳＡチップ１２、ＤＳＰ１３、及びＡＣＯ１４を設定する。
【００４９】
（上り方向のフレーム処理）
次にトランスポンダ１ａ，１ｂの上り方向の機能を説明する。
【００５０】
図５は、トランスポンダ１ａ，１ｂの上り方向の機能の一例を示す構成図である。図５には、フレーマチップ１１、ＦＳＡチップ１２、及びＤＳＰ１３の構成が示されている。
【００５１】
フレーマチップ１１は、複数のＴＳ処理部１１０、多重部（ＭＵＸ）１１１、及びオーバヘッド（ＯＨ）付与部１１２を有する。ＴＳ処理部１１０は、送受信モジュール１０からのクライアント信号をローオーダーＯＤＵにマッピングして多重部１１１に出力する。
【００５２】
多重部１１１は、ローオーダーＯＤＵをＯＴＵＣｎフレームのペイロード部ＰＬ内のＴＳに収容する。多重部１１１には、予め設定処理部１５からＭＳＩ（図３参照）が設定される。多重部１１１は、ＭＳＩに従ってＴＳにローオーダーＯＤＵを収容することによりペイロード部ＰＬを生成してＯＨ付与部１１２に出力する。
【００５３】
ＯＨ付与部１１２は、ヘッダ部Ｈを生成してペイロード部ＰＬに付与することによりＯＴＵＣｎフレームを生成する。このとき、ＯＨ付与部１１２は、多重部１１１からＭＳＩを取得してＯＰＵＣｎ−ＯＨに格納する。ＯＨ付与部１１２は、ＯＴＵＣｎフレームのフレーム信号ＦＲＭａと、フレーム信号ＦＲＭａに同期したクロック信号ＣＬＫａとをＦＳＡチップ１２に出力する。なお、複数のＴＳ処理部１１０、多重部１１１、及びＯＨ付与部１１２は、ＯＴＵＣｎフレームを生成する生成部の一例である。
【００５４】
ＦＳＡチップ１２は、フレーム同期部１２Ａ、空きＴＳ検出部１２Ｂ、及び空きＴＳ削除部１２Ｃを有する。フレーム同期部１２Ａは、ＯＨ付与部１１２から入力されたＯＴＵＣｎフレームのＦＡＳ及びＭＦＡＳを検出することによりＯＴＵＣｎフレームとの同期を確立する。フレーム同期部１２Ａは、ＯＴＵＣｎフレームのフレームパルスＦＰ及びクロック信号ＣＬＫａを空きＴＳ検出部１２Ｂに出力する。また、フレーム同期部１２Ａは、ＯＴＵＣｎフレームを含むフレーム信号ＦＲＭａを空きＴＳ削除部１２Ｃに出力する。
【００５５】
空きＴＳ検出部１２Ｂは、第１検出部の一例であり、ＯＴＵＣｎフレーム内の複数のＴＳのうち、クライアント信号が収容されていない１以上の空きＴＳを検出する。空きＴＳ検出部１２Ｂは、設定処理部１５からＭＳＩが設定される。空きＴＳ検出部１２Ｂは、フレームパルスＦＰによりＯＴＵＣｎフレームの先頭を検出し、その先頭を基準としてＭＳＩから空きＴＳの位置を検出する。
【００５６】
空きＴＳ検出部１２Ｂは、空きＴＳの検出結果に基づき、ＯＴＵＣｎフレーム内の空きＴＳの位置を示すイネーブル信号ＤＴ＿ＥＮを生成する。イネーブル信号ＤＴ＿ＥＮは、空きスロットの位置を示す第１位置信号の一例である。空きＴＳ検出部１２Ｂは、イネーブル信号ＤＴ＿ＥＮを空きＴＳ削除部１２Ｃに出力する。
【００５７】
また、空きＴＳ検出部１２Ｂは、クロック信号ＣＬＫａからＯＴＵＣｎフレーム内の空きＴＳの時間幅に応じたパルスを削除することによりクロック信号ＣＬＫｂを生成する。クロック信号ＣＬＫｂは歯抜け状のクロック信号である。空きＴＳ検出部１２Ｂは、クロック信号ＣＬＫｂを空きＴＳ削除部１２Ｃに出力する。なお、クロック信号ＣＬＫａは第１クロック信号の一例であり、クロック信号ＣＬＫｂは第２クロック信号の一例である。
【００５８】
空きＴＳ削除部１２Ｃは、フレーム処理部の一例であり、イネーブル信号ＤＴ＿ＥＮに基づきＯＴＵＣｎフレームから空きＴＳを削除し、残りの使用ＴＳを詰めることによりＯＴＵＣｎフレームのサイズを縮小する。また、空きＴＳ削除部１２Ｃは、クロック信号ＣＬＫｂから、ＯＴＵＣｎフレームの縮小後のサイズに応じた周波数のクロック信号ＣＬＫｃを生成する。クロック信号ＣＬＫｃは第３クロック信号の一例である。空きＴＳ削除部１２Ｃは、クロック信号ＣＬＫｃと、サイズを縮小したＯＴＵＣｎフレームのフレーム信号ＦＲＭｂとをＤＳＰ１３に出力する。
【００５９】
ＤＳＰ１３は、ＰＳエンコーダ１３０、ＦＥＣ（Forward Error Correction）付与部１３１、及びＤＡＣ（Digital-to-Analog Converter）１３２を有する。ＰＳエンコーダ１３０は、空きＴＳ削除部１２Ｃからフレーム信号ＦＲＭｂ及びクロック信号ＣＬＫｃを受信する。
【００６０】
ＰＳエンコーダ１３０は、例えばＰＳ技術によりフレーム信号ＦＲＭｂをエンコードしてシンボルにマッピングすることにより多値変調する。ＰＳエンコーダ１３０は、クロック信号ＣＬＫｃに基づき変調処理を行う。このため、変調後のＯＴＵＣｎフレームのビットレートはクロック信号ＣＬＫｃの周波数に応じたビットレートとなる。ＰＳエンコーダ１３０は、変調したフレーム信号ＦＲＭｂをＦＥＣ付与部１３１に出力する。
【００６１】
ＦＥＣ付与部１３１は、フレーム信号ＦＲＭｂにＦＥＣ符号を付与する。ＦＥＣ符号は、フレーム信号ＦＲＭｂの誤り訂正符号の一例であるが、誤り訂正符号はＦＥＣ符号に限定されず、他の符号が用いられてもよい。ＦＥＣ付与部１３１は、ＦＥＣ符号が付与されたフレーム信号ＦＲＭｂをＤＡＣ１３２に出力する。ＤＡＣ１３２は、フレーム信号ＦＲＭｂをデジタル信号からアナログ信号に変換してＡＣＯ１４に出力する。
【００６２】
このように、ＤＳＰ１３は、例えばＰＳ技術により多値変調のビットレートを変更する。ＰＳ技術は、例えば、符号化変調技術の一つであり、上述したように多値変調のＩＱコンスタレーションに関して、座標に応じての各点の重み（確率）を変えることにより、送信したいエントロピー（情報量）を、より低いパワーで送信可能にする技術である。また、ＰＳ技術は、例えば、ＩＱコンスタレーションの確立分布に特徴を持たせることにより、シンボルエラーレートを下げることが出来る技術である。なお、ＤＳＰ１３は光変調処理部の一例である。
【００６３】
図６は、フレーム信号ＦＲＭａ，ＦＲＭｂ、クロック信号ＣＬＫａ，ＣＬＫｂ，ＣＬＫｃ、フレームパルスＦＰ、及びイネーブル信号ＤＴ＿ＥＮの一例を示すタイムチャートである。ＯＴＵＣｎフレームには、ヘッダ部Ｈと、ＴＳ領域＃１〜＃４とが含まれる。ＴＳ領域＃１及びＴＳ領域＃３はそれぞれ複数の使用ＴＳを含み（以下、「使用ＴＳ領域」と表記）、ＴＳ領域＃２及びＴＳ領域＃４はそれぞれ複数の空きＴＳを含む（以下、「空きＴＳ領域」と表記）と仮定する。
【００６４】
空きＴＳ検出部１２Ｂは、フレームパルスＦＰに基づきヘッダ部Ｈ、つまりＯＴＵＣｎフレームの先頭の時間軸上の位置Ｐｈを検出する。空きＴＳ検出部１２Ｂは、先頭の位置ＰｈとＭＳＩに基づいて、空きＴＳ領域＃２の時間軸上の位置Ｐｖ１と空き領域ＴＳ＃４の時間軸上の位置Ｐｖ２を検出する。
【００６５】
空きＴＳ検出部１２Ｂは、空きＴＳ領域＃２，＃４の位置Ｐｖ１，Ｐｖ２からイネーブル信号ＤＴ＿ＥＮを生成する。イネーブル信号ＤＴ＿ＥＮの論理値は、空きＴＳ領域＃２，＃４の位置Ｐｖ１，Ｐｖ２において「０」となり、それ以外の位置において「１」となる。
【００６６】
また、空きＴＳ検出部１２Ｂは、フレーム信号ＦＲＭａに同期したクロック信号ＣＬＫａから、空きＴＳ領域＃２，＃４の位置Ｐｖ１，Ｐｖ２に該当するパルス（点線の丸を参照）を削除することにより、歯抜け状のクロック信号ＣＬＫｂを生成する。
【００６７】
空きＴＳ削除部１２Ｃは、ＰＬＬ（Phase Locked Loop）回路により歯抜け状のクロック信号ＣＬＫｂからクロック信号ＣＬＫｃを生成する。クロック信号ＣＬＫｃは、所定時間内において歯抜け状のクロック信号ＣＬＫｂと同数のパルスを有する。つまり、クロック信号ＣＬＫｃは、歯抜け状のクロック信号ＣＬＫｂのパルスの位置及び時間幅を時間的に平均化したものである。このため、クロック信号ＣＬＫｃの周波数は、クロック信号ＣＬＫｂの周波数より小さい。
【００６８】
空きＴＳ削除部１２Ｃは、空きＴＳ領域＃２，＃４を除いたフレーム信号ＦＲＭａをクロック信号ＣＬＫｃに同期させることによりフレーム信号ＦＲＭｂとして出力する。このため、フレーム信号ＦＲＭｂは、フレーム信号ＦＲＭａより空きＴＳ領域＃２，＃４の分だけＯＴＵＣｎフレームのサイズが縮小されるが、フレーム信号ＦＲＭａ，ＦＲＭｂのＯＴＵＣｎフレームの時間幅Ｔｆはと同一となる。
【００６９】
空きＴＳ削除部１２Ｃは、フレーム信号ＦＲＭｂをクロック信号ＣＬＫｃに従ってＰＳエンコーダ１３０に出力する。ＰＳエンコーダ１３０は、フレーム信号ＦＲＭｂをクロック信号ＣＬＫｃに従って多値変調する。つまり、ＰＳエンコーダ１３０は、サイズが縮小されたＯＴＵＣｎフレームを縮小後のサイズに応じたビットレートで多値変調する。
【００７０】
このため、フレーマチップ１１が、ＯＴＵＣｎフレームを１００Ｇｂｐｓ×ｎのビットレートで出力しても、ＦＳＡチップ１２がＯＴＵＣｎフレームのサイズを、空きＴＳ分だけ縮小することにより縮小後のサイズに応じたビットレートでの多値変調が可能となる。このため、トランスポンダ１ａ，１ｂは、１００Ｇｂｐｓの整数倍ではなく、ＴＳのサイズに相当するビットレートの５Ｇｂｐｓの粒度でＯＴＵＣｎフレームを送信することができる。これにより、ＯＴＵＣｎフレームのペイロード部ＰＬに収容されたクライアント信号のデータ量に応じて伝送距離も細かい粒度で設定することが可能となる。
【００７１】
次に、上り方向のＯＴＵＣｎフレームの処理に関するＦＳＡチップ１２の構成を説明する。
【００７２】
図７は、上り方向のＯＴＵＣｎフレームの処理に関するＦＳＡチップ１２の構成の一例を示す構成図である。ＦＳＡチップ１２は、例えばＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specified Integrated Circuit）などのハードウェアから構成される回路である。ＦＳＡチップ１２は、レーンデータ受信部１２０、フレーム配列処理部１２１、デスクランブラ１２２、バッファ１２３、スクランブラ１２４、レーンデータ送信部１２５、カウンタ部１２６、イネーブル生成部１２７、ＰＬＬ部１２８、及びＭＳＩ取得部１２９を有する。
【００７３】
レーンデータ受信部１２０、フレーム配列処理部１２１、デスクランブラ１２２、及びカウンタ部１２６はフレーム同期部１２Ａに含まれる。イネーブル生成部１２７及びＭＳＩ取得部１２９は空きＴＳ検出部１２Ｂに含まれる。バッファ１２３、スクランブラ１２４、レーンデータ送信部１２５、及びＰＬＬ部１２８は空きＴＳ削除部１２Ｃに含まれる。
【００７４】
フレーム同期部１２Ａは、フレーマチップ１１からのクロック信号ＣＬＫａに従って動作する。レーンデータ受信部１２０は、フレーム信号ＦＲＭａをｍ（正の整数）個のデータにパラレル変換したレーンデータＤｓ＃１〜＃ｍをフレーマチップ１１から受信する。レーンデータ受信部１２０は、レーンデータＤｓ＃１〜＃ｍからＯＴＵＣｎフレームを認識して、レーン間の並べ替え及びデスキュー処理を行うことによりＯＴＵＣｎフレームを再生する。レーンデータ受信部１２０は、再生したＯＴＵＣｎフレームのレーンデータＤｓ’＃１〜＃ｍをフレーム配列処理部１２１に出力する。
【００７５】
フレーム配列処理部１２１は、ＯＴＵＣｎフレームのＦＡＳ及びＭＦＡＳを検出することにより、ＯＴＵＣｎフレームの先頭の位置を示すフレームパルスＦＰａをカウンタ部１２６に出力する。カウンタ部１２６は、フレームパルスＦＰａとクロック信号ＣＬＫａからＯＴＵＣｎフレームのカウンタ値ＣＮＴを生成してイネーブル生成部１２７に出力する。
【００７６】
また、カウンタ部１２６は、カウンタ値ＣＮＴのタイミングに応じてフレームパルスＦＰａのタイミングを補正することによりフレームパルスＦＰを生成し、イネーブル生成部１２７、フレーム配列処理部１２１、及びデスクランブラ１２２に出力する。これにより、ＯＴＵＣｎフレームの同期が確立する。
【００７７】
フレーム配列処理部１２１は、フレームパルスＦＰ及びクロック信号ＣＬＫａに従ってＯＴＵＣｎフレームのデータをデスクランブラ１２２に出力する。デスクランブラ１２２は、ＯＴＵＣｎフレームのデータをデスクランブラして書き込みデータＤｓｗとしてバッファ１２３に出力する。バッファ１２３にはクロック信号ＣＬＫａが入力されており、書き込みデータＤｓｗはクロック信号ＣＬＫａに同期してバッファ１２３に書き込まれる。
【００７８】
ＭＳＩ取得部１２９は設定処理部１５からＭＳＩを取得する。ＭＳＩ取得部１２９は、ＭＳＩに基づいて、空きＴＳの位置情報ＰＴを生成してイネーブル生成部１２７に出力する。
【００７９】
イネーブル生成部１２７は、位置情報ＰＴ、フレームパルスＦＰ、及びカウンタ値ＣＮＴに基づき空きＴＳの位置を検出し、その結果に基づいてイネーブル信号ＤＴ＿ＥＮを生成してバッファ１２３に出力する。また、イネーブル生成部１２７は、位置情報ＰＴ、フレームパルスＦＰ、及びカウンタ値ＣＮＴに基づいてクロック信号ＣＬＫａから歯抜け状のクロック信号ＣＬＫｂを生成してＰＬＬ部１２８に出力する。
【００８０】
バッファ１２３は、第１格納部の一例であり、イネーブル信号ＤＴ＿ＥＮに基づき空きＴＳを除いたＯＴＵＣｎフレームを格納する。バッファ１２３は、ＦＩＦＯ（First-In First-Out）であり、ＯＴＵＣｎフレームのデータを入力された順に出力する。
【００８１】
バッファ１２３は、イネーブル信号ＤＴ＿ＥＮの論理値が「１」である場合、書き込みデータＤｓｗを格納し、イネーブル信号ＤＴ＿ＥＮの論理値が「０」である場合、書き込みデータＤｓｗを格納しない。空きＴＳは、イネーブル信号ＤＴ＿ＥＮの論理値「０」の位置に対応するため、バッファ１２３に書き込まれない。
【００８２】
また、スクランブラ１２４は、第１読出部の一例であり、バッファ１２３に格納されたＯＴＵＣｎフレームをデータクロック信号ＣＬＫｃに従って読み出す。バッファ１２３内のＯＴＵＣｎフレームは読み出しデータＤｓｒとしてスクランブラ１２４に入力される。読み出しデータＤｓｒには空きＴＳは含まれていないため、読み出しデータＤｓｒ中のＯＴＵＣｎフレームのペイロード部ＰＬには使用ＴＳが詰まっている。
【００８３】
このように、バッファ１２３には、イネーブル信号ＤＴ＿ＥＮに従って空きＴＳを除いたＯＴＵＣｎフレームが格納される。このため、バッファ１２３の格納容量は、ＯＴＵＣｎフレーム全体を格納する場合より低減される。なお、本例とは異なり、バッファ１２３には、ＯＴＵＣｎフレーム全体を格納しておき、スクランブラ１２４が、空きＴＳを除いてＯＴＵＣｎフレームを読み出してもよい。
【００８４】
ＰＬＬ部１２８はＰＬＬ回路を含む。ＰＬＬ部１２８は、位相同期部の一例であり、歯抜け状のクロック信号ＣＬＫｂとクロック信号ＣＬＫｃの位相差に基づきクロック信号ＣＬＫｃの位相同期処理を行う。このため、ＦＳＡチップ１２は、ＯＴＵＣｎフレームの縮小後のサイズに応じたクロック信号ＣＬＫｃを高精度に生成することができる。
【００８５】
スクランブラ１２４は、読み出しデータＤｓｒをクロック信号ＣＬＫｃに従ってスクランブル処理して送信データＤｓｒ’としてレーンデータ送信部１２５に出力する。レーンデータ送信部１２５は、送信データＤｓｒ’をレーン＃１〜＃ｍごとに分割してレーンデータＤｓ’’＃１〜＃ｍとしてＤＳＰ１３に出力する。レーンデータＤｓ’’＃１〜＃ｍは、クロック信号ＣＬＫｃに同期してＤＳＰ１３に出力される。なお、レーンデータＤｓ’’＃１〜＃ｍはフレーム信号ＦＲＭｂに該当する。
【００８６】
次にＦＳＡチップ１２の上り方向のＯＴＵＣｎフレームの処理の流れを説明する。
【００８７】
図８は、ＦＳＡチップ１２の上り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。図９は、ＦＳＡチップ１２の上り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。
【００８８】
まず、ＭＳＩ取得部１２９は、設定処理部１５からＭＳＩを取得する（ステップＳｔ１）。ＭＳＩは、位置情報ＰＴとしてイネーブル生成部１２７に入力される。これにより、イネーブル生成部１２７はＯＴＵＣｎフレームの空きＴＳを検出する。
【００８９】
次にレーンデータ受信部１２０は、レーンデータＤｓ＃１〜＃ｍからＯＴＵＣｎフレームを再生する（ステップＳｔ２）。レーンデータ受信部１２０はレーンデータＤｓ＃１〜＃ｍの並べ替えとデスキュー処理を行う。レーンデータ受信部１２０は、例えばレーンデータＤｓ＃１〜＃ｍの各々の同期パタンデータＲを検出して位相を揃え、レーンデータＤｓ’＃１〜＃ｍとして出力する。
【００９０】
次にフレーム配列処理部１２１は、レーンデータＤｓ’＃１〜＃ｍからＯＴＵＣｎフレームのＦＡＳ及びＭＦＡＳを検出する（ステップＳｔ３）。これにより、フレーム配列処理部１２１は、フレームパルスＦＰａを生成してカウンタ部１２６に出力する。また、フレーム配列処理部１２１はレーンデータＤｓ’＃１〜＃ｍを１つのフレーム信号に変換してデスクランブラ１２２に出力する。
【００９１】
次にカウンタ部１２６はフレームパルスＦＰａに基づいてカウンタ値ＣＮＴをカウントすることによりフレーム同期を確立する（ステップＳｔ４）。カウンタ部１２６はフレームパルスＦＰａのタイミングを調整してフレームパルスＦＰを生成する。なお、図９において、便宜上、フレームパルスＦＰａとフレームパルスＦＰは共通の信号として記載されている。
【００９２】
次にデスクランブラ１２２はＯＴＵＣｎフレームをデスクランブル処理する（ステップＳｔ５）。なお、デスクランブル処理の方式に限定はない。
【００９３】
次にイネーブル生成部１２７は、位置情報ＰＴ、フレームパルスＦＰ、及びカウンタ値ＣＮＴに基づいてイネーブル信号ＤＴ＿ＥＮ及びクロック信号ＣＬＫｂを生成する（ステップＳｔ６）。イネーブル信号ＤＴ＿ＥＮはバッファ１２３に入力され、クロック信号ＣＬＫｂはＰＬＬ部１２８に入力される。
【００９４】
次にデスクランブラ１２２は、ＯＴＵＣｎフレームを書き込みデータＤｓｗとしてバッファ１２３に書き込む（ステップＳｔ７）。デスクランブラ１２２は、クロック信号ＣＬＫａに同期して書き込みデータＤｓｗを書き込む。バッファ１２３は、イネーブル信号ＤＴ＿ＥＮの論理値が「１」である期間だけ書き込みデータＤｓｗを格納する。このため、書き込みデータＤｓｗ内の空きＴＳ（符号ｘ参照）はバッファ１２３に格納されない。すなわち、空きＴＳの書き込みはイネーブル信号ＤＴ＿ＥＮに従ってスキップされる。
【００９５】
次にＰＬＬ部１２８は、歯抜け状のクロック信号ＣＬＫｂからバッファ１２３の読み出しのためのクロック信号ＣＬＫｃを生成する（ステップＳｔ８）。クロック信号ＣＬＫｂは、ＯＴＵＣｎフレームの書き込みのためのクロック信号ＣＬＫａから空きＴＳの期間のパルスを除いたものであるため、クロック信号ＣＬＫｃの周波数は、除かれたパルス数分だけ元のクロック信号ＣＬＫａの周波数より低くなる。
【００９６】
次にスクランブラ１２４は、クロック信号ＣＬＫｃに同期して、バッファ１２３からＯＴＵＣｎフレームを読み出しデータＤｓｒとして読み出す（ステップＳｔ９）。バッファ１２３には空きＴＳが書き込まれないため、読み出しデータＤｓｒには空きＴＳが含まれていない。また、読み出しデータＤｓｒはクロック信号ＣＬＫｃに同期して読み出されるため、ＯＴＵＣｎフレームの時間幅は読み出しデータＤｓｒ及び書き込みデータＤｓｗにおいて同じである。
【００９７】
このように、ＯＴＵＣｎフレームは空きＴＳを削除されることによりサイズが縮小するが、ＯＴＵＣｎフレームの時間幅は維持される。このため、受信側のトランスポンダ１ａ，１ｂは元のサイズのＯＴＵＣｎフレームを正常に復元することができる。
【００９８】
次にスクランブラ１２４は、ＯＴＵＣｎフレームをスクランブル処理する（ステップＳｔ１０）。スクランブル処理されたＯＴＵＣｎフレームは、送信データＤｓｒ’としてレーンデータ送信部１２５に入力される。なお、スクランブル処理の方式に限定はない。
【００９９】
次にレーンデータ送信部１２５は、送信データＤｓｒ’をレーン＃１〜＃ｍごとに分割する（ステップＳｔ１１）。分割後のレーンデータＤｓ’’＃１〜＃ｍはクロック信号ＣＬＫｃに同期してＤＳＰ１３に出力される。このようにして、上り方向のＯＴＵＣｎフレームの処理は行われる。
【０１００】
（下り方向のフレーム処理）
次にトランスポンダ１ａ，１ｂの下り方向の機能を説明する。
【０１０１】
図１０は、トランスポンダ１ａ，１ｂの下り方向の機能の一例を示す構成図である。図１０には、フレーマチップ１１、ＦＳＡチップ１２、及びＤＳＰ１３の構成が示されている。
【０１０２】
ＤＳＰ１３は、ＡＤＣ（Analog-to-Digital Converter）１３３、ＦＥＣ終端部１３４、及びＰＳデコーダ１３５を含む。ＡＤＣ１３３は、ＡＣＯ１４から入力された光信号を電気信号に変換してＦＥＣ終端部１３４に出力する。ＦＥＣ終端部１３４は、ＯＴＵＣｎフレームに付与されたＦＥＣ符号を終端する。ＯＴＵＣｎフレームはＦＥＣ終端部１３４からＰＳデコーダ１３５に出力される。
【０１０３】
ＰＳデコーダ１３５は、ＰＳエンコーダ１３０によりエンコードされたＯＴＵＣｎフレームをデコーダして復調処理を行う。ＰＳエンコーダ１３０は、クロック信号ＣＬＫｃ’に同期してＯＴＵＣｎフレームをＦＳＡチップ１２に出力する。なお、クロック信号ＣＬＫｃは、ＡＣＯ１４において受信した光信号から抽出されたものである。
【０１０４】
ＦＳＡチップ１２は、フレーム同期部１２Ｄ、空きＴＳ検出部１２Ｅ、及び空きＴＳ復元部１２Ｆを含む。フレーム同期部１２Ｄは、ＰＳデコーダ１３５から入力されたＯＴＵＣｎフレームのＦＡＳ及びＭＦＡＳを検出することによりＯＴＵＣｎフレームとの同期を確立する。フレーム同期部１２Ｄは、ＯＴＵＣｎフレームのフレームパルスＦＰ’及びクロック信号ＣＬＫｃ’を空きＴＳ検出部１２Ｅに出力する。また、フレーム同期部１２Ｄは、ＯＴＵＣｎフレームを含むフレーム信号ＦＲＭｂを空きＴＳ復元部１２Ｆに出力する。
【０１０５】
空きＴＳ検出部１２Ｅは、第２検出部の一例であり、ＯＴＵＣｎフレーム内の空きＴＳが削除された位置を検出する。空きＴＳ検出部１２Ｅは、設定処理部１５からＭＳＩが設定される。空きＴＳ検出部１２Ｅは、フレームパルスＦＰ’によりＯＴＵＣｎフレームの先頭を検出し、その先頭を基準としてＭＳＩから空きＴＳの位置を検出する。
【０１０６】
空きＴＳ検出部１２Ｅは、空きＴＳの検出結果に基づき、ＯＴＵＣｎフレーム内の空きＴＳが削除された位置を示すイネーブル信号ＤＴ＿ＥＮ’を生成する。イネーブル信号ＤＴ＿ＥＮ’は、空きスロットが削除された位置を示す第２位置信号の一例である。空きＴＳ検出部１２Ｅは、イネーブル信号ＤＴ＿ＥＮ’を空きＴＳ復元部１２Ｆに出力する。
【０１０７】
空きＴＳ復元部１２Ｆは、復元処理部の一例であり、空きＴＳが削除された位置の検出結果に基づき、ＯＴＵＣｎフレームの該位置に空きＴＳを挿入することによりＯＴＵＣｎフレームのサイズを空きＴＳの削除前のサイズに戻す。また、空きＴＳ復元部１２Ｆは、クロック信号ＣＬＫｃ’から、ＯＴＵＣｎフレームの縮小前のサイズに応じた周波数のクロック信号ＣＬＫａ’を生成する。空きＴＳ復元部１２Ｆは、クロック信号ＣＬＫａ’と、サイズを元に戻したＯＴＵＣｎフレームのフレーム信号ＦＲＭａとをフレーマチップ１１に出力する。
【０１０８】
フレーマチップ１１は、ＯＨ終端部１１３、分離部（ＤＭＵＸ）１１４、及び複数のＴＳ処理部１１５を含む。ＯＨ終端部１１３は、ＯＴＵＣｎフレームのヘッダ部Ｈを終端する。ＯＨ終端部１１３は、残ったペイロード部ＰＬを分離部１１４に出力する。
【０１０９】
分離部１１４は、設定処理部１５から取得したＭＳＩに基づいて、ペイロード部ＰＬから使用ＴＳを分離する。分離部１１４は使用ＴＳをＴＳ処理部１１５に出力する。ＴＳ処理部１１５は、取出部の一例であり、空きＴＳ復元部１２Ｆによりサイズを戻されたＯＴＵＣｎフレームの使用ＴＳからクライアント信号を取り出す。ＴＳ処理部１１５はクライアント信号を送受信モジュール１０に出力する。
【０１１０】
図１１は、フレーム信号ＦＲＭａ，ＦＲＭｂ、クロック信号ＣＬＫａ’，ＣＬＫｃ’、フレームパルスＦＰ’、及びイネーブル信号ＤＴ＿ＥＮ’の一例を示すタイムチャートである。本例は、図６に示される例と対応し、クロック信号ＣＬＫａ’，ＣＬＫｃ’は、送信側のトランスポンダ１ａ，１ｂの上り方向のクロック信号ＣＬＫａ，ＣＬＫｃとそれぞれ同一の周波数を有する。
【０１１１】
空きＴＳ検出部１２Ｅは、フレームパルスＦＰ’に基づきヘッダ部Ｈ、つまりＯＴＵＣｎフレームの先頭の時間軸上の位置Ｐｈ’を検出する。空きＴＳ検出部１２Ｅは、先頭の位置Ｐｈ’とＭＳＩに基づいて、送信側のトランスポンダ１ａ，１ｂの空きＴＳ削除部１２Ｃにより削除された空きＴＳ領域＃２の時間軸上の位置Ｐｖ３と空き領域ＴＳ＃４の時間軸上の位置Ｐｖ４を検出する。
【０１１２】
空きＴＳ検出部１２Ｅは、空きＴＳ領域＃２，＃４の位置Ｐｖ３，Ｐｖ４からイネーブル信号ＤＴ＿ＥＮ’を生成する。イネーブル信号ＤＴ＿ＥＮ’の論理値は、空きＴＳ領域＃２，＃４の位置Ｐｖ３，Ｐｖ４において「０」となり、それ以外の位置において「１」となる。
【０１１３】
空きＴＳ復元部１２Ｆは、ＯＴＵＣｎフレームに対し、イネーブル信号ＤＴ＿ＥＮ’が示す位置に空きＴＳを挿入する。これにより、フレーム信号ＦＲＭａに空きＴＳ領域＃２，＃４が挿入される。
【０１１４】
空きＴＳ復元部１２Ｆは、ＰＬＬ回路によりクロック信号ＣＬＫａ’からクロック信号ＣＬＫｃ’を生成する。クロック信号ＣＬＫａ’は、伝送路８０，８１から入力された光信号から抽出された伝送クロックであり、ＯＴＵＣｎフレームの縮小後のサイズに対応する。また、クロック信号ＣＬＫｃ’は、ＯＴＵＣｎフレームの縮小前、つまり復元後のサイズに対応する。空きＴＳ復元部１２Ｆは、例えば、設定処理部１５から取得したＭＳＩに基づきクロック信号ＣＬＫａ’を分周することによりクロック信号ＣＬＫｃ’を生成する。
【０１１５】
空きＴＳ復元部１２Ｆは、空きＴＳ領域＃２，＃４の挿入後のフレーム信号ＦＲＭａをクロック信号ＣＬＫｃ’に同期して出力する。このため、フレーム信号ＦＲＭａは、フレーム信号ＦＲＭｂより空きＴＳ領域＃２，＃４の分だけＯＴＵＣｎフレームのサイズが大きいが、フレーム信号ＦＲＭａ，ＦＲＭｂのＯＴＵＣｎフレームの時間幅Ｔｆはと同一となる。
【０１１６】
次に、下り方向のＯＴＵＣｎフレームの処理に関するＦＳＡチップ１２の構成を説明する。
【０１１７】
図１２は、下り方向のＯＴＵＣｎフレームの処理に関するＦＳＡチップ１２の構成の一例を示す構成図である。ＦＳＡチップ１２は、レーンデータ受信部２２０、フレーム配列処理部２２１、デスクランブラ２２２、バッファ２２３、スクランブラ２２４、レーンデータ送信部２２５、カウンタ部２２６、及びイネーブル生成部２２７を有する。さらにＦＳＡチップ１２は、ＰＬＬ部２２８、ＭＳＩ取得部２２９、リタイミング部２３０、及びレート設定部２３１を有する。
【０１１８】
レーンデータ受信部２２０、フレーム配列処理部２２１、デスクランブラ２２２、カウンタ部２２６、及びリタイミング部２３０はフレーム同期部１２Ｄに含まれる。イネーブル生成部２２７及びＭＳＩ取得部２２９は空きＴＳ検出部１２Ｅに含まれる。バッファ２２３、スクランブラ２２４、レーンデータ送信部２２５、ＰＬＬ部２２８、及びレート設定部２３１は空きＴＳ復元部１２Ｆに含まれる。
【０１１９】
フレーム同期部１２Ｄは、ＤＳＰ１３からのクロック信号ＣＬＫｃ’に従って動作する。レーンデータ受信部２２０は、フレーム信号ＦＲＭｂをｍ個のデータにパラレル変換したレーンデータＤｒ＃１〜＃ｍをＤＳＰ１３から受信する。レーンデータ受信部２２０は、レーンデータＤｓ＃１〜＃ｍからＯＴＵＣｎフレームを認識して、レーン間の並べ替え及びデスキュー処理を行うことによりサイズの縮小後のＯＴＵＣｎフレームを再生する。レーンデータ受信部２２０は、再生したＯＴＵＣｎフレームのレーンデータＤｒ’＃１〜＃ｍをフレーム配列処理部２２１に出力する。
【０１２０】
フレーム配列処理部２２１は、ＯＴＵＣｎフレームのＦＡＳ及びＭＦＡＳを検出することにより、ＯＴＵＣｎフレームの先頭の位置を示すフレームパルスＦＰａ’をカウンタ部２２６に出力する。カウンタ部２２６は、フレームパルスＦＰａ’とクロック信号ＣＬＫｃ’からＯＴＵＣｎフレームのカウンタ値ＣＮＴ’を生成してイネーブル生成部２２７に出力する。
【０１２１】
また、カウンタ部２２６は、カウンタ値ＣＮＴ’のタイミングに応じてフレームパルスＦＰａ’のタイミングを補正することによりフレームパルスＦＰ’を生成し、イネーブル生成部２２７、フレーム配列処理部２２１、及びデスクランブラ２２２に出力する。これにより、ＯＴＵＣｎフレームの同期が確立する。
【０１２２】
フレーム配列処理部１２１は、フレームパルスＦＰ’及びクロック信号ＣＬＫｃ’に従ってＯＴＵＣｎフレームのデータをデスクランブラ２２２に出力する。デスクランブラ２２２は、ＯＴＵＣｎフレームのデータをデスクランブラして書き込みデータＤｒｗとしてバッファ２２３に出力する。バッファ２２３にはクロック信号ＣＬＫｃ’が入力されており、書き込みデータＤｒｗはクロック信号ＣＬＫｃ’に同期してバッファ２２３に書き込まれる。
【０１２３】
リタイミング部２３０は、クロック信号ＣＬＫｃ’に同期するフレームパルスＦＰ’及びカウンタ値ＣＮＴ’をクロック信号ＣＬＫａ’に同期するようにリタイミングしてイネーブル生成部２２７に出力する。クロック信号ＣＬＫａ’はＰＬＬ部２２８からリタイミング部２３０に入力される。
【０１２４】
ＭＳＩ取得部２２９は設定処理部１５からＭＳＩを取得する。ＭＳＩ取得部２２９は、ＭＳＩに基づいて、空きＴＳの位置情報ＰＴ’を生成してイネーブル生成部２２７及びレート設定部２３１に出力する。
【０１２５】
イネーブル生成部２２７は、位置情報ＰＴ’、フレームパルスＦＰ’、及びカウンタ値ＣＮＴ’ から空きＴＳの削除位置を検出し、その結果に基づいてイネーブル信号ＤＴ＿ＥＮ’を生成してバッファ２２３に出力する。レート設定部２３１は、例えば、位置情報ＰＴ’からＯＴＵＣｎフレームの縮小前のサイズに対する縮小後のサイズの比を算出し、サイズの比に応じてクロック信号ＣＬＫａ’の周波数をＰＬＬ部１２８に設定する。
【０１２６】
ＰＬＬ部２２８はＰＬＬ回路を含む。ＰＬＬ部２２８は、クロック信号ＣＬＫａ’とクロック信号ＣＬＫｃ’の位相差に基づきクロック信号ＣＬＫａ’の位相同期処理を行う。このとき、クロック信号ＣＬＫａ’の周波数は、レート設定部２３１から設定されたレートに従って決定される。ＰＬＬ部２２８は、クロック信号ＣＬＫａ’をリタイミング部２３０、バッファ２２３、スクランブラ１２４、及びレーンデータ送信部２２５に出力する。
【０１２７】
バッファ２２３は、第２格納部の一例であり、送信側のトランスポンダ１ａ，１ｂから受信したＯＴＵＣｎフレームを格納する。バッファ２２３は、ＦＩＦＯであり、ＯＴＵＣｎフレームのデータを入力された順に出力する。
【０１２８】
スクランブラ２２４は、第２読出部の一例であり、クロック信号ＣＬＫｃ’に同期してＯＴＵＣｎフレームを、読み出しデータＤｒｒとしてバッファ２２３から読み出す。これに対し、バッファ２２３は、ＯＴＵＣｎフレームの読み出し中、イネーブル信号ＤＴ＿ＥＮ’が示す位置でスクランブラ２２４に空のデータを出力する。
【０１２９】
例えば、バッファ２２３は、イネーブル信号ＤＴ＿ＥＮ’の論理値が「１」である場合、読み出しデータＤｒｒを出力し、イネーブル信号ＤＴ＿ＥＮ’の論理値が「０」である場合、読み出しデータＤｒｒを出力せずに、空のデータを出力する。この空のデータはＯＴＵＣｎフレーム内の空きＴＳに該当する。これにより、ＯＴＵＣｎフレームに空きＴＳが挿入される。
【０１３０】
このように、バッファ２２３は、イネーブル信号ＤＴ＿ＥＮ’に従って空のデータをスクランブラ２２４に出力することによりＯＴＵＣｎフレームに空きＴＳを挿入する。このため、バッファ２２３は空きＴＳを格納する領域を確保する必要がないので、バッファ２２３の格納容量が低減される。
【０１３１】
スクランブラ２２４は、読み出しデータＤｒｒをクロック信号ＣＬＫａ’に従ってスクランブル処理して送信データＤｒｒ’としてレーンデータ送信部２２５に出力する。レーンデータ送信部２２５は、送信データＤｒｒ’をレーン＃１〜＃ｍごとに分割してレーンデータＤｓ’’＃１〜＃ｍとしてフレーマチップ１１に出力する。レーンデータＤｒ’’＃１〜＃ｍは、クロック信号ＣＬＫａ’に同期してフレーマチップ１１に出力される。なお、レーンデータＤｒ’’＃１〜＃ｍはフレーム信号ＦＲＭａに該当する。
【０１３２】
次にＦＳＡチップ１２の下り方向のＯＴＵＣｎフレームの処理の流れを説明する。
【０１３３】
図１３は、ＦＳＡチップ１２の下り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。図１４は、ＦＳＡチップ１２の下り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。
【０１３４】
まず、ＭＳＩ取得部２２９は、設定処理部１５からＭＳＩを取得する（ステップＳｔ１１）。ＭＳＩは、位置情報ＰＴ’としてイネーブル生成部２２７及びレート設定部２３１に入力される。これにより、イネーブル生成部２２７は、ＯＴＵＣｎフレームの空きＴＳが削除された位置を検出する。
【０１３５】
次にレート設定部２３１は、位置情報ＰＴ’に基づきＯＴＵＣｎフレームの縮小前後の各サイズの比を算出し、サイズの比に応じてクロック信号ＣＬＫａ’の周波数をＰＬＬ部２２８に設定する（ステップＳｔ１２）。
【０１３６】
次にレーンデータ受信部２２０は、レーンデータＤｒ＃１〜＃ｍからサイズ縮小後ＯＴＵＣｎフレームを再生する（ステップＳｔ１３）。レーンデータ受信部１２０はレーンデータＤｒ＃１〜＃ｍの並べ替えとデスキュー処理を行う。レーンデータ受信部２２０は、例えばレーンデータＤｒ＃１〜＃ｍの各々の同期パタンデータＲを検出して位相を揃え、レーンデータＤｒ’＃１〜＃ｍとして出力する。
【０１３７】
次にフレーム配列処理部２２１は、レーンデータＤｒ’＃１〜＃ｍからＯＴＵＣｎフレームのＦＡＳ及びＭＦＡＳを検出する（ステップＳｔ１４）。これにより、フレーム配列処理部２２１は、フレームパルスＦＰａ’を生成してカウンタ部２２６に出力する。また、フレーム配列処理部２２１はレーンデータＤｒ’＃１〜＃ｍを１つのフレーム信号に変換してデスクランブラ２２２に出力する。
【０１３８】
次にカウンタ部２２６はフレームパルスＦＰａ’に基づいてカウンタ値ＣＮＴ’をカウントすることによりフレーム同期を確立する（ステップＳｔ１５）。カウンタ部２２６はフレームパルスＦＰａ’のタイミングを調整してフレームパルスＦＰ’を生成する。なお、図１４において、便宜上、フレームパルスＦＰａ’とフレームパルスＦＰ’は共通の信号として記載されている。
【０１３９】
次にデスクランブラ２２２はＯＴＵＣｎフレームをデスクランブル処理する（ステップＳｔ１６）。なお、デスクランブル処理の方式に限定はない。
【０１４０】
次にデスクランブラ２２２は、ＯＴＵＣｎフレームを書き込みデータＤｓｗとしてバッファ２２３に書き込む（ステップＳｔ１７）。デスクランブラ２２２は、クロック信号ＣＬＫｃ’に同期して書き込みデータＤｓｗを書き込む。
【０１４１】
次にリタイミング部２３０は、フレームパルスＦＰ’及びカウンタ値ＣＮＴ’をクロック信号ＣＬＫａ’に同期するようにリタイミングする（ステップＳｔ１８）。これにより、フレームパルスＦＰ’及びカウンタ値ＣＮＴ’はクロック信号ＣＬＫｃ’からクロック信号ＣＬＫａ’に乗せ換えられる。
【０１４２】
次にイネーブル生成部２２７は、位置情報ＰＴ’、フレームパルスＦＰ’、及びカウンタ値ＣＮＴ’に基づいてイネーブル信号ＤＴ＿ＥＮ’を生成する（ステップＳｔ１９）。イネーブル信号ＤＴ＿ＥＮ’はバッファ２２３に入力される。
【０１４３】
次にスクランブラ２２４は、クロック信号ＣＬＫａ’に同期して、バッファ２２３からＯＴＵＣｎフレームを読み出しデータＤｒｒとして読み出す（ステップＳｔ２０）。バッファ２２３は、イネーブル信号ＤＴ＿ＥＮ’の論理値が「０」を示す期間中に空のデータ（符号ｘ参照）を出力する。これにより、空きＴＳがＯＴＵＣｎフレームに挿入されるため、ＯＴＵＣｎフレームのサイズが縮小前のサイズに復元される。また、読み出しデータＤｒｒはクロック信号ＣＬＫａ’に同期して読み出されるため、ＯＴＵＣｎフレームの時間幅は読み出しデータＤｒｒ及び書き込みデータＤｒｗにおいて同じである。
【０１４４】
次にスクランブラ２２４は、ＯＴＵＣｎフレームをスクランブル処理する（ステップＳｔ２１）。スクランブル処理されたＯＴＵＣｎフレームは、送信データＤｒｒ’としてレーンデータ送信部２２５に入力される。なお、スクランブル処理の方式に限定はない。
【０１４５】
次にレーンデータ送信部２２５は、送信データＤｒｒ’をレーン＃１〜＃ｍごとに分割する（ステップＳｔ２２）。分割後のレーンデータＤｒ’’＃１〜＃ｍはクロック信号ＣＬＫａ’に同期してフレーマチップ１１に出力される。このようにして、下り方向のＯＴＵＣｎフレームの処理は行われる。
【０１４６】
（第２実施例）
第１実施例のトランスポンダ１ａ，１ｂは、フレーマチップ１１とＤＳＰ１３の間にＦＳＡチップ１２が配置されているため、既存のフレーマチップ１１を用いたまま、ＦＳＡチップ１２の機能を備えることができる。しかし、ＦＳＡチップ１２の機能をフレーマチップ１１に備えれば、ＦＳＡチップ１２の実装スペースを不要とすることでトランスポンダ１ａ，１ｂを小型化することができる。
【０１４７】
図１５は、第２実施例のトランスポンダ１ａ，１ｂの一例を示す構成図である。図１５において、図２と共通する構成には同一の符号を付し、その説明は省略する。
【０１４８】
フレーマチップ１１ａは、第１実施例のフレーマチップ１１に代えて設けられている。フレーマチップ１１ａは、フレーマチップ１１の機能にＦＳＡチップ１２の機能を追加した回路チップである。
【０１４９】
（上り方向のフレーム処理）
次に、上り方向のＯＴＵＣｎフレームの処理に関するフレーマチップ１１ａの構成を説明する。
【０１５０】
図１６は、上り方向のＯＴＵＣｎフレームの処理に関するフレーマチップ１１ａの構成の一例を示す構成図である。図１６において、図５及び図７と共通する構成には同一の符号を付し、その説明は省略する。フレーマチップ１１ａは、例えばＦＰＧＡやＡＳＩＣなどのハードウェアから構成される回路である。
【０１５１】
フレーマチップ１１ａは、ＴＳ処理部１１０、多重部１１１、ＯＨ付与部１１２、クライアント（ＣＬ）処理部１１６、書き込み部１１７、バッファ１２３、スクランブラ１２４、レーンデータ送信部１２５、カウンタ部１２６ａ、イネーブル生成部１２７、ＰＬＬ部１２８、及びＭＳＩ取得部１２９を有する。なお、フレーマチップ１１ａは、カウンタ部１２６ａによりＯＴＵＣｎフレームの処理タイミングを制御するため、フレーム同期部１２Ａが設けられていない。
【０１５２】
ＣＬ処理部１１６は、送受信モジュール１０から入力されたクライアント信号をその種類（例えばＳＯＮＥＴフレームやＧｂＥフレームなど）に応じ監視処理やオーバヘッド処理などを行う。ＣＬ処理部１１６はクライアント信号をＴＳ処理部１１０に出力する。
【０１５３】
カウンタ部１２６ａは、カウンタ部１２６に代えて設けられている。カウンタ部１２６ａは、例えばフリーランのクロック信号からフレームパルスＦＰｓ及びカウンタ値ＣＮＴｓを生成して多重部１１１、ＯＨ付与部１１２、及びイネーブル生成部１２７に出力する。多重部１１１及びＯＨ付与部１１２は、フレームパルスＦＰｓ及びカウンタ値ＣＮＴｓに基づいて、クライアント信号からＯＴＵＣｎフレームを生成する。なお、多重部１１１は、ＭＳＩ取得部１２９から入力されるＭＳＩに従ってＴＳを多重する。
【０１５４】
ＯＨ付与部１１２は、ＯＴＵＣｎフレームを生成してフレーム信号ＦＲＭａとして書き込み部１１７に出力する。ＯＨ付与部１１２は、フレーム信号ＦＲＭａに同期するクロック信号ＣＬＫａを生成して書き込み部１１７に出力する。
【０１５５】
書き込み部１１７は、フレーム信号ＦＲＭａを書き込みデータＤｓｗとしてバッファ１２３に書き込む。書き込み部１１７は、クロック信号ＣＬＫａに同期して書き込みデータＤｓｗを書き込む。
【０１５６】
イネーブル生成部１２７は、位置情報ＰＴ、フレームパルスＦＰｓ、及びカウンタ値ＣＮＴｓに基づいてイネーブル信号ＤＴ＿ＥＮ及び歯抜け状のクロック信号ＣＬＫｂを生成する。バッファ１２３には、イネーブル信号ＤＴ＿ＥＮに従って、空きＴＳを除くＯＴＵＣｎフレームが書き込まれる。
【０１５７】
次にフレーマチップ１１ａの上り方向のＯＴＵＣｎフレームの処理の流れを説明する。
【０１５８】
図１７は、フレーマチップ１１ａの上り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。また、図１８は、フレーマチップ１１ａの上り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。図１７において、図８と共通する処理には同一の符号を付し、その説明は省略する。
【０１５９】
ステップＳｔ１の処理後、カウンタ部１２６ａはフレームパルスＦＰｓ及びカウンタ値ＣＮＴｓを生成する（ステップＳｔ３１）。次にＣＬ処理部１１６はクライアント信号の監視処理やオーバヘッド処理などを行う（ステップＳｔ３２）。次にＴＳ処理部１１５は、ＴＳにクライアント信号をマッピングする（ステップＳｔ３３）。これにより、クライアント信号はＴＳに収容される。
【０１６０】
次に多重部１１１は、ＭＳＩに基づきペイロード部ＰＬにＴＳをマッピングする（ステップＳｔ３４）。これにより、ＴＳはペイロード部ＰＬに収容される。なお、多重部１１１は、ＭＳＩにおいて使用状態が「空き」のＴＳに例えば固定パタンデータを収容する。
【０１６１】
次にＯＨ付与部１１２は、多重部１１１から入力されたペイロード部ＰＬにヘッダ部Ｈを付与する（ステップＳｔ３５）。これにより、クライアント信号からＯＴＵＣｎフレームが生成される。このようにして、上り方向のＯＴＵＣｎフレームの処理は行われる。
【０１６２】
（下り方向のフレーム処理）
次に、下り方向のＯＴＵＣｎフレームの処理に関するフレーマチップ１１ａの構成を説明する。
【０１６３】
図１９は、下り方向のＯＴＵＣｎフレームの処理に関するフレーマチップ１１ａの構成の一例を示す構成図である。図１９において、図１０及び図１２と共通する構成には同一の符号を付し、その説明は省略する。
【０１６４】
フレーマチップ１１ａは、レーンデータ受信部２２０、フレーム配列処理部２２１、デスクランブラ２２２、バッファ２２３、カウンタ部２２６、イネーブル生成部２２７、ＰＬＬ部２２８、ＭＳＩ取得部２２９、リタイミング部２３０、レート設定部２３１を有する。さらにフレーマチップ１１ａは、ＯＨ終端部１１３、分離部１１４、複数のＴＳ処理部１１５、複数のＣＬ処理部１１８を有する。
【０１６５】
フレームパルスＦＰ’、カウンタ値ＣＮＴ’、及びクロック信号ＣＬＫａ’はＯＨ終端部１１３及び分離部１１４に入力される。ＯＨ終端部１１３は、第２読出部の一例であり、バッファ２２３から読み出しデータＤｒｒを読み出す。バッファ２２３は、イネーブル信号ＤＴ＿ＥＮ’の論理値が「０」を示す期間において空のデータをＯＨ終端部１１３に出力する。これにより、ＯＴＵＣｎフレームに空きＴＳが挿入されるため、ＯＴＵＣｎフレームのサイズが縮小前のサイズに戻る。
【０１６６】
分離部１１４には、ＭＳＩ取得部１２９からＭＳＩが入力される。分離部１１４は、ＭＳＩに従ってペイロード部ＰＬからＴＳを分離して、ＴＳに該当するＴＳ処理部１１５に出力する。ＴＳ処理部１１５は、ＴＳからクライアント信号を取り出してＣＬ処理部１１８に出力する。
【０１６７】
ＣＬ処理部１１８は、クライアント信号をその種類（例えばＳＯＮＥＴフレームやＧｂＥフレームなど）に応じ監視処理やオーバヘッド処理などを行う。ＣＬ処理部１１８はクライアント信号を送受信モジュール１０に出力する。
【０１６８】
次にフレーマチップ１１ａの下り方向のＯＴＵＣｎフレームの処理の流れを説明する。
【０１６９】
図２０は、フレーマチップ１１ａの下り方向のＯＴＵＣｎフレームの処理の一例を示すフローチャートである。また、図２１は、フレーマチップ１１ａの下り方向のＯＴＵＣｎフレームの処理の一例を示すタイムチャートである。図２０において、図１３と共通する処理には同一の符号を付し、その説明は省略する。
【０１７０】
ステップＳｔ１９の処理後、ＯＨ終端部１１３は、バッファ２２３から読み出しデータＤｒｒを読み出す（ステップＳｔ４０）。次にＯＨ終端部１１３は、クロック信号ＣＬＫａ’、カウンタ値ＣＮＴ’、及びクロック信号ＣＬＫａ’に基づき、読み出しデータＤｒｒからＯＴＵＣｎフレームのヘッダ部Ｈを検出して終端する（ステップＳｔ４１）。ＯＨ終端部１１３は、ＯＴＵＣｎフレームのペイロード部ＰＬを分離部１１４に出力する。
【０１７１】
分離部１１４は、ＭＳＩに従ってペイロード部ＰＬからＴＳをデマッピングする（ステップＳｔ４２）。これにより、各ＴＳがペイロード部ＰＬから分離する。分離部１１４はＴＳをＭＳＩのポート番号に応じたＴＳ処理部１１５に出力する。なお、分離部１１４は、ＭＳＩにおいて使用状態が「空き」のＴＳについてはペイロード部ＰＬから分離しなくてもよい。
【０１７２】
ＴＳ処理部１１５は、ＴＳからクライアント信号をデマッピングする（ステップＳｔ４３）。これにより、クライアント信号はＴＳから取り出される。ＴＳ処理部１１５は、クライアント信号をＣＬ処理部１１８に出力する。
【０１７３】
次にＣＬ処理部１１８はクライアント信号の監視処理やオーバヘッド処理などを行う（ステップＳｔ４４）。クライアント信号は送受信モジュール１０に出力される。このようにして、下り方向のＯＴＵＣｎフレームの処理は行われる。
【０１７４】
本例では、空きＴＳ検出部１２Ｂ及び空きＴＳ削除部１２Ｃが、第１実施例とは異なり、多重部１１１、ＯＨ付与部１１２、及びＴＳ処理部１１０と共通の回路チップ、つまり共通のパッケージに設けられている。また、空きＴＳ検出部１２Ｅ及び空きＴＳ復元部１２Ｆが、第１実施例とは異なり、ＯＨ終端部１１３、分離部１１４、及びＴＳ処理部１１５と共通の回路チップ、つまり共通のパッケージに設けられている。
【０１７５】
このため、本例によると、ＦＳＡチップ１２の実装スペースを不要とすることでトランスポンダ１ａ，１ｂを第１実施例より小型化することができる。
【０１７６】
なお、第１実施例において、図７に示されるＦＳＡチップ１２の上り方向のフレーム処理の機能と図１２に示されるＦＳＡチップ１２の下り方向のフレーム処理の機能は、互いに独立した回路チップに実装されてもよく、さらに互いに独立した送信側トランスポンダ及び受信側トランスポンダにそれぞれ実装されてもよい。この場合も、上り方向及び下り方向のフレーム処理の少なくとも一方の機能を備えたフレーマチップ１１ａを用いることによりＦＳＡチップ１２の実装スペースを不要とすることができる。
【０１７７】
上述した実施形態は本発明の好適な実施の例である。但し、これに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変形して実施可能である。
【０１７８】
なお、以上の説明に関して更に以下の付記を開示する。
（付記１）  データ信号をそれぞれ収容する複数のスロットを含むフレームを送信する第１光伝送装置と、
前記フレームを受信する第２光伝送装置とを有し、
前記第１光伝送装置は、
前記複数のスロットのうち、前記データ信号が収容されていない１以上の空きスロットを検出する第１検出部と、
前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小するフレーム処理部と、
前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調する光変調処理部とを有し、
前記第２光伝送装置は、
前記フレーム内の前記１以上の空きスロットが削除された位置を検出する第２検出部と、
前記１以上の空きスロットが削除された位置の検出結果に基づき、前記フレームの該位置に前記１以上の空きスロットを挿入することにより前記フレームのサイズを前記１以上の空きスロットの削除前のサイズに戻す復元処理部を有することを特徴とする光伝送システム。
（付記２）  前記光変調処理部は、プロバブリスティックシェーピングにより前記フレームを多値変調することを特徴とする付記１に記載の光伝送システム。
（付記３）  前記第１検出部は、前記１以上の空きスロットの検出結果に基づき、前記フレーム内の前記１以上の空きスロットの位置を示す第１位置信号を生成し、
前記フレーム処理部は、
前記第１位置信号に基づき前記１以上の空きスロットを除いた前記フレームを格納する第１格納部と、
前記フレームを前記第１格納部から読み出す第１読出部とを有することを特徴とする付記１または２に記載の光伝送システム。
（付記４）  前記第１検出部は、前記第１格納部に入力される前記フレームに同期した第１クロック信号から、前記フレーム内の前記１以上の空きスロットの時間幅に応じたパルスを削除することにより第２クロック信号を生成し、
前記第１読出部は、第３クロック信号に従って前記フレームを前記第１格納部から読み出し、
前記フレーム処理部は、前記第２クロック信号と前記第３クロック信号の位相差に基づき前記第３クロック信号の位相同期処理を行う位相同期部を有することを特徴とする付記３に記載の光伝送システム。
（付記５）  前記第２検出部は、前記１以上の空きスロットが削除された位置の検出結果に基づき、該位置を示す第２位置信号を生成し、
前記復元処理部は、
前記第１光伝送装置から受信した前記フレームを格納する第２格納部と、
前記フレームを前記第２格納部から読み出す第２読出部とを有し、
前記第２格納部は、前記フレームの読み出し中、前記第２位置信号が示す位置で前記第２読出部に空のデータを出力することを特徴とする付記１乃至４の何れかに記載の光伝送システム。
（付記６）  前記第１光伝送装置は、前記データ信号を前記複数のスロットの一部に収容することにより前記フレームを生成する生成部を有し、
前記第１検出部、前記フレーム処理部、及び前記生成部は、共通の回路チップに設けられた回路であることを特徴とする付記１乃至４の何れかに記載の光伝送システム。
（付記７）  前記第２光伝送装置は、前記復元処理部により前記１以上の空きスロットの削除前のサイズに戻った前記フレームの前記複数のスロットの一部から前記データ信号を取り出す取出部を有し、
前記第２検出部、前記復元処理部、及び前記取出部は、共通の回路チップに設けられた回路であることを特徴とする付記１乃至６の何れかに記載の光伝送システム。
（付記８）  データ信号をそれぞれ収容する複数のスロットを含むフレームを送信する光伝送装置において、
前記複数のスロットのうち、前記データが収容されていない１以上の空きスロットを検出する検出部と、
前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小するフレーム処理部と、
前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調する光変調処理部とを有することを特徴とする光伝送装置。
（付記９）  前記光変調処理部は、プロバブリスティックシェーピングにより前記フレームを多値変調することを特徴とする付記８に記載の光伝送装置。
（付記１０）  前記検出部は、前記１以上の空きスロットの検出結果に基づき、前記フレーム内の前記１以上の空きスロットの位置を示す位置信号を生成し、
前記フレーム処理部は、
前記位置信号に基づき前記１以上の空きスロットを除いた前記フレームを格納する格納部と、
前記フレームを前記格納部から読み出す読出部とを有することを特徴とする付記９に記載の光伝送装置。
（付記１１）  前記検出部は、前記格納部に入力される前記フレームに同期した第１クロック信号から、前記フレーム内の前記１以上の空きスロットの時間幅に応じたパルスを削除することにより第２クロック信号を生成し、
前記読出部は、第３クロック信号に従って前記フレームを前記格納部から読み出し、
前記フレーム処理部は、前記第２クロック信号と前記第３クロック信号の位相差に基づき前記第３クロック信号の位相同期処理を行う位相同期部を有することを特徴とする付記１０に記載の光伝送装置。
（付記１２）  前記データ信号を前記複数のスロットの一部に収容することにより前記フレームを生成する生成部を有し、
前記検出部、前記フレーム処理部、及び前記生成部は、共通の回路チップに設けられた回路であることを特徴とする付記７乃至１１の何れかに記載の光伝送装置。
（付記１３）  データ信号をそれぞれ収容する複数のスロットを含むフレームを、第１光伝送装置から第２光伝送装置に伝送する伝送方法において、
前記第１光伝送装置は、
前記複数のスロットのうち、前記データ信号が収容されていない１以上の空きスロットを検出し、
前記１以上の空きスロットの検出結果に基づき、前記フレームから前記１以上の空きスロットを削除し、前記複数のスロットの残りを詰めることにより前記フレームのサイズを縮小し、
光変調処理部により前記フレームの縮小後のサイズに応じたビットレートで前記フレームを多値変調し、
前記第２光伝送装置は、
前記第１光伝送装置から受信した前記フレーム内の前記１以上の空きスロットが削除された位置を検出し、
前記１以上の空きスロットが削除された位置の検出結果に基づき、前記フレームの該位置に前記１以上の空きスロットを挿入することにより前記フレームのサイズを前記１以上の空きスロットの削除前のサイズに戻すことを特徴とする伝送方法。
（付記１４）  前記光変調処理部は、プロバブリスティックシェーピングにより前記フレームを多値変調することを特徴とする付記１３に記載の伝送方法。
（付記１５）  前記第１光伝送装置は、
前記１以上の空きスロットの検出結果に基づき、前記フレーム内の前記１以上の空きスロットの位置を示す第１位置信号を生成し、
前記第１位置信号に基づき前記１以上の空きスロットを除いた前記フレームを第１格納部に格納し、
前記フレームを前記第１格納部から読み出すことを特徴とする付記１３または１４に記載の伝送方法。
（付記１６）  前記第１光伝送装置は、
前記第１格納部に入力される前記フレームに同期した第１クロック信号から、前記フレーム内の前記１以上の空きスロットの時間幅に応じたパルスを削除することにより第２クロック信号を生成し、
第３クロック信号に従って前記フレームを前記第１格納部から読み出し、
前記第２クロック信号と前記第３クロック信号の位相差に基づき前記第３クロック信号の位相同期処理を行うことを特徴とする付記１５に記載の伝送方法。
（付記１７）  前記第２光伝送装置は、
前記１以上の空きスロットが削除された位置の検出結果に基づき、該位置を示す第２位置信号を生成し、
前記第１光伝送装置から受信した前記フレームを第２格納部に格納し、
前記フレームを前記第２格納部から読み出し、
前記第２格納部は、前記フレームの読み出し中、前記第２位置信号が示す位置で前記第２読出部に空のデータを出力することを特徴とする付記１３乃至１６の何れかに記載の伝送方法。
【符号の説明】
【０１７９】
１ａ，１ｂ      トランスポンダ
１１，１１ａ      フレーマチップ
１２       ＦＳＡチップ
１３       ＤＳＰ
１２Ｂ，１２Ｅ     空きＴＳ検出部
１２Ｃ      空きＴＳ削除部
１２Ｆ      空きＴＳ復元部１２
１２２      デスクランブラ
１１０，１１５     ＴＳ処理部
１１１      多重部
１１２      ＯＨ付与部
１１３      ＯＨ終端部
１１４      分離部
１２３，２１３     バッファ
１２４，２２４     スクランブラ
１２８      ＰＬＬ部
【図１】
2020088626.tif 000002
【図２】
2020088626.tif 000003
【図３】
2020088626.tif 000004
【図４】
2020088626.tif 000005
【図５】
2020088626.tif 000006
【図６】
2020088626.tif 000007
【図７】
2020088626.tif 000008
【図８】
2020088626.tif 000009
【図９】
2020088626.tif 000010
【図１０】
2020088626.tif 000011
【図１１】
2020088626.tif 000012
【図１２】
2020088626.tif 000013
【図１３】
2020088626.tif 000014
【図１４】
2020088626.tif 000015
【図１５】
2020088626.tif 000016
【図１６】
2020088626.tif 000017
【図１７】
2020088626.tif 000018
【図１８】
2020088626.tif 000019
【図１９】
2020088626.tif 000020
【図２０】
2020088626.tif 000021
【図２１】
2020088626.tif 000022