(57)【要約】【課題】レイアウト上の制約を受けることなく、ニッケルシリサイド膜を良好に形成することができる技術を提供する。【解決手段】炭化珪素半導体装置の製造方法は、層間絶縁膜に第１コンタクトホールと第２コンタクトホールを形成するコンタクトホール形成工程であって、第１コンタクトホールが炭化珪素半導体層の一方の主面に形成されている半導体領域に連通しており、第２コンタクトホールがゲート配線に連通している、コンタクトホール形成工程と、第１コンタクトホールに露出する炭化珪素半導体層の表面上、及び、第２コンタクトホールに露出するゲート配線の表面上にニッケル膜を成膜する成膜工程と、熱処理技術を利用して、ニッケル膜をシリサイド化するシリサイド化工程と、を備えており、第２コンタクトホールのアスペクト比が、第１コンタクトホールのアスペクト比よりも小さい。【選択図】図１
2020113712.tif 000002
【特許請求の範囲】
【請求項１】
炭化珪素半導体層の一方の主面上に設けられているポリシリコンのゲート配線を含んで前記炭化珪素半導体層の前記一方の主面上を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、
前記層間絶縁膜に第１コンタクトホールと第２コンタクトホールを形成するコンタクトホール形成工程であって、前記第１コンタクトホールが前記炭化珪素半導体層の前記一方の主面に形成されている半導体領域に連通しており、前記第２コンタクトホールが前記ゲート配線に連通している、コンタクトホール形成工程と、
前記第１コンタクトホールに露出する前記炭化珪素半導体層の表面上、及び、前記第２コンタクトホールに露出する前記ゲート配線の表面上にニッケル膜を成膜する成膜工程と、
熱処理技術を利用して、前記ニッケル膜をシリサイド化するシリサイド化工程と、を備えており、
前記第２コンタクトホールのアスペクト比が、前記第１コンタクトホールのアスペクト比よりも小さい、炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書が開示する技術は、炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素半導体層を用いて製造された炭化珪素半導体装置の開発が進められている。この種の炭化珪素半導体装置では、絶縁ゲート部に接続されるゲート配線が炭化珪素半導体層の一方の主面上に配設されており、そのゲート配線を含んで炭化珪素半導体層の一方の主面上を覆うように層間絶縁膜が形成されている。層間絶縁膜には、炭化珪素半導体層の一方の主面に形成されている半導体領域（例えば、ｎ型のソース領域、ｐ型のボディ領域等）に連通する第１コンタクトホールが形成されており、さらに、ゲート配線に連通する第２コンタクトホールが形成されている。
【０００３】
フォトリソグラフィー工程及びエッチング工程を削減するためには、第１コンタクトホールと第２コンタクトホールを同時に形成し、その第１コンタクトホールと第２コンタクトホールに金属電極を同時に充填するのが望ましい。
【０００４】
ところで、炭化珪素に対して良好なオーミック接触を実現するために、金属電極としてニッケルシリサイド膜を利用する技術が知られている。この技術では、炭化珪素半導体層の表面にニッケル膜を成膜した後に、熱処理技術を利用して、ニッケル膜のニッケルと炭化珪素半導体層のシリコンを反応させてニッケルシリサイド膜を形成する。このようなニッケルシリサイド膜は、炭化珪素半導体層の表面に形成されている半導体領域に対して良好にオーミック接触することができる。
【０００５】
第１コンタクトホールと第２コンタクトホールに金属電極を同時に充填する製造方法にこの技術を適用すると、第１コンタクトホールの底面に露出する炭化珪素半導体層の表面だけでなく、第２コンタクトホールのゲート配線の表面にもニッケル膜が成膜される。通常、ゲート配線の材料にはポリシリコンが用いられることから、第２コンタクトホールにおいても、ニッケル膜のニッケルとゲート配線のシリコンが反応してしまう。このとき、ニッケル膜のニッケルとゲート配線のシリコンの過剰反応によってゲート配線の下方の絶縁膜にまで拡散したニッケルによって絶縁膜の膜質が劣化することが懸念される。
【０００６】
特許文献１は、このような事態を避けるために、第２コンタクトホールが連通する部分に位置するゲート配線を膜厚の厚いフィールド酸化膜上に配設するとともに、絶縁ゲート部のゲート絶縁膜から十分に離れた位置に第２コンタクトホールを形成することを提案する。これにより、ニッケル膜のニッケルとゲート配線のシリコンが過剰反応したとしても、ゲート配線の下方には膜厚の厚いフィールド酸化膜が設けられているので、炭化珪素半導体装置の電気的特性に与える影響が抑えられる。また、第２コンタクトホールを絶縁ゲート部のゲート絶縁膜から十分に離れた位置に形成することで、絶縁ゲート部のゲート絶縁膜にまでニッケルが拡散し、ゲート絶縁膜の膜質が劣化することが抑えられる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２８８８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１の技術では、第２コンタクトホールが連通する部分に位置するゲート配線をフィールド酸化膜上に形成する必要があり、また、第２コンタクトホールを形成する位置を絶縁ゲート部のゲート絶縁膜から十分に離す必要があり、レイアウト上の制約がある。本明細書は、レイアウト上の制約を受けることなく、ニッケルシリサイド膜を良好に形成することができる技術を提供する。
【課題を解決するための手段】
【０００９】
本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素半導体層の一方の主面上に設けられているポリシリコンのゲート配線を含んで前記炭化珪素半導体層の前記一方の主面上を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜に第１コンタクトホールと第２コンタクトホールを形成するコンタクトホール形成工程であって、前記第１コンタクトホールが前記炭化珪素半導体層の前記一方の主面に形成されている半導体領域に連通しており、前記第２コンタクトホールが前記ゲート配線に連通している、コンタクトホール形成工程と、前記第１コンタクトホールに露出する前記半導体領域の表面上、及び、前記第２コンタクトホールに露出する前記ゲート配線の表面上にニッケル膜を成膜する成膜工程と、熱処理技術を利用して、前記ニッケル膜をシリサイド化するシリサイド化工程と、を備えることができる。前記第２コンタクトホールのアスペクト比が、前記第２コンタクトホールのアスペクト比よりも小さい。
【００１０】
上記製造方法によると、前記第２コンタクトホールのアスペクト比が前記第１コンタクトホールのアスペクト比よりも小さいので、前記第２コンタクトホール内に成膜される前記ニッケル膜の厚みが、前記第１コンタクトホール内に成膜される前記ニッケル膜の厚みよりも薄くなる。これにより、前記第１コンタクトホールにおいては、十分な厚みの前記ニッケル膜が成膜されているので、前記ニッケル膜のニッケルと前記炭化珪素半導体層のシリコンが十分に反応して良好なオーミック接触を確保することができるニッケルシリサイド膜が形成される。一方、前記第２コンタクトホールにおいては、前記ニッケル膜の厚みが薄いので、前記ニッケル膜のニッケルと前記ゲート配線のシリコンの過剰反応が抑えられる。この製造方法によると、前記第１コンタクトホールと前記第２コンタクトホールのアスペクト比を変えるだけであり、レイアウト上の制約を受けることがない。
【図面の簡単な説明】
【００１１】
【図１】炭化珪素半導体装置の要部断面図を模式的に示す。
【図２】平面視したときの第１コンタクトホールの開口形状の一例を模式的に示す。
【図３】平面視したときの第２コンタクトホールの開口形状の一例を模式的に示す。
【図４】平面視したときの第２コンタクトホールの開口形状の他の一例を模式的に示す。
【図５】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図６】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図７】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図８】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図９】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図１０】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図１１】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図１２】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【図１３】図１の炭化珪素半導体装置の一製造工程における要部断面図を模式的に示す。
【発明を実施するための形態】
【００１２】
以下、図面を参照し、本明細書が開示する技術が適用された炭化珪素半導体装置及びその製造方法を説明する。以下の説明では、プレーナ型の絶縁ゲート部を備えるＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と称される種類の炭化珪素半導体装置について説明するが、この例に代えて、絶縁ゲート部はトレンチ型であってもよく、炭化珪素半導体装置の種類もＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。なお、活性領域１２と周辺領域１４の間には他の領域（例えば、ガードリング等の耐圧構造が形成されている終端領域等）が形成されることがあり、この例では、そのような他の領域を省略して図示している。
【００１３】
図１に示されるように、炭化珪素半導体装置１は、活性領域１２と周辺領域１４を有する炭化珪素半導体層２０を備えている。活性領域１２は、半導体チップを平面視したときに中央部に位置しており、素子構造（この例ではＭＯＳＦＥＴ）が形成された領域である。周辺領域１４は、半導体チップを平面視したときに周辺部に位置しており、そのような素子構造が形成されておらず、活性領域１２の絶縁ゲート部から伸びているゲート配線が配設された領域である。
【００１４】
炭化珪素半導体装置１はさらに、炭化珪素半導体層２０の裏面上を被覆するドレイン電極３２、炭化珪素半導体層２０の活性領域１２の表面上の一部に設けられているソース電極３４、炭化珪素半導体層２０の活性領域１２の表面上の一部に設けられている絶縁ゲート部３６、炭化珪素半導体層２０の周辺領域１４の表面上に一部に設けられているゲート配線３８、及び、炭化珪素半導体層２０の周辺領域１４のゲート配線３８上の一部に設けられているゲートパッド電極３９を備えている。また、酸化シリコンの層間絶縁膜４２が、活性領域１２の絶縁ゲート部３６及び周辺領域１４のゲート配線３８を含んで炭化珪素半導体層２０の表面上を被覆している。
【００１５】
炭化珪素半導体層２０は、ｎ+型のドレイン領域２１、ｎ型のドリフト領域２２、ｐ型のボディ領域２３、ｎ+型のソース領域２４、ｐ+型のボディコンタクト領域２５を有している。ボディ領域２３、ソース領域２４及びボディコンタクト領域２５は、活性領域１２に選択的に形成されている。
【００１６】
ドレイン領域２１は、炭化珪素半導体層２０の活性領域１２及び周辺領域１４の双方の裏層部に配置されており、炭化珪素半導体層２０の裏面に露出している。ドレイン領域２１は、後述するドリフト領域２２がエピタキシャル成長するための下地基板でもある。ドレイン領域２１は、炭化珪素半導体層２０の裏面上を被膜するドレイン電極３２にオーミック接触している。
【００１７】
ドリフト領域２２は、活性領域１２及び周辺領域１４の双方のドレイン領域２１上に設けられている。ドリフト領域２２は、エピタキシャル成長技術を利用して、ドレイン領域２１の表面から結晶成長して形成される。
【００１８】
ボディ領域２３は、活性領域１２のドリフト領域２２上に設けられており、炭化珪素半導体層２０の表層部に配置されている。ボディ領域２３は、イオン注入技術を利用して、炭化珪素半導体層２０の表層部にアルミニウムを導入して形成される。
【００１９】
ソース領域２４は、ボディ領域２３上に設けられており、炭化珪素半導体層２０の表層部に配置されており、炭化珪素半導体層２０の表面に露出しており、ボディ領域２３によってドリフト領域２２から隔てられている。ソース領域２４は、イオン注入技術を利用して、炭化珪素半導体層２０の表層部に窒素等を導入して形成される。
【００２０】
ボディコンタクト領域２５は、ボディ領域２３上に設けられており、炭化珪素半導体層２０の表層部に配置されており、炭化珪素半導体層２０の表面に露出している。ボディコンタクト領域２５は、イオン注入技術を利用して、炭化珪素半導体層２０の表層部にアルミニウムを導入して形成される。
【００２１】
ソース電極３４は、炭化珪素半導体層２０の活性領域１２の表面上の一部に設けられており、層間絶縁膜４２に形成された第１コンタクトホール５２内に充填されているとともに層間絶縁膜４２の表面上の一部を被覆している。第１コンタクトホール５２は、層間絶縁膜４２を貫通して形成されており、その底面にソース領域２４及びボディコンタクト領域２５が露出している。第１コンタクトホール５２は、平面視したときの形状が例えば矩形である（図２参照）。また、第１コンタクトホール５２のアスペクト比は、後述の第２コンタクトホール５４よりも大きい。ここで、第１コンタクトホール５２のアスペクト比は、層間絶縁膜４２の厚み方向における第１コンタクトホール５２の深さとその厚み方向に直交する方向における第１コンタクトホール５２の最小幅の比によって定義される。
【００２２】
ソース電極３４は、ニッケルシリサイド膜３４ａとアルミニウム膜３４ｂを有している。ニッケルシリサイド膜３４ａは、ソース領域２４及びボディコンタクト領域２５に接触しており、これら領域とのオーミック性を向上させることができる。なお、ニッケルシリサイド膜３４ａとアルミニウム膜３４ｂの間に、チタンと窒化チタンからなるバリアメタル層が設けられていてもよい。また、アルミニウム膜３４ｂのうちの第１コンタクトホール５２内に充填される部分は、埋め込み性を改善するために例えばタングステン層が設けられていてもよい。
【００２３】
絶縁ゲート部３６は、炭化珪素半導体層２０の活性領域１２の表面上の一部に設けられており、酸化シリコンのゲート絶縁膜３６ａ及びポリシリコンのゲート電極３６ｂを有している。ゲート電極３６ｂは、ドリフト領域２２とソース領域２４を隔てる部分のボディ領域２３にゲート絶縁膜３６ａを介して対向している。
【００２４】
ゲート配線３８は、絶縁ゲート部３６のゲート電極３６ｂから伸びており、炭化珪素半導体層２０の周辺領域１４の表面上の一部に絶縁膜を介して配設されている。なお、この例では、ゲート配線３８及びゲート配線３８の下方の絶縁膜は、後述の製造方法でも説明するように、絶縁ゲート部３６のゲート電極３６ｂとゲート絶縁膜３８ａと同一工程で形成される。
【００２５】
ゲートパッド電極３９は、炭化珪素半導体層２０のゲート配線３８の表面上に設けられており、層間絶縁膜４２に形成されている複数の第２コンタクトホール５４の各々に充填されているとともに層間絶縁膜４２の表面上の一部を被覆している。複数の第２コンタクトホール５４の各々は、層間絶縁膜４２を貫通して形成されており、その底面にゲート配線３８が露出している。複数の第２コンタクトホール５４は、平面視したときのレイアウトが例えばドッド状（図３（Ａ）及び（Ｂ）参照）又はストライプ状（図４参照）に配置されている。複数の第２コンタクトホール５４の各々のアスペクト比は、先述の第１コンタクトホール５２よりも小さい。ここで、複数の第２コンタクトホール５４の各々のアスペクト比は、層間絶縁膜４２の厚み方向における第２コンタクトホール５４の深さとその厚み方向に直交する方向における第２コンタクトホール５４の最小幅の比によって定義される。なお、複数の第２コンタクトホール５４のレイアウトは、第２コンタクトホール５４のアスペクト比が第１コンタクトホール５２のアスペクト比よりも高い関係がある限り、特に限定されるものではない。なお、隣り合う第２コンタクトホール５４間の距離が大きいと、複数の第２コンタクトホール５４が疎にレイアウトされることとなり、ゲートパッド電極３９とゲート配線３８のコンタクト抵抗が大きくなる。このため、隣り合う第２コンタクトホール５４間の最大距離は、要求されるコンタクト抵抗に応じて適宜に設定される。例えば、隣り合う第２コンタクトホール５４間の最大距離は、第２コンタクトホール５４の開口幅（ストライプの場合、短手方向の開口幅）の３倍以下であってもよい。
【００２６】
ゲートパッド電極３９は、ニッケルシリサイド膜３９ａとアルミニウム膜３９ｂを有している。ニッケルシリサイド膜３９ａは、ゲート配線３８に接触しており、ゲート配線３８とのオーミック性を向上させることができる。なお、ニッケルシリサイド膜３９ａとアルミニウム膜３９ｂの間に、チタンと窒化チタンからなるバリアメタル層が設けられていてもよい。また、アルミニウム膜３９ｂのうちの第２コンタクトホール５４内に充填される部分は、埋め込み性を改善するために例えばタングステン層が設けられていてもよい。
【００２７】
次に、炭化珪素半導体装置１の製造方法を説明する。まず、図５に示されるように炭化珪素半導体層２０を準備する。この炭化珪素半導体層２０は、エピタキシャル成長技術を利用してドレイン領域２１からドリフト領域２２を結晶成長させた後に、イオン注入技術を利用して炭化珪素半導体層２０の表層部の一部にリンを導入してソース領域２４を形成し、イオン注入技術を利用して炭化珪素半導体層２０の表層部の一部にアルミニウムを導入してボディ領域２３及びボディコンタクト領域２５を形成することで準備される。なお、図示明瞭化のために、各種の半導体領域については図示を省略している。次に、ＣＶＤ技術を利用して、炭化珪素半導体層２０の表面上に、絶縁性の酸化シリコンのゲート絶縁膜３６ａを成膜する。さらに、ＣＶＤ技術を利用して、ゲート絶縁膜３６ａの表面上に、導電性のポリシリコンのゲート電極３６ｂを成膜する。
【００２８】
次に、図６に示されるように、フォトリソグラフィー技術及びエッチング技術を利用して、ゲート絶縁膜３６ａとゲート電極３６ｂの一部を除去し、活性領域１２に絶縁ゲート部３６を形成する。このとき、周辺領域１４に残存して配設されるゲート電極３６ｂがゲート配線３８となる。
【００２９】
次に、図７に示されるように、ＣＶＤ技術を利用して、絶縁ゲート部３６及びゲート配線３８を含んで炭化珪素半導体層２０の表面上に酸化シリコンの層間絶縁膜４２を被膜する。
【００３０】
次に、図８に示されるように、フォトリソグラフィー技術を利用して、層間絶縁膜４２の表面上にレジスト膜６０をパターニングする。レジスト膜６０には、第１コンタクトホールを形成する箇所に対応して第１開口６２が形成されており、第２コンタクトホールを形成する箇所に対応して複数の第２開口６４が形成されている。
【００３１】
次に、図９に示されるように、エッチング技術を利用して、レジスト膜６０の第１開口６２から露出する層間絶縁膜４２を除去して第１コンタクトホール５２を形成し、レジスト膜６０の第２開口６４から露出する層間絶縁膜４２を除去して複数の第２コンタクトホール５４を形成する。複数の第２コンタクトホール５４の各々のアスペクト比は、第１コンタクトホール５２のアスペクト比よりも小さくなるように形成される。第１コンタクトホール５２の底面には、炭化珪素半導体層２０の表面に形成されているソース領域２４（図示省略）及びボディコンタクト領域２５（図示省略）が露出している。第２コンタクトホール５４の底面には、ゲート配線３８が露出している。
【００３２】
次に、図１０に示されるように、エッチング技術を利用して、レジスト膜６０を除去する。
【００３３】
次に、図１１に示されるように、スパッタリング技術を利用して、第１コンタクトホール５２の底面に露出する炭化珪素半導体層２０の表面及び第２コンタクトホール５４の底面に露出するゲート配線３８の表面にニッケル膜７２を成膜する。このとき、第２コンタクトホール５４のアスペクト比が第１コンタクトホール５２のアスペクト比よりも小さいことから、第２コンタクトホール５４内のゲート配線３８の表面上に成膜されるニッケル膜７２の厚みは、第１コンタクトホール５２内の炭化珪素半導体層２０の表面上に成膜されるニッケル膜７２の厚みよりも薄くなる。
【００３４】
次に、図１２に示されるように、熱処理技術を利用して、第１コンタクトホール５２内の炭化珪素半導体層２０の表面上に成膜されたニッケル膜７２をシリサイド化してニッケルシリサイド膜３４ａを形成するとともに、第２コンタクトホール５４内のゲート配線３８の表面上に成膜されたニッケル膜７２をシリサイド化してニッケルシリサイド膜３９ａを形成する。この熱処理は、後述の熱処理よりも比較的に低温で実施され、ニッケル膜７２のニッケルと炭化珪素半導体層２０のシリコンを反応させることを目的としている。
【００３５】
次に、図１３に示されるように、エッチング技術を利用して、未反応のニッケル膜７２を除去する。
【００３６】
次に、熱処理技術を利用して、ニッケルシリサイド膜３４ａ，３９ａの膜質を改善する。この熱処理工程では、特に、第１コンタクトホール５２内のニッケルシリサイド膜３４ａと炭化珪素半導体層２０の表面に形成されているソース領域２４（図示省略）及びボディコンタクト領域２５（図示省略）のオーミック性を向上させることを目的としている。最後に、ソース電極３４のうちのアルミニウム膜３４ｂ及びゲートパッド電極３９のうちのアルミニウム膜３９ｂを成膜し、炭化珪素半導体装置１が完成する。
【００３７】
上記製造方法によると、第２コンタクトホール５４のアスペクト比が第１コンタクトホール５２のアスペクト比よりも小さいので、第２コンタクトホール５４内のゲート配線３８の表面上に成膜されるニッケル膜７２の厚みが、第１コンタクトホール５２内の炭化珪素半導体層２０の表面上に成膜されるニッケル膜７２の厚みよりも薄くなる。このため、ニッケル膜７２をシリサイド化してニッケルシリサイド膜３４ａ，３９ａを形成するときの熱処理工程、及び、ニッケルシリサイド膜３４ａ，３９ａのオーミック性を改善するための熱処理工程のときに、第２コンタクトホール５４内においては、ニッケル膜７２由来のニッケルがゲート配線３８のシリコンと過剰反応することが抑えられる。これにより、ニッケルがゲート配線３８を超えてゲート配線３８の下方の絶縁膜の膜質を劣化させることが抑えられ、また、層間絶縁膜４２内のシリコンとニッケルが反応して層間絶縁膜４２に欠損が生じることが抑えられる。
【００３８】
上記製造方法では、第１コンタクトホール５２と第２コンタクトホール５４のアスペクト比を変えるだけであり、レイアウト上の制約を受けることがない。一方で、第１コンタクトホール５２においては、十分な厚みのニッケル膜７２が成膜され、ニッケル膜７２のニッケルと炭化珪素半導体層２０のシリコンが十分に反応して良好なオーミック接触を確保することができるニッケルシリサイド膜３６ａが形成される。また、第２コンタクトホール５４においては、ニッケル膜７２の厚みが薄いので、ニッケル膜７２のニッケルとゲート配線３８のシリコンの過剰反応が抑えられる。
【００３９】
以下、本明細書で開示される技術の特徴を整理する。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
【００４０】
本明細書が開示する炭化珪素半導体装置の製造方法は、炭化珪素半導体層の一方の主面上に設けられているポリシリコンのゲート配線を含んで前記炭化珪素半導体層の前記一方の主面上を覆う層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜に第１コンタクトホールと第２コンタクトホールを形成するコンタクトホール形成工程であって、前記第１コンタクトホールが前記炭化珪素半導体層の前記一方の主面に形成されている半導体領域に連通しており、前記第２コンタクトホールが前記ゲート配線に連通している、コンタクトホール形成工程と、前記第１コンタクトホールに露出する前記半導体領域の表面上、及び、前記第２コンタクトホールに露出する前記ゲート配線の表面上にニッケル膜を成膜する成膜工程と、熱処理によって前記ニッケル膜をシリサイド化するシリサイド化工程と、を備えることができる。前記第２コンタクトホールのアスペクト比が、前記第２コンタクトホールのアスペクト比よりも小さい。
【００４１】
本明細書が開示する炭化珪素半導体装置は、炭化珪素半導体層と、炭化珪素半導体層の一方の主面上に配設されているポリシリコンのゲート配線と、前記ゲート配線を含んで前記炭化珪素半導体層の前記一方の主面上を覆う層間絶縁膜であって、前記炭化珪素半導体層の前記一方の主面に形成されている半導体領域に連通する第１コンタクトホールと、前記ゲート配線に連通している第２コンタクトホールと、を有する、層間絶縁膜と、を備えることができる。前記第２コンタクトホールのアスペクト比が、前記第２コンタクトホールのアスペクト比よりも小さい。
【００４２】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【符号の説明】
【００４３】
１：炭化珪素半導体装置
１２：活性領域
１４：周辺領域
２０：炭化珪素半導体層
３８：ゲート配線
４２：層間絶縁膜
５２：第１コンタクトホール
５４：第２コンタクトホール
【図１】
2020113712.tif 000003
【図２】
2020113712.tif 000004
【図３】
2020113712.tif 000005
【図４】
2020113712.tif 000006
【図５】
2020113712.tif 000007
【図６】
2020113712.tif 000008
【図７】
2020113712.tif 000009
【図８】
2020113712.tif 000010
【図９】
2020113712.tif 000011
【図１０】
2020113712.tif 000012
【図１１】
2020113712.tif 000013
【図１２】
2020113712.tif 000014
【図１３】
2020113712.tif 000015