(57)【要約】【課題】低ドリフトで広帯域の増幅が可能な増幅装置を提供する。【解決手段】増幅装置は、第１の増幅回路と、第２の増幅回路と、キャパシタと、抵抗と、第３の増幅回路とを備える。第１の増幅回路は、入力信号を所定の倍率で増幅する。第２の増幅回路は、入力信号を第１増幅回路と同じ倍率で増幅する。キャパシタは、一端を第１増幅回路の出力端に接続する。抵抗は、一端を第２増幅回路の出力端に接続し、他端をキャパシタの他端に接続する。第３の増幅回路は、キャパシタと抵抗との接続点を入力とし、出力を当該増幅装置の出力とする。【選択図】      図１
2020205546.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する増幅装置であって、
前記入力信号を所定の倍率で増幅する第１の増幅回路と、
前記入力信号を前記第１の増幅回路と同じ倍率で増幅する第２の増幅回路と、
一端を前記第１の増幅回路の出力端に接続したキャパシタと、
一端を前記第２の増幅回路の出力端に接続し、他端を前記キャパシタの他端に接続した抵抗と、
前記キャパシタと前記抵抗との接続点を入力とし、出力を当該増幅装置の出力とする第３の増幅回路と、
を具備する増幅装置。
【請求項２】
前記第１の増幅回路と前記第２の増幅回路は、計装アンプである、請求項１記載の増幅装置。
【請求項３】
前記第１の増幅回路は、前記第２の増幅回路よりもカットオフ周波数が高い、請求項１又は２記載の増幅装置。
【請求項４】
前記第２の増幅回路は、前記第１の増幅回路よりも入力オフセット電圧のドリフトが小さい、請求項１又は２記載の増幅装置。
【請求項５】
前記第３の増幅回路は、電圧増幅率を１としたバッファ回路である、請求項１又は２記載の増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、増幅装置に関する。
【背景技術】
【０００２】
圧電部材の両面に取り付けられた電極間に電圧を印加することで圧電部材に歪みを起してインク室内に圧力変化を与えインク室のインク吐出口からインク滴を吐出させるタイプのインクジェットヘッドが知られている。このようなインクジェットヘッドは、複数の容量性素子を接続した容量性負荷とみなすことができる。
【０００３】
一般に、インクジェットヘッドは、駆動回路とともに一体化されて製造される。このため、その製造工程において、インクジェットヘッドと駆動回路との接続状態等を検査して、ヘッドユニットの良品、不良品を判定する必要がある。その判定方法としては、インクジェットヘッドの各容量性素子を順次駆動して、そのときの駆動電源供給ラインに流れる電源電流に伴う電圧変動を検出することにより、良否を判定する方法が知られている。
【０００４】
このような方法でヘッドユニットの良否を判定する場合、電源電流に伴う電圧の変化を増幅して出力するための広帯域の増幅装置が必要となる。しかし、広帯域の増幅装置は、低周波数帯において入力オフセット電圧のドリフトが大きいという問題がある。入力オフセット電圧のドリフトが大きいと、増幅した信号の精度が低下する。このため、入力オフセット電圧のドリフトを小さく抑えるための対策が必要となるが、その対策は極めて困難である。このような事情から、低ドリフトで広帯域の増幅が可能な増幅装置が求められている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第３６３７２４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の実施形態が解決しようとする課題は、低ドリフトで広帯域の増幅が可能な増幅装置を提供することにある。
【課題を解決するための手段】
【０００７】
一実施形態において、増幅装置は、第１の増幅回路と、第２の増幅回路と、キャパシタと、抵抗と、第３の増幅回路とを備える。第１の増幅回路は、入力信号を所定の倍率で増幅する。第２の増幅回路は、入力信号を第１増幅回路と同じ倍率で増幅する。キャパシタは、一端を第１増幅回路の出力端に接続する。抵抗は、一端を第２増幅回路の出力端に接続し、他端をキャパシタの他端に接続する。第３の増幅回路は、キャパシタと抵抗との接続点を入力とし、出力を当該増幅装置の出力とする。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態における増幅装置の回路構成を示すブロック図。
【図２】第１増幅回路の一構成例を示す回路図。
【図３】第２増幅回路の一構成例を示す回路図。
【図４】第３増幅回路の一構成例を示す回路図。
【図５】第１増幅回路の周波数応答をプロットしたゲイン特性線図。
【図６】第２増幅回路の周波数応答をプロットしたゲイン特性線図。
【図７】第３増幅回路の周波数応答をプロットしたゲイン特性線図。
【図８】第２の実施形態における増幅装置の回路構成を示すブロック図。
【図９】第４増幅回路の一構成例を示す回路図。
【図１０】第５増幅回路の一構成例を示す回路図。
【図１１】第６増幅回路の一構成例を示す回路図。
【図１２】第４増幅回路の周波数応答をプロットしたゲイン特性線図。
【図１３】第５増幅回路の周波数応答をプロットしたゲイン特性線図。
【図１４】第６増幅回路の周波数応答をプロットしたゲイン特性線図。
【図１５】増幅装置に対する入力信号の電流波形を示す図。
【図１６】第４増幅回路からの出力信号の電圧波形を示す図。
【図１７】第５増幅回路からの出力信号の電圧波形を示す図。
【図１８】第６増幅回路からの出力信号の電圧波形を示す図。
【発明を実施するための形態】
【０００９】
以下、低ドリフトで広帯域の増幅が可能な増幅装置の実施形態について、図面を用いて説明する。
【００１０】
［第１の実施形態］
図１は、第１の実施形態における増幅装置１０の回路構成を示すブロック図である。増幅装置１０は、第１増幅回路１１、第２増幅回路１２及び第３増幅回路１３と、キャパシタＣ１と抵抗Ｒ１との直列回路１４と、を含む。
【００１１】
第１増幅回路１１は、入力端子を増幅装置１０の入力端子ＩＮ１に接続し、出力端子を直列回路１４のキャパシタＣ１に接続している。第１増幅回路１１は、入力端子ＩＮ１から入力される入力信号Ｓ１０、例えば容量性素子を駆動したときの駆動電源供給ラインに流れる電源電流に伴う電圧信号を所定の倍率で増幅して第１信号Ｓ１１を出力するように設計されている。
【００１２】
第２増幅回路１２は、入力端子を増幅装置１０の入力端子ＩＮ１に接続し、出力端子を直列回路１４の抵抗Ｒ１に接続している。第２増幅回路１２は、第１増幅回路１１と同様に、入力端子ＩＮ１から入力される入力信号Ｓ１０を第１増幅回路１１と同じ倍率で増幅して第２信号Ｓ１２を出力するように設計されている。
【００１３】
第３増幅回路１３は、入力端子を直列回路１４におけるキャパシタＣ１と抵抗Ｒ１との中点である接続点Ｎ１に接続し、出力端子を増幅装置１０の出力端子ＯＵＴ１に接続している。また第３増幅回路１３は、出力端子を、例えば６００Ωの抵抗Ｒ２を介してグラウンド端子ＧＮＤに接続している。第３増幅回路１３は、電圧増幅率（増幅度）を“１”としたバッファ回路として設計されている。すなわち第３増幅回路は、接続点Ｎ１の電圧をバッファし、そのバッファ電圧に伴う回路出力信号Ｓ１３を出力端子ＯＵＴ１及びグラウンド端子ＧＮＤへと出力する。
【００１４】
直列回路１４は、一端を第１増幅回路１１の出力端子に接続したキャパシタＣ１の他端と、一端を第２増幅回路１２の出力端子に接続した抵抗Ｒ１の他端とを接続している。そして、この直列回路１４のキャパシタＣ１と抵抗Ｒ１との接続点Ｎ１に第３増幅回路１３の入力端子を接続している。キャパシタＣ１の容量は、好ましくは１μＦである。抵抗Ｒ１の値は、好ましくは１ｋΩである。
【００１５】
図２は、第１増幅回路１１の一構成例を示す回路図である。第１増幅回路１１は、第１オペアンプＵ１１と、第１抵抗Ｒ１１ａと、第２抵抗Ｒ１１ｂとで構成されている。具体的には、第１増幅回路１１は、その入力端子ＩＮ１１を第１オペアンプＵ１１の非反転入力端子に接続し、出力端子ＯＵＴ１１を第１オペアンプＵ１１の出力端子に接続している。第１増幅回路１１は、第１オペアンプＵ１１の反転入力端子を、第１抵抗Ｒ１１ａを介してグラウンド端子ＧＮＤに接続している。第１増幅回路１１は、第１オペアンプのＵ１１の出力端子を、第２抵抗Ｒ１１ｂを介して第１オペアンプＵ１１の反転入力端子に接続して、帰還ループを形成している。
【００１６】
第１オペアンプＵ１１は、高速かつ低ノイズのオペアンプである。例えば、アナログ・デバイセズ社製の型番［ａｄａ４８９８］のオペアンプが、第１オペアンプＵ１１として適している。当該型番［ａｄａ４８９８］のオペアンプは、ゲインバンド幅が６５ＭＨｚであり、スルーレートが５５Ｖ／μｓであり、入力オフセット電圧のドリフトが１μＶ／℃である。第１抵抗Ｒ１１ａの値は、好ましくは４７０Ωである。第２抵抗Ｒ１１ｂの値は、好ましくは４２３０Ωである。すなわち第１増幅回路１１は、高速かつ低ノイズのオペアンプを使用して入力信号Ｓ１０を１０倍に増幅する非反転増幅器である。ここに、第１増幅回路１１は、第１の増幅回路として機能する。
【００１７】
さて、第１増幅回路１１の入力端子ＩＮ１１には、増幅装置１０の入力端子ＩＮ１が接続されている。一方、第１増幅回路１１の出力端子ＯＵＴ１１には、直列回路１４のキャパシタＣ１側の端子が接続されている。直列回路１４の抵抗Ｒ１側の端子は、第２増幅回路１２の出力端子に接続されており、キャパシタＣ１と抵抗Ｒ１との接続点Ｎ１は、第３増幅回路１３の入力端子に接続されている。したがって、第１増幅回路１１から見ると、直列回路１４は、ハイパスフィルタとして機能する。
【００１８】
図３は、第２増幅回路１２の一構成例を示す回路図である。第２増幅回路１２は、第２オペアンプＵ１２と、第３抵抗Ｒ１２ａと、第４抵抗Ｒ１２ｂとで構成されている。具体的には、第２増幅回路１２は、その入力端子ＩＮ１２を第２オペアンプＵ１２の非反転入力端子に接続し、出力端子ＯＵＴ１２を第２オペアンプＵ１２の出力端子に接続している。第２増幅回路１２は、第２オペアンプＵ１２の反転入力端子を、第３抵抗Ｒ１２ａを介してグラウンド端子ＧＮＤに接続している。第２増幅回路１２は、第２オペアンプＵ１２の出力端子を、第４抵抗Ｒ１２ｂを介して第２オペアンプＵ１２の反転入力端子に接続して、帰還ループを形成している。
【００１９】
第２オペアンプＵ１２は、低ドリフトかつ低ノイズのオペアンプである。第２オペアンプＵ１２は、望ましくはゼロドリフトアンプ又はチョッパーアンプである。例えば、アナログ・デバイセズ社製の型番［ａｄａ４５２２］のオペアンプが、第２オペアンプＵ１２として適している。当該型番［ａｄａ４５２２］のオペアンプは、ゲインバンド幅が２．７ＭＨｚであり、スルーレートが１．４Ｖ／μｓであり、入力オフセット電圧のドリフトが１．５ｎＶ／℃である。このように、第２増幅回路１２は、第１増幅回路１１よりも入力オフセット電圧のドリフトが小さい。第３抵抗Ｒ１２ａの値は、好ましくは４７０Ωである。第４抵抗Ｒ１２ｂ値は、好ましくは４２３０Ωである。すなわち第２増幅回路１２は、低ドリフトかつ低ノイズのオペアンプを使用して入力信号Ｓ１０を１０倍に増幅する非反転増幅器である。ここに、第２増幅回路１２は、第２の増幅回路として機能する。
【００２０】
さて、第２増幅回路１２の入力端子ＩＮ１２には、第１増幅回路１１と同様に、増幅装置１０の入力端子ＩＮ１が接続されている。一方、第２増幅回路１２の出力端子ＯＵＴ１２には、直列回路１４の抵抗Ｒ１側の端子が接続されている。直列回路１４のキャパシタＣ１側の端子は、第１増幅回路１１の出力端子に接続されており、抵抗Ｒ１とキャパシタＣ１との接続点Ｎ１は、第３増幅回路１３の入力端子に接続されている。したがって、第２増幅回路１２から見ると、直列回路１４は、ローパスフィルタとして機能する。
【００２１】
図４は、第３増幅回路１３の一構成例を示す回路図である。第３増幅回路１３は、第３オペアンプＵ１３で構成されている。具体的には、第３増幅回路１３は、その入力端子ＩＮ１３を第３オペアンプＵ１３の非反転入力端子に接続し、出力端子ＯＵＴ１３を第３オペアンプＵ１３の出力端子に接続している。第３増幅回路１３は、第３オペアンプＵ１３の出力端子を、第３オペアンプＵ１３の反転入力端子に接続して、帰還ループを形成している。
【００２２】
第３オペアンプＵ１３は、第１オペアンプＵ１１と同様に、高速かつ低ノイズのオペアンプである。例えば、アナログ・デバイセズ社製の型番［ａｄａ４８９８］のオペアンプが、第３オペアンプＵ１３として適している。すなわち第３増幅回路１３は、電圧増幅率（増幅度）を“１”とした広帯域のバッファ回路である。ここに、第３増幅回路１３は、第３の増幅回路として機能する。
【００２３】
さて、第３増幅回路１３の入力端子ＩＮ１３には、直列回路１４のキャパシタＣ１と抵抗Ｒ１との接続点Ｎ１が接続されており、この接続点Ｎ１に生じる第３信号Ｓ１４が入力される。一方、第３増幅回路１３の出力端子ＯＵＴ１３には、当該増幅装置１０の出力端子ＯＵＴ１が接続されている。したがって、第３増幅回路１３においては、キャパシタＣ１と抵抗Ｒ１との接続点Ｎ１の電圧がバッファされる。かくして増幅装置１０においては、第３増幅回路１３でバッファされた電圧に応じた回路出力信号Ｓ１３が出力端子ＯＵＴ１から出力される。
【００２４】
図５は、第１増幅回路１１の出力端子ＯＵＴ１１から出力される第１信号Ｓ１１の入力信号Ｓ１０に対する振幅のずれ具合、いわゆる周波数応答をプロットしたゲイン特性線図である。図５は、第１増幅回路１１において、ゲイン（利得）が通常値よりも３ｄＢ低下するカットオフ周波数が約６．７ＭＨｚであることを示している。
【００２５】
図６は、第２増幅回路１２の出力端子ＯＵＴ１２から出力される第２信号Ｓ１２の入力信号Ｓ１０に対する振幅のずれ具合、いわゆる周波数応答をプロットしたゲイン特性線図である。図６は、第２増幅回路１２において、ゲイン（利得）が通常値よりも３ｄＢ低下するカットオフ周波数は、約２７０ＫＨｚであることを示している。
【００２６】
このように、第２増幅回路１２は、第１増幅回路１１よりもカットオフ周波数が低い。換言すれば、第１増幅回路１１は、第２増幅回路１２よりもカットオフ周波数が高い。
【００２７】
図７は、第３増幅回路１３の出力端子ＯＵＴ１３から出力される回路出力信号Ｓ１３の第３信号Ｓ１４に対する振幅のずれ具合、いわゆる周波数応答をプロットしたゲイン特性線図である。図７は、第３増幅回路１３において、ゲイン（利得）が通常値よりも３ｄＢ低下するカットオフ周波数は、約６．７ＭＨｚであることを示している。すなわち、第３増幅回路１３のカットオフ周波数は、第１増幅回路１１のカットオフ周波数とほぼ一致している。
【００２８】
第３増幅回路１３の入力端子ＩＮ１３に入力される第３信号Ｓ１４は、第１増幅回路１１から出力される第１信号Ｓ１１と第２増幅回路１２から出力される第２信号Ｓ１２とを、直列回路１４のキャパシタＣ１と抵抗Ｒ１とで合成した信号である。具体的には、前述したように、第１増幅回路１１から見ると、直列回路１４はハイパスフィルタとして機能するので、第３信号Ｓ１４の高周波成分は第１信号Ｓ１１が支配する。一方、第２増幅回路１２から見ると、直列回路１４はローパスフィルタとして機能するので、第３信号Ｓ１４の低周波成分は第２信号Ｓ１２が支配する。このため、入力信号Ｓ１０の直流成分とドリフト成分は、キャパシタＣ１を通過しない。したがって、低周波数帯における入力オフセット電圧とその入力オフセット電圧のドリフトは、第２増幅回路１２と第３増幅回路１３とによって決まる。
【００２９】
第２増幅回路１２は、入力オフセット電圧のドリフトが小さい。したがって、増幅装置１０の入力オフセット電圧とその入力オフセット電圧のドリフトは、ほぼ第３増幅回路１３によって決まる。
【００３０】
第３増幅回路１３は、ゲイン（利得）が“１”である。したがって、増幅装置１０によれば、入力信号Ｓ１０を単純に広帯域の第１増幅回路１１で１０倍に増幅した場合と比較して、入力オフセット電圧のドリフトを１／１０程度に削減することができる。
【００３１】
このような作用効果は、第１増幅回路１１として、第２増幅回路１２よりもカットオフ周波数が高い増幅回路を用いることで顕著となる。また、第２増幅回路１２として、第１増幅回路１１よりも入力オフセット電圧のドリフトが小さい増幅回路を用いることでより顕著となる。特に、第２増幅回路１２としてゼロドリフトアンプを用いた増幅回路を用いると、その効果はより一層顕著なものとなる。また、第３増幅回路を、電圧増幅率を１としたバッファ回路とすることで、その効果をより一層高めることができる。
【００３２】
［第２の実施形態］
図８は、第２の実施形態における増幅装置２０の回路構成を示すブロック図である。増幅装置２０は、第４増幅回路２１、第５増幅回路２２及び第６増幅回路２３と、キャパシタＣ２と抵抗Ｒ３との直列回路２４と、を含む。
【００３３】
第４増幅回路２１は、信号入力を差動形式とし、信号出力をシングルエンド形式とした計装アンプである。計装アンプは、インスツルメンテーションアンプとも称される。第４増幅回路２１は、一方の入力端子を増幅装置２０の第１入力端子ＩＮ２に接続し、他方の入力端子を増幅装置２０の第２入力端子ＩＮ３に接続し、出力端子を直列回路２４のキャパシタＣ２に接続している。増幅装置２０の第１入力端子ＩＮ２と第２入力端子ＩＮ３との間には、例えば１Ωの抵抗Ｒ３が接続されている。したがって、第４増幅回路２１への入力は、抵抗Ｒ３の両端に生じる電圧降下となる。第４増幅回路２１は、この電圧降下によって変化する電圧信号Ｓ２０を所定の倍率で増幅して、第４信号Ｓ２１を直列回路２４のキャパシタＣ２へと出力するように設計されている。
【００３４】
第５増幅回路２２も計装アンプである。第５増幅回路２２は、第４増幅回路２１と同様に、一方の入力端子を増幅装置２０の第１入力端子ＩＮ２に接続し、他方の入力端子を増幅装置２０の第２入力端子ＩＮ３に接続している。第５増幅回路２２は、出力端子を直列回路２４の抵抗Ｒ３に接続している。したがって、第５増幅回路２２は、抵抗Ｒ３の両端に生じる電圧降下によって変化する電圧信号を所定の倍率で増幅して、第５信号Ｓ２２を直列回路２４の抵抗Ｒ３へと出力するように設計されている。
【００３５】
第６増幅回路２３は、入力端子を直列回路２４におけるキャパシタＣ２と抵抗Ｒ３との中点である接続点Ｎ２に接続し、出力端子を増幅装置２０の出力端子ＯＵＴ２に接続している。また第６増幅回路２３は、出力端子を、例えば５０Ωの抵抗Ｒ４を介してグラウンド端子ＧＮＤに接続している。第６増幅回路２３は、電圧増幅率（増幅度）を“１”としたバッファ回路として設計されている。すなわち第６増幅回路は、接続点Ｎ２の電圧をバッファし、そのバッファ電圧に伴う回路出力信号Ｓ２３を出力端子ＯＵＴ２及びグラウンド端子ＧＮＤへと出力する。
【００３６】
直列回路２４は、一端を第４増幅回路２１の出力端に接続したキャパシタＣ２の他端と、一端を第５増幅回路２２の出力端に接続した抵抗Ｒ３の他端とを接続している。そして、この直列回路２４のキャパシタＣ２と抵抗Ｒ３との接続点Ｎ２に第６増幅回路２３の入力端子を接続している。キャパシタＣ２の容量は、好ましくは０．１μＦである。抵抗Ｒ３の値は、好ましくは４．７ｋΩである。
【００３７】
図９は、第４増幅回路２１の一構成例を示す回路図である。第４増幅回路２１は、第４オペアンプＵ２１ａ、第５オペアンプＵ２１ｂ及び第６オペアンプＵ２１ｃと、第５抵抗Ｒ２１ａ、第６抵抗Ｒ２１ｂ、第７抵抗Ｒ２１ｃ、第８抵抗Ｒ２１ｄ、第９抵抗Ｒ２１ｅ、第１０抵抗Ｒ２１ｆ及び第１１抵抗Ｒ２１ｇと、第１キャパシタＣ２１ａ及び第２キャパシタＣ２１ｂとで構成されている。
【００３８】
具体的には、第４増幅回路２１は、一方の入力端子ＩＮ２１ａを第４オペアンプＵ２１ａの非反転入力端子に接続し、他方の入力端子ＩＮ２１ｂを第５オペアンプＵ２１ｂの非反転入力端子に接続している。第４増幅回路２１は、第４オペアンプＵ２１ａの反転入力端子と第５オペアンプＵ２１ｂの反転入力端子とを、第５抵抗Ｒ２１ａを介して接続している。
【００３９】
第４増幅回路２１は、第４オペアンプＵ２１ａの出力端子を、第６抵抗Ｒ２１ｂを介して第４オペアンプＵ２１ａの反転入力端子に接続して、帰還ループを形成している。また第４増幅回路２１は、第４オペアンプＵ２１ａの出力端子を、第７抵抗Ｒ２１ｃを介して第６オペアンプＵ２１ｃの非反転入力端子に接続している。第４増幅回路２１は、第５オペアンプＵ２１ｂの出力端子を、第８抵抗Ｒ２１ｄを介して第５オペアンプＵ２１ｂの反転入力端子に接続して、帰還ループを形成している。また第４増幅回路２１は、第５オペアンプＵ２１ｂの出力端子を、第９抵抗Ｒ２１ｅを介して第６オペアンプＵ２１ｃの反転入力端子に接続している。
【００４０】
第４増幅回路２１は、第６オペアンプＵ２１ｃの非反転入力端子を、第１０抵抗Ｒ２１ｆと第１キャパシタＣ２１ａとの並列回路を介して、グラウンド端子ＧＮＤに接続している。また第４増幅回路２１は、第６オペアンプＵ２１ｃの出力端子を当該第４増幅回路２１の出力端子ＯＵＴ２１に接続するとともに、第１１抵抗Ｒ２１ｇと第２キャパシタＣ２１ｂとの並列回路を介して第６オペアンプＵ２１ｃの反転入力端子に接続して、帰還ループを形成している。
【００４１】
第４オペアンプＵ２１ａ、第５オペアンプＵ２１ｂ及び第６オペアンプＵ２１ｃは、いずれも高速かつ低ノイズのオペアンプである。例えば、第１の実施形態の第１オペアンプＵ１１と同様に、アナログ・デバイセズ社製の型番［ａｄａ４８９８］のオペアンプが、第４オペアンプＵ２１ａ、第５オペアンプＵ２１ｂ及び第６オペアンプＵ２１ｃとして適している。第５抵抗Ｒ２１ａの値は、好ましくは４８９Ωである。第６抵抗Ｒ２１ｂの値は、好ましくは２．２ｋΩである。第７抵抗Ｒ２１ｃの値は、好ましくは１０ｋΩである。第８抵抗Ｒ２１ｄの値は、好ましくは２．２ｋΩである。第９抵抗Ｒ２１ｅの値は、好ましくは１０ｋΩである。第１０抵抗Ｒ２１ｆの値は、好ましくは１０ｋΩである。第１１抵抗Ｒ２１ｇの値は、好ましくは１０ｋΩである。第１キャパシタＣ２１ａの容量は、好ましくは２ｐＦである。第２キャパシタＣ２１ｂの容量は、好ましくは２ｐＦである。すなわち第４増幅回路２１は、高速かつ低ノイズのオペアンプを３ユニット使用して電圧信号Ｓ２０を１０倍に増幅する計装アンプである。ここに、第４増幅回路２１は、第１の増幅回路として機能する。
【００４２】
さて、第４増幅回路２１の出力端子ＯＵＴ２１には、図８で説明したように、直列回路２４のキャパシタＣ２側の端子が接続されている。直列回路２４の抵抗Ｒ３側の端子は、第５増幅回路２２の出力端子に接続されており、キャパシタＣ２と抵抗Ｒ３との接続点Ｎ２は、第６増幅回路２３の入力端子に接続されている。したがって、第４増幅回路２１から見ると、直列回路２４は、ハイパスフィルタとして機能する。
【００４３】
図１０は、第５増幅回路２２の一構成例を示す回路図である。第５増幅回路２２は、第７オペアンプＵ２２ａ、第８オペアンプＵ２２ｂ及び第９オペアンプＵ２２ｃと、第１２抵抗Ｒ２２ａ、第１３抵抗Ｒ２２ｂ、第１４抵抗Ｒ２２ｃ、第１５抵抗Ｒ２２ｄ、第１６抵抗Ｒ２２ｅ、第１７抵抗Ｒ２２ｆ及び第１８抵抗Ｒ２２ｇとで構成されている。
【００４４】
具体的には、第５増幅回路２２は、一方の入力端子ＩＮ２２ａを第７オペアンプＵ２２ａの非反転入力端子に接続し、他方の入力端子ＩＮ２２ｂを第８オペアンプＵ２２ｂの非反転入力端子に接続している。第５増幅回路２２は、第７オペアンプＵ２２ａの反転入力端子と第８オペアンプＵ２２ｂの反転入力端子とを、第１２抵抗Ｒ２２ａを介して接続している。
【００４５】
第５増幅回路２２は、第７オペアンプＵ２２ａの出力端子を、第１３抵抗Ｒ２２ｂを介して第７オペアンプＵ２２ａの反転入力端子に接続して、帰還ループを形成している。また第５増幅回路２２は、第７オペアンプＵ２２ａの出力端子を、第１４抵抗Ｒ２２ｃを介して第９オペアンプＵ２２ｃの非反転入力端子に接続している。第５増幅回路２２は、第８オペアンプＵ２２ｂの出力端子を、第１５抵抗Ｒ２２ｄを介して第８オペアンプＵ２２ｂの反転入力端子に接続して、帰還ループを形成している。また第５増幅回路２２は、第８オペアンプＵ２２ｂの出力端子を、第１６抵抗Ｒ２２ｅを介して第９オペアンプＵ２２ｃの反転入力端子に接続している。
【００４６】
第５増幅回路２２は、第９オペアンプＵ２２ｃの非反転入力端子を、第１７抵抗Ｒ２２ｆを介してグラウンド端子ＧＮＤに接続している。また第５増幅回路２２は、第９オペアンプＵ２２ｃの出力端子を当該第５増幅回路２２の出力端子ＯＵＴ２２に接続するとともに、第１８抵抗Ｒ２２ｇを介して第９オペアンプＵ２２ｃの反転入力端子に接続して、帰還ループを形成している。
【００４７】
第７オペアンプＵ２２ａ、第８オペアンプＵ２２ｂ及び第９オペアンプＵ２２ｃは、いずれも低ドリフトかつ低ノイズのオペアンプ、いわゆるゼロドリフトアンプ又はチョッパーアンプである。例えば、第１の実施形態の第２オペアンプＵ１２と同様に、アナログ・デバイセズ社製の型番［ａｄａ４５２２］のオペアンプが、第７オペアンプＵ２２ａ、第８オペアンプＵ２２ｂ及び第９オペアンプＵ２２ｃとして適している。第１２抵抗Ｒ２２ａの値は、好ましくは４８９Ωである。第１３抵抗Ｒ２２ｂの値は、好ましくは２．２ｋΩである。第１４抵抗Ｒ２２ｃの値は、好ましくは１０ｋΩである。第１５抵抗Ｒ２２ｄの値は、好ましくは２．２ｋΩである。第１６抵抗Ｒ２２ｅの値は、好ましくは１０ｋΩである。第１７抵抗Ｒ２２ｆの値は、好ましくは１０ｋΩである。第１８抵抗Ｒ２２ｇの値は、好ましくは１０ｋΩである。すなわち第５増幅回路２２は、低ドリフトかつ低ノイズのオペアンプを３ユニット使用して電圧信号Ｓ２０を１０倍に増幅する計装アンプである。ここに、第５増幅回路２２は、第２の増幅回路として機能する。
【００４８】
さて、第５増幅回路２２の出力端子ＯＵＴ２２には、図８で説明したように、直列回路２４の抵抗Ｒ３側の端子が接続されている。直列回路２４のキャパシタＣ２側の端子は、第４増幅回路２１の出力端子に接続されており、抵抗Ｒ３とキャパシタＣ２との接続点Ｎ２は、第６増幅回路２３の入力端子に接続されている。したがって、第５増幅回路２２から見ると、直列回路２４は、ローパスフィルタとして機能する。
【００４９】
図１１は、第６増幅回路２３の一構成例を示す回路図である。第６増幅回路２３は、第１０オペアンプＵ２３と、第１９抵抗Ｒ２３ａ、第２０抵抗Ｒ２３ｂ及び第２１抵抗Ｒ２３ｃとで構成されている。具体的には、第６増幅回路２３は、その入力端子ＩＮ２３を第１０オペアンプＵ２３の非反転入力端子に接続し、出力端子ＯＵＴ１３を、第１９抵抗Ｒ２３ａを介して第１０オペアンプＵ２３の出力端子に接続している。第６増幅回路２３は、第１０オペアンプＵ２３の反転入力端子を、第２０抵抗Ｒ２３ｂを介してグラウンド端子ＧＮＤに接続している。また第６増幅回路２３は、第１０オペアンプＵ２３の出力端子を、第２１抵抗Ｒ２３ｃを介して第１０オペアンプＵ２３の反転入力端子に接続して、帰還ループを形成している。
【００５０】
第１０オペアンプＵ２３は、第４増幅回路２１で使用した第４乃至第６オペアンプＵ２１ａ，Ｕ２１ｂ，Ｕ２１ｃと同様に、高速かつ低ノイズのオペアンプである。例えば、アナログ・デバイセズ社製の型番［ａｄａ４８９８］のオペアンプが、第１０オペアンプＵ２３として適している。第１９抵抗Ｒ２３ａの値は、好ましくは５０Ωである。第２０抵抗Ｒ２３ｂの値は、好ましくは２．２ｋΩである。第２１抵抗Ｒ２３ｃの値は、好ましくは２．２ｋΩである。
【００５１】
第１９抵抗Ｒ２３ａは、抵抗Ｒ４と等しい抵抗値を有する。第１９抵抗Ｒ２３ａは、増幅装置２０の出力インピーダンスを決める。抵抗Ｒ４は、出力端子ＯＵＴ２に接続される特性インピーダンス５０Ωの出力側伝送線路とその先の終端抵抗とを表している。第６増幅回路２３のゲインは、第２０抵抗Ｒ２３ｂと第２１抵抗Ｒ２３ｃとがいずれも２．２ｋΩなので、“２”となる。その結果、インピーダンス整合回路のゲインは０．５であるので、第６増幅回路２３のトータルゲインは“１”となる。すなわち第６増幅回路２３は、電圧増幅率（増幅度）を“１”とした広帯域のバッファ回路である。ここに、第６増幅回路２３は、第３の増幅回路として機能する。
【００５２】
さて、第６増幅回路２３の入力端子ＩＮ２３には、直列回路２４のキャパシタＣ２と抵抗Ｒ３との接続点Ｎ２が接続されており、この接続点Ｎ２に生じる第６信号Ｓ２４が入力される。一方、第６増幅回路２３の出力端子ＯＵＴ２３には、当該増幅装置１０の出力端子ＯＵＴ２が接続されている。したがって、第６増幅回路２３においては、キャパシタＣ２と抵抗Ｒ３との接続点Ｎ２の電圧がバッファされる。そして増幅装置２０においては、第６増幅回路２３でバッファされた電圧に応じた回路出力信号Ｓ２３が出力端子ＯＵＴ２から出力される。
【００５３】
このような回路構成の第４増幅回路２１、第５増幅回路２２及び第６増幅回路２３によって構成された増幅装置２０は、差動ゲインを１０とした差動増幅回路として機能する。すなわち増幅装置２０は、例えば、抵抗Ｒ３を流れる電流波形を１０Ｖ／Ａの感度で検出することができる。
【００５４】
図１２は、第４増幅回路２１の出力端子ＯＵＴ２１から出力される第４信号Ｓ２１の電圧信号Ｓ２０に対する振幅のずれ具合、いわゆる周波数応答をプロットしたゲイン特性線図である。図１２は、第４増幅回路２１において、ゲイン（利得）が通常値よりも３ｄＢ低下するカットオフ周波数が約２ＭＨｚであることを示している。
【００５５】
図１３は、第５増幅回路２２の出力端子ＯＵＴ２２から出力される第５信号Ｓ２２の電圧信号Ｓ２０に対する振幅のずれ具合、いわゆる周波数応答をプロットしたゲイン特性線図である。図１３は、第５増幅回路２２において、ゲイン（利得）が通常値よりも３ｄＢ低下するカットオフ周波数は、約２８０ＫＨｚであることを示している。
【００５６】
このように、第６増幅回路２３は、第５増幅回路２２よりもカットオフ周波数が低い。換言すれば、第５増幅回路２２は、第６増幅回路２３よりもカットオフ周波数が高い。
【００５７】
図１４は、第６増幅回路２３の出力端子ＯＵＴ２３から出力される回路出力信号Ｓ２３の第６信号Ｓ２４に対する振幅のずれ具合、いわゆる周波数応答をプロットしたゲイン特性線図である。図１４は、第６増幅回路２３において、ゲイン（利得）が通常値よりも３ｄＢ低下するカットオフ周波数は、約２ＭＨｚであることを示している。すなわち、第６増幅回路２３のカットオフ周波数は、第４増幅回路２１のカットオフ周波数とほぼ一致している。
【００５８】
第６増幅回路２３の入力端子ＩＮ２３に入力される第６信号Ｓ２４は、第４増幅回路２１から出力される第４信号Ｓ２１と第５増幅回路２２から出力される第５信号Ｓ２２とを、直列回路２４のキャパシタＣ２と抵抗Ｒ３とで合成した信号である。具体的には、前述したように、第４増幅回路２１から見ると、直列回路２４はハイパスフィルタとして機能するので、第６信号Ｓ２４の高周波成分は第４信号Ｓ２１が支配する。一方、第５増幅回路２２から見ると、直列回路２４はローパスフィルタとして機能するので、第６信号Ｓ２４の低周波成分は第５信号Ｓ２２が支配する。このため、電圧信号Ｓ２０の直流成分とドリフト成分は、キャパシタＣ２を通過しない。したがって、低周波数帯における入力オフセット電圧とその入力オフセット電圧のドリフトは、第５増幅回路２２と第６増幅回路２３とによって決まる。
【００５９】
第５増幅回路２２は、入力オフセット電圧のドリフトが小さい。したがって、増幅装置２０の入力オフセット電圧とその入力オフセット電圧のドリフトは、ほぼ第６増幅回路２３によって決まる。
【００６０】
第６増幅回路２３は、ゲイン（利得）が“１”である。したがって、第１の実施形態と同様に、増幅装置２０によれば、電圧信号Ｓ２０を単純に広帯域の第４増幅回路２１で増幅した場合と比較して、入力オフセット電圧のドリフトを小さくすることができる。
【００６１】
次に、図１５に示すような階段状の波形の電流を抵抗Ｒ３に与えたときの増幅装置２０の動作について検証する。このような電流は、インクジェットヘッドの各容量性素子を駆動したときの駆動電源供給ラインに流れる電源電流とみなすことができる。
【００６２】
図１６は、第４増幅回路２１から出力される第４信号Ｓ２１の電圧波形を示す。第４増幅回路２１は応答性がよい。このため、第４増幅回路２１からは、電圧信号Ｓ２０の階段状の波形に追従した電圧波形を有する第４信号Ｓ２１が出力される。
【００６３】
図１７は、第５増幅回路２２から出力される第５信号Ｓ２２の電圧波形を示す。第５増幅回路２２は応答性が悪い。このため、第５増幅回路２２からは、電圧信号Ｓ２０の階段状の波形に追従できない電圧波形の第５信号Ｓ２２が出力される。
【００６４】
図１８は、第６増幅回路２３から出力される回路出力信号Ｓ２３の電圧波形を示す。第４信号Ｓ２１と第５信号Ｓ２２とを、キャパシタＣ２と抵抗Ｒ３とで合成し、第６増幅回路２３でバッファした回路出力信号Ｓ２３は、第４信号Ｓ２１と同様に階段状の波形に追従した電圧波形を有するものとなる。したがって、例えば回路出力信号Ｓ２３を特性インピーダンス５０Ωの出力側伝送線路を介して波形観測装置（オシロスコープ）に取り込むことにより、入力オフセット電圧のドリフトを小さく抑えつつ、高速に変化する電流波形を観測することができる。
【００６５】
以上詳述したように、本実施形態によれば、低ドリフトで広帯域の増幅が可能な増幅装置１０又は増幅装置２０を提供することができる。このような増幅装置１０，２０は、インクジェットヘッドと駆動回路とを一体化したヘッドユニットの良品、不良品を判定する際の増幅装置として適している。また、増幅装置１０，２０は、オーディオアンプ、マイクアンプ等の増幅装置としても使用することが可能である。
【００６６】
なお、増幅装置の実施形態はこれに限定されるものではない。  
第１の実施形態において、第３増幅回路１３で使用する第３オペアンプＵ１３として、第１増幅回路１１で使用する第１オペアンプＵ１１と同一仕様のものを使用したが、必ずしも同一仕様のオペアンプを使用しなくてもよい。第３オペアンプＵ１３は、高速かつ低ノイズのオペアンプであればよい。この点に関しては、第２の実施形態の第６増幅回路２３で使用される第１０オペアンプＵ２３についても同様である。
【００６７】
第１の実施形態において、第１増幅回路１１と第２増幅回路１２はいずれも入力信号を１０倍に増幅する非反転増幅器としたが、増幅率は１０倍に限定されるものではない。第１増幅回路１１と第２増幅回路１２の増幅率が一致していればよい。この点に関しては、第２の実施形態の第４増幅回路２１と第５増幅回路２２についても同様である。
【００６８】
第１の実施形態において、第１増幅回路１１の構成を図２に示し、第２増幅回路１２の構成を図３に示し、第３増幅回路１３の構成を図３に示した。しかし、これらの回路構成はあくまでも一例であリ、その機能を発揮できる回路構成であればよい。第２の実施形態の第４増幅回路２１、第５増幅回路２２、第６増幅回路２３についても同様である。例えば第２の実施形態において、第４増幅回路２１と第５増幅回路２２は、２つのオペアンプを使った計装アンプで構成してもよい。
【００６９】
この他、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態及びその変形は、発明の範囲に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００７０】
１０、２０…増幅装置、１１…第１増幅回路、１２…第２増幅回路、１３…第３増幅回路、１４、２４…直列回路、２１…第４増幅回路、２２…第５増幅回路、２３…第６増幅回路。
【図１】
2020205546.tif 000003
【図２】
2020205546.tif 000004
【図３】
2020205546.tif 000005
【図４】
2020205546.tif 000006
【図５】
2020205546.tif 000007
【図６】
2020205546.tif 000008
【図７】
2020205546.tif 000009
【図８】
2020205546.tif 000010
【図９】
2020205546.tif 000011
【図１０】
2020205546.tif 000012
【図１１】
2020205546.tif 000013
【図１２】
2020205546.tif 000014
【図１３】
2020205546.tif 000015
【図１４】
2020205546.tif 000016
【図１５】
2020205546.tif 000017
【図１６】
2020205546.tif 000018
【図１７】
2020205546.tif 000019
【図１８】
2020205546.tif 000020