(57)【要約】      （修正有）【課題】直流重畳特性を改善して大電流化に対応可能とするインダクタンス素子を提供する。【解決手段】インダクタンス素子１００であって、長さ寸法Ｌ、高さ寸法Ｈ、幅寸法Ｗで規定される直方体形状を有し、Ｗ／Ｈの値が１．５以上である絶縁性の基体部１０と、基体部に内蔵され、基体部の断面において、断面に垂直で同一の方向に電流を流すことが可能な１又は複数の内部導体３０と、１又は複数の内部導体の両端部にそれぞれ接続されて設けられる一対の外部電極５０ａ、５０ｂと、を備える。基体部の断面において、１又は複数の内部導体の高さ方向と幅方向で最も外側に位置する部分に接して１又は複数の内部導体を囲む長方形の内部導体領域の高さ寸法をＥｈ、幅寸法をＥｗとした場合に、内部導体領域３２の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値は、前記基体部の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値よりも大きい。【選択図】図１
2020088289.tif 000002
【特許請求の範囲】
【請求項１】
長さ寸法Ｌ、高さ寸法Ｈ、幅寸法Ｗで規定される直方体形状を有し、高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値が１．５以上である絶縁性の基体部と、
前記基体部に内蔵され、前記基体部の断面において、前記断面に垂直で同一の方向に電流を流すことが可能な１又は複数の内部導体と、
前記基体部の表面に、前記１又は複数の内部導体が前記断面に垂直で同一の方向に電流を流すことが可能となるように前記１又は複数の内部導体の両端部にそれぞれ接続されて設けられる一対の外部電極と、を備え、
前記基体部の前記断面において、前記１又は複数の内部導体の高さ方向と幅方向で最も外側に位置する部分に接して前記１又は複数の内部導体を囲む長方形の内部導体領域の高さ寸法をＥｈ、幅寸法をＥｗとした場合に、前記内部導体領域の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値は、前記基体部の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値よりも大きい、インダクタンス素子。
【請求項２】
前記基体部の寸法は、長さ寸法Ｌ＞幅寸法Ｗ＞高さ寸法Ｈを満たす、請求項１記載のインダクタンス素子。
【請求項３】
前記基体部は、磁性金属材料又はフェライト材料を含んで形成され、
前記１又は複数の内部導体は、銀、銅、若しくは銀又は銅の少なくとも一方を含む合金のどれか１種類以上を含んで形成される、請求項１または２記載のインダクタンス素子。
【請求項４】
前記１又は複数の内部導体は、前記基体部の高さ方向に複数並んで設けられている、請求項１から３のいずれか一項記載のインダクタンス素子。
【請求項５】
請求項１から４のいずれか一項記載のインダクタンス素子と、
前記インダクタンス素子が実装される回路基板と、を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インダクタンス素子及び電子機器に関する。
【背景技術】
【０００２】
基体部に直線状に伸びた内部導体が内蔵されたインダクタンス素子が知られている。このようなインダクタンス素子において、基体部の断面形状と内部導体の断面形状とを略相似形にすることで、高インダクタンスを有し、良好な直流重畳特性が得られることが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−１４４５２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
近年、電子機器の小型化に伴うインダクタンス素子の低背化、及び、電子機器の高機能化に伴うインダクタンス素子の大電流化、が進んでいる。インダクタンス素子の低背化が進んで基体部の高さに対する幅の比が大きくなっていくと、特許文献１に記載のように基体部の断面形状と内部導体の断面形状とを略相似形にしても良好な直流重畳特性が得られないことが分かった。
【０００５】
本発明は、上記課題に鑑みなされたものであり、部分的な磁束の集中を抑制し、直流重畳特性を改善することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、長さ寸法Ｌ、高さ寸法Ｈ、幅寸法Ｗで規定される直方体形状を有し、高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値が１．５以上である絶縁性の基体部と、前記基体部に内蔵され、前記基体部の断面において、前記断面に垂直で同一の方向に電流を流すことが可能な１又は複数の内部導体と、前記基体部の表面に、前記１又は複数の内部導体が前記断面に垂直で同一の方向に電流を流すことが可能となるように前記１又は複数の内部導体の両端部にそれぞれ接続されて設けられる一対の外部電極と、を備え、前記基体部の前記断面において、前記１又は複数の内部導体の高さ方向と幅方向で最も外側に位置する部分に接して前記１又は複数の内部導体を囲む長方形の内部導体領域の高さ寸法をＥｈ、幅寸法をＥｗとした場合に、前記内部導体領域の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値は、前記基体部の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値よりも大きい、インダクタンス素子である。
【０００７】
上記構成において、前記基体部の寸法は、長さ寸法Ｌ＞幅寸法Ｗ＞高さ寸法Ｈを満たす構成とすることができる。
【０００８】
上記構成において、前記基体部は、磁性金属材料又はフェライト材料を含んで形成され、前記１又は複数の内部導体は、銀、銅、若しくは銀又は銅の少なくとも一方を含む合金のどれか１種類以上を含んで形成される構成とすることができる。
【０００９】
上記構成において、前記１又は複数の内部導体は、前記基体部の高さ方向に複数並んで設けられている構成とすることができる。
【００１０】
本発明は、上記記載のインダクタンス素子と、前記インダクタンス素子が実装される回路基板と、を備える電子機器である。
【発明の効果】
【００１１】
本発明によれば、部分的な磁束の集中を抑制し、直流重畳特性を改善することができる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）は、実施例１に係るインダクタンス素子の透視斜視図、図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面図である。
【図２】図２は、サンプル１〜４の定格電流Ｉｓａｔのシミュレーション結果である。
【図３】図３（ａ）及び図３（ｂ）は、サンプル２についての磁束密度分布のシミュレーション結果（その１）である。
【図４】図４は、サンプル２についての磁束密度分布のシミュレーション結果（その２）である。
【図５】図５は、実施例２に係るインダクタンス素子の断面図である。
【図６】図６は、実施例３に係るインダクタンス素子の断面図である。
【図７】図７（ａ）は、実施例４に係るインダクタンス素子の斜視図、図７（ｂ）は、図７（ａ）のＡ−Ａ間の断面図、図７（ｃ）は、図７（ａ）のＢ−Ｂ間の断面図である。
【図８】図８は、実施例５に係る電子機器の断面図である。
【発明を実施するための形態】
【００１３】
以下、図面を参照して、本発明の実施例について説明する。
【実施例１】
【００１４】
図１（ａ）は、実施例１に係るインダクタンス素子の透視斜視図、図１（ｂ）は、図１（ａ）のＡ−Ａ間の断面図である。図１（ａ）及び図１（ｂ）のように、実施例１のインダクタンス素子１００は、基体部１０と、内部導体３０と、外部電極５０ａ及び５０ｂと、を備える。
【００１５】
基体部１０は、上面１２と、下面１４と、１対の端面１６ａ及び１６ｂと、１対の側面１８ａ及び１８ｂと、を有する直方体形状をしている。下面１４は実装面であり、上面１２は下面１４とは反対側の面である。端面１６ａ及び１６ｂは、上面１２及び下面１４の短辺に接続された面である。側面１８ａ及び１８ｂは、上面１２及び下面１４の長辺に接続された面である。端面１６ａと端面１６ｂの間隔は、基体部１０の長さ寸法Ｌである。上面１２と下面１４の間隔は、基体部１０の高さ寸法Ｈである。側面１８ａと側面１８ｂの間隔は、基体部１０の幅寸法Ｗである。
【００１６】
基体部１０は、高さ寸法Ｈが幅寸法Ｗよりも短くなっている。すなわち、幅寸法Ｗ＞高さ寸法Ｈの関係となっている。これにより、インダクタンス素子１００は、高さ方向の寸法を小さくでき、実装時の薄型化に寄与できる。また、基体部１０の長さ寸法Ｌは幅寸法Ｗよりも長くすることができる。すなわち、この場合では長さ寸法Ｌ＞幅寸法Ｗ＞高さ寸法Ｈの関係となっている。これにより、長さ寸法Ｌを大きくできることで、インダクタンス特性を確保し易くなる。
【００１７】
なお、基体部１０は、完全な直方体形状の場合に限られず、例えば各頂点が丸みを帯びている場合、各稜（各面の境界部）が丸みを帯びている場合、又は各面が曲面を有している場合などであってもよい。すなわち、直方体形状をした基体部１０には、このような略直方体形状を有する基体部１０も含まれるものである。
【００１８】
基体部１０は、絶縁性を有し、例えば磁性金属材料又はフェライト材料などの磁性材料を含んで形成されている。基体部１０は、例えば磁性材料を主成分に含んで形成されている。主成分に含むとは、磁性材料を５０ｗｔ％より多く含む場合であり、７０ｗｔ％以上含む場合でもよいし、８０ｗｔ％以上含む場合でもよいし、９０ｗｔ％以上含む場合でもよい。基体部１０は、磁性粒子を含有する樹脂で形成されていてもよいし、表面が絶縁被覆された磁性粒子で形成されていてもよい。磁性金属材料として、例えばＦｅＳｉ系、ＦｅＳｉＣｒ系、ＦｅＳｉＡｌ系、ＦｅＳｉＣｒＡｌ系、ＦｅＳｉＡｌＢＣ系、Ｆｅ、又はＮｉなど、磁性金属、結晶性磁性金属、非晶質磁性金属、又はナノ結晶磁性金属が用いられる。フェライト材料として、例えばＮｉＺｎ系フェライト又はＭｎＺｎ系フェライトなどが用いられる。樹脂としては、例えばポリイミド樹脂又はフェノール樹脂などの熱硬化性樹脂を用いてもよいし、ポリエチレン樹脂又はポリアミド樹脂などの熱可塑性樹脂を用いてもよい。磁性粒子の表面を被覆する絶縁膜としては、例えば磁性粒子自身の酸化物からなる絶縁膜でもよいし、酸化シリコンなどの無機絶縁物からなる絶縁膜でもよい。なお、基体部１０の比透磁率は、５以上、好ましくは１０以上、より好ましくは２０以上である。これにより、インダクタンス特性を確保し易くなる。また、基体部１０の比抵抗は、１０６Ω・ｃｍ以上、好ましくは１０８Ω・ｃｍ以上である。これにより、基体部１０としての絶縁性を確保することができる。
【００１９】
内部導体３０は、基体部１０に内蔵されている。内部導体３０は、基体部１０の長さ方向の中央部分において、内部導体３０の電気的な導通方向と垂直な断面が例えば長方形形状をしている。この断面は、言い換えると一対の端面１６ａ及び１６ｂの中間点において、端面１６ａ及び１６ｂと平行な面であり、基体部１０の高さ方向と幅方向の２方向を含む面である。ここで、基体部１０の長さ方向の中央部分での断面において、内部導体３０の高さ方向及び幅方向（すなわち上下左右方向）で最も外側に位置する部分に接して内部導体３０を囲む長方形の領域を内部導体領域３２とする。実施例１では、長方形形状をした断面形状を有する内部導体３０が１本設けられているため、内部導体領域３２は内部導体３０が存在する領域とほぼ一致する。内部導体領域３２の高さ寸法をＥｈとし、幅寸法をＥｗとする。基体部１０の高さ寸法Ｈが幅寸法Ｗより短くなっていることに伴い、内部導体領域３２の高さ寸法Ｅｈも幅寸法Ｅｗより短くなっている。また、基体部１０の長さ方向の中央部分での断面において、内部導体３０は、基体部１０の中央部に設けられていてもよいし、基体部１０の中心に対して点対称の形状をしていてもよい。
【００２０】
内部導体３０は、例えば銅、アルミニウム、ニッケル、銀、白金、又はパラジウムなどの金属材料、或いは、これらを含む合金材料で形成されている。内部導体３０は、基体部１０の端面１６ａと端面１６ｂの間を直線状に延在していてもよい。内部導体３０が直線状に延在することにより、インダクタンス素子１００の直流抵抗値を小さくすることができる。内部導体３０の両端は基体部１０の表面から露出し、それぞれの露出部分を含む基体部１０の表面に外部電極５０ａ及び５０ｂが形成されている。好適には、内部導体３０の一端は基体部１０の端面１６ａで基体部１０から露出し、他端が基体部１０の端面１６ｂで基体部１０から露出している。なお、外部電極５０ａ及び５０ｂは、基体部１０の端面１６ａ及び１６ｂ以外の表面にも形成されていてもよい。
【００２１】
外部電極５０ａ及び５０ｂは、表面実装用の外部端子である。外部電極５０ａ及び５０ｂは、実施例１では、基体部１０の下面１４から端面１６ａ又は１６ｂを経由して上面１２まで延在し且つ側面１８ａ及び１８ｂの一部を覆っている。すなわち、外部電極５０ａ及び５０ｂは、基体部１０の５面を覆う５面電極である。この場合、内部導体３０は、一端が基体部１０の端面１６ａで外部電極５０ａに接続し、他端が基体部１０の端面１６ｂで外部電極５０ｂに接続している。なお、外部電極５０ａ及び５０ｂは、基体部１０の下面１４から端面１６ａ又は１６ｂを経由して上面１２まで延在する３面電極の場合でもよいし、基体部１０の下面１４から端面１６ａ又は１６ｂに延在する２面電極の場合でもよい。また、外部電極５０ａ及び５０ｂは、端面１６ａ又は１６ｂ以外の基体部１０の表面に内部導体３０が露出している場合、露出部分を含む基体部１０の表面の任意の部分に形成されていてもよい。
【００２２】
外部電極５０ａ及び５０ｂは、例えば複数の金属層から形成されている。外部電極５０ａ及び５０ｂは、例えば銅、アルミニウム、ニッケル、銀、白金、又はパラジウムなどの金属材料、又はこれらを含む合金材料で形成された下層、銀又は銀を含む導電性樹脂で形成された中層、ニッケル及び／又は錫のめっき層である上層の複層構造をしている。各層の間に中間層がある場合又は上層の上に最上層がある場合など、外部電極５０ａ及び５０ｂの層構成は例示された層のみに限定されない。
【００２３】
次に、実施例１のインダクタンス素子１００の製造方法について説明する。インダクタンス素子１００は、複数のグリーンシートを積層する工程を含んで形成される。グリーンシートは、基体部１０を構成する絶縁性の前駆体であり、磁性材料を含むスラリーをドクターブレード法などによってフィルム上に塗布することで形成される。
【００２４】
まず、複数のグリーンシートを準備する。複数のグリーンシートのうちの一部のグリーンシートに対して、例えば印刷法を用いて導電性材料を塗布することで、内部導体３０の前駆体を形成する。次いで、複数のグリーンシートを所定の順序で積層して圧着する。圧着したグリーンシートをダイサー又は押し切りカットなどでチップ単位に切断した後、所定温度にて焼成を行う。内部導体３０の前駆体は焼成されることで内部導体３０となる。これにより、内部導体３０が内蔵された基体部１０が形成される。
【００２５】
次いで、基体部１０の表面に外部電極５０ａ及び５０ｂを形成する。外部電極５０ａ及び５０ｂは、ペースト印刷、めっき、又はスパッタリングなどの薄膜プロセスで用いられる方法によって形成される。
【００２６】
ここで、発明者が行ったシミュレーションについて説明する。発明者は、図１（ａ）及び図１（ｂ）で説明したインダクタンス素子１００において、基体部１０の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値を異ならせた４つのサンプル１〜４を用いてシミュレーションを行った。また、サンプル１〜４において、基体部１０は軟磁性金属材料（ＦｅＳｉＣｒ系で比透磁率２５）で形成され、内部導体３０は銀で形成されているとした。
サンプル１は、高さ寸法Ｈと幅寸法Ｗを共に０．８ｍｍとし、Ｗ／Ｈの値を１とした。
サンプル２は、高さ寸法Ｈを０．５３３ｍｍ、幅寸法Ｗを０．８ｍｍとし、Ｗ／Ｈの値を１．５とした。
サンプル３は、高さ寸法Ｈを０．４ｍｍ、幅寸法Ｗを０．８ｍｍとし、Ｗ／Ｈの値を２とした。
サンプル４は、高さ寸法Ｈを０．２ｍｍ、幅寸法Ｗを０．８ｍｍとし、Ｗ／Ｈの値を４とした。
【００２７】
サンプル１〜４それぞれに対して、インダクタンスを一定に維持しつつ、内部導体３０の厚み及び幅、すなわち、内部導体領域３２の高さ寸法Ｅｈ及び幅寸法Ｅｗを変化させたときの定格電流Ｉｓａｔを計算した。図２は、サンプル１〜４の定格電流Ｉｓａｔのシミュレーション結果である。図２の横軸は、内部導体領域３２の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値を、基体部１０の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値で割った値（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）である。図２の縦軸は、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が１のときの定格電流Ｉｓａｔで規格化した規格化定格電流Ｉｓａｔである。横軸の（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）が１のときは、基体部１０の断面形状と内部導体領域３２の形状とが相似形になっている場合に相当する。（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が大きくなるほど、内部導体領域３２の形状は基体部１０の断面形状に対して横長となる。
【００２８】
図２のように、サンプル１では、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が１のときに定格電流Ｉｓａｔが最も大きくなった。すなわち、サンプル１はＷ／Ｈの値が１であることから、基体部１０の断面形状は正方形となっている。この場合では、内部導体領域３２の形状を基体部１０の断面形状と相似形にすることで定格電流Ｉｓａｔが最も大きくなった。
【００２９】
これに対し、サンプル２〜４では、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が１よりも大きくなった場合に定格電流Ｉｓａｔが大きくなった。すなわち、サンプル２〜４はＷ／Ｈの値が１．５以上であることから、基体部１０の断面形状は横長の長方形となっている。この場合では、Ｅｗ／Ｅｈ＞Ｗ／Ｈの関係を満たす場合に定格電流Ｉｓａｔが大きくなった。この理由について以下に説明する。
【００３０】
図３（ａ）及び図３（ｂ）は、サンプル２についての磁束密度分布のシミュレーション結果（その１）である。図３（ａ）及び図３（ｂ）では、磁束密度の高低をハッチングの濃さで表していて、ハッチングが濃い領域ほど磁束密度が高い。図３（ａ）は、内部導体３０の幅を３２０μｍ、厚みを２１３．３μｍとしたときの磁束密度分布のシミュレーション結果である。すなわち、内部導体領域３２の幅寸法Ｅｗが３２０μｍ、高さ寸法Ｅｈが２１３．３μｍで、Ｅｗ／Ｅｈの値が１．５の場合であり、内部導体領域３２の形状が基体部１０の断面形状と相似している場合での磁束密度分布のシミュレーション結果である。図３（ｂ）は、内部導体３０の幅を４８０μｍ、厚みを１０５．５μｍとしたときの磁束密度分布のシミュレーション結果である。すなわち、内部導体領域３２の幅寸法Ｅｗが４８０μｍ、高さ寸法Ｅｈが１０５．５μｍで、Ｅｗ／Ｅｈの値が４．６の場合であり、内部導体領域３２の形状が基体部１０の断面形状に比べて横長になっている場合での磁束密度分布のシミュレーション結果である。
【００３１】
図３（ａ）のように、Ｗ／Ｈの値及びＥｗ／Ｅｈの値が共に１．５の場合では、磁束密度の高い領域が大きい一方で、磁束密度の低い領域も大きい。このことから、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が１の場合では、磁束が基体部１０全体にわたって広く分布していない。
【００３２】
一方、図３（ｂ）のように、Ｗ／Ｈの値が１．５で、Ｅｗ／Ｅｈの値が４．６の場合では、磁束密度の高い領域と磁束密度の低い領域とが共に小さくなっている。その一方で、磁束密度が中間の大きさの領域が大きくなり、基体部１０に広く分布している。このことから、Ｅｗ／Ｅｈの値がＷ／Ｈの値よりも大きい場合では、磁束が基体部１０の内部導体３０の周囲に集中することなく分布するようになり、内部導体領域３２上下での磁束の集中が抑制されるため、直流重畳特性が改善すると考えられる。
【００３３】
したがって、基体部１０の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値が１．５以上の場合では、Ｅｗ／Ｅｈ＞Ｗ／Ｈの関係を満たすことで、磁束を基体部１０の内部導体３０の周囲に集中することなく分布させることができ、磁束の集中を抑制できると考えられる。よって、図２において、Ｗ／Ｈの値が１．５以上であるサンプル２〜４では、Ｅｗ／Ｅｈ＞Ｗ／Ｈの関係を満たす場合に、直流重畳特性が改善して定格電流Ｉｓａｔが大きくなったと考えられる。なお、シミュレーションを行った材料に限定されずに、その他の磁性材料又は非磁性材料を用いた場合でも、上記の理由から同様の結果が得られると考えられる。
【００３４】
以上のことから、実施例１では、高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値が１．５以上（Ｗ／Ｈ≧１．５）である絶縁性の基体部１０を用いる。そして、内部導体領域３２の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値を、基体部１０の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値よりも大きくする。これにより、部分的な磁束の集中を抑制し、直流重畳特性を改善することができる。よって、定格電流Ｉｓａｔを大きくすることができ、大電流化に対応可能なインダクタンス素子を得ることができる。
【００３５】
図２のように、直流重畳特性を改善する点から、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値は、１．５以上の場合が好ましく、２以上の場合がより好ましく、３以上の場合が更に好ましい。例えば、Ｗ／Ｈの値が１．５以上且つ２未満では、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値は２以上且つ４以下の場合が好ましい。（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が４以上でも直流重畳特性は改善されるが、その改善効果が小さくなる。例えば、Ｗ／Ｈの値が２以上の場合では、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値は、４以上の場合がより好ましく、５以上の場合が更に好ましい。ただし、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値を過剰に大きくしても、直流重畳特性が大きく改善するものではない。
【００３６】
図４は、サンプル２についての磁束密度分布のシミュレーション結果（その２）である。図４では、磁束密度の高低をハッチングの濃さで表していて、ハッチングが濃い領域ほど磁束密度が高い。図４では、内部導体３０の幅を５６０μｍ、厚みを５５μｍとしたときの磁束密度分布のシミュレーション結果である。すなわち、内部導体領域３２の幅寸法Ｅｗが５６０μｍ、高さ寸法Ｅｈが５５μｍで、Ｅｗ／Ｅｈの値が１０．２の場合での磁束密度分布のシミュレーション結果である。このときの（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値は６．８である。図４のように、基体部１０における磁束密度の高い領域が、内部導体領域３２の側面から基体部１０の側面にかけて分布している。これは、内部導体３０の側面と基体部１０の側面との間の基体部１０の一部分である所謂サイドマージン部に磁束が集中している状態である。このため、図２のように、サンプル２において、（Ｅｗ／Ｅｈ）／（Ｗ／Ｈ）の値が６．８の場合では、直流重畳特性の改善効果が小さくなり、定格電流Ｉｓａｔの改善効果が低下していると考えられる。
【００３７】
図４は、基体部１０の幅寸法Ｗが８００μｍ、内部導体領域３２の幅寸法Ｅｗが５６０μｍの場合でのシミュレーション結果である。すなわち、内部導体領域３２の幅寸法Ｅｗが基体部１０の幅寸法Ｗの０．７倍の場合のシミュレーション結果である。この場合には、サイドマージン部に磁束が集中して定格電流Ｉｓａｔの改善効果が低下していることから、内部導体領域３２の幅寸法Ｅｗは、基体部１０の幅寸法Ｗの０．７倍以下の場合が好ましい。また、内部導体領域３２の基体部１０の幅方向に垂直な一対の辺それぞれと、基体部１０の基体部１０の幅方向に垂直で前記一対の辺それぞれに近接する辺と、の間隔を図４ではＸで示すと、その間隔Ｘの寸法は、基体部１０の幅寸法Ｗの０．１５倍以上の場合が好ましい。なお、内部導体３０の厚みは、製造の点から、１０μｍ以上の場合が好ましく、１２μｍ以上の場合がより好ましく、１５μｍ以上の場合が更に好ましい。また、内部導体３０は、基体部１０の高さ方向、幅方向ともに必ずしも中央に配置されてなくともよく、例えば間隔Ｘの寸法を満足するような範囲にあればよい。これは、高さ方向においても同様である。
【００３８】
基体部１０は磁性金属材料又はフェライト材料を含んで形成され、内部導体３０は銀、銅、若しくは銀又は銅の１種類以上を含む合金のいずれかを１種類以上含んで形成されている場合が好ましい。この場合、基体部１０内の磁性体を有効に利用でき、磁束が基体部１０全体にわたって効果的に広く分布するようになるため、磁束が集中することをより抑制できる。
【実施例２】
【００３９】
図５は、実施例２に係るインダクタンス素子の断面図である。図５のように、実施例２のインダクタンス素子２００では、内部導体３０ａは楕円形状をした断面形状をしている。この場合でも、内部導体領域３２は、内部導体３０ａの高さ方向及び幅方向（すなわち上下左右方向）で最も外側に位置する部分に接して内部導体３０ａを囲む長方形の領域となる。その他の構成は、実施例１と同じであるため説明を省略する。
【００４０】
実施例２のように、内部導体３０ａの断面形状が楕円形状である場合でも、内部導体領域３２の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値を、基体部１０の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値よりも大きくすることで、直流重畳特性が改善したインダクタンス素子を得ることができる。また、内部導体３０ａの断面形状は、楕円形状以外の、台形、平行四辺形、長丸四角形、角丸長方形などの場合であっても、内部導体領域３２を同様に定義すれば、同様の効果を得ることができる。内部導体３０ａの断面形状は、製造プロセス、および生産性の都合により適宜選択される。
【実施例３】
【００４１】
図６は、実施例３に係るインダクタンス素子の断面図である。図６のように、実施例３のインダクタンス素子３００では、複数本（ここでは３本）の内部導体３０が基体部１０の高さ方向に並んで設けられている。すなわち、複数の内部導体３０は、外部電極５０ａと外部電極５０ｂの間で互いに並列となって接続されている。つまり、複数の内部導体３０が内部導体３０の断面に垂直で同一の方向に電流を流すように接続されている。このような構造は、印刷法などで内部導体３０の高さ方向の寸法を大きく作製することが困難な場合などに用いられ、並列に接続された内部導体３０の合わせた断面積を大きくすることができる。隣接する内部導体３０の間隔は、電気特性上の観点からが狭い方が好ましいが、内部導体３０を各々分けて作製するためのハンドリングのために、１μｍから１０μｍ程度とすることができる。複数の内部導体３０が設けられている場合、内部導体領域３２は、複数の内部導体３０の高さ方向及び幅方向（すなわち上下左右方向）で最も外側に位置する部分に接して複数の内部導体３０をまとめて囲む長方形の領域となる。その他の構成は、実施例１と同じであるため説明を省略する。
【００４２】
実施例３のように、複数の内部導体３０が設けられている場合でも、内部導体領域３２の高さ寸法Ｅｈに対する幅寸法Ｅｗの比Ｅｗ／Ｅｈの値を、基体部１０の高さ寸法Ｈに対する幅寸法Ｗの比Ｗ／Ｈの値よりも大きくすることで、直流重畳特性が改善したインダクタンス素子を得ることができる。また、複数の内部導体３０が基体部１０の高さ方向に並んで設けられて互いに並列に接続されていることで、外部電極５０ａと外部電極５０ｂの間を流れる電流の低抵抗化を図ることができる。
【実施例４】
【００４３】
図７（ａ）は、実施例４に係るインダクタンス素子の斜視図、図７（ｂ）は、図７（ａ）のＡ−Ａ間の断面図、図７（ｃ）は、図７（ａ）のＢ−Ｂ間の断面図である。図７（ａ）から図７（ｃ）のように、実施例４のインダクタンス素子４００では、内部導体３０の両端が基体部１０の下面１４で基体部１０から露出している。内部導体３０は、一端が基体部１０の下面１４で外部電極５０ａに接続し、他端が基体部１０の下面１４で外部電極５０ｂに接続している。このように、外部電極５０ａ及び５０ｂは、少なくとも基体部１０の下面１４に設けられている。
【００４４】
実施例１から実施例３では、内部導体３０は基体部１０の端面１６ａ及び１６ｂで外部電極５０ａ及び５０ｂに接続する場合を例に示したが、実施例４のように、内部導体３０は基体部１０の下面１４で外部電極５０ａ及び５０ｂに接続する場合でもよい。なお、図示は省略するが、内部導体３０は基体部１０のその他の面で外部電極５０ａ及び５０ｂに接続する場合でもよい。
【実施例５】
【００４５】
図８は、実施例５に係る電子機器の断面図である。図８のように、実施例５の電子機器５００は、回路基板８０と、回路基板８０に実装された実施例１のインダクタンス素子１００と、を備える。インダクタンス素子１００は、外部電極５０ａ及び５０ｂが半田８４によって回路基板８０のランド電極８２に接合されることで、回路基板８０に実装されている。
【００４６】
実施例５の電子機器５００によれば、インダクタンス素子１００が回路基板８０に実装されている。これにより、直流重畳特性が改善されたインダクタンス素子１００を有する電子機器５００を得ることができる。なお、実施例５では、回路基板８０に実施例１のインダクタンス素子１００が実装されている場合を例に示したが、実施例２から実施例４のインダクタンス素子が実装されている場合でもよい。
【００４７】
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００４８】
１０  基体部
１２  上面
１４  下面
１６ａ、１６ｂ  端面
１８ａ、１８ｂ  側面
３０、３０ａ  内部導体
３２  内部導体領域
５０ａ、５０ｂ  外部電極
８０  回路基板
８２  ランド電極
８４  半田
１００、２００、３００、４００  インダクタンス素子
５００  電子機器
【図１】
2020088289.tif 000003
【図２】
2020088289.tif 000004
【図３】
2020088289.tif 000005
【図４】
2020088289.tif 000006
【図５】
2020088289.tif 000007
【図６】
2020088289.tif 000008
【図７】
2020088289.tif 000009
【図８】
2020088289.tif 000010