(57)【要約】【課題】大きな沿面距離を有し、高い絶縁耐圧を有する半導体装置およびその製造方法を提供する。【解決手段】第１インダクタＩＤ１と第２インダクタＩＤ２とが対向するように第１半導体チップＳＣ１と第２半導体チップＳＣ２とが積層されている。絶縁シートＩＳは、第１半導体チップＳＣ１と第２半導体チップＳＣ２との間に配置されている。封止材ＳＭは、第１半導体チップＳＣ１、第２半導体チップＳＣ２および絶縁シートＩＳを封止している。封止材ＳＭは、絶縁シートＩＳと第１半導体チップＳＣ１との間および絶縁シートＩＳと第２半導体チップＳＣ２との間の双方に配置されている。【選択図】図３
2020088200.tif 000002
【特許請求の範囲】
【請求項１】
第１インダクタを有する第１半導体チップと、
第２インダクタを有し、かつ前記第２インダクタが前記第１インダクタと対向するように前記第１半導体チップに積層された第２半導体チップと、
前記第１半導体チップと前記第２半導体チップとの間に配置された絶縁シートと、
前記第１半導体チップ、前記第２半導体チップおよび前記絶縁シートを封止する封止材とを備え、
前記封止材は、前記絶縁シートと前記第１半導体チップとの間および前記絶縁シートと前記第２半導体チップとの間の双方に配置されている、半導体装置。
【請求項２】
前記第１半導体チップは、前記第１インダクタを覆う第１保護層を有し、
前記第２半導体チップは、前記第２インダクタを覆う第２保護層を有し、
前記第１保護層の第１外周端縁は、前記第１半導体チップの第１最外周端縁よりも内側に位置し、
前記第２保護層の第２外周端縁は、前記第２半導体チップの第２最外周端縁よりも内側に位置している、請求項１に記載の半導体装置。
【請求項３】
前記絶縁シートは、前記第１半導体チップの前記第１最外周端縁および前記第２半導体チップの前記第２最外周端縁の少なくとも一方よりも外側に延びている、請求項２に記載の半導体装置。
【請求項４】
前記絶縁シートは、
前記第１半導体チップと前記第２半導体チップとの間に位置する第１部分と、
前記第１部分に対して折れ曲がった第２部分とを有し、
前記封止材は、前記第２部分の前記第１半導体チップ側の第１面と前記第２部分の前記第２半導体チップ側の第２面との双方に接している、請求項１に記載の半導体装置。
【請求項５】
前記絶縁シートは、前記第１半導体チップと前記第２半導体チップとが対向する対向領域の内部において前記第１半導体チップおよび前記第２半導体チップに接着されており、前記対向領域の外部において前記第１半導体チップおよび前記第２半導体チップの双方に接着されていない、請求項１に記載の半導体装置。
【請求項６】
前記絶縁シートは、第１部分と、前記第１部分とは異なる種類の材料からなる第２部分とを有している、請求項１に記載の半導体装置。
【請求項７】
前記第１部分の熱膨張率と前記第２部分の熱膨張率とは互いに異なる、請求項６に記載の半導体装置。
【請求項８】
前記絶縁シートは、前記第１半導体チップおよび前記第２半導体チップの双方に接着されていない箇所に切欠きを有する、請求項１に記載の半導体装置。
【請求項９】
前記絶縁シートは、前記第１半導体チップの第１最外周端縁よりも外側へ延びる第１シートと、前記第２半導体チップの第２最外周端縁よりも外側へ延びる第２シートとを有する、請求項１に記載の半導体装置。
【請求項１０】
第１インダクタを有する第１半導体チップを準備する工程と、
第２インダクタを有する第２半導体チップを準備する工程と、
前記第１インダクタと前記第２インダクタとが互いに対向するように、前記第１半導体チップと前記第２半導体チップとの間に絶縁シートを介在させて、前記第１半導体チップと前記第２半導体チップとを積層する工程と、
前記第１半導体チップ、前記第２半導体チップおよび前記絶縁シートを封止材で封止する工程とを備え、
前記封止材は、前記絶縁シートと前記第１半導体チップとの間および前記絶縁シートと前記第２半導体チップとの間の双方に配置される、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
２つの半導体チップの間で信号を非接触で伝達する技術が、たとえば特開２０１５−９５４６９号公報（特許文献１参照）に開示されている。
【０００３】
この特許文献１において、第１インダクタを有する第１半導体チップと、第２インダクタを有する第２半導体チップとが、絶縁膜を介在して積層されている。第１インダクタと第２インダクタとは上記絶縁膜を挟んで対向している。このように第１インダクタと第２インダクタとを互いに対向させることにより、２つの半導体チップの間で信号を非接触で伝達することが可能となる。
【０００４】
また特許文献１においては、上記絶縁膜が第１半導体チップの外側に位置している。このため第１半導体チップから第２半導体チップに至るまでの経路は、第１絶縁膜の外側に位置する上記絶縁膜の表面、端面および裏面の長さ分だけ長くなる。このため第１半導体チップと第２半導体チップとの間で絶縁破壊が起こることが抑制される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１５−９５４６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら上記特許文献１に記載の半導体装置においては、上下チップの間の沿面距離をさらに拡大することで絶縁耐圧をさらに高めることが望まれている。
【０００７】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
一実施の形態の半導体装置は、第１半導体チップと、第２半導体チップと、絶縁シートと、封止材とを備えている。第１半導体チップは、第１インダクタを有している。第２半導体チップは、第２インダクタを有し、かつ第２インダクタが第１インダクタと対向するように第１半導体チップに積層されている。絶縁シートは、第１半導体チップと第２半導体チップとの間に配置されている。封止材は、第１半導体チップ、第２半導体チップおよび絶縁シートを封止している。封止材は、絶縁シートと第１半導体チップとの間および絶縁シートと第２半導体チップとの間の双方に配置されている。
【０００９】
一実施の形態の半導体装置の製造方法は、以下の工程を備えている。
第１インダクタを有する第１半導体チップが準備される。第２インダクタを有する第２半導体チップが準備される。第１インダクタと第２インダクタとが互いに対向するように、第１半導体チップと第２半導体チップとの間に絶縁シートを介在させて、第１半導体チップと第２半導体チップとが積層される。第１半導体チップ、第２半導体チップおよび絶縁シートが封止材で封止される。封止材は、絶縁シートと第１半導体チップとの間および絶縁シートと第２半導体チップとの間の双方に配置される。
【発明の効果】
【００１０】
前記実施の形態によれば、大きな沿面距離を有し、高い絶縁耐圧を有する半導体装置およびその製造方法を実現することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１における半導体装置の構成を封止材の内部を透視して示す斜視図である。
【図２】図１の半導体装置に含まれる第１半導体チップを示す平面図（Ａ）および第２半導体チップを示す平面図（Ｂ）である。
【図３】実施の形態１における半導体装置の構成を示す、吊りピン方向に切断した断面図である。
【図４】図３の領域ＲＡを拡大して示す拡大断面図である。
【図５】実施の形態１における半導体装置の構成を示す、リード方向に切断した断面図である。
【図６】図５の領域ＲＢを拡大して示す拡大断面図である。
【図７】実施の形態１における半導体装置の製造方法の第１工程を示す、吊りピン方向に切断した断面図である。
【図８】実施の形態１における半導体装置の製造方法の第２工程を示す、吊りピン方向に切断した断面図である。
【図９】実施の形態１における半導体装置の製造方法の第３工程を示す、吊りピン方向に切断した断面図である。
【図１０】実施の形態１における半導体装置の製造方法の第４工程を示す、吊りピン方向に切断した断面図である。
【図１１】実施の形態１における半導体装置の製造方法の第５工程を示す、吊りピン方向に切断した断面図である。
【図１２】実施の形態１における半導体装置の製造方法の第６工程を示す、吊りピン方向に切断した断面図である。
【図１３】比較例における半導体装置の構成を示す、リード方向に切断した断面図である。
【図１４】実施の形態２における半導体装置の構成を示す、リード方向に切断した断面図である。
【図１５】図１４の半導体装置に含まれる絶縁シートの構成を示す平面図である。
【図１６】実施の形態３における半導体装置の構成を示す、リード方向に切断した断面図である。
【図１７】図１６の半導体装置に含まれる絶縁シートの構成を示す断面図である。
【図１８】実施の形態４における半導体装置の構成を示す、リード方向に切断した断面図である。
【図１９】図１８の半導体装置に含まれる絶縁シートの構成を示す断面図である。
【図２０】実施の形態５における半導体装置の構成を示す、リード方向に切断した断面図である。
【発明を実施するための形態】
【００１２】
以下、本開示の実施の形態について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要素または対応する構成要素には、同一の符号を付し、重複する説明は繰り返さない。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、各実施の形態と各変形例との少なくとも一部は、互いに任意に組み合わされてもよい。
【００１３】
（実施の形態１）
＜半導体装置の構成＞
まず本実施の形態における半導体装置の構成を図１〜図６を用いて説明する。
【００１４】
図１に示されるように、本実施の形態における半導体装置ＳＤは、たとえば２つの半導体チップＳＣ１、ＳＣ２が互いに向かい合うＦｔＦ（Face-to-Face）構造を有するＳＩＰ（System  In  a  Package）である。この半導体装置ＳＤは、たとえばデジタルアイソレータに適用される。
【００１５】
半導体装置ＳＤは、ダイパッドＤＰと、複数のリードＬＦＡ、ＬＦＢと、第１半導体チップＳＣ１と、絶縁シートＩＳと、第２半導体チップＳＣ２と、第１ボンディングワイヤＢＷＡと、第２ボンディングワイヤＢＷＢと、封止材ＳＭとを有している。
【００１６】
ダイパッドＤＰ上に第１半導体チップＳＣ１が搭載されている。第１半導体チップＳＣ１上に、第２半導体チップＳＣ２が積層されている。第１半導体チップＳＣ１と第２半導体チップＳＣ２との間に絶縁シートＩＳが配置されている。
【００１７】
第１半導体チップＳＣ１は、複数の第１パッド電極ＢＰ１を有している。複数の第１パッド電極ＢＰ１の各々は、第１半導体チップＳＣ１の第２半導体チップＳＣ２側の面に配置されている。複数の第１パッド電極ＢＰ１の各々には、第１ボンディングワイヤＢＷＡが接続されている。第１ボンディングワイヤＢＷＡは、リードＬＦＡの一部（インナーリード）に接続されている。
【００１８】
また第２半導体チップＳＣ２は、複数の第２パッド電極（図示せず）を有している。複数の第２パッド電極の各々は、第２半導体チップＳＣ２の第１半導体チップＳＣ１側の面に配置されている。複数の第２パッド電極の各々には、第２ボンディングワイヤＢＷＢが接続されている。第２ボンディングワイヤＢＷＢは、リードＬＦＢの一部（インナーリード）に接続されている。
【００１９】
封止材ＳＭは、ダイパッドＤＰと、第１半導体チップＳＣ１と、第２半導体チップＳＣ２と、絶縁シートＩＳと、第１ボンディングワイヤＢＷＡと、第２ボンディングワイヤＢＷＢとを封止している。複数のリードＬＦＡ、ＬＦＢの各々の一部（アウターリード）は、封止材ＳＭから突き出している。
【００２０】
なお図１においては、ダイパッドＤＰに接続された吊りピン（吊りリード）が省略されているが、吊りピンはたとえば矢印Ｂで示す方向（以下、「吊りピン方向Ｂ」とも称する）に延在している。また複数のリードＬＦＡ、ＬＦＢの各々はたとえば矢印Ａで示す方向（以下、「リード方向Ａ」とも称する）に延在している。リード方向Ａは、吊りピン方向Ｂに直交する方向である。他の図においても、吊りピンの図示は省略されている。
【００２１】
また矢印Ｃで示す方向は、リード方向Ａおよび吊りピン方向Ｂの双方に直交している。この矢印Ｃで示す方向に、ダイパッドＤＰ、第１半導体チップＳＣ１、絶縁シートＩＳおよび第２半導体チップＳＣ２が積層されている。
【００２２】
図２（Ａ）に示されるように、第１半導体チップＳＣ１は、複数の第１インダクタＩＤ１と、複数の第１パッド電極ＢＰ１と、第１シールリングＳＲ１とを有している。その他の上のパッド電極と同層配線は省略されている。第１半導体チップＳＣ１は、矩形の平面形状を有している。
【００２３】
複数の第１インダクタＩＤ１は、２つのインダクタＩＤ１を有している。２つのインダクタＩＤ１は、たとえば受信用のインダクタＩＤ１および送信用のインダクタＩＤ１である。複数の第１インダクタＩＤ１の各々は、たとえば１次側のインダクタである。
【００２４】
複数の第１パッド電極ＢＰ１は、平面視において第１半導体チップＳＣ１の矩形の外縁の一辺に沿って並んで配置されている。第１シールリングＳＲ１は、平面視において複数の第１インダクタＩＤ１および複数の第１パッド電極ＢＰ１を取り囲んでいる。第１シールリングＳＲ１は、第１半導体チップＳＣ１の矩形の外縁に沿った枠形状を有している。
【００２５】
図２（Ｂ）に示されるように、第２半導体チップＳＣ２は、複数の第２インダクタＩＤ２と、複数の第２パッド電極ＢＰ２と、第２シールリングＳＲ２とを有している。第２半導体チップＳＣ２は、矩形の平面形状を有している。
【００２６】
複数の第２インダクタＩＤ２は、２つのインダクタＩＤ２を有している。２つのインダクタＩＤ２は、たとえば受信用のインダクタＩＤ２および送信用のインダクタＩＤ２である。複数の第２インダクタＩＤ２の各々は、たとえば２次側のインダクタである。
【００２７】
複数の第２パッド電極ＢＰ２は、平面視において第２半導体チップＳＣ２の矩形の外縁の一辺に沿って並んで配置されている。第２シールリングＳＲ２は、平面視において複数の第２インダクタＩＤ２および複数の第２パッド電極ＢＰ２を取り囲んでいる。第２シールリングＳＲ２は、第２半導体チップＳＣ２の矩形の外縁に沿った枠形状を有している。
【００２８】
図３に示されるように、第１半導体チップＳＣ１は、第１半導体基板ＳＢ１と、第１多層配線構造ＭＩ１と、第１インダクタＩＤ１と、第１シールリングＳＲ１と、第１パッシベーション層ＰＬ１（第１保護層）とを有している。
【００２９】
図４に示されるように、第１半導体基板ＳＢ１は、たとえばＳＯＩ（Silicon  On  Insulator）基板であるが、単結晶シリコン基板であってもよい。第１半導体基板ＳＢ１の表面には、ＭＯＳ（Metal  Oxide  Semiconductor）トランジスタ、ＤＭＯＳ（Double  Diffusion  MOS）トランジスタなどが配置されている。
【００３０】
第１多層配線構造ＭＩ１は、配線層と層間絶縁層とが交互に複数回積層された構成を有している。第１多層配線構造における配線層は、第１半導体基板ＳＢ１の表面に配置されたＭＯＳトランジスタなどと電気的に接続されている。第１多層配線構造ＭＩ１における層間絶縁層は、下層の配線層と上層の配線層とを電気的に分離している。下層の配線層と上層の配線層とは、ビアプラグを通じて適宜、電気的に接続されている。
【００３１】
第１シールリングＳＲ１は、多層のシールリング用導電層と、上下のシールリング用導電層同士を接続するビアプラグとを有している。多層のシールリング用導電層は、第１多層配線構造ＭＩ１に含まれる多層のシールリング用導電層と、第１多層配線構造ＭＩ１における最上層層間絶縁層の上に配置された最上層シールリング用導電層とを含んでいる。
【００３２】
第１インダクタＩＤ１は、第１多層配線構造ＭＩ１における最上層層間絶縁層の上に配置されている。
【００３３】
第１パッシベーション層ＰＬ１は、第１多層配線構造ＭＩ１の上に配置されている。第１パッシベーション層ＰＬ１は、第１インダクタＩＤ１と、第１シールリングＳＲ１における最上層シールリング用導電層とを覆っている。
【００３４】
第１パッシベーション層ＰＬ１は、たとえば２つの絶縁層ＰＬＡ１、ＰＬＢ１を有している。絶縁層ＰＬＡ１はたとえば窒化シリコンよりなっており、絶縁層ＰＬＢ１はたとえばポリイミドよりなっている。絶縁層ＰＬＢ１は、絶縁層ＰＬＡ１の上に配置されている。
【００３５】
第１パッシベーション層ＰＬ１の第１外周端縁ＰＥ１は、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１よりも第１半導体チップＳＣ１の内側に位置している。このため第１多層配線構造ＭＩ１における最上層層間絶縁層の外周領域は、第１パッシベーション層ＰＬ１によって覆われていない。
【００３６】
図３に示されるように、第２半導体チップＳＣ２は、第２半導体基板ＳＢ２と、第２多層配線構造ＭＩ２と、第２インダクタＩＤ２と、第２シールリングＳＲ２と、第２パッシベーション層ＰＬ２（第２保護層）とを有している。
【００３７】
図４に示されるように、第２半導体基板ＳＢ２は、たとえばＳＯＩ基板であるが、単結晶シリコン基板であってもよい。第２半導体基板ＳＢ２の表面には、ＭＯＳトランジスタ、ＤＭＯＳトランジスタなどが配置されている。
【００３８】
第２多層配線構造ＭＩ２は、配線層と層間絶縁層とが交互に複数回積層された構成を有している。第２多層配線構造における配線層は、第２半導体基板ＳＢ２の表面に配置されたＭＯＳトランジスタなどと電気的に接続されている。第２多層配線構造ＭＩ２における層間絶縁層は、下層の配線層と上層の配線層とを電気的に分離している。下層の配線層と上層の配線層とは、ビアプラグを通じて適宜、電気的に接続されている。
【００３９】
第２シールリングＳＲ２は、多層のシールリング用導電層と、上下のシールリング用導電層同士を接続するビアプラグとを有している。多層のシールリング用導電層は、第２多層配線構造ＭＩ２に含まれる多層のシールリング用導電層と、第２多層配線構造ＭＩ２の最上層層間絶縁層の上に配置された最上層シールリング用導電層とを含んでいる。
【００４０】
第２インダクタＩＤ２は、第２多層配線構造ＭＩ２における最上層層間絶縁層の上に配置されている。
【００４１】
第２パッシベーション層ＰＬ２は、第２多層配線構造ＭＩ２の上に配置されている。第２パッシベーション層ＰＬ２は、第２インダクタＩＤ２と、第２シールリングＳＲ２における最上層シールリング用導電層とを覆っている。
【００４２】
第２パッシベーション層ＰＬ２は、たとえば２つの絶縁層ＰＬＡ２、ＰＬＢ２を有している。絶縁層ＰＬＡ２はたとえば窒化シリコンよりなっており、絶縁層ＰＬＢ２はたとえばポリイミドよりなっている。絶縁層ＰＬＢ２は、絶縁層ＰＬＡ２の上に配置されている。
【００４３】
第２パッシベーション層ＰＬ２の外周端縁ＰＥ２は、第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２よりも第２半導体チップＳＣ２の内側に位置している。このため第２多層配線構造ＭＩ２における最上層層間絶縁層の外周領域は、第２パッシベーション層ＰＬ２によって覆われていない。
【００４４】
図３に示されるように、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが積層された状態において、第１インダクタＩＤ１と第２インダクタＩＤ２とは、少なくとも絶縁シートＩＳを挟んで互いに対向している。これにより第１インダクタＩＤ１と第２インダクタＩＤ２との間で信号を非接触で伝達することが可能となる。第１インダクタＩＤ１と第２インダクタＩＤ２とにより、たとえばデジタルアイソレータが構成されている。
【００４５】
絶縁シートＩＳと第１半導体チップＳＣ１との間および絶縁シートＩＳと第２半導体チップＳＣ２との間の双方に、封止材ＳＭが配置されている。封止材ＳＭは、たとえば樹脂よりなっている。
【００４６】
図４に示されるように、封止材ＳＭは、第１多層配線構造ＭＩ１の最上層層間絶縁層の上面と、第１パッシベーション層ＰＬ１の外周端縁ＰＥ１と、絶縁シートＩＳの第１半導体チップＳＣ１側の表面との各々に接している。
【００４７】
また封止材ＳＭは、第２多層配線構造ＭＩ２の最上層層間絶縁層の上面と、第２パッシベーション層ＰＬ２の外周端縁ＰＥ２と、絶縁シートＩＳの第１半導体チップＳＣ１側の表面との各々に接している。
【００４８】
図３に示されるように、吊りピン方向Ｂに沿った断面では、第２半導体チップＳＣ２は、第１半導体チップＳＣ１と対向する領域ＯＲと、第１半導体チップＳＣ１と対向しない領域ＮＲ２とを有している。吊りピン方向Ｂに沿った断面では、第２半導体チップＳＣ２は、第１半導体チップＳＣ１よりも吊りピン方向Ｂに沿って両側に長く延びている。このため第２半導体チップＳＣ２が第１半導体チップＳＣ１と対向しない領域ＮＲ２は、第２半導体チップＳＣ２が第１半導体チップＳＣ１と対向する領域ＯＲの両側に位置している。
【００４９】
吊りピン方向Ｂに沿った断面では、封止材ＳＭは、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが互いに対向する領域ＯＲにおいて第１半導体チップＳＣ１と絶縁シートＩＳとの間に配置されている。また吊りピン方向Ｂに沿った断面では、封止材ＳＭは、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが互いに対向しない領域ＮＲ２において第２半導体チップＳＣ２と絶縁シートＩＳとの間に配置されている。
【００５０】
なお吊りピン方向Ｂに沿った断面では、封止材ＳＭが、上記領域ＯＲにおいて第２半導体チップＳＣ２と絶縁シートＩＳとの間に配置されていてもよい。
【００５１】
絶縁シートＩＳは、第１部分ＩＳ１と、第２部分ＩＳ２とを有している。第１部分ＩＳ１は、第１半導体チップＳＣ１の表面および第２半導体チップＳＣ２の表面の各々に接しながら直線状に延びる部分である。第１部分ＩＳ１は、少なくとも上記領域ＯＲに位置している。
【００５２】
第２部分ＩＳ２は、第１部分ＩＳ１の外周端縁に接続され、かつ第１部分ＩＳ１の外周端縁からさらに外側に延びている。第２部分ＩＳ２は、第１部分ＩＳ１に対して第２半導体チップＳＣ２の表面から離れるように折れ曲がっている。これにより第２部分ＩＳ２は、第１部分ＩＳ１に対して傾斜している。
【００５３】
第２部分ＩＳ２は、第１半導体チップＳＣ１の表面および第２半導体チップＳＣ２の各々の表面に接しないで延びている。第２部分ＩＳ２は、たとえば直線状に延びている。第２部分ＩＳ２は、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが互いに対向しない領域ＮＲ２に位置している。
【００５４】
封止材ＳＭは、第２部分ＩＳ２の第１半導体チップＳＣ１側の面と第２部分ＩＳ２の第２半導体チップＳＣ２側の面との双方に接している。また封止材ＳＭは、第２部分ＩＳ２の外周端縁にも接している。
【００５５】
吊りピン方向Ｂに沿った断面では、絶縁シートＩＳは、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１および第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２の少なくとも一方よりも外側に延びている。ここで外側とは、吊りピン方向Ｂにおいて第１半導体チップＳＣ１の中央側とは反対側を意味する。
【００５６】
図５および図６に示されるように、リード方向Ａに沿った断面では、第１半導体チップＳＣ１と第２半導体チップＳＣ２とは、互いにリード方向Ａにずれて配置されている。リード方向Ａに沿った断面では、第２半導体チップＳＣ２は、第１半導体チップＳＣ１と対向する領域ＯＲと、第１半導体チップＳＣ１と対向しない領域ＮＲ１とを有している。また第１半導体チップＳＣ１は、第２半導体チップＳＣ２と対向する領域ＯＲと、第２半導体チップＳＣ２と対向しない領域ＮＲ１とを有している。
【００５７】
リード方向Ａに沿った断面では、封止材ＳＭは、上記領域ＯＲにおいて、第１半導体チップＳＣ１と絶縁シートＩＳとの間および第２半導体チップＳＣ２と絶縁シートＩＳとの間に配置されている。
【００５８】
またリード方向Ａに沿った断面では、封止材ＳＭは、第２半導体チップＳＣ２が第１半導体チップＳＣ１と対向しない領域ＮＲ２において第２半導体チップＳＣ２と絶縁シートＩＳとの間に配置されている。
【００５９】
また上記領域ＮＲ２では、第２部分ＩＳ２は、第１部分ＩＳ１に対して第２半導体チップＳＣ２の表面から離れるように折れ曲がっている。これにより第２部分ＩＳ２は、第１部分ＩＳ１に対して傾斜している。
【００６０】
なお第１半導体チップＳＣ１が第２半導体チップＳＣ２と対向しない領域ＮＲ１において絶縁シートＩＳは第１部分ＩＳ１に対して折れ曲がった部分を有していない。しかし第１半導体チップＳＣ１が第２半導体チップＳＣ２と対向しない領域ＮＲ１において絶縁シートＩＳは、第１部分ＩＳ１に対して第１半導体チップＳＣ１の表面から離れるように折れ曲がった第２部分を有していてもよい。
【００６１】
第２部分ＩＳ２は、第１半導体チップＳＣ１の表面および第２半導体チップＳＣ２の表面の各々に接しないで、たとえば直線状に延びている。
【００６２】
封止材ＳＭは、第２部分ＩＳ２の第１半導体チップＳＣ１側の面と第２部分ＩＳ２の第２半導体チップＳＣ２側の面との双方に接している。また封止材ＳＭは、第２部分ＩＳ２の外周端縁にも接している。
【００６３】
＜半導体装置の製造方法＞
次に、本実施の形態の半導体装置の製造方法について、図７〜図１２を用いて図３に示す吊りピン方向Ｂに沿う断面にて説明する。
【００６４】
図７に示されるように、リードフレームＲＦが準備される。このリードフレームＲＦは、ダイパッドＤＰと、複数のリード（図示せず）と、吊りピン（図示せず）とを含んでいる。
【００６５】
図８に示されるように、第１半導体チップＳＣ１が、第１半導体基板ＳＢ１、第１多層配線構造ＭＩ１と、第１インダクタＩＤ１と、第１パッシベーション層ＰＬ１とを有するように準備される。
【００６６】
この第１半導体チップＳＣ１がダイパッドＤＰ上に配置される。第１半導体チップＳＣ１は、銀ペースト、ＤＡＦ（Die  Attach  Film）、金属のアロイなどを用いてダイパッドＤＰに固定される。
【００６７】
図９に示されるように、第１半導体チップＳＣ１の上に絶縁シートＩＳが配置される。絶縁シートＩＳ１は、たとえば接着層（図示せず）により第１半導体チップＳＣ１に貼り付けられる。
【００６８】
図１０に示されるように、第２半導体チップＳＣ２が、第２半導体基板ＳＢ２、第２多層配線構造ＭＩ２と、第２インダクタＩＤ２と、第２パッシベーション層ＰＬ２とを有するように準備される。
【００６９】
この第２半導体チップＳＣ２が絶縁シートＩＳの上に配置される。第２半導体チップＳＣ２は、たとえば接着層（図示せず）により絶縁シートＩＳに貼り付けられる。
【００７０】
図１１に示されるように、絶縁シートＩＳは、加熱されることにより硬化される。この硬化時もしくは自重により絶縁シートＩＳが湾曲する（折れ曲がる）。
【００７１】
図１２に示されるように、ワイヤボンディングが行われる。これにより第１半導体チップＳＣ１の第１パッド電極と第１リードとが第１ボンディングワイヤ（図示せず）により接続される。また第２半導体チップＳＣ２の第２パッド電極と第２リードとが第２ボンディングワイヤ（図示せず）により接続される。
【００７２】
この後、ダイパッドＤＰ、第１半導体チップＳＣ１、第２半導体チップＳＣ２、絶縁シートＩＳ、第１ボンディングワイヤおよび第２ボンディングワイヤが封止材ＳＭにより封止される。複数のリードの各々の一部（アウターリード）は、封止材ＳＭから突き出す。
【００７３】
封止材ＳＭは、絶縁シートＩＳと第１半導体チップＳＣ１との間および絶縁シートＩＳと第２半導体チップＳＣ２との間の双方に配置される。
【００７４】
封止材ＳＭは、第１半導体チップＳＣ１における第１多層配線構造ＭＩ１の最上層層間絶縁層の上面と、第１パッシベーション層ＰＬ１の外周端縁ＰＥ１と、絶縁シートＩＳの第１半導体チップＳＣ１側の表面との各々に接する。
【００７５】
また封止材ＳＭは、第２多層配線構造ＭＩ２の最上層層間絶縁層の上面と、第２パッシベーション層ＰＬ２の外周端縁ＰＥ２と、絶縁シートＩＳの第１半導体チップＳＣ１側の表面との各々に接する。
【００７６】
この後、一般的な半導体パッケージの組立工程を経ることにより本実施の形態の半導体装置ＳＤが完成する。
【００７７】
＜作用効果＞
次に、本実施の形態の作用効果について図１３に示す比較例と対比して説明する。
【００７８】
図１３に示されるように、比較例においては第１パッシベーション層ＰＬ１の外周端縁ＰＥ１は第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１と連続した面を構成している。このため比較例における第２ボンディングワイヤＢＷＢと第１半導体基板ＳＢ１との間の沿面距離は、太線で示す経路ＴＲ２の距離となる。このため比較例では、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが対向する領域ＯＲには沿面距離を形成する経路は構成されない。
【００７９】
これに対して本実施の形態においては、図５に示されるように、絶縁シートＩＳと第１半導体チップＳＣ１との間および絶縁シートＩＳと第２半導体チップＳＣ２との間の双方に、封止材ＳＭが配置されている。このため本実施の形態における第２ボンディングワイヤＢＷＢと第１半導体基板ＳＢ１との間の沿面距離は、太線で示す経路ＴＲ１の距離となる。本実施の形態においては、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが対向する領域ＯＲにも沿面距離を形成する経路が構成される。このため比較例よりも沿面距離を大きくすることが可能となる。界面の沿面距離が増加するため、デジタルアイソレーターの耐圧の向上を図ることができ、かつ故障に至るまでの時間を長期化することもできる。
【００８０】
また本実施の形態においては図３〜図６に示されるように、第１パッシベーション層ＰＬ１の第１外周端縁ＰＥ１は、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１よりも内側に位置している。また第２パッシベーション層ＰＬ２の第２外周端縁ＰＥ２は、第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２よりも内側に位置している。これにより絶縁シートＩＳと第１半導体チップＳＣ１との間および絶縁シートＩＳと第２半導体チップＳＣ２との間の双方に、封止材ＳＭを配置することが容易となる。
【００８１】
また本実施の形態においては図３に示されるように、絶縁シートＩＳは、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１および第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２の少なくとも一方よりも外側に延びている。このように絶縁シートＩＳが外側に延びることにより、沿面距離をさらに大きく確保することが可能となる。
【００８２】
また本実施の形態においては図３に示されるように、絶縁シートＩＳは、第１半導体チップＳＣ１と第２半導体チップＳＣ２との間に位置する第１部分ＩＳ１と、その第１部分ＩＳ１に対して折れ曲がった第２部分ＩＳ２とを有している。封止材ＳＭは、第２部分ＩＳ２の第１半導体チップＳＣ１側の面と第２部分ＩＳ２の第２半導体チップＳＣ２側の面との双方に接している。これにより沿面距離をさらに大きく確保することが可能となる。
【００８３】
（実施の形態２）
図１４および図１５に示されるように、本実施の形態における絶縁シートＩＳの表面は、接着可能領域Ｒ１と、接着不可能領域Ｒ２、Ｒ３との２種類の表面を有している。接着可能領域Ｒ１は、絶縁シートＩＳのうち第１半導体チップＳＣ１と接着したい箇所および第２半導体チップＳＣ２と接着したい箇所の各々のみに配置されている。また接着不可能領域Ｒ２、Ｒ３は、絶縁シートＩＳのうち第１半導体チップＳＣ１と接着したくない箇所および第２半導体チップＳＣ２と接着したくない箇所の各々に配置されている。
【００８４】
具体的には絶縁シートＩＳは、第１半導体チップＳＣ１と第２半導体チップＳＣ２とが互いに対向する対向領域ＯＲ内において接着可能領域Ｒ１を有している。この接着可能領域Ｒ１は、第１半導体チップＳＣ１側および第２半導体チップＳＣ２側の双方に設けられている。また絶縁シートＩＳは、上記対向領域ＯＲ外に接着不可能領域Ｒ２、Ｒ３を有している。接着不可能領域Ｒ２、Ｒ３も、第１半導体チップＳＣ１側および第２半導体チップＳＣ２側の双方に配置されている。
【００８５】
より具体的には接着可能領域Ｒ１は、第１半導体チップＳＣ１の第１パッシベーション層ＰＬ１（第１保護層）と第２半導体チップＳＣ２の第２パッシベーション層ＰＬ２（第２保護層）とが互いに対向する領域内に配置されている。また接着不可能領域Ｒ２、Ｒ３は、第１パッシベーション層ＰＬ１と第２パッシベーション層ＰＬ２とが互いに対向する領域外に配置されている。
【００８６】
接着可能領域Ｒ１において絶縁シートＩＳには接着層ＡＤが設けられており、接着不可能領域Ｒ２、Ｒ３において絶縁シートＩＳには接着層ＡＤが設けられていない。
【００８７】
上記より本実施の形態においては、封止材ＳＭは、接着不可能領域Ｒ２、Ｒ３における絶縁シートＩＳと第１半導体チップＳＣ１との間、および接着不可能領域Ｒ２、Ｒ３における絶縁シートＩＳと第２半導体チップＳＣ２との間に配置されている。
【００８８】
具体的には、封止材ＳＭは、絶縁シートＩＳの外周端から第１パッシベーション層ＰＬ１と第２パッシベーション層ＰＬ２とが互いに対向する領域までにおいて、絶縁シートＩＳと第１半導体チップＳＣ１との間、および絶縁シートＩＳと第２半導体チップＳＣ２との間に配置されている。
【００８９】
なお本実施の形態における上記以外の半導体装置の構成および製造方法は、実施の形態１における構成および製造方法とほぼ同じであるため、その説明を繰り返さない。
【００９０】
本実施の形態においては、絶縁シートＩＳに接着不可能領域Ｒ２、Ｒ３が設けられている。これによって、絶縁シートＩＳの接着不可能領域Ｒ２、Ｒ３は第１半導体チップＳＣ１および第２半導体チップＳＣ２に接着されず自由な状態になる。このため封止材ＳＭにより封止する際に、絶縁シートＩＳと第１半導体チップＳＣ１との間と、絶縁シートＩＳと第２半導体チップＳＣ２との間との各々に封止材ＳＭを配置することが可能となる。これにより沿面距離を大きくすることが可能となるため、デジタルアイソレーターの耐圧の向上を図ることができ、かつ故障に至るまでの時間を長期化することもできる。
【００９１】
また本実施の形態において接着可能領域Ｒ１は、第１パッシベーション層ＰＬ１と第２パッシベーション層ＰＬ２とが互いに対向する領域内のみに配置されている。このため封止材ＳＭは、絶縁シートＩＳの外周端から第１パッシベーション層ＰＬ１と第２パッシベーション層ＰＬ２とが互いに対向する領域までにおいて、絶縁シートＩＳと第１半導体チップＳＣ１との間、および絶縁シートＩＳと第２半導体チップＳＣ２との間に配置されている。よって実施の形態１よりも大きい沿面距離を確保することが可能となる。
【００９２】
（実施の形態３）
図１７に示されるように、本実施の形態の絶縁シートＩＳは、第１部分ＩＭ１、ＩＭ３と、第２部分ＩＭ２、ＩＭ４とを有している。第２部分ＩＭ２、ＩＭ４は、第１部分ＩＭ１、ＩＭ３とは異なる種類の材料からなっている。
【００９３】
第１部分ＩＭ１、ＩＭ３の熱膨張率と第２部分ＩＭ２、ＩＭ４の熱膨張率とは互いに異なっている。具体的には、第１部分ＩＭ１、ＩＭ３の熱膨張係数は、たとえば第２部分ＩＭ２、ＩＭ４の熱膨張係数よりも高くなっている。
【００９４】
絶縁シートＩＳの一方の面には接着層ＡＤ２が配置されており、他方の面には接着層ＡＤ３が配置されている。接着層ＡＤ２は絶縁シートＩＳの一方の面の全面に配置されており、接着層ＡＤ３は絶縁シートＩＳの他方の面の全面に配置されている。
【００９５】
なお実施の形態２のように、接着層ＡＤ２は絶縁シートＩＳの一方の面の一部のみに選択的に配置されていてもよく、また接着層ＡＤ３は絶縁シートＩＳの他方の面の一部のみに選択的に配置されていてもよい。
【００９６】
図１６に示されるように、第１半導体チップＳＣ１の対向領域に第２半導体チップＳＣ２がない領域ＮＲ１においては、第１半導体チップＳＣ１側に第１部分ＩＭ１が配置され、第２半導体チップＳＣ２側に第２部分ＩＭ２が配置されている。また第２半導体チップＳＣ２の対向領域に第１半導体チップＳＣ１がない領域ＮＲ１においては、第２半導体チップＳＣ２側に第１部分ＩＭ３が配置され、第１半導体チップＳＣ１側に第２部分ＩＭ４が配置されている。
【００９７】
絶縁シートＩＳは、第１半導体チップＳＣ１の対向領域に第２半導体チップＳＣ２がない領域ＮＲ１においては、先端に向かうにしたがって第１半導体チップＳＣ１から離れるように湾曲している。また絶縁シートＩＳは、第２半導体チップＳＣ２の対向領域に第１半導体チップＳＣ１がない領域ＮＲ１においては、先端に向かうにしたがって第２半導体チップＳＣ２から離れるように湾曲している。
【００９８】
接着層ＡＤ２は絶縁シートＩＳと第１半導体チップＳＣ１とを接着している。接着層ＡＤ３は絶縁シートＩＳと第２半導体チップＳＣ２とを接着している。
【００９９】
本実施の形態における製造方法では、実施の形態１の製造方法と同様の工程を経る。図１１に示される工程において、絶縁シートＩＳを固定するために絶縁シートＩＳに熱が加えられる。この加熱により絶縁シートＩＳが歪む。たとえば熱膨張係数が大きい第１部分ＩＭ１、ＩＭ３が熱膨張係数が小さい第２部分ＩＭ２、ＩＭ４よりも膨脹する。
【０１００】
これにより絶縁シートＩＳは、第１半導体チップＳＣ１の対向領域に第２半導体チップＳＣ２がない領域ＮＲ１においては、先端に向かうにしたがって第１半導体チップＳＣ１から離れるように湾曲する。また絶縁シートＩＳは、第２半導体チップＳＣ２の対向領域に第１半導体チップＳＣ１がない領域ＮＲ１においては、先端に向かうにしたがって第２半導体チップＳＣ２から離れるように湾曲する。
【０１０１】
なお本実施の形態における上記以外の半導体装置の構成および製造方法は、実施の形態１における構成および製造方法とほぼ同じであるため、その説明を繰り返さない。
【０１０２】
本実施の形態においては、絶縁シートＩＳが、互いに異なる種類の材料からなる第１部分ＩＭ１、ＩＭ３と第２部分ＩＭ２、ＩＭ４とを有している。また第１部分ＩＭ１、ＩＭ３の熱膨張係数と第２部分ＩＭ２、ＩＭ４の熱膨張係数とは互いに異なる。このため絶縁シートＩＳを固定するための加熱により絶縁シートＩＳを湾曲させることが可能となる。絶縁シートＩＳが湾曲することにより、湾曲した絶縁シートＩＳの部分の両面に封止材ＳＭが接することになる。よって上記沿面距離が大きくなり、デジタルアイソレーターの耐圧が向上する。
【０１０３】
（実施の形態４）
図１９に示されるように、本実施の形態の絶縁シートＩＳは、一方の面に切欠きＬＰ１を有し、他方の面に切欠きＬＰ２を有している。
【０１０４】
図１８に示されるように、絶縁シートＩＳは、第１半導体チップＳＣ１および第２半導体チップＳＣ２の双方に接着されていない箇所に切欠きＬＳ１、ＬＳ１２を有している。
【０１０５】
第１半導体チップＳＣ１の対向領域に第２半導体チップＳＣ２がない領域ＮＲ１においては、絶縁シートＩＳの第１半導体チップＳＣ１とは反対側の面に切欠きＬＰ２が設けられている。また第２半導体チップＳＣ２の対向領域に第１半導体チップＳＣ１がない領域ＮＲ１においては、絶縁シートＩＳの第２半導体チップＳＣ２とは反対側の面に切欠きＬＰ１が設けられている。
【０１０６】
絶縁シートＩＳは、第１半導体チップＳＣ１の対向領域に第２半導体チップＳＣ２がない領域ＮＲ１においては、先端に向かうにしたがって第１半導体チップＳＣ１から離れるように湾曲している。また絶縁シートＩＳは、第２半導体チップＳＣ２の対向領域に第１半導体チップＳＣ１がない領域ＮＲ１においては、先端に向かうにしたがって第２半導体チップＳＣ２から離れるように湾曲している。
【０１０７】
本実施の形態における製造方法では、実施の形態１の製造方法と同様の工程を経る。図１１に示される工程において、絶縁シートＩＳを固定するために絶縁シートＩＳに熱が加えられる。この加熱により絶縁シートＩＳが歪む。たとえば絶縁シートＩＳは加熱されると膨張するが、切欠きが設けられた面では膨脹した部分が切欠きに逃げることができるため、切欠きが設けられた面よりも切欠きが無い面の方が伸びる。
【０１０８】
これにより絶縁シートＩＳは、第１半導体チップＳＣ１の対向領域に第２半導体チップＳＣ２がない領域ＮＲ１においては、先端に向かうにしたがって第１半導体チップＳＣ１から離れるように湾曲する。また絶縁シートＩＳは、第２半導体チップＳＣ２の対向領域に第１半導体チップＳＣ１がない領域ＮＲ１においては、先端に向かうにしたがって第２半導体チップＳＣ２から離れるように湾曲する。
【０１０９】
なお本実施の形態における上記以外の半導体装置の構成および製造方法は、実施の形態１における構成および製造方法とほぼ同じであるため、その説明を繰り返さない。
【０１１０】
本実施の形態においては、絶縁シートＩＳが、第１半導体チップＳＣ１および第２半導体チップＳＣ２の双方に接着されていない箇所に切欠きＬＳ１、ＬＳ１２を有している。このため絶縁シートＩＳを固定するための加熱により絶縁シートＩＳを湾曲させることが可能となる。絶縁シートＩＳが湾曲することにより、湾曲した絶縁シートＩＳの部分の両面に封止材ＳＭが接することになる。よって上記沿面距離が大きくなり、デジタルアイソレーターの耐圧が向上する。
【０１１１】
また絶縁シートＩＳに切欠きＬＰ１、ＬＰ２が形成されることにより、絶縁シートＩＳの表面積が大きくなるため、絶縁シートＩＳと封止材ＳＭとの界面の沿面距離が実施の形態１に比べて大きくなる。
【０１１２】
（実施の形態５）
図２０に示されるように、絶縁シートＩＳは、第１シートＩＳＡと、第２シートＩＳＢとを有している。第１シートＩＳＡと第２シートＩＳＢとは互いにずれて配置されており、かつ互いに接続されている。第１シートＩＳＡは第１半導体チップＳＣ１側に位置しており、第２シートＩＳＢは第２半導体チップＳＣ２側に位置している。
【０１１３】
第１シートＩＳＡは、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１よりも外側へ延びている。第２シートＩＳＢは、第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２よりも外側へ延びている。
【０１１４】
第１半導体チップＳＣ１の第１パッシベーション層ＰＬ１の外周端縁ＰＥ１は、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１よりも内側に位置している。また第２半導体チップＳＣ２の第２パッシベーション層ＰＬ２の外周端縁ＰＥ２は、第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２よりも内側に位置している。
【０１１５】
なお本実施の形態における上記以外の半導体装置の構成および製造方法は、実施の形態１における構成および製造方法とほぼ同じであるため、その説明を繰り返さない。
【０１１６】
本実施の形態においては、第１シートＩＳＡは、第１半導体チップＳＣ１の第１最外周端縁ＭＰＥ１よりも外側へ延びている。第２シートＩＳＢは、第２半導体チップＳＣ２の第２最外周端縁ＭＰＥ２よりも外側へ延びている。この絶縁シートＩＳで生じる段差により、実施の形態１と同様、沿面距離を大きく確保することができ、デジタルアイソレーターの耐圧が向上する。
【０１１７】
なお本実施の形態においては、絶縁シートＩＳが第１シートＩＳＡと第２シートＩＳＢとの２層からなる構成について説明したが、絶縁シートＩＳは３層以上のシートから構成されていてもよい。
【０１１８】
（その他）
民生用途および産業用途のインバータシステムは厳しい安全規格が必須となる。上記実施の形態１〜５によれば絶縁耐圧が向上可能であるため、上記民生用途および産業用途のインバータシステムの小型化が可能になる。想定される主なアプリケーションは、モーター制御、絶縁型ＤＣ（Direct  Current）−ＤＣ、産業用インバータ、ＵＰＳ（Uninterruptible  Power  Supply）、ソーラーインバータ、ディスプレイ、照明制御などである。
【０１１９】
デジタルアイソレータとしてフォトカプラを用いた場合、フォトカプラをＭＣＵ（Memory  Control  Unit）、ＩＧＢＴ（Insulated  Gate  Bipolar  Transistor）、ゲートドライバなどとともに一つのパッケージに内蔵することは困難であった。
【０１２０】
しかし上記実施の形態１〜５によれば、デジタルアイソレータを多チャネルで集積化することが可能である。また多チャンネル集積化されたデジタルアイソレータをゲートドライバとともに一つのパッケージに内蔵することも可能である。さらに多チャンネル集積化されたデジタルアイソレータをゲートドライバおよびＭＣＵとともに一つのパッケージに内蔵することも可能である。さらに多チャンネル集積化されたデジタルアイソレータをゲートドライバ、ＭＣＵおよびＩＧＢＴとともに一つのパッケージに内蔵することも可能である。
【０１２１】
上記実施の形態１〜５によれば、デジタルアイソレータをＭＣＵと一体化することにより、たとえばスイッチング電源向けＭＣＵ、医療機器向けＭＣＵ、ＬＥＤ（Light  Emitting  Diode）照明向けＭＣＵ、自動車ボディ系ＭＣＵ、自動車パワー系汎用ＭＣＵなどと一体化して、システムの小型化に貢献することができる。
【０１２２】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【符号の説明】
【０１２３】
Ｓ１  絶縁シート、ＩＳＡ  第１シート、ＩＳＢ  第２シート、ＬＦＡ，ＬＦＢ  リード、ＭＩ１  第１多層配線構造、ＭＩ２  第２多層配線構造、ＭＰＥ１  第１最外周端縁、ＭＰＥ２  第２最外周端縁、ＮＲ１，ＮＲ２，ＯＲ  領域、ＯＲ  対向領域、ＰＥ１  第１外周端縁、ＰＥ２  第２外周端縁、ＰＬ１  第１パッシベーション層、ＰＬ２  第２パッシベーション層、ＰＬＡ１，ＰＬＡ２，ＰＬＢ１，ＰＬＢ２  絶縁層、Ｒ１  接着可能領域、Ｒ２  接着不可能領域、ＲＦ  リードフレーム、ＳＢ１  第１半導体基板、ＳＢ２  第２半導体基板、ＳＣ１  第１半導体チップ、ＳＣ２  第２半導体チップ、ＳＭ  封止材、ＳＲ１  第１シールリング、ＳＲ２  第２シールリング。
【図１】
2020088200.tif 000003
【図２】
2020088200.tif 000004
【図３】
2020088200.tif 000005
【図４】
2020088200.tif 000006
【図５】
2020088200.tif 000007
【図６】
2020088200.tif 000008
【図７】
2020088200.tif 000009
【図８】
2020088200.tif 000010
【図９】
2020088200.tif 000011
【図１０】
2020088200.tif 000012
【図１１】
2020088200.tif 000013
【図１２】
2020088200.tif 000014
【図１３】
2020088200.tif 000015
【図１４】
2020088200.tif 000016
【図１５】
2020088200.tif 000017
【図１６】
2020088200.tif 000018
【図１７】
2020088200.tif 000019
【図１８】
2020088200.tif 000020
【図１９】
2020088200.tif 000021
【図２０】
2020088200.tif 000022