(57)【要約】【課題】少ないパッド数で電圧動作範囲の切り替えを行うことができる。【解決手段】パッド電圧を基準電圧Ｖｒｅｆ１と比較して電圧ＶＣＣＯＫを出力するコンパレータ１３と、低電圧を基準電圧Ｖｒｅｆ２と比較して電圧ＶＤＤＯＫを出力するコンパレータ２３とを備える。タイマ回路１１を含み、パワースイッチ制御回路の起動後に基準電圧発生回路１２を起動させた後、コンパレータ１３を起動させるパワーオン回路２を備え、コントローラ３０はコンパレータ１３の起動後に、電圧ＶＣＣＯＫがＨレベルのとき電圧降下コンバータ４を起動する一方、電圧ＶＣＣＯＫがＬレベルのときＭＯＳトランジスタＱ１をオンするように制御する。また、タイマ回路２１を含み、電圧降下コンバータ４の起動後に基準電圧発生回路２２を起動させた後、コンパレータ２３を起動させるパワーオン回路３を備える。コントローラ３０は、コンパレータ２３の起動後に、スタンバイ状態となる。【選択図】図５
2020088448.tif 000002
【特許請求の範囲】
【請求項１】
パッド電圧と接地電圧との間に接続され、互いに直列に接続された第１及び第２のスイッチを備え、所定のコマンド信号に応答して、前記第１のスイッチがオンされかつ前記第２のスイッチがオフされて起動するパワースイッチ制御回路であって、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第１及び第２の基準電圧発生回路と、
前記パッド電圧を第１の基準電圧と比較して第１の比較結果信号を出力する第１の比較回路と、
前記低電圧を第２の基準電圧と比較して第２の比較結果信号を出力する第２の比較回路と、
前記第１及び第２の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第１及び第２のスイッチを制御する制御回路と、
第１のタイマ回路を含み、前記パワースイッチ制御回路の起動後に前記第１の基準電圧発生回路を起動させた後、前記第１の比較回路を起動させる第１のパワーオン回路とを備え、
前記制御回路は、前記第１の比較回路の起動後に、前記第１の比較結果信号が第１のレベルのとき前記電圧変換回路を起動する一方、前記第１の比較結果信号が第２のレベルのとき前記第１のスイッチをオンするように制御し、
前記パワースイッチ制御回路はさらに、
第２のタイマ回路を含み、前記電圧変換回路の起動後に前記第２の基準電圧発生回路を起動させた後、前記第２の比較回路を起動させる第２のパワーオン回路とを備え、
前記制御回路は、前記第２の比較回路の起動後に、スタンバイ状態となることを特徴とするパワースイッチ制御回路。
【請求項２】
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路は、前記第２の比較回路の起動後に、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定することを特徴とする請求項１記載のパワースイッチ制御回路。
【請求項３】
パッド電圧と接地電圧との間に接続され、互いに直列に接続された第１及び第２のスイッチを備え、所定のコマンド信号に応答して、前記第１のスイッチがオンされかつ前記第２のスイッチがオフされて起動するパワースイッチ制御回路の制御方法であって、
前記パワースイッチ制御回路は、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第１及び第２の基準電圧発生回路と、
前記パッド電圧を第１の基準電圧と比較して第１の比較結果信号を出力する第１の比較回路と、
前記低電圧を第２の基準電圧と比較して第２の比較結果信号を出力する第２の比較回路と、
前記第１及び第２の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第１及び第２のスイッチを制御する制御回路とを備え、
前記制御方法は、
第１のパワーオン回路が、前記パワースイッチ制御回路の起動後に前記第１の基準電圧発生回路を起動させた後、前記第１の比較回路を起動させるステップと、
前記制御回路が、前記第１の比較回路の起動後に、前記第１の比較結果信号が第１のレベルのとき前記電圧変換回路を起動する一方、前記第１の比較結果信号が第２のレベルのとき前記第１のスイッチをオンするように制御するステップと、
第２のパワーオン回路が、前記電圧変換回路の起動後に前記第２の基準電圧発生回路を起動させた後、前記第２の比較回路を起動させるステップと、
前記制御回路が、前記第２の比較回路の起動後に、スタンバイ状態となるステップとを含むことを特徴とするパワースイッチ制御回路の制御方法。
【請求項４】
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路が、前記第２の比較回路の起動後に、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定するステップを含むことを特徴とする請求項３記載のパワースイッチ制御回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば半導体チップなどのパワースイッチを制御するパワースイッチ制御回路とその制御方法に関する。
【背景技術】
【０００２】
例えば、特許文献１において、半導体チップのシステム全体の消費電力を低減するために、パワーマネージメント回路が提案されている。このパワーマネージメント回路において、パワーマネージメントＩＣ（ＰＭＩＣ）は、少なくともプロセッサに対する電源電圧を生成する複数の電源回路を制御する。リアルタイムクロックは、所定の周波数のクロックを生成する。パワーオン端子ＰＷＲＯＮは、パワーオンキーが接続され、パワーオンキーの押下状態に応じた電圧が入力される。パワーオン検出部は、パワーオン端子ＰＷＲＯＮの電圧を監視し、リアルタイムクロックが生成するクロックを利用してパワーオンキーが所定時間連続して押下されると、起動信号ＳＴＡＲＴをアサートする。パワーマネージメントコントローラは、起動信号ＳＴＡＲＴがアサートされたことを契機として、クロックを利用して複数の電源回路を所定のシーケンスで順に起動する。
【０００３】
図１Ａは従来例に係るボンディングオプション法を示す半導体チップ１００のパッドと、パッケージパッドとの第１の接続状態を示す平面図であり、図１Ｂは従来例に係るボンディングオプション法を示す半導体チップ１００のパッドと、パッケージパッドとの第２の接続状態を示す平面図である。
【０００４】
図１Ａ及び図１Ｂにおいて、半導体チップ１００は以下のパッドを有する。
（１）パッドＰ１１：電圧ＸＶＣＣを印加するための端子である。
（２）パッドＰ１２：電圧ＸＶＤＤを印加するための端子である。
（３）パッドＰ１３：電圧ＢＯＰを印加するための端子である。
【０００５】
また、半導体チップ１００のためのパッケージは以下のパッドを有する。
（１）パッドＰ１：電圧ＶＣＣの端子である。
（２）パッドＰ２：電圧ＶＳＳの端子である。
【０００６】
図２は従来例で用いる半導体チップ１００の構成を示すブロック図であり、図３は図２の半導体チップ１００で用いるパワースイッチ制御回路の構成例を示すブロック図である。図２及び図３において、半導体チップ１００は、ロジック回路１０１と、アナログ回路１０２と、ヒューズ情報を有するヒューズ回路１０３ｆを備えたメモリ１０３と、１．８Ｖパワーオン回路１１１と、３．３Ｖパワーオン回路１１２と、電圧降下コンバータ（ＶＤＣ）１１３とを備えて構成される。
【０００７】
従来例では、例えば１．８Ｖと３．３Ｖの２種類の電圧動作範囲を組み合わせるために、１．８Ｖデバイス回路と、３．３Ｖデバイス回路とを選択的に１チップで行うために、ボンディングオプション（ＢＯＰ）法を用いて図４のフローのごとく電圧動作範囲の切り替えを行っている。
【０００８】
図４は図３のパワースイッチ制御回路によって実行されるパワーオン処理を示すフローチャートである。
【０００９】
図４のステップＳ１において、電圧ＸＶＣＣが所定のしきい値Ｖｔｈ１を超えたか否かが判断され、ＹＥＳとなったときに、ステップＳ２において電圧ＢＯＰはＨレベルであるか否かが判断される。ＹＥＳのときはステップＳ５に進む一方、ＮＯのときはステップＳ３に進む。ステップＳ３では、パワーオン回路１１１をイネーブルした後、ステップＳ４において電圧ＶＤＤＯＫはＨレベルであるか否かが判断され、ＹＥＳとなったときは、ステップＳ７に進む。ステップＳ５において、パワーオン回路１１１，１１２及び電圧降下コンバータ１１３をイネーブルした後、ステップＳ６において、電圧ＶＣＣＯＫがＨレベルでかつ電圧ＶＤＤＯＫがＨレベルであるか否かが判断され、ＹＥＳとなったらステップＳ７に進む。ステップＳ７では、ヒューズ回路１０３ｆ内の冗長回路設定データを読み出して設定し、ステップＳ８でスタンバイ状態になる。
【００１０】
以上のように構成された従来例の半導体チップ１００は、１．８Ｖパワーオン回路１１１と、３．３Ｖパワーオン回路１１２と、電圧降下コンバータ（ＶＤＣ）１１３とを備える。１．８Ｖパワーオン回路１１１は電圧ＸＶＤＤを検出したとき、３．３Ｖパワーオン回路１１２及び電圧降下コンバータ１１３は１．８Ｖの電源投入シーケンス中はディスエーブルされる。一方、３．３Ｖ動作の場合、電圧降下コンバータ１１３は１．８Ｖの電圧を端子ＸＶＤＤに供給し、このとき、パワーオン回路１１１，１１２の両方がイネーブルされる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２０１６−０２４５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
しかしながら、従来例の回路では、ＢＯＰ法を用いて電圧動作範囲の切り替えを行う場合、余分なパッド領域を必要としている。また、半導体チップのデバイスは２本のボンディングワイヤ配列を配置する必要があるという問題点があった。
【００１３】
本発明の目的は、従来例に比較して少ないパッド数で電圧動作範囲の切り替えを行うことができるパワースイッチ制御回路とその制御方法を提供することにある。
【課題を解決するための手段】
【００１４】
第１の発明にかかるパワースイッチ制御回路は、パッド電圧と接地電圧との間に接続され、互いに直列に接続された第１及び第２のスイッチを備え、所定のコマンド信号に応答して、前記第１のスイッチがオンされかつ前記第２のスイッチがオフされて起動するパワースイッチ制御回路であって、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第１及び第２の基準電圧発生回路と、
前記パッド電圧を第１の基準電圧と比較して第１の比較結果信号を出力する第１の比較回路と、
前記低電圧を第２の基準電圧と比較して第２の比較結果信号を出力する第２の比較回路と、
前記第１及び第２の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第１及び第２のスイッチを制御する制御回路と、
第１のタイマ回路を含み、前記パワースイッチ制御回路の起動後に前記第１の基準電圧発生回路を起動させた後、前記第１の比較回路を起動させる第１のパワーオン回路とを備え、
前記制御回路は、前記第１の比較回路の起動後に、前記第１の比較結果信号が第１のレベルのとき前記電圧変換回路を起動する一方、前記第１の比較結果信号が第２のレベルのとき前記第１のスイッチをオンするように制御し、
前記パワースイッチ制御回路はさらに、
第２のタイマ回路を含み、前記電圧変換回路の起動後に前記第２の基準電圧発生回路を起動させた後、前記第２の比較回路を起動させる第２のパワーオン回路とを備え、
前記制御回路は、前記第２の比較回路の起動後に、スタンバイ状態となることを特徴とする。
【００１５】
前記パワースイッチ制御回路において、前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路は、前記第２の比較回路の起動後に、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定することを特徴とする。
【００１６】
第２の発明にかかるパワースイッチ制御回路の制御方法は、パッド電圧と接地電圧との間に接続され、互いに直列に接続された第１及び第２のスイッチを備え、所定のコマンド信号に応答して、前記第１のスイッチがオンされかつ前記第２のスイッチがオフされて起動するパワースイッチ制御回路の制御方法であって、
前記パワースイッチ制御回路は、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第１及び第２の基準電圧発生回路と、
前記パッド電圧を第１の基準電圧と比較して第１の比較結果信号を出力する第１の比較回路と、
前記低電圧を第２の基準電圧と比較して第２の比較結果信号を出力する第２の比較回路と、
前記第１及び第２の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第１及び第２のスイッチを制御する制御回路とを備え、
前記制御方法は、
第１のパワーオン回路が、前記パワースイッチ制御回路の起動後に前記第１の基準電圧発生回路を起動させた後、前記第１の比較回路を起動させるステップと、
前記制御回路が、前記第１の比較回路の起動後に、前記第１の比較結果信号が第１のレベルのとき前記電圧変換回路を起動する一方、前記第１の比較結果信号が第２のレベルのとき前記第１のスイッチをオンするように制御するステップと、
第２のパワーオン回路が、前記電圧変換回路の起動後に前記第２の基準電圧発生回路を起動させた後、前記第２の比較回路を起動させるステップと、
前記制御回路が、前記第２の比較回路の起動後に、スタンバイ状態となるステップとを含むことを特徴とする。
【００１７】
前記パワースイッチ制御回路の制御方法において、
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路が、前記第２の比較回路の起動後に、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定するステップを含むことを特徴とする。
【発明の効果】
【００１８】
従って、本発明にかかるパワースイッチ制御回路とその制御方法によれば、従来例に比較して少ないパッド数で電圧動作範囲の切り替えを行うことができる。
【図面の簡単な説明】
【００１９】
【図１Ａ】従来例に係るボンディングオプション法を示す半導体チップ１００のパッドと、パッケージパッドとの第１の接続状態を示す平面図である。
【図１Ｂ】従来例に係るボンディングオプション法を示す半導体チップ１００のパッドと、パッケージパッドとの第２の接続状態を示す平面図である。
【図２】従来例で用いる半導体チップ１００の構成を示すブロック図である。
【図３】図２の半導体チップ１００で用いるパワースイッチ制御回路の構成例を示すブロック図である。
【図４】図３のパワースイッチ制御回路によって実行されるパワーオン処理を示すフローチャートである。
【図５】実施形態に係る半導体チップ２００のパワースイッチ制御回路の構成例を示すブロック図である。
【図６】図５のパワースイッチ制御回路の動作モードを示す表である。
【図７】図５のパワースイッチ制御回路によって実行されるパワーオン処理を示すフローチャートである。
【発明を実施するための形態】
【００２０】
以下、本発明にかかる実施形態について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。
【００２１】
図５は実施形態に係る半導体チップ２００のパワースイッチ制御回路の構成例を示すブロック図であり、図６は図５のパワースイッチ制御回路の動作モードを示す表である。図５において、本実施形態に係るパワースイッチ制御回路は、図３の従来例に係るパワースイッチ制御回路に比較して、コマンドデコーダ１と、パワーオン回路１１２１と、スイッチ回路であるＭＯＳトランジスタＱ１，Ｑ２と、コントローラ３０とをさらに備えたことを特徴とする。このパワースイッチ制御回路は、例えば不揮発性記憶装置であるＮＡＮＤ型フラッシュメモリである半導体チップ１００のための制御回路である。
【００２２】
図５において、パワーオン回路２は、タイマ回路１１と、基準電圧発生回路１２と、コンパレータ１３と、直列に接続された抵抗Ｒ１，Ｒ２にてなる分圧回路１４とを備えて構成される。パワーオン回路３は、タイマ回路２１と、基準電圧発生回路２２と、コンパレータ２３と、直列に接続された抵抗Ｒ１１，Ｒ１２にてなる分圧回路２４とを備えて構成される。
【００２３】
パッドＰ１１に印加される例えば３．３Ｖの電圧ＸＶＣＣはそのまま内部回路に出力されるとともに、ＭＯＳトランジスタＱ１のソースに印加される。また、電圧ＸＶＣＣは分圧回路１４により所定の分圧電圧Ｖｄｉｖ１に分圧された後、コンパレータ１３の非反転入力端子に印加される。パッドＰ１０に印加される入力信号Ｓｉｎはコマンドデコーダ１に入力され、コマンドデコーダ１は入力されるコマンド信号Ｓｉｎをデコードして電圧ＤＳＴＢＹを出力する。ここで、コマンド信号Ｓｉｎに例えば３．３Ｖへの電圧切替信号が含まれているときは、電圧ＤＳＴＢＹをＬレベルにしてタイマ回路１１及びコントローラ３０に出力することで当該パワースイッチ制御回路を起動する。タイマ回路１１は、Ｌレベルの出力電圧ＤＳＴＢＹに応答して所定の時間Ｔ１１後に制御信号Ｓ１１をオンにして基準電圧発生回路１２をイネーブルする。また、タイマ回路１１は、Ｌレベルの出力電圧ＤＳＴＢＹに応答して所定の時間Ｔ１２（＞Ｔ１１）後に制御信号Ｓ１２をオンにしてコンパレータ１３をイネーブルする。コンパレータ１３は入力される分圧電圧Ｖｄｉｖ１が基準電圧Ｖｒｅｆ１以上であるときは、比較結果信号であるＨレベルの電圧ＶＣＣＯＫをコントローラ３０に出力する一方、分圧電圧Ｖｄｉｖ１が基準電圧Ｖｒｅｆ１未満であるときは、比較結果信号であるＬレベルの電圧ＶＣＣＯＫをコントローラ３０に出力する。
【００２４】
電圧降下コンバータ４は３．３Ｖの電圧ＸＶＣＣを１．８ＶのＸＶＤＤに変換して、ＰチャネルのＭＯＳトランジスタＱ１のドレイン及びＮチャネルのＭＯＳトランジスタＱ２のドレイン、並びにタイマ回路２１に出力される。電圧ＸＶＣＣと接地電圧との間に、ＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ２とが直接に接続される。ＭＯＳトランジスタＱ１のゲートにはコントローラ３０から制御電圧ＶＱ１が印加されて、ＭＯＳトランジスタＱ１がオン又はオフに制御される。ＭＯＳトランジスタＱ２のゲートにはコントローラ３０から制御電圧ＶＱ２が印加されて、ＭＯＳトランジスタＱ２がオン又はオフに制御される。
【００２５】
パワーオン回路３において、電圧ＸＶＤＤは分圧回路２４により所定の分圧電圧Ｖｄｉｖ２に分圧された後、コンパレータ２３の非反転入力端子に印加される。タイマ回路２１は、１．８Ｖの出力電圧ＸＶＤＤに応答して所定の時間Ｔ２１後に制御信号Ｓ２１をオンにして基準電圧発生回路２２をイネーブルする。また、タイマ回路２１は、１．８Ｖの出力電圧ＸＶＤＤに応答して所定の時間Ｔ２２（＞Ｔ２１）後に制御信号Ｓ２２をオンにしてコンパレータ２３をイネーブルする。コンパレータ２３は入力される分圧電圧Ｖｄｉｖ２が基準電圧Ｖｒｅｆ２以上であるときは、比較結果信号であるＨレベルの電圧ＶＤＤＯＫをコントローラ３０に出力する一方、分圧電圧Ｖｄｉｖ２が基準電圧Ｖｒｅｆ２未満であるときは、比較結果信号であるＬレベルの電圧ＶＤＤＯＫをコントローラ３０に出力する。
【００２６】
図７は図５のパワースイッチ制御回路によって実行されるパワーオン処理を示すフローチャートである。
【００２７】
図７のステップＳ１０の初期化処理において、電圧ＶＱ１，ＶＱ２をともにＨレベルに設定し、ＭＯＳトランジスタＱ１をオフにし、ＭＯＳトランジスタＱ２をオンにすることで表６の「ディープパワーダウンモード」に設定する。次いで、ステップＳ１１においてコマンドデコーダ１の出力電圧ＤＳＴＢＹがＬレベルであるか否かが判断され、ＹＥＳとなったら当該パワースイッチ制御回路が起動される。ステップＳ１２において、Ｌレベルの出力電圧ＤＳＴＹＢＹに応答して所定の時間Ｔ１１後に制御信号Ｓ１１をオンにし、基準電圧発生回路１２をイネーブルする。さらに、Ｌレベルの出力電圧ＤＳＴＹＢＹに応答して所定の時間Ｔ１２（＞Ｔ１１）後に制御信号Ｓ１２をオンにしコンパレータ１３をイネーブルする。なお、ステップＳ１２，Ｓ１３では、Ｌレベルの出力電圧ＤＳＴＹＢＹに基づいて基準時刻を決めているが、本発明はこれに限らず、基準電圧発生回路１２をイネーブルした後、基準電圧Ｖｒｅｆ１が所定値になったときにコンパレータ１３をイネーブルするように構成してもよい。
【００２８】
次いで、ステップＳ１４において電圧ＶＣＣＯＫがＨレベルであるか否かが判断され、ＹＥＳのときはステップＳ１５に進む一方、ＮＯのときはステップＳ１６に進む。ステップＳ１５では、電圧降下回路（ＶＤＣ）４をイネーブルすることで、表６の３．３Ｖ動作モードに設定した後、ステップＳ１７に進む。
【００２９】
ステップＳ１６では、コントローラ３０は制御電圧ＶＱ１をＬレベルにすることで、ＭＯＳトランジスタＱ１をオフにし、表６の１．８Ｖ動作モードに設定した後、ステップＳ１７に進む。
【００３０】
ステップＳ１７では、例えば１．８Ｖの出力電圧ＸＶＤＤに応答して所定の時間Ｔ２１後に制御信号Ｓ２２をオンにし基準電圧発生回路２２をイネーブルする。次いで、ステップＳ１８では、例えば１．８Ｖの出力電圧ＸＶＤＤに応答して所定の時間Ｔ２２（＞Ｔ２１）後に制御信号Ｓ２３をオンにしコンパレータ２３をイネーブルし、ステップＳ１９に進む。なお、ステップＳ１７，Ｓ１８では、Ｌレベルの出力電圧ＤＳＴＹＢＹに基づいて基準時刻を決めているが、本発明はこれに限らず、基準電圧発生回路２２をイネーブルした後、基準電圧Ｖｒｅｆ２が所定値になったときにコンパレータ２３をイネーブルするように構成してもよい。
【００３１】
次いで、ステップＳ１９において、電圧ＶＤＤＯＫがＨレベルであるか否かが判断され、ＹＥＳとなったら、ステップＳ２０においてヒューズ回路１０３ｆ内の冗長回路設定データを読み出して設定し、ステップＳ２１において当該半導体チップ２００がスタンバイ状態になる。
【００３２】
以上のように構成されたパワースイッチ制御回路によれば、タイマ回路１１を含み、パワースイッチ制御回路の起動後に基準電圧発生回路１２を起動させた後、コンパレータ１３を起動させるパワーオン回路２を備え、コントローラ３０はコンパレータ１３の起動後に、電圧ＶＣＣＯＫがＨレベルのとき電圧降下コンバータ４を起動する一方、電圧ＶＣＣＯＫがＬレベルのときＭＯＳトランジスタＱ１をオンするように制御する。また、タイマ回路２１を含み、電圧降下コンバータ４の起動後に基準電圧発生回路２２を起動させた後、コンパレータ２３を起動させるパワーオン回路３を備え、コントローラ３０は、コンパレータ２３の起動後に、スタンバイ状態となる。従って、表６に示す３個の動作モードを選択的に切り替えることができる。構成されたパワースイッチ制御回路によれば、従来例に比較して少ないパッド数で電圧動作範囲の切り替えを行うことができる。
【産業上の利用分野】
【００３３】
以上詳述したように、本発明にかかるパワースイッチ制御回路とその制御方法によれば、従来例に比較して少ないパッド数で電圧動作範囲の切り替えを行うことができる。
【符号の説明】
【００３４】
１  コマンドデコーダ
２，３  パワーオン回路
１１，２１  タイマ回路
１２，２２  基準電圧発生回路
１３，２３  コンパレータ
３０  コントローラ
１００，２００  半導体チップ
１０１  ロジック回路
１０２  アナログ回路
１０３  メモリ
１０３ｆ  ヒューズ回路
１１１，１１２  パワーオン回路
１１３  電圧降下コンバータ
Ｐ１〜Ｐ１３  パッド
Ｑ１，Ｑ２  ＭＯＳトランジスタ
Ｒ１〜Ｒ１２  抵抗
Ｓｉｎ  コマンド信号
Ｓ１０〜Ｓ２２  制御信号
ＶＱ１〜ＶＱ２  制御電圧
【図１Ａ】
2020088448.tif 000003
【図１Ｂ】
2020088448.tif 000004
【図２】
2020088448.tif 000005
【図３】
2020088448.tif 000006
【図４】
2020088448.tif 000007
【図５】
2020088448.tif 000008
【図６】
2020088448.tif 000009
【図７】
2020088448.tif 000010
【手続補正書】
【提出日】令和1年10月28日(2019.10.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッド電圧と接地電圧との間に接続され、互いに直列に接続された第１及び第２のスイッチを備え、所定のコマンド信号に応答して、前記第１のスイッチがオンされかつ前記第２のスイッチがオフされて起動するパワースイッチ制御回路であって、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第１及び第２の基準電圧発生回路と、
前記パッド電圧を第１の基準電圧と比較して、前記パッド電圧が前記第１の基準電圧以上であるときに第１の比較結果信号を出力する第１の比較回路と、
前記低電圧を第２の基準電圧と比較して、前記低電圧が前記第２の基準電圧以上であるときに第２の比較結果信号を出力する第２の比較回路と、
前記第１及び第２の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第１及び第２のスイッチを制御する制御回路と、
第１のタイマ回路を含み、前記パワースイッチ制御回路の起動後に前記第１の基準電圧発生回路を起動させた後、前記第１の比較回路を起動させる第１のパワーオン回路とを備え、
前記制御回路は、前記第１の比較回路の起動後に、前記第１の比較結果信号が第１のレベルのとき前記電圧変換回路を起動する一方、前記第１の比較結果信号が第２のレベルのとき前記第１のスイッチをオンするように制御し、
前記パワースイッチ制御回路はさらに、
第２のタイマ回路を含み、前記電圧変換回路の起動後に前記第２の基準電圧発生回路を起動させた後、前記第２の比較回路を起動させる第２のパワーオン回路を備え、
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御回路は、前記第２の比較回路を起動して、前記第２の比較結果信号が出力されたときに、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定した後に、前記半導体チップがスタンバイ状態となることを特徴とするパワースイッチ制御回路。
【請求項２】
パッド電圧と接地電圧との間に接続され、互いに直列に接続された第１及び第２のスイッチを備え、所定のコマンド信号に応答して、前記第１のスイッチがオンされかつ前記第２のスイッチがオフされて起動するパワースイッチ制御回路の制御方法であって、
前記パワースイッチ制御回路は、
前記パッド電圧を、前記パッド電圧未満の低電圧に変換する電圧変換回路と、
所定の各基準電圧を発生する第１及び第２の基準電圧発生回路と、
前記パッド電圧を第１の基準電圧と比較して、前記パッド電圧が前記第１の基準電圧以上であるときに第１の比較結果信号を出力する第１の比較回路と、
前記低電圧を第２の基準電圧と比較して、前記低電圧が前記第２の基準電圧以上であるときに第２の比較結果信号を出力する第２の比較回路と、
前記第１及び第２の比較結果信号に基づいて、前記電圧変換回路を起動し、前記第１及び第２のスイッチを制御する制御回路とを備え、
前記パワースイッチ制御回路は、不揮発性記憶装置のための半導体チップに内蔵され、
前記制御方法は、
第１のパワーオン回路が、前記パワースイッチ制御回路の起動後に前記第１の基準電圧発生回路を起動させた後、前記第１の比較回路を起動させるステップと、
前記制御回路が、前記第１の比較回路の起動後に、前記第１の比較結果信号が第１のレベルのとき前記電圧変換回路を起動する一方、前記第１の比較結果信号が第２のレベルのとき前記第１のスイッチをオンするように制御するステップと、
第２のパワーオン回路が、前記電圧変換回路の起動後に前記第２の基準電圧発生回路を起動させた後、前記第２の比較回路を起動させるステップと、
前記制御回路が、前記第２の比較回路を起動して、前記第２の比較結果信号が出力されたときに、前記不揮発性記憶装置の冗長回路の設定データを読み出して設定した後に、前記半導体チップがスタンバイ状態となるステップとを含むことを特徴とするパワースイッチ制御回路の制御方法。