(57)【要約】【課題】特定のパターンを有する画像を表示しようとする際に横クロストークの発生を防ぐことが可能な画素回路を提供する。【解決手段】発光素子と、前記発光素子のアノードに第１端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備え、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路が提供される。【選択図】図１
2020085959.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、
前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備え、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路。
【請求項２】
前記駆動トランジスタの閾値補正を行う水平期間の１以上前の水平期間に前記駆動トランジスタのゲートに閾値補正基準電位を設定するよう前記サンプリングトランジスタをオンさせる、請求項１に記載の画素回路。
【請求項３】
前記発光制御トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインである、請求項１に記載の画素回路。
【請求項４】
前記リセットトランジスタは、Ｐチャネル型のトランジスタである、請求項１に記載の画素回路。
【請求項５】
前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインであり、前記第２端子はソースである、請求項１に記載の画素回路。
【請求項６】
前記発光制御トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースである、請求項１に記載の画素回路。
【請求項７】
前記リセットトランジスタは、Ｎチャネル型のトランジスタである、請求項１に記載の画素回路。
【請求項８】
前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースであり、前記第２端子はドレインである、請求項１に記載の画素回路。
【請求項９】
請求項１に記載の画素回路が配置される画素アレイ部と、
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
【請求項１０】
請求項９に記載の表示装置を備える、電子機器。
【請求項１１】
発光素子と、
前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備える画素回路において、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、画素回路、表示装置、画素回路の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、表示装置の分野では、発光部を含む画素が行列状（マトリクス状）に配置されて成る平面型（フラットパネル型）の表示装置が主流となっている。平面型の表示装置の一つとして、発光部に流れる電流値に応じて発光輝度が変化する、所謂、電流駆動型の電気光学素子、例えば、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子を用いる有機ＥＬ表示装置がある。
【０００３】
この有機ＥＬ表示装置に代表される平面型の表示装置にあっては、電気光学素子を駆動する駆動トランジスタのトランジスタ特性（例えば、閾値電圧）が、プロセスの変動などによって画素毎にばらつく場合がある。その駆動トランジスタの特性の補正動作を行うに当たって、駆動トランジスタのゲートノードに対する初期化電圧の書込み時間の短縮化を可能にした表示装置の技術が、例えば特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−３４８６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特定のパターンを有する画像を表示しようとする際に、例えば上記特許文献１などで開示されている技術を用いて駆動トランジスタの特性の補正動作を行うと、横クロストークと呼ばれる、白表示部分に輝度差が発生する現象が生じうる。
【０００６】
そこで、本開示では、特定のパターンを有する画像を表示しようとする際に横クロストークの発生を防ぐことが可能な、新規かつ改良された画素回路、表示装置、画素回路の駆動方法および電子機器を提案する。
【課題を解決するための手段】
【０００７】
本開示によれば、発光素子と、前記発光素子のアノードに第１端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備え、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路が提供される。
【０００８】
また本開示によれば、発光素子と、前記発光素子のアノードに第１端子が接続される駆動トランジスタと、前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、を備える画素回路において、前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法が提供される。
【図面の簡単な説明】
【０００９】
【図１】本開示の実施の形態に係る表示装置１００の構成例を示す説明図である。
【図２】同実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。
【図３】同実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。
【図４】図３に示した画素回路を抜き出して示した説明図である。
【図５】同実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。
【図６】表示装置１００に表示させる表示パターンの例を示す説明図である。
【図７】比較例における駆動タイミング例を示す説明図である。
【図８】比較例における駆動タイミング例を示す説明図である。
【図９】比較例における駆動タイミング例を示す説明図である。
【図１０】比較例における駆動タイミング例を示す説明図である。
【図１１】同実施の形態に係る表示装置１００の駆動方法を示す説明図である。
【図１２】駆動タイミング例を示す説明図である。
【図１３】駆動タイミング例を示す説明図である。
【図１４】駆動タイミング例を示す説明図である。
【図１５】同実施の形態に係る表示装置１００の駆動方法を示す説明図である。
【図１６】同実施の形態に係る表示装置１００の画素回路の変形例を示す説明図である。
【図１７】図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。
【図１８】図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。
【図１９】図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。
【図２０】図１６に示した画素回路を備える表示装置１００における駆動例を示す説明図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
【００１１】
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明
１．２．構成例および動作例
１．３．変形例
２．まとめ
【００１２】
＜１．本開示の実施の形態＞
［１．１．本開示の表示装置、表示装置の駆動方法、及び、電子機器、全般に関する説明］
本開示の表示装置は、発光部を駆動する駆動トランジスタの他に、サンプリングトランジスタ及び保持容量を有する画素回路が配置されて成る平面型（フラットパネル型）の表示装置である。平面型の表示装置としては、有機ＥＬ表示装置、液晶表示装置、プラズマ表示装置などを例示することができる。これらの表示装置のうち、有機ＥＬ表示装置は、有機材料のエレクトロルミネッセンスを利用し、有機薄膜に電界をかけると発光する現象を用いた有機ＥＬ素子を画素の発光素子（電気光学素子）として用いている。
【００１３】
画素の発光部として有機ＥＬ素子を用いた有機ＥＬ表示装置は次のような特長を持っている。すなわち、有機ＥＬ素子が１０Ｖ以下の印加電圧で駆動できるために、有機ＥＬ表示装置は低消費電力である。有機ＥＬ素子が自発光型の素子であるために、有機ＥＬ表示装置は、同じ平面型の表示装置である液晶表示装置に比べて、画像の視認性が高く、しかも、バックライト等の照明部材を必要としないために軽量化及び薄型化が容易である。更に、有機ＥＬ素子の応答速度が数マイクロ秒程度と非常に高速であるために、有機ＥＬ表示装置は動画表示時の残像が発生しない。
【００１４】
有機ＥＬ素子は、自発光型の素子であるとともに、電流駆動型の電気光学素子である。電流駆動型の電気光学素子としては、有機ＥＬ素子の他に、無機ＥＬ素子、ＬＥＤ素子、半導体レーザー素子などを例示することができる。
【００１５】
有機ＥＬ表示装置等の平面型の表示装置は、表示部を備える各種の電子機器において、その表示部（表示装置）として用いることができる。各種の電子機器としては、テレビジョンシステムの他、ヘッドマウントディスプレイ、デジタルカメラ、ビデオカメラ、ゲーム機、ノート型パーソナルコンピュータ、電子書籍等の携帯情報機器、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）や携帯電話機等の携帯通信機器などを例示することができる。
【００１６】
本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部について、駆動トランジスタのゲートノードをフローティング状態にした後ソースノードをフローティング状態にする構成とすることができる。また、駆動部について、駆動トランジスタのソースノードをフローティング状態にしたままサンプリングトランジスタによる信号電圧の書込みを行う構成とすることができる。初期化電圧については、信号電圧と異なるタイミングで信号線に供給され、信号線からサンプリングトランジスタによるサンプリングによって駆動トランジスタのゲートノードに書き込まれる構成とすることができる。
【００１７】
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、シリコンのような半導体上に形成する構成とすることができる。また、駆動トランジスタについて、Ｐチャネル型のトランジスタから成る構成とすることができる。駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのは次の理由による。
【００１８】
トランジスタをガラス基板のような絶縁体上ではなく、シリコンのような半導体上に形成する場合、トランジスタは、ソース／ゲート／ドレインの３端子ではなく、ソース／ゲート／ドレイン／バックゲート（ベース）の４端子となる。そして、駆動トランジスタとしてＮチャネル型のトランジスタを用いた場合、バックゲート（基板）電圧が０Ｖとなり、駆動トランジスタの閾値電圧の画素毎のばらつきを補正する動作などに悪影響を及ぼすことになる。
【００１９】
また、トランジスタの特性ばらつきは、ＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域を持つＮチャネル型のトランジスタに比べて、ＬＤＤ領域を持たないＰチャネル型のトランジスタの方が小さく、画素の微細化、ひいては、表示装置の高精細化を図る上で有利である。このような理由などから、シリコンのような半導体上への形成を想定した場合、駆動トランジスタとして、Ｎチャネル型のトランジスタではなく、Ｐチャネル型のトランジスタを用いるのが好ましい。
【００２０】
上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、サンプリングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
【００２１】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、発光部の発光／非発光を制御する発光制御トランジスタを有する構成とすることができる。このとき、発光制御トランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。
【００２２】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、保持容量について、駆動トランジスタのゲートノードとソースノードとの間に接続された構成とすることができる。また、画素回路について、駆動トランジスタのソースノードと固定電位のノードとの間に接続された補助容量を有する構成とすることができる。
【００２３】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、画素回路について、駆動トランジスタのドレインノードと発光部のカソードノードとの間に接続されたスイッチングトランジスタを有する構成とすることができる。このとき、スイッチングトランジスタについても、Ｐチャネル型のトランジスタから成る構成とすることができる。また、駆動部について、発光部の非発光期間にスイッチングトランジスタを導通状態にする構成とすることができる。
【００２４】
あるいは又、上述した好ましい構成を含む本開示の表示装置、表示装置の駆動方法、及び、電子機器にあっては、駆動部は、スイッチングトランジスタを駆動する信号を、サンプリングトランジスタによる初期化電圧のサンプリングタイミングよりも前にアクティブ状態にする。そして、発光制御トランジスタを駆動する信号をアクティブ状態にした後に非アクティブ状態にする構成とすることができる。このとき、駆動部について、発光制御トランジスタを駆動する信号を非アクティブ状態にする前に、サンプリングトランジスタによる初期化電圧のサンプリングを完了する構成とすることができる。
【００２５】
［１．２．構成例および動作例］
続いて、本開示の実施の形態に係る表示装置の構成例を説明する。図１は、本開示の実施の形態に係る表示装置１００の構成例を示す説明図である。以下、図１を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
【００２６】
画素部１１０は、有機ＥＬ素子その他の自発光素子がそれぞれ設けられた画素がマトリクス状に配置された構成を有する。画素部１１０は、マトリックス状に配置した画素に対して、走査線がライン単位で水平方向に設けられ、また走査線と直交するように信号線が列毎に設けられる。
【００２７】
水平セレクタ１２０は、所定のサンプリングパルスを順次転送し、このサンプリングパルスで画像データを順次ラッチすることにより、この画像データを各信号線に振り分ける。また水平セレクタ１２０は、各信号線に振り分けた画像データをそれぞれアナログディジタル変換処理し、これにより各信号線に接続された各画素の発光輝度を時分割により示す駆動信号を生成する。水平セレクタ１２０は、この駆動信号を対応する信号線に出力する。
【００２８】
垂直スキャナ１３０は、この水平セレクタ１２０による信号線の駆動に応動して、各画素の駆動信号を生成して走査線ＳＣＮに出力する。これにより表示装置１００は、垂直スキャナ１３０により画素部１１０に配置された各画素を順次駆動し、水平セレクタ１２０より設定される各信号線の信号レベルで各画素を発光させ、所望の画像を画素部１１０で表示する。
【００２９】
図２は、本開示の実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。以下、図２を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
【００３０】
画素部１１０には、赤色を表示する画素１１１Ｒ、緑色を表示する画素１１１Ｇ、青色を表示する画素１１１Ｂがマトリクス状に配置されている。
【００３１】
そして垂直スキャナ１３０は、オートゼロスキャナ１３１、駆動スキャナ１３２及び書き込みスキャナ１３３を有する。それぞれのスキャナから信号が画素部１１０にマトリクス状に配置された画素に供給されることで、それぞれの画素に設けられるＴＦＴのオン、オフ動作が行われる。
【００３２】
図３は、本開示の実施の形態に係る表示装置１００のより詳細な構成例を示す説明図である。以下、図３を用いて本開示の実施の形態に係る表示装置１００の構成例を説明する。
【００３３】
図３には、画素部１１０にマトリクス状に配置された１つの画素に対する画素回路を図示している。画素回路は、トランジスタＴ１〜Ｔ４と、キャパシタＣ１、Ｃ２と、有機ＥＬ素子ＥＬと、を含んで構成される。図４は、図３に示した画素回路を抜き出して示した説明図である。
【００３４】
トランジスタＴ１は有機ＥＬ素子ＥＬの発光を制御する発光制御トランジスタである。トランジスタＴ１は、電源電圧ＶＣＣＰの電源ノードと、トランジスタＴ２のソースノード（ソース電極）との間に接続され、駆動スキャナ１３２から出力される発光制御信号による駆動の下に、有機ＥＬ素子ＥＬの発光／非発光を制御する。
【００３５】
トランジスタＴ２は、キャパシタＣ２の保持電圧に応じた駆動電流を有機ＥＬ素子ＥＬに流すことによって有機ＥＬ素子ＥＬを駆動する駆動トランジスタである。
【００３６】
トランジスタＴ３は、書き込みスキャナ１３３から供給される信号電圧Ｖｓｉｇをサンプリングすることによって、トランジスタＴ２のゲートノード（ゲート電極）に信号電圧Ｖｓｉｇを書き込む。
【００３７】
トランジスタＴ４は、トランジスタＴ２のドレインノード（ドレイン電極）と電流排出先ノード（例えば、電源ＶＳＳ）との間に接続されるリセットトランジスタである。トランジスタＴ４は、オートゼロスキャナ１３１からの駆動信号による駆動の下に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御する。トランジスタＴ１〜Ｔ４は、いずれもＰチャネル型のトランジスタから成る構成とすることができる。
【００３８】
キャパシタＣ２は、トランジスタＴ２のゲートノードとソースノードとの間に接続されており、トランジスタＴ３によるサンプリングによって書き込まれた信号電圧Ｖｓｉｇを保持する。キャパシタＣ１は、トランジスタＴ２のソースノードと、固定電位のノード（例えば、電源電圧ＶＣＣＰの電源ノード）との間に接続されている。このキャパシタＣ１は、信号電圧を書き込んだときにトランジスタＴ２のソース電圧が変動するのを抑制するとともに、トランジスタＴ２のゲートソース間電圧ＶｇｓをトランジスタＴ２の閾値電圧Ｖthにする作用をなす。また、Ｃｐは、信号線Ｄａｔａと電源電圧Ｖｃｃｐ間の寄生容量である。
【００３９】
この種の表示装置１００では、ポリシリコンＴＦＴを用いてガラス基板等による透明絶縁基板上に画素部１１０、水平セレクタ１２０、垂直スキャナ１３０等がまとめて形成される。ポリシリコンＴＦＴは、しきい値電圧、移動度にばらつきを避け得ず、有機ＥＬ素子を用いたディスプレイ装置では、これらのばらつきにより画質が劣化する問題がある。
【００４０】
そこで、例えば図４に示す回路構成により画素回路を構成し、駆動用トランジスタのしきい値電圧、移動度のばらつきを補正することが考えられる。
【００４１】
上記の構成の表示装置１００の駆動方法に関して、まず、本開示の技術（即ち、実施形態に係る駆動方法）よりも前の技術について、比較例に係る駆動方法を説明ずる。
【００４２】
図５は、本開示の実施の形態に係る表示装置１００の駆動方法の比較例を示す説明図である。図５には、水平同期信号ＸＶＤ、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図５には、トランジスタＴ２のソース電位Ｓｏｕｒｃｅおよびゲート電位Ｇａｔｅ、ならびに有機ＥＬ素子ＥＬのアノード電位Ａｎｏｄｅの時間的推移も示されている。
【００４３】
時刻ｔ１までが前フレームの発光期間である。この時刻ｔ１になる前に、信号ＤＳがハイからローになり、トランジスタＴ１がオフからオンとなる。時刻ｔ１において信号ＡＺがハイからローになり、発光期間が終了し、消光期間が始まる。信号ＡＺをハイからローに遷移させるのは、後述のＶｔｈ補正期間中に有機ＥＬ素子ＥＬに電流が流れ込み、有機ＥＬ素子ＥＬが発光することを防ぐためである。
【００４４】
時刻ｔ１からｔ２になるまでの間、信号電圧Ｖｄａｔａがオフセット電圧Ｖｏｆｓに変化する。このオフセット電圧Ｖｏｆｓは、Vth補正の基準電位である。その後、時刻ｔ２になり、消光期間が終わり、Ｖｔｈ準備期間が始まると信号ＷＳがハイからローになり、トランジスタＴ３がオフからオンとなる。トランジスタＴ３がオンになることで、トランジスタＴ２のゲートが信号線Ｄａｔａと接続され、トランジスタＴ２のゲート電圧がオフセット電圧Ｖｏｆｓまで低下する。
【００４５】
時刻ｔ３になると、信号ＷＳがローからハイになり、トランジスタＴ３がオンからオフとなる。トランジスタＴ３がオンからオフとなるとトランジスタＴ２のゲートが信号線Ｄａｔａから切り離される。
【００４６】
その後、時刻ｔ４になると、信号ＤＳがローからハイになり、トランジスタＴ１がオンからオフとなる。信号ＤＳがハイになることでＶｔｈ補正期間に入る。Ｖｔｈ補正期間において、トランジスタＴ２のゲートソース間電圧ＶｇｓがトランジスタＴ２の閾値電圧Ｖｔｈに設定される。また、Ｖｔｈ補正期間の間の時刻ｔ５において信号ＡＺがローからハイになる。
【００４７】
その後、時刻ｔ６において信号ＷＳがハイからローになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間となる。この書き込み期間において、トランジスタＴ２のゲート電位がＶｓｉｇになる。時刻ｔ７において信号ＷＳがローからハイになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間が終了する。そして時刻ｔ８において信号ＤＳがハイからローになり、トランジスタＴ１がオンになることで有機ＥＬ素子ＥＬが発光する発光期間となる。発光期間では、トランジスタＴ２のソース電位が画素回路の電源電圧ＶＣＣＰとなる。
【００４８】
図６は、表示装置１００に表示させる表示パターンの例を示す説明図である。図６の様に、背景を白（高階調）とし、その中に２つの黒ウインドウがある表示パターンを考える。ここで、黒ウインドウの前段（上段）の白（高階調）表示画素のみのラインをｎライン目とし、黒ウインドウの１段目をｎ＋１ライン目、黒ウインドウの２段目をｎ＋２ライン目と定義する。
【００４９】
図７は、上記比較例における、ｎライン目、ｎ＋１ライン目、ｎ＋２ライン目の信号線Ｄａｔａの電位Ｖｄａｔａ、電源電圧を供給する信号線Ｖｃｃｐ及び各ラインの信号ＷＳ、ＡＺ、ＤＳの駆動タイミング例を示す説明図である。
【００５０】
ここで信号線Ｄａｔａの電位Ｖｄａｔａの変動に着目する。ｎライン目の前段は白階調で、ＶｓｉｇとＶｏｆｓとの関係がＶｓｉｇ＜Ｖｏｆｓとすると、電位ＶｄａｔａがＶｏｆｓに切り替わる際に、寄生容量Ｃｐを介して信号線Ｖｃｃｐに正の電位方向にカップリングが入り、その瞬間、信号線Ｖｃｃｐの電位は、カップリング分だけ高くなる。
【００５１】
信号線Ｖｃｃｐで供給される電位は、メタル給電線によって常に全画素に供給されているので、信号線Ｖｃｃｐの電位はＶｃｃｐに戻ろうとするが、画素領域の拡大や高精細化により、配線インピーダンスが増加するとスルーレートが遅くなる。この時、画素回路はトランジスタＴ１がオン状態となっており、トランジスタＴ２のソースに電位Ｖｃｃｐを書き込む動作が行われている。
【００５２】
しかし、トランジスタＴ１がオフになった時点でも、まだ電位Ｖｃｃｐに戻りきらず、信号線Ｖｃｃｐの電位がＶｃｃｐ＋α［Ｖ］の状態になっていると、Ｖｔｈ補正開始時のトランジスタＴ２のゲートソース間電圧Ｖｇｓがより広くなる。
【００５３】
黒ウインドウの先頭ラインであるｎ＋１ライン目に関しても、１ライン前のｎライン目が白階調であることから、Ｖｔｈ補正時のトランジスタＴ２のソース電圧はＶｃｃｐ＋α［Ｖ］になる。
【００５４】
一方、ｎ＋２ライン目は、前ラインに黒信号（＝Ｖｓｉｇ＞Ｖｏｆｓ）が含まれており、黒信号画素が多いほど（すなわち、黒ウインドウの幅が大きいほど）、Ｖｏｆｓへの切り替わりの際に、信号線Ｖｃｃｐに負の電位方向にカップリングが入る。すなわち、Ｖｔｈ補正時のトランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなる傾向にある。
【００５５】
上記比較例における、ｎライン目、ｎ＋１ライン目、ｎ＋２ライン目の白画素の駆動を、図８、９、１０に示す。図８、９に示したｎライン目、ｎ＋１ライン目の駆動に対し、図１０のｎ＋２ライン目の駆動では、前述の通り、Ｖｔｈ補正前のトランジスタＴ２のゲートソース間電圧Ｖｇｓが小さくなる。
【００５６】
よって補正後のトランジスタＴ２のゲート電位Ｖｇ、ソース電位Ｖｓは、ｎライン目、ｎ＋１ライン目よりもｎ＋２ライン目の方が高くなり、映像信号書き込み後のトランジスタＴ２のゲートソース間電圧Ｖｇｓは、ｎライン目、ｎ＋１ライン目よりもｎ＋２ライン目の方が小さくなる。すなわち、ｎライン目、ｎ＋１ライン目の電流よりもｎ＋２ライン目の電流の方が小さくなり、ｎ＋２ライン目の白表示が、ｎライン目、ｎ＋１ライン目より暗くなる。つまり、図５のような比較例の駆動を行うと、黒ウインドウのエッジの１ライン下のラインから暗くなり、図６の様にクロストークとして視認されてしまう。
【００５７】
そこで本開示の実施の形態では、図６のような黒ウインドウを表示する場合にクロストークを発生させないようにする表示装置１００の駆動方法を提供する。
【００５８】
図１１は、本開示の実施の形態に係る表示装置１００の駆動方法を示す説明図である。本開示の実施の形態に係る表示装置１００は、上述した比較例と比べ、駆動スキャナ１３２からの信号ＤＳの状態の遷移タイミングが異なる。上述の比較例では、前フレームの発光期間で信号ＤＳがハイからローになり、信号線Ｄａｔａの電位がＶｏｆｓに切り替わった後に信号ＤＳがローからハイになっていた。
【００５９】
しかし、本開示の実施の形態に係る表示装置１００は、前フレームの発光期間で信号ＤＳがハイからローになり、その後、信号線Ｄａｔａの電位がＶｏｆｓに切り替わる前に信号ＤＳがローからハイに変化する。すなわち、本開示の実施の形態に係る表示装置１００は、信号線Ｄａｔａの電位がＶｏｆｓに切り替わる前にトランジスタＴ１をオフにしている。
【００６０】
本開示の実施の形態に係る表示装置１００は、このように信号ＤＳの状態の切り替わりを制御することで、カップリングの影響なく、トランジスタＴ２のソースに電位Ｖｃｃｐを書き込むことを特徴としている。
【００６１】
図１２〜１４は、本開示の実施の形態に係る表示装置１００に係る、図６に示す画像のｎライン目、ｎ＋１ライン目、ｎ＋２ライン目の駆動について、それぞれ示す説明図である。
【００６２】
まず、図１２を用いて、本開示の実施の形態に係る表示装置１００に係る、図６に示す画像のｎライン目の駆動を説明する。図１２には、水平同期信号ＸＶＤ、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１２には、トランジスタＴ２のソース電位Ｓｏｕｒｃｅおよびゲート電位Ｇａｔｅ、ならびに有機ＥＬ素子ＥＬのアノード電位Ａｎｏｄｅの時間的推移も示されている。
【００６３】
時刻ｔ１までが前フレームの発光期間である。この時刻ｔ１になる前に、信号ＤＳがハイからローになり、トランジスタＴ１がオフからオンとなる。時刻ｔ１において信号ＡＺがハイからローになり、発光期間が終了し、消光期間が始まる。信号ＡＺをハイからローに遷移させるのは、後述のＶｔｈ補正期間中に有機ＥＬ素子ＥＬに電流が流れ込み、有機ＥＬ素子ＥＬが発光することを防ぐためである。
【００６４】
続く時刻ｔ２の時点で、信号ＤＳがローからハイになり、トランジスタＴ１がオンからオフとなる。
【００６５】
その後、時刻ｔ２より後、時刻ｔ３より前の時点で、信号線Ｄａｔａの電位がＶｓｉｇより高いＶｏｆｓに変化すると、信号線Ｖｃｃｐに正の電位方向にカップリングが入り、その瞬間、信号線Ｖｃｃｐの電位は、カップリング分だけ高くなる。しかし、この時点でトランジスタＴ１はオフとなっているため、信号線Ｖｃｃｐの電位の変化の影響がトランジスタＴ２のソース電位に影響を及ぼすことは無い。従って、信号線Ｄａｔａの電位がＶｏｆｓに変化しても、トランジスタＴ２のソース電位はＶｃｃｐ＝Ｖｒｅｆのままである。
【００６６】
その後、時刻ｔ３になり、消光期間が終わり、Ｖｔｈ準備期間が始まると信号ＷＳがハイからローになり、トランジスタＴ３がオフからオンとなる。トランジスタＴ３がオンになることで、トランジスタＴ２のゲートが信号線Ｄａｔａと接続され、トランジスタＴ２のゲート電圧がオフセット電圧Ｖｏｆｓまで低下する。
【００６７】
時刻ｔ４になると、信号ＷＳがローからハイになり、トランジスタＴ３がオンからオフとなる。トランジスタＴ３がオンからオフとなるとトランジスタＴ２のゲートが信号線Ｄａｔａから切り離される。時刻ｔ４からＶｔｈ補正期間に入り、トランジスタＴ２のゲートソース間電圧ＶｇｓがトランジスタＴ２の閾値電圧Ｖｔｈに設定される。また、Ｖｔｈ補正期間の間の時刻ｔ５において信号ＡＺがローからハイになる。
【００６８】
その後、時刻ｔ６において信号ＷＳがハイからローになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間となる。この書き込み期間において、トランジスタＴ２のゲート電位がＶｓｉｇになる。時刻ｔ７において信号ＷＳがローからハイになり、信号電圧ＶｓｉｇのトランジスタＴ２への書き込み期間が終了する。そして時刻ｔ８において信号ＤＳがハイからローになり、トランジスタＴ１がオンになることで有機ＥＬ素子ＥＬが発光する発光期間となる。発光期間では、トランジスタＴ２のソース電位が電源電圧Ｖｃｃｐ＝Ｖｒｅｆとなる。
【００６９】
図１３に示したｎ＋１ライン目、図１４に示したｎ＋２ライン目の駆動についても同様である。すなわち、本実施形態では、信号ＤＳがハイであり、トランジスタＴ１がオフとなっているタイミングで信号線Ｄａｔａの電位を変化させることで、カップリングの影響をトランジスタＴ２のソース電位に与えない。
【００７０】
以上より、本開示の実施の形態に係る表示装置１００は、このように信号ＤＳの状態の切り替わりを制御することで白背景に黒ウインドウなどの特殊なパターンを表示する際に、クロストークの発生を防ぎ、高品質の画像の表示を実現することができる。
【００７１】
本開示の実施の形態に係る表示装置１００は、Vth補正を行う水平期間より１水平期間以上前に、あらかじめトランジスタＴ２のゲートに電位Ｖｏｆｓを書き込むようにしてもよい。図１５は、本開示の実施の形態に係る表示装置１００の駆動方法を示す説明図である。図１５では、ｎ＋１ライン目、ｎ＋２ライン目において、Vth補正を行う水平期間の１つ前の水平期間に、あらかじめトランジスタＴ２のゲートに電位Ｖｏｆｓを書き込むため、信号線ＷＳの状態を変化させている様子が示されている。
【００７２】
Vth補正を行う水平期間より１水平期間以上前に、あらかじめトランジスタＴ２のゲートに電位Ｖｏｆｓを書き込むことにより、本開示の実施の形態に係る表示装置１００は、前フレームの映像信号の影響を受けることなく、Vth補正開始時のトランジスタＴ２のゲートソース間電圧を設定する事が出来る。
【００７３】
ここまでは、画素回路がＰ型ＭＯＳＦＥＴで構成されている例を示したが、画素回路がＮ型ＭＯＳＦＥＴで構成されている場合であっても、同様にクロストークの発生を防ぎ、高品質の画像の表示を実現することができる。
【００７４】
図１６は、本開示の実施の形態に係る表示装置１００における画素回路の変形例を示す説明図である。図１６には、４つのＮ型ＭＯＳＦＥＴからなる画素回路が示されている。
【００７５】
トランジスタＴ１１は有機ＥＬ素子ＥＬの発光を制御する発光制御トランジスタである。トランジスタＴ１１は、電源電圧ＶＣＣＰの電源ノードと、トランジスタＴ１２のソースノード（ソース電極）との間に接続され、駆動スキャナ１３２から出力される発光制御信号による駆動の下に、有機ＥＬ素子ＥＬの発光／非発光を制御する。
【００７６】
トランジスタＴ１２は、キャパシタＣ１２の保持電圧に応じた駆動電流を有機ＥＬ素子ＥＬに流すことによって有機ＥＬ素子ＥＬを駆動する駆動トランジスタである。
【００７７】
トランジスタＴ１３は、書き込みスキャナ１３３から供給される信号電圧Ｖｓｉｇをサンプリングすることによって、トランジスタＴ１２のゲートノード（ゲート電極）に信号電圧Ｖｓｉｇを書き込む。
【００７８】
トランジスタＴ１４は、トランジスタＴ１２のドレインノード（ドレイン電極）と電流排出先ノード（例えば、電源ＶＳＳ）との間に接続されるリセットトランジスタである。トランジスタＴ１４は、オートゼロスキャナ１３１からの駆動信号による駆動の下に、有機ＥＬ素子ＥＬの非発光期間に有機ＥＬ素子ＥＬが発光しないように制御する。トランジスタＴ１１〜Ｔ１４は、いずれもＮチャネル型のトランジスタから成る構成とすることができる。
【００７９】
図１６に示した画素回路を備える表示装置１００で、図６に示したような黒ウインドウを有する画像を表示する場合を考える。上述したように、黒ウインドウの前段（上段）の白（高階調）表示画素のみのラインをｎライン目とし、黒ウインドウの１段目をｎ＋１ライン目、黒ウインドウの２段目をｎ＋２ライン目と定義する。
【００８０】
図１７は、図１６に示した画素回路を備える表示装置１００におけるｎ＋１ライン目の駆動例を示す説明図である。また図１８は、図１６に示した画素回路を備える表示装置１００におけるｎ＋２ライン目の駆動例を示す説明図である。図１７、図１８には、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１７、１８には、トランジスタＴ１２のソース電位Ｖｓおよびゲート電位Ｖｇの時間的推移も示されている。また図１７、１８には、トランジスタＴ１４のソース電位Ｖｓの時間的推移も示されている。
【００８１】
時刻ｔ１において、信号ＷＳ、ＡＺがローからハイになる。これにより、トランジスタＴ１３、Ｔ１４がオフからオンに切り替わる。トランジスタＴ１３がオンになることで、トランジスタＴ１２のゲート電位はＶｏｆｓとなり、ソース電位はＶｓｓまで低下していく。
【００８２】
時刻ｔ２において、信号ＡＺがハイからローになる。これにより、トランジスタＴ１４がオンからオフに切り替わる。トランジスタＴ１４がオフになることで、トランジスタＴ１２のソース電位Ｖｓは、電源電位Ｖｓｓから切り離されるとともに、キャパシタＣ１２に蓄えられた電荷により上昇を始める。
【００８３】
その後、時刻ｔ３において信号ＷＳがハイからローになる。これにより、トランジスタＴ１３がオンからオフに切り替わる。トランジスタＴ１３がオフになることでトランジスタＴ１２のゲートは信号線Ｄａｔａから切り離される。またこの時刻ｔ３の時点で、信号線Ｄａｔａの電位がＶｓｉｇに変化する。
【００８４】
その後、時刻ｔ４になると再び信号ＷＳがローからハイになる。これにより、トランジスタＴ１３がオフからオンに切り替わる。トランジスタＴ１３がオンになることで、トランジスタＴ１２のゲート電位はＶｓｉｇとなる。
【００８５】
その後、時刻ｔ５において信号ＷＳがハイからローになる。これにより、トランジスタＴ１３がオンからオフに切り替わる。そして、時刻ｔ６の時点で信号ＤＳがハイからローになる。これにより、トランジスタＴ１１がオンからオフに切り替わり、有機ＥＬ素子ＥＬに電流が流れて有機ＥＬ素子ＥＬが発光する。
【００８６】
このように図１６に示した画素回路が駆動する際、時刻ｔ１において、信号電圧ＶｄａｔａがＶｓｉｇからＶｏｆｓに切り替わる際、カップリングの影響が無ければ、トランジスタＴ１２のソース電位は破線で示したように変化する。しかし、上述したようＰチャネル型の画素回路において指摘したように、寄生容量を介したカップリングの影響で、トランジスタＴ１２のソースに書き込むＶｓｓの電位が変動してしまう。
【００８７】
図１７に示したｎ＋１ライン目の画素回路と、図１８に示したｎ＋２ライン目の画素回路とでは、カップリングの電位方向が変わり、時刻ｔ３からｔ４におけるＶｔｈ補正期間で、Ｖｔｈ補正開始時のトランジスタＴ１２のゲートソース間電圧Ｖｇｓが変動する。そして、時刻ｔ４からｔ５における映像信号書き込み期間が終了した後の、トランジスタＴ１２のゲートソース間電圧Ｖｇｓも、ｎ＋１ライン目の画素回路と、ｎ＋２ライン目の画素回路とで異なってしまい、その結果、表示装置１００は、図１７や図１８に示したような駆動を行うと、クロストークが発生する。
【００８８】
そこで、本実施形態では、Ｖｔｈ補正開始時のトランジスタＴ１２のソースノードを決めるトランジスタＴ１４のオン、オフのタイミングを、信号線の電位Ｖｄａｔａが、前段のＶｓｉｇからＶｏｆｓに切り替わる前とする。本実施形態は、このように駆動することで、寄生容量を介したカップリングの影響無く、トランジスタＴ１２のＶｔｈ補正を行うことが出来る。そして本実施形態では、寄生容量を介したカップリングの影響が無くなることで、クロストークの発生を防ぐことが出来る。
【００８９】
図１９は、本実施形態に係る、図１６に示した画素回路を備える表示装置１００におけるｎ＋１ライン目の駆動方法を示す説明図である。図１９には、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図１９には、トランジスタＴ１２のソース電位Ｖｓおよびゲート電位Ｖｇの時間的推移も示されている。また図１９には、トランジスタＴ１４のソース電位Ｖｓの時間的推移も示されている。
【００９０】
本実施形態では、図１９に示したように、信号線の電位Ｖｄａｔａが、前段のＶｓｉｇからＶｏｆｓに切り替わる前の時刻ｔ１の時点で、信号ＡＺをローからハイに切り替える。時刻ｔ１の時点で、信号ＡＺをローからハイに切り替えることでトランジスタＴ１４がオンからオフに切り替わる。トランジスタＴ１４がオフになることで、信号電圧ＶｄａｔａがＶｓｉｇからＶｏｆｓに切り替わる際のカップリングがソース電位Ｖｓに入っても、トランジスタＴ１２のソース電位Ｖｓに影響を及ぼすことが無くなる。
【００９１】
従って、本実施形態に係る表示装置１００は、図１９に示したような駆動を実行することで、寄生容量を介したカップリングの影響が無くなり、クロストークの発生を防ぐことが出来る。
【００９２】
本開示の実施の形態に係る表示装置１００は、Vth補正を行う水平期間より１水平期間以上前に、あらかじめトランジスタＴ１２のゲートに電位Ｖｏｆｓを書き込むようにしてもよい。
【００９３】
図２０は、本実施形態に係る、図１６に示した画素回路を備える表示装置１００におけるｎ＋１ライン目の駆動方法を示す説明図である。図２０には、信号電圧Ｖｄａｔａ、駆動スキャナ１３２からの信号ＤＳ、書き込みスキャナ１３３からの信号ＷＳ、オートゼロスキャナ１３１からの信号ＡＺの時間的推移が示されている。また図２０には、トランジスタＴ１２のソース電位Ｖｓおよびゲート電位Ｖｇの時間的推移も示されている。また図２０には、トランジスタＴ１４のソース電位Ｖｓの時間的推移も示されている。
【００９４】
図２０に示した駆動方法では、Vth補正を行う水平期間の１つ前の水平期間における時刻ｔ１の時点で信号ＷＳをローからハイにしている。信号ＷＳがローからハイになることでトランジスタＴ１３がオンとなる。トランジスタＴ１３がオンとなることで、トランジスタＴ１２のゲートに電位Ｖｏｆｓが書き込まれる。そして時刻ｔ２の時点で信号線Ｄａｔａの電位がＶｓｉｇになるとともに信号ＷＳがハイからローになり、トランジスタＴ１３がオフとなる。
【００９５】
その後、前段のＶｓｉｇからＶｏｆｓに切り替わる前の時刻ｔ３の時点で、信号ＡＺをローからハイに切り替える。時刻ｔ３の時点で、信号ＡＺをローからハイに切り替えることでトランジスタＴ１４がオンからオフに切り替わる。トランジスタＴ１４がオフになることで、信号電圧ＶｄａｔａがＶｓｉｇからＶｏｆｓに切り替わる際のカップリングがソース電位Ｖｓに入っても、トランジスタＴ１２のソース電位Ｖｓに影響を及ぼすことが無くなる。その後は、図１９に示した駆動と同じ駆動が行われる。
【００９６】
これにより、本開示の実施の形態に係る表示装置１００は、前フレームの映像信号の影響を受けることなく、Vth補正開始時のトランジスタＴ１２のゲートソース間電圧を設定する事が出来る。
【００９７】
＜２．まとめ＞
以上説明したように、本開示の実施の形態によれば、白背景に黒ウインドウなどの特殊なパターンを表示する際に、クロストークの発生を防ぎ、高品質の画像の表示を実現することが可能な表示装置１００を提供することが出来る。
【００９８】
そして、本開示の実施の形態に係る表示装置を備えた電子機器も同様に提供される。本開示の実施の形態に係る表示装置を備えた電子機器は、コントラストの良化と横クロストークの防止の２つの効果を奏する。そのような電子機器には、テレビ、スマートフォン等の携帯電話、タブレット型携帯端末、パーソナルコンピュータ、携帯型ゲーム機、携帯型音楽再生装置、デジタルスチルカメラ、デジタルビデオカメラ、腕時計型携帯端末、ウェアラブルデバイスなどがある。
【００９９】
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
【０１００】
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
【０１０１】
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
発光素子と、
前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備え、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込む、画素回路。
（２）
前記駆動トランジスタの閾値補正を行う水平期間の１以上前の水平期間に前記駆動トランジスタのゲートに閾値補正基準電位を設定するよう前記サンプリングトランジスタをオンさせる、前記（１）に記載の画素回路。
（３）
前記発光制御トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインである、前記（１）または（２）に記載の画素回路。
（４）
前記リセットトランジスタは、Ｐチャネル型のトランジスタである、前記（１）〜（３）のいずれかに記載の画素回路。
（５）
前記駆動トランジスタは、Ｐチャネル型のトランジスタであり、前記第１端子はドレインであり、前記第２端子はソースである、前記（１）〜（４）のいずれかに記載の画素回路。
（６）
前記発光制御トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースである、前記（１）または（２）に記載の画素回路。
（７）
前記リセットトランジスタは、Ｎチャネル型のトランジスタである、前記（１）、（２）または（６）のいずれかに記載の画素回路。
（８）
前記駆動トランジスタは、Ｎチャネル型のトランジスタであり、前記第１端子はソースであり、前記第２端子はドレインである、前記（１）、（２）、（６）または（７）のいずれかに記載の画素回路。
（９）
前記（１）〜（８）のいずれかに記載の画素回路が配置される画素アレイ部と、
前記画素アレイ部を駆動させる駆動回路と、
を備える、表示装置。
（１０）
前記（９）に記載の表示装置を備える、電子機器。
（１１）
発光素子と、
前記発光素子のアノードに第１端子が接続される駆動トランジスタと、
前記駆動トランジスタのゲートに第２端子が接続され、前記駆動トランジスタへ書き込まれる信号電圧をサンプリングするサンプリングトランジスタと、
前記駆動トランジスタの第２端子に第１端子が接続され、第２端子に電源電圧を供給する電源線が接続される発光制御トランジスタと、
所定のタイミングで前記発光素子のアノードを所定の電位にリセットするリセットトランジスタと、
を備える画素回路において、
前記信号電圧が、前フレームの映像信号から前記駆動トランジスタの閾値補正基準電位に切り替わる前に前記発光制御トランジスタをオンさせて、前記駆動トランジスタの第２端子に前記電源電圧を書き込むことを含む、画素回路の駆動方法。
【符号の説明】
【０１０２】
１００      ：表示装置
１１０      ：画素部
１１１Ｂ    ：画素
１１１Ｇ    ：画素
１１１Ｒ    ：画素
１２０      ：水平セレクタ
１３０      ：垂直スキャナ
１３１      ：オートゼロスキャナ
１３２      ：駆動スキャナ
１３３      ：書き込みスキャナ
Ｃ１        ：キャパシタ
Ｃ２        ：キャパシタ
Ｔ１        ：トランジスタ
Ｔ２        ：トランジスタ
Ｔ３        ：トランジスタ
Ｔ４        ：トランジスタ
【図１】
2020085959.tif 000003
【図２】
2020085959.tif 000004
【図３】
2020085959.tif 000005
【図４】
2020085959.tif 000006
【図５】
2020085959.tif 000007
【図６】
2020085959.tif 000008
【図７】
2020085959.tif 000009
【図８】
2020085959.tif 000010
【図９】
2020085959.tif 000011
【図１０】
2020085959.tif 000012
【図１１】
2020085959.tif 000013
【図１２】
2020085959.tif 000014
【図１３】
2020085959.tif 000015
【図１４】
2020085959.tif 000016
【図１５】
2020085959.tif 000017
【図１６】
2020085959.tif 000018
【図１７】
2020085959.tif 000019
【図１８】
2020085959.tif 000020
【図１９】
2020085959.tif 000021
【図２０】
2020085959.tif 000022