(57)【要約】【課題】車載電子制御装置に内蔵された昇圧回路ユニットの昇圧効率を向上し、昇圧用の開閉制御素子の発熱を抑制する。【解決手段】開閉制御素子１３４は、高速動作の第一素子１３４ａと高導電性の第二素子１３４ｂを並列接続し、駆動信号出力回路１３８が駆動信号電圧ＧＴ０を発生すると、まず第一ゲート信号ＧＴ１が発生し、第二閉路遅延時間Ｔｏｎをおいて第二ゲート信号ＧＴ２が発生するとともに、駆動信号電圧ＧＴ０が停止すると、まず第二ゲート信号ＧＴ２が停止し、第一開路遅延時間Ｔｏｆｆをおいて第一ゲート信号ＧＴ１が停止する時差制御回路１４０を備え、第一素子１３４ａは開閉過渡損失を分担し、第二素子１３４ｂは閉路通電損失を分担する。【選択図】図１
2020088963.tif 000002
【特許請求の範囲】
【請求項１】
車載バッテリから電源電圧が給電される誘導素子の励磁電流を断続制御して、前記電源電圧よりも高い高圧電圧を得て、車載電気負荷に給電する昇圧回路ユニットと、前記車載電気負荷を駆動制御する演算制御回路部とを有する車載電子制御装置であって、
前記昇圧回路ユニットは、前記誘導素子に対して直列接続されて、前記誘導素子に対する励磁電流を断続制御する開閉制御素子と、前記開閉制御素子が開路したときに充電ダイオードを介して前記誘導素子が発生する誘導電圧によって充電される高圧コンデンサと、前記開閉制御素子に対して駆動信号電圧を発生する駆動信号発生部と、前記駆動信号電圧の論理レベルに応動して、前記開閉制御素子に対して第一ゲート信号と第二ゲート信号を発生する時差制御部とを備え、
前記開閉制御素子は、第一の昇圧用開閉素子及び第二の昇圧用開閉素子の並列回路によって構成されていて、一方の開閉素子である前記第一の昇圧用開閉素子は、他方の開閉素子である前記第二の昇圧用開閉素子に比べてスルーレートが大きな電流増減率を有するとともに、前記他方の開閉素子は前記一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有しており、
前記駆動信号発生部は、前記高圧コンデンサの充電電圧が予め定められた電圧下限値以下のときに、前記充電電圧が予め定められた電圧上限値を超過するまでの期間において前記駆動信号電圧の発生を許可するとともに、前記駆動信号電圧の発生に伴って前記開閉制御素子が閉路駆動されて、前記誘導素子の励磁電流が予め定められた電流上限値を超過すると、前記励磁電流が予め定められた電流下限値以下になるか、又は予め定められた遮断時間を経過するまでは前記駆動信号電圧の発生を停止する駆動信号出力手段又は駆動信号出力回路によって構成され、
前記時差制御部は、前記駆動信号電圧が発生すると、まず前記第一の昇圧用開閉素子を閉路するための前記第一ゲート信号を発生し、続いて予め定められた第二閉路遅延時間を置いて前記第二の昇圧用開閉素子を閉路するための前記第二ゲート信号を発生する第二時差設定部を備えるとともに、前記駆動信号電圧が停止すると、まず前記第二ゲート信号を停止し、続いて予め定められた第一開路遅延時間を置いて前記第一ゲート信号を停止する第一時差設定部を備えている車載電子制御装置。
【請求項２】
前記第一の昇圧用開閉素子及び前記第二の昇圧用開閉素子、及び前記第二の昇圧用開閉素子と並列接続されることがある並列開閉素子は、いずれも電界効果型のトランジスタであって、それぞれにゲート端子とソース端子との間に内部寄生コンデンサを有するとともに、
前記並列開閉素子は、前記第二の昇圧用開閉素子と同様に、前記第一の昇圧用開閉素子に比べて内部抵抗が小さい高導電率を有しているとともに、前記内部抵抗は共に正の温度係数を有しており、
前記並列開閉素子と前記第二の昇圧用開閉素子とは、共通の前記第二ゲート信号によって断続制御される請求項１に記載の車載電子制御装置。
【請求項３】
前記駆動信号発生部は、電流判定回路と電圧判定回路と前記駆動信号出力回路とによって構成された駆動信号発生回路であり、
前記電流判定回路は、前記開閉制御素子の下流端に直列接続された電流検出抵抗の両端電圧である全体電流検出電圧の値と、前記誘導素子に対する励磁電流の目標上限電流に比例した比較電圧である電流上限値を比較して、前記目標上限電流を超過する励磁電流に到達するとタイマ回路を介して第一の駆動禁止信号を発生する第一の比較器を備え、
前記タイマ回路は、前記励磁電流が前記目標上限電流に到達してから目標下限電流に低下する減衰所要期間において前記第一の駆動禁止信号の発生を持続するパルス発生回路であり、
前記電圧判定回路は、前記高圧コンデンサの両端電圧を分圧抵抗で分圧して得られる監視電圧が、目標とする前記監視電圧に対する電圧上限値を超過したことによって、第二の駆動禁止信号を発生する第二の比較器を備え、
前記第二の比較器には、正帰還抵抗が監視入力端子と比較出力端子間に接続ており、前記第二の駆動禁止信号が発生した後に、前記高圧コンデンサの充電電荷が前記車載電気負荷に放電することによって、前記監視電圧が予め定められた下限電圧値以下となったことによって前記第二の駆動禁止信号が停止し、
前記駆動信号出力回路は、前記第一の駆動禁止信号と前記第二の駆動禁止信号が共に発生していない論理状態において前記駆動信号電圧を発生する請求項２に記載の車載電子制御装置
【請求項４】
前記駆動信号発生部は、不揮発性のプログラムメモリ及びデータメモリと揮発性のＲＡＭメモリ含むメモリと、多チャンネルＡＤ変換器を含むマイクロプロセッサによって構成された前記演算制御回路部と、電流検出信号電圧の生成回路部と電圧検出信号電圧の生成回路部とによって構成され、
前記プログラムメモリは、前記車載電気負荷を駆動制御するための入出力制御手段に加えて、電流判定手段と電圧判定手段と駆動信号出力手段によって構成された駆動信号発生手段となる制御プログラムを包含するとともに、
前記データメモリには、電流上限値、電流下限値、電圧上限値、電圧下限値に対応した数値データが格納されており、
前記多チャンネルＡＤ変換器には、前記誘導素子に直列接続された電流検出抵抗の両端電圧を増幅して得られる前記電流検出信号電圧と、前記高圧コンデンサの両端電圧を分圧抵抗によって分圧して得られる前記電圧検出信号電圧が入力されており、
前記駆動信号出力手段は、前記電圧検出信号電圧が前記電圧下限値以下であるか、前記電圧検出信号電圧が前記電圧下限値を超過していても前記電圧上限値に未達であるとき、及び、前記電流検出信号電圧が前記電流下限値以下であるか、前記電流検出信号電圧が前記電流下限値を超過していても前記電流上限値に未達であるときに前記駆動信号電圧を発生するとともに、
前記電圧検出信号電圧が前記電圧上限値を超過するか、又は、前記電流検出信号電圧が前記電流上限値を超過したときに、前記駆動信号電圧を停止する請求項２に記載の車載電子制御装置
【請求項５】
前記時差制御部を構成する時差制御回路は、前記第一時差設定部となる第一時差設定回路と、前記第二時差設定部となる第二時差設定回路を備え、
前記第一時差設定回路は、前記駆動信号電圧によって第一急速閉路用ダイオードと低抵抗の充電抵抗を介して急速充電される第一時差設定コンデンサと、前記第一時差設定コンデンサの充電電荷を緩速放電する高抵抗の第一遅延開路抵抗によって構成され、
前記第一時差設定回路は、前記駆動信号電圧の論理レベルがハイレベルとなったときに、前記第一急速閉路用ダイオードと前記充電抵抗を介して前記第一時差設定コンデンサが急速充電される一方で、前記第一急速閉路用ダイオードと低抵抗の第一急速閉路用抵抗と、比較器である波形整形素子を介し前記第一の昇圧用開閉素子の前記内部寄生コンデンサを急速充電する前記第一ゲート信号を発生して、前記第一の昇圧用開閉素子が急速閉路駆動され、
前記第一時差設定回路はまた、前記駆動信号電圧の論理レベルがローレベルとなったとき前記第一時差設定コンデンサの充電電荷が前記第一遅延開路抵抗を介して緩速放電し、前記第一時差設定コンデンサの残留電圧が前記波形整形素子の負側入力端子に接続された比較基準電圧未満になると、前記波形整形素子の比較出力によって前記第一ゲート信号を急速減衰させて前記第一の昇圧用開閉素子が急速開路される請求項２から４のいずれか１項に記載の車載電子制御装置。
【請求項６】
前記第一の昇圧用開閉素子のゲート端子には、平滑コンデンサが接続され、
前記平滑コンデンサと前記波形整形素子の出力端子との間には平滑抵抗が接続されてフィルタ回路を構成し、
前記フィルタ回路を付加したことに伴って低下する前記第一の昇圧用開閉素子の電流増減率の値は、前記第二の昇圧用開閉素子及び前記並列開閉素子の側の電流増減率よりも大きな値となっている請求項５に記載の車載電子制御装置。
【請求項７】
前記第二時差設定回路は、前記内部寄生コンデンサと前記第二の昇圧用開閉素子のゲート端子に接続された第二時差設定コンデンサとの一部又は全部と、前記内部寄生コンデンサ、前記第二時差設定コンデンサを緩速充電する第二遅延閉路抵抗とを備え、前記第二時差設定回路は、前記駆動信号電圧の論理レベルがハイレベルとなったときに、前記第二遅延閉路抵抗を介して前記内部寄生コンデンサと前記第二時差設定コンデンサが充電されることによって前記第二ゲート信号が遅れて上昇して、前記第二の昇圧用開閉素子又は前記第二の昇圧用開閉素子と前記並列開閉素子が遅延閉路駆動され、
前記第二時差設定回路はまた、前記駆動信号電圧の論理レベルがローレベルとなったときに、第二急速開路用ダイオードと低抵抗の第二急速開路用抵抗を介して、前記内部寄生コンデンサと前記第二時差設定コンデンサの充電電荷を急速放電して前記第二ゲート信号を急速低下させることによって、前記第二の昇圧用開閉素子又は前記第二の昇圧用開閉素子と前記並列開閉素子が急速開路され、
前記第二時差設定コンデンサを接続した場合には前記第二急速開路用ダイオードは短絡して削除されている請求項５又は請求項６に記載の車載電子制御装置。
【請求項８】
前記時差制御部を構成する時差制御回路は、前記第一時差設定部となる第一時差設定回路と、前記第二時差設定部となる第二時差設定回路を備え、
前記第一の昇圧用開閉素子は、個別に直列接続された切換電流検出抵抗の上流端電位である第一電流検出電圧を発生し、前記第一時差設定回路は、第一電流比較回路と中間論理積素子と一時記憶回路と論理和素子によって構成され、
前記第一電流比較回路は、前記第一電流検出電圧の値が電流下限値である第一電流に接近した予め定められた第一電圧以上であって、前記駆動信号電圧が発生していることによって、前記中間論理積素子を介して前記一時記憶回路をセット駆動し、
前記論理和素子は、前記駆動信号電圧が発生すると直ちに前記第一ゲート信号を発生し、前記一時記憶回路がセット信号を発生している期間は前記第一ゲート信号の発生を持続し、前記駆動信号電圧が停止すると前記一時記憶回路がリセットされるまでの前記第一開路遅延時間を置いて前記第一ゲート信号を停止し、
前記第二時差設定回路は、第二電流比較回路と前記一時記憶回路と論理積素子によって構成され、前記第二電流比較回路は、前記第一電流検出電圧の値が前記電流上限値である第二電流に接近した第二電圧以上であることによって前記一時記憶回路をリセット駆動し、前記論理積素子は、前記駆動信号電圧が発生した後に、前記一時記憶回路がセット駆動されるまでの前記第二閉路遅延時間をおいて前記第二ゲート信号を発生するとともに、前記駆動信号電圧が停止すると直ちに前記第二ゲート信号を停止するものである請求項２から４のいずれか１項に記載の車載電子制御装置。
【請求項９】
前記時差制御回路は、前記論理和素子の出力回路に接続された平滑抵抗と、平滑コンデンサとによるフィルタ回路を備えるとともに、前記論理積素子の出力回路に接続された安定化抵抗と安定化コンデンサとによる安定化回路を備え、
前記フィルタ回路は、前記第一ゲート信号の急峻な変化を抑制して、前記第一の昇圧用開閉素子の急峻な開閉動作にともなうノイズ発生を抑制するもので有るのに対し、
前記安定化回路は、前記第二の昇圧用開閉素子又は前記並列開閉素子の内部寄生コンデンサのばらつき変動による開閉過渡時間の変動を抑制して、前記第二ゲート信号によるゲート電圧の増減特性を安定化するためのものである請求項８に記載の車載電子制御装置。
【請求項１０】
前記第一の昇圧用開閉素子は、個別に直列接続された切換電流検出抵抗の上流端電位である第一電流検出電圧を発生して、前記演算制御回路部に対する入力信号とし、
前記プログラムメモリは更に、前記第一時差設定部となる第一時差設定手段と、前記第二時差設定部となる第二時差設定手段とによって、前記時差制御部となる時差制御手段を構成する制御プログラムを包含し、
前記第二時差設定手段は、前記駆動信号電圧の発生に伴って前記第一ゲート信号を発生したことに応動して、前記第一電流検出電圧の値が前記電流下限値である第一電流に接近した時の予め定められた第一電圧に到達するための前記第二閉路遅延時間をおいて前記第二ゲート信号を発生し、
前記第一時差設定手段は、前記駆動信号電圧の停止に伴って前記第二ゲート信号を停止したことに応動して、前記第一電流検出電圧の値が前記電流上限値である第二電流に接近した時の予め定められた第二電圧に到達するための前記第一開路遅延時間をおいて前記第一ゲート信号を停止し、
比較判定基準となる前記第一電圧と前記第二電圧の値は、予め前記データメモリに格納されている請求項４に記載の車載電子制御装置。
【請求項１１】
前記第一の昇圧用開閉素子の開閉動作時における電流増減率α１は、前記第二の昇圧用開閉素子及び前記並列開閉素子の電流増減率α２に対して４倍以上の高速動作を行うものであるとともに、
前記第二の昇圧用開閉素子及び前記並列開閉素子の閉路動作時における内部抵抗Ｒｓ２は、前記第一の昇圧用開閉素子の内部抵抗Ｒｓ１に対して１／４以下の低抵抗となっている請求項２から１０のいずれか１項に記載の車載電子制御装置。
【請求項１２】
前記車載電気負荷は、交互に燃料噴射が行われる奇数番号と偶数番号の複数の燃料噴射用電磁弁を駆動する電磁コイルを備えるとともに、
前記演算制御回路部は、各気筒に対する燃料噴射指令を発生して、指令分配回路とインジェクタ駆動回路を介して前記電磁コイルを順次給電駆動し、前記インジェクタ駆動回路は、奇数気筒群と偶数気筒群別に設けられた急速給電素子と開弁保持素子と、各気筒別に設けられた通電選択素子を備え、
前記急速給電素子は、前記高圧コンデンサの充電電圧である前記高圧電圧によって前記電磁コイルを順次急速駆動し、
前記開弁保持素子は、前記急速給電素子を開路した後の前記燃料噴射用電磁弁の開弁期間において、前記電源電圧によって開弁保持動作を行い、
前記通電選択素子は、前記電磁コイルの通電期間において閉路駆されており、
前記演算制御回路部は、少なくとも、前記誘導素子に対する前記電流上限値の値を、燃料噴射頻度に応動して増減調整し、前記高圧コンデンサの放電頻度が決められた放電頻度よりも低い場合においては、前記電流上限値を決められた電流上限値よりも小さく設定する可変制御手段を備えているとともに、前記高圧コンデンサが前記電磁コイルの一つに対する一回の急速給電を行うために、前記開閉制御素子は複数回の断続動作を行って放出エネルギーの補充を行うものである請求項１から１１のいずれか１項に記載の車載電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、車載バッテリから昇圧された高圧電圧を発生する昇圧回路ユニットを備えた車載電子制御装置に関するものである。
【背景技術】
【０００２】
例えば、内燃機関の燃料噴射用電磁弁を高速駆動するために、車載バッテリから昇圧された高圧電圧を電磁弁駆動用の電磁コイルに瞬時給電し、その後は車載バッテリの電圧によって所定期間の開弁保持制御を行なう動作を繰り返すようにした車載エンジン制御装置などにおいて、電気負荷を高電圧駆動するために必要とされる高圧電圧を得るためには、誘導素子の励磁電流を開閉制御素子によって高頻度に断続制御して、この励磁電流を遮断したときの誘導電圧によって充電される高圧コンデンサを備えている。
燃料噴射制御の場合であれば、この高圧コンデンサはＤＣ１２Ｖ系の車載バッテリから昇圧充電され、初期充電によって例えばＤＣ７５Ｖに充電された後は、１回の燃料噴射を行う都度にＤＣ７０Ｖまで減少し、数十回以上の断続動作によって再びＤＣ７５Ｖに回復するようになっている。
従って、誘導素子の開閉制御素子は、例えば数１０μｓｅｃの周期で、１０Ａ前後の大電流を断続する必要があり、その消費電力を低減して温度上昇を抑制することが肝要である。
なお、この開閉制御素子に発生する消費電力は２種類に分類され、その一つは、素子内における閉路時の内部抵抗による閉路通電損失であり、他の一つは高電圧が印加されている状態における励磁電流の断続動作に伴う開閉過渡損失である。
【０００３】
なお、この開閉過渡損失は、後述のとおり開閉素子自体のもつ特性である電流増減率（スルーレート）に反比例しているので、電流増減率の大きな開閉素子を用いることは開閉過渡損失の抑制のために有効な手段ではあるが、電流増減率の大きな開閉素子は一般には閉路抵抗が大きくなって閉路通電損失が大きくなる問題点がある。
また、誘導素子が発生する誘導エネルギーはその励磁電流の二乗に比例するので、一定期間内に高圧コンデンサの充電電圧を回復するために誘導素子の励磁電流を大きくすることは極めて有益であるが、これに伴って開閉制御素子の閉路通電損失が増加する。
一方、開閉制御素子の開閉過渡損失は励磁電流に比例して増加するけれども、励磁電流を増加すれば開閉制御素子の開閉頻度を抑制することができることになる。
しかし、同じ励磁電流で開閉制御素子の開閉頻度を高めると、短時間に高圧コンデンサの充電電圧を回復することができるが、これに伴って開閉制御素子の開閉過渡損失の発生頻度が高くなる。
従って、この合計損失を最小化するための励磁電流の値と開閉頻度は、適用する開閉制御素子の閉路時の内部抵抗と開閉過渡期間における電流増減率を勘案して決定されなければならない。
【０００４】
例えば、下記の特許文献１によれば、負荷（本願でいう昇圧用の誘導素子に相当）に給電するために並列接続されたトランジスタは、一方が先行閉路して遅延開路することによって開閉過渡損失を負担し、他方は遅延閉路して先行開路することによって開閉過渡損失の負担を免れ、その分担を交互に交替して機会均等に開閉過渡損失を分担しようとするものである。
しかし、トランジスタの電流増減率に差異があると、分担する開閉過渡損失は異なったものとなる一方で、両方が閉路している期間においては、同時期に閉路通電損失を分担するようになっているので、閉路抵抗のばらつきによる差異によって閉路通電損失を均等に分担することはできないようになっている。
但し、この特許文献１はトランジスタのＰＷＭ制御によって、負荷に可変の一定電圧を供給するためのものであって、トランジスタの開路時には転流ダイオードによってサージ電圧が発生しないようになっているとともに、時差制御を行う交互セレクタについては具体的には記載されていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平０６−０９０１５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１による並列トランジスタ回路においては、トランジスタの電流増減率と閉路抵抗については論究されておらず、従って各トランジスタは共通規格のものであって、製品ばらつきの範囲で相互の特性が異なっているものと想定される。
そして、トランジスタはいずれにも開閉過渡損失と閉路通電損失が発生し、その特性ばらつきによって損失分担率が異なったものとなり、トランジスタの発生熱を均等化する制御を行うことはできない構成となっている。
従って、２個のトランジスタを用いていても、その性能を最大限に発揮することができない仕組みとなっている。
【０００７】
本願は、誘導素子を開閉制御素子によって断続通電して高圧コンデンサを充電する昇圧回路ユニットにおいて、複数の開閉制御素子を有効に用いて、昇圧制御性能と効率を向上することができる車載電子制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本願に開示される車載電子制御装置は、車載バッテリから電源電圧が給電される誘導素子の励磁電流を断続制御して、電源電圧よりも高い高圧電圧を得て、車載電気負荷に給電する昇圧回路ユニットと、車載電気負荷を駆動制御する演算制御回路部とを有する車載電子制御装置であって、昇圧回路ユニットは、誘導素子に対して直列接続されて、誘導素子に対する励磁電流を断続制御する開閉制御素子と、開閉制御素子が開路したときに充電ダイオードを介して誘導素子が発生する誘導電圧によって充電される高圧コンデンサと、開閉制御素子に対して駆動信号電圧を発生する駆動信号発生部と、駆動信号電圧の論理レベルに応動して、開閉制御素子に対して第一ゲート信号と第二ゲート信号を発生する時差制御部とを備え、開閉制御素子は、第一の昇圧用開閉素子及び第二の昇圧用開閉素子の並列回路によって構成されていて、一方の開閉素子である第一の昇圧用開閉素子は、他方の開閉素子である第二の昇圧用開閉素子に比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有している。
【０００９】
そして、駆動信号発生部は、高圧コンデンサの充電電圧が予め定められた電圧下限値以下のときに、充電電圧が予め定められた電圧上限値を超過するまでの期間において駆動信号電圧の発生を許可するとともに、駆動信号電圧の発生に伴って開閉制御素子が閉路駆動されて、誘導素子の励磁電流が予め定められた電流上限値を超過すると、励磁電流が予め定められた電流下限値以下になるか、又は予め定められた遮断時間を経過するまでは駆動信号電圧の発生を停止する駆動信号出力手段又は駆動信号出力回路によって構成され、時差制御部は、駆動信号電圧が発生すると、まず第一の昇圧用開閉素子を閉路するための第一ゲート信号を発生し、続いて予め定められた第二閉路遅延時間を置いて第二の昇圧用開閉素子を閉路するための第二ゲート信号を発生する第二時差設定部を備えるとともに、駆動信号電圧が停止すると、まず第二ゲート信号を停止し、続いて予め定められた第一開路遅延時間を置いて第一ゲート信号を停止する第一時差設定部を備えている。
【発明の効果】
【００１０】
本願に開示される車載電子制御装置によれば、開閉制御素子によって誘導素子に電源電圧を断続印加して、開閉制御素子の開路時に発生する誘導電圧によって高圧コンデンサを充電して高圧電圧を得る昇圧回路ユニットを備え、開閉制御素子は高速開閉に適した第一の昇圧用開閉素子と、閉路抵抗が小さい第二の昇圧用開閉素子を並列接続して構成されるとともに、駆動信号発生部が発生する駆動信号電圧を分配して、第一の昇圧用開閉素子を閉路駆動する第一ゲート信号と、第二の昇圧用開閉素子を閉路駆動する第二ゲート信号を生成する時差制御部を備え、時差制御部は、駆動信号電圧が発生すると第二ゲート信号を第一ゲート信号よりも遅延発生し、駆動信号電圧が停止すると第一ゲート信号を第二ゲート信号よりも遅延停止するようになっている。
【００１１】
従って、誘導素子の励磁電流を断続する過渡期間における過大損失の発生を短時間に終息させることによって開閉過渡損失を低減するとともに、励磁電流の通電中においては閉路抵抗を小さくして閉路通電損失の発生を抑制して、全体として昇圧制御効率を向上し、開閉制御素子の発生熱を抑制して放熱構造の小型、簡略化を図ることができる効果がある。また、第一の昇圧用開閉素子は閉路通電損失の分担が少ないので開閉頻度を高めることができるとともに、第二の昇圧用開閉素子は開閉過渡損失を分担しないので励磁電流を大きくすることができ、相互の発熱が均等化されるように励磁電流と開閉頻度のバランスを考慮することによって、昇圧性能と効率を最大限に向上することができる効果がある。なお、第二の昇圧用開閉素子は第一の昇圧用開閉素子に比べて電流増減率が圧倒的に小さいので、第二閉路遅延時間は実質的にはゼロに近くなってもよいものである。
【図面の簡単な説明】
【００１２】
【図１】実施の形態１による車載電子制御装置の全体回路ブロック図である。
【図２】図１のものの時差制御回路と並列開閉素子の詳細回路図である。
【図３】図１のものの高圧コンデンサの充電特性と誘導素子電流のタイムチャートである。
【図４】図２における開閉制御素子の駆動信号のタイムチャートである。
【図５】図４における開閉制御素子の駆動信号の詳細タイムチャートである。
【図６】図１のものにおける損失電力とその他の態様における損失電力の一覧表を示す図である。
【図７】実施の形態２による車載電子制御装置の全体回路ブロック図である。
【図８】図７におけるインジェクタ駆動回路の簡略回路図である。
【図９】図７のものの動作説明用フローチャートである。
【図１０】実施の形態３による車載電子制御装置の全体回路ブロック図である。
【図１１】図１０のものの時差制御回路と並列開閉素子の詳細回路図である。
【図１２】実施の形態４による車載電子制御装置の全体回路ブロック図である。
【図１３】図１２のものの駆動信号出力手段と図１２のものの時差制御回路に代わる変形態様となる時差制御手段の動作説明用フローチャートである。
【発明を実施するための形態】
【００１３】
実施の形態１．
先ず、実施の形態１による車載電子制御装置の全体回路ブロック図である図１と、図１のものの時差制御回路と並列開閉素子の詳細回路図である図２について、その構成を詳細に説明する。
図１において、車載電子制御装置１００Ａは、制御電圧Ｖｃｃを発生する安定化電源１１０と、マイクロプロセッサ（ＣＰＵ）１２３を含む演算制御回路部１２０Ａと、昇圧回路ユニット１３０Ａと、例えばインジェクタ駆動回路である電気負荷駆動回路１５０を主体として構成されている。なお、図２に示された時差制御回路と並列開閉素子は、後述する図７に示された実施の形態２においても適用されるものである。
そして、車載電子制御装置１００Ａの外部に接続されているものとして、ＤＣ１２Ｖ系の車載バッテリ１０１が図示しない電源スイッチによって付勢される電源リレーの出力接点である負荷電源スイッチ１０２を介して接続されて、車載電子制御装置１００Ａに対してその電源電圧Ｖｂｂを供給するようになっている。
また、車載電子制御装置１００Ａには、各種の入力センサと電源スイッチを含む入力センサ１０３が接続されるとともに、車載電子制御装置１００Ａによって駆動される電流リレーを含む出力負荷１０４は、その一部として例えば複数の電磁コイル（ＩＮＪ）５０１〜５０４を有する燃料噴射用電磁弁である車載電気負荷１０５を含んでいる。
【００１４】
車載電子制御装置１００Ａの内部構成として、昇圧回路ユニット１３０Ａは電源電圧Ｖｂｂによって給電される誘導素子１３１と充電ダイオード１３２と高圧コンデンサ１３３の直列回路を備え、充電ダイオード１３２と高圧コンデンサ１３３との直列回路には、開閉制御素子１３４と電流検出抵抗１３５ｇとの直列回路が並列接続されて、車載バッテリ１０１の負極端子に接続されたグランドラインに接続されている。
なお、開閉制御素子１３４は、電界効果型トランジスタである第一の昇圧用開閉素子１３４ａ及び第二の昇圧用開閉素子１３４ｂの並列回路によって構成されていて、第一の昇圧用開閉素子１３４ａは、第二の昇圧用開閉素子１３４ｂに比べてスルーレートが大きな電流増減率を有するとともに、第二の昇圧用開閉素子１３４ｂは第一の昇圧用開閉素子１３４ａに比べて閉路時の内部抵抗が小さい高導電率のものが使用されている。
そして、図２で後述する時差制御回路１４０は、駆動信号出力回路１３８が発生する駆動信号電圧ＧＴ０を分配し、第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を生成して、これが第一の昇圧用開閉素子１３４ａ及び第二の昇圧用開閉素子１３４ｂのそれぞれに対する駆動信号となっている。
【００１５】
駆動信号出力回路１３８は電流判定回路と電圧判定回路とによって駆動信号発生回路を構成し、電流判定回路は、開閉制御素子１３４の下流端に直列接続された電流検出抵抗１３５ｇの両端電圧である全体電流検出電圧Ｖｓの値と、誘導素子１３１に対する励磁電流の目標上限電流に比例した比較電圧である電流上限値Ｖｒｅｆ１２を比較して、この目標上限電流を超過する励磁電流に到達するとタイマ回路１３６ｃを介して第一の駆動禁止信号ＧＴ０１を発生する第一の比較器１３６ａとを備えている。
なお、このタイマ回路１３６ｃは、誘導素子１３１の励磁電流が目標上限電流に到達してから目標下限電流に低下する減衰所要期間において第一の駆動禁止信号ＧＴ０１の発生を持続するパルス発生回路となっている。
また、電圧判定回路は、高圧コンデンサ１３３の両端電圧を分圧抵抗１３７ｃ、１３７ｄで分圧して得られる監視電圧が、目標とする監視電圧に対する電圧上限値Ｖｒｅｆ２２を超過したことによって、第二の駆動禁止信号ＧＴ０２を発生する第二の比較器１３７ａとを備えている。
【００１６】
この第二の比較器１３７ａには、正帰還抵抗１３７ｅが監視入力端子と比較出力端子間に接続されていて、第二の駆動禁止信号ＧＴ０２が発生した後に、高圧コンデンサ１３３の充電電荷が車載電気負荷１０５に放電することによって、監視電圧が予め定められた下限電圧値Ｖｒｅｆ２１以下となったことによって第二の駆動禁止信号ＧＴ０２が停止するようになっている。
そして、駆動信号出力回路１３８は、第一の駆動禁止信号ＧＴ０１と第二の駆動禁止信号ＧＴ０２が共に発生していない論理状態において駆動信号電圧ＧＴ０を発生するようになっている。
演算制御回路部１２０Ａは、不揮発性のプログラムメモリ（ＰＭＥＭ）及びデータメモリ（ＤＭＥＭ）と揮発性のＲＡＭメモリ（ＲＭＥＭ）含むメモリ（ＭＥＭ）１２１と、多チャンネルＡＤ変換器（ＡＤＣ）１２２を含むマイクロプロセッサ（ＣＰＵ）１２３によって構成されていて、このマイクロプロセッサ（ＣＰＵ）１２３はインジェクタ駆動回路である電気負荷駆動回路１５０に対して燃料噴射指令ＩＮＪｉを発生するとともに、メモリ（ＭＥＭ）１２１に格納されている電流上限値Ｖｒｅｆ１２の値を昇圧回路ユニット１２０Ａ内の第一レジスタ１３６ｂに転送することができるようになっている。
なお、この実施例では電圧上限値Ｖｒｅｆ２２を格納する第二レジスタ１３７ｂは、制御電圧Ｖｃｃに対する分圧抵抗によって固定値に設定され、タイマ回路１３６ｃの設定値も固定値に設定されている。
【００１７】
図２において、時差制御回路１４０によって第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２が印加される開閉制御素子１３４には、並列接続された一対の第一の昇圧用開閉素子１４ａと第二の昇圧用開閉素子１３４ｂに加えて、閉路抵抗が小さい電界効果型の並列開閉素子１３４ｂｂが付加されている例が点線表示されており、この並列開閉素子１３４ｂｂにも第二ゲート信号ＧＴ２が印加されるようになっているとともに、各開閉素子に含まれる内部寄生コンデンサ１３９ａ、１３９ｂ、１３９ｂｂが図示されている。
また、第二の昇圧用開閉素子１３４ｂのゲート端子とソース端子との間には、必要に応じて第二時差設定コンデンサ４１ｂが追加接続され、第一の昇圧用開閉素子１３４ａの内部寄生コンデンサ１３９ａには、必要に応じて平滑コンデンサ４８ａと平滑抵抗４９ａが接続されて入力フィルタ回路を構成している。
但し、このフィルタ回路を付加したことに伴って低下する第一の昇圧用開閉素子１３４ａの電流増減率の値は、第二の昇圧用開閉素子１３４ｂ及び並列開閉素子１３４ｂｂ側の電流増減率よりも大きな値となっている。
【００１８】
また、第二時差設定コンデンサ４１ｂを追加接続した場合は、第二急速開路用ダイオード４３ｂは不要となって短絡され、これに伴って第二遅延閉路抵抗４５ｂも不要となって遮断されている。
時差制御回路１４０は、駆動信号電圧ＧＴ０の論理レベルがハイレベルとなったときに、第一急速閉路用ダイオード４３ａと充電抵抗４２を介して第一時差設定コンデンサ４１ａを急速充電する一方で、第一急速閉路用ダイオード４３ａと低抵抗の第一急速閉路用抵抗４４ａと、比較器である波形整形素子４６を介し第一の昇圧用開閉素子１３４ａの内部寄生コンデンサ１３９ａを急速充電する第一ゲート信号ＧＴ１を発生して、第一の昇圧用開閉素子１３４ａを急速閉路駆動するとともに、第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂには、第二遅延閉路抵抗４５ｂを介して内部寄生コンデンサ１３９ｂ、１３９ｂｂと第二時差設定コンデンサ４１ｂが充電されることによって第二ゲート信号ＧＴ２が遅れて上昇して、それぞれの開閉素子は遅延閉路駆動されるようになっている。
【００１９】
時差制御回路１４０はまた、駆動信号電圧ＧＴ０の論理レベルがローレベル「Ｌ」となったときに、第二急速開路用ダイオード４３ｂと低抵抗の第二急速開路用抵抗４４ｂを介して、第二の昇圧用開閉素子１３４ｂ、又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂの内部寄生コンデンサ１３９ｂ、１３９ｂｂと第二時差設定コンデンサ４１ｂの充電電荷を急速放電して第二ゲート信号ＧＴ２を急速低下させ、第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂを急速開路するとともに、第一時差設定コンデンサ４１ａの充電電荷は第一遅延開路抵抗４５ａを介して緩速放電し、その残留電圧が波形整形素子４６の負側入力端子に接続された比較基準電圧４７未満になると、波形整形素子４６の比較出力によって第一ゲート信号を急速減衰させて第一の昇圧用開閉素子１３４ａを遅延してから急速開路するようになっている。
【００２０】
以下、図１、図２のとおり構成された実施の形態１による車載電子制御装置１００Ａについて、図１のものの高圧コンデンサの充電特性と誘導素子電流のタイムチャートである図３と、図２における開閉制御素子の駆動信号のタイムチャートである図４と、図４における開閉制御素子の駆動信号の詳細タイムチャートである図５によってその作用動作を詳細に説明する。なお、図３〜図５に示された各タイムチャートは、後述する図７に示された実施の形態２、図１０に示された実施の形態３、図１２に示された実施の形態４においても適用されるものである。
まず、図１において、図示しない電源スイッチが閉路されると、電源リレーの出力接点である負荷電源スイッチ１０２が閉路して、車載電子制御装置１００Ａに電源電圧Ｖｂｂが印加される。
その結果、安定化電源１１０が例えばＤＣ５Ｖの安定化された制御電圧Ｖｃｃを発生して、マイクロプロセッサ（ＣＰＵ）１２３が制御動作を開始する。
マイクロプロセッサ（ＣＰＵ）１２３は入力センサ１０３の動作状態と、メモリ（ＭＥＭ）１２１の一部である不揮発性のプログラムメモリ（ＰＧＭ）に格納された制御プログラムの内容に応動して、出力負荷１０４に対する負荷駆動指令信号を発生し、出力負荷１０４の中の特定の車載電気負荷１０５である燃料噴射用電磁弁に対しては、燃料噴射指令ＩＮＪｉを発生して、電気負荷駆動回路１５０であるインジェクタ駆動回路を介して気筒別の各電磁コイル（ＩＮＪ）５０１〜５０４を駆動し、これに先立って昇圧回路ユニット１３０Ａが作動して高圧コンデンサ１３３が高圧充電されるようになっている。
【００２１】
次に、図１のものの高圧コンデンサの充電特性と誘導素子電流のタイムチャートである図３（Ａ）と図３（Ｂ）について説明する。
図３（Ａ）において、横軸は時間軸、縦軸は高圧コンデンサ１３３の充電電圧を示し、電源スイッチが閉路された直後の例えば１００ｍｓｅｃの期間（図では時間軸を圧縮して記載されている）は、点線で図示されるように高圧コンデンサ１３３の初期充電が行われて電圧下限値Ｖｒｅｆ２１に到達する。
その後の充電期間では、高圧コンデンサ１３３の充電電圧が上昇して電圧上限値Ｖｒｅｆ２２で安定する。
ここで燃料噴射用の電磁コイル（ＩＮＪ）５０１〜５０４に急速給電が行われることによって、高圧コンデンサ１３３の放電が行われ、放電後の充電電圧は電圧下限値Ｖｒｅｆ２１未満に低下することはないようになっている。
しかし、一旦電圧上限値Ｖｒｅｆ２２に到達した後に、複数回（例えば2度目）の燃料噴射が行われて、高圧コンデンサ１３３の残留充電電圧が電圧下限値Ｖｒｅｆ２１未満に低下すると、この時点で駆動信号電圧ＧＴ０が発生して、再び高圧コンデンサ１３３に対する充電動作が開始することになる。
そして、充放電周期Ｔ２０は、例えば４気筒４サイクルエンジンが６０００ＲＰＭで回転している場合であればＴ２０＝５ｍｓｅｃとなる。
【００２２】
図３（Ｂ）において、上段部は駆動信号出力回路１３８が発生する駆動信号電圧ＧＴ０の波形を示しており、下段部は誘導素子１３１に流れる励磁電流の波形を示している。
駆動信号電圧ＧＴ０の論理レベルがハイレベル「Ｈ」になると開閉制御素子１３４が閉路して励磁電流が上昇し、これが第二電流Ｉ２による全体電流検出電圧Ｖｓに対応した電流上限値Ｖｒｅｆ１２に到達すると、第一の比較器１３６ａの比較出力によってタイマ回路１３６ｃが起動されて、予め定められた遮断時間ΔＴの期間中では論理レベルがハイレベル「Ｈ」のパルス信号を発生する。
そして、タイマ回路１３６ｃが論理レベルとしてハイレベル「Ｈ」のパルスを発生している期間は、駆動信号出力回路１３８の出力である駆動信号電圧ＧＴ０の論理レベルはローレベル「Ｌ」に変化するが、やがて、タイマ回路１３６ｃによる遮断時間ΔＴが経過すると、再び駆動信号電圧ＧＴ０の論理レベルがハイレベル「Ｈ」に復帰する。
【００２３】
しかし、高圧コンデンサ１３３の分圧電圧が電圧上限値Ｖｒｅｆ２２を超過すると、これが電圧下限値Ｖｒｅｆ２１未満に低下するまでは第二の比較器１３７ａの出力論理がハイレベル「Ｈ」となって、駆動信号出力回路１３８の出力である駆動信号電圧ＧＴ０の論理レベルはローレベル「Ｌ」を持続して、励磁電流はゼロまで低下することになる。
なお、遮断時間ΔＴを経過したときの第一電流Ｉ１に対応して電流下限値Ｖｒｅｆ１１が記載されているが、図１で示された電流検出抵抗１３５ｇでは、誘導素子１３１の放電電流は測定できないので、これに代わるものとしてタイマ回路１３６ｃが使用されている。
一方、高圧コンデンサ１３３の充電電圧が電圧下限値Ｖｒｅｆ２１以下になると、再びで電圧上限値Ｖｒｅｆ２２以上となるまでの期間では、第二の駆動禁止信号ＧＴ０２は停止して、第一の比較器１３６ａの出力論理に応動して駆動信号電圧ＧＴ０の論理レベルは交互に反転して、開閉制御素子１３４が断続駆動されるようになっており、その断続周期は例えばＴ１０＝１０〜２５μｓｅｃとなっている。
【００２４】
ここで、誘導素子１３１の素子抵抗Ｒ、インダクタンスＬ、誘導時定数τ＝Ｒ／Ｌとすると、Ｔｏｎ＜＜τであるときに以下の算式が成立する。
まず、誘導素子１３１の励磁電流が第一電流Ｉ１から第二電流Ｉ２まで上昇する開閉制御素子１３４の閉路時間Ｔｏｎと、第二電流Ｉ２から第一電流Ｉ１に減少するまでの遮断時間ΔＴには算式（１ａ）（１ｂ）（１ｃ）の関係がある。
Ｌ×（Ｉ２−Ｉ１）／Ｔｏｎ＝Ｖｂｂ      ・・・・（１ａ）
Ｌ×（Ｉ２−Ｉ１）／ΔＴ＝Ｖｈ−Ｖｂｂ  ・・・・（１ｂ）
∴ΔＴ＝Ｔｏｎ×Ｖｂｂ/（Ｖｈ−Ｖｂｂ）  ・・・・（１c）
但し、Ｖｈは高圧コンデンサ１３３の充電電圧であり、Ｖｂｂは電源電圧である。
例えば、Ｖｂｂ＝１４Ｖ、Ｖｈ＝７５Ｖとし、電流比γ＝Ｉ１／Ｉ２とすればΔＴ＝０．２３３Ｔｏｎとなり、断続周期Ｔ１０は算式（２）で示される。
Ｔ１０＝Ｔｏｎ＋ΔＴ＝１．２３Ｔｏｎ
＝１．２３Ｌ×Ｉ２（１−γ）／Ｖｂｂ  ・・・（２）
【００２５】
一例として、Ｒ＝０．１Ω、Ｌ＝２５μＨ、τ＝Ｌ／Ｒ＝２５０μｓｅｃ、Ｉ２＝１４Ａ、Ｉ１＝６Ａとすると、算式（１ａ）によってＴｏｎ＝１４．３μｓｅｃ＜＜τとなり、算式（１ｂ）によってΔＴ＝３．３μｓｅｃとなり、算式（２）によってＴ１０＝１７．６μｓｅｃとなる。
また、電流上昇率としては（１４−６）／１４．３＝０．５６Ａ／μｓｅｃとなり、この値は開閉制御素子１３４におけるスルーレート（電流増減率Ａ／μｓｅｃ）に比べて圧倒的に緩慢な変化となっている。
【００２６】
次に、図２における開閉制御素子の駆動信号のタイムチャートである図４（Ａ）から図４（Ｅ）について説明する。
図４（Ａ）において、駆動信号電圧ＧＴ０は例えば１７．６μｓｅｃの断続周期Ｔ１０で開閉制御素子１３４を断続制御する信号電圧であり、これが論理レベルがハイレベル「Ｈ」であると開閉制御素子１３４は閉路し、論理レベルがローレベル「Ｌ」であると開閉制御素子１３４は開路する。
ただし、駆動信号電圧ＧＴ０は図２で前述した時差制御回路１４０によって第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２に分配されていて、図４（Ｂ）は第一ゲート信号ＧＴ１の波形を示し、図４（Ｄ）は第二ゲート信号ＧＴ２の波形を示している。
図４（Ｃ）において、この図は第一時差設定コンデンサ４１ａによる第一コンデンサ電圧Ｖｃ１の増減波形を示しており、駆動信号電圧ＧＴ０が発生すると、低抵抗の充電抵抗４２を介して第一時差設定コンデンサ４１ａが急速充電されて、第一閉路遅延時間ｔｄｏｎを置いて第一ゲート信号ＧＴ１が発生し、第一の昇圧用開閉素子１３４ａが急速閉路することを示している。駆動信号電圧ＧＴ０が停止すると、第一時差設定コンデンサ４１ａの充電電荷が第一遅延開路抵抗４５ａを介して緩速放電し、第一開路遅延時間Ｔｄｏｆｆをおいて第一の昇圧用開閉素子１３４ａが遅延開路することを示している。
【００２７】
図４（Ｅ）において、この図は第二時差設定コンデンサ４１ｂによる第二コンデンサ電圧Ｖｃ２の増減波形を示しており、駆動信号電圧ＧＴ０が発生すると、高抵抗の第二遅延閉路抵抗４５ｂを介して第二時差設定コンデンサ４１ｂが緩速充電されて、第二閉路遅延時間Ｔｄｏｎを置いて第二ゲート信号ＧＴ２が発生し、第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂとが遅延閉路することを示している。
そして、第二閉路遅延時間Ｔｄｏｎ≧第一閉路遅延時間ｔｄｏｎの関係となっていて、第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂは、第一の昇圧用開閉素子１３４ａよりも遅れて閉路するようになっている。
但し、第二の昇圧用開閉素子１３４ｂ、並列開閉素子１３４ｂｂは第一の昇圧用開閉素子に比べて電流増減率が圧倒的に小さいので、第二閉路遅延時間Ｔｄｏｎ≒第一閉路遅延時間ｔｄｏｎであってもよいものである。
駆動信号電圧ＧＴ０が停止すると、内部寄生コンデンサ１３９ｂ・１３９ｂｂと第二時差設定コンデンサ４１ｂは第二急速開路用ダイオード４３ｂと第二急速開路用抵抗４４ｂを介して急速放電し、第二開路遅延時間ｔｄｏｆｆをおいて第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂが急速開路することを示している。
【００２８】
そして、第一開路遅延時間Ｔｄｏｆｆ≧第二開路遅延時間ｔｄｏｆｆの関係となっていて、第一の昇圧用開閉素子１３４ａは第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂよりも、遅れて開路するようになっている。
なお、点線で示された第二時差設定コンデンサ４１ｂが設けられていない場合には、第二の昇圧用開閉素子１３４ｂ、並列開閉素子１３４ｂｂの内部寄生コンデンサ１３９ｂ・１３９ｂｂの特性ばらつきによって開閉遅延時間に誤差が発生し、この場合には、第一の昇圧用開閉素子１３４ａの単独閉路期間が長くなってその閉路通電損失が大きくなるので、安定した開閉遅延時間を得るためには第二時差設定コンデンサ４１ｂを設けておくことが望ましい。
そして、第二時差設定コンデンサ４１ｂを設けた場合であれば、第二の昇圧用開閉素子１３４ｂ、並列開閉素子１３４ｂｂの第二閉路遅延時間Ｔｄｏｎと第二開路遅延時間ｔｄｏｆｆとは同一時間設定であってもよく、第二急速開路用ダイオード４３ｂは短絡して削除し、第二遅延閉路抵抗４５ｂは遮断して削除しておくことができる。
【００２９】
次に、図４における開閉制御素子の駆動信号の詳細タイムチャートである図５（Ａ）から図５（Ｄ）について説明する。
なお、図５（Ａ）、図５（Ｂ）、図５（Ｃ）は、図４（Ａ）、図４（Ｂ）、図４（Ｄ）に対応したものであるが、図４（Ｂ）と図４（Ｄ）における第一閉路遅延時間ｔｄｏｎと第二開路遅延時間ｔｄｏｆｆとは省略されて簡潔表現したものとなっている。
図５（Ｄ）において、第一素子間電圧５０１ａは、第一の昇圧用開閉素子１３４ａの閉路動作中の素子間電圧を示し、この素子間電圧は第一ゲート信号ＧＴ１が発生した時点においては高圧コンデンサ１３３の現在電圧である第一電圧Ｖｈ１となっており、閉路時間ｔ１が経過した時点では第一の昇圧用開閉素子１３４ａの内部抵抗に基づく第一素子間電圧（閉路電圧）Ｖｏｎ１に減衰する。
開閉素子間電圧ｖ１は時刻ｔ＝０においてＶｈ１、時刻ｔ１においてＶｏｎ１≒０となるので、算式（３ａ）で成立する。
ｖ１＝Ｖｈ１×（１−ｔ／ｔ１）  ・・・・（３ａ）
なお、第二素子間電圧５０１ｂは、閉路後の第一素子間電圧（第一閉路電圧）Ｖｏｎ１よりも小さな値となる第二素子間電圧（第二閉路電圧）Ｖｏｎ２で示されている。
【００３０】
同様に開閉素子電流５０２は、時刻ｔ＝０においてｉ１＝０であり、時刻ｔ１においては誘導素子１３１から高圧コンデンサ１３３に放電していた第一電流Ｉ１となるので、開閉素子のスルーレートをα＝Ｉ１／ｔ１とすると算式（４ａ）が成立する。
ｉ１＝Ｉ１×ｔ/ｔ１ ＝αｔ  ・・・・・（４ａ）
なお、誘導素子電流５０３は第一電流Ｉ１と第二電流Ｉ２との間で増減していて、第一の昇圧用開閉素子１３４ａ及び第二の昇圧用開閉素子１３４ｂが開路してその電流がゼロとなっていても、誘導素子１３１の電流は高圧コンデンサ１３３への充電電流として継続して流れている。
また、高速型の第一の昇圧用開閉素子１３４ａのスルーレートは一例としてα１＝２００Ａ／μｓｅｃであるのに対し、低速型の第二の昇圧用開閉素子１３４ｂの場合であれば、例えばα２＝１０Ａ／μｓｅｃとなっている。
従って、第一の昇圧用開閉素子１３４ａの閉路時の過渡損失エネルギーＥｏｎは算式（５ａ）の時刻ｔ＝０から時刻ｔ＝ｔ１までの積分値となる。
Ｅｏｎ＝∫Ｖ１×Ｉ１ ｄｔ（ｔ＝０〜ｔ１）
＝Ｖｈ１×Ｉ１２／６α  ・・・・・・（５ａ）
但し、ｔ１＝Ｉ１／αである。
【００３１】
同様に、第一ゲート信号ＧＴ１が停止した時点における第一素子間電圧５０１ａは、新時刻ｔ＝0おいてはｖ２＝Ｖｏｎ１≒０となり、新時刻ｔ＝ｔ２ではｖ２＝Ｖｈ２であるとともに、開閉素子電流５０２は新時刻ｔ＝０においてｉ２＝第二電流Ｉ２、新時刻ｔ２ではｉ２＝０となるので（３ｂ）〜（５ｂ）が成立する。
但し第二電圧Ｖｈ２は、今回の充電にともなう高圧コンデンサ１３３の現在電圧である。
ｖ２＝Ｖｈ２×ｔ／ｔ２    ・・・・・・・（３ｂ）
ｉ２＝Ｉ２（１−ｔ／ｔ２）  ・・・・・・（４ｂ）
Ｅｏｆｆ＝∫ｖ２×ｉ２  ｄｔ  （ｔ＝０〜ｔ２）
＝Ｖｈ２×Ｉ２２／６α  ・・・・・（５ｂ）
但し、ｔ２＝Ｉ２／αである。
従って、断続周期Ｔ１0で誘導素子１３１を断続制御して、その励磁電流を第一電流Ｉ１と第二電流Ｉ２の間で増減させるときの開閉制御素子１３４に発生する開閉過渡損失Ｐｏｃは算式（６）で示される。
Ｐｏｃ＝（Ｅｏｎ＋Ｅｏｆｆ）／Ｔ１０
＝Ｖｈ×（Ｉ１２＋Ｉ２２）／（６α×Ｔ１０）  ・・・（６）
但し、一回の充電による充電電圧の増加分は微小であるためＶｈ１≒Ｖｈ２であり、高圧コンデンサ１３３の充放電前後の電圧変動も例えばＤＣ７０Ｖ〜ＤＣ７５Ｖであって僅少であるため、Ｖｈ１≒Ｖｈ２≒Ｖｈとなっている。
【００３２】
次に、開閉制御素子１３４の閉路期間において、開閉制御素子１３４の閉路時の内部抵抗によって発生する閉路通電損失の計算を行う。
図５（Ｄ）において、開閉制御素子１３４が閉路して、誘導素子１３１に流れていた励磁電流が第一電流Ｉ１に到達した時刻をｔ＝０として、時刻ｔ＝Ｔｏｎにおいて第二電流Ｉ２に増加する励磁電流ｉは算式（７ａ）によって示される。
ｉ＝Ｉ１＋βｔ  ・・・・・・・・・・・・（７ａ）
但し、電流上昇率βは算式（７ｂ）に示すとおりである。
β＝（Ｉ２−Ｉ１）／Ｔｏｎ  ・・・・・・（７ｂ）
従って、開閉制御素子１３４の内部抵抗Ｒsによる、閉路時間Ｔｏｎ期間における閉路通電損失Ｐｏｎは、積分時間をｔ＝０〜Ｔｏｎとした場合の算式（８ａ）によって算出される。
Ｐｏｎ＝∫（Ｉ１＋βｔ）２×Ｒｓｄｔ／Ｔｏｎ
＝Ｉ２２［γ＋（１−γ）２／３］Ｒｓ  ・・・（８a）
但し、γ＝Ｉ１／Ｉ２  であり、閉路時間Ｔｏｎを断続周期Ｔ１０に置きなおすと、算式（８ａ）は算式（８ｂ）に換算されることになる。
Ｐｏｎ＝Ｉ２２［γ＋（1−γ）２／３］Ｒｓ×（Ｔｏｎ／Ｔ１０）  ・・・（８b）
【００３３】
なお、励磁電流が第二電流Ｉ２から第一電流Ｉ１に減衰するときには、この電流は高圧コンデンサ１３３に対する充電電流となっていて、開閉制御素子１３４の通電電流はゼロとなる。
ここで、例えば、γ＝６／１４＝０．４３とすると、算式（８ｂ）と算式（２）から算式（９）が得られる。
Ｐｏｎ＝０．５４×Ｉ２２×Ｒs×（Ｔｏｎ／Ｔ１０）
＝０．４４×Ｉ２２×Ｒｓ  ・・・・・・・・・・・（９）
但し、並列接続されている第一の昇圧用開閉素子１３４ａと第二の昇圧用開閉素子１３４ｂの内部抵抗を夫々内部抵抗Ｒａ、内部抵抗Ｒｂとした場合、合計電流がＩ２であるときの各開閉素子の閉路通電損失Ｐａ、Ｐｂと、これらの合計の閉路通電損失Ｐは算式（１０ａ）〜（１０ｃ）で示される。
Ｐａ＝０．４４×Ｉ２２×Ｒａ×［Ｒｂ／（Ｒａ＋Ｒｂ）]２  ・・・・（１０ａ）
Ｐｂ＝０．４４×Ｉ２２×Ｒｂ×［Ｒａ／（Ｒａ＋Ｒｂ）]２  ・・・・（１０ｂ）
Ｐ＝Ｐa＋Ｐｂ＝０．４４×Ｉ２２×Ｒａ×Ｒｂ／（Ｒａ＋Ｒｂ） ・・（１０ｃ）
【００３４】
次に、図１のものにおける損失電力とその他の態様における損失電力の一覧表を示す図である図６について詳細に説明する。なお、図６に示された一覧表は、後述する図７に示された実施の形態２、図１０に示された実施の形態３、図１２に示された実施の形態４においても適用されるものである。
図６において、最左列の形態区分は次のとおり５種の形態をそれぞれ最上段から最下段で示している。
最上段の第一形態は、電流増減率が大きく、閉路時の内部抵抗も大きな高速高抵抗の第一素子と低速低抵抗の第二素子を並列使用した図１、図７の形態を示している。
二段目の第二形態は、高速高抵抗の第一素子のみを並列使用し、その特性が完全一致していて、時差制御を行わないで両者が均等動作すると仮定した場合のものである。
三段目の第三形態は、低速低抵抗の第二素子のみを並列使用し、その特性が完全一致していて、時差制御を行わないで両者が均等動作すると仮定した場合のものである。
四段目の変形形態は、図２で示した内容のものであり、高速高抵抗の第一素子は平滑コンデンサ４８ａ、４９ａによって減速動作し、低速低抵抗の第二素子には同じ型式の第二素子が並列接続されている。
但し、その内部抵抗は±１３％で大小にばらついているものとしている。
最下段の基準形態は、高速型の第一素子と低速型の第二素子の電流増減率αと内部抵抗Ｒsの格差は４倍以上であって、第一素子の内部抵抗Ｒｓは誘導素子１３１の抵抗値より大きく、第二素子の内部抵抗Ｒｓは誘導素子１３１の抵抗値より小さいとした基準形態の場合を示している。
【００３５】
これ等の形態区分において、左列から右列にかけて、電流増減率αとこれに伴う開閉過渡損失Ｐｏｃが示され、続いて内部抵抗とこれに伴う閉路通電損失Ｐｏｎが示され、更には開閉過渡損失と閉路通電損失の合計値が記載されている。
また、右列の分担電流は誘導素子１３１の励磁電流が第一電流Ｉ１＝６Ａから第二電流Ｉ２＝１４Ａに増減するとした場合の並列開閉素子の分担電流が示され、最右列では各形態における開閉過渡損失Ｐｏｃの合計値と閉路通電損失Ｐｏｎの合計値との比率が示されている。
この一覧表を示す図で明らかなとおり、図１又は図２で示された最上段の第一形態と四段目の変形形態においては、損失比率Ｐｏｃ／Ｐｏｎが比較的１に近く、第二形態、第三形態ではこの比率が大きく変動していると共に、開閉過渡損失Ｐｏｃと閉路通電損失Ｐｏｎの合計値も著しく大きな値となっている。なお、開閉過渡損失Ｐｏｃは算式（６）、閉路通電損失Ｐｏｎは算式（９）で得られる。また、Ｖｏ＝７５Ｖ、Ｉ１＝６Ａ、Ｉ２＝１４Ａ、Ｔ１０＝１７．６μｓｅｃとしている。
従って、高速高抵抗の開閉素子と低速低抵抗の開閉素子を併用して、時差開閉制御を行うことによって全損失を著しく低減して、昇圧制御の効率を高めることができることが明らかである。
【００３６】
実施の形態１は、車載バッテリ１０１から電源電圧Ｖｂｂが給電される誘導素子１３１の励磁電流を断続制御して、この電源電圧Ｖｂｂよりも高い高圧電圧Ｖｈを得て、車載電気負荷１０５に給電する昇圧回路ユニット１３０Ａと、この車載電気負荷１０５を駆動制御する演算制御回路部１２０Ａとを有する車載電子制御装置１００Ａであって、昇圧回路ユニット１３０Ａは、誘導素子１３１に対して直列接続されて、この誘導素子１３１に対する励磁動電流を断続制御する開閉制御素子１３４と、この開閉制御素子１３４が開路したときに充電ダイオード１３２を介して誘導素子１３１が発生する誘導電圧によって充電される高圧コンデンサ１３３と、開閉制御素子１３４に対して駆動信号電圧ＧＴ０を発生する駆動信号発生部と、駆動信号電圧ＧＴ０の論理レベルに応動して、開閉制御素子１３４に対して第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を発生する時差制御回路１４０とを備え、開閉制御素子１３４は、第一及び第二の昇圧用開閉素子１３４ａ、１３４ｂの並列回路によって構成されていて、一方の開閉素子である第一の昇圧用開閉素子１３４ａは、他方の開閉素子である第二の昇圧用開閉素子１３４ｂに比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有している。
【００３７】
そして、駆動信号発生部は、高圧コンデンサ１３３の充電電圧が予め定められた電圧下限値以下のときに、これが予め定められた電圧上限電値を超過するまでの期間において駆動信号電圧ＧＴ０の発生を許可するとともに、駆動信号電圧ＧＴ０の発生に伴って開閉制御素子１３４が閉路駆動されて、誘導素子１３１の励磁電流が予め定められた電流上限値を超過すると、予め定められた遮断時間ΔＴを経過するまでは駆動信号電圧ＧＴ０の発生を停止する駆動信号出力回路１３８によって構成され、時差制御回路１４０は、駆動信号電圧ＧＴ０が発生すると、まず第一の昇圧用開閉素子１３４ａを閉路するための第一ゲート信号ＧＴ１を発生し、続いて予め定められた第二閉路遅延時間Ｔｄｏｎを置いて第二の昇圧用開閉素子１３４ｂを閉路するための第二ゲート信号ＧＴ２を発生する第二時差設定部を備えるとともに、駆動信号電圧ＧＴ０が停止すると、まず第二ゲート信号ＧＴ２を停止し、続いて予め定められた第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止する第一時差設定部を備えている。
【００３８】
第一の昇圧用開閉素子１３４ａ及び第二の昇圧用開閉素子１３４、及び第二の昇圧用開閉素子１３４と並列接続されることがある並列開閉素子１３４ｂｂは、いずれも電界効果型のトランジスタであって、それぞれにゲート端子とソース端子との間に内部寄生コンデンサ１３９ａ・１３９ｂ・１３９ｂｂを有するとともに、並列開閉素子１３４ｂｂは、第二の昇圧用開閉素子１３４ｂと同様に、第一の昇圧用開閉素子１３４ａに比べて内部抵抗が小さい高導電率を有しているとともに、その内部抵抗は共に正の温度係数を有しており、並列開閉素子１３４ｂｂと第二の昇圧用開閉素子１３４ｂとは、共通の第二ゲート信号ＧＴ２によって断続制御されるようになっている。
【００３９】
以上のとおり、この実施の形態１では、第二の昇圧用開閉素子にはこれと同様の内部抵抗を有する並列開閉素子が並列接続されることがあり、それぞれが正の温度係数を有するとともに、同じ第二ゲート信号ＧＴ２によって断続制御されるようになっている。
従って、大電流負荷の断続制御を行う場合に、閉路通電損失による発熱を複数の開閉素子で分担して、効率よく熱放散を行うことができるとともに、内部抵抗のばらつきによって、どちらか一方の負荷電流が他方より大きくなった場合には、一方の開閉素子の温度上昇が他方より大きくなることによってその内部抵抗が増大し、均等電流が流れる傾向の自己補正が作用して、過度な温度差が発生しない特徴がある。
これは、実施の形態２から４についても同様である。
【００４０】
また、駆動信号発生部は、電流判定回路と電圧判定回路と駆動信号出力回路１３８とによって構成された駆動信号発生回路であり、電流判定回路は、開閉制御素子１３４の下流端に直列接続された電流検出抵抗１３５ｇの両端電圧である全体電流検出電圧Ｖｓの値と、誘導素子１３１に対する励磁電流の目標上限電流に比例した比較電圧である電流上限値Ｖｒｅｆ１２を比較して、この目標上限電流を超過する励磁電流に到達するとタイマ回路１３６ｃを介して第一の駆動禁止信号ＧＴ０１を発生する第一の比較器１３６ａを備え、タイマ回路１３６ｃは、励磁電流が目標上限電流に到達してから目標下限電流に低下する減衰所要期間において第一の駆動禁止信号ＧＴ０１の発生を持続するパルス発生回路であり、電圧判定回路は、高圧コンデンサ１３３の両端電圧を分圧抵抗１３７ｃ、１３７ｄで分圧して得られる監視電圧が、目標とする監視電圧に対する電圧上限値Ｖｒｅｆ２２を超過したことによって、第二の駆動禁止信号ＧＴ０２を発生する第二の比較器１３７ａを備え、第二の比較器１３７ａには、正帰還抵抗１３７ｅが監視入力端子と比較出力端子間に接続ており、第二の駆動禁止信号ＧＴ０２が発生した後に、高圧コンデンサ１３３の充電電荷が車載電気負荷１０５に放電することによって、監視電圧が予め定められた下限電圧値Ｖｒｅｆ２１以下となったことによって第二の駆動禁止信号ＧＴ０２が停止し、駆動信号出力回路１３８は、第一の駆動禁止信号ＧＴ０１と第二の駆動禁止信号ＧＴ０２が共に発生していない論理状態において駆動信号電圧ＧＴ０を発生するようになっている。
【００４１】
以上のとおり、この実施の形態１では、開閉制御素子に流れる誘導素子の励磁電流が予め定められた上限値を超過すると、これが予め定められた下限値以下となる遮断時間ΔＴを経過するまで第一の駆動禁止信号ＧＴ０１を発生する電流判定回路と、高圧コンデンサの監視電圧が予め定められた電圧上限値Ｖｒｅｆ２２を超過すると、この監視電圧が予め定められた電圧下限値Ｖｒｅｆ２１以下となるまで第二の駆動禁止信号ＧＴ０２を発生する電圧判定回路を備え、駆動信号出力回路は、第一の駆動禁止信号ＧＴ０１と第二の駆動禁止信号ＧＴ０２が共に発生していない論理状態において駆動信号電圧ＧＴ０を発生するようになっている。
従って、駆動信号電圧ＧＴ０がハードウエアを主体として生成され、開閉制御素子を開路した後に誘導素子の減衰電流を測定する必要がないので電流検出回路も簡略化される特徴がある。
【００４２】
時差制御部を構成する時差制御回路１４０は、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、第一時差設定回路は、駆動信号電圧ＧＴ０によって第一急速閉路用ダイオード４３ａと低抵抗の充電抵抗４２を介して急速充電される第一時差設定コンデンサ４１ａと、この第一時差設定コンデンサ４１ａの充電電荷を緩速放電する高抵抗の第一遅延開路抵抗４５ａによって構成され、第一時差設定回路は、駆動信号電圧ＧＴ０の論理レベルがハイレベル「Ｈ」となったときに、第一急速閉路用ダイオード４３ａと充電抵抗４２を介して第一時差設定コンデンサ４１ａが急速充電される一方で、第一急速閉路用ダイオード４３ａと低抵抗の第一急速閉路用抵抗４４ａと、比較器である波形整形素子４６を介し第一の昇圧用開閉素子１３４ａの内部寄生コンデンサ１３９ａを急速充電する第一ゲート信号ＧＴ１を発生して、第一の昇圧用開閉素子１３４ａが急速閉路駆動され、第一時差設定回路はまた、駆動信号電圧ＧＴ０の論理レベルがローレベル「Ｌ」となったとき第一時差設定コンデンサ４１ａの充電電荷が第一遅延開路抵抗４５ａを介して緩速放電し、第一時差設定コンデンサの残留電圧が波形整形素子４６の負側入力端子に接続された比較基準電圧４７未満になると、波形整形素子４６の比較出力によって第一ゲート信号ＧＴ１を急速減衰させて第一の昇圧用開閉素子１３４ａが急速開路されるようになっている。
【００４３】
以上のとおり、この実施の形態１では、波形整形素子を介して第一ゲート信号ＧＴ１が印加される第一の昇圧用開閉素子側の第一時差設定コンデンサは、駆動信号電圧ＧＴ０の論理レベルに応動して低抵抗の充電抵抗による急速充電又は第一遅延開路抵抗による緩速放電が行われ、波形整形素子は、駆動信号電圧ＧＴ０又は第一時差設定コンデンサの充電電圧と比較基準電圧との比較によって第一ゲート信号ＧＴ１を発生して、第一の昇圧用開閉素子の急速閉路動作と遅延開路動作を行うようになっている。
従って、第一の昇圧用開閉素子の開閉動作時のゲート電圧は、駆動信号電圧ＧＴ０の有無によって即時に急増又は遅延して急減し、第一の昇圧用開閉素子の電流増減率の低下を抑制して、開閉動作に伴う過渡損失の発生を抑制することができる特徴がある。これは、実施の形態２についても同様である。
【００４４】
第一の昇圧用開閉素子１３４ａのゲート端子には、平滑コンデンサ４８ａが接続され、この平滑コンデンサ４８ａと波形整形素子４６の出力端子との間には平滑抵抗４９ａが接続されてフィルタ回路を構成し、フィルタ回路を付加したことに伴って低下する第一の昇圧用開閉素子１３４ａの電流増減率の値は、第二の昇圧用開閉素子１３４ｂ及び並列開閉素子１３４ｂｂ側の電流増減率よりも大きな値となっている。
以上のとおり、この実施の形態１では、第一の昇圧用開閉素子のゲート端子と、第一の昇圧用開閉素子を開閉駆動する波形整形素子の出力端子との間には平滑コンデンサと平滑抵抗によるフィルタ回路が設けられている。
従って、第一の昇圧用開閉素子を過度に急速開閉することによって発生するノイズを抑制しながら、第一の昇圧用開閉素子の急速開閉動作を行って、開閉動作中に発生する開閉過渡損失を抑制することができる特徴がある。これは、実施の形態２についても同様である。
【００４５】
第二時差設定回路は、内部寄生コンデンサ１３９ｂ、１３９ｂｂと第二の昇圧用開閉素子１３４ｂのゲート端子に接続された第二時差設定コンデンサ４１ｂの一部又は全部と、このコンデンサを緩速充電する第二遅延閉路抵抗４５ｂとを備え、第二時差制御回路は、駆動信号電圧ＧＴ０の論理レベルがハイレベル「Ｈ」となったときに、第二遅延閉路抵抗４５ｂを介して内部寄生コンデンサ１３９ｂ、１３９ｂｂと第二時差設定コンデンサ４１ｂが充電されることによって第二ゲート信号ＧＴ２が遅れて上昇して、第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂが遅延閉路駆動され、第二時差制御回路はまた、駆動信号電圧ＧＴ０の論理レベルがローレベル「Ｌ」となったときに、第二急速開路用ダイオード４３ｂと低抵抗の第二急速開路用抵抗４４ｂを介して、内部寄生コンデンサ１３９ｂ、１３９ｂｂと第二時差設定コンデンサ４１ｂの充電電荷を急速放電して第二ゲート信号ＧＴ２を急速低下させることによって、第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂが急速開路され、第二時差設定コンデンサ４１ｂを接続した場合には第二急速開路用ダイオード４３ｂは短絡して削除されている。
【００４６】
以上のとおり、この実施の形態１では、第二ゲート信号ＧＴ２が印加される第二の昇圧用開閉素子側の内部寄生コンデンサ又は第二時差設定コンデンサは、駆動信号電圧ＧＴ０の論理レベルに応動して第二遅延閉路抵抗による緩速充電又は第二急速開路用抵抗による急速放電が行われて遅延閉路動作又は急速開路動作を行うようになっている。
従って、第二の昇圧用開閉素子の遅延閉路時間は、その内部寄生コンデンサの静電容量のばらつきによって変動するが、第二時差設定コンデンサを設けて合成容量を大きくし、これに応じて第二遅延閉路抵抗の抵抗値を小さくしておけば、安定した遅延閉路時間を得ることができるようになっていて、この第二時差設定コンデンサを設ける場合には第二急速開路用ダイオードを省略して短絡しておくとともに、第二遅延閉路抵抗は開放削除しておいてもよいことになる。
これは、実施の形態２についても同様である。
【００４７】
第一の昇圧用開閉素子１３４ａの開閉動作時における電流増減率α１は、第二の昇圧用開閉素子１３４ｂ及び並列開閉素子１３４ｂｂの電流増減率α２に対して４倍以上の高速動作を行うものであるとともに、第二の昇圧用開閉素子１３４ｂ及び並列開閉素子１３４ｂｂの閉路動作時における内部抵抗Ｒｓ２は、第一の昇圧用開閉素子１３４ａの内部抵抗Ｒｓ１に対して１／４以下の低抵抗となっている。
以上のとおり、この実施の形態1では、高速、高抵抗の第一の昇圧用開閉素子と、低速、低抵抗の第二の昇圧用開閉素子及び並列開閉素子の電流増減率と内部抵抗は相互に４倍以上の格差が設けられている。
従って、開閉過渡損失は第一の昇圧用開閉素子が全てを吸収するのに対し、閉路時の閉路通電損失は内部抵抗に逆比例して分担されるので、全体損失の分担を定量的に配分することができる特徴がある。
これは、実施の形態１〜４についても同様である。
【００４８】
実施の形態２．
次に、実施の形態２による車載電子制御装置の全体回路ブロック図である図７と、図７のもののインジェクタ駆動回路の簡略回路図である図８について、その構成を詳細に説明する。なお、図８に示されたインジェクタ駆動回路は、図1に示された実施の形態１、後述する図１０に示された実施の形態３、図１２に示された実施の形態４においても適用されるものである。
図７において、車載電子制御装置１００Ｂは、図１における車載電子制御装置１００Ａと同様に、制御電圧Ｖｃｃを発生する安定化電源１１０と、マイクロプロセッサ（ＣＰＵ）１２３を含む演算制御回路部１２０Ｂと、昇圧回路ユニット１３０Ｂと、インジェクタ駆動回路である電気負荷駆動回路１５０を主体として構成されている。
そして、車載電子制御装置１００Ｂの外部に接続されているものとして、ＤＣ１２Ｖ系の車載バッテリ１０１が図示しない電源スイッチによって付勢される電源リレーの出力接点である負荷電源スイッチ１０２を介して接続されて、車載電子制御装置１００Ｂに対してその電源電圧Ｖｂｂを供給するようになっている。
また、車載電子制御装置１００Ｂには、各種の入力センサと電源スイッチを含む入力センサ１０３が接続されるとともに、車載電子制御装置１００Ｂよって駆動される出力負荷１０４は、その一部として例えば複数の電磁コイル（ＩＮＪ）５０１〜５０４を有する燃料噴射用電磁弁である車載電気負荷１０５を含んでいる。
【００４９】
車載電子制御装置１００Ｂの内部構成として、昇圧回路ユニット１３０Ｂは電源電圧Ｖｂｂによって給電される誘導素子１３１と充電ダイオード１３２と高圧コンデンサ１３３の直列回路を備え、充電ダイオード１３２と高圧コンデンサ１３３との直列回路には、開閉制御素子１３４が並列接続されて、車載バッテリ１０１の負極端子に接続されたグランドラインに接続されている。
また、電流検出抵抗１３５ｕは、誘導素子１３１と高圧コンデンサ１３３との直列回路にあって、開閉制御素子１３４の開閉に関わらず誘導素子１３１に流れる電流が測定できるようになっている。
また、演算制御回路部１２０Ｂは、不揮発性のプログラムメモリ（ＰＭＥＭ）及びデータメモリ（ＤＭＥＭ）と揮発性のＲＡＭメモリ（ＲＭＥＭ）を含むメモリ（ＭＥＭ）１２１と、多チャンネルＡＤ変換器（ＡＤＣ）１２２を含むマイクロプロセッサ（ＣＰＵ）１２３によって構成されていて、このマイクロプロセッサ（ＣＰＵ）１２３はインジェクタ駆動回路である電気負荷駆動回路１５０に対して燃料噴射指令ＩＮＪｉを発生するようになっている。
【００５０】
なお、開閉制御素子１３４は、図１のものと同様の電界効果型トランジスタである第一及び第二の昇圧用開閉素子１３４ａ、１３４ｂの並列回路によって構成されていて、第一の昇圧用開閉素子１３４ａは、第二の昇圧用開閉素子１３４ｂに比べてスルーレートが大きな電流増減率を有するとともに、第二の昇圧用開閉素子１３４ｂは第一の昇圧用開閉素子１３４ａに比べて閉路抵抗が小さい高導電率のものが使用されている。
そして、図２で前述した時差制御回路１４０は、マイクロプロセッサ（ＣＰＵ）１２３が駆動信号出力手段によって発生する駆動信号電圧ＧＴ０を分配し、第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を生成して、これが第一の昇圧用開閉素子１３４ａ及び第二の昇圧用開閉素子１３４ｂのそれぞれに対する駆動信号電圧となっている。
【００５１】
駆動信号発生手段は、演算制御回路部１２０Ｂの主体となるマイクロプロセッサ（ＣＰＵ）１２３と、電流検出信号電圧ＩＮ１の生成回路部と電圧検出信号電圧ＩＮ２の生成回路部とによって構成されており、マイクロプロセッサ（ＣＰＵ）１２３と協働するプログラムメモリ（ＰＭＥＭ）は、車載電気負荷１０５を駆動制御するための入出力制御手段に加えて、電流判定手段と電圧判定手段となる制御プログラムを包含するとともに、データメモリには、電流上限値Ｖｒｅｆ１２、電流下限値Ｖｒｅｆ１１、電圧上限値Ｖｒｅｆ２２、電圧下限値Ｖｒｅｆ２１に対応した数値データが格納されている。
多チャンネルＡＤ変換器（ＡＤＣ）１２２には、誘導素子１３１に直列接続された電流検出抵抗１３５ｕの両端電圧を増幅する差動増幅器１３６ａａの出力電圧である電流検出信号電圧ＩＮ１と、高圧コンデンサ１３３の両端電圧を分圧抵抗１３７ｃ、１３７ｄによって分圧して得られる電圧検出信号電圧ＩＮ２が入力されている。
【００５２】
そして、マイクロプロセッサ（ＣＰＵ）１２３は、図９で後述するとおり、電圧検出信号電圧ＩＮ２が電圧下限値Ｖｒｅｆ２１以下であるか、これが超過していても電圧上限値Ｖｒｅｆ２２に到達するまでの期間と、電流検出信号電圧ＩＮ１が電流下限値Ｖｒｅｆ１１以下であるか、これが超過していても電流上限値Ｖｒｅｆ１２に到達するまでの期間において、駆動信号電圧ＧＴ０を発生する駆動信号発生手段となる工程Ｓ９０５を備えるとともに、電圧検出信号電圧ＩＮ２が電圧上限値Ｖｒｅｆ２２を超過するか、又は、電流検出信号電圧ＩＮ１が電流上限値Ｖｒｅｆ１２を超過したときに、駆動信号電圧ＧＴ０を停止する駆動信号停止手段となる工程Ｓ９０６を備えていて、駆動信号発生手段となる工程Ｓ９０５と駆動信号停止手段となる工程Ｓ９０６によって駆動信号出力手段となる工程Ｓ９３８が構成されている。
【００５３】
図８において、車載電気負荷１０５は、交互に燃料噴射が行われる奇数番号と偶数番号の複数の燃料噴射用電磁弁を駆動する電磁コイル（ＩＮＪ）５０１〜５０４を備えるとともに、演算制御回路部１２０Ｂは、各気筒に対する燃料噴射指令ＩＮＪｉ（ｉ＝１、２・・）を発生して、指令分配回路５９（５９ａ、５９ｂ）と電気負荷駆動回路１５０である奇数気筒群用のインジェクタ駆動回路１５０ａと偶数気筒群用のインジェクタ駆動回路１５０ｂを介して電磁コイル（ＩＮＪ）５０１〜５０４を順次給電駆動するようになっている。
電気負荷駆動回路１５０であるインジェクタ駆動回路１５０ａ、１５０ｂは、奇数気筒群と偶数気筒群別に設けられた急速給電素子５１ａと開弁保持素子５２ａと、各気筒別に設けられた通電選択素子５３ａ、５４ａを備えている。
急速給電素子５１ａは、高圧コンデンサ１３３の充電電圧である高圧電圧Ｖｈによって電磁コイル（ＩＮＪ）５０１〜５０４を順次急速駆動し、開弁保持素子５２ａは、急速給電素子５１ａを開路した後の電磁弁の開弁期間において、逆流防止素子５５ａを介して電源電圧Ｖｂｂによって開弁保持動作を行うようになっている。
【００５４】
通電選択素子５３ａ、５４ａは、電磁コイル（ＩＮＪ）５０１〜５０４の通電期間において閉路駆動されており、通電選択素子５３ａ、５４ａが開路されたときには、回生放電素子５７ａ、５８ａを介して高圧コンデンサ１３３に回生放電するようになっている。
インジェクタ駆動回路１５０ｂもインジェクタ駆動回路１５０ａと同様に構成され、同様の動作を行う。
なお、電気負荷駆動回路１５０については、実施の形態１及び実施の形態３、４の場合も同様である。
【００５５】
以下、図７、図８のとおり構成された実施の形態２による車載電子制御装置１００Ｂについて、図１のものとの相違点を中心にしてその作用・動作を詳細に説明する。
なお、図３による高圧コンデンサの充電特性と誘導素子電流のタイムチャートと、図４における開閉制御素子の駆動信号のタイムチャートと、図５における開閉制御素子の駆動信号の詳細タイムチャートについては実施の形態１において前述したとおりである。
まず、図７において、図示しない電源スイッチが閉路されると、電源リレーの出力接点である負荷電源スイッチ１０２が閉路して、車載電子制御装置１００Ｂに電源電圧Ｖｂｂが印加される。
その結果、安定化電源１１０が例えばＤＣ５Ｖの安定化された制御電圧Ｖｃｃを発生して、マイクロプロセッサ（ＣＰＵ）１２３が制御動作を開始する。
マイクロプロセッサ（ＣＰＵ）１２３は入力センサ１０３の動作状態と、メモリ（ＭＥＭ）１２１の一部である不揮発性のプログラムメモリ（ＰＧＭ）に格納された制御プログラムの内容に応動して、出力負荷１０４に対する負荷駆動指令信号を発生し、出力負荷１０４の中の特定の車載電気負荷１０５である燃料噴射用電磁弁に対しては、燃料噴射指令ＩＮＪｉを発生して、電気負荷駆動回路１５０であるインジェクタ駆動回路を介して気筒別の各電磁コイル（ＩＮＪ）５０１〜５０４を駆動し、これに先立って昇圧回路ユニット１３０Ｂが作動して高圧コンデンサ１３３が高圧充電されるようになっている。
【００５６】
次に、図７のものの動作説明用フローチャートである図９について説明する。
図９において、工程Ｓ９００はマイクロプロセッサ（ＣＰＵ）１２３が昇圧制御を開始する動作開始ステップである。
工程Ｓ９０１は、電圧検出信号電圧ＩＮ２のデジタル変換値が、データメモリに格納されている電圧下限値Ｖｒｅｆ２１以下であるかどうかを判定し、以下であれば「ＹＥＳ」の判定を行って工程Ｓ９０３へ移行し、超過しておれば「ＮＯ」の判定を行って工程Ｓ９０２へ移行する下限電圧判定ステップである。
工程Ｓ９０２は、電圧検出信号電圧ＩＮ２デジタル変換値が、データメモリに格納されている電圧上限値Ｖｒｅｆ２２に到達したかどうかを判定し、到達すれば「ＹＥＳ」の判定を行って工程Ｓ９０６へ移行し、未達であれば「ＮＯ」の判定を行って工程Ｓ９０３へ移行する上限電圧判定ステップである。
【００５７】
工程Ｓ９０３は、電流検出信号電圧ＩＮ１のデジタル変換値が、データメモリに格納されている電流下限値Ｖｒｅｆ１１以下であるかどうかを判定し、以下であれば「ＹＥＳ」の判定を行って工程Ｓ９０５へ移行し、超過であれば「ＮＯ」の判定を行って工程Ｓ９０４へ移行する下限電流判定ステップである。
工程Ｓ９０４は、電流検出信号電圧ＩＮ１のデジタル変換値が、データメモリに格納されている電流上限値Ｖｒｅｆ１２に到達したかどうかを判定し、到達であれば「ＹＥＳ」の判定を行って工程Ｓ９０６へ移行し、未達であれば「ＮＯ」の判定を行って工程Ｓ９０５へ移行する上限電流判定ステップである。
工程Ｓ９０５は、駆動信号電圧ＧＴ０を発生して、その論理レベルをハイレベル「Ｈ」にして工程Ｓ９１０へ移行する駆動信号発生手段となるステップである。工程Ｓ９０６は、駆動信号電圧ＧＴ０を停止して、その論理レベルをローレベル「Ｌ」にして工程Ｓ９１０へ移行する駆動信号停止手段となるステップである。
工程Ｓ９１０は、その他の制御プログラムを実行してから、予め定められた時間内に動作開始ステップである工程Ｓ９００へ復帰して、以降のステップを反復実行する動作終了ステップである。なお、工程Ｓ９０５と工程Ｓ９０６によって構成された工程ブロックＳ９３８は駆動信号出力手段となるものである。
【００５８】
以上の説明で明らかなとおり、実施の形態２の場合には電流下限値Ｖｒｅｆ１１、電流上限値Ｖｒｅｆ１２、電圧下限値Ｖｒｅｆ２１、電圧上限値Ｖｒｅｆ２２の値は演算制御回路部１２０Ｂ内のデータメモリに書込みされているので、その設定変更が容易である。
また、実施の形態１の場合であっても、少なくとも電流上限値Ｖｒｅｆ１２の値は演算制御回路部１２０Ａ内のデータメモリに書き込まれているのでその設定変更は容易に行うことができる。
一方、前述の算式（２）で示すとおり断続周期Ｔ１０の内の約８０％（Ｔｏｎ＝Ｔ１０／１．２３）を占める開閉制御素子１３４の閉路時間Ｔｏｎにおいて、誘導素子１３１の励磁電流が第一電流Ｉ１から第二電流Ｉ２に増加したことによって、誘導素子１３１に蓄積されて、開路時間Ｔｏｆｆの期間に高圧コンデンサ１３３に放出される電磁エネルギーは、算式（１１）で示される。
Ｅ＝Ｌ×（Ｉ２２−Ｉ１２）／２
＝Ｌ×（Ｉ２−Ｉ１）×（Ｉ２＋Ｉ１）／２  ・・・・・・（１１）
これに算式（１ａ)及び算式（２）を併合すると算式（１１ａ）が得られる。
Ｅ＝Ｖｂｂ×Ｔｏｎ×Ｉ２（１＋γ）／２
＝Ｖｂｂ×Ｔ１０×Ｉ２（１＋γ）／２.４６６  ・・・・・（１１ａ）
【００５９】
また、断続周期Ｔ１０の期間に誘導素子１３１が発生する誘導電力Ｐｃは算式(１２ａ）で示される。
Ｐｃ＝Ｅ／Ｔ１０＝Ｖｂｂ×Ｉ２×（１＋γ）／２．４６６  ・・・（１２a）
従って、目標とする誘導電力Ｐｃの値をマイクロプロセッサ（ＣＰＵ）１２３側から可変設定するためには、第一電流Ｉ１と第二電流Ｉ２を個別に設定するか、第二電流Ｉ２を主体として可変設定して、電流比γ＝Ｉ１／Ｉ２は固定値又は複数段階の選択設定を行うこともできるものである。
また、電流比γ＝Ｉ１／Ｉ２の選択設定を行う代わりに、電流差ΔＩ＝Ｉ２−Ｉ１の選択設定を行うようにすることも可能となるものである。
【００６０】
実施の形態２は、車載バッテリ１０１から電源電圧Ｖｂｂが給電される誘導素子１３１の励磁電流を断続制御して、この電源電圧Ｖｂｂよりも高い高圧電圧Ｖｈを得て、車載電気負荷１０５に給電する昇圧回路ユニット１３０Ｂと、この車載電気負荷１０５を駆動制御する演算制御回路部１２０Ｂとを有する車載電子制御装置１００Ｂであって、昇圧回路ユニット１３０Ｂは、誘導素子１３１に対して直列接続されて、この誘導素子１３１に対する励磁電流を断続制御する開閉制御素子１３４と、この開閉制御素子１３４が開路したときに充電ダイオード１３２を介して誘導素子１３１が発生する誘導電圧によって充電される高圧コンデンサ１３３と、開閉制御素子１３４に対して駆動信号電圧ＧＴ０を発生する駆動信号発生部と、駆動信号電圧ＧＴ０の論理レベルに応動して、開閉制御素子１３４に対して第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を発生する時差制御回路１４０とを備え、開閉制御素子１３４は、第一及び第二の昇圧用開閉素子１３４ｂ、１３４ｂの並列回路によって構成されていて、一方の開閉素子である第一の昇圧用開閉素子１３４ａは、他方の開閉素子である第二の昇圧用開閉素子１３４ｂに比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有している。
【００６１】
そして、駆動信号発生部は、高圧コンデンサ１３３の充電電圧が予め定められた電圧下限値以下のときに、これが予め定められた電圧上限電値を超過するまでの期間において駆動信号電圧ＧＴ０の発生を許可するとともに、駆動信号電圧ＧＴ０の発生に伴って開閉制御素子１３４が閉路駆動されて、誘導素子１３１の励磁電流が予め定められた電流上限値を超過すると、この励磁電流が予め定められた電流下限値以下になるまでは駆動信号電圧ＧＴ０の発生を停止する駆動信号出力手段によって構成され、時差制御回路１４０は、駆動信号電圧ＧＴ０が発生すると、まず第一の昇圧用開閉素子１３４ａを閉路するための第一ゲート信号ＧＴ１を発生し、続いて予め定められた第二閉路遅延時間Ｔｄｏｎを置いて第二の昇圧用開閉素子１３４ｂを閉路するための第二ゲート信号ＧＴ２を発生する第二時差設定部を備えるとともに、駆動信号電圧ＧＴ０が停止すると、まず第二ゲート信号ＧＴ２を停止し、続いて予め定められた第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止する第一時差設定部を備えている。
【００６２】
駆動信号発生部は、不揮発性のプログラムメモリ（ＰＭＥＭ）及びデータメモリ（ＤＭＥＭ）と揮発性のＲＡＭメモリ（ＲＭＥＭ）を含むメモリ（ＭＥＭ）１２１と、多チャンネルＡＤ変換器（ＡＤＣ）１２２を含むマイクロプロセッサ（ＣＰＵ）によって構成された演算制御回路部１２０Ｂと、電流検出信号電圧ＩＮ１の生成回路部と電圧検出信号電圧ＩＮ２の生成回路部とによって構成され、プログラムメモリは、車載電気負荷１０５を駆動制御するための入出力制御手段に加えて、電流判定手段と電圧判定手段と駆動信号出力手段となる工程ブロックＳ９３8によって構成された駆動信号発生手段となる制御プログラムを包含するとともに、データメモリには、電流上限値Ｖｒｅｆ１２、電流下限値Ｖｒｅｆ１１、電圧上限値Ｖｒｅｆ２２、電圧下限値Ｖｒｅｆ２１に対応した数値データが格納されており、多チャンネルＡＤ変換器には、誘導素子１３１に直列接続された電流検出抵抗１３５ｕの両端電圧を増幅して得られる電流検出信号電圧ＩＮ１と、高圧コンデンサ１３３の両端電圧を分圧抵抗１３７ｃ、１３７ｄによって分圧して得られる電圧検出信号電圧ＩＮ２が入力されており、駆動信号出力手段は、電圧検出信号電圧ＩＮ２が電圧下限値Ｖｒｅｆ２１以下であるか、これが超過していても電圧上限値Ｖｒｅｆ２２に未達であるとき、及び、電流検出信号電圧ＩＮ１が電流下限値Ｖｒｅｆ１１以下であるか、これが超過していても電流上限値Ｖｒｅｆ１２に未達であるときに駆動信号電圧ＧＴ０を発生するとともに、電圧検出信号電圧ＩＮ２が電圧上限値Ｖｒｅｆ２２を超過するか、又は、電流検出信号電圧ＩＮ１が電流上限値Ｖｒｅｆ１２を超過したときに、駆動信号電圧ＧＴ０を停止するようになっている。
【００６３】
以上のとおり、この実施の形態２では、駆動信号発生回路は、誘導素子の励磁電流が予め定められた下限値以下であると、これが予め定められた上限値を超過するまで駆動信号電圧ＧＴ０を発生し、高圧コンデンサの監視電圧が予め定められた電圧上限値を超過すると、この監視電圧が予め定められた電圧下限値以下となるまで駆動信号電圧ＧＴ０を停止する駆動信号出力手段を備えていて、電圧、電流の大小判定はデータメモリに格納されている制御定数に基づいてマイクロプロセッサによって実行されるようになっている。
従って、駆動信号電圧の発生と停止を、電気負荷の駆動制御用の演算制御回路部に設けられたマイクロプロセッサによって行うことによって、昇圧回路ユニットのハードウエア構成を簡略化することができる特徴がある。
【００６４】
車載電気負荷１０５は、交互に燃料噴射が行われる奇数番号と偶数番号の複数の燃料噴射用電磁弁を駆動する電磁コイル（ＩＮＪ）５０１〜５０４を備えるとともに、演算制御回路部１２０Ｂは、各気筒に対する燃料噴射指令ＩＮＪｉ（ｉ＝１、２・・）を発生して、指令分配回路５９と電気負荷駆動回路１５０であるインジェクタ駆動回路を介して電磁コイル（ＩＮＪ）５０１〜５０４を順次給電駆動し、当該インジェクタ駆動回路は、奇数気筒群と偶数気筒群別に設けられた急速給電素子５１ａと開弁保持素子５２ａと、各気筒別に設けられた通電選択素子５３ａ、５４ａを備え、急速給電素子５１ａは、高圧コンデンサ１３３の充電電圧である高圧電圧Ｖｈによって電磁コイル（ＩＮＪ）５０１〜５０４を順次急速駆動し、開弁保持素子５２ａは、急速給電素子５１ａを開路した後の電磁弁の開弁期間において、電源電圧Ｖｂｂによって開弁保持動作を行い、通電選択素子５３ａ、５４ａは、電磁コイル（ＩＮＪ）５０１〜５０４の通電期間において閉路駆動されており、演算制御回路部１２０Ｂは、少なくとも、誘導素子１３１に対する電流上限値Ｖｒｅｆ１２の値を、燃料噴射頻度に応動して増減調整し、高圧コンデンサ１３３の放電頻度が決められた放電頻度よりも低い低速回転時の場合においては、電流上限値Ｖｒｅｆ１２を決められた電流上限値よりも小さく設定する可変制御手段を備えているとともに、高圧コンデンサ１３３が電磁コイル（ＩＮＪ）５０１〜５０４の一つに対する一回の急速給電を行うために、開閉制御素子１３４は複数回の断続動作を行って放出エネルギーの補充を行うようになっている。
【００６５】
以上のとおり、この実施の形態２では、車載電気負荷の一部である燃料噴射用電磁弁は、気筒群別の急速給電素子と開弁保持素子、及び気筒別の通電選択素子を備え、高圧コンデンサによる高圧電圧Ｖｈは演算制御回路部が発生する燃料噴射指令ＩＮＪｉとその指令分配回路によって選択された気筒別の電磁コイルに順次給電されて、電磁弁の急速開弁を行うようになっており、高圧コンデンサを充電する誘導素子は、一回の燃料噴射に対して複数回の断続動作が行われるようになっている。
従って、高速回転で燃料噴射頻度が多くなると、開閉制御素子は高頻度に誘導素子に対する断続制御を行う必要があり、この断続動作に伴って発生する開閉制御素子内の開閉過渡損失の低減によってその発熱を抑制することができるものである。
これは、実施の形態１と実施の形態３と４についても同様である。
【００６６】
実施の形態３．
以下、実施の形態３による車載電子制御装置の全体回路ブロック図である図１０と、図１０のものの時差制御回路と並列開閉素子の詳細回路図である図１１について、図１、図２のものとの相違点を中心にしてその構成を詳細に説明する。なお、図１１に示された時差制御回路と並列開閉素子は、後述する図１２に示された実施の形態４においても適用されるものである。
なお、その相違点としては、図１における時差制御回路１４０に代わって、図１０では時差制御回路２４０が使用されていて、この時差制御回路２４０には第一電流検出電圧Ｖｓｓが入力されており、第一の昇圧用開閉素子１３４ａのソース回路には切換電流検出抵抗２３５ｇが直列接続され、その上流側電位が第一電流検出電圧Ｖｓｓとして利用されている。
図１０において、車載電子制御装置１００Ｃは、制御電圧Ｖｃｃを発生する安定化電源１１０と、マイクロプロセッサ（ＣＰＵ）１２３を含む演算制御回路部１２０Ｃと、昇圧回路ユニット１３０Ｃと、例えばインジェクタ駆動回路である電気負荷駆動回路１５０を主体として構成されている。
また、車載電子制御装置１００Ｃの外部に接続されているものは、図１のものと同様の、車載バッテリ１０１、電源リレーの出力接点である負荷電源スイッチ１０２、入力センサ１０３、出力負荷１０４、車載電気負荷１０５を含んでいる。
そして、車載電子制御装置１００Ｃの内部構成としては、時差制御回路２４０と切換電流検出抵抗２３５ｇを除いて図１における車載電子制御装置１００Ａと同一の構成となっている。
【００６７】
図１１において、時差制御回路２４０によって第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２が印加される開閉制御素子１３４には、図２の場合と同様に一対の第一の昇圧用開閉素子１３４ａと第二の昇圧用開閉素子１３４ｂが並列接続されているとともに、第一の昇圧用開閉素子１３４ａに比べて閉路時の内部抵抗が小さい電界効果型の並列開閉素子１３４ｂｂが付加されている例が点線表示されており、この並列開閉素子１３４ｂｂにも第二ゲート信号ＧＴ２が印加され、各開閉素子に含まれる内部寄生コンデンサ１３９ａ、１３９ｂ、１３９ｂｂが図示されている。
時差制御部を構成する時差制御回路２４０は、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、この第一時差設定回路は、第一電流比較回路２４１ａと中間論理積素子２４４と一時記憶回路２４２と論理和素子２４３ａによって構成されている。
第一電流比較回路２４１ａは、第一電流検出電圧Ｖｓｓの値が電流下限値である第一電流Ｉ１（図５（Ｄ）参照）に接近した予め定められた第一電圧ＣＭＰ１１以上であって、駆動信号電圧ＧＴ０が発生していることによって、中間論理積素子２４４を介して一時記憶回路２４２をセット駆動するようになっている。
【００６８】
これに伴い、論理和素子２４３ａは、駆動信号電圧ＧＴ０が発生すると直ちに第一ゲート信号ＧＴ１を発生し、一時記憶回路２４２がセット信号を発生している期間は第一ゲート信号ＧＴ１の発生を持続し、駆動信号電圧ＧＴ０が停止すると一時記憶回路２４２がリセットされるまでの第一開路遅延時間Ｔｄｏｆｆ（図４（Ｂ）参照）を置いて第一ゲート信号ＧＴ１を停止するようになっている。第二時差設定回路は、第二電流比較回路２４１ｂと一時記憶回路２４２と論理積素子２４３ｂによって構成され、この第二電流比較回路２４１ｂは、第一電流検出電圧Ｖｓｓの値が電流上限値である第二電流Ｉ２（図５（Ｄ）参照）に接近した第二電圧ＣＭＰ１２以上であることによって一時記憶回路２４２をリセット駆動するようになっている。
これに伴い、論理積素子２４３ｂは、駆動信号電圧ＧＴ０が発生した後に、一時記憶回路２４２がセット駆動されるまでの第二閉路遅延時間Ｔｄｏｎ（図４（Ｄ）参照）をおいて第二ゲート信号ＧＴ２を発生するとともに、駆動信号電圧ＧＴ０が停止すると直ちに第二ゲート信号ＧＴ２を停止するようになっている。
【００６９】
なお、第一の昇圧用開閉素子１３４ａのゲート端子には、平滑コンデンサ１４８ａと平滑抵抗１４９ａによるフィルタ回路が設けられていて、第一の昇圧用開閉素子１３４ａの急峻な開閉動作に伴うノイズ発生を抑制するようになっている。
但し、このフィルタ回路を付加したことに伴って低下する第一の昇圧用開閉素子１３４ａの電流増減率の値は、第二の昇圧用開閉素子１３４ｂ及び並列開閉素子１３４ｂｂ側の電流増減率よりも大きな値となっている。
また、第二の昇圧用開閉素子１３４ｂのゲート端子には、安定化コンデンサ１４８ｂと安定化抵抗１４９ｂとによる安定化回路が設けられていて、これによって第二の昇圧用開閉素子１３４ｂ又は第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂの内部寄生コンデンサ１３９ｂ、１３９ｂｂによる過度な開路遅延動作を抑制し、適度な開閉遅延動作を行うようになっている。
【００７０】
以下、図１０、図１１のとおり構成された実施の形態３による車載電子制御装置１００Ｃについて、図１、図２のものとの相違点を中心にしてその作用・動作を詳細に説明する。
なお、図３による高圧コンデンサの充電特性と誘導素子電流のタイムチャートと、図４における開閉制御素子の駆動信号のタイムチャートと、図５における開閉制御素子の駆動信号の詳細タイムチャートについては実施の形態１において前述したとおりである。
まず、図１０において、図示しない電源スイッチが閉路されると、電源リレーの出力接点である負荷電源スイッチ１０２が閉路して、車載電子制御装置１００Ｃに電源電圧Ｖｂｂが印加される。
【００７１】
その結果、安定化電源１１０が例えばＤＣ５Ｖの安定化された制御電圧Ｖｃｃを発生して、マイクロプロセッサ（ＣＰＵ）１２３が制御動作を開始する。
マイクロプロセッサ（ＣＰＵ）１２３は入力センサ１０３の動作状態と、メモリ（ＭＥＭ）１２１の一部である不揮発性のプログラムメモリ（ＰＧＭ）に格納された制御プログラムの内容に応動して、出力負荷１０４に対する負荷駆動指令信号を発生し、出力負荷１０４の中の特定の電気負荷である車載電気負荷１０５である燃料噴射用電磁弁に対しては、燃料噴射指令ＩＮＪｉを発生して、電気負荷駆動回路１５０であるインジェクタ駆動回路を介して気筒別の各電磁コイル（ＩＮＪ）５０１〜５０４を駆動し、これに先立って昇圧回路ユニット１３０Ｃが作動して高圧コンデンサ１３３が高圧充電されるようになっている。
【００７２】
図１１で示された時差制御回路２４０は、図２で示された時差制御回路１４０と等価な動作を行うものであって、そのどちらも駆動信号出力回路１３８が発生する駆動信号電圧ＧＴ０を信号源として作用して、これを第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２に分配するようになっている。
その分配内容は図４のタイムチャートで示したとおりであるが、図４における第一閉路遅延時間ｔｄｏｎ、第二閉路遅延時間Ｔｄｏｎ、第二開路遅延時間ｔｄｏｆｆ、第一開路遅延時間Ｔｄｏｆｆを生成するために、図２の場合にはコンデンサと抵抗を組合わせたタイマ回路が使用されているのに対し、図１１のものでは第一電流検出電圧Ｖｓｓと、第一電圧ＣＭＰ１１と第二電圧ＣＭＰ１２との比較信号に基づく論理回路によって構成されている。
即ち、時差制御回路２４０は、駆動信号電圧ＧＴ０が発生すると、論理和素子２４３ａを介してまずは第一の昇圧用開閉素子１３４ａを閉路するための第一ゲート信号ＧＴ１を発生し、続いて第一電流検出電圧Ｖｓｓの値が電流下限値である第一電流Ｉ１に接近した予め定められた第一電圧ＣＭＰ１１以上となる予め定められた第二閉路遅延時間Ｔｄｏｎを置いて第二ゲート信号ＧＴ２を発生して、第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂを閉路駆動するようになっている。
【００７３】
また、時差制御回路２４０は、駆動信号電圧ＧＴ０が停止すると、論理積素子２４３ｂを介してまずは第二ゲート信号ＧＴ２を停止して第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂを開路し、続いて第一電流検出電圧Ｖｓｓの値が電流上限値である第二電流Ｉ２に接近した第二電圧ＣＭＰ１２以上となる第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止して、第一の昇圧用開閉素子１３４ａを開路するようになっている。
従って、平滑コンデンサ１４８ａと平滑抵抗１４９ａは、図４における第一閉路遅延時間ｔｄｏｎを生成し、フリップフロップ回路である一時記憶回路２４２は、第一電流Ｉ１の上昇を待ってから第二ゲート信号ＧＴ２を発生する第二閉路遅延時間Ｔｄｏｎを生成していることになる。
また、安定化コンデンサ１４８ｂと安定化抵抗１４９ｂは、図４における第二開路遅延時間ｔｄｏｆｆを生成し、一時記憶回路２４２は今まで第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂに流れていた電流が、第一の昇圧用開閉素子１３４ａ側に移行するのを待ってから第一ゲート信号ＧＴ１を停止する第一開路遅延時間Ｔｄｏｆｆを生成していることになる。
【００７４】
実施の形態３は、車載バッテリ１０１から電源電圧Ｖｂｂが給電される誘導素子１３１の励磁電流を断続制御して、この電源電圧Ｖｂｂよりも高い高圧電圧Ｖｈを得て、車載電気負荷１０５に給電する昇圧回路ユニット１３０Ｃと、この車載電気負荷１０５を駆動制御する演算制御回路部１２０Ｃとを有する車載電子制御装置１００Ｃであって、昇圧回路ユニット１３０Ｃは、誘導素子１３１に対して直列接続されて、この誘導素子１３１に対する励磁電流を断続制御する開閉制御素子１３４と、この開閉制御素子１３４が開路したときに充電ダイオード１３２を介して誘導素子１３１が発生する誘導電圧によって充電される高圧コンデンサ１３３と、開閉制御素子１３４に対して駆動信号電圧ＧＴ０を発生する駆動信号発生部と、駆動信号電圧ＧＴ０の論理レベルに応動して、開閉制御素子１３４に対して第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を発生する時差制御回路２４０とを備えている。
【００７５】
そして、開閉制御素子１３４は、第一及び第二の昇圧用開閉素子１３４ｂ、１３４ｂの並列回路によって構成されていて、一方の開閉素子である第一の昇圧用開閉素子１３４ａは、他方の開閉素子である第二の昇圧用開閉素子１３４ｂに比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有しており、駆動信号発生部は、高圧コンデンサ１３３の充電電圧が予め定められた電圧下限値以下のときに、これが予め定められた電圧上限電値を超過するまでの期間において駆動信号電圧ＧＴ０の発生を許可するとともに、駆動信号電圧ＧＴ０の発生に伴って開閉制御素子１３４が閉路駆動されて、誘導素子１３１の励磁電流が予め定められた電流上限値を超過すると、予め定められた遮断時間ΔＴを経過するまでは駆動信号電圧ＧＴ０の発生を停止する駆動信号出力回路１３８によって構成され、時差制御回路２４０は、駆動信号電圧ＧＴ０が発生すると、まず第一の昇圧用開閉素子１３４ａを閉路するための第一ゲート信号ＧＴ１を発生し、続いて予め定められた第二閉路遅延時間Ｔｄｏｎを置いて第二の昇圧用開閉素子１３４ｂを閉路するための第二ゲート信号ＧＴ２を発生する第二時差設定部を備えるとともに、駆動信号電圧ＧＴ０が停止すると、まず第二ゲート信号ＧＴ２を停止し、続いて予め定められた第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止する第一時差設定部を備えている。
【００７６】
駆動信号発生部は、電流判定回路と電圧判定回路と駆動信号出力回路１３８とによって構成された駆動信号発生回路であり、電流判定回路は、開閉制御素子１３４の下流端に直列接続された電流検出抵抗１３５ｇの両端電圧である全体電流検出電圧Ｖｓの値と、誘導素子１３１に対する励磁電流の目標上限電流に比例した比較電圧である電流上限値Ｖｒｅｆ１２を比較して、この目標上限電流を超過する励磁電流に到達するとタイマ回路１３６ｃを介して第一の駆動禁止信号ＧＴ０１を発生する第一の比較器１３６ａを備え、タイマ回路１３６ｃは、励磁電流が目標上限電流に到達してから目標下限電流に低下する減衰所要期間において第一の駆動禁止信号ＧＴ０１の発生を持続するパルス発生回路であり、電圧判定回路は、高圧コンデンサ１３３の両端電圧を分圧抵抗１３７ｃ、１３７ｄで分圧して得られる監視電圧が、目標とする監視電圧に対する電圧上限値Ｖｒｅｆ２２を超過したことによって、第二の駆動禁止信号ＧＴ０２を発生する第二の比較器１３７ａを備え、第二の比較器１３７ａには、正帰還抵抗１３７ｅが監視入力端子と比較出力端子間に接続ており、第二の駆動禁止信号ＧＴ０２が発生した後に、高圧コンデンサ１３３の充電電荷が車載電気負荷１０５に放電することによって、監視電圧が予め定められた下限電圧値Ｖｒｅｆ２１以下となったことによって第二の駆動禁止信号ＧＴ０２が停止し、駆動信号出力回路１３８は、第一の駆動禁止信号ＧＴ０１と第二の駆動禁止信号ＧＴ０２が共に発生していない論理状態において駆動信号電圧ＧＴ０を発生するようになっている。
【００７７】
以上のとおり、この実施の形態３では、開閉制御素子に流れる誘導素子の励磁電流が予め定められた上限値を超過すると、これが予め定められた下限値以下となる遮断時間ΔＴを経過するまで第一の駆動禁止信号ＧＴ０１を発生する電流判定回路と、高圧コンデンサの監視電圧が予め定められた電圧上限値Ｖｒｅｆ２２を超過すると、この監視電圧が予め定められた電圧下限値Ｖｒｅｆ２１以下となるまで第二の駆動禁止信号ＧＴ０２を発生する電圧判定回路を備え、駆動信号出力回路は、第一の駆動禁止信号ＧＴ０１と第二の駆動禁止信号ＧＴ０２が共に発生していない論理状態において駆動信号電圧ＧＴ０を発生するようになっている。
従って、駆動信号電圧ＧＴ０がハードウエアを主体として生成され、開閉制御素子を開路した後に誘導素子の減衰電流を測定する必要がないので電流検出回路も簡略化される特徴がある。
これは、実施の形態１の場合と同様である。
【００７８】
時差制御部を構成する時差制御回路２４０は、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、第一の昇圧用開閉素子１３４ａは、個別に直列接続された切換電流検出抵抗２３５ｇの上流端電位である第一電流検出電圧Ｖｓｓを発生し、第一時差設定回路は、第一電流比較回路２４１ａと中間論理積素子２４４と一時記憶回路２４２と論理和素子２４３ａによって構成され、第一電流比較回路２４１ａは、第一電流検出電圧Ｖｓｓの値が電流下限値である第一電流Ｉ１に接近した予め定められた第一電圧ＣＭＰ１１以上であって、駆動信号電圧ＧＴ０が発生していることによって、中間論理積素子２４４を介して一時記憶回路２４２をセット駆動するようになっている。
【００７９】
そして、論理和素子２４３ａは、駆動信号電圧ＧＴ０が発生すると直ちに第一ゲート信号ＧＴ１を発生し、一時記憶回路２４２がセット信号を発生している期間は第一ゲート信号ＧＴ１の発生を持続し、駆動信号電圧ＧＴ０が停止すると一時記憶回路２４２がリセットされるまでの第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止し、第二時差設定回路は、第二電流比較回路２４１ｂと一時記憶回路２４２と論理積素子２４３ｂによって構成され、第二電流比較回路２４１ｂは、第一電流検出電圧Ｖｓｓの値が電流上限値である第二電流Ｉ２に接近した第二電圧ＣＭＰ１２以上であることによって一時記憶回路２４２をリセット駆動し、論理積素子２４３ｂは、駆動信号電圧ＧＴ０が発生した後に、一時記憶回路２４２がセット駆動されるまでの第二閉路遅延時間Ｔｄｏｎをおいて第二ゲート信号ＧＴ２を発生するとともに、駆動信号電圧ＧＴ０が停止すると直ちに第二ゲート信号ＧＴ２を停止するようになっている。
【００８０】
以上のとおり、この実施の形態３では、第一の昇圧用開閉素子は第一電流検出電圧Ｖｓｓを発生するための電流検出抵抗を備えるとともに、時差制御回路には駆動信号電圧ＧＴ０と第一電流の増加判定と、第二電流が第一の昇圧用開閉素子側に移行したかどうか判定する比較基準信号が入力されており、時差制御回路に駆動信号電圧ＧＴ０が入力されると、第一ゲート信号ＧＴ１は直ちに発生するが、第二ゲート信号ＧＴ２は第一電流検出電圧Ｖｓｓが予め定められた値以上に増加した時点で発生するとともに、駆動信号電圧ＧＴ０が停止されると第二ゲート信号ＧＴ２は直ちに発生するが、第一ゲート信号ＧＴ１は第一電流検出電圧Ｖｓｓが予め定められた値以上に増加して、第二電流が第一の昇圧用開閉素子側に移行した時点で停止するようになっている。従って、第二の昇圧用開閉素子は第一の昇圧用開閉素子が閉路している期間内に開閉動作が行われることによって開閉過渡損失の発生が防止され、第二の昇圧用開閉素子の閉路期間においては第一の昇圧用開閉素子の閉路通電損失が削減され、相互に発生損失を分担することができるとともに、第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２の発生と停止のタイミングは、タイマ回路に依存することなく、第一電流検出電圧Ｖｓｓと一対の比較基準電圧である第一電圧ＣＭＰ１１と第二電圧ＣＭＰ１２との比較を行うことによって正確、迅速に決定することができる特徴がある。
【００８１】
時差制御回路２４０は、論理和素子２４３ａの出力回路に接続された平滑抵抗1４９ａと、平滑コンデンサ１４８ａとによるフィルタ回路を備えるとともに、論理積素子２４３ｂの出力回路に接続された安定化抵抗１４９ｂと安定化コンデンサ１４８ｂとによる安定化回路を備え、フィルタ回路は、第一ゲート信号ＧＴ１の急峻な変化を抑制して、第一の昇圧用開閉素子１３４ａの急峻な開閉動作にともなうノイズ発生を抑制するもので有るのに対し、安定化回路は、第二の昇圧用開閉素子１３４ｂ又は並列開閉素子１３４ｂｂの内部寄生コンデンサ１３９ｂ、１３９ｂｂのばらつき変動による開閉過渡時間の変動を抑制して、第二ゲート信号ＧＴ２によるゲート電圧の増減特性を安定化するためのものとなっている。
【００８２】
以上のとおり、この実施の形態３では、第一の昇圧用開閉素子のゲート端子と、第二の昇圧用開閉素子及び並列開閉素子のゲート端子には、それぞれフィルタ回路と安定化回路が設けられている。
従って、第一の昇圧用開閉素子を過度に急速開閉することによって発生するノイズを抑制しながら、第一の昇圧用開閉素子の急速開閉動作を行って、開閉動作中に発生する過渡損失を抑制することができるとともに、第二の昇圧用開閉素子及び並列開閉素子の開閉動作時間の変動による第一の昇圧用開閉素子の閉路通電損失の増大を抑制することができる特徴がある。
【００８３】
実施の形態４．
次に、実施の形態４による車載電子制御装置の全体回路ブロック図である図１２について、図７のものとの相違点を中心にしてその構成と作用動作を詳細に説明する。
なお、その相違点としては、図７における時差制御回路１４０に代わって、図１２では時差制御回路２４０が使用されていて、この時差制御回路２４０には第一電流検出電圧Ｖｓｓが入力されており、第一の昇圧用開閉素子１３４ａのソース回路には切換電流検出抵抗２３５ｇが直列接続され、その上流側電位が第一電流検出電圧Ｖｓｓとして利用されている。
但し、図１２において一点鎖線で示された第一電流検出電圧Ｖｓｓと一対のフィルタ回路は、変形形態として別途後述するものの一部となっている。
【００８４】
図１２において、車載電子制御装置１００Ｄは、制御電圧Ｖｃｃを発生する安定化電源１１０と、マイクロプロセッサ（ＣＰＵ）１２３を含む演算制御回路部１２０Ｄと、昇圧回路ユニット１３０Ｄと、例えばインジェクタ駆動回路である電気負荷駆動回路１５０を主体として構成されている。
また、車載電子制御装置１００Ｄの外部に接続されているものは、図７のものと同様の、車載バッテリ１０１、電源リレーの出力接点である負荷電源スイッチ１０２、入力センサ１０３、出力負荷１０４、車載電気負荷１０５を含んでいる。
そして、車載電子制御装置１００Ｄの内部構成としては、時差制御回路２４０と切換電流検出抵抗２３５ｇを除いて図７における車載電子制御装置１００Ｂと同一の構成となっている。
従って、演算制御回路部１２０Ｄには、電流検出信号電圧ＩＮ１と電圧検出信号電圧ＩＮ２とが入力されて、データメモリに格納されている電流上限値Ｖｒｅｆ１２、電流下限値Ｖｒｅｆ１１、電圧上限値Ｖｒｅｆ２２、電圧下限値Ｖｒｅｆ２１を参照して、駆動信号出力手段によって駆動信号電圧ＧＴ０を発生するようになっている。
その作用動作については図９において説明したとおりであり、駆動信号電圧ＧＴ０に応動して第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を生成する時差制御回路２４０については図１１において詳述したとおりである。
【００８５】
次に、図１２のものの変形形態として、時差制御回路２４０を廃止して、演算制御回路部１２０Ｄ自体が第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を直接に生成する時差制御手段を有するものである場合の動作説明用フローチャートである図１３について詳細に説明する。即ち、図１３は、図１２のものの駆動信号出力手段と図１２のものの時差制御回路に代わる変形態様となる時差制御手段の動作説明用フローチャートである。
図１３において、工程Ｓ９００から工程Ｓ９０６に至る一連の工程は、図９の場合と同様に工程Ｓ９０５が該当する駆動信号発生手段と工程Ｓ９０６が該当する駆動信号停止手段によって構成された工程ブロックＳ９３８が該当する駆動信号出力手段を構成している。
但し、この変形形態においては、駆動信号出力手段による駆動信号電圧ＧＴ０は演算制御回路部１２０Ｄの外部に出力されることはなく、工程Ｓ９０５に続く工程Ｓ９０７ａでは第一ゲート信号ＧＴ１を発生し、工程Ｓ９０６に続く工程Ｓ９０７ｂでは第二ゲート信号ＧＴ２を停止するようになっている。
工程Ｓ９０７ａに続く工程Ｓ９０８ａは、工程Ｓ９０７ａによって第一の昇圧用開閉素子１３４ａが閉路駆動されたことに伴って、第一電流検出電圧Ｖｓｓが図５（Ｄ)おける第一電流Ｉ１に接近した値に相当する比較電圧である第一電圧ＣＭＰ１１以上となったかどうかを判定し、以上となれば「ＹＥＳ」の判定を行って続く工程Ｓ９０９ａによって第二ゲート信号ＧＴ２を発生し、以後は工程Ｓ９０７ｂによって記憶消去されるまでは第二ゲート信号ＧＴ２の発生状態を維持して工程Ｓ９１０へ移行し、第一電流Ｉ１に未達であるときには「ＮＯ」の判定を行って工程Ｓ９１０へ移行する判定ステップである。
【００８６】
動作終了工程である工程Ｓ９１０では、その他の制御プログラムが実行されて、予め定められた制限時間以内に動作開始の工程Ｓ９００へ復帰して以下の制御フローを反復実行するようになっている。
従って、工程Ｓ９０８ａが「ＮＯ」の判定を行ったときには、以上の制御動作が反復実行され、図４（Ｄ）における第二閉路遅延時間Ｔｄｏｎの経過にともなって工程Ｓ９０８ａは「ＹＥＳ」の判定を行うようになっている。
一方、反復実行過程で工程Ｓ９０６による駆動信号電圧ＧＴ０の停止指令が発生すると、続く工程Ｓ９０７ｂでは工程Ｓ９０９ａで実行された第二ゲート信号ＧＴ２の発生記憶を消去してから第二ゲート信号ＧＴ２を停止する。
工程Ｓ９０７ｂに続く工程Ｓ９０８ｂは、工程Ｓ９０７ｂによって第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂとが開路されたことに伴って、第一電流検出電圧Ｖｓｓが図５（Ｄ)おける第二電流Ｉ２に接近した値に相当する比較電圧である第二電圧ＣＭＰ１２以上となったかどうかを判定し、以上となれば「ＹＥＳ」の判定を行って、続く工程Ｓ９０９ｂによって第一ゲート信号ＧＴ１を停止して工程Ｓ９１０へ移行し、第二電流Ｉ２に未達であるときには「ＮＯ」の判定を行って工程Ｓ９１０へ移行する判定ステップである。
【００８７】
これにより、工程Ｓ９０７ａで発生した第一ゲート信号ＧＴ１は、工程Ｓ９０９ｂによって停止されることになるが、工程Ｓ９０８ｂが「ＮＯ」の判定を行ったときには、以上の制御動作が反復実行され、図４（Ｂ）における第一開路遅延時間Ｔｄｏｆｆの経過に伴って工程Ｓ９０８ｂは「ＹＥＳ」の判定を行うようになっている。
なお、第一電流検出電圧Ｖｓｓと比較される第一電圧ＣＭＰ１１は、例えば図５（Ｄ）における第一電流Ｉ１の９０％以上の電流が流れたかどうかを判定して、先行閉路していた第一の昇圧用開閉素子１３４ａの役割を終えたとして第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂの閉路駆動を行うようになっている。
同様に、第一電流検出電圧Ｖｓｓと比較される第二電圧ＣＭＰ１２は、今まで第二の昇圧用開閉素子１３４ｂと並列開閉素子１３４ｂｂに流れていた図５（Ｄ）における第二電流Ｉ２の例えば９０％の電流が、持続閉路している第一の昇圧用開閉素子１３４ａ側に移行したことを確認してから第一の昇圧用開閉素子１３４ａを開路するようになっていて、工程Ｓ９０７ａから工程Ｓ９０９ｂに至る一連の工程ブロックＳ９４０は時差制御手段となっている。
【００８８】
以上の説明で明らかなとおり、実施の形態４の変形形態においては、駆動信号出力手段（工程ブロックＳ９３８が相当する）と時差制御手段（工程ブロックＳ９４０が相当する）とが演算制御回路部１２０Ｄ内の制御プログラムによって実行されている。従って、実施の形態４における時差制御回路２４０は不要となっている。
但し、図１１の時差制御回路２４０で示した平滑コンデンサ１４８ａと平滑抵抗１４９ａによる平滑回路と、安定化コンデンサ１４８ｂと安定化抵抗１４９ｂによる安定化回路はハードウエアとして各開閉素子のゲート端子に接続されている。
【００８９】
実施の形態４は、車載バッテリ１０１から電源電圧Ｖｂｂが給電される誘導素子１３１の励磁電流を断続制御して、この電源電圧Ｖｂｂよりも高い高圧電圧Ｖｈを得て、車載電気負荷１０５に給電する昇圧回路ユニット１３０Ｄと、この車載電気負荷１０５を駆動制御する演算制御回路部１２０Ｄとを有する車載電子制御装置１００Ｄであって、昇圧回路ユニット１３０Ｄは、誘導素子１３１に対して直列接続されて、この誘導素子１３１に対する励磁電流を断続制御する開閉制御素子１３４と、この開閉制御素子１３４が開路したときに充電ダイオード１３２を介して誘導素子１３１が発生する誘導電圧によって充電される高圧コンデンサ１３３と、開閉制御素子１３４に対して駆動信号電圧ＧＴ０を発生する駆動信号発生部と、駆動信号電圧ＧＴ０の論理レベルに応動して、開閉制御素子１３４に対して第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２を発生する時差制御部を構成する時差制御回路２４０、時差制御手段（工程ブロックＳ９４０が相当する）とを備えている。
【００９０】
そして、開閉制御素子１３４は、第一の昇圧用開閉素子１３４ａ及び第二の昇圧用開閉素子１３４ｂの並列回路によって構成されていて、一方の開閉素子である第一の昇圧用開閉素子１３４ａは、他方の開閉素子である第二の昇圧用開閉素子１３４ｂに比べてスルーレートが大きな電流増減率を有するとともに、他方の開閉素子は一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有しており、駆動信号発生部は、高圧コンデンサ１３３の充電電圧が予め定められた電圧下限値以下のときに、これが予め定められた電圧上限電値を超過するまでの期間において駆動信号電圧ＧＴ０の発生を許可するとともに、駆動信号電圧ＧＴ０の発生に伴って開閉制御素子１３４が閉路駆動されて、誘導素子１３１の励磁電流が予め定められた電流上限値を超過すると、この励磁電流が予め定められた電流下限値以下になるまでは駆動信号電圧ＧＴ０の発生を停止する駆動信号出力手段（工程ブロックＳ９３８が相当する）によって構成され、時差制御部を構成する時差制御回路２４０、時差制御手段（工程ブロックＳ９４０が相当する）は、駆動信号電圧ＧＴ０が発生すると、まず第一の昇圧用開閉素子１３４ａを閉路するための第一ゲート信号ＧＴ１を発生し、続いて予め定められた第二閉路遅延時間Ｔｄｏｎを置いて第二の昇圧用開閉素子１３４ｂを閉路するための第二ゲート信号ＧＴ２を発生する第二時差設定部を備えるとともに、駆動信号電圧ＧＴ０が停止すると、まず第二ゲート信号ＧＴ２を停止し、続いて予め定められた第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止する第一時差設定部を備えている。
【００９１】
駆動信号発生部は、不揮発性のプログラムメモリ（ＰＭＥＭ）及びデータメモリ（ＤＭＥＭ）と揮発性のＲＡＭメモリ（ＲＭＥＭ）を含むメモリ（ＭＥＭ）１２１と、多チャンネルＡＤ変換器（ＡＤＣ）１２２を含むマイクロプロセッサ（ＣＰＵ）１２３によって構成された演算制御回路部１２０Ｄと、電流検出信号電圧ＩＮ１の生成回路部と電圧検出信号電圧ＩＮ２の生成回路部とによって構成され、プログラムメモリは、車載電気負荷１０５を駆動制御するための入出力制御手段に加えて、電流判定手段と電圧判定手段と駆動信号出力手段（工程ブロックＳ９３８が相当する）によって構成された駆動信号発生手段となる制御プログラムを包含するとともに、データメモリには、電流上限値Ｖｒｅｆ１２、電流下限値Ｖｒｅｆ１１、電圧上限値Ｖｒｅｆ２２、電圧下限値Ｖｒｅｆ２１に対応した数値データが格納されており、多チャンネルＡＤ変換器（ＡＤＣ）１２２には、誘導素子１３１に直列接続された電流検出抵抗１３５ｕの両端電圧を増幅して得られる電流検出信号電圧ＩＮ１と、高圧コンデンサ１３３の両端電圧を分圧抵抗１３７ｃ、１３７ｄによって分圧して得られる電圧検出信号電圧ＩＮ２が入力されており、駆動信号出力手段（工程ブロックＳ９３８が相当する）は、電圧検出信号電圧ＩＮ２が電圧下限値Ｖｒｅｆ２１以下であるか、これが超過していても電圧上限値Ｖｒｅｆ２２に未達であるとき、及び、電流検出信号電圧ＩＮ１が電流下限値Ｖｒｅｆ１１以下であるか、これが超過していても電流上限値Ｖｒｅｆ１２に未達であるときに駆動信号電圧ＧＴ０を発生するとともに、電圧検出信号電圧ＩＮ２が電圧上限値Ｖｒｅｆ２２を超過するか、又は、電流検出信号電圧ＩＮ１が電流上限値Ｖｒｅｆ１２を超過したときに、駆動信号電圧ＧＴ０を停止するようになっている。
【００９２】
以上のとおり、この実施の形態４では、駆動信号発生回路は、誘導素子の励磁電流が予め定められた下限値以下であると、これが予め定められた上限値を超過するまで駆動信号電圧ＧＴ０を発生し、高圧コンデンサの監視電圧が予め定められた電圧上限値を超過すると、この監視電圧が予め定められた電圧下限値以下となるまで駆動信号電圧ＧＴ０を停止する駆動信号出力手段を備えていて、電圧・電流の大小判定はデータメモリに格納されている制御定数に基づいてマイクロプロセッサによって実行されるようになっている。
従って、駆動信号電圧の発生と停止を、電気負荷の駆動制御用の演算制御回路部に設けられたマイクロプロセッサによって行うことによって、昇圧回路ユニットのハードウエア構成を簡略化することができる特徴がある。
これは、実施の形態２の場合と同様である。
【００９３】
時差制御部を構成する時差制御回路２４０は、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、第一の昇圧用開閉素子１３４ａは、個別に直列接続された切換電流検出抵抗２３５ｇの上流端電位である第一電流検出電圧Ｖｓｓを発生し、第一時差設定回路は、第一電流比較回路２４１ａと中間論理積素子２４４と一時記憶回路２４２と論理和素子２４３ａによって構成され、第一電流比較回路２４１ａは、第一電流検出電圧Ｖｓｓの値が電流下限値である第一電流Ｉ１に接近した予め定められた第一電圧ＣＭＰ１１以上であって、駆動信号電圧ＧＴ０が発生していることによって、中間論理積素子２４４を介して一時記憶回路２４２をセット駆動するようになっている。
【００９４】
そして、論理和素子２４３ａは、駆動信号電圧ＧＴ０が発生すると直ちに第一ゲート信号ＧＴ１を発生し、一時記憶回路２４２がセット信号を発生している期間は第一ゲート信号ＧＴ１の発生を持続し、駆動信号電圧ＧＴ０が停止すると一時記憶回路２４２がリセットされるまでの第一開路遅延時間Ｔｄｏｆｆを置いて第一ゲート信号ＧＴ１を停止し、第二時差設定回路は、第二電流比較回路２４１ｂと一時記憶回路２４２と論理積素子２４３ｂによって構成され、第二電流比較回路２４１ｂは、第一電流検出電圧Ｖｓｓの値が電流上限値である第二電流Ｉ２に接近した第二電圧ＣＭＰ１２以上であることによって一時記憶回路２４２をリセット駆動し、論理積素子２４３ｂは、駆動信号電圧ＧＴ０が発生した後に、一時記憶回路２４２がセット駆動されるまでの第二閉路遅延時間Ｔｄｏｎをおいて第二ゲート信号ＧＴ２を発生するとともに、駆動信号電圧ＧＴ０が停止すると直ちに第二ゲート信号ＧＴ２を停止するようになっている。
【００９５】
以上のとおり、この実施の形態４では、第一の昇圧用開閉素子は第一電流検出電圧Ｖｓｓを発生するための電流検出抵抗を備えるとともに、時差制御回路には駆動信号電圧ＧＴ０と第一電流の増加判定と、第二電流が第一の昇圧用開閉素子側に移行したかどうか判定する比較基準信号が入力されており、時差制御回路に駆動信号電圧ＧＴ０が入力されると、第一ゲート信号ＧＴ１は直ちに発生するが、第二ゲート信号ＧＴ２は第一電流検出電圧Ｖｓｓが予め定められた値以上に増加した時点で発生するとともに、駆動信号電圧ＧＴ０が停止されると第二ゲート信号ＧＴ２は直ちに発生するが、第一ゲート信号ＧＴ１は第一電流検出電圧Ｖｓｓが予め定められた値以上に増加して、第二電流が第一の昇圧用開閉素子側に移行した時点で停止するようになっている。
従って、第二の昇圧用開閉素子は第一の昇圧用開閉素子が閉路している期間内に開閉動作が行われることによって開閉過渡損失の発生が防止され、第二の昇圧用開閉素子の閉路期間においては第一の昇圧用開閉素子の閉路通電損失が削減され、相互に発生損失を分担することができるとともに、第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２の発生と停止のタイミングは、タイマ回路に依存することなく、第一電流検出電圧Ｖｓｓと一対の比較基準電圧である第一電圧ＣＭＰ１１と第二電圧ＣＭＰ１２との比較を行うことによって正確、迅速に決定することができる特徴がある。
これは、実施の形態３の場合と同様である。
【００９６】
時差制御回路２４０は、論理和素子２４３ａの出力回路に接続された平滑抵抗1４９ａと、平滑コンデンサ1４８ａとによるフィルタ回路を備えるとともに、論理積素子２４３ｂの出力回路に接続された安定化抵抗１４９ｂと安定化コンデンサ１４８ｂとによる安定化回路を備え、フィルタ回路は、第一ゲート信号ＧＴ１の急峻な変化を抑制して、第一の昇圧用開閉素子１３４ａの急峻な開閉動作にともなうノイズ発生を抑制するもので有るのに対し、安定化回路は、第二の昇圧用開閉素子１３４ｂ又は並列開閉素子１３４ｂｂの内部寄生コンデンサ１３９ｂ、１３９ｂｂのばらつき変動による開閉過渡時間の変動を抑制して、第二ゲート信号ＧＴ２によるゲート電圧の増減特性を安定化するためのものとなっている。
【００９７】
以上のとおり、この実施の形態４では、第一の昇圧用開閉素子のゲート端子と、第二の昇圧用開閉素子及び並列開閉素子のゲート端子には、それぞれフィルタ回路と安定化回路が設けられている。
従って、第一の昇圧用開閉素子を過度に急速開閉することによって発生するノイズを抑制しながら、第一の昇圧用開閉素子の急速開閉動作を行って、開閉動作中に発生する過渡損失を抑制することができるとともに、第二の昇圧用開閉素子及び並列開閉素子の開閉動作時間の変動による第一の昇圧用開閉素子の閉路通電損失の増大を抑制することができる特徴がある。
これは、実施の形態３の場合と同様である。
【００９８】
第一の昇圧用開閉素子１３４ａは、個別に直列接続された切換電流検出抵抗２３５ｇの上流端電位である第一電流検出電圧Ｖｓｓを発生して、演算制御回路部１２０Ｄに対する入力信号とし、プログラムメモリ（ＰＭＥＭ）は更に、第一時差設定部となる第一時差設定手段（工程Ｓ９０８ｂが相当する）と、第二時差設定部となる第二時差設定手段（工程Ｓ９０８ａが相当する）とによって、時差制御部となる時差制御手段（工程ブロックＳ９４０が相当する）を構成する制御プログラムを包含し、第二時差設定手段（工程Ｓ９０８ａが相当する）は、駆動信号電圧ＧＴ０の発生に伴って第一ゲート信号ＧＴ１を発生したことに応動して、第一電流検出電圧Ｖｓｓの値が電流下限値である第一電流Ｉ１に接近した時の予め定められた第一電圧ＣＭＰ１１に到達するための第二閉路遅延時間Ｔｄｏｎをおいて第二ゲート信号ＧＴ２を発生し、第一時差設定手段（工程Ｓ９０８ｂが相当する）は、駆動信号電圧ＧＴ０の停止に伴って第二ゲート信号ＧＴ２を停止したことに応動して、第一電流検出電圧Ｖｓｓの値が電流上限値である第二電流Ｉ２に接近した時の予め定められた第二電圧ＣＭＰ１２に到達するための第一開路遅延時間Ｔｄｏｆｆをおいて第一ゲート信号ＧＴ１を停止し、比較判定基準となる第一電圧ＣＭＰ１１と第二電圧ＣＭＰ１２の値は、予めデータメモリ（ＤＭＥＭ）に格納されている。
【００９９】
以上のとおり、この実施の形態４では、第一の昇圧用開閉素子は第一電流検出電圧Ｖｓｓを発生するための電流検出抵抗を備えるとともに、演算制御回路部には、この第一電流検出電圧Ｖｓｓが入力されており、駆動信号電圧ＧＴ０を発生するための駆動信号出力手段を備えたプログラムメモリは更に、時差制御部となる時差制御手段と、第一時差設定部となる第一時差設定手段と、第二時差設定部となる第二時差設定手段を備えている。
従って、第二の昇圧用開閉素子は第一の昇圧用開閉素子が閉路している期間内に開閉動作が行われることによって開閉過渡損失の発生が防止され、第二の昇圧用開閉素子の閉路期間においては第一の昇圧用開閉素子の閉路通電損失が削減され、相互に発生損失を分担することができるとともに、第一ゲート信号ＧＴ１と第二ゲート信号ＧＴ２の発生と停止のタイミングは、タイマ回路に依存することなく、第一電流検出電圧Ｖｓｓの監視を行うことによって正確、迅速に決定することができる特徴がある。
【０１００】
本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。
従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
【符号の説明】
【０１０１】
１００Ａ  車載電子制御装置、１０５  車載電気負荷、１２０Ａ  演算制御回路部、１３０Ａ  昇圧回路ユニット、１３１  誘導素子、１３２  充電ダイオード、１３３  高圧コンデンサ、１３４  開閉制御素子、１３４ａ  第一の昇圧用開閉素子、１３４ｂ  第二の昇圧用開閉素子、１３８  駆動信号出力回路、１４０  時差制御回路
【図１】
2020088963.tif 000003
【図２】
2020088963.tif 000004
【図３】
2020088963.tif 000005
【図４】
2020088963.tif 000006
【図５】
2020088963.tif 000007
【図６】
2020088963.tif 000008
【図７】
2020088963.tif 000009
【図８】
2020088963.tif 000010
【図９】
2020088963.tif 000011
【図１０】
2020088963.tif 000012
【図１１】
2020088963.tif 000013
【図１２】
2020088963.tif 000014
【図１３】
2020088963.tif 000015
【手続補正書】
【提出日】令和2年2月4日(2020.2.4)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
車載バッテリから電源電圧が給電される誘導素子の励磁電流を断続制御して、前記電源電圧よりも高い高圧電圧を得て、車載電気負荷に給電する昇圧回路ユニットと、前記車載電気負荷を駆動制御する演算制御回路部とを有する車載電子制御装置であって、
前記昇圧回路ユニットは、前記誘導素子に対して直列接続されて、前記誘導素子に対する励磁電流を断続制御する開閉制御素子と、前記開閉制御素子が開路したときに充電ダイオードを介して前記誘導素子が発生する誘導電圧によって充電される高圧コンデンサと、前記開閉制御素子に対して駆動信号電圧を発生する駆動信号発生部と、前記駆動信号電圧の論理レベルに応動して、前記開閉制御素子に対して第一ゲート信号と第二ゲート信号を発生する時差制御部とを備え、
前記開閉制御素子は、第一の昇圧用開閉素子及び第二の昇圧用開閉素子の並列回路によって構成されていて、一方の開閉素子である前記第一の昇圧用開閉素子は、他方の開閉素子である前記第二の昇圧用開閉素子に比べてスルーレートが大きな電流増減率を有するとともに、前記他方の開閉素子は前記一方の開閉素子に比べて閉路時の内部抵抗が小さい高導電率を有しており、
前記駆動信号発生部は、前記高圧コンデンサの充電電圧が予め定められた電圧下限値以下のときに、前記充電電圧が予め定められた電圧上限値を超過するまでの期間において前記駆動信号電圧の発生を許可するとともに、前記駆動信号電圧の発生に伴って前記開閉制御素子が閉路駆動されて、前記誘導素子の励磁電流が予め定められた電流上限値を超過すると、前記励磁電流が予め定められた電流下限値以下になるか、又は予め定められた遮断時間を経過するまでは前記駆動信号電圧の発生を停止する駆動信号出力手段又は駆動信号出力回路によって構成され、
前記時差制御部は、前記駆動信号電圧が発生すると、まず前記第一の昇圧用開閉素子を閉路するための前記第一ゲート信号を発生し、続いて予め定められた第二閉路遅延時間を置いて前記第二の昇圧用開閉素子を閉路するための前記第二ゲート信号を発生する第二時差設定部を備えるとともに、前記駆動信号電圧が停止すると、まず前記第二ゲート信号を停止し、続いて予め定められた第一開路遅延時間を置いて前記第一ゲート信号を停止する第一時差設定部を備えたものであって、
前記第一の昇圧用開閉素子及び前記第二の昇圧用開閉素子、及び前記第二の昇圧用開閉素子と並列接続されることがある並列開閉素子は、いずれも電界効果型のトランジスタであって、それぞれにゲート端子とソース端子との間に内部寄生コンデンサを有するとともに、
前記並列開閉素子は、前記第二の昇圧用開閉素子と同様に、前記第一の昇圧用開閉素子に比べて内部抵抗が小さい高導電率を有しているとともに、前記内部抵抗は共に正の温度係数を有しており、
前記並列開閉素子と前記第二の昇圧用開閉素子とは、共通の前記第二ゲート信号によって断続制御されるものにおいて、
前記時差制御部を構成する時差制御回路は、前記第一時差設定部となる第一時差設定回路と、前記第二時差設定部となる第二時差設定回路を備え、
前記第一時差設定回路は、前記駆動信号電圧によって第一急速閉路用ダイオードと低抵抗の充電抵抗を介して急速充電される第一時差設定コンデンサと、前記第一時差設定コンデンサの充電電荷を緩速放電する高抵抗の第一遅延開路抵抗によって構成され、
前記第一時差設定回路は、前記駆動信号電圧の論理レベルがハイレベルとなったときに、前記第一急速閉路用ダイオードと前記充電抵抗を介して前記第一時差設定コンデンサが急速充電される一方で、前記第一急速閉路用ダイオードと低抵抗の第一急速閉路用抵抗と、比較器である波形整形素子を介し前記第一の昇圧用開閉素子の前記内部寄生コンデンサを急速充電する前記第一ゲート信号を発生して、前記第一の昇圧用開閉素子が急速閉路駆動され、
前記第一時差設定回路はまた、前記駆動信号電圧の論理レベルがローレベルとなったとき前記第一時差設定コンデンサの充電電荷が前記第一遅延開路抵抗を介して緩速放電し、前記第一時差設定コンデンサの残留電圧が前記波形整形素子の負側入力端子に接続された比較基準電圧未満になると、前記波形整形素子の比較出力によって前記第一ゲート信号を急速減衰させて前記第一の昇圧用開閉素子が急速開路されることを特徴とする車載電子制御装置。
【請求項２】
前記駆動信号発生部は、電流判定回路と電圧判定回路と前記駆動信号出力回路とによって構成された駆動信号発生回路であり、
前記電流判定回路は、前記開閉制御素子の下流端に直列接続された電流検出抵抗の両端電圧である全体電流検出電圧の値と、前記誘導素子に対する励磁電流の目標上限電流に比例した比較電圧である電流上限値を比較して、前記目標上限電流を超過する励磁電流に到達するとタイマ回路を介して第一の駆動禁止信号を発生する第一の比較器を備え、
前記タイマ回路は、前記励磁電流が前記目標上限電流に到達してから目標下限電流に低下する減衰所要期間において前記第一の駆動禁止信号の発生を持続するパルス発生回路であり、
前記電圧判定回路は、前記高圧コンデンサの両端電圧を分圧抵抗で分圧して得られる監視電圧が、目標とする前記監視電圧に対する電圧上限値を超過したことによって、第二の駆動禁止信号を発生する第二の比較器を備え、
前記第二の比較器には、正帰還抵抗が監視入力端子と比較出力端子間に接続されており、前記第二の駆動禁止信号が発生した後に、前記高圧コンデンサの充電電荷が前記車載電気負荷に放電することによって、前記監視電圧が予め定められた下限電圧値以下となったことによって前記第二の駆動禁止信号が停止し、
前記駆動信号出力回路は、前記第一の駆動禁止信号と前記第二の駆動禁止信号が共に発生していない論理状態において前記駆動信号電圧を発生する請求項１に記載の車載電子制御装置。
【請求項３】
前記駆動信号発生部は、不揮発性のプログラムメモリ及びデータメモリと揮発性のＲＡＭメモリ含むメモリと、多チャンネルＡＤ変換器を含むマイクロプロセッサによって構成された前記演算制御回路部と、電流検出信号電圧の生成回路部と電圧検出信号電圧の生成回路部とによって構成され、
前記プログラムメモリは、前記車載電気負荷を駆動制御するための入出力制御手段に加えて、電流判定手段と電圧判定手段と駆動信号出力手段によって構成された駆動信号発生手段となる制御プログラムを包含するとともに、
前記データメモリには、電流上限値、電流下限値、電圧上限値、電圧下限値に対応した数値データが格納されており、
前記多チャンネルＡＤ変換器には、前記誘導素子に直列接続された電流検出抵抗の両端電圧を増幅して得られる前記電流検出信号電圧と、前記高圧コンデンサの両端電圧を分圧抵抗によって分圧して得られる前記電圧検出信号電圧が入力されており、
前記駆動信号出力手段は、前記電圧検出信号電圧が前記電圧下限値以下であるか、前記電圧検出信号電圧が前記電圧下限値を超過していても前記電圧上限値に未達であるとき、及び、前記電流検出信号電圧が前記電流下限値以下であるか、前記電流検出信号電圧が前記電流下限値を超過していても前記電流上限値に未達であるときに前記駆動信号電圧を発生するとともに、
前記電圧検出信号電圧が前記電圧上限値を超過するか、又は、前記電流検出信号電圧が前記電流上限値を超過したときに、前記駆動信号電圧を停止する請求項１に記載の車載電子制御装置。
【請求項４】
前記第一の昇圧用開閉素子のゲート端子には、平滑コンデンサが接続され、
前記平滑コンデンサと前記波形整形素子の出力端子との間には平滑抵抗が接続されてフィルタ回路を構成し、
前記フィルタ回路を付加したことに伴って低下する前記第一の昇圧用開閉素子の電流増減率の値は、前記第二の昇圧用開閉素子及び前記並列開閉素子の側の電流増減率よりも大きな値となっている請求項１から請求項３のいずれか１項に記載の車載電子制御装置。
【請求項５】
前記第二時差設定回路は、前記内部寄生コンデンサと前記第二の昇圧用開閉素子のゲート端子に接続された第二時差設定コンデンサとの一部又は全部と、前記内部寄生コンデンサ、前記第二時差設定コンデンサを緩速充電する第二遅延閉路抵抗とを備え、前記第二時差設定回路は、前記駆動信号電圧の論理レベルがハイレベルとなったときに、前記第二遅延閉路抵抗を介して前記内部寄生コンデンサと前記第二時差設定コンデンサが充電されることによって前記第二ゲート信号が遅れて上昇して、前記第二の昇圧用開閉素子又は前記第二の昇圧用開閉素子と前記並列開閉素子が遅延閉路駆動され、
前記第二時差設定回路はまた、前記駆動信号電圧の論理レベルがローレベルとなったときに、第二急速開路用ダイオードと低抵抗の第二急速開路用抵抗を介して、前記内部寄生コンデンサと前記第二時差設定コンデンサの充電電荷を急速放電して前記第二ゲート信号を急速低下させることによって、前記第二の昇圧用開閉素子又は前記第二の昇圧用開閉素子と前記並列開閉素子が急速開路され、
前記第二時差設定コンデンサを接続した場合には前記第二急速開路用ダイオードは短絡して削除されている請求項１から請求項４のいずれか１項に記載の車載電子制御装置。
【請求項６】
前記時差制御部を構成する時差制御回路は、前記第一時差設定部となる第一時差設定回路と、前記第二時差設定部となる第二時差設定回路を備え、
前記第一の昇圧用開閉素子は、個別に直列接続された切換電流検出抵抗の上流端電位である第一電流検出電圧を発生し、前記第一時差設定回路は、第一電流比較回路と中間論理積素子と一時記憶回路と論理和素子によって構成され、
前記第一電流比較回路は、前記第一電流検出電圧の値が電流下限値である第一電流に接近した予め定められた第一電圧以上であって、前記駆動信号電圧が発生していることによって、前記中間論理積素子を介して前記一時記憶回路をセット駆動し、
前記論理和素子は、前記駆動信号電圧が発生すると直ちに前記第一ゲート信号を発生し、前記一時記憶回路がセット信号を発生している期間は前記第一ゲート信号の発生を持続し、前記駆動信号電圧が停止すると前記一時記憶回路がリセットされるまでの前記第一開路遅延時間を置いて前記第一ゲート信号を停止し、
前記第二時差設定回路は、第二電流比較回路と前記一時記憶回路と論理積素子によって構成され、前記第二電流比較回路は、前記第一電流検出電圧の値が前記電流上限値である第二電流に接近した第二電圧以上であることによって前記一時記憶回路をリセット駆動し、前記論理積素子は、前記駆動信号電圧が発生した後に、前記一時記憶回路がセット駆動されるまでの前記第二閉路遅延時間をおいて前記第二ゲート信号を発生するとともに、前記駆動信号電圧が停止すると直ちに前記第二ゲート信号を停止するものである請求項１から請求項３のいずれか１項に記載の車載電子制御装置。
【請求項７】
前記時差制御回路は、前記論理和素子の出力回路に接続された平滑抵抗と、平滑コンデンサとによるフィルタ回路を備えるとともに、前記論理積素子の出力回路に接続された安定化抵抗と安定化コンデンサとによる安定化回路を備え、
前記フィルタ回路は、前記第一ゲート信号の急峻な変化を抑制して、前記第一の昇圧用開閉素子の急峻な開閉動作にともなうノイズ発生を抑制するもので有るのに対し、
前記安定化回路は、前記第二の昇圧用開閉素子又は前記並列開閉素子の内部寄生コンデンサのばらつき変動による開閉過渡時間の変動を抑制して、前記第二ゲート信号によるゲート電圧の増減特性を安定化するためのものである請求項６に記載の車載電子制御装置。
【請求項８】
前記第一の昇圧用開閉素子は、個別に直列接続された切換電流検出抵抗の上流端電位である第一電流検出電圧を発生して、前記演算制御回路部に対する入力信号とし、
前記プログラムメモリは更に、前記第一時差設定部となる第一時差設定手段と、前記第二時差設定部となる第二時差設定手段とによって、前記時差制御部となる時差制御手段を構成する制御プログラムを包含し、
前記第二時差設定手段は、前記駆動信号電圧の発生に伴って前記第一ゲート信号を発生したことに応動して、前記第一電流検出電圧の値が前記電流下限値である第一電流に接近した時の予め定められた第一電圧に到達するための前記第二閉路遅延時間をおいて前記第二ゲート信号を発生し、
前記第一時差設定手段は、前記駆動信号電圧の停止に伴って前記第二ゲート信号を停止したことに応動して、前記第一電流検出電圧の値が前記電流上限値である第二電流に接近した時の予め定められた第二電圧に到達するための前記第一開路遅延時間をおいて前記第一ゲート信号を停止し、
比較判定基準となる前記第一電圧と前記第二電圧の値は、予め前記データメモリに格納されている請求項３に記載の車載電子制御装置。
【請求項９】
前記第一の昇圧用開閉素子の開閉動作時における電流増減率α１は、前記第二の昇圧用開閉素子及び前記並列開閉素子の電流増減率α２に対して４倍以上の高速動作を行うものであるとともに、
前記第二の昇圧用開閉素子及び前記並列開閉素子の閉路動作時における内部抵抗Ｒｓ２は、前記第一の昇圧用開閉素子の内部抵抗Ｒｓ１に対して１／４以下の低抵抗となっている請求項１から請求項８のいずれか１項に記載の車載電子制御装置。
【請求項１０】
前記車載電気負荷は、交互に燃料噴射が行われる奇数番号と偶数番号の複数の燃料噴射用電磁弁を駆動する電磁コイルを備えるとともに、
前記演算制御回路部は、各気筒に対する燃料噴射指令を発生して、指令分配回路とインジェクタ駆動回路を介して前記電磁コイルを順次給電駆動し、前記インジェクタ駆動回路は、奇数気筒群と偶数気筒群別に設けられた急速給電素子と開弁保持素子と、各気筒別に設けられた通電選択素子を備え、
前記急速給電素子は、前記高圧コンデンサの充電電圧である前記高圧電圧によって前記電磁コイルを順次急速駆動し、
前記開弁保持素子は、前記急速給電素子を開路した後の前記燃料噴射用電磁弁の開弁期間において、前記電源電圧によって開弁保持動作を行い、
前記通電選択素子は、前記電磁コイルの通電期間において閉路駆されており、
前記演算制御回路部は、少なくとも、前記誘導素子に対する前記電流上限値の値を、燃料噴射頻度に応動して増減調整し、前記高圧コンデンサの放電頻度が決められた放電頻度よりも低い場合においては、前記電流上限値を決められた電流上限値よりも小さく設定する可変制御手段を備えているとともに、前記高圧コンデンサが前記電磁コイルの一つに対する一回の急速給電を行うために、前記開閉制御素子は複数回の断続動作を行って放出エネルギーの補充を行うものである請求項１から請求項９のいずれか１項に記載の車載電子制御装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
そして、駆動信号発生部は、高圧コンデンサの充電電圧が予め定められた電圧下限値以下のときに、充電電圧が予め定められた電圧上限値を超過するまでの期間において駆動信号電圧の発生を許可するとともに、駆動信号電圧の発生に伴って開閉制御素子が閉路駆動されて、誘導素子の励磁電流が予め定められた電流上限値を超過すると、励磁電流が予め定められた電流下限値以下になるか、又は予め定められた遮断時間を経過するまでは駆動信号電圧の発生を停止する駆動信号出力手段又は駆動信号出力回路によって構成され、時差制御部は、駆動信号電圧が発生すると、まず第一の昇圧用開閉素子を閉路するための第一ゲート信号を発生し、続いて予め定められた第二閉路遅延時間を置いて第二の昇圧用開閉素子を閉路するための第二ゲート信号を発生する第二時差設定部を備えるとともに、駆動信号電圧が停止すると、まず第二ゲート信号を停止し、続いて予め定められた第一開路遅延時間を置いて第一ゲート信号を停止する第一時差設定部を備えている。
また、第一の昇圧用開閉素子及び第二の昇圧用開閉素子、及び第二の昇圧用開閉素子と並列接続されることがある並列開閉素子は、いずれも電界効果型のトランジスタであって、それぞれにゲート端子とソース端子との間に内部寄生コンデンサを有するとともに、並列開閉素子は、第二の昇圧用開閉素子と同様に、第一の昇圧用開閉素子に比べて内部抵抗が小さい高導電率を有しているとともに、内部抵抗は共に正の温度係数を有しており、並列開閉素子と第二の昇圧用開閉素子とは、共通の第二ゲート信号によって断続制御される。
更に、時差制御部を構成する時差制御回路は、第一時差設定部となる第一時差設定回路と、第二時差設定部となる第二時差設定回路を備え、第一時差設定回路は、駆動信号電圧によって第一急速閉路用ダイオードと低抵抗の充電抵抗を介して急速充電される第一時差設定コンデンサと、第一時差設定コンデンサの充電電荷を緩速放電する高抵抗の第一遅延開路抵抗によって構成され、第一時差設定回路は、駆動信号電圧の論理レベルがハイレベルとなったときに、第一急速閉路用ダイオードと充電抵抗を介して第一時差設定コンデンサが急速充電される一方で、第一急速閉路用ダイオードと低抵抗の第一急速閉路用抵抗と、比較器である波形整形素子を介し第一の昇圧用開閉素子の内部寄生コンデンサを急速充電する第一ゲート信号を発生して、第一の昇圧用開閉素子が急速閉路駆動され、第一時差設定回路はまた、駆動信号電圧の論理レベルがローレベルとなったとき第一時差設定コンデンサの充電電荷が第一遅延開路抵抗を介して緩速放電し、第一時差設定コンデンサの残留電圧が波形整形素子の負側入力端子に接続された比較基準電圧未満になると、波形整形素子の比較出力によって第一ゲート信号を急速減衰させて第一の昇圧用開閉素子が急速開路される。