(57)【要約】【課題】出力低下により負荷において発生する不具合をより抑えることが可能な電圧性制御装置等の提供。【解決手段】電圧制御装置は、電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部とを備える。【選択図】      図５
2020113822.tif 000002
【特許請求の範囲】
【請求項１】
電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、
前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部と
を備える電圧制御装置。
【請求項２】
前記制御部は、前記第一及び第二の情報により、前記上乗せ及び前記解除の各々係る前記制御に用いる前記出力電圧についての基準電圧の切替えを行う切替部を備える、請求項１に記載された電圧制御装置。
【請求項３】
前記切替部は、出力する電圧の異なる複数の電圧源を備え、出力させる前記電圧源を選択することにより、前記切替えを行う、請求項２に記載された電圧制御装置。
【請求項４】
前記出力電圧と前記基準電圧との差を表す電圧を出力する差動回路と、
前記差を表す電圧により前記制御を行う制御回路と、をさらに備える、請求項２又は請求項３に記載された電圧制御装置。
【請求項５】
前記第一の情報は、前記絶縁を行わせる信号である第一信号及び前記導通を行わせる信号である第二信号のうちの一方であり、前記第二の情報は、前記第一信号及び前記第二信号のうちの他方である、請求項１乃至請求項４のうちのいずれか一に記載された電圧制御装置。
【請求項６】
第一の電源装置に備えられ、前記制御に前記第一の電源装置の入力端子と前記第一の電源装置の出力端子との間の電流経路の所定の位置である第一の位置の電流値である第一の電流値を、第二の電源装置の前記位置に相当する第二の位置の電流値である第二の電流値に近づけるものが含まれる、請求項１乃至請求項５のうちのいずれか一に記載された電圧制御装置。
【請求項７】
前記位置が、前記電流経路における前記並列接続回路の後段にある、請求項６に記載された電圧制御装置。
【請求項８】
請求項１乃至請求項７のうちのいずれか一に記載された電圧制御装置と前記電圧調整部とを備える電源装置。
【請求項９】
複数の、請求項８に記載された電源装置を、並列に接続した、電源。
【請求項１０】
電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付し、
前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、
電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源からの出力低下を抑える方法に関する。
【背景技術】
【０００２】
複数の電源モジュールを並列接続することにより冗長性を持たせた電源の場合、電流の逆流防止の観点から、一般的に、各電源モジュールからの出力部にオアリング素子が挿入される（特許文献１参照）。
【０００３】
図１は、冗長構成を有する電源の一般的な例である電源１００の構成を表す概念図である。
【０００４】
図１に表す電源１００は、並列接続された二台の電源モジュールにより冗長構成を持たせたものである。電源１００は、例えば、サーバ用の電源である。
【０００５】
図１に表すように、電源１００は、電源モジュール１０１ａ及び１０１ｂを備える。
【０００６】
電源モジュール１０１ａ及び１０１ｂの各々（各電源モジュール）には共通の入力電圧である電圧Ｖｉｎが入力される。各電源モジュールは、等しい出力電圧である電圧Ｖｏｕｔを負荷２０１へ出力することが想定されている。電源１００において、電源モジュール１０１ａ及び１０１ｂのうちの一方からの出力が停止されても、他方からの出力が維持される場合には、負荷２０１への電圧Ｖｏｕｔの供給は継続される。
【０００７】
なお、電源１００が備える、互いに並列接続された電流モジュールの数は三台以上であっても構わない。
【０００８】
図２は、図１に表す各電源モジュールの例である電源モジュール１０１の構成を表す概念図である。
【０００９】
電源モジュール１０１は、電圧制御部１０３と、電圧調整部１０６と、電圧検出部１１１と、オアリング素子１２０と、ＦＥＴ制御部１３１と、電流検出部１４６とを備える。ここで、ＦＥＴは、Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒの略である。
【００１０】
オアリング素子１２０は、ダイオード１２１と、ＦＥＴ１１６とを備える。
【００１１】
電圧検出部１１１は、電圧調整部１０６からの出力電圧である電圧Ｖｍを表す信号Ｓ２を電圧制御部１０３へ送付する。なお、電圧検出部１１１は、電圧Ｖｍそのものを信号Ｓ２の内容としても良い。その場合、電圧検出部１１１は、電圧Ｖｍを伝える配線等の導体であり電圧を検出するための構成を有しない。
【００１２】
電圧制御部１０３は、信号Ｓ２が表す電圧Ｖｍを、電圧Ｖｍについての設定値である電圧Ｖｓ１に近づける制御信号である信号Ｓ１を電圧調整部１０６へ逐次送付する。当該信号Ｓ１としては、出力電圧を設定値に近づけるために一般的に用いられる周知の制御信号を用いることができる。
【００１３】
電圧調整部１０６は、例えば、ＤＣ−ＤＣコンバータ又はＡＣ−ＤＣコンバータである。ここで、ＤＣは、Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔの略である。また、ＡＣは、Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔの略である。
【００１４】
電圧調整部１０６がＤＣ−ＤＣコンバータである場合には、入力電圧である電圧Ｖｉｎは直流電圧である。電圧調整部１０６がＡＣ−ＤＣコンバータである場合には、電圧Ｖｉｎは交流電圧である。電圧調整部１０６からの出力電圧である電圧Ｖｍは直流電圧である。
【００１５】
電圧調整部１０６は、例えば、その出力電圧である電圧Ｖｍを変更するための可変抵抗を備えている。その場合、電圧調整部１０６は、信号Ｓ１に従い、前記可変抵抗の抵抗値を変えることにより、電圧Ｖｍの値を調整する。
【００１６】
電流検出部１４６は、オアリング素子１２０からの出力電流の電流値Ｉｏｕｔを検出する。電流検出部１４６は、電流値Ｉｏｕｔを表す信号である信号Ｓ７をＦＥＴ制御部１３１へ送付する。
【００１７】
ＦＥＴ制御部１３１は、電流検出部１４６から送付された信号Ｓ７が表す電流値Ｉｏｕｔが閾値Ｉｔｈを超えているかについての判定を行う。ＦＥＴ制御部１３１は、電流値Ｉｏｕｔが閾値Ｉｔｈを超えていることを判定した場合は、ＦＥＴ１１６のゲートに送付する信号Ｓ４を、ソース−ドレイン間を導通させるレベル（以下、「オンレベル」という。）にする。ＦＥＴ制御部１３１は、電流値Ｉｏｕｔが閾値Ｉｔｈ以下であることを判定した場合は、ＦＥＴ１１６のゲートに送付する信号Ｓ４を、ソース−ドレイン間を絶縁させるレベル（以下、「オフレベル」という。）にする。当該動作は、電源モジュールにおいてＦＥＴを備えるオアリング素子に対して行う一般的な制御である。
【００１８】
ＦＥＴ１１６は、ＦＥＴ制御部１３１から送付される信号Ｓ４がオンレベルの間は、ソース−ドレイン間を導通させる。ＦＥＴ１１６は、信号Ｓ４がオフレベルの間は、ソース−ドレイン間を絶縁させる。
【００１９】
ダイオード１２１は、ＦＥＴ１１６に付随してオアリング素子１２０に含まれるボディダイオードであっても構わない。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０１５−１９２３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
図３は、図２に表す電源モジュール１０１において、ＦＥＴ１１６がオン状態からオフ状態に移行した場合の、図２に表す電源モジュール１０１の出力電圧である電圧Ｖｏｕｔの時間変化を表す図である。ここで、オン状態は、ＦＥＴ１１６がソース−ドレイン間を導通させている状態である。また、オフ状態は、ＦＥＴ１１６がソース−ドレイン間を絶縁させている状態である。
【００２２】
電圧Ｖｏｕｔは、時刻ｔ１でＦＥＴ１１６がオン状態からオフ状態に移行すると、電圧Ｖｆだけ低下する。その理由を、図４を参照して説明する。
【００２３】
図４は、ＦＥＴ１１６がオン状態とオフ状態の場合の各々での、図２に表すオアリング素子１２０における主な電流経路を表すイメージ図である。
【００２４】
電圧調整部１０６からオアリング素子１２０へ入力された電流は、ダイオード１２１とＦＥＴ１１６のソース−ドレイン間に分流した後に合流して電流検出部１４６へ流れる。
【００２５】
ＦＥＴ１１６がオン状態の場合は、そのソース−ドレイン間の抵抗ＲＦＯＮはほぼゼロである。一方、一般的にダイオード１２１の順方向の抵抗ＲＤはある程度の値を有する。そのため、ＦＥＴ１１６がオン状態の場合は、図４（ａ）に表すように、電圧調整部１０６から電流検出部１４６へ流れる電流のほとんどは、ＦＥＴ１１６のソース−ドレイン間を通過する。そして、抵抗ＲＦＯＮはほぼゼロなので、ＦＥＴ１１６がオン状態の場合は、オアリング素子１２０における電圧低下はほとんど生じない。
【００２６】
ＦＥＴ１１６がオフ状態の場合は、そのソース−ドレイン間は絶縁されている。あるいは、ＦＥＴ１１６がオフ状態でのソース−ドレイン間の抵抗ＲＦＯＮは絶縁に準じた大きい値である。そのため、図４（ｂ）に表すように、電圧調整部１０６から電流検出部１４６へ流れる電流のほとんどは、ダイオード１２１を通過する。前述のようにダイオード１２１の順方向の抵抗ＲＤはある程度の値を有する。そのため、ＦＥＴ１１６がオフ状態の場合は、抵抗ＲＤにダイオード１２１を通過する電流の値を乗じた電圧分の電圧低下が生じる。当該電圧低下分の電圧が図３に表す電圧Ｖｆである。
【００２７】
ここで、図３に電圧Ｖｆの大きさは、図１に表す負荷２０１に含まれる回路によっては、問題にならないレベルである。しかしながら、図１に表す負荷２０１に含まれる回路が電圧低下に敏感な場合も想定され得る。その場合、図３に表す電圧Ｖｆの電圧低下により、負荷２０１において不具合が発生する。
【００２８】
本発明は、出力低下により負荷において発生する不具合の発生をより抑え得る電源モジュール等の提供を目的とする。
【課題を解決するための手段】
【００２９】
本発明の制御装置は、電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部とを備える。
【発明の効果】
【００３０】
本発明の電源モジュール等は、出力低下により負荷において発生する不具合の発生をより抑え得る。
【図面の簡単な説明】
【００３１】
【図１】冗長構成を有する電源の一般的な構成例を表す概念図である。
【図２】電源モジュールの一般的な構成例を表す概念図である。
【図３】一般的な電源モジュールの出力電圧の時間変化を表すイメージ図である。
【図４】オアリング素子における電流経路を表すイメージ図である。
【図５】第一実施形態の電源モジュールの構成例を表す概念図である。
【図６】第一実施形態の電圧制御部の構成例を表す概念図である。
【図７】第一実施形態の電源モジュールの出力電圧の時間変化を表すイメージ図である。
【図８】第二実施形態の電源モジュールの構成例を表す概念図である。
【図９】実施形態の制御装置の最小限の構成を表すブロック図である。
【発明を実施するための形態】
【００３２】
＜第一実施形態＞
本実施形態は、電源モジュールのオアリング素子が備えるＦＥＴのオン／オフに連動して電圧調整部からの出力電圧のレベルを調整する電源モジュールに関する実施形態である。
【００３３】
本実施形態の電源の構成例は図１に表す電源１００の構成である。
【００３４】
図５は、図１に表す本実施形態の各電源モジュールの例である電源モジュール１０１の構成を表す概念図である。
【００３５】
図５に表す電源モジュール１０１の説明は、以下の説明を除き、図２に表す電源モジュール１０１の説明と同じである。以下、図５に表す電源モジュール１０１における図２に表す電源モジュール１０１と異なる部分について説明する。なお、以下の説明と背景技術の項における説明とが異なる場合は、以下の説明を優先する。
【００３６】
図５に表すＦＥＴ制御部１３１は、ＦＥＴ１１６へ送付する信号Ｓ４をオンレベルとオフレベルとで切り替えるタイミングと連動して、切り替わった内容がオンレベルかオフレベルかを表す信号Ｓ３を電圧制御部１０３に送付する。信号Ｓ３は信号Ｓ４そのものであっても構わない。
【００３７】
電圧制御部１０３は、信号Ｓ３の表す内容がオンレベルからオフレベルに切り替わると、電圧Ｖｍの電圧制御に用いる電圧Ｖｍについての基準電圧を、電圧Ｖｍｓｏｆｆにする。電圧Ｖｍｓｏｆｆは、信号Ｓ４がオンレベルの時の基準電圧である電圧Ｖｍｓｏｎに図３に表す電圧Ｖｆを加算したものである。電圧調整部１０６は、基準電圧（Ｖｍｓｏｎ又はＶｍｓｏｆｆ）に近づくように電圧調整部１０６に電圧Ｖｍを調整させるための制御信号である信号Ｓ１を生成し、電圧調整部１０６へ送付する。当該制御信号は、電圧を設定値に近づける際に用いられる一般的なものである。
【００３８】
一方、電圧制御部１０３は、信号Ｓ３の表す内容がオフレベルからオンレベルに切り替わると、前記基準電圧を、Ｖｍｓｏｎにする。
【００３９】
図６は、図５に表す電圧制御部１０３の構成例を表す概念図である。
【００４０】
図６に表す電圧制御部１０３は、制御回路１０２と差動増幅器１０４と選択部１０５とを備える。
【００４１】
図６においては、信号Ｓ４は信号Ｓ３そのものであることを前提とする。また、信号Ｓ８は、電圧Ｖｍについての基準電圧そのものであるとする。また、信号Ｓ２の内容は電圧Ｖｍそのままである（すなわち電圧検出部１１１は電圧Ｖｍをそのまま通過させる）。
【００４２】
選択部１０５は、電源３１１及び３１２と、ＦＥＴ３０１及び３０２と否定素子３０６とを備える。
【００４３】
電源３１１は、ＦＥＴ１１６がオン状態の場合の電圧Ｖｍについての基準電圧である電圧ＶｍｓｏｎをＦＥＴ３０１へ供給する。
【００４４】
電源３１２は、ＦＥＴ１１６がオフ状態の場合の電圧Ｖｍについての基準電圧である電圧ＶｍｓｏｆｆをＦＥＴ３０２へ供給する。電圧Ｖｍｓｏｆｆは、電圧Ｖｍｓｏｎに図３に表す電圧Ｖｆを加算した電圧値である。
【００４５】
信号Ｓ３（＝Ｓ４）がオンレベルの間、ＦＥＴ３０１のゲートにはオンレベルの信号が入力される。これにより、ＦＥＴ３０１はそのソース−ドレイン間を短絡させる。そのため、電源３１１から差動増幅器１０４へ、信号Ｓ８として、電圧Ｖｍｓｏｎが供給される。
【００４６】
信号Ｓ３（＝Ｓ４）がオンレベルの間、ＦＥＴ３０２のゲートにはオフレベルの信号が入力される。そのため、ＦＥＴ３０２はそのソース−ドレイン間を絶縁させる。そのため、電源３１２から差動増幅器１０４へ、電圧Ｖｍｓｏｆｆは供給されない。
【００４７】
一方、信号Ｓ３（＝Ｓ４）がオフレベルの間、ＦＥＴ３０１のゲートにはオフレベルの信号が入力される。そのため、ＦＥＴ３０１はそのソース−ドレイン間を絶縁させる。そのため、電源３１１から差動増幅器１０４へ、電圧Ｖｍｓｏｎは供給されない。
【００４８】
信号Ｓ３（＝Ｓ４）がオフレベルの間、ＦＥＴ３０２のゲートにはオンレベルの信号が入力される。そのため、ＦＥＴ３０２はそのソース−ドレイン間を短絡させる。そのため、電源３１２から差動増幅器１０４へ、信号Ｓ８として、電圧Ｖｍｓｏｆｆが供給される。
【００４９】
差動増幅器１０４は、信号Ｓ２である図５に表す電圧Ｖｍと信号Ｓ８であり基準電圧でもある電圧Ｖｍｓｏｎ又は電圧Ｖｍｓｏｆｆとの差に応じた出力を信号Ｓ９として制御回路１０２へ入力する。
【００５０】
制御回路１０２は、差動増幅器１０４から入力された信号Ｓ９に電圧値に応じて、信号Ｓ１を生成し、電圧調整部１０６へ入力する。
【００５１】
図７は、図５に表すＦＥＴ１１６がオン状態からオフ状態へ移行した場合の電圧Ｖｏｕｔの時間変化を表すイメージ図である。
【００５２】
時刻ｔ１でＦＥＴ１１６がオン状態からオフ状態へ移行すると電圧Ｖｏｕｔは減少を始める。この理由は、図４を参照して説明した通りである。一方、時刻ｔ１で、図５に表す電圧制御部１０３は、電圧Ｖｍについての基準電圧を電圧Ｖｍｓｏｎから電圧Ｖｍｓｏｆｆへ切り替える。電圧Ｖｍｓｏｆｆは電圧Ｖｍｓｏｎより電圧Ｖｆだけ高い。電圧制御部１０３は、その電圧Ｖｍｓｏｆｆにより電圧Ｖｍを制御するので、時刻ｔ１以降において電圧ＶｏｕｔはＦＥＴ１１６がオフに切り替わる前の値に調整される。
［効果］
本実施形態の電源モジュールは、オアリング素子が備えるＦＥＴがオンレベルからオフレベルに移行すると、電圧調整部からの出力電圧を制御するための基準電圧を上乗せする。当該上乗せの幅は、前記ＦＥＴがオンレベルからオフレベルに移行することによりオアリング素子で生じる電圧低下分である。そのため、オアリング素子が備えるＦＥＴがオンレベルからオフレベルに移行することにより生じた電圧低下は解消される。従い、前記電源モジュールは、前記ＦＥＴがオンレベルからオフレベルに移行することによりオアリング素子で生じる電圧低下により負荷において生じる動作不良の発生を一層抑え得る。
＜第二実施形態＞
第二実施形態は各電源モジュールが他の電源モジュールと出力電流の値と近づける制御を行う電源に関する実施形態である。
【００５３】
本実施形態の電源の構成例は図１に表す第一実施形態の電源１００の構成例である。
【００５４】
図８は、図１に表す本実施形態の各電源モジュールの例である電源モジュール１０１の構成を表す概念図である。
【００５５】
図８に表す電源モジュール１０１の説明は、以下の説明を除き、図５に表す電源モジュール１０１の説明と同じである。以下、図８に表す電源モジュール１０１における図５に表す電源モジュール１０１と異なる部分について説明する。なお、以下の説明と第一実施形態の説明とが異なる場合は、以下の説明を優先する。
【００５６】
電流検出部１４６は、オアリング素子１２０からの出力電流の電流値Ｉｏｕｔを検出する。電流検出部１４６は、電流値Ｉｏｕｔを表す信号である信号Ｓ７をＦＥＴ制御部１３１及び電流バランス部１５１へ送付する。
【００５７】
電流バランス部１５１は、電流検出部１４６から送付される信号Ｓ７が表す電流値Ｉｏｕｔを表す信号である信号Ｓ８を、他の電源モジュール１０１の電流バランス部１５１へ送付する。当該他の電源モジュール１０１は、図２に表す電源モジュール１０１が図１に表す電源モジュール１０１ａである場合は、電源モジュール１０１ｂである。
【００５８】
電流バランス部１５１には、前記他の電源モジュール１０１の電流バランス部１５１から、その電源モジュール１０１が送付した信号Ｓ８に相当する信号である信号Ｓ８’が送付される。
【００５９】
電流バランス部１５１は、信号Ｓ７が表す電流値Ｉｏｕｔと信号Ｓ８’が表す他の電源モジュール１０１からの出力電流の電流値Ｉｏｕｔ’との差を表す信号である信号Ｓ９を電圧制御部１０３へ送付する。信号Ｓ９には、電流値Ｉｏｕｔと電流値Ｉｏｕｔ’とのいずれが大きいかを表す情報も含まれている。電流バランス部１５１は、例えば、差動アンプを備える構成により、電流値Ｉｏｕｔ及び電流値Ｉｏｕｔ’から信号Ｓ９を生成する。
【００６０】
電圧制御部１０３は、電流値Ｉｏｕｔと電流値Ｉｏｕｔ’との差が設定値を超えると、次の動作を行う。電圧制御部１０３は、電流値Ｉｏｕｔと電流値Ｉｏｕｔ’との差が設定値以下になると、次の動作を停止する。
【００６１】
すなわち、電圧制御部１０３は、電流バランス部１５１から送付された信号Ｓ９により電圧調整部１０６にその出力電圧である電圧Ｖｍを調整させるための制御信号である信号Ｓ１０を生成する。信号Ｓ１０は、電流値Ｉｏｕｔが電流値Ｉｏｕｔ’を超えている場合には電圧Ｖｍを減少させ、その逆の場合には電圧Ｖｍを増加させる内容のものである。
【００６２】
なお、電圧制御部１０３は、信号Ｓ１０を電圧調整部１０６へ送付する場合は、信号Ｓ１の電圧調整部１０６への送付を停止する。
【００６３】
電圧制御部１０３が、電流値Ｉｏｕｔを電流値Ｉｏｕｔ’に近づける制御信号の生成には、測定値をある値に近づける制御信号の一般的な生成方法を用いることができる。
【００６４】
なお、電圧制御部１０３が信号Ｓ１０を電圧調整部１０６へ送付する状況は、出力電流である電流値Ｉｏｕｔがある程度大きい場合に生じ得る。その理由は、電流値Ｉｏｕｔと電流値Ｉｏｕｔ’との差が設定値以上になる状況は、各電流値がある程度大きい場合に生じ得るからである。各電流値がある程度大きい場合としては、例えば、負荷２０１がファンと半導体とを含む場合において、ファンが稼働しているような場合が想定され得る。
【００６５】
なお、電流検出部１４６は、電圧調整部１０６の後段の他の位置に挿入されていても構わない。また、電流検出部１４６は、電圧調整部１０６の内部に挿入されていても構わない。さらには、電流検出部１４６は、電圧調整部１０６の前段に挿入されていても構わない。その場合において、ＡＣ−ＤＣコンバータである電圧調整部１０６の交流の電圧Ｖｉｎの電流を測定するものであっても構わない。
【００６６】
ただし、図８に表すように、電流検出部１４６が電流経路上より負荷２０１に近い位置に挿入された方が、その電源モジュール１０１の電流値Ｉｏｕｔと他の電源モジュール１０１の電流値Ｉｏｕｔとを近づける制御をより精度良く行えると考えられる。電流検出部１４６が、電流経路上、負荷２０１から遠い場合は、実際に負荷２０１へ出力される電流値Ｉｏｕｔから乖離した電流値により電流値Ｉｏｕｔを制御することになる。そのため、当該乖離の程度の電源モジュール間のばらつきが、制御の誤差要因となり得るからである。
［効果］
第二実施形態の電源モジュールは第一実施形態の電源モジュールと同様の構成を備え、同様な効果を奏する。
【００６７】
第二実施形態の電源モジュールは、他の電源モジュールの出力電流値が自己の出力電流値と乖離した場合には、他の電源モジュールの出力電流値を自己の出力電流値に近づける電圧調整部の出力電圧制御を行う。そのため、並列接続されたすべての電流モジュールが、負荷に供給する電流をその電源モジュールに許容される最大値に近づけることができる。その結果、第二実施形態の電源は、より多くの電流を負荷に供給し得る。
【００６８】
なお、実施形態の電源モジュールとしては、電圧調整部からの出力電圧が負の場合も想定され得る。その場合は、オアリング素子の電圧調整部の後段への接続の向きは、逆向きになる。そして、オアリング素子のＦＥＴがオフ状態になると、電圧制御部は、前記出力電圧の絶対値に上乗せする制御信号を、電圧調整部へ送付する。電圧調整部は当該制御信号により、前記出力電圧の絶対値に上乗せを行う。
【００６９】
なお、前記出力電圧が正の場合は、前記出力電圧の絶対値の上乗せは、前記出力電圧の上乗せと同じである。
【００７０】
図９は、実施形態の制御装置の最小限の構成である制御装置１０１ｘの構成を表すブロック図である。
【００７１】
制御装置１０１ｘは、送付部１３１ｘと制御部１０３ｘとを備える。
【００７２】
送付部１３１ｘは、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する。前記並列接続回路は、電圧調整部の後段に前記後段を流れる電流の向きに直列に接続されている。
【００７３】
制御部１０３ｘは、前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う。
【００７４】
前記電界効果トランジスタがソース−ドレイン間が絶縁されると、前記電圧調整部からの出力電流の主な電流経路は、前記ソース−ドレイン間から前記ダイオードに切り替わる。前記ダイオードの前記向きの抵抗は前記ソース−ドレイン間の前記向きの抵抗より大きい。そのため、前記ソース−ドレイン間が絶縁されると、前記並列接続回路からの出力電圧の絶対値の電圧低下が増大する。
【００７５】
制御装置１０１ｘは、この電圧低下の絶対値が増大している期間、前記電圧調整部の出力電圧の絶対値の上乗せを行う。そのため、制御装置１０１ｘは、前記並列接続回路からの出力電圧の絶対値の電圧低下を軽減又はなくすことができる。
【００７６】
そのため、制御装置１０１ｘは、出力低下により負荷において発生する不具合をより抑えることができる。
【００７７】
なお、図９に表す制御装置１０１ｘは、例えば、図５及び図８に表すＦＥＴ制御部１３１と電圧制御部１０３との組合せである。
【００７８】
また、送付部１３１ｘは、例えば、図５及び図８に表すＦＥＴ制御部１３１である。
【００７９】
また、制御部１０３ｘは、例えば、図５及び図８に表す電圧制御部１０３である。
【００８０】
また、前記電圧調整部は、例えば、図５及び図８に表す電圧調整部１０６である。
【００８１】
また、前記電界効果トランジスタは、例えば、図５及び図８に表すＦＥＴ１１６である。
【００８２】
また、前記ダイオードは、例えば、図５及び図８に表すダイオード１２１である。
【００８３】
また、前記並列接続回路は、例えば、図５及び図８に表すオアリング素子１２０である。
【００８４】
また、前記上乗せは、例えば、図７に表す電圧Ｖｆである。
【００８５】
以上、本発明の各実施形態を説明したが、本発明は、前記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示した要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。
【００８６】
また、前記の実施形態の一部又は全部は、以下の付記のようにも記述され得るが、以下には限られない。
（付記１）
電圧調整部の後段に前記後段を流れる電流の向きに直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付する送付部と、
前記第一の情報による前記電圧調整部の出力電圧の絶対値の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、制御部と
を備える電圧制御装置。
（付記２）
前記制御部は、前記第一及び第二の情報により、前記上乗せ及び前記解除の各々係る前記制御に用いる前記出力電圧についての基準電圧の切替えを行う切替部を備える、付記１に記載された電圧制御装置。
（付記３）
前記切替部は、出力する電圧の異なる複数の電圧源を備え、出力させる前記電圧源を選択することにより、前記切替えを行う、付記２に記載された電圧制御装置。
（付記４）
前記切替部は、前記切替えを行うためのスイッチを備える、付記２又は付記３に記載された電圧制御装置。
（付記５）
前記スイッチは第二の電界効果トランジスタである、付記４に記載された電圧制御装置。
（付記６）
前記第二の電界効果トランジスタを複数備える、付記５に記載された電圧制御装置。
（付記７）
前記出力電圧と前記基準電圧との差を表す電圧を出力する差動回路と、前記差を表す電圧により前記制御を行う制御回路とをさらに備える、付記２乃至付記６のうちのいずれか一に記載された電圧制御装置。
（付記８）
前記第一の情報は、前記絶縁を行わせる信号である第一信号及び前記導通を行わせる信号である第二信号のうちの一方であり、前記第二の情報は、前記第一信号及び前記第二信号のうちの他方である、付記１乃至付記７のうちのいずれか一に記載された電圧制御装置。
（付記９）
第一の電源装置に備えられ、前記制御に前記第一の電源装置の入力端子と前記第一の電源装置の出力端子との間の電流経路の所定の位置である第一の位置の電流値である第一の電流値を、第二の電源装置の前記位置に相当する第二の位置の電流値である第二の電流値に近づけるものが含まれる、付記１乃至付記８のうちのいずれか一に記載された電圧制御装置。
（付記１０）
前記位置が、前記電流経路における前記並列接続回路の後段にある、付記９に記載された電圧制御装置。
（付記１１）
付記１乃至付記１０のうちのいずれか一に記載された電圧制御装置と前記電圧調整部とを備える電源装置。
（付記１２）
前記並列接続回路をさらに備える付記１１に記載された電源装置。
（付記１３）
複数の、付記１１又は付記１２に記載された電源装置が、並列に接続された、電源。
（付記１４）
電圧調整部の後段に電流の順方向に直列に接続された、電界効果トランジスタ及びダイオードの並列接続回路の、前記電界効果トランジスタのソース−ドレイン間の絶縁と導通とを切り替える際に、各々、第一又は第二の情報を送付し、
前記第一の情報による前記電圧調整部の出力電圧の上乗せと前記第二の情報による前記上乗せの解除を含む前記出力電圧の制御を行う、
電圧制御方法。
【符号の説明】
【００８７】
１００    電源
１０１、１０１ａ、１０１ｂ    電源モジュール
１０１ｘ    制御装置
１０２    制御回路
１０３    電圧制御部
１０３ｘ    制御部
１０４    差動増幅器
１０５    選択部
１０６    電圧調整部
１１１    電圧検出部
１１６    ＦＥＴ
１２０    オアリング素子
１２１    ダイオード
１３１    ＦＥＴ制御部
１３１ｘ    送付部
１４６    電流検出部
１５１    電流バランス部
２０１    負荷
３０１、３０２    ＦＥＴ
３０６    否定素子
３１１、３１２    電源
【図１】
2020113822.tif 000003
【図２】
2020113822.tif 000004
【図３】
2020113822.tif 000005
【図４】
2020113822.tif 000006
【図５】
2020113822.tif 000007
【図６】
2020113822.tif 000008
【図７】
2020113822.tif 000009
【図８】
2020113822.tif 000010
【図９】
2020113822.tif 000011