(57)【要約】【課題】デジタルアナログ変換回路の入力側における入力信号の変化またはその値を出力側で可能な限り即座に検知することが可能な信号処理装置を提供する。【解決手段】本開示の信号処理装置５００に用いるプロセッサは、メモリに記憶されたプログラムに従って、入力信号を受けて積分回路から出力される出力信号を所定のサンプリング周期Ｔｓでサンプリングして、出力信号のサンプリング値をメモリに格納し、現時点を表す時刻ｔ０において積分回路から出力される出力信号の値と、ｎを正の整数として、時刻ｔ０よりもｎサンプリング周期だけ過去を表す時刻ｔ０−ｎにおいて取得した出力信号のサンプリング値との差分、積分回路からの出力信号の値、ｎの値、サンプリング周期Ｔｓ、および、積分回路のフィルタの時定数τに基づいて、入力信号のデューティＤを検出する。【選択図】図１
2020085679.tif 000002
【特許請求の範囲】
【請求項１】
プロセッサと、
前記プロセッサの動作を制御するプログラムを記憶するメモリと、
入力信号をフィルタ処理して出力する積分回路と、
を備え、
前記プロセッサは、前記メモリに記憶された前記プログラムに従って、
前記入力信号を受けて前記積分回路から出力される出力信号を所定のサンプリング周期Ｔｓでサンプリングして、前記出力信号のサンプリング値を前記メモリに格納し、
ｎを正の整数として、現時点を表す時刻ｔ０において前記積分回路から出力される出力信号の値と、前記時刻ｔ０よりもｎサンプリング周期だけ過去を表す時刻ｔ０−ｎにおいて取得した前記出力信号のサンプリング値との差分と、
前記積分回路からの出力信号の値と、
前記ｎの値と、
前記サンプリング周期Ｔｓと、
前記積分回路のフィルタの時定数τと、に基づいて、前記入力信号のデューティＤを検出する、信号処理装置。
【請求項２】
請求項１に記載の信号処理装置であって、
前記プロセッサは、前記サンプリング周期Ｔｓに対する前記フィルタの時定数τの比率τ／Ｔｓおよび１／ｎを前記差分に乗算した値を、前記積分回路からの出力信号の値に加算することによって、前記入力信号のデューティＤを検出する。
【請求項３】
請求項２に記載の信号処理装置であって、
前記時刻ｔ０において前記積分回路から出力される出力信号の値をｓ（ｔ０）で表し、前記時刻ｔ０−ｎにおいて取得した出力信号のサンプリング値をｓ（ｔ０−ｎ）で表すとき、
前記プロセッサは、前記入力信号のデューティＤを、
Ｄ＝ｓ（ｔ０）＋（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）
を演算することによって検出する。
【請求項４】
請求項２に記載の信号処理装置であって、
前記時刻ｔ０において前記積分回路から出力される出力信号の値をｓ（ｔ０）で表し、前記時刻ｔ０−ｎにおいて取得した出力信号のサンプリング値をｓ（ｔ０−ｎ）で表すとき、
前記プロセッサは、前記入力信号のデューティＤを、
Ｄ＝ｓ（ｔ０−ｎ）＋（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）
を演算することによって検出する。
【請求項５】
請求項１に記載の信号処理装置であって、
前記時刻ｔ０において前記積分回路から出力される出力信号の値をｓ（ｔ０）で表し、前記時刻ｔ０−ｎにおいて取得した出力信号のサンプリング値をｓ（ｔ０−ｎ）で表すとき、
前記プロセッサは、前記入力信号のデューティＤを、
Ｄ＝｛ｓ（ｔ０）＋ｓ（ｔ０−ｎ）｝／２＋（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）
を演算することによって検出する。
【請求項６】
請求項１から５のいずれかに記載の信号処理装置であって、
前記サンプリング周期Ｔｓは、前記フィルタの時定数τの１／５以下である。
【請求項７】
請求項１から６のいずれかに記載の信号処理装置であって、
前記入力信号は、ＰＷＭ信号である。
【請求項８】
請求項７に記載の信号処理装置であって、
前記フィルタの時定数τは、前記ＰＷＭ信号の周期に基づいて決定される。
【請求項９】
請求項８に記載の信号処理装置であって、
前記フィルタの時定数τは、前記ＰＷＭ信号の周期の１００倍以上である。
【請求項１０】
請求項１から９のいずれかに記載の信号処理装置であって、
前記ｎの値は１である。
【請求項１１】
請求項１から１０のいずれかに記載の信号処理装置と、
ステータと、
ロータと、
を備える、モータ。
【請求項１２】
請求項１１に記載のモータであって、
動作モードとして、外部機器と通信を行う通信モードを備え、
所与の範囲内のデューティＤを伴う前記入力信号を、所定の期間継続して検知することに応答して、前記動作モードを前記通信モードに切り替える。
【請求項１３】
請求項１１または１２に記載のモータであって、
前記信号処理装置が検出した前記入力信号のデューティＤおよび前記積分回路から出力される出力信号を利用してモータ制御を行う。
【請求項１４】
インペラと、
モータと、
請求項１から１０のいずれかに記載の信号処理装置と、
を備える、ファンモータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、信号処理装置、モータおよびファンモータに関している。
【背景技術】
【０００２】
ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号をアナログ出力信号に変換するローパスフィルタ回路を備えるデジタルアナログ変換装置が知られている。特開２００１−１０２９２５号公報は、ＰＷＭ信号を生成するＰＷＭ回路、出力バッファ回路およびローパスフィルタ回路を備えるデジタルアナログ変換装置を開示している。そのデジタルアナログ変換装置は、出力バッファ回路の出力インピーダンスの影響を受けて生じ得るアナログ出力信号の精度誤差を、ＰＷＭ信号のデューティを調整することにより改善し、所望のアナログ出力信号を出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００１−１０２９２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デジタルアナログ変換回路の入力側におけるデジタル信号の変化またはその値を出力側で可能な限り即座に検知する技術が望まれている。
【課題を解決するための手段】
【０００５】
本開示の信号処理装置は、非限定的で例示的な実施形態において、プロセッサと、前記プロセッサの動作を制御するプログラムを記憶するメモリと、入力信号をフィルタ処理して出力する積分回路と、を備え、前記プロセッサは、前記メモリに記憶された前記プログラムに従って、前記入力信号を受けて前記積分回路から出力される出力信号を所定のサンプリング周期Ｔｓでサンプリングして、前記出力信号のサンプリング値を前記メモリに格納し、ｎを正の整数としたとき、現時点を表す時刻ｔ０において前記積分回路から出力される出力信号の値と、前記時刻ｔ０よりもｎサンプリング周期だけ過去を表す時刻ｔ０−ｎにおいて取得した前記出力信号のサンプリング値との差分、前記積分回路からの出力信号の値、前記ｎの値、前記サンプリング周期Ｔｓ、および、前記積分回路のフィルタの時定数τに基づいて、前記入力信号のデューティＤを検出する。
【発明の効果】
【０００６】
本開示の実施形態は、デジタルアナログ変換回路の入力側における入力信号の変化またはその値を出力側で可能な限り即座に検知することが可能な信号処理装置、当該信号処理装置を備えるモータおよびファンモータを提供する。
【図面の簡単な説明】
【０００７】
【図１】図１は、本実施形態による信号処理装置５００のブロック構成を示し、特に、微分演算ユニット５２０の機能ブロックを示す模式図である。
【図２】図２は、微分演算ユニット５２０の機能ブロックのバリエーションを示す模式図である。
【図３】図３は、微分演算ユニット５２０の機能ブロックのバリエーションを示す模式図である。
【図４】図４は、デューティの指令値を再現したシミュレーション結果を示すグラフである。
【図５】図５は、ユーザシステム１００およびブラシレスＤＣモータ２００の典型的なブロック構成例を示す模式図である。
【発明を実施するための形態】
【０００８】
時定数を有するローパスフィルタ回路（「ＬＰＦ」と表記する場合がある。）に入力信号波形を与えると、１次遅れの作用により出力信号波形は鈍る。従って、出力信号波形の変化をＬＰＦの出力側で検知すると、入力側の入力信号波形が変化するタイミングと、出力信号波形の変化を出力側で検知するタイミングの間に時定数に起因する遅延が生じることとなる。そのため、入力側で発生した信号変化のタイミングを出力側で検知することは困難となる。その検知の遅れが、機器または装置の動作に影響を及ぼす場合がある。
【０００９】
例えば、時定数の小さいＬＰＦを用いることにより、出力信号波形の鈍りは低減される。しかし、入力信号の周波数の許容範囲の下限が高くなる。換言すると、高い周波数の信号しか扱えなくなる。その結果、製品仕様の自由度を下げることとなる。または、時定数が異なる複数のＬＰＦを並列に接続することにより、出力信号波形の鈍りを低減することも可能である。ただし、その場合、受信側の回路チップなどにポートが必要とされる。さらに、部品点数が増えるために、実装面積の増加およびコストアップが生じる。
【００１０】
デジタル信号をアナログ信号に変換するローパスフィルタ処理は、積分演算処理である。本発明者の検討の結果、時定数の大きいＬＰＦ処理した信号波形を、微分演算を含む簡単なアルゴリズムを利用してソフトウェア（またはファームウェア）処理することにより、時定数の小さいＬＰＦ処理した信号波形を精度よく再現できることが分かった。本開示の信号処理装置によれば、入力信号の値および入力側で発生した信号変化のタイミングを出力側で即座に、かつ、精度よく検知することが可能となる。
【００１１】
本開示の信号処理装置は、非限定的で例示的な実施形態において、プロセッサと、プロセッサの動作を制御するプログラムを記憶するメモリと、入力信号をフィルタ処理して出力する積分回路と、を備える。プロセッサは、メモリに記憶されたプログラムに従って、以下の処理を実行する。
【００１２】
（１）入力信号を受けて積分回路から出力される出力信号を所定のサンプリング周期Ｔｓでサンプリングして、出力信号のサンプリング値をメモリに格納する。
【００１３】
（２）現時点を表す時刻ｔ０において積分回路から出力される出力信号の値と、時刻ｔ０よりもｎサンプリング周期だけ過去を表す時刻ｔ０−ｎ（ｎは正の整数）において取得した出力信号のサンプリング値との差分、積分回路からの出力信号の値、ｎの値、サンプリング周期Ｔｓ、および、積分回路のフィルタの時定数τに基づいて、入力信号のデューティＤを検出する。
【００１４】
プロセッサは、例えば中央演算処理装置（ＣＰＵ）またはデジタル信号処理プロセッサなどの集積回路（ＩＣ）チップであり得る。本明細書において、「プロセッサ」は、プロセッサを組み込んだフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などのＩＣチップを含む用語として広く解釈される。
【００１５】
メモリは、プロセッサの動作を制御するコンピュータプログラムを格納する記録媒体である。また、メモリは、プロセッサが逐次演算する結果を一時的に格納する記録媒体でもある。本明細書において、「メモリ」という用語は、データメモリおよびプログラムメモリを含む。メモリは、単一の記録媒体である必要はなく、複数の記録媒体の集合であり得る。メモリは、例えばＲＡＭなどの半導体揮発性メモリ、フラッシュＲＯＭなどの半導体不揮発性メモリ、およびハードディスクドライブなどのストレージ装置を含み得る。メモリの少なくとも一部は、取り外し可能な記録媒体であってもよい。
【００１６】
積分回路は、ＲＣフィルタ回路を備えるローパスフィルタ回路である。ＲＣフィルタの時定数をτと記載する。本開示の積分回路は、主にアナログデジタル変換回路として機能し、さらに、入力信号が含むノイズを除去する機能または入力信号を遅延させる機能を有する。本開示の積分回路は、このような機能を有していれば、その具体的構造は特に限定されない。
【００１７】
入力信号は、デジタル信号またはアナログ信号であり得る。デジタル信号の典型例は、ＰＷＭ信号である。デジタル信号は、これ以外に、例えばＰＦＭ（Ｐｕｌｓｅ  Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）信号、ＰＤＭ（Ｐｕｌｓｅ−Ｄｅｎｓｉｔｙ  Ｍｏｄｕｌａｔｉｏｎ）信号またはＰＰＭ（Ｐｕｌｓｅ−Ｐｏｓｉｔｉｏｎ  Ｍｏｄｕｌａｔｉｏｎ  ）信号などであってもよい。アナログ信号は、例えば、ＰＡＭ（Ｐｕｌｓｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）である。本明細書では、主として入力信号を、デジタル信号であるＰＷＭ信号として扱う。
【００１８】
本開示の信号処理装置は、入力信号のデューティの検出を必要とする電子機器に広く実装され得る。例えば、信号処理装置は、ファンモータなどのブラシレスＤＣモータに好適に実装される。
【００１９】
以下、添付の図面を参照しながら、本開示による信号処理装置、当該信号処理装置を備えるモータまたはファンモータの実施形態を説明する。なお、必要以上に詳細な説明は省略する場合がある。たとえば、既によく知られた事項の詳細説明や実質的に同一の構成に対する重複した説明を省略する場合がある。これは、以下の説明が不必要に冗長になるのを避け、当業者の理解を容易にするためである。本発明者等は、当業者が本開示を十分に理解するために添付図面および以下の説明を提供する。これらによって特許請求の範囲に記載の主題を限定することを意図するものではない。以下の説明において、同一または類似の構成要素には、同一の参照符号を付している。
【００２０】
＜実施形態＞
図１は、本実施形態による信号処理装置５００のブロック構成を示し、特に、微分演算ユニット５２０の機能ブロックを示す模式図である。図２、３は、微分演算ユニット５２０の機能ブロックのバリエーションを示す模式図である。微分演算ユニット５２０における各ブロックは、ハードウェア単位ではなく機能ブロック単位で示されている。
【００２１】
信号処理装置５００は、ＰＷＭ生成器４００から出力されるＰＷＭ信号を信号処理する装置であり、ＰＷＭ信号のデューティＤを検出する。ＰＷＭ生成器４００は、特定のデューティ比および発振パルスの周波数に基づいてＰＷＭ信号を生成する。ＰＷＭ生成器４００は、信号処理装置５００と同一の機器または信号処理装置５００とは異なる外部機器に実装される。信号処理装置５００を備える典型例は、ＰＷＭ信号をモータの回転制御に必要とする機器、例えばファンモータである。その形態において、ＰＷＭ生成器４００は、ファンモータを制御するユーザシステム側に搭載され得る。サーバーまたはデスクトップ型のパーソナルコンピュータの本体にファンモータを搭載する場合、ユーザシステムは、マザーボードに実装される種々の電子部品で構成されるシステム全体またはその一部であり得る。
【００２２】
信号処理装置５００は、ＰＷＭ生成器４００が出力するＰＷＭ信号をフィルタ処理する積分回路５１０およびＰＷＭ信号のデューティＤを検知する微分演算ユニット５２０を備える。
【００２３】
積分回路５１０は、ＰＷＭ信号をアナログ信号に変換し、ＰＷＭ信号のデューティＤに応じた電圧レベルの電圧信号を出力する。積分回路５１０は、抵抗５１１およびキャパシタ５１２を有する時定数τのＲＣフィルタ回路を備える。例えば、抵抗５１１の抵抗値は、１００ｋΩ程度であり、キャパシタ５１２の容量は、２μＦ程度である。時定数τの適当な値は、ＰＷＭ信号の周期に基づいて決定される。ＰＷＭ信号の周期は、一般的に数μｓから数ｍｓの範囲内にある。時定数τは、例えば１００ｍｓ程度に設定される。例えば、信号処理装置５００をモータに内蔵する場合において、フィルタの時定数τは、ＰＷＭ信号の周期の１００倍以上であることが好ましい。これにより、ＰＷＭ信号に含まれるノイズを効率よく除去でき、その結果、ＰＷＭ信号のデューティＤの変化を即座に検知することが可能となる。
【００２４】
微分演算ユニット５２０は、遅延ユニット５２１、減算器５２２、乗算器５２３および加算器５２４を有する。微分演算ユニット５２０は、積分回路５１０からの出力信号に基づいてＰＷＭ信号のデューティＤを検出する。具体的には、プロセッサが、遅延ユニット５２１、減算器５２２、乗算器５２３および加算器５２４のそれぞれの演算処理を規定したコンピュータプログラムを逐次実行することにより、ＰＷＭ信号のデューティＤを検出する。
【００２５】
先ず、デューティＤを検出するための信号処理に用いる信号を定義しておく。現時点を時刻ｔ０で表し、時刻ｔ０よりもｎサンプリング周期だけ過去の時刻を時刻ｔ０−ｎで表すこととする。ここでｎは正の整数である。サンプリング周期は、遅延ユニット５２１のサンプリング周期であり、Ｔｓと表記する。時刻ｔ０において積分回路５１０から出力される出力信号の値をｓ（ｔ０）と表記する。時刻ｔ０−ｎにおいて積分回路５１０から出力された出力信号の値をｓ（ｔ０−ｎ）と表記する。サンプリング周期Ｔｓに対するフィルタの時定数τの比率をτ／Ｔｓと表記する。
【００２６】
プロセッサは、比率τ／Ｔｓおよび１／ｎを、信号ｓ（ｔ０）と信号ｓ（ｔ０−ｎ）の差分に乗算した値を、積分回路５１０からの出力信号の値に加算することによって、ＰＷＭ信号のデューティＤを検出する。プロセッサは、種々の演算式に基づいてＰＷＭ信号のデューティＤを求めることができる。
【００２７】
ある一態様において、プロセッサは、数１の式の演算を行うことによって、ＰＷＭ信号のデューティＤを検出する。数１の式の演算処理を実現するための微分演算ユニット５２０の機能ブロックの構成例を図１に示す。数１の演算を行うことにより、ＰＷＭ信号（元の入力信号）のデューティを再現した指令値の追従性を改善することが可能となる。
〔数１〕
Ｄ＝ｓ（ｔ０）＋（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）
【００２８】
ある一態様において、プロセッサは、数２の式の演算を行うことによって、ＰＷＭ信号のデューティＤを検出する。数２の式の演算処理を実現するための微分演算ユニット５２０の機能ブロックの構成例を図２に示す。数２の演算を行うことにより、元の入力信号のデューティを再現した指令値に生じ得るオーバシュートを低減することが可能となる。
〔数２〕
Ｄ＝ｓ（ｔ０−ｎ）＋（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）
【００２９】
ある一態様において、プロセッサは、数３の式の演算を行うことによって、ＰＷＭ信号のデューティＤを検出する。数３の式の演算処理を実現するための微分演算ユニット５２０の機能ブロックの構成例を図３に示す。数３の演算を行うことにより、元の入力信号のデューティを再現した指令値に生じ得るオーバシュートのみならずアンダーシュートも低減することが可能となる。
〔数３〕
Ｄ＝｛ｓ（ｔ０）＋ｓ（ｔ０−ｎ）｝／２＋（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）
【００３０】
上記の数１から数３は、ＰＷＭ信号のデューティＤを検出するために用いる演算の一例に過ぎないことに留意されたい。当然に、プロセッサは、これらの数式と同等の結果が得られる演算を行うことによって、ＰＷＭ信号のデューティＤを検出してもよい。
【００３１】
図１を参照して、微分演算ユニット５２０が含む、遅延ユニット５２１、減算器５２２、乗算器５２３または加算器５２４のブロック毎に、それぞれの具体的な処理をより詳しく説明する。以下、説明を分かり易くするために、それぞれのブロックが、コンピュータプログラムの動作主体であるかのように記載する。ただし、実際の処理の主体はプロセッサである。
【００３２】
遅延ユニット５２１は、ＰＷＭ生成器４００が出力するＰＷＭ信号を受けて積分回路５１０から出力される出力信号を所定のサンプリング周期Ｔｓでサンプリングし、出力信号のサンプリング値をデータメモリ５２５に格納する。より詳細には、サンプリング周期Ｔｓは、プロセッサが、積分回路５１０から出力される出力信号をサンプリング値として取り込む周期である。Ｔｓは、デューティＤの値が変化しない、つまり、一定である期間よりも十分に短い値に設定される。Ｔｓは、例えば２０ｍｓから０．５ｓの範囲内に設定される。Ｔｓは、フィルタの時定数τの１／５以下であることが好ましい。これにより、ＰＷＭ信号に含まれるノイズなどを効率よく除去でき、その結果、ＰＷＭ信号のデューティＤを高い精度で検知することが可能となる。
【００３３】
データメモリ５２５は、少なくともｎサンプリング周期分のｎ個の出力信号のサンプリング値を格納することが可能なメモリサイズを有していればよい。遅延ユニット５２１は、ＰＷＭ信号が積分回路５１０に入力している期間中、サンプリング周期Ｔｓで出力信号のサンプリング値を取得し続ける。そのため、データメモリ５２５に格納されたｎ個のサンプリング値の各々はｎサンプリングの周期（ｎ＊Ｔｓ）毎に更新され得る。
【００３４】
本明細書では、具体例として、ｎの値が１である場合におけるデューティＤの検知方法を詳しく説明する。データメモリ５２５は、少なくとも、現時点から１サンプリング周期だけ前の時刻ｔ−１において取得された出力信号のサンプリング値を保持している。そのサンプリング値は、時刻ｔ０−１において積分回路５１０から出力された出力信号の値ｓ（ｔ０−１）に相当する。サンプリング値は、その出力信号の値と同様にｓ（ｔ０−１）で表される。
【００３５】
減算器５２２は、サンプリング値ｓ（ｔ０−１）をデータメモリ５２５から読み出す。減算器５２２は、積分回路５１０から出力される時刻ｔ０の出力信号の値ｓ（ｔ０）と、読み出したサンプリング値ｓ（ｔ０−１）との差分｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝を求める。
【００３６】
乗算器５２３は、比率τ／Ｔｓおよび１／ｎを差分｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝に乗算して、（１／ｎ）｛ｓ（ｔ０）−ｓ（ｔ０−ｎ）｝（τ／Ｔｓ）を出力する。ｎ＝１の場合において、出力は、｛ｓ（ｔ０）−ｓ（ｔ０−１）｝（τ／Ｔｓ）である。
【００３７】
加算器５２４は、積分回路５１０から出力される時刻ｔ０の出力信号の値ｓ（ｔ０）に、乗算器５２３からの出力｛ｓ（ｔ０）−ｓ（ｔ０−１）｝（τ／Ｔｓ）を加算する。最終的に、数１の式に示されるＰＷＭ信号のデューティＤが求まる。１サンプリング周期毎にデューティＤを演算することにより、デューティの指令値である元のＰＷＭ信号が再現される。すなわち、デューティＤの検知は、元のＰＷＭ信号のデューティの指令値を再現することと等価である。この意味において、微分演算ユニット５２０は、デューティＤを検出するとともに、デューティの指令値の再現波形を生成する。
【００３８】
図２に示すように、加算器５２４は、時刻ｔ−１において取得された出力信号のサンプリング値ｓ（ｔ０−１）に、乗算器５２３からの出力｛ｓ（ｔ０）−ｓ（ｔ０−１）｝（τ／Ｔｓ）を加算してもよい。または、図３に示すように、微分演算ユニット５２０は、サンプリング値ｓ（ｔ０−ｎ）および出力信号の値ｓ（ｔ０）の平均値を出力する平均ブロック５２６をさらに有していてもよい。その場合、加算器５２４は、平均ブロック５２６の出力｛ｓ（ｔ０）＋ｓ（ｔ０−１）｝／２に、乗算器５２３からの出力｛ｓ（ｔ０）−ｓ（ｔ０−１）｝（τ／Ｔｓ）を加算する。最終的に、数２または数３の式に示されるＰＷＭ信号のデューティＤが求まる。
【００３９】
発明者は、ＰＷＭ信号のデューティＤを検出するための本開示によるアルゴリズムの妥当性を検証した。検証に用いた各種のパラメータは次のとおりである：ＰＷＭ信号の周期（２０ｋＨｚ）、遅延ユニットのサンプリング周期Ｔｓ（２０ｍｓ）、積分回路５１０が有する抵抗５１１の抵抗値Ｒ（１００ｋΩ）、積分回路５１０が有するキャパシタ５１２の容量Ｃ（１μＦ）、時定数τ（＝ＣＲ＝０．１ｓ）。
【００４０】
図４は、デューティの指令値を再現したシミュレーション結果を示すグラフである。横軸は時間（秒：単位ｓ）を示し、縦軸は、デューティ比を示している。そのデューティ比は、積分回路５１０から出力されるアナログ出力信号の電圧値を、デューティ比１００％のときの電圧値で正規化した正規化電圧を意味する。
【００４１】
図４の上側の検証結果を示すグラフにおいて、積分回路５１０から出力されるアナログ出力信号の電圧値Ｓ（ｔ）を「■」でプロットし、遅延ユニット５２１が１サンプリング周期前に取得したサンプリング値ｓ（ｔ−１）を「●」でプロットし、デューティの指令値を「◆」でプロットし、デューティの指令値の再現値を「▲」でプロットしている。図４の下側のグラフは、デューティの指令値の波形を示している。シミュレーション開始から、０．１ｓ後に指令値は８０％から１００％に変化し、０．６ｓ後に１００％から８０％に戻る。この例では、デューティＤは、０．５ｓの間は変化せずに一定（１００％）である。
【００４２】
本開示のアルゴリズムを利用することにより、ＰＷＭ信号のデューティの指令値は出力側で十分に再現されることが分かる。デューティの指令値が変化する時刻（０．１ｓおよび０．６ｓ）において、再現した指令値の変化を即座に検知できる。即座という意味は、少なくともｎサンプリング周期Ｔｓの数倍分に相当する遅延時間で検出可能ということである。この観点から、ｎは、可能な限り小さい値に設定した方が好ましく、１に設定することがより好ましい。これにより、デューティの指令値を精度よく再現できる。ただし、ｎを１に設定する場合と比べ、ｎを２以上に設定すると、プロセッサの演算負荷をより低減することが可能となる。
【００４３】
例えば、信号の立ち上がりを検出するために用いる閾値を９５％に設定し、８０％から１００％に立ち上がる信号変化を検出する。その場合、デューティの指令値が入力側で時刻０．１ｓに変化してから１サンプリング周期後には、ＰＷＭ信号の立ち上がりの変化を出力側で検知できる。また、信号の立ち下がりを検出するために用いる閾値を８５％に設定し、１００％から８０％に立ち下がる信号変化を検出する。その場合、デューティの指令値が入力側で時刻０．６ｓに変化してから１サンプリング周期後には、ＰＷＭ信号の立下りの変化を出力側で検知できる。
【００４４】
ＰＷＭ信号を制御に必要とする電子機器において、所与の範囲内のデューティＤを伴う入力信号を、所定の期間継続して検知することに応答して動作モードを切り替える仕様が要求される場合がある。例えば、所与の範囲として９０％から１００％の範囲が要求され、所定の期間として、０．５ｓから２．０ｓ程度の時間が要求される。これは、図４に示す、０．１ｓから０．６ｓまでの０．５秒間のデューティの指令値を検知することに相当する。
【００４５】
検証結果に示されるように、積分回路５１０から出力されるアナログ出力信号の電圧値Ｓ（ｔ）の波形において、デューティが閾値以上に保持される時間は０．３８ｓとなり、実際の指令値の０．５ｓよりも短い。これに対し、本開示のアルゴリズムに基づいてデューティＤの検知を行うと、デューティが閾値以上に保持される時間は０．４９ｓとなり、指令値の０．５ｓ近くまで改善される。このように、立ち上がりから立下りまでの信号変化の時間を精度よく計測でき、上記の要求仕様を満足する信号処理装置を提供することができる。
【００４６】
本開示の信号処理装置を搭載することが可能な電子機器の典型例は、外部装置から供給されるＰＷＭ信号に基づいて動作するファンモータなどのブラシレスＤＣモータである。ただし、電子機器は、ブラシレスＤＣモータに特に限定されず、あらゆる種類の電動モータであり得る。モータの巻線、モータの制御回路およびその周辺回路を備える装置全体を「モータ」と総称することとする。このような装置は、モータモジュールと称されることがある。以下、インペラを備えるブラシレスＤＣモータ（ファンモータ）を例に、信号処理装置を搭載した電子機器の構成および動作を説明する。
【００４７】
図５は、ユーザシステム１００およびブラシレスＤＣモータ２００の典型的なブロック構成例を示す模式図である。本開示のブラシレスＤＣモータは、インナーロータ型またはアウターロータ型モータを含む。ブラシレスＤＣモータ２００は、ファンモータに限られず、様々な用途に用いられるブラシレスＤＣモータである。ブラシレスＤＣモータ２００は、例えば、空調装置もしくは洗濯機などの家電製品に用いられるモータまたは車載用モータである。
【００４８】
ユーザシステム１００は、ブラシレスＤＣモータ２００に電気的に接続される。ユーザシステム１００は、ブラシレスＤＣモータ２００を制御することが可能である。ユーザシステム１００は、ブラシレスＤＣモータ２００を搭載することが可能な電子機器内のシステムまたは車載システムであり得る。例えば、ブラシレスＤＣモータ２００は、サーバー、デスクトップ型のパーソナルコンピュータの本体またはゲーム機などの電子機器に好適に搭載される。サーバー、デスクトップ型のパーソナルコンピュータの本体にブラシレスＤＣモータ２００を搭載する場合において、ユーザシステム１００は、マザーボードに実装される種々の電子部品で構成されるシステム全体またはその一部である。
【００４９】
ユーザシステム１００は、例えば、コントローラ１１０およびメモリ１２０を備える。
【００５０】
コントローラ１１０は、ユーザシステム１００の全体およびブラシレスＤＣモータ２００を制御することができる。コントローラ１１０は、例えば、ＭＣＵ（マイクロコントロールユニット）またはＦＰＧＡ（フィールド・プログラマブル・ゲートアレイ）などの半導体集積回路である。図１に示すＰＷＭ生成器４００は、例えばコントローラ１１０に実装される。
【００５１】
メモリ１２０は、例えば書き込み可能なメモリ（例えばＰＲＯＭ）、書き換え可能なメモリ（例えばフラッシュメモリ）または読み出し専用のメモリである。メモリ１２０は、コントローラ１１０にブラシレスＤＣモータ２００を制御させるための命令群を有する制御プログラムを格納する。例えば、それらの制御プログラムはブート時にＲＡＭ（不図示）に一旦展開される。なお、メモリ１２０は、コントローラ１１０に外付けされる必要はなく、コントローラ１１０に搭載されていてもよい。メモリ１２０を搭載したコントローラ１１０は、例えば上述したＭＣＵである。
【００５２】
ユーザシステム１００は、ブラシレスＤＣモータ２００の制御用端子として、例えば、Ｖｍｏｔ端子、ＰＷＭ端子、ＴＡＣＨ端子およびＧＮＤ端子を備える。ユーザシステム１００は、オプションとして、ＳＤＡＴＡ端子、ＳＣＬＫ端子、モータの回転方向を制御するＣＷ／ＣＣＷ端子またはモータの回転の開始・停止を指示するＳＴＡＲＴ／ＳＴＯＰ端子などを備えていてもよい。本実施形態において、モータの回転は、ファンモータ（またはファン）の回転を意味する。
【００５３】
Ｖｍｏｔ端子は、モータ電源用の端子である。例えば、５２Ｖの電源電圧が、Ｖｍｏｔ端子からブラシレスＤＣモータ２００に電源ラインを介して供給される。
【００５４】
ＰＷＭ端子は、モータの回転数制御用の出力端子である。コントローラ１１０（より詳細にはＰＷＭ生成器）は、モータの回転を制御するためのＰＭＷ信号を速度指令信号として生成し、ＰＷＭ端子を介してブラシレスＤＣモータ２００に出力する。
【００５５】
ＴＡＣＨ端子は、モータの回転速度を監視するためのタコメータ用の入力端子である。回転速度は、単位時間（１分間）にモータが回転する回転数（ｒｐｍ）または単位時間（１秒間）にモータが回転する回転数（ｒｐｓ）で表される。例えば、モータの一回転当たり２パルスが、ファンモータのＴＡＣＨ端子から出力される。モータの回転速度に応じてブラシレスＤＣモータ２００のＴＡＣＨ端子から出力されるパルス信号は、ユーザシステム１００のＴＡＣＨ端子に入力される。
【００５６】
ＳＤＡＴＡ端子およびＳＣＬＫ端子は、Ｉ２Ｃ通信を行うための入出力端子である。ＳＤＡＴＡ端子およびＳＣＬＫ端子は、必須の端子ではない。ユーザシステム１００およびブラシレスＤＣモータ２００の間で、ＳＤＡＴＡ端子およびＳＣＬＫ端子を介してシリアル通信を行うことが可能となる。
【００５７】
ブラシレスＤＣモータ２００は、ロータ、ステータおよびインペラを備えるファンモータである。ブラシレスＤＣモータ２００は、例えば、軸流ファン、遠心ファン、クロスフローファンまたはシロッコファンである。ブラシレスＤＣモータ２００は、典型的に、レギュレータ２１０、モータドライブＩＣ２２０、インバータ２３０、それらの電子部品を実装する回路基板ＣＢ、コイル（巻線）２４０、ホール素子２６０および積分回路５１０を備える。例えば、レギュレータ２１０、モータドライブＩＣ２２０、インバータ２３０およびホール素子２６０は、コイル２４０を通電してモータを駆動するためのモータ駆動回路を構成する。
【００５８】
例えば、ブラシレスＤＣモータ２００は、ユーザシステム１００側の端子に対応した、Ｖｍｏｔ端子、ＰＷＭ端子、ＳＤＡＴＡ端子、ＳＣＬＫ端子、ＴＡＣＨ端子およびＧＮＤ端子が配置された回路基板ＣＢを備える。ブラシレスＤＣモータ２００においてＰＷＭ端子は入力端子であり、ＴＡＣＨ端子は出力端子である。
【００５９】
レギュレータ２１０は、例えば５２Ｖのモータ電源を降圧してモータドライブＩＣ２２０用の電源電圧Ｖｃｃ（例えば５Ｖ）を生成する。ただし、レギュレータ２１０は、必須ではなく、モータ電源電圧Ｖｍｏｔとは別に、ユーザシステム１００からブラシレスＤＣモータ２００に電源電圧Ｖｃｃを供給するようにしてもよい。
【００６０】
モータドライブＩＣ２２０は、インバータ２３０に接続される。モータドライブＩＣ２２０は、ユーザシステム１００から送信されるＰＷＭ信号に従って、インバータ２３０を制御する制御信号を生成する。
【００６１】
積分回路５１０は、ＰＷＭ端子とモータドライブＩＣ２２０の間に電気的に接続される。ただし、積分回路５１０は、モータドライブＩＣ２２０に実装され得る。積分回路５１０は、例えば０．１ｓ程度の時定数τを有するＲＣフィルタ回路を備える。
【００６２】
モータドライブＩＣ２２０は、ＭＣＵ２２１を内蔵している。微分演算ユニット５２０の処理を規定するコンピュータプログラムを含むソフトウェア（またはファームウェア）は、モータドライブＩＣ２２０のＭＣＵに好適に実装することができる。モータドライブＩＣ２２０は、積分回路５１０から出力される出力信号を受けて、ＰＷＭ信号のデューティＤを検出する。
【００６３】
モータドライブＩＣ２２０は、ＳＤＡＴＡ端子およびＳＣＬＫ端子を有し、ユーザシステム１００とＩ２Ｃ通信を行うことが可能である。後述するように、モータドライブＩＣ２２０は、ＰＷＭ信号が所定の条件を満足した場合において動作モードを通信モードに切り替える。
【００６４】
モータドライブＩＣ２２０は、例えばホール素子２６０からの出力に基づいてモータの回転速度を監視し、モータの回転速度に応じたパルス信号を生成する。その出力方式は、例えば、一回転当たり２パルスである。ただし、ホール素子を用いずにＴＡＣＨ信号を生成する技術が知られている。そのような技術を利用する場合、ホール素子２６０は必要とされない。
【００６５】
インバータ２３０は、モータドライブＩＣ２２０およびモータのコイル２４０に電気的に接続される。インバータ２３０は、モータ電源の電力をファンモータに供給する電力に変換し、コイル２４０を通電する。
【００６６】
ＰＷＭ信号のチョッピング波形は、積分回路５１０のローパスフィルタ処理によりアナログ電圧の信号波形に変換される。しかしながら、ＲＣフィルタ回路の１次遅れの作用によりアナログ電圧の信号波形は鈍る。従来、この信号波形の鈍りが、装置の動作に特に影響を与えることは問題視されていなかった。
【００６７】
動作モードとして、モータ回転の通常の制御を行う通常モードに加え、外部機器と通信を行う通信モードを備えるブラシレスＤＣモータが開発されている。アナログ電圧の信号波形の鈍りが、そのブラシレスＤＣモータの動作に影響を与えることがある。所与の範囲内のデューティＤを伴うＰＷＭ信号を、所定の期間継続して検知することに応答して、動作モードを通常モードから通信モードに切り替える仕様が、ブラシレスＤＣモータに要求される事例が実際に存在する。その動作モードの切替えは、ＰＷＭ信号のデューティＤの時間管理を必要とする。
【００６８】
ある一態様において、ユーザシステム１００およびブラシレスＤＣモータ２００の双方が通信を行い、モータ識別情報を取得する。ユーザシステム１００およびブラシレスＤＣモータ２００は、通信モードにおいて、電源ラインＶｍｏｔ、ＰＷＭ信号線またはＴＡＣＨ信号線を介しコマンドを送受信する。ユーザシステム１００は、モータ識別情報をハンドシェイクにより取得し、ブラシレスＤＣモータ２００との適合性を判断する。例えば、米国特許出願公開第２００６／０１５２８９１号明細書がそのような通信技術を開示している。
【００６９】
例えば、モータドライブＩＣ２２０は、所定の範囲内のデューティＤを伴うＰＷＭ信号を、所定の期間継続して検知すると、動作モードを通信モードに切り替える。モータドライブＩＣ２２０は、通信モード中に、ＴＡＣＨ信号を通信信号に切り替え、ＴＡＣＨ信号線を介してモータの機種名または製造年月日などを含む製造情報をユーザシステム１００の側に送信する。
【００７０】
本実施形態によれば、図４に例示した検証結果を参照して説明したとおり、ユーザシステム１００から出力されるＰＷＭ信号のデューティＤおよび変化を精度よく、かつ、即座に検知し、デューティＤが所定の範囲内に保持される時間を正確に計測することができる。これにより、通信モードに適切に移行することができ、その結果、ユーザシステム１００とブラシレスＤＣモータ２００との間の通信が実現される。
【００７１】
ブラシレスＤＣモータ２００は、モータドライブＩＣ２２０が検出したＰＷＭ信号のデューティＤおよび積分回路５１０から出力されるアナログ出力信号の両方を利用してモータ制御を行うことが可能である。例えば、アナログ出力信号を利用してモータの回転速度を制御し、かつ、ＰＷＭ信号のデューティＤの検出結果に基づいて上述した動作モードの切り替えを行うなどの複数の制御を行うことが可能となる。
【００７２】
本開示の信号処理装置に入力する入力信号は、ＰＷＭ信号に限定されず、ＦＬＬ（Ｆｒｅｑｕｅｎｃｙ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）、ＦＭ（Ｆｒｅｑｕｅｎｃｙ  Ｍｏｄｕｌａｔｉｏｎ）、ＡＭ（Ａｍｐｌｉｄｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）、ＰＭ（Ｐｈａｓｅ  Ｍｏｄｕｌａｔｉｏｎ）またはＰＳＫ（Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）などのアナログ信号であってもよい。積分回路５１０は、主として、入力信号が含むノイズを除去するために用いられる。当然、積分回路５１０から出力される信号の波形は、１次遅れの作用を受けて鈍る。本開示のアルゴリズムをＰＷＭ信号以外の入力信号に適用することによって、ＰＷＭ信号と同様に、元の入力信号の指令値を積分回路５１０の出力側で精度よく再現することができる。その結果、元の入力信号の指令値の再現の追従性を改善することが可能となる。このように、本開示の信号処理装置はアナログ信号を処理する装置としても有用である。
【産業上の利用可能性】
【００７３】
本開示の実施形態は、パソコン、ゲーム機、掃除機、ドライヤ、洗濯機または冷蔵庫などの、各種ファンモータを備える多様な機器に幅広く利用される。
【符号の説明】
【００７４】
４００：ＰＷＭ生成器、５００：信号処理装置、５１０：積分回路、５１１：抵抗、５１２：キャパシタ、５２０：微分演算ユニット、５２１：遅延ユニット、５２２：減算器、５２３：乗算器、５２４：加算器
【図１】
2020085679.tif 000003
【図２】
2020085679.tif 000004
【図３】
2020085679.tif 000005
【図４】
2020085679.tif 000006
【図５】
2020085679.tif 000007