(57)【要約】【課題】過酷な環境下において基板から受ける応力に起因するクラックに対するフェールセール機能の安定性の向上により、信頼性の高い積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品としての積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。積層体の両端面には外部電極２４を備える。外部電極２４は、下地電極層２６と、下地電極層２６上に配置される導電性樹脂層２８と、導電性樹脂層上に配置されるめっき層３０と、を有する。導電性樹脂層２８は、下地電極層２６上に位置する第１の層と、第１の層上に位置する第２の層と、第２の層上に位置する第３の層とを有する。第１の層および第３の層は、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率が５％以下であり、第２の層の空隙率が６％以上である。さらに、第１の層、第２の層および第３の層の厚みは所定の条件を満たす。【選択図】図３
2020088191.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面を有する積層体と、
前記複数の内部電極層は、前記第１の端面に露出する一方の内部電極層と、前記第２の端面に露出する他方の内部電極層と、を有し、
前記一方の内部電極層に接続される前記第１の端面上および前記第１および前記第２の主面上の一部、ならびに前記第１および前記第２の側面上の一部に配置された一方の外部電極と、
前記他方の内部電極層に接続される前記第２の端面上および前記第１および前記第２の主面上の一部、ならびに前記第１および前記第２の側面上の一部に配置された他方の外部電極と、
を有する、積層セラミック電子部品において、
前記一方の外部電極および前記他方の外部電極は、金属を含む下地電極層と、前記下地電極層上に配置される熱硬化性樹脂および金属成分とを含む導電性樹脂層と、前記導電性樹脂層上に配置されるめっき層と、を有し、
前記導電性樹脂層は、前記下地電極層上に位置する第１の層と、前記第１の層上に位置する第２の層と、前記第２の層上に位置する第３の層とを有し、
前記第１の層および前記第３の層は、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率が５％以下であり、前記第２の層の空隙率が６％以上であり、
前記第１および前記第２の主面上の一部ならびに前記第１および前記第２の側面上に接触する前記第１の層の長さを寸法Ａ、前記第１および前記第２の主面上ならびに前記第１および前記第２の側面上の一部に接触する前記第２の層の長さを寸法Ｂ、前記第１および前記第２の主面上の一部ならびに前記第１および前記第２の側面上の一部に接触する前記第３の層の長さを寸法Ｃとしたとき、寸法Ａと、寸法Ｂと、寸法Ｃの比率が、寸法Ａ：寸法Ｂ：寸法Ｃ＝１５以上７０以下：１０以上６５以下：１０以上６５以下（ただし、寸法Ａ比率＋寸法Ｂ比率＋寸法Ｃ比率＝１００を満たす）である、積層セラミック電子部品。
【請求項２】
前記第２の層は、空隙率が５０％以下である、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記下地電極層は、ガラス成分を含んでいる、請求項１または請求項２に記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミック電子部品に関する。
【背景技術】
【０００２】
近年、積層セラミックコンデンサに代表されるセラミック電子部品は、従来に比べてより過酷な環境下で使用されるようになってきている。
【０００３】
たとえば、携帯電話、携帯音楽プレーヤーなどのモバイル機器に用いられる電子部品については、落下時の衝撃に耐えることが求められている。具体的には、落下衝撃を受けても、実装基板から電子部品が脱落しない、または電子部品にクラックが生じないようにする必要がある。
【０００４】
また、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）などの車載機器に用いられる電子部品については、熱サイクルの衝撃に耐えることが求められている。具体的には、熱サイクルを受けて実装基板の線膨張・収縮により発生するたわみ応力や外部電極にかかる引張応力を受けても、セラミック電子部品にクラックが生じないようにする必要がある。すなわち、応力が積層体（セラミック素体）の強度を上回ると積層体（セラミック素体）にクラックが生じてしまう。
【０００５】
その対策として、たとえば、特許文献１のように積層セラミック電子部品の外部電極に金属粉末を含有する導電性の熱硬化性樹脂を用いることで、厳しい環境下でも基板から受ける応力を緩和させ、積層体へのクラックを抑制する技術が提案されている。
たとえば、特許文献１のような積層セラミック電子部品では、一般的に焼付け電極層が完全に覆い被さるように熱硬化性樹脂層が形成されている。これは、大きな基板たわみ応力が加わった際に熱硬化性樹脂層の先端を起点として、熱硬化性樹脂層内、熱硬化性樹脂層とニッケルメッキ層の界面、もしくは熱硬化性樹脂層とコンデンサ本体（積層体）との界面に破壊亀裂を生じさせることで、積層セラミックコンデンサに加わる応力を逃がすフェールセーフ機能を付与し、コンデンサ本体にクラックが進展することを抑制する設計となっている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平１１−１６２７７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、熱硬化性樹脂層内、熱硬化性樹脂層とニッケルメッキ層との界面、もしくは熱硬化性樹脂層とコンデンサ本体との界面のいずれかのみに限定されずに、破壊亀裂の進展が熱硬化性樹脂層側からコンデンサ本体側に向かって折れ曲がる場合がある。これは、フェールセーフ機能を担うための脆弱箇所の脆弱度が不安定なことと、焼付け電極層の先端から始まるような破壊経路では、上述する脆弱度のばらつきに影響されて容易にコンデンサ本体側に経路を変えてしまうことに起因する。
したがって、たとえば、積層セラミック電子部品を実装基板に実装した場合に、実装基板曲げ応力に対するフェールセーフ機能の安定性が得られないことが課題であった。
【０００８】
それゆえに、この発明の主たる目的は、過酷な環境下において基板から受ける応力に起因するクラックに対するフェールセール機能の安定性の向上により、信頼性の高い積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００９】
この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と積層された複数の内部電極層とを含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面を有する積層体と、複数の内部電極層は、第１の端面に露出する一方の内部電極層と、第２の端面に露出する他方の内部電極層と、を有し、一方の内部電極層に接続される第１の端面上および第１および第２の主面上の一部、ならびに第１および第２の側面上の一部に配置された一方の外部電極と、他方の内部電極層に接続される第２の端面上および第１および第２の主面上の一部、ならびに第１および第２の側面上の一部に配置された他方の外部電極と、を有する、積層セラミック電子部品において、一方の外部電極および他方の外部電極は、金属を含む下地電極層と、下地電極層上に配置される熱硬化性樹脂および金属成分とを含む導電性樹脂層と、導電性樹脂層上に配置されるめっき層と、を有し、導電性樹脂層は、下地電極層上に位置する第１の層と、第１の層上に位置する第２の層と、第２の層上に位置する第３の層とを有し、第１の層および第３の層は、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率が５％以下であり、第２の層の空隙率が６％以上であり、第１および第２の主面上の一部ならびに第１および第２の側面上に接触する第１の層の長さを寸法Ａ、第１および第２の主面上ならびに第１および第２の側面上の一部に接触する第２の層の長さを寸法Ｂ、第１および第２の主面上の一部ならびに第１および第２の側面上の一部に接触する第３の層の長さを寸法Ｃとしたとき、寸法Ａと、寸法Ｂと、寸法Ｃの比率が、寸法Ａ：寸法Ｂ：寸法Ｃ＝１５以上７０以下：１０以上６５以下：１０以上６５以下（ただし、寸法Ａ比率＋寸法Ｂ比率＋寸法Ｃ比率＝１００を満たす）である、積層セラミック電子部品である。
【発明の効果】
【００１０】
この発明によれば、過酷な環境下において基板から受ける応力に起因するクラックに対するフェールセール機能の安定性の向上により、信頼性の高い積層セラミック電子部品を提供することができる。
【００１１】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１２】
【図１】この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図２】この発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図である。
【図３】図２における外部電極およびその近傍の拡大図である。
【図４】この発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
【図５】（ａ）は、この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１のＩＩ−ＩＩ線における断面図であり、（ｂ）は、この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１のＩＩ−ＩＩ線における断面図であり、（ｃ）は、この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１のＩＩ−ＩＩ線における断面図である。
【図６】導電性樹脂層における寸法Ａ、寸法Ｂおよび寸法Ｃを規定する範囲を示す説明図である。
【発明を実施するための形態】
【００１３】
１．積層セラミック電子部品
この発明の積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明にかかる積層セラミックコンデンサを示す図１のＩＩ−ＩＩ線における断面図であり、図３は、図２における外部電極およびその近傍の拡大図である。図４は、この発明にかかる積層セラミックコンデンサを示す図１のＩＩＩ−ＩＩＩ線における断面図である。
【００１４】
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
【００１５】
積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。さらに、積層体１２の長さ方向ｚの寸法は、幅方向ｙの寸法よりも必ずしも長いとは限らない。
【００１６】
積層されるセラミック層１４の枚数は、特に限定されないが、１５枚以上２００枚以下であることが好ましい（後述する外層部１５ａも含む。）。
【００１７】
積層体１２は、複数枚のセラミック層１４から構成される外層部１５ａと単数もしくは複数枚のセラミック層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１５ｂとを含む。外層部１５ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。そして、両外層部１５ａに挟まれた領域が内層部１５ｂである。なお、外層部１５ａの厚みは、１０μｍ以上３００μｍ以下であることが好ましい。
【００１８】
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法は、０．９０ｍｍ以上５．４０ｍｍ以下、幅方向ｙの寸法は、０．４０ｍｍ以上４．９２ｍｍ以下、積層方向ｘの寸法は、０．４０ｍｍ以上２．９６ｍｍ以下であることが好ましい。
【００１９】
セラミック層１４は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
【００２０】
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
【００２１】
焼成後のセラミック層１４の厚みは、０．５μｍ以上２０．０μｍ以下であることが好ましい。
【００２２】
積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の一方の内部電極層１６ａおよび複数の他方の内部電極層１６ｂを有する。複数の一方の内部電極層１６ａおよび複数の他方の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
【００２３】
一方の内部電極層１６ａは他方の内部電極層１６ｂと対向する一方の対向電極部１８ａと、一方の内部電極層１６ａの一端側に位置し一方の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの一方の引出電極部２０ａを有する。一方の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
他方の内部電極層１６ｂは、一方の内部電極層１６ａと対向する他方の対向電極部１８ｂと、他方の内部電極層１６ｂの一端側に位置し、他方の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの他方の引出電極部２０ｂを有する。他方の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
【００２４】
一方の内部電極層１６ａの一方の対向電極部１８ａと他方の内部電極層１６ｂの他方の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
一方の内部電極層１６ａの一方の引出電極部２０ａと他方の内部電極層１６ｂの他方の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
一方の内部電極層１６ａの一方の対向電極部１８ａの幅と一方の内部電極層１６ａの第１の引出電極部２０ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、他方の内部電極層１６ｂの他方の対向電極部１８ｂの幅と他方の内部電極層１６ｂの他方の引出電極部２０ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。
【００２５】
積層体１２は、一方の対向電極部１８ａおよび他方の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および一方の対向電極部１８ａおよび他方の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２２ａを含む。さらに、積層体１２は、一方の内部電極層１６ａの一方の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および他方の内部電極層１６ｂの他方の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２２ｂを含む。
【００２６】
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層１６を形成するための内部電極用導電性ペーストに使用する樹脂成分は、エチルセルロースやアクリル樹脂が用いられることが好ましい。
【００２７】
内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１５枚以上２００以下であることが好ましい。
【００２８】
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、一方の外部電極２４ａおよび他方の外部電極２４ｂを有する。
一方の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、一方の外部電極２４ａは、一方の内部電極層１６ａの一方の引出電極部２０ａと電気的に接続される。なお、一方の外部電極２４ａは、積層体１２の第１の端面１２ｅのみに形成されていてもよい。
他方の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、他方の外部電極２４ｂは、他方の内部電極層１６ｂの他方の引出電極部２０ｂと電気的に接続される。なお、他方の外部電極２４ｂは、積層体１２の第２の端面１２ｆのみに形成されていてもよい。
【００２９】
積層体１２内においては、一方の内部電極層１６ａの一方の対向電極部１８ａと他方の内部電極層１６ｂの他方の対向電極部１８ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、一方の内部電極層１６ａが接続された一方の外部電極２４ａと他方の内部電極層１６ｂが接続された他方の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
【００３０】
なお、図４に示すように、内部電極層１６として、一方の内部電極層１６ａおよび他方の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられ、浮き内部電極層１６ｃによって、対向電極部１８ｃが複数に分割された構造としてもよい。たとえば、図４（ａ）に示すような２連、図４（ｂ）に示すような３連、図４（ｃ）に示すような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサの高耐圧化を図ることができる。
【００３１】
一方の外部電極２４ａおよび他方の外部電極２４ｂは、導電性金属およびガラス成分を含む下地電極層２６と、下地電極層２６を覆うように配置された熱硬化性樹脂および金属成分を含む導電性樹脂層２８と、導電性樹脂層２８を覆うように配置されためっき層３０とを含む。
【００３２】
下地電極層２６は、一方の下地電極層２６ａおよび他方の下地電極層２６ｂを有する。
一方の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように配置されている。
他方の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように配置されている。
なお、一方の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、他方の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
【００３３】
下地電極層２６は、それぞれ、焼付け層、めっき層、薄膜層などから選ばれる少なくとも１つを含む。
【００３４】
まず、下地電極層２６が、焼付け層で形成された一方の下地電極層２６ａおよび他方の下地電極層２６ｂについて説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、セラミック層１４および内部電極層１６と同時に焼成したものでもよく、セラミック層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。なお、セラミック層１４および内部電極層１６とを同時に焼成する場合には、ガラスの代わりにセラミック層１４と同種のセラミック材料を用いることが好ましい。
【００３５】
第１の端面１２ｅおよび第２の端面１２ｆに位置する下地電極層２６の高さ方向中央部におけるそれぞれの焼付け層の厚みは、１０μｍ以上２６０μｍ以下であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する一方の下地電極層および他方の下地電極層である長さ方向の中央部におけるそれぞれの焼付け層の厚みは、３μｍ以上６０μｍ以下程度であることが好ましい。
【００３６】
次に、下地電極層２６が、めっき層で形成された一方の下地電極層および他方の下地電極層について説明する。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだの濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、たとえば、一方の内部電極層１６ａおよび他方の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、一方の外部電極２４ａおよび他方の外部電極２４ｂはそれぞれ、下層のめっき電極のみで構成されてもよい。下地電極層２６をめっき層により形成する場合、そのめっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。下地電極層２６を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９ｖｏｌ％以上であることが好ましい。
【００３７】
また、下地電極層が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００３８】
導電性樹脂層２８は、一方の導電性樹脂層２８ａおよび他方の導電性樹脂層２８ｂを有する。
一方の導電性樹脂層２８ａは、一方の下地電極層２６ａの表面ならびに第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように配置されている。
他方の導電性樹脂層２８ｂは、他方の下地電極層２６ｂの表面ならびに第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように配置されている。
【００３９】
一方の導電性樹脂層２８ａは、一方の下地電極層２６ａの表面に位置する一方の第１の層３２ａと、一方の第１の層３２ａの表面に位置する一方の第２の層３４ａと、一方の第２の層３４ａの表面に位置する一方の第３の層３６ａとを有する。より具体的には、一方の第１の層３２ａは、一方の下地電極層２６ａを覆うように形成されていることが好ましく、一方の第２の層３４ａは一方の第１の層３２ａを覆うように形成されていることが好ましく、一方の第３の層３６ａは、一方の第２の層３４ａを覆うように形成されていることが好ましい。だだし、一方の第１の層３２ａ、一方の第２の層３４ａおよび一方の第３の層３６ａは、積層体１２の角部においては、電極膜が途切れていてもよい。
他方の導電性樹脂層２８ｂは、他方の下地電極層２６ｂの表面に位置する他方の第１の層３２ｂと、他方の第１の層３２ｂの表面に位置する他方の第２の層３４ｂと、他方の第２の層３４ｂの表面に位置する他方の第３の層３６ｂとを有する。より具体的には、他方の第１の層３２ｂは、他方の下地電極層２６ｂを覆うように形成されていることが好ましく、他方の第２の層３４ｂは他方の第１の層３２ｂを覆うように形成されていることが好ましく、他方の第３の層３６ｂは、他方の第２の層３４ｂを覆うように形成されていることが好ましい。だだし、他方の第１の層３２ｂ、他方の第２の層３４ｂおよび他方の第３の層３６ｂは、積層体１２の角部においては、電極膜が途切れていてもよい。
【００４０】
一方の第１の層３２ａおよび他方の第１の層３２ｂ、ならびに一方の第３の層３６ａおよび他方の第３の層３６ｂは、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率が１５％以下であり、第２の層の空隙率が６％以上である。
【００４１】
これにより、仮に、基板にたわみ応力が加わった際であっても、第２の層３４ａ，３４ｂの導電性樹脂層における空隙率が多く、凝集力が低いため、たわみ応力による破壊亀裂の発生が積層体１２に発生する前に第２の層３４ａ，３４ｂの導電性樹脂層に発生および進展させ、積層セラミックコンデンサ１０にかかるたわみ応力を逃がすことができる。その結果、積層体１２へのクラックの発生を抑制することができる。
【００４２】
なお、第２の層３４ａ，３４ｂの導電性樹脂層の空隙率が５％より小さい場合、第２の層３４ａ，３４ｂの導電性樹脂層の凝集力が高くなることで、十分に応力を逃がすことができず、フェールセーフ機能を安定的に発揮できなくなり、基板たわみ応力が加わった際に、積層体１２にクラックが発生してしまう場合がある。
また、第２の層３４ａ，３４ｂの導電性樹脂層の空隙率が、５０％以下であることが好ましい。第２の層３４ａ，３４ｂの導電性樹脂層の空隙率が５０％より大きい場合、空隙が多い膜となってしまうため、導電経路が不連続となり、導電性樹脂層２８の導電性が低下して、ＥＳＲが高くなる。
【００４３】
さらに、第１の層３２ａ，３２ｂの導電性樹脂層が存在することで、第２の層３４ａ，３４ｂの導電性樹脂層において生じた破壊亀裂の進展が、積層体１２側に折れ曲がること（すなわち、積層体側に進展すること）を防ぐことができる。そのため、たわみ応力がかかった際に、導電性樹脂層２８の破壊亀裂（クラック）の進展先を安定的に第２の層の３４ａ，３４ｂの導電性樹脂層の方へ選択させることができ、積層体１２に破壊亀裂（クラック）が入ることを安定的に抑制することができる。
【００４４】
なお、第１の層３２ａ，３２ｂの導電性樹脂層の空隙率が５％より大きい場合、第１の層３２ａ，３２ｂの導電性樹脂層の凝集力が低くなることで、第２の層３４ａ，３４ｂの導電性樹脂層に生じた基板たわみの応力による亀裂進展（クラック）が、第１の層３２ａ，３２ｂの導電性樹脂層にも進展するようになる。その結果、破壊亀裂（クラック）の進展が、積層体１２側へ折れ曲がってしまい（積層体側に進展してしまい）、フェールセーフ機能の安定性が損なわれて、積層体１２にクラックが発生してしまう場合がある。
【００４５】
また、さらに、第３の層３６ａ，３６ｂの導電性樹脂層が存在することで、第２の層３４ａ，３４ｂの導電性樹脂層を保護することができ、第２の層３４ａ，３４ｂの導電性樹脂層の凝集力の低い状態を安定的に維持することが可能となる。
第３の層３６ａ，３６ｂの導電性樹脂層の空隙率が５％より大きい場合、第３の層３６ａ，３６ｂの導電性樹脂層の空隙が多くなり、めっき液などの水分の浸入経路ができやすくなる。その結果、第３の層３６ａ，３６ｂの導電性樹脂層からめっき液などの水分が浸入しやすくなり、凝集力を低く確保しなければならない第２の層３４ａ，３４ｂの導電性樹脂層にまでめっき液などの水分の浸入を許してしまうことに繋がる。これにより、第２の層３４ａ，３４ｂの導電性樹脂層の凝集力を低く保つことができなくなり、本発明の積層セラミック電子部品が実装された実装基板にたわみ応力がかかった場合、その応力を第２の層３４ａ，３４ｂの導電性樹脂層内で破壊進展させることで十分に緩和させることができず（すなわち、フェールセーフ機能が発揮されず）、積層体１２にクラックが発生してしまう。
【００４６】
次に、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率の測定方法について説明する。
【００４７】
積層セラミックコンデンサ１０の第１の側面１２ｃ、第２の側面１２ｄのいずれかの面に対して、第１の側面１２ｃまたは第２の側面１２ｄの面に沿って、積層セラミックコンデンサ１０を研磨していき、第１の側面１２ｃと第２の側面１２ｄを垂直に結ぶ方向の長さ１／２の長さ（１／２Ｗ）まで研磨を行う。その後、研磨断面において、第１の主面１２ａ上および第２の主面１２ｂ上に形成されている導電性樹脂層２８のみが視野に入るように範囲を規定し、走査型電子顕微鏡（ＳＥＭ）を用いて導電性樹脂層の写真を撮影する。
その後、画像を２値化できるソフトウェアを用いて、空隙部分と空隙以外の部分が明確に分かれるように２値化範囲を調整して、２値化の結果を取得し、第１の層３２ａ，３２ｂ、第２の層３４ａ，３４ｂ及び第３の層３６ａ，３６ｂのそれぞれの層の値から空隙率として算出する。
【００４８】
さらに、本発明にかかる積層セラミックコンデンサ１０は、図６に示すように、第１の主面１２ａおよび第２の主面１２ｂ上の一部、並びに第１の側面１２ｃおよび第２の側面１２ｄ上の一部に接触する第１の層３２ａ，３２ｂの長さを寸法Ａ、第１の主面１２ａおよび第２の主面１２ｂ上の一部、並びに第１の側面１２ｃおよび第２の側面１２ｄ上の一部に接触する第２の層３４ａ，３４ｂの長さを寸法Ｂ、第１の主面１２ａおよび第２の主面１２ｂ上の一部、並びに第１の側面１２ｃおよび第２の側面１２ｄ上の一部に接触する第３の層３６ａ，３６ｂの長さを寸法Ｃとしたとき、寸法Ａ：寸法Ｂ：寸法Ｃ＝１５〜７０：１０〜６５：１０〜６５（ただし、寸法Ａの比率＋寸法Ｂの比率＋寸法Ｃの比率＝１００）であるという特徴を有する。
これにより、仮に、基板にたわみ応力が加わっても、たわみ応力による破壊亀裂の発生が積層体１２に発生する前に第２の層３４ａ，３４ｂの導電性樹脂層に発生および進展させ、積層体１２にかかるたわみ応力に逃がすことができ、積層体１２へのクラック発生を抑制することができる。
【００４９】
また、第２の層３４ａ，３４ｂの導電性樹脂層の寸法Ｂの比率が１０より小さい場合、第１の主面１２ａおよび第２の主面１２ｂ上ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の層３４ａ，３４ｂの導電性樹脂層の寸法が短くなることで、第２の層３４ａ，３４ｂの導電性樹脂層において、応力を逃がすための破壊亀裂を十分に発生させることができなくなり、第２の層３４ａ，３４ｂの導電性樹脂層の破壊進展によるフェールセーフ機能を安定的に発揮できなくなる。その結果、基板にたわみ応力が加わった際に、積層体１２の方にクラックが発生することに繋がる。
【００５０】
一方で、第２の層３４ａ，３４ｂの導電性樹脂層の寸法Ｂの比率が６５より大きい場合、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の層３４ａ，３４ｂの寸法Ｂが長くなってしまい、第１の層３２ａ，３２ｂもしくは第３の層３６ａ，３６ｂの導電性樹脂層が必要とする寸法比率下限を下回るため、第１の層３２ａ，３２ｂおよび第３の層３６ａ，３６ｂの導電性樹脂層の本来の機能を発揮することが困難となる。
【００５１】
なお、第１の層３２ａ，３２ｂの寸法Ａの比率が１５より小さい場合、第１の層３２ａ，３２ｂの導電性樹脂層の機能が発揮することが困難となり、第２の層３４ａ，３４ｂの導電性樹脂層において生じた基板たわみの応力による亀裂進展が第１の層３２ａ，３２ｂの導電性樹脂層にも進展するようになる。その結果、亀裂進展が積層体１２側へ折れ曲がってしまい（積層体１２側に進展し）、フェールセーフ機能の安定性が損なわれて、積層体１２にクラックが発生することがある。
【００５２】
一方で、第１の層３２ａ，３２ｂの導電性樹脂層の寸法Ａの比率が７０より大きい場合、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の層３２ａ，３２ｂの導電性樹脂層の寸法Ａが長くなってしまい、第２の層３４ａ，３４ｂもしくは第３の層３６ａ，３６ｂの導電性樹脂層が必要とする寸法比率の下限を下回るため、第２の層３４ａ，３４ｂおよび第３の層３６ａ，３６ｂの導電性樹脂層の本来の機能を発揮することが困難となる。
【００５３】
また、第３の層３６ａ，３６ｂの導電性樹脂層の寸法Ｃの比率が１０より小さい場合、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第３の層３６ａ，３６ｂの導電性樹脂層の寸法Ｃが短くなることで第３の層３６ａ，３６ｂの導電性樹脂層を通り越して第２の層３４ａ，３４ｂの導電性樹脂層にめっき液などの水分が浸入してしまうことがあるため、第３の層３６ａ，３６ｂの導電性樹脂層の機能である第２の層３４ａ，３４ｂの導電性樹脂層のシール性を十分に確保することが困難となる。そのため、第３の層３６ａ，３６ｂの導電性樹脂層からめっき液などの水分が浸入しやすくなり、凝集力を低く確保しなければならない第２の層３４ａ，３４ｂの導電性樹脂層にまで、めっき液などの水分の浸入を許してしまうことに繋がる。これにより、第２の層３４ａ，３４ｂの導電性樹脂層の凝集力を低く保つことが困難となり、本発明の積層セラミックコンデンサが実装された実装基板にたわみ応力がかかった場合、その応力を第２の層３４ａ，３４ｂの導電性樹脂層内で破壊進展させることで十分に緩和させることができず（すなわち、フェールセーフ機能が発揮されず）、積層体１２にクラックが発生する場合が生ずる。
【００５４】
さらに、第３の層３６ａ，３６ｂの導電性樹脂層の寸法Ｃの比率が６５より大きい場合、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第３の層３６ａ，３６ｂの導電性樹脂層の寸法Ｃが長くなることから、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の層３２ａ，３２ｂの導電性樹脂層および第２の層３４ａ，３４ｂの導電性樹脂層の寸法を十分に確保することが困難となる。したがって、第１の層３２ａ，３２ｂまたは第２の層３４ａ，３４ｂの導電性樹脂層が必要とする寸法比率の下限を下回るため、第１の層３２ａ，３２ｂおよび第２の層３４ａ，３４ｂの導電性樹脂層の本来の機能を発揮することが困難となる。
【００５５】
次に、導電性樹脂層２８を構成する第１の層３２ａ，３２ｂ、第２の層３４ａ，３４ｂおよび第３の層３６ａ，３６ｂの寸法比率の測定方法について説明する。
【００５６】
積層セラミックコンデンサ１０の第１の側面１２ｃまたは第２の側面１２ｄのいずれかの面に対して、第１の側面１２ｃまたは第２の側面１２ｄの面に沿って積層セラミックコンデンサ１０を研磨していき、第１の側面１２ｃと第２の側面１２ｄとを垂直に結ぶ方向の長さの１／２の長さ（１／２Ｗ）まで研磨を行う。その後、研磨断面において、第１の主面１２ａおよび第２の主面１２ｂに接触している導電性樹脂層２８の第１の層３２ａ，３２ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法を測定して寸法Ａとし、第１の主面１２ａおよび第２の主面１２ｂに接触している導電性樹脂層２８の第２の層３４ａ，３４ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法を測定して寸法Ｂとし、第１の主面１２ａおよび第２の主面１２ｂに接触している導電性樹脂層２８の第３の層３６ａ，３６ｂの第１の端面１２ｅおよび第２の端面１２ｆを結ぶ長さ方向ｚの寸法を測定して寸法Ｃとする。そして、寸法Ａと寸法Ｂと寸法Ｃとを全て足し合わせたものを１００と規定し、各層の寸法比率を算出する。
【００５７】
第１の端面１２ｅに位置する一方の導電性樹脂層２８ａおよび第２の端面１２ｆに位置する他方の導電性樹脂層２８ｂの高さ方向中央部における一方の導電性樹脂層２８ａおよび他方の導電性樹脂層２８ｂの厚みは、１０μｍ以上２００μｍ以下であることが好ましく、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する一方の導電性樹脂層２８ａおよび他方の導電性樹脂層２８ｂの長さ方向ｚの中央部における一方の導電性樹脂層２８ａおよび他方の導電性樹脂層２８ｂの厚みは、３μｍ以上６０μｍ以下程度であることが好ましい。
【００５８】
導電性樹脂層２８は、熱硬化性樹脂および金属を含む。導電性樹脂層２８は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層２８が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
【００５９】
導電性樹脂層２８に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。特に、導電性樹脂層２８に含まれる金属としてＡｇの導電性金属粉を用いることは、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いため、好ましい。なお、導電性樹脂層２８に含まれる金属としてＡｇコーティングされた金属を用いることは、上記のＡｇの特性を保ちつつ、母材の金属を安価なものにすることが可能になるため、好ましい。
【００６０】
なお、導電性樹脂層に含まれる金属は、１種類からなる金属粉を用いてもよく、複数種類、たとえば、第１の金属成分と第２の金属成分からなる金属粉を用いてもよい。
【００６１】
第１の金属成分は、たとえば、Ｓｎ、Ｉｎ、Ｂｉや、これらの金属の少なくとも一種を含む合金からなることが好ましい。なかでも、第１の金属成分は、ＳｎまたはＳｎを含む合金からなることがより好ましい。Ｓｎを含む合金の具体例としては、たとえば、Ｓｎ−Ａｇ、Ｓｎ−Ｂｉ、Ｓｎ−Ａｇ−Ｃｕ等が挙げられる。
【００６２】
第２の金属成分は、たとえば、Ｃｕ、Ａｇ、Ｐｄ、Ｐｔ、Ａｕなどの金属やこれらの金属のうちの少なくとも一種を含む合金からなることが好ましい。なかでも、第２の金属成分は、ＣｕやＡｇであることが好ましい。
【００６３】
導電性樹脂層２８に含まれる金属は、主に導電性樹脂層２８における通電性を担う。具体的には、導電性フィラー同士が接触することにより、導電性樹脂層２８の内部に通電経路が形成される。
【００６４】
導電性樹脂層２８の樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
また、導電性樹脂層２８には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００６５】
めっき層３０は、一方のめっき層３０ａと他方のめっき層３０ｂとを有する。めっき層３０は、導電性樹脂層２８を覆うように形成される。
具体的には、一方のめっき層３０ａは、一方の導電性樹脂層２８ａ上の第１の端面１２ｅに配置され、一方の導電性樹脂層２８ａの第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに至るように設けられることが好ましい。もっとも、一方のめっき層３０ａは、一方の導電性樹脂２８ａ上の第１の端面１２ｅ上のみに配置されていてもよい。
また、他方のめっき層３０ｂは、他方の導電性樹脂層２８ｂ上の第２の端面１２ｆに配置され、他方の導電性樹脂層２８ｂの第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄに至るように設けられることが好ましい。もっとも、他方のめっき層３０ｂは、他方の導電性樹脂２８ｂ上の第２の端面１２ｆ上のみに配置されていてもよい。
【００６６】
また、めっき層３０としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
めっき層３０は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。
すなわち、一方のめっき層３０ａは、一方のＮｉめっき層３８ａと、一方のＮｉめっき層３８ａの表面に位置する一方のＳｎめっき層４０ａとを有する。
他方のめっき層３０ｂは、他方のＮｉめっき層３８ｂと、他方のＮｉめっき層３８ｂの表面に位置する他方のＳｎめっき層４０ｂとを有する。
Ｎｉめっき層３８ａ，３８ｂが、導電性樹脂層２８ａ，２８ｂの表面を覆うように設けられることで、半田バリア性能を有する。また、Ｎｉめっき層３８ａ，３８ｂの表面に、Ｓｎめっき層４０ａ、４０ｂを設けることにより、半田の濡れ性を向上させ、実装を容易にすることができる。
【００６７】
第１の端面１２ｅに位置する一方のめっき層３０ａの高さ方向の中央部における一方のめっき層３０ａの１層あたりの厚み、および第２の端面１２ｆに位置する他方のめっき層３０ｂの高さ方向の中央部における他方のめっき層３０ｂの１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する一方のめっき層３０ａの長さ方向ｚの中央部における一方のめっき層３０ａの厚み、および第１の主面１２ａおよび第２の主面１２ｂ上、ならびに第１の側面１２ｃおよび第２の側面１２ｄ上に位置する他方のめっき層３０ｂの長さ方向ｚの中央部における他方のめっき層３０ｂの厚みは、１μｍ以上１５μｍ以下程度であることが好ましい。
【００６８】
積層体１２、一方の外部電極２４ａおよび他方の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法を寸法Ｌとし、積層体１２、一方の外部電極２４ａおよび他方の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法を寸法Ｔとし、積層体１２、一方の外部電極２４ａおよび他方の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法を寸法Ｗとする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚの寸法Ｌが１．０ｍｍ以上５．６ｍｍ以下、幅方向ｙの寸法Ｗが０．５ｍｍ以上５．１ｍｍ以下、積層方向ｘの寸法Ｔが０．５ｍｍ以上３．２ｍｍ以下であることが好ましい。
【００６９】
図１に示す積層セラミックコンデンサ１０では、導電性樹脂層２８ａ，２８ｂが、下地電極層２６ａ，２６ｂ上に位置する第１の層３２ａ，３２ｂと、第１の層３２ａ，３２ｂ上に位置する第２の層３４ａ，３４ｂと、第２の層３４ａ，３４ｂ上に位置する第３の層３６ａ，３６ｂとを有し、第１の層３２ａ，３２ｂおよび第３の層３６ａ，３６ｂについて、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率が５％以下であり、第２の層３４ａ，３４ｂの空隙率が６％以上であり、かつ、第１および第２の主面１２ａ，１２ｂ上の一部ならびに第１および第２の側面１２ｃ，１２ｄ上に接触する第１の層３２ａ，３２ｂの長さを寸法Ａ、第１および第２の主面１２ａ，１２ｂ上ならびに第１および第２の側面１２ｃ，１２ｄ上の一部に接触する第２の層３４ａ，３４ｂの長さを寸法Ｂ、第１および第２の主面１２ａ，１２ｂ上の一部ならびに第１および第２の側面１２ｃ，１２ｄ上の一部に接触する第３の層３６ａ，３６ｂの長さを寸法Ｃとしたとき、寸法Ａと、寸法Ｂと、寸法Ｃの比率が、寸法Ａ：寸法Ｂ：寸法Ｃ＝１５以上７０以下：１０以上６５以下：１０以上６５以下（ただし、寸法Ａ比率＋寸法Ｂ比率＋寸法Ｃ比率＝１００を満たす）であるので、仮に、積層セラミックコンデンサ１０が実装された実装基板に基板応力が加わった際であっても、たわみ試験時の破壊亀裂の進展先を安定的に導電性樹脂層の方へ選択させることができ、積層体に破壊亀裂（クラック）が入ることを抑制することができる。
【００７０】
なお、上述したメカニズムとしては、以下のように考えられる。
すなわち、第２の層３４ａ，３４ｂの導電性樹脂層の空隙率を多くして凝集力を低くしているため、基板応力が加わった際に、積層体１２が破壊する前に第２の層３４ａ，３４ｂの導電性樹脂層内で破壊進展させることで、積層体１２に破壊亀裂（クラック）が発生することを抑制することができる。なお、第２の層３４ａ，３４ｂの導電性樹脂層の空隙率が少ないうえに、凝集力が高い状態の第１の層３２ａ，３２ｂの導電性樹脂層が存在することで、第２の層３４ａ，３４ｂの導電性樹脂層で生じた破壊亀裂の進展が、積層体１２側に折れ曲がること（積層体側に進展すること）を防ぐことができる。また、第２の層３４ａ，３４ｂの導電性樹脂層の空隙率が少ないうえに、めっき液などの水分浸入を抑制することのできる第３の層３６ａ，３６ｂの導電性樹脂層が存在することで、第２の層３４ａ，３４ｂの導電性樹脂層を保護し、破壊進展において基板応力を逃がす状態を安定的に維持することができる。
【００７１】
また、第１の層３２ａ，３２ｂ、第２の層３４ａ，３４ｂおよび第３の層３６ａ，３６ｂの導電性樹脂層は、少なくとも、第１および第２の主面１２ａ，１２ｂ上ならびに第１および第２の側面１２ｃ，１２ｄ上に位置する膜厚が薄すぎる場合は、それぞれの層が持つ上記機能を発揮することが困難となるため、寸法Ａ、寸法Ｂおよび寸法Ｃにより規定される条件を確保しうる膜厚を有していることで、各層の機能を安定的に発揮することが可能となる。
【００７２】
その結果、基板曲げ応力に対するフェールセーフ機能を安定化させることが可能となり、積層セラミックコンデンサ１０の外部電極２４に求められる実装性および導電性を両立することが可能となる。
【００７３】
また、図１に示す積層セラミックコンデンサ１０では、第２の層３４ａ，３４ｂの導電性樹脂層の空隙率が、５０％以下であると、導電性樹脂層２８における導電経路を確保することができるため、比較的低いＥＳＲを維持することができる。
【００７４】
さらに、図１に示す積層セラミックコンデンサ１０では、下地電極層２６にガラス成分を含んでいると、そのガラス成分が積層体１２と下地電極層２６との接着剤の役割をし、さらに、金属が満たされていない空間をガラスが満たすことで、完全に密封させる役割を有することから、耐湿性が向上する。
【００７５】
２．積層セラミックコンデンサの製造方法
次に、積層セラミック電子部品である積層セラミックコンデンサの製造方法について説明する。
【００７６】
まず、一方の内部電極層および他方の内部電極層を有する積層体を準備する。
具体的には、まず、セラミック粉末を含むセラミックペーストを、たとえば、スクリーン印刷法などによりシート状に塗布し、乾燥させることにより、セラミックグリーンシートが作製される。
【００７７】
次に、セラミックグリーンシートの上に、内部電極形成用の導電性ペーストを、たとえば、スクリーン印刷法やグラビア印刷法などにより所定のパターンに塗布し、内部電極形成用導電パターンが形成されたセラミックグリーンシートと、内部電極形成用導電パターンが形成されていないセラミックグリーンシートとが用意される。なお、セラミックペーストや、内部電極形成用の導電性ペーストには、たとえば、バインダや溶媒が含まれるが、公知の有機バインダや有機溶剤を用いてもよい。
【００７８】
続いて、内部電極形成用導電パターンが形成されていない外層用のセラミックグリーンシートが所定枚数積層され、その上に、内部電極形成用導電パターンが形成されたセラミックグリーンシートが順次積層され、さらに、内部電極形成用導電パターンが形成されていないセラミックグリーンシートを所定枚数積層することにより、マザー積層体が作製される。
【００７９】
なお、必要に応じて、マザー積層体は、静水圧プレスなどの手段により積層方向に圧着してもよい。
【００８０】
その後、マザー積層体は、所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、生の積層体チップに対してバレル研磨などを施し、積層体の角部や稜線部に丸みをつけてもよい。
【００８１】
続いて、切り出された生の積層体チップが焼成され、積層体の内部に一方の内部電極層および他方の内部電極層が配され、一方の内部電極層が第１の端面に引き出され、他方の内部電極層が第２の端面に引き出された積層体が生成される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極形成用導電ペーストの材料に依存するが、９００℃以上１３００℃以下であることが好ましい。
【００８２】
次に、下地電極層が形成される。まず、焼成後の積層体チップの両端面に外部電極用導電性ペーストを塗布し、焼き付け、一方の外部電極の一方の下地電極層および他方の外部電極の他方の下地電極層が形成される。焼き付け温度は、７００℃以上９００℃以下であることが好ましい。
【００８３】
その後、焼付け層からなる下地電極層の表面を覆うように熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを塗布し、１８０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。このときの熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【００８４】
より、具体的には、まず、下地電極層上に、導電性樹脂層の第１の層用の導電性樹脂ペーストを塗布し、１８０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させて第１の層の導電性樹脂層を形成する。その後、第１の層の導電性樹脂層の上に、第２の層用の導電性樹脂ペーストを塗布し、１８０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させて第２の層の導電性樹脂層を形成する。さらにその後、第２の層の導電性樹脂層の上に、第３の層用の導電性樹脂ペーストを塗布し、１８０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させて第３の層の導電性樹脂層を形成する。
【００８５】
第１の層、第２の層および第３の層の各導電性樹脂層の塗布方法は、たとえば、ディップ工法、スクリーン工法、ローラー塗布工法を用いることができる。
【００８６】
また、導電性樹脂層を構成する第１の層、第２の層および第３の層の各層の空隙率は、それぞれの層の導電性樹脂ペーストに含有される金属粉の量（ＰＶＣ）、添加物の量、それぞれの層の導電性樹脂層を硬化する際の温度などによって、導電性樹脂層を構成する第１の層、第２の層および第３の層の各層の空隙率を調整することができる。
【００８７】
さらに、第１および第２の主面上の一部ならびに第１および第２の側面上の一部に接触する第１の層の長さ（寸法Ａ）、第１および第２の主面上の一部ならびに第１および第２の側面上の一部に接触する第２の層の長さ（寸法Ｂ）、第１および第２の主面上の一部ならびに第１および第２の側面上の一部に接触する第３の層の長さ（寸法Ｃ）、としたとき、寸法Ａ：寸法Ｂ：寸法Ｃにより表される各寸法の比率は、導電性樹脂ペーストをディップ工法により塗布する際、ディップ工法時におけるブレードクリアランス、積層体のペーストへの突入量、ペーストの粘度などを調整することで、コントロールすることができる。その結果、積層体の第１の主面、第２の主面ならびに第１の側面、第２の側面への導電性樹脂ペーストの濡れ上がり量をコントロールすることで、狙いの比率を実現することができる。
【００８８】
その後、導電性樹脂層上にめっき層を形成する。めっき層は電解めっきや無電解めっきなどで形成する。
【００８９】
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
【００９０】
３．実験例
次に、上述した本発明にかかる積層セラミック電子部品の効果を確認するために、積層セラミック電子部品として積層セラミックコンデンサを製造し、導電性樹脂層を構成する各層の空隙率および寸法比率を変化させた試料を準備し、基板曲げ試験を行い、凝集破壊が生じる第２の層の凝集破壊の数、および積層体へのたわみクラックの発生数を確認した。また、一部の試料について、基板曲げ試験後の試料のＥＳＲを測定し、積層セラミックコンデンサの信頼性を確認した。
【００９１】
（１）実験例における試料の仕様
まず、試料１ないし試２３に対する試料を作製するために、上述した積層セラミック電子部品の製造方法にしたがって、以下のような仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサのサイズＬ×Ｗ×Ｔ（設計値を含む）：３．２ｍｍ×１．６ｍｍ×１．６ｍｍ
・セラミック層の材料：ＢａＴｉＯ3
・容量：１μＦ
・定格電圧：５０Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
端面膜厚：約８０μｍ
第１の層、第２の層、第３の層の導電性樹脂層：金属フィラー：ＡｇコートＣｕ
樹脂：エポキシ系
熱硬化温度：２００℃
第１の端面および第２の端面に位置する一方および他方の下地電極層の高さ方向中央部における一方および他方の導電性樹脂層の厚み：８０μｍ
第１の主面および第２の主面、ならびに第１の側面および第２の側面上に位置する一方および他方の下地電極層の長さ方向の中央部における一方および他方の導電性樹脂層の厚み：３０μｍ
各試料番号の試料における第１の層、第２の層、第３の層の各層の空隙率は表１ないし表６を参照。
各試料番号の試料における第１の層、第２の層、第３の層の各層の寸法比率は表１ないし表６を参照。
めっき層：Ｎｉめっき層（厚さ：３μｍ）とＳｎめっき層（４μｍ）の２層構造
【００９２】
なお、試料番号１ないし試料番号２３を準備する際に、導電性樹脂層を形成する工程では、第１の層、第２の層、第３の層の各導電性樹脂層はディップ工法を用いた。
また、第１の層、第２の層、第３の層の各導電性樹脂層の空隙率は、金属粉の量（ＰＶＣ）を調整することによりコントロールした。
さらに、第１の層、第２の層、第３の層の各導電性樹脂層の寸法Ａ：寸法Ｂ：寸法Ｃの各寸法比率は、ブレードクリアランスを調整することによりコントロールした。
【００９３】
（２）各測定方法
（ａ）空隙率の算出方法
試料である積層セラミックコンデンサの第１の側面、第２の側面のいずれかの面に対して、第１の側面または第２の側面の面に沿って積層セラミックコンデンサを研磨していき、第１の側面と第２の側面とを垂直に結ぶ方向の長さの１／２の長さ（１／２Ｗ）まで研磨を行った。その後、研磨断面において、第１の主面および第２の主面上に形成されている導電性樹脂層において、５０×２０μｍの視野内全てが導電性樹脂層となるように範囲を規定し、走査型電子顕微鏡（ＳＥＭ）を用いて導電性樹脂層の写真を撮影し、画像を取得した。
その後、画像を２値化できるソフトウェアを用いて、空隙部分と空隙以外の部分が明確に分かれるように２値化範囲を調整して２値化の結果を取得し、第１の層、第２の層、第３の層のそれぞれの層の値から空隙率として算出した。
【００９４】
（ｂ）導電性樹脂層の各層の寸法比率の測定方法
試料である積層セラミックコンデンサの第１の側面または第２の側面のいずれかの面に対して、第１の側面または第２の側面の面に沿って積層セラミックコンデンサを研磨していき、第１の側面と第２の側面とを垂直に結ぶ方向の長さの１／２の長さ（１／２Ｗ）まで研磨を行った。その後、研磨断面において、第１の主面および第２の主面に接触している導電性樹脂層の第１の層の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法を測定して寸法Ａとし、第１の主面および第２の主面に接触している導電性樹脂層の第２の層の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法を測定して寸法Ｂとし、第１の主面および第２の主面に接触している導電性樹脂層の第３の層の第１の端面および第２の端面を結ぶ長さ方向ｚの寸法を測定して寸法Ｃとした。そして、寸法Ａと寸法Ｂと寸法Ｃとを全て足し合わせたものを１００と規定し、各層の寸法比率を算出した。
【００９５】
（３）試験および評価方法
（ａ）基板曲げ試験
まず、試料である積層セラミックコンデンサを、半田ペーストを用いて厚み１．６ｍｍの基板に実装した。そして、積層セラミックコンデンサが実装されていない側の基板面に対して、直径１ｍｍの押し棒にて基板を曲げ、機械的ストレスをかけ基板曲げ試験を実施した。このとき、保持時間は５秒とし、曲げ量は５ｍｍ、試料数は、各試料につき３０個とした。なお、基板曲げ試験後は、基板から積層セラミックコンデンサを取り外し、以下に説明する方法により、凝集破壊の有無を確認した。
【００９６】
（ｂ）基板曲げ後の積層体へのクラックおよび第２の層の凝集破壊の確認方法
基板曲げ試験後にホットプレートを用いて半田を溶解させ、基板から積層セラミックコンデンサを取り外し、実装状態から９０度倒した状態で樹脂埋めをした。その後、積層セラミックコンデンサの第１の主面および第２の主面もしくは第１の側面および第２の側面のいずれかの面に対して、第１の側面または第２の側面に沿って積層セラミックコンデンサを研磨し、第１の側面と第２の側面とを垂直に結ぶ方向の長さ１／２の長さ（１／２Ｗ）まで研磨を行った。その後、研磨断面において、最低１０倍以上の倍率の顕微鏡で積層セラミックコンデンサの観察を行い、積層体にクラックが発生している試料数と第２の層の導電性樹脂層にて破壊進展が発生している試料数とをカウントした。
なお、破壊進展のカウントについては、１つの積層セラミックコンデンサの一方の外部電極および他方の外部電極の両方の外部電極において確認を行った。
【００９７】
（ｃ）ＥＳＲの測定方法
試料である積層セラミックコンデンサを半田ペーストにて基板に実装し、ネットワークアナライザ（ｋｅｙｓｉｇｈｔ社製：Ｅ５０６１Ｂ）を用いて、測定周波数１０ＭＨｚの条件でＥＳＲ（等価直列抵抗）を測定した。
【００９８】
評価結果が表１ないし表６に示される。表１は、第１の層の空隙率を変化させた結果、表２は、第２の層の空隙率を変化させた結果、表３は、第３の層の空隙率を変化させた結果を示す。また、表４は、第１の層の寸法Ａの比率を変化させた結果、表５は、第２の層の寸法Ｂを変化させた結果、表６は、第３の層の寸法Ｃを変化させた結果を示す。なお、各表中の＊印を付した試料番号の試料は、本発明の範囲外である。
【００９９】
【表１】
2020088191.tif 000003
【０１００】
【表２】
2020088191.tif 000004
【０１０１】
【表３】
2020088191.tif 000005
【０１０２】
【表４】
2020088191.tif 000006
【０１０３】
【表５】
2020088191.tif 000007
【０１０４】
【表６】
2020088191.tif 000008
【０１０５】
（３）実験結果
表１ないし表３は、第１の層、第２の層および第３の層のそれぞれの層の空隙率を変化させた場合の実験結果を示す。なお、表１ないし表３に示す試料番号１ないし試料番号１１は、いずれの試料番号の試料も、寸法Ａ：寸法Ｂ：寸法Ｃ＝１５〜７０：１０〜６５：１０〜６５（寸法Ａ比率＋寸法Ｂ比率＋寸法Ｃ比率＝１００）の条件を満たしている。
【０１０６】
まず、表１に示すように、試料番号１、試料番号２および試料番号３の試料は、いずれも第１の層の導電性樹脂層の空隙率が５％以下であり、かつ、第２の層の導電性樹脂層の空隙率が６％以上であり、第３の層の導電性樹脂層の空隙率が５％以下であるので、いずれの試料番号の試料についても、第２の層の導電性樹脂層への破壊が進展した試料が存在し、フェールセーフ機能が生じたうえで、３０個中において、積層体に対するクラックは見られなかった。
一方、試料番号４の試料は、第１の層の導電性樹脂層の空隙率は１３％であり５％を超えるので、３０個中２個において積層体へのクラックが発生した。
【０１０７】
次に、表２に示すように、試料番号６、試料番号２、試料番号７および試料番号８は、いずれも第２の層の導電性樹脂層の空隙率が６％以上であり、かつ、第１の層の導電性樹脂層の空隙率が５％以下であり、第３の層の導電性樹脂層の空隙率が５％以下であるので、いずれの試料番号の試料についても、第２の層の導電性樹脂層への破壊が進展した試料が存在し、フェールセーフ機能が生じたうえで、３０個中において、積層体に対するクラックは見られなかった。
一方、試料番号５の試料は、第２の層の導電性樹脂層の空隙率は０％であり６％より小さいので、３０個中１個において積層体へのクラックが発生した。
なお、ＥＳＲを測定した結果をみると、試料番号８は、第２の層の導電性樹脂層の空隙率が７２％であり５０％を超えるので、空隙率が高いことから導電経路が不連続となり、導電性樹脂層の導電性が低下したため、ＥＳＲが２３０ｍΩと他の試料と比較して高い結果となった。
【０１０８】
また、表３に示すように、試料番号９、試料番号２および試料番号１０は、いずれも第３の層の導電性樹脂層の空隙率が５％以下であり、かつ、第１の層の導電性樹脂層の空隙率が５％以下であり、第２の層の導電性樹脂層の空隙率が６％以上であるので、いずれの試料番号の試料についても、第２の層の導電性樹脂層への破壊が進展した試料が存在し、フェールセーフ機能が生じたうえで、３０個中において、積層体に対するクラックは見られなかった。
一方、試料番号１１の試料は、第３の層の導電性樹脂層の空隙率は１０％であり５％を超えるので、３０個中３個において積層体へのクラックが発生した。
【０１０９】
続いて、表４ないし表６は、Ａ寸法、Ｂ寸法およびＣ寸法を変化させた場合の実験結果を示す。なお、表４ないし表６に示す試料番号２、ならびに試料番号１２ないし試料番号２３は、いずれの試料番号の試料も、第１の層および第３の層の空隙率は５％以下であり、第２の層の空隙率は６％以上である。
【０１１０】
まず、表４に示すように、試料番号１３、試料番号２および試料番号１４は、いずれも寸法Ａの比率が１５以上７０以下であり、かつ、寸法Ｂの比率が１０以上６５以下であり、寸法Ｃの比率が１０以上６５以下であるので、いずれの試料番号の試料についても、第２の層の導電性樹脂層への破壊の進展した試料が存在し、フェールセーフ機能が生じたうえで、３０個中において、積層体に対するクラックは見られなかった。
一方、試料番号１２の試料は、寸法Ａの比率が４であり１５より小さいので、３０個中１個において積層体へのクラックが発生し、試料番号１５の試料は、寸法Ａの比率が９０であり７０を超えるので、３０個中２個において積層体へのクラックが発生した。
【０１１１】
次に、表５に示すように、試料番号１７、試料番号２および試料番号１８は、いずれも寸法Ｂの比率が１０以上６５以下であり、かつ、寸法Ａの比率が１５以上７０以下であり、寸法Ｃの比率が１０以上６５以下であるので、いずれの試料番号の試料についても、第２の層の導電性樹脂層への破壊の進展した試料が存在し、フェールセーフ機能が生じたうえで、３０個中において、積層体に対するクラックは見られなかった。
一方、試料番号１６の試料は、寸法Ｂの比率が５であり１０より小さいので、３０個中５個において積層体へのクラックが発生し、試料番号１９の試料は、少なくとも寸法Ｂの比率が８２であり、６５を超えるので、３０個中２個において積層体へのクラックが発生した。
【０１１２】
また、表６に示すように、試料番号２１、試料番号２および試料番号２２は、いずれも寸法Ｃの比率が１０以上６５以下であり、かつ、寸法Ａの比率が１５以上７０以下であり、寸法Ｂの比率が１０以上６５以下であるので、いずれの試料番号の試料についても、第２の層の導電性樹脂層への破壊の進展した試料が存在し、フェールセーフ機能が生じたうえで、３０個中において、積層体に対するクラックは見られなかった。
一方、試料番号２０の試料は、寸法Ｃの比率が３であり１０より小さいので、３０個中２個において積層体へのクラックが発生し、試料番号２３の試料は、少なくとも寸法Ｃの比率が８０であり６５を超えるので、３０個中３個において、積層体へのクラックが発生した。
【０１１３】
以上の結果から、積層セラミック電子部品について、その導電性樹脂層が、下地電極層上に位置する第１の層と、第１の層上に位置する第２の層と、第２の層上に位置する第３の層とを有し、第１の層および第３の層について、ある一定の視野内における２値化画像から求められる空隙箇所の面積割合である空隙率が５％以下であり、第２の層の空隙率が６％以上であり、かつ、第１および第２の主面上の一部ならびに第１および第２の側面上に接触する第１の層の長さを寸法Ａ、第１および第２の主面上ならびに第１および第２の側面上の一部に接触する第２の層の長さを寸法Ｂ、第１および第２の主面上の一部ならびに第１および第２の側面上の一部に接触する第３の層の長さを寸法Ｃとしたとき、寸法Ａと、寸法Ｂと、寸法Ｃの比率が、寸法Ａ：寸法Ｂ：寸法Ｃ＝１５以上７０以下：１０以上６５以下：１０以上６５以下（ただし、寸法Ａ比率＋寸法Ｂ比率＋寸法Ｃ比率＝１００を満たす）であるので、仮に、積層セラミック電子部品が実装された実装基板に基板応力が加わった際であっても、たわみ試験時の破壊亀裂の進展先を安定的に導電性樹脂層の方へ選択させることができ、積層体に破壊亀裂（クラック）が入ることを抑制することができることが確認された。その結果、基板曲げ応力に対するフェールセーフ機能を安定化させることが可能となり、本来、積層セラミック電子部品の外部電極に求められる実装性および導電性を両立することが可能となることが明らかとなった。
【０１１４】
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【符号の説明】
【０１１５】
１０  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  セラミック層
１５ａ  外層部
１５ｂ  内層部
１６  内部電極層
１６ａ  一方の内部電極層
１６ｂ  他方の内部電極層
１６ｃ  浮き内部電極層
１８ａ  一方の対向電極部
１８ｂ  他方の対向電極部
１８ｃ  対向電極部
２０ａ  一方の引出電極部
２０ｂ  他方の引出電極部
２２ａ  側部（Ｗギャップ）
２２ｂ  端部（Ｌギャップ）
２４  外部電極
２４ａ  一方の外部電極
２４ｂ  他方の外部電極
２６  下地電極層
２６ａ  一方の下地電極層
２６ｂ  他方の下地電極層
２８  導電性樹脂層
２８ａ  一方の導電性樹脂層
２８ｂ  他方の導電性樹脂層
３０  めっき層
３０ａ  一方のめっき層
３０ｂ  他方のめっき層
３２ａ  一方の第１の層
３２ｂ  他方の第１の層
３４ａ  一方の第２の層
３４ｂ  他方の第２の層
３６ａ  一方の第３の層
３６ｂ  他方の第３の層
３８ａ  一方のＮｉめっき層
３８ｂ  他方のＮｉめっき層
４０ａ  一方のＳｎめっき層
４０ｂ  他方のＳｎめっき層
ｘ  積層方向
ｙ  幅方向
ｚ  長さ方向
【図１】
2020088191.tif 000009
【図２】
2020088191.tif 000010
【図３】
2020088191.tif 000011
【図４】
2020088191.tif 000012
【図５】
2020088191.tif 000013
【図６】
2020088191.tif 000014