(57)【要約】【課題】好適なユニット固有パターニングの自動光学検査を提供すること。【解決手段】複数の特有の半導体パッケージのための自動光学検査（ＡＯＩ）の方法は、再構成ウェハとして形成された複数の半導体ダイを準備することを含み得る。複数のユニット固有パターンが、各半導体ダイの上にユニット固有パターンを形成することにより形成され得、各ユニット固有パターンがその対応する半導体ダイに合うようにカスタマイズされる。複数の画像は、各ユニット固有パターンに対する画像を獲得することにより獲得され得る。複数の特有の参照標準が各ユニット固有パターンに対して特有の参照標準を作成することにより作成され得る。欠陥は、複数の特有の参照標準のうちの１つを各ユニット固有パターンに対する複数の画像のうちの対応する１つと比較することにより複数のユニット固有パターンの中で検出され得る。【選択図】図４
2020080193.tif 000002
【特許請求の範囲】
【請求項１】
複数の特有の半導体パッケージのための自動光学検査（ＡＯＩ）の方法であって、
再構成ウェハとして形成された複数の半導体ダイを準備することと、
前記再構成ウェハ内の前記複数の半導体ダイのうちの１つずつの上に、ユニット固有パターンのうちの１つずつがそれぞれの対応する半導体ダイに合うようにカスタマイズされているユニット固有パターンを形成することにより、複数のユニット固有パターンを形成することと、
複数のユニット固有パターンのうちの１つずつに対する画像を獲得することにより複数の画像を獲得することと、
前記複数の画像を導電性パス及び非導電性パスを表示する複数のバイナリ画像に変換することにより、前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像を前処理することと、
前記複数のユニット固有パターンのうちの１つずつに対する特有の参照標準を作成することにより、ＸＹ座標の複数のネットリストとして複数の特有の参照標準を作成することと、
前記ＸＹ座標の複数のネットリストのうちの１つを前記再構成ウェハ上の前記複数のユニット固有パターンのうちの１つずつに対する前記複数のバイナリ画像のうちの対応する１つにマッピングすることにより前記ＸＹ座標の複数のネットリストのうちの前記１つを前記複数のユニット固有パターンのうちの１つずつに対する前記複数のバイナリ画像のうちの前記対応する１つと比較することにより前記再構成ウェハ上の前記複数のユニット固有パターンの中の欠陥を検出することと、
前記再構成ウェハ上の前記複数のユニット固有パターンの中の欠陥を検出することの後に、前記複数の特有の半導体パッケージを形成するために前記再構成ウェハを単体化することと、
を含む、ＡＯＩの方法。
【請求項２】
電気的接続性の正当性を確認するために探索アルゴリズム又は接続性アルゴリズムを使用して前記バイナリ画像の前記導電性パスの内部で前記複数のネットリストのうちの１つの中のＸＹ座標の間のパスを見つけることを更に含む、請求項１に記載のＡＯＩの方法。
【請求項３】
画素展開アルゴリズム又は画素充填アルゴリズムを使用して、前記複数のネットリストのうちの別個のネットが接続されていないことを検証することを更に含む、請求項１に記載のＡＯＩの方法。
【請求項４】
１つ以上の再分配層（ＲＤＬ）、トレース、ビア、ピラー、カラム、アンダー・バンプ・メタライゼーション（ＵＢＭ）、又はバンプを備える前記複数のユニット固有パターンを形成することを更に含む、請求項１に記載のＡＯＩの方法。
【請求項５】
前記複数のユニット固有パターンの中の欠陥を検出することから、前記複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含む、請求項１に記載のＡＯＩの方法。
【請求項６】
複数の特有の半導体パッケージのための自動光学検査（ＡＯＩ）の方法であって、
再構成ウェハとして形成された複数の半導体ダイを準備することと、
前記再構成ウェハ内の前記複数の半導体ダイのうちの１つずつの上に、ユニット固有パターンのうちの１つずつがそれぞれの対応する半導体ダイに合うようにカスタマイズされているユニット固有パターンを形成することにより、複数のユニット固有パターンを形成することと、
再構成ウェハ上に形成された複数のユニット固有パターンのうちの１つずつに対する画像を獲得することにより複数の画像を獲得することと、
前記複数のユニット固有パターンのうちの１つずつに対する特有の参照標準を作成することにより、複数の特有の参照標準を作成することと、
前記複数の半導体ダイのうちの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するコンピュータ支援設計（ＣＡＤ）画像を含む複数のＣＡＤ画像を準備することと、
前記複数の特有の参照標準のうちの１つを前記再構成ウェハ上の前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像のうちの対応する１つと比較することにより前記再構成ウェハ上の前記複数のユニット固有パターンの中の欠陥を検出することであって、
前記複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するためにＣＡＤ画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像は、抽出された画像幾何形状を前記共通空間の中に作成するために前記複数の画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンの中の欠陥を検出することは、前記共通空間の中の抽出されたＣＡＤ幾何形状と前記抽出された画像幾何形状とを比較することにより前記複数のユニット固有パターンの中の欠陥を検出することを含む、ことと、
前記再構成ウェハ上の前記複数のユニット固有パターンの中の欠陥を検出することの後に、前記複数の特有の半導体パッケージを形成するために前記再構成ウェハを単体化することと、
を含む、ＡＯＩの方法。
【請求項７】
前記複数のユニット固有パターンに対する複数のバイナリ画像を形成するために、前記ユニット固有パターンの前記複数の画像をグレースケール画像からバイナリ画像に変換することを更に含む、請求項６に記載のＡＯＩの方法。
【請求項８】
前記複数のＣＡＤ画像からのバイナリデータと前記複数のユニット固有パターンに対する前記複数のバイナリ画像とを比較することにより、前記複数のユニット固有パターンの中の欠陥を検出することを更に含む、請求項６に記載のＡＯＩの方法。
【請求項９】
１つ以上の再分配層（ＲＤＬ）、トレース、ビア、ピラー、カラム、アンダー・バンプ・メタライゼーション（ＵＢＭ）、又はバンプを備える前記複数のユニット固有パターンを形成することを更に含む、請求項６に記載のＡＯＩの方法。
【請求項１０】
前記複数のユニット固有パターンの中の欠陥を検出することから、前記複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含む、請求項６に記載のＡＯＩの方法。
【請求項１１】
複数の特有の半導体パッケージのための自動光学検査（ＡＯＩ）の方法であって、
再構成ウェハとして形成された複数の半導体ダイを準備することと、
前記再構成ウェハ内の前記複数の半導体ダイのうちの１つずつの上に、ユニット固有パターンのうちの１つずつがそれぞれの対応する半導体ダイに合うようにカスタマイズされているユニット固有パターンを形成することにより、複数のユニット固有パターンを形成することと、
再構成ウェハ上に形成された複数のユニット固有パターンのうちの１つずつに対する画像を獲得することにより複数の画像を獲得することと、
前記複数のユニット固有パターンのうちの１つずつに対する特有の参照標準を作成することにより、複数の特有の参照標準を作成することと、
前記複数の半導体ダイのうちの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するコンピュータ支援設計（ＣＡＤ）画像を含む複数のＣＡＤ画像を準備することと、
前記複数のユニット固有パターンに対する複数のバイナリ画像を形成するために、前記ユニット固有パターンの前記複数の画像をグレースケール画像からバイナリ画像に変換することにより前記複数の特有の参照標準のうちの１つを前記再構成ウェハ上の前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像のうちの対応する１つと比較することにより前記再構成ウェハ上の前記複数のユニット固有パターンの中の欠陥を検出することと、
前記再構成ウェハ上の前記複数のユニット固有パターンの中の欠陥を検出することの後に、前記複数の特有の半導体パッケージを形成するために前記再構成ウェハを単体化することと、
を含む、ＡＯＩの方法。
【請求項１２】
前記複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するためにＣＡＤ画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像は、抽出された画像幾何形状を前記共通空間の中に作成するために前記複数の画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンの中の欠陥を検出することは、前記共通空間の中の抽出されたＣＡＤ幾何形状と前記抽出された画像幾何形状とを比較することにより前記複数のユニット固有パターンの中の欠陥を検出することを含む、請求項１１に記載のＡＯＩの方法。
【請求項１３】
前記複数のＣＡＤ画像からのバイナリデータと前記複数のユニット固有パターンに対する前記複数のバイナリ画像とを比較することにより、前記複数のユニット固有パターンの中の欠陥を検出することを更に含む、請求項１１に記載のＡＯＩの方法。
【請求項１４】
１つ以上の再分配層（ＲＤＬ）、トレース、ビア、ピラー、カラム、アンダー・バンプ・メタライゼーション（ＵＢＭ）、又はバンプを備える前記複数のユニット固有パターンを形成することを更に含む、請求項１１に記載のＡＯＩの方法。
【請求項１５】
前記複数のユニット固有パターンの中の欠陥を検出することから、前記複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含む、請求項１１に記載のＡＯＩの方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本開示は、２０１４年１１月１９日付けで出願された米国仮特許出願第６２／０８１，６７６号の利益を主張し、この米国仮特許出願の開示の全体が参照によって本明細書に援用される。
【０００２】
（発明の分野）
本開示は、パネル化されたパッケージング及びウェハ・レベル・チップ・スケール・パッケージ（ＷＬＣＳＰ）を含む半導体パッケージと、製造中の半導体パッケージの自動光学検査又は目視検査に関する。
【背景技術】
【０００３】
例えば、固定の形態又は一定の形態を含み、ユニットに固有であるユニット固有形態を含まない半導体デバイス用の従来型の自動光学検査（ＡＯＩ）は、当該技術分野において知られ、参照画像又は「ゴールデン画像」を従来型の半導体デバイスの目視検査中に撮影された画像と比較することによって従来達成されている。ゴールデン画像は、既知の良好な部品の多数の画像を組み合わせることにより構築される。多数の画像の組み合わせは、仕様を満たした、機能的な、又は良好な部品であっても存在する欠陥、異常、変動、又は「ノイズ」を平均する平均的又は理想的な部品又はパッケージを効果的に提供する。
【０００４】
目視検査によって撮影された画像は、実在する、又は、実在していたとおりであるが、当初の設計又は意図された構造体とは異なることがあり得るパッケージ又はパッケージコンポーネントを表示する写真のような視覚的又はグラフィカル表現にすぎない。ゴールデン画像及び目視検査中に撮影された実画像の両方を取得した後、半導体パッケージの様々な部品の撮影された画像又は画像群は、続いて、１つずつが理想的又は標準的なゴールデン画像と比較される。一部の事例では、この比較は、ゴールデン画像と目視検査によって撮影された画像との間の差を表示する又は示す結果画像を生成するために、ゴールデン画像と目視検査によって撮影された画像とが画素単位で比較されるように、減算により行われる。比較の結果は、目視検査された製品内の欠陥を見つけるために閾値フィルタ及び空間フィルタを使って処理され得る。欠陥のある製品は、識別され、それ相応に取り扱われ得る。
【発明の概要】
【課題を解決するための手段】
【０００５】
ユニット固有パターニングを含む半導体デバイスのＡＯＩの必要性が存在する。その結果、一態様では、複数の特有の半導体パッケージのためのＡＯＩの方法は、再構成ウェハとして形成された複数の半導体ダイを準備することを含むことがあり得る。ユニット固有パターンのうちの１つずつが対応する半導体ダイに合うようにカスタマイズされた複数のユニット固有パターンは、複数の半導体ダイのうちの１つずつにユニット固有パターンとして形成され得る。複数の画像は、複数のユニット固有パターンのうちの１つずつに対する画像を撮影することにより撮影され得る。複数の特有の参照標準が複数のユニット固有パターンのうちの１つずつに対して特有の参照標準を作成することにより作成され得る。欠陥は、複数のユニット固有パターンのうちの１つずつに対して、複数の特有の参照標準のうちの１つを複数の画像のうちの対応する１つと比較することにより複数のユニット固有パターンにおいて検出され得る。再構成ウェハは、複数の特有の半導体パッケージを形成するために単体化され得る。
【０００６】
複数の特有の半導体パッケージのためのＡＯＩの方法は、複数の画像を導電性パス及び非導電性パスを表示する複数のバイナリ画像に変換することにより、複数のユニット固有パターンのうちの１つずつに対する複数の画像を前処理することと、ＸＹ座標の複数のネットリストとして複数の特有の参照標準を作成することと、ＸＹ座標の複数のネットリストのうちの１つを複数のユニット固有パターンのうちの１つずつに対する複数のバイナリ画像のうちの１つにマッピングすることにより、ＸＹ座標の複数のネットリストのうちの１つを複数のユニット固有パターンのうちの１つずつに対する複数のバイナリ画像のうちの対応する１つと比較することとを更に含むことがあり得る。この方法は、電気的接続性の正当性を確認するために、探索アルゴリズム又は接続性アルゴリズムを使用してバイナリ画像の導電性パスの内部で複数のネットリストのうちの１つからのＸＹ座標の間でパスを見つけることを更に含むことがあり得る。この方法は、複数のネットリストのうちの別個のネットが画素拡張アルゴリズム又は充填アルゴリズムを使用して接続されていないことを検証することを更に含むことがあり得る。
【０００７】
この方法は、複数の半導体ダイのうちの１つずつに形成されたユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、複数のユニット固有パターンのうちの１つずつに対する複数のＣＡＤ画像をラスタライズ又はモデリングすることによって複数の動的参照画像を作成することにより複数の参照標準を作成することとを更に含むことがあり得る。この方法は、複数のユニット固有パターンにおける欠陥を検出するために複数の動的参照画像のうちの１つを複数のカスタマイズされたパターンのうちの１つずつに対する複数の画像のうちの対応する１つと比較する前に、グレースケール画像を作成ためにステップ応答を使用して複数のユニット固有パターンのうちの１つずつに対する複数のＣＡＤ画像をラスタライズすることを更に含むことがあり得る。
【０００８】
この方法は、複数の半導体ダイのうちの１つずつに形成されたユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のＣＡＤ画像を準備することを更に含むことがあり、複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するために複数のＣＡＤ画像から抽出された幾何形状を含み、複数のユニット固有パターンのうちの１つずつに対する複数の画像は、抽出された画像幾何形状を共通空間の中に作成するために複数の画像から抽出された幾何形状を含み、複数のユニット固有パターンにおける欠陥を検出することは、共通空間の中の抽出されたＣＡＤ幾何形状と抽出された画像幾何形状とを比較することにより複数のユニット固有パターンにおける欠陥を検出することを含む。
【０００９】
この方法は、複数の半導体ダイのうちの１つずつに形成されたユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、複数のユニット固有パターンに対する複数バイナリ値画像を形成するために、ユニット固有パターンの複数の画像をグレースケール画像からバイナリ画像に変換することと、複数のＣＡＤ画像からのバイナリデータと複数のユニット固有パターンに対する複数のバイナリ画像とを比較することによって複数のユニット固有パターンにおける欠陥を検出することとを更に含むことがあり得る。
【００１０】
この方法は、１つ以上の再分配層（ＲＤＬ）、トレース、ビア、ピラー、カラム、アンダー・バンプ・メタライゼーション（ＵＢＭ）、又はバンプを備える複数のユニット固有パターンを形成することを更に含むことがあり得る。この方法は、複数のユニット固有パターンの中の欠陥を検出することから、複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含むことがあり得る。
【００１１】
別の態様では、複数の特有の半導体パッケージのためのＡＯＩの方法は、再構成ウェハに形成された複数のユニット固有パターンの１つずつに対する画像を撮影することにより複数の画像を撮影することと、複数のユニット固有パターンのうちの１つずつに対する特有の参照標準を作成することにより複数の特有の参照標準を作成することと、複数の特有の参照標準のうちの１つを複数のユニット固有パターンのうちの１つずつに対する複数の画像のうちの対応する１つと比較することにより複数のユニット固有パターンの中の欠陥を検出することとを含むことがあり得る。
【００１２】
複数の特有の半導体パッケージのためのＡＯＩの方法は、複数の画像を導電性パス及び非導電性パスを表示する複数のバイナリ画像に変換することにより、複数のユニット固有パターンのうちの１つずつに対する複数の画像を前処理することと、ＸＹ座標の複数のネットリストとして複数の特有の参照標準を作成することと、ＸＹ座標の複数のネットリストのうちの１つを複数のユニット固有パターンのうちの１つずつに対する複数のバイナリ画像のうちの１つにマッピングすることにより、ＸＹ座標の複数のネットリストのうちの１つを複数のユニット固有パターンのうちの１つずつに対する複数のバイナリ画像のうちの対応する１つと比較することとを更に含むことがあり得る。この方法は、電気的接続性の正当性を確認するために、探索アルゴリズム又は接続性アルゴリズムを使用してバイナリ画像の導電性パスの内部で複数のネットリストのうちの１つからのＸＹ座標の間でパスを見つけることを更に含むことがあり得る。この方法は、複数のネットリストのうちの別個のネットが画素拡張アルゴリズム又は充填アルゴリズムを使用して接続されていないことを検証することを更に含むことがあり得る。
【００１３】
複数の特有の半導体パッケージのためのＡＯＩの方法は、複数の半導体ダイのうちの１つずつに形成されたユニット固有パターンに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、複数のユニット固有パターンのうちの１つずつに対する複数のＣＡＤ画像をラスタライズ又はモデリングすることによって複数の動的参照画像を作成することにより複数の特有の参照標準を作成することとを更に含むことがあり得る。この方法は、複数のユニット固有パターンにおける欠陥を検出するために複数の動的参照画像のうちの１つを複数のカスタマイズされたパターンのうちの１つずつに対する複数の画像のうちの対応する１つと比較する前に、グレースケール画像を作るためにステップ応答を使用して複数のユニット固有パターンのうちの１つずつに対する複数のＣＡＤ画像をラスタライズすることを更に含むことがあり得る。
【００１４】
この方法は、複数の半導体ダイのうちの１つずつに形成されたユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のＣＡＤ画像を準備することを更に含み、複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するために複数のＣＡＤ画像から抽出された幾何形状を含み、複数のユニット固有パターンのうちの１つずつに対する複数の画像は、抽出された画像幾何形状を共通空間の中に作成するために複数の画像から抽出された幾何形状を含み、複数のユニット固有パターンの中の欠陥を検出することは、共通空間の中の抽出されたＣＡＤ幾何形状と抽出された画像幾何形状とを比較することにより複数のユニット固有パターンの中の欠陥を検出することを含む。
【００１５】
複数の特有の半導体パッケージのためのＡＯＩの方法は、複数の半導体ダイのうちの１つずつに形成されたユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のＣＡＤ画像を準備することと、複数のユニット固有パターンに対する複数のバイナリ画像を作るために複数のユニット固有パターンの画像をグレースケール画像からバイナリ画像に変換することと、複数のＣＡＤ画像からのバイナリデータと複数のユニット固有パターンに対する複数の画像とを比較することにより複数のユニット固有パターンの中の欠陥を検出することとを更に含むことがあり得る。
【００１６】
複数の特有の半導体パッケージのためのＡＯＩの方法は、１つ以上のＲＤＬ、トレース、ビア、ピラー、カラム、ＵＢＭ、又はバンプを含む複数のユニット固有パターンを形成することを更に含むことがあり得る。この方法は、複数のユニット固有パターンにおける欠陥を検出することから、複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含むことがあり得る。
本明細書は、例えば、以下の項目も提供する。
（項目１）
複数の特有の半導体パッケージのための自動光学検査（ＡＯＩ）の方法であって、
再構成ウェハとして形成された複数の半導体ダイを準備することと、
前記複数の半導体ダイのうちの１つずつの上に、ユニット固有パターンのうちの１つずつがそれぞれの対応する半導体ダイに合うようにカスタマイズされているユニット固有パターンを形成することにより、複数のユニット固有パターンを形成することと、
前記複数のユニット固有パターンのうちの１つずつに対する画像を獲得することにより複数の画像を獲得することと、
前記複数のユニット固有パターンのうちの１つずつに対して特有の参照標準を作成することにより複数の特有の参照標準を作成することと、
前記複数の特有の参照標準のうちの１つずつを前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像のうちの対応する１つと比較することにより前記複数のユニット固有パターンの中の欠陥を検出することと、
前記複数の特有の半導体パッケージを形成するために前記再構成ウェハを単体化することと、
を含む、自動光学検査（ＡＯＩ）の方法。
（項目２）
前記複数の画像を導電性パス及び非導電性パスを表示する複数のバイナリ画像に変換することにより、前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像を前処理することと、
ＸＹ座標の複数のネットリストとして前記複数の特有の参照標準を作成することと、
前記ＸＹ座標の複数のネットリストのうちの１つを前記複数のユニット固有パターンのうちの１つずつに対する前記複数のバイナリ画像のうちの１つにマッピングすることにより、前記ＸＹ座標の複数のネットリストのうちの１つを前記複数のユニット固有パターンのうちの１つずつに対する前記複数のバイナリ画像のうちの対応する１つと比較することと、
を更に含む、項目１に記載のＡＯＩの方法。
（項目３）
電気的接続性の正当性を確認するために探索アルゴリズム又は接続性アルゴリズムを使用して前記バイナリ画像の前記導電性パスの内部で前記複数のネットリストのうちの１つの中のＸＹ座標の間のパスを見つけることを更に含む、項目２に記載のＡＯＩの方法。
（項目４）
画素展開アルゴリズム又は画素充填アルゴリズムを使用して、前記複数のネットリストのうちの別個のネットが接続されていないことを検証することを更に含む、項目２に記載のＡＯＩの方法。
（項目５）
前記複数の半導体ダイの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、
前記複数のユニット固有パターンのうちの１つずつに対する前記複数のＣＡＤ画像をラスタライズ又はモデリングすることによって、複数の動的参照画像を作成することにより前記複数の特有の参照標準を作成することと、
を更に含む、項目１に記載のＡＯＩの方法。
（項目６）
前記複数のユニット固有パターンの中の欠陥を検出するために前記複数の動的参照画像のうちの１つを前記複数のカスタマイズされたパターンのうちの１つずつに対する前記複数の画像のうちの対応する１つと比較する前に、グレースケール画像を作成するためにステップ応答を使用して前記複数のユニット固有パターンのうちの１つずつに対する前記複数のＣＡＤ画像をラスタライズすることを更に含む、項目５に記載のＡＯＩの方法。
（項目７）
前記複数の半導体ダイのうちの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することを更に含み、
前記複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するために前記複数のＣＡＤ画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像は、抽出された画像幾何形状を前記共通空間の中に作成するために前記複数の画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンの中の欠陥を検出することは、前記共通空間の中の抽出されたＣＡＤ幾何形状と前記抽出された画像幾何形状とを比較することにより前記複数のユニット固有パターンの中の欠陥を検出することを含む、項目１に記載のＡＯＩの方法。
（項目８）
前記複数の半導体ダイのうちの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、
前記複数のユニット固有パターンに対する複数のバイナリ画像を形成するために、前記ユニット固有パターンの前記複数の画像をグレースケール画像からバイナリ画像に変換することと、
前記複数のＣＡＤ画像からのバイナリデータと前記複数のユニット固有パターンに対する前記複数のバイナリ画像とを比較することにより、前記複数のユニット固有パターンの中の欠陥を検出することと、
を更に含む、項目１に記載のＡＯＩの方法。
（項目９）
１つ以上の再分配層（ＲＤＬ）、トレース、ビア、ピラー、カラム、アンダー・バンプ・メタライゼーション（ＵＢＭ）、又はバンプを備える前記複数のユニット固有パターンを形成することを更に含む、項目１に記載のＡＯＩの方法。
（項目１０）
前記複数のユニット固有パターンの中の欠陥を検出することから、前記複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含む、項目１に記載のＡＯＩの方法。
（項目１１）
複数の特有の半導体パッケージのための自動光学検査（ＡＯＩ）の方法であって、
再構成ウェハに接して形成された複数のユニット固有パターンの１つずつに対する画像を獲得することによって複数の画像を獲得することと、
前記複数のユニット固有パターンの１つずつに対する特有の参照標準を作成することにより複数の特有の参照標準を作成することと、
前記複数の特有の参照標準のうちの１つを前記複数のユニット固有パターンのうちの１つずつの前記複数の画像のうちの対応する１つと比較することにより、前記複数のユニット固有パターンの中の欠陥を検出することと、
を含む、自動光学検査（ＡＯＩ）の方法。
（項目１２）
前記複数の画像を導電性パス及び非導電性パスを表示する複数のバイナリ画像に変換することにより、前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像を前処理することと、
ＸＹ座標の複数のネットリストとして前記複数の特有の参照標準を作成することと、
前記ＸＹ座標の複数のネットリストのうちの１つを前記複数のユニット固有パターンのうちの１つずつに対する前記複数のバイナリ画像のうちの１つにマッピングすることにより、前記ＸＹ座標の複数のネットリストのうちの１つを前記複数のユニット固有パターンのうちの１つずつに対する前記複数のバイナリ画像のうちの対応する１つと比較することと、
を更に含む、項目１１に記載のＡＯＩの方法。
（項目１３）
電気的接続性の正当性を確認するために探索アルゴリズム又は接続性アルゴリズムを使用して前記バイナリ画像の前記導電性パスの内部で前記複数のネットリストのうちの１つのＸＹ座標の間のパスを見つけることを更に含む、項目１２に記載のＡＯＩの方法。
（項目１４）
画素展開アルゴリズム又は画素充填アルゴリズムを使用して、前記複数のネットリストのうちの別個のネットが接続されていないことを検証することを更に含む、項目１２に記載のＡＯＩの方法。
（項目１５）
前記複数の半導体ダイの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、
前記複数のユニット固有パターンのうちの１つずつに対する前記複数のＣＡＤ画像をラスタライズ又はモデリングすることによって、複数の動的参照画像を作成することにより前記複数の特有の参照標準を作成することと、
を更に含む、項目１１に記載のＡＯＩの方法。
（項目１６）
前記複数のユニット固有パターンの中の欠陥を検出するために前記複数の動的参照画像のうちの１つを前記複数のカスタマイズされたパターンのうちの１つずつに対する前記複数の画像のうちの対応する１つと比較する前に、グレースケール画像を作成するためにステップ応答を使用して前記複数のユニット固有パターンのうちの１つずつに対する前記複数のＣＡＤ画像をラスタライズすることを更に含む、項目１５に記載のＡＯＩの方法。
（項目１７）
前記複数の半導体ダイのうちの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することを更に含み、
前記複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するためにＣＡＤ画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンのうちの１つずつに対する前記複数の画像は、抽出された画像幾何形状を前記共通空間の中に作成するために前記複数の画像から抽出された幾何形状を含み、
前記複数のユニット固有パターンの中の欠陥を検出することは、前記共通空間の中の抽出されたＣＡＤ幾何形状と前記抽出された画像幾何形状とを比較することにより前記複数のユニット固有パターンの中の欠陥を検出することを含む、項目１１に記載のＡＯＩの方法。
（項目１８）
前記複数の半導体ダイのうちの１つずつの上に形成された前記ユニット固有パターンのうちの１つずつに対応するＣＡＤ画像を含む複数のコンピュータ支援設計（ＣＡＤ）画像を準備することと、
前記複数のユニット固有パターンに対する複数のバイナリ画像を形成するために、前記ユニット固有パターンの前記複数の画像をグレースケール画像からバイナリ画像に変換することと、
前記複数のＣＡＤ画像からのバイナリデータと前記複数のユニット固有パターンに対する前記複数のバイナリ画像とを比較することにより、前記複数のユニット固有パターンの中の欠陥を検出することと、
を更に含む、項目１１に記載のＡＯＩの方法。
（項目１９）
１つ以上の再分配層（ＲＤＬ）、トレース、ビア、ピラー、カラム、アンダー・バンプ・メタライゼーション（ＵＢＭ）、又はバンプを備える前記複数のユニット固有パターンを形成することを更に含む、項目１１に記載のＡＯＩの方法。
（項目２０）
前記複数のユニット固有パターンの中の欠陥を検出することから、前記複数の特有の半導体パッケージのうち既知の良好なユニットがどれであるかを判定することを更に含む、項目１１に記載のＡＯＩの方法。
【００１７】
前述及び他の態様、特徴、並びに利点は、当業者には発明を実施するための形態、及び図面の簡単な説明、並びに特許請求の範囲から、明らかであろう。
【図面の簡単な説明】
【００１８】
【図１Ａ】半導体パッケージ又は埋め込みダイパッケージで用いる複数の半導体ダイを例示して説明する図である。
【図１Ｂ】半導体パッケージ又は埋め込みダイパッケージで用いる複数の半導体ダイを例示して説明する図である。
【図１Ｃ】半導体パッケージ又は埋め込みダイパッケージで用いる複数の半導体ダイを例示して説明する図である。
【図２Ａ】半導体パッケージの様々な外観を例示して説明する図である。
【図２Ｂ】半導体パッケージの様々な外観を例示して説明する図である。
【図３】ユニット固有パターンのためのＡＯＩの方法のフローチャートを例示して説明する図である。
【図４】画像処理を受けている画像のフローチャートを例示して説明する図である。
【図５Ａ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図５Ｂ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図５Ｃ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図５Ｄ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図５Ｅ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図５Ｆ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図６】ユニット固有パターンのためのＡＯＩの方法のフローチャートを例示して説明する図である。
【図７Ａ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図７Ｂ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図７Ｃ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図７Ｄ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図８Ａ】ユニット固有パターニングのためのＡＯＩの方法のフローチャートを例示して説明する図である。
【図８Ｂ】ユニット固有パターニングのためのＡＯＩの方法のフローチャートを例示して説明する図である。
【図９Ａ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図９Ｂ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図９Ｃ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図９Ｄ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図１０】ユニット固有パターンのためのＡＯＩの方法のフローチャートを例示して説明する図である。
【図１１Ａ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図１１Ｂ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【図１１Ｃ】ＡＯＩの方法で用いられる半導体デバイスの一部分の平面図を例示して説明する図である。
【発明を実施するための形態】
【００１９】
本開示は、類似した符号が同一又は類似の要素を表現している図面を参照した以下の説明において１つ以上の実施形態を含む。説明は、以下の開示及び図面によって裏付けられるように特許請求の範囲及びこれらの均等物によって定義されたとおり開示の趣旨及び範囲に含まれるように代替物、変更物、及び等価物を網羅するように意図されていることが当業者により認められるであろう。
【００２０】
以下の説明において、例えば、具体的な構成、組成、及びプロセスなどの多数の具体的な詳細が開示の完全な理解のために記載されている。その他の事例では、周知のプロセス及び製造技術は、開示を不必要に分かり難くしないように特に詳細には記載されていない。その上に、図に表された様々な実施形態は、例示説明のための表現であり、必ずしも正しい縮尺で描かれていない。
【００２１】
単語「典型的」、「実例的」又はこれらの様々な形態は、実施例、実例、又は例示説明として役に立つことを指すために本明細書において使用される。本明細書において「代表的」又は「実施例」として記載される態様又は設計は、他の態様又は設計よりも好ましいか、又は有利であるものと解釈される必要は必ずしもない。更に、実施例は、明瞭性及び理解の目的のためだけに提示されるのであって、開示される主題、又は本開示の関連部分を制限又は制約することを意図するものでは決してない。範囲の異なる多数の追加的又は代替的な実施例を提示することもできるが、簡潔性のために省略されていることを理解すべきである。
【００２２】
本明細書において使用されるように用語「上に」、「間に」、及び「接して」は、ある層の他の層に対する相対位置のことを言う。別の層より上又は下に堆積又は配置される層は、別の層と直接的に接触することがあり、又は１層以上の介在層を有することがある。層と層との間に堆積又は配置される層は、これらの層と直接的に接触することがあり、又は１層以上の介在層を有することがある。その一方で、第２の層に「接して」いる第１の層は、第２の層と接触している。
【００２３】
半導体デバイスは、一般には、２つの複雑な製造プロセス、すなわちフロントエンド製造及びバックエンド製造を使用して製造される。フロントエンド製造は、半導体ウェハの表面に接した複数のダイの形成を含む。ウェハに接した各ダイは、機能電気回路を形成するために電気的に接続された能動電気部品及び受動電気部品を収容できる。例えば、トランジスタ及びダイオードなどの能動電気部品は、電流の流れを制御する能力がある。例えば、コンデンサ、インダクタ、抵抗器、及び変圧器などの受動電気部品は、電気回路機能を実行するために必要である電圧と電流との間に関係を作る。
【００２４】
受動部品及び能動部品は、ドーピング、成膜、フォトリソグラフィ、エッチング、及び平坦化を含む一連のプロセスステップによって半導体ウェハの表面の上に形成される。ドーピングは、例えば、イオン注入又は熱拡散などの技術によって不純物を半導体材料に導入する。ドーピングプロセスは、能動デバイス内の半導体材料の電気伝導度を変化させ、電界若しくは基本電流に応答して、半導体材料を絶縁体、導体に変換する、又は、半導体材料伝導度を動的に変更する。トランジスタは、トランジスタが電界又は基本電流の印加時に電流の流れを促進又は制限できるように必要に応じて配置された様々な種類及び程度のドーピング領域を収容できる。
【００２５】
能動部品及び受動部品は、電気特性の異なった材料の層によって形成される。これらの層は、堆積される材料の種類によってある程度決定される様々な成膜技術によって形成され得る。例えば、薄膜堆積は、化学気相成長（ＣＶＤ）、物理気相成長（ＰＶＤ）、電解めっき、及び無電解めっきプロセスを含み得る。各層は、一般に、能動部品の一部、受動部品の一部、又は部品間の電気接続の一部を形成するためにパターン形成される。
【００２６】
これらの層は、フォトリソグラフィを使用してパターン形成され得る。パターニングは、半導体ウェハ表面に接した最上層の部分を除去する基本工程である。半導体ウェハの一部は、フォトリソグラフィと、フォトマスキングと、マスキングと、酸化物又は金属除去と、写真及びステンシリングと、マイクロリソグラフィとを使用して除去され得る。フォトリソグラフィは、レチクル又はフォトマスクのパターンを形成することと、例えば、半導体ウェアの表面層などのパターン形成されるべき層にパターンを転写することとを含む。フォトリソグラフィは、２ステップのプロセスで半導体の表面に接した能動部品及び受動部品の水平寸法を形成する。第１に、レチクル又はマスクのパターンがフォトレジスト層に転写される。フォトレジストは、光にさらされたとき、構造及び特性が変化する感光材料である。フォトレジストの構造及び特性を変化させるプロセスは、ネガ型作用フォトレジスト又はポジ型作用フォトレジストとして現れる。第２に、フォトレジスト層は、ウェハ表面に転写される。転写は、エッチングがフォトレジストによって被覆されていない半導体ウェハの最上層の一部を除去するときに起こる。代替的に、ある種の材料は、フォトレジストによって、又は、無電解めっき及び電解メッキなどの技術を使用して前の成膜／エッチングプロセスによって形成された領域又はボイドに材料を直接的に堆積させることによりパターン形成される。フォトレジストの化学的性質は、フォトレジストによって被覆されていない半導体ウェハの最上層の一部がめっきによって除去される又は付け加えられる間に、フォトレジストが実質的に変わらないままであり、化学エッチング溶液又はめっきの化学的性質による除去に耐える、というものである。フォトレジストを形成、露光、及び除去するプロセスは、半導体ウェハの一部を除去する又はウェアの一部に付け加えるプロセスと共に、使用された特定のレジスト及び所望の結果に応じて修正され得る。
【００２７】
ネガ型作用フォトレジストにおいて、フォトレジストは、光にさらされ、重合として知られたプロセスにおいて可溶性状態から不溶性状態に変化させられる。重合において、非重合材料は、光又はエネルギー源にさらされ、ポリマーは、エッチ耐性のある架橋材料を形成する。ほとんどのネガ型レジストにおいて、ポリマーはポリイソプレムである。化学溶剤又は現像剤を用いて可溶性部分（即ち、光にさらされない部分）を除去することは、レチクルに接した不透明パターンに対応するレジスト層に穴を残す。不透明領域にパターンが存在するマスクは、クリアフィールドマスクと呼ばれる。
【００２８】
ポジ型作用フォトレジストにおいて、フォトレジストは、光にさらされ、光可溶化として知られているプロセスにおいて比較的可溶性の状態からより可溶性のすすんだ状態に変化させられる。光可溶化において、比較的不溶性のレジストは、適切な光エネルギーにさらされ、より可溶性のすすんだ状態に変換される。レジストの光可溶化部分は、現像プロセスにおいて溶剤によって除去され得る。基本的なポジ型フォトレジストポリマーは、フェノールホルムアルデヒドノボラック樹脂とも呼ばれるフェノールホルムアルデヒドポリマーである。化学溶媒又は現像液を用いて可溶性部分（即ち、光にさらされた部分）を除去することは、レチクルに接した透明パターンに対応するレジスト層に穴を残す。透明領域にパターンが存在するマスクは、ダークフィールドマスクと呼ばれる。フォトレジストによって被覆されていない半導体ウェハの最上部の除去後、フォトレジストの残りの部分が除去され、パターン形成された層を残す。
【００２９】
代替的に、フォトリソグラフィは、パターン形成されるべき材料がそれ自体感光性であるとき、フォトレジストを使わずに達成され得る。この場合、感光性材料は、スピンコーティング、積層、又はその他の適当な成膜技術を使用してデバイス表面に被覆される。パターンは、その後、典型的に露光と呼ばれる工程において光を使用してフォトマスクから感光性材料に転写される。実施形態では、光にさらされた感光性材料の一部は、下位層の一部を暴露する溶媒を使用して、除去又は現像される。代替的に、別の実施形態では、光にさらされていない感光性材料の一部は、下位層の一部を暴露する溶媒を使用して、除去又は現像される。感光膜の残りの部分は、デバイス構造体の永久部分になり得る。
【００３０】
既存パターンに材料の薄膜を堆積させることは、下位パターンを大きく見せ、不均一に平坦な面を作ることができる。均一に平坦な表面は、より小型の、かつ、より高密度に充填された能動部品及び受動部品を生成するために必要とされる。平坦化は、ウェハの表面から材料を除去し、均一に平坦な表面を生成するために使用され得る。平坦化は、研磨パッドを使ってウェハの表面を研磨することを含む。研磨材及び腐食性化学薬品は、研磨中にウェハの表面に添加される。代替的に、腐食性化学薬品を用いない機械研磨は、平坦化のため使用される。一部の実施形態では、単なる機械研磨は、ベルト研磨機、標準的なウェハのバックグラインダ、表面ラップ盤、又はその他の同様の機械を使用することにより達成され得る。化学薬品の摩耗及び腐食作用の組み合わされた機械的作用は、不規則な表面起伏を除去し、結果的に均一な平坦表面をもたらす。
【００３１】
バックエンド製造は、完成ウェハを個別の半導体ダイに切り分け、又は単体化し、次に、構造支持及び環境分離のため半導体ダイをパッケージ化する半導体ダイを単体化するため、ウェハは、ソーストリート又はスクライブと呼ばれるウェハの非機能領域に沿って切り分けられ得る。ウェハは、レーザー切断ツール又はソーブレードを使用して単体化される。単体化の後、個別の半導体ダイは、他のシステム部品との相互接続のためのピン又は接触パッドを含むパッケージ基板に搭載される。半導体ダイに形成された接触パッドは、次に、パッケージの内部の接触パッドに接続される。電気接続は、はんだバンプ、スタッドバンプ、導電性ペースト、再分配層、又はワイヤボンドを用いて作られ得る。カプセル材料又はその他の成形材料は、物理的支持及び電気的遮蔽を行うためにパッケージに堆積させられる。完成パッケージは、次に、電気システムに挿入され、半導体デバイスの機能性が他のシステム部品から利用できるようになる。
【００３２】
電気システムは、１つ以上の電気的機能を実行するために半導体デバイスを使用するスタンドアロンシステムになり得る。代替的に、電気システムは、より大型のシステムのサブコンポーネントになり得る。例えば、電気システムは、携帯電話機、個人情報端末（ＰＤＡ）、デジタル・ビデオ・カメラ（ＤＶＣ）、又はその他の電子通信機器の一部になり得る。代替的に、電気システムは、グラフィックスカード、ネットワークインターフェースカード、又はコンピュータに挿入され得るその他の信号処理カードになり得る。半導体パッケージは、マイクロプロセッサ、メモリ、特定用途向け集積回路（ＡＳＩＣ）、論理回路、アナログ回路、ＲＦ回路、ディスクリートデバイス、又はその他の半導体ダイ若しくは電気部品を含み得る。小型化及び軽量化は、製品が市場に受け入れられるために不可欠である。半導体デバイス間の距離は、より一層の高密度を達成するために縮小されなければならない。
【００３３】
単一の基板の上で１つ以上の半導体パッケージを組み合わせることにより、製造業者は、事前に作られた部品を電子機器及びシステムに組み込むことができる。半導体パッケージは、高性能機能性を含むので、電子機器は、あまり高価ではない部品及び効率化された製造プロセスを使用して製造され得る。結果として得られるデバイスは、不合格である可能性が低く、低価格で製造できるので、消費者にとってコストが低下する。
【００３４】
以下の考察では、ある種の実施形態は、単一ダイＦＯＷＬＰの形成の観点で記載されているが、開示の実施形態は、これらの実施形態に限定されない。開示の実施形態は、単一ダイ応用、マルチダイモジュール、プリント配線板パネル若しくはＰＣＢ、モジュールの内部のダイ（群）と受動部品（群）との何らかの組み合わせ、又はモジュールの内部の１つ以上のデバイスユニット（群）と別のコンポーネント（群）との何らかの組み合わせを含むパネル化されたパッケージング応用で用いられることがある。
【００３５】
図１Ａは、例えば、限定されることなく、シリコン、ゲルマニウム、ガリウム砒素、インジウム燐、又はシリコンカーバイドなどの構造支持のためのベース基板材料２２を含む半導体ウェハ２０の平面図を示す。複数の半導体ダイ又は部品２４は、前述の通り、非活性の、ダイ間のウェハ領域又はソーストリート２６によって分離されたウェハ２０に接して形成される。ソーストリート２６は、半導体ウェハ２０を個別の半導体ダイ２４に単体化するために切断領域を提供する。
【００３６】
図１Ｂは、前に図１Ａの平面図に示された半導体ウェハ２０の一部の断面図を示す。各半導体ダイ３４は、裏側即ち裏面２８と、裏側の反対側の活性面３０とを有する。活性面３０は、半導体ダイの電気的設計及び機能に従って、ダイの内部に形成され、電気的に相互接続された能動デバイス、受動デバイス、導電層、誘電体層として実装されたアナログ又はデジタル回路を含む。例えば、回路は、ＤＳＰ、ＡＳＩＣ、メモリ、又はその他の信号処理回路などのアナログ回路又はデジタル回路を実装するために、活性面３０の内部に形成された１つ以上のトランジスタ、ダイオード、及びその他の回路素子を含むことがある。半導体ダイ２４は、例えば、ＲＦ信号処理のためのインダクタ、コンデンサ、及び抵抗器などの集積受動デバイス（ＩＰＤ）も含むことがある。
【００３７】
導電層３２は、ＰＶＤ、ＣＶＤ、電解めっき、無電解めっきプロセス、又はその他の適当な金属堆積プロセスを使用して活性面３０の上に形成される。導電層３２は、１層以上のアルミニウム（Ａｌ）、銅（Ｃｕ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）、金（Ａｕ）、銀（Ａｇ）、又はその他の適当な導電性材料の層になり得る。導電層３２は、活性面３０に接した回路に電気的に接続された接触パッド又は接着パッドとして動作する。導電層３２は、図１Ｂに示されるように、半導体ダイ２４のエッジから第１の間隔で並んで配置された接触パッドとして形成され得る。代替的に、導電層３２は、接触パッドの第１の列がダイのエッジから第１の間隔で配置され、第１の列と互い違いである接触パッドの第２の列がダイのエッジから第２の間隔で配置されるように、多数の列状にずらされた接触パッドとして形成され得る。別の実施形態では、導電層３２は、半導体ダイ２４の表面領域全体に亘ってアレイ状に配置された接触パッドとして形成され得る。接触パッドの完全なアレイは、半導体ダイの構成及び設計に従って、半導体ダイ２４の表面全体に亘って規則的又は不規則的なパターンで形成され得る。同様に、接触パッドのサイズ、形状、又は向きは、互い不規則になる可能性もあり、半導体ダイ２４の活性面３０で信号を横方向にルーティングする、ある長さの導体材料を含み得る。
【００３８】
図１Ｃでは、半導体ウェハ２０は、この半導体ウェハの表面を平坦化し、厚さを薄くするために研削機３４を用いて選択的研削工程を受ける。化学エッチングも半導体ウェハ２０を除去し、平坦化するために使用され得る。半導体ウェハ２０は、ソーブレード又はレーザー切断ツール３５を使用してソーストリート２６を通って個別の半導体ダイ２４に単体化される。
【００３９】
図２Ａ及び２Ｂは、ユニット固有パターニング、パッケージ固有パターニング、カスタマイズされたパターニング、又は、Ａｄａｐｔｉｖｅ  Ｔｒａｉｎｉｎｇ（商標）でも知られている特有のパターニングを用いて形成された形態のためのＡＯＩの方法を使用して形成及び検査された複数の半導体パッケージ又は半導体デバイス５０を示す。ユニット固有パターニングは、Ｘ方向、Ｙ方向、及びθ方向におけるダイ配置ミスアライメント又はその他のミスアライメントに合わせるように、回路と、例えば、相互接続構造体、ビルドアップ相互接続構造体、１つ以上のＲＤＬ、トレース、パターン形成された導電層、ルーティング、ビア、ピラー、カラム、及びＵＢＭなどのビルドアップ構造体の一部（集合的に「回路」と称される）を適応させる設計方法のことを言う。ユニット固有パターニングは、Ｘ方向、Ｙ方向、及びθ方向における配置ミスアライメントを考慮して制御を行うために、（ｉ）Ａｄａｐｔｉｖｅ  Ｒｏｕｔｉｎｇ（商標）でも知られているユニット固有ルーティング、及び（ｉｉ）Ａｄａｐｔｉｖｅ  Ｒｏｕｔｉｎｇ（商標）でも知られているユニット固有パターニングを含む１つ以上のパターニング技術を含み得る。
【００４０】
ユニット固有パターニングは、回路が形成されている半導体パッケージの回路を完成させるために、自動ルーティングアルゴリズムを利用することによって、Ｘ方向、Ｙ方向、及びθ方向におけるダイ配置ミスアライメント又はその他のミスアライメントに合わせるように回路を適合させる設計方法のことを言う。一部の事例では、ユニット固有パターニングは、プレストラタムユニット設計と一緒に設計又はパターン形成され得る。プレストラタム設計は、例えば、完全に成形された半導体パッケージなどの半導体パッケージのための半導体ダイ２４の上でボール・グリッド・アレイ（ＢＧＡ）パッドから接触パッド３２又は銅（Ｃｕ）ピラーパッドに向かって部分的に経路制御され得る固定回路又はルーティングを含み得る。ルーティングのうちのおよそ５〜１０％を含み得る固定されていないパッケージ回路又はルーティングの残りの部分は、カスタマイズされ得る、又は、動的になり得るものであり、Ｘ、Ｙ、及びθにおけるダイ方向ミスアライメントに適合したルーティング又はその他の構造体を作り得る自動ルータによって完成され得る。
【００４１】
ユニット固有アライメントは、予め定義されたユニットの形態をＸＹ方向又は両方に回転、並進させることによりＸ方向、Ｙ方向、及びθ方向におけるダイ配置ミスアライメント又はその他のミスアライメントに合わせるためにビルドアップ構造体の回路又は一部を適合させる設計方法のことを言う。
【００４２】
図２Ａは、再構成ウェハ又は成形パネル５２からソーブレード又はレーザー切断ツール３５を使用することによって単体化されている複数の特有の半導体パッケージ又は半導体デバイス５０を示す。半導体パッケージ５０は、ダイアップ又はダイダウン位置のいずれかでカプセル材料又は成形化合物５４の内部に完全に成形され得る、又は、封入され得るファンイン型又はファンアウト型ＷＬＣＳＰを備え得る。本明細書において使用されるように、ダイアップは、活性面と、活性面の反対側の裏面とを備え、半導体ダイがキャリアに実装されたときに、裏面がキャリア又は基板（以下キャリアと称する）に結合され、キャリア又は基板の方へ向けられ、半導体ダイの活性面がキャリアから離れる方へ向けられた半導体ダイのことを言う。本明細書において使用されるように、ダイダウンは、活性面と、活性面の反対側の裏面とを備え、半導体ダイがキャリアに実装されたとき、活性面がキャリアに結合され、キャリアの方へ向けられ、半導体ダイの裏面がキャリアから離れる方へ向けられた半導体ダイのことを言う。
【００４３】
半導体パッケージ５０は、例えば、半導体ダイ２４を含む中性半導体ウェハ２０に接して堆積させられたポリマー層、絶縁層、又は第１のポリマー層５８などの第１の層に形成され得る第１のビア又は開口５６を備え得る。ビア５６は、ダイパッド３２に直接的に開けることができ、ソーストリート除去領域２６は、ファブ・ソーストリート領域（群）２６のため画定され得る。
【００４４】
ピラー、銅ピラー、ポスト、又は導電性相互接続部６０は、何らかの適当な金属又は導電性材料から作られ、ビア５６の形成後、ネガ型ウェハ２０に接したＲＤＬ６２の形成後、又はこれらの両方の後に形成され得る。ＲＤＬ、ルーティング、又は相互接続部６２は、ファンイン型又はファンアウト型ＲＤＬとして形成され得る。ピラー６０は、ネガ型ウェハ２０の単体化前に、例えば、およそ５〜５０又は５〜３０マイクロメートル（μｍ）などの規定された厚さまでのめっき処理、又は、その他の適当なプロセスによって形成され得る。銅ピラー６０の形成後、半導体ダイ２４は、再構成ウェハ又は成形パネル５２を形成するためにカプセル材料５４の内部に埋め込まれ得る、又は、成形され得る。再構成ウェハ又は成形パネル５２は、どのようなサイズ又は形状にでもなり得るものであり、ウェハ、ファンアウト型ウェハ若しくはパネル、埋め込みダイパネル、基板、又はこれらの派生物を含み得る。付加的に、再構成ウェハ５２は、半導体ダイ２４が多層ＰＣＢ基板又は回路基板の内部に埋め込まれるＰＣＢプロセスを使用して形成されることがある。ＲＤＬ６２は、半導体ダイ２４のフットプリントの内部の場所でダイパッド３２をピラー６０に接続するために、中性ウェハ２０に接して、ビア５６の中に、及びポリマー層５８に接して堆積させられた導電層になり得る。ルーティング６２は、金属堆積プロセス、フォトプロセス、及びエッチングプロセスの組み合わせによって作られ得る。
【００４５】
第２のビア、パネルビア、又は開口６６は、再構成ウェハ５２、半導体ダイ２４の上に、カプセル材料５４に接して、ピラー６０の露出端部に接して堆積させられたポリマー層、絶縁層、又は第２のポリマー層６４に形成され得る。ビア６６は、ピラー６０に直接的に開かれ、ポリマー層６４を貫通して伸び得る。一部の事例では、ビア６６は、ピラー６０に到達する前にカプセル材料５４の一部も通って伸び得るので、カプセル材料５４の層は、ピラー６０の端部とビア６６が形成されるポリマー層６４との全部ではないが一部の間に存在し得る。ビア６６は、再構成ウェハ５２が半導体ダイ２４の周囲にカプセル材料５４を堆積させることによって形成されたとき、半導体ダイ２４のダイシフト又は移動を考慮して、ユニット固有プロセスを使用して、又は、ユニット固有パターニングによって形成され得る。
【００４６】
１つ以上のＲＤＬ、パネルＲＤＬ、ルーティング、又は相互接続層６８は、ファンイン型又はファンアウト型ＲＤＬとして形成され得る。ＲＤＬ６８は、半導体ダイ２４のフットプリントの内外の両方の場所でピラー６０に接続又は接触するために再構成ウェハ５２の上に、ビア６６の中に、ポリマー層６４に接して堆積させられた導電層になり得る。ＲＤＬ６８は、半導体ダイ２４のダイシフト又は移動とビア６６の位置とを考慮するために、ユニット固有プロセスを使用して金属堆積プロセス、フォトプロセス、及びエッチングプロセスの組み合わせによって、又はユニット固有パターニングによって作成され得る。一部の事例では、ビア６６は、ＲＤＬ６８から分離した導電性相互接続部、ピラー、ポスト、又は導電性ビアで満たされ得るので、ＲＤＬは、ビア６６の中へ下方に伸びない。ビア６６の位置又は場所を含んでいるビア６６は、ピラーの場所からＲＤＬ６８までの接続性を可能にさせるように定義され得る。再構成パネル５２のソーストリート除去領域は、ＲＤＬ６８の場所によって、又はＲＤＬ６８の場所の近くで半導体パッケージ５０のソーストリート領域に対して定義され得る。したがって、ＲＤＬ６８は、ピラー６０とＢＧＡパッド７０との間の接続の一部を形成するパッド又はボール・グリッド・アレイ（ＢＧＡ）パッド７０を含み得る。
【００４７】
第３のビア、アンダー・バンプ・ビア、又は開口７２は、ポリマー層６４、ＲＤＬ  ６８、及びＢＧＡパッド７０の上に堆積させられたポリマー層、絶縁層、又は第３のポリマー層７４に形成され得る。ポリマー層７４は、ただ１つのＲＤＬ  ６８が存在するとき、再構成ウェハ５２に接して形成された第２のポリマー層になり得る。代替的に、付加的なルーティング層が望ましいとき、付加的なポリマー層又は絶縁層も存在することになり得る。いずれの場合も、ビア７２は、ＲＤＬ  ６８とその後に形成されたアンダー・バンプ・メタライゼーション／冶金（ＵＢＭ）層又はアンダー・バンプ・ビア（ＵＢＶ）７６との間に接続性をもたらす又は可能にさせるように定義され得る。ＵＢＭは、接着層、障壁層、シード層、又は湿潤層のうちの１つ以上を含むマルチ金属積層になり得る。ＵＢＭ７６の位置又は場所は、バンプ又はパッケージ相互接続部７８の場所を規定することができ、この場所は、パッケージ外形に対して一定に保つことができ、ユニット固有パターニングに起因してパッケージの内部で半導体ダイ２４のミスアライメントとは独立し得るＢＧＡの場所と最終的なパッケージ相互接続の場所とを決定し得る。以上をまとめると、ユニット固有パターニングは、形態５８〜７８又は６４〜７８を含むことがあり得るビルドアップ相互接続層又はビルドアップ相互接続層群８０の形成において使用され得る。
【００４８】
半導体パッケージ５０は、選択的な裏面コーティング又はダイアタッチ材料８２も含み得る。裏面コーティング８２は、パッケージ５０の裏面全体に亘って広がる可能性があり、又は、半導体ダイのフットプリントの内部に制限される可能性がある。
【００４９】
図２Ｂは、図２Ａに断面図で示された半導体パッケージ５０の底側の平面図を示す。図２Ｂは、半導体ダイ２４のためのパッケージ外形９０及び半導体ダイ外形９２と共に半導体パッケージ５０を示す。パッケージ５０は、パッド７０とＲＤＬ  ６８のトレース７１とを示す。ＵＢＭマスクは、パッド７０の上の開口と共にパッケージ５０の上に形成され得る。パッケージ５０は、例えば、プレストラタムが使用されたときなどに、ユニット固有パターニングが現れ得るユニット固有領域、適応領域、又は境界ボックス９４を含む。他の事例では、ユニット固有パターニングは、含まれているユニット固有領域９４とは無関係に現れる可能性があり、或いは、言い方を換えると、ユニット固有領域９４は、パッケージ５０のフットプリントの表面全体を含む可能性がある。パッケージ５０は、基準、Ｌ型基準、又はアライメント基準９６も含み得る。
【００５０】
図２Ａ及び２Ｂから続いて、ユニット固有パターニングを用いて形成されたパッケージの欠陥のためのＡＯＩのシステム及び方法をより詳細に検討する。パッケージ５０のユニット固有パターニングは、ビルドアップ相互接続構造体８０の１つ以上の部品、素子、又は形態を含む半導体パッケージの素子を調整するシステム及び方法を含み得る。ユニット固有パターニングは、例えば、半導体ダイの封止中に起こる可能性がある、パネル化パッケージ又は再構成ウェハの内部の半導体ダイのシフト又は相対運動を補正し得る。半導体ダイの相対位置又はシフトは、最終パッケージに対して、パネル又は再構成ウェハ上の位置又は場所に対して、又は、これらの両方に対して相対的になり得る。本明細書に開示されたユニット固有パターニングのためのＡＯＩシステム及び方法によって、パッケージ５０が部分的に完成しているか、完全に完成しているかにかかわらず、再構成ウェハ５２の一部である間にユニット固有パターン形成されたパッケージ５０を検査することが可能になる。しかしながら、図３に関連してパッケージ５０のためのＡＯＩについて引き続き説明する前に、ユニット固有パターニングを含むパッケージのためのＡＯＩの有益性へのいくつかの出願人の洞察を提示する。
【００５１】
従来型の光学検査は、背景の欄に記載されている通り、ゴールデン画像に基づく方法を使用する。しかしながら、従来型の光学検査は、ユニット固有パターニングを含んでいるパッケージ及びパッケージの構造体を検査できない。従来型の光学検査は、光学検査の間に検査された形態又はパターンが、所望のユニット固有設計に従って正確に形成されたとき、特有であり、平均又はゴールデン画像に一致しないので、ユニット固有パターニングには効果がない。逆に、ユニット固有パターンは、ユニット固有パターンの全体が平均又はゴールデン画像の全体に一致した場合、不正確又は不適切に実行又は構築されていることがあり得る。したがって、ユニット固有パターニングを含む用途に関して、ゴールデン画像はパターンの全体に対して既知の良好な部分から作成され得ず、なぜならば、パターン形成された材料の一部は、正確に構成されたときに、「平均」とは違う又は異なる可能性があるからである。
【００５２】
このように、現在の光学検査方法は、ユニット固有パターン形成されたパッケージの限定された部分だけを検査するために使用され、パッケージの全体を検査するために使用され得ない。動的トレースが固定パターン又はプレストラタムからシフトするビア・キャプチャ・パッド又はトレース７１まで描画されるユニット固有設計に関して、ユニット固有領域９４の内部に形成された各動的トレースの周辺のユニット固有領域又は境界ボックス９４は、無視することができ、パターンの静止又は固定部分、即ち、プレストラタムが検査され得る。しかしながら、この部分検査方法は、ユニット固有の、適応的な、特注の、又は、動的に形成されたトレースを欠陥検査しない。
【００５３】
再分配層の幾何形状が固定されているが、ダイシフトに一致するように並進及び回転されているユニット固有設計に関して、ゴールデン画像は、比較を行う前に、シフトされたＲＤＬパターンと再整列され得る。しかしながら、検査を受ける全ての層は、同じアライメントを持たないことがある。その結果、この方法は、整列された層の各組を別々に検査すること、又は、ミスアライメントの領域を無視することを必要とする。前述の通り、ユニット固有設計の一部としてカスタマイズされている、例えば、ＲＤＬ６８などのＲＤＬ層だけを含むユニット固有アライメントウェハは、ゴールデン画像を撮影された画像に整列させることによって従来型のゴールデン画像方法を用いて解析され得る。しかしながら、例えば、ＵＢＭ層７６又はバンプ７８などの付加的な形態が後に続くステップで追加されるので、付加的な形態は、必ずしもＲＤＬパターンと整列されることがなく、撮影された画像は、２つのシフト又は回転された層から作られることになる。あらゆる半導体ダイ２４は、異なるシフト又は回転を有することがあり得るので、従来型のゴールデン画像方法は、完全な光学検査を行う際に用いるには問題があり、時間がかかり、高価であり、そして、技術的に適していない。
【００５４】
このように、パッケージ５０におけるユニット固有パターニングと欠陥の検出のための効率的かつ信頼性の高い検査を可能にさせるユニット固有パターニングのＡＯＩが必要である。欠陥は、完全な製品又はゴールデン画像からの偏差として定義され得る。ユニット固有パターニングを含むパッケージ５０のＡＯＩのためのシステム及び方法は、ダイ毎に完全な製品の定義を変更することによってユニット固有パターニングを用いて作成された動的パターンから成る。完全な製品自体は、例えば、特有の参照標準などの動的な、特有の、又はユニット固有の基準又は標準になり得るものであり、これに対して、ビルドアップ相互接続層８０のユニット固有パターン又は形態が測定され、比較され、又は検査され得る。それ故に、特有の参照標準は、ユニット固有パターニングを補正するために、パッケージ毎にパターンの要素、形態、又は、ユニット固有パターンに対して調整され、これらを含み、又は、これらを考慮に入れる。
【００５５】
次に、同じ再構成ウェハの内部でユニット固有パターニングを含む特有の半導体パッケージのためのＡＯＩがどのように実行され得るかについて更なる検討が行われる。パッケージ毎に作成された、一旦作成された特有の参照標準は、その後、半導体ダイの上に形成された、又は、半導体ダイに接続されたユニット固有パターンの検査中に撮影された画像と比較され得る。以下の図面に関連して検討されるように、特有の参照標準は、パッケージ毎にＣＡＤアートワークから作成された画像になり得る。前処理が比較前に参照画像と検査された部分の画像とに行われることがある。代替的に、更に以下の図面に関連して検討されるように、基準は、予想形態を記述する幾何形状データセットになり得る。
【００５６】
ユニット固有パターニングを含む複数の特有の半導体パッケージのためのＡＯＩを提供する１つの方法は、コンピュータ支援設計（ＣＡＤ）ファイルを使用することを含む。以下に記載された解決策は、設計又はＣＡＤファイルをＡＯＩシステムから獲得されたユニット固有パターンの１つ以上の画像と比較することを含む。注目されるのは、ＣＡＤファイルがバイナリであるのに対して、ＡＯＩからの獲得画像がグレースケールであることである。このように、減算又はその他の方法によって、ＣＡＤファイルと獲得画像とを比較するために、いくつかのアプローチが使用され得る。第１の態様では、バイナリＣＡＤファイルは、特有の参照標準と、対応するユニット固有パターンとの間の比較ができるように、例えば、獲得された画像空間などを通じて、部分的に又は特有の参照標準を形成して、グレースケールに変換され得る。第１の態様は、図３〜図５Ｆに関連してより詳細に提示される。第２の態様では、比較は、ＣＡＤファイル及び獲得画像の両方を共通空間又は第３の空間に変換することにより実施され得る。第２の態様は、図６〜図７Ｄに関連してより詳細に提示される。第３の態様では、目視検査によって獲得されたグレースケール画像は、ＣＡＤデータ空間のような、又は、ＣＡＤデータ空間と互換性があるバイナリフォーマットに変換され得る。第３の態様は、図８Ａ〜図９Ｄに関連してより詳細に提示される。複数の特有の半導体パッケージのためのＡＯＩの方法の様々な態様を実装する際に、多数のＣＡＤファイルが完全な製品を作るために必要とされ得る。その上に、様々な態様は、互いに一緒に、及び、ＣＡＤファイルに依拠しない付加的な態様と一緒に使用され得る。
【００５７】
図３は、ＣＡＤデータを獲得画像空間に変換することに関連した情報を提示するフローチャート又は方法１００を示す。ＣＡＤデータ又はＣＡＤ設計１０８は、例えば、ＣＡＤファイル層１若しくはＣＡＤファイル１０２、ＣＡＤファイル層２若しくはＣＡＤファイル１０４、及びＣＡＤファイル層３若しくはＣＡＤファイル１０６などの１層以上の層を含み得る１つ以上のＣＡＤファイルの形式となり得る。ＣＡＤファイル１０２、１０４、及び１０６の全てと、１つ以上のユニット固有パターンの獲得画像１１０とは、動的参照画像、特有の参照標準、又は特有の参照画像１１４を作成するモデル１１２に入力として与えられ得る。特有の参照標準１１４は、あらゆる獲得画像１１０に対して作成され得るものであり、特有の参照標準１１４と、対応する又は各々の獲得画像１１０とは、その後、欠陥を検出、判定、又は識別するために比較され得る。特有の参照標準１１４と獲得画像１１０との比較は、再構成ウェハ５２の内部に含まれた、あらゆる半導体ダイ２４に対して、又は、半導体ダイ２４毎のビルドアップ相互接続部８０の１つ以上の対応する形態に対して行われ得る。
【００５８】
したがって、特有の参照標準１１４は、「ゴールデン画像」の代わりに、又は、改良された、若しくは、特有の「ゴールデン画像」として動作し得るものであり、この特有の参照標準１１４は、各半導体ダイ５０又はビルドアップ構造体８０に対する特有の理想的な画像である。欠陥検出アルゴリズム１１６を適用するときに、獲得画像１１０の各画素と対応する特有の参照標準１１４との比較から得られた偏差は、指定されたグレースケール域の範囲内である場合、獲得画像１１０において撮影されたビルドアップ相互接続部８０の部分、形態、又は要素は、無欠陥として分類され得る。グレースケール動的参照画像を生成するために使用された２つの実例モデル１１２は、１）ＣＡＤファイル１０２、１０４、及び１０６をラスタライズすること、又は、ファイル１０２、１０４、１０６の内部に外形として記憶された画像を画面に表示又は印刷され得る画素に変換することと、２）獲得画像とこれのＣＡＤファイルとの間の関係をモデリングすることとを含む。
【００５９】
一部の事例では、特有の参照標準１１４は、ＣＡＤファイル１０２、１０４、及び１０６をラスタライズし、次に、ラスタライズされた画像をこの部分に接した材料の組み合わせに対応する特定の画素値で充填することによって生成され得る。このことは、図４に関連してより詳細に検討され、減算的比較のため使用されることになる特有の参照標準１１４を作り出す。
【００６０】
他の事例では、特有の参照標準１１４は、獲得画像１１０とモデル１１２の内部のＣＡＤファイル１０２、１０４、及び１０６との間の関係をモデリングすることによって更に生成され得る。例えば、ユニット固有パターンなどの検査された部分に接した材料のエッジ応答は、特有の参照標準１１４を生成するために、設計ファイル、即ち、ＣＡＤファイル１０２、１０４、及び１０６と画像１１０との間の関係を特徴付けるために使用され得る。モデル１１２は、エッジ応答関数、エッジ応答関数の導関数である線広がり関数（ＬＳＦ）、又は点広がり関数（ＰＳＦ）とのうちの１つ以上を含み得る。ＰＳＦは、ＬＳＦから計算され得る。システムは、モデル１１２の内部で線形であり、かつ、シフト不変性であると仮定して、ＰＳＦは、例えば、ＣＡＤファイル１０２、１０４、及び１０６などのいずれのＣＡＤ入力ファイルに対しても特有の参照標準１１４を生成するために使用され得る。
【００６１】
モデル１１２の内部のラスタライズ方法及びモデリング方法の両方に関して、特有の参照標準１１４は、被検査部分の撮影画像１１０に存在するモデルノイズ又はその他の変動を改善するために、欠陥検出アルゴリズム１１６において比較前に更に処理され得る。図４は、ＣＡＤファイル１０２、１０４、及び１０６からの参照画像がより良好な、又は、より正確な特有の参照標準１１４を作成するためにステップ応答を使用してモデル１１２で画像処理され得る方法の実施例を提供する。
【００６２】
図４は、ＣＡＤファイル１０２、１０４、及び１０６からの画像がより画像１１０らしく見えるようにするために処理される方法のフローチャート１２０を示す。ＣＡＤファイル１０２、１０４、及び１０６の中のデータは、何か描かれている、又は、何も描かれていない、のいずれかであるバイナリであるが、画像１１０は、表面起伏、材料厚、及び勾配に変動がある。例えば、従来型のゴールデン画像又は獲得画像１１０などの参照画像１２４の変動は、パターン形成された形態が存在しない（ＲＤＬ  ６２なしのような）状態からパターン形成された形態が存在する（ＲＤＬ  ６２のような）状態まで遷移したとき、参照画像１２４がどのように変化するかを測定することによってＡＯＩ又は検査デバイスによって撮影され得る。形態無しから形態有りまでのステップは、ステップ応答１２２と呼ばれ、ＲＤＬ  ６２無しからＲＤＬ  ６２有りまでのステップの強度の拡大された勾配を示しているグラフの下にある対応するバーと整列させられた増加強度を示す線グラフとして例示して説明されている。ステップ応答１２２は、次に、インパルス応答に変形され、モデル１１２でＣＡＤファイル１０２、１０４、及び１０６からの１つ以上のＣＡＤバイナリ画像と畳み込まれる。モデル１１２からの出力は、この場合、ＲＤＬ  ６２として示されたパターン形成された形態を有することができる特有の参照標準１１４であり、パターン形成された形態は、ＣＡＤデータの形状を含み、参照画像１２４の遷移特性又はステップ応答１２２を更に含む。したがって、ＣＡＤファイル１０２、１０４、及び１０６の中の画像と撮影画像１１０とは、パターニングの中に欠陥又は誤差が存在しないとき、画像１１０に統計的により類似している。付加的に、欠陥が存在するときに欠陥を検出することは、欠陥検出アルゴリズム１１６を適用するとき、より行い易くなる。
【００６３】
ステップ応答１２２の測定は、ウェハ毎に１回ずつ、パッケージ毎に１回ずつ、又は、所望のキャリブレーションが達成するまで別の回数で行われ得る。その上に、２つ以上のステップ応答１２２は、例えば、ビア５６とＲＤＬ  ６２との間、又は、ビア６６とＲＤＬ  ６８との間などの様々なパターン形成された形態の中の様々な遷移のため使用され得る。モデル１１２のようなモデルの内部の画像処理は、いくつかの方法で達成され得る。画像は、閾値フィルタを使用して、ＣＡＤ画像空間、又はバイナリ空間に変換され得る。ＣＡＤデータと、画像１１０又は１２４からの画像のような撮影データが多角形として使用される場合、撮影画像は、エッジ検出フィルタによって処理されることがあり得る。
【００６４】
図５Ａ〜図５Ｅにおける画像は、画像１１０をＣＡＤ設計１０８と比較することにより獲得画像１１０の中で誤差を検出する処理を例示して説明する。より具体的には、図５Ａは、特有の参照標準又は生成された参照画像１１４を示す。図５Ｂは、獲得画像１１０を示す。図５Ｃは、ＣＡＤ設計１０８を示す。図５Ｄは、ＲＤＬ  ６８だけのためのＣＡＤファイル層１０２を示す。図５Ｅは、獲得画像１１０と特有の参照標準１１４との間の減算又は差分を例示して説明し、出力１１８にもなり得る差分画像１１７を示す。図５Ｆは、欠陥検出アルゴリズム１１８を処理又は動かした後に結果となる出力１１８にもなり得る欠陥マップ１１９を示す。
【００６５】
したがって、図４及び図５Ａ〜図５Ｆにおいて示され、説明された方法は、最初に、獲得画像１１０と同じ画素サイズを持つ別個の画像にラスタライズされているＣＡＤデータ１０８の各層を含み得る。次に、特有の参照標準又は参照画像１１４がラスタライズされたＣＡＤ画像の中の領域を各材料に対する平均値で充填することにより生成される。２つの層の重なりは、画素強度が異なるので、異なる材料であると考えられる（以下の実例表を参照のこと）。特有の参照標準又は参照画像１１４は、重なり合う層を含む多数の材料のうちの一実施例である。特有の参照標準又は参照画像１１４は、獲得画像１１０から画素単位で減算され、結果として図５Ｅに示された差分画像１１７を生じる。最終的に、差分画像１１７は、閾値フィルタ処理され、次に、ノイズを除去するために空間フィルタ処理される。結果として得られる欠陥マップ１１９は、白色画素で欠陥を示す。このように、大きいブロブの形をした欠陥１３０が欠陥マップ１１９の中に大きい白色ブロブとして現れる。加えて、設計データ１０８に存在するが、獲得画像１１０には存在しないＲＤＬ
６８又はトレース７１の見当たらない区域は、白色トレースとして現れる。
【００６６】
以下に含まれた表１は、ＣＡＤ画像の変換のため様々な材料種類に基づいてＡＩＯプロセスにおいて使用された画素値のサンプル範囲及び値を示す。各々の材料は、０〜２５５の範囲の値を有する可能性があるが、この表は、材料毎に、更に使用され得る値、又は、示された値の各々に対してプラスマイナス１０、２０、５０、又は１００を含む範囲を示す。
【００６７】
【表１】
2020080193.tif 000003
【００６８】
図６は、ＣＡＤデータ１４８及び獲得画像１５０を共通空間に変換することに関連した情報を提示するフローチャート又は方法１４０を示す。ＣＡＤデータ又はＣＡＤ設計１５８は、例えば、ＣＡＤファイル層１若しくはＣＡＤファイル１４２、ＣＡＤファイル層２若しくはＣＡＤファイル１４４、及びＣＡＤファイル層３若しくはＣＡＤファイル１４４などの１層以上の層を含み得る１つ以上のＣＡＤファイルの形式となり得る。ＣＡＤファイル１４２、１４４、及び１４６の全ては、幾何形状抽出器１５２への入力として与えられ得る。同様に、獲得画像１５０は、幾何形状抽出器１５４への入力として与えられ得る。幾何形状抽出器１５２及び幾何形状抽出器１５４は、ＣＡＤ設計１４８及び獲得画像１５０の入力からの多角形、弧、及び円を処理する、生成する、又は、処理も生成もするブロブアルゴリズム及びエッジ検出アルゴリズムを使用して動作し得る。例えば、幾何形状抽出器１５４は、獲得画像１５０を予想エッジ、弧、及び円の組に変換し得る。同様に、幾何形状抽出器１５２は、ＣＡＤ設計１４８から出力された多角形、弧、及び円の形を使って機能することができ、所望の形で出力されない場合、ＣＡＤ設計１４８を予想エッジ、弧、及び円の組に変換することが必要である。ＣＡＤ設計１４８及び獲得画像１５０からの予想エッジ、弧、及び円は、参照又は特有の参照標準１５６の中のこれらと形態学的に比較され得る。同様に、ＣＡＤ設計１４８及び獲得画像１５０の中でアルゴリズムによって見つけられたエッジ、多角形、弧、及び円は、参照又は特有の参照標準１５６の中のこれらと形態学的に比較され得る。
【００６９】
本明細書において使用される通り、幾何形状抽出器１５２は、共通空間において欠陥検出アルゴリズム１５６で欠陥を判定するために、ＣＡＤ設計１４８を予想エッジ、弧、及び円の組に、又は、特有の参照標準をユニット固有パターンを含む画像１５０と比較する特有の参照標準として動作するエッジ及びブロブに変換し得る。したがって、フローチャート１４０のＡＯＩの方法は、複数の特有の参照標準のうちの１つを複数のユニット固有パターンのうちの１つずつに対する複数の画像のうちの対応する１つと比較することにより、複数のユニット固有パターンの中で欠陥を検出することを含み得るものであり、複数の特有の参照標準は、抽出されたＣＡＤ幾何形状を共通空間の中に作成するために複数のＣＡＤ画像から抽出された幾何形状を含み、複数のユニット固有パターンのうちの１つずつに対する複数の画像は、抽出された画像幾何形状を共通空間の中に作成するために複数の画像から抽出された幾何形状を含み、複数のユニット固有パターンにおいて欠陥を検出することは、共通空間の中の抽出されたＣＡＤ幾何形状と抽出された画像幾何形状を比較することにより複数のユニット固有パターンにおいて欠陥を検出することを含むようなものである。
【００７０】
図７Ａ〜図７Ｄにおける画像は、欠陥検出アルゴリズム１５６を用いてＣＡＤデータ１４８から抽出された幾何形状と画像１５０から抽出された幾何形状とを比較することにより、獲得画像１５０において誤差を検出するプロセスを例示して説明する。より具体的には、図７Ａは、獲得画像１５０を示す。図７Ｂは、パッケージ７６からのＵＢＶ層７６を含むＣＡＤファイル層１４２を示す。図７Ｃは、幾何形状抽出器１５４によって生成された通りの獲得画像１５０からのＵＢＶ層７６のエッジと半導体ダイ外形９２とを示す。図７Ｄは、幾何形状抽出器１５２によって生成された通りのＣＡＤファイル層１４２からのＵＢＶ層７６のエッジと半導体ダイ外形９２とを示す。
【００７１】
フローチャート１４０に示されたアプローチ又は方法の実施例は、例えば、エッジ検出アルゴリズム及び閾値化アルゴリズムなどの１つ以上の適当なアルゴリズムを使用して、獲得画像１５０及びＣＡＤファイル１４８の中の形態の全てを幾何学的物体に変換することを含み得る。図７Ａ〜図７Ｄに示された実施例は、ＵＢＶ層７６に関連した形態を分離するためにＵＢＶ層７６のエッジで高い強度を、及び暗い線で低い強度を使用することを示す。実施例に示される通り、画像は、次に、円形及び長方形などの幾何学的形状に分解され得る。円形の中心及び直径は、長方形の位置及び厚さと共に、次に、ＣＡＤファイルの中の設計値に照らしてチェックされ得る。
【００７２】
図８Ａ及び図８Ｂは、ＣＡＤデータ空間における誤差の検出を可能にさせるために獲得画像からの画像データをＣＡＤデータに変換することに関連した情報を提示する、類似したフローチャート又は方法１６０及び１８０をそれぞれ示す。フローチャート１６０は、獲得画像１６２がＣＡＤファイル層１、ＣＡＤファイル、又は特有の参照標準１６４に関連した空間形態だけを含むように「層１レジストレーション」１６６で処理され得るデータを含み得ることを示す。マスクの範囲内又は半導体パッケージ５０のフットプリント９０の範囲内の獲得画像データは、グレースケール値の範囲内であることが予想される。グレースケール値からの偏差は、欠陥検出アルゴリズム１７０によって誤差として分類されることになる。誤差がない場合、欠陥検出アルゴリズムは、レイヤ１のための出力又は出力１７２を生成することになる。画像は、ＣＡＤデータ空間に変換されているので、ＣＡＤファイルの数と同数の比較が必要とされる。このようにして、図８Ａ及び図８Ｂの実施例において、２つのＣＡＤファイル１６４及び１８４が比較され、２回の比較が出力１７２及び１９２を生成するために同様に必要とされる。それ故に、図８Ａのフロー１６０及び図８Ｂのフロー１８０に示されたプロセスは、例えば、ＣＡＤファイル層１６４とＣＡＤファイル層１８４などのＣＡＤファイル層の違いを除いて、同一又は実質的に同一になり得る。一部の事例では、プロセスフロー１６０及びプロセスフロー１８０は、獲得画像１６２及び獲得画像１８２のため異なった獲得画像を使用し得る。他の事例では、プロセスフロー１６０及びプロセスフロー１８０は、獲得画像１６２及び獲得画像１８２の両方のため同じ又は同一の画像を使用し得る。獲得画像１６２及び１８２は、検査されている獲得画像の一部分が、例えば、ＣＡＤファイル層１６４及びＣＡＤファイル層１８４などの多数のＣＡＤファイル層の内部に含まれるか若しくは格納されたパターン形成された部分、形状、又は検査された部品に対応するパターン形成された部分、形態、又は、検査された部品を格納し得るので、同一になり得る。
【００７３】
フロー１６０に関して、獲得画像又は画像データ１６２をＣＡＤデータ空間に変換するとき、グレースケール画像１６２は、層１レジストレーション１６６でバイナリＣＡＤファイル１６４に照らして比較するためにバイナリファイル１６８に変換され得る。層１レジストレーション１６６は、閾値化、ＣＡＤファイル１６４からの空間マスクを使用すること、又は、マスキング及び閾値化若しくはその他の適当なアルゴリズムの組み合わせを含む種々のアルゴリズムによって実行又は達成され得る。バイナリ画像１６８は、次に、差分画像１７１を作るために欠陥検出アルゴリズム１７０で減算され得る。最小サイズフィルタが次に出力１７２として生成され得る欠陥マップ１７３を得るために差分画像１７１に適用され得る。このように、ＣＡＤデータ空間における誤差の検出は、特有の参照標準１６４と、対応する画像１６８を生成するために処理された獲得画像１６２とを比較することにより、図８Ａに示されるように、達成され得るものであり、比較は、再構成ウェハ５２の内部のあらゆる半導体ダイ２４に対するあらゆるＣＡＤファイル層１６４に対して一度に１層ずつで行われる。
【００７４】
フロー１８０に関して、獲得画像又は画像データ１８２をＣＡＤデータ空間に変換するとき、グレースケール画像１８２は、層２レジストレーション１８６でバイナリＣＡＤファイル１８４に照らして比較するためにバイナリファイル１８８に変換され得る。層２レジストレーション１８６は、閾値化、ＣＡＤファイル１８４からの空間マスクを使用すること、又は、マスキング及び閾値化若しくはその他の適当なアルゴリズムの組み合わせを含む種々のアルゴリズムによって実行又は達成され得る。バイナリ画像１８８は、次に、差分画像１９１を作るために欠陥検出アルゴリズム１９０で減算され得る。最小サイズフィルタが次に出力１９２として生成され得る欠陥マップ１９３を得るために差分画像１９１に適用され得る。このようにして、ＣＡＤデータ空間における誤差の検出は、特有の参照標準１８４と、対応する画像１８８を生成するために処理された獲得画像１８２とを比較することにより、図８Ｂに示されるように、達成され得るものであり、比較は、再構成ウェハ５２の内部のあらゆる半導体ダイ２４に対するあらゆるＣＡＤファイル層１８４に対して一度に１層ずつ行われる。
【００７５】
図９Ａ〜図９Ｄにおける画像は、画像１６２とＣＡＤファイル層１６４との間の誤差の検出を可能にするために、獲得画像１６２からの画像データをＣＡＤデータ空間内の対応する画像１６８に変換することによって、ＣＡＤファイル又は特有の参照標準１６４を画像１６２と比較することにより、獲得画像１６２の中の誤差を検出するプロセスを例示して説明する。より具体的には、図９Ａは、ユニット固有パターン、又は、例えば、ＲＤＬ
６８などのＲＤＬとして形成された、パターン形成された形態を含む獲得画像１６２、１８２を示す。図９Ｂは、ユニット固有パターン、又は、例えば、ＲＤＬ  ６８などのＲＤＬとして形成された、パターン形成された形態を含むＣＡＤファイル１６４、１８４を示す。図９Ｃは、ＣＡＤファイル層１６４、１８４とバイナリ画像１６８、１８８との間にあり、ユニット固有パターン、又は、例えば、ＲＤＬ  ６８などのＲＤＬとして形成された、パターン形成された形態を含む画像１７１、１９１を示す。図９Ｄは、ユニット固有パターン、又は、例えば、ＲＤＬ  ６８などのＲＤＬとして形成された、パターン形成された形態に存在する欠陥のための欠陥マップ１７３、１９３を示す。
【００７６】
図１０は、ユニット固有パターニングを含む複数の特有の半導体パッケージのためのＡＯＩの別の方法のフローチャート２００を表し、この方法は、撮影画像又は獲得画像２０４と対照して比較するために特有の参照標準としてネットリスト２０２を使用する。ネットリスト２０２は、例えば、設計、領域、又は、電気的ネットに関連付けられる、若しくは、電気的ネットに対応するネットを定義するために使用されるＸＹ座標又はその他の適当な座標などの複数の座標を指定し得る。このような座標の実施例は、第１の座標又はＸＹ座標２２０、及び、第２の座標又はＸＹ座標２２２として、図１１Ｂ及び図１１Ｃに示される。設計における各座標は、同じネット上の全ての他の座標に導電接続されることが予想され得る。ネットリスト２０２は、（所定のパッケージ５０又はウェハ５２の内部の）座標のリストと、各座標のための関連ネットとを格納する。１つのネットリスト２０２は、互いに電気的に絶縁される、又は、互いに区別できる複数の異なる電気的ネットに対する座標のリストを含み得る。ネットリスト２０２は、電子ＣＡＤツールによって生成され得る、又は、電子ＣＡＤツールからの出力として作成され得る。
【００７７】
ネットリスト２０２は、接続性アルゴリズム２０８を使用することにより電気的接続性をチェックされ得る。接続性アルゴリズム２０８のため使用されるアルゴリズムは、チェックが画素データに関して行われた場合、画素充填アルゴリズム又は波面展開アルゴリズムになり得る。データが多角形に変換された場合、接続性は、多角形重なり又は交差をチェックすることにより行われ得る。多角形を使用するとき、接続性アルゴリズム２０８は、重なっている多角形が統合されると連続的であり、いくつかの「アイランド」ではないことを保証すべきである。画素又は多角形のいずれかの場合、接続性アルゴリズム２０８のため使用されたデータは、接続性アルゴリズムに入力される前に前処理２０６を受ける可能性がある獲得画像２０４に由来し得る。パッケージ５０の撮影されたＡＯＩ画像２０４の前処理２０６は、獲得画像２０４を接続性アルゴリズム２０８に入力される導電性パス及び非導電性パスのバイナリ画像に変換するために前処理を受ける可能性がある。
【００７８】
（開回路及び短絡の両方を特定することを含み得る）接続性検査のため、ネットリスト２０２は、前処理２０６後に特有の参照標準を獲得画像２０４と比較するとき、特有の参照標準として使用され得る。このように、ネットリスト２０２は、図４、図６、及び図８に関連して記載された通り、特有の参照標準との比較を行うため、ＣＡＤアートワークの代わりに使用され得る。
【００７９】
撮影されたＡＯＩ画像２０４に接したパターン形成された形態の接続性を検証するために、画像２０４は、最初に、前処理２０６を通じて導電性パス及び非導電性パスのバイナリ画像に変換され得る。次に、ネットリスト２０２の座標は、処理２０６の後に画像２０４上にマッピングされ得るものであり、接続性アルゴリズム２０８の探索は、ネットリスト２０２によって画定された導電性領域の内部の座標の間のパスを見つけるために使用され得る。ネットリスト２０２の内部の別個のネットが接続されていないことを検証するために、画素展開アルゴリズム又は画素充填アルゴリズムが領域を充填するように座標の周辺に展開するために使用され得る。展開が別のネットに触れることなくネットなしで全ての利用可能な画素を充填する場合、短絡がネットの間に存在することがなく、短絡なしの情報が出力２１０として送出され得る。ネットリスト２０２の内部の同じネットの座標は、撮影画像２０４の中の導電性材料によって電気的に接続されることが予想される。検査中に、各座標に対して、座標が重なり合った、座標の下にある、又は、座標に接触した形状全体は、トレースされ、（未だマーキングされていない場合）関連したネットでマーキングされる。座標の下にある形状が既にネットでマーキングされているとき、マーキングされたネット及び現在のＸＹ座標のネットは、一致すべきであり、又は、ショートが存在することとなる。座標の下の形状のトレーシングは、画素毎の充填アルゴリズムを用いて行われ得る。座標の下の形状のトレーシングは、多角形境界を生成するために、エッジ検出アルゴリズムを用いても行われ得る。
【００８０】
例えば、画素データ上のグラフ探索などの代替的なアルゴリズムが座標又は点の間の接続性を検証する接続性アルゴリズム２０８を適用する一部として使用され得る。画素データ上でグラフ探索を使用するとき、ネットリストの中の１つの座標が開始点として使用され、グラフ探索は、導電着色された、連続的な画素を介して他のネットリスト座標だけに至るパスを見つける。このようなパスが存在しない場合、ネットは、開路がある。逆に、短絡又はショートをチェックするために、探索は、他のネットの座標に至るこのようなパスが存在しないことを網羅的に検証しなければならない。性能を高めるために、探索は、互いに隣接することが予想されるネットだけに限定され得る。撮影画像からの形状が多角形に処理される場合、検査は、同じネットからの多角形が重なるか否かを簡単にチェックし、この多角形が連続領域を形成することを検証することができる。いずれかの多角形が別のネットからの多角形と重なる場合、ショート欠陥が存在する。
【００８１】
接続性アルゴリズム２０８の一部として、ネットリスト２０２からの電気的ネットの間の間隔は、他のネットとの重なりをチェックする前に各多角形又は画素形状を拡張させることにより検証され得る。拡張は、ネットの間の必要なスペーシングの半分、又は、必要なスペーシングのおよそ半分になり得る。本明細書において使用されるように、「およそ」は、必要なスペーシングのプラスマイナス５％、１０％、２０％に等しい。撮影画像が（ネットリストに従う）拡張後にショートを含まない場合、撮影画像は、スペーシング欠陥を含んでいない。最小幅は、各多角形又は画素形状を最小形態サイズの半分まで、又は、形態サイズのおよそ半分まで浸食することによりチェックされ得る。本明細書において使用されるように、「およそ」は、形態サイズのプラスマイナス５％、１０％、２０％に等しい。ネットリストの中で示された接続性が浸食後に依然として存在する場合、撮影画像は、最小幅欠陥を含んでいない。
【００８２】
図１１Ａ〜図１１Ｃは、図１０Ａに関連して前述された電気的接続性の正当性確認のためのネットリスト方法２００の使用に関係する様々な画像を示す。図１１Ａは、前処理２０６によるバイナリ導電性／非導電性ビューへの変換後の獲得画像２０４を示す。図１１Ａは、ネットリスト２０２が第１のネット２１２、第２のネット２１４、第３のネット２１６、及び第４のネット２１８を含み、ＲＤＬ６８を取り囲む実線がそれぞれのネット２１２、２１４、２１６、及び２１８を画定するように、ネットによる獲得画像２０４からの形状のトレーシング及びマーキングを更に示す。図１１Ｂは、獲得画像２０４の一部分の（灰色で示された）形状２２４に重なる第２のネット２１４の内部の第１の座標又はＸＹ座標２２０を示す。形状２２４は、パターン形成された構造体、又は、例えば、ＲＤＬ６８などの特有のパターン形成された構造体の一部分になり得る。図１１Ｃは、図１１Ｂに類似するが、同じ形状２２４に重なる第２のネット２１４からの第２の座標又はＸＹ座標２２０を示し、形状２２４は同じ第２のネット２１４でマーキングされ、このことが第１の座標２２０と第２の座標２２２との接続性を検証する。しかしながら、形状２２４が、例えば、第１のネット２１２及び第２のネット２１４などの異なるネットでマーキングされ、第１の座標２２０が第１のネット２１２の内部にあり、第２の座標２２２が第２のネット２１４の内部にある場合、ショートが存在することになる。
【００８３】
一意的にパターン形成された半導体パッケージ５０のＡＯＩのいくつかの異なる態様について説明する。様々な態様は、同じパッケージ５０、同じ再構成ウェハ５２、又は、例えば、埋め込まれたダイ若しくはフェイスダウン方式のウェハレベルファンアウト型パッケージがプリント回路板若しくは基板などのユニット固有パターニングを使用する何らかの他のパッケージ構造体に対して別々に、又は、一緒に使用されることがあり得る。様々な異なる態様又は方法は、異なる欠陥タイプを見つけるためにより適する可能性があり、一部の欠陥検査は、本明細書に記載された態様又は方法の１つずつからの要素の組み合わせを用いて最も有利に行われ得る。付加的に、様々なＡＯＩ方法の異なる態様又は方法は、同じ半導体ダイ２４、半導体パッケージ５０、又は再構成ウェハ５２の固有の領域を検査するために、並列に又は同時に使用されることもあり得る。
【００８４】
以上の通り、動的参照を使用し、パッケージ毎のＣＡＤアートワークから動的参照を生成することによってウェハレベルパッケージを検査することは、ユニット固有パターニングのＡＯＩの新たな方法を提供する。その結果、ユニット固有パターニングのためのＡＯＩ方法は、品質管理向上のため生産の完全な検査を可能にさせることにより、ユニット固有パターニングを含む半導体パッケージングの生産を容易にする。
【００８５】
上記実施例、実施形態、及び実装は、実施例を参照するが、その他の製造装置及び実施例は、記載された製造装置及び実施例と組み合わされる又は置換されることがあり得ることが当業者により理解されることとなる。上記説明が特定の実施形態に言及する場合、いくつかの変形がこれらの特定の実施形態の趣旨から逸脱することなく変更が行われることがあること、及び、これらの実施形態及び実装が他の技術に同様に適用されることがあることが直ちに明らかになることとなる。したがって、開示される主題は、本開示の趣旨及び範囲内並びに当業者の知識内にある全てのそのような変更、修正、及び変形を包含することを意図する。
【図１Ａ】
2020080193.tif 000004
【図１Ｂ】
2020080193.tif 000005
【図１Ｃ】
2020080193.tif 000006
【図２Ａ】
2020080193.tif 000007
【図２Ｂ】
2020080193.tif 000008
【図３】
2020080193.tif 000009
【図４】
2020080193.tif 000010
【図５Ａ】
2020080193.tif 000011
【図５Ｂ】
2020080193.tif 000012
【図５Ｃ】
2020080193.tif 000013
【図５Ｄ】
2020080193.tif 000014
【図５Ｅ】
2020080193.tif 000015
【図５Ｆ】
2020080193.tif 000016
【図６】
2020080193.tif 000017
【図７Ａ】
2020080193.tif 000018
【図７Ｂ】
2020080193.tif 000019
【図７Ｃ】
2020080193.tif 000020
【図７Ｄ】
2020080193.tif 000021
【図８Ａ】
2020080193.tif 000022
【図８Ｂ】
2020080193.tif 000023
【図９Ａ】
2020080193.tif 000024
【図９Ｂ】
2020080193.tif 000025
【図９Ｃ】
2020080193.tif 000026
【図９Ｄ】
2020080193.tif 000027
【図１０】
2020080193.tif 000028
【図１１Ａ】
2020080193.tif 000029
【図１１Ｂ】
2020080193.tif 000030
【図１１Ｃ】
2020080193.tif 000031
【外国語明細書】
2020080193000001.pdf