(57)【要約】      （修正有）【課題】酸素欠損の少ない酸化物半導体層を有する薄膜トランジスタを生産性良く製造する。【解決手段】薄膜トランジスタ１は、基板２上に、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース・ドレイン電極６、７とを有する。製造方法は、プラズマを用いてターゲットをスパッタリングすることによりゲート絶縁層の上に酸化物半導体層を形成する半導体層形成工程を含む。半導体層形成工程は、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングすることにより、ターゲットの表面を酸化させるプレスパッタリング工程と、プレスパッタリング工程の後、プレスパッタリング工程で供給されるスパッタリングガス中の酸素ガス濃度よりも小さい酸素ガス濃度を有するスパッタリングガスを供給してスパッタリングすることにより酸化物半導体層５を形成する第１成膜工程とを含む。【選択図】図１
2020088152.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、
プラズマを用いてターゲットをスパッタリングすることにより前記ゲート絶縁層の上に前記酸化物半導体層を形成する半導体層形成工程を含み、
前記半導体層形成工程は、
スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングすることにより、前記ターゲットの表面を酸化させるプレスパッタリング工程と、
前記プレスパッタリング工程の後、前記プレスパッタリング工程で供給されるスパッタリングガス中の酸素ガス濃度よりも小さい酸素ガス濃度を有するスパッタリングガスを供給してスパッタリングすることにより前記酸化物半導体層を形成する第１成膜工程と
を含む、薄膜トランジスタの製造方法。
【請求項２】
前記プレスパッタリング工程において供給されるスパッタリングガス中の酸素ガス濃度が５ｖоｌ％以上である、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記半導体層形成工程は、前記第１成膜工程の後に、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程をさらに含む、請求項１又は２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記第２成膜工程において供給される前記混合ガス中の酸素ガス濃度が前記第１成膜工程において供給される前記混合ガス中の酸素濃度よりも大きい、請求項３に記載の薄膜トランジスタの製造方法。
【請求項５】
前記第２成膜工程において供給される前記混合ガス中の酸素ガス濃度が５ｖоｌ％以下である請求項４に記載の薄膜トランジスタの製造方法。
【請求項６】
前記半導体層形成工程において、前記第２成膜工程を行った後に前記第１成膜工程行い、その後さらに前記第２成膜工程を行う、請求項３〜５のいずれかに記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化物半導体層を有する薄膜トランジスタの製造方法に関するものである。特に、プラズマを用いてターゲットをスパッタリングして酸化物半導体層を形成する薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
近年、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（ＩＧＺＯ）の酸化物半導体層をチャネル層に用いた薄膜トランジスタの開発が活発に行われている。酸化物半導体層を有する薄膜トランジスタでは、酸化物半導体層中に酸素欠損が存在するとその電気伝導度が変化し、電気的特性が劣化する恐れがある。そのため酸化物半導体層中の酸素欠損の発生を抑制するべく、種々の試みが従来行われている。
【０００３】
例えば特許文献１には、スパッタリングガスの全流量に対する酸素流量の割合を９０％以上としてターゲットたる金属酸化物をスパッタリングすることにより、酸化物半導体層中の酸素欠損の低減する薄膜トランジスタの製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１２−１１９６７２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に開示される方法は、スパッタリングガスとして高濃度の酸素ガスを含むもの用いているため、ターゲットの表面近傍に生成されるプラズマの密度が低下する。そのためスパッタ率が低下して酸化物半導体層の成膜速度が小さくなり、生産性が悪化するという問題がある。
【０００６】
本発明はこのような問題に鑑みてなされたものであり、酸素欠損の少ない酸化物半導体層を有する薄膜トランジスタを生産性良く製造することを主たる課題とするものである。
【課題を解決するための手段】
【０００７】
すなわち本発明は、基板上に、ゲート電極と、ゲート絶縁層と、酸化物半導体層と、ソース電極と、ドレイン電極とを有する薄膜トランジスタの製造方法であって、プラズマを用いてターゲットをスパッタリングすることにより前記ゲート絶縁層の上に前記酸化物半導体層を形成する半導体層形成工程を含み、前記半導体層形成工程は、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングすることにより、前記ターゲットの表面を酸化させるプレスパッタリング工程と、前記プレスパッタリング工程の後、前記プレスパッタリング工程で供給されるスパッタリングガス中の酸素ガス濃度よりも小さい酸素ガス濃度を有するスパッタリングガスを供給してスパッタリングすることにより前記酸化物半導体層を形成する第１成膜工程とを含むことを特徴とする。
【０００８】
このような製造方法であれば、プレスパッタリング工程においてターゲットの表面を過剰に酸化させることができるので、後の第１成膜工程においてターゲットを構成する材料と共にターゲット表面に含まれる過剰な酸素がスパッタリングによりはじき飛ばされて、これが成膜中の酸化物半導体層内に取り込まれることにより、酸素欠損の少ない酸化物半導体層を形成することができる。
さらに、第１成膜工程におけるスパッタリングガス中の酸素濃度をプレスパッタリング工程におけるスパッタリングガス中の酸素濃度よりも小さくすることによって、第１成膜工程におけるターゲットの表面近傍に生成されるプラズマの密度及びスパッタ率を向上させて酸化物半導体層の成膜速度を大きくすることができる。その結果、薄膜トランジスタの生産性を向上することができる。
【０００９】
前記第１成膜工程において、ターゲットの表面近傍に生成されるプラズマの密度及びスパッタ率をより向上させ、成膜速度をより大きくさせる観点から、前記第１成膜工程において供給されるスパッタリングガス中のアルゴンガス濃度は９９．９ｖоｌ％以上であることが好ましく、９９．９９％以上であることがより好ましい。当該アルゴンガス濃度は高いほど好ましい。
【００１０】
ターゲットの表面をより酸素過剰な状態にして、第１成膜工程において形成される酸化物半導体層中の酸素欠損をより低減させる観点から、プレスパッタリング工程において供給されるスパッタリングガス中の酸素ガス濃度は５ｖоｌ％以上であることが好ましく、１０ｖоｌ％以上であることがより好ましく、２０ｖоｌ％以上であることがより一層好ましい。当該スパッタリングガス中の酸素ガス濃度は高いほど好ましい。
【００１１】
前記半導体層形成工程は、前記第１成膜工程の後に、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してスパッタリングを行う第２成膜工程をさらに含むことが好ましい。このようなものであれば、第１成膜工程において形成した酸化物半導体層（第１半導体層）の上に層中の酸素量が大きい酸化物半導体層（第２半導体層）を形成することができるので、熱処理等の後工程において、第１半導体層からの酸素の脱離を抑制することができる。その結果、第１半導体層の酸素欠損をより低減することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
【００１２】
第２成膜工程において酸素欠損をより低減させる観点から、前記第２成膜工程において供給される前記混合ガス中の酸素ガス濃度が前記第１成膜工程において供給される前記混合ガス中の酸素濃度よりも大きいことが好ましい。
【００１３】
第２成膜工程において供給される前記混合ガス中の酸素ガス濃度が高すぎると成膜速度が低下する恐れがある。ターゲットの表面近傍に生成されるプラズマの密度を大きくして、かつ成膜速度を向上させる観点から、第２成膜工程において混合ガスにおける酸素ガスの濃度が５ｖоｌ％以下であることが好ましい。
【００１４】
また酸化物半導体層を形成する工程では、まず第２成膜工程を行い、その後に第１成膜工程行い、その後さらに第２成膜工程を行ってもよい。
このような構成であれば、膜中酸素量が大きい第２半導体層の間に第１半導体層を配置することができる。そのため、後工程である熱処理工程等において、第１半導体層からの酸素の脱離を抑制することができる。さらには、第２半導体層は、第１半導体層の上面側および下面側の両方から、第１半導体層に酸素を供給することができる。その結果、その結果、第１半導体層の酸素欠損を抑制することができ、より電気的特性に優れた薄膜トランジスタを製造することができる。
【発明の効果】
【００１５】
このように構成した本発明の製造方法によれば、酸素欠損の少ない酸化物半導体層を有する薄膜トランジスタを生産性良く製造することができる。
【図面の簡単な説明】
【００１６】
【図１】本実施形態の薄膜トランジスタの構成を模式的に示す縦断面図である。
【図２】同実施形態の薄膜トランジスタの製造工程を模式的に示す断面図である。
【図３】同実施形態の薄膜トランジスタの半導体層形成工程で用いられるスパッタリング装置の構成を模式的に示す図。
【図４】同実施形態の薄膜トランジスタの半導体層形成工程におけるターゲットの状態を模式的に示す図。
【図５】実施例のＮо.１１及びＮо.１２のサンプルに対する比抵抗値の測定結果を示す図。
【図６】実施例のＮо.１３のサンプルのドレイン電流‐ゲート電圧特性を示す図。
【図７】実施例のＮо.１４のサンプルのドレイン電流‐ゲート電圧特性を示す図。
【発明を実施するための形態】
【００１７】
以下に、本発明の一実施形態に係る薄膜トランジスタおよびその製造方法について説明する。
【００１８】
＜１．薄膜トランジスタ＞
まず、本発明の実施形態の製造方法により得られる薄膜トランジスタ１の構成について説明する。
【００１９】
本実施形態の薄膜トランジスタ１は所謂ボトムゲート型のものである。具体的には図１に示すように、基板２と、ゲート電極３と、ゲート絶縁層４と、酸化物半導体層５と、ソース電極６およびドレイン電極７と、保護膜８とを有しており、基板２側からこの順に配置（形成）されている。
【００２０】
基板２は光を透過できるような材料から構成されており、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリル、ポリイミド等のプラスチック（合成樹脂）やガラス等によって構成されてよい。
【００２１】
基板２の表面にはゲート電極３が設けられている。ゲート電極３は高い導電性を有する材料から構成されており、例えばＳｉ、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ｐｔ、Ａｕ、Ａｇ等から選択される１種以上の金属から構成されてよい。また、Ａｌ−Ｎｄ、Ａｇ合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）等の金属酸化物の導電膜から構成されてよい。ゲート電極３は、これらの導電膜の単層構造又は２層以上の積層構造から構成されてもよい。
【００２２】
ゲート電極３の上にはゲート絶縁層４が配置されている。ゲート絶縁層４は高い絶縁性を有する材料から構成されており、例えば、ＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、Ｈｆ２等から選択される１つ以上の酸化物を含む絶縁膜であってよい。ゲート絶縁層４は、これらの導電膜を単層構造又は２層以上の積層構造としたものであってよい。
【００２３】
ゲート絶縁層４の上には酸化物半導体層５が配置されている。酸化物半導体層５は、第１半導体層５ａと第２半導体層５ｂが基板２側から順に配置された二層構造を成している。第１半導体層５ａの膜厚は、第２半導体層５ｂの膜厚よりも大きくなるように構成されている。第１半導体層５ａと第２半導体層５ｂはいずれも、ＩｎおよびＯを含む酸化物半導体層からなり、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ、Ｉｎ−Ａｌ−Ｍｇ−Ｏ、Ｉｎ−Ａｌ−Ｚｎ−Ｏ又はＩｎ−Ｈｆ−Ｚｎ−Ｏ等から成ることが好ましい。
【００２４】
酸化物半導体層５の上には、ソース電極６およびドレイン電極７が配置されている。ソース電極６およびドレイン電極７はそれぞれ、電極として機能するように高い導電性を有する材料から構成されている。具体的には、ゲート電極２と同様の材料により構成されてもよい。
【００２５】
酸化物半導体５、ソース電極６およびドレイン電極７の上には、これらを保護するための保護膜８が配置されている。保護膜８は、例えばシリコン酸化膜（ＳｉＯ２）、シリコン窒化膜中にフッ素を含有するフッ素化シリコン窒化膜（ＳｉＮ：Ｆ）等によって構成されてもよい。
【００２６】
＜２．薄膜トランジスタの製造方法＞
次に、上述した構造の薄膜トランジスタ１の製造方法を、図２を参照して説明する。
本実施形態の薄膜トランジスタ１の製造方法は、ゲート電極形成工程、ゲート絶縁層形成工程、半導体層形成工程、ソース・ドレイン電極形成工程、保護膜形成工程及び熱処理工程を含む。以下、各工程について説明する。
【００２７】
（１）ゲート電極形成工程
まず図２の（ａ）に示すように、例えば石英ガラスからなる基板２を準備し、基板２の表面にゲート電極３を形成する。ゲート電極３の形成方法は特に制限されず、例えば真空蒸着法、ＤＣスパッタリング法等の既知の方法により形成してよい。
【００２８】
（２）ゲート絶縁層形成工程
次に、図２の（ｂ）に示すように、基板２及びゲート電極３の表面を覆うようにゲート絶縁層４を形成する。ゲート絶縁層４の形成方法は特に限定されず、既知の方法により形成してよい。
【００２９】
（３）半導体層形成工程
次に、図２の（ｃ）及び（ｄ）に示すように、ゲート絶縁層４上にチャネル層としての酸化物半導体層５を形成する。半導体層形成工程は、酸化物半導体層５を成膜する前に行われるプレスパッタリング工程と、酸化物半導体層５を成膜する第１成膜工程及び第２成膜工程とを含んでいる。
【００３０】
なお本実施形態の半導体層形成工程は、図３に示すように、誘導結合型のプラズマＰを用いてターゲットＴをスパッタリングして成膜するスパッタリング装置１００を用いて行われる。スパッタリング装置１００は、真空排気され且つガスが導入される真空容器２０と、真空容器２０内において基板２を保持するための基板保持部３０と、真空容器２０内において基板２と対向してターゲットＴを保持するターゲット保持部４０と、基板保持部３０に保持された基板２の表面に沿って配列され、プラズマＰを発生させる複数のアンテナ５０とを備える。スパッタリング装置１００を使用することにより、アンテナ５０に供給する高周波電圧とターゲットＴのバイアス電圧との設定を独立して行うことができる。そのため、バイアス電圧をプラズマＰの生成とは独立してプラズマ中のイオンをターゲットに引き込んでスパッタさせる程度の低電圧に設定することができ、そのため、スパッタリング時にターゲットＴに印加する負のバイアス電圧を−１ｋＶ以上の小さな値に設定することが可能になる。プレスパッタリング工程、第１成膜工程及び第２成膜工程では、ターゲット保持部４０にターゲットＴを配置し、基板保持部３０に基板２を配置して行われる。ターゲットＴとして、酸化物半導体５の原料となるＩｎＧａＺｎＯ等の導電性酸化物焼結体が用いられる。
【００３１】
（３−１）プレスパッタリング工程
プレスパッタリング工程は、第１成膜工程及び第２成膜工程よりも前に行われ、ターゲットＴの表面を酸化させる。この工程では、ゲート絶縁層４とターゲットＴとの間にシャッターを入れた状態で、真空容器２０内にスパッタリングガスを供給してスパッタリングを行う。当該工程によって、図４の（ａ）に示すように、ターゲットＴの表面を酸素過剰な状態にすることができる。
【００３２】
具体的には、真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後、５０ｓｃｃｍ以上２００ｓｃｃｍ以下のスパッタリングガスを導入しつつ、真空容器２０内の圧力を０．５Ｐａ以上３．１Ｐａ以下となるように調整する。そして複数のアンテナ５０に１ｋＷ以上１０ｋＷ以下の高周波電力を供給し、誘導結合型のプラズマＰを生成・維持する。ターゲットＴに直流電圧パルスを印加して、ターゲットＴのスパッタリングを行う。ターゲットＴに印加する電圧は−１ｋＶ以上の負電圧とし、好ましくは−６００Ｖ以上の負電圧とする。
なお、当該工程における真空容器２０内の圧力、スパッタリングガスの流量、ターゲットＴに印加する電圧等は、適宜変更してもよい。
【００３３】
当該工程では、アルゴンガスと酸素ガスの混合ガスをスパッタリングガスとして供給する。
ここで、ターゲットＴの表面をより酸素過剰な状態にして、第１成膜工程において形成される酸化物半導体層中の酸素欠損をより低減させる観点から、スパッタリングガス中の酸素ガス濃度は５ｖоｌ％以上であることが好ましい。当該酸素ガス濃度は１０ｖоｌ％以上であることがより好ましく、２０ｖоｌ％以上であることがより一層好ましい。当該スパッタリングガス中の酸素ガス濃度は高いほど好ましい。
【００３４】
ターゲットＴを十分に酸素過剰な状態にして、後の第１成膜工程においてより酸素欠損の少ない第１半導体層５ａを成膜させる観点から、スパッタリング時間は５分以上であることが好ましく、１０分以上がより好ましい。一方、生産性を向上させる観点から、スパッタリング時間は１５分以内であることが好ましい。
【００３５】
（３−２）第１成膜工程
プレスパッタリング工程の後、第１成膜工程を行い、図２の（ｃ）に示すようにゲート絶縁層４上に第１半導体層５ａを形成（成膜）する。図４の（ｂ）に示すように、当該工程によって、ターゲット材料（ここではＩＧＺＯ）と共に、プレスパッタリング工程によってターゲットＴの表面に過剰に存在する酸素をはじき飛ばし、これが成膜中の第１半導体層５ａ内に取り込まれることにより、酸素欠損の少ない第１半導体層５ａを形成することができる。
【００３６】
第１成膜工程における真空容器２０内の圧力、スパッタリングガスの流量、ターゲットＴに印加する電圧等の条件は、プレスパッタリング工程と同じであってよく、適宜変更してもよい。
【００３７】
第１成膜工程において供給されるスパッタリングガス中の酸素ガス濃度をプレスパッタリング工程において供給されるスパッタリングガス中の酸素ガス濃度以上とすると、スパッタリングにおけるプラズマ密度が低下し、成膜速度が低下して生産性が悪化する。そのため第１成膜工程では、プレスパッタリング工程で供給されるスパッタリングガス中の酸素ガス濃度よりも小さい酸素ガス濃度を有するガスをスパッタリングガスとして供給する。スパッタリング中のプラズマ密度を高くして成膜速度を大きくする観点から、スパッタリングガス中のアルゴンガス濃度が９９．９ｖоｌ％以上であることが好ましく、９９．９９ｖоｌ％以上（すなわち、アルゴンガスのみ）であることがより好ましい。
【００３８】
第１成膜工程におけるスパッタリング時間は特に限られず、例えば、０．５分以上１．５分以下でよい。
【００３９】
（３−３）第２成膜工程
第１成膜工程の後、第２成膜工程を行い、図２の（ｄ）に示すように第１半導体層５ａ上に第２半導体層５ｂを形成する。なお、他の実施形態において第２成膜工程は省略されてもよい。
【００４０】
第２成膜工程における真空容器２０内の圧力、スパッタリングガスの流量、ターゲットＴに印加する電圧等の条件は、プレスパッタリング工程及び第１成膜工程と同じであってよく、適宜変更してもよい。
【００４１】
第２成膜工程では、アルゴンガスと酸素ガスの混合ガスをスパッタリングガスとして供給してスパッタリングを行う。ここでスパッタリングガス中の酸素ガス濃度は、第１成膜工程において供給されるスパッタリングガス中の酸素ガス濃度よりも高いことが好ましい。このようにすることで、酸素量が多い第２半導体層５ｂを第１半導体層５ａの上に形成することができる。
一方で、成膜速度を向上する観点から、混合ガスにおける酸素ガスの濃度は５ｖоｌ％以下であることが好ましい。
【００４２】
第１半導体層５ａの酸素欠損を低減しながらも、酸化物半導体層５の平均的な成膜速度を向上し、生産性を向上させる観点から、第２成膜工程におけるスパッタリング時間は、第１成膜工程におけるスパッタリング時間よりも短いことが好ましい。
【００４３】
（４）ソース・ドレイン電極形成工程
次に、図２の（ｅ）に示すように、酸化物半導体層５上にソース電極６およびドレイン電極７を形成する。ソース電極６およびドレイン電極７の形成は、例えば、ＤＣスパッタリング等を用いた既知の方法により形成することができる。
【００４４】
（５）保護膜形成工程
次に、必要に応じて、図２の（ｆ）に示すように、形成された酸化物半導体層５、ソース電極６およびドレイン電極７の上面を覆うように、例えばプラズマＣＶＤ法を用いて保護膜を形成する。
【００４５】
（６）熱処理工程
最後に、酸素を含む大気圧下の雰囲気中で熱処理を行う。熱処理における炉内温度は特に限定されず、例えば１５０℃以上３００℃以下である。また熱処理時間は特に限定されず、例えば１時間以上３時間以下である。なお、本実施形態において熱処理工程を省略してもよい。
以上により、本実施形態の薄膜トランジスタ１を得ることができる。
【実施例】
【００４６】
以下、実施例を挙げて本発明をより具体的に説明する。本発明は以下の実施例によって制限を受けるものではなく、前記、後記の趣旨に適合し得る範囲で変更を加えて実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００４７】
＜プレスパッタリング工程及び成膜工程におけるスパッタリングガス組成による比抵抗値及び成膜速度の評価＞
（サンプル作成）
上記した半導体層形成工程における方法で、ＩＧＺＯ膜（ＩＧＺＯ１１１４）から成る酸化物半導体層を準備した基板上に成膜し、サンプルＮｏ．１〜８を作成した。サンプルＮｏ．１〜８は、基板としてガラス基板（Ｃｏｒｎｉｎｇ社、Ｅａｇｌｅ−ＸＧ）を用いて作成した。サンプルＮｏ．９及び１０は、基板としてＳｉ基板もしくは熱酸化膜付きＳｉ基板を用いて作成した。
【００４８】
いずれのサンプルも、上記した図３に示すスパッタリング装置１００を用いて酸化物半導体層を形成した。具体的には、真空容器２０を３×１０−６Ｔｏｒｒ以下に真空排気した後に、１００ｓｃｃｍのスパッタ用ガスを導入しつつ、真空容器内２の圧力を０．９Ｐａとなるように調整した。そして、複数のアンテナ５０に７ｋＷの高周波電力を供給し、誘導結合型のプラズマを生成及び維持した。そしてターゲットＴに直流電圧パルス（５０ｋＨｚ、Ｄｕｔｙ９７％）を印加して、ターゲットバイアス電圧を−４００Ｖのとしてスパッタリングを行なった。
【００４９】
酸化物半導体層を形成する際のスパッタリング条件（プレスパッタリング工程及び第１・第２成膜工程におけるスパッタリングガス組成、スパッタリング時間、膜厚）は、表１〜３に示すとおりである。成膜工程が上下２段で表記されているものは、上段が第１成膜工程の条件、下段が第２成膜工程の条件を示している。スパッタリングガスが「Ａｒ＋Ｏ２（５％）」と表記されているものは、スパッタリングガスとして、ＡｒとＯ２の混合ガスであって、酸素ガス濃度が５ｖоｌ％のものを用いたことを表している。スパッタリングガスが「Ａｒ」のように表記されているものは、Ａｒガス濃度が９９．９ｖоｌ％以上のスパッタリングガスを用いたことを表している。スパッタリングガスが「Ａｒ＋Ｏ２（５％）」のように表記されているものは、スパッタリングガスとして、ＡｒとＯ２の混合ガスであって、酸素ガス濃度が５ｖоｌ％のものを用いたことを表している。
【００５０】
（比抵抗測定）
サンプルＮｏ．１〜８に対して、成膜した酸化物半導体層の比抵抗値を、高抵抗率計(三菱ケミカルアナリテック社製、ＭＣＰ−ＨＴ８００)を用いて測定した。測定結果を表１及び表２に示す。
【００５１】
【表１】
2020088152.tif 000003
【００５２】
表１から分かるように、プレスパッタリング工程においてアルゴンガスと酸素ガスの混合ガスをスパッタリングガスとして供給したＮｏ．１及び２のサンプルは、プレスパッタリング工程においてアルゴンガスのみをスパッタリングガスとして供給したＮｏ．３及び４のサンプルよりも比抵抗値が大きくなった。スパッタリング工程においてアルゴンガスと酸素ガスの混合ガスを供給することにより、成膜工程において酸素欠損の少ない酸化物半導体層を形成して電気的特性を向上できることが確認できた。
【００５３】
【表２】
2020088152.tif 000004
【００５４】
表２から分かるように、プレスパッタリング工程において供給するスパッタリングガス中の酸素ガス濃度が高いほど比抵抗値が大きくなった。これより、プレスパッタリング工程において供給するスパッタリングガス中の酸素ガス濃度が高いほど、成膜工程において酸素欠損のより少ない酸化物半導体層を形成することができ、電気的特性をより向上できることが確認できた。
【００５５】
（成膜速度）
サンプルＮｏ．９及び１０に対して、分光エリプソメータ(大塚電子株式会社製、ＦＥ−５０００Ｓ)を用いて酸化物半導体の膜厚を測定し、その測定した膜厚と成膜時間から成膜速度を算出した。測定結果を表３に示す。
【００５６】
【表３】
2020088152.tif 000005
【００５７】
表３から分かるように、プレスパッタリング工程を行ったサンプルＮｏ．９と、プレスパッタリング工程を行わなかったＮｏ．１０とでは、成膜速度が同程度であった。すなわち、スパッタリングガスとしてアルゴンガスと酸素ガスの混合ガスを供給してプレスパッタリングを行うことによって、成膜速度は低下しないことがわかる。
【００５８】
＜プレスパッタリング工程におけるスパッタリング時間による比抵抗値の評価＞
次に、スパッタリング工程及び成膜工程の条件を表４のようにして２種類のサンプルＮｏ．１１及び１２を作成した。その他の製造条件はサンプルＮｏ．１〜８と同じである。サンプルＮｏ．１１及び１２を、プレスパッタリング工程のスパッタリング時間を変えてそれぞれ複数個作成し、それぞれに対して比抵抗値を測定した。その結果を図５に示す。
【００５９】
【表４】
2020088152.tif 000006
【００６０】
図５に示すように、プレスパッタリング工程におけるスパッタリング時間が長いほど、成膜工程において酸素欠損のより少ない酸化物半導体層を形成することができ、電気的特性をより向上できることが確認できた。また、プレスパッタリング工程におけるスパッタリング時間が１５分を超えると、電気的特性が大きく向上しないことがわかった。これより、電気的特性向上及び生産性向上の両観点から、プレスパッタリング工程におけるスパッタリング時間は５分以上１５分以下が好ましいことが確認できた。
【００６１】
＜トランジスタ特性評価＞
次に、低抵抗Ｓｉ基板のゲート電極の上に、ＳｉＯ２からなる膜厚１００ｎｍのゲート絶縁層を設け、その上にＩＧＺＯ膜（ＩＧＺＯ１１１４）からなる酸化物半導体層を設け、その上に、ソース電極、ドレイン電極（Ｐｔ：２０ｎｍ、Ｍｏ：８０ｎｍ）を設け、２種類の薄膜トランジスタのサンプルＮｏ．１３及び１４を作成した。サンプルＮｏ．１３及び１４のスパッタリング工程及び成膜工程の条件は以下のとおりである（それぞれ、表３におけるＮｏ．９、Ｎｏ．１０の条件と同じである）。表５からわかるように、サンプルＮｏ．１４では、プレスパッタリング工程を行っていない。またいずれのサンプルも、上記した熱処理工程を行っていない。その他の製造条件は上記と同じである。
【００６２】
【表５】
2020088152.tif 000007
【００６３】
サンプルＮｏ．１３及び１４の薄膜トランジスタに対して、ドレイン電流‐ゲート電圧特性（Ｉｄ−Ｖｇ特性）を評価した。それぞれのサンプルのＩｄ−Ｖｇ特性は図６及び図７に示すとおりである。
【００６４】
図６に示すように、プレスパッタリング工程を行った発明例であるサンプルＮｏ．１３では、熱処理工程を行っていないにも関わらず、ゲート電圧Ｖｇが−２０Ｖから２０Ｖへ変化するに伴い、ドレイン電流Ｉｄが１０桁以上増加しており、良好なスイッチング特性が得られた。これに対して、図７に示すように、プレスパッタリング工程及び熱処理工程を行わなかったサンプルＮｏ．１４では、ゲート電圧Ｖｇを−２０Ｖから２０Ｖへ変化させても、良好なスイッチング特性が得られなかった。
【符号の説明】
【００６５】
１    ・・・薄膜トランジスタ
２    ・・・基板
３    ・・・ゲート電極
４    ・・・ゲート絶縁層
５    ・・・酸化物半導体層
５ａ  ・・・第１半導体層
５ｂ  ・・・第２半導体層
６    ・・・ソース電極
７    ・・・ドレイン電極
８    ・・・保護膜
【図１】
2020088152.tif 000008
【図２】
2020088152.tif 000009
【図３】
2020088152.tif 000010
【図４】
2020088152.tif 000011
【図５】
2020088152.tif 000012
【図６】
2020088152.tif 000013
【図７】
2020088152.tif 000014