(57)【要約】【課題】  ノイズを低減することができる。【解決手段】  光電変換装置は、複数の光電変換素子と、前記複数の光電変換素子に対応して配された複数のアナログデジタル変換器と、を備える。前記複数のアナログデジタル変換器のそれぞれは、前記光電変換素子で生じた電荷に基づく信号を受ける比較器と、前記比較器の入力ノードと出力ノードとを接続する第１のスイッチと、前記第１のスイッチがオンからオフに制御されたあとに、容量素子を用いて前記比較器の前記入力ノードの電圧を変化させるオフセット制御回路と、を含む。前記複数のアナログデジタル変換器は、第１のアナログデジタル変換器と、第２のアナログデジタル変換器とを含む。前記第１のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は第１の容量値を有し、前記第２のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は前記第１の容量値とは異なる第２の容量値を有する。【選択図】  図１
2020080454.tif 000002
【特許請求の範囲】
【請求項１】
複数の光電変換素子と、
前記複数の光電変換素子に対応して配された複数のアナログデジタル変換器と、を備え、
前記複数のアナログデジタル変換器のそれぞれは、
前記光電変換素子で生じた電荷に基づく信号を受ける比較器と、
前記比較器の入力ノードと出力ノードとを接続する第１のスイッチと、
前記第１のスイッチがオンからオフに制御されたあとに、容量素子を用いて前記比較器の前記入力ノードの電圧を変化させるオフセット制御回路と、を含み、
前記複数のアナログデジタル変換器は、第１のアナログデジタル変換器と、第２のアナログデジタル変換器とを含み、
前記第１のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は第１の容量値を有し、
前記第２のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は前記第１の容量値とは異なる第２の容量値を有する、
ことを特徴とする光電変換装置。
【請求項２】
前記第１のアナログデジタル変換における前記オフセット制御回路による電圧の変化量が、前記第１のアナログデジタル変換における前記オフセット制御回路による電圧の変化量とは異なる、
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記オフセット制御部は、前記容量素子の第１の端子と前記比較器の前記入力ノードとを接続する第２のスイッチを含み、
前記第１のスイッチがオンであり、かつ、前記第２のスイッチがオフである状態から、第１のスイッチがオンからオフに制御され、その後、前記第２のスイッチがオフからオンに制御される、
ことを特徴とする請求項１または請求項２に記載の光電変換装置。
【請求項４】
前記オフセット制御回路は、前記容量素子の前記第１の端子と電源とを接続する第３のスイッチを含み、
前記第３のスイッチは前記第１のスイッチと同じ制御信号によって制御される、
ことを特徴とする請求項３に記載の光電変換装置。
【請求項５】
前記オフセット制御回路は、前記容量素子の第２の端子と電源とを接続する第４のスイッチ、および、前記容量素子の前記第２の端子と接地ノードとを接続する第５のスイッチ、を含み、
前記第５のスイッチは前記第１のスイッチと同じ制御信号によって制御される、
ことを特徴とする請求項３に記載の光電変換装置。
【請求項６】
前記アナログデジタル変換器は、前記比較器の前記入力ノードに接続された第１の端子と、前記光電変換素子で生じた電荷に基づく信号と比較される参照信号を受ける第２の端子とを有する第２の容量素子を含み、
前記オフセット制御回路に含まれる前記容量素子の第１の端子は、前記比較器の前記入力ノードに接続され、
前記オフセット制御回路は、前記容量素子の第２の端子と、前記第２の容量素子の第２の端子とを接続する第２のスイッチを含む、
ことを特徴とする請求項１または２に記載の光電変換装置。
【請求項７】
前記第１のアナログデジタル変換器の前記容量素子の容量値は、前記第２のアナログデジタル変換器の前記容量素子の容量値より大きく、
前記第１のアナログデジタル変換器の前記第２の容量素子の容量値は、前記第２のアナログデジタル変換器の前記第２の容量素子の容量値より小さい、
ことを特徴とする請求項６に記載の光電変換装置。
【請求項８】
前記第１のアナログデジタル変換器における、前記容量素子の容量値および前記第２の容量素子の容量値の和が、前記第２のアナログデジタル変換器における、前記容量素子の容量値および前記第２の容量素子の容量値の和に等しい、
ことを特徴とする請求項６または請求項７に記載の光電変換装置。
【請求項９】
前記第１のスイッチがオンであり、かつ、前記第２のスイッチがオフである状態から、第１のスイッチがオンからオフに制御され、その後、前記第２のスイッチがオフからオンに制御される、
ことを特徴とする請求項６乃至請求項８のいずれか一項に記載の光電変換装置。
【請求項１０】
前記第２のスイッチは、前記参照信号の信号値が変化している間、オンに維持される、
ことを特徴とする請求項９に記載の光電変換装置。
【請求項１１】
前記第１のアナログデジタル変換器の前記容量素子の前記第１の容量値は可変であり、
前記第２のアナログデジタル変換器の前記容量素子の前記第２の容量値は可変である、
ことを特徴とする請求項１乃至請求項１０のいずれか一項に記載の光電変換装置。
【請求項１２】
前記第１のアナログデジタル変換器の変換ゲイン、および、前記第２のアナログデジタル変換器の変換ゲインに応じて、前記第１の容量値、および、前記第２の容量値が変化する、
ことを特徴とする請求項１１に記載の光電変換装置。
【請求項１３】
前記複数の光電変換素子は、複数の列をなすように配列され、
複数の列に対応して複数の信号線が配され、
前記複数の信号線の１つに、前記第１のアナログデジタル変換器および前記第２のアナログデジタル変換器が接続される、
ことを特徴とする請求項１乃至請求項１２のいずれか一項に記載の光電変換装置。
【請求項１４】
請求項１乃至請求項１３のいずれか一項に記載の光電変換装置と、
前記光電変換装置からの信号を処理する信号処理装置と、を備える、
ことを特徴とする光電変換システム。
【請求項１５】
移動体であって、
請求項１４に記載の光電変換システムと、
前記光電変換システムによって取得された画像信号に基づいて前記移動体を制御する制御手段と、を有する、
ことを特徴とする移動体。
【請求項１６】
複数のアナログデジタル変換器を備え、
前記複数のアナログデジタル変換器のそれぞれは、
アナログ信号を受ける比較器と、
前記比較器の入力ノードと出力ノードとを接続する第１のスイッチと、
前記第１のスイッチがオンからオフに制御されたあとに、容量素子を用いて前記比較器の前記入力ノードの電圧を変化させるオフセット制御回路と、を含み、
前記複数のアナログデジタル変換器は、第１のアナログデジタル変換器と、第２のアナログデジタル変換器とを含み、
前記第１のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は第１の容量値を有し、
前記第２のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は前記第１の容量値とは異なる第２の容量値を有する、
ことを特徴とする信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は光電変換装置、カメラ、移動体、および、信号処理装置に関する。
【背景技術】
【０００２】
近年、複数のアナログデジタル変換器（ＡＤ変換器）が搭載された光電変換装置が知られている。特許文献１には、行列状に配された複数の光電変換素子と、各列に対応して配されたＡＤ変換器と、を備える撮像装置が開示されている。
【０００３】
特許文献１では、ＡＤ変換器の比較部がリセットされた後に、比較部の入力端子に所定の電圧（オフセット）を印加することが開示されている。さらに、複数の列に対応して配された複数のＡＤ変換器において、互いに異なるオフセットが印加される。これにより、複数の列から同程度のレベルの信号が入力されたときに、複数のＡＤ変換器の比較処理が同時に終了しないようにし、電力集中を低減している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−０３３３６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の撮像装置は、複数のＡＤ変換器に異なる電圧値のオフセットを供給するための、複数の配線を備えている。撮像装置に設けられる配線の数が増えるため、隣接する配線間の距離が短くなりやすい。結果として、クロストークなどのノイズが生じる可能性がある。
【０００６】
上記の課題に鑑み、本発明は、光電変換装置において、ノイズを低減することを目的とする。
【課題を解決するための手段】
【０００７】
１つの実施例の光電変換装置は、複数の光電変換素子と、前記複数の光電変換素子に対応して配された複数のアナログデジタル変換器と、を備え、前記複数のアナログデジタル変換器のそれぞれは、前記光電変換素子で生じた電荷に基づく信号を受ける比較器と、前記比較器の入力ノードと出力ノードとを接続する第１のスイッチと、前記第１のスイッチがオンからオフに制御されたあとに、容量素子を用いて前記比較器の前記入力ノードの電圧を変化させるオフセット制御回路と、を含み、前記複数のアナログデジタル変換器は、第１のアナログデジタル変換器と、第２のアナログデジタル変換器とを含み、前記第１のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は第１の容量値を有し、前記第２のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は前記第１の容量値とは異なる第２の容量値を有する、ことを特徴とする。
【０００８】
複数のアナログデジタル変換器を備え、
別の実施例の信号処理装置は、複数のアナログデジタル変換器を備え、前記複数のアナログデジタル変換器のそれぞれは、アナログ信号を受ける比較器と、前記比較器の入力ノードと出力ノードとを接続する第１のスイッチと、前記第１のスイッチがオンからオフに制御されたあとに、容量素子を用いて前記比較器の前記入力ノードの電圧を変化させるオフセット制御回路と、を含み、前記複数のアナログデジタル変換器は、第１のアナログデジタル変換器と、第２のアナログデジタル変換器とを含み、前記第１のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は第１の容量値を有し、前記第２のアナログデジタル変換器の前記オフセット制御回路の前記容量素子は前記第１の容量値とは異なる第２の容量値を有する、ことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、ノイズを低減することができる。
【図面の簡単な説明】
【００１０】
【図１】光電変換装置の構成を模式的に示す図。
【図２】（ａ）光電変換装置のＡＤ変換器の構成を示す等価回路図。（ｂ）光電変換装置の動作を説明するためのタイミング図。
【図３】（ａ）光電変換装置のＡＤ変換器の構成を示す等価回路図。（ｂ）光電変換装置の動作を説明するためのタイミング図。
【図４】（ａ）光電変換装置のＡＤ変換器の構成を示す等価回路図。（ｂ）光電変換装置の動作を説明するためのタイミング図。
【図５】（ａ）、（ｂ）光電変換装置の動作を説明するためのタイミング図。
【図６】光電変換装置の構成を模式的に示す図。
【図７】光電変換装置の構成を模式的に示す図。
【図８】（ａ）、（ｂ）光電変換装置の動作を説明するためのタイミング図。
【図９】光電変換システムの実施例のブロック図。
【図１０】移動体の実施例のブロック図。
【発明を実施するための形態】
【００１１】
以下では、本発明の実施例について図面を用いて詳細に説明する。本発明は以下に説明される実施例のみに限定されない。本発明の趣旨を超えない範囲で以下に説明される実施例の一部の構成が変更された変形例も、本発明の実施例である。また、以下のいずれかの実施例の一部の構成を、他の実施例に追加した例、あるいは他の実施例の一部の構成と置換した例も本発明の実施例である。
【実施例１】
【００１２】
図１は本実施例の光電変換装置の構成を模式的に示した図である。複数の光電変換素子１００はマトリクス状に配置され、光電変換素子アレイ１０１を構成する。光電変換素子アレイ１０１は行方向の制御を行う垂直走査回路１０２に接続される。光電変換素子アレイ１０１の各列に配された垂直信号線１０３は、対応する比較器１０６に接続される。なお、光電変換素子１００ごとに１つの比較器１０６が配されてもよい。
【００１３】
比較器１０６は２つの入力ノードを有する。比較器１０６の１つの入力ノードには、光電変換素子１００で生じた電荷に基づく信号が、垂直信号線１０３を介して入力される。また、比較器１０６の別の入力ノードには、ランプ発生回路１０４によって生成されたランプ参照信号が入力される。比較器１０６の２つの入力ノードの少なくとも１つには、オフセット制御回路１０５が接続される。オフセット制御回路１０５は、比較器１０６においてオートゼロ動作（リセット動作）が行われた後に、比較器１０６の入力ノードの電圧を所定量変化させる。比較器１０６の入力ノードの電圧が変化することを、オフセットが付与されるとも言う。
【００１４】
比較器１０６は垂直信号線１０３の信号とランプ参照信号ＲＡＭＰの大小関係を比較する。両者の大小関係が反転したタイミングで、比較器１０６はラッチ１０８にラッチパルス信号を供給する。ラッチパルス信号を受けると、ラッチ１０８はカウンタ１０７が発生するカウント信号を取り込む。以上の動作により、光電変換素子１００で生じた電荷に基づく信号に対するＡＤ変換が行われる。つまり、比較器１０６はアナログデジタル変換器（以下、ＡＤ変換器）を構成する。本実施形態では、複数の光電変換素子１００が複数の列をなすように配列される。当該複数の列に対応して複数のＡＤ変換器が配されている。
【００１５】
水平走査回路１０９はラッチ１０８に記憶されたデジタル値を順次読み出しデジタル映像信号を出力する。
【００１６】
図２（ａ）は、１つの列に対応するＡＤ変換器の比較器１０６およびオフセット制御回路１０５を示した構成例である。特段に断りがない限り、複数のＡＤ変換器のそれぞれが図２（ａ）に示された構成を有する。
【００１７】
比較器１０６の２つの入力ノードｉｎｎ、入力ノードｉｎｐは、それぞれ、容量素子Ｃ１、Ｃ２を介して、１つの垂直線Ｖｓｉｇおよびランプ信号線ＶＲＭＰに接続される。またオートゼロ動作のためのスイッチが制御信号φ１によって制御される。オートゼロ動作とは、比較器１０６の入力ノードと出力ノードとをショートする動作であり、制御信号φ１によって制御されるスイッチをオンすることで、オートゼロ動作が実行される。オートゼロ動作によって、比較器１０６の出力が反転する動作点が定められるので、オートゼロ動作は、比較器１０６のリセット動作、あるいは、初期化動作と言ってもよい。
【００１８】
オフセット制御回路１０５は、２つのスイッチと１つの容量素子Ｃ３で構成される。容量素子Ｃ３は可変容量である。複数のＡＤ変換器は複数のグループに分けられ、複数のグループの間で異なる容量値が設定可能である。１つのグループのＡＤ変換器に対しては、同じ容量値が設定される。容量素子Ｃ３の第１の端子には、制御信号φ１で制御されるスイッチと制御信号φ２で制御されるスイッチとが接続される。制御信号φ１で制御されるスイッチは電源に接続され、制御信号φ２で制御されるスイッチは比較器１０６の入力ノードｉｎｐに接続されている。容量素子Ｃ３の第２の端子は接地される。
【００１９】
図２（ｂ）は、図２（ａ）の比較器１０６およびオフセット制御回路１０５の動作を説明するタイミング図である。ＶＲＭＰはランプ信号線ＶＲＭＰの電位（ランプ参照信号の信号値）を示し、制御信号φ１、制御信号φ２はそれぞれスイッチを制御するパルスである。図中において、各制御信号が高いレベル（以下、ｈｉ）のとき対応するスイッチがｏｎ（導通状態）となり、各制御信号が低いレベル（以下、ｌｏ）のとき対応するスイッチがｏｆｆ（非導通状態）となる。
【００２０】
制御信号φ１がｈｉの期間、ＶＲＭＰは所定のレベルに設定されており、容量素子Ｃ１，Ｃ２により比較器１０６のオートゼロ動作が行われる。比較器１０６の入出力がショートされ、比較器１０６の入力ノードｉｎｐは電源レベルとは異なる所定の電圧になる。同時に容量素子Ｃ３には電源レベルが保持される。続く期間で制御信号φ１をｌｏとしたのち制御信号φ２をｈｉとする。このことにより容量素子Ｃ３にセットされた電荷の一部が容量素子Ｃ２に移動する。換言すると、容量素子Ｃ３に保持された電源レベルの電圧と、比較器１０６の入力ノードｉｎｐに保持された電圧とが、容量素子Ｃ２と容量素子Ｃ３の合成容量に応じて加重平均される。その結果、比較器１０６の入力ノードｉｎｐの電圧が所定の変化量Ｖｓｈｉｆｔだけ変化する。この変化量Ｖｓｈｉｆｔは容量素子Ｃ２と容量素子Ｃ３の容量値の比に依存する。例えば第１の列と第２の列で容量素子Ｃ３の容量値を異なる大きさとすれば、変化量Ｖｓｈｉｆｔを異ならせることができる。なお、変化量Ｖｓｈｉｆｔは、オフセット量とも呼ばれる。
【００２１】
この後、制御信号φ２をｌｏとし、そして、ＶＲＭＰのランプダウンを開始する。ランプダウンの開始から入力信号ＶｓｉｇとＶＲＭＰとの大小関係が反転するまでの時間を計測することにより、ＡＤ変換を行う。
【００２２】
このように、本実施例では、比較器１０６の入力ノードと出力ノードとを接続するスイッチがオンからオフに制御されたあとに、オフセット制御回路１０５が容量素子Ｃ３を用いて比較器１０６の入力ノードの電圧を変化させている。このとき、例えば第１の列のオフセット制御回路１０５の容量素子Ｃ３の容量値は、第２の列のオフセット制御回路１０５の容量素子Ｃ３の容量値と異なる。そのため、２つの列において、異なる変化量（オフセット量）で、比較器１０６の入力ノードの電圧が変化する。
【００２３】
このような構成によれば、複数のＡＤ変換器の比較処理が同時に終了する可能性を低減することができる。結果として、配線数を減らしつつ、ノイズを低減することが可能である。
【００２４】
なお、上述の例では容量素子Ｃ３は可変容量である。しかし、容量素子Ｃ３は固定の容量値を有していてもよい。この場合でも、異なるグループに含まれる２つの容量素子Ｃ３は、互いに異なる容量値を有している。
【実施例２】
【００２５】
図３（ａ）は、光電変換装置の比較器１０６およびオフセット制御回路１０５の他の構成例を示す。実施例１とは、オフセット制御回路１０５の構成が異なる。オフセット制御回路１０５の構成以外は、光電変換装置の構成は、実施例１と同じである。そこで、本実施例では、実施例１と異なる部分のみを説明し、実施例１と同じ部分の説明は省略する。
【００２６】
本実施例の容量素子Ｃ３の容量値は可変である。容量素子Ｃ３には３つのスイッチが接続されている。容量素子Ｃ３の第１の端子は、制御信号φ３で制御されるスイッチを介して、比較器１０６の入力ノードに接続される。容量素子Ｃ３の第２の端子は、制御信号φ１で制御されるスイッチを介して、接地ノードに接続される。また、容量素子Ｃ３の第２の端子は、制御信号φ２で制御されるスイッチを介して、電源に接続される。
【００２７】
図３（ｂ）を用いて、図３（ａ）の比較器１０６およびオフセット制御回路１０５の動作を説明する。図２（ｂ）と同様、ＶＲＭＰはランプ信号線の電位を示し、制御信号φ１、制御信号φ２、制御信号φ３はそれぞれ対応するスイッチを制御するパルスである。ｈｉでスイッチがｏｎに制御される。
【００２８】
図２（ｂ）の場合に対し制御信号φ３が追加され、オートゼロ動作の期間とオフセット付与動作の期間に、制御信号φ３がｈｉとなっている。図２（ｂ）の場合と同様に、制御信号φ１および制御信号φ２が制御される。制御信号φ３はオートゼロ動作とオフセット付与動作が終了した後にｌｏとなる。
【００２９】
この動作により、まず、容量素子Ｃ３の第１の端子が比較器１０６の入力ノードｉｎｐに接続された状態で、オートゼロ動作が行われる。このとき、容量素子Ｃ３の第２の端子は接地されている。次に、オートゼロ動作が終わり、それから、容量素子Ｃ３の第２の端子に電源レベルの電圧が供給される。容量素子Ｃ３の第２の端子の電圧の変化が、容量素子Ｃ３の容量値に応じて、比較器１０６の入力ノードｉｎｐの電圧を変化させる。結果、比較器１０６の入力ノードｉｎｐの電圧は、図２（ｂ）と同様に制御される。例えば第１の列のオフセット制御回路１０５の容量素子Ｃ３の容量値は、第２の列のオフセット制御回路１０５の容量素子Ｃ３の容量値と異なる。そのため、２つの列において、異なる変化量（オフセット量）で、比較器１０６の入力ノードの電圧が変化する。
【００３０】
このように、本実施例では、比較器１０６の入力ノードと出力ノードとを接続するスイッチがオンからオフに制御されたあとに、オフセット制御回路１０５が容量素子Ｃ３を用いて比較器１０６の入力ノードの電圧を変化させている。このとき、例えば第１の列のオフセット制御回路１０５の容量素子Ｃ３の容量値は、第２の列のオフセット制御回路１０５の容量素子Ｃ３の容量値と異なる。そのため、２つの列において、異なる変化量（オフセット量）で、比較器１０６の入力ノードの電圧が変化する。
【００３１】
このような構成によれば、複数のＡＤ変換器の比較処理が同時に終了する可能性を低減することができる。結果として、配線数を減らしつつ、ノイズを低減することが可能である。
【００３２】
なお、上述の例では容量素子Ｃ３は可変容量である。しかし、容量素子Ｃ３は固定の容量値を有していてもよい。この場合でも、異なるグループに含まれる２つの容量素子Ｃ３は、互いに異なる容量値を有している。
【実施例３】
【００３３】
図４（ａ）は、光電変換装置の比較器１０６およびオフセット制御回路１０５の他の構成例を示す。実施例１とは、オフセット制御回路１０５の構成が異なる。また、比較器１０６の入力ノードｉｎｐに接続された容量素子Ｃ２の構成が異なる。これら以外は、光電変換装置の構成は、実施例１と同じである。そこで、本実施例では、実施例１と異なる部分のみを説明し、実施例１と同じ部分の説明は省略する。
【００３４】
図４（ａ）では、容量素子Ｃ２、容量素子Ｃ３がともに可変容量である。制御信号φ２によって制御されるスイッチにより、比較器１０６の入力ノードｉｎｐとランプ信号線ＶＲＭＰとの間に、容量素子Ｃ２および容量素子Ｃ３が並列に接続される。詳細には、容量素子Ｃ２の第１の端子、および、容量素子Ｃ３の第１の端子が、いずれも、比較器１０６の入力ノードｉｎｐに接続される。容量素子Ｃ２の第２の端子と、容量素子Ｃ３の第２の端子との間に、制御信号φ２によって制御されるスイッチが接続される。当該スイッチは、制御信号φ２に応じて、容量素子Ｃ２の第２の端子と、容量素子Ｃ３の第２の端子とをショートする。さらに、容量素子Ｃ３の第２の端子は、制御信号φ１で制御されるスイッチを介して、電源に接続される。
【００３５】
実施例１と同様に、第１の列のオフセット制御回路１０５の容量素子Ｃ３の容量値は、第２の列のオフセット制御回路１０５の容量素子Ｃ３の容量値と異なる。本実施例では、第１の列の容量素子Ｃ３の容量値は、第２の列の容量素子Ｃ３の容量値より大きい。これに対して、第１の列の容量素子Ｃ２の容量値は、第２の列の容量素子Ｃ２の容量値より小さい。
【００３６】
このような構成により、ランプ参照信号の信号値が変化したとき、第１の列の比較器１０６の入力ノードｉｎｐでの電圧の変化と第２の列の比較器１０６の入力ノードｉｎｐでの電圧の変化とが概ね同程度となる。結果として、２つの比較器１０６の入力の対称性が向上する
さらに、第１の列のＡＤ変換器における、容量素子Ｃ３の容量値および容量素子Ｃ２の容量値の和が、第２の列のＡＤ変換器における、容量素子Ｃ３の容量値および容量素子Ｃ２の容量値の和に等しいことが好ましい。この条件が満たされると、２つの比較器１０６の入力の対称性がさらに向上する。
【００３７】
図４（ｂ）を用いて図４（ａ）の比較器１０６およびオフセット制御回路１０５の動作を説明する。図２（ｂ）と同様、ＶＲＭＰはランプ信号線の電位を示し、制御信号φ１、制御信号φ２はそれぞれ対応するスイッチを制御するパルスである。ｈｉでスイッチがｏｎに制御される。
【００３８】
図２（ｂ）の場合に対して制御信号φ２の駆動が異なる。まず、制御信号φ１がｌｏになったあと、制御信号φ２はｈｉになる。したがって、比較器１０６のオートゼロ動作が終了したあと、制御信号φ２で制御されるスイッチがオフからオンに制御される。容量素子Ｃ３の第２の端子の電圧が、電源レベルからランプ参照信号ＶＲＭＰの初期値に応じたレベルに変化する。これに伴い、比較器１０６の入力ノードｉｎｐの電圧が変化する。上述の通り、第１の列のオフセット制御回路１０５の容量素子Ｃ３の容量値は、第２の列のオフセット制御回路１０５の容量素子Ｃ３の容量値と異なる。そのため、２つの列において、異なる変化量（オフセット量）で、比較器１０６の入力ノードｉｎｐの電圧が変化する。
【００３９】
次に、ランプ参照信号ＶＲＭＰの信号値が変化している間、即ちＡＤ変換の期間、制御信号φ２はｈｉに維持される。したがって、ランプ参照信号ＶＲＭＰの信号値が変化している間、制御信号φ２で制御されるスイッチはオンに維持される。ランプ参照信号ＶＲＭＰは、容量素子Ｃ２と容量素子Ｃ３の合成容量を介して、比較器１０６の入力ノードｉｎｐに伝達される。上述の通り、第１の列の容量素子Ｃ３の容量値は、第２の列の容量素子Ｃ３の容量値より大きく、一方、第１の列の容量素子Ｃ２の容量値は、第２の列の容量素子Ｃ２の容量値より小さい。そのため、第１の列と、第２の列とで、比較器１０６へ入力されるランプ参照信号ＶＲＭＰの対称性が向上する。
【００４０】
以上に説明した通り、本実施例では、比較器１０６の入力ノードと出力ノードとを接続するスイッチがオンからオフに制御されたあとに、オフセット制御回路１０５が容量素子Ｃ３を用いて比較器１０６の入力ノードの電圧を変化させている。このとき、例えば第１の列のオフセット制御回路１０５の容量素子Ｃ３の容量値は、第２の列のオフセット制御回路１０５の容量素子Ｃ３の容量値と異なる。そのため、２つの列において、異なる変化量（オフセット量）で、比較器１０６の入力ノードの電圧が変化する。
【００４１】
このような構成によれば、複数のＡＤ変換器の比較処理が同時に終了する可能性を低減することができる。結果として、配線数を減らしつつ、ノイズを低減することが可能である。
【００４２】
なお、上述の例では容量素子Ｃ２、および、容量素子Ｃ３は可変容量である。しかし、容量素子Ｃ２、および、容量素子Ｃ３は、いずれも固定の容量値を有していてもよい。この場合でも、異なるグループに含まれる２つの容量素子Ｃ３は、互いに異なる容量値を有している。
【実施例４】
【００４３】
本実施例は、実施例１乃至実施例３の光電変換装置の動作の変形例である。したがって、光電変換装置の構成は、実施例１乃至実施例３で説明したものと同じである。
【００４４】
本実施例では、スロープ型のＡＤ変換器において、ランプ参照信号ＶＲＭＰの傾きを変えて変換ゲインを変更する。図５は、ランプ参照信号ＶＲＭＰのアナログゲインを可変する例を説明する図である。図５（ａ）に示したように、低ゲインの設定では、ランプダウンの傾きが相対的に急峻である。一方、図５（ｂ）に示したように、高ゲインの設定では、ランプダウンの傾きが相対的に緩やかである。
【００４５】
このとき、オフセット制御回路１０５が比較器１０６の入力ノードｉｎｐに印加するオフセット量Ｖｓｈｉｆｔは、ＡＤ変換器の変換ゲインに応じて変えることが望ましい。本例では、ゲインに反比例してオフセット量Ｖｓｈｉｆｔを設定している。同時に、例えば第１の列のオフセット量と第２の列のオフセット量との差も、ゲイン設定によって変えることが望ましい。このような構成により、ＡＤ変換を含めた処理時間を、ゲイン設定によらず概略一定とすることができる。
【実施例５】
【００４６】
図６は、本実施例の光電変換装置の構成を模式的に示す図である。垂直信号線１０３の１本ごとに、２つの比較器１０６が配置されている点で、本実施例の光電変換装置は、図１に示された実施例１〜４の光電変換装置と異なる。図６において、比較器１０６の入力用の容量素子Ｃ１、Ｃ２およびラッチ１０８より後段の回路は省略している。以下では、実施例１〜４と異なる部分を主として説明する。
【００４７】
本実施例では、１つの垂直信号線１０３に２つの比較器１０６、即ち、２つのＡＤ変換器が接続される。この構成によって、１つの入力アナログ信号を２つのＡＤ変換器が並列に処理することができる。したがって、短い時間で２つのデジタル信号を得ることができる。２つのデジタル信号を加算あるいは平均することにより、ランダムノイズを低減することが可能である。
【００４８】
１つの垂直信号線１０３に接続された２つのＡＤ変換器のそれぞれが、オフセット制御回路１０５を含む。ここでは、１つの垂直信号線１０３に接続された２つのＡＤ変換器を、便宜的に、第１のＡＤ変換器と第２のＡＤ変換器と呼ぶ。第１のＡＤ変換器のオフセット制御回路１０５と、第２のＡＤ変換器のオフセット制御回路１０５とは、互いに異なる変化量（オフセット量）のオフセットを比較器１０６に付与する。
【００４９】
第１のＡＤ変換器と第２のＡＤ変換器とで異なるオフセット量を設定することにより、ＡＤ変換のタイミングを分散させることが可能となる。結果として、よりノイズを低減する効果を得ることが可能である。なお、ここでは１つの垂直信号線１０３に対して２つの比較器１０６を接続する例を説明したが、１つの垂直信号線１０３に３つ以上の比較器が接続されてもよい。
【００５０】
実施例４では、第１の列のＡＤ変換器におけるオフセット量と、第２の列のＡＤ変換器におけるオフセット量との差分が、変換ゲインによって変わることが望ましいと説明した。しかしながら、複数のＡＤ変換器を用いる本実施例の場合は、ＡＤ変換時間とノイズ低減とのトレードオフになる。特に低ゲイン時は、第１のＡＤ変換器と第２のＡＤ変換器とでオフセット量の差分を大きくしても、ノイズ低減量が小さいことがありうる。よって、第１のＡＤ変換器と第２のＡＤ変換器とで、オフセット量がゲイン設定に反比例していなくてもよい。
【実施例６】
【００５１】
図７は本実施例の光電変換装置の構成を模式的に示す図である。図７は、光電変換素子アレイ１０１のうち１列の光電変換素子１００を示している。図７の４つの光電変換素子１００について、便宜的に、上から順にｐ１−ｐ４の記号を付して呼ぶ。
【００５２】
本実施例では光電変換素子アレイ１０１の１つの列に対して２本の垂直信号線１０３が配される。便宜的に、２本の垂直信号線１０３に、Ｖ１、Ｖ２の記号を付している。垂直信号線Ｖ１は、光電変換素子ｐ１と光電変換素子ｐ３に接続される。垂直信号線Ｖ２は、光電変換素子ｐ２と光電変換素子ｐ４に接続されている。
【００５３】
光電変換素子アレイ１０１の１つの列に対して、２つの比較器１０６、すなわち、２つのＡＤ変換器（第１のＡＤ変換器ＡＤ１と第２のＡＤ変換器ＡＤ２）が配される。
【００５４】
垂直信号線Ｖ１および垂直信号線Ｖ２は、それぞれ、マルチプレクサ１１０（以下、ＭＵＸ１１０）を介して第１のＡＤ変換器ＡＤ１および第２のＡＤ変換器ＡＤ２に選択的に接続される。２つのＭＵＸ１１０はそれぞれ選択信号Ｓ１、選択信号Ｓ２で制御される。
【００５５】
以上の構成により、本実施例の光電変換装置は、高速に複数の光電変換素子１００の信号を読み出すモードと、２つのＡＤ変換器で１つの入力信号を処理し、得られたデジタル信号を加算または平均することで低ノイズの信号を読み出すモードを設定可能である。
【００５６】
図８を用いて、本実施例の光電変換装置の動作を説明する。図８（ａ）は、高速に信号を読み出すモードの動作を説明する図である。
【００５７】
このモードでは、選択信号Ｓ１および選択信号Ｓ２は常時ｈｉである。第１の期間に駆動信号Ｈ１と駆動信号Ｈ２を同時にｈｉとする。これにより、光電変換素子ｐ１と光電変換素子ｐ２がアクティブになる。このとき、光電変換素子ｐ１からの信号は第１のＡＤ変換器ＡＤ１によってＡＤ変換される。光電変換素子ｐ２からの信号は第２のＡＤ変換器ＡＤ２によってＡＤ変換される。これらの動作は、図８（ａ）において、それぞれ期間ｐ１  ＡＤＣ、期間ｐ２  ＡＤＣで示されている。
【００５８】
続く第２の期間に、駆動信号Ｈ３と駆動信号Ｈ４を同時にｈｉとする。これにより、光電変換素子ｐ３と光電変換素子ｐ４がアクティブになる。光電変換素子ｐ３からの信号は第１のＡＤ変換器ＡＤ１によってＡＤ変換される。光電変換素子ｐ４からの信号は第２のＡＤ変換器ＡＤ２によってＡＤ変換される。これらの動作は、図８（ａ）において、それぞれ期間ｐ３  ＡＤＣ、期間ｐ４  ＡＤＣで示されている。
【００５９】
図８（ｂ）は、低ノイズで信号を読み出すモードの動作を説明する図である。
【００６０】
第１の期間から、第４の期間において、駆動信号Ｈ１−Ｈ４が順にｈｉになる。したがって、光電変換素子ｐ１−ｐ４が１つずつ順にアクティブになる。駆動信号Ｈ１がｈｉの期間には、選択信号Ｓ１がｈｉであり、選択信号Ｓ２がｌｏである。したがって、光電変換素子ｐ１からの信号は、第１のＡＤ変換器ＡＤ１および第２のＡＤ変換器ＡＤ２の両方に入力される。そのため、短時間で２つのデジタル信号が得られる。それぞれＡＤ変換される。
【００６１】
次に駆動信号Ｈ２がｈｉの期間には、選択信号Ｓ１がｌｏであり、選択信号Ｓ２がｈｉである。したがって、光電変換素子ｐ２からの信号は、第１のＡＤ変換器ＡＤ１および第２のＡＤ変換器ＡＤ２の両方に入力される。そのため、短時間で２つのデジタル信号が得られる。それぞれＡＤ変換される。
【００６２】
続く第３の期間、第４の期間は、それぞれ、第１の期間、第２の期間と同様の動作を行う。その結果、光電変換素子ｐ３からの信号から、２つのデジタル信号が得られる。また、光電変換素子ｐ４からの信号から、２つのデジタル信号が得られる。
【００６３】
上記２つのモードの少なくとも一方で、オフセット制御回路１０５は、第１のＡＤ変換器ＡＤ１と第２のＡＤ変換器ＡＤ２とに、異なるオフセット量のオフセットを付与する。この構成により、高精度、低ノイズの画像信号を得ることができる。
【実施例７】
【００６４】
光電変換システムの実施例について説明する。光電変換システムとして、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、カメラヘッド、複写機、ファックス、携帯電話、車載カメラ、観測衛星などがあげられる。図９に、光電変換システムの例としてカメラのブロック図を示す。
【００６５】
図９において、１００１はレンズの保護のためのバリアである。１００２は被写体の光学像を撮像装置１００４に結像させるレンズである。１００３はレンズ１００２を通った光量を可変するための絞りである。撮像装置１００４には、上述の各実施例で説明した光電変換装置が用いられる。
【００６６】
１００７は撮像装置１００４より出力された画素信号に対して、補正やデータ圧縮などの処理を行い、画像信号を取得する信号処理部である。そして、図９において、１００８は撮像装置１００４および信号処理部１００７に、各種タイミング信号を出力するタイミング発生部、１００９はカメラ全体を制御する全体制御部である。１０１０は画像データを一時的に記憶する為のフレームメモリ部である。１０１１は記録媒体に記録または読み出しを行うためのインターフェース部である。１０１２は撮像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体である。１０１３は外部コンピュータ等と通信する為のインターフェース部である。
【００６７】
なお、カメラシステムは少なくとも撮像装置１００４と、撮像装置１００４に被写体からの光を結像するレンズ１００２とを有すればよい。
【００６８】
以上に説明した通り、光電変換システムの実施例において、撮像装置１００４には、上述の各実施例の光電変換装置が用いられる。このような構成によれば、カメラシステムにおいてノイズを低減することができる。
【実施例８】
【００６９】
移動体の実施例について説明する。本実施例の移動体は、車載カメラを備えた自動車である。図１０（ａ）は、自動車２１００の外観と主な内部構造を模式的に示している。自動車２１００は、撮像装置２１０２、撮像システム用集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）２１０３、警報装置２１１２、主制御部２１１３を備える。
【００７０】
撮像装置２１０２は、上述の実施例で説明したいずれかの光電変換装置が用いられる。警報装置２１１２は、撮像システム、車両センサ、制御ユニットなどから異常を示す信号を受けたときに、運転手へ向けて警告を行う。主制御部２１１３は、撮像システム、車両センサ、制御ユニットなどの動作を統括的に制御する。なお、自動車２１００が主制御部２１１３を備えていなくてもよい。この場合、撮像システム、車両センサ、制御ユニットが個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）。
【００７１】
図１０（ｂ）は、自動車２１００のシステム構成を示すブロック図である。自動車２１００は、第１の撮像装置２１０２と第２の撮像装置２１０２を含む。つまり、本実施例の車載カメラはステレオカメラである。撮像装置２１０２には、光学部２１１４により被写体像が結像される。撮像装置２１０２から出力された画素信号は、画像前処理部２１１５によって処理され、そして、撮像システム用集積回路２１０３に伝達される。画像前処理部２１１５は、Ｓ−Ｎ演算や、同期信号付加などの処理を行う。
【００７２】
撮像システム用集積回路２１０３は、画像処理部２１０４、メモリ２１０５、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８、異常検出部２１０９、および、外部インターフェース（Ｉ／Ｆ）部２１１６を備える。画像処理部２１０４は、画素信号を処理して画像信号を生成する。また、画像処理部２１０４は、画像信号の補正や異常画素の補完を行う。メモリ２１０５は、画像信号を一時的に保持する。また、メモリ２１０５は、既知の撮像装置２１０２の異常画素の位置を記憶していてもよい。光学測距部２１０６は、画像信号を用いて被写体の合焦または測距を行う。視差演算部２１０７は、視差画像の被写体照合（ステレオマッチング）を行う。物体認知部２１０８は、画像信号を解析して、自動車、人物、標識、道路などの被写体の認知を行う。異常検出部２１０９は、撮像装置２１０２の故障、あるいは、誤動作を検知する。異常検出部２１０９は、故障や誤動作を検知した場合には、主制御部２１１３へ異常を検知したことを示す信号を送る。外部Ｉ／Ｆ部２１１６は、撮像システム用集積回路２１０３の各部と、主制御部２１１３あるいは種々の制御ユニット等との間での情報の授受を仲介する。
【００７３】
自動車２１００は、車両情報取得部２１１０および運転支援部２１１１を含む。車両情報取得部２１１０は、速度・加速度センサ、角速度センサ、舵角センサ、測距レーダ、圧力センサなどの車両センサを含む。
【００７４】
運転支援部２１１１は、衝突判定部を含む。衝突判定部は、光学測距部２１０６、視差演算部２１０７、物体認知部２１０８からの情報に基づいて、物体との衝突可能性があるか否かを判定する。光学測距部２１０６や視差演算部２１０７は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。
【００７５】
運転支援部２１１１が他の物体と衝突しないように自動車２１００を制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。
【００７６】
自動車２１００は、さらに、エアバッグ、アクセル、ブレーキ、ステアリング、トランスミッション等の走行に用いられる駆動部を具備する。また、自動車２１００は、それらの制御ユニットを含む。制御ユニットは、主制御部２１１３の制御信号に基づいて、対応する駆動部を制御する。
【００７７】
以上に説明した通り、自動車の実施例において、撮像装置２１０２には、上述の実施例のいずれかの光電変換装置が用いられる。このような構成によれば、ノイズを低減することができる。
【符号の説明】
【００７８】
１００  光電変換素子
１０５  オフセット制御回路
１０６  比較器
Ｃ１  容量素子
Ｃ２  容量素子
Ｃ３  容量素子
【図１】
2020080454.tif 000003
【図２】
2020080454.tif 000004
【図３】
2020080454.tif 000005
【図４】
2020080454.tif 000006
【図５】
2020080454.tif 000007
【図６】
2020080454.tif 000008
【図７】
2020080454.tif 000009
【図８】
2020080454.tif 000010
【図９】
2020080454.tif 000011
【図１０】
2020080454.tif 000012