(57)【要約】【課題】エレクトロルミネセンス表示装置において、隣接画素色の意図せぬ発光による混色及び、バンク上での自色発光の発生を低減すること。【解決手段】特定の色に発光する画素を規則的に配列したものであって、互いに異なる色に発光する少なくとも複数の画素のアレイを有し、前記画素は、視認方向からみて、共通電極１０、第１のブロック層、発光層７、第２のブロック層及び画素電極３がこの順に積層され、少なくとも、発光層７、前記第２のブロック層及び画素電極３は、前記画素ごとに独立して設けられ、隣接する画素は、バンク４により隔てられ、少なくとも前記画素のアレイの一部分において、バンク４上で、一の画素に属する発光層７の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合う、エレクトロルミネセンス表示装置。【選択図】図３
2020113638.tif 000002
【特許請求の範囲】
【請求項１】
特定の色に発光する画素を規則的に配列したものであって、互いに異なる色に発光する少なくとも複数の画素のアレイを有し、
前記画素は、視認方向からみて、共通電極、第１のブロック層、発光層、第２のブロック層及び画素電極がこの順に積層され、
少なくとも、前記発光層、前記第２のブロック層及び前記画素電極は、前記画素ごとに独立して設けられ、
隣接する画素は、バンクにより隔てられ、
少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合う、
エレクトロルミネセンス表示装置。
【請求項２】
少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合い、さらにその上に、前記他の画素に属する前記発光層が部分的に重なり合う、
請求項１に記載のエレクトロルミネセンス表示装置。
【請求項３】
少なくとも一の発光色を有する前記画素のアレイに属する画素において、前記第２のブロック層の面積は、前記発光層の面積より大きい、
請求項１又は２に記載のエレクトロルミネセンス表示装置。
【請求項４】
前記一の発光色と異なる別の発光色を有する前記画素のアレイに属する画素において、前記第２のブロック層の面積と前記発光層の面積が等しい、
請求項３に記載のエレクトロルミネセンス表示装置。
【請求項５】
少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記第２のブロック層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合う、
請求項３又は４に記載のエレクトロルミネセンス表示装置。
【請求項６】
前記一の発光色を有する前記画素のアレイに属する画素において、前記第２のブロック層の重心位置は、前記発光層の重心位置からオフセットされている、
請求項３又は４に記載のエレクトロルミネセンス表示装置。
【請求項７】
基板上に画素電極及び、隣接する画素を隔てるバンクを形成するステップと、
一の発光色について第１のマスクを用いて第２のブロック層を形成した後、前記第１のマスクと異なる第２のマスクを用いて発光層を形成するステップと、
さらにその後、少なくとも前記一の発光色と異なる他の発光色について第３のマスクを用いて第２のブロック層を形成した後、前記第３のマスクと異なる第４のマスクを用いて発光層を形成するステップと、
第１のブロック層及び共通電極を形成するステップと、
を含むエレクトロルミネセンス表示装置の製造方法。
【請求項８】
少なくとも前記他の発光色についての前記第２のブロック層の面積は、前記他の発光色についての前記発光層の面積より大きい、
請求項７に記載のエレクトロルミネセンス表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネセンス表示装置及びエレクトロルミネセンス表示装置の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、複数の電荷発生層と有機層が重なり合うように積層された有機発光装置が記載されている。特に、図３には、第一の有機層、第一の電荷発生層、第二の有機層、第二の電荷発生層及び第三の有機層がこの順に積層された一実施形態を示す断面図が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１２／０３９２１３号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
図１はトップエミッション型のエレクトロルミネセンス表示装置４００の代表的な構造を示す模式断面図である。エレクトロルミネセンス表示装置４００は、基板１、基板１上に形成された回路層２、画素ごとに形成された画素電極３、画素を隔てるバンク４、画素電極３とバンク４上にまたがって形成される正孔注入層５、画素ごとに独立して形成される電子ブロック層６Ｒ、６Ｇ、６Ｂと発光層７Ｒ、７Ｇ、７Ｂ、正孔ブロック層８、電子注入層９、共通電極１０と封止層１１をこの順に積層した構造となっている。
【０００５】
図１に示したエレクトロルミネセンス表示装置４００では、各画素はＲＧＢの三色のいずれかに発光色を持ち、バンク４により区画された領域それぞれが一つの画素となっている。図１では、各画素をその色により、Ｒ、Ｇ、Ｂの符号を付して示した。なお、バンク４により区画された画素の領域を開口領域、これに対し、バンク４が形成された画素以外の領域のことをマトリックス領域と呼ぶ場合がある。
【０００６】
また、画素ごとに独立して形成される電子ブロック層６と発光層７は、符号の末尾にＲ、Ｇ、Ｂいずれかの文字を付していずれの発光色の画素に属しているかを示すものとした。なお、特段どの画素に属しているかを特定しない場合は、Ｒ、Ｇ、Ｂいずれかの文字を付すことなく、単に、電子ブロック層６や発光層７のように示すものとする。
【０００７】
また、図１に示した例では、正孔注入層５と電子注入層９は画素ごとに独立することなく共通に設けているが、この両方又はいずれかが、画素ごとに独立するように設けられたものであっても差し支えない。
【０００８】
図１のエレクトロルミネセンス表示装置４００において、いずれかの画素を発光させる場合、例えば、画素Ｂを例にとって説明すると、画素Ｂに属する画素電極３に正電圧を印可すると、正孔注入層５、電子ブロック層６Ｂを経て発光層７Ｂに到達した正孔と、共通電極１０から、電子注入層９、正孔ブロック層８を経て発光層７Ｂに到達した電子とが結合し、発光層７Ｂの材質に応じた青色の発光を生じる。同図中には、正孔の移動経路を矢印Ｈで、電子の移動経路を矢印Ｅでそれぞれ示した。
【０００９】
図１に示したエレクトロルミネセンス表示装置４００を構成する各層は、一般に、フォトリソグラフィやファインマスクを用いた蒸着などの製膜プロセスにより形成される。その際、機械的な位置決め精度や材料の寸法誤差などの影響により、各層が形成される位置は、水平方向に数μｍずれる場合がある。そして、このずれは、画素の寸法が一般に数十μｍ〜数百μｍ程度であることを考慮すると、無視することはできない。
【００１０】
このようなずれにより、例えば、図２に示すように、画素Ｇの発光層７Ｇが図中右側にずれて形成され、バンク４の上の領域１３において、隣接する画素Ｂの電子ブロック層６Ｂに重なり合った場合を考える。同図では、領域１３では発光層７Ｇの更に上に発光層７Ｂが重なり合っている。この時に画素Ｇ又は画素Ｂを発光させる場合、ここでは、画素Ｂを発光させる場合を考える。
【００１１】
画素Ｂに属する画素電極３に正電圧を印加すると、発生した正孔と電子のほとんどは、画素Ｂの範囲内で結合し、画素Ｂを青色に発光させる。しかしながら、一部の正孔は、矢印Ｈで示したように電子ブロック層６Ｂ内を画素Ｂの外側へと移動し、領域１３に侵入する。かかる正孔は、矢印Ｅで示したように共通電極１０から導入される電子と発光層７Ｇ内で結合し、意図せぬ緑色の発光を生じる。
【００１２】
このように、エレクトロルミネセンス表示装置４００を構成する各層の水平方向のずれにより、バンク４上で意図せぬ色の発光が生じる場合がある。このような発光が生じると、混色により、色純度の低下が起こり、エレクトロルミネセンス表示装置４００による表示画像の品質の低下をもたらす。
【００１３】
エレクトロルミネセンス表示装置４００を構成する各層に水平方向のずれがなければ、上述した混色は通常生じないが、図２で説明した場合同様に、発生した正孔の一部が電子ブロック層６内を画素の外側へと移動し、バンク４上で電子と結合することにより、同色ではあるものの、画素外での発光が生じうる。このような発光は、表示画像の品質にはさほど大きな影響を与えないが、バンク４はその上での発光を考慮されていないため、かかる発光には無駄が多く、発光効率が低下する原因の一つとなる。
【００１４】
本発明は、上述した諸問題を改善するべくなされたものであり、エレクトロルミネセンス表示装置において、隣接画素色の意図せぬ発光による混色及び、バンク上での自色発光の発生を低減することを目的とする。
【課題を解決するための手段】
【００１５】
上記課題を解決すべく本出願において開示される発明は種々の側面を有しており、それ
ら側面の代表的なものの概要は以下の通りである。
【００１６】
（１）特定の色に発光する画素を規則的に配列したものであって、互いに異なる色に発光する少なくとも複数の画素のアレイを有し、前記画素は、視認方向からみて、共通電極、第１のブロック層、発光層、第２のブロック層及び画素電極がこの順に積層され、少なくとも、前記発光層、前記第２のブロック層及び前記画素電極は、前記画素ごとに独立して設けられ、隣接する画素は、バンクにより隔てられ、少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合う、エレクトロルミネセンス表示装置。
【００１７】
（２）（１）において、少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記発光層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合い、さらにその上に、前記他の画素に属する前記発光層が部分的に重なり合う、エレクトロルミネセンス表示装置。
【００１８】
（３）（１）又は（２）において、少なくとも一の発光色を有する前記画素のアレイに属する画素において、前記第２のブロック層の面積は、前記発光層の面積より大きい、エレクトロルミネセンス表示装置。
【００１９】
（４）（３）において、前記一の発光色と異なる別の発光色を有する前記画素のアレイに属する画素において、前記第２のブロック層の面積と前記発光層の面積が等しい、エレクトロルミネセンス表示装置。
【００２０】
（５）（３）又は（４）において、少なくとも前記画素のアレイの一部分において、前記バンク上で、一の画素に属する前記第２のブロック層の上に、前記一の画素と異なる発光色を持つ他の画素に属する前記第２のブロック層が部分的に重なり合う、エレクトロルミネセンス表示装置。
【００２１】
（６）（３）又は（４）において、前記一の発光色を有する前記画素のアレイに属する画素において、前記第２のブロック層の重心位置は、前記発光層の重心位置からオフセットされている、エレクトロルミネセンス表示装置。
【００２２】
（７）基板上に画素電極及び、隣接する画素を隔てるバンクを形成するステップと、一の発光色について第１のマスクを用いて第２のブロック層を形成した後、前記第１のマスクと異なる第２のマスクを用いて発光層を形成するステップと、さらにその後、少なくとも前記一の発光色と異なる他の発光色について前記第３のマスクを用いて第２のブロック層を形成した後、前記第３のマスクと異なる第４のマスクを用いて発光層を形成するステップと、第１のブロック層及び共通電極を形成するステップと、を含むエレクトロルミネセンス表示装置の製造方法。
【００２３】
（８）（７）において、少なくとも前記他の発光色についての前記第２のブロック層の面積は、前記他の発光色についての前記発光層の面積より大きい、エレクトロルミネセンス表示装置の製造方法。
【図面の簡単な説明】
【００２４】
【図１】トップエミッション型のエレクトロルミネセンス表示装置の代表的な構造を示す模式断面図である。
【図２】画素Ｇの発光層が図中右側にずれて形成された場合のエレクトロルミネセンス表示装置の構造を示す断面模式図である。
【図３】画素Ｇの発光層が図中右側にずれて形成された場合の本発明の第１の実施形態に係るエレクトロルミネセンス表示装置の構造を示す断面模式図である。
【図４】本発明の第２の実施形態に係るエレクトロルミネセンス表示装置の構造を示す断面模式図である。
【図５】画素Ｇの電子ブロック層が図中左側にずれて形成された場合の本発明の第２の実施形態に係るエレクトロルミネセンス表示装置の構造を示す断面模式図である。
【図６】本発明の第２の実施形態において、バンク上での隣接画素色の意図せぬ発光による混色が低減される例を説明する図である。
【図７】本発明の第３の実施形態に係るエレクトロルミネセンス表示装置の構造を示す断面模式図である。
【図８】本発明の第３の実施形態において、バンク上での隣接画素色の意図せぬ発光による混色及び、意図せぬ自色発光が低減される例を説明する図である。
【発明を実施するための形態】
【００２５】
本発明の第１の実施形態に係るエレクトロルミネセンス表示装置１００は、その製造工程及び、その製造工程によって生じる構造に特徴がある。そのため、まず、第１の実施形態に係るエレクトロルミネセンス表示装置１００の製造方法を以下説明する。なお、エレクトロルミネセンス表示装置１００の構成自体は、すでに図１を参照して説明したエレクトロルミネセンス表示装置４００と同様であるため、図１を援用するものとする。
【００２６】
まず、すでに説明したエレクトロルミネセンス表示装置４００の製造方法を説明する。
【００２７】
基板１上に薄膜トランジスタ及びその配線などを含む回路層２を作成する。回路層２の構造及びその作成方法は種々のものが知られているため、本明細書ではその詳細な説明は割愛する。
【００２８】
続いて、回路層２上に画素電極３、バンク４を形成する。バンク４は画素電極３の端部を覆うように形成される。この形成は、フォトリソグラフィ等の公知の手法を適宜使用してよい。
【００２９】
さらに、画素電極３及びバンク４上に跨るように、正孔注入層５を形成する。正孔注入層５の材質や形成方法についても公知のものを用いてよい。また、正孔注入層５は、各画素ごとに独立した形状として形成しても差し支えない。
【００３０】
各画素の開口領域を覆うように、電子ブロック層６、発光層７を形成する。電子ブロック層６は、各画素で共通のものとして一括で作成してもよいが、発光層７の材質、すなわち、発光色毎に適した材質及び成膜条件とするため、画素の発光色毎に異なるプロセスで作成する。
【００３１】
この時、図１で示したように、エレクトロルミネセンス表示装置４００が赤、緑、青の三色に発光するものとすると、電子ブロック層６及び発光層７の作成順序は次の通りである。
１）電子ブロック層６Ｒ
２）電子ブロック層６Ｇ
３）電子ブロック層６Ｂ
４）発光層７Ｒ
５）発光層７Ｇ
６）発光層７Ｂ
【００３２】
電子ブロック層６及び発光層７の作成は、層の種類ごとに行われ、また、これらの層は多くの場合、環境中の水分などの不純物の混入や接触による劣化を生じるため、マスクを用いた真空蒸着が選択される。マスクは各層に専用のものが使用されるため、例えば、電子ブロック層６Ｒの形成に使用するマスクと電子ブロック層６Ｇの形成に使用するマスクは異なっており、マスクと基板１との位置合わせが都度必要となる。
【００３３】
その後、正孔ブロック層８、電子注入層９、共通電極１０をこの順に作成し、封止層１１を形成することによりエレクトロルミネセンス表示装置４００が製造される。
【００３４】
なお、発光層７の上下で極性を逆にしてもよい。図１では、エレクトロルミネセンス表示装置４００の視認方向である、図中上から順に、共通電極１０、電子注入層９、正孔ブロック層８、発光層７、電子ブロック層６、正孔注入層５及び画素電極３がこの順に配列されているが、極性を反転させると、電子注入層９と正孔注入層５、及び、正孔ブロック層８と電子ブロック層６の位置がそれぞれ入れ替わることになる。したがって、エレクトロルミネセンス表示装置４００の視認方向から見て、発光層７の手前にある層を第１のブロック層、発光層７の奥にある層を第２のブロック層と呼ぶことにすると、図１で示した例では、正孔ブロック層８が第１のブロック層に、電子ブロック層６が第２のブロック層に該当することになる。
【００３５】
これに対して、第１の実施形態に係るエレクトロルミネセンス表示装置１００では、電子ブロック層６及び発光層７の作成を次の順で行う。
１）電子ブロック層６Ｒ
２）発光層７Ｒ
３）電子ブロック層６Ｇ
４）発光層７Ｇ
５）電子ブロック層６Ｂ
６）発光層７Ｂ
【００３６】
すなわち、単色に関して、電子ブロック層６を形成し、続いて同じ色についての発光層７を形成するプロセスを色数だけ繰り返す。
【００３７】
このプロセスを、より一般的に説明すると、一の発光色について第１のマスクを用いて第２のブロック層を形成した後、第２のマスクを用いて発光層７を形成し、さらにその後、他の発光色について第３のマスクを用いて第２のブロック層を形成した後、第４のマスクを用いて発光層７を形成するプロセスであると説明できる。
【００３８】
ここで、一の発光色を赤とすると、本実施形態では、第１のマスクにより電子ブロック層６Rを、さらに第２のマスクにより発光層７Ｒを形成し、その後、第３のマスクにより電子ブロック層６Ｇを、さらに第４のマスクにより発光層７Ｇを形成していることになる。
【００３９】
また、一の発光色を緑とすると、本実施形態では、第１のマスクにより電子ブロック層６Ｇを、さらに第２のマスクにより発光層７Ｇを形成し、その後、第３のマスクにより電子ブロック層６Ｂを、さらに第４のマスクにより発光層７Ｂを形成していることになる。
【００４０】
すなわち、本プロセスは、エレクトロルミネセンス表示装置１００の色数によらず（但し、複数色である）、また、各色を形成する順番にも依存しない。
【００４１】
このようにして作成されたエレクトロルミネセンス表示装置１００において、各層が製造の過程において位置ずれを生じることなく正確に形成された場合、出来上がるエレクトロルミネセンス表示装置１００は、図１に示したものと同一となり、差異はない。
【００４２】
しかしながら、現実には、上述したとおり、各層の製造の過程において、その水平方向の位置は数μｍ程度のずれが生じうる。このずれがどの層に生じるか、またその方向とずれの量は確率的に定まるため、その結果を一概に予測することはできない。そこで、ここでは一例として、図２に示したものと同様に、画素Ｇの発光層７Ｇが図中右側にずれて形成された場合を考える。
【００４３】
図３は、画素Ｇの発光層７Ｇが図中右側にずれて形成された場合のエレクトロルミネセンス表示装置１００の構造を示す断面模式図である。領域１３において、図２の例と同様に、発光層７Ｇがバンク４上で画素Ｂの発光層７Ｂと重なり合っている。
【００４４】
しかしながら、エレクトロルミネセンス表示装置１００では、発光層７Ｇが形成されてから画素Ｂの電子ブロック層６Ｂが形成され、その後発光層７Ｂが形成されているから、図３に示したように、バンク４上で画素Ｂ側に延び出した発光層７Ｇの上に電子ブロック層６Ｂが形成され、発光層７Ｂは、電子ブロック層６Ｂをはさんで発光層７Ｇと重なり合っている。
【００４５】
この場合においても、一部の正孔は、矢印Ｈで示したように電子ブロック層６Ｂ内を画素Ｂの外側へと移動し、領域１３に侵入し、発光層７Ｇに到達し得るものと考えられる。しかしながら、共通電極１０から導入された電子は、矢印Ｅで示すように、電子ブロック層６Ｂによりブロックされ、発光層７Ｇに到達することができない。そのため、発光層７Ｇ内で正孔と電子が結合することがなく、バンク４上での意図せぬ発光が防止されることになる。
【００４６】
図３で説明したケースは、各層に生じる様々なずれの内、一例を示すものであり、種々のケース全てを網羅するものではない。したがって、図２で説明したように、バンク４上で発光層７Ｇと発光層７Ｂとが直接接触して重なり合う場合も発生し得る（例えば、画素Ｇの発光層７Ｇが図中右側にずれて形成されると同時に、画素Ｂの電子ブロック層６Ｂも図中右にずれて形成される場合など）。そのような場合には、バンク４上での意図せぬ発光を完全に防ぐことができるわけではない。
【００４７】
しかしながら、図３で例示したように、バンク４上で、発光層７Ｇの上に、電子ブロック層６Ｂが部分的に重なり合うケースにおいては、バンク４上での意図せぬ発光を防止することができる。これを一般化して表現すると、特定の色に発光する画素を規則的に配列した画素のアレイの少なくとも一部分において、バンク４上で、一の画素に属する発光層７の上に、当該一の画素と異なる発光色を持つ他の画素に属する第２のブロック層６が部分的に重なり合うようにエレクトロルミネセンス表示装置１００が形成された場合には、バンク４上での意図せぬ発光を防ぐことができるのであり、このような構造は確率的に発生する。
【００４８】
すなわち、エレクトロルミネセンス表示装置１００を構成する各層の水平方向の位置がずれて形成された場合であっても、一定確率でバンク４上での意図せぬ発光が防止されるのであり、全体としてみれば、バンク４上での意図せぬ発光が低減されることになり、表示装置の面内ばらつきの低下や製品歩留り向上に寄与する。
【００４９】
なお、図３に示したケースでは、バンク４上で、一の画素に属する発光層７の上に、当該一の画素と異なる発光色を持つ他の画素に属する第２のブロック層６が部分的に重なり合い、さらにその上に、当該他の画素に属する発光層７が部分的に重なり合っていることになり、このような場合であっても、バンク４上での意図せぬ発光が防止されていることになる。
【００５０】
ここまで説明した第１の実施形態では、各色について、第２のブロック層６と発光層７の平面形状は略同一であり、したがって、その面積が互いに略等しい場合で説明したが、これを違えてもよい。
【００５１】
図４は、本発明の第２の実施形態に係るエレクトロルミネセンス表示装置２００の構造を示す断面模式図である。本実施形態では、画素Ｇの電子ブロック層６Ｇ及び、画素Ｂの電子ブロック層６Ｂの平面視における面積が、それぞれ画素Ｇの発光層７Ｇ及び画素Ｂの発光層７Ｂよりも大きく、電子ブロック層６Ｇ，６Ｂが発光層７Ｇ，７Ｂの周囲にはみ出すように形成されている点が第１の実施形態に係るエレクトロルミネセンス表示装置１００と異なっている。その他の点については同様である。
【００５２】
図４に示したように、エレクトロルミネセンス表示装置２００では、画素Ｒは先のエレクトロルミネセンス表示１００と構造上の差異はなく、電子ブロック層６Ｒと発光層７Ｒの平面形状は同一であり、その面積は等しい。したがって、これらの層が設計上の位置からずれることなく正確に形成された場合、同図に示したように、互いにはみ出ることなく重なり合う。
【００５３】
一方、画素Ｇは、電子ブロック層６Ｇは発光層７Ｇより平面形状が大きいものとされており、電子ブロック層６Ｇの面積は発光層７Ｇの面積より大きい。そして本実施形態では、設計上の位置は、電子ブロック層６Ｇの中心位置と発光層７Ｇの中心位置は等しく設計されているため、これらの層が設計上の位置からずれることなく正確に形成された場合、同図に示したように、電子ブロック層６Ｇの外周部分は、発光層６Ｇの周縁から左右均等にはみ出すように配置されることになる。このはみ出し量は、製膜装置や部材の精度を勘案して、平面視において電子ブロック層６Ｇの外側に発光層７Ｇがはみ出すことがないか、はみ出す可能性を事実上無視できる長さとすることが好ましい。
【００５４】
画素Ｂについても画素Ｇと同様とされており、電子ブロック層６Ｂは発光層７Ｂより平面形状が大きいものとされており、電子ブロック層６Ｂの面積は発光層７Ｂの面積より大きい。そして、電子ブロック層６Ｇの中心位置と発光層７Ｇの中心位置は等しく設計されており、これらの層が設計上の位置からずれることなく正確に形成された場合、電子ブロック層６Ｂの外周部分は、発光層６Ｂの周縁から均等にはみ出すように配置される。その結果、図中領域１３にみられるように、設計時の状態で、バンク４上で電子ブロック層６Ｂの一部分は、電子ブロック層６Ｇの上に重なり合っている。このはみだし量についても、平面視において電子ブロック層６Ｂの外側に発光層７Ｂがはみ出すことがないか、はみ出す可能性を事実上無視できる長さとすることが好ましい。
【００５５】
このような設計とすることで、画素Ｒ，Ｇ，Ｂ間で発光層７が互いに重なり合うことが防止され、又は極めてその可能性が低減される。なお、ここで、画素Ｒについても画素Ｇ、画素Ｂと同様の設計として、電子ブロック層６Ｒの平面形状を発光層７Ｒより大きいものとし、その面積を発光層７Ｒの面積より大きいものとしても差し支えない。しかしながら、先に述べたように、電子ブロック層６Ｒ及び発光層７Ｒは、画素Ｇの電子ブロック層６Ｇ及び発光層７Ｇ並びに画素Ｂの電子ブロック層６Ｂ及び発光層７Ｂよりも先に形成されるため、電子ブロック層６Ｒの面積を大きくしても、電子ブロック層６Ｒが発光層７Ｇあるいは発光層７Ｂの上に重なり合うことはなく、バンク４上の意図せぬ発光が抑制されることはない。したがって、電子ブロック層６Ｒの平面形状を発光層７Ｒより大きいものとすることの技術上の意義は薄く、製造上の材料を低減する観点からは、発光層６Ｒと同形状、すなわち、面積を等しいものとすることが好ましい。
【００５６】
また、本実施形態に係るエレクトロルミネセンス表示装置２００には、さらなる効果も期待される。その説明を図５を参照して以下説明する。
【００５７】
図５は、画素Ｇの電子ブロック層６Ｇが図中左側にずれて形成された場合のエレクトロルミネセンス表示装置２００の構造を示す断面模式図である。なお、説明の便宜上、他の層にはずれはなく、設計通りの位置に形成されたものとする。
【００５８】
この場合、前述した各層の形成順序に従えば、同図に示したように、電子ブロック層６Ｇはその一部分がバンク４上において、画素Ｒの電子ブロック層６Ｒ及び発光層７Ｒ上に重なり合うことになる。この重なり合いは、画素Ｒの開口領域にまで及ぶものではないため、画素Ｒの発光自体には悪影響を及ぼさない。
【００５９】
その一方、画素Ｒを点灯させるため、画素Ｒの画素電極３に正電圧を印可すると、発生した正孔の一部は、電子ブロック層６Ｒを通って画素Ｒの外側領域に移動する。ここで、画素Ｒの図中右側に向かって移動した正孔を考える。
【００６０】
かかる正孔は、理論上は、矢印Ｈで示したように電子ブロック層６Ｒ中を移動し、画素Ｒの外側、バンク４上で発光層７Ｒに侵入し得る。ところが、図５に示したケースでは、領域１４で示したバンク４上の発光層７Ｒの上には、さらに、画素Ｇの電子ブロック層６Ｇが重なり合うように形成されている。そのため、共通電極１０から導入される電子は、同図中矢印Ｅで示すように、電子ブロック層６Ｇによりブロックされ、発光層７Ｒ中に進入することができない。そのため、少なくとも、電子ブロック層６Ｇと重なり合っている領域においては、発光層７Ｒ中で正孔と電子が結合することがなく、発光が生じない。
【００６１】
このことは、電子ブロック層６Ｇが、バンク４上で隣接する画素Ｒの発光層７Ｒの上に重なり合うと、画素Ｒの範囲外であるバンク４上での自色発光が低減されることを意味している。
【００６２】
この自色発光の低減の効果は、必ず生じるわけではなく、確率的に発生する各層の位置ずれが、図５のような配置となった場合に引き起こされるものであるから、このような構造は確率的に発生する。すなわち、エレクトロルミネセンス表示装置２００を構成する各層の水平方向の位置がずれて形成された場合であっても、一定確率でバンク４上での意図せぬ自色発光が防止されることになり、全体としてみれば、バンク４上での意図せぬ自色発光が低減されることになり、表示特性の向上につながる。
【００６３】
もちろん、図４及び図５に示した第２の実施形態においても、先に示した第１の実施形態と同様に、全体としてみれば、バンク４上での隣接画素色の意図せぬ発光による混色も低減される。第２の実施形態において、バンク４上での隣接画素色の意図せぬ発光による混色が低減される例を、図６に示して説明する。
【００６４】
図６は、画素Ｇの発光層７Ｇが図中右側にずれて形成された場合を示している。なお、説明の便宜上、他の層にはずれはなく、設計通りの位置（すなわち、図４に示したと同様の位置）に形成されたものとする。このとき、エレクトロルミネセンス表示装置２００の断面の領域１３において、発光層７Ｇがバンク４上で画素Ｂの電子ブロック層６Ｂと重なり合っている。しかしながら、エレクトロルミネセンス表示装置２００では、画素Ｇの発光層７Ｇが形成されてから画素Ｂの電子ブロック層６Ｂが形成されているから、図６に示すように、バンク４上で画素Ｂ側に延び出した発光層７Ｇの上に電子ブロック層６Ｂが形成されることになり、画素Ｇの発光層７Ｇと正孔ブロック層８とは直接接しない。
【００６５】
この場合において、画素Ｂの画素電極３から導入された正孔の一部は、矢印Ｈで示したように電子ブロック層６Ｂ内を画素Ｂの外側へと移動し、領域１３に侵入し、発光層７Ｇに到達し得るものと考えられる。しかしながら、共通電極１０から導入された電子は、矢印Ｅで示すように、電子ブロック層６Ｂによりブロックされ、発光層７Ｇに到達することができない。そのため、発光層７Ｇ内で正孔と電子が結合することがなく、バンク４上での意図せぬ発光が防止されることになる。
【００６６】
第２の実施形態で示したエレクトロルミネセンス表示装置２００の構造を、より一般化して表現すると、少なくとも一の発光色を有する画素のアレイに属する画素において、第２のブロック層の面積は、発光層７の面積より大きいと言える。また、かかる関係を有する画素のアレイは、他の発光色を有する画素のアレイについての第２のブロック層及び発光層７が形成された後に形成されることになるから、先に形成される画素のアレイの発光色を一の発光色、後に形成される画素のアレイの発光色を他の発光色といい表すこととすると、他の発光色についての画素のアレイに属する画素において、第２のブロック層の面積は、発光層７の面積より大きいことになる。またその際、一の発光色についての画素のアレイに属する画素においては、第２のブロック層の面積は、発光層７の面積と等しくてよい。そしてその結果、バンク４上で、一の発光色に発光する一の画素に属する発光層の上に、他の発光色に発光する他の画素に属する第２のブロック層が部分的に重なり合うことにより、バンク４上での意図せぬ自色発光が低減されるのである。また、設計上は、一の発光色に発光する一の画素に属する第２のブロック層の上に、他の発光色に発光する他の画素に属する第２のブロック層が部分的に重なり合う（図４に示した例に基づいて説明すると、「一の発光色に発光する位置の画素」を画素Ｇ、「他の発光色に発光する他の画素」を画素Ｂとおいた際に、領域１３において電子ブロック層６Ｇと電子ブロック層６Ｂが重なり合っていることを指すことになる）。
【００６７】
図７は、本発明の第３の実施形態に係るエレクトロルミネセンス表示装置３００の構造を示す断面模式図である。本実施形態においても、画素Ｇの電子ブロック層６Ｇ及び、画素Ｂの電子ブロック層６Ｂの平面視における面積が、それぞれ画素Ｇの発光層７Ｇ及び画素Ｂの発光層７Ｂよりも大きく、電子ブロック層６Ｇ，６Ｂが発光層７Ｇ，７Ｂの周囲にはみ出すように形成されており、かかる点は第２の実施形態に係るエレクトロルミネセンス表示装置２００と同様である。但し、電子ブロック層６Ｇの形状のみが、第２の実施形態に係るエレクトロルミネセンス表示装置２００と異なっている。
【００６８】
図７に示した領域１３にみられるように、画素Ｇの電子ブロック層６Ｇは、画素Ｂと隣接する部分においては、設計上は発光層７Ｇからはみ出しておらず、画素Ｇの中心に対して非対称な形状となっている。一方で、領域１４にみられるように、画素Ｇの電子ブロック層６Ｇは、画素Ｒと隣接する部分においては、発光層７Ｇからはみ出し、先の第２の実施形態に係るエレクトロルミネセンス表示装置２００と同様となっている（図４参照）。
【００６９】
先に説明したように、画素Ｇの電子ブロック層６Ｇが、画素Ｂの電子ブロック層６Ｂ及び発光層７Ｂより先に形成されるため、電子ブロック層６Ｇが電子ブロック層６Ｂ又は発光層７Ｂの上に重なり合うように形成されることはない。そのため、電子ブロック層６Ｇが発光層７Ｇから画素Ｂ側にはみ出すように延長したとしてもバンク４上での隣接画素色の意図せぬ発光による混色や、意図せぬ自色発光の低減を防止し又は低減する効果がみこめず、技術上の意義は薄い。したがって、製造上の材料を低減する観点からは、画素Ｂと隣接する領域においては、画素Ｇの電子ブロック層６Ｇの形状を、発光層６Ｇと同形状とすることが好ましい。そのような設計とした結果、図６に示すように、画素Ｇの発光層７Ｇの重心位置は、画素Ｇの重心位置と一致するのに対し、電子ブロック層６Ｇの重心位置は、画素Ｒ側にオフセットしていることになる。
【００７０】
もちろん、ここで説明した第３の実施形態に係るエレクトロルミネセンス表示装置３００は、第１の実施形態に係るエレクトロルミネセンス表示装置１００、第２の実施形態に係るエレクトロルミネセンス表示装置２００と同様に、確率的に、バンク４上での隣接画素色の意図せぬ発光による混色及び、意図せぬ自色発光を低減させる効果を有しており、さらに、電子ブロック層６の材料の使用量を低減したものとなっている。第３の実施形態において、バンク４上での隣接画素色の意図せぬ発光による混色及び、意図せぬ自色発光が低減される例を、図８に示して説明する。
【００７１】
図８は、画素Ｇの発光層７Ｇが図中右側にずれて形成された場合を示している。なお、説明の便宜上、他の層にはずれはなく、設計通りの位置（すなわち、図７に示したと同様の位置）に形成されたものとする。このとき、エレクトロルミネセンス表示装置３００の断面の領域１３において、発光層７Ｇがバンク４上で画素Ｂの電子ブロック層６Ｂと重なり合っている。しかしながら、エレクトロルミネセンス表示装置３００においても、画素Ｇの発光層７Ｇが形成されてから画素Ｂの電子ブロック層６Ｂが形成されているから、図６に示すように、バンク４上で画素Ｂ側に延び出した発光層７Ｇの上に電子ブロック層６Ｂが形成され、画素Ｇの発光層７Ｇと正孔ブロック層８とは直接接しない。
【００７２】
この場合において、画素Ｂの画素電極３から導入された正孔の一部は、矢印Ｈ１で示したように電子ブロック層６Ｂ内を画素Ｂの外側へと移動し、領域１３に侵入し、発光層７Ｇに到達し得るものと考えられる。しかしながら、共通電極１０から導入された電子は、矢印Ｅで示すように、電子ブロック層６Ｂによりブロックされ、発光層７Ｇに到達することができない。そのため、発光層７Ｇ内で正孔と電子が結合することがなく、バンク４上での隣接画素色（この説明の例では、緑色）の意図せぬ発光が防止されることになる。
【００７３】
さらに、画素Ｇの画素電極３から導入された正孔の一部は、矢印Ｈ２で示したように電子ブロック層６Ｇ内を画素Ｂ側へと移動し、領域１３に侵入し、バンク４上で、電子ブロック層６Ｇからはみ出した発光層７Ｇの部分にまで到達し得るものと考えられる。しかしながら、この場合においても、共通電極１０から導入された電子は、矢印Ｅで示すように、電子ブロック層６Ｂによりブロックされ、発光層７Ｇに到達することができない。そのため、バンク４上で、電子ブロック層６Ｇからはみ出した発光層７Ｇ内で正孔と電子が結合することがなく、バンク４上での意図せぬ自色発光が低減されることになる。
【００７４】
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態で示した構成と実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
【００７５】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【符号の説明】
【００７６】
１  基板、２  回路層、３  画素電極、４  バンク、５  正孔注入層、６  電子ブロック層、７  発光層、８  正孔ブロック層、９  電子注入層、１０  共通電極、１１  封止層、１３  領域、１４  領域。
【図１】
2020113638.tif 000003
【図２】
2020113638.tif 000004
【図３】
2020113638.tif 000005
【図４】
2020113638.tif 000006
【図５】
2020113638.tif 000007
【図６】
2020113638.tif 000008
【図７】
2020113638.tif 000009
【図８】
2020113638.tif 000010