(57)【要約】【課題】電極層と誘電体層の剥離を防止しつつ、ボイドを介して下層の誘電体層がダメージを受けにくい薄膜コンデンサを提供する。【解決手段】薄膜コンデンサ１は、電極層１２，１４と誘電体層１１，１３が交互に積層されてなる。電極層１２は、両面が誘電体層１１，１３で覆われた第１の領域１２ａと、一方の表面が誘電体層１３から露出し、他方の表面が誘電体層１１で覆われた第２の領域１２ｂを有し、第２の領域１２ｂに含まれるボイドＶの形成密度は、第１の領域１２ａに含まれるボイドＶの形成密度よりも低い。これによれば、第１の領域１２ａにおいては応力が解放されるために電極層と誘電体層の密着性が高められ、第２の領域１２ｂにおいてはボイドＶを介して下層の誘電体層がダメージを受けにくくなる。これにより、薄膜コンデンサの信頼性を高めることが可能となる。【選択図】図２
2020088260.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも第１の電極層を含む複数の電極層と、少なくとも第１及び第２の誘電体層を含む複数の誘電体層が交互に積層されてなる薄膜コンデンサであって、
前記第１の電極層は、一方の表面が前記第１の誘電体層で覆われ、他方の表面が前記第２の誘電体層で覆われた第１の領域と、一方の表面が前記第１の誘電体層から露出し、他方の表面が前記第２の誘電体層で覆われた第２の領域を有し、
前記第２の領域に含まれるボイドの形成密度は、前記第１の領域に含まれるボイドの形成密度よりも低いことを特徴とする薄膜コンデンサ。
【請求項２】
前記第２の領域には、前記第１の電極層を貫通するボイドが含まれていないことを特徴とする請求項１に記載の薄膜コンデンサ。
【請求項３】
前記複数の電極層は、ニッケル（Ｎｉ）を主成分とし、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれた少なくとも一種類の元素が添加されていることを特徴とする請求項１又は２記載の薄膜コンデンサ。
【請求項４】
前記複数の電極層は、ニッケル（Ｎｉ）を主成分とし、１０ａｔ％以上、２５ａｔ％以下の白金（Ｐｔ）が添加されていることを特徴とする請求項３記載の薄膜コンデンサ。
【請求項５】
複数の電極層と複数の誘電体層を交互に成膜する第１の工程と、
前記複数の誘電体層の少なくとも一つに開口部を設けることによって、前記複数の電極層に含まれる所定の電極層の一部を露出させる第２の工程と、
前記第２の工程を行った後、前記複数の誘電体層を焼成する第３の工程と、を備え、
前記第１の工程は、３００℃以上、９００℃以下に維持した状態で前記複数の電極層及び前記複数の誘電体層の成膜を行うことを特徴とする薄膜コンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜コンデンサ及びその製造方法に関し、特に、回路基板に埋め込んで使用することが可能な薄膜コンデンサ及びその製造方法に関する。
【背景技術】
【０００２】
ＩＣが搭載される回路基板には、通常、ＩＣに供給する電源の電位を安定させるためにデカップリングコンデンサが搭載される。デカップリングコンデンサとしては、一般的に積層セラミックチップコンデンサが用いられ、多数の積層セラミックチップコンデンサを回路基板の表面に搭載することにより必要なデカップリング容量を確保している。
【０００３】
しかしながら、近年においては、多数の積層セラミックチップコンデンサを搭載するための回路基板上のスペースが不足することがある。このため、積層セラミックチップコンデンサの代わりに、回路基板に埋め込み可能な薄膜コンデンサが用いられることがある（特許文献１及び２参照）。
【０００４】
特許文献１には、スパッタリング法などを用いて複数の電極層と複数の誘電体層を交互に成膜し、電極層の一部を露出させる開口部を誘電体層に形成した後、焼成することによって薄膜コンデンサを作製する方法が記載されている。また、特許文献２には、電極層の材料として白金（Ｐｔ）を用いることが記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１８−６３９８９号公報
【特許文献２】国際公開第２０１７／０５７４２２号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【０００６】
特許文献１に記載されているように、誘電体層の焼成を行うと、電極層を構成する金属材料が凝集し、電極層にボイドが発生することがある。電極層に発生するボイドは、２枚の誘電体層に挟まれている領域においては製品の信頼性に悪影響を与えず、むしろ、応力が解放されることから電極層と誘電体層の密着性を高める効果をもたらす。しかしながら、ボイドが開口部に形成されると、パッシベーション膜をパターニングする際に、ボイドを介して下層の誘電体層がダメージを受けるおそれがあった。
【０００７】
一方、特許文献２に記載された例のように、電極層の材料として白金（Ｐｔ）を用いると、焼成を行っても電極層にはボイドがほとんど発生しない。この場合、電極層の内部応力が十分に解放されないため、電極層が誘電体層から剥離するおそれがあった。
【０００８】
したがって、本発明は、電極層と誘電体層の剥離を防止しつつ、ボイドを介して下層の誘電体層がダメージを受けにくい薄膜コンデンサ及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明による薄膜コンデンサは、少なくとも第１の電極層を含む複数の電極層と、少なくとも第１及び第２の誘電体層を含む複数の誘電体層が交互に積層されてなる薄膜コンデンサであって、第１の電極層は、一方の表面が第１の誘電体層で覆われ、他方の表面が第２の誘電体層で覆われた第１の領域と、一方の表面が第１の誘電体層から露出し、他方の表面が第２の誘電体層で覆われた第２の領域を有し、第２の領域に含まれるボイドの形成密度は、第１の領域に含まれるボイドの形成密度よりも低いことを特徴とする。
【００１０】
上記の構造を有する薄膜コンデンサは、複数の電極層と複数の誘電体層を交互に成膜する第１の工程と、複数の誘電体層の少なくとも一つに開口部を設けることによって、複数の電極層に含まれる所定の電極層の一部を露出させる第２の工程と、第２の工程を行った後、複数の誘電体層を焼成する第３の工程とを備える薄膜コンデンサの製造方法において、第１の工程を３００℃以上、９００℃以下に維持した状態で複数の電極層及び複数の誘電体層の成膜を行うことにより作製することができる。
【００１１】
本発明によれば、第１の電極層のうち、両面が誘電体層で覆われた第１の領域においてはボイドの形成密度が相対的に高く、一方の表面が露出する第２の領域においてはボイドの形成密度が相対的に低いことから、第１の領域においては応力が解放されるために電極層と誘電体層の密着性が高められ、第２の領域においてはボイドを介して下層の誘電体層がダメージを受けにくくなる。これにより、薄膜コンデンサの信頼性を高めることが可能となる。
【００１２】
本発明において、第２の領域には、第１の電極層を貫通するボイドが含まれていないことが好ましい。これによれば、ボイドを介して下層の誘電体層がダメージを受けることがなくなるため、より信頼性を高めることが可能となる。
【００１３】
本発明において、複数の電極層は、ニッケル（Ｎｉ）を主成分とし、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれた少なくとも一種類の元素が添加されていても構わない。これによれば、第２の領域におけるボイドの発生を抑制しつつ、第１の領域におけるボイドの発生を促進することが可能となる。この場合、複数の電極層は、ニッケル（Ｎｉ）を主成分とし、１０ａｔ％以上、２５ａｔ％以下の白金（Ｐｔ）が添加されていても構わない。これによれば、第２の領域における第１の電極層を貫通するボイドの発生を防止することが可能となる。
【発明の効果】
【００１４】
このように、本発明によれば、電極層と誘電体層の剥離を防止しつつ、ボイドを介して下層の誘電体層がダメージを受けにくい薄膜コンデンサ及びその製造方法を提供することが可能となる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の好ましい実施形態による薄膜コンデンサ１の構成を示す略断面図である。
【図２】図２は、電極層１２の一部を拡大して示す平面図及び断面図である。
【図３】図３は、ボイドＶの定義について説明するための模式的な断面図である。
【図４】図４は、薄膜コンデンサ１の製造方法を示す工程図である。
【図５】図５は、薄膜コンデンサ１の製造方法を示す工程図である。
【図６】図６は、薄膜コンデンサ１の製造方法を示す工程図である。
【図７】図７は、薄膜コンデンサ１の製造方法を示す工程図である。
【図８】図８は、薄膜コンデンサ１の製造方法を示す工程図である。
【図９】図９は、薄膜コンデンサ１の製造方法を示す工程図である。
【図１０】図１０は、薄膜コンデンサ１の製造方法を示す工程図である。
【図１１】図１１は、第１の領域１２ａにボイドＶが形成される条件および第２の領域１２ｂにボイドＶが形成されない条件を示すグラフである。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
【００１７】
図１は、本発明の好ましい実施形態による薄膜コンデンサ１の構成を示す略断面図である。
【００１８】
図１に示すように、本実施形態による薄膜コンデンサ１は、導電性基板１０とその表面にこの順に積層された誘電体層１１、電極層１２、誘電体層１３および電極層１４からなる容量構造体２と、容量構造体２を覆う再配線構造体３と、再配線構造体３の表面に設けられた端子５１〜５３とを備えている。
【００１９】
導電性基板１０は、ニッケル（Ｎｉ）などの高融点金属からなり、本実施形態による薄膜コンデンサ１の機械的強度を確保するための支持体として機能するとともに、コンデンサの電極層の一部としても機能する。
【００２０】
誘電体層１１，１３は、例えばペロブスカイト系の誘電体材料によって構成される。ペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ＸＳｒＸ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ＸＣａＸ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒＸＴｉ１−Ｘ）Ｏ３等のペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３等に代表される複合ペロブスカイトリラクサー型強誘電体材料や、Ｂｉ４Ｔｉ３Ｏ１２、ＳｒＢｉ２Ｔａ２Ｏ９等に代表されるビスマス層状化合物、（Ｓｒ１−ＸＢａＸ）Ｎｂ２Ｏ６、ＰｂＮｂ２Ｏ６等に代表されるタングステンブロンズ型強誘電体材料等が挙げられる。ここで、ペロブスカイト構造、ペロブスカイトリラクサー型強誘電体材料、ビスマス層状化合物、タングステンブロンズ型強誘電体材料において、ＡサイトとＢサイト比は、通常整数比であるが、特性向上のため、意図的に整数比からずらしてもよい。なお、誘電体層１１，１３の特性制御のため、誘電体層１１，１３に適宜、副成分として添加物質が含有されていてもよい。誘電体層１１，１３は焼成されており、その比誘電率（εｒ）は、例えば１００以上である。なお、誘電体層１１，１３の比誘電率は大きいほど好ましく、その上限値は特に限定されない。誘電体層１１，１３の１枚当たりの厚さは、例えば１０ｎｍ〜１０００ｎｍ程度である。
【００２１】
電極層１２，１４は、ニッケル（Ｎｉ）を主成分とし、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれた少なくとも一種類の元素が添加された金属材料からなる。詳細については後述するが、主成分であるニッケル（Ｎｉ）に白金（Ｐｔ）などの元素を添加しているのは、電極層１２のうち、両面が誘電体層１１，１３で挟まれた第１の領域においてボイドの形成を促進し、上面側が誘電体層１３で覆われることなく露出する第２の領域においてボイドの形成を抑制するためである。ここで、ニッケル（Ｎｉ）に添加する元素として白金（Ｐｔ）を選択する場合、白金（Ｐｔ）の添加量を全体の１０ａｔ％以上、２５ａｔ％以下とすることにより、上記第１の領域におけるボイドの形成を効果的に促進しつつ、上記第２の領域におけるボイドの形成を効果的に抑制することが可能となる。電極層１２，１４のそれぞれの厚さは、例えば１０ｎｍ〜１０００ｎｍ程度である。
【００２２】
図１に示すように、誘電体層１１、電極層１２、誘電体層１３および電極層１４には、導電性基板１０の表面を露出する開口部Ａ１が設けられている。また、誘電体層１３および電極層１４には、電極層１２の表面を露出する開口部Ａ２が設けられている。
【００２３】
再配線構造体３は、パッシベーション層２０、第１絶縁層２１、第２絶縁層２２、第１配線層３１〜３３および第２配線層４１〜４３を含む。パッシベーション層２０は、例えば酸化シリコン（ＳｉＯ２）などの無機絶縁材料からなり、開口部Ｂ１〜Ｂ３を除く容量構造体２の全面に形成されている。第１絶縁層２１及び第２絶縁層２２は、樹脂などの有機絶縁材料からなる。第１絶縁層２１の表面には第１配線層３１〜３３が形成され、第２絶縁層２２の表面には第２配線層４１〜４３が形成される。
【００２４】
ここで、第１配線層３１〜３３は、開口部Ｂ１〜Ｂ３を介してそれぞれ導電性基板１０、電極層１２および電極層１４に接続されている。また、第２配線層４１〜４３は、開口部Ｃ１〜Ｃ３を介してそれぞれ第１配線層３１〜３３に接続されている。そして、第２配線層４１〜４３は、それぞれ端子５１〜５３に接続される。これにより、端子５１は導電性基板１０に接続され、端子５２は電極層１２に接続され、端子５３は電極層１４に接続されることになる。したがって、本実施形態による薄膜コンデンサ１は、端子５１，５３を一方の電極とし、端子５２を他方の電極として使用することができる。
【００２５】
端子５１〜５３を構成する材料としては、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）またはこれらの金属を含有する合金を主成分とする金属材料を用いることが好ましく、特に、銅（Ｃｕ）を用いることが好ましい。端子５１〜５３の材料として銅（Ｃｕ）を用いる場合、その純度は高いほど好ましく、９９．９９質量％以上の純度であることが好ましい。端子５１〜５３の材料として銅（Ｃｕ）を用いる場合、不純物として、鉄（Ｆｅ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、マンガン（Ｍｎ）、ケイ素（Ｓｉ）又はクロム（Ｃｒ）、バナジウム（Ｖ）、亜鉛（Ｚｎ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）イットリウム（Ｙ）、ランタン（Ｌａ）、セシウム（Ｃｅ）等の遷移金属元素あるいは希土類元素等、塩素（Ｃｌ）、硫黄（Ｓ）、リン（Ｐ）等が含まれていても構わない。
【００２６】
図２は、電極層１２の一部を拡大して示す平面図及び断面図である。
【００２７】
図２に示すように、電極層１２は、両面が誘電体層１１，１３で覆われた第１の領域１２ａと、上面が誘電体層１１で覆われることなく下面が誘電体層１３で覆われた第２の領域１２ｂを含んでいる。第２の領域１２ｂは、開口部Ａ２によって誘電体層１３から露出する領域である。そして、本実施形態においては、第２の領域１２ｂに含まれるボイドＶの形成密度が第１の領域１２ａに含まれるボイドＶの形成密度よりも低いという特徴を有している。ボイドＶとは、電極層１２の表面が窪むことによって誘電体層１１，１３から離れ、その結果として形成される空間を指す。典型的なボイドＶは、電極層１２を貫通している。
【００２８】
但し、電極層１２の表面の窪みが全てボイドＶに該当するのではなく、僅かな窪みについては本発明が定義するボイドＶには該当しない。具体的には、図３（ａ）に示すように電極層１２を貫通するボイドＶ１は、本発明が定義するボイドＶに該当する。また、図３（ｂ）に示すように、電極層１２を貫通しないものの、深さＤ１が電極層１２の厚さＴの３０％以上であるボイドＶ２も、本発明が定義するボイドＶに該当する。これに対し、図３（ｃ）に示すように、深さＤ２が電極層１２の厚さＴの３０％未満である僅かな窪みＶ３については、本発明が定義するボイドＶには該当しない。
【００２９】
本実施形態においては、このように定義されるボイドＶ（Ｖ１又はＶ２）の形成密度が第１の領域１２ａよりも第２の領域１２ｂの方が低いという特徴を有している。特に、第２の領域１２ｂには、電極層１２を貫通するボイドＶ１が含まれていないことが好ましい。これにより、誘電体層１１，１３に挟まれた第１の領域１２ａにおいては、ボイドＶによって応力が解放されることから、電極層１２と誘電体層１１，１３の密着性が高められ、その結果、電極層１２と誘電体層１１，１３の剥離が生じにくくなる。一方、誘電体層１３から露出する第２の領域１２ｂにおいては、ボイドＶの形成密度が低く、好ましくは電極層１２を貫通するボイドＶ１が含まれていないことから、パッシベーション層２０や第１絶縁層２１をパターニングする際に、ボイドＶを介して下層の誘電体層１１にダメージが加わりにくくなる。これらにより、本実施形態による薄膜コンデンサ１は、高い信頼性を確保することが可能となる。
【００３０】
次に、本実施形態による薄膜コンデンサ１の製造方法について説明する。
【００３１】
図４〜図１０は、本実施形態による薄膜コンデンサ１の製造方法を示す工程図である。
【００３２】
まず、図４に示すように、ニッケル（Ｎｉ）などからなる導電性基板１０の表面に、誘電体層１１、電極層１２、誘電体層１３および電極層１４をこの順に成膜する。誘電体層１１、電極層１２、誘電体層１３および電極層１４の形成方法としては、例えばＤＣスパッタリング等が挙げられる。この場合、ペロブスカイト系の誘電体材料をターゲットとする第１のスパッタリングチャンバーと、ニッケル（Ｎｉ）を主成分とする金属材料をターゲットとする第２のスパッタリングチャンバーを用意し、第１及び第２のスパッタリングチャンバーを交互に用いることによって、誘電体層１１、電極層１２、誘電体層１３および電極層１４をこの順に成膜することができる。その際、導電性基板１０の温度を３００℃以上、９００℃以下に維持した状態で、第１及び第２のスパッタリングチャンバーを交互に用い、誘電体層１１、電極層１２、誘電体層１３および電極層１４を成膜することが好ましい。
【００３３】
一般的に、ペロブスカイト系の誘電体材料をスパッタリングする際に必要な成膜温度は４００℃程度であるのに対し、ニッケル（Ｎｉ）を主成分とする金属材料をスパッタリングする際の成膜温度は常温〜百数十℃程度で足りる。このため、一般的な製造方法によれば、誘電体層１１，１３を成膜する際には導電性基板１０の温度が４００℃程度に加熱され、電極層１２，１４を成膜する際には導電性基板１０の温度が常温〜百数十℃程度に冷却されるのであるが、本実施形態においては、導電性基板１０を３００℃以上、９００℃以下、典型的には４００℃程度に維持した状態で誘電体層１１、電極層１２、誘電体層１３および電極層１４の成膜を順次行う。このような温度条件で成膜を行うことにより、後述する焼成工程において、第１の領域１２ａにおけるボイドの形成が促進されるとともに、第２の領域１２ｂにおけるボイドの形成が抑制される。
【００３４】
次に、図５に示すように、誘電体層１１、電極層１２、誘電体層１３および電極層１４をパターニングすることによって、開口部Ａ１，Ａ２を形成する。このうち、開口部Ａ１は、誘電体層１１、電極層１２、誘電体層１３および電極層１４が除去された部分であり、開口部Ａ１においては導電性基板１０の表面が露出する。一方、開口部Ａ２は、誘電体層１３および電極層１４が除去された部分であり、開口部Ａ２においては電極層１２の表面、つまり、第２の領域１２ｂが露出する。
【００３５】
開口部Ａ１，Ａ２を形成した後、焼成を行うことにより誘電体層１１，１３を焼結させる。焼成時の温度は、誘電体層１１，１３を構成する誘電体材料が焼結（結晶化）する温度とすることが好ましく、ペロブスカイト系の誘電体材料を用いる場合、８００〜１０００℃程度であることが好ましい。また、焼成時間は５分〜２時間程度とすることができる。焼成時の雰囲気は特に限定されず、酸化性雰囲気、還元性雰囲気、中性雰囲気のいずれでもよいが、少なくとも、電極層１２，１４が酸化しない程度の酸素分圧下で焼成することが好ましい。
【００３６】
かかる焼成工程においては、電極層１２，１４を構成する金属材料が凝集する。その結果、電極層１２のうち、両面が誘電体層１１，１３で覆われた第１の領域１２ａにおいては多数のボイドＶが発生し、これによって第１の領域１２ａの内部応力が解放される。これに対し、電極層１２のうち開口部Ａ２から露出する第２の領域１２ｂにおいては、ほとんどボイドＶが発生しない。一方、最上層に位置する電極層１４については、その上面が全て露出しているため、第２の領域１２ｂと同様、ほとんどボイドＶが発生しない。
【００３７】
このようなボイドＶの選択的な形成は、上述の通り、電極層１２，１４の材料としてニッケル（Ｎｉ）を主成分とし、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれた少なくとも一種類の元素を添加するとともに、導電性基板１０を３００℃以上、９００℃以下、典型的には４００℃程度に維持した状態で誘電体層１１、電極層１２、誘電体層１３および電極層１４の成膜を行うことによって実現される。
【００３８】
以上の工程により、容量構造体２が完成する。
【００３９】
次に、図６に示すように、容量構造体２の表面全体にパッシベーション層２０を形成する。パッシベーション層２０の材料として酸化シリコン（ＳｉＯ２）を用いる場合、スパッタリング法によって形成することが可能である。
【００４０】
次に、図７に示すように、開口部Ａ１，Ａ２に対応する部分のパッシベーション層２０をパターニングによって除去した後、全面に第１絶縁層２１を形成し、さらに第１絶縁層２１に開口部Ｂ１〜Ｂ３を形成する。開口部Ｂ１，Ｂ２はそれぞれ開口部Ａ１，Ａ２に対応する位置に設けられ、開口部Ｂ３は電極層１４を露出させる位置に設けられる。これにより、開口部Ｂ１を介して導電性基板１０が露出し、開口部Ｂ２を介して電極層１２が露出し、開口部Ｂ３を介して電極層１４が露出する。ここで、パッシベーション層２０のパターニングや第１絶縁層２１のパターニングを行う際には、導電性基板１０や電極層１２，１４がストッパとして機能するが、電極層１２，１４の露出部分にボイドＶ、特に電極層１２，１４を貫通するボイドＶ１が存在すると、パターニングの際に下層の誘電体層１１，１３がダメージを受けてしまう。しかしながら、本実施形態においては、電極層１２，１４の露出部分にボイドがほとんど存在しないことから、誘電体層１１，１３に加わるダメージを抑えることが可能となる。
【００４１】
電極層１２，１４の露出部分には、ボイドＶが全く存在しないことが望ましいが、少なくとも、電極層１２の第１の領域１２ａにおけるボイドＶの形成密度よりも低ければ、誘電体層１１，１３のダメージを低減することが可能となる。また、図３（ｂ）に示すボイドＶ２は、電極層１２を貫通しないことから、パターニングの初期においては誘電体層１１にダメージを与えないが、オーバーエッチングによって電極層１２にダメージが加わると、非貫通のボイドＶ２が貫通したボイドＶ１に進行する可能性がある。この点を考慮すれば、貫通したボイドＶ１だけでなく、非貫通のボイドＶ２についても、電極層１２，１４の露出部分には存在しないことが好ましい。
【００４２】
次に、図８に示すように、第１配線層３１〜３３を形成する。具体的には、銅（Ｃｕ）などからなる金属材料を全面に形成した後、これをパターニングすることによって、３つの第１配線層３１〜３３に分離する。第１配線層３１は開口部Ｂ１を介して導電性基板１０に接続され、第１配線層３２は開口部Ｂ２を介して電極層１２に接続され、第１配線層３３は開口部Ｂ３を介して電極層１４に接続される。
【００４３】
次に、図９に示すように、第２絶縁層２２を形成した後、第２材料層２２に開口部Ｃ１〜Ｃ３を形成する。開口部Ｃ１〜Ｃ３は、それぞれ第１配線層３１〜３３を露出させる位置に設けられる。
【００４４】
次に、図１０に示すように、第２配線層４１〜４３を形成する。具体的には、銅（Ｃｕ）などからなる金属材料を全面に形成した後、これをパターニングすることによって、３つの第２配線層４１〜４３に分離する。第２配線層４１〜４３は、開口部Ｃ１〜Ｃ３を介してそれぞれ第１配線層３１〜３３に接続される。
【００４５】
そして、第２配線層４１〜４３にそれぞれ端子５１〜５３を形成すれば、図１に示した薄膜コンデンサ１が完成する。
【００４６】
以上説明したように、本実施形態による薄膜コンデンサ１の製造方法においては、誘電体層１１、電極層１２、誘電体層１３および電極層１４に開口部Ａ１，Ａ２を形成した後、誘電体層１１，１３の焼成を行っていることから、電極層１２については、誘電体層１３で覆われた第１の領域１２ａと、誘電体層１３から露出した第２の領域１２ｂを互いに異なる環境下で加熱される。そして、本実施形態においては、電極層１２，１４の材料としてニッケル（Ｎｉ）を主成分とし、白金（Ｐｔ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）及び銀（Ａｇ）からなる群より選ばれた少なくとも一種類の元素を添加するとともに、導電性基板１０を３００℃以上、９００℃以下、典型的には４００℃程度に維持した状態で誘電体層１１、電極層１２、誘電体層１３および電極層１４の成膜を行っていることから、焼成工程において、第１の領域１２ａにおけるボイドの形成を促進することができるとともに、第２の領域１２ｂにおけるボイドの形成を抑制することが可能となる。
【００４７】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００４８】
例えば、上記実施形態による薄膜コンデンサ１は、２層の誘電体層１１，１３と２層の電極層１２，１４が交互に積層された構造を有しているが、誘電体層及び電極層の層数がこれに限定されるものではない。また、基板を導電性材料によって構成することも必須ではない。
【実施例】
【００４９】
図４及び図５に示した工程を実際に行うことにより、電極層１２に発生するボイドＶの有無及び数について評価した。電極層１２を構成する金属材料の組成および電極層１２の膜厚については、サンプル毎に異なる組み合わせとした。誘電体層１１、電極層１２、誘電体層１３および電極層１４の成膜は、いずれのサンプルにおいても４００℃程度に維持した状態でスパッタリング法によって行った。
【００５０】
結果を表１に示す。第１の領域１２ａについては、２個以上のボイドＶが存在する場合を○、１個のボイドＶが存在する場合を△、ボイドＶが存在しない場合を×と評価した。一方、第２の領域１２ｂについては、ボイドＶが存在しない場合を○、１個のボイドＶが存在する場合を△、２個以上のボイドＶが存在する場合を×と評価した。
【００５１】
【表１】
2020088260.tif 000003
【００５２】
表１に示すように、白金（Ｐｔ）の添加量が２５ａｔ％以下であるサンプル１〜１４においては、第１の領域１２ａに２個以上のボイドＶが発生し、これにより応力が十分に解放されたが、白金（Ｐｔ）の添加量が３０ａｔ％であるサンプル１５においては、第１の領域１２ａに発生したボイドＶの数が１個となり、白金（Ｐｔ）の添加量が３５ａｔ％であるサンプル１６においては、第１の領域１２ａにボイドＶが発生しなかった。
【００５３】
一方、白金（Ｐｔ）の添加量が１２ａｔ％以上であるサンプル７〜１６においては、第２の領域１２ｂにボイドＶが発生しなかった。また、白金（Ｐｔ）の添加量が１０ａｔ％であり、且つ、膜厚が５００ｎｍであるサンプル６においても、第２の領域１２ｂにボイドＶが発生しなかった。これに対し、白金（Ｐｔ）の添加量が５ａｔ％以下であるサンプル１〜４や、白金（Ｐｔ）の添加量が１０ａｔ％であり、且つ、膜厚が２００ｎｍであるサンプル５においては、第２の領域１２ｂに１個以上のボイドＶが発生した。
【００５４】
このように、第１の領域１２ａにボイドＶを十分に発生させるためには、ニッケル（Ｎｉ）に添加する白金（Ｐｔ）の量を抑える必要がある一方、第２の領域１２ｂにおけるボイドＶの発生を防止するためには、ニッケル（Ｎｉ）に添加する白金（Ｐｔ）の量を増やす必要があることが理解できる。具体的には、白金（Ｐｔ）の添加量を１０ａｔ％以上、２５ａｔ％以下とすることにより、第１の領域１２ａにボイドＶを十分に発生させつつ、第２の領域１２ｂにおけるボイドＶの発生を防止することが可能となる。
【００５５】
ここで、白金（Ｐｔ）の添加量が１０ａｔ％である場合、第２の領域１２ｂにおけるボイドＶの有無は、電極層１２の膜厚に依存する。つまり、本実施例では、白金（Ｐｔ）の添加量が１０ａｔ％である場合、電極層１２の膜厚が５００ｎｍであれば第２の領域１２ｂにボイドＶが形成されず、電極層１２の膜厚が２０ｎｍであれば第２の領域１２ｂに１個のボイドＶが形成されるという結果が得られている。
【００５６】
図１１は、第１の領域１２ａにボイドＶが形成される条件および第２の領域１２ｂにボイドＶが形成されない条件を示すグラフであり、横軸はニッケル（Ｎｉ）に添加する白金（Ｐｔ）の量を示し、縦軸は電極層１２の膜厚を示している。■印で示すプロット点は、第１の領域１２ａにボイドＶが形成される上限値を示し、◆印で示すプロット点は、第２の領域１２ｂにボイドＶが形成されない下限値を示している。そして、曲線Ｈは■印で示すプロット点の近似曲線であり、曲線Ｌは◆印で示すプロット点の近似曲線である。このため、曲線Ｈを超える条件では第１の領域１２ａにボイドＶが形成されなくなる一方、曲線Ｌを下回る条件では第２の領域１２ｂにボイドＶが発生する。したがって、第１の領域１２ａにボイドＶが形成され、且つ、第２の領域１２ｂにボイドＶが形成されないようにするためには、ニッケル（Ｎｉ）に添加する白金（Ｐｔ）の量と電極層１２の膜厚を図１１に示す条件Ｍの範囲に設定する必要があることが分かる。
【符号の説明】
【００５７】
１    薄膜コンデンサ
２    容量構造体
３    再配線構造体
１０    導電性基板
１１，１３    誘電体層
１２，１４    電極層
１２ａ    第１の領域
１２ｂ    第２の領域
２０    パッシベーション層
２１    第１絶縁層
２２    第２絶縁層
３１〜３３    第１配線層
４１〜４３    第２配線層
５１〜５３    端子
Ａ１，Ａ２，Ｂ１〜Ｂ３，Ｃ１〜Ｃ３    開口部
Ｖ，Ｖ１，Ｖ２    ボイド
Ｖ３    窪み
【図１】
2020088260.tif 000004
【図２】
2020088260.tif 000005
【図３】
2020088260.tif 000006
【図４】
2020088260.tif 000007
【図５】
2020088260.tif 000008
【図６】
2020088260.tif 000009
【図７】
2020088260.tif 000010
【図８】
2020088260.tif 000011
【図９】
2020088260.tif 000012
【図１０】
2020088260.tif 000013
【図１１】
2020088260.tif 000014