(57)【要約】【課題】周辺領域との境界における活性領域での電界集中に起因する耐圧の低下が抑制された半導体装置及び半導体装置の製造方法を提供する。【解決手段】半導体装置は、半導体基板１０に配置され、半導体素子が形成された活性領域２０と、活性領域２０と隣接して半導体基板１０に配置された絶縁性の周辺領域３０を備える。半導体素子の第１主電極４１と第２主電極４２の少なくともいずれかが、活性領域２０と周辺領域３０が隣接する境界を超えて配置されている。【選択図】図１
2020205309.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板に配置され、半導体素子が形成された活性領域と、
前記活性領域と隣接して前記半導体基板に配置された絶縁性の周辺領域と、
前記活性領域で前記半導体素子と接続する第１主電極及び第２主電極と
を備え、前記第１主電極と前記第２主電極の少なくともいずれかが、前記活性領域と前記周辺領域が隣接する境界を超えて配置されていることを特徴とする半導体装置。
【請求項２】
前記第１主電極と前記第２主電極のうち、前記半導体素子に流れる主電流の電流経路の始端である前記第１主電極のみが前記境界を超えて配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１主電極と前記第２主電極のうち、前記半導体素子に流れる主電流の電流経路の終端である前記第２主電極のみが前記境界を超えて配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記半導体素子に流れる主電流の電流経路のそれぞれ端部である前記第１主電極と前記第２主電極のいずれもが前記境界を超えて配置されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記第１主電極及び前記第２主電極が、前記活性領域と前記周辺領域が連続する前記半導体基板の同一の主面に配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１主電極及び前記第２主電極が、前記活性領域の下端の平面レベルより下方まで前記半導体基板の内部に延伸していることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１主電極が前記半導体基板の前記活性領域が形成された一方の主面に配置され、前記第２主電極が前記半導体基板の他方の主面に配置されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
【請求項８】
前記半導体素子が、
前記第１主電極と電気的に接続する第１導電型の半導体領域と、
前記第２主電極と電気的に接続し、前記第１導電型の半導体領域との間にｐｎ接合を形成する第２導電型の半導体領域と
を備え、
前記半導体素子がｐｎ接合ダイオードとして動作することを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記半導体素子と前記第１主電極との界面にエネルギー障壁が形成され、前記半導体素子がショットキーバリアダイオードとして動作することを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項１０】
前記半導体素子と前記第１主電極との界面にヘテロ接合が形成され、前記半導体素子がヘテロ接合ダイオードとして動作することを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項１１】
前記半導体素子の主電流が流れる電流経路に沿って前記第１主電極と前記第２主電極の間に配置された制御電極を更に備え、
前記半導体素子が、前記制御電極によって前記主電流を制御するトランジスタとして動作することを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項１２】
平面視で前記活性領域の周囲を囲んで前記周辺領域が配置され、
前記第１主電極と前記第２主電極が、前記活性領域の外縁部に配置されている
ことを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。
【請求項１３】
同一の前記半導体基板に、平面視で複数の前記活性領域が前記周辺領域を介して相互に電気的に絶縁されて配置されていることを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置。
【請求項１４】
前記活性領域及び前記周辺領域がワイドバンドギャップ半導体であることを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置。
【請求項１５】
前記半導体基板が、半絶縁性基板または絶縁性基板であることを特徴とする請求項１乃至１４のいずれか１項に記載の半導体装置。
【請求項１６】
前記半導体基板と前記活性領域及び前記周辺領域が同一材料であることを特徴とする請求項１乃至１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記半導体基板が炭化珪素基板であることを特徴とする請求項１乃至１６のいずれか１項に記載の半導体装置。
【請求項１８】
活性領域及び前記活性領域と隣接する絶縁性の周辺領域が配置された半導体基板を備える半導体装置の製造方法であって、
前記活性領域に半導体素子を形成する工程と、
前記活性領域で前記半導体素子と接続する第１主電極及び第２主電極を形成する工程と
を含み、
前記第１主電極と前記第２主電極の少なくともいずれかを、前記活性領域と前記周辺領域が隣接する境界を超えて形成し、
前記半導体素子の主電流の流れる半導体領域を不純物のイオン注入により形成する
ことを特徴とする半導体装置の製造方法。
【請求項１９】
イオン注入の途中でイオン注入条件を切り替えて深さ方向の不純物濃度を変化させながら前記活性領域の一部を形成することを特徴とする請求項１８に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体素子が配置された活性領域を形成する方法として半導体基板に不純物をドープする半導体装置の製造方法が用いられている（特許文献１参照。）。この製造方法により製造された半導体装置では、半導体素子が配置された活性領域と、低ドープ若しくはノンドープの絶縁性の周辺領域とが隣接する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特願２０１５−５２７２１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体素子に逆バイアス電圧を印加することにより、活性領域と周辺領域との境界において、半導体素子に形成されたｐｎ接合に近接する活性領域の端部に電界が集中する問題がある。この電界の集中により、半導体装置の耐圧が低下する。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、周辺領域との境界における活性領域の端部での電界集中に起因する耐圧の低下が抑制された半導体装置及び半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る半導体装置は、半導体素子が配置された活性領域と、活性領域に隣接して配置された絶縁性の周辺領域と、活性領域と周辺領域が隣接する境界を超えて配置された電極を備えることを要旨とする。
【０００７】
本発明の他の態様に係る半導体装置の製造方法は、半導体基板に活性領域を形成する工程と、活性領域と周辺領域が隣接する境界を超えて電極を形成する工程を含み、不純物のイオン注入により活性領域に半導体素子を形成することを要旨とする。
【発明の効果】
【０００８】
本発明によれば、周辺領域との境界における活性領域の端部での電界集中に起因する耐圧の低下が抑制された半導体装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る半導体装置の構成を示す模式的な斜視図である。
【図２】電界強度を計算するための実施モデルを示す模式図である。
【図３】電界強度を計算するための比較モデルを示す模式図である。
【図４】電界強度の計算結果を示すグラフである。
【図５】本発明の第１の実施形態に係る半導体装置の他の構成を示す模式的な斜視図である。
【図６】本発明の第１の実施形態に係る半導体装置の更に他の構成を示す模式的な斜視図である。
【図７】本発明の第１の実施形態に係る半導体装置の主電極の構成例を示す模式図である。
【図８】本発明の第１の実施形態に係る半導体装置の主電極の他の構成例を示す模式図である。
【図９】本発明の第１の実施形態に係る半導体装置の活性領域と周辺領域の配置例を示す模式的な平面図である。
【図１０】本発明の第１の実施形態に係る半導体装置が複数の活性領域を備える例を示す模式的な平面図である。
【図１１】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。
【図１２】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。
【図１３】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。
【図１４】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。
【図１５】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。
【図１６】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その６）。
【図１７】本発明の第１の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その７）。
【図１８】本発明の第１の実施形態の第１変形例に係る半導体装置の構成を示す模式的な斜視図である。
【図１９】本発明の第１の実施形態の第３変形例に係る半導体装置の構成を示す模式的な断面図である。
【図２０】本発明の第２の実施形態に係る半導体装置の構成を示す模式的な斜視図である。
【図２１】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その１）。
【図２２】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その２）。
【図２３】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その３）。
【図２４】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その４）。
【図２５】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その５）。
【図２６】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その６）。
【図２７】本発明の第２の実施形態に係る半導体装置の製造方法を説明するための模式的な工程図である（その７）。
【図２８】本発明のその他の実施形態に係る半導体装置の構成を示す模式的な断面図である。
【発明を実施するための形態】
【００１０】
以下に、図面を参照して実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる部分を含む。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
【００１１】
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置は、図１に示すように、半導体基板１０に活性領域２０と周辺領域３０を隣接して配置した構成である。
【００１２】
活性領域２０は、半導体基板１０にｐ型不純物やｎ型不純物をドープするなどして半導体素子を形成した領域である。周辺領域３０は、不純物濃度の低い低ドープ若しくはノンドープの絶縁性を有する領域である。例えば、半導体基板１０の活性領域２０が形成された領域の残余の領域が周辺領域３０である。
【００１３】
図１に示す半導体装置は、活性領域２０で半導体素子と接続する第１主電極４１と第２主電極４２を備える。第１主電極４１は、オン状態において半導体素子を流れる主電流の電流経路の一方の端部であり、第２主電極４２は、主電流の電流経路の他方の端部である。ここで、第１主電極４１は電流経路の始端、第２主電極４２は電流経路の終端とする。以下において、第１主電極４１と第２主電極４２を総称して「主電極４０」という。
【００１４】
第１の実施形態に係る半導体装置では、第１主電極４１と第２主電極４２の少なくともいずれかは、活性領域２０と周辺領域３０が隣接する境界（以下において「隣接境界」という。）を超えて配置されている。図１に示す半導体装置では、第１主電極４１と第２主電極４２のいずれもが、隣接境界を超えて配置されている。
【００１５】
なお、図１では、半導体装置の構造をわかりやすくするために、主電極４０及び半導体装置の上面に配置された層間絶縁膜５０を透過して、活性領域２０を表示している（以下において同様。）。
【００１６】
図１に示した半導体装置では、第１主電極４１は活性領域２０に形成された半導体素子の第１導電型のウェル領域２３と電気的に接続している。そして、ウェル領域２３に、第２導電型のドリフト領域２１の端部、及びドリフト領域２１に隣接して配置された第１導電型のコラム領域２２の端部が接続している。
【００１７】
ドリフト領域２１は、半導体素子にオン状態で主電流が流れる領域である。つまり、ドリフト領域２１とコラム領域２２が隣接して延伸する方向は、半導体素子の主電流の流れる方向である。このように、活性領域２０に配置された半導体素子は、主電流の流れる方向と垂直な方向に沿ってドリフト領域２１とコラム領域２２が交互に配置されたスーパージャンクション（ＳＪ）構造を有する。
【００１８】
第１導電型と第２導電型とは互いに反対導電型である。即ち、第１導電型がｐ型であれば、第２導電型はｎ型であり、第１導電型がｎ型であれば、第２導電型はｐ型である。以下では、第１導電型がｐ型、第２導電型がｎ型の場合を説明する。
【００１９】
第２主電極４２はｎ型のカソード領域２４と電気的に接続しており、ドリフト領域２１の端部がカソード領域２４に接続している。カソード領域２４の不純物濃度はドリフト領域２１よりも高く、カソード領域２４と第２主電極４２のコンタクト抵抗が低減される。
【００２０】
コラム領域２２はカソード領域２４に接続されておらず、ドリフト領域２１を介してコラム領域２２の端部がカソード領域２４と対向している。ウェル領域２３とカソード領域２４は、ＳＪ構造を挟んで対向して配置されている。
【００２１】
上記のように、図１に示した半導体装置は、活性領域２０に半導体素子としてＳＪ構造のダイオードを形成した構成である。アノード電極である第１主電極４１と接続するｐ型のウェル領域２３と、カソード電極である第２主電極４２と接続するｎ型のドリフト領域２１との間にｐｎ接合が形成されており、図１に示した半導体装置はｐｎ接合ダイオードとして動作する。
【００２２】
以下に、図１に示した半導体装置の基本的な動作について説明する。
【００２３】
オン動作では、第１主電極４１を基準電位として第２主電極４２に低い電圧（順方向電圧）を印加することで、ウェル領域２３とドリフト領域２１との間のエネルギー障壁が低くなる。このため、ドリフト領域２１からウェル領域２３に電子が流れ込むようになり、第１主電極４１と第２主電極４２の間に順方向電流が流れる。
【００２４】
オフ動作では、第１主電極４１を基準電位として第２主電極４２に高い電圧（逆方向電圧）を印加することにより、ウェル領域２３とドリフト領域２１との間のエネルギー障壁が高くなる。このため、ドリフト領域２１からウェル領域２３に電子が流れなくなる。
【００２５】
オフ動作においてドリフト領域２１とコラム領域２２の界面から空乏層が広がり、ある程度まで逆方向電圧が大きくなるとドリフト領域２１及びコラム領域２２が完全に空乏した状態（ピンチオフ状態）となる。ピンチオフ状態になることにより、ドリフト領域２１とコラム領域２２の電界分布は均一な長方形の分布となり、半導体装置に加わる最大電界が大きく低下する。これにより、半導体装置の耐圧が向上する。
【００２６】
逆バイアス電圧を印加することによりＳＪ構造を完全に空乏化させるためには、ｎ型の半導体領域のｎ型不純物の総量とｐ型の半導体領域のｐ型不純物の総量との比を１近傍に設定する必要がある。このように電荷バランスを取るために、ドリフト領域２１のｎ型不純物の濃度Ｎｄ、コラム領域２２のｐ型不純物の濃度Ｎａ、ドリフト領域２１の幅Ｗｎ、コラム領域２２の幅Ｗｐは、以下の式（１）を満たすように設定される：
Ｎａ×Ｗｐ＝Ｎｄ×Ｗｎ  ・・・（１）
幅Ｗｎと幅Ｗｐは、ドリフト領域２１とコラム領域２２が交互に配置される方向の幅である。
【００２７】
式（１）を満たすようにドリフト領域２１とコラム領域２２の不純物濃度が設定されることにより、ドリフト領域２１とコラム領域２２の界面においてｐ型不純物とｎ型不純物の電荷バランスを取ることができる。その結果、ドリフト領域２１とコラム領域２２の界面から伸びる空乏層によってドリフト領域２１とコラム領域２２が空乏化し、高い耐圧が得られる。更に、式（１）の関係を満たしながらドリフト領域２１の不純物濃度を高くすることにより、ドリフト領域２１の抵抗値を抑制できる。
【００２８】
理想的には、ドリフト領域２１とコラム領域２２がピンチオフ状態になることで、ドリフト領域２１とコラム領域２２の電界分布は均一な長方形の分布となり、最大電界が大きく低下する。その結果、半導体装置の耐圧が向上する。
【００２９】
しかし、活性領域２０において、ウェル領域２３とドリフト領域２１とが隣接する領域に、主電流の流れる方向と界面が垂直なｐｎ接合が形成されている。そして、オフ状態において、ウェル領域２３とドリフト領域２１の界面に形成されるｐｎ接合に電界が集中する。これは、ウェル領域２３とドリフト領域２１が隣接する領域では式（１）の関係が成立しておらず、ｐ型不純物とｎ型不純物の電荷バランスが取れていないためである。
【００３０】
特に、活性領域２０と周辺領域３０が隣接する隣接領域では、周辺領域３０が低ドープ若しくはノンドープであるため、電荷バランスが他の領域よりも大きく式（１）の関係から外れている。このため、ウェル領域２３とドリフト領域２１の界面が隣接境界と近接する領域において、活性領域２０の端部に電界が集中しやすい。
【００３１】
これに対し、図１に示した半導体装置では、主電極４０が隣接境界を超えて配置されていることにより、活性領域２０の端部における電位の分布の勾配が緩やかになり電界の集中を緩和することができる。即ち、主電極４０が隣接境界を超えて配置されることによって、活性領域２０の端部で空乏層がなめらかに伸びる。このように空乏層の曲率を制御することにより電位が緩やかに変化し、電界の集中が緩和される。したがって、隣接境界において活性領域２０の端部での電界集中が緩和される。
【００３２】
上記の効果を、図２及び図３に示したモデルを用いて以下に説明する。
【００３３】
図２に示したモデルは、図１に示した半導体装置と同様に主電極４０を配置した実施モデルである。即ち、第１主電極４１と第２主電極４２が、隣接境界を越えて配置されている。一方、図３に示したモデルは、第１主電極４１と第２主電極４２が隣接境界を越えない比較モデルである。
【００３４】
図４に、実施モデルと比較モデルについて行った電界強度の計算結果を示す。なお、ウェル領域２３とドリフト領域２１の界面に沿った方向をＸ方向とした。ウェル領域２３とドリフト領域２１の界面が隣接境界と接続する位置がＸ＝３μｍである。図４では、実施モデルの計算結果を実線の実施モデル特性Ｓ１として示し、比較モデルの計算結果を破線の比較モデル特性Ｓ２として示した。また、実施モデルにおいて主電極４０が隣接境界を越えて延伸する長さを５μｍとした。
【００３５】
図４に示すように、実施モデル特性Ｓ１と比較モデル特性Ｓ２のいずれにおいても、ウェル領域２３とコラム領域２２との界面で電界密度が低く、ウェル領域２３とドリフト領域２１との界面で電界密度がピーク値を有する。そして、比較モデル特性Ｓ２では、隣接境界と交差する領域における電界密度のピーク値が、その他の領域における電界密度のピーク値よりも大きい。つまり、隣接境界において活性領域２０の端部で電界集中が生じている。これは、既に述べたように、ウェル領域２３とドリフト領域２１の界面が隣接境界と近接する領域において電荷バランスが崩れているためである。
【００３６】
一方、実施モデル特性Ｓ１では、隣接境界と交差する領域における電界密度のピーク値が、その他の領域における電界密度のピーク値よりも小さい。このように、隣接境界を超えて主電極４０を配置することにより、隣接境界において活性領域２０の端部での電界集中を緩和することができる。
【００３７】
なお、図１では第１主電極４１と第２主電極４２のいずれもが隣接境界を超えて配置されている実施形態を示した。これにより、隣接境界において活性領域２０の端部に集中する電界を、周辺領域３０の第１主電極４１と第２主電極４２に挟まれる領域に拡散することができる。その結果、半導体装置の最大印加電圧を向上させることができる。
【００３８】
一方、第１主電極４１と第２主電極４２のいずれかのみが隣接境界を超えて配置されてもよい。これにより、第１主電極４１と第２主電極４２の間に形成される平行平板キャパシタによる寄生容量の半導体素子に対する影響を抑制することができる。
【００３９】
例えば、図５に示す半導体装置では、第１主電極４１のみが隣接境界を超えて配置され、第２主電極４２は隣接境界を超えて配置されていない。これにより、隣接境界において活性領域２０の端部に集中する電界を、周辺領域３０の第１主電極４１が配置された領域に拡散することができる。また、第１主電極４１がウェル領域２３に近く配置されているため、第１主電極４１が隣接境界を超えて配置されることにより、ウェル領域２３とドリフト領域２１との界面での電界集中が特に緩和される。
【００４０】
または、図６に示す半導体装置では、第２主電極４２のみが隣接境界を超えて配置され、第１主電極４１は隣接境界を超えて配置されていない。これにより、隣接境界において活性領域２０の端部に集中する電界を、周辺領域３０の第２主電極４２が配置された領域に拡散することができる。逆バイアス印加時において、不純物濃度が高いｎ型のカソード領域２４と対向するｐ型のコラム領域２２の端部に電界が集中する。カソード領域２４に近く配置されている第２主電極４２が隣接境界を超えて配置されることにより、コラム領域２２の端部での電界集中も緩和できる。
【００４１】
図１に示す半導体装置では、第１主電極４１及び第２主電極４２が、活性領域２０と周辺領域３０が連続する同一の主面に配置されている。主電極４０を同一の主面に配置することにより、半導体素子を高密度に集積化することができる。
【００４２】
なお、第１主電極４１と第２主電極４２は、活性領域２０の下端の平面レベルより下方まで延伸している。つまり、活性領域２０が形成された領域よりも深く半導体基板１０に形成された溝に主電極４０の下部が埋め込まれており、主電極４０の下部は半導体基板１０と接している。
【００４３】
これにより、活性領域２０よりも下方まで半導体基板１０に延在する主電極４０の部分にも、電界を拡散させることができる。このため、半導体装置の最大印加電圧を向上させることができる。
【００４４】
なお、図７に示すように、活性領域２０と周辺領域３０の両方において主電極４０を下方に延在させてもよい。或いは、図８に示すように、周辺領域３０においてのみ主電極４０を下方に延在させてもよい。図８に示す構成によれば、活性領域２０に形成される半導体素子に対する、第１主電極４１と第２主電極４２の間に形成される平行平板キャパシタによる寄生容量の影響を抑制することができる。
【００４５】
ところで、図９に示すように、半導体基板１０の主面の面法線方向からみて（以下、「平面視」という。）、活性領域２０の周囲を囲んで周辺領域３０を配置してもよい。このとき、第１主電極４１と第２主電極４２が活性領域２０の外縁部に配置される。これにより、最も電界が集中する隣接境界における電界集中を緩和することができる。更にチップ端面が周辺領域３０となり、欠陥の発生しやすいチップ端面に半導体素子が形成されない。
【００４６】
また、平面視で図１０に示すように、同一の半導体基板１０に、周辺領域３０を介して複数の活性領域２０Ａ〜２０Ｄを相互に電気的に絶縁して配置してもよい。これにより、１つのチップに、例えば動作電位の異なる複数の半導体素子を集積化することができる。なお、隣接させる活性領域２０の種類や個数は任意であり、形状やサイズが異なっていてもよい。
【００４７】
以上に説明したように、本発明の第１の実施形態に係る半導体装置によれば、隣接境界を超えて主電極４０を配置することにより、隣接境界における活性領域２０の端部での電界集中を緩和することができる。その結果、半導体装置の耐圧の低下を抑制することができる。
【００４８】
半導体基板１０には、半絶縁性基板や絶縁性基板を使用してもよい。これにより、同一の半導体基板１０に複数の半導体装置を集積する際の素子分離プロセスを簡略化することができる。また、冷却器に半導体装置を実装する場合に、半導体基板１０と冷却器の間に設置する絶縁性基板を省略することが可能である。ここで、絶縁性基板とは、基板の抵抗率が数ｋΩ・ｃｍ以上のことをいう。
【００４９】
例えば、絶縁性を有する炭化珪素基板（ＳｉＣ基板）を半導体基板１０に使用してもよい。ＳｉＣはワイドバンドギャップ半導体であり真性キャリヤ数が少ないため、高い絶縁性を得やすく、耐圧の高い半導体装置を実現できる。ＳｉＣにはいくつかのポリタイプ（結晶多形）が存在するが、代表的な４ＨのＳｉＣ基板を半導体基板１０として使用できる。半導体基板１０にＳｉＣ基板を使用することにより、半導体基板１０の絶縁性を高く、且つ熱伝導率を高くできる。このため、半導体基板１０の裏面を冷却機構に直接取り付けて、半導体装置を効率よく冷却することができる。この構造によれば、ＳｉＣ基板の熱伝導率が大きいため、半導体装置がオン状態のときの主電流による発熱を効率良く発散させることができる。
【００５０】
更に、活性領域２０と周辺領域３０がワイドバンドギャップ半導体であることにより、低いオン抵抗と高い絶縁破壊電圧を両立させることができる。
【００５１】
また、半導体基板１０と活性領域２０及び周辺領域３０が同一材料であることが好ましい。半導体基板１０と活性領域２０に同じ材料を用いることにより、異なる材料を用いた場合に生じる格子不整合などの性能劣化の原因をなくすことができる。
【００５２】
以下に、図面を参照して本発明の第１の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。
【００５３】
先ず、ノンドープの炭化珪素絶縁半導体である半導体基板１０の主面に、イオン注入によってドリフト領域２１を形成する。例えば、図１１に示すように半導体基板１０の主面の全面に形成したマスク材１１１をパターニングして、半導体基板１０のドリフト領域２１を形成する領域を露出させる。そして、マスク材１１１をマスクとして半導体基板１０にｎ型不純物を選択的にドープするイオン注入によって、ドリフト領域２１を形成する。
【００５４】
一般的なマスク材としては、シリコン酸化膜を用いることができ、堆積方法としては熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。パターニングの方法としては、フォトリソグラフィ法を用いることができる。即ち、パターニングされたフォトレジスト膜をマスクにしてマスク材をエッチングする。エッチング方法としては、フッ酸を用いたウェットエッチングや、反応性イオンエッチングなどのドライエッチングを用いることができる。マスク材をエッチングした後、フォトレジスト膜を酸素プラズマや硫酸などで除去する。このようにして、マスク材がパターニングされる。なお、構造をわかりやすくするために、マスク材の外縁のみを図示している。
【００５５】
ドリフト領域２１を形成した後、パターニングした新たなマスク材１１２をマスクとして、図１２に示すように、イオン注入によって半導体基板１０にｐ型不純物を選択的にドープしてコラム領域２２を形成する。更に、図１３に示すように、パターニングしたマスク材１１３をマスクとして、イオン注入によって半導体基板１０にｐ型不純物を選択的にドープしてウェル領域２３を形成する。ドリフト領域２１、コラム領域２２及びウェル領域２３の不純物濃度は、例えば１Ｅ１５／ｃｍ3〜１Ｅ１９／ｃｍ3程度である。
【００５６】
次いで、図１４に示すように、パターニングしたマスク材１１４をマスクとして、イオン注入によって半導体基板１０にｎ型不純物を選択的にドープしてカソード領域２４を形成する。カソード領域２４の不純物濃度は、例えば１Ｅ１８／ｃｍ3〜１Ｅ２１／ｃｍ3程度である。
【００５７】
ここまでの工程におけるイオン注入では、例えば、ｎ型不純物として窒素（Ｎ）を用い、ｐ型不純物としてアルミニウム（Ａｌ）やボロン（Ｂ）を用いる。なお、半導体基板の温度を６００℃程度に加熱した状態でイオン注入することにより、イオン注入した領域に結晶欠陥が生じるのを抑制することができる。そして、イオン注入した不純物を熱処理することで活性化させる。例えば、アルゴン雰囲気中や窒素雰囲気中で、１７００℃程度の熱処理を行う。
【００５８】
その後、図１５に示すように、パターニングしたマスク材１１５をマスクとして、ドライエッチングまたはウェットエッチングにより、半導体基板１０の上部の一部を選択的にエッチングして、主電極４０の下部を埋め込む電極溝４００を形成する。電極溝４００は、深さが活性領域２０の下面よりも深く形成され、且つ、活性領域２０から周辺領域３０まで延伸する。次いで、図１６に示すように、電極溝４００を埋め込んで第１主電極４１と第２主電極４２の下部を形成する。
【００５９】
次に、活性領域２０及び周辺領域３０の上面を覆う層間絶縁膜５０を形成する。層間絶縁膜５０には、例えばシリコン酸化膜を用いることができる。シリコン酸化膜の堆積方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。或いは、層間絶縁膜５０にシリコン窒化膜を用いてもよい。
【００６０】
その後、フォトリソグラフィ技術によりパターニングしたフォトレジスト膜（不図示）をマスクにして層間絶縁膜５０を選択的にエッチングし、図１７に示すように第１コンタクトホール４１０及び第２コンタクトホール４２０を形成する。第１コンタクトホール４１０には、半導体基板１０に埋め込まれた第１主電極４１の下部の上面が露出する。第２コンタクトホール４２０には、半導体基板１０に埋め込まれた第２主電極４２の下部の上面が露出する。エッチング方法としては、例えばフッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いる。
【００６１】
次いで、第１コンタクトホール４１０及び第２コンタクトホール４２０を埋め込んで層間絶縁膜５０の上面に電極膜を成膜する。そして、この電極膜をパターニングして、第１主電極４１と第２主電極４２の上部を形成する。第１主電極４１の上部は、第１コンタクトホール４１０に埋め込まれた部分を介して、半導体基板１０に埋め込まれた第１主電極４１の下部と接続する。第２主電極４２の上部は、第２コンタクトホール４２０に埋め込まれた部分を介して、半導体基板１０に埋め込まれた第２主電極４２の下部と接続する。これにより、ウェル領域２３と電気的に接続する第１主電極４１、及び、ドリフト領域２１と電気的に接続する第２主電極４２が形成される。以上により、図１に示した半導体装置が完成する。
【００６２】
主電極４０の材料には、チタン（Ｔｉ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）などの金属配線に用いる金属材料を好適に使用できる。また、チタン／ニッケル／銀（Ｔｉ／Ｎｉ／Ａｇ）などの積層膜を主電極４０に使用してもよい。主電極４０の形成は、スパッタ法や電子ビーム（ＥＢ）蒸着法などにより全面に金属材料を堆積した後、金属材料をエッチングして形成する。或いは、メッキプロセスによって第１コンタクトホール４１０や第２コンタクトホール４２０を金属材料で埋め込んで、主電極４０を形成してもよい。
【００６３】
上記では、半導体基板１０に不純物をイオン注入してドリフト領域２１やコラム領域２２、ウェル領域２３を形成する例を説明した。イオン注入によってｐ型やｎ型の半導体領域を形成することにより、エピタキシャル成長によって形成する場合よりも製造コストを低減できる。
【００６４】
また、半導体基板１０にＳｉＣ基板を使用する例を説明したが、ＳｉＣ基板に限らず、バンドギャップの広い半導体材料からなる半導体基板１０を使用してもよい。バンドギャップの広い半導体材料には、ＧａＮ、ダイヤモンド、ＺｎＯ、ＡｌＧａＮなどがある。
【００６５】
＜第１変形例＞
図１８に、第１の実施形態の第１変形例に係る半導体装置を示す。図１８に示した半導体装置は、ｎ型のドリフト領域２１とｐ型のコラム領域２２の端部が第１主電極４１と直接に接続されている。第１主電極４１には、ドリフト領域２１との界面にエネルギー障壁が形成される材料を使用する。一方、第２主電極４２は、カソード領域２４とオーミック接続されている。
【００６６】
これにより、活性領域２０に配置された半導体素子は、第１主電極４１をアノード電極とし、第２主電極４２をカソード電極とするショットキーバリアダイオード（ＳＢＤ）として動作する。その他の構成については、図１に示す半導体装置と同様である。
【００６７】
第１変形例に係る半導体装置では、仕事関数の高いニッケル（Ｎｉ）材、プラチナ（Ｐｔ）材などの金属材料を第１主電極４１に用いて、ドリフト領域２１と第１主電極４１との間にショットキー接合を形成する。第２主電極４２には、チタン（Ｔｉ）などの仕事関数が低くカソード領域２４とオーミック接続する材料を用いる。
【００６８】
ショットキー接合においても、隣接境界において活性領域２０の端部で電界の集中が生じる。第１変形例に係る半導体装置によれば、半導体素子がＳＢＤとして動作する場合にも、活性領域２０の端部での電界集中を緩和することができる。
【００６９】
＜第２変形例＞
また、第１主電極４１とドリフト領域２１との界面にヘテロ接合を形成するように第１主電極４１の材料を選択してもよい。例えば、ドリフト領域２１の材料にシリコンを用い、ドリフト領域２１との間にエネルギー障壁が形成される材料、例えば多結晶シリコンを第１主電極４１に用いる。これにより、活性領域２０に配置された半導体素子は、第１主電極４１をアノード電極とし、第２主電極４２をカソード電極とするヘテロ接合ダイオードとして動作する。その他の構成については、図１に示す半導体装置と同様である。
【００７０】
ヘテロ接合ダイオードでは、不純物濃度を調整することによりエネルギー障壁の高さを任意に設定できる。第２変形例に係る半導体装置によれば、半導体素子がヘテロ接合ダイオードとして動作する場合にも、活性領域２０の端部での電界集中を緩和することができる。
【００７１】
＜第３変形例＞
図１９に、第３変形例に係る半導体装置を示す。図１９は、半導体基板１０の主面と垂直な方向の断面図である。図１９に示した半導体装置では、第１主電極４１が半導体基板１０の活性領域２０が形成された主面に配置され、第２主電極４２が、半導体基板１０の第１主電極４１の配置された主面と対向する他方の主面に配置されている。第３変形例に係る半導体装置では、ドリフト領域２１及びコラム領域２２が半導体基板１０の膜厚方向に延伸する。半導体基板１０には導電性基板が用いられるが、絶縁性基板を半導体基板１０に使用してもよい。半導体基板１０に絶縁性基板を使用する場合には、例えば、半導体基板１０を貫通するコンタクトホールに埋め込んだ導電性材料を介して、第２主電極４２と活性領域２０を電気的に接続する。
【００７２】
第３変形例に係る半導体装置によれば、第１主電極４１と第２主電極４２を半導体基板１０の対向する主面にそれぞれ配置することにより、半導体基板１０の膜厚方向に主電流が流れる。このため、活性領域２０に配置される半導体素子に流れる主電流の電流密度を向上させることができる。
【００７３】
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置は、図２０に示すように、半導体素子の主電流が流れる電流経路に沿って第１主電極４１と第２主電極４２の間に配置された制御電極７０を更に備える。制御電極７０は電流経路を流れる主電流を制御する。即ち、図２０に示した半導体装置は、第１主電極４１をソース電極、第２主電極４２をドレイン電極、制御電極７０をゲート電極とするトランジスタとして動作する。
【００７４】
活性領域２０に配置された半導体素子は、ウェル領域２３を挟んでドリフト領域２１と対向するｎ型のソース領域２５を備える。第１主電極４１は、ソース領域２５と電気的に接続されている。ドリフト領域２１の第２主電極側の端部は、ｎ型のドレイン領域２６を介して第２主電極４２と電気的に接続されている。
【００７５】
コラム領域２２、ウェル領域２３及びソース領域２５の上面にまたがって開口部が形成された複数のゲートトレンチが、半導体基板１０に達するように延伸している。ゲートトレンチの内壁面にゲート絶縁膜６０が配置され、ウェル領域２３とゲート絶縁膜６０を介して対向する制御電極７０がゲートトレンチの内部に配置されている。ゲートトレンチ同士の間でドリフト領域２１とウェル領域２３が接続しており、オン動作時にゲート絶縁膜６０と接するウェル領域２３にチャネル領域が形成される。
【００７６】
第１主電極４１はソース領域２５とオーミック接続され、第２主電極４２はドリフト領域２１とオーミック接続される。また、制御電極７０同士を電気的に接続する制御電極配線８０が、制御電極７０の上面に形成されている。構造をわかりやすくするため、制御電極配線８０は外縁のみを示している。その他の構成については、図１に示す第１の実施形態と同様である。
【００７７】
以下に、図２０に示した半導体装置の基本的な動作について説明する。
【００７８】
オン動作において、第１主電極４１の電位を基準として、第２主電極４２に正の電位を印加した状態で制御電極７０の電位を制御することにより、活性領域２０に配置された半導体素子がトランジスタとして機能する。即ち、制御電極７０と第１主電極４１間の電圧を所定の閾値電圧以上にすることにより、制御電極７０の側面のウェル領域２３のチャネル領域に反転層が形成される。これにより、半導体素子がオン状態となり、第１主電極４１と第２主電極４２間に主電流が流れる。
【００７９】
一方、オフ動作では、制御電極７０と第１主電極４１間の電圧を所定の閾値電圧以下にする。これにより、反転層が消滅し、主電流が遮断される。
【００８０】
オフ状態では、ドリフト領域２１とコラム領域２２の界面から空乏層が広がり、ある程度まで逆方向電圧が大きくなると、ドリフト領域２１とコラム領域２２はピンチオフ状態となる。これにより、ドリフト領域２１とコラム領域２２の電界分布は均一な長方形の分布となり、半導体装置に加わる最大電界が大きく低下する。
【００８１】
トランジスタ動作する半導体装置においても、主電極４０の少なくともいずれかが隣接境界を超えて配置されることにより、隣接境界における活性領域２０の端部での電界集中を緩和することができる。他は、第１の実施形態と実質的に同様であり、重複した記載を省略する。
【００８２】
以下に、図面を参照して、第２の実施形態に係る半導体装置の製造方法を説明する。なお、以下に述べる半導体装置の製造方法は一例であり、この変形例を含めて、これ以外の種々の製造方法により実現可能である。
【００８３】
図１１〜図１４を参照して説明した方法と同様に、半導体基板１０にドリフト領域２１、コラム領域２２及びウェル領域２３を形成する。次いで、図２１に示すように、パターニングしたマスク材１２１をマスクに用いて、イオン注入によってｎ型のソース領域２５とドレイン領域２６を形成する。ソース領域２５及びドレイン領域２６の不純物濃度は、例えば１Ｅ１８／ｃｍ3〜１Ｅ２１／ｃｍ3程度である。
【００８４】
次に、パターニングしたマスク材（図示せず）をマスクにしたドライエッチングにより、図２２に示すように、ゲートトレンチ７００を形成する。ゲートトレンチ７００は、ソース領域２５、ウェル領域２３、ドリフト領域２１及びコラム領域２２に及ぶ範囲にわたって、半導体基板１０に達する深さで形成される。
【００８５】
その後、ゲートトレンチ７００の内壁面にゲート絶縁膜６０を形成する。ゲート絶縁膜６０の形成方法は、熱酸化法でも堆積法でも構わない。例として、熱酸化法の場合、酸素雰囲気中で１１００℃程度の温度に基体を加熱する。これにより、基体が酸素に触れるすべての部分において、シリコン酸化膜が形成される。
【００８６】
ゲート絶縁膜６０を形成した後、ウェル領域２３とゲート絶縁膜６０との界面における界面準位を低減するために、窒素、アルゴン、Ｎ2Ｏなどの雰囲気中で１０００℃程度のアニールを行ってもよい。また、直性ＮＯかＮ2Ｏ雰囲気中での熱酸化も可能である。その場合の温度は１１００℃〜１４００℃が好適である。ゲート絶縁膜６０の厚さは数十ｎｍ程度である。
【００８７】
次に、図２３に示すように、ゲートトレンチ７００を埋め込んで制御電極７０を形成する。制御電極７０の材料はポリシリコン膜が一般的であり、ここではポリシリコン膜を制御電極７０に使用する場合を説明する。
【００８８】
ポリシリコン膜の堆積方法としては、減圧ＣＶＤ法などを用いることができる。例えば、堆積させるポリシリコン膜の厚さをゲートトレンチ７００の幅の２分の１よりも大きな値にして、ゲートトレンチ７００をポリシリコン膜で埋める。ゲートトレンチ７００の内壁面からポリシリコン膜が形成されていくため、上記のようにポリシリコン膜の厚さを設定することにより、ゲートトレンチ７００をポリシリコン膜によって完全に埋めることができる。例えば、ゲートトレンチ７００の幅が２μｍの場合は、膜厚が１μｍよりも厚くなるようにポリシリコン膜を形成する。また、ポリシリコン膜を堆積した後に、オキシ塩化リン（ＰＯＣｌ3）中で９５０℃のアニール処理することで、ｎ型のポリシリコン膜が形成され、制御電極７０に導電性を持たせる。
【００８９】
ポリシリコン膜は、エッチングなどにより平坦化する。エッチング方法は等方性エッチングでも異方性の選択エッチングでもよい。エッチング量は、ゲートトレンチ７００の内部にポリシリコン膜が残るように設定する。例えば、幅が２μｍのゲートトレンチ７００についてポリシリコン膜を１．５μｍの厚さに堆積した場合、ポリシリコン膜のエッチング量は１．５μｍにする。しかし、エッチングの制御において、１．５μｍのエッチング量について数％のオーバーエッチングでも問題ない。その後、図２４に示すように、制御電極配線８０を形成し、制御電極７０同士を電気的に接続する。
【００９０】
その後、図２５に示すように、パターニングしたマスク材１２２をマスクとして、ドライエッチングまたはウェットエッチングにより、半導体基板１０の上部の一部を選択的にエッチングして、主電極４０の下部を埋め込む電極溝４００を形成する。電極溝４００は、活性領域２０から周辺領域３０まで延伸する。次いで、図２６に示すように、電極溝４００を埋め込んで第１主電極４１と第２主電極４２の下部を形成する。
【００９１】
次に、活性領域２０及び周辺領域３０の上面を覆う層間絶縁膜５０を形成する。層間絶縁膜５０には、例えばシリコン酸化膜を用いることができる。シリコン酸化膜の堆積方法としては、熱ＣＶＤ法やプラズマＣＶＤ法を用いることができる。或いは、層間絶縁膜５０にシリコン窒化膜を用いてもよい。
【００９２】
その後、フォトリソグラフィ技術によりパターニングしたフォトレジスト膜（不図示）をマスクにして層間絶縁膜５０を選択的にエッチングし、図２７に示すように第１コンタクトホール４１０及び第２コンタクトホール４２０を形成する。第１コンタクトホール４１０には、半導体基板１０に埋め込まれた第１主電極４１の上面が露出する。第２コンタクトホール４２０には、半導体基板１０に埋め込まれた第２主電極４２の上面が露出する。エッチング方法としては、例えばフッ酸を用いたウェットエッチングや反応性イオンエッチングなどのドライエッチングを用いる。
【００９３】
次いで、第１コンタクトホール４１０及び第２コンタクトホール４２０を埋め込んで成膜した電極膜をパターニングして、第１主電極４１と第２主電極４２の上部を形成する。第１主電極４１の上部は、第１コンタクトホール４１０に埋め込まれた部分を介して、半導体基板１０に埋め込まれた第１主電極４１の下部と接続する。第２主電極４２の上部は、第２コンタクトホール４２０に埋め込まれた部分を介して、半導体基板１０に埋め込まれた第２主電極４２の下部と接続する。
【００９４】
以上により、図２０に示した半導体装置が完成する。なお、制御電極７０にｐ型のポリシリコン膜を使用してもよいし、ｎ型のポリシリコン膜を使用してもよい。また、他の半導体材料を制御電極７０に使用してもよいし、メタル材料などの他の導電性材料を使用してもよい。例えば、第２導電型のポリ炭化珪素、ＳｉＧｅ、Ａｌなどを制御電極７０の材料に使用することができる。
【００９５】
また、ゲート絶縁膜６０にシリコン酸化膜を使用する例を説明したが、シリコン窒化膜をゲート絶縁膜６０に使用してもよい。または、シリコン酸化膜とシリコン窒化膜の積層膜をゲート絶縁膜６０に使用してもよい。ゲート絶縁膜６０にシリコン窒化膜を使用した場合の等方性エッチングは、１６０℃の熱燐酸による洗浄によって行うことができる。
【００９６】
上記では、半導体装置が、第１主電極４１をソース電極、第２主電極４２をドレイン電極、制御電極７０をゲート電極とするＭＯＳトランジスタである場合を説明した。しかし、半導体装置が他のトランジスタであってもよい。例えば、第１主電極４１をエミッタ電極、第２主電極４２をコレクタ電極、制御電極７０をベース電極とするバイポーラトランジスタの場合にも、主電極４０の少なくともいずれかが隣接境界を超えて配置されることにより、隣接境界における活性領域２０の端部での電界集中を緩和することができる。これにより、半導体装置の耐圧の低下を抑制できる。
【００９７】
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
【００９８】
例えば、上記ではドリフト領域２１とコラム領域２２を半導体基板１０の主面に沿って交互に配置した例を示した。しかし、ドリフト領域２１とコラム領域２２を膜厚方向に積層してＳＪ構造を構成してもよい。膜厚方向にドリフト領域２１とコラム領域２２を積層した構成では、ドリフト領域２１とコラム領域２２の幅を、不純物をドープする注入エネルギーの強度を調節することにより正確に制御することができる。膜厚方向にｐｎ接合が一定の周期で配列されたＳＪ構造を有することにより、半導体装置の耐圧をより向上させることができる。
【００９９】
ところで、ドリフト領域２１とコラム領域２２との境界の電界は均一であるが、逆バイアス時において、不純物濃度が高いｎ型のカソード領域２４と対向するｐ型のコラム領域２２の端部に電界が集中しやすい。特に、コラム領域２２のドリフト領域２１に接する主面と対向する主面（以下、「対向主面」という。）の端部において電界が集中する。
【０１００】
このため、図２８に示すように、コラム領域２２とカソード領域２４の間に、ドリフト領域２１よりも不純物濃度が低いｎ型の電界緩和領域２７を配置してもよい。図２８に示した半導体装置は、ドリフト領域２１とコラム領域２２が半導体基板１０の膜厚方向に沿って隣接した構成である。
【０１０１】
図２８に示した半導体装置では、コラム領域２２の対向主面の端部が、コラム領域２２とカソード領域２４との間に配置された電界緩和領域２７に接している。このため、低い電圧においてもコラム領域２２の端部からカソード領域２４の方向に空乏層が伸びる。したがって、コラム領域２２の第２主電極側の端部での電界の集中が緩和される。
【０１０２】
図２８に示した構造を実現するためには、例えば以下の製造方法を採用できる。即ち、イオン注入によってｎ型不純物を半導体基板１０にドープし、ドリフト領域２１と電界緩和領域２７の積層体を形成する。このとき、高い注入エネルギーで高い不純物濃度にイオンをドープするイオン注入条件と、低い注入エネルギーで低い不純物濃度にイオンをドープするイオン注入条件とを切り替える。これにより、１回の連続したイオン注入でドリフト領域２１と電界緩和領域２７が連続的に形成される。その後、イオン注入によって電界緩和領域２７の一部にｐ型不純物を注入することにより、電界緩和領域２７と連結してドリフト領域２１と平行に延伸するコラム領域２２を形成する。
【０１０３】
上記のようにイオン注入の途中でイオン注入条件を切り替えて深さ方向の不純物濃度を変化させながら活性領域２０の一部を形成することにより、深さ方向の不純物濃度を自由に設計できる。これにより、電界の集中を緩和し、半導体装置の最大印加電圧を向上させることができる。
【０１０４】
なお、上記では活性領域２０にＳＪ構造の半導体素子が形成される例を示したが、活性領域２０に形成される半導体素子はＳＪ構造に限られない。
【０１０５】
このように、本発明はここでは記載していない様々な実施形態などを含むことはもちろんである。
【符号の説明】
【０１０６】
１０…半導体基板
２０…活性領域
２１…ドリフト領域
２２…コラム領域
２３…ウェル領域
２４…カソード領域
２５…ソース領域
２６…ドレイン領域
２７…電界緩和領域
３０…周辺領域
４１…第１主電極
４２…第２主電極
５０…層間絶縁膜
６０…ゲート絶縁膜
７０…制御電極
【図１】
2020205309.tif 000003
【図２】
2020205309.tif 000004
【図３】
2020205309.tif 000005
【図４】
2020205309.tif 000006
【図５】
2020205309.tif 000007
【図６】
2020205309.tif 000008
【図７】
2020205309.tif 000009
【図８】
2020205309.tif 000010
【図９】
2020205309.tif 000011
【図１０】
2020205309.tif 000012
【図１１】
2020205309.tif 000013
【図１２】
2020205309.tif 000014
【図１３】
2020205309.tif 000015
【図１４】
2020205309.tif 000016
【図１５】
2020205309.tif 000017
【図１６】
2020205309.tif 000018
【図１７】
2020205309.tif 000019
【図１８】
2020205309.tif 000020
【図１９】
2020205309.tif 000021
【図２０】
2020205309.tif 000022
【図２１】
2020205309.tif 000023
【図２２】
2020205309.tif 000024
【図２３】
2020205309.tif 000025
【図２４】
2020205309.tif 000026
【図２５】
2020205309.tif 000027
【図２６】
2020205309.tif 000028
【図２７】
2020205309.tif 000029
【図２８】
2020205309.tif 000030