(57)【要約】      （修正有）【課題】ＥＳＤ保護のための垂直スイッチング構成を提供する。【解決手段】電子部品のＥＳＤ保護に使用することができる誘電体材料（ＶＳＤＭ）構成を備える水平スイッチング構造１００において、、電極１２０と、電極１２２と、を有し、それぞれビア１３０と、ビア１３２に対して電気的に接触する状態にある。ビア１３０及び／またはビア１３２に対して電気的接続が確立され得る限り、電極１２０と電極１２２の一方または両方を省略してもよい。電極１２０及び／または電極１２２は、銅または他の適切な導電性材料から製造され、機械的、化学的または別の方法であれ、堆積、スクリーン印刷、接着または他の任意のボンディング方法により製造される。【選択図】図１
2020080419.tif 000002
【特許請求の範囲】
【請求項１】
基板に包含され、垂直スイッチング電圧で切替可能な誘電体材料（ＶＳＤＭ）構成であって、前記ＶＳＤＭ構成は、
ａ．前記基板の第１の水平層に配置された第１の導電性要素と、前記基板の第２の水平層に配置された第２の導電性要素であって、前記第２の水平層は前記第１の水平層とは異なる第２の導電性要素と、
ｂ．特性電圧と垂直方向の厚さを有するＶＳＤＭ構造であって、前記ＶＳＤＭ構造は前記基板の第３の水平層に配置され、この第３の水平層は、前記第１の水平層および前記第２の水平層と異なる前記ＶＳＤＭ構造と、
ｃ．前記ＶＳＤＭ構造と前記第１の導電性要素及び前記第２の導電性要素の少なくとも一方との間に配置された層状相互接続部であり、前記ＶＳＤＭ構造と前記第１の導電性要素及び前記第２の導電性要素の少なくとも一方との間の境界における断面導通領域を増大するように構成された層状相互接続部と、
ｄ．前記基板に少なくとも部分的に埋め込まれ、前記第１の導電性要素に接続されて前記ＶＳＤＭ構造から分離されて、インピーダンスを有する回路素子と、を備え、
ｅ．前記ＶＳＤＭ構造は、前記特性電圧を超えるＥＳＤパルスに応答して、その垂直方向の厚さにわたり実質的に導電性となり、第１の電圧レベルを有する前記第１の導電性要素と第２の電圧レベルを有する前記第２の導電性要素との間で電流が流れるように構成され、その第１の電圧レベルは前記第２の電圧レベルと実質的に等しく、ビアは前記基板に垂直に延伸し、前記第１の水平層における前記第１の導電性要素と前記第２の水平層における前記第２の導電性要素との間の電気的接点になり、前記ＶＳＤＭ構成から分離されているＶＳＤＭ構成。
【請求項２】
前記第１の導電性要素は、層状相互接続部、Ｚ軸導電性テープ、銀ペースト、銅ペースト、銀めっきをした銅層、炭素層、導電性エポキシ樹脂、導電性ポリマー、電極、パッド、リード線、配線、ビア、ケーブル、または信号層である、請求項１に記載のＶＳＤＭ構成。
【請求項３】
前記垂直方向の厚さは、２ミル未満である、請求項１に記載のＶＳＤＭ構成。
【請求項４】
前記基板は、ＰＣＢ、ＰＣＢの単一層または複数の層のセット、半導体デバイスのパッケージ、ＬＥＤ基板、集積回路（ＩＣ）基板、インターポーザー、２つ以上の電子部品、デバイスまたは基板を接続するプラットホーム、積層パッケージングフォーマット、インターポーザー、ウェーハ−レベル・パッケージ、パッケージ・イン・パッケージ、システム・イン・パッケージ、または少なくとも２つのパッケージもしくは基板を積み重ねた組み合わせである、請求項１に記載のＶＳＤＭ構成。
【請求項５】
電子デバイスをさらに備える、請求項１に記載のＶＳＤＭ構成。
【請求項６】
前記電子デバイスは、携帯電話機、電子タブレット、電子リーダー、モバイルコンピュータ、デスクトップコンピュータ、サーバーコンピュータ、テレビジョンセット、ビデオディスプレイ、音楽プレーヤー、パーソナル健康管理デバイス、発光ダイオード（ＬＥＤ）、少なくとも１つのＬＥＤを備えるデバイス、または照明モジュールである、請求項５に記載のＶＳＤＭ構成。
【請求項７】
前記回路素子は、抵抗、インダクタ、キャパシタ、フェロイック回路素子、フェロイックＶＳＤＭ回路素子、ダイオード、トランジスター、フィルタ、およびインピーダンスを有する層状相互接続部のうち少なくとも１つを備える、請求項１に記載のＶＳＤＭ構成。
【請求項８】
基板と、垂直スイッチング電圧で切替可能な誘電体材料（ＶＳＤＭ）構成と、を備える電子デバイスであって、前記ＶＳＤＭ構成は、前記基板に包含され、前記基板は、３つの異なる水平層を備え、前記ＶＳＤＭ構成は、
ａ．第１の前記水平層に配置された第１の導電性要素と、第２の前記水平層に配置された第２の導電性要素と、
ｂ．特性電圧と垂直方向の厚さとを有するＶＳＤＭ構造であって、第３の前記水平層に配置されている前記ＶＳＤＭ構造と、
ｃ．前記ＶＳＤＭ構造と前記第１の導電性要素及び前記第２の導電性要素の少なくとも一方との間に配置された層状相互接続部であり、前記ＶＳＤＭ構造と前記第１の導電性要素及び前記第２の導電性要素の少なくとも一方との間の境界における断面導通領域を増大するように構成された層状相互接続部と、
ｄ．前記基板に少なくとも部分的に埋め込まれ、前記第１の導電性要素に接続されて前記ＶＳＤＭ構造から分離されて、インピーダンスを有する回路素子と、を備え、
ｅ．前記ＶＳＤＭ構造は、前記特性電圧を超えるＥＳＤパルスに応答して、垂直方向の厚さにわたり実質的に導電性となり、ＶＳＤＭ構成は、前記電子デバイスにＥＳＤ保護を提供し、ビアは前記基板に垂直に延伸し、前記第１の前記水平層における前記第１の導電性要素と前記第２の前記水平層における前記第２の導電性要素との間の電気的接点になり、前記ＶＳＤＭ構成から分離されている電子デバイス。
【請求項９】
前記電子デバイスは、携帯電話機、電子タブレット、電子リーダー、モバイルコンピュータ、デスクトップコンピュータ、サーバーコンピュータ、テレビジョンセット、ビデオディスプレイ、音楽プレーヤー、パーソナル健康管理デバイス、発光ダイオード（ＬＥＤ）、少なくとも１つのＬＥＤを備えるデバイス、照明モジュール、サテライト、または航空機器である、請求項８に記載の電子デバイス。
【請求項１０】
前記第１の導電性要素は、層状相互接続部、Ｚ軸導電性テープ、銀ペースト、銅ペースト、銀めっきをした銅層、炭素層、導電性エポキシ樹脂、導電性ポリマー、電極、パッド、リード線、配線、ビア、ケーブル、または信号層である、請求項８に記載の電子デバイス。
【請求項１１】
前記垂直方向の厚さは、２ミル未満である、請求項８に記載の電子デバイス。
【請求項１２】
前記基板は、ＰＣＢ、ＰＣＢの単一層または複数の層のセット、半導体デバイスのパッケージ、ＬＥＤ基板、集積回路（ＩＣ）基板、インターポーザー、２つ以上の電子部品を接続したプラットホーム、デバイスまたは基板、積層パッケージングフォーマット、インターポーザー、ウェーハ−レベル・パッケージ、パッケージ・イン・パッケージ、システム・イン・パッケージ、または少なくとも２つのパッケージもしくは基板を積み重ねた組み合わせである、請求項８に記載の電子デバイス。
【請求項１３】
前記回路素子は、抵抗、インダクタ、キャパシタ、フェロイック回路素子、フェロイックＶＳＤＭ回路素子、ダイオード、トランジスター、フィルタ、またはインピーダンスを有する層状相互接続部のうち、少なくとも１つを備える、請求項８に記載の電子デバイス。
【請求項１４】
垂直スイッチング電圧で切替可能な誘電体（ＶＳＤ）材料構造であって、
ａ．第１の水平層に配置された第１の導電性要素と、前記第１の水平層に配置された第２の導電性要素と、
ｂ．第２の水平層に配置された層状相互接続部と、
ｃ．前記第２の導電性要素を前記層状相互接続部に接続する第３の導電性要素と、
ｄ．第３の水平層に配置されたＶＳＤ材料の構成であって、前記第１の導電性要素と前記層状相互接続部との間に形成された垂直方向のギャップにわたる特性電圧を有し、前記層状相互接続部が、前記ＶＳＤ材料と前記第１の導電性要素及び前記第２の導電性要素の少なくとも一方との間に配置されているＶＳＤ材料の構成と、を備え、
ｅ．ＶＳＤ材料の前記構成は、前記特性電圧を超えるＥＳＤパルスに応答して、第１の電圧レベルを有する前記第１の水平層と第２の電圧レベルを有する前記層状相互接続部との間の垂直方向のギャップにわたり垂直方向にスイッチするようにされており、その第１の電圧レベルは前記第２の電圧レベルと実質的に等しく、ビアは基板に垂直に延伸し、前記第１の水平層における前記第１の導電性要素と前記第２の水平層における前記第２の導電性要素との間の電気的接点になり、前記ＶＳＤ材料の構成から分離されているＶＳＤ材料構造。
【請求項１５】
前記第１の導電性要素は、層状相互接続部、Ｚ軸導電性テープ、銀ペースト、銅ペースト、銀めっきをした銅層、炭素層、導電性エポキシ樹脂、導電性ポリマー、電極、パッド、リード線、配線、ビア、ケーブル、または信号層である、請求項１４に記載のＶＳＤ材料構造。
【請求項１６】
前記垂直方向のギャップは、２ミル未満である、請求項１４に記載のＶＳＤ材料構造。
【請求項１７】
前記ＶＳＤ材料構造は、基板に包含される、請求項１４に記載のＶＳＤ材料構造。
【請求項１８】
前記基板は、ＰＣＢ、ＰＣＢの単一層または複数の層のセット、半導体デバイスのパッケージ、ＬＥＤ基板、集積回路（ＩＣ）基板、インターポーザー、２つ以上の電子部品を接続したプラットホーム、デバイスまたは基板、積層パッケージングフォーマット、インターポーザー、ウェーハ−レベル・パッケージ、パッケージ・イン・パッケージ、システム・イン・パッケージ、または少なくとも２つのパッケージもしくは基板を積み重ねた組み合わせである、請求項１７に記載のＶＳＤ材料構造。
【請求項１９】
前記ＶＳＤ材料構造は、電子デバイスに含まれる、請求項１４に記載のＶＳＤ材料構造。
【請求項２０】
前記電子デバイスは、携帯電話機、電子タブレット、電子リーダー、モバイルコンピュータ、デスクトップコンピュータ、サーバーコンピュータ、テレビジョンセット、ビデオディスプレイ、音楽プレーヤー、パーソナル健康管理デバイス、発光ダイオード（ＬＥＤ）、少なくとも１つのＬＥＤを備えるデバイス、または照明モジュールである、請求項１９に記載のＶＳＤ材料構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本文書に開示された実施形態は、概してＥＳＤおよびその他の過電圧事象からの垂直ス
イッチング保護を達成するために電圧で切替可能な誘電体材料を用いた構造、方法、デバ
イスに関する。
【背景技術】
【０００２】
電子デバイスは、通常様々な部品（例えば、集積回路、受動部品、チップ等（以下「チ
ップ」と称する）を接続し、組み立てることにより製造される。多くの部品、特に半導体
は、過剰電圧をデバイスに印加する（過電圧状態と呼ばれる）というスプリアスな電気的
事象からの影響を受け易い。過電圧状態の原因の例としては、静電気放電（ＥＳＤ）、逆
起電力（ＥＭＦ）、稲妻、太陽風、電気モータ、電磁石等のスイッチを伴う電磁誘導負荷
、スイッチを伴う重抵抗負荷、大きな電流変化、電磁パルス等が含まれる。過電圧状態の
結果として、能動電子部品及び／または受動電子部品または半導体ＩＣチップ等の回路素
子を含むデバイスに高電圧をかけることになり、これにより部品内で流れまたは部品を通
過する大電流の原因となり得る。この大電流は、能動部品、受動部品または回路素子等を
容易に破壊するか、そうでなくてもその機能に悪影響を及ぼし得る。
【０００３】
あるチップには、チップのパッケージングまたは各電子デバイスの動作中に予期され得
るいくつかの過電圧事象（例えば、軽度のESD事象）からの「チップ上の」保護が用意さ
れる（例えば、人体モデル事象からの保護）。
【０００４】
チップはパッケージングされ得る（例えば、基板に取り付けられる）。パッケージング
されたチップは、より過酷な（例えば高電圧の）過電圧事象からパッケージングされたチ
ップを保護する追加の（例えば外部チップ）過電圧保護デバイスに接続され得る。チップ
上の過電圧保護デバイスおよびチップ外の過電圧保護デバイスは、電気的に通信可能であ
るから、チップ外の過電圧保護デバイスは、チップ上の過電圧保護デバイスを「保護」す
ることを要求され得る。個別部品を用いるチップ外の過電圧保護デバイスを、基板の製造
中に付加することは困難である。さらに、チップ上の保護について、完全なシステムまた
はサブシステムを超えて最適化することは難しい。ＥＳＤ試験の仕様の例は、ＩＥＣ６１
０００−４−２およびＪＥＳＤ２２−Ａ１１４Ｅに記載されている。
【０００５】
プリント回路基板、プリント配線基板、または類似する基板（以下、ＰＣＢと称する）
は、複数の電子部品を取り付けて、支持し、接続するのに使用することができる。取り付
けられた様々な部品、チップ等の間の電気伝導性を提供するために、ＰＣＢは、通常、誘
電体材料の基板と、１つ以上の導電性のリード線を含む。電気的に接続することを可能と
するため、通常、金属製リード線のパターンが、（例えば、シルクスクリーン等のプリン
ト技術を用いて）誘電体基板上にメッキされる。あるいは金属層（例えば、Ｃｕ、Ａｇ、
Ａｕの層）が基板に形成され、次いで、金属層の部分が除去される（例えば、エッチング
される）。その結果、所望のパターンが形成される。導電性パターン及び／または誘電体
材料の複数の層をＰＣＢに設けることができる。これらの層は、複数のビアを用いて接続
され得る。１４以上の層を含むプリント回路基板は稀ではない。
【０００６】
ＰＣＢは、通常、チップ、パッケージおよびその他の集積デバイス等の様々な集積化さ
れた電子部品を支持し、接続するのに使用される。ＰＣＢは、また抵抗、キャパシタ、イ
ンダクタ等の個別部品を支持し接続することができ、複数の集積化された部品と複数の個
別部品の各部品間の接続も提供することができる。電子デバイス内のＰＣＢ及び他の部品
もしくは領域における導電性パターン及び／又は層は、時折部品に損傷を与えるか、また
は他の態様で部品に悪影響を及ぼす過電圧事象を導く経路を提供することがある。
【０００７】
電子デバイス（例えば、ＰＣＢに表面実装された個別サージ抑圧部品）を過電圧から保
護するための様々な構成、方法およびデバイスが、従来技術に存在する。しかし、これら
は、一般に製造可能性、性能、動作特性、およびコストの点で様々な制約があることを示
している。過電圧保護の構成、方法およびデバイスを改善する必要性がある。
【０００８】
添付する図面は、以下の発明の詳細とともに明細書と一体であり、明細書の部分を構成
しており、ここに開示される例示的実施形態にしたがって様々な実施形態をさらに示し様
々な原理および利点を説明するのに役立つ。
【図面の簡単な説明】
【０００９】
【図１】電子部品のＥＳＤ保護に使用され得るＶＳＤ材料を備える水平スイッチングＶＳＤＭ構成を示す。
【図２】電子部品のＥＳＤ保護に使用され得るＶＳＤ材料を有する水平スイッチング円筒形構成を示す。
【図３】様々な実施形態に関して使用されるPCBおよびこれに関連する方向の基準を示す。
【図４Ａ】実施形態に従って、ＶＳＤ材料を用いて垂直スイッチングを実現するように構成され、基板デバイスに組み込むことができるＶＳＤＭ構成を示す。
【図４Ｂ】実施形態に従って、ＰＣＢまたは他の基板に組み込むことができ、垂直スイッチングを実現するように構成されたＶＳＤ材料層を備えるＶＳＤＭ構成を示す。
【図５】実施形態に従って、ＶＳＤ材料を用いて垂直スイッチングを実現するように構成されたＶＳＤＭ構成を示す。
【図６】実施形態に従って、ＶＳＤ材料を用いて垂直スイッチングを実現するように構成されたＶＳＤＭ構成を示す。
【図７】実施形態にしたがって垂直スイッチングＶＳＤＭ構成内で層状の相互接続等の１つ以上の導電性構造を製造する方法を示す。
【図８】実施形態にしたがって、垂直スイッチングＶＳＤＭ構成に対するサンプル応答電圧の包絡線のグラフを示す。
【図９】実施形態にしたがって、ＶＳＤ材料を用いて、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１０】実施形態にしたがって、ＶＳＤ材料を用いて、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１１】実施形態にしたがって、ＶＳＤ材料を用いて、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１２Ａ】実施形態にしたがって、ＶＳＤ材料を用いて、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１２Ｂ】実施形態にしたがって、ＶＳＤ材料を用いて、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１３】実施形態にしたがって、ＰＣＢまたは他の基板に組み込むことができ、垂直スイッチングを実現するように構成されたＶＳＤ材料層を備えるＶＳＤＭ構成を示す。
【図１４】実施形態にしたがって、ＰＣＢまたは他の基板に組み込むことができ、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を備えるＶＳＤＭ構成を示す。
【図１５Ａ】実施形態にしたがって、１つ以上の回路素子を接続した、ＶＳＤ材料を用いて垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１５Ｂ】実施形態にしたがって、ＶＳＤ材料を用いて、垂直スイッチングを実現するよう構成されたＶＳＤ材料構成を示す。
【図１６】実施形態にしたがって、複数のＶＳＤ材料構造を用いて、垂直スイッチングを実現するように構成されたＶＳＤ材料構成を示す。
【図１７】実施形態にしたがって、ＶＳＤ材料を用いて垂直スイッチングおよび水平スイッチングの両方を実現するように構成された双方向スイッチングＶＳＤ材料構成を示す。
【発明を実施するための形態】
【００１０】
本明細書は、様々な実施形態の特徴を特定する特許請求の範囲を最後に記述しているが
、本発明は、図面および図面に関係する以下の説明を考慮することでよりよく理解するこ
とができ、図面において同じ部品や部材には同一の参照番号が使用されている。
【００１１】
ここに開示される様々な実施形態にしたがった、基板デバイス、電子部品及び／または
電子デバイスのＥＳＤおよび他の過電圧事象に対する保護には、電圧で切替可能な誘電体
材料（「ＶＳＤ材料」または「ＶＳＤＭ」という）をそれぞれの基板及び／またはデバイ
スに組込むことが含まれ得る。当業者は、過電圧事象には複数の事象が包含されることを
認識する一方、本願書類では、ＥＳＤ（静電気放電）は、通常、過電圧事象を説明するの
に使用され得る。
【００１２】
ある実施形態では、ＶＳＤ材料は、ＥＳＤ信号の少なくとも一部がデバイスを経由して
アースまたは他の所定の位置に流れるように構成される層または他の構造としてデバイス
に埋め込まれる。
【００１３】
ある実施形態では、フィルタ等の回路素子は、ＥＳＤ事象により発生する高周波電圧成
分が電子部品に届くことを防ぐために垂直スイッチングＶＳＤＭ構成と電子部品との間に
配置される。この回路素子は、層、構造、またはビアとして基板デバイスの中に埋め込む
ことができ、あるいは表面実装部品として基板に取り付けることができる。
【００１４】
ここで開示される様々な実施形態にしたがったＶＳＤ材料は、電圧の関数として非線形
抵抗を示す材料である。ＶＳＤ材料は、非線形抵抗を示す一方、非線形抵抗を示す全ての
材料がＶＳＤ材料というわけではない。例えば、温度の関数として抵抗値が変化するが電
圧の関数としては抵抗値が実質的に変化しない材料は、ここで開示する実施形態の目的の
ためのＶＳＤ材料としては考えない。様々な実施形態においては、ＶＳＤ材料は、電圧お
よび追加の動作パラメータ（電流、エネルギー場の密度、光または他の電磁放射入力、及
び／または他の類似のパラメータ等）の関数として、非線形抵抗が変化することを示す。
【００１５】
ＶＳＤ材料により示される、電圧の関数としての抵抗値の変化には、高抵抗の状態から
低抵抗の状態への遷移が含まれる。この遷移は特定の電圧値において生じ、この電圧値は
、「特性電圧」、「特性電圧レベル」、「動作過電圧」または「動作過電圧レベル」と様
々に呼ばれ得るものである。「特性電圧」は、ＶＳＤ材料の様々な構成により異なり得る
が、所与の配合組成に対して比較的安定である。特定の配合組成に対する特性電圧は、電
圧とともに追加のパラメータ（温度及び／または光、赤外線、紫外線、またはマイクロ波
を含む様々な波長での入射する電磁エネルギー等）の関数であり得る。
【００１６】
所与のＶＳＤ材料組成に対して、特性電圧は、単位長さあたりの電圧（例えば、１ミル
あたりのボルト（Ｖ／ミル）、１マイクロメータあたりのボルト（Ｖ／ｕｍ）等）を単位
として表現される対応する「特性電場」または「特性場」の観点で定義することができる
。
【００１７】
特に指定がない限り、用語「ＶＳＤ材料の構造」、「ＶＳＤ材料構造」または「ＶＳＤ
Ｍ構造」は、電気的スイッチング機能を実行することができる特定の物理的な寸法を有す
るどのような量のＶＳＤ材料をも意味するものとする。ＶＳＤ材料の構造の例には、ＶＳ
Ｄ材料の層（基板の上に配置されたか、独立層として硬化させたかいずれであっても）、
２つ以上の電極の間でこれらの電極と境を接するある量のＶＳＤ材料、２つ以上の絶縁構
造もしくは半導体構造と境を接するある量のＶＳＤ材料、または十分に大きな電圧変化に
応答して実質的に非導電状態と実質的に導電状態との間で切り替えることのできる、その
他の要素またはＶＳＤ材料の構成が含まれる。
【００１８】
ある実施例では、ＶＳＤ材料構造は、第１の特性電圧を有するある量の第１のＶＳＤ材
料が、第１の特性電圧とは異なる特性電圧を有する２つの他の量のＶＳＤ材料との間で境
を接することにより製造され得る（この２つの他の量のＶＳＤ材料の特性電圧は、互いに
等しくても等しくなくてもよい）。
【００１９】
ある実施例では、ＶＳＤ材料構造は、第１の特性電圧を有するある量のＶＳＤ材料が、
（ａ）異なる特性電圧を有するある量のＶＳＤ材料と、（ｂ）１つ以上の電極、絶縁構造
、及び／または半導体構造との間で境を接することにより製造され得る。
【００２０】
ＶＳＤ材料構造のある例は、銅箔の上に配置された（しかし銅箔を除く）ＶＳＤ材料の
層である。ＶＳＤ材料の層と銅箔の両方を備える化合物構成は、「ＶＳＤＭ構成」と表わ
される。ＶＳＤＭのより複雑な構成は以下に説明する。
【００２１】
ＶＳＤ材料構造の他の例は、ＰＣＢ内の水平層として配置されたＶＳＤ材料のコーティ
ング、薄板または他の層であり、ＰＣＢの二つの隣接する水平層の間にあって境を接して
いる（すなわち、ＶＳＤ材料構造の上に水平層、およびＶＳＤ材料構造の下に水平層）。
このＶＳＤ材料構造およびこれと境を接する２つの水平層の両方を備える化合物構成は、
ＶＳＤＭ構成の１つの例である。
【００２２】
ＶＳＤ材料構造の他の例はＰＣＢ内で水平層に配置されたある量のＶＳＤ材料であり、
ＰＣＢの同じ水平層内に配置された４つの構造の間でこれらと境界を接し（例えば、長方
形のＶＳＤ材料構造の輪郭を構成する４つのエッチングされたチャネル）、そして２つの
隣接した水平層内に配置された２つの電極の間でこれらと境界を接する（例えば、上に導
電層、下に絶縁層）。このＶＳＤ材料構造と境界を接する４つの構造と２つの電極の両方
を備える化合物構成は、ＶＳＤＭ構成の一例である。
【００２３】
電圧が印加された２つのポイントの間の距離が分かっているＶＳＤ材料の構造（例えば
、電圧がＶＳＤ材料の層の厚さにわたり、またはＶＳＤ材料構造の他のギャップにわたり
、印加されたとき、）に対して、特性電圧は、特定の電圧値として規定し得る（例えば、
このＶＳＤ材料構造の特性電圧は、ボルトを単位として特定の値として特定し得る）。
【００２４】
したがって、ＶＳＤ材料構造の特性電圧は、単位長さ当たりの電圧値として表現される
特性電場を単位として定義され得る、またはＶＳＤ材料がある知られた寸法特性を有する
特定の容積をもつものとしてみなされるときに（例えば、電圧スイッチングが起こり得る
特定の厚さの部分をもつＶＳＤ材料構造）、特定の電圧値として表現される特性電圧とし
て定義され得る。様々な文脈において、本特許の発明の詳細な説明で様々な実施形態に関
してＶＳＤ材料の特性場または特性電圧に言及することがあり、各ケースにおいて対応す
る特性場（単位長さ当たりのボルトを単位として）または特性電圧（ボルトを単位として
）は、ＶＳＤ材料の各構造の寸法を考慮に入れることにより適切な変換を行って取得され
得る。例えば、ＶＳＤ材料構造内に生じる一様な特性電場のために、ＶＳＤ材料構造の特
性電圧は、このＶＳＤ材料の特性場（Ｖ／ミル）にスイッチングが生じる範囲の対応する
ギャップ（ミルを単位として）を乗算することにより取得され得る。より一般的な意味で
は、ＶＳＤ材料構造内で生じる一様でない特性電場については、このＶＳＤ材料構造の特
性電圧は、このＶＳＤ材料の特性場をスイッチングが起きるギャップにわたり積分するこ
とにより得ることができる。ある実施形態では、ＶＳＤ材料のある構成およびスイッチン
グが起こり得るギャップの物理特性に対して、このようなギャップにわたるＶＳＤ材料の
特性電圧は、各ギャップのサイズと直接的にまたは線形的に関連付けられていないことが
あり得る（例えば、このような実施形態では、各特性電圧は、直接の測定またはより複雑
なシミミュレーションまたは近似により評価され得る）。
【００２５】
一般に、ＶＳＤ材料構造の特性電圧は、電圧が印加される２つのポイントの間に配置さ
れたＶＳＤ材料構造の量、断面積、体積、深さ、厚さ、幅及び／または長さの関数であり
得る。そして場合により、相対的な形状、配置、密度変化、ＶＳＤ材料構造に関連する他
の類似する変数の関数でもあり得る。
【００２６】
ＶＳＤ材料は、特性電圧レベルより低い電圧では実質的に非導電性（すなわち、実質的
に絶縁性）であり、この場合、実質的に絶縁体または誘電体として振舞う。この状態は実
質的に非導電状態または絶縁状態であるといわれ得る。ＶＳＤ材料の特性電圧レベルより
低い電圧は、低電圧（少なくとも特性電圧レベルより高い電圧に対して）といわれ得る。
このように特性電圧レベルより低い電圧で動作する状態では、１つ以上の実施形態で提供
されるＶＳＤ材料は、半導体製造処理における基板として機能するのに適している半導体
材料と同様に、半導体の特性を有すると解釈され得る。様々な実施形態にしたがって、Ｖ
ＳＤ材料は、電圧の大きさが特性電圧レベル未満であるときは正電圧および負電圧のいず
れに対しても実質的に絶縁体として振る舞い得る。
【００２７】
その特性電圧レベルより高い電圧で、ここに開示された様々な実施形態にしたがって、
ＶＳＤ材料は、実質的に電気抵抗をもたない、または比較的抵抗値が低い導電体として振
る舞う。これは、実質的に導電状態といわれる。特性電圧レベルを超える電圧は、高い電
圧といわれる。ＶＳＤ材料は、電圧の大きさが特性電圧レベルを超えるとき、正電圧であ
っても負電圧であっても導電性を有する、または実質的に導電性を有する。特性電圧は、
印加される電圧の極性に依存して正にも負にもどちらにもなり得る。その特性電圧を超え
る電圧に応答してＶＳＤ材料が実質的に導電性となるとき、ＶＳＤ材料は「スイッチオン
」になるといわれ得る。その特性電圧を超える電圧が除去された後、ＶＳＤ材料が実質的
に非導電性となったとき、ＶＳＤ材料は、「スイッチオフ」になったといわれる。ＶＳＤ
材料がスイッチオンまたはスイッチオフになるとき、ＶＳＤ材料は単に「スイッチする」
といい得る。
【００２８】
理想的なモデルでは、ここに開示される様々な実施形態で提供されるＶＳＤ材料の動作
は、特性電圧未満の電圧で無限の抵抗を有するものとし、特性電圧を超える電圧ではゼロ
の抵抗を有するものとして近似される。しかし、普通の動作状態では、このようなＶＳＤ
材料は、特性電圧未満の電圧のときに通常高い抵抗であるが無限大ではなく、有限の抵抗
値をもち、特性電圧を超える電圧のときは低い抵抗ではあるが０ではない抵抗値を有する
。例として、特定のＶＳＤ材料に対して、低い電圧における抵抗値の高い電圧における抵
抗値に対する比は、大きな値に近づくことが期待され得る（例えば、１０３、１０６、１
０９、１０１２またはそれ以上の範囲にわたる）。理想的なモデルでは、この比は無限に
大きくなり、または非常に大きい値に近づき得る。
【００２９】
ここで開示される様々な実施形態で提供されるＶＳＤ材料は、電圧の低い状態と高い電
圧の状態と両方の場合に、動作において高い再現性（すなわち、可逆性）を示す。ある実
施形態においては、ＶＳＤ材料は、実質的に絶縁体としてまたは誘電体として振る舞う（
すなわち、特性電圧レベル未満の電圧では、実質的に非導電であって非常に高い抵抗また
は実質的に無限大の電気抵抗を示す）。そしてＶＳＤ材料は、特性電圧レベルを超える電
圧において動作するときに、スイッチして実質的に導電性となり、特性電圧未満の電圧に
おいて再び実質的に絶縁体または誘電体となる。もし入力電圧レベルが、特性電圧未満の
電圧と特性電圧を超える電圧との間で推移するなら、ＶＳＤ材料は、これらの２つの動作
状態の間を回数限りなく行ったり来たりし続けることができる。これらの２つの動作状態
の間で推移する間、ＶＳＤ材料は、一定のレベルのヒステリシスを経験することがあり、
このヒステリシスは、ＶＳＤ材料の特性電圧レベル、スイッチング応答時間、または他の
動作特性をある程度変化させることがある。
【００３０】
ここに開示された実施形態にしたがってＶＳＤ材料が実質的に絶縁体であるときの第１
の（より低い）電圧状態と、ＶＳＤ材料が実質的に導電性であるときの第２の（より高い
）電圧状態との間の推移は、実質的に予測可能であり、信号振幅の限定された包絡線の範
囲内およびスイッチング時間の限定された範囲内にとどめられることが一般に期待される
。理想モデルにおいては、ＶＳＤ材料が、特性電圧を超えるまで立ち上がる入力ステップ
関数の信号に応答して、実質的に絶縁物状態から実質的に導電体状態へ推移するまでに要
する時間は、ゼロに近似し得る。すなわち、推移は、実質的に瞬間的であると近似し得る
。同様に、理想モデルでは、ＶＳＤ材料が、特性電圧未満まで落ちる入力ステップ関数信
号に応答して、実質的に導電状態から実質的に非導電状態に推移するまでに要する時間は
およそゼロに近似し得る。この逆の推移も、実質的に瞬間的であると近似し得る。しかし
、通常の動作状態の下では、ＶＳＤ材料のこれらの推移時間はいずれもゼロではない。一
般に、このような推移時間は小さく、好ましくは可能な限り小さい（例えば、約１０−６
秒、１０−９秒、１０−１２秒、またはこれより短い範囲で）。さらなる構造の詳細およ
びＶＳＤ材料の特性は、「ステップ電圧応答を有する電圧で切替可能な誘電体材料の構成
およびその製造方法」と題する、２０１１年１月１８日にKosowsky他に特許された米国特
許第７，８７２，２５１号に開示されており、その内容は全て参照により本出願書類に組
み込まれるものとする。
【００３１】
実質的に導電状態のときに、様々な実施形態にしたがって、ＶＳＤ材料は、電子部品を
保護するためにそれぞれの回路、基板または電子デバイス内で電気信号をアースまたは他
の所定のポイントに向けることができる。様々な実施形態では、所定のポイントは、アー
ス、仮想アース、シールド、安全用アース端子等である。様々な実施形態にしたがって動
作が行われ及び／またはＶＳＤ材料により保護され得るここに開示される電子部品の例に
は、（ａ）回路素子、回路構造、表面実装された電子部品（例えば、抵抗、キャパシタ、
インダクタ）、ＰＣＢまたは他の回路基板、電子デバイス、電子サブシステム、電子シス
テム、（ｂ）任意の他の電気的、磁気的、微小電気機械システム（microelectromechanic
al structure（ＭＥＭＳ））または類似する要素、構造、部品、システム及び／またはデ
バイス、（ｃ）データを処理または送信し、電気信号を用いて動作し、または電気信号に
より損傷を受け得る、任意の他のシステム（ｄ）上記の（ａ）、（ｂ）及び／または（ｃ
）により特定した既述内容の任意の組み合わせが含まれる。
【００３２】
一般に、ＶＳＤ材料は、損傷を受ける前に、場合により不可逆的に損傷を受ける前に、
高い信号電圧、大電流、およびエネルギーまたは電力レベルが存在する場合に、電流を流
しまたは別の態様で動作する限られた能力を持ち得る。さらに、もし、通常の動作仕様の
範囲内にある電気信号があまりに長い間持続するとＶＳＤ材料は損傷を受け得る（例えば
、ＶＳＤ材料は、このような信号を流す間に温度が上がり最終的に破壊し得る）。例えば
、ＶＳＤ材料が、１０ＫＶの電圧レベルの入力信号に１００ナノ秒の間さらすときは、正
常に機能し得るが、もしこの信号が２〜３ミリ秒より長い間印加され続けると損傷し得る
。ＶＳＤ材料の高いレベルの電圧、電流、電力またはエネルギーに対して損傷しないで耐
える力は、ＶＳＤ材料の特定の組成物、対応するＶＳＤ材料構造の特性（例えば、大きな
物理寸法を有するＶＳＤ材料構造は、高い電流密度の電流を流すことができる）、対応す
る回路アーキテクチャ、他のＥＳＤ保護部品の存在、およびＶＳＤ材料が包含されるデバ
イスの特性等の様々な要因に依存し得る。
【００３３】
ＶＳＤ材料は、様々な実施形態にしたがって、高分子複合材料であり、金属、半導体、
セラミックス、および同類のもの等の微粒子の材料を含み得る。様々な実施形態にしたが
って使用され得るＶＳＤ材料の組成物の様々な例は、例えば、２０１０年１１月２３日に
「ステップ電圧応答を有する電圧で切替可能な誘電体材料の構成、方法、およびその製造
方法」と題して出願された米国特許出願第１２／９５３，３０９号明細書、２０１０年７
月７日に「高アスペクト比の粒子を有する電圧で切替可能な誘電体材料のための発光ダイ
オードデバイス」と題して出願された米国特許出願第１２／８３２，０４０号明細書、２
０１０年３月３日に「高アスペクト比の粒子を有する電圧で切替可能な誘電体材料」と題
して出願された米国特許出願第１２／７１７、１０２号明細書、および２０１１年７月１
９日に「高アスペクト比の粒子を有する電圧で切替可能な誘電体材料のための電子デバイ
ス」と題して特許された米国特許第７，９８１，３２５号明細書において説明されている
。
【００３４】
様々な実施形態にしたがって、ＶＳＤ材料は、マトリクス材料およびそのマトリクス  
材料内で分散された１種類以上の有機体の粒子及び／または無機の粒子を含み得る。
【００３５】
様々な実施形態にしたがってＶＳＤ材料に包含されるマトリクス材料の例として、シリ
コンポリマー、フェノール樹脂、エポキシ樹脂（例えば、ＥＰＯＮ樹脂８２８、二官能性
のビスフェノールＡ／エピクロルヒドリン由来の液状エポキシ樹脂）、ポリウレタン、ポ
リ（メタ）アクリレート、ポリスルホン、ポリエステル、ポリカーボネート、ポリアクリ
ルアミド、ポリミド、ポリエチレン、ポリプロピレン、酸化ポリフェニレン、ポリスルホ
ン、セラマ（ceramer）（ゾルゲル（solgel）／高分子複合材料）、およびポリフェニレ
ンスルホン等の有機ポリマーが含まれる。マトリクス材料の他の例としては、シロキサン
、およびポリフォスファジン（polyphosphazines）等が含まれる。
【００３６】
様々な実施形態にしたがってＶＳＤ材料に含まれる粒子の例としては、銅、アルミニウ
ム、ニッケル、銀、金、チタニウム、ステンレス鋼、クロム、他の金属合金、Ｔ、Ｓｉ、
ＮｉＯ、ＳｉＣ、ＺｎＯ、ＢＮ、Ｃ（ダイヤモンド、ナノチューブ、及び／またはフラー
レンの形を含む）、ＺｎＳ、Ｂｉ２０３、Ｆｅ２０３、Ｃｅ０２、Ｔｉ０２、Ａ１Ｎ、お
よび二セレン化インジウムの化合物を含む導電性材料及び／または半導体材料が含まれる
。ある実施形態においては、Ｔｉ０２は、例えばＷ０３でドープされてもよいしされなく
てもよく、ドーピングは表面コーティングを含んでもよい。このような粒子は、アスペク
ト比が高い粒子を含めて、またカーボン・ナノチューブ（単層及び／または他層の）、フ
ラーレン、金属ナノロッド、または金属ナノワイヤーを含めて、球形から非常に細長い形
までの形状を有し得る。ナノロッド及び／またはナノワイヤーを形成する材料の例として
は、窒化ホウ素、アンチモン錫酸化物、二酸化チタニウム、銀、銅、錫、および金が含ま
れる。
【００３７】
様々な実施形態にしたがってＶＳＤ材料に包含されるある粒子は、３：１、１０：１、
１００：１、および１０００：１を上回るアスペクト比を有し得る。より高いアスペクト
比を有する材料は、「高アスペクト比」粒子または「ＨＡＲ」粒子と呼ばれることがある
。カーボン・ナノチューブは、１０００：１かそれ以上のオーダーのアスペクト比を有す
る超ＨＡＲ粒子の例である。様々な実施形態においてＶＳＤ材料に包含され得るより少な
いアスペクト比を有する材料は、カーボンブラック（任意の１０：１のオーダーのＬ／Ｄ
）粒子、および炭素繊維（１００：１のオーダーのＬ／Ｄ）粒子を含む。
【００３８】
様々な実施形態にしたがってＶＳＤ材料に包含される粒子は、最も小さい寸法として５
００ｎｍと同じかそれより小さく、またはさらに小さい（例えば、最も小さい寸法は１０
０ｎｍまたは５０ｎｍである粒子）ことに特徴があるナノスケール粒子を含めて、様々な
大きさを有し得る。
【００３９】
様々な実施形態にしたがってＶＳＤ材料に包含される粒子は、有機材料を含み得る。Ｖ
ＳＤ材料内に有機材料を含むことにより、ＶＳＤ材料において熱膨張係数、熱伝導率の改
良、より良い誘電率の改良、破壊靱性の改良、より良い圧縮強度の改良、および金属への
接着能力の改善が可能となる。様々な実施形態においてＶＳＤ材料に包含され得る有機半
導体の例としては、電気的に半導電性のカーボン・ナノチューブおよびフラーレン（例え
ば、Ｃ６０およびＣ７０）等の炭素の形態を含む。フラーレンおよびナノチューブは、共
有結合した化学基または残基部分を含めるために官能基化されるようにある実施形態にお
いて修飾され得る。様々な実施形態においてＶＳＤ材料に包含され得る有機半導体の他の
例として、ポリ-３-ヘキシルチオフェン、ポリチオフェン、ポリアクテレン（polyacteyl
ene）、ポリ（３、４−エチレンジオキシチオフェン（ethylenedioxythiophene）、ポリ
（スチレンスルホン（styrenesulfonate））、ペンタセン、（８−ヒドロキシキノリノラ
ート（hydroxyquinolinolato））アルミニウム（III）、およびN,N'−ジ（di）−［（ナ
フサレニール（naphthalenyl））−N,N'ジフェニル］−l、１'−ビフェニール−４,４'−
ジアミン［NPD］が含まれる。さらに、有機半導体は、チオフェン、アナリン（analine）
、フェニレン、ビニレン、フルオレン、ナフタレン、ピロール、アセチレン、カルバゾー
ル、ピロリドン、シアノ材料、アントラセン、ペンタセン、ルブレン（rubrene）、ペリ
レン、およびオキサディアゾール（oxadizole）のモノマー、オリゴマー、ポリマーから
生じ得る。これらの有機材料の中には、ポリチオフェン等の光活性有機材料があり得る。
【００４０】
ＶＳＤ材料のポリマー組成内での粒子の分布に関して、分布する粒子が「実質的に一様
に」とは、それぞれの粒子が材料内で平均的に一様に分布する及び／またはランダムに分
布することを意味するが、しかしポリマー組成の限られた一部分においてこのような粒子
の組成の不均一な及び／またはランダムでない凝集が確かに起こり得る。実際、広範囲な
混合を行った後でさえも、ＶＳＤ材料内である限られた容積内でこのような粒子の凝集が
起こる確率が通常ゼロではなく、ＶＳＤ材料が基板に配置される前に、基板上に配置され
た後（例えばスルーコーティング）に、液体もしくは半液体の状態の時に、及び／または
ＶＳＤ材料が硬化した後（基板上または他の状態のいずれの状態でも）を含めて、ＶＳＤ
材料の全ての段階でこの現象が起こり得る。しかし、全体としてみれば、ＶＳＤ材料の全
量（またはこのようなＶＳＤ材料の十分に大きな一部分）を考慮した時に、粒子のそれぞ
れは混合物内で一様に及び／またはランダムに分布しているとみなすことができ、ＶＳＤ
材料それぞれの挙動をモデル化する際に、粒子は、一様に及び／またはランダムに分布し
ているものとしてモデル化してもよい。
【００４１】
様々な実施形態では、ＶＳＤ材料と接触する２つの電極の間に配置されたＶＳＤ材料構
造の特性電圧は、これらの電極間の距離が小さいほど、小さくなる。ＶＳＤ材料が十分大
きな電圧の変化に応答して実質的に導電性の状態と実質的に非導電性の状態との間でスイ
ッチすることができる電極間の距離は、「厚さ」、「有効な厚さ」、「ギャップ」、「ス
イッチングギャップ」、または「有効ギャップ」と表示され得る。もし２つの電極が１つ
の実質的に水平面に配置されていれば、ＶＳＤ材料構造に対する有効ギャップは、水平方
向であると考えることができ、もし２つの電極が異なる垂直面に配置されていれば、及び
／または、もし電圧スイッチングが主として垂直方向に生じるならば、ＶＳＤ材料構造に
対する有効ギャップは、垂直方向であると考えることができる。
【００４２】
図１は、電子部品のＥＳＤ保護に使用することができるＶＳＤ材料を備える水平スイッ
チング構造１００を示す。図１の実施形態では、電極１２０と電極１２２は、それぞれビ
ア１３０とビア１３２に対して電気的に接触する状態にある。
【００４３】
一般に、用語「電極」は、任意の導電性構造であってもよくこれを含んでいてもよい。
このような電極または導電性構造の例にはパッド、リード線、配線、ビア（例えば、スル
ーホール、ブラインド・ビア、埋め込み（ｂｕｒｉｅｄ）ビア）、ケーブル、導電膜、信
号層、導電層、導電性ＰＣＢ層（例えば、導電性プリプレグまたは充填剤層）、または、
導電性があり、任意の基板（例えば、このような基板は任意のＰＣＢまたは半導体パッケ
ージングを含み得る）に電気的相互接続機能を提供するように設計された他のコネクター
が含まれる。
【００４４】
様々な実施例においては、ビア１３０及び／またはビア１３２に対して電気的接続が確
立され得る限り、電極１２０と電極１２２の一方または両方を省略してもよい。電極１２
０及び／または電極１２２は、銅または他の適切な導電性材料から製造されてもよい。電
極１２０及び／または電極１２２は、機械的、化学的、または別の方法であれ、堆積、ス
クリーン印刷、接着、または、他の任意のボンディング方法により製造してもよい。
【００４５】
様々な実施形態において、電極１２０および電極１２２は、絶縁層等の封止材料または
構成により覆われてもよい。図２では、電極１２０、１２２が、絶縁層１７０内に埋め込
まれていることが示されている。
【００４６】
ビア１３０、１３２は、ＶＳＤ材料層１４０を完全にもしくは部分的に貫通し得る、ま
たは完全に横切る導電性構造である。ビア１３０及び／またはビア１３２は、スルーホー
ル、ブラインド・ビア、埋め込み（ｂｕｒｉｅｄ）ビア、配線、または電子デバイス内で
導電性があり信号伝播を促進するように設計されている他の任意の導電性構造であっても
よい。ビア１３０及び／またはビア１３２は、銅または任意の他の適切な導電性材料から
製造してもよい。ビア１３０及び／またはビア１３２は、堆積、スクリーン印刷、接着、
または機械的、化学的、または別の方法による他の任意のボンディング方法により製造し
てもよい。ビア１３０及び／またはビア１３２は、固体（例えば、固体の金属製構造）、
空洞（例えば、導電性円筒形構成）であってもよく、または空洞であり適切な導電性材料
で部分的にまたは完全に満たされていてもよい（例えば、導電性材料で部分的に満たされ
ている中が空洞の導電性円筒形構成）。
【００４７】
ある実施形態では、厳密に導電性とする代わりに、ビア１３０及び／またはビア１３２
は、部分的にまたは完全にＶＳＤ材料で満たされていてもよい。このような実施形態では
、ビア１３０及び／またはビア１３２は、それぞれのビアが通常は実質的に絶縁構造とし
て機能するが、それぞれのＶＳＤ材料の特性電圧を超える電圧に応答して実質的に導電性
となることができるという意味では垂直スイッチング構成または水平スイッチング構成の
いずれかとして機能し得る。このような実施形態では、スイッチングは、それぞれのビア
に沿って垂直に起こり得て、あるいはそれぞれのビアを超えて水平に起こり得る。
【００４８】
図１の実施形態では、ＶＳＤ材料の層１４０は、基板１６０上に配置される。基板１６
０は、導電性基板（例えば、銅または他の導電性材料からなる層、薄板または箔）、また
は絶縁基板（例えば、ＰＣＢプリプレグ層）であってもよい。ある実施形態では、基板１
６０は、ＶＳＤ材料の層等の可変導電率を有する基板であってもよい。
【００４９】
図１の実施形態では、電圧源が電極１２０と電極１２２の間で電圧差を生じるように接
続され得る。電圧源１１０は、図１においてスタンドアロンの電圧源として示されており
、これは電流源、または他の任意の電気エネルギー源であってもよい。このような配置は
、電圧源１１０により発生する電圧を意図的に増加させることによりＶＳＤ材料が活性化
するように仕組まれた、試験の配置、または特定のアーキテクチャ配置においてよく遭遇
し得る。電圧源１１０は、図１においてビア１３０に接続し、ビア１３０は電極１２０と
電気的に接続するように示されており、アースはビア１３２に接続し、ビア１３２は電極
１２２と電気的に接続するように示されている。様々な代替えの応用および実施形態にお
いては、電圧源１１０は、ビア１３２に印加してもよく、またアースはビア１３０に印加
してもよい。
【００５０】
しかし、より一般的な意味では、電極１２０と電極１２２との間に印加された電圧は、
図１の実施形態で示されるＥＳＤパルス１１２により示されるようにＥＳＤ事象により生
じる電圧を含み、どのような電圧信号または他の電気信号であってもよい。携帯電話等の
端末ユーザデバイスが通常経験する動作環境においては、ＥＳＤパルス１１２は、高電圧
振幅（例えば、およそ２００から３００ボルト超、場合によりおよそ２０００から３００
０ボルト超）を短時間（例えば、数ナノ秒から数マイクロ秒）有することが予期し得る。
この短い時間にもかかわらず、ＥＳＤパルス１１２により発生する電流が大振幅、場合に
より１０アンペア超に達することが予期し得る。もし図１の実施形態の構造がＥＳＤ保護
のために使用されるなら、電極１２０又は電極１２２のいずれかが接地板（または回路ま
たは保護すべきデバイス内の他の所定の位置）に直接的にまたは間接的に接続され得る。
そして、ＥＳＤパルス１１２が他の電極に届いたら、アースまたは所定の位置の接続され
た電極を通過してアースまたは所定の位置に導かれ得る。
【００５１】
もし、電圧源１１０（あるいはＥＳＤパルス１１２により）により印加された電圧がＶ
ＳＤ材料１４０の特性電圧を越えないならば、ＶＳＤ材料１４０は、実質的に非導電を保
ち、電極１２０と電極１２２との間をＶＳＤ材料１４０を通過して意味のある電流が流れ
ることはない（場合により、ある量の漏れ電流を除く。１００の構造が配置された電子デ
バイスの性能に影響を与えないようにＶＳＤ材料１４０は、通常漏れ電流を最小限とする
よう設計される）。
【００５２】
電圧源１１０およびＥＳＤパルス１１２が別の領域に存在することができ、概要記述の
目的で使用されることを図示するために、これらの間の接続線および電極１２０と電極１
２２が点線とともに示されている。一般に、どのような電圧源、ＥＳＤ信号、または他の
電源、過電圧信号、または電位差が２つの電極１２０及び電極１２２の間で印加されても
よい。２つの電極のいずれかをアース、または他の参照電圧レベルを有する場所と接続し
てもよい。電圧源１１０の極性は、電極１２０と電極１２２との間でどちらの方向であっ
てもよい。
【００５３】
もし、電圧源１１０により印加された（あるいはＥＳＤパルス１１２により印加された
）電圧が、ＶＳＤ材料１４０の特性電圧を超えた場合、ＶＳＤ材料１４０は、切替わって
実質的に導電性になり、相当な量の電流が電極１２０と電極１２２の間をＶＳＤ材料１４
０を通過して流れる。
【００５４】
図１の実施形態において、ＶＳＤ材料１４０は、「水平」方向または「横」方向にスイ
ッチするということができる。この水平方向または横方向は、基板１６０に対して定義さ
れる。なぜなら、ＶＳＤ材料１４０を通過する電流の流れは、ビア１３０とビア１３２と
の間で主に基板１６０の主面と実質的に平行な方向に生じる。ある実施形態では、基板１
６０は、ＰＣＢ内の層であり、この場合、水平スイッチングとは、ＶＳＤ材料１４０を通
過する電流の流れが、大部分の構成要素および電気部品が取り付けられるＰＣＢの主表面
（または、部品が両面に取り付けられるＰＣＢの場合は複数の表面）と実質的に平行な方
向に主に生じる。
【００５５】
様々な実施形態では、ＶＳＤ材料１４０は、電極１２０と電極１２２の間に印加される
電圧の極性に依存して電極１２０と電極１２２との間で両方向の電流の流れを通すように
設計される。図１の実施形態において、ＶＳＤ材料１４０の水平スイッチング方向は、矢
線１４２により示される。基板１６０（例えば、ＰＣＢまたはＰＣＢコア）は、実際には
より大きな２次元平面（すなわち、その部品が取り付けられたＰＣＢの１つまたは複数の
表面により画定される平面）及びより小さい高さの寸法を有する３次元構造であるから、
電極１２０と電極１２２の間の電流の水平の流れは、より大きな２次元面と実質的に平行
な任意の方向に生じ得る。別の言い方をすると、図１の実施形態は、水平スイッチングは
、左から右へまたは右から左への電流の流れを暗示することを示すように見えるが、実際
には、デバイスパッケージングまたはＰＣＢ等の実際の基板の３次元寸法を考慮すると、
電流の流れは、基板１６０の主表面により形成される２次元平面と実質的に平行な任意の
方向に生じ得る。
【００５６】
図３の実施形態を参照すると、水平スイッチングは、図３で示されるＸ−Ｙ平面と実質
的に平行な任意の方向に流れることを意味する。媒体を貫通する電流の流れは、一般に３
次元の電荷の流れを伴うことに気づくと、水平スイッチングは、全ての電荷が厳密な水平
および平面の方向にのみ流れなければならないことを意味するものではない。そうではな
く、水平スイッチングまたは水平方向に起こるスイッチングを参照することは、電荷の動
きが主として基板の主たる２次元平面と実質的に平行な平面に沿って起こることを暗示す
るが、しかし、電流の少なくともある部分がある程度垂直の動きを示すことが確かに可能
であり、予期することができる。ミクロレベルでのシミュレーションまたは解析を実行す
るなら、電荷の垂直の動きを検出することはより容易であり得る。それにも関らず、一般
に、水平スイッチングは、ビア１３０、１３２等の少なくとも２つの導電性構造が、基板
に対して実質的に垂直方向の範囲で配置されており、電流の流れは、２つのビアの間で主
として基板の主２次元平面と実質的に平行に起こることを意味する。
【００５７】
図１の実施形態において、電極１２０と電極１２２との距離は、ＶＳＤ材料１４０のギ
ャップを定義する。このギャップは、図１においてギャップ１５０と表示される。一般に
、水平スイッチングＶＳＤＭ構成の水平ギャップは、ＶＳＤ材料の構造を貫く最短の電気
経路により決定される。そして、図１において、この最短の電気経路は、ＶＳＤ材料１４
０との境界で電極１２０及び電極１２２の端部によって決定される。もし、実施形態にお
いて、図１で示されるギャップ１５０が、ビア１３０とビア１３２との間の距離よりも小
さくなるように、電極１２０及び電極１２２が互いに対して延在していなければ、ＶＳＤ
材料１４０は、代わりにビア１３０とビア１３２との間の水平ギャップにおいてスイッチ
を行い得る。
【００５８】
ある実施形態では、ＶＳＤ材料１４０の特性場は、ボルト／ミルで定義される。この実
施形態では、ギャップ１５０に対して特定のギャップサイズを規定することにより、ビア
１３０とビア１３２の間に配置されたＶＳＤ材料の構造１４０に対する特性電圧が実際の
ボルト値で決定され得る。
【００５９】
ある実施形態では、図１の実施形態に示される構造には、長方形の構造（例えば、ＶＳ
Ｄ材料の層１４０は、長方形の構造として構築されてもよい）が含まれる。ある実施形態
では、図１の実施形態に示される構造には曲面構造（例えば、ＶＳＤ材料の層１４０は、
実質的に円筒形構成として構築されてもよい）が含まれる。
【００６０】
図２は、電子部品のＥＳＤ保護のために使用することができる、導電性面２３０および
導電性面２３２と表示された２つの導電性面（例えば、銅面）の間に配置された、ＶＳＤ
材料２４０を備える垂直スイッチング円筒構造２００を示す。構造２００は、図１の実施
形態の構造と概ね同等であるが、図１に示される様々な態様が、曲面アーキテクチャにお
いてどのように実施され得るかを示す。導電性平面２３０および導電性面２３２は、１つ
の実施形態にしたがってある量のＶＳＤ材料により分離された実質的に同心の導電性構造
である。簡単のため、基板および電極は、図２の実施形態では図示しない。
【００６１】
ある実施形態では、図２で示される構造２００は、ＰＣＢ内で実施される構造の断面図
を表す。図３の実施形態を参照すると、図２で導電性面２３０と導電性面２３２の間に示
される環帯は、図３において示されるＸ−Ｙ平面と実質的に平行に配置される。３次元の
観点から、導電性面２３０および導電性面２３２は、垂直方向に延在し、ＰＣＢに対して
図３の実施形態において示されるＺ軸と実質的に平行である。
【００６２】
図２の実施形態において、電圧源２１０、又はＥＳＤ信号２１２は、導電性面２３０と
導電性面２３２の間に電圧が生じ得る。もし、この電圧がＶＳＤ材料２４０の特性電圧を
超えれば、ＶＳＤ材料はスイッチオンとなり、ＶＳＤ材料は、実質的に非導電状態から導
電性状態へ変化する。この場合、相当の電流が導電性面２３０と導電性面２３２との間に
流れる。図２に示されるように同心の構造の場合、電流の流れは、大部分は線２４２によ
り示される半径方向に生じる。図３の実施形態を参照すると、図２に示される構造に対す
る水平スイッチングは、電流は導電性面２３０と導電性面２３２の間を主に図３に示され
るＸ−Ｙ平面と実質的に平行な面に沿って流れることを意味する。再び、図１の実施形態
に関して既に述べたように、水平スイッチングは、電流が基板の主な２次元寸法と実質的
に平行な面に沿って流れることに厳密に限られることを意味しない。そうではなく、ビア
の３次元態様、ＶＳＤ材料構造およびミクロレベルでの効果を考えると、ある量の電流の
流れが垂直方向の範囲にも生じることが予期される。それにもかかわらず、水平スイッチ
ングは、有用な電気的機能がＶＳＤ材料２４０を貫いて水平方向に流れる電流を用いて実
現できるように、電流の流れが、実際に主として基板の２次元主平面と平行な方向に生じ
ることを意味する。
【００６３】
ある実施形態では、ＶＳＤ材料２４０の特性場は、ミル当たりの電圧値（Ｖｏｌｔｓ／
ミル）において定義される。その実施形態では、ギャップ２５０に対して特定のギャップ
サイズを定義することにより、導電性面２３０および導電性面２３２の間に配置された、
ＶＳＤ材料２４０の実施形態における構造の特性電圧は、したがって実際の電圧値で決定
され得る。図２の実施形態からの構造２００の曲面のアーキテクチャは、図１の実施形態
からの構造１００の長方形のアーキテクチャよりも複雑であり、したがって、実際の特性
電圧のボルト値を決定することは、構造２００ではより難しい。それにもかかわらず、あ
る実施形態では、ＶＳＤ材料２４０の特性電圧は、ギャップ２５０のサイズと相関性があ
り、ボルト値としてある程度の確からしさで決定することができる。
【００６４】
図３は、様々な実施形態に関連して使用されるＰＣＢ及び関連する方向の基準を示す。
図３に示されるＰＣＢ３００は、Ｘ軸およびＹ軸とで定義される主水平面と、Ｚ軸で定義
される垂直寸法とを有する。この基準座標システムは、空間においてＰＣＢの回転により
ここで定義される水平面および垂直寸法の表現が変化しないように、物理空間においてＰ
ＣＢの実際の位置とは独立に定義される。この基準システムは、図３に示されるＰＣＢ３
００等のＰＣＢに関して本明細書においてより詳しく説明することができるが、他の任意
の基板にも類似して当てはまる。
【００６５】
一般に、ＥＳＤまたは他の過電圧事象からＶＳＤＭ構成によって保護することができ、
あるいは中にＶＳＤＭ構成を組み込み得る「基板デバイス」は、任意のＰＣＢ、任意の単
一層または複数層のＰＣＢ、半導体デバイスのパッケージ、ＬＥＤ基板、集積回路（ＩＣ
）基板、インターポーザー、または２つ以上の電子部品、デバイスまたは基板（このよう
な接続が垂直方向及び／または水平方向であり得る）を接続する他の任意のプラットホー
ム、他の積層パッケージング形式（例えば、インターポーザー、ウエハ−レベルのパッケ
ージ、パッケージ・イン・パッケージ（package-in-package）、システム・イン・パッケ
ージ（system-in-package）、または少なくとも２つの他の任意のパッケージまたは基板
を積層した組み合わせ）、またはＶＳＤ材料構成を取り付けることができ、またはＶＳＤ
材料構成をその中に組み込むことができる他の基板を意味する。簡単のため、基板デバイ
スは、「基板」と表示することがある。
【００６６】
この基準座標システムを用いて、図２の実施形態の線１４２および図３の実施形態の線
２４２により規定される水平スイッチング方向は、ＰＣＢ３００の主２次元平面と実質的
に平行な平面に主に沿っており、ＰＣＢ３００は図３で示されるＸ−Ｙ平面で規定される
。
【００６７】
図４Ａは、実施形態にしたがって、ＶＳＤ材料を用いて垂直スイッチングを実現するよ
うに構成され、ＰＣＢ、フレキシブル回路、または半導体チップのパッケージング等の基
板デバイス内に組み込まれ得る、ＶＳＤＭ構成４００を示す。少なくとも１つの層がＶＳ
Ｄ材料の層である複数の層を有するＶＳＤＭ構成は、ＶＳＤＭ構成、または単にＶＳＤＭ
構成といわれる。この構成４００は、半導体パッケージの、あるいは他の基板デバイスの
ＰＣＢ内で様々な層を示す断面図であってよい。一般に、垂直スイッチングを実現するよ
うに構成されたＶＳＤＭ構成は、「垂直スイッチングＶＳＤＭ構成」ともいわれることが
ある。
【００６８】
ある垂直スイッチングＶＳＤＭ構成は、ショッキング・テクノロジー社により２００９
年４月２日に出願された米国特許出願１２／４１７，５８９号に開示されており、その内
容はすべて参照により本出願の明細書、特許請求の範囲、図面に組み込まれている。
【００６９】
図４Ａに示される構成４００は、ＰＣＢに組み込まれている絶縁層である２つの基板層
４６０、４６２と、ＶＳＤ材料の層４４０と、導電性構造４３０と、導電層４３２とを備
える。
【００７０】
導電性構造４３０は、ビア（例えば、レーザーで穴あけされたビア）、パッド、配線、
または導電性を有し、電気信号の伝播を促進するように設計された他の任意の構造であっ
てもよい。
【００７１】
導電層４３２は、ＰＣＢに一体化された信号層またはアース層であってもよい。
ある実施形態では、導電層４３２は、上にＶＳＤ材料４４０が始めに配置された導電性基
板（例えば、ＶＳＤ材料４４０がコーティングされた及び硬化した銅箔）である。
【００７２】
図４Ａに示されたＶＳＤＭ構成４００は、Ｚ軸により示されるようにＰＣＢの垂直寸法
にしたがって配置される。図３の実施形態を参照すると、図４Ａで示されるＺ軸は、図３
で示されるＺ軸と同じである。
【００７３】
図１および図２の実施形態に関連する水平スイッチングの説明に例えて説明すると、垂
直スイッチングは、電流の流れが実質的に基板の垂直方向と実質的に平行に生じることを
意味する。
【００７４】
図３の実施形態を参照すると、図４Ａの実施形態において示される構造における垂直ス
イッチングは、もしＶＳＤ材料４４０が特性電圧を超える電圧に応答して、実質的に導電
性を有するようにスイッチオンになるなら、導電性構造４３０と導電層４３２の間で主と
して図３で示されるＺ軸と実質的に平行な方向に電流が流れることを意味する。再び、水
平スイッチングに関し、図１および図２の実施形態に関連して説明したように、垂直スイ
ッチングは、電流が基板のＺ軸（または垂直軸）と実質的に平行な方向に流れることに厳
密に限定されることを意味しない。そうではなく、導体の３次元物理態様、ＰＣＢレイア
ウトの３次元構造、ＶＳＤ材料構造の３次元物理特性および形状、およびＶＳＤ材料自体
のミクロレベルでの効果（例えば、ＶＳＤ材料内に分散した粒子間および／または粒子内
での電流伝播）を考慮すると、ある量の電流の流れが水平次元で生じ得て、少なくともＶ
ＳＤ材料内の局所的な部分で生じ得ることが予期される。それにも関らず、垂直スイッチ
ングは、有用な電気的機能がＶＳＤ材料４４０を貫いて垂直方向に流れる電流を用いて実
現できるように、電流の流れが主としてＰＣＢボードまたは他の基板のＺ軸（または垂直
軸）と実質的に平行な方向に生じることを意味する。
【００７５】
ある実施例では、ＶＳＤＭ構成４００は、さらに導電性構造４３０およびＶＳＤ材料４
４０と接触して配置される層状相互接続部４３４を備える。層状相互接続部４３４は、図
４Ａに示される導電性構造４３０とＶＳＤ材料４４０の間の境界等の、導電性構造および
ＶＳＤ材料構造の間の境界における断面の導通領域を増加するために様々な実施形態にお
いて追加され得る導電性機構である。層状相互接続部をこのような境界に追加することに
より、より大きな電流を流すために導電性構造それぞれの能力を高めることができる。特
にもしこの境界が小さな物理的構造であれば別に電流または電場の集中をもたらし得る。
例えば、もし導電性構造４３０がＶＳＤ材料４４０と接触する位置においてより小さい断
面領域を有するのであれば、これはより望ましいことであり得る。
【００７６】
一般に、導電性構造とＶＳＤ材料の構造との間に配置された、層図４Ａに示される層状
相互接続部４３４等の層状相互接続部は、導電性構造とＶＳＤ材料との間の電流の流れを
強化し、導電性構造とＶＳＤ材料の境界の機械的特性を改善し（例えば、接着またはボン
ディングを強化し、熱係数の整合が良くなる等）、導電性構造とＶＳＤ材料の間の電気的
接続を改善し、および他の類似する利点をもたらし得る。
【００７７】
様々な実施形態では、層状相互接続部４３４は、導電性構造４３０をＶＳＤ材料４４０
から完全にまたは部分的に分離するように配置され得る、または導電性構造４３０の他の
境界で導電性構造４３０とＶＳＤ材料４４０の間に追加の電気経路を設けるように（例え
ば、垂直に）配置され得る。
【００７８】
ある実施形態では、層状相互接続部４３４は、導電性構造４３０とＶＳＤ材料４４０と
を物理的に分離する。このような実施形態を製造するために、層状相互接続部４３４はＶ
ＳＤ材料４４０の上端に形成することができ、そして導電性構造４３０は、層状相互接続
部４３４の上に形成することができ、導電性構造４３０が層状相互接続部４３４を完全に
貫通することを避けることができる。
【００７９】
ある実施形態では、層状相互接続部４３４は、ＶＳＤ材料４４０と物理的に接触してお
り、そして層状相互接続部４３４は、ＶＳＤ材料４４０との境界で導電性構造４３０の部
分を包み込む。このような実施形態を製造するために、層状相互接続部４３４は、ＶＳＤ
材料４４０の上端に形成され得る。そして、導電性構造４３０は、層状相互接続部４３４
の上に形成することができ、層状相互接続部４３４を貫通して導電性構造４３０とＶＳＤ
材料４４０との間の直接の物理的接触を確立することができる（例えば、レーザーで穴を
あけ、ＶＳＤ材料４４０に達するまで層状相互接続部４３４を貫通して、その後導電性ビ
アを形成するために導電性材料でその穴を充填することにより等）。
【００８０】
図４Ｂは、実施形態にしたがって、ＰＣＢまたは他の基板に組み込むことができ、垂直
スイッチングを実現するように構成されたＶＳＤ材料層４９８を備えるＶＳＤＭ構成４９
０を示す。ある実施形態では、図４Ｂに示されるＶＳＤＭ構成４９０は、図４Ａで示され
る構造４３０の構造部品および多数の追加の構造と層とを含む。
【００８１】
図４Ｂに示されるＶＳＤＭ構成４９０は、通常、プリプレグ充填剤４８０、コア４８２
、プリプレグ充填剤４８４、コア４８６、およびプリプレグ充填剤４８８として示される
絶縁体（または誘電性）である多数の基板層を備える。
【００８２】
図４Ｂに示されるＶＳＤＭ構成４９０は、導電層ＬＩから導電層Ｌ６で表わされ、導電
層４７０、４７２、４７４、４７６、４７８、４７９と番号付けされた多数の導電性信号
層をも備える。これらの信号層は、ＰＣＢボード内で、またはＰＣＢに取り付けられた部
品および回路素子からまたはこれらへ電気信号を伝導し得る、またはアースもしくは他の
電圧基準ポイントとして役割を果たす。
【００８３】
図４Ｂに示されるＶＳＤＭ構成４９０は、導電性構造４５０、４５２として表わされた
２つの導電性構造をも備える。導電性構造４５０と導電性構造４５２のいずれかまたは両
方が導電性を有し電気信号の伝播を促進するように設計されたビア、パッド、配線、また
は他の任意の構造であり得る。図４Ｂに示されたＶＳＤＭ構成４９０は、Ｚ軸により示さ
れたようにＰＣＢの垂直次元に沿って配置されている。図３の実施形態を参照すると、図
４Ａに示されたＺ軸は、図３に示されたＺ軸と同じである。
【００８４】
図４Ｂの実施形態では、層状相互接続部４９９は、導電性構造４５２とＶＳＤ材料４９
８との間の境界に配置される。様々な実施例では、層状相互接続部４９９は、図４Ａの実
施形態における層状相互接続部４３４と類似し得る。層状相互接続部４９９は、導電性構
造４５２とＶＳＤ材料４９８の間の境界にとって、図４Ａの実施形態における層状相互接
続部４３４に関連して説明した事項を含み様々な利点をもたらす。
【００８５】
もし、ＶＳＤ材料層４９８が、その特性電圧を超え、導電性構造４５２と導電層４７４
間の電圧にさらされているなら、ＶＳＤ材料層４９８に含まれるＶＳＤ材料はスイッチオ
ンとなり、実質的に導電性となる。この場合、電流は、主として導電性構造４５２と導電
層４７４の間で垂直方向に流れる。もし、これが起きると、ＶＳＤ材料層４９８は垂直に
スイッチする。
【００８６】
ある実施形態では、図１および図２の実施形態に関連して行った説明と似たように、ボ
ルト値で計ったときのＶＳＤ材料層４９８の特性電圧は、ＶＳＤ材料のギャップの大きさ
と相互に関連している。図４Ｂの実施形態に対して、このギャップサイズは、実質的に導
電性構造４５２と導電層４７４との間の距離に等しく、これは実質的にＶＳＤ材料層４９
８の厚さでもある。ギャップサイズをＶＳＤ材料に対する特性電圧に関係づける正確な式
は、多数の変数（例えば、正確なＶＳＤ材料の配合組成、ＶＳＤ材料構造または層の全部
そろった量、それによりスイッチングが実現するＶＳＤ材料構造の実際の形状、ＶＳＤ材
料と接続する任意の回路素子のインピーダンス等）に依存して変化し得る一方、様々な実
施形態において使用されるＶＳＤ材料構成に対して、ＶＳＤ材料のギャップがより小さけ
れば、一般に特性電圧は小さい結果となる。ある応用に対しては、より小さい特性電圧が
望ましいことがある（例えば、ＶＳＤ材料がより小さい電圧に応答してスイッチすること
が期待される応用に対して）。
【００８７】
しかし、一般的な設計の検討としては、ＶＳＤ材料のギャップの大きさを小さくするこ
とにより、ＶＳＤ材料構造が小さくなりすぎ、その結果、望ましい動作特性の一部または
全部を失う（例えば、薄すぎるＶＳＤ材料構造は、立て続けに類似するトリガー電圧にさ
らされるときの再現性の整合性が減少する可能性があり、熱を放散する能力が減少する経
験をするかも知れず、または短絡するまたは消散するという、より高いリスクにさらされ
るかも知れない）というリスクのバランスをとらなければならない。
【００８８】
水平スイッチングと比較した場合の垂直スイッチングの利点は、ある製造環境において
、水平スイッチング構成と比較すると垂直スイッチング構成のギャップサイズを制御する
ことはより容易であり得る点にある。例えば、図１の実施形態におけるギャップ１５０お
よび図２の実施形態におけるギャップ２５０等の水平ＶＳＤ材料ギャップを製造するため
の製造コストも含む一方、現在の技術で実現できる公差は十分に小さくはなく、大量の商
業的な製造ラインを通過する複数のＰＣＢにわたり正確に維持することは困難であり得る
。その結果、異なるＰＣＢボード、または同じＰＣＢボード上の水平スイッチングＶＳＤ
Ｍ構成は、それぞれの特性電圧及び／または動作上の頑健性における望ましくない大きな
統計的変動を示す可能性があり、このような変動を現在の製造ラインに設けられた標準的
な製造技術およびプロセスを用いて対処することはより困難である。
【００８９】
対照的に、ある実施形態では、図４Ａで示されるＶＳＤ材料構成４００等のＶＳＤＭ構
成に関する垂直公差は、正確に維持することがより容易であり得る。例えば、もし、ＶＳ
Ｄ材料４４０が導電層４３２上に配置されるプロセスが、ＶＳＤ材料４４０に対して一貫
した正確な厚さを確実にするのであれば、ギャップ４４２はそれに応じて一貫した正確な
ギャップサイズを有することになる。実際に、このことは、適切な検査、計測および監視
処理と一体となった進んだコーティング技術を使用することにより実現できる。
【００９０】
水平スイッチングと比較した場合の垂直スイッチングの他の利点は、垂直スイッチング
を実行するのに使用されるＶＳＤ材料構造は、ＶＳＤ材料が実質的に導電性となったとき
に電流が流れる、より大きな断面領域を有して製造され得る。より大きな断面領域は、通
常、より大きな電流を通過させることができ、したがって、それぞれのＶＳＤ材料構造に
対して良い性能特性および耐久性をもたらす。例えば、図１の実施形態におけるＶＳＤ材
料１４０の断面スイッチング領域は、垂直方向に測定されたＶＳＤ材料層の厚さに比例し
、この厚さは通常小さく、より小さな断面領域を生じる傾向がある。対照的に、図９の実
施形態におけるＶＳＤ材料９４０の断面スイッチング領域は、Ｘ−Ｙ平面により決定され
るように電極９２０の表面領域と比例しており、これはより大きな断面領域を生み出す傾
向がある。
【００９１】
図１の実施形態における基板１６０上のＶＳＤ材料１４０、又は図４Ａの実施形態にお
ける導電層４３２上のＶＳＤ材料４４０等のＶＳＤ材料の層を基板上に配置するため、Ｖ
ＳＤ材料は、基板上でコーティングされ、硬化する。例として、図４Ａの実施形態を参照
すると、ＶＳＤ材料４４０の層を導電層４３２に配置するために、ＶＳＤ材料は、導電性
薄板の材料（例えば、銅）上でコーティングおよび硬化され得る。そしてその結果硬化し
たＶＳＤＭ構成は、ＰＣＢ内で化合物層として導入され、この導電性薄板の材料は導電層
４３２となりＶＳＤ材料の層はＶＳＤ材料４４０となる。図４Ａで示される構成の残りは
、製造プロセスの間様々な製造ステップを通して形成され得る。
【００９２】
別段の明示的な指示がない限り、用語「ＶＳＤ材料構成」、「ＶＳＤＭ構成」、「ＶＳ
Ｄ材料の構成」、「ＶＳＤＭ構成」、「ＶＳＤ材料積層」または「ＶＳＤＭ積層」は、任
意の組み合わせ、配置または他の構造として（ａ）少なくとも１つのＶＳＤ材料構造、（
ｂ）次の中から１つ以上のもの、すなわち（ｉ）絶縁要素（例えば、ＰＣＢ内におけるプ
リプレグまたは他の絶縁層または構造、半導体パッケージ内における絶縁層または構造等
）、（ｉｉ）電極（例えば、ＰＣＢ内における導電性ビアまたは半導体パッケージにおけ
る導電性コネクタ）、（ｉｉｉ）半導体要素（例えば、半導体材料から作り上げられた構
造、及び／または（ｉｖ）異なるＶＳＤ材料構造、を含むものに言及することを意図する
ものとする。より簡単な構成のＶＳＤ材料構造の一例は、銅箔上に配置されたＶＳＤＭ構
造（例えば、ＶＳＤ材料の層）、とその箔それ自体との組み合わせである。
【００９３】
より複雑な構成のＶＳＤＭ構成の他の例は、様々な実施形態に関連して本特許出願に開
示され及び／または特許請求範囲に記載された垂直スイッチングＶＳＤＭ構成であり、図
４Ａの実施形態のＶＳＤＭ構成４００、図４Ｂの実施形態のＶＳＤＭ構成４９０、図５の
実施形態のＶＳＤＭ構成５００、図６の実施形態のＶＳＤ材料構成６００、図９の実施形
態のＶＳＤ材料構成９００、図１０の実施形態のＶＳＤ材料構成１０００、図１１の実施
形態のＶＳＤ材料構成１１００、図１２Ａの実施形態のＶＳＤ材料構成１２００、図１３
の実施形態のＶＳＤ材料構成１３００、図１４の実施形態のＶＳＤ材料構成１４００、図
１５Ａの実施形態のＶＳＤ材料構成１５００、図１６の実施形態のＶＳＤ材料構成１６０
０、および図１７の実施形態の双方向スイッチング構造１７００が含まれる。
【００９４】
ＶＳＤ材料の層等のＶＳＤ材料構造を基板上でコーティングして硬化させることは、一
連のステップを通して実現することができる。例えば、図４Ａの実施形態を参照すると、
ＶＳＤ材料４４０等のＶＳＤ材料の層を、最終的には導電層４３２になる基板上に配置す
るためには、次に述べるステップ等の一連のステップが使用され得る。
【００９５】
（１）ＶＳＤ材料が、液体または半液体の状態（例えば、ＶＳＤ材料の中に分散してい
る粒子および他の材料のために、ＶＳＤ材料の粘度は、水等のより純粋な液体の粘度より
も高い傾向にあり、したがって、より遅く流れる傾向にある）にある間に基板上にそのＶ
ＳＤ材料を施す。
【００９６】
（２）ＶＳＤ材料の厚さを基板の表面にわたり所望の範囲および公差内に維持しながら
基板上の層にＶＳＤ材料を広げる。
【００９７】
（３）  ＶＳＤ材料の厚さが実際に所望の範囲および公差内に確実に維持されるように
、コーティングされた基板のより大きな表面にわたりＶＳＤ材料の層の厚さを監視し、検
査し及び／または試験する。
【００９８】
（４）ＶＳＤ材料を熱にさらすことにより硬化させる（例えば、温度が制御され、及び
／または適当な範囲内で変化するオーブンで基板上にコーティングされたＶＳＤ材料を加
熱）。
【００９９】
（５）溶媒または他の材料が前の製造ステップで使用され、後続のプロセスを促進する
ためにその時点で除去されるように設計される程度に、溶媒または他の材料を除去する。
そして
【０１００】
（６）厚さ、整合性、欠陥密度、動作過電圧、物理的弾力性、接着性、可とう性または
他の物理的特性、熱的耐久性または他の熱的特性、及び／または他の関連のあるパラメー
タの点で、硬化したＶＳＤ材料の層が期待される特性および公差を示すことを確実にする
ために、基板の上に配置された硬化したＶＳＤ材料の層を備える、結果としてのＶＳＤ材
料構成を監視し、検査し及び／または試験する。
【０１０１】
コーティングに加えて、他の方法が、ＶＳＤ材料の層等のＶＳＤ材料構造を基板上に配
置するのに使用され得る。このような他の方法には、堆積、スクリーン印刷、ダイコーテ
ィング、コンマコーティング（comma coating）、ラミネーション、機械的接着（例えば
、層内のＶＳＤ材料を前もって硬化させ、その後基板に取り付けることにより）、または
機械的、化学的、または別の方法であれ他のボンディング方法によることが含まれる。使
用する方法にかかわらず、その結果得られるＶＳＤ材料構成は、基板（導電性であろうと
なかろうと）の上に配置されたＶＳＤ材料の層を備え、そのＶＳＤ材料は硬化した状態で
あり電圧スイッチング機能を実行することができる。
【０１０２】
ある実施形態では、前もって基板上に硬化させたＶＳＤ材料の層を備えるＶＳＤ材料構
成を製造してその後にＰＣＢ内へＶＳＤ材料構成を組み込む代わりに、ＶＳＤ材料は、Ｐ
ＣＢの実際の製造プロセスの間、ＰＣＢの層の上へコーティングされてもよい。図４Ｂを
参照すると、例えば、導電層Ｌ３  ４７４は、ＶＳＤＭ構成４９０の製造の間にプリプレ
グ充填剤４８４にくっつけてもよく、その後ＶＳＤ材料の層４９８は、導電層Ｌ３  ４７
４に配置され、硬化する。層状相互接続部４３４は、その後ＶＳＤ材料４９８の上面に形
成されてもよい（例えば、スクリーン印刷）。コア４８２は、その後ＶＳＤ材料の層４９
８に取り付けられてもよく、導電性構造４５２は順次コア４８２内で形成され、又はコア
４８２内で取り付け前にすでに形成されていてもよい。
【０１０３】
図５は、実施形態にしたがってＶＳＤ材料を用いて垂直スイッチングを実現するように
構成されたＶＳＤＭ構成５００を示す。図５のＶＳＤＭ構成は、ＰＣＢ、フレキシブル回
路、または半導体チップのパッケージング等の基板デバイスの中に合体し得る。
【０１０４】
図５のＶＳＤＭ構成５００は、導電層５２０と導電層５２２の組を備え、これらはＰＣ
Ｂまたは他の電極において導電性信号層であり得る。図５のＶＳＤＭ構成５００は、さら
にＶＳＤ材料の層５４０を備える。
【０１０５】
層状相互接続部５３０は、導電層５２０とＶＳＤ材料５４０との間に配置される。層状
相互接続部５３２は、ＶＳＤ材料５４０と導電層５２２との間に配置される。ある代替実
施例では、層状相互接続部５３０と層状相互接続部５３２のいずれかまたは両方が存在せ
ず、この場合ＶＳＤ材料５４０は、この２つの導電層の一方または両方と直接物理的に接
触している。
【０１０６】
様々な実施形態では、「層状相互接続部」は、１つ以上のＶＳＤＭ構造を含む電気経路
に沿って電圧及び／または電流を伝達するために垂直スイッチングＶＳＤＭ構造の一部と
してまたは接続して使用されてもよい任意の導電性構造である。ある実施形態では、層状
相互接続部は、水平方向（例えば、水平層内で）の伝導を可能とするために配置される。
ある実施形態では、層状相互接続部は、垂直方向（例えば、１つ以上の水平層にわたり、
及び／または２つ以上の水平層の間に）の伝導を可能とするために配置される。ある実施
形態では、層状相互接続部は、水平および垂直両方に、及び／または斜めに伝導を可能と
するために配置される。
【０１０７】
様々な実施例では、図５における層状相互接続部５３０、又は層状相互接続部５３２等
の層状相互接続部は、適切なプロセスを用いて作成することができ、適切なプロセスには
、スクリーン印刷、型紙捺染、堆積、接着、熱及び／または圧力を使用するラミネーショ
ン、他の任意の物理的取り付け（例えば、接着またはボンディング）により、または層状
相互接続部を基板の中へ前もって構築すること（例えば、ＰＣＢ内で層、構造、導電性コ
アまたはプリプレグとして、または半導体パッケージの中の層または導電性構造として層
状相互接続部を配置すること）が含まれる。ある実施形態では、ＶＳＤ材料の層（例えば
ＶＳＤ材料の層に対する基板として使用される銅箔）に取り付けられた基板は、ＰＣＢま
たは他の基板内で水平伝導を可能とするために層状相互接続部として機能する。一般に、
様々な垂直スイッチングＶＳＤＭ構成の実施形態に関連して使用するのに適切な層状相互
接続部は、機械的、化学的、または他の適切な堆積処理により製造し得る。
【０１０８】
様々な実施形態では、層状相互接続部は、広範囲のインピーダンスを有し得る。例えば
、ある実施例では、無視し得るインピーダンスを持つ層状相互接続部（例えば、非常に低
い抵抗を有し大きな電圧降下をもたらすことがない高い伝導性を有する導電膜）を有する
ことが望ましい可能性がある。他の例として、層状相互接続部は、高いインピーダンスを
有し、電流がそこを流れるときに特定の電圧降下を生じる（例えば、層状相互接続部が埋
め込み回路素子であるように設計してもよく、あるいは埋め込み回路素子を含んでもよい
）。通常無視し得るとは考えられない抵抗を有する層状相互接続部の例は２５〜１０００
オームの抵抗を有する導電膜である。ある実施形態では、層状相互接続部は、図１５Ａの
実施形態の要素１５９２であるように構成されてもよく、あるいは図１５Ａの実施形態の
要素１５９２として動作するように具現化されてもよい。
【０１０９】
無視し得ない電気抵抗を有する層状相互接続部は、カーボン充填エポキシ樹脂を用いた
、または銅に蒸着したニッケル・クロム合金（例えば、銅箔上に熱的に堆積した薄い薄膜
抵抗層）として様々な実施形態に関して製造され得る。
【０１１０】
様々な実施形態では、層状相互接続部は、高い誘電率を持つ材料またはその組み合わせ
から製造することができ、このことにより層状相互接続部はより高いキャパシタンスを有
することが可能となる。
【０１１１】
様々な実施形態では、層状相互接続部は、電流を流すことができ、かつ基板の応用に関
連して使用するのに適する任意の材料またはその組み合わせから作ることができる。
【０１１２】
層状相互接続部５３０、又は層状相互接続部５３２等の本実施形態に関連する層状相互
接続部を作るのに使用される材料の例は、３Ｍ社により製造され、「３ＭTMＺ軸電気的導
電性テープ９７０３」という商標名で販売されているＺ軸導電性テープである。実質的に
水平層として配置される場合、電流がＺ軸に沿って伝播するときに実質的に導電性がある
が、水平方向には実質的に絶縁性があるように、Ｚ軸導電性テープは、異方性の、Ｚ軸に
沿った垂直導電性を示す。
【０１１３】
層状相互接続部５３０、又は層状相互接続部５３２等の本実施形態に関連する層状相互
接続部を作成するのに使用される材料の他の例は、銀ペースト、銅ペースト、他の金属製
タイプのペースト、銀めっきをした銅層、カーボン層、フェロイック材料（フェロイック
材料）またはフェライトを含む化合物、導電性エポキシ樹脂またはポリマー、または電流
を流すことができる他の任意の材料の層、構造またはコネクタである。一般に、層状相互
接続部が異方性の導電性を有さないかぎり、それぞれの実施形態の特定のアーキテクチャ
に依存して水平に、垂直に及び／または斜めの方向に電流を流すために、層状相互接続部
は、様々な実施形態における垂直スイッチングＶＳＤＭ構成に使用することができる。
【０１１４】
図５の実施形態では、電圧源は、導電層５２０と導電層５２２との間で接続することが
できる。図５に示される電圧源５１０は、独立型の電圧源として示され、電流源、または
他の任意の電気エネルギー源でもあり得る。このような配置は、電圧源５１０により発生
する電圧を増加させることにより、ＶＳＤ材料をわざと活性化させるように意図されてい
る、試験の設定の際または特定の構造の配置において遭遇され得る。
【０１１５】
しかし、より一般的な意味では、導電層５２０と導電層５２２の間に印加される電圧は
、任意の電圧信号または他の電気信号であってもよく、図５の実施形態で示されるＥＳＤ
パルス５１２により示されるようにＥＳＤ放電により発生する電圧が含まれる。携帯電話
等のエンドユーザデバイスにより通常経験される通常の動作環境において、ＥＳＤパルス
５１２は、高電圧振幅（例えば、２００〜３００ボルト超の、そして場合により２０００
〜３０００ボルト超）かつ短期間（例えば、数ナノ秒から数マイクロ秒の間の）を有する
と予想され得る。短期間にもかかわらず、ＥＳＤパルス５１２により発生する電気の電流
は大振幅に、場合により１０アンペア超に達すると予想され得る。もし、図５の実施形態
の構造が、ＥＳＤ保護に使用され、導電層５２０と導電層５２２のうち１つが接地板（ま
たは保護すべき回路またはデバイス内の他の所定のポイント）と接続されることが可能で
、ＥＳＤパルス５１２はアースまたは所定の場所に届くように導かれ得る。
【０１１６】
もし、電圧源５１０により（あるいはＥＳＤパルス５１２により）印加された電圧がＶ
ＳＤ材料５４０の特性電圧を超えなければ、ＶＳＤ材料５４０は、実質的に非導電状態を
維持するのであって、層状相互接続部５３０および層状相互接続部５３２を通り、ＶＳＤ
材料５４０を通り（場合により、ある量の漏れ電流は除く、５００の構造が配置される電
子デバイスの性能の性能に影響を与えないように、漏れ電流は最小となるようにＶＳＤ材
料５４０が通常設計される）、導電層５２０および導電層５２２の間を通る、影響を与え
る程度の電流は流れない。
【０１１７】
電圧源５１０とＥＳＤパルス５１２が代わりの例でも存在し得て、一般の説明の目的に
使用されることを図示するため、これらそれぞれと導電層５２０と導電層５２２の間の接
続線は点線で示される。一般に、任意の電圧源、ＥＳＤ信号、または他の電源、過電圧信
号、または電位差は、導電層５２０と導電層５２２との間に印加され得る。２つの導電層
のいずれかをアースと接続してもよく、あるいは、他の参照電圧レベルを有する場所と接
続してもよい。
【０１１８】
もし、電圧源５１０により（あるいはＥＳＤパルス５１２により）印加された電圧ＶＳ
Ｄ材料５４０の特性電圧を超えると、ＶＳＤ材料５４０はスイッチして実質的に導電性を
有するようになり、導電層５２０と導電層５２２の間でＶＳＤ材料５４０を通って相当な
量の電流が流れる。
【０１１９】
もし、所与のＶＳＤ材料組成に対して、ＶＳＤ材料の特性場がミル当たりの電圧値（Ｖ
／ミル）（または別の方法では単位長さ当たりの電圧値）を単位として定義されるなら、
所与の厚さを有するＶＳＤ材料の層の特性電圧が、特定の電圧値としてとして決定され得
る。例えば、もし図５の実施形態におけるギャップ５４２にわたるＶＳＤ材料の層５４０
の厚さが、Ｔと表示され、ミル当たりの電圧値で表現されるＶＳＤ材料の特性場がＥＣＨ
で表示されるなら、電圧値で表現される対応する特性電圧は、ＶＣＨで表示され、次のよ
うに表現される。
【０１２０】
ＶＣＨ（Ｖ）＝ＥＣＨ（Ｖ／ミル）＊Ｔ（ミル）      （式１）
【０１２１】
もし、特性場ＥＣＨの値が定数であると仮定するなら、またはそれぞれの厚さＴに対し
てほぼ一定であると近似できるなら、式１は一般に正しい。
【０１２２】
しかし、一般に特性場ＥＣＨは、ＶＳＤ材料の各ギャップにわたり一定とは限らず、Ｖ
ＳＤ材料構造の厚さにわたり変化する値を有するかもしれない。特性場ＥＣＨがスイッチ
ングするＶＳＤ構成のギャップにわたり一定ではない範囲のおいては、特性電圧ＶＣＨは
、対応する厚さＴにわたり特性場ＥＣＨを積分することにより得られる。
【０１２３】
式１から、ＶＳＤ材料の層５４０の厚さを小さくすることにより、ＶＳＤ材料構造５４
０の特性電圧はそれに応じて小さくなることが分かる。例示的な値携帯電話への産業上の
応用におけるＶＳＤ材料５４０の厚さに使用され得る例示的な値には２ミル以下が含まれ
る。特性電圧をさらに小さくするには、ＶＳＤ材料の層５４０の厚さを１ミル以下に小さ
くしてもよい。
【０１２４】
もし、層状相互接続部５３０および層状相互接続部５３２のインピーダンスと導電層５
２０および導電層５２２のインピーダンスが無視し得る量であれば、導電層および層状相
互接続部での電圧降下は大きい影響を与える量ではなく、したがってＶＳＤ材料５４０は
オンにスイッチし、電圧源５１０、又はＥＳＤパルス５１２により生じる電圧がＶＳＤ材
料の層５４０の特性電圧に到達した後に、ＶＳＤ材料５４０は実質的に導電性となる。
【０１２５】
図６は、実施形態にしたがってＶＳＤ材料を使用する垂直スイッチングを実現するよう
に構成されたＶＳＤＭ構成６００を示す。図６のＶＳＤＭ構成は、ＰＣＢ、フレキシブル
回路、または半導体チップのパッケージング等の基板デバイス内に組み込まれ得る。
【０１２６】
図６のＶＳＤＭ構成６００は、導電層６２０と導電層６２２の組を含み、これらがＰＣ
Ｂまたは他の電極における導電性信号層であり得る。図６のＶＳＤＭ構成６００は、さら
にＶＳＤ材料構造６４０を備え、ＶＳＤ材料構造６４０は、厚さが実質的にギャップ６４
２と等しい層として配置され、Ｔと表わされる。
【０１２７】
層状相互接続部６３０は、導電層６２０とＶＳＤ材料構造５４０との間に配置される。
導電層６２２は、物理的におよび電気的にＶＳＤ材料６４０と接触する。
【０１２８】
様々な実施形態によれば、加えて硬質ＰＣＢおよび硬質半導体パッケージング等の従来の
硬質基板に加えて、垂直スイッチングＶＳＤＭ構成は、フレキシブル回路、フレキシブル
基板、フレキシブル半導体パッケージング、およびその他のフレキシブルデバイスにおい
て実装されてもよい。これを実現するために、使用されるＶＳＤ材料の配合組成は、高度
の弾性的性質を示すように調整される。例えば、一般的な指針としては、ＶＳＤ材料にお
ける金属粒子含量を減らすこと（例えば、ＶＳＤ材料内に分散している金属粒子を減らす
か除去することにより）は、いったん硬化したＶＳＤ材料の脆弱性を弱めることになり、
したがってＶＳＤ材料はフレキシブルなデバイスへの応用にとってより適切なものとなる
。
【０１２９】
垂直スイッチングＶＳＤ材料構成は、１つ以上の層に適切な機械的特性及び／または耐
環境性を付加することによりフレキシブルなデバイスへの応用の実施にさらに適合し得る
。
図６の実施形態に示されるＶＳＤ材料構成６００に対して、例えば、２つの追加の層がポ
リミド基板６８０、６８２として追加される。
【０１３０】
ポリミド材料は、一般に軽量でフレキシブルであり、より高い機械的伸長性を有し、熱
と化学的反応からの回復力が改善される傾向を示す。ポリミド材料は、電子産業において
フレキシブルな電気ケーブルを製造するために、ディジタル半導体およびＭＥＭＳチップ
の製造において絶縁層または保護層として、絶縁膜として、高温接着剤として、医療用チ
ューブの応用のために、そしてフレキシブルで軽量で環境的な回復力が改善されることが
要求される他の応用のために、それぞれ使用される。
【０１３１】
図６の実施形態で示されるＶＳＤ材料構成６００において含まれるポリミド基板６８０
、６８２等の耐熱性材料を包含する垂直スイッチングＶＳＤ材料構成の他の応用には、よ
り高い環境温度の領域（例えば、高温気候）または通気性が限定的であるデバイス内（例
えば、包囲されたまたは埋め込まれた電子デバイスまたはシステムであって冷却機能が限
定されたまたは存在しないもの）で動作するＬＥＤパネルまたは電子応用製品等の高熱応
用がある。
【０１３２】
図６で示されるＶＳＤＭ構成６００の動作と電気的挙動は、一般に図５で示されるＶＳ
ＤＭ構成５００の動作と電気的挙動と類似している。特に、導電層６２０および導電層６
２２との間に電圧が印加されるときに、導電層６２０、６２２内、又は層状相互接続部６
３０内ではそれぞれのインピーダンスが無視し得るかぎりにおいて、影響を与えるような
電圧降下が生じないと考えられる。したがって、電圧源６１０（あるいはＥＳＤパルス６
１２により）により印加される電圧がＶＳＤ材料６４０の特性電圧を超えるときに、ＶＳ
Ｄ材料６４０は、スイッチオンし実質的に導電性を有するようになる。ＶＳＤ材料６４０
の特性電圧は、ＶＳＤ材料６４０の厚さＴに比例するものである。
【０１３３】
図７は、実施形態にしたがって層状相互接続部または他の電極を含む垂直スイッチング
ＶＳＤＭ構成を形成するための方法を示す。図７に示されるように、この方法７００は、
垂直スイッチングＶＳＤＭ構成内で１つ以上の層状相互接続部または他の電極等の１つ以
上の導電性構造を製造するために使用され得る様々なステップを備える。結果として得ら
れるＶＳＤＭ構成をさらに改良するために、追加のオプションのステップが適用されても
よい。
【０１３４】
ＶＳＤ材料で電気めっきすることによりＬＥＤデバイス等の様々なデバイスを製造する
方法は、
「電圧で切替可能な誘電体材料を用いる発光デバイス」と題された米国特許７，８２５，
４９１号において説明されており、その内容は参照により本明細書に援用される。
【０１３５】
図７の実施形態のステップ７１０において、ＶＳＤ材料が、基板すなわち表面（例えば
、銅箔に）に塗布される。ステップ７２０において、非導電性材料の層がＶＳＤ材料（例
えば、フォトレジスト材料の層）の上に配置される。
【０１３６】
ステップ７３０において、非導電層は、層状相互接続部または他の電極等の１つ以上の
導電性構造を規定する特定のパターンとともにパターン形成される。例えば、ステップ７
３０におけるパターンは図４Ａの実施形態による層状相互接続部４３４の位置と形状を規
定することができ、層状相互接続部４３４は、ＶＳＤ材料の層４４０の上面に配置される
。ある実施形態では、非導電層はフォトレジスト層であり、フォトマスクを通してこのフ
ォトレジストをレーザー光にさらし、その後エッチングプロセスを実行することにより、
パターンが形成される。当業者には良く知られているように、ポジ型フォトレジスト処理
とネガ型フォトレジスト処理のいずれを使用してもよい。ステップ７３０の結果、ＶＳＤ
材料の１つ以上の領域がパターンの１つ以上の部分に対応する非導電層を通して露光され
るようにする。
【０１３７】
ステップ７４０において、ＶＳＤ材料の特性電圧を超える電圧が印加されると、
このためＶＳＤ材料は実質的に導電性に持つようになる。この電圧は、直接的にＶＳＤ材
料に印加してもよく、またはＶＳＤ材料が配置される導電性基板に（例えば、銅箔に）対
して印加してもよい。印加される電圧は、一定の電圧または変動する電圧、（例えば、パ
ルス）のいずれでもよい。
【０１３８】
ＶＳＤ材料が導電性である間、ＶＳＤ材料パターンの露光された領域において導電性構
造（例えば、図４Ａの実施形態における層状相互接続部４３４等の層状相互接続部）を形
成するために、ステップ７５０においてイオンデポジション処理が実行される。様々な公
知のデポジション処理は、露光されたＶＳＤ材料のパターンにより画定される露光された
領域の少なくとも一部にイオン媒体を堆積させるように実行され得る。ある実施例では、
電気めっきプロセスが実行され、ＶＳＤ材料の露光された領域が電解液に浸される。
【０１３９】
他の実施例によれば、イオンデポジションは、粉体塗装プロセスを用いて実行される。
このプロセスでは、粉体粒子が帯電し実質的に導電状態にあるＶＳＤ材料の露光された領
域に堆積する。粉体の付着は、露光された領域に粉体を堆積させるか、または基板を粉体
バス（powder bath）に浸すことにより実現し得る。
【０１４０】
さらなる他の実施例では、静電噴霧プロセス（electro-spray process）を使用しても
よい。イオン媒体には、溶液中の荷電粒子の形で含まれていてもよい。ＶＳＤ材料が導電
性である間に基板をこの溶液に浸してもよい。スプレーの噴霧にはインクまたは塗料を使
用してもよい。
【０１４１】
他の堆積技術は、ＶＳＤ材料の露光された領域に、実質的に導電状態の間に真空蒸着（
例えば、物理気相成長（ＰＶＤ）または化学的蒸着（ＣＶＤ）処理）等の堆積を実行する
のに様々な実施形態において使用され得る。例えば、ＰＶＤにおいては、金属イオンが、
気体イオンと結合するためにチャンバー内に導入される。ＶＳＤ材料の露光された領域は
、チャンバーのイオンを引き付け結合させるように、反対電荷をもたせるため導電的にし
得る。ＣＶＤでは、イオン性物質の膜が基板の表面の上のＶＳＤ材料に堆積し得る。
【０１４２】
ステップ７６０では、形成された導電性構造（例えば、垂直スイッチングＶＳＤＭ構成
内で使用される層状相互接続部または他の電極）を残すように非導電性材料をオプション
で基板から除去してもよい。ある実施例では、フォトレジスト材料が非導電性材料として
使用されるとき、基礎液（例えばＫＯＨ）、または水がフォトレジスト材料を除去するた
めに基板に加えられる。
【０１４３】
ある実施形態では、フォトレジスト層を除去することに続き、研磨ステップが、結果と
して生じるＶＳＤＭ構成に適用され得る。ある実施形態では、化学的機械的研磨が結果と
して生じるＶＳＤＭ構成の基板を研磨するのに使用される。
【０１４４】
図８は、実施形態にしたがって図５に示されるＶＳＤＭ構成５００又は図６に示される
ＶＳＤＭ構成６００等の垂直スイッチングＶＳＤＭ構成のサンプル応答電圧のエンベロー
プのグラフ８０００を示す。図８に示される電圧応答曲線８２０は、ＴＬＰ（transmissi
on line pulse）法の形で入力電圧を繰り返し印加する間に、２ミルの垂直ギャップを有
するＶＳＤ材料の層の両面間の電圧を測定することにより得られた。例えば、図５の実施
形態において、この測定は電圧源５１０をＴＬＰに印加したときに導電層５２２に対する
導電層５２０における電圧を測定することにより実現できる。
【０１４５】
ある実施形態では、ＴＬＰに応答するＶＳＤＭ構成の応答電圧の測定は、ＴＬＰ発生器
とオッシロスコープを用いて次のように処理することができる。
【０１４６】
（１）ＴＬＰ発生器は、対応する特性電圧を持つギャップを有するＶＳＤＭ構成の電極
に向けて同軸ケーブル伝送線にパルスを送り、
【０１４７】
（２）オッシロスコープは、ＶＳＤＭ構成のターゲット電極に向かって動くようなＴＬ
Ｐをとらえる。
【０１４８】
（３）ＴＬＰは、ＶＳＤＭ構成のターゲット電極に到着する。ＴＬＰからのエネルギー
のある部分は、エコーとして反射される。
【０１４９】
（４）オッシロスコープは、反射エコーをとらえ、そして、
【０１５０】
（５）それぞれのギャップにわたり存在するＶＳＤＭ構成の特性電圧を評価するため、
ＴＬＰと反射信号を処理するのにコンピュータを使用してもよい。
【０１５１】
このグラフの部分８０２に示される応答曲線８２０は、より長い時間尺度で表示されて
いる。このグラフの部分８０４で示されるこの応答曲線８２２は、１６ナノ秒というより
短い時間尺度で表示される応答曲線８２０である。ＴＬＰ電圧入力は、それぞれ信号８１
０、信号８１２として示される。
【０１５２】
グラフ８００から示されるように、入力信号８１０が増加するにしたがって、電圧ＶＳ
Ｄ材料層の両面間の電圧は、当初入力電圧に追従するが、しかしＶＳＤ材料が次第により
多くの電流を流し始めるにつれ入力電圧から離れ始める。あるところで、ＶＳＤ材料は、
実質的に導電性となるようスイッチし、応答信号は、入力信号８１０が増加し続けるとい
う事実にもかかわらず、２００Ｖ未満の値で安定する。ＶＳＤ材料層の特性電圧は、グラ
フ８００から１５０Ｖと２２０Ｖの間であると推定することができる。
【０１５３】
図９は、実施形態にしたがってＶＳＤ材料を用いて垂直スイッチングを実現するように
構成されるＶＳＤ材料構成９００を示す。図９の垂直スイッチングＶＳＤ材料構成９００
は、ＥＳＤおよび他の過電圧事象からの保護を可能とするためにＰＣＢ、フレキシブル回
路、または半導体チップのパッケージング等の基板デバイスを含む任意の電子デバイスに
組み込まれてもよい。図９は、ＰＣＢ等の基板の垂直方向におけるＶＳＤ材料構成の断面
図を示す。
【０１５４】
図９のＶＳＤ材料構成９００は、電極９２０と電極９２２の組を備える。電極９２０お
よび電極９２２は、ＶＳＤ材料構造９４０と接触して配置され、ＶＳＤ材料構造９４０は
、図９の実施形態において層として示されている。ＶＳＤ材料の層９４０は、ギャップ９
４２の厚さと実質的に等しい厚さを有し、Ｔと表わす。商業的な実施例としては、ＶＳＤ
材料９４０の配合組成、特性電圧およびＶＳＤ材料９４０にとり望ましい他の物理的また
は動作上の特性の設計に依存して、Ｔは広範囲の値をとることができる。Ｔの特定の例示
的な値には２ミル、１．５ミル、１ミル、および０．５ミルが含まれる。一般に、ＶＳＤ
材料構造９４０に対しては、より低い特性電圧とするためにより小さい値Ｔが期待される
。
【０１５５】
ビア９３０は、ＶＳＤ材料９４０の層と交差して、電極９２２と接触する。ビア９３０
は、実質的に導電性である。層状相互接続部９７０は、電極９２０、９２２とは反対側の
水平平面に沿ってＶＳＤ材料９４０の層と接触して配置されている。層状相互接続部９７
０を実施するのに使用され得る様々な層状相互接続部は、水平方向の効率的な電流の流れ
を妨げるＺ軸層状相互接続部が、この特定の実施には適当ではないということを除き、図
５の実施形態に関連して説明されている。
【０１５６】
層状相互接続部９７０は、プリプレグ層９８０内に配置されている。プリプレグ９８０
は、ＰＣＢ等の基板デバイスの構成要素であり、その基板の他の層、コア９８２と物理的
に接触している。プリプレグ９８０は、実質的に絶縁物である。
【０１５７】
ビア９３０および層状相互接続部９７０は実質的に導電性であり、一般に無視し得るイ
ンピーダンスを有すると仮定し得る。したがって、電圧が、電極９２２と層状相互接続部
９７０の間で実質的な損失を生じないで伝わる。
【０１５８】
もしＶＳＤ材料構造９４０の特性電圧を超える電圧が、電圧源９１０、又はＥＳＤパル
ス９１２により電極９２０と電極９２２の間に印加された場合、ＶＳＤ材料９４０は実質
的に導電性となる。電極９２２と層状相互接続部９７０とは、実質的に同じ電圧レベルと
なるため、ＶＳＤ材料９４０を横切る電流の流れは、主として垂直方向に電極９２０と層
状相互接続部９７０の間に生じるであろう。これの１つの理由は、電流が伝播のために最
小のインピーダンスを有する経路を選択する傾向があるからであり、層状相互接続部９７
０と電極９２０の間で垂直方向にＶＳＤ材料の層９４０を横切ることは、最小インピーダ
ンス経路をもたらすことになる。
【０１５９】
ＶＳＤ材料構造９４０が、図９の実施形態において垂直方向にスイッチするという事実
は、ギャップ９４２を超えて厳密にＺ軸に沿ってだけ電流が流れるということを必ずしも
意味しない。そうではなく、図３の実施形態に関連してより詳細に説明したような様々な
効果により、一定レベルの電流の流れが、ＶＳＤ材料構造９４０内で水平方向に生じ得る
。しかし一般に図９の実施形態においてＶＳＤ材料９４０がスイッチして実質的に導電性
となったとき、電流の流れは、主としてそれぞれの基板のＺ軸（または垂直軸）と実質的
に平行な方向に生じるであろう。
【０１６０】
図９の実施形態のＶＳＤ材料構造９４０内の電流の流れは、ギャップ９４２を横切り実
質的に垂直方向に生じるので、ＶＳＤ材料構造９４０の特性電圧は、ギャップ９４２の厚
さＴにより決定することができる。ＶＳＤ材料のある構成に対しては、この特性電圧は、
式１により決定され得る。
【０１６１】
図９の実施形態に示される垂直スイッチングＶＳＤＭ構成９００の利点は、電極９２０、
９２２を限られた正確さで水平方向に配置することができることである。電極９２０と層
状相互接続部９７０との間に十分な重なりが存在する限り、そしてビア９３０と良好に電
気的接触をしている限り、これら電極の水平方向の特定の配置は重大な問題ではないから
である。
【０１６２】
図９の実施形態で示される垂直スイッチングＶＳＤＭ構成９００の他の利点は、電極９
２０、９２２等の金属製電極（例えば銅製の）が、外側の層内に配置され得るので、した
がって、ＬＥＤデバイスまたは熱冷却の改善の利益を享受できる他のデバイスの熱の放散
及び／または熱の伝導を促進することができることである。
【０１６３】
様々な実施形態では、いったんＶＳＤ材料が実質的に導電性を持つと、電流が実質的に
無損失でＶＳＤ材料構造を通って流れ（例えば、互いに電気的接触した状態である一組の
導電性の機構のセットを通して）、ＶＳＤ材料構造の垂直方向の厚さを横切り電流が流れ
るという一般的な動作原理に従いつつ、図９に示される垂直スイッチングＶＳＤＭ構成は
、導電性、絶縁性および半導性を有する様々な他の層および機構の両方を追加して実装し
得る。この一般的な設計アプローチにおいて、ＶＳＤ材料の特性電圧は、ＶＳＤ材料構成
の垂直方向の厚さにより決定される。
【０１６４】
図１０は、実施形態にしたがってＶＳＤ材料を使用して垂直スイッチングを実現するよ
うに構成されたＶＳＤ材料構成１０００を示す。図１０の垂直スイッチングＶＳＤ材料構
成１０００は、ＥＳＤおよび他の過電圧事象に対して保護するためにＰＣＢ、フレキシブ
ル回路、または半導体チップのパッケージング等の基板デバイスを含む任意の電子デバイ
スに組み込まれ得る。図１０は、ＰＣＢ等の基板の垂直方向におけるＶＳＤ材料構成の断
面図を示す。
【０１６５】
図９の実施形態における単一のＶＳＤ材料構造９４０に替えて、図１０の実施形態にお
いて２つのＶＳＤ材料構造、すなわちギャップ１０４２にわたる垂直方向の厚さＴｌを有
するＶＳＤ材料の層１０４０、およびギャップ１０４６にわたる垂直方向の厚さＴ２を有
するＶＳＤ材料の層１０４４が存在することを除いて、図１０の垂直スイッチングＶＳＤ
材料構成１０００は、図９のＶＳＤ材料構成９００に概ね類似している。商業的な実施例
には、ＶＳＤ材料１０４０、１０４４の構成に依存して、およびＶＳＤ材料構造１０４０
、１０４４にとって望ましい特性電圧および他の物理的または動作的特性に依存して、Ｔ
１およびＴ２は広範囲の値を取り得る。様々な実施形態において、ＶＳＤ材料１０４０、
１０４４の構成は、同じであってもよく同じでなくてもよい。これに類似して、様々な実
施形態では、ＶＳＤ材料１０４０とＶＳＤ材料１０４４のそれぞれの垂直方向の厚さＴ１
とＴ２は等しくてもよく等しくなくてもよい。Ｔ１とＴ２の合計の特定の例示的な値には
２ミル、１．５ミル、１ミル、および０．５ミルが含まれる。一般に、ＶＳＤ材料構造１
０４０及び／またはＶＳＤ材料構造１０４２に対してより低い特性電圧を提供するために
、Ｔ１及び／またはＴ２に対しては小さな値が望まれる。
【０１６６】
一般に、ＶＳＤＭ構成１０００を作るのに使用されるＶＳＤ材料１０４０、１０４４等
の垂直スイッチングＶＳＤＭ構成の構成要素としてＶＳＤ材料構造の化合物一式を製造す
るのに使用される２つ以上のＶＳＤ材料構造は、誘電率、接着特性、剛性、柔軟性、組成
、および厚さを含む特性に関し、互いに対して同一の、または実質同一の、または異なる
特性を有してもよい。
【０１６７】
図１０のＶＳＤ材料構成１０００は、電極１０２０と電極１０２２の組みを備える。電
極１０２０、１０２２は、第１のＶＳＤ材料構造と接触するように配置され、第１のＶＳ
Ｄ材料構造は、図１０においてＶＳＤ材料の層１０４０として示される。ビア１０３０は
、ＶＳＤ材料１０４０、１０４４の層を横断し、電極１０２２と接触する。ビア１０３０
は、実質的に導電性である。導電層１０７０は、電極１０２０、１０２２と反対側の水平
平面に沿ってＶＳＤ材料の層１０４４に接触して配置されている。導電層は、導電性材料
（例えば、銅）からできており、または層状相互接続部であってもよい。導電層１０７０
を実装するのに使用することができる様々な層状相互接続部は、水平方向の効率の良い電
流の流れを防ぐ、Ｚ軸方向の層状相互接続部が特定の実装にとって適当ではないことを除
き、図５の実施形態に関して説明がされている。
【０１６８】
導電層１０７０は、プリプレグ層１０８０に隣接して配置されている。プリプレグ１０
８０は、ＰＣＢまたはフレキシブル回路等の基板デバイスの構成要素であり、基板の他の
層、コア１０８２と物理的に接触している。プリプレグ１０８０は実質的に絶縁体である
。
【０１６９】
ビア１０３０と導電層１０７０は実質的に導電性であり、概して無視し得るインピーダ
ンスを有していると仮定し得る。したがって、電圧は、電極１０２２と導電層１０７０と
の間で実質的な損失を生じることなく伝播する。
【０１７０】
もし、ＶＳＤ材料構造１０４０の特性電圧とＶＳＤ材料構造１０４４の特性電圧の合計
を超える電圧が、電圧源１０１０又はＥＳＤパルス１０１２により電極１０２０と電極１
０２２の間に印加されるならば、ＶＳＤ材料１０４０、１０４４は実質的に導電性となる
。電極１０２２と導電層１０７０は、電圧レベルが実質的に同一となるので、ＶＳＤ材料
１０４０、１０４４を横切る電流の流れが、主として垂直方向に電極１０２０と導電層１
０７０との間で生じる。この現象の理由の１つは、電流は伝播のために最小のインピーダ
ンスを有する経路を選ぶ傾向があることであり、そして導電層１０７０と電極１０２０と
の間でＶＳＤ材料１０４０、１０４４の層を垂直に横切れば一般に最小のインピーダンス
を有する経路が提供されることである。
【０１７１】
その結果、図１０の実施形態で示されるＶＳＤＭ構成１０００は、垂直方向にスイッチ
ングされ、電流がＶＳＤ材料構造１０４０、１０４４を通り主として各基板のＺ軸（また
は垂直軸）と実質的に平行な方向に流れる。
【０１７２】
図１０の実施形態のＶＳＤ材料構造１０４０、１０４４内の電流の流れがギャップ１０
４２、１０４６を横切り実質的に垂直方向に流れるので、２つの異なるＶＳＤ材料構造１
０４０、１０４４により形成される複合物ＶＳＤ材料構造の特性電圧は、２つのＶＳＤ材
料の構成により、およびギャップ１０４２の厚さＴｌとギャップ１０４６の厚さＴ２それ
ぞれにより決定されるであろう。ＶＳＤ材料のある構成に対しては、この複合物の特性電
圧がギャップ１０４２とギャップ１０４６それぞれにわたるＶＳＤ材料構造１０４０、１
０４４の個々の特性電圧を加算することにより決定され得る。
【０１７３】
一般に、垂直スイッチングが起こっている２つ以上のＶＳＤ材料の構造の複合物構成に
おいて、互いに物理的に接触するか否かを問わず、ＶＳＤＭ構造の複合物一式の有効な特
性電圧は、複合物の合計の厚さが増加するにつれ、結果としての複合特性電圧も増加する
傾向であるようにＶＳＤ材料構造の個々の厚さの合計と相関性がある。
【０１７４】
様々な実施形態では、図１０に示される垂直スイッチングＶＳＤＭ構成は、個々のＶＳ
Ｄ材料構造が実質的に導電性となるときに、２つ以上のＶＳＤ材料構造の１つの垂直方向
にわたり（例えば、互いに電気的接触をしている複数の導電性機構の一式を通して）実質
的に無損失で電流が流れ、向かい合う（opposite）２つ以上のVSD材料構造の厚さを貫い
て垂直方向に流れるという概略の動作原理に従いながら、導電性、絶縁および半導性の様
々な他の層と機構の両方を追加して実装することができる。この一般的な設計アプローチ
において、ＶＳＤ材料構造の複合物の特性電圧は、個々のＶＳＤ材料構造の全体の垂直方
向厚さおよびＶＳＤ材料それぞれの特性電圧によって決定される。
【０１７５】
図１１は、実施形態にしたがってＶＳＤ材料を用いて垂直スイッチングを実現するよう
に構成されたＶＳＤ材料構成１１００を示す。図１１の垂直スイッチングＶＳＤ材料構成
１１００は、ＥＳＤおよび他の過電圧事象からの保護を可能とする基板デバイスを含む任
意の電子デバイスに組み入れることができる。様々な実施形態においてＶＳＤ材料構成１
１００を組み入れることができる基板デバイスの例には、ＰＣＢおよび半導体チップのパ
ッケージングが含まれる。図１１は、基板デバイスの垂直方向におけるＶＳＤ材料構造の
断面図を示す。
【０１７６】
図１０の実施形態による２つのＶＳＤ材料構造の代わりに、図１１の実施形態は、ギャ
ップ１１４２にわたり垂直方向の厚さＴを有する単一のＶＳＤ材料の層１１４０を包含し
ていることを除き、図１１の垂直スイッチングＶＳＤ材料構成１１００は、図１０のＶＳ
Ｄ材料構成１０００と概ね類似する。それにも関らず、様々な実施形態において、ＶＳＤ
材料の複数の層は、図１０の実施形態に関して概して説明されるように利用され得る。商
業用の実施例では、ＶＳＤ材料１１４０の構成に依存して、また特性電圧およびＶＳＤ材
料１１４０とって望ましい他の物理的および動作上の特性に依存して、Ｔは広範囲の値を
とり得る。製造工程における実施を考慮することができた厚さＴの特定の例示的な値は、
２ミル、１．５ミル、１ミル、０．５ミル、０．２ミル、それよりも小さい値を含む。一
般に、Ｔの値が小さいほど、ＶＳＤ材料構造１１４０の特性電圧がより低い値となること
が期待される。
【０１７７】
図１１のＶＳＤ材料構成１１００は、電極１１２０と電極１１２２の組みを備える。電
極１１２０、１１２２は、ＶＳＤ材料構造１１４０と接触して配置される。導電性プリプ
レグ層１１７０は、電極１１２０、１１２２とは反対側の水平面に沿ってＶＳＤ材料の層
１１４０と接触して配置される。導電性プリプレグ層は、ＰＣＢ、フレキシブル回路、ま
たは半導体デバイスのパッケージング等の基板デバイスの中の層であり得る。導電性プリ
プレグ層１１７０は、最小限の損失または無損失で電流を流すように構成された層及び／
または導電性構造の組みであるかまたはこれらを含む。導電性プリプレグ層１１７０は、
基板の他の層、コア１１８２と物理的に接触している。コア１１８０は実質的に絶縁体で
ある。
【０１７８】
もし、ＶＳＤ材料構造１１４０の特性電圧を超える電圧が電圧源１１１０又はＥＳＤパ
ルス１１１２により電極１１２０と電極１１２２の間に印加されると、ＶＳＤ材料１１４
０は、実質的に導電性となる。ＶＳＤ材料１１４０を横切る電流の流れは、電極１１２０
と導電性プリプレグ層１１７０の間に、および電極１１２２と導電性プリプレグ層１１７
０の間に主として垂直方向に生じる。いったん電流が電極１１２０又は電極１１２２のい
ずれかからＶＳＤ材料構造１１４０を横切って特定の垂直方向（sense）に流れると、電
流は導電性プリプレグ層１１７０に沿って最小の損失または無損失で伝播し、そして電流
は、２つの電極１１２２、又は１１２０のうち他の方に向かって反対の垂直方向にＶＳＤ
材料構造１１４０を横切って流れる。ＶＳＤ材料の層１１４０を横切って主として垂直方
向に電流が流れる理由は、伝播には最小のインピーダンスを有する経路を選択する傾向が
あるからであり、電極１１２０又は電極１１２２のいずれかと導電性プリプレグ１１７０
との間でＶＳＤ材料の層１１４０を垂直方向に横切ることは、一般に最小インピーダンス
を有する経路を提供することになる。２つの電極１１２０、１１２２との間の距離がギャ
ップ１１４２と同程度の大きさになるまで小さくなると、ＶＳＤ材料１１４０は、水平方
向により大きい電流を流し得る。いくつかの実施形態では、Ｚ軸に沿って電流が伝播する
ときは実質的に導電性を示すが、しかし水平方向には実質的に絶縁状態となるように異方
性の水平導電性を示すＶＳＤ材料１１４０の組成物を製造することにより、これを小さく
し得る。
【０１７９】
その結果、図１１の実施形態に示されたＶＳＤＭ構成１１００は、垂直方向にスイッチ
し、電流の流れは、ＶＳＤ材料構造１１４０を横切り主として各基板のＺ軸（または垂直
軸）に実質的に平行な方向に生じる。
【０１８０】
様々な実施形態では、図１１に示される垂直スイッチングＶＳＤＭ構成は、電流は、個
々のＶＳＤ材料構造が実質的に導電性となるときにまず１つの垂直方向に１つ以上のＶＳ
Ｄ材料構造を横切って流れ、その後、最小の損失または無損失で水平方向に流れ、その後
個別のＶＳＤ材料構造が実質的に導電性を維持する間に１つ以上のＶＳＤ材料構造の厚さ
を横切って反対の垂直方向に流れるという概略の動作原理に従いながら、導電性、絶縁お
よび半導性の様々な他の層と機構の両方を追加して実装することができる。この概略の設
計アプローチにおいて、ＶＳＤ材料の１つ以上の層の特性電圧は、個々のＶＳＤ材料構造
の垂直方向の厚さの合計により、および各ＶＳＤ材料の特性電圧により決定される。
【０１８１】
図１２Ａは、実施形態にしたがってＶＳＤ材料を用いて垂直スイッチングを実現するよ
うに構成されたＶＳＤ材料構成１２００を示す。図１２Ａの実施形態における垂直スイッ
チングＶＳＤ材料構成１２００は、ＥＳＤおよび他の過電圧事象から保護するために基板
デバイスを含む任意の電子デバイスに組み込むことができる。ＶＳＤ材料構成１２００を
様々な実施形態において組み込むことができる基板デバイスの例として、ＰＣＢおよび半
導体チップのパッケージングが含まれる。図１２Ａは、基板デバイスの垂直方向における
ＶＳＤ材料構成の断面図を示す。
【０１８２】
図１２Ａの垂直スイッチングＶＳＤ材料構成１２００は、ギャップ１２４２にわたり垂
直方向の厚さＴを有するＶＳＤ材料１２４０の層を備える。図１０の実施形態に関して大
まかに説明したように、様々な実施形態においてＶＳＤ材料の複数の層は、利用される。
商業的な実施例においては、ＶＳＤ材料の配合組成１２４０に依存して、および特性電圧
およびＶＳＤ材料１２４０にとり望ましい他の物理的または動作上の特性に依存して、Ｔ
は広範囲の値をとり得る。製造プロセスにおける実施のために考慮され得る厚さTの特定
の例示的な値には、２ミル、１．５ミル、１ミル、０．５ミル、０．２ミル、およびそれ
より小さい値が含まれる。一般に、Tが小さい値になればなるほど、VSD材料構造１２４０
の特性電圧がより低くなることが期待される。
【０１８３】
図１２ＡのＶＳＤ材料構成１２００は、電極１１２０と電極１１２２と電極１１２４の
組みを備え、これらはＶＳＤ材料構造１２４０に接触して配置される。導電層１２７０は
、プリプレグ層１２３０に隣接して配置される。プリプレグ層１２３０は導電層１２７０
とＶＳＤ材料の層１２４０の間に配置される。層状相互接続部１２８０は、ＶＳＤ材料の
層１２４０に接触して配置される。ある実施形態では、層状相互接続部１２８０は、図１
２Ａに示されるようにプリプレグ層１２３０内で形成される。ある実施形態では、層状相
互接続部１２８０は、ＶＳＤ材料１２４０からプリプレグ層１２３０を分離する区別層（
すなわち、プリプレグ層１２３０内で形成されない）として配置されてもよい。プリプレ
グ層１２３０は、ＰＣＢ、フレキシブル回路、または半導体デバイスのパッケージング等
の基板デバイス内の層であり得る。
【０１８４】
ビア１２５０は、プリプレグ層１２３０を横切り、層状相互接続部１２８０と電気的接
触し、導電層１２７０と層状相互接続部１２８０との間の電気的接触を確立する。
【０１８５】
図１２Ａの実施形態では、電極１２２０と電極１２２４は、アースに接続される。ある
実施形態では、一方または両方の電極は、電気回路における異なる場所に接続することが
でき、この場所には、場合により電圧源、回路素子または部品、または他の基準電位差を
有する場所であってＥＳＤパルスもしくは他の電圧がそこに向けられ得る場所が含まれる
。
【０１８６】
もし、ＶＳＤ材料構造１２４０の特性電圧を超える電圧がＥＳＤパルス１２１２（また
は電圧源）により導電層１２７０に印加されるなら、ＶＳＤ材料１２４０は実質的に導電
性を有するようになる。ＶＳＤ材料１２４０を横切る電流は、層状相互接続部１２８０と
電極１２２０及び／または電極１２２４との間で主として垂直方向に生じるであろう。
【０１８７】
その結果、図１２Ａの実施形態で示されるＶＳＤＭ構成１２００は、垂直方向にスイッ
チし、電流がＶＳＤ材料構造１２４０を横切り主として各基板のＺ軸（または垂直軸）と
実質的に平行な方向に流れる。ＥＳＤ信号１２１２に応答してＶＳＤＭ構成１２００を横
切って流れる電流がたどる概略の電気経路は、ＥＳＤ放電経路１２９０として図１２Ａに
示される。
【０１８８】
図１２Ａの実施形態は、さらに埋め込まれたインピーダンス１２９６として表示される
回路素子を示す。様々な実施形態において、この回路素子は、部分的にまたは完全にＶＳ
ＤＭ構成１２００内に包含され、またはＶＳＤＭ構成１２００と通じてもよい（例えば、
回路素子はＶＳＤＭ構成１２００と同じＰＣＢに埋め込まれてもよく、またはＶＳＤＭ構
成１２００が包含されるＰＣＢに表面実装することができる）。
【０１８９】
図１２Ａの実施形態では、埋め込まれたインピーダンス１２９６は、少なくとも部分的
にＶＳＤＭ構成１２００内に埋め込まれる回路素子として示される。特に、図１２Ａは、
プリプレグ層１２３０内で少なくとも部分的に埋め込まれた、埋め込みインピーダンス１
２９６を示す。別のまたは補足の実施形態では、埋め込まれたインピーダンス１２９６は
、基板の中またはＶＳＤＭ構成１２００の中で他の場所に配置され得る。例えば、埋め込
まれたインピーダンス１２９６は、ＶＳＤ材料構造１２４０内に、他のＰＣＢ層内に、ま
たは半導体パッケージ等の他の基板内に配置され得る。
【０１９０】
様々な実施形態では、埋め込まれたインピーダンス１２９６は、１つ以上の回路素子か
ら成り、または１つ以上の回路素子を備える。様々な実施形態では、埋め込み回路素子イ
ンピーダンス１２９６は、１つ以上の抵抗、１つ以上のインダクタ、１つ以上のキャパシ
タ、１つ以上のフェロイック回路素子（例えば、ＶＳＤ材料を含んでもよく含まなくても
よい埋め込まれたフェロイック（フェロイック）回路素子）、１つ以上のダイオード、１
つ以上のトランジスター、１つ以上のフィルター（例えば、１つ以上の低域フィルター、
バンドパスフィルターおよび高域フィルターまたはフィルター段の様々な組み合わせ）、
任意の他の受動回路素子または能動回路素子または受動電子部品または能動電子部品、無
視し得るインピーダンスを有する任意の層状相互接続部、無視できないインピーダンスを
有する任意の層状相互接続部（例えば、高誘電体材料の層）、無視できないインピーダン
スを有する任意の電極または他の導電性構造、及び／または前述の任意の組み合わせを含
み得る。
【０１９１】
埋め込まれたインピーダンス１２９６は、図１２Ａで示される電子部品１２９８等の電
子要素をＥＳＤからの部分的にまたは完全に保護するためにＶＳＤ材料構造１２４０に関
して使用され得る。図１２Ａでは、電子部品１２９８は、電極１２２８を通して埋め込ま
れたインピーダンスと接続されることが示される。埋め込まれたインピーダンス１２９６
は、導電層１２７０とも電気的接触をしている。ＶＳＤ材料１２４０が存在しない場合、
導電層１２７０に印加されるＥＳＤパルスまたは他の高い電圧により高い電圧及び／また
は電流の伝播が埋め込まれたインピーダンス１２９６を通って電子部品１２９８に至る結
果となる。しかし、ＶＳＤ材料１２４０が存在する場合は、垂直方向のスイッチングＶＳ
ＤＭ構成１２００がＶＳＤ材料構造１２４０の特性電圧を超える高い電圧に応答してスイ
ッチし、その後にもしＶＳＤ材料１２４０がなければ電子部品１２９８に到達したであろ
う少なくともＥＳＤパルスの一部が、電極１２２０を通りアースに迂回する。したがって
、垂直スイッチング構成１２００は、導電層１２７０に存在するＥＳＤパルスまたは他の
過電圧事象の潜在的な損傷から電子部品１２９８を保護するために埋め込まれたインピー
ダンス１２９６を用いる。
【０１９２】
図１２Ａに示される電子部品１２９８等の電子部品のための部分的または全部のＥＳＤ
の保護を提供するために、垂直スイッチング構成１２００の構成要素としてＶＳＤ材料構
造１２４０に関連して使用され得る電気回路のアーキテクチャと動作は、米国特許出願第
１３／０９６，８６０号明細書に詳細に開示されており、「スプリアスな電気的事象から
の組み込まれた保護」と題して、２０１１年４月２８日に出願され、参照によりその全部
が本出願書類に組み込まれる。この特許出願に開示された及び／または請求された垂直ス
イッチングＶＳＤＭ構造は、電子部品のためのＥＳＤおよび他の過電圧事象からの進んだ
保護を提供するために米国特許出願第１３／０９６，８６０号明細書において開示され及
び／または請求された実施形態に関して使用され得る。
【０１９３】
１つの実施形態では、電子部品１２９８がＶＳＤＭ構成１２００内に埋め込まれ得る。
ある実施形態では、電子部品１２９８は、ＶＳＤＭ構成１２００が包含される同じ基板（
例えば、同じＰＣＢ）において埋め込まれ得る。１つの実施形態では、電子部品１２９８
は、ＶＳＤＭ構成１２００が包含される同じ基板に表面実装され得る。１つの実施形態、
電子部品１２９８は、ＶＳＤＭ構成１２００が包含される基板と電気的に接触する異なる
電子デバイスに包含され得る（例えば、ＶＳＤＭ構成１２００は、電子部品１２９８を備
える電子デバイスに取り付けられたコネクタに包含され得る）。１つの実施形態では、Ｖ
ＳＤＭ構成１２００は、電子部品１２９８のパッケージングに含まれ、または電子部品１
２９８と物理的に接触したまたは電気的に通じた基板に別に取り付けられまたは包含され
ている。
【０１９４】
様々な実施形態では、電子部品１２９８は、次の中の任意の１つ以上のものであってよ
い。すなわち、半導体チップまたは他の集積回路（ＩＣ）（例えば、マイクロプロセサ、
制御部、メモリチップ、ＲＦ回路、ベースバンドプロセサー等）、発光ダイオード（ＬＥ
Ｄ）、ＭＥＭＳチップまたは構造、または電子デバイスの内部に配置された他の任意の構
成要素または回路素子が該当する。
【０１９５】
１つの実施形態では、埋め込まれたインピーダンス１２９６は、フェロイック材料内に
少なくとも部分的に埋め込まれた導電性構造を含むフェロイック回路素子を用いて実装さ
れ得る。フェロイックＶＳＤ材料を備えこのような埋め込まれた実施例に適したフェロイ
ック回路素子は、２０１１年５月２４日に出願された米国特許出願１３／１１５，０６８
号明細書に開示され、この内容は全て参照により本出願書類に組み込まれている。様々な
実施形態において、埋め込まれたインピーダンス１２９６は、埋め込まれたフェロイック
インダクタとして、埋め込まれたフェロイックＶＳＤ材料インダクタとして、埋め込まれ
たフェロイックキャパシタとして、埋め込まれたフェロイックＶＳＤ材料キャパシタとし
て、または任意の他の埋め込まれたフェロイック回路素子もしくは埋め込まれたフェロイ
ックＶＳＤ材料回路素子として実施することができる。
【０１９６】
図１２Ｂは、実施形態にしたがってＶＳＤ材料を用いて垂直スイッチングを実現するよ
うに構成されたＶＳＤ材料構成１２０２を示す。図１２Ａおよび図１２Ｂに示された実施
形態は図１２Ｂの実施形態において埋め込まれたインピーダンス１２９６が
埋め込まれたインピーダンス１２９７により置換され、電極１２２８が電極１２２９によ
り置換され、そして電子部品１２９８が電子部品１２９９に置換されることを除き、概ね
同じである。図１２Ｂに示されるように、埋め込まれたインピーダンス１２９７はプリプ
レグ層１２３０には埋め込まれておらず、むしろ導電層１２７０によりプリプレグ層１２
３０から分離されている。オプションの電極１２２９は、埋め込まれたインピーダンス１
２９７を電子部品１２９９に接続している。
【０１９７】
様々な実施形態では、埋め込まれたインピーダンス１２９７および電子部品１２９９の
アーキテクチャ、実施例および機能は、埋め込まれたインピーダンス１２９７および電子
部品１２９９が図１２Ｂに関して説明したように配置されていることを除き、埋め込まれ
たインピーダンス１２９６および電子部品１２９８それぞれについて図１２Ａの実施形態
に関して説明されたものと実質的に同じである。
【０１９８】
１つの実施形態では、図１２Ｂで示される埋め込まれたインピーダンス１２９７は、Ｖ
ＳＤＭ構成１２００内に埋め込まれるのではなく、ＶＳＤＭ構成１２００が包含される同
じ基板（例えば、同じＰＣＢ）に埋め込まれる。ある実施形態では、埋め込まれたインピ
ーダンス１２９７及び／または電子部品１２９９は、ＶＳＤＭ構成１２００が包含されて
いる同じ基板に表面実装されてもよい。１つの実施形態では、埋め込まれたインピーダン
ス１２９７及び／または電子部品１２９９は、ＶＳＤＭ構成１２００が包含されている基
板と電気的接触する異なる電子デバイスに包含されてもよい（例えば、ＶＳＤＭ構成１２
００は、取り付けられた埋め込まれたインピーダンス１２９７及び／または電子部品１２
９９を備える電子デバイスに取り付けられたコネクタの中に含まれていてもよい）。１つ
の実施形態では、ＶＳＤＭ構成１２００と埋め込まれたインピーダンス１２９７は、電子
部品１２９８のパッケージングに包含されるか、または電子部品１２９８に物理的に接触
するかもしくは通電する基板に別の態様で取り付けられるかもしくはその中に包含される
。
【０１９９】
図１３は、実施形態にしたがって、ＰＣＢまたは他の基板の中に組み込まれ得るＶＳＤ
材料層１３４０を備え、垂直スイッチングを実現するように構成されたＶＳＤＭ構成１３
００を示す。
【０２００】
図１３に示されたＶＳＤＭ構成１３００は、導電層Ｌ１乃至Ｌ６と表示され、導電層１
３７０、１３７２、１３７４、１３７６、１３７８、および１３７９と番号付けされた多
数の導電性信号層を備える。これらの信号層は、ＰＣＢボード内で、またはＰＣＢに取り
付けられた部品ならびに回路素子へ、またはこれらから電気信号を流すことができ、また
はアースまたは他の電圧基準ポイントとして機能してもよい。これらの信号層は、各基板
デバイス（図１３には具体的には表示されていない）に組み込まれた多数の実質的に絶縁
層または誘電体層により分離されている。ＰＣＢのためには、絶縁層は、プリプレグ充填
剤、コア、ラミネート層、または他の任意の類似の膜または構造を含んでもよい。図１３
に示されるＶＳＤＭ構成１３００は、ＰＣＢまたは他の基板の垂直寸法に沿って配置され
ている。
【０２０１】
図１３に示されるＶＳＤＭ構成１３００は、さらにビア１３５０を備える。様々な実施
例においては、ビア１３５０は、ビア、パッド、配線、または導電性を有し、電気信号の
伝播を促進するように設計された他の任意の構造であってもよい。ビア１３５０は層Ｌ１
１３７０および層Ｌ２  １３７２との間で電気伝導性を持つ。
【０２０２】
図１３の実施形態のＶＳＤＭ構成１３００は、さらにＶＳＤ材料構造１３４０として示
されるＶＳＤ材料構造を備える。ＶＳＤ材料構造１３４０は、垂直方向に配置され、ＶＳ
ＤＭ構成１３００の複数の導電層を横切る。図１３に示されるように、ＶＳＤ材料構造１
３４０は、導電層Ｌ２  １３７４および導電層Ｌ３  １３７６を横切る。様々な実施例で
は、ＶＳＤ材料構造１３４０は、２つ以上の導電層またはＰＣＢ、フレキシブル回路、ま
たは半導体パッケージ等の基板内の他の導電性構造を横切ってもよい。１つの実施形態で
は、ＶＳＤ材料構造１３４０を、ＰＣＢ、フレキシブル回路、または半導体パッケージ等
の基板内で利用できる、ＶＳＤ材料ビア（例えば、埋め込み（ｂｕｒｉｅｄ）ビア）また
は他の任意の容積をなすもので充填することにより製造し得る。１つの実施形態では、Ｖ
ＳＤ材料構造１３４０は、（例えば、機械的にまたはレーザーにより）基板内に穴を作り
次にその穴にＶＳＤ材料を充填することにより製造し得る。１つの実施形態では、ＶＳＤ
材料構造１３４０は、基板の製造の間に基板内で作られた空の空間内にＶＳＤ材料を堆積
することにより製造し得る（例えば、前から存在するギャップまたはそのＰＣＢの異なる
隣接する層で以前に作った穴を調節することでＰＣＢ内に垂直の空洞を作り、そしてＶＳ
Ｄ材料を注入し空洞の内側のＶＳＤ材料を硬化させることにより）。
【０２０３】
もし、ＥＳＤパルス１３１２が層Ｌ１  １３７０に到着すると（または他の電圧源が層
Ｌ１  １３７０に印加される）、各電圧、最小の損失または無損失で層Ｌ２  １３７２に
伝播する。層Ｌ２  １３７２では、ＥＳＤパルス１３１２に応答して生じた電圧がＶＳＤ
材料構造１３４０に到達する。もし、ＶＳＤ材料構造１３４０に到達する電圧が、特定の
垂直ギャップにわたるＶＳＤ材料構造１３４０の特性電圧を超えるならば、ＶＳＤ材料が
スイッチし、ギャップ内が実質的に導電性となる。
【０２０４】
図１３の実施形態では、導電層Ｌ３  １３７４は、アースに接続される。他の実施例で
は、導電層Ｌ３  １３７４（または各ＶＳＤ材料構造と電気的接触する導電性構造もしく
は層）は、任意の電圧基準ポイントまたは回路素子または部品等の、ＥＳＤ信号が流れて
行くことができる他の場所に接続され得る。
【０２０５】
図１３の実施形態において導電層Ｌ３  １３７４は、アースに接続され、ＥＳＤパルス
１３１２は、導電層Ｌ２  １３７２に伝播するから、ＶＳＤ材料構造１３４０内で垂直ス
イッチングをトリガーする有効ギャップは、実質的にギャップ１３４２であり、実質的に
有効な厚さＴは、導電層Ｌ２  １３７２と接地層Ｌ３  １３７４との間の垂直方向の間隔
によりおおよそ決まる。厚さＴは、ＶＳＤ材料構造１３４０の特性電圧を（例えば、式１
にしたがって）少なくとも部分的に決定する。ある実施例では、他の実施形態に関して本
願の出願書類で説明したように、２つ以上のＶＳＤ材料構造が、垂直方向に積み重ねられ
（隣接するかまたは物理的に分離された層の状態で）または水平方向に接続されてもよい
（例えば、層状相互接続部を介して）。
【０２０６】
いったん図１３の実施形態で示されたＶＳＤ材料構造１３４０がスイッチオンしてギャ
ップ１３４２にわたり実質的に導電性になると、電流は、導電層Ｌ２  １３７２と接地層
Ｌ３  １３７４の間でギャップ１３４２を横切り、主として垂直方向に流れる。もしこの
現象が起きると、ＶＳＤＭ構成１３００は垂直方向にスイッチする。
【０２０７】
図１４は、実施形態にしたがって、ＰＣＢまたは他の基板に埋め込むことができ、垂直
スイッチングを実現するよう構成されたＶＳＤ材料構造１４４０を備えるＶＳＤＭ構成１
４００を示す。１つの実施形態では、図１４で示された描写は、図１３のＶＳＤＭ構成１
３００の拡大図である。
【０２０８】
図１４で示されたＶＳＤＭ構成１４００は、導電層Ｌ１からＬ３で表示され、導電層１
４７０、１４７２、１４７４で番号付けされた３つの導電性信号層を備える。
導電層１４７４は、アースに接続される。あるいは、導電層１４７４は、回路素子もしく
は部品、または他の電圧基準ポイントに接続され得る。これらの３つの信号層は、各基板
デバイス（図１４には具体的には表示されていない）に組み込まれた多数の実質的な絶縁
層または誘電体層によって分離される。ＰＣＢについては、このような絶縁層は、プリプ
レグ充填剤、コア、ラミネート層、または他の任意の類似する膜もしくは構造を含んでも
よい。図１４のＶＳＤＭ構成１４００は、ＰＣＢまたは他の基板の垂直寸法に沿って配置
される。
【０２０９】
図１４に示されるＶＳＤＭ構成１４００は、ビア１４５０をも備える。様々な実施例に
おいては、ビア１４５０は、ビア、パッド、配線、または導電性を有し、電気信号の伝播
を促進するように設計された他の任意の構造であってもよい。ビア１４５０は、層Ｌ１  
１４７０および層Ｌ２  １４７２と電気的に通じている。
【０２１０】
図１４の実施形態のＶＳＤＭ構成１４００は、ＶＳＤ材料構造１４４０として示される
ＶＳＤ材料構造をさらに備える。ＶＳＤ材料構造１４４０は、垂直方向に配置され、導電
層Ｌ２  １４７４およびＬ３  １４７６と電気的に接触している。様々な実施例では、Ｖ
ＳＤ材料構造１４４０は、ＰＣＢ、フレキシブル回路、または半導体パッケージ等の基板
内の２つ以上の導電層または他の導電性構造を横切り得る。１つの実施形態、ＶＳＤ材料
構造１４４０は、ビア（例えば、埋め込み（ｂｕｒｉｅｄ）ビア）または他の任意の容積
であってＰＣＢ、フレキシブル回路、または半導体パッケージ等の基板内で利用可能な容
積にＶＳＤ材料を充填することにより製造し得る。
【０２１１】
もし、ＥＳＤパルス１４１２が層Ｌ１  １４７０に到達したら（または他の電圧源が層
Ｌ１  １４７０に印加されたら）、各電圧は、最小の損失または無損失でビア１４５０を
通過し層Ｌ２  １４７２に伝播する。層Ｌ２  １４７２で、ＥＳＤパルス１４１２に応答
して生じる電圧は、ＶＳＤ材料構造１４４０に到達する。もし、ＶＳＤ材料構造１４４０
に届く電圧が特定の垂直ギャップにわたるＶＳＤ材料構造１４４０の特性電圧を超えるな
ら、ＶＳＤ材料はスイッチオンとなりそのギャップにわたり実質的に導電性となるであろ
う。
【０２１２】
図１４の実施形態において導電層Ｌ３  １４７４がアースに接続されておりＥＳＤパル
ス１４１２が導電層Ｌ２  １４７２に伝播するから、ＶＳＤ材料構造１４４０内で垂直ス
イッチングをトリガーするその有効ギャップは、実質的にギャップ１４４２であり、有効
な厚さはおよそＴであり、導電層Ｌ２  １４７２と接地層Ｌ３  １４７４との間の垂直方
向の間隔により実質的に決定される。厚さＴは、少なくとも部分的にＶＳＤ材料構造１４
４０の特性電圧を（例えば式１にしたがって）決定するであろう。ある実施例では、他の
実施形態に関して本願出願書類で説明したようにＶＳＤ材料の１つ以上の構成が垂直方向
に積み重ねられてもよく（隣接していようと物理的に分離した層であろうと）また水平方
向に接続されてもよい（例えば、ビア層状相互接続部）。
【０２１３】
図１４の実施形態で示されるＶＳＤ材料構造１４４０は、スイッチオンしてギャップ１
４４２にわたり実質的に導電性となり、電流が流れ導電層Ｌ２  １４７２と層Ｌ３  １４
７４との間で主として垂直方向にギャップ１４４２を横切って流れる。もしこれが起きる
とき、ＶＳＤＭ構成１４００は垂直方向にスイッチしている。層Ｌ１  １４７０に印加し
、ギャップ１４４２にわたりＶＳＤ材料構造の特性電圧を超える電圧を有するＥＳＤパル
ス１４１２（または他の電圧源）に応答して、電流は、実質的に電気経路１４９０のよう
に図１４に示される電気経路に沿って流れることができる。
【０２１４】
図１５Ａは、実施形態にしたがって１つ以上の回路素子に接続するＶＳＤ材料を用いて
垂直スイッチングを実現するように構成されたＶＳＤ材料構成１５００を示す。図１５Ａ
の垂直スイッチングＶＳＤ材料構成１５００は、ＥＳＤおよび他の過電圧事象から保護す
るために、基板デバイスを含む任意の電子デバイスに組み込まれてもよい。様々な実施形
態においてＶＳＤ材料構成１５００が組み込まれ得る基板デバイスの例には、ＰＣＢ、フ
レキシブル回路、および半導体チップのパッケージングが含まれる。図１５Ａは、基板デ
バイスの垂直方向におけるＶＳＤ材料構成の断面図を示す。
【０２１５】
図１１の実施形態の導電性プリプレグ１１７０の代わりに、図１５Ａの実施形態は、回
路素子１５９２を介して接続される２つの層状相互接続部１５７０、１５７２を包含する
ことを除き、図１５Ａの垂直スイッチングＶＳＤ材料構成１５００は、図１１のＶＳＤ材
料構成１１００に概ね類似している。回路素子１５９２は、図１５ＡにおいてＨと表示さ
れる無視できないインピーダンスを有する。様々な実施形態において、層状相互接続部１
５７０、１５７２は、電極、層状相互接続部または層状相互接続部の部分、導電層または
導電層の部分、または他の任意の導電性構造であってもよく、またはこれらを含んでいて
もよい。
【０２１６】
図１５Ａの垂直スイッチングＶＳＤ材料構成１５００は、ＶＳＤ材料構造１５４０を備
え、ＶＳＤ材料構造１５４０は、電極１５２０と層状相互接続部１５７２との間、および
電極１５２２と層状相互接続部１５７０との間にそれぞれ配置される。図５の実施形態の
ＶＳＤ材料構造１５４０は、水平寸法にわたり実質的に一様で、Ｔと表示されるギャップ
１５４２におよそ等しい垂直方向の厚さを有する。
【０２１７】
層状相互接続部１５７０、１５７２は、基板層、コア１５８２に隣接して配置され、コ
ア１５８２は実質的に絶縁体かまたは実質的に誘電体である。追加の層は、ＶＳＤＭ構成
１５００が包含される基板デバイス内に存在してもよい（例えば、１つ以上のプリプレグ
層）。
【０２１８】
ＥＳＤパルス１５１２（または電圧源１５１０）により電極１５２０と電極１５２２の
間に生じる電圧に応答して、ＶＳＤ材料構造１５４０は、スイッチオンし実質的に導電性
になり得る。ＶＳＤ材料構造１５４０内で垂直スイッチングをトリガーする有効ギャップ
は、実質的にギャップ１５４２の２倍の大きさであり、Ｔの値のおよそ２倍の有効な厚さ
を有する（これは、ＶＳＤＭ構成１５００が垂直方向にスイッチするときにギャップ１５
４２を反対方向も含め２回にわたり電流が伝播するからである）。厚さＴは、（例えば、
式１にしたがって）ＶＳＤ材料構造１５４０の特性電圧を少なくとも部分的に決定する。
もし、要素１５９２のインピーダンスが０または無視し得る程度であれば、または要素１
５９２が存在しなければ、ＶＳＤ材料構造１５４０がスイッチオンとなる前にＥＳＤパル
ス１５１２によって生じなければならない最小電圧は、ＶＳＤ材料構造１５４０の特性電
圧のおよそ２倍に等しい（なぜなら、２つの電極１５２０、１５２２の間に電気回路が成
り立つためには、電流は、２つの異なる垂直方向にギャップ１５４２を２回横切って流れ
なけれならないからである）。
【０２１９】
しかし、要素１５９２が無視できないインピーダンスを有する場合、ＶＳＤ材料構造１
５４０がスイッチオンする前にＥＳＤパルス１５１２が発生しなければならない最小電圧
は、およそ要素１５９２の両端の電圧降下に等しい電圧より高くなる。例えば、もし要素
１５９２が抵抗であれば、ＥＳＤパルス１５１２の電圧がＶＳＤ材料構造１５４０の特性
電圧の２倍に要素１５９２間の電圧降下を加算した値におよそ等しいときに、VSD材料構
造１５４０はスイッチオンし実質的に導電性となり得る。
【０２２０】
様々な実施形態では、回路素子１５９２は、１つ以上の抵抗、１つ以上のインダクタ、
１つ以上のキャパシタ、１つ以上のフェロイック回路素子（例えば、ＶＳＤ材料を備えて
もよく備えなくてもよい埋め込まれたフェロイック回路素子）、１つ以上のダイオード、
１つ以上のトランジスタ、１つ以上のフィルタ（例えば、１つ以上の低域通過フィルタ、
帯域通過フィルタ、高域通過フィルタまたはフィルタ段の様々な組み合わせ）、任意の他
の受動回路素子または能動回路素子または受動電子部品または能動電子部品、任意の層状
相互接続部、電極または無視できないインピーダンスを有する他の導電性構造、および前
述の任意の組み合わせを含んでもよく含まなくてもよい。回路素子１５９２は、単一の電
子部品または電子部品の組み合わせを備えてもよく、ＶＳＤＭ構成１５００が組み込まれ
る電子デバイスまたは基板デバイスのためのＥＳＤ保護を部分的にまたは全面的に提供す
るために、ＶＳＤ材料構造１５４０に関して使用されてもよい。
【０２２１】
１つの実施形態では、回路素子１５９２は、ＰＣＢ、フレキシブル回路、または半導体
デバイスのパッケージング等の基板に埋め込まれている。図１５Ａを参照すると、例えば
要素１５９２は、ＶＳＤＭ構成１５００が組み込まれ得るＰＣＢの層に埋め込まれてもよ
い（例えば、回路素子１５９２は、コア層内、プリプレグ層内、ラミネート層内、または
ＰＣＢの任意の他の層内に包含されてもよい）。１つの実施形態では、要素１５９２は、
ＶＳＤＭ構成１５００が中に組み込まれ得るＰＣＢに取り付けられる電子部品または回路
素子であり得る。１つの実施形態では、要素１５９２は、ＶＳＤＭ構成が中に組み込まれ
得るパッケージング基板により保護される半導体チップ内に包含される回路素子であり得
る。
【０２２２】
図１５Ａの実施形態では、要素１５９２は、層状相互接続部１５７０と層状相互接続部
１５７２の間に接続されるように示されている。他のまたは補足的な実施形態では、要素
１５９２、又は他の回路素子は、基板内またはＶＳＤＭ構成１５００内の他の場所に配置
され得る。例えば、要素１５９２、又は、他の回路素子は、電極１５２０とＶＳＤ材料構
造１５４０の間に、電極１５２２とＶＳＤ材料構造１５４０の間に、ＥＳＤパルス１５１
２により生じる電圧が電極１５２０又は電極１５２２に届く前にこの電圧の電気的経路に
おいて、またはＥＳＤ事象から保護されるべき１つ以上の電子部品およびＶＳＤＭ構成１
５００と電気的に接触する状態で、配置され得る。
【０２２３】
１つの実施形態において、要素１５９２は、フェロイック（ｆｅｒｒｏｉｃ）材料内で
導電性構造を少なくとも部分的に埋め込むことにより製造された埋め込み回路素子を使用
して実装することができ、このフェロイック材料は少なくとも部分的に基板内に埋め込ま
れる。フェロイックＶＳＤ材料を備え、このように埋め込まれる実施例に適しているフェ
ロイック回路素子は、米国特許出願１３／１１５，０６８に開示されている。
【０２２４】
図１５Ａの実施形態のＶＳＤ材料構造１５４０がスイッチオンしてギャップ１５４２に
わたり実質的に導電性となると、電流は、電極１５２０と層状相互接続部１５７２の間を
１回、電極１５２２と層状相互接続部１５７０の間を反対方向に１回、主として垂直方向
にギャップ１５４２を横切って流れる。
【０２２５】
１つの実施形態では、単一のＶＳＤ材料構造１５４０の代わりに、ＶＳＤＭ構成１５０
０は、異なる垂直方向の厚さを有する２つのＶＳＤ材料構造を備えており、このため電極
１５２２と層状相互接続部１５７０の間のギャップが電極１５２０と層状相互接続部１５
７２との間のギャップと異なる。
【０２２６】
ある実施例では、１つ以上のＶＳＤ材料構造が垂直方向に積み上げられていてもよい（
隣接していても物理的に分離した層であってもよい）。
【０２２７】
商業的な実施例では、ギャップ１５４２の厚さＴは、ＶＳＤ材料１５４０の構造に依存
して、また特性電圧およびＶＳＤ材料１５４０に望ましい他の物理的または動作上の特性
に依存して、広範囲の値を取り得る。ＶＳＤＭ構成１５００の有効厚さが、Ｔの２倍の値
により決定されることを考慮すると、製造プロセスにおける実施のために考慮され得る厚
さＴの特定の例示的な値には、１ミル、０．７５ミル、０．５ミル、０．２５ミル、０．
１ミル、およびこれより小さい値が含まれる。一般に、ＶＳＤ材料構造１５４０に対して
より小さい特性電圧を可能とするためＴにはより小さい値が求められるが、商業的な量産
製造環境において一貫して実現することはより難易度が高いことであり得る。
【０２２８】
図１５Ｂは、実施形態にしたがって、第１のインピーダンス値を有する回路素子と第２
のインピーダンス値を有する埋め込まれたインピーダンス要素とを用いたＶＳＤ材料を用
いて垂直スイッチングを実現するように構成されたＶＳＤ材料構成１５０２を示す。図１
５Ａおよび図１５Ｂで示される実施形態は、図１５Ｂの実施形態において要素１５９２が
要素１５９３により置き換えられ、埋め込まれたインピーダンス１５９７として示された
回路素子が、ＶＳＤ材料構造１５４０内に埋め込まれていること以外は概ね同じである。
電子部品１５９９は、埋め込まれたインピーダンス１５９７と電気的に接触している。こ
の電気的接触は、オプションの電極１５２９により実現され得る。
【０２２９】
様々な実施形態では、要素１５９３のアーキテクチャ、実施例および機能は、要素１５
９３がＨ１と表示されるインピーダンスを有することを除き、要素１５９２に対して図１
５Ａの実施形態に関して説明したことと実質的に同じである。埋め込まれたインピーダン
ス１５９７は、Ｈ２と表示されるインピーダンスを有する。様々な実施形態では、要素１
５９３および埋め込まれたインピーダンス１５９７は、回路素子（例えば、これらは両方
ともインダクタであってもよく、または一方が抵抗で他の一方がキャパシタであってもよ
い）と同じタイプであってもよく異なるタイプであってもよい。様々な実施形態では、イ
ンピーダンスＨ１とインピーダンスＨ２は同じであっても同じでなくてもよい。
【０２３０】
様々な実施形態では、埋め込まれたインピーダンス１５９７および電子部品１５９９の
アーキテクチャ、実施例、および機能は、埋め込まれたインピーダンス１５９７および電
子部品１５９９が図１２Ｂに関して説明したように配置され、垂直スイッチングＶＳＤＭ
構成１５０２に関して使用されることを除き、埋め込まれたインピーダンス１２９６と対
応する電子部品１２９８に対し図１２Ａの実施形態に関して説明したものと実質的に同じ
であり得る。
【０２３１】
図１５Ｂに示されるように、埋め込まれたインピーダンス１５９７は、ＶＳＤ材料構造
１５４０内に少なくとも部分的に包含されており、電極１５２２と電気的に接触している
。ＶＳＤ材料構造１５４０が存在しない場合は、電極１５２２に印加される高い電圧は、
埋め込まれたインピーダンス１５９７を通り電子部品１５９９に伝播し、潜在的に電子部
品１５９９を損傷する可能性がある。
【０２３２】
しかし、もしＶＳＤ材料構造１５４０が、存在して電極１５２２に印加された十分に高
い電圧のＥＳＤパルス１５１２に応答してスイッチオンするなら、電子部品１５９９にま
で流れた電流の少なくとも一部分は、代わりにＶＳＤ材料１５４０を横切って層状相互接
続部１５７０に達する。その結果、電子部品１５９９と場合により埋め込まれたインピー
ダンス１５９７とは、過電圧の損傷から保護される。
【０２３３】
埋め込まれたインピーダンス１２９７に関して図１２Ｂの実施形態で説明したように、
ＶＳＤ材料の層１５４０内に埋め込まれるのではなく、代わりに埋め込まれたインピーダ
ンス１５９７は、ＶＳＤＭ構成１５０２が包含される同じ基板（例えば、同じＰＣＢ）に
包含されてもよい。１つの実施形態では、埋め込まれたインピーダンス１５９７及び／ま
たは電子部品１５９９は、ＶＳＤＭ構成１５０２が包含される同じ基板に表面実装されて
もよい。ある実施形態では、埋め込まれたインピーダンス１５９７及び／または電子部品
１５９９は、ＶＳＤＭ構成１５０２が包含される基板に電気的接触をする異なる電子デバ
イスに包含されてもよい（例えば、ＶＳＤＭ構成１５０２は、埋め込まれたインピーダン
ス１５９７及び／または電子部品１５９９を備える電子デバイスに取り付けられたコネク
タに包含され得る）。ある実施形態では、VSDM構成１５０２および埋め込まれたインピー
ダンス１５９７は、電子部品１５９９のパッケージングに含まれるか、または電子部品１
５９９と物理的に接触し、または電気的に通じている基板に別の態様で取り付けられるか
または包含される。
【０２３４】
図１６は、実施形態にしたがって垂直スイッチングＶＳＤ材料構成１６００および水平
スイッチングＶＳＤ材料構成１６０１の組み合わせを示す。図１０の実施形態では、ＶＳ
ＤＭ構成１０００は、垂直方向にスイッチする垂直層に配置されたＶＳＤ材料の２つの構
造を備える。図１６の実施形態では、ＶＳＤ材料構成１６００、１６０１は、ギャップ１
６４８にわたり垂直方向にスイッチするように配置されたＶＳＤ材料構造１６４６と、ギ
ャップ１６４２にわたり水平方向にスイッチするように配置されたＶＳＤ材料構造１６４
０とを組み合わせている。
【０２３５】
１つの実施形態では、垂直スイッチングＶＳＤ材料構成１６００と水平スイッチングＶ
ＳＤ材料構成１６０１とは、異なる基板内に包含されており、これらはコネクタ１６２８
により接続されている。１つの実施形態では、垂直スイッチングＶＳＤ材料構成１６００
と垂直スイッチングＶＳＤ材料構成１６０１の両方またはいずれか一方が、フレキシブル
基板に包含されており、コネクタ１６２８はフレキシブルコネクタである。
【０２３６】
図１６の実施形態では、垂直スイッチングＶＳＤ材料構成１６００は、２つの電極１６
２０、１６２２とＶＳＤ材料構造１６４６との組を備えている。電極１６２０、１６２２
は、ＶＳＤ材料構造１６４６と接触しており、ＶＳＤ材料構造１６４６は厚さＴ１の垂直
ギャップ１６４８の範囲に及んでいる。層状相互接続部１６７０は、電極１６２０と向か
い合うＶＳＤ材料構造１６４６と接触して配置される。図１６に示される電極１６２２は
、ＶＳＤ材料の層１６４６を横切り、層状相互接続部１６７０と直接電気的に接触する。
他の実施形態では、電極１６２２は、ＶＳＤ材料の層１６２２を完全には横切らなくても
よく、その場合には第２の垂直ギャップがＶＳＤ材料１６４６（Ｔ１と等しいかそれより
小さい厚さを有する）の範囲で存在してもよく、その範囲で垂直スイッチングが生じ得る
。
【０２３７】
図１６の実施形態では、水平スイッチングＶＳＤ材料構成１６０１は、２つの電極１６
２４、１６２６とＶＳＤ材料構造１６４０を備える。電極１６２４、１６２６は、ＶＳＤ
材料構造１６４０と接触し、ＶＳＤ材料構造１６４０は厚さＴ２の垂直ギャップ１６４２
に及ぶ。層状相互接続部１６７２は、電極１６２４、１６２６と向かい合うＶＳＤ材料構
造１６４０を接触するように配置される。
【０２３８】
図１６の実施形態において、コネクタ１６２８と表示された導電性構造は、垂直スイッチ
ングＶＳＤ材料構成１６００の電極１６２２と、水平スイッチングVSD材料構成１６０１
の電極１６２４とに接続する。コネクタ１６２８は、ビア、パッド、配線、層状相互接続
部、または導電性があり、電気信号の伝播を促進するように構成された他の任意の構造で
あってもよい。１つの実施形態においては、コネクタ１６２８は、フレキシブル電気のコ
ネクタである。
【０２３９】
図１６の垂直スイッチングＶＳＤ材料構成１６００および水平スイッチングＶＳＤ材料
構成１６０１は、ＥＳＤおよび他の過電圧事象からの保護を可能とする基板デバイスを含
む電子デバイスに包含され得る。垂直スイッチングＶＳＤ材料構成１６００および水平ス
イッチングＶＳＤ材料構成１６０１が、様々な実施形態において組み込まれる基板デバイ
スの例には、フレキシブルコネクタにより相互接続される２つのＰＣＢの組み合わせ、フ
レキシブルコネクタにより相互接続されるＰＣＢおよび半導体パッケージの組み合わせ、
またはフレキシブルコネクタにより相互接続される２つの半導体パッケージの組み合わせ
が含まれる。このようなフレキシブルコネクタの応用は、フレキシブル電子デバイスで実
現される可能性があり、これらの電子デバイスには、枢動自在なまたは可動の面を有する
電子デバイス（例えば、キーボードまたは調節可能な画面を有する携帯電話機またはタブ
レット）または柔軟性を持つように設計された電子デバイス（例えば、フレキシブルＬＥ
Ｄディスプレイ）が含まれる。
【０２４０】
図１６は、垂直スイッチングＶＳＤ材料構成１６００および水平スイッチングＶＳＤ材
料構成１６０１の各断面図を示す。垂直スイッチングＶＳＤ材料構成１６００および水平
スイッチングＶＳＤ材料構成１６０１のそれぞれは、ＰＣＢ、フレキシブル回路または半
導体パッケージ等の分離した基板デバイスに埋め込まれ得る。図１６は、追加の説明のた
めのコア１６８２およびコア１６８３等の基板層を示している。
【０２４１】
１つの実施形態では、垂直スイッチングＶＳＤ材料構成１６００と水平スイッチングＶ
ＳＤ材料構成１６０１のそれぞれは、ＥＳＤパルス１６１２等のＥＳＤパルスに応答して
独立に動作する。もしＥＳＤパルス１６１２が電極１６２０に印加され、かつ電極１６２
２が接地されていたら（または別の態様で特定の電位差が設定されていたら）、または、
もしＥＳＤパルス１６１２が電極１６２２に印加され、かつ電極１６２０が接地されてい
たら（または別の態様で特定の電位差が設定されていたら）、垂直スイッチングＶＳＤ材
料構成１６００に対して、この動作が起きる。もしＥＳＤパルス１６１２が電極１６２４
に印加され、かつ電極１６２６が接地されていたら（または別の態様で特定の電位差が設
定されたなら）、またはもしＥＳＤパルス１６１２が電極１６２６に印加され、かつ電極
１６２４が接地されていたら（または別の態様で特定の電位差が設定されていたら）、水
平スイッチングＶＳＤ材料構成１６０１に対して、この動作が起きる。
【０２４２】
図１６に示される実施形態において、もしこの２つの構成が共にスイッチ動作すれば、
ＥＳＤパルス１６１２等のＥＳＤパルスに応答して垂直スイッチングＶＳＤ材料構成１６
００と水平スイッチングＶＳＤ材料構成１６０１は、協調的に動作し得る。もし電極１６
２６が接地されており（または別の態様で特定の電位差が設定されており）かつＥＳＤパ
ルス１６１２が電極１６２０に印加されるなら、またはもし電極１６２０が接地され（ま
たは別の態様で特定の電位差が設定されており）かつＥＳＤパルス１６１２が電極１６２
６が印加されるなら、この動作が実現し得る。この場合は、ＶＳＤ材料構造１６４６は、
ギャップ１６４８にわたり垂直スイッチングが起こり得るし、ＶＳＤ材料構造１６４０は
ギャップ１６４２にわたり水平スイッチングが起こり得る。
【０２４３】
垂直スイッチングＶＳＤ材料構成１６００および水平スイッチングＶＳＤ材料構成１６
０１が、電極１６２０と電極１６２６の間で共にスイッチングするためには、ＶＳＤ材料
構造１６４０とＶＳＤ材料構造１６４８がスイッチオンしなければならない。これが起き
るためには、ＥＳＤパルス１６１２に応答して電極１６２０と電極１６２６の間に生じる
差動電圧が、ＶＳＤ材料構造１６４０の特性電圧とＶＳＤ材料構造１６４８の特性電圧と
の合計を超えるか等しくなければならない。
【０２４４】
ＶＳＤ材料構造１６４０とＶＳＤ材料構造１６４６の両方がスイッチオンしてこの２つ
のＶＳＤ材料構造が実質的に導電性となるとき、電流は、ギャップ１６４８を垂直方向に
横切って伝播し、ギャップ１６４２を水平方向に横切って伝播する。
【０２４５】
１つの実施形態では、ＶＳＤ材料構造１６４０とＶＳＤ材料構造１６４６とは、異なる
組成および特性電圧（ボルトで表現される）を有している。１つの実施形態では、２つの
ＶＳＤ材料構造１６４０とＶＳＤ材料構造１６４６とは同じ組成を有している。ＶＳＤ材
料構造１６４０とＶＳＤ材料構造１６４６とは、その実施例に依存して同一の特性電圧を
有していてもよく有していなくてもよい。
【０２４６】
商業的な実施例に対しては、ＶＳＤ材料構造１６４６とＶＳＤ材料構造１６４０の構成
に依存して、および特性電圧ならびにＶＳＤＭ構成１６００ならびにＶＳＤＭ構成１６０
１に所望される他の物理的もしくは動作上の特性に依存して、ギャップ１６４８の厚さＴ
１とギャップ１６４２の厚さＴ２は、それぞれ広範囲の値をとり得る。Ｔ１およびＴ２の
特定の例示的な値は、２ミル、１．５ミル、１ミル、０．５ミル、またはこれより小さい
値である。一般に、Ｔの値が小さいほど、ＶＳＤ材料構造１６４６およびＶＳＤ材料構造
１６４０の特性電圧が低くなることが期待される。
【０２４７】
様々な実施形態では、本特許出願書類に説明され、及び／または特許請求の範囲に記載
されているように、垂直スイッチングＶＳＤＭ構成は、図１６に示されるものを含み水平
スイッチング構成と接続して基板に実装され得る。例えば、垂直スイッチングＶＳＤＭ構
成（図１５Ａに示される構造等）と水平スイッチングＶＳＤＭ構成（図２に示される構造
等）の両方を基板に埋め込むことができ、特定の電子部品を保護するために２つのVSDM構
成は、共に使用され得る（例えば、電極１２２を電極１６２０に接続することにより）。
または、単一の電子部品または異なる電子部品を保護するために独立に使用され得る（例
えば、２つの構造を直接接続しないで使用）。
【０２４８】
図１６の実施形態は埋め込まれたインピーダンス１６９６と表示される回路素子をさら
に示す。様々な実施形態では、この回路素子は、部分的にまたは完全に垂直スイッチング
ＶＳＤＭ構成１６００内に包含され得る、または垂直スイッチングＶＳＤＭ構成１６００
と通じることができる（例えば、この回路素子は、垂直スイッチングＶＳＤＭ構成１６０
０が包含されるＰＣＢと同じＰＣＢに埋め込まれ、またはそのＰＣＢに表面実装され得る
）。代替のまたは補完的な実施形態では、埋め込まれたインピーダンス１６９６、又は他
の類似する回路素子が、部分的にまたは完全に水平スイッチングＶＳＤＭ構成１６０１内
に包含され得るか、または水平スイッチングＶＳＤＭ構成１６０１と通じることが可能で
ある（例えば、ＶＳＤＭ構成１６０１と同じＰＣＢに埋め込まれ得るか、またはＶＳＤＭ
構成１６０１が包含されるＰＣＢに表面実装され得る）。
【０２４９】
図１６の実施形態では、埋め込まれたインピーダンス１６９６は、ＶＳＤＭ構成１６０
０内に少なくとも部分的に埋め込まれた回路素子として示される。特に、図１６は、ＶＳ
Ｄ材料構造１６４６内に少なくとも部分的に埋め込まれているように埋め込まれたインピ
ーダンス１６９６を示す。代替えのまたは補完的な実施形態では、埋め込まれたインピー
ダンス１６９６は、基板内のまたはＶＳＤＭ構成１６００内の他の場所に配置され得る。
【０２５０】
様々な実施形態では、図１６の埋め込まれたインピーダンス１６９６等の少なくとも部
分的に基板に埋め込まれた回路素子は、１つ以上の回路素子から成るか、または１つ以上
の回路素子を備える。様々な実施形態では、埋め込まれたインピーダンス１６９６は、１
つ以上の抵抗、１つ以上のインダクタ、１つ以上のキャパシタ、１つ以上のフェロイック
回路素子（例えば、ＶＳＤ材料を含んでもよく含まなくてもよい埋め込まれたフェロイッ
ク回路素子）、１つ以上のダイオード、１つ以上のトランジスター、１つ以上のフィルタ
ー（例えば、１つ以上の低域通過フィルター、帯域通過フィルター、および高域通過フィ
ルターの様々な組み合わせまたはフィルター段）、他の任意の受動回路素子または能動回
路素子または能動電子部品または受動電子部品、任意の層状相互接続部、電極または無視
できないインピーダンスを有する他の導電性構造、および既述の構成の任意の組み合わせ
を含んでもよい。
【０２５１】
埋め込まれたインピーダンス１６９６は、図１６に示される電子部品１６９８等の電子
部品に対し部分的にまたは全面的にＥＳＤ保護を提供するために、ＶＳＤ材料構造１６４
０とＶＳＤ材料構造１６４６とを接続して使用され得る。図１６において、電子部品１６
９８は、埋め込まれたインピーダンス１６９６と電極１６２９を通して接続されることが
示される。埋め込まれたインピーダンス１６９６は、電極１６２０とも電気的接触をして
いる。ＶＳＤ材料１６４０が存在しなければ、電極１６２０に印加されたＥＳＤパルスま
たは他の高い電圧により、高い電圧及び／または電流を埋め込まれたインピーダンス１６
９６を介して電子部品１６９８に伝播させる結果となる。しかし、VSD材料１６４０が存
在する場合は、垂直スイッチングVSDM構成１６００は、上述のようにスイッチオンし、そ
の後層状相互接続部１６７０を通って、VSD材料が存在しなければ電子部品１６９８に届
いたであろうESDパルスの少なくとも一部を迂回させる。したがって、垂直スイッチング
構成１６００は、埋め込まれたインピーダンス１６９６を用いて、電極１６２０に存在す
るESDパルスまたは他の過電圧事象による潜在的損傷から電子部品１６９８を保護する。
【０２５２】
図１６に示される電子部品１６９８等の電子部品を部分的にまたは全面的にＥＳＤから
保護するために、スイッチングＶＳＤＭ構成１６００、１６０１に関して使用され得る電
気回路のアーキテクチャおよび動作は、米国特許出願第１３／０９６，８６０号明細書に
詳細に開示される。
【０２５３】
１つの実施形態では、電子部品１６９８は、ＶＳＤＭ構成１６００内に埋め込まれ得る
。１つの実施形態では、電子部品１６９８は、ＶＳＤＭ構成１６００が中に包含される同
じ基板（例えば、同じＰＣＢ）に埋め込まれ得る。１つの実施形態では、電子部品１６９
８は、同じＶＳＤＭ構成１６００が中に包含される基板と同じ基板に表面実装され得る。
１つの実施形態では、電子部品１６９８は、ＶＳＤＭ構成１６００が包含される基板と電
気的接触をする異なる電子デバイスに包含され得る（例えば、ＶＳＤＭ構成１６００は、
電子部品１６９８を備える電子デバイスに取り付けられたコネクタに包含され得る）。１
つの実施形態では、ＶＳＤＭ構成１６００は、電子部品１６９８のパッケージングに含ま
れているか、または電子部品１６９８と物理的に接触するか、もしくは電気的に通じてい
る基板に別の態様で取り付けられているか、もしくは包含されている。１つの実施形態で
は、電極１６２９は、フレキシブルコネクタであり、電子部品１６９８は、フレキシブル
電子デバイスの一部として異なる基板に配置される。
【０２５４】
様々な実施形態では、埋め込まれたインピーダンス１６９６および電子部品１６９８の
アーキテクチャ、実装および機能は、埋め込まれたインピーダンス１６９６および電子部
品１６９８が図１６に関して説明したように配置されていることを除き、インピーダンス
１２９６および電子部品１２９８に関して、図１２Ａの実施形態において説明したことと
実質的に同じである。
【０２５５】
１つの実施形態では、埋め込まれたインピーダンス１６９６は、フェロイック材料内で
少なくとも部分的に埋め込まれた導電性構造を含むフェロイック回路素子を使用して実装
され得る。様々な実施形態では、埋め込まれたインピーダンス１６９６は、埋め込まれた
フェロイックインダクタ、埋め込まれたフェロイックＶＳＤ材料インダクタ、埋め込まれ
たフェロイックキャパシタ、埋め込まれたフェロイックＶＳＤ材料キャパシタとして、ま
たは任意の他の埋め込まれたフェロイック回路素子もしくは埋め込まれたフェロイックＶ
ＳＤ材料回路素子として実装されている。
【０２５６】
図１７は、実施形態にしたがってＶＳＤ材料を用いて、垂直スイッチングと水平スイッ
チングを両方実現するように構成されたＶＳＤ材料構成１７００を示す。
【０２５７】
ＶＳＤ材料を用いて垂直スイッチングと水平スイッチングを両方実行するように構成さ
れたＶＳＤ材料構成は、「双方向スイッチングＶＳＤＭ構成」または「双スイッチングＶ
ＳＤＭ構成」という。様々な実施形態では、図１７の双方向スイッチングＶＳＤＭ構成１
７００等の双方向スイッチングＶＳＤＭ構成は、このような双方向スイッチングＶＳＤＭ
構成が、追加の水平スイッチング機能を実行できることを除いて本特許明細書及び／また
は特許請求の範囲に開示した様々な垂直スイッチングＶＳＤＭ構成として類似する応用や
実施例で使用され得る。
【０２５８】
様々な実施形態では、双方向スイッチングＶＳＤＭ構成は、本特許出願書類において開
示され及び／または特許請求の範囲に記載された様々な垂直スイッチングＶＳＤＭ構成に
関して大まかに説明したように垂直スイッチングを促進させるような態様で配置されたＶ
ＳＤ材料構成を備える。さらに、この実施形態では、それぞれのＶＳＤ材料構造は、図１
及び／または図２に関して大まかに説明したように水平スイッチングを促進するような態
様で配置される少なくとも１つの電極と電気的に接触することもできる。
【０２５９】
図１７の実施形態で示されるＶＳＤ材料構成１７００は、ＶＳＤ材料構造１７４０（例
えば、ＶＳＤ材料の層）と電気的に接触する電極１７２０（例えば、パッドまたは層状相
互接続部）を備える。ＶＳＤ材料構成１７００は、ＶＳＤ材料構造１７４０とも電気的に
接触する電極１７２６と電極１７２８とをさらに備える。１つの実施形態では、電極１７
２６は、層状相互接続部１７７０と電気的に接触してもよい（例えば、電極１７２６は、
ＶＳＤ材料の層１７４０を横切ってもよく、又はビアは、電極１７２６を層状相互接続部
１７７０に接続してもよい）。様々な実施形態では、２つの電極１７２６、１７２８のい
ずれか１つが省略されてもよく、その場合は、省略された電極により提供される対応する
水平スイッチング機能はもちろん存在しない。
【０２６０】
１つの実施形態では、電極１７２６は、電極１７２８と電気的に接触している（例えば
、これらは、同じ導電性面の一部であってもよく、またはＰＣＢ上の配線または他のコネ
クタにより直接的に接続されてもよい）。
【０２６１】
ＶＳＤ材料構造１７４０は、垂直方向の厚さＴ１（例えば、ミル単位で測定される）の
垂直方向のギャップ１７４２を有する。層状相互接続部１７７０（例えば、電極または層
状相互接続部）は、ＶＳＤ材料構造１７４０と電極１７２６とに電気的に接触している。
コア層１７８２は、層状相互接続部１７７０に隣接して配置され、双方向スイッチング構
造１７００が包含される基板（例えば、ＰＣＢまたは半導体パッケージ）の層であっても
よい。
【０２６２】
オプションのビア１７７２、又は任意の他の導電性構造は、基板の１つ以上の層を横切
ってもよく、層状相互接続部１７８２との電気的接触を確立する。このようなビアは、レ
ーザー穴あけまたは任意の他の適切な製造プロセスにより製造することができる。
【０２６３】
１つの実施形態では、電極１７２６、電極１７２８およびビア１７７２は、全てアース
に接続される。他の実施形態では、層状相互接続部１７７０は、アースに接続されず（例
えば、ビア１７７２は、存在しないかアースに接続されない）、この場合には層状相互接
続部１７７０と電極１７２０との間で垂直スイッチングが生じない。他の実施形態では、
電極１７２６、又は電極１７２８は、アースに接続されず、この場合には接続されない電
極と電極１７２０との間で水平スイッチングは生じない。
【０２６４】
図１７の実施形態の双スイッチングＶＳＤＭ構成１７００は、もし電極１７２６、電極
１７２８および層状相互接続部１７７０が全てアースまたは他の参照電位ポイントに接続
されるなら、水平スイッチングおよび垂直スイッチングの両方を実行することができる。
この実施形態においては、次の３通りの可能なスイッチングの方向が存在する。すなわち
、（１）電極１７２６と電極１７２０との間のギャップ１７４４（水平方向の厚さＧｌを
有する）にわたる水平スイッチング、（２）電極１７２８と電極１７２０との間のギャッ
プ１７４６（水平方向の厚さＧ２を有する）にわたる水平スイッチング、および（３）電
極１７２０と層状相互接続部１７７０との間のギャップ１７４２（垂直方向の厚さＴ１を
有する）にわたる垂直スイッチングである。ＶＳＤ材料１７４０の構成の特性電圧が最も
低いギャップがスイッチングの起きる場所を決定する。もしＶＳＤ材料の構成が３つのギ
ャップ１７４２、１７４４および１７４６と同じであり、その特性電圧がそのギャップの
サイズと関連付けられるなら、スイッチングは最も小さいギャップに生じることができる
。
【０２６５】
１つの実施形態では、ギャップ１７４４とギャップ１７４６は、実質的に同じであり、
ＶＳＤＭ構成１７００は、ギャップ１７４４とギャップ１７４６の両方にわたり水平方向
にスイッチする。１つの実施形態では、ギャップ１７４２、１７４４およびギャップ１７
４６は、実質的に同じであり、ＶＳＤＭ構成１７００は、ギャップ１７４２にわたり垂直
方向にスイッチし、ギャップ１７４４およびギャップ１７４６にわたり水平方向にスイッ
チする。１つの実施形態では、ギャップ１７４２およびギャップ１７４４は実質的に同じ
であり、ＶＳＤＭ構成１７００は、ギャップ１７４２にわたり垂直方向に、ギャップ１７
４４にわたり水平方向にスイッチする。１つの実施形態では、ギャップ１７４２およびギ
ャップ１７４６は、実質的に同じであり、ＶＳＤＭ構成１７００は、ギャップ１７４２に
わたり垂直方向に、ギャップ１７４６にわたり水平方向にスイッチする。
【０２６６】
ある実施形態では、ＶＳＤ材料の構成および水平ギャップならびに／もしくは垂直ギャ
ップについてのある物理特性に対しては、このようなギャップにわたる特性電圧が、ギャ
ップのサイズと直接的に関係づけられないこともある。したがって、このような実施形態
では、異なる厚さの２つのギャップの特性電圧はそれでも実質的に同じであり得る。１つ
の実施形態では、ギャップ１７４４およびギャップ１７４６にわたる特性電圧は実質的に
同じであり、ＶＳＤＭ構成１７００は、ギャップ１７４４およびギャップ１７４６の両方
にわたり水平方向にスイッチする。１つの実施形態では、ギャップ１７４２、ギャップ１
７４４およびギャップ１７４６にわたる特性電圧は実質的に同じであり、ＶＳＤＭ構成１
７００は、ギャップ１７４２にわたり垂直方向にスイッチし、ギャップ１７４４およびギ
ャップ１７４６にわたり水平方向にスイッチする。１つの実施形態では、ギャップ１７４
２およびギャップ１７４４にわたる特性電圧は、実質的に同じであり、ＶＳＤＭ構成１７
００は、ギャップ１７４２にわたり垂直方向にスイッチし、ギャップ１７４４にわたり水
平方向にスイッチする。１つの実施形態では、ギャップ１７４２およびギャップ１７４６
にわたる特性電圧は実質的に同じであり、ＶＳＤＭ構成１７００は、ギャップ１７４２に
わたり垂直方向にスイッチし、ギャップ１７４６にわたり水平方向にスイッチする。
【０２６７】
図４Ａの実施形態の構成４００、図４Ｂの実施形態のＶＳＤＭ構成４９０、図５の実施
形態のＶＳＤＭ構成５００、図６の実施形態のＶＳＤ材料構成６００、図９の実施形態の
ＶＳＤ材料構成９００、図１０の実施形態のＶＳＤ材料構成１０００、図１１の実施形態
のＶＳＤ材料構成１１００、図１２Ａの実施形態のＶＳＤ材料構成１２００、図１３の実
施形態のＶＳＤ材料構成１３００、図１４の実施形態のＶＳＤ材料構成１４００、図１５
Ａの実施形態のＶＳＤ材料構成１５００、図１６の実施形態のＶＳＤ材料構成１６００、
そして図１７の実施形態の双方向スイッチング構造１７００等の、本特許出願書類で説明
された及び／または特許請求の範囲に記載された垂直方向または双方向スイッチングＶＳ
ＤＭ構成は、回路素子および部品のＥＳＤ保護のために使用され得る。垂直スイッチング
ＶＳＤＭ構成により保護され得る電子部品の例は、次のもののうち１つ以上の物を含む。
すなわち、半導体チップまたは他の集積回路（ＩＣ）（例えば、マイクロプロセサ、制御
部、メモリチップ、高周波回路、ベースバンドプロセサー、等）、発光ダイオード（ＬＥ
Ｄ）、ＭＥＭＳチップまたは構造、または電子デバイスの内側に配置された他の任意の部
品または回路素子が含まれ得る。
【０２６８】
ＥＳＤ保護のためのこの特許出願の書類で説明されたように、及び／またはその特許請
求の範囲に記載されたように、垂直スイッチングＶＳＤＭ構成を使用し得る例示的な回路
のアーキテクチャおよび動作は、米国特許出願第１３／０９６，８６０号および米国特許
出願第１３／１１５，０６８に開示されている。これらの出願で開示された例示的な回路
には、水平スイッチングＶＳＤＭ構成が考慮されていたかもしれないが、これらの水平ス
イッチング構成は、その概略のＥＳＤ保護の機能を保ちつつ、本特許出願書類で説明され
た及び／または特許請求の範囲に記載された垂直スイッチングＶＳＤＭ構成に置き換えら
れ得る。
【０２６９】
本特許出願書類で説明された及び／または特許請求の範囲に記載された垂直スイッチン
グＶＳＤＭ構成および双スイッチングＶＳＤＭ構成は、層またはＰＣＢの層のセット、半
導体デバイスのパッケージング、または垂直スイッチングＶＳＤ材料構成が取り付けられ
得るもしくは垂直スイッチングＶＳＤ材料構成が中に包含され得る任意の他の基板等の基
板デバイスのＥＳＤ保護のために使用され得る。
【０２７０】
本特許出願書類で説明された及び／または特許請求の範囲に記載された垂直スイッチン
グＶＳＤＭ構成および双スイッチングＶＳＤＭ構成は、このようなＶＳＤＭ構成が包含さ
れる（例えば、このような電子デバイスに含まれる基板に包含されることにより）、また
はこのようなＶＳＤＭ構成が接続される（例えば、このようなＶＳＤＭ構成がこのような
電子デバイスに取り付けられたコネクタまたはケーブルに組み込まれるときに、またはこ
のようなＶＳＤＭ構成がこのような電子デバイスに接続されるデバイスに含まれるときに
）電子デバイスのＥＳＤ保護のために使用され得る。
【０２７１】
このような垂直スイッチングＶＳＤＭ構成もしくは双スイッチングＶＳＤＭ構成により
保護され得る、またはこのような垂直スイッチングＶＳＤＭ構成もしくは双スイッチング
ＶＳＤＭ構成により保護され得る基板デバイス、電子部品または回路素子を含み得る電子
デバイスの例には、携帯電話、電子タブレット、電子リーダー、モバイルコンピュータ（
例えば、ラップトップ）、デスクトップコンピュータ、サーバーコンピュータ（例えば、
サーバー、ブレード、マルチプロセサー、スーパーコンピュータ）、テレビジョンセット
、ビデオディスプレイ、音楽プレーヤー（例えば、ポータブルＭＰ３音楽プレーヤー）、
パーソナル健康管理デバイス（例えば、脈拍計、心臓モニター、歩数計、温度モニター、
または他の任意の健康管理の応用のためのセンサーデバイス）、発光ダイオード（ＬＥＤ
）およびＬＥＤを含むデバイス、照明モジュール、および電気信号または電気機械信号を
用いてデータを処理または格納する任意の他の消費者向けデバイス及び／または産業用デ
バイスが含まれる。他の例には、衛星、軍装備品、航空機器、および舶用機器が含まれる
。
【０２７２】
様々な実施形態では、本特許出願書類において開示され及び／または特許請求の範囲に
記載された垂直スイッチングＶＳＤＭ構成および双スイッチングＶＳＤＭ構成は、コネク
タに包含され得る。このようなコネクタは、ＥＳＤまたは他の過電圧事象から保護すべき
電子デバイスに取り付けられ得る。このようなコネクタの例には、電源コネクタ、ＵＳＢ
コネクタ、イーサネット（Ｅｔｈｅｒｎｅｔ）（登録商標）ケーブルコネクタ、ＨＤＭＩ
（登録商標）コネクタ、またはシリアルデータ、パラレルデータまたは他の種類のデータ
、信号または送電の使用を容易にする、他の任意のコネクタが含まれる。
【０２７３】
この明細書は、詳細にここに開示された様々な実施形態および実施例を詳細に説明して
おり、本発明は追加の実施形態および実施例、さらなる修正、および代替的な構成に対し
て適用可能である。この特許においては、本発明を開示された特定の実施形態および実施
例に限定することを意図するものではなく、それどころか、本特許は、特許請求の範囲内
に該当する、あらゆる修正及び代替的な実施形態および実施例にも範囲を及ぼすことを意
図するものである。
【０２７４】
本明細書で使用されるように、セット（組）は、１個以上の事項からなる任意の群を意
味する。同様に、サブセットはＮ個の事項からなる１つの群に関して、その事項のうちＮ
−ｌ個以下のそれぞれの事項からなる任意のセットを意味する。
【０２７５】
本明細書で使用されるように、用語「含む」、「例えば」、「例示的な」およびこれら
の変形は、限定する用語であることを意味するものではなく、むしろ「限定せずに」また
は文言「類似する意味を含む」なる文言を伴う場合と同じ意味である。本明細書における
定義、全てのヘッダー、タイトルとサブタイトルは、理解を助ける目標を示すことで説明
が充分となり具体的になることを目指しているが、本発明の特許請求の範囲で述べた範囲
に関して限定することを意味するものではない。それぞれのこのような定義は、それぞれ
の事項、技術もしくは定義された事項と均等なもしくは置き換え可能なものとして平均的
な当業者に知られているかもしくは知られるようになる追加的な均等物、技術または事項
をも捉えることを意味するものである。文脈により異なるように理解するよう求められな
い限り、「得る」、「ことができる」の表現等は、それぞれの動作、ステップまたは実装
が達成される可能性を意味しており、これらの動作、ステップまたは実装が必ず達成され
なければならないという要件を確立することを意図するものではなく、これらの動作、ス
テップまたは実装のそれぞれが全く述べられた通りに達成されなければならないという要
件を確立することを意図するものでもない。
【図１】
2020080419.tif 000003
【図２】
2020080419.tif 000004
【図３】
2020080419.tif 000005
【図４Ａ】
2020080419.tif 000006
【図４Ｂ】
2020080419.tif 000007
【図５】
2020080419.tif 000008
【図６】
2020080419.tif 000009
【図７】
2020080419.tif 000010
【図８】
2020080419.tif 000011
【図９】
2020080419.tif 000012
【図１０】
2020080419.tif 000013
【図１１】
2020080419.tif 000014
【図１２Ａ】
2020080419.tif 000015
【図１２Ｂ】
2020080419.tif 000016
【図１３】
2020080419.tif 000017
【図１４】
2020080419.tif 000018
【図１５Ａ】
2020080419.tif 000019
【図１５Ｂ】
2020080419.tif 000020
【図１６】
2020080419.tif 000021
【図１７】
2020080419.tif 000022