(57)【要約】【課題】高周波通過特性が改善された光結合装置を提供する。【解決手段】光結合装置は、入力端子と、出力端子と、第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、半導体受光素子と、半導体発光素子と、樹脂層と、を有する。前記入力端子は、第１リードおよび第２リードを含む。前記出力端子は、第３リードおよび第４リードを含む。第１のＭＯＳＦＥＴは、ドレイン領域に電気的に接続される。第２のＭＯＳＦＥＴは、ドレイン領域と電気的に接続される。半導体受光素子は、受光領域と、電極パッド領域と、を有する。樹脂層は、入力端子の下面の中央部および出力端子の下面の中央部がそれぞれ露出するように、第１および第２のＭＯＳＦＥＴ、半導体受光素子、半導体発光素子、入力端子の上面および側面、および出力端子の上面および側面を封止する。第１および第２のＭＯＳＦＥＴはコモンソース接続とされる。【選択図】図１
2020088091.tif 000002
【特許請求の範囲】
【請求項１】
第１リードおよび第２リードを含む入力端子と、
第３リードおよび第４リードを含む出力端子と、
第１の電極パッド領域および前記第１リードに隣接して配置された第１の接合領域を有する第１の面を有する第１のＭＯＳＦＥＴであって、前記第３リード上に接合されることによりドレイン領域と前記第３リードとが電気的に接続された、第１のＭＯＳＦＥＴと、
第２の電極パッド領域および前記第２リードに隣接して設けられた第２の接合領域を有する第１の面を有する第２のＭＯＳＦＥＴであって、前記第４リード上に接合されることによりドレイン領域と前記第４リードとが電気的に接続された第２のＭＯＳＦＥＴと、
前記第１の接合領域および前記第２の接合領域にそれぞれ接合された半導体受光素子であって、前記第１および第２のＭＯＳＦＥＴに接合された面とは反対側の面の中央部に設けられた受光領域と、前記受光領域の外側に設けられた電極パッド領域と、を有する、半導体受光素子と、
前記入力端子に接続され、前記受光領域に向かって放出光を出射可能な半導体発光素子と、
前記第１および第２のＭＯＳＦＥＴ、前記半導体受光素子、前記半導体発光素子、前記入力端子の上面および側面、および前記出力端子の上面および側面を封止する樹脂層と、
を備えた、光結合装置。
【請求項２】
前記第１および第２のＭＯＳＦＥＴはコモンソース接続とされ、かつ２つのソース電極は前記半導体受光素子の一方の電極にそれぞれ接続され、
前記第１および第２のＭＯＳＦＥＴのゲート電極は、前記半導体受光素子の他方の電極にそれぞれ接続された、請求項１記載の光結合装置。
【請求項３】
前記受光領域と前記半導体発光素子とを接着し、かつ透光性および絶縁性を有する接着層をさらに有する請求項１または２に記載の光結合装置。
【請求項４】
前記入力端子の下面および前記出力端子の下面は、下方に向かって凸部となる段差を有する、請求項１〜３のいずれか１つに記載の光結合装置。
【請求項５】
前記入力端子の前記上面および前記出力端子の前記上面は、Ａｇを含み、
前記入力端子の前記側面および前記出力端子の前記側面は、Ｃｕ、Ｎｉ、Ｐｄのうちの少なくとも１つを含む、請求項１〜４のいずれか１つに記載の光結合装置。
【請求項６】
前記入力端子の前記上面および前記出力端子の前記上面は、酸化銀を含む請求項１〜４のいずれか１つに記載の光結合装置。
【請求項７】
第１ダイパッドと、
第２ダイパッドと、
前記第１ダイパッドの上面に設けられ、受光領域と第１の電極と第２の電極とを上面に有する半導体受光素子と、
前記受光領域上に設けられ、第１の電極と第２の電極とを上面に有し、前記受光領域に向かって放出光を出射する半導体発光素子と、
前記第２ダイパッド部の上面に設けられ、入力電極と出力電極とを有する半導体制御素子であって、前記入力電極は前記半導体受光素子に接続される、半導体制御素子と、
第１リードと第２リードとを有する入力端子であって、前記第１リードは前記半導体発光素子の前記第１の電極に接続され、前記第２リードは前記半導体発光素子の前記第２の電極に接続された、入力端子と、
第３リードと第４リードとを有する出力端子であって、前記第３リードは前記半導体制御素子の前記出力電極の一方に接続され、前記第４リードは前記半導体制御素子の前記出力電極の他方の電極に接続された、出力端子と、
前記入力端子の上面および側面、前記出力端子の上面および側面、前記第１ダイパッドの前記上面および側面、前記第２ダイパッドの前記上面および側面、前記半導体受光素子、前記半導体発光素子、および前記半導体制御素子を封止する樹脂層と、
を備えた光結合装置。
【請求項８】
前記入力端子の下面および前記出力端子の下面は、下方に向かって凸部となる段差を有する、請求項７記載の光結合装置。
【請求項９】
前記半導体制御素子は２つのＭＯＳＦＥＴを含み、２つのゲートは前記半導体受光素子の前記第１の電極に接続され、２つのソースは内部で直接に接続されかつ前記半導体受光素子の前記第２の電極に接続され、２つのドレインは前記第３リードおよび前記第４リードにそれぞれ接続された請求項７または８に記載の光結合装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光結合装置に関する。
【背景技術】
【０００２】
光結合装置（フォトカプラやフォトリレーを含む）は、発光素子を用いて入力電気信号を光信号に変換し、受光素子で受光したのち電気信号を出力することができる。このため、光結合装置は、入出力間が絶縁された状態で電気信号を伝送することができる。
【０００３】
工作機械制御や半導体テスタなどの用途では、光結合装置の高速化が益々要求される。たとえば、５ＧＨｚ以上の高周波通過特性が要求される。また、これらの用途では、システムを構成するためには、多数の光結合装置が必要となる。このような場合、回路基板へ高密度実装を行うためには、小実装面積かつ低プロファイルの表面実装型パッケージが要求される。    
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２１９８２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
小実装面積かつ低プロファイルの表面実装パッケージに搭載され、高周波通過特性が改善された光結合装置を提供する。  
【課題を解決するための手段】
【０００６】
実施形態の光結合装置は、入力端子と、出力端子と、第１のＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと、半導体受光素子と、半導体発光素子と、樹脂層と、を有する。前記入力端子は、第１リードおよび第２リードを含む。前記出力端子は、第３リードおよび第４リードを含む。前記第１のＭＯＳＦＥＴは、第１の電極パッド領域および前記第１リードに隣接して配置された第１の接合領域を有する第１の面を有する第１のＭＯＳＦＥＴであって、前記第３リード上に接合されることによりドレイン領域と前記第３リードとが電気的に接続される。前記第２のＭＯＳＦＥＴは、第２の電極パッド領域および前記第２リードに隣接して設けられた第２の接合領域を有する第１の面を有する第２のＭＯＳＦＥＴであって、前記第４リード上に接合されることによりドレイン領域と前記第４リードとが電気的に接続される。前記半導体受光素子は、前記第１の接合領域および前記第２の接合領域にそれぞれ接合された半導体受光素子であって、前記第１および第２のＭＯＳＦＥＴに接合された面とは反対側の面の中央部に設けられた受光領域と、前記受光領域の外側に設けられた電極パッド領域と、を有する。前記半導体発光素子は、前記入力端子に接続され、前記受光領域に向かって放出光を出射可能である。前記樹脂層は、前記第１および第２のＭＯＳＦＥＴ、前記半導体受光素子、前記半導体発光素子、前記入力端子の上面および側面、および前記出力端子の上面および側面を封止する。
【図面の簡単な説明】
【０００７】
【図１】図１(ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
【図２】図２（ａ）は半導体発光素子の模式側面図、図２（ｂ）はその模式平面図、図２（ｃ）は半導体受光素子の模式平面図、図２（ｄ）はＣ−Ｃ線に沿った積層構造の模式断面図、である。
【図３】第１の実施形態にかかる光結合装置の等価回路図である。
【図４】図４（ａ）は比較例にかかる光結合装置の模式平面図、図４（ｂ）はＤ−Ｄ線に沿った模式断面図、図４（ｃ）はＥ−Ｅ線に沿った模式断面図、である。
【図５】比較例にかかる光結合装置の等価回路図である。
【図６】第１の実施形態および比較例の高周波通過特性を表すグラフ図である。
【図７】図７(ａ）は第２の実施形態にかかる光結合装置の模式平面図、図７（ｂ）はＡ−Ａ線に沿った模式断面図、図７（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
【図８】図８（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図８（ｂ）はＡ−Ａ線に沿った模式断面図、図８（ｃ）は短辺側からみた模式側面図、である。
【発明を実施するための形態】
【０００８】
以下、図面を参照しつつ本発明の実施形態を説明する。
図１(ａ）は第１の実施形態にかかる光結合装置の模式平面図、図１（ｂ）はＡ−Ａ線に沿った模式断面図、図１（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
光結合装置は、入力端子５０と、出力端子５３と、第１のＭＯＳＦＥＴ３１と、第２のＭＯＳＦＥＴ３２と、半導体受光素子２０と、半導体発光素子１０と、樹脂層９０と、を有する。
【０００９】
入力端子５０は、第１リード５１および第２リード５２を含む。出力端子５３は、第３リード５４および第４リード５５を含み、それぞれが離間しており、一体のものとして構成される。また、各リードは、光結合装置の上面および４つの側面に露出せず、各々は樹脂層９０にて覆われており、下面のみが露出している。
【００１０】
図１（ａ）〜（ｃ）は、光結合装置を個別化したものを表している。リードは、鉄ニッケル合金や銅合金などからなる。半導体チップを半田材などで接合する領域表面やワイヤボンディングがされる領域表面には少なくともＡｕメッキ層やＡｇメッキ層などが形成される。
【００１１】
第１のＭＯＳＦＥＴ３１は、第１の電極パッド領域ＥＲおよび第１リード５１に隣接して配置された第１の接合領域ＭＲを有する第１の面３１ａを有する（図１（ｃ））。第１のＭＯＳＦＥＴ３１は、第３リード５４の表面に接合されることによりドレイン領域と第３リード５４とが電気的に接続される。
【００１２】
第２のＭＯＳＦＥＴ３２は、第２の電極パッド領域ＥＲおよび第２リード５２に隣接して設けられた第２の接合領域ＭＲを有する第１の面３２ａを有する（図１（ｃ））。第２のＭＯＳＦＥＴ３２は、第４リード５５の表面に接合されることによりドレイン領域と第４リード５５とが電気的に接続される。
【００１３】
ＭＯＳＦＥＴがＳｉ材料からなる場合、チップの裏面側をドレイン領域とする縦型構造とすることができる。出力端子５３を構成する第３リード５４、第４リード５５に接合されるＭＯＳＦＥＴ３１、３２の裏面は、たとえば、高濃度のコンタクト層(図示せず）とすることができる。コンタクト層上にＡｕなどを含む電極を設ければペースト材または半田材９２などで第３リード５４、第４リード５５に接合できる。または、コンタクト層（Ｓｉ）とリード表面の金電極とによりＡｕＳｉ共晶を形成してもよい。なお、ＭＯＳＦＥＴが縦型構造に限定されることはなく横型構造においても電気的接続関係は同じであり、このチップが一つのチップに統合されていてもよい。
【００１４】
半導体受光素子２０は、第１の接合領域ＭＲおよび第２の接合領域ＭＲにまたがって接着材９１などを用いて接着される。半導体受光素子２０は、第１のＭＯＳＦＥＴ３１の表面３１ａおよび第２のＭＯＳＦＥＴ３２の表面３２ａに接合された面とは反対側の面の中央部に設けられた受光領域と、受光領域の外側に設けられた電極パッド領域と、を有する。半導体受光素子２０は、たとえば、Ｓｉダイオードやフォトトランジスタなどとすることができる。
【００１５】
半導体発光素子１０は、入力端子５０に接続され、受光領域に向かって放出光（図２（ａ）、（ｄ）下方矢印で表す）を出射する。半導体発光素子１０の材料は、たとえば、ＩｎＧａＡｓ、ＧａＡｓなどとすることができる。基板１１の発光層１２の光が基板を
透過する構成の材料の組み合わせとすることが小型化には望ましい。
【００１６】
樹脂層９０は、第１および第２のＭＯＳＦＥＴ３１、３２、半導体受光素子２０、半導体発光素子１０、入力端子５０の第１リード５１の上面５１ａおよび側面５１ｂ、５１ｃ、第２リード５２の上面５２ａおよび側面５２ｂ、５２ｃ、および出力端子５３の第３リード５４の上面５４ａおよび側面５４ｂ、５４ｃを封止するが、入力端子５０の下面５１ｄ、５２ｄ、出力端子５３の下面５４ｄ、５５ｄを封止せず露出させる。また、光結合装置の下面、つまり入出力端子５１、５３の下面５１ｄ、５２ｄ、５４ｄ、５５ｄが表出している面において、各々の出力端子の下面と隣接する樹脂層９０とが、概略同一平面をなすこともできる。このようにすると、光結合装置を回路基板上に表面実装することができる。
【００１７】
光結合装置は、接着層３４をさらに有してもよい。接着層３４は、受光領域２２と半導体発光素子１０とを接着し、かつ透光性および絶縁性を有する。また、シリコーン樹脂などによるエンキャプ樹脂９５を塗布してもよい。エンキャップ樹脂９５は半導体発光素子１０の上側面と半導体受光素子２０の上面を覆い、樹脂層９０にて封止される。エンキャップ樹脂９５は半導体発光素子１０の剥がれを防止し、樹脂層９０から樹脂応力を低減し、より信頼性を高める。さらに離間した入出力端子５０、５３と樹脂層９０の間にエンキャップ樹脂９５が介在することにより線膨張係数差による樹脂層９０の間とエンキャップ樹脂９５との間の空隙やエンキャップ樹脂９５自身の塑性変形により光結合装置の外形の変形を抑制することができる。
【００１８】
のちに図３において説明するように、第１および第２のＭＯＳＦＥＴ３１、３２は、コモンソース接続とされ、かつ２つのソース電極Ｓは半導体受光素子２０の第２の電極２３、２７にそれぞれ接続される。また、第１および第２のＭＯＳＦＥＴ３１、３２のゲート電極Ｇは、半導体受光素子２０の第１の電極２６、２９にそれぞれ接続される。
【００１９】
図２（ａ）は半導体発光素子の模式側面図、図２（ｂ）はその模式平面図、図２（ｃ）は半導体受光素子の模式平面図、図２（ｄ）はＣ−Ｃ線に沿った積層構造の模式断面図、である。
図２（ａ）に表すように、透光性を有する基板１１は、第１の面１１ａと、第１の面１１ａとは反対の側の第２の面１１ｂ、とを有する。第２の面１１ｂに、発光層１２（ドット線）を含む半導体積層体１３が設けられる。半導体積層体１３は、基板１１の側とは反対の側の面に、表面から発光層１２の下方まで到達する段差部を含む。段差部は、底面１３ａを有する。
【００２０】
基板１１が、ＧａＡｓからなるものとし、活性層をＧａＡｓ系またはＩｎＧａＡｓ系などとすると、近赤外光〜赤外光を放出する。
【００２１】
段差部の底面１３ａには第１の電極１４、段差部を除く半導体積層体の１３の表面には第２の電極１５が設けられる。第２の電極１５が発光層１３の上方を覆うと、上方へ向かう放出光の多くは第２の電極１５により反射され、上方への放出光を低減できる。さらに反射率を向上させるために、合金層を含まないオーミック接着金属や、透明半導体電極と反射メタル層との積層構造を採用することもでき、上面への放出光を抑制し、外部への光漏れを最小限の樹脂厚で構成することもできる。発光層１２から下方へ向かう放出光（矢印）は、発光素子１０の第２の面１０ｂのうちの光出射領域１８から放出され、半導体受光素子２０の受光領域２２に入射する。受光領域２２が、たとえば、直列接続されたｐｎ接合領域などを含むと、光起電力を高めることができる。なお、半導体受光素子２０は、受光領域２２の外側に電極パッド領域２１を有する。
【００２２】
図２（ｃ）に表す半導体受光素子２０の受光領域２２は、たとえば、上方からみて、半導体発光素子１０の光出射領域１８内に含まれるようにすることができる。このようにすると、受光領域２２が半導体発光素子１０からはみ出すことがない。このため、受光領域２２内で光起電力の分布を平均化できるのでより好ましい。受光領域２２の外側には、電極パッド領域２１が設けられる。半導体受光素子２０は、ｐｎ接合の一方の導電形層と接続された第１の電極２６、２９と、ｐｎ接合の他方の導電形層と接続された第２の電極２３、２７と、を有する。
【００２３】
図２（ｄ）に表すように、光出射領域１８から放出され、接着層３４を透過した放出光（矢印）は、受光領域２２に入射する。接着層３４は薄いので、半導体発光素子１０からの放出光は、光出射領域１８から受光領域２２へ効率よく入射する。また、他の制御素子部への光漏れが抑制でき、その動作の安定性が向上する。半導体発光素子１０の第１および第２の電極１４、１５は、入力端子５０にそれぞれボンディングワイヤなどを用いて接続可能である。
【００２４】
図３は、第１の実施形態にかかる光結合装置の等価回路図である。
半導体受光素子２０は、制御回路２８をさらに有することができる。制御回路２８は、フォトダイオードアレイ２０ａの第１の電極２６、２９と、第２の電極２３、２７と、にそれぞれ接続されている。光信号がオンのとき、制御回路２８は、フォトダイオードアレイ２０ａの電流や電圧をＭＯＳＦＥＴ３１、３２に供給する（たとえば、端子２６，２９と、端子２３、２７との間をオープンにする）。また、光信号がオフのとき、制御回路２８は、ＭＯＳＦＥＴ３１、３２のゲートＧとソースＳとの間を短絡し蓄積された電荷を引き抜き、ＭＯＳＦＥＴ３１、３２をターンオフする（たとえば、第１の電極２６、２９と、第２の電極２３、２７との間をショートする）。
【００２５】
なお、最も簡単な制御回路２８の構成は、第１の電極２６、２９と、第２の電極２３、２７との間に抵抗を接続するものである。このような構成とすると、ソース・コモン接続されたＭＯＳＦＥＴ３１、３２のそれぞれのゲートに電圧を供給できる。
【００２６】
ＭＯＳＦＥＴ３１、３２は、たとえば、ｎチャネルエンハンスメント型とすることができる。ＭＯＳＦＥＴ３１、３２は、フォトダイオードアレイ２０ａの第２の電極２３、２７と接続される。それぞれのゲートは、第１の電極２６、２９と接続され、それぞれのドレインＤは、出力端子５３となる。
【００２７】
光信号がオンのとき、ＭＯＳＦＥＴ３１、３２はともにオンとなり出力端子５３を介して、電源や負荷を含む外部回路が接続される。他方、光信号がオフのとき、ＭＯＳＦＥＴ３１、３２はともにオフとなり、外部回路とは遮断される。ソース・コモン接続とすると、出力端子の第３リード５４と出力端子の第４リード５５との間でアナログ信号やＡＣ信号の遮断、導通などの切り替えが容易となる。    
【００２８】
なお、通常、ドレインとソースとの間には、破線で表す寄生ｐｎダイオードＤ１、Ｄ２が存在し、ＭＯＳＦＥＴ３１、３２がオンのとき、いずれかの寄生ダイオードＤ１、Ｄ２を電流経路の一部とすることができる。２つのＭＯＳＦＥＴ３１、３２をソース・コモン接続とすると、ＡＣ負荷制御をおこなうことができる。
【００２９】
光結合装置の入力端子５０は直流電流で与えられる入力信号に応じて２つのＭＯＳＦＥＴ３１、３２のＯＮ、ＯＦＦ動作を行う。ＯＮ時に出力端子の第３リード５４と出力端子の第４リード５５との間に高周波信号が伝送され、その高周波信号の透過率（電圧比）をＳパラメータ測定し、高周波透過特性が求められる。第１の実施形態では、２つのＭＯＳＦＥＴのドレインが、第３リード５４および第４リード５５に直接接続されるので高域側で高周波通過特性が低下することが抑制される。
【００３０】
図４（ａ）は比較例にかかる光結合装置の模式平面図、図４（ｂ）はＤ−Ｄ線に沿った模式断面図、図４（ｃ）はＥ−Ｅ線に沿った模式断面図、である。
比較例にかかる光結合装置は、半導体受光素子１２０、半導体発光素子１１０、および第１および第２のＭＯＳＦＥＴ１３１、１３２が、実装部材上に配置されている。実装部材は、絶縁基板１４０、絶縁基板１４０の表面に設けられた入力端子１５０、ダイパッド１６１、１６２および絶縁基板１４０の表面に設けられた出力端子１５３を有している。
【００３１】
ダイパッド１６１、１６２上には、各々第１および第２のＭＯＳＦＥＴ１３１、１３２、および半導体受光素子１２０と、半導体発光素子１１０とがこの順序に設けられる。絶縁基板１４０には、スルーホールが設けられる。スルーホール内には、ダイパッド１６１、１６２と出力端子１５３の裏面導電層を接続する埋め込み導体層１７１、１７２がそれぞれ埋め込まれる。また出力端子１５３側の絶縁基板１４０の側面には半田フィレットを形成するため、導電層が設けられる。たとえば、図４（ｂ）において、出力端子１５３の第４導電領域１５５は、絶縁基板１４０の第２の側面１４２に設けられた切り欠き部の側壁に設けられたビア導電領域１５６を介して裏面導電領域１５７に接続される。第１導電領域１５１、第２導電領域１５２、第３導電領域１５４においても同様にビア導電領域および裏面導電領域が設けられる。
【００３２】
比較例において、図４（ｂ）に表すように、ダイパッド１６１と第３導電領域１５４との間、およびダイパッド１６２と第４導電領域１５５との間、は埋め込み導体層１７１、１７２を介して接続される。絶縁基板１４０は機械的強度を保つため、たとえば、１５０μｍ以上の厚さとすることが好ましい。埋め込み導体層１７１、１７２は、円柱形状などとされる。
【００３３】
図５は、比較例にかかる光結合装置の等価回路図である。
第１のＭＯＳＦＥＴ１３１のドレインと第３導電領域１５４との間、および第２のＭＯＳＦＥＴ１３２のドレインと第４導電領域１５５との間には、それぞれインダクタが接続される事になる。これらのインダクタは高域通過阻止フィルタとして作用し、高周波通過特性を低下させる。  
【００３４】
図６は、第１の実施形態および比較例の回路シミュレーションによる高周波通過特性を表すグラフ図である。
本明細書において、光結合装置の高周波通過特性を、出力端子の第３リード５４と出力端子の第４リード５５との間または出力端子の第３導電領域１５４と出力端子の第４導電領域１５５との間の挿入損失（ｄＢ））で表すものとする。
【００３５】
図６において、縦軸は挿入損失（ｄＢ）、横軸は周波数（ＧＨｚ）、である。波線は第１の実施形態の挿入損失であり、実線は比較例の挿入損失、をそれぞれ表す。
比較例において、挿入損失が１０ｄＢとなる周波数は約１６ＧＨｚである。これに対して、第１の実施形態では、挿入損失が１０ｄＢとなる周波数は、約１９ＧＨｚと改善される。このため、高速パルスの波形歪が抑制され信号誤り率が低減される。すなわち、図６は、約１３ＧＨｚ以上において、出力端子で生じるインダクタンスが比較例の高周波通過特性を低下させることを示している。
【００３６】
第１の実施形態では、絶縁基板は用いられない。リードは金属からなるので、絶縁基板よりも機械的強度が高く、その厚さを１００〜１５０μｍなどと薄くできる。このため、インダクタンスを低減し高周波通過特性を高めることが容易である。また、比較例よりも薄型化が容易である。
【００３７】
また、比較例において、多数個取りの基材をダイシングなどにより個片化する場合、封止樹脂層と導体層との界面に隙間を生じ易い。このため密着性が低下し、機械的強度や耐湿性が低下しやすい。また、第１の実施形態ではダイシング部すなわち側面に、封止樹脂層とリード部が共存しないので界面の剥離による密着性の低下や、機械的強度や耐湿性の低下が抑制できる。
【００３８】
図７(ａ）は第２の実施形態にかかる光結合装置の模式平面図、図７（ｂ）はＡ−Ａ線に沿った模式断面図、図７（ｃ）はＢ−Ｂ線に沿った模式断面図、である。
光結合装置は、入力端子７０と、出力端子７３と、第１のＭＯＳＦＥＴ３１と、第２のＭＯＳＦＥＴ３２と、半導体受光素子２０と、半導体発光素子１０と、樹脂層９０と、を有する。
【００３９】
入力端子７０の下部面および出力端子７３の下部面は、下方に向かって凸部となる段差を有する。凸部の頂部表面は、樹脂層９０により覆われない、凸部を取り囲む側面図および底面部には樹脂層９０が覆うので各端子部と樹脂との密着性が高められ、耐湿性が改善される。入力端子７０および出力端子７３の面は光結合装置の樹脂９０の側面から表出する部分を有し（７１ｂ、７２ｂ、７１ｄ、７２ｄ、７４b、７５ｂ、７４ｄ、７５ｄ）、樹脂内部の部分より小さい。すなわち各端子のワイア接合部および各素子のマウント部を側面から表出する部分より上面から見た場合その幅を大きくすると個片化する際、切断面と内包される部分の面積比から切断面の影響が内部に影響する領域が限定され端子のワイア接合部および各素子のマウント部と樹脂部との密着性を改善できる。また、入力端子７０の表出部７１ｂ、７２ｂを側面から投影した内部領域外にＡｕボンディングワイヤとのボンディング位置を設定すると（図示せず）、樹脂層９０入力端子７０との剥離が側面で生じても、その影響が低減でき、半導体発光素子１０と接続するＡｕボンディングワイヤの長さを最短にすること等ができ、信頼性が向上する。第２の実施形態においても、出力端子７３とＭＯＳＦＥＴ３１．３２とを直接に接続するＡｕボンディングワイヤが介在しないため、インダクタンスを低くでき、またパッケージを薄くすることが可能になり、高周波通過特性とあわせて薄型化および信頼性向上が可能である。
【００４０】
なお、第１の実施形態の構造においても入力端子５０の下面および出力端子５３の下面に、下方に向かって凸部となる段差を設けてもよい（図示せず）。光結合装置側面に各端子を表出させず、裏面のみに表出させ、各端子の外周を樹脂層が囲むことあわせて。段差部がアンカーとなって樹脂層の密着性がさらに向上し、信頼性を上げることができる。
【００４１】
また、第１および第２の実施形態において、入力端子５０、７０の第１リード５１、７１の上面、第２リード５２、７２の上面および出力端子５３、７３の第３リード５４、７４の上面、第４リード５５、７５の上面は、Ａｇを含むことができる。さらに、入力端子５０、７０の第１リード５１、７１の側面、第２リード５２、７２の側面、および出力端子５３、７３の第３リード５４、７４の側面および第４リード５５、７５の側面は、Ｃｕ、Ｎｉ、Ｐｄのうちの少なくとも１つを含むことができる。このようにすると、樹脂層９０と、入力端子５０、７０および出力端子５３、７３と、の間で密着性を高めることができる。なお、高周波通過特性は、第１の実施形態と同等である。
【００４２】
さらに、第１および第２の実施形態において、Ａｇの最表面を酸化すると、樹脂層９０との密着性を高めると同時にＡｕボンディングワイヤとのボンディング強度を高めることができる。
【００４３】
第１および第２の実施形態によれば、高周波通過特性が改善された小実装面積の光結合装置が提供される。また、入力端子５０、７０および出力端子５３、７３の厚さは、比較例の絶縁基板の厚さよりも小さくできるので低プロファイルの光結合装置とすることができる。これらの光結合装置は、半導体テスターや産業用制御機器などの高速化に寄与する。  
【００４４】
図８は（ａ）は第３の実施形態にかかる光結合装置の模式平面図、図８（ｂ）は模式断面図、図８（ｃ）は模式側面図、である。
光結合装置は、半導体受光素子２２０と、半導体発光素子２３０と、半導体制御素子２７２と、入力端子２４０と、出力端子２５０と、第１ダイパッド部２２１と、第２ダイパッド部２２２と、樹脂層２６０と、を有する。第１ダイパッド部２２１は吊ピン２２１ａ、第２ダイパッド部２２２は吊ピン２２２ａをそれぞれ有する。なお、図８（ａ）は、樹脂層２６０（破線であらわす）を形成する前の平面図を表す。
【００４５】
半導体受光素子２２０は、第１ダイパッド部２２０上にペーストなどを用いて接着される。半導体受光素子２２０は、シリコンｐｎダイオードやフォトトランジスタとすることができる。また、半導体発光素子２３０は、半導体受光素子２２０の受光領域上に設けられる。
【００４６】
半導体制御素子２７２は、半導体受光素子２２０の第１の電極２２６に接続される入力電極（たとえば、２つのゲート）２９４と、半導体受光素子２２０の第２電極２２３に接続される入力電極（たとえば、共通のソース）２９５と、出力電極２９６、２９７と、を有する。また、半導体制御素子２７２は、第２ダイパッド部２２２の上にペーストなどを用いて接着される。
【００４７】
入力端子２４０は、第１リード２４１と第２リード２４２とを有する。第１リード２４１は半導体発光素子２３０の第１の電極２３５に接続される。第２リード２４２は半導体発光素子２３０の第２の電極２３４に接続される。
【００４８】
出力端子２５０は、第３リード２５１と第４リード２５２とを有する。第３リード２５１は、半導体制御素子２７２の出力電極（たとえば、一方のドレイン）２９６に接続される。第４リード２５２は、半導体制御素子２７２の出力電極（たとえば、他方のドレイン）２９７に接続される。半導体制御素子２７２は、ＭＯＳＦＥＴなどとすることができる。たとえば、ＭＯＳＦＥＴ２７２は、コモンソース接続された２つのＭＯＳＦＥＴを含むことができる。
【００４９】
入力端子２４０および出力端子２５０は、たとえば、Ｃｕ箔、およびその上に積層されたＮｉ、Ｐｄ、Ａｕなどのメッキ層などからなるものすることができる。２２１ａ、２２２ａは吊りピンであり、各離間したフレームから樹脂層側面に一部分が表出し、表出している部分は周囲を樹脂層に囲まれている。周囲を囲まれることにより、線膨張係数の大きい樹脂層によりフレームを締めるように密着させられる。
【００５０】
樹脂層２６０は、入力端子２４０の上面と側面と、出力端子２５０の上面と側面と、第１ダイパッド部２２１の上面と側面と、第２ダイパッド部２２２の上面と側面と、、半導体受光素子２０と、半導体発光素子３０と、を封止する。樹脂層２６０は、エポキシ樹脂などとすることができる。なお、入力端子２４０および出力端子２５０の側面のうちの一部は、図８（ｃ）に表すように、樹脂層２６０から露出してもよい。
【００５１】
第３の実施形態によれば、半導体制御素子２７２の高さは、半導体受光素子２２０と半導体発光素子２３０の積層の高さとほぼ同等にできる。このため、比較例よりも低プロファイルかつ小実装面積の光結合装置が提供される。また、ドレインと出力電極２５０との間を最短距離で接続できるので高周波通過特性を高めることができる。
【００５２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５３】
１０、２３０  半導体発光素子、１４、２３５  第１の電極、１５、２３４  第２の電極、２０、２２０  半導体受光素子、２１  電極パッド領域、２２  受光領域、３１  第１のＭＯＳＦＥＴ、  ３２  第２のＭＯＳＦＥＴ、３４  接着層、５０、７０、２４０  入力端子、５３、７３、２５０  出力端子、５１、７１  第１リード、５２、７２  第２リード、５４、７４  第３リード、５５、７５  第４リード、９０、２６０  樹脂層、２２１  第１ダイパッド、２２２  第２ダイパッド、２４１  第１リード、２４２  第２リード、２５１  第３リード、２５２  第４リード、２７２  半導体制御素子、ＥＲ  電極パッド領域、ＭＲ  接合領域
【図１】
2020088091.tif 000003
【図２】
2020088091.tif 000004
【図３】
2020088091.tif 000005
【図４】
2020088091.tif 000006
【図５】
2020088091.tif 000007
【図６】
2020088091.tif 000008
【図７】
2020088091.tif 000009
【図８】
2020088091.tif 000010