(57)【要約】【課題】  複数のチップの接合時の位置ずれ（アライメントずれ）を抑制し、信頼性の高い半導体装置およびその製造方法を提供することができる。【解決手段】  第１電極を含み、凸部が設けられた第１チップと、凹部が設けられた第２チップと、を、前記凹部の内壁で囲まれる領域に前記凸部が位置するように接着剤を介して接合する工程と、前記第２チップの前記凹部が配されている側の面とは反対側の面から、前記第１電極が露出するように前記第２チップに貫通孔を形成する工程と、前記貫通孔に前記第１電極と電気的に接続された第２電極を形成する工程と、を順に備える。【選択図】  図１
2020088292.tif 000002
【特許請求の範囲】
【請求項１】
第１電極を含み、凹部又は凸部の一方が設けられた第１チップと、凹部又は凸部の他方が設けられた第２チップと、を、前記凹部の内壁で囲まれる領域に前記凸部が位置するように接着剤を介して接合する工程と、
前記第２チップの前記凹部又は凸部が配されている側の面とは反対側の面から、前記第１電極が露出するように前記第２チップに貫通孔を形成する工程と、
前記貫通孔に前記第１電極と電気的に接続された第２電極を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１チップには、前記凹部が設けられており、
前記凹部は、前記内壁、および底面で構成されており、
前記第１電極は前記凹部の底面に露出しており、
前記貫通孔を形成する工程において、平面視において、前記第１電極および前記凸部に重なる領域に前記貫通孔を形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１チップは絶縁層を備え、
前記凹部は、前記第１電極と前記絶縁層とにより構成されていることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２電極を形成する工程において、前記第１電極から前記第２チップの前記凹部又は凸部の他方が設けられた側とは反対側の面まで連続的に前記第２電極を形成することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第２チップは、シリコン基板を含み、
前記凹部又は凸部は前記シリコン基板に形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記第２チップは、シリコン基板と絶縁体を含み、
前記凹部又は凸部は前記シリコン基板および前記絶縁体により形成されていることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記凸部の高さは前記凹部の高さよりも高いことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記第１チップは、読み出し回路を含むことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記接着剤は熱硬化性樹脂であり、前記接合する工程において、前記接着剤を加熱して接合することを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記接合する工程の前に、前記第２チップの一部を除去して前記第２チップの厚みを１００μｍ以下にする工程を含むことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置の製造方法。
【請求項１１】
前記接合する工程において、平面視で前記凸部に重なる領域の前記接着剤の厚みが、平面視で前記凸部に重ならない領域の接着剤の厚みよりも小さくなるように接合することを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記第２チップは、シリコン基板、電磁波を検出する検出部を含み、
前記シリコン基板は、前記検出部および前記第１チップの間に配され、
前記第２電極を形成する工程において、前記第１電極から前記検出部まで連続する前記第２電極を形成することを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
第１電極を含み、凹部又は凸部の一方が設けられた第１チップと、
凹部又は凸部の他方が設けられ、前記凹部の内壁で囲まれる領域に前記凸部が位置するように配された第２チップと、
前記第１チップと前記第２チップとの間に配された接着剤と、
平面視において、前記第１電極に重なる領域に形成され、前記第２チップを貫通する貫通孔と、
前記貫通孔に形成され、前記第１電極と電気的に接続された第２電極と、を備える半導体装置。
【請求項１４】
前記第１チップには、前記凹部が設けられており、
前記凹部は、前記内壁、および底面で構成されており、
前記第１電極は、前記凹部の底面に露出しており、
前記貫通孔は、平面視において、前記第１電極および前記凸部に重なる領域に配されていることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
前記第１チップは絶縁層を含み、
前記凹部は、前記第１電極および前記絶縁層により構成されていることを特徴とする請求項１４に記載の半導体装置。
【請求項１６】
前記第２電極は、前記第１電極から第２チップの前記凹部又は凸部が配された側とは反対側の面まで連続して形成されていることを特徴とする請求項１３乃至１５のいずれか１項に記載の半導体装置。
【請求項１７】
前記凸部の高さは、前記凹部の高さよりも高いことを特徴とする請求項１３乃至１６のいずれか１項に記載の半導体装置。
【請求項１８】
平面視で前記凸部に重なる領域の前記接着剤の厚みは、前記凸部に重ならない領域の前記接着剤の厚みよりも小さいことを特徴とする請求項１３乃至１７のいずれか１項に記載の半導体装置。
【請求項１９】
前記第２チップは、シリコン基板、電磁波を検出する検出部を備え、
前記シリコン基板は、前記検出部および前記第１チップの間に配され、
前記第２電極は、前記第１電極から前記検出部まで連続して形成されていることを特徴とする請求項１３乃至１８のいずれか１項に記載の半導体装置。
【請求項２０】
前記第２チップは、前記第２電極で構成されるアンテナで受信したテラヘルツ波に基づいた電気信号を外部に出力する出力回路をさらに有することを特徴とする請求項１９に記載の半導体装置。
【請求項２１】
請求項２０に記載の半導体装置と、
前記電気信号に基づいて画像を形成する画像処理部と、を有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法および半導体装置に関する。
【背景技術】
【０００２】
近年、複数の基板を積層して接合する半導体装置が注目されている。このような半導体装置は、接合時の位置ずれを抑制することが必要である。例えば、特許文献１には、凸状電極を有する半導体基板と、凹状電極を有する回路基板と、を備える半導体装置が開示されている。特許文献１には、凹状電極に凸状電極を挿入して半導体基板と回路基板とを接合することにより、位置ずれを抑制することができることが開示されている。また、特許文献１には、導電性フィラー入りの樹脂を用いて、凸状電極と、凸状電極が挿入された凹状電極とを接合し、両者を導通させることが開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−３４７５１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、凸状電極を有する半導体基板を押圧して接合する際に、導電性フィラー入りの樹脂が周りに広がり、予期せぬ場所で導通してリーク電流が発生する可能性がある。リーク電流が発生すると半導体装置として機能しなくなる可能性があり、半導体装置の信頼性が低下する。
【課題を解決するための手段】
【０００５】
本発明の一形態に係る半導体装置の製造方法は、第１電極を含み、凹部又は凸部の一方が設けられた第１チップと、凹部又は凸部の他方が設けられた第２チップと、を、前記凹部の内壁で囲まれる領域に前記凸部が位置するように接着剤を介して接合する工程と、前記第２チップの前記凹部又は凸部が配されている側の面とは反対側の面から、前記第１電極が露出するように前記第２チップに貫通孔を形成する工程と、前記貫通孔に前記第１電極と電気的に接続された第２電極を形成する工程と、を備える。
【０００６】
本発明の一形態に係る半導体装置は、第１電極を含み、凹部又は凸部の一方が設けられた第１チップと、凹部又は凸部の他方が設けられ、前記凹部の内壁で囲まれる領域に前記凸部が位置するように配された第２チップと、前記第１チップと前記第２チップとの間に配された接着剤と、平面視において、前記第１電極に重なる領域に形成され、前記第２チップを貫通する貫通孔と、前記貫通孔に形成され、前記第１電極と電気的に接続された第２電極と、を備える。
【発明の効果】
【０００７】
本発明によれば、複数のチップの接合時の位置ずれ（アライメントずれ）を抑制し、信頼性の高い半導体装置の製造方法および半導体装置を提供することができる。
【図面の簡単な説明】
【０００８】
【図１】実施形態１による半導体装置の概略図
【図２】図１で示した半導体装置の製造方法の一例の模式図
【図３】実施形態１に係る半導体装置の変形例
【図４】実施形態１の半導体装置の変形例を示した概略図
【図５】実施形態１の半導体装置の変形例を示した概略図
【図６】実施例によるテラヘルツ波センサの模式図
【図７】実施例によるテラヘルツ波センサの製造方法を示した図
【図８】図７で示した製造方法において、嵌合構造付近を拡大して示した図
【図９】嵌合構造で接合アライメントずれが抑制された状態を示した図
【発明を実施するための形態】
【０００９】
本発明を実施するための形態を、以下で図面を参照しながら説明する。ただし、以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするために誇張している場合がある。
【００１０】
＜実施形態１＞
図１（ａ）は実施形態１に係る半導体装置の一部を簡略的に示した斜視図であり、図１（ｂ）は図１（ａ）のＡ−Ａ’における断面図である。
【００１１】
図１（ａ）および図１（ｂ）に示すように、本実施形態では、第１チップ１０の第２チップ１１側の面に凹部２０が設けられており、第２チップ１１の第１チップ１０側の面に凸部１５が設けられている。第１チップ１０と第２チップ１１とは、凹部２０の内壁２０ｂで囲まれる領域に凸部１５が位置するように、接着剤１２を介して接合されている。第２チップ１１には、平面視において、電極１３（第１電極）に重なる領域に貫通孔が形成されている。そして、電極１３と電気的に接続される電極１７（第２電極）が、貫通孔に形成されている。
【００１２】
本実施形態によれば、複数のチップを接合する際のアライメントずれを抑制しながら、信頼性の高い半導体装置を得ることができる。以下で詳細を説明する。
【００１３】
特許文献１においては、接合時のアライメントずれ及び凸状電極と凹状電極との導通のために、凹状電極に凸状電極を挿入し、導電性フィラー入りの樹脂で凸状電極と凹状電極とを接合している。言い換えると、凹状電極及び凸状電極によりアライメント精度を確保しながら、導電性フィラー入りの樹脂により接合強度及び導通状態を確保している。しかしながら、特許文献１では、凸状電極と凹状電極とを接合する際に、凹部と凸部の間に配された樹脂が隣り合う凸状電極及び凹状電極まで広がり、予期せぬ場所で導通してリーク電流が発生する可能性がある。特に、導電性フィラー入りの樹脂を介する場合は、凸状電極と凹状電極とが直接接する場合に比べて導電性が低下しやすい。したがって、両チップを接合する際に、凸部と凹部との距離をできるだけ近づけるように押圧するため、導電性フィラー入りの樹脂が広がる可能性が高くなり、リークしやすくなる。
【００１４】
これに対して、本実施形態では、接合後に第１電極１３が露出するように貫通孔を形成し、その後貫通孔に第１電極１３と電気的に接続された第２電極１７を形成することにより導通性を確保している。つまり、導電性フィラー入りの接着剤や凸状電極で導通するのではなく、貫通孔に形成された電極で導通している。これにより、隣り合う電極とのリーク電流を抑えることができる。また、凸部と凹部が噛み合う嵌合構造となっているため、接合アライメントずれが生じても、凸部は凹部の内壁に囲まれる領域の範囲内で留まる。このため、接合アライメントずれが凹部の幅以上に大きくなることはない。以上のことから、本実施形態によれば、複数のチップの接合時のアライメントずれを抑制し、信頼性の高い半導体装置を製造することができる。
【００１５】
以下では、実施形態１に係る半導体装置の各部材について詳細を説明する。
【００１６】
第１チップ１０は、基板６０と電極１３とを備える。基板６０は、例えばシリコン基板により構成される。また、第１チップ１０は、図６（ｃ）に示すように、電極１３と基板６０との間に配線層６７を備えて構成されていてもよい。配線層６７は、配線６５と、層間絶縁膜６６とを含む。
【００１７】
第１チップ１０には、前述の通り、凹部２０が設けられている。凹部２０は、第１チップ１０の第２チップ１１側の面（上面２０ａ）と、底面２０ｃと、底面２０ｃおよび第１チップ１０の上面２０ａとをつなぐ内壁２０ｂとにより構成されている。図１（ｂ）では、凹部２０は電極１３および絶縁層１４により構成されている。具体的には、絶縁層１４が凹部２０の上面２０ａおよび内壁２０ｂを構成し、電極１３が凹部の底面２０ｃを構成している。図１（ｂ）に示すように、凹部２０の底面２０ｃの全体を電極１３で構成することにより、凹部２０の内壁２０ｂの内側で凸部１５が動いた場合であっても、確実に平面視で凸部１５に重なる領域に電極１３が配されることになる。
【００１８】
第２チップ１１には、第１チップ１０側に凸部１５が設けられている。凸部１５は、凹部２０と噛み合った嵌合構造となっている。凸部１５の形状は、例えば、四角柱、円柱、円錐台とすることができる。
【００１９】
本実施形態では、第２チップ１１は基板６１により構成されており、凸部１５も基板６１により構成されている。具体的には、基板６１は、シリコン基板を含み、凸部１５もシリコン基板により構成されている。凸部１５を別の部材で構成する場合は、後述する貫通孔を形成する工程においてシリコン基板と別の部材とでエッチング条件を変える必要がある。これに対して、シリコン基板により凸部を構成することで、貫通孔を形成する工程において、エッチング条件を変えずに貫通孔を形成することができる。凸部１５は、例えば、基板６１をエッチングして形成することができる。
【００２０】
図１（ｂ）に示すように、凸部１５及び凹部２０は、１対１の関係で形成されることが好ましい。何故ならば、互いに嵌合しない凸部１５及び凹部２０の存在はウェハー領域の有効活用という観点から好ましくないからである。しかしながらレイアウト上問題がないのであれば、凹部２０の数よりも凸部１５の数が少なくてもよい。なお、この場合であっても、第１チップ１０と第２チップ１１との接合時の位置ずれ抑制の効果を得ることができる。
【００２１】
第２チップ１１は、第２チップ１１の第１チップ１０とは反対側の面に設けられたデバイス構造を備えていてもよい。デバイス構造とは、例えば、電磁波を検出可能なフォトダイオードを含む検出部である。
【００２２】
第１チップ１０と第２チップ１１とは積層されている。第２チップ１１がデバイス構造を備える場合は、後述する電極１７により第２チップ検出部と電極１３とが電気的に接続されている。
【００２３】
前述の通り、第２チップ１１には、貫通孔が設けられている。そして、貫通孔の側面には電極１７が形成されている。第２チップ１１の第１チップ１０とは反対側の面にデバイス構造が設けられている場合は、電極１７は電極１３からデバイス構造が配された側の面まで連続的に形成されることが好ましい。基板６１としてシリコン基板を用い、シリコン基板に貫通孔が形成されている場合は、シリコン基板と電極１７との間には絶縁層１８が配される。
【００２４】
第１チップ１０と第２チップ１１との間には接着剤１２が配されている。接着剤１２としては、接合温度を抑えるため、２５０℃以下で硬化する接着剤１２を用いることが好ましく、２００℃以下で硬化する接着剤１２を用いることがさらに好ましい。これにより、加熱時の耐熱性を考慮する必要性が低くなるため、第１チップ１０、第２チップ１１に使用できる部材の選択肢を増やすことができる。接着剤１２としては、例えば、熱硬化性樹脂を用いる。接着剤１２は、凹部２０の上面２０ａにも設けられていることが好ましい。これにより、基板６１の厚みを確保できていない場合でも応力による基板６１の反りを防ぎやすくなるため、基板６１の破損を防ぐことができる。
【００２５】
次に、図２の各図を参照しながら、図１（ａ）および図１（ｂ）に示す半導体装置の製造方法の一例を説明する。
【００２６】
まず図２（ａ）に示すように、電極１３を含み、凹部２０が設けられた第１チップ１０と、凸部１５が設けられた第２チップ１１を準備する。凸部１５は、上述のとおり、例えば、第２チップ１１をエッチングすることにより形成可能である。この工程では、凸部１５の高さ２２が凹部２０の高さ２３よりも高い第１チップ１０および第２チップ１１を準備することが好ましい。次に、第２チップ１１の凸部１５が設けられている側の面にスピンコートなどで接着剤１２を塗布する。図２（ａ）では、第２チップ１１に接着剤１２を塗布しているが、第１チップ１０の凹部２０が設けられている側の面に接着剤１２を塗布してもよい。また、第１チップ１０と第２チップ１１との双方に接着剤１２を塗布してもよい。
【００２７】
次に、図２（ｂ）に示すように、第１チップ１０の凸部１５が設けられている側の面と第２チップ１１の凹部２０が設けられている側の面とが向かい合うように第１チップ１０と第２チップ１１とを接合する。
【００２８】
接合に際しては、両チップに予め設けておいたアライメントマークを用いて位置合わせを行い、第１チップ１０の凹部２０に第２チップ１１の凸部１５が噛み合うようにしている。つまり、図２（ｂ）に示すように、凹部２０の内壁２０ｂで囲まれる領域に凸部１５が位置するように接着剤１２を介して第１チップ１０と第２チップ１１とを接合する。
【００２９】
接着剤１２として熱硬化性樹脂を用いる場合は、両チップを位置合わせした後に、チップに荷重を加えながら一定時間以上接着剤１２を加熱することで、接着剤１２を硬化させて接合を完了させることができる。接着剤１２が硬化するまでは第１チップ１０と第２チップ１１の間に液状の接着剤１２が存在する。したがって、両チップ間の滑り抵抗が小さく、接合アライメントずれが生じやすい状態となっている。本実施形態では、前述の通り、第１チップ１０の凹部２０に第２チップ１１の凸部１５が噛み合う嵌合構造としているため、接合アライメントずれが凹部の幅以上に大きくなることはない。換言すれば、接合アライメントずれを凹部２０の幅の範囲内に抑制できる。
【００３０】
次に、図２（ｃ）に示すように、第２チップ１１の第１チップ１０側とは反対側の面から貫通孔２１を形成する。貫通孔２１は例えばエッチングで形成することが可能である。貫通孔２１は、平面視で電極１３に重なる領域に形成し、電極１３が露出するように第２チップ１１の一部を除去する。
【００３１】
本実施形態では、平面視で凸部１５に重なる領域に貫通孔２１を形成している。前述の通り、本実施形態では、凸部１５の高さ２２を凹部２０の高さ２３よりも大きくしている。この場合は、両チップの接合時に、平面視において凸部１５に重なる領域に配された接着剤１２が凸部１５の周囲に押し出されやすい。このため、平面視で凸部１５に重なる領域の接着剤１２をなくす又は接着剤１２の厚みを非常に小さくすることができる。したがって、貫通孔２１をドライエッチングで形成する際に、接着剤１２の厚みの小さい領域でエッチングを行うことができ、接着剤１２の厚みが全体的に同じ厚みで形成されている場合に比べて接着剤１２のエッチング時間を短縮することができる。なお、接着剤１２の厚みを小さくすることにより第１チップ１０と第２チップ１１との接合強度の低下が懸念されるが、本実施形態では平面視で凸部１５に重なる領域以外の領域では接着剤１２の厚みが確保される。したがって、平面視で凸部１５に重なる領域以外で接合強度を維持することができる。
【００３２】
次に、図２（ｄ）に示すように、電極１３と電気的に接続された電極１７（貫通電極）を貫通孔２１の側面に形成する。本実施形態では電極１７と第２チップ１１に含まれるシリコン基板の絶縁性を確保するために、電極１７を設ける前に絶縁層１８を設けている。絶縁層１８は例えばプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）により形成された酸化物である。また、電極１７は例えばスパッタリングやメッキなどで形成された金属である。図２（ｄ）では、電極１７は、貫通孔２１に沿って貫通孔２１の側面に形成されている。これに限らず、貫通孔２１を充填する電極１７が形成されていてもよい。
【００３３】
本実施形態に従えば、接合アライメントずれが凹部２０の内壁２０ｂで囲まれる領域に制限されるため、電極１７と電極１３とが非導通となることを低減することができ、接合したチップ間の電気的な接続を確実に取ることができる。さらに、接着剤１２として樹脂を用いることによりデバイスの熱による破損を低減することができる。また、平面視で凸部１５に重なる領域の接着剤の厚みが小さくなったとしても、平面視で凸部１５に重ならない領域、すなわち、平面視で凸部１５の周囲の領域の接着剤の厚みを確保することができる。したがって、応力による基板６１の反りが生じにくく、信頼性を確保した半導体装置とすることができる。
【００３４】
＜変形例＞
上述の実施形態の変形例を以下に示す。以下の変形例の場合でも、上述の実施形態と同様に、接合アライメントずれ抑制の効果を得ることができる。
【００３５】
図１（ｂ）では凸部１５が第２チップ１１のシリコン基板のみで構成されているが、図３に示すようにシリコン基板により構成された凸部１５に絶縁層４０が設けられており、絶縁層４０とシリコン基板とにより凸部１５が構成されていてもよい。第１チップ１０と第２チップ１１との間に絶縁層４０が設けられることにより、第１チップ１０と第２チップ１１との短絡を防止することができる。例えば、両チップを接合する際に凸部１５と凹部２０の底面２０ｃとの間において接着剤にボイドが入ることがある。電極１７を形成する際に、ボイドに電極１７が入りこんで形成されると、凸部１５が配された基板と凹部２０が配された基板とが短絡する。これに対して、図３に示すように凸部１５に絶縁層４０が配されていることにより、両基板の短絡を防ぐことができ、信頼性を向上させることができる。
【００３６】
また、図４に示すように、シリコン基板の一面を平坦面とし、平坦面に絶縁体３０を接合することにより、凸部１５を構成してもよい。図４では、基板６１の第１チップ側の面が平坦面であり、平坦面に絶縁層３０が設けられている。そして、基板６１と絶縁層３０とにより凸部１５が構成されている。
【００３７】
図３や図４に示すように凸部１５と電極１３との間に絶縁層１４や絶縁体３０が配されている場合は、貫通孔を形成する工程において、電極１３が露出するまで絶縁層１４や絶縁体３０を除去する。
【００３８】
他の例として、図５に示すように、第１チップ１０に凸部１５が設けられており、第２チップ１１に凹部２０が設けられていてもよい。凸部１５又は凹部２０の一方が第１チップ１０に設けられ、凸部１５又は凹部２０の他方が第２チップ１１に設けられていれば、両チップの接合時のアライメントずれ低減の効果を得ることができる。第１チップに凸部１５が設けられる場合には、第１チップ１０は、凸部１５、絶縁層５４、および凸部１５に形成された電極１３を備える。そして、凸部１５と第２チップ１１に設けられた凹部２０とが嵌合する構造となっている。但し、この場合は、接合アライメントずれによって凸部１５の位置が第２チップ１１に設けられた凹部２０の範囲内でずれた場合に、凸部１５および電極１３と凹部との大きさによっては、電極１７が電極１３からずれて形成される可能性がある。したがって、図１（ｂ）に示すように、貫通孔が形成される第２チップ１１に凸部１５が形成され、第１チップ１０に凹部が形成されることが好ましい。なお、第１チップ１０に凸部１５を形成する場合は、凹部２０を狭くしておくことにより接合アライメントずれを小さくし、電極１７がずれて形成されることを低減することが好ましい。
【００３９】
＜実施例＞
本実施例は、図３に示すように基板６１と絶縁層４０とにより凸部１５を構成し、第１チップと第２チップとが積層された半導体装置を製造した例である。具体的には、本実施例における半導体装置は、図６（ａ）に示す、テラヘルツ波を検出する検出器である。図６（ａ）〜図６（ｃ）を参照しながら、実施例に係る半導体装置について説明する。
【００４０】
半導体装置は、図６（ａ）〜図６（ｃ）に示すように、基板（本実施例では、読み出し回路基板）６０及び配線層６７を含む第１チップ１０と、基板（本実施例では、受信アンテナ基板）６１を含む第２チップ１１と、を含む。具体的には、厚み７２５μｍの読み出し回路基板６０に厚み６０μｍの受信アンテナ基板６１が積層されている。受信アンテナ基板６１の読み出し回路基板６０側の面とは反対側の面にはテラヘルツ波６３を検出するアンテナ６４が配されている。また、読み出し回路基板６０は、読み出し回路であるＣＭＯＳトランジスタを含む。受信アンテナ基板６１の厚みはテラヘルツ波の検出効率を考慮して６０μｍとしたが、適宜設計変更できる。
【００４１】
図６（ｂ）は、読み出し回路基板６０のアンテナ６４が形成された側の面（以下「受光面６２」という）の一部分を拡大して示した図であり、図６（ｃ）は、Ｂ−Ｂ’の断面図である。図６（ｂ）および図６（ｃ）に示すように、ショットキーバリア型ダイオード１９を用いたループ型のアンテナ６４が２次元アレイ状に配置されている。１画素は１つのアンテナ６４と、アノード側の電極１７とカソード側の電極１７と、により構成されている。本実施例では、１画素の領域を５００μｍ四方として、直径１４０μｍのループ型のアンテナ６４を用いた。
【００４２】
アンテナ６４とアノード側の電極１７およびカソード側の電極１７とを通じて、読み出し回路基板６０の電極１３及び配線層６７に含まれる配線６５とが電気的に接続されている。
【００４３】
本実施例に係るテラヘルツ波センサの製造方法について、図７の各図を参照しながら説明する。図８は、図７の各図に破線枠の内部を拡大した図である。図８（ａ）および図８（ｂ）は図７（ｃ）の破線枠の内部に対応する。図８（ｃ）は図７（ｄ）の破線枠の内部に対応する。図８（ｄ）は図７（ｅ）の破線枠の内部に対応し、図８（ｅ）は図７（ｆ）の破線枠の内部に対応する。
【００４４】
図７（ａ）に示す受信アンテナ基板６１として、Φ２００ｍｍで厚みが７２５μｍのシリコン基板を用いている。受信アンテナ基板６１には、２次元状に配されたショットキーダイオード１９と、パターニングや後述の読み出し回路基板６０との接合時に用いるアライメントマーク７２が少なくとも配置されている。受信アンテナ基板６１の受光面（素子面７１）に、ショットキーダイオード１９およびアライメントマーク７２が配されている。
【００４５】
次に、図７（ｂ）に示すように、仮固定用接着剤７３を用いて受信アンテナ基板６１の受光面と支持基板７４とを貼り合わせる。支持基板７４としては、Φ２００ｍｍで厚みが５００μｍのサポートガラスを用いた。また、仮固定用接着剤７３は３Ｍ社のＬＣ−５３２０を用いた。
【００４６】
まず、支持基板７４に剥離層を塗布した。本実施例では、剥離層として３Ｍ社のＬＴＨＣ（Ｌｉｇｈｔ−ｔｏ−Ｈｅａｔ  Ｃｏｎｖｅｒｔｉｏｎ）を用いた。これにより、後述する工程において、レーザ照射により支持基板７４を剥離することが可能となる。次に、支持基板７４に仮固定用接着剤７３をスピンコートで塗布した。
【００４７】
次に図７（ｃ）に示すように、受信アンテナ基板６１の受光面の反対側の面（読み出し回路基板６０を接合する側の面）を研削した。本工程では、第２チップ１１の厚みを１００μｍ以下にすることが好ましい。これにより、貫通孔を形成する時間を短縮することができるためである。具体的に本実施例では、受信アンテナ基板６１の読み出し回路基板６０を接合する側の面をバックグラインド装置で研削して受信アンテナ基板６１の厚みを６０μｍにした。
【００４８】
次に、受信アンテナ基板６１の研削面（読み出し回路基板６０を接合する側の面）に複数の凸部１５を形成した。図８（ａ）は１つの凸部１５およびその近傍を拡大した図である。凸部１５を形成する工程においては、貫通孔を形成する位置に合わせて凸部１５を形成する必要がある。本実施例では、アライメントマーク７２を利用して両面マスクアライナーを用いてレジストパターンを形成し、受信アンテナ基板６１自体をドライエッチングすることによりΦ６０μｍ、高さ１μｍの円柱の凸部１５を形成した。
【００４９】
次に、図８（ｂ）に示すように、受信アンテナ基板６１の凸部１５が設けられた側の面に絶縁層４０としてのＳｉＯ２をプラズマＣＶＤ法により１００ｎｍの厚みで成膜した。
【００５０】
次に、図７（ｄ）に示すように、受信アンテナ基板６１の凸部１５が設けられた側の面に接着剤１２としてＢＣＢ（Ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ）を形成した。ＢＣＢとしては、ダウケミカル社ＣＹＣＬＯＴＥＮＥ  ３０２２−３５を１．３μｍの厚みになるようにスピンコートで塗布した。
【００５１】
次に、受信アンテナ基板６１と読み出し回路基板６０とを接着剤１２を介して接合した。まず、１４０℃のホットプレートで３分間ベークし、その後、受信アンテナ基板６１と読み出し回路基板６０と接合した。読み出し回路基板６０として、Φ２００ｍｍで厚みが７２５μｍのシリコン基板を用いた。
【００５２】
ここで、読み出し回路基板６０としてのシリコン基板の一面には、読み出し回路基板に含まれるＣＭＯＳトランジスタと導通させる配線６５と、層間絶縁膜６６と、を含む配線層６７が接合されている。読み出し回路基板６０としてのシリコン基板には、受信アンテナ基板６１との接合時に用いるアライメントマーク７９が配されている。また、読み出し回路基板６０は、受信アンテナ基板６１に配置されたショットキーダイオード１９からの信号を画素毎に読み出せるような回路基板となっており、２次元状に配されたショットキーダイオード１９に対応するように５００μｍ周期で画素回路が形成されている。
【００５３】
図８（ｃ）は読み出し回路基板６０に配された１つの凹部およびその近傍を拡大した図である。凹部２０は凸部１５と嵌合構造を形成するため、図８（ｃ）に示すように、絶縁層１４と電極１３とにより凹部２０が構成されており、電極１３の一部が凹部２０の底面２０ｃに露出している。凹部２０はΦ１２０μｍ、深さ０．９μｍの円柱状とした。
【００５４】
次に、図７（ｄ）に示すように、受信アンテナ基板６１のアライメントマーク７２と、読み出し回路基板６０のアライメントマーク７９とを利用して接合アライメントをとる。その後、受信アンテナ基板６１と読み出し回路基板６０とをウエハボンダ（ＥＶＧ５２０ＩＳ）を使用して接合した。具体的には、３ｋＮの荷重を加えた状態で、２００℃の状態を２時間保持し、接着剤１２であるＢＣＢを硬化させて接合した。接合アライメントをとることにより、受信アンテナ基板６１の凸部１５と、読み出し回路基板６０の凹部２０が嵌合構造を形成した図８（ｄ）に示す状態で接合することができる。
【００５５】
なお、接着剤１２が硬化するまでに受信アンテナ基板６１と読み出し回路基板６０が互いに滑ることで、接合アライメントずれが生じる場合がある。幾つかの試料で接合を行った結果、本実施例では嵌合構造を有しているため、接合アライメントずれは凹部２０の範囲内に抑えられ、凸部１５が凹部２０の側壁よりも外側にずれることがないことを確認した。接合アライメントずれが生じても、図９に示すように、凸部１５が凹部２０の側壁で止まるため嵌合構造による効果を得ることが確認できた。
【００５６】
次に図７（ｅ）に示すように、支持基板７４を受信アンテナ基板６１から剥離した。具体的には、支持基板７４の受信アンテナ基板６１が貼り合わされた面とは反対側の面からレーザを照射して前述のＬＴＨＣを加熱することにより、仮固定用接着剤７３から支持基板７４を剥離した。そして、受信アンテナ基板６１に残った仮固定用接着剤７３をピールテープや溶媒を用いて除去した。
【００５７】
次に図７（ｆ）に示すように、受信アンテナ基板６１の素子面７１から、電極１３が露出するまで貫通孔を形成した。具体的には、受信アンテナ基板６１および凸部１５と読み出し回路基板６０との間に配された絶縁層４０、および、接着剤１２をドライエッチングにより除去した。これにより、受信アンテナ基板６１から電極１３を露出させた。
【００５８】
次に、電極１３からショットキーダイオード１９の電極まで連続的に電極１７を形成した。電極１７は、ショットキーダイオード１９と、読み出し回路基板６０と受信アンテナ基板６１との間に配された配線層６７に含まれる配線６５とを電気的に接続する。電極１７の一部によりアンテナ６４は構成される。図８（ｅ）に示すように、電極１７は、平面視で凸部１５に重なる領域において、電極１７と電極１３とは接続されている。
【００５９】
電極１７の形成は、まず受信アンテナ基板６１、および凸部１５と受信アンテナ基板６１との間に位置する絶縁層４０および接着剤１２をドライエッチングにより除去する。そして、読み出し回路基板６０から電極１３が露出するまで受信アンテナ基板に貫通孔を形成する。次に電極１７と受信アンテナ基板との絶縁性を確保するために、貫通孔の側面に絶縁層１８の材料をプラズマＣＶＤで成膜した。絶縁層１８の材料として具体的には、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）を用いた。そして、メッキ法によりＣｕからなる電極１７を形成した。
【００６０】
次に、図７（ｇ）に示すように、受信アンテナ基板６１と読み出し回路基板６０とが接合されたチップをダイシングにより切り出すことで、図６（ａ）に示したテラヘルツ波センサを得られた。
【００６１】
＜実施形態２＞
実施例に記載の半導体装置は、例えば、画像形成装置（撮影装置；カメラ）に好適に適用することができる。具体的には、まず、画像形成装置の外部の発振器により、撮影する対象物に対してテラヘルツ波が照射される。次に、画像形成装置は、当該対象物に反射することで入射されるテラヘルツ波を受信する。そして、画像形成装置における出力回路から出力端子を介して出力される電気信号を画像処理部が取得して、当該画像処理部が電気信号に基づいて画像を形成する。ここで、当該電気信号は、上述の実施形態および実施例に係る受信器が受信（検出）したテラヘルツ波に基づいたものであるため、ノイズが少なく、感度の高い情報を有している。従って、画像形成装置は、ノイズが少なく、感度の高い画像を形成（撮影）することができる。
【００６２】
以上、本発明の実施形態と実施例について説明したが、本発明はこれらの実施形態と実施例に限定されず、その要旨の範囲内で種々の変形および変更が可能である。
【００６３】
なお、上述の例ではテラヘルツ波センサを例に挙げて説明したが、本発明はこれに限定されるものではない。例えば赤外線センサなどテラヘルツ波以外の電磁波センサにも適用可能である。
【符号の説明】
【００６４】
１０  第１チップ
１１  第２チップ
１２  接着剤
１３  電極（第１電極）
１７  電極（第２電極）
１５  凸部
２０  凹部
【図１】
2020088292.tif 000003
【図２】
2020088292.tif 000004
【図３】
2020088292.tif 000005
【図４】
2020088292.tif 000006
【図５】
2020088292.tif 000007
【図６】
2020088292.tif 000008
【図７】
2020088292.tif 000009
【図８】
2020088292.tif 000010
【図９】
2020088292.tif 000011