(57)【要約】      （修正有）【課題】各種カウンタと非同期で入力される垂直同期信号に同期した撮像を行いつつ、読み出し走査およびリセット走査のタイミングを適切に制御可能な撮像素子およびこれを備える撮像装置を提供する。【解決手段】撮像素子は、行列状に配置された複数の画素と、第１の周期または第１の周期外の第１のタイミングで第１のカウント値をリセットする第１のカウンタと、第２の周期または第２の周期外の第２のタイミングで第２のカウント値をリセットする第２のカウンタと、外部から入力された垂直同期信号を検出する検出手段２１６と、第１のカウント値または第２のカウント値に基づいて、複数の画素を駆動するためのパルスを生成する生成手段２０２と、を有する。生成手段２０２は、第１のカウント値または第２のカウント値のうち、第１のカウンタおよび第２のカウンタとは異なるカウンタのカウント値に基づいて選択されたカウント値に同期してパルスを生成する。【選択図】図２
2020088609.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配置された複数の画素と、
第１の周期または前記第１の周期外の第１のタイミングで第１のカウント値をリセットする第１のカウンタと、
第２の周期または前記第２の周期外の第２のタイミングで第２のカウント値をリセットする第２のカウンタと、
外部から入力された垂直同期信号を検出する検出手段と、
前記第１のカウント値または前記第２のカウント値に基づいて、前記複数の画素を駆動するためのパルスを生成する生成手段と、を有し、
前記生成手段は、前記第１のカウント値または前記第２のカウント値のうち、前記第１のカウンタおよび前記第２のカウンタとは異なるカウンタのカウント値に基づいて選択されたカウント値に同期して前記パルスを生成することを特徴とする撮像素子。
【請求項２】
前記検出手段による前記垂直同期信号の検出に同期して第３のカウント値をカウントアップする第３のカウンタを更に有し、
前記第３のカウント値は、少なくとも第１の状態または第２の状態に遷移可能であり、
前記第１のタイミングは、前記第３のカウント値が前記第１の状態に遷移したタイミングであり、
前記第２のタイミングは、前記第３のカウント値が前記第２の状態に遷移したタイミングであり、
前記複数の画素のうち前記第１のカウント値に同期してリセット動作が行われた画素の読み出し動作は、前記第１のカウント値に同期して行われ、
前記複数の画素のうち前記第２のカウント値に同期してリセット動作が行われた画素の読み出し動作は、前記第２のカウント値に同期して行われることを特徴とする請求項１に記載の撮像素子。
【請求項３】
前記第１の状態は、前記第３のカウント値が偶数である状態であり、
前記第２の状態は、前記第３のカウント値が奇数である状態であることを特徴とする請求項２に記載の撮像素子。
【請求項４】
前記第１のカウント値がリセットされるタイミングで第３のカウント値をカウントアップする第３のカウンタを更に有し、
前記第１のタイミングは、前記検出手段による前記垂直同期信号の検出されたタイミングであり、
前記第２のタイミングは、前記第３のカウント値が所定値に一致したタイミングであり、
前記複数の画素のうち前記第１のカウント値に同期して開始された画素のリセット動作は、前記第２のカウント値が前記第２のタイミングでリセットされた後、第２のカウント値に同期して行われ、前記画素の読み出し動作は、前記第２のカウント値に同期して行われることを特徴とする請求項１に記載の撮像素子。
【請求項５】
前記第１の周期および前記第２の周期は、同一周期であることを特徴とする請求項１から４のいずれか１項に記載の撮像素子。
【請求項６】
前記第１の周期および前記第２の周期は、異なる周期であることを特徴とする請求項１から４のいずれか１項に記載の撮像素子。
【請求項７】
前記第１の周期は、前記第１のカウント値が前記第１のタイミングでリセットされることで変更されることを特徴とする請求項１から６のいずれか１項に記載の撮像素子。
【請求項８】
前記第２の周期は、前記第２のカウント値が前記第２のタイミングでリセットされることで変更されることを特徴とする請求項１から７のいずれか１項に記載の撮像素子。
【請求項９】
請求項１から８のいずれか１項に記載の撮像素子と、
前記第１および第２のカウンタの動作するためのクロックとは非同期のクロックで動作し、前記垂直同期信号を生成する生成手段と、を有することを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００２】
従来、リセット動作や読み出し動作を制御するための駆動パルスを発生させるタイミングを決定するために、垂直カウンタおよび水平カウンタを備える回路を有する撮像素子が知られている。このような構成において撮像素子の露光時間を制御するためには、垂直カウンタおよび水平カウンタのカウント値をリセットするタイミングを適切に制御する必要がある。従来、垂直カウンタおよび水平カウンタのカウント値のリセットをそれぞれ、撮像素子の外部から入力される垂直同期信号および水平同期信号によって行う構成において、垂直同期信号と水平同期信号の出力タイミングを制御する方法が提案されている。
【０００３】
特許文献１には、水平走査をアサートされた水平同期信号に基づいて行い、垂直同期信号がアサートされる間隔である１垂直期間内に所定回数の水平同期信号をアサートすることによって画像の１フレームを取得する撮像装置が開示されている。特許文献１の撮像装置では、水平同期信号がアサートされる間隔が２種類存在する場合、間隔が長い水平期間は間隔が短い水平期間の間に設定される。これにより、画面全体で均すと、均一なタイミングで水平走査を行うことが可能となる。
【０００４】
特許文献２には、垂直同期信号の発生間隔と所定数の水平同期信号を発生させるまでに要する時間とが異なる場合、垂直同期信号の発生間隔を水平同期信号の発生間隔の整数倍にするために水平同期信号の発生間隔を変更する撮像装置が開示されている。特許文献２の撮像装置では、全ての水平走査を同一の時間で行い、画面内で露光時間を均一に保つことができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許５７３７９２１号公報
【特許文献２】特許５２６８５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来、カウンタと異なるクロックで動作する信号発生器から生成されるパルスに同期してカウント値をリセットして読み出しを行う構成が知られている。この場合、全く同じデバイスをクロック源として用いたとしてもデバイスの個体差に起因するクロックの周期のずれが発生する。同期信号の生成タイミングと各種カウンタのリセットタイミングを非同期のクロックで制御する構成では、同期信号の入力に同期してカウント値のリセットを行うと、カウント値のリセット周期がずれてしまう。そのため、カウント値のリセット周期に従う読み出し走査およびリセット走査のタイミングを常に一定のタイミングに制御することができなくなる。その結果、同期の前後で画面内の露光時間に差が生じてしまい、画面内に露光段差が発生してしまう。特許文献１，２に開示された撮像装置は、カウント値をリセットするタイミングを司る同期信号を、そのカウンタと同じクロックで動作する同期信号発生回路から発生させるため、このような課題を解決することができない。
【０００７】
本発明は、各種カウンタと非同期で入力される垂直同期信号に同期した撮像を行いつつ、リセット走査および読み出し走査のタイミングを適切に制御可能な撮像素子およびこれを備える撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の一側面としての撮像素子は、行列状に配置された複数の画素と、第１の周期または第１の周期外の第１のタイミングで第１のカウント値をリセットする第１のカウンタと、第２の周期または第２の周期外の第２のタイミングで第２のカウント値をリセットする第２のカウンタと、外部から入力された垂直同期信号を検出する検出手段と、第１のカウント値または第２のカウント値に基づいて、複数の画素を駆動するためのパルスを生成する生成手段と、を有し、生成手段は、第１のカウント値または第２のカウント値のうち、第１のカウンタおよび第２のカウンタとは異なるカウンタのカウント値に基づいて選択されたカウント値に同期してパルスを生成することを特徴とする。
【発明の効果】
【０００９】
本発明によれば、各種カウンタと非同期で入力される垂直同期信号に同期した撮像を行いつつ、リセット走査および読み出し走査のタイミングを適切に制御可能な撮像素子およびこれを備える撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る撮像装置の構成を示すブロック図である。
【図２】実施例１の撮像素子の説明図である。
【図３】単位画素の駆動方法を示すタイミングチャートである。
【図４】実施例１の画素アレイのリセット走査と読み出し走査のタイミングチャートである。
【図５】複数フレームにおける画素アレイのリセット走査と読み出し走査のタイミングチャートである。
【図６】実施例２の撮像素子の回路ブロック図である。
【図７】実施例２の画素アレイのリセット走査と読み出し走査のタイミングチャートである。
【発明を実施するための形態】
【００１１】
以下、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。各図において、同一の部材については同一の参照番号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の実施形態に係る撮像装置１の構成を示すブロック図である。撮像装置１は、１つ以上のレンズを備える撮像光学系を有する。第１のレンズ１００は、撮像光学系の先端側（被写体側）に配置されている。絞り１０１は、絞り駆動回路１１９により絞りアクチュエータ１２０を介して開口径を制御され、撮影時の光量調節を行う。第２レンズ１０２および第３レンズ１０３は、ＣＰＵ１１０の出力に基づいてフォーカス駆動回路１１７によりフォーカスアクチュエータ１１８を介して制御され、光軸に沿って進退することで撮像光学系の焦点位置を調節する。
【００１３】
フォーカルプレーンシャッタ１０４は、シャッター駆動回路１１６により制御され、静止画撮影時に露光秒時を調節する。光学的ローパスフィルタ１０５は、撮影画像の偽色やモアレを低減する。撮像素子１０６は、撮像光学系で形成された被写体の光学像を電気信号に光電変換する。撮像素子１０６は、第１のクロック生成回路１０７によって生成されたクロックによって動作し、ＣＰＵ１１０によって制御される。
【００１４】
ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）１０８は、撮像素子１０６で撮影された画像データに対する補正・圧縮等の処理を行う画像処理部である。ＲＡＭ１０９は、撮像素子１０６からの出力データを保持する信号保持手段の機能、ＤＳＰ１０８で処理された画像データを記憶する画像データ記憶手段の機能、およびＣＰＵ１１０が動作を行う際のワークメモリの機能を有する。なお、本実施例ではこれらの機能を、ＲＡＭ１０９を用いて実現するが、アクセス速度が十分に速く、動作上問題のないレベルのメモリを用いて実現してもよい。また、本実施例では、ＲＡＭ１０９はＤＳＰ１０８やＣＰＵ１１０の外部に設けられているが、ＲＡＭ１０９の一部または全部の機能をＤＳＰ１０８やＣＰＵ１１０に内蔵してもよい。
【００１５】
ＣＰＵ１１０は、第２のクロック生成回路１１１によって生成されるクロックによって動作し、撮像装置１の動作を統括的に制御する。ＣＰＵ１１０は、撮像装置１の各部の動作を制御するためのプログラムを実行する。また、ＣＰＵ１１０は、撮像素子１０６に対して垂直同期信号を出力することによって、撮像素子１０６の撮像タイミングを制御する機能を有する。
【００１６】
表示部１１２は、撮影した静止画像や動画像、およびメニュー等の表示を行う。操作部１１３は、撮影命令や撮影条件等の設定をＣＰＵ１１０に対して行う。記録媒体１１４は、静止画データおよび動画データを記録するための、撮像装置１に着脱可能な記録媒体である。ＲＯＭ１１５は、ＣＰＵ１１０が撮像装置１の各部の動作を制御するために実行するプログラムを格納する。
【実施例１】
【００１７】
図２を参照して、本実施例の撮像素子１０６について説明する。図２は、本実施例の撮像素子１０６の説明図である。
【００１８】
まず、図２（ａ）を参照して、撮像素子１０６の構成について説明する。図２（ａ）は、撮像素子１０６の回路ブロック図である。画素アレイ２００には、行列状に複数の単位画素２０１が配置されている。具体的には、水平方向に（ｍ＋１）個、垂直方向に（ｎ＋１）個の単位画素２０１が配置されている。なお、ｍ，ｎともに自然数である。駆動パルス生成回路２０２は、第１のＨカウンタ２１０または第２のＨカウンタ２１１のカウント値に従って単位画素２０１のリセットや、単位画素２０１で光電変換により生成された画素信号の読み出しを行うためのパルスを生成する。生成されたパルスは、画素駆動回路２０４に供給される。行選択回路２０３は、第１のＶカウンタ２１２または第２のＶカウンタ２１３のカウント値に従って、駆動パルス生成回路２０２によって生成されたパルスを供給する行（特定行）を選択し、画素駆動回路２０４に選択した行を設定する。画素駆動回路２０４は、行選択回路２０３によって設定された行に、駆動パルス生成回路２０２によって生成されたパルスを供給する。
【００１９】
画素信号は、画素駆動回路２０４から供給されるパルスに応じて垂直出力線２０５に行ごとに出力される。定電流源２０６は、画素アンプ用トランジスタ２２１と組み合わさってソースフォロワ回路を形成する。ＡＤ変換回路（以下、ＡＤＣ）２０７は、垂直出力線２０５に出力されたアナログ出力を、その出力に応じたデジタル値に変換する。ＡＤＣ２０７の動作タイミングは、第１のＨカウンタ２１０または第２のＨカウンタ２１１によって制御される。ＡＤＣ２０７によって変換された画素信号は、水平走査回路２０８によって第１のＨカウンタ２１０または第２のＨカウンタ２１１のカウントタイミングに同期しながら順に選択されて、出力部２０９に転送される。出力部２０９は、ノイズ信号を減算した画素信号を外部に出力する。
【００２０】
同期カウンタ２１５は、第１のＨカウンタ２１０、第２のＨカウンタ２１１、第１のＶカウンタ２１２、第２のＶカウンタ２１３およびフレームカウンタ２１４を有し、第１のクロック生成回路１０７によって生成されたクロックで動作する。第１のＨカウンタ２１０は、クロックの入力に伴って第１のＨカウント値をカウントアップさせる。第１のＨカウント値は、所定の周期経過時またはフレームカウンタ２１４のカウント値が偶数にカウントアップされるタイミングでリセットされる。第２のＨカウンタ２１１は、クロックの入力に伴って第２のＨカウント値をカウントアップさせる。第２のＨカウント値は、所定の周期経過時またはフレームカウンタ２１４のカウント値が奇数にカウントアップされるタイミングでリセットされる。ここで、所定の周期とは、例えば、ＣＰＵ１１０によって設定される周期である。第１のＶカウンタ２１２は、第１のＨカウント値がリセットされるタイミングに同期して第１のＶカウント値をカウントアップするカウンタである。第１のＶカウント値は、フレームカウンタ２１４のカウント値が偶数にカウントアップされるタイミングでリセットされる。第２のＶカウンタ２１３は、第２のＨカウント値がリセットされるタイミングに同期して第２のＶカウント値をカウントアップするカウンタである。第２のＶカウント値は、フレームカウンタ２１４のカウント値が奇数にカウントアップされるタイミングでリセットされる。フレームカウンタ２１４は、同期信号検出回路２１６によってＣＰＵ１１０から入力された垂直同期信号を検出したタイミングに同期してカウント値をカウントアップするカウンタである。フレームカウンタ２１４のカウント値は、少なくとも第１の状態または第２の状態に遷移可能である。本実施例では、フレームカウンタ２１４が第３のカウンタとして機能する。
【００２１】
なお、本実施例では、画素駆動回路２０４やＡＤＣ２０７は、撮像素子１０６に内蔵されているが、撮像素子１０６とは別のチップに設けられてもよい。
【００２２】
次に、図２（ｂ）を参照して、単位画素２０１の回路構成について説明する。図２（ｂ）は、単位画素２０１の回路図である。フォトダイオード（ＰＤ）２１７は、マイクロレンズ下で単位画素２０１を構成する素子であり、光電変換部を構成する。光電変換部転送スイッチ２１８は、信号φｐｔｘによって制御される。信号φｐｔｘの値をＨｉｇｈ（以下、Ｈ）にすることによって、光電変換部に蓄積された光電荷をフローティングディフュージョン部（ＦＤ）２１９に転送することができる。
【００２３】
リセットスイッチ２２０は、ＦＤ２１９を初期化するように信号φｐｒｅｓによって制御される。画素アンプ用トランジスタ２２１は、セレクトスイッチ２２２、および垂直出力線２０５を介して定電流源２０６に接続されている。セレクトスイッチ２２２の入力信号φｐｓｅｌの値がＨになると、画素アンプ用トランジスタ２２１は定電流源２０６に接続され、画素アンプを形成する。ＦＤ２１９はこの画素アンプに接続されているため、ＰＤ２１７からＦＤ２１９に転送された電荷は、画素アンプによって電荷量に応じた電圧値に変換され、垂直出力線２０５に画素信号として出力される。
【００２４】
以下、図３を参照して、単位画素２０１の駆動方法について説明する。図３は、画素駆動回路２０４による単位画素２０１の駆動方法を示すタイミングチャートである。パルスが変化するタイミングとして以下で説明される時刻は全て、第１のＨカウンタ２１０または第２のＨカウンタ２１１のカウントタイミングに同期している。図中、第１のＨカウンタ２１０の第１のＨカウント値または第２のＨカウンタ２１１の第２のＨカウント値として０が記入されているタイミングが、第１または第２のＨカウント値がリセットされるタイミングを示している。リセットされるタイミング以外の第１または第２のＨカウント値の表記は、省略されている。なお、図３では、リセットされるタイミングを分かりやすくするためにリセットされるタイミングのＨカウント値、すなわち０であるＨカウント値を他のＨカウント値よりも大きく記載しているが、実際にはＨカウント値は等間隔でカウントアップされる。
【００２５】
図３（ａ）は、リセット動作を示すタイミングチャートである。時刻ｔ３００では、信号φｐｔｘの値をＨとし、ＰＤ２１７がＦＤ２１９に接続される。このとき、信号φｐｒｅｓの値はＨのままであるから、単位画素２０１は電源に接続されてリセット状態になる。時刻ｔ３０１では、信号φｐｔｘの値をＬｏｗ（以下、Ｌ）とし、単位画素２０１のリセット状態が解除される。時刻ｔ３０１以降、単位画素２０１の蓄積が開始される。図３（ａ）のタイミングチャートに対応する動作は、Ｈカウント値がリセットされる周期よりも短い期間で行われる。
【００２６】
図３（ｂ）は、１行の読み出し動作を示すタイミングチャートである。時刻ｔ３０２では、信号φｐｓｅｌの値をＨとし、行が選択される。時刻ｔ３０３では、信号φｐｒｅｓの値をＬとし、ＦＤ２１９のリセットが解除される。時刻ｔ３０４から時刻ｔ３０５までの間において、ＡＤＣ２０７によってＦＤ２１９のリセットレベルがＡＤ変換される。このＡＤ変換によって、リセットレベルのデジタル値であるＮ信号が得られる。時刻ｔ３０５では、信号φｐｔｘをＨとし、ＰＤ２１７がＦＤ２１９に接続され、ＰＤ２１７で発生した光電荷がＦＤ２１９に転送される。時刻ｔ３０６では、信号φｐｔｘの値をＬとし、転送が終了する。ここで、時刻ｔ３０５でのＨカウント値と図３（ａ）の時刻ｔ３００でのＨカウント値が同じとなるように設定されている。また、時刻ｔ３０６での第１または第２のＨカウント値と図３（ａ）の時刻ｔ３０１での第１または第２のＨカウント値が同じとなるように設定されている。このように設定することで、単位画素２０１がリセットされてから読み出されるまでの蓄積時間が、正確に第１または第２のＨカウント値がリセットされる周期の整数倍になるように制御することができる。
【００２７】
時刻ｔ３０６から時刻ｔ３０７までの間において、ＡＤＣ２０７によってＦＤ２１９のリセットレベルがＡＤ変換される。このＡＤ変換によって、ＰＤ２１７に蓄積された光電荷に応じた出力のデジタル値であるＳ信号が得られる。時刻ｔ３０８では、信号φｈｓｒ＿０の値をＨとする。これにより、選択された行の第０列目のＡＤＣ２０７が出力部２０９に接続される。出力部２０９がＳ信号からＮ信号を差し引いて出力することで、第０列目の単位画素２０１に蓄積された光電荷のデジタル値が得られる。時刻ｔ３０９では、信号φｈｓｒ＿０の値をＬ、信号φｈｓｒ＿１の値をＨとし、第１列目の単位画素２０１のデジタル値が得られる。時刻ｔ３１０では、信号φｈｓｒ＿１の値をＬ、不図示の信号φｈｓｒ＿２の値をＨとする。以降逐次的に水平走査を行い、時刻ｔ３１１から時刻ｔ３１２までの間において第ｍ列目の単位画素２０１の転送が終わり、水平転送が終了する。水平転送が終了すると同時に、信号φｐｒｅｓの値をＨとし、選択行のＦＤ２１９のリセットが行われる。時刻ｔ３１３では、信号φｐｓｅｌの値をＬとし、行の選択が終了する。図３（ｂ）のタイミングチャートに対応する動作は、第１または第２のＨカウント値がリセットされる周期よりも短い期間で行われる。
【００２８】
以上説明したように、所定の行のリセット動作および読み出し動作が、第１または第２のＨカウント値がリセットされる周期よりも短い期間で行われる。リセット動作および読み出し動作を上の行から順次行うことによって、画像を取得することができる。
【００２９】
以下、図４を参照して、フレームカウンタ２１４のカウント値が偶数にカウントアップされる場合の画素アレイ２００のリセット走査と読み出し走査について説明する。図４は、画素アレイ２００のリセット走査と読み出し走査のタイミングチャートである。時刻ｔ４００では、同期信号検出回路２１６は、ＣＰＵ１１０から撮像素子１０６に入力された垂直同期信号（以下、外部ＶＤ）を検出する。外部ＶＤの検出（入力）に同期して、フレームカウンタ２１４のカウント値は偶数にカウントアップされる。このとき、第１のＨカウンタ２１０の第１のＨカウント値および第１のＶカウンタ２１２の第１のＶカウント値がリセットされる。ＣＰＵ１１０によって設定された時刻ｔ４０１では、画素アレイ２００の第０行目のリセット動作が開始される。リセット動作は、第１のＨカウント値に同期して図３（ａ）のタイミングチャートに沿って実行される。時刻ｔ４０１から所定周期経過後、第１のＨカウント値はリセットされ、それに伴って第１のＶカウント値はカウントアップされる。第１のＶカウント値がカウントアップされると、行選択回路２０３は次の行を選択し、次の行のリセット走査が開始される。このようにして、行単位で順次、リセット動作が行われる。
【００３０】
時刻ｔ４０２では、第ｎ−２行目のリセット動作が開始される。時刻ｔ４０３では、同期信号検出回路２１６は、外部ＶＤを検出する。外部ＶＤの検出に同期して、フレームカウンタ２１４のカウント値は奇数にカウントアップされる。そのため、第２のＨカウンタ２１１の第２のＨカウント値および第２のＶカウンタ２１３の第２のＶカウント値がリセットされ、第１のＨカウント値および第１のＶカウント値はリセットされない。したがって、リセット動作は、中断されることなく続行される。時刻ｔ４０４では、第１のＨカウント値がリセットされる。時刻ｔ４０４は、時刻ｔ４０３で外部ＶＤが検出されてから初めて第１のＨカウント値がリセットされるタイミングである。本実施例では、このタイミングで読み出し動作が開始される。読み出し動作は、第１のＨカウント値に同期して図３（ｂ）のタイミングチャートに沿って実行される。蓄積時間は、ＣＰＵ１１０によって設定された時刻ｔ４０１と、時刻ｔ４０４との時間差となる。
【００３１】
このような動作を行うことによって、外部ＶＤの検出に同期してリセット走査および読み出し走査を行いつつ、次の外部ＶＤの検出により走査は中断されなくなる。その結果、外部ＶＤの検出タイミングの前後でも画面内の露光時間には差は発生せず、画面内の露光段差も生じない。
【００３２】
なお、フレームカウンタ２１４のカウント値が奇数にカウントアップされる場合、第１のＨカウンタ２１０と第２のＨカウンタ２１１の役割が入れ替わり、第１のＶカウンタ２１２と第２のＶカウンタ２１３の役割が入れ替わる。
【００３３】
図５は、複数のフレームにおける画素アレイ２００のリセット走査と読み出し走査のタイミングチャートである。時刻ｔ５５０では、フレームカウンタ２１４のカウント値が２ｋ（ｋ：自然数）にカウントアップされ、第１のＨカウンタ２１０の第１のＨカウント値がリセットされる。時刻ｔ５５１では、第１のＨカウント値のリセットタイミングに同期してリセット走査５００が開始される。時刻ｔ５５２では、フレームカウンタ２１４のカウント値が２ｋ＋１にカウントアップされ、第２のＨカウンタ２１１の第２のＨカウント値がリセットされる。このとき、第１のＨカウント値はリセットされないので、リセット走査５００は中断されない。時刻ｔ５５３では、第１のＨカウント値のリセットタイミングに同期して読み出し走査５０１が開始される。
【００３４】
時刻ｔ５５４では、第２のＨカウント値のリセットタイミングに同期してリセット走査５０２が開始される。時刻ｔ５５５では、フレームカウンタ２１４のカウント値が２ｋ＋２にカウントアップされ、第１のＨカウント値がリセットされる。このとき、第２のＨカウント値はリセットされないので、リセット走査５０２は中断されない。時刻ｔ５５６では、第２のＨカウント値のリセットタイミングに同期して読み出し走査５０３が開始される。
【００３５】
以上説明したように、本実施例の構成によれば、各種カウンタと非同期で入力される垂直同期信号に同期した撮像を行いつつも、その同期の前後でリセット走査および読み出し走査の周期が変わらないように撮像素子を駆動させることができる。
【００３６】
本実施例では、第１のＨカウンタ２１０の第１のＨカウント値と第２のＨカウンタ２１１の第２のＨカウント値は同一周期でリセットされるが、必ずしも同一の周期でリセットされなくてもよい。例えば、第１のＨカウント値のリセット周期を動画用のリセット走査および読み出し走査に最適な周期に設定し、第２のＨカウント値のリセット周期を静止画用のリセット走査および読み出し走査に最適な周期に設定してもよい。この場合、フレームカウンタ２１４のカウント値が偶数にカウントアップされるタイミングで、第１のＨカウント値に従って動画のリセット走査および読み出し走査が行われる。また、フレームカウンタ２１４のカウント値が奇数にカウントアップされるタイミングで、第２のＨカウント値に従って静止画のリセット走査および読み出し走査が行われる。このような制御により、連続するフレームで異なる種類のデータを取得することができる。
【００３７】
また、本実施例では、第１のＨカウント値および第２のＨカウント値の周期が常に一定であるが、本発明はこれに限定されない。同一フレームでは、周期を一定に保つ必要があるが、複数のフレームでは、周期を一定に保つ必要はない。例えば、フレームカウンタ２１４のカウント値が４ｋ，４ｋ＋１，４ｋ＋２にカウントアップされるタイミングで同期されるカウンタを動画用の周期、４ｋ＋３にカウントアップされるタイミングで同期されるカウンタを静止画用の周期で動作させる。このような制御により、連続する４フレームの中で１つのフレームでは静止画を取得し、他のフレームでは動画を取得することができる。
【実施例２】
【００３８】
図６を参照して、本実施例の撮像素子１０６の構成について説明する。図６は、本実施例の撮像素子１０６の回路ブロック図である。本実施例では、実施例１と同一の構成要素については同一の符号を付し、詳細な説明は省略する。本実施例では、第１のＶカウンタ２１２が第３のカウンタとして機能する。
【００３９】
第１のＨカウンタ２１０の第１のＨカウント値は、所定の周期経過時または同期信号検出回路２１６によってＣＰＵ１１０から撮像素子１０６に入力された垂直同期信号（以下、外部ＶＤ）が検出されたタイミングでリセットされる。第１のＶカウンタ２１２は、第１のＨカウント値がリセットされるタイミングに同期して第１のＶカウント値をカウントアップさせる。第１のＶカウント値は、同期信号検出回路２１６によって外部ＶＤが検出されたタイミングでリセットされる。
【００４０】
第２のＨカウンタ２１１の第２のＨカウント値は、所定の周期経過時またはリセットパルス生成回路６０１でリセットパルスが生成されたタイミングに同期してリセットされる。第２のＶカウンタ２１３は、第２のＨカウント値がリセットされるタイミングに同期して第２のＶカウント値をカウントアップさせる。第２のＶカウント値は、リセットパルス生成回路６０１でリセットパルスが生成されたタイミングに同期してリセットされる。
【００４１】
リセットタイミング設定手段６００は、例えば、ＣＰＵ１１０から設定された値（所定値）を保持する。リセットパルス生成回路６０１は、第１のＶカウント値と、リセットタイミング設定手段６００が保持する値とを比較し、両者が一致した場合にリセットパルスを出力する。そのため、第１のＶカウント値とリセットタイミング設定手段６００が保持する値とが一致したタイミングに同期して第２のＨカウント値および第２のＶカウント値がリセットされる。
【００４２】
図７は、本実施例の画素アレイ２００のリセット走査と読み出し走査のタイミングチャートである。なお、一例として、リセットタイミング設定手段６００が設定された値として「ｐ−１」を保持している場合について説明する。
【００４３】
時刻ｔ７００では、同期信号検出回路２１６は、外部ＶＤを検出する。外部ＶＤの検出（入力）に同期して、第１のＨカウント値および第１のＶカウント値はリセットされる。ＣＰＵ１１０によって設定された時刻ｔ７０１では、画素アレイ２００の第０行目のリセット動作が開始される。リセット動作は、第１のＨカウント値に同期して図３（ａ）のタイミングチャートに沿って実行される。時刻ｔ７０１から所定周期経過後、第１のＨカウント値はリセットされ、それに伴って第１のＶカウント値はカウントアップされる。第１のＶカウント値がカウントアップされると、行選択回路２０３は次の行を選択し、次の行のリセット走査が開始される。このようにして、行単位で順次、リセット動作が行われる。
【００４４】
時刻ｔ７０２では、第１のＶカウント値が「ｐ−１」にカウントアップされると、リセットタイミング設定手段６００が保持する値と一致する。そのため、リセットパルス生成回路６０１はリセットパルスを生成し、第２のＨカウント値および第２のＶカウント値は所定周期外のタイミングでリセットされる。このタイミングから、リセット動作は第２のＨカウント値に同期して行われる。また、行選択は、第２のＶカウント値に基づいて行われる。時刻ｔ７０２から所定周期経過後、第２のＨカウント値はリセットされ、第２のＶカウント値はカウントアップされる。第２のＶカウント値がカウントアップされると、行選択回路２０３は次の行を選択し、次の行のリセット走査が開始される。
【００４５】
時刻ｔ７０３では、同期信号検出回路２１６は、外部ＶＤを検出する。外部ＶＤの検出に同期して、第１のＨカウント値は所定周期外でリセットされる。しかしながら、このタイミングにおけるリセット動作は第２のＨカウント値に従って実行されているため、リセット動作が中断されることはない。時刻ｔ７０４では、第２のＨカウント値のリセットタイミングに同期して読み出し動作が開始される。読み出し動作は、第２のＨカウント値に同期して図３（ｂ）のタイミングチャートに沿って実行される。
【００４６】
上述したように、時刻ｔ７０１のリセット動作の開始から、時刻ｔ７０４の読み出し動作の開始まで、外部ＶＤの検出が行われる前後でも走査周期は変わらない。そのため、どの行においても蓄積時間は、ＣＰＵ１１０によって設定された時刻ｔ７０１と時刻ｔ７０４との時間差となり、面内で一定の蓄積時間となる。その結果、同期の前後でも画面内の露光時間には差は発生せず、画面内の露光段差も生じない。
【００４７】
以上説明したように、本実施例の構成によれば、各種カウンタと非同期で入力される垂直同期信号に同期した撮像を行いつつも、読み出し走査およびリセット走査の制御を適切に行うことができるようになる。また、読み出し走査が必ず第２のＨカウンタ２１１に同期して行うことができるようになるため、実施例１の構成と比較して、駆動パルス生成回路を簡略化することができる。
【００４８】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００４９】
１０６  撮像素子
２０１  単位画素
２０２  駆動パルス生成回路（生成手段）
２１０  第１のＨカウンタ（第１のカウンタ）
２１１  第２のＨカウンタ（第２のカウンタ）
２１６  同期信号検出回路（検出手段）
【図１】
2020088609.tif 000003
【図２】
2020088609.tif 000004
【図３】
2020088609.tif 000005
【図４】
2020088609.tif 000006
【図５】
2020088609.tif 000007
【図６】
2020088609.tif 000008
【図７】
2020088609.tif 000009