(57)【要約】【課題】ＡＣ／ＤＣコンバータにおいて短絡異常等から素子を保護する。【解決手段】交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するＡＣ／ＤＣコンバータに用いられ、トランスの一次側巻線に直列接続されるスイッチング素子（Ｍ１）のスイッチング制御を行うスイッチング制御回路（１０）であって、制御信号（ＣＮＴ）に基づく駆動信号（ＤＲＶ）をスイッチング素子に供給することでスイッチング素子をスイッチングさせる駆動信号供給部（１２０、１７０）と、異常判定閾値を超える電流がスイッチング素子に流れている区間にて異常検出信号を出力する異常検出部（１６０）と、を備える。スイッチング素子における制御信号に基づくターンオンと異常検出信号に基づくターンオフが繰り返されたとき、スイッチングを停止する。【選択図】図３
2020205660.tif 000002
【特許請求の範囲】
【請求項１】
交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するＡＣ／ＤＣコンバータに用いられ、前記トランスの一次側巻線に直列接続されるスイッチング素子のスイッチング制御を行うスイッチング制御回路であって、
前記スイッチング素子の状態を制御するための制御信号を生成する制御信号生成部と、
前記制御信号に基づく駆動信号を前記スイッチング素子に供給することで前記スイッチング素子をスイッチングさせる駆動信号供給部と、
前記スイッチング素子に流れる電流である対象電流の大きさが所定の異常判定閾値を超えているか否かを検出し、前記異常判定閾値を超える前記対象電流が検出されている区間において所定の異常検出信号を出力する異常検出部と、を備え、
前記駆動信号供給部は、
前記制御信号に基づき前記スイッチング素子をオン状態としているときに前記異常検出部から前記異常検出信号が出力されると、前記制御信号に拘らず前記スイッチング素子をターンオフし、前記異常検出信号に基づく前記スイッチング素子のターンオフにより前記異常検出信号が非出力となると前記制御信号に基づき前記スイッチング素子をターンオンすることが可能であり、
前記制御信号に基づき前記スイッチング素子がオン状態とされた後に前記異常検出信号に基づき前記スイッチング素子がターンオフされる単位保護動作の繰り返しを含む所定の異常検出条件が成立したとき、以後、所定の復帰条件が成立するまで前記スイッチング素子をオフ状態に維持する
ことを特徴とするＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項２】
前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、
何れかのオン制御区間において、所定回数分の前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する
ことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項３】
前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、
何れかのオン制御区間において、所定時間以上に亘る前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する
ことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項４】
前記対象電流の大きさが所定の過電流判定閾値を超える過電流の発生有無を検出する過電流検出部と、
前記オン制御区間ごとに前記オン制御区間の開始タイミングから始まり且つ所定のマスク時間を有するマスク区間を設定するマスク設定部と、を備え、
前記過電流判定閾値は前記異常判定閾値よりも小さく、
前記駆動信号供給部は、前記マスク区間外において前記過電流が検出されたとき、前記スイッチング素子のターンオフを伴う過電流保護動作を行う
ことを特徴とする請求項２又は３に記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項５】
前記マスク区間内の前記過電流の検出に応答して前記過電流保護動作は行われず、前記マスク区間内であっても、前記異常判定閾値を超える前記対象電流が検出されることで前記異常検出信号が出力されている区間では前記制御信号に拘らず前記スイッチング素子がオフ状態とされる
ことを特徴とする請求項４に記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項６】
前記異常検出部は、前記対象電流に応じた対象電圧を所定の異常判定電圧と比較し比較結果を示す信号を出力するコンパレータと、前記コンパレータの出力信号から第１レベル又は第２レベルの異常有無信号を生成して出力する異常有無信号生成部と、を有し、
前記第１レベルの異常有無信号及び前記第２レベルの異常有無信号の内、前記第２レベルの異常有無信号のみが前記異常検出信号に相当し、
前記異常有無信号生成部は、２つのインバータ回路の直列回路を含み、前記直列回路にて前記コンパレータの出力信号を受け、
前記２つのインバータ回路のスレッショルド電圧は互いに異なる
ことを特徴とする請求項１〜５の何れかに記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項７】
前記２つのインバータ回路の夫々は、高電位側に配置されたハイサイドＭＯＳＦＥＴと低電位側に配置されたローサイドＭＯＳＦＥＴの直列回路から成り、
前記２つのインバータ回路の内、一方のインバータ回路において、前記ハイサイドＭＯＳＦＥＴのサイズは前記ローサイドＭＯＳＦＥＴのサイズよりも大きく、且つ、他方のインバータ回路において、前記ハイサイドＭＯＳＦＥＴのサイズは前記ローサイドＭＯＳＦＥＴのサイズよりも小さい
ことを特徴とする請求項６に記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路。
【請求項８】
交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するＡＣ／ＤＣコンバータであって、
前記トランスの一次側巻線に直列接続されるスイッチング素子と、
請求項１〜７の何れかに記載のＡＣ／ＤＣコンバータ用のスイッチング制御回路と、を備えた
ことを特徴とするＡＣ／ＤＣコンバータ。
【請求項９】
交流電圧を受けるプラグと、
請求項８に記載のＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えた
ことを特徴とする電源アダプタ。
【請求項１０】
請求項８に記載のＡＣ／ＤＣコンバータと、
前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えた
ことを特徴とする電気機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＡＣ／ＤＣコンバータ用のスイッチング制御回路、並びに、それを利用したＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器に関する。
【背景技術】
【０００２】
交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するＡＣ／ＤＣコンバータにおいては、トランスの一次側巻線に対してスイッチング素子を直列接続しておき、当該スイッチング素子のスイッチング制御を通じて一次側から二次側に電力を伝達する。
【０００３】
この種のＡＣ／ＤＣコンバータにおいて、トランスの一次側巻線の両端間が短絡したり、二次側巻線の両端間が短絡したりするなどの異常が発生すると、スイッチング素子をオンとしたときに非常に大きな電流がスイッチング素子に流れてスイッチング素子の破損を招くことがある。
【０００４】
このようなスイッチング素子の破損を防止するべく、スイッチング素子に流れる電流を検出するための回路を設けておき、所定値を超える電流が検出されたときにスイッチングを停止するという方法が考えられる。この方法に関連する文献として下記特許文献１が挙げられる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００７−１７４７３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
但し、当該方法では、ノイズ等に由来する誤検出でスイッチングが停止される可能性も生じ、望ましくない。また、ＡＣ／ＤＣコンバータは、ＡＣ／ＤＣコンバータの後段に繋がる全てのＤＣ負荷の駆動の元となる直流電圧を生成するものであり、ＡＣ／ＤＣコンバータでのスイッチング停止は全てのＤＣ負荷の動作停止に繋がるので、可能な限り避けられるべきである。このように、ＡＣ／ＤＣコンバータの動作を安易に停止させるべきではないという要請と、素子の破損防止の要請とに、バランス良く応えることが肝要である。
【０００７】
本発明は、素子破損のリスク低減を適正に実現するＡＣ／ＤＣコンバータ用のスイッチング制御回路、並びに、それを利用したＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るＡＣ／ＤＣコンバータ用のスイッチング制御回路は、交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するＡＣ／ＤＣコンバータに用いられ、前記トランスの一次側巻線に直列接続されるスイッチング素子のスイッチング制御を行うスイッチング制御回路であって、前記スイッチング素子の状態を制御するための制御信号を生成する制御信号生成部と、前記制御信号に基づく駆動信号を前記スイッチング素子に供給することで前記スイッチング素子をスイッチングさせる駆動信号供給部と、前記スイッチング素子に流れる電流である対象電流の大きさが所定の異常判定閾値を超えているか否かを検出し、前記異常判定閾値を超える前記対象電流が検出されている区間において所定の異常検出信号を出力する異常検出部と、を備え、前記駆動信号供給部は、前記制御信号に基づき前記スイッチング素子をオン状態としているときに前記異常検出部から前記異常検出信号が出力されると、前記制御信号に拘らず前記スイッチング素子をターンオフし、前記異常検出信号に基づく前記スイッチング素子のターンオフにより前記異常検出信号が非出力となると前記制御信号に基づき前記スイッチング素子をターンオンすることが可能であり、前記制御信号に基づき前記スイッチング素子がオン状態とされた後に前記異常検出信号に基づき前記スイッチング素子がターンオフされる単位保護動作の繰り返しを含む所定の異常検出条件が成立したとき、以後、所定の復帰条件が成立するまで前記スイッチング素子をオフ状態に維持する構成（第１の構成）である。
【０００９】
上記第１の構成に係るＡＣ／ＤＣコンバータ用のスイッチング制御回路において、前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、何れかのオン制御区間において、所定回数分の前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する構成（第２の構成）であっても良い。
【００１０】
上記第１の構成に係るＡＣ／ＤＣコンバータ用のスイッチング制御回路において、前記制御信号により、前記スイッチング素子がオン状態とされるべきオン制御区間と、前記スイッチング素子がオフ状態とされるべきオフ制御区間と、が交互に繰り返し指定され、何れかのオン制御区間において、所定時間以上に亘る前記単位保護動作の繰り返しがあったとき、前記異常検出条件が成立する構成（第３の構成）であっても良い。
【００１１】
上記第２又は第３の構成に係るＡＣ／ＤＣコンバータ用のスイッチング制御回路において、前記対象電流の大きさが所定の過電流判定閾値を超える過電流の発生有無を検出する過電流検出部と、前記オン制御区間ごとに前記オン制御区間の開始タイミングから始まり且つ所定のマスク時間を有するマスク区間を設定するマスク設定部と、を備え、前記過電流判定閾値は前記異常判定閾値よりも小さく、前記駆動信号供給部は、前記マスク区間外において前記過電流が検出されたとき、前記スイッチング素子のターンオフを伴う過電流保護動作を行う構成（第４の構成）であっても良い。
【００１２】
上記第４の構成に係るＡＣ／ＤＣコンバータ用のスイッチング制御回路において、前記マスク区間内の前記過電流の検出に応答して前記過電流保護動作は行われず、前記マスク区間内であっても、前記異常判定閾値を超える前記対象電流が検出されることで前記異常検出信号が出力されている区間では前記制御信号に拘らず前記スイッチング素子がオフ状態とされる構成（第５の構成）であっても良い。
【００１３】
上記第１〜第５の構成の何れかに係るＡＣ／ＤＣコンバータ用のスイッチング制御回路において、前記異常検出部は、前記対象電流に応じた対象電圧を所定の異常判定電圧と比較し比較結果を示す信号を出力するコンパレータと、前記コンパレータの出力信号から第１レベル又は第２レベルの異常有無信号を生成して出力する異常有無信号生成部と、を有し、前記第１レベルの異常有無信号及び前記第２レベルの異常有無信号の内、前記第２レベルの異常有無信号のみが前記異常検出信号に相当し、前記異常有無信号生成部は、２つのインバータ回路の直列回路を含み、前記直列回路にて前記コンパレータの出力信号を受け、前記２つのインバータ回路のスレッショルド電圧は互いに異なる構成（第６の構成）であっても良い。
【００１４】
上記第６の構成に係るＡＣ／ＤＣコンバータ用のスイッチング制御回路において、前記２つのインバータ回路の夫々は、高電位側に配置されたハイサイドＭＯＳＦＥＴと低電位側に配置されたローサイドＭＯＳＦＥＴの直列回路から成り、前記２つのインバータ回路の内、一方のインバータ回路において、前記ハイサイドＭＯＳＦＥＴのサイズは前記ローサイドＭＯＳＦＥＴのサイズよりも大きく、且つ、他方のインバータ回路において、前記ハイサイドＭＯＳＦＥＴのサイズは前記ローサイドＭＯＳＦＥＴのサイズよりも小さい構成（第７の構成）であっても良い。
【００１５】
本発明に係るＡＣ／ＤＣコンバータは、交流電圧を整流及び平滑化して得た一次側の入力電圧からトランスを用いスイッチング方式にて二次側の出力電圧を生成するＡＣ／ＤＣコンバータであって、前記トランスの一次側巻線に直列接続されるスイッチング素子と、上記第１〜第７の構成の何れかに係るＡＣ／ＤＣコンバータ用のスイッチング制御回路と、を備えた
構成（第８の構成）である。
【００１６】
本発明に係る電源アダプタは、交流電圧を受けるプラグと、上記第８の構成に係るＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えた構成（第９の構成）である。
【００１７】
本発明に係る電気機器は、上記第８の構成に係るＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えた構成（第１０の構成）である。
【発明の効果】
【００１８】
本発明によれば、素子破損のリスク低減を適正に実現するＡＣ／ＤＣコンバータ用のスイッチング制御回路、並びに、それを利用したＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】本発明の第１実施形態に係るＡＣ／ＤＣコンバータの全体構成を示す図である。
【図２】本発明の第１実施形態に係り、ＡＣ／ＤＣコンバータに含まれるＤＣ／ＤＣコンバータの構成図である。
【図３】本発明の第１実施形態に係り、一次側制御回路の一部構成図である。
【図４】本発明の第１実施形態に係り、単位制御区間の構成図である。
【図５】本発明の第１実施形態に係り、一次側制御回路の変形一部構成図である。
【図６】本発明の第１実施形態に係り、通常動作が実行される第１状況のタイミングチャートである。
【図７】本発明の第１実施形態に係り、過電流保護動作が実行される第２状況のタイミングチャートである。
【図８】本発明の第１実施形態に係り、過電流保護動作が実行される際の変形タイミングチャートである。
【図９】本発明の第１実施形態に係り、異常保護動作が実行される第３状況のタイミングチャートである。
【図１０】本発明の第１実施形態に係り、図９のタイミングチャートの一部の拡大図である。
【図１１】本発明の第２実施形態に係り、ハイレベル及びローレベルの関係を示す図である。
【図１２】本発明の第２実施形態に係り、短絡異常の発生状況下における動作の流れを示す図である。
【図１３】本発明の第２実施形態に係り、異常判定部の構成図である。
【図１４】本発明の第２実施形態に係り、インバータ部の構成図である。
【図１５】本発明の第４実施形態に係る電源アダプタの構成を示す図である。
【図１６】本発明の第４実施形態に係る電気機器の構成を示す図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“Ｍ１”によって参照されるスイッチングトランジスタは（図２参照）、スイッチングトランジスタＭ１と表記されることもあるし、トランジスタＭ１と略記されることもあり得るが、それらは全て同じものを指す。
【００２１】
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。或る任意の注目した信号について、注目した信号がハイレベルであるとき、当該注目した信号の反転信号はローレベルをとり、注目した信号がローレベルであるとき、当該注目した信号の反転信号はハイレベルをとる。任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ハイレベルからローレベルへの切り替わりをダウンエッジと称する。
【００２２】
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。以下、オン状態、オフ状態を、単に、オン、オフと表現することもある。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。任意のトランジスタ又はスイッチについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。ＰＷＭはパルス幅変調（Pulse Width Modulation）の略称である。
【００２３】
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、第１実施形態に係るＡＣ／ＤＣコンバータ１の全体構成図である。ＡＣ／ＤＣコンバータ１は、フィルタ２と、整流回路３と、絶縁型ＤＣ／ＤＣコンバータ４であるＤＣ／ＤＣコンバータ４と、平滑コンデンサＣ１と、出力コンデンサＣ２と、を備える。出力コンデンサＣ２はＤＣ／ＤＣコンバータ４の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、ＡＣ／ＤＣコンバータ１では、一次側電圧ＶＰからトランスを用いスイッチング方式にて二次側電圧ＶＳを生成する。
【００２４】
ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣコンバータ１の一次側に配置された一次側回路とＡＣ／ＤＣコンバータ１の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。尚、ＤＣ／ＤＣコンバータ４に注目した場合、上記一次側回路はＤＣ／ＤＣコンバータ４の一次側に配置された一次側回路であって、且つ、上記二次側回路はＤＣ／ＤＣコンバータ４の二次側に配置された二次側回路であると解される。フィルタ２、整流回路３及び平滑コンデンサＣ１は一次側回路に配置され、出力コンデンサＣ２は二次側回路に配置される。ＤＣ／ＤＣコンバータ４は一次側回路と二次側回路に亘って配置される。
【００２５】
一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側電圧ＶＰを含む、一次側回路における電圧は、グランドＧＮＤ１を基準とする電圧である。二次側電圧ＶＳを含む、二次側回路における電圧は、グランドＧＮＤ２を基準とする電圧である。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。
【００２６】
フィルタ２は、ＡＣ／ＤＣコンバータ１に入力された交流電圧ＶＡＣのノイズを除去する。交流電圧ＶＡＣは商用交流電圧であって良い。整流回路３は、フィルタ２を通じて供給された交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑コンデンサＣ１は全波整流された電圧を平滑化することで直流電圧を生成する。平滑コンデンサＣ１にて生成された直流電圧は一次側電圧ＶＰとして機能する。一次側電圧ＶＰは一対の入力端子ＴＭ１Ｈ及びＴＭ１Ｌ間に加わる。詳細には、平滑コンデンサＣ１の低電位側の端子はグランドＧＮＤ１に接続されると共に入力端子ＴＭ１Ｌに接続され、平滑コンデンサＣ１の高電位側の端子は入力端子ＴＭ１Ｈに接続される。そして、入力端子ＴＭ１Ｌにおける電位を基準に入力端子ＴＭ１Ｈに一次側電圧ＶＰが加わる。
【００２７】
ＤＣ／ＤＣコンバータ４は、一次側電圧ＶＰをスイッチング方式にて電力変換（直流−直流変換）することで、所定の目標電圧ＶＴＧにて安定化された二次側電圧ＶＳを生成する。二次側電圧ＶＳはＡＣ／ＤＣコンバータ１の出力電圧に相当し、一対の出力端子ＴＭ２Ｈ及びＴＭ２Ｌ間に加わる。詳細には、出力コンデンサＣ２の低電位側の端子はグランドＧＮＤ２に接続されると共に出力端子ＴＭ２Ｌに接続され、出力コンデンサＣ２の高電位側の端子は出力端子ＴＭ２Ｈに接続される。そして、出力端子ＴＭ２Ｌにおける電位を基準に出力端子ＴＭ２Ｈに二次側電圧ＶＳが加わる。一対の入力端子ＴＭ１Ｈ及びＴＭ１ＬはＤＣ／ＤＣコンバータ４における入力端子対に相当すると考えて良く、一対の出力端子ＴＭ２Ｈ及びＴＭ２ＬはＡＣ／ＤＣコンバータ１又はＤＣ／ＤＣコンバータ４における出力端子対に相当すると考えて良い。
【００２８】
図１には負荷ＬＤも示されている。負荷ＬＤは、ＡＣ／ＤＣコンバータ１の負荷であると考えることもできるし、ＤＣ／ＤＣコンバータ４に注目すればＤＣ／ＤＣコンバータ４の負荷であると考えることもできる。負荷ＬＤは、一対の出力端子ＴＭ２Ｈ及びＴＭ２Ｌに接続され、二次側電圧ＶＳに基づき駆動する任意の負荷である。例えば、負荷ＬＤは、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
【００２９】
図２に、ＡＣ／ＤＣコンバータ１に設けられるＤＣ／ＤＣコンバータ４の内部構成例を示す。ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有する電力用トランスであるトランスＴＲを備える。トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
【００３０】
ＤＣ／ＤＣコンバータ４の一次側回路（換言すればＡＣ／ＤＣコンバータ１の一次側回路）には、一次側巻線Ｗ１に加えて、スイッチング制御回路の例としての一次側制御回路１０と、一次側電源回路１１と、平滑コンデンサＣ１と、スイッチング素子の例としてのスイッチングトランジスタＭ１と、センス抵抗ＲＣＳと、が設けられる。ＤＣ／ＤＣコンバータ４に注目した場合、平滑コンデンサＣ１は入力コンデンサＣ１とも称される。上述したように、入力端子ＴＭ１Ｌ及びＴＭ１Ｈ間に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端子間に一次側電圧ＶＰが加わる。
【００３１】
スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。一次側巻線Ｗ１の一端は入力端子ＴＭ１Ｈに接続されて直流の一次側電圧ＶＰを受ける。一次側巻線Ｗ１の他端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗ＲＣＳを介してグランドＧＮＤ１に接続される。一次側電源回路１１は、一次側電圧ＶＰを直流―直流変換することで所望の電圧値を有する電源電圧ＶＣＣを生成して一次側制御回路１０に供給する。一次側制御回路１０は電源電圧（駆動電圧）ＶＣＣに基づいて駆動する。
【００３２】
ＤＣ／ＤＣコンバータ４の二次側回路（換言すればＡＣ／ＤＣコンバータ１の二次側回路）には、二次側巻線Ｗ２に加えて、二次側制御回路２０と、フィードバック回路３０と、同期整流トランジスタＭ２と、ダイオードＤ２と、分圧抵抗Ｒ１〜Ｒ４と、出力コンデンサＣ２と、が設けられる。同期整流トランジスタＭ２（以下、ＳＲトランジスタＭ２と称され得る）はＮチャネル型のＭＯＳＦＥＴとして構成されている。ダイオードＤ２はＳＲトランジスタＭ２の寄生ダイオードである。故に、ＳＲトランジスタＭ２のソースからドレインに向かう方向を順方向としてダイオードＤ２がＳＲトランジスタＭ２に並列接続されることになる。ダイオードＤ２は寄生ダイオードとは別に設けられたダイオードであっても良い。
【００３３】
二次側巻線Ｗ２の一端は出力端子ＴＭ２Ｈに接続され、故に二次側巻線Ｗ２の一端には二次側電圧ＶＳが加わる。二次側巻線Ｗ２の他端はＳＲトランジスタＭ２のドレインに接続される。二次側巻線Ｗ２の他端での電圧（換言すればＳＲトランジスタＭ２のドレイン電圧）を“ＶＤＲ”にて表す。二次側巻線Ｗ２の他端及びＳＲトランジスタＭ２のドレイン間の接続ノードは分圧抵抗Ｒ１の一端に接続され、分圧抵抗Ｒ１の他端は分圧抵抗Ｒ２を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ１及びＲ２間の接続ノードには電圧ＶＤＲの分圧である電圧ＶＡが加わる。一方、二次側電圧ＶＳが加わる出力端子ＴＭ２Ｈは分圧抵抗Ｒ３の一端に接続され、分圧抵抗Ｒ３の他端は分圧抵抗Ｒ４を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ３及びＲ４間の接続ノードには二次側電圧ＶＳの分圧である電圧ＶＢが加わる。当然であるが、電圧ＶＤＲ、ＶＡ及びＶＢは、二次側電圧ＶＳと同様にグランドＧＮＤ２を基準とする電圧である。
【００３４】
ＳＲトランジスタＭ２のソースはグランドＧＮＤ２に接続される。上述したように、出力端子ＴＭ２Ｈ及びＴＭ２Ｌ間に出力コンデンサＣ２が設けられ、故に出力コンデンサＣ２の両端子間に二次側電圧ＶＳが加わる。
【００３５】
二次側制御回路２０は二次側電圧ＶＳを電源電圧（駆動電圧）として用いて駆動する。二次側制御回路２０は、ＳＲトランジスタＭ２のゲート電圧を制御することでＳＲトランジスタＭ２のオン、オフを制御する。二次側制御回路２０は、当該制御を、電圧ＶＡに基づき又は電圧ＶＡ及びＶＢに基づき行っても良く、この際、トランジスタＭ１及びＭ２が同時にオンとならないようにＳＲトランジスタＭ２のゲート電圧を制御することができる。ＳＲトランジスタＭ２の制御方法として公知の方法を含む任意の方法を利用でき、例えば、以下のコンパレータ方式を用いても構わない。ＳＲトランジスタＭ２がオフとなっている状態を起点に考えると、コンパレータ方式において、二次側制御回路２０は、電圧ＶＡが所定の負のターンオン判定電圧（例えば−１００ｍＶ）以下となったことを受けてＳＲトランジスタＭ２をターンオンし、その後、電圧ＶＡが所定の負のターンオフ判定電圧（例えば−１０ｍＶ）以上となったことを受けてＳＲトランジスタＭ２をターンオフする。ターンオフ判定電圧の電位はターンオン判定電圧の電位よりも高い。
【００３６】
ＤＣ／ＤＣコンバータ４において、一次側回路と二次側回路とに亘ってフォトカプラ３１が設けられている。フォトカプラ３１は、二次側回路に配置された発光素子と、一次側回路に配置された受光素子と、を有する。フォトカプラ３１の発光素子は、二次側電圧ＶＳにて又は二次側電圧ＶＳの分圧にてバイアスされており、フィードバック回路３０は、一次側制御回路１０と協働して、二次側電圧ＶＳが所定の目標電圧ＶＴＧに追従するように（即ち電圧ＶＳ及びＶＴＧ間の差がゼロに向かうように）フォトカプラ３１の発光素子を駆動する。例えば、フィードバック回路３０は、図２に示す如く分圧抵抗Ｒ３及びＲ４間の接続ノードに接続され、二次側電圧ＶＳに応じた電圧ＶＢに基づき、二次側電圧ＶＳ及び目標電圧ＶＴＧ間の誤差に応じた電流をフォトカプラ３１の発光素子に供給する。フィードバック回路３０はシャントレギュレータやエラーアンプ等にて構成される。
【００３７】
一次側制御回路１０はフォトカプラ３１の受光素子に接続され、フォトカプラ３１の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック電圧ＶＦＢが一次側制御回路１０に入力される。また、センス抵抗ＲＣＳでの電圧降下に相当する電流センス電圧ＶＣＳも一次側制御回路１０に入力される。
【００３８】
一次側制御回路１０はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートに駆動信号ＤＲＶを供給することでスイッチングトランジスタＭ１をスイッチング駆動する。駆動信号ＤＲＶは、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタＭ１のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタＭ１は、夫々、オフ状態、オン状態となる。一次側制御回路１０の構成及び制御方式は特に限定されない。例えば、一次側制御回路１０は、ＰＷＭ（パルス幅変調）を利用してフィードバック電圧ＶＦＢに応じたデューティを有する駆動信号ＤＲＶをスイッチングトランジスタＭ１のゲートに供給しても良いし、ＰＦＭ（パルス周波数変調）を利用してフィードバック電圧ＶＦＢに応じた周波数を有する駆動信号ＤＲＶをスイッチングトランジスタＭ１のゲートに供給しても良い。また例えば一次側制御回路１０は電流センス電圧ＶＣＳに基づいて（即ちスイッチングトランジスタＭ１に流れる電流に応じて）駆動信号ＤＲＶがハイレベルとなる区間の幅を調節しても良い。
【００３９】
一次側制御回路１０には複数の端子が設けられており、一次側制御回路１０に設けられた複数の端子には、スイッチングトランジスタＭ１のゲートに接続される端子ＴＭ１１と、電源電圧ＶＣＣを受ける端子ＴＭ１２と、グランドＧＮＤ１に接続される端子ＴＭ１３と、フィードバック電圧ＶＦＢを受ける端子ＴＭ１４と、電流センス電圧ＶＣＳを受ける端子ＴＭ１５と、が含まれる。
【００４０】
二次側制御回路２０には複数の端子が設けられており、二次側制御回路２０に設けられた複数の端子には、ＳＲトランジスタＭ２のゲートに接続される端子ＴＭ２１と、二次側電圧ＶＳを受ける端子ＴＭ２２と、グランドＧＮＤ２に接続される端子ＴＭ２３と、電圧ＶＡを受ける端子ＴＭ２４と、電圧ＶＢを受ける端子ＴＭ２５と、が含まれる。
【００４１】
このように構成されたＤＣ／ＤＣコンバータ４では、スイッチングトランジスタＭ１をスイッチング駆動することにより（換言すればスイッチングトランジスタＭ１をスイッチング制御することにより）一次側電圧ＶＰから二次側電圧ＶＳを得ることができる。即ち、スイッチングトランジスタＭ１のオン区間において一次側巻線Ｗ１にエネルギが蓄積され、蓄積されたエネルギがスイッチングトランジスタＭ１のオフ区間にて二次側巻線Ｗ２から放出されることにより出力コンデンサＣ２が充電されて二次側電圧ＶＳが得られる。エネルギが二次側巻線Ｗ２から放出される際にＳＲトランジスタＭ２をオンにしておくことで損失の低減が図られる。
【００４２】
尚、一次側電源回路１１を設ける代わりに、トランスＴＲに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御回路１０の電源電圧ＶＣＣが生成されるようにしても良い。
【００４３】
また、センス抵抗ＲＣＳを介して流れる電流を一次側電流と称し、記号“ＩＰ”にて参照する。一次側電流ＩＰは、入力端子ＴＭ１Ｈから一次側巻線Ｗ１及びスイッチングトランジスタＭ１を通じてグランドＧＮＤ１へと流れる電流である。
【００４４】
以下、一次側制御回路１０の特異な構成及び動作を説明する。後述の他の実施形態を含め、一次側制御回路１０の構成及び動作に関連して述べられる任意のレベル、電位及び電圧は、特に記述無き限り、グランドＧＮＤ１の電位を基準とするレベル、電位及び電圧であると解して良い（但し二次側電圧ＶＳを除く）。
【００４５】
図３に、一次側制御回路１０内の一部の構成図を示す。一次側制御回路１０は、制御信号生成部１１０、ドライブ部１２０、電流検出部１３０、過電流検出部１４０、マスク設定部１５０、異常検出部１６０及び保護処理部１７０を備える。尚、保護処理部１７０はドライブ部１２０に内包されていると考えても良い。ドライブ部１２０及び保護処理部１７０により、駆動信号ＤＲＶをスイッチングトランジスタＭ１に供給する駆動信号供給部が形成される、と考えることができる。
【００４６】
制御信号生成部１１０は、矩形波状の信号である制御信号ＣＮＴを生成及び出力する。制御信号ＣＮＴは、ローレベル及びハイレベルの何れかの信号レベルをとる二値化信号である。図４に示す如く、制御信号ＣＮＴの信号レベルがハイレベルである区間をオン制御区間と称し、制御信号ＣＮＴの信号レベルがローレベルである区間をオフ制御区間と称する。オン制御区間とオフ制御区間は交互に繰り返し発生し、互いに隣接する１つのオン制御区間と１つのオフ制御区間とで単位制御区間が形成される。ここでは、各単位制御区間において、オン制御区間が先に発生し、オン制御区間の後にオフ制御区間が発生するものとする。
【００４７】
制御信号ＣＮＴによりスイッチングトランジスタＭ１のオン／オフ状態が指定される。オン制御区間はスイッチングトランジスタＭ１がオン状態とされるべき区間を指し、オフ制御区間はスイッチングトランジスタＭ１がオフ状態とされるべき区間を指す。制御信号ＣＮＴによりオン制御区間とオフ制御区間が交互に繰り返し指定及び設定されることになる。尚、図４に示されたマスク区間については後述される。
【００４８】
制御信号生成部１１０は、ＰＷＭ（パルス幅変調）を利用してＰＷＭ信号を制御信号ＣＮＴとして生成するようにしても良い。この場合、スイッチングトランジスタＭ１は所定のＰＷＭ周波数でスイッチングされることになり、単位制御区間は、ＰＷＭ周波数の逆数に相当する時間長さを持つことになる。この他、ＰＦＭ（パルス周波数変調）を利用して制御信号ＣＮＴを生成しても良いし、コンスタントオン固定方式にて制御信号ＣＮＴを生成しても構わない。
【００４９】
制御信号生成部１１０は、フィードバック電圧ＶＦＢに基づいて、又は、フィードバック電圧ＶＦＢ及び電流センス電圧ＶＣＳに基づいて、制御信号ＣＮＴを生成することができる。仮に、パルストランス等を用いて一次側制御回路１０及び二次側制御回路２０間の双方向通信が可能となっている場合にあっては、二次側制御回路２０から一次側制御回路１０に伝送された信号に基づいて、制御信号ＣＮＴを生成するようにしても良い。
【００５０】
以下では、説明の具体化のため、特に記述無き限り、フィードバック電圧ＶＦＢ及び電流センス電圧ＶＣＳに基づくＰＷＭ信号が制御信号ＣＮＴとして生成されるものとする。この場合、フィードバック電圧ＶＦＢ及び電流センス電圧ＶＣＳに基づき制御信号ＣＮＴのデューティが決定されて良い。制御信号ＣＮＴのデューティとは、単位制御区間を占めるオン制御区間の割合を指す。
【００５１】
ドライブ部１２０は、制御信号ＣＮＴに基づく駆動信号ＤＲＶを、端子ＴＭ１１を通じてスイッチングトランジスタＭ１のゲートに供給することでスイッチングトランジスタＭ１をスイッチングさせる。ドライブ部１２０は、原則として、オン制御区間にはハイレベルの駆動信号ＤＲＶをトランジスタＭ１のゲートに供給し且つオフ制御区間にはローレベルの駆動信号ＤＲＶをトランジスタＭ１のゲートに供給する（例外については後述）。ハイレベルの駆動信号ＤＲＶがトランジスタＭ１のゲートに供給されているとき、トランジスタＭ１はオン状態にあり、ローレベルの駆動信号ＤＲＶがトランジスタＭ１のゲートに供給されているとき、トランジスタＭ１はオフ状態にある。
【００５２】
電流検出部１３０は、センス抵抗ＲＣＳを用いてスイッチングトランジスタＭ１に流れる一次側電流ＩＰ（対象電流）を検出し、その検出結果を示す電流センス電圧ＶＣＳ２を生成及び出力する。具体的には、グランドＧＮＤ１を基準としてセンス抵抗ＲＣＳにて生じる電圧降下（即ち電流センス電圧ＶＣＳ）が端子ＴＭ１５を通じて電流検出部１３０に与えられる。電流検出部１３０は、増幅器及びフィルタ等を含んで構成され、電流センス電圧ＶＣＳに応じた電流センス電圧ＶＣＳ２を生成及び出力する。尚、図５に示す如く、一次側制御回路１０に電流検出部１３０が設けられていなくても良い。この場合、電流センス電圧ＶＣＳ２は電流センス電圧ＶＣＳと同じものであると解せば良い。何れにせよ、電流センス電圧ＶＣＳ２は一次側電流ＩＰの大きさに比例する電圧値を持った電圧（対象電圧）であり、一次側電流ＩＰの増大に伴って上昇し、一次側電流ＩＰの減少に伴って低下する。
【００５３】
過電流検出部１４０は、所定の過電流判定電圧ＶＯＣを生成する電圧源１４１と、コンパレータ１４２と、を備える。コンパレータ１４２において、非反転入力端子に電流センス電圧ＶＣＳ２が入力される一方で反転入力端子に過電流判定電圧ＶＯＣが入力され、コンパレータ１４２は、それらの電圧ＶＣＳ２及びＶＯＣの高低関係に応じた信号ＣＭＰＯＣを出力する。具体的には、コンパレータ１４２は、“ＶＣＳ２＞ＶＯＣ”の成立時において（即ち電圧ＶＣＳ２が電圧ＶＯＣよりも高い時において）、ハイレベルの信号ＣＭＰＯＣを出力し、それ以外では、ローレベルの信号ＣＭＰＯＣを出力する。但し、“ＶＣＳ２＝ＶＯＣ”のとき、信号ＣＭＰＯＣはハイレベルとなり得る。
【００５４】
過電流検出部１４０は、過電流の発生有無を検出して、その検出結果を信号ＣＭＰＯＣとして出力するものである。過電流とは、一次側電流ＩＰの大きさが所定の過電流判定閾値ＩＯＣより大きい状態を指す。過電流判定電圧ＶＯＣは、一次側電流ＩＰが過電流の状態にあるか否かの境界を示す所定の過電流判定閾値ＩＯＣを電圧信号の形態で表現したものである。つまり、“ＶＣＳ２＞ＶＯＣ”の成立は、“ＩＰ＞ＩＯＣ”の成立に相当すると共に一次側電流ＩＰが過電流の状態にあることを示し、“ＶＣＳ２＜ＶＯＣ”の成立は、ＩＰ＜ＩＯＣ”の成立に相当すると共に一次側電流ＩＰが過電流の状態にあることを示さない。このように、過電流検出部１４０は、一次側電流ＩＰの大きさが過電流判定閾値ＩＯＣを超える過電流の発生有無を検出する。コンパレータ１４２からのハイレベルの出力信号ＣＭＰＯＣは、過電流が検出されたことを示し、コンパレータ１４２からのローレベルの出力信号ＣＭＰＯＣは、過電流が検出されたことを示さない（換言すれば過電流が無いこと示す）。
【００５５】
マスク設定部１５０は、制御信号生成部１１０からの制御信号ＣＮＴを参照し、各単位制御区間に対してマスク区間を設定する（図４参照）。各単位制御区間において、マスク区間は、オン制御区間の開始タイミングから始まり且つ所定のマスク時間（即ちマスク時間長）を有する。
【００５６】
ＡＣ／ＤＣコンバータ１において、スイッチングトランジスタＭ１がオン／オフを繰り返す場合や、いわゆる連続モードでトランスＴＲが使用されている場合などにあっては、スイッチングの瞬間にトランジスタＭ１のドレイン又はソースにサージ状の大きな電圧が生じる。図２の構成においては、トランジスタＭ１がターンオンする瞬間にサージ状の大きな電圧がトランジスタＭ１のソースに生じる。このサージ状の大きな電圧によって過電流が誤検出されることないよう、上述のマスク区間が設定され、マスク区間内においては信号ＣＭＰＯＣがマスクされる。即ち、マスク区間内では信号ＣＭＰＯＣが無効なものとして取り扱われる。
【００５７】
具体的には、マスク設定部１５０は、信号ＣＭＰＯＣに基づく過電流有無信号ＳＯＣを生成及び出力する。マスク設定部１５０は、マスク区間外において過電流有無信号ＳＯＣのレベルを信号ＣＭＰＯＣのレベルと一致させるが、マスク区間内においては、信号ＣＭＰＯＣのレベルに依らず過電流有無信号ＳＯＣのレベルをローレベルに固定する。ハイレベルの過電流有無信号ＳＯＣは過電流が検出されたことを示す過電流検出信号として機能し、ローレベルの過電流有無信号ＳＯＣは過電流検出信号として機能しない。
【００５８】
異常検出部１６０は、所定の異常判定電圧ＶＳＲＴを生成する電圧源１６１と、コンパレータ１６２と、インバータ部１６３と、を備える。コンパレータ１６２において、非反転入力端子に電流センス電圧ＶＣＳ２が入力される一方で反転入力端子に異常判定電圧ＶＳＲＴが入力され、コンパレータ１６２は、それらの電圧ＶＣＳ２及びＶＳＲＴの高低関係に応じた信号ＣＭＰＳＲＴを出力する。具体的には、コンパレータ１６２は、“ＶＣＳ２＞ＶＳＲＴ”の成立時において（即ち電圧ＶＣＳ２が電圧ＶＳＲＴよりも高い時において）、ハイレベルの信号ＣＭＰＳＲＴを出力し、それ以外では、ローレベルの信号ＣＭＰＳＲＴを出力する。但し、“ＶＣＳ２＝ＶＳＲＴ”のとき、信号ＣＭＰＳＲＴはハイレベルとなり得る。
【００５９】
異常検出部１６０は、異常の発生有無を検出して、その検出結果を信号ＣＭＰＳＲＴとして出力するものである。過電流も一種の異常であると解することができるが、異常検出部１６０にて発生有無が検出される異常は、過電流検出部１４０の検出対象としての過電流とは異なる異常である。異常検出部１６０は、主として例えば、短絡異常の発生有無を検出する。ここにおける短絡異常は、一次側巻線Ｗ１の両端間が短絡する異常、又は、二次側巻線Ｗ２の両端間が短絡する異常を含む。これらの短絡が生じている状態でスイッチングトランジスタＭ１がオンとされると、上記過電流判定閾値ＩＯＣを大きく上回る一次側電流ＩＰが流れ、一次側電流ＩＰが流れる電路上の素子（トランジスタＭ１を含む）が比較的短時間で破損しかねない。
【００６０】
そこで、一次側制御回路１０では、過電流検出部１４０とは別に異常検出部１６０を設けている。異常検出部１６０の検出対象となる異常とは、一次側電流ＩＰの大きさが所定の異常判定閾値ＩＳＲＴより大きい状態を指す。異常判定閾値ＩＳＲＴは過電流判定閾値ＩＯＣよりも大きい。尚、以下の説明において、単に異常と称した場合、それは、異常検出部１６０の検出対象となる異常を指すものとする。
【００６１】
異常判定電圧ＶＳＲＴは、ＡＣ／ＤＣコンバータ１又はＤＣ／ＤＣコンバータ４に異常があるか否かの境界を示す所定の異常判定閾値ＩＳＲＴを電圧信号の形態で表現したものである。つまり、“ＶＣＳ２＞ＶＳＲＴ”の成立は、“ＩＰ＞ＩＳＲＴ”の成立に相当すると共に異常（特に例えば上記短絡異常）があることを示し、“ＶＣＳ２＜ＶＳＲＴ”の成立は、“ＩＰ＜ＩＳＲＴ”の成立に相当すると共に異常があることを示さない。このように、異常検出部１６０は、一次側電流ＩＰの大きさが異常判定閾値ＩＳＲＴを超える異常の発生有無を検出する。コンパレータ１６２からのハイレベルの出力信号ＣＭＰＳＲＴは、異常が検出されたことを示し、コンパレータ１６２からのローレベルの出力信号ＣＭＰＳＲＴは、異常が検出されたことを示さない（換言すれば異常が無いこと示す）。
【００６２】
インバータ部１６３は、コンパレータ１６２の出力信号ＣＭＰＳＲＴに基づき異常有無信号ＳＳＲＴを生成及び出力する異常有無信号生成部の例である。インバータ部１６３は複数のインバータ回路の直列回路から成る。ここでは、信号ＳＳＲＴが信号ＣＭＰＳＲＴと同じ信号レベルを有するようにインバータ部１６３が形成されているものとする。即ち、信号ＣＭＰＳＲＴのレベルがハイレベル、ローレベルであれば、信号ＳＳＲＴのレベルも夫々ハイレベル、ローレベルとなる。故に、ハイレベルの異常有無信号ＳＳＲＴは異常（特に例えば上記短絡異常）が検出されたことを示す異常検出信号として機能し、ローレベルの異常有無信号ＳＳＲＴは異常検出信号として機能しない。異常検出部１６０は、異常判定閾値ＩＳＲＴを超える一次側電流ＩＰが検出されている区間において異常検出信号を出力することになる。
【００６３】
保護処理部１７０は、マスク設定部１５０からの過電流有無信号ＳＯＣと、異常検出部１６０からの異常有無信号ＳＳＲＴとに基づき、必要なタイミングにおいて所定の保護動作を行う又はドライブ部１２０に行わせる。保護動作には、ハイレベルの過電流有無信号ＳＯＣ（即ち過電流検出信号）に基づいて実行される過電流保護動作と、ハイレベルの異常有無信号ＳＳＲＴ（即ち異常検出信号）に基づいて実行される異常保護動作と、がある。異常として上述の短絡異常に注目したとき、異常保護動作は短絡保護動作と読み替えられても良い。
【００６４】
これらの保護動作について説明する。まず図６を参照し、過電流保護動作及び異常保護動作の何れも伴わない通常動作を説明する。図６は第１状況におけるＡＣ／ＤＣコンバータ１のタイミングチャートである。第１状況では信号ＳＯＣ及びＳＳＲＴがローレベルに維持されている。信号ＳＯＣ及びＳＳＲＴがローレベルに維持されているとき、ＡＣ／ＤＣコンバータ１にて通常動作が継続的に実行される。以下では説明の具体化のため、時系列上に並ぶ複数の単位制御区間の内、ｎ番目の単位制御区間を記号“Ｐ［ｎ］”にて参照し、単位制御区間Ｐ［ｎ］に属するオン制御区間、オフ制御区間を、夫々、記号“Ｐｏｎ［ｎ］”、“Ｐｏｆｆ［ｎ］”にて参照する。ｎは任意の自然数である。
【００６５】
図６に示す第１状況において、各単位制御区間中のマスク区間内で“ＶＯＣ＜ＶＣＳ２”が成立することがあるが、マスク区間外で“ＶＯＣ＜ＶＣＳ２”が成立することは無いため、マスク設定部１５０の機能により過電流有無信号ＳＯＣはローレベルに維持されている。また、第１状況において、“ＶＳＲＴ＜ＶＣＳ２”が成立することは無いため、異常有無信号ＳＳＲＴもローレベルに維持されている。信号ＳＯＣ及びＳＳＲＴがローレベルに維持される通常動作において、ドライブ部１２０は、原則通り、制御信号ＣＮＴがハイレベルとなるオン制御区間にてハイレベルの駆動信号ＤＲＶをトランジスタＭ１のゲートに供給してトランジスタＭ１をオン状態とし、且つ、制御信号ＣＮＴがローレベルとなるオフ制御区間にてローレベルの駆動信号ＤＲＶをトランジスタＭ１のゲートに供給してトランジスタＭ１をオフ状態とする。
【００６６】
図７は、第２状況におけるＡＣ／ＤＣコンバータ１のタイミングチャートである。第２状況では、異常有無信号ＳＳＲＴが常にローレベルに維持される一方で、各オン制御区間内のタイミングであって且つマスク区間外のタイミングにおいて“ＶＯＣ＜ＶＳＣ２＜ＶＳＲＴ”が成立することで信号ＳＯＣがハイレベルとなる区間が生じている。第２状況では、ハイレベルの信号ＳＯＣ（即ち過電流検出信号）を受けて過電流保護動作が実行される。過電流保護動作において、ドライブ部１２０は、制御信号ＣＮＴのレベルに拘らず駆動信号ＤＲＶをローレベルとすることでスイッチングトランジスタＭ１をターンオフさせる。過電流保護動作によるトランジスタＭ１のオフ状態は次回のオン制御区間まで継続する。つまり、ドライブ部１２０は、オン制御区間Ｐｏｎ［ｎ］に属する区間であって且つマスク区間外の区間において過電流が検出されたとき（即ち信号ＳＳＲＴがハイレベルとなったとき）、トランジスタＭ１のターンオフを伴う過電流保護動作を実行し、当該過電流保護動作では、制御信号ＣＮＴのレベルに拘らず駆動信号ＤＲＶをローレベルとすることでスイッチングトランジスタＭ１をターンオフさせ、オン制御区間Ｐｏｎ［ｎ＋１］が到来するまでトランジスタＭ１のオフ状態を維持する。その後、制御信号ＣＮＴにアップエッジが生じてオン制御区間Ｐｏｎ［ｎ＋１］が開始されるとトランジスタＭ１はターンオンされ、単位制御区間Ｐ［ｎ］と同様の動作が繰り返される。
【００６７】
また、図８に示す如く、ハイレベルの信号ＳＯＣ（即ち過電流検出信号）が発生したことに応答して制御信号ＣＮＴのレベルがハイレベルからローレベルに切り替えられる構成が採用されていても良い。この場合には、信号ＳＯＣを制御信号生成部１１０に与えておくと良い。何れにせよ、ドライブ部１２０は、マスク区間外の過電流の検出に応答してトランジスタＭ１のターンオフを伴う過電流保護動作を行い、マスク区間内の過電流の検出に応答しては過電流保護動作を行わない。
【００６８】
図９は、第３状況におけるＡＣ／ＤＣコンバータ１のタイミングチャートである。第３状況では上述の短絡異常の発生により異常保護動作が行われる。第３状況では、過電流有無信号ＳＯＣが有意に機能しないため、過電流有無信号ＳＯＣの波形の図示を省略している。
【００６９】
オン制御区間Ｐｏｎ［ｎ−１］では短絡異常が発生しておらず、オン制御区間Ｐｏｎ［ｎ］の直前において短絡異常（例えば一次側巻線Ｗ１の両端間の短絡異常）が発生したことが、図９の第３状況では想定されている。オン制御区間Ｐｏｎ［ｎ］に注目して異常保護動作を説明する。異常保護動作は、前段保護動作と、その後に実行され得る後段保護動作とから成る。
【００７０】
前段保護動作は、オン制御区間Ｐｏｎ［ｎ］において、ハイレベルの信号ＳＳＲＴが異常検出部１６０から初めて出力された時点から開始される。前段保護動作において、ドライブ部１２０は、保護処理部１７０の制御の下、信号ＳＳＲＴがハイレベルである区間において制御信号ＣＮＴに拘らず駆動信号ＤＲＶをローレベルとする。前段保護動作において、ドライブ部１２０は、保護処理部１７０の制御の下、信号ＳＳＲＴがローレベルであれば制御信号ＣＮＴに従って駆動信号ＤＲＶを出力する（即ち、信号ＳＳＲＴがローレベル且つ制御信号ＣＮＴがハイレベルであればハイレベルの駆動信号ＤＲＶを出力し、信号ＳＳＲＴがローレベル且つ制御信号ＣＮＴがローレベルであればローレベルの駆動信号ＤＲＶを出力する）。
【００７１】
後段保護動作は、異常ラッチ信号ＳＳＲＴ＿Ｌがハイレベルである区間に実行される。異常ラッチ信号ＳＳＲＴ＿Ｌは異常有無信号ＳＳＲＴに基づき保護処理部１７０又はドライブ部１２０内で生成される。異常ラッチ信号ＳＳＲＴ＿Ｌの初期レベルはローレベルであり、前段保護動作を経て所定の異常検出条件が成立したとき、異常ラッチ信号ＳＳＲＴ＿Ｌの信号レベルのローレベルからハイレベルに切り替えを伴って後段保護動作が開始される。後段保護動作では、制御信号ＣＮＴに基づくスイッチングトランジスタＭ１のスイッチングを停止して駆動信号ＤＲＶをローレベルに固定することによりスイッチングトランジスタＭ１をオフ状態に維持する。
【００７２】
図９及び図１０を参照して異常保護動作を詳説する。図１０は図９の一部の拡大図である。オン制御区間Ｐｏｎ［ｎ］の直前、及び、オン制御区間Ｐｏｎ［ｎ］の開始タイミングｔ１において信号ＳＳＲＴ及ＳＳＲＴ＿Ｌはローレベルである。第３状況において、タイミングｔ１、ｔ２、ｔ３、ｔ４、ｔ５、ｔ６がこの順番で順次訪れる。タイミングｔ１〜ｔ６は全てオン制御区間Ｐｏｎ［ｎ］に属する。タイミングｔ１からタイミングｔ６まで前段保護動作が行われ、タイミングｔ６以降に後段保護動作が行われる。
【００７３】
第３状況において、タイミングｔ１でのオン制御区間Ｐｏｎ［ｎ］の開始に伴って駆動信号ＤＲＶがハイレベルとなりスイッチングトランジスタＭ１がターンオンすると、異常判定電圧ＶＳＲＴを超える電流センス電圧ＶＣＳ２が得られ、タイミングｔ２にて信号ＳＳＲＴがローレベルからハイレベルに切り替わる。タイミングｔ２における信号ＳＳＲＴのハイレベルへの切り替わりに応答し、ドライブ部１２０は、保護処理部１７０の制御の下、制御信号ＣＮＴに拘らず駆動信号ＤＲＶをローレベルとすることでスイッチングトランジスタＭ１をターンオフさせる。スイッチングトランジスタＭ１のターンオフにより電流センス電圧ＶＣＳ２が異常判定電圧ＶＳＲＴを下回って低下し、タイミングｔ３にて信号ＳＳＲＴがハイレベルからローレベルに切り替わる。
【００７４】
タイミングｔ３での信号ＳＳＲＴのローレベルへの切り替わりに伴って駆動信号ＤＲＶがハイレベルに戻りスイッチングトランジスタＭ１が再びターンオンすると、異常判定電圧ＶＳＲＴを超える電流センス電圧ＶＣＳ２が再び得られ、タイミングｔ４にて信号ＳＳＲＴが再びローレベルからハイレベルに切り替わる。タイミングｔ４における信号ＳＳＲＴのハイレベルへの切り替わりに応答し、ドライブ部１２０は、保護処理部１７０の制御の下、制御信号ＣＮＴに拘らず駆動信号ＤＲＶをローレベルとすることでスイッチングトランジスタＭ１を再びターンオフさせる。スイッチングトランジスタＭ１のターンオフにより電流センス電圧ＶＣＳ２が異常判定電圧ＶＳＲＴを下回って低下し、タイミングｔ５にて信号ＳＳＲＴがハイレベルからローレベルに切り替わる。
【００７５】
タイミングｔ５での信号ＳＳＲＴのローレベルへの切り替わりに伴って駆動信号ＤＲＶがハイレベルに戻りスイッチングトランジスタＭ１が再びターンオンすると、異常判定電圧ＶＳＲＴを超える電流センス電圧ＶＣＳ２が再び得られ、タイミングｔ６にて信号ＳＳＲＴが再びローレベルからハイレベルに切り替わる。
【００７６】
図９及び図１０の例では、タイミングｔ６にて所定の異常検出条件が成立し、タイミングｔ６を境に異常ラッチ信号ＳＳＲＴ＿Ｌがローレベルからハイレベルに切り替えられて後段保護動作が開始される（異常検出条件の詳細は後述）。タイミングｔ１及びｔ２間の時間は異常の検出に関わる検出遅延時間に相当する。タイミングｔ３及びｔ４間の時間、並びに、タイミングｔ５及びｔ６間の時間についても同様である。
【００７７】
このように、ドライブ部１２０は、制御信号ＣＮＴに基づきスイッチングトランジスタＭ１をオン状態としているときに異常検出部１６０から異常検出信号（即ちハイレベルの信号ＳＳＲＴ）が出力されると、その出力に応答して制御信号ＣＮＴに拘らずスイッチングトランジスタＭ１をターンオフし、異常検出信号に基づくスイッチングトランジスタＭ１のターンオフにより異常検出信号が非出力となると（即ち信号ＳＳＲＴがローレベルとなると）制御信号ＣＮＴに基づきスイッチングトランジスタＭ１を再度オン状態とすることが可能である。尚、異常検出信号が非出力となった時点での制御信号ＣＮＴがローレベルであれば、トランジスタＭ１はターンオンされない。
【００７８】
制御信号ＣＮＴに基づきスイッチングトランジスタＭ１がオン状態とされた後に異常検出信号（即ちハイレベルの信号ＳＳＲＴ）に基づきスイッチングトランジスタＭ１がターンオフされる動作を単位保護動作と称する（図１０参照）。保護処理部１７０は、所定の異常検出条件の成否を判定する機能を備え、異常検出条件が成立したときに異常ラッチ信号ＳＳＲＴ＿Ｌのローレベルからハイレベルへの切り替えを発生させて後段保護動作を開始する又はドライブ部１２０に開始させる。異常検出条件は、少なくとも単位保護動作が繰り返されるという条件を含む。上述したように、後段保護動作では、制御信号ＣＮＴに基づくスイッチングトランジスタＭ１のスイッチングを停止して駆動信号ＤＲＶをローレベルに固定することによりスイッチングトランジスタＭ１がオフ状態に維持される。保護処理部１７０は、所定の復帰条件の成否を判定する機能も備え、異常検出条件の成立後に復帰条件が成立すると異常ラッチ信号ＳＳＲＴ＿Ｌをローレベルに戻す。復帰条件が成立するまで後段保護動作は継続実行され（即ちトランジスタＭ１はオフ状態に維持され）復帰条件の成立後に、制御信号ＣＮＴに基づく上記通常動作が可能な状態に戻る。
【００７９】
異常検出条件の成否の判定方法の例として回数判定方法及び時間判定方法を説明する。保護処理部１７０において回数判定方法及び時間判定方法の何れかを採用できる。
【００８０】
回数判定方法を説明する。回数判定方法が採用される場合、何れかのオン制御区間であるオン制御区間Ｐｏｎ［ｎ］において、ｍ回分の単位保護動作（即ち所定回数分の単位保護動作）の繰り返しがあったとき、異常検出条件が成立したと判断されて後段保護動作が開始される。ｍは２以上の任意の整数である。
【００８１】
図９及び図１０の例では、タイミングｔ２をトランジスタＭ１のターンオフタイミングとする第１回目の単位保護動作と、タイミングｔ４をトランジスタＭ１のターンオフタイミングとする第２回目の単位保護動作と、タイミングｔ６をトランジスタＭ１のターンオフタイミングとする第３回目の単位保護動作と、が行われており、第１〜第３回目の単位保護動作の繰り返しを以って異常検出条件が成立している。このため、図９及び図１０の例に対して回数判定方法を当てはめた場合、“ｍ＝３”であり、タイミングｔ６にて異常検出条件が成立する。仮に“ｍ＝２”とするのであれば、タイミングｔ４にて異常検出条件が成立してタイミングｔ４から後段保護動作が開始される。
【００８２】
回数判定方法が採用される場合、オン制御区間Ｐｏｎ［ｎ］において、（ｍ−１）回以下分の単位保護動作の繰り返しがあったとしても、その後に異常検出信号が出力されることなく（即ち信号ＳＳＲＴのアップエッジが生じることなく）オン制御区間Ｐｏｎ［ｎ］が終了したならば、後段保護動作が行われることなく異常保護動作が終了する。
【００８３】
例えば、保護処理部１７０に、異常検出信号の発生回数（即ち信号ＳＳＲＴにおけるアップエッジの発生回数）をカウント値として計数するカウンタを設けておくと良い。保護処理部１７０は、カウント値が“ｍ”の値に達した時点で回数判定方法に係る異常検出条件が成立したと判断すれば良い。カウント値は制御信号ＣＮＴのアップエッジの発生に応答してゼロにリセットされる。
【００８４】
時間判定方法を説明する。時間判定方法が採用される場合、何れかのオン制御区間であるオン制御区間Ｐｏｎ［ｎ］において、所定時間ＴＣ以上に亘る単位保護動作の繰り返しがあったとき、異常検出条件が成立したと判断されて後段保護動作が開始される。
【００８５】
図９及び図１０の例に対して時間判定方法を当てはめた場合、タイミングｔ２を単位保護動作の繰り返しの始期とみなすことができる。そして、タイミングｔ２から所定時間ＴＣが経過したタイミングは、タイミングｔ４より後であって且つタイミングｔ６より前のタイミングであるとする。そうすると、タイミングｔ６の段階で、所定時間ＴＣ以上に亘る単位保護動作（上記第１〜第３回目の単位保護動作）の繰り返しがあったことになるので、タイミングｔ６にて異常検出条件が成立する。
【００８６】
時間判定方法が採用される場合、オン制御区間Ｐｏｎ［ｎ］において、１回以上の単位保護動作が実行されたとしても、所定時間ＴＣ以上に亘って単位保護動作が繰り返されることなくオン制御区間Ｐｏｎ［ｎ］が終了したならば、後段保護動作が行われることなく異常保護動作が終了する。
【００８７】
時間判定方法の採用時には以下のような構成を採用できる。即ち例えば、保護処理部１７０に、所定の異常監視フラグを設けておくと共に、任意のタイミングからの経過時間を計測可能なタイマ回路を設けておく。保護処理部１７０により異常監視フラグに“０”又は“１”の値が設定される。異常監視フラグの値は制御信号ＣＮＴのアップエッジが生じるごとに“０”にリセットされる。そして、オン制御区間Ｐｏｎ［ｎ］において、保護処理部１７０は、信号ＳＳＲＴの初回のアップエッジが生じたとき、上記タイマ回路を用いて、そのアップエッジの発生タイミング（図１０ではタイミングｔ２）からの経過時間の計測を開始し、計測した経過時間が所定時間ＴＣに達した時点で異常監視フラグに“１”を設定する。その後、異常監視フラグに“１”が設定された状態で信号ＳＳＲＴのアップエッジが生じたとき、異常検出条件が成立したと判断すれば良い。
【００８８】
後段保護動作の実現方法として２つの方法がある。
一方の方法は、後段保護動作の実行中に制御信号ＣＮＴがハイレベルとなり得るが、制御信号ＣＮＴに拘らず駆動信号ＤＲＶをローレベルで固定する方法である（図９では、当該方法の採用が想定されている）。
他方の方法は、後段保護動作において制御信号ＣＮＴをローレベルに固定する方法である。この方法の採用時には、異常ラッチ信号ＳＳＲＴ＿Ｌを制御信号生成部１１０に与えて、異常ラッチ信号ＳＳＲＴ＿Ｌがハイレベルとなっている区間では制御信号ＣＮＴをローレベルに固定する回路を設けておけば良い。
【００８９】
尚、図３の構成からも理解されるよう、マスク区間によるマスクは過電流検出信号に対してのみ適用され、異常検出信号には適用されない。つまり、マスク区間内での過電流の検出に応答して上述の過電流保護動作は行われないが、異常判定閾値ＩＳＲＴを超える一次側電流ＩＰが検出されることで異常検出信号（即ちハイレベルの信号ＳＳＲＴ）が出力されている区間では、当該区間がマスク区間外の区間であるかマスク区間内の区間であるかに関係なく、且つ、制御信号ＣＮＴに拘らず駆動信号ＤＲＶがローレベルとされてスイッチングトランジスタＭ１がオフ状態とされる。
【００９０】
図７に示す過電流保護動作は異常保護動作が行われないことを前提に実行される動作である。“ＶＳＲＴ＜ＶＣＳ２”の成立に伴って信号ＳＳＲＴがハイレベルとなったときには、信号ＳＯＣもハイレベルとなり得るが、このとき信号ＳＯＣの存在は無視され、過電流保護動作に優先して異常保護動作が実行されるものとする。尚、上述の短絡異常の発生時には、設定されたマスク区間内にて異常検出条件が成立することが想定され、基本的に、信号ＳＯＣ及びＳＳＲＴが同時にハイレベルとなることは無い。
【００９１】
異常検出条件の成立に伴うスイッチングの停止から復帰する方法は任意であるが、採用可能な復帰の方法として、以下に第１〜第３復帰方法を挙げる。
【００９２】
第１復帰方法は、単位制御区間ごとに信号ＳＳＲＴ＿Ｌのラッチを解消する方法である。即ち第１復帰方法では、単位制御区間が到来するごとに（換言すれば制御信号ＣＮＴのアップエッジが生じるごとに）復帰条件が成立する。故に例えば、図９及び図１０に示す第３状況に如く、オン制御区間Ｐｏｎ［ｎ］中のタイミングｔ６にて異常検出条件が成立して異常ラッチ信号ＳＳＲＴ＿Ｌがハイレベルとなった場合、次回に制御信号ＣＮＴのアップエッジが生じてオン制御区間Ｐｏｎ［ｎ＋１］が開始されると復帰条件が成立し、異常ラッチ信号ＳＳＲＴ＿Ｌがローレベルに戻される。
【００９３】
そして、異常検出条件を成立させる要因が解消されていないならば、オン制御区間Ｐｏｎ［ｎ＋１］でも異常検出条件が成立して異常保護動作が改めて行われることになる。異常検出条件を成立させる要因が解消したならば、解消直後のオン制御区間から通常動作が行われることになる。
【００９４】
第２復帰方法の採用時には、一旦、異常ラッチ信号ＳＳＲＴ＿Ｌがハイレベルとなると、一次側制御回路１０が再起動するまで異常ラッチ信号ＳＳＲＴ＿Ｌがハイレベルに維持され、一次側制御回路１０の再起動を以って復帰条件が成立する。即ち、第２復帰方法の採用時において、一旦、異常ラッチ信号ＳＳＲＴ＿Ｌがハイレベルとなると、当該信号ＳＳＲＴ＿Ｌのハイレベルでのラッチは、一次側制御回路１０の動作が停止するまで継続する。端子ＴＭ１２（図２参照）への供給電圧が所定のリセット電圧以下にまで低下することで、一次側制御回路１０の動作は停止する。一次側制御回路１０の動作停止の後、一次側制御回路１０の起動に必要な電圧が端子ＴＭ１２に加わって一次側制御回路１０が再起動することが第２復帰方法での復帰条件に相当し、一次側制御回路１０が再起動することで異常ラッチ信号ＳＳＲＴ＿Ｌがローレベル（初期レベル）となる。
【００９５】
第３復帰方法は自己復帰方法に属する。尚、第１復帰方法も自己復帰方法の一種と言える。第３復帰方法の採用時には、異常検出条件の成立後、一次側制御回路１０の再起動を必要とすることなく、所定の復帰条件の成立をもって異常ラッチ信号ＳＳＲＴ＿Ｌがローレベルに戻される。例えば、所定のクールダウン時間を計測するためのタイマ回路を保護処理部１７０に設けておき、異常検出条件が成立したタイミングからの経過時間がクールダウン時間に達したときに復帰条件が成立したと判断して異常ラッチ信号ＳＳＲＴ＿Ｌをローレベルに戻す、といった方法を利用できる。
【００９６】
本実施形態によれば、一次側電流ＩＰが流れる電路上の素子（特にスイッチングトランジスタＭ１）が、短絡異常等に起因して破損するリスクが低減される。
【００９７】
異常検出信号が一回でも生成された時点でスイッチングを停止するといった方法も考えられるが、当該方法では、ノイズ等に由来する誤検出でスイッチングが停止される可能性も生じ、望ましくない。ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣコンバータ１の後段に繋がる全てのＤＣ負荷の駆動の元となる直流電圧（ＶＳ）を生成するものであり、ＡＣ／ＤＣコンバータ１でのスイッチング停止は全てのＤＣ負荷の動作停止に繋がるので、可能な限り避けられるべきである。そこで、異常検出信号の一回の生成（信号ＳＳＲＴでの１パルス）でスイッチングを停止するのではなく、図１０に示したような単位保護動作を繰り返すようにする。単位保護動作の繰り返しの中で異常の要因が解消されたのであれば、通常動作が再開されるので後段のＤＣ負荷の動作に対し実質的な影響は生じない。但し、本当に短絡異常等が生じていたのであれば、スイッチングトランジスタＭ１等の保護の観点からスイッチングを停止すべきであるので、単位保護動作の繰り返しを含む異常検出条件の成立を以ってスイッチングを停止させる。これにより、ＡＣ／ＤＣコンバータ１の動作を安易に停止させるべきではないという要請と、素子の破損防止の要請とに、バランス良く応えることが可能となる。
【００９８】
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３〜第５実施形態は第１実施形態を基礎とする実施形態であり、第２〜第５実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第５実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３〜第５実施形態についても同様）。矛盾の無い限り、第１〜第５実施形態の内、任意の複数の実施形態を組み合わせても良い。
【００９９】
まず、第２実施形態における技術の説明に先立ち、図１１（ａ）及び（ｂ）を参照して、ローレベル及びハイレベルの意義について補足する。ローレベル又はハイレベルの信号を受ける信号入力機能、及び、ローレベル又はハイレベルの信号を出力する信号出力機能の内、少なくとも一方を備えた任意の処理回路を考える。図３に示される制御信号生成部１１０、コンパレータ１４２及び１６２、インバータ部１６３を構成する各インバータ回路、保護処理部１７０、及び、ドライブ部１２０は、夫々に、処理回路に分類される。
【０１００】
一次側制御回路１０は、電源電圧ＶＣＣに基づいて内部電源電圧Ｖｒｅｇを生成する内部電源回路（不図示）を有する。内部電源電圧Ｖｒｅｇは、グランドＧＮＤ１を基準として、正の所定の直流電圧値（例えば３．３Ｖ又は５Ｖ）を持つ。一次側制御回路１０内の各回路（処理回路を分類されるものを含む）は、内部電源電圧Ｖｒｅｇを元に駆動する。
【０１０１】
信号入力機能を有する処理回路にはスレッショルド電圧Ｖｔｈが設定されている。図１１（ａ）に示す如く、スレッショルド電圧Ｖｔｈは、正の電圧値を有し、且つ、内部電源電圧Ｖｒｅｇより低い。以下では、スレッショルド電圧Ｖｔｈのレベルを、スレッショルドレベルと称することがある。処理回路における信号入力機能において、処理回路への入力信号のレベルがスレッショルドレベルよりも低ければ、入力信号のレベルはローレベルであると取り扱われ、処理回路への入力信号のレベルがスレッショルドレベルよりも高ければ、入力信号のレベルはハイレベルであると取り扱われる。スレッショルド電圧Ｖｔｈは幅を有する概念であっても良く、この場合、スレッショルド電圧Ｖｔｈの幅における下限レベルより低い入力信号はローレベルとして取り扱われ、スレッショルド電圧Ｖｔｈの幅における上限レベルより高い入力信号はハイレベルとして取り扱われる。
【０１０２】
処理回路における信号出力機能において、処理回路がハイレベルの信号を出力するとき、処理回路の出力信号のレベルは所定のハイレベル範囲内にあり、処理回路がローレベルの信号を出力するとき、処理回路の出力信号のレベルは所定のローレベル範囲内にある。ハイレベル範囲とローレベル範囲は互いに重なり合わず、ハイレベル範囲の下限レベルは、ローレベル範囲の上限レベルよりも高い。ハイレベル範囲の下限レベルより低く且つローレベル範囲の上限レベルよりも高い電位レベルを中間レベル又は中間電位と称する。処理回路において、入力信号におけるスレッショルドレベルは、出力信号における中間レベルに属していて良い。内部電源電圧Ｖｒｅｇのレベルはハイレベル範囲に属し、ハイレベル範囲の上限レベルと実質的に一致する。グランドＧＮＤ１のレベルはローレベル範囲に属し、ローレベル範囲の下限レベルと実質的に一致する。
【０１０３】
第１実施形態では、一次側制御回路１０を構成する各信号のスルーレートが十分に大きく、信号のローレベル及びハイレベル間の遷移が十分に短い時間で完了することが想定されている。但し、実際のスルーレートは有限な大きさを持ち、これに起因して、短絡異常の発生時にスイッチングトランジスタＭ１のゲート電位が中間電位で安定化することがある。このような挙動に関わる動作の流れを、図１２を参照して説明する。
【０１０４】
短絡異常の発生状況で制御信号ＣＮＴがローレベルからハイレベルに切り替わると（ステップＳ１）、スイッチングトランジスタＭ１がターンオンして大きな電流が一次側電流ＩＰとして流れる。結果、“ＶＣＳ２＞ＶＳＲＴ”が成立して信号ＣＭＰＳＲＴのレベルが上昇する（ステップＳ２及びＳ３）。これに伴って信号ＳＳＲＴのレベルが上昇すると、信号ＤＲＶのレベルがグランドＧＮＤ１のレベルに向けて低下してゆき、一次側電流ＩＰが減ることで“ＶＣＳ２＜ＶＳＲＴ”となる（ステップＳ４〜Ｓ６）。そうすると、今度は信号ＣＭＰＳＲＴのレベルが低下し、これに伴って信号ＳＳＲＴのレベルも低下することで信号ＤＲＶのレベルが内部電源電圧Ｖｒｅｇのレベルに向けて上昇してゆく（ステップＳ７〜Ｓ９）。信号ＤＲＶのレベルの上昇により再び“ＶＣＳ２＞ＶＳＲＴ”が成立すると信号ＣＭＰＳＲＴのレベルが上昇する（ステップＳ２及びＳ３）。以後、上述と同様の動作が繰り返される。
【０１０５】
上述の流れの中で、各信号におけるスルーレートが十分に大きく各信号のレベルが瞬間的にローレベル及びハイレベル間で切り替わるのであれば、問題は生じない。しかしながら、実際には、各信号におけるスルーレートは有限の大きさをもっており、例えば、インバータ部１６３を構成する各インバータ回路のスレッショルド電圧Ｖｔｈが共通の電圧（例えばＶｒｅｇ／２）を有していた場合、コンパレータ１６２、インバータ部１６３、ドライブ部１２０を含む負帰還ループにおいて、各インバータ回路の出力信号のレベルがスレッショルドレベル近辺で安定化することがある。これは、インバータ回路の入出力端子間を短絡したときにインバータ回路の出力信号のレベルがスレッショルドレベルで安定化する現象に類似する。このような安定状態に陥ると、ドライブ部１２０の構成等にもよるが、ドライブ部１２０の出力信号である駆動信号ＤＲＶのレベルも中間レベル付近で安定し、大きな電流（例えば異常判定電流ＩＳＲＴ程度の電流）が継続的に一次側電流ＩＰとして流れることも有り得る。
【０１０６】
これを確実に回避して短絡異常の発生時に前段保護動作によりスイッチングトランジスタＭ１をオン／オフさせるべく、第２実施形態に係るインバータ部１６３では、互いに異なるスレッショルド電圧Ｖｔｈを有する２つのインバータ回路を直列接続している。
【０１０７】
図１３に第２実施形態に係る異常検出部１６０の構成例を示す。図１３の異常検出部１６０において、インバータ部１６３は２つのインバータ回路１６３ａ及び１６３ｂにより構成される。コンパレータ１６２の出力信号ＣＭＰＳＲＴはインバータ回路１６３ａへの入力信号としてインバータ回路１６３ａの入力端子に供給される。インバータ回路１６３ａは、インバータ回路１６３ａへの入力信号の反転信号を自身の出力端子から出力する。インバータ回路１６３ａの出力信号はインバータ回路１６３ｂへの入力信号としてインバータ回路１６３ｂの入力端子に供給される。インバータ回路１６３ｂは、インバータ回路１６３ｂへの入力信号の反転信号を自身の出力端子から出力する。インバータ回路１６３ｂの出力信号が異常有無信号ＳＳＲＴに相当する。
【０１０８】
ここで、インバータ回路１６３ａのスレッショルド電圧Ｖｔｈであるスレッショルド電圧Ｖｔｈａと、インバータ回路１６３ｂのスレッショルド電圧Ｖｔｈであるスレッショルド電圧Ｖｔｈｂは、互いに異なっている。“Ｖｔｈａ＞Ｖｔｈｂ”でも良いし、“Ｖｔｈａ＜Ｖｔｈｂ”でも良い。
【０１０９】
例えば、スレッショルド電圧Ｖｔｈａが内部電源電圧Ｖｒｅｇの１／３倍であって且つスレッショルド電圧Ｖｔｈｂが内部電源電圧Ｖｒｅｇの２／３倍である場合を考える。この場合、インバータ回路１６３ａの安定点は入出力信号のレベルがスレッショルド電圧Ｖｔｈａ（ここではＶｒｅｇ／３）となる動作点であるのに対し、インバータ回路１６３ｂの安定点は入出力信号のレベルがスレッショルド電圧Ｖｔｈｂ（ここでは２・Ｖｒｅｇ／３）となる動作点である。故に、短絡異常が生じた場合、スイッチングトランジスタＭ１のゲート電圧を制御するための、コンパレータ１６２、インバータ部１６３、ドライブ部１２０を含む負帰還ループの中で安定点が発生しない。結果、短絡異常の発生状況下の後段保護動作の開始前において、駆動信号ＤＲＶは中間電位付近で安定化せず、スイッチングトランジスタＭ１が確実にオン／オフを繰り返すようになる。
【０１１０】
仮に例えば、コンパレータ１６２及びインバータ回路１６３ａの出力信号のレベルがインバータ回路１６３ａのスレッショルドレベル（ここではＶｒｅｇ／３）で安定化しようとしても、このとき、インバータ回路１６３ｂの出力信号は確実にハイレベルとなる。また例えば、コンパレータ１６２の出力信号のレベルがインバータ回路１６３ｂのスレッショルドレベル（ここでは２・Ｖｒｅｇ／３）となった場合には、インバータ回路１６３ａの出力信号が確実にローレベルとなることを通じてインバータ回路１６３ｂの出力信号がハイレベルとなる。
【０１１１】
図１４にインバータ回路１６３ａ及び１６３ｂの構成例を示す。図１４の構成例において、インバータ回路１６３ａは、高電位側に配置されたハイサイドＭＯＳＦＥＴ１６３ａ＿１と低電位側に配置されたローサイドＭＯＳＦＥＴ１６３ａ＿２との直列回路から成り、インバータ回路１６３ｂは、高電位側に配置されたハイサイドＭＯＳＦＥＴ１６３ｂ＿１と、低電位側に配置されたローサイドＭＯＳＦＥＴ１６３ｂ＿２と、の直列回路から成る。ＭＯＳＦＥＴ１６３ａ＿１及び１６３ｂ＿１はＰチャネル型のＭＯＳＦＥＴであり、ＭＯＳＦＥＴ１６３ａ＿２及び１６３ｂ＿２はＮチャネル型のＭＯＳＦＥＴである。
【０１１２】
ＭＯＳＦＥＴ１６３ａ＿１及び１６３ｂ＿１の各ソースには内部電源電圧Ｖｒｅｇが加わる。ＭＯＳＦＥＴ１６３ａ＿２及び１６３ｂ＿２の各ソースはグランドＧＮＤ１に接続される。ＭＯＳＦＥＴ１６３ａ＿１及び１６３ａ＿２のゲート同士が共通接続されるノードがインバータ回路１６３ａの入力端子に相当し、ＭＯＳＦＥＴ１６３ａ＿１及び１６３ａ＿２のドレイン同士が共通接続されるノードがインバータ回路１６３ａの出力端子に相当する。ＭＯＳＦＥＴ１６３ｂ＿１及び１６３ｂ＿２のゲート同士が共通接続されるノードがインバータ回路１６３ｂの入力端子に相当し、ＭＯＳＦＥＴ１６３ｂ＿１及び１６３ｂ＿２のドレイン同士が共通接続されるノードがインバータ回路１６３ｂの出力端子に相当する。ＭＯＳＦＥＴ１６３ａ＿１及び１６３ａ＿２の各ドレインとＭＯＳＦＥＴ１６３ｂ＿１及び１６３ｂ＿２の各ゲートは互いに共通接続される。
【０１１３】
ＭＯＳＦＥＴ１６３ａ＿１、１６３ａ＿２、１６３ｂ＿１、１６３ｂ＿２のサイズを、夫々、第１、第２、第３、第４サイズと称する。以下の第１又は第２サイズ関係が満たされるよう、それらの４つのＭＯＳＦＥＴを形成すると良い。尚、図１４では、第１サイズ関係の充足が想定されている。
第１サイズ関係において、第１サイズは第２サイズよりも大きく、且つ、第３サイズは第４サイズよりも小さい。このとき、第１サイズと第４サイズは互いに同じであっても良いし、第２サイズと第３サイズは互いに同じであっても良い。
第２サイズ関係において、第１サイズは第２サイズよりも小さく、且つ、第３サイズは第４サイズよりも大きい。このとき、第１サイズと第４サイズは互いに同じであっても良いし、第２サイズと第３サイズは互いに同じであっても良い。
第１又は第２サイズ関係の充足により、スレッショルド電圧Ｖｔｈａ及びＶｔｈｂを互いに異ならせることができる。任意のＭＯＳＦＥＴにおいて、ＭＯＳＦＥＴのサイズとは当該ＭＯＳＦＥＴにおけるチャネル長を指すと考えて良い。
【０１１４】
尚、インバータ回路１６３ａ及び１６３ｂを含む３以上のインバータ回路の直列回路にて、インバータ部１６３を構成するようにしても良い。
【０１１５】
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。ＡＣ／ＤＣコンバータ１に含まれるＤＣ／ＤＣコンバータ４として絶縁同期整流型ＤＣ／ＤＣコンバータの構成を上述したが、ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１に加わる一次側電圧ＶＰからスイッチング方式によりトランスＴＲの二次側において二次側電圧ＶＳを生成する絶縁型ＤＣ／ＤＣコンバータであれば任意である。
【０１１６】
例えば、図２に示したＤＣ／ＤＣコンバータ４では、いわゆるローサイドアプリケーションが採用されているが、ハイサイドアプリケーションが採用されても良い。ハイサイドアプリケーションが採用されたＤＣ／ＤＣコンバータ４では、ＳＲトランジスタＭ２が出力端子ＴＭ２Ｈ側に設けられ、二次側電圧ＶＳが加わる出力端子ＴＭ２ＨとトランスＴＲの二次側巻線Ｗ２との間にＳＲトランジスタＭ２が直列に挿入される。この他、本発明の主旨を損なわない形態で、二次側回路におけるＳＲトランジスタＭ２の配置位置を変更することが可能である。
【０１１７】
また例えば、ＤＣ／ＤＣコンバータ４は、ダイオード整流方式を採用したＤＣ／ＤＣコンバータ（絶縁ダイオード整流型ＤＣ／ＤＣコンバータ）であっても良い。この場合、ＤＣ／ＤＣコンバータ４において、図２のＳＲトランジスタＭ２及び寄生ダイオードＤ２の代わりに、整流ダイオードを二次側回路に設ける。整流ダイオードは二次側巻線Ｗ２とコンデンサＣ２との間に挿入され、一次側巻線Ｗ１から二次側巻線Ｗ２に伝搬された電力を整流する。ダイオード整流方式の採用時において二次側制御回路２０は不要である。
【０１１８】
また例えば、ＤＣ／ＤＣコンバータ４を、フォワード方式の絶縁型ＤＣ／ＤＣコンバータとして構成しても良く、この場合にも、同期整流方式及びダイオード整流方式の何れが採用されて良い。
【０１１９】
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。
【０１２０】
ＡＣ／ＤＣコンバータ１を用いて電源アダプタを構成しても良い。図１５は、ＡＣ／ＤＣコンバータ１を備える電源アダプタ６２０を示す図である。電源アダプタ６２０は、ＡＣ／ＤＣコンバータ１、プラグ６２１、筐体６２２及び出力コネクタ６２３を備え、筐体６２２内にＡＣ／ＤＣコンバータ１が収容及び配置される。プラグ６２１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ１はプラグ６２１を通じて入力された商用交流電圧ＶＡＣから直流の二次側電圧ＶＳを生成する。二次側電圧ＶＳが、出力コネクタ６２３を通じ、図示されない任意の電気機器に供給される。電気機器としては、ノート型パーソナルコンピュータ、情報端末機、デジタルカメラ、デジタルビデオカメラ、携帯電話機（スマートフォンに分類されるものを含む）、携帯オーディオプレイヤなどが例示される。
【０１２１】
ＡＣ／ＤＣコンバータ１を備える電気機器を構成しても良い。図１６（ａ）及び（ｂ）は、ＡＣ／ＤＣコンバータ１を備える電気機器６４０を示す図である。図１６（ａ）及び（ｂ）に示される電気機器６４０はディスプレイ装置であるが、電気機器６４０の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、ＡＣ／ＤＣコンバータを内蔵する機器であれば任意である。電気機器６４０は、ＡＣ／ＤＣコンバータ１、プラグ６４１、筐体６４２及び負荷６４３を備え、筐体６４２内にＡＣ／ＤＣコンバータ１及び負荷６４３が収容及び配置される。プラグ６４１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ１はプラグ６４１を通じて入力された商用交流電圧ＶＡＣから直流の二次側電圧ＶＳを生成する。生成された二次側電圧ＶＳは負荷６４３に供給される。負荷６４３は図１の負荷ＬＤに相当する。負荷６４３は、二次側電圧ＶＳに基づいて駆動する任意の負荷であって良く、例えば、マイコンコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
【０１２２】
＜＜第５実施形態＞＞
本発明の第５実施形態を説明する。第５実施形態では、第１〜第４実施形態に適用可能な応用技術、変形技術などを説明する。
【０１２３】
ＤＣ／ＤＣコンバータ４をＡＣ／ＤＣコンバータ１の構成要素として用いることを上述したが、本発明は、これに限定されない。即ち例えば、ＤＣ／ＤＣコンバータ４は、直流電圧を生成する任意の電圧源（例えばバッテリ）の出力電圧を一次側電圧ＶＰとして受けて、二次側電圧ＶＳを生成するものであっても構わない。
【０１２４】
一次側制御回路１０は半導体集積回路の形態で構成されていると良い。一次側制御回路１０を半導体基板上に集積化したチップをパッケージ（筐体）に収容して封止することで半導体装置を構成しても良い。また、一次側制御回路１０が集積化された半導体基板上に、二次側制御回路２０や、他の回路も併せて集積化されていても良い。
【０１２５】
スイッチングトランジスタＭ１は一次側制御回路１０内の構成要素に含まれていると考えても良い。この場合、上記半導体基板上にスイッチングトランジスタＭ１も集積化されて半導体装置内に含まれることになる。同様に、センス抵抗ＲＣＳは一次側制御回路１０内の構成要素に含まれていると考えても良い。この場合、上記半導体基板上に抵抗ＲＣＳも集積化されて半導体装置内に含まれることになる。
【０１２６】
上述の主旨を損なわない形で、任意の信号又は電圧に関して、それらのハイレベルとローレベルの関係を逆にしても良い。また、上述の主旨を損なわない形で、ＦＥＴのチャネル型を任意に変更可能である。即ち例えば、スイッチングトランジスタＭ１がＰチャネル型のＭＯＳＦＥＴとして構成されるよう、ＤＣ／ＤＣコンバータ４の構成が変形されても良い。
【０１２７】
上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタ（特に例えばスイッチングトランジスタＭ１）を、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
【０１２８】
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
【符号の説明】
【０１２９】
１  ＡＣ／ＤＣコンバータ
２  フィルタ
３  整流回路
４  ＤＣ／ＤＣコンバータ
１０  一次側制御回路
２０  二次側制御回路
Ｍ１  スイッチングトランジスタ（スイッチング素子）
Ｍ２  同期整流トランジスタ
ＴＲ  トランス
Ｗ１  一次側巻線
Ｗ２  二次側巻線
１１０  制御信号生成部
１２０  ドライブ部
１３０  電流検出部
１４０  過電流検出部
１５０  マスク設定部
１６０  異常検出部
１７０  保護処理部
【図１】
2020205660.tif 000003
【図２】
2020205660.tif 000004
【図３】
2020205660.tif 000005
【図４】
2020205660.tif 000006
【図５】
2020205660.tif 000007
【図６】
2020205660.tif 000008
【図７】
2020205660.tif 000009
【図８】
2020205660.tif 000010
【図９】
2020205660.tif 000011
【図１０】
2020205660.tif 000012
【図１１】
2020205660.tif 000013
【図１２】
2020205660.tif 000014
【図１３】
2020205660.tif 000015
【図１４】
2020205660.tif 000016
【図１５】
2020205660.tif 000017
【図１６】
2020205660.tif 000018