(57)【要約】【課題】  底部領域をボディ領域に低抵抗で接続する。【解決手段】  スイッチング素子であって、半導体基板と、トレンチの内面を覆うゲート絶縁膜と、前記トレンチ内に配置されているゲート電極と、低抵抗膜を有する。前記半導体基板が、ソース領域と、ボディ領域と、前記トレンチの底面の下側に配置されているｐ型の底部領域と、ｎ型のドリフト領域と、ｐ型の接続領域を有する。前記半導体基板が、アクティブ領域と非アクティブ領域を有している。前記ドリフト領域が、前記アクティブ領域内の前記ボディ領域の下側で前記ゲート絶縁膜に接している。前記低抵抗膜が、前記非アクティブ領域内で前記トレンチの側面に沿って伸びている。前記接続領域が、前記非アクティブ領域内で前記低抵抗膜に接するように伸びるとともに前記ボディ領域と前記底部領域を接続している。【選択図】図３
2020088158.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子であって、
上面にトレンチが設けられている半導体基板と、
前記トレンチの内面を覆うゲート絶縁膜と、
前記トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、
低抵抗膜、
を有しており、
前記半導体基板が、
前記ゲート絶縁膜に接しているｎ型のソース領域と、
前記ソース領域の下側で前記ゲート絶縁膜に接しているｐ型のボディ領域と、
前記トレンチの底面の下側に配置されているｐ型の底部領域と、
ｎ型のドリフト領域と、
ｐ型の接続領域、
を有しており、
前記半導体基板が、アクティブ領域と非アクティブ領域を有しており、
前記ドリフト領域が、前記アクティブ領域内の前記ボディ領域の下側で前記ゲート絶縁膜に接しており、
前記低抵抗膜が、前記接続領域よりも低い電気抵抗を有しており、前記ゲート電極から絶縁されており、前記非アクティブ領域内で前記トレンチの側面に沿って前記ボディ領域の深さから前記底部領域の深さまで伸びており、
前記接続領域が、前記非アクティブ領域内で前記低抵抗膜に接するように伸びるとともに前記ボディ領域と前記底部領域を接続している、
スイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング素子に関する。
【０００２】
特許文献１に開示のスイッチング素子は、トレンチ内に配置されたゲート絶縁膜とゲート電極を有している。半導体基板は、ソース領域、ボディ領域、ドリフト領域、及び、底部領域を有している。ソース領域は、ｎ型であり、ゲート絶縁膜に接している。ボディ領域は、ｐ型であり、ソース領域の下側でゲート絶縁膜に接している。ドリフト領域は、ｎ型であり、ボディ領域の下側でゲート絶縁膜に接している。底部領域は、ｐ型であり、トレンチの底面の下側に配置されている。また、このスイッチング素子は、トレンチの側面の一部に接するように配置されたｐ型の接続領域を有している。接続領域は、トレンチの側面に沿って伸びており、ボディ領域と底部領域を接続している。接続領域は、底部領域の電位を安定させるために設けられている。
【０００３】
スイッチング素子がオフすると、底部領域からその周囲のドリフト領域に空乏層が伸びることで、トレンチの底面近傍における電界集中が抑制される。したがって、底部領域と接続領域を有するスイッチング素子は、高い耐圧を有する。
【０００４】
スイッチング素子がオンすると、ボディ領域にチャネルが形成される。ボディ領域の下側にドリフト領域が配置されている領域では、チャネルがドリフト領域に繋がる。このため、チャネルによってドリフト領域とソース領域が接続され、ドリフト領域とソース領域の間に電流が流れる。以下では、ボディ領域の下側にドリフト領域が設けられている領域（すなわち、スイッチング素子がオンしたときに電流が流れる領域）を、アクティブ領域という。
【０００５】
他方、接続領域が配置されている領域では、チャネルが形成されても、チャネルがドリフト領域に繋がらず、電流がほとんど流れない。以下では、接続領域が設けられている領域（すなわち、スイッチング素子がオンしたときに電流がほとんど流れない領域）を、非アクティブ領域という。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００７−２４２８５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
接続領域は、ｐ型半導体によって構成されているため、比較的高い電気抵抗を有する。特許文献１のスイッチング素子では、ボディ領域と底部領域の間を低抵抗で接続するために、比較的広い範囲に接続領域を設ける必要がある。すなわち、比較的広い範囲に非アクティブ領域を設ける必要がある。上述したように、非アクティブ領域には、スイッチング素子がオンしたときに電流が流れない。非アクティブ領域を広い範囲に設けると、スイッチング素子に高密度に電流を流すことが困難となり、スイッチング素子が大型化する。したがって、本明細書では、底部領域をボディ領域に低抵抗で接続可能な技術を提案する。
【課題を解決するための手段】
【０００８】
本明細書が開示するスイッチング素子は、上面にトレンチが設けられている半導体基板と、前記トレンチの内面を覆うゲート絶縁膜と、前記トレンチ内に配置されているとともに前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、低抵抗膜を有している。前記半導体基板が、前記ゲート絶縁膜に接しているｎ型のソース領域と、前記ソース領域の下側で前記ゲート絶縁膜に接しているｐ型のボディ領域と、前記トレンチの底面の下側に配置されているｐ型の底部領域と、ｎ型のドリフト領域と、ｐ型の接続領域を有している。前記半導体基板が、アクティブ領域と非アクティブ領域を有している。前記ドリフト領域が、前記アクティブ領域内の前記ボディ領域の下側で前記ゲート絶縁膜に接している。前記低抵抗膜が、前記接続領域よりも低い電気抵抗を有しており、前記ゲート電極から絶縁されており、前記非アクティブ領域内で前記トレンチの側面に沿って前記ボディ領域の深さから前記底部領域の深さまで伸びている。前記接続領域が、前記非アクティブ領域内で前記低抵抗膜に接するように伸びるとともに前記ボディ領域と前記底部領域を接続している。
【０００９】
このスイッチング素子では、非アクティブ領域内に、トレンチの側面に沿ってボディ領域の深さから底部領域の深さまで伸びる低抵抗膜が設けられている。接続領域は、低抵抗膜に接するように伸びてボディ領域と底部領域を接続している。低抵抗膜が設けられていることで、ボディ領域と底部領域の間の電気抵抗が低減される。このため、このスイッチング素子では、非アクティブ領域を広範囲に設けなくても、ボディ領域と底部領域の間の低抵抗で接続することができる。
【図面の簡単な説明】
【００１０】
【図１】スイッチング素子１０の平面図。
【図２】図１のＩＩ−ＩＩ線における断面図。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図。
【図４】第１変形例のスイッチング素子の図３に対応する断面図。
【図５】第２変形例のスイッチング素子の図３に対応する断面図。
【図６】第３変形例のスイッチング素子の図３に対応する断面図。
【図７】第４変形例のスイッチング素子の図３に対応する断面図。
【図８】第５変形例のスイッチング素子の図２に対応する断面図。
【図９】第６変形例のスイッチング素子の低抵抗膜の拡大断面図。
【発明を実施するための形態】
【００１１】
図１〜３に示す実施形態のスイッチング素子１０は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。スイッチング素子１０は、半導体基板１２と、電極、絶縁層等を備えている。なお、図１では、図の見易さのため、半導体基板１２の上面１２ａ上の電極、絶縁層の図示を省略している。以下では、半導体基板１２の上面１２ａと平行な一方向をｘ方向といい、上面１２ａに平行でｘ方向に直交する方向をｙ方向といい、半導体基板１２の厚み方向をｚ方向という。半導体基板１２は、ＳｉＣ（炭化シリコン）を主材料とするＳｉＣ基板である。
【００１２】
図１に示すように、半導体基板１２の上面１２ａには、格子トレンチ２２が設けられている。格子トレンチ２２は、ｘ方向に長く伸びる複数のトレンチ２２ａと、ｙ方向に長く伸びる複数のトレンチ２２ｂを有している。複数のトレンチ２２ａは、ｙ方向に間隔を空けて配列されている。複数のトレンチ２２ｂは、ｘ方向に間隔を空けて配列されている。各トレンチ２２ｂは、複数のトレンチ２２ａを跨ぐように伸びて、複数のトレンチ２２ａに接続されている。
【００１３】
図２、３に示すように、格子トレンチ２２の内面は、ゲート絶縁膜２４によって覆われている。格子トレンチ２２内には、ゲート電極２６が配置されている。ゲート電極２６は、ゲート絶縁膜２４によって半導体基板１２から絶縁されている。トレンチ２２ａ内のゲート電極２６は、トレンチ２２ｂ内のゲート電極２６と繋がっている。ゲート電極２６の上面は、層間絶縁膜２８によって覆われている。
【００１４】
図２、３に示すように、半導体基板１２の上面１２ａには、上部電極７０が配置されている。上部電極７０は、層間絶縁膜２８が設けられていない部分で半導体基板１２の上面１２ａに接している。上部電極７０は、層間絶縁膜２８によってゲート電極２６から絶縁されている。半導体基板１２の下面１２ｂには、下部電極７２が配置されている。下部電極７２は、半導体基板１２の下面１２ｂに接している。
【００１５】
図２、３に示すように、半導体基板１２は、ソース領域３０、ボディ領域３２、ドリフト領域３３、ドレイン領域３４、底部領域３６及び接続領域３８を有している。また、図３に示すように、半導体基板１２の内部には、低抵抗膜４０が設けられている。
【００１６】
ソース領域３０は、ｎ型領域である。図１〜３に示すように、ソース領域３０は、半導体基板１２の上面１２ａに臨む範囲に配置されており、上部電極７０にオーミック接触している。図１に示すように、ソース領域３０は、格子トレンチ２２の側面に沿って設けられている。図２に示すように、ソース領域３０は、トレンチ２２ａの側面において、ゲート絶縁膜２４に接している。
【００１７】
ボディ領域３２は、ｐ型領域である。図１〜３に示すように、ボディ領域３２は、ボディコンタクト領域３２ａとメインボディ領域３２ｂを有している。ボディコンタクト領域３２ａは、メインボディ領域３２ｂよりも高いｐ型不純物濃度を有している。ボディコンタクト領域３２ａは、半導体基板１２の上面１２ａに臨む範囲に配置されており、上部電極７０にオーミック接触している。図１に示すように、ボディコンタクト領域３２ａは、ソース領域３０に囲まれた範囲に配置されている。図２、３に示すように、メインボディ領域３２ｂは、ソース領域３０とボディコンタクト領域３２ａの下側に配置されている。図２に示すように、メインボディ領域３２ｂは、トレンチ２２ａの側面において、ゲート絶縁膜２４に接している。メインボディ領域３２ｂは、ソース領域３０の下側でゲート絶縁膜２４に接している。メインボディ領域３２ｂの下端は、ゲート電極２６の下端よりも上側に配置されている。
【００１８】
ドリフト領域３３は、ｎ型領域である。図２、３に示すように、ドリフト領域３３は、メインボディ領域３２ｂの下側に配置されている。図２に示すように、ドリフト領域３３は、トレンチ２２ａの側面において、ゲート絶縁膜２４に接している。ドリフト領域３３は、メインボディ領域３２ｂの下側でゲート絶縁膜２４に接している。ドリフト領域３３は、ボディ領域３２によってソース領域３０から分離されている。
【００１９】
ドレイン領域３４は、ドリフト領域３３よりもｎ型不純物濃度が高いｎ型領域である。図２、３に示すように、ドレイン領域３４は、ドリフト領域３３の下側に配置されている。ドレイン領域３４は、半導体基板１２の下面１２ｂに臨む範囲に配置されている。ドレイン領域３４は、下部電極７２にオーミック接触している。
【００２０】
底部領域３６は、ｐ型領域である。図２、３に示すように、底部領域３６は、トレンチ２２ａ、２２ｂの底面において、ゲート絶縁膜２４に接している。底部領域３６は、格子トレンチ２２の底面に沿って格子状に伸びている。底部領域３６は、格子トレンチ２２の底面全域においてゲート絶縁膜２４に接している。底部領域３６は、ドリフト領域３３に接している。図２に示すように、トレンチ２２ａの近傍では、底部領域３６は、ドリフト領域３３によってボディ領域３２から分離されている。
【００２１】
図１の破線は、接続領域３８と低抵抗膜４０が設けられている範囲を示している。図１、３に示すように、接続領域３８と低抵抗膜４０は、トレンチ２２ｂに接する範囲に設けられている。図１、２に示すように、接続領域３８と低抵抗膜４０は、トレンチ２２ａに接する範囲（トレンチ２２ａとトレンチ２２ｂとの交差部を除く）には設けられていない。
【００２２】
低抵抗膜４０は、金属により構成された薄膜である。図３に示すように、低抵抗膜４０は、トレンチ２２ｂの側面全域でゲート絶縁膜２４に接している。すなわち、低抵抗膜４０は、ゲート絶縁膜２４と半導体基板１２との界面に設けられている。低抵抗膜４０は、ゲート絶縁膜２４によってゲート電極２６から絶縁されている。低抵抗膜４０の電気抵抗は、接続領域３８の電気抵抗よりも低い。低抵抗膜４０は、トレンチ２２ｂの側面の上端から下端まで伸びている。すなわち、低抵抗膜４０は、ソース領域３０の深さから底部領域３６の深さまで伸びている。低抵抗膜４０の下端は、底部領域３６に接している。
【００２３】
接続領域３８は、ｐ型領域である。図３に示すように、接続領域３８は、低抵抗膜４０の側面に接している。接続領域３８は、低抵抗膜４０の上端から下端まで伸びている。接続領域３８は、ソース領域３０、メインボディ領域３２ｂ、ドリフト領域３３、及び、底部領域３６に接している。接続領域３８によって、底部領域３６がメインボディ領域３２ｂに接続されている。
【００２４】
図２のようにメインボディ領域３２ｂの下側でドリフト領域３３がゲート絶縁膜２４に接している領域は、スイッチング素子１０がオンしたときに電流が流れるアクティブ領域である。図３のようにトレンチ２２ｂの近傍に接続領域３８が配置されている領域（ドリフト領域３３がゲート絶縁膜２４に接していない領域）は、スイッチング素子１０がオンしたときに電流がほとんど流れない非アクティブ領域である。
【００２５】
次に、スイッチング素子１０の動作について説明する。スイッチング素子１０の使用時には、下部電極７２に対して上部電極７０よりも高い電位が印加される。ゲート電極２６にゲートオン電位（ゲート閾値よりも高い電位）を印加すると、ゲート絶縁膜２４に接する範囲のｐ型領域（すなわち、メインボディ領域３２ｂと接続領域３８）にチャネル（反転層）が形成される。図２に示す断面（アクティブ領域）では、メインボディ領域３２ｂにチャネルが形成されると、チャネルによってソース領域３０がドリフト領域３３に接続される。このため、上部電極７０から、ソース領域３０、チャネル、ドリフト領域３３、及び、ドレイン領域３４を介して下部電極７２で電子が流れる。すなわち、アクティブ領域に電流が流れる。他方、図３に示す断面（非アクティブ領域）では、接続領域３８にチャネルが形成されても、接続領域３８の下端が底部領域３６に繋がっているので、チャネルがドリフト領域３３に接続されない。このため、非アクティブ領域に形成されたチャネルには、ほとんど電流が流れない。このように、スイッチング素子１０がオンすると、主にアクティブ領域に電流が流れる。
【００２６】
ゲート電極２６の電位をゲートオフ電位（ゲート閾値以下の電位）まで低下させると、チャネルが消失し、スイッチング素子１０がオフする。スイッチング素子１０がオフすると、下部電極７２の電位が上昇する。ドリフト領域３３はドレイン領域３４を介して下部電極７２に接続されているので、ドリフト領域３３の電位は下部電極７２の電位の上昇に伴って上昇する。他方、メインボディ領域３２ｂは、ボディコンタクト領域３２ａを介して上部電極７０に接続されているので、メインボディ領域３２ｂの電位は上部電極７０と略同電位に維持される。このため、メインボディ領域３２ｂとドリフト領域３３の界面のｐｎ接合に高い逆電圧が印加される。したがって、スイッチング素子１０がオフすると、メインボディ領域３２ｂからドリフト領域３３に空乏層が広がる。ドリフト領域３３に広がる空乏層によって、下部電極７２と上部電極７０の間の電位差が保持される。
【００２７】
また、底部領域３６は、接続領域３８を介してメインボディ領域３２ｂに接続されている。すなわち、底部領域３６は、接続領域３８、メインボディ領域３２ｂ、及び、ボディコンタクト領域３２ａを介して上部電極７０に接続されている。このため、スイッチング素子１０がオフするときに、底部領域３６は、上部電極７０と略同電位に維持される。このため、スイッチング素子１０がオフすると、底部領域３６とドリフト領域３３の界面のｐｎ接合にも、高い逆電圧が印加される。その結果、底部領域３６からその周囲のドリフト領域３３に空乏層が広がる。底部領域３６から広がる空乏層によって、トレンチ２２ａ、２２ｂの下端近傍での電界集中が抑制される。したがって、スイッチング素子１０は高い耐圧を有する。
【００２８】
なお、スイッチング素子１０がオフして下部電極７２の電位が上昇すると、底部領域３６からメインボディ領域３２ｂへホールが流れる。底部領域３６からメインボディ領域３２ｂへホールが流れる経路（以下、接続経路という）の抵抗が高いと、底部領域３６からメインボディ領域３２ｂへホールを十分に排出することがでず、下部電極７２の電位上昇に伴って底部領域３６の電位が上昇する。この場合、底部領域３６の周囲に空乏層が広がり難く、トレンチ２２ａ、２２ｂの下端近傍で電界集中が生じ易い。これに対し、実施形態のスイッチング素子１０では、底部領域３６とメインボディ領域３２ｂとを接続する接続経路が、接続領域３８と低抵抗膜４０によって構成されている。低抵抗膜４０の電気抵抗が極めて低いので、接続経路の電気抵抗が極めて低い。したがって、スイッチング素子１０がオフするときに、底部領域３６の電位が上部電極７０と略同電位に維持され、底部領域３６の電位の上昇が防止される。その結果、底部領域３６の周囲に素早く空乏層が広がり、トレンチ２２ａ、２２ｂの下端近傍での電界集中が抑制される。
【００２９】
また、上述したように、底部領域３６とメインボディ領域３２ｂとを接続する接続経路が低抵抗膜４０を含んでいると、接続経路の電気抵抗を極めて低くすることができる。このため、接続経路を設ける領域を少なくしても、接続経路の電気抵抗を十分に低くすることが可能であり、底部領域３６の電位の上昇を防止することができる。接続経路を設ける領域は、非アクティブ領域であり、スイッチング素子１０がオンしたときに電流が流れない領域である。非アクティブ領域を少なくすることで、アクティブ領域を増やし、半導体基板１２に高密度に電流を流すことが可能となる。その結果、スイッチング素子１０の小型化が可能となる。このように、接続経路に低抵抗膜４０を設けることで、非アクティブ領域を減らしてスイッチング素子１０の小型化を実現することができる。
【００３０】
なお、図３では、低抵抗膜４０がソース領域３０の深さから底部領域３６の深さまで伸びていた。しかしながら、低抵抗膜４０は、少なくともメインボディ領域３２ｂの深さから底部領域３６の深さまで伸びていればよい。また、図３では、トレンチ２２ｂの側面に接するように低抵抗膜４０が配置されていたが、図４に示すようにトレンチ２２ｂの側面から離れた位置でトレンチ２２ｂの側面に沿って低抵抗膜４０が設けられていてもよい。また、図３では、トレンチ２２ｂの側面近傍にのみ低抵抗膜４０が配置されていたが、図５に示すように低抵抗膜４０が半導体基板１２の上面１２ａに沿って伸びて上部電極７０に接する部分を有していてもよい。この構成によれば、底部領域３６をより低抵抗で上部電極７０に接続することができる。また、図３では、トレンチ２２ｂの底面に接する位置に低抵抗膜４０が設けられていなかったが、図６に示すように低抵抗膜４０がトレンチ２２ｂの底面に接する部分を有していてもよい。また、図７に示すように、低抵抗膜４０が、半導体基板１２の上面１２ａに沿って伸びる部分と、トレンチ２２ｂの底面に接する部分を有していてもよい。また、図２では、トレンチ２２ａの下部に低抵抗膜４０が設けられていなかったが、図８に示すように低抵抗膜４０がトレンチ２２ａの下側まで伸びていてもよい。図８では、トレンチ２２ａの下部において、低抵抗膜４０がトレンチ２２ａの底面に接するとともに底部領域３６に接している。この構成によれば、トレンチ２２ａの下部の底部領域３６をより低抵抗でメインボディ領域３２ｂに接続することができる。
【００３１】
また、上述した実施例では、低抵抗膜４０が金属（例えば、Ａｌ、Ｔｉ、Ｗ、Ｎｉ）により構成されていたが、低抵抗膜４０がポリシリコン等によって構成されていてもよい。また、図９に示すように、低抵抗膜４０が、金属層４０ａとシリサイド層４０ｂによって構成されていてもよい。
【００３２】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３３】
１０    ：スイッチング素子
１２    ：半導体基板
２２    ：格子トレンチ
２２ａ  ：トレンチ
２２ｂ  ：トレンチ
２４    ：ゲート絶縁膜
２６    ：ゲート電極
２８    ：層間絶縁膜
３０    ：ソース領域
３２    ：ボディ領域
３２ａ  ：ボディコンタクト領域
３２ｂ  ：メインボディ領域
３３    ：ドリフト領域
３４    ：ドレイン領域
３６    ：底部領域
３８    ：接続領域
４０    ：低抵抗膜
７０    ：上部電極
７２    ：下部電極
【図１】
2020088158.tif 000003
【図２】
2020088158.tif 000004
【図３】
2020088158.tif 000005
【図４】
2020088158.tif 000006
【図５】
2020088158.tif 000007
【図６】
2020088158.tif 000008
【図７】
2020088158.tif 000009
【図８】
2020088158.tif 000010
【図９】
2020088158.tif 000011