(57)【要約】【課題】非常に低い電圧、典型的には１００ｍＶを超えない電圧を発生させる電源により給電されるときに動作することができる、低い始動電力を伴うＤＣ−ＤＣコンバータを提供すること。【解決手段】本発明は、非常に低い入力電圧を発生させる電源（２）用ＤＣ−ＤＣコンバータ（１）に関し、コンバータ（１）は、不連続モードで動作し、最後のリング発振器（ＲＯＮ）で、蓄積した電圧（ＸＮ）をもたらすように、入力電圧（Ｖｉｎ）を連続的に昇圧するための相互接続されたリング発振器（ＲＯ１〜ＲＯＮ）のアレイを有する自励発振チャージポンプ（３ａ）と、増幅器（３ｂ）と、ダイオード（１２）を通して、昇圧された出力電圧を提供してもよいようにスイッチ（１１）を作動させるパルス信号を発生させるパルス信号発生器（３ｃ）とを備える。本発明はさらに、非常に低い電圧を発生させる電源（２）用ＤＣ−ＤＣコンバータ（１）を作動させるための方法に関する。【選択図】図２
2020080640.tif 000002
【特許請求の範囲】
【請求項１】
不連続モードで動作する低電圧電源（２）用ＤＣ−ＤＣコンバータ（１）であって、変換すべき入力電圧（Ｖｉｎ）を提供する前記低電圧電源（２）に接続するためのインダクタ（Ｌｘ）と、前記インダクタ（Ｌｘ）に接続され、コントローラ（１０）により制御されるスイッチ（１１）と、出力電圧（Ｖｏｕｔ）を提供するために、前記インダクタ（Ｌｘ）と前記スイッチ（１１）の接続ノードに接続されたダイオード素子（１２）とを備え、
−前記コントローラ（１０）は、自励発振チャージポンプ（３ａ）を備え、前記自励発振チャージポンプ（３ａ）は、
−Ｊ個の連続するインバータステージ（ＩＳ）をそれぞれ含む相互接続されたリング発振器（ＲＯ１〜ＲＯＮ）のアレイを備え、前記Ｊは、５以上の奇数であり、最後のインバータステージ（ＩＳ）は、第１の前記インバータステージ（ＩＳ）にループ状に接続され、前記入力電圧（Ｖｉｎ）は、第１の前記リング発振器（ＲＯ１）と第２の前記リング発振器（ＲＯ２）の接続ノードで提供され、前記入力電圧（Ｖｉｎ）は、一方のリング発振器（ＲＯＸ）から後続のリング発振器（ＲＯＸ＋１）へ移送される間、連続的に昇圧され、その結果、最後のリング発振器（ＲＯＮ）で、蓄積した電圧（ＸＮ）が得られ、前記蓄積した電圧（ＸＮ）は、前記自励発振チャージポンプ（３ａ）の出力電圧であり、
−各インバータステージ（ＩＳ）は、少なくとも１つのリング発振器（ＲＯ１〜ＲＯＮ）の少なくとも１つのインバータステージ（ＩＳ）に関して、ＣＭＯＳインバータ（ＣＩ１０２）を得るように、ＮＭＯＳトランジスタ（Ｎ１０２）と直列に搭載されたＰＭＯＳトランジスタ（Ｐ１０２）を備え、
−前記コントローラ（１０）は、少なくとも別のＮＭＯＳトランジスタ（Ｎ１０９）と直列に搭載された少なくとも別のＰＭＯＳトランジスタ（Ｐ１０９）を備える増幅器（３ｂ）をさらに備え、前記増幅器（３ｂ）の前記ＰＭＯＳトランジスタ（Ｐ１０９）のソースは、前記蓄積した電圧（ＸＮ）を出力する前記最後のリング発振器（ＲＯＮ）の出力に接続され、前記別のＰＭＯＳトランジスタ（Ｐ１０９）のゲート端子は、リング発振器（ＲＯ）の任意の１つのインバータステージ（ＩＳ）の出力に接続され、前記別のＮＭＯＳトランジスタ（Ｎ１０９）のゲート端子は、もう１つのリング発振器（ＲＯ）の任意の１つのインバータステージ（ＩＳ）の出力に接続され、別のコンデンサ（Ｃ１０９）は、前記別のＰＭＯＳトランジスタ（Ｐ１０９）および前記別のＮＭＯＳトランジスタ（Ｎ１０９）に接続され、前記増幅器（３ｂ）は、クロック信号情報を含む制御信号を発生させるように構成され、前記クロック信号情報は、前記相互接続されたリング発振器（ＲＯ１〜ＲＯＮ）のアレイの出力に基づき得られ、
−前記コントローラ（１０）は、前記制御信号に基づきパルス信号を発生させるパルス信号発生器（３ｃ）をさらに備え、前記パルス信号は、前記ダイオード素子（１２）が前記出力電圧（Ｖｏｕｔ）を提供してもよいように前記スイッチ（１１）を作動させる
ＤＣ−ＤＣコンバータ（１）。
【請求項２】
前記ＮＭＯＳトランジスタ（Ｎ１０２）と直列に搭載された前記ＰＭＯＳトランジスタ（Ｐ１０２）を有する各インバータステージ（ＩＳ）は、各リング発振器（ＲＯ１〜ＲＯＮ）内の後続のインバータステージ（ＩＳ）の前記ＣＭＯＳインバータ（ＣＩ１０２）の出力電圧端子に接続された、それぞれの前記トランジスタ（Ｐ１０２、Ｎ１０２）のウェル端子を有する、請求項１に記載のＤＣ−ＤＣコンバータ（１）。
【請求項３】
前記別のＰＭＯＳトランジスタ（Ｐ１０９）の前記ゲート端子は、リング発振器（ＲＯ）の最後のインバータステージ（ＩＳ）の出力に接続され、前記別のＮＭＯＳトランジスタ（Ｎ１０９）の前記ゲート端子は、もう１つのリング発振器（ＲＯ）の最後のインバータステージの出力（ＩＳ）の出力に接続される、請求項１に記載のＤＣ−ＤＣコンバータ（１）。
【請求項４】
コンデンサ（Ｃ１０２）は、リング発振器（ＲＯ）の一部であるインバータステージ（ＩＳ）の出力ノード（２６）と、もう１つのリング発振器（ＲＯ）の一部である、対応するインバータステージ（ＩＳ）の出力ノード（１６）の間に配列される、請求項１に記載のＤＣ−ＤＣコンバータ（１）。
【請求項５】
各リング発振器（ＲＯ１〜ＲＯＮ）の所与のインバータステージ（ＩＳ）に関連するすべてのコンデンサ（Ｃ１０２）は、相互接続される、請求項４に記載のＤＣ−ＤＣコンバータ（１）。
【請求項６】
前記相互接続されたリング発振器（ＲＯ１〜ＲＯＮ）のアレイからなる前記リング発振器は、ラダー構成で配列される、請求項１に記載のＤＣ−ＤＣコンバータ（１）。
【請求項７】
前記増幅器（３ｂ）は、前記自励発振チャージポンプ（３ａ）から得られる２相信号（ΦＨ，ΦＬ）により制御される、請求項１から請求項６のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）。
【請求項８】
前記２相信号（ΦＨ、ΦＬ）は、同相であり、同じ振幅を有する、請求項７に記載のＤＣ−ＤＣコンバータ（１）。
【請求項９】
前記増幅器（３ｂ）は、ＡＢ級の電力増幅器である、請求項１から請求項８のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１０】
前記スイッチ（１１）は、前記パルス信号をゲートが受信する、前記インダクタ（Ｌｘ）と接地端子の間に接続された、ＮＭＯＳトランジスタなどのＭＯＳトランジスタであり、前記ダイオード素子（１２）は、前記インダクタ（Ｌｘ）と前記ＭＯＳトランジスタ（１１）の接続ノードと、前記ＤＣ−ＤＣコンバータ（１）の電圧出力端子との間に接続されたショットキーダイオードである、請求項１から請求項９のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１１】
前記自励発振チャージポンプ（３ａ）、前記増幅器（３ｂ）、および前記パルス信号発生器（３ｃ）などの、前記ＤＣ−ＤＣコンバータ（１）のすべての部品は、ＣＭＯＳ技術で同じ集積回路の中に作成される、請求項１から請求項１０のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１２】
１００ｍＶ以下の入力電圧（Ｖｉｎ）を昇圧するのに適している、より好ましくは、６０ｍＶ〜８０ｍＶの間の電圧に適している、請求項１から請求項１１のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１３】
前記低電圧電源（２）は、熱電発電器であり、前記入力電圧（Ｖｉｎ）は、少なくとも１５倍に増幅される、請求項１２に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１４】
前記入力電圧（Ｖｉｎ）は、前記出力電圧（Ｖｏｕｔ）が１．３Ｖを超えるように増幅される、請求項１３に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１５】
前記パルス信号発生器（３ｃ）は、遅延素子およびＮＡＮＤタイプの論理ゲートを備える、請求項１から請求項１４のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）。
【請求項１６】
請求項１から請求項１５のいずれか一項に記載のＤＣ−ＤＣコンバータ（１）を作動させる方法であって、前記ＤＣ−ＤＣコンバータ（１）は、不連続モードで動作し、変換すべき入力電圧（Ｖｉｎ）を提供する前記低電圧電源（２）に接続するためのインダクタ（Ｌｘ）と、前記インダクタ（Ｌｘ）に接続され、コントローラ（１０）により制御される、スイッチング周期Ｔを有するスイッチ（１１）と、前記インダクタ（Ｌｘ）に接続され、前記スイッチ（１１）に接続され、出力電圧（Ｖｏｕｔ）を提供するように配列されたダイオード素子（１２）とを備え、前記方法は、
−相互接続されたリング発振器（ＲＯ１〜ＲＯＮ）のアレイを備える自励発振チャージポンプ（３ａ）内で電圧を増大させるステップであって、前記入力電圧（Ｖｉｎ）は、第１のリング発振器（ＲＯ１）と第２のリング発振器（ＲＯ２）の接続ノードで提供され、その結果、最後のリング発振器（ＲＯＮ）で、蓄積し、増大した電圧（ＸＮ）が得られ、前記蓄積した電圧（ＸＮ）は、前記自励発振チャージポンプ（３ａ）の出力電圧であるステップと、
−増幅器（３ｂ）を用いて、クロック信号情報を含む制御信号を発生させるステップであって、前記クロック信号情報は、前記自励発振チャージポンプ（３ａ）の前記リング発振器のアレイ（ＲＯ１〜ＲＯＮ）の出力に基づき得られるステップと、
−前記制御信号を使用して、パルス信号発生器（３ｃ）を用いて、前記スイッチ（１１）を制御するためのパルス信号を発生させるステップと、
−第１の周期Ｔｎの間、接続された前記スイッチ（１１）の導通を制御して、前記インダクタ（Ｌｘ）内に、増大した電流（ＩＬ）を得るステップと、
−第２の周期Ｔｐの間、前記スイッチ（１１）を切断して、前記出力電圧（Ｖｏｕｔ）を提供するために前記ダイオード素子（１２）を通して移送される、減少する電流（ＩＬ）を前記インダクタ（Ｌｘ）内に誘導するステップと、
−前記インダクタ（Ｌｘ）内の前記電流がゼロになると、前記スイッチ（１１）の前記スイッチング周期Ｔの終わりまで、前記ＤＣ−ＤＣコンバータ（１）を電流が出入りしないように、前記ＤＣ−ＤＣコンバータ（１）を非活動化するステップと
を備え、
−前記スイッチ（１１）が導通しているときの前記第１の周期Ｔｎと前記スイッチング周期Ｔの間のデューティーサイクルｄ＝Ｔｎ／Ｔは、前記入力電圧（Ｖｉｎ）が低下するとき、遅延が飽和点に到達するまで低減し、前記パルス信号がさらに増大することができないように、前記デューティーサイクルを一定レベルに保つ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
一般的には、本発明は、不連続モードで動作する低電圧電源用ＤＣ−ＤＣコンバータに関する。ＤＣ−ＤＣコンバータは、電圧源である電源に接続されたインダクタと、インダクタに接続され、コントローラにより制御されるスイッチと、出力電圧を提供するためにインダクタとスイッチの接続ノードに接続されたダイオード素子とを備える。
【０００２】
本発明はまた、低電圧電源用ＤＣ−ＤＣコンバータを作動させるための方法に関する。
【背景技術】
【０００３】
非常に低い電圧しか出力することができない太陽電池などの電源がいくつか存在する。典型的には、出力されるこの低電圧は、実用になるように高める必要がある。このために、費用がかかり、かなりかさばり、製造工程を著しく複雑にする変圧器を使用する場合がある。
【０００４】
図１に示すように、低電圧電源２が発生させる電圧を高める別の方法は、昇圧（逓昇）ＤＣ−ＤＣコンバータ１を使用することである。回路は、抵抗Ｒｉｎを通してＶｉｎ電圧を供給する電源２の入力と、出力電圧Ｖｏｕｔが得られ、出力コンデンサＣｏｕｔに蓄積される出力との間に接続されたインダクタＬｘとを有する。回路効率を最大にするために、ＤＣ−ＤＣコンバータ１は、入力負荷条件を調整する最大出力追従制御（ｍａｘｉｍｕｍ  ｐｏｗｅｒ  ｐｏｉｎｔ  ｔｒａｃｋｉｎｇ、ＭＰＰＴ）を含む。回路１には、ダイオード素子１２、スイッチ１１、１３、およびトランジスタ１４、１５などの別の回路部品も含まれる。図示するように、この解決手段はまた、光電池などの電源２があまりにも低い電圧を有するときにエネルギー貯蔵を確実にするために、コントローラ１０内のコールド・スタート・モジュール、電池（ＢＡＴ）、および充電器（ＣＨＡＲＧＥＲ）などの他の機能を含まなければならない。適切に機能するために、通常動作発振器（ＯＳＣ）、バイアス、およびカスタム制御論理などのブロックのために、他の周辺機器もまた組み込む必要がある。これに関連して、異なる電力範囲にわたり効率を最大にするために、これらの異なるブロックを協調設計しなければならない。
【０００５】
しかしながら、コンバータのエネルギー貯蔵が空であるとき、これらのシステムは、始動するのがかなり困難である。より具体的には、これらの状況では、システムは、貯蔵されたエネルギーがまったくない状態で起動しなければならず、必要なエネルギーを外部から取り入れる必要がある。当技術分野では、これは「コールドスタート」としばしば呼ばれる。
【０００６】
この問題に対処するＤＣ−ＤＣコンバータは、欧州特許第３１０１７９３（Ｂ１）号明細書で開示されている。これに関連して、このタイプのＤＣ−ＤＣコンバータを容易に拡張性のあるようにして、ＤＣ−ＤＣコンバータの電力消費を低減することが望ましい。さらに欧州特許第３１０１７９３（Ｂ１）号明細書を参照すると、さらに低い入力電圧でも、典型的には１００ｍＶ以下の電圧でも昇圧することができるＤＣ−ＤＣコンバータを達成することが望ましい。
【０００７】
米国特許出願公開第２０１１／０２７９１０５（Ａ１）号明細書は、低い供給電圧で動作させることができるスイッチング電源機器について記述している。このスイッチング電源機器は、スイッチングレギュレータのインダクタの出力に連結されたスイッチをオンおよびオフするために、奇数のインバータを伴うリング発振器を含む。スイッチングレギュレータの入力での非常に低い電圧で起動することは提供されない。
【０００８】
特許出願の国際公開第２０１５／１２０１３１号（Ａ１）は、発振器がスイッチト・キャパシタ・ネットワークの中に完全に内在化された自励発振ＤＣ−ＤＣコンバータ構造について記述している。第１のリング発振器を第２のリング発振器と直列に接続して、チャージポンプとして動作させる。この構造を用いると、出力電圧は、入力電圧の２倍になるだけである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】欧州特許第３１０１７９３（Ｂ１）号明細書
【特許文献２】米国特許出願公開第２０１１／０２７９１０５（Ａ１）号明細書
【特許文献３】国際公開第２０１５／１２０１３１号（Ａ１）
【発明の概要】
【発明が解決しようとする課題】
【００１０】
したがって、非常に低い電圧、典型的には１００ｍＶを超えない電圧を発生させる電源により給電されるときに動作することができる、低い始動電力を伴うＤＣ−ＤＣコンバータを提供することにより、最新技術の欠点を克服することが本発明の目的である。
【課題を解決するための手段】
【００１１】
このために、本発明は、独立クレーム１に規定する特徴を含む、前述のＤＣ−ＤＣコンバータに関する。
【００１２】
従属クレーム２から１５に、ＤＣ−ＤＣコンバータの詳細な実施形態を規定する。
【００１３】
本発明のＤＣ−ＤＣコンバータの１つの利点は、本発明のＤＣ−ＤＣコンバータが、１００ｍＶよりも十分に低い、非常に低い電圧を使用してコールドスタートすることができるという事実にある。さらに、本発明のＤＣ−ＤＣコンバータは、ほぼ１．５Ｖの電圧を有する従来の電子回路で使用するための出力電圧を提供することができる。また、インダクタ素子を１つだけ使用し、一方では、磁気的に結合された２つのインダクタを用いる変圧器を使用しないようにする。それにより費用の節約だけではなくスペースの節約も達成される。上記の利点は、入力電圧が提供することができる最大電力が低い場合でさえ達成される。この場合、入力電圧源は、熱電（ペルチェ）素子であっても、光起電力素子であってもよい。
【００１４】
有利には、ＤＣ−ＤＣコンバータの設計により、ＤＣ−ＤＣコンバータは本来、入力インピーダンス整合することができるようになる。それに応じて、ＤＣ−ＤＣコンバータは、非常に低い入力電圧を、回路の電子部品に電力を供給するのに十分な出力電圧に変換するように、入力電力を自動的に調節してもよい。さらに、コントローラは、入力電圧源により直接に電力を供給され、別の電源を必要としない。
【００１５】
さらに、相互接続されたリング発振器のアレイの出力に基づき、クロック信号情報を得る、すなわち抽出するという事実は、より効率的なコンバータに寄与する。それに加えて、近い将来のＤＣ−ＤＣコンバータの設計により、ＤＣ−ＤＣコンバータは完全に拡張性があるようになり、したがって、異なるＣＭＯＳ製造工程で、詳細には、より狭い線幅を有するＣＭＯＳ製造工程で使用可能になる。
【００１６】
本発明はまた、独立クレーム１６に規定する特徴を含む、ＤＣ−ＤＣコンバータを作動させる方法に関する。
【００１７】
低い始動電力および電圧を伴うＤＣ−ＤＣコンバータ、ならびにＤＣ−ＤＣコンバータを始動させるための方法の目的、利点、および特徴は、図面により示す、少なくとも１つの限定しない実施形態を参照して行う以下の記述で、より明確に明らかになるであろう。
【図面の簡単な説明】
【００１８】
【図１】最新技術に属する昇圧ＤＣ−ＤＣコンバータを伴う回路を示す。
【図２】本発明の一実施形態による、出力電圧を供給するための、電源に接続されたＤＣ−ＤＣコンバータを示す。
【図３ａ】本発明の一実施形態による自励発振チャージポンプの一実施形態を示す。
【図３ｂ】図３ａの自励発振チャージポンプを表現する別の方法である。
【図４】本発明の一実施形態による、ＣＭＯＳインバータゲートを使用して構築した倍電圧器の、トランジスタレベルの実装を示す。
【図５】本発明の一実施形態による増幅器を示す。
【図６】本発明の一実施形態による低電圧電源用昇圧ＤＣ−ＤＣコンバータを示す。
【図７】本発明のＤＣ−ＤＣコンバータの平衡動作点を示す。
【発明を実施するための形態】
【００１９】
以下の記述では、この技術分野で当業者に周知の、ＤＣ−ＤＣコンバータのすべての素子について、簡略化した手法でだけ記述する。ＤＣ−ＤＣコンバータは、非常に低い入力電圧を、回路の電子部品に電力を供給するのに十分な出力電圧に変換するように配列される。
【００２０】
従来技術の図１に関連してすでに上述したように、昇圧ＤＣ−ＤＣコンバータ１を用いる回路は、インダクタＬｘを有し、外部条件に応じて電源２（ソーラーパネルまたは熱電発電器）の電圧が１０ｍＶ〜６００ｍＶの範囲にある可能性があるとき、昇圧コンバータ１を必要とする。回路は、ダイオード素子１２、スイッチ１１、１３などの部品を含み、回路１の中にはトランジスタ１４、１５も含まれる。ＤＣ−ＤＣコンバータ１は、本発明のために、コールド・スタート・モジュールとして新しいコントローラ１０を含む。さらに、ＤＣ−ＤＣコンバータ１には、取り入れるのに十分なエネルギーを環境条件が提供しないとき（たとえば、夜間に、光起電力セルの場合、または熱電発電器については温度勾配が解消されたとき）、エネルギー貯蔵を確実にするために、電池（ＢＡＴ）および充電器（ＣＨＡＲＧＥＲ）を提供することができる。適切に機能するために、通常動作発振器（ＯＳＣ）、バイアス、およびカスタム制御論理などのブロックのために、すでに公知の他の周辺機器もまた組み込む必要がある。これに関連して、異なる電力範囲にわたり効率を最大にするために、これらの異なるブロックを協調設計しなければならない。
【００２１】
図２は、本発明の一実施形態による、出力電圧を供給するための、電源２に接続されたＤＣ−ＤＣコンバータ１を示す。ＤＣ−ＤＣコンバータ１は、低電圧電源２に適しており、不連続モードで動作する。コンバータ１は、変換すべき入力電圧Ｖｉｎを、入力抵抗器Ｒｉｎを通して提供する電源２に接続するためのインダクタＬｘと、インダクタＬｘに接続され、コントローラ１０により制御されるスイッチ１１と、出力電圧Ｖｏｕｔを提供するためにインダクタＬｘとスイッチ１１の接続ノードに接続されたダイオード素子１２とを備える。コントローラ１０は、相互接続されたリング発振器のアレイを伴う自励発振チャージポンプ３ａを備える。チャージポンプ３ａ、そのいくつかの部分、および動作については、図３ａおよび図３ｂに関連して、より完全に記述する。
【００２２】
コントローラ１０は、クロック信号情報を含む制御信号を発生させるように構成された増幅器３ｂをさらに備え、クロック信号情報は、相互接続されたリング発振器のアレイの出力に基づき得られる。より具体的には、増幅器３ｂは、自励発振チャージポンプ３ａに由来する２相信号ΦＨ、ΦＬにより制御される。２相信号ΦＨ、ΦＬは、同相であり、同じ振幅を有する。増幅器３ｂについては、図５に関連して、より完全に記述する。
【００２３】
コントローラ１０は、自励発振チャージポンプ３ａの出力ＸＮと接地端子の間に接続された貯蔵コンデンサＣ0と、制御信号に基づきパルス信号を発生させるパルス信号発生器３ｃをさらに備える。前記パルス信号は、ダイオード素子１２がコンバータ出力電圧Ｖｏｕｔを提供してもよいように、スイッチ１１を始動させる。
【００２４】
図２に示す限定しない実施形態では、スイッチ１１は、インダクタＬｘと接地端子の間に接続された、ＮＭＯＳトランジスタなどのＭＯＳトランジスタである。スイッチのゲートは、パルス信号を受信する。ダイオード素子１２は、インダクタＬｘとＭＯＳトランジスタ１１の接続ノードと、ＤＣ−ＤＣコンバータ１の電圧出力端子Ｖｏｕｔとの間に配列されたショットキーダイオードである。
【００２５】
図２のＤＣ−ＤＣコンバータ１の１つの利点は、ＤＣ−ＤＣコンバータ１が、１００ｍＶよりも十分に低い、非常に低い電圧を使用してコールドスタートすることができるという事実にある。さらに、本発明のＤＣ−ＤＣコンバータ１は、ほぼ１．５Ｖの電圧を有する、従来の電子回路で使用するための、昇圧された出力電圧を提供することができる。この場合、入力電圧源は、熱電（ペルチェ）素子であっても、光起電力素子であってもよい。
【００２６】
ＤＣ−ＤＣコンバータの設計により、ＤＣ−ＤＣコンバータは本来、入力インピーダンス整合することができるようになる。さらに、少なくとも１つのリング発振器の出力に基づきクロック信号情報が得られるという事実は、すなわち、クロック信号抽出処理は、効率的なコンバータに寄与する。より具体的には、リング発振器のクロック信号は、後続の増幅器のための入力信号になる。
【００２７】
本発明のＤＣ−ＤＣコンバータを、以下の手法で作動させる。最初に、相互接続されたリング発振器のアレイを用いて、チャージポンプ３ａで電圧ＸＮを増大させる。引き続いて、相互接続されたリング発振器の出力を使用して、増幅器３ｂにより制御信号を発生させ、その結果、この制御信号を使用して、パルス信号発生器３ｃを用いて、スイッチ１１を制御するためのパルス信号を発生させる。第１の周期Ｔｎの間、接続されたスイッチ１１の導通を制御して、増大した電流をインダクタＬｘ内に得る。その後、第２の周期Ｔｐの間、スイッチ１１を切断して、減少する電流をインダクタＬｘ内に誘導し、ダイオード素子１２を通してその電流を移送して、コンバータ出力電圧Ｖｏｕｔを提供する。最後に、インダクタＬｘ内の電流がゼロになると、スイッチ１１のスイッチング繰返し周期Ｔの終わりまで、ＤＣ−ＤＣコンバータ１を電流がまったく出入りしないように、ＤＣ−ＤＣコンバータ１を非活動化する。スイッチ１１が導通しているときの第１の周期Ｔｎとスイッチング繰返し周期Ｔの間のデューティーサイクルｄ＝Ｔｎ／Ｔは、入力電圧Ｖｉｎが低下するとき、遅延がその飽和点に到達するまで低減し、パルス信号がさらに増大することができないように、デューティーサイクルを一定レベルに保つ。これは、コンバータ内で増大する場合がある、法外に高い出力電圧に対して部品を保護することを必然的に伴う。したがって、本発明の方法によって、パルス信号を用いて、出力電圧の最大値を間接的に制御してもよい。
【００２８】
出力電圧Ｖｏｕｔが安定し、ＤＣ−ＤＣコンバータ１に接続された回路に電力を供給するのに十分になると、外部ユニットは、ＤＣ−ＤＣコンバータ１の入力ＤＩＳを作動させることにより、前記ＤＣ−ＤＣコンバータを、または主にコントローラ１０を停止させることができることに留意されたい。そのように無効にできる機能をＤＣ−ＤＣコンバータ１内に実装して、コントローラ１０を停止させることができる。したがって、作動するとＭＰＰＴアルゴリズを実行することができるようにする、図１に示すようなもう１つのより効率的なＤＣ−ＤＣコンバータを使用することを想定することが可能である。
【００２９】
図３ａは、本発明の一実施形態による自励発振チャージポンプ３ａの一実施形態を示す。少なくとも５つの連続するインバータステージＩＳ１〜ＩＳ５をそれぞれ含む、相互接続されたリング発振器ＲＯ１〜ＲＯＮのアレイが示されている。容易に理解されるように、最後のインバータステージＩＳ５を、ループ２９の形で第１のインバータステージＩＳ１に接続する。インバータステージＩＳの数は、動的しきい値ウェルバイアス適用を可能にするように、５以上の奇数とする必要がある。一方のリング発振器から後続のリング発振器へ移送される間、第１のリング発振器ＲＯ１と第２のリング発振器ＲＯ２の接続ノードで提供される入力電圧Ｖｉｎが、連続的に昇圧されるような方法で、相互接続されたリング発振器ＲＯ１〜ＲＯＮのアレイを配列し、動作させる。各リング発振器ＲＯ１〜ＲＯＮは、中間電圧出力、たとえばＸ１、Ｘ２、Ｘ３を提供する。その結果、最後のリング発振器ＲＯＮでの電圧は、中間電圧Ｘ１〜ＸＮ−１に基づき蓄積した電圧ＸＮである。得られる蓄積した電圧ＸＮは、自励発振チャージポンプ３ａの出力電圧である。チャージポンプ３ａの出力電流は、ＩPUMP（図３ａに示さず）である。電圧を昇圧し、移送する処理については、図４に関連して、より詳細に記述する。すでに開示したように、自励発振チャージポンプ３ａはまた、２相信号ΦＨ，ΦＬを発生させて、増幅器の動作を制御する（図５に関連して論じる）。第１のリング発振器ＲＯ１の出力で第１の信号ΦＬを提供し、その一方で、最後のリング発振器ＲＯＮの出力で第２の信号ΦＨを提供する。第１のリング発振器ＲＯ１の各インバータＩＳの各出力１６と、連続的にその他のリング発振器ＲＯ２〜ＲＯＮの各インバータＩＳの各出力２６との間に、コンデンサＣ１０２を接続する。
【００３０】
図３ｂを参照すると、Ｊ個のインバータステージＩＳ１〜ＩＳＪをそれぞれ有するＮ個のリング発振器ＲＯ１〜ＲＯＮを伴うチャージポンプ３ａが示されている。行および列を有する、図３ｂのマトリックスに似た構造でインバータステージＩＳを配列する。各リング発振器は、１行を表す。図３ｂをさらに参照すると、限定しない一実施形態では、第１のリング発振器ＲＯ１の各インバータＩＳの各出力１６と、連続的にその他のリング発振器ＲＯ２〜ＲＯＮの各インバータＩＳの各出力２６との間に、コンデンサＣ１０２を接続する。また、図３ｂの実施形態には、１列のインバータステージＩＳに属するチャージポンプのすべてのコンデンサＣ１０２が、第１のリング発振器ＲＯ１の対応するインバータの出力１６から相互接続されることが可視化されている。換言すれば、各リング発振器の所与のインバータステージに関連するすべてのコンデンサＣ１０２は、相互に接続されている。これは、有利には、チャージポンプ３ａの内部インピーダンスの低減を引き起こす。さらに、すべてのリング発振器ＲＯ１〜ＲＯＮについては、最後のインバータステージＩＳＪは、同じリング発振器の最初のインバータステージＩＳ１への接続２９を有する。
【００３１】
図３ｂをさらに参照すると、インバータステージは、ＣＭＯＳインバータＣＩ１０２を得るように、ＮＭＯＳトランジスタＮ１０２と直列に搭載されたＰＭＯＳトランジスタＰ１０２を備える。図示するように、それぞれのトランジスタＰ１０２、Ｎ１０２のソース端子は、一方では、たとえばリング発振器ＲＯ１の低端子１８に、他方では、たとえばリング発振器ＲＯ１の高端子２８に接続される。リング発振器の各ＣＭＯＳインバータＣＩ１０２の出力１６は、同じリング発振器の後続のインバータの入力１５に接続される。リング発振器のインバータのＰＭＯＳトランジスタＰ１０２およびＮＭＯＳトランジスタＮ１０２のウェル端子１７は、同じリング発振器の後続のインバータの出力１６に接続される。この配列は、上述の動的しきい値適用を可能にする。
【００３２】
コントローラの後続の増幅器を制御するために、通常の２相信号ΦＨ、ΦＬの間に他の相信号ΦＬ＋１およびΦＬ＋２を提供することができることに留意されたい。
【００３３】
図４は、ラダーに対応する倍電圧器インバータステージＩＳの、すなわち、本発明による、図３ａおよび図３ｂに関連して論じた、２つの相互接続された発振器リングの、トランジスタレベルの実装を示す。この場合、トランジスタＮ１、Ｐ１、Ｎ２、Ｐ２の代わりに、相補型スイッチを仮定する。図示する実施形態では、第１相では、スイッチを通してコンデンサを充電し、スイッチを通してコンデンサの底板を接地する。スイッチは、第１の電圧降下を導入する。次の遷移で、電荷は出力コンデンサＣｏｕｔに移送される。このとき、コンデンサＣｆｌｙは、出力静電容量Ｃｏｕｔに突然接続され、スイッチを通してコンデンサＣｆｌｙの電荷を移送し、コンデンサＣｆｌｙの底板は、スイッチを通して低電圧電源に接続される。
【００３４】
充電相では、電圧は、次式のように推定することができる。
【００３５】
【数１】
2020080640.tif 000003
【００３６】
充電移送相では、電圧は、次式のように推定することができる。
ＶOUT＝２・Ｖ−２・（ＶSWN＋ＶSWP）
式中、ＶSWNおよびＶSWPは、それぞれ充電相、充電転送相でのスイッチ両端の電圧である。図４に示すように各インバータＮ１、Ｐ１、Ｎ２、Ｐ２を切り替えることにより、入力電圧Ｖｉｎよりも２倍大きい出力電圧Ｖｏｕｔを有することができる。
【００３７】
図４に関連する１つの重要なパラメータは、電圧降下である。８０ｍＶで電圧を供給する電源については、各インバータステージでの電圧降下を２５．５ｍＶとして計算してもよい。
【００３８】
図５は、本発明の一実施形態による増幅器３ｂを示す。増幅器３ｂは、別のＮＭＯＳトランジスタＮ１０９と直列に搭載された別のＰＭＯＳトランジスタＰ１０９を備える。ＰＭＯＳトランジスタＰ１０９のゲートにリング発振器の出力電圧Ｖｂｐを印加するように、別のＰＭＯＳトランジスタＰ１０９のゲート端子を、リング発振器（図５に示さず）のインバータステージの出力に接続する。同じように、ＮＭＯＳトランジスタＮ１０９のゲートにこのリング発振器の出力電圧Ｖｂｎを印加するように、別のＮＭＯＳトランジスタＮ１０９のゲート端子を、別のリング発振器（図５に示さず）のインバータステージの出力に接続する。また、内部抵抗ＲｐおよびＲｎを示す。増幅器電流ＩｄｐおよびＩｄｎは、別のＰＭＯＳトランジスタ１０９のウェル端子から、別のＮＭＯＳトランジスタＮ１０９のウェル端子に流れる。別のコンデンサＣ１０９を、別のＰＭＯＳトランジスタＰ１０９および別のＮＭＯＳトランジスタＮ１０９に接続する。好ましい一実施形態では、リング発振器の最後のインバータステージＩＳの出力に別のＰＭＯＳトランジスタＰ１０９を接続し、もう１つのリング発振器の最後のインバータステージＩＳの出力に別のＮＭＯＳトランジスタＮ１０９のゲート端子を接続する。例として、増幅器は、ＡＢ級の電力増幅器とすることができる。
【００３９】
図６は、本発明の一実施形態による、低電圧電源２用昇圧ＤＣ−ＤＣコンバータ１を示す。電源２は、電圧Ｖｔｅｇを出力し、内部抵抗Ｒｔｅｇおよび内部静電容量Ｃｔｅｇを有する。
【００４０】
昇圧ＤＣ−ＤＣコンバータ１の動作については、第１相Ｔｎの間、トランジスタ１１はオンになり、ハーベスタ（ｈａｒｖｅｓｔｅｒ）電圧が印加される。それに応じて、インダクタＬｘの両端の電流は増大する。
ＶLx＝ＶE＝Ｌｘ・ΔＩL／ｄｔ
ΔＩL＝（１／Ｌｘ）・ＶEＤｔ
【００４１】
第２相Ｔｐの間、トランジスタ１１はオフになり、ダイオード素子１２はオンになる。したがって、インダクタＬｘの両端の電圧は、入力電圧から出力電圧を減算した値になり、したがって、電流は低下する。
ＶLx＝ＶE−ＶS0＝Ｌｘ・ΔＩL／ｄｔ
ΔＩL＝（１／Ｌｘ）・（ＶS0−ＶE）ｄｔ
ＶE・Ｄ＝（ＶS0−ＶE）・ｄ
式中、
ｄ＝（ＶE／（ＶS0−ＶE））・Ｄ
である。
【００４２】
切替周期Ｔの残りの間、インダクタＬｘの両端の電流はゼロである。これは、同様に、電流がダイオード素子１２内で相殺されることを必然的に伴う。それに加えて、インダクタＬｘに沿った電圧もまたゼロになる。この期間中、ＤＣ−ＤＣコンバータ１は非活動化される。
【００４３】
図６の昇圧Ｃ−ＤＣコンバータ１をさらに参照すると、チャージポンプ、増幅器、およびパルス信号発生器などの、昇圧ＤＣ−ＤＣコンバータ１のすべての部品を、ＣＭＯＳ技術で同じ集積回路の中に作成してもよい。図６のＤＣ−ＤＣコンバータ１の設計は、ＤＣ−ＤＣコンバータ１を完全に拡張性があるようにし、したがって、異なるＣＭＯＳ製造工程で、詳細には、より狭い線幅を有するＣＭＯＳ製造工程、たとえば６５ｎｍプロセスで使用可能である。
【００４４】
代表的ＤＣ−ＤＣコンバータ１は、１００ｍＶ以下の入力電圧を昇圧するのに適している、より好ましくは、６０ｍＶ〜８０ｍＶの間の電圧に適している。本発明のＤＣ−ＤＣコンバータ用の典型的な電源２は、熱電発電器であり、熱電発電器の入力電圧Ｖｉｎは、少なくとも１５倍に増幅される。この場合、入力電圧Ｖｉｎは、出力電圧Ｖｏｕｔが１．３Ｖを超える、すなわち、従来の電子回路に電力を供給するのに十分になるように増幅される。
【００４５】
図７は、本発明による、負荷に出力電圧を供給するために電源に接続されたＤＣ−ＤＣコンバータの動作図を示し、出力電圧に対する平均入力電流、および平衡点の関数として、曲線をプロットしている。
【００４６】
平均電流Ｉｉｎは、ＤＣ−ＤＣコンバータの入力電圧がＶｉｎにある、好ましくは電圧源である電源から得られる出力である。電源は、典型的には熱電発電器である。
【００４７】
電源については、内部抵抗に接続された内部電圧源を用いてモデル動作を作成することができ、内部抵抗を通して、出力電流Ｉｉｎの増加に伴って電源出力電圧Ｖｉｎは低減する。電源は、たとえばほぼ２ｋオームの内部抵抗を伴い、１００ｍＶ以下の負荷電圧を提供してもよい。この場合、電源電圧Ｖｉｎに対する電流Ｉｉｎの変動を図示するために、関数Ｉｉｎ＝ｆ（Ｖｉｎ）の第１の曲線を示す。逆に、ＤＣ−ＤＣコンバータの動作に関係がある関数Ｉｉｎ＝ｆ（Ｖｉｎ）の第２の曲線は、入力電圧Ｖｉｎが低下するとき、平均入力電流Ｉｉｎが非線形に減少することを示す。平衡点に向かって入力電圧Ｖｉｎの低下が存在するとき、ＤＣ−ＤＣコンバータの入力インピーダンスは増大する。したがって、ＤＣ−ＤＣコンバータは、入力供給電圧Ｖｉｎが低下するとき、必要な平均入力電流Ｉｉｎを自動的に減少させる。したがって、電源およびＤＣ−ＤＣコンバータから形成される組立体は、Ｉｉｎ曲線とＶｉｎ曲線の交点にある平衡動作点で安定する。これは、本発明のＤＣ−ＤＣコンバータが動作するためには、典型的には低い、電源から利用可能な出力電力に依存する。
【００４８】
今ここに示した記述から、当業者は、特許請求の範囲により規定される本発明の範囲を逸脱することなく、不連続導通モードＤＣ−ＤＣコンバータの変形形態をいくつか考案することができる。ショットキーダイオードの代わりに単一の出力ダイオードを提供することができるが、電圧降下は、より大きくなる。発振器リング内のインバータの数および／またはパルス信号発生器内の遅延ステージの数を増やして、デューティーサイクルを増大させる、または低減させることが可能である。
【００４９】
さらに、本発明のＤＣ−ＤＣコンバータは、主に「コールドスタート」の状況で使用するためにあることを理解されたい。他の関連する状況では、ＤＣ−ＤＣコンバータは、システム全体の効率を低下させないように、通常はバイパスされる
【符号の説明】
【００５０】
１  ＤＣ−ＤＣコンバータ
２  電源
３ａ  自励発振チャージポンプ
３ｂ  増幅器
３ｃ  パルス信号発生器
１０  コントローラ
１１、１３  スイッチ
１２  ダイオード素子
１４、１５  トランジスタ
１６  インバータＩＳの出力
１７  ウェル端子
１８  低端子
２６  リング発振器ＲＯ２〜ＲＯＮの各インバータＩＳの各出力
２８  高端子
２９  最後のインバータステージから最初のインバータステージへのループ接続
ＢＡＴ  電池
Ｃ0  貯蔵コンデンサ
Ｃ１０２、Ｃ１０９  コンデンサ
Ｃｆｌｙ  コンデンサ
ＣＨＡＲＧＥＲ  充電器
ＣＩ１０２  ＣＭＯＳインバータ
Ｃｏｕｔ  出力コンデンサ
Ｃｔｅｇ  電源２の内部静電容量
ｄ  デューティーサイクル
ＤＩＳ  ＤＣ−ＤＣコンバータ１の入力、コントローラ１０を停止させる
Ｉｄｎ、Ｉｄｐ  増幅器電流
Ｉｉｎ  平均電流
ＩPUMP  チャージポンプ３ａの出力電流
ＩＳ、ＩＳ１〜ＩＳ５、ＩＳ１〜ＩＳＪ  インバータステージ
Ｌｘ  インダクタ
Ｎ１、Ｐ１、Ｎ２、Ｐ２  トランジスタ
Ｎ１０２、Ｎ１０９  ＮＭＯＳトランジスタ
ＯＳＣ  通常動作発振器
Ｐ１０２、Ｐ１０９  ＰＭＯＳトランジスタ
Ｒｉｎ  入力抵抗器
Ｒｎ、Ｒｐ  内部抵抗
ＲＯ１〜ＲＯＮ  リング発振器
Ｒｔｅｇ  電源２の内部抵抗
Ｔ  スイッチ１１のスイッチング繰返し周期
Ｔｎ  第１の周期
Ｔｐ  第２の周期
Ｖｂｎ、Ｖｂｐ  リング発振器の出力電圧
Ｖｉｎ  入力電圧
Ｖｏｕｔ  コンバータ出力電圧
Ｖｔｅｇ  電源２の電圧
Ｘ１、Ｘ２、Ｘ３、ＸＮ  中間電圧出力
ＸＮ  自励発振チャージポンプ３ａの出力
ΦＨ、ΦＬ  ２相信号
【図１】
2020080640.tif 000004
【図２】
2020080640.tif 000005
【図３ａ】
2020080640.tif 000006
【図３ｂ】
2020080640.tif 000007
【図４】
2020080640.tif 000008
【図５】
2020080640.tif 000009
【図６】
2020080640.tif 000010
【図７】
2020080640.tif 000011
【外国語明細書】
2020080640000001.pdf