(57)【要約】【課題】工程を簡略化しつつ、半導体層の形状制御性にも優れた発光素子の製造方法を提供する。【解決手段】金属層及び半導体層に対するエッチングレートのそれぞれが、絶縁層に対するエッチングレートよりも高い第１エッチング液を用いたウェットエッチングにより、金属層の一部及び半導体層の一部をレジスト層の開口部を介して除去し絶縁層の一部を金属層及び半導体層から露出させる。金属層及び半導体層を除去する工程の後に、レジスト層をウェットエッチングにより除去する。レジスト層を除去する工程の後に、金属層及び半導体層から露出させた絶縁層を残しつつ金属層を除去する。レジスト層の開口部は導電層の直上に位置する。【選択図】図８
2020088165.tif 000002
【特許請求の範囲】
【請求項１】
基体と、前記基体の上方に設けられた導電層と、前記導電層上に設けられた絶縁層と、前記絶縁層上に設けられた窒化物半導体からなる半導体層と、前記半導体層上に設けられた金属層と、を含む構造体を準備する工程と、
前記金属層上に開口部を含むレジスト層を形成する工程と、
前記金属層及び前記半導体層に対するエッチングレートのそれぞれが、前記絶縁層に対するエッチングレートよりも高い第１エッチング液を用いたウェットエッチングにより、前記金属層の一部及び前記半導体層の一部を前記開口部を介して除去し前記絶縁層の一部を前記金属層及び前記半導体層から露出させる工程と、
前記金属層及び半導体層を除去する工程の後に、前記レジスト層をウェットエッチングにより除去する工程と、
前記レジスト層を除去する工程の後に、前記金属層及び前記半導体層から露出させた前記絶縁層を残しつつ前記金属層を除去する工程と、を備え、
前記レジスト層の開口部は、前記導電層の直上に位置する、発光素子の製造方法。
【請求項２】
前記金属層は、Ｔｉ、Ｎｉ、Ｓｎ及びＡｌよりなる群から選択された少なくとも１つを含む、請求項１記載の発光素子の製造方法。
【請求項３】
前記金属層は、Ｔｉからなる、請求項２記載の発光素子の製造方法。
【請求項４】
前記金属層の厚さは、１ｎｍ以上５ｎｍ以下である、請求項１〜３のいずれか１つに記載の発光素子の製造方法。
【請求項５】
前記絶縁層を残しつつ前記金属層を除去する工程の後に、前記半導体層の表面の一部をウェットエッチングにより除去し、前記半導体層の表面に凹凸加工を施す工程を備える請求項１〜４のいずれか１つに記載の発光素子の製造方法。
【請求項６】
前記第１エッチング液は、リン酸を含む、請求項１〜５のいずれか１つに記載の発光素子の製造方法。
【請求項７】
前記金属層を除去する工程において、前記金属層に対するエッチングレートが、前記絶縁層に対するエッチングレートよりも高い第２エッチング液を用いる、請求項１〜６のいずれか１つに記載の発光素子の製造方法。
【請求項８】
前記導電層は、Ａｌを含む、請求項１〜７のいずれか１つに記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、発光素子の製造方法に関する。
【背景技術】
【０００２】
特許文献１には、発光層を含む半導体層における光取り出し面と反対側の面に導電層と絶縁層を形成した後、光取り出し面側から半導体層の一部分に対して半導体層の厚さ方向にエッチングを行い、半導体層を複数の素子に分離する方法が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１１−８２４３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、工程を簡略化しつつ、半導体層の形状制御性にも優れた発光素子の製造方法を提供する。
【課題を解決するための手段】
【０００５】
本開示の一態様によれば、発光素子の製造方法は、基体と、前記基体の上方に設けられた導電層と、前記導電層上に設けられた絶縁層と、前記絶縁層上に設けられた窒化物半導体からなる半導体層と、前記半導体層上に設けられた金属層と、を含む構造体を準備する工程と、前記金属層上に開口部を含むレジスト層を形成する工程と、前記金属層及び前記半導体層に対するエッチングレートのそれぞれが、前記絶縁層に対するエッチングレートよりも高い第１エッチング液を用いたウェットエッチングにより、前記金属層の一部及び前記半導体層の一部を前記開口部を介して除去し前記絶縁層の一部を前記金属層及び前記半導体層から露出させる工程と、前記金属層及び半導体層を除去する工程の後に、前記レジスト層をウェットエッチングにより除去する工程と、前記レジスト層を除去する工程の後に、前記金属層及び前記半導体層から露出させた前記絶縁層を残しつつ前記金属層を除去する工程と、を備える。前記レジスト層の開口部は、前記導電層の直上に位置する。
【発明の効果】
【０００６】
本開示の発光素子の製造方法によれば、工程を簡略化しつつ、半導体層の形状制御性にも優れる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態の発光素子の模式平面図である。
【図２】図１におけるII−II断面図である。
【図３】本発明の一実施形態の発光素子における半導体層の模式断面図である。
【図４】本発明の一実施形態の発光素子における半導体層および第３導電層の模式平面図である。
【図５】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【図６】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【図７】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【図８】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【図９】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【図１０】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【図１１】本発明の一実施形態の発光素子の製造方法を示す模式断面図である。
【発明を実施するための形態】
【０００８】
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【０００９】
図１は、実施形態の発光素子の模式平面図である。図２は、図１におけるII−II断面図である。
【００１０】
実施形態の発光素子は、基体１０と、半導体層５０と、導電層６０、７０、７８と、絶縁層９１〜９３と、パッド電極８１とを有する。
【００１１】
図１に示すように、発光素子の上面視において、基体１０の外形は矩形状に形成され、基体１０は、Ｘ方向に沿う２つの辺と、Ｘ方向に直交するＹ方向に沿う２つの辺とを有する。基体１０は、Ｙ方向に隣り合う第１領域１０１と第２領域１０２とを有する。
【００１２】
図２に示すように、半導体層５０は、基体１０の上方に設けられている。基板１０上に絶縁層９１〜９３を介して半導体層５０が形成されている。Ｚ方向は、Ｘ方向およびＹ方向を含む平面と直交する。
【００１３】
基体１０の第１領域１０１と、半導体層５０との間に、第１導電層６０、第２導電層７０、第３導電層７８、絶縁層９１〜９３が設けられている。基体１０の第２領域１０２の上方に半導体層５０は設けられていない。パッド電極８１が、基体１０の第２領域１０２の上方に設けられている。
【００１４】
基体１０は、半導体層５０側から順に、第４導電層１３と、基板１２と、裏面電極１１とを有する。裏面電極１１は、例えばＰｔを含む。基板１２は、例えばシリコン基板である。第４導電層１３は、例えば、Ａｌ、Ｃｕ、Ｔｉ、Ｎｉ、Ｓｎ、およびＰｔよりなる群から選択された少なくとも１つを含む。基体１０は導電性を有する。
【００１５】
図３は、半導体層５０の模式断面図である。
【００１６】
半導体層５０は、ｎ形半導体層２０と、ｐ形半導体層３０と、ｎ形半導体層２０とｐ形半導体層３０との間に設けられた発光層４０とを有する。半導体層５０は、例えば、ＩｎＸＡｌＹＧａ１−Ｘ−ＹＮ（０≦Ｘ、０≦Ｙ、Ｘ＋Ｙ＜１）等の窒化物半導体を含む。
【００１７】
例えば成長基板上に、ｎ形半導体層２０、発光層４０、およびｐ形半導体層３０を順にエピタキシャル成長させる。その後、エッチングにより、ｐ形半導体層３０および発光層４０の積層部分の一部を除去し、ｎ形半導体層２０の一部（コンタクト領域２１）をｐ形半導体層３０および発光層４０から露出させる。ｐ形半導体層３０および発光層４０は、断面視においてメサ状に残される。
【００１８】
半導体層５０は、第１面５１と、Ｚ方向において第１面５１の反対側に位置する第２面５２とを有する。第１面５１は、ｎ形半導体層２０において発光層４０が設けられた面の反対側の面である。第２面５２は、ｐ形半導体層３０において発光層４０が設けられた面の反対側の面である。
【００１９】
また、半導体層５０は、第１側面５４と、第２側面５５とを有する。第１側面５４の一端は第１面５１に連続し、他端は第２面５２に連続している。ここで、第１側面５４の一端とは、第１側面５４と第１面５１が交わる位置であり、第１側面５４の他端とは、第１側面５４と第２面５２とが交わる位置である。第１側面５４は、ｎ形半導体層２０の側面、発光層４０の側面、およびｐ形半導体層３０の側面を含み、それらｎ形半導体層２０の側面、発光層４０の側面、およびｐ形半導体層３０の側面は、第１面５１と第２面５２との間で連続している。
【００２０】
第２側面５５は、第２面５２と、ｎ形半導体層２０のコンタクト領域２１との間の段差部の側壁面である。第１側面５４は、第１面５１および第２面５２に対して傾斜している。第１側面５４と第２面５２とがなす角度θ１は、第２側面５５と第２面５２とがなす角度θ２よりも小さく、９０°よりも小さい。また、第１側面５４と第１面５１とがなす角度θ３は、角度θ１および角度θ２よりも大きく、９０°よりも大きい。
【００２１】
図２に示すように、半導体層５０の第２面５２に、第３導電層７８が設けられている。第３導電層７８は、例えば、Ａｇ、Ｎｉ、Ｔｉ、およびＰｔよりなる群から選択された少なくとも１つを含む。
【００２２】
図４は、ｎ形半導体層２０と第３導電層７８との配置関係を主に表す模式平面図である。
【００２３】
ｎ形半導体層２０は、複数の島状のコンタクト領域２１を有する。第３導電層７８は、複数のコンタクト領域２１を露出させる複数の開口７８ａを有する。平面視において、１つの開口７８ａの面積は、１つのコンタクト領域２１の面積よりも大きい。
【００２４】
図２に示すように、絶縁層９１が第３導電層７８の一部とｐ形半導体層３０の表面を覆っている。絶縁層９１は、例えばシリコン窒化層である。さらに、絶縁層９２が、絶縁層９１および半導体層５０の第２面５２を覆っている。絶縁層９２は、例えばシリコン酸化層である。
【００２５】
絶縁層９２上に、第１導電層６０の一部と、第２導電層７０が設けられている。第１導電層６０は、ｎ形半導体層２０のコンタクト領域２１に接するｎコンタクト部６１を有する。ｎコンタクト部６１とコンタクト領域２１との接触により、第１導電層６０はｎ形半導体層２０と電気的に接続している。第１導電層６０は、例えばＡｌ、Ｓｉ、Ｃｕ、およびＴｉよりなる群から選択された少なくとも１つを含む。
【００２６】
第２導電層７０は、第１部分７１と第２部分７３とを有する。第２部分７３は、第３導電層７８に接するｐコンタクト部である。第３導電層７８は、第２導電層７０の第２部分７３と、ｐ形半導体層３０との間に設けられ、第２導電層７０とｐ形半導体層３０とを電気的に接続している。第２導電層７０は、例えばＡｌ、Ｓｉ、Ｃｕ、およびＴｉよりなる群から選択された少なくとも１つを含む。第２導電層７０は、例えば、Ａｌを含む合金層と、Ｔｉ層との積層構造とすることができる。
【００２７】
第２導電層７０の第１部分７１は、基体１０の第２領域１０２の上方に設けられている。第１部分７１の上にパッド電極８１が設けられている。パッド電極８１は、半導体層５０に重ならない第２領域１０２に配置されている。第１部分７１は、パッド電極８１に接し、第２導電層７０とパッド電極８１とを電気的に接続している。
【００２８】
パッド電極８１は、例えばＴｉ、Ｐｔ、およびＡｕよりなる群から選択された少なくとも１つを含む。パッド電極８１は、例えば、半導体層５０側から順にＴｉ、Ｐｔ、Ａｕが積層された積層構造とすることができる。
【００２９】
第１導電層６０は、基体１０の第４導電層１３に上に設けられ、第４導電層１３に接している。したがって、ｎ形半導体層２０は、ｎコンタクト部６１、第１導電層６０、第４導電層１３、および基板１２を通じて、裏面電極１１と電気的に接続されている。
【００３０】
Ｚ方向において、第１導電層６０と第２導電層７０との間には、絶縁層９３が設けられている。絶縁層９３は、平面視において、第１導電層６０と第２導電層７０とが重なる領域における第１導電層６０と第２導電層７０との間を絶縁している。絶縁層９３は、例えばシリコン酸化層である。
【００３１】
半導体層５０の第１面５１は粗面化され、その第１面５１を絶縁層９４が覆っている。絶縁層９４の表面にも、凹凸が形成されている。絶縁層９４は、半導体層５０の第１側面５４も覆っている。絶縁層９４は、例えばシリコン酸化層である。
【００３２】
パッド電極８１には例えばワイヤがボンディングされ、裏面電極１１は実装基板の導体部に接合される。すなわち、図２に示す発光素子は、上下導通型の発光素子である。または、基体１０は導電性を有さずに、ｎ側の第１導電層６０についても基体１０の上方に設けられたパッド電極によって外部と接続される構成であってもよい。
【００３３】
次に、図５〜図１１を参照して、実施形態の発光素子の製造方法について説明する。
【００３４】
図５は、基体１０と、基体１０上に設けられた前述した要素とを含む構造体の模式断面図である。
【００３５】
すなわち、基体１０の上に、導電層６０、７０、７８と、絶縁層９１〜９３が設けられている。絶縁層９１上および第３導電層７８上に、半導体層５０が設けられている。第１導電層６０の一部であるｎコンタクト部６１が、ｎ形半導体層２０のコンタクト領域２１に接している。ｎコンタクト部６１は、平面視において、行列状に配置されている。これにより、半導体層５０の広い範囲に電流を拡散させ、半導体層５０における電流密度分布を改善することができる。
【００３６】
半導体層５０の第１面５１上には、図６に示すように、金属層１１０が形成される。金属層１１０は、第１面５１の全面に形成される。金属層１１０は、例えばＴｉからなる。
【００３７】
金属層１１０上には、図７に示すように、開口部１２０ａを含むレジスト層１２０が形成される。金属層１１０の全面にレジスト層１２０が形成された後、露光および現像処理により、レジスト層１２０に開口部１２０ａが形成される。
【００３８】
開口部１２０ａには金属層１１０の一部が露出する。第２導電層７０の第１部分７１の直上に位置するように開口部１２０ａが形成される。
【００３９】
このレジスト層１２０をマスクにして、開口部１２０ａの下方の金属層１１０の一部および半導体層５０の一部をエッチングする。第１エッチング液を用いたウェットエッチングにより、金属層１１０および半導体層５０をエッチングする。
【００４０】
この第１エッチング液を用いたウェットエッチングにおいては、金属層１１０に対するエッチングレートおよび半導体層５０に対するエッチングレートのそれぞれは、絶縁層９２に対するエッチングレートよりも高くなる。
【００４１】
例えば、シリコン酸化層である絶縁層９２、Ｔｉ層である金属層１１０、窒化物半導体層である半導体層５０の組み合わせに対して、第１エッチング液として、リン酸を含む液が用いられる。
【００４２】
開口部１２０ａに露出する金属層１１０の一部がまず第１エッチング液により除去され、その金属層１１０の一部が除去された後、半導体層５０の第１面５１が開口部１２０ａに露出する。続いて、その露出した第１面５１から半導体層５０の厚さ方向に第１エッチング液によるエッチングが進行し、半導体層５０が除去される。
【００４３】
さらに、リン酸を含む第１エッチング液を用いたエッチング条件において、シリコン窒化層である絶縁層９１に対するエッチングも、シリコン酸化層である絶縁層９２に対するエッチングレートよりも高いため、開口部１２０ａの下方の絶縁層９１の一部も除去される。
【００４４】
開口部１２０ａの下方の金属層１１０の一部、半導体層５０の一部、および絶縁層９１の一部が除去されることで、図８に示すように、絶縁層９２の一部が露出する。このエッチングにより、半導体層５０は、ＸＹ平面内において例えば格子状に複数の素子に分離され、１つの素子に対応する半導体層５０の端部に第１側面５４が形成される。また、レジスト層１２０に対するエッチングは進行せず、金属層１１０及び半導体層５０のエッチングが進行することで、金属層１１０及び半導体層５０の側面の一部はレジスト層１２０の側面よりも内側に位置する。
【００４５】
ここで、比較例として、半導体層５０の上にエッチングマスク層を形成し、そのマスク層をレジスト層を使ってパターニングしてマスク層に開口部を形成した後、その開口部を有するマスク層を用いて半導体層５０をエッチングする。この場合には、マスク層の加工ばらつきが半導体層５０の加工ばらつきに影響する。
【００４６】
本実施形態によれば、同じ第１エッチング液で金属層１１０も半導体層５０もエッチングされる。金属層１１０は、半導体層５０をエッチングする際のマスクではなく、半導体層５０とレジスト層１２０との間に介在しそれら両者の密着性を高める密着層として機能する。レジスト層１２０には、フォトリソグラフィによって高い精度で形成される開口部１２０ａが形成される。そして、そのレジスト層１２０をマスクとして半導体層５０が加工される。
【００４７】
レジスト層１２０と半導体層５０との間に、半導体層５０に対する密着力がレジスト層１２０と半導体層５０との密着力よりも高い金属層１１０を設ける。金属層１１０と半導体層５０との密着力は、レジスト層１２０と半導体層５０との密着力よりも高くなる。そのため、金属層１１０と半導体層５０との界面に第１エッチング液が浸入することによる半導体層５０のサイドエッチング（オーバーエッチング）を抑制でき、半導体層５０の第１側面５４の形状制御性に優れる。
【００４８】
この金属層１１０の一部および半導体層５０の一部を除去する工程の後に、レジスト層１２０をウェットエッチングにより除去する。レジスト層１２０が除去され、図９に示すように、金属層１１０の上面が露出する。
【００４９】
レジスト層１２０を除去する工程の後に、絶縁層９２における金属層１１０及び半導体層５０から露出した部分を残しつつ、金属層１１０を除去する。この金属層１１０を除去する工程において、金属層１１０に対するエッチングレートが、絶縁層９２に対するエッチングレートよりも高い第２エッチング液が用いられる。例えば、金属層１１０にＴｉ層を用いる場合、第２エッチング液として硫酸と過酸化水素水を含む水溶液を用いる。
【００５０】
金属層１１０が除去され、図１０に示すように、半導体層５０の第１面５１が露出する。その露出した第１面５１に対して例えばウェットエッチングを行い、第１面５１の一部を除去することにより、図１１に示すように、第１面５１に凹凸加工が施され、第１面５１が粗面化される。
【００５１】
第１面５１の粗面化の後、図２に示すように、半導体層５０の第１面５１および第１側面５４を覆う絶縁層９４が形成される。さらに、絶縁層９２において第２導電層７０の第１部分７１の上方に位置する部分を選択的に除去して開口部を形成し、その開口部にパッド電極８１を形成する。絶縁層９２の開口部の形成はエッチングにより行われる。
【００５２】
半導体層５０のエッチングに例えばＲＩＥ（Reactive Ion Etching）を利用すると、絶縁層９２がエッチングされやすくなる。例えば、絶縁層９２がＲＩＥによりエッチングされるとその下に位置する導電層７０の第１部分７１もエッチングされやすくなる。そのため、第１部分７１の表面に荒れが発生するおそれがあり、第１部分７１に接して設けられるパッド電極８１と導電層７０との接触不良を生じさせる要因となる。また、絶縁層９２が除去され、導電層７０が絶縁層９２から露出してしまうと、半導体層５０の第１面５１を粗面化するエッチングの際に導電層７０側にエッチング液に含まれるイオンが引き寄せられてしまう。そのため、第１面５１を均一にエッチングすることができず、第１面５１に加工ムラが生じるおそれがある。絶縁層９２を厚くすれば、エッチングによる絶縁層９２の消失を防ぐことが可能となるが、絶縁層９２の厚膜化はコストアップをまねく。
【００５３】
本実施形態によれば、第１エッチング液を用いたウェットエッチングにより半導体層５０を除去するため、ＲＩＥを用いる場合に比べて絶縁層９２のエッチングを抑制することができる。このため、絶縁層９２の厚膜化を必要とせず、コスト削減が可能となる。また、絶縁層９２の下の導電層７０の第１部分７１が露出されないため、導電層のエッチングを防止できる。
【００５４】
ウェットエッチングは等方性エッチングであるため、異方性エッチングであるＲＩＥに比べて、半導体層５０の厚み方向（Ｚ方向）に交差する横方向（図８に表す断面においてはＹ方向）にもエッチングが進む。そして、半導体層５０において下部に比べて上部の方がエッチング液にさらされる時間が長くなり、下部よりも上部でＹ方向への半導体層５０の後退量が大きくなりやすい。すなわち、半導体層５０の第１側面５４はテーパーをもつ。図３に示すように、第１側面５４と第１面５１との間の角部の角度θ３が鈍角になり、その角部に対する絶縁層９４の被覆性を高くすることができる。
【００５５】
ウェットエッチングは、減圧空間内に放電を生じさせる必要があるＲＩＥに比べて低コストである。本実施形態によれば、半導体層５０の除去、レジスト層１２０の除去、金属層１１０の除去をウェットエッチングで行う。また、金属層１１０のパターニングは不要である。このように実施形態によれば、工程を簡略化しつつ、なおかつ半導体層５０とレジスト層１２０との間に密着層として金属層１１０を介在させることで半導体層５０に対するサイドエッチング（オーバーエッチング）を抑制して、半導体層５０の形状制御性にも優れた発光素子の製造方法を提供できる。
【００５６】
金属層１１０は、Ｔｉ、Ｎｉ、Ｓｎ及びＡｌよりなる群から選択された少なくとも１つを含む。この中でもＴｉが窒化物半導体層との密着性に最も優れ、第１エッチング液による半導体層５０のサイドエッチング量を抑制する効果を高くできる。
【００５７】
金属層１１０が厚すぎると、半導体層５０が第１エッチング液に晒されるまでに時間がかかり製造に要する時間が長くなる。そのため、金属層１１０の厚さは１ｎｍ以上５ｎｍ以下が好ましい。
【００５８】
以上説明したように、本実施形態によれば、レジスト層１２０と半導体層５０との間に、半導体層５０に対する密着力がレジスト層１２０と半導体層５０との密着力よりも高い金属層１１０を設ける。そして、レジスト層１２０をマスクにして、金属層１１０および半導体層５０を、レジスト層１２０の開口部１２０ａの下方に位置する絶縁層９２がエッチングされにくい第１エッチング液を用いてエッチングする。これにより、工程を簡略化できるとともに、残したい部材が除去されることなく半導体層５０の側面形状を制御することができる。
【００５９】
以上、具体例を参照しつつ、本開示の実施形態について説明した。しかし、本開示は、これらの具体例に限定されるものではない。本開示の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本開示の要旨を包含する限り、本開示の範囲に属する。その他、本開示の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本開示の範囲に属するものと了解される。
【符号の説明】
【００６０】
１０…基体、２０…ｎ形半導体層、３０…ｐ形半導体層、４０…発光層、５０…半導体層、６０…第１導電層、７０…第２導電層、８１…パッド電極、９１〜９４…絶縁層、１１０…金属層、１２０…レジスト層
【図１】
2020088165.tif 000003
【図２】
2020088165.tif 000004
【図３】
2020088165.tif 000005
【図４】
2020088165.tif 000006
【図５】
2020088165.tif 000007
【図６】
2020088165.tif 000008
【図７】
2020088165.tif 000009
【図８】
2020088165.tif 000010
【図９】
2020088165.tif 000011
【図１０】
2020088165.tif 000012
【図１１】
2020088165.tif 000013