(57)【要約】【課題】配線層に対する素子の接続信頼性を向上させることができる半導体装置を提供する。【解決手段】半導体装置１は、基板２の主面１６に対向する第１配線層４と、第１配線層４上に形成され、かつＣｕを含む材料からなる第１台座部５と、第１台座部５を取り囲む第１絶縁層７と、第１配線層４に搭載され、かつ第１台座部５を介して第１配線層４に導通する第１素子１０と、第１素子１０と第１台座部５との間に介在され、第１台座部５に接続された第１接合層１１と、第１配線層４に導通し、基板２の厚さ方向に沿って延出し、かつ第１素子１０とは離間して配置された柱状体９と、第１素子１０を覆う封止樹脂１４とを含む。【選択図】図１
2020113704.tif 000002
【特許請求の範囲】
【請求項１】
主面を有する基板と、
前記基板の主面に対向する第１配線層と、
前記第１配線層上に形成され、かつＣｕを含む材料からなる第１台座部と、
前記第１台座部を取り囲む第１絶縁層と、
前記第１配線層に搭載され、かつ前記第１台座部を介して前記第１配線層に導通する第１素子と、
前記第１素子と前記第１台座部との間に介在され、前記第１台座部に接続された第１接合層と、
前記第１配線層に導通し、前記基板の厚さ方向に沿って延出し、かつ前記第１素子とは離間して配置された第１柱状体と、
前記第１素子を覆う第１封止樹脂とを含む、半導体装置。
【請求項２】
前記第１接合層は、前記第１台座部上の領域から第１絶縁層の表面を覆う部分を有している、請求項１に記載の半導体装置。
【請求項３】
前記第１配線層上に形成され、Ｃｕを含む材料からなり、かつ前記第１台座部よりも小さな平面面積を有する第２台座部と、
前記第２台座部を取り囲む第２絶縁層と、
前記第１配線層に搭載され、かつ前記第２台座部を介して前記第１配線層に導通する第２素子と、
前記第２素子と前記第２台座部との間に介在され、前記第２台座部に接続され、かつ少なくとも前記第２台座部との間に空間を有する第２接合層とを含む、請求項２に記載の半導体装置。
【請求項４】
前記第１接合層は、はんだペーストからなり、
前記第２接合層は、はんだフラックスからなる、請求項３に記載の半導体装置。
【請求項５】
前記第１絶縁層および前記第２絶縁層は、ポリイミドからなる、請求項３または４に記載の半導体装置。
【請求項６】
前記第２絶縁層は、前記第１配線層上の領域に形成された環状の第２枠状体を含む、請求項３〜５のいずれか一項に記載の半導体装置。
【請求項７】
前記第１素子は、表面実装型の受動素子を含み、
前記第２素子は、フリップチップ型の半導体素子を含む、請求項３〜６のいずれか一項に記載の半導体装置。
【請求項８】
前記第１柱状体に導通する第２配線層と、
前記第２配線層上に形成され、前記第１台座部よりも小さな平面面積を有し、かつ露出した側面を有する第３台座部と、
前記第２配線層に搭載され、かつ前記第３台座部を介して前記第２配線層に導通する第３素子と、
前記第３台座部上に配置された第３接合層と、
前記第２配線層に導通し、前記基板の厚さ方向に沿って延出し、かつ前記第３素子とは離間して配置された第２柱状体と、
前記第３素子を覆う第２封止樹脂とを含む、請求項２に記載の半導体装置。
【請求項９】
前記第１素子および前記第３素子は、前記基板の厚さ方向において互いに対向している、請求項８に記載の半導体装置。
【請求項１０】
前記第１接合層は、はんだペーストからなり、
前記第３接合層は、はんだフラックスからなる、請求項８または９に記載の半導体装置。
【請求項１１】
前記第１封止樹脂および前記第２封止樹脂は、ともにエポキシ樹脂を主剤とした合成樹脂からなる、請求項８〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記第１素子は、表面実装型の受動素子を含み、
前記第３素子は、フリップチップ型の半導体素子を含む、請求項８〜１１のいずれか一項に記載の半導体装置。
【請求項１３】
前記第１絶縁層は、前記第１配線層上の領域に形成された環状の第１枠状体を含む、請求項１〜１２のいずれか一項に記載の半導体装置。
【請求項１４】
前記第１台座部は、互いに積層されたＮｉ層およびＣｕ層を含み、
前記Ｃｕ層は、前記第１接合層と接合する上面を有している、請求項１〜１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記Ｃｕ層は、前記第１絶縁層の前記表面よりも上方に突出し、かつ前記第１絶縁層の前記表面よりも上方に位置する上面を有している、請求項１４に記載の半導体装置。
【請求項１６】
前記Ｃｕ層は、前記第１絶縁層の前記表面に沿って引き出された引き出し部を有し、かつ前記引き出し部が前記第１絶縁層の前記表面を覆っている、請求項１５に記載の半導体装置。
【請求項１７】
前記Ｃｕ層は、その全体が前記第１絶縁層に埋め込まれており、かつ前記第１絶縁層の前記表面よりも下方に位置する上面を有している、請求項１４に記載の半導体装置。
【請求項１８】
前記Ｎｉ層は、前記Ｃｕ層よりも厚さが薄く設定されている、請求項１４〜１７のいずれか一項に記載の半導体装置。
【請求項１９】
前記電極パッドに導通し、かつ前記第１配線層から離間して配置された第２配線層と、
前記第２配線層上に形成され、かつＣｕを含む材料からなる第２台座部とを含み、
前記第１絶縁層は、前記第１配線層上の領域から前記第２配線層上の領域にまで延出し、かつ前記第１台座部および前記第２台座部の両方を一体的に取り囲んでおり、
前記第１素子は、前記第１台座部および前記第２台座部を介して前記第１配線層および前記第２配線層に導通している、請求項１に記載の半導体装置。
【請求項２０】
前記第１絶縁層は、前記第１柱状体とは離間して配置されている、請求項１９に記載の半導体装置。
【請求項２１】
前記第１絶縁層は、ポリイミドからなる、請求項１９または２０に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の上面に他の半導体素子などを搭載したチップ・オン・チップ形式の半導体装置に関する。
【背景技術】
【０００２】
近年における電子機器の小型化および高機能化に伴い、半導体装置の小型化および機能の高度化が進められている。こうした動向を受け、半導体素子の上面に他の半導体素子を搭載したチップ・オン・チップ（ＣＯＣ：Chip on Chip）形式の半導体装置が存在する。
このようなチップ・オン・チップ形式の半導体装置の一例が特許文献１に開示されている。当該半導体装置は、外部との導通経路となるリードフレームが配置されたパッケージ基板と、パッケージ基板に搭載された下層の半導体チップと、下層の半導体チップに搭載された上層の半導体チップを備える。下層の半導体チップおよび上層の半導体チップの各々の上面には電気接続用端子が設けられ、電気接続用端子とリードフレームとを相互に導通させるためのボンディングワイヤが複数配置されている。この場合において上層の半導体チップは、下面（裏面）から窪み、かつ上面の周縁に沿って形成された庇状の段差部を有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−１３９６５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、配線層に対する素子の接続信頼性を向上させることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
本発明の一実施形態に係る半導体装置は、主面を有する基板と、前記基板の主面に対向する第１配線層と、前記第１配線層上に形成され、かつＣｕを含む材料からなる第１台座部と、前記第１台座部を取り囲む第１絶縁層と、前記第１配線層に搭載され、かつ前記第１台座部を介して前記第１配線層に導通する第１素子と、前記第１素子と前記第１台座部との間に介在され、前記第１台座部に接続された第１接合層と、前記第１配線層に導通し、前記基板の厚さ方向に沿って延出し、かつ前記第１素子とは離間して配置された第１柱状体と、前記第１素子を覆う第１封止樹脂とを含む。
【０００６】
この構成によれば、Ｃｕを含む第１台座部が第１絶縁層で取り囲まれている。これにより、素子主面に沿う方向の力が第１台座部に加わっても、その力を第１絶縁層で受け止めることができる。その結果、第１配線層に対する第１素子の接続信頼性を向上させることができる。
本発明の一実施形態に係る半導体装置では、記第１接合層は、前記第１台座部上の領域から第１絶縁層の表面を覆う部分を有していてもよい。
【０００７】
この構成によれば、第１素子および第１台座部に対して、第１接合層を広い面積で接合することができるので、第１配線層に対する第１素子の接続信頼性を一層向上させることができる。
本発明の一実施形態に係る半導体装置は、前記第１配線層上に形成され、Ｃｕを含む材料からなり、かつ前記第１台座部よりも小さな平面面積を有する第２台座部と、前記第２台座部を取り囲む第２絶縁層と、前記第１配線層に搭載され、かつ前記第２台座部を介して前記第１配線層に導通する第２素子と、前記第２素子と前記第２台座部との間に介在され、前記第２台座部に接続され、かつ少なくとも前記第２台座部との間に空間を有する第２接合層とを含んでいてもよい。
【０００８】
この構成によれば、平面面積（接合面積）が互いに異なる第１台座部および第２台座部の各接合形態を分けることによって、余計な接合材料を減らし、かつ十分な接続信頼性を得ることができる。
本発明の一実施形態に係る半導体装置では、前記第１接合層は、はんだペーストからなり、前記第２接合層は、はんだフラックスからなっていてもよい。
【０００９】
本発明の一実施形態に係る半導体装置では、前記第１絶縁層および前記第２絶縁層は、ポリイミドからなっていてもよい。
本発明の一実施形態に係る半導体装置では、前記第２絶縁層は、前記第１配線層上の領域に形成された環状の第２枠状体を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記第１素子は、表面実装型の受動素子を含み、前記第２素子は、フリップチップ型の半導体素子を含んでいてもよい。
【００１０】
本発明の一実施形態に係る半導体装置は、前記第１柱状体に導通する第２配線層と、前記第２配線層上に形成され、前記第１台座部よりも小さな平面面積を有し、かつ露出した側面を有する第３台座部と、前記第２配線層に搭載され、かつ前記第３台座部を介して前記第２配線層に導通する第３素子と、前記第３台座部上に配置された第３接合層と、前記第２配線層に導通し、前記基板の厚さ方向に沿って延出し、かつ前記第３素子とは離間して配置された第２柱状体と、前記第３素子を覆う第２封止樹脂とを含んでいてもよい。
【００１１】
この構成によれば、平面面積（接合面積）が互いに異なる第１台座部および第３台座部の各接合形態を分けることによって、余計な接合材料を減らし、かつ十分な接続信頼性を得ることができる。
なお、第１封止樹脂および第２封止樹脂は、基板に対して、第１封止樹脂および第２樹脂の順に積層されていてもよいし、第２封止樹脂および第１封止樹脂の順に積層されていてもよい。
【００１２】
本発明の一実施形態に係る半導体装置では、前記第１素子および前記第３素子は、前記基板の厚さ方向において互いに対向していてもよい。
本発明の一実施形態に係る半導体装置では、前記第１接合層は、はんだペーストからなり、前記第３接合層は、はんだフラックスからなっていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１封止樹脂および前記第２封止樹脂は、ともにエポキシ樹脂を主剤とした合成樹脂からなっていてもよい。
【００１３】
本発明の一実施形態に係る半導体装置では、前記第１素子は、表面実装型の受動素子を含み、前記第３素子は、フリップチップ型の半導体素子を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層は、前記第１配線層上の領域に形成された環状の第１枠状体を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記第１台座部は、互いに積層されたＮｉ層およびＣｕ層を含み、前記Ｃｕ層は、前記第１接合層と接合する上面を有していてもよい。
【００１４】
この構成によれば、Ｃｕに比べて酸化し易いＮｉをＣｕで覆っているので、第１台座部に対する第１接合層の接合強度を向上させることができる。
本発明の一実施形態に係る半導体装置では、前記Ｃｕ層は、前記第１絶縁層の前記表面よりも上方に突出し、かつ前記第１絶縁層の前記表面よりも上方に位置する上面を有していてもよい。
【００１５】
本発明の一実施形態に係る半導体装置では、前記Ｃｕ層は、前記第１絶縁層の前記表面に沿って引き出された引き出し部を有し、かつ前記引き出し部が前記第１絶縁層の前記表面を覆っていてもよい。
本発明の一実施形態に係る半導体装置では、前記Ｃｕ層は、その全体が前記第１絶縁層に埋め込まれており、かつ前記第１絶縁層の前記表面よりも下方に位置する上面を有していてもよい。
【００１６】
本発明の一実施形態に係る半導体装置では、前記Ｎｉ層は、前記Ｃｕ層よりも厚さが薄く設定されていてもよい。
本発明の一実施形態に係る半導体装置は、前記電極パッドに導通し、かつ前記第１配線層から離間して配置された第２配線層と、前記第２配線層上に形成され、かつＣｕを含む材料からなる第２台座部とを含み、前記第１絶縁層は、前記第１配線層上の領域から前記第２配線層上の領域にまで延出し、かつ前記第１台座部および前記第２台座部の両方を一体的に取り囲んでおり、前記第１素子は、前記第１台座部および前記第２台座部を介して前記第１配線層および前記第２配線層に導通していてもよい。
【００１７】
この構成によれば、たとえばフォトリソグラフィによって、第１台座部および第２台座部の周囲を取り囲む絶縁層を個別に形成する場合に比べて、アライメントマージン（アライメントのずれに対して備えるマージン）を小さくすることができる。その結果、第１配線層および第２配線層の配線幅を小さくすることができるので、半導体装置の小型化に貢献することができる。
【００１８】
本発明の一実施形態に係る半導体装置では、前記第１絶縁層は、前記第１柱状体とは離間して配置されていてもよい。
この構成によれば、基板の主面全体に第１絶縁層が形成される場合に比べて、基板の反りを軽減することができる。
本発明の一実施形態に係る半導体装置では、前記第１絶縁層は、ポリイミドからなっていてもよい。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の第１実施形態に係る半導体装置の模式的な斜視図（一部の要素を透過）である。
【図２】図２は、図１に示す半導体装置の平面図（一部の要素を透過）である。
【図３】図３は、図１に示す半導体装置の平面図（一部の要素を透過）である。
【図４】図４は、図１に示す半導体装置の平面図（一部の要素を透過）である。
【図５】図５は、図１に示す半導体装置の断面図である。
【図６】図６Ａおよび図６Ｂは、図１に示す半導体装置の要部拡大図である。
【図７】図７Ａおよび図７Ｂは、台座部の形態のバリエーションを説明するための図である。
【図８Ａ】図８Ａは、図１に示す半導体装置の製造工程の一部を示す図である。
【図８Ｂ】図８Ｂは、図８Ａの次の工程を示す図である。
【図８Ｃ】図８Ｃは、図８Ｂの次の工程を示す図である。
【図８Ｄ】図８Ｄは、図８Ｃの次の工程を示す図である。
【図８Ｅ】図８Ｅは、図８Ｄの次の工程を示す図である。
【図８Ｆ】図８Ｆは、図８Ｅの次の工程を示す図である。
【図８Ｇ】図８Ｇは、図８Ｆの次の工程を示す図である。
【図８Ｈ】図８Ｈは、図８Ｇの次の工程を示す図である。
【図８Ｉ】図８Ｉは、図８Ｈの次の工程を示す図である。
【図８Ｊ】図８Ｊは、図８Ｉの次の工程を示す図である。
【図９】図９は、本発明の第２実施形態に係る半導体装置の模式的な斜視図（一部の要素を透過）である。
【図１０】図１０は、図９に示す半導体装置の平面図（一部の要素を透過）である。
【図１１】図１１は、図９に示す半導体装置の平面図（一部の要素を透過）である。
【図１２】図１２は、図９に示す半導体装置の平面図（一部の要素を透過）である。
【図１３】図１３は、図９に示す半導体装置の平面図（一部の要素を透過）である。
【図１４】図１４は、図９に示す半導体装置の平面図（一部の要素を透過）である。
【図１５】図１５は、図９に示す半導体装置の断面図である。
【図１６Ａ】図１６Ａは、図９に示す半導体装置の製造工程の一部を示す図である。
【図１６Ｂ】図１６Ｂは、図１６Ａの次の工程を示す図である。
【図１６Ｃ】図１６Ｃは、図１６Ｂの次の工程を示す図である。
【図１６Ｄ】図１６Ｄは、図１６Ｃの次の工程を示す図である。
【図１６Ｅ】図１６Ｅは、図１６Ｄの次の工程を示す図である。
【図１６Ｆ】図１６Ｆは、図１６Ｅの次の工程を示す図である。
【図１６Ｇ】図１６Ｇは、図１６Ｆの次の工程を示す図である。
【図１６Ｈ】図１６Ｈは、図１６Ｇの次の工程を示す図である。
【図１６Ｉ】図１６Ｉは、図１６Ｈの次の工程を示す図である。
【図１６Ｊ】図１６Ｊは、図１６Ｉの次の工程を示す図である。
【図１６Ｋ】図１６Ｋは、図１６Ｊの次の工程を示す図である。
【図１６Ｌ】図１６Ｌは、図１６Ｋの次の工程を示す図である。
【図１６Ｍ】図１６Ｍは、図１６Ｌの次の工程を示す図である。
【図１６Ｎ】図１６Ｎは、図１６Ｍの次の工程を示す図である。
【図１７】図１７は、本発明の第３実施形態に係る半導体装置の模式的な断面図である。
【図１８Ａ】図１８Ａは、図１７に示す半導体装置の製造工程の一部を示す図である。
【図１８Ｂ】図１８Ｂは、図１８Ａの次の工程を示す図である。
【図１８Ｃ】図１８Ｃは、図１８Ｂの次の工程を示す図である。
【図１８Ｄ】図１８Ｄは、図１８Ｃの次の工程を示す図である。
【図１８Ｅ】図１８Ｅは、図１８Ｄの次の工程を示す図である。
【図１８Ｆ】図１８Ｆは、図１８Ｅの次の工程を示す図である。
【図１８Ｇ】図１８Ｇは、図１８Ｆの次の工程を示す図である。
【図１８Ｈ】図１８Ｈは、図１８Ｇの次の工程を示す図である。
【図１８Ｉ】図１８Ｉは、図１８Ｈの次の工程を示す図である。
【図１８Ｊ】図１８Ｊは、図１８Ｉの次の工程を示す図である。
【図１８Ｋ】図１８Ｋは、図１８Ｊの次の工程を示す図である。
【図１８Ｌ】図１８Ｌは、図１８Ｋの次の工程を示す図である。
【図１８Ｍ】図１８Ｍは、図１８Ｌの次の工程を示す図である。
【発明を実施するための形態】
【００２０】
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
＜第１実施形態＞
図１〜図７Ａ，７Ｂに基づき、本発明の第１実施形態に係る半導体装置１について説明する。
半導体装置１は、基板２と、ベース絶縁層３と、第１配線層４と、第１台座部５と、第２台座部６と、第１絶縁層７と、第２絶縁層８と、柱状体９と、第１素子１０と、第１接合層１１と、第２素子１２と、第２接合層１３と、封止樹脂１４と、端子１５とを含んでいる。
【００２１】
図１は、半導体装置１の模式的な斜視図である。図２は、半導体装置１の平面図である。図１および図２は、理解の便宜上、封止樹脂１４を透過している。図３は、図２から、端子１５、封止樹脂１４、柱状体９、第１接合層１１および第２接合層１３を除いた半導体装置１の平面図である。図４は、図３から、第１絶縁層７、第２絶縁層８、第１台座部５、第２台座部６および第１配線層４を除いた半導体装置１の平面図である。
【００２２】
図５は、半導体装置１の模式的な断面図である。なお、図５では、図１に示す半導体装置１における特定の切断面を表しているのではなく、理解の便宜上、説明に必要な要素を優先的に表している。図６Ａおよび図６Ｂは、半導体装置１の要部拡大図である。図７Ａおよび図７Ｂは、台座部５，６の形態のバリエーションを説明するための図である。
半導体装置１は、様々な電子機器の回路基板に表面実装される樹脂パッケージ形式のものである。図１および図２に示すように、半導体装置１の基板２の厚さ方向視（以下「平面視」という。）の形状は四角形である。
【００２３】
基板２は、この実施形態では、高抵抗のシリコン基板（たとえば、不純物が添加されていないシリコン基板）であるが、セラミック基板やアルミナ基板等の絶縁基板であってもよい。
基板２は、主に図１および図５に示すように、主面１６および裏面１８を有する。
主面１６は、基板２の厚さ方向を向く、図５に示す基板２の上面である。主面１６は、その全面がベース絶縁層３に覆われている。
【００２４】
裏面１８は、基板２の厚さ方向において主面１６とは反対側を向く、図５に示す基板２の下面である。裏面１８は、その全面が半導体装置１の外部に露出している。
また、基板２の厚さは、たとえば、５０μｍ〜１００μｍであってもよい。
ベース絶縁層３は、図１および図５に示すように、基板２の主面１６と封止樹脂１４との双方に接する絶縁体である。
【００２５】
ベース絶縁層３は、この実施形態では、主面１６に接する第１層１９と、第１層１９と封止樹脂１４との双方に接する第２層２０とを含み、第１層１９と第２層２０とは、互いに積層されている。また、この実施形態では、第１層１９は酸化シリコン（ＳｉＯ２）から構成され、第２層２０は窒化シリコン（ＳｉＮ）から構成されていてもよい。また、第１層１９の厚さは、たとえば０．１μｍ〜２．０μｍであり、第２層２０の厚さは、たとえば０．１μｍ〜２．０μｍであってもよい。
【００２６】
第１配線層４は、図１および図５に示すように、基板２の主面１６に対向して配置された導電部材である。この実施形態では、第１配線層４は、ベース絶縁層３の第２層２０に接して配置されている。
第１配線層４は、図５に示すように、互いに積層された下地層２２およびめっき層２３から構成される。下地層２２は、ベース絶縁層３の第２層２０に接し、かつめっき層２３に覆われている。
【００２７】
この実施形態では、下地層２２の厚さは、たとえば２００〜３００ｎｍであり、めっき層２３の厚さは、たとえば３μｍ〜１０μｍであってもよい。したがって、下地層２２は、めっき層２３よりも厚さが薄く設定されている。
また、下地層２２は、ベース絶縁層３の第２層２０に接する側から積層されたＴｉとＣｕとの積層構造で構成されていてもよい。つまり、ベース絶縁層３の第２層２０にＴｉ層が接しており、Ｔｉ層上にＣｕ層が形成されていてもよい。
【００２８】
また、めっき層２３は、Ｃｕから構成されていてもよい。したがって、下地層２２の最表面およびめっき層２３は、ともに同一の材料から構成されていてもよい。
第１配線層４は、主に図１および図３に示すように、アイランド部２６および配線部２７を含んでいる。
アイランド部２６は、この実施形態では、基板２の主面１６の４つの角部に、１つずつ設けられている。各アイランド部２６は、平面視四角形状に形成されている。各アイランド部２６は、基板２の側面（主面１６と裏面１８とを接続する面）とは離間して配置されている。
【００２９】
配線部２７は、第１部分２８および第２部分２９を含んでいる。配線部２７の第１部分２８は、互いに隣り合う一対のアイランド部２６から延出している。配線部２７の第１部分２８が接続されたアイランド部２６は、この実施形態では、基板２の長手方向一方側の角部に配置された一対のアイランド部２６である。
配線部２７の一対の第１部分２８は、それぞれ、平面視Ｌ字状に形成されている。配線部２７の一対の第１部分２８の端部３０（アイランド部２６に接続された端部とは反対側の端部）は、基板２の短手方向において、互いに対向している。
【００３０】
配線部２７の第２部分２９は、互いに隣り合う一対のアイランド部２６から延出している。配線部２７の第２部分２９が接続されたアイランド部２６は、この実施形態では、基板２の長手方向他方側の角部に配置された一対のアイランド部２６である。配線部２７の一対の第２部分２９は、それぞれ、平面視Ｌ字状に形成されている。配線部２７の一対の第２部分２９の端部３１（アイランド部２６に接続された端部とは反対側の端部）は、基板２の短手方向において、互いに対向している。
【００３１】
配線部２７の一対の第２部分２９の途中部には、枝部３２が接続されている。枝部３２は、基板２の長手方向の側面に沿って延びる一対の第２部分２９の直線部から、１本ずつ延出している。一対の枝部３２は、それぞれ平面視直線状に形成され、第２部分２９に対いては、互いにずれた位置に接続されている。また、一対の枝部３２の端部３３（第２部分２９に接続された端部とは反対側の端部）は、基板２の長手方向において、互いに対向している。
【００３２】
第１台座部５および第２台座部６は、主に図３および図５に示すように、第１配線層４上に形成され、かつ第１配線層４に導通する導電部材である。この実施形態では、第１台座部５および第２台座部６の両方は、第１配線層４に接して配置されている。
第１台座部５および第２台座部６は、図６Ａ，６Ｂおよび図７Ａ，７Ｂに示すように、互いに異なる材料からなる第１層３４，３６および第２層３５，３７を含む積層構造から構成されていてもよい。この実施形態では、第１層３４，３６がＮｉ層であり、第２層３５，３７がＣｕ層である。
【００３３】
つまり、Ｎｉ層からなる第１層３４，３６は、第１配線層４に接し、かつＣｕ層からなる第２層３５，３７に覆われている。これにより、Ｃｕ層からなる第２層３５は、第１接合層１１と接合する上面３９を有しており、Ｃｕ層からなる第２層３７は、第２接合層１３と接合する上面４２を有している。
また、第１層３４，３６の厚さは、たとえば１．０ｎｍ〜４．０ｎｍであり、第２層３５，３７の厚さは、たとえば１．０μｍ〜８．０μｍであってもよい。したがって、第１層３４，３６は、第２層３５，３７よりも厚さが薄く設定されている。
【００３４】
図３に示すように、第１台座部５は、この実施形態では、枝部３２の端部３３に、それぞれ１つずつ配置されている。これにより、一対の第１台座部５は、基板２の長手方向において互いに対向している。第２台座部６は、第１部分２８の端部３０および第２部分２９の端部３１に、それぞれ１つずつ配置されている。これにより、配線部２７の第１部分２８側および第２部分２９側に、それぞれ一対ずつ（合計二対）の第２台座部６が設けられている。
【００３５】
第１台座部５は、この実施形態では、平面視長方形状に形成されている。第１台座部５の幅（短手方向の長さ）は、たとえば、配線部２７の幅と略同じである。一方、第１台座部５の長さ（長手方向の長さ）は、たとえば、配線部２７の幅の約２倍である。
第２台座部６は、この実施形態では、平面視正方形状に形成されている。第２台座部６の一辺の長さは、たとえば、配線部２７の幅と略同じである。これにより、第２台座部６の平面視における面積は、第１台座部５よりも小さくなっている。
【００３６】
第１絶縁層７は、主に図１、図２、図３および図５に示すように、第１台座部５の周囲を取り囲み、かつ絶縁体の部材である。この実施形態では、第１絶縁層７は、第１配線層４上の領域に形成された環状の枠状体として構成されている。つまり、枠状体としての第１絶縁層７は、第１配線層４からはみ出さず、かつその全体が第１配線層４の上面に接している。また、第１絶縁層７は、電気絶縁性を有する合成樹脂から構成され、この実施形態では、ポリイミドから構成されている。
【００３７】
また、第１台座部５は、図７Ａに示すように、その全体が第１絶縁層７に埋め込まれており、かつ第１絶縁層７の表面３８よりも下方に位置する上面３９を有していてもよい。より具体的には、第１台座部５の第２層３５（Ｃｕ層）が、第１絶縁層７の表面３８よりも下方に位置する上面３９を有していてもよい。
また、第１台座部５は、図７Ｂに示すように、第１絶縁層７の表面３８よりも上方に突出し、かつ第１絶縁層７の表面３８よりも上方に位置する上面３９を有していてもよい。より具体的には、第１台座部５の第２層３５が、第１絶縁層７の表面３８よりも上方に位置する上面３９を有していてもよい。この場合、第１台座部５の第２層３５は、第１絶縁層７の表面３８に沿って引き出された引き出し部４０を有し、引き出し部４０が第１絶縁層７の表面３８を覆っていてもよい。
【００３８】
また、図７Ａ，７Ｂに示すように、第１台座部５の第１層３４および第２層３５の両方は、その周囲から第１絶縁層７に支持されている。つまり、第１台座部５の第１層３４および第２層３５の両側面が第１絶縁層７に接しており、かつ第１層３４と第２層３５の積層界面が、第１絶縁層７の厚さ方向途中部に位置している。
第２絶縁層８は、主に図１、図２、図３および図５に示すように、第２台座部６の周囲を取り囲み、かつ絶縁体の部材である。この実施形態では、第２絶縁層８は、第１配線層４上の領域に形成された環状の枠状体として構成されている。つまり、枠状体としての第２絶縁層８は、第１配線層４からはみ出さず、かつその全体が第１配線層４の上面に接している。また、第２絶縁層８は、電気絶縁性を有する合成樹脂から構成され、この実施形態では、ポリイミドから構成されている。
【００３９】
また、第２台座部６は、図６Ａに示すように、その全体が第２絶縁層８に埋め込まれており、かつ第２絶縁層８の表面４１よりも下方に位置する上面４２を有していてもよい。より具体的には、第２台座部６の第２層３５（Ｃｕ層）が、第２絶縁層８の表面４１よりも下方に位置する上面４２を有していてもよい。
また、図示は省略するが、第２台座部６は、図７Ｂに示した第１台座部５と同様に、第２絶縁層８の表面４１よりも上方に突出し、かつ第２絶縁層８の表面４１よりも上方に位置する上面４２を有していてもよい。より具体的には、第２台座部６の第２層３７が、第２絶縁層８の表面４１よりも上方に位置する上面４２を有していてもよい。この場合、第２台座部６の第２層３７は、第２絶縁層８の表面４１に沿って引き出された引き出し部を有し、引き出し部が第２絶縁層８の表面４１を覆っていてもよい。
【００４０】
また、図６Ａに示すように、第２台座部６の第１層３６および第２層３７の両方は、その周囲から第２絶縁層８に支持されている。つまり、第２台座部６の第１層３６および第２層３７の両側面が第２絶縁層８に接しており、かつ第１層３６と第２層３７の積層界面が、第２絶縁層８の厚さ方向途中部に位置している。
柱状体９は、主に図１および図５に示すように、第１配線層４に導通し、かつ基板２の厚さ方向に沿って延出するとともに、第１素子１０とは離間して配置された導電部材である。柱状体９は、第１配線層４のめっき層２３と同一の材料から構成されている。したがって、この実施形態に係る柱状体９は、Ｃｕから構成される。
【００４１】
柱状体９の厚さ（高さ）は、たとえば、１００μｍ〜３００μｍである。つまり、基板２は、柱状体９よりも厚さが薄く設定されている。また、この実施形態に係る柱状体９は複数により構成されている。より具体的には、第１配線層４の各アイランド部２６に１つずつ、合計４つ設けられている。各柱状体９の形状は、いずれも角柱状で、かつ同一である。
【００４２】
柱状体９は、基板２の厚さ方向に沿う側面４３と、側面４３に交差する端面４４を有している。側面４３は、封止樹脂１４に覆われている。端面４４は、後述する封止樹脂１４の実装面５２から露出し、かつ基板２の主面１６と同じ方向を向いている。この実施形態に係る端面４４は、四角形状である。端面４４は、端子１５に接している。また、基板２の厚さ方向において、端面４４とは反対側に位置する柱状体９の部分は、第１配線層４のめっき層２３に接している。
【００４３】
第１素子１０は、主に図１、図２および図５に示すように、第１配線層４の第１台座部５に搭載される素子である。この実施形態では、第１素子１０は、受動素子である。受動素子としての第１素子１０は、抵抗器、コンデンサ、インダクタおよび水晶振動子等、第２素子１２によって構成される半導体装置１の回路に応じて様々な素子を採ることができる。
【００４４】
より具体的には、第１素子１０は、表面実装型の受動素子であってよく、基板４５および電極４６を含んでいる。基板４５は、略直方体形状に形成されている。電極４６は、基板４５の表面、裏面および側面を一体的に覆い、かつ基板４５の両端部に１つずつ設けられている。第１素子１０の各電極４６は、第１接合層１１に接している。
第１接合層１１は、主に図６Ｂに示すように、第１台座部５と第１素子１０の電極４６との間に介在する導電部材である。第１素子１０は、第１接合層１１により第１台座部５に固着されることによって、第１配線層４に搭載された構成となっている。あわせて、第１接合層１１により第１配線層４と第１素子１０との導通が確保される。この実施形態に係る第１接合層１１は、たとえば、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーのはんだペーストから構成されている。
【００４５】
また、第１接合層１１は、第１素子１０の電極４６の側面に濡れ上がっており、これにより、第１素子１０の周囲には、第１接合層１１のフィレット４７が形成されている。また、第１接合層１１は、第１台座部５上の領域から第１絶縁層７の表面３８を覆う部分を有している。たとえば、第１接合層１１のフィレット４７が、第１絶縁層７の表面３８に接している。
【００４６】
第２素子１２は、主に図１、図２および図５に示すように、第１配線層４の第２台座部６に搭載される素子である。この実施形態では、第２素子１２は、集積回路などの半導体素子である。
第２素子１２は、半導体装置１に要求される機能に応じて様々な半導体素子を採ることができる。より具体的には、第２素子１２は、いわゆるフリップチップ型の半導体素子であってよい。図６Ａに示すように、第２素子１２の下面には、開口部４９を有する絶縁層４８が形成されており、開口部４９から電極パッド５０が露出している。
【００４７】
第２接合層１３は、第２素子１２の電極パッド５０に配置されている。第２接合層１３は、主に図６Ａに示すように、第２台座部６と第２素子１２の電極パッド５０との間に介在する導電部材である。第２素子１２は、第２接合層１３により第２台座部６に固着されることによって、第１配線層４に搭載された構成となっている。あわせて、第２接合層１３により第１配線層４と第２素子１２との導通が確保される。
【００４８】
この実施形態に係る第２接合層１３は、たとえば、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーのはんだフラックスから構成されている。また、第２接合層１３は、その形状から、接合バンプと称してもよい。
また、第２接合層１３は、第２台座部６に接しており、かつ少なくとも第２台座部６との間に空間５１を有していてもよい。たとえば、図６Ａに示すように、バンプ状の第２接合層１３は、その頂部が第２台座部６に接しており、その周縁部は、空間５１によって第２台座部６から隔てられていてもよい。
【００４９】
封止樹脂１４は、図１および図５に示すように、柱状体９の側面４３、第１素子１０および第２素子１２を覆う絶縁体の部材である。この実施形態に係る封止樹脂１４は、エポキシ樹脂を主剤とした黒色の合成樹脂である。
封止樹脂１４は、実装面５２および接合面５３を有する。図５に示すように、実装面５２は、基板２の裏面１８とは反対側を向き、かつ裏面１８とともに半導体装置１の外部に露出する面である。半導体装置１を回路基板に実装したとき、実装面５２は当該回路基板に対向する。
【００５０】
なお、柱状体９の端面４４は、実装面５２から露出する構成となっている。図５に示すように、接合面５３は、実装面５２とは反対側を向き、かつベース絶縁層３および第１配線層４に接する面である。封止樹脂１４の厚さは、たとえば、１００μｍ〜３００μｍである。このため、基板２は、封止樹脂１４よりも厚さが薄く設定されている。
端子１５は、図１、図２および図５に示すように、柱状体９の端面４４および封止樹脂１４の実装面５２に接し、かつ半導体装置１の外部に露出する導電部材である。端子１５は、半導体装置１を回路基板に実装する際に、クリームはんだなどの接合部材が付着する部分である。この実施形態に係る端子１５は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成されていてもよい。Ｎｉ層が端面４４に接し、Ｐｄ層がＮｉ層に接し、Ａｕ層がＰｄ層に接する構成となっていてもよい。
【００５１】
図８Ａ〜図８Jは、図１に示す半導体装置１の製造工程の一部を工程順に示す図である。
まず、図８Ａに示すように、厚さ方向を向く主面５４を有し、かつ単結晶の半導体材料から構成された基材５５が準備される。この実施形態に係る基材５５は、シリコンウエハである。基材５５の厚さは、たとえば５００μｍ〜８００μｍであってもよい。基材５５は、半導体装置１の基板２の集合体に対応する。また、基材５５の主面５４は、基板２の主面１６となる。なお、図８Ｂ以降では、基材５５を基板２として半導体装置１の製造工程を説明する。
【００５２】
次に、基板２の主面１６に、ベース絶縁層３が形成される。たとえば、ＣＶＤ法によって、酸化シリコン（ＳｉＯ２）が堆積されて第１層１９が形成され、次に、窒化シリコン（ＳｉＮ）が堆積されて第２層２０が形成される。これにより、第１層１９および第２層２０を含む積層構造からなるベース絶縁層３が形成される。
次に、図８Ｂに示すように、ベース絶縁層３に接する下地層２２が形成される。下地層２２は、たとえばスパッタリング法によって、ベース絶縁層３を覆うように形成される。
【００５３】
この実施形態に係る下地層２２は、互いに積層されたＴｉ層およびＣｕ層から構成され、全体の厚さは２００ｎｍ〜３００ｎｍであってもよい。下地層２２の形成にあたっては、ベース絶縁層３に接するＴｉ層が形成された後に、当該Ｔｉ層に接するＣｕ層が形成される。
次に、図８Ｃに示すように、めっき層２３が形成される。より具体的には、まず、めっき層２３を形成すべき領域に開口部を有するマスク層（図示せず）が、下地層２２に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出した下地層２２に接するめっき層２３が形成される。めっき層２３は、たとえば、下地層２２を導電経路とした電解めっきにより形成される。めっき層２３の形成後、マスク層が全て除去される。
【００５４】
次に、図８Ｄに示すように、第１絶縁層７が形成され、かつ第２絶縁層８が形成される。第１絶縁層７および第２絶縁層８は、同時に形成されてもよいし、互いに別々の工程で形成されてもよい。たとえば、第１絶縁層７および第２絶縁層８が同時に形成される場合、まず、めっき層２３および下地層２２の全面を覆うように、基板２に感光性ポリイミドが塗布された後、当該感光性ポリイミドに対して露光・現像を行うことによって、第１絶縁層７および第２絶縁層８が形成される。当該感光性ポリイミドは、たとえばスピンコータを用いて塗布される。
【００５５】
次に、図８Ｅに示すように、第１台座部５および第２台座部６が形成される。第１台座部５および第２台座部６は、同時に形成されてもよいし、互いに別々の工程で形成されてもよい。たとえば、第１台座部５および第２台座部６が同時に形成される場合、まず、第１台座部５および第２台座部６を形成すべき領域に開口部を有するマスク層（図示せず）が、めっき層２３に対するフォトリソグラフィにより形成される。
【００５６】
次に、当該マスク層の開口部から露出しためっき層２３に接する第１台座部５および第２台座部６が形成される。第１台座部５および第２台座部６は、たとえば、めっき層２３および下地層２２を導電経路とした電解めっきにより形成される。この実施形態に係る第１台座部５および第２台座部６は、互いに積層された第１層３４，３６（Ｎｉ層）および第２層３５，３７（Ｃｕ層）から構成されている（図６Ａ、６Ｂ参照）。
【００５７】
第１台座部５および第２台座部６の形成にあたっては、めっき層２３に接する第１層３４，３６が形成された後に、第１層３４，３６に接する第２層３５，３７が形成される。第１台座部５および第２台座部６の形成後、マスク層が全て除去される。
次に、図８Ｆに示すように、めっき層２３に接し、かつ基板２の厚さ方向に沿って延出する柱状体９が形成される。より具体的には、まず、柱状体９を形成すべき領域に開口部を有するマスク層（図示せず）が、めっき層２３に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出しためっき層２３に接する柱状体９が形成される。柱状体９は、たとえば、めっき層２３および下地層２２を導電経路とした電解めっきにより形成される。柱状体９の形成後、マスク層が全て除去される。
【００５８】
次に、めっき層２３に覆われていない下地層２２が全て除去される。下地層２２は、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえば硫酸（Ｈ２ＳＯ４）および過酸化水素（Ｈ２Ｏ２）の混合溶液が用いられる。下地層２２が除去された部分から、ベース絶縁層３の一部が露出する。この状態において、互いに積層された下地層２２およびめっき層２３が第１配線層４である。
【００５９】
次に、図８Ｇに示すように、第１配線層４に第１素子１０が搭載される。第１素子１０を搭載するには、たとえば、はんだペーストで構成された第１接合層１１が第１台座部５に塗布された後、チップボンダを用いて第１素子１０が第１接合層１１に仮付けされる。その後、リフローにより第１接合層１１を溶融させた後、冷却により第１接合層１１を固化させることによって、第１素子１０の搭載が完了する。第１接合層１１は、リフローによって、図６Ｂに示すように第１素子１０の電極４６の側面に濡れ上り、フィレット４７を形成する。
【００６０】
次に、図８Ｈに示すように、第１配線層４に第２素子１２が搭載される。第２素子１２の搭載は、ＦＣＢ（Flip Chip Bonding）により行われる。たとえば、はんだフラックスで構成された第２接合層１３が第２素子１２の電極パッド５０に塗布された後、チップボンダを用いて第２素子１２が第２台座部６に仮付けされる。その後、リフローにより第２接合層１３を溶融させた後、冷却により第２接合層１３を固化させることによって、第２素子１２の搭載が完了する。
【００６１】
次に、図８Ｉに示すように、第１素子１０および第２素子１２を覆う封止樹脂１４が形成される。この実施形態に係る封止樹脂１４は、エポキシ樹脂を主剤とした黒色の合成樹脂である。封止樹脂１４の形成にあたっては、まず、コンプレッション成形によって、柱状体９、第１素子１０および第２素子１２の全面を覆うように封止樹脂１４が形成される。その後、基板２の厚さ方向において、基板２とは反対側に位置する柱状体９および封止樹脂１４の双方の端部が機械研削により除去される。このとき柱状体９には、基板２の厚さ方向に交差し、かつ封止樹脂１４から露出する端面４４が形成される。
【００６２】
次に、図８Ｊに示すように、封止樹脂１４から露出した柱状体９の端面４４に接する端子１５が形成される。この実施形態に係る端子１５は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各層を析出させることで形成される。
次に、基板２の厚さ方向において主面１６とは反対側に位置する基板２の一部が機械研削により除去する。このとき、基板２の厚さは、たとえば５０μｍ〜１００μｍまで縮小される。
【００６３】
最後に、予め設定された切断線に沿って基板２（基材５５）、ベース絶縁層３および封止樹脂１４が切断され、封止樹脂１４に覆われた第１素子１０および第２素子１２を構成単位とする個片に分割される。切断にあたっては、たとえばプラズマダイシングにより基板２（基材５５）、ベース絶縁層３、封止樹脂１４が切断される。当該工程において分割された個片が半導体装置１となる。以上の工程を経ることによって、半導体装置１が製造される。
【００６４】
以上、この半導体装置１によれば、Ｃｕを含む第１台座部５が第１絶縁層７で取り囲まれている。これにより、主面１６に沿う方向の力が第１台座部５に加わっても、その力を第１絶縁層７で受け止めることができる。その結果、第１配線層４に対する第１素子１０の接続信頼性を向上させることができる。同様に、Ｃｕを含む第２台座部６が第２絶縁層８で取り囲まれている。これにより、主面１６に沿う方向の力が第２台座部６に加わっても、その力を第２絶縁層８で受け止めることができる。その結果、第１配線層４に対する第２素子１２の接続信頼性を向上させることができる。
【００６５】
また、第１素子１０が、はんだペーストから構成された第１接合層１１によって第１台座部５に接合されており、かつ第１接合層１１は、第１台座部５上の領域から第１絶縁層７の表面３８を覆う部分を有している。また、第１素子１０の電極４６の側面にフィレット４７が形成されている。その結果、第１素子１０および第１台座部５に対して、第１接合層１１を広い面積で接合することができるので、第１配線層４に対する第１素子１０の接続信頼性を一層向上させることができる。
【００６６】
また、平面面積（接合面積）が互いに異なる第１台座部５および第２台座部６の各接合形態を分けることによって、余計な接合材料を減らし、かつ十分な接続信頼性を得ることができる。すなわち、第２台座部６の接合に採用されているはんだフラックスを第１台座部５に採用すると、接合材料の量が十分ではなく、フィレット４７が小さすぎるか、ほとんど形成されない場合がある。その結果、リフロー時に、第１素子１０に加わる応力負荷が大きくなり、第１素子１０の一部（たとえば、電極４６）に剥離もしくはクラックが発生する場合がある。
【００６７】
これに対し、この実施形態に係る半導体装置１では、第１台座部５と第１素子１０とを、はんだペーストから構成される第１接合層１１で接合することによって十分に接合することができる。一方、第２台座部６と第２素子１２とは、はんだフラックスから構成される第２接合層１３で接合されているが、第２台座部６の平面面積が比較的小さいので、はんだフラックスによっても十分接合することができる。
【００６８】
また、この半導体装置１によれば、第１台座部５の構造が、Ｃｕに比べて酸化し易いＮｉをＣｕで覆う構造であるため、第１台座部５に対する第１接合層１１の接合強度を向上させることができる。同様に、第２台座部６の構造が、Ｃｕに比べて酸化し易いＮｉをＣｕで覆う構造であるため、第２台座部６に対する第２接合層１３の接合強度を向上させることができる。
＜第２実施形態＞
図９〜図１５に基づき、本発明の第２実施形態に係る半導体装置６１について説明する。
【００６９】
半導体装置６１は、基板６２と、ベース絶縁層６３と、第１配線層６４と、第１台座部６５と、第１柱状体６６と、第１素子６７と、第１接合層６８と、第１封止樹脂６９と、第２配線層７０と、第２台座部７１と、第１絶縁層７２と、第２柱状体７３と、第２素子７４と、第２接合層７５と、第２封止樹脂７６と、端子７７とを含んでいる。
図９は、半導体装置６１の模式的な斜視図である。図１０は、半導体装置６１の平面図である。図９および図１０は、理解の便宜上、第１封止樹脂６９および第２封止樹脂７６を透過している。図１１は、図１０から、端子７７、第２封止樹脂７６、第２素子７４および第２柱状体７３を除いた半導体装置６１の平面図である。図１２は、図１１から、第１絶縁層７２、第２台座部７１、第２配線層７０および第１封止樹脂６９を除いた半導体装置６１の平面図である。
【００７０】
図１３は、図１２から、第１素子６７および第１柱状体６６を除いた半導体装置６１の平面図である。図１４は、図１３から、第１台座部６５および第１配線層６４を除いた半導体装置６１の平面図である。図１５は、半導体装置６１の模式的な断面図である。なお、図１５では、図９に示す半導体装置６１における特定の切断面を表しているのではなく、理解の便宜上、説明に必要な要素を優先的に表している。
【００７１】
半導体装置６１は、様々な電子機器の回路基板に表面実装される樹脂パッケージ形式のものである。図９および図１０に示すように、半導体装置６１の基板６２の厚さ方向視（以下「平面視」という。）の形状は四角形である。
基板６２は、この実施形態では、高抵抗のシリコン基板（たとえば、不純物が添加されていないシリコン基板）であるが、セラミック基板やアルミナ基板等の絶縁基板であってもよい
基板６２は、主に図９および図１５に示すように、主面７８および裏面８０を有する。
【００７２】
主面７８は、基板６２の厚さ方向を向く、図１５に示す基板６２の上面である。主面７８は、その全面がベース絶縁層６３に覆われている。
裏面８０は、基板６２の厚さ方向において主面７８とは反対側を向く、図１５に示す基板６２の下面である。裏面８０は、その全面が半導体装置６１の外部に露出している。
また、基板６２の厚さは、たとえば、５０μｍ〜１００μｍであってもよい。
【００７３】
ベース絶縁層６３は、図９および図１５に示すように、基板６２の主面７８と第１封止樹脂６９との双方に接する絶縁体である。
ベース絶縁層６３は、この実施形態では、主面７８に接する第１層８１と、第１層８１と第１封止樹脂６９との双方に接する第２層８２とを含み、第１層８１と第２層８２とは、互いに積層されている。また、この実施形態では、第１層８１は酸化シリコン（ＳｉＯ２）から構成され、第２層８２は窒化シリコン（ＳｉＮ）から構成されていてもよい。また、第１層８１の厚さは、たとえば０．１μｍ〜２．０μｍであり、第２層８２の厚さは、たとえば０．１μｍ〜２．０μｍであってもよい。
【００７４】
第１配線層６４は、図９および図１５に示すように、基板６２の主面７８に対向して配置された導電部材である。この実施形態では、第１配線層６４は、ベース絶縁層６３の第２層８２に接して配置されている。
第１配線層６４は、互いに積層された下地層８４およびめっき層８５から構成される。下地層８４は、ベース絶縁層６３の第２層８２に接し、かつめっき層８５に覆われている。
【００７５】
この実施形態では、下地層８４の厚さは、たとえば２００〜３００ｎｍであり、めっき層８５の厚さは、たとえば３μｍ〜１０μｍであってもよい。したがって、下地層８４は、めっき層８５よりも厚さが薄く設定されている。
また、下地層８４は、ベース絶縁層６３の第２層８２に接する側から積層されたＴｉとＣｕとの積層構造で構成されていてもよい。つまり、ベース絶縁層６３の第２層８２にＴｉ層が接しており、Ｔｉ層上にＣｕ層が形成されていてもよい。
【００７６】
また、めっき層８５は、Ｃｕから構成されていてもよい。したがって、下地層８４の最表面およびめっき層８５は、ともに同一の材料から構成されていてもよい。
第１配線層６４は、主に図９、図１２および図１３に示すように、第１部分８８および第２部分８９を含んでいる。第１部分８８および第２部分８９は、それぞれ平面視直線状に形成されている。第１部分８８および第２部分８９は、互いに直交して一体的に接続されており、この実施形態では、第１配線層６４は全体として平面視Ｌ字状に形成されている。また、第１配線層６４は、互いに間隔を空けて複数形成されている。この実施形態では、主面７８の中央部から四方に延出し、合計４つ形成されている。
【００７７】
第１台座部６５は、主に図１３および図１５に示すように、第１配線層６４上に形成され、かつ第１配線層６４に導通する導電部材である。この実施形態では、第１台座部６５は、第１配線層６４に接して配置されている。
第１台座部６５は、互いに異なる材料からなる複数の層を含む積層構造から構成されていてもよい。この実施形態では、第１台座部６５は、第１配線層６４に接する層から順に積層された、Ｃｕ層、Ｎｉ層およびはんだ層を含む積層構造から構成されている。はんだ層は、たとえば、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金等の鉛フリーはんだであってもよい。
【００７８】
第１台座部６５は、この実施形態では、平面視正方形状に形成されている。また、第１台座部６５は、図１３に示すように、第１配線層６４の第１部分８８の端部９０に配置されている。第１部分８８の端部９０は、第１部分８８の第２部分８９との接続側端部とは反対側の端部である。
第１柱状体６６は、主に図９および図１５に示すように、第１配線層６４に導通し、かつ基板６２の厚さ方向に沿って延出するとともに、第１素子６７とは離間して配置された導電部材である。第１柱状体６６は、第１配線層６４のめっき層８５と同一の材料から構成されている。したがって、この実施形態に係る第１柱状体６６は、Ｃｕから構成される。
【００７９】
第１柱状体６６の厚さ（高さ）は、たとえば、１００μｍ〜３００μｍである。つまり、基板６２は、第１柱状体６６よりも厚さが薄く設定されている。また、この実施形態に係る第１柱状体６６は複数により構成されている。より具体的には、各第１配線層６４の第２部分８９の端部９１に１つずつ、合計４つ設けられている。第２部分８９の端部９１は、第２部分８９の第１部分８８との接続側端部とは反対側の端部である。各第１柱状体６６の形状は、いずれも角柱状で、かつ同一である。
【００８０】
第１柱状体６６は、基板６２の厚さ方向に沿う側面９２と、側面９２に交差する端面９３を有している。側面９２は、第１封止樹脂６９に覆われている。端面９３は、後述する第１封止樹脂６９の第１接合面９４から露出し、かつ基板６２の主面７８と同じ方向を向いている。この実施形態に係る端面９３は、四角形状である。たとえば、第１柱状体６６の端面９３（四角形）の一辺の長さは、１００μｍ〜５００μｍである。基板６２の厚さ方向において、端面９３とは反対側に位置する第１柱状体６６の部分は、第１配線層６４のめっき層８５に接している。
【００８１】
第１素子６７は、主に図９、図１２および図１５に示すように、第１配線層６４の第１台座部６５に搭載される素子である。この実施形態では、第１素子６７は、集積回路などの半導体素子である。
第１素子６７は、半導体装置６１に要求される機能に応じて様々な半導体素子を採ることができる。より具体的には、第１素子６７は、いわゆるフリップチップ型の半導体素子であってよい。第１素子６７の下面には、前述の第２素子１２の絶縁層４８および電極パッド５０と同じ構造が形成されていてもよい（図６Ａ参照）。
【００８２】
第１接合層６８は、第１素子６７の下面（電極パッド）に配置されている。第１接合層６８は、主に図１５に示すように、第１台座部６５と第１素子６７との間に介在する導電部材である。第１素子６７は、第１接合層６８により第１台座部６５に固着されることによって、第１配線層６４に搭載された構成となっている。あわせて、第１接合層６８により第１配線層６４と第１素子６７との導通が確保される。この実施形態に係る第１接合層６８は、たとえば、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーのはんだフラックスから構成されている。また、第１接合層６８は、その形状から、接合バンプと称してもよい。
【００８３】
第１封止樹脂６９は、図９および図１５に示すように、第１柱状体６６の側面９２、第１素子６７を覆う絶縁体の部材である。この実施形態に係る第１封止樹脂６９は、エポキシ樹脂を主剤とした黒色の合成樹脂である。
第１封止樹脂６９は、第１接合面９４および第２接合面９５を有する。図１５に示すように、第１接合面９４は、基板６２の裏面８０とは反対側を向き、かつ後述する第２封止樹脂７６の接合面１０８に接合される面である。
【００８４】
なお、第１柱状体６６の端面９３は、第１接合面９４から露出する構成となっている。図１５に示すように、第２接合面９５は、第１接合面９４とは反対側を向き、かつ第１配線層６４およびベース絶縁層６３に接する面である。第１封止樹脂６９の厚さは、たとえば、１００μｍ〜３００μｍである。このため、基板６２は、第１封止樹脂６９よりも厚さが薄く設定されている。
【００８５】
第２配線層７０は、図９および図１５に示すように、基板６２の主面７８に対向して配置され、かつ第１柱状体６６に導通する導電部材である。この実施形態では、第２配線層７０は、第１封止樹脂６９の第１接合面９４に接して配置されている。
第２配線層７０は、互いに積層された下地層９６およびめっき層９７から構成される。下地層９６は、第１柱状体６６の端面９３および第１封止樹脂６９の第１接合面９４に接し、かつめっき層９７に覆われている。
【００８６】
この実施形態では、下地層９６の厚さは、たとえば２００〜３００ｎｍであり、めっき層９７の厚さは、たとえば３μｍ〜１０μｍであってもよい。したがって、下地層９６は、めっき層９７よりも厚さが薄く設定されている。
また、下地層９６は、第１柱状体６６の端面９３および第１封止樹脂６９の第１接合面９４に接する側から積層されたＴｉとＣｕとの積層構造で構成されていてもよい。つまり、第１柱状体６６の端面９３にＴｉ層が接しており、Ｔｉ層上にＣｕ層が形成されていてもよい。また、めっき層９７は、Ｃｕから構成されていてもよい。したがって、下地層９６の最表面およびめっき層９７は、ともに同一の材料から構成されていてもよい。
【００８７】
第２配線層７０は、主に図９、図１０および図１１に示すように、アイランド部９８および配線部９９を含んでいる。
アイランド部９８は、この実施形態では、図１１に示すように、第１封止樹脂６９の第１接合面９４の４つの角部に、１つずつ設けられている。各アイランド部９８は、平面視四角形状に形成されている。各アイランド部９８は、第１封止樹脂６９の側面（第１接合面９４と第２接合面９５とを接続する面）とは離間して配置されている。
【００８８】
配線部９９は、第１部分１００および第２部分１０１を含んでいる。配線部９９の第１部分１００は、各アイランド部９８から延出している。配線部９９の第１部分１００は、それぞれ、第１柱状体６６の端面９３を覆い、かつ端面９３に接している。これにより、各配線部９９は、第１柱状体６６に導通している。
配線部９９の第２部分１０１は、互いに隣り合う一対の第１部分１００から延出している。配線部９９の第２部分１０１が接続された第１部分１００は、この実施形態では、基板６２の短手方向一方側の角部に配置された一対のアイランド部９８から延出する第１部分１００である。配線部９９の第２部分１０１は、平面視Ｌ字状に形成されている。
【００８９】
配線部９９の一対の第２部分１０１の端部１０２（第１部分１００に接続された端部とは反対側の端部）は、基板６２の長手方向において、互いに対向している。第２部分１０１の端部１０２は、第２部分１０１のその他の部分よりも幅広に形成されている。これから、第２部分１０１の端部１０２は、第２配線層７０の第２のアイランド部と称してもよい。
【００９０】
第２台座部７１は、主に図１１および図１５に示すように、第２配線層７０上に形成され、かつ第２配線層７０に導通する導電部材である。
第２台座部７１は、図６Ｂおよび図７Ａ，７Ｂに示した第１台座部５と同じ構造を有していてもよい。すなわち、第２台座部７１は、互いに異なる材料からなる第１層３４および第２層３５を含む積層構造から構成されていてもよい。この実施形態では、第１層３４がＮｉ層であり、第２層３５がＣｕ層である。つまり、Ｎｉ層からなる第１層３４は、第２配線層７０に接し、かつＣｕ層からなる第２層３５に覆われている。
【００９１】
第２台座部７１は、この実施形態では、図１１に示すように、平面視長方形状に形成されている。第２台座部７１の平面視における面積は、第１台座部６５よりも大きくなっている。
第１絶縁層７２は、主に図９、図１０、図１１および図１５に示すように、第２台座部７１の周囲を取り囲み、かつ絶縁体の部材である。この実施形態では、第１絶縁層７２は、第２配線層７０上の領域に形成された環状の枠状体として構成されている。つまり、枠状体としての第１絶縁層７２は、第２配線層７０からはみ出さず、かつその全体が第２配線層７０の上面に接している。また、第１絶縁層７２は、電気絶縁性を有する合成樹脂から構成され、この実施形態では、ポリイミドから構成されている。
【００９２】
また、第２台座部７１は、図７Ａに示す第１台座部５と同様に、その全体が第１絶縁層７２に埋め込まれていてもよいし、図７Ｂに示す第１台座部５と同様に、第１絶縁層７２の表面よりも上方に突出してもよい。つまり、図示は省略するが、第２台座部７１は、第１絶縁層７２との関係において、図７Ａおよび図７Ｂに示す構造を有していてもよい。
第２柱状体７３は、主に図９および図１５に示すように、第２配線層７０に導通し、かつ基板６２の厚さ方向に沿って延出するとともに、第２素子７４とは離間して配置された導電部材である。第２柱状体７３は、第２配線層７０のめっき層９７と同一の材料から構成されている。したがって、この実施形態に係る第２柱状体７３は、Ｃｕから構成される。
【００９３】
第２柱状体７３の厚さ（高さ）は、たとえば、１００μｍ〜３００μｍである。つまり、基板６２は、第２柱状体７３よりも厚さが薄く設定されている。また、この実施形態に係る第２柱状体７３は複数により構成されている。より具体的には、第２配線層７０の各アイランド部９８に１つずつ、合計４つ設けられている。各第２柱状体７３の形状は、いずれも角柱状で、かつ同一である。
【００９４】
第２柱状体７３は、基板６２の厚さ方向に沿う側面１０３と、側面１０３に交差する端面１０４を有している。側面１０３は、第２封止樹脂７６に覆われている。端面１０４は、後述する第２封止樹脂７６の実装面１０７から露出し、かつ基板６２の主面７８と同じ方向を向いている。この実施形態に係る端面１０４は、図１０に示すように、四角形状である。
【００９５】
また、第２柱状体７３は、第１柱状体６６よりも太い角柱状であってもよく、たとえば、図１０に示すように、第２柱状体７３の端面１０４（四角形）の一辺の長さは、第１柱状体６６の端面９３の一辺の長さよりも長く、２００μｍ〜８００μｍである。端面１０４は、端子７７に接している。また、基板６２の厚さ方向において、端面１０４とは反対側に位置する第２柱状体７３の部分は、第２配線層７０のめっき層９７に接している。
【００９６】
第２素子７４は、主に図９、図１０および図１５に示すように、第２配線層７０の第２台座部７１に搭載される素子である。この実施形態では、第２素子７４は、受動素子である。受動素子としての第２素子７４は、抵抗器、コンデンサ、インダクタおよび水晶振動子等、第１素子６７によって構成される半導体装置６１の回路に応じて様々な素子を採ることができる。
【００９７】
より具体的には、第２素子７４は、表面実装型の受動素子であってよく、基板１０５および電極１０６を含んでいる。基板１０５は、略直方体形状に形成されている。電極１０６は、基板１０５の表面、裏面および側面を一体的に覆い、かつ基板１０５の両端部に１つずつ設けられている。第２素子７４の各電極１０６は、第２接合層７５に接している。
第２接合層７５は、第２台座部７１と第２素子７４の電極１０６との間に介在する導電部材である。第２素子７４は、第２接合層７５により第２台座部７１に固着されることによって、第２配線層７０に搭載された構成となっている。あわせて、第２接合層７５により第２配線層７０と第２素子７４との導通が確保される。この実施形態に係る第２接合層７５は、たとえば、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーのはんだペーストから構成されている。
【００９８】
また、第２接合層７５は、図６Ｂに示す第１接合層１１と同様に、第２素子７４の電極１０６の側面に濡れ上がっており、これにより、第２素子７４の周囲には、第２接合層７５のフィレット（図６Ｂと同様）が形成されている。また、第２接合層７５は、第２台座部７１上の領域から第１絶縁層７２の表面を覆う部分を有している。たとえば、第２接合層７５のフィレットが、第１絶縁層７２の表面に接している。
【００９９】
第２封止樹脂７６は、図９および図１５に示すように、第２柱状体７３の側面１０３、第２素子７４を覆う絶縁体の部材である。この実施形態に係る第２封止樹脂７６は、エポキシ樹脂を主剤とした黒色の合成樹脂である。
第２封止樹脂７６は、実装面１０７および接合面１０８を有する。図１５に示すように、実装面１０７は、基板６２の裏面８０とは反対側を向き、かつ裏面８０とともに半導体装置６１の外部に露出する面である。半導体装置６１を回路基板に実装したとき、実装面１０７は当該回路基板に対向する。
【０１００】
なお、第２柱状体７３の端面１０４は、実装面１０７から露出する構成となっている。図１５に示すように、接合面１０８は、実装面１０７とは反対側を向き、かつ第２配線層７０および第１封止樹脂６９の第１接合面９４に接する面である。第２封止樹脂７６の厚さは、たとえば、１００μｍ〜３００μｍである。このため、基板６２は、第２封止樹脂７６よりも厚さが薄く設定されている。
【０１０１】
端子７７は、図９、図１０および図１５に示すように、第２柱状体７３の端面１０４および第２封止樹脂７６の実装面１０７に接し、かつ半導体装置６１の外部に露出する導電部材である。端子７７は、半導体装置６１を回路基板に実装する際に、クリームはんだなどの接合部材が付着する部分である。この実施形態に係る端子７７は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成されていてもよい。Ｎｉ層が端面１０４に接し、Ｐｄ層がＮｉ層に接し、Ａｕ層がＰｄ層に接する構成となっていてもよい。
【０１０２】
図１６Ａ〜図１６Ｎは、図９に示す半導体装置６１の製造工程の一部を工程順に示す図である。
まず、図１６Ａに示すように、厚さ方向を向く主面１０９を有し、かつ単結晶の半導体材料から構成された基材１１０が準備される。この実施形態に係る基材１１０は、シリコンウエハである。基材１１０の厚さは、たとえば５００μｍ〜８００μｍであってもよい。基材１１０は、半導体装置６１の基板６２の集合体に対応する。また、基材１１０の主面１０９は、基板６２の主面７８となる。なお、図１６Ｂ以降では、基材１１０を基板６２として半導体装置６１の製造工程を説明する。
【０１０３】
次に、基板６２の主面７８に、ベース絶縁層６３が形成される。たとえば、ＣＶＤ法によって、酸化シリコン（ＳｉＯ２）が堆積されて第１層８１が形成され、次に、窒化シリコン（ＳｉＮ）が堆積されて第２層８２が形成される。これにより、第１層８１および第２層８２を含む積層構造からなるベース絶縁層６３が形成される。
次に、図１６Ｂに示すように、ベース絶縁層６３に接する下地層８４が形成される。下地層８４は、たとえばスパッタリング法によって、ベース絶縁層６３を覆うように形成される。
【０１０４】
この実施形態に係る下地層８４は、互いに積層されたＴｉ層およびＣｕ層から構成され、全体の厚さは２００ｎｍ〜３００ｎｍであってもよい。下地層８４の形成にあたっては、ベース絶縁層６３に接するＴｉ層が形成された後に、当該Ｔｉ層に接するＣｕ層が形成される。
次に、図１６Ｃに示すように、めっき層８５が形成される。より具体的には、まず、めっき層８５を形成すべき領域に開口部を有するマスク層（図示せず）が、下地層８４に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出した下地層８４に接するめっき層８５が形成される。めっき層８５は、たとえば、下地層８４を導電経路とした電解めっきにより形成される。めっき層８５の形成後、マスク層が全て除去される。
【０１０５】
次に、図１６Ｄに示すように、第１台座部６５が形成される。より具体的には、まず、第１台座部６５を形成すべき領域に開口部を有するマスク層（図示せず）が、めっき層８５に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出しためっき層８５に接する第１台座部６５が形成される。第１台座部６５は、たとえば、めっき層８５および下地層８４を導電経路とした電解めっきにより形成される。この実施形態では、めっき層８５から、Ｃｕ層、Ｎｉ層およびはんだ層を順にめっき成長させることによって、第１台座部６５が形成される。第１台座部６５の形成後、マスク層が全て除去される。
【０１０６】
次に、図１６Ｅに示すように、めっき層８５に接し、かつ基板６２の厚さ方向に沿って延出する第１柱状体６６が形成される。より具体的には、まず、第１柱状体６６を形成すべき領域に開口部を有するマスク層（図示せず）が、めっき層８５に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出しためっき層８５に接する第１柱状体６６が形成される。第１柱状体６６は、たとえば、めっき層８５および下地層８４を導電経路とした電解めっきにより形成される。第１柱状体６６の形成後、マスク層が全て除去される。
【０１０７】
次に、めっき層８５に覆われていない下地層８４が全て除去される。下地層８４は、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえば硫酸（Ｈ２ＳＯ４）および過酸化水素（Ｈ２Ｏ２）の混合溶液が用いられる。下地層８４が除去された部分から、ベース絶縁層６３の一部が露出する。この状態において、互いに積層された下地層８４およびめっき層８５が第１配線層６４である。
【０１０８】
次に、図１６Ｆに示すように、第１配線層６４に第１素子６７が搭載される。第１素子６７の搭載は、ＦＣＢ（Flip Chip Bonding）により行われる。たとえば、はんだフラックスで構成された第１接合層６８が第１素子６７の電極パッド５０に塗布された後、チップボンダを用いて第１素子６７が第２台座部７１に仮付けされる。その後、リフローにより第１接合層６８を溶融させた後、冷却により第１接合層６８を固化させることによって、第１素子６７の搭載が完了する。
【０１０９】
次に、図１６Ｇに示すように、第１素子６７を覆う第１封止樹脂６９が形成される。この実施形態に係る第１封止樹脂６９は、エポキシ樹脂を主剤とした黒色の合成樹脂である。第１封止樹脂６９の形成にあたっては、まず、コンプレッション成形によって、第１柱状体６６および第１素子６７の全面を覆うように第１封止樹脂６９が形成される。その後、基板６２の厚さ方向において、基板６２とは反対側に位置する第１柱状体６６および第１封止樹脂６９の双方の端部が機械研削により除去される。このとき第１柱状体６６には、基板６２の厚さ方向に交差し、かつ第１封止樹脂６９から露出する端面９３が形成される。
【０１１０】
次に、図１６Ｈに示すように、第１柱状体６６の端面９３および第１封止樹脂６９の第１接合面９４に接する下地層９６が形成される。下地層９６は、たとえばスパッタリング法によって、第１柱状体６６の端面９３および第１封止樹脂６９の第１接合面９４の全体を覆うように形成される。この実施形態に係る下地層９６は、互いに積層されたＴｉ層およびＣｕ層から構成され、全体の厚さは２００ｎｍ〜３００ｎｍであってもよい。下地層９６の形成にあたっては、第１封止樹脂６９に接するＴｉ層が形成された後に、当該Ｔｉ層に接するＣｕ層が形成される。
【０１１１】
次に、めっき層９７が形成される。より具体的には、まず、めっき層９７を形成すべき領域に開口部を有するマスク層（図示せず）が、下地層９６に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出した下地層９６に接するめっき層９７が形成される。めっき層９７は、たとえば、下地層９６を導電経路とした電解めっきにより形成される。めっき層９７の形成後、マスク層が全て除去される。
【０１１２】
次に、図１６Ｉに示すように、第１絶縁層７２が形成される。より具体的には、めっき層９７および下地層９６の全面を覆うように、基板６２に感光性ポリイミドが塗布された後、当該感光性ポリイミドに対して露光・現像を行うことによって、第１絶縁層７２が形成される。当該感光性ポリイミドは、たとえばスピンコータを用いて塗布される。
次に、図１６Ｊに示すように、第２台座部７１が形成される。より具体的には、第２台座部７１を形成すべき領域に開口部を有するマスク層（図示せず）が、めっき層９７に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出しためっき層９７に接する第２台座部７１が形成される。第２台座部７１は、たとえば、めっき層９７および下地層９６を導電経路とした電解めっきにより形成される。
【０１１３】
この実施形態に係る第２台座部７１は、互いに積層されたＮｉ層およびＣｕ層から構成されている。第２台座部７１の形成にあたっては、めっき層９７に接するＮｉ層が形成された後に、Ｎｉ層に接するＣｕ層が形成される。第２台座部７１の形成後、マスク層が全て除去される。
次に、図１６Ｋに示すように、めっき層９７に接し、かつ基板６２の厚さ方向に沿って延出する第２柱状体７３が形成される。より具体的には、まず、第２柱状体７３を形成すべき領域に開口部を有するマスク層（図示せず）が、めっき層９７に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出しためっき層９７に接する第２柱状体７３が形成される。第２柱状体７３は、たとえば、めっき層９７および下地層９６を導電経路とした電解めっきにより形成される。第２柱状体７３の形成後、マスク層が全て除去される。
【０１１４】
次に、めっき層９７に覆われていない下地層９６が全て除去される。下地層９６は、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえば硫酸（Ｈ２ＳＯ４）および過酸化水素（Ｈ２Ｏ２）の混合溶液が用いられる。下地層９６が除去された部分から、第１柱状体６６の端面９３および第１封止樹脂６９の第１接合面９４が露出する。この状態において、互いに積層された下地層９６およびめっき層９７が第２配線層７０である。
【０１１５】
次に、図１６Ｌに示すように、第２配線層７０に第２素子７４が搭載される。第２素子７４を搭載するには、たとえば、はんだペーストで構成された第２接合層７５が第２台座部７１に塗布された後、チップボンダを用いて第２素子７４が第２接合層７５に仮付けされる。その後、リフローにより第２接合層７５を溶融させた後、冷却により第２接合層７５を固化させることによって、第２素子７４の搭載が完了する。第２接合層７５は、リフローによって、図６Ｂの構造と同様に、第２素子７４の電極１０６の側面に濡れ上り、フィレットを形成する。
【０１１６】
次に、図１６Ｍに示すように、第２素子７４を覆う第２封止樹脂７６が形成される。この実施形態に係る第２封止樹脂７６は、エポキシ樹脂を主剤とした黒色の合成樹脂である。第２封止樹脂７６の形成にあたっては、まず、コンプレッション成形によって、第２柱状体７３および第２素子７４の全面を覆うように第２封止樹脂７６が形成される。その後、基板６２の厚さ方向において、基板６２とは反対側に位置する第２柱状体７３および第２封止樹脂７６の双方の端部が機械研削により除去される。このとき第２柱状体７３には、基板６２の厚さ方向に交差し、かつ第２封止樹脂７６から露出する端面１０４が形成される。
【０１１７】
次に、図１６Ｎに示すように、第２封止樹脂７６から露出した第２柱状体７３の端面１０４に接する端子７７が形成される。この実施形態に係る端子７７は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各層を析出させることで形成される。
次に、基板６２の厚さ方向において主面７８とは反対側に位置する基材１１０の一部が機械研削により除去する。このとき、基板６２の厚さは、たとえば５０μｍ〜１００μｍまで縮小される。
【０１１８】
最後に、予め設定された切断線に沿って基板６２（基材１１０）、ベース絶縁層６３、第１封止樹脂６９および第２封止樹脂７６が切断され、第２封止樹脂７６に覆われた第２素子７４および第１封止樹脂６９で覆われた第１素子６７を構成単位とする個片に分割される。切断にあたっては、たとえばプラズマダイシングにより基板６２（基材１１０）、ベース絶縁層６３、第１封止樹脂６９および第２封止樹脂７６が切断される。当該工程において分割された個片が半導体装置６１となる。以上の工程を経ることによって、半導体装置６１が製造される。
【０１１９】
以上、この半導体装置６１によれば、Ｃｕを含む第２台座部７１が第１絶縁層７２で取り囲まれている。これにより、主面７８に沿う方向の力が第２台座部７１に加わっても、その力を第１絶縁層７２で受け止めることができる。その結果、第２配線層７０に対する第２素子７４の接続信頼性を向上させることができる。
また、第２素子７４が、はんだペーストから構成された第２接合層７５によって第２台座部７１に接合されており、かつ第２接合層７５は、第２台座部７１上の領域から第１絶縁層７２の表面を覆う部分を有している。また、図６Ｂと同様の構造により、第２素子７４の電極１０６の側面にフィレット（図６Ｂでは、フィレット４７）が形成されている。その結果、第２素子７４および第２台座部７１に対して、第２接合層７５を広い面積で接合することができるので、第２配線層７０に対する第２素子７４の接続信頼性を一層向上させることができる。
【０１２０】
また、平面面積（接合面積）が互いに異なる第２台座部７１および第１台座部６５の各接合形態を分けることによって、余計な接合材料を減らし、かつ十分な接続信頼性を得ることができる。すなわち、第１台座部６５の接合に採用されているはんだフラックスを第２台座部７１に採用すると、接合材料の量が十分ではなく、フィレットが小さすぎるか、ほとんど形成されない場合がある。その結果、リフロー時に、第２素子７４に加わる応力負荷が大きくなり、第２素子７４の一部（たとえば、電極１０６）に剥離もしくはクラックが発生する場合がある。
【０１２１】
これに対し、この実施形態に係る半導体装置６１では、第２台座部７１と第２素子７４とを、はんだペーストから構成される第２接合層７５で接合することによって十分に接合することができる。一方、第１台座部６５と第１素子６７とは、はんだフラックスから構成される第１接合層６８で接合されているが、第１台座部６５の平面面積が比較的小さいので、はんだフラックスによっても十分接合することができる。
【０１２２】
また、この半導体装置６１によれば、第２台座部７１の構造が、Ｃｕに比べて酸化し易いＮｉをＣｕで覆う構造であるため、第２台座部７１に対する第２接合層７５の接合強度を向上させることができる。
＜第３実施形態＞
図１７は、本発明の第３実施形態に係る半導体装置１１１の模式的な断面図である。
【０１２３】
半導体装置１１１は、基板１１２と、ベース絶縁層１１３と、第１配線層１１４と、第２配線層１１５と、第１絶縁層１１６と、第１台座部１１７と、第２台座部１１８と、第１柱状体１１９と、第２柱状体１２０と、第１素子１２１と、第１接合層１２２と、第２接合層１２３と、封止樹脂１２４と、端子１２５とを含んでいる。
半導体装置１１１は、様々な電子機器の回路基板に表面実装される樹脂パッケージ形式のものである。図示は省略するが、半導体装置１１１の基板１１２の厚さ方向視（平面視）の形状は四角形である。
【０１２４】
基板１１２は、この実施形態では、高抵抗のシリコン基板（たとえば、不純物が添加されていないシリコン基板）であるが、セラミック基板やアルミナ基板等の絶縁基板であってもよい。
基板１１２は、主面１２６および裏面１２８を有する。
主面１２６は、基板１１２の厚さ方向を向く、基板１１２の上面である。主面１２６は、その全面がベース絶縁層１１３に覆われている。
【０１２５】
裏面１２８は、基板１１２の厚さ方向において主面１２６とは反対側を向く、基板１１２の下面である。裏面１２８は、その全面が半導体装置１１１の外部に露出している。
また、基板１１２の厚さは、たとえば、５０μｍ〜１００μｍであってもよい。
ベース絶縁層１１３は、基板１１２の主面１２６と封止樹脂１２４との双方に接する絶縁体である。
【０１２６】
ベース絶縁層１１３は、この実施形態では、主面１２６に接する第１層１２９と、第１層１２９と封止樹脂１２４との双方に接する第２層１３０とを含み、第１層１２９と第２層１３０とは、互いに積層されている。また、この実施形態では、第１層１２９は酸化シリコン（ＳｉＯ２）から構成され、第２層１３０は窒化シリコン（ＳｉＮ）から構成されていてもよい。また、第１層１２９の厚さは、たとえば０．１μｍ〜２．０μｍであり、第２層１３０の厚さは、たとえば０．１μｍ〜２．０μｍであってもよい。
【０１２７】
第１配線層１１４は、基板１１２の主面１２６に対向して配置された導電部材である。この実施形態では、第１配線層１１４は、ベース絶縁層１１３の第２層１３０に接して配置されている。
第１配線層１１４は、互いに積層された下地層１３３およびめっき層１３４から構成される。下地層１３３は、ベース絶縁層１１３の第２層１３０に接し、かつめっき層１３４に覆われている。
【０１２８】
この実施形態では、下地層１３３の厚さは、たとえば２００〜３００ｎｍであり、めっき層１３４の厚さは、たとえば３μｍ〜１０μｍであってもよい。したがって、下地層１３３は、めっき層１３４よりも厚さが薄く設定されている。
また、下地層１３３は、ベース絶縁層１１３の第２層１３０に接する側から積層されたＴｉとＣｕとの積層構造で構成されていてもよい。つまり、ベース絶縁層１１３の第２層１３０にＴｉ層が接しており、Ｔｉ層上にＣｕ層が形成されていてもよい。
【０１２９】
また、めっき層１３４は、Ｃｕから構成されていてもよい。したがって、下地層１３３の最表面およびめっき層１３４は、ともに同一の材料から構成されていてもよい。
第２配線層１１５は、基板１１２の主面１２６に対向して配置された導電部材である。この実施形態では、第２配線層１１５は、ベース絶縁層１１３の第２層１３０に接して配置されている。
【０１３０】
第２配線層１１５は、互いに積層された下地層１３７およびめっき層１３８から構成される。下地層１３７は、ベース絶縁層１１３の第２層１３０に接し、かつめっき層１３８に覆われている。
この実施形態では、下地層１３７の厚さは、たとえば２００〜３００ｎｍであり、めっき層１３８の厚さは、たとえば３μｍ〜１０μｍであってもよい。したがって、下地層１３７は、めっき層１３８よりも厚さが薄く設定されている。
【０１３１】
また、下地層１３７は、ベース絶縁層１１３の第２層１３０に接する側から積層されたＴｉとＣｕとの積層構造で構成されていてもよい。つまり、ベース絶縁層１１３の第２層１３０にＴｉ層が接しており、Ｔｉ層上にＣｕ層が形成されていてもよい。
また、めっき層１３８は、Ｃｕから構成されていてもよい。したがって、下地層１３７の最表面およびめっき層１３８は、ともに同一の材料から構成されていてもよい。
【０１３２】
第１絶縁層１１６は、第１配線層１１４および第２配線層１１５を一体的に覆い、かつ絶縁体の部材である。この実施形態では、第１絶縁層１１６は、電気絶縁性を有する合成樹脂から構成され、たとえばポリイミドから構成されている。
第１絶縁層１１６は、第１配線層１１４上の領域から第２配線層１１５上の領域にまで延出している。第１絶縁層１１６は、第１配線層１１４のめっき層１３４および第２配線層１１５のめっき層１３８の一部に接している。これにより、第１配線層１１４および第２配線層１１５は、それぞれ、第１絶縁層１１６で覆われた被覆領域１４１，１４３と、第１絶縁層１１６で覆われていない露出領域１４２，１４４とを有している。露出領域１４２，１４４には、それぞれ、第１柱状体１１９および第２柱状体１２０が接している。
【０１３３】
第１絶縁層１１６は、埋込部１４５および薄膜部１４６を含んでいる。埋込部１４５は、第１配線層１１４と第２配線層１１５との間の領域１４７から露出するベース絶縁層３（第２層１３０）に接し、かつ当該領域１４７に充填された部分である。
一方、薄膜部１４６は、第１配線層１１４のめっき層１３４および第２配線層１１５のめっき層１３８上に配置された部分である。つまり、薄膜部１４６は、第１絶縁層１１６の、第１配線層１１４および第２配線層１１５を覆う部分である。
【０１３４】
第１絶縁層１１６には、第１開口部１４８および第２開口部１４９が形成されている。第１開口部１４８は、第１絶縁層１１６の薄膜部１４６を貫通し、かつ第１配線層１１４のめっき層１３４に通じている。第１開口部１４８から第１配線層１１４のめっき層１３４の一部が露出し、第１開口部１４８において第１台座部１１７がめっき層１３４に接している。
【０１３５】
第２開口部１４９は、第１絶縁層１１６の薄膜部１４６を貫通し、かつ第２配線層１１５のめっき層１３８に通じている。第２開口部１４９から第２配線層１１５のめっき層１３８の一部が露出し、第２開口部１４９において第２台座部１１８がめっき層１３８に接している。
第１台座部１１７は、第１配線層１１４上に形成され、かつ第１配線層１１４に導通する導電部材である。この実施形態では、第１台座部１１７は、第１開口部１４８を介して第１配線層１１４に接して配置されている。これにより、第１台座部１１７の第１開口部１４８に充填された部分は、その周囲から第１絶縁層１１６に支持されている。
【０１３６】
第１台座部１１７は、互いに異なる材料からなる第１層１５０、第２層１５１および第３層１５２を含む積層構造から構成されていてもよい。
この実施形態では、第１層１５０がＴｉ／Ｃｕ層であり、第２層１５１がＣｕ層であり、第３層１５２がＮｉ層である。つまり、第１層１５０は、第１配線層１１４に接し、第２層１５１に覆われている。第２層１５１は、第１層１５０に接し、第３層１５２に覆われている。これにより、Ｎｉ層からなる第３層１５２は、第１接合層１２２と接合する上面１５３を有している。なお、第１層１５０、第２層１５１および第３層１５２は、それぞれ、作製方法に基づいて、下地層１５０、第１めっき層１５１および第２めっき層１５２と称してもよい。
【０１３７】
この実施形態では、第１台座部１１７は、第１絶縁層１１６の表面１５４よりも上方に突出し、かつ第１絶縁層１１６の表面１５４よりも上方に位置する上面１５３を有していてもよい。この場合、第１台座部１１７は、第１絶縁層１１６の表面１５４に沿って引き出された引き出し部１５５を有し、引き出し部１５５が第１絶縁層１１６の表面１５４を覆っていてもよい。
【０１３８】
また、第１台座部１１７は、上面１５３の第１開口部１４８に対向する部分が凹んだ凹部１５６を有している。
第１層１５０の厚さは、たとえば２００ｎｍ〜８００ｎｍであり、第２層１５１の厚さは、たとえば１．０μｍ〜８．０μｍであり、第３層１５２の厚さは、たとえば１．０μｍ〜４．０μｍであってもよい。したがって、第２層１５１は、第１層１５０および第３層１５２よりも厚さが厚く設定されている。
【０１３９】
第２台座部１１８は、第２配線層１１５上に形成され、かつ第２配線層１１５に導通する導電部材である。この実施形態では、第２台座部１１８は、第２開口部１４９を介して第２配線層１１５に接して配置されている。これにより、第２台座部１１８の第２開口部１４９に充填された部分は、その周囲から第１絶縁層１１６に支持されている。
第２台座部１１８は、互いに異なる材料からなる第１層１５７、第２層１５８および第３層１５９を含む積層構造から構成されていてもよい。
【０１４０】
この実施形態では、第１層１５７がＴｉ／Ｃｕ層であり、第２層１５８がＣｕ層であり、第３層１５９がＮｉ層である。つまり、第１層１５７は、第２配線層１１５に接し、第２層１５８に覆われている。第２層１５８は、第１層１５７に接し、第３層１５９に覆われている。これにより、Ｎｉ層からなる第３層１５９は、第１接合層１２２と接合する上面１６０を有している。なお、第１層１５７、第２層１５８および第３層１５９は、それぞれ、作製方法に基づいて、下地層１５７、第１めっき層１５８および第２めっき層１５９と称してもよい。
【０１４１】
この実施形態では、第２台座部１１８は、第１絶縁層１１６の表面１５４よりも上方に突出し、かつ第１絶縁層１１６の表面１５４よりも上方に位置する上面１６０を有していてもよい。この場合、第２台座部１１８は、第１絶縁層１１６の表面１５４に沿って引き出された引き出し部１６２を有し、引き出し部１６２が第１絶縁層１１６の表面１５４を覆っていてもよい。
【０１４２】
また、第２台座部１１８は、上面１６０の第２開口部１４９に対向する部分が凹んだ凹部１６３を有している。
第１層１５７の厚さは、たとえば２００ｎｍ〜８００ｎｍであり、第２層１５８の厚さは、たとえば１．０μｍ〜８．０μｍであり、第３層１５９の厚さは、たとえば１．０μｍ〜４．０μｍであってもよい。したがって、第２層１５８は、第１層１５７および第３層１５９よりも厚さが厚く設定されている。
【０１４３】
第１柱状体１１９は、第１配線層１１４に導通し、かつ基板１１２の厚さ方向に沿って延出するとともに、第１素子１２１とは離間して配置された導電部材である。
第１柱状体１１９の厚さ（高さ）は、たとえば、１００μｍ〜３００μｍである。つまり、基板１１２は、第１柱状体１１９よりも厚さが薄く設定されている。各第１柱状体１１９の形状は、いずれも角柱状で、かつ同一である。
【０１４４】
また、この実施形態に係る第１柱状体１１９は、第１絶縁層１１６から離間して、かつ第１配線層１１４の露出領域１４２に配置されている。これにより、第１柱状体１１９の周囲には、第１配線層１１４のめっき層１３４が露出した部分が設けられている。
第１柱状体１１９は、基板１１２の厚さ方向に沿う側面１６４と、側面１６４に交差する端面１６５を有している。側面１６４は、封止樹脂１２４に覆われている。端面１６５は、後述する封止樹脂１２４の実装面１７２から露出し、かつ基板１１２の主面１２６と同じ方向を向いている。この実施形態に係る端面１６５は、四角形状である。端面１６５は、端子１２５に接している。
【０１４５】
また、第１柱状体１１９は、第１層１６６および第２層１６７を含んでいる。第１層１６６は、第１台座部１１７の第１層１５０および第２台座部１１８の第１層１５７と同じ材料から構成され、かつ薄膜状に形成されている。つまり、第１柱状体１１９の第１層１６６の厚さは、たとえば２００ｎｍ〜８００ｎｍであってもよい。第１層１６６は、第１配線層１１４のめっき層１３４に接している。
【０１４６】
第２層１６７は、第１配線層１１４のめっき層１３４と同一の材料から構成されている。したがって、この実施形態に係る第１柱状体１１９は、Ｃｕから構成される。第２層１６７は、角柱状に形成され、かつ第１層１６６よりも大きな厚さを有している。第２層１６７の厚さは、たとえば１００μｍ〜２５０μｍであってもよい。第２層１６７は、第１柱状体１１９の端面１６５を形成している。
【０１４７】
第２柱状体１２０は、第２配線層１１５に導通し、かつ基板１１２の厚さ方向に沿って延出するとともに、第１素子１２１とは離間して配置された導電部材である。
第２柱状体１２０の厚さ（高さ）は、たとえば、１００μｍ〜３００μｍである。つまり、基板１１２は、第２柱状体１２０よりも厚さが薄く設定されている。各第２柱状体１２０の形状は、いずれも角柱状で、かつ同一である。
【０１４８】
また、この実施形態に係る第２柱状体１２０は、第１絶縁層１１６から離間して、かつ第２配線層１１５の露出領域１４４に配置されている。これにより、第２柱状体１２０の周囲には、第２配線層１１５のめっき層１３８が露出した部分が設けられている。
第２柱状体１２０は、基板１１２の厚さ方向に沿う側面１６８と、側面１６８に交差する端面１６９を有している。側面１６８は、封止樹脂１２４に覆われている。端面１６９は、後述する封止樹脂１２４の実装面１７２から露出し、かつ基板１１２の主面１２６と同じ方向を向いている。この実施形態に係る端面１６９は、四角形状である。端面１６９は、端子１２５に接している。
【０１４９】
また、第２柱状体１２０は、第１層１７０および第２層１７１を含んでいる。第１層１７０は、第１台座部１１７の第１層１５０および第２台座部１１８の第１層１５７と同じ材料から構成され、かつ薄膜状に形成されている。つまり、第２柱状体１２０の第１層１７０の厚さは、たとえば２００ｎｍ〜８００ｎｍであってもよい。第１層１７０は、第２配線層１１５のめっき層１３８に接している。
【０１５０】
第２層１７１は、第２配線層１１５のめっき層１３８と同一の材料から構成されている。したがって、この実施形態に係る第２柱状体１２０は、Ｃｕから構成される。第２層１７１は、角柱状に形成され、かつ第１層１７０よりも大きな厚さを有している。第２層１７１の厚さは、たとえば１００μｍ〜２５０μｍであってもよい。第２層１７１は、第２柱状体１２０の端面１６９を形成している。
【０１５１】
第１素子１２１は、第１配線層１１４の第１台座部１１７および第２配線層１１５の第２台座部１１８に搭載される素子である。この実施形態では、第１素子１２１は、集積回路などの半導体素子である。
第１素子１２１は、半導体装置１１１に要求される機能に応じて様々な半導体素子を採ることができる。より具体的には、第１素子１２１は、いわゆるフリップチップ型の半導体素子であってよい。第１素子１２１の下面には、電極パッド（図示せず）が露出している。
【０１５２】
第１接合層１２２および第２接合層１２３は、第１素子１２１の電極パッドに配置されている。第１接合層１２２は、第１台座部１１７と第１素子１２１の電極パッドとの間に介在する導電部材である。第２接合層１２３は、第２台座部１１８と第１素子１２１の電極パッドとの間に介在する導電部材である。
第１素子１２１は、第１接合層１２２により第１台座部１１７に固着され、かつ第２接合層１２３により第２台座部１１８に固着されることによって、第１配線層１１４に搭載された構成となっている。あわせて、第１接合層１２２および第２接合層１２３により第１配線層１１４と第１素子１２１との導通が確保される。
【０１５３】
この実施形態に係る第１接合層１２２および第２接合層１２３は、たとえば、Ｓｎ−Ｓｂ系合金またはＳｎ−Ａｇ系合金などの鉛フリーのはんだフラックスから構成されている。また、第１接合層１２２および第２接合層１２３は、その形状から、接合バンプと称してもよい。
封止樹脂１２４は、第１柱状体１１９の側面１６４、第２柱状体１２０の側面１６８および第１素子１２１を覆う絶縁体の部材である。この実施形態に係る封止樹脂１２４は、エポキシ樹脂を主剤とした黒色の合成樹脂である。
【０１５４】
封止樹脂１２４は、実装面１７２および接合面１７３を有する。実装面１７２は、基板１１２の裏面１２８とは反対側を向き、かつ裏面１２８とともに半導体装置１１１の外部に露出する面である。半導体装置１１１を回路基板に実装したとき、実装面１７２は当該回路基板に対向する。
なお、第１柱状体１１９の端面１６５および第２柱状体１２０の端面１６９は、実装面１７２から露出する構成となっている。接合面１７３は、実装面１７２とは反対側を向き、かつ第１配線層１１４および第１絶縁層１１６に接する面である。封止樹脂１２４の厚さは、たとえば、１００μｍ〜３００μｍである。このため、基板１１２は、封止樹脂１２４よりも厚さが薄く設定されている。
【０１５５】
端子１２５は、封止樹脂１２４の実装面１７２、第１柱状体１１９の端面１６５および第２柱状体１２０の端面１６９に接し、かつ半導体装置１１１の外部に露出する導電部材である。端子１２５は、半導体装置１１１を回路基板に実装する際に、クリームはんだなどの接合部材が付着する部分である。この実施形態に係る端子１２５は、互いに積層されたＮｉ層、Ｐｄ層およびＡｕ層から構成されていてもよい。Ｎｉ層が端面１６５，１６９に接し、Ｐｄ層がＮｉ層に接し、Ａｕ層がＰｄ層に接する構成となっていてもよい。
【０１５６】
図１８Ａ〜図１８Ｍは、図１７に示す半導体装置１１１の製造工程の一部を工程順に示す図である。
まず、図１８Ａに示すように、厚さ方向を向く主面１７４を有し、かつ単結晶の半導体材料から構成された基材１７５が準備される。この実施形態に係る基材１７５は、シリコンウエハである。基材１７５の厚さは、たとえば５００μｍ〜８００μｍであってもよい。基材１７５は、半導体装置１１１の基板１１２の集合体に対応する。また、基材１７５の主面１７４は、基板１１２の主面１２６となる。なお、図１８Ｂ以降では、基材１７５を基板１１２として半導体装置１１１の製造工程を説明する。
【０１５７】
次に、基板１１２の主面１２６に、ベース絶縁層１１３が形成される。たとえば、ＣＶＤ法によって、酸化シリコン（ＳｉＯ２）が堆積されて第１層１２９が形成され、次に、窒化シリコン（ＳｉＮ）が堆積されて第２層１３０が形成される。これにより、第１層１２９および第２層１３０を含む積層構造からなるベース絶縁層１１３が形成される。
次に、図１８Ｂに示すように、ベース絶縁層１１３に接する下地層１７６が形成される。下地層１７６は、たとえばスパッタリング法によって、ベース絶縁層１１３を覆うように形成される。下地層１７６は、第１配線層１１４の下地層１３３および第２配線層１１５の下地層１３７となる。
【０１５８】
この実施形態に係る下地層１７６は、互いに積層されたＴｉ層およびＣｕ層から構成され、全体の厚さは２００ｎｍ〜３００ｎｍであってもよい。下地層１７６の形成にあたっては、ベース絶縁層１１３に接するＴｉ層が形成された後に、当該Ｔｉ層に接するＣｕ層が形成される。
次に、図１８Ｃに示すように、めっき層１３４，１３８が形成される。より具体的には、まず、めっき層１３４，１３８を形成すべき領域に開口部を有するマスク層（図示せず）が、下地層１７６に対するフォトリソグラフィにより形成される。次に、当該マスク層の開口部から露出した下地層１７６に接するめっき層１３４，１３８が形成される。めっき層１３４，１３８は、たとえば、下地層１７６を導電経路とした電解めっきにより形成される。めっき層１３４，１３８の形成後、マスク層が全て除去される。
【０１５９】
次に、図１８Ｄに示すように、めっき層１３４，１３８に覆われていない下地層１７６が全て除去される。下地層１７６は、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえば硫酸（Ｈ２ＳＯ４）および過酸化水素（Ｈ２Ｏ２）の混合溶液が用いられる。下地層１７６が除去された部分から、ベース絶縁層１１３の一部が露出する。この状態において、互いに積層された下地層１７６（下地層１３３）およびめっき層１３４が第１配線層１１４である。また、互いに積層された下地層１７６（下地層１３７）およびめっき層１３８が第２配線層１１５である。
【０１６０】
次に、図１８Ｅに示すように、めっき層１３４，１３８およびベース絶縁層１１３の全面を覆うように、基板１１２に感光性ポリイミド１７７が塗布される。当該感光性ポリイミド１７７は、たとえばスピンコータを用いて塗布される。
次に、図１８Ｆに示すように、感光性ポリイミド１７７に対して露光・現像を行うことによって、感光性ポリイミド１７７に第１開口部１４８および第２開口部１４９が形成される。また、第１配線層１１４の露出領域１４２および第２配線層１１５の露出領域１４４が露出する。さらに、第１配線層１１４と第２配線層１１５との間の領域１４７の反対側の領域において、ベース絶縁層１１３の一部が露出する。これにより、第１絶縁層１１６が形成される。
【０１６１】
次に、図１８Ｇに示すように、第１配線層１１４、第２配線層１１５およびベース絶縁層１１３に接する下地層１７８が形成される。下地層１７８は、たとえばスパッタリング法によって、ベース絶縁層１１３と、第１絶縁層１１６に形成された第１開口部１４８から露出する第１配線層１１４と、第１絶縁層１１６に形成された第２開口部１４９から露出する第２配線層１１５との全面を覆うように形成される。下地層１７８は、第１台座部１１７の第１層１５０、第２台座部１１８の第１層１５７、第１柱状体１１９の第１層１６６および第２柱状体１２０の第１層１７０となる。
【０１６２】
このとき、第１開口部１４８および第２開口部１４９の内面も下地層１７８に覆われる。この実施形態に係る下地層１７８は、互いに積層されたＴｉ層およびＣｕ層から構成され、全体の厚さは２００ｎｍ〜３００ｎｍであってもよい。下地層１７８の形成にあたっては、第１配線層１１４、第２配線層１１５およびベース絶縁層１１３に接するＴｉ層が形成された後に、当該Ｔｉ層に接するＣｕ層が形成される。
【０１６３】
次に、図１８Ｈに示すように、第１台座部１１７および第２台座部１１８が形成される。第１台座部１１７および第２台座部１１８は、同時に形成されてもよいし、互いに別々の工程で形成されてもよい。たとえば、第１台座部１１７および第２台座部１１８が同時に形成される場合、まず、第１台座部１１７および第２台座部１１８を形成すべき領域に開口部を有するマスク層（図示せず）が、下地層１７８に対するフォトリソグラフィにより形成される。
【０１６４】
次に、当該マスク層の開口部から露出した下地層１７８に接する第１台座部１１７の第２層１５１および第２台座部１１８の第２層１５８が形成される。次に、第１台座部１１７の第２層１５１に接する第３層１５２が形成され、かつ第２台座部１１８の第２層１５８に接する第３層１５９が形成される。
第２層１５１，１５８および第３層１５２，１５９は、たとえば、下地層１７８を導電経路とした電解めっきにより形成される。この実施形態に係る第１台座部１１７および第２台座部１１８は、互いに積層された第２層１５１，１５８（Ｃｕ層）および第３層１５２，１５９（Ｎｉ層）を含んでいる。
【０１６５】
第２層１５１，１５８および第３層１５２，１５９の形成にあたっては、下地層１７８（第１層１５０，１５７）に接する第２層１５１，１５８（Ｃｕ層）が形成された後に、第２層１５１，１５８（Ｃｕ層）に接する第３層１５２，１５９（Ｎｉ層）が形成される。第１台座部１１７および第２台座部１１８の形成後、マスク層が全て除去される。
次に、図１８Ｉに示すように、下地層１７８に接し、かつ基板１１２の厚さ方向に沿って延出する第１柱状体１１９（第２層１６７）および第２柱状体１２０（第２層１７１）が形成される。より具体的には、まず、第１柱状体１１９および第２柱状体１２０を形成すべき領域に開口部を有するマスク層（図示せず）が、下地層１７８に対するフォトリソグラフィにより形成される。
【０１６６】
次に、当該マスク層の開口部から露出した下地層１７８に接する第１柱状体１１９の第２層１６７および第２柱状体１２０の第２層１７１が形成される。第１柱状体１１９の第２層１６７および第２柱状体１２０の第２層１７１は、たとえば、下地層１７８を導電経路とした電解めっきにより形成される。第１柱状体１１９および第２柱状体１２０の形成後、マスク層が全て除去される。
【０１６７】
次に、図１８Ｊに示すように、第１台座部１１７、第２台座部１１８、第１柱状体１１９および第２柱状体１２０に覆われていない下地層１７８が全て除去される。下地層１７８は、たとえばウェットエッチングにより除去される。当該ウェットエッチングでは、たとえば硫酸（Ｈ２ＳＯ４）および過酸化水素（Ｈ２Ｏ２）の混合溶液が用いられる。下地層１７８が除去された部分から、第１配線層１１４の露出領域１４２、第２配線層１１５の露出領域１４４、第１絶縁層１１６の表面１５４、ベース絶縁層１１３の一部（領域１４７の反対側の領域）が露出する。
【０１６８】
次に、図１８Ｋに示すように、第１配線層１１４および第２配線層１１５に第１素子１２１が搭載される。第１素子１２１の搭載は、ＦＣＢ（Flip Chip Bonding）により行われる。たとえば、はんだフラックスで構成された第１接合層１２２および第２接合層１２３が第１素子１２１の電極パッド（図示せず）に塗布された後、チップボンダを用いて第１素子１２１が第１台座部１１７および第２台座部１１８に仮付けされる。その後、リフローにより第１接合層１２２および第２接合層１２３を溶融させた後、冷却により第１接合層１２２および第２接合層１２３を固化させることによって、第１素子１２１の搭載が完了する。
【０１６９】
次に、図１８Ｌに示すように、第１素子１２１を覆う封止樹脂１２４が形成される。この実施形態に係る封止樹脂１２４は、エポキシ樹脂を主剤とした黒色の合成樹脂である。封止樹脂１２４の形成にあたっては、まず、コンプレッション成形によって、第１柱状体１１９、第２柱状体１２０および第１素子１２１の全面を覆うように封止樹脂１２４が形成される。
【０１７０】
その後、基板１１２の厚さ方向において、基板１１２とは反対側に位置する第１柱状体１１９、第２柱状体１２０および封止樹脂１２４の双方の端部が機械研削により除去される。このとき第１柱状体１１９には、基板１１２の厚さ方向に交差し、かつ封止樹脂１２４から露出する端面１６５が形成される。また、第２柱状体１２０には、基板１１２の厚さ方向に交差し、かつ封止樹脂１２４から露出する端面１６９が形成される。
【０１７１】
次に、図１８Ｍに示すように、封止樹脂１２４から露出した第１柱状体１１９の端面１６５および第２柱状体１２０の端面１６９に接する端子１２５が形成される。この実施形態に係る端子１２５は、無電解めっきによりＮｉ層、Ｐｄ層、Ａｕ層の順に各層を析出させることで形成される。
次に、基板１１２の厚さ方向において主面１２６とは反対側に位置する基板１１２の一部が機械研削により除去する。このとき、基板１１２の厚さは、たとえば５０μｍ〜１００μｍまで縮小される。
【０１７２】
最後に、予め設定された切断線に沿って基板１１２（基材１７５）、ベース絶縁層１１３および封止樹脂１２４が切断され、封止樹脂１２４に覆われた第１素子１２１を構成単位とする個片に分割される。切断にあたっては、たとえばプラズマダイシングにより基板１１２（基材１７５）、ベース絶縁層１１３、封止樹脂１２４が切断される。当該工程において分割された個片が半導体装置１１１となる。以上の工程を経ることによって、半導体装置１１１が製造される。
【０１７３】
以上、この半導体装置１１１によれば、Ｃｕを含む第１台座部１１７および第２台座部１１８が第１絶縁層１１６で取り囲まれている。これにより、主面１２６に沿う方向の力が第１台座部１１７および第２台座部１１８に加わっても、その力を第１絶縁層１１６で受け止めることができる。その結果、第１配線層１１４および第２配線層１１５に対する第１素子１２１の接続信頼性を向上させることができる。
【０１７４】
また、この半導体装置１１１によれば、第１絶縁層１１６は、第１配線層１１４上の領域から第２配線層１１５上の領域にまで延出し、かつ第１台座部１１７および第２台座部１１８の両方を一体的に取り囲んでいる。そのため、たとえばフォトリソグラフィによって、第１台座部１１７および第２台座部１１８の周囲を取り囲む絶縁層を個別に（互いに分離して）形成する場合に比べて、アライメントマージン（アライメントのずれに対して備えるマージン）を小さくすることができる。その結果、第１配線層１１４および第２配線層１１５の配線幅を小さくすることができるので、半導体装置１１１の小型化に貢献することができる。
【０１７５】
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、前述の実施形態で説明した序数を含む構成要素（たとえば、第１素子１０，６７，１２１、第２素子１２，７４、第１配線層４，６４，１１４、第２配線層７０，１１５等）は、特許請求の範囲に記載された序数を含む構成要素と必ずしも一致していなくてもよい。たとえば、請求項１に記載の「第１素子」は、前述の第２実施形態における「第２素子７４」に対応していてもよい。
【０１７６】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【０１７７】
１      半導体装置
２      基板
４      第１配線層
５      第１台座部
６      第２台座部
７      第１絶縁層
８      第２絶縁層
９      柱状体
１０    第１素子
１１    第１接合層
１２    第２素子
１３    第２接合層
１４    封止樹脂
１６    主面
３４    第１層
３５    第２層
３８    表面
３９    上面
４０    引き出し部
４７    フィレット
６１    半導体装置
６２    基板
６４    第１配線層
６５    第１台座部
６６    第１柱状体
６７    第１素子
６８    第１接合層
６９    第１封止樹脂
７０    第２配線層
７１    第２台座部
７２    第１絶縁層
７３    第２柱状体
７４    第２素子
７５    第２接合層
７６    第２封止樹脂
７８    主面
１１１  半導体装置
１１２  基板
１１４  第１配線層
１１５  第２配線層
１１６  第１絶縁層
１１７  第１台座部
１１８  第２台座部
１１９  第１柱状体
１２０  第２柱状体
１２１  第１素子
１２２  第１接合層
１２３  第２接合層
１２４  封止樹脂
１２６  主面
【図１】
2020113704.tif 000003
【図２】
2020113704.tif 000004
【図３】
2020113704.tif 000005
【図４】
2020113704.tif 000006
【図５】
2020113704.tif 000007
【図６】
2020113704.tif 000008
【図７】
2020113704.tif 000009
【図８Ａ】
2020113704.tif 000010
【図８Ｂ】
2020113704.tif 000011
【図８Ｃ】
2020113704.tif 000012
【図８Ｄ】
2020113704.tif 000013
【図８Ｅ】
2020113704.tif 000014
【図８Ｆ】
2020113704.tif 000015
【図８Ｇ】
2020113704.tif 000016
【図８Ｈ】
2020113704.tif 000017
【図８Ｉ】
2020113704.tif 000018
【図８Ｊ】
2020113704.tif 000019
【図９】
2020113704.tif 000020
【図１０】
2020113704.tif 000021
【図１１】
2020113704.tif 000022
【図１２】
2020113704.tif 000023
【図１３】
2020113704.tif 000024
【図１４】
2020113704.tif 000025
【図１５】
2020113704.tif 000026
【図１６Ａ】
2020113704.tif 000027
【図１６Ｂ】
2020113704.tif 000028
【図１６Ｃ】
2020113704.tif 000029
【図１６Ｄ】
2020113704.tif 000030
【図１６Ｅ】
2020113704.tif 000031
【図１６Ｆ】
2020113704.tif 000032
【図１６Ｇ】
2020113704.tif 000033
【図１６Ｈ】
2020113704.tif 000034
【図１６Ｉ】
2020113704.tif 000035
【図１６Ｊ】
2020113704.tif 000036
【図１６Ｋ】
2020113704.tif 000037
【図１６Ｌ】
2020113704.tif 000038
【図１６Ｍ】
2020113704.tif 000039
【図１６Ｎ】
2020113704.tif 000040
【図１７】
2020113704.tif 000041
【図１８Ａ】
2020113704.tif 000042
【図１８Ｂ】
2020113704.tif 000043
【図１８Ｃ】
2020113704.tif 000044
【図１８Ｄ】
2020113704.tif 000045
【図１８Ｅ】
2020113704.tif 000046
【図１８Ｆ】
2020113704.tif 000047
【図１８Ｇ】
2020113704.tif 000048
【図１８Ｈ】
2020113704.tif 000049
【図１８Ｉ】
2020113704.tif 000050
【図１８Ｊ】
2020113704.tif 000051
【図１８Ｋ】
2020113704.tif 000052
【図１８Ｌ】
2020113704.tif 000053
【図１８Ｍ】
2020113704.tif 000054