(57)【要約】【課題】多数の発光素子のうち１つにでも異常が発生している場合に、かかる異常を検出することができる検出回路、駆動回路および発光装置を提供する。【解決手段】本開示に係る検出回路は、複数入力１出力のオペアンプを備える。オペアンプは、第１のトランジスタ群と、第２のトランジスタとを有する。第１のトランジスタ群は、複数のトランジスタが並列接続されて構成され、非反転入力端子である複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される。第２のトランジスタは、第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている。【選択図】図２
2020088020.tif 000002
【特許請求の範囲】
【請求項１】
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、
前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、
を有する複数入力１出力のオペアンプ
を備える検出回路。
【請求項２】
前記第２のトランジスタは、複数のトランジスタが並列接続されて構成され、
前記第１のトランジスタ群のサイズと前記第２のトランジスタのサイズとが一致するように、前記第２のトランジスタの複数のトランジスタの接続状態を制御する制御部を備える
請求項１に記載の検出回路。
【請求項３】
前記オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
請求項１に記載の検出回路。
【請求項４】
複数の前記オペアンプと、
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数のオペアンプの出力がそれぞれ入力される第３のトランジスタ群と、前記第３のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第４のトランジスタと、を有する複数入力１出力の後段オペアンプと、
を備える請求項１に記載の検出回路。
【請求項５】
前記後段オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
請求項４に記載の検出回路。
【請求項６】
前記複数のオペアンプから出力される出力電圧と所定のしきい電圧とをそれぞれ比較する複数のコンパレータを備える
請求項４に記載の検出回路。
【請求項７】
複数の発光素子を駆動する駆動部と、
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
を備える駆動回路。
【請求項８】
前記駆動部は、Ｐ型トランジスタで構成され、カソードが共通に接続される前記複数の発光素子を駆動し、
前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＮ型トランジスタで構成される
請求項７に記載の駆動回路。
【請求項９】
前記駆動部は、Ｎ型トランジスタで構成され、アノードが共通に接続される前記複数の発光素子を駆動し、
前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＰ型トランジスタで構成される
請求項７に記載の駆動回路。
【請求項１０】
複数の発光素子が設けられる発光素子アレイと、
前記発光素子アレイの複数の発光素子を駆動する駆動部と、
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
を備える発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、検出回路、駆動回路および発光装置に関する。
【背景技術】
【０００２】
近年、垂直共振器面発光レーザ（Vertical  Cavity  Surface  Emitting  Laser：ＶＣＳＥＬ）のように、多数（たとえば、数百個）の発光素子を１チップにアレイ状に並べて配置した発光装置が知られている（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２０１５／１７４２３９号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記の従来技術では、多数の発光素子を設けた発光装置において、発光素子の１つにでも異常が発生している場合に、かかる異常を検出することは困難であった。
【０００５】
そこで、本開示では、多数の発光素子のうち１つにでも異常が発生している場合に、かかる異常を検出することができる検出回路、駆動回路および発光装置を提案する。
【課題を解決するための手段】
【０００６】
本開示によれば、検出回路が提供される。検出回路は、複数入力１出力のオペアンプを備える。オペアンプは、第１のトランジスタ群と、第２のトランジスタとを有する。第１のトランジスタ群は、複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される。第２のトランジスタは、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている。
【発明の効果】
【０００７】
本開示によれば、多数の発光素子のうち１つにでも異常が発生している場合に、かかる異常を検出することができる。なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【０００８】
【図１】本開示の実施形態に係る発光装置の構成例を示す斜視図である。
【図２】本開示の実施形態に係る駆動回路の構成例を示す回路図である。
【図３】本開示の実施形態に係るオペアンプの構成例を示す回路図である。
【図４】本開示の実施形態に係る発光素子が正常な場合のオペアンプの動作例を示す回路図である。
【図５】本開示の実施形態に係る発光素子が異常な場合のオペアンプの動作例を示す回路図である。
【図６】本開示の実施形態の変形例１に係る駆動回路の構成例を示す回路図である。
【図７】本開示の実施形態の変形例２に係る駆動回路の構成例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下に、本開示の各実施形態について図面に基づいて詳細に説明する。なお、以下の各実施形態において、同一の部位には同一の符号を付することにより重複する説明を省略する。
【００１０】
［発光装置の構成］
図１は、本開示の実施形態に係る発光装置１の構成例を示す斜視図である。図１に示すように、発光装置１は、発光素子アレイ２と、駆動回路３とを備える。
【００１１】
発光素子アレイ２は、複数の発光素子５（図２参照）を備える。かかる発光素子アレイ２は、たとえば半導体レーザであってよく、具体的には垂直共振器面発光レーザ（ＶＣＳＥＬ）でありうる。なお、実施形態において、発光素子アレイ２は、これらの例に限られない。
【００１２】
駆動回路３は、発光素子アレイ２を駆動する回路を備える。具体的には、駆動回路３は、複数の発光素子５をそれぞれ駆動する駆動部１０（図２参照）を備える。かかる駆動回路３の内部構成については後述する。
【００１３】
また、実施形態に係る発光装置１において、発光素子アレイ２は、駆動回路３の主面上に搭載される。そして、発光素子アレイ２と駆動回路３とは、複数のマイクロバンプ４で機械的および電気的に接続される。なお、発光素子アレイ２と、駆動回路３との接続はマイクロバンプ４に限られない。
【００１４】
［駆動回路の構成］
つづいて、駆動回路３の具体的な構成について、図２を参照しながら説明する。図２は、本開示の実施形態に係る駆動回路３の構成例を示す回路図である。図２に示すように、駆動回路３は、駆動部１０と、検出回路２０とを備える。
【００１５】
なお、以降で説明する図２〜図５の例では、理解の容易のため、発光素子アレイ２に設けられる発光素子５が８個（以降、発光素子５−１〜５−８と呼称する）である場合について示す。なお、実施形態において、発光装置アレイ２に設けられる発光素子５の数は８個に限られない。
【００１６】
駆動部１０は、Ｐ型トランジスタ１１−１〜１１−８を有し、かかるＰ型トランジスタ１１−１〜１１−８のゲート電圧を制御することにより、発光素子５−１〜５−８をそれぞれ駆動する。なお、Ｐ型トランジスタ１１−１〜１１−８のゲート電圧は、外部からの信号に基づいて、駆動回路３の内部に設けられる制御部（図示せず）によって制御される。
【００１７】
Ｐ型トランジスタ１１−１〜１１−８のソースには、電源電圧Ｖｃｃが供給される。Ｐ型トランジスタ１１−１〜１１−８のドレインは、発光ダイオードである発光素子５−１〜５−８のアノードにそれぞれ接続される。発光素子５−１〜５−８のカソードは、共通に接地される。すなわち、実施形態において、複数の発光素子５はカソードコモンとなるように接続されている。
【００１８】
また、Ｐ型トランジスタ１１−１〜１１−８のドレインと、発光素子５−１〜５−８のアノードとの間から、発光素子５−１〜５−８の動作電圧Ｖ１〜Ｖ８が出力される。そして、かかる発光素子５−１〜５−８の動作電圧Ｖ１〜Ｖ８は、検出回路２０に入力される。
【００１９】
検出回路２０は、オペアンプ３０と、コンパレータ４０、５０と、レベルシフト回路６０とを有する。オペアンプ３０は、複数入力１出力のオペアンプであり、第１のトランジスタ群３１と、第２のトランジスタ３２とが互いに差動構成を有する。
【００２０】
第１のトランジスタ群３１は、複数の発光素子５と同じ数のＮ型トランジスタ３１−１〜３１−８が並列接続されて構成される。Ｎ型トランジスタ３１−１〜３１−８のドレインには、Ｐ型トランジスタ３３を介して電源電圧Ｖｃｃが供給される。また、Ｎ型トランジスタ３１−１〜３１−８のソースは、定電流源３５を介して接地される。
【００２１】
第２のトランジスタ３２は、Ｎ型トランジスタで構成される。第２のトランジスタ３２のドレインには、Ｐ型トランジスタ３４を介して電源電圧Ｖｃｃが供給される。また、第２のトランジスタ３２のソースは、定電流源３５を介して接地され、第２のトランジスタ３２のゲートは、Ｐ型トランジスタ３４のドレインと第２のトランジスタ３２のドレインとの間にあるノード３６に接続される。
【００２２】
また、Ｐ型トランジスタ３３のゲートおよびＰ型トランジスタ３４のゲートは、Ｐ型トランジスタ３３のドレインとＮ型トランジスタ３１−１〜３１−８のドレインとの間に共通に接続される。なお、Ｐ型トランジスタ３３とＰ型トランジスタ３４とは同じサイズである。
【００２３】
ここまで説明したように、実施形態に係るオペアンプ３０は、非反転入力端子であるＮ型トランジスタ３１−１〜３１−８（第１のトランジスタ群３１）のゲートに発光素子５−１〜５−８の動作電圧Ｖ１〜Ｖ８がそれぞれ入力される。そして、オペアンプ３０は、反転入力端子である第２のトランジスタ３２のゲートに、出力端子であるノード３６から負帰還されている。
【００２４】
これにより、実施形態では、発光素子５−１〜５−８の動作電圧Ｖ１〜Ｖ８が正常な値である場合と異常な値である場合とで、オペアンプ３０の出力端子（ノード３６）から異なる値の出力電圧Ｖｏが出力される。つづいては、オペアンプ３０の具体的な動作例について、図３〜図５を参照しながら説明する。
【００２５】
図３は、本開示の実施形態に係るオペアンプ３０の構成例を示す回路図である。図３に示すように、オペアンプ３０の非反転入力端子であるＮ型トランジスタ３１−１〜３１−８のゲートは、発光素子５−１〜５−８のアノードにそれぞれ接続される。
【００２６】
これにより、Ｎ型トランジスタ３１−１〜３１−８のゲートには、発光素子５−１〜５−８の動作電圧Ｖ１〜Ｖ８がそれぞれ入力される。なお、実施形態において、Ｎ型トランジスタ３１−１〜３１−８はすべて同じサイズである。
【００２７】
また、図３に示すように、実施形態に係る第２のトランジスタ３２は、Ｎ型トランジスタ３１−１〜３１−８と同じ数のＮ型トランジスタ３２−１〜３２−８が並列接続されて構成されるとよい。かかるＮ型トランジスタ３２−１〜３２−８のドレインには、Ｐ型トランジスタ３４を介して電源電圧Ｖｃｃが供給される。また、Ｎ型トランジスタ３２−１〜３２−８のソースは、定電流源３５を介して接地される。
【００２８】
そして、実施形態では、Ｎ型トランジスタ３２−１〜３２−８のゲートが、それぞれスイッチＳＷ１〜ＳＷ８を介してノード３６に接続される。かかるスイッチＳＷ１〜ＳＷ８は、駆動回路３を制御する上述の制御部によって制御される。
【００２９】
なお、実施形態において、Ｎ型トランジスタ３２−１〜３２−８は、第１のトランジスタ群３１のＮ型トランジスタ３１−１とすべて同じサイズである。すなわち、実施形態において、Ｎ型トランジスタ３１−１〜３１−８およびＮ型トランジスタ３２−１〜３２−８は、すべて同じサイズである。
【００３０】
図４は、本開示の実施形態に係る発光素子５が正常な場合のオペアンプ３０の動作例を示す回路図である。なお、図４および図５では、外部からの信号により動作する発光素子５を実線で示し、動作しない発光素子５を破線で示す。すなわち、図４の例では、駆動回路３の制御部が、発光素子５−１、５−３、５−５〜５−７を動作させており、発光素子５−２、５−４、５−８を動作させていない。
【００３１】
ここで、動作している発光素子５−１、５−３、５−５〜５−７がすべて正常である場合、それぞれの動作電圧Ｖ１、Ｖ３、Ｖ５〜Ｖ７は、発光素子５−１、５−３、５−５〜５−７の仕様などに基づいた動作電圧（たとえば、２．２Ｖ）で均等な値となる。
【００３２】
そしてこの場合には、図４に示すように、第１のトランジスタ群３１に流れる電流Ｉ１は、動作する発光素子５−１、５−３、５−５〜５−７に対応するＮ型トランジスタ３１−１、３１−３、３１−５〜３１−７にそれぞれ均等に流れる。
【００３３】
ここで、実施形態では、スイッチＳＷ１〜ＳＷ８を制御することにより、動作する第１のトランジスタ群３１のサイズと動作する第２のトランジスタ３２のサイズとを合わせる。
【００３４】
たとえば、図４に示すように、動作するよう指示のあった発光素子５のチャンネルに対応するスイッチＳＷ１、ＳＷ３、ＳＷ５〜ＳＷ７を導通させ、その他のスイッチＳＷ２、ＳＷ４、ＳＷ８を導通させないようにスイッチＳＷ１〜ＳＷ８を制御部で制御する。これにより、発光素子５が動作する際に、動作する第１のトランジスタ群３１のトランジスタの数と、動作する第２のトランジスタ３２のトランジスタの数とを合わせる。
【００３５】
これにより、オペアンプ３０の出力端子であるノード３６からは、非反転入力端子に入力された動作電圧Ｖ１、Ｖ３、Ｖ５〜Ｖ７の平均値（たとえば、２．２Ｖ）である出力電圧Ｖｏが出力される。なぜなら、オペアンプ３０から出力される出力電圧Ｖｏは、均等に電流Ｉ１が流れるそれぞれのＮ型トランジスタ３１−１、３１−３、３１−５〜３１−７に帰還がかかるからである。
【００３６】
また、実施形態では、動作する第１のトランジスタ群３１のサイズと動作する第２のトランジスタ３２のサイズとを合わせることにより、非反転入力端子に入力された動作電圧Ｖ１、Ｖ３、Ｖ５〜Ｖ７の平均値がオフセットすることを抑制することができる。したがって、実施形態によれば、動作している発光素子５の動作電圧の平均値をより正確にオペアンプ３０から出力することができる。
【００３７】
図５は、本開示の実施形態に係る発光素子５が異常な場合のオペアンプ３０の動作例を示す回路図である。図５の例では、図４の例と同様に、駆動回路３の制御部が、発光素子５−１、５−３、５−５〜５−７を動作させており、発光素子５−２、５−４、５−８を動作させていない。さらに、図５の例では、発光素子５−３に異常が発生している。
【００３８】
ここで、正常に動作する発光素子５−１、５−５〜５−７の動作電圧Ｖ１、Ｖ５〜Ｖ７は、正常な場合の動作電圧（たとえば、２．２Ｖ）となる。一方で、異常が発生している発光素子５−３の動作電圧Ｖ３は、正常な場合より高い値（たとえば、２．７Ｖ）となる。
【００３９】
そしてこの場合には、図５に示すように、第１のトランジスタ群３１に流れる電流Ｉ２は、異常が発生している発光素子５−３に対応するＮ型トランジスタ３１−３に集中して流れる。
【００４０】
これにより、オペアンプ３０の出力端子であるノード３６からは、非反転入力端子に入力された動作電圧Ｖ３の値（たとえば、２．７Ｖ）である出力電圧Ｖｏが出力される。なぜなら、オペアンプ３０から出力される出力電圧Ｖｏは、集中して電流Ｉ２が流れるＮ型トランジスタ３１−３にだけ帰還がかかるからである。
【００４１】
ここまで説明したように、実施形態に係るオペアンプ３０は、動作する複数の発光素子５の動作電圧がすべて均等である場合には、動作する複数の発光素子５の動作電圧の平均値を出力電圧Ｖｏとして出力する。
【００４２】
一方で、実施形態に係るオペアンプ３０は、異常などによって特定の発光素子５の動作電圧が他の発光素子５の動作電圧より大きい場合には、かかる特定の発光素子５の動作電圧を出力電圧Ｖｏとして出力する。
【００４３】
すなわち、実施形態では、多数の発光素子５のうち１つにでも異常が発生している場合、オペアンプ３０からの出力電圧Ｖｏが増加する。したがって、実施形態によれば、かかるオペアンプ３０からの出力電圧Ｖｏをモニタすることによって、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を検出することができる。
【００４４】
図２に戻り、実施形態に係る検出回路２０の説明を続ける。オペアンプ３０から出力される出力電圧Ｖｏは、コンパレータ４０の非反転入力端子に入力される。また、コンパレータ４０の反転入力端子には、電圧源４１から所定の値（たとえば、２．７Ｖ）のしきい電圧Ｖｔｈが入力される。
【００４５】
そして、コンパレータ４０は、非反転入力端子に入力される出力電圧Ｖｏと、反転入力端子に入力されるしきい電圧Ｖｔｈとを比較することによって、検出信号Ｅ１を生成する。
【００４６】
これにより、動作する複数の発光素子５がすべて正常であり、オペアンプ３０からしきい電圧Ｖｔｈより小さい値（たとえば、２．２Ｖ）の出力電圧Ｖｏが出力された場合、コンパレータ４０は、ローレベルの検出信号Ｅ１を出力する。
【００４７】
一方で、動作する複数の発光素子５のいずれかに異常が発生し、オペアンプ３０からしきい電圧Ｖｔｈ以上の値（たとえば、２．７Ｖ）の出力電圧Ｖｏが出力された場合、コンパレータ４０は、ハイレベルの検出信号Ｅ１を出力する。
【００４８】
ここまで説明したように、オペアンプ３０からの出力をコンパレータ４０で判定することによって、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を簡便に検出することができる。なお、実施形態において、しきい電圧Ｖｔｈの値は２．７Ｖに限られず、発光素子５の動作電圧などに基づいて適宜設定することができる。
【００４９】
オペアンプ３０から出力される出力電圧Ｖｏは、さらにコンパレータ５０の非反転入力端子に入力される。また、コンパレータ５０の反転入力端子と出力端子とが導通している。すなわち、コンパレータ５０は、いわゆるボルテージフォロアの構成を有していることから、コンパレータ５０からは出力電圧Ｖｏがそのまま出力される。
【００５０】
コンパレータ５０から出力される出力電圧Ｖｏは、レベルシフト回路６０に入力される。かかるレベルシフト回路６０は、コンパレータ６１と、すべて同じ抵抗値である抵抗Ｒ１〜Ｒ４を有する。
【００５１】
コンパレータ６１の非反転入力端子は、抵抗Ｒ１を介して電源電圧Ｖｃｃに接続されるとともに、抵抗Ｒ２を介して接地される。また、コンパレータ６１の反転入力端子は、抵抗Ｒ３を介してコンパレータ５０の出力端子に接続される。さらに、コンパレータ６１の出力端子は、抵抗Ｒ４を介してコンパレータ６１の反転入力端子に接続される。
【００５２】
このような構成のレベルシフト回路６０にオペアンプ３０からの出力電圧Ｖｏを入力することにより、レベルシフト回路６０からは、電源電圧Ｖｃｃに対する出力電圧Ｖｏの差分電圧Ｖｃｃ−Ｖｏが出力される。
【００５３】
これにより、実施形態では、かかる差分電圧Ｖｃｃ−Ｖｏに基づいて、駆動回路３の制御部が電源電圧Ｖｃｃを適宜制御することにより、駆動回路３の消費電力を低減することができる。
【００５４】
また、実施形態では、オペアンプ３０とレベルシフト回路６０との間にバッファとなるコンパレータ５０を設けることにより、レベルシフト回路６０の抵抗Ｒ３、Ｒ４に流れる電流をバッファであるコンパレータ５０に供給する。これにより、オペアンプ３０の出力誤差を抑制することができる。
【００５５】
［各種変形例］
つづいて、実施形態の各種変形例について、図６および図７を参照しながら説明する。図６は、本開示の実施形態の変形例１に係る駆動回路３の構成例を示す回路図である。
【００５６】
なお、図６および図７の例では、理解の容易のため、８個の図示しない発光素子５をそれぞれ駆動する４個の駆動部１０が駆動回路３に設けられる場合について説明する。また、かかる４個の駆動部１０（以下、駆動部１０−１〜１０−４とも呼称する）の構成は図２の例と同様であることから、詳細な構成の図示は省略する。
【００５７】
変形例１の検出回路２０は、複数の駆動部１０と同じ数のオペアンプ３０（以下、オペアンプ３０−１〜３０−４とも呼称する）と、後段オペアンプ７０と、コンパレータ４０、５０と、レベルシフト回路６０とを有する。
【００５８】
変形例１では、駆動部１０−１から８個の発光素子５の動作電圧Ｖ１〜Ｖ８が出力され、オペアンプ３０−１に入力される。そして、かかるオペアンプ３０−１からは、動作電圧Ｖ１〜Ｖ８に基づいて、出力電圧Ｖｏ１が出力される。
【００５９】
同様に、駆動部１０−２から８個の発光素子５の動作電圧Ｖ９〜Ｖ１６が出力され、オペアンプ３０−２に入力される。そして、かかるオペアンプ３０−２からは、動作電圧Ｖ９〜Ｖ１６に基づいて、出力電圧Ｖｏ２が出力される。
【００６０】
また、駆動部１０−３から８個の発光素子５の動作電圧Ｖ１７〜Ｖ２４が出力され、オペアンプ３０−３に入力される。そして、かかるオペアンプ３０−３からは、動作電圧Ｖ１７〜Ｖ２４に基づいて、出力電圧Ｖｏ３が出力される。
【００６１】
また、駆動部１０−４から８個の発光素子５の動作電圧Ｖ２５〜Ｖ３２が出力され、オペアンプ３０−４に入力される。そして、かかるオペアンプ３０−４からは、動作電圧Ｖ２５〜Ｖ３２に基づいて、出力電圧Ｖｏ４が出力される。
【００６２】
オペアンプ３０−１〜３０−４から出力される出力電圧Ｖｏ１〜Ｖｏ４は、後段オペアンプ７０に入力される。かかる後段オペアンプ７０は、オペアンプ３０と同様の構成を有する。すなわち、後段オペアンプ７０は、複数入力１出力のオペアンプであり、第３のトランジスタ群７１と、第４のトランジスタ７２とが互いに差動構成を有する。
【００６３】
第３のトランジスタ群７１は、複数のオペアンプ３０と同じ数のＮ型トランジスタ７１−１〜７１−４が並列接続されて構成される。Ｎ型トランジスタ７１−１〜７１−４のドレインには、Ｐ型トランジスタ７３を介して電源電圧Ｖｃｃが供給される。また、Ｎ型トランジスタ７１−１〜７１−４のソースは、定電流源７５を介して接地される。
【００６４】
第４のトランジスタ７２は、Ｎ型トランジスタで構成される。第４のトランジスタ７２のドレインには、Ｐ型トランジスタ７４を介して電源電圧Ｖｃｃが供給される。また、第４のトランジスタ７２のソースは、定電流源７５を介して接地され、第４のトランジスタ７２のゲートは、Ｐ型トランジスタ７４のドレインと第４のトランジスタ７２のドレインとの間にあるノード７６に接続される。
【００６５】
また、Ｐ型トランジスタ７３のゲートおよびＰ型トランジスタ７４のゲートは、Ｐ型トランジスタ７３のドレインとＮ型トランジスタ７１−１〜７１−４のドレインとの間に共通に接続される。なお、Ｐ型トランジスタ７３とＰ型トランジスタ７４とは同じサイズである。
【００６６】
ここまで説明したように、変形例１の後段オペアンプ７０は、非反転入力端子であるＮ型トランジスタ７１−１〜７１−４（第３のトランジスタ群７１）のゲートにオペアンプ３０から出力される出力電圧Ｖｏ１〜Ｖｏ４がそれぞれ入力される。そして、後段オペアンプ７０は、反転入力端子である第４のトランジスタ７２のゲートに、出力端子であるノード７６から負帰還されている。
【００６７】
これにより、後段オペアンプ７０は、３２個の発光素子５のうち、動作する発光素子５の動作電圧がすべて均等である場合には、動作する発光素子５の動作電圧の平均値を出力電圧Ｖｏとして出力する。
【００６８】
一方で、後段オペアンプ７０は、異常などによって特定の発光素子５の動作電圧が他の発光素子５の動作電圧より大きい場合には、かかる特定の発光素子５の動作電圧を出力電圧Ｖｏとして出力する。
【００６９】
たとえば、駆動部１０−１で駆動する複数の発光素子５のうち、特定の発光素子５の動作電圧が他の発光素子５の動作電圧より高い場合には、かかる特定の発光素子５の動作電圧が出力電圧Ｖｏ１としてオペアンプ３０−１から出力される。
【００７０】
そして、出力電圧Ｖｏ１は他のオペアンプ３０−２〜３０−４の出力電圧Ｖｏ２〜Ｖｏ４より高い値であることから、後段オペアンプ７０からは、他より高い値である出力電圧Ｖｏ１が出力電圧Ｖｏとして出力される。
【００７１】
すなわち、変形例１では、多数の発光素子５のうち１つにでも異常が発生している場合、後段オペアンプ７０からの出力電圧Ｖｏが増加する。したがって、変形例１によれば、かかる後段オペアンプ７０からの出力電圧Ｖｏをモニタすることによって、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を検出することができる。
【００７２】
また、変形例１では、実施形態と同様に、後段オペアンプ７０からの出力をコンパレータ４０で判定することにより、多数の発光素子５のうち１つにでも異常が発生している場合に、かかる異常を簡便に検出することができる。
【００７３】
さらに、変形例１では、実施形態と同様に、後段オペアンプ７０から出力される出力電圧Ｖｏをコンパレータ５０を介してレベルシフト回路６０に入力する。これにより、レベルシフト回路６０からは、電源電圧Ｖｃｃに対する出力電圧Ｖｏの差分電圧Ｖｃｃ−Ｖｏが出力される。
【００７４】
したがって、変形例１では、かかる差分電圧Ｖｃｃ−Ｖｏに基づいて、駆動回路３の制御部が電源電圧Ｖｃｃを適宜制御することにより、駆動回路３の消費電力を低減することができる。
【００７５】
なお、変形例１の後段オペアンプ７０には、すべてのオペアンプ３０−１〜３０−４から出力電圧Ｖｏ１〜Ｖｏ４が入力される場合が多い。したがって、変形例１では、実施形態のオペアンプ３０のように第４のトランジスタ７２を複数のトランジスタと複数のスイッチとで構成する必要は無く、Ｎ型トランジスタ７１−１〜７１−４の合計サイズと同じサイズに第４のトランジスタ７２を構成すればよい。
【００７６】
これにより、後段オペアンプ７０の構成を簡便にすることができることから、駆動回路３の製造コストを低減することができる。
【００７７】
一方で、後段オペアンプ７０の第４のトランジスタ７２を、図３などに示した実施形態のオペアンプ３０のように、複数のトランジスタおよび複数のスイッチで構成してもよい。これにより、動作しているすべての発光素子５の動作電圧の平均値をより正確に後段オペアンプ７０から出力することができる。
【００７８】
図７は、本開示の実施形態の変形例２に係る駆動回路３の構成例を示す回路図である。かかる変形例２は、後段オペアンプ７０からの出力電圧Ｖｏをコンパレータ５０およびレベルシフト回路６０を介して差分電圧Ｖｃｃ−Ｖｏとして出力する点については、変形例１と同様である。なお、図７では、コンパレータ５０およびレベルシフト回路６０の構成が図６の例と同様であることから、詳細な構成の図示は省略する。
【００７９】
一方で、変形例２は、発光素子５の異常を検出するコンパレータ４０の構成が変形例１と異なる。かかる変形例２の駆動回路３には、複数のオペアンプ３０−１〜３０−４と同じ数のコンパレータ４０−１〜４０−４と、論理和回路８０と、論理積回路９０とが別途設けられる。
【００８０】
オペアンプ３０−１から出力される出力電圧Ｖｏ１は、コンパレータ４０−１の非反転入力端子に入力される。また、コンパレータ４０−１の反転入力端子には、電圧源４１−１から所定の値（たとえば、２．７Ｖ）のしきい電圧Ｖｔｈが入力される。
【００８１】
そして、コンパレータ４０−１は、非反転入力端子に入力される出力電圧Ｖｏ１と、反転入力端子に入力されるしきい電圧Ｖｔｈとを比較することによって、検出信号Ｅ１−１を生成する。
【００８２】
これにより、駆動部１０−１で駆動される複数の発光素子５がすべて正常であり、オペアンプ３０−１からしきい電圧Ｖｔｈより小さい値の出力電圧Ｖｏ１が出力された場合、コンパレータ４０−１は、ローレベルの検出信号Ｅ１−１を出力する。
【００８３】
一方で、駆動部１０−１で駆動される複数の発光素子５のいずれかに異常が発生して、オペアンプ３０−１からしきい電圧Ｖｔｈ以上の値の出力電圧Ｖｏ１が出力された場合、コンパレータ４０−１は、ハイレベルの検出信号Ｅ１−１を出力する。
【００８４】
同様に、コンパレータ４０−２〜４０−４は、非反転入力端子にそれぞれ入力される出力電圧Ｖｏ２〜Ｖｏ４と、電圧源４１−２〜４１−４から反転入力端子に入力されるしきい電圧Ｖｔｈとを比較することによって、検出信号Ｅ１−２〜Ｅ１−４を生成する。
【００８５】
これにより、駆動部１０−２〜１０−４で駆動される複数の発光素子５がすべて正常である場合、オペアンプ３０−２〜３０−４からは、しきい電圧Ｖｔｈより小さい値の出力電圧Ｖｏ２〜Ｖｏ４が出力される。この場合、コンパレータ４０−２〜４０−４は、ローレベルの検出信号Ｅ１−２〜Ｅ１−４を出力する。
【００８６】
一方で、駆動部１０−２〜１０−４で駆動される複数の発光素子５のいずれかに異常が発生している場合、オペアンプ３０−２〜３０−４の少なくとも一つからは、しきい電圧Ｖｔｈ以上の値の出力電圧Ｖｏ２〜Ｖｏ４が出力される。この場合、コンパレータ４０−２〜４０−４の少なくとも１つは、ハイレベルの検出信号Ｅ１−２〜Ｅ１−４を出力する。
【００８７】
そして、コンパレータ４０−１〜４０−４から出力される検出信号Ｅ１−１〜Ｅ１−４は、論理和回路８０に入力される。これにより、駆動部１０−１〜１０−４で駆動される複数の発光素子５がすべて正常である場合、論理和回路８０は、ローレベルの検出信号Ｅ２を出力する。
【００８８】
一方で、駆動部１０−１〜１０−４で駆動される複数の発光素子５のいずれかに異常が発生している場合、論理和回路８０は、ハイレベルの検出信号Ｅ２を出力する。
【００８９】
そして、論理和回路８０から出力される検出信号Ｅ２は、論理積回路９０に入力される。また、論理積回路９０には、発光素子５の異常検出モードを有効にした場合にはハイレベルとなり、発光素子５の異常検出モードを無効にした場合にはローレベルとなる信号Ｓ１が入力される。
【００９０】
これにより、複数の発光素子５の異常検出モードを有効にし、かつハイレベルの検出信号Ｅ２が入力された場合、論理積回路９０は、ハイレベルとなる検出信号Ｅ３を出力する。
【００９１】
ここまで説明したように、変形例２では、後段オペアンプ７０からの出力電圧Ｖｏに基づいてではなく、前段のオペアンプ３０−１〜３０−４からの出力電圧Ｖｏ１〜Ｖｏ４に基づいて発光素子５の異常検出を実施する。これにより、複数の発光素子５により近い箇所から出力される出力電圧Ｖｏ１〜Ｖｏ４に基づいて異常を検出することができることから、精度の高い異常検出を実現することができる。
【００９２】
また、変形例２では、論理積回路９０を追加して、発光素子５の異常検出モードを有効にした場合にのみ異常検出を実施する。これにより、駆動回路３を動作開始する際などの過渡状態において、複数の発光素子５の動作電圧が安定していない場合などに、誤って発光素子５に異常があると検出されることを抑制することができる。なお、かかる論理積回路９０は、実施形態または変形例１におけるコンパレータ４０の後段に設けてもよい。
【００９３】
なお、上述の変形例１、２では、駆動回路３で３２個の発光素子５を動作させる場合、４個の駆動部１０およびオペアンプ３０を設けた例について示した。一方で、本開示において、発光素子５、駆動部１０およびオペアンプ３０の数はかかる例に限られない。
【００９４】
たとえば、発光素子アレイ２に８００個の発光素子５が設けられる場合、駆動回路３に１６個の駆動部１０およびオペアンプ３０を設け、５０個の発光素子５ごとに１個の駆動部１０およびオペアンプ３０を接続してもよい。
【００９５】
また、上述の実施形態では、駆動部１０がＰ型トランジスタで構成され、カソードが共通に接続される複数の発光素子５を駆動し、第１のトランジスタ群３１および第２のトランジスタ３２がすべてＮ型トランジスタで構成される例について示した。
【００９６】
一方で、本開示は、駆動部１０がＮ型トランジスタで構成され、アノードが共通に接続される複数の発光素子５を駆動し、第１のトランジスタ群３１および第２のトランジスタ３２がすべてＰ型トランジスタで構成されてもよい。
【００９７】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【００９８】
なお、本技術は以下のような構成も取ることができる。
（１）
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、
前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、
を有する複数入力１出力のオペアンプ
を備える検出回路。
（２）
前記第２のトランジスタは、複数のトランジスタが並列接続されて構成され、
前記第１のトランジスタ群のサイズと前記第２のトランジスタのサイズとが一致するように、前記第２のトランジスタの複数のトランジスタの接続状態を制御する制御部を備える
前記（１）に記載の検出回路。
（３）
前記オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
前記（１）または（２）に記載の検出回路。
（４）
複数の前記オペアンプと、
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数のオペアンプの出力がそれぞれ入力される第３のトランジスタ群と、前記第３のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第４のトランジスタと、を有する複数入力１出力の後段オペアンプと、
を備える前記（１）〜（３）のいずれか一つに記載の検出回路。
（５）
前記後段オペアンプから出力される出力電圧と所定のしきい電圧とを比較するコンパレータを備える
前記（４）に記載の検出回路。
（６）
前記複数のオペアンプから出力される出力電圧と所定のしきい電圧とをそれぞれ比較する複数のコンパレータを備える
前記（４）に記載の検出回路。
（７）
複数の発光素子を駆動する駆動部と、
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
を備える駆動回路。
（８）
前記駆動部は、Ｐ型トランジスタで構成され、カソードが共通に接続される前記複数の発光素子を駆動し、
前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＮ型トランジスタで構成される
前記（７）に記載の駆動回路。
（９）
前記駆動部は、Ｎ型トランジスタで構成され、アノードが共通に接続される前記複数の発光素子を駆動し、
前記第１のトランジスタ群の複数のトランジスタおよび前記第２のトランジスタは、すべてＰ型トランジスタで構成される
前記（７）に記載の駆動回路。
（１０）
複数の発光素子が設けられる発光素子アレイと、
前記発光素子アレイの複数の発光素子を駆動する駆動部と、
複数のトランジスタが並列接続されて構成され、非反転入力端子である前記複数のトランジスタのゲートに前記複数の発光素子の動作電圧がそれぞれ入力される第１のトランジスタ群と、前記第１のトランジスタ群と差動構成を有し、反転入力端子であるゲートに出力端子から負帰還されている第２のトランジスタと、を有する複数入力１出力のオペアンプと、
を備える発光装置。
【符号の説明】
【００９９】
１    発光装置
２    発光素子アレイ
３    駆動回路
５、５−１〜５−８  発光素子
１０  駆動部
２０  検出回路
３０  オペアンプ
３１  第１のトランジスタ群
３２  第２のトランジスタ
４０、４０−１〜４０−４  コンパレータ
７０  後段オペアンプ
７１  第３のトランジスタ群
７２  第４のトランジスタ
Ｖ１〜Ｖ３２  動作電圧
Ｖｏ  出力電圧
【図１】
2020088020.tif 000003
【図２】
2020088020.tif 000004
【図３】
2020088020.tif 000005
【図４】
2020088020.tif 000006
【図５】
2020088020.tif 000007
【図６】
2020088020.tif 000008
【図７】
2020088020.tif 000009