(57)【要約】【課題】負荷給電の初期状態からフライングキャパシタ電圧を確保して負荷運転の精度の向上を図る。【解決手段】コンデンサＭＣの正極Ｐと負極Ｎとの間にて半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が正極Ｐ側から順次直列に接続される。そして、半導体スイッチング素子ＳＷ１と半導体スイッチング素子ＳＷ４との間にて半導体スイッチング素子ＳＷ２及び半導体スイッチング素子ＳＷ３と並列にフライングキャパシタＦＣ１ａ，ＦＣ２ａ，…，ＦＣＮａが接続される。スイッチＳＷは、フライングキャパシタＦＣ１ａ，ＦＣ２ａ，…，ＦＣＮａのフライングキャパシタ電圧が所定範囲内に達すると、負荷２とリアクトルＲ１，Ｒ２，…ＲＮとを導通させる。【選択図】図６
2020141472.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、
このＮ個のユニットの出力側に各々接続されるリアクトルと、
前記直流電圧源の負極側に接続される負荷と、
この負荷と前記リアクトル若しくは前記負極とを導通させるスイッチと、
前記ユニットに流れる電流を制御する横流制御部と
を有し、
前記ユニットは、
前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、
前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタと
を備え、
前記リアクトルは、前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、
前記横流制御部は、以下の式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、
前記スイッチは、前記フライングキャパシタ電圧が所定範囲内に達すると前記導通を行うことを特徴とする電力変換装置。
｜Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉｄ２｜＞Ｉｍｉｎ、…、｜ＩｄＮ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（４）
Ｉｄ１、Ｉｄ２、…、ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：前記フライングキャパシタに流れる電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【請求項２】
前記横流制御部は、
式（３）及び式（４）を満たす前記横流指令値を算出する横流指令演算器と、
前記横流指令値から前記ユニットの電流の検出値を減算した値に基づく比例制御若しくは比例積分制御により前記ユニットの電圧操作量を算出する横流制御器と、
前記ユニットの電圧操作量が当該ユニットの第一搬送波の値以上である場合に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオンにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記電圧操作量が前記第一搬送波とオフセット値の異なる当該ユニットの第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記電圧操作量が前記第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０以下である場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、
前記電圧操作量が前記第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０以下である場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記電圧操作量が前記第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記電圧操作量が前記第二搬送波の値未満である場合に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオフにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにするゲート信号を生成する
搬送波比較器と
を有し、
前記スイッチは、前記ゲート信号に基づいて制御された前記フライングキャパシタ電圧が所定範囲内に達すると前記導通を行うこと
を備えたことを特徴とする請求項１に記載の電力変換装置。
【請求項３】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、
一方のグループにおける各ユニットの出力側に接続される第一リアクトルと、
他方のグループにおける各ユニットの出力側に接続される第二リアクトルと、
この第二リアクトルに接続される負荷と、
この負荷と前記第一リアクトル若しくは前記第二リアクトルとを導通させるスイッチと、
前記ユニットに流れる電流を制御する横流制御部と
を有し、
前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、
前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、
前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、
前記横流制御部は、以下の式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、
前記スイッチは、前記フライングキャパシタ電圧が所定範囲内に達すると前記導通を行うことを特徴とする電力変換装置。
｜Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉｄ２｜＞Ｉｍｉｎ、…、｜ＩｄＮ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（４）
Ｉｄ１、Ｉｄ２、…、ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：前記フライングキャパシタに流れる電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【請求項４】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、このＮ個のユニットの出力側に各々接続されるリアクトルと、前記直流電圧源の負極側に接続される負荷と、この負荷と前記リアクトル若しくは前記負極とを導通させるスイッチとを有し、
前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、
前記リアクトルは、前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続された
電力変換装置のフライングキャパシタ電圧制御方法であって、
以下の式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、当該フライングキャパシタ電圧が所定範囲内に達すると、前記スイッチにより前記負荷と前記リアクトル若しくは前記負極とを導通させることを特徴とするフライングキャパシタ電圧制御方法。
｜Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉｄ２｜＞Ｉｍｉｎ、…、｜ＩｄＮ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（４）
Ｉｄ１、Ｉｄ２、…、ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：前記フライングキャパシタに流れる電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【請求項５】
直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、一方のグループにおける各ユニットの出力側に接続される第一リアクトルと、他方のグループにおける各ユニットの出力側に接続される第二リアクトルと、この第二リアクトルに接続される負荷と、この負荷と前記第一リアクトル若しくは前記第二リアクトルとを導通させるスイッチとを有し、
前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、
前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、
前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続された
電力変換装置のフライングキャパシタ電圧制御方法であって、
以下の式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、当該フライングキャパシタ電圧が所定範囲内に達すると、前記スイッチにより前記負荷と前記第一リアクトル若しくは前記第二リアクトルとを導通させることを特徴とするフライングキャパシタ電圧制御方法。
｜Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉｄ２｜＞Ｉｍｉｎ、…、｜ＩｄＮ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（４）
Ｉｄ１、Ｉｄ２、…、ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：前記フライングキャパシタに流れる電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フライングキャパシタ型の電力変換装置を制御する技術に関する。
【背景技術】
【０００２】
フライングキャパシタ型（以下、ＦＣ型）のマルチレベル電力変換装置として、例えば、３レベルの電力変換器が知られている（特許文献１）。
【０００３】
３レベルの電力変換器は、図１２に示したように、コンデンサＭＣの正極Ｐ，負極Ｎ間に半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が順次直列に接続されている。半導体スイッチング素子ＳＷ１，ＳＷ４の間には、半導体スイッチング素子ＳＷ２，ＳＷ３と並列にフライングキャパシタＦＣが接続されている。そして、半導体スイッチング素子ＳＷ１〜ＳＷ４のオンオフ動作によりフライングキャパシタＦＣ１ａ，ＦＣ２ａのフライングキャパシタ電圧を正極Ｐ，負極Ｎ間の直流電圧Ｅの半分（Ｅ／２）に制御しつつ、３レベル（Ｅ，Ｅ／２，０）の電圧を半導体スイッチング素子ＳＷ２，ＳＷ３の共通接続点からリアクトルＲ１若しくはリアクトルＲ２を介して負荷２に印加する（電圧基準点：Ｎ）。尚、図示の態様においては、ユニットＵ１，Ｕ２のように半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を備えたユニットが２台並列に接続されているが、ユニットの数は一つであってもよい。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−１６３６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
従来のＦＣ型電力変換器は、初期状態においては、フライングキャパシタの電荷は蓄積されない。そして、負荷に電流を流して、半導体スイッチング素子をオンオフさせることにより、フライングキャパシタの電圧が０からＥ／２に充電される。換言すると、最初の負荷給電時には、フライングキャパシタ電圧はまだＥ／２に制御されていないので、３レベルの負荷電圧を確立できない。この負荷電圧を確立するためには、フライングキャパシタがＥ／２に充電された後となる。このような初期状態では所望の電圧を負荷へ印加できないので、精度の良い負荷運転ができないことがある。
【０００６】
本発明は、上記の事情を鑑み、負荷給電の初期状態からフライングキャパシタ電圧を確保して負荷運転の精度の向上を図ることを課題とする。
【課題を解決するための手段】
【０００７】
そこで、本発明の一態様は、電力変換装置であって、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、このＮ個のユニットの出力側に各々接続されるリアクトルと、前記直流電圧源の負極側に接続される負荷と、この負荷と前記リアクトル若しくは前記負極とを導通させるスイッチと、前記ユニットに流れる電流を制御する横流制御部とを有し、前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、前記リアクトルは、前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、前記横流制御部は、以下の式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、前記スイッチは、前記フライングキャパシタ電圧が所定範囲内に達すると前記導通を行う。
｜Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉｄ２｜＞Ｉｍｉｎ、…、｜ＩｄＮ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（４）
Ｉｄ１、Ｉｄ２、…、ＩｄＮ：前記ユニットの横流指令値
Ｉｍｉｎ：前記フライングキャパシタに流れる電流の下限値
Ｎ：前記ユニットの数（Ｎ≧２）
本発明の一態様は、前記電力変換装置において、前記横流制御部は、式（３）及び式（４）を満たす前記横流指令値を算出する横流指令演算器と、前記横流指令値から前記ユニットの電流の検出値を減算した値に基づく比例制御若しくは比例積分制御により前記ユニットの電圧操作量を算出する横流制御器と、前記ユニットの電圧操作量が当該ユニットの第一搬送波の値以上である場合に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオンにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記電圧操作量が前記第一搬送波とオフセット値の異なる当該ユニットの第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記電圧操作量が前記第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０以下である場合に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオンにすると共に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオフにするゲート信号を生成し、前記電圧操作量が前記第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル未満であり且つ前記ユニットに流れる電流が０以下である場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、前記電圧操作量が前記第二搬送波の値以上であり且つ前記第一搬送波の値未満であると共に前記フライングキャパシタ電圧が基準レベル以上であり且つ前記ユニットに流れる電流が０よりも高い場合に前記第二半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにすると共に前記第一半導体スイッチング素子及び前記第三半導体スイッチング素子をオフにするゲート信号を生成し、
前記電圧操作量が前記第二搬送波の値未満である場合に前記第一半導体スイッチング素子及び前記第二半導体スイッチング素子をオフにすると共に前記第三半導体スイッチング素子及び前記第四半導体スイッチング素子をオンにするゲート信号を生成する搬送波比較器とを有し、前記スイッチは、前記ゲート信号に基づいて制御された前記フライングキャパシタ電圧が所定範囲内に達すると前記導通を行う。
【０００８】
本発明の一態様は、電力変換装置であって、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、一方のグループにおける各ユニットの出力側に接続される第一リアクトルと、他方のグループにおける各ユニットの出力側に接続される第二リアクトルと、この第二リアクトルに接続される負荷と、この負荷と前記第一リアクトル若しくは前記第二リアクトルとを導通させるスイッチと、前記ユニットに流れる電流を制御する横流制御部とを有し、前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、前記横流制御部は、式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、前記スイッチは、前記フライングキャパシタ電圧が所定範囲内に達すると前記導通を行う。
【０００９】
本発明の一態様は、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットと、このＮ個のユニットの出力側に各々接続されるリアクトルと、前記直流電圧源の負極側に接続される負荷と、この負荷と前記リアクトル若しくは前記負極とを導通させるスイッチとを有し、前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、前記リアクトルは、前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続された電力変換装置のフライングキャパシタ電圧制御方法であって、式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、当該フライングキャパシタ電圧が所定範囲内に達すると、前記スイッチにより前記負荷と前記リアクトル若しくは前記負極とを導通させる。
【００１０】
本発明の一態様は、直流電圧源の正極と負極との間に複数の半導体スイッチング素子が直列に接続されるＮ個のユニットを備えて並列に接続される二つのグループと、一方のグループにおける各ユニットの出力側に接続される第一リアクトルと、他方のグループにおける各ユニットの出力側に接続される第二リアクトルと、この第二リアクトルに接続される負荷と、この負荷と前記第一リアクトル若しくは前記第二リアクトルとを導通させるスイッチとを有し、前記ユニットは、前記正極と前記負極との間に当該正極側から順次直列に接続される第一半導体スイッチング素子、第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子と、前記第一半導体スイッチング素子と前記第四半導体スイッチング素子との間にて前記第二半導体スイッチング素子及び前記第三半導体スイッチング素子と並列に接続されるフライングキャパシタとを備え、前記第一リアクトルは、前記一方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続され、前記第二リアクトルは、前記他方のグループにおける各ユニットの前記第二半導体スイッチング素子と前記第三半導体スイッチング素子との共通接続点に接続された電力変換装置のフライングキャパシタ電圧制御方法であって、式（３）及び式（４）を満たす横流指令値に基づいてフライングキャパシタ電圧を制御し、当該フライングキャパシタ電圧が所定範囲内に達すると、前記スイッチにより前記負荷と前記第一リアクトル若しくは前記第二リアクトルとを導通させる。
【発明の効果】
【００１１】
以上の本発明によれば、負荷給電の初期状態からフライングキャパシタ電圧が確保され、負荷運転の精度の向上が図られる。
【図面の簡単な説明】
【００１２】
【図１】本発明の一態様である実施形態１の電力変換装置の回路図。
【図２】モード１でのスイッチング動作の説明図。
【図３】モード２でのスイッチング動作の説明図。
【図４】モード３でのスイッチング動作の説明図。
【図５】モード４でのスイッチング動作の説明図。
【図６】本発明の一態様である実施形態２の電力変換装置の回路図。
【図７】本発明の一態様である実施形態３の電力変換装置の回路図。
【図８】実施形態１における負荷電流制御部のブロック図。
【図９】実施形態２における負荷電流制御部のブロック図。
【図１０】実施形態３における負荷電流制御部のブロック図。
【図１１】実施形態１〜３における搬送波を例示した説明図。
【図１２】従来の電力変換装置の回路図。
【発明を実施するための形態】
【００１３】
以下に図面を参照しながら本発明の実施形態について説明する。
【００１４】
（実施形態１）
図１に示された本発明の一態様である実施形態１の電力変換装置１は、ユニットＵ１，Ｕ２、リアクトルＲ１，Ｒ２、負荷２、スイッチＳＷ及び横流制御部３を実装する。
【００１５】
本態様は、待機中（負荷運転を開始するまでの期間）に電力変換装置１の回路を循環する所定の電流（横流）を流すことにより、ユニットＵ１，Ｕ２のフライングキャパシタＦＣのフライングキャパシタ電圧ＶＦＣを制御する。
【００１６】
ユニットＵ１，Ｕ２においては、コンデンサＭＣの正極Ｐ，負極Ｎ間に複数の半導体スイッチング素子として半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４が正極Ｐ側から順次直列に接続されている。
【００１７】
コンデンサＭＣは、本発明の直流電圧源に相当するもので、直流電圧Ｅが印加される（以下、実施形態２，３も同様）。コンデンサＭＣとしては直流電圧平滑用のコンデンサが例示されるが、蓄電池などの直流電源に置き換えてもよい。
【００１８】
半導体スイッチング素子ＳＷ１，ＳＷ２，ＳＷ３及びＳＷ４は、本発明の第一半導体スイッチング素子，第二半導体スイッチング素子、第三半導体スイッチング素子及び第四半導体スイッチング素子に各々相当するものである。半導体スイッチング素子ＳＷ１は、コンデンサＣの正極Ｐ側に接続される。半導体スイッチング素子ＳＷ４は、コンデンサＣの負極Ｎ側に接続される。半導体スイッチング素子ＳＷ２，ＳＷ３は、半導体スイッチング素子ＳＷ１，ＳＷ４の間で直列に接続される。
【００１９】
ユニットＵ１，Ｕ２は、フライングキャパシタＦＣ１ａ，ＦＣ２ａを各々備える。フライングキャパシタＦＣ１ａ，ＦＣ２ａは、半導体スイッチング素子ＳＷ１と半導体スイッチング素子ＳＷ４との間にて、半導体スイッチング素子ＳＷ２及び半導体スイッチング素子ＳＷ３と並列に接続される。
【００２０】
フライングキャパシタＦＣ１ａ，ＦＣ２ａは、半導体スイッチング素子ＳＷ２と半導体スイッチング素子ＳＷ３の共通接続点からマルチレベルのフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２を出力する（特許文献１）。例えば、図２〜５に示したように、半導体スイッチング素子ＳＷ１〜ＳＷ４のオンオフ動作により、フライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２をＥ／２に制御しつつ、３レベルの電圧（Ｅ，Ｅ／２，０）を半導体スイッチング素子ＳＷ２，ＳＷ３の共通接続点より出力する。
【００２１】
フライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２の制御は、例えば、図２，３に示すモード（Ｅ／２を出力するときのモード）を組み合わせることで可能となる。尚、図示の矢印は電流方向を表し、矢印方向を正とすると、図２のモード１でフライングキャパシタＦＣの充電を表し、図３のモード２で放電を表す。また、破線で示した電流は負荷２に流れる電流となる。
【００２２】
電流方向が正の場合、フライングキャパシタＦＣの電圧検出値＜Ｅ／２であるとき、モード１が選択され、フライングキャパシタＦＣを充電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。フライングキャパシタＦＣの電圧検出値＞Ｅ／２であるとき、モード２が選択され、フライングキャパシタＦＣを放電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。
【００２３】
一方、電流方向が負の場合、モード１でフライングキャパシタＦＣの放電、モード２でフライングキャパシタＦＣの充電となる。この場合、フライングキャパシタＦＣの電圧検出値＜Ｅ／２であるとき、モード２が選択され、フライングキャパシタＦＣを充電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。フライングキャパシタＦＣの電圧検出値＞Ｅ／２であるとき、モード１が選択され、フライングキャパシタＦＣを放電してフライングキャパシタ電圧ＶＦＣをＥ／２に近づける。
【００２４】
図４のモード３は、Ｅを出力するときのモードである。図５のモード４は０を出力するときのモードである。これらのモードは、フライングキャパシタＦＣの制御に影響しない。
【００２５】
リアクトルＲ１，Ｒ２は、ユニットＵ１，Ｕ２の半導体スイッチング素子ＳＷ２と半導体スイッチング素子ＳＷ３との共通接続点に接続され、この共通接続点から負荷２に出力される電流Ｉ１，Ｉ２の平滑化を図る。
【００２６】
負荷２は、リアクトルＲ１，Ｒ２とコンデンサＭＣの負極Ｎ側との間に接続される。
【００２７】
スイッチＳＷは、フライングキャパシタＦＣ１ａ，ＦＣ２ａにより生成される以下の式（１）及び式（２）を満たす横流指令値に基づくフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２が所定範囲内（例えば、Ｅ／２±α、α：許容誤差）に達すると、リアクトルＲ１，Ｒ２と負荷２とを導通する。図１の態様では、リアクトルＲ１，Ｒ２と負荷２との間にスイッチＳＷが配置されている。尚、スイッチＳＷは、負荷２と負極Ｎとの間に配置し、負荷２と負極Ｎとを導通させる態様を採ってもよい。
【００２８】
横流制御部３は、ユニットＵ１，Ｕ２に流れる電流（横流）を制御する。横流制御部３は、図８に示したように、横流指令演算器３０、横流制御器３１Ｕ１，３１Ｕ２及び搬送波比較器３２Ｕ１，３２Ｕ２を備える。
【００２９】
横流指令演算器３０は、式（１）及び式（２）を満たすユニットＵ１，Ｕ２の横流指令値Ｉｄ１，Ｉｄ２を算出する。
｜Ｉｄ１｜＞Ｉｍｉｎ、｜Ｉｄ２｜＞Ｉｍｉｎ  …（１）
Ｉｄ１＋Ｉｄ２＝０  …（２）
Ｉｄ１、Ｉｄ２：ユニットＵ１，Ｕ２の横流指令値
Ｉｍｉｎ：フライングキャパシタＦＣ１ａ，ＦＣ２ａに流れる電流（横流）の下限値
横流制御器３１Ｕ１は、ユニットＵ１の横流指令値Ｉｄ１からユニットＵ１の電流Ｉ１の検出値を減算した値に基づく比例制御若しくは比例積分制御によりユニットＵ１の電圧操作量Ｖ１＊を算出する。
【００３０】
横流制御器３１Ｕ２は、横流制御器３１Ｕ１と同様に、ユニットＵ２の横流指令値Ｉｄ２からユニットＵ２の電流Ｉ２の検出値を減算した値に基づく比例制御若しくは比例積分制御によりユニットＵ２の電圧操作量Ｖ２＊を算出する。
【００３１】
搬送波比較器３２Ｕ１は、例えば、以下の表１，２に示した条件（電圧操作量Ｖ１＊とユニットＵ１の第一搬送波ＴＲＩ１，第二搬送波ＴＲＩ２との大小関係）に基づきユニットＵ１の半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号Ｇ１を生成する。
【００３２】
表１において、ＴＲＩ１はユニットＵ１の第一搬送波を示す。ＴＲＩ２は、第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１の第二搬送波を示す。図１１に第一搬送波ＴＲＩ１と第二搬送波ＴＲＩ２の波形の態様例を示した。第一搬送波ＴＲＩ１及び第二搬送波ＴＲＩ２の波形は、三角波となっているが、鋸波などの波形に置き換えてもよい。
【００３３】
表２において、ＶＦＣ１は、フライングキャパシタＦＣ１ａのフライングキャパシタ電圧の検出値を示し、Ｅは、任意の電圧を示す。
【００３４】
【表１】
2020141472.tif 000003
【００３５】
【表２】
2020141472.tif 000004
【００３６】
また、搬送波比較器３２Ｕ２も、上記と同様の条件により、ユニットＵ２の半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号Ｇ２を生成する。
【００３７】
以上のように、ユニットＵ１，Ｕ２の電圧操作量Ｖ１＊，Ｖ２＊がユニットＵ１，Ｕ２の第一搬送波ＴＲＩ１の値以上である場合、ユニットＵ１，Ｕ２の半導体スイッチング素子ＳＷ１，ＳＷ２をオンにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオフにするゲート信号が生成される。
【００３８】
電圧操作量Ｖ１＊，Ｖ２＊が第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１，Ｕ２の第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２が基準レベル（Ｅ／２）未満であり且つユニットＵ１，Ｕ２に流れる電流Ｉ１，Ｉ２が０よりも高いモード１の場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ１，Ｇ２が生成される。
【００３９】
電圧操作量Ｖ１＊，Ｖ２＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２が基準レベル（Ｅ／２）以上であり且つユニットＵ１，Ｕ２に流れる電流が０以下であるモード１の場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ１，Ｇ２が生成される。
【００４０】
電圧操作量Ｖ１＊，Ｖ２＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２が基準レベル（Ｅ／２）未満であり且つユニットＵ１，Ｕ２に流れる電流が０以下であるモード２の場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ１，Ｇ２が生成される。
【００４１】
電圧操作量Ｖ１＊，Ｖ２＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２が基準レベル（Ｅ／２）以上であり且つユニットＵ１，Ｕ２に流れる電流が０よりも高いモード２の場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ１，Ｇ２が生成される。
【００４２】
電圧操作量Ｖ１＊，Ｖ２＊が第二搬送波ＴＲＩ２の値未満である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオフにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオンにするゲート信号Ｇ１，Ｇ２が生成される。
【００４３】
以上のゲート信号に基づきユニットＵ１，Ｕ２のフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２が所定範囲（例えば、Ｅ／２±α、α：許容誤差）に達すると、ユニットＵ１，Ｕ２の半導体スイッチング素子ＳＷ１〜ＳＷ４を全てオフするゲート信号Ｇ１，Ｇ２が生成される。これにより、横流によるユニットＵ１，Ｕ２のフライングキャパシタＦＣ１ａ，ＦＣ２ａの初期充電が終了する。
【００４４】
その後、スイッチＳＷを閉じることでリアクトルＲ１，Ｒ２と負荷２とを導通させる。そして、従来と同様の負荷運転制御モードによる負荷給電が行われる。このとき、ユニットＵ１，Ｕ２のフライングキャパシタＦＣ１ａ，ＦＣ２ａのフライングキャパシタ電圧は既にＥ／２に充電されているので、負荷給電の初期状態から（Ｅ，Ｅ／２，０）の負荷電圧が確立する。
【００４５】
尚、ユニットＵ１の第一搬送波ＴＲＩ１，第二搬送波ＴＲＩ２の位相は、ユニットＵ２の第一搬送波ＴＲＩ１，第二搬送波ＴＲＩ２の位相と異なっていてもよい（実施形態２，３も同様）。例えば、本態様のように二つのユニットが実装され、ユニットＵ１とユニットＵ２の搬送波の位相差が１８０°である場合、負荷運転時の出力電流Ｉｏｕｔのリプル成分を低減できる効果が生じる。
【００４６】
したがって、本実施形態の電力変換装置１とそのフライングキャパシタ電圧制御方法によれば、ユニットＵ１，Ｕ２のフライングキャパシタＦＣ１ａ，ＦＣ２ａのフライングキャパシタ電圧ＶＦ１，ＶＦ２を基準レベルに確立してから負荷給電できる。よって、負荷給電の初期状態から高精度な運転が行える。
【００４７】
（実施形態２）
図６に示された実施形態２の電力変換装置１は、実施形態１のユニットの並列数をＮ個に拡張し、Ｎ（Ｎ≧２）個のユニット（以下、ユニットＵ１，Ｕ２，…，ＵＮ）に対応してリアクトルＲ１，…，ＲＮが各々接続されたこと以外は、実施形態１と同じ態様である。
【００４８】
図９に示された本実施形態の横流制御部３は、各ユニットの横流指令値を出力する横流指令演算器３０と、各ユニットに対応した横流制御器３１及び搬送比較器３２とを備える。
【００４９】
横流指令演算器３０は、以下の式（３）及び式（４）を満たすユニットＵ１，Ｕ２，…，ＵＮの横流指令値Ｉｄ１，Ｉｄ２，…，ＩｄＮを出力する。
｜Ｉｄ１｜＞Ｉｍｉｎ，｜Ｉｄ２｜＞Ｉｍｉｎ，…，|ＩｄＮ｜＞Ｉｍｉｎ  …（３）
Ｉｄ１＋Ｉｄ２＋…＋ＩｄＮ＝０  …（４）
Ｉｍｉｎ：フライングキャパシタＦＣ１ａ，ＦＣ２ａ，…，ＦＣＮａに流れる電流（横流）の下限値
横流制御器３１Ｕ１，３１Ｕ２，…，３１ＵＮは、横流指令値Ｉｄ１，Ｉｄ２，…，ＩｄＮからユニットＵ１，Ｕ２，…，ＵＮの電流Ｉ１，Ｉ２，…，ＩＮの検出値を減算した値に基づく比例制御若しくは比例積分制御によりユニットＵ１，Ｕ２，…，ＵＮの電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊を算出する。
【００５０】
搬送比較器４３Ｕ１，４３Ｕ２，…，４３ＵＮは、実施形態１の表１，２と同様の条件により、以下のようにユニットＵ１，Ｕ２，…，ＵＮの半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号Ｇ１，Ｇ２，…，ＧＮを生成する。
【００５１】
すなわち、ユニットＵ１，Ｕ２，…，ＵＮの電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊がユニットＵ１，Ｕ２，…，ＵＮの第一搬送波ＴＲＩ１の値以上である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオンにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオフにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００５２】
電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊が第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１，…，ＵＮの第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦ２，…，ＶＦＣＮが基準レベル未満であり且つユニットＵ１，Ｕ２，…，ＵＮに流れる電流Ｉ１，Ｉ２，…，ＩＮが０よりも高い場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００５３】
電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２，…，ＶＦＣＮが基準レベル（Ｅ／２）以上であり且つユニットＵ１，Ｕ２，…，ＵＮに流れる電流が０以下である場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００５４】
電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２，…，ＶＦＣＮが基準レベル（Ｅ／２）未満であり且つユニットＵ１，Ｕ２，…，ＵＮに流れる電流が０以下である場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００５５】
電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２＊，…，ＶＦＣＮが基準レベル（Ｅ／２）以上であり且つユニットＵ１，Ｕ２，…，ＵＮに流れる電流が０よりも高い場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００５６】
電圧操作量Ｖ１＊，Ｖ２＊，…，ＶＮ＊が第二搬送波ＴＲＩ２の値未満である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオフにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオンにするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。
【００５７】
以上のゲート信号に基づきユニットＵ１，Ｕ２，…，ＵＮのフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２，…，ＶＦＣＮが所定範囲（例えば、Ｅ／２±α、α：許容誤差）に達すると、半導体スイッチング素子ＳＷ１〜ＳＷ４を全てオフするゲート信号Ｇ１，Ｇ２，…，ＧＮが生成される。これにより、横流によるユニットＵ１，Ｕ２，…，ＵＮのフライングキャパシタＦＣ１ａ，ＦＣ２ａ，…，ＦＣ２Ｎの初期充電が終了する。
【００５８】
その後、スイッチＳＷはリアクトルＲ１，Ｒ２，…，ＲＮと負荷２とを導通させる。そして、従来と同様の負荷運転制御モードによる負荷給電が行われる。このとき、ユニットＵ１，Ｕ２，…，ＵＮのフライングキャパシタＦＣのフライングキャパシタ電圧は既にＥ／２に充電されているので、負荷給電の初期状態から（Ｅ，Ｅ／２，０）の負荷電圧が確立する。
【００５９】
したがって、本実施形態によれば実施形態１と同様にユニットＵ１，Ｕ２，…，ＵＮのフライングキャパシタＦＣ１ａ，ＦＣ２ａ，…，ＦＣＮａのフライングキャパシタ電圧ＶＦＣ１，ＶＦＣ２，…，ＶＦＣＮを基準レベル（例えば、Ｅ／２）に確立してから負荷給電できる。よって、負荷給電の初期状態から高精度な運転が行える。
【００６０】
（実施形態３）
図７に示された実施形態２の電力変換装置１は、実施形態２のＮ個のユニットを有する二つのグループ（以下、グループＧ１，Ｇ２）を並列に接続し、各ユニットに対応してリアクトルが各々接続されたこと以外は、実施形態２と同じ態様である。図示のスイッチＳＷは、グループＧ１側に配置され、負荷２と第一リアクトルＲ１１，１２，…，Ｒ１Ｎとを導通する。尚、スイッチＳＷは、グループＧ２側に配置され、負荷２と第二リアクトルＲ２１，２２，…，Ｒ２Ｎとを導通する態様を採ってもよい。
【００６１】
本態様の回路構成は、フルブリッジの構成を採り、負荷２に交流電圧（正方向と負方向の電圧）を印加できる。
【００６２】
グループＧ１は、本発明の一方のグループに相当するもので、実施形態２のユニットＵ１，Ｕ２，…，ＵＮと同構成のユニットＵ１１，Ｕ１２，…，Ｕ１Ｎを有する。そして、ユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの半導体スイッチング素子ＳＷ２と半導体スイッチング素子ＳＷ３との共通接続点には、第一リアクトルＲ１１，Ｒ１２，…，Ｒ１Ｎが各々接続されている。
【００６３】
グループＧ２は、本発明の他方のグループに相当するもので、実施形態２のユニットＵ１，Ｕ２，…，ＵＮと同構成のユニットＵ２１，Ｕ２２，…，Ｕ２Ｎを有する。そして、ユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの半導体スイッチング素子ＳＷ２と半導体スイッチング素子ＳＷ３との共通接続点には、第二リアクトルＲ２１，Ｒ２２，…，Ｒ２Ｎが各々接続されている。
【００６４】
本態様の電力変換装置１は、図１０に示されたように、グループＧ１の横流制御部３ａと、グループＧ２の横流制御部３ｂとを備える。
【００６５】
横流制御部３ａは、横流指令演算器３０Ｇ１、横流制御器３１Ｕ１１，３１Ｕ１２，…，３１Ｕ１Ｎ及び搬送波比較器３２Ｕ１１，３２Ｕ１２，…，３２Ｕ１Ｎを実装する。
【００６６】
横流制御部３ｂは、横流指令演算器３０Ｇ２、横流制御器３１Ｕ２１，３１Ｕ２２，…，３１Ｕ２Ｎ及び搬送波比較器３２Ｕ２１，４３Ｕ２２，…，３２Ｕ２Ｎを実装する。
【００６７】
横流指令演算器３０Ｇ１は、以下の式（５）及び式（６）を満たすグループＧ１のユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの横流指令値Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１Ｎを出力する。
｜Ｉｄ１１｜＞Ｉｍｉｎ，｜Ｉｄ１２｜＞Ｉｍｉｎ，…，|Ｉｄ１Ｎ｜＞Ｉｍｉｎ  …（５）
Ｉｄ１１＋Ｉｄ１２＋…＋Ｉｄ１Ｎ＝０  …（６）
Ｉｍｉｎ：フライングキャパシタＦＣ１ａ，ＦＣ２ａ，…，ＦＣＮａに流れる電流（横流）の下限値
横流指令演算器３０Ｇ２は、以下の式（７）及び式（８）を満たすグループＧ２のユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの横流指令値Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２Ｎを出力する。
｜Ｉｄ２１｜＞Ｉｍｉｎ，｜Ｉｄ２２｜＞Ｉｍｉｎ，…，|Ｉｄ２Ｎ｜＞Ｉｍｉｎ  …（７）
Ｉｄ２１＋Ｉｄ２２＋…＋Ｉｄ２Ｎ＝０  …（８）
Ｉｍｉｎ：フライングキャパシタＦＣ１ｂ，ＦＣ１ｂ，…，ＦＣＮｂに流れる電流（横流）の下限値
横流制御器３１Ｕ１１，３１Ｕ１２，…，３１Ｕ１Ｎは、横流指令値Ｉｄ１１，Ｉｄ１２，…，Ｉｄ１ＮからユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの電流Ｉ１１，Ｉ１２，…，Ｉ１Ｎの検出値を減算した値に基づく比例制御若しくは比例積分制御によりユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊を算出する。
【００６８】
横流制御器３１Ｕ２１，３１Ｕ２２，…，３１Ｕ２Ｎは、横流指令値Ｉｄ２１，Ｉｄ２２，…，Ｉｄ２ＮからユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの電流Ｉ２１，Ｉ２２，…，Ｉ２Ｎの検出値を減算した値に基づく比例制御若しくは比例積分制御によりユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊を算出する。
【００６９】
搬送波比較器３２Ｕ１１，３２Ｕ１２，…，３２Ｕ１Ｎは、実施形態１の表１，２と同様の条件により、以下のようにグループＧ１のユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎを生成する。
【００７０】
すなわち、ユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊がユニットＵ１１，Ｕ１２，…，Ｕ１Ｎの第一搬送波ＴＲＩ１の値以上である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオンにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオフにするゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎが生成される。
【００７１】
電圧操作量Ｖ１１＊，Ｖ２＊，…，ＶＮ＊が第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１１，…，Ｕ１Ｎの第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１１，ＶＦ１２，…，ＶＦＣ１Ｎが基準レベル未満であり且つユニットＵ１１，Ｕ１２，…，Ｕ１Ｎに流れる電流Ｉ１１，Ｉ１２，…，Ｉ１Ｎが０よりも高い場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎが生成される。
【００７２】
電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１１，ＶＦＣ１２，…，ＶＦＣ１Ｎが基準レベル（Ｅ／２）以上であり且つユニットＵ１１，Ｕ１２，…，Ｕ１Ｎに流れる電流が０以下である場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎが生成される。
【００７３】
電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１１，ＶＦＣ１２，…，ＶＦＣ１Ｎが基準レベル（Ｅ／２）未満であり且つユニットＵ１１，Ｕ１２，…，Ｕ１Ｎに流れる電流が０以下である場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎが生成される。
【００７４】
電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ１１，ＶＦＣ１２，…，ＶＦＣ１Ｎが基準レベル（Ｅ／２）以上であり且つユニットＵ１１，Ｕ１２，…，Ｕ１Ｎに流れる電流が０よりも高い場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎが生成される。
【００７５】
電圧操作量Ｖ１１＊，Ｖ１２＊，…，Ｖ１Ｎ＊が第二搬送波ＴＲＩ２の値未満である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオフにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオンにするゲート信号Ｇ１１，Ｇ１２，…，Ｇ１Ｎが生成される。
【００７６】
搬送波比較器３２Ｕ２１，３２Ｕ２２，…，３２Ｕ２Ｎは、実施形態１の表１，２と同様の条件により、以下のようにグループＧ２のユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの半導体スイッチング素子ＳＷ１〜ＳＷ４のゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎを生成する。
【００７７】
すなわち、ユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊がユニットＵ２１，Ｕ２２，…，Ｕ２Ｎの第一搬送波ＴＲＩ１の値以上である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオンにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオフにするゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎが生成される。
【００７８】
電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊が第一搬送波ＴＲＩ１とオフセット値の異なるユニットＵ１１，…，Ｕ１Ｎの第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ２１，ＶＦ２２，…，ＶＦＣ２Ｎが基準レベル未満であり且つユニットＵ２１，Ｕ２２，…，Ｕ２Ｎに流れる電流Ｉ２１，Ｉ２２，…，Ｉ２Ｎが０よりも高い場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎが生成される。
【００７９】
電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ２１，ＶＦＣ２２，…，ＶＦＣ２Ｎが基準レベル（Ｅ／２）以上であり且つユニットＵ２１，Ｕ２２，…，Ｕ２Ｎに流れる電流が０以下である場合、半導体スイッチング素子ＳＷ１，ＳＷ３をオンにする一方で半導体スイッチング素子ＳＷ２，ＳＷ４をオフにするゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎが生成される。
【００８０】
電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ２１，ＶＦＣ２２，…，ＶＦＣ２Ｎが基準レベル（Ｅ／２）未満であり且つユニットＵ２１，Ｕ２２，…，Ｕ２Ｎに流れる電流が０以下である場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎが生成される。
【００８１】
電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊が第二搬送波ＴＲＩ２の値以上であり且つ第一搬送波ＴＲＩ１の値未満であると共にフライングキャパシタ電圧ＶＦＣ２１，ＶＦＣ２２，…，ＶＦＣ２Ｎが基準レベル（Ｅ／２）以上であり且つユニットＵ２１，Ｕ２２，…，Ｕ１Ｎに流れる電流が０よりも高い場合、半導体スイッチング素子ＳＷ２，ＳＷ４をオンにする一方で半導体スイッチング素子ＳＷ１，ＳＷ３をオフにするゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎが生成される。
【００８２】
電圧操作量Ｖ２１＊，Ｖ２２＊，…，Ｖ２Ｎ＊が第二搬送波ＴＲＩ２の値未満である場合、半導体スイッチング素子ＳＷ１，ＳＷ２をオフにする一方で半導体スイッチング素子ＳＷ３，ＳＷ４をオンにするゲート信号Ｇ２１，Ｇ２２，…，Ｇ２Ｎが生成される。
【００８３】
以上のゲート信号に基づきグループＧ１（ユニットＵ１１，Ｕ１２，…，Ｕ１Ｎ）のフライングキャパシタ電圧ＶＦＣ１１，ＶＦＣ１２，…，ＶＦＣ１Ｎ及びグループＧ２（Ｕ２１，Ｕ２２，…，Ｕ２Ｎ）のフライングキャパシタ電圧ＶＦＣ２１，ＶＦＣ２２，…，ＶＦＣ２Ｎが所定範囲（例えば、Ｅ／２±α、α：許容誤差）に達すると、グループＧ１，Ｇ２の半導体スイッチング素子ＳＷ１〜ＳＷ４を全てオフするゲート信号が生成される。これにより、横流によるグループＧ１，Ｇ２のフライングキャパシタＦＣの初期充電が終了する。
【００８４】
その後、スイッチＳＷを閉じることでリアクトルＲ１１，Ｒ１２，…，Ｒ１Ｎと負荷２とを導通させる。そして、従来と同様の負荷運転制御モードによる負荷給電が行われる。このとき、グループＧ１，Ｇ２のフライングキャパシタＦＣのフライングキャパシタ電圧は既にＥ／２に充電されているので、負荷給電の初期状態から（Ｅ，Ｅ／２，０）の負荷電圧が確立する。
【００８５】
したがって、本実施態様によれば、実施形態１，２と同様に、グループＧ１，Ｇ２のフライングキャパシタＦＣのフライングキャパシタ電圧を基準レベル（例えば、Ｅ／２）に確立してから負荷給電できるので、負荷給電の初期状態から高精度な運転が行える。
【符号の説明】
【００８６】
１…電力変換装置
Ｕ１，Ｕ２，ＵＮ…ユニット
Ｒ１，Ｒ２，ＲＮ…リアクトル、Ｒ１１，Ｒ１２，Ｒ１Ｎ…第一リアクトル、Ｒ２１，Ｒ２２，Ｒ２Ｎ…第二リアクトル
Ｇ１，Ｇ２…グループ
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４…半導体スイッチング素子
ＦＣ１ａ，ＦＣ２ａ…フライングキャパシタ
２…負荷
３…横流制御部、３０…横流指令演算器、３１Ｕ１，３１Ｕ２，３１ＵＮ…横流制御器、３２Ｕ１，３２Ｕ２，３２ＵＮ…搬送波比較器
３ａ…横流制御部、３０Ｇ１…横流指令演算器、３１Ｕ１１，３１Ｕ１２，３１Ｕ１Ｎ…横流制御器、３２Ｕ１１，３２Ｕ１２，…，３２Ｕ１Ｎ…搬送波比較器
３ｂ…横流制御部、３０Ｇ２…横流指令演算器、３１Ｕ２１，３１Ｕ２２，３１Ｕ２Ｎ…横流制御器、３２Ｕ２１，４３Ｕ２２，３２Ｕ２Ｎ…搬送波比較器
ＳＷ…スイッチ
【図１】
2020141472.tif 000005
【図２】
2020141472.tif 000006
【図３】
2020141472.tif 000007
【図４】
2020141472.tif 000008
【図５】
2020141472.tif 000009
【図６】
2020141472.tif 000010
【図７】
2020141472.tif 000011
【図８】
2020141472.tif 000012
【図９】
2020141472.tif 000013
【図１０】
2020141472.tif 000014
【図１１】
2020141472.tif 000015
【図１２】
2020141472.tif 000016