(57)【要約】【課題】半導体スイッチング素子のゲート抵抗を高精度に算出する。【解決手段】本発明の実施形態としての電子回路は、半導体スイッチング素子のゲート端子に測定用の正弦波電流を供給する電流供給回路と、前記正弦波電流の供給に応じて発生する正弦波電圧を検波して検波信号を生成する検波回路と、前記正弦波電圧の周期をカウントするタイミング生成回路と、前記タイミング生成回路のカウント値に応じたタイミングで、前記検波信号をサンプリングするサンプルホールド回路と、前記サンプリングした電圧に基づき、前記半導体スイッチング素子のゲート抵抗を計算する計算回路と、を備える。【選択図】図１
2020041987.tif 000002
【特許請求の範囲】
【請求項１】
半導体スイッチング素子のゲート端子に測定用の正弦波電流を供給する電流供給回路と、
前記正弦波電流の供給に応じて発生する正弦波電圧を検波して検波信号を生成する検波回路と、
前記正弦波電圧の周期をカウントするタイミング生成回路と、
前記タイミング生成回路のカウント値に応じたタイミングで、前記検波信号をサンプリングするサンプルホールド回路と、
前記サンプリングした電圧に基づき、前記半導体スイッチング素子のゲート抵抗を計算する計算回路と、
を備えた電子回路。
【請求項２】
前記電流供給回路は、
前記正弦波電流を生成する正弦波電流生成回路と、
前記正弦波電流を前記ゲート端子に供給する第１トランジスタと、
前記第１トランジスタに接続され、前記第１トランジスタとの接続ノードが前記ゲート端子に電気的に接続され、前記ゲート端子にバイアス電圧を与える第２トランジスタと、
を含む請求項１に記載の電子回路。
【請求項３】
前記半導体スイッチング素子の駆動期間において、前記半導体スイッチング素子の前記ゲート端子に駆動用の制御電圧を供給するよう前記第１トランジスタ及び前記第２トランジスタを制御し、前記半導体スイッチング素子の非駆動期間において、前記正弦波電流を前記ゲート端子に供給するよう前記第１トランジスタ及び前記第２トランジスタを制御する制御回路
を備えた請求項２に記載の電子回路。
【請求項４】
前記第２トランジスタの前記第１トランジスタ側の一端と、前記第２トランジスタの制御端子間は抵抗を介して接続されている
請求項２又は３に記載の電子回路。
【請求項５】
前記ゲート端子の電圧と所定の参照電圧との差を小さくするように前記第２トランジスタを制御するオペアンプ
を備えた請求項２〜４のいずれか一項に記載の電子回路。
【請求項６】
前記タイミング生成回路は、前記カウント値が所定値になったら、トリガ信号を生成し、
前記サンプルホールド回路は、前記トリガ信号に応じて前記検波信号をサンプリングする
請求項１〜５のいずれか一項に記載の電子回路。
【請求項７】
前記タイミング生成回路は、前記正弦波電圧と同じ周期のクロックを生成し、前記クロックの周期をカウントする
請求項１〜６のいずれか一項に記載の電子回路。
【請求項８】
前記電子回路の温度を測定する温度センサを備え、
前記計算回路は、前記ゲート端子に供給される正弦波電流の値と電子回路内温度とを対応づけた情報に基づき、前記温度センサで測定された前記温度に対応する前記正弦波電流の値を特定し、特定した前記正弦波電流の値と、前記サンプリングした電圧とに基づいて、前記ゲート抵抗を算出する
請求項１〜７のいずれか一項に記載の電子回路。
【請求項９】
前記サンプリングした電圧をデジタル値に変換するアナログデジタル変換器を備え、
前記計算回路は、前記デジタル値により前記サンプリングした電圧を特定する
請求項１〜８のいずれか一項に記載の電子回路。
【請求項１０】
前記計算回路は、前記ゲート抵抗に基づき、前記半導体スイッチング素子の温度を計算する
請求項１〜９のいずれか一項に記載の電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電子回路に関する。
【背景技術】
【０００２】
高耐圧の半導体スイッチング素子のジャンクション温度を検知することで、半導体スイッチング素子の寿命を予測することができる。半導体スイッチング素子のゲート抵抗は、温度の上昇にともない増加する特性がある。したがって、ゲート抵抗を検出することで、半導体スイッチング素子の温度を推定し、寿命を予測できる。
【０００３】
正弦波電流をゲート端子に入力して、ゲート端子に発生するゲート電圧を検知し、検知したゲート電圧からゲート抵抗を算出する手法がある。ゲート電極の寄生インダクタと寄生キャパシタにより決まる共振周波数と同じ周波数の正弦波電流を入力することで、当該寄生インダクタと寄生キャパシタの影響を無視できる。ゲート抵抗の両端の電圧を増幅し、増幅した電圧を、検波回路でＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）電圧に変換し、さらに増幅することで、ゲート抵抗の両端の電圧を読み取る。読み取った電圧から、ゲート抵抗の値を算出することができる。
【０００４】
しかしながら、この手法においては、検波回路を集積した際に、検波回路の出力に正弦波電流の周波数成分が漏れ込み、検出電圧の誤差につながる問題がある。
【０００５】
また、高耐圧の半導体スイッチング素子のゲート端子にパルス電流を入力し、寄生キャパシタと寄生抵抗とに起因して発生した台形波であるゲート電圧を２つの時刻で測定（２点測定）することで、ゲート抵抗と入力電流との両方を算出する手法もある。この手法では、半導体スイッチング素子の寄生キャパシタが既知であれば、パルス電流の電流値が未知であっても、ゲート抵抗を算出することができる。
【０００６】
しかしながら、電流源の出力抵抗に起因して、半導体スイッチング素子のゲート端子に流れる電流値に誤差が発生すると、ゲート抵抗の算出値に誤差が発生する。また、半導体スイッチング素子のゲート寄生インダクタンスが存在すると、ゲート電圧の波形に大きなリンギングが発生し、ゲート電圧ひいてはゲート抵抗を正確に算出することができないという問題があった。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】An IGBT Driver Concept with Integrated Real-Time Junction Temperature MeasurementPCIM 2014
【非特許文献２】On-line Virtual Junction Temperature Measurement via DC Gate Current InjectionCIPS2018
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の実施形態は、半導体スイッチング素子のゲート抵抗を高精度に算出することを可能とする電子回路を提供する。
【課題を解決するための手段】
【０００９】
本発明の実施形態としての電子回路は、半導体スイッチング素子のゲート端子に測定用の正弦波電流を供給する電流供給回路と、前記正弦波電流の供給に応じて発生する正弦波電圧を検波して検波信号を生成する検波回路と、前記正弦波電圧の周期をカウントするタイミング生成回路と、前記タイミング生成回路のカウント値に応じたタイミングで、前記検波信号をサンプリングするサンプルホールド回路と、前記サンプリングした電圧に基づき、前記半導体スイッチング素子のゲート抵抗を計算する計算回路と、を備える。
【図面の簡単な説明】
【００１０】
【図１】第１の実施形態に係る電子回路を示す図。
【図２】トランジスタに供給される制御電圧の例を示す図。
【図３】正弦波電流がゲート端子に入力されたときの半導体スイッチング素子のゲート電圧の例を示す図。
【図４】検波回路の動作の例を示す図。
【図５】正弦波に同期してクロックを生成する例を示す図。
【図６】クロックの立ち上がりタイミングでトリガ信号を出力する例を示す図。
【図７】トリガ信号に応じて検波回路の出力の電圧をサンプリングする例を示す図。
【図８】タイミング生成回路の構成例を示す図。
【図９】第２の実施形態に係る電子回路を示す図。
【発明を実施するための形態】
【００１１】
以下、図面を参照しながら、本発明の実施形態について説明する。
【００１２】
図１に、本実施形態に係る電子回路を含む駆動システムを示す。駆動システムは、電子回路１と、半導体スイッチング素子２とを備えている。
【００１３】
半導体スイッチング素子２は、電子回路１から供給される制御信号（制御電圧）により、オンの状態とオフの状態とが切り替わる高耐圧の半導体素子である。本実施形態では半導体スイッチング素子２は、高耐圧パワーＭＯＳトランジスタである。半導体スイッチング素子２は、寄生成分として、寄生抵抗Ｒｇ、寄生キャパシタＣｇ、及び寄生インダクＬｇを含む。高耐圧パワーＭＯＳトランジスタは例示であり、半導体スイッチング素子２は、他の種類の素子でもよい。例えば、半導体スイッチング素子２は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、サイリスタなどでもよいし、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）などの化合物半導体を用いた素子でもよい。電子回路１は、半導体スイッチング素子２のオン及びオフを制御することで、半導体スイッチング素子２に接続されている図示しない負荷を駆動する。半導体スイッチング素子２がオンすると、負荷に電流が供給される。負荷の例として、エアコンや冷蔵庫、電車、ロボット等のモーター、サーバー電源用のＰＦＣ（Ｐｗｅｒ  Ｆａｃｔｏｒ）回路等がある。
【００１４】
電子回路１は、所定周波数の正弦波電流を生成する正弦波電流生成回路１１と、制御回路１２と、検波回路１３と、タイミング生成回路１４と、サンプルホールド回路１５と、増幅回路１６と、ＡＤＣ（Ａｎａｌｏｇｏ  ｔｏ  Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ）１７と、計算回路１８と、温度センサ２０とを備える。また、電子回路１は、４つのスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、２つのＰＭＯＳトランジスタＭｐｂ、Ｍｐ０と、３つのＮＭＯＳトランジスタＭｎ０、Ｍｂ、Ｍｓｗと、抵抗Ｒｎｂとを備えている。一例として、ＰＭＯＳトランジスタＭｐ０は第１トランジスタ、ＮＭＯＳトランジスタＭｎ０は第２トランジスタ、ＰＭＯＳトランジスタＭｐｂは第３トランジスタに対応する。電子回路１は、例えば１チップとして構成され、当該チップの端子には、半導体スイッチング素子２のゲート端子（以下、単にゲート）が接続されている。
【００１５】
制御回路１２、ＰＭＯＳトランジスタＭｐ０、ＮＭＯＳトランジスタＭｎ０、スイッチＳＷ３、ＳＷ４は、一例として、半導体スイッチング素子２の駆動回路（ゲート駆動回路）に対応する。制御回路１２、正弦波電流生成回路１１、ＰＭＯＳトランジスタＭｐｂ、Ｍｐ０、ＮＭＯＳトランジスタＭｎ０、スイッチＳＷ１、ＳＷ２、抵抗Ｒｎｂは、半導体スイッチング素子２のゲートに正弦波電流を供給する電流供給回路に対応する。ＰＭＯＳトランジスタＭｐ０、ＮＭＯＳトランジスタＭｎ０は、駆動回路と電流供給回路の両方で共通に用いられる。
【００１６】
制御回路１２は、ＰＭＯＳトランジスタＭｐ０及びＮＭＯＳトランジスタＭｎ０のオンオフを制御することにより、半導体スイッチング素子２に制御電圧（ゲート電圧）を供給し、半導体スイッチング素子２の駆動を制御する。制御回路１２は、ＰＭＯＳトランジスタＭｐ０及びＮＭＯＳトランジスタＭｎ０のオンオフの制御を、それぞれのゲートに供給する制御電圧により行う。半導体スイッチング素子２を駆動する間、スイッチＳＷ３，ＳＷ４はオンにされ、それ以外の間は、スイッチＳＷ３，ＳＷ４はオフにされる。なお、図１では、スイッチＳＷ１、ＳＷ２がオン、スイッチＳＷ３、ＳＷ４がオフの状態が示されている。
【００１７】
図２に、ＰＭＯＳトランジスタＭｐ０及びＮＭＯＳトランジスタＭｎ０に供給する制御電圧の例を示す。これらのトランジスタには同じ制御電圧が供給される。半導体スイッチング素子２の駆動期間（図の“ＯＮ”の期間）では、これらのトランジスタにローレベルの電圧が供給されるため、ＰＭＯＳトランジスタＭｐ０はオン、ＮＭＯＳトランジスタＭｎ０はオフになる。これにより、ＰＭＯＳトランジスタＭｐ０のソース端子（以下、ソース）に接続されている電源電圧ＶＤＤに応じた制御電圧が、ＰＭＯＳトランジスタＭｐ０を介して、半導体スイッチング素子２のゲートに供給される。この制御電圧は半導体スイッチング素子２の閾値電圧よりも大きいため、半導体スイッチング素子２がオンになる。一方、半導体スイッチング素子２の非駆動期間（図の“ＯＦＦ”の期間）では、ＰＭＯＳトランジスタＭｐ０及びＮＭＯＳトランジスタＭｎ０にハイレベルの電圧が供給され、ＰＭＯＳトランジスタＭｐ０はオフ、ＮＭＯＳトランジスタＭｎ０はオンになる。これにより、半導体スイッチング素子２のゲート電圧が閾値電圧未満になり、半導体スイッチング素子２はオフになる。制御回路１２は、一例として、駆動期間と非駆動期間が一定のスイッチング周期で交互に繰り返されるように、半導体スイッチング素子２の駆動を制御する。
【００１８】
本実施形態では、半導体スイッチング素子２の非駆動期間（オフ期間）を利用して、半導体スイッチング素子２のゲート抵抗及び温度（ジャンクション温度）の測定処理を行う。具体的には、オフ期間において、測定用の正弦波電流を半導体スイッチング素子２のゲートに入力し、正弦波電流の入力に応じてゲート端子に発生する正弦波電圧（ゲート電圧）を検出する。検出したゲート電圧に基づきゲート抵抗を算出し、ゲート抵抗から半導体スイッチング素子２の温度を算出する。測定処理の詳細は後述する。
【００１９】
オフ期間の間は、スイッチＳＷ３，ＳＷ４はオフにされている。オフ期間において少なくとも測定処理を行う間は、スイッチＳＷ１、ＳＷ２は、オンにされる。したがって、スイッチＳＷ３，ＳＷ４と、スイッチＳＷ１，ＳＷ２とは交互にオンオフが切り換えられるが、スイッチＳＷ１〜ＳＷ４のすべてがオフになる期間が存在してもよい。また、スイッチＳＷ１〜ＳＷ４の制御は、制御回路１２が行う。
【００２０】
正弦波電流生成回路１１は、測定処理の開始タイミングになると、正弦波電流を出力する。正弦波電流生成回路１１は制御回路１２により制御される。開始タイミングは、オフ期間の開始時刻から一定時間後のタイミングである。正弦波電流生成回路１１により生成される正弦波電流は、半導体スイッチング素子２の寄生成分Ｌｇ、Ｃｇを含む等価回路の共振周波数と同じもしくは略同じ周波数を有する。これにより、寄生成分Ｌｇ、Ｃｇによる影響を無くしてもしくは低減して、半導体スイッチング素子２のゲートに正弦波電流を入力することを実現する。ゲートに入力される電流が当該共振周波数からずれていると、電流の振幅が共振回路による影響で変化し、半導体スイッチング素子２のゲート抵抗、ひいては温度を高精度に測定できなくなる。そこで、共振周波数と同じもしくは略同じ周波数の正弦波電流をゲートに入力することで、寄生成分はＲｇのみが存在し、寄生成分Ｌｇ、Ｃｇは存在しないものとみなせる。これにより、半導体スイッチング素子のゲート抵抗及び温度を高精度に測定する。
【００２１】
正弦波電流生成回路１１で生成された正弦波電流は、一対のＰＭＯＳトランジスタＭｐｂとＭｐ０で構成されるカレントミラー回路により、出力側にミラーリングされ、ＰＭＯＳトランジスタＭｐ０から出力される。この電流は、ＰＭＯＳトランジスタＭｐ０とＮＭＯＳトランジスタＭｎ０との接続ノードＮから半導体スイッチング素子２のゲートの方向にゲート電流Ｉｇとして流れる。半導体スイッチング素子２のゲートとＮＭＯＳトランジスタＭｎ０のドレイン端子（以下、ドレイン）は、スイッチＳＷ２及び抵抗Ｒｎｂを介して、当該ＮＭＯＳトランジスタＭｎ０のゲートに接続されている。測定処理の間、スイッチＳＷ２は、オンである。ＮＭＯＳトランジスタＭｎ０はダイオード接続構成を有し、これによって、バイアス電圧を正確に生成し、ゲート端子に与えることができる。このバイアス電圧がノードＮに与えられることによって、上記のミラーリングされた電流がゲート電流ＩｇとしてノードＮから出力される。抵抗Ｒｎｂはゲート抵抗に比べて十分に大きいため、ミラーリングされた電流は、ＮＭＯＳトランジスタＭｎ０側にはほとんど流れず、半導体スイッチング素子２側に流れる。
【００２２】
図３に、半導体スイッチング素子２のオフ期間に正弦波電流が入力された場合に発生する正弦波電圧（半導体スイッチング素子２のゲート電圧信号）の例を示す。図２の２回目のオン期間に続くオフ期間内で、正弦波電流が入力されたため、入力される正弦波電流に応じた電圧信号（正弦波電圧）ＧＷが発生している。この電圧ＧＷは、半導体スイッチング素子２の閾値電圧未満のため、正弦波電圧がゲートに印加されても、半導体スイッチング素子２はオフのままである。
【００２３】
本実施形態においてＰＭＯＳトランジスタＭｐ０は、半導体スイッチング素子２の駆動回路と、電流供給回路（ゲート抵抗及び温度の測定処理用に正弦波電流を供給する回路）とで共用される。すなわち、ＰＭＯＳトランジスタＭｐ０が駆動用のトランジスタとしてのみならず、正弦波電流の経路の一部としても用いられる。よって、半導体スイッチング素子２のゲートに電流を入力する経路を別途設ける必要はなく、チップ面積の低減化が可能となる。また、ＮＭＯＳトランジスタＭｎ０も半導体スイッチング素子２の駆動回路と、電流供給回路とで共用される。すなわち、ＮＭＯＳトランジスタＭｎ０が駆動用のトランジスタとしてのみならず、バイアス電圧を与える回路の一部としても用いられる。よって、バイアス電圧を与える回路を新たに追加する必要はなく、チップ面積の低減化が可能となる。
【００２４】
ＰＭＯＳトランジスタＭｐ０とＮＭＯＳトランジスタＭｎ０との接続ノードＮと、半導体スイッチング素子２のゲートとの間の経路（配線）には、ＮＭＯＳトランジスタＭｂのドレインが接続されている。ＮＭＯＳトランジスタＭｂは、半導体スイッチング素子２の駆動時（すなわち通常動作時）に、検波回路１３を半導体スイッチング素子２の駆動系から遮断する。ＰＭＯＳトランジスタＭｐ０は、半導体スイッチング素子２のオン期間の間は、オフにされ、測定処理の間、オンにされる。ＰＭＯＳトランジスタＭｐ０の制御は制御回路１２が行う。測定処理の間、ＰＭＯＳトランジスタＭｐ０はオンにされるため、正弦波電流に応じてゲートに発生した電圧（正弦波電圧）がＰＭＯＳトランジスタＭｐ０を介して、検波回路１３及びタイミング生成回路１４に入力される。
【００２５】
検波回路１３は電圧信号（正弦波電圧）を包絡線検波し、ピーク電圧を表す検波信号をＤＣ電圧に変換する回路である。検波回路１３には、測定処理の間、検波回路１３には、図３に示した正弦波電圧ＧＷが入力される。
【００２６】
図４に、検波回路１３の動作の例を示す。正弦波電圧ＧＷが破線で示されている。実線は、検波回路１３が検波したピーク電圧（振幅）を表す包絡線である。検波回路１３は時定数を有するため、電圧が収束するための時間を要する。検波した電圧には、正弦波のピーク部分の周波数成分（高周波成分）が、信号３１として、正弦波のピーク部分に重畳的に、検波回路１３内の素子（オペアンプ等）から、検波回路１３の出力電圧に漏れ込む。したがって、検波した包絡線から電圧（ＤＣ電圧）を正しく検出するためには、電圧の収束後に、信号３１がないタイミングで電圧を検出する必要がある。本実施形態では、タイミング生成回路１４とサンプルホールド回路１５により信号３１のないタイミングでの電圧の検出を行う。
【００２７】
サンプルホールド回路１５は、検波回路１３の後段に配置されており、ＮＭＯＳトランジスタＭｓｗとキャパシタＣ０とを含む。ＮＭＯＳトランジスタＭｓｗのドレインが検波回路１３の出力端子に接続されている。ＮＭＯＳトランジスタＭｓｗのソースはキャパシタＣ０の一端に接続されている。キャパシタＣ０の他端は基準電圧の端子（グランド端子）に接続されている。ＮＭＯＳトランジスタＭｓｗのゲートは、タイミング生成回路１４の出力端子に接続されており、タイミング生成回路１４からサンプリング（標本化）のトリガ信号が印加されるようになっている。トリガ信号はＮＭＯＳトランジスタＭｓｗの閾値電圧以上の電圧を有する。サンプルホールド回路１５は、トリガ信号が印加されたタイミングで、検波回路１３の出力電圧（包絡線）をサンプリングする。
【００２８】
タイミング生成回路１４は、入力される正弦波電圧に同期したクロック（パルス）を生成し、クロックの周期をカウントする。１周期ごとに１カウントする。一例として、各周期のクロックの立ち上がりで１カウントする。カウント値が、予め定めたクロック数になったら、トリガ信号をサンプルホールド回路１５に出力する。予め定めた値は、検波回路１３の出力の時定数よりも十分長い時間に対応する。図５を用いて、具体例を示す。
【００２９】
図５に、正弦波電圧に同期したクロックを生成する例を示す。図５に示されている１から連番の数字は、何番目のクロックかを示す。
【００３０】
図６に、６番目のクロックの立ち上がりタイミングでトリガ信号を出力する例を示す。
【００３１】
図７は、サンプルホールド回路１５が、図６のタイミングで出力されたトリガ信号により、検波回路１３の出力電圧をサンプリングする例を示す。サンプリングタイミングは、検波回路１３の出力の時定数よりも十分後であるため電圧は収束しており、かつ、信号３１の発生タイミングが回避されている。つまり、信号３１は正弦波のピークで発生するため、周期の開始時にサンプリングを行うことで、信号３１を回避した電圧検出が可能となる。
【００３２】
何番目のクロックでサンプリングすれば、収束後の電圧を検出できるかは、事前にシミュレーション又は実験等により決定すればよい。そして、決定した値を、タイミング生成回路１４内のバッファ、もしくはタイミング生成回路１４からアクセス可能なメモリ等の記憶部に格納しておけばよい。格納した値は、外部装置から与える指令値によって変更されてもよい。格納した値は、上記した予め定めたクロック数に対応する。タイミング生成回路１４は、この値が示す回数だけクロックをカウントした時点で（本例では６回目のクロックをその立ち上がりでカウントした時点で）、トリガ信号を出力する。サンプルホールド回路１５はトリガ信号の受信に応じてサンプリングを行う。すなわち、サンプルホールド回路１５は、クロックのカウント値に応じたタイミングでサンプリングを行う。上記のバッファ又はメモリは、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、フラッシュメモリ、レジスタなど何でもよい。
【００３３】
図８に、タイミング生成回路１４の構成例を示す。タイミング生成回路１４は、クロック生成回路１４Ａと、カウンタ回路１４Ｂとを備える。クロック生成回路１４Ａは、入力される正弦波電圧と同期するクロックを生成する。クロック生成回路１４Ａは、キャパシタＣ１と、インバータ２１と、複数のインバータの従属接続２２とを含む回路である。インバータ２１の入出力は、高抵抗Ｒａを介して接続されている。カウンタ回路１４Ｂは、複数のフリップフロップを縦続接続した回路である。この構成により、安易かつ小面積にサンプルホールド回路１５のトリガ信号を、所定数のクロックをカウントした時点で出力できる。
【００３４】
増幅回路１６は、サンプルホールド回路１５の出力端子に接続されており、サンプルホールド回路１５でサンプリングされた電圧を、増幅器（オペアンプ）Ａ１により増幅する。
【００３５】
ＡＤＣ１７は、増幅された電圧を、ＡＤ変換により、デジタル値に変換し、デジタル値を計算回路１８に出力する。
【００３６】
温度センサ２０は、電子回路１内の温度Ｔｃ（チップ温度）を検出し、検出した温度Ｔｃの値を計算回路１８に出力する。温度センサ２０の具体例は、ダイオードを含む。なお、電子回路１内の温度Ｔｃは、半導体スイッチング素子２の温度Ｔｓと異なっている場合もあれば、同じ場合もあり得る。したがって、半導体スイッチング素子２の温度Ｔｓは、電子回路１内の温度Ｔｃとは別に算出する必要がある。
【００３７】
計算回路１８は、温度センサ２０で検出された温度Ｔｃの値と、ＡＤＣ１７から入力されたデジタル値（ゲート電圧）に基づき、ゲート抵抗Ｒｇを計算する。計算回路１８は、一例として、汎用目的プロセッサ、中央処理装置（ＣＰＵ）、マイクロプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、コントローラ、マイクロコントローラ、特定用途向け集積回路、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、又はプログラム可能論理回路（ＰＬＤ）などで構成できる。
【００３８】
ここでゲート電圧Ｖｇ、ゲート抵抗Ｒｇ、ゲート電流Ｉｇは、Ｖｇ＝Ｉｇ×Ｒｇの関係がある。
【００３９】
Ｖｇは、ＡＤＣ１７から入力されたデジタル値によって示される。したがって、Ｉｇが分かれば、Ｒｇが求められる。Ｉｇは、ルックアップテーブル（ＬＵＴ）１９を用いて求める。ＬＵＴ１９は、チップ温度Ｔｃと、ゲート電流の値（ゲートに供給される正弦波電流の電流値）とを対応付けて保持している。
【００４０】
トランジスタＭｐ０等の各種トランジスタの出力抵抗は温度に依存して変化し、ゲートに流れる電流は温度に応じて変化する。そこで、同じ振幅及び周波数の正弦波電流を生成しつつ、チップ温度を複数通り変更することで、事前にチップ温度と、ゲートに流れる正弦波電流の電流値との関係を実験又はシミュレーション等により求める。そして、求めたチップ温度と正弦波電流値との対応関係を表す情報（温度−電流対応情報）を、ＬＵＴ１９に保存しておく。正弦波電流の電流値は、例えば正弦電電圧のピーク（振幅）に対応する電流値である。
【００４１】
計算回路１８は、温度センサ２０で検出されたチップ温度Ｔｃに対応する電流値をＬＵＴ１９から特定する。特定した電流値と、ＡＤＣ１７から入力されたデジタル値（ゲート電圧Ｖｇ）とを、上記の関係式（Ｖｇ＝Ｉｇ×Ｒｇ）に与えることより、Ｒｇを求める。なお、チップ温度がほとんど一定であるような前提がある場合は、予め定めた電流値を用い、ＬＵＴ１９を省略する構成も可能である。ＬＵＴ１９は、計算回路１８内のバッファ、もしくは計算回路１８からアクセス可能なメモリ等の記憶部に格納しておけばよい。バッファ又はメモリの具体例は前述したもの同じである。
【００４２】
計算回路１８は、ゲート抵抗Ｒｇから半導体スイッチング素子２の温度Ｔｓを計算する。半導体スイッチング素子２の温度Ｔｓは、ゲート抵抗Ｒｇと一定の関係（比例の関係）があるため、ゲート抵抗Ｒｇが分かれば、半導体スイッチング素子２の温度Ｔｓを、計算できる。半導体スイッチング素子２の温度と、ゲート抵抗との関係を表す情報（温度−抵抗対応情報）は事前に与えられている。求めたＲｇと、上記の温度−抵抗対応情報から、半導体スイッチング素子２の温度Ｔｓを計算する。温度−抵抗対応情報は、数式の形式でも、ルックアップテーブルの形式でもよい。
【００４３】
計算回路１８は、半導体スイッチング素子２の温度Ｔｓを用いて、任意の動作を行うことができる。例えば半導体スイッチング素子２、及び半導体スイッチング素子２を搭載したシステムの寿命予測を行う。
【００４４】
以上、第１の実施形態によれば、正弦波電流をゲートに入力し、ゲートで発生した電圧（正弦波電圧）をピーク以外のタイミングで検出することにより、ゲート電圧を高精度に検出できる。よって、半導体スイッチング素子２のゲート抵抗及び温度を高精度に算出できる。また、半導体スイッチング素子２の駆動に用いるＰＭＯＳトランジスタＭｐ０とＮＭＯＳトランジスタＭｎ０を、正弦波電流の供給用の回路にも用いるため、正弦波電流の供給用の経路を新たに追加する必要はない。また、ＮＭＯＳトランジスタＭｎ０により正弦波電流にバイアス電圧を与えることができるため、バイアス電圧印加用の回路を別途設ける必要はない。よって、チップ面積を低減できる。
【００４５】
図９に、第２の実施形態に係る電子回路を示す。図１と同一又は同等の要素についての説明は、拡張又は変更された動作を除き、適宜省略する。
【００４６】
電源電圧ＶＤＤと基準電圧との間に、抵抗Ｒｎｂ０と抵抗Ｒｎｂ１が直列に接続されている。抵抗Ｒｎｂ０と抵抗Ｒｎｂ１との抵抗分圧で決定される参照電圧が、抵抗Ｒｎｂ０と抵抗Ｒｎｂ１の接続ノードＪに生成される。接続ノードＪは、増幅器（オペアンプ）Ａ２のマイナス端子に接続される。増幅器Ａ２のプラス端子は、ＰＭＯＳトランジスタＰ０とＮＭＯＳトランジスタＭｎ０の接続ノードＮに接続されている。増幅器Ａ２の出力端子は、スイッチＳＷ２を介して、ＮＭＯＳトランジスタＭｎ０のゲートに接続されている。
【００４７】
増幅器Ａ２は、接続ノードＪの参照電圧と、ゲート電圧Ｖｇとの差が小さくなるように、すなわち、これらの電圧が等しくなるように、ＮＭＯＳトランジスタＭｎ０にフィードバック制御をかける。これにより、ＮＭＯＳトランジスタＭｎ０の出力抵抗が高くなり、ＰＭＯＳトランジスタＭｐ０から供給される正弦波電流が、より半導体スイッチング素子２のゲートに流れやすくなる。よって、低消費電力なゲート電圧の検出が可能となる。
【００４８】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【符号の説明】
【００４９】
１：電子回路
２：半導体スイッチング素子
１１：正弦波電流生成回路
１２：制御回路
１３：検波回路
１４：タイミング生成回路
１４Ａ：クロック生成回路
１４Ｂ：カウンタ回路
１５：サンプルホールド回路
１６：増幅回路
１７：ＡＤＣ
１８：計算回路
１９：ルックアップテーブル（ＬＵＴ）
２０：温度センサ
２１：インバータ
２２：複数のインバータの従属接続
Ａ１、Ａ２：増幅器（オペアンプ）
ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４：スイッチ
Ｍｐｂ、Ｍｐ０：ＰＭＯＳトランジスタ
Ｍｎ０、Ｍｂ、Ｍｓｗ：ＮＭＯＳトランジスタ
Ｒａ、Ｒｎｂ０、Ｒｎｂ１：抵抗
Ｉｇ：ゲート電流（正弦波電流）
Ｖｇ：ゲート電圧
Ｌｇ：寄生インダクタ
Ｃｇ：寄生キャパシタ
Ｒｇ：寄生抵抗（ゲート抵抗）
【図１】
2020041987.tif 000003
【図２】
2020041987.tif 000004
【図３】
2020041987.tif 000005
【図４】
2020041987.tif 000006
【図５】
2020041987.tif 000007
【図６】
2020041987.tif 000008
【図７】
2020041987.tif 000009
【図８】
2020041987.tif 000010
【図９】
2020041987.tif 000011