(57)【要約】【課題】封止樹脂の体積を小さくし、半導体チップの厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易となるとともに、最終製品が支持用平板を含まない薄型を実現した半導体パッケージ及びその製造方法を提供する。【解決手段】半導体パッケージは、最終製品時に除去する支持用平板１上に半導体チップを受容するキャビティ部８を有する銅めっきからなる支持体２を形成し、キャビティ部８内に半導体チップを収容した構造を有する。【選択図】図１−１
2020141152.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを受容するキャビティ部を有する銅めっきからなる支持体の前記キャビティ部内に半導体チップを収容した構造を有することを特徴とする半導体パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体パッケージ及びその製造方法に関し、より詳細には、大型のパネルスケールで薄膜配線工程及び組立工程を行なう、Ｐａｎｅｌ  Ｌｅｖｅｌ  Ｐａｃｋａｇｅ（以下ＰＬＰという）構造を有する半導体パッケージ及びその製造方法に係るものである。
【背景技術】
【０００２】
近年の電子機器の高機能化および軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体装置は従来にも増して小型化が進んできている。
【０００３】
電子部品の高密度化、軽薄短小化を目的とした半導体パッケージの製造方法の例が特許文献１に記載されている。
図４に特許文献１に記載の半導体装置の基本的な構造を示すと共に、この半導体装置について以下説明する。
【０００４】
半導体装置２０は、樹脂硬化体または金属から構成される支持板１を備えており、その一方の主面に、半導体チップ２が素子回路面（表側面）を上にして配置され、素子回路面と反対側の面（裏側面）が接着剤３により支持板１に固着されている。そして、支持板１の主面全体には、半導体チップ２の素子回路面を覆うようにして絶縁材料層４が一層だけ形成されている。この単層の絶縁材料層４の上には、銅等の導電性金属からなる配線層５が形成されており、その一部は半導体チップ２の周辺領域にまで引き出されている。また、半導体チップ２の素子回路面上に形成された絶縁材料層４には、半導体チップ２の電極パッドと配線層５とを電気的に接続する導電部（ビア部）６が形成されている。この導電部６は、配線層５と一括して形成されて一体化されている。また、配線層５の所定の位置には外部電極であるはんだボール７が複数個形成されている。さらに、絶縁材料層４の上、および半田ボール７の接合部を除く配線層５の上には、配線保護層（ソルダーレジスト層）８が形成されている。
【０００５】
従来のＰＬＰの製造方法を図５に基づいて説明する。
図５に示したものは、一つのパッケージに３個の半導体チップ２が搭載されたパッケージを製造する方法の概要を示したものである。なお、実際には複数のパッケージを大サイズのパネル上に複数同時に組み立てるが、図５においては一つのパッケージのみを示している。
パッケージの製造方法は次の（Ａ）、（Ｂ）及び（Ｃ）の工程からなる。
（Ａ）半導体素子搭載工程（図５Ａ参照）
樹脂硬化体又はステンレススチール若しくは４２アロイ等の金属からなる支持板１の一方の主面に接着剤によって半導体素子２を素子回路面を上にして固着する。
（Ｂ)封止工程（図５Ｂ参照）
支持体１の半導体素子２の搭載面を絶縁樹脂４で封止する。
（Ｃ)配線層形成工程（図５Ｃ参照）
ビア導体６によって半導体チップ２の電極とビア接続された配線層５を形成する。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−２１９４８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
図４に示した従来のＰＬＰにおいては、支持板１が付いた状態で最終製品となっていたため、半導体チップ２の搭載率が高くなると、製造中にパネル反りが発生し、ＰＬＰの製造装置に干渉してしまうという問題がある。
また、半導体チップ２の厚みが厚く、かつ隣接する半導体チップ２間の距離が近くなると、その間に絶縁樹脂が入りこまなくなるという問題がある。そしてこの問題を改善するために樹脂材料厚を厚くすると半導体パッケージ自体の薄型化ができなくなるという問題がある。
そして、半導体チップの厚みが厚くなると、支持板１と配線層５との距離が長くなるため、支持板１と配線層５を接続するためのレーザによるビア穴明け加工、銅めっき接続が困難になるという問題がある。
【０００８】
本発明は、封止樹脂の体積を小さくし、半導体チップの厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易となる半導体パッケージを提供すること、及び最終製品が支持用平板を含まない薄型の半導体パッケージを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明者等は、銅めっきによって形成したキャビティ部に半導体チップを埋め込んだ構造とすることにより、上記の課題を解決することができることを見出して本発明を完成した。
すなわち、本発明は以下に記載する通りの半導体パッケージ及びその製造方法に係るものである。
【００１０】
（１）半導体チップを受容するキャビティ部を有する銅めっきからなる支持体の前記キャビティ部内に半導体チップを収容した構造を有することを特徴とする半導体パッケージ。
（２）前記キャビティの高さは、半導体チップ搭載治具と前記キャビティ部を形成するキャビティ壁との干渉を避けるために半導体チップの高さよりも低くされている、上記（１）に記載の半導体パッケージ。
（３）半導体パッケージの外周部のキャビティ壁は、上部が広がる段差部を有しており、該段差部の高さは、半導体チップ搭載治具と前記キャビティ壁との干渉を避けるために半導体チップの高さよりも低くされている、上記（１）に記載の半導体パッケージ。
（４）支持体と、
前記支持体の一方の面に接着層を介して素子回路面を上にして搭載された半導体チップと、
前記半導体チップ及びその周辺を封止する絶縁材料層と、
前記絶縁材料層において、前記半導体チップの前記素子回路面に配置された電極上に形成された開口と、
前記半導体チップの前記電極と接続されるように前記開口内に形成された導電部と、
前記絶縁材料層上に前記導電部と接続されるように形成され、一部が前記半導体チップ
の周辺領域に延出された配線層と、
前記配線層上に形成された外部電極と
を備え、
前記支持体は、前記一方の面に半導体チップを受容するキャビティ部を有する銅めっき体からなり、半導体チップは前記キャビティ部内に収容されており、
前記支持体の他方の面に絶縁材料層を有する、
ことを特徴とする半導体パッケージ。
（５）支持用平板の一方の主面に、銅箔を積層する工程、
前記銅箔上に電気めっきにより銅めっき層を形成する工程、
前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
前記配線層上に開口部を残してソルダーレジストを形成する工程、
前記開口部の配線層上に外部電極を形成する工程、
前記支持用平板を前記銅箔から分離する工程、
分離された銅箔上に絶縁材料層を形成する工程、
の各工程をこの順に含むことを特徴とする半導体パッケージの製造方法。
（６）支持用平板の一方の主面に、銅箔を積層する工程、
前記銅箔上に電気めっきにより銅めっき層を形成する工程、
前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
前記配線層上に開口部を残してソルダーレジストを形成する工程、
前記開口部の配線層上に外部電極を形成する工程、
の各工程をこの順に含むことを特徴とする前記支持用平板を有する半導体パッケージの製造方法。
（７）前記キャビティ部は、レジストを用いたパターンめっきによって銅めっきを析出しない部分を形成することによって形成されることを特徴とする上記（５）又は（６）に記載の半導体パッケージの製造方法。
（８）支持用平板の両面のそれぞれに、
銅箔を積層する工程、
前記銅箔上に電気めっきにより銅めっき層を形成する工程、
前記銅めっき層上に電気めっきによってキャビティ部を形成する工程、
前記キャビティ部に半導体チップの素子回路面と反対側の面を接着剤によって固着する工程、
前記半導体チップを絶縁樹脂で樹脂封止して封止樹脂層を形成する工程、
前記半導体チップの前記素子回路面に配置された電極上の位置で、前記絶縁材料層に開口を形成する工程、
前記絶縁材料層上に一部が前記半導体チップの周辺領域に延出された配線層を形成し、かつ前記絶縁材料層の前記開口内に前記半導体チップの前記電極と接続された導電部を形成する工程、
前記配線層上に開口部を残してソルダーレジストを形成する工程、
前記開口部の配線層上に外部電極を形成する工程、
を行って支持用平板の両面のそれぞれにパッケージ部を形成し、
前記支持用平板を前記それぞれのパッケージ部の銅箔から分離して、二つのパッケージ部を得る工程、
前記二つのパッケージ部の銅箔上に絶縁材料層を形成する工程、
の各工程をこの順に含むことを特徴とする半導体パッケージの製造方法。
【発明の効果】
【００１１】
本発明の半導体パッケージは次の効果を奏する。
・キャビティ部を有する銅めっきからなる支持体のキャビティ部に半導体チップを収容するため、封止樹脂で封止する体積が小さくなり、半導体チップの厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易となる。
・最終製品が銅めっきからなる支持体で支持された構造となるため、通常の層間接続ビアで銅めっきからなる支持体とグランド接続し、ＥＭＩシールド効果を向上させることができる。
・半導体パッケージの最終製品が支持用平板を含まない構造とすることができるため、半導体パッケージを薄くすることができ、モバイル製品等の製品適用範囲が広がる。
【図面の簡単な説明】
【００１２】
【図１−１】図１Ａ〜図１Ｄは支持用平板上にキャビティ部を有する銅めっきからなる支持体を形成する工程を示す図である。
【図１−２】図１Ｅ〜図１Ｈは銅めっきからなる支持体のキャビティ部に半導体チップを搭載して封止樹脂層を形成し、この封止樹脂層の表面に配線層を形成する工程を示す図である。
【図１−３】図１Ｉ〜図１Ｌは、配線層の表面に開口部を有するソルダーレジストを形成し、ソルダーレジストの開口部に外部電極を形成し、支持用平板と半導体パッケージとを分離して、分離した半導体パッケージの裏面に絶縁層を形成する工程を示す図である。
【図２】図２Ａは支持用平板の両面に半導体パッケージ部を形成した状態を示す図であり、図２Ｂは支持用平板と半導体パッケージ部とを分離した状態を示す図であり、図２Ｃは半導体パッケージ部の一方の面に絶縁材料層を形成した状態を示す図である。
【図３】図２Ａに示した半導体パッケージ部の部分拡大図である。
【図４】従来のＰＬＰの構造を示す図である。
【図５】従来のＰＬＰの製造工程の概略を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明を実施するための形態について説明する。なお、以下の記載では実施形態を図面に基づいて説明するが、それらの図面は図解のために供されるものであり、本発明はそれらの図面に示したものに限定されるものではない。
【００１４】
本発明の半導体パッケージは、半導体チップを受容するキャビティ部を有する銅めっきからなる支持体の前記キャビティ部内に半導体チップを収容した構造を有することを特徴としている。
以下では、上記の構造を有する半導体パッケージの具体例を図面に基づいて説明する。
【００１５】
（実施形態１）
本実施形態を図１−１、図１−２、図１−３に基づいて説明する。
図１Ａは支持用平板１を示す図である。支持用平板１は均一な厚さを有する平坦な板であり、絶縁樹脂を硬化させた樹脂硬化体、ＳＵＳや４２アロイ等の剛性の高い金属を用いることができる。支持用平板１は、パネルに剛性を与え製造工程中の反り防止の役割を果たすので、支持用平板１の厚さは反りが発生しない程度の厚さであればよい。
また、支持用平板を最終製品に残す場合においては、支持用平板１は、スティフナ、放熱板、および電磁シールドとしての機能を果たすと共に、製造工程内においては製品搬送キャリアとしての役割をも担うので、パネルのハンドリング容易性、反り抑制、個片化の容易性の目的からステンレススチールを用いることが好ましい。
【００１６】
図１Ｂは支持用平板１上に接着層５を介して銅箔６を積層した状態を示す図である。
図１ＢのＸ部分の拡大図に示すように銅箔６は一般的なキャリア付き銅箔であり、極薄銅箔６ａと銅箔キャリア６ｂとの２層構造となっている。
キャリア面は用途に応じて積層時に裏表変えることができ、支持用平板１を最終製品まで残す場合には銅箔キャリアをこの工程で剥してもよい。
以下では、支持用平板１を最終的に製品から剥がす場合について説明する。
【００１７】
図１Ｃは銅箔６上に電解銅めっきにより銅めっき層７を面内均一な厚さで形成した状態を示す図である。銅めっき層７は半導体チップ９を載置する面となる。
【００１８】
図１Ｄは銅めっき層７上に一般的な電気めっきによる配線形成プロセスを用いてキャビティ壁８ａを形成して銅めっきからなる支持体２を形成した状態を示す図である。銅めっきからなる支持体２のキャビティ部８は銅めっきからなるキャビティ壁８ａと、銅めっき層７の表面であるキャビティ底面８ｂとよって形成される。
一般的な電気めっきによる配線形成プロセスとは、例えば、銅めっき層７に感光性ドライフィルムレジストをラミネートし、露光、現像を施してパターニングを行い、パターニングによって形成された開口部に電気めっきによって銅めっきからなるキャビティ壁８ａを形成した後、レジストを除去するプロセスである。
前記キャビティ部８の高さは、半導体チップ９の高さよりも低くすることが好ましい。
なお、本発明ではキャビティ部８の深さをキャビティの高さという。
【００１９】
図１Ｅはキャビティ部８内に半導体チップ９を搭載した状態を示す図である。
半導体チップ９の搭載は、半導体チップ９の裏面又はキャビティ部８のキャビティ底面に接着剤を塗布し、ダイアタッチ装置によって半導体チップ９をピックアップしてキャビティ底面８ｂに固着することによって行われる。この時、キャビティ部８の高さが半導体チップ９の高さよりも高いと半導体チップ搭載用の治具（コレット等）がキャビティ壁８ａに接触する虞がある。このため、キャビティ部８の高さは、半導体チップ９の高さ以下とすることが好ましい。
【００２０】
図１Ｆは半導体チップ９を封止する絶縁樹脂からなる封止樹脂層１０を形成した状態を示す図である。
封止方法としてはラミネート方式、トランスファーモールド方式、コンプレッションモールド方式等を用いることができる。
【００２１】
図１Ｇは封止樹脂層１０に銅箔１１を積層した状態を示す図である。
銅箔１１は封止樹脂層１０の表面に配線層を形成するために設けられる。しかしながら、銅箔１１を用いることに代えて、封止樹脂層１０の表面に無電解めっき、スパッタ、ＰＶＤ等でシード層を設けたのち、電気めっきによって銅めっき膜を形成してもよい。
【００２２】
図１Ｈは封止樹脂層１０の表面に配線層１２を形成した状態を示す図である。
この配線層１２は、例えば、銅箔１１に対して必要に応じて黒化処理やエッチング処理等の前処理を施した後、レーザによる開口形成処理、デスミア処理等を施した後、一般的な電気めっきによる配線形成プロセスを用いて形成することができる。
【００２３】
図１Ｉは、配線層１２上にソルダーレジスト１３を形成した状態を示す図である。
熱硬化性エポキシ樹脂等の絶縁材料を用いて、半田付けが必要な配線部分だけを開口１５によって露出させ、半田付けが不要な部分を絶縁材料で被覆してソルダーレジスト１３を形成する。
【００２４】
図１Ｊは、開口１５に外部電極である半田ボール１７を形成した状態を示す図である。
【００２５】
図１Ｋは、パッケージ部２０と支持用平板部２１とを分離した状態を示す図である。
本実施形態では最終製品である半導体パッケージは支持用平板を有しない構造であるため、パッケージ部２０と支持用平板部２１とを分離する。具体的には、ソルダーレジスト１３の面側から銅箔６の材料端に切り込みを入れて、極薄銅箔６ａと銅箔キャリア６ｂとの間で分離する。
切り込みは、切断設備、銅箔貼り合せ精度を考慮して銅箔材料サイズより内側を切ることによって行う。
【００２６】
図１Ｌは支持用平板部２１を分離したパッケージ部２０の銅めっき層７側に付着している極薄銅箔６ａ上にソルダーレジスト若しくは絶縁材料層１４を形成した状態を示す図である。
必要に応じて、開口部１５の配線層１２上に金めっき等の表面処理を実施し、個片化することで半導体パッケージ３０を得ることができる。
【００２７】
なお、図１Ｂの工程において既に銅箔キャリア６ｂを剥した場合、すなわち、最終製品が支持用平板１を備えているものを作製する場合には、前記図１Ｉで示したソルダーレジスト１３を形成した状態のものにおいて、必要であれば開口部１５の露出している配線層１２の上に金めっき等の表面処理を実施し、個片化することで支持用平板付き半導体パッケージを得ることができる。
【００２８】
（実施形態２）
本実施形態を図２に基づいて説明する。本実施形態は実施形態１の応用例である。
本実施形態においては、実施形態１の図１Ｂで示したものにおいて、支持用平板１の両面に樹脂５を介して銅箔６を積層して支持用平板部２１を得る。
図２Ａは、支持用平板１の両面に対して実施形態１において行ったと同様の工程を実施して支持用平板部２１の両面にパッケージ部２０、２０’を形成した状態を示す図である。
【００２９】
支持用平板部２１の両面にパッケージ部２０、２０’を形成する場合は、まず、一方の面（表側面という）のキャビティ部８に半導体チップ９を搭載して固着した後、支持用平板部２１を裏返して反対の面（裏側面という）のキャビティ部８に半導体チップ９を搭載する工程が必要となる。
この場合、実施形態１におけるように、半導体チップ１の高さより低いキャビティ壁８ａを有するキャビティ部１６を形成すると、裏側面に半導体チップ９を搭載するとき、先に表側面に搭載した半導体チップ９の表面が装置テーブルに接触して歩留悪化の要因となる。
このため、本実施形態では半導体チップ９の高さ以上の高さを有するキャビティ１６を形成する。
図３は図２Ａに示したパッケージ部におけるキャビティ１６の部分を拡大して示した図である。
キャビティ部１６のキャビティ壁は段差部１７を有しており、キャビティ部１６は幅の狭いキャビティ１６ａと幅の広いキャビティ１６ｂの２段構造となっている。
また、キャビティ部１６ａの高さは、半導体チップ搭載時の治具がキャビティ１６ｂのキャビティ壁に干渉しない高さとし、キャビティ１６ｂの開口サイズは半導体チップ搭載時の治具がキャビティ１６ｂのキャビティ壁に干渉しないサイズとする。
なお、このような２段構造のキャビティ部は実施形態１のキャビティ部においても採用することができる。
【００３０】
図２Ｂは、パッケージ部２０及びパッケージ部２０’と支持用平板部２１とを分離した状態を示す図である。
【００３１】
図２Ｃは支持用平板部２１を分離したパッケージ部２０及びパッケージ部２０’の銅めっき層７に付着している極薄銅箔６ａ上にソルダーレジスト若しくは絶縁材料層１４を形成した状態を示す図である。
次いで、必要に応じて、開口部１５の配線層１２上に金めっき等の表面処理を実施し、個片化することで半導体パッケージ３０、３０’を得ることができる。
【００３２】
本発明の半導体パッケージの利点を挙げると以下の通りである。
・半導体パッケージの最終製品が支持用平板を含まない構造とすることができるため、半導体パッケージを薄くすることができ、モバイル製品等の製品適用範囲が広がる。
・最終製品として支持用平板を剥すことができるため、半導体パッケージが薄くなっても製造中のパネル反りを抑制することができる。
・キャビティ部に半導体チップを埋め込むことができるため、絶縁樹脂で埋め込む体積が小さくなり、半導体チップ厚みや隣接する半導体チップ間の距離が狭くても樹脂埋め込みが容易になる。また、半導体チップ上の樹脂厚のばらつきが低減され、通過特性や特性インピーダンス等の電気特定に優れる。
・銅めっきでキャビティ部が形成されているため、エッチング工法とは異なり深さ方向の寸法精度が優れる。
・最終製品が銅めっき体を支持体とする構造となるため、通常の層間接続ビアで銅めっき支持板とグランド接続し、ＥＭＩシールド効果を向上させることができる。
・キャビティ構造とすることで半導体チップ厚が厚くても、銅めっきからなる支持体と配線層との距離を縮めることが可能であるため、レーザビア穴明け加工、銅めっきによる接続が容易になる。
【符号の説明】
【００３３】
（図１〜３について）
１  支持用平板
２  銅めっきからなる支持体
５  接着層
６  銅箔
６ａ  極薄銅箔
６ｂ  銅箔キャリア
７  銅めっき層
８  キャビティ部
８ａ  キャビティ壁
８ｂ  キャビティ底面
９  半導体チップ
１０  封止樹脂層
１１  銅箔
１２  配線層
１３  ソルダーレジスト
１４  ソルダーレジスト、絶縁材料層
１５  開口部
１６  キャビティ部
１６ａ  キャビティ
１６ｂ  キャビティ
１７  外部電極、半田ボール
２０、２０’  パッケージ部
２１  支持用平板部
３０、３０’  半導体パッケージ
【００３４】
（図４、図５について）
１  支持板
２  半導体チップ
３  接着剤
４  絶縁材料層
５  配線層
６  導電部
７  はんだボール
２０  半導体装置
【図１−１】
2020141152.tif 000003
【図１−２】
2020141152.tif 000004
【図１−３】
2020141152.tif 000005
【図２】
2020141152.tif 000006
【図３】
2020141152.tif 000007
【図４】
2020141152.tif 000008
【図５】
2020141152.tif 000009
【手続補正書】
【提出日】令和2年7月10日(2020.7.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１支持体であって、第１基部と、前記第１支持体の第１側において前記第１基部から延びる第１壁部と、を含む第１支持体と、
前記第１基部の上方において前記第１支持体の第１側に接続され、前記第１壁部に隣り合う第１半導体チップと、
前記第１半導体チップの第１側の上方の封止部と、
前記封止部の第１側の上方の第１導電構造であって、前記第１半導体チップの第１側においてチップ端子に接続された第１導電構造と、
を含む半導体アセンブリ。
【請求項２】
前記第１支持体は銅を含む、請求項１に記載の半導体アセンブリ。
【請求項３】
前記第１壁部は銅を含む、請求項１に記載の半導体アセンブリ。
【請求項４】
前記第１基部から延び、前記第１壁部に向かい合う前記第１半導体チップと隣り合う第２壁部をさらに含む、請求項１に記載の半導体アセンブリ。
【請求項５】
前記第１壁部、前記第２壁部および前記第１支持体の前記第１基部とでキャビティを定義し、
前記第１半導体チップは、前記キャビティ内にある、請求項４に記載の半導体アセンブリ。
【請求項６】
前記第１支持体の前記第１基部から延びる第３壁部と、
前記第２壁部と前記第３壁部との間かつ前記第１支持体の前記第１基部の上方の第２半導体チップと、
をさらに含む、請求項４に記載の半導体アセンブリ。
【請求項７】
前記第１導電構造は、前記封止部の第１側上で延びる配線層を含む、請求項１に記載の半導体アセンブリ。
【請求項８】
前記封止部は、前記第１壁部と前記第１半導体チップとの間にある、請求項１に記載の半導体アセンブリ。
【請求項９】
前記第１支持体に隣り合い、第２基部を含む第２支持体と、
前記第２支持体の第１側の下方の第２半導体チップと、
をさらに含む、請求項１に記載の半導体アセンブリ。
【請求項１０】
前記第２支持体の第１側は、前記第１支持体の第２側と向かい合う、請求項９に記載の半導体アセンブリ。
【請求項１１】
前記第２支持体の第２側から延びる第２壁部をさらに含み、
前記第２半導体チップは、前記第２壁部に隣り合う、請求項９に記載の半導体アセンブリ。
【請求項１２】
前記第２半導体チップの第１側に接続された第２導電構造をさらに含む、請求項９に記載の半導体アセンブリ。
【請求項１３】
前記第２半導体チップに隣り合い、前記第２支持体の第１側の下方の第３半導体チップをさらに含む、請求項９に記載の半導体アセンブリ。
【請求項１４】
前記第１基部と前記第１壁部とは一体である、請求項１に記載の半導体アセンブリ。
【請求項１５】
前記第１支持体の第２側において前記第１基部の上方の第２半導体チップをさらに含む、請求項１に記載の半導体アセンブリ。
【請求項１６】
第１支持体であって、第１基部と、前記第１支持体の第１側において前記第１基部から延びる第１壁部と、を含む第１支持体を提供し、
前記第１基部の上方において前記第１支持体の第１側に接続され、前記第１壁部に隣り合う第１半導体チップを提供し、
前記第１半導体チップの第１側の上方の封止部を提供し、
前記封止部の第１側の上方の第１導電構造であって、前記第１半導体チップの第１側においてチップ端子に接続された第１導電構造を提供すること、
を含む半導体アセンブリの製造方法。
【請求項１７】
前記第１支持体は、前記第１支持体の第１側から延び、前記第１壁部と向かい合う前記第１半導体チップと隣り合う第２壁部を含む、請求項１６に記載の半導体アセンブリの製造方法。
【請求項１８】
前記第１壁部、前記第２壁部および前記第１支持体の前記第１基部とでキャビティを定義し、
前記第１半導体チップは、前記キャビティ内にある、請求項１７に記載の半導体アセンブリの製造方法。
【請求項１９】
前記第１支持体は、前記第１支持体の前記第１側から延びる第３壁部を含み、
前記第２壁部と前記第３壁部との間かつ前記第１支持体の前記第１基部の上方の第２半導体チップを提供することをさらに含む、
請求項１７に記載の半導体アセンブリの製造方法。
【請求項２０】
前記第１支持体に隣り合う第２支持体を提供し、
前記第２支持体の第１側の下方の第２半導体チップを提供すること、
をさらに含む、請求項１６に記載の半導体アセンブリの製造方法。