(57)【要約】【課題】負荷の異常を検出可能なドライバ回路を提供する。【解決手段】ドライバ回路２００は、複数の容量性の負荷Ｚ１〜ＺＮを駆動する。複数の出力端子Ｐｏ１〜ＰｏＮには、複数の負荷Ｚ１〜ＺＮが接続される。複数のドライバＤｒ１〜ＤｒＮは、複数の出力端子Ｐｏ１〜ＰｏＮに対応し、それぞれが対応する負荷Ｚ＃に印加すべき駆動信号Ｖｏ＃を発生する。容量検出回路２１０は、複数の出力端子Ｐｏ１〜ＰｏＮそれぞれに付随する容量Ｃｓ１〜ＣｓＮを検出可能に構成される。【選択図】図４
2020067563.tif 000002
【特許請求の範囲】
【請求項１】
複数の容量性負荷を駆動するドライバ回路であって、
前記複数の容量性負荷が接続されるべき複数の出力端子と、
前記複数の出力端子に対応し、それぞれが対応する前記容量性負荷に印加すべき駆動信号を発生する複数のドライバと、
複数の出力端子それぞれに付随する容量を検出可能に構成される容量検出回路と、
を備えることを特徴とするドライバ回路。
【請求項２】
前記容量検出回路は、
静電容量センサと、
静電容量センサを、前記複数の出力端子のうち、制御信号に応じたひとつに接続するセレクタと、
を含むことを特徴とする請求項１に記載のドライバ回路。
【請求項３】
複数の出力端子に対応し、それぞれが対応するドライバの出力と対応する出力端子の間に設けられるスイッチをさらに備えることを特徴とする請求項１または２に記載のドライバ回路。
【請求項４】
前記複数の出力端子それぞれに付随する容量にもとづき異常を検出する信号処理部をさらに備えることを特徴とする請求項１から３のいずれかに記載のドライバ回路。
【請求項５】
前記信号処理部は、前記複数の出力端子それぞれに付随する容量の経時的な変化を監視することを特徴とする請求項４に記載のドライバ回路。
【請求項６】
前記複数のドライバの駆動能力は、前記複数の出力端子それぞれに付随する容量の経時的な変化に応じて調節可能であることを特徴とする請求項４または５に記載のドライバ回路。
【請求項７】
前記信号処理部は、前記複数の出力端子それぞれに付随する容量の経時的な変化にもとづいて劣化度または異常を検出することを特徴とする請求項４から６のいずれかに記載のドライバ回路。
【請求項８】
前記信号処理部は、複数の出力端子それぞれに付随する容量の相対関係にもとづいて異常を検出することを特徴とする請求項４から７のいずれかに記載のドライバ回路。
【請求項９】
劣化度または異常を外部に通知可能に構成されることを特徴とする請求項１から８のいずれかに記載のドライバ回路。
【請求項１０】
マトリクス型のディスプレイパネルを駆動することを特徴とする請求項１から９のいずれかに記載のドライバ回路。
【請求項１１】
プリンタヘッドを駆動する請求項１から９のいずれかに記載のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷の駆動技術に関する。
【背景技術】
【０００２】
さまざまな用途に、数十、数百、あるいは千を超えるチャンネルの出力端子を有するドライバ回路が使用される。こうしたドライバ回路としては、液晶ディスプレイパネルのゲートドライバやソースドライバ、ゲートドライバとソースドライバが統合された１チップドライバ、あるいはピエゾ素子のアレイを有するプリンタのドライバが例示される。ドライバ回路は、複数の出力端子（出力ピン）を備え、各出力端子に接続される負荷の電気的状態を個別に制御可能に構成される。
【０００３】
図１は、ディスプレイシステム１００のブロック図である。ディスプレイシステム１００は、パネル１１０、ゲートドライバ１２０、ソースドライバ１３０を備える。パネル１１０は、複数Ｎ本のソースラインＳＬ、複数Ｍ本のゲートラインＧＬ、複数のゲートラインＧＬと複数のソースラインＳＬの交点にマトリクス状に配置される複数の画素１１２を有する。各画素１１２はＴＦＴ（Thin Film Transistor）を含む。ＴＦＴのゲートはゲートラインＧＬと接続され、ＴＦＴのソースはソースラインＳＬと接続される。
【０００４】
ゲートドライバ１２０は、複数のゲートラインＧＬ１，ＧＬ２…に順にハイレベルのゲート駆動電圧ＶＧを与えることにより選択し、選択したゲートラインＧＬに接続されるＴＦＴを活性化させる（オン）。ソースドライバ１３０は、複数のソースラインＳＬに、輝度に応じたソース駆動電圧ＶＳを印加し、各ソースラインＳＬに対応する画素１１２の輝度を設定する。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者は、図１のディスプレイシステム１００について検討した結果、以下の課題を認識するに至った。図２（ａ）〜（ｃ）は、ソースドライバ１３０が生成するソース駆動電圧ＶＳの波形図である。図２（ａ）は、正常なソース駆動電圧ＶＳを表す。図２（ｂ）、（ｃ）は、異常が発生したときのソース駆動電圧ＶＳを表している。図２（ｂ）では図２（ａ）に比べて波形が鈍っており、この場合、画素の輝度の誤差が大きくなる（色化け）。図２（ｃ）では、ソース駆動電圧ＶＳにリンギングが生じており、この場合、ノイズが発生する。
【０００６】
図３（ａ）〜（ｃ）は、ゲートドライバ１２０が生成するゲート駆動電圧ＶＧの波形図である。図３（ａ）は、正常なゲート駆動電圧ＶＧを表す。図３（ｂ）、（ｂ）は、異常が発生したときのソース駆動電圧ＶＳを表している。図３（ｂ）では図３（ａ）に比べて波形が鈍っており、この場合、ＴＦＴの活性化時間が不足し、正しい輝度を設定できなくなる。図３（ｃ）では、リンギングが生じており、この場合、ノイズが発生する。
【０００７】
図２（ｂ）、（ｃ）あるいは図３（ｂ）、（ｃ）で示すような異常は、パネル１１０の製造不良や経年劣化に起因して発生しうる。
【０００８】
本発明は係る状況に鑑みてなされたものであり、その目的は、負荷の異常を検出可能なドライバ回路の提供にある。
【課題を解決するための手段】
【０００９】
本発明のある態様は複数の容量性負荷を駆動するドライバ回路に関する。ドライバ回路は、複数の容量性負荷が接続されるべき複数の出力端子と、複数の出力端子に対応し、それぞれが対応する前記容量性負荷に印加すべき駆動信号を発生する複数のドライバと、複数の出力端子それぞれに付随する容量を検出可能に構成される容量検出回路と、を備える。
【００１０】
本発明者は、容量性負荷の故障モードや劣化モードについて検討したところ、それらの原因が、容量性負荷の容量変化に起因することを認識した。この態様によれば、容量検出回路によって、出力端子それぞれに付随する容量（すなわち出力端子から見える負荷容量）を検出することにより、容量性負荷の異常や劣化を検出できる。
【００１１】
容量検出回路は、静電容量センサと、複数の出力端子のうち制御信号に応じたひとつに静電容量センサを接続するセレクタと、を含んでもよい。この態様によれば、１個の静電容量センサを複数の出力端子で共有でき、回路面積の増大を抑制できる。
【００１２】
ドライバ回路は、複数の出力端子それぞれに付随する容量にもとづいて異常を検出する信号処理部をさらに備えてもよい。
【００１３】
信号処理部は、複数の出力端子それぞれに付随する容量の経時的な変化を監視してもよい。これにより容量性負荷の経時的な劣化を検出できる。
【００１４】
複数の出力端子それぞれに付随する容量の経時的な変化に応じて、ドライバの駆動能力が調節されてもよい。これにより、波形を改善できる。
【００１５】
複数の出力端子それぞれに付随する容量の経時的な変化にもとづいて劣化度または異常が検出されてもよい。
【００１６】
信号処理部は、複数の出力端子それぞれに付随する容量にもとづいて異常を検出してもよい。
【００１７】
隣接する出力端子それぞれに付随する容量の関係にもとづいて異常が検出されてもよい。
【００１８】
ドライバ回路は、劣化度または異常を外部に通知可能に構成されてもよい。
【００１９】
ドライバ回路は、マトリクス型のディスプレイパネルを駆動してもよい。ドライバ回路は、ゲートドライバであってもよいし、ソースドライバであってもよいし、それらが集積化された１チップドライバであってもよい。
【００２０】
ドライバ回路は、複数のピエゾ素子を駆動してもよい。
【００２１】
なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２２】
本発明によれば、負荷の異常や劣化を検出できる。
【図面の簡単な説明】
【００２３】
【図１】ディスプレイシステムのブロック図である。
【図２】図２（ａ）〜（ｃ）は、ソースドライバが生成するソース駆動電圧ＶＳの波形図である。
【図３】図３（ａ）〜（ｃ）は、ゲートドライバが生成するゲート駆動電圧ＶＧの波形図である。
【図４】実施の形態に係るドライバ回路の回路図である。
【図５】図５（ａ）は、意図しない寄生容量を含まないシステムの一部の等価回路図であり、図５（ｂ）〜（ｄ）は、意図しない寄生容量を含むシステムの一部の等価回路図である。
【図６】図６（ａ）〜（ｃ）は、第１異常モード〜第３異常モードが発生したときの出力電圧Ｖｏの波形図である。
【図７】容量Ｃｓの経時的な変化を示す図である。
【図８】図８（ａ）〜（ｄ）は、複数のチャンネルの容量分布を示す図である。
【図９】一実施例に係るドライバ回路の回路図である。
【図１０】図１０（ａ）、（ｂ）は、図９のドライバ回路の動作波形図である。
【図１１】実施の形態に係るディスプレイシステムのブロック図である。
【図１２】プリンタシステムのブロック図である。
【発明を実施するための形態】
【００２４】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２５】
本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
【００２６】
図４は、実施の形態に係るドライバ回路２００の回路図である。ドライバ回路２００は、複数Ｎ個の出力を有するＮチャンネルであり、複数Ｎ個の容量性負荷素子（以下、単に負荷素子という）Ｚ１〜ＺＮを駆動可能に構成される。ドライバ回路２００は、複数の出力端子Ｐｏ１〜ＰｏＮと、複数のドライバＤｒ１〜ＤｒＮと、容量検出回路２１０、信号処理部２２０、インタフェース回路２３０を備え、ひとつの半導体基板上に一体集積化された機能ＩＣ（Integrated Circuit）である。
【００２７】
ドライバ回路２００は、負荷回路３１０やホストプロセッサ３２０とともに、システム３００を構成する。ホストプロセッサ３２０は、システム３００全体を統合的に制御可能であり、たとえばマイクロコントローラで構成される。
【００２８】
負荷回路３１０は、複数Ｎ個の負荷素子Ｚ１〜ＺＮを含む。図４では、負荷素子Ｚがキャパシタのシンボルで示されるが、キャパシタのシンボルは負荷素子Ｚの種類を限定するものではなく、出力端子Ｐｏから負荷素子Ｚをみたときの容量成分ＣＬを等価的に示しているに過ぎない。たとえば負荷素子Ｚは、トランジスタやピエゾ素子、ＬＥＤ（発光ダイオード）、サーマルヘッドなどである。
【００２９】
複数の出力端子Ｐｏ１〜ＰｏＮには、複数の負荷素子Ｚ１〜ＺＮが接続される。複数のドライバＤｒ１〜ＤｒＮは、複数の出力端子Ｐｏ１〜ＰｏＮに対応している。ドライバＤｒ＃（＃＝１〜Ｎ）の出力は、対応する出力端子Ｐｏ＃を介して、対応する負荷素子Ｚ＃と接続されている。ドライバＤｒ＃は、制御信号ＣＴＲＬ＃に応じて、対応する容量性負荷素子Ｚ＃に印加すべき駆動電圧Ｖｏ＃を発生し、出力端子Ｐｏ＃から出力する。制御信号ＣＴＲＬ１〜ＣＴＲＬＮは、ドライバ回路２００の内部で生成してもよいし、ドライバ回路２００の外部から与えられてもよい。
【００３０】
容量検出回路２１０は、オン、オフが切り替え可能であり、オン状態において複数の出力端子Ｐｏ１〜Ｐｏ＃それぞれに付随する静電容量（単に容量という）Ｃｓ１〜ＣｓＮを示す検出信号Ｄｓ１〜ＤｓＮを生成する。ドライバ回路２００が複数の負荷素子Ｚ１〜ＺＮを駆動する通常の動作時において、容量検出回路２１０はオフ状態とされ、通常の動作時以外、たとえばドライバ回路２００の起動直後において自動的にオンとなるようにスケジューリングされる。あるいはドライバ回路２００は、外部のマイクロコントローラからの指令に応じてオン状態となってもよい。容量検出回路２１０による容量測定の間、複数のドライバＤｒ１〜ＤｒＮの出力はハイインピーダンス状態に設定される。
【００３１】
本実施の形態において、検出信号Ｄｓ１〜ＤｓＮは、デジタル信号である。信号処理部２２０は、検出信号Ｄｓ１〜ＤｓＮをデジタル信号処理し、負荷回路３１０の異常や経年変化（劣化）を検出する。
【００３２】
インタフェース回路２３０は、ホストプロセッサ３２０との間でデータや制御信号を送受信可能に構成される。インタフェース回路２３０は、たとえばＩ２Ｃ（Inter IC）インタフェースやＳＰＩ（Serial Peripheral Interface）などを採用することができる。たとえばインタフェース回路２３０はレジスタ２４０と接続されており、ホストプロセッサ３２０はアドレスを指定してレジスタにアクセスすることで必要なデータを読み出し、あるいは書き込んでもよい。
【００３３】
以上がドライバ回路２００およびそれを備えるシステム３００の構成である。続いてドライバ回路２００の動作を説明する。
【００３４】
本発明者は、従来のドライバ回路について検討した結果、図２や図３に示すドライバ回路の出力信号（駆動電圧）の波形の乱れが、負荷回路３１０に含まれる意図しない寄生容量にもとづくことを認識するに至った。なおこの認識は本発明が成された時点において、当業者の一般的な認識ではないことに留意されたい。
【００３５】
図５（ａ）は、意図しない寄生容量を含まないシステム３００の一部の等価回路図であり、図５（ｂ）〜（ｄ）は、意図しない寄生容量を含むシステム３００の一部の等価回路図である。
【００３６】
図５（ｂ）には、負荷素子Ｚ＃と並列に、意図しない寄生容量Ｃｐが導入されている。以下、これを第１異常モードと称する。
【００３７】
図５（ｃ）では、隣接する２チャンネルの負荷素子Ｚ＃とＺ＃＋１の間に、意図しない寄生容量Ｃｐが導入されている。以下、これを第２異常モードと称する。第２異常モードは、交流的な短絡と把握される。
【００３８】
さらに本発明者は、負荷回路３１０の経年変化によって、負荷素子Ｚの容量ＣＬが、設計当初よりも小さくなる場合があることを認識した。これを第３異常モードという。
【００３９】
図５（ｄ）には、配線が断線したオープン異常が示される。オープン異常が発生すると、出力端子Ｐｏ＃から負荷Ｚ＃側を見た容量が小さくなる（第４異常モード）。オープン異常は、製造段階の初期不良として発生する場合もあれば、経年劣化によって徐々に進行して顕在化する場合もある。オープン異常も、容量の変動と一態様として把握でき、出力電圧Ｖｏの波形乱れを引き起こす。
【００４０】
図６（ａ）〜（ｃ）は、第１異常モード〜第３異常モードが発生したときの出力電圧Ｖｏの波形図である。比較のために正常時の波形を破線で示す。
【００４１】
図６（ａ）を参照する。ドライバＤｒの駆動能力は、寄生容量が存在しない状態において最適化されている。第１異常モードでは、ドライバＤｒ＃の負荷（容量）が正常時に比べて大きくなるため、出力電圧Ｖｏ＃の波形がなまる。
【００４２】
図６（ｂ）を参照する。第２異常モードでは、隣接する２つのチャンネルが、寄生容量Ｃｐによってカップリングされ、一方のチャンネルの出力電圧Ｖｏの高周波成分が、他方のチャンネルの出力電圧Ｖｏにスパイク状のノイズとして重畳される。
【００４３】
図６（ｃ）を参照する。第３異常モードでは、ドライバＤｒ＃の負荷（容量）が正常時に比べて小さくなるため、ドライバＤｒ＃の駆動能力が過剰となり、出力電圧Ｖｏ＃のオーバーシュート、アンダーシュートおよびそれに続くリンギングが発生する。
【００４４】
このように出力電圧Ｖｏの波形乱れは、容量の変動が原因となって発生する。実施の形態に係るドライバ回路２００によれば、容量検出回路２１０によって各チャンネルの容量を測定することにより、何らかの異常が発生していることを好適に検出することができる。
【００４５】
一実施例において、信号処理部２２０は、複数の出力端子Ｐｏ１〜ＰｏＮの容量Ｃｓ１〜ＣｓＮの経時的な変化を監視する。図７は、容量Ｃｓの経時的な変化を示す図である。横軸は時間（日付）であり、縦軸は測定された容量の平均値（あるいは典型値）を表す。容量Ｃｓは初期値ＣＩＮＩＴを１として正規化されている。この例では、時間とともに容量Ｃｓは低下していく。信号処理部２２０は、測定した容量Ｃｓの履歴をレジスタ２４０に保持してもよい。そして、初期容量ＣＩＮＩＴからの変化の割合が基準範囲を逸脱すると、経年劣化を示すアラートを発生してもよい。この例では、初期容量ＣＩＮＩＴを基準とする変化率が０．５を下回ると、異常のアラートが発生する。
【００４６】
アラートは、インタフェース回路２３０を介してホストプロセッサ３２０に通知される。ホストプロセッサ３２０は、図示しないユーザインタフェースを用いて、システム３００のユーザに経年劣化を警告してもよい。ユーザは、経年劣化のアラートに対処すべく、負荷回路３１０を交換するなどの措置を執ることができる。
【００４７】
信号処理部２２０は、容量Ｃｓの経時的な変化にもとづいて、劣化度を検出し、劣化度をホストプロセッサ３２０に通知してもよい。初期容量に対する変化率を劣化度としてもよいし、変化率を所定の演算式によって劣化度に変換してもよい。
【００４８】
ドライバＤｒ１〜ＤｒＮは、それらの駆動能力が、測定された容量Ｃｓの経時的な変化に応じて調節可能に構成される。駆動能力を調節するための構成は特に限定されず、たとえばドライバＤｒ１〜ＤｒＮの出力段のトランジスタのサイズを可変としてもよいし、ドライバＤｒ１〜ＤｒＮに流すバイアス電流を可変としてもよい。
【００４９】
全チャンネルのドライバＤｒ１〜ＤｒＮの駆動能力は一律に調節してもよい。具体的には初期容量に比べて容量Ｃｓが低下した場合、上述の第３異常モードが発生しているものと推定できる。
【００５０】
この場合において、容量低下の程度に応じて、駆動能力を低下させてもよい。これにより図６（ｃ）のオーバーシュートやアンダーシュートならびにそれらに続くリンギングを抑制できる。
【００５１】
反対に初期容量に比べて容量Ｃｓが増大した場合、増大の程度に応じて、駆動能力を増大させてもよい。これにより図６（ａ）の波形なまりを抑制できる。
【００５２】
なお、経年変化を監視する際に、複数の容量Ｃｓ１〜ＣｓＮの平均値に替えて、それらの最大値や最小値を用いてもよい。あるいは所定のチャンネルＣＨｘの容量Ｃｓｘを、複数の容量Ｃｓ１〜ＣｓＮの代表値として扱ってもよい。
【００５３】
変形例において、容量Ｃｓの履歴を全チャンネルについて個別に監視し、チャンネルごとに劣化の程度を監視してもよい。この場合、ドライバの駆動能力はチャンネルごとに最適化してもよい。
【００５４】
ドライバの駆動能力に加えて、あるいはそれに代えて、ドライバＤｒ１〜ＤｒＮの出力（駆動信号）の設定値を、測定された容量Ｃｓの経時的な変化に応じて調整可能としてもよい。
【００５５】
図８（ａ）〜（ｄ）は、複数のチャンネルＣＨ１〜ＣＨＮの容量分布を示す図である。横軸はチャンネル番号を、縦軸は各チャンネルの容量Ｃｓを示す。図８（ａ）は正常なシステム３００の容量分布であり、チャンネルに依存せずにフラットとなる。
【００５６】
図８（ｂ）は第１異常モードが発生しているシステム３００の容量分布であり、寄生容量Ｃｐが存在するチャンネルＣＨｉの容量が、その他のチャンネルＣＨｊ（ただしｊ≠ｉ）に比べて大きくなっている。したがって、あるチャンネルＣＨｊの容量Ｃｓｉが、それと隣接するチャンネルの容量Ｃｓｉ−１，Ｃｓｉ＋１より大きい場合（あるいは、いくつかあるいは全チャンネルの容量の平均値より大きい場合）、チャンネルＣＨｉにおいて第１異常モードが発生していると推定できる。
【００５７】
図８（ｃ）は第２異常モードが発生しているシステム３００の容量分布であり、寄生容量Ｃｐが存在する隣接する２チャンネルＣＨｊ、ＣＨｊ＋１の容量が、その他のチャンネルに比べて大きくなっている。したがって、ある隣接する２チャンネルの容量Ｃｓｊ，Ｃｓｊ＋１が、それと隣接するチャンネルの容量Ｃｓｊ−１，Ｃｓｊ＋２より大きい場合（あるいは、いくつかあるいは全チャンネルの容量の平均値より大きい場合）、チャンネルＣＨｊ，ＣＨｊ＋１において第２異常モードが発生していると推定できる。
【００５８】
図８（ｄ）は、オープン異常が発生しているシステム３００の容量分布である。チャンネルＣＨｋにおいて配線が断線している場合、そのチャンネルＣＨｋの容量Ｃｓｋは非常に小さくなる。したがって、あるチャンネルＣＨｋの容量Ｃｓｋが、それと隣接するチャンネルの容量Ｃｓｋ−１，Ｃｓｋ＋１より大きい場合（あるいは、いくつかあるいは全チャンネルの容量の平均値より大きい場合）、チャンネルＣＨｋにおいてオープン異常が発生していると推定できる。
【００５９】
このように、容量分布を取得することで、複数の容量の相対関係にもとづいて、第１異常モード、第２異常モードあるいはオープン異常を検出することができる。
【００６０】
さらにドライバ回路２００は異常モードを検出すると、その旨をホストプロセッサ３２０に通知する。この際に、異常が検出されたチャンネルの番号ｉ（ｊ，ｊ＋１あるいはｋ）を併せて送信してもよい。このチャンネル番号は、システム３００の故障解析に有用である。
【００６１】
図９は、一実施例に係るドライバ回路２００Ａの回路図である。容量検出回路２１０は、静電容量センサ２１２、セレクタ２１４、Ａ／Ｄコンバータ２１６を含む。
【００６２】
静電容量センサ２１２は、その入力端子２１３に接続される静電容量Ｃｓを測定し、出力端子２１５から静電容量Ｃｓを示す検出電圧Ｖｓを出力する。静電容量センサ２１２の回路構成は特に限定されず、公知技術を用いればよい。静電容量センサ２１２は、タッチパネルや静電容量スイッチに用いられる回路と同様のものを用いることができるため、ここでは詳細な説明を省略する。
【００６３】
セレクタ２１４は、容量検出回路２１０による容量測定を行う際に、静電容量センサ２１２の入力端子２１３を、複数の出力端子Ｐｏ１〜ＰｏＮのうち、制御信号ＳＥＬに応じたひとつに接続する。たとえばセレクタ２１４は、複数の第１スイッチＳＷ１１〜ＳＷ１Ｎを含む。Ａ／Ｄコンバータ２１６は、アナログの検出電圧Ｖｓを、デジタルの検出信号Ｄｓに変換する。セレクタ２１４によって、複数の出力端子Ｐｏ１〜ＰｏＮを順に選択することにより、容量検出回路２１０からは、複数の出力端子Ｐｏ１〜ＰｏＮの静電容量Ｃｓ１〜ＣｓＮを示す検出信号Ｄｓ１〜ＤｓＮが時分割で出力される。
【００６４】
複数のドライバＤｒ１〜ＤｒＮの出力と、出力端子Ｐｏ１〜ＰｏＮの間には、複数の第２スイッチＳＷ２１〜ＳＷ２Ｎが設けられる。通常の駆動状態において複数の第２スイッチＳＷ２１〜ＳＷ２Ｎはオン状態とされ、容量測定時には、それらはオフ状態となる。
【００６５】
図１０（ａ）、（ｂ）は、図９のドライバ回路２００Ａの動作波形図である。図１０（ａ）は、通常動作時を示す。通常動作時において、すべての第１スイッチＳＷ１１〜ＳＷ１Ｎがオフ、すべての第２スイッチＳＷ２１〜ＳＷ２Ｎがオンとなり、ドライバＤｒ１〜ＤｒＮの出力電圧Ｖｏ１〜ＶｏＮが、対応する負荷素子に印加される。
【００６６】
図１０（ｂ）は、容量測定にもとづく異常検出時を示す。容量測定時において、すべての第２スイッチＳＷ２１〜ＳＷ２Ｎがオフとされ、複数の第１スイッチＳＷ１１〜ＳＷ１Ｎが順にオンとされ、オンとなるチャンネルの容量Ｃｓが測定され、検出信号Ｄｓ１〜ＤｓＮが時分割で出力される。
【００６７】
（用途）
続いてドライバ回路２００の用途を説明する。図１１は、実施の形態に係るディスプレイシステム１００Ａのブロック図である。ディスプレイシステム１００Ａは、パネル１１０、ゲートドライバ１２０Ａ、ソースドライバ１３０Ａを備える。ゲートドライバ１２０Ａおよびソースドライバ１３０Ａは、ドライバ回路２００のアーキテクチャを用いて実装される。
【００６８】
ゲートドライバ１２０Ａは、複数のドライバＤｒ１〜ＤｒＭと、容量検出回路２１０を備える。ドライバＤｒ＃の負荷素子Ｚ＃は、対応するゲートラインＧＬ＃に接続される複数のＴＦＴである。容量検出回路２１０は、各ゲートラインＧＬ１〜ＧＬＭに接続される負荷素子Ｚ１〜ＺＭの容量Ｃｓ１〜ＣｓＭを検出する。
【００６９】
ソースドライバ１３０Ａは、複数のドライバＤｒ１〜ＤｒＮと、容量検出回路２１０を備える。ドライバＤｒ＃の負荷素子Ｚ＃は、対応するソースラインＳＬ＃に接続される複数のＴＦＴである。容量検出回路２１０は、各ソースラインＳＬ１〜ＳＬＮに接続される負荷素子Ｚ１〜ＺＭの容量Ｃｓ１〜ＣｓＭを検出する。
【００７０】
以上がディスプレイシステム１００Ａの構成である。ゲートドライバ１２０Ａに容量検出回路２１０を設けることにより、ゲートラインの異常を検出でき、ソースドライバ１３０Ａに容量検出回路２１０を設けることにより、ソースラインの異常を検出できる。そして、ゲートドライバ１２０Ａとソースドライバ１３０Ａの検出結果を統合することにより、異常が生じている画素を特定できる。すなわち、ゲートドライバ１２０Ａにおいて、チャンネルＣＨｉに異常が検出され、ソースドライバ１３０Ａにおいて、チャンネルＣＨｊに異常が検出された場合、ｉ行ｊ列目の画素に異常が生じていることを特定できる。
【００７１】
図１２は、プリンタシステム４００のブロック図である。プリンタシステム４００は、ヘッド４１０およびプリンタドライバ４２０を備える。ヘッド４１０は、アレイ状に配列された複数の負荷素子Ｚ１〜ＺＮを含む。負荷素子の種類は、プリンタの種類に応じており、インクジェットプリンタの場合はピエゾ素子、サーマルヘッドプリンタの場合、サーマルヘッド（駆動電流で発熱させるヒータ）、ＬＥＤプリンタの場合、ＬＥＤである。
【００７２】
プリンタドライバ４２０は、複数の負荷素子を駆動可能に構成され、上述のドライバ回路２００のアーキテクチャを用いて構成される。
【００７３】
ドライバ回路２００の用途は、プリンタやＬＣＤディスプレイに限定されない。たとえばμＬＥＤや有機ＥＬディスプレイの駆動回路に用いてもよいし、他チャンネルのアクチュエータの駆動回路に本発明を適用してもよい。
【００７４】
上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００７５】
（変形例１）
実施の形態では、信号処理部２２０の信号処理によって、ドライバ回路２００において異常を検出することとしたがその限りでなく、異常検出のための信号処理は、ホストプロセッサ３２０において行ってもよい。この変形例１では、容量検出回路２１０が測定した容量Ｃｓ１〜ＣｓＮが、インタフェース回路２３０を経由してホストプロセッサ３２０に受け渡され、ホストプロセッサ３２０が異常の有無（あるいは異常モード）を判定してもよい。
【００７６】
実施の形態では、電圧出力型のドライバ回路を説明したがその限りでなく、電流出力型のドライバ回路にも本発明は提供可能である。たとえば駆動対象の負荷が、ＬＥＤやサーマルヘッドである場合、ドライバ回路は、電流シンク型（あるいは電流ソース型）のドライバＤｒを含む。
【００７７】
以上、実施の形態にもとづき、本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を離脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。
【符号の説明】
【００７８】
１００  ディスプレイシステム
１１０  パネル
１１２  画素
１２０  ゲートドライバ
１３０  ソースドライバ
２００  ドライバ回路
Ｐｏ  出力端子
Ｄｒ  ドライバ
２１０  容量検出回路
２１２  静電容量センサ
２１４  セレクタ
２１６  Ａ／Ｄコンバータ
２２０  信号処理部
２３０  インタフェース回路
３００  システム
３１０  負荷回路
３２０  ホストプロセッサ
４００  プリンタシステム
４１０  ヘッド
【図１】
2020067563.tif 000003
【図２】
2020067563.tif 000004
【図３】
2020067563.tif 000005
【図４】
2020067563.tif 000006
【図５】
2020067563.tif 000007
【図６】
2020067563.tif 000008
【図７】
2020067563.tif 000009
【図８】
2020067563.tif 000010
【図９】
2020067563.tif 000011
【図１０】
2020067563.tif 000012
【図１１】
2020067563.tif 000013
【図１２】
2020067563.tif 000014