(57)【要約】【課題】レイアウトの自由度が向上された光電変換装置を提供すること。【解決手段】第１面を有する第１基板と、前記第１基板に配され、各々が、入射光を光電変換することにより信号電荷を生成する第１領域と、前記第１領域から移動した前記信号電荷を受ける第２領域と、を有する、複数のフォトダイオードと、前記第１基板の第１の深さに配され、複数の前記第２領域の間を分離するように第１の方向に延在する第１部分を含む第１の分離領域と、前記第１基板の、前記第１面に対して前記第１の深さよりも深い第２の深さに配され、複数の前記第１領域の間を分離するように前記第１の方向に対して平面視で交差する第２の方向に延在する第２部分を含む第２の分離領域と、を備え、平面視において、前記第１部分の一部と前記第２部分の一部とが互いに重なる。【選択図】図１
2020141122.tif 000002
【特許請求の範囲】
【請求項１】
第１面を有する第１基板と、
前記第１基板に配され、各々が、入射光を光電変換することにより信号電荷を生成する第１領域と、前記第１領域から移動した前記信号電荷を受ける第２領域と、を有する、複数のフォトダイオードと、
前記第１基板の第１の深さに配され、複数の前記第２領域の間を分離するように第１の方向に延在する第１部分を含む第１の分離領域と、
前記第１基板の、前記第１面に対して前記第１の深さよりも深い第２の深さに配され、複数の前記第１領域の間を分離するように前記第１の方向に対して平面視で交差する第２の方向に延在する第２部分を含む第２の分離領域と、
を備え、
平面視において、前記第１部分の一部と前記第２部分の一部とが互いに重なる
ことを特徴とする光電変換装置。
【請求項２】
前記第１領域と前記第２領域との間の一部を分離する第３の分離領域を更に備える
ことを特徴とする請求項１に記載の光電変換装置。
【請求項３】
前記複数のフォトダイオードのうちの２以上のフォトダイオードに対応して配されたマイクロレンズを更に備える
ことを特徴とする請求項１又は２に記載の光電変換装置。
【請求項４】
前記第１基板は、前記第１面に対向する第２面を更に有し、
前記入射光は、前記第２面の側から入射される
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記複数のフォトダイオードのうちの少なくとも２つのフォトダイオードについて、前記第１領域の面積は互いに異なる
ことを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
【請求項６】
前記少なくとも２つのフォトダイオードは、第１の色の前記入射光に対して感度を有する第１のフォトダイオードと、前記第１の色とは異なる第２の色の前記入射光に対して感度を有する第２のフォトダイオードと、を含む
ことを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
【請求項７】
前記第１面に接合された第２基板を更に備え、
前記第２基板は、前記複数のフォトダイオードから出力される信号を処理する信号処理回路を含む
ことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
【請求項８】
前記複数のフォトダイオードの各々は、アバランシェダイオードであり、
前記第２領域は、前記信号電荷によりアバランシェ増倍が生じるアバランシェ領域である、
ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
【請求項９】
前記複数のフォトダイオードの各々は、第１のバイアス電圧が印加され、前記アバランシェ増倍が生じない状態に制御されることにより、前記信号電荷を前記第１領域に蓄積する蓄積モードと、前記第１のバイアス電圧とは異なる第２のバイアス電圧が印加され、前記アバランシェ増倍が生じる状態に制御されることにより、前記第１領域に蓄積された前記信号電荷を読み出す読み出しモードと、により動作可能である
ことを特徴とする請求項８に記載の光電変換装置。
【請求項１０】
前記複数のフォトダイオードは、複数の行及び複数の列をなして行列状に配されており、
前記第１部分は、前記行及び前記列のいずれとも異なる方向に延在する
ことを特徴とする請求項８又は９に記載の光電変換装置。
【請求項１１】
前記複数のフォトダイオードのうちの少なくとも２つのフォトダイオードが矩形の領域に配されており、
前記第１部分は、前記矩形の対角線方向に延在する
ことを特徴とする請求項８乃至１０のいずれか１項に記載の光電変換装置。
【請求項１２】
第１面と、前記第１面に対向する第２面とを有する第１基板と、
前記第１基板に配され、各々が、前記第２面の側から入射された入射光を光電変換することにより信号電荷を生成する第１領域と、前記第１領域から移動した前記信号電荷を受ける第２領域と、を有する、複数のフォトダイオードと、
前記複数のフォトダイオードのうちの２以上を含む第１のフォトダイオード群に対応して、前記第２面の側に配された第１のマイクロレンズと、
を備え、
前記第２領域は、前記第１基板の第１の深さに配され、
前記第１領域は、前記第１面に対して前記第１の深さよりも深い第２の深さに配され、
平面視において、前記第１のフォトダイオード群に含まれる前記第１領域の形状と前記第２領域の形状とが互いに異なる
ことを特徴とする光電変換装置。
【請求項１３】
前記第１基板の第１の深さに配され、前記第１のフォトダイオード群に含まれる複数の前記第２領域の間を分離するように第１の方向に延在する第１部分を含む第１の分離領域と、
前記第１基板の、前記第１面に対して前記第１の深さよりも深い第２の深さに配され、前記第１のフォトダイオード群に含まれる複数の前記第１領域の間を分離するように前記第１の方向に対して前記平面視で交差する第２の方向に延在する第２部分を含む第２の分離領域と、
を更に備える
ことを特徴とする請求項１２に記載の光電変換装置。
【請求項１４】
前記第１領域と前記第２領域との間の一部を分離する第３の分離領域を更に備える
ことを特徴とする請求項１２又は１３に記載の光電変換装置。
【請求項１５】
前記第１のフォトダイオード群の複数の前記第２領域の各々から電荷が転送されるフローティングディフュージョンを更に備える
ことを特徴とする請求項１２乃至１４のいずれか１項に記載の光電変換装置。
【請求項１６】
前記第１領域と前記第２領域の間に、前記第１領域及び前記第２領域に接するように配された第３領域を更に備える
ことを特徴とする請求項１２乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記第３領域の中の前記信号電荷に対するポテンシャルが、前記第１領域から前記第２領域に向かう経路上に沿って単調に増加している
ことを特徴とする請求項１６に記載の光電変換装置。
【請求項１８】
前記平面視において、前記第１のフォトダイオード群に含まれる複数の前記第２領域の形状が互いに異なる
ことを特徴とする請求項１２乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
前記平面視において、前記第１のフォトダイオード群に含まれる複数の前記第２領域の面積が互いに異なる
ことを特徴とする請求項１２乃至１８のいずれか１項に記載の光電変換装置。
【請求項２０】
前記複数のフォトダイオードのうちの前記第１のフォトダイオード群に含まれるフォトダイオードとは異なる２以上を含む第２のフォトダイオード群に対応して、前記第２面の側に配された第２のマイクロレンズを更に備え、
前記平面視において、前記第１のフォトダイオード群に含まれる前記第１領域の形状と、前記第２のフォトダイオード群に含まれる前記第１領域の形状とが互いに異なる
ことを特徴とする請求項１２乃至１９のいずれか１項に記載の光電変換装置。
【請求項２１】
前記平面視において、前記第１のフォトダイオード群に含まれる前記第１領域の形状と、前記第２のフォトダイオード群に含まれる前記第１領域の形状とが同一である
ことを特徴とする請求項２０に記載の光電変換装置。
【請求項２２】
前記第１のフォトダイオード群に含まれるフォトダイオードは、第１の色の前記入射光に対して感度を有し、前記第２のフォトダイオード群に含まれるフォトダイオードは、前記第１の色とは異なる第２の色の前記入射光に対して感度を有する
ことを特徴とする請求項２０又は２１に記載の光電変換装置。
【請求項２３】
前記第１のフォトダイオード群と前記第２のフォトダイオード群の間を分離するＤＴＩ(Deep Trench Isolation)を更に備える
ことを特徴とする請求項２０乃至２２のいずれか１項に記載の光電変換装置。
【請求項２４】
前記複数のフォトダイオードのうちの１つのみを含む第３のフォトダイオード群に対応して、前記第２面の側に配された第３のマイクロレンズを更に備える
ことを特徴とする請求項１２乃至２３のいずれか１項に記載の光電変換装置。
【請求項２５】
請求項１乃至２４のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と
を備えることを特徴とする撮像システム。
【請求項２６】
移動体であって、
請求項１乃至２４のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と
を備えることを特徴とする移動体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置、撮像システム及び移動体に関する。
【背景技術】
【０００２】
アバランシェ（電子なだれ）増倍を利用することにより、単一光子レベルの微弱光を検出することが可能なアバランシェダイオードが知られている。特許文献１には、１つの画素に複数のアバランシェダイオードが配されている構成の撮像装置が開示されている。
【０００３】
また、像面位相差オートフォーカスのために、各画素に複数の光電変換部を有するイメージセンサが知られている。このようなイメージセンサにおいては、被写体がストライプ模様等の視差が表れにくいものである場合に、オートフォーカスの精度が低下することがある。特許文献２には、焦点検出画素の配置方向を２種類にすることで焦点検出精度を向上させる技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１８−１５７３８７号公報
【特許文献２】特開２０１１―５３５１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１又は特許文献２に記載されているようなフォトダイオードを用いた光電変換装置において、フォトダイオードが構成される半導体基板の厚さ方向の位置に応じて求められる機能が異なる場合がある。しかしながら、特許文献１及び特許文献２のいずれにおいても、基板の厚さ方向の位置と機能の関係に着目した検討はなされていない。
【０００６】
本発明は、フォトダイオードの構造を基板の厚さ方向の位置を考慮して適正化し得る光電変換装置、撮像システム及び移動体を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、第１面を有する第１基板と、前記第１基板に配され、各々が、入射光を光電変換することにより信号電荷を生成する第１領域と、前記第１領域から移動した前記信号電荷を受ける第２領域と、を有する、複数のフォトダイオードと、前記第１基板の第１の深さに配され、複数の前記第２領域の間を分離するように第１の方向に延在する第１部分を含む第１の分離領域と、前記第１基板の、前記第１面に対して前記第１の深さよりも深い第２の深さに配され、複数の前記第１領域の間を分離するように前記第１の方向に対して平面視で交差する第２の方向に延在する第２部分を含む第２の分離領域と、を備え、平面視において、前記第１部分の一部と前記第２部分の一部とが互いに重なることを特徴とする光電変換装置が提供される。
【発明の効果】
【０００８】
本発明によれば、フォトダイオードの構造を基板の厚さ方向の位置を考慮して適正化し得る光電変換装置、撮像システム及び移動体を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態に係るアバランシェダイオードの断面模式図である。
【図２】第１実施形態に係るアバランシェダイオードの平面模式図である。
【図３】第１実施形態に係るアバランシェダイオードのポテンシャル図である。
【図４】画素配列の例を示す平面模式図である。
【図５】分離部を重ねて示した平面模式図である。
【図６】第２実施形態に係る光電変換装置のブロック図である。
【図７】第２実施形態に係る画素のブロック図である。
【図８】第２実施形態に係るアバランシェダイオードの平面模式図及び断面模式図である。
【図９】分離部を重ねて示した平面模式図である。
【図１０】第３実施形態に係る光電変換装置の断面模式図である。
【図１１】第４実施形態に係る光電変換装置の断面模式図である。
【図１２】第５実施形態に係る光電変換装置のブロック図である。
【図１３】第５実施形態に係る画素の等価回路図である。
【図１４】第５実施形態に係るフォトダイオードの平面模式図である。
【図１５】第５実施形態に係るフォトダイオードの断面模式図である。
【図１６】第５実施形態に係るフォトダイオードの断面模式図である。
【図１７】第５実施形態に係るフォトダイオードの断面模式図である。
【図１８】第５実施形態に係る画素の平面模式図である。
【図１９】第５実施形態に係る半導体領域の配置の第１の例を示す模式図である。
【図２０】第５実施形態に係る半導体領域の配置を第２の例を示す模式図である。
【図２１】第５実施形態に係る画素の配置例を示す平面模式図である。
【図２２】第６実施形態に係る画素の平面模式図である。
【図２３】第６実施形態に係る画素の配置例を示す平面模式図である。
【図２４】第６実施形態の変形例に係る画素の平面模式図である。
【図２５】第７実施形態に係る画素の平面模式図である。
【図２６】第７実施形態の変形例に係る画素の平面模式図である。
【図２７】第８実施形態に係るアバランシェダイオードの断面模式図である。
【図２８】第８実施形態に係るアバランシェダイオードの斜視模式図である。
【図２９】第９実施形態に係るフォトダイオードの平面模式図である。
【図３０】第９実施形態に係るフォトダイオードの断面模式図である。
【図３１】第１０実施形態に係るフォトダイオードの平面模式図である。
【図３２】第１０実施形態に係るフォトダイオードの断面模式図である。
【図３３】第１０実施形態に係るフォトダイオードの斜視模式図である。
【図３４】第１０実施形態に係る画素の平面模式図である。
【図３５】第１１実施形態に係る半導体領域の配置を示す平面模式図である。
【図３６】第１１実施形態に係るフォトダイオードの断面模式図である。
【図３７】第１１実施形態に係るフォトダイオードの斜視模式図である。
【図３８】第１２実施形態に係る画素の配置例を示す平面模式図である。
【図３９】第１３実施形態に係る撮像システムのブロック図である。
【図４０】第１４実施形態に係る撮像システム及び移動体のブロック図である。
【発明を実施するための形態】
【００１０】
［第１実施形態］
第１実施形態に係る光電変換装置について説明する。本実施形態の光電変換装置は、一例として、画像を撮影するための撮像装置であるものとする。本実施形態の光電変換装置は、１又は複数の画素を有しており、各画素は、１又は複数のアバランシェダイオードを含む。アバランシェダイオードで生じる電荷対のうち信号電荷として用いられる電荷の導電型を第１導電型と呼ぶ。また、第１導電型と反対の導電型を第２導電型と呼ぶ。
【００１１】
図１は、本実施形態に係るアバランシェダイオードの断面模式図である。本実施形態のアバランシェダイオードは、半導体基板１５（第１基板）に配される。半導体基板１５は、第１面と、第１面に対向する第２面とを有する。例えば、第１面は半導体基板１５の表面であり、第２面は半導体基板１５の裏面である。本実施形態では、第１面から第２面へ向かう方向を深さ方向と呼ぶ。半導体基板１５の表面側には、トランジスタのゲート電極、多層配線構造等が配される。
【００１２】
分離部１６Ａ、１６Ｂは、半導体領域間を電気的に分離する領域である。分離部１６Ａ、１６Ｂは、ＬＯＣＯＳ（Local Oxidation Of Silicon）、ＳＴＩ（Shallow Trench Isolation）、ＤＴＩ（Deep Trench Isolation）等による絶縁分離領域であり得る。また、分離部１６Ａ、１６Ｂは、Ｐ型半導体領域とＮ型半導体領域とのＰＮ接合によるＰＮ分離領域であってもよい。
【００１３】
図１に示されているように、半導体基板１５には、第１の分離領域として機能する分離部１６Ａによって囲われた領域が形成されている。分離部１６Ａによって囲われた領域には、第１導電型の第１半導体領域７１と、第２半導体領域７６とが配されている。更に、半導体基板１５には、第２の分離領域として機能する分離部１６Ｂによって囲われた領域が形成されている。分離部１６Ｂによって囲われた領域には、第３半導体領域７４と、第２導電型の第４半導体領域７２と、第５半導体領域７５とが配される。また、半導体基板１５の第１面の上には、第１半導体領域７１に接するように配されたコンタクトプラグ７７が設けられている。コンタクトプラグ７７は、アバランシェダイオードの端子として機能する。
【００１４】
第１半導体領域７１、第２半導体領域７６及び分離部１６Ａは、深さＸ（第１の深さ）に配される。第１半導体領域７１と第２半導体領域７６とは、深さ方向に対して垂直な方向（図１中の横方向）に接している。第２半導体領域７６は、第１半導体領域７１と分離部１６Ａとの間に配される。
【００１５】
ここで、第１半導体領域７１、第２半導体領域７６及び分離部１６Ａが深さＸに配されるとは、例えば、半導体基板１５内に注入された不純物濃度が最も高い領域（ピーク）が深さＸであることをいう。しかしながら、これはピークが深さＸに厳密に一致していることを意味するものではなく、ピークが深さＸから設計誤差、製造誤差等によりずれている場合もピークが深さＸに配されている状態に含まれるものとする。
【００１６】
第３半導体領域７４及び第４半導体領域７２は、第１面に対して深さＸよりも深い深さＹに配される。第５半導体領域７５は、第１面に対して深さＹよりも深い深さＺ（第２の深さ）に配される。分離部１６Ｂは、深さＹ及び深さＺに配される。第３半導体領域７４と第４半導体領域７２とは深さ方向に対して垂直な方向に接している。第４半導体領域７２は、第３半導体領域７４と分離部１６Ｂとの間に配される。第５半導体領域７５と分離部１６Ｂとは深さ方向に対して垂直な方向に接している。
【００１７】
図２（ａ）、図２（ｂ）及び図２（ｃ）は、本実施形態に係るアバランシェダイオードの平面模式図である。図２（ａ）、図２（ｂ）及び図２（ｃ）は、それぞれ、深さＸ、深さＹ及び深さＺにおける平面模式図を示している。
【００１８】
図２（ａ）に示されるように、深さＸにおいて、第１半導体領域７１は、第２半導体領域７６に内包される。また、第２半導体領域７６は、分離部１６Ａに内包される。なお、図２（ａ）の距離Ｒは、第１半導体領域７１と分離部１６Ａとの間の距離を示している。
【００１９】
図２（ｂ）に示されるように、深さＹにおいて、第３半導体領域７４は、第４半導体領域７２に内包される。また、第４半導体領域７２は、分離部１６Ｂに内包される。図２（ｃ）に示されるように、深さＺにおいて、第５半導体領域７５は、分離部１６Ｂに内包される。
【００２０】
図１、図２（ａ）、図２（ｂ）及び図２（ｃ）に示されるように、平面視において、第１半導体領域７１は、第３半導体領域７４の少なくとも一部と重なる。また、平面視において、第３半導体領域７４及び第４半導体領域７２は、第５半導体領域７５の少なくとも一部と重なる。更に、平面視において、第２半導体領域７６は、第４半導体領域７２の少なくとも一部と重なる。ここで、分離部１６Ａと分離部１６Ｂの平面視における形状は互いに異なる。
【００２１】
図３（ａ）及び図３（ｂ）は、本実施形態に係るアバランシェダイオードのポテンシャルの一例を示すグラフである。図３（ａ）は、図１に示される断面図の線分ＪＫ及び線分ＧＨにおけるポテンシャルの分布を示している。図３（ｂ）は、図１に示される断面図の線分ＡＢ及び線分ＣＤにおけるポテンシャルの分布を示している。半導体領域内のポテンシャルは、コンタクトプラグ７７に印加される電位により変化する。図３（ａ）及び図３（ｂ）に示すポテンシャルは、アバランシェダイオードに逆バイアス電圧が印加されるように電位が供給されている場合のものである。この電位は、アバランシェダイオードの外部に設けられた電源電圧線から、クエンチ回路等の回路を介して供給される。また、電位のレベルは、アバランシェダイオードでアバランシェ増倍が生じるように設定されている。
【００２２】
図３（ａ）において、破線２０は、線分ＧＨにおけるポテンシャル分布を示しており、実線２１は、線分ＪＫにおけるポテンシャル分布を示している。これらのポテンシャルは、信号電荷である電子についてのポテンシャルを示している。なお、信号電荷が正孔である場合にはポテンシャルの高低の関係が逆になる。横軸の深さＸ、Ｙ、Ｚ、Ｗは、図１に示されている対応する符号が付された位置の深さに対応している。すなわち、図３（ａ）のＸ、Ｙ、Ｚはそれぞれ、図１に示した深さＸ、深さＹ及び深さＺを示している。また、深さＷは深さＹと深さＺとの間の深さである。
【００２３】
図３（ａ）のポテンシャルの各レベルについて説明する。ＸＨレベルは、第４半導体領域７２のポテンシャルを示している。Ｈレベルは、第３半導体領域７４のポテンシャルを示している。Ｍレベルは、第２半導体領域７６のポテンシャルを示している。Ｌレベルは、第１半導体領域７１のポテンシャルを示している。なお、第３半導体領域７４のポテンシャルよりも第２半導体領域７６のポテンシャルの方が低いものとしているが逆であってもよい。また、第４半導体領域７２のポテンシャルよりも第３半導体領域７４のポテンシャルの方が低いものとしているが同一であってもよい。また、第２半導体領域７６のポテンシャルよりも第１半導体領域７１のポテンシャルの方が低いものとしているが同一であってもよい。
【００２４】
破線２０により示されている線分ＧＨにおけるポテンシャルについて説明する。深さＺにおいて、ポテンシャルは、ＸＨレベルとＨレベルの間である。深さＺから深さＷに向かうにつれて徐々にポテンシャルは低下する。そして、深さＷから深さＹに向かうにつれて徐々にポテンシャルが上昇し、深さＹにおいてＸＨレベルとなる。更に、深さＹから深さＸに向かうにつれて徐々にポテンシャルが低下する。深さＸ近傍において、ポテンシャルはＭレベルとなる。
【００２５】
アバランシェダイオードを通過する実線２１により示されている線分ＪＫにおけるポテンシャルについて説明する。深さＺにおいて、ポテンシャルは、ＸＨレベルとＨレベルの間である。深さＺから深さＹに向かうにつれて徐々にポテンシャルは低下し、深さＹの近傍でポテンシャルの傾きが大きくなる。そして、ポテンシャルは、深さＹにおいて、Ｈレベルとなる。深さＹから深さＸに向かうにつれて、ポテンシャルは急激に低下する。すなわち、深さＹから深さＸの間に急峻なポテンシャル勾配が形成されている。深さＸにおいて、ポテンシャルはＬレベルとなる。
【００２６】
深さＺにおいて、線分ＧＨ及び線分ＪＫにおけるポテンシャルはほぼ同一となっている。また、深さＺの近傍において、線分ＧＨ及び線分ＪＫの位置では、半導体基板１５の第１面の側に向かって緩やかに低下するポテンシャル勾配が形成されている。そのため、入射光により画素内の半導体領域で生成された電荷は、このポテンシャル勾配によって第１面の側に向かって移動する。
【００２７】
線分ＪＫにおいて、深さＷから深さＹに近づくにつれて半導体基板１５の第１面の側に向かって緩やかに低下するポテンシャル勾配が形成されている。これにより、電荷は第１面の側に向かって移動する。一方、線分ＧＨにおいては、深さＷから深さＹに近づくにつれて、半導体基板１５の第１面の側に向かって緩やかに上昇するポテンシャル勾配が形成されている。このポテンシャル勾配は、第１面に向かう電荷に対するポテンシャル障壁となる。このポテンシャル障壁（第４半導体領域７２）は、第５半導体領域７５から第２半導体領域７６に電荷が移動することを抑制する。これに対し、線分ＧＨの位置から線分ＪＫへの横方向のポテンシャル勾配は小さいため、深さＷから深さＹの範囲において、線分ＧＨの近傍に存在する電荷は、第１面に向かって移動する過程で線分ＪＫの付近に移動しやすくなる。
【００２８】
線分ＪＫで示した領域の近傍に移動した電荷は、深さＹから深さＸの範囲にかけて形成されている急峻なポテンシャル勾配、すなわち強電界によって加速される。強電界によって加速された電荷は、第１半導体領域７１に到達する。このようにして、線分ＪＫの近傍の深さＹから深さＸの領域においてアバランシェ増倍が起こる。これに対し、線分ＧＨに示した領域においては、線分ＪＫの深さＹから深さＸの領域よりもアバランシェ増倍が起きにくいポテンシャル分布となっている。
【００２９】
このような構造を実現する一例として、第１半導体領域７１のポテンシャルと第３半導体領域７４のポテンシャルとの差を、第２半導体領域７６のポテンシャルと第４半導体領域７２のポテンシャルとの差よりも大きくする構成が挙げられる。このようなポテンシャル構造とすることにより、アバランシェダイオードにおいてアバランシェ増倍が起こる構成が実現される。また、この構成では、アバランシェ増倍が起きにくい部分があることに起因する感度の低下も以下の理由により軽減されている。
【００３０】
第３半導体領域７４のポテンシャルは、第４半導体領域７２のポテンシャルよりも低い。そのため、第４半導体領域７２は、第５半導体領域７５に存在する信号電荷に対するポテンシャル障壁として機能する。これにより、第５半導体領域７５のうちの第４半導体領域７２又は第３半導体領域７４に重なる領域に存在する信号電荷が、第３半導体領域７４を介して第１半導体領域７１に移動しやすくなり、電荷が集められるため感度低下が軽減される。
【００３１】
図３（ａ）には、第３半導体領域７４がＰ型半導体領域である場合のポテンシャル構造が示されている。しかしながら、第３半導体領域７４がＮ型半導体領域である場合であっても、線分ＧＨ、線分ＪＫのそれぞれについて深さＹにおけるポテンシャルの大小関係は変わらない。すなわち、深さＹにおいて、線分ＧＨにおけるポテンシャルは、線分ＪＫにおけるポテンシャルよりも高い。
【００３２】
また、図３（ａ）では、第２半導体領域７６がＮ型半導体領域である場合のポテンシャル構造が示されているが、Ｐ型半導体領域であっても、線分ＧＨ、線分ＪＫのそれぞれについて深さＹにおけるポテンシャルの大小関係は変わらない。すなわち、深さＹにおいて、線分ＧＨにおけるポテンシャルは、線分ＪＫにおけるポテンシャルよりも高い。
【００３３】
なお、第５半導体領域７５の各部分において生じた電荷は、線分ＪＫで示した領域付近に移動してアバランシェ増倍を起こすため、１つの画素の感度は、分離部１６Ｂに内包される第５半導体領域７５の平面視における面積におおよそ比例する。
【００３４】
図３（ｂ）において、破線２２は、線分ＣＤ、すなわち深さＹにおけるポテンシャル分布を示しており、実線２３は、線分ＡＢ、すなわち深さＸにおけるポテンシャル分布を示している。ＸＨレベル、Ｈレベル、Ｍレベル、Ｌレベルの意味は図３（ａ）と同様であるため説明を省略する。
【００３５】
破線２２により示されるポテンシャルは、水平位置に応じてＸＨレベルとＨレベルの間で変化する。第３半導体領域７４の近傍においてポテンシャルが低くなっている。実線２３により示されるポテンシャルは、水平位置に応じてＸＨレベルとＬレベルの間で変化する。より具体的には、分離部１６Ａから第１半導体領域７１に近づくにつれて徐々にポテンシャルが低くなる分布となっている。分離部１６Ａと第１半導体領域７１との間に位置する第２半導体領域７６のポテンシャルは、分離部１６Ａから第１半導体領域７１に向かって緩やかに変化する。このポテンシャル分布は、第２半導体領域７６の不純物濃度が比較的低濃度になるように不純物の注入を行うことにより実現され得る。
【００３６】
本実施形態では、分離部１６Ａと第１半導体領域７１との間に第２半導体領域７６を配置することにより、分離部１６Ａと第１半導体領域７１との間が一定の距離Ｒだけ離されている。これにより、第１半導体領域７１のポテンシャルと第３半導体領域７４のポテンシャルの差による電界の強度に比べて、分離部１６Ａのポテンシャルと第１半導体領域７１のポテンシャルの差による電界の強度を低くすることができる。したがって、分離部１６Ａと第１半導体領域７１とのＰＮ接合において発生するアバランシェ増倍によってトンネル効果によるノイズが生じることが抑制される。
【００３７】
以上のように、深さＸに配された分離部１６Ａは、信号電荷によるアバランシェ増倍が生じるアバランシェ領域（第２領域）を画定している。また、深さＺに配された分離部１６Ｂは、入射光を光電変換することにより信号電荷を生成する感度領域（第１領域）を画定している。上述のように、深さＸの分離部１６Ａは、トンネル効果によるノイズを低減する観点から、分離部１６Ａと第１半導体領域７１との間の距離Ｒをある程度確保するように設計される。これに対し、深さＺの分離部１６Ｂは、各画素の感度領域の位置及び感度の大きさが所望のものになるように形状、面積等を調整して設計される。このように、アバランシェ領域の形状と感度領域の形状とは、設計制約が互いに異なるため、これらは互いに異なる形状が最適となる場合がある。そこで、本実施形態では、平面視において、分離部１６Ａの形状と、分離部１６Ｂの形状とが互いに異なっている。これにより、レイアウトの自由度が向上された光電変換装置が提供され、アバランシェ領域の形状と感度領域の形状とをそれぞれの性質に適した形状に設計することができる。
【００３８】
分離部１６Ａの形状と、分離部１６Ｂの形状とが互いに異なっている構成の一例として、分離部１６Ａに内包される面積と分離部１６Ｂに内包される面積を異ならせてもよい。例えば、感度を大きくしたい画素については分離部１６Ａに内包される面積に比して分離部１６Ｂに内包される面積を大きくすることにより、分離部１６Ｂが隣接した画素の一部に重なるよう配置されてもよい。上述のように本実施形態のアバランシェダイオードにおいては、第５半導体領域７５に存在する信号電荷は、第３半導体領域７４を介して第１半導体領域７１に移動しやすい。したがって、第５半導体領域７５で生じた信号電荷は第１半導体領域７１に集められるため、分離部１６Ａに内包される面積に比して分離部１６Ｂに内包される面積を大きくした場合であっても、同様にアバランシェ増倍が起こる。一部の画素の分離部１６Ｂに内包される面積を大きくした構成の例を図４に示す。
【００３９】
図４（ａ）、図４（ｂ）及び図４（ｃ）は、一部の画素において、分離部１６Ａに内包される面積よりも分離部１６Ｂに内包される面積を大きくした画素配列の例を示す平面模式図である。図４（ａ）は、深さＸにおける平面模式図であり、図４（ｂ）は、深さＹにおける平面模式図であり、図４（ｃ）は、深さＺにおける平面模式図である。これらの図に示されるように、半導体基板１５に配された複数の画素は、複数の行及び複数の列をなすように配列されている。図４（ａ）、図４（ｂ）及び図４（ｃ）には、複数の画素のうちの４行×４列分が抜き出されて示されている。
【００４０】
図４（ａ）に示されるように、深さＸにおいて、第１半導体領域７１は、第２半導体領域７６に内包される。また、第２半導体領域７６は、分離部１６Ａに内包される。第１半導体領域７１と分離部１６Ａの間の最小距離は、いずれの画素においても距離Ｒである。
【００４１】
図４（ｂ）に示されるように、深さＹにおいて、第３半導体領域７４は、第４半導体領域７２に内包される。また、第４半導体領域７２は、分離部１６Ｂに内包される。図４（ｃ）に示されるように、深さＺにおいて、第５半導体領域７５は、分離部１６Ｂに内包される。図４（ｃ）の第５半導体領域７５内に示されている「Ｒｅｄ」、「Ｇｒｅｅｎ」、「Ｂｌｕｅ」の文字は、対応する画素が、それぞれ、赤色画素、緑色画素、青色画素であることを示している。赤色画素、緑色画素、青色画素は、それぞれ、赤色、緑色、青色のカラーフィルタが設けられている画素である。本実施形態において、赤色画素、緑色画素、青色画素は、ベイヤー配列をなしている。
【００４２】
図４（ｃ）に示されるように、本実施形態では緑色画素の分離部１６Ｂに内包される面積が他の色の画素のそれよりも大きい。これを実現するため、緑色画素の分離部１６Ｂは、平面視において、隣接する赤色画素又は青色画素との間の分離部１６Ａに対して外側に超えるように配されている。言い換えると、平面視において、分離部１６Ａの形状と、分離部１６Ｂの形状とが互いに異なっている。これにより、緑色画素の感度領域の面積を他の色の画素の感度領域の面積よりも広くすることができ、緑色画素の感度を大きくすることができる。人間の目の感度は、赤色又は青色よりも緑色に対して強いことから、図４（ｃ）のように緑色画素の感度領域の面積を赤色画素又は青色画素の感度領域の面積よりも広くすることにより、実質的な画質が向上する。
【００４３】
なお、設計要求によっては、緑色画素以外の色の画素を大きくする構成であってもよい。すなわち、より一般的な形で言い換えると、光電変換装置に含まれる２つのアバランシェダイオードについて、分離部１６Ｂにより囲まれる感度領域の面積が互いに異なっていてもよい。そして、この２つのアバランシェダイオードは、第１の色の入射光に対して感度を有する第１のアバランシェダイオードと、第１の色とは異なる第２の色の入射光に対して感度を有する第２のアバランシェダイオードと言い換えることができる。
【００４４】
図５（ａ）及び図５（ｂ）を参照して、分離部１６Ａと分離部１６Ｂの位置関係をより詳細に説明する。図５（ａ）は、図４（ａ）の分離部１６Ａと図４（ｂ）の分離部１６Ｂとを重ねて示した平面模式図である。図５（ｂ）は、分離部１６Ａと分離部１６Ｂとの交差部Ｗの拡大図である。図５（ｂ）に示されるように、分離部１６Ａは、ｘ１方向（第１の方向）に延在する第１部分Ｐ１を含む。また、分離部１６Ｂは、ｘ１方向に対して平面視で交差するｘ２方向（第２の方向）に延在する第２部分Ｐ２を含む。このとき、平面視において、第１部分Ｐ１の一部と第２部分Ｐ２の一部とが、重畳部Ｐ３において互いに重なっている。
【００４５】
以上のように、本実施形態によれば、平面視において、アバランシェ領域の間を分離する分離部１６Ａの形状と、感度領域の間を分離する分離部１６Ｂの形状とが互いに異なっている。より具体的には、平面視において、分離部１６Ａの第１部分Ｐ１の一部と分離部１６Ｂの第２部分Ｐ２の一部とが重畳部Ｐ３において互いに重なっている。これにより、レイアウトの自由度が向上された光電変換装置が提供される。
【００４６】
また、本実施形態によれば、第３の分離領域として機能する第４半導体領域７２が、アバランシェ領域と感度領域との間の一部を分離するように配されている。これにより、第５半導体領域７５に存在する信号電荷が、第３半導体領域７４を介して第１半導体領域７１に移動しやすくなるため感度が向上される。
【００４７】
本実施形態の説明において、アバランシェダイオードに印加されるバイアス電圧はアバランシェ増倍が生じる状態になるように制御されているものとしているが、これだけでなくアバランシェ増倍が生じない状態にも制御可能であってもよい。言い換えると、本実施形態のアバランシェダイオードは、信号電荷を感度領域に蓄積する蓄積モードと、感度領域に蓄積された信号電荷を読み出す読み出しモードと、の２種のモードにより動作可能であってもよい。ここで、蓄積モードとは、アバランシェダイオードに第１のバイアス電圧が印加され、アバランシェ増倍が生じない状態に制御されるモードである。アバランシェダイオードが蓄積モードであるときに光電変換により生じた電荷は、感度領域内に蓄積される。読み出しモードとは、第１のバイアス電圧とは異なる第２のバイアス電圧が印加され、アバランシェ増倍が生じる状態に制御されるモードである。このようにアバランシェダイオードが２種のモードで制御されることにより、感度領域に所定時間だけ信号電荷を蓄積してから、所定時間内に蓄積された信号電荷に応じた信号を読み出すような動作が実現可能となる。
【００４８】
［第２実施形態］
第２実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。
【００４９】
図６は、本実施形態に係る光電変換装置１０のブロック図である。光電変換装置１０は、画素部１０６、制御パルス生成部１０９、水平走査回路１０４、列回路１０５、信号線１０７、出力回路１０８及び垂直走査回路１０３を有している。
【００５０】
画素部１０６は、複数の行及び複数の列をなすように配された複数の画素１００を有している。各々の画素１００は、光電変換素子１０１及び画素信号処理部１０２を含む。光電変換素子１０１は、光電変換装置１０に入射された光を電気信号に変換する。画素信号処理部１０２は、当該電気信号を信号線１０７を介して列回路１０５に出力する。
【００５１】
垂直走査回路１０３は、制御パルス生成部１０９から供給された制御パルスに基づいて各画素１００を画素行ごとに駆動するための制御パルスを供給する。垂直走査回路１０３には、シフトレジスタ、アドレスデコーダ等の論理回路が用いられ得る。信号線１０７は、画素部１０６の列ごとに配されている。信号線１０７は、垂直走査回路１０３により選択された画素１００から出力された信号を列回路１０５に伝送する。
【００５２】
列回路１０５には、信号線１０７を介して各画素１００の信号が入力される。列回路１０５は入力された信号に対して、所定の処理を行う。所定の処理とは、入力された信号のノイズ除去、増幅等の処理と、処理後の信号を外部に出力する形に変換する処理を含み得る。この機能を実現するため、例えば、列回路１０５は、パラレル−シリアル変換回路を有する。
【００５３】
水平走査回路１０４は、列回路１０５で処理された後の信号を出力回路１０８に列ごとに順次出力するための制御パルスを列回路１０５に供給する。出力回路１０８は、バッファアンプ、差動増幅器等から構成される。出力回路１０８は、列回路１０５から出力された信号を光電変換装置１０の外部の記憶部又は信号処理部に出力する。
【００５４】
図６において、画素部１０６における画素１００の配列は、２次元行列状であるがこれに限定されるものではない。例えば、画素部１０６は、複数の画素１００が１次元状に配されるものであってもよい。また、画素部１０６に含まれる画素１００は単一であってもよい。また、垂直走査回路１０３、水平走査回路１０４及び列回路１０５は、複数のブロックに分割されていてもよく、画素部１０６のブロックが上述の垂直走査回路１０３、水平走査回路１０４及び列回路１０５のブロックと対応するように配置されていてもよい。また、水平走査回路１０４及び列回路１０５は、各画素列に対応するブロックに分割されていてもよい。
【００５５】
画素信号処理部１０２の機能が画素部１０６内のすべての画素１００に１つずつ設けられることは必須ではなく、例えば、複数の画素１００によって１つの画素信号処理部１０２が共有されていてもよい。この場合、画素信号処理部１０２は、複数の画素１００から出力される信号に対して順次処理を行う。
【００５６】
また、図６において、光電変換素子１０１が２次元状に配列された画素アレイを含む半導体基板１５と、それ以外の要素を含む半導体基板が別の半導体基板であってもよい。これにより、チップ面積に対する光電変換素子１０１の面積の割合を高くすることができ、光電変換素子１０１の感度が向上する。この場合、光電変換装置１０は、複数の半導体基板同士を貼り合せた積層構造であり得る。
【００５７】
この構成の一例として、画素信号処理部１０２は、光電変換素子１０１が形成される半導体基板１５とは異なる半導体基板に設けられていてもよい。この場合、光電変換素子１０１と画素信号処理部１０２とは、画素１００ごとに設けられた接続配線を介して互いに電気的に接続される。垂直走査回路１０３、水平走査回路１０４、信号線１０７及び列回路１０５も同様に光電変換素子１０１とは異なる半導体基板に設けられていてもよく、同様の効果が得られる。
【００５８】
図７は本実施形態に係る画素１００のブロック図の一例である。図７において、１つの画素１００は、光電変換素子１０１及び画素信号処理部１０２を有する。光電変換素子１０１は、光電変換部２０１及び制御部２０２を有する。
【００５９】
光電変換部２０１は、光電変換により入射光に応じた電荷対を生成する。光電変換部２０１には、アバランシェダイオードが用いられる。光電変換部２０１のアノードは、電位ＶＬを供給する電位線に接続される。光電変換部２０１のカソードは、制御部２０２の一端に接続される。制御部２０２の他端は、電位ＶＬよりも高い電位ＶＨを供給する電位線に接続される。
【００６０】
このような構成により、光電変換部２０１のアノードとカソードには、アバランシェ増倍が生じ得るような逆バイアスの電位が印加される。このような逆バイアスの電位が印加された状態で入射光による光電変換が行われると、生成された電荷がアバランシェ増倍を起こしアバランシェ電流が発生する。
【００６１】
なお、光電変換部２０１に逆バイアスの電位が供給される場合において、アノードとカソードの電位差が降伏電圧よりも大きいときには、アバランシェダイオードはガイガーモード動作となる。ガイガーモード動作を用いて単一光子レベルの微弱信号を高速検出するフォトダイオードがＳＰＡＤ（Single Photon Avalanche Diode）である。
【００６２】
また、光電変換部２０１のアノードとカソードの電位差が、光電変換部２０１に生じた電荷がアバランシェ増倍を起こす電位差以上であって、かつ降伏電圧以下の電位差である場合には、アバランシェダイオードは線形モードになる。線形モードにおいて光検出を行うアバランシェダイオードをアバランシェフォトダイオード（ＡＰＤ）と呼ぶ。本実施形態において、光電変換部２０１はどちらのアバランシェダイオードとして動作してもよい。なお、アバランシェ増倍を起こす電位差はおよそ６Ｖ以上である。
【００６３】
制御部２０２は、光電変換部２０１で生じたアバランシェ電流の変化を電圧信号に置き換える機能を有する。更に、制御部２０２は、アバランシェ増倍による信号増幅時に負荷回路（クエンチ回路）として機能する。この負荷回路は、光電変換部２０１に供給する電圧を変化させて、アバランシェ増倍を抑制するクエンチ動作を行う。制御部２０２は、例えば、抵抗素子又は能動クエンチ回路を含み得る。能動クエンチ回路は、アバランシェ電流の増加を検出してフィードバック制御を行うことによりアバランシェ増倍を能動的に抑制する回路である。
【００６４】
画素信号処理部１０２は、波形整形部２０３、カウンタ回路２０４及び選択回路２０６を有する。波形整形部２０３は、単一光子レベルの信号による電圧変化を整形して、パルス信号を出力する。このパルス信号は光子の入射を示すものである。波形整形部２０３には、例えば、図７に示されているようにインバータ回路が用いられる。図７には、波形整形部２０３として、１つのインバータを用いた例が示されているが、波形整形部２０３は、複数のインバータを直列接続した回路であってもよく、波形整形効果がある回路であればその他の回路であってもよい。
【００６５】
波形整形部２０３から出力されたパルス信号は、カウンタ回路２０４によってカウントされる。カウンタ回路２０４には、例えば、Ｎ−ｂｉｔカウンタ（Ｎ：正の整数）が備えられており、Ｎ−ｂｉｔカウンタは、入力されたパルス信号を最大で約２のＮ乗個までカウントしてその値を保持することが可能である。カウントにより得られた信号は、入射光の検出結果を示す信号としてカウンタ回路２０４に保持される。また、カウンタ回路２０４には、垂直走査回路１０３から駆動線２０７を介して制御パルスｐＲＥＳが供給される。カウンタ回路２０４は、制御パルスｐＲＥＳが入力されると保持している信号をリセットする。
【００６６】
選択回路２０６には、垂直走査回路１０３から駆動線２０８を介して制御パルスｐＳＥＬが供給される。選択回路２０６は、制御パルスｐＳＥＬに基づいてカウンタ回路２０４と信号線１０７との電気的な接続又は非接続を切り替える。選択回路２０６には、例えばトランジスタ、画素外に信号を出力するためのバッファ回路等が用いられ得る。
【００６７】
画素部１０６が複数の画素１００が行列状に配された構成である場合において、撮像動作は、ローリングシャッタ動作及びグローバル電子シャッタ動作のいずれであってもよい。例えば、カウンタ回路２０４によるカウントを行ごとに順次リセットし、カウンタ回路２０４に保持された信号を行ごとに順次出力することによりローリングシャッタ動作が実現される。
【００６８】
また、すべての画素行のカウンタ回路２０４によるカウントを同時にリセットし、カウンタ回路２０４に保持された信号を行ごとに順次出力することにより、グローバル電子シャッタ動作が実現される。なお、グローバル電子シャッタ動作を適用する場合には、カウンタ回路２０４によるカウントを行うか否かを切り替えることができるように、スイッチ等による切替手段を設けることが望ましい。
【００６９】
図８（ａ）乃至図８（ｆ）は、図６及び図７のアバランシェダイオードがほぼ正方形の領域内に対角状に２つ配置された構成の例を示す平面模式図及び断面模式図である。光電変換装置１０の複数のアバランシェダイオードは、図８（ａ）乃至図８（ｆ）に示した２つのアバランシェダイオードを一単位として複数の行及び複数の列をなして行列状に配されている。図８（ａ）は、深さＸにおける平面模式図であり、図８（ｂ）は、深さＹにおける平面模式図であり、図８（ｃ）は、深さＺにおける平面模式図である。また、図８（ｄ）は線分ＳＬ１−ＳＬ１’における断面模式図であり、図８（ｅ）は線分ＳＬ２−ＳＬ２’における断面模式図であり、図８（ｆ）は線分ＳＬ３−ＳＬ３’における断面模式図である。
【００７０】
図８（ａ）に示されるように、深さＸにおいて、２つの第１半導体領域７１は、それぞれ、２つの第２半導体領域７６に内包される。また、２つの第２半導体領域７６は、それぞれ、分離部１６Ａの異なる部分に内包される。第１半導体領域７１と分離部１６Ａとの距離は、いずれの方向にも距離Ｒとなるように配置される。言い換えると、第１半導体領域７１と分離部１６Ａとの距離が最大となるように第１半導体領域７１が配されている。２つの第１半導体領域７１は、分離部１６Ａがなす正方形の対角線上に配置される。２つの第１半導体領域７１の間には、２つの第２半導体領域７６を斜めに分離するように分離部１６Ａが斜め方向（アバランシェダイオードがなす行と列のいずれとも異なる方向）に延在して配されている。このように、正方形の領域に２つのアバランシェダイオードを配置する場合には、第１半導体領域７１を対角線上に配置することにより距離Ｒを大きくすることができる。これにより、２つの第１半導体領域７１を横方向に並べて配置する場合と比べて距離Ｒを約１．１７倍に大きくすることができる。
【００７１】
図８（ｂ）に示されるように、深さＹにおいて、第３半導体領域７４は、第４半導体領域７２に内包される。また、第４半導体領域７２は分離部１６Ｂに内包される。
【００７２】
図８（ｃ）に示されるように、深さＺにおいて、２つの第５半導体領域７５は、それぞれ、分離部１６Ｂの異なる部分に内包される。２つの第５半導体領域７５の間には、２つの第２半導体領域７６を横方向に分離するように分離部１６Ｂが縦方向に延在して配されている。また、図８（ｃ）には、２つの第５半導体領域７５に入射光を導くマイクロレンズＭＬの位置が破線で図示されている。２つの第５半導体領域７５の位置は、マイクロレンズＭＬの中心位置に対して横方向に対称に配されている。すなわち、本実施形態の２つのアバランシェダイオードは、１つのマイクロレンズＭＬに対して光学的に共役関係にある２つの感度領域を有している。これにより、２つのアバランシェダイオードから得られた信号は、位相差オートフォーカス用の信号として用いられ得る。
【００７３】
図９を参照して、分離部１６Ａと分離部１６Ｂの位置関係をより詳細に説明する。図９は、図８（ａ）の分離部１６Ａと図８（ｂ）の分離部１６Ｂとを重ねて示した平面模式図である。図９に示されるように、分離部１６Ａは、ｘ１方向（第１の方向）に延在する第１部分Ｐ１を含む。また、分離部１６Ｂは、ｘ１方向に対して平面視で交差するｘ２方向（第２の方向）に延在する第２部分Ｐ２を含む。このとき、平面視において、第１部分Ｐ１の一部と第２部分Ｐ２の一部とが、重畳部Ｐ３において互いに重なっている。
【００７４】
このように、本実施形態では、平面視において、分離部１６Ａの２つの第１半導体領域７１を分離する部分と、分離部１６Ｂの２つの第５半導体領域７５を分離する部分とが互いに交差している。すなわち、平面視において、分離部１６Ａの形状と、分離部１６Ｂの形状とが互いに異なっている。より具体的には、平面視において、分離部１６Ａの第１部分Ｐ１の一部と分離部１６Ｂの第２部分Ｐ２の一部とが重畳部Ｐ３において互いに重なっている。これにより、レイアウトの自由度が向上された光電変換装置１０が提供され、アバランシェ領域の形状と感度領域の形状とをそれぞれの性質に適した形状に設計することができる。
【００７５】
より具体的には、本実施形態の分離部１６Ａは、正方形の領域に２つのアバランシェダイオードを配置する際の距離Ｒが最大になるように、斜め方向に延在して配されている。これに対し、本実施形態の分離部１６Ｂは、位相差オートフォーカス用の位相差の取得方向を考慮して、感度領域を図中の横方向に対称に配置する必要性から、縦方向に延在して配されている。言い換えると、アバランシェ領域を画定する分離部１６Ａと感度領域を画定する分離部１６Ｂは、要求される特性及び設計制約が互いに異なるため、これらは互いに異なる形状に設計されている。このように、分離部１６Ａの形状と、分離部１６Ｂの形状とを互いに異ならせることにより、距離Ｒを大きくしてトンネル効果によるノイズを低減する効果と、位相差オートフォーカス用の信号を取得するという要求とを両立することができる。また、２つのアバランシェダイオードを正方形の領域内に斜めに配置することにより、距離Ｒを大きくすることができるため、距離Ｒの最大値に制約がある場合には、本実施形態の構成を採用することにより画素のサイズを小型化することができる。これにより、画素数を多くすることができ、得られる画像の品質が向上する効果が得られる。
【００７６】
なお、本実施形態では分離部１６Ａ、１６Ｂの外周形状は、正方形であるが、これに限定されるものではない。例えば、分離部１６Ａ、１６Ｂの外周形状が矩形（正方形を含む）であり、２つのアバランシェダイオードが矩形の領域内に配される構成であってもよい。この場合も、分離部１６Ａは、２つのアバランシェダイオードを配置する際の距離Ｒが最大になるように、対角線方向に延在して配される。
【００７７】
［第３実施形態］
第３実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態又は第２実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。
【００７８】
本実施形態の光電変換装置は、第２実施形態の光電変換装置を裏面照射型の光電変換装置に適用したものである。図１０は、本実施形態に係る光電変換装置の断面模式図である。図１０は、図８の線分ＳＬ１−ＳＬ１’における断面模式図にカラーフィルタＣＦ１、ＣＦ２とマイクロレンズＭＬとを追加して示したものである。図１０に示されるように、カラーフィルタＣＦ１、ＣＦ２とマイクロレンズＭＬとは、半導体基板１５の第２面側に配される。
【００７９】
入射光は、マイクロレンズＭＬ及びカラーフィルタＣＦ１、ＣＦ２を順に通過し、半導体基板１５の第２面側から入射される。カラーフィルタＣＦ１、ＣＦ２は、互いに異なる色の光を通過させる。マイクロレンズＭＬは、２つのアバランシェダイオードに共有されており、マイクロレンズＭＬを通過した光は、２つのアバランシェダイオードのいずれかに導かれる。なお、図１０では、１つのマイクロレンズＭＬが２つのアバランシェダイオードに対応して配されているが、これに限定されるものではない。すなわち、１つのマイクロレンズＭＬは、２以上のアバランシェダイオードに対応して配され得る。
【００８０】
以上のように、本実施形態の光電変換装置は、配線層が設けられる第１面とは逆の第２面が受光面となっている裏面照射型である。これにより、本実施形態の光電変換装置は、表面照射型の場合と比べて感度がより向上される。
【００８１】
［第４実施形態］
第４実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第３実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。
【００８２】
本実施形態の光電変換装置は、第３実施形態の光電変換装置を積層型の光電変換装置に適用したものである。図１１は、本実施形態に係る光電変換装置の断面模式図である。図１１は、図８の線分ＳＬ１−ＳＬ１’における断面模式図にカラーフィルタＣＦ１、ＣＦ２と、マイクロレンズＭＬと、半導体基板１７とを追加して示したものである。第３実施形態と同様に、カラーフィルタＣＦ１、ＣＦ２とマイクロレンズＭＬとは、半導体基板１５の第２面側に配される。また、半導体基板１７は、接合面１８を介して半導体基板１５の第１面側に接合され、半導体基板１５と機械的及び電気的に接続される。半導体基板１７には、画素信号処理部１０２等のアバランシェダイオードから出力された信号を処理する信号処理回路が含まれる。
【００８３】
以上のように、本実施形態の光電変換装置は、第３実施形態と同様の裏面照射型であることに加えて、半導体基板１５（第１基板）と半導体基板１７（第２基板）とが積層された積層型である。半導体基板１５には、アバランシェダイオードが配されており、半導体基板１７には、信号処理回路が配されている。これにより、アバランシェダイオードと信号処理回路とが同一基板に配されている場合と比べてアバランシェダイオードの感度領域を広くすることができ、感度がより向上される。
【００８４】
［第５実施形態］
第５実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第４実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第１実施形態乃至第４実施形態とは異なり、アバランシェ増倍を利用しないフォトダイオードを用いたイメージセンサである。本実施形態の光電変換装置は、撮像用の信号を出力する機能だけでなく像面位相差オートフォーカス用の信号を出力する機能を有している。
【００８５】
図１２は、本実施形態に係る光電変換装置６０のブロック図である。光電変換装置６０は、画素部６１、制御パルス生成部１０９、水平走査回路１０４、列回路１０５、信号線１０７、出力回路１０８及び垂直走査回路１０３を有している。制御パルス生成部１０９、水平走査回路１０４、列回路１０５、信号線１０７、出力回路１０８及び垂直走査回路１０３の構成は第２実施形態と概ね同様であるため説明を省略する。
【００８６】
画素部６１は、複数の行及び複数の列をなすように配された複数の画素６００を有している。各々の画素６００は、入射された光を電気信号に変換するフォトダイオードを有している。
【００８７】
図１３は本実施形態に係る画素６００の等価回路図の一例である。画素６００は、光電変換部ＰＤ１、ＰＤ２、転送トランジスタＭ１Ａ、Ｍ１Ｂ、リセットトランジスタＭ２、増幅トランジスタＭ３及び選択トランジスタＭ４を有する。これらのトランジスタはＮチャネルＭＯＳトランジスタであり得る。転送トランジスタＭ１Ａのゲートには、垂直走査回路１０３から制御信号ＰＴＸ１が入力される。転送トランジスタＭ１Ｂのゲートには、垂直走査回路１０３から制御信号ＰＴＸ２が入力される。リセットトランジスタＭ２のゲートには、垂直走査回路１０３から制御信号ＰＲＥＳが入力される。選択トランジスタＭ４のゲートには、垂直走査回路１０３から制御信号ＰＳＥＬが入力される。
【００８８】
光電変換部ＰＤ１、ＰＤ２は、光電変換により入射光に応じた電荷を生成するとともに、当該電荷を蓄積する。光電変換部ＰＤ１、ＰＤ２は、第１乃至第４実施形態で述べたようなアバランシェダイオードではなく、アバランシェ増倍を利用していない通常のフォトダイオードである。光電変換部ＰＤ１、ＰＤ２の各々のアノードは、接地電位線に接続されている。光電変換部ＰＤ１のカソードは、転送トランジスタＭ１Ａのソースに接続されている。光電変換部ＰＤ２のカソードは、転送トランジスタＭ１Ｂのソースに接続されている。
【００８９】
転送トランジスタＭ１Ａ、Ｍ１Ｂのドレイン、リセットトランジスタＭ２のソース及び増幅トランジスタＭ３のゲートの接続ノードはフローティングディフュージョンＦＤを構成する。リセットトランジスタＭ２のドレイン及び増幅トランジスタＭ３のドレインは、電位ＶＤＤを有する電源電位線に接続されている。増幅トランジスタＭ３のソースは、選択トランジスタＭ４のドレインに接続されている。選択トランジスタＭ４のソースは、信号線１０７に接続されている。信号線１０７には、不図示の電流源が接続される。
【００９０】
制御信号ＰＲＥＳがハイレベルになりリセットトランジスタＭ２がオンになると、フローティングディフュージョンＦＤの電位がリセットされる。制御信号ＰＴＸ１がハイレベルになり転送トランジスタＭ１Ａがオンになると、光電変換部ＰＤ１に蓄積されている電荷がフローティングディフュージョンＦＤに転送される。制御信号ＰＴＸ２がハイレベルになり転送トランジスタＭ１Ｂがオンになると、光電変換部ＰＤ２に蓄積されている電荷がフローティングディフュージョンＦＤに転送される。制御信号ＰＳＥＬがハイレベルになり選択トランジスタＭ４がオンになると、増幅トランジスタＭ３と信号線１０７に接続された電流源はソースフォロワ回路を構成する。このとき、フローティングディフュージョンＦＤの電位に応じた電圧が信号線１０７に出力される。
【００９１】
このような構成により、本実施形態の光電変換装置は、２つの光電変換部ＰＤ１、ＰＤ２に蓄積されている電荷に基づく信号を個別に出力することができる。また、本実施形態の光電変換装置は、２つの光電変換部ＰＤ１、ＰＤ２に蓄積されている電荷を加算してこれに基づく信号を出力することもできる。
【００９２】
図１４は、本実施形態に係るフォトダイオードの平面模式図である。図１４はフォトダイオードの一部を構成する２つのＮ型半導体領域６０１とマイクロレンズＭＬの位置関係を示している。図１４には、２つのＮ型半導体領域６０１に入射光を導くマイクロレンズＭＬの位置が破線で図示されている。図１４の２つのＮ型半導体領域６０１は、図１３の光電変換部ＰＤ１、ＰＤ２の感度領域にそれぞれ対応する。２つのＮ型半導体領域６０１の位置は、マイクロレンズＭＬの中心位置に対して横方向に対称に配されている。すなわち、本実施形態の２つのフォトダイオードは、１つのマイクロレンズＭＬに対して光学的に共役関係にある２つの感度領域を有している。これにより、２つのフォトダイオードから得られた信号は、像面位相差オートフォーカス用の信号として用いられ得る。
【００９３】
図１５は、本実施形態に係るフォトダイオードの断面模式図である。図１５には、図１４の線分ＳＬ４−ＳＬ４’における断面が模式的に示されている。本実施形態のフォトダイオードは、半導体基板１５（第１基板）に配される。半導体基板１５は、第１面と、第１面に対向する第２面とを有する。例えば、第１面は半導体基板１５の表面であり、第２面は半導体基板１５の裏面である。本実施形態では、第１面から第２面へ向かう方向を深さ方向と呼ぶ。半導体基板１５の表面側には、トランジスタのゲート電極、多層配線構造等が配される。半導体基板１５の裏面側には、２つのフォトダイオードに対応するマイクロレンズＭＬが配される。
【００９４】
図１５に示されているように、半導体基板には、Ｐ型半導体領域６０４と、Ｐ型半導体領域６０４によって囲われた領域が形成されている。Ｐ型半導体領域６０４によって囲われた領域には、Ｎ型半導体領域６０１、６０２、６０３が配されている。
【００９５】
Ｎ型半導体領域６０２は、深さＤ１（第１の深さ）に配される。Ｎ型半導体領域６０３は、第１面に対して深さＤ１よりも深い深さＤ２に配される。Ｎ型半導体領域６０１は、第１面に対して深さＤ２よりも深い深さＤ３に（第２の深さ）に配される。Ｎ型半導体領域６０２とＮ型半導体領域６０３とは深さ方向に接しており、Ｎ型半導体領域６０３とＮ型半導体領域６０１とは深さ方向に接している。
【００９６】
図１６は、本実施形態に係るフォトダイオードの断面模式図である。図１６は、図１５と同様の断面について、Ｐ型半導体領域６０４の構造をより詳細に説明する図である。Ｐ型半導体領域６０４は領域６０４ａ、６０４ｂ、６０４ｃ、６０４ｄ、６０４ｅ、６０４ｆを含む。
【００９７】
領域６０４ａは、深さＤ１から深さＤ３にわたってＮ型半導体領域６０１、６０２、６０３を囲うように配されている。領域６０４ａは、隣接する画素間の分離領域として機能する。
【００９８】
領域６０４ｂ（第１の分離領域）は、深さＤ１において、２つのＮ型半導体領域６０２の間に配されている。領域６０４ｂは、２つのＮ型半導体領域６０２の間の分離領域として機能する。
【００９９】
領域６０４ｃ（第２の分離領域）は、深さＤ３において、２つのＮ型半導体領域６０１の間に配されている。領域６０４ｃは、２つのＮ型半導体領域６０１の間の分離領域として機能する。
【０１００】
領域６０４ｄ（第３の分離領域）は、Ｎ型半導体領域６０１及びＮ型半導体領域６０２と深さ方向に接するように配されている。領域６０４ｄは、Ｎ型半導体領域６０１とＮ型半導体領域６０２との間の一部（Ｎ型半導体領域６０３が配されている部分）を除く部分を分離する。言い換えると、Ｎ型半導体領域６０１とＮ型半導体領域６０２とは、Ｎ型半導体領域６０３を介して接続されている。
【０１０１】
領域６０４ｅは、２つのＮ型半導体領域６０２及び領域６０４ｂの第１面側に配されている。領域６０４ｆは、２つのＮ型半導体領域６０１及び領域６０４ｃの第２面側に配されている。
【０１０２】
マイクロレンズＭＬを介して半導体基板１５の裏面に光が入射すると、光電変換によってＮ型半導体領域６０１に電子が生じる。すなわち、Ｎ型半導体領域６０１は、光電変換装置の感度領域（第１領域）として機能する。この電子（信号電荷）は、Ｎ型半導体領域６０３を介してＮ型半導体領域６０２に移動する。すなわち、Ｎ型半導体領域６０２は、光電変換装置の電荷を蓄積する蓄積領域（第２領域）として機能する。Ｎ型半導体領域６０３（第３領域）は、Ｎ型半導体領域６０２からＮ型半導体領域６０１への電子の移動経路である。これを実現するため、Ｎ型半導体領域６０２からＮ型半導体領域６０１に向かう電子の移動経路上では、電子に対するポテンシャルが単調に増加していることが望ましい。
【０１０３】
図１７は、本実施形態に係るフォトダイオードの断面模式図である。図１７は、図１５及び図１６と同様の断面について、電荷を転送するための構造をより詳細に説明する図である。半導体基板１５は、フローティングディフュージョンＦＤを構成する半導体領域６０５を含む。また、Ｎ型半導体領域６０２と半導体領域６０５の間のＰ型半導体領域６０４に対応する位置には、転送トランジスタＭ１Ａ、Ｍ１Ｂのゲート電極６０６が第１面上に配されている。ゲート電極６０６の電圧を制御することにより、半導体領域６０２に蓄積された電荷を半導体領域６０５に転送することができる。なお、図１７においては、２つの半導体領域６０５が別々の領域として図示されているが、図１３に示されているように、図１７における２つの半導体領域６０５は、電気的に接続された同電位のノードであり得る。
【０１０４】
図１８は、本実施形態に係る画素６００の平面模式図である。図１８は、図１３に示した画素６００の回路の具体的なレイアウトの一例を示している。図１８には、フォトダイオード、トランジスタ等を構成する半導体領域及びマイクロレンズＭＬの位置が図示されている。また、図１８には、転送トランジスタＭ１Ａ、Ｍ１Ｂのゲート電極６０６、リセットトランジスタＭ２のゲート電極６０７、増幅トランジスタＭ３のゲート電極６０８及び選択トランジスタＭ４のゲート電極６０９が図示されている。また、図１８には、これらの各部を接続する配線ＷＬも図示されている。
【０１０５】
平面視において、Ｎ型半導体領域６０２と半導体領域６０５の間には、転送トランジスタＭ１Ａ、Ｍ１Ｂのゲート電極６０６が配されている。半導体領域６０５は配線ＷＬを介してリセットトランジスタＭ２の主電極を構成する半導体領域６１０及び増幅トランジスタＭ３のゲート電極６０８に接続されている。ゲート電極６０６、６０７、６０９には、配線ＷＬが接続されており、配線ＷＬを介して垂直走査回路１０３から制御信号が入力される。
【０１０６】
リセットトランジスタＭ２及び増幅トランジスタＭ３の主電極を構成する半導体領域６１１には、電位ＶＤＤを有する電源電位線として機能する配線ＷＬが接続されている。選択トランジスタＭ４の主電極を構成する半導体領域６１２には、外部に信号電圧を出力するための信号線１０７として機能する配線ＷＬが接続されている。
【０１０７】
本実施形態では、Ｎ型半導体領域６０１とＮ型半導体領域６０２とが、Ｎ型半導体領域６０３を介して接続されていればよい。これにより、平面視において、Ｎ型半導体領域６０１とＮ型半導体領域６０２を互いに異なる形状とすることができる。また、Ｎ型半導体領域６０１とＮ型半導体領域６０２の位置関係は互いに独立に設計可能であるため、Ｎ型半導体領域６０１とＮ型半導体領域６０２の位置関係の具体的な態様には種々のものがあり得る。Ｎ型半導体領域６０１とＮ型半導体領域６０２の配置例を２種類説明する。
【０１０８】
図１９（ａ）、図１９（ｂ）及び図１９（ｃ）は、本実施形態に係る半導体領域の配置の第１の例を示す模式図である。図１９（ａ）は、Ｎ型半導体領域６０１、６０２、６０３、半導体領域６０５及びゲート電極６０６の配置を示す斜視模式図である。図１９（ａ）に示されているように、Ｎ型半導体領域６０１とＮ型半導体領域６０２とは、いずれも図面奥行方向に延在する直方体状をなしている。すなわち、Ｎ型半導体領域６０１とＮ型半導体領域６０２とは、同じ方向に延在している。
【０１０９】
図１９（ｂ）は、Ｎ型半導体領域６０１、６０２、６０３、半導体領域６０５及びゲート電極６０６の配置を示す平面模式図である。図１９（ｂ）に示されているように、Ｎ型半導体領域６０１とＮ型半導体領域６０２とは、いずれも図面縦方向に延在している。言い換えると、２つのＮ型半導体領域６０１は、図面横方向に並んで配されており、２つのＮ型半導体領域６０２も、図面横方向に並んで配されている。この構成では、光電変換により電荷が生成されるＮ型半導体領域６０１が横方向に離れた位置に並んでいることから、横方向の視差を主として検出し得る像面位相差オートフォーカス用の信号を取得することができる。図１９（ｂ）には位相差検出の方向が矢印６１３によって示されている。
【０１１０】
図１９（ｃ）は、Ｎ型半導体領域６０２の間の分離領域として機能する領域６０４ｂとＮ型半導体領域６０１の間の分離領域として機能する領域６０４ｃとの平面視における位置関係を示す平面模式図である。図１９（ｃ）に示されるように、領域６０４ｂと領域６０４ｃとは、いずれも図面縦方向に延在している。
【０１１１】
図２０（ａ）、図２０（ｂ）及び図２０（ｃ）は、本実施形態に係る半導体領域の配置の第２の例を示す模式図である。図１９（ａ）、図１９（ｂ）及び図１９（ｃ）との主な相違点は半導体領域６０１の配置である。
【０１１２】
図２０（ａ）に示されているように、Ｎ型半導体領域６０２は、いずれも図面奥行方向に延在する直方体状をなしており、Ｎ型半導体領域６０１は、いずれも図面横方向に延在する直方体状をなしている。すなわち、Ｎ型半導体領域６０１とＮ型半導体領域６０２とは、平面視において互いに直交する方向、すなわち、異なる方向に延在している。
【０１１３】
図２０（ｂ）に示されているように、Ｎ型半導体領域６０２は、いずれも図面縦方向に延在しており、Ｎ型半導体領域６０１は、いずれも図面横方向に延在している。言い換えると、２つのＮ型半導体領域６０１は、図面縦方向に並んで配されており、２つのＮ型半導体領域６０２も、図面横方向に並んで配されている。この構成では、光電変換により電荷が生成されるＮ型半導体領域６０１が縦方向に離れた位置に並んでいることから、縦方向の視差を主として検出し得る像面位相差オートフォーカス用の信号を取得することができる。図２０（ｂ）には位相差検出の方向が矢印６１４によって示されている。
【０１１４】
図２０（ｃ）は、Ｎ型半導体領域６０２の間の分離領域として機能する領域６０４ｂとＮ型半導体領域６０１の間の分離領域として機能する領域６０４ｃとの平面視における位置関係を示す平面模式図である。図２０（ｃ）に示されるように、領域６０４ｂは、図面縦方向に在しており、領域６０４ｃは、図面横方向に延在している。すなわち、領域６０４ｂと領域６０４ｃとは、平面視において互いに直交する方向、すなわち、異なる方向に延在している。
【０１１５】
図２１（ａ）及び図２１（ｂ）は、画素６００の配置例を示す平面模式図である。図２１（ａ）は、図１９（ａ）、図１９（ｂ）及び図１９（ｃ）に示した第１の例の画素６００を行列状に配置した例である。この例では、位相差検出の方向を示す矢印６１３の向きは横方向となっている。図２１（ｂ）は、図２０（ａ）、図２０（ｂ）及び図２０（ｃ）に示した第２の例の画素６００を行列状に配置した例である。この例では、位相差検出の方向を示す矢印６１４の向きは縦方向となっている。
【０１１６】
以上述べたように、本実施形態の画素６００は、深さＤ１に配されたＮ型半導体領域６０２と、第１面に対して深さＤ１よりも深い深さＤ３に配されたＮ型半導体領域６０１とを有している。Ｎ型半導体領域６０１の厚さを十分な厚さとすることにより、第２面側から入射された光の大部分は、Ｎ型半導体領域６０１で吸収され、Ｎ型半導体領域６０２までは到達しない。これにより、Ｎ型半導体領域６０１は光電変換により入射光から電荷を生成する感度領域として機能する。Ｎ型半導体領域６０１で生成された電荷は、Ｎ型半導体領域６０３を介してＮ型半導体領域６０２に移動し、蓄積される。すなわち、Ｎ型半導体領域６０２は光電変換により生成された電荷を蓄積する蓄積領域として機能する。
【０１１７】
このように、Ｎ型半導体領域６０１とＮ型半導体領域６０２は基板の厚さ方向の位置が異なることにより、互いに異なる機能を有している。そのため、Ｎ型半導体領域６０１とＮ型半導体領域６０２の平面視形状を目的に応じて異なる形状に設計することができる。別の観点では、Ｎ型半導体領域６０２の間の分離領域として機能する領域６０４ｂとＮ型半導体領域６０１の間の分離領域として機能する領域６０４ｃとを平面視において異なる形状に設計することができる。
【０１１８】
図１９（ｂ）、図２１（ａ）の第１の例では、２つのＮ型半導体領域６０１が図面横方向に並んで配されており、横方向の視差を主として検出し得る像面位相差オートフォーカス用の信号を取得することができる。このような設計は、被写体が縦方向のストライプ模様に近いものである場合により有効である。これに対し、図２０（ｂ）、図２１（ｂ）の第２の例では、２つのＮ型半導体領域６０１が図面縦方向に並んで配されており、縦方向の視差を主として検出し得る像面相差オートフォーカス用の信号を取得することができる。このような設計は、被写体が横方向のストライプ模様に近いものである場合により有効である。このように、想定される被写体の特徴を考慮して、感度領域として機能するＮ型半導体領域６０１の形状を変えることにより、像面位相差オートフォーカスの検出方向を異ならせることができる。この２つの例では、蓄積領域として機能するＮ型半導体領域６０２の設計は同一である。また、ゲート電極６０６、半導体領域６０５、配線ＷＬ等も２つの例において設計を同一とすることができる。すなわち、感度領域以外の部分の設計は蓄積領域の形状に依存せずに共通化することができるため、設計が簡略化される。
【０１１９】
以上のように本実施形態によれば、像面位相差オートフォーカス用の信号を出力するフォトダイオードの構造を基板の厚さ方向の位置を考慮して適正化し得る光電変換装置が提供される。これにより、被写体の形状に応じて適正な視差検出方向の信号を出力し得る光電変換装置が提供される。
【０１２０】
なお、本実施形態のように通常のフォトダイオードを用いる回路構成であっても第４実施形態と同様にフォトダイオードが配された第１基板と信号処理回路が配された第２基板が積層された構造を適用することができる。この場合、フォトダイオードの感度領域の面積を広くすることができ、感度がより向上される。
【０１２１】
［第６実施形態］
第６実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第５実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第５実施形態で述べた画素６００の配列の変形例である。
【０１２２】
図２２は、本実施形態に係る画素の平面模式図である。図２２には、２行×２列の４画素が図示されており、Ｎ型半導体領域６０１、６０３、半導体領域６０５、ゲート電極６０６及びマイクロレンズＭＬの配置が示されている。Ｎ型半導体領域６０２の配置は図１９（ｂ）及び図２０（ｂ）と同様であるため、図２２では、図示が省略されている。
【０１２３】
図２２における左上の画素においては、図２０（ｂ）と同様に２つのＮ型半導体領域６０１（第１のマイクロレンズＭＬに対応する第１のフォトダイオード群）は、図面縦方向に並んで配されている。図２２における左上の画素に隣接する画素（右上の画素及び左下の画素）においては、図１９（ｂ）と同様に２つのＮ型半導体領域６０１（第２のマイクロレンズＭＬに対応する第２のフォトダイオード群）は、図面横方向に並んで配されている。
【０１２４】
図２３は、画素６００の配置例を示す平面模式図である。図２３は、図２２に示した２行×２列の４画素を一単位として繰り返し配置した例である。この例では、位相差検出の方向を示す矢印６１３、６１４の向きは横方向と縦方向が交互に繰り返されている。
【０１２５】
本実施形態においては、画素部６１に図１９（ｂ）の第１の例で示した横方向の視差を主として検出し得る画素と、図２０（ｂ）の第２の例で示した縦方向の視差を主として検出し得る画素との両方が含まれている。したがって、検出方向が異なる複数組の像面位相差オートフォーカス用信号を得ることができる。これにより、画素部６１の複数の画素６００から被写体の形状への依存性が小さく、かつ高精度な焦点検出が可能となる。例えば被写体がストライプ模様である場合には、ストライプの方向によらずに安定した焦点検出の精度を得ることができる。以上のように本実施形態では、様々なシチュエーションに対応した焦点検出を実現し得る光電変換装置が提供される。
【０１２６】
なお、上述の例では、位相差検出の方向を示す矢印６１３、６１４の向きの組み合わせは横方向と縦方向の２種類のみであるが、これ以外の方向の２種類の組み合せであってもよく、３種類以上の組み合わせであってもよい。図２４は、本実施形態の変形例に係る画素の平面模式図である。図２４に示されているように、２つのＮ型半導体領域６０１を斜め方向に並ぶ三角形形状とすることにより、矢印６１５により示されている位相差検出の方向を斜め方向とすることができる。画素部６１に図２４の構成の画素６００を含ませることにより、更に多様な検出方向の像面位相差オートフォーカス用信号を得ることができる。
【０１２７】
［第７実施形態］
第７実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第６実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第５実施形態及び第６実施形態で述べた画素６００の配列の変形例である。
【０１２８】
図２５は、本実施形態に係る画素の平面模式図である。図２５には、図２２と同様に２行×２列の４画素が図示されており、Ｎ型半導体領域６０１、６０３、半導体領域６０５及びゲート電極６０６の配置が示されている。なお、マイクロレンズＭＬについては図示が省略されている。更に、図２５には、各画素に対応して設けられたカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの配置が示されている。カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢは図１０と同様に、半導体基板の第２面とマイクロレンズＭＬの間に設けられている。
【０１２９】
カラーフィルタＣＦＲは、赤色の光を透過させるカラーフィルタであり、２行×２列の４画素内に１つ設けられている。カラーフィルタＣＦＧは、緑色の光を透過させるカラーフィルタであり、２行×２列の４画素内に２つ設けられている。カラーフィルタＣＦＢは、青色の光を透過させるカラーフィルタであり、２行×２列の４画素内に１つ設けられている。図２５のカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの配列方法は、ベイヤー配列と呼ばれているものであるがこれは一例であり、別の配列方法であってもよい。以下では、カラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢが設けられている画素をそれぞれ赤色画素、緑色画素、青色画素と呼ぶこともある。
【０１３０】
図２５に示されているように、本実施形態においては、図１９（ｂ）の第１の例で示した横方向の視差を主として検出し得る画素が緑色画素であり、図２０（ｂ）の第２の例で示した縦方向の視差を主として検出し得る画素が赤色画素又は青色画素である。このように、本実施形態では、検出方向が異なる画素が異なる色のカラーフィルタを有している。
【０１３１】
像面位相差オートフォーカスのための信号の比較においては色が混在していない方が精度良く焦点の検出ができるため、検出方向ごとに色が揃っていることが望ましい。そこで、本実施形態では、検出方向が異なる画素が異なる色のカラーフィルタを有するようにカラーフィルタの配列が設定されている。これにより、本実施形態によれば、カラーの撮像に対応した光電変換装置であっても高精度な焦点検出が可能となる。
【０１３２】
なお、図２５の構成では、赤色画素、緑色画素及び青色画素から出力された信号はいずれも像面位相差オートフォーカスに用いることができるが、これらのすべてを用いてもよく、これらの１つ又は２つを用いてもよい。シリコンの基板の光吸収率は、赤色又は青色に比べて緑色の方が高いため、緑色画素は、他の画素に比べて高感度である。そのため、少なくとも緑色画素から出力された信号は、像面位相差オートフォーカスに用いられることが望ましい。
【０１３３】
図２５のカラーフィルタとＮ型半導体領域６０１の配列の対応関係は一例であり、これ以外のものであってもよい。図２６は、本実施形態の変形例に係る画素の平面模式図である。図２６の変形例は、Ｎ型半導体領域６０１の配列が図２５と異なっている。具体的には、２つの緑色画素の一方が図１９（ｂ）の第１の例で示した横方向の視差を主として検出し得る画素であり、他方が図２０（ｂ）の第２の例で示した縦方向の視差を主として検出し得る画素である。この構成では、高感度な緑色画素から出力された信号を２つの検出方向の焦点検出に用いることができる。なお、赤色画素及び青色画素の一方又は両方から出力された信号を更に焦点検出に用いてもよい。
【０１３４】
［第８実施形態］
第８実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第７実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第５実施形態で述べた画素６００のフォトダイオードとしてアバランシェダイオードに変形した例である。アバランシェダイオードの詳細な構造、アバランシェ増倍の動作等は第１実施形態で述べたものと同様である。
【０１３５】
図２７は、本実施形態に係るアバランシェダイオードの断面模式図である。本実施形態の半導体基板１５は、Ｎ型半導体領域６０１、６０２から電荷を収集する領域として機能し、かつ、信号を取得する端子としても機能する半導体領域６１６を有する。半導体領域６１６は、第１実施形態の第１半導体領域７１に相当する部分である。また、本実施形態の画素６００の断面構造には、第５実施形態乃至第７実施形態の電荷転送の機能を有するゲート電極６０６及びフローティングディフュージョンＦＤを構成する半導体領域６０５が設けられていない。
【０１３６】
図２８（ａ）及び図２８（ｂ）は、Ｎ型半導体領域６０１、６０２、６０３及び半導体領域６１６の配置を示す平面模式図である。図２８（ａ）は、図１９（ａ）で述べた第１の例に対応する配置例である。図２８（ａ）の構成では、図１９（ａ）の構成と同様に、横方向の視差を主として検出し得る像面位相差オートフォーカス用の信号を取得することができる。また、図２８（ｂ）は、図２０（ａ）で述べた第２の例に対応する配置例である。図２８（ｂ）の構成では、図２０（ａ）の構成と同様に、奥行き方向の視差を主として検出し得る像面位相差オートフォーカス用の信号を取得することができる。
【０１３７】
したがって、本実施形態のようにフォトダイオードがアバランシェ増倍の動作を行うアバランシェダイオードである場合であっても第５乃至第７実施形態と同様の構造が実現可能である。すなわち、アバランシェダイオードの構造を基板の厚さ方向の位置を考慮して適正化し得る光電変換装置が提供される。
【０１３８】
［第９実施形態］
第９実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第８実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第５実施形態で述べた画素６００において、画素間の素子分離領域としてＤＴＩ(Deep Trench Isolation)が用いられている例である。
【０１３９】
図２９は、本実施形態に係るフォトダイオードの平面模式図であり、図３０は、本実施形態に係るフォトダイオードの断面模式図である。図２９及び図３０のフォトダイオードは、ＤＴＩ６１７が追加されている点が第５実施形態の図１４、図１５等と相違する。図２９に示されているように、ＤＴＩ６１７は、平面視において２つのＮ型半導体領域６０１を囲うように、格子状に配されている。また、図３０に示されているように、ＤＴＩ６１７は、Ｎ型半導体領域６０１、６０２の側部に配されている。
【０１４０】
入射光によりＮ型半導体領域６０１で電子が生成されると、Ｐ型半導体領域６０４のポテンシャル障壁を越えて隣接画素に電子が移動することによるクロストークが生じる場合がある。このクロストークは、カラー撮像が可能な画素構成の場合には混色の原因ともなり得る。また、第２面からの入射光がＮ型半導体領域６０２に到達しにくいようにＮ型半導体領域６０１が厚い場合にはこのクロストークが顕著になり得る。そこで、本実施形態では、隣接画素への電子の移動経路であるＮ型半導体領域６０１、６０２の側部に絶縁性が良好なＤＴＩ６１７が配されていることにより、クロストークの影響が低減される。ＤＴＩ６１７は、少なくとも電子が生成されるＮ型半導体領域６０１の側部に配されるように、Ｎ型半導体領域６０１と同程度の深さに至るように形成されていることが望ましい。
【０１４１】
［第１０実施形態］
第１０実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第９実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第５実施形態で述べた画素６００において、１つのマイクロレンズＭＬに対応するフォトダイオードの個数を１個に削減したものである。
【０１４２】
図３１は、本実施形態に係るフォトダイオードの平面模式図である。図３２は、本実施形態に係るフォトダイオードの断面模式図である。図３３は、本実施形態に係るフォトダイオードの斜視模式図である。図３４は、本実施形態に係る画素の平面模式図である。図３１乃至図３４の画素６００には、Ｎ型半導体領域６０２（第３のマイクロレンズＭＬに対応する第３のフォトダイオード群）が１つのみ設けられている。また、マイクロレンズＭＬの概ね全体をカバーするようにＮ型半導体領域６０１の形状が変形されている。本実施形態では、これらの点が第５実施形態の図１４、図１５等と相違する。
【０１４３】
図３１及び図３２に示されているように、画素６００には、１つのＮ型半導体領域６０２が、左側に１つのみ配されている。また、図３１及び図３２に示されているように、Ｎ型半導体領域６０１は、マイクロレンズＭＬの概ね全体をカバーするように配されている。図３３及び図３４に示されているように、Ｎ型半導体領域６０２が１つであるため、Ｎ型半導体領域６０３も１つのみ配されている。ゲート電極６０６の個数も１つのみであってもよいが、図３３及び図３４に示されているように、配置の対称性を維持するため、図１８と同様にゲート電極６０６が２つ配されていてもよい。
【０１４４】
本実施形態の画素６００は、像面位相差オートフォーカス用の信号の取得ではなく、撮像用の信号の取得に用いられる。本実施形態の１つのＮ型半導体領域６０１は、第５実施形態のそれと比べて概ね２倍の面積を有しており、２倍の電子が生成され得る。したがって、出力される１つの信号の感度が概ね２倍となる。また、読み出し時に駆動させる必要があるゲート電極６０６の個数は１個であるため、読み出しが高速化する。
【０１４５】
以上のように本実施形態によれば、高速かつ高感度に撮像を行うことができる光電変換装置が提供される。本実施形態の画素６００は、高速かつ高感度な撮像が要求される電子ビューファインダ等の用途に有効である。図１２の画素部６１に含まれる複数の画素６００のうちの一部を本実施形態の画素６００とすることで、電子ビューファインダ用の間引き画像を高速かつ高感度に取得することができる。
【０１４６】
［第１１実施形態］
第１１実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第１０実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態の光電変換装置は、第５実施形態で述べた画素６００において、２つのＮ型半導体領域６０１の形状を異ならせたものである。
【０１４７】
図３５は、本実施形態に係る半導体領域の配置を示す平面模式図である。図３６は、本実施形態に係るフォトダイオードの断面模式図である。図３７は、本実施形態に係るフォトダイオードの斜視模式図である。図３５乃至図３７の画素６００においては、２つのＮ型半導体領域６０１が互いに異なる形状及び面積を有している点が第５実施形態の図１５、図１９等と相違する。
【０１４８】
図３５及び図３６に示されているように、２つのＮ型半導体領域６０１の平面視及び断面視における形状及び面積は互いに異なっている。また、図３７に示されているように、２つのＮ型半導体領域６０１の形状及び体積は互いに異なっている。
【０１４９】
画素部６１の中心から離れた位置の画素６００には、カメラ等の撮像システムの光学系を通過した光が撮像面に対して斜めに入射する。この入射光の角度は像面位相差オートフォーカスの精度に影響を与えるため、これを低減するためにマイクロレンズＭＬの光軸を画素６００の中心からずらして配置する手法が知られている。このとき、マイクロレンズＭＬの光軸のずれを考慮して感度領域であるＮ型半導体領域６０１の位置も中心からずらして異なる形状とすることが望ましい。この配置では、平面視における２つのＮ型半導体領域６０１の面積が互いに異なるものとなる。
【０１５０】
本実施形態では、２つのＮ型半導体領域６０１を互いに異なる形状とすることができるため、画素部６１内の座標又はマイクロレンズＭＬの位置を考慮して２つのＮ型半導体領域６０１の形状を適切に設計することができる。これにより、像面位相差オートフォーカスの精度が画素部６１内の広範囲にわたって向上する。あるいは、画素部６１内の像面位相差オートフォーカスが可能な範囲が拡大する。なお、画素６００への入射光の角度は、画素部６１内の座標（像高）に依存して滑らかに変わるため、これを考慮して、Ｎ型半導体領域６０１の形状も画素部６１内の座標（像高）に応じて滑らかに変えることが望ましい。
【０１５１】
以上のように、本実施形態によれば、２つのＮ型半導体領域６０１の形状を異ならせることにより、像面位相差オートフォーカスの精度が向上された光電変換装置が提供される。
【０１５２】
［第１２実施形態］
第１２実施形態に係る光電変換装置について説明する。本実施形態の説明において、第１実施形態乃至第１１実施形態と同様の機能を有する部分には同様の符号を付し、詳細な説明を省略又は簡略化することもある。本実施形態においては、第５実施形態乃至第７実施形態で述べた画素６００の配列方法を様々に変更させた変形例を説明する。
【０１５３】
図３８（ａ）、図３８（ｂ）、図３８（ｃ）、図３８（ｄ）及び図３８（ｅ）は、本実施形態に係る画素の配置例を示す平面模式図である。図３８（ｅ）は、図３８（ａ）、図３８（ｂ）、図３８（ｃ）及び図３８（ｄ）の凡例を示している。
【０１５４】
具体的には、図３８（ａ）、図３８（ｂ）、図３８（ｃ）及び図３８（ｄ）において、画素６００を示す正方形の枠内のパターンは、画素６００が赤色画素、緑色画素、青色画素のいずれであるかを示している。言い換えると当該パターンは、画素６００に設けられているカラーフィルタＣＦＲ、ＣＦＧ、ＣＦＢの色を示している。図３８（ａ）、図３８（ｂ）、図３８（ｃ）及び図３８（ｄ）に示されているように、これらの画素６００の色の配列は、２行×２列の４画素を一単位として同じ配列が繰り返されるベイヤー配列をなしている。
【０１５５】
画素６００を示す正方形の枠内のパターン内に付されている線分の向きは、Ｐ型半導体領域６０４のうちの２つのＮ型半導体領域６０１を分離している領域６０４ｃの向きを示している。言い換えると、正方形を当該線分により分割することにより得られる２つの図形の形状が、２つのＮ型半導体領域６０１の形状を模式的に示している。図３８（ｅ）に記載されているように、２つのＮ型半導体領域６０１が横方向に並んでいる分離方式を水平分離と呼ぶ。２つのＮ型半導体領域６０１が縦方向に並んでいる分離方式を垂直分離と呼ぶ。２つのＮ型半導体領域６０１が左下及び右上に並んでいる分離方式を第１の対角分離と呼ぶ。２つのＮ型半導体領域６０１が左上及び右下に並んでいる分離方式を第２の対角分離と呼ぶ。これらの分離方向は、像面位相差オートフォーカスの位相差検出方向に対応する。
【０１５６】
図３８（ａ）の例では、１行目及び２行目の画素６００が水平分離であり、３行目及び４行目の画素６００が垂直分離である。５行目から８行目も同様の配列となっている。このように、図３８（ａ）の例では２行の水平分離と２行の垂直分離を含む４行を一単位として４行ごとに同じ配列が繰り返されている。
【０１５７】
図３８（ｂ）の例では、１行目及び２行目の画素６００が水平分離と第１の対角分離の繰り返し配列であり、３行目及び４行目の画素６００が第２の対角分離と垂直分離の繰り返し配列である。５行目から８行目も同様の配列となっている。このように、図３８（ｂ）の例では水平分離、垂直分離、第１の対角分離及び第２の対角分離を含む４行×４列を一単位として同じ配列が繰り返されている。
【０１５８】
図３８（ｃ）の例では、１行目の画素６００が水平分離であり、２行目の画素６００が垂直分離である。３行目以降もこれらが繰り返される配列となっている。このように、図３８（ｃ）の例では１行の水平分離と１行の垂直分離を含む２行を一単位として２行ごとに同じ配列が繰り返されている。この配列では、赤色画素と赤色画素の横の緑色画素が水平分離であり、青色画素と青色画素の横の緑色画素が垂直分離である。このように、一部の色の画素が一定の分離方向になるように、画素の色と分離方向が対応付けられている構成であってもよい。
【０１５９】
図３８（ｄ）の例では、１行目の赤色画素が水平分離であり、１行目の緑色画素が垂直分離である。また、２行目の緑色画素が垂直分離であり、２行目の青色画素が第１の対角分離又は第２の対角分離の繰り返し配列である。３行目以降もこれらが繰り返される配列となっている。このように、図３８（ｄ）の例では水平分離、垂直分離、第１の対角分離及び第２の対角分離を含む２行×４列を一単位として同じ配列が繰り返されている。この配列では、赤色画素と青色画素の横の緑色画素が水平分離であり、赤色画素の横の緑色画素が垂直分離である。青色画素は、第１の対角分離又は第２の対角分離である。このように、一部の色の画素が一定の分離方向になるように、画素の色と分離方向が対応付けられている構成であってもよい。
【０１６０】
以上のように、本実施形態では、画素部６１に種々の分離方向の画素６００を含ませることにより、多様な検出方向の像面位相差オートフォーカス用信号を得ることができる。
【０１６１】
なお、図３８（ａ）から図３８（ｅ）の例における画素６００の色は、赤色、緑色、青色以外の色であってもよい。例えば、画素６００の色は、補色であるシアン、マゼンタ、イエローであってもよく、白色であってもよい。また、画素６００は、赤外線を透過し、可視光を遮断する赤外線フィルタを有する赤外線画素であってもよい。
【０１６２】
また、画素６００の配列は、ベイヤー配列に限定されるものではなく、他の配列であってもよい。例えば、赤色画素、緑色画素、青色画素を同じ行又は同じ列に並べる配列であってもよく、六角形の画素を配列するヘキサゴナル配列であってもよく、ベイヤー配列等の四角形を一単位とする画素群を半ピッチずつずらして配列する千鳥配列であってもよい。また、一部の画素６００が第１１実施形態のフォトダイオードの個数が１個の画素６００に置き換えられていてもよい。
【０１６３】
［第１３実施形態］
第１３実施形態に係る撮像システムについて説明する。本実施形態の撮像システムは、第１実施形態乃至第１２実施形態のいずれかの光電変換装置を有する。撮像システムとは、デジタルスチルカメラ、デジタルビデオカメラ、携帯電話用デジタルカメラ等の静止画又は動画の撮影に用いられる装置である。
【０１６４】
図３９は、第１３実施形態に係る撮像システムのブロック図である。撮像システムは、レンズ部１００１、レンズ駆動装置１００２、シャッタ１００３、シャッタ駆動装置１００４、光電変換装置１００５、撮像信号処理回路１００６及びタイミング発生部１００７を有する。撮像システムは、更に、メモリ部１００８、全体制御・演算部１００９、記録媒体制御Ｉ／Ｆ（Interface）部１０１０、記録媒体１０１１、外部Ｉ／Ｆ部１０１２及び測光装置１０１３を有する。
【０１６５】
レンズ部１００１は、被写体の光学像を光電変換装置１００５に結像させる部分である。レンズ駆動装置１００２は、レンズ部１００１を駆動する装置である。レンズ駆動装置１００２は、レンズ部１００１を駆動することにより、ズーム制御、フォーカス制御、絞り制御等を行う。シャッタ１００３は、入射光の遮蔽を行う光学部材であり、例えば、メカニカルシャッタが用いられ得る。また、シャッタ１００３は、絞りの機能を兼ねていてもよい。シャッタ駆動装置１００４は、シャッタ１００３の開閉等の制御を行う。
【０１６６】
光電変換装置１００５は、第１実施形態乃至第１２実施形態のいずれかの光電変換装置であり、レンズ部１００１によって結像された被写体の光学像を画像信号に変換して取得する。撮像信号処理回路１００６は、光電変換装置１００５から出力される画像信号に対して各種の補正、データ圧縮等を行う回路である。タイミング発生部１００７は、光電変換装置１００５、撮像信号処理回路１００６に、各種タイミング信号を出力する回路である。
【０１６７】
全体制御・演算部１００９は、各種演算と撮像システム全体の制御を行う制御回路である。メモリ部１００８は、撮像信号処理回路１００６から出力される画像データを一時的に記録するための記録装置である。記録媒体制御Ｉ／Ｆ部１０１０は、記録媒体１０１１に対して記録又は読み出しを行うためのインターフェースである。記録媒体１０１１は、半導体メモリ等の着脱可能な記録媒体であり、画像データの記録又は読み出しに用いられる。外部Ｉ／Ｆ部１０１２は、各種情報、撮影画像等を外部に提供するためのインターフェースであり、コンピュータ等の他の情報処理装置との通信インターフェースであってもよく、表示装置等のユーザインターフェースであってもよい。
【０１６８】
次に、撮像システムが測距機能を備えたデジタルスチルカメラである場合の撮影時の動作について説明する。撮像システムのメイン電源がオンになると、撮像システムの制御用の電源と撮像信号処理回路１００６等に電力を供給する撮像用の電源が順次オンになる。
【０１６９】
ユーザが、不図示のレリーズボタンを押下すると、光電変換装置１００５は、画像信号を取得し、全体制御・演算部１００９は、画像信号のデータに基づいて測距演算を行い、その結果に基づいて被写体までの距離を算出する。その後、レンズ駆動装置１００２は、算出された距離に基づいてレンズ部１００１を駆動して合焦しているか否かを判断し、合焦していない場合には、再びレンズ部１００１を駆動するという処理により焦点調節を行う。測距演算は、光電変換装置１００５により取得された画像信号を用いるもの以外に、不図示の測距専用装置で行われるものであってもよい。
【０１７０】
合焦が確認されると、撮像システムは、撮影動作を開始する。撮影動作の終了後、光電変換装置１００５から出力された画像信号は、撮像信号処理回路１００６において処理され、全体制御・演算部１００９の制御によりメモリ部１００８に書き込まれる。撮像信号処理回路１００６は、データの並べ替え、加算等を行う。メモリ部１００８に記録されたデータは、全体制御・演算部１００９の制御により記録媒体制御Ｉ／Ｆ部１０１０を介して記録媒体１０１１に記録される。また、このデータは、外部Ｉ／Ｆ部１０１２を介してコンピュータ等に入力されてもよい。コンピュータは、撮像システムから出力されたデータに対して画像の加工等の処理を行うことができる。
【０１７１】
本実施形態の撮像システムは、第１乃至第１２実施形態の光電変換装置を備えている。これにより、本実施形態によれば、より高品質な撮像システムが提供される。
【０１７２】
［第１４実施形態］
第１４実施形態に係る撮像システム及び移動体について説明する。図４０（ａ）及び図４０（ｂ）は、本実施形態に係る撮像システム３００及び移動体の構成を示す図である。
【０１７３】
図４０（ａ）は、車載カメラに関する撮像システム３００の一例を示したものである。撮像システム３００は、光電変換装置３１０を有する。本実施形態の光電変換装置３１０は、上述の第１乃至第１２実施形態のいずれかに記載の光電変換装置である。撮像システム３００は、光電変換装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離計測部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差算出部３１４及び距離計測部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
【０１７４】
撮像システム３００は、車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角等の車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【０１７５】
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図４０（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システム３００の配置例を示した。車両情報取得装置３２０は、撮像システム３００又は光電変換装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。
【０１７６】
他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システム３００は、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【０１７７】
［変形実施形態］
本発明は、上述の実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
【０１７８】
また、第１３及び第１４実施形態に示した装置又はシステムは、本発明の光電変換装置を適用し得る装置又はシステムの構成例を示したものである。そのため、本発明の光電変換装置を適用可能な装置又はシステムは図３９、図４０（ａ）又は図４０（ｂ）に示した構成に限定されない。
【０１７９】
また、第１乃至第１２実施形態に示した半導体領域の導電型は変更可能であり、例えば、すべての導電型が逆であってもよい。また、図４、図６、図１２、図３８（ａ）乃至図３８（ｅ）に示した画素配列、図７又は図１３に示した画素内の回路構成等は一例であり、これらと異なっていてもよい。
【０１８０】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【０１８１】
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１８２】
１５、１７          半導体基板
１６Ａ、１６Ｂ      分離部
７１                第１半導体領域
７２                第４半導体領域
７４                第３半導体領域
７５                第５半導体領域
７６                第２半導体領域
【図１】
2020141122.tif 000003
【図２】
2020141122.tif 000004
【図３】
2020141122.tif 000005
【図４】
2020141122.tif 000006
【図５】
2020141122.tif 000007
【図６】
2020141122.tif 000008
【図７】
2020141122.tif 000009
【図８】
2020141122.tif 000010
【図９】
2020141122.tif 000011
【図１０】
2020141122.tif 000012
【図１１】
2020141122.tif 000013
【図１２】
2020141122.tif 000014
【図１３】
2020141122.tif 000015
【図１４】
2020141122.tif 000016
【図１５】
2020141122.tif 000017
【図１６】
2020141122.tif 000018
【図１７】
2020141122.tif 000019
【図１８】
2020141122.tif 000020
【図１９】
2020141122.tif 000021
【図２０】
2020141122.tif 000022
【図２１】
2020141122.tif 000023
【図２２】
2020141122.tif 000024
【図２３】
2020141122.tif 000025
【図２４】
2020141122.tif 000026
【図２５】
2020141122.tif 000027
【図２６】
2020141122.tif 000028
【図２７】
2020141122.tif 000029
【図２８】
2020141122.tif 000030
【図２９】
2020141122.tif 000031
【図３０】
2020141122.tif 000032
【図３１】
2020141122.tif 000033
【図３２】
2020141122.tif 000034
【図３３】
2020141122.tif 000035
【図３４】
2020141122.tif 000036
【図３５】
2020141122.tif 000037
【図３６】
2020141122.tif 000038
【図３７】
2020141122.tif 000039
【図３８】
2020141122.tif 000040
【図３９】
2020141122.tif 000041
【図４０】
2020141122.tif 000042