(57)【要約】【課題】撮像装置における消費電力の低減を可能とする。【解決手段】撮像装置は、画素アレイに二次元格子状の配列で含まれる各画素から読み出されたアナログ信号のディジタル信号への変換を行う変換部と、変換部の動作を制御する制御部と、を備える。制御部は、配列におけるラインの読み出しタイミングを示す水平同期信号に基づく水平ブランキング期間と、画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、変換部の状態を変換を行わないスタンバイ状態に移行させる。【選択図】図１０
2020065146.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイに二次元格子状の配列で含まれる各画素から読み出されたアナログ信号のディジタル信号への変換を行う変換部と、
前記変換部の動作を制御する制御部と、
を備え、
前記制御部は、
前記配列におけるラインの読み出しタイミングを示す水平同期信号に基づく水平ブランキング期間と、前記画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、前記変換部の状態を前記変換を行わないスタンバイ状態に移行させる
撮像装置。
【請求項２】
前記変換部は、
前記水平同期信号の立ち上がりおよび立ち下がりのうち一方に応じて前記変換を開始し、
前記制御部は、
前記変換の終了タイミングに応じて前記変換部の状態を前記スタンバイ状態に移行させ、前記水平同期信号の立ち上がりおよび立ち下がりのうち他方に応じて該変換部の該スタンバイ状態を解除する
請求項１に記載の撮像装置。
【請求項３】
前記トリガ信号は、
前記画素アレイから前記１フレーム分の画素の読み出しを行う周期を示す垂直同期信号である
請求項１に記載の撮像装置。
【請求項４】
前記トリガ信号は、前記画素アレイにおける露光の開始および終了を指定する信号であって、前記垂直ブランキング期間は、該トリガ信号により該露光の終了が指定されたタイミングに基づく
請求項１に記載の撮像装置。
【請求項５】
前記制御部は、
前記変換部への電力の供給を停止することで、該変換部の状態を前記スタンバイ状態に移行させる
請求項１に記載の撮像装置。
【請求項６】
前記制御部は、
前記変換部による前記変換の開始および終了を制御する変換制御信号と、前記トリガ信号と、前記水平同期信号と、に基づき、前記変換部の状態を前記スタンバイ状態に移行させる状態制御信号を生成する
請求項１に記載の撮像装置。
【請求項７】
複数の前記画素をそれぞれ含む複数のグループに対応する複数の前記変換部を備え、
前記制御部は、
複数の前記変換部それぞれに対応して前記状態制御信号を生成する
請求項６に記載の撮像装置。
【請求項８】
当該撮像装置は、複数の前記画素アレイを含み、
前記制御部は、
複数の前記画素アレイのそれぞれに対応して前記状態制御信号を生成する
請求項６に記載の撮像装置。
【請求項９】
画素が二次元格子状の配列で含まれる画素アレイの該配列におけるラインの読み出しタイミングを示す水平同期信号が入力される水平同期信号入力ステップと、
前記画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号が入力されるトリガ信号入力ステップと、
前記画素から読み出された前記アナログ信号のディジタル信号への変換を変換部が行う変換ステップと、
前記水平同期信号に基づく水平部ランキング期間と、前記トリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、前記変換部の状態を前記変換を行わないスタンバイ状態に移行させる制御ステップと、
を有する
撮像装置の制御方法。
【請求項１０】
画素アレイに二次元格子状の配列で含まれる各画素から読み出されたアナログ信号のディジタル信号への変換を行う変換部と、
前記変換部の動作を制御する制御部と、
前記ディジタル信号を記憶する記憶部と、
を備え、
前記制御部は、
前記配列におけるラインの読み出しタイミングを示す水平同期信号に基づく水平ブランキング期間と、前記画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、前記変換部の状態を前記変換を行わないスタンバイ状態に移行させる
電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置、撮像装置の制御方法および電子機器に関する。
【背景技術】
【０００２】
ＣＭＯＳ(Complementary  Metal  Oxide  Semiconductor)などを用いた固体撮像素子が知られている。このような固体撮像素子では、受光素子を含む画素がアレイ状に配列され、このアレイ状に配列された画素からの読み出しを行毎に制御して、列毎に画素からの信号を出力する。そして、列毎に設けられたＡＤ(Analog  to  Digital)変換器により、画素から読み出された信号をディジタル信号による画素信号に変換して出力する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２１３０１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
固体撮像素子において、画素数が増大する傾向にある一方で、消費電力の低減が求められている。
【０００５】
本開示は、消費電力の低減が可能な撮像装置、撮像装置の制御方法および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本開示の撮像装置は、画素アレイに二次元格子状の配列で含まれる各画素から読み出されたアナログ信号のディジタル信号への変換を行う変換部と、変換部の動作を制御する制御部と、を備え、制御部は、配列におけるラインの読み出しタイミングを示す水平同期信号に基づく水平ブランキング期間と、画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、変換部の状態を変換を行わないスタンバイ状態に移行させる。
【図面の簡単な説明】
【０００７】
【図１】実施形態に適用可能な固体撮像素子の基本的な構成例を示すブロック図である。
【図２】各実施形態に適用可能な画素の一例の構成を示す図である。
【図３】実施形態に適用可能な、画素における動作の例を示すタイムチャートである。
【図４】既存技術によるＡＤ変換器の構成の例を示す図である。
【図５】既存技術による固体撮像素子の一例の構成を概略的に示す図である。
【図６】既存技術による、垂直同期信号および水平同期信号に応じた各画素からの画素信号の読み出し処理の例を示すタイムチャートである。
【図７】既存技術による固体撮像素子の一例の構成を概略的に示す図である。
【図８】既存技術による、外部トリガ制御による各画素からの画素信号の読み出し処理の例を示すタイムチャートである。
【図９】第１の実施形態に係る撮像装置としての固体撮像素子の構成例を概略的に示すブロック図である。
【図１０】第１の実施形態に係る、垂直同期信号および水平同期信号に応じた各画素からの画素信号の読み出し処理の例を示すタイムチャートである。
【図１１】第１の実施形態に係る、外部トリガ信号が入力される固体撮像素子の一例の構成を概略的に示すブロック図である。
【図１２】第１の実施形態に係る、外部トリガ信号および水平同期信号に応じた各画素からの画素信号の読み出し処理の例を示すタイムチャートである。
【図１３】第１の実施形態に係るＡＤ変換器の一例の構成を示す図である。
【図１４】第１の実施形態に適用可能な制御部の一例の構成を示すブロック図である。
【図１５】第１の実施形態に係るＡＤＣ停止制御信号を説明するための一例のタイムチャートである。
【図１６】第１の実施形態に係る、垂直同期信号および水平同期信号に応じた各画素からの画素信号の読み出し処理における垂直ブランキング期間での制御の例を示すタイムチャートである。
【図１７】第１の実施形態に係る、外部トリガ制御による各画素からの画素信号の読み出し処理における垂直ブランキング期間での制御の例を示すタイムチャートである。
【図１８】第２の実施形態に係る固体撮像素子の構成例を概略的に示すブロック図である。
【図１９】第２の実施形態に係る、垂直同期信号および水平同期信号に応じた各画素からの画素信号の読み出し処理の例を示すタイムチャートである。
【図２０】第３の実施形態に係る固体撮像素子の構成例を概略的に示すブロック図である。
【図２１】第３の実施形態に係る、２つの外部トリガ信号、ならびに、水平同期信号に応じた各画素からの画素信号の読み出し処理の例を示すタイムチャートである。
【図２２】第４の実施形態に係る電子機器の一例の構成を示すブロック図である。
【図２３】本開示に係る撮像装置の使用例を示す図である。
【発明を実施するための形態】
【０００８】
以下、本開示の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態において、同一の部位には同一の符号を付することにより、重複する説明を省略する。
【０００９】
［実施形態］
（各実施形態に適用可能な構成例）
図１は、実施形態に適用可能な固体撮像素子の基本的な構成例を示すブロック図である。図１において、固体撮像素子１０は、画素アレイ部１１と、垂直走査部１２と、ＡＤ(Analog  to  Digital)変換部１３と、画素信号線１６と、垂直信号線１７と、制御部１９と、信号処理部２０と、を含む。
【００１０】
画素アレイ部１１は、それぞれ受光した光に対して光電変換を行う、例えばフォトダイオードによる光電変換部を有する複数の画素１１０を含む。画素アレイ部１１において、複数の画素１１０は、が水平方向（行方向）および垂直方向（列方向）に二次元格子状に配列される。画素アレイ部１１において、画素１１０の行方向の並びをラインと呼ぶ。この画素アレイ部１１において所定数のラインから読み出された画素信号により、１フレームの画像（画像データ）が形成される。例えば、３０００画素×２０００ラインで１フレームの画像が形成される場合、画素アレイ部１１は、少なくとも３０００個の画素１１０が含まれるラインを、少なくとも２０００ライン、含む。
【００１１】
また、画素アレイ部１１には、各画素１１０の行および列に対し、行毎に画素信号線１６が接続され、列毎に垂直信号線１７が接続される。
【００１２】
画素信号線１６の画素アレイ部１１と接続されない端部は、垂直走査部１２に接続される。垂直走査部１２は、後述する制御部１９の制御に従い、画素から画素信号を読み出す際の駆動パルスなどの制御信号を、画素信号線１６を介して画素アレイ部１１へ伝送する。垂直信号線１７の画素アレイ部１１と接続されない端部は、ＡＤ変換部１３に接続される。画素から読み出された画素信号は、垂直信号線１７を介してＡＤ変換部１３に伝送される。
【００１３】
ＡＤ変換部１３は、垂直信号線１７毎に設けられたＡＤ変換器１３０と、参照信号生成部１４と、水平走査部１５と、を含む。ＡＤ変換器１３０は、画素アレイ部１１の各列（カラム）に対してＡＤ変換処理を行うカラムＡＤ変換器である。ＡＤ変換器１３０は、垂直信号線１７を介して画素１１０から供給された画素信号に対してＡＤ変換処理を施し、ノイズ低減を行う相関二重サンプリング（ＣＤＳ：Correlated  Double  Sampling）処理のための２つのディジタル値を生成する。ＡＤ変換器１３０の構成および処理の具体例については、後述する。
【００１４】
ＡＤ変換器１３０は、生成した２つのディジタル値を信号処理部２０に供給する。信号処理部２０は、ＡＤ変換器１３０から供給される２つのディジタル値に基づきＣＤＳ処理を行い、ディジタル信号による画素信号（画素データ）を生成する。信号処理部２０により生成されたディジタル信号による画素信号は、固体撮像素子１０の外部に出力される。
【００１５】
信号処理部２０から出力されたディジタル信号による画素信号は、固体撮像素子１０の外部において、例えばフレームバッファに順次記憶される。フレームバッファに１フレーム分の画素信号が記憶されると、記憶された画素信号が１フレームの画像データとしてフレームバッファから読み出される。
【００１６】
参照信号生成部１４は、制御部１９から入力されるＡＤＣ制御信号に基づき、各ＡＤ変換器１３０が画素信号を２つのディジタル値に変換するために用いるランプ信号ＲＡＭＰを生成する。ランプ信号ＲＡＭＰは、レベル（電圧値）が時間に対して一定の傾きで低下する信号、または、レベルが階段状に低下する信号である。参照信号生成部１４は、生成したランプ信号ＲＡＭＰを、各ＡＤ変換器１３０に供給する。参照信号生成部１４は、例えばＤＡ(Digital  to  Analog)変換回路などを用いて構成される。
【００１７】
水平走査部１５は、制御部１９の制御の下、各ＡＤ変換器１３０を所定の順番で選択する選択走査を行うことによって、各ＡＤ変換器１３０が一時的に保持している各ディジタル値を信号処理部２０へ順次出力させる。水平走査部１５は、例えばシフトレジスタやアドレスデコーダなどを用いて構成される。
【００１８】
制御部１９は、垂直走査部１２、ＡＤ変換部１３、参照信号生成部１４および水平走査部１５などの駆動制御を行う。制御部１９は、垂直走査部１２、ＡＤ変換部１３、参照信号生成部１４および水平走査部１５の動作の基準となる各種の駆動信号を生成する。制御部１９は、例えば、外部から供給される垂直同期信号または外部トリガ信号と、水平同期信号とに基づき、垂直走査部１２が画素信号線１６を介して各画素１１０に供給するための制御信号を生成する。制御部１９は、生成した制御信号を垂直走査部１２に供給する。
【００１９】
垂直走査部１２は、制御部１９から供給される制御信号に基づき、画素アレイ部１１の選択された画素行の画素信号線１６に駆動パルスを含む各種信号を、ライン毎に各画素１１０に供給し、各画素１１０から、画素信号を垂直信号線１７に出力させる。垂直走査部１２は、例えばシフトレジスタやアドレスデコーダなどを用いて構成される。
【００２０】
このように構成された固体撮像素子１０は、ＡＤ変換器１３０が列毎に配置されたカラムＡＤ方式のＣＭＯＳ(Complementary  Metal  Oxide  Semiconductor)イメージセンサである。
【００２１】
図２は、各実施形態に適用可能な画素１１０の一例の構成を示す図である。図２において、画素１１０は、例えばＰＮ接合のフォトダイオードからなる光電変換素子１１１と、それぞれＮ型ＭＯＳ(Metal  Oxide  Semiconductor)トランジスタであるトリガトランジスタ１１２、リセットトランジスタ１１４、増幅トランジスタ１１５および選択トランジスタ１１６と、を含む。また、画素１１０に対して接続される画素信号線１６は、リセットパルスＲＳＴと、転送パルスＴＲＧと、選択信号ＳＥＬとをそれぞれ供給する。
【００２２】
画素１１０において、光電変換素子１１１は、カソードが接地接続され、アノードがトリガトランジスタ１１２のドレインに接続される。トリガトランジスタ１１２のソースは、浮遊拡散層１１３に接続される。トリガトランジスタ１１２のゲートには、転送パルスＴＲＧが供給される。トリガトランジスタ１１２は、転送パルスＴＲＧがハイ（Ｈｉｇｈ）状態でオン（閉）となり、転送パルスＴＲＧがロー（Ｌｏｗ）状態でオフ（開）となる。トリガトランジスタ１１２がオンの状態で、光電変換素子１１１から出力される電荷が浮遊拡散層１１３に供給される。
【００２３】
浮遊拡散層１１３は、光電変換素子１１１から供給された電荷を蓄積する。浮遊拡散層１１３は、蓄積した電荷の量に応じた電圧を生成する。
【００２４】
リセットトランジスタ１１４のソースが浮遊拡散層１１３に接続される。リセットトランジスタ１１４のドレインに対して、画素１１０に対する電源ＶＤＤが接続される。リセットトランジスタ１１４のゲートには、リセットパルスＲＳＴが供給される。リセットトランジスタ１１４は、リセットパルスＲＳＴがハイ状態でオンとなり、リセットパルスＲＳＴがロー状態でオフとなる。
【００２５】
増幅トランジスタ１１５のゲートが浮遊拡散層１１３に接続される。増幅トランジスタ１１５のドレインに電源ＶＤＤが接続され、ソースに選択トランジスタ１１６のドレインが接続される。選択トランジスタ１１６のソースは、垂直信号線（ＶＳＬ）１７に接続される。選択トランジスタ１１６のゲートには、選択信号ＳＥＬが供給される。選択トランジスタ１１６は、選択信号ＳＥＬがハイ状態でオンとなり、ロー状態でオフとなる。
【００２６】
図３は、実施形態に適用可能な、図２に示した画素１１０における動作の例を示すタイムチャートである。図３において、「ＳＥＬ」、「ＲＳＴ」および「ＴＲＧ」は、それぞれ選択信号ＳＥＬ、リセットパルスＲＳＴおよび転送パルスＴＲＧを示す。また、「ＦＤ」は、浮遊拡散層１１３に蓄積される電荷量を示し、「ＶＳＬ」は、垂直信号線１７から出力される画素信号のレベル（電圧）を示している。
【００２７】
図３のタイムチャートにおいて、初期状態では、選択信号ＳＥＬ、リセットパルスＲＳＴおよび転送パルスＴＲＧがそれぞれロー状態とされる。また、光電変換素子１１１が露光され、ロー状態転送パルスＴＲＧによりトリガトランジスタ１１２がオフとなっているため、露光により生成された電荷が光電変換素子１１１に蓄積される。
【００２８】
時点ｔ100において、選択信号ＳＥＬがハイ状態とされて、選択トランジスタ１１６がオンとされる。時点ｔ101でリセットパルスＲＳＴがハイ状態とされ、浮遊拡散層１１３の電荷が電源ＶＤＤに排出されることにより、浮遊拡散層１１３の電位が所定電位にリセットされる。リセットパルスＲＳＴがロー状態に戻されて所定時間後の時点ｔ102で、転送パルスＴＲＧがハイ状態とされ、露光により光電変換素子１１１に蓄積された電荷が浮遊拡散層１１３に供給され、蓄積される。浮遊拡散層１１３に蓄積された電荷に応じた電圧が生成され、この電圧が増幅トランジスタ１１５により増幅され、選択トランジスタ１１６を介して画素信号として垂直信号線１７に出力される。
【００２９】
ここで、リセットパルスＲＳＴがハイ状態とされた時点ｔ101から所定時間後の、例えば浮遊拡散層１１３の状態が安定する時点ｔ110において垂直信号線１７に出力されたリセットレベル（黒レベル）の信号Ａが、ＡＤ変換器１３０によりディジタル値に変換され、例えばＡＤ変換器１３０が持つレジスタなどに一時的に記憶される。この信号Ａは、オフセット性のノイズである。この信号Ａの読み出しを、Ｐ相(Pre-Charge)読み出しと呼び、Ｐ相読み出しを行う期間をＰ相期間と呼ぶ。
【００３０】
さらに、転送パルスＴＲＧがハイ状態とされた時点ｔ102から処置時間後の、例えば例えば浮遊拡散層１１３の状態が安定する時点ｔ111において垂直信号線１７に出力された信号レベルの信号Ｂが、ＡＤ変換器１３０によりディジタル値に変換され、例えばＡＤ変換器１３０が持つレジスタなどに一時的に記憶される。この信号Ｂは、オフセット性のノイズと画素信号とを含む信号である。この信号Ｂの読み出しを、Ｄ相(Data  Phase)読み出しと呼び、Ｄ相読み出しを行う期間をＤ相期間と呼ぶ。
【００３１】
ＡＤ変換器１３０は、記憶した信号ＡおよびＢを信号処理部２０に供給する。信号処理部２０は、信号Ａと信号Ｂとの差分を求める。これにより、オフセット性のノイズが除去された画素信号を得ることができる。
【００３２】
（既存技術による、画素信号のＡＤ変換処理）
実施形態に係るＡＤ変換器１３０ａの動作の説明に先立って、理解を容易とするために、カラムＡＤ変換器による既存技術によるＡＤ変換処理について説明する。図４は、図１におけるカラムＡＤ変換器としての、既存技術によるＡＤ変換器１３０ａの構成の例を示す図である。図４において、ＡＤ変換器１３０ａは、電流源１３１と、ＤＡ(Digital  to  Analog)変換器１３２と、コンパレータ１３３と、カウンタ１３４と、を含む。ＤＡ変換器１３２、コンパレータ１３３およびカウンタ１３４は、それぞれ、電源線Ｖｐから供給される電力により動作する。
【００３３】
画素１１０から読み出された画素信号（信号Ａまたは信号Ｂ）は、垂直信号線１７から、電流源１３１に引き込まれてＡＤ変換器１３０ａに供給され、コンパレータ１３３の一方の入力端に入力される。より詳細には、Ｐ相期間には、画素１１０から読み出されたリセットレベルの信号Ａが、コンパレータ１３３の一方の入力端に入力される。また、Ｄ相期間には、画素１１０から読み出された、オフセット性のノイズと画素信号とを含む信号Ｂが、コンパレータ１３３の一方の入力端に入力される。
【００３４】
ＤＡ変換器１３２は、参照信号生成部１４においてディジタル信号として生成された参照信号であるランプ信号ＲＡＭＰが入力される。ＤＡ変換器１３２は、このランプ信号ＲＡＭＰをアナログ信号に変換して、参照信号としてコンパレータ１３３の他方の入力端に入力する。
【００３５】
例えば、参照信号生成部１４は、ランプ信号ＲＡＭＰとして、上述した、時間（クロック）に伴い値が階段状に減少するディジタル信号を生成する。ＤＡ変換器１３２は、このランプ信号ＲＡＭＰをアナログ信号に変換して、コンパレータ１３３の他方の入力端に入力する。すなわち、コンパレータ１３３の他方の入力端には、クロックに応じて電圧値が階段状に変化（下降）する信号が、参照信号として入力される。
【００３６】
コンパレータ１３３は、一方の入力端に入力された画素信号を保持し、保持した画素信号のレベルと、他方の入力端に入力されたランプ信号ＲＡＭＰのレベルとを比較する。コンパレータ１３３は、ランプ信号ＲＡＭＰのレベルが、保持した画素信号のレベルより大である場合、ハイ状態の差信号を出力する。一方、コンパレータ１３３は、ランプ信号ＲＡＭＰのレベルが、保持した画素信号のレベル以下となった場合、出力を反転させて、ロー状態の差信号を出力する。コンパレータ１３３から出力された差信号は、カウンタ１３４に供給される。なお、ランプ信号ＲＡＭＰのレベルは、コンパレータ１３３の出力が反転された後、所定値にリセットされる。
【００３７】
カウンタ１３４は、コンパレータ１３３から出力された差信号に基づき、例えば参照信号生成部１４と共通のクロックに従いカウントを行う。より具体的には、カウンタ１３４は、画素１１０のＰ相期間において、コンパレータ１３３から入力された差信号に応じて、ランプ信号ＲＡＭＰのレベルが、電圧降下を開始してから画素信号（信号Ａ）以下のレベルになるまでの時間（クロック）をダウンカウントし、このカウントによるカウント値（ディジタル値）を信号処理部２０に出力する。また、カウンタ１３４は、画素１１０のＤ相期間において、コンパレータ１３３から入力された差信号に応じて、ランプ信号ＲＡＭＰのレベルが、電圧降下を開始してから画素信号（信号Ｂ）以下のレベルになるまでの時間をアップカウントし、このカウントによるカウント値（ディジタル値）を信号処理部２０に出力する。
【００３８】
信号処理部２０は、この信号Ａに対するカウント値と、信号Ｂに対するカウント値と、を用いてＣＤＳ処理を行う。
【００３９】
図５および図６を用いて、既存技術による、垂直同期信号に応じて各画素１１０から画素信号を読み出す処理について説明する。図５は、図１に対応する、既存技術による固体撮像素子の一例の構成を概略的に示す図であって、制御部１９に対して垂直同期信号が入力される様子を示している。制御部１９は、この垂直同期信号と、水平同期信号と、に基づき、画素信号線１６を介して各画素１１０に供給されるリセットパルスＲＳＴ、転送パルスＴＲＧおよび選択信号ＳＥＬを生成する。
【００４０】
ここで、水平同期信号は、ライン毎の読み出しタイミングを示す信号である。また、垂直同期信号は、１フレームの周期を示す信号である。例えば、垂直同期信号に応じて画素アレイ部１１の先頭からラインの読み出しを開始し、水平同期信号に応じて各ラインを順次読み出すことで、画素アレイ部１１に含まれる各画素１１０の画素信号に基づく１フレーム分の画像データを得ることができる。この動作を垂直同期信号に従い繰り返し実行することで、例えば、所定フレーム周期の動画像データを得ることができる。
【００４１】
さらに、制御部１９は、例えば、水平同期信号に同期して、参照信号生成部１４におけるランプ信号ＲＡＭＰの生成を制御するＡＤＣ制御信号を生成する。参照信号生成部１４は、このＡＤＣ制御信号に応じて、ランプ信号ＲＡＭＰを生成し出力する。各ＡＤ変換器１３０ａは、各画素１１０から供給された画素信号を、参照信号生成部１４からＡＤＣ制御信号に応じて出力されたランプ信号ＲＡＭＰに基づきＡＤ変換する。
【００４２】
図６は、既存技術による、垂直同期信号および水平同期信号に応じた各画素１１０からの画素信号の読み出し処理の例を示すタイムチャートである。図６において、上から、垂直同期信号、水平同期信号、読み出し処理およびＡＤＣ(AD  Converter)動作のタイミングを示すチャートがそれぞれ示されている。
【００４３】
図６の例では、垂直同期信号および水平同期信号は、それぞれ、立ち下がりエッジと立ち上がりエッジの組から形成される、下向きのパルスとして表されている。これはこの例に限定されず、パルスを形成するエッジの向きが逆（上向きのパルス）であってもよいし、垂直同期信号と水平同期信号とでパルスの向きが異なっていてもよい。
【００４４】
垂直同期信号は、パルスの立ち下がりエッジから、次のパルスの立ち下がりエッジまでが１垂直期間（１Ｖ期間）とされ、この１Ｖ期間内で、１フレーム分の読み出しが行われる。水平同期信号は、パルスの立ち下がりエッジから、次のパルスの立ち下がりエッジまでが１水平期間（１Ｈ期間）とされ、この１Ｈ期間内で、１ラインの読み出しが行われる。
【００４５】
図６の例では、垂直同期信号の立ち下がりエッジのタイミングで、１フレームの読み出しが開始される。この１フレームの読み出しが行われる期間ＲＥＡＤを、読み出し期間３０とする。読み出し期間３０の終了タイミングから次の垂直同期信号の立ち下がりエッジまでの期間ＶＢＬＡＮＫは、ラインの読み出しが行われない垂直ブランキング期間３１である。垂直ブランキング期間３１の先頭タイミングは、垂直同期信号の立ち下がりエッジのタイミングに基づき知ることができる。
【００４６】
水平同期信号の立ち下がりエッジのタイミングで１ラインの各画素１１０における画素信号の読み出しが開始され、読み出されたラインの各画素１１０の画素信号に対するＡＤ変換器１３０ａによるＡＤ変換動作が実行される。１ラインに含まれる各画素１１０には、画素信号線１６により、リセットパルスＲＳＴ、転送パルスＴＲＧおよび選択信号ＳＥＬが並列的に供給される。そのため、各垂直信号線１７にそれぞれ接続される各ＡＤ変換器１３０ａによるＡＤ変換処理は、１ラインの期間、すなわち、水平同期信号のパルスから次のパルスの間に完了するように実行される。
【００４７】
より詳細には、図６にＡＤＣ動作として示されるように、１Ｈ期間内における期間４０に、各ＡＤ変換器１３０ａによる画素信号（Ｐ相期間における信号Ａ、および、Ｄ相期間における信号Ｂ）のＡＤ変換処理が行われる（図６では「ＡＤ」として示している）。１Ｈ期間において、期間４０でのＡＤ変換処理が終了してから次の１Ｈ期間が開始するまでの期間４１は、水平ブランキング期間と呼ばれる（図６では「ＨＢＬＫ」として示している）。制御部１９は、期間４０の終端を、例えば、ＡＤ変換部１３に含まれる全てのＡＤ変換器１３０ａにおいて、画素１１０のＤ相期間における変換処理が完了しコンパレータ１３３の出力が反転され、ランプ信号ＲＡＭＰのレベルが所定のレベルにリセットされるタイミングとして知ることができる。
【００４８】
以下、特に記載の無い限り、ＡＤ変換器１３０ａがＡＤ変換処理を行う期間４０をＡＤ変換期間４０とし、期間４１を水平ブランキング期間４１として説明を行う。
【００４９】
なお、１Ｈ期間において、各ＡＤ変換器１３０ａにより第ＭラインのＡＤ変換処理が行われると、次の１Ｈ期間において、各ＡＤ変換器１３０ａにより第Ｍ＋１ラインのＡＤ変換処理が行われる。１Ｖ期間において、例えば第ＭラインのＡＤ変換処理が行われてない期間（ＡＤ変換期間４０以外の期間）は、当該第Ｍラインの各画素１１０による露光が可能な期間となる。また、１フレームの最終ラインを第Ｎラインとすると、図６において第Ｎ＋１ラインとして示される１Ｈ期間から次の垂直同期信号のパルスまでの期間が垂直ブランキング期間３１となる。
【００５０】
図７および図８を用いて、既存技術による、外部トリガ信号に応じて各画素１１０から画素信号を読み出す処理について説明する。例えば、当該固体撮像素子１１が搭載される電子機器がカメラである場合、外部トリガ信号は、シャッタタイミングおよびシャッタ速度に基づく信号を適用できる。
【００５１】
図７は、図１に対応する、既存技術による固体撮像素子の一例の構成を概略的に示す図であって、制御部１９に対して、外部トリガ信号が入力される様子を示している。このように、外部トリガ信号は、図５の垂直同期信号の代わりに、制御部１９に入力される。制御部１９は、この外部トリガ信号と、水平同期信号と、に基づき、画素信号線１６を介して各画素１１０に供給されるリセットパルスＲＳＴ、転送パルスＴＲＧおよび選択信号ＳＥＬを生成する。
【００５２】
図８は、既存技術による、外部トリガ制御による各画素１１０からの画素信号の読み出し処理の例を示すタイムチャートである。図８において、上から、外部トリガ信号、水平同期信号、読み出し処理およびＡＤＣ動作のタイミングを示すチャートがそれぞれ示されている。
【００５３】
図８の例では、外部トリガ信号は、立ち下がりエッジが露光の開始タイミングを示し、立ち上がりエッジが露光の終了タイミングを示す。また、外部トリガ信号の立ち上がりエッジに応じて、画素アレイ部１１における１フレームの読み出しが開始される。制御部１９は、ライン毎の読み出しを、外部トリガ信号の立ち上がりエッジに基づき、水平同期信号に同期して制御する。各１Ｈ期間における各ＡＤ変換器１３０ａの動作は、図６を用いて説明した、垂直同期信号に応じて１Ｖ期間が開始される例と同様であるので、ここでの説明を省略する。
【００５４】
既存技術によれば、図６および図８に示される、１Ｈ期間におけるＡＤ変換期間４０後の水平ブランキング期間４１は、各ＡＤ変換器１３０ａが次の水平同期信号の立ち下がりエッジによるＡＤ変換処理開始を待機する待機期間となる。この１Ｈ期間内の待機期間においても、各ＡＤ変換器１３０ａでは、電力が消費されている。また、１Ｖ期間における垂直ブランキング期間３１も、各ＡＤ変換器１３０ａがＡＤ変換処理を行わない待機期間となる。この１Ｖ期間内の待機時間においても、同様に、各ＡＤ変換器１３０ａでは、電力が消費されている。
【００５５】
また、１Ｈ期間および１Ｖ期間の待機期間（水平ブランキング期間４１および垂直ブランキング期間３１）において各ＡＤ変換器１３０ａに電力を供給することで、各ＡＤ変換器１３０ａが動作状態となっている。このように、待機期間に各ＡＤ変換器１３０ａを動作状態することで、ＡＤ変換器１３０ａを構成する回路からホットキャリアなどの電荷が発生する可能性がある。この電荷は、ノイズ源となって各画素１１０から読み出された画素信号による画像の画質を劣化させる要因となるおそれがある。
【００５６】
［第１の実施形態］
次に、本開示の第１の実施形態に係るＡＤ変換部１３０の動作について説明する。第１の実施形態では、上述した垂直ブランキング期間３１および水平ブランキング期間４１において、ＡＤ変換器１３０に対してスタンバイ制御を行い、ＡＤ変換器１３０をスタンバイ状態に制御する。スタンバイ状態は、ＡＤ変換処理の待機状態であって、ＡＤ変換器１３０におけるＡＤ変換動作が停止され、消費電力を抑制できる。これにより、ＡＤ変換部１３における消費電力の削減が可能となる。
【００５７】
図９および図１０を用いて、第１の実施形態に係る、垂直同期信号に応じて各画素１１０から画素信号を読み出す処理について説明する。図９は、第１の実施形態に係る撮像装置としての固体撮像素子の構成例を概略的に示すブロック図である。図９に示される固体撮像素子１０ａは、図５を用いて説明した固体撮像素子１０に対して、制御部１９からＡＤ変換部１３に供給されるＡＤＣ停止制御信号が追加されている。ＡＤＣ停止制御信号は、ＡＤ変換部１３に含まれる各ＡＤ変換器１３０に対するスタンバイ制御を実行するための信号である。
【００５８】
なお、図９において、画素アレイ部１１の構成は、上述した図１と共通であるので、ここでの説明を省略する。
【００５９】
図１０は、第１の実施形態に係る、垂直同期信号および水平同期信号に応じた各画素１１０からの画素信号の読み出し処理の例を示すタイムチャートである。図１０において、上述した図６と同様に、上から、垂直同期信号、水平同期信号、読み出し処理およびＡＤＣ動作を示すチャートがそれぞれ示されている。さらに、図１０の下段には、１Ｈ期間におけるＡＤＣ動作の詳細を示すチャートが示されている。なお、図１０の例では、説明のため、水平同期信号のタイミングを示すチャートにおいて、水平同期信号が立ち上がりエッジと立ち下がりエッジとの組から形成される、上向きのパルスとして表されている。
【００６０】
垂直同期信号および水平同期信号の各パルスのタイミング、ならびに、１Ｖ期間における読み出し期間３０および垂直ブランキング期間３１のタイミングは、図６を用いて説明した各タイミングと同様なので、ここでの説明を省略する。
【００６１】
第１の実施形態では、図１０のＡＤＣ動作のチャートに示されるように、１Ｈ期間において、ＡＤ変換期間４０の後の水平ブランキング期間４１（図６参照）が、回路停止期間４１ａと、復帰期間４１ｂと、に分割されている。回路停止期間４１ａは、ＡＤ変換部１３ａに含まれる各ＡＤ変換器１３０に対してスタンバイ制御を行いＡＤ変換器１３０の動作状態をスタンバイ状態として、各ＡＤ変換器１３０の動作を停止させる期間である。復帰期間４１ｂは、ＡＤ変換器１３０のスタンバイ状態を解除した後、当該ＡＤ変換器１３０が正常動作可能となるまでの期間である。
【００６２】
図１０の下段に示されるように、水平同期信号におけるパルス４２の立ち下がりエッジのタイミングでＡＤ変換期間４０が開始され、ＡＤ変換期間４０の終了後、制御部１９は、各ＡＤ変換器１３０に対するスタンバイ制御の実施を指示するＡＤＣ停止制御信号を生成し、ＡＤ変換部１３ａに供給する。これにより、回路停止期間４１ａにおいてＡＤ変換器１３０の動作状態がスタンバイ状態となり、ＡＤ変換器１３０の動作が停止される。
【００６３】
制御部１９は、その後、パルス４２の立ち上がりエッジのタイミングで、各ＡＤ変換部１３０に対する電力の供給開始を指示するＡＤＣ停止制御信号を生成し、ＡＤ変換部１３ａに供給する。これにより、ＡＤ変換器１３０のスタンバイ状態が解除され、ＡＤ変換器１３０の動作が復帰期間４１ｂの動作に移行される。ＡＤ変換器１３０は、パルス４２の次の立ち下がりエッジで復帰期間４１ｂが終了したとして、復帰動作からＡＤ変換動作に移行される。
【００６４】
この、回路停止期間４１ａから復帰期間４１ｂへの移行タイミング、および、復帰期間４１ｂの長さは、パルス４２の幅Ｈp_timeにより決定される。パルス４２の幅Ｈp_timeは、ＡＤ変換器１３０の特性に応じた水平同期信号の仕様として規定し、例えばユーザにより制御部１９に対して設定される。
【００６５】
第１の実施形態では、制御部１９は、さらに、垂直ブランキング期間３１においてＡＤＣ停止制御信号をＡＤ変換部１３ａに供給してＡＤ変換器１３０の動作状態をスタンバイ状態とし、ＡＤ変換器１３０におけるＡＤ変換動作を停止させる。この場合も、制御部１９は、垂直ブランキング期間３１の開始タイミングに対応する水平同期信号の立ち下がりエッジのタイミングで、当該ＡＤＣ停止制御信号をＡＤ変換部１３ａに供給する。制御部１９は、例えば垂直同期信号の立ち上がりエッジのタイミングで、各ＡＤ変換部１３０に対するスタンバイ状態の解除を指示するＡＤＣ停止制御信号を生成し、ＡＤ変換部１３ａに供給する。垂直ブランキング期間３１に対応する期間ＶＣstopが、１Ｖ期間単位での各ＡＤ変換器１３０への電力供給停止期間となる。
【００６６】
垂直同期信号の立ち上がりエッジのタイミングから、各ＡＤ変換器１３０においてＡＤ変換動作が開始されるまで、一定の時間がかかる。垂直ブランキング期間３１後の各ＡＤ変換器１３０の復帰動作は、この垂直同期信号の立ち上がりエッジのタイミングからＡＤ変換動作の開始までの間に完了できる。
【００６７】
なお、垂直ブランキング期間３１は、当該期間の先頭からＡＤ変換器１３０の動作が停止されている。そのため、垂直ブランキング期間３１の直前の１Ｈ期間における復帰期間４１ｂは、省略することができる。
【００６８】
図１１および図１２を用いて、第１の実施形態に係る、外部トリガ信号に応じて各画素１１０から画素信号を読み出す処理について説明する。図１１は、第１の実施形態に係る、外部トリガ信号が入力される固体撮像素子の一例の構成を概略的に示すブロック図である。この図１１は、上述した図７に対応する図であって、制御部１９に対して外部トリガ信号が入力されると共に、制御部１９からＡＤ変換部１３ａに対してＡＤＣ停止制御信号が供給される。
【００６９】
なお、図１１において、画素アレイ部１１の構成は、上述した図１と共通であるので、ここでの説明を省略する。
【００７０】
図１２は、第１の実施形態に係る、外部トリガ信号および水平同期信号に応じた各画素１１０からの画素信号の読み出し処理の例を示すタイムチャートである。図１２において、上述した図８と同様に、上から、外部トリガ信号、水平同期信号、読み出し処理およびＡＤＣ動作を示すチャートがそれぞれ示され、下段には、図１０と同様に、１Ｈ期間におけるＡＤＣ動作の詳細を示すチャートが示されている。なお、図１２の例も、上述した図１０と同様に、説明のため、水平同期信号のタイミングを示すチャートにおいて、水平同期信号が立ち上がりエッジと立ち下がりエッジとの組から形成される、上向きのパルスとして表されている。
【００７１】
図１２の例では、上述した図８の例と同様に、外部トリガ信号の立ち下がりエッジのタイミングで露光が開始され、外部トリガ信号の立ち上がりエッジのタイミングで露光が終了される。制御部１９は、ライン毎の読み出しを、外部トリガ信号の立ち上がりエッジに基づき、水平同期信号に同期して制御する。外部トリガ信号の立ち上がりエッジのタイミングが１Ｖ期間の先頭タイミングとされ、１フレームの読み出しが開始される。１Ｖ期間内および１Ｈ期間内での各ＡＤ変換器１３０の動作は、図１０を用いて説明した、垂直同期信号に応じて１Ｖ期間が開始される例と同様である。
【００７２】
すなわち、１Ｈ期間が、ＡＤ変換期間４０と、回路停止期間４１ａと、復帰期間４１ｂとに分割される。制御部１９は、ＡＤ変換期間４０の終了時に各ＡＤ変換器１３０に対してスタンバイ制御を行うＡＤＣ停止制御信号をＡＤ変換部１３ａに供給し、回路停止期間４１ａにおける各ＡＤ変換器１３０の動作状態をスタンバイ状態とし、各ＡＤ変換器１３０のＡＤ変換動作を停止させる。制御部１９は、次の水平同期信号の立ち上がりエッジにおいて、各ＡＤ変換器１３０のスタンバイ状態を解除するＡＤＣ停止制御信号をＡＤ変換部１３ａに供給する。これにより、ＡＤ変換部１３ａに含まれる各ＡＤ変換器１３０は、スタンバイ状態が解除され動作が復帰動作に移行する。
【００７３】
制御部１９は、さらに、図１０の例と同様にして、垂直ブランキング期間３１においてスタンバイ制御を行い、各ＡＤ変換器１３０の動作を停止させる。そして、制御部１９は、例えば次の垂直同期信号の立ち上がりエッジのタイミングで、各ＡＤ変換器１３０のスタンバイ状態を解除するためのＡＤＣ停止制御信号をＡＤ変換部１３ａに供給し、各ＡＤ変換器１３０の動作を復帰動作に移行させる。
【００７４】
なお、この図１２の例においても、垂直ブランキング期間３１は、当該期間の先頭からＡＤ変換器１３０の動作が停止されている。そのため、垂直ブランキング期間３１の直前の１Ｈ期間における復帰期間４１ｂは、省略することができる。
【００７５】
（第１の実施形態に係る構成の具体例）
次に、第１の実施形態に係るより具体的な構成例について説明する。第１の実施形態では、スタンバイ制御の例として、ＡＤ変換器１３０に対する電力の供給を停止させる制御を行う。図１３は、第１の実施形態に係るＡＤ変換器１３０ｂの一例の構成を示す図である。図１３に示されるＡＤ変換器１３０ｂは、図１のＡＤ変換器１３０として適用することができる。なお、図１３において、上述した図４と共通する部分には同一の符号を付して、詳細な説明を省略する。
【００７６】
図１３において、ＡＤ変換器１３０ｂは、図４に示したＡＤ変換器１３０ｂに対して、ＡＤＣ停止制御信号により閉（オン）および開（オフ）状態を制御されるスイッチ１３００ａ、１３００ｂおよび１３００ｃが追加されている。スイッチ１３００ａは、電源線ＶｐからＤＡ変換器１３２への電力供給のオン、オフを切り替える。スイッチ１３００ｂは、電源線Ｖｐからコンパレータ１３３への電力供給のオン、オフを切り替える。また、スイッチ１３００ｃは、電源線Ｖｐからカウンタ１３４への電力供給のオン、オフを切り替える。また、電流源１３１は、ＡＤＣ停止制御信号により電流供給のオン、オフが制御される。
【００７７】
このような構成において、制御部１９は、スイッチ１３００ａ、１３００ｂおよび１３００ｃをそれぞれオフ状態とすると共に、電流源１３１による電流供給をオフ状態とするＡＤＣ停止制御信号を各ＡＤ変換器１３０ｂに供給することで、各ＡＤ変換器１３０ｂに対する電力の供給を停止することができる。
【００７８】
図１４は、第１の実施形態に適用可能な制御部１９の一例の構成を示すブロック図である。図１４において、制御部１９は、ＡＤＣ停止制御信号生成部１９０と、ＡＤＣ制御信号生成部１９１と、を含む。
【００７９】
ＡＤＣ制御信号生成部１９１は、水平同期信号が入力される。ＡＤＣ制御信号生成部１９１は、例えば、入力された水平同期信号の立ち下がりエッジに応じて、各ＡＤ変換器１３０ｂによるＡＤ変換動作を実行させるためのＡＤＣ制御信号を生成する。ＡＤＣ制御信号は、例えば、参照信号生成部１４に対してランプ信号ＲＡＭＰの生成および出力を指示するための信号である。ＡＤＣ制御信号は、参照信号生成部１４に供給されると共に、ＡＤＣ停止制御信号生成部１９０に供給される。
【００８０】
ＡＤＣ停止制御信号生成部１９０は、ＡＤＣ制御信号生成部１９１からＡＤＣ制御信号が供給されると共に、制御部１９から垂直同期信号または外部トリガ信号が供給される。ここで、垂直同期信号および外部トリガ信号は、共に、画素アレイ部１１に含まれる各画素１１０の読み出し開始のトリガとなるトリガ信号であるので、以下では、垂直同期信号および外部トリガ信号を区別する必要が無い場合には、これらを纏めてトリガ信号と呼ぶ。
【００８１】
ＡＤＣ停止制御信号生成部１９０は、ＡＤＣ制御信号と、トリガ信号と、に基づきＡＤＣ停止制御信号を生成する。図１５は、第１の実施形態に係るＡＤＣ停止制御信号を説明するための一例のタイムチャートである。図１５において、上から、水平同期信号、ＡＤＣ制御、ＡＤＣ停止制御信号およびＡＤＣ動作のタイミングを示すチャートがそれぞれ示されている。
【００８２】
なお、ＡＤ変換器１３０ｂにおける各スイッチ１３００ａ、１３００ｂおよび１３００ｃは、ＡＤＣ停止制御信号がハイ状態でオフとなり、ロー状態でオンとなる。また、電流源１３１は、ＡＤＣ停止制御信号がハイ状態で電流供給が停止され、ロー状態で電源供給が行われる。すなわち、各ＡＤ変換器１３０ｂは、ＡＤＣ停止制御信号がハイ状態で電力の供給が停止されてＡＤ変換動作が停止され、ＡＤＣ停止制御信号がロー状態で電力の供給が行われ、ＡＤ変換動作が実行可能となる。
【００８３】
図１５の先頭において、ＡＤＣ停止制御信号生成部１９０は、水平同期信号の立ち上がりエッジに応じて、ＡＤＣ停止制御信号をロー状態としている。ＡＤＣ停止制御信号をロー状態とすることで、各ＡＤ変換器１３０ｂにおいて、スイッチ１３００ａ、１３００ｂおよび１３００ｃがオンとされ、ＤＡ変換器１３２、コンパレータ１３３およびカウンタ１３４に電源線Ｖｐから電力が供給される。それと共に、各ＡＤ変換器１３０ｂにおいて、電流源１３１による電流の供給が行われる。これにより、各ＡＤ変換器１３０ｂの動作が復帰期間４１ｂにおける動作に移行する。
【００８４】
ＡＤＣ制御信号生成部１９０は、水平同期信号の立ち下がりエッジに対応するタイミングで、各ＡＤ変換器１３０ｂにおいてＡＤ変換動作を実行させるＡＤＣ制御を行うＡＤＣ制御信号を生成する。このＡＤＣ制御信号に応じて、各ＡＤ変換器１３０の動作がＡＤ変換期間４０の動作に移行し、各ＡＤ変換器１３０ｂにおいてＡＤ変換動作が実行される。このＡＤ変換動作は、画素１１０におけるＰ相期間における変換動作と、Ｄ相期間における変換動作とを含む。
【００８５】
例えば、ＡＤＣ制御信号生成部１９１は、各ＡＤ変換器１３０ｂによるＡＤ変換動作が終了するタイミングで、ＡＤ変換動作の終了を示すＡＤＣ制御信号を生成し、生成したこのＡＤＣ制御信号を、各ＡＤ変換器１３０ｂと、ＡＤＣ停止制御信号生成部１９０とに供給する。
【００８６】
ＡＤＣ停止制御信号生成部１９０は、ＡＤＣ制御信号生成部１９１から供給されたＡＤ変換動作の終了を示すＡＤＣ制御信号に応じて、ＡＤＣ停止制御信号をハイ状態とする。これにより、各ＡＤ変換器１３０ｂにおいて、スイッチ１３００ａ、１３００ｂおよび１３００ｃがオフとされ、ＤＡ変換器１３２、コンパレータ１３３およびカウンタ１３４に対する電源線Ｖｐからの電力供給が停止される。それと共に、各ＡＤ変換器１３０ｂにおいて、電流源１３１による電流の供給が停止される。したがって、各ＡＤ変換器１３０ｂの動作が回路停止期間４１ａの動作に移行する。
【００８７】
水平同期信号の次の立ち上がりエッジに応じて、ＡＤＣ制御信号生成部１９１は、各ＡＤ変換器１３０ｂに対する電力の供給を指示するＡＤＣ制御信号を生成し、生成したＡＤＣ制御信号をＡＤＣ停止制御信号生成部１９０に供給する。ＡＤＣ停止制御信号生成部１９０は、供給されたこのＡＤＣ制御信号に応じてＡＤＣ停止制御信号をハイ状態からロー状態へと移行させる。ＡＤＣ停止制御信号がロー状態に移行されると、各ＡＤ変換器１３０ｂにおいて、スイッチ１３００ａ、１３００ｂおよび１３００ｃがオンとされ、ＤＡ変換器１３２、コンパレータ１３３およびカウンタ１３４に電源線Ｖｐから電力が供給される。それと共に、各ＡＤ変換器１３０ｂにおいて、電流源１３１による電流の供給が行われる。これにより、各ＡＤ変換器１３０ｂの動作が復帰期間４１ｂにおける動作に移行する。
【００８８】
以上の動作を例えば１Ｈ期間毎に実行することで、各ラインの読み出し時において、水平ブランキング期間４１に各ＡＤ変換器１３０ｂに対する電力の供給を停止することができ、ＡＤ変換部１３ｂにおける消費電力を削減することができる。
【００８９】
図１６および図１７は、第１の実施形態に係る、垂直ブランキング期間３１における制御の例を示すタイムチャートである。図１６は、第１の実施形態に係る、垂直同期信号および水平同期信号に応じた各画素１１０からの画素信号の読み出し処理における垂直ブランキング期間３１での制御の例を示す。また、図１７は、第１の実施形態に係る、外部トリガ制御による各画素１１０からの画素信号の読み出し処理における垂直ブランキング期間３１での制御の例を示す。
【００９０】
図１６において、制御部１９は、垂直ブランキング期間３１を含む期間ＶＣstopにおいてハイ状態となるＡＤＣ停止制御信号を生成する。この例では、制御部１９は、垂直ブランキング期間３１の直前の１Ｈ期間における復帰期間４１ｂ（図１５参照）を省略し、当該１Ｈ期間における回路停止期間４１ａの先頭のタイミングでハイ状態となり、垂直ブランキング期間３１の末尾のタイミングでロー状態となるＡＤＣ停止制御信号を生成する。このＡＤＣ停止制御信号に応じて、期間ＶＣstopの間、各ＡＤ変換器１３０ｂに対する電力供給が停止され、各ＡＤ変換器１３０ｂの動作が期間ＶＣstopの間、停止される。
【００９１】
図１７の例においても、上述した図１６の場合と同様に、制御部１９は、垂直ブランキング期間３１を含む期間ＶＣstopにおいてハイ状態となるＡＤＣ停止制御信号を生成する。すなわち、制御部１９は、垂直ブランキング期間３１の直前の１Ｈ期間における回路停止期間４１ａの先頭のタイミングでハイ状態となり、垂直ブランキング期間３１の末尾のタイミングでロー状態となるＡＤＣ停止制御信号を生成する。このＡＤＣ停止制御信号に応じて、期間ＶＣstopの間、各ＡＤ変換器１３０ｂに対する電力供給が停止され、各ＡＤ変換器１３０ｂの動作が期間ＶＣstopの間、停止される。
【００９２】
なお、上述では、１Ｈ期間内の回路停止期間４１ａと、垂直ブランキング期間３１とにおいて、各ＡＤ変換器１３０ｂに対する電力の供給を停止しているが、これはこの例に限定されない。例えば、１Ｈ期間内の回路停止期間４１ａと、垂直ブランキング期間３１とのうち、少なくとも一方において、各ＡＤ変換器１３０ｂに対する電力の供給を停止するようにしてもよい。この場合においても、ＡＤ変換部１３ａにおける消費電力を削減することが可能である。
【００９３】
また、上述では、ＡＤ変換器１３０ｂの各部に対する電力の供給を停止することで、ＡＤ変換器１３０ｂのスタンバイ状態を実現しているが、これはこの例に限定されない。例えば、ＡＤ変換器１３０ｂに含まれるＤＡ変換器１３２、コンパレータ１３３およびカウンタ１３４のうち少なくとも１つに電力の供給を停止することで、スタンバイ状態としてもよい。また、ＡＤ変換器１３０ｂの各部に対して供給される電力を減少させることで、ＡＤ変換器１３０ｂのスタンバイ状態を実現することも考えられる。
【００９４】
［第２の実施形態］
次に、本開示の第２の実施形態について説明する。第２の実施形態は、画素アレイ部１１に含まれる各画素１１０を複数のグループに分け、当該複数グループそれぞれに対してＡＤ変換部１３を設けた例である。ここでは、画素アレイ部１１に含まれる各画素１１０を２つのグループに分け、各グループにそれぞれ対応するＡＤ変換部１３を、画素アレイ部１１の両端側に配置する。
【００９５】
図１８は、第２の実施形態に係る固体撮像素子の構成例を概略的に示すブロックである。図１８において、固体撮像素子１０ｂは、画素アレイ部１１ａにおける各列の両端側に、ＡＤ変換部１３ｕｐおよび１３ｌｗが配されている。制御部１９ａは、図１８において上側に配されるＡＤ変換部１３ｕｐに供給するためのＡＤＣ制御信号ｕｐおよびＡＤＣ停止制御信号ｕｐと、下側に配されるＡＤ変換部１３ｌｗに供給するためのＡＤＣ制御信号ｌｗおよびＡＤＣ停止制御信号ｌｗと、をそれぞれ生成する。
【００９６】
図１８の例では、画素アレイ部１１ａから導出される各垂直信号線１７は、１本毎に交互に上側のＡＤ変換部１３ｕｐと、下側のＡＤ変換部１３ｌｗに接続される。より具体的には、例えば、画素アレイ部１１ａが２ｎ（ｎは１以上の整数）本のカラム（垂直信号線１７）を含むものとした場合、上側のＡＤ変換部１３ｕｐに接続される垂直信号線１７は、奇数番目の垂直信号線１７であるＶＳＬ1、ＶＳＬ3、…、ＶＳＬ2n-1であり、下側のＡＤ変換部１３ｌｗに接続される垂直信号線１７は、偶数番目の垂直信号線１７であるＶＳＬ2、ＶＳＬ4、…、ＶＳＬ2nである。このように、図１８の例では、画素アレイ部１１ａに含まれる各画素１１０は、奇数番目の垂直接続線１７に接続される画素のグループと、偶数番目の垂直接続線１７に接続される画素のグループと、に分けられている。ＡＤ変換部１３ｕｐおよびＡＤ変換部１３ｌｗは、それぞれ、画素アレイ部１１ａが含む２ｎ本の垂直信号線１７の半数のｎ個のＡＤ変換器１３０ｂを含む。
【００９７】
ＡＤ変換部１３ｕｐおよび１３ｌｗに含まれる各ＡＤ変換器１３０ｂの構成は、図１３を用いて説明した構成と同一の構成を適用できる。
【００９８】
信号処理部２０ａは、ＡＤ変換部１３ｕｐから出力された２つのディジタル値に基づきＣＤＳ処理を行い、ディジタル信号による画素信号（画素データ）を生成する。同様に、信号処理部２０ａは、ＡＤ変換部１３ｌｗから出力された２つのディジタル値に基づきＣＤＳ処理を行い、ディジタル信号による画素信号を生成する。信号処理部２０ａは、例えば、ＡＤ変換部１３ｕｐの出力に基づく画素信号と、ＡＤ変換部１３ｌｗの出力に基づく画素信号とを、垂直信号線１７の順序に従い、交互に出力する。
【００９９】
信号処理部２０ａから出力された画素信号は、例えば固体撮像素子１０ｂの外部のフレームバッファにおいて所定の順序に並べられて記憶され、１枚の画像データが形成される。
【０１００】
図１９は、第２の実施形態に係る、垂直同期信号および水平同期信号に応じた各画素１１０からの画素信号の読み出し処理の例を示すタイムチャートである。図１９において、垂直同期信号、水平同期信号および読み出し処理の各チャートは、上述した図１０の対応する各チャートと共通である。
【０１０１】
第２の実施形態では、各ＡＤ変換部１３ｕｐおよび１３ｌｗがＡＤ変換対象とするライン数は、第１の実施形態に係るＡＤ変換部１３ａがＡＤ変換対象とするライン数と同一である。したがって、各ＡＤ変換部１３ｕｐおよび１３ｌｗに含まれる各ＡＤ変換器１３０ｂによるＡＤＣ動作は、図１９のＡＤＣ動作「ｕｐ」および「ｌｗ」の各チャートに示されるように、それぞれ図１０を用いて説明した動作と同様となる。
【０１０２】
すなわち、制御部１９ａは、水平同期信号の立ち上がりエッジに応じて立ち下がり、各ＡＤ変換器１３０ｂのＡＤＣ動作の終了に伴い立ち上がるＡＤＣ停止制御信号ｕｐおよびｌｗを生成し（図１５参照）、それぞれＡＤ変換部１３ｕｐおよび１３ｌｗに供給する。このＡＤＣ停止制御信号ｕｐおよびｌｗと、各ＡＤ変換部１３ｕｐおよび１３ｌｗにそれぞれ含まれる各ＡＤ変換器１３０ｂにおけるＡＤ変換動作を制御するためのＡＤＣ制御信号ｕｐおよびｌｗとに基づき、１Ｈ期間がＡＤ変換期間４０と、回路停止期間４１ａと、復帰期間４１ｂとに分割される。
【０１０３】
各ＡＤ変換部１３ｕｐおよび１３ｌｗにそれぞれ含まれる各ＡＤ変換器１３０ｂは、これらＡＤ変換期間４０においてＡＤ変換処理を実行し、回路停止期間４１ａにおいて電力の供給が停止される。さらに、復帰期間４１ｂにおいて電力の供給が再開される。このＡＤ変換期間４０と、回路停止期間４１ａと、復帰期間４１ｂとが、水平同期信号に同期して各ラインにおいて実行される。
【０１０４】
垂直ブランキング期間３１についても同様に、制御部１９ａは、垂直ブランキング期間３１においてハイ状態となるＡＤＣ停止制御信号ｕｐおよびｌｗを生成し、ＡＤ変換部１３ｕｐおよび１３ｌｗにそれぞれ供給する。これにより、垂直ブランキング期間３１において、各ＡＤ変換部１３ｕｐおよび１３ｌｗそれぞれに含まれる各ＡＤ変換器１３０ｂに対する電力の供給が停止される。
【０１０５】
このように、第２の実施形態においても、上述した第１の実施形態と同様に、各ＡＤ変換器１３０ｂがＡＤ変換処理を行わない期間に電力の供給が停止され、各ＡＤ変換部１３ｕｐおよび１３ｌｗにおける電力の消費を削減できる。また、第２の実施形態においても、上述した第１の実施形態と同様に、各ＡＤ変換器１３０ｂの動作を、ＡＤ変換処理を行わない期間において停止させることで、ＡＤ変換器１３０ｂが動作状態にあることで発生する、ホットキャリアなどの電荷に起因するノイズを低減することが可能である。
【０１０６】
［第３の実施形態」
次に、本開示の第３の実施形態について説明する。第３の実施形態は、１つの固体撮像素子が複数の画素アレイ部を含み、これら複数の画素アレイ部に対応して、それぞれ異なる露光時間を指定する複数の外部トリガ信号が入力される例である。
【０１０７】
図２０は、第３の実施形態に係る固体撮像素子の構成例を概略的に示すブロック図である。図２０において、固体撮像素子１０ｃは、複数（この例では２つ）の画素アレイ部１１ｂ1および１１ｂ2を含む。なお、図２０では、画素アレイ部１１ｂ1および１１ｂ2を、画素アレイ部（１）および画素アレイ部（２）としても示している。画素アレイ部１１ｂ1および１１ｂ2は、それぞれ、図１を用いて説明した画素アレイ部１１と同等の構成を有しているものとする。
【０１０８】
制御部１９ｂに対して、水平同期信号と、複数の外部トリガ信号とが入力される。図２０では、制御部１９ｂに、外部トリガ信号（１）および外部トリガ信号（２）の２本の外部トリガ信号が入力されている。制御部１９ｂは、水平同期信号および外部トリガ信号（１）に基づき、画素アレイ部１１ｂ1に対応するＡＤＣ制御信号（１）と、ＡＤＣ停止制御信号（１）と、を生成する。同様に、制御部１９ｂは、水平同期信号および外部トリガ信号（２）に基づき、画素アレイ部１１ｂ2に対応するＡＤＣ制御信号（２）と、ＡＤＣ停止制御信号（２）と、を生成する。
【０１０９】
固体撮像素子１０ｃは、さらに、垂直走査部１２ａ1および１２ａ2と、ＡＤ変換部１３ｂ1および１３ｂ2と、を含む。垂直走査部１２ａ1および１２ａ2は、それぞれ、図１を用いて説明した垂直走査部１２と同等の機能を有する。図２０では、垂直走査部１２ａ1および１２ａ2は、それぞれ、垂直走査部（１）、垂直走査部（２）としても示されている。
【０１１０】
垂直走査部１２ａ1は、制御部１９ｂによる外部トリガ信号（１）と、水平同期信号と、に基づき、画素アレイ部１１ｂ1に含まれる各画素１１０に供給されるリセットパルスＲＳＴ、転送パルスＴＲＧおよび選択信号ＳＥＬを生成する。同様に、垂直走査部１２ａ2は、制御部１９ｂによる外部トリガ信号（２）と、水平同期信号と、に基づき、画素アレイ部１１ｂ2に含まれる各画素１１０に供給されるリセットパルスＲＳＴ、転送パルスＴＲＧおよび選択信号ＳＥＬを生成する。
【０１１１】
ＡＤ変換部１３ｂ1および１３ｂ2は、それぞれ図９を用いて説明したＡＤ変換部１３ａ同等の機能を有し、複数のＡＤ変換器１３０ｂを含む。この例では、ＡＤ変換部１３ｂ1は、画素アレイ部１１ｂ1の列数（カラム数）に対応した数のＡＤ変換器１３０ｂを含む。同様に、ＡＤ変換部１３ｂ2は、画素アレイ部１１ｂ2の列数に対応した数のＡＤ変換器１３０ｂを含む。図２０では、ＡＤ変換部１３ｂ1および１３ｂ2は、それぞれ、ＡＤ変換部（１）、ＡＤ変換部（２）としても示されている。
【０１１２】
ＡＤ変換部１３ｂ1は、外部トリガ信号（１）に対応して制御部１９ｂにより生成されたＡＤＣ制御信号（１）およびＡＤＣ停止制御信号（１）が供給される。ＡＤ変換部１３ｂ1に含まれる各ＡＤ変換器１３０ｂは、これらＡＤＣ制御信号（１）およびＡＤＣ停止制御信号（１）に従い動作を制御され、画素アレイ部１１ｂ1の各垂直信号線１７から供給される画素信号に対するＡＤ変換処理を実行する。ＡＤ変換部１３ｂ1により画素信号がＡＤ変換処理されたディジタル値は、信号処理部２０ｂに供給される。
【０１１３】
同様に、ＡＤ変換部１３ｂ2は、外部トリガ信号（２）に対応して制御部１９ｂにより生成されたＡＤＣ制御信号（２）およびＡＤＣ停止制御信号（２）が供給される。ＡＤ変換部１３ｂ2に含まれる各ＡＤ変換器１３０ｂは、これらＡＤＣ制御信号（２）およびＡＤＣ停止制御信号（２）に従い動作を制御され、画素アレイ部１１ｂ2の各垂直信号線１７から供給される画素信号に対するＡＤ変換処理を実行する。ＡＤ変換部１３ｂ2により画素信号がＡＤ変換処理されたディジタル値は、信号処理部２０ｂに供給される。
【０１１４】
信号処理部２０ｂは、ＡＤ変換部１３ｂ1から供給された各ディジタル値に基づきＣＤＳ処理を行い、画素アレイ部１１ｂ1に対応する、ディジタル信号による画素データを画素出力（１）として出力する。同様に、信号処理部２０ｂは、ＡＤ変換部１３ｂ2から供給された各ディジタル値に基づきＣＤＳ処理を行い、画素アレイ部１１ｂ2に対応する、ディジタル信号による画素データを画素出力（２）として出力する。
【０１１５】
図２１は、第３の実施形態に係る、外部トリガ信号（１）および（２）、ならびに、水平同期信号に応じた各画素１１０からの画素信号の読み出し処理の例を示すタイムチャートである。図２１において、上から、水平同期信号のチャートと、外部トリガ信号（１）および当該外部トリガ信号（１）による読み出し処理（１）の各チャートと、外部トリガ信号（２）および当該外部トリガ信号（２）による読み出し処理（２）の各チャートと、各読み出し処理（１）および（２）に対応するＡＤＣ動作を示すチャートと、がそれぞれ示される。下段には、１Ｈ期間におけるＡＤＣ動作の詳細を示すチャートが示されている。
【０１１６】
なお、図１２の例も、上述した図１０と同様に、説明のため、水平同期信号のタイミングを示すチャートにおいて、水平同期信号が立ち上がりエッジと立ち下がりエッジとの組から形成される、上向きのパルスとして表されている。
【０１１７】
図２１において、外部トリガ信号（１）が時点ｔ20で立ち下がり時点ｔ21で立ち上がる信号であるのに対して、外部トリガ信号（２）は、時点ｔ20より時間的に後の時点ｔ22で立ち下がり、時点ｔ21で立ち上がる信号となっている。このように、図２１の例では、外部トリガ信号（１）および（２）により、異なる露光時間が指定される。
【０１１８】
垂直走査部１２ａ1は、外部トリガ信号（１）に基づく制御信号を、画素アレイ部１１ｂ1に伝送する。また、垂直走査部１２ａ2は、外部トリガ信号（２）に基づく制御信号を、画素アレイ部１１ｂ2に伝送する。画素アレイ部１１ｂ1に含まれる各画素１１０は、外部トリガ信号（１）において時点ｔ20および時点ｔ21で示される露光時間で露光される。一方、画素アレイ部１１ｂ2に含まれる各画素１１０は、画素アレイ部１１ｂ1に含まれる各画素１１０より短い、外部トリガ信号（１）において時点ｔ22および時点ｔ21で示される露光時間で露光される。このように、１つの固体撮像素子１０ｃに含まれる２つの画素アレイ部１１ｂ1および１１ｂ2を異なる露光時間で露光することで、例えば、得られる画像データのダイナミックレンジを拡大することができる。
【０１１９】
外部トリガ信号（１）に応じた読み出し処理（１）およびＡＤＣ動作、および、外部トリガ信号（２）に応じた読み出し処理（２）およびＡＤＣ動作は、それぞれ、図１２を用いて説明した外部トリガ信号に応じた読み出し処理およびＡＤＣ動作と同様である。すなわち、画素アレイ部１１ｂ1において、外部トリガ信号（１）の立ち上がりエッジのタイミングが１Ｖ期間の先頭タイミングとされ、１フレームの読み出しが開始される。同様に、画素アレイ部１１ｂ2において、外部トリガ信号（２）の立ち上がりエッジのタイミングが１Ｖ期間の先頭タイミングとされ、１フレームの読み出しが開始される。
【０１２０】
ＡＤ変換部１３ｂ1に含まれる各ＡＤ変換器１３０ｂによる、外部トリガ信号（１）に応じた１Ｖ期間内および１Ｈ期間内での動作、および、ＡＤ変換器１３ｂ2に含まれる各ＡＤ変換器１３０ｂによる、外部トリガ信号（２）に応じた１Ｖ期間内および１Ｈ期間内での動作は、それぞれ、図１０を用いて説明した、垂直同期信号に応じて１Ｖ期間が開始される例と同様である。
【０１２１】
すなわち、１Ｈ期間が、ＡＤ変換期間４０と、回路停止期間４１ａと、復帰期間４１ｂとに分割される。制御部１９ｂは、ＡＤ変換期間４０の終了時に、ＡＤ変換部１３ｂ1に含まれる各ＡＤ変換器１３０ｂに対する電力の供給を停止させるＡＤＣ停止制御信号（１）を、ＡＤ変換部１３ｂ1に供給し、回路停止期間４１ａにおいて各ＡＤ変換器１３０ｂに対する電力の供給を停止させる。制御部１９ｂは、次の水平同期信号の立ち上がりエッジにおいて、ＡＤ変換部１３ｂ1に含まれる各ＡＤ変換器１３０に対する電力の供給を再開させるＡＤＣ停止制御信号（１）をＡＤ変換部１３ｂ1に供給する。これにより、ＡＤ変換部１３ｂ1に含まれる各ＡＤ変換器１３０ｂに対して電力が供給され、各ＡＤ変換器１３０ｂの動作が復帰動作に移行する。
【０１２２】
外部トリガ信号（２）に応じたＡＤ変換部１３ｂ2における動作も、上述のＡＤ変換部１３ｂ1における動作と同様であるので、ここでの説明を省略する。また、垂直ブランキング期間３１における各ＡＤ変換器１３０ｂに対する電力の供給停止処理も、図１０を用いて説明した例と同様であるので、ここでの説明を省略する。
【０１２３】
このように、固体撮像素子１１ｃが含む２つの画素アレイ部１１ｂ1および１１ｂ2にそれぞれ異なる露光時間を指定する外部トリガ信号（１）および（２）が供給される場合でも、各ＡＤ変換部１３ｂ1および１３ｂ2に含まれる各ＡＤ変換器１３０ｂがＡＤ変換処理を行わない期間に電力の供給が停止され、各ＡＤ変換部１３ｂ1および１３ｂ2における電力の消費を削減できる。また、第３の実施形態においても、上述した第１の実施形態と同様に、各ＡＤ変換器１３０ｂの動作を、ＡＤ変換処理を行わない期間において停止させることで、ＡＤ変換器１３０ｂが動作状態にあることで発生する、ホットキャリアなどの電荷に起因するノイズを低減することが可能である。
【０１２４】
［第４の実施形態］
次に、本開示の第４の実施形態について説明する。第４の実施形態は、上述した第１〜第３の実施形態に係る技術を適用した電子機器の構成例について説明する。図２２は、第４の実施形態に係る電子機器の一例の構成を示すブロック図である。
【０１２５】
図２２において、電子機器１００は、光学系１０００と、撮像装置１００１と、信号処理回路１００２と、メモリ１００３と、モニタ１００４と、を備えている。図２２においては、撮像装置１００１として、上述した本開示の撮像装置１０ａ、１０ｂおよび１０ｃの何れかを、電子機器１００に設けた場合の実施形態を示す。ここで、電子機器１００としては、デジタルスチルカメラ、デジタルビデオカメラ、撮像機能付きの携帯電話やスマートフォンなどを適用することができる。
【０１２６】
光学系１０００は、被写体からの像光（入射光）を撮像装置１００１の撮像面上に結像させる。これにより、信号電荷が一定期間、撮像装置１００１内に蓄積される。信号処理回路１００２は、撮像装置１００１から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリ１００３などの記憶媒体に記憶させることができる。また、当該映像信号を、モニタ１００４に出力することもできる。
【０１２７】
［第５の実施形態］
次に、本開示に係る技術を適用した撮像装置の使用例について説明する。図２３は、上述した本開示に係る撮像装置１０ａ、１０ｂおよび１０ｃの使用例を示す図である。
【０１２８】
上述した撮像装置１０ａ、１０ｂおよび１０ｃは、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
【０１２９】
・デジタルカメラや、撮影機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置。
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置。
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、ＴＶや、冷蔵庫、エアーコンディショナ等の家電に供される装置。
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置。
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置。
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置。
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置。
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置。
【０１３０】
なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。
【０１３１】
なお、本技術は以下のような構成も取ることができる。
（１）
画素アレイに二次元格子状の配列で含まれる各画素から読み出されたアナログ信号のディジタル信号への変換を行う変換部と、
前記変換部の動作を制御する制御部と、
を備え、
前記制御部は、
前記配列におけるラインの読み出しタイミングを示す水平同期信号に基づく水平ブランキング期間と、前記画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、前記変換部の状態を前記変換を行わないスタンバイ状態に移行させる
撮像装置。
（２）
前記変換部は、
前記水平同期信号の立ち上がりおよび立ち下がりのうち一方に応じて前記変換を開始し、
前記制御部は、
前記変換の終了タイミングに応じて前記変換部の状態を前記スタンバイ状態に移行させ、前記水平同期信号の立ち上がりおよび立ち下がりのうち他方に応じて該変換部の該スタンバイ状態を解除する
前記（１）に記載の撮像装置。
（３）
前記トリガ信号は、
前記画素アレイから前記１フレーム分の画素の読み出しを行う周期を示す垂直同期信号である
前記（１）または（２）に記載の撮像装置。
（４）
前記トリガ信号は、前記画素アレイにおける露光の開始および終了を指定する信号であって、前記垂直ブランキング期間は、該トリガ信号により該露光の終了が指定されたタイミングに基づく
前記（１）または（２）に記載の撮像装置。
（５）
前記制御部は、
前記変換部への電力の供給を停止することで、該変換部の状態を前記スタンバイ状態に移行させる
前記（１）乃至（４）に記載の撮像装置。
（６）
前記制御部は、
前記変換部による前記変換の開始および終了を制御する変換制御信号と、前記トリガ信号と、前記水平同期信号と、に基づき、前記変換部の状態を前記スタンバイ状態に移行させる状態制御信号を生成する
前記（１）乃至（５）に記載の撮像装置。
（７）
複数の前記画素をそれぞれ含む複数のグループに対応する複数の前記変換部を備え、
前記制御部は、
複数の前記変換部それぞれに対応して前記状態制御信号を生成する
前記（６）に記載の撮像装置。
（８）
当該撮像装置は、複数の前記画素アレイを含み、
前記制御部は、
複数の前記画素アレイのそれぞれに対応して前記状態制御信号を生成する
前記（６）に記載の撮像装置。
（９）
画素が二次元格子状の配列で含まれる画素アレイの該配列におけるラインの読み出しタイミングを示す水平同期信号が入力される水平同期信号入力ステップと、
前記画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号が入力されるトリガ信号入力ステップと、
前記画素から読み出された前記アナログ信号のディジタル信号への変換を変換部が行う変換ステップと、
前記水平同期信号に基づく水平部ランキング期間と、前記トリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、前記変換部の状態を前記変換を行わないスタンバイ状態に移行させる制御ステップと、
を有する
撮像装置の制御方法。
（１０）
画素アレイに二次元格子状の配列で含まれる各画素から読み出されたアナログ信号のディジタル信号への変換を行う変換部と、
前記変換部の動作を制御する制御部と、
前記ディジタル信号を記憶する記憶部と、
を備え、
前記制御部は、
前記配列におけるラインの読み出しタイミングを示す水平同期信号に基づく水平ブランキング期間と、前記画素アレイから１フレーム分の画素の読み出しを開始するタイミングを示すトリガ信号に基づく垂直ブランキング期間と、のうち少なくとも一方の期間内において、前記変換部の状態を前記変換を行わないスタンバイ状態に移行させる
電子機器。
【符号の説明】
【０１３２】
１０，１０ａ，１０ｂ，１０ｃ  固体撮像素子
１１，１１ａ，１１ｂ1，１１ｂ2  画素アレイ部
１２，１２ａ1，１２ａ2  垂直走査部
１３，１３ａ，１３ｂ1，１３ｂ2  １３ｕｐ，１３ｌｗ  ＡＤ変換部
１４  参照信号生成部
１６  画素信号線
１７  垂直信号線
１９，１９ａ，１９ｂ  制御部
２０，２０ａ，２０ｂ  信号処理部
３０  読み出し期間
３１  垂直ブランキング期間
４０  ＡＤ変換期間
４１ａ  回路停止期間
４１ｂ  復帰期間
１００  電子機器
１１０  画素
１３０，１３０ａ，１３０ｂ  ＡＤ変換器
１３１  電流源
１３２  ＤＡ変換器
１３３  コンパレータ
１３４  カウンタ
１９０  ＡＤＣ停止制御信号生成部
１９１  ＡＤＣ制御信号生成部
１３００ａ，１３００ｂ，１３００ｃ  スイッチ
【図１】
2020065146.tif 000003
【図２】
2020065146.tif 000004
【図３】
2020065146.tif 000005
【図４】
2020065146.tif 000006
【図５】
2020065146.tif 000007
【図６】
2020065146.tif 000008
【図７】
2020065146.tif 000009
【図８】
2020065146.tif 000010
【図９】
2020065146.tif 000011
【図１０】
2020065146.tif 000012
【図１１】
2020065146.tif 000013
【図１２】
2020065146.tif 000014
【図１３】
2020065146.tif 000015
【図１４】
2020065146.tif 000016
【図１５】
2020065146.tif 000017
【図１６】
2020065146.tif 000018
【図１７】
2020065146.tif 000019
【図１８】
2020065146.tif 000020
【図１９】
2020065146.tif 000021
【図２０】
2020065146.tif 000022
【図２１】
2020065146.tif 000023
【図２２】
2020065146.tif 000024
【図２３】
2020065146.tif 000025