(57)【要約】【課題】３レベルのインバータに含まれるスイッチング素子をより安全に駆動することが可能な駆動装置及びインバータを提供する。【解決手段】駆動装置は、電源の一端に一端が接続される第１スイッチング素子を駆動するための駆動信号と、第２スイッチング素子、第３スイッチング素子及び電源の他端に一端が接続される第４スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とのＡＮＤをとる第１ＡＮＤ回路と、第４スイッチング素子を駆動するための駆動信号と、第１スイッチング素子、第２スイッチング素子及び第３スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とのＡＮＤをとる第２ＡＮＤ回路とを備え、第１スイッチング素子は第１ＡＮＤ回路の出力信号に基づいて駆動され、第４スイッチング素子は第２ＡＮＤ回路の出力信号に基づいて駆動される。【選択図】図１
2020120446.tif 000002
【特許請求の範囲】
【請求項１】
中性点を有する電源の電圧を３レベルの電圧に変換して出力点から出力する中性点クランプ型のインバータに含まれる４つのスイッチング素子を駆動する駆動装置であって、
前記電源の一端に一端が接続される第１スイッチング素子を駆動するための駆動信号と、第２スイッチング素子、第３スイッチング素子及び前記電源の他端に一端が接続される第４スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とのＡＮＤをとる第１ＡＮＤ回路と、
前記第４スイッチング素子を駆動するための駆動信号と、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とのＡＮＤをとる第２ＡＮＤ回路と
を備え、
前記第１スイッチング素子は、前記第１ＡＮＤ回路の出力信号に基づいて駆動され、
前記第４スイッチング素子は、前記第２ＡＮＤ回路の出力信号に基づいて駆動される
ようにしてある駆動装置。
【請求項２】
前記第１ＡＮＤ回路は、前記第１スイッチング素子を駆動するための駆動信号と、前記中性点に第１ダイオードを介して接続される前記第１スイッチング素子の他端及び前記出力点の間に接続される前記第２スイッチング素子を駆動するための駆動信号とのＡＮＤをとるようにしてあり、
前記第２ＡＮＤ回路は、前記第４スイッチング素子を駆動するための駆動信号と、前記中性点に第２ダイオードを介して接続される前記第４スイッチング素子の他端及び前記出力点の間に接続される前記第３スイッチング素子を駆動するための駆動信号とのＡＮＤをとるようにしてある
請求項１に記載の駆動装置。
【請求項３】
前記第１ＡＮＤ回路は、前記第３スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤを更にとるようにしてあり、
前記第２ＡＮＤ回路は、前記第２スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤを更にとるようにしてある
請求項２に記載の駆動装置。
【請求項４】
前記第１ＡＮＤ回路は、前記第１スイッチング素子を駆動するための駆動信号と、前記出力点に接続される前記第１スイッチング素子の他端及び前記中性点の間に前記第１スイッチング素子と直列に同極性で接続される第３スイッチング素子を駆動するための駆動信号の極性を反転した信号と、前記第４スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤをとるようにしてあり、
前記第２ＡＮＤ回路は、前記第４スイッチング素子を駆動するための駆動信号と、前記出力点に接続される前記第４スイッチング素子の他端及び前記中性点の間に前記第３スイッチング素子と直列に逆極性で接続される第２スイッチング素子を駆動するための駆動信号の極性を反転した信号と、前記第１スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤをとるようにしてある
請求項１に記載の駆動装置。
【請求項５】
請求項２又は請求項３に記載の駆動装置と、
前記駆動信号を生成する制御部と、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子と、
前記第１ダイオード及び前記第２ダイオードと
を備えるインバータ。
【請求項６】
請求項４に記載の駆動装置と、
前記駆動信号を生成する制御部と、
前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子と
を備えるインバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、中性点クランプ型のインバータに含まれるスイッチング素子を駆動する駆動装置及び該駆動装置を備えるインバータに関する。
【背景技術】
【０００２】
直流電源の電源電圧を交流電圧に変換する際に、２レベルのインバータを用いた場合、インバータの出力電圧が、例えば電源電圧と同等の波高値を有するパルス波形となる。この波形を正弦波に近づけるにはマルチレベルのインバータが用いられる。特に３レベルのインバータは、回路構成が比較的簡単であり、種々のバリエーションが考案されている。
【０００３】
代表的な３レベルのインバータとして、出力電圧を電源の中性点にクランプする中性点クランプ型のインバータがあり、いわゆるＮＰＣ（Neutral Point. Clamped ）インバータやＴＮＰＣ（T-type Neutral Point Clamped ）インバータが挙げられる。ＴＮＰＣインバータは、双方向スイッチ方式のインバータとも言われる。これらの３レベルのインバータには、いずれも４つのスイッチング素子が含まれており、各スイッチング素子のオン状態の組み合わせによっては、一部又は全部のスイッチング素子が破壊に至る場合がある。通常はこのような状態に陥ることがないように制御されるが、例えば、外乱ノイズにより、スイッチング素子のオン状態の組み合わせが、制御によるものとは異なるものになることがある。
【０００４】
これに対し、特許文献１には、直列接続された複数のＩＧＢＴそれぞれについてゲート信号のオフ期間中に主端子間電圧を検出し、この検出電圧とゲート信号との関係から一のＩＧＢＴが短絡故障と判定された場合に、他のＩＧＢＴのゲートに対するオン信号をブロックして故障が他に波及しないようにする技術が記載されている。また、特許文献２には、上下アームのスイッチング素子に対し、上アームの制御信号がオンである場合は下アームの制御信号を強制的にオフし、下アームの制御信号がオンである場合は上アームの制御信号を強制的にオフすることにより、上下両方のアームが同時にオンすることがないようにする技術が記載されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２０１３−２２３２７５号公報
【特許文献２】特開２０１５−７６９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された技術では、一のＩＧＢＴに故障が生じる前に他のＩＧＢＴのオンを阻止することができない。また、特許文献２に記載された技術は、そのままでは３レベルのインバータに適用できるものではない。
【０００７】
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、３レベルのインバータに含まれるスイッチング素子をより安全に駆動することが可能な駆動装置及びインバータを提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る駆動装置は、中性点を有する電源の電圧を３レベルの電圧に変換して出力点から出力する中性点クランプ型のインバータに含まれる４つのスイッチング素子を駆動する駆動装置であって、前記電源の一端に一端が接続される第１スイッチング素子を駆動するための駆動信号と、第２スイッチング素子、第３スイッチング素子及び前記電源の他端に一端が接続される第４スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とのＡＮＤをとる第１ＡＮＤ回路と、前記第４スイッチング素子を駆動するための駆動信号と、前記第１スイッチング素子、前記第２スイッチング素子及び前記第３スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とのＡＮＤをとる第２ＡＮＤ回路とを備え、前記第１スイッチング素子は、前記第１ＡＮＤ回路の出力信号に基づいて駆動され、前記第４スイッチング素子は、前記第２ＡＮＤ回路の出力信号に基づいて駆動されるようにしてある。
【０００９】
本発明にあっては、電源の一端に一端が接続される第１スイッチング素子と、第２スイッチング素子と、第３スイッチング素子と、電源の他端に一端が接続される第４スイッチング素子とを駆動するための駆動信号に基づいて、中性点クランプ型のインバータに含まれるこれらのスイッチング素子が駆動される。第１スイッチング素子を駆動するための駆動信号と、第２、第３及び第４スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とが第１ＡＮＤ回路に入力され、第１ＡＮＤ回路の出力信号に基づいて第１スイッチング素子が駆動される。また、第４スイッチング素子を駆動するための駆動信号と、第１、第２及び第３スイッチング素子のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とが第２ＡＮＤ回路に入力され、第２ＡＮＤ回路の出力信号に基づいて第４スイッチング素子が駆動される。これにより、駆動信号によって第１及び第４スイッチング素子それぞれがオンに駆動されるべき状態の一部において、第１及び第４スイッチング素子が強制的にオフに駆動される。
【００１０】
本発明に係る駆動装置は、前記第１ＡＮＤ回路は、前記第１スイッチング素子を駆動するための駆動信号と、前記中性点に第１ダイオードを介して接続される前記第１スイッチング素子の他端及び前記出力点の間に接続される前記第２スイッチング素子を駆動するための駆動信号とのＡＮＤをとるようにしてあり、前記第２ＡＮＤ回路は、前記第４スイッチング素子を駆動するための駆動信号と、前記中性点に第２ダイオードを介して接続される前記第４スイッチング素子の他端及び前記出力点の間に接続される前記第３スイッチング素子を駆動するための駆動信号とのＡＮＤをとるようにしてある。
【００１１】
本発明にあっては、第１スイッチング素子の他端と、電源の中性点及びインバータの出力点それぞれとの間に第１ダイオード及び第２スイッチング素子が接続される。また、第４スイッチング素子の他端と、電源の中性点及びインバータの出力点それぞれとの間に第２ダイオード及び第３スイッチング素子が接続される。即ち、インバータがいわゆるＮＰＣインバータである。第１ＡＮＤ回路には、第１及び第２スイッチング信号の駆動信号が入力され、第２ＡＮＤ回路には、第４及び第３スイッチング信号の駆動信号が入力される。これにより、第２スイッチング素子の駆動信号がオフであるときに第１スイッチング素子が強制的にオフに駆動され、第３スイッチング素子の駆動信号がオフであるときに第４スイッチング素子が強制的にオフに駆動される。
【００１２】
本発明に係る駆動装置は、前記第１ＡＮＤ回路は、前記第３スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤを更にとるようにしてあり、前記第２ＡＮＤ回路は、前記第２スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤを更にとるようにしてある。
【００１３】
本発明にあっては、第１ＡＮＤ回路には、第３スイッチング素子の駆動信号の極性を反転した信号が更に入力され、第２ＡＮＤ回路には、第２スイッチング素子の駆動信号の極性を反転した信号が更に入力される。これにより、第３スイッチング素子の駆動信号がオンであるときに第１スイッチング素子が強制的にオフに駆動され、第２スイッチング素子の駆動信号がオンであるときに第４スイッチング素子が強制的にオフに駆動される。
【００１４】
本発明に係る駆動装置は、前記第１ＡＮＤ回路は、前記第１スイッチング素子を駆動するための駆動信号と、前記出力点に接続される前記第１スイッチング素子の他端及び前記中性点の間に前記第１スイッチング素子と直列に同極性で接続される第３スイッチング素子を駆動するための駆動信号の極性を反転した信号と、前記第４スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤをとるようにしてあり、前記第２ＡＮＤ回路は、前記第４スイッチング素子を駆動するための駆動信号と、前記出力点に接続される前記第４スイッチング素子の他端及び前記中性点の間に前記第３スイッチング素子と直列に逆極性で接続される第２スイッチング素子を駆動するための駆動信号の極性を反転した信号と、前記第１スイッチング素子を駆動するための駆動信号の極性を反転した信号とのＡＮＤをとるようにしてある。
【００１５】
本発明にあっては、第１及び第４スイッチング素子それぞれの他端がインバータの出力点に接続され、出力点と中性点との間に第２及び第３スイッチング素子が逆直列に接続される。即ち、インバータがいわゆるＴＮＰＣインバータである。特に、第１スイッチング素子と第３スイッチング素子とは同極性で直列的に接続される。第１ＡＮＤ回路には、第１スイッチング素子の駆動信号と、第３及び第４スイッチング素子それぞれの駆動信号の極性を反転した信号とが入力される。第２ＡＮＤ回路には、第４スイッチング素子の駆動信号と、第２及び第１スイッチング素子それぞれの駆動信号の極性を反転した信号とが入力される。これにより、第３及び第４スイッチング素子の駆動信号の何れかがオンであるときに第１スイッチング素子が強制的にオフに駆動され、第２及び第１スイッチング素子の駆動信号の何れかがオンであるときに第２スイッチング素子が強制的にオフに駆動される。
【００１６】
本発明に係るインバータは、上述の駆動装置と、前記駆動信号を生成する制御部と、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子と、前記第１ダイオード及び前記第２ダイオードとを備える。
【００１７】
本発明にあっては、３レベルのインバータに含まれるスイッチング素子をより安全に駆動することが可能な駆動装置をＮＰＣインバータに適用することができる。
【００１８】
本発明に係るインバータは、上述の駆動装置と、前記駆動信号を生成する制御部と、前記第１スイッチング素子、前記第２スイッチング素子、前記第３スイッチング素子及び前記第４スイッチング素子とを備える。
【００１９】
本発明にあっては、３レベルのインバータに含まれるスイッチング素子をより安全に駆動することが可能な駆動装置をＴＮＰＣインバータに適用することができる。
【発明の効果】
【００２０】
本発明によれば、３レベルのインバータに含まれるスイッチング素子をより安全に駆動することが可能となる。
【図面の簡単な説明】
【００２１】
【図１】実施形態１に係るインバータの構成例を示す回路図である。
【図２】実施形態１に係るインバータにおける各トランジスタの駆動状態を示す図表である。
【図３】実施形態１に係る駆動装置で駆動信号に基づいて駆動状態が決定されることを示す図表である。
【図４】実施形態２に係るインバータの構成例を示す回路図である。
【図５】実施形態２に係る駆動装置で駆動信号に基づいて駆動状態が決定されることを示す図表である。
【図６】実施形態３に係るインバータの構成例を示す回路図である。
【図７】実施形態３に係るインバータにおける各トランジスタの駆動状態を示す図表である。
【図８】実施形態３に係る駆動装置で駆動信号に基づいて駆動状態が決定されることを示す図表である。
【発明を実施するための形態】
【００２２】
以下、本発明をその実施形態を示す図面に基づいて詳述する。
（実施形態１）
図１は、実施形態１に係るインバータ１００ａの構成例を示す回路図である。インバータ１００ａは、直列に接続されたトランジスタ（ＩＧＢＴ＝Insulated Gate Bipolar Transistor ）Ｔ１、Ｔ２、Ｔ３及びＴ４（それぞれ第１、第２、第３及び第４スイッチング素子に相当）と、該トランジスタＴ１、Ｔ２、Ｔ３及びＴ４を駆動するための駆動信号を生成する制御部２ａと、これらの駆動信号に基づいてトランジスタＴ１、Ｔ２、Ｔ３及びＴ４を駆動する駆動装置１ａとを備える。インバータ１００ａは、電源４からの直流電圧を交流電圧に変換し、変換した交流電圧を負荷３に印加する３レベルのＮＰＣインバータである。
【００２３】
トランジスタＴ１、Ｔ２、Ｔ３及びＴ４それぞれのコレクタ・エミッタ間には、ダイオードＤ１、Ｄ２、Ｄ３及びＤ４が逆並列に接続されている。トランジスタＴ１のコレクタは、電源４のプラス側端子に接続されている。トランジスタＴ２のコレクタに接続されたトランジスタＴ１のエミッタと、電源４の電圧を分圧するコンデンサ４１及び４２の接続点である中性点４３との間には、第１ダイオード４４が接続されている。第１ダイオード４４は、アノードが中性点４３に接続されている。
【００２４】
トランジスタＴ４のエミッタは、電源４のマイナス側端子に接続されている。トランジスタＴ３のエミッタに接続されたトランジスタＴ４のコレクタと、中性点４３との間には、第２ダイオード４５が接続されている。第２ダイオード４５は、カソードが中性点４３に接続されている。
【００２５】
トランジスタＴ１、Ｔ２、Ｔ３及びＴ４はＩＧＢＴに限定されず、例えばＮチャネル型又はＰチャネル型のＭＯＳＦＥＴ等の他のスイッチング素子であってもよい。例えばトランジスタＴ１がＭＯＳＦＥＴの場合、ダイオードＤ１は寄生ダイオードで置き換えられる。電源４の電圧が例えば１５００Ｖである場合、トランジスタＴ１、Ｔ２、Ｔ３及びＴ４のコレクタ・エミッタ間の耐圧は例えば１２００Ｖである。
【００２６】
トランジスタＴ２のエミッタ及びトランジスタＴ３のコレクタの接続点である出力点４０は、インダクタＬ１を介して負荷３の一端に接続されている。負荷３の両端には、インダクタＬ１との組み合わせによりＬＣフィルタを構成するコンデンサＣ１が接続されている。負荷３の他端は共通電位に接続されている。この共通電位は、中性点４３であってもよいし、電源４のマイナス側の電位であってもよい。インダクタＬ１及びコンデンサＣ１は必須ではなく、例えば負荷３が誘導性である場合、コンデンサＣ１を削除し、出力点４０と負荷３の一端とを直結してもよい。
【００２７】
駆動装置１ａは、トランジスタＴ１及びＴ２それぞれの駆動信号のＡＮＤをとる第１ＡＮＤ回路Ａ１ａと、トランジスタＴ４及びＴ３それぞれの駆動信号のＡＮＤをとる第２ＡＮＤ回路Ａ２ａとを有する。駆動装置１ａは、また、第１ＡＮＤ回路Ａ１ａ及び第２ＡＮＤ回路Ａ２ａそれぞれの出力信号に基づいてトランジスタＴ１及びＴ４を駆動する駆動回路Ｄｒ１及びＤｒ４と、トランジスタＴ２及びＴ３それぞれの駆動信号に基づいてトランジスタＴ２及びＴ３を駆動する駆動回路Ｄｒ２及びＤｒ３とを有する。
【００２８】
駆動回路Ｄｒ１、Ｄｒ２、Ｄｒ３及びＤｒ４それぞれは、トランジスタＴ１、Ｔ２、Ｔ３及びＴ４をオン／オフに駆動するドライバを各別に有する。駆動回路Ｄｒ１は、抵抗器Ｒ１１及びＲ１２それぞれを介してトランジスタＴ１をオン及びオフに駆動する。駆動回路Ｄｒ２は、抵抗器Ｒ２１及びＲ２２それぞれを介してトランジスタＴ２をオン及びオフに駆動する。駆動回路Ｄｒ３は、抵抗器Ｒ３１及びＲ３２それぞれを介してトランジスタＴ３をオン及びオフに駆動する。駆動回路Ｄｒ４は、抵抗器Ｒ４１及びＲ４２それぞれを介してトランジスタＴ４をオン及びオフに駆動する。
【００２９】
制御部２ａは、機器全体を制御するＣＰＵ（Central Processing Unit ）を有し、ＣＰＵは、制御プログラム等の情報を記憶するＲＯＭ（Read Only Memory ）、一時的に発生した情報を記憶するＲＡＭ（Random Access Memory ）及び経過時間等を計時するタイマと互いにバス接続されている。制御部２ａが、ＣＰＵを有するマイクロコンピュータを含んで構成されていてもよい。ＣＰＵ又はマイクロコンピュータは、予め処理手順を定めたコンピュータプログラムをＲＯＭ、ＲＡＭ等の記憶部から読み出して実行する。例えばＰＷＭ制御された３レベルの電圧を負荷３に印加するために、制御部２ａが駆動信号を生成する方法については公知であるため、ここでの説明を省略する。
【００３０】
図２は、実施形態１に係るインバータ１００ａにおける各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態を示す図表である。図２では、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４のオン状態を１、オフ状態を０として示してある。詳細については、公知文献（“SEMIKRON Application Note AN-11001”、https://www.semikron.com/dl/service-support/downloads/download/semikron-application-note-3l-npc-tnpc-topology-ja-2012-09-03-rev-04/、インターネット、平成３１年１月９日検索）に詳しい。
【００３１】
番号１から６までの状態は許容状態に区分される。トランジスタＴ１からＴ４までの全てがオフである番号１の状態は、インバータ１００ａが稼働していない状態に対応する。許容状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、全てがオフであるか、１つのみがオンであるか又は隣接する２つのみがオンであるかの何れかである。許容状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４に印加される最大電圧は、電源４の電圧の半分である略７５０Ｖである。このことは、３つのインバータ１００ａを用いた三相のインバータで三相の負荷を駆動する場合であっても同様である。
【００３２】
番号７から１１までの状態は潜在的破壊状態に区分される。潜在的破壊状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、トランジスタＴ１とＴ４の何れか一方のみ若しくは両方のみがオンであるか、トランジスタＴ１とＴ３のみがオンであるか又はトランジスタＴ２とＴ４のみがオンであるかの何れかである。例えば、３つのインバータ１００ａ,１００ａ,１００ａを用いた三相のインバータで三相の負荷を駆動する場合、潜在的破壊状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４のいずれかが破壊に至る可能性がある。具体的に、１つの相のインバータ１００ａにおける各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４が番号７から１１の何れかの状態にある場合、これらのトランジスタＴ１、Ｔ２、Ｔ３及びＴ４が破壊するか否かは、他の２つの相における各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４のオン／オフ状態に依存する。
【００３３】
番号１２から１６までの状態は破壊状態に区分される。破壊状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、このうち３つがオンであるか、４つ全てがオンであるかの何れかである。例えば、トランジスタＴ１からＴ４までが番号１２、１３、１４及び１５それぞれの状態にある場合、トランジスタＴ４、Ｔ３、Ｔ２及びＴ１は電源４の電圧が印加されて破壊する。番号１６の状態では、トランジスタＴ１からＴ４までの全てがオンであるため、電源４が各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４によって短絡される。
【００３４】
制御部２ａは、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が常に許容状態にあるように駆動信号を生成する。しかしながら、外乱ノイズ、制御部２ａによる制御の不具合又はハードウェアの不具合により、一時的に各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が潜在的破壊状態又は破壊状態に陥る可能性がある。この問題の具体的な要因としては、トランジスタＴ１、Ｔ２、Ｔ３及びＴ４それぞれの駆動信号の信号源からトランジスタＴ１、Ｔ２、Ｔ３及びＴ４のゲートに至る配線の断線、これらの配線を接続するコネクタの接続不良、駆動信号の伝搬遅延のバラつき、ＰＷＭ制御信号を発生する回路の故障等が挙げられる。
【００３５】
制御部２ａが生成した駆動信号そのものに基づいて、駆動回路Ｄｒ１、Ｄｒ２、Ｄｒ３及びＤｒ４それぞれがトランジスタＴ１、Ｔ２、Ｔ３及びＴ４を駆動する場合は、上述の問題を回避することができない。そこで、本実施形態１では、図１に示すように、第１ＡＮＤ回路Ａ１ａ及び第２ＡＮＤ回路Ａ２ａそれぞれの出力信号に基づいて、駆動回路Ｄｒ１及びＤｒ４がトランジスタＴ１及びＴ４を駆動するように構成する。駆動回路Ｄｒ２及びＤｒ３それぞれは、制御部２ａが生成した駆動信号そのものに基づいてトランジスタＴ２及びＴ３を駆動する。
【００３６】
図３は、実施形態１に係る駆動装置１ａで駆動信号に基づいて駆動状態が決定されることを示す図表である。図３の左側に示す表は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４について制御部２ａが生成した駆動信号のオン／オフの状態を示すものであり、右側に示す表は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態を示すものである。図３では、駆動信号に係るオン／オフの状態の番号を状態Ｎ＿０（Ｎは図２に示す状態の番号に対応する数値）で表し、駆動状態の番号を状態Ｎ＿１で表す。状態７＿０から状態１１＿０までは潜在的破壊状態に対応する。状態１２＿０及び状態１３＿０は破壊状態の一部である。
【００３７】
なお、図２に示す許容状態に対応する状態１＿０から状態６＿０までについては、第１ＡＮＤ回路Ａ１ａ及び第２ＡＮＤ回路Ａ２ａそれぞれがトランジスタＴ１及びＴ４の駆動状態に影響を与えないことが明らかであるから、図３での説明を省略する。トランジスタＴ２及びＴ３については、駆動信号の状態がそのまま駆動状態に反映されるため、図３では、トランジスタＴ１及びＴ４の駆動信号及び駆動状態に着目する。
【００３８】
状態７＿０、９＿０及び１０＿０におけるトランジスタＴ１の駆動信号の１（オン）は、第１ＡＮＤ回路Ａ１ａにより、状態７＿１、９＿１及び１０＿１における駆動状態の０（オフ）に反映される。同様に、状態８＿０、９＿０及び１１＿０におけるトランジスタＴ４の駆動信号の１（オン）は、第２ＡＮＤ回路Ａ２ａにより、状態８＿１、９＿１及び１１＿１における駆動状態の０（オフ）に反映される。状態７＿１から１１＿１までの駆動状態は、図２に示す許容状態に含まれる。即ち、潜在的破壊状態に対応する駆動信号に基づいて、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は許容状態に駆動される。
【００３９】
状態１３＿０におけるトランジスタＴ１の駆動信号の１（オン）は、第１ＡＮＤ回路Ａ１ａにより、状態１３＿１における駆動状態の０（オフ）に反映される。同様に、状態１２＿０におけるトランジスタＴ４の駆動信号の１（オン）は、第２ＡＮＤ回路Ａ２ａにより、状態１２＿１における駆動状態の０（オフ）に反映される。状態１２＿１及び１３＿１の駆動状態は、図２に示す許容状態に含まれる。即ち、破壊状態の一部に対応する駆動信号に基づいて、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は許容状態に駆動される。
【００４０】
以上のように実施形態１によれば、電源４のプラス側端子にコレクタが接続されるトランジスタＴ１と、トランジスタＴ２と、トランジスタＴ３と、電源４のマイナス側端子にエミッタが接続されるトランジスタＴ４とを駆動するための駆動信号に基づいて、中性点クランプ型のインバータ１００ａに含まれるこれらのスイッチング素子が駆動される。トランジスタＴ１を駆動するための駆動信号と、トランジスタＴ２、トランジスタＴ３及びトランジスタＴ４のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とが第１ＡＮＤ回路Ａ１ａに入力され、第１ＡＮＤ回路Ａ１ａの出力信号に基づいてトランジスタＴ１が駆動される。また、トランジスタＴ４を駆動するための駆動信号と、トランジスタＴ１、トランジスタＴ２及びトランジスタＴ３のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とが第２ＡＮＤ回路Ａ２ａに入力され、第２ＡＮＤ回路Ａ２ａの出力信号に基づいてトランジスタＴ４が駆動される。これにより、駆動信号によってトランジスタＴ１及びトランジスタＴ４それぞれがオンに駆動されるべき状態の一部において、第１及び第４スイッチング素子が強制的にオフに駆動される。従って、３レベルのインバータ１００ａに含まれる各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４をより安全に駆動することが可能となる。
【００４１】
また、実施形態１によれば、トランジスタＴ１のエミッタと、電源４の中性点４３及びインバータ１００ａの出力点４０それぞれとの間に第１ダイオード４４及びトランジスタＴ２が接続される。また、トランジスタＴ４のコレクタと、電源４の中性点４３及びインバータ１００ａの出力点４０それぞれとの間に第２ダイオード４５及びトランジスタＴ３が接続される。第１ＡＮＤ回路Ａ１ａには、トランジスタＴ１及びＴ２の駆動信号が入力され、第２ＡＮＤ回路Ａ２ａには、トランジスタＴ４及びＴ３の駆動信号が入力される。従って、トランジスタＴ２の駆動信号がオフであるときにトランジスタＴ１を強制的にオフに駆動し、トランジスタＴ３の駆動信号がオフであるときにトランジスタＴ４を強制的にオフに駆動することができる。
【００４２】
更に、実施形態１によれば、３レベルのインバータ１００ａに含まれるトランジスタＴ１、トランジスタＴ２、トランジスタＴ３及びトランジスタＴ４を安全に駆動することが可能な駆動装置１ａをＮＰＣインバータに適用することができる。
【００４３】
（実施形態２）
実施形態１が、第１ＡＮＤ回路Ａ１ａ及び第２ＡＮＤ回路Ａ２ａに２入力のＡＮＤ回路を用いる形態であるのに対し、実施形態２は、第１ＡＮＤ回路Ａ１ｂ及び第２ＡＮＤ回路Ａ２ｂに３入力のＡＮＤ回路を用いる形態である。実施形態１では、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が破壊状態の一部に陥るのを防止することができたが、破壊状態の他の一部に陥るのを防止することができなかった。本実施形態２は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が破壊状態に陥るのを完全に防止することを目的とするものである。
【００４４】
図４は、実施形態２に係るインバータ１００ｂの構成例を示す回路図である。インバータ１００ｂと実施形態１に係るインバータ１００ａとの違いは、駆動装置１ｂと駆動装置１ａとの違いのみである。インバータ１００ｂが備える駆動装置１ｂは、３入力の第１ＡＮＤ回路Ａ１ｂ及び第２ＡＮＤ回路Ａ２ｂと、２つのＮＯＴ回路Ｎ２及びＮ３とを有する。その他、実施形態１に対応する箇所には同様の符号を付してその説明を省略する。
【００４５】
第１ＡＮＤ回路Ａ１ｂは、トランジスタＴ１の駆動信号と、トランジスタＴ２の駆動信号と、トランジスタＴ３の駆動信号をＮＯＴ回路Ｎ３で極性反転させた信号とのＡＮＤをとる。第２ＡＮＤ回路Ａ２ｂは、トランジスタＴ４の駆動信号と、トランジスタＴ３の駆動信号と、トランジスタＴ２の駆動信号をＮＯＴ回路Ｎ２で極性反転させた信号とのＡＮＤをとる。駆動回路Ｄｒ１及びＤｒ４それぞれが第１ＡＮＤ回路Ａ１ｂ及び第２ＡＮＤ回路Ａ２ｂそれぞれの出力信号に基づいてトランジスタＴ１及びＴ４を駆動するのは、実施形態１に係る駆動装置１ａの場合と同様である。
【００４６】
図５は、実施形態２に係る駆動装置１ｂで駆動信号に基づいて駆動状態が決定されることを示す図表である。図５の左側に示す表は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４について制御部２ａが生成した駆動信号のオン／オフの状態を示すものであり、右側に示す表は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態を示すものである。駆動信号の状態の番号及び駆動状態の番号それぞれを状態Ｎ＿０及び状態Ｎ＿１（Ｎは図２に示す状態の番号に対応する数値）で表すのは、実施形態１の図３の場合と同様である。
【００４７】
なお、図２に示す許容状態に対応する状態１＿０から状態６＿０までのうち、トランジスタＴ１及びトランジスタＴ４それぞれの駆動に係る第１ＡＮＤ回路Ａ１ｂ及び第２ＡＮＤ回路Ａ２ｂの出力が１（オン）となるべき状態は、状態４＿０及び６＿０である。これらの状態ではトランジスタＴ２及びＴ３の駆動信号によって第１ＡＮＤ回路Ａ１ｂ及び第２ＡＮＤ回路Ａ２ｂそれぞれの出力が０（オフ）になることがないのは明らかであるから、図５での説明を省略する。
【００４８】
状態７＿０、９＿０及び１０＿０におけるトランジスタＴ１の駆動信号の１（オン）は、第１ＡＮＤ回路Ａ１ｂにより、状態７＿１、９＿１及び１０＿１における駆動状態の０（オフ）に反映される。同様に、状態８＿０、９＿０及び１１＿０におけるトランジスタＴ４の駆動信号の１（オン）は、第２ＡＮＤ回路Ａ２ｂにより、状態８＿１、９＿１及び１１＿１における駆動状態の０（オフ）に反映される。状態７＿１から１１＿１までの駆動状態は、図２に示す許容状態に含まれる。即ち、潜在的破壊状態に対応する駆動信号に基づいて、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は許容状態に駆動される。
【００４９】
状態１２＿０、１４＿０及び１６＿０におけるトランジスタＴ１の駆動信号の１（オン）は、第１ＡＮＤ回路Ａ１ｂａにより、状態１２＿１、１４＿１及び１６＿１における駆動状態の０（オフ）に反映される。同様に、状態１３＿０、１５＿０及び１６＿０におけるトランジスタＴ４の駆動信号の１（オン）は、第２ＡＮＤ回路Ａ２ｂにより、状態１３＿１、１５＿１及び１６＿１における駆動状態の０（オフ）に反映される。状態１２＿１から１６＿１までの駆動状態は、図２に示す許容状態に含まれる。即ち、破壊状態に対応する駆動信号に基づいて、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は許容状態に駆動される。
【００５０】
以上のように本実施形態２によれば、第１ＡＮＤ回路Ａ１ｂには、トランジスタＴ３の駆動信号の極性をＮＯＴ回路Ｎ３で反転した信号が更に入力され、第２ＡＮＤ回路Ａ２ｂには、トランジスタＴ２の駆動信号の極性をＮＯＴ回路Ｎ２で反転した信号が更に入力される。これにより、トランジスタＴ３の駆動信号がオンであるときにトランジスタＴ１が強制的にオフに駆動され、トランジスタＴ２の駆動信号がオンであるときにトランジスタＴ４が強制的にオフに駆動される。従って、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が破壊状態に陥るのを完全に防止することが可能となる。
【００５１】
（実施形態３）
実施形態１及び２は、インバータ１００ａ及び１００ｂがＮＰＣインバータである形態であるのに対し、実施形態３は、インバータ１００ｃがＴＮＰＣインバータである形態である。
【００５２】
図６は、実施形態３に係るインバータ１００ｃの構成例を示す回路図である。インバータ１００ｃは、直列に接続されたトランジスタＴ１及びＴ４と、逆直列に接続されたトランジスタＴ２及びＴ３と、トランジスタＴ１、Ｔ２、Ｔ３及びＴ４を駆動するための駆動信号を生成する制御部２ｃと、これらの駆動信号に基づいてトランジスタＴ１、Ｔ２、Ｔ３及びＴ４を駆動する駆動装置１ｃとを備える。インバータ１００ｃは、電源４からの直流電圧を交流電圧に変換し、変換した交流電圧を負荷３に印加する３レベルのＴＮＰＣインバータである。
【００５３】
トランジスタＴ１のコレクタは、電源４のプラス側端子に接続されている。トランジスタＴ４のエミッタは、電源４のマイナス側端子に接続されている。トランジスタＴ１のエミッタ及びトランジスタＴ４のコレクタの接続点である出力点４０は、トランジスタＴ３のコレクタに接続されている。電源４の電圧を分圧するコンデンサ４１及び４２の接続点である中性点４３は、トランジスタＴ２のコレクタに接続されている。トランジスタＴ２及びＴ３はエミッタ同士が接続されている。即ち、トランジスタＴ１及びＴ３は直列に同極性で接続されている。
【００５４】
出力点４０は、インダクタＬ１を介して負荷３及びコンデンサＣ１の一端に接続されている。なお、出力点４０をトランジスタＴ２のエミッタに接続し、中性点４３をトランジスタＴ３のエミッタに接続してもよい。この場合、トランジスタＴ２及びＴ３はコレクタ同士が接続される。電源４の電圧が例えば７５０Ｖである場合、トランジスタＴ１及びＴ４のコレクタ・エミッタ間の耐圧は例えば１２００Ｖである。トランジスタＴ２及びＴ３は、７５０Ｖの半分の電圧に耐えるものである。
【００５５】
駆動装置１ｃは、第１ＡＮＤ回路Ａ１ｃと、第２ＡＮＤ回路Ａ２ｃとを有する。駆動装置１ｃは、また、第１ＡＮＤ回路Ａ１ｃ及び第２ＡＮＤ回路Ａ２ｃそれぞれの出力信号に基づいてトランジスタＴ１及びＴ４を駆動する駆動回路Ｄｒ１及びＤｒ４と、トランジスタＴ２及びＴ３それぞれの駆動信号に基づいてトランジスタＴ２及びＴ３を駆動する駆動回路Ｄｒ２及びＤｒ３とを有する。
【００５６】
第１ＡＮＤ回路Ａ１ｃは、トランジスタＴ１の駆動信号と、トランジスタＴ３の駆動信号をＮＯＴ回路Ｎ３で極性反転させた信号と、トランジスタＴ４の駆動信号をＮＯＴ回路Ｎ４で極性反転させた信号とのＡＮＤをとる。第２ＡＮＤ回路Ａ２ｃは、トランジスタＴ４の駆動信号と、トランジスタＴ２の駆動信号をＮＯＴ回路Ｎ２で極性反転させた信号と、トランジスタＴ１の駆動信号をＮＯＴ回路Ｎ１で極性反転させた信号とのＡＮＤをとる。
【００５７】
制御部２ｃと実施形態１に係る制御部２ａとの違いは、ソフトウェア処理上の差異のみである。その他、実施形態１及び２に対応する箇所には同様の符号を付してその説明を省略する。
【００５８】
図７は、実施形態３に係るインバータ１００ｃにおける各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態を示す図表である。図５では、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４のオン状態を１、オフ状態を０として示してある。詳細については、前述の公知文献に詳しい。
【００５９】
番号１から８までの状態は許容状態に区分される。トランジスタＴ１からＴ４までの全てがオフである番号１の状態は、インバータ１００ｃが稼働していない状態に対応する。許容状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、全てがオフであるか、１つのみがオンであるか又は隣接する２つのみがオンであるかの何れかである。許容状態にあるトランジスタＴ１及びＴ４に印加される最大電圧は、電源４の電圧である。
【００６０】
番号９から１６までの状態は破壊状態に区分される。破壊状態にある各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は、隣接しない２つのトランジスタのみがオンであるか、３つ又は４つ全てのトランジスタがオンであるかの何れかである。番号１６の状態では、トランジスタＴ１からＴ４までの全てがオンであるため、電源４がトランジスタＴ１及びＴ４によって短絡される。
【００６１】
制御部２ｃは、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が常に許容状態にあるように駆動信号を生成する。しかしながら、外乱ノイズ、制御部２ｃによる制御の不具合又はハードウェアの不具合により、一時的に各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が破壊状態に陥る可能性がある。そこで、本実施形態３では、図６に示すように、第１ＡＮＤ回路Ａ１ｃ及び第２ＡＮＤ回路Ａ２ｃそれぞれの出力信号に基づいて、駆動回路Ｄｒ１及びＤｒ４がトランジスタＴ１及びＴ４を駆動するように構成する。
【００６２】
図８は、実施形態３に係る駆動装置１ｃで駆動信号に基づいて駆動状態が決定されることを示す図表である。図８の左側に示す表は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４について制御部２ｃが生成した駆動信号のオン／オフの状態を示すものであり、右側に示す表は、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態を示すものである。駆動信号の状態の番号及び駆動状態の番号それぞれを状態Ｍ＿０及び状態Ｍ＿１（Ｍは図７に示す状態の番号に対応する数値）で表すのは、実施形態２の図５の場合と同様である。
【００６３】
状態１＿０から状態８＿０までのうち、トランジスタＴ１の駆動に係る第１ＡＮＤ回路Ａ１ｃの出力が１（オン）となるべき状態は、状態２＿０及び６＿０である。これらの状態では、トランジスタＴ１の駆動信号と、トランジスタＴ３及びＴ４それぞれの駆動信号を反転した信号とによって第１ＡＮＤ回路Ａ１ｃの出力が１になる。また、トランジスタＴ４の駆動に係る第２ＡＮＤ回路Ａ２ｃの出力が１（オン）となるべき状態は、状態５＿０及び８＿０である。これらの状態ではトランジスタＴ４の駆動信号と、トランジスタＴ１及びＴ２それぞれの駆動信号を反転した信号とによって第２ＡＮＤ回路Ａ２ｃの出力が１になる。状態１＿０、３＿０、４＿０及び７＿０については、駆動信号の状態が、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態にそのまま反映される。
【００６４】
状態９＿０、１１＿０及び１３＿０〜１６＿０おけるトランジスタＴ１の駆動信号の１（オン）は、第１ＡＮＤ回路Ａ１ｃにより、状態９＿１、１１＿１及び１３＿１〜１６＿１における駆動状態の０（オフ）に反映される。同様に、状態１０＿０〜１４＿０及び１６＿０おけるトランジスタＴ４の駆動信号の１（オン）は、第２ＡＮＤ回路Ａ２ｃにより、状態１０＿１〜１４＿１及び１６＿１おける駆動状態の０（オフ）に反映される。状態９＿１から１６＿１までの駆動状態は、図７に示す許容状態に含まれる。即ち、破壊状態に対応する駆動信号に基づいて、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４は許容状態に駆動される。
【００６５】
以上のように実施形態３によれば、電源４のプラス側端子にコレクタが接続されるトランジスタＴ１と、トランジスタＴ２と、トランジスタＴ３と、電源４のマイナス側端子にエミッタが接続されるトランジスタＴ４とを駆動するための駆動信号に基づいて、中性点クランプ型のインバータ１００ｃに含まれるこれらのスイッチング素子が駆動される。トランジスタＴ１を駆動するための駆動信号と、トランジスタＴ２、トランジスタＴ３及びトランジスタＴ４のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とが第１ＡＮＤ回路Ａ１ｃに入力され、第１ＡＮＤ回路Ａ１ｃの出力信号に基づいてトランジスタＴ１が駆動される。また、トランジスタＴ４を駆動するための駆動信号と、トランジスタＴ１、トランジスタＴ２及びトランジスタＴ３のうちの少なくとも１つを駆動するための駆動信号又は該駆動信号の極性を反転した信号とが第２ＡＮＤ回路Ａ２ｃに入力され、第２ＡＮＤ回路Ａ２ｃの出力信号に基づいてトランジスタＴ４が駆動される。これにより、駆動信号によってトランジスタＴ１及びトランジスタＴ４それぞれがオンに駆動されるべき状態の一部において、第１及び第４スイッチング素子が強制的にオフに駆動される。従って、３レベルのインバータ１００ｃに含まれる各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４をより安全に駆動することが可能となる。
【００６６】
また、実施形態３によれば、トランジスタＴ１のエミッタ及びトランジスタＴ４のコレクタが出力点４０に接続され、出力点４０と中性点４３との間にトランジスタＴ２及びＴ３が逆直列に接続される。特に、トランジスタＴ１とトランジスタＴ３とは同極性で直列的に接続される。第１ＡＮＤ回路Ａ１ｃには、トランジスタＴ１の駆動信号と、トランジスタＴ３及びＴ４それぞれの駆動信号の極性を反転した信号とが入力される。第２ＡＮＤ回路Ａ２ｃには、トランジスタＴ４の駆動信号と、トランジスタＴ２及びＴ１それぞれの駆動信号の極性を反転した信号とが入力される。これにより、トランジスタＴ３及びＴ４の何れかがオンであるときにトランジスタＴ１が強制的にオフに駆動され、トランジスタＴ２及びＴ１の駆動信号の何れかがオンであるときにトランジスタＴ４が強制的にオフに駆動される。従って、各トランジスタＴ１、Ｔ２、Ｔ３及びＴ４の駆動状態が破壊状態に陥るのを完全に防止することが可能となる。
【００６７】
更に、実施形態３によれば、３レベルのインバータ１００ｃに含まれるトランジスタＴ１、トランジスタＴ２、トランジスタＴ３及びトランジスタＴ４を安全に駆動することが可能な駆動装置１ｃをＮＰＣインバータに適用することができる。
【００６８】
今回開示された実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
【符号の説明】
【００６９】
１００ａ、１００ｂ、１００ｃ  インバータ
Ｔ１、Ｔ２、Ｔ３、Ｔ４  トランジスタ
Ｄ１、Ｄ２、Ｄ３、Ｄ４  ダイオード
１ａ、１ｂ、１ｃ  駆動装置
Ａ１ａ、Ａ１ｂ、Ａ１ｃ  第１ＡＮＤ回路
Ａ２ａ、Ａ２ｂ、Ａ２ｃ  第２ＡＮＤ回路
Ｎ１、Ｎ２、Ｎ３、Ｎ４  ＮＯＴ回路
Ｄｒ１、Ｄｒ２、Ｄｒ３、Ｄｒ４  駆動回路
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２、Ｒ４１、Ｒ４２  抵抗器
２ａ、２ｂ、２ｃ  制御部
３  負荷
Ｌ１  インダクタ
Ｃ１  コンデンサ
４  電源
４０  出力点
４１、４２  コンデンサ
４３  中性点
４４  第１ダイオード
４５  第２ダイオード
【図１】
2020120446.tif 000003
【図２】
2020120446.tif 000004
【図３】
2020120446.tif 000005
【図４】
2020120446.tif 000006
【図５】
2020120446.tif 000007
【図６】
2020120446.tif 000008
【図７】
2020120446.tif 000009
【図８】
2020120446.tif 000010