(57)【要約】【課題】より広い帯域幅を有するアナログ信号を生成する。【解決手段】信号生成装置１０には、デジタル信号波形を生成するデジタル信号波形生成部１２がある。低周波数（ＬＦ）信号パスには、デジタル信号波形を受けて、デジタル信号波形のＬＦ成分を通過させるローパス・フィルタ１６と、ＬＦ成分を受けてＬＦアナログ信号を生成するＬＦ ＤＡＣ２２がある。高周波（ＨＦ）信号パスには、デジタル信号波形を受けて、デジタル信号波形のＨＦ成分を通過させるハイパス・フィルタ２６と、ＨＦ成分を受けて、ＨＦアナログ信号を生成する第２ＤＡＣがある。混合素子４０は、ＬＦ及びＨＦアナログ信号を混合して、広帯域アナログ信号を生成する。【選択図】図１
2020120374.tif 000002
【特許請求の範囲】
【請求項１】
デジタル信号波形を生成するデジタル信号波形生成部と、
上記デジタル信号波形を受け、該デジタル信号波形の第１周波数帯域成分を通過させる第１周波数帯域フィルタを含む第１周波数帯域信号パスと、
上記デジタル信号波形の上記第１周波数帯域成分を受け、第１周波数帯域アナログ信号を生成する第１デジタル・アナログ・コンバータと、
上記デジタル信号波形を受け、該デジタル信号波形の第２周波数帯域成分を通過させる第２周波数帯域フィルタを含む第２周波数帯域信号パスと、
上記デジタル信号波形の上記第２周波数帯域成分を受け、第２周波数帯域アナログ信号を生成する第２デジタル・アナログ・コンバータと、
上記第１周波数帯域アナログ信号と上記第２周波数帯域アナログ信号を混合し、広帯域アナログ信号を生成する混合素子と
を具える信号生成装置。
【請求項２】
上記第１周波数帯域信号パスの帯域幅が、上記第２周波数帯域信号パスの帯域幅と異なる請求項１の信号生成装置。
【請求項３】
上記第１周波数帯域フィルタと上記第１デジタル・アナログ・コンバータとの間に、第１周波数帯域チャンネル補正フィルタを更に具える請求項１の信号生成装置。
【請求項４】
上記第２周波数帯域フィルタと上記第２デジタル・アナログ・コンバータとの間に、第２周波数帯域チャンネル補正フィルタを更に具える請求項１の信号生成装置。
【請求項５】
上記第１周波数帯域フィルタ及び上記第２周波数帯域フィルタは、オーバーラップ通過帯域を有し、デジタル・シグナル・プロセッサ中に実装され、上記混合素子としてはダイプレクサが含まれる請求項１の信号生成装置。
【請求項６】
上記第１周波数帯域フィルタ及び上記第２周波数帯域フィルタとしては、デジタル・シグナル・プロセッサ中の、合算した応答が１となる整合したフィルタが含まれ、上記混合素子としては、ディスクリート・アナログ・フィルタが含まれる請求項１の信号生成装置。
【請求項７】
上記第１周波数信号パスは、上記第１周波数帯域における帯域幅をサポートするように設定されたサンプリング・レートを有するダウン・サンプリング・フィルタを有する請求項１の信号生成装置。
【請求項８】
上記第１周波数帯域フィルタが第１パターン・メモリから構成され、上記第２周波数帯域フィルタが第２パターン・メモリから構成される請求項１の信号生成装置。
【請求項９】
広帯域アナログ信号を生成する方法であって、
デジタル波形を生成する処理と、
上記デジタル波形を少なくとも第１周波数帯域信号と第２周波数帯域信号に分割する処理と、
上記第１周波数帯域信号を第１周波数帯域アナログ信号に変換する処理と、
上記第２周波数帯域信号を第２周波数アナログ信号に変換する処理と、
上記第１周波数帯域アナログ信号を上記第２周波数帯域アナログ信号と混合して、上記広帯域アナログ信号を生成する処理と
を具える広帯域アナログ信号生成方法。
【請求項１０】
上記デジタル波形を上記第１周波数信号帯域に分割する処理が、第１周波数帯域フィルタを上記デジタル波形に適用して上記第１周波数帯域信号を生成する処理と、第２周波数帯域フィルタを上記デジタル波形に適用して上記第２周波数帯域信号を生成する処理とを有する請求項９の広帯域アナログ信号生成方法。
【請求項１１】
上記デジタル波形を生成する処理が、パターン・メモリにアクセスしてデジタル波形を読み出す処理を含む請求項９の広帯域アナログ信号生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の信号パスを用いた信号生成装置及び信号生成方法に関し、特に、信号生成装置及び広帯域信号を生成する方法に関する。
【背景技術】
【０００２】
広帯域信号源は、ＤＣ及び低周波数から非常に高い周波数に及ぶスペクトル成分を有する信号を生成する。ＰＣＩｅ（Ｐeripheral Component Interface Express）及びイーサネットのような高速シリアル規格では、規格の新しいバージョンごとに、より高い周波数が必要となる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１８３９８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
デジタル・アナログ・コンバータ（ＤＡＣ）や全周波数レンジに及ぶ増幅回路のような信号パスのコンポーネントの設計には、多くの課題がある。高周波数での性能に最適化されたコンポーネントは、低周波数では最適な特性を持たない場合があり、ＤＣ及び低周波数で広いダイナミック・レンジをサポートするコンポーネントを、広帯域幅もサポートするように拡張することは困難な場合がある。
【０００５】
開示された装置及び方法の実施形態は、従来技術における欠点に取り組むものである。
【課題を解決するための手段】
【０００６】
本願で説明するように、本発明の実施形態は、信号生成装置のための分割（スプリット）信号パスに関する。デジタル広帯域信号生成装置が、広帯域信号を生成する。本願で使用される「広帯域」とは、定常状態（つまり、ＤＣ）信号から、ギガ・ヘルツのレンジの周波数ような非常に高い周波数まで広がる信号を意味する。
【０００７】
この実施形態は、低周波数帯域と高周波数帯域のような、少なくとも２つの周波数帯域間に信号を分割するが、このとき、低周波数帯域と高周波帯域の差は、信号をどのアプリケーションのために生成するかによって決まる。システムは、２つ以上の周波数帯域を有していても良い。低周波数帯域の場合、低周波数帯域には、ＤＣ信号に加えて、いくら低い周波数まで広がった信号を含む。高周波数帯域には、低周波数帯域の信号よりも高い周波数の信号が含まれる。システムには、３つ以上の周波数帯域があっても良い。
【０００８】
本願での説明は、低周波数帯域と高周波数帯域の観点から帯域について説明するが、その特定の実施形態に帯域を限定する意図はなく、必然的に含意されるものでもない。信号を低周波数信号と高周波数信号に分割することで、各信号範囲に合わせてコンポーネントの設計を最適化できる。例えば、高周波数信号パス中のコンポーネントは、高い周波数及び帯域幅でのＡＣ動作に最適化され、低周波数信号パス中のコンポーネントは、低周波数及びＤＣ信号成分に対して最適化されてもよい。
【図面の簡単な説明】
【０００９】
【図１】図１は、分割（スプリット）信号パスを有する装置の実施形態を示す。
【図２】図２は、フィルタ応答の実施形態を示す。
【図３】図３は、フィルタ応答の実施形態を示す。
【図４】図４は、受動混合素子の実施形態を示す。
【図５】図５は、受動混合素子の実施形態を示す。
【図６】図６は、受動混合素子の実施形態を示す。
【図７】図７は、受動混合素子の実施形態を示す。
【図８】図８は、パターン・メモリを用いた分割パスの実施形態を示す。
【発明を実施するための形態】
【００１０】
図１は、信号生成装置１０を示す。本願で使用されるように、「装置」という用語は、必要な要素を含むパッケージを意味する。装置は、さまざまな方法で構成できる。例えば、図１の全ての要素は、１つのデジタル・シグナル・プロセッサ上に含まれてもよい。これに代えて、図１の全ての要素は、信号生成部１２及び低周波数デジタル・アナログ・コンバータ（ＤＡＣ）２２を除き、１つのデジタル・シグナル・プロセッサ上に含まれても良い。これらのコンポーネントはパッケージに含まれる場合があるが、ＡＳＩＣやＤＳＰような同じ集積回路の一部ではないことがある。同様に、この装置は、少なくとも一部が、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）などとして実装されても良い。
【００１１】
信号生成部１２は、典型的には、デジタル信号波形源を含むであろう。オプションのチャンネル補正フィルタ１４は、高周波数及び低周波数信号パスに共通する信号パスのコンポーネントの特性を補償するように、信号の特性上の問題を除去してもよい。別のチャンネル補正フィルタが、低周波数及び高周波数パスにあっても良い。これらのフィルタは、高周波数信号パス、低周波数信号パスを含む信号パス上のコンポーネントの特性、信号源の出力端子を通る共通出力信号、及び信号源の出力端子に続くチャンネルに関する所望の送信等化応答（transmitter equalization response）を補償しても良い。例えば、これらフィルタは、プリエンファシス・フィルタであってもよい。
【００１２】
最初に生成された信号は、それぞれ所定の周波数レンジを有する２つの信号パスに分割（スプリット）される。図１では、ローパス・フィルタ１６は、生成された信号の低周波数成分を分離して、低周波数パスが信号の低周波数成分で動作できるようにする。これには、また、間引きフィルタ１８があっても良く、これは、サンプル・レートと低周波数ＤＡＣ２２の帯域幅とが整合するように、信号をダウン・サンプリングする。間引きフィルタ１８は、低周波数ＤＡＣ２２に適した所望のサンプル・レートに達するまでサンプルを廃棄することにより、ローパス・フィルタ１６内に実装されても良い。
【００１３】
更に、もう１つの別のオプションのチャンネル補正フィルタ２０のような他のコンポーネントが、低周波数信号パス内にあってもよい。次いで、低周波数ＤＡＣ２２は、信号の低周波数成分を低周波数アナログ信号に変換する。これは、最終的には、混合素子（combining element）４０で高周波数アナログ信号と混合され、次いで、出力ピン又はコネクタ４２に供給される。低周波数パスには、オプションの増幅器２４のような他のコンポーネントが含まれてもよい。
【００１４】
低周波数パスと同様に、高周波数パスは、高周波数信号成分を分離するハイパス・フィルタ２６を有する。このパスには、オプションのチャンネル補正フィルタ３０があってもよい。高周波数ＤＡＣ３２は、高周波数ＤＡＣの周波数レンジをカバーするために必要なサンプル・レートで、デジタル信号を高周波数アナログ信号に変換する。次いで、得られた高周波数アナログ信号は、混合素子４０で低周波数アナログ信号と混合される。高周波数パスには、更に、オプションの増幅器３４があっても良い。
【００１５】
このように、各パスは、広い帯域レンジ中の周波数レンジ全体をカバーする必要があるコンポーネントを展開するのではなく、信号のもっと狭い帯域に最適化される。例えば、低周波数パスと低周波数パス中のコンポーネントは、ＤＣ信号を含む低周波数信号に最適化でき、高周波数パスと高周波数パス中のコンポーネントは、広帯域幅のＡＣ信号に最適化できる。
【００１６】
混合素子４０の選択は、フィルタ１６、２６の構造に依存することがある。例えば、ローパス・フィルタ１６及びハイパス・フィルタ２６は、図２に示すようなフィルタ応答を有するように設計されても良い。ローパス・フィルタ応答４４とハイパス・フィルタ応答４６は、オーバーラップ（重複）する。クロスオーバー周波数４８は、基準点となるが、これは、５２と５４でのカットオフ遷移が、統合した出力周波数応答に影響を与えないように、クロスオーバ周波数から特定の「距離」を有しなければならないためである。また、これらの応答は、ＨLF（ｚ）＋ＨHF（ｚ）＝１の形で、合計が１になるよう設計される。これにより、両方の帯域間の遷移を補償するための、更なる等化処理又はアナログ・フィルタ処理の必要がなくなる。この場合では、ローパス・フィルタとハイパス・フィルタの両方が、帯域間のクロスオーバー周波数において、−６ｄＢの減衰を有するであろう。
【００１７】
対照的に、図３は、図２の応答と比べて、フィルタ応答の形状が大きく異なっている。図３では、これらフィルタのクロスオーバー領域が大幅に広くなっている。この実施形態では、これらの帯域間に、より多くのオーバーラップ（重複）があり、混合素子又は他のアナログ信号パスのコンポーネントは、これら帯域間を遷移するクロスオーバー領域において、出力信号が滑らかな応答を有するように、低周波数帯域と高周波数帯域の周波数レンジを減少させる必要がある。
【００１８】
図４〜７は、異なるタイプの混合素子４０：ダイプレクサ（diplexer：図４）；バイアス・ティー（図５）；２つの異なる抵抗性混合器（図６及び７）を示している。ローパス・フィルタ１６とハイパス・フィルタ２６は、典型的には、上述のデジタル・シグナル・プロセッサ（ＤＳＰ）に実装されることになろう。また、ＤＳＰのローパス・フィルタ及びハイパス・フィルタと組み合わせて、低周波数及び高周波数信号パスにおいて使用されるアナログ・フィルタがあっても良い。
【００１９】
図４は、ダイプレクサ６０の実施形態を示す。ダイプレクサ６０は、内部にローパス及びハイパスのフィルタ、６２及び６４を有する。これは、高周波数アナログ信号６３をハイパス・フィルタ６２で、低周波数アナログ信号６５をローパス・フィルタ６４で受ける。次いで、これら２つのフィルタ処理された信号が、共通の接続点４２に送られる。この例では、これらフィルタは、ＤＳＰフィルタに関する図３に示すような応答を持ち、ダイプレクサ・アナログ・フィルタは、帯域間のクロスオーバー周波数で−６ｄＢ減衰して、合計１に一致せるようにする。ダイプレクサ形式の混合素子４０は、厳密にはＤＳＰフィルタを必要としないが、これらがあると、ＤＳＰローパス・フィルタを使用して間引きし、低周波数帯域のサンプル・レートを低減することで、より低いレートのＤＡＣを利用可能としたり、ＤＳＰハイパス・フィルタが、高サンプル・レートＤＡＣ中に低周波数成分が生じないようにして、エレクトロマイグレーション（electro-migration）、ノイズその他の考慮すべきものに対して、出力信号の性能を最適化した設計を可能にする、といった効果がある。
【００２０】
図５は、バイアス・ティーを示し、高周波（ＨＦ）アナログ信号に接続されたコンデンサ６６と低周波（ＬＦ）アナログ信号に接続されたコイル（inductor）６８から構成されるディスクリート・アナログＬＣフィルタの一例である。この混合器（combiner）は、典型的には、図２のような応答を持つＤＳＰローパス及びハイパス・フィルタを使用することになろう。
【００２１】
図６では、混合素子４０は、抵抗器７０、７２及び７４からなる抵抗性回路網から構成される。図７は、本願で抵抗性ブリッジ・ハイブリッドと呼ぶ混合素子４０を示し、抵抗器７６、７８及び８０を含む。ポートＰ１は、コネクタ４２などの出力ポートであり、Ｐ２及びＰ３は、高周波数又は低周波数のどちらかの入力ポートであり、この回路をパワー・スプリッタ／デバイダとして使用する従来の手法と逆のものである。これらの抵抗性混合器（図６及び７）の両方は、周波数レンジ全体にわたって、これら信号を混合する。これらの抵抗性混合器は、典型的には、図２のような応答を有するＤＳＰローパス及びハイパス・フィルタを利用することになろう。これらの抵抗性混合器の両方の挿入損失は、高周波数及び低周波数パスが電力でバランスが取れている場合、周波数レンジ全体にわたって約−６ｄＢであろう。しかし、例えば、高周波数帯域パスで挿入損失が少なく、低周波数帯域パスで損失が大きいと、これがアンバランスになることもあり得る。この余分な損失は、抵抗性混合器の前に、もっと増幅をすることで克服できる。図４及び５に示したものと同様の実施形態は、挿入損失が最小限である。
【００２２】
図７は、差動信号伝送（differential signaling）を利用する実施形態を示していることに注意する必要がある。先の実施形態は、全て差動信号伝送（差動シグナリング）を利用することができ、また、図７の実施形態は、シングルエンド信号伝送を利用することもできる。
【００２３】
低周波数及びＤＣ信号に最適化された低周波数パスと、ＡＣ及び高周波数信号用に最適化された高周波数パスに加えて、分割パス・アーキテクチャは、他にもいくつかの利点を提供する。例えば、低周波数信号パスは、高周波数パスでサポートできるものと比較して、より大きな利得及びオフセットのレンジをサポートできる。低周波数ＤＡＣは、より高いサンプル・レートと周波数をカバーする必要がないため、分解能が高く、直線性が向上し、性能の特性が向上する可能性がある。高周波数帯域信号パスで現実的に実装できるものに比較して、低周波数帯域信号パスに、より高い信号忠実性能（signal fidelity performance）という特性があると、結果として得られる信号源（ソース）出力に関するいくつかのシステム性能特性を向上させることができる。
【００２４】
混合器とフィルタの選択に応じて、この手法は、望ましいものよりも、複雑な回路とハードウェアとすることができる。実施形態によっては、特定の構成要素の代わりに、パターン・メモリを使用できる。例えば、図１に戻ると、信号生成部１２は、パターン・メモリとすることができ、これは、最終的に出力アナログ信号となるデジタル出力波形を提供する。パターン・メモリは、フィルタの前に各パスに１つずつ、別々の高周波数パターン・メモリ及び低周波数パターン・メモリの形で実装することもできる。しかし、回路の複雑さを軽減したい場合には、ハイパス・フィルタとローパス・フィルタの代わりに、複数のパターン・メモリを使用しても良い。こうした実施形態の一例を図８に示す。
【００２５】
図８では、波形及びフィルタ９０は、ソフトウェアで、データとして事前に算出されており、フィルタ及び波形発生部の必要性を排除している。この実施形態では、パターン・メモリが、デジタル信号波形生成部と、ハイパス及びローパス・フィルタになる。ソフトウェアで予め算出された波形生成及びフィルタ用のデータは、低周波数パターン・メモリ９４及び高周波パターン・メモリ９６にロードされる。低周波数ＤＡＣ２２及び高周波数ＤＡＣ３２は、同期コントローラ９２に従って、パターン・メモリにアクセスして最終的な高周波数及び低周波数アナログ信号を出力し、これらは、混合素子４０で混合されて、ピン又はコネクタ４２において出力される。
【００２６】
先の説明では、２つの信号パス、高周波数パスと低周波数パスに焦点を当ててきた。しかし、上述のように、周波数は、複数のパスに分割することもできる。例えば、上述した高周波数パスを２つに分割することによって、「中間」周波数パス用のコンポーネントを最適化し、構造をもっと精密に調整可能とすることが望ましい場合もある。２つの周波数帯域に限定することは、意図されておらず、必然的に含意されるものでもない。
【００２７】
実施例
開示技術の実施例を以下に示す。この技術の実施形態は、後述の実施例の１つ以上、そして、任意の組み合わせを含んでいても良い。
【００２８】
実施例１は、信号生成装置であって、デジタル信号波形を生成するデジタル信号波形生成部と、上記デジタル信号波形を受け、該デジタル信号波形の第１周波数帯域成分を通過させる第１周波数帯域フィルタを含む第１周波数帯域信号パスと、上記デジタル信号波形の上記第１周波数帯域成分を受け、第１周波数帯域アナログ信号を生成する第１デジタル・アナログ・コンバータと、上記デジタル信号波形を受け、該デジタル信号波形の第２周波数帯域成分を通過させる第２周波数帯域フィルタを含む第２周波数帯域信号パスと、上記デジタル信号波形の上記第２周波数帯域成分を受け、第２周波数帯域アナログ信号を生成する第２デジタル・アナログ・コンバータと、上記第１周波数帯域アナログ信号と上記第２周波数帯域アナログ信号を混合し、広帯域アナログ信号を生成する混合素子とを具えている。
【００２９】
実施例２は、実施例１の信号生成装置であって、上記デジタル信号波形生成部と、上記第１周波数帯域信号パス及び上記第２周波数帯域信号パスとの間に、全帯域補正フィルタを更に具えている。
【００３０】
実施例３は、実施例１又は２のいずれかの信号生成装置であって、上記第１周波数帯域フィルタと上記第１デジタル・アナログ・コンバータとの間に、第１周波数帯域チャンネル補正フィルタを更に具えている。
【００３１】
実施例４は、実施例１〜３のいずれかの信号生成装置であって、上記第２周波数帯域フィルタと上記第２デジタル・アナログ・コンバータとの間に、第２周波数帯域チャンネル補正フィルタを更に具えている。
【００３２】
実施例５は、実施例１〜４のいずれかの信号生成装置であって、このとき、上記第１周波数帯域フィルタ及び上記第２周波数帯域フィルタは、オーバーラップ通過帯域を有し、デジタル・シグナル・プロセッサ中に実装され、上記混合素子はダイプレクサから構成される。
【００３３】
実施例６は、実施例１〜５のいずれかの信号生成装置であって、上記第１周波数帯域フィルタ及び上記第２周波数帯域フィルタとしては、デジタル・シグナル・プロセッサ中の、合算した応答が１となる整合したフィルタが含まれ、混合素子はディスクリート・アナログ・フィルタから構成される。
【００３４】
実施例７は、実施例１〜６のいずれかの信号生成装置であって、上記第１周波数帯域フィルタ及び上記第２周波数帯域フィルタとしては、デジタル・シグナル・プロセッサ中の、合算した応答が１となる整合したフィルタが含まれ、混合素子はバイアス・ティーから構成される。
【００３５】
実施例８は、実施例１〜７のいずれかの信号生成装置であって、上記第１周波数帯域フィルタ及び上記第２周波数帯域フィルタとしては、デジタル・シグナル・プロセッサ中の、合算した応答が１となる整合したフィルタが含まれ、混合素子は、抵抗性混合器又はブリッジから構成される。
【００３６】
実施例９は、実施例１〜８のいずれかの信号生成装置であって、このとき、上記第１周波数帯域信号パスは、上記第１デジタル・アナログ・フィルタと上記混合素子との間に、増幅器を有する。
【００３７】
実施例１０は、実施例１〜９のいずれかの信号生成装置であって、このとき、上記第２周波数帯域信号パスは、上記第２デジタル・アナログ・フィルタと混合素子との間に、増幅器を有する。
【００３８】
実施例１１は、実施例１〜１０のいずれかの信号生成装置であって、このとき、上記第１周波数信号パスは、上記第１周波数帯域における帯域幅をサポートするように設定されたサンプリング・レートを有するダウン・サンプリング・フィルタを有する。
【００３９】
実施例１２は、実施例１１の信号生成装置であって、このとき、上記第１周波数帯域フィルタと上記ダウン・サンプリングフィルタは、同じフィルタ中に実装される。
【００４０】
実施例１３は、実施例１〜１１のいずれかの信号生成装置であって、第３周波数帯域信号パスを更に具えている。
【００４１】
実施例１３は、実施例１〜１１及び１３のいずれかの信号生成装置であって、このとき、上記第１周波数帯域フィルタが第１パターン・メモリから構成され、上記第２周波数帯域フィルタが第２パターン・メモリから構成される。
【００４２】
実施例１５は、広帯域アナログ信号を生成する方法であって、デジタル波形を生成する処理と、上記デジタル波形を少なくとも第１周波数帯域信号と第２周波数帯域信号に分割する処理と、上記第１周波数帯域信号を第１周波数帯域アナログ信号に変換する処理と、上記第２周波数帯域信号を第２周波数アナログ信号に変換する処理と、上記第１周波数帯域アナログ信号を上記第２周波数帯域アナログ信号と混合して、上記広帯域アナログ信号を生成する処理とを具えている。
【００４３】
実施例１６は、実施例１５の方法であって、上記デジタル波形を上記第１周波数信号帯域に分割する処理が、第１周波数帯域フィルタを上記デジタル波形に適用して上記第１周波数帯域信号を生成する処理と、第２周波数帯域フィルタを上記デジタル波形に適用して上記第２周波数帯域信号を生成する処理とを有している。
【００４４】
実施例１７は、実施例１５又は実施例１６のいずれかの方法であって、このとき、上記デジタル波形を生成する処理が、パターン・メモリにアクセスして上記デジタル波形を読み出す処理を含む。
【００４５】
実施例１８は、実施例１５〜１７のいずれかの方法であって、上記デジタル波形を生成する処理と、上記第１周波数帯域信号を第１周波数帯域アナログ信号に変換する処理が、第１パターン・メモリにアクセスして上記第１周波数帯域アナログ信号を得る処理を含み、上記第２周波数帯域信号を第２周波数帯域アナログ信号に変換する処理が、第２パターン・メモリにアクセスして上記第２周波数帯域アナログ信号を得る処理を含む。
【００４６】
実施例１９は、実施例１８の方法であって、更に、上記第１パターン・メモリにアクセスする処理と、上記第２パターン・メモリにアクセスする処理とが同期することを具えている。
【００４７】
実施例２０は、実施例１５〜１８のいずれかの方法であって、上記デジタル波形を少なくとも第１周波数帯域信号と第２周波数帯域信号に分割する処理が、上記デジタル波形を少なくとも第３周波数帯域信号に分割する処理を含んでいる。
【００４８】
開示された主題の上述のバージョンは、記述したか又は当業者には明らかであろう多くの効果を有する。それでも、開示された装置、システム又は方法の全てのバージョンにおいて、これらの効果又は特徴の全てが要求されるわけではない。
【００４９】
加えて、本願の記述は、特定の特徴に言及している。本明細書における開示には、これらの特定の特徴の全ての可能な組み合わせが含まれると理解すべきである。ある特定の特徴が特定の態様又は実施例の状況において開示される場合、その特徴は、可能である限り、他の態様及び実施例の状況においても利用できる。
【００５０】
また、本願において、２つ以上の定義されたステップ又は工程を有する方法に言及する場合、これら定義されたステップ又は工程は、状況的にそれらの可能性を排除しない限り、任意の順序で又は同時に実行しても良い。
【００５１】
更に、用語「を具える（comprises）」及びその文法的に等価なものは、本願において、他のコンポーネント（components）、機能（features）、ステップ、処理（processes）、工程（operations）などがオプションで存在することを示すのに使用される。例えば、コンポーネントＡ、Ｂ及びＣ「を具える（comprising）」又は「何かが」コンポーネントＡ、Ｂ及びＣ「を具える（which comprises）」という条件は、コンポーネントＡ、Ｂ及びＣだけを含んでも良いし、又は、コンポーネントＡ、Ｂ及びＣと共に１つ以上の他のコンポーネントを含んでいても良い。
【００５２】
説明の都合上、本発明の具体的な実施形態を図示し、説明してきたが、本発明の要旨と範囲から離れることなく、種々の変更が可能なことが理解できよう。従って、本発明は、添付の特許請求の範囲を除いて限定されるべきではない。
【符号の説明】
【００５３】
１０  信号生成装置
１２  信号生成部
１４  オプションのチャンネル補正フィルタ
１６  ローパス・フィルタ
１８  間引きフィルタ
２０  オプションのチャンネル補正フィルタ
２２  低周波数ＤＡＣ
２４  オプションの増幅器
２６  ハイパス・フィルタ
３０  オプションのチャンネル補正フィルタ
３２  高周波数ＤＡＣ
３４  オプションの増幅器
４０  混合素子
４２  出力ピン又はコネクタ
６０  ダイプレクサ
６２  ローパス・フィルタ
６３  高周波アナログ信号
６４  ハイパス・フィルタ
６５  低周波アナログ信号
６６  高周波アナログ信号用コンデンサ
６８  低周波アナログ信号用コイル
７０  抵抗器
７２  抵抗器
７４  抵抗器
７６  抵抗器
７８  抵抗器
８０  抵抗器
９０  ソフトウェアによる波形及びフィルタ・データ生成部
９２  同期コントローラ
９４  低周波数メモリ
９６  高周波数メモリ
Ｐ１  出力ポート
Ｐ２  入力ポート
Ｐ３  入力ポート
【図１】
2020120374.tif 000003
【図２】
2020120374.tif 000004
【図３】
2020120374.tif 000005
【図４】
2020120374.tif 000006
【図５】
2020120374.tif 000007
【図６】
2020120374.tif 000008
【図７】
2020120374.tif 000009
【図８】
2020120374.tif 000010
【外国語明細書】
2020120374000001.pdf