(57)【要約】      （修正有）【課題】一種の銅箔電気抵抗とその銅箔電気抵抗を備える一種の電気回路基板構造を提供する。【解決手段】主としてニッケル、クロム、タングステン、ニッケル基合金、クロム基合金またはタングステン基合金を電気抵抗層１２の作製材料とすると共に、この電気抵抗層を銅箔１１と共に、基板と組み合わせて電気回路基板構造に構成させるに適した銅箔電気抵抗１を形成する。スパッタリングによる電気抵抗層は、より高い被膜の緻密度と連続性を有するので、その表面電気抵抗の最小値は、約５オーム／□である。それと同時に、スパッタリング技術を利用して製作される電気抵抗膜は、工業廃水の発生を効果的に減少させることもできる。さらに重要なのは、銅箔電気抵抗を備える電気回路基板構造の上に電子回路に必要な電気抵抗素子を製作しようとする場合には、前記電気回路基板構造に対して２回のエッチングプロセスのみを行わせれば十分である。【選択図】図４
2020065038.tif 000002
【特許請求の範囲】
【請求項１】
基板と組み合わせて電気回路基板構造に構成されてなるに適した銅箔電気抵抗であって、
現像エッチングプロセスを介して前記電気回路基板構造の上に少なくとも１つの薄膜電気抵抗素子を含む電子回路が製作され、
前記銅箔電気抵抗は、第１導電金属層と、前記第１導電金属層の上に形成され、かつニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される第１電気抵抗層とを含み、
同一のエッチング液で同時に前記第１電気抵抗層と前記第１導電金属層とに対してエッチングを行い、前記第１電気抵抗層と前記第１導電金属層との間のエッチング時間の比率が２以上であることを特徴とする、
銅箔電気抵抗。
【請求項２】
前記第１導電金属層のプロセス材料は、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種、またはそれらのいずれか２種の複合物、もしくはそれらのいずれか２種以上の複合物であることを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項３】
前記第１導電金属層の厚さは、０．４マイクロメートル〜２０マイクロメートルの間にあり、かつ前記第１電気抵抗層の厚さは、２マイクロメートルよりも小さいことを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項４】
前記第１電気抵抗層は、スパッタリングプロセスを介して前記第１導電金属層の上に形成されることを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項５】
前記ニッケル基合金は、組成がＮｉ１−ｘＣｒｘ、Ｎｉ１−ｘ−ｙＣｒｘＭｙ、Ｎ１−ｘＷｘまたはＮｉ１−ｘ−ｙＷｘＭｙ（式中、Ｍは金属を表す）で表される合金であることを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項６】
前記ニッケル金属化合物は、組成がＮｉ１−ｘ−ｚＣｒｘＮｚまたはＮ１−ｘ−ｙＷｘＮｚ（式中、Ｎは非金属を表す）で表される化合物であることを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項７】
前記タングステン基合金は、組成がＷ１−ｘＣｒｘまたはＷ１−ｘ−ｙＣｒｘＭｙ（式中、Ｍは金属を表す）で表される合金であることを特徴とする、請求項５に記載の銅箔電気抵抗。
【請求項８】
前記タングステン金属化合物は、組成がＷ１−ｘ−ｚＣｒｘＮｚ（式中、Ｎは非金属を表す）で表される化合物であることを特徴とする、請求項６に記載の銅箔電気抵抗。
【請求項９】
Ｍは、銅（Ｃｕ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タングステン（Ｗ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のうちのいずれか１種であることを特徴とする、請求項７に記載の銅箔電気抵抗。
【請求項１０】
Ｎは、ホウ素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、ケイ素（Ｓｉ）のうちのいずれか１種であることを特徴とする、請求項８に記載の銅箔電気抵抗。
【請求項１１】
基板と、少なくとも１つの銅箔電気抵抗とを備える電気回路基板構造であって、
前記銅箔電気抵抗は、第１導電金属層と、前記第１導電金属層の上に形成され、かつニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される第１電気抵抗層とを含み、
前記銅箔電気抵抗は、前記第１電気抵抗層を介して前記基板の一表面に接続され、
同一のエッチング液で同時に前記第１電気抵抗層と前記第１導電金属層とに対してエッチングを行い、前記第１電気抵抗層と前記第１導電金属層との間のエッチング時間の比率が２以上であることを特徴とする、
電気回路基板構造。
【請求項１２】
前記基板は、軟性基板または硬質基板であることを特徴とする、請求項１１に記載の電気回路基板構造。
【請求項１３】
前記基板の他表面に接続される第２導電金属層をさらに備えることを特徴とする、請求項１１に記載の電気回路基板構造。
【請求項１４】
第２導電金属層と、前記第２導電金属層の上に形成され、かつニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される第２電気抵抗層とを含む第２銅箔電気抵抗をさらに備え、前記第２電気抵抗層は、前記基板の他表面に接続されるために用いられることを特徴とする、請求項１１に記載の電気回路基板構造。
【請求項１５】
前記第１導電金属層と前記第２導電金属層のプロセス材料は、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種、またはそれらのいずれか２種の複合物、もしくはそれらのいずれか２種以上の複合物であることを特徴とする、請求項１３または請求項１４に記載の電気回路基板構造。
【請求項１６】
前記第１導電金属層と前記第２導電金属層の厚さは、０．４マイクロメートル〜２０マイクロメートルの間にあり、かつ前記第１電気抵抗層の厚さは、２マイクロメートルよりも小さいことを特徴とする、請求項１３または請求項１４に記載の電気回路基板構造。
【請求項１７】
前記ニッケル基合金は、組成がＮｉ１−ｘＣｒｘ、Ｎｉ１−ｘ−ｙＣｒｘＭｙ、Ｎ１−ｘＷｘまたはＮｉ１−ｘ−ｙＷｘＭｙ（式中、Ｍは金属を表す）で表される合金であることを特徴とする、請求項１１に記載の電気回路基板構造。
【請求項１８】
前記ニッケル金属化合物は、組成がＮｉ１−ｘ−ｚＣｒｘＮｚまたはＮ１−ｘ−ｙＷｘＮｚ（式中、Ｎは非金属を表す）で表される化合物であることを特徴とする、請求項１１に記載の電気回路基板構造。
【請求項１９】
前記タングステン基合金は、組成がＷ１−ｘＣｒｘまたはＷ１−ｘ−ｙＣｒｘＭｙ（式中、Ｍは金属を表す）で表される合金であることを特徴とする、請求項１７に記載の電気回路基板構造。
【請求項２０】
前記タングステン金属化合物は、組成がＷ１−ｘ−ｚＣｒｘＮｚ（式中、Ｎは非金属を表す）で表される化合物であることを特徴とする、請求項１８に記載の電気回路基板構造。
【請求項２１】
Ｍは、銅（Ｃｕ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タングステン（Ｗ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のうちのいずれか１種であり、かつＮは、ホウ素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、ケイ素（Ｓｉ）のうちのいずれか１種であることを特徴とする、請求項１９に記載の電気回路基板構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜電気抵抗の技術分野に係り、特に、埋め込み式銅箔電気抵抗と前記埋め込み式銅箔電気抵抗を備える一種の電気回路基板構造に関するものである。
【背景技術】
【０００２】
自らプリント電気回路基板（Ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ，ＰＣＢ）を購入すると共に、予め設計された回路レイアウト（ｃｉｒｃｕｉｔ  ｌａｙｏｕｔ）に基づいて、前記プリント電気回路基板に対して現像、エッチングと剥膜（Ｄｅｖｅｌｏｐｉｎｇ／Ｅｔｃｈｉｎｇ／Ｓｔｒｉｐｐｉｎｇ，ＤＥＳ）などのプロセスを行い、その後、前記プリント電気回路基板の表面の上に、電子回路と呼ばれるような図案化された銅箔回路を製作する経験は、電気電子工学、電気機械工学や情報工学を習得した経歴を持つエンジニアであれば、一度は必ずあるはずである。電子回路の製作が完了した後、また、次いで電子回路の上に予め決定したチップと受動素子を配置し、例えば、アンプ、プロセッサ、レジスト、コンデンサやインダクタンスなどが挙げられる。
【０００３】
一方、知能技術の高度発展に伴って、ポータブル式電子製品の基本的な規格として軽量及び薄肉の要求が高まっている。考えれば分かるように、ポータブル式電子製品の体積サイズの更なる軽量薄肉に向けた絶え間ない進化と相まって、その内部の電子チップと受動素子を受容可能な空間もそれにつれて圧縮されてしまうことになる。よって、ポータブル式電子製品の有限な内部空間内に十分な量の電子素子と受動素子を配置できるようにすることが、電子デバイス製造メーカーと組立工場が直面している最大の難題の一つである。
【０００４】
これに鑑み、産業界の対応策としては、受動素子の寸法を持続的に縮小することが提唱されている。現在、寸法サイズが０８０５（８０×５０ｍｉｌ２）と０６０３（６０×３０ｍｉｌ２）の受動素子は、主にマザーボードとノート型パソコンの製作に使用されている一方、寸法サイズが０４０２（４０×２０ｍｉｌ２）と０２０１（２０×１０ｍｉｌ２）の受動素子では、スマートフォンとタブレット端末の中に広汎に応用されている。受動素子の寸法サイズについて微細化が継続的に進むなかで、技術上またはプロセス上に限界を必然的に迎えざるをえず、このため、「埋め込み式受動素子」（Ｅｍｂｅｄｄｅｄ  ｐａｓｓｉｖｅｓ）の技術は、近年再び注目を集めていることが推知される。
埋め込み式受動素子の構想は、特許文献１（米国特許第５１５１６７６号明細書）において最初に開示され、その具体的な実施態様として商品名が「Ｏｈｍｅｇｅ  Ｐｌｙ」である銅箔電気抵抗が実用化されている。図１は、従来技術に係る銅箔電気抵抗を示す側方断面図である。図１に示すように、適当な厚さの銅箔１１´のみを基材として用い、次いでその表面に厚さが１μｍより小さい一層の電気抵抗層１２´を形成したのち、かかる銅箔電気抵抗１´の製作が完了する。通常、前記銅箔１１´の厚さが３６μｍであり、かつ前記電気抵抗層１２´のプロセス材料が電気めっきにより製作されるニッケルリン化合物（Ｎｉ−Ｐ  ｃｏｍｐｏｕｎｄ）である。
【０００５】
特に、この銅箔電気抵抗１´は、基材１０´と積層（ｌａｍｉｎａｔｉｏｎ）されて銅箔電気抵抗基板２´に形成される。図２は、つまり銅箔電気抵抗基板を示す側断面図であり、かつ図３は、銅箔電気抵抗の現像エッチングプロセスを示す動作分解図である。特筆すべき点は、銅箔電気抵抗１´の銅箔電気抵抗基板２´の上における最後の電気特性表現には、プリント電気回路基板の現像エッチングプロセスが深く影響している。
図３の（ａ）図に示すように、銅箔電気抵抗１´は、基材１０´の上に置かれ、その内、前記基材１０´は、誘電材質からなる。それは軟性基板（例えば、ＰＥＴ板）であってもよいし、硬質基板（例えば、ガラス繊維板）であってもよいと共に、前記電気抵抗層１２´と相互に接続される。なおかつ図３の（ａ）図と（ｂ）図に示すように、銅箔電気抵抗の現像エッチングプロセスにおいて、その手順は、まず、第１フォトレジスト１３´を銅箔１１´の上に塗布すると共に、次いで露光現像の方式を用いて前記銅箔１１´の上に図案化された第１フォトレジスト１３ａ´を製作するステップ１とステップ２を実行する。続いて、図３の（ｃ）図と（ｄ）図に示すように、現像エッチングプロセスの手順は、次いでエッチング技術を利用して銅箔１１´の図案化された第１フォトレジスト１３ａ´で被覆されていない部分を除去すると共に、次いでエッチング技術を利用して電気抵抗層１２´の図案化された第１フォトレジスト１３ａ´で被覆されていない部分を除去するステップ３とステップ４を実行する。
【０００６】
図３の（ｅ）図に示すように、銅箔電気抵抗基板２´の現像エッチングプロセスにおいて、その手順は、次いで図案化された第１フォトレジスト１３ａ´を取り除き、その後、基板１０´の上に図案化された銅箔１１ａ´と、図案化された電気抵抗層１２ａ´とを得るステップ５を実行する。それから、製造手順は、また、継続的に第２フォトレジスト１４´を図案化された銅箔１１ａ´、図案化された電気抵抗層１２ａ´と基材１０´の上に次いで塗布するステップ６を実行する。特に説明すべきことは、図３の（ｆ）図では、第２フォトレジスト１４´を透明な材質で図示していて、その目的は、図案化された銅箔１１ａ´と図案化された電気抵抗層１２ａ´の後続の製造手順での変化を完全に図解するためである。なおかつ、図３の（ｆ）図には、特に第２フォトレジスト１４´の上に少なくとも１つのエッチング窓１４１´が開設されることを図示する。
現像エッチングプロセスの手順は、次いで当該エッチング窓１４１´を介して、図３の（ｇ）図に示すように、エッチング技術を利用して図案化された銅箔１１ａ´の第２フォトレジスト１４´で被覆されていない部分を除去するステップ７を実行する。最後に、ステップ８において、第２フォトレジスト１４´を除去した後、図案化された電気抵抗層１２ａ´の一部区間には、図案化された銅箔１１ａ´の被覆を受けていない状態が見られ（図３の（ｈ）図参照）、これらの部分は、電子回路中の電気抵抗素子として使用される。
【０００７】
そこで、プリント電気回路基板への長年の設計経験を踏まえ、本願の発明者が着目した特許文献１に開示された銅箔電気抵抗では、電気抵抗銅箔基板（ＲＣＣＬ）の現像エッチングプロセスの実務面において以下の欠点が顕現している。
【０００８】
（１）従来技術は、主に、ニッケルリン化合物で銅箔基板（Ｃｏｐｐｅｒ  ｃｌａｄ  ｌａｍｉｎａｔｅ，ＣＣＬ）の内層板の銅箔のマット面（Ｍａｔｔ  ｓｉｄｅ）を電気めっきして、それをＣＣＬ電気回路基板の層内埋め込み電気抵抗として働く。しかしながら、電気めっきプロセスで発生する大量の高リン電気めっき液は、かえって廃水の排水と処理に新たに問題が派生する。さらに、電気めっきによって生成された薄膜が、銅箔導電体の表面に沿って核生成と成長が進行するので、被膜の不連続性と高い粗度とも、電気特性（表面電気抵抗）、機械特性（曲げ引張）や（細い）回路の歩留り率などに対してマイナスな影響を与えるおそれがある。図９に示すように、電気めっきを使用して製作された電気抵抗層１２´の外観は、その被膜が不連続となり、かつ粗度が非常に高いことが示されている。
【０００９】
（２）ニッケルリン化合物で作製される層内埋め込み式薄膜電気抵抗は、その表面電気抵抗の規格範囲が１０オーム／□〜２５０オーム／□の間にある。簡単に言えば、この層内埋め込み式薄膜電気抵抗の表面電気抵抗の抵抗値を１０オーム／□よりも低く抑えることができない。
【００１０】
（３）曲げ試験機を利用して直径φ１ｍｍの丸棒で銅箔電気抵抗１´に対して曲げテストを行い、この曲げテストが完了するまでの過程において、銅箔電気抵抗１´に対して４０回を超えるような曲げを行った後、銅箔１１´と電気抵抗層１２´との間に既に剥離現象が現れ始めることを発見した。よって、銅箔１１´とニッケルリン化合物により作製される電気抵抗層１２´との間の接合性には、依然として改善する余地があることが顕現される。
【００１１】
（４）図２に示すように、銅箔電気抵抗１´を備える銅箔電気抵抗基板２´の上に電子回路に必要な電気抵抗素子を製作しようとする場合には、前記銅箔電気抵抗基板２´に対して少なくとも３回のエッチングプロセスを行わせなければならない。プロセスの需要に応じて、第１段階にて、不要な回路の領域の銅箔１１´とその底部の電気抵抗層１２´（ニッケルリン化合物）をそれぞれエッチング液を使用して除去する必要がある。次に、第２段階にて、再びエッチング液を使用して予め定義された電気抵抗領域の銅箔を除去する。ニッケルリン化合物の耐銅食薬液の性能が比較的に劣るので、電気抵抗素子の製品の信頼性が好ましくないことを避けるために、及び顧客からの回路寸法精度への要求を満たすために、エッチング作業を少なくとも３回経る必要がある。作業回数が多ければ多いほど、それに伴って品質と歩留り率に問題が発生してくる。
【００１２】
（５）現像エッチング技術を用いて前記銅箔電気抵抗基板２´に電子回路を製作した後、前記電子回路の線幅／線間距離が、通常、３０マイクロメートル／３０マイクロメートルよりも大きいのは、銅箔電気抵抗１´の被膜の緻密度と連続性がまだ完璧に至らないことに起因するものである。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】米国特許第５１５１６７６号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１４】
上記の説明から分かるように、如何にして現有の銅箔電気抵抗の構造及び／または材料について改良を施すかが、現在、製造メーカーが早急に解決すべき重大な課題の一つとなっている。
そこで、上記に鑑み、本願の発明者は、発明を鋭意研究した結果、遂に本発明に係る銅箔電気抵抗とその銅箔電気抵抗を備える一種の電気回路基板構造を研究開発して完了させた。
【００１５】
本発明の主要な目的は、一種の銅箔電気抵抗とその銅箔電気抵抗を備える一種の電気回路基板構造を提出することである。
【課題を解決するための手段】
【００１６】
本発明の上記の主要な目的を達成するために、本願の発明者は、基板と組み合わせて電気回路基板構造に構成されてなるに適したかかる銅箔電気抵抗の一実施例を提供する。
かつ、現像エッチングプロセスを介して前記電気回路基板構造の上に少なくとも１つの薄膜電気抵抗素子（Ｆｉｌｍ  ｒｅｓｉｓｔｏｒ）を含む電子回路が製作され、前記銅箔電気抵抗は、第１導電金属層と、前記第１導電金属層の上に形成され、かつニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される第１電気抵抗層とを含み、その内、同一のエッチング液で同時に前記第１電気抵抗層と前記第１導電金属層とに対してエッチングを行い、前記第１電気抵抗層と前記第１導電金属層との間のエッチング時間の比率が２以上である。
【００１７】
なおかつ、本発明の上記の主要な目的を達成するために、本願の発明者は、同時に基板と、銅箔電気抵抗とを備える電気回路基板構造の一実施例を提供する。
その銅箔電気抵抗は、第１導電金属層と、前記第１導電金属層の上に形成され、かつニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される第１電気抵抗層とを含み、その内、前記銅箔電気抵抗は、前記第１電気抵抗層を介して前記基板の一表面に接続され、その内、同一のエッチング液で同時に前記第１電気抵抗層と前記第１導電金属層とに対してエッチングを行い、前記第１電気抵抗層と前記第１導電金属層との間のエッチング時間の比率が２以上である。
【００１８】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記基板は、軟性基板または硬質基板であってもよい。
【００１９】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記基板の他表面に接続される第２導電金属層をさらに備えてもよい。
【００２０】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、第２導電金属層と、前記第２導電金属層の上に形成され、かつニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される第２電気抵抗層とをさらに備え、その内、前記第２電気抵抗層は、前記基板の他表面に接続されるために用いられる。
【００２１】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記第１導電金属層と前記第２導電金属層のプロセス材料は、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種、またはそれらのいずれか２種の複合物、もしくはそれらのいずれか２種以上の複合物であってもよい。
【００２２】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記ニッケル金属化合物は、組成がＮｉ１−ｘ−ｚＣｒｘＮｚまたはＮ１−ｘ−ｙＷｘＮｚ（式中、Ｎは非金属を表す）で表される化合物であってもよい。
【００２３】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記ニッケル基合金は、組成がＮｉ１−ｘＣｒｘ、Ｎｉ１−ｘ−ｙＣｒｘＭｙ、Ｎ１−ｘＷｘまたはＮｉ１−ｘ−ｙＷｘＭｙ（式中、Ｍは金属を表す）で表される合金であってもよい。
【００２４】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記タングステン金属化合物は、組成がＷ１−ｘ−ｚＣｒｘＮｚ（式中、Ｎは非金属を表す）で表される化合物であってもよい。
【００２５】
かかる銅箔電気抵抗とかかる電気回路基板構造の実施例において、前記タングステン基合金は、組成がＷ１−ｘＣｒｘまたはＷ１−ｘ−ｙＣｒｘＭｙ（式中、Ｍは金属を表す）で表される合金であってもよい。
【発明の効果】
【００２６】
特に、本発明は、主としてニッケル、クロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金を電気抵抗層の作製材料とすると共に、この電気抵抗層を銅箔と共にかかる銅箔電気抵抗に形成してなり、かつ前記銅箔電気抵抗は、基板と組み合わせて電気回路基板構造に構成されてなるのに適する。
説明に値するのは、スパッタリングによる合金、金属または金属化合物からなる電気抵抗層は、より高い被膜の緻密度と連続性を有するので、その表面電気抵抗の最小値は、５オーム／□より低いか、またはそれと等しい。
それと同時に、スパッタリング技術を利用して製作される合金、金属または金属化合物からなる電気抵抗膜は、工業廃水の発生を効果的に減少させることもできる。
さらに重要なのは、本発明の銅箔電気抵抗を備える電気回路基板構造の上に電子回路に必要な電気抵抗素子を製作しようとする場合には、前記電気回路基板構造に対して２回のエッチングプロセスのみを行わせれば十分である。
【図面の簡単な説明】
【００２７】
【図１】従来技術に係る銅箔電気抵抗を示す側方断面図である。
【図２】銅箔電気抵抗基板を示す側断面図である。
【図３】銅箔電気抵抗の現像エッチングプロセスを示す動作分解図である。
【図４】本発明に係る銅箔電気抵抗を示す模式的斜視図である。
【図５】本発明の銅箔電気抵抗を備える電気回路基板構造を示す第１模式的斜視図である。
【図６】本発明の銅箔電気抵抗を備える電気回路基板構造の現像エッチングプロセスを示す動作分解図である。
【図７】本発明の銅箔電気抵抗を備える電気回路基板構造を示す第２模式的斜視図である。
【図８】本発明の銅箔電気抵抗を備える電気回路基板構造を示す第３模式的斜視図である。
【図９】特許文献１に開示された銅箔電気抵抗のサンプルの電子後方散乱回折（Ｅｌｅｃｔｒｏｎ  ｂａｃｋ−ｓｃａｔｔｅｒｅｄ  ｄｉｆｆｒａｃｔｉｏｎ，ＥＢＳＤ）画像を示す図である。
【図１０】本発明の銅箔電気抵抗のサンプルのＥＢＳＤ画像を示す図である。
【図１１】曲げテストの実行手順を示す模式図である。
【発明を実施するための形態】
【００２８】
本発明が提出した一種の銅箔電気抵抗とその銅箔電気抵抗を備える一種の電気回路基板構造をより明瞭に記述するために、添付図面を参照しながら、本発明の好適な実施例を以下に詳述する。
【実施例１】
【００２９】
図４は、本発明に係る銅箔電気抵抗を示す模式的斜視図である。本発明の銅箔電気抵抗１は、基板１０と組み合わせて電気回路基板構造２に構成されてなるのに適する。かつ、前記基板１０は、軟性基板（例えば、ＰＥＴ板）であってもよいし、硬質基板（例えば、ガラス繊維板）であってもよい。
図５は、つまり本発明の銅箔電気抵抗を備える電気回路基板構造を示す第１模式的斜視図である。特に、本発明の銅箔電気抵抗１を備える電気回路基板構造２に対して少なくとも１つの現像エッチング処理を施した後、前記電気回路基板構造２の上に少なくとも１つの薄膜電気抵抗素子（Ｆｉｌｍ  ｒｅｓｉｓｔｏｒ）を含む電子回路が製作される。
本発明の設計によれば、前記銅箔電気抵抗１は、第１導電金属層１１と、第１電気抵抗層１２とを含み、その内、第１導電金属層１１の厚さは、５マイクロメートル〜２０マイクロメートルの間にある。一方、前記第１電気抵抗層１２は、ニッケル（Ｎｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、ニッケル金属化合物（Ｎｉ−ｂａｓｅｄ  ｃｏｍｐｏｕｎｄ）、クロム金属化合物（Ｃｒ−ｂａｓｅｄ  ｃｏｍｐｏｕｎｄ）、タングステン金属化合物（Ｗ−ｂａｓｅｄ  ｃｏｍｐｏｕｎｄ）、ニッケル基合金（Ｎｉ−ｂａｓｅｄ  ａｌｌｏｙ）、クロム基合金（Ｃｒ−ｂａｓｅｄ  ａｌｌｏｙ）またはタングステン基合金（Ｗ−ｂａｓｅｄ  ａｌｌｏｙ）から作製されると共に、前記第１導電金属層１１の上に形成され、かつ前記第１電気抵抗層１２の厚さは、１マイクロメートルよりも小さい。注意に値することは、前記銅箔電気抵抗１は、その第１電気抵抗層１２を介して前記基板１０の一表面に接続され、この方式によれば、本発明の銅箔電気抵抗１を備える電気回路基板構造２が構成されることである。
【００３０】
よく見られる第１導電金属層１１が銅箔であり、かつスパッタリングプロセスを介してかかる第１電気抵抗層１２が前記銅箔の上に形成される。勿論、第１電気抵抗層１２のプロセス時間を短縮するために、前記電気抵抗層１２の製作が完了できるように、一部にスパッタリングを施し、一部に電気めっきを施す方式を採用してもよい。しかしながら、強調すべきことは、スパッタリングによる第１電気抵抗層１２は、より高い被膜の緻密度と連続性を有する。銅（Ｃｕ）のほかに、前記第１導電金属層１１のプロセス材料は、銀（Ａｇ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種であってもよいし、またはそれらのいずれか２種の複合物であってもよいし、もしくはそれらのいずれか２種以上の複合物であってもよい。一方、第１電気抵抗層１２のプロセス材料としては、ニッケル、クロム、タングステン、ニッケル金属化合物、タングステン金属化合物、ニッケル基合金またはタングステン基合金が挙げられ、その内、ニッケル金属化合物、タングステン金属化合物、ニッケル基合金またはタングステン基合金の模範的な材料を下記の表１にまとめて示す。
【００３１】
【表１】
2020065038.tif 000003
【００３２】
式中、ｘ、ｙ、ｚは原子数百分率を表し、かつｘ＋ｙ＋ｚ＝１である。なおかつ、Ｍは金属を表し、例えば、銅（Ｃｕ）、モリブデン（Ｍｏ）、バナジウム（Ｖ）、タングステン（Ｗ）、鉄（Ｆｅ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）のうちのいずれか１種であってもよい。Ｍとは反対に、Ｎは、例えば、ホウ素（Ｂ）、炭素（Ｃ）、窒素（Ｎ）、酸素（Ｏ）、ケイ素（Ｓｉ）のうちのいずれか１種の非金属を表す。
【００３３】
特筆すべき点は、同一のエッチング液で同時に前記第１電気抵抗層１２と前記第１導電金属層１１とに対してエッチングを行い、前記第１電気抵抗層１２と前記第１導電金属層１１との間のエッチング時間の比率が２以上であることが必要である。このような特性を持つことから、本発明の銅箔電気抵抗１を備える電気回路基板構造２に対して２回のエッチング処理のみを施せば、前記電気回路基板構造２の上に少なくとも１つの薄膜電気抵抗素子（Ｆｉｌｍ  ｒｅｓｉｓｔｏｒ）を含む電子回路が製作される。下文において、現像エッチングプロセスの動作分解図を参照しながら、それと関連する原因事由について解説する。
図６は、本発明の銅箔電気抵抗を備える電気回路基板構造の現像エッチングプロセスを示す動作分解図である。図６の（ａ）図に示すように、電気回路基板構造２は、基板１０と、基板１０の上に置かれた銅箔電気抵抗１とを備え、その内、前記銅箔電気抵抗１は、第１導電金属層１１と第１電気抵抗層１２とを含む。ここで、銅箔を前記第１導電金属層１１とすると共に、Ｎｉ０．９７Ｃｒ０．０３合金を前記第１電気抵抗層１２の作製材料とする。同一のエッチング液で銅箔とＮｉ０．９７Ｃｒ０．０３合金とに対してエッチングを行い、両者の所要時間は、それぞれ５秒と少なくとも３００秒であり、Ｎｉ０．９７Ｃｒ０．０３合金と銅箔との間のエッチング時間の比率が少なくとも６０であることが示される。
【００３４】
図６の（ａ）図と（ｂ）図に示すように、現像エッチングプロセスにおいて、その手順は、まず、第１フォトレジストＰＲ１を第１導電金属層１１の上に塗布すると共に、次いで露光現像の方式を用いて前記第１導電金属層１１の上に図案化された第１フォトレジストｐＰＲ１を製作するステップ１とステップ２を実行する。続いて、図６の（ｃ）図に示すように、現像エッチングプロセスの手順は、次いでエッチング液を使用して同時に前記第１導電金属層１１と前記第１電気抵抗層１２との図案化された第１フォトレジストｐＰＲ１で被覆されていない部分を除去するステップ３を実行する。さらに、図６の（ｄ）図に示すように、現像エッチングプロセスにおいて、その手順は、次いで図案化された第１フォトレジストｐＰＲ１を取り除き、その後、基板１０の上に図案化された第１導電金属層１１ａと、図案化された第１電気抵抗層１２ａとを得るステップ４を実行する。
【００３５】
それから、製造手順は、また、継続的に第２フォトレジストＰＲ２を図案化された第１導電金属層１１ａ、図案化された第１電気抵抗層１２ａと基板１０の上に次いで塗布するステップ５を実行する。特に説明すべきことは、図６の（ｅ）図では、第２フォトレジストＰＲ２を透明な材質で図示していて、その目的は、図案化された第１導電金属層１１ａと図案化された第１電気抵抗層１２ａの後続の製造手順での変化を完全に図解するためである点である。なおかつ、図６の（ｅ）図には、特に第２フォトレジストＰＲ２の上に少なくとも１つのエッチング窓ＥＯが開設されることを図示する。現像エッチングプロセスの手順は、次いで当該エッチング窓ＥＯを介してエッチング技術を利用して図案化された第１導電金属層１１ａの第２フォトレジストＰＲ２で被覆されていない部分を除去するステップ６を実行する（図６の（ｆ）図参照）。最後に、ステップ７において、第２フォトレジストＰＲ２を除去した後、図案化された第１電気抵抗層１２ａの一部区間には、図案化された第１導電金属層１１ａの被覆を受けていない状態が見られ（図６の（ｇ）図参照）、これらの部分は、電子回路中の電気抵抗素子として使用される。
【実施例２】
【００３６】
図７は、本発明の銅箔電気抵抗を備える電気回路基板構造を示す第２模式的斜視図である。図５と図７とを比較すると、片面に銅箔を備え、もう一つの面に銅箔電気抵抗１を備える二層電気回路基板構造（Ｄｏｕｂｌｅ  ｌａｙｅｒ  ＰＣＢ）を得るために、さらに第２導電金属層１３を前記基板１０の他表面に接続してもよいことを見出した。
【実施例３】
【００３７】
図８は、本発明の銅箔電気抵抗を備える電気回路基板構造を示す第３模式的斜視図である。図５と図８とを比較すると、両面とも銅箔電気抵抗１，１ａを備える二層電気回路基板構造（Ｄｏｕｂｌｅ  ｌａｙｅｒ  ＰＣＢ）を得るために、さらにもう１つの銅箔電気抵抗１ａを前記基板１０の他表面に接続してもよいことを見出した。前記銅箔電気抵抗１ａは、第２導電金属層１３と、第２電気抵抗層１４とを含み、その内、前記第２電気抵抗層１４は、前記第２導電金属層１３の上に形成され、かつ同様にクロム、タングステン、ニッケル金属化合物、クロム金属化合物、タングステン金属化合物、ニッケル基合金、クロム基合金またはタングステン基合金から作製される。なおかつ、前記銅箔電気抵抗１ａは、その第２電気抵抗層１４を介して前記基板１０の他表面に接続される。
【００３８】
（実験例）
本発明の銅箔電気抵抗１（図４参照）は、確かに特許文献１に開示された銅箔電気抵抗１´（図１参照）に比べてより優れた性質が顕現されることを証明するために、本願の発明者は、同時に図４に示される銅箔電気抵抗１と図１に示される銅箔電気抵抗１´のサンプルの製作を完了した。図９は、特許文献１に開示された銅箔電気抵抗１´のサンプルの電子後方散乱回折（Ｅｌｅｃｔｒｏｎ  ｂａｃｋ−ｓｃａｔｔｅｒｅｄ  ｄｉｆｆｒａｃｔｉｏｎ，ＥＢＳＤ）画像を示す図である一方、図１０は、本発明の銅箔電気抵抗１のサンプルのＥＢＳＤ画像を示す図である。
ニッケルリン化合物（Ｎｉ−Ｐ  ｃｏｍｐｏｕｎｄ）で銅箔１１´のマット面（Ｍａｔｔ  ｓｉｄｅ）を電気めっきしていわゆる電気抵抗層１２´を形成するという従来技術に比べ、本発明は、スパッタリング技術によって第１導電金属層１１（例えば、銅箔）の上に合金、金属または金属化合物からなる電気抵抗膜（即ち、第１電気抵抗層１２）を形成する。なおかつ、図９から分かるように、電気めっきによって生成された薄膜が、銅箔導電体の表面に沿って核生成と成長が進行するので、被膜の不連続性と高い粗度とも、電気特性（表面電気抵抗）、機械特性（曲げ引張）や（細い）回路の歩留り率などに対してマイナスな影響を与えるおそれがある。これに反して、図１０から観察されるように、スパッタリング法を使用して製作されるＮｉ０．９７Ｃｒ０．０３合金からなる（第１）電気抵抗層１２は、微視的に見ると、連続かつ緻密で、その上、表面粗度が小さいであることが顕現されており、曲げ可能な製品と細い回路の設計に適用されている。本発明の銅箔電気抵抗１の電気抵抗膜は、より高い被膜の緻密度と連続性を有することが裏付けられた。
【００３９】
次に、本発明の銅箔電気抵抗１に対して曲げテストを行う。図１１は、曲げテストの実行手順を示す模式図である。図１１の（ａ）図と（ｂ）図に示すように、第１組の曲げテストにおいては、曲げ試験機を使用して直径φ４ｍｍの丸棒（曲げ）で銅箔電気抵抗１を０度から９０度に曲げる。それから、図１１の（ｂ）図と（ｃ）図に示すように、曲げ試験機を継続的に操作して直径φ４ｍｍの丸棒（曲げ）で銅箔電気抵抗１を９０度から１８０度に曲げる。第１組の曲げ試験全体を、（ａ）図〜（ｃ）図の実行手順を計１０００回繰り返した。
【００４０】
図１１を継続的に参照する。さらに、図１１の（ａ）図と（ｂ）図に示すように、第２組の曲げテストにおいては、曲げ試験機を使用して直径φ８ｍｍに変えた丸棒（曲げ）で銅箔電気抵抗１を０度から９０度に曲げる。それから、図１１の（ｂ）図と（ｃ）図に示すように、曲げ試験機を継続的に操作して直径φ８ｍｍの丸棒（曲げ）で銅箔電気抵抗１を９０度から１８０度に曲げる。第２組の曲げ試験全体を、（ａ）図〜（ｃ）図の実行手順を計１０００回繰り返した。第１組と第２組の曲げ試験の実験データを下記の表２にまとめて示す。
【００４１】
【表２】
2020065038.tif 000004
【００４２】
表２の曲げテストの実験データから容易に発見できるように、直径φ４ｍｍの曲げで本発明の銅箔電気抵抗１に対して１０００回の曲げを行う項目であっても、直径φ８ｍｍの曲げで本発明の銅箔電気抵抗１に対して１０００回の曲げを行う項目であっても、いずれにせよ、本発明の銅箔電気抵抗１の（第１）電気抵抗層１２に対して計測された電気抵抗値が実質的に変化しないままである。
従って、スパッタリング技術によって第１導電金属層１１（例えば、銅箔）の上に合金、金属または金属化合物からなる電気抵抗膜（即ち、第１電気抵抗層１２）が形成され、それと銅箔の間に非常に良好な接合性を有することが測定結果から示され得る。これゆえ、銅箔電気抵抗１の信頼度を向上させることができる。
【００４３】
こうして、上記の詳細な説明から、本発明に係る銅箔電気抵抗とその銅箔電気抵抗を備える一種の電気回路基板構造の全ての実施例及びその構造組成は、完全かつ明瞭に開示されており、本発明が下記の利点を有することが分かる。
【００４４】
（１）本発明の銅箔電気抵抗１は、基板１０と組み合わせて電気回路基板構造２に構成されてなるのに適し、かつ本発明の銅箔電気抵抗１を備える電気回路基板構造２に対して少なくとも１つの現像エッチング処理を施した後、前記電気回路基板構造２の上に少なくとも１つの薄膜電気抵抗素子（Ｆｉｌｍ  ｒｅｓｉｓｔｏｒ）を含む電子回路が製作される。本発明の設計によれば、前記銅箔電気抵抗１は、第１導電金属層１１と、第１電気抵抗層１２とを含み、その内、前記第１導電金属層１１が銅箔であり、かつ前記第１電気抵抗層１２は、スパッタリング技術によって前記銅箔の上に形成された合金、金属または金属化合物からなる電気抵抗層膜である。
【００４５】
（２）強調すべきことは、スパッタリングによる第１電気抵抗層１２は、より高い被膜の緻密度と連続性を有するので、その表面電気抵抗の最小値は、約５オーム／□である。それと同時に、スパッタリング技術を利用して製作される合金、金属または金属化合物からなる電気抵抗膜（第１電気抵抗層１２）は、工業廃水の発生を効果的に減少させることもできる。
【００４６】
（３）曲げ試験機を利用して直径φ４ｍｍの丸棒で銅箔電気抵抗１に対して曲げテストを行い、この曲げテストが完了するまでの過程において、銅箔電気抵抗１に対して１０００回を超えるような曲げを行った結果、銅箔（第１導電金属層１１）と合金、金属または金属化合物からなる電気抵抗層膜（第１電気抵抗層１２）との間に剥離現象が現れ始めることを発見し、銅箔とスパッタリングにより作製される電気抵抗膜との間に素晴らしい接合性を有することが顕現される。
【００４７】
（４）図６に示すように、本発明の銅箔電気抵抗１を備える電気回路基板構造２の上に電子回路に必要な電気抵抗素子を製作しようとする場合には、前記電気回路基板構造２に対して２回のエッチングプロセスのみを行わせれば十分である。
【００４８】
（５）スパッタリングにより作製されるニッケル基合金膜は、優れた被膜の緻密度と連続性を有し、現像エッチング技術を用いて前記電気回路基板構造２に電子回路を製作した後、前記電子回路の線幅／線間距離が１０マイクロメートル／１０マイクロメートルよりも小さくなるように制御することができる。
【００４９】
強調すべき点は、上記の詳細な説明は、本発明の実施可能な実施例を具体的に説明したものであり、本発明の権利範囲はこれらの実施例に限定されるものではなく、本発明の技術的精神を逸脱しない限り、その等効果実施又は変更は、なお、本願の特許請求の範囲内に含まれる点である。
【符号の説明】
【００５０】
１  銅箔電気抵抗
１０  基板
２  電気回路基板構造
１１  第１導電金属層
１２  第１電気抵抗層
ＰＲ１  第１フォトレジスト
ｐＰＲ１  図案化された第１フォトレジスト
１１ａ  図案化された第１導電金属層
１２ａ  図案化された第１電気抵抗層
ＰＲ２  第２フォトレジスト
ＥＯ  エッチング窓
１３  第２導電金属層
１ａ  銅箔電気抵抗
１４  第２電気抵抗層
１１´  銅箔
１２´  電気抵抗層
１´  銅箔電気抵抗
２´  銅箔電気抵抗基板
１０´  基材
１３´  第１フォトレジスト
１３ａ´  図案化された第１フォトレジスト
１１ａ´  図案化された銅箔
１２ａ´  図案化された電気抵抗層
１４´  第２フォトレジスト
１４１´  エッチング窓
【図１】
2020065038.tif 000005
【図２】
2020065038.tif 000006
【図３】
2020065038.tif 000007
【図４】
2020065038.tif 000008
【図５】
2020065038.tif 000009
【図６】
2020065038.tif 000010
【図７】
2020065038.tif 000011
【図８】
2020065038.tif 000012
【図９】
2020065038.tif 000013
【図１０】
2020065038.tif 000014
【図１１】
2020065038.tif 000015
【手続補正書】
【提出日】令和2年1月17日(2020.1.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と組み合わせて電気回路基板構造に構成されてなるに適した銅箔電気抵抗であって、
現像エッチングプロセスを介して前記電気回路基板構造の上に少なくとも１つの薄膜電気抵抗素子を含む電子回路が製作され、
前記銅箔電気抵抗は、第１導電金属層と、前記第１導電金属層の上に形成され、かつＮｉ０．９７Ｃｒ００．３の化学式を有する作製材料から作製される第１電気抵抗層とを含み、
前記第１導電金属層の厚さは、０．４マイクロメートル〜２０マイクロメートルの間にあり、かつ前記第１電気抵抗層の厚さは、２マイクロメートルよりも小さく、
同一のエッチング液で同時に前記第１電気抵抗層と前記第１導電金属層とに対してエッチングを行い、前記第１電気抵抗層と前記第１導電金属層との間のエッチング時間の比率が２以上であることを特徴とする、
銅箔電気抵抗。
【請求項２】
前記第１導電金属層のプロセス材料は、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種、またはそれらのいずれか２種の複合物、もしくはそれらのいずれか２種以上の複合物であることを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項３】
前記第１電気抵抗層は、スパッタリングプロセスを介して前記第１導電金属層の上に形成されることを特徴とする、請求項１に記載の銅箔電気抵抗。
【請求項４】
基板と、少なくとも１つの銅箔電気抵抗とを備える電気回路基板構造であって、
前記銅箔電気抵抗は、第１導電金属層と、前記第１導電金属層の上に形成され、かつＮｉ０．９７Ｃｒ００．３の化学式を有する作製材料から作製される第１電気抵抗層とを含み、
前記銅箔電気抵抗は、前記第１電気抵抗層を介して前記基板の一表面に接続され、
前記第１導電金属層の厚さは、０．４マイクロメートル〜２０マイクロメートルの間にあり、かつ前記第１電気抵抗層の厚さは、２マイクロメートルよりも小さく、
同一のエッチング液で同時に前記第１電気抵抗層と前記第１導電金属層とに対してエッチングを行い、前記第１電気抵抗層と前記第１導電金属層との間のエッチング時間の比率が２以上であることを特徴とする、
電気回路基板構造。
【請求項５】
前記基板は、軟性基板または硬質基板であることを特徴とする、請求項４に記載の電気回路基板構造。
【請求項６】
前記基板の他表面に接続される第２導電金属層をさらに備えることを特徴とする、請求項４に記載の電気回路基板構造。
【請求項７】
第２導電金属層と、前記第２導電金属層の上に形成され、かつＮｉ０．９７Ｃｒ００．３の化学式を有する作製材料から作製される第２電気抵抗層とを含む第２銅箔電気抵抗をさらに備え、前記第２電気抵抗層は、前記基板の他表面に接続されるために用いられることを特徴とする、請求項４に記載の電気回路基板構造。
【請求項８】
前記第１導電金属層と前記第２導電金属層のプロセス材料は、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、銀複合物、銅複合物、金複合物、アルミニウム複合物のうちのいずれか１種、またはそれらのいずれか２種の複合物、もしくはそれらのいずれか２種以上の複合物であることを特徴とする、請求項６または請求項７に記載の電気回路基板構造。
【請求項９】
前記第２導電金属層の厚さは、０．４マイクロメートル〜２０マイクロメートルの間にあることを特徴とする、請求項６または請求項７に記載の電気回路基板構造。