(57)【要約】【課題】パッケージ基板上に搭載される電子部品の破壊を抑制する。【解決手段】半導体パッケージは、配線基板と、配線基板の第１の面に設けられた半導体チップと、配線基板の前記第１の面とは反対側の第２の面に設けられ、長辺が半導体チップの外縁と交差する向きに配置された電子部品と、電子部品の長手方向における一方の端部に対応する位置に設けられ、配線基板の前記第２の面から突出した先端が、電子部品の第２の面と対向する面に接触している突起部と、を含む。【選択図】図５Ｃ
2020120074.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、
前記配線基板の第１の面に設けられた半導体チップと、
前記配線基板の前記第１の面とは反対側の第２の面に設けられ、長辺が前記半導体チップの外縁と交差する向きに配置された電子部品と、
前記電子部品の長手方向における一方の端部に対応する位置に設けられ、前記配線基板の前記第２の面から突出した先端が、前記電子部品の前記第２の面と対向する面に接触している突起部と、
を含む半導体パッケージ。
【請求項２】
前記突起部は、前記電子部品の短手方向の一端側に偏って配置されている
請求項１に記載の半導体パッケージ。
【請求項３】
突起部は、前記電子部品の短手方向の一端側から他端側に亘って延在している
請求項１に記載の半導体パッケージ。
【請求項４】
前記電子部品は、複数の端子を有し、
前記配線基板は、前記複数の端子の各々に対応する複数の第１の導体パターンと、前記電子部品と対向する位置に設けられた第２の導体パターンとを、前記第２の面に有し、
前記複数の端子が、前記複数の第１の導体パターンに半田接合され、
前記突起部は、前記第２の導体パターン上に設けられた半田により構成されている
請求項１から請求項３のいずれか１項に記載の半導体パッケージ。
【請求項５】
前記突起部は、前記電子部品の応力が最大となる最大応力点が存在する前記長手方向における一方の端部とは反対側の端部に設けられている
請求項１から請求項４のいずれか１項に記載の半導体パッケージ。
【請求項６】
前記電子部品は、前記半導体チップの外縁を跨ぐ位置に配置されている
請求項１から請求項５のいずれか１項に記載の半導体パッケージ。
【請求項７】
半導体パッケージと、前記半導体パッケージを搭載した第１の配線基板と、を含む電子装置であって、
前記半導体パッケージは、
第２の配線基板と、
前記第２の配線基板の第１の面に設けられた半導体チップと、
前記第２の配線基板の前記第１の面とは反対側の第２の面に設けられ、長辺が前記半導体チップの外縁と交差する向きに配置された電子部品と、
前記電子部品の長手方向における一方の端部に対応する位置に設けられ、前記第２の配線基板の前記第２の面から突出した先端が、前記電子部品の前記第２の面と対向する面に接触している突起部と、
を含む電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
開示の技術は、半導体パッケージ及び電子装置に関する。
【背景技術】
【０００２】
半導体装置に関する技術として、以下の技術が知られている。例えば、基板と、パッケージ本体から突出したリード端子により上記基板に搭載される半導体素子と、上記基板と上記半導体素子との間に介在され上記半導体素子を保持する半田とを備えたことを特徴とする半導体装置が知られている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平７−３８２２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
パッケージ基板上に半導体チップを搭載した半導体パッケージが知られている。パッケージ基板上には、チップコンデンサ等の電子部品が搭載される場合がある。パッケージ基板の表面に半導体チップが搭載されることにより、パッケージ基板に反りが生じる場合がある。すなわち、電子部品は、反りが生じているパッケージ基板上に搭載され得る。この場合において、例えば、半導体パッケージの機能テストにおいてパッケージ基板にプローブが当接される等して、パッケージ基板の反りを変形させる力が作用すると電子部品に応力が作用し、電子部品が破壊されるおそれがある。
【０００５】
開示の技術は、１つの側面として、パッケージ基板上に搭載される電子部品の破壊を抑制することを目的とする。
【課題を解決するための手段】
【０００６】
開示の技術に係る半導体パッケージは、配線基板と、前記配線基板の第１の面に設けられた半導体チップと、前記配線基板の前記第１の面とは反対側の第２の面に設けられ、長辺が前記半導体チップの外縁と交差する向きに配置された電子部品と、を含む。半導体パッケージは、前記電子部品の長手方向における一方の端部に対応する位置に設けられ、前記配線基板の前記第２の面から突出した先端が、前記電子部品の前記第２の面と対向する面に接触している突起部を含む。
【発明の効果】
【０００７】
開示の技術によれば、１つの側面として、パッケージ基板上に搭載される電子部品の破壊を抑制する、という効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】開示の技術の実施形態に係る半導体パッケージの構成の一例を示す断面図である。
【図２】開示の技術の実施形態に係るパッケージ基板を、第２の面の側から眺めた平面図である。
【図３】開示の技術の実施形態に係る電子部品の構成の一例を示す斜視図である。
【図４】開示の技術の実施形態に係るパッケージ基板の第２の面の電子部品の搭載位置の各々に設けられている導体パターンの一例を示す図である。
【図５Ａ】開示の技術の実施形態に係るパッケージ基板の第２の面に搭載された状態の電子部品の斜視図である。
【図５Ｂ】開示の技術の実施形態に係るパッケージ基板の第２の面に搭載された状態の電子部品の平面図である。
【図５Ｃ】図５Ｂにおける５Ｃ−５Ｃ線に沿った断面図である。
【図６Ａ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｂ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｃ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｄ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｅ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｆ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｇ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図６Ｈ】開示の技術の実施形態に係る突起部の好ましい配置を示す図である。
【図７】開示の技術の実施形態に係るパッケージ基板の反りの状態の一例を示す図である。
【図８Ａ】突起部を有さない比較例に係る半導体パッケージにおける電子部品に作用する応力の分布を示すコンター図である。
【図８Ｂ】突起部を有する開示の技術の実施形態に係る半導体パッケージにおける電子部品に作用する応力の分布を示すコンター図である。
【図９】電子部品の端子とパッケージ基板の導体パターンとの接合に用いられる半田の厚さの標準厚さからの増分と、電子部品の最大応力点における応力値の低減率との関係の一例を示すグラフである。
【図１０】パッケージ基板の反り量の増分と、電子部品の最大応力点における応力値との関係の一例を示すグラフである。
【図１１】開示の技術の実施形態に係る電子装置の構成の一例を示す斜視図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。
【００１０】
［第１の実施形態］
図１は、開示の技術の第１の実施形態に係る半導体パッケージ１の構成の一例を示す断面図である。
【００１１】
半導体パッケージ１は、パッケージ基板１０、半導体チップ２０、電子部品３０Ａ、３０Ｂ及びヒートスプレッダ４０を含んで構成されている。
【００１２】
パッケージ基板１０は、エポキシ樹脂等の絶縁体からなる基材の表面に銅等の導電体の薄膜からなる配線を形成した配線基板である。パッケージ基板１０の第１の面Ｓ１及び第１の面とは反対側の第２の面Ｓ２には、それぞれ、ランド及び配線等を構成する導体パターンが形成されている。
【００１３】
半導体チップ２０は、例えばＣＰＵ（Central Processing Unit）等の集積回路を構成するＬＳＩ（Large Scale Integration）チップである。半導体チップ２０は、パッケージ基板１０の第１の面Ｓ１の中央部に接合されている。半導体チップ２０のパッケージ基板１０との接合面には、複数のバンプ２１が設けられており、半導体チップ２０は、複数のバンプ２１を介してパッケージ基板１０に接合されている。半導体チップ２０とパッケージ基板１０との間に形成される空間には、エポキシ樹脂等の絶縁体からなるアンダーフィル２２が充填されている。
【００１４】
ヒートスプレッダ４０は、パッケージ基板１０の第１の面Ｓ１上に設けられている。ヒートスプレッダ４０は、半導体チップ２０を収容し得る収容空間を有し、収容空間内に半導体チップ２０を収容した状態でパッケージ基板１０の第１の面Ｓ１に接合されている。ヒートスプレッダ４０は、熱伝導率及び導電率の比較的高い材料を含んでいることが好ましい。ヒートスプレッダ４０の材料として、例えば、銅、鉄、アルミニウムまたはステンレス等を好適に用いることが可能である。ヒートスプレッダ４０の外形形状は、例えば、正方形または長方形とすることができるが、これに限定されるものではない。
【００１５】
半導体チップ２０の上面は、熱伝導率の比較的高い材料からなるＴＩＭ（Thermal Interface Material）２３を介してヒートスプレッダ４０に接続されている。ＴＩＭ２３として半田を用いることが可能である。ヒートスプレッダ４０は、半導体チップ２０から発せられる熱を外部に放出する機能、半導体チップ２０を保護する機能、及び外部からの電磁ノイズを遮蔽する機能を有する。
【００１６】
複数の電子部品３０Ａは、それぞれ、パッケージ基板１０の第１の面Ｓ１のヒートスプレッダ４０の外側に設けられている。一方、複数の電子部品３０Ｂは、それぞれ、パッケージ基板１０の第２の面Ｓ２に設けられている。電子部品３０Ａ及び３０Ｂは、例えばチップコンデンサであってもよい。
【００１７】
図２は、パッケージ基板１０を、第２の面Ｓ２側から眺めた平面図である。図２には、半導体チップ２０の搭載位置が点線で示されている。図２に示すように、複数の電子部品３０Ｂは、それぞれ、矩形形状を有し、長辺が半導体チップ２０の外縁と交差する向きに配置されている。また、複数の電子部品３０Ｂは、それぞれ、パッケージ基板１０の第２の面Ｓ２上の、半導体チップ２０の外縁を跨ぐ位置に配置されている。
【００１８】
図３は、電子部品３０Ｂの構成の一例を示す斜視図である。電子部品３０Ｂは、直方体の本体３１と、本体３１の表面に設けられた複数の端子３２を有する。すなわち、電子部品３０Ｂの平面視における形状は矩形状である。本実施形態において、本体３１の一方の長辺に沿って５つの端子３２が設けられ、本体３１の他方の長辺に沿って５つの端子３２が設けられている。また、本体３１の一方の短辺に沿って２つの端子３２が設けられ、本体３１の他方の短辺に沿って２つの端子３２が設けられている。すなわち、電子部品３０Ｂは１４個の端子３２を有する。なお、電子部品３０Ｂの端子数は、この例に限定されるものではない。
【００１９】
図４は、パッケージ基板１０の第２の面Ｓ２の電子部品３０Ｂの搭載位置の各々に設けられている導体パターンの一例を示す図である。パッケージ基板１０は、電子部品３０Ｂの複数の端子３２の各々に対応する複数の導体パターン１１を有する。すなわち、複数の導体パターン１１は、電子部品３０Ｂの外縁に沿って配列されている。また、パッケージ基板１０は、複数の導体パターン１１によって囲まれた領域に導体パターン１２を有する。導体パターン１２は、電子部品３０の本体３１と対向する位置であって、電子部品３０の長手方向における一方の端部に対応する位置に配置されている。導体パターン１２は、導体パターン１１の各々から離間しており、これらとは絶縁されている。
【００２０】
図５Ａ及び図５Ｂは、それぞれ、パッケージ基板１０の第２の面Ｓ２に搭載された状態の電子部品３０Ｂの斜視図及び平面図である。図５Ｃは、図５Ｂにおける５Ｃ−５Ｃ線に沿った断面図である。
【００２１】
電子部品３０Ｂの複数の端子３２の各々は、パッケージ基板１０の対応する導体パターン１１に半田５０を用いて接合される。図５Ｃに示すように、パッケージ基板１０の導体パターン１２上には、パッケージ基板１０の第２の面Ｓ２から突出した突起部６０が設けられている。すなわち、突起部６０は、パッケージ基板１０の第２の面Ｓ２と、電子部品３０Ｂの第２の面Ｓ２と対向する実装面Ｓ３との間に配置されている。突起部６０の先端は、電子部品３０Ｂの本体３１の実装面Ｓ３に接触している。突起部６０は、端子３２と導体パターン１１との接合に用いられる半田５０と同種の半田により構成されていてもよい。例えば、導体パターン１１及び導体パターン１２上にそれぞれ半田ペーストを供給した後、電子部品３０Ｂをマウントし、その後リフロー処理を実施することで、パッケージ基板１０と電子部品３０Ｂとの接合を行うとともに突起部６０を形成してもよい。
【００２２】
図５Ｃに示すように、突起部６０は、電子部品３０Ｂの長手方向における一方の端部に対応する位置に設けられている。より具体的には、突起部６０は、電子部品３０Ｂの長手方向における両端部のうち、電子部品３０Ｂに作用する応力が最大となる点（最大応力点）が存在する側の端部とは反対側の端部に設けられている。
【００２３】
図６Ａ〜図６Ｈは、突起部６０の好ましい配置を例示した図である。図６Ａ〜図６Ｈにおいて、突起部６０の好ましい配置がハッチングで示されている。また、図６Ａ〜図６Ｈにおいて、外側の点線は電子部品３０Ｂの外縁の位置を示している。また、図６Ａ〜図６Ｈには、電子部品３０Ｂの最大応力点Ｐ１の位置が例示されている。なお、最大応力点Ｐ１は、図６Ａ〜図６Ｈに示された位置に存在するとは限らない。
【００２４】
突起部６０は、電子部品３０の長辺の少なくとも一方に隣接して設けられていることが好ましい。図６Ａ、図６Ｃ及び図６Ｇは、突起部６０が、電子部品３０Ｂの左側の長辺ＨＬに隣接して設けられている場合を示している。すなわち、突起部６０は、電子部品３０Ｂの短手方向の一端側に偏って配置されている。
【００２５】
図６Ｂ、図６Ｄ及び図６Ｈは、突起部６０が、電子部品３０Ｂの右側の長辺ＨＲに隣接して設けられている場合を示している。すなわち、突起部６０は、電子部品３０Ｂの短手方向の一端側に偏って配置されている。
【００２６】
図６Ｅ及び図６Ｆは、突起部６０が、電子部品３０Ｂの左側の長辺ＨＬ及び右側の長辺ＨＲの双方に隣接して設けられている場合を示している。すなわち、突起部６０は、電子部品３０Ｂの短手方向の一端側から他端側に亘って延在している。
【００２７】
いずれの場合においても、突起部６０は、電子部品３０Ｂの最大応力点が存在する側の端部とは反対側の端部に設けられている。突起部６０が半田により構成される場合、突起部６０の位置及び大きさは、導体パターン１２の位置及び大きさにより調整することが可能である。また、突起部６０の高さは、導体パターン１２に供給する半田の量により調整することが可能である。
【００２８】
図７は、パッケージ基板１０の反りの状態の一例を示す図である。半導体パッケージ１の構成によれば、パッケージ基板１０の表面高さは、半導体チップ２０の中央部及びヒートスプレッダ４０との接続部において相対的に高くなり、半導体チップ２０の外縁部において相対的に低くなる。すなわち、パッケージ基板１０は、図７に示すように、波状の反りを生じており、電子部品３０Ｂはパッケージ基板１０の反りの変曲点の近傍に設けられている。
【００２９】
半導体パッケージ１の機能テストは、ヒートスプレッダ４０の上面を抑えつつ、パッケージ基板１０の第２の面Ｓ２に複数のプローブを当接させることにより行われる。なお、パッケージ基板１０の第２の面Ｓ２には、複数の検査用パッドが設けられている。ヒートスプレッダ４０の上面を抑えつつ、複数のプローブがパッケージ基板１０に当接されることにより、パッケージ基板１０の反りを変形させる力が作用する。これにより、パッケージ基板１０の反りの変曲点の近傍に配置された電子部品３０Ｂには、比較的大きな応力が作用し、電子部品３０Ｂが破壊されるおそれがある。例えば、電子部品３０Ｂが、積層セラミック型のチップコンデンサである場合、電子部品３０Ｂの本体３１にクラックが入るおそれがある。図２に示すように、電子部品３０Ｂの長辺が半導体チップ２０の外縁と交差する向きに配置される場合、電子部品３０Ｂの長手方向の一方の端部に最大応力点が出現する傾向があり、この最大応力点を起点としてクラックが入る場合がある。
【００３０】
図６Ａ〜図６Ｈに示すように、電子部品３０Ｂの最大応力点Ｐ１が存在する側の端部とは反対側の端部に突起部６０を設けることで、電子部品３０Ｂに作用する応力を分散させることができ、最大応力点Ｐ１における応力値を小さくすることができる。これにより、電子部品３０Ｂが破壊に至るリスクを低減することが可能となる。
【００３１】
図８Ａは、突起部６０を有さない比較例に係る半導体パッケージに搭載された電子部品３０Ｂに作用する応力の分布を示すコンター図である。図８Ｂは、電子部品３０Ｂの最大応力点が存在する側の端部とは反対側の端部に突起部６０を有する開示の技術の実施形態に係る半導体パッケージに搭載された電子部品３０Ｂに作用する応力の分布を示すコンター図である。突起部６０を有さない比較例に係る半導体パッケージに搭載された電子部品３０Ｂの最大応力点における応力値は６９．４９ＭＰａであった。一方、突起部６０を有する開示の技術の実施形態に係る半導体パッケージに搭載された電子部品３０Ｂの最大応力点における応力値は６７．５７ＭＰａであった。すなわち、電子部品３０Ｂの最大応力点が存在する側の端部とは反対側の端部に突起部６０を設けることで、突起部６０を設けない場合と比較して、最大応力点における応力値が３％低減した。
【００３２】
図９は、電子部品３０Ｂの端子３２とパッケージ基板１０の導体パターン１１との接合に用いられる半田５０の厚さの、標準厚さからの増分と、電子部品３０Ｂの最大応力点における応力値の低減率との関係の一例を示すグラフである。図９に示すように、半田５０の厚さを増加することにより、電子部品３０Ｂの最大応力点における応力値の低減率が高くなる。すなわち、突起部６０を設けるとともに、電子部品３０Ｂの端子３２とパッケージ基板１０の導体パターン１１との接合に用いられる半田５０の厚さを増加させることで、電子部品３０Ｂに作用する応力を緩和させる効果をより高めることができる。
【００３３】
図１０は、パッケージ基板１０の反り量の増分と、電子部品３０Ｂの最大応力点における応力値との関係の一例を示すグラフである。図１０に示すグラフにおいて、一点鎖線は突起部６０を有さない標準品に対応し、点線は標準品に対して半田５０の厚さを３０μｍ増加させたものに対応する。実線は、標準品に対して半田５０の厚さを３０μｍ増加させるとともに突起部６０を設けたものに対応する。
【００３４】
いずれの場合においても、パッケージ基板１０の反り量が増加すると電子部品３０Ｂの最大応力点における応力値が増加する。電子部品３０Ｂの最大応力点における応力値が８７ＭＰａを超えると電子部品３０Ｂが破壊に至るリスクがある。標準品に対して半田５０の厚さを３０μｍ増加させることで、電子部品３０Ｂの最大応力点における応力値を低減することが可能となる。しかしながら、パッケージ基板１０の反り量の増分が１０μｍ以上となると、電子部品３０Ｂの最大応力点における応力値が８７ＭＰａを超え、電子部品３０Ｂが破壊に至るリスクがある。一方、標準品に対して半田５０の厚さを３０μｍ増加させるとともに突起部６０を設けることで、パッケージ基板１０の反り量の増分が４０μｍ以下であれば、電子部品３０Ｂの最大応力点における応力値を８７ＭＰａ未満に抑えることができる。これにより、電子部品３０Ｂが破壊に至るリスクを抑制することが可能となる。
【００３５】
なお、突起部６０の高さを高くすることで、電子部品３０Ｂに作用する応力を緩和させる効果を高めることができる。突起部６０を、半田で構成することにより、突起部６０の高さを柔軟に変更することが可能となる。突起部６０を構成する材料として、電子部品３０Ｂの端子３２とパッケージ基板１０の導体パターン１１との接合に用いられる半田５０と同種の半田を用いることで、既存の製造プロセスに対して工程を追加することなく突起部６０を形成することが可能となる。
【００３６】
［第２の実施形態］
図１１は、開示の技術の第２の実施形態に係る電子装置２の構成の一例を示す斜視図である。電子装置２は、それぞれ複数のマザーボード７０を含んで構成される複数のユニット７１と、複数のユニット７１を収容するラック７２とを備える。マザーボード７０の各々には、半導体パッケージ１が搭載されている。電子装置２は、例えば、サーバコンピュータを構成していてもよい。
【００３７】
本実施形態に係る電子装置２によれば、半導体パッケージ１に搭載される電子部品３０Ｂ（図１１において図示せず）の破壊を抑制することができるので、電子装置２の故障の発生リスクを抑制することが可能となる。
【００３８】
なお、半導体パッケージ１は、開示の技術における半導体パッケージの一例である。パッケージ基板１０は開示の技術における配線基板及び第２の配線基板の一例である。半導体チップ２０は開示の技術における半導体チップの一例である。電子部品３０Ｂは開示の技術における電子部品の一例である。突起部６０は開示の技術における突起部の一例である。端子３２は開示の技術における端子の一例である。導体パターン１１は開示の技術における第１の導体パターンの一例である。導体パターン１２は開示の技術における第２の導体パターンの一例である。電子装置２は開示の技術における電子装置の一例である。マザーボード７０は開示の技術における第１の配線基板の一例である。
【００３９】
以上の第１乃至第５の実施形態に関し、更に以下の付記を開示する。
【００４０】
（付記１）
配線基板と、
前記配線基板の第１の面に設けられた半導体チップと、
前記配線基板の前記第１の面とは反対側の第２の面に設けられ、長辺が前記半導体チップの外縁と交差する向きに配置された電子部品と、
前記電子部品の長手方向における一方の端部に対応する位置に設けられ、前記配線基板の前記第２の面から突出した先端が、前記電子部品の前記第２の面と対向する面に接触している突起部と、
を含む半導体パッケージ。
【００４１】
（付記２）
前記突起部は、前記電子部品の短手方向の一端側に偏って配置されている
付記１に記載の半導体パッケージ。
【００４２】
（付記３）
前記突起部は、前記電子部品の短手方向の一端側から他端側に亘って延在している
付記１に記載の半導体パッケージ。
【００４３】
（付記４）
前記電子部品は、複数の端子を有し、
前記配線基板は、前記複数の端子の各々に対応する複数の第１の導体パターンと、前記電子部品と対向する位置に設けられた第２の導体パターンとを、前記第２の面に有し、
前記複数の端子が、前記複数の第１の導体パターンに半田接合され、
前記突起部は、前記第２の導体パターン上に設けられた半田により構成されている
付記１から付記３のいずれか１つに記載の半導体パッケージ。
【００４４】
（付記５）
前記突起部は、前記電子部品の応力が最大となる最大応力点が存在する前記長手方向における一方の端部とは反対側の端部に設けられている
付記１から付記４のいずれか１つに記載の半導体パッケージ。
【００４５】
（付記６）
前記電子部品は、前記半導体チップの外縁を跨ぐ位置に配置されている
付記１から付記５のいずれか１つに記載の半導体パッケージ。
【００４６】
（付記７）
半導体パッケージと、前記半導体パッケージを搭載した第１の配線基板と、を含む電子装置であって、
前記半導体パッケージは、
第２の配線基板と、
前記第２の配線基板の第１の面に設けられた半導体チップと、
前記第２の配線基板の前記第１の面とは反対側の第２の面に設けられ、長辺が前記半導体チップの外縁と交差する向きに配置された電子部品と、
前記電子部品の長手方向における一方の端部に対応する位置に設けられ、前記配線基板の前記第２の面から突出した先端が、前記電子部品の前記第２の面と対向する面に接触している突起部と、
を含む電子装置。
【００４７】
（付記８）
前記突起部は、前記電子部品の短手方向の一端側に偏って配置されている
付記７に記載の電子装置。
【００４８】
（付記９）
前記突起部は、前記電子部品の短手方向の一端側から他端側に亘って延在している
付記７に記載の電子装置。
【００４９】
（付記１０）
前記電子部品は、複数の端子を有し、
前記配線基板は、前記複数の端子の各々に対応する複数の第１の導体パターンと、前記電子部品と対向する位置に設けられた第２の導体パターンとを、前記第２の面に有し、
前記複数の端子が、前記複数の第１の導体パターンに半田接合され、
前記突起部は、前記第２の導体パターン上に設けられた半田により構成されている
付記７から付記９のいずれか１つに記載の電子装置。
【００５０】
（付記１１）
前記突起部は、前記電子部品の応力が最大となる最大応力点が存在する前記長手方向における一方の端部とは反対側の端部に設けられている
付記７から付記１０のいずれか１つに記載の電子装置。
【００５１】
（付記１２）
前記電子部品は、前記半導体チップの外縁を跨ぐ位置に配置されている
付記７から付記１１のいずれか１つに記載の電子装置。
【符号の説明】
【００５２】
１  半導体パッケージ
２  電子装置
１０  パッケージ基板
１１、１２  導体パターン
２０  半導体チップ
３０Ａ、３０Ｂ  電子部品
３２  端子
６０  突起部
７０  マザーボード
【図１】
2020120074.tif 000003
【図２】
2020120074.tif 000004
【図３】
2020120074.tif 000005
【図４】
2020120074.tif 000006
【図５Ａ】
2020120074.tif 000007
【図５Ｂ】
2020120074.tif 000008
【図５Ｃ】
2020120074.tif 000009
【図６Ａ】
2020120074.tif 000010
【図６Ｂ】
2020120074.tif 000011
【図６Ｃ】
2020120074.tif 000012
【図６Ｄ】
2020120074.tif 000013
【図６Ｅ】
2020120074.tif 000014
【図６Ｆ】
2020120074.tif 000015
【図６Ｇ】
2020120074.tif 000016
【図６Ｈ】
2020120074.tif 000017
【図７】
2020120074.tif 000018
【図８Ａ】
2020120074.tif 000019
【図８Ｂ】
2020120074.tif 000020
【図９】
2020120074.tif 000021
【図１０】
2020120074.tif 000022
【図１１】
2020120074.tif 000023