(57)【要約】【課題】厚みを小さくすることが可能な電子部品内蔵配線板及びその製造方法。【解決手段】本発明に係る電子部品内蔵配線板１００の製造方法では、まず、第１ビルドアップ絶縁層１５Ａに、プレーン層３１Ａを底面として露出させるキャビティ用凹部３０Ｚが形成される。そして、エッチング処理によりプレーン層３１Ａのうちキャビティ用凹部３０Ｚから露出した部分が除去されて、キャビティ用凹部３０Ｚが、第２ビルドアップ絶縁層１５Ｂを底面として露出させるキャビティ３０となる。【選択図】図３
2020184596.tif 000002
【特許請求の範囲】
【請求項１】
第１絶縁層と、
前記第１絶縁層の下に配され、上面に導体層が形成される第２絶縁層と、
前記第１絶縁層、及び前記導体層を貫通し、前記第２絶縁層を底面として露出させるキャビティと、
前記キャビティに収容される電子部品と、を有する電子部品内蔵配線板であって、
前記キャビティは、上方の開口縁から前記第２絶縁層寄り位置まで延びる第１内側面と、前記第１内側面の下端と前記第２絶縁層との間に配置され、前記第１内側面の下端縁より外側へ拡張された側方拡張部と、を有する。
【請求項２】
請求項１に記載の電子部品内蔵配線板において、
前記導体層は、前記側方拡張部に外側から隣接する環状導体を有する。
【請求項３】
請求項２に記載の電子部品内蔵配線板であって、
前記側方拡張部は、前記第１内側面の下端縁から外方へ延びる天井面と、前記天井面の外縁から前記第２絶縁層の上面まで延びる第２内側面と、を有し、
前記天井面は、前記第１絶縁層のうち前記導体層の上面と当接する当接面と面一になっていて、
前記第２内側面は、前記環状導体の内周面により構成されている。
【請求項４】
請求項３に記載の電子部品内蔵配線板において、
前記第２内側面は、前記第２絶縁層側に向かうにつれて前記キャビティの断面が小さくなるように傾斜している。
【請求項５】
請求項１乃至４の何れか１の請求項に記載の電子部品内蔵配線板であって、
前記キャビティのうち前記電子部品の外側に充填される充填樹脂を有し、
前記充填樹脂は、前記側方拡張部も充填している。
【請求項６】
請求項１乃至５の何れか１の請求項に記載の電子部品内蔵配線板であって、
前記第１絶縁層の上に積層される外側導体層と、
前記外側導体層の上に積層される保護層と、をさらに有し、
前記キャビティは、前記保護層を貫通する。
【請求項７】
請求項１乃至６の何れか１の請求項に記載の電子部品内蔵配線板であって、
前記第１絶縁層は、前記第２絶縁層より薄くなっている。
【請求項８】
第１絶縁層と、前記第１絶縁層の下に配され、上面に導体回路層及びプレーン層を含む導体層が形成される第２絶縁層と、を備えた基板を準備することと、
前記第１絶縁層を貫通し、前記プレーン層を底面として露出させるキャビティ用凹部を形成することと、
前記前記プレーン層のうち前記キャビティ用凹部の下端縁より内側の導体をエッチングにより除去し、前記第２絶縁層を底面として露出させる前記キャビティを形成することと、
前記キャビティに電子部品を収容することと、を有する電子部品内蔵配線板の製造方法。
【請求項９】
請求項８に記載の電子部品内蔵配線板の製造方法において、
前記キャビティの形成は、前記プレーン層のうち前記キャビティ用凹部の下端縁より外側の導体の一部を前記エッチングにより除去して、側方拡張部を形成することを含む。
【請求項１０】
請求項９に記載の電子部品内蔵配線板の製造方法において、
前記プレーン層の前記エッチングを、前記側方拡張部に隣接する環状導体が残るように行う。
【請求項１１】
請求項１０に記載の電子部品内蔵配線板の製造方法において、
前記側方拡張部を、前記キャビティ用凹部の内側面をなす第１内側面の下端縁から外方へ延びる天井面と、前記天井面の外縁から前記第２絶縁層の上面まで延びる第２内側面と、を有するように形成し、
前記天井面を、前記第１絶縁層のうち前記導体層の上面と当接する当接面と面一にし、
前記第２内側面を、前記環状導体の内周面により構成する。
【請求項１２】
請求項１１に記載の電子部品内蔵配線板の製造方法において、
前記第２内側面を、前記第２絶縁層側に向かうにつれて前記キャビティの断面が小さくなるように傾斜させる。
【請求項１３】
請求項８乃至１２の何れか１の請求項に記載の電子部品内蔵配線板の製造方法において、
前記キャビティのうち前記電子部品の外側に充填される充填樹脂を形成し、
前記充填樹脂の形成を、前記側方拡張部も充填するように行う。
【請求項１４】
請求項８乃至１３の何れか１の請求項に記載の電子部品内蔵配線板の製造方法において、
前記キャビティ用凹部を形成する前に、前記絶縁層の上に外側導体層を形成することと、その外側導体層の上に保護層を形成することと、を行い、
前記保護層と前記第１絶縁層とを貫通して、前記キャビティ用凹部を形成する。
【請求項１５】
請求項８乃至１４の何れか１の請求項に記載の電子部品内蔵配線板の製造方法において、
前記第１絶縁層を前記第２絶縁層より薄くする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャビティに収容される電子部品を有する電子部品内蔵配線板及びその製造方法に関する。
【背景技術】
【０００２】
従来、この種の電子部品内蔵配線板として、電子部品がキャビティ内に露出したプレーン層上に載置されているものが知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−０１９４４１号（図９）
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記した電子部品内蔵配線板及びその製造方法においては、厚みを小さくすることが求められている。
【課題を解決するための手段】
【０００５】
上記課題を解決するためになされた請求項１に係る発明は、第１絶縁層と、前記第１絶縁層の下に配され、上面に導体層が形成される第２絶縁層と、前記第１絶縁層、及び前記導体層を貫通し、前記第２絶縁層を底面として露出させるキャビティと、前記キャビティに収容される電子部品と、を有する電子部品内蔵配線板であって、前記キャビティは、上方の開口縁から前記第２絶縁層寄り位置まで延びる第１内側面と、前記第１内側面の下端と前記第２絶縁層との間に配置され、前記第１内側面の下端縁より外側へ拡張された側方拡張部と、を有する
【０００６】
上記課題を解決するためになされた電子部品内蔵配線板の製造方法は、第１絶縁層と、前記第１絶縁層の下に配され、上面に導体回路層及びプレーン層を含む導体層が形成される第２絶縁層と、を備えた基板を準備することと、前記第１絶縁層を貫通し、前記プレーン層を底面として露出させるキャビティ用凹部を形成することと、前記前記プレーン層のうち前記キャビティ用凹部の下端縁より内側の導体をエッチングにより除去し、前記第２絶縁層を底面として露出させる前記キャビティを形成することと、前記キャビティに電子部品を収容することと、を有する電子部品内蔵配線板の製造方法である。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係る電子部品内蔵配線板の断面図
【図２】キャビティ付き基板の断面図
【図３】電子部品内蔵配線板における電子部品周辺の断面図
【図４】キャビティ付き基板のキャビティ周辺の平断面図
【図５】キャビティ付き基板の製造工程を示す断面図
【図６】キャビティ付き基板の製造工程を示す断面図
【図７】キャビティ付き基板の製造工程を示す断面図
【図８】キャビティ付き基板の製造工程を示す断面図
【図９】キャビティ付き基板の断面図
【図１０】電子部品内蔵配線板の製造工程を示す断面図
【図１１】電子部品内蔵配線板の製造工程を示す断面図
【図１２】電子部品内蔵配線板の製造工程を示す断面図
【図１３】電子部品内蔵配線板の製造工程を示す断面図
【図１４】電子部品内蔵配線板の製造工程を示す断面図
【図１５】電子部品内蔵配線板の製造工程を示す断面図
【図１６】電子部品内蔵配線板の製造工程を示す断面図
【発明を実施するための形態】
【０００８】
以下、本発明の一実施形態を図１〜図１６に基づいて説明する。図１に示されるように、本実施形態に係る電子部品内蔵配線板１００は、電子部品としての半導体部品８０をキャビティ３０内に収容するキャビティ付き基板１０（図２参照）の表裏の両面に、絶縁性材料で構成される外側ビルドアップ絶縁層２１と金属（例えば、銅）で構成される外側ビルドアップ導体層２２が積層されると共に、外側ビルドアップ導体層２２がソルダーレジスト層２９で覆われる構造になっている。ソルダーレジスト層２９は、電子部品内蔵配線板１００の表側面であるＦ面１００Ｆと、裏側面であるＢ面１００Ｂとを構成する。
【０００９】
図１に示されるように、電子部品内蔵配線板１００のＦ面１００Ｆを構成するＦ面ソルダーレジスト層２９Ｆには、外側ビルドアップ導体層２２のうちＦ面１００Ｆ側に位置するＦ面外側ビルドアップ導体層２２Ｆの一部を導体パッド２３として露出させる開口２７が複数形成されている。具体的には、導体パッド２３には、厚さ方向から見たときにキャビティ３０の外側に配置される第１導体パッド２３Ａと、半導体部品８０と重なる第２導体パッド２３Ｂとが形成され、複数の開口２７には、第１導体パッド２３Ａを露出させる第１開口２７Ａと、第２導体パッド２３Ｂを露出させる第２開口２７Ｂとが複数形成されている。
【００１０】
また、電子部品内蔵配線板１００のＢ面１００Ｂ側のＢ面ソルダーレジスト層２９Ｂには、Ｂ面１００Ｂ側のＢ面外側ビルドアップ導体層２２Ｂの一部を第３導体パッド２４として露出させる第３開口２８が複数形成されている。
【００１１】
第１導体パッド２３Ａ及び第２導体パッド２３Ｂの上には、Ｆ面めっき層４１が形成されている。第１導体パッド２３Ａ上のＦ面めっき層４１は、第１開口２７Ａ内を充填してＦ面ソルダーレジスト層２９Ｆの外側にバンプ状に突出する。第２導体パッド２３Ｂ上のＦ面めっき層４１も同様に、第２開口２７Ｂ内を充填してＦ面ソルダーレジスト層２９Ｆの外側に突出する。また、第３導体パッド２４の上には、Ｂ面めっき層４２が形成されている。Ｂ面めっき層４２は、第３開口２８の底部に配置されて、Ｂ面ソルダーレジスト層２９Ｂの外面に対して凹んでいる。なお、Ｆ面めっき層４１及びＢ面めっき層４２は、無電解Ｎｉ／Ｐｄ／Ａｕ金属層で構成されている。
【００１２】
図２に示されるように、キャビティ付き基板１０は、コア基板１１の表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとにビルドアップ絶縁層１５とビルドアップ導体層１６とが交互に積層されている多層構造になっている。ビルドアップ絶縁層１５は、上述した外側ビルドアップ絶縁層２１と同じ材質で構成され、ビルドアップ導体層１６は、外側ビルドアップ導体層２２と同じ材質で構成されている。
【００１３】
コア基板１１の表裏の両面には、コア導体層１２が形成されている。表側のコア導体層１２と裏側のコア導体層１２とは、コア基板１１を貫通するスルーホール導体１３によって接続されている。スルーホール導体１３は、コア基板１１を貫通するスルーホール１３Ａの壁面に、例えば、銅のめっきが形成されることにより形成されている。
【００１４】
コア基板１１に最も近い最内のビルドアップ導体層１６とコア導体層１２とは、最内のビルドアップ絶縁層１５を貫通するビア導体１７によって接続されている。また、積層方向で隣り合うビルドアップ導体層１６，１６同士は、それらビルドアップ導体層１６，１６の間に位置するビルドアップ絶縁層１５を貫通するビア導体１８によって接続されている。
【００１５】
コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち外側から２番目に位置する第２ビルドアップ導体層１６Ｂには、導体回路層３１Ｂが形成されている。
【００１６】
コア基板１１のＦ面１１Ｆ側に積層されるビルドアップ導体層１６のうち最も外側に配置される第１ビルドアップ導体層１６Ａには、ビア導体１８を介して導体回路層３１Ｂに接続される導体回路層３５が形成されている。また、第１ビルドアップ導体層１６Ａ上には、保護絶縁層３４が積層されている。保護絶縁層３４は、ビルドアップ絶縁層１５と同じ材質で構成されている。保護絶縁層３４の厚さは、ビルドアップ絶縁層１５よりも薄くなっている。保護絶縁層３４は、キャビティ付き基板１０の表側面であるＦ面１０Ｆと、キャビティ付き基板１０の裏側面であるＢ面１０Ｂとを構成する。なお、キャビティ付き基板１０の裏側面に保護絶縁層３４が形成されなくてもよい。また、保護絶縁層３４の厚さがビルドアップ絶縁層１５の厚さと同じであってもよい。
【００１７】
上述した導体パッド２３，２４は、ビア導体２５，２６を介して第１ビルドアップ導体層１６Ａ又は半導体部品８０に接続されている（図１参照）。具体的には、第１導体パッド２３Ａ及び第３導体パッド２４が、第１ビア導体２５Ａ及び第３ビア導体２６を介して第１ビルドアップ導体層１６Ａに接続され、第２導体パッド２３Ｂが、第２ビア導体２５Ｂを介して半導体部品８０に接続されている。
【００１８】
第１ビア導体２５Ａ及び第３ビア導体２６は、外側ビルドアップ絶縁層２１と保護絶縁層３４とを貫通する第１ビア形成孔４５Ａ及び第３ビア形成孔４６にめっきを充填してなり、第２ビア導体２５Ｂは、外側ビルドアップ絶縁層２１を貫通する第２ビア形成孔４５Ｂにめっきを充填してなる。第２ビア形成孔４５Ｂは、半導体部品８０上に配置されて、半導体部品８０の表面の一部を露出させる。第２ビア形成孔４５Ｂの孔径は、第１ビア形成孔４５Ａ及び第３ビア形成孔４６の孔径より小さくなっている。なお、第１ビア形成孔４５Ａ，第２ビア形成孔４５Ｂ及び第３ビア形成孔４６は、底部へ近づくにつれて縮径されるテーパ状に形成されている。
【００１９】
さて、図２に示されるように、キャビティ付き基板１０には、Ｆ面１０Ｆに開口３０Ａを有するキャビティ３０が形成されている。キャビティ３０は、最も外側に位置する第１ビルドアップ絶縁層１５Ａと保護絶縁層３４とを貫通し、外側から２番目に位置する第２ビルドアップ絶縁層１５Ｂを底面３６として露出させる。また、本実施形態では、第１ビルドアップ絶縁層１５Ａが、第２ビルドアップ絶縁層１５Ｂよりも薄くなっている。
【００２０】
図３に示されるように、キャビティ３０は、底面３６側に向かうにつれてキャビティ３０の断面を小さくするように傾斜し、開口３０Ａから第２ビルドアップ絶縁層１５Ｂ寄り位置まで延びる第１内側面３０Ｂを有している。なお、第１内側面３０Ｂは、第２ビルドアップ絶縁層１５Ｂと略垂直になるように立ち上がっていてもよい。
【００２１】
ここで、本実施形態のキャビティ３０は、第１内側面３０Ｂの下端と第２ビルドアップ絶縁層１５Ｂとの間に、第１内側面３０Ｂの下端縁より外側へ拡張された側方拡張部３０Ｋを有している。側方拡張部３０Ｋは、第１内側面３０Ｂの下端縁から外方へ延びる天井面３０Ｃと、天井面３０Ｃの外縁から第２ビルドアップ絶縁層１５Ｂの上面まで延びる第２内側面３０Ｄと、底面３６の外縁部と、によって構成されている。また、天井面３０Ｃは、第１ビルドアップ絶縁層１５Ａのうち導体回路層３１Ｂと当接する当接面１５Ｍと面一になっている。
【００２２】
図３及び図４に示されるように、側方拡張部３０Ｋは、第２ビルドアップ導体層１６Ｂに含まれる環状導体３１Ｋによって外方から連続して又は断続的に包囲されている。環状導体３１Ｋは側方拡張部３０Ｋに隣接し、環状導体３１Ｋの内周面が上述した第２内側面３０Ｄを構成している。第２内側面３０Ｄは、第２ビルドアップ絶縁層１５Ｂに向かうにつれてキャビティ３０の断面が小さくなるように傾斜している。また、第２内側面３０Ｄは、エッチング処理により形成されるエッチング面である。
【００２３】
このキャビティ３０には、半導体部品８０が収容されている。半導体部品８０は、部品本体８０Ａと、部品本体８０Ａの上面に設けられたパッド８１と、部品本体８０Ａの上面のうちパッド８１が配されている部分以外を覆うパシベーション膜８２と、を有していて、パッド８１は粗化されている。半導体部品８０は、キャビティ３０の底面３６として露出する第２ビルドアップ絶縁層１５Ｂ上に接着層３３を介してマウントされている。なお、接着層３３の平面形状は半導体部品８０の平面形状と同一になっている。
【００２４】
また、キャビティ３０のうち半導体部品８０との間には、外側ビルドアップ絶縁層２１の樹脂が染み出してなる充填樹脂２１Ｍが充填されている。この充填樹脂２１Ｍは、側方拡張部３０Ｋを充填する下端突出部２１Ｎを有している。
【００２５】
電子部品内蔵配線板１００の構造に関する説明は以上である。次に、電子部品内蔵配線板１００の製造方法について説明する。ここで、電子部品内蔵配線板１００はキャビティ付き基板１０を用いて製造されるので、以下では、まず、キャビティ付き基板１０の製造方法について説明する。
【００２６】
キャビティ付き基板１０は、以下のようにして製造される。
（１）図５（Ａ）に示されるように、コア基板１１に、例えば、ドリル加工等によってスルーホール１３Ａが形成される。なお、コア基板１１は、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１１Ｋの表側面であるＦ面１１Ｆと裏側面であるＢ面１１Ｂとに、図示しない銅箔がラミネートされている。
【００２７】
（２）無電解めっき処理、めっきレジスト処理、電解めっき処理により、コア基板１１のＦ面１１ＦとＢ面１１Ｂとに、コア導体層１２が形成されると共に、スルーホール１３Ａの内面にスルーホール導体１３が形成される（図５（Ｂ）参照）。
【００２８】
（３）図６（Ａ）に示されるように、コア導体層１２上にビルドアップ絶縁層１５が積層され、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層される。具体的には、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とからコア導体層１２上にビルドアップ絶縁層１５としての樹脂フィルムが積層されてから、加熱プレスされる。そして、樹脂フィルムにＣＯ２レーザが照射されて、ビルドアップ絶縁層１５を貫通するビア形成孔が形成される。そして、無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、電解めっきがビア形成孔内に充填されてビア導体１７が形成されると共に、ビルドアップ絶縁層１５上に所定パターンのビルドアップ導体層１６が形成される。なお、ビルドアップ絶縁層１５として樹脂フィルムではなくプリプレグ（心材を樹脂含浸してなるＢステージの樹脂シート）を用いてもよい。この場合、プリプレグと共に銅箔が積層される。
【００２９】
（４）図６（Ａ）の工程と同様にして、コア基板１１のＦ面１１Ｆ側とＢ面１１Ｂ側とにビルドアップ絶縁層１５及びビルドアップ導体層１６が交互に積層される（図６（Ｂ）参照。なお、同図では、Ｆ面１１Ｆ側のみが示されている。以下、図７〜図９についても同様とする。）。その際、ビルドアップ絶縁層１５を貫通するビア導体１８が形成され、そのビア導体１８によって積層方向で隣り合うビルドアップ絶縁層１６、１６同士が接続される。
【００３０】
（５）図７（Ａ）に示されるように、ビルドアップ絶縁層１５が積層されると共に、そのビルドアップ絶縁層１５上にビルドアップ導体層１６が積層されて、第２ビルドアップ絶縁層１５Ｂ及び第２ビルドアップ導体層１６Ｂが形成される。その際、第２ビルドアップ導体層１６Ｂには、内側のビルドアップ導体層１６にビア導体１８を介して接続される導体回路層３１Ｂと、ベタ状のプレーン層３１Ａとが形成される。
【００３１】
（６）図７（Ｂ）に示されるように、第２ビルドアップ導体層１６Ｂ上に、ビルドアップ絶縁層１５とビルドアップ導体層１６が積層されて、第１ビルドアップ絶縁層１５Ａと第１ビルドアップ導体層１６Ａが形成される。その際、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａのみが積層される。また、第１ビルドアップ導体層１６Ａには、第１ビルドアップ絶縁層１５Ａを貫通するビア導体１８を介して導体回路層３１Ｂに接続される導体回路層３５が形成される。
【００３２】
（７）図８（Ａ）に示されるように、第１ビルドアップ導体層１６Ａ上に、ビルドアップ絶縁層１５と同じ材質の保護絶縁層３４が積層される。このとき、プレーン層３１Ａの上には、第１ビルドアップ絶縁層１５Ａと保護絶縁層３４とが積層されている。
【００３３】
（８）図８（Ｂ）に示されるように、例えば、ＣＯ２レーザが照射されて、保護絶縁層３４と第１ビルドアップ絶縁層１５Ａとに、プレーン層３１Ａを底面として露出させるキャビティ用凹部３０Ｚが形成される。ここで、レーザが照射される範囲の面積、即ち、キャビティ用凹部３０Ｚの開口面積は、プレーン層３１Ａの面積よりも小さくなっていて、キャビティ用凹部３０Ｚの底面全体はプレーン層３１Ａのみで形成される。
【００３４】
（９）キャビティ用凹部３０Ｚの底面として露出するプレーン層３１Ａにデスミア処理が施されたのち、エッチング処理によりプレーン層３１Ａのうちキャビティ用凹部３０Ｚから露出した部分が除去されて、キャビティ用凹部３０Ｚが、第２ビルドアップ絶縁層１５Ｂを底面として露出させるキャビティ３０となる。また、このエッチング処理により、プレーン層３１Ａにおける、キャビティ用凹部３０Ｚの内側面（第１内側面）より外側の導体の一部も除去され、環状導体３１Ｋが残されると共に、側方拡張部３０Ｋが形成される。なお、デスミア処理及びエッチング処理の際、第２ビルドアップ導体層１６Ｂに含まれる導体回路層３１Ｂは、保護絶縁層３４によって保護される。以上により、図９に示されるキャビティ付き基板１０が完成する。
【００３５】
以上が、キャビティ付き基板１０の製造方法に関する説明である。次に、キャビティ付き基板１０を用いた電子部品内蔵配線板１００の製造方法について説明する。
（１）図１０（Ａ）に示すように、キャビティ３０の底面として露出する第２ビルドアップ絶縁層１５Ｂに接着層３３が積層されると共に、接着層３３上に半導体部品８０が載置され、熱硬化処理、ＣＺ処理が行われる。
【００３６】
（２）キャビティ付き基板１０のＦ面１０ＦとＢ面１０Ｂとに、ビルドアップ絶縁層１５と同じ材質の外側ビルドアップ絶縁層２１が積層される（図１０（Ｂ）参照。なお、同図では、Ｆ面１０Ｆ側のみが示されている。図１２についても同様とする。）。このとき、キャビティ３０の内側面と半導体部品８０の側面との間にも外側ビルドアップ絶縁層２１の樹脂が充填され、充填樹脂２１Ｍ及び下端突出部２１Ｎが形成される。
【００３７】
（３）キャビティ付き基板１０のＦ面１０Ｆ側からレーザ（例えば、ＣＯ２レーザ）が照射されて、外側ビルドアップ絶縁層２１と保護絶縁層３４とに第１ビア形成孔４５Ａが形成されると共に（図１１（Ａ）参照）、キャビティ付き基板１０のＢ面１０Ｂ側からレーザが照射されて、第３ビア形成孔４６が形成される（図１１（Ｂ）参照）。次いで、キャビティ付き基板１０のＦ面１０Ｆ側からレーザ（例えば、紫外光レーザ）が照射されることで、外側ビルドアップ絶縁層２１に、第１ビア形成孔４５Ａよりも小径の第２ビア形成孔４５Ｂが形成される（図１２（Ａ）参照）。そして、各ビア形成孔４５Ａ，４５Ｂ，４６にデスミア処理が施される。
【００３８】
（４）無電解めっき処理、めっきレジスト処理、電解めっき処理が行われ、キャビティ付き基板１０のＦ面１０Ｆ側では、第１ビア形成孔４５Ａ内と第２ビア形成孔４５Ｂ内に第１ビア導体２５Ａと第２ビア導体２５Ｂが形成される（図１１（Ｂ）参照）と共に、キャビティ付き基板１０のＢ面１０Ｂ側では、第３ビア形成孔４６内に第３ビア導体２６が形成される。また、外側ビルドアップ絶縁層２１上に、外側ビルドアップ導体層２２（Ｆ面外側ビルドアップ導体層２２ＦとＢ面外側ビルドアップ層２２Ｂ）が形成される。
【００３９】
（５）図１３に示されるように、キャビティ付き基板１０のＦ面１０Ｆ側とＢ面１０Ｂ側の両方から、外側ビルドアップ導体層２２上にソルダーレジスト層２９が積層されると共に、リソグラフィ処理によって、キャビティ付き基板１０のＦ面１０Ｆ側のＦ面ソルダーレジスト層２９Ｆには、Ｆ面外側ビルドアップ導体層２２Ｆのうち半導体部品８０より外側部分の一部を第１導体パッド２３Ａとして露出させる第１開口２７Ａが形成され、Ｂ面１０Ｂ側のＢ面ソルダーレジスト層２９Ｂには、Ｂ面外側ビルドアップ導体層２２Ｂの一部を第３導体パッド２４として露出させる第３開口２８が形成される。
【００４０】
（６）図１４に示されるように、キャビティ付き基板１０のＦ面１０Ｆ側からレーザ（例えば、紫外光レーザ）が照射されることで、Ｆ面外側ビルドアップ導体層２２Ｆのうち半導体部品８０と重なる部分の一部を第２導体パッド２３Ｂとして露出させる第２開口２７Ｂが形成される。そして、第１開口２７Ａ、第２開口２７Ｂ、第３開口２８にデスミア処理が施される。
【００４１】
（７）図１５に示されるように、Ｆ面ソルダーレジスト層２９Ｆが樹脂保護層４３にて被覆される。そして、キャビティ付き基板１０のＢ面１０Ｂ側に無電解めっき処理が行われ、第３導体パッド２４上にＢ面めっき層４２が形成される。詳細には、まず、Ｆ面ソルダーレジスト層２９Ｆが樹脂保護層４３にて被覆された基板が無電解ニッケルめっき液に所定時間だけ浸漬されて、Ｎｉ層が形成される。次いで、その基板が無電解パラジウムめっき液に所定時間だけ浸漬されて、Ｐｄ層が形成される。さらに、その基板が無電解金めっき液に所定時間だけ浸漬されて、Ａｕ層が形成される。なお、無電解めっき処理の際、第２導体パッド２３Ｂ及び第１導体パッド２３Ａは、樹脂保護層４３により保護される。
【００４２】
（８）図１６に示されるように、Ｆ面ソルダーレジスト層２９Ｆを被覆する樹脂保護層４３が除去されると共に、Ｂ面ソルダーレジスト層２９Ｂが樹脂保護層４３にて被覆される。そして、図１５の工程と同様にして、キャビティ付き基板１０のＦ面１０Ｆ側に無電解めっき処理が行われ、第１導体パッド２３Ａ及び第２導体パッド２３Ｂ上にＦ面めっき層４１が形成される。その際、Ｂ面めっき層４２は、樹脂保護層４３により保護される。
【００４３】
（９）Ｂ面ソルダーレジスト層２９Ｂを被覆する樹脂保護層４３が除去されて、図１に示される電子部品内蔵配線板１００が完成する。
【００４４】
本実施形態の電子部品内蔵配線板１００の構造及び製造方法に関する説明は以上である。次に、電子部品内蔵配線板１００の作用効果について説明する。
【００４５】
本実施形態の電子部品内蔵配線板１００の製造方法によれば、プレーン層３１Ａを底面として露出させるキャビティ用凹部３０Ｚを形成したのち、そのプレーン層３１Ａを除去してキャビティ３０が形成されるので、プレーン層３１Ａを底面とするキャビティを有する電子部品内蔵配線板よりも厚さを薄くすることができる。
【００４６】
また、本実施形態の電子部品内蔵配線板１００では、キャビティ３０が、第２ビルドアップ絶縁層１５Ｂを底面３６として露出しつつ、第１内側面３０Ｂの下端縁より外側へ拡張された側方拡張部３０Ｋを有しているので、上述した製造方法により製造することが可能となり、上述したように、半導体部品８０の収容を安定させつつ、電子部品内蔵配線板１００の厚さを抑えることが可能となる。
【００４７】
また、外側ビルドアップ絶縁層２１の充填樹脂２１Ｍが、側方拡張部３０Ｋまで入り込んだ下端突出部２１Ｎを有しているので、充填樹脂２１Ｍのキャビティ３０との接着性が安定し、外側ビルドアップ絶縁層２１が剥離しにくくなる。さらに、キャビティ３０及び半導体部品８０が環状導体３１Ｋに取り囲まれているので、電子部品内蔵配線板１００が圧力を受けたときに、半導体部品８０が動くことが規制され、半導体部品８０の位置が安定する。
【００４８】
［他の実施形態］
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
【００４９】
（１）上記実施形態では、本発明に係る電子部品として、半導体部品８０を例示したが、半導体素子であってもよいし、チップコンデンサ、インダクタ、抵抗等の受動素子であってもよいし、インターポーザであってもよい。
【００５０】
（２）上記実施形態において、電子部品内蔵配線板１００を、コア基板１１を有さないコアレス基板としてもよい。
【００５１】
（３）上記実施形態では、プレーン層３１Ａのうち環状導体３１Ｋが残されていたが、プレーン層３１Ａが全て除去されてもよい。
【００５２】
（４）プレーン層３１Ａのうちキャビティ用凹部３０Ｚから露出されている部分のみが除去される構成であってもよい。つまり、側方拡張部３０Ｋが形成されなくてもよい。
【００５３】
（５）プレーン層３１Ａを形成せず、直接、第２ビルドアップ絶縁層１５Ｂをレーザで露出させる方法を用いても良い。
【符号の説明】
【００５４】
１０    キャビティ付き基板
１５Ａ    第１ビルドアップ絶縁層
１５Ｂ    第２ビルドアップ絶縁層
１６Ａ    第１ビルドアップ導体層
１６Ｂ    第２ビルドアップ導体層
２１Ｍ    充填樹脂
２１Ｎ    下端突出部
３０    キャビティ
３０Ａ    開口
３０Ｂ    第１内側面
３０Ｃ    天井面
３０Ｄ    第２内側面
３０Ｋ    側方拡張部
３０Ｚ    キャビティ用凹部
３１Ａ    プレーン層
３１Ｂ    導体回路層
３１Ｋ    環状導体
３４    保護絶縁層
３６    底面
４３    樹脂保護層
８０    半導体部品
【図１】
2020184596.tif 000003
【図２】
2020184596.tif 000004
【図３】
2020184596.tif 000005
【図４】
2020184596.tif 000006
【図５】
2020184596.tif 000007
【図６】
2020184596.tif 000008
【図７】
2020184596.tif 000009
【図８】
2020184596.tif 000010
【図９】
2020184596.tif 000011
【図１０】
2020184596.tif 000012
【図１１】
2020184596.tif 000013
【図１２】
2020184596.tif 000014
【図１３】
2020184596.tif 000015
【図１４】
2020184596.tif 000016
【図１５】
2020184596.tif 000017
【図１６】
2020184596.tif 000018