(57)【要約】【課題】  出力電力において、周波数の干渉を少なくする。【解決手段】  本発明による、電源装置は、クロック周波数のクロック信号を生成するクロック信号生成部と、前記クロック周波数に基づいて、第１周波数、第２周波数及び第３周波数が同期する周波数を計算する計算部と、前記第１周波数の信号に基づいて、前記第２周波数の交流電圧を出力する交流電圧出力部と、前記第３周波数の信号に基づいて、直流電圧を出力する直流電圧出力部と、前記交流電圧及び前記直流電圧に基づいて出力を行う出力部とを備える。【選択図】図１
2020120562.tif 000002
【特許請求の範囲】
【請求項１】
クロック周波数のクロック信号を生成するクロック信号生成部と、
前記クロック周波数に基づいて、第１周波数、第２周波数及び第３周波数が同期する周波数を計算する計算部と、
前記第１周波数の信号に基づいて、前記第２周波数の交流電圧を出力する交流電圧出力部と、
前記第３周波数の信号に基づいて、直流電圧を出力する直流電圧出力部と、
前記交流電圧及び前記直流電圧に基づいて出力を行う出力部と
を備える
電源装置。
【請求項２】
前記計算部は、
前記クロック周波数に基づいて、前記第１周波数を実現させる第１カウンタ値を計算し、
前記第１カウンタ値に整数倍となる第１倍率を乗算して、前記第２周波数を実現させる第２カウンタ値を計算し、
前記第１カウンタ値に整数倍となる第２倍率を乗算して、前記第３周波数を実現させる第３カウンタ値を計算する
請求項１に記載の電源装置。
【請求項３】
前記直流電圧出力部は、
トランジスタを有し、
前記トランジスタにおいてコレクタ電流が飽和する飽和点以下の領域である非飽和領域が使用領域となるように制御される
請求項１又は２に記載の電源装置。
【請求項４】
前記トランジスタから前記コレクタ電流を取得し、
前記コレクタ電流が閾値以上の値であると、前記トランジスタのベース電流を前記トランジスタに出力する出力正弦波によって制限する
請求項３に記載の電源装置。
【請求項５】
前記トランジスタごとに、前記飽和点を記憶するメモリ部を有し、
前記メモリ部が記憶する飽和点に基づいて前記コレクタ電流が飽和しているか否かを判断する
請求項３又は４に記載の電源装置。
【請求項６】
前記トランジスタから前記コレクタ電流を取得し、
前記コレクタ電流が、位相  ２７０°でリセットされるように直流バイアスを設定する
請求項３乃至５のいずれか１項に記載の電源装置。
【請求項７】
前記トランジスタにおけるベース及びエミッタ間に発生する最低ベース‐エミッタ電圧を取得し、
前記最低ベース‐エミッタ電圧に基づく直流バイアスを設定する
請求項３乃至５のいずれか１項に記載の電源装置。
【請求項８】
前記トランジスタの温度を取得し、
前記温度に基づいて、直流バイアスを設定する
請求項３乃至７のいずれか１項に記載の電源装置。
【請求項９】
請求項１乃至８のいずれか１項に記載の電源装置を有する画像形成装置。
【請求項１０】
電源装置が行う電圧制御方法であって、
電源装置が、クロック周波数のクロック信号を生成するクロック信号生成手順と、
電源装置が、前記クロック周波数に基づいて、第１周波数、第２周波数及び第３周波数が同期する周波数を計算する計算手順と、
電源装置が、前記第１周波数の信号に基づいて、前記第２周波数の交流電圧を出力する交流電圧出力手順と、
電源装置が、前記第３周波数の信号に基づいて、直流電圧を出力する直流電圧出力手順と、
電源装置が、前記交流電圧及び前記直流電圧に基づいて出力を行う出力手順と
を含む
電圧制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置、画像形成装置及び電圧制御方法に関する。
【背景技術】
【０００２】
従来、画像形成装置が有する電源装置において、高電圧の出力を適正に制御することで、画像がぼけたり、又は、すじむらが画像に発生したりするのを防止する方法が知られている。
【０００３】
具体的には、高圧電源制御において、発振回路の交流電圧周波数及び駆動周波数等が、すべて整数倍となるように制御する。このようにして、周波数の干渉に基づくバンディング（ｂａｎｄｉｎｇ）を防ぎ、画像に現れるすじむらを防止する方法が知られている（例えば、特許文献１参照）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の方法では、出力電力を生成するのに用いられる複数の周波数が同期していないため、出力電力において、周波数の干渉が生じる場合がある。そのため、このような電源装置が例えば画像形成装置に用いられると、画像に異常が発生する場合がある。
【０００５】
本発明の一態様は、出力電力において、周波数の干渉を少なくすることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一実施形態による、電源装置は、
クロック周波数のクロック信号を生成するクロック信号生成部と、
前記クロック周波数に基づいて、第１周波数、第２周波数及び第３周波数が同期する周波数を計算する計算部と、
前記第１周波数の信号に基づいて、前記第２周波数の交流電圧を出力する交流電圧出力部と、
前記第３周波数の信号に基づいて、直流電圧を出力する直流電圧出力部と、
前記交流電圧及び前記直流電圧に基づいて出力を行う出力部と
を備えることを特徴とする。
【発明の効果】
【０００７】
本発明の実施形態によって、出力電力において、周波数の干渉を少なくできる。
【図面の簡単な説明】
【０００８】
【図１】電源装置の全体構成例を示す回路図である。
【図２】演算装置の機能構成例を示すブロック図である。
【図３】演算装置による周波数の計算例を示すブロック図である。
【図４】周波数の計算例を示すフローチャートである。
【図５】リセット例を示す図である。
【図６】第１周波数、第２周波数及び第３周波数の信号を同期させた例を示す図である。
【図７】第１周波数、第２周波数及び第３周波数の実験結果を示す図である。
【図８】使用領域の例を示す図である。
【図９】サージ電圧を防ぐ回路構成例を示す回路図（その１）である。
【図１０】サージ電圧を防ぐ処理例を示すフローチャートである。
【図１１】サージ電圧を防ぐ回路からの出力例を示す図である。
【図１２】サージ電圧が発生する可能性がある場合の例を示す図である。
【図１３】コレクタ電流のリセットを２７０°にする例を示す図である。
【図１４】サージ電圧を防ぐ回路構成例を示す回路図（その２）である。
【図１５】検査で計測するベース−エミッタ電圧の例を示す図である。
【図１６】ベース−エミッタ電圧を使用する構成例を示す図である。
【図１７】ベース−エミッタ電圧を使用する回路構成例を示す回路図である。
【図１８】トランジスタ温度を使用する回路構成例を示す回路図である。
【図１９】飽和点を使用する構成例を示す図である。
【図２０】飽和点を使用する回路構成例を示す回路図である。
【図２１】比較例を示す回路図（その１）である。
【図２２】比較例における周波数の例を示す図である。
【図２３】比較例における出力例を示す図である。
【図２４】比較例を示す回路図（その２）である。
【図２５】画像形成装置の例を示す概略図である。
【発明を実施するための形態】
【０００９】
以下、発明を実施するための最適な形態について、図面を参照して説明する。
【００１０】
図１は、電源装置の全体構成例を示す回路図である。
【００１１】
例えば、電源装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）（以下「ＣＰＵ３１」という。）、高圧ＡＣ（Ａｌｔｅｒｎａｔｉｎｇ  Ｃｕｒｒｅｎｔ）発生回路（以下「高圧ＡＣ発生回路３２」という。）、高圧ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）発生回路（以下「高圧ＤＣ発生回路３３」という）及びオペアンプ回路３６を有する構成である。
【００１２】
なお、高圧ＡＣ発生回路３２は、交流電圧出力部の例である。また、高圧ＤＣ発生回路３３は、直流電圧出力部の例である。
【００１３】
ＣＰＵ３１は、演算装置及び制御装置の例である。そして、ＣＰＵ３１は、高圧ＡＣ発生回路３２及び高圧ＤＣ発生回路３３等を制御する。まず、ＣＰＵ３１には、周波数指令ＩＮ＿Ａ、交流電圧指令ＩＮ＿Ｂ及び直流電圧指令ＩＮ＿Ｃ等が外部から入力される。これらの指令が示す値を基準とし、制御が行われる。
【００１４】
ＣＰＵ３１は、矩形波駆動信号ＯＵＴ＿Ａを高圧ＡＣ発生回路３２に対して出力する。例えば、ＣＰＵ３１は、ＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）制御（Ｄｕｔｙ制御等を含む。）等によって矩形波駆動信号ＯＵＴ＿Ａを生成する。矩形波駆動信号ＯＵＴ＿Ａは、図示するように、いわゆるクロック信号と呼ばれる波形である。
【００１５】
ＣＰＵ３１は、オペアンプ回路３６を介して、正弦波駆動信号ＯＵＴ＿Ｂを高圧ＤＣ発生回路３３に対して出力する。例えば、ＣＰＵ３１は、正弦波、いわゆるｓｉｎ波を生成してオペアンプ回路３６に出力し、オペアンプ回路３６によって信号を増幅させる。このようにして入力される正弦波を増幅させて、オペアンプ回路３６は、増幅信号ＯＵＴ＿Ｃを出力する。
【００１６】
また、ＣＰＵ３１は、正弦波駆動信号ＯＵＴ＿Ｂを生成するのに、正弦波に対するピーク制御及びソフトスイッチング等の電圧制御を行う。
【００１７】
ＣＰＵ３１の詳細は、後述する。
【００１８】
高圧ＡＣ発生回路３２は、例えば、図示するようなハーフブリッジ回路である。したがって、高圧ＡＣ発生回路３２は、耐圧の低いトランジスタを使用できる回路構成である。そして、高圧ＡＣ発生回路３２は、入力する矩形波駆動信号ＯＵＴ＿Ａを正弦波の波形となる高圧交流電圧に変換する。
【００１９】
高圧ＤＣ発生回路３３は、例えば、図示するようなフライバック回路である。したがって、高圧ＤＣ発生回路３３は、部品数が少ないシンプルな回路構成にできる。そして、高圧ＤＣ発生回路３３は、入力する正弦波駆動信号ＯＵＴ＿Ｂを高圧直流電圧に変換する。
【００２０】
また、高圧ＤＣ発生回路３３は、図示するように、トランジスタ３４を有する回路構成であるのが望ましい。トランジスタ３４は、正弦波の波形となる増幅信号ＯＵＴ＿Ｃを入力して、トランジスタ３４のベース電流‐コレクタ電流の非飽和領域を使用領域にするようにし、ソフトスイッチングを行う構成であるのが望ましい。このようにして、スイッチング損失を少なくすることができる。
【００２１】
オペアンプ回路３６は、オペアンプ３５を有する。そして、オペアンプ３５は、トランジスタ３４駆動用に、正弦波駆動信号ＯＵＴ＿Ｂを非反転増幅させて増幅信号ＯＵＴ＿Ｃを生成する。
【００２２】
＜演算装置の機能構成例＞
図２は、演算装置の機能構成例を示すブロック図である。図示するように、ＣＰＵ３１は、例えば、ＡＣ周波数指令受信部１０、ＡＣ電圧指令受信部１１、ＤＣ電圧指令受信部１２、同期（周期）演算部１３、ＡＣ正弦波生成部１４及びＡＣ出力演算部１５を有する機能構成である。また、ＣＰＵ３１は、ＤＣ駆動正弦波生成部１６、ＤＣ出力演算部１７、駆動信号変換部１８、ＡＣ出力電圧受信（ＦＢ（ＦｅｅｄＢａｃｋ）以下、単に「ＦＢ」という。）部１９、Ｄｉｇｉｔａｌ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ（以下「ＤＡＣ２０」という。）、トランジスタ電流受信（ＦＢ）部２１及びＤＣ出力電圧受信（ＦＢ）部２２を有する。
【００２３】
ＡＣ周波数指令受信部１０は、周波数指令ＩＮ＿Ａを受信する。そして、ＡＣ周波数指令受信部１０が受信した周波数指令ＩＮ＿Ａに基づいて、同期（周期）演算部１３は、第１周波数の例となるＡＣ駆動周波数Ｆ１と、第２周波数の例となるＡＣ正弦波周波数Ｆ２と、ＤＣ正弦波周波数Ｆ３とを計算する。周波数の計算方法は、詳細を後述する。
【００２４】
ＡＣ正弦波生成部１４は、ＡＣ正弦波周波数Ｆ２となる正弦波を生成する。
【００２５】
ＡＣ電圧指令受信部１１は、交流電圧指令ＩＮ＿Ｂを受信する。そして、ＡＣ出力演算部１５は、交流電圧指令ＩＮ＿Ｂに基づいて、ＡＣ出力を演算する。この演算結果に基づいて、駆動信号変換部１８は、ＡＣ駆動周波数Ｆ１となる矩形波駆動信号ＯＵＴ＿Ａを出力する。
【００２６】
また、ＡＣ出力演算部１５には、ＡＣ出力電圧受信（ＦＢ）部１９が受信するＡＣ出力電圧信号ＩＮ＿Ｄによって、出力電圧がフィードバックされる。
【００２７】
ＤＣ電圧指令受信部１２は、直流電圧指令ＩＮ＿Ｃを受信する。そして、ＤＣ出力演算部１７は、直流電圧指令ＩＮ＿Ｃに基づいて、ＤＣ出力を演算する。この演算結果に基づいて、ＤＡＣ２０は、ＤＣ正弦波周波数Ｆ３となる正弦波駆動信号ＯＵＴ＿Ｂを出力する。
【００２８】
具体的には、ＤＣ駆動正弦波生成部１６は、例えば、以下のように正弦波を生成する。
【００２９】
まず、以下の説明では、ＣＰＵ３１のクロック周波数（以下単に「クロック周波数」という。）が１８０  ＭＨｚであるとする。そして、計算周期を５００  ｋＨｚとする。さらに、ＤＣ正弦波周波数Ｆ３が５０  ｋＨｚと計算されたとする。
【００３０】
このような条件の場合には、ＤＣ駆動正弦波生成部１６は、例えば、以下のように計算する。
【００３１】
クロック  Ｃ１：１８０  ＭＨｚ  ÷  ５００  ｋＨｚ  ＝３６０
クロック  Ｃ２：１８０  ＭＨｚ  ÷  ５０  ｋＨｚ  ＝３６００
角速度  ωｔ：π÷Ｃ２÷Ｃ１＝０．３１４１５・・・≒０．３１４１５
ＤＣ駆動正弦波生成部１６は、上記のように計算された角速度をｓｉｎ関数の引数とし、正弦波を生成する。すなわち、上記の計算結果に基づくと、ＤＣ駆動正弦波生成部１６は、ｓｉｎ（０．３１４１５）という正弦波（以下「参照正弦波」という。）を生成する。
【００３２】
ＣＰＵ３１は、トランジスタ電流受信（ＦＢ）部２１及びＤＣ出力電圧受信（ＦＢ）部２２等のフィードバックを行う機能構成であるのが望ましい。
【００３３】
トランジスタ電流受信（ＦＢ）部２１は、例えば、トランジスタ電流ＩＮ＿Ｆを受信する。したがって、ＤＣ出力演算部１７は、トランジスタ電流ＩＮ＿Ｆの検出結果を踏まえた値を演算する。なお、ＤＣ出力演算部１７による演算結果によって、ＤＣ駆動正弦波生成部１６が出力する正弦波に乗ずる値が定まる。また、トランジスタ電流ＩＮ＿Ｆのフィードバックを利用して、非飽和領域が使用領域となるように制御し、サージ電圧を防ぐ構成は、後述する。
【００３４】
同様に、ＤＣ出力電圧受信（ＦＢ）部２２は、ＤＣ出力電圧ＩＮ＿Ｅを受信する。この例では、ＤＣ出力演算部１７は、トランジスタ電流ＩＮ＿Ｆ及びＤＣ出力電圧ＩＮ＿Ｅに基づいて、ＤＣ駆動正弦波生成部１６が出力する正弦波に乗ずる値を計算する。
【００３５】
＜周波数の計算例＞
図３は、演算装置による周波数の計算例を示すブロック図である。例えば、同期（周期）演算部１３は、図示するような構成で周波数を計算する。まず、ＣＰＵ３１は、メインクロック生成部３１１を有する。すなわち、ＣＰＵ３１は、クロック信号生成部の例であるメインクロック生成部３１１が生成するクロック信号ＣＬＫ＿Ｍを駆動信号にして様々な演算及び制御を行う。また、以下の説明では、クロック信号ＣＬＫ＿Ｍの周波数を「クロック周波数」という。
【００３６】
そして、カウンタ倍率計算部３１２は、第１周波数、第２周波数及び第３周波数になるような倍率を計算する。この計算で算出される第１周波数の倍率がＡＣ駆動周波数カウンタ部３１３に入力される。同様に、第２周波数の倍率がＡＣ周波数カウンタ部３１４に入力される。また、第３周波数の倍率がＤＣ駆動周波数カウンタ部３１５に入力される。
【００３７】
以下、クロック周波数が１８０  ＭＨｚであるとする。そして、指令周波数、すなわち、周波数指令ＩＮ＿Ａが示す周波数が１０２１  Ｈｚであるとする。また、目標ＡＣ駆動周波数を１００  ｋＨｚとし、目標ＤＣ正弦波周波数を  ５０ｋＨｚとする。なお、以下の説明では、第１周波数、第２周波数及び第３周波数の目標値となる周波数を「第１目標周波数」、「第２目標周波数」及び「第３目標周波数」という。第１目標周波数、第２目標周波数及び第３目標周波数は、例えば、あらかじめ設定される値である。
【００３８】
なお、目標ＡＣ駆動周波数及び目標ＤＣ正弦波周波数は、ばらつくと、部品発熱及びリプル（ｒｉｐｐｌｅ、「リップル」と呼ばれる場合もある。）等の出力波形に対する悪影響が出やすいため、一定であるのが望ましい。
【００３９】
以上のような条件下で例えば、以下のような処理により、周波数の同期が行われる。
【００４０】
図４は、周波数の計算例を示すフローチャートである。
【００４１】
ステップＳ０１では、ＣＰＵ３１は、指令周波数を入力する。例えば、図１等に示すように、ＣＰＵ３１は、周波数指令ＩＮ＿Ａ等で指令周波数を入力する。
【００４２】
ステップＳ０２では、ＣＰＵ３１は、カウンタ倍率を計算する。
【００４３】
ステップＳ０３では、ＣＰＵ３１は、第１周波数を計算する。
【００４４】
ステップＳ０４では、ＣＰＵ３１は、第２周波数を計算する。
【００４５】
ステップＳ０５では、ＣＰＵ３１は、第３周波数を計算する。
【００４６】
ステップＳ０２乃至ステップＳ０５は、具体的には、以下のように行われる。なお、下記（６）式以下の計算例では、計算における小数点第３位以下を切り捨てとする。
ＡＣ駆動周波数用の暫定カウンタ値：Ｃａ＿ｔｅｍｐ＝１８０  ＭＨｚ÷１００  ｋＨｚ＝１８００  （１）
指令周波数用の暫定カウンタ値：Ｃｂ＿ｔｅｍｐ＝１８０  ＭＨｚ÷１０２１  Ｈｚ＝１７６２９７．７・・・≒１７６２９８  （２）
ＡＣ駆動周波数及び指令周波数の倍率  第１倍率：ｎ１＝Ｃｂ＿ｔｅｍｐ÷Ｃａ＿ｔｅｍｐ＝９７．９４３３・・・≒９８  （３）
減算率：Ｇ＝９７．９４３３・・・÷９８≒０．９９９４２  （４）
ＡＣ駆動周波数用のカウンタ値：Ｃａ＝Ｃａ＿ｔｅｍｐ×Ｇ＝１７９８．９６・・・≒１７９９  （５）
第１周波数の採用値計算  ＡＣ駆動周波数：Ｆ１＝１８０  ＭＨｚ÷１７９９＝１００．０５５・・・  ｋＨｚ≒１００．０５  ｋＨｚ  （６）
第２周波数の採用値計算  ＡＣ正弦波周波数：Ｆ２＝１８０  ＭＨｚ÷１７６３０２＝１０２０．９７５・・・  Ｈｚ≒１０２０．９７  Ｈｚ（７）
指令周波数用のカウンタ値：Ｃｂ＝１７９９×９８＝１７６３０２  （８）
第３周波数の採用値計算  ＤＣ正弦波周波数：Ｆ３＝１８０  ＭＨｚ÷３５９８＝５０．０２７・・・≒５０．０２  ｋＨｚ  （９）
ＤＣ正弦波周波数用のカウンタ値：Ｃｃ＝１７９９×２＝３５９８  （１０）
上記の計算例では、第１周波数、すなわち、ＡＣ駆動周波数Ｆ１が、第１周波数、第２周波数及び第３周波数のうち、最も高速な周波数となる例である。まず、上記（５）式が示すように、ＡＣ駆動周波数Ｆ１を実現させるカウンタ値（以下「第１カウンタ値」という。）を計算する。このように計算された第１カウンタ値（上記の例では、「１７９９」である。）を用いて信号を生成すると、上記（６）式に示すように、第１目標周波数が１００  ｋＨｚであるのに対して、１００．０５  ｋＨｚという周波数が第１周波数に採用される例である。
【００４７】
次に、上記（８）式に示すように、第１カウンタ値に第１倍率（上記の例では、「９８」の整数である。）を乗算して、ＡＣ正弦波周波数Ｆ２を実現させるカウンタ値（以下「第２カウンタ値」という。）を計算する。このように計算された第２カウンタ値を用いて信号を生成すると、上記（７）式に示すように、ＡＣ正弦波周波数Ｆ２は、第２目標周波数が１０２１  Ｈｚであるのに対して、１０２０．９７  Ｈｚという周波数が第２周波数に採用される例である。
【００４８】
続いて、上記（１０）式に示すように、第１カウンタ値に第２倍率（上記の例では、「２」の整数である。）を乗算して、ＤＣ正弦波周波数Ｆ３を実現させるカウンタ値（以下「第３カウンタ値」という。）を計算する。このように計算された第３カウンタ値を用いて信号を生成すると、上記（９）式に示すように、ＤＣ正弦波周波数Ｆ３は、第３目標周波数が５０  Ｈｚであるのに対して、５０．０２  ｋＨｚという周波数が第３周波数に採用される例である。
【００４９】
上記のように計算されたカウンタ値を用いて例えば、以下のようにリセットを行う。
【００５０】
図５は、リセット例を示す図である。上記の例と同様に、メインクロック周波数を１８０  ＭＨｚとすると、メインクロックをカウントするカウンタ値（図における「カウンタ値」が示す値となる。）の「１サイクル」は、５．５５・・・  ｎｓの周期となる。図示するように、１サイクル分の時間が経過するごとに、カウンタ値は、カウントアップされる。
【００５１】
例えば、「１８０  ｋＨｚ」という周波数を実現したい場合には、図示する「リセット」のタイミング、すなわち、カウンタ値が「９９９」となり、１０００  回カウントがされるごとにリセットさせると、「１８０  ｋＨｚ」の周波数となる信号を生成することができる。
【００５２】
図６は、第１周波数、第２周波数及び第３周波数の信号を同期させた例を示す図である。上記の計算で算出された周波数を採用すると、例えば、図示するように、第１周波数、第２周波数及び第３周波数を同期させることができる。
【００５３】
具体的には、上記のように計算された第１カウンタ値を用いて信号を生成すると、図示するような矩形波駆動信号ＯＵＴ＿Ａが生成される。
【００５４】
また、図１に示す回路構成では、高圧ＡＣ発生回路３２は、入力する矩形波駆動信号ＯＵＴ＿Ａをスイッチングにより電圧を増幅させる。次に、高圧ＡＣ発生回路３２は、ローパスフィルタによって、パルス変調波である矩形波駆動信号ＯＵＴ＿Ａを変換して、第２周波数の正弦波となるＡＣ出力信号ＯＵＴ＿Ｄを生成する。ただし、ローパスフィルタ処理では、すべての周波数成分を除去できない場合が多いため、ＡＣ出力信号ＯＵＴ＿Ｄには、リプルが成分として含まれる場合が多い。
【００５５】
一方、上記のように計算された第３カウンタ値を用いて信号を生成すると、図示するような増幅信号ＯＵＴ＿Ｃが生成される。
【００５６】
したがって、図示するように、矩形波駆動信号ＯＵＴ＿Ａ、ＡＣ出力信号ＯＵＴ＿Ｄ及び増幅信号ＯＵＴ＿Ｃは、いずれも、上記の計算例で示すように、クロック周波数に基づいて算出された周波数である。ゆえに、図示するように、矩形波駆動信号ＯＵＴ＿Ａ、ＡＣ出力信号ＯＵＴ＿Ｄ及び増幅信号ＯＵＴ＿Ｃは、信号が同期する。
【００５７】
このように、同期した信号同士は、周波数が干渉することが少ない。したがって、例えば、電源装置を画像形成装置に適用した場合には、周波数の干渉によって生じる色むら等を防ぎ、異常な画像が形成されるのを周波数の干渉を減らすことで防止できる。
【００５８】
なお、上記のように計算された周波数が用いられると、例えば、以下のようになる。
【００５９】
図７は、第１周波数、第２周波数及び第３周波数の実験結果を示す図である。図示する例は、上記のような計算方法で周波数を１０００  Ｈｚから３０００  Ｈｚまで、１  Ｈｚずつ指令周波数を変化させた場合における第１周波数、第２周波数及び第３周波数を示す。
【００６０】
このように、計算部は、周波数指令で指定される周波数と完全に一致する値とはならない周波数を算出し、採用する。そして、上記のとおり、計算部は、第１周波数、第２周波数及び第３周波数が同期するように計算する。具体的には、上記の計算に示すように、第１周波数、第２周波数及び第３周波数は、同一のクロック周波数に基づいて計算される。このようにすると、第１周波数、第２周波数及び第３周波数は、どれもクロック周波数と整数倍の関係となる。
【００６１】
例えば、このようにして、第１周波数、第２周波数及び第３周波数を同期させると、周波数の干渉を少なくすることができる。
【００６２】
さらに、図１のような回路構成であると、分周器等を用いる方式等と比較して、回路規模を小さくすることができる。そのため、回路コストの上昇を防ぐことができる。
【００６３】
また、電源装置は、以下のような構成を有するのが望ましい。
【００６４】
＜サージ電圧を防止する構成例  １＞
高圧ＤＣ発生回路３３が有するトランジスタ３４は、以下のような動作をするように制御されるのが望ましい。
【００６５】
図８は、使用領域の例を示す図である。図は、トランジスタ３４におけるベース電流Ｉｂ（図では、横軸で示す。）と、コレクタ電流Ｉｃ（図では、縦軸で示す。）の相関を示す。電源装置は、飽和点ＰＳＡＴ以下の領域（以下「非飽和領域ＵＳＡＴ」という。）が使用領域となるように制御する。すなわち、飽和点ＰＳＡＴより大きなベース電流Ｉｂが流されても、飽和点ＰＳＡＴにおける電流より、大きなコレクタ電流Ｉｃが出力されない。以下、コレクタ電流Ｉｃが飽和する領域を「飽和領域ＳＡＴ」という。
【００６６】
例えば、高圧ＤＣ発生回路３３のトランス１次側が直流電流で飽和しないように、周期ごとに、コレクタ電流Ｉｃを「０」にリセットする等である。具体的には、例えば、以下のような回路構成等によって、サージ電圧を防ぐ。
【００６７】
図９は、サージ電圧を防ぐ回路構成例を示す回路図（その１）である。例えば、ＤＣ出力演算部１７は、図示するような構成である。
【００６８】
まず、ＤＣ出力演算部１７には、直流電圧指令ＩＮ＿Ｃが入力される。そして、基本動作として、ＤＣ出力演算部１７は、実際に出力している直流電圧、すなわち、ＤＣ出力電圧ＩＮ＿Ｅが示す電圧と、直流電圧指令ＩＮ＿Ｃが示す電圧との差をなくすように制御する。
【００６９】
具体的には、ＤＣ出力演算部１７は、ＤＣ出力電圧ＩＮ＿Ｅと、直流電圧指令ＩＮ＿Ｃをまず比較減算する。そして、比例ゲイン及び積算ゲイン（図では、「Ｇｅｒｒ１」と示す。）をＤＣ駆動正弦波生成部１６が生成する正弦波に乗算するように制御する。
【００７０】
また、ＤＣ出力演算部１７は、正弦波が「０  Ｖ」を下回らないように、直流バイアスを加算する。したがって、直流バイアスを「Ｇｅｒｒ２」とすると、図示する回路構成において、正弦波駆動信号ＯＵＴ＿Ｂは、下記（１１）式のように制御される。
正弦波駆動信号ＯＵＴ＿Ｂ＝Ｇｅｒｒ２×ｓｉｎ（ωｔ）＋Ｇｅｒｒ  Ｇｅｒｒ＝Ｇｅｒｒ１  （１１）
上記（１１）式のような出力をＤＡＣ２０によって変換した結果が、オペアンプ回路３６に入力される。
【００７１】
そして、図示する回路構成において、トランジスタ３４の使用領域を非飽和領域とするために、まず、トランジスタ電流受信（ＦＢ）部２１によって、トランジスタ電流ＩＮ＿Ｆを取得する。以下、トランジスタ電流受信（ＦＢ）部２１が取得した電流値、すなわち、トランジスタ３４のコレクタ電流Ｉｃを「ＦＢｉ」とする。
【００７２】
次に、ＤＣ出力演算部１７は、トランジスタ電流ＩＮ＿Ｆが飽和しているか否かを判断する。具体的には、図示する構成では、ＤＣ出力演算部１７は、比較器４７によって、トランジスタ電流ＩＮ＿Ｆが飽和しているか否かを判断する。比較器４７は、「閾値」と、「ＦＢｉ」を比較する。したがって、「閾値」に、飽和点ＰＳＡＴの電流値を設定すると、トランジスタ電流ＩＮ＿Ｆが飽和しているか否かが分かる。つまり、トランジスタ電流ＩＮ＿Ｆが「閾値」、すなわち、飽和点ＰＳＡＴの電流値以上の電流である場合には、トランジスタ電流ＩＮ＿Ｆが飽和していると判断される。このように、飽和、すなわち、過電流の状態である場合には、ＤＣ出力演算部１７は、スイッチ４６による切替で以下のように電流を制御する。
【００７３】
スイッチ４６には、テーブルＴＢに示すように、「Ｘ１」と「Ｘ２」の２つの入力がある。そして、比較器４７は、比較結果に基づいて、「Ｘ１」と「Ｘ２」のどちらをスイッチ４６の出力「Ｙ」とするかを切り替える。スイッチ４６の切り替えは、テーブルＴＢでは「Ｓ」で示す。図示するように、「Ｓ」が「０」であると、出力「Ｙ」は、「Ｘ１」である。一方で、「Ｓ」が「１」であると、出力「Ｙ」は、「Ｘ２」である。
【００７４】
「Ｘ１」は、図示するように、「０」が設定されるため、「Ｓ」が「０」であると、出力「Ｙ」は、「０」、すなわち、電流の制御が行われないことになる。つまり、トランジスタ電流の値に基づいて、非飽和領域が使用領域である場合には、特に電流を制御しないため、「Ｓ」が「０」に設定される。
【００７５】
一方で、トランジスタ電流ＩＮ＿Ｆが飽和している場合には、「Ｓ」が「１」となり、出力「Ｙ」は、「ＦＢｉ」に対して乗算器４５によって比例ゲイン「ｋｐｉ」が乗算された値となる。すなわち、調整量「ｋｐｉ×ＦＢｉ」によって、電流が飽和させないため、電流が制限される。
【００７６】
以上のような制御は、例えば、以下のように示せる。
【００７７】
図１０は、サージ電圧を防ぐ処理例を示すフローチャートである。
【００７８】
ステップＳ２０では、ＤＣ出力演算部１７は、ＤＣ出力指令値を入力する。具体的には、直流電圧指令ＩＮ＿Ｃによって、ＤＣ側で出力する直流電圧の目標値が定まる。
【００７９】
ステップＳ２１では、ＤＣ出力演算部１７は、ＤＣ出力電圧値を入力する。具体的には、「ＦＢｉ」がフィードバックされることで、直流電圧の現状値が分かる。
【００８０】
ステップＳ２２では、ＤＣ出力演算部１７は、誤差を計算する。すなわち、誤差は、目標とするＤＣ出力指令値と、現状のＤＣ出力電圧値の差である。したがって、誤差ｅｒｒは、ステップＳ２０及びステップＳ２１に基づいて、例えば、下記（１２）式のように計算される。
誤差ｅｒｒ  ＝  ＤＣ出力指令値ｒｅｆｖ  −  ＤＣ出力電圧値ｆｂｖ  （１２）
ステップＳ２３では、ＤＣ出力演算部１７は、増幅値を計算する。増幅値は、図９における「Ｇｅｒｒ１」に相当する。そして、増幅値は、例えば、下記（１３）式のように計算される。
Ｇｅｒｒ１＝ｅｒｒ  ×  ｋｐ  ＋  ｋｉ×∫ｅｒｒ  ｄｔ  （１３）
以上のように、電圧のフィードバックによるＰＩ制御で誤差を少なくするように制御する。
【００８１】
ステップＳ２４では、ＤＣ出力演算部１７は、コレクタ電流Ｉｃを入力する。すなわち、図９においてトランジスタ電流受信（ＦＢ）部２１により、「ＦＢｉ」を取得する。
【００８２】
ステップＳ２５では、ＤＣ出力演算部１７は、コレクタ電流Ｉｃが閾値以上であるか否かを判断する。すなわち、コレクタ電流Ｉｃが飽和しているか否かが判断される。
【００８３】
次に、コレクタ電流が閾値以上であると（ステップＳ２５でＹＥＳ）、ＤＣ出力演算部１７は、ステップＳ２６に進む。一方で、コレクタ電流が閾値以上でないと（ステップＳ２５でＮＯ）、ＤＣ出力演算部１７は、ステップＳ２７に進む。
【００８４】
ステップＳ２６では、ＤＣ出力演算部１７は、スイッチ４６の出力「Ｙ」を「コレクタ電流×比例ゲイン」とする。すなわち、図９において、比較器４７が「Ｓ」を「１」とすると、出力「Ｙ」は、「ＦＢｉ×ｋｐｉ」となる。
【００８５】
ステップＳ２７では、ＤＣ出力演算部１７は、スイッチ４６の出力「Ｙ」を「０」とする。すなわち、図９において、比較器４７が「Ｓ」を「０」とすると、出力「Ｙ」は、「０」となる。
【００８６】
ステップＳ２８では、ＤＣ出力演算部１７は、誤差増幅を計算する。誤差増幅は、図９における「Ｇｅｒｒ」に相当する。誤差増幅は、例えば、下記（１４）式のように計算される。
Ｇｅｒｒ＝Ｇｅｒｒ１  −  Ｙ  （１４）
したがって、コレクタ電流が飽和している場合、すなわち、ステップＳ２５でＹＥＳと判断される場合には、ステップＳ２６によって、「Ｙ＝ＦＢｉ×ｋｐｉ」であるため、上記（１４）式は、下記（１５）式のようになる。
Ｇｅｒｒ＝Ｇｅｒｒ１  −  （ＦＢｉ×ｋｐｉ）  （１５）
ステップＳ２９では、ＤＣ出力演算部１７は、参照正弦波を計算する。参照正弦波は、「ｓｉｎ（ωｔ）」で計算される。
【００８７】
ステップＳ３０では、ＤＣ出力演算部１７は、駆動正弦波を計算する。駆動正弦波は、参照正弦波に「Ｇｅｒｒ」を乗算すると求まる正弦波である。
【００８８】
ステップＳ３１では、ＤＣ出力演算部１７は、出力正弦波を生成する。出力正弦波は、図９において、正弦波駆動信号ＯＵＴ＿Ｂが示す正弦波である。出力正弦波は、例えば、下記（１６）式のように生成される。
出力正弦波＝駆動正弦波  ＋  Ｇｅｒｒ  （１６）
ステップＳ３２では、ＤＣ出力演算部１７は、ＤＡＣのレジスタを入力する。例えば、ＤＡＣのレジスタには、上記（１６）式の関数等が入力される。
【００８９】
以上のような制御を行うと、正弦波駆動信号ＯＵＴ＿Ｂによって、以下のような出力正弦波を出力できる。
【００９０】
図１１は、サージ電圧を防ぐ回路からの出力例を示す図である。すなわち、図示するような出力正弦波がオペアンプ回路３６に入力される。
【００９１】
以上のような構成であると、高圧ＤＣ発生回路３３において、トランジスタ電流を非飽和領域で使用することができる。これにより、いわゆるサージ電圧を抑制することができる。したがって、例えば、電源装置を画像形成装置に適用した場合には、サージ電圧による周波数の干渉によって生じる色むら等を防ぎ、異常な画像が形成されるのを周波数の干渉を減らすことで防止できる。
【００９２】
また、このような構成であると、スナバ回路（Ｓｎｕｂｂｅｒ  ｃｉｒｃｕｉｔ）及びサージ電圧対策用回路等の保護回路を用いる場合と比較して、回路規模を小さくできる。そのため、回路コストの上昇を防ぐことができる。
【００９３】
＜サージ電圧を防止する構成例  ２＞
ほかにも、以下のようなサージ電圧が発生するのを抑制する構成を更に備えるのが望ましい。
【００９４】
図１２は、サージ電圧が発生する可能性がある場合の例を示す図である。例えば、図示するようなベース‐エミッタ電圧Ｖｂｅ及びコレクタ電流Ｉｃであると、第１タイミングＴＭ１、すなわち、コレクタ電流Ｉｃが図示するような値（以下「サージ発生点ＳＣ」という。）となると、サージ電圧が発生する可能性がある。
【００９５】
そこで、コレクタ電流Ｉｃが「０」より小さい値とならない程度に、ベース‐エミッタ電圧Ｖｂｅに対して直流バイアスＢＳをかける。具体的には、例えば、以下のように制御する。
【００９６】
図１３は、コレクタ電流のリセットを２７０°にする例を示す図である。図１２と比較すると、図１３は、ベース‐エミッタ電圧Ｖｂｅが、コレクタ電流Ｉｃが「０」より小さい値とならないように、直流バイアスＢＳによって、最低ベース‐エミッタ電圧ＢＥＭ分、底上げされている点が異なる。
【００９７】
コレクタ電流Ｉｃが最も小さい値となるのは、第２タイミングＴＭ２、すなわち、位相が２７０  °の点（以下「リセット点Ｐ１」という。）である。このように、電源装置は、正弦波駆動信号ＯＵＴ＿Ｂが最低ベース‐エミッタ電圧ＢＥＭ以上で発振するように直流バイアスＢＳを設定し、かつ、コレクタ電流Ｉｃをリセット点Ｐ１で「０」にするリセットを行うのが望ましい。例えば、電源装置は、以下のような回路構成によって、コレクタ電流Ｉｃのリセットを位相が２７０  °のタイミングで行うようにする。
【００９８】
図１４は、サージ電圧を防ぐ回路構成例を示す回路図（その２）である。図９と比較すると、図示する構成は、電流判定部３００及び直流バイアス計算部３０１がある点が異なる。
【００９９】
電流判定部３００は、トランジスタ電流、すなわち、コレクタ電流Ｉｃを取得する。そして、直流バイアス計算部３０１は、例えば、図１３に示すように、コレクタ電流Ｉｃのリセットが位相  ２７０°のタイミングとなるような直流バイアスＢＳを設定する。
【０１００】
したがって、直流バイアスを「ｏｆｓ」とすると、図示する回路構成において、正弦波駆動信号ＯＵＴ＿Ｂは、下記（１７）式のように制御される。
正弦波駆動信号ＯＵＴ＿Ｂ＝Ｇｅｒｒ×ｓｉｎ（ωｔ）＋ｏｆｓ  （１７）
このようにすると、トランスの１次側が飽和するのを防ぐことができる。そのため、サージ電圧を抑制することができる。したがって、例えば、電源装置を画像形成装置に適用した場合には、サージ電圧による周波数の干渉によって生じる色むら等を防ぎ、異常な画像が形成されるのを周波数の干渉を減らすことで防止できる。
【０１０１】
＜サージ電圧を防止する構成例  ３＞
なお、サージ電圧を防止する構成は、例えば、以下のような構成でもよい。
【０１０２】
図１５は、検査で計測するベース−エミッタ電圧の例を示す図である。図示するグラフＧＲは、ベース‐エミッタ電圧Ｖｂｅと、コレクタ電流Ｉｃの関係を示す。グラフＧＲが示すような結果は、電源装置が動作する前に、検査で得ることができる。図示するようなグラフＧＲが得られると、最低ベース‐エミッタ電圧が分かる。具体的には、コレクタ電流Ｉｃが「０」となる点（以下「最低電圧点Ｐ２」という。）が、最低ベース‐エミッタ電圧を示す。したがって、例えば、以下のような構成で検査を行い、最低ベース‐エミッタ電圧をあらかじめ記憶しておくようにする。
【０１０３】
図１６は、ベース−エミッタ電圧を使用する構成例を示す図である。すなわち、検査を行うと、最低ベース‐エミッタ電圧が分かる。そして、電源装置は、検査で得られた最低ベース‐エミッタ電圧を電圧メモリ部３０２に記憶する。
【０１０４】
以上のように、最低ベース‐エミッタ電圧を記憶する電圧メモリ部３０２を用いて、例えば、以下のような回路構成にする。
【０１０５】
図１７は、ベース−エミッタ電圧を使用する回路構成例を示す回路図である。図１４と比較すると、図示する構成は、電圧メモリ部３０２を備える構成となる点が異なる。
【０１０６】
直流バイアス計算部３０１は、例えば、図１４と同様に、コレクタ電流Ｉｃのリセットが位相  ２７０  °のタイミングとなるような直流バイアスＢＳを設定する。そして、この構成では、直流バイアスＢＳが記憶する最低ベース‐エミッタ電圧の値が設定される。
【０１０７】
このような構成でも、図１４と同様に、直流バイアスを「ｏｆｓ」とすると、図示する回路構成において、正弦波駆動信号ＯＵＴ＿Ｂは、上記（１７）式のように制御される。
【０１０８】
したがって、図示するような構成であっても、トランスの１次側が飽和するのを防ぐことができる。そのため、サージ電圧を抑制することができる。例えば、電源装置を画像形成装置に適用した場合には、サージ電圧による周波数の干渉によって生じる色むら等を防ぎ、異常な画像が形成されるのを周波数の干渉を減らすことで防止できる。
【０１０９】
＜サージ電圧を防止する構成例  ４＞
また、以下のようなサージ電圧が発生するのを抑制する構成を更に備えるのが望ましい。
【０１１０】
図１８は、トランジスタ温度を使用する回路構成例を示す回路図である。図１７と比較すると、図示する構成は、トランジスタ温度受信（ＦＢ）部３０３を更に備える構成である点が異なる。
【０１１１】
トランジスタ温度受信（ＦＢ）部３０３は、トランジスタ３４の温度ＩＮ＿Ｔを取得する。例えば、トランジスタ３４の温度ＩＮ＿Ｔは、温度センサ等で検出される。
【０１１２】
なお、温度ＩＮ＿Ｔは、温度センサに限られず、例えば、各トランジスタの熱抵抗及び消費電力等から計算されてもよい。ほかにも、温度ＩＮ＿Ｔは、印加される電力及びトランジスタ３４をパッケージするケースの温度等に基づいて計算されてもよい。
【０１１３】
トランジスタ３４には、温度によって特性が変化する、いわゆる温度特性がある場合が多い。例えば、ベース−エミッタ電圧は、温度ＩＮ＿Ｔによって値が変化する。したがって、温度ＩＮ＿Ｔをフィードバックし、温度特性を踏まえて、直流バイアス計算部３０１が直流バイアスを計算すると、例えば、図１３のように、最低ベース‐エミッタ電圧ＢＥＭ以上で発振させるような直流バイアスを精度良く計算できる。
【０１１４】
そのため、サージ電圧を抑制することができる。例えば、電源装置を画像形成装置に適用した場合には、サージ電圧による周波数の干渉によって生じる色むら等を防ぎ、異常な画像が形成されるのを周波数の干渉を減らすことで防止できる。
【０１１５】
＜サージ電圧を防止する構成例  ５＞
比較器４７が用いる閾値は、例えば、以下のように設定されるのが望ましい。
【０１１６】
図１９は、飽和点を使用する構成例を示す図である。図示する構成は、電源装置を使用する前、いわゆる検査における構成である。図示する構成では、トランジスタ電流受信（ＦＢ）部２１によって、トランジスタ電流ＩＮ＿Ｆ、すなわち、コレクタ電流「ＦＢｉ」を取得する。そして、検査では、ベース電圧を上昇させていく。トランジスタ電流ＩＮ＿Ｆは、ベース電圧ごとに取得する。
【０１１７】
このようにすると、ベース電圧が上昇したのに対して、「ＦＢｉ」が上昇していない場合には、コレクタ電流Ｉｃが飽和点ＰＳＡＴに達したことが分かる。そして、検査で得られる飽和点ＰＳＡＴの情報が飽和点メモリ部３０４に記憶される。
【０１１８】
飽和点ＰＳＡＴは、部品ごとにばらつく場合がある。すなわち、飽和点ＰＳＡＴは、トランジスタごとに異なる場合がある。そこで、図示するように、検査によって、各トランジスタの飽和点ＰＳＡＴをあらかじめ調べ、飽和点メモリ部３０４に記憶するのが望ましい。したがって、飽和点メモリ部３０４は、トランジスタごとに飽和点ＰＳＡＴを記憶するのが望ましい。
【０１１９】
以上のように、飽和点ＰＳＡＴを記憶する飽和点メモリ部３０４を用いて、例えば、以下のような回路構成にする。
【０１２０】
図２０は、飽和点を使用する回路構成例を示す回路図である。図９と比較すると、図示する構成は、比較器４７の「閾値」に、飽和点メモリ部３０４が記憶する飽和点ＰＳＡＴを設定する点が異なる。
【０１２１】
このような構成であると、各トランジスタの特性を踏まえて、例えば、図８に示すように、非飽和領域ＵＳＡＴを精度よく使用領域とすることができる。また、このような構成であると、高圧ＤＣ発生回路３３のトランスを小型化することができる。
【０１２２】
＜比較例＞
図２１は、比較例を示す回路図（その１）である。この構成では、まず、外部から周波数指令ＩＮ＿１及びＡＣ出力電圧指令ＩＮ＿２が入力される。そして、周波数指令ＩＮ＿１及びＡＣ出力電圧指令ＩＮ＿２に基づいて、ＡＣ基準正弦波生成部１は、周波数指令ＩＮ＿１が示す周波数ＦＣ＿２の正弦波（以下「ＡＣ基準正弦波」という。）を生成する。
【０１２３】
次に、演算部２は、ＡＣ基準正弦波と、出力結果のフィードバックとを比較して制御信号を生成する。
【０１２４】
また、駆動周期生成部３は、周期ＦＣ＿１となるパルス変調波駆動用の信号を生成する。
【０１２５】
続いて、変調波生成部４は、演算部２が生成する制御信号と、駆動周期生成部３が生成するパルス変調波駆動用の信号を比較してパルス変調波を生成する。そして、変調波生成部４が生成するパルス変調波が、スイッチング５によって電圧増幅される。
【０１２６】
次に、ローパスフィルタ６によって、スイッチング５から出力される周期ＦＣ＿１のパルス変調波が、変換されて、正弦波となる。この正弦波は、基本的に周期ＦＣ＿２であるが、ローパスフィルタ６は、すべての周波数成分を完全に除去できない場合が多い。そのため、ローパスフィルタ６から出力される正弦波は、周期ＦＣ＿１のリプルを含む周期ＦＣ＿１２となる場合が多い。
【０１２７】
一方で、ＤＣ側では、外部からＤＣ出力電圧指令ＩＮ＿３が入力される。そして、ＤＣ出力電圧指令ＩＮ＿３に基づいて、ＤＣ基準生成部７は、正弦波（以下「ＤＣ基準正弦波」という。）を生成する。
【０１２８】
次に、演算部８は、ＤＣ基準正弦波と、出力結果のフィードバックとを比較して制御信号（直流）を生成する。
【０１２９】
そして、回路９が有するコンデンサＣ２１及びコイルＬ２１によって、発振し、トランジスタを駆動して出力を行う。
【０１３０】
続いて、ローパスフィルタ、すなわち、コンデンサ及び抵抗により、平滑化がされる。ただし、ローパスフィルタでは、すべての周波数成分を完全に除去できないため、周期ＦＣ＿３がリプルとなって含まれる。
【０１３１】
このような回路構成では、最終的な出力ＯＵＴ１の周波数ＦＣ＿ＯＵＴは、以下のようになる。
【０１３２】
図２２は、比較例における周波数の例を示す図である。
【０１３３】
波形Ｗ１は、駆動周期生成部３が生成するパルス変調波駆動用の信号の例である。一方で、波形Ｗ２は、ＡＣ基準正弦波生成部１が生成するＡＣ基準正弦波の例である。そして、この例では、波形Ｗ１の周期が周期ＦＣ＿１となる。さらに、この例では、波形Ｗ２の周期が周期ＦＣ＿２となる。
【０１３４】
出力ＯＵＴ１の周波数ＦＣ＿ＯＵＴは、周期ＦＣ＿１、周期ＦＣ＿２及び周期ＦＣ＿３が合わさった周波数成分となる。これを図に示すと、例えば、下記のように示せる。
【０１３５】
図２３は、比較例における出力例を示す図である。
【０１３６】
したがって、出力ＯＵＴ１の周波数ＦＣ＿ＯＵＴは、周期ＦＣ＿１、周期ＦＣ＿２及び周期ＦＣ＿３が合わせた周波数成分ＣＯＵＴであるため、下記（１８）式のように示せる。
出力ＯＵＴ１  ＝  （ＡＣ側）周期ＦＣ＿２  ＋  （ＡＣ側リプル）周期ＦＣ＿１  ＋  （ＤＣ側リプル）周期ＦＣ＿３  （１８）
このように、周期ＦＣ＿１、周期ＦＣ＿２及び周期ＦＣ＿３の周波数成分を含む場合において、周期ＦＣ＿１、周期ＦＣ＿２及び周期ＦＣ＿３が同期していないと、周波数の干渉が起きやすい。そのため、電源装置が画像形成装置に適用される場合には、異常な画像が発生しやすくなる。
【０１３７】
また、周期ＦＣ＿３は、負荷率、コンデンサＣ２１の定数のばらつき、コイルＬ２１の定数のばらつき及び温度変化の影響を受けやすい。そのため、異常な画像を発生させる原因になる場合がある。
【０１３８】
そこで、同期を取るには、例えば、以下のような回路構成が考えられる。
【０１３９】
図２４は、比較例を示す回路図（その２）である。図示する比較例では、周期ＦＣ＿１を基準として、ＡＣ側及びＤＣ側の駆動信号をする構成である。さらに、この比較例では、発振回路から出力される周期ＦＣ＿１の信号を分周回路で周期を整数倍にし、ＡＣ側の出力波形（図では「矩形波」と示す。）を生成する構成である。
【０１４０】
この比較例では、周期ＦＣ＿１の駆動信号がＡＣ側及びＤＣ側で共通して用いられる。
【０１４１】
したがって、このような構成では、周期が遅いと、ＡＣ側のローパスフィルタが大型化する場合が多い。すなわち、回路規模が大きくなりやすく、回路コストの上昇につながりやすい。また、周期が速い場合には、図示するトランジスタＱ１において、スイッチングロスが発生しやすくなり。また、熱対策用の回路も必要となる場合が多く、回路規模が大きくなりやすい。ゆえに、回路コストの上昇につながりやすい。
【０１４２】
そこで、分周器をＤＣ側とＡＣ側で別々に有する対策が考えられるが、分周器を追加するため、回路規模が大きくなりやすく、回路コストの上昇につながりやすい。
【０１４３】
また、この回路構成では、トランジスタＱ１に入力される信号が矩形波である。そのため、トランジスタＱ１が「ＯＦＦ」の場合等に、サージ電圧が発生しやすい。ゆえに、電源装置を画像形成装置に適用した場合には、サージ電圧による周波数の干渉によって、異常な画像が形成される場合がある。
【０１４４】
そこで、図示するように、スナバ回路を入れる方法が考えられる。しかし、スナバ回路では、サージ電圧が発生する可能性がある。また、スナバ回路を入れると、回路規模が大きくなりやすい。ゆえに、回路コストの上昇につながりやすい。
【０１４５】
＜画像形成装置への適用例＞
電源装置は、例えば、以下のような画像形成装置に適用されてもよい。
【０１４６】
図２５は、画像形成装置の例を示す概略図である。
【０１４７】
図示する構成では、画像形成装置２００は、高電圧電源１０１によって生成される高電圧を帯電ローラ１０３に印加する。そして、帯電ローラ１０３が感光体１０２を帯電させる。その後、露光部１０４によって、画像データに応じた露光が行われる。そして、露光により、感光体１０２に静電潜像が形成される。
【０１４８】
次に、現像器１０５によってトナー像が現像される。感光体１０２上に現像されたトナー像は、高電圧電源１０９が生成する高電圧を１次転写ローラ１０６に印加することによって、中間転写ベルト１０７に転写される。
【０１４９】
続いて、中間転写ベルト１０７に転写されたトナー像は、２次転写部によって用紙等の記録材に転写される。その後、定着器によって定着がされると、記録材に画像を形成することができる。
【０１５０】
また、除電器１０８がある場合には、除電器１０８は、感光体１０２の表面を除電する。なお、カラー印刷を行う場合には、色ごとに、同様の構成がある。例えば、４色の場合には、同様の構成が４つとなる。そして、色ごとに、中間転写ベルトに対してトナー像が転写される。その後、２次転写及び定着等が行われる。
【０１５１】
このような画像形成装置等に電源装置を適用すると、異常な画像が形成されるのを防止することができる。特に、図示する画像形成装置の構成では、高電圧電源１０１に適用されるのが望ましい。
【０１５２】
＜その他の実施形態＞
各装置は、１つの装置でなくともよい。すなわち、各装置は、複数の装置の組み合わせであってもよい。なお、図示する以外の装置が更に含まれる構成であってもよい。
【０１５３】
以上、実施形態における一例について説明したが、本発明は、上記実施形態に限定されない。すなわち、本発明の範囲内で種々の変形及び改良が可能である。
【符号の説明】
【０１５４】
１  ＡＣ基準正弦波生成部
２  演算部
３  駆動周期生成部
４  変調波生成部
５  スイッチング
６  ローパスフィルタ
７  ＤＣ基準生成部
８  演算部
９  回路
１０  ＡＣ周波数指令受信部
１１  ＡＣ電圧指令受信部
１２  ＤＣ電圧指令受信部
１３  同期（周期）演算部
１４  ＡＣ正弦波生成部
１５  ＡＣ出力演算部
１６  ＤＣ駆動正弦波生成部
１７  ＤＣ出力演算部
１８  駆動信号変換部
１９  出力電圧受信（ＦＢ）部
２１  トランジスタ電流受信（ＦＢ）部
２２  ＤＣ出力電圧受信（ＦＢ）部
３２  高圧ＡＣ発生回路
３３  高圧ＤＣ発生回路
３４  トランジスタ
３５  オペアンプ
３６  オペアンプ回路
４５  乗算器
４６  スイッチ
４７  比較器
１００  電源装置
１０１  高電圧電源
１０２  感光体
１０３  帯電ローラ
１０４  露光部
１０５  現像器
１０７  中間転写ベルト
１０８  除電器
１０９  高電圧電源
２００  画像形成装置
３００  電流判定部
３０１  直流バイアス計算部
３０２  電圧メモリ部
３０３  トランジスタ温度受信（ＦＢ）部
３０４  飽和点メモリ部
３１１  メインクロック生成部
３１２  カウンタ倍率計算部
３１３  ＡＣ駆動周波数カウンタ部
３１４  ＡＣ周波数カウンタ部
３１５  ＤＣ駆動周波数カウンタ部
ＢＥＭ  最低ベース‐エミッタ電圧
ＢＳ  直流バイアス
Ｃ２１  コンデンサ
ＣＬＫ＿Ｍ  クロック信号
Ｆ１  ＡＣ駆動周波数
Ｆ２  ＡＣ正弦波周波数
Ｆ３  ＤＣ正弦波周波数
ＧＲ  グラフ
Ｉｂ  ベース電流
Ｉｃ  コレクタ電流
ＩＮ＿１  周波数指令
ＩＮ＿２  ＡＣ出力電圧指令
ＩＮ＿３  ＤＣ出力電圧指令
ＩＮ＿Ａ  周波数指令
ＩＮ＿Ｂ  交流電圧指令
ＩＮ＿Ｃ  直流電圧指令
ＩＮ＿Ｄ  ＡＣ出力電圧信号
ＩＮ＿Ｅ  ＤＣ出力電圧
ＩＮ＿Ｆ  トランジスタ電流
ＩＮ＿Ｔ  温度
ＯＵＴ＿Ａ  矩形波駆動信号
ＯＵＴ＿Ｂ  正弦波駆動信号
ＯＵＴ＿Ｃ  増幅信号
ＯＵＴ＿Ｄ  ＡＣ出力信号
ＯＵＴ１  出力
Ｐ１  リセット点
Ｐ２  最低電圧点
ＰＳＡＴ  飽和点
Ｑ１  トランジスタ
ＳＡＴ  飽和領域
ＳＣ  サージ発生点
ＴＢ  テーブル
ＴＭ１  第１タイミング
ＴＭ２  第２タイミング
ＵＳＡＴ  非飽和領域
Ｖｂｅ  ベース‐エミッタ電圧
Ｗ１  波形
Ｗ２  波形
【先行技術文献】
【特許文献】
【０１５５】
【特許文献１】特開平６−３９３２号公報
【図１】
2020120562.tif 000003
【図２】
2020120562.tif 000004
【図３】
2020120562.tif 000005
【図４】
2020120562.tif 000006
【図５】
2020120562.tif 000007
【図６】
2020120562.tif 000008
【図７】
2020120562.tif 000009
【図８】
2020120562.tif 000010
【図９】
2020120562.tif 000011
【図１０】
2020120562.tif 000012
【図１１】
2020120562.tif 000013
【図１２】
2020120562.tif 000014
【図１３】
2020120562.tif 000015
【図１４】
2020120562.tif 000016
【図１５】
2020120562.tif 000017
【図１６】
2020120562.tif 000018
【図１７】
2020120562.tif 000019
【図１８】
2020120562.tif 000020
【図１９】
2020120562.tif 000021
【図２０】
2020120562.tif 000022
【図２１】
2020120562.tif 000023
【図２２】
2020120562.tif 000024
【図２３】
2020120562.tif 000025
【図２４】
2020120562.tif 000026
【図２５】
2020120562.tif 000027