(57)【要約】【課題】  半導体素子から効率的に放熱する。【解決手段】  外部の電気回路への接続用の取付部１６ａ〜１６ｃを有する半導体モジュール４に接続される部品８が基板２に取り付けられ、取付部１６ａ〜１６ｃに対応する貫通孔２０ａ〜２０ｃが基板２に形成され、貫通孔２０ａ〜２０ｃの周囲に接続パターン２２ａ〜２２ｃが形成され、取付部１６ａ〜１６ｃを貫通孔２０ａ〜２０ｃに一致させて半導体モジュール４が配置され、基板２に端子６ａ〜６ｃの一部が接触し、その一部が接続パターン２２ａ〜２２ｃに接触し、ボルト２６ａ〜２６ｃが基板２の貫通孔２０ａ〜２０ｃを通過して、端子６ａ〜６ｃを貫通して半導体モジュール４の取付部１６ａ〜１６ｃに結合されている。端子６ａ〜６ｃの取付部１６ａ〜１６ｃと接触する部分及び基板２の外部に突出している部分の面積は、取付部１６ａ〜１６ｃの面積よりも大きい。【選択図】  図１
2020120131.tif 000002
【特許請求の範囲】
【請求項１】
外部の電気回路への接続用の取付部を有する半導体素子と、
前記半導体素子に接続される部品が取り付けられ、前記半導体素子の前記取付部に対応する貫通孔を有し、前記貫通孔の周囲に接続パターンが形成され、前記半導体素子の前記取付部が前記貫通孔に一致させて配置された基板と、
前記基板の前記接続パターンと前記取付部とに一部が接触しており、その一部から前記基板の外方に突出した部分を有する端子と、
前記貫通孔を通過して前記端子の前記一部を貫通して前記取付部に結合された結合手段とを、
有し、
前記端子は、前記取付部よりも面積が大きい半導体素子取付基板。
【請求項２】
請求項１記載の半導体素子取付基板において、前記端子の前記一部が前記取付部よりも面積が大きい半導体素子取付基板。
【請求項３】
請求項１記載の半導体素子取付基板において、前記端子の突出部分が、前記取付部よりも面積が大きい半導体素子取り付け基板。
【請求項４】
請求項１記載の半導体素子取付基板において、前記端子の前記一部が前記取付部よりも面積が大きく、前記端子の突出部分が、前記端子の前記一部よりも面積が大きい半導体素子取付基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子が取り付けられた基板に関し、特に基板に他の部品も取り付けられたものに関する。
【背景技術】
【０００２】
従来、半導体素子が取り付けられた基板に、他の部品も取り付けたものとしては、例えば特許文献１に開示されたようなものがある。特許文献１の技術によれば、主基板にＦＥＴなどの半導体素子を実装し、主基板に垂直に立てた立ちプリント基板に、ＦＥＴを固定するとともに、サージ電圧吸収用のスナバ回路を構成するスナバ抵抗、スナバコンデンサ及びスナバダイオードが取り付けられている。立ちプリント基板には、ＦＥＴに対する放熱のために、多数の貫通孔が形成されている。立ちプリント基板を主基板に立てるために主基板に形成したスリットに、立ちプリント基板に形成した凸部を挿入してあるが、この挿入時に、これら立ちプリント基板に形成した配線パターンと、主基板に形成した配線パターンとが接続され、スナバ回路とＦＥＴとが接続される。また、ＦＥＴは、主基板上の配線パターンを介して外部の電子回路に接続される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２０３８５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の技術によれば、ＦＥＴに対する放熱が行われる上に、ＦＥＴに対する部品の接続も行えるが、主基板にＦＥＴを取り付けた上に、立ち基板に部品を取り付ける作業が必要なうえに、この立ちプリント基板を主基板に取り付けねばならず、その組み立て作業が面倒である。更に、主基板に立ちプリント基板を垂直に取り付けているので、大型になり、ＦＥＴの放熱は、立ちプリント基板の表面と、ＦＥＴの表面からしか行えず、さらなる放熱効果を得ることが困難であった。
【０００５】
本発明は、組み立て作業が容易である上に、スペースが小さい箇所にでも半導体素子取付基板を取り付けることができ、放熱効果の高い半導体素子取付基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様の半導体素子取付基板は、半導体素子と基板と端子と結合手段とを備えている。この半導体素子は、外部の電気回路への接続用の取付部を有している。基板には、半導体素子に接続される部品が取り付けられている。例えば基板の一方の面に部品が取り付けられている。更に、基板には前記半導体素子の前記取付部に対応する貫通孔が形成されている。貫通孔は、例えば基板の厚さ方向に貫通している。貫通孔の周囲に接続パターンが形成されている。接続パターンは、例えば基板の他方の面側に設けることができる。また、前記部品を接続している配線パターンも基板に設けることもできる。配線パターンは、基板の一方の面に設け、前記貫通孔の周囲に位置するものを含むことが望ましい。前記半導体素子が前記取付部を前記貫通孔に一致させて配置されている。端子は、前記基板の接続パターンと取付部とに一部が接触しており、その一部から前記基板の外方に突出した部分を有している。結合手段は、前記貫通孔を通過して前記端子の前記一部を貫通して前記取付部に結合されている。また、前記端子は前記取付部よりも面積が大きくされている。
【０００７】
この構成では、基板を介して端子と半導体素子とを取り付けると、半導体素子の取付部と端子との電気的接続が行われる。従って、組み立て作業が容易である。また、半導体素子の取付部とこれに接触している端子との接触面積を大きくでき、端子は基板から外部に突出しているので、半導体素子が発生する熱を、端子を介して効率よく放熱することができる。さらに、基板上に部品が取り付けられているので省スペースを図ることができる。
【０００８】
上記の態様において、前記端子の前記一部が前記取付部よりも面積を大きくすることができる。このように構成すると、取付部と直接に接触している端子の一部の面積が大きいので、半導体素子からの放熱を効率的に行える。
【０００９】
上記の態様において、前記端子の突出部分を前記取付部よりも面積を大きくすることができる。このように構成すると、基板よりも外部に突出している端子の部分の面積が大きいので、半導体素子からの放熱を効率的に行える。
【００１０】
上記の態様において、前記端子の前記一部を取付部よりも面積を大きくし、かつ前記端子の前記突出部分を前記端子の前記一部よりも大きくすることもできる。このように構成すると、半導体素子の取付部に接触している端子の一部の面積が大きく、しかも、基板の外方に突出している端子の部分が、上記端子の上記一部よりも面積が大きいので、放熱が益々効率的に行える。
【発明の効果】
【００１１】
以上のように、本発明によれば、端子や半導体素子の基板への取り付け作業が容易となり、放熱効果を高めることができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は本発明の一実施形態の半導体素子取付基板の正面図、（ｂ）は図１（ａ）のｂ−ｂ線に沿う断面図、（ｃ）は図１（ａ）のｃ−ｃ線に沿う断面図である。
【図２】（ａ）は図１の半導体素子取付基板に使用されている半導体モジュールの斜視図、（ｂ）は半導体モジュールの縦断面図である。
【図３】図１の半導体素子取付基板の背面図である。
【図４】図１の半導体素子取付基板で使用されている基板の背面図である。
【図５】図１の半導体素子取付基板において基板に端子を取り付けた状態の背面図である。
【発明を実施するための形態】
【００１３】
本発明の１実施形態の半導体素子取付基板は、図１（ａ）乃至（ｃ）に示すように、基板２に、半導体素子、例えば半導体モジュール４を取り付け、この半導体モジュール４の各電極を外部の電気回路に接続するための複数の端子、例えば端子６ａ、６ｂ、６ｃに基板２上で半導体モジュール４に取り付け、これら端子６ａ、６ｂ、６ｃに、基板２上に設けた別の複数の部品８を基板２上で接続したものである。
【００１４】
半導体モジュール４は、図２（ａ）、（ｂ）に示すように概略直方体状のハウジング１０内に内蔵したベース１２上に、半導体チップ１４、具体的にはＩＧＢＴやＦＥＴのような半導体スイッチング素子チップや直列または並列に接続された複数のダイオードチップが配置されている。それらの複数の電極、この実施形態では３つの電極上にそれぞれリードが接続され、各リードの先端がハウジング１０の１つの主表面上に、この主表面と間隔をおいて突出して、取付部１６ａ、１６ｂ、１６ｃとして互いに一列に配置されている。これら取付部１６ａ、１６ｂ、１６ｃには取付孔１８ａ、１８ｂ、１８ｃがそれぞれ形成され、これら取付孔１８ａ、１８ｂ、１８ｃに挿通された締結具、例えばボルトが、取付部１６ａ、１６ｂ、１６ｃに対応してハウジング１０内に形成した凹所１７ａ、１７ｂ、１７ｃ内に配置した３つのナット１９ａ、１９ｂ、１９ｃにそれぞれ螺合する。この半導体モジュール４は、その使用状態において、取付部１６ａ、１６ｂ間、取付部１６ａ、１６ｃ間に電位差を生じるものである。
【００１５】
基板２は、図３及び図４に示すように、概略長方形状に形成され、その下縁の両端を切り落とした形状で、図３に示すように、その一方の表面、例えば裏面側に半導体モジュール４が取り付けられている。そのため、図４に示すように、半導体モジュール４の取付部１６ａ乃至１６ｃの取付孔１８ａ乃至１８ｃに対応して、基板２の裏面と、基板２の他方の面、例えば表面とを貫通して、基板２の中央部よりも下部には、貫通孔２０ａ、２０ｂ、２０ｃが形成されている。また、基板２の裏面側において、各貫通孔２０ａ乃至２０ｃそれぞれの周囲には、半導体モジュール４の各電極と接続するための半導体素子パターン２２ａ、２２ｂ、２２ｃがそれぞれ形成されている。これら半導体素子パターン２２ａ、２２ｂ、２２ｃは、取付部１６ａ、１６ｂ、１６ｃよりも面積が大きく形成されている。また、図１（ｂ）、（ｃ）に示すように、基板２の表面の貫通孔２０ａ乃至２０ｃ周囲には、配線パターン２３ａ乃至２３ｃが後述する導電性のボルト２６ａ乃至２６ｃに対応する大きさに形成されている。
【００１６】
図１（ａ）に示すように、基板２の表面側の中央部から上部には、半導体モジュール４に接続される部品８、例えばスナバ回路を構成する抵抗器やコンデンサやダイオード等が表面実装によって取り付けられている。
【００１７】
基板２の裏面と半導体モジュール４の各取付部１６ａ乃至１６ｃとの間に、上述した端子６ａ乃至６ｃの一端部が挟み込まれている。第１の端子、例えば端子６ａは、導電金属性のＺ金具状のもので、その一端部が半導体モジュール４の中央にある取付部１６ａに対応する半導体素子パターン２２ａに接触しており、端子６ａには、貫通孔２０ａに対応して図５に示すように、貫通孔２４ａが形成されている。結合手段、例えば図１（ｂ）に示すように導電性のボルト２６ａが基板２の表面側から基板２の貫通孔２０ａ及び端子６ａの貫通孔２４ａに挿通されて、半導体モジュール４の取付部１６ａの取付孔１８ａ内に侵入し、ハウジング１０の凹所１７ａ内のナット１９ａに螺合している。これによって、半導体モジュール４の取付部１６ａは基板２の裏面側で半導体素子接続パターン２２ａに接続されるとともに、基板２の表面側で配線パターン２３ａに接続され、部品８とともに回路が構成される。端子６ａは、その中途、例えば基板２の下縁に対応する位置付近で、基板２の表面側に向けて折り曲げられており、その折り曲げ部分が、図１（ｂ）に示すように、基板２に形成した空間部、例えば基板２の下縁中央に形成した切り欠き２７を通過して基板２の表面よりも更に前方に突出し、その突出部分から下方に伸びた他端部が基板２の下縁よりも下方に位置している。このように、端子６ａは、基板２から外部に突出している。この端子６ａの突出した他端部に、図１（ｂ）、図５に示すように、貫通ねじ孔２８が形成されており、外部の電気回路に半導体モジュール４の中央の電極を接続するための取付金具３０が、基板２の表面側で貫通ねじ穴２８に重ねて配置され、図１（ａ）に示すように導電性のボルト３２ａによって端子６ａの他端に取り付けられている。これによって、半導体モジュール４の取付部１６ａは、外部の電気回路に接続されている。
【００１８】
第２の端子、例えば端子６ｂ及び第３の端子、例えば端子６ｃは、導電金属性で、端子６ａよりも幅広のＬ字金具状のもので、その一端部が半導体モジュール４において、中央の取付部１６ａの両側にある取付部１６ｂ、１６ｃに対応する半導体素子パターン２２ｂ、２２ｃに接触しており、貫通孔２０ｂ、２０ｃにそれぞれ対応して図５に示すように貫通孔２４ｂ、２４ｃが形成されている。図１（ｃ）に示すように、基板２の貫通孔２０ｂ、２０ｃ及び端子６ｂ、６ｃの貫通孔２４ｂ、２４ｃに挿通されて、半導体モジュール４の表面側から挿通された導電性のボルト２６ｂ、２６ｃが取付部１６ｂ、１６ｃの取付孔１８ｂ、１８ｃ内に侵入し、ハウジング１０の凹所１７ｂ、１７ｃ内のナット１９ｂ、１９ｃにそれぞれ螺合している。これによって、半導体モジュール４の取付部１６ｂ、１６ｃは基板２の裏面側で半導体素子接続パターン２２ｂ、２２ｃに接続されると共に、基板２の表面側で配線パターン２３ｂ、２３ｃに接続され、部品８とともに回路を構成している。そして、後述するように、端子６ｂ、６ｃの他端は基板から下方に向けて、基板２から外部に突出している。このようにして、ボルト２６ａ、２６ｂ、２６ｃによって、端子６ａ、端子６ｂ及び端子６ｃと、半導体モジュール４の基板２の裏面への取付と接続とが行われている。
【００１９】
端子６ｂ、６ｃは、いずれもそれらの一端部から端子６ａよりも広い面積を持ってまっすぐに下方に伸びて、基板２の下縁を通過して、第１の端子６ａの下端よりもさらに下方に所定距離だけ伸びて、下端部が基板２の表側に折り曲げられている。これらの折り曲げ部分に、ボルト３２ｂ、３２ｂ、３２ｃ、３２ｃによってブロック３４、３４、３６、３６に固定されて、基板２がブロック３４、３４、３６、３６上に機械的に支持されている。このように、端子６ｂ、６ｃは広い面積を持って基板２の外部に突出しているため、半導体モジュール４からの熱が、端子６ｂ、６ｃの広い面から効率よく放熱される。
【００２０】
また、各半導体モジュール４における取付部１６ａ、１６ｂ、１６ｃが設けられている面と反対側の面（ベース１２側の面）は、図１（ｂ）、（ｃ）に示すように放熱手段、例えばヒートシンク３７に取り付けられている。ヒートシンク３７は、基板２の上端よりも上部に位置し、基板２の裏面側全域を覆う大きさに形成されている。
【００２１】
端子６ａの折り曲げ部分が切り欠き２７内にあるので、切り欠き２７を形成せずに、基板２の下縁に端子６ａの折り曲げ部分を通過させた場合よりも基板２の上下方向に絶縁距離を大きくなっている。
【００２２】
なお、端子６ｂ、端子６ｃの両側は、それらの上端が切り落とされて、基板２の切り落とされた下縁と共同して、空間を形成しているが、これは取付金具３０が接続されているコード３８を、基板２の裏面側に引き出しやすくするためである。
【００２３】
この半導体素子取付基板では、部品８が表面実装されている基板２の裏面側の半導体素子パターン２２ａ、２２ｂ、２２ｃ上に端子６ａ、６ｂ、６ｃと半導体モジュール４の取付部１６ａ、１６ｂ、１６ｃを配置して、基板２の表面側からボルト２６ａ、２６ｂ、２６ｃで端子６ａ、６ｂ、６ｃと半導体モジュール４を基板２に取り付けることができる上に、電気的に接続することができる。このように、ボルト２６ａ、２６ｂ、２６ｃの螺合のみによって半導体モジュール４の基板２への取付、半導体モジュール４の端子６ａ、６ｂ、６ｃへの接続、部品８の半導体モジュール４の接続が行え、組み立て作業を容易にすることができる。そして、端子６ａ、６ｂ、６ｃは、基板２から外部に延在し、且つ端子６ａの突出した他端は基板２の表面側に、その両隣の端子６ｂ、６ｃとは基板２の裏面側に、基板２を挟んで前後に離間していることから、夫々の端子６ａ、６ｂ、６ｃの突出した部分の大きさや形状の設計の自由度が増し、その面積を大きくすることができる。そのため、半導体モジュール４の熱を、広い面積を持つ端子６ａ、６ｂ、６ｃから効率よく放熱することができる。
【００２４】
また、半導体素子パターン２２ａ、２２ｂ、２２ｃは、半導体モジュール４の取付部１６ａ、１６ｂ、１６ｃよりも大きな面積を有しているので、半導体モジュール４の放熱効果を高めることができる。
【００２５】
また基板２に部品８を面実装しているので、部品８はリードを有さず、基板２上に固定されているので、半導体素子取付基板を使用した装置を搬送する際に、振動が半導体素子取付基板に加わっても、部品のリードの断線による故障が生じない。また、半導体モジュール用のヒートシンク３７は、基板２の裏面全域を覆うことが可能な大きさであるので、部品８から放出された熱が、ヒートシンク３７によって吸収される。
【００２６】
上記の各実施形態では、半導体モジュール４には、３つの取付部を有するものを示したが、これに限ったものではなく、少なくとも２つの取付部を有する半導体モジュールを使用することができる。上記の実施形態では、部品８はスナバ回路用のものとしたが、これに限ったものではなく、半導体モジュール４の用途に応じた部品を使用することができる。また、部品８は、基板２の表面側に設けたが、表面側に代えて或いは表面側に加えて裏面側に部品を取り付けることもできる。上記の実施形態では、端子６ａはＺ金具状のものを、端子６ｂ、６ｃは、Ｌ字金具状のものを使用したが、これらに限ったものではなく、全ての端子が基板２の一方の面に対して取付可能なものであれば、その形状は任意である。
【符号の説明】
【００２７】
２  基板
４  半導体モジュール（半導体素子）
６ａ  ６ｂ  ６ｃ  端子
８  部品
２６ａ  ２６ｂ  ２６ｃ  ボルト（結合手段）
【図１】
2020120131.tif 000003
【図２】
2020120131.tif 000004
【図３】
2020120131.tif 000005
【図４】
2020120131.tif 000006
【図５】
2020120131.tif 000007