(57)【要約】      （修正有）【課題】スパイク状のノイズやリンギングノイズを、変換効率を大きく損ねることなく低減できる、超音波診断装置等の各種の装置で使用されるＤＣ／ＤＣコンバータを提供する。【解決手段】ＤＣ／ＤＣコンバータ１は、第１のスイッチング素子Ｑ１と、第１のスイッチング素子Ｑ１に接続されるダイオードＤ１と、第１のスイッチング素子Ｑ１及びダイオードＤ１の少なくとも一方に接続されるインダクタＬ１と、第１のスイッチング素子Ｑ１に並列に接続されるノイズ抑制回路であって、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路からなるノイズ抑制回路と、を備える。第２のスイッチング素子Ｑ２は、第１のスイッチング素子Ｑ１がオンにされるタイミングよりも所定のリードタイムだけ前にオンにされる。【選択図】図３
2020141482.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子と、
前記第１のスイッチング素子に接続されるダイオードと、
前記第１のスイッチング素子及び前記ダイオードの少なくとも一方に接続されるインダクタと、
前記第１のスイッチング素子に並列に接続されるノイズ抑制回路であって、第２のスイッチング素子と抵抗との直列回路からなるノイズ抑制回路と、
を備え、
前記第２のスイッチング素子は、前記第１のスイッチング素子がオンにされるタイミングよりも所定のリードタイムだけ前にオンにされる、
ＤＣ／ＤＣコンバータ。
【請求項２】
前記リードタイムは、前記ダイオードの逆回復時間と同じ時間、又は、前記逆回復時間にマージン時間を加えた時間である、
請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記第１のスイッチング素子は第１のパルス信号によってオンオフされ、前記第２のスイッチング素子は第２のパルス信号によってオンオフされる、
請求項１又は２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
遅延素子、をさらに備え、
前記第１のパルス信号は、前記第２のパルス信号を前記遅延素子により、前記リードタイムだけ遅延させた信号である、
請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
抵抗とキャパシタによって構成されるＲＣ遅延回路、をさらに備え、
前記第１のパルス信号は、前記第２のパルス信号を前記遅延回路により、前記リードタイムだけ遅延させた信号である、
請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記第２のパルス信号によって記第２のスイッチング素子をオンするタイミングは、前記第１のパルス信号によって記第１のスイッチング素子をオンするタイミングよりも、前記リードタイムだけ早く設定され、
前記第２のパルス信号によって記第２のスイッチング素子をオフするタイミングは、前記第１のパルス信号によって記第１のスイッチング素子がオンされてから前記第１のパルス信号によって記第１のスイッチング素子がオフされるまでの期間の任意のタイミングに設定される、
請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記ＤＣ／ＤＣコンバータは、非絶縁型として構成される、
請求項１乃至６のいずれか１項に記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記ＤＣ／ＤＣコンバータは、降圧型のバックコンバータとして構成される、
請求項７に記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記ＤＣ／ＤＣコンバータは、昇圧型のブーストコンバータとして構成される、
請求項７に記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記ＤＣ／ＤＣコンバータは、昇降圧型のバックブーストコンバータとして構成される、
請求項７に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
請求項１乃至１０のいずれか１項に記載のＤＣ／ＤＣコンバータ、を備える超音波診断装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、ＤＣ／ＤＣコンバータ及び超音波診断装置に関する。
【背景技術】
【０００２】
超音波診断装置、ＣＴ装置、ＭＲＩ装置等の医用画像診断装置では、高解像度でかつ高ＳＮＲの医用画像を生成が要求されており、このため、装置の内部で発生するノイズを可能な限り低く抑える必要がある。また、医用画像診断装置以外の機器、例えば、通信装置やコンピュータ等の情報処理装置においても、装置内部で発生するノイズを極力低く抑える必要がある。
【０００３】
装置内部のノイズ発生源の１つにＤＣ／ＤＣコンバータがある。ＤＣ／ＤＣコンバータは、直流電圧を別の直流電圧に変化するデバイスである。５０Ｈｚ／６０Ｈｚの商用交流を主電源とする多くの装置では、商用交流電源を整流回路で一旦所定の電圧の直流に変換する。そして、この直流電圧を、ＤＣ／ＤＣコンバータを用いて、装置内部の各種デバイスや各種集積回路の夫々の動作電源の規定電圧値に変換している。
【０００４】
ＤＣ／ＤＣコンバータの中には、三端子レギュレータ等と呼ばれるリニア方式のＤＣ／ＤＣコンバータもあるが、変換効率の観点から、スイッチング方式のＤＣ／ＤＣコンバータが広く用いられている。
【０００５】
スイッチング方式のＤＣ／ＤＣコンバータでは、スイッチング動作に伴って生じるスパイク状の電流が主なノイズ源となる。そこで、従来から、このスパイク状のノイズを抑制するための回路や、ノイズの発生自体を低減するデバイスの開発が行われている。
【０００６】
一方、超音波診断装置等の画像診断装置では、高画質化の技術が日々進められており、これに伴って、ＤＣ／ＤＣコンバータのノイズ低減に対する要望も益々高まっている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１８６９１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、超音波診断装置等の各種の装置で使用されるＤＣ／ＤＣコンバータのスパイク状のノイズやリンギングノイズを、変換効率を大きく損ねることなく、低減できるようにすることである。
【課題を解決するための手段】
【０００９】
一実施形態のＤＣ／ＤＣコンバータは、第１のスイッチング素子と、前記第１のスイッチング素子に接続されるダイオードと、前記第１のスイッチング素子及び前記ダイオードの少なくとも一方に接続されるインダクタと、前記第１のスイッチング素子に並列に接続されるノイズ抑制回路であって、第２のスイッチング素子と抵抗との直列回路からなるノイズ抑制回路と、を備え、前記第２のスイッチング素子は、前記第１のスイッチング素子がオンにされるタイミングよりも所定のリードタイムだけ前にオンにされる。
【図面の簡単な説明】
【００１０】
【図１】従来のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図２】従来のＤＣ／ＤＣコンバータの定常状態における動作タイミングチャート。
【図３】第１の実施形態のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図４】第１の実施形態のＤＣ／ＤＣコンバータのの定常状態における動作タイミングチャート。
【図５】第１の実施形態の変形例１のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図６】第１の実施形態の変形例２のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図７】第１の実施形態の変形例３のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図８】第１の実施形態の変形例３のＤＣ／ＤＣコンバータのの定常状態における動作タイミングチャート。
【図９】第２の実施形態のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図１０】第３の実施形態のＤＣ／ＤＣコンバータの回路構成例を示す図。
【図１１】超音波診断装置の構成例を示すブロック図。
【発明を実施するための形態】
【００１１】
（ＤＣ／ＤＣコンバータ）
以下、本発明の実施形態を添付図面に基づいて説明するが、その前に従来のＤＣ／ＤＣコンバータの課題について簡単に説明する。
【００１２】
図１は、従来のＤＣ／ＤＣコンバータ１００の典型的な回路例を示す図である。非絶縁型のＤＣ／ＤＣコンバータには、主に３つのタイプがある。第１のタイプは、出力が入力よりも低い電圧に変換される降圧型ＤＣ／ＤＣコンバータ（バックコンバータとも呼ばれる）である。第２のタイプは、出力が入力よりも高い電圧に変換される昇圧型ＤＣ／ＤＣコンバータ（ブーストコンバータとも呼ばれる）である。第３のタイプは、出力が入力よりも低い電圧と高い電圧の両方に変換され得る昇降圧型ＤＣ／ＤＣコンバータ（バックブーストコンバータとも呼ばれる）である。
【００１３】
図１は、これら３つのタイプのうち、降圧型のＤＣ／ＤＣコンバータ１００の回路例を示している。後述するスパイク状ノイズに関する課題は上記の３つのタイプに共通する。そこで、図１に示す従来のＤＣ／ＤＣコンバータ１００を用いて、この回路の概略動作と、スパイク状ノイズに関する課題について説明する。
【００１４】
ＤＣ／ＤＣコンバータ１００では、入力端である「Ｖin」と「ＧＮＤ（グランド）」間に入力電圧Ｖinが印加され、出力端である「Ｖout」と「ＧＮＤ」間にＶoutの電圧が出力される。
【００１５】
従来のＤＣ／ＤＣコンバータ１００を構成する主要な素子は、スイッチング素子Ｑ１、ダイオードＤ１、及び、インダクタＬ１の３つの素子である。この他、入力端と出力端に夫々並列に、平滑コンデンサＣ１とＣ２が設けられている。
【００１６】
スイッチング素子Ｑ１は、例えば、ＦＥＴ（Field Effect Transistor）であり、ドレインからソースに流れる電流Ｉds（Ｑ１）を、ゲートに印加されるパルス信号のオンオフに応じてスイッチングする。即ち、パルス信号がオンのとき、スイッチング素子Ｑ1がオン（クローズ）となり、ドレイン−ソース間に電流Ｉds（Ｑ１）が流れ、パルス信号がオフのとき、スイッチング素子Ｑ1もオフ（オープン）となり、ドレイン−ソース間には電流が流れない。
【００１７】
ダイオードＤ１はフリーホイールダイオードとも呼ばれる。ダイオードＤ１は、パルス信号がオンのときは逆バイアスとなり、スイッチング素子Ｑ１を流れる電流はグランドへは流れず、インダクタＬ１に流入する。一方、パルス信号がオフのときは順バイアスとなり、ダイオードＤ１のアノード側（グランド側）からカソード側に流れる順方向電流Ｉｆ（Ｄ１）は、スイッチング素子Ｑ１側には流れず、インダクタＬ１に流入する。
【００１８】
図２は、ＤＣ／ＤＣコンバータ１００の定常状態における動作を説明するための電圧電流波形を模式的に示すタイミングチャートである。
【００１９】
図２の上段は、スイッチング素子Ｑ１のドレイン−ソース間に印加されるパル信号の電圧（Ｖg1-Vs）のタイミングチャートを示す。パルス信号の電圧（Ｖg1-Vs）が所定の閾値電圧Ｖthを超えると（即ち、パルス信号がオンとなると）、スイッチング素子Ｑ１もオンとなる（即ち、クローズとなる）。逆に、パルス信号の電圧（Ｖg1-Vs）が所定の閾値電圧Ｖthよりも低くなると（即ち、パルス信号がオフとなると）、スイッチング素子Ｑ１もオフとなる（即ち、オープンとなる）。
【００２０】
図２の中段は、パルス信号のオンオフに連動して変化する、スイッチング素子Ｑ１を流れる電流Ｉds（Ｑ１）のタイミングチャートである。同様に、図２の下段は、パルス信号のオンオフに連動して変化する、ダイオードＤ１を流れる電流Ｉf（Ｄ１）のタイミングチャートである。
【００２１】
電流Ｉds（Ｑ１）と電流Ｉf（Ｄ１）に共通するスパイク状の電流は逆回復電流と呼ばれるものである。逆回復電流とは、ダイオードＤ１が順バイアス状態から逆バイアス状態に切り替わったとき、直ぐには電流がゼロにならず、わずかな時間ではあるものの、順方向電流とは逆の方向に流れる電流のことである。逆回復電流が流れる期間は、逆回復時間τrrと呼ばれている。
【００２２】
図１に示すＤＣ／ＤＣコンバータ１００において、パルス信号がオフの期間は、ダイオードＤ１は順バイアスの状態であり、順方向電流Ｉf（Ｄ１）が流れている。この状態からパルス信号がオンに切り替わると、ダイオードＤ１は順バイアスから逆バイアスの状態となるため、ダイオードＤ１には、図２の下段に示すように負の方向（カソードからアノードに向かう方向）の電流、即ち、上述した逆回復電流が流れる。逆回復電流は、パルス信号がオンとなった後、入力電圧端Ｖinからグランド側に向かう方向に、スイッチング素子Ｑ１及びダイオードＤ１を通って逆回復時間τrrの期間だけ流れ、その後ゼロとなる。
【００２３】
パルス信号がオンからオフに切り替わるタイミング（即ち、ダイオードＤ１が逆バイアスから順バイアスに切り替わるタイミング）では、逆回復電流は発生しない。パルス信号がオフの期間は、図２の下段に示すように、ダイオードＤ１には電流値Ｉ５からＩ４に向かってほぼリニアに減少する順方向電流Ｉf（Ｄ１）が流れる。この順方向電流Ｉf（Ｄ１）は、ダイオードＤ１のカソードからインダクタＬ１に流入する。
【００２４】
一方、ダイオードＤ１に流れる逆回復電流に連動して、スイッチング素子Ｑ１のドレインからソースへも、同じ電流値の逆回復電流が流れることになる。
【００２５】
逆回復時間τrrが経過した後のスイッチング素子Ｑ１がオンの期間は、スイッチング素子Ｑ１を流れる電流Ｉds（Ｑ１）は、例えば所定の電流Ｉ４からＩ５まで、ほぼリニアに増加する。この電流Ｉds（Ｑ１）は、スイッチング素子Ｑ１のソースからインダクタＬ１に流入する。スイッチング素子Ｑ１がオフになると、電流Ｉds（Ｑ１）はゼロになる。
【００２６】
このように、インダクタＬ１には、パルス信号がオンの期間は、電流値Ｉ４からＩ５まで増加する電流Ｉds（Ｑ１）が流入し、パルス信号がオフの期間は、電流値Ｉ５からＩ４に減少する電流Ｉf（Ｄ１）が流れる。
【００２７】
一方、スイッチング素子Ｑ１とダイオードＤ１には、電流値がＩ４からＩ５まで増加する、或いは、電流値がＩ４からＩ５まで減少する台形状の電流の他、上述した逆回復電流が流れる。この逆回復電流は無視できない大きな値を示すため、スパイク状のノイズ源となる。また、この逆回復電流の直後にリンギングが発生することもあり、このリンギングもノイズ源となる。
【００２８】
また、大きな電力を取り扱うＤＣ／ＤＣコンバータの場合、大きな逆回復電流によって、電力損失が無視できない程度となってくる。
【００２９】
上述した逆回復電流は、ダイオードＤ１が持つ潜在的な性質に起因するものであり、逆回復時間τrrを短縮することで、その影響を低減することができる。逆回復時間τrrの小さなダイオードとして、ファーストリカバリダイオードと呼ばれるダイオードや、ショットキーバリアダイオードが知られている。そこで、従来から、医用画像処理装置等で使用されるＤＣ／ＤＣコンバータでは、これらの低雑音型のダイオードが使用されてきた。
【００３０】
しかしながら、逆回復電流がほぼゼロであると言われているショットキーバリアダイオードであっても、実際には、かなりの大きさの逆回復電流が流れることが判明している。例えば、逆回復時間τrrは数ナノ秒程度と短いものの、逆回復電流は１００乃至２００アンペア程度、場合によっては数百アンペア程度の大電流になり得ることが知られている。
【００３１】
そこで、以下に説明する各実施形態のＤＣ／ＤＣコンバータ１では、回路規模をそれ程大きくすることなく、上述した逆回復電流を低減することができる回路構成としている。
【００３２】
図３は、第１の実施形態に係るＤＣ／ＤＣコンバータ１の回路例を示す図である。第１の実施形態のＤＣ／ＤＣコンバータ１は、降圧型のＤＣ／ＤＣコンバータ１（バックコンバータ）として構成されている。第１の実施形態に係るＤＣ／ＤＣコンバータ１と従来のＤＣ／ＤＣコンバータ１００との相違点は、スイッチング素子Ｑ１（以下、第１のスイッチング素子Ｑ１と呼ぶ）と並列に、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路からなる逆回復電流抑制回路（即ち、ノイズ抑制回路）が設けられている点である。
【００３３】
第１のスイッチング素子Ｑ１のゲートにはパルス信号源Ｖｐから、遅延素子ＤＬ１を介して、ゲート電圧Ｖg１とて第１のパルス信号が印加される。一方、第２のスイッチング素子Ｑ２のゲートには同じくパルス信号源Ｖｐから、遅延なしで、ゲート電圧Ｖg２として第２のパルス信号が印加される。
【００３４】
図４は、第１の実施形態のＤＣ／ＤＣコンバータ１の定常状態における動作を説明するための電圧電流波形を模式的に示すタイミングチャートである。
【００３５】
図４の１段目は、第１のスイッチング素子Ｑ１のドレイン−ソース間に印加される第１のパルス信号の電圧（Ｖg1-Vs）のタイミングチャートを示す。第１のパルス信号の電圧（Ｖg1-Vs）が所定の閾値電圧Ｖthを超えると（即ち、第１のパルス信号がオンとなると）、スイッチング素子Ｑ１もオンとなる（即ち、クローズとなる）。逆に、第１のパルス信号の電圧（Ｖg１-Vs）が所定の閾値電圧Ｖthよりも低くなると（即ち、第１のパルス信号がオフとなると）、スイッチング素子Ｑ１もオフとなる（即ち、オープンとなる）。
【００３６】
図４の２段目は、第２のスイッチング素子Ｑ２のドレイン−ソース間に印加される第２のパルス信号の電圧（Ｖg２-Vs）のタイミングチャートを示す。第２のパルス信号の波形は第１のパルス信号の波形と相似であり、リードタイムＬＴだけ、第１のパルス信号に先行する波形となっている。第２のパルス信号の電圧（Ｖg２-Vs）が所定の閾値電圧Ｖthを超えると（即ち、第２のパルス信号がオンとなると）、スイッチング素子Ｑ２もオンとなる（即ち、クローズとなる）。逆に、第２のパルス信号の電圧（Ｖg２-Vs）が所定の閾値電圧Ｖthよりも低くなると（即ち、第２のパルス信号がオフとなると）、スイッチング素子Ｑ２もオフとなる（即ち、オープンとなる）。
【００３７】
図４の３段目は、第１のパルス信号のオンオフに連動して変化する、スイッチング素子Ｑ１を流れる電流Ｉds（Ｑ１）のタイミングチャートである。また、第４の４段目は、第２のパルス信号のオンオフに連動して変化する、スイッチング素子Ｑ２を流れる電流Ｉds（Ｑ２）のタイミングチャートである。そして、図４の最下段は、第１のパルス信号のオンオフ及び第２のパルス信号のオンオフの夫々に連動して変化する、ダイオードＤ１を流れる電流Ｉf（Ｄ１）のタイミングチャートである。
【００３８】
前述したように、逆回復電流は、ダイオードＤ１が順バイアス状態から逆バイアス状態に切り替わった直後に発生する。図３の回路に示すように、第１の実施形態のＤＣ／ＤＣコンバータ１では、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路からなる逆回復電流抑制回路が第１のスイッチング素子Ｑ１と並列に設けられている。したがって、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２とが同時にオフの期間において、ダイオードＤ１は順バイアス状態となり、順方向電流Ｉｆ（Ｄ１）がグランドからダイオードＤ１を通って、インダクタＬ１に流入する。順方向電流Ｉｆ（Ｄ１）は、図４の最下段の左側に示すように、第１、第２のスイッチング素子Ｑ１、Ｑ２が同時にオフの期間は、例えば、電流値Ｉ５からほぼリニアにゆっくり減少している。
【００３９】
ここで、第２のスイッチング素子Ｑ２の方が、第１のスイッチング素子Ｑ１よりもリードタイムＬＴだけ先にオンとなる。第２のスイッチング素子Ｑ２のオンにより、ダイオードＤ１は順バイアス状態から逆バイアス状態に切り替わる。そして、この切り替わりの直後に、逆回復電流が逆回復期間τrrの期間流れる。
【００４０】
第１の実施形態のＤＣ／ＤＣコンバータ１では、第１のスイッチング素子Ｑ１がオフの状態のまま、第２のスイッチング素子Ｑ２が先にオンとなるため、入力電圧端Ｖinからグランド側に向かう逆回復電流は、抵抗Ｒ１及び第２のスイッチング素子Ｑ２の直列接続回路を通ってダイオードＤ１を流れる。
【００４１】
このため、第１の実施形態のＤＣ／ＤＣコンバータ１では、逆回復電流が、抵抗Ｒ１によって電流制限を受けることになる。この結果、逆回復電流のピーク値は大幅に抑制されることになる。
【００４２】
従来のＤＣ／ＤＣコンバータ１００では、入力電圧端ＶinとダイオードＤ１のカソードとの間にはスイッチング素子Ｑ１のみしかない。また、スイッチング素子Ｑ１がオンのときの内部抵抗は非常に小さい。このため、逆回復電流のピーク値は非常に大きな値、例えば、１００乃至２００アンペア程度、或いは、数百アンペアとなり得る。
【００４３】
これに対して、第１の実施形態のＤＣ／ＤＣコンバータ１では、入力電圧端ＶinとダイオードＤ１のカソードとの間は、第１のスイッチング素子Ｑ１と、抵抗Ｒ１及び第２のスイッチング素子Ｑ２からなる直列回路とが並列接続されている。このため、第２のスイッチング素子Ｑ２がオンとなり、次に第１のスイッチング素子Ｑ１がオンとなるまでのリードタイムＬＴの期間は、入力電圧端ＶinとダイオードＤ１のカソードとの間の合成抵抗は、実質的に抵抗Ｒ１に等しくなり、逆回復電流は、この抵抗Ｒ１によって電流制限を受けることになる。
【００４４】
この結果、図４の最下段に示すように、逆回復電流はＩ３（＝−（Ｉ１−Ｉ２））となり、従来のＤＣ／ＤＣコンバータ１００の逆回復電流よりも大幅に少なくなる。抵抗Ｒ１の抵抗値は、例えば数オーム程度、或いは、５乃至１０オーム程度に設定される。したがって、入力電圧Ｖinの電圧を例えば１０ボルトとし、抵抗Ｒ１の抵抗値を例えば１０オームとすると、逆回復電流のピーク値は、１アンペアとなる。
【００４５】
従来のＤＣ／ＤＣコンバータ１００における逆回復電流のピーク値が１００乃至２００アンペア程度で非常に大きな値を示したのに対して、第１の実施形態のＤＣ／ＤＣコンバータ１における逆回復電流のピーク値は数アンペア程度、例えば、１アンペア程度となり、大幅に抑制される。
【００４６】
逆回復時間τrrを過ぎるとダイオードＤ１の順方向電流Ｉｆ（Ｄ１）はゼロとなる。その後、第１のスイッチング素子Ｑ１がオンからオフに切り替わると、ダイオードＤ１は逆バイアス状態から順バイアス状態に戻り、ダイオードＤ１には、電流値Ｉ５からほぼリニアにゆっくり減少する順方向電流Ｉf(Ｄ１)が流れる。
【００４７】
一方、第２のスイッチング素子Ｑ２がオンであり第１のスイッチング素子Ｑ１がオフの期間、即ち、リードタイムＬＴの期間は、第２のスイッチング素子Ｑ２には、右肩上がりの時間幅ＬＴの台形状の電流と逆回復電流とが加算された電流が流れる。その後、ごくわずかな微小電流、例えば、数ミリアンペアの微小電流が第２のスイッチング素子Ｑ２を流れる。この期間は、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２が同時にオンとなる期間であり、第１のスイッチング素子Ｑ１がオン時の内部抵抗は抵抗Ｒ１に対して十分小さいため、大部分の電流Ｉds(Ｑ１)が第１のスイッチング素子Ｑ１の方を流れるため、第２のスイッチング素子Ｑ２を流れる電流Ｉds(Ｑ２)はごく僅かとなる。
【００４８】
第１のパルス信号と第２のパルス信号の時間差、即ち、リードタイムＬＴは、この期間ＬＴに、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路側に逆回復電流を流すために設定されている。したがって、リードタイムＬＴは、ダイオードＤ１の逆回復時間τrrと同じ時間、或いは、逆回復時間τrrに所定のマージン、例えば、逆回復時間τrrの１０％乃至５０％のマージンを加えた時間が好ましい。
【００４９】
上述した第１の実施形態のＤＣ／ＤＣコンバータ１によれば、第１のスイッチング素子Ｑ１と並列に、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路を設け、また、第１のスイッチング素子Ｑ１のゲートに遅延素子ＤＬ１を設けるという、比較的小規模な回路変更により、逆回復電流のピーク値を大幅に低減することができる。この結果、逆回復電流に起因するスパイク状のノイズの発生を大幅に抑制することができる。
【００５０】
また、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路に電流が流れる期間は全体の時間比率のごく一部であり、また、電流値もわずかである。このため、ＤＣ／ＤＣコンバータ１の電力消費の増加は少なく、変換効率を大きく損ねることがない。
【００５１】
さらに、前述したように、大きな電力を取り扱うＤＣ／ＤＣコンバータの場合、大きな逆回復電流によって、電力損失が無視できない程度となってくる。これに対して、第１の実施形態のＤＣ／ＤＣコンバータ１によれば、逆回復電流が低減されるため、電力変換効率も向上する。
【００５２】
図５は、第１の実施形態の変形例１に係るＤＣ／ＤＣコンバータ１の回路構成例を示す図である。第１の実施形態の変形例１は、所謂、同期型のＤＣ／ＤＣコンバータ１として構成されている点が、前述の第１の実施形態と異なっているが、どちらも、降圧型のＤＣ／ＤＣコンバータ１（バックコンバータ）である点では共通している。
【００５３】
同期型のＤＣ／ＤＣコンバータ１は、第３のスイッチング素子Ｑ３を有しており、第１のスイッチング素子Ｑ１のゲートに印加する第１のパルス信号とは逆特性の第３のパルス信号を第３のスイッチング素子Ｑ３に印加する。このため、第３のパルス信号を生成するための回路と追加のスイッチング素子Ｑ３が必要となり、第１の実施形態よりも回路規模は大きくなる。しかしながら、第３のスイッチング素子Ｑ３の順方向電圧の方が、図３に示すダイオードＤ１の順方向電圧よりも小さいため、変換効率が高いという利点がある。
【００５４】
変形例１の回路においても、第１のスイッチング素子Ｑ１と並列に、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路を設け、また、第１のスイッチング素子Ｑ１のゲートに遅延素子ＤＬ１を設けるという回路構成は、前述した第１の実施形態（図３）と同じである。したがって、第１の実施形態の変形例１においても、第１の実施形態と同様の効果が得られる。
【００５５】
図６は、第１の実施形態の変形例２に係るＤＣ／ＤＣコンバータ１の回路構成例を示す図である。第１の実施形態の変形例２は、第１の実施形態（図３）における遅延素子ＤＬ１を、抵抗Ｒ２とコンデンサＣ３とから成るＣＲ遅延回路、及び、ＣＲ遅延回路を挟むインバータに置き換えたものである。リードタイムＬＴの値は、抵抗Ｒ２とコンデンサＣ３の時定数によって調整することができる。第１の実施形態の変形例２におけるその他の構成は第１の実施形態と同じである。したがって、第１の実施形態と同様に、第１の実施形態の変形例２においても、逆回復電流の低減、及び、これに伴って得られるスパイク状ノイズの低減という効果が得られる。
【００５６】
図７は、第１の実施形態の変形例３に係るＤＣ／ＤＣコンバータ１の回路構成例を示す図である。第１の実施形態の変形例３は、第１のパルス信号を発生する第１のパルス信号源ＶpHと、第２のパルス信号を発生する第２のパルス信号源ＶpLとを、夫々別個に設けている点が、図３に示す第１の実施形態と異なっている。第１のパルス信号源ＶpHで生成される第１のパルス信号は、第１のスイッチング素子Ｑ１のゲートに印加される一方、第２のパルス信号源ＶpLで生成される第２のパルス信号は、第２のスイッチング素子Ｑ２のゲートに印加される。このような構成により、変形例３では、第１のスイッチング素子Ｑ１をオンオフするタイミングと、第２のスイッチング素子Ｑ２をオンオフするタイミングを独立に制御することができる。
【００５７】
図８は、第１の実施形態の変形例３に係るＤＣ／ＤＣコンバータ１の定常状態における動作を説明するための電圧電流波形を模式的に示すタイミングチャートである。２段目に示す第２のスイッチング素子Ｑ２のオンオフのタイミング以外は、第１の実施形態のタイミングチャート（図４）と同じである。
【００５８】
第１の実施形態の変形例３では、第２のスイッチング素子Ｑ２のオンタイミングに関しては、第１の実施形態と同様に、第１のスイッチング素子Ｑ１のオンタイミングよりもリードタイムＬＴだけ先だって印加される。一方、第２のスイッチング素子Ｑ２をオフするタイミングは、第１のスイッチング素子Ｑ１がオンの期間中の任意の時間に設定することができる。第１の実施形態の変形例３においても、第１の実施形態と同様の効果が得られる。
【００５９】
図９は、第２の実施形態に係るＤＣ／ＤＣコンバータ１の回路構成例を示す図である。第２の実施形態のＤＣ／ＤＣコンバータ１は、昇圧型のＤＣ／ＤＣコンバータ１（ブーストコンバータ）として構成されている。
【００６０】
図９と図３とを比較するとわかるように、第２の実施形態の昇圧型のＤＣ／ＤＣコンバータ１（図９）と、第１の実施形態の降圧型のＤＣ／ＤＣコンバータ１（図３）とでは、インダクタＬ１、第１のスイッチング素子Ｑ１、及び、ダイオードＤ１の配置関係が異なっている。図９に示すインダクタＬ１、第１のスイッチング素子Ｑ１、及び、ダイオードＤ１の配置によって、出力電圧を入力電圧よりも高い電圧に変換するＤＣ／ＤＣコンバータ１を得ることができる。
【００６１】
その一方で、第１のスイッチング素子Ｑ１と並列に、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路を設け、また、第１のスイッチング素子Ｑ１のゲートに遅延素子ＤＬ１を設けるという点に関しては、第１の実施形態及びその各変形例と、第２の実施形態との間で異なるところはない。
【００６２】
第２の実施形態においても、ダイオードＤ１が順バイアス状態から逆バイアス状態に変化した直後に逆回復電流が発生する。しかしながら、この逆回復電流は、リードタイムＬＴの期間に、第２のスイッチング素子Ｑ２と抵抗Ｒ１との直列回路側に流れるため、抵抗Ｒ１によって電流制限される。この結果、逆回復電流を抑制することができる。このように、第２の実施形態においても、第１の実施形態と同じ効果が得られる。
【００６３】
図１０は、第３の実施形態に係るＤＣ／ＤＣコンバータ１の回路構成例を示す図である。第３の実施形態のＤＣ／ＤＣコンバータ１は、昇降圧型のＤＣ／ＤＣコンバータ１（バック・ブーストコンバータ）として構成されている。昇降圧型のＤＣ／ＤＣコンバータ１は、第１の実施形態の降圧型のＤＣ／ＤＣコンバータ１の回路構成（図３）と、第２の実施形態の昇圧型のＤＣ／ＤＣコンバータ１の回路構成（図９）とを組み合わせた回路構成となっている。
【００６４】
図１０から判るように、昇降圧型のＤＣ／ＤＣコンバータ１の回路構成は、インダクタＬ１の入力側において、第１のスイッチング素子Ｑ１及び第１のダイオードＤ１が降圧型のＤＣ／ＤＣコンバータ１の配列となっている。そして、第１のスイッチング素子Ｑ１と並列に、第２のスイッチング素子Ｑ２と第１の抵抗Ｒ１との直列回路を設け、また、第１のスイッチング素子Ｑ１のゲートに第１の遅延素子ＤＬ１を設けている。このような回路構成により、第１の実施形態と同様に、第１のダイオードＤ１で発生する逆回復電流を抑制することができる。
【００６５】
一方、昇降圧型のＤＣ／ＤＣコンバータ１のインダクタＬ１の出力側は、第３のスイッチング素子Ｑ３及び第２のダイオードＤ２が降圧型のＤＣ／ＤＣコンバータ１の配列となっている。そして、第３のスイッチング素子Ｑ３と並列に、第４のスイッチング素子Ｑ４と第２の抵抗Ｒ２との直列回路を設け、また、第３のスイッチング素子Ｑ３のゲートに第２の遅延素子ＤＬ２を設けている。このような回路構成により、第２の実施形態と同様に、第２のダイオードＤ２で発生する逆回復電流を抑制することができる。上記のように、第３の施形態においても、第１の実施形態と同じ効果が得られる。
【００６６】
（超音波診断装置）
図１１は、上述した各実施形態及び各変形例のＤＣ／ＤＣコンバータ１を具備した超音波診断装置１０の構成例を示すブロック図である。
【００６７】
超音波診断装置１０は、例えば、超音波プローブ１１、送信回路１２、ビームフォーマ１３、捜査制御回路１４、信号処理回路１５、画像処理回路１６、ディスプレイ１７、制御回路１８、入力デバイス１９を備えている。
【００６８】
超音波プローブ１１は、送信回路１２で生成された超音波パルスを被検体に向けて送信すると共に、被検体からの反射波を受信する。ビームフォーマ１３は、超音波プローブ１１で受信された反射波に対して重みづけ加算処理等を行うことにより、受信ビームを形成する。また、ビームフォーマ１３は、走査制御回路１４からの制御信号によって受信ビームの方向を走査する。信号処理回路１５は、ビーム形成処理された受信信号に対して、対数検波処理、相関処理、ドップラ処理等の信号処理を行う。画像処理回路１６は、信号処理後の信号と走査角等の情報に基づいて、Ｂモード画像、ドップラモード画像、カラードップラーモード画像等の画像を生成する。ディスプレイ１７は生成された画像を表示する。入力デバイス１９は、マウス、トラックボール、タッチパネル等の操作デバイスである。制御回路１８は、入力デバイス１９から入力された操作情報やデータ等に基づいて、超音波診断装置１０の各部を制御するための制御信号を生成する。
【００６９】
一方、整流回路２０は、外部から入力される商用交流電源２１を整流して直流電圧に変換する。そして、ＤＣ／ＤＣコンバータ１は、この直流電圧を超音波診断装置１０の各部に必要な所定の直流電圧に変換する。
【００７０】
ＤＣ／ＤＣコンバータ１として、前述した各実施形態各変形例の回路を用いることにより、スイッチングによって発生する逆回復電流を抑制することが可能となり、スパイク状ノイズやリンギングノイズを低減することができる。この結果、超音波診断装置１０は、ノイズの少ない高品質の医用画像を生成することができる。
【００７１】
以上説明してきたように、各実施形態のＤＣ／ＤＣコンバータ１によれば、超音波診断装置等の各種の装置で使用されるＤＣ／ＤＣコンバータのスパイク状のノイズやリンギングノイズを、変換効率を大きく損ねることなく、低減できる。
【００７２】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００７３】
１  ＤＣ／ＤＣコンバータ
Ｑ１、Ｑ２，Ｑ３，Ｑ４  スイッチング素子
Ｄ１、Ｄ２  ダイオード
Ｌ１  インダクタ
Ｒ１、Ｒ２  抵抗
Ｃ１、Ｃ２、Ｃ３  平滑コンデンサ
ＤＬ１、ＤＬ２  遅延素子
１０  超音波診断装置
【図１】
2020141482.tif 000003
【図２】
2020141482.tif 000004
【図３】
2020141482.tif 000005
【図４】
2020141482.tif 000006
【図５】
2020141482.tif 000007
【図６】
2020141482.tif 000008
【図７】
2020141482.tif 000009
【図８】
2020141482.tif 000010
【図９】
2020141482.tif 000011
【図１０】
2020141482.tif 000012
【図１１】
2020141482.tif 000013