(57)【要約】      （修正有）【課題】電源装置の出力電圧を最大化する技術を提供する。【解決手段】電源装置は、変圧器１０５と、前記変圧器の１次側の第１巻線に接続される第２端子に電圧を印加する電圧印加手段１１６と、前記第１巻線の第１端子に接続され、オン状態において前記第１端子と前記第２端子との間で電流を流し、オフ状態において前記第１端子と前記第２端子との間で電流が流れることを阻止する駆動手段１０２と、前記変圧器の２次側の第２巻線に接続され、前記第２巻線に生じる交流電圧を整流する整流手段と、駆動周波数の１周期の内のオン期間の間、前記駆動手段を前記オン状態とし、前記１周期の残りの期間の間、前記駆動手段を前記オフ状態とすることで前記駆動手段を駆動制御する制御手段１００（ＣＰＵ）と、を備える。制御手段は、第２端子に生じる共振電圧が最大となるタイミングにおいて駆動手段をオフ状態からオン状態に切り替える。【選択図】図１
2020065431.tif 000002
【特許請求の範囲】
【請求項１】
変圧器と、
前記変圧器の１次側の第１巻線に接続される第１端子に電圧を印加する電圧印加手段と、
前記第１巻線の第２端子に接続され、オン状態において前記第１端子と前記第２端子との間で電流を流し、オフ状態において前記第１端子と前記第２端子との間で電流が流れることを阻止する駆動手段と、
前記変圧器の２次側の第２巻線に接続され、前記第２巻線に生じる交流電圧を整流する整流手段と、
駆動周波数の１周期の内のオン期間の間、前記駆動手段を前記オン状態とし、前記１周期の残りの期間の間、前記駆動手段を前記オフ状態とすることで前記駆動手段を駆動制御する制御手段と、
を備え、
前記制御手段は、前記第２端子に生じる共振電圧が最大となるタイミングにおいて前記駆動手段を前記オフ状態から前記オン状態に切り替えることを特徴とする電源装置。
【請求項２】
前記オン期間は、固定期間であり、
前記駆動周波数は、前記駆動手段を前記オフ状態から前記オン状態に切り替えるタイミングにおいて、前記第２端子に生じる共振電圧が最大となる様に決定されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記第２端子の電圧を測定する測定手段をさらに備えており、
前記制御手段は、所定の周波数範囲内において周波数を異ならせながら前記駆動手段を駆動制御し、前記駆動手段の状態を前記オフ状態から前記オン状態に切り替えた際の前記第２端子の電圧を前記測定手段により測定することで、前記駆動周波数を決定することを特徴とする請求項１又は２に記載の電源装置。
【請求項４】
前記制御手段は、前記駆動手段の状態を前記オフ状態から前記オン状態に切り替えた際の前記第２端子の電圧を最大にする周波数を前記駆動周波数に決定することを特徴とする請求項３に記載の電源装置。
【請求項５】
前記整流手段に接続される負荷に流れる電流を測定する測定手段をさらに備えており、
前記制御手段は、所定の周波数範囲内において周波数を異ならせながら前記駆動手段を駆動制御し、前記負荷に流れる電流を前記測定手段により測定することで、前記駆動周波数を決定することを特徴とする請求項１又は２に記載の電源装置。
【請求項６】
前記制御手段は、前記負荷に流れる電流を最大にする周波数を前記駆動周波数に決定することを特徴とする請求項５に記載の電源装置。
【請求項７】
前記整流手段の出力電圧を測定する測定手段をさらに備えており、
前記制御手段は、所定の周波数範囲内において周波数を異ならせながら前記駆動手段を駆動し、前記出力電圧を前記測定手段により測定することで、前記駆動周波数を決定することを特徴とする請求項１又は２に記載の電源装置。
【請求項８】
前記制御手段は、前記出力電圧を最大にする周波数を前記駆動周波数に決定することを特徴とする請求項７に記載の電源装置。
【請求項９】
前記駆動周波数は、固定周波数であり、
前記オン期間は、前記駆動手段を前記オフ状態から前記オン状態に切り替えるタイミングにおいて、前記第２端子に生じる共振電圧が最大となる様に決定されていることを特徴とする請求項１に記載の電源装置。
【請求項１０】
前記第２端子の電圧を測定する測定手段をさらに備えており、
前記制御手段は、所定の期間範囲内において前記駆動手段を前記オン状態とする期間を異ならせながら前記駆動手段を駆動制御し、前記駆動手段の状態を前記オフ状態から前記オン状態に切り替えた際の前記第２端子の電圧を前記測定手段により測定することで、前記オン期間を決定することを特徴とする請求項１又は６に記載の電源装置。
【請求項１１】
前記整流手段に接続される負荷に流れる電流を測定する測定手段をさらに備えており、
前記制御手段は、所定の期間範囲内において前記駆動手段を前記オン状態とする期間を異ならせながら前記駆動手段を駆動制御し、前記負荷に流れる電流を前記測定手段により測定することで、前記オン期間を決定することを特徴とする請求項１又は６に記載の電源装置。
【請求項１２】
前記整流手段の出力電圧を測定する測定手段をさらに備えており、
前記制御手段は、所定の期間範囲内において前記駆動手段を前記オン状態とする期間を異ならせながら前記駆動手段を駆動制御し、前記出力電圧を前記測定手段により測定することで、前記オン期間を決定することを特徴とする請求項１又は６に記載の電源装置。
【請求項１３】
前記制御手段は、前記電圧印加手段が前記第１端子に印加する電圧を制御することで、前記整流手段の出力電圧を制御することを特徴する請求項１から１２のいずれか１項に記載の電源装置。
【請求項１４】
請求項１から１３のいずれか１項に記載の電源装置と、
前記整流手段の出力電圧を使用して画像形成を行う画像形成手段と、
を備えていることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源装置の制御技術に関する。
【背景技術】
【０００２】
画像形成装置で使用する直流高電圧を生成するため、変圧器で昇圧した電圧を整流・平滑化する直流電源装置が利用されている。近年、画像形成装置の高速化に伴い、直流電源装置に要求される出力電圧が高くなっている。直流電源装置の出力電圧を高くするためには、変圧器の巻数比を高くしたり、変圧器の入力電圧を高くしたりする方法が考えられる。しかしながら、これらの方法は、回路規模が大きくなるためコストアップの要因となり得る。
【０００３】
一方、変圧器を駆動する駆動回路の駆動周波数を高くすることで、回路規模を増大させることなく出力電圧を高くすることができる。しかしながら、駆動周波数を高くすると、変圧器のインダクタンス成分と浮遊容量成分との共振により出力電圧が発振してしまう。このため、特許文献１は、駆動周波数を変化させることで出力電圧を安定させる構成を開示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平９−１９１４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の構成は、出力電圧を高くする駆動周波数と、出力電圧を低くする駆動周波数とを混在して使用するものであり、出力電圧の安定化は可能であるが、出力電圧を最大化することはできない。
【０００６】
本発明は、電源装置の出力電圧を最大化する技術を提供するものである。
【課題を解決するための手段】
【０００７】
本発明の一態様によると、電源装置は、変圧器と、前記変圧器の１次側の第１巻線に接続される第１端子に電圧を印加する電圧印加手段と、前記第１巻線の第２端子に接続され、オン状態において前記第１端子と前記第２端子との間で電流を流し、オフ状態において前記第１端子と前記第２端子との間で電流が流れることを阻止する駆動手段と、前記変圧器の２次側の第２巻線に接続され、前記第２巻線に生じる交流電圧を整流する整流手段と、駆動周波数の１周期の内のオン期間の間、前記駆動手段を前記オン状態とし、前記１周期の残りの期間の間、前記駆動手段を前記オフ状態とすることで前記駆動手段を駆動制御する制御手段と、を備え、前記制御手段は、前記第２端子に生じる共振電圧が最大となるタイミングにおいて前記駆動手段を前記オフ状態から前記オン状態に切り替えることを特徴とする。
【発明の効果】
【０００８】
本発明によると、電源装置の出力電圧を最大化することができる。
【図面の簡単な説明】
【０００９】
【図１】一実施形態による電源装置の構成図。
【図２】一実施形態による電源装置の各部の電圧及び電流波形を示す図。
【図３】一実施形態による駆動周波数を決定する処理のフローチャート。
【図４】一実施形態による駆動周波数を決定する処理の説明図。
【図５】一実施形態による電源装置の構成図。
【図６】一実施形態による駆動オン時間を決定する処理のフローチャート。
【図７】一実施形態による駆動オン時間を決定する処理の説明図。
【図８】一実施形態による電源装置の各部の電圧及び電流波形を示す図。
【図９】一実施形態による電源装置の構成図。
【図１０】一実施形態による駆動周波数を決定する処理のフローチャート。
【発明を実施するための形態】
【００１０】
以下、本発明の例示的な実施形態について図面を参照して説明する。なお、以下の実施形態は例示であり、本発明を実施形態の内容に限定するものではない。また、以下の各図においては、実施形態の説明に必要ではない構成要素については図から省略する。
【００１１】
＜第一実施形態＞
図１は、本実施形態による電源装置の構成図である。変圧器１０５は、１次側の第１巻線に第１端子から第３端子の３つの端子を有し、２次側の第２巻線に第４端子及び第５端子の２つの端子を有する。変圧器１０５の第３端子には、ダイオード１０４のカソードが接続される。なお、ダイオード１０４のアノードはグラウンドに接続される。変圧器１０５の第２端子には、電圧調整回路１１６及びコンデンサ１０３が接続される。なお、コンデンサ１０３の変圧器１０５に接続する端子とは異なる端子はグラウンドに接続される。抵抗１０１及びＦＥＴ１０２は駆動回路を構成し、ＦＥＴ１０２は、変圧器１０５の第１端子に接続される。
【００１２】
ＣＰＵ１００は、調整信号Ｓｉｇ１を電圧調整回路１１６に出力する。電圧調整回路１１６は、調整信号Ｓｉｇ１に応じた電圧を変圧器１０５の第２端子に印加する。この様に、電圧調整回路１１６は、変圧器１０５の第１巻線に電圧を印加する電圧印加部として機能する。また、ＣＰＵ１００は、抵抗１０１を介してＦＥＴ１０２のゲートにクロック信号（ＣＬＫ）を出力することで駆動回路の駆動制御を行う。クロック信号がハイレベルの間、ＦＥＴ１０２はオン状態となり、変圧器１０５の第２端子から第１端子に１次電流が流れ、変圧器１０５の２次側の第２巻線には巻数比に応じた交流電圧が誘起される。一方、クロック信号がローレベルであると、ＦＥＴ１０２はオフ状態となり、ＦＥＴ１０２は、変圧器１０５の第２端子から第１端子に向けて電流が流れることを阻止する。
【００１３】
変圧器１０５の２次側には、コンデンサ１０６、１０８、１１０及び１１２と、ダイオード１０７、１０９、１１１及び１１１３と、による４倍整流回路が接続されている。４倍整流回路は、変圧器１０５の第２巻線に誘起される交流電圧を整流して直流電圧を出力端から出力する。なお、抵抗１１４は、４倍整流回路の疑似負荷であり、抵抗１１５は、出力端抵抗である。出力端には電源回路の負荷が接続される。電圧検出回路１１７は、変圧器１０５の第１端子に生じる共振電圧を検出し、検出結果を示す信号Ｓｉｇ２をＣＰＵ１００に出力する。
【００１４】
変圧器１０５の２次側の回路は、フライバック形式で接続されているため、ＦＥＴ１０２がオン状態の間、変圧器１０５の第４端子から第５端子には、ダイオード１０９及びダイオード１１３を介して電流が流れる。この電流により４倍整流回路を形成する各コンデンサに電荷がチャージされる。その後、ＦＥＴ１０２がオフ状態になると、変圧器１０５の第１巻線には、クロック信号がハイレベルのときとは逆向きの電圧が誘起される。このとき、変圧器１０５の第３端子から第２端子には、ダイオード１０４を介して回生電流が流れる。ＦＥＴ１０２がオフ状態の間、変圧器１０５の第２巻線にも、ＦＥＴ１０２がオン状態のときとは逆向きの電圧が誘起される。したがって、変圧器１０５の第５端子から第４端子にダイオード１０７及びダイオード１１１を介して電流が流れる。この電流により、４倍整流回路を構成する各コンデンサに電荷がチャージされる。この様に、ＦＥＴ１０２の状態遷移に伴いコンデンサに電荷がチャージされることで片整流回路と比較して、約４倍の出力電圧が出力端から出力される。
【００１５】
図２は、図１の電源装置の動作波形の一例を示している。なお、図２において、Ｖｄは、変圧器１０５の第１端子の電圧であり、Ｉｃは、変圧器１０５の第１端子からＦＥＴ１０２のドレインに流れる電流である。また、図２において、Ｖｏｕｔは、変圧器１０５の第４端子の電圧であり、Ｖｏは、電源装置の出力端に生じる出力電圧である。図２に示す様に、クロック信号がハイレベルからローレベルに遷移すると第１端子の電圧は共振を始める。この共振周波数は、変圧器１０５の第２巻線のインダクタンス値と２次側の合成キャパシタンス値で決まる。なお、２次側の合成キャパシタンス値において支配的なのは、変圧器１０５の浮遊容量と、ダイオード１０７、１０９、１１１及び１１３の寄生容量である。
【００１６】
本実施形態では、事前制御処理を行って、所定の周波数範囲内からクロック信号の駆動周波数を決定する。そして、事前制御処理で決定した駆動周波数のクロック信号で電源装置を駆動する。なお、本実施形態において、クロック信号をハイレベルにする期間（以下、駆動オン期間）については、予め決定しておく。そして、ＣＰＵ１００は、駆動周波数の１周期の内の駆動オン期間の間、クロック信号をハイレベルにし、残りの期間の間、クロック信号をローレベルにする。図３は、事前制御処理のフローチャートである。ＣＰＵ１００は、Ｓ１０で、電圧調整回路１１６が出力する電圧値を設定する。なお、Ｓ１０においては、電源装置の出力端から過大な電圧が出力されない様に、電圧調整回路１１６が出力する電圧値を設定する。ＣＰＵ１００は、Ｓ１１で、クロック信号の周波数を初期値であるｆ０に設定する。ＣＰＵ１００は、Ｓ１２で、設定した周波数のクロック信号で電源装置を駆動し、クロック信号をローレベルからハイレベルに遷移させた際の共振電圧の値を電圧検出回路１１７により検出する。ＣＰＵ１００は、Ｓ１３で、クロック信号の周波数が所定のｆｅであるかを判定し、ｆｅでなければ、Ｓ１５で、クロック信号の周波数を所定値（Δｆ）だけ増加させる。一方、クロック信号の周波数がｆｅであると、ＣＰＵ１００は、Ｓ１２、Ｓ１３及びＳ１５の繰り返し処理を終了してＳ１４に処理を進める。この様に、ＣＰＵ１００は、Ｓ１２、Ｓ１３及びＳ１５の繰り返し処理において、周波数ｆ０からｆｅの範囲内の複数の周波数のクロック信号により電源装置を駆動し、ＦＥＴ１０２をオン状態に遷移させた際の共振電圧値を測定する。そして、ＣＰＵ１００は、Ｓ１４において、測定した共振電圧値を最大とする周波数を、駆動周波数に決定して図３の処理を終了する。図４は、図３の処理で測定される、クロック信号の周波数と共振電圧値との関係を示している。図４に示す例において、周波数ｆａのときに共振電圧値が最大となり、周波数ｆｂのときに共振電圧値が最小となっている。
【００１７】
図２（Ａ）は、周波数ｆａを駆動周波数とした際の各信号波形を示している。周波数ｆａを駆動周波数にすると、クロック信号がローレベルからハイレベルに遷移するタイミングにおいて第１端子の電圧は正のピークになる。クロック信号がハイレベルに遷移するタイミングにおいて第１端子の電圧が高くなるため、ＦＥＴ１０２には突入電流が流れ、第４端子の電圧Ｖｏｕｔが一時的に高くなる。この高くなったＶｏｕｔが４倍整流回路でピークチャージされるため、出力電圧Ｖｏも高くなる。一方、図２（Ｂ）は、周波数ｆｂを駆動周波数とした際の各信号波形を示している。周波数ｆｂを駆動周波数にすると、クロック信号がローレベルからハイレベルに遷移するタイミングにおいて第１端子の電圧は負のピークになる。クロック信号がハイレベルに遷移するタイミングにおいて第１端子の電圧が低くなるため、ＦＥＴ１０２には突入電流が流れない、或いは、突入電流の値が小さくなる。したがって、出力電圧Ｖｏは、駆動周波数を周波数ｆａに設定した場合より低くなる。
【００１８】
ＣＰＵ１００は、電源装置の出力電圧Ｖｏを利用する際、図３の処理で決定した駆動周波数で電源装置を駆動する。なお、出力電圧Ｖｏを変化させる場合、ＣＰＵ１００は、電圧調整回路１１６が第１巻線に印加する印加電圧を調整し、駆動周波数及び駆動オン期間については変更しない。
【００１９】
以下、具体的な数値例により本実施形態の効果を説明する。電圧調整回路１１６の出力電圧を２４Ｖとし、変圧器１０５の１次側のインダクタンス値及び２次側のインダクタンス値を２２０μＨ及び４３０ｍＨとする。また、コンデンサ１０６、１０８、１１０及び１１２のキャパスタンス値を３３０ｐＦとし、駆動オン期間を７．５μｓとする。このとき、周波数ｆａは１４．５ｋＨｚ（デューティ＝１０．６４％）となり、周波数ｆｂは１５．５ｋＨｚ（デューティ＝１１．３６％）となった。周波数ｆａを駆動周波数にすると、最大の出力電圧Ｖｏは５８８０Ｖとなり、周波数ｆｂを駆動周波数にすると、最大の出力電圧Ｖｏは５１４０Ｖとなった。この様に、駆動周波数を周波数ｆａに設定することで、駆動周波数を周波数ｆｂに設定することと比較して、出力電圧Ｖｏを７００Ｖ程度高くすることができる。したがって、出力電圧Ｖｏを７００Ｖ程度高くするとの要求に対しては、４倍整流回路を５倍整流回路に変更することなく対応することができる。
【００２０】
また、クロック信号の周波数を４７．６ＫＨｚ（デューティ＝１１．３６％）にすると、図２（Ｂ）の様に共振電圧波形の負のピーク値となるタイミングでクロック信号はハイレベルに遷移し、かつ、最大の出力電圧Ｖｏが５８８０Ｖとなる。このときの一次電流の実効値は２４４ｍＡｒｍｓとなった。一方、駆動周波数を周波数ｆａ＝１４．５ｋＨｚに設定した際の一次電流の実効値は１４２ｍＡｒｍｓであった。この様に、駆動周波数を周波数ｆａ＝１４．５ｋＨｚに設定した場合と、駆動周波数を周波数＝４７．６ｋＨｚに設定した場合の出力電圧は同じであるが、駆動周波数を周波数ｆａに設定した方が、電源装置を効率よく動作させることができる。
【００２１】
以上、ローレベルからハイレベルに遷移するタイミングにおける共振電圧の値を最大とするクロック信号の周波数を判定し、判定した周波数のクロック信号で電源装置を駆動する。この構成により、出力電圧を最大化し、回路の動作効率を高くすることができる。なお、変圧器１０５の２次側の構成は、図１に示す構成に限定されない。例えば、図５（Ａ）に示す様に、フォワード形式で片整流回路を接続する構成とすることができる。また、２段以上の多段整流回路を接続する構成とすることができ、その場合、図５（Ｂ）に示すフライバック形式や、図５（Ｃ）に示すフォワード形式とすることができる。
【００２２】
＜第二実施形態＞
第一実施形態では、駆動オン期間、つまり、クロック信号をハイレベルにする期間を固定期間とし、出力電圧を最大化できるクロック信号の周波数を駆動周波数に決定していた。本実施形態では、駆動周波数を予め決定した固定周波数とし、駆動オン期間を調整することで出力電圧を最大化する。
【００２３】
図６は、本実施形態による事前制御処理のフローチャートである。ＣＰＵ１００は、Ｓ２０で、電圧調整回路１１６が出力する電圧値を設定する。なお、Ｓ２０においては、電源装置の出力端から過大な電圧が出力されない様に、電圧調整回路１１６が出力する電圧値を設定する。ＣＰＵ１００は、Ｓ２１で、クロック信号をオンにする期間を初期値であるＴ０に設定する。ＣＰＵ１００は、Ｓ２２で、所定の駆動周波数のクロック信号で電源装置を駆動し、クロック信号がローレベルからハイレベルに遷移した際の共振電圧値を電圧検出回路１１７により検出する。ＣＰＵ１００は、Ｓ２３で、ハイレベルにする期間が所定のＴｅであるかを判定し、Ｔｅでなければ、Ｓ２５で、クロック信号をハイレベルにする期間を所定値（ΔＴ）だけ増加させる。一方、クロック信号をハイレベルにする期間が所定のＴｅであると、ＣＰＵ１００は、Ｓ２２、Ｓ２３及びＳ２５の繰り返し処理を終了してＳ２４に処理を進める。この様に、ＣＰＵ１００は、Ｓ２２、Ｓ２３及びＳ２５の繰り返し処理において、クロック信号をハイレベルにする期間を所定の期間範囲内、（図６では、期間Ｔ０からＴｅの範囲内）において異ならせながら共振電圧値を測定する。そして、ＣＰＵ１００は、Ｓ２４において、測定した共振電圧値を最大とする期間を駆動オン期間に決定して図６の処理を終了する。図７は、図６の処理で測定される、クロックをハイレベルにする期間と共振電圧値との関係を示している。図７に示す例において、期間Ｔａのときに共振電圧値が最大となり、期間Ｔｂのときに共振電圧値が最小となっている。
【００２４】
図８（Ａ）は、期間Ｔａを駆動オン期間として電源装置を駆動した際の各信号波形を示している。期間Ｔａを駆動オン期間に設定すると、クロック信号がローレベルからハイレベルに遷移するタイミングにおいて第１端子の電圧は正のピークになる。第１端子の電圧が高くなるため、ＦＥＴ１０２には突入電流が流れ、第４端子の電圧Ｖｏｕｔが一時的に高くなる。この高くなったＶｏｕｔが４倍整流回路でピークチャージされるため、出力電圧Ｖｏも高くなる。一方、図８（Ｂ）は、期間Ｔｂを駆動オン期間に設定した際の各信号波形を示している。期間Ｔｂを駆動オン期間に設定して駆動すると、クロック信号がローレベルからハイレベルに遷移するタイミングにおいて第１端子の電圧は負のピークになる。第１端子の電圧が低くなるため、ＦＥＴ１０２には突入電流が流れない、或いは、突入電流の値が小さくなる。したがって、出力電圧Ｖｏは、駆動オン期間を期間Ｔａにした場合より低くなる。
【００２５】
事前制御処理で駆動オン期間を決定すると、ＣＰＵ１００は、電源装置の出力電圧Ｖｏを利用する際、電源装置を決定した駆動オン期間で駆動する。なお、出力電圧Ｖｏを変化させる場合、ＣＰＵ１００は、電圧調整回路１１６が第１巻線に印加する印加電圧を調整し、駆動周波数及び駆動オン期間は変更しない。
【００２６】
＜第三実施形態＞
続いて、第三実施形態について第一実施形態及び第二実施形態との相違点を中心に説明する。図９は、本実施形態による電源装置の構成図である。本実施形態では、電圧検出回路１１７を使用せず、代わりに、電流検出回路１１８を使用する。電流検出回路１１８は、負荷に流れる電流Ｉｄの値を検出し、検出結果ＣＲＴをＣＰＵ１００に通知する。図１０は、本実施形態による事前制御処理のフローチャートである。なお、図３に示す第一実施形態の事前制御処理と同様の処理については同じステップ番号を付与し、その説明については基本的には省略する。本実施形態では、Ｓ３０で、共振電圧値ではなく、電流値Ｉｄを測定する。そして、Ｓ１４においては、電流値Ｉｄを最大にする周波数を駆動周波数に決定する。電流値Ｉｄを最大にする周波数は、電源装置の出力電圧を最大にする周波数である。なお、本実施形態では、電源装置の出力端から出力される電流を測定したが、電源装置の出力端の電圧を測定する電圧測定部を設け、電源装置の出力端の電圧を最大にする周波数を駆動周波数に決定する構成とすることもできる。また、駆動周波数を固定とし、駆動オン期間を決定する構成とすることもできる。
【００２７】
以上、本実施形態においても、出力電圧を最大化し、回路の動作効率を高くすることができる。また、電源装置は、出力電圧や、出力電流を所定値とするために、出力端における電圧や電流の検出回路を備えているものが多い。本実施形態では、これらの検出回路をそのまま利用することで、電圧検出回路１１７の追加の必要性がなくなり、コストダウンを図ることができる。
【００２８】
［その他の実施形態］
例えば、上記各実施形態で説明した電源装置は、画像形成装置で使用する直流高電圧を生成するため、当該画像形成装置に設けることができる。画像形成装置は、感光体を有し、帯電部は当該感光体を所定電位に帯電させる。電源装置は、感光体を帯電させるために帯電部が出力する高電圧を生成するために利用され得る。また、画像形成装置は、帯電された感光体を露光して感光体に静電潜像を形成し、現像部が当該静電潜像をトナーで現像して可視化する。電源装置は、静電潜像をトナーで現像するために現像部が出力する高電圧を生成するために利用され得る。また、画像形成装置は、感光体に形成されたトナー像を、直接シートに転写、或いは、中間転写体といった像担持体に転写し、その後、像担持体からシートに転写する。電源装置は、トナー像を転写するために使用される高電圧を生成するために利用され得る。この様に、画像形成装置は、電源装置の出力電圧を使用して画像形成を行う画像形成部を有する。
【００２９】
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
【符号の説明】
【００３０】
１０５：変圧器、１０２：ＦＥＴ、１０７、１０９、１１１、１１３：ダイオード、１０６、１０８、１１０、１１２：コンデンサ、１００：ＣＰＵ
【図１】
2020065431.tif 000003
【図２】
2020065431.tif 000004
【図３】
2020065431.tif 000005
【図４】
2020065431.tif 000006
【図５】
2020065431.tif 000007
【図６】
2020065431.tif 000008
【図７】
2020065431.tif 000009
【図８】
2020065431.tif 000010
【図９】
2020065431.tif 000011
【図１０】
2020065431.tif 000012