(57)【要約】【課題】簡単な手法で秘匿性及び信頼性を向上させることが可能なシリアル通信手順。【解決手段】ＨＤＬＣ通信フレームを送信するシリアル通信手順であって、所定の複数の生成多項式を用いて複数の１６ビットの符号を生成し、これらの内からどれか１つを都度選択してフレーム検査シーケンスとするフレーム検査シーケンス生成部を備えることを特徴とするシリアル通信装置。【選択図】図１
2020065187.tif 000002
【特許請求の範囲】
【請求項１】
フレーム検査シーケンスを有する通信フレームを送信するシリアル通信装置であって、所定の複数の生成多項式を用いて複数の１６ビットの符号を生成し、これらの内からどれか１つを都度選択してフレーム検査シーケンスとするフレーム検査シーケンス生成部を備えることを特徴とするシリアル通信装置。
【請求項２】
フレーム検査シーケンスを有する通信フレームを受信するシリアル通信装置であって、所定の複数の生成多項式を用いて前記通信フレームの正当性を検証し、どれか１つの検証で正当であると判定された場合には前記通信フレームが正当であると判定し、全ての検証で正当でない、または複数の検証で正当であると判定された場合には異常と判定するフレーム検査シーケンス異常検出部を備えることを特徴とするシリアル通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定の手順に基づいて通信を行うシリアル通信手順に関する。
【背景技術】
【０００２】
図２はＨＤＬＣ（High-Level Data Link Control）手順の通信フレーム構造を示す図である。通信フレームは、先頭フラグと、アドレス部と、制御部と、情報部と、フレーム検査シーケンス（ＦＣＳ；Frame Check Sequence）と、末尾フラグと、を有する。
【０００３】
先頭フラグ及び末尾フラグは、２進数表記で“０１１１１１１０”という８ビット長の固定されたパターンのビット列である。フラグは通信フレームの先頭と末尾に１オクテットずつ付加してもよいし、複数オクテットずつ付加してもよい。
【０００４】
アドレス部は８ビット長で表され、送信先の通信局のアドレスとして使用する。各通信局には０から２５５までのどれか一つのアドレスが個別に割り当てられる。
【０００５】
制御部には、通信フレームの役割を指定する制御情報が格納される。
【０００６】
情報部には、伝送すべき任意の情報が格納される。
【０００７】
フレーム検査シーケンスには、巡回冗長検査（ＣＲＣ；Cyclic Redundancy Check）方式による１６ビットの符号が格納される。
【０００８】
非特許文献１によれば、X16G(X)とXk(X15+ X15+………+ X+1)の和を生成多項式X16+ X12+ X5+1で割算（繰り上がり・繰り下がりのないモジュロ２演算）した剰余の補数として生成される。ここで、G(X)は先頭フラグの最後のビットとフレーム検査シーケンスの最初のビットとの間にあるビットシーケンスであり、kはこのビットシーケンスのビットの数である。
【０００９】
生成多項式はさまざまなビット長と種類があり、例えば特許文献１では、X23+ X18+1が設定される。
【００１０】
アドレス部、制御部、情報部、及びフレーム検査シーケンスにおいては、先頭フラグ及び末尾フラグと同一のビットパターンが含まれないようにするために、“１”が５ビット連続したときには直後に“０”が強制的に挿入される。受信局ではこの挿入された“０”を取り除いて元のデータに戻すという処理が行われる。
【先行技術文献】
【非特許文献】
【００１１】
【非特許文献１】日本規格協会「プログラマブルコントローラーフィールドネットワーク標準（レベル１）  ＪＩＳ  Ｂ  ３５１１：１９９９（ＪＥＭ−Ｆ  ３００８：１９９９）」、１９９９年１２月２０日、ｐ．１５８
【特許文献】
【００１２】
【特許文献１】特開２００２−１３５３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上記のようなＨＤＬＣ通信フレームを用いる通信においては、各通信局に対し固定かつ固有のアドレスが割り当てられるため、第三者による通信の解析が容易である。
【００１４】
かかる事情に鑑みてなされた本発明の目的は、簡単な手法で通信の秘匿性及び信頼性を向上させることが可能なシリアル通信手順を提供することである。
【課題を解決するための手段】
【００１５】
上記課題を解決するため、本発明に係るシリアル通信手順は、フレーム検査シーケンスを有する通信フレームを送信するシリアル通信装置であって、所定の複数の生成多項式を用いて複数の１６ビットの符号を生成し、これらの内からどれか１つを都度選択してフレーム検査シーケンスとするフレーム検査シーケンス生成部を備える。
【００１６】
また、上記課題を解決するため、本発明に係るシリアル通信装置は、フレーム検査シーケンスを有する通信フレームを受信するシリアル通信装置であって、所定の複数の生成多項式を用いて前記通信フレームの正当性を検証し、どれか１つの検証で正当であると判定された場合には前記通信フレームが正当であると判定し、全ての検証で正当でない、または複数の検証で正当であると判定された場合には異常と判定するフレーム検査シーケンス異常検出部を備える。
【発明の効果】
【００１７】
本発明によれば、簡単な手法で上記課題を解決し、通信の秘匿性及び信頼性を向上させることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係るシリアル通信装置の構成例を示す図である。
【図２】ＨＤＬＣ手順の通信フレーム構造を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明によるシリアル通信手順の実施形態について、図面を参照して詳細に説明する。
【００２０】
図１は、本発明の一実施形態に係るシリアル通信装置の構成例を示すブロック図である。シリアル通信装置１は、上述の通信フレームを生成して送信する送信局である。シリアル通信装置２は、上述の通信フレームを受信し、シリアル受信データを生成するとともに、誤り検出を行う受信局である。ここでは送信局の機能を有するシリアル通信装置１と、受信局の機能を有するシリアル通信装置２とを区別して記載しているが、１つのシリアル通信装置が送信局及び受信局の機能を備えていてもよい。
【００２１】
図１に示すシリアル通信装置１（送信局）は、シリアル送信データ生成部１１と、ＦＣＳ生成部１２と、０挿入部１３と、先頭フラグ生成部１４と、末尾フラグ生成部１５と、を備える。シリアル通信装置１により、シリアル通信手順の送信手順を実施することができる。
【００２２】
シリアル送信データ生成部１１は、アドレス部、制御部及び情報部にデータを格納したシリアル送信データを生成し、ＦＣＳ生成部１２に出力する。
【００２３】
ＦＣＳ生成部１２は、シリアル送信データ生成部１１から入力されたシリアル送信データに対し、誤り検出を可能とするためのＣＲＣ符号を付加する。具体的には、ＦＣＳ生成部１２は、シリアル送信データから生成した高次の多項式を所定の複数の生成多項式で割った剰余を複数生成し、これらの内からどれか１つを都度選択して検査用の符号とし、シリアル送信データに該符号を付加したシリアルデータを０挿入部１３に出力する。
【００２４】
０挿入部１３は、ＦＣＳ生成部１２から入力されたシリアルデータに対し、所定のビットパターンの直後に“０”を挿入した０挿入データを生成し、先頭フラグ生成部１４に出力する。具体的には、０挿入部１３は、“１”が５ビット連続する箇所の直後に、“０”を挿入し、“０”が６ビット以上連続しないようにする。
【００２５】
先頭フラグ生成部１４は、０挿入部１３から入力された０挿入データの先頭に先頭フラグ“０１１１１１１０”を付加した先頭フラグ付きシリアルデータを末尾フラグ生成部１５に出力する。
【００２６】
末尾フラグ生成部１５は、先頭フラグ生成部１４から入力された先頭フラグ付きシリアルデータの末尾に末尾フラグ“０１１１１１１０”を付加し、通信フレームとしてシリアル通信装置２に送信する。
【００２７】
図１に示すシリアル通信装置２（受信局）は、フラグ削除部２１と、０削除部２２と、アドレス比較部２３と、ＦＣＳ異常検出部２４と、を備える。シリアル通信装置２により、シリアル通信手順の受信手順を実施することができる。
【００２８】
フラグ削除部２１は、受信した通信フレームに含まれる“０１１１１１１０”というビットパターンを先頭フラグ及び末尾フラグとして判別し、これを削除して０削除部２２に出力する。
【００２９】
０削除部２２は、フラグ削除部２２から入力されたシリアルデータに対して、所定のビットパターンの直後に挿入された“０”を削除したシリアル受信データを生成し、アドレス比較部２３に出力する。具体的には、０削除部２２は、５ビット連続する“１”の直後の“０”を削除する。
【００３０】
アドレス比較部２３は、０削除部２２から入力されたシリアル受信データのアドレス部に格納されたアドレスと、自局に割り当てられたアドレスとを比較し、通信フレームが自局に宛てて送信されたか否かを判定する。アドレス比較部２３は、２つのアドレスが一致する場合は、シリアル受信データをＦＣＳ異常検出部２４に出力する。また、アドレス比較部２４は、２つのアドレスが一致しない場合は、シリアル受信データを破棄する。
【００３１】
ＦＣＳ異常検出部２４は、アドレス比較部２３から入力されたシリアル受信データに対してＦＣＳチェックを行い、異常を検出した場合にはＦＣＳ異常信号を外部に出力する。具体的には、ＦＣＳ異常検出部２４は、所定の複数の生成多項式を用いて前記シリアル受信データの正当性を検証し、どれか１つの検証で正当であると判定された場合には前記シリアル受信データが正当であると判定する。すべての検証で正当でない、または複数の検証で正当であると判定された場合には異常と判定し、ＦＣＳ異常信号を外部に出力する。
【００３２】
このように本実施形態においては、複数の生成多項式を用いてフレーム検査シーケンスを生成するため、第三者による通信の解析を困難なものにする。このように、本発明に係るシリアル通信手順は、通信の秘匿性及び信頼性を向上させる効果がある。
【００３３】
上述の実施形態は、代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
【産業上の利用可能性】
【００３４】
本発明は、簡単な変更で実現できるため、シリアル通信を行う任意の用途に有用である。
【符号の説明】
【００３５】
１    シリアル通信装置（送信局）
２    シリアル通信装置（受信局）
１１    シリアル送信データ生成部
１２    ＦＣＳ生成部
１３    ０挿入部
１４    先頭フラグ生成部
１５    末尾フラグ生成部
２１    フラグ削除部
２２    ０削除部
２３    アドレス比較部
２４    ＦＣＳ異常検出部
【図１】
2020065187.tif 000003
【図２】
2020065187.tif 000004