(57)【要約】      （修正有）【課題】小型で低コストな回路構成でかつ活線挿抜が繰り返される場合も突入電流からの保護が可能な、ケーブルモジュールを提供する。【解決手段】過電流保護回路１３において、スイッチング素子１３ａは、電源ＶＣＣと負荷１５の間に配置され、プリチャージ抵抗１３ｂは、スイッチング素子に並列に配置される。第１の抵抗１３ｃおよび第２の抵抗１３ｄは、電源と所定電位の間に直列に配置される。容量１３ｅは、第１の抵抗と第２の抵抗の接続点と、所定電位の間に、第２の抵抗と並列に配置される。第１の抵抗と第２の抵抗の接続点から、スイッチング素子にゲート制御信号ＥＮを与える制御線を備える。第１の抵抗および容量は、制御信号に対するローパスフィルタとして機能し、電源が接続された直後はプリチャージ抵抗を介して負荷に電流を供給し、一定時間後にスイッチング素子を介して負荷に電流を供給する。【選択図】図３
2020120475.tif 000002
【特許請求の範囲】
【請求項１】
電源と負荷の間に配置されたスイッチング素子と、
前記電源と前記負荷の間に、前記スイッチング素子に並列に配置された、プリチャージ抵抗と、
前記電源と所定電位の間に直列に配置された、第１の抵抗および第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の接続点と、前記所定電位の間に、前記第２の抵抗と並列に配置された容量と、
前記第１の抵抗と前記第２の抵抗の接続点から、前記スイッチング素子に制御信号を与える制御線と、
を備え、
前記第１の抵抗および前記容量は、前記制御信号に対するローパスフィルタとして機能し、
前記電源が接続された直後は前記プリチャージ抵抗を介して前記負荷に電流を供給し、一定時間後に前記スイッチング素子を介して前記負荷に電流を供給する、
過電流保護回路。
【請求項２】
前記第２の抵抗および前記容量の時定数は、１００μｓｅｃ以下である、
請求項１記載の過電流保護回路。
【請求項３】
前記スイッチング素子はＭＯＳＦＥＴであり、前記制御信号はＭＯＳＦＥＴのゲート信号である、
請求項２記載の過電流保護回路。
【請求項４】
前記ゲート信号は、１．０Ｖ以下である、
請求項３記載の過電流保護回路。
【請求項５】
前記ゲート信号は、前記ＭＯＳＦＥＴの閾値電圧の１５０％以下である、
請求項４記載の過電流保護回路。
【請求項６】
前記ゲート信号は、前記ＭＯＳＦＥＴの閾値電圧の１２０％以下である、
請求項５記載の過電流保護回路。
【請求項７】
前記電源は、３．３Ｖであり、
前記第１の抵抗と前記第２の抵抗は、前記電源の電圧を分圧し、前記ゲート信号の電圧を、前記ＭＯＳＦＥＴの閾値電圧以上かつ前記電源の１／３の電圧以下とする、
請求項３記載の過電流保護回路。
【請求項８】
前記プリチャージ抵抗は、４０Ω以下である、
請求項１記載の過電流保護回路。
【請求項９】
前記電源は、３．３Ｖであり、
前記プリチャージ抵抗は、５．５Ω以上である、
請求項８記載の過電流保護回路。
【請求項１０】
請求項１記載の過電流保護回路を備えたケーブルモジュールであって、
モジュール基板と、
ケーブルと、
前記モジュール基板と外部機器を電気的に接続する電極と、
前記モジュール基板と前記ケーブルを電気的に接続するパッドと、
前記モジュール基板に搭載された電気回路および前記過電流保護回路を備え、
前記電源は前記外部機器から供給され、
前記負荷は前記電気回路の負荷である、
通信用ケーブルモジュール。
【請求項１１】
前記電気回路はデジタル回路を含む、
請求項１０記載のケーブルモジュール。
【請求項１２】
前記外部機器と前記電極の挿抜最小周期を１５０ｍｓｅｃとしたとき、
前記電気回路への突入電流が６００ｍＡを超えない、
請求項１０記載のケーブルモジュール。
【請求項１３】
前記外部機器と前記電極の挿抜最小周期を１００ｍｓｅｃとしたとき、
前記電気回路への突入電流が６００ｍＡを超えない、
請求項１２記載のケーブルモジュール。
【請求項１４】
モジュール基板と、
ケーブルと、
前記モジュール基板と外部機器を電気的に接続する電極と、
前記モジュール基板と前記ケーブルを電気的に接続するパッドと、
前記モジュール基板に搭載された電気回路および過電流保護回路を備え、
前記過電流保護回路は、
前記外部機器から供給される電源と前記電気回路の間に配置されたスイッチング素子と、
前記電源と前記電気回路の間に、前記スイッチング素子に並列に配置された、プリチャージ抵抗と、
前記電源と所定電位の間に直列に配置された、第１の抵抗および第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の接続点と、前記所定電位の間に、前記第２の抵抗と並列に配置された容量と、
前記第１の抵抗と前記第２の抵抗の接続点から、前記スイッチング素子に制御信号を与える制御線と、
を備え、
前記第１の抵抗および前記容量は、前記制御信号に対するローパスフィルタとして機能し、
前記電源が接続された直後は前記プリチャージ抵抗を介して前記電気回路に電流を供給し、一定時間後に前記スイッチング素子を介して前記電気回路に電流を供給する、
ケーブルモジュール。
【請求項１５】
前記外部機器と前記電極の挿抜最小周期を１５０ｍｓｅｃとしたとき、
前記電気回路への突入電流が６００ｍＡを超えない、
請求項１４記載のケーブルモジュール。
【請求項１６】
前記電源が３．３Ｖであり、
前記スイッチング素子はＭＯＳＦＥＴであり、
前記制御信号はＭＯＳＦＥＴのゲート信号であり、
前記第２の抵抗および前記容量の時定数は、１００μｓｅｃ以下であり、
前記第１の抵抗と前記第２の抵抗は、前記電源の電圧を分圧し、前記ゲート信号の電圧を、前記ＭＯＳＦＥＴの閾値電圧以上かつ前記電源の１／３の電圧以下とし、
前記プリチャージ抵抗は、５．５Ω以上４０Ω以下である、
請求項１５記載のケーブルモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，通信用等のケーブルモジュールに関わり，特に活線挿抜時の突入電流を防止する回路構成に関するものである。
【背景技術】
【０００２】
電子機器の電源が入ったままの状態でケーブルを接続したり、または取り外す活線挿抜時、負荷容量に急激に電流が流れ，負荷側に接続したＩＣ等のシステムが故障する場合がある。そのため，活線挿抜を行うシステムの場合，過電流を防止する仕組みが必要となる。特許文献１では，電流制限用抵抗を介し負荷容量に電流を供給した後，電源と負荷を接続するスイッチをＯＮし負荷側に供給することで、過電流保護を実現している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１３９９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
データセンターのラック内、あるいはラック間通信向けに電気伝送ケーブルモジュール(ダイレクトアタッチケーブル(ＤＡＣ：Direct Attach Cable)とも呼称される)を用いた場合，伝送速度が増加すると，高周波帯での伝送損失が大きくなる為，伝送距離が短くなる。その為近年では，電気伝送ケーブルモジュール内に伝送損失補償用のＣＴＬＥ(Continuous Time Linear Equalizer、以下ＡＳＩＣ（Application Specific Integrated Circuit）と記載)ＩＣを実装する事で，長距離伝送を可能とするＡＣＣ(Active Copper Cable)モジュールが開発，製造されている。
【０００５】
このような電気伝送ケーブルは，ホスト側(ラックやスイッチャ)に活線挿抜するが，保守作業等で挿入、引抜を繰りかえす可能性がある。活線挿抜時のＡＳＩＣやそのコントローラへの突入電流を防止する回路として、専用の電源を使用したアクティブな制御回路を用いることも考えられるが、回路構成が複雑となり高コスト化する。
【０００６】
専用の電源を使用しない突入電流防止回路の例として特許文献１があるが、特許文献１では、スイッチのゲートと電源間に容量を配置しているため，引抜から再挿入までの時間が非常に短いと容量の電荷が十分放電されず，再挿入時スイッチがＯＮ状態となり瞬間的に突入電流が流れる。しかし特許文献１では引抜時の放電には言及しておらず、再挿入時に突入電流が発生する可能性がある。
本発明の目的は，小型で低コストな回路構成でかつ活線挿抜が繰り返される場合も突入電流からの保護が可能な、ケーブルモジュールを提供することである。
【課題を解決するための手段】
【０００７】
本発明の好ましい一側面は、スイッチング素子、第１の抵抗、第２の抵抗、および容量を備える回路である。スイッチング素子は電源と負荷の間に配置される。プリチャージ抵抗は、電源と負荷の間に、スイッチング素子に並列に配置される。第１の抵抗および第２の抵抗は、電源と所定電位の間に直列に配置される。容量は、第１の抵抗と第２の抵抗の接続点と、所定電位の間に、第２の抵抗と並列に配置される。この回路は、第１の抵抗と第２の抵抗の接続点から、スイッチング素子に制御信号を与える制御線を備える。この回路は、第１の抵抗および容量は、制御信号に対するローパスフィルタとして機能し、電源が接続された直後はプリチャージ抵抗を介して負荷に電流を供給し、一定時間後にスイッチング素子を介して負荷に電流を供給する、過電流保護回路である。
【０００８】
本発明の好ましい他の一側面は、モジュール基板と、ケーブルと、モジュール基板と外部機器を電気的に接続する電極と、モジュール基板とケーブルを電気的に接続するパッドと、モジュール基板に搭載された電気回路および過電流保護回路を備えるケーブルモジュールである。過電流保護回路は、スイッチング素子、第１の抵抗、第２の抵抗、および容量を備える回路である。スイッチング素子は電源と電気回路の間に配置される。プリチャージ抵抗は、電源と電気回路の間に、スイッチング素子に並列に配置される。第１の抵抗および第２の抵抗は、電源と所定電位の間に直列に配置される。容量は、第１の抵抗と第２の抵抗の接続点と、所定電位の間に、第２の抵抗と並列に配置される。過電流保護回路は、第１の抵抗と第２の抵抗の接続点から、スイッチング素子に制御信号を与える制御線を備える。過電流保護回路は、第１の抵抗および容量は、制御信号に対するローパスフィルタとして機能し、電源が接続された直後はプリチャージ抵抗を介して電気回路に電流を供給し、一定時間後にスイッチング素子を介して電気回路に電流を供給する。
【発明の効果】
【０００９】
本発明によれば、小型で低コストな回路構成でかつ活線挿抜が繰り返される場合も突入電流からの保護が可能な、ケーブルモジュールを提供可能とする。
【図面の簡単な説明】
【００１０】
【図１】実施例の通信用ケーブルモジュールを示した上面図。
【図２】実施例のモジュール基板のブロック図。
【図３】実施例の過電流保護回路の構成を示したブロック図。
【図４】電源立上時の過電流保護回路のタイミングチャートを示した波形図。
【図５】時定数、到達電圧と突入電流の関係を示したグラフ図。
【発明を実施するための形態】
【００１１】
以下、本発明の実施例を図を用い詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
【００１２】
以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。
【００１３】
同一あるいは同様な機能を有する要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、複数の要素を区別する必要がない場合には、添字を省略して説明する場合がある。
【００１４】
本明細書等における「第１」、「第２」、「第３」などの表記は、構成要素を識別するために付するものであり、必ずしも、数、順序、もしくはその内容を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。
【００１５】
図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。
【００１６】
実施例の代表的なものの一例を示せば以下の通りである。即ち、実施例の通信用ケーブルモジュールは，電源と負荷とを接続するスイッチと、スイッチに並列に接続するプリチャージ抵抗と、電源の電圧を分圧しスイッチにゲート電圧を印加する第一の抵抗と第二の抵抗と、第一の抵抗とローパスフィルタ（ＬＰＦ）を形成する容量を有し、電源が活線挿抜により接続された後プリチャージ抵抗を介し負荷に電流を供給し、一定時間後にスイッチをＯＮする。
【実施例１】
【００１７】
本発明の実施例を説明する。
図１は実施例の通信用ケーブルモジュールを示した図である。通信用ケーブルモジュール１は、例えばラック間あるいはラック内の機器３０−１と機器３０−２の間を接続する。通信用ケーブルモジュール１は、複数の差動信号伝送用ケーブル２を内蔵したケーブル３を備える。そして、ケーブル３の両端に設けられたコネクタ４と、コネクタ４に内蔵され、接続対象の機器３０と差動信号伝送用ケーブル２とを電気的に接続するためのモジュール基板５とを備えている。なお、実施例のケーブルは差動式であるが、本実施例は差動式でないケーブルにも適用可能である。
【００１８】
モジュール基板５には、伝送損失補償用のＡＳＩＣ６と、ＡＳＩＣ６を制御するためのコントローラ７と、ＡＳＩＣ６の設定値を保存しておくＥＥＰＲＯＭ（（Electrically Erasable Programmable Read-Only Memory））８等のメモリと、機器３０とモジュール基板５の電源を接続する際の突入電流を抑制する過電流保護回路１３が搭載されている。ＡＳＩＣ６は、所定帯域の利得を制御するアンプを１ないし複数包含している。また、モジュール基板５には、機器３０と電気的に接続するための複数の電極９が設けられている。また、モジュール基板５には、差動信号伝送用ケーブル２の芯線と電気的に接続するための芯線パッド１０が設けられている。
【００１９】
送信側電極１１と差動信号伝送用ケーブル２は、モジュール基板５内の伝送路で接続されている。例えば機器３０−１からの信号は、送信側電極１１を介してモジュール基板５に入力され、伝送路を介して芯線パッド１０に至り、差動信号伝送用ケーブル２に送出されて機器３０−２に送られる。
【００２０】
受信側電極１２と差動信号伝送用ケーブル２は、モジュール基板５内の伝送路を介して接続されており、受信側電極１２は機器３０に接続される。モジュール基板５内の伝送路上には、ＡＳＩＣ６が搭載されている。ＡＳＩＣ６は、例えば機器３０−２から送られてくる信号を受けると、機器３０−２や差動信号伝送用ケーブル２によって生じた損失を補償し、受信側電極１２を介して機器３０−１に出力する。
【００２１】
ＡＳＩＣ６は、ＡＳＩＣ６を制御するためのコントローラ７及びＥＥＰＲＯＭ８等のメモリと基板上のバスライン１４を介し電気的に接続されている。また、コントローラ７は機器３０と通信するために複数の電極９と接続されている。ＡＳＩＣ６、コントローラ７及びＥＥＰＲＯＭ８は、機器３０から供給される電源で動作するが、活線挿抜による突入電流からは保護されなければならない。
【００２２】
図２は本実施例のモジュール基板のブロック図である。
電源（ＶＣＣ）は機器３０からモジュール基板５に供給され、過電流保護回路１３を介し、コントローラ７、ＥＥＰＲＯＭ８、ＡＳＩＣ６に電源（ＶＤＤ）として供給される。過電流保護回路１３は、コントローラ７、ＥＥＰＲＯＭ８、ＡＳＩＣ６等を過電流から保護する。
【００２３】
電源（ＶＣＣ）は、一般には３.３Ｖが用いられる。機器３０とコントローラ７は，ＥＥＰＲＯＭ８へ格納するデータやＡＳＩＣ６のパラメータを送受信する。このため、ＳＣＬ（クロック）ラインを基準に、ＳＤＡラインでＥＥＰＲＯＭに格納するデータ、ＡＳＩＣ６のパラメータを送信する。通信はＩ２Ｃ（商標）(Inter Integrated Circuit)で行うが、同様の機能を実現できるのであればその他ＳＰＩ(Serial Peripheral Interface)等の通信プロトコルを用いてもよい。
【００２４】
コントローラ７、ＥＥＰＲＯＭ８とＡＳＩＣ６はバスライン１４で接続されており、バスライン１４を介しＩ２Ｃ等の通信でデータの送受信を行う。コントローラ７、ＥＥＰＲＯＭ８、ＡＳＩＣ６は、一般的にデジタル回路であり、所定のクロック信号に同期したタイミングで動作する。コントローラ７はＥＥＰＲＯＭ８の書込み権限を設定するため、ＥＥＰＲＯＭ８のライトプロテクト端子への入力（ＷＰ）を行う。また、コントローラ７はＡＳＩＣ６へリセットを行えるよう、ＡＳＩＣ６のリセット入力端子への入力（ＲＳＴＮ）を行う。通常、コントローラ７は制御のための一連のシーケンスを、電源ＶＤＤが供給されるタイミングを基準に起動するように構成されている。
【００２５】
高周波ラインの受信側(ＲＸ)では、差動信号伝送用ケーブル２からの信号をＡＳＩＣ６に入力し、信号は損失補償後モジュール基板５内の配線を通過し、機器３０に出力される。高周波ラインの送信側（ＴＸ）では、機器３０からの信号はモジュール基板５を通過し、差動信号伝送用ケーブル２に出力される。ここでは、受信側(ＲＸ)・送信側（ＴＸ）ともに４ライン構成としているが、ラインの数は多くても少なくても良い。
【００２６】
図３は過電流保護回路の構成を示した図である。
過電流保護回路１３は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）１３a、プリチャージ抵抗１３ｂ、抵抗１３ｃ、抵抗１３ｄ、容量１３ｅで構成する。プリチャージ抵抗１３ｂはＭＯＳＦＥＴ１３ａのドレイン・ソース間を接続するよう、ＭＯＳＦＥＴ１３ａに並列に接続する。負荷容量１５は、ＡＳＩＣ６、コントローラ７、ＥＥＰＲＯＭ８等の電源ＶＤＤが供給される回路の負荷容量である。スイッチング素子であるＭＯＳＦＥＴは、他の種類のＭＩＳＦＥＴ（metal−insulator−semiconductor field-effect transistor）等でもよい。あるいは、スイッチング素子としてサイリスタやバイポーラ・トランジスタなどの、他の種類の素子を用いても良い。
【００２７】
抵抗１３ｃ、抵抗１３ｄで分圧した電圧はＭＯＳＦＥＴ１３ａのゲートに供給される。抵抗１３ｃと容量１３ｅは、容量１３ｅが徐々にチャージされることによって、ＭＯＳＦＥＴ１３ａのゲートへの信号ＥＮを徐々に立上げる。容量１３ｅのチャージが完了すると、ＭＯＳＦＥＴ１３ａのゲートへは、抵抗１３ｃと抵抗１３ｄで定まる分圧がスイッチング素子であるＭＯＳＦＥＴの制御信号として入力される。このとき、高い周波数成分は容量１３ｅを通じてアースされるため、ＭＯＳＦＥＴ１３ａのゲートには低い周波数成分が供給される。このように、抵抗１３ｃと容量１３ｅは、ＭＯＳＦＥＴ１３ａのゲートへの信号を徐々に立上げ、ＭＯＳＦＥＴ１３ａのＯＮを電源立上りから遅らせる機能を持つローパスフィルタ（ＬＰＦ）を形成する。このため、ＭＯＳＦＥＴ１３ａのゲートへの高周波ノイズの入力が抑制されるため、ＭＯＳＦＥＴ１３ａの誤動作が抑制される。
【００２８】
ＭＯＳＦＥＴ１３ａがＯＦＦになっている期間は、コントローラ７、ＥＥＰＲＯＭ８、ＡＳＩＣ６等からなる負荷容量１５が、プリチャージ抵抗１３ｂで制限された電流によりチャージされる。
【００２９】
図３の負荷容量１５側に流れる突入電流Ｉｒｕｓｈは、一般に以下のように定義できる。
Ｉｒｕｓｈ＝（ＣＬ×ＶＩＮ／Δｔ）＋Ｉｓ
ＣＬ：負荷容量（図３の負荷容量１５）
ＶＩＮ：入力電圧（図３のＶＣＣ−初期電圧）
Δｔ：出力立ち上がり時間
Ｉｓ：供給電流（ＭＯＳＦＥＴ１３ａおよび入力段の抵抗１３ｃ、抵抗１３ｄ、容量１３ｅに流れる電流）
【００３０】
ＶＩＮは(ＶＣＣ−初期電圧)で表され、初期電圧が高いほどＶＩＮが小さくなり突入電流が流れにくくなる。負荷容量１５のプリチャージは初期電圧を上昇させるため、ＶＩＮが小さくなりＭＯＳＦＥＴ１３ａのＯＮ時点での突入電流を抑制する。
【００３１】
図４は電源立上時の過電流保護回路のタイミングチャートを示した図である。
以下図３も参照しながら、電源立上げ時の過電流保護回路１３の動作を説明する。動作はプリチャージ期間、通常動作期間、容量電荷放電期間から構成される。ＶＣＣは機器３０から供給される電源、ＶＤＤは負荷に供給される電源、ＥＮはＭＯＳＦＥＴ１３ａのゲート信号、Ｉ／Ｉｒｕｓｈは負荷に流れる電流あるいは突入電流である。
【００３２】
まず，プリチャージ期間を説明する。挿入時(図４  Ａ)、モジュール基板５にＶＣＣが供給されると、ＭＯＳＦＥＴ１３ａのゲート信号ＥＮが徐々に立上る。ＭＯＳＦＥＴ１３ａのゲート信号ＥＮはＭＯＳＦＥＴ１３ａの閾値Ｖｔｈより低いため、ＭＯＳＦＥＴ１３ａはＯＦＦしたままであり、電源ＶＤＤは実質０である。プリチャージ期間において、電流はプリチャージ抵抗１３ｂを介し、負荷容量１５に供給されて電荷を蓄積する。負荷容量１５への電流はプリチャージ抵抗１３ｂの抵抗値で制限されているため、過電流Ｉｒｕｓｈが抑制される。プリチャージ期間は例えば１〜数ｍｓｅｃである。
【００３３】
ゲート信号ＥＮがＭＯＳＦＥＴ１３ａの閾値Ｖｔｈに達すると（図４  Ｂ）、ＭＯＳＦＥＴ１３ａがＯＮし、通常動作に移行する。通常動作時は負荷の状態に応じた電流値が流れる。ＭＯＳＦＥＴ１３ａのゲートには、電源（ＶＣＣ）の信号が直接供給されるのではなく、抵抗１３ｃと容量１３ｅからなるローパスフィルタを介して信号が供給される。よって、ＭＯＳＦＥＴ１３ａが瞬間的にＯＮ・ＯＦＦする誤動作が抑制される。例えば、通常動作期間において、電源（ＶＤＤ）がＯＮ・ＯＦＦすると、コントローラ７やＥＥＰＲＯＭ８等のデジタル回路の動作シーケンスのタイミングがずれてしまうため、ＭＯＳＦＥＴ１３ａのスイッチング動作を安定させることは重要である。また、後述するように、ゲート信号ＥＮの最大値（到達電圧）はなるべく小さいほうが望ましい。このため、ゲート信号ＥＮの最大値を、ＭＯＳＦＥＴ１３ａの閾値Ｖｔｈ以上でかつなるべくＶｔｈに近い値に設定しようとする場合、ゲート信号ＥＮの安定性は重要である。
【００３４】
次に容量電荷放電期間を説明する。モジュール基板５を機器３０から引抜いた際(図４  Ｃ)、ＶＣＣが０Ｖとなり、容量１３ｅの電荷がディスチャージされるとともに、ＥＮの電圧は徐々に立下がる。このため、ＭＯＳＦＥＴ１３ａがＯＦＦとなり、ＶＤＤの電圧も徐々に立下がる。
【００３５】
容量電荷放電期間が短い場合、容量１３ｅのディスチャージが不完全となると蓄積電荷が残り、次フレームの挿入時(図４  Ａ’)に、電圧ＶＣＣが印加される際突入電流４０１が流れる。これは容量１３ｅに電荷が残った状態でＶＣＣが立上るため、ゲート信号ＥＮが急激に立上りＭＯＳＦＥＴ１３ａがＯＮし、負荷側に電流が供給されるためである。そのため通信用ケーブルモジュールの挿抜速度、つまり容量電荷放電期間の最小時間を加味し、容量電荷放電期間に十分な放電を行うことが必要となる。
【００３６】
容量１３ｅの電荷を速く放電するためには、ゲート信号ＥＮの到達電圧(以下、ＶＥＮｍａｘ)を低くする方法、容量１３ｅ、抵抗１３ｄの時定数を小さくする方法がある。次にＶＥＮｍａｘ、時定数と突入電流の関係を説明する。
【００３７】
図４の引抜時(図４  Ｃ)、容量１３ｅの電荷の放電とともにゲート信号ＥＮが立ち下がっているが、ＶＥＮｍａｘが大きいほど立下りに必要な時間も長くなる。このため、容量１３ｅの電荷の放電にはＶＥＮｍａｘは極力低い方が好ましい。しかし、ＶＥＮｍａｘが低すぎると、通常動作期間にゲート信号ＥＮが閾値Ｖｔｈに達しないためＭＯＳＦＥＴ１３ａがＯＮせず、十分な電流を供給できない。そのため，ＭＯＳＦＥＴ１３ａの閾値Ｖｔｈの温度による変化、ばらつきを考慮したＶＥＮｍａｘに設定する。ＶＥＮｍａｘは、抵抗１３ｃと抵抗１３ｄによる分圧で定まるため、電圧ＶＣＣとＶＥＮｍａｘにより抵抗１３ｃと抵抗１３ｄの比が定まる。
【００３８】
一方、時定数は容量１３ｅ、抵抗１３ｄの値が小さい方が速く放電できるため好ましいが、抵抗１３ｄの値を小さくすると分圧を行う抵抗１３ｃの値も同様に小さくする必要がある。そこで、ユーザの挿抜の最小周期においても十分な容量放電が行える抵抗値、容量値に設定する。具体的には実験によるユーザの挿抜最小周期は１５０ｍｓｅｃ程であり、マージンを見て引抜時から１００ｍｓｅｃ後のゲート信号ＥＮの振幅から抵抗値、容量値を決定する。
【００３９】
図５は抵抗１３ｄと容量１３ｅの時定数と到達電圧ＶＥＮｍａｘ、および突入電流の関係を示した図である。時定数は、抵抗１３ｄ（Ω）と容量１３ｅ（Ｆ）の積である。容量１３ｅに蓄積した電荷は主に抵抗１３ｄを介しＧＮＤに流れる。
【００４０】
図１〜図３に示した、ダイレクトアタッチケーブル（ＤＡＣ)内にＡＳＩＣを実装した場合の典型的な例として、ＶＣＣは３.３Ｖ、プリチャージ抵抗１３ｂを３３Ω、負荷容量１５を２０μＦ、抵抗１３ｃを２．２ｋΩとした。ＭＯＳＦＥＴ１３ａの特性により閾値は変わるが、ＶＥＮｍａｘは約１.０Ｖ以下、時定数は約１００μｓｅｃ以下であることが好ましい。ＶＣＣ３.３Ｖ印加時の通常動作期間の閾値Ｖｔｈは７００ｍＶ程度であるため、Ｖｔｈのプラス５０％程度のマージンを考慮し、抵抗１３ｃ，抵抗１３ｄから生成するゲート信号ＥＮの到達電圧ＶＥＮｍａｘは、閾値電圧Ｖｔｈ（＝７００ｍＶ）以上かつ１／３ＶＣＣ（＝１.１Ｖ）以下の範囲にした。
【００４１】
先に述べた様に、ゲート信号ＥＮの最大値は、ＭＯＳＦＥＴ１３ａの閾値Ｖｔｈ以上でかつなるべくＶｔｈに近い値が望ましいので、マージンも考慮すると、ゲート信号はＭＯＳＦＥＴ１３ａの閾値電圧の１５０％以下が好ましい。また、ゲート信号は、ＭＯＳＦＥＴ１３ａの閾値電圧の１２０％以下がさらに好ましい。
【００４２】
また、抵抗１３ｄと容量１３ｅで決まる時定数は１００μｓｅｃ以下に設定する。このとき、前述した抵抗１３ｃと容量１３ｅで形成するＬＰＦが有効に機能すれば、マージンは例えばＶｔｈのプラス２０％程度にすることも期待できる。ＶＥＮｍａｘや時定数が小さくなれば、さらに挿抜最小周期が短くなっても突入電流を防止できる（例えばＶＥＮｍａｘを９００ｍＶ以下にする）。
【００４３】
また抵抗１３ｃ、容量１３ｅで形成するＬＰＦの時定数により、電源ＶＣＣ立上からＭＯＳＦＥＴ１３ａがＯＮするまでの時間が決まるため、プリチャージ抵抗１３ｂの値は負荷容量１５の容量値から充電に必要な電流量により決定する。上記を勘案すると具体的には、電源ＶＣＣ立上からＭＯＳＦＥＴ１３ａがＯＮするまでの時間は数百μｓｅｃ程度であるため、負荷容量１５を２０μＦ程度と考えると、プリチャージ抵抗１３ｂを４０Ω以下程度にする方が好ましい。ただし通信用ケーブルモジュールの突入電流の規格（例えばＳＦＦ-８４３６）では、突入電流は６００ｍＡ以下とあるため，ＶＣＣ＝３．３Ｖの場合５．５Ω以上必要となる。よって５.５Ω〜４０Ω程度の範囲とすることが好ましい。
【００４４】
以上のように容量１３ｅの電荷の放電を考慮して設計することで、短時間に繰返しの挿抜がなされても突入電流を発生させることがない。また，引抜から再挿入までにスイッチのゲートに接続した容量を十分放電し、突入電流が流れないようにすることが可能となる。
【００４５】
以上説明した実施例によれば、過電流保護回路に制御回路やコントローラのような電源を必要とする回路を必要とせず、通信用ケーブルモジュールの小型で低コストな回路構成でかつ活線挿抜が繰り返される場合も突入電流を保護することができる。また、スイッチ動作を行なうトランジスタのゲート信号への高周波ノイズの混入を抑制することができる。
【符号の説明】
【００４６】
１  通信用ケーブルモジュール、２  差動信号伝送用ケーブル、３  ケーブル、４  コネクタ、５  モジュール基板、６  ＡＳＩＣ、７  コントローラ、８  ＥＥＰＲＯＭ、９  電極、１０  芯線パッド、１１  送信側電極、１２  受信側電極、１３  過電流保護回路、１４  バスライン、３０  機器
【図１】
2020120475.tif 000003
【図２】
2020120475.tif 000004
【図３】
2020120475.tif 000005
【図４】
2020120475.tif 000006
【図５】
2020120475.tif 000007