(57)【要約】【課題】送受信信号の品質劣化を抑制しつつ、小型化を実現することができるフロントエンドモジュールを提供する。【解決手段】モジュール基板９１と、モジュール基板９１に実装された受信フィルタ６１と、モジュール基板９１に実装された受信低雑音増幅器２１と、モジュール基板９１に内蔵され、受信フィルタ６１及び受信低雑音増幅器２１を結ぶ経路に接続されたインダクタ４１と、を備え、インダクタ４１は、インダクタ基板４１３を有し、インダクタ４１の少なくとも一部は、平面視において受信低雑音増幅器２１の少なくとも一部と重複している。【選択図】図５
2020120185.tif 000002
【特許請求の範囲】
【請求項１】
第１基板と、
前記第１基板に実装されたフィルタと、
前記第１基板に実装された増幅回路と、
前記第１基板に内蔵され、前記フィルタ及び前記増幅回路を結ぶ経路に接続された第１インダクタと、を備え、
前記第１インダクタは、第２基板を有し、
前記第１インダクタの少なくとも一部は、平面視において前記増幅回路の少なくとも一部と重複している、
フロントエンドモジュール。
【請求項２】
前記増幅回路は、アンテナ素子から前記フィルタを介して入力された高周波信号を増幅する低雑音増幅器を有する、
請求項１に記載のフロントエンドモジュール。
【請求項３】
前記増幅回路は、少なくとも１つの第２インダクタを備え、
前記第１インダクタのコイル導体は、平面視において前記少なくとも１つの第２インダクタと重複していない、
請求項１又は２に記載のフロントエンドモジュール。
【請求項４】
前記第１基板は、グランド電位に設定される平面グランドパターンを有し、
前記第１インダクタのコイル導体は、平面視において前記平面グランドパターンと重複していない、
請求項１〜３のいずれか１項に記載のフロントエンドモジュール。
【請求項５】
さらに、前記第１基板と外部基板とを接続する複数の電極を前記第１基板の主面に備え、
前記第１インダクタのコイル導体は、平面視において前記複数の電極のいずれとも重複していない、
請求項１〜４のいずれか１項に記載のフロントエンドモジュール。
【請求項６】
前記複数の電極は、第１方向に並んで配置された３以上の電極を含み、
前記第１インダクタは、平面視において、前記３以上の電極のうちの前記第１方向に隣り合う２つの電極の間に配置されている、
請求項５に記載のフロントエンドモジュール。
【請求項７】
前記増幅回路は、前記第１基板に内蔵されている、
請求項１〜６のいずれか１項に記載のフロントエンドモジュール。
【請求項８】
前記第１インダクタは、前記フィルタ及び前記増幅回路に直接接続されている、
請求項１〜７のいずれか１項に記載のフロントエンドモジュール。
【請求項９】
さらに、
前記フィルタの入出力端子と前記第１インダクタの入出力端子とを、前記第１基板の主面に垂直な方向に接続する第１ビア導体と、
前記第１インダクタの入出力端子と前記増幅回路の入出力端子とを、前記第１基板の主面に垂直な方向に接続する第２ビア導体と、を備える、
請求項１〜８のいずれか１項に記載のフロントエンドモジュール。
【請求項１０】
前記第１インダクタの入出力端子は、前記増幅回路の入出力端子に接合されている、
請求項１〜８のいずれか１項に記載のフロントエンドモジュール。
【請求項１１】
前記第２基板の材質は、前記第１基板の材質と異なる、
請求項１〜１０のいずれか１項に記載のフロントエンドモジュール。
【請求項１２】
前記第１基板の誘電率は、前記第２基板の誘電率と異なる、
請求項１１に記載のフロントエンドモジュール。
【請求項１３】
前記第１基板は、プリント基板であり、
前記第２基板は、シリコン基板である、
請求項１２に記載のフロントエンドモジュール。
【請求項１４】
アンテナ素子で送受信される高周波信号を処理するＲＦ信号処理回路と、
前記アンテナ素子と前記ＲＦ信号処理回路との間で前記高周波信号を伝達する請求項１〜１３のいずれか１項に記載のフロントエンドモジュールと、を備える、
通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フロントエンドモジュール及び当該フロントエンドモジュールを備える通信装置に関する。
【背景技術】
【０００２】
携帯電話などの移動体通信機器では、特に、マルチバンド化の進展に伴い、高周波フロントエンド回路を構成する回路素子が増加し、フロントエンドモジュールの小型化を困難にしている。
【０００３】
特許文献１には、両面実装型の基板により小型化を実現するフロントエンドモジュールが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】国際公開第２０１８／１６８６５３号
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、さらなるフロントエンドモジュールの小型化が望まれている。また、小型化による送受信信号の品質劣化を抑制することも求められている。
【０００６】
本発明は、上記課題を解決するためになされたものであって、送受信信号の品質劣化を抑制しつつ、小型化を実現することができるフロントエンドモジュール等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様に係るフロントエンドモジュールは、第１基板と、前記第１基板に実装されたフィルタと、前記第１基板に実装された増幅回路と、前記第１基板に内蔵され、前記フィルタ及び前記増幅回路を結ぶ経路に接続された第１インダクタと、を備え、前記第１インダクタは、第２基板を有し、前記第１インダクタの少なくとも一部は、平面視において前記増幅回路の少なくとも一部と重複している。
【発明の効果】
【０００８】
本発明によれば、送受信信号の品質劣化を抑制しつつ、フロントエンドモジュールの小型化を実現することができる。
【図面の簡単な説明】
【０００９】
【図１】実施の形態に係るフロントエンドモジュール及び通信装置の回路構成図
【図２】実施の形態に係るフロントエンドモジュールが有する受信低雑音増幅器の回路構成図
【図３】実施の形態に係るフロントエンドモジュールの平面図
【図４】実施の形態に係るフロントエンドモジュールの下面図
【図５】実施の形態に係るフロントエンドモジュールの断面図
【図６】実施の形態に係るフロントエンドモジュールが有するインダクタ周辺の拡大平面図
【図７】実施の形態に係るフロントエンドモジュールが有するインダクタ周辺の拡大断面図
【図８】実施の形態の変形例１に係るフロントエンドモジュールの断面図
【図９】実施の形態の変形例２に係るフロントエンドモジュールの断面図
【図１０】実施の形態の変形例３に係るフロントエンドモジュールの断面図
【図１１】実施の形態の変形例４に係るフロントエンドモジュールの断面図
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態及びその変形例について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態及びその変形例は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態及びその変形例で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。以下の実施の形態及びその変形例における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１１】
なお、各図は、本発明を示すために適宜強調、省略、または比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡素化される場合がある。
【００１２】
以下の各図において、Ｘ軸及びＹ軸は、モジュール基板の主面と平行な平面上で互いに直交する軸である。また、Ｚ軸は、モジュール基板の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。
【００１３】
また、本発明において、「直接接続される」とは、他の回路素子を介さずに接続端子及び／又は配線導体で直接接続されることを意味する。一方、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。
【００１４】
また、本発明において、平行及び垂直などの要素間の関係性を示す用語、及び、矩形などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する。
【００１５】
また、本発明において「平面視」とは、モジュール基板の主面に垂直な方向に見ることを意味する。
【００１６】
（実施の形態）
実施の形態について、図１〜図７を参照しながら説明する。
【００１７】
［１．１  フロントエンドモジュール１及び通信装置５の回路構成］
まず、本実施の形態に係るフロントエンドモジュール１及び通信装置５の回路構成について、図１を参照しながら具体的に説明する。
【００１８】
図１は、実施の形態に係るフロントエンドモジュール１及び通信装置５の回路構成図である。図１に示すように、通信装置５は、フロントエンドモジュール１と、アンテナ素子２と、ＲＦ信号処理回路（ＲＦＩＣ）３と、ベースバンド信号処理回路（ＢＢＩＣ）４と、を備える。
【００１９】
フロントエンドモジュール１は、アンテナ素子２とＲＦＩＣ３との間で高周波信号を伝達する。フロントエンドモジュール１は、例えばＬＴＥ（Ｌｏｎｇ  Ｔｅｒｍ  Ｅｖｏｌｕｔｉｏｎ）、Ｗｉ−Ｆｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、ＧＰＳ（Ｇｌｏｂａｌ  Ｐｏｓｉｔｉｏｎｉｎｇ  Ｓｙｓｔｅｍ）などの無線フロントエンド回路にて用いられる各種機能部品を一体化した集積モジュールである。なお、本発明に係るフロントエンドモジュールは、これに限定されない。
【００２０】
アンテナ素子２は、フロントエンドモジュール１の共通端子３１に接続され、外部からの高周波信号を受信してフロントエンドモジュール１へ出力する。
【００２１】
ＲＦＩＣ３は、アンテナ素子２で送受信される高周波信号を処理するＲＦ信号処理回路である。具体的には、ＲＦＩＣ３は、フロントエンドモジュール１の受信出力端子８１及び８２を介して入力され伝達された高周波受信信号を、ダウンコンバートなどにより信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力する。
【００２２】
ＢＢＩＣ４は、フロントエンドモジュール１を伝搬する高周波信号よりも低周波の中間周波数帯域を用いて信号処理する回路である。ＢＢＩＣ４で処理された信号は、例えば、画像表示のための画像信号として使用され、又は、スピーカを介した通話のために音声信号として使用される。
【００２３】
なお、アンテナ素子２及びＢＢＩＣ４は、本発明に係る通信装置に必須の構成要素ではない。
【００２４】
ここで、フロントエンドモジュール１の詳細な構成について説明する。本実施の形態では、フロントエンドモジュール１は、高周波信号の受信回路を構成する。
【００２５】
図１に示すように、フロントエンドモジュール１は、共通端子３１と、受信出力端子８１及び８２と、受信低雑音増幅器２１及び２２と、受信フィルタ６１及び６２と、インダクタ４１、４２、７１及び７２と、スイッチ５１と、を備える。
【００２６】
共通端子３１は、アンテナ素子２に接続される。
【００２７】
受信低雑音増幅器２１及び２２の各々は、増幅回路の一例であり、アンテナ素子２から受信フィルタ６１又は６２を介して入力された高周波信号を低雑音で増幅する。
【００２８】
受信低雑音増幅器２１は、入力端子２１１及び出力端子２１２を備える。入力端子２１１から入力された高周波信号は、受信低雑音増幅器２１によって増幅され、出力端子２１２を介して受信出力端子８１から出力される。
【００２９】
受信低雑音増幅器２２は、入力端子２２１及び出力端子２２２を備える。入力端子２２１から入力された高周波信号は、受信低雑音増幅器２２によって増幅され、出力端子２２２を介して受信出力端子８２から出力される。
【００３０】
受信フィルタ６１は、フィルタの一例であり、受信低雑音増幅器２１と共通端子３１とを結ぶ受信経路に配置される。受信フィルタ６１は、共通端子３１から入力された高周波信号のうち、第１通信バンドの受信帯域の高周波信号を通過させる。
【００３１】
受信フィルタ６２は、フィルタの一例であり、受信低雑音増幅器２２と共通端子３１とを結ぶ受信経路に配置される。受信フィルタ６２は、共通端子３１から入力された高周波信号のうち、第１通信バンドと異なる第２通信バンドの受信帯域の高周波信号を通過させる。
【００３２】
受信フィルタ６１及び６２は、弾性表面波フィルタ、ＢＡＷ（Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）を用いた弾性波フィルタ、圧電薄膜共振子（ＦＢＡＲ：Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）フィルタ、ＬＣ共振フィルタ、及び誘電体フィルタのいずれであってもよく、さらには、これらに限定されない。
【００３３】
インダクタ４１は、第１インダクタの一例であり、受信低雑音増幅器２１と受信フィルタ６１とを結ぶ経路に接続される。インダクタ４１は、受信低雑音増幅器２１と受信フィルタ６１とのインピーダンス整合をとる整合回路を構成する。ここでは、インダクタ４１は、受信低雑音増幅器２１及び受信フィルタ６１と直接接続される。インダクタ４１は、入力端子４１１及び出力端子４１２を備える。
【００３４】
インダクタ４２は、第１インダクタの一例であり、受信低雑音増幅器２２と受信フィルタ６２とを結ぶ経路に接続される。インダクタ４２は、受信低雑音増幅器２２と受信フィルタ６２とのインピーダンス整合をとる整合回路を構成する。ここでは、インダクタ４２は、受信低雑音増幅器２２及び受信フィルタ６２と直接接続される。インダクタ４２は、入力端子４２１及び出力端子４２２を備える。
【００３５】
スイッチ５１は、共通端子３１と受信フィルタ６１及び６２とを結ぶ経路に配置され、共通端子３１と受信フィルタ６１及び６２の各々との導通及び非導通を切り替える。より具体的には、スイッチ５１は、（１）共通端子３１と受信フィルタ６１との接続、（２）共通端子３１と受信フィルタ６２との接続、及び、（３）共通端子３１と他の受信フィルタ（図示せず）との接続、を切り替える。なお、スイッチ５１は、上記（１）〜（３）のうちのいずれかの接続のみを行うスイッチ回路で構成されてもよく、また、上記（１）〜（３）のうちの２以上の接続を同時に行うことが可能なマルチ接続型のスイッチ回路で構成されてもよい。
【００３６】
スイッチ５１の制御は、例えば、ＲＦＩＣ３又はＢＢＩＣ４によって行われる。なお、スイッチ５１を制御する制御回路（図示せず）がフロントエンドモジュール１に含まれてもよい。
【００３７】
インダクタ７１は、スイッチ５１と受信フィルタ６１とを結ぶ経路に接続される。インダクタ７１は、アンテナ素子２及びスイッチ５１と受信フィルタ６１とのインピーダンス整合をとる整合回路を構成する。
【００３８】
インダクタ７２は、スイッチ５１と受信フィルタ６２とを結ぶ経路に接続される。インダクタ７２は、アンテナ素子２及びスイッチ５１と受信フィルタ６２とのインピーダンス整合をとる整合回路を構成する。
【００３９】
なお、スイッチ５１と、インダクタ７１及び７２と、受信フィルタ６２と、インダクタ４２と、受信低雑音増幅器２２とは、本発明に係るフロントエンドモジュールに必須の構成要素ではない。すなわち、本発明に係るフロントエンドモジュールは、少なくとも、受信フィルタ６１とインダクタ４１と受信低雑音増幅器２１とを備えればよい。
【００４０】
［１．２  受信低雑音増幅器２１の回路構成］
次に、受信低雑音増幅器２１の回路構成について、図２を参照しながら具体的に説明する。図２は、実施の形態に係るフロントエンドモジュール１が有する受信低雑音増幅器２１の回路構成図である。なお、受信低雑音増幅器２２は、受信低雑音増幅器２１と同様の回路構成を有するので、ここでは受信低雑音増幅器２２の回路構成の図示及び説明を省略する。
【００４１】
受信低雑音増幅器２１は、いわゆるカスコード回路で構成され、入力端子２１１と、出力端子２１２と、ソースインダクタ２１５と、チョークインダクタ２１６と、トランジスタ２１３及び２１４と、を備える。
【００４２】
トランジスタ２１３及び２１４の各々は、ゲート（Ｇ）、ソース（Ｓ）及びドレイン（Ｄ）を有する電界効果トランジスタである。
【００４３】
トランジスタ２１３のゲートは、入力端子２１１に接続される。トランジスタ２１３のソースは、ソースインダクタ２１５を介してグランドに接続される。トランジスタ２１３のドレインは、トランジスタ２１４のソースに接続される。トランジスタ２１３では、ゲートが入力となり、ドレインが出力となる。
【００４４】
トランジスタ２１４のゲートは、バイアス電圧Ｖｂが印加される端子に接続される。トランジスタ２１４のソースは、トランジスタ２１３のドレインに接続される。トランジスタ２１４のドレインは、チョークインダクタ２１６を介して電源電圧Ｖｃｃが印加される端子に接続され、かつ、出力端子２１２に接続される。トランジスタ２１４では、ソースが入力となり、ドレインが出力となる。
【００４５】
ソースインダクタ２１５及びチョークインダクタ２１６は、少なくとも１つの第２インダクタの一例である。ソースインダクタ２１５は、グランドとトランジスタ２１３のソースとの間に接続される。チョークインダクタ２１６は、電源電圧Ｖｃｃが印加される端子とトランジスタ２１４のドレインとの間に接続される。
【００４６】
このような受信低雑音増幅器２１によって、入力端子２１１から入力された高周波信号ＲＦｉｎが増幅され、出力端子２１２から高周波信号ＲＦｏｕｔとして出力される。
【００４７】
なお、受信低雑音増幅器２１の回路構成は、図２の構成に限定される必要はない。例えば、トランジスタ２１３及び２１４は、バイポーラトランジスタであってもよい。また例えば、受信低雑音増幅器２１には、他の回路素子（例えばキャパシタ）が含まれてもよい。
【００４８】
［１．３  フロントエンドモジュール１内の回路素子の配置構成］
次に、フロントエンドモジュール１を構成する回路素子の配置構成について図３〜図５を参照しながら具体的に説明する。
【００４９】
図３は、実施の形態に係るフロントエンドモジュール１の平面図である。図４は、実施の形態に係るフロントエンドモジュール１の下面図である。図５は、実施の形態に係るフロントエンドモジュール１の断面図である。具体的には、図５は、図３及び図４のＶ−Ｖ切断線におけるフロントエンドモジュール１の断面図である。
【００５０】
なお、図３及び図４では、樹脂部材９４及びシールド電極層９５の記載が省略されている。また、破線は、表面からは見えない部品を表す。
【００５１】
図３〜図５に示すように、フロントエンドモジュール１は、図１及び図２に示された回路素子に加えて、さらに、モジュール基板９１と、半導体ＩＣ９２と、ポスト電極９３と、樹脂部材９４と、シールド電極層９５と、他の回路素子（符号なし）と、を備える。
【００５２】
モジュール基板９１は、第１基板の一例である。モジュール基板９１としては、例えば、プリント基板（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ：ＰＣＢ）、低温同時焼成セラミックス（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃｓ：ＬＴＣＣ）基板、又は樹脂多層基板等を用いることができる。
【００５３】
モジュール基板９１は、互いに背向する主面９１ａ及び主面９１ｂを有する。主面９１ａ及び９１ｂは、それぞれ、上面及び下面と呼ばれる場合がある。本実施の形態では、モジュール基板９１の主面９１ａ及び９１ｂに、インダクタ４１及び４２を除く上記受信回路が実装される。
【００５４】
具体的には、受信フィルタ６１及び６２とインダクタ７１及び７２とは、モジュール基板９１の主面９１ａに実装される。一方、受信低雑音増幅器２１及び２２とスイッチ５１とは、モジュール基板９１の主面９１ｂに実装される。なお、インダクタ４１及び４２は、モジュール基板９１に内蔵される。
【００５５】
モジュール基板９１内には、インダクタ４１及び４２に加えて、グランド電位に設定された平面グランドパターン９１１及び９１２が配置される。平面グランドパターン９１１及び９１２は、モジュール基板９１の主面９１ａ及び９１ｂと平行な互いに異なる平面に広がっている。
【００５６】
半導体ＩＣ９２は、集積回路である。例えば、半導体ＩＣ９２は、受信低雑音増幅器２１及び２２とスイッチ５１とで構成されてもよい。半導体ＩＣ９２は、モジュール基板９１の主面９１ｂに実装されている。
【００５７】
ポスト電極９３の各々は、モジュール基板９１の主面９１ｂから延びている。ポスト電極９３の各々は、モジュール基板９１と外部基板（図示せず）とを接続するために、樹脂部材９４を貫通し、その一端が樹脂部材９４から露出している。外部基板は、例えばフロントエンドモジュール１のＺ軸負方向側に配置されるマザー基板である。フロントエンドモジュール１は、複数のポスト電極９３を経由して、外部基板と電気信号のやりとりを行う。また、複数のポスト電極９３のいくつかは、外部基板のグランド電位に設定される。
【００５８】
ポスト電極９３は、半導体ＩＣ９２を囲むように、矩形のモジュール基板９１の端縁に沿って配列されている。つまり、複数のポスト電極９３は、Ｘ方向に並ぶ３以上のポスト電極と、Ｙ方向に並ぶ３以上のポスト電極とを含む。
【００５９】
なお、ポスト電極９３は、柱状である必要はなく、その形状は限定されない。つまり、ポスト電極９３は、単なる電極、はんだボールまた、銅コアボールであってもよい。
【００６０】
樹脂部材９４は、上記受信回路及びモジュール基板９１の主面９１ａ及び９１ｂを覆っている。樹脂部材９４は、上記受信回路を構成する回路素子の機械強度及び耐湿性などの信頼性を確保する機能を有している。
【００６１】
シールド電極層９５は、樹脂部材９４の上面及び側面を覆うように形成され、モジュール基板９１内の平面グランドパターン９１１及び９１２と、モジュール基板９１の側面にて接続されている。シールド電極層９５により、外来ノイズがフロントエンドモジュール１を構成する回路素子に侵入することを抑制できる。
【００６２】
なお、ポスト電極９３と、樹脂部材９４と、シールド電極層９５と、平面グランドパターン９１１及び９１２とは、本発明に係るフロントエンドモジュールに必須の構成要素ではない。
【００６３】
［１．４  インダクタ４１の構成及び配置］
ここで、モジュール基板９１に内蔵されたインダクタ４１の構成及び配置について、図６及び図７を参照しながら具体的に説明する。図６は、実施の形態に係るフロントエンドモジュール１が有するインダクタ４１周辺の拡大平面図である。図７は、実施の形態に係るフロントエンドモジュール１が有するインダクタ４１周辺の拡大断面図である。図６では、樹脂部材９４及びシールド電極層９５に加えて、モジュール基板９１及びモジュール基板９１の主面９１ａに実装された回路素子の記載が省略されている。
【００６４】
なお、インダクタ４２は、インダクタ４１と同様の構成及び配置を有する。したがって、ここではインダクタ４２の構成及び配置の図示及び説明を省略する。
【００６５】
インダクタ４１は、例えば集積型受動素子（Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅ：ＩＰＤ）として実現される。ＩＰＤのインダクタは、フィルムタイプインダクタあるいは薄膜インダクタと呼ばれる場合もある。ここでは、インダクタ４１は、モジュール基板９１内のキャビティに埋め込まれることで、モジュール基板９１に内蔵されている。
【００６６】
図６及び図７に示すように、インダクタ４１は、入力端子４１１と、出力端子４１２と、インダクタ基板４１３と、コイル導体４１４と、を備える。
【００６７】
入力端子４１１は、受信フィルタ６１の出力端子６１２と、モジュール基板９１の主面に垂直なＺ方向にビア導体９１３で接続されている。つまり、インダクタ４１の入力端子４１１と受信フィルタ６１の出力端子６１２とは、平面配線パターンを介さずに、ビア導体９１３のみで接続される。ビア導体９１３は、第１ビア導体の一例であり、モジュール基板９１の主面９１ａ側に形成されたブラインド・ビア・ホールに充填された導体である。なお、入力端子４１１は、平面配線パターン及びビア導体の両方を介して出力端子６１２と接続されてもよい。
【００６８】
出力端子４１２は、受信低雑音増幅器２１の入力端子２１１と、モジュール基板９１の主面に垂直なＺ方向にビア導体９１４で接続されている。つまり、インダクタ４１の出力端子４１２と受信低雑音増幅器２１の入力端子２１１とは、平面配線パターンを介さずに、ビア導体９１４のみで接続される。ビア導体９１４は、第２ビア導体の一例であり、モジュール基板９１の主面９１ｂ側に形成されたブラインド・ビア・ホールに充填された導体である。なお、出力端子４１２は、平面配線パターン及びビア導体の両方を介して入力端子２１１と接続されてもよい。
【００６９】
インダクタ基板４１３は、第２基板の一例である。インダクタ基板４１３は、モジュール基板９１内にモジュール基板９１と平行に配置されている。本実施の形態では、インダクタ基板４１３の材質は、モジュール基板９１の材質と異なり、インダクタ基板４１３は、モジュール基板９１と異なる誘電率を有する。インダクタ基板４１３としては、例えばシリコン基板を用いることができる。インダクタ基板４１３としてシリコン基板を用いれば、ＰＣＢを用いる場合よりも、小さいサイズで高いＱ値を有するインダクタ４１を実現することができる。なお、Ｑ値とは、抵抗に対する誘導リアクタンスの比である品質係数の値である。
【００７０】
コイル導体４１４は、入力端子４１１及び出力端子４１２を結ぶ経路上に配置される。コイル導体４１４は、インダクタ基板４１３の主面に平行な渦巻状の平面パターンである。コイル導体４１４は、例えばフォトリソグラフィ工法によってインダクタ基板４１３に形成されている。
【００７１】
図６に示すように、インダクタ４１の少なくとも一部は、平面視において受信低雑音増幅器２１の少なくとも一部と重複している。具体的には、インダクタ４１の出力端子４１２は、平面視において受信低雑音増幅器２１の入力端子２１１と重複している。つまり、インダクタの出力端子４１２と受信低雑音増幅器２１の入力端子２１１とは、Ｚ方向に重なり合っている。
【００７２】
また、インダクタ４１のコイル導体４１４は、平面視において、受信低雑音増幅器２１のソースインダクタ２１５及びチョークインダクタ２１６と重複せず、平面グランドパターン９１１及び９１２とも重複していない。つまり、コイル導体４１４は、ソースインダクタ２１５及びチョークインダクタ２１６が形成された半導体ＩＣ９２の領域とＺ方向に重なっておらず、平面グランドパターン９１１及び９１２が形成されたモジュール基板９１の領域ともＺ方向に重なっていない。
【００７３】
さらに、インダクタ４１のコイル導体４１４は、平面視において複数のポスト電極９３のいずれとも重複していない。特に、インダクタ４１は、Ｙ方向に並ぶ３以上のポスト電極のうちの隣り合う２つのポスト電極の間に配置されている。
【００７４】
［１．５  効果等］
以上のように、本実施の形態に係るフロントエンドモジュール１によれば、インダクタ４１をモジュール基板９１に内蔵することができる。したがって、モジュール基板９１の主面上の部品実装面積を削減することができ、フロントエンドモジュール１の小型化を実現することができる。
【００７５】
また、本実施の形態に係るフロントエンドモジュール１によれば、平面視において、インダクタ４１の少なくとも一部を受信低雑音増幅器２１の少なくとも一部と重複させることができる。したがって、モジュール基板９１内のインダクタ４１とモジュール基板９１上の受信低雑音増幅器２１とをモジュール基板９１の主面に垂直な方向（つまりＺ方向）にモジュール基板９１の厚み未満の距離で接続することができ、インダクタ４１と受信低雑音増幅器２１と間の配線長を短縮することができる。その結果、インダクタ４１と受信低雑音増幅器２１との間の配線の寄生容量を低減することができ、寄生容量による受信低雑音増幅器２１の特性（例えば、利得及び／又は雑音指数）の劣化を抑制することができる。
【００７６】
また、本実施の形態に係るフロントエンドモジュール１によれば、インダクタ４１がインダクタ基板４１３を有することができるので、モジュール基板９１と異なる材質の基板をインダクタ基板４１３として用いることが可能となる。したがって、インダクタ４１に適した材質の基板をインダクタ基板４１３として用いることも可能となり、モジュール基板９１への内蔵によるインダクタ４１のＱ値の低下を抑制することができる。
【００７７】
このように、インダクタ基板４１３を有するインダクタ４１をモジュール基板９１に内蔵し、平面視においてインダクタ４１の少なくとも一部を受信低雑音増幅器２１と重複させることで、フロントエンドモジュール１は、受信信号の品質劣化を抑制しつつ、小型化を実現することができる。
【００７８】
また、本実施の形態に係るフロントエンドモジュール１によれば、平面視において、インダクタ４１のコイル導体４１４と受信低雑音増幅器２１のソースインダクタ２１５及びチョークインダクタ２１６との重複を避けることができる。したがって、ソースインダクタ２１５及びチョークインダクタ２１６が発生する磁束によってインダクタ４１のＱ値が低下することを抑制することができる。また、ソースインダクタ２１５及びチョークインダクタ２１６とインダクタ４１のコイル導体４１４との干渉による受信低雑音増幅器２１の発振を抑制することができる。
【００７９】
また、本実施の形態に係るフロントエンドモジュール１によれば、平面視において、インダクタ４１のコイル導体４１４と平面グランドパターン９１１及び９１２との重複を避けることができる。したがって、インダクタ４１の磁界分布が平面グランドパターン９１１及び９１２の影響を受けることでインダクタ４１のＱ値が低下することを抑制することができる。
【００８０】
また、本実施の形態に係るフロントエンドモジュール１によれば、平面視において、インダクタ４１とポスト電極９３との重複を避けることができる。したがって、ポスト電極９３がＧＮＤ端子である場合は、インダクタ４１の磁界分布がポスト電極９３の影響を受けることでインダクタ４１のＱ値が低下することを抑制することができる。ポスト電極９３がＲＦ端子である場合は、アイソレーションの特性劣化を抑制することができる。
【００８１】
また、本実施の形態に係るフロントエンドモジュール１によれば、平面視において、隣り合う２つのポスト電極の間にインダクタ４１のコイル導体４１４を配置することができる。したがって、部品の実装が難しい領域を有効に活用することができ、フロントエンドモジュール１のさらなる小型化を実現することができる。
【００８２】
また、本実施の形態に係るフロントエンドモジュール１によれば、受信フィルタ６１の出力端子６１２とインダクタ４１の入力端子４１１とを、モジュール基板９１の主面に垂直な方向にビア導体９１３で接続することができる。さらに、インダクタ４１の出力端子４１２と受信低雑音増幅器２１の入力端子２１１とを、モジュール基板９１の主面に垂直な方向にビア導体９１４で接続することができる。したがって、受信フィルタ６１及びインダクタ４１の間の配線長と、インダクタ４１及び受信低雑音増幅器２１の間の配線長とを短縮することができ、寄生容量を低減することができる。その結果、寄生容量による受信低雑音増幅器２１の特性の劣化を抑制することができる。
【００８３】
（実施の形態の変形例１）
次に、実施の形態の変形例１について説明する。本変形例では、受信フィルタが実装される主面と半導体ＩＣが実装される主面とが入れ替わっている点が、上記実施の形態と異なる。以下に、上記実施の形態と異なる点を中心に、本変形例について図８を参照しながら説明する。
【００８４】
図８は、実施の形態の変形例１に係るフロントエンドモジュール１Ａの断面図である。図８に示すように、本変形例に係る受信フィルタ６１及び６２は、モジュール基板９１の主面９１ｂに実装される。つまり、受信フィルタ６１及び６２は、複数のポスト電極９３が配置される主面９１ｂ（いわゆる下面）に実装される。
【００８５】
一方、本変形例に係る半導体ＩＣ９２は、モジュール基板９１の主面９１ａに実装される。つまり、半導体ＩＣ９２は、複数のポスト電極９３が配置される主面９１ｂと反対側の主面９１ａ（いわゆる上面）に実装される。
【００８６】
以上のように、本変形例に係るフロントエンドモジュール１Ａによれば、受信低雑音増幅器２１及び２２を有する半導体ＩＣ９２が上面に実装され、受信フィルタ６１及び６２が下面に実装される場合であっても、インダクタ基板４１３を有するインダクタ４１をモジュール基板９１に内蔵することができ、平面視においてインダクタ４１の少なくとも一部を受信低雑音増幅器２１と重複させることができる。したがって、本変形例に係るフロントエンドモジュール１Ａも、上記実施の形態に係るフロントエンドモジュール１と同様に、受信信号の品質劣化を抑制しつつ、小型化を実現することができる。
【００８７】
（実施の形態の変形例２）
次に、実施の形態の変形例２について説明する。本変形例では、半導体ＩＣがモジュール基板に内蔵され、インダクタの出力端子と受信低雑音増幅器の入力端子とが接合される点が上記実施の形態と異なる。以下に、上記実施の形態と異なる点を中心に、本変形例について図９を参照しながら説明する。
【００８８】
図９は、実施の形態の変形例２に係るフロントエンドモジュール１Ｂの断面図である。図９に示すように、本変形例に係る半導体ＩＣ９２Ｂは、モジュール基板９１に内蔵されている。つまり、受信低雑音増幅器２１及び２２は、モジュール基板９１に内蔵されている。
【００８９】
さらに、インダクタ４１の出力端子４１２は、受信低雑音増幅器２１の入力端子２１１に接合されている。つまり、インダクタ４１と受信低雑音増幅器２１とは、それぞれ、ビア導体及び平面配線パターンを介さずに端子同士で接合されている。同様に、インダクタ４２の出力端子４２２は、受信低雑音増幅器２２の入力端子２２１に接合されている。
【００９０】
以上のように、本変形例に係るフロントエンドモジュール１Ｂによれば、受信低雑音増幅器２１及び２２を有する半導体ＩＣ９２Ｂをモジュール基板９１に内蔵することができる。したがって、モジュール基板９１の主面上の部品実装面積を削減することができ、フロントエンドモジュール１Ｂのさらなる小型化を実現することができる。
【００９１】
さらに、本変形例に係るフロントエンドモジュール１Ｂによれば、インダクタ４１の出力端子４１２を受信低雑音増幅器２１の入力端子２１１に接合することができる。したがって、インダクタ４１と受信低雑音増幅器２１と間の配線長をさらに短縮することができる。その結果、インダクタ４１と受信低雑音増幅器２１との間の配線の寄生容量を低減することができ、寄生容量による受信低雑音増幅器２１の特性の劣化をさらに抑制することができる。
【００９２】
（実施の形態の変形例３）
次に、実施の形態の変形例３について説明する。本変形例では、スイッチと受信フィルタの間に接続されるインダクタもモジュール基板に内蔵される点が上記変形例２と異なる。以下に、上記実施の形態及びその変形例２と異なる点を中心に、本変形例について図１０を参照しながら説明する。
【００９３】
図１０は、実施の形態の変形例３に係るフロントエンドモジュール１Ｃの断面図である。図１０に示すように、本変形例に係るインダクタ７１Ｃ及び７２Ｃは、モジュール基板９１に内蔵されている。このインダクタ７１Ｃ及び７２Ｃは、上記実施の形態におけるインダクタ７１及び７２に対応する。
【００９４】
つまり、インダクタ７１Ｃは、スイッチ５１と受信フィルタ６１とを結ぶ経路に接続され、アンテナ素子２及びスイッチ５１と受信フィルタ６１とのインピーダンス整合をとる整合回路を構成する。インダクタ７２Ｃは、スイッチ５１と受信フィルタ６２とを結ぶ経路に接続され、アンテナ素子２及びスイッチ５１と受信フィルタ６２とのインピーダンス整合をとる整合回路を構成する。
【００９５】
インダクタ７１Ｃ及び７２Ｃは、インダクタ４１及びインダクタ４２と同様に、例えば、ＩＰＤとして実現される。また例えば、インダクタ７１Ｃ及び７２Ｃは、モジュール基板９１内に印刷された積層インダクタであってもよい。この場合、インダクタ７１は、インダクタ基板を備えなくてもよい。
【００９６】
以上のように、本変形例に係るフロントエンドモジュール１Ｃによれば、インダクタ４１及び４２に加えて、インダクタ７１Ｃ及び７２Ｃもモジュール基板９１に内蔵することができる。したがって、モジュール基板９１の主面上の部品実装面積を削減することができ、フロントエンドモジュール１Ｃのさらなる小型化を実現することができる。また、図５等に示すようにモジュール基板９１の主面に実装されるインダクタ７１及び７２は、一般的に受信フィルタ６１及び６２よりも背が高い。したがって、インダクタ７１及び７２をモジュール基板９１内に内蔵することで、モジュール基板９１の主面９１ａ上からインダクタを取り除くことができ、フロントエンドモジュール１Ｃの低背化を実現することもできる。
【００９７】
（実施の形態の変形例４）
次に、実施の形態の変形例４について説明する。本変形例では、フロントエンドモジュールが片面実装である点が上記実施の形態と異なる。以下に、上記実施の形態と異なる点を中心に、本変形例について図１１を参照しながら説明する。
【００９８】
図１１は、実施の形態の変形例４に係るフロントエンドモジュール１Ｄの断面図である。図１１に示すように、本変形例では、受信フィルタ６１及び６２と半導体ＩＣ９２とが同じ主面９１ａに実装される。この場合でも、受信フィルタ６１とインダクタ４１とは、Ｚ方向にビア導体９１３で接続される。また、インダクタ４１と半導体ＩＣ９２内の受信低雑音増幅器２１とは、Ｚ方向にビア導体９１４Ｄで接続される。このとき、ビア導体９１３及び９１４Ｄの各々は、モジュール基板９１の主面９１ａ側に形成されたブラインド・ビア・ホールに充填された導体である。
【００９９】
以上のように、本変形例に係るフロントエンドモジュール１Ｄによれば、受信低雑音増幅器２１及び２２を有する半導体ＩＣ９２と受信フィルタ６１及び６２とが、同一の主面に実装される場合であっても、インダクタ基板４１３を有するインダクタ４１をモジュール基板９１に内蔵することができ、平面視においてインダクタ４１の少なくとも一部を受信低雑音増幅器２１と重複させることができる。したがって、本変形例に係るフロントエンドモジュール１Ｄも、上記実施の形態に係るフロントエンドモジュール１と同様に、受信信号の品質劣化を抑制しつつ、小型化を実現することができる。
【０１００】
（他の変形例など）
以上、本発明に係るフロントエンドモジュール及び通信装置について、実施の形態及びその変形例を挙げて説明したが、本発明に係るフロントエンドモジュール及び通信装置は、上記実施の形態及びその変形例に限定されるものではない。上記実施の形態及びその変形例における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態及びその変形例に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記フロントエンドモジュール及び通信装置を内蔵した各種機器も本発明に含まれる。
【０１０１】
例えば、上記実施の形態及びその各変形例に係るフロントエンドモジュール及び通信装置において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されていてもよい。例えば、上記実施の形態及びその各変形例において、受信低雑音増幅器と受信フィルタとのインピーダンス整合をとる整合回路は、インダクタで構成されていたが、他の回路素子（例えば、キャパシタ、抵抗等）を含んでもよい。この場合、インダクタ４１のインダクタ基板４１３に他の回路素子が実装されてもよい。
【０１０２】
なお、上記実施の形態及びその各変形例では、フロントエンドモジュールの一例として受信回路を説明したが、フロントエンドモジュールは送信回路であってもよい。つまり、フロントエンドモジュールは、受信フィルタ及び受信低雑音増幅器の代わりに、送信フィルタ及び送信電力増幅器を備えてもよい。この場合、フィルタ、インダクタ及び増幅器等の入力及び出力が逆転する。例えば、送信電力増幅器の出力端子とインダクタの入力端子とが接続される。また、フロントエンドモジュールは、送受信回路であってもよい。
【０１０３】
なお、上記実施の形態及びその各変形例では、２つのインダクタ４１及び４２がモジュール基板９１に内蔵されていたが、これに限定されない。例えば、２つのインダクタ４１及び４２の一方がモジュール基板９１に内蔵され、他方がモジュール基板９１の主面に実装されてもよい。
【０１０４】
なお、上記実施の形態及びその各変形例では、インダクタ４１は、受信フィルタ６１及び受信低雑音増幅器２１に直接接続されていたが、これに限定されない。インダクタ４２も同様である。例えば、受信フィルタ６１及びインダクタ４１の間、及び／又は、インダクタ４１及び受信低雑音増幅器２１の間に、他の回路素子が接続されてもよい。具体的には、受信フィルタ６１及びインダクタ４１の間に、受信フィルタ６１及びインダクタ４１の間の導通及び非導通を切り替えるスイッチが接続されてもよい。
【０１０５】
なお、上記実施の形態及びその各変形例では、フロントエンドモジュールは、受信フィルタ６１及び６２と一対一で受信低雑音増幅器２１及び２２を備えていたが、これに限定されない。例えば、フロントエンドモジュールは、受信フィルタ６１及び６２に共通の１つの低雑音増幅器を備えてもよい。この場合、フロントエンドモジュールは、受信フィルタ６１及び６２の各々と低雑音増幅器との間の導通及び非導通を切り得るスイッチを備えてもよい。
【０１０６】
なお、上記実施の形態及びその各変形例では、インダクタ４１のコイル導体４１４は、平面視において、受信低雑音増幅器２１のソースインダクタ２１５及びチョークインダクタ２１６と重複せず、平面グランドパターン９１１及び９１２並びに複数のポスト電極９３とも重複していなかったが、これに限定されない。例えば、コイル導体４１４の一部又は全部は、平面視において、受信低雑音増幅器２１のソースインダクタ２１５、チョークインダクタ２１６、平面グランドパターン９１１、９１２、ポスト電極９３、又は、それらの任意の組み合わせと重複してもよい。そのような場合であっても、インダクタ基板４１３を有するインダクタ４１をモジュール基板９１に内蔵し、平面視においてインダクタ４１の少なくとも一部を受信低雑音増幅器２１と重複させることができる。したがって、フロントエンドモジュールは、送受信信号の品質劣化を抑制しつつ、小型化を実現することができる。
【０１０７】
なお、上記実施の形態及びその各変形例では、受信低雑音増幅器２１及び２２は、半導体ＩＣ９２又は９２Ｂに含まれていたが、これに限定されない。つまり、受信低雑音増幅器２１及び２２は、半導体ＩＣ９２又は９２Ｂに含まれなくてもよい。
【０１０８】
なお、上記実施の形態及びその各変形例では、モジュール基板９１の材質がインダクタ基板４１３の材質と異なる場合について説明したが、このような場合に限定されない。例えば、モジュール基板９１の材質は、インダクタ基板４１３の材質と同じであってもよい。具体的には、モジュール基板９１及びインダクタ基板４１３は、ともにシリコン基板であってもよい。この場合、モジュール基板９１とインダクタ基板４１３とは区別不可能に一体化されてもよい。
【０１０９】
なお、上記実施の形態の変形例２及び３では、半導体ＩＣ９２Ｂがモジュール基板９１に内蔵された場合に、インダクタ４１の出力端子４１２と受信低雑音増幅器２１の入力端子２１１とが接合されていたが、このような場合に限定されない。つまり、半導体ＩＣ９２がモジュール基板９１の主面９１ａ又は９１ｂに実装されている場合でも、インダクタ４１の出力端子４１２と受信低雑音増幅器２１の入力端子２１１とが接合されてもよい。
【符号の説明】
【０１１０】
１、１Ａ、１Ｂ、１Ｃ、１Ｄ  フロントエンドモジュール
２  アンテナ素子
３  ＲＦ信号処理回路（ＲＦＩＣ）
４  ベースバンド信号処理回路（ＢＢＩＣ）
５  通信装置
２１、２２  受信低雑音増幅器
３１  共通端子
４１、４２、７１、７１Ｃ、７２、７２Ｃ  インダクタ
５１  スイッチ
６１、６２  受信フィルタ
８１、８２  受信出力端子
９１  モジュール基板
９１ａ、９１ｂ  主面
９２、９２Ｂ  半導体ＩＣ
９３  ポスト電極
９４  樹脂部材
９５  シールド電極層
２１１、２２１、４１１、４２１  入力端子
２１２、２２２、４１２、４２２、６１２、６２２  出力端子
２１３、２１４  トランジスタ
２１５  ソースインダクタ
２１６  チョークインダクタ
４１３  インダクタ基板
４１４  コイル導体
９１１、９１２  平面グランドパターン
９１３、９１４、９１４Ｄ  ビア導体
【図１】
2020120185.tif 000003
【図２】
2020120185.tif 000004
【図３】
2020120185.tif 000005
【図４】
2020120185.tif 000006
【図５】
2020120185.tif 000007
【図６】
2020120185.tif 000008
【図７】
2020120185.tif 000009
【図８】
2020120185.tif 000010
【図９】
2020120185.tif 000011
【図１０】
2020120185.tif 000012
【図１１】
2020120185.tif 000013