(57)【要約】【課題】接合強度の向上が図られたセラミック電子部品およびその製造方法を提供する。【解決手段】  積層セラミックコンデンサ１では、端子電極５の焼付電極層１１が高い接合強度でセラミック素体３の表面に接合されている。また、１．１超１．９未満の電気陰性度を有する材料で構成された第１めっき層１２によれば、第１めっき層１２とセラミック素体３とが高い強度で接合されることを発明者は新たに見出した。そのため、積層セラミックコンデンサ１においては、セラミック素体３と端子電極５との高い接合強度を実現することができる。【選択図】図２
2020141068.tif 000002
【特許請求の範囲】
【請求項１】
対向する一対の端面と前記端面を連結する複数の側面とを含む表面を有し、かつ、前記一対の端面の対向方向に直交する方向に積層された複数のセラミック層と前記セラミック層の間に配置されるとともに前記端面から露出する内部電極とを有するセラミック素体と、前記セラミック素体の表面のうちの少なくとも端面に設けられて前記端面に露出した前記内部電極と電気的に接続される端子電極とを備えるセラミック電子部品あって、
前記端子電極が、
少なくとも前記セラミック素体の前記内部電極が露出した端面の一部を直接的に覆う焼付電極層と、
前記焼付電極層を直接的に覆うとともに一部が前記セラミック素体の表面と接し、１．１超１．９未満の電気陰性度を有する少なくとも一種の材料で構成された物理気相成長層と
を有することを特徴とする、セラミック電子部品。
【請求項２】
前記焼付電極層を構成する材料がガラス成分を含むことを特徴とする、請求項１に記載のセラミック電子部品。
【請求項３】
前記端子電極が、前記物理気相成長層を直接的に覆う表層をさらに備え、
前記物理気相成長層が、Ｔｉ、Ｎｂ、Ｔａ、Ｈｆ、Ｚｒ、Ｙから選択される少なくとも一種の元素で構成され、
前記表層が、Ａｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択される少なくとも一種の材料で構成されたことを特徴とする、請求項1または２に記載のセラミック電子部品。
【請求項４】
前記端子電極が、前記物理気相成長層を直接的に覆う表層をさらに備え、
前記物理気相成長層が、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｖ、Ｍｎ、Ｚｎ、Ａｌから選択される少なくとも一種以上の材料で構成され、
前記表層がＮｉを含むことを特徴とする、請求項１または２に記載のセラミック電子部品。
【請求項５】
前記物理気相成長層が、Ｔｉを含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される少なくとも一種の材料を１０ｍａｓｓ％以下含むことを特徴とする、請求項1または２に記載のセラミック電子部品。
【請求項６】
対向する一対の端面と前記端面を連結する複数の側面とを含む表面を有し、かつ、前記一対の端面の対向方向に直交する方向に積層された複数のセラミック層と前記セラミック層の間に配置されるとともに前記端面から露出する内部電極とを有するセラミック素体と、前記セラミック素体の表面のうちの少なくとも端面に設けられて前記端面に露出した前記内部電極と電気的に接続される端子電極とを備えるセラミック電子部品の製造方法であって、
焼き付けにより、少なくとも前記セラミック素体の前記内部電極が露出した端面の一部を直接的に覆う前記端子電極の焼付電極層を形成する工程と、
物理気相成長法を用いて、１．１超１．９未満の電気陰性度を有する少なくとも一種の材料で構成され、かつ、前記焼付電極層を直接的に覆うとともに一部が前記セラミック素体の表面と接する前記端子電極の物理気相成長層を形成する工程と
を含むことを特徴とする、セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、セラミック電子部品およびその製造方法に関する。
【背景技術】
【０００２】
従来より、内部電極を含むセラミック素体と、内部電極が露出するセラミック素体の端面に形成された端子電極とを備えるセラミック電子部品（たとえば、セラミックコンデンサ）が知られている。
【０００３】
セラミック電子部品の端子電極は複数層構造を有する場合があり、この場合、セラミック素体の端面と直接接する下地電極層には、セラミック素体との間の高い接合強度を実現するため、端面にＣｕ等を焼き付けることにより設けられた焼付電極層が採用される。
【０００４】
端子電極の下地電極層上には、ＮｉやＳｎ等のめっき電極層が形成され得る。このようなめっき電極層を湿式めっき法により形成する場合、電解液中にセラミック素体を浸漬した際に電解液がセラミック素体と端子電極との界面を通って素体端面に達して、部品の特性（たとえば電気特性、磁気特性）を劣化させてしまう。
【０００５】
そこで、湿式めっき法に代えて、部品の損傷を抑えることができる物理気相成長法によるめっき（いわゆる乾式めっき法）を用いて、端子電極のめっき電極層を形成する技術が求められている。下記特許文献１には、セラミック素体の端面に焼付電極層を焼き付けた後、乾式めっき法を用いて焼付電極層上にＮｉ層およびＳｎ層を順次形成する技術が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開昭６０−２３６２０７号公報
【特許文献２】特開２０１８−１１０２０１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
発明者は、乾式めっき法を用いて端子電極のめっき電極層を形成する技術について研究を重ね、その結果、端子電極の接合強度を高めることができる技術を見出した。
【０００８】
本発明は、接合強度の向上が図られたセラミック電子部品およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一形態に係るセラミック電子部品は、対向する一対の端面と端面を連結する複数の側面とを含む表面を有し、かつ、一対の端面の対向方向に直交する方向に積層された複数のセラミック層とセラミック層の間に配置されるとともに端面から露出する内部電極とを有するセラミック素体と、セラミック素体の表面のうちの少なくとも端面に設けられて端面に露出した内部電極と電気的に接続される端子電極とを備えるセラミック電子部品であって、端子電極が、少なくともセラミック素体の内部電極が露出した端面の一部を直接的に覆う焼付電極層と、焼付電極層を直接的に覆うとともに一部がセラミック素体の表面と接し、１．１超１．９未満の電気陰性度を有する少なくとも一種の材料で構成された物理気相成長層とを備える。
【００１０】
上記セラミック電子部品では、焼付電極層が高い接合強度でセラミック素体の表面に接合されている。また、上記範囲の電気陰性度を有する材料で構成された物理気相成長層によれば、物理気相成長層とセラミック素体とが高い強度で接合されることを発明者は新たに見出した。そのため、上記セラミック電子部品においては、セラミック素体との高い接合強度を実現することができる。その上、上記セラミック電子部品においては、高い耐熱サイクル性を実現することができる。
【００１１】
他の形態に係るセラミック電子部品は、焼付電極層を構成する材料がガラス成分を含む。この場合、耐熱サイクル性のさらなる向上が図られる。
【００１２】
他の形態に係るセラミック電子部品では、端子電極が、物理気相成長層を直接的に覆う表層をさらに備え、物理気相成長層が、Ｔｉ、Ｎｂ、Ｔａ、Ｈｆ、Ｚｒ、Ｙから選択される少なくとも一種の元素で構成され、表層が、Ａｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択される少なくとも一種の材料で構成されている。この場合、物理気相成長層を構成する材料の元素の原子半径と、表層を構成する材料の原子半径が近いため、接合格子間のひずみが小さく金属結合がより強固になることから、接合強度および耐熱サイクル性のさらなる向上を図ることができる。
【００１３】
他の形態に係るセラミック電子部品では、端子電極が、物理気相成長層を直接的に覆う表層をさらに備え、物理気相成長層が、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｖ、Ｍｎ、Ｚｎ、Ａｌから選択される少なくとも一種以上の材料で構成され、表層がＮｉを含む。この場合、物理気相成長層を構成する材料の元素の原子半径と、表層を構成するＮｉの原子半径が近いため、接合格子間のひずみが小さく金属結合がより強固になることから、接合強度および耐熱サイクル性のさらなる向上を図ることができる。
【００１４】
他の形態に係るセラミック電子部品では、物理気相成長層が、Ｔｉを含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される少なくとも一種の材料を１０ｍａｓｓ％以下含む。この場合、物理気相成長層に含まれるＴｉにより耐酸化性を保持しつつ、熱膨張係数が相対的に低いＣｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａにより耐熱サイクル性を向上させることができる。
【００１５】
本発明の一形態に係るセラミック電子部品の製造方法は、対向する一対の端面と端面を連結する複数の側面とを含む表面を有し、かつ、一対の端面の対向方向に直交する方向に積層された複数のセラミック層とセラミック層の間に配置されるとともに端面から露出する内部電極とを有するセラミック素体と、セラミック素体の表面のうちの少なくとも端面に設けられて端面に露出した内部電極と電気的に接続される端子電極とを備えるセラミック電子部品の製造方法であって、焼き付けにより、少なくともセラミック素体の内部電極が露出した端面の一部を直接的に覆う端子電極の焼付電極層を形成する工程と、物理気相成長法を用いて、１．１超１．９未満の電気陰性度を有する少なくとも一種の材料で構成され、かつ、焼付電極層を直接的に覆うとともに一部がセラミック素体の表面と接する端子電極の物理気相成長層を形成する工程とを含む。
【００１６】
上記セラミック電子部品の製造方法では、端子電極の焼付電極層が焼き付けにより高い接合強度でセラミック素体の表面に接合される。また、上記範囲の電気陰性度を有する材料で構成された物理気相成長層によれば、物理気相成長層とセラミック素体とが高い強度で接合されることを発明者は新たに見出した。そのため、上記セラミック電子部品の製造方法によれば、セラミック素体と端子電極との高い接合強度を実現することができる。
【発明の効果】
【００１７】
本発明によれば、接合強度の向上が図られたセラミック電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
【００１８】
【図１】一実施形態に係る積層セラミックコンデンサを示した概略斜視図である。
【図２】図１に示した積層セラミックコンデンサのＩＩ−ＩＩ線断面図である。
【図３】図２に示した積層セラミックコンデンサを実装したときの様子を示した図である。
【図４】図２に示した積層セラミックコンデンサを作製する手順を示したフローチャートである。
【図５】実施例１に係る実験結果を示した表である。
【図６】第１めっき層がセラミック素体に接しない態様を示した図である。
【図７】実施例２に係る実験結果を示した表である。
【図８】実施例３に係る実験結果を示した表である。
【図９】実施例４に係る実験結果を示した表である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００２０】
セラミック電子部品の一実施形態である積層セラミックコンデンサの構成について、図１および図２を参照しつつ説明する。
【００２１】
積層セラミックコンデンサ１は、セラミック素体３と、セラミック素体３の外表面に配置されている一対の端子電極５とを備えている。セラミック素体３は、略直方体形状の外形を有する。セラミック素体３の寸法は、一例として０６０３サイズ（すなわち、０．６ｍｍ×０．３ｍｍ×０．３ｍｍ）である。セラミック素体３は、その外表面として、互いに対向する一対の端面３ａと、互いに対向する一対の第一側面３ｂと、互いに対向する一対の第二側面３ｃとを有している。第一側面３ｂおよび第二側面３ｃはいずれも略直方形状を呈している。セラミック素体３の長手方向は、一対の端面３ａの対向方向である。
【００２２】
一対の第一側面３ｂは、一対の端面３ａを連結するように一対の端面３ａの対向方向に延びている。一対の第一側面３ｂは、一対の第二側面３ｃの対向方向にも延びている。一対の第二側面３ｃは、一対の端面３ａを連結するように一対の端面３ａの対向方向に延びている。一対の第二側面３ｃは、一対の第一側面３ｂの対向方向にも延びている。
【００２３】
セラミック素体３は、複数の誘電体セラミック層４と、複数の内部電極７、９とが積層された積層体として構成されている。複数の誘電体セラミック層４は、一対の第一側面３ｂの対向方向に積層されている。セラミック素体３では、複数の誘電体セラミック層４の積層方向が一対の第一側面３ｂの対向方向と一致する。各誘電体セラミック層４は、たとえば誘電体材料（ＢａＴｉＯ３系、Ｂａ（Ｔｉ，Ｚｒ）Ｏ３系、または（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体セラミック）を含むセラミックグリーンシートの焼結体から構成される。実際のセラミック素体３では、各誘電体セラミック層４は、各誘電体セラミック層４の間の境界が視認できない程度に一体化されている。各内部電極７、９は、たとえば、平面視で、略矩形形状を呈している。各内部電極７，９は、積層型の電気素子の内部電極として通常用いられる導電性材料（たとえば、Ｎｉ、ＰｄまたはＣｕなど）からなる。各内部電極７、９は、上記導電性材料を含む導電性ペーストの焼結体として構成される。
【００２４】
内部電極７と内部電極９とは、一対の第一側面３ｂの対向方向において異なる位置（層）に配置されている。すなわち、内部電極７と内部電極９とは、一対の第一側面３ｂの対向方向に間隔を有して対向するように交互に配置されている。各内部電極７は、一端が一方の端面３ａに露出している。各内部電極７は、一方の端面３ａに露出した一端で一方の端子電極５に接続されている。各内部電極９は、一端が他方の端面３ａに露出している。各内部電極９は、他方の端面３ａに露出した一端で他方の端子電極５に接続されている。各内部電極７と各内部電極９とは、互いに極性が異なる。
【００２５】
一対の端子電極５は、セラミック素体３の端部にそれぞれ配置されている。詳細には、端子電極５は、端面３ａと、一対の第一側面３ｂおよび一対の第二側面３ｃの端面３ａ側の一部とを、一体的に覆うように形成されている。すなわち、端子電極５は、端面３ａ上に位置する端面部５ａと、第一側面３ｂおよび第二側面３ｃの一部上に位置する側面部５ｂとを有する。一対の端子電極５は、互いに離間されており、セラミック素体３の外表面においては互いに電気的に絶縁されている。
【００２６】
端子電極５は、複数層構造を有し、セラミック素体３の外表面を直接的に覆うように形成された焼付電極層１１と、焼付電極層１１の全体を直接的に覆う第１めっき層（物理気相成長層）１２と、第１めっき層１２の全体を直接的に覆う第２めっき層（表層）１３とを有する。第２めっき層１３は、単層構造でもよく、複数層構造でもよい。端子電極５は、セラミック素体３の端面３ａに近い側から遠い側へ向かって、最内層である焼付電極層１１、中間層である第１めっき層１２、表層である第２めっき層１３の順番で各層を有している。端子電極５は、端面部５ａおよび側面部５ｂのいずれにおいても上記複数層を有する。
【００２７】
焼付電極層１１は、導電性金属粉末およびガラスフリットを含む導電性ペーストを用いて形成され、該導電性ペーストをセラミック素体３の外表面に付与して焼き付けることによって形成される。そのため、焼付電極層１１は金属成分とガラス成分とを含む。焼付電極層１１の金属成分には、たとえばＣｕが用いられる。本実施形態では、焼付電極層１１は、セラミック素体３の端面３ａと一対の第一側面３ｂおよび一対の第二側面３ｃの端面３ａ側の一部とを一体的かつ直接的に覆っている。焼付電極層１１は、セラミック素体３の端面３ａに露出した内部電極７、９と電気的に接続されている。焼付電極層１１は、内部電極７、９と電気的に接続される限りにおいて、端面３ａを部分的に覆っていてもよく、端面３ａの全面を覆っていてもよい。また、焼付電極層１１は、第一側面３ｂおよび第二側面３ｃを覆わない態様であってもよい。ただし、端子電極５とセラミック素体３との接合性を向上させる観点から、焼付電極層１１は、セラミック素体３の端面３ａと一対の第一側面３ｂおよび一対の第二側面３ｃの端面３ａ側の一部とを一体的かつ直接的に覆うことが好ましい。
【００２８】
第１めっき層１２は、物理気相成長法によるめっき（乾式めっき）で形成された物理気相成長層である。第１めっき層１２は、１．１超１．９未満の電気陰性度を有する少なくとも一種の材料で構成されている。第１めっき層１２は、Ｔｉ、Ｎｂ、Ｔａ、Ｈｆ、Ｚｒ、Ｙから選択される少なくとも一種の元素で構成され得る。また、第１めっき層１２は、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｖ、Ｍｎ、Ｚｎ、Ａｌから選択される少なくとも一種以上の材料で構成され得る。第１めっき層１２は、端子電極５の側面部５ｂにおいて、セラミック素体の表面（より詳しくは側面３ｂ、３ｃ）と接している。
【００２９】
第２めっき層１３は、第１めっき層１２同様、物理気相成長法によるめっきで形成された物理気相成長層である。第２めっき層１３は、第１めっき層１２がＴｉ、Ｎｂ、Ｔａ、Ｈｆ、Ｚｒ、Ｙから選択される少なくとも一種の元素で構成されている場合には、Ａｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択される少なくとも一種の材料で構成され得る。第２めっき層１３は、第１めっき層１２がＴｉ、Ｃｒ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｖ、Ｍｎ、Ｚｎ、Ａｌから選択される少なくとも一種以上の材料で構成されている場合には、Ｎｉを含む材料で構成され得る。第２めっき層１３は、第１めっき層１２同様、端子電極５の側面部５ｂにおいて、セラミック素体の表面（より詳しくは側面３ｂ、３ｃ）と接している。
【００３０】
積層セラミックコンデンサ１は、図３に示すように、端子電極５の側面部５ｂにおいて、接続材３０を介して、回路基板（または他の電子機器や電子部品）に設けられた接続パッド２２上に実装される。接続材３０としては、はんだや導電性接着材（たとえばＡｇを含有する導電性接着材）を用いることができる。第２めっき層１３がＡｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択される少なくとも一種の材料で構成されている場合は、接続材３０として導電性接着材を用いるのが好ましい。第２めっき層１３がＮｉを含む材料で構成されている場合は、接続材３０としてはんだを用いるのが好ましい。
【００３１】
本発明に係るセラミック電子部品は、上述した積層セラミックコンデンサ１の内部電極のパターンを替えることで、コンデンサ以外の電子部品とすることができる。たとえば、一層または複数層の内部電極をコイル状に設けるとともに誘電体セラミック層４を磁性体セラミック層に替えることで、積層セラミックインダクタとすることができる。積層セラミックインダクタの場合は、焼付電極層１１をＡｇで構成することができ、端子電極５の側面部５ｂにおいて、Ａｇを含有する導電性接着材を介して、回路基板に設けられた接続パッド２２上に実装され得る。
【００３２】
続いて、上述した積層セラミックコンデンサ１の製造方法について、図４のフローチャートを参照しつつ説明する。
【００３３】
積層セラミックコンデンサ１を作製する際には、公知の方法によりセラミック素体３を準備し、セラミック素体３の表面に焼付電極層１１を形成する（ステップＳ１）。具体的には、焼付電極層１１となる導電性ペーストを、セラミック素体３の端面３ａと一対の第一側面３ｂおよび一対の第二側面３ｃの端面３ａ側の一部とに一体的かつ直接的に塗布して、所定の温度（たとえば７５０℃）で焼き付ける。それにより、セラミック素体３の端面３ａに露出した内部電極７、９と電気的に接続された焼付電極層１１が形成される。焼付電極層１１となる導電性ペーストは、導電性金属粉末（たとえばＣｕ粉末）、ガラスフリットおよびビヒクルを所定量配合して得られる。
【００３４】
次に、焼付電極層１１上に第１めっき層１２を形成する（ステップＳ２）。具体的には、物理気相成長法の一種であるスパッタリングにより、１．１超１．９未満の電気陰性度を有する少なくとも一種の材料で構成されたターゲット材（たとえばＴｉターゲット）を用いて、焼付電極層１１を直接的に覆う第１めっき層１２を形成する。スパッタリング用マスクは、第１めっき層１２の一部がセラミック素体３の表面（より詳しくは側面３ｂ、３ｃ）と接するように設計されている。
【００３５】
さらに、第１めっき層１２上に第２めっき層１３を形成する（ステップＳ３）。具体的には、物理気相成長法の一種であるスパッタリングにより、ターゲット材（たとえばＰｄターゲット）を用いて、第１めっき層１２を直接的に覆う第２めっき層１３を形成する。スパッタリング用マスクは、第２めっき層１３の一部がセラミック素体３の表面（より詳しくは側面３ｂ、３ｃ）と接するように設計されている。
【００３６】
上記ステップ１〜３により、セラミック素体３の表面に複数層構造の端子電極５が形成されて、上述した積層セラミックコンデンサ１が得られる。
【００３７】
発明者は、積層セラミックコンデンサ１の端子電極５が、焼付電極層１１上に上述した第１めっき層１２が設けられた構成である場合に、セラミック素体３との高い接合強度が得られるとの知見を得た。接合強度が高まる理由は、第１めっき層１２の一部とセラミック素体３の表面との接合が十分に強固であるためであると考えられる。第１めっき層１２の一部とセラミック素体３との接合は、酸素を介した双極子相互作用によるものと考えられる。すなわち、第１めっき層１２の構成材料とセラミック素体３の構成材料（すなわち、セラミック）とは化学的な反応を与えず、両者の結合は十分ではあるが、過度な接合ではないと考えられる。
【００３８】
また、焼付電極層１１とセラミック素体３とが接合する箇所、特に焼付電極層１１がセラミック素体３の表面に沿って延びる箇所（すなわち先端部）では、熱衝撃等により破壊が生じ得る。破壊の理由は、焼付電極層１１のガラス成分とセラミック素体３を構成するセラミックとの接合強度が過度であることに起因していると考えられる。これに対して、本実施形態に係る積層セラミックコンデンサ１では、端子電極５の第１めっき層１２が、焼付電極層１１を直接的に覆うとともにその一部がセラミック素体３の表面と接することにより、セラミック素体３の表面と接する第１めっき層１２の一部とセラミック素体３との間に、酸素を介した双極子相互作用による比較的緩い接合が形成されて、熱衝撃による破壊が生じにくくなっており、焼付電極層１１を構成する材料がガラス成分を含む場合であっても、熱衝撃に対して耐性を有する高い耐熱サイクル性を実現することができる。
【００３９】
また、１．１超１．９未満の電気陰性度を有する材料は、セラミック素体３との十分な接合性を確保することができる上、室温で容易には酸化されないため、十分な接合強度を確保することができる。さらに、焼付電極層１１と第１めっき層１２との接合では、第１めっき層１２にガラスが添加されており、その表面にガラス成分が部分的に生じ、それらを含む領域に物理気相成長層が形成される。このガラス成分と第１めっき層１２、金属／金属間の接合よりも緩く、熱サイクルにおいて発生する応力が緩和され、剥離等の不具合が発生しにくくなる。
【００４０】
また、発明者は、第１めっき層１２が、Ｔｉ、Ｎｂ、Ｔａ、Ｈｆ、Ｚｒ、Ｙから選択される少なくとも一種の元素で構成され、第２めっき層１３が、Ａｇ、Ａｕ、Ｐｄ、Ｐｔの群から選択される少なくとも一種の材料で構成されることで、接合強度および耐熱サイクル性のさらなる向上を図ることができるとの知見を得た。これは、第１めっき層１２を構成する材料の元素の原子半径と、第２めっき層１３を構成する材料の原子半径が近いためであると考えられる。
【００４１】
同様に、第１めっき層１２が、Ｔｉ、Ｃｒ、Ｚｒ、Ｈｆ、Ｎｂ、Ｔａ、Ｖ、Ｍｎ、Ｚｎ、Ａｌから選択される少なくとも一種以上の材料で構成され、第２めっき層１３がＮｉを含むことで、接合強度および耐熱サイクル性のさらなる向上を図ることができるとの知見を得た。これも、第１めっき層１２を構成する材料の元素の原子半径と、第２めっき層１３を構成する材料の原子半径が近いためであると考えられる。
【００４２】
さらに、発明者は、第１めっき層１２が、Ｔｉを含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される少なくとも一種の材料を１０ｍａｓｓ％以下含むことで、耐熱サイクル性を向上させることができるとの知見を得た。これは、第１めっき層１２に含まれるＴｉにより耐酸化性を保持しつつ、熱膨張係数が相対的に低いＣｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａが耐熱サイクル性を向上させるためであると考えられる。
【実施例】
【００４３】
以下では、端子電極の構成と、端子電極とセラミック素体との接合強度との関係を調べるために発明者がおこなった実験について説明する。
【００４４】
（実施例１）
実施例１では、第１めっき層の金属成分および第１めっき層とセラミック素体との接触状態が、端子電極とセラミック素体との接合強度に及ぼす影響について、図５に示す試料Ｎｏ．１〜２１を用いて確認した。
【００４５】
試料Ｎｏ．１〜１２では、第１めっき層は互いに異なる一種類の材料で構成されている。また、試料Ｎｏ．１〜１２では、第２めっき層はいずれもＰｄで構成されている。試料Ｎｏ．１３〜１８では、第１めっき層は、Ｔｉを主成分として含むとともに他の材料を副成分として含む材料で構成されている。また、試料Ｎｏ．１３〜１８では、第２めっき層は、Ｐｄ、Ａｕ、Ａｇのいずれかを含んで構成されている。試料Ｎｏ．１９は、第１めっき層はＭｎで構成され、第２めっき層はＣｕで構成されている。試料Ｎｏ．１９は、第１めっき層とセラミック素体とが接しない構成を有し、図６に示すような構成を有する。試料Ｎｏ．２０は、第１めっき層はＬａで構成され、第２めっき層はＣｕで構成されている。Ｌａの電気陰性度は１．１である。試料Ｎｏ．２１は、第１めっき層はＮｉで構成され、第２めっき層はＣｕで構成されている。Ｎｉの電気陰性度は１．９である。
【００４６】
試料Ｎｏ．１〜２１は、試料Ｎｏ．１９以外は、図２に示したように第１めっき層とセラミック素体とが接する構成を有する。
【００４７】
各試料は、上述した積層セラミックコンデンサ１の製造方法と同様の製造方法により作製した。すなわち、焼付電極層は、Ｃｕ粉末、ガラスフリットおよびビヒクルを所定量配合して得た導電性ペーストを、０６０３サイズのセラミック素体の表面に塗布して７５０℃で焼き付けて形成した。第１めっき層および第２めっき層は、スパッタリングにより順次形成した。なお、焼付電極層の厚さは２０μｍ、第１めっき層の厚さは０．５μｍ、第２めっき層の厚さは１μｍとした。
【００４８】
そして、各試料Ｎｏ．１〜２１について剥離数とたわみ量を計測した。
【００４９】
剥離数については、熱サイクルとして基板に実装した状態で気槽−５５℃で３０分間保持した後に気槽１５０℃で３０分間保持するサイクルを１０００回繰り返した試料を１０００個準備した。そして、１０００個の試料全てについて、基板に実装された状態で樹脂に埋めて研磨して研磨面を顕微鏡（ＳＥＭ）で確認し、剥離（具体的には、側面部における端子電極とセラミック素体との剥離、および、焼付電極層と第１めっき層との剥離の少なくともいずれか一方）が生じている試料の個数を計測した。
【００５０】
たわみ量については、１０００個の試料を準備し、各試料をガラスエポキシ基板の表面にＡｇを含有する導電性接着材を用いて実装した後、試料の静電容量を測定しつつ、基板を裏面から加圧してたわませた。静電容量の測定には、ガラスエポキシ基板の表面に設けられて試料の端子電極に接続された一対の試験端子に取り付けたＬＣＲメーターを用い、周波数１ｋＨｚ、０．５Ｖｒｍの条件下でおこなった。基板の裏面からの加圧は、１．０ｍｍ／ｓの速度でおこなった。そして、加圧前の静電容量Ｃに対する加圧後の静電容量の変化量ΔＣの割合（ΔＣ／Ｃ）が±１２．５％になったときの基板のたわみ量（ｍｍ）を１０００個の試料全てについて測定し、平均値を求めた。
【００５１】
上記実験の結果は、図６の表に示すとおりであった。上記実験から、図６の表に示すとおり、電気陰性度が１．１超１．９未満である単一の材料（すなわち、Ｍｇ、Ｙ、Ｃｒ、Ｚｒ、Ｈｆ、Ｔｉ、Ｍｎ、Ｔａ、Ｚｎ、Ａｌ、Ｎｂ、Ｆｅ）で構成された第１めっき層がセラミック素体と接する構成の試料Ｎｏ．１〜１２はいずれも、剥離数がある程度抑えられ、ある程度大きなたわみに対しても静電容量が保持されることから、高い接合強度を有することが確認された。これは、上記材料で構成された第１めっき層とセラミック素体との間における接合力が高く、かつ、第１めっき層がセラミック素体の表面に接しているため、端子電極とセラミック素体との高い接合強度が得られたものと考えられる。
【００５２】
また、Ｔｉを含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を１０ｍａｓｓ％以下含む第１めっき層がセラミック素体と接する構成の試料Ｎｏ．１３〜１８では、剥離数がゼロであったことから、より高い接合強度を有することが確認された。特に、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を１０ｍａｓｓ％以下含む試料Ｎｏ．１３〜１７では、上記材料を１０ｍａｓｓ％超含む試料Ｎｏ．１８に比べて、より大きなたわみに対しても静電容量が保持されることが確認された。
【００５３】
一方、第１めっき層とセラミック素体とが接しない構成を有する試料Ｎｏ．１９は、１０００個全ての試料で剥離が確認され、２ｍｍのたわみ量で静電容量が低下したことから、十分な接合強度を有しないことが確認された。また、第１めっき層の構成材料の電気陰性度が１．１超１．９未満の範囲外である試料２０および試料２１についても、１０００個全ての試料で剥離が確認され、小さなたわみ量で静電容量が低下したことから、十分な接合強度を有しないことが確認された。
【００５４】
発明者らは、実施例１の試料Ｎｏ．１〜１２、１９〜２１における第２めっき層の構成材料ＰｄをＡｕ、Ａｇに替えた試料についても同様の実験をおこなったが、Ｐｄで構成された場合と、同様の結果が得られた。
【００５５】
（実施例２）
実施例２では、焼付電極層と第１めっき層の金属成分および第１めっき層とセラミック素体との接触状態が、端子電極とセラミック素体との接合強度に及ぼす影響について、図７に示す試料Ｎｏ．２２〜４５を用いて確認した。
【００５６】
試料Ｎｏ．２２〜４５のいずれも、焼付電極層はＣｕで構成されている。試料Ｎｏ．２２〜３４および試料Ｎｏ．４３〜４５では、第１めっき層は互いに異なる一種類の材料で構成されている。試料Ｎｏ．３５〜４２では、第１めっき層はＴｉを主成分として含むとともに他の材料を副成分として含む材料で構成されている。
【００５７】
試料Ｎｏ．４３は、第１めっき層はＬａで構成されている。試料Ｎｏ．４４は、第１めっき層はＺｎで構成されている。試料Ｎｏ．４４は、第１めっき層とセラミック素体とが接しない構成を有し、図６に示すような構成を有する。試料Ｎｏ．４５は、第１めっき層はＮｉで構成されている。
【００５８】
試料Ｎｏ．２２〜４５は、試料Ｎｏ．４４以外は、図２に示したように第１めっき層とセラミック素体とが接する構成を有する。
【００５９】
各試料は、上述した積層セラミックコンデンサ１の製造方法と同様の製造方法により作製した。各試料において、Ｃｕ焼付電極層は、Ｃｕ粉末、ガラスフリットおよびビヒクルを所定量配合して得た導電性ペーストを、０６０３サイズのセラミック素体の表面に塗布して７５０℃で焼き付けて形成した。第１めっき層および第２めっき層は、スパッタリングにより順次形成した。なお、焼付電極層の厚さは２０μｍ、第１めっき層の厚さは０．５μｍ、第２めっき層の厚さは４μｍとした。試料Ｎｏ．２２〜４５の各第２めっき層は、Ｎｉ層と、Ｎｉ層上に設けられたＳｎ層の２層構造を有し、Ｎｉ層の厚さを１μｍとし、Ｓｎ層の厚さを３μｍとした。
【００６０】
そして、各試料Ｎｏ．２２〜４５について剥離数とたわみ量を計測した。剥離数については、試料Ｎｏ．１〜２１の剥離数の計測と同様に、熱サイクルをおこなった試料を１００個準備して、１００個の試料全てについて剥離が生じている試料の個数を計測した。たわみ量については、１００個の試料を準備し、各試料をガラスエポキシ基板の表面にはんだ付けした後、試料Ｎｏ．１〜２１のたわみ量の測定と同様に、試料の静電容量を測定しつつ、基板を裏面から加圧してたわませた。そして、加圧前の静電容量Ｃに対する加圧後の静電容量の変化量ΔＣの割合（ΔＣ／Ｃ）が±１２．５％になったときの基板のたわみ量（ｍｍ）を１００個の試料全てについて測定し、平均値を求めた。
【００６１】
上記実験の結果は、図７の表に示すとおりであった。上記実験から、図７の表に示すとおり、電気陰性度が１．１超１．９未満である少なくとも一種の材料で構成された第１めっき層がセラミック素体と接する構成の試料Ｎｏ．２２〜４２はいずれも、剥離数がある程度抑えられ、ある程度大きなたわみに対しても静電容量が保持されることから、高い接合強度を有することが確認された。これは、上記材料で構成された第１めっき層とセラミック素体との間における接合力が高く、かつ、第１めっき層がセラミック素体の表面に接しているため、端子電極とセラミック素体との高い接合強度が得られたものと考えられる。
【００６２】
また、Ｔｉを主成分として含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を副成分として含む第１めっき層がセラミック素体と接する構成の試料Ｎｏ．３５〜４２では、剥離数がゼロであったことから、より高い耐熱サイクル性を有することが確認された。特に、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を１０ｍａｓｓ％以下含む試料Ｎｏ．３５〜４１では、上記材料を１０ｍａｓｓ％超含む試料Ｎｏ．４２に比べて、より大きなたわみに対しても静電容量が保持されることが確認された。
【００６３】
一方、第１めっき層とセラミック素体とが接しない構成を有する試料Ｎｏ．４４は、１００個全ての試料で剥離が確認され、１ｍｍのたわみ量で静電容量が低下したことから、十分な接合強度および十分な耐熱サイクル性を備えないことが確認された。また、第１めっき層の構成材料の電気陰性度が１．１超１．９未満の範囲外である試料Ｎｏ．４３および試料Ｎｏ．４５についても、１００個全ての試料で剥離が確認され、小さなたわみ量で静電容量が低下したことから、十分な接合強度および十分な耐熱サイクル性を備えないことが確認された。
【００６４】
（実施例３）
実施例３でも、実施例２同様、焼付電極層と第１めっき層の金属成分および第１めっき層とセラミック素体との接触状態が、端子電極とセラミック素体との接合強度に及ぼす影響について、図８に示す試料Ｎｏ．４６〜６９を用いて確認した。
【００６５】
試料Ｎｏ．４６〜６９のいずれも、焼付電極層はＡｇで構成されている。試料Ｎｏ．４６〜５８および試料Ｎｏ．６７〜６９では、第１めっき層は互いに異なる一種類の材料で構成されている。試料Ｎｏ．５９〜６６では、第１めっき層はＴｉを主成分として含むとともに他の材料を副成分として含む材料で構成されている。
【００６６】
試料Ｎｏ．６７は、第１めっき層はＬａで構成されている。試料Ｎｏ．６８は、第１めっき層はＺｎで構成されている。試料Ｎｏ．６８は、第１めっき層とセラミック素体とが接しない構成を有し、図６に示すような構成を有する。試料Ｎｏ．６９は、第１めっき層はＮｉで構成されている。
【００６７】
試料Ｎｏ．４６〜６９は、試料Ｎｏ．６８以外は、図２に示したように第１めっき層とセラミック素体とが接する構成を有する。
【００６８】
各試料は、セラミック電子部品の一種である積層セラミックインダクタを、上述した積層セラミックコンデンサ１の製造方法と同様の製造方法により作製した。積層セラミックインダクタは、内部電極がコイル状である点、内部電極がＡｇで構成されている点、および、誘電体セラミック層が磁性体セラミック層である点において積層セラミックコンデンサ１とは異なり、その他においては積層セラミックコンデンサ１と同様である。各試料において、Ａｇ焼付電極層は、Ａｇ粉末、ガラスフリットおよびビヒクルを所定量配合して得た導電性ペーストを、０６０３サイズのセラミック素体の表面に塗布して７５０℃で焼き付けて形成した。第１めっき層および第２めっき層は、スパッタリングにより順次形成した。なお、焼付電極層の厚さは２０μｍ、第１めっき層の厚さは０．５μｍ、第２めっき層の厚さは４μｍとした。試料Ｎｏ．４６〜６９の各第２めっき層は、Ｎｉ層と、Ｎｉ層上に設けられたＳｎ層の２層構造を有し、Ｎｉ層の厚さを１μｍとし、Ｓｎ層の厚さを３μｍとした。
【００６９】
そして、各試料Ｎｏ．４６〜６９について剥離数とたわみ量を計測した。剥離数については、試料Ｎｏ．１〜４５の剥離数の計測と同様に、熱サイクルをおこなった試料を１００個準備して、１００個の試料全てについて剥離が生じている試料の個数を計測した。たわみ量については、１００個の試料を準備し、各試料をガラスエポキシ基板の表面にはんだ付けした後、試料のインダクタンスを測定しつつ、基板を裏面から加圧してたわませた。インダクタンスの測定には、ガラスエポキシ基板の表面に設けられて試料の端子電極に接続された一対の試験端子に取り付けたＬＣＲメーターを用い、周波数１ｋＨｚ、０．５Ｖｒｍの条件下でおこなった。基板の裏面からの加圧は、１．０ｍｍ／ｓの速度でおこなった。そして、試料のインダクタンスが０μＨになったときの基板のたわみ量（ｍｍ）を１００個の試料全てについて測定し、平均値を求めた。
【００７０】
上記実験の結果は、図８の表に示すとおりであった。上記実験から、図８の表に示すとおり、電気陰性度が１．１超１．９未満である少なくとも一種の材料で構成された第１めっき層がセラミック素体と接する構成の試料Ｎｏ．４６〜６６はいずれも、剥離数がある程度抑えられ、ある程度大きなたわみに対してもインダクタンスが保持されることから、高い接合強度および耐熱サイクル性を有することが確認された。これは、上記材料で構成された第１めっき層とセラミック素体との間における接合力が高く、かつ、第１めっき層がセラミック素体の表面に接しているため、端子電極とセラミック素体との高い接合強度および耐熱サイクル性が得られたものと考えられる。
【００７１】
また、Ｔｉを主成分として含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を副成分として含む第１めっき層がセラミック素体と接する構成の試料Ｎｏ．５９〜６６では、剥離数がゼロであったことから、より高い接合強度を有することが確認された。特に、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を１０ｍａｓｓ％以下含む試料Ｎｏ．５９〜６５では、上記材料を１０ｍａｓｓ％超含む試料Ｎｏ．６６に比べて、より大きなたわみに対してもインダクタンスが保持されることが確認された。
【００７２】
一方、第１めっき層とセラミック素体とが接しない構成を有する試料Ｎｏ．６８は、１００個全ての試料で剥離が確認され、１ｍｍのたわみ量でインダクタンスが低下したことから、十分な接合強度および十分な耐熱サイクル性を備えないことが確認された。また、第１めっき層の構成材料の電気陰性度が１．１超１．９未満の範囲外である試料Ｎｏ．６７および試料Ｎｏ．６９についても、１００個全ての試料で剥離が確認され、小さなたわみ量でインダクタンスが低下したことから、十分な接合強度および十分な耐熱サイクル性を備えないことが確認された。
【００７３】
（実施例４）
実施例４では、Ｔｉを主成分として含み、かつ、Ｃｒ、Ｎｂ、Ｈｆ、Ｚｒ、Ｖ、Ｔａから選択される材料を副成分として含む第１めっき層が、耐熱サイクル性に及ぼす影響について、図９に示す試料Ｎｏ．７０〜７６を用いて確認した。試料Ｎｏ．７０〜７６は、実施例２の試料３５〜４２と同様の方法で準備し、かつ、同様の方法で評価した。試料Ｎｏ．７０〜７６では、第２めっき層はいずれもＮｉで構成されている。試料Ｎｏ．７０〜７６の評価結果は、図９の表に示すとおりであった。第１めっき層が副成分を含まない試料Ｎｏ．７０に比べて、第１めっき層が上記副成分を含む試料Ｎｏ．７１〜７６では、剥離数が減少したことから、第１めっき層が上記副成分を含むことで接合強度が向上することが確認された。また、上記副成分をトータルで１０ｍａｓｓ％以下含む試料Ｎｏ．７１〜７５では、上記副成分を１０ｍａｓｓ％超含む試料Ｎｏ．７６に比べて、より大きなたわみに対しても静電容量が保持されることが確認された。
【００７４】
以上、本発明の種々の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、各請求項に記載した要旨を変更しない範囲で変形し、又は他のものに適用したものであってもよい。
【００７５】
上記実施形態では、セラミック電子部品の例として、積層セラミックコンデンサおよび積層セラミックインダクタについて説明したが、本発明はこれらに限られない。本発明は、セラミック素体を有するセラミック電子部品であれば、たとえば、バリスタ、サーミスタ、ＬＣフィルタ、抵抗等の電子部品にも適用できる。
【００７６】
また、第１めっき層の形成に用いる物理気相成長法は、スパッタリングに限らず、真空蒸着やプラズマ溶射等であってもよい。
【００７７】
さらに、端子電極は、焼付電極層と第１めっき層からなる２層構造であってもよく、第２めっき層上に別の層が設けられた４層以上の多層構造であってもよい。第２めっき層は、乾式めっきで形成されためっき層であってもよく、湿式めっきで形成されためっき層であってもよい。第２めっき層を乾式めっきで形成することで、湿式めっきで用いられる電解液がセラミック素体と端子電極との界面を通って素体端面に達して部品の特性を劣化させる事態を効果的に回避することができる。
【符号の説明】
【００７８】
１…積層セラミックコンデンサ、３…セラミック素体、３ａ…端面、３ｂ、３ｃ…側面、５…端子電極、１１…焼付電極層、１２…第１めっき層、１３…第２めっき層。
【図１】
2020141068.tif 000003
【図２】
2020141068.tif 000004
【図３】
2020141068.tif 000005
【図４】
2020141068.tif 000006
【図５】
2020141068.tif 000007
【図６】
2020141068.tif 000008
【図７】
2020141068.tif 000009
【図８】
2020141068.tif 000010
【図９】
2020141068.tif 000011