(57)【要約】【課題】高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路を小型化することを可能とする。【解決手段】高周波フロントエンド回路１は、複数の電力増幅器５，６を含む。電力増幅器５，６の電源供給用インダクタＬ１１，Ｌ１２、整合用インダクタＬ２１，Ｌ２２は、基板に設けられる導体で構成される。電源供給用インダクタＬ１１，Ｌ１２と整合用インダクタＬ２１，Ｌ２２がそれぞれ異なる層に設けられている。基板の平面視において、第１の電源供給用インダクタＬ１１の少なくとも一部と第２の整合用インダクタＬ２２の少なくとも一部とが絶縁層を介して重ねて配置されている。【選択図】図３
2020141237.tif 000002
【特許請求の範囲】
【請求項１】
複数の電力増幅器と、
複数の前記電力増幅器への電源供給経路にそれぞれ設けられた複数の電源供給用インダクタと、
複数の前記電力増幅器の出力整合回路にそれぞれ設けられた複数の整合用インダクタと、
少なくとも前記電源供給用インダクタ及び前記整合用インダクタが設けられる基板と、
を含み、
前記電源供給用インダクタは、少なくとも一部が前記基板に設けられる導体で構成された電源供給用インダクタ配線を含み、
前記整合用インダクタは、少なくとも一部が前記基板に設けられる導体で構成された電源供給用インダクタ配線を含み、
複数の前記電力増幅器のうち、第１の電力増幅器への電源供給経路に設けられた第１の電源供給用インダクタ配線と、前記第１の電力増幅器とは異なる第２の電力増幅器の出力整合回路に設けられた第２の整合用インダクタ配線とが前記基板のそれぞれ異なる層に設けられ、
前記基板の平面視において、
前記第１の電源供給用インダクタ配線の少なくとも一部と前記第２の整合用インダクタ配線の少なくとも一部とが絶縁層を介して重ねて配置されている
高周波フロントエンド回路。
【請求項２】
請求項１に記載の高周波フロントエンド回路であって、
前記第２の電力増幅器への電源供給経路に設けられた第２の電源供給用インダクタ配線と、前記第１の電力増幅器の出力整合回路に設けられた第１の整合用インダクタ配線とが前記基板のそれぞれ異なる層に設けられ、
前記基板の平面視において、
前記第２の電源供給用インダクタ配線の少なくとも一部と前記第１の整合用インダクタ配線の少なくとも一部とが絶縁層を介して重ねて配置されている
高周波フロントエンド回路。
【請求項３】
請求項１に記載の高周波フロントエンド回路であって、
前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、
前記第１の電源供給用インダクタ配線及び前記第２の整合用インダクタ配線が設けられる第２の基板と、
を含む
高周波フロントエンド回路。
【請求項４】
請求項２に記載の高周波フロントエンド回路であって、
前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、
前記第１の電源供給用インダクタ配線、前記第１の整合用インダクタ配線、前記第２の電源供給用インダクタ配線、及び前記第２の整合用インダクタ配線が設けられる第２の基板と、
を含む
高周波フロントエンド回路。
【請求項５】
請求項１に記載の高周波フロントエンド回路であって、
前記第１の電力増幅器、前記第２の電力増幅器、前記第１の電源供給用インダクタ配線及び前記第２の整合用インダクタ配線が設けられる第１の基板と、
前記第１の基板が配置される第２の基板と、
を含む
高周波フロントエンド回路。
【請求項６】
請求項２に記載の高周波フロントエンド回路であって、
前記第１の電力増幅器、前記第２の電力増幅器、前記第１の電源供給用インダクタ配線、前記第１の整合用インダクタ配線、前記第２の電源供給用インダクタ配線、及び前記第２の整合用インダクタ配線が設けられる第１の基板と、
前記第１の基板が配置される第２の基板と、
を含む
高周波フロントエンド回路。
【請求項７】
請求項３から６の何れか一項に記載の高周波フロントエンド回路であって、
前記第１の基板は半導体基板である
高周波フロントエンド回路。
【請求項８】
請求項１に記載の高周波フロントエンド回路であって、
前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、
前記第１の電源供給用インダクタ配線及び前記第２の整合用インダクタ配線が設けられる第２の基板と、
前記第１の基板及び前記第２の基板が配置される第３の基板と、
を含む
高周波フロントエンド回路。
【請求項９】
請求項２に記載の高周波フロントエンド回路であって、
前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、
前記第１の電源供給用インダクタ配線、前記第１の整合用インダクタ配線、前記第２の電源供給用インダクタ配線、及び前記第２の整合用インダクタ配線が設けられる第２の基板と、
前記第１の基板及び前記第２の基板が配置される第３の基板と、
を含む
高周波フロントエンド回路。
【請求項１０】
請求項９に記載の高周波フロントエンド回路であって、
前記第１の基板及び前記第２の基板は、半導体基板である
高周波フロントエンド回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波フロントエンド回路に関する。
【背景技術】
【０００２】
携帯電話やスマートフォン等の移動体無線通信端末装置に搭載される高周波フロントエンド回路において、例えば、送信周波数が異なる高周波信号をそれぞれ増幅する複数の電力増幅器が同一の基板上に構成されることがある。このような高周波フロントエンド回路は、一般に、複数の電力増幅器を排他的に動作させる構成である。
【０００３】
電力増幅器の電源供給経路には、電源供給用のインダクタが設けられる。また、電力増幅器の高周波信号の出力経路には、整合用のインダクタが設けられる。これらのインダクタを基板上の配線で構成することが考えられるが、基板サイズが増大するという課題がある。下記の特許文献１には、電源供給用のインダクタと整合用のインダクタとをＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅ）のそれぞれ異なる層に重ねて設けた構成が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１８／０００６６２６号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記した電力増幅器の構成において、電源供給用のインダクタと整合用のインダクタとが電磁気的に結合（カップリング）することにより相互干渉し、高周波信号の帰還経路ができてしまうと、高次高調波が増大する等、出力特性が劣化する可能性がある。さらには、電力増幅器が発振するまでに至る可能性がある。
【０００６】
本発明は、上記に鑑みてなされたものであって、高周波信号の出力特性の劣化を抑制しつつ小型化することができる高周波フロントエンド回路を実現することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面の電源回路は、複数の電力増幅器と、複数の前記電力増幅器への電源供給経路にそれぞれ設けられた複数の電源供給用インダクタと、複数の前記電力増幅器の出力整合回路にそれぞれ設けられた複数の整合用インダクタと、少なくとも前記電源供給用インダクタ及び前記整合用インダクタが設けられる基板と、を含み、前記電源供給用インダクタは、少なくとも一部が前記基板に設けられる導体で構成された電源供給用インダクタ配線を含み、前記整合用インダクタは、少なくとも一部が前記基板に設けられる導体で構成された電源供給用インダクタ配線を含み、複数の前記電力増幅器のうち、第１の電力増幅器への電源供給経路に設けられた第１の電源供給用インダクタ配線と、前記第１の電力増幅器とは異なる第２の電力増幅器の出力整合回路に設けられた第２の整合用インダクタ配線とが前記基板のそれぞれ異なる層に設けられ、前記基板の平面視において、前記第１の電源供給用インダクタ配線の少なくとも一部と前記第２の整合用インダクタ配線の少なくとも一部とが絶縁層を介して重ねて配置されている。
【０００８】
この構成では、高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路を小型化することができる。
【発明の効果】
【０００９】
本発明によれば、高周波信号の出力特性の劣化を抑制しつつ小型化することができる高周波フロントエンド回路を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】実施形態１に係る高周波フロントエンド回路の外観を示す図である。
【図２】実施形態１に係る高周波フロントエンド回路のブロック図である。
【図３】実施形態１に係る高周波フロントエンド回路の概略構成を示す図である。
【図４Ａ】図３に示すＡ１−Ａ２線に沿う断面図である。
【図４Ｂ】図３に示すＢ１−Ｂ２線に沿う断面図である。
【図５】実施形態２に係る高周波フロントエンド回路の概略構成を示す図である。
【図６】実施形態３に係る高周波フロントエンド回路の外観を示す図である。
【図７】実施形態３に係る高周波フロントエンド回路の概略構成を示す図である。
【発明を実施するための形態】
【００１１】
以下に、実施形態に係る高周波フロントエンド回路を図面に基づいて詳細に説明する。なお、この実施形態により本発明が限定されるものではない。各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。実施形態２以降では、実施形態１と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
【００１２】
（実施形態１）
図１は、実施形態１に係る高周波フロントエンド回路の外観を示す図である。実施形態１に係る高周波フロントエンド回路１は、基板２と、基板３と、を含む。
【００１３】
高周波フロントエンド回路１は、携帯電話やスマートフォン等の移動体無線通信端末装置において、音声、データ等の各種信号を基地局と送受信するために利用可能である。
【００１４】
基板２は、非半導体基板である。基板２は、ガラスエポキシ樹脂や、ＬＴＣＣ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏ−ｆｉｒｅｄ  Ｃｅｒａｍｉｃ）などから構成されるリジット基板や液晶ポリマーやポリイミド樹脂などから構成されるフレキシブル基板が例示される。
【００１５】
基板３は、半導体基板である。基板３は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）チップ（ダイ）が例示される。
【００１６】
基板２は、Ｘ−Ｙ平面に並行している。基板３は、Ｘ−Ｙ平面に並行している。そして、Ｚ方向から視て、基板３は、基板２に重ねて配置されている。基板２は、基板３が重なる領域以上の面積を有している。
【００１７】
基板２は、複数の配線層を含む、多層基板である。基板２は、複数の配線層を有する。各配線層は、アルミニウム（Ａｌ）、アルミニウムを含む合金、金（Ａｕ）、金を含む合金、銅（Ｃｕ）、銅を含む合金が例示される。各配線層の間には、絶縁体が設けられている。
【００１８】
本実施形態における基板３が、本開示の「第１の基板」に対応する。本実施形態における基板２が、本開示の「第２の基板」に対応する。
【００１９】
図２は、実施形態１に係る高周波フロントエンド回路のブロック図である。高周波フロントエンド回路１は、第１の電力増幅器５と、第２の電力増幅器６と、第１の出力整合回路７と、第２の出力整合回路８と、を含む。
【００２０】
第１の電力増幅器５は、第１の電源供給用インダクタＬ１１を介して、第１の電源電圧Ｖｃｃ１が印加される。
【００２１】
第２の電力増幅器６は、第２の電源供給用インダクタＬ１２を介して、第２の電源電圧Ｖｃｃ２が印加される。
【００２２】
第１の電力増幅器５は、第１の高周波入力信号ＲＦ＿ＩＮ１を増幅し、第１の出力整合回路７を介して、第１の高周波出力信号ＲＦ＿ＯＵＴ１を出力する。第１の出力整合回路７は、少なくとも、第１の整合用インダクタＬ２１と、第１のキャパシタＣ１と、を含む。
【００２３】
第２の電力増幅器６は、第２の高周波入力信号ＲＦ＿ＩＮ２を増幅し、第２の出力整合回路８を介して、第２の高周波出力信号ＲＦ＿ＯＵＴ２を出力する。第２の出力整合回路８は、少なくとも、第２の整合用インダクタＬ２２と、第２のキャパシタＣ２と、を含む。
【００２４】
本開示において、第１の電力増幅器５と第２の電力増幅器６とは、例えば、扱う周波数帯域（バンド）が異なり、排他的に動作する。すなわち、第１の電力増幅器５が動作しているときには、第２の電力増幅器６は動作しない。また、第２の電力増幅器６が動作しているときには、第１の電力増幅器５は動作しない。
【００２５】
なお、図２に示す例では、第１の電力増幅器５と第２の電力増幅器６との２つの電力増幅器を含む構成を例示したが、これに限らない。また、第１の出力整合回路７及び第２の出力整合回路８の構成は、少なくとも整合用インダクタを備える構成であれば良く、上述した構成に限らない。電力増幅器の数及び出力整合回路の構成により本開示が限定されるものではない。
【００２６】
図３は、実施形態１に係る高周波フロントエンド回路の概略構成を示す図である。
【００２７】
本実施形態において、第１の電力増幅器５及び第２の電力増幅器６は、基板３に設けられている。また、本実施形態において、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、第２の整合用インダクタＬ２２、第１のキャパシタＣ１、及び第２のキャパシタＣ２は、基板２に設けられている。
【００２８】
上述したように、本実施形態において、基板３は半導体基板であって、基板２上に配置されるＩＣチップを構成する。第１の電力増幅器５及び第２の電力増幅器６を含むＩＣチップが、非半導体基板である基板２上に実装され、高周波フロントエンド回路１が構成されている。
【００２９】
第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、第２の整合用インダクタＬ２２、第１のキャパシタＣ１、及び第２のキャパシタＣ２は、基板２の配線層に設けられる導体で構成されている。なお、第１のキャパシタＣ１及び第２のキャパシタＣ２は、基板２の表面に実装される表面実装部品（ＳＭＤ；Ｓｕｒｆａｃｅ  Ｍｏｕｎｔ  Ｄｅｖｉｃｅ）であっても良い。また、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の各インダクタは、それぞれ必要なインダクタンス値を実現するために、基板２に設けられる導体で構成されたインダクタ配線と基板２の表面に実装されるＳＭＤとを組み合わせて実現しても良い。以下の説明では、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の各インダクタがそれぞれインダクタ配線のみで構成された例について説明するが、この限りではない。なお、本開示において、インダクタ配線とは、意図的にインダクタンスを得るための配線であるため、平面視して、メアンダ形状や、スパイラル形状や円弧を描いているなどの配線の長さを意図的に長くしている配線や配線幅を意図的に細くしている配線と定義する。
【００３０】
図４Ａは、図３に示すＡ１−Ａ２線に沿う断面図である。図４Ｂは、図３に示すＢ１−Ｂ２線に沿う断面図である。
【００３１】
図４Ａに示すように、第１の整合用インダクタＬ２１と第２の電源供給用インダクタＬ１２とは、それぞれ異なる配線層に設けられ、基板２の平面視（図４Ａ中の矢示方向）において、絶縁層９を介して重ねて配置されている。図上では、第１の整合用インダクタＬ２１を構成するインダクタ配線と第２の電源供給用インダクタＬ１２を構成するインダクタ配線とが完全に重なっているが、少なくとも一部が重なっている場合も含まれる。
【００３２】
このように、第２の電力増幅器６への電源供給経路に設けられた第２の電源供給用インダクタＬ１２と第１の電力増幅器５の出力整合回路に設けられた第１の整合用インダクタＬ２１とを、それぞれ異なる配線層に設け、基板２の平面視において、絶縁層９を介して重ねて配置することで、基板２に占める回路面積を縮小することができ、高周波フロントエンド回路１を小型化することができる。
【００３３】
また、図４Ｂに示すように、第２の整合用インダクタＬ２２と第１の電源供給用インダクタＬ１１とは、それぞれ異なる配線層に設けられ、基板２の平面視（図４Ｂ中の矢示方向）において、絶縁層９を介して重ねて配置される。図上では、第２の整合用インダクタＬ２２を構成するインダクタ配線と第１の電源供給用インダクタＬ１１を構成するインダクタ配線とが完全に重なっているが、少なくとも一部が重なっている場合も含まれる。
【００３４】
このように、第１の電力増幅器５への電源供給経路に設けられた第１の電源供給用インダクタＬ１１と第２の電力増幅器６の出力整合回路に設けられた第２の整合用インダクタＬ２２とを、それぞれ異なる配線層に設け、基板２の平面視において、絶縁層９を介して重ねて配置することで、基板２に占める回路面積を縮小することができ、高周波フロントエンド回路１を小型化することができる。
【００３５】
なお、第１の整合用インダクタＬ２１と第２の整合用インダクタＬ２２とは、同じ配線層に設けられていても良いし、それぞれ異なる配線層に設けられていても良い。また、第１の電源供給用インダクタＬ１１と第２の電源供給用インダクタＬ１２とは、同じ配線層に設けられていても良いし、それぞれ異なる配線層に設けられていても良い。また、第１の整合用インダクタＬ２１と第２の電源供給用インダクタＬ１２とが同じ配線層に設けられていても良いし、第２の整合用インダクタＬ２２と第１の電源供給用インダクタＬ１１とが同じ配線層に設けられていても良い。
【００３６】
さらに、本開示では、上述したように、第１の電力増幅器５の第１の整合用インダクタＬ２１と第２の電力増幅器６の第２の電源供給用インダクタＬ１２とを重ねて配置し、第２の電力増幅器６の第２の整合用インダクタＬ２２と第１の電力増幅器５の第１の電源供給用インダクタＬ１１とを重ねて配置している。
【００３７】
上述したように、本開示では、第１の電力増幅器５と第２の電力増幅器６とが排他的に動作する構成である。このため、第１の電力増幅器５の第１の整合用インダクタＬ２１と第２の電力増幅器６の第２の電源供給用インダクタＬ１２とがカップリングしたとしても、相互干渉による出力特性の劣化は発生しない。また、第２の電力増幅器６の第２の整合用インダクタＬ２２と第１の電力増幅器５の第１の電源供給用インダクタＬ１１とが電磁気的に結合（カップリング）したとしても、相互干渉による出力特性の劣化は発生しない。これにより、高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路１を小型化することができる。
【００３８】
（実施形態２）
図５は、実施形態２に係る高周波フロントエンド回路の概略構成を示す図である。なお、実施形態１と同じ構成要素には、同じ参照符号を付して、説明を省略する。
【００３９】
本実施形態において、第１の電力増幅器５、第２の電力増幅器６、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２は、基板３ａに設けられている。
【００４０】
本実施形態において、基板３ａは半導体基板であって、基板２上に配置されるＩＣチップを構成する。第１の電力増幅器５、第２の電力増幅器６、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２を含むＩＣチップが、非半導体基板である基板２上に実装され、高周波フロントエンド回路１ａが構成されている。また、本実施形態において、第１のキャパシタＣ１及び第２のキャパシタＣ２は、基板２に設けられる。
【００４１】
本実施形態における基板３が、本開示の「第１の基板」に対応する。本実施形態における基板２が、本開示の「第２の基板」に対応する。
【００４２】
第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２は、基板３ａの配線層に設けられる導体で構成されている。なお、第１のキャパシタＣ１及び第２のキャパシタＣ２は、基板２の配線層に設けられる導体で構成されていても良いし、基板２の表面に実装されるＳＭＤであっても良い。また、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の各インダクタは、それぞれ必要なインダクタンス値を実現するために、基板３ａに設けられる導体で構成されたインダクタ配線と基板２の表面に実装されるＳＭＤとを組み合わせて実現しても良い。以下の説明では、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の各インダクタがそれぞれインダクタ配線のみで構成された例について説明するが、この限りではない。
【００４３】
第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の配置構造は、実施形態１と同様である。本実施形態では、第１の整合用インダクタＬ２１と第２の電源供給用インダクタＬ１２とは、基板３ａにおいてそれぞれ異なる配線層に設けられ、基板３ａの平面視において、絶縁層を介して重ねて配置されている。また、第２の整合用インダクタＬ２２と第１の電源供給用インダクタＬ１１についても、基板３ａにおいてそれぞれ異なる配線層に設けられ、基板３ａの平面視において、絶縁層を介して重ねて配置される。図上では、第１の整合用インダクタＬ２１を構成するインダクタ配線と第２の整合用インダクタＬ２２を構成するインダクタ配線とが完全に重なっているが、少なくとも一部が重なっている場合も含まれる。また、図上では、第２の整合用インダクタＬ２２を構成するインダクタ配線と第１の電源供給用インダクタＬ１１を構成するインダクタ配線とが完全に重なっているが、少なくとも一部が重なっている場合も含まれる。
【００４４】
本実施形態においても、第１の電力増幅器５と第２の電力増幅器６とが排他的に動作する構成である。このため、第１の電力増幅器５の第１の整合用インダクタＬ２１と第２の電力増幅器６の第２の電源供給用インダクタＬ１２とがカップリングしたとしても、相互干渉による出力特性の劣化は発生しない。また、第２の電力増幅器６の第２の整合用インダクタＬ２２と第１の電力増幅器５の第１の電源供給用インダクタＬ１１とが電磁気的に結合（カップリング）したとしても、相互干渉による出力特性の劣化は発生しない。これにより、実施形態１と同様に、高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路１ａを小型化することができる。
【００４５】
（実施形態３）
図６は、実施形態３に係る高周波フロントエンド回路の外観を示す図である。図７は、実施形態３に係る高周波フロントエンド回路の概略構成を示す図である。なお、実施形態１，２と同じ構成要素には、同じ参照符号を付して、説明を省略する。
【００４６】
実施形態３に係る高周波フロントエンド回路１ｂは、基板２と、基板３と、基板４と、を含む。
【００４７】
基板４は、半導体基板である。基板４は、集積化受動素子（ＩＰＤ；Ｉｎｔｅｇｒａｔｅｄ  Ｐａｓｓｉｖｅ  Ｄｅｖｉｃｅ）が例示される。
【００４８】
基板４は、Ｘ−Ｙ平面に並行している。そして、Ｚ方向から視て、基板４は、基板２に重ねて配置されている。基板２は、基板３及び基板４が重なる領域以上の面積を有している。
【００４９】
本実施形態において、第１の電力増幅器５及び第２の電力増幅器６は、基板３に設けられている。
【００５０】
本実施形態において、基板４は半導体基板であって、基板２上に配置されるＩＰＤを構成する。第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２を含むＩＰＤが、半導体基板である基板４上に実装され、高周波フロントエンド回路１ｂが構成されている。また、本実施形態において、第１のキャパシタＣ１及び第２のキャパシタＣ２は、基板２に設けられる。
【００５１】
本実施形態における基板３が、本開示の「第１の基板」に対応する。本実施形態における基板４が、本開示の「第２の基板」に対応する。本実施形態における基板２が、本開示の「第３の基板」に対応する。
【００５２】
第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２は、基板４の配線層に設けられる導体で構成されている。なお、第１のキャパシタＣ１及び第２のキャパシタＣ２は、基板２の配線層に設けられる導体で構成されていても良いし、基板２の表面に実装されるＳＭＤであっても良い。また、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の各インダクタは、それぞれ必要なインダクタンス値を実現するために、基板４に設けられる導体で構成されたインダクタ配線と基板２の表面に実装されるＳＭＤとを組み合わせて実現しても良い。以下の説明では、第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の各インダクタがそれぞれインダクタ配線のみで構成された例について説明するが、この限りではない。
【００５３】
第１の電源供給用インダクタＬ１１、第２の電源供給用インダクタＬ１２、第１の整合用インダクタＬ２１、及び第２の整合用インダクタＬ２２の配置構造は、実施形態１，２と同様である。本実施形態では、第１の整合用インダクタＬ２１と第２の電源供給用インダクタＬ１２とは、基板４においてそれぞれ異なる配線層に設けられ、基板４の平面視において、絶縁層を介して重ねて配置されている。また、第２の整合用インダクタＬ２２と第１の電源供給用インダクタＬ１１についても、基板４においてそれぞれ異なる配線層に設けられ、基板４の平面視において、絶縁層を介して重ねて配置される。図上では、第１の整合用インダクタＬ２１を構成するインダクタ配線と第２の整合用インダクタＬ２２を構成するインダクタ配線とが完全に重なっているが、少なくとも一部が重なっている場合も含まれる。また、図上では、第２の整合用インダクタＬ２２を構成するインダクタ配線と第１の電源供給用インダクタＬ１１を構成するインダクタ配線とが完全に重なっているが、少なくとも一部が重なっている場合も含まれる。
【００５４】
本実施形態においても、第１の電力増幅器５と第２の電力増幅器６とが排他的に動作する構成である。このため、第１の電力増幅器５の第１の整合用インダクタＬ２１と第２の電力増幅器６の第２の電源供給用インダクタＬ１２とがカップリングしたとしても、相互干渉による出力特性の劣化は発生しない。また、第２の電力増幅器６の第２の整合用インダクタＬ２２と第１の電力増幅器５の第１の電源供給用インダクタＬ１１とが電磁気的に結合（カップリング）したとしても、相互干渉による出力特性の劣化は発生しない。これにより、実施形態１，２と同様に、高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路１ｂを小型化することができる。
【００５５】
上記した各実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得るとともに、本発明にはその等価物も含まれる。
【００５６】
また、本開示は、上述したように、あるいは、上述に代えて、以下の構成をとることができる。
【００５７】
（１）本発明の一側面の高周波フロントエンド回路は、複数の電力増幅器と、複数の前記電力増幅器への電源供給経路にそれぞれ設けられた複数の電源供給用インダクタと、複数の前記電力増幅器の出力整合回路にそれぞれ設けられた複数の整合用インダクタと、少なくとも前記電源供給用インダクタ及び前記整合用インダクタが設けられる基板と、を含み、前記電源供給用インダクタは、少なくとも一部が前記基板に設けられる導体で構成された電源供給用インダクタ配線を含み、前記整合用インダクタは、少なくとも一部が前記基板に設けられる導体で構成された電源供給用インダクタ配線を含み、複数の前記電力増幅器のうち、第１の電力増幅器への電源供給経路に設けられた第１の電源供給用インダクタ配線と、前記第１の電力増幅器とは異なる第２の電力増幅器の出力整合回路に設けられた第２の整合用インダクタ配線とが前記基板のそれぞれ異なる層に設けられ、前記基板の平面視において、前記第１の電源供給用インダクタ配線の少なくとも一部と前記第２の整合用インダクタ配線の少なくとも一部とが絶縁層を介して重ねて配置されている。
【００５８】
この構成では、高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路を小型化することができる。
【００５９】
（２）上記（１）の高周波フロントエンド回路において、前記第２の電力増幅器への電源供給経路に設けられた第２の電源供給用インダクタ配線と、前記第１の電力増幅器の出力整合回路に設けられた第１の整合用インダクタ配線とが前記基板のそれぞれ異なる層に設けられ、前記基板の平面視において、前記第２の電源供給用インダクタ配線の少なくとも一部と前記第１の整合用インダクタ配線の少なくとも一部とが絶縁層を介して重ねて配置されている。
【００６０】
（３）上記（１）の高周波フロントエンド回路において、前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、前記第１の電源供給用インダクタ配線及び前記第２の整合用インダクタ配線が設けられる第２の基板と、を含む。
【００６１】
（４）上記（２）の高周波フロントエンド回路において、前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、前記第１の電源供給用インダクタ配線、前記第１の整合用インダクタ配線、前記第２の電源供給用インダクタ配線、及び前記第２の整合用インダクタ配線が設けられる第２の基板と、を含む。
【００６２】
（５）上記（１）の高周波フロントエンド回路において、前記第１の電力増幅器、前記第２の電力増幅器、前記第１の電源供給用インダクタ配線及び前記第２の整合用インダクタ配線が設けられる第１の基板と、前記第１の基板が配置される第２の基板と、を含む。
【００６３】
（６）上記（２）の高周波フロントエンド回路において、前記第１の電力増幅器、前記第２の電力増幅器、前記第１の電源供給用インダクタ配線、前記第１の整合用インダクタ配線、前記第２の電源供給用インダクタ配線、及び前記第２の整合用インダクタ配線が設けられる第１の基板と、前記第１の基板が配置される第２の基板と、を含む。
【００６４】
（７）上記（３）から（６）の何れかの高周波フロントエンド回路において、前記第１の基板は、半導体基板である。
【００６５】
（８）上記（１）の高周波フロントエンド回路において、前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、前記第１の電源供給用インダクタ配線及び前記第２の整合用インダクタ配線が設けられる第２の基板と、前記第１の基板及び前記第２の基板が配置される第３の基板と、を含む。
【００６６】
（９）上記（２）の高周波フロントエンド回路において、前記第１の電力増幅器及び前記第２の電力増幅器が設けられる第１の基板と、前記第１の電源供給用インダクタ配線、前記第１の整合用インダクタ配線、前記第２の電源供給用インダクタ配線、及び前記第２の整合用インダクタ配線が設けられる第２の基板と、前記第１の基板及び前記第２の基板が配置される第３の基板と、を含む。
【００６７】
（１０）上記（９）の高周波フロントエンド回路において、前記第１の基板及び前記第２の基板は、半導体基板である。
【００６８】
本開示により、高周波信号の出力特性の劣化を抑制しつつ、高周波フロントエンド回路を小型化することができる。
【符号の説明】
【００６９】
１，１ａ，１ｂ  高周波フロントエンド回路
２，３，３ａ，４  基板
５  第１の電力増幅器
６  第２の電力増幅器
７  第１の出力整合回路
８  第２の出力整合回路
Ｃ１  第１のキャパシタ
Ｃ２  第２のキャパシタ
Ｌ１１  第１の電源供給用インダクタ
Ｌ１２  第２の電源供給用インダクタ
Ｌ２１  第１の整合用インダクタ
Ｌ２２  第２の整合用インダクタ
【図１】
2020141237.tif 000003
【図２】
2020141237.tif 000004
【図３】
2020141237.tif 000005
【図４Ａ】
2020141237.tif 000006
【図４Ｂ】
2020141237.tif 000007
【図５】
2020141237.tif 000008
【図６】
2020141237.tif 000009
【図７】
2020141237.tif 000010