(57)【要約】【課題】キャピラリの先端に対する半導体素子の接合面への片当たりを抑制し、半導体素子とワイヤとの接合性を向上させる技術を提供することを目的とする。【解決手段】半導体装置は、半導体素子５，６，７と、リードフレームとを備えている。リードフレームは、半導体素子５が搭載されたフレーム部２ａと、半導体素子６，７が搭載されたフレーム部３ａ，３ｂとを有し、かつ、フレーム部２ａが第１高さに位置しフレーム部３ａ，３ｂが第１高さよりも低い第２高さに位置している。フレーム部３ａ，３ｂの上面は、フレーム部２ａの上面に対して傾斜している。【選択図】図１
2020184578.tif 000002
【特許請求の範囲】
【請求項１】
第１半導体素子および第２半導体素子と、
前記第１半導体素子が搭載された第１フレーム部と、前記第２半導体素子が搭載された第２フレーム部とを有し、かつ、前記第１フレーム部が第１高さに位置し前記第２フレーム部が前記第１高さよりも低い第２高さに位置するリードフレームと、を備え、
前記第２フレーム部の上面は、前記第１フレーム部の上面に対して傾斜する、半導体装置。
【請求項２】
前記第２フレーム部の前記上面は、前記第１フレーム部側から前記第１フレーム部とは反対側に渡って上方から下方に傾斜し、
前記第２フレーム部における前記第１フレーム部とは反対側の端部に隣接する位置に、前記第１フレーム部側の上面よりも上方に突出する段差と、
前記段差の上端部から前記第２半導体素子側に突出し前記第２半導体素子を支持する突起部が形成された、請求項１に記載の半導体装置。
【請求項３】
前記第２フレーム部における前記段差の基端部の周辺にＶ字状の溝が形成された、請求項２に記載の半導体装置。
【請求項４】
前記第２フレーム部の前記上面における前記第２半導体素子が搭載される搭載部に、前記第２半導体素子の平面視輪郭よりも０．１ｍｍ以上０．３ｍｍ以下大きいサイズを有するＡｇめっき層が形成された、請求項１から請求項３のいずれか１つに記載の半導体装置。
【請求項５】
請求項１から請求項４のいずれか１つに記載の半導体装置を製造する半導体装置の製造方法であって、
（ａ）ボンディングヘッドの中心軸と前記第１フレーム部の上面が平行となるように前記ボンディングヘッドを配置し、前記ボンディングヘッドに取り付けられたキャピラリの先端を前記第１半導体素子のワイヤボンディング領域に対して垂直に接触させる工程と、
（ｂ）前記ボンディングヘッドの中心軸と前記第２フレーム部の上面が平行となるように前記ボンディングヘッドを配置し、前記キャピラリの先端を前記第２半導体素子のワイヤボンディング領域に対して垂直に接触させる工程と、を備え、
前記ボンディングヘッドにおける前記工程（ａ）から前記工程（ｂ）への高さ分の移動は円弧動作により行われる、半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、段差のあるリードフレームに複数の半導体素子が搭載され、ボンディングヘッドに取り付けられたキャピラリの先端を複数の半導体素子のワイヤボンディング領域に接触させることでワイヤボンディングされる半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
パワー半導体装置では、複数の半導体素子間を配線するために、金ワイヤ、銀ワイヤ、銅ワイヤ、またはアルミワイヤを用いて、熱を加えながら超音波を印加し接合する方法が採用されている。キャピラリが取り付けられたボンディングヘッドの円弧動作によりワイヤボンディングされる。
【０００３】
例えば特許文献１には、段差のないリードフレームなどの基板に搭載された半導体素子を傾けた状態で配置することで、キャピラリのワイヤボンディング領域への接触を避けてワイヤボンディング領域下の集積回路にクラックなどのダメージを与えないようにする技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−１４６３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
段差のあるリードフレームでは、上側部分に搭載された半導体素子、下側部分に搭載された半導体素子の順にワイヤボンディングされ、ボンディングヘッドにおける上側部分に搭載された半導体素子から下側部分に搭載された半導体素子への高さ分の移動は円弧動作により行われる。
【０００６】
上側部分と下側部分に搭載された半導体素子が水平面に配置されている場合、上側部分に搭載された半導体素子についてはキャピラリの先端が接合面であるワイヤボンディング領域に垂直に当たるが、下側部分に搭載された半導体素子についてはキャピラリが傾くことからキャピラリの先端がワイヤボンディング領域に片当たりする。そのため、下側部分に搭載された半導体素子については接合エネルギーが適切に接合面に伝わらず、半導体素子とワイヤとの接合性が低下するという問題があった。
【０００７】
また、特許文献１に記載の技術では、第１半導体チップ側の第２半導体チップのワイヤボンディング領域の高さ位置が第１半導体チップのワイヤボンディング領域の高さ位置より高くなるように第２半導体チップが基板上に接着材で傾斜させて搭載されており、段差のあるリードフレームに第１，第２半導体チップが搭載されることについては想定されていない。
【０００８】
そこで、本発明は、キャピラリの先端に対する半導体素子の接合面への片当たりを抑制し、半導体素子とワイヤとの接合性を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る半導体装置は、第１半導体素子および第２半導体素子と、前記第１半導体素子が搭載された第１フレーム部と、前記第２半導体素子が搭載された第２フレーム部とを有し、かつ、前記第１フレーム部が第１高さに位置し前記第２フレーム部が前記第１高さよりも低い第２高さに位置するリードフレームとを備え、前記第２フレーム部の上面は、前記第１フレーム部の上面に対して傾斜するものである。
【発明の効果】
【００１０】
本発明によれば、キャピラリの先端に対する第２半導体素子の接合面への片当たりを抑制することができる。これにより、第２半導体素子の接合面に対して接合エネルギーが伝わりやすくなることから、第２半導体素子とワイヤとの接合性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体装置の断面模式図である。
【図２】第１フレーム部上の第１半導体素子にワイヤボンディングする際のボンディングヘッドと第１フレーム部の位置関係を示す断面模式図である。
【図３】第２フレーム部上の第２半導体素子にワイヤボンディングする際のボンディングヘッドと第２フレーム部の位置関係を示す断面模式図である。
【図４】実施の形態１に係る半導体装置であって、第２半導体素子の位置ずれと第２半導体素子の表面にはんだ付着が生じた状態における第２フレーム部およびその周辺の断面模式図である。
【図５】実施の形態２に係る半導体装置が備える第２フレーム部およびその周辺の断面模式図である。
【図６】実施の形態２に係る半導体装置が備える第２半導体素子の表面へのはんだ這い上がりが発生した場合における第２フレーム部およびその周辺の断面模式図である。
【図７】実施の形態３に係る半導体装置が備える第２フレーム部およびその周辺の断面模式図である。
【図８】実施の形態３に係る半導体装置においてはんだ流れが発生した場合における第２フレーム部およびその周辺の断面模式図である。
【図９】実施の形態４に係る半導体装置が備える第２フレーム部およびその周辺の断面模式図である。
【発明を実施するための形態】
【００１２】
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置の断面模式図である。
【００１３】
図１に示すように、半導体装置は、半導体素子５，６，７、第１リードフレーム１、第２リードフレーム２、第３リードフレーム３、放熱板１１、絶縁層１２、および封止材１０を備えている。
【００１４】
第２リードフレーム２は、第１リードフレーム１に対して同じ高さ位置に横方向に離間した状態で配置されている。半導体素子５は、はんだ４を介して第２リードフレーム２のフレーム部２ａに搭載されている。第２リードフレーム２のフレーム部２ａは第１高さに位置し、フレーム部２ａの上面は水平面である。
【００１５】
ここで、フレーム部２ａは第２リードフレーム２における半導体素子５が搭載される部分およびその周辺である。フレーム部２ａが第１フレーム部に相当し、半導体素子５が第１半導体素子に相当する。
【００１６】
第３リードフレーム３は、第２リードフレーム２に対して横方向に離間した状態で配置されている。半導体素子６は、はんだ４を介して第３リードフレーム３のフレーム部３ａに搭載されている。半導体素子７は、はんだ４を介して第３リードフレーム３のフレーム部３ｂに搭載されている。
【００１７】
フレーム部３ａ，３ｂは、絶縁層１２を介して放熱板１１に配置されている。フレーム部３ａ，３ｂは第１高さよりも低い第２高さに位置している。フレーム部３ａ，３ｂの上面は、フレーム部２ａの上面に対して傾斜する傾斜面である。具体的には、フレーム部３ａ，３ｂの上面は、フレーム部２ａ側からフレーム部２ａとは反対側に渡って上方から下方に傾斜する傾斜面である。そのため、フレーム部３ａ，３ｂにおけるフレーム部２ａとは反対側のそれぞれの端部に隣接する位置に、段差３ｄ，３ｅが形成されている。なお、段差３ｄはフレーム部３ｂにおけるフレーム部２ａ側の端部により形成され、段差３ｅは第３リードフレーム３のフレーム部３ｃにおける内側の端部に形成されている。
【００１８】
また、フレーム部３ａ，３ｂの下面は水平面である。このようにフレーム部３ａ，３ｂ全体が傾いているのではなく、フレーム部３ａ，３ｂの上面のみに傾斜面が形成されることで、フレーム部３ａ，３ｂの下側に配置される絶縁層１２の厚みを均一にすることができる。
【００１９】
ここで、フレーム部３ａは第３リードフレーム３における半導体素子６が搭載される部分およびその周辺であり、フレーム部３ｂは第３リードフレーム３における半導体素子７が搭載される部分およびその周辺である。フレーム部３ａ，３ｂが第２フレーム部に相当し、半導体素子６，７が第２半導体素子に相当する。また、第１リードフレーム１、第２リードフレーム２、および第３リードフレーム３が第１フレーム部と第２フレーム部とを有するリードフレームに相当する。
【００２０】
第１リードフレーム１と半導体素子５はワイヤ８ａで接続され、半導体素子５と半導体素子６はワイヤ８ｂで接続されている。半導体素子６と半導体素子７と第３リードフレーム３はワイヤ９で接続されている。なお、ワイヤ８ａ，８ｂ，９は、金ワイヤ、銀ワイヤ、銅ワイヤ、またはアルミワイヤである。
【００２１】
封止材１０は樹脂からなり、半導体素子５，６，７、第１リードフレーム１の一端部を除く部分、第２リードフレーム２、第３リードフレーム３の一端部を除く部分、絶縁層１２、および放熱板１１の底面を除く部分を覆いこれらを保護する。
【００２２】
次に、図２と図３を用いて、半導体装置の製造方法におけるワイヤボンディングについて説明する。図２は、フレーム部２ａ上の半導体素子５にワイヤボンディングする際のボンディングヘッド１３とフレーム部２ａの位置関係を示す断面模式図である。図３は、フレーム部３ｂ上の半導体素子７にワイヤボンディングする際のボンディングヘッド１３とフレーム部３ｂの位置関係を示す断面模式図である。
【００２３】
図２に示すように、ボンディングヘッド１３はボンディングヘッド１３の中心軸とフレーム部２ａの上面が平行となるように配置される。ボンディングヘッド１３に取り付けられたアルミナからなるキャピラリ１４の先端が半導体素子５のボンディングパッドなどのワイヤボンディング領域に対して垂直に接触することで、半導体素子５に対してワイヤボンディングが行われる。
【００２４】
次に、ボンディングヘッド１３は図２に示す位置から図３に示す位置へ円弧動作により移動する。そのため、ボンディングヘッド１３およびキャピラリ１４はフレーム部２ａの上面に対して傾いた状態となるが、フレーム部３ｂの上面はフレーム部２ａの上面に対して傾斜しており、図３に示すように、ボンディングヘッド１３はボンディングヘッド１３の中心軸とフレーム部３ｂの上面が平行となるように配置される。
【００２５】
キャピラリ１４の先端が半導体素子７のワイヤボンディング領域に対して垂直に接触することで、半導体素子７に対してワイヤボンディングが行われる。ワイヤボンディングの際、キャピラリ１４の先端が接合面であるワイヤボンディング領域に対して垂直に接触することで接合面に対して接合エネルギーが伝わりやすくなる。半導体素子６についても半導体素子７と同様の方法でワイヤボンディングが行われるため説明を省略する。
【００２６】
なお、第１フレームであるフレーム部２ａは第２リードフレーム２に形成され、第２フレームであるフレーム部３ａ，３ｂは第３リードフレーム３に形成されるとして説明を行ったが、フレーム部２ａおよびフレーム部３ａ，３ｂは共に第２リードフレーム２または第３リードフレーム３に形成されていてもよい。
【００２７】
また、キャピラリ１４はアルミナにジルコニアを添加した材料により形成されていてもよい。さらに、キャピラリ１４の先端はポリッシュ仕上げ加工またはマット仕上げ加工されていてもよい。
【００２８】
以上のように、実施の形態１に係る半導体装置は、半導体素子５，６，７と、半導体素子５が搭載されたフレーム部２ａと、半導体素子６，７が搭載されたフレーム部３ａ，３ｂとを有し、かつ、フレーム部２ａが第１高さに位置しフレーム部３ａ，３ｂが第１高さよりも低い第２高さに位置するリードフレームとを備え、フレーム部３ａ，３ｂの上面は、フレーム部２ａの上面に対して傾斜する。
【００２９】
また、実施の形態１に係る半導体装置の製造方法は、ボンディングヘッド１３の中心軸とフレーム部２ａの上面が平行となるようにボンディングヘッド１３を配置し、ボンディングヘッド１３に取り付けられたキャピラリ１４の先端を半導体素子５のワイヤボンディング領域に対して垂直に接触させる工程（ａ）と、ボンディングヘッド１３の中心軸とフレーム部３ａ，３ｂの上面が平行となるようにボンディングヘッド１３を配置し、キャピラリ１４の先端を半導体素子６，７のワイヤボンディング領域に対して垂直に接触させる工程（ｂ）とを備え、ボンディングヘッド１３における工程（ａ）から工程（ｂ）への高さ分の移動は円弧動作により行われる。
【００３０】
したがって、キャピラリ１４の先端に対する半導体素子６，７の接合面への片当たりを抑制することができる。これにより、半導体素子６，７の接合面に対して接合エネルギーが伝わりやすくなることから、半導体素子６，７とワイヤ９との接合性を向上させることができる。以上より、半導体装置の耐久性の向上と歩留りの向上を図ることが可能となる。
【００３１】
＜実施の形態２＞
次に、実施の形態２に係る半導体装置について説明する。図４は、実施の形態１に係る半導体装置であって、半導体素子７の位置ずれと半導体素子７の表面にはんだ付着が生じた状態におけるフレーム部３ｂおよびその周辺の断面模式図である。図５は、実施の形態２に係る半導体装置が備えるフレーム部３ｂおよびその周辺の断面模式図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００３２】
最初に、実施の形態１に係る半導体装置において発生し得る問題点について簡単に説明する。図４に示すように、半導体素子７が搭載されるフレーム部３ｂの上面が傾斜面であるため、フレーム部３ｂにおけるフレーム部２ａとは反対側の端部に隣接する位置に段差３ｅが形成されている。そのため、半導体素子７のダイボンディング後に、はんだ流れが発生することで半導体素子７に位置ずれが発生したり、さらには位置ずれに伴い段差３ｅからはみ出たはんだ４ａが半導体素子７の表面に付着する可能性がある。実施の形態２はこのような課題を解決するものである。
【００３３】
図５に示すように、実施の形態２では、フレーム部３ｂにおけるフレーム部２ａとは反対側の端部に、フレーム部３ｂにおけるフレーム部２ａ側の上面よりも上方に突出する段差３ｅが形成されている。段差３ｅの上端部には、半導体素子７側に突出する突起部１５が形成されている。突起部１５の先端が半導体素子７におけるフレーム部２ａとは反対側の端に当接することで、突起部１５は半導体素子７を支持している。
【００３４】
以上のように、実施の形態２に係る半導体装置では、フレーム部３ｂの上面は、フレーム部２ａ側からフレーム部２ａとは反対側に渡って上方から下方に傾斜し、フレーム部３ｂにおけるフレーム部２ａとは反対側の端部に隣接する位置に、フレーム部２ａ側の上面よりも上方に突出する段差３ｅと、段差３ｅの上端部から半導体素子７側に突出し半導体素子７を支持する突起部１５が形成されている。
【００３５】
したがって、突起部１５により、はんだ流れが発生することで半導体素子７に位置ずれが発生したり、半導体素子７の表面にはんだ４ａが付着することを抑制できる。
【００３６】
実施の形態２では、フレーム部３ｂに突起部１５が形成された場合について説明を行ったが、フレーム部３ａにも突起部１５が形成されていてもよい。この場合、上記と同様の効果が得られる。
【００３７】
＜実施の形態３＞
次に、実施の形態３に係る半導体装置について説明する。図６は、実施の形態２に係る半導体装置が備える半導体素子７の表面へのはんだ這い上がりが発生した場合におけるフレーム部３ｂおよびその周辺の断面模式図である。図７は、実施の形態３に係る半導体装置が備えるフレーム部３ｂおよびその周辺の断面模式図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００３８】
最初に、実施の形態２に係る半導体装置において発生し得る問題点について簡単に説明する。図６に示すように、フレーム部３ｂにおけるフレーム部２ａとは反対側の端部に段差３ｅと突起部１５が形成されたため、半導体素子７のダイボンディング後に段差３ｅと突起部１５を伝ってはんだ４ａが半導体素子７の表面側へ這い上がる可能性がある。実施の形態３はこのような課題を解決するものである。
【００３９】
図７に示すように、実施の形態３では、フレーム部３ｂにおける段差３ｅの基端部の周辺にＶ字状の溝１６が形成されている。溝１６はフレーム部３ｂにおける突起部１５の下側に形成され、溝１６の開口側は溝１６の奥側よりも広くなっている。
【００４０】
以上のように、実施の形態３に係る半導体装置では、フレーム部３ｂにおける段差３ｅの基端部の周辺にＶ字状の溝１６が形成されたため、溝１６が半導体素子７を接合する際にはみ出したはんだ４ａのはんだ溜まりとして機能する。これにより、半導体素子７のダイボンディング後に段差３ｅと突起部１５を伝ってはんだ４ａが半導体素子７の表面側へ這い上がることを抑制できる。
【００４１】
実施の形態３では、フレーム部３ｂに溝１６が形成された場合について説明を行ったが、フレーム部３ａにも突起部１５と共に溝１６が形成されていてもよい。この場合、上記と同様の効果が得られる。
【００４２】
＜実施の形態４＞
次に、実施の形態４に係る半導体装置について説明する。図８は、実施の形態３に係る半導体装置においてはんだ流れが発生した場合におけるフレーム部３ｂおよびその周辺の断面模式図である。図９は、実施の形態４に係る半導体装置が備えるフレーム部３ｂおよびその周辺の断面模式図である。なお、実施の形態４において、実施の形態１〜３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
【００４３】
最初に、実施の形態３に係る半導体装置において発生し得る問題点について簡単に説明する。図８に示すように、フレーム部３ｂにおける突起部１５の基端部の周辺にＶ字状の溝１６が形成されたため、半導体素子７を接合する際にはみ出したはんだ４ａが溝１６に流れることにより、半導体素子７の下面にあるはんだ４が不足する可能性がある。実施の形態４はこのような課題を解決するものである。
【００４４】
図９に示すように、実施の形態４では、フレーム部３ｂの上面における半導体素子７が搭載される搭載部３ｆに、半導体素子７の平面視輪郭よりも０．１ｍｍ以上０．３ｍｍ以下大きいサイズを有するＡｇめっき層１７が形成されている。Ａｇめっき層１７は、フレーム部３ｂの上面で材質および表面性状を変化させることではんだの濡れ性を低下させる目的で形成されている。Ａｇめっき層１７の上面にはんだ４を介して半導体素子７が接合される。
【００４５】
以上のように、実施の形態４に係る半導体装置では、フレーム部３ｂの上面における半導体素子７が搭載される搭載部３ｆに、半導体素子７の平面視輪郭よりも０．１ｍｍ以上０．３ｍｍ以下大きいサイズを有するＡｇめっき層１７が形成されている。
【００４６】
したがって、フレーム部３ｂの上面におけるはんだ４の濡れ性を低下させることで、はんだ流れにより半導体素子７の下面にあるはんだ４が不足することを、半導体素子７の位置ずれと共に抑制できる。
【００４７】
実施の形態４では、フレーム部３ｂにＡｇめっき層１７が形成された場合について説明を行ったが、フレーム部３ａにも突起部１５および溝１６と共にＡｇめっき層１７が形成されていてもよい。この場合、上記と同様の効果が得られる。
【００４８】
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
【符号の説明】
【００４９】
１  第１リードフレーム、２  第２リードフレーム、２ａ  フレーム部、３  第３リードフレーム、３ａ，３ｂ  フレーム部、３ｆ  搭載部、５，６，７  半導体素子、１３  ボンディングヘッド、１４  キャピラリ、１５  突起部、１６  溝、１７  Ａｇめっき層。
【図１】
2020184578.tif 000003
【図２】
2020184578.tif 000004
【図３】
2020184578.tif 000005
【図４】
2020184578.tif 000006
【図５】
2020184578.tif 000007
【図６】
2020184578.tif 000008
【図７】
2020184578.tif 000009
【図８】
2020184578.tif 000010
【図９】
2020184578.tif 000011