(57)【要約】【課題】入力／出力電圧変換曲線のズレを減少し、出力電圧誤差を縮小することができる差動アンプを提供する。【解決手段】本発明の差動アンプは、第１入力電圧、第２入力電圧及び第１電流に基づいて流れ込む第２電流及び第３電流を調整する差動入力回路と、第１基準電に基づいて第１電流を発生する第１電流源回路と、第４電流に基づいて第５電流を生成するカレントミラー回路と、第２基準電圧に基づいて第６電流及び第７電流を生成する第２電流源回路と、カレントミラー回路と接地端子との間に接続される抵抗回路と、を含み、前記差動アンプは、出力電圧誤差を縮小できる。【選択図】図１
2020184677.tif 000002
【特許請求の範囲】
【請求項１】
第１入力電圧、第２入力電圧及び第１電流に基づいて流れ込む第２電流及び第３電流を調整する差動入力回路と、
前記差動入力回路と接地端子との間に結合され、第１基準電圧に基づいて前記第１電流を生成する第１電流源回路と、
出力端子と前記接地端子との間に結合され、第４電流に基づいて第５電流を生成するカレントミラー回路と、
電源端子と前記出力端子との間に結合され、第２基準電圧に基づいて第６電流及び第７電流を生成し、前記第６電流の第１部分は、前記差動入力回路に流れ込んで前記第２電流を形成し、前記第６電流の第２部分は、前記出力端子に流れ込み、前記第７電流の第１部分は、前記差動入力回路に流れ込んで前記第３電流を形成し、前記第７電流の第２部分は、前記カレントミラー回路に流れ込んで前記第４電流を形成する第２電流源回路と、
前記カレントミラー回路と前記接地端子との間に結合される抵抗回路と、
を含む、差動アンプ。
【請求項２】
前記差動入力回路は、
前記第１入力電圧によって制御され、第１端子に前記第２電流が流れ込む第１トランジスタと、
前記第２入力電圧によって制御され、第１端子に前記第３電流が流れ込む第２トランジスタと、を含む請求項１に記載の差動アンプ。
【請求項３】
前記第１電流源回路は、
前記第１基準電圧によって制御され、前記第１電流を生成する第３トランジスタを含む請求項１又は２に記載の差動アンプ。
【請求項４】
前記第１電流源回路は、
前記第３トランジスタに直列接続される第４トランジスタを更に含む請求項３に記載の差動アンプ。
【請求項５】
前記カレントミラー回路は、
第１端子に前記第４電流が流れ込む第５トランジスタと、
制御端が前記第５トランジスタの制御端に接続される第６トランジスタと、
を含む請求項１乃至請求項４の何れか一項に記載の差動アンプ。
【請求項６】
前記カレントミラー回路は、
前記第５トランジスタに直列接続され、第１端子が前記第５トランジスタの制御端に接続される第７トランジスタと、
前記第６トランジスタに直列接続され、制御端が前記第７トランジスタの制御端に接続される第８トランジスタと、
を更に含む請求項５に記載の差動アンプ。
【請求項７】
前記第２電流源回路は、
前記第２基準電圧によって制御され、前記第７電流を生成する第９トランジスタと、
前記第２基準電圧によって制御され、前記第６電流を生成する第１０トランジスタと、
を含む、請求項１乃至請求項６の何れか一項に記載の差動アンプ。
【請求項８】
前記第２電流源回路は、
前記第９トランジスタに直列接続される第１１トランジスタと、
前記第１０トランジスタに直列接続され、制御端が前記第１１トランジスタの制御端に接続される第１２トランジスタと、
を更に含む請求項７に記載の差動アンプ。
【請求項９】
前記抵抗回路は、
一端が前記カレントミラー回路に接続され、他端が前記接地端子に接続される第１抵抗と、
一端が前記カレントミラー回路に接続され、他端が前記接地端子に接続される第２抵抗と、                              
を含む請求項１乃至請求項８の何れか一項に記載の差動アンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動アンプに関し、特にカスコード接続型差動アンプに関する。
【背景技術】
【０００２】
カスコード接続型差動アンプは、広い入力及び出力電圧の範囲を有するなどの利点によってユニティゲインバッファに広く応用されており、抵抗変換器、電圧レギュレータ又はコンパレータなどの回路の実現に用いられている。図４Ａは、従来技術のカスコード接続型差動アンプ４００を示す回路説明図であり、ここで、Ｖｉｎ１、Ｖｉｎ２、Ｖｏｕｔ及びＶＤＤは、それぞれ第１入力電圧、第２入力電圧、出力電圧及び電源電圧を表し、図４Ｂは、カスコード接続型差動アンプ４００の第１／第２入力電圧の差と出力電圧の電圧変換曲線を示す。カスコード接続型差動アンプ４００内のトランジスタ及び抵抗などの素子の非理想的特性、例えば、半導体プロセス誤差などのため、前記電圧変換曲線にズレを生じさせ、前記電圧変換曲線のズレは、出力電圧誤差＋Ｖｅｒｒ１及び出力電圧誤差−Ｖｅｒｒ１を招く。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は、入力／出力電圧変換曲線のズレを減少し、出力電圧誤差を縮小することができる差動アンプを提供する。
【課題を解決するための手段】
【０００４】
本発明の一実施例では、第１入力電圧、第２入力電圧及び第１電流に基づいて流れ込む 第２電流及び第３電流を調整する差動入力回路と、前記差動入力回路と接地端子との間に結合され、第１基準電圧に基づいて前記第１電流を生成する第１電流源回路と、出力端子と前記接地端子との間に結合され、第４電流に基づいて第５電流を生成するカレントミラー回路と、電源端子と前記出力端子との間に結合され、第２基準電圧に基づいて第６電流及び第７電流を生成し、前記第６電流の第１部分は、前記差動入力回路に流れ込んで前記第２電流を形成し、前記第６電流の第２部分は、前記出力端子に流れ込み、前記第７電流の第１部分は、前記差動入力回路に流れ込んで前記第３電流を形成し、前記第７電流の第２部分は、前記カレントミラー回路に流れ込んで前記第４電流を形成する第２電流源回路と、前記カレントミラー回路と前記接地端子との間に結合される抵抗回路と、を含む、差動アンプを提供する。
【発明の効果】
【０００５】
上記に基づき、本発明に係る差動アンプは、入力／出力電圧変換曲線のズレを減少させ、出力電圧誤差を縮小することができ、従って、高精度な電圧検出器又は電圧コンパレータ等の回路に応用することができる。
【図面の簡単な説明】
【０００６】
【図１】本発明の一実施例の差動アンプを示す回路図である。
【図２】図１に示す差動アンプの入力／出力電圧変換曲線図である。
【図３】図１に示す差動アンプの入力／出力電圧の乱数統計分析図である。
【図４Ａ】従来技術の差動アンプの説明図である。
【図４Ｂ】図４Ａに示す差動アンプの入力／出力電圧変換曲線図である。
【発明を実施するための形態】
【０００７】
本発明の上記特徴及び利点を分かり易くするために、実施例を挙げ、図面を合わせて以下のとおり詳細を説明する。
【０００８】
以下、図面を参照しながら本発明の実施形態について説明する。
【０００９】
図１は、本発明の実施例の差動アンプ１００を示す回路図である。
【００１０】
本実施例の差動アンプ１００は、接地端子１０１と、第１入力端子１０９及び第２入力端子１１０を含む差動入力回路１０２と、第１電流源回路１０３と、カレントミラー回路１０４と、第２電流源回路１０５と、抵抗回路１０６と、電源端子１０７と、出力端子１０８と、を含む。
【００１１】
図１に示すように、上記素子の接続関係は、次のとおりである。差動入力回路１０２の第１入力端子１０９の入力は、第１入力電圧Ｖｉｎ１であり、差動入力回路１０２の第２入力端子１１０の入力は、第２入力電圧Ｖｉｎ２であり、第１電流源回路１０３の第１端子は、差動入力回路１０２の共通ソース端子に接続され、第１電流源回路１０３の第２端子は、接地端子１０１に接続され、第１電流源回路１０３の第１制御端子の入力は、第１基準電圧Ｖｒｅｆ１であり、第１電流源回路１０３の第２制御端子の入力は、第３基準電圧Ｖｒｅｆ３であり、差動入力回路１０２の第１出力端子及び差動入力回路１０２の第２出力端子は、第２電流源回路１０５に結合され、第２電流源回路１０５の第１制御端子の入力は、第２基準電圧Ｖｒｅｆ２であり、第２電流源回路１０５の第２制御端子の入力は、第４基準電圧Ｖｒｅｆ４であり、カレントミラー回路１０４は、第２電流源回路１０５及び抵抗回路１０６に結合され、カレントミラー回路１０４の制御端子の入力は、第３基準電圧であり、抵抗回路１０６は、接地端子１０１に結合され、出力端子Ｖｏｕｔは、第２電流源回路１０５及びカレントミラー回路１０４の間に結合され、接地端子１０１の入力は、グランド電圧であり、電源端子１０７の入力は、電源電圧ＶＤＤである。
【００１２】
また、差動アンプ１００の各素子のサイズは、左右対称の方式で設計され、即ち、トランジスタＭ１のサイズがトランジスタＭ２のサイズに等しく、トランジスタＭ９のサイズがトランジスタＭ１０のサイズに等しく、トランジスタＭ１１のサイズがトランジスタＭ１２のサイズに等しく、トランジスタＭ７のサイズがトランジスタＭ８のサイズと等しく、サイズトランジスタＭ５のサイズがトランジスタＭ６のサイズに等しく、抵抗Ｒ１のサイズが抵抗Ｒ２のサイズに等しくなるように設計される。
【００１３】
以下、上記のような構成の差動アンプ１００の動作について説明する。
【００１４】
図１を参照し、以下、差動アンプ１００がプロセスのズレ等の非理想的影響がないと仮定する。第２電流源回路１０５のＰ型トランジスタＭ９及びＰ型トランジスタＭ１０は、第２基準電圧Ｖｒｅｆ２に基づき、第６電流Ｉ６及び第７電流Ｉ７を生成し、第６電流Ｉ６の第１部分は、差動入力回路１０２に流れ込んで第２電流Ｉ２を形成し、第７電流Ｉ７の第１部分は、差動入力回路１０２に流れ込んで第３電流Ｉ３を形成し、第２電流Ｉ２及び第３電流Ｉ３は、第１電流源回路１０３に流れ込み、且つ第２電流Ｉ２及び第３電流Ｉ３の和は、第１電流Ｉ１を形成する。差動入力回路１０２の特性によって、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２に等しい時、第２電流Ｉ２が第３電流に等しく、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２よりも大きい時、第２電流Ｉ２が増加して第３電流Ｉ３が減少し、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２よりも小さい時、第２電流Ｉ２が減少して第３電流はＩ３が増加する。第７電流Ｉ７の第２部分がカレントミラー回路１０４に流れ込んで第４電流Ｉ４を形成し、第４電流Ｉ４がＮ型トランジスタＭ５に流れ込んだ後、Ｎ型トランジスタＭ５のゲート及びソースに電位差Ｖｇｓ５が形成され、電位差Ｖｇｓ５は、Ｎ型トランジスタＭ６のゲート及びソースの電位差Ｖｇｓ６に等しく、従って、第５電流Ｉ５は、第４電流Ｉ４に等しい。
【００１５】
図１及び図２を参照し、差動アンプ１００が非理想的影響のない場合、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２と等しい時、第２電流Ｉ２が第３電流Ｉ３に等しく、第７電流Ｉ７が第６電流Ｉ６に等しく、第４電流Ｉ４が第５電流Ｉ５に等しく、従って、出力電圧Ｖｏｕｔは、実質的に電源電圧ＶＤＤの半分に等しい。
【００１６】
第２入力電圧Ｖｉｎ２が第１入力電圧Ｖｉｎ１より大きい時、差動入力回路１０２の特性によって第２電流Ｉ２が減少して第３電流Ｉ３が増加し、第４電流Ｉ４及び第５電流Ｉ５が減少し、且つ第６電流Ｉ６内のトランジスタＭ１２に流れ込む電流が増加し、従って、出力電圧Ｖｏｕｔが上昇する。
【００１７】
反対に、第２入力電圧Ｖｉｎ２が第１入力電圧Ｖｉｎ１よりも小さい時、差動入力回路１０２の特性によって第２電流Ｉ２が増加して第３電流Ｉ３が減少し、第４電流Ｉ４及び第５電流Ｉ５が増加し、且つ第６電流Ｉ６内のトランジスタＭ１２に流れ込む電流が減少し、従って、出力電圧Ｖｏｕｔが低下する。
【００１８】
しかしながら、半導体プロセス等の非理想的影響等の要素によって、第４電流Ｉ４が第５電流Ｉ５と等しくなく、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２に等しくなる時、出力電圧Ｖｏｕｔは、誤差を生じて電源電圧ＶＤＤの半分に実質的に等しくはなくなる。例えば、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２に等しい時、第４電流Ｉ４が第５電流Ｉ５より大きければ、出力電圧Ｖｏｕｔに対して出力電圧誤差＋Ｖｅｒｒ２を引き起こし、反対に、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２に等しい時、第４電流Ｉ４が第５電流Ｉ５より小さければ、出力電圧Ｖｏｕｔに対して出力電圧誤差−Ｖｅｒｒ２を引き起こし、出力電圧誤差＋Ｖｅｒｒ２及び出力電圧誤差-Ｖｅｒｒ２は、図２に示すように、差動アンプ１００の入力／出力電圧変換曲線図にズレを生じさせる。
【００１９】
注意すべきこととして、図１の抵抗Ｒ１と抵抗Ｒ２は、出力電圧誤差＋Ｖｅｒｒ２及び出力電圧誤差-Ｖｅｒｒ２の大きさを減少させることができ、例えば、第１入力電圧Ｖｉｎ１が第２入力電圧Ｖｉｎ２に等しい場合、第４電流Ｉ４が第５電流Ｉ５よりも大きければ、抵抗Ｒ１及び抵抗Ｒ２の存在によって、Ｎ型トランジスタＭ５のソース電圧は、Ｎ型トランジスタＭ６のソース電圧より高く、即ち、電圧差Ｖｇｓ５＜電圧差Ｖｇｓ６であり、第４電流Ｉ４が抑制され、第４電流Ｉ４と第５電流Ｉ５との差異が縮小し、それによって出力電圧誤差＋Ｖｅｒｒ２が縮小する。反対に、第４電流Ｉ４が第５電流Ｉ５よりも小さければ、抵抗Ｒ１と抵抗Ｒ２の存在によって、Ｎ型トランジスタＭ６のソース電圧は、Ｎ型トランジスタＭ５のソース電圧よりも高くなり、即ち、電圧差Ｖｇｓ６＜電圧差Ｖｇｓ５となり、第５電流Ｉ５が抑制され、第４電流Ｉ４と第５電流Ｉ５との差異が縮小し、それによって、出力電圧誤差−Ｖｅｒｒ２が縮小する。
【００２０】
図３は、差動アンプ１００の抵抗Ｒ１／Ｒ２を有する場合と抵抗Ｒ１／Ｒ２を有さない場合の入力／出力電圧の乱数統計解析図であり、横軸は、第２入力電圧Ｖｉｎ２から第１入力電圧Ｖｉｎ１を引いた値を示し、縦軸は、出力電圧Ｖｏｕｔが電源電圧ＶＤＤの半分に等しくなる状況の発生頻度を示し、図３から分かるように、差動アンプ１００が抵抗Ｒ１／Ｒ２を有する場合の統計分布は抵抗Ｒ１／Ｒ２を有さない場合の統計分布よりも第２入力電圧Ｖｉｎ２が第１入力電圧Ｖｉｎ１に等しい状況に集中し、言い換えれば、差動アンプ１００が抵抗Ｒ１／Ｒ２を有する場合、出力電圧誤差を減少することができる。
【００２１】
上記を総合し、本発明が記載する差動アンプは、入力／出力電圧変換曲線のズレを減少し、それによって出力電圧誤差を縮小することができ、従って、高精度の電圧検出器又は電圧コンパレータ等を必要とする回路に応用することができる。
【００２２】
本発明は、上記のように実施例を開示したが、それは本発明を限定するためのものではなく、当業者は、本発明の精神及び範囲から逸脱することなく、いくらかの変更及び修飾を行うことができ、故に本発明の保護範囲は、後述の特許請求の範囲が定義するものを基準とする。
【産業上の利用可能性】
【００２３】
本発明の差動アンプは、入力／出力電圧変換曲線のズレを減少し、出力電圧誤差を減少することができ、従って、高精度の電圧検出器又は電圧コンパレータ等を必要とする回路に応用することができる。
【符号の説明】
【００２４】
１００  差動アンプ
１０１  接地端子
１０２  差動入力回路
１０３  第１電流源回路
１０４  カレントミラー回路
１０５  第２電流源回路
１０６  抵抗回路
１０７  電源端子
１０８  出力端子
１０９  第１入力端子
１１０  第２入力端子
ＶＤＤ  電源電圧
Ｖｒｅｆ１  第１基準電圧
Ｖｒｅｆ２  第２基準電圧
Ｖｒｅｆ３  第３基準電圧
Ｖｒｅｆ４  第４基準電圧
Ｖｇｓ５、Ｖｇｓ６  電圧差
Ｖｉｎ１  第１入力電圧
Ｖｉｎ２  第２入力電圧
Ｖｏｕｔ  出力電圧
＋Ｖｅｒｒ１、＋Ｖｅｒｒ２、−Ｖｅｒｒ１、−Ｖｅｒｒ２  出力電圧誤差
Ｍ１〜Ｍ１２  トランジスタ
Ｒ１〜Ｒ２  抵抗
Ｉ１〜Ｉ７  電流
【図１】
2020184677.tif 000003
【図２】
2020184677.tif 000004
【図３】
2020184677.tif 000005
【図４Ａ】
2020184677.tif 000006
【図４Ｂ】
2020184677.tif 000007
【手続補正書】
【提出日】令和2年5月13日(2020.5.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１入力電圧、第２入力電圧及び第１電流に基づいて流れ込む第２電流及び第３電流を調整する差動入力回路と、
前記差動入力回路と接地端子との間に結合され、第１基準電圧及び第３基準電圧に基づいて前記第１電流を生成する第１電流源回路と、
出力端子と前記接地端子との間に結合され、第４電流及び第３基準電圧に基づいて第５電流を生成するカレントミラー回路と、
電源端子と前記出力端子との間に結合され、第２基準電圧に基づいて第６電流及び第７電流を生成し、前記第６電流の第１部分は、前記差動入力回路に流れ込んで前記第２電流を形成し、前記第６電流の第２部分は、前記出力端子に流れ込み、前記第７電流の第１部分は、前記差動入力回路に流れ込んで前記第３電流を形成し、前記第７電流の第２部分は、前記カレントミラー回路に流れ込んで前記第４電流を形成する第２電流源回路と、
前記カレントミラー回路と前記接地端子との間に結合される抵抗回路と、
を含む、差動アンプ。
【請求項２】
前記差動入力回路は、
前記第１入力電圧によって制御され、第１端子に前記第２電流が流れ込む第１トランスタと、
前記第２入力電圧によって制御され、第１端子に前記第３電流が流れ込む第２トランジスタと、を含む請求項１に記載の差動アンプ。
【請求項３】
前記第１電流源回路は、
前記第１基準電圧によって制御され、前記第１電流を生成する第３トランジスタを含む請求項１又は２に記載の差動アンプ。
【請求項４】
前記第１電流源回路は、
前記第３トランジスタに直列接続される第４トランジスタを更に含む請求項３に記載の差動アンプ。
【請求項５】
前記カレントミラー回路は、
第１端子に前記第４電流が流れ込む第５トランジスタと、
制御端が前記第５トランジスタの制御端に接続される第６トランジスタと、
を含む請求項１乃至請求項４の何れか一項に記載の差動アンプ。
【請求項６】
前記カレントミラー回路は、
前記第５トランジスタに直列接続され、第１端子が前記第５トランジスタの制御端に接続される第７トランジスタと、
前記第６トランジスタに直列接続され、制御端が前記第７トランジスタの制御端に接続される第８トランジスタと、
を更に含む請求項５に記載の差動アンプ。
【請求項７】
前記第２電流源回路は、
前記第２基準電圧によって制御され、前記第７電流を生成する第９トランジスタと、
前記第２基準電圧によって制御され、前記第６電流を生成する第１０トランジスタと、
を含む、請求項１乃至請求項６の何れか一項に記載の差動アンプ。
【請求項８】
前記第２電流源回路は、
前記第９トランジスタに直列接続される第１１トランジスタと、
前記第１０トランジスタに直列接続され、制御端が前記第１１トランジスタの制御端に接続される第１２トランジスタと、
を更に含む請求項７に記載の差動アンプ。
【請求項９】
前記抵抗回路は、
一端が前記カレントミラー回路に接続され、他端が前記接地端子に接続される第１抵抗と、
一端が前記カレントミラー回路に接続され、他端が前記接地端子に接続される第２抵抗と、
を含む請求項１乃至請求項８の何れか一項に記載の差動アンプ。