(57)【要約】【課題】水晶発振回路の発振マージンの低下を抑制できる半導体装置を提供する。【解決手段】水晶振動子を用いて発振信号の生成動作を行う発振回路と、ゲイン制御部と、を備え、前記発振回路は、第１インバータ段と、前記第１インバータ段と入力端および出力端を共通とする第２インバータ段と、を有し、前記ゲイン制御部は、前記第２インバータ段の有効・無効を切替えるゲイン制御信号を生成する半導体装置としている。【選択図】図２
2020141224.tif 000002
【特許請求の範囲】
【請求項１】
水晶振動子を用いて発振信号の生成動作を行う発振回路と、
ゲイン制御部と、
を備え、
前記発振回路は、第１インバータ段と、前記第１インバータ段と入力端および出力端を共通とする第２インバータ段と、を有し、
前記ゲイン制御部は、前記第２インバータ段の有効・無効を切替えるゲイン制御信号を生成する、半導体装置。
【請求項２】
当該半導体装置に印加される第１電源電圧を監視する電源電圧ＵＶＬＯ部をさらに備え、
前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部によりＵＶＬＯが検知されると、前記第２インバータ段を有効とする前記ゲイン制御信号を生成する、請求項１に記載の半導体装置。
【請求項３】
前記電源電圧ＵＶＬＯ部は、前記第１電源電圧と上側ＵＶＬＯ解除電圧との比較、および前記第１電源電圧と下側ＵＶＬＯ解除電圧との比較を行い、
前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部により上側ＵＶＬＯが検知されると、前記第２インバータ段を有効とする前記ゲイン制御信号を生成する、請求項２に記載の半導体装置。
【請求項４】
前記発振信号をカウントしてカウント結果としてリセット解除信号を出力するカウンタをさらに備え、
前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部により上側ＵＶＬＯが検知された場合、前記電源電圧ＵＶＬＯ部により下側ＵＶＬＯが検知された場合、前記リセット解除信号がリセット状態を示す場合、の少なくともいずれかの場合に、前記第２インバータ段を有効とする前記ゲイン制御信号を生成し、
前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部により上側ＵＶＬＯ解除が検知され、且つ、前記電源電圧ＵＶＬＯ部により下側ＵＶＬＯ解除が検知され、且つ、前記リセット解除信号がリセット解除状態を示す場合、前記第２インバータ段を無効とする前記ゲイン制御信号を生成する、請求項３に記載の半導体装置。
【請求項５】
前記発振信号をカウントしてカウント結果としてリセット解除信号を出力するカウンタをさらに備え、
前記ゲイン制御部は、前記リセット解除信号がリセット状態を示す場合、前記第２インバータ段を有効とする前記ゲイン制御信号を生成する、請求項１から請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１電源電圧に基づいて第２電源電圧を生成して、前記第２電源電圧を前記第１インバータ段および前記第２インバータ段へ供給するＬＤＯをさらに備える請求項１から請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記第２電源電圧を監視するＬＤＯ用ＵＶＬＯ部をさらに備え、
前記ＬＤＯ用ＵＶＬＯ部から出力されるＵＶＬＯ解除信号としてのイネーブル信号に基づき、前記第１インバータ段の有効・無効が切替えられる、請求項６に記載の半導体装置。
【請求項８】
前記イネーブル信号が無効を示す場合、前記ゲイン制御部は、前記第２インバータ段を無効とする前記ゲイン制御信号を生成する、請求項７に記載の半導体装置。
【請求項９】
テスト駆動部をさらに備え、
前記発振回路は、前記第１インバータ段および前記第２インバータ段と入力端および出力端を共通とする第３インバータ段をさらに有し、
前記テスト駆動部は、テスト信号に基づき、前記第３インバータ段の有効・無効を切替えるテスト駆動信号を生成する、請求項１から請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
車載用である請求項１から請求項９のいずれか１項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振信号を生成する半導体装置に関する。
【背景技術】
【０００２】
従来、水晶振動子と組み合わされて発振信号を生成する発振回路が知られている。従来の半導体ＩＣには、ＩＣの動作基準となるクロック信号を生成するために、このような発振回路が備えられることも多い。
【０００３】
従来の発振回路の一般的な構成は、例えば特許文献１に開示されている。このような発振回路は、水晶振動子と組み合わされることで水晶発振回路を構成し、ＣＭＯＳインバータ、帰還抵抗、振幅制限抵抗、および負荷容量を有する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００１−２１７６５２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の発振回路では、何らかの原因によりＩＣの電源電圧が低下した場合に、ＣＭＯＳインバータの電源電圧も低下することにより、水晶発振回路の発振マージンが低下する問題があった。発振マージンが低下すると、発振が停止し易くなる。
【０００６】
上記状況に鑑み、本発明は、水晶発振回路の発振マージンの低下を抑制できる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明の半導体装置は、水晶振動子を用いて発振信号の生成動作を行う発振回路と、ゲイン制御部と、を備え、前記発振回路は、第１インバータ段と、前記第１インバータ段と入力端および出力端を共通とする第２インバータ段と、を有し、前記ゲイン制御部は、前記第２インバータ段の有効・無効を切替えるゲイン制御信号を生成する構成としている（第１の構成）。
【０００８】
また、上記第１の構成において、当該半導体装置に印加される第１電源電圧を監視する電源電圧ＵＶＬＯ部をさらに備え、前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部によりＵＶＬＯが検知されると、前記第２インバータ段を有効とする前記ゲイン制御信号を生成することとしてもよい（第２の構成）。
【０００９】
また、上記第２の構成において、前記電源電圧ＵＶＬＯ部は、前記第１電源電圧と上側ＵＶＬＯ解除電圧との比較、および前記第１電源電圧と下側ＵＶＬＯ解除電圧との比較を行い、前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部により上側ＵＶＬＯが検知されると、前記第２インバータ段を有効とする前記ゲイン制御信号を生成することとしてもよい（第３の構成）。
【００１０】
また、上記第３の構成において、前記発振信号をカウントしてカウント結果としてリセット解除信号を出力するカウンタをさらに備え、前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部により上側ＵＶＬＯが検知された場合、前記電源電圧ＵＶＬＯ部により下側ＵＶＬＯが検知された場合、前記リセット解除信号がリセット状態を示す場合、の少なくともいずれかの場合に、前記第２インバータ段を有効とする前記ゲイン制御信号を生成し、前記ゲイン制御部は、前記電源電圧ＵＶＬＯ部により上側ＵＶＬＯ解除が検知され、且つ、前記電源電圧ＵＶＬＯ部により下側ＵＶＬＯ解除が検知され、且つ、前記リセット解除信号がリセット解除状態を示す場合、前記第２インバータ段を無効とする前記ゲイン制御信号を生成することとしてもよい（第４の構成）。
【００１１】
また、上記第１から第４のいずれかの構成において、前記発振信号をカウントしてカウント結果としてリセット解除信号を出力するカウンタをさらに備え、前記ゲイン制御部は、前記リセット解除信号がリセット状態を示す場合、前記第２インバータ段を有効とする前記ゲイン制御信号を生成することとしてもよい（第５の構成）。
【００１２】
また、上記第１から第５のいずれかの構成において、前記第１電源電圧に基づいて第２電源電圧を生成して、前記第２電源電圧を前記第１インバータ段および前記第２インバータ段へ供給するＬＤＯをさらに備えることとしてもよい（第６の構成）。
【００１３】
また、上記第６の構成において、前記第２電源電圧を監視するＬＤＯ用ＵＶＬＯ部をさらに備え、前記ＬＤＯ用ＵＶＬＯ部から出力されるＵＶＬＯ解除信号としてのイネーブル信号に基づき、前記第１インバータ段の有効・無効が切替えられることとしてもよい（第７の構成）。
【００１４】
また、上記第７の構成において、前記イネーブル信号が無効を示す場合、前記ゲイン制御部は、前記第２インバータ段を無効とする前記ゲイン制御信号を生成することとしてもよい（第８の構成）。
【００１５】
また、上記第１から第８のいずれかの構成において、テスト駆動部をさらに備え、前記発振回路は、前記第１インバータ段および前記第２インバータ段と入力端および出力端を共通とする第３インバータ段をさらに有し、前記テスト駆動部は、テスト信号に基づき、前記第３インバータ段の有効・無効を切替えるテスト駆動信号を生成することとしてもよい（第９の構成）。
【００１６】
また、上記いずれかの半導体装置は、特に車載用であることが好ましい。
【発明の効果】
【００１７】
本発明の半導体装置によれば、水晶発振回路の発振マージンの低下を抑制できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の一実施形態に係るＰＭＩＣ（パワーマネジメントＩＣ）の全体構成を示す概略的なブロック図である。
【図２】クロック生成部の一構成例を示す図である。
【図３】クロック用ＬＤＯの一構成例を示す回路図である。
【図４】発振回路の一構成例を示す回路図である。
【図５】ゲイン制御部の一構成例を示す回路図である。
【図６】テスト駆動部の一構成例を示す回路図である。
【図７】ＰＭＩＣの起動時およびシャットダウン時の各信号の波形例を示すタイミングチャートである。
【発明を実施するための形態】
【００１９】
以下に本発明の一実施形態について図面を参照して説明する。なお、以下に記載する具体的な電圧値は、説明の便宜上のものであり、一例に過ぎない。
【００２０】
＜１．ＰＭＩＣの構成＞
図１は、本発明の一実施形態に係るＰＭＩＣ（パワーマネジメントＩＣ）１の全体構成を示す概略的なブロック図である。ＰＭＩＣ１は、複数の電源回路を備えており、例えば車載用ＳＯＣ（System On Chip）への電源供給を行う。
【００２１】
ＰＭＩＣ１は、ＤＣ／ＤＣコントローラ２Ａ〜２Ｇと、昇降圧コンバータ３と、リファレンスブロック４と、ＶＣＣ下側ＵＶＬＯ(Under Voltage Lock Out)部５Ａと、ＶＣＣ上側ＵＶＬＯ部５Ｂと、Ｖ１５_ＬＤＯ（Low Dropout）６と、ロジック部７と、クロック生成部８の各要素を１チップに集積化して備える半導体装置である。
【００２２】
ＤＣ／ＤＣコントローラ２Ａ〜２Ｃは、マルチフェーズ電源用のＰＷＭコントローラである。マルチフェーズ電源は、複数の電源回路を並列接続し、当該電源回路を位相をずらして動作させるものであり、出力電流の増大やスイッチング周波数を高める等の効果を得ることができる。
【００２３】
より具体的に、ＤＣ／ＤＣコントローラ２Ａに対応して、ＩＣ外部においては、ドライバＭＯＳ１０ＡとインダクタＬＡとの直列接続構成が複数（例えば６個）設けられ、各インダクタＬＡの出力端が接続されるノードに出力コンデンサＣＡの一端が接続される。なお、ドライバＭＯＳは、ＭＯＳＦＥＴのブリッジ構成と当該ＭＯＳＦＥＴを駆動するドライバとからなる。ＤＣ／ＤＣコントローラ２Ａは、ドライバＭＯＳ１０ＡのドライバへＰＷＭ信号を出力し、各ＭＯＳＦＥＴをスイッチング制御する。
【００２４】
ＤＣ／ＤＣコントローラ２Ｂに対応したドライバＭＯＳ１０Ｂ、インダクタＬＢ、および出力コンデンサＣＢの構成も上記ＤＣ／ＤＣコントローラ２Ａについてと同様であり、ドライバＭＯＳ１０ＢとインダクタＬＢとの直列接続構成の個数は、例えば３個である。
【００２５】
ＤＣ／ＤＣコントローラ２Ｃに対応したドライバＭＯＳ１０Ｃ、インダクタＬＣ、および出力コンデンサＣＣの構成も上記ＤＣ／ＤＣコントローラ２Ａについてと同様であり、ドライバＭＯＳ１０ＣとインダクタＬＣとの直列接続構成の個数は、２個である。
【００２６】
ＤＣ／ＤＣコントローラ２Ｄに対応して、ＩＣ外部においては、ドライバＭＯＳ１０ＤとインダクタＬＤとが直列に接続され、インダクタＬＤの出力端に出力コンデンサＣＤの一端が接続される。ＤＣ／ＤＣコントローラ２Ｄは、ドライバＭＯＳ１０ＤのドライバへＰＷＭ信号を出力する。
【００２７】
ＤＣ／ＤＣコントローラ２Ｅに対応したドライバＭＯＳ１０Ｅ、インダクタＬＥ、および出力コンデンサＣＥ、ＤＣ／ＤＣコントローラ２Ｆに対応したドライバＭＯＳ１０Ｆ、インダクタＬＦ、および出力コンデンサＣＦ、ＤＣ／ＤＣコントローラ２Ｇに対応したドライバＭＯＳ１０Ｇ、インダクタＬＧ、および出力コンデンサＣＧについても上記ＤＣ／ＤＣコントローラ２Ｄについてと同様である。
【００２８】
昇降圧コンバータ３には、ＩＣ外部に配置されるインダクタＬ１および出力コンデンサＣ２が接続される。昇降圧コンバータ３は、入力されるＤＣ電圧を所定のＤＣ出力電圧へ昇圧または降圧するＤＣ／ＤＣコンバータである。
【００２９】
電源電圧ＶＣＣは、ＰＭＩＣ１の電源電圧であり、例えばバッテリーによってＩＣ外部からＰＭＩＣ１に印加される。電源電圧ＶＣＣは、３．３Ｖであるとして以下説明する。
【００３０】
リファレンスブロック４は、電源電圧ＶＣＣに基づいてバンドギャップ電圧Ｖｂｇを生成する基準電圧回路である。バンドギャップ電圧Ｖｂｇは、１．２Ｖであるとして以下説明する。
【００３１】
ＶＣＣ下側ＵＶＬＯ部５ＡおよびＶＣＣ上側ＵＶＬＯ部５Ｂは、電源電圧ＶＣＣを監視し、電源電圧ＶＣＣの投入時に電源電圧ＶＣＣが所定のＵＶＬＯ解除電圧に達するまでは内部回路をスタンバイ状態にし、誤動作を防止する回路である。
【００３２】
ＶＣＣ下側ＵＶＬＯ部５Ａは、電源電圧ＶＣＣを下側ＵＶＬＯ解除電圧と比較し、比較結果として下側ＵＶＬＯ解除信号ＵＶＬを出力する。ＶＣＣ上側ＵＶＬＯ部５Ｂは、電源電圧ＶＣＣを上側ＵＶＬＯ解除電圧と比較し、比較結果として上側ＵＶＬＯ解除信号ＵＶＨを出力する。上側ＵＶＬＯ解除電圧は、下側ＵＶＬＯ解除電圧よりも高い値である。
【００３３】
Ｖ１５_ＬＤＯ６は、電源電圧ＶＣＣを、出力電圧Ｖ１５に変換するリニアレギュレータである。Ｖ１５_ＬＤＯ６の出力端には、ＩＣ外部に配置されるコンデンサＣ１が接続される。出力電圧Ｖ１５は、ロジック部７等の内部回路用の電源電圧であり、１．５Ｖであるとして以下説明する。
【００３４】
ロジック部７は、ＰＭＩＣ１の各部を制御する。ロジック部７は、後述する図２で示すＯＴＰ  ＲＯＭ７１を有する。ＯＴＰ  ＲＯＭ（One Time Programmable ROM）７１は、１回のみ書き込みが可能で消去不可能なメモリであり、後述するトリミング設定等の各種情報が記憶される。
【００３５】
クロック生成部８は、クロック用ＬＤＯ８１および発振回路８２を有し、ＩＣ外部に配置された水晶振動子Ｘを用いてクロック信号ＸＣＬＫを生成する。クロック用ＬＤＯ８１は、電源電圧ＶＣＣに基づいて出力電圧ＶＣＬＫを生成するリニアレギュレータである。クロック用ＬＤＯ８１の出力端には、ＩＣ外部に配置されるコンデンサＣ３が接続される。
【００３６】
出力電圧ＶＣＬＫは、発振回路８２の電源電圧として発振回路８２に印加される。なお、電源電圧ＶＣＣを直接、発振回路８２の電源電圧とせずにＬＤＯを用いているのは、電源電圧ＶＣＣは、ＩＣ外部におけるドライバＭＯＳ１０Ａ〜１０Ｇの入力電圧としても用いられるためノイズが生じ易く、仮に電源電圧ＶＣＣを発振回路８２の電源電圧とすると発振信号の生成に悪影響を及ぼすからである。
【００３７】
発振回路８２は、水晶振動子Ｘとから水晶発振回路を構成し、発振信号ＯＳを生成する。発振信号ＯＳに基づきクロック信号ＸＣＬＫが生成される。
【００３８】
クロック信号ＸＣＬＫは、ロジック部７、ＤＣ／ＤＣコントローラ２Ａ〜２Ｇおよび昇降圧コンバータ３等の動作に用いられる。
【００３９】
また、クロック生成部８は、リアルタイムクロック（ＲＴＣ）信号ＲＴＣＣＬＫのＩＣ外部への出力も行う。
【００４０】
以上がＰＭＩＣ１の全体構成であるが、例えば、昇降圧コンバータ３の出力電圧を入力とするＬＤＯをさらにＰＭＩＣに備えてもよい。
【００４１】
＜２．クロック生成部について＞
次に、クロック生成部８の詳細について述べる。図２は、クロック生成部８の構成をより具体的に示す図である。
【００４２】
クロック生成部８は、クロック用ＬＤＯ８１と、発振回路８２と、インバータ８３と、レベルシフタ８４と、カウンタ８５と、ゲイン制御部８６と、テスト駆動部８７と、レベルシフタ８８と、ＡＮＤ回路８９Ａと、ＯＲ回路８９Ｂと、アンプＡＰと、を備える。
【００４３】
クロック用ＬＤＯ８１は、入力される電源電圧ＶＣＣに基づいて出力電圧ＶＣＬＫを生成するリニアレギュレータである。出力電圧ＶＣＬＫは、発振回路８２の電源電圧として用いられる。クロック用ＬＤＯ８１は、ＤＡＣ（Ｄ／Ａコンバータ）８１１を有する。出力電圧ＶＣＬＫが出力されるクロック用ＬＤＯ８１の出力端には、外部端子Ｔ１を介してＩＣ外部のコンデンサＣ３が接続される。
【００４４】
図３は、クロック用ＬＤＯ８１の具体的な構成を示す回路図である。図３に示すように、クロック用ＬＤＯ８１は、エラーアンプ８１Ａと、ＭＯＳトランジスタ８１Ｂと、抵抗Ｒ８１，Ｒ８２と、ＤＡＣ８１１と、を有する。
【００４５】
ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタ８１Ｂのドレインには、電源電圧ＶＣＣが印加される。ＭＯＳトランジスタ８１Ｂのソースは、抵抗Ｒ８１の一端に接続される。抵抗Ｒ８１の他端は、抵抗Ｒ８２の一端に接続される。抵抗Ｒ８２の他端は、グランド電位の印加端に接続される。抵抗Ｒ８１と抵抗Ｒ８２とが接続されるノードは、エラーアンプ８１Ａの反転入力端（−）に接続される。エラーアンプ８１Ａの非反転入力端（＋）には、ＤＡＣ８１１から出力される出力電圧ＯＵＴが参照電圧として入力される。エラーアンプ８１Ａは、電源電圧ＶＣＣを印加される。
【００４６】
ＭＯＳトランジスタ８１Ｂのソースと抵抗Ｒ８１の一端とが接続されるノードＮ８１に出力電圧ＶＣＬＫが生成される。ノードＮ８１の電圧を抵抗Ｒ８１，Ｒ８２によって分圧した電圧が出力電圧ＯＵＴと一致するようにＭＯＳトランジスタ８１Ｂが制御され、出力電圧ＶＣＬＫは、出力電圧ＯＵＴと抵抗Ｒ８１，Ｒ８２に応じた一定電圧に制御される。
【００４７】
ＤＡＣ８１１は、図２にも示すようにロジック部７から入力されるトリミングビットデータＴＢ１をＤ／Ａ変換することで、アナログ信号である出力電圧ＯＵＴを出力する。トリミングビットデータＴＢ１は、ここでは一例として８ビットのデータとしており、ＤＡＣ８１１は、８ビットのコードをアナログ信号へ変換することができる。製造バラツキを考慮してトリミングビットデータＴＢ１を設定することにより、出力電圧ＯＵＴをトリミング設定し、出力電圧ＶＣＬＫを精度良く生成することができる。
【００４８】
ＤＡＣ８１１には、リファレンスブロック４で生成されるバンドギャップ電圧Ｖｂｇが印加される。バンドギャップ電圧Ｖｂｇは、ＤＡＣ８１１のイネーブル信号やＤＡＣ８１１の動作に用いられる。
【００４９】
また、ＶＣＣ下側ＵＶＬＯ部５Ａから出力される下側ＵＶＬＯ解除信号ＵＶＬは、クロック用ＬＤＯ８１に入力される。下側ＵＶＬＯ解除信号ＵＶＬは、ＬＤＯにおけるエラーアンプおよび出力段のイネーブル信号である。
【００５０】
また、図２に示すＶ１５_ＬＤＯ６は、入力される電源電圧ＶＣＣ（＝３．３Ｖ）に基づいて出力電圧Ｖ１５（＝１．５Ｖ）を生成するリニアレギュレータである。Ｖ１５_ＬＤＯ６は、図３で説明したクロック用ＬＤＯ８１の構成と同様であり、ＤＡＣ８１１に相当するＤＡＣ６１を有している。ＤＡＣ６１は、ロジック部７から入力されるトリミングビットデータＴＢ２をＤ／Ａ変換し、アナログ信号をエラーアンプに出力する。製造バラツキを考慮してトリミングビットデータＴＢ２を設定することにより、アナログ信号をトリミング設定し、出力電圧Ｖ１５を１．５Ｖに精度良く生成することができる。
【００５１】
また、ＤＡＣ６１には、リファレンスブロック４で生成されるバンドギャップ電圧Ｖｂｇが印加される。バンドギャップ電圧Ｖｂｇは、ＤＡＣ６１のイネーブル信号やＤＡＣの動作に用いられる。
【００５２】
また、ＶＣＣ下側ＵＶＬＯ部５Ａから出力される下側ＵＶＬＯ解除信号ＵＶＬは、Ｖ１５_ＬＤＯ６に入力される。下側ＵＶＬＯ解除信号ＵＶＬは、ＬＤＯにおけるエラーアンプおよび出力段のイネーブル信号である。
【００５３】
また、図２に示すように、発振回路８２は、インバータ回路８２１、帰還抵抗Ｒｆ、振幅制限抵抗Ｒｄ、およびスイッチＳＷを有し、出力電圧ＶＣＬＫを電源電圧として駆動される。
【００５４】
インバータ回路８２１の出力端は、スイッチＳＷおよび帰還抵抗Ｒｆを介してインバータ回路８２１の入力端に接続される。インバータ回路８２１の入力端は、外部端子Ｔ２を介してＩＣ外部の負荷容量Ｃ１１に接続される。インバータ回路８２１の出力端とスイッチＳＷとが接続されるノードには、振幅制限抵抗Ｒｄの一端が接続される。振幅制限抵抗Ｒｄの他端は、外部端子Ｔ３を介してＩＣ外部の負荷容量Ｃ１２に接続される。外部端子Ｔ２と負荷容量Ｃ１１とが接続されるノードと、外部端子Ｔ３と負荷容量Ｃ１２とが接続されるノードとの間には、水晶振動子Ｘが接続される。発振回路８２は、水晶振動子Ｘおよび負荷容量Ｃ１１，Ｃ１２と組み合わされて水晶発振回路を構成する。
【００５５】
このような構成により、出力電圧ＶＣＬＫが電源電圧としてインバータ回路８２１に印加されてスイッチＳＷがオンの状態で、インバータ回路８２１からパルス状の発振信号ＯＳが出力される。なお、スイッチＳＷのオンオフは、クロック用ＬＤＯ８１に含まれるＵＶＬＯ部８１２から出力されるＵＶＬＯ解除信号としてのイネーブル信号ＥＮによって制御される。
【００５６】
発振回路８２から出力される発振信号ＯＳは、出力電圧ＶＣＬＫを電源電圧とするインバータ８３に入力される。インバータ８３の出力は、出力電圧Ｖ１５を出力側電源電圧とするレベルシフタ８４に入力される。レベルシフタ８４によってレベルシフトされた後の信号がクロック信号ＸＣＬＫとして出力される。
【００５７】
出力電圧Ｖ１５を電源電圧とするカウンタ８５は、クロック信号ＸＣＬＫをカウントし、カウント結果としてリセット解除信号ＲＥをロジック部７へ出力する。ロジック部７は、リセット解除信号ＲＥによってリセット解除状態とリセット状態とを切替えられる。
【００５８】
出力電圧Ｖ１５を出力側電源電圧とするレベルシフタ８８は、イネーブル信号ＥＮをレベルシフトしてＡＮＤ回路８９Ａの第１入力端へ出力する。レベルシフタ８８は、Ｖ１５_ＬＤＯ６に含まれる不図示のＵＶＬＯ部から出力されるＵＶＬＯ解除信号ＵＶ１５によってリセット状態とリセット解除状態とを切替えられる。
【００５９】
ＡＮＤ回路８９Ａの第２入力端には、下側ＵＶＬＯ解除信号ＵＶＬが入力される。ＡＮＤ回路８９Ａの第３入力端には、ＯＲ回路８９Ｂの出力が入力される。ＯＲ回路８９Ｂの一方の入力端には、リセット解除信号ＲＥが入力され、他方の入力端には、上側ＵＶＬＯ解除信号ＵＶＨが入力される。カウンタ８５は、ＡＮＤ回路８９Ａの出力によってリセット状態とリセット解除状態とを切替えられる。
【００６０】
ゲイン制御部８６は、下側ＵＶＬＯ解除信号ＵＶＬ、上側ＵＶＬＯ解除信号ＵＶＨ、リセット解除信号ＲＥ、およびイネーブル信号ＥＮの各レベルに応じて、ゲイン制御信号ＧＣを生成する。ゲイン制御部８６は、ゲイン制御信号ＧＣを用いてインバータ回路８２１を制御することにより、発振回路８２のゲインを制御する。
【００６１】
テスト駆動部８７は、ロジック部７から出力されるテスト信号ＴＳおよびイネーブル信号ＥＮの各レベルに応じて、テスト駆動信号ＴＤを生成する。テスト駆動部８７は、テスト駆動信号ＴＤを用いてインバータ回路８２１を制御することにより、発振回路８２のゲインを制御する。
【００６２】
なお、発振回路８２、ゲイン制御部８６、およびテスト駆動部８７の各構成の詳細については後述する。
【００６３】
また、クロック信号ＸＣＬＫは、ロジック部７に含まれる不図示の分周器によって周波数を分周されてＲＴＣ信号ＲＴＣＣとされる。ＲＴＣ信号ＲＴＣＣは、クロック生成部８内へ入力されて、アンプＡＰを経由してＲＴＣ信号ＲＴＣＣＬＫとして外部端子Ｔ４よりＩＣ外部へ出力される。
【００６４】
＜３．発振回路の構成＞
図４は、発振回路８２の一構成例を示す回路図である。
【００６５】
図４に示すように、発振回路８２に含まれるインバータ回路８２１は、第１インバータ段ＩＶ１と、第２インバータ段ＩＶ２と、第３インバータ段ＩＶ３と、を有する。
【００６６】
第１インバータ段ＩＶ１は、ｐチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＰＭ１およびＭＯＳトランジスタＰＭ２と、ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＮＭ１およびＭＯＳトランジスタＮＭ２と、を有する。
【００６７】
ＭＯＳトランジスタＰＭ１のソースは、出力電圧ＶＣＬＫの印加端に接続される。ＭＯＳトランジスタＰＭ１のドレインは、ＭＯＳトランジスタＰＭ２のソースに接続される。ＭＯＳトランジスタＰＭ２のドレインは、ＭＯＳトランジスタＮＭ１のドレインに接続される。ＭＯＳトランジスタＮＭ１のソースは、ＭＯＳトランジスタＮＭ２のドレインに接続される。ＭＯＳトランジスタＮＭ２のソースは、グランド電位の印加端に接続される。
【００６８】
第２インバータ段ＩＶ２は、ｐチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＰＭ１１およびＭＯＳトランジスタＰＭ１２と、ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＮＭ１１およびＭＯＳトランジスタＮＭ１２と、を有する。
【００６９】
第３インバータ段ＩＶ３は、ｐチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＰＭ２１およびＭＯＳトランジスタＰＭ２２と、ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＮＭ２１およびＭＯＳトランジスタＮＭ２２と、を有する。
【００７０】
上述した第１インバータ段ＩＶ１についての接続構成は、第２インバータ段ＩＶ２および第３インバータ段ＩＶ３も同様である。すなわち、ＭＯＳトランジスタＰＭ１、ＰＭ１１、およびＰＭ２１の各ソースは、出力電圧ＶＣＬＫの印加端に接続される。つまり、各インバータ段ＩＶ１〜ＩＶ３の各高電位端は、出力電圧ＶＣＬＫの印加端に共通接続される。また、ＭＯＳトランジスタＮＭ２、ＮＭ１２、およびＮＭ２２の各ソースは、グランド電位の印加端に接続される。すなわち、各インバータ段ＩＶ１〜ＩＶ３の各低電位端は、グランド電位の印加端に共通接続される。
【００７１】
また、ＭＯＳトランジスタＰＭ１のゲートとＭＯＳトランジスタＮＭ２のゲートとの接続ノードは、第１インバータ段ＩＶ１の入力端となる。ＭＯＳトランジスタＰＭ１１のゲートとＭＯＳトランジスタＮＭ１２のゲートとの接続ノードは、第２インバータ段ＩＶ２の入力端となる。ＭＯＳトランジスタＰＭ２１のゲートとＭＯＳトランジスタＮＭ２２のゲートとの接続ノードは、第３インバータ段ＩＶ３の入力端となる。そして、各インバータ段ＩＶ１〜ＩＶ３の各入力端は、端子Ｔ２に共通接続される。
【００７２】
また、ＭＯＳトランジスタＰＭ２のドレインとＭＯＳトランジスタＮＭ１のドレインとの接続ノードは、第１インバータ段ＩＶ１の出力端となる。ＭＯＳトランジスタＰＭ１２のドレインとＭＯＳトランジスタＮＭ１１のドレインとの接続ノードは、第２インバータ段ＩＶ２の出力端となる。ＭＯＳトランジスタＰＭ２２のドレインとＭＯＳトランジスタＮＭ２１のドレインとの接続ノードは、第３インバータ段ＩＶ３の出力端となる。そして、各インバータ段ＩＶ１〜ＩＶ３の各出力端は、振幅制限抵抗Ｒｄの一端とスイッチＳＷの一端に共通接続される。
【００７３】
スイッチＳＷは、ｐチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＰＭ３と、ｎチャネルＭＯＳＦＥＴで構成されるＭＯＳトランジスタＮＭ３とからなる。ＭＯＳトランジスタＰＭ３のソースとＭＯＳトランジスタＮＭ３のドレインとが接続されるノードは、振幅制限抵抗Ｒｄの一端に接続される。ＭＯＳトランジスタＰＭ３のドレインとＭＯＳトランジスタＮＭ３のソースとが接続されるノードは、帰還抵抗Ｒｆの一端に接続される。
【００７４】
イネーブル信号ＥＮは、インバータ８２１Ｃを介してＭＯＳトランジスタＰＭ３のゲートおよびＭＯＳトランジスタＰＭ２のゲートに入力される。また、イネーブル信号ＥＮは、インバータ８２１Ｃおよびインバータ８２１Ｄを介してＭＯＳトランジスタＮＭ３のゲートおよびＭＯＳトランジスタＮＭ１のゲートに入力される。
【００７５】
これにより、イネーブル信号ＥＮがＨｉｇｈの場合は、ＭＯＳトランジスタＰＭ３およびＮＭ３はともにオンとされるので、スイッチＳＷはオンとなる。また、この場合、ＭＯＳトランジスタＰＭ２およびＮＭ１はともにオンとされる。すなわち、第１インバータ段ＩＶ１の機能が有効となる。
【００７６】
一方、イネーブル信号ＥＮがＬｏｗの場合は、ＭＯＳトランジスタＰＭ３およびＮＭ３はともにオフとされるので、スイッチＳＷはオフとなる。また、この場合、ＭＯＳトランジスタＰＭ２およびＮＭ１はともにオフとされる。すなわち、第１インバータ段ＩＶ１の機能が無効となる。
【００７７】
すなわち、イネーブル信号ＥＮのレベルに応じて、第１インバータ段ＩＶ１および発振回路８２の機能の有効・無効が切替えられる。
【００７８】
また、ゲイン制御部８６により生成されるゲイン制御信号ＧＣは、直接的にＭＯＳトランジスタＮＭ１１のゲートに入力されるとともに、インバータ８２１Ａを介してＭＯＳトランジスタＰＭ１２のゲートに入力される。
【００７９】
これにより、ゲイン制御信号ＧＣがＨｉｇｈの場合は、ＭＯＳトランジスタＰＭ１２およびＮＭ１１はともにオンとされ、第２インバータ段ＩＶ２の機能が有効となる。一方、ゲイン制御信号ＧＣがＬｏｗの場合は、ＭＯＳトランジスタＰＭ１２およびＮＭ１１はともにオフとされ、第２インバータ段ＩＶ２の機能が無効となる。
【００８０】
すなわち、ゲイン制御信号ＧＣのレベルに応じて、第２インバータ段ＩＶ２の機能の有効・無効が切替えられる。イネーブル信号ＥＮによって第１インバータ段ＩＶ１を有効としつつ、ゲイン制御信号ＧＣによって第２インバータ段ＩＶ２を有効とすれば、発振回路８２のゲインを上昇させることができる。
【００８１】
また、テスト駆動部８７により生成されるテスト駆動信号ＴＤは、直接的にＭＯＳトランジスタＮＭ２１のゲートに入力されるとともに、インバータ８２１Ｂを介してＭＯＳトランジスタＰＭ２２のゲートに入力される。
【００８２】
これにより、テスト駆動信号ＴＤがＨｉｇｈの場合は、ＭＯＳトランジスタＰＭ２２およびＮＭ２１はともにオンとされ、第３インバータ段ＩＶ３の機能が有効となる。一方、テスト駆動信号ＴＤがＬｏｗの場合は、ＭＯＳトランジスタＰＭ２２およびＮＭ２１はともにオフとされ、第３インバータ段ＩＶ３の機能が無効となる。
【００８３】
すなわち、テスト駆動信号ＴＤのレベルに応じて、第３インバータ段ＩＶ３の機能の有効・無効が切替えられる。これにより、通常使用時はテスト駆動信号ＴＤをＨｉｇｈとして第３インバータ段ＩＶ３を有効とし、テスト時にテスト駆動信号ＴＤをＬｏｗとして第３インバータ段ＩＶ３を無効とすることができる。
【００８４】
＜４．ゲイン制御部の構成＞
図５は、ゲイン制御部８６の一構成例を示す回路図である。ゲイン制御部８６は、ＡＮＤ回路８６Ａと、ＮＡＮＤ回路８６Ｂと、ＮＡＮＤ回路８６Ｃと、インバータ８６Ｄと、を有する。
【００８５】
ＡＮＤ回路８６Ａの一方の入力端には、下側ＵＶＬＯ解除信号ＵＶＬが入力され、他方の入力端には上側ＵＶＬＯ解除信号ＵＶＨが入力される。ＡＮＤ回路８６Ａの出力は、ＮＡＮＤ回路８６Ｂの一方の入力端に入力される。ＮＡＮＤ回路８６Ｂの他方の入力端には、リセット解除信号ＲＥが入力される。
【００８６】
ＮＡＮＤ回路８６Ｂの出力は、ＮＡＮＤ回路８６Ｃの一方の入力端に入力される。ＮＡＮＤ回路８６Ｃの他方の入力端には、イネーブル信号ＥＮが入力される。ＮＡＮＤ回路８６Ｃの出力は、インバータ８６Ｄの入力端に入力される。インバータ８６Ｄの出力は、ゲイン制御信号ＧＣとなる。
【００８７】
このような構成により、イネーブル信号ＥＮがＬｏｗの場合は、ＮＡＮＤ回路８６Ｂの出力信号Ａ１のレベルに関わらず、ゲイン制御信号ＧＣはＬｏｗとなる。
【００８８】
一方、イネーブル信号ＥＮがＨｉｇｈの場合は、出力信号Ａ１のレベルがそのままゲイン制御信号ＧＣのレベルとなる。すなわち、下側ＵＶＬＯ解除信号ＵＶＬ、上側ＵＶＬＯ解除信号ＵＶＨ、およびリセット解除信号ＲＥに基づく制御が有効となる。
【００８９】
下側ＵＶＬＯ解除信号ＵＶＬ、上側ＵＶＬＯ解除信号ＵＶＨ、およびリセット解除信号ＲＥの少なくともいずれかがＬｏｗとなった場合、出力信号Ａ１はＨｉｇｈとなるので、イネーブル信号ＥＮがＨｉｇｈの場合、ゲイン制御信号ＧＣはＨｉｇｈとなる。このとき、上述したように、第１インバータ段ＩＶ１と第２インバータ段ＩＶ２がともに有効となり、発振回路８２のゲインは上昇する。
【００９０】
一方、下側ＵＶＬＯ解除信号ＵＶＬ、上側ＵＶＬＯ解除信号ＵＶＨ、およびリセット解除信号ＲＥの全てがＨｉｇｈとなった場合、出力信号Ａ１はＬｏｗとなるので、イネーブル信号ＥＮがＨｉｇｈの場合、ゲイン制御信号ＧＣはＬｏｗとなる。このとき、上述したように、第２インバータ段ＩＶ２は無効となり、発振回路８２のゲインは低下する。
【００９１】
＜５．テスト駆動部の構成＞
図６は、テスト駆動部８７の一構成例を示す回路図である。テスト駆動部８７は、インバータ８７Ａと、ＮＡＮＤ回路８７Ｂと、インバータ８７Ｃと、を有する。
【００９２】
インバータ８７Ａの入力端には、テスト信号ＴＳが入力される。インバータ８７Ａの出力は、ＮＡＮＤ回路８７Ｂの一方の入力端に入力される。ＮＡＮＤ回路８７Ｂの他方の入力端には、イネーブル信号ＥＮが入力される。ＮＡＮＤ回路８７Ｂの出力は、インバータ８７Ｃの入力端に入力される。インバータ８７Ｃの出力は、テスト駆動信号ＴＤとなる。
【００９３】
イネーブル信号ＥＮがＬｏｗの場合は、インバータ８７Ａの出力信号Ｓ１のレベルに関わらず、テスト駆動信号ＴＤはＬｏｗとなる。
【００９４】
一方、イネーブル信号ＥＮがＨｉｇｈの場合は、出力信号Ｓ１のレベルがそのままテスト駆動信号ＴＤのレベルとなる。すなわち、テスト信号ＴＳに基づく制御が有効となる。
【００９５】
テスト信号ＴＳがＨｉｇｈの場合、出力信号Ｓ１はＬｏｗとなるので、イネーブル信号ＥＮがＨｉｇｈの場合、テスト駆動信号ＴＤはＬｏｗとなる。この場合、第３インバータ段ＩＶ３は無効となる。
【００９６】
一方、テスト信号ＴＳがＬｏｗの場合、出力信号Ｓ１はＨｉｇｈとなるので、イネーブル信号ＥＮがＨｉｇｈの場合、テスト駆動信号ＴＤはＨｉｇｈとなる。この場合、第３インバータ段ＩＶ３は有効となる。
【００９７】
＜６．起動時およびシャットダウン時の動作＞
次に、ＰＭＩＣ１の起動時およびシャットダウン時の動作について、図７に示すタイミングチャートを用いて説明する。図７は、ＰＭＩＣ１の起動時およびシャットダウン時の各信号の波形例を示すタイミングチャートである。なお、図７に示すＸＴＡＬ_ＯＵＴは、外部端子Ｔ３の信号である。
【００９８】
まず、タイミングｔ１でＰＭＩＣ１に電源電圧ＶＣＣが投入されると、電源電圧ＶＣＣが立ち上がりを開始し、それとともにバンドギャップ電圧Ｖｂｇも立ち上がる。
【００９９】
その後、タイミングｔ２で電源電圧ＶＣＣが下側ＵＶＬＯ解除電圧ＶｔｈＬに達すると、ＶＣＣ下側ＵＶＬＯ部５Ａにより下側ＵＶＬＯ解除信号ＵＶＬがＨｉｇｈに切替えられ、下側ＵＶＬＯが解除される。これにより、Ｖ１５_ＬＤＯ６およびクロック用ＬＤＯ８１が起動され、出力電圧Ｖ１５、ＶＣＬＫがともに立ち上がりを開始する。
【０１００】
その後、タイミングｔ３で出力電圧ＶＣＬＫがＵＶＬＯ部８１２用のＵＶＬＯ解除電圧ＵＶＬＯ_ｔｈまで達すると、ＵＶＬＯ部８１２によりイネーブル信号ＥＮがＨｉｇｈに切替えられ、ＵＶＬＯを解除される。すると、スイッチＳＷがオンとなるとともに第１インバータ段ＩＶ１が有効とされ、発振回路８２が起動される。このとき、リセット解除信号ＲＥは未だＬｏｗであるので、ゲイン制御部８６によりゲイン制御信号ＧＣはＨｉｇｈとされる。これにより、第２インバータ段ＩＶ２が有効とされる。従って、発振回路８２のゲインが上昇される。
【０１０１】
なお、電源電圧ＶＣＣが上側ＵＶＬＯ解除電圧ＶｔｈＨに達すると、ＶＣＣ上側ＵＶＬＯ部５Ｂにより上側ＵＶＬＯ解除信号ＵＶＨがＨｉｇｈに切替えられ、上側ＵＶＬＯが解除される。
【０１０２】
出力電圧Ｖ１５が所定電圧まで達してＶ１５_ＬＤＯ６用のＵＶＬＯが解除されると、ＵＶＬＯ解除信号ＵＶ１５（図２）によってレベルシフタ８８はリセット解除状態となる。この状態でイネーブル信号ＥＮがＨｉｇｈであると、レベルシフタ８８からＨｉｇｈの信号がＡＮＤ回路８９Ａへ出力される。このとき、下側ＵＶＬＯ解除信号ＵＶＬおよび上側ＵＶＬＯ解除信号ＵＶＨがともにＨｉｇｈであれば、ＡＮＤ回路８９Ａの出力はＨｉｇｈとなり、カウンタ８５はリセット解除状態とされる。
【０１０３】
発振回路８２の起動後にタイミングｔ４でパルス状のクロック信号ＸＣＬＫの生成が開始されると、カウンタ８５によるカウントが開始される。カウンタ８５により所定数パルス分のクロック信号ＸＣＬＫがカウントされると、カウンタ８５はリセット解除信号ＲＥをＨｉｇｈとする（タイミングｔ５）。
【０１０４】
すると、下側ＵＶＬＯ解除信号ＵＶＬ、上側ＵＶＬＯ解除信号ＵＶＨ、およびリセット解除信号ＲＥは全てＨｉｇｈとなるので、ゲイン制御信号ＧＣはＬｏｗとされる。これにより、第２インバータ段ＩＶ２は無効とされ、発振回路８２のゲインは低下する。
【０１０５】
このように、ＰＭＩＣ１の起動時には、ゲイン制御信号ＧＣによって一時的に発振回路８２のゲインを上昇させるので、水晶発振回路の発振マージンを上昇させることができ、発振を行い易くすることができる。
【０１０６】
ＰＭＩＣ１の起動後に、何らかの原因により電源電圧ＶＣＣが下降を開始し、タイミングｔ６で電源電圧ＶＣＣが上側ＵＶＬＯ解除電圧ＶｔｈＨに達すると、上側ＵＶＬＯ解除信号ＵＶＨがＬｏｗとされて上側ＵＶＬＯが検知される。これにより、ゲイン制御信号ＧＣはＨｉｇｈとされ、第２インバータ段ＩＶ２が有効とされる。従って、発振回路８２のゲインが上昇される。以降、上側ＵＶＬＯ解除信号ＵＶＨはＬｏｗを維持されるので、ゲイン制御信号ＧＣはＨｉｇｈを維持される。なお、上側ＵＶＬＯ解除信号ＵＶＨがＬｏｗとされても、リセット解除信号ＲＥはＨｉｇｈであるので、カウンタ８５はリセットされない。
【０１０７】
その後、タイミングｔ７で電源電圧ＶＣＣが下側ＵＶＬＯ解除信号ＶｔｈＬに達すると、下側ＵＶＬＯ解除信号ＵＶＬがＬｏｗとされて下側ＵＶＬＯが検知される。これにより、Ｖ１５_ＬＤＯ６およびクロック用ＬＤＯ８１は無効とされる。従って、タイミングｔ７から出力電圧Ｖ１５、ＶＣＬＫは下降を開始する。
【０１０８】
また、このとき、ＡＮＤ回路８９Ａの出力はＬｏｗとなり、カウンタ８５はリセット状態となり、リセット解除信号ＲＥがＬｏｗとなる。これにより、ロジック部７は、シャットダウンシーケンスを開始する。
【０１０９】
その後、出力電圧ＶＣＬＫの低下により、タイミングｔ８で出力電圧ＶＣＬＫがＵＶＬＯ解除電圧ＵＶＬＯ_ｔｈに達すると、ＵＶＬＯ部８１２によりイネーブル信号ＥＮはＬｏｗとされる。これにより、発振回路８２は無効とされ、発振が停止される。
【０１１０】
このように、電源電圧ＶＣＣが低下して、クロック用ＬＤＯ８１による出力電圧ＶＣＬＫが低下した場合でも、ゲイン制御信号ＧＣによって発振回路８２のゲインの低下が抑制され、水晶発振回路の発振マージンの低下が抑制され、発振の停止を発生しにくくすることができる。
【０１１１】
＜７．その他＞
以上、本発明の実施形態について説明したが、本発明の趣旨の範囲内であれば、実施形態は種々の変更が可能である。
【産業上の利用可能性】
【０１１２】
本発明は、例えば、ＰＭＩＣに利用することができる。
【符号の説明】
【０１１３】
１  ＰＭＩＣ
２Ａ〜２Ｇ  ＤＣ／ＤＣコントローラ
３  昇降圧コンバータ
４  リファレンスブロック
５Ａ  ＶＣＣ下側ＵＶＬＯ部
５Ｂ  ＶＣＣ上側ＵＶＬＯ部
６  Ｖ１５_ＬＤＯ
７  ロジック部
７１  ＯＴＰ  ＲＯＭ
８  クロック生成部
８１  クロック用ＬＤＯ
８１１  ＤＡＣ
８１２  ＵＶＬＯ部
８２  発振回路
８２１  インバータ回路
Ｘ  水晶振動子
Ｒｆ  帰還抵抗
Ｒｄ  振幅制限抵抗
ＳＷ  スイッチ
Ｃ１１，Ｃ１２  負荷容量
８３  インバータ
８４  レベルシフタ
８５  カウンタ
８６  ゲイン制御部
８７  テスト駆動部
８８  レベルシフタ
８９Ａ  ＡＮＤ回路
８９Ｂ  ＯＲ回路
【図１】
2020141224.tif 000003
【図２】
2020141224.tif 000004
【図３】
2020141224.tif 000005
【図４】
2020141224.tif 000006
【図５】
2020141224.tif 000007
【図６】
2020141224.tif 000008
【図７】
2020141224.tif 000009