(57)【要約】【課題】リセット信号の検査時間を短縮可能にしたリセット回路を提供する。【解決手段】リセット回路１７には、外部から印加された検査電圧Ｖｔをリセット出力部１８に供給する外部入力端子２９が設けられる。リセット信号Ｓresの検査に際には、電源電圧Ｖbbを立ち上げ、外部入力端子２９に検査電圧Ｖｔを印加する。検査電圧Ｖｔは、リセット検出電圧を跨ぐように印加される。検査電圧Ｖｔの投入後、リセット信号Ｓresが出力されなくなったときの解除電圧と、検査電圧Ｖｔの電圧を下げていく際に、リセット信号Ｓresが再度出力されたときの検知電圧とを測定し、リセット信号Ｓresが正常に出力されるか否かを検査する。【選択図】図１
2020184741.tif 000002
【特許請求の範囲】
【請求項１】
電源入力後の規定時間、リセット信号を出力し、前記規定時間の経過後、前記リセット信号の出力を停止するリセット出力部と、
外部から印加された電圧を前記リセット出力部に供給する外部入力端子とを備え、
前記外部入力端子に電圧を印加して前記リセット出力部から前記リセット信号を出力させることで、前記リセット信号を検査可能としたリセット回路。
【請求項２】
前記リセット出力部は、入力用に複数設けられた入力端子間の電圧の比較結果に基づき、前記リセット信号を出力するコンパレータを備え、
前記外部入力端子は、前記コンパレータの入力端子に接続され、
前記リセット出力部は、前記外部入力端子に入力された電圧を前記コンパレータの前記入力端子で入力した場合に、前記リセット信号を出力する
請求項１に記載のリセット回路。
【請求項３】
電源電圧を基に一定の基準電圧を出力する基準電圧生成部と、前記基準電圧を増幅するオペアンプとを備えた電源回路に接続されたリセット回路であって、
前記オペアンプによって増幅された駆動電圧を分圧して前記コンパレータに出力することにより、前記リセット出力部から前記リセット信号を出力させる分圧部を備えた
請求項２に記載のリセット回路。
【請求項４】
前記リセット出力部は、前記基準電圧生成部から出力される前記基準電圧を前記コンパレータで入力し、その基準電圧と、前記分圧部を介して入力する電圧との比較結果を基に、前記リセット信号を出力する
請求項３に記載のリセット回路。
【請求項５】
電源回路の電源が投入されて前記リセット信号が出力された後、前記リセット信号が出力されなくなった状態下で、前記外部入力端子への電圧の入力及び停止を行って、前記リセット信号が正常に出力されるか否かを検査する
請求項１〜４のうちいずれか一項に記載のリセット回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リセット信号を出力するリセット回路に関する。
【背景技術】
【０００２】
従来、電源回路では、電源投入開始時の電圧が不安定な状態の際に回路が意図しない動作をしないように、電源投入開始後の所定時間の間、リセット信号を出力するリセット機能が搭載されているものが周知である（特許文献１等参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−８６２５３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
この種のリセット機能を検査する場合、例えば電源電圧を立ち上げていき、リセット検出電圧となるまでリセット信号が出力され続けることを確認する。また、立ち上げた電源を今度は下げていき、電源電圧がリセット検出電圧を下回って「０Ｖ」となるまでリセット信号が出力されることを確認する。この手法の場合、リセット機能を検査するにあたり、電源電圧の立ち上げ及び立ち下げの一連の動作が必要になるので、その分、検査時間が長くかかってしまう問題があった。
【０００５】
本発明の目的は、リセット信号の検査時間を短縮可能にしたリセット回路を提供することにある。
【課題を解決するための手段】
【０００６】
前記問題点を解決するリセット回路は、電源入力後の規定時間、リセット信号を出力し、前記規定時間の経過後、前記リセット信号の出力を停止するリセット出力部と、外部から印加された電圧を前記リセット出力部に供給する外部入力端子とを備え、前記外部入力端子に電圧を印加して前記リセット出力部から前記リセット信号を出力させることで、前記リセット信号を検査可能とした。
【発明の効果】
【０００７】
本発明によれば、リセット信号の検査時間を短縮できる。
【図面の簡単な説明】
【０００８】
【図１】電源回路及びリセット回路の回路図。
【図２】電源電圧を立ち上げて立ち下げたときの電圧波形図。
【図３】検査電圧の電圧波形図。
【発明を実施するための形態】
【０００９】
以下、リセット回路の一実施形態を図１〜図３に従って説明する。
図１に示すように、電源回路１は、電源電圧Ｖbbを所定電圧の駆動電圧Ｖccに変換し、この駆動電圧Ｖccを負荷２に供給する回路である。電源回路１には、電源電圧Ｖbbを入力する電源端子３と、電圧変換後の駆動電圧Ｖccを出力する出力端子４とが設けられている。負荷２には、例えばモータ等のアクチュエータがある。
【００１０】
電源回路１は、電源電圧Ｖbbを基に一定の基準電圧Ｖrefを生成して出力する基準電圧生成部５と、基準電圧Ｖrefを増幅するオペアンプ６とを備える。基準電圧生成部５は、例えばＢＧＲ（Band Gap Reference）であって、電源電圧Ｖbbを電源として動作する。
【００１１】
オペアンプ６は、プラスの入力端子（以降、＋入力端子９と記す）と、マイナスの入力端子（以降、−入力端子１０と記す）とを備える。オペアンプ６は、非反転増幅回路であって、電源電圧Ｖbbを電源として動作する。オペアンプ６は、分圧抵抗１１の中点１２が−入力端子１０に接続されている。分圧抵抗１１は、抵抗１３及び抵抗１４を直列接続した回路である。オペアンプ６は、＋入力端子９で入力した基準電圧Ｖrefを増幅し、その増幅後の電圧を駆動電圧Ｖccとして出力する。
【００１２】
電源回路１には、電源回路１による電源入力の際にリセット信号Ｓresを出力可能にするリセット回路１７が接続されている。リセット回路１７は、オペアンプ６から出力される駆動電圧Ｖccを基に動作してリセット信号Ｓresを出力するリセット出力部１８を備える。リセット出力部１８は、電源入力後の規定時間Ｔｓ、リセット信号Ｓresを出力し、規定時間Ｔｓの経過後、リセット信号Ｓresの出力を自動で停止する回路である。
【００１３】
また、リセット回路１７は、正常にリセット信号Ｓresが出力されるか否かを確認できる検査機能を備える。本例の検査機能は、例えば電源回路１の電源電圧Ｖbbの立ち上げ及び立ち下げの一連の動作を行わなくても、リセット信号Ｓresが正常に出力及び停止されるかを検査できるようにする機能である。こうすることで、リセット回路１７の正常動作の検査時間を短縮できるようにする。
【００１４】
本例の場合、リセット出力部１８は、２入力の比較結果に応じた信号を出力するコンパレータ１９と、コンパレータ１９からの出力を基にオンオフが切り替えられるスイッチング素子２０とを備える。また、リセット回路１７は、オペアンプ６の出力を分圧する分圧部２１を備える。
【００１５】
コンパレータ１９は、プラスの入力端子（以降、＋入力端子２２と記す）と、マイナスの入力端子（以降、−入力端子２３と記す）とを備える。コンパレータ１９は、駆動電圧Ｖccを電源として動作する。コンパレータ１９の＋入力端子２２には、分圧部２１の中点２４の電位が入力される。コンパレータ１９の−入力端子２３には、基準電圧生成部５の基準電圧Ｖrefが入力される。
【００１６】
分圧部２１は、互いに抵抗値が異なる第１抵抗２５及び第２抵抗２６を備える。分圧部２１は、第１抵抗２５及び第２抵抗２６の中点２４がコンパレータ１９の＋入力端子２２に接続されている。分圧部２１は、オペアンプ６の分圧抵抗１１と同じ、すなわち同一抵抗値を有する抵抗群であることが好ましい。
【００１７】
スイッチング素子２０は、例えばＭＯＳＦＥＴである。この場合、スイッチング素子２０は、ソース端子がＧＮＤに接続され、ドレイン端子がスイッチング素子２０の出力端子とされ、ベース端子がコンパレータ１９の出力端子に接続されている。コンパレータ１９は、分圧部２１の中点２４の電位と基準電圧Ｖrefとの比較結果に基づく信号をスイッチング素子２０に出力する。スイッチング素子２０は、コンパレータ１９からベース端子において入力する信号に基づき、リセット信号Ｓresを出力する。
【００１８】
リセット回路１７は、外部から印加された電圧をリセット出力部１８に供給する外部入力端子２９を備える。外部入力端子２９は、コンパレータ１９の＋入力端子２２に接続されている。本例のリセット信号Ｓresの検査機能では、外部入力端子２９に電圧を印加してリセット出力部１８からリセット信号Ｓresを出力させることで、リセット信号Ｓresが検査可能とされている。
【００１９】
次に、図２及び図３を用いて、本実施形態のリセット回路１７の検査機能の作用について説明する。
［リセット回路１７の通常動作］
図２に示すように、電源電圧Ｖbbが投入されると、電源電圧Ｖbbは「０Ｖ」から立ち上がり始める。本例の場合、電源電圧Ｖbbは、「０Ｖ」から「１２Ｖ」に立ち上げられる。このとき、基準電圧生成部５で生成された基準電圧Ｖrefがオペアンプ６で増幅され、増幅後の電圧がオペアンプ６から駆動電圧Ｖccとして出力される。また、分圧部２１は、駆動電圧Ｖccを分圧し、分圧後の電圧、すなわち中点２４の電圧を、コンパレータ１９の＋入力端子２２に供給する。
【００２０】
コンパレータ１９の＋入力端子２２に入力される電圧は、電源電圧Ｖbbの投入開始時、基準電圧Ｖrefよりも低い。すなわち、電源電圧Ｖbbの投入を開始してから電源電圧Ｖbbがリセット信号Ｓresのリセット検出電圧Ｖｋ未満となる間は、コンパレータ１９の−入力端子２３に入力される基準電圧Ｖrefよりも、コンパレータ１９の＋入力端子２２に入力される電圧の方が低い。このため、コンパレータ１９は、電源電圧Ｖbbの投入開始から規定時間Ｔｓの間、Ｌｏ信号をスイッチング素子２０に出力する。スイッチング素子２０は、コンパレータ１９から入力するＬｏ信号によりオンし、リセット信号Ｓresを出力する状態をとる。
【００２１】
スイッチング素子２０は、このリセット信号Ｓresを、例えば電源回路１に接続された制御回路（図示略）に出力する。このため、制御回路は、初期化のために、スイッチング素子２０から入力するリセット信号Ｓresを入力する間、動作にリセットをかける。
【００２２】
電源電圧Ｖbbの投入開始から規定時間Ｔｓの経過後、すなわち電源電圧Ｖbbがリセット検出電圧Ｖｋ以上となると、コンパレータ１９の＋入力端子２２の電圧よりも、−入力端子２３に入力される基準電圧Ｖrefの方が低くなる。このため、電源電圧Ｖbbがリセット検出電圧Ｖｋ以上となる、すなわち解除電圧に至ると、コンパレータ１９は、Ｈｉ信号をスイッチング素子２０に出力する。すなわち、電源電圧Ｖbbが解除電圧以上となると、リセット信号Ｓresを停止する動作が行われる。スイッチング素子２０は、コンパレータ１９から入力するＨｉ信号によりオフし、リセット信号Ｓresを出力しない状態をとる。
【００２３】
電源電圧Ｖbbが遮断されると、電源電圧Ｖbbは「１２Ｖ」から立ち下がりを開始する。このとき、電源電圧Ｖbbがリセット検出電圧Ｖｋ未満になる、すなわち検知電圧に至ると、コンパレータ１９の−入力端子２３の基準電圧Ｖrefよりも、コンパレータ１９の＋入力端子２２の電圧の方が低くなり、コンパレータ１９からＬｏ信号が出力される。従って、スイッチング素子２０がこのＬｏ信号によりオンされ、スイッチング素子２０からリセット信号Ｓresが出力される。よって、電源電圧Ｖbbが遮断されるときも、電源電圧Ｖbbが「０Ｖ」になる手前からリセット信号Ｓresが出力されて、制御回路等にリセットがかかる。
【００２４】
［リセット回路１７の検査機能の動作］
図３に示すように、リセット回路１７が正常に動作するか否かを検査する場合、電源回路１の電源電圧Ｖbbが立ち上がった状態で、外部入力端子２９にリセット検査のための電圧（以降、検査電圧Ｖｔと記す）を入力する。検査電圧Ｖｔは、リセット検出電圧Ｖｋを跨ぐように外部入力端子２９に印加される。
【００２５】
検査電圧Ｖｔが外部入力端子２９に入力されて立ち上がる際、リセット信号Ｓresが出力されなくなるときの電圧、すなわちリセット信号Ｓresの解除電圧を測定する。また、立ち上げられた検査電圧Ｖｔが立ち下がる際、リセット信号Ｓresが再度出力されるときの電圧、すなわちリセット信号Ｓresの検知電圧を測定する。そして、これら解除電圧及び検知電圧を確認する。例えば、解除電圧及び検知電圧が正常値をとれば、リセット回路１７が「正常」と判断し、これらの少なくとも一方が異常値をとれば、リセット回路１７が「非正常」と判断する。
【００２６】
本例の場合、リセット回路１７の検査にあたり、電源電圧Ｖbbを立ち上げて立ち下げるという一連の動作に関係なく、外部入力端子２９に検査電圧Ｖｔを入力すれば、リセット信号Ｓresの出力及び停止の確認を実施できる。よって、リセット回路１７の検査時間が「Ｔ１」の短い時間で済む。
【００２７】
一方、図２に示すように、電源電圧Ｖbbを立ち上げて立ち下げる一連の動作の際に、リセット信号Ｓresの解除電圧及び検知電圧を測定する検査手法を用いた場合、電源電圧Ｖbbを立ち上げてから立ち下げるという動作が必要となり、検査時間が「Ｔ２」の長い時間となってしまう。一方、本例の場合、電源電圧Ｖbbを立ち上げて立ち下げる動作を実施しなくても、リセット信号Ｓresを検査できるので、その分、検査時間の短縮化が可能となる。
【００２８】
上記実施形態のリセット回路１７によれば、以下のような効果を得ることができる。
（１）リセット回路１７のリセット出力部１８は、電源入力後の規定時間Ｔｓ、リセット信号Ｓresを出力し、規定時間Ｔｓの経過後、リセット信号Ｓresの出力を停止する。リセット回路１７の外部入力端子２９は、外部から印加された検査電圧Ｖｔをリセット出力部１８に供給する。リセット回路１７では、外部入力端子２９に検査電圧Ｖｔを印加してリセット出力部１８からリセット信号Ｓresを出力させることで、リセット信号Ｓresを検査可能にする。このため、電源回路１の電源電圧Ｖbbの立ち上がり及び立ち下がりに関係なく、外部入力端子２９に検査電圧Ｖｔを印加することにより、リセット信号Ｓresが正常に出力されるか否かを確認することが可能となる。このように、リセット信号Ｓresの検査は、電源電圧Ｖbbの投入及び遮断に関係しない。よって、リセット信号Ｓresの検査時間を短縮できる。
【００２９】
（２）リセット出力部１８のコンパレータ１９は、入力用に複数設けられた入力端子間の電圧、すなわち＋入力端子２２及び−入力端子２３の電圧の比較結果に基づき、リセット信号Ｓresを出力する。外部入力端子２９は、コンパレータ１９の＋入力端子２２に接続される。リセット出力部１８は、外部入力端子２９に入力された検査電圧Ｖｔをコンパレータ１９の＋入力端子２２で入力した場合に、リセット信号Ｓresを出力する。よって、本例の検査機能を有するリセット回路１７の構成を、コンパレータ１９に外部入力端子２９を接続する簡素なものとすることができる。
【００３０】
（３）リセット回路１７が接続された電源回路１は、電源電圧Ｖbbを基に一定の基準電圧Ｖrefを出力する基準電圧生成部５と、基準電圧Ｖrefを増幅するオペアンプ６とを備える。リセット回路１７の分圧部２１は、オペアンプ６によって増幅された駆動電圧Ｖccを分圧してコンパレータ１９に出力することにより、リセット出力部１８からリセット信号Ｓresを出力させる。これにより、外部入力端子２９に検査電圧Ｖｔを印加しても、分圧部２１が介在されることにより、検査電圧Ｖｔがオペアンプ６に影響を及ぼさない。よって、リセット信号Ｓresの検査を実施しても、電源回路１が意図しない動作をとらずに済む。
【００３１】
（４）リセット出力部１８は、基準電圧生成部５から出力される基準電圧Ｖrefをコンパレータ１９で入力し、その基準電圧Ｖrefと、分圧部２１を介して入力する電圧との比較結果を基に、リセット信号Ｓresを出力する。よって、一定の基準電圧Ｖrefでコンパレータ１９を安定して動作させることが可能となるので、リセット信号Ｓresを正しく出力するのに有利となる。
【００３２】
（５）電源回路１の電源が投入されてリセット信号Ｓresが出力された後、リセット信号Ｓresが出力されなくなった状態下で、外部入力端子２９への検査電圧Ｖｔの入力及び停止を行って、リセット信号Ｓresが正常に出力されるか否かを検査する。よって、電源回路１の電源投入後、電源回路１の電源をわざわざ落とさなくても、外部入力端子２９に検査電圧Ｖｔを印加するのみで、リセット信号Ｓresの検査を実施できる。
【００３３】
なお、本実施形態は、以下のように変更して実施することができる。本実施形態及び以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
［リセット信号Ｓresについて］
・スイッチング素子２０は、Ｈｉ信号の入力によってオンしてリセット信号Ｓresを出力する素子でもよい。
【００３４】
・リセット信号Ｓresは、電源投入後、直ちに出力されることに限らず、電源投入されている間の規定時間内であれば、どのタイミングで出力されてもよい。
・リセット信号Ｓresは、スイッチング素子２０がオフした際に出力されてもよい。
【００３５】
［リセット回路１７の構成要素について］
・リセット出力部１８は、コンパレータ１９及びスイッチング素子２０から構成されることに限定されず、リセット信号Ｓresを出力可能な構成のものであればよい。
【００３６】
・スイッチング素子２０は、ＦＥＴに限定されず、例えばトランジスタ等の他のデバイスを使用してもよい。
・分圧部２１は、抵抗から構成されることに限定されず、例えばトランジスタ等の他のデバイスから構成されてもよい。
【００３７】
［リセット信号Ｓresの検査について］
・リセット信号Ｓresの検査は、解除電圧及び検知電圧の両方を確認する処理に限定されず、これらの一方としてもよい。
【００３８】
・検査電圧Ｖｔは、電源回路１の電源投入と同時に入力されてもよい。
・検査電圧Ｖｔは、信号を立ち下げる際、電圧を「０Ｖ」まで下げてもよい。
・リセット信号Ｓresの検査は、複数回実施されてもよい。
【００３９】
・リセット信号Ｓresの検査は、電源回路１に電源投入されない状態で実施されてもよい。
［外部入力端子２９について］
・外部入力端子２９は、コンパレータ１９に接続される端子に限定されず、入力された電圧にてリセット出力部１８からリセット信号Ｓresを出力できる端子であればよい。
【００４０】
・外部入力端子２９は、電源回路１やリセット出力部１８のどこに接続されてもよい。
［電源回路１について］
・電源回路１は、直流電圧を供給する回路に限定されず、交流電圧を出力する回路でもよい。
【００４１】
・基準電圧生成部５は、ＢＧＲに限定されず、基準電圧Ｖrefを生成できるものであればよい。
・オペアンプ６は、非反転増幅回路に限定されず、種々の増幅回路が使用可能である。
【００４２】
［その他］
・リセット回路１７は、車載用に限定されず、他の機器や装置に使用されてもよい。
【符号の説明】
【００４３】
１…電源回路、５…基準電圧生成部、６…オペアンプ、１７…リセット回路、１８…リセット出力部、１９…コンパレータ、２０…スイッチング素子、２１…分圧部、２９…外部入力端子、Ｔｓ…規定時間、Ｖｔ…検査電圧、Ｖbb…電源電圧、Ｖcc…駆動電圧、Ｓres…リセット信号、Ｖref…基準電圧、Ｖｋ…リセット検出電圧。
【図１】
2020184741.tif 000003
【図２】
2020184741.tif 000004
【図３】
2020184741.tif 000005