(57)【要約】【課題】デジタル入力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル入力回路の故障診断を実現する。【解決手段】電子機器１ａは、接点端子がＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎに接続されたフォトカプラ１０−１〜１０−ｎを備えたデジタル入力回路と、ＣＰＵ３１の出力ポートＰＯのオンに伴ってオンするように、制御入力端子が出力ポートＰＯに接続されたフォトカプラ１７と、フォトカプラ１７がオンのときにフォトカプラ１７のオン出力をフォトカプラ１０−１〜１０−ｎの制御入力端子に入力し、フォトカプラ１７がオフのときにコントローラ２のデジタル出力をデジタル入力端子ＤＩ１〜ＤＩｎからフォトカプラ１０−１〜１０−ｎの制御入力端子に入力する２入力マルチプレクサ３０と、入力ポートＰＩ１〜ＰＩｎの状態に基づいて故障診断を行う診断部となるＣＰＵ３１を有する。【選択図】  図１
2020120169.tif 000002
【特許請求の範囲】
【請求項１】
接点端子が電子機器のＣＰＵの複数の入力ポートにそれぞれ接続された複数の第１のスイッチング素子を備えたデジタル入力回路と、
前記ＣＰＵの出力ポートのオンに伴ってオンするように、制御入力端子が前記出力ポートに接続された第２のスイッチング素子と、
前記ＣＰＵのＭＵＸ入力切替出力ポートのオンに伴ってオンするように、制御入力端子が前記ＭＵＸ入力切替出力ポートに接続された第３のスイッチング素子と、
２つの入力端子を複数組備え、前記第３のスイッチング素子がオンのときに、前記第２のスイッチング素子のオン出力またはオフ出力を前記複数の第１のスイッチング素子の制御入力端子に入力し、前記第３のスイッチング素子がオフのときに、外部機器の複数のデジタル出力を電子機器の複数のデジタル入力端子から前記複数の第１のスイッチング素子の制御入力端子にそれぞれ入力するように構成された２入力マルチプレクサと、
前記複数の入力ポートの状態に基づいて、前記デジタル入力回路の故障診断を行うように構成された診断部とを有することを特徴とする電子機器。
【請求項２】
請求項１記載の電子機器において、
前記診断部は、前記ＣＰＵが前記第３のスイッチング素子がオンにして前記第２のスイッチング素子をオフにしたときに、前記複数の入力ポートのうち少なくとも１つがオンの場合、オン状態の入力ポートに接続された第１のスイッチング素子が故障していると判定し、前記ＣＰＵが前記第３のスイッチング素子と前記第２のスイッチング素子をオンにしたときに、前記複数の入力ポートのうち少なくとも１つがオフの場合、オフ状態の入力ポートに接続された第１のスイッチング素子が故障していると判定することを特徴とする電子機器。
【請求項３】
請求項２記載の電子機器において、
前記診断部は、前記ＣＰＵによって構成され、
前記ＣＰＵは、前記デジタル入力回路の故障診断時に、前記ＭＵＸ入力切替出力ポートを介して前記第３のスイッチング素子がオンになるように制御し、前記出力ポートを介して前記第２のスイッチング素子がオフになるように制御し、次に前記出力ポートを介して前記第２のスイッチング素子がオンになるように制御することを特徴とする電子機器。
【請求項４】
請求項１乃至３のいずれか１項に記載の電子機器において、
前記第１のスイッチング素子は、制御入力端子が前記２入力マルチプレクサの出力端子に接続され、２つの接点端子のうち第１の接点端子が第１の電源電圧および前記ＣＰＵの入力ポートに接続され、第２の接点端子が接地されたフォトカプラであることを特徴とする電子機器。
【請求項５】
請求項１乃至３のいずれか１項に記載の電子機器において、
前記第１のスイッチング素子は、制御入力端子であるベースまたはゲートが前記２入力マルチプレクサの出力端子に接続され、２つの接点端子のうち第１の接点端子であるコレクタまたはドレインが第１の電源電圧および前記ＣＰＵの入力ポートに接続され、第２の接点端子であるエミッタまたはソースが接地されたトランジスタであることを特徴とする電子機器。
【請求項６】
請求項１乃至５のいずれか１項に記載の電子機器において、
前記２入力マルチプレクサは、選択制御入力端子が前記第３のスイッチング素子の接点端子に接続され、前記複数組の第１の入力端子が前記第２のスイッチング素子の接点端子に接続され、前記複数組の第２の入力端子が電子機器の複数のデジタル入力端子にそれぞれ接続され、前記第３のスイッチング素子がオンのときに前記複数組の第１の入力端子を選択し、前記第３のスイッチング素子がオフのときに前記複数組の第２の入力端子を選択することを特徴とする電子機器。
【請求項７】
請求項６記載の電子機器において、
前記第２のスイッチング素子は、制御入力端子が前記ＣＰＵの出力ポートに接続され、２つの接点端子のうち第１の接点端子が前記外部機器または電子機器から供給される第２の電源電圧に接続され、第２の接点端子が前記２入力マルチプレクサの複数組の第１の入力端子に接続されたフォトカプラであることを特徴とする電子機器。
【請求項８】
請求項６記載の電子機器において、
前記第２のスイッチング素子は、制御入力端子であるベースまたはゲートが前記ＣＰＵの出力ポートに接続され、２つの接点端子のうち第１の接点端子であるコレクタまたはドレインが前記外部機器または電子機器から供給される第２の電源電圧に接続され、第２の接点端子であるエミッタまたはソースが接地されたトランジスタであることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の制御入力端子がデジタル入力端子となるデジタル入力回路を備えた電子機器に関するものである。
【背景技術】
【０００２】
従来より、例えばバルブなどの操作端のデジタル入力回路には、フォトカプラ、トランジスタ、リレー等のスイッチング素子が使用されている。従来のデジタル入力回路の構成例を図５に示す。図５の例では、コントローラ２のデジタル出力回路に操作端１のデジタル入力回路が接続されている。
【０００３】
操作端１のデジタル入力回路は、操作端１のＣＰＵ（不図示）の入力ポートＰＩ１〜ＰＩｎ毎に設けられたフォトカプラ１０−１〜１０−ｎ（ｎは２以上の整数）と、抵抗１１−１〜１１−ｎ，１２−１〜１２−ｎとから構成される。
一方、コントローラ２のデジタル出力回路は、コントローラ２のＣＰＵ（不図示）の出力ポートＱＯ１〜ＱＯｎ毎に設けられたフォトカプラ２０−１〜２０−ｎと、抵抗２１−１〜２１−ｎとから構成される。
【０００４】
例えばコントローラ２のＣＰＵが出力ポートＱＯ１をロー（ｌｏｗ）レベルにすると、コントローラ２のフォトカプラ２０−１がオンし、これにより操作端１のフォトカプラ１０−１がオンして、操作端１のＣＰＵの入力ポートＰＩ１がローレベルになる。
このような操作端１のデジタル入力回路に故障診断回路を設けようとすると、入力ポート毎に素子を追加する必要があった（特許文献１参照）。
【０００５】
図６に、故障診断回路を追加したデジタル入力回路の構成例を示す。図６の構成は、図５の構成に対して、フォトカプラ３４と抵抗３５，３６とを追加し、操作端１のＣＰＵ（不図示）の入力ポートＰＩ１〜ＰＩｎ毎に、フォトカプラ１３−１〜１３−ｎと抵抗１４−１〜１４−ｎ，１５−１〜１５−ｎとマルチプレクサ１６−１〜１６−ｎとを追加したものである。
【０００６】
図６の回路では、操作端１のＣＰＵがＭＵＸ入力切替出力ポートＳＯをオン（ローレベル）にしているとき、フォトカプラ３４がオンとなり、マルチプレクサ１６−１が入力端子ＩＮ０を選択する。これにより、操作端１のフォトカプラ１０−１が正常であれば、操作端１のＣＰＵが出力ポートＰＯ１をローレベルにしたときに、マルチプレクサ１６−１がフォトカプラ１３−１から入力端子ＩＮ０に入力されるハイ（ｈｉｇｈ）レベルの電圧を出力端子ＯＵＴに出力する。これにより、フォトカプラ１０−１がオンし、操作端１のＣＰＵの入力ポートＰＩ１がローレベルになる。
【０００７】
また、操作端１のＣＰＵがＭＵＸ入力切替出力ポートＳＯをオフ（ハイレベル）にしているとき、フォトカプラ３４がオフとなり、マルチプレクサ１６−１が入力端子ＩＮ１を選択する。これにより、コントローラ２のフォトカプラ２０−１がオンしたときには、マルチプレクサ１６−１を介してフォトカプラ１０−１がオンし、操作端１のＣＰＵの入力ポートＰＩ１がローレベルになり、フォトカプラ２０−１がオフのときには、フォトカプラ１０−１もオフになり、入力ポートＰＩ１がハイレベルになる。
【０００８】
一方、操作端１のフォトカプラ１０−１が開放故障していると、操作端１のＣＰＵがＭＵＸ入力切替出力ポートＳＯをオン（ローレベル）にして、出力ポートＰＯ１をローレベルにしても、フォトカプラ１０−１がオンせず、操作端１のＣＰＵの入力ポートＰＩ１がハイレベルのままなので、操作端１のＣＰＵは、入力ポートＰＩ１の回路に異常があると認識できる。また、操作端１のフォトカプラ１０−１が短絡故障していると、操作端１のＣＰＵがＭＵＸ入力切替出力ポートＳＯをオン（ローレベル）にして、出力ポートＰＯ１をハイレベルにしていても、フォトカプラ１０−１が常にオンしてしまい、操作端１のＣＰＵの入力ポートＰＩ１がローレベルになるので、操作端１のＣＰＵは、入力ポートＰＩ１の回路に異常があると認識できる。
【０００９】
以上のように、操作端１のデジタル入力回路に故障診断回路を設けようとすると、入力ポート毎に素子を追加する必要があった。特許文献１に開示された技術では、自己診断テスト時にデジタル出力回路から出力された信号をデジタル入力回路に入力するゲート回路を使用しているが、図６の構成と同様に入力ポート毎に素子を追加する必要があった。
【００１０】
しかしながら、入力ポート毎に素子を追加すると、デジタル入力回路が大型化し、またコストが上昇し、さらには追加した素子の点数が増えるために信頼性が低下するという問題点があった。
なお、このような問題は、バルブなどの操作端に限らず、スイッチング素子を使用したデジタル入力回路を備える電子機器において同様に発生する。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−１４３７９０号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、上記課題を解決するためになされたもので、デジタル入力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル入力回路の故障診断を実現することができる電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の電子機器は、接点端子が電子機器のＣＰＵの複数の入力ポートにそれぞれ接続された複数の第１のスイッチング素子を備えたデジタル入力回路と、前記ＣＰＵの出力ポートのオンに伴ってオンするように、制御入力端子が前記出力ポートに接続された第２のスイッチング素子と、前記ＣＰＵのＭＵＸ入力切替出力ポートのオンに伴ってオンするように、制御入力端子が前記ＭＵＸ入力切替出力ポートに接続された第３のスイッチング素子と、２つの入力端子を複数組備え、前記第３のスイッチング素子がオンのときに、前記第２のスイッチング素子のオン出力またはオフ出力を前記複数の第１のスイッチング素子の制御入力端子に入力し、前記第３のスイッチング素子がオフのときに、外部機器の複数のデジタル出力を電子機器の複数のデジタル入力端子から前記複数の第１のスイッチング素子の制御入力端子にそれぞれ入力するように構成された２入力マルチプレクサと、前記複数の入力ポートの状態に基づいて、前記デジタル入力回路の故障診断を行うように構成された診断部とを有することを特徴とものである。
また、本発明の電子機器の１構成例において、前記診断部は、前記ＣＰＵが前記第３のスイッチング素子がオンにして前記第２のスイッチング素子をオフにしたときに、前記複数の入力ポートのうち少なくとも１つがオンの場合、オン状態の入力ポートに接続された第１のスイッチング素子が故障していると判定し、前記ＣＰＵが前記第３のスイッチング素子と前記第２のスイッチング素子をオンにしたときに、前記複数の入力ポートのうち少なくとも１つがオフの場合、オフ状態の入力ポートに接続された第１のスイッチング素子が故障していると判定することを特徴とするものである。
また、本発明の電子機器の１構成例において、前記診断部は、前記ＣＰＵによって構成され、前記ＣＰＵは、前記デジタル入力回路の故障診断時に、前記ＭＵＸ入力切替出力ポートを介して前記第３のスイッチング素子がオンになるように制御し、前記出力ポートを介して前記第２のスイッチング素子がオフになるように制御し、次に前記出力ポートを介して前記第２のスイッチング素子がオンになるように制御することを特徴とするものである。
【００１４】
また、本発明の電子機器の１構成例において、前記第１のスイッチング素子は、制御入力端子が前記２入力マルチプレクサの出力端子に接続され、２つの接点端子のうち第１の接点端子が第１の電源電圧および前記ＣＰＵの入力ポートに接続され、第２の接点端子が接地されたフォトカプラである。
また、本発明の電子機器の１構成例において、前記第１のスイッチング素子は、制御入力端子であるベースまたはゲートが前記２入力マルチプレクサの出力端子に接続され、２つの接点端子のうち第１の接点端子であるコレクタまたはドレインが第１の電源電圧および前記ＣＰＵの入力ポートに接続され、第２の接点端子であるエミッタまたはソースが接地されたトランジスタである。
また、本発明の電子機器の１構成例において、前記２入力マルチプレクサは、選択制御入力端子が前記第３のスイッチング素子の接点端子に接続され、前記複数組の第１の入力端子が前記第２のスイッチング素子の接点端子に接続され、前記複数組の第２の入力端子が電子機器の複数のデジタル入力端子にそれぞれ接続され、前記第３のスイッチング素子がオンのときに前記複数組の第１の入力端子を選択し、前記第３のスイッチング素子がオフのときに前記複数組の第２の入力端子を選択することを特徴とするものである。
また、本発明の電子機器の１構成例において、前記第２のスイッチング素子は、制御入力端子が前記ＣＰＵの出力ポートに接続され、２つの接点端子のうち第１の接点端子が前記外部機器または電子機器から供給される第２の電源電圧に接続され、第２の接点端子が前記２入力マルチプレクサの複数組の第１の入力端子に接続されたフォトカプラである。
また、本発明の電子機器の１構成例において、前記第２のスイッチング素子は、制御入力端子であるベースまたはゲートが前記ＣＰＵの出力ポートに接続され、２つの接点端子のうち第１の接点端子であるコレクタまたはドレインが前記外部機器または電子機器から供給される第２の電源電圧に接続され、第２の接点端子であるエミッタまたはソースが接地されたトランジスタである。
【発明の効果】
【００１５】
本発明によれば、デジタル入力回路の故障診断に要する素子数を減らすことができ、デジタル入力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル入力回路の故障診断を実現することができる。また、本発明では、デジタル入力回路の複数の第１のスイッチング素子を一括して故障診断することが可能であり、短絡故障または開放故障している第１のスイッチング素子を特定可能である。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の第１の実施例に係る電子機器のデジタル入力回路の構成を示す回路図である。
【図２】図２は、本発明の第１の実施例に係る電子機器の故障診断動作を説明するフローチャートである。
【図３】図３は、本発明の第２の実施例に係る電子機器のデジタル入力回路の構成を示す回路図である。
【図４】図４は、本発明の第３の実施例に係る電子機器のデジタル入力回路の構成を示す回路図である。
【図５】図５は、従来のデジタル入力回路の構成例を示す回路図である。
【図６】図６は、故障診断回路を追加したデジタル入力回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１７】
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る電子機器のデジタル入力回路の構成を示す回路図であり、図５、図６と同一の構成には同一の符号を付してある。本実施例の電子機器１ａは、ＣＰＵ（Central Processing Unit）３１の入力ポートＰＩ１〜ＰＩｎ毎（ｎは２以上の整数）に設けられ、カソードが電子機器１ａのグランド端子ＧＯに接続され、２つの接点端子のうち第１の接点端子（フォトカプラ１０−１〜１０−ｎのトランジスタのコレクタ）が入力ポートＰＩ１〜ＰＩｎに接続されたフォトカプラ１０−１〜１０−ｎ（第１のスイッチング素子）と、一端がフォトカプラ１０−１〜１０−ｎのアノード（制御入力端子）に接続された抵抗１１−１〜１１−ｎと、一端が電源電圧ＶＣＣに接続され、他端がフォトカプラ１０−１〜１０−ｎの第１の接点端子に接続された抵抗１２−１〜１２−ｎと、カソード（制御入力端子）がＣＰＵ３１の出力ポートＰＯに接続され、２つの接点端子のうち第１の接点端子（フォトカプラ１７のトランジスタのコレクタ）が電子機器１ａの電源端子ＶＩに接続されたフォトカプラ１７（第２のスイッチング素子）と、一端が電源電圧ＶＣＣに接続され、他端がフォトカプラ１７のアノードに接続された抵抗１８と、一端がフォトカプラ１７の２つの接点端子のうち第２の接点端子（フォトカプラ１７のトランジスタのエミッタ）に接続され、他端がフォトカプラ１０−１〜１０−ｎのカソードおよび電子機器１ａのグランド端子ＧＯに接続された抵抗１９と、ｎ回路（複数組）の第１の入力端子ＩＮ０１〜ＩＮ０ｎがフォトカプラ１７の第２の接点端子に接続され、ｎ回路（複数組）の第２の入力端子ＩＮ１１〜ＩＮ１ｎが電子機器１ａのデジタル入力端子ＤＩ１〜ＤＩｎに接続され、ｎ回路の出力端子ＯＵＴ１〜ＯＵＴｎが抵抗１１−１〜１１−ｎの他端に接続されたｎ回路連動型の２入力マルチプレクサ３０と、電子機器１ａの少なくとも一部の機能を実現するＣＰＵ３１と、ＣＰＵ３１のプログラムを記憶するメモリ３２と、カソードがＣＰＵ３１のＭＵＸ入力切替出力ポートＳＯに接続され、２つの接点端子のうち第１の接点端子（フォトカプラ３４のトランジスタのコレクタ）が電子機器１ａの電源端子ＶＩに接続され、第２の接点端子（フォトカプラ３４のトランジスタのエミッタ）が２入力マルチプレクサ３０の選択制御入力端子ＳＥＬに接続されたフォトカプラ３４（第３のスイッチング素子）と、一端が電源電圧ＶＣＣに接続され、他端がフォトカプラ３４のアノードに接続された抵抗３５と、一端が２入力マルチプレクサ３０の選択制御入力端子ＳＥＬに接続され、他端が電子機器１ａのグランド端子ＧＯに接続された抵抗３６とを備えている。
【００１８】
従来と同様に、デジタル入力回路は、フォトカプラ１０−１〜１０−ｎと、抵抗１１−１〜１１−ｎ，１２−１〜１２−ｎとから構成される。なお、コントローラ２の電源電圧ＶＣＣ１は電源電圧ＶＣＣ２と絶縁状態の電圧である。
２入力マルチプレクサ３０としては、市販のｎ回路２入力マルチプレクサを利用することができる。ｎ回路のそれぞれの選択制御入力端子を互いに接続して、共通の選択制御入力端子ＳＥＬとすれば、ｎ回路連動型の２入力マルチプレクサ３０を実現することができる。
【００１９】
電子機器１ａのデジタル入力端子ＤＩ１〜ＤＩｎは、出力側の外部機器であるコントローラ２のデジタル出力端子ＤＯ１〜ＤＯｎと接続される。電子機器１ａの電源端子ＶＩは、コントローラ２の電源端子ＶＯと接続され、電子機器１ａのグランド端子ＧＯは、コントローラ２のグランド端子ＧＩと接続される。
【００２０】
電子機器１ａのＣＰＵ３１は、メモリ３２に格納されたプログラムに従って以下の処理を実行する。
コントローラ２のデジタル出力回路の構成は従来と同じである。なお、本実施例では、電子機器１ａとしてバルブなどの操作端を想定し、ＣＰＵ３１としてコントローラ２からの入力信号に応じてバルブの開度を制御するＣＰＵを想定しているため、外部機器をコントローラ２としているが、本発明における外部機器はコントローラに限るものではない。
【００２１】
次に、電子機器１ａの通常時のデジタル入力動作について説明する。通常時には、電子機器１ａのＣＰＵ３１は、ＭＵＸ入力切替出力ポートＳＯをオフ（ハイレベル）にしている。このため、フォトカプラ３４がオフとなり、２入力マルチプレクサ３０の選択制御入力端子ＳＥＬがローレベルとなり、２入力マルチプレクサ３０は、ｎ回路のそれぞれ２つの入力端子のうち第２の入力端子ＩＮ１１〜ＩＮ１ｎを選択する。すなわち、第２の入力端子ＩＮ１１〜ＩＮ１ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通する。
【００２２】
したがって、例えばコントローラ２のＣＰＵ（不図示）が出力ポートＱＯ１をローレベルにすると、コントローラ２のフォトカプラ２０−１がオンし、フォトカプラ２０−１のトランジスタから流れ出る電流が電子機器１ａの２入力マルチプレクサ３０および抵抗１１−１を通じてフォトカプラ１０−１に流れ込む。これにより、フォトカプラ１０−１がオンして、ＣＰＵ３１の入力ポートＰＩ１がオン（ローレベル）になる。
【００２３】
次に、電子機器１ａのデジタル入力回路の故障診断動作について説明する。図２は故障診断動作を説明するフローチャートである。
最初に、診断部を構成するＣＰＵ３１は、ＭＵＸ入力切替出力ポートＳＯをオン（ローレベル）にして、フォトカプラ３４をオンにする（図２ステップＳ１）。フォトカプラ３４がオンしたことにより、２入力マルチプレクサ３０の選択制御入力端子ＳＥＬがハイレベルとなり、２入力マルチプレクサ３０は、ｎ回路のそれぞれ２つの入力端子のうち第１の入力端子ＩＮ０１〜ＩＮ０ｎを選択する。これにより、第１の入力端子ＩＮ０１〜ＩＮ０ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通する。
【００２４】
続いて、ＣＰＵ３１は、出力ポートＰＯをオフ（ハイレベル）にして、フォトカプラ１７をオフにする。上記のとおり、２入力マルチプレクサ３０の第１の入力端子ＩＮ０１〜ＩＮ０ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通しているので、出力ポートＰＯのオフ出力が電子機器１ａのデジタル入力回路に入力される状態となる（図２ステップＳ２）。
【００２５】
電子機器１ａのデジタル入力回路が正常な場合、フォトカプラ１０−１〜１０−ｎが全てオフになるので、ＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎが全てオフ（ハイレベル）になる。
【００２６】
ＣＰＵ３１は、入力ポートＰＩ１〜ＰＩｎが全てオフの場合（図２ステップＳ３においてＹＥＳ）、デジタル入力回路は正常（短絡故障無し）とみなして、ステップＳ５に進む。また、ＣＰＵ３１は、入力ポートＰＩ１〜ＰＩｎのうち少なくとも１つがオン（ローレベル）の場合（ステップＳ３においてＮＯ）、オン状態のデジタル入力回路が故障（複数のフォトカプラ１０−１〜１０−ｎのうち、オン状態の入力ポートに接続されているフォトカプラの短絡故障）していると判定し（図２ステップＳ４）、故障診断動作を終了する。
【００２７】
次に、ＣＰＵ３１は、ステップＳ３において入力ポートＰＩ１〜ＰＩｎが全てオフであった場合、出力ポートＰＯをオン（ローレベル）にして、フォトカプラ１７をオンにする。上記のとおり、２入力マルチプレクサ３０の第１の入力端子ＩＮ０１〜ＩＮ０ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通しており、フォトカプラ１７から流れ出る電流が２入力マルチプレクサ３０および抵抗１１−１〜１１−ｎを通じてフォトカプラ１０−１〜１０−ｎに流れ込むので、出力ポートＰＯのオン出力を電子機器１ａのデジタル入力回路に入力可能な状態となる（図２ステップＳ５）。
【００２８】
電子機器１ａのデジタル入力回路が正常な場合、出力ポートＰＯをオンにすると、フォトカプラ１０−１〜１０−ｎが全てオンになり、ＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎが全てオン（ローレベル）になる。一方、複数のフォトカプラ１０−１〜１０−ｎのうち少なくとも１つのフォトカプラが開放故障している場合、当該フォトカプラがオンしないため、入力ポートＰＩ１〜ＰＩｎのうち、開放故障しているフォトカプラに接続されている入力ポートがオフ（ハイレベル）になる。
【００２９】
ＣＰＵ３１は、入力ポートＰＩ１〜ＰＩｎが全てオン（ローレベル）の場合（図２ステップＳ６においてＹＥＳ）、デジタル入力回路は正常（開放故障障無し）と判定する（図２ステップＳ７）。
【００３０】
また、ＣＰＵ３１は、入力ポートＰＩ１〜ＰＩｎのうち少なくとも１つがオフ（ハイレベル）の場合（ステップＳ６においてＮＯ）、オフ状態のデジタル入力回路が故障（複数のフォトカプラ１０−１〜１０−ｎのうち、オフ状態の入力ポートに接続されているフォトカプラの開放故障）していると判定する（図２ステップＳ８）。
そして、ＣＰＵ３１は、ＭＵＸ入力切替出力ポートＳＯをオフ（ハイレベル）にする（図２ステップＳ９）。これにより、２入力マルチプレクサ３０の第２の入力端子ＩＮ１１〜ＩＮ１ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通している通常時の状態に戻る。こうして、故障診断動作が終了する。
【００３１】
なお、電子機器１ａは、デジタル入力回路の診断結果を出力する機能を備えていてもよい。診断結果の出力方法としては、例えばＣＰＵ３１に接続されている表示器（不図示）によって、診断結果を知らせる内容を表示することや、上位のホストに通信で知らせる等の方法がある。
【００３２】
以上のように、本実施例では、フォトカプラ１７と抵抗１８，１９と２入力マルチプレクサ３０とを追加するだけでよく、従来のように入力ポートＰＩ１〜ＰＩｎ１〜ＰＩｎ毎に、フォトカプラ１３−１〜１３−ｎと抵抗１４−１〜１４−ｎ，１５−１〜１５−ｎとを追加する必要がなくなるので、デジタル入力回路の故障診断に要する素子数を減らすことができ、デジタル入力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル入力回路の故障診断を実現することができる。診断部としては、電子機器１ａが内蔵しているＣＰＵ３１を利用することができ、ＣＰＵ３１の出力ポートに１つ空きがあれば、本実施例を適用可能である。
【００３３】
また、本実施例によれば、複数のデジタル入力回路を一括して故障診断することが可能であり、さらに短絡故障または開放故障しているデジタル入力回路（フォトカプラ）を特定可能である。
【００３４】
［第２の実施例］
第１の実施例では、絶縁出力タイプの第１のスイッチング素子としてフォトカプラを使用する例を挙げて説明したが、非絶縁出力タイプの第１のスイッチング素子で問題ない場合には、第１のスイッチング素子としてトランジスタを用いてもよい。図３は本発明の第２の実施例に係る電子機器のデジタル入力回路の構成を示す回路図であり、図１、図５、図６と同一の構成には同一の符号を付してある。
【００３５】
本実施例の電子機器１ｂのデジタル入力回路は、第１の実施例の図１の構成において、フォトカプラ１０−１〜１０−ｎをトランジスタ３３−１〜３３−ｎ（第１のスイッチング素子）に置き換え、フォトカプラ１７をトランジスタ３７（第２のスイッチング素子）に置き換え、フォトカプラ３４をトランジスタ４０（第３のスイッチング素子）に置き換えたものである。図３の例では、トランジスタ３３−１〜３３−ｎ，３７，４０として、バイポーラトランジスタを使用しているが、ＪＦＥＴやＭＯＳＦＥＴなど、どのようなタイプのスイッチング素子を用いても構わない。
【００３６】
トランジスタ３３−１〜３３−ｎのベースまたはゲート（制御入力端子）は、抵抗１１−１〜１１−ｎに接続され、コレクタまたはドレイン（第１の接点端子）は、ＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎ１と抵抗１２−１〜１２−ｎに接続され、エミッタまたはソース（第２の接点端子）は、接地されている。抵抗３８の一端はＣＰＵ３１の出力ポートＰＯに接続され、他端はトランジスタ３７のベースまたはゲートに接続されている。トランジスタ３７のコレクタまたはドレイン（第１の接点端子）は電子機器１ｂの電源端子ＶＩに接続され、エミッタまたはソース（第２の接点端子）は２入力マルチプレクサ３０の第１の入力端子ＩＮ０１〜ＩＮ０ｎに接続されている。抵抗３９の一端はトランジスタ３７のエミッタまたはソースに接続され、他端は電子機器１ｂのグランド端子ＧＯに接続されている。抵抗４１の一端はＣＰＵ３１のＭＵＸ入力切替出力ポートＳＯに接続され、他端はトランジスタ４０のベースまたはゲートに接続されている。トランジスタ４０のコレクタまたはドレイン（第１の接点端子）は電子機器１ｂの電源端子ＶＩに接続され、エミッタまたはソース（第２の接点端子）は２入力マルチプレクサ３０の選択制御入力端子ＳＥＬに接続されている。抵抗４２の一端はトランジスタ４０のエミッタまたはソースに接続され、他端は電子機器１ｂのグランド端子ＧＯに接続されている。なお、コントローラ２の電源電圧ＶＣＣは電源電圧ＶＣＣ１と絶縁状態の電圧である。
【００３７】
第１の実施例との相違は、ＣＰＵ３１のＭＵＸ入力切替出力ポートＳＯについて、ローレベルをオフとし、ハイレベルをオンとする点である。これにより、ＣＰＵ３１がＭＵＸ入力切替出力ポートＳＯをオフ（ローレベル）にすると、トランジスタ４０がオフになって、２入力マルチプレクサ３０の選択制御入力端子ＳＥＬがローレベルとなり、第２の入力端子ＩＮ１１〜ＩＮ１ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通し、ＣＰＵ３１がＭＵＸ入力切替出力ポートＳＯをオン（ハイレベル）にすると、トランジスタ４０がオンになって、２入力マルチプレクサ３０の選択制御入力端子ＳＥＬがハイレベルとなり、第１の入力端子ＩＮ０１〜ＩＮ０ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通する。同様に、ＣＰＵ３１の出力ポートＰＯについても、ローレベルをオフとし、ハイレベルをオンとする。
【００３８】
その他の動作は第１の実施例と同様である。すなわち、ＣＰＵ３１がＭＵＸ入力切替出力ポートＳＯをオフ（ローレベル）にした場合、２入力マルチプレクサ３０の第２の入力端子ＩＮ１１〜ＩＮ１ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通するので、コントローラ２のデジタル出力（デジタル出力端子ＤＯ１〜ＤＯｎ）がオンであれば、トランジスタ３３−１〜３３−ｎがオンして、ＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎがオン（ローレベル）になる。また、ＣＰＵ３１がＭＵＸ入力切替出力ポートＳＯをオン（ハイレベル）にした場合、２入力マルチプレクサ３０の第１の入力端子ＩＮ０１〜ＩＮ０ｎと出力端子ＯＵＴ１〜ＯＵＴｎとが導通し、ＣＰＵ３１の出力ポートＰＯがオフ（ローレベル）であれば、トランジスタ３３−１〜３３−ｎがオフとなり、ＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎがオフ（ハイレベル）になり、ＣＰＵ３１の出力ポートＰＯがオン（ハイレベル）であれば、トランジスタ３３−１〜３３−ｎがオンして、ＣＰＵ３１の入力ポートＰＩ１〜ＰＩｎがオン（ローレベル）になる。
【００３９】
こうして、本実施例では、第１のスイッチング素子としてトランジスタを用いる場合において、第１の実施例と同様の効果を得ることができる。
【００４０】
［第３の実施例］
第１、第２の実施例では、電子機器のフォトカプラ１７，３４の第１の接点端子およびコントローラ２のフォトカプラ２０−１〜２０−ｎの第１の接点端子に与える電源電圧ＶＣＣ１をコントローラ２から供給するようにしているが、電子機器から供給するようにしてもよい。図４は本発明の第３の実施例に係る電子機器のデジタル入力回路の構成を示す回路図であり、図１、図３、図５、図６と同一の構成には同一の符号を付してある。
【００４１】
本実施例の電子機器１ｃは、第１の実施例の図１の構成において、コントローラ２から電子機器１ｃのフォトカプラ１７，３４の第１の接点端子およびコントローラ２のフォトカプラ２０−１〜２０−ｎの第１の接点端子に電源電圧ＶＣＣ１を供給する代わりに、電子機器１ｃの内部の電源（不図示）からフォトカプラ１７，３４の第１の接点端子およびコントローラ２のフォトカプラ２０−１〜２０−ｎの第１の接点端子に電源電圧ＶＣＣ１を供給するようにしたものである。このとき、電源電圧ＶＣＣ１は、電子機器１ｃの電源電圧ＶＣＣと絶縁状態の電圧とする必要がある。また、フォトカプラ１０−１〜１０−ｎのカソードおよび抵抗１９，３６が接続された電子機器１ｃのグランドＧＮＤ１は、グランドＧＮＤと絶縁状態とする必要がある。
【００４２】
図４の構成では、電子機器から電源電圧ＶＣＣ１を供給する構成を第１の実施例に適用したが、第２の実施例に適用してもよい。
第１〜第３の実施例では、第１のスイッチング素子としてフォトカプラ、トランジスタを使用する例を挙げて説明したが、第１のスイッチング素子としてフォトモスリレー、ＪＦＥＴ、ＭＯＳＦＥＴなどを用いてもよい。
また、第１〜第３の実施例では、第２のスイッチング素子としてフォトカプラ１７を用いているが、フォトカプラ１７の代わりにリレーやトランジスタ、フォトモスリレー、ＪＦＥＴ、ＭＯＳＦＥＴなどを用いてもよい。
【００４３】
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
【産業上の利用可能性】
【００４４】
本発明は、スイッチング素子の制御入力端子がデジタル入力端子となる電子機器に適用することができる。
【符号の説明】
【００４５】
１ａ，１ｂ，１ｃ…電子機器、２…コントローラ、１０−１〜１０−ｎ，１７，３４…フォトカプラ、１１−１〜１１−ｎ，１２−１〜１２−ｎ，１８，１９，３５，３６，３８，３９，４１，４２…抵抗、３０…２入力マルチプレクサ、３１…ＣＰＵ、３２…メモリ、３３−１〜３３−ｎ，３７，４０…トランジスタ。
【図１】
2020120169.tif 000003
【図２】
2020120169.tif 000004
【図３】
2020120169.tif 000005
【図４】
2020120169.tif 000006
【図５】
2020120169.tif 000007
【図６】
2020120169.tif 000008