(57)【要約】【課題】層間剥離などの構造欠陥の発生を抑制しつつ、取得静電容量の低下も抑制することが可能な積層セラミックコンデンサを提供する。【解決手段】この発明にかかる積層セラミックコンデンサ１０は、積層された複数の誘電体層１４を有する、直方体状の積層体１２を含む。積層体の両端面には外部電極２４を備える。誘電体層１４上には、第１の端面に露出する第１の内部電極層１６ａと、第２の端面に露出する第２の内部電極層１６ｂとが配置される。第１の内部電極層１６ａおよび第２の内部電極層１６ｂには、誘電体層１４に対する被覆率が大きい第１の領域１９ａと、誘電体層１４に対する被覆率が小さい第２の領域１９ｂが形成されている。【選択図】図５
2020184555.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数の誘電体層を含み、積層方向に相対する第１の主面と第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面と第２の側面と、前記積層方向、および前記幅方向に直交する長さ方向に相対する第１の端面および第2の端面を有する積層体と、
前記誘電体層上に配置され、前記第１の端面に露出する第１の内部電極層と、
前記誘電体層上に配置され、前記第２の端面に露出する第２の内部電極層と、
前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
を備え、
前記誘電体層上に配置される前記第１の内部電極層および前記第２の内部電極層には、前記第１の内部電極層および前記第２の内部電極層の前記誘電体層に対する被覆率が大きい第１の領域と、前記誘電体層に対する被覆率が小さい第２の領域とを有し、前記第１の領域と前記第２の領域とが不規則に配置されていることを特徴とする、積層セラミックコンデンサ。
【請求項２】
前記第１の領域の被覆率は７５％以上であり、前記第２の領域の被覆率は７５％より小さいことを特徴とする、請求項１に記載の積層セラミックコンデンサ。
【請求項３】
前記第１の領域および前記第２の領域は、前記第１の内部電極層および前記第２の内部電極層の全面にわたって、重ならないように点在して配置されていることを特徴とする、請求項１または請求項２に記載の積層セラミックコンデンサ。
【請求項４】
前記第１の領域の内部電極層の誘電体層に対する被覆率は、７５％以上９５％以下である、請求項１ないし請求項３のいずれかに記載の積層セラミックコンデンサ。に記載の積層セラミックコンデンサ。
【請求項５】
前記第２の領域の内部電極層の誘電体層に対する被覆率は、３０％以上７０％以下である、請求項１ないし請求項４のいずれかに記載の積層セラミックコンデンサ。  
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミックコンデンサに関し、特にたとえば、電子回路等に用いられる誘電体層がセラミック誘電体材料によって構成された積層セラミックコンデンサに関する。
【背景技術】
【０００２】
一般に、コンデンサ素子は、内部電極層と誘電体層とが交互に積層された積層体と、積層体の外表面に設けられた外部電極とを備えている。
【０００３】
積層セラミックコンデンサは、コンデンサ素子のうち、誘電体層がセラミック誘電体材料によって構成されたものである。
通常、積層セラミックコンデンサは、複数の内部電極層と複数の誘電体層とが交互に密に積層されてなる略直方体形状の内層部を内部に有しており、この内層部を挟むようにして誘電体層からなる外層部が設けられることにより、内部電極層と誘電体層とが交互に積層された積層体が形成されている。
【０００４】
積層セラミックコンデンサを大容量化するためには、内層部に含まれた隣り合う内部電極層間における対向面積を増加させることが必要である。
そのためには、内部電極層が位置する部分の内部電極材料の密度、すなわち内部電極密度を高める、言い換えると、誘電体層に対する内部電極層の被覆率を高めることが効果的であり、これにより内部電極層の連続性が高まることで上述した対向面積が増加することになり、大容量の積層セラミックコンデンサとすることができる。
【０００５】
内部電極層の連続性が高められた積層セラミックコンデンサが開示された文献としては、たとえば特許文献１に示す積層セラミックコンデンサがある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−１２４１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献１に示す積層セラミックコンデンサのように、内部電極層の連続性を高めた場合には、層間剥離（デラミネーション）が発生し易くなるという不具合があった。
【０００８】
ここで、層間剥離とは、内部電極層の収縮のし易さと誘電体層の収縮のし易さとに大きな差があることに起因して発生する剥離現象であり、熱履歴が加えられることによって誘電体層と内部電極層との境界部においてこれが剪断力として作用することによって発生する。
【０００９】
この一方で、上記の層間剥離を抑制するために、各部電極層の連続性を低下させても良いが、その場合、積層セラミックコンデンサの取得静電容量が低下してしまう。
【００１０】
それゆえに、この発明の主たる目的は、層間剥離などの構造欠陥の発生を抑制しつつ、取得静電容量の低下も抑制することが可能な積層セラミックコンデンサを提供することである。
【課題を解決するための手段】
【００１１】
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対する第１の主面と第２の主面と、積層方向に直交する幅方向に相対する第１の側面と第２の側面と、積層方向、および幅方向に直交する長さ方向に相対する第１の端面および第２の端面を有する積層体と、誘電体層上に配置され、第１の端面に露出する第１の内部電極層と、誘電体層上に配置され、第２の端面に露出する第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を備え、誘電体層上に配置される第１の内部電極層および第２の内部電極層には、第１の内部電極層および第２の内部電極層の誘電体層に対する被覆率が大きい第１の領域と、誘電体層に対する被覆率が小さい第２の領域とを有し、第１の領域と第２の領域とが不規則に配置されていることを特徴とする、積層セラミックコンデンサである。
【００１２】
この発明にかかる積層セラミックコンデンサでは、誘電体層上に配置される第１の内部電極層および第２の内部電極層において、第１の内部電極層および第２の内部電極には、第１の内部電極層および第２の内部電極層の誘電体層に対する被覆率が大きい第１の領域と、誘電体層に対する被覆率が小さい第２の領域とを有し、第１の領域と第２の領域とが不規則に配置されているので、誘電体層と内部電極層の収縮の差を分散するとともに、第１の領域と第２の領域とを混在させることにより、複数の第２の領域が、上下の誘電体層との密着力を高めることによって、層間剥離などの構造欠陥を抑制しつつ、取得静電容量の低下も抑制することができる。
【発明の効果】
【００１３】
この発明の積層セラミックコンデンサによれば、層間剥離などの構造欠陥の発生を抑制しつつ、取得静電容量の低下も抑制することができるという効果がある。
【００１４】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１５】
【図１】この発明にかかる積層セラミックコンデンサの外観斜視図である。
【図２】この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ−ＩＩにおける断面図である。
【図３】この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。
【図４】（ａ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１の線ＩＩ−ＩＩにおける断面図であり、（ｂ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１の線ＩＩ−ＩＩにおける断面図であり、（ｃ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１の線ＩＩ−ＩＩにおける断面図である。
【図５】この発明にかかる積層セラミックコンデンサの第１の内部電極層と誘電体層を示す平面図である。
【図６】（ａ）はこの発明にかかる積層セラミックコンデンサの内部電極層を示す写真であり、（ｂ）は第１の領域を示す拡大写真であり、（ｃ）は第２の領域を示す拡大写真である。
【図７】グラビア印刷機を概略的に示す側面図である。
【図８】図７で示す版シリンダの斜視図である。
【図９】図８で示す版シリンダに形成される画線部（印刷パターン）の一部を拡大した図であり、（ａ）は格子画線部の平面図であり、（ｂ）は６角画線部の平面図である。
【発明を実施するための形態】
【００１６】
１．積層セラミックコンデンサ
この発明の積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ−ＩＩにおける断面図であり、図３は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。
【００１７】
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
【００１８】
積層体１２は、積層された複数の誘電体層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。さらに、積層体１２の長さ方向ｚの寸法は、幅方向ｙの寸法よりも必ずしも長いとは限らない。
【００１９】
誘電体層１４の枚数は、外層も含み、１０枚以上２０００枚以下であることが好ましい。
【００２０】
積層体１２は、複数枚の誘電体層１４から構成される外層部１５ａと単数もしくは複数枚の誘電体層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１５ｂとを含む。外層部１５ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚の誘電体層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚の誘電体層１４の集合体である。そして、両外層部１５ａに挟まれた領域が内層部１５ｂである。
【００２１】
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法は、０．２ｍｍ以上１０ｍｍ以下、幅方向ｙの寸法は、０．１ｍｍ以上１０ｍｍ以下、積層方向ｘの寸法は、０．１ｍｍ以上５ｍｍ以下であることが好ましい。
【００２２】
誘電体層１４は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
【００２３】
焼成後の誘電体層１４の厚みは、０．５μｍ以上１０．０μｍ以下であることが好ましい。
【００２４】
積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
【００２５】
第１の内部電極層１６ａは第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し第１の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
【００２６】
第１の内部電極層１６ａの第１の対向電極部１８ａと第１の内部電極層１６ｂの他方の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の引出電極部２０ａと第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と第１の内部電極層１６ａの第１の引出電極部２０ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。
【００２７】
積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２２ｂを含む。
【００２８】
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層１６を形成するための内部電極用導電性ペーストに使用する樹脂成分は、エチルセルロースやアクリル樹脂が用いられることが好ましい。
【００２９】
内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１０枚以上２０００枚以下であることが好ましい。
【００３０】
第１の内部電極層１６ａ、および第２の内部電極層１６ｂには、誘電体層１４に対する被覆率が大きい第１の領域１９ａ、および被覆率が小さい第２の領域１９ｂが配置されている。第１の内部電極層１６ａ、および第２の内部電極層１６ｂに、第１の領域１９ａ、および第２の領域１９ｂが配置されていると、被覆率が小さい第２の領域１９ｂが上下の誘電体層１４との密着力を高めることができるので、層間剥離などの構造欠陥を抑制しつつ、取得静電容量の低下も抑制することができる。
【００３１】
積層セラミックコンデンサ１０では、複数の第１の領域１９ａ、および複数の第２の領域１９ｂが、第１の内部電極層１６ａ、および第２の内部電極層１６ｂに、不規則に配置されている。
複数の第１の領域１９ａ、および複数の第２の領域１９ｂが、第１の内部電極層１６ａ、および第２の内部電極層１６ｂに、不規則に配置されていると、複数の第１の領域１９ａ、および複数の第２の領域１９ｂは、誘電体層１４と内部電極層１６の収縮の差を分散するとともに、被覆率が小さい第２の領域１９ｂが上下の誘電体層１４との密着力を高めることによって、層間剥離などの構造欠陥を抑制しつつ、取得静電容量の低下も抑制することができる。
【００３２】
なお、複数の第１の領域１９ａおよび複数の第２の領域１９ｂは、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの全面において、それぞれの領域が重なることないように点在して配置されていることが好ましい。換言すると、複数の第１の領域１９ａおよび複数の第２の領域１９ｂは、第１の内部電極層１６ａおよび第２の内部電極層１６ｂにおいて、それぞれ領域が間隔を隔てて配置され、第１の内部電極層１６ａおよび第２の内部電極層１６ｂの全面において、それぞれの領域が偏りなく配置されていることが好ましい。これにより、被覆率の低い領域が一定領域内に１つ存在することになり、上下の誘電体層１４の結合領域を確保することができるため、層間剥離などの構造欠陥をより抑制することができる。
【００３３】
積層体１２の積層方向ｘにおける中央部に位置する第１の内部電極層１６ａおよび第２の内部電極層１６ｂの誘電体層１４に対する被覆率についての測定方法は次の通りである。
まず、積層体１２の積層方向ｘにおける中央部に位置する内部電極層１６と誘電体層１４とを電界剥離などにより引き剥がす。
次に、露出した内部電極層１６の中央部（幅方向ｙの１／２且つ長さ方向ｚの１／２の位置）付近を、顕微鏡を用いて倍率１００倍程度で観察する。そして、得られた画像を解析することにより、露出した部分において内部電極層１６が占める面積の割合を求める。これを、第１の領域１９ａおよび第２の領域１９ｂにおいて測定を行う。
【００３４】
第１の領域１９ａの内部電極層１６の誘電体層１４に対する被覆率は、７５％以上が好ましく、特に、７５％以上９５％以下であることが好ましい。
これは、第１の領域１９ａの内部電極層１６の誘電体層１４に対する被覆率が、７５％よりも小さくなると被覆率が低くなるので、界面剥離などの構造欠陥に対しては有利になるが、取得静電容量が低くなることがあるからである。
また、第１の領域１９ａの内部電極層１６の誘電体層１４に対する被覆率が、９５％よりも大きくなると、上下の誘電体１４の密着力が低下するので、界面剥離などの構造欠陥が生じることがある。
【００３５】
第２の領域１９ｂの内部電極層１６の誘電体層１４に対する被覆率は、７４％より小さいことが好ましく、特に、３０％以上７０％以下であることが好ましい。
これは、第２の領域１９ｂの内部電極層１６の誘電体層１４に対する被覆率が、３０％以上７０％以下であれば、被覆率が低い領域で上下の誘電体層１４の密着力を高めることができるため層間剥離などの構造欠陥を抑制することができるからである。
また、第２の領域１９ｂの内部電極層１６の誘電体層１４に対する被覆率が、３０％よりも小さくなると、被覆率の低い箇所が上下の誘電体層１４との密着力が大きくなるので、構造欠陥に対しては有利になるが、被覆率連続低下によって、取得容量が低下することがある。
また、第２の領域１９ｂの内部電極層１６の誘電体層１４に対する被覆率が、７０％よりも大きくなると、被覆率の低い箇所の上下の誘電体層１４との密着力が小さくなるので、界面剥離などの構造欠陥が発生することがある。
なお、それぞれの第２の領域は、直径が７０μｍ以上１２０μｍ以下の範囲内に配置されている。
【００３６】
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。なお、第１の外部電極２４ａは、積層体１２の第１の端面１２ｅのみに形成されていてもよい。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。なお、第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆのみに形成されていてもよい。
【００３７】
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとが誘電体層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
【００３８】
なお、図４に示すように、内部電極層１６として、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられ、浮き内部電極層１６ｃによって、対向電極部１８ｃが複数に分割された構造としてもよい。たとえば、図４（ａ）に示すような２連、図４（ｂ）に示すような３連、図４（ｃ）に示すような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサの高耐圧化を図ることができる。
【００３９】
第１の外部電極２４ａは、図２に示すように、積層体１２側から順に、第１の下地電極層２６ａと第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを有する。同様に、第２の外部電極２４ｂは、積層体１２側から順に、第２の下地電極層２６ｂと第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを有する。
【００４０】
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
なお、第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
【００４１】
第１の下地電極層２６ａおよび第２の下地電極層２６ｂ（以下、単に下地電極層ともいう）は、それぞれ、焼付け層、導電性樹脂層、薄膜層などから選ばれる少なくとも１つを含む。
【００４２】
まず、下地電極層が、焼付け層で形成された第１の下地電極層２６ａおよび第２の下地電極層２６ｂについて説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層１６と同時に焼成したものでもよく、誘電体層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。
【００４３】
第１の端面１２ｅに位置する第１の下地電極層２６ａおよび第２の端面１２ｆに位置する第２の下地電極層２６ｂの高さ方向中央部におけるそれぞれの焼付け層の厚みは、５μｍ以上１５０μｍ以下であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向の中央部におけるそれぞれの焼付け層の厚みは、５μｍ以上３０μｍ以下程度であることが好ましい。
【００４４】
次に、下地電極層が、導電性樹脂層で形成された第１の下地電極層２６ａおよび第２の下地電極層２６ｂについて説明する。
導電性樹脂層は、焼付け層の表面に焼付け層を覆うように配置されるか、積層体１２の表面に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
【００４５】
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。特に、導電性樹脂層に含まれる金属としてＡｇの導電性金属粉を用いることは、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いため、好ましい。なお、導電性樹脂層に含まれる金属としてＡｇコーティングされた金属を用いることは、上記のＡｇの特性を保ちつつ、母材の金属を安価なものにすることが可能になるため、好ましい。
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属（導電性フィラー）の形状は、特に限定されない。導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属（導電性フィラー）の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、たとえば、０．３μｍ以上１０μｍ以下程度であってもよい。
導電性樹脂層に含まれる金属（導電性フィラー）は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
【００４６】
導電性樹脂層の樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール樹脂、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００４７】
第１の端面１２ｅに位置する第１の下地電極層２６ａおよび第２の端面１２ｆに位置する第２の下地電極層２６ｂの高さ方向中央部におけるそれぞれの導電性樹脂層の厚みは、たとえば、１０μｍ以上２００μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向の中央部におけるそれぞれの導電性樹脂層の厚みは、５μｍ以上５０μｍ以下程度であることが好ましい。
【００４８】
また、下地電極層が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００４９】
第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１のめっき層２８ａは、第１の端面１２ｅに配置される第１の下地電極層２６ａの表面のみに配置されてもよい。
第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２のめっき層２８ｂは、第２の端面１２ｆに配置される第２の下地電極層２６ｂの表面のみに配置されてもよい。
【００５０】
また、第１のめっき層２８ａおよび第２のめっき層２８ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造であることが好ましい。Ｎｉめっき層が、下地電極層２４の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
【００５１】
めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。
【００５２】
なお、下地電極層を設けずに、めっき層だけで外部電極２４を形成してもよい。以下、下地電極層を設けずに、めっき層を設ける構造について説明する。
第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下地電極層が設けられず、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａまたは第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、たとえば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９ｖｏｌ％以上が好ましい。
【００５３】
積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２５０ｍｍ以上３．４５０ｍｍ以下、幅方向ｙのＷ寸法が０．１２５ｍｍ以上２．６５０ｍｍ以下、積層方向ｘのＴ寸法が０．１２５ｍｍ以上２．６５０ｍｍ以下であることが好ましい。
【００５４】
２．積層セラミックコンデンサの製造方法
次に、本発明にかかる積層セラミックコンデンサ１０の製造方法について説明する。
【００５５】
まず、誘電体シート、内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００５６】
次に、誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。
【００５７】
積層セラミックコンデンサ１０における内部電極パターンの印刷においては、印刷パターンの一部の開口率を変更する方法、印刷パターン形成後の乾燥温度を変える方法、印刷ペーストの共材分散性を変える方法で被覆率を変更することができる。
誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。
本発明では、印刷パターンの一部の開口率を変更する方法、印刷パターン形成後の乾燥温度を変える方法、印刷ペーストの共材分散性を変える方法で被覆率を変更することができるが、本発明の実施例では、印刷パターンにおいて、内部電極層において、被覆率を低くしたいところに、図９に示すような、開口率の低い図形を配置した印刷パターンを用いて印刷した。
【００５８】
ここで、グラビア印刷法で内部電極層１６に第１の領域１９ａ、および第２の領域１９ｂを形成する方法について説明する。
グラビア印刷法は、図７および図８に示すように、グラビア印刷版である版シリンダ３２（版胴）を有するグラビア印刷機３０を用いて実施される。版シリンダ３２の外周面には、印刷パターンである画線部３３が複数形成される。画線部３３には、土手３５と、土手３５によって区画された複数の凹状のセル３６が形成されており、各セル３６に充填されたインク４０が被印刷物４８に転写される。以下、より詳細に説明する。
【００５９】
グラビア印刷機３０は、版シリンダ３２と、版シリンダ３２に対して、シート状の被印刷物４８を挟んで対向する圧胴４４とを備えている。
これら版シリンダ３２および圧胴４４は、それぞれ、矢印４５および４６方向に回転し、それによって、被印刷物４８は矢印４７方向へ搬送される。
なお、グラビア平版印刷機の場合のように、圧胴４４を備えないグラビア印刷機もあり得る。
版シリンダ３２は、図７に示すように、タンク３１内に収容されたインク４０内に浸漬され、それによって、版シリンダ３２の周面上に形成された複数の画線部３３にインク４０が付与される。
なお、版シリンダ３２へのインク４０の供給は、インク４０を版シリンダ３２に向かって射出するなどの方法によってもよい。
版シリンダ３２の周面上の余分なインク４０は、ドクターブレード４２によって掻き取られる。
【００６０】
グラビア印刷法で内部電極層１６に第１の領域１９ａ、および第２の領域１９ｂを形成するときには、被印刷物４８は、誘電体シートに対応し、インク４０は、樹脂成分を含む内部電極用の導電性ペーストに対応する。
【００６１】
グラビア印刷法で内部電極層１６に第１の領域１９ａ、および第２の領域１９ｂを形成するために、例えば、図９（ａ）に示す格子画線部３３ａ、または図９（ｂ）に示す６角画線部３３ｂが形成された版シリンダ３２を有するグラビア印刷機３０を用いることができる。なお、図９（ａ）に示す格子画線部３３ａおよび図９（ｂ）に示す６角画線部３３ｂは、それぞれ、画線部３３の一部を示している。
【００６２】
まず、印刷パターンとして、図９（ａ）に示す格子画線部３３ａについて説明する。
格子画線部３３ａは、図９（ａ）に示すように、平面形状が略直線状である直線土手３５ａ、直線土手３５ａから平面方向の左右に突出して形成された平面形状が略直線状である突出土手３５ｂとを含み、平面形状が略長方形状であり、突出土手３５ｂの間隔を広くすることによって、その面積を大きくしている第１セル３６ａと、平面形状が略長方形状であり、突出土手３５ｂの間隔を狭くすることによって、その面積を第１セル３６ａよりも小さくしている第２セル３６ｂとを備える。そして、第２セル３６ｂは、第１セル３６ａにより囲まれるように配置される。
格子画線部３３ａの形成された版シリンダ３２を用いて、内部電極層１６となる内部電極用導電性ペースト（インク４０）を印刷すると、内部電極層１６のうち、第１セル３６ａによって内部電極用導電性ペースト（インク４０）が印刷された部分は、被覆率が高い第１の領域１９ａを形成し、内部電極層１６のうち、第２セル３６ｂによって内部電極用導電性ペーストが印刷された部分は、被覆率の低い第２の領域１９ｂを形成する。
【００６３】
次に、別の印刷パターンとして、図９（ｂ）に示す６角画線部３３ｂについて説明する。
６角画線部３３ｂは、図９（ｂ）に示すように、平面形状が略直線状である細線土手３５ｃが連結され、平面形状が略６角形状であり、細線土手３５ｃで周囲が囲まれて形成される第３セル３６ｃと、平面形状が略直線状であり、細線土手３５ｃよりも幅方向の長さが太い太線土手３５ｄが連結され、平面形状が略６角形状であり、太線土手３５ｄで周囲が囲まれている第４セル３６ｄとを備える。第４セル３６ｄの面積は、第３セル３５ｃの面積よりも小さい。そして、第４セル３６ｄは、第３セル３６ｃにより囲まれるように配置される。
６角画線部３３ｂの形成された版シリンダ３２を用いて、内部電極層１６となる内部電極用導電性ペースト（インク４０）を印刷すると、内部電極層１６のうち、第３セル３６ｃによって内部電極用導電性ペースト（インク４０）が印刷された部分は、被覆率が高い第１の領域１９ａを形成し、内部電極層１６のうち、第４セル３６ｄによって内部電極用導電性ペーストが印刷された部分は、被覆率の低い第２の領域１９ｂを形成する。
【００６４】
なお、内部電極層１６において、スクリーン印刷法で第１の領域１９ａ、および第２の領域１９ｂを形成することもできる。
【００６５】
続いて、内部電極パターンが印刷されていない外層用の誘電体シートが所定枚数積層され、その上に、内部電極パターンが印刷された誘電体シートが順次積層され、さらに、内部電極パターンが印刷されていない外層用の誘電体シートが所定枚数積層され、積層シートが作製される。
【００６６】
そして、積層シートは、静水圧プレスなどの手段により積層方向に圧着され、積層ブロックが作製される。
【００６７】
その後、積層ブロックは、所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、生の積層体チップに対してバレル研磨などを施し、積層体の角部および稜線部に丸みをつけてもよい。
【００６８】
続いて、切り出された生の積層体チップが焼成され、第１の内部電極層が第１の端面に引き出され、第２の内部電極層が第２の端面に引き出された積層体１２が作製される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用の導電性ペーストの材料に依存するが、９００℃以上１４００℃以下であることが好ましい。
【００６９】
下地電極層が焼き付け層であるときの、下地電極層の形成方法を説明する。
外部電極２４の焼付け層を形成するために、たとえば、積層体１２の表面に第１の端面１２ｅから露出している第１の内部電極層１６ａの第１の引出部２０ａの露出部分にガラス成分と金属とを含む外部電極用の導電性ペーストがディッピングなどの方法により塗布されて焼き付けられ、第１の下地電極層が形成される。また、同様に、外部電極２４の焼付け層を形成するために、たとえば、積層体１２の第２の端面１２ｆから露出している第２の内部電極層１６ｂの第２の引出部２０ｂの露出部分にガラス成分と金属とを含む外部電極用導電性ペーストがディッピングなどの方法により外部電極用の導電性ペーストが塗布されて焼き付けられ、第２の下地電極層が形成される。このとき、焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
【００７０】
次に、下地電極層が導電性樹脂層で形成するときの、下地電極層の形成方法を説明する。
なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに、導電性樹脂層を単体で積層体１２の表面に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層もしくは積層体１２の表面に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層が形成される。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【００７１】
また、下地電極層が薄膜層で形成するときの、下地電極層の形成方法を説明する。
下地電極層が薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とされる。
【００７２】
さらに、下地電極層を設けずに、積層体１２の内部電極層１６の露出部にめっき層を設けてもよい。
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、内部電極層１６の露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。
【００７３】
その後、下地電極層の表面、導電性樹脂層の表面もしくは下地めっき層の表面、上層めっき層の表面に、めっき層が形成され、外部電極２４が形成される。
図１に示す積層セラミックコンデンサ１０は、焼付け層の表面にめっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。
【００７４】
このようにして、図１に示す積層セラミックコンデンサ１０が製造される。
【００７５】
３．実験例
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、積層セラミックコンデンサを製造し、静電容量の測定と構造欠陥の確認とを行った。
なお、実験例では、下地電極層として焼付け層を設けた。
【００７６】
（１）実施例における試料の仕様
・積層セラミックコンデンサのサイズＬ×Ｗ×Ｔ（設計値を含む）：長さ×幅×高さ＝３．２５ｍｍ×１．６５ｍｍ×１．６５ｍｍ
・誘電体層：ＣａＺｒＯ3
誘電体層の厚み：２．５μｍ
・内部電極層：Ｎｉ
内部電極層の形成条件
本発明の実施例では、それぞれの領域の被覆率の変化は、印刷パターン（画線部）において、内部電極層における被覆率を低くしたいところに、図９（ａ）あるいは図９（ｂ）に示すような、面積の小さい図形（セル）を配置した印刷パターン（画線部）を変更することによって制御した。
被覆率の情報
第１の領域：８７％
第２の領域：６５％
・容量：１０１ｎＦ
・定格電圧：５０Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
・１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置する高さ方  向中央部における厚み：７５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面および第２の主面、第１の側面およ  び第２の側面上に位置する長さ方向の中央部における厚み：２３μｍ
【００７７】
めっき層：Ｎｉめっき層とＳｎめっき層の２層形成
・Ｎｉめっき層：１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に  位置する高さ方向中央部における厚み：３．３μｍ
１／２Ｗ位置の積層体の断面における第１の主面、第２の主面、第１  の側面、および第２の側面上に位置する長さ方向の中央部における厚み：３．３μｍ
・Ｓｎめっき層：１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に  位置する高さ方向中央部における厚み：３．５μｍ
１／２Ｗ位置の積層体の断面における第１の主面、第２の主面、第１  の側面、および第２の側面ｄ上に位置する長さ方向の中央部における厚み：３．５μｍ
【００７８】
（２）比較例１における試料の仕様
・積層セラミックコンデンサのサイズＬ×Ｗ×Ｔ（設計値を含む）：長さ×幅×高さ＝３．２５ｍｍ×１．６５ｍｍ×１．６５ｍｍ
・誘電体層：ＣａＺｒＯ３
誘電体層の厚み：２．５μｍ
・内部電極層：Ｎｉ
内部電極層の形成条件
開口率の低い箇所のない印刷パターン（画線部）を用いて印刷を行った。
被覆率の情報
第１の領域：８８％
第２の領域：８６％
・容量：１０５．３ｎＦ
・定格電圧：５０Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
・１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置する高さ方  向中央部における厚み：７５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面、第２の主面、第１の側面、および  第２の側面上に位置する長さ方向の中央部における厚み：２３μｍ
【００７９】
めっき層：Ｎｉめっき層とＳｎめっき層の２層形成
・Ｎｉめっき層：１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に  位置する高さ方向中央部における厚み：３．３μｍ
１／２Ｗ位置の積層体の断面における第１の主面、第２の主面、第１  の側面、および第２の側面上に位置する長さ方向の中央部における厚み：３．３μｍ
・Ｓｎめっき層：１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に  位置する高さ方向中央部における厚み：３．５μｍ
１／２Ｗ位置の積層体の断面における第１の主面、第２の主面、第１  の側面、および第２の側面上に位置する長さ方向の中央部における厚み：３．５μｍ
【００８０】
（３）比較例２における試料の仕様
・積層セラミックコンデンサのサイズＬ×Ｗ×Ｔ（設計値を含む）：長さ×幅×高さ＝３．２５ｍｍ×１．６５ｍｍ×１．６５ｍｍ
・誘電体層：ＣａＺｒＯ3
誘電体層の厚み：２．５μｍ
・内部電極層：Ｎｉ
内部電極層の形成条件
開口率の低い箇所のみの印刷パターン（画線部）を用いて印刷を行った。
被覆率の情報
第１の領域：６５％
第２の領域：６０％
・容量：７７．２ｎＦ
・定格電圧：５０Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
・１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置する高さ方  向中央部における厚み：７５μｍ
・１／２Ｗ位置の積層体の断面における第１の主面、第２の主面、第１の側面、および  第２の側面上に位置する長さ方向の中央部における厚み：２３μｍ
【００８１】
めっき層：Ｎｉめっき層とＳｎめっき層の２層形成
・Ｎｉめっき層：１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に  位置する高さ方向中央部における厚み：３．３μｍ
１／２Ｗ位置の積層体の断面における第１の主面および第２の主面、第  １の側面、および第２の側面上に位置する長さ方向の中央部における厚み：３．３μｍ  
・Ｓｎめっき層：１／２Ｗ位置の積層体の断面における第１の端面および第２の端面に位置する高さ方向中央部における厚み：３．５μｍ
１／２Ｗ位置の積層体の断面における第１の主面および第２の主面、第  １の側面、および第２の側面上に位置する長さ方向の中央部における厚み：３．５μｍ
【００８２】
（４）被覆率の測定方法
被覆率の測定方法について説明する。
積層体の高さ方向における中央部に位置する第１の内部電極層、および第２の内部電極層の誘電体層に対する被覆率についての測定方法は次の通りである。
まず、積層体の高さ方向における中央部に位置する内部電極層と誘電体層とを電界剥離などにより引き剥がした。
次に、露出した内部電極層の中央部（幅方向ｙの１／２且つ長さ方向ｚの１／２の位置）付近を、顕微鏡を用いて倍率１００倍程度で観察した。
そして、得られた画像を解析することにより、露出した部分において内部電極層が占める面積の割合を求めた。
【００８３】
（５）容量の確認方法
静電容量（Ｃａｐ）の測定方法は、メーター（Ａｇｉｌｅｎｔ  Ｔｅｃｈｎｏｌｏｇｉｅｓ社製  型番：４２７８Ａ）を用いて、１ｋＨｚ、０．５Ｖｒｍｓの条件で得られる静電容量（Ｃ）を測定した。また、〇、△、×の判定基準は、９０ｎＦ以上を〇とし、８０ｎＦより大きく９０ｎＦより小さい場合を△とし、８０ｎＦ以下は×とした。
【００８４】
（６）構造欠陥の確認方法
構造欠陥の確認方法は、まず、試料である積層セラミックコンデンサの第１の側面または第２の側面に平行となるように積層セラミックコンデンサの第１の側面および第２の側面も結ぶ幅方向ｙの１／２Ｗの位置になるように断面研磨を行った。
次に、研磨断面を観察し、誘電体層と内部電極層との間に剥がれが生じているものを構造欠陥としてカウントした。また、構造欠陥の発生していないものを〇とし、１〜５個以下を△とし、６個以上を×とした。
【００８５】
（７）実験結果
実験結果について説明する。
表１は、第１の領域、第２の領域のそれぞれの層の被覆率を変化させた場合の静電容量、および構造欠陥の実験結果を示している。
【００８６】
【表１】
2020184555.tif 000003
【００８７】
比較例１の第１の領域の被覆率は８８％であり、第２の領域の被覆率は８６％であり、いずれの領域も被覆率が大きいため、構造欠陥が、１０個中９個で生じており、上下の誘電体層間の密着力の低下にともなう層間剥離などの構造欠陥が生じたことが示唆された。
また、比較例２の第１の領域の被覆率は６５％であり、第２の領域の被覆率は６０％であり、いずれの領域も被覆率が小さいため、層間剥離などの構造欠陥は生じていないが、被覆率が小さいため、静電容量が７７．８μＦとなり、取得静電容量が低下した。
これらより、比較例１、および比較例２の第１の領域の被覆率、および第２の領域の被覆率は、不適切であることが明らかとなった。
【００８８】
一方、実施例１ないし実施例１０では、いずれの実施例の試料についても、第１の領域の被覆率が大きく、第２の領域が小さいため、所望の静電容量が得られ、また、所定以上の個数の構造欠陥が生じなかった。特に、実施例１ないし実施例１０では、いずれの実施例の試料についても、第１の領域の被覆率が７５％以上であり、第２の領域の被覆率が７５％より小さいので、所望の静電容量が得られ、また、所定以上の個数の構造欠陥が生じなかった。
【００８９】
また、実施例１、実施例３、実施例４、実施例７、および実施例８の試料では、第１の領域の被覆率が７５％以上９５％であり、かつ、第２の領域の被覆率が３０％以上７０％以下であるので、いずれの実施例の試料についても、９０ｎＦ以上の静電容量が得られ、構造欠陥も生じなかった。
【００９０】
なお、実施例２では、第２の領域の被覆率が２０％と小さいため、取得静電容量が若干低下した。実施例５では、第２の領域の被覆率が７４％のため、上下の誘電体層間の密着力が若干低下したことから、１０個中２個の構造欠陥が生じた。実施例６では、第１の領域の被覆率が大きいため、所望の静電容量が得られたが、密着力向上に寄与する第２の領域の被覆率が小さいため１０個中３個の構造欠陥が生じた。実施例９では、第２の領域の被覆率が７４％のため、上下の誘電体層間の密着力が若干低下したため、１０個中１個の構造欠陥が生じた。実施例１０では、第１の領域の被覆率が９８％と大きいため、上下の誘電体層間の密着力が若干低下したことから、１０個中３個の構造欠陥が生じた。しかしながら、実施例２、実施例５、実施例６、実施例９および実施例１０のいずれの実施例の試料も、所望の取得静電容量を有し、構造欠陥の生じた個数も少ないため、製造工程における歩留まり上、特に、問題はない。
【００９１】
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【符号の説明】
【００９２】
１０      積層セラミックコンデンサ
１２      積層体
１２ａ    第１の主面
１２ｂ    第２の主面
１２ｃ    第１の側面
１２ｄ    第２の側面
１２ｅ    第１の端面
１２ｆ    第２の端面
１４      誘電体層
１５ａ    外層部
１５ｂ    内層部
１６      内部電極層
１６ａ    第１の内部電極層
１６ｂ    第２の内部電極層
１８ａ    第１の対向電極部
１８ｂ    第２の対向電極部
１８ｃ    対向電極部
１９ａ    第１の領域
１９ａ    第２の領域
２０ａ    第１の引出電極部
２０ｂ    第２の引出電極部
２２ａ    側部（Ｗギャップ）
２２ｂ    側部（Ｌギャップ）
２４      外部電極
２４ａ    第１の外部電極
２４ｂ    第２の外部電極
２６ａ    第１の下地電極層
２６ｂ    第２の下地電極層
２８ａ    第１のめっき層
２８ｂ    第２のめっき層
３０      グラビア印刷機
３１      タンク
３２      版シリンダ
３３      画線部
３３ａ    格子画線部
３３ｂ    ６角画線部
３５      土手
３５ａ    直線土手
３５ｂ    突出土手
３５ｃ    細線土手
３５ｄ    太線土手
３６      セル
３６ａ    第１セル
３６ｂ    第２セル
３６ｃ    第３セル
３６ｄ    第４セル
４０      インク
４２      ドクターブレード
４４      圧胴
４８      被印刷物
ｘ        積層方向
ｙ        幅方向
ｚ        長さ方向
【図１】
2020184555.tif 000004
【図２】
2020184555.tif 000005
【図３】
2020184555.tif 000006
【図４】
2020184555.tif 000007
【図５】
2020184555.tif 000008
【図６】
2020184555.tif 000009
【図７】
2020184555.tif 000010
【図８】
2020184555.tif 000011
【図９】
2020184555.tif 000012