(57)【要約】      （修正有）【課題】スイッチング特性の良好なＩＩＩ−Ｖ半導体パワーダイオードを提供する。【解決手段】積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードＬＨＤは、少なくとも局所的に形成された第一の金属端子接触層Ｍ１と、第一の格子定数を有する第一の導電型の高ドープ半導体接触領域ＰＰＬと、第二の導電型のドリフト層ＮＭＩＤと、第二の導電型の高ドープメタモルフィックバッファ層連続体ＮＭＰと、を有する。メタモルフィックバッファ層連続体は、第一の格子定数を有する上側と、第二の格子定数を有する下側とを有し、第一の格子定数は、第二の格子定数よりも大きい。【選択図】図１
2020184622.tif 000002
【特許請求の範囲】
【請求項１】
−  少なくとも局所的に形成された第一の金属端子接触層（Ｍ１）を有し、
−  １・１０１８Ｎ／ｃｍ３超のドーパント濃度および第一の格子定数を有する第一の導電型の高ドープ半導体接触領域（ＰＰＬ、ＮＰＬ）を有し、
−  ５・１０１５Ｎ／ｃｍ３未満のドーパント濃度および前記第一の格子定数および１μｍ〜３０μｍの厚さを有する第一の導電型のドープ中間層（ＰＭＩ、ＮＭＩ）を有し、
−  前記第一の格子定数および１０μｍ超の層厚を有する第二の導電型のドリフト層（ＮＭＩＤ、ＰＭＩＤ）を有し、
−  ０．２μｍ超〜２０μｍ未満の層厚を有する前記第二の導電型の高ドープメタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）であって、前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）が、前記第一の格子定数を有する上側と、第二の格子定数を有する下側とを有し、前記上側が前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）の方向に配置されている、前記高ドープメタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）を有し、
−  前記第一の格子定数が、前記第二の格子定数よりも大きく、
−  前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）の前記下側の下方に形成された第二の金属端子接触層（Ｍ２）を有し、
−  先に挙げられている前記領域および層が、挙げられた順序で配置されており、
−  前記第二の金属端子接触層（Ｍ２）が、材料結合により半導体接触層と接続されており、
−  少なくとも、前記高ドープ半導体接触領域（ＰＰＬ、ＮＰＬ）および前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）および前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）が、ＩＩＩ−Ｖ化合物を含むか、またはＩＩＩ−Ｖ化合物から成る、
積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項２】
−  少なくとも局所的に形成された第一の金属端子接触層を有し、
−  １・１０１８Ｎ／ｃｍ３超のドーパント濃度および第二の格子定数を有する第二の導電型の高ドープ半導体接触領域（ＰＰＬ、ＮＰＬ）を有し、
−  前記第一の格子定数および１０μｍ超の層厚を有する前記第二の導電型のドリフト層（ＮＭＩＤ、ＰＭＩＤ）を有し、
−  ５・１０１５Ｎ／ｃｍ３未満のドーパント濃度および前記第一の格子定数および１μｍ〜３０μｍの厚さを有する第一の導電型のドープ中間層を有し、
−  ０．２μｍ超〜２０μｍ未満の層厚を有する前記第一の導電型の高ドープメタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）であって、前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）が、前記第一の格子定数を有する上側と、前記第二の格子定数を有する下側とを有し、前記上側が前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）の方向に配置されている、前記高ドープメタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）を有し、
−  前記第一の格子定数が、前記第二の格子定数よりも大きく、
−  前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）の前記下側の下方に形成された第二の金属端子接触層（Ｍ２）を有し、
−  先に挙げられている前記領域および層が、挙げられた順序で配置されており、
−  前記第二の金属端子接触層（Ｍ２）が、材料結合により半導体接触層と接続されており、
−  少なくとも、前記高ドープ半導体接触領域（ＰＰＬ、ＮＰＬ）および前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）および前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）がそれぞれ、ＩＩＩ−Ｖ化合物を含むか、またはＩＩＩ−Ｖ化合物から成る、
積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項３】
前記高ドープメタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）が、前記第二の導電型または前記第一の導電型のものであり、５・１０１７Ｎ／ｃｍ３超、または１・１０１７Ｎ／ｃｍ３超、または３・１０１６Ｎ／ｃｍ３超、または１・１０１６Ｎ／ｃｍ３超のドーパント濃度を有することを特徴とする、請求項１または２記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項４】
前記第一の金属端子接触層（Ｍ１）が、材料結合により前記半導体接触領域（ＰＰＬ、ＮＰＬ）と接続しており、前記第二の金属端子接触層（Ｍ２）が、材料結合により前記半導体接触層と接続していることを特徴とする、請求項１から３までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項５】
前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）の下方に、前記第一の導電型または前記第二の導電型の基板層（ＳＵＢ）が設けられており、前記基板層が、前記第二の格子定数を有し、ＧｅもしくはＧａＡｓもしくはＩｎＰを含むか、またはＧｅもしくはＧａＡｓもしくはＩｎＰから成ることを特徴とする、請求項１から４までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項６】
前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）の下方に、前記第一の導電型または前記第二の導電型の基板層（ＳＵＢ）が設けられており、前記基板層が、前記第二の格子定数を有し、ＩｎＰおよびＧａＡｓからの層連続体を含むか、またはＩｎＰおよびＧａＡｓの層連続体から成ることを特徴とする、請求項１から４までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項７】
前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）が前記半導体接触層を形成するか、または前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）と前記第二の金属端子接触層（Ｍ２）との間に、半導体接触層を形成する前記第二の格子定数を有する第一の高ドープ半導体層（ＮＰＬＳ１）が配置されており、前記第一の高ドープ半導体層が、前記第二の導電型または前記第一の導電型のものであり、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および０．１μｍ超の層厚を有することを特徴とする、請求項１から６までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項８】
前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）の下方に形成された前記第一の高ドープ半導体層（ＮＰＬＳ１）が、前記基板層（ＳＵＢ）の一部であり、前記基板層（ＳＵＢ）が、前記第二の導電型または前記第一の導電型の半導体接触層として形成されており、１０μｍ〜４５０μｍまたは３５０μｍ〜１０００μｍの厚さを有することを特徴とする、請求項５または６記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項９】
前記第一の格子定数を有する第二の高ドープ半導体層（ＮＰＬＳ２）が、前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）と前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）との間に形成されており、前記第二の高ドープ半導体層（ＮＰＬＳ２）が、前記第二の導電型または前記第一の導電型のものであり、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および０．１μｍ超の層厚を有することを特徴とする、請求項１から８までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１０】
前記半導体接触領域（ＰＰＬ、ＮＰＬ）、ならびに前記半導体接触領域（ＰＰＬ、ＮＰＬ）と前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）の前記上側との間に配置された前記半導体層がそれぞれ、ＩｎＧａＡｓ化合物から成るか、またはＩｎＧａＡｓから成ることを特徴とする、請求項１から９までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１１】
前記第一の導電型がｐであり、前記第二の導電型がｎであるか、または前記第一の導電型がｎであり、前記第二の導電型がｐであることを特徴とする、請求項１から１０までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１２】
前記半導体接触領域（ＰＰＬ、ＮＰＬ）が、平面状の層として、またはバスタブ型に形成されていることを特徴とする、請求項１から１１までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１３】
前記第一の高ドープ半導体層（ＮＰＬＳ１）が、ＧａＡｓから成るか、またはＧａＡｓ化合物を含み、前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）および前記半導体接触領域（ＰＰＬ、ＮＰＬ）がそれぞれ、ＩｎＧａＡｓ化合物を含むか、またはＩｎＧａＡｓから成ることを特徴とする、請求項６から１１までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１４】
前記第二の高ドープ半導体層（ＮＰＬＳ２）および前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）および前記半導体接触領域（ＰＰＬ、ＮＰＬ）がそれぞれ、ＩｎＧａＡｓ化合物を含むか、またはＩｎＧａＡｓから成ることを特徴とする、請求項８から１２までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１５】
前記半導体接触領域（ＰＰＬ、ＮＰＬ）および前記半導体層が、モノリス状に形成されていることを特徴とする、請求項１から１４までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１６】
前記ドリフト層（ＮＭＩＤ、ＰＭＩＤ）が、ＩｎｘＧａ１−ｘＡｓから成り、式中、０．１＜ｘ＜０．６であることを特徴とする、請求項１から１５までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【請求項１７】
前記メタモルフィックバッファ層連続体（ＮＭＰ、ＰＭＰ）が、ＩｎｘＧａ１−ｘＡｓから成り、式中、０≦ｘ≦１であり、前記基板層（ＳＵＢ）に隣接する下側では、ｘ＝０またはｘ＝０〜０．０２であり、ｘが、前記下側から前記上側に向かって、ｘ＝０．６またはｘ＝０．４の限界値まで増加し、前記バッファ層連続体の個々の層間のｘの前記増加が、前記バッファ層連続体の前記下側から前記上側に向かって、段階的または直線的または別の形で上昇するように形成されていることを特徴とする、請求項１から１６までのいずれか１項記載の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオード（ＬＨＤ）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードに関する。
【０００２】
ドイツのＡｓｈｋｉｎａｚｉの「ＧａＡｓ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ」、ＩＳＢＮ９６５−７０９４−１９−４、８および９頁から、ＧａＡｓ製の耐高電圧性ＰＩＮ半導体ダイオードが知られている。
【０００３】
積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードおよび相応する製造方法は、独国特許出願公開第１０２０１６０１３５４０号明細書、独国特許出願公開第１０２０１６０１３５４１号明細書、独国特許出願公開第１０２０１６０１５０５６号明細書、独国特許出願公開第１０２０１７００２９３５号明細書、および独国特許出願公開第１０２０１７００２９３６号明細書の刊行物から知られている。
【０００４】
特開昭５５−８０３７５号公報および米国特許第３，９９５，３０３号明細書から、ＩｎＧａＡｓ層を有するフォトダイオードが知られている。ＩｎＰおよびＧａＡｓを接合する方法は、中国特許第１００３５６５０７号明細書から知られている。
【０００５】
この部類のダイオードは、２００Ｖ超の降伏電圧を有し、また低い順電圧のみならず僅かな直列抵抗を有して損失出力を低減すべきである。さらに、これらのダイオードは、ブロッキング方向に、１μＡ未満のできるだけ低い漏洩電流を有するべきである。
【０００６】
このことを背景として、本発明は、従来技術をさらに発展させる装置について記載することを課題とする。
【０００７】
本課題は、特許請求項１の特徴または特許請求項２の特徴を有する積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードにより解決される。本発明の有利な形態は、それぞれ従属請求項の対象である。
【０００８】
本発明の第一の対象によると、少なくとも局所的に形成された第一の金属端子接触層と、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および第一の格子定数を有する第一の導電型の高ドープ半導体接触領域とを有する積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードが提供される。
【０００９】
さらに、第一の格子定数および１０μｍ超の層厚を有する第二の導電型のドリフト層が設けられている。
【００１０】
さらに、０．２μｍ超〜２０μｍ未満の層厚を有する第二の導電型の高ドープメタモルフィックバッファ層連続体が形成されている。
【００１１】
メタモルフィックバッファ層連続体は、第一の格子定数を有する上側と、第二の格子定数を有する下側とを有し、第一の格子定数は、第二の格子定数よりも大きい。
【００１２】
メタモルフィックバッファ層連続体の上側は、ドリフト層の方向に配置されている。下側は、第二の金属端子接触部の方向に配置されている。
【００１３】
メタモルフィックバッファ層連続体の下側の下方には、第二の金属端子接触層が配置されている。
【００１４】
先に挙げられている領域および層は、挙げられた順序で配置されていることに留意されたい。
【００１５】
第二の金属端子接触層は、材料結合により半導体接触層と接続している。
【００１６】
高ドープ半導体接触領域およびドリフト層およびメタモルフィックバッファ層連続体はそれぞれ、ＩＩＩ−Ｖ化合物を含むか、またはＩＩＩ−Ｖ化合物の元素から成る。
【００１７】
本発明の第二の対象によると、少なくとも局所的に形成された第一の金属端子接触層と、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および第一の格子定数を有する第二の導電型の高ドープ半導体接触領域とを有する積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードが用意される。
【００１８】
さらに、第一の格子定数および１０μｍ超の層厚を有する第二の導電型のドリフト層が設けられている。
【００１９】
さらに、０．２μｍ超〜２０μｍ未満の層厚を有する第一の導電型の高ドープメタモルフィックバッファ層連続体が形成されている。
【００２０】
メタモルフィックバッファ層連続体は、第一の格子定数を有する上側と、第二の格子定数を有する下側とを有し、第一の格子定数は、第二の格子定数よりも大きい。
【００２１】
メタモルフィックバッファ層連続体の上側は、ドリフト層の方向に配置されており、メタモルフィックバッファ層連続体の下側は、第二の金属端子接触部の方向に配置されている。
【００２２】
メタモルフィックバッファ層連続体の下側の下方には、第二の金属端子接触層が配置されている。
【００２３】
先に挙げられている領域および層は、挙げられた順序で配置されていることに留意されたい。
【００２４】
第二の金属端子接触層は、材料結合により半導体接触層と接続している。
【００２５】
高ドープ半導体接触領域およびドリフト層およびメタモルフィックバッファ層連続体は、ＩＩＩ−Ｖ化合物を含むか、またはＩＩＩ−Ｖ化合物の元素から成る。
【００２６】
「ＩＩＩ−Ｖ化合物の元素から成る」という表現は、さらなるＩＩＩ−Ｖ元素なしで挙げられた物質からの化合物であると理解されるが、ドーパント、例えば、亜鉛またはケイ素またはスズまたは炭素が含まれていることに留意されたい。よって、例えば、「ＧａＡｓから成る」とは、ＩＩＩ−Ｖ元素として、ガリウムおよびヒ素のみが組み込まれているが、ＩｎまたはＡｌまたはＰなどは組み込まれていないことを意味する。
【００２７】
同様に、「を含む化合物」という表現は、例えばＧａＡｓの場合、ガリウムおよびヒ素のみならず、任意のドーパントに加えて、さらなるＩＩＩ−Ｖ元素、例えば、リン、アルミニウムまたはインジウムが含まれ得ることを意味する。
【００２８】
ＩＩＩ−Ｖ半導体層は、それぞれ互いに少なくとも部分的に平面状にまたは部分的にバスタブ型に形成されていることが好ましく、各ＩＩＩ−Ｖ半導体層の横向きの形成が、平面の形成に対して好ましくは同じ大きさである。
【００２９】
また、「半導体層」という用語は、「半導体領域」という用語と同義的に使用されることが好ましいことに留意されたい。ただし、「半導体領域」という用語は総じて、中間領域のバスタブ型の形成を示し、「半導体層」という用語は総じて、平面状の下側および／または平面状の上側を少なくとも有する層を示す。
【００３０】
金属端子接触層は、それぞれ導電性が非常に良好であり、１個または複数個の金属層を含むか、または１個または複数個の金属層から成り、金属層は、例えばＧｅおよび／またはＡｕおよび／またはＰｄのような化合物も含むことが好ましいことにも留意されたい。
【００３１】
これらの端子接触層により、直接的に隣接する高ドープ半導体接触層に対して、電気抵抗の低い接触部が製造される。ＩＩＩ−Ｖ半導体パワーダイオードの上側または下側の各半導体接触層が金属端子接触層に直接的に隣接して形成されていると理解される。
【００３２】
さらに、半導体パワーダイオードが、例えばリードフレームの形態の担体上に配置されていることにより、端子接触層が、好ましくはボンドワイヤを介して、コンタクトフィンガー（Ｋｏｎｔａｋｔｆｉｎｇｅｒｎ）、いわゆるピンと相互接続していると理解される。
【００３３】
高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードの降伏電圧は、２００Ｖ超であることにも留意されたい。殊に、高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードの降伏電圧は、３００Ｖ〜２０００Ｖの範囲、または６００Ｖ〜１２００Ｖの範囲、または１０００Ｖ〜１４００Ｖの範囲、または１２００Ｖ〜２０００Ｖの範囲にある。
【００３４】
格子定数が異なることの利点は、メタモルフィックバッファ層連続体の下方のＩＩＩ−Ｖ層またはＩＩＩ−Ｖ基板または第ＩＶ族基板よりもバンドギャップが小さなＩＩＩ−Ｖ化合物またはＩＩＩ−Ｖ材料をメタモルフィックバッファの上方で使用することが可能なことである。
【００３５】
すなわち、メタモルフィックバッファ層連続体により、メタモルフィックバッファ層連続体の上方にある高ブロッキングパワーダイオードの活性層を、電気的特性の観点で、下方にある層の電気的特性から少なくとも部分的に切り離すことができる。
【００３６】
殊に、活性層について、ＩＩＩ−Ｖ化合物は、ＧａＡｓよりも高い移動度およびＧａＡｓに比べて低い順電圧で成長することができる。そのために、ＩｎＰの格子定数の範囲にある格子定数を有する、またはＩｎＰの格子定数とちょうど同じ格子定数を有するＩｎＧａＡｓの化合物が使用されることが好ましい。
【００３７】
順電圧がより低いことで、通過時においてＩＩＩ−Ｖ半導体パワーダイオードによる損失が大幅に低減される。移動度がより高いことで、過渡電気特性、例えば、ＩＩＩ−Ｖ半導体パワーダイオードのスイッチング周波数および直列抵抗が改善される。他方で、成長基板として、安価なＩＩＩ−Ｖ材料、例えば、ＧａＡｓまたはＧｅを使用することができる。
【００３８】
別の利点は、ＩＩＩ−Ｖ半導体パワーダイオードの場合、ケイ素または部分的にＳｉＣとも比べて、殊に電子が、より小さな有効質量またはより高い移動度を有することである。
【００３９】
また、ＩＩＩ−Ｖ半導体パワーダイオードにより、Ｓｉに比べてより高い温度がｐ／ｎ遷移部で達成され、ＩＩＩ−Ｖ半導体ダイオードが破壊されることはない。よって、ＩＩＩ−Ｖ半導体ダイオードは、３００℃の温度、すなわち高温環境でも使用可能である。
【００４０】
ＳｉＣに比べたさらなる利点は、ＩＩＩ−Ｖ半導体パワーダイオードが、同等の電気的特性を有するＳｉＣ製の半導体構造物よりも、コスト面でかなり有利に製造可能なことである。
【００４１】
さらなる構成において、高ドープメタモルフィックバッファ層連続体は、第二の導電型または第一の導電型のものであり、５・１０１７Ｎ／ｃｍ３超、または１・１０１７Ｎ／ｃｍ３超、または３・１０１６Ｎ／ｃｍ３超、または１・１０１６Ｎ／ｃｍ３超のドーパント濃度を有する。
【００４２】
一実施形態において、半導体接触領域は、ドリフト層に直接的に隣接している。
【００４３】
あるいは、高ドープ半導体接触領域は、５・１０１５Ｎ／ｃｍ３未満のドーパント濃度および第一の格子定数および１μｍ〜３０μｍの厚さを有する第一の導電型のドープ中間層により、ドリフト層から隔てられている。
【００４４】
別の実施形態において、メタモルフィックバッファ層連続体は、ドリフト層に直接的に隣接している。あるいは、メタモルフィックバッファ層は、５・１０１５Ｎ／ｃｍ３未満のドーパント濃度および第一の格子定数および１μｍ〜３０μｍの厚さを有する第一の導電型のドープ中間層により、ドリフト層から隔てられている。
【００４５】
代替的なさらなる構成による中間層は、ドーパントとして、亜鉛および／またはケイ素および／または炭素を含むことが好ましい。中間層のドーパント濃度は、中間層に直接的に隣接している高ドープ半導体接触領域のドーパント濃度よりも低いことが好ましい。殊に、中間層のドーパント濃度は、２倍〜４桁倍（Ｆａｋｔｏｒ  ｖｏｎ  ｖｉｅｒ  Ｇｒｏｅｓｓｅｎｏｒｄｎｕｎｇｅｎ）の範囲で、中間層に直接的に隣接している高ドープ半導体接触領域のドーパント濃度よりも低い。
【００４６】
中間層のドーパント濃度は、ドリフト層のドーパント濃度よりも高いことが好ましい。中間層のドーパント濃度は、少なくとも２倍〜１００倍まで、または少なくとも１０倍〜５０倍まで、ドリフト層のドーパント濃度よりも高いことが最も好ましい。
【００４７】
すべての実施形態において、中間層が形成されている場合、中間層がドリフト層とは異なる導電型を有し、そのため、半導体パワーダイオードのｐ／ｎ遷移部がそれぞれドリフト層と中間層との間に形成されると理解される。
【００４８】
中間層は、ｐ−ドープされて形成されていることが好ましい。
【００４９】
さらなる構成において、第一の金属端子接触層は、材料結合により半導体接触領域と接続しており、第二の金属端子接触層は、材料結合により半導体接触層と接続している。
【００５０】
一実施形態において、メタモルフィックバッファ層連続体の下方には、第一の導電型または第二の導電型の基板層が設けられている。
【００５１】
基板層は、第二の格子定数を有し、ＧｅまたはＧａＡｓまたはＳｉまたはＩｎＰを含むことが好ましい。別の実施形態において、基板層は、ＧｅまたはＧａＡｓまたはＳｉまたはＩｎＰから成る。
【００５２】
さらなる構成において、ドリフト層と第二の金属端子層との間には、第一の導電型または第二の導電型の基板層が形成されており、この基板層は、ＩｎＰおよびＧａＡｓを有する層連続体を含むか、または層連続体ＩｎＰおよびＧａＡｓから成る。
【００５３】
さらなる構成において、メタモルフィックバッファ層連続体は、半導体接触層として形成されている。利点は、これにより、積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードが、バッファ層連続体の下方に形成されている基板よりも薄くなることである。積層型半導体パワーダイオードの直列抵抗が、層連続体の厚さが小さくなるほど減少すると理解される。
【００５４】
バッファ層連続体の総厚は、３０μｍ未満、または２０μｍ未満、または５μｍ未満、ただし０．２μｍ超であることが好ましい。これにより、ＩＩＩ−Ｖ半導体パワーダイオードの積層体の総厚は、１５μｍ〜３０μｍの範囲もしくは２０μｍ〜４０μｍの範囲にあるか、または６０μｍ未満、もしくは４０μｍ未満、もしくは１２０μｍ未満、もしくは１８０μｍ未満である。
【００５５】
一実施形態において、メタモルフィックバッファ層連続体は、ＩｎｘＧａ１−ｘＡｓから成り、式中、０≦ｘ≦１であり、下側では、ｘ＝０またはｘ＜０．０２であり、上側のｘは、下側のｘの値よりも大きい。限界値は、ｘ＜１、最も好ましくはｘ＜０．８またはｘ＜０．６またはｘ＜０．４であることが好ましい。
【００５６】
総じて、バッファ層連続体の個々の層間のｘは、バッファ層連続体の下側から上側に向かって増加し、直接連続する層が少ない代替的な実施形態においては、ｘの値はいくらか減少する。複数層のバッファ層連続体の間では、ｘの値は、２個の直接連続する層の間で増加する。ここで、ｘは、段階的または直線的または別の形で増加する。
【００５７】
メタモルフィックバッファ層連続体の上側のｘの値がメタモルフィックバッファ層連続体の下側のｘの値よりも常に大きいことにより、上側の格子定数が下側の格子定数よりも大きくなる。相応して、上側のバンドギャップが、メタモルフィックバッファ層連続体の下側よりも小さくなる。これにより、半導体パワーダイオードの順電圧が低下する。
【００５８】
さらなる構成において、ｘの値は、下側から上側に向かって一律に増加する。別のさらなる構成において、バッファ層連続体の上側近くのｘの値は、局所的最大値または局所的最小値を有し、上側の方向に減少または増加する。バッファ層連続体の各層内部のｘの値は、一定であることが好ましい。
【００５９】
代替的な実施形態において、メタモルフィックバッファ層連続体と第二の金属端子接触層との間には、半導体接触層を形成する第一の高ドープ半導体層が配置されており、第一の高ドープ半導体層は、第二の格子定数を有する。
【００６０】
第一の高ドープ半導体層は、第二の導電型または第一の導電型のものである。第一の高ドープ半導体層は、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および０．１μｍ超の層厚を有することが好ましい。
【００６１】
あるいは、第一の高ドープ半導体層は、５・１０１８Ｎ／ｃｍ３〜５・１０１９Ｎ／ｃｍ３のドーパント濃度および０．５μｍ〜４μｍの層厚を有する。
【００６２】
別の実施形態において、第一の高ドープ半導体層は、メタモルフィックバッファ層連続体の下方に基板層の一部として形成されている。一実施形態において、基板層は、ＧａＡｓまたはＧｅから成り、ＧａＡｓ基板層の場合、下側のＩｎｘＧａ１−ｘＡｓメタモルフィックバッファのｘの値はゼロであり、Ｇｅ基板層の場合、下側のＩｎｘＧａ１−ｘＡｓメタモルフィックバッファのｘの値は０〜０．０２である。
【００６３】
一実施形態において、基板層は、第二の導電型または第一の導電型の半導体接触層として形成されている。基板層の厚さは、１０μｍ〜２５０μｍであることが好ましい。あるいは、基板層の厚さは、５０μｍ〜１３０μｍまたは１５０μｍ〜６５０μｍであることが好ましい。
【００６４】
さらなる構成において、第一の格子定数を有する第二の高ドープ半導体層が、メタモルフィックバッファ層連続体とドリフト層との間に形成されている。第二の高ドープ半導体層は、第二の導電型または第一の導電型のものであり、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および０．１μｍ超の層厚を有する。
【００６５】
あるいは、第二の高ドープ半導体層は、５・１０１８Ｎ／ｃｍ３〜５・１０１９Ｎ／ｃｍ３のドーパント濃度および０．５μｍ〜４μｍまたは０．３μｍ〜１０μｍの層厚を有する。
【００６６】
一実施形態において、半導体接触領域、ならびに半導体接触領域とメタモルフィックバッファ層連続体の上側との間に配置された半導体層はそれぞれ、ＩｎＧａＡｓ化合物を含むか、またはＩｎＧａＡｓから成る。
【００６７】
別の実施形態において、第一の導電型がｐであり、第二の導電型がｎであるか、または第一の導電型がｎであり、第二の導電型がｐである。
【００６８】
半導体接触領域は、平面状の層として、またはバスタブ型に形成されていることが好ましい。殊に、エピタキシャル形成の場合、高ドープ半導体接触領域は、平面状の層として形成されており、埋め込みの場合、高ドープ半導体接触領域は、好ましくはバスタブ型として形成されており、ここで、半導体接触領域を形成するために、ドーパントがドリフト層の領域に埋め込まれている。
【００６９】
さらなる構成において、第一の高ドープ半導体層はＧａＡｓから成るか、または第一の半導体層はＧａＡｓ化合物を含む。ドリフト層および半導体接触領域は、それぞれＩｎＧａＡｓ化合物を含むか、またはそれぞれＩｎＧａＡｓから成ることが好ましい。
【００７０】
別のさらなる構成において、第二の高ドープ半導体層およびドリフト層および半導体接触領域はそれぞれ、ＩｎＧａＡｓ化合物を含むか、または第二の半導体接触層およびドリフト層および半導体接触領域はそれぞれ、ＩｎＧａＡｓから成り、ドリフト層は、好ましくはＩｎｘＧａ１−ｘＡｓから成り、式中、０．１＜ｘ＜０．６である。
【００７１】
一実施形態において、半導体接触領域および半導体層は、モノリス状に形成されており、すなわち、半導体パワーダイオードの層は、半導体接合部なしで互いに積層型に配置されている。
【００７２】
以下で、本発明について、図面を参照してより詳細に説明する。ここで、類似した部分には、同じ名称を付ける。図示される実施形態は、大幅に概略化したものであり、すなわち、間隔、ならびに横方向および垂直方向の延伸部分は、縮尺通りではなく、特に記載されていない限り、互いに導出可能な幾何学的関係も示してはいない。
【図面の簡単な説明】
【００７３】
【図１】半導体パワーダイオードの本発明による第一の実施形態の横断面図を示す。
【図２】半導体パワーダイオードの本発明による第二の実施形態の横断面図を示す。
【図３】半導体パワーダイオードの本発明による第三の実施形態の横断面図を示す。
【図４】半導体パワーダイオードの本発明による第四の実施形態の横断面図を示す。
【図５】半導体パワーダイオードの本発明による第五の実施形態の横断面図を示す。
【図６】半導体パワーダイオードの本発明による第六の実施形態の横断面図を示す。
【図７】半導体パワーダイオードの本発明による第七の実施形態の横断面図を示す。
【図８】半導体パワーダイオードの本発明による第八の実施形態の横断面図を示す。
【図９】半導体パワーダイオードの本発明による第九の実施形態の横断面図を示す。
【図１０】半導体パワーダイオードの本発明による第十の実施形態の横断面図を示す。
【００７４】
見やすさの理由から、すべての図において、それぞれＩＩＩ−Ｖ半導体パワーダイオードの断面図または横断面図のみが図示されている。
【００７５】
ただし、断面図に図示されるＩＩＩ−Ｖ半導体パワーダイオードはすべて、上面図において、正方形の周囲、または長方形の周囲、または角の丸まった長方形の周囲、または円形の周囲を有することに留意されたい。
【００７６】
すなわち、上面図において、ＩＩＩ−Ｖ半導体パワーダイオードは、各横断面図と同じ層連続体を示す。
【００７７】
半導体接触領域および半導体層がそれぞれ、ＩＩＩ−Ｖ化合物を含むか、またはＩＩＩ−Ｖ化合物の元素から成り、各半導体領域および各半導体層がそれぞれ、上側および下側を有することも当てはまる。
【００７８】
ここで、上側はそれぞれ、層積層体の上側に配置された金属接触部または金属端子接触部の方向を指し、下側はそれぞれ、層積層体の下側に配置された金属接触部または金属端子接触部の方向を指す。
【００７９】
また、すべての実施形態について、「中間層」という用語は、「中間領域」という用語と同義的に使用されることが好ましいことに留意されたい。
【００８０】
ただし、「中間領域」という用語または「半導体接触領域」という用語は総じて、バスタブ型の形成を示し、それに対して、「中間層」または「半導体接触層」という用語は総じて、少なくとも１個の平面状の下側および／または平面状の上側を有する層をそれぞれ示す。
【００８１】
殊に、図示されるメタモルフィックバッファは、多数のＩＩＩ−Ｖ半導体層を含むか、または多数のＩＩＩ−Ｖ半導体層から成り、格子定数は、総じてＩＩＩ−Ｖ半導体層に応じて変化する。
【００８２】
ここで、多数とは、少なくとも３個および最大３０個の数、または少なくとも５個および最大１０個の数の半導体層であると理解される。さらに、メタモルフィックバッファは、それぞれできるだけ抵抗が低くなるように、すなわち高ドープで形成されている。
【００８３】
さらに、図示される実施形態すべてについて、ＩＩＩ−Ｖ半導体パワーダイオードが上側および下側を有し、好ましくは、下側に形成された金属端子接触層を用いて、ＩＩＩ−Ｖ半導体パワーダイオードが、いわゆる「ＤＩＥ」として、金属フレームまたは金属担体と称される、また「リードフレーム」とも称される土台に配置されていることが当てはまる。
【００８４】
下側の金属端子接触層を、できるだけ大きく、殊に面全体に形成することにより、土台への熱結合が改善される。
【００８５】
図１は、ｐ／ｎ構造の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードＬＨＤを示す。
【００８６】
半導体パワーダイオードＬＨＤは、局所的に形成された第一の金属端子接触層Ｍ１と、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および第一の格子定数を有するｐ＋高ドープ半導体接触領域ＰＰＬとを有する。
【００８７】
半導体接触領域ＰＰＬは、バスタブ型に形成されており、好ましくはマスクプロセスおよび埋め込みプロセスにより製造される。ここで、ドーパントは、ｎ−ドリフト層またはｐ−ドリフト層の領域に導入され、好ましくは、ドーパントは、温度処理により活性化させられる。第一の金属端子接触層Ｍ１およびｐ＋高ドープ半導体接触領域ＰＰＬは、材料結合により互いに接続している。
【００８８】
ｐ＋高ドープ半導体接触領域ＰＰＬとｎ−ドリフト層ＮＭＩＤとの間には、ｐ−中間領域ＰＭＩがバスタブ型に形成されて配置されており、そのため、ｐ＋高ドープ半導体接触領域ＰＰＬは、すべての面でｎ−ドリフト層ＮＭＩＤにより隔てられている。ｐ−ドープ中間領域は、任意であるため、破線で描かれており、すなわち、図示されていない一実施形態では、ｐ−中間領域は形成されていない。ｐ−中間領域ＰＭＩがない場合、ｐ＋高ドープ半導体接触領域ＰＰＬが材料結合によりｎ−ドリフト層ＮＭＩＤと接続していると理解される。
【００８９】
ｐ−中間領域ＰＭＩは、ｐ＋高ドープ半導体接触領域ＰＰＬよりも小さく、かつｎ−ドリフト層ＮＭＩＤよりも大きなドープを有し、材料結合によりｐ＋高ドープ半導体接触領域ＰＰＬおよびｎ−ドリフト層ＮＭＩＤと接続している。ｐ−中間領域ＰＭＩは、５・１０１５Ｎ／ｃｍ３未満のドーパント濃度および第一の格子定数および１μｍ〜３０μｍの厚さを有する。
【００９０】
ＩＩＩ−Ｖ半導体パワーダイオードＬＨＤは、第一の格子定数および１０μｍ超の層厚を有するｎ−ドリフト層ＮＭＩＤのみならず、１・１０１７Ｎ／ｃｍ３超のドーパント濃度および０．２μｍ超〜２０μｍ未満の層厚を有するｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰも有する。ｎ−ドリフト層ＮＭＩＤおよびｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰは、材料結合により互いに接続している。
【００９１】
メタモルフィックバッファ層連続体ＮＭＰは、第一の格子定数を有する上側と、第二の格子定数を有する下側とを有し、第一の格子定数は、第二の格子定数よりも大きい。メタモルフィックバッファ層連続体ＮＭＰの上側は、ドリフト層ＮＭＩＤの方向に配置されている。
【００９２】
メタモルフィックバッファ層連続体ＮＭＰの下側には、第二の金属端子接触層Ｍ２が形成されており、第二の金属端子接触層Ｍ２は、材料結合によりメタモルフィックバッファ層連続体ＮＭＰと接続している。
【００９３】
先に挙げられている領域および層は、挙げられた順序で配置されている。
【００９４】
図示されていない代替的な実施形態において、高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードは、さらなるＩＩＩ−Ｖ半導体層を、殊にｐ／ｎ遷移部に、および／または１・１０１７Ｎ／ｃｍ３超のドーパント濃度を有する非常にドープの多い半導体層または半導体領域と、５・１０１７Ｎ／ｃｍ３未満のドーパント濃度を有する低ドープ半導体層または半導体領域との間に含む。
【００９５】
図２は、ｎがｐの上にある構造の積層型高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードＬＨＤを示す。半導体パワーダイオードＬＨＤは、局所的に形成された第一の金属端子接触層Ｍ１と、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および第一の格子定数を有するｎ＋高ドープ半導体接触領域ＮＰＬとを有する。
【００９６】
半導体接触領域ＮＰＬは、バスタブ型に形成されており、好ましくはマスクプロセスおよび埋め込みプロセスにより製造される。第一の金属端子接触層Ｍ１およびｎ＋高ドープ半導体接触領域ＮＰＬは、材料結合により互いに接続している。
【００９７】
ｎ＋高ドープ半導体接触領域ＮＰＬとｐ−ドリフト層ＰＭＩＤとの間には、ｎ−中間領域またはｎ−中間層ＮＭＩがバスタブ型に形成されて配置されており、そのため、ｎ＋高ドープ半導体接触領域ＮＰＬは、すべての面でｐ−ドリフト層ＰＭＩＤにより隔てられている。ｎ−ドープ中間領域は、任意の半導体層として破線で描かれており、すなわち、図示されていない一実施形態では、ｎ−中間領域は形成されていない。
【００９８】
ｎ−中間領域ＮＭＩがない場合、ｎ＋高ドープ半導体接触領域ＮＰＬが材料結合によりｐ−ドリフト層ＰＭＩＤと接続していると理解される。
【００９９】
ｎ−中間領域ＮＭＩは、ｎ＋高ドープ半導体接触領域ＮＰＬよりも小さく、かつｐ−ドリフト層ＰＭＩＤよりも大きなドープを有し、材料結合によりｎ＋高ドープ半導体接触領域ＮＰＬおよびｐ−ドリフト層ＰＭＩＤと接続している。ｎ−中間領域ＮＭＩは、５・１０１５Ｎ／ｃｍ３未満のドーパント濃度および第一の格子定数および１μｍ〜３０μｍの厚さを有する。
【０１００】
ＩＩＩ−Ｖ半導体パワーダイオードＬＨＤは、第一の格子定数および１０μｍ超の層厚を有するｐ−ドリフト層ＰＭＩＤのみならず、１・１０１７Ｎ／ｃｍ３超のドーパント濃度および０．２μｍ超〜２０μｍ未満の層厚を有するｐ＋高ドープメタモルフィックバッファ層連続体ＰＭＰも有する。ｐ−ドリフト層ＰＭＩＤおよびｐ＋高ドープメタモルフィックバッファ層連続体ＰＭＰは、材料結合により互いに接続している。
【０１０１】
ｐ＋メタモルフィックバッファ層連続体ＰＭＰは、上側に第一の格子定数と、下側に第二の格子定数とを有し、第一の格子定数は、第二の格子定数よりも大きい。メタモルフィックバッファ層連続体ＰＭＰの上側は、ドリフト層ＰＭＩＤの方向に配置されている。
【０１０２】
メタモルフィックバッファ層連続体ＰＭＰの下側には、第二の金属端子接触層Ｍ２が形成されており、第二の金属端子接触層Ｍ２は、材料結合によりメタモルフィックバッファ層連続体ＰＭＰと接続している。
【０１０３】
先に挙げられている領域および層は、挙げられた順序で配置されている。図示されていない代替的な実施形態において、高ブロッキングＩＩＩ−Ｖ半導体パワーダイオードは、さらなるＩＩＩ−Ｖ半導体層を、殊にｐ／ｎ遷移部に、および／または１・１０１７Ｎ／ｃｍ３超のドーパント濃度を有する非常にドープの多い半導体層または半導体領域と、５・１０１７Ｎ／ｃｍ３未満のドーパント濃度を有する非常にドープの少ない半導体層または半導体領域との間に含む。
【０１０４】
図３には、第三の実施形態が図示されている。以下では、図１との関連で図示される実施形態に対する差異についてのみ説明する。
【０１０５】
中間層ＰＭＩおよび高ドープ半導体接触層ＰＰＬｐ＋は、それぞれ平面状に形成されている。このような層構成物は、エピタキシャルプロセスにより、殊にＭＯＶＰＥ設備を用いて製造される。ｐ−ドープ中間層は、任意であるため、破線で描かれており、すなわち、図示されていない一実施形態では、ｐ中間層は形成されていない。
【０１０６】
図４には、第四の実施形態が図示されている。以下では、図２との関連で図示される実施形態に対する差異についてのみ説明する。
【０１０７】
中間層ＮＭＩおよび高ドープ半導体接触層ＮＰＬｎ＋は、それぞれ平面状に形成されている。このような層構成物は、エピタキシャルプロセスにより、殊にＭＯＶＰＥ設備を用いて製造される。ｎ−ドープ中間層は、任意であるため、破線で描かれており、すなわち、図示されていない一実施形態では、ｎ中間層は形成されていない。
【０１０８】
図５には、第五の実施形態が図示されている。以下では、図１との関連で図示される実施形態に対する差異についてのみ説明する。
【０１０９】
バスタブ型に形成された高ドープｐ＋半導体接触領域ＰＰＬには、材料結合によりｐ−ドリフト層ＰＭＩＤが接続しており、ｐ＋半導体接触領域ＰＰＬは、ｐ−ドリフト層ＰＭＩＤへの埋め込みにより作製されている。これにより、上側のｐ−ドリフト層は、もはや平面状に形成されてはいない。
【０１１０】
ｐ−ドリフト層ＰＭＩＤには、材料結合によりｎ−ドープ中間層ＮＭＩおよび高ドープバッファ層ＮＭＰが接続しており、下側のｐ−ドリフト層ＰＭＩＤと、上側および下側のｎ−ドープ中間層ＮＭＩと、上側および下側の高ドープバッファ層ＮＭＰとは、平面状に形成されている。
【０１１１】
ｎ−ドープ中間層ＮＭＩは、任意であるため、破線で描かれており、すなわち、図示されていない一実施形態では、ｎ−中間層ＮＭＩは形成されていない。ｎ−中間層ＮＭＩがない場合、ｐ−ドリフト層ＰＭＩＤの下側が材料結合によりｎ＋メタモルフィックバッファ層連続体ＮＭＰの上側と接続していると理解される。
【０１１２】
図６には、第六の実施形態が図示されている。以下では、図２との関連で図示される実施形態に対する差異についてのみ説明する。
【０１１３】
バスタブ型に形成された高ドープｎ＋半導体接触領域ＮＰＬには、材料結合によりｎ−ドリフト層ＮＭＩＤが接続しており、ｎ＋半導体接触領域ＮＰＬは、ｎ−ドリフト層ＮＭＩＤへの埋め込みにより作製されている。これにより、上側のｎ−ドリフト層ＮＭＩＤは、もはや平面状に形成されてはいない。
【０１１４】
ｎ−ドリフト層ＮＭＩＤには、材料結合によりｐ−ドープ中間層ＰＭＩおよび高ドープバッファ層が接続しており、下側のｎ−ドリフト層ＮＭＩＤと、上側および下側のｐ−ドープ中間層ＰＭＩと、上側および下側の高ドープバッファ層ＰＭＰとは、平面状に形成されている。
【０１１５】
ｐ−ドープ中間層ＰＭＩは、任意であるため、破線で描かれており、すなわち、図示されていない一実施形態では、ｐ−中間層ＰＭＩは形成されていない。ｐ−中間層ＰＭＩがない場合、ｎ−ドリフト層ＮＭＩＤの下側が材料結合によりｐ＋メタモルフィックバッファ層連続体ＰＭＰの上側と接続していると理解される。
【０１１６】
図７には、第七の実施形態が図示されている。以下では、図５との関連で図示される実施形態に対する差異についてのみ説明する。
【０１１７】
層状に形成された高ドープｐ＋半導体接触領域ＰＰＬには、材料結合によりｐ−ドリフト層ＰＭＩＤが接続しており、ｐ＋半導体接触領域ＰＰＬは、エピタキシャルプロセス工程により作製されている。これにより、ｐ＋半導体接触領域ＰＰＬおよびｐ−ドリフト層ＰＭＩＤは、それぞれ平面状に形成されている。
【０１１８】
図８には、第八の実施形態が図示されている。以下では、図６との関連で図示される実施形態に対する差異についてのみ説明する。
【０１１９】
層状に形成された高ドープｎ＋半導体接触領域ＮＰＬには、材料結合によりｎ−ドリフト層ＮＭＩＤが接続しており、ｎ＋半導体接触領域ＮＰＬは、エピタキシャルプロセス工程により作製されている。これにより、ｎ＋半導体接触領域ＮＰＬおよびｎ−ドリフト層ＮＭＩＤは、それぞれ平面状に形成されている。
【０１２０】
図９には、ｐがｎの上にある構造の第９の実施形態が図示されている。以下では、図１および図３との関連で図示される実施形態に対する差異についてのみ説明する。
【０１２１】
積層型半導体パワーダイオードＬＨＤの上側に局所的に形成された第一の金属端子接触層Ｍ１は、材料結合により、ＩｎＧａＡｓ化合物から成るｐ＋高ドープ半導体接触層ＰＰＬの上側と接続している。ｐ＋高ドープ半導体接触層ＰＰＬは、その下側が、材料結合により、ＩｎＧａＡｓ化合物から成るｐ−中間層ＰＭＩの上側と接続している。ｐ−中間層ＰＭＩおよび高ドープ半導体接触層ｐ＋は、それぞれ平面状に形成されており、どちらの層構成物も、好ましくはエピタキシャルプロセスにより、殊にＭＯＶＰＥ設備を用いて製造されている。
【０１２２】
ｐ−中間層ＰＭＩの下側は、材料結合により、ＩｎＧａＡｓ化合物から成る平面状に形成されたｎ−ドリフト層ＮＭＩＤの上側と接続している。
【０１２３】
ｎ−ドリフト層ＮＭＩＤの下側は、材料結合により、ＩｎＧａＡｓ化合物から成る平面状に形成されたｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰの上側と接続している。
【０１２４】
ｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰの上側が、ｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰの上側にあるＩｎＧａＡｓ半導体層と同じ格子定数を有すると理解される。すなわち、上にあるＩｎＧａＡｓ半導体層は、互いに格子が適合している。ＩｎＧａＡｓ層は、ＩｎＰの格子定数を有することが好ましい。
【０１２５】
ｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰの下側は、材料結合により、ｎ＋ドープＧａＡｓ基板ＳＵＢの上側と接続している。ｎ＋ドープＧａＡｓ基板は、薄くされていないことが好ましい。例えば、４インチのＧａＡｓシートは約４５０μｍの厚さを有し、６インチのＧａＡｓシートは約６５０μｍの厚さを有する。
【０１２６】
ｎ＋ドープＧａＡｓ基板ＳＵＢの下側は、材料結合により、面全体に形成された第二の金属端子層Ｍ２と接続している。第二の金属端子層Ｍ２は、Ａｕおよび／またはＰｄおよび／またはＧｅからの合金から成ることが好ましい。
【０１２７】
図示されていない一実施形態において、ＩｎＧａＡｓ化合物から成るさらなる層が間に形成されていることにより、ＩｎＧａＡｓ化合物から成る個々の半導体層は、少なくとも部分的に、材料結合によっては互いに接続していない。例えば、ｎ−ドリフト層ＮＭＩＤとｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰとの間には、さらなるｎ−ドープ中間層が配置されており、さらなるｎ−ドープ中間層は、１３μｍ〜１５μｍの厚さを有する。さらに、さらなる中間層のドープは、ｎ−ドリフト層ＮＭＩＤのドープよりも多いが、ｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰのドープよりも少ない。
【０１２８】
ｐがｎの上にある構造の代わりに、ｎがｐの上にある構造も、図４または６または８との関連で図示される実施形態に相応して形成可能であることにも留意されたい。
【０１２９】
図１０には、第十の実施形態が図示されている。以下では、図９との関連で図示される実施形態に対する差異についてのみ説明する。
【０１３０】
ｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰと第二の金属端子接触層Ｍ２との間には、半導体接触層として形成されたＧａＡｓ製のｎ＋第一の高ドープ半導体層ＮＰＬＳ１が配置されている。第一の高ドープ半導体層ＮＰＬＳ１は、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および０．１μｍ超〜１０μｍ未満または５μｍ未満の層厚を有する。
【０１３１】
ｎ−ドリフト層ＮＭＩＤとｎ＋高ドープメタモルフィックバッファ層連続体ＮＭＰとの間には、ＩｎＧａＡｓ化合物製のｎ＋第二の高ドープ半導体層ＮＰＬＳ２が配置されている。ｎ＋第二の高ドープ半導体層ＮＰＬＳ２の格子定数が、その上にあるｎ−ドリフト層ＮＭＩＤの格子定数に相応する、すなわち、ｎ＋第二の高ドープ半導体層ＮＰＬＳ２およびｎ−ドリフト層ＮＭＩＤが、互いに格子が適合していると理解される。
【０１３２】
ｎ＋第二の高ドープ半導体層ＮＰＬＳ２は、１・１０１８Ｎ／ｃｍ３超のドーパント濃度および０．１μｍ超の層厚を有する。
【図１】
2020184622.tif 000003
【図２】
2020184622.tif 000004
【図３】
2020184622.tif 000005
【図４】
2020184622.tif 000006
【図５】
2020184622.tif 000007
【図６】
2020184622.tif 000008
【図７】
2020184622.tif 000009
【図８】
2020184622.tif 000010
【図９】
2020184622.tif 000011
【図１０】
2020184622.tif 000012
【外国語明細書】
2020184622.tif 000013
2020184622.tif 000014
2020184622.tif 000015
2020184622.tif 000016
2020184622.tif 000017
2020184622.tif 000018
2020184622.tif 000019
2020184622.tif 000020
2020184622.tif 000021
2020184622.tif 000022
2020184622.tif 000023
2020184622.tif 000024
2020184622.tif 000025
2020184622.tif 000026
2020184622.tif 000027
2020184622.tif 000028
2020184622.tif 000029
2020184622.tif 000030
2020184622.tif 000031
2020184622.tif 000032
2020184622.tif 000033
2020184622.tif 000034
2020184622.tif 000035
2020184622.tif 000036
2020184622.tif 000037
2020184622.tif 000038
2020184622.tif 000039
2020184622.tif 000040
2020184622.tif 000041
2020184622.tif 000042
2020184622.tif 000043
2020184622.tif 000044
2020184622.tif 000045
2020184622.tif 000046
2020184622.tif 000047