(57)【要約】      （修正有）【課題】表示デバイスで電圧変動が生じても、当該電圧変動に伴う画像劣化を良好に抑えることが可能なドライバを含む半導体装置を提供すること。【解決手段】本発明は、ガンマ特性に沿った第１〜第ｋの代表階調電圧を生成し、第１〜第ｋの代表階調電圧に基づき第１〜第Ｎの階調電圧を生成する階調電圧生成部と、第１〜第Ｎの階調電圧のうちから表示データに対応した１つの階調電圧を選択し、選択した１つの階調電圧を示す信号を駆動信号として表示デバイスのソースラインに印加する駆動部と、表示セルを発光させる電源電圧に電圧変動が生じた場合に、第１〜第ｋの代表階調電圧のうちの少なくとも１つに電圧変動に対応した電圧変動を生じさせる変動電圧重畳部と、を有する。【選択図】図５
2020067640.tif 000002
【特許請求の範囲】
【請求項１】
表示データにて表される輝度レベルに対応した駆動信号を受けるソースラインと、電源電圧に基づき前記ソースラインで受けた前記駆動信号に対応した輝度で発光する表示セルと、を含む表示デバイスを駆動する半導体装置であって、
ガンマ特性に沿った第１〜第ｋ（ｋは２以上の整数）の代表階調電圧を生成し、前記第１〜第ｋの代表階調電圧に基づき第１〜第Ｎ（Ｎはｋより大なる整数）の階調電圧を生成する階調電圧生成部と、
前記第１〜第Ｎの階調電圧のうちから前記表示データに対応した１つの階調電圧を選択し、選択した前記１つの階調電圧を示す信号を前記駆動信号として前記ソースラインに印加する駆動部と、
前記電源電圧に電圧変動が生じた場合に、前記第１〜第ｋの代表階調電圧のうちの少なくとも１つに前記電圧変動に対応した電圧変動を生じさせる変動電圧重畳部と、を有することを特徴とする半導体装置。
【請求項２】
前記階調電圧生成部は、
互いに異なる電圧値を有する複数の基本階調電圧を生成する基本階調電圧生成部と、
前記複数の基本階調電圧のうちで赤色用のガンマ特性に沿ったｋ個を赤色用の第１〜第ｋの代表階調電圧とし、前記赤色用の第１〜第ｋの代表階調電圧に基づき赤色用の第１〜第Ｎの階調電圧を生成する赤ガンマ補正回路と、
前記複数の基本階調電圧のうちで緑色用のガンマ特性に沿ったｋ個を緑色用の第１〜第ｋの代表階調電圧とし、前記緑色用の第１〜第ｋの代表階調電圧に基づき緑色用の第１〜第Ｎの階調電圧を生成する緑ガンマ補正回路と、
前記複数の基本階調電圧のうちで青色用のガンマ特性に沿ったｋ個を青色用の第１〜第ｋの代表階調電圧とし、前記青色用の第１〜第ｋの代表階調電圧に基づき青色用の第１〜第Ｎの階調電圧を生成する青ガンマ補正回路と、を含み、
前記変動電圧重畳部は、前記赤ガンマ補正回路、前記緑ガンマ補正回路、及び前記青ガンマ補正回路の各々において、前記第１〜第ｋの代表階調電圧のうちの少なくとも１つに、前記電源電圧に生じた電圧変動に対応した電圧変動を生じさせることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１〜第ｋの代表階調電圧を伝送する第１〜第ｋのラインを含み、
前記変動電圧重畳部は、自身の第１の電極に前記電源電圧が印加されており、自身の第２の電極が前記第１〜第ｋのラインのうちの少なくとも１つに接続されているキャパシタを含むことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記変動電圧重畳部は、
オペアンプと、
一端に前記第１〜第ｋの代表階調電圧のうちの１つが印加されており、他端が前記オペアンプの非反転入力端子に接続されている第１の抵抗と、
一端に前記電源電圧が印加されており、他端が前記オペアンプの非反転入力端子に接続されている第２の抵抗と、
一端に前記電源電圧の基準となる基準電源電圧が印加されており、他端が前記オペアンプの反転入力端子に接続されている第３の抵抗と、
一端に前記オペアンプの反転入力端子が接続されており、他端が前記オペアンプの出力端子に接続されている第４の抵抗と、を有することを特徴とする請求項１又は２に記載の半導体装置。
【請求項５】
前記変動電圧重畳部は、
前記第１〜第ｋの代表階調電圧のうちで最大の電圧値を有する１つの代表階調電圧に、前記電源電圧に生じた電圧変動に対応した電圧変動を生じさせることを特徴とする請求項１〜４のいずれか１に記載の半導体装置。
【請求項６】
前記表示セルは、
発光素子と、
前記ソースラインで受けた前記駆動信号を自身の第１の電極で受け、第２の電極に前記電源電圧が印加されている保持キャパシタと、
前記電源電圧がソースに印加されていると共に前記駆動信号がゲートに供給されており、前記駆動信号に応じた電流を前記発光素子に供給するトランジスタと、を含み、
前記変動電圧重畳部に含まれる前記キャパシタは、前記保持キャパシタの静電容量に対応した静電容量を有することを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記表示デバイスは、前記複数の表示セル各々に前記電源電圧を供給する電源供給ラインと、前記電源供給ラインに接続されている端子と、を含み、
前記キャパシタの前記第１の電極が前記端子に接続されていることを特徴とする請求項３又は６に記載の半導体装置。
【請求項８】
前記変動電圧重畳部が、前記階調電圧生成部内に設けられていることを特徴とする請求項１〜７のいずれか１に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号に応じて表示デバイスを駆動する表示ドライバを含む半導体装置に関する。
【背景技術】
【０００２】
現在、液晶表示パネルや有機エレクトロルミネッセンス（以下、有機ＥＬと称する）表示パネルを表示デバイスとして搭載したテレビや各種モバイル端末が製品化されている。
【０００３】
表示デバイスとしての例えば液晶表示パネルには、複数のソース電極と、複数のゲート電極とが交叉して配置されている。当該液晶表示パネルにおけるソース電極とゲート電極との各交叉部には、一対の液晶電極に挟まれた容量性の液晶層と、トランジスタと、を含む表示素子が形成されている。かかるトランジスタのソース端はソース電極に接続されており、ドレイン端は当該一対の液晶電極のうちの一方の液晶電極に接続されている。他方の液晶電極には、コモン電圧が印加されている。
【０００４】
また、このような液晶表示パネルを駆動する表示ドライバとして、階調電圧生成回路と、階調電圧選択回路と、を含むものが知られている（例えば、特許文献１参照）。
【０００５】
階調電圧生成回路は、複数の抵抗が直列に接続されて構成されたラダー抵抗を含み、当該ラダー抵抗中の各抵抗の一端の電圧からなる複数の電圧からガンマ特性に沿った複数の電圧を選択することで、ガンマ補正が施された複数の階調電圧を得る。
【０００６】
階調電圧選択回路は、複数の階調電圧のうちから表示データによって表される輝度レベルに対応した１つを、ソース電極に印加する階調電圧として選択し、これを出力する。
【０００７】
ところで、液晶表示パネルでは、表示画像の内容によっては、各表示素子内において、ソース電極及びトランジスタを介して容量性の液晶部に印加される階調電圧の電圧値が大幅に変化し、それに伴い一時的にコモン電圧が変動する場合がある。よって、当該コモン電圧の変動分が階調電圧に反映されてしまい、画質劣化が生じる虞があった。
【０００８】
そこで、上記表示ドライバでは、表示デバイスのコモン電圧と基準電圧との差部をコモン電圧の変動分として求め、これを補正電圧として上記したラダー抵抗中の特定の抵抗の一端に印加している。よって、階調電圧選択回路から出力された階調電圧の電圧値が補正電圧の分だけレベルシフトし、コモン電圧に生じている電圧変動分が相殺される。これにより、コモン電圧の電圧変動に伴う画質劣化が抑制される。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２０１６−２０６２８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
ところで、上記した表示ドライバでは、表示デバイスのコモン電圧と基準電圧との差を補正電圧として生成する為に、オペアンプを含む反転増幅回路を採用している。よって、コモン電圧に電圧変動が生じてから、そのコモン電圧の変動分が階調電圧に反映されるまでには、ガンマ補正を担う回路の他に反転増幅回路による遅延が介在する。
【００１１】
これにより、コモン電圧に生じた電圧変動区間の先頭部では、かかる電圧変動分を相殺することができないので、画質劣化を良好に抑えることができないという問題があった。
【００１２】
そこで、本発明は、表示デバイスで電圧変動が生じても、当該電圧変動に伴う画像劣化を良好に抑えることが可能なドライバを含む半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る半導体装置は、表示データにて表される輝度レベルに対応した駆動信号を受けるソースラインと、電源電圧に基づき前記ソースラインで受けた前記駆動信号に対応した輝度で発光する表示セルと、を含む表示デバイスを駆動する半導体装置であって、ガンマ特性に沿った第１〜第ｋ（ｋは２以上の整数）の代表階調電圧を生成し、前記第１〜第ｋの代表階調電圧に基づき第１〜第Ｎ（Ｎはｋより大なる整数）の階調電圧を生成する階調電圧生成部と、前記第１〜第Ｎの階調電圧のうちから前記表示データに対応した１つの階調電圧を選択し、選択した前記１つの階調電圧を示す信号を前記駆動信号として前記ソースラインに印加する駆動部と、前記電源電圧に電圧変動が生じた場合に、前記第１〜第ｋの代表階調電圧のうちの少なくとも１つに前記電圧変動に対応した電圧変動を生じさせる変動電圧重畳部と、を有する。
【発明の効果】
【００１４】
本発明では、ガンマ補正が施された代表階調電圧に、電源電圧に生じた電圧変動と同様な電圧変動を生じさせる。これにより、電源電圧の電圧変動に伴う画質劣化を良好に抑えることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る半導体装置としてのソースドライバ１３を含む表示装置１００の構成を示すブロック図である。
【図２】表示セルＰＣの構成を示す回路図である。
【図３】ソースドライバ１３の内部構成を示すブロック図である。
【図４】階調電圧生成部１３３に含まれる基本階調電圧生成部１３３０、及びガンマ補正部１３３１の内部構成を示す回路図である。
【図５】赤ガンマ補正回路ＧＭ１の構成を示す回路図である。
【図６】画質劣化が生じることになる表示デバイス２０の表示画像の形態の一例を示す図である。
【図７】表示デバイス２０のゲートライン群及びソースライン群に印加するパルス又は信号の波形、及び電源電圧ＶＤＤの電圧変動を表すタイムチャートである。
【図８】赤ガンマ補正回路ＧＭ１の他の構成を示す回路図である。
【図９】変動電圧重畳部Ｈ０及びアンプＡＭ０に代えて採用される変動電圧重畳部Ｈ０ａの構成を示す回路図である。
【図１０】表示装置１００の他の構成を示すブロック図である。
【図１１】表示装置１００の他の構成を示すブロック図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
【００１７】
図１は、本発明に係る半導体装置としてのソースドライバ１３を含む表示装置１００の構成を示すブロック図である。
【００１８】
表示装置１００は、ソースドライバ１３と共に、駆動制御部１１、ゲートドライバ１２、表示デバイス２０及び表示電源部２１を有する。
【００１９】
表示デバイス２０は、例えば、夫々が有機エレクトロルミネッセンス素子（以下、単にＥＬ素子と称する）を表示素子として含む複数の表示セルＰＣがマトリクス状に配列されたアクティブマトリクス型の表示パネルである。
【００２０】
表示デバイス２０は、夫々が２次元画面の水平方向に伸張するゲートラインＧ１〜Ｇｍ（ｍは２以上の整数）と、夫々が２次元画面の垂直方向に伸張するソースラインＳ１〜Ｓｎ（ｎは２以上の整数）と、電源供給ラインＬＮとを含む。表示デバイス２０において、ゲートラインＧ１〜ＧｍとソースラインＳ１〜Ｓｎとの各交叉部（破線にて囲む領域）に、表示セルＰＣが形成されている。電源供給ラインＬＮは、表示デバイス２０に含まれる全ての表示セルＰＣと、端子Ｔ０及びＴ１とに接続されている。端子Ｔ０は表示電源部２１に接続されており、端子Ｔ１はソースドライバ１３に接続されている。
【００２１】
図２は、表示セルＰＣの構成を示す回路図である。
【００２２】
図２に示すように、表示セルＰＣは、ｐチャネルＭＯＳ（metal oxide semiconductor）型のトランジスタＱ１及びＱ２、キャパシタＣＰ、及びＥＬ素子ＬＤを含む。
【００２３】
トランジスタＱ１のソースにはソースラインＳが接続されており、当該トランジスタＱ１のゲートにはゲートラインＧが接続されている。トランジスタＱ１のドレインには、駆動信号保持用のキャパシタＣＰの第１の電極と、駆動用トランジスタとしてのトランジスタＱ２のゲートとが接続されている。キャパシタＣＰの第２の電極には、トランジスタＱ２のソース及び電源供給ラインＬＮが接続されている。トランジスタＱ２のドレインにはＥＬ素子ＬＤのアノードが接続されている。ＥＬ素子ＬＤのカソードには接地電位ＶＳＳが印加されている。
【００２４】
かかる構成により、表示セルＰＣのトランジスタＱ１は、ゲートラインＧを介して論理レベル０の選択信号を受けるとオン状態となり、ソースラインＳを介して受けた駆動信号を、トランジスタＱ２のゲート及びキャパシタＣＰに供給する。これにより、キャパシタＣＰは、当該駆動信号にて示される階調電圧に対応した電荷を保持する。また、トランジスタＱ２は、電源供給ラインＬＮを介して受けた電源電圧ＶＤＤに基づき、キャパシタＣＰに保持されている電荷に対応した電流量の駆動電流を生成し、これをＥＬ素子ＬＤのアノードに供給する。ＥＬ素子ＬＤは、当該駆動電流の電流量に対応した輝度で発光する。
【００２５】
図１において、表示電源部２１は、各表示セルＰＣに含まれるＥＬ素子を発光させる為の電圧値一定の電源電圧ＶＤＤを生成し、これを表示デバイス２０の端子Ｔ０に印加する。これにより、当該端子Ｔ０及び電源供給ラインＬＮを介して、表示デバイス２０に含まれる全表示セルＰＣに電源電圧ＶＤＤが供給されると共に、当該電源供給ラインＬＮ上の電圧が帰還電源電圧ＶＤＤｒとして端子Ｔ１を介してソースドライバ１３に供給される。尚、表示電源部２１は、ソースドライバ１３が形成されている半導体チップ、或いは、この半導体チップとは異なる他の半導体チップに形成されている。
【００２６】
駆動制御部１１は、映像信号ＶＳを受け、当該映像信号ＶＳから水平同期信号を検出してゲートドライバ１２に供給する。更に、駆動制御部１１は、当該映像信号ＶＳに基づき各表示セルＰＣ毎の輝度レベルを例えば８ビットの階調で表す表示データ片の列を含む画像データ信号ＶＰＤを生成し、これをソースドライバ１３に供給する。
【００２７】
ゲートドライバ１２は、水平同期信号に応じて、論理レベル０に対応したピーク電圧を有する選択パルスを含む選択信号をゲートラインＧ１〜Ｇｍの各々に順次択一的に印加する。
【００２８】
ソースドライバ１３は、画像データ信号ＶＰＤに含まれる表示データ片の系列における１水平走査分のｎ個の表示データ片毎に、各表示データ片をその表示データ片が表す輝度レベルに対応した階調電圧に変換する。そして、ソースドライバ１３は、ｎ個の表示データ片の夫々に対応した階調電圧を有するｎ個の駆動信号を生成し、表示デバイス２０のソースラインＳ１〜Ｓｎに夫々供給する。尚、ソースドライバ１３は、単一の半導体チップ、或いは複数の半導体チップに分割して形成されている。
【００２９】
図３は、ソースドライバ１３の内部構成の一例を示すブロック図である。
【００３０】
図３に示すように、ソースドライバ１３は、データラッチ部１３１、ＤＡ変換部１３２、階調電圧生成部１３３、アンプ部１３４、及び出力スイッチ部１３５を含む。
【００３１】
データラッチ部１３１は、画像データ信号ＶＰＤに含まれる表示データ片の系列を１水平走査分のｎ個毎に取り込み、表示データＰ１〜ＰｎとしてＤＡ変換部１３２に供給する。
【００３２】
階調電圧生成部１３３は、基本階調電圧生成部１３３０及びガンマ補正部１３３１を含む。階調電圧生成部１３３は、これら基本階調電圧生成部１３３０及びガンマ補正部１３３１により、赤色成分に対応したガンマ補正を施した２５６階調分の赤色階調電圧群としての階調電圧ＶＲ０〜ＶＲ２５５を生成し、ＤＡ変換部１３２に供給する。また、階調電圧生成部１３３は、緑色成分に対応したガンマ補正を施した２５６階調分の緑色階調電圧群としての階調電圧ＶＧ０〜ＶＧ２５５を生成し、ＤＡ変換部１３２に供給する。更に、階調電圧生成部１３３は、青色成分に対応したガンマ補正を施した２５６階調分の青色階調電圧群としての階調電圧ＶＢ０〜ＶＢ２５５を生成し、ＤＡ変換部１３２に供給する。
【００３３】
尚、階調電圧生成部１３３は、表示デバイス２０から供給された帰還電源電圧ＶＤＤｒに生じている電圧変動と同様な電圧変動を、階調電圧ＶＲ０〜ＶＲ２５５、ＶＧ０〜ＶＧ２５５、及びＶＢ０〜ＶＢ２５５の各々に生じさせる。
【００３４】
ＤＡ変換部１３２は、各表示データＰ１〜Ｐｎ毎に、赤色階調電圧群（ＶＲ０〜ＶＲ２５５）、緑色階調電圧群（ＶＧ０〜ＶＧ２５５）又は青色階調電圧群（ＶＢ０〜ＶＢ２５５）のうちの１群から、表示データＰが示す輝度レベルに対応した階調電圧を選択する。
【００３５】
例えば、表示データＰ１が赤色成分の輝度レベルを表す場合、ＤＡ変換部１３２は、階調電圧ＶＲ０〜ＶＲ２５５のうちから、表示データＰ１で表される輝度レベルに対応した階調電圧を選択する。また、表示データＰ２が緑色成分の輝度レベルを表す場合、ＤＡ変換部１３２は、階調電圧ＶＧ０〜ＶＧ２５５のうちから、表示データＰ２で表される輝度レベルに対応した階調電圧を選択する。また、表示データＰ３が青色成分の輝度レベルを表す場合、ＤＡ変換部１３２は、階調電圧ＶＢ０〜ＶＢ２５５のうちから、表示データＰ３で表される輝度レベルに対応した階調電圧を選択する。
【００３６】
ＤＡ変換部１３２は、各表示データＰ１〜Ｐｎ毎に、上記したように選択して得たｎ個の階調電圧を階調電圧Ａ１〜Ａｎとしてアンプ部１３４に供給する。
【００３７】
アンプ部１３４は、階調電圧Ａ１〜Ａｎを個別に利得１で増幅するｎ個のアンプ（図示せず）を有し、これらｎ個のアンプから出力されたｎ個の出力電圧を階調電圧Ｂ１〜Ｂｎとして出力スイッチ部１３５に供給する。
【００３８】
出力スイッチ部１３５は、オン状態時に階調電圧Ｂ１〜Ｂｎを取り込み、階調電圧Ｂ１〜Ｂｎを有する駆動信号Ｄ１〜Ｄｎを表示デバイス２０のソースラインＳ１〜Ｓｎに供給する。
【００３９】
次に、上記した階調電圧生成部１３３の構成について詳細に説明する。
【００４０】
図４は、階調電圧生成部１３３に含まれる基本階調電圧生成部１３３０及びガンマ補正部１３３１の内部構成を示す回路図である。
【００４１】
図４に示すように、基本階調電圧生成部１３３０は、抵抗ｒ１〜ｒ１０２３が直列に接続されて構成されたラダー抵抗を含む。当該ラダー抵抗の先頭（後尾）に配置されている抵抗ｒ１の一端には電圧値一定の高電圧Ｖｔｐが印加されており、このラダー抵抗の後尾（先頭）に配置されている抵抗ｒ１０２３の一端には電圧値一定の低電圧Ｖｂｔ（Ｖｔｐ＞Ｖｂｔ）が印加されている。
【００４２】
基本階調電圧生成部１３３０は、抵抗ｒ１の一端に印加されている高電圧Ｖｔｐを最低輝度に対応した基本階調電圧Ｖｒ０として生成し、抵抗ｒ１０２３の一端に印加されている低電圧Ｖｂｔを最高輝度に対応した基本階調電圧Ｖｒ１０２３として生成する。更に、基本階調電圧生成部１３３０は、抵抗ｒ１〜ｒ１０２３における抵抗同士の接続点の電圧を、基本階調電圧Ｖｒ１〜Ｖｒ１０２２として生成する。
【００４３】
基本階調電圧生成部１３３０は、上記のように生成した基本階調電圧Ｖｒ０〜Ｖｒ１０２３を、ガンマ補正部１３３１に供給する。
【００４４】
ガンマ補正部１３３１は、赤ガンマ補正回路ＧＭ１、緑ガンマ補正回路ＧＭ２、及び青ガンマ補正回路ＧＭ３を含む。
【００４５】
赤ガンマ補正回路ＧＭ１は、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちで、赤色のガンマ特性に沿った電圧値を有する２５６階調分の２５６個の基本階調電圧Ｖｒを選出する。赤ガンマ補正回路ＧＭ１は、選出した２５６階調分の基本階調電圧Ｖｒを、赤色成分に対応したガンマ補正を施した階調電圧ＶＲ０〜ＶＲ２５５として出力する。尚、赤ガンマ補正回路ＧＭ１は、帰還電源電圧ＶＤＤｒに生じている電圧変動と同様な電圧変動を階調電圧ＶＲ０〜ＶＲ２５５に生じさせる。
【００４６】
緑ガンマ補正回路ＧＭ２は、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちで、緑色のガンマ特性に沿った電圧値を有する２５６階調分の２５６個の基本階調電圧Ｖｒを選出する。緑ガンマ補正回路ＧＭ２は、選出した２５６階調分の基本階調電圧Ｖｒを、緑色成分に対応したガンマ補正を施した階調電圧ＶＧ０〜ＶＧ２５５として出力する。尚、緑ガンマ補正回路ＧＭ２は、帰還電源電圧ＶＤＤｒに生じている電圧変動と同様な電圧変動を階調電圧ＶＧ０〜ＶＧ２５５に生じさせる。
【００４７】
青ガンマ補正回路ＧＭ３は、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちで、青色のガンマ特性に沿った電圧値を有する２５６階調分の２５６個の基本階調電圧Ｖｒを選出する。青ガンマ補正回路ＧＭ３は、選出した２５６階調分の基本階調電圧Ｖｒを、青色成分に対応したガンマ補正を施した階調電圧ＶＢ０〜ＶＢ２５５として出力する。尚、青ガンマ補正回路ＧＭ３は、帰還電源電圧ＶＤＤｒに生じている電圧変動と同様な電圧変動を階調電圧ＶＢ０〜ＶＢ２５５に生じさせる。
【００４８】
尚、赤ガンマ補正回路ＧＭ１、緑ガンマ補正回路ＧＭ２、及び青ガンマ補正回路ＧＭ３は、夫々のガンマ特性が異なる点を除き、回路構成は同一である。
【００４９】
図５は、赤ガンマ補正回路ＧＭ１、緑ガンマ補正回路ＧＭ２、及び青ガンマ補正回路ＧＭ３のうちから赤ガンマ補正回路ＧＭ１を抜粋して、ガンマ補正回路の内部構成を示す回路図である。
【００５０】
図５に示すように、赤ガンマ補正回路ＧＭ１は、デコーダＣＲ０〜ＣＲ１０、変動電圧重畳部Ｈ０、アンプＡＭ０〜ＡＭ１０、及び複数の抵抗が直列に接続されて構成されたラダー抵抗ＬＤＲを含む。
【００５１】
デコーダＣＲ０〜ＣＲ１０は、先ず、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちから、ガンマ特性に沿った電圧値を有する特定の１１個の階調に夫々対応した基本階調電圧を選択し、選択した基本階調電圧を代表階調電圧Ｕとして出力する。
【００５２】
すなわち、赤ガンマ補正回路ＧＭ１のデコーダＣＲ０は、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちから、赤色のガンマ特性に沿ったものであり且つ第０階調に対応した基本階調電圧を選択し、これを代表階調電圧Ｕ０として出力する。また、赤ガンマ補正回路ＧＭ１のデコーダＣＲ１は、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちから、赤色のガンマ特性に沿ったものであり且つ第１階調に対応した基本階調電圧を選択し、これを代表階調電圧Ｕ１として出力する。また、赤ガンマ補正回路ＧＭ１のデコーダＣＲ２は、基本階調電圧Ｖｒ０〜Ｖｒ１０２３のうちから、赤色のガンマ特性に沿ったものであち且つ第７階調に対応した基本階調電圧を選択し、これを代表階調電圧Ｕ７として出力する。
【００５３】
このようにして、赤ガンマ補正回路ＧＭ１のデコーダＣＲ０〜ＣＲ１０は、Ｖｒ０〜Ｖｒ１０２３のうちから、赤色のガンマ特性に沿ったものであり且つ第０、１、７、１１、２３、３５、５１、８７、１５１、２０３、及び２５５階調に夫々対応した１１個の基本階調電圧を選択する。そして、選択した１１個の階調に夫々対応した基本階調電圧を、代表階調電圧Ｕ０、Ｕ１、Ｕ７、Ｕ１１、Ｕ２３、Ｕ３５、Ｕ５１、Ｕ８７、Ｕ１５１、Ｕ２０３及びＵ２５５として個別に出力する。
【００５４】
尚、同様にして、緑ガンマ補正回路ＧＭ２のデコーダＣＲ０〜ＣＲ１０は、Ｖｒ０〜Ｖｒ１０２３のうちから、緑色のガンマ特性に沿ったものであり且つ第０、１、７、１１、２３、３５、５１、８７、１５１、２０３、及び２５５階調に夫々対応した基本階調電圧を選択する。そして、選択した１１個の階調に夫々対応した基本階調電圧を、代表階調電圧Ｕ０、Ｕ１、Ｕ７、Ｕ１１、Ｕ２３、Ｕ３５、Ｕ５１、Ｕ８７、Ｕ１５１、Ｕ２０３及びＵ２５５として個別に出力する。
【００５５】
また、同様にして、青ガンマ補正回路ＧＭ３のデコーダＣＲ０〜ＣＲ１０は、Ｖｒ０〜Ｖｒ１０２３のうちから、青色のガンマ特性に沿ったものであり且つ第０、１、７、１１、２３、３５、５１、８７、１５１、２０３、及び２５５階調に夫々対応した基本階調電圧を選択する。そして、選択した１１個の階調に夫々対応した基本階調電圧を、代表階調電圧Ｕ０、Ｕ１、Ｕ７、Ｕ１１、Ｕ２３、Ｕ３５、Ｕ５１、Ｕ８７、Ｕ１５１、Ｕ２０３及びＵ２５５として個別に出力する。
【００５６】
これら代表階調電圧Ｕ０、Ｕ１、Ｕ７、・・・、Ｕ２０３及びＵ２５５は、夫々を個別にラダー抵抗ＬＤＲに伝送する為の代表階調電圧伝送ラインＬＳを介してアンプＡＭ０〜ＡＭ１０各々の非反転入力端子（+）に供給される。
【００５７】
アンプＡＭ０〜ＡＭ１０の各々は、自身の出力端子及び反転入力端子同士が直接接続されているオペアンプ、つまり利得１のボルテージフォロワからなる。アンプＡＭ０〜ＡＭ１０は、夫々の非反転入力端子（+）で受けた代表階調電圧Ｕ０、Ｕ１、Ｕ７、Ｕ１１、Ｕ２３、Ｕ３５、Ｕ５１、Ｕ８７、Ｕ１５１、Ｕ２０３及びＵ２５５を利得１で増幅する。アンプＡＭ０〜ＡＭ１０は、増幅した結果を代表階調電圧Ｖ０、Ｖ１、Ｖ７、Ｖ１１、Ｖ２３、Ｖ３５、Ｖ５１、Ｖ８７、Ｖ１５１、Ｖ２０３及びＶ２５５として、ラダー抵抗ＬＤＲに含まれる直列抵抗群中の１１カ所の抵抗の一端に印加する。
【００５８】
ラダー抵抗ＬＤＲは、代表階調電圧Ｖ０、Ｖ１、Ｖ７、Ｖ１１、Ｖ２３、Ｖ３５、Ｖ５１、Ｖ８７、Ｖ１５１、Ｖ２０３及びＶ２５５の印加により、直列抵抗群中の２５６カ所の抵抗の一端に生じた電圧を、階調電圧ＶＲ０〜ＶＲ１０２３として出力する。
【００５９】
変動電圧重畳部Ｈ０は、キャパシタＣＱからなる。キャパシタＣＱの第１の電極には帰還電源電圧ＶＤＤｒが印加されており、キャパシタＣＱの第２の電極が、代表階調電圧Ｕ０を伝送する代表階調電圧伝送ラインＬＳに接続されている。キャパシタＣＱは、例えば図２に示すように各表示セルＰＣに含まれる駆動信号保持用のキャパシタＣＰと同一の静電容量、或いはキャパシタＣＰに対応した静電容量を有する。
【００６０】
かかる構成により、変動電圧重畳部Ｈ０は、帰還電源電圧ＶＤＤｒの急峻な電圧変動分を抽出し、当該電圧変動分を代表階調電圧Ｕ０に重畳する。これにより、変動電圧重畳部Ｈ０は、以下のように、電源電圧ＶＤＤの電圧変動に伴う表示デバイス２０の画質劣化を抑制する。
【００６１】
図６は、電源電圧ＶＤＤの電圧変動に伴い画質劣化が生じる虞がある表示画像の形態の一例を示す図である。
【００６２】
図６に示す表示画像では、表示デバイス２０の画像領域内で、水平方向に伸張する帯状の領域Ｅ１が、全輝度範囲（輝度レベル「０」〜「２５５」）のうちの最低の輝度レベル「０」で表示され、その他の領域が中間の輝度レベル「１２８」で表示される。つまり、表示デバイス２０の画像領域内で、ソースラインＳｑ（ｑは２以上且つｎ未満の整数）〜Ｓｎと、ゲートラインＧｆ（ｆは２以上且つｍ未満の整数）〜Ｇｗ（ｗはｆより大きく且つｍ以下の整数）とが交叉する領域Ｅ１が輝度レベル０の黒表示部となる。
【００６３】
ここで、図６に示す表示を行うにあたり、ゲートドライバ１２は、図７に示すような論理レベル０の選択パルスＳＰを含む選択信号を、図６の矢印にて示すスキャン方向において、ゲートラインＧ１〜Ｇｍの各々に順次択一的に印加する。尚、ゲートドライバ１２が図７に示すようにゲートラインＧ１〜Ｇｆ−１に選択パルスＳＰを順に印加している間、ソースドライバ１３は、輝度レベル「１２８」に対応した階調電圧Ｙ１２８を全ソースラインＳ１〜Ｓｎに印加する。
【００６４】
そして、ゲートドライバ１２が、選択パルスＳＰを印加するゲートラインを、図７に示すように時点ｔ１で、ゲートラインＧｆ−１からＧｆに切り替える。更に、この時点ｔ１で、ソースドライバ１３は、ソースラインＳ１〜ＳｎのうちのＳｑ〜Ｓｎに印加する階調電圧を、輝度レベル１２８に対応した階調電圧Ｙ１２８から輝度レベル０に対応した階調電圧Ｙ０に遷移させる。尚、各表示セルＰＣに含まれる駆動用のトランジスタＱ２がｐチャネル型であることから、図７に示すように、中間の輝度レベルに対応した階調電圧Ｙ１２８よりも、最低の輝度レベルに対応した階調電圧Ｙ０の方が高電圧である。
【００６５】
これにより、図７に示す時点ｔ１の直後、ソースラインＳｑ〜Ｓｎに接続されている表示セルＰＣの各々内において、トランジスタＱ２を介してキャパシタＣＰに印加される電圧が、階調電圧Ｖ１２８から階調電圧Ｖ０に遷移する。すると、キャパシタＣＰの過渡現象により、電源供給ラインＬＮに印加されている電源電圧ＶＤＤの電圧値が図７に示すように急峻に増加し、その後、徐々に低下して電源電圧ＶＤＤの本来の定電圧値ＢＡに到るという電圧変動ＶＸａを生じさせる。
【００６６】
よって、変動電圧重畳部Ｈ０が設けられていないと、ゲートラインＧｆに接続されている全ての表示セルＰＣ内で、図７に示すように電源電圧ＶＤＤに生じた電圧変動ＶＸａにより、トランジスタＱ２のゲート・ソース間電圧Ｖｇｓが増加する。かかるゲート・ソース間電圧Ｖｇｓの増加により、ＥＬ素子ＬＤには、本来の駆動電流よりも電圧変動ＶＸａに対応した分だけ大きな駆動電流が流れ込む。したがって、この間、ゲートラインＧｆに接続されているｎ個の表示セルＰＣ各々のＥＬ素子ＬＤは、ソースラインＳを介して供給される階調電圧に対応した輝度レベルよりも高い輝度で発光してしまう。
【００６７】
これにより、ゲートラインＧｆに対応した１表示ライン分の表示領域内の特に図６に示す領域Ｅｃｃで、周囲の領域よりも高輝度な表示ラインが表示されてしまうという画質劣化が生じることになる。
【００６８】
そこで、このような電源電圧ＶＤＤの電圧変動ＶＸａに伴う画質劣化を防止する為に、表示装置１００には、ガンマ補正回路（ＧＭ１〜ＧＭ３）内に図５に示す変動電圧重畳部Ｈ０を設けている。
【００６９】
変動電圧重畳部Ｈ０は、例えば、図５に示すようなキャパシタＣＱからなる。このキャパシタＣＱの第１電極には帰還電源電圧ＶＤＤｒが印加されており、第２電極には、１１個の代表階調電圧のうちで最大の電圧値を有する代表階調電圧Ｕ０が印加されている。
【００７０】
よって、キャパシタＣＱは、帰還電源電圧ＶＤＤｒ、つまり電源電圧ＶＤＤに図７に示すような電圧変動ＶＸａが生じると、この電圧変動ＶＸａと同様な電圧変動を、代表階調電圧Ｕ０（Ｖ０）に生じさせる。
【００７１】
これにより、ラダー抵抗ＬＤＲは、当該電圧変動ＶＸａに対応した電圧変動が生じている代表階調電圧Ｖ０に基づき、階調電圧ＶＲ０〜ＶＲ２５５（ＶＧ０〜ＶＧ２５５、ＶＢ０〜ＶＢ２５５）を生成する。したがって、階調電圧ＶＲ０〜ＶＲ２５５（ＶＧ０〜ＶＧ２５５、ＶＢ０〜ＶＢ２５５）、及びこのような階調電圧群を用いて生成した駆動信号Ｄ１〜Ｄｎにも、図７に示す時点ｔ１の直後に電圧変動ＶＸａに対応した電圧変動が生じる。それ故、駆動信号Ｄ１〜ＤｎによってソースラインＳ１〜Ｓｎに印加される各階調電圧にも、図７に示すように、電源電圧ＶＤＤに生じている電圧変動ＶＸａと同様な電圧変動ＶＸｂが生じる。
【００７２】
ここで、各表示セルＰＣ内においてＥＬ素子ＬＤの発光輝度を決定するトランジスタＱ２のゲート・ソース間電圧は、ソースラインＳを介して供給される階調電圧と電源電圧ＶＤＤとの電位差である。よって、図７に示すように電源電圧ＶＤＤに電圧変動ＶＸａが生じても、この間、それと同等な電圧変動ＶＸｂが階調電圧にも生じるので、トランジスタＱ２のゲート・ソース間電圧は、電源電圧ＶＤＤに電圧変動が生じているか否かに係わらず一定となる。
【００７３】
例えば、図７において、ゲートラインＧ１〜Ｇｆ−１に選択パルスＳＰが印加されている間は、電源電圧ＶＤＤには電圧変動が生じていない。よって、この間、電源電圧ＶＤＤ及び階調電圧Ｙ１２８との差分であるゲート・ソース間電圧Ｖｇｓ１がトランジスタＱ２に印加され、ＥＬ素子ＬＤは輝度レベル「１２８」の発光を行う。
【００７４】
その後、図７に示すように、ゲートラインＧｆに選択パルスＳＰが印加されると、電源電圧ＶＤＤには電圧変動ＶＸａが生じ、それに伴い階調電圧Ｙ１２８にも電圧変動ＶＸａと同様な電圧変動ＶＸｂが生じる。よって、電圧変動ＶＸａによる電圧増加分を加えた電源電圧ＶＤＤと、電圧変動ＶＸｂによる電圧増加分を加えた階調電圧Ｙ１２８との差分を求めると、電圧変動ＶＸａ及びＶＸｂによる電圧増加分同士が相殺される。したがって、電源電圧ＶＤＤに電圧変動ＶＸａが生じていても、電圧変動ＶＸａが生じていない場合と同様なゲート・ソース間電圧Ｖｇｓ１がトランジスタＱ２に印加され、ＥＬ素子ＬＤは輝度レベル「１２８」の発光を行う。
【００７５】
よって、変動電圧重畳部Ｈ０によれば、電源電圧ＶＤＤが一時的に増加する電圧変動が生じても、電源電圧ＶＤＤの増加に伴う表示画像の輝度レベル増加が抑制される。これにより、電源電圧ＶＤＤの電圧変動に伴い表示画像中の例えば図６に示す領域Ｅｃｃに意図せぬ高輝度な表示ラインが表れてしまうという画質劣化が抑制される。
【００７６】
更に、変動電圧重畳部Ｈ０は、電源電圧ＶＤＤに生じた電圧変動を、ガンマ補正が施された後の代表階調電圧Ｕ０に生じさせている。また、図５に示す一例では、変動電圧重畳部Ｈ０は、キャパシタＣＱの過渡現象を利用することにより、このキャパシタＣＱのみで、電源電圧の電圧変動分を階調電圧に重畳させている。よって、先行技術文献に開示の構成よりも小規模な構成で、且つより良好に画質劣化を抑えることが可能となる。
【００７７】
尚、図５に示す実施例では、キャパシタＣＱを含む変動電圧重畳部Ｈ０により、１１個の代表階調電圧のうちで最大の電圧値を有する代表階調電圧Ｕ０（Ｖ０）のみに電圧変動を生じさせている。これにより、１系統分の変動電圧重畳部Ｈ０を設けるだけで、電源電圧ＶＤＤに生じた電圧変動と同様な電圧変動を全ての階調電圧ＶＲ０〜ＶＲ２５５（ＶＧ０〜ＶＧ２５５、ＶＢ０〜ＶＢ２５５）に生じさせることが可能となる。
【００７８】
しかしながら、図８に示すように、変動電圧重畳部Ｈ０と共に、代表階調電圧Ｕ１、Ｕ７、Ｕ１１、Ｕ２３、Ｕ３５、Ｕ５１、Ｕ８７、Ｕ１５１、Ｕ２０３及びＵ２５５に電圧変動を生じさせる変動電圧重畳部Ｈ１〜Ｈ１０を設けるようにしても良い。尚、変動電圧重畳部Ｈ１〜Ｈ１０は、変動電圧重畳部Ｈ０と同一の構成を有する。これにより、図５に示す構成を採用した場合に比べて精度良く、電源電圧ＶＤＤに生じた電圧変動と同様な電圧変動を階調電圧ＶＲ０〜ＶＲ２５５（ＶＧ０〜ＶＧ２５５、ＶＢ０〜ＶＢ２５５）に生じさせることが可能となる。
【００７９】
要するに、２５６階調分の階調電圧を生成するラダー抵抗ＬＤＲに供給する１１個の代表階調電圧のうちの少なくとも１つに電源電圧ＶＤＤに生じた電圧変動と同様な電圧変動を生じさせる変動電圧重畳部Ｈ０を設ければ良いのである。
【００８０】
また、図５に示す実施例では、変動電圧重畳部Ｈ０により、電源電圧ＶＤＤに生じた電圧変動を代表階調電圧Ｕ０に生じさせたものを利得１のアンプＡＭ０で増幅することで、ラダー抵抗ＬＤＲに印加する代表階調電圧Ｖ０を生成している。
【００８１】
しかしながら、図５に示される変動電圧重畳部Ｈ０及びアンプＡＭ０に代えて、図９に示すような回路構成を有する変動電圧重畳部Ｈ０ａを採用しても良い。
【００８２】
図９に示す変動電圧重畳部Ｈ０ａは、オペアンプＯＰＡ、及び同一の抵抗値を有する抵抗Ｒ１〜Ｒ４から構成される。図９において、デコーダＣＲ０から出力された代表階調電圧Ｕ０は、抵抗Ｒ１を介してオペアンプＯＰＡの非反転入力端子（＋）に供給される。更にオペアンプＯＰＡの非反転入力端子（＋）には、抵抗Ｒ２を介して帰還電源電圧ＶＤＤｒが印加されている。電源電圧ＶＤＤの基準となる定電圧値ＢＡを有する基準電源電圧ＶＤＤＣが抵抗Ｒ３を介してオペアンプＯＰＡの反転入力端子（−）に供給されている。更にオペアンプＯＰＡの反転入力端子（−）は、抵抗Ｒ４を介してオペアンプＯＰＡの出力端子と接続されている。
【００８３】
図９に示す構成によれば、帰還電源電圧ＶＤＤｒと基準電源電圧ＶＤＤＣとの差分を代表階調電圧Ｕ０に重畳した電圧が、代表階調電圧Ｖ０として、ラダー抵抗ＬＤＲに供給される。すなわち、変動電圧重畳部Ｈ０ａによれば、図５に示す変動電圧重畳部Ｈ０と同様に、電源電圧ＶＤＤに生じている電圧変動と同様な電圧変動を代表階調電圧Ｖ０に生じさせたものを、代表階調電圧Ｖ０としてラダー抵抗ＬＤＲに供給することができる。
【００８４】
よって、図５に示される変動電圧重畳部Ｈ０及びアンプＡＭ０に代えて、図９に示す変動電圧重畳部Ｈ０ａを採用した場合にも、電源電圧ＶＤＤの電圧変動に伴う画質劣化を防止することが可能となる。
【００８５】
また、図１に示す実施例では、表示デバイス２０に、電源電圧ＶＤＤを各表示セルＰＣに供給する電源供給ラインＬＮに接続されている端子Ｔ１を設け、ソースドライバ１３が、この端子Ｔ１から電源電圧ＶＤＤに対応した帰還電源電圧ＶＤＤｒを取得している。
【００８６】
しかしながら、図１０に示すように、表示電源部２１が出力した電源電圧ＶＤＤを表示デバイス２０の端子Ｔ０に供給すると共に、当該電源電圧ＶＤＤを直に帰還電源電圧ＶＤＤｒとしてソースドライバ１３に供給するようにしても良い。よって、変動電圧重畳部Ｈ０のキャパシタＣＱは、表示電源部２１が出力した電源電圧ＶＤＤを直に自身の第１の電極で受けることになる。
【００８７】
また、図１０に示す構成では、ソースドライバ１３の外部に表示電源部２１を設けているが、図１１に示すように、ソースドライバ１３内に表示電源部２１を設けるようにしても良い。
【００８８】
また、上記実施例では、３つの色（赤、緑、青）毎に設けたガンマ補正回路の各々内に、図５に示す変動電圧重畳部Ｈ０又は図９に示す変動電圧重畳部Ｈ０ａを個別に設けているが、２色又は４色以上で共有化したガンマ補正回路内に設けるようにしても良い。
【００８９】
また、上記実施例では、ラダー抵抗ＬＤＲは、１１個の代表階調電圧群を受けることで、２５６階調分の階調電圧群を生成しているが、代表階調電圧の数は１１個に限定されず、また生成する階調電圧の数、つまり階調数も２５６個に限定されない。
【００９０】
要するに、表示データにて示される輝度レベルに対応した駆動信号を受けるソースラインと、電源電圧ＶＤＤに基づき駆動信号に対応した輝度で発光する表示セルＰＣと、を含む表示デバイス２０を駆動するソースドライバ１３としては、以下の階調電圧生成部、駆動部、及び変動電圧重畳部を含むものであれば良いのである。
【００９１】
階調電圧生成部（１３３）は、ガンマ特性に沿った第１〜第ｋ（ｋは２以上の整数）の代表階調電圧（例えばＵ０、Ｕ１、Ｕ７、・・・、Ｕ２５５）を生成し、第１〜第ｋの代表階調電圧に基づき第１〜第Ｎ（Ｎはｋより大なる整数）の階調電圧（例えばＶＲ０〜ＶＲ２５５）を生成する。
【００９２】
駆動部（１３２、１３４、１３５）は、第１〜第Ｎの階調電圧のうちから表示データに対応した１つの階調電圧を選択し、選択した１つの階調電圧を示す信号を駆動信号としてソースラインに印加する。
【００９３】
変動電圧重畳部（Ｈ０）は、電源電圧（ＶＤＤ）に電圧変動が生じた場合に、第１〜第ｋの代表階調電圧のうちの少なくとも１つ（例えばＵ０）に電圧変動に対応した電圧変動を生じさせる。
【符号の説明】
【００９４】
１３                    ソースドライバ
２０                    表示デバイス
２１                    表示電源部
１３３                  階調電圧生成部
１３３０                基本階調電圧生成部
１３３１                ガンマ補正部
ＣＰ、ＣＱ              キャパシタ
Ｈ０、Ｈ０ａ            変動電圧重畳部
ＬＤ                    ＥＬ素子
ＰＣ                    表示セル
Ｑ１、Ｑ２              トランジスタ
【図１】
2020067640.tif 000003
【図２】
2020067640.tif 000004
【図３】
2020067640.tif 000005
【図４】
2020067640.tif 000006
【図５】
2020067640.tif 000007
【図６】
2020067640.tif 000008
【図７】
2020067640.tif 000009
【図８】
2020067640.tif 000010
【図９】
2020067640.tif 000011
【図１０】
2020067640.tif 000012
【図１１】
2020067640.tif 000013