(57)【要約】      （修正有）【課題】高精度な位相差検出を行うことが可能な撮像装置を提供する。【解決手段】撮像装置が備える撮像素子には、複数の受光部を有する単位画素１００が行列状に配置される。単位画素は光電変換部を構成する複数のアバランシェフォトダイオード１０１Ａ，１０１Ｂを備え、被写体からの入射光を電圧パルスに変換する。カウンタ１０６Ａ，１０６Ｂはアバランシェフォトダイオード１０１Ａ，１０１Ｂの各出力に基づく電圧パルスを計数する。カウンタの一方、例えばカウンタ１０６Ａの計数値と閾値とが比較され、計数値が閾値に到達したときに、他方のカウンタ１０６Ｂがアパランシェフォトダイオード１０１Ｂの出力に基づく電圧パルスだけでなく、アバランシェフォトダイオード１０１Ａの出力に基づく電圧パルスも計数する。各カウンタの閾値は、撮像素子における画素部の位置に応じて制御部により設定される。【選択図】図１
2020120175.tif 000002
【特許請求の範囲】
【請求項１】
画素部が複数の光電変換部を備える撮像素子から複数の信号を取得して位相差検出を行う撮像装置であって、
前記複数の光電変換部がそれぞれ出力する信号を計数する複数の計数手段と、
前記計数手段の計数値に対する閾値を、前記撮像素子における前記画素部の位置に対応する閾値に設定して、前記複数の計数手段の出力に基づく位相差検出の制御を行う制御手段と、を備える
ことを特徴とする撮像装置。
【請求項２】
前記複数の光電変換部のうち、第１の光電変換部が出力する第１の信号を計数する第１のカウンタと、
前記複数の光電変換部のうち、第２の光電変換部が出力する第２の信号を計数する第２のカウンタと、を備え、
前記第１のカウンタの計数値が前記閾値に到達した場合に前記第２のカウンタが前記第１および第２の信号を計数する
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１のカウンタの計数値に対応する第１の像信号と、前記第２のカウンタの計数値に対応する第２の像信号とを加算して画像信号を生成する加算手段を備える
ことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記制御手段は、撮像光学系のケラレにより発生するシェーディングの特性、または撮像光学系の入射光量特性にしたがって前記閾値を決定する
ことを特徴とする請求項１から３のいずれか１項に記載の撮像装置。
【請求項５】
前記シェーディングに対する信号の補正を行う補正手段を備え、
前記制御手段は、前記シェーディングの影響による光量分布に対応する前記閾値を決定する
ことを特徴とする請求項４に記載の撮像装置。
【請求項６】
前記制御手段は、瞳分割方向の像高に対応する前記閾値のデータを有する参照テーブルを用いて飽和判定用の閾値を決定する
ことを特徴とする請求項４または請求項５に記載の撮像装置。
【請求項７】
前記制御手段は、前記位相差検出により取得された信号を用いて撮像光学系の焦点調節の制御を行う
ことを特徴とする請求項１から６のいずれか１項に記載の撮像装置。
【請求項８】
前記画素部はアバランシェ効果を用いた光電変換素子を有し、複数の前記光電変換素子の出力信号からそれぞれ生成されるパルスを前記複数の計数手段により計数することにより焦点検出用の信号を出力する
ことを特徴とする請求項７に記載の撮像装置。
【請求項９】
画素部が複数の光電変換部を備える撮像素子から複数の信号を取得して位相差検出を行う撮像装置にて実行される制御方法であって、
前記複数の光電変換部がそれぞれ出力する信号を複数の計数手段により計数する工程と、
前記計数手段の計数値に対する閾値を、前記撮像素子における前記画素部の位置に対応する閾値に設定して、前記複数の計数手段の出力に基づく位相差検出の制御を行う工程と、を有する
ことを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素部が複数の光電変換部を備える撮像素子から複数の信号を取得して位相差検出を行う撮像装置およびその制御方法に関するものである。
【背景技術】
【０００２】
撮像装置における位相差検出方式では、撮影レンズの射出瞳領域を通過した光束を分割し、分割された光束から得られる信号の比較によって相対的なずれ量が算出される。位相差検出に基づくデフォーカス量から焦点調節用レンズの駆動量を求めることができる。瞳分割機能を有する撮像素子の場合、各画素のマイクロレンズ下に複数の光電変換部を配置した構成によって、撮像信号と焦点検出用信号を取得可能である。
【０００３】
特許文献１に開示された撮像装置は、撮像素子から取得される一対の焦点検出用信号の位相差に基づいて焦点検出を行うとともに、１つのマイクロレンズを共有する複数の受光部の加算信号（加算電荷）を撮像信号として利用する。また特許文献２に開示された光電変換装置は、１つのマイクロレンズを共有する複数の画素間のポテンシャル障壁の高さを適切に設定することにより、複数の光電変換素子の信号を用いて１つの信号とする場合に所望の信号を得ることが可能である。ポテンシャル電位障壁の高さに応じて決定される所定の閾値を超えた電荷が、隣接する受光部に漏出する画素構造とすることで撮像信号の劣化を抑制可能である。
【０００４】
特許文献３には、１ビット型ＡＤ変換回路を用いた信号処理回路およびイメージセンサ（固体撮像素子）が開示されている。受光素子の信号に対して画素毎にＡＤ変換が行われるので、列毎にＡＤ変換を行う固体撮像素子の持つ走査線数とフレームレートとのトレードオフを解消することが可能である。この方式においては、受光素子に一定の電荷が蓄積されるたびにリセットが行われるので、光電変換素子での飽和が発生しない。検出可能な光量は、蓄積容量の電圧が基準電圧と一致したときに出力されるパルスを計数するカウンタの上限により定まる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−８３４０７号公報
【特許文献２】特許第５７４３８３７号公報
【特許文献３】特開２０１５−１７３４３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
各画素部が複数の光電変換部を備える撮像素子では、画素配列を構成する各画素（分割画素）の信号に関して、シェーディング現象が発生した場合に一対の分割画素の光量のバランス比が崩れる可能性がある。シェーディング現象は撮像光学系のケラレにより光軸中心から離れて像高が高くなるにつれて光量が低下する現象である。
【０００７】
位相差検出方式では、一対の分割画素から得られる信号群の位相差に基づいて焦点検出が行われるので、シェーディング現象は検出誤差の要因となる。従って、一対の分割画素の其々に対し、シェーディングの影響を補正した後に焦点検出を行うことが好ましく、この補正はシェーディング補正と称する。従来技術では、飽和の発生している画素部において撮像信号の劣化を防ぐことは可能であるが、焦点検出用信号にて発生する信号形状のバランス比の崩れへの対策が十分に講じられていない。バランス比の崩れが生じている焦点検出用信号に対してシェーディング補正を行った場合に信号の過補正や誤補正が発生すると、焦点検出精度の低下を招く可能性がある。
本発明の目的は、画素部が複数の光電変換部を備える撮像素子から複数の信号を取得して、より高精度な位相差検出を行うことが可能な撮像装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明の実施形態の装置は、画素部が複数の光電変換部を備える撮像素子から複数の信号を取得して位相差検出を行う撮像装置であって、前記複数の光電変換部がそれぞれ出力する信号を計数する複数の計数手段と、前記計数手段の計数値に対する閾値を、前記撮像素子における前記画素部の位置に対応する閾値に設定して、前記複数の計数手段の出力に基づく位相差検出の制御を行う制御手段と、を備える。
【発明の効果】
【０００９】
本発明によれば、画素部が複数の光電変換部を備える撮像素子から複数の信号を取得して、より高精度な位相差検出を行うことが可能な撮像装置を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る単位画素の構成を示す回路図である。
【図２】本実施形態に係るカウンタの構成を示す回路図である。
【図３】本実施形態に係る単位画素の駆動を説明するタイミングチャートである。
【図４】撮影レンズの射出瞳から出た光が単位画素に入射する様子を示す概念図である。
【図５】本実施形態に係る撮像装置の構成を示すブロック図である。
【図６】撮影レンズの枠と像高によるケラレ形状を説明する図である。
【図７】シェーディング補正に関する各種信号値を示す図である。
【図８】飽和発生時のシェーディング補正に関する各種信号値を示す図である。
【図９】本実施形態に係る撮像素子の構成例を示すブロック図である。
【図１０】本実施形態に係る飽和判定用の閾値を説明する図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の好ましい実施形態を、添付図面に基づいて詳細に説明する。図１を参照して、本実施形態に係る固体撮像素子の構成要素である単位画素１００について説明する。図１は単位画素１００の構成を示す回路図である。
【００１２】
単位画素１００は、光電変換部を構成するアバランシェフォトダイオード（以下、ＡＰＤと表記する）１０１Ａ，１０１Ｂを備える。本実施形態ではアバランシェ効果を用いた光電変換素子として２つのＡＰＤが使用される。後述する同一のマイクロレンズを透過した光をＡＰＤ１０１Ａ，１０１Ｂがそれぞれ受光することにより、射出瞳の異なる部分領域を通過した光に対応する一対の電気信号を取得可能である。各光電変換部から出力される一対の電気信号の位相差に基づく焦点検出用の信号を使って撮像光学系の焦点調節を行うことができる。また、２つのＡＰＤの信号を後段の回路にて加算して加算画素信号を算出することにより、当該信号を単位画素１００の信号として画像の生成に用いることができる。
【００１３】
ＡＰＤ１０１Ａ，１０１Ｂはカソードにクエンチ抵抗１０２Ａ，１０２Ｂがそれぞれ接続されており、各クエンチ抵抗を介して所定電圧が供給される。波形整形回路１０３Ａ，１０３Ｂの入力端子は、ＡＰＤ１０１Ａ，１０１Ｂのカソードにそれぞれ接続されており、ＡＰＤ１０１Ａ，１０１Ｂからの信号（ＡＰＤ＿Ａ，ＡＰＤ＿Ｂ）の波形整形を行う。例えば、波形整形回路１０３Ａ，１０３Ｂは比較回路を有し、信号（ＡＰＤ＿Ａ，ＡＰＤ＿Ｂ）に係る入力電圧を所定の閾値電圧と比較することにより、電圧パルスを出力する。波形整形回路１０３Ａ，１０３Ｂの後段には、ＡＮＤ（論理積）回路１０４Ａ，１０４Ｂと、ＯＲ（論理和）回路１０５Ａ，１０５Ｂと、カウンタ１０６Ａ，１０６Ｂが配置されている。
【００１４】
ＡＮＤ回路１０４Ａは２入力１出力の論理回路であり、波形整形回路１０３Ａの出力信号およびカウンタ１０６Ａからの信号を取得し、論理積演算を行って信号をＯＲ回路１０５Ｂに出力する。またＡＮＤ回路１０４Ｂは２入力１出力の論理回路であり、波形整形回路１０３Ｂの出力信号およびカウンタ１０６Ｂからの信号を取得し、論理積演算を行って信号をＯＲ回路１０５Ａに出力する。ＯＲ回路１０５Ａは２入力１出力の論理回路であり、波形整形回路１０３Ａの出力信号およびＡＮＤ回路１０４Ｂの出力信号を取得し、論理和演算を行って信号をカウンタ１０６Ａに出力する。またＯＲ回路１０５Ｂは２入力１出力の論理回路であり、波形整形回路１０３Ｂの出力信号およびＡＮＤ回路１０４Ａの出力信号を取得し、論理和演算を行って信号をカウンタ１０６Ｂに出力する。
カウンタ１０６Ａ，１０６ＢはＯＲ回路１０５Ａ，１０５Ｂの出力信号をそれぞれ取得して計数処理を行う。以下、各構成要素に関して詳細に説明を行う。
【００１５】
ＡＰＤ１０１Ａ，１０１Ｂにはクエンチ抵抗１０２Ａ，１０２Ｂを介してそれぞれ逆バイアス電圧（ＶＡＰＤ）が印加され、光子が入射するとアバランシェ増倍による電荷を発生させる。発生した電荷はクエンチ抵抗１０２Ａ，１０２Ｂを介してそれぞれ排出される。波形整形回路１０３Ａ，１０３Ｂは、光子の入射に応じた電荷の生成・排出による電位の変化に対し、増幅およびエッジ検出を行うことにより電圧パルスを生成する。このようにＡＰＤ１０１、クエンチ抵抗１０２、波形整形回路１０３は、光子の入射の有無を電圧パルスに変換する１ｂｉｔ型ＡＤ変換部（受光部）として機能する。
【００１６】
ＡＮＤ回路１０４Ａは、波形整形回路１０３Ａの出力信号とカウンタ１０６Ａから出力される信号を取得して論理積演算を行う。カウンタ１０６Ａから出力される信号は、カウンタ１０６Ａによる計数値が所定の飽和判定閾値（ＳＡと記す）に到達したことを伝える上限信号（ＬＡと記す）である。ＡＮＤ回路１０４Ａは、カウンタ１０６Ａによる計数値が飽和判定閾値ＳＡに到達したときに、波形整形回路１０３Ａの出力である電圧パルスをＯＲ回路１０５Ｂへ出力する。
【００１７】
同様にＡＮＤ回路１０４Ｂは、波形整形回路１０３Ｂの出力信号とカウンタ１０６Ｂから出力される信号を取得して論理積演算を行う。カウンタ１０６Ｂから出力される信号は、カウンタ１０６Ｂによる計数値が所定の飽和判定閾値（ＳＢと記す）に到達したことを伝える上限信号（ＬＢと記す）である。ＡＮＤ回路１０４Ｂは、カウンタ１０６Ｂによる計数値が飽和判定閾値ＳＢに到達したときに、波形整形回路１０３Ｂの出力信号をＯＲ回路１０５Ａへ出力する。
【００１８】
ＯＲ回路１０５Ａは波形整形回路１０３Ａの出力信号とＡＮＤ回路１０４Ｂの出力信号を取得して論理和演算を行う。ＯＲ回路１０５Ｂは波形整形回路１０３Ｂの出力信号とＡＮＤ回路１０４Ａの出力信号を取得して論理和演算を行う。
【００１９】
ＯＲ回路１０５Ａは、カウンタ１０６Ａによる計数値が飽和判定閾値ＳＡに到達する時点よりも前に、波形整形回路１０３Ａの出力である電圧パルスをカウンタ１０６Ａに出力する。同様にＯＲ回路１０５Ｂは、カウンタ１０６Ｂによる計数値が飽和判定閾値ＳＢに到達する時点よりも前に、波形整形回路１０３Ｂの出力である電圧パルスをカウンタ１０６Ｂに出力する。
【００２０】
カウンタ１０６Ａによる計数値が飽和判定閾値ＳＡに到達した場合には、ＡＮＤ回路１０４Ａを介して波形整形回路１０３Ａの出力信号がＯＲ回路１０５Ｂに入力される。ＯＲ回路１０５Ｂの出力信号（ＰＬＳ＿Ｂと記す）は、波形整形回路１０３Ａおよび１０３Ｂからそれぞれ出力される電圧パルスを合成した出力信号となる。より具体的には、波形整形回路１０３Ａ，１０３Ｂの何れかが電圧パルスを出力したときにＯＲ回路１０５Ｂが当該電圧パルスをカウンタ１０６Ｂへ出力する。同様に、カウンタ１０６Ｂによる計数値が飽和判定閾値ＳＢに到達した場合には、ＯＲ回路１０５Ａの出力信号（ＰＬＳ＿Ａと記す）が、波形整形回路１０３Ａおよび１０３Ｂからそれぞれ出力される電圧パルスを合成した出力信号となる。波形整形回路１０３Ａ，１０３Ｂの何れかが電圧パルスを出力した際にＯＲ回路１０５Ａが当該電圧パルスをカウンタ１０６Ａへ出力する。
【００２１】
計数部としてのカウンタ１０６Ａ，１０６Ｂは、ＯＲ回路１０５Ａ，１０５Ｂの出力信号をそれぞれ取得して電圧パルスを計数し、計数結果の信号を単位画素１００の外部へ出力する（図１中の出力Ａおよび出力Ｂ参照）。なおカウンタ１０６Ａ，１０６Ｂは、単位画素１００に入力される駆動信号により、計数動作のリセットおよび計数のイネーブルが制御される。
【００２２】
次に図２を参照して、単位画素１００が備えるカウンタの構成を詳細に説明する。図２はカウンタの回路図である。カウンタ１０６Ａと１０６Ｂは同じ構成であるため、その一方をカウンタ１０６として説明する。カウンタ１０６は加算器２０１、セレクタ２０２、フリップフロップ（以下、ＦＦと略記する）２０３、および比較器２０４により構成される。
【００２３】
カウンタ１０６には、ＯＲ回路１０５Ａまたは１０５Ｂからの電圧パルスが加算器２０１に入力され、飽和判定閾値ＳＡまたはＳＢの信号が比較器２０４に入力される。カウンタ１０６に電圧パルスが入力されると、加算器２０１は電圧パルスとＦＦ２０３の出力との加算結果を算出し、加算結果を示す信号をセレクタ２０２に出力する。セレクタ２０２は比較器２０４の出力信号に基づいて信号の切り替え動作を行う。具体的には、比較器２０４の出力結果が論理値’０’である場合、セレクタ２０２は加算器２０１の出力を選択する。また比較器２０４の出力結果が論理値’１’である場合、セレクタ２０２はＦＦ２０３の出力するカウント値を選択する。セレクタ２０２は選択した信号をＦＦ２０３に出力する。ＦＦ２０３はセレクタ２０２から入力された信号値を保持する。ＦＦ２０３の出力はカウンタ１０６の出力であり、また加算器２０１、セレクタ２０２、比較器２０４へ入力される。
【００２４】
比較器２０４は飽和判定の比較処理を行い、上限信号Ｌ（つまり、ＬＡまたはＬＢ）を出力する。比較器２０４は、ＦＦ２０３の出力するカウント値と、入力された飽和判定閾値を取得して一致比較を行う。比較器２０４は比較結果が真である場合に論理値’１’の信号を出力し、比較結果が偽である場合に論理値’０’の信号を出力する。比較器２０４の出力信号はカウンタ内部のセレクタ２０２に入力されるとともに、上限信号Ｌとしてカウンタ外部への信号となる。即ち、カウンタ１０６は非飽和時には電圧パルスの計数を行い、飽和時にはカウント値を保持するように構成されている。カウンタ１０６はＦＦ２０３のカウント値（図１の出力Ａまたは出力Ｂ参照）と、飽和判定結果に対応する上限信号Ｌを外部に出力する。
【００２５】
このような構成により、カウンタ１０６Ａによる計数値が飽和判定閾値ＳＡに到達した際にはカウンタ１０６Ａで計数していた電圧パルスをカウンタ１０６Ｂが計数する。またカウンタ１０６Ｂによる計数値が飽和判定閾値ＳＢに到達した際にはカウンタ１０６Ｂで計数していた電圧パルスをカウンタ１０６Ａが計数する。後段の回路にて加算される単位画素１００の信号として、ＡＰＤ１０１Ａ，１０１Ｂによって受光された光に対応する電圧パルスを正しく計数することが可能である。つまり、カウンタ１０６Ａまたはカウンタ１０６Ｂによる計数値が飽和判定閾値ＳＡまたはＳＢに到達しても、各カウンタの計数値が共に飽和判定閾値ＳＡ，ＳＢに到達しない限り、電圧パルスの計数を正しく行うことができる。
【００２６】
図３を参照して、単位画素１００の駆動方法および駆動タイミングについて説明する。図３は、単位画素１００の駆動を説明するタイミングチャートであり、１つの単位画素１００における撮像駆動を示している。この撮像駆動を複数の単位画素１００にて並列して行うことにより、光学像からデジタル信号への変換が行われる。
【００２７】
図３において、ＡＰＤ＿ＡはＡＰＤ１０１Ａおよびクエンチ抵抗１０２Ａにより生成される信号波形を表し、ＰＬＳ＿ＡはＯＲ回路１０５Ａの出力する電圧パルスを表す。ＡＰＤ＿ＢはＡＰＤ１０１Ｂおよびクエンチ抵抗１０２Ｂにより生成される信号波形を表し、ＰＬＳ＿ＢはＯＲ回路１０５Ｂの出力する電圧パルスを表す。
【００２８】
ＣＮＴ＿ＲＳＴおよびＣＮＴ＿ＥＮはカウンタ１０６Ａ，１０６Ｂへの駆動信号である。ＣＮＴ＿ＲＳＴはＨｉｇｈレベル（以下、“Ｈ”と記す）であるときに、カウンタ１０６Ａ，１０６Ｂの計数値をゼロにリセットする信号である。また、ＣＮＴ＿ＥＮはイネーブル信号であり、当該信号が“Ｈ”である期間にカウンタ１０６Ａ，１０６Ｂは電圧パルス数を計数する。
【００２９】
ＳＡおよびＳＢはカウンタ１０６Ａおよび１０６Ｂの飽和判定閾値であり、一定値を表す。ここでは、それぞれの飽和判定閾値が７に設定されているものとする。ＣＮＴ＿ＡとＣＮＴ＿Ｂはそれぞれカウンタ１０６Ａ，１０６Ｂの計数値を表す。図３では説明の簡略化の為に、０〜７の８段階で計数値を表現しており、計数値７でカウンタ１０６Ａ，１０６Ｂの計数値が上限値に到達する。ＬＡとＬＢはカウンタ１０６Ａ，１０６Ｂがそれぞれ出力する上限信号を表す。
【００３０】
図３の時間軸には時刻ｔ３００から時刻ｔ３０４を示しており、時刻ｔ３０１から時刻ｔ３０４までの期間が撮像期間に相当する。時刻ｔ３００にてＣＮＴ＿ＲＳＴが“Ｈ”となり、カウンタ１０６Ａ，１０６Ｂの計数値がゼロにリセットされる。時刻ｔ３０１では、ＣＮＴ＿ＲＳＴがＬｏｗレベル（以下、“Ｌ”と記す）になり、カウンタ１０６Ａ，１０６Ｂのリセットが終了する。同時にＣＮＴ＿ＥＮが“Ｈ”となり、カウンタ１０６Ａ，１０６Ｂによる電圧パルスの計数が有効となって時刻ｔ３０１から撮像期間が開始する。撮像期間はＡＰＤ１０１Ａ，１０１Ｂに入射された光子に応じた電圧パルスを計数する期間である。時刻ｔ３０２では、ＡＰＤ１０１Ａに光子が入射したことにより、アバランシェ増倍された電荷が発生するため、ＡＰＤ＿Ａの電位が変化する。クエンチ抵抗１０２Ａを介して電荷が排出されるので、ＡＰＤ＿Ａが再び一定の電位になるまでに時間がかかる。波形整形回路１０３Ａは、ＡＰＤ＿Ａの立下りエッジを検出し、短い時間幅の電圧パルスを生成する。この電圧パルスはＯＲ回路１０５Ａを介してカウンタ１０６Ａに入力され、カウンタ１０６Ａの計数値ＣＮＴ＿Ａが１となる。
【００３１】
時刻ｔ３０２から時刻ｔ３０３までの期間において、カウンタ１０６Ａ，１０６Ｂによる計数値はいずれも、それぞれの飽和判定閾値ＳＡ，ＳＢに到達していない。波形整形回路１０３Ａが生成した電圧パルスはカウンタ１０６Ａにより計数され、波形整形回路１０３Ｂが生成した電圧パルスはカウンタ１０６Ｂにより計数される。
【００３２】
時刻ｔ３０３では、カウンタ１０６Ａの計数値が７となって飽和判定閾値ＳＡに到達するので、カウンタ１０６Ａの出力する上限信号ＬＡが“Ｈ”となる。時刻ｔ３０３から時刻ｔ３０４までの期間に上限信号ＬＡは“Ｈ”となっているので、波形整形回路１０３Ａが生成した電圧パルスがＡＮＤ回路１０４Ａを介してＯＲ回路１０５Ｂに入力される。これにより、波形整形回路１０３Ａ，１０３Ｂの何れかで電圧パルスが発生した場合に、ＯＲ回路１０５Ｂの出力であるＰＬＳ＿Ｂは“Ｈ”となる。つまり、カウンタ１０６Ｂは、波形整形回路１０３Ａ，１０３Ｂの両方で生成された電圧パルスを計数する。
【００３３】
時刻ｔ３０４でＣＮＴ＿ＥＮが“Ｌ”になると、撮像期間が終了する。その際のカウンタ１０６Ａ，１０６Ｂの計数値はそれぞれ出力Ａ，出力Ｂとして、単位画素１００の外部へ出力される。
【００３４】
撮像期間にはＡＰＤ１０１Ａ，１０１Ｂに入射した光子の個数が計数される。図３に示す例では、ＡＰＤ１０１Ａに多量の光子が入射しており、カウンタ１０６Ａの計数値が時刻ｔ３０３で飽和判定閾値ＳＡに到達する。よってＡＰＤ１０１Ａに入射した光子の個数と出力Ａ（計数値）とは一致しない。また、時刻ｔ３０３にてカウンタ１０６Ａの計数値が上限である飽和判定閾値ＳＡに到達した後にＡＰＤ１０１Ａに入射した光子はカウンタ１０６Ｂで計数される。よって、ＡＰＤ１０１Ｂに入射した光子の個数と出力Ｂ（計数値）とは一致しない。しかし、出力Ａと出力Ｂにそれぞれ対応する計数値を加算した合成出力の計数値は、ＡＰＤ１０１ＡおよびＡＰＤ１０１Ｂに入射した光子の総数と一致する。
【００３５】
以降、説明の便宜のために、出力Ａの信号を「Ａ像信号」、出力Ｂの信号を「Ｂ像信号」と呼称する。出力Ａと出力Ｂとを加算した合成出力の信号を「Ａ＋Ｂ像信号」と呼称する。カウンタ１０６Ａと１０６Ｂの各計数値を加算した計数値は、Ａ＋Ｂ像信号に対応する計数値である。Ａ＋Ｂ像信号については撮像素子内の加算部で生成されるか、または撮像素子外部の画像処理部により生成される。
【００３６】
図４および図５を参照して、単位画素１００を多数配列した構成の撮像素子を備える撮像装置について説明する。図４は、撮像装置における瞳分割方式による焦点検出の原理を説明する概念図であり、撮像装置の撮影レンズの射出瞳から出た光が単位画素に入射する様子を示す。図５は本実施形態の撮像装置５００を示す構成図である。
【００３７】
まず図４を用いて撮像面位相差検出について説明する。図４では、光軸ＯＡの付近に配置された単位画素１００に光が入射する様子を示している。撮像光学系の射出瞳４００、マイクロレンズ４０１、カラーフィルタ４０２、単位画素１００の光学的な位置関係を模式的に示す。単位画素１００にはＡＰＤ１０１ＡおよびＡＰＤ１０１Ｂが配置される。射出瞳４００から出射した光は、光軸ＯＡを中心として、マイクロレンズ４０１とカラーフィルタ４０２を通過して単位画素１００に入射する。射出瞳４００から単位画素１００までの距離を瞳距離とする。
【００３８】
瞳部分領域４０３Ａと４０３Ｂは射出瞳４００の一部の領域を示しており、光軸ＯＡに関して異なる領域である。瞳部分領域４０３Ａと４０３Ｂをそれぞれ通過する光は、マイクロレンズ４０１とカラーフィルタ４０２を通過して、ＡＰＤ１０１ＡとＡＰＤ１０１Ｂに入射する。つまりＡＰＤ１０１ＡとＡＰＤ１０１Ｂは、それぞれ撮像光学系の射出瞳における異なる領域を通過した光を受光する。これにより、Ａ像信号とＢ像信号とを比較することで位相差の検出が可能となる。
【００３９】
次に図５を参照して、撮像装置５００の構成について説明する。撮像レンズ５０１は撮像光学系を構成する光学部材を備え、被写体からの光を撮像素子５０２の受光面に結像させる。撮像素子５０２は複数の単位画素１００が２次元的に配置された構成である。撮像レンズ５０１を介して入射した光は撮像素子５０２が各単位画素で受光する。これによりＡ像信号およびＢ像信号が取得され、撮影モードに応じて撮像素子５０２からＡ像信号、Ｂ像信号、Ａ＋Ｂ像信号が出力される。
【００４０】
シェーディング補正部５０３は撮像素子５０２からＡ像信号およびＢ像信号を取得し、Ａ像信号およびＢ像信号に対してシェーディング補正の演算を行う。シェーディング補正部５０３が行う処理の詳細については後述する。位相差検出部５０４は、シェーディング補正が行われた焦点検出用のＡ像信号およびＢ像信号を用いて相関演算を行い、デフォーカス量を出力する。相関演算およびデフォーカス量の算出は公知の方法で行われる。
【００４１】
画像処理部５０５は撮像素子５０２からＡ＋Ｂ像信号を取得し、またはＡ像信号とＢ像信号とを加算してＡ＋Ｂ像信号を生成し、当該信号にホワイトバランス補正等の各種画像処理を施すことで、表示用画像信号や記録用画像信号を生成する。
【００４２】
ＣＰＵ（中央演算処理装置）５０６は撮像装置５００の全体的な制御を行う制御中枢部である。例えば、ＣＰＵ５０６は、レンズ制御部５０７に対して撮像レンズ５０１の駆動指令を出力する。レンズ制御部５０７は、ＣＰＵ５０６からの駆動指令にしたがって、焦点調節用のフォーカスレンズや像ブレ補正用のシフトレンズ等の可動レンズの駆動制御を行う。撮像素子５０２から取得された焦点検出用信号に基づくフォーカスレンズの駆動によって撮像光学系の焦点調節動作が行われる。またＣＰＵ５０６は中間処理データの一時記憶や、撮像素子５０２の駆動制御、シェーディング補正部５０３の補正係数の設定処理等を行う。操作部５０８はユーザによる操作指示をＣＰＵ５０６に伝達する。ＣＰＵ５０６は操作指示に応じて撮像装置５００の各部の制御を行う。表示部５０９は表示デバイスを備え、撮影後の表示用画像や設定画面等を表示する。外部記憶装置５１０は撮影後の記録用データ等を保存する外部記憶媒体を備える。
【００４３】
図６を参照して、シェーディングの発生原理について説明する。図６（Ａ）は撮像レンズ５０１の構成例を模式的に示す側面図である。撮像レンズ５０１は、被写体側（左側）から前レンズ６０１、絞り６０２、後レンズ６０３を備える。以下、前レンズ６０１による枠を前枠と呼び、後レンズ６０３による枠を後枠と呼ぶ。被写体からの光は撮像レンズ５０１を通して撮像面６０４に結像する。撮像面６０４にて、ｘ方向は２点鎖線で示す光軸に沿う方向、つまり像高がゼロである位置ｘから見た場合の方向を示す。ｙ方向は光軸に対して角度を有する方向、つまり、像高がゼロでない位置ｙから見た場合の方向を示す。
【００４４】
図６（Ｂ）は、図６（Ａ）の撮像面６０４にて、ｘ方向から見た場合の前レンズ６０１、絞り６０２、後レンズ６０３の重なり方と、ｙ方向から見た場合の前レンズ６０１、絞り６０２、後レンズ６０３の重なり方を示している。光軸に沿うｘ方向から見た場合（下側の図）に光量を制限しているものは絞り６０２だけである。これに対して、ｙ方向から見た場合（上側の図）には、絞り６０３だけでなく前枠（前レンズ６０１）と後枠（後レンズ６０３）によっても光量が制限されている。このように光軸中心から離れて像高が高くなるにつれて光量が低下する現象をケラレといい、瞳分離された像においては像高が高くなると光量バランスがより崩れるという性質がある。位相差検出部５０４（図５）が相関演算を行う際にはＡ像信号とＢ像信号との位相差を算出するので、シェーディングの発生は誤差の要因になる。そこで本実施形態ではシェーディング補正部５０３により補正が行われる。
【００４５】
図７を参照して、シェーディング補正について詳細に説明する。図７（Ａ）はシェーディング補正前の信号を例示し、図７（Ｂ）はシェーディング補正係数を示し、図７（Ｃ）はシェーディング補正後の信号を示す。図７（Ａ）から（Ｃ）において、それらの横軸はいずれも撮像素子５０２上の水平座標位置を示す。図７（Ａ）は、撮像装置５００によって、ある均一な被写体を撮影した場合の、撮像素子５０２上でのあるラインのＡ像信号およびＢ像信号の信号レベルを示す図である。縦軸は信号レベルを任意単位で示す。実線のグラフ線７０１はＡ像信号を表し、破線のグラフ線７０２はＢ像信号を表している。Ａ像信号において撮像素子５０２の右端側の座標位置で信号レベルが相対的に低く、またＢ像信号において撮像素子５０２の左端側の座標位置で信号レベルが相対的に低い。つまり、顕著なシェーディングが発生しているため、撮像素子５０２が受光する光量のバランスに大きな差が生じている。シェーディング補正部５０３は、ＣＰＵ５０６から撮影条件に応じたシェーディング補正係数を取得して各像信号に対して補正を行う。シェーディング補正では、Ａ像信号やＢ像信号に対してシェーディング補正係数を乗算する信号補正が行われる。図７（Ｂ）を用いてシェーディング補正係数の具体例を説明する。
【００４６】
図７（Ｂ）の縦軸はシェーディング補正係数の値を示す。実線のグラフ線７０３はＡ像信号に対する補正係数を表し、破線のグラフ線７０４はＢ像信号に対する補正係数を表している。Ａ像信号に対して、撮像素子５０２の右端側の座標位置で補正係数値が相対的に大きく、またＢ像信号に対して、撮像素子５０２の左端側の座標位置で補正係数値が相対的に大きい。つまり図７（Ａ）にてシェーディングの影響により光量が低下している部分に対して、より大きなシェーディング補正係数値が設定される。
【００４７】
図７（Ｃ）の縦軸はシェーディング補正後の信号レベルを示す。図７（Ａ）に示す信号出力に対し、図７（Ｂ）に示すシェーディング補正係数の乗算を行うことにより、Ａ像信号、Ｂ像信号ともに均一な信号レベルとなる（グラフ線７０５参照）。なお、図７（Ｂ）に示したシェーディング補正係数は一例であり、撮影レンズの特性や像高の違いに応じて適切なシェーディング補正係数が設定されて、光量のバランス差が補正される。
【００４８】
次に図８を参照して、画素の飽和発生時の像崩れとシェーディング補正について説明する。図８（Ａ）は、撮像装置５００によって、ある均一な被写体を撮影した場合の、撮像素子５０２上でのあるラインの出力信号レベルを示す図である。横軸は撮像素子５０２上の水平座標位置を示し、縦軸は信号レベルを任意単位で示している。実線のグラフ線８０１はＡ像信号を表し、破線のグラフ線８０２はＢ像信号を表している。飽和判定閾値を１点鎖線で示す。
【００４９】
図８（Ａ）ではＡ像信号、Ｂ像信号に対する飽和判定閾値を水平方向にて一律に同じ値としている。撮像素子５０２の端部領域においてＡ像信号またはＢ像信号の一方が飽和判定閾値を超える場合、他方の出力信号に信号成分が混入する。図８（Ａ）にてＡ像信号のレベルは撮像素子５０２の左端側の座標範囲（Ａ像信号飽和区間）で高く飽和している。またＢ像信号のレベルは撮像素子５０２の右端側の座標範囲（Ｂ像信号飽和区間）で高く飽和している。
【００５０】
図８（Ｂ）は、図８（Ａ）で説明した信号レベルに対し、シェーディング補正を行った場合の出力信号レベルを示す図である。横軸は撮像素子５０２上の水平座標位置を示し、縦軸は補正後の信号レベルを示している。実線のグラフ線８０３はシェーディング補正後のＡ像信号を表し、破線のグラフ線８０４はシェーディング補正後のＢ像信号を表している。撮像素子５０２の左端側の座標範囲（Ａ像信号飽和区間）において、補正後のＡ像信号のレベルが相対的に低く、補正後のＢ像信号のレベルが相対的に高い。また撮像素子５０２の右端側の座標範囲（Ｂ像信号飽和区間）において、補正後のＡ像信号のレベルが相対的に高く、補正後のＢ像信号のレベルが相対的に低い。つまり、飽和の発生している領域において、飽和している側の信号に対して漏出した信号成分が失われた状態でシェーディング補正係数の乗算が行われる。そのため理想的な信号レベル（Ａ像信号飽和区間とＢ像信号飽和区間との中間区域参照）に到達することがない。一方、飽和した信号成分が混入した側の信号では、混入した信号成分に対してもシェーディング補正係数が乗算されるために過補正となる。その結果、信号形状の崩れが増幅され、このことが焦点検出精度の低下につながる。
【００５１】
そこで本実施形態では、シェーディングの特性に応じて適切な飽和判定閾値を設定し、光量のバランス差を保つように信号間の飽和判定の上限値を制御することで焦点検出精度の低下を抑制する。図９を用いて、本実施形態に係る固体撮像素子の構成を説明する。
【００５２】
図９は固体撮像素子９００の内部構成例を示すブロック図である。固体撮像素子９００は画素部９０１、出力制御回路９０２、信号処理回路９０３、タイミング制御回路９０４、飽和閾値設定回路９０５を備える。
【００５３】
画素部９０１は多数の単位画素１００が行列状に配置された構成である。単位画素１００は複数の光電変換素子（ＡＰＤ１０１Ａ，１０１Ｂ）を備える。出力制御回路９０２は、画素部９０１に配置された単位画素１００の出力（図１：出力Ａ，出力Ｂ参照）を取得し、信号処理回路９０３に出力する単位画素１００の信号を選択する制御を行う。信号処理回路９０３は、必要に応じて単位画素１００の出力Ａと出力Ｂとの加算処理を実行する。撮像面位相差検出によるＡＦ（自動焦点調節）が行われない時に出力Ａと出力Ｂは必要ないので、加算処理された合成出力（Ａ＋Ｂ像信号）のみが固体撮像素子９００の外部へ出力される。
【００５４】
タイミング制御回路９０４は、画素部９０１への駆動信号を出力する他、出力制御回路９０２、信号処理回路９０３の駆動タイミングを制御する。飽和閾値設定回路９０５は、水平像高ごとの飽和判定閾値ＳＡおよびＳＢのデータを記憶可能なメモリ群を備える。飽和閾値設定回路９０５にはＣＰＵ５０６により１ライン分の飽和判定閾値ＳＡおよびＳＢのデータが入力されてメモリに記憶される。飽和閾値設定回路９０５は１ライン分の飽和判定閾値ＳＡおよびＳＢを対応する水平座標位置に存在する複数の単位画素１００に対して、それぞれ飽和判定用の閾値設定を行う。
【００５５】
撮像素子内で飽和判定を行う場合には、飽和判定用の閾値データを有する参照テーブルが使用されるが、そのデータ量が大きいとコスト上昇の原因となる。そのため、瞳分割方向における像高に対応した参照テーブルが使用される。例えば瞳分割方向が水平方向である場合には、１ライン分の飽和判定閾値のデータを有する参照テーブルが使用される。この場合、離散的な参照テーブルのデータから補間によって像高ごとの飽和判定閾値を算出することができる。なお、本実施形態では瞳分割型撮像素子において１つのマイクロレンズに対応する２つの光電変換部を有する２分割の構成例を示すが、３以上の分割数での実施が可能である。また瞳分割方向は水平方向に限らず、垂直方向でもよい。
【００５６】
図１０を参照して、各像高における飽和判定閾値の設定について詳細に説明する。図１０は各単位画素１００についての、撮像素子５０２上での水平座標位置と飽和判定閾値との関係を示すグラフである。横軸は画素の水平座標位置を示し、縦軸は飽和判定閾値の設定値を任意単位で示している。実線のグラフ線１００１はＡ像信号に対する飽和判定閾値ＳＡを表し、破線のグラフ線１００２はＢ像信号に対する飽和判定閾値ＳＢを表している。
【００５７】
各像高における飽和判定閾値ＳＡ，ＳＢとしては、図７（Ａ）に示したシェーディングの影響による光量分布に対応する分布傾向を有する値、すなわち光量バランスを保持する値が設定される。つまり、飽和判定閾値ＳＡは撮像素子５０２の右端側の座標位置よりも左端側の座標位置において値が相対的に大きい。また飽和判定閾値ＳＢは撮像素子５０２の左端側の座標位置よりも右端側の座標位置において値が相対的に大きい。従って、単位画素にて光電変換部を構成するＡＰＤ＿ＡおよびＡＰＤ＿Ｂの飽和が発生した場合でも、それらの出力信号の光量のバランス差はシェーディング補正において前提となる光量バランス差を保つように設定される。
【００５８】
飽和閾値設定回路９０５は、シェーディング補正を前提とした光量のバランス差に応じて飽和判定用の閾値を各単位画素１００に設定する。これにより、Ａ像信号およびＢ像信号の飽和を抑制することが可能となり、Ａ像信号およびＢ像信号に対して、シェーディング補正される光量のバランス差を所定の範囲内に収めることができる。よって、過補正や誤補正の影響を低減することができる。
【００５９】
本実施形態では撮像素子の画素部が１ｂｉｔ型ＡＤ変換部とカウンタを有する撮像装置において、瞳分割方向における像高に応じて飽和判定閾値を変更することで、シェーディング補正の誤差を低減できる。本実施形態によれば、撮像信号の劣化と焦点検出用信号の像崩れを抑制し、焦点検出精度を向上させることができる。
【００６０】
本実施形態では、瞳分割方向である水平方向における像高ごとに画素部の飽和判定閾値を設定する構成を説明したが、垂直方向において対応する画素部の飽和判定用の閾値の設定を行ってもよい。また、本実施形態では、撮像光学系のケラレにより発生するシェーディングの特性にしたがって飽和判定用の閾値を設定する例を説明したが、撮像光学系の入射光量特性にしたがって飽和判定用の閾値を決定してもよい。その場合、制御部は入射光量特性に対応する参照テーブルを用いて像高ごとに対応する飽和判定用の閾値を設定する。なお、第１のカウンタの出力Ａに対応するＡ像信号と、第２のカウンタの出力Ｂに対応するＢ像信号の用途は焦点検出に限定されず、視差マップの生成や立体視表示等に用いることができる。つまり、複数の分割画素の各出力は位相差情報を有しており、それらの出力から視点の異なる複数の視差画像データを生成することが可能である。
【符号の説明】
【００６１】
１００‥‥‥単位画素
１０１Ａ，１０１Ｂ‥‥‥ＡＰＤ
１０６Ａ，１０６Ｂ‥‥‥カウンタ
９００‥‥‥固体撮像素子
９０１‥‥‥画素部
９０２‥‥‥出力制御回路
９０３‥‥‥信号処理回路
９０４‥‥‥タイミング制御回路
９０５‥‥‥飽和閾値設定回路
【図１】
2020120175.tif 000003
【図２】
2020120175.tif 000004
【図３】
2020120175.tif 000005
【図４】
2020120175.tif 000006
【図５】
2020120175.tif 000007
【図６】
2020120175.tif 000008
【図７】
2020120175.tif 000009
【図８】
2020120175.tif 000010
【図９】
2020120175.tif 000011
【図１０】
2020120175.tif 000012