(57)【要約】      （修正有）【課題】二次側に同期整流素子を備えたスイッチング電源装置において、二次側の同期整流素子の制御に求められる応答速度を緩和するとともに、同期整流素子に逆流が発生するような危険なターンオフの遅れを回避できるようにする。【解決手段】絶縁ゲート型電界効果トランジスタで構成された同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路２０を有するスイッチング電源装置において、二次側制御回路２０は、同期整流用ＭＯＳトランジスタのドレイン電圧ＶＤと所定のしきい値電圧Ｖｔｈとを比較して該同期整流用ＭＯＳトランジスタのオフタイミングを検出するオフタイミング検出回路２２と、しきい値電圧を設定するしきい値電圧設定回路２７とを備える。しきい値電圧設定回路２７は、二次側コイルの導通期間または一次側コイルの導通期間に二次側コイルの導通期間を加算した期間を基に、しきい値電圧を設定する。【選択図】図２
2020141534.tif 000002
【特許請求の範囲】
【請求項１】
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記二次側制御回路は、
前記同期整流用ＭＯＳトランジスタのドレイン電圧と所定のしきい値電圧とを比較して該同期整流用ＭＯＳトランジスタをオフさせるタイミングを検出するオフタイミング検出回路と、
前記しきい値電圧を設定するしきい値電圧設定回路と、
を備え、前記しきい値電圧設定回路は、前記二次側コイルの導通期間、または一次側コイルの導通期間に前記二次側コイルの導通期間を加算した期間を基に、前記しきい値電圧を設定するように構成されていることを特徴とするスイッチング電源装置。
【請求項２】
前記しきい値電圧設定回路は、
前記ドレイン電圧が立ち上がる直前に設定された判定タイミングに所定の判定タイミング信号を生成する判定タイミング検出回路と、
前記判定タイミング信号と前記オフタイミング検出回路より出力されるオフタイミング検出信号とを比較してタイミングの早い方の信号を判定するタイミング判定回路と、
前記タイミング判定回路の判定結果に応じて設定する前記しきい値電圧を調整する電圧調整回路と、を備えていることを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記しきい値電圧設定回路は、
前記タイミング判定回路が、前記判定タイミング信号の方が前記オフタイミング検出信号よりも前であると判定した場合に、前記電圧調整回路により、オフタイミングが早くなるように前記しきい値電圧を調整するように構成されていることを特徴とする請求項２に記載のスイッチング電源装置。
【請求項４】
前記しきい値電圧設定回路は、
前記タイミング判定回路が、前記判定タイミング信号の方が前記オフタイミング検出信号よりも後であると判定した場合に、前記電圧調整回路により、オフタイミングが遅くなるように前記しきい値電圧を調整するように構成されていることを特徴とする請求項２または３に記載のスイッチング電源装置。
【請求項５】
前記ドレイン電圧と所定の第１電圧とを比較して、前記同期整流用ＭＯＳトランジスタがオフされたのち前記ドレイン電圧が立ち上がる際の第１タイミングを検出する第１ドレイン検出回路と、
前記ドレイン電圧と前記第１電圧よりも低い第２電圧とを比較して、前記ドレイン電圧が立ち上がる際の第２タイミングを検出する第２ドレイン検出回路と、
前記第１ドレイン検出回路の検出信号と前記第２ドレイン検出回路の検出信号の時間差が、予め設定された所定値を超えた場合に電流不連続モードであると判定するモード判定回路と、を備え、
前記モード判定回路は、前記電流不連続モードであることを示す信号を前記電圧調整回路へ出力するように構成されていることを特徴とする請求項２〜４のいずれかに記載のスイッチング電源装置。
【請求項６】
前記電圧調整回路は、前記電流不連続モードであることを示す信号が入力されていない場合に、オフタイミングを遅くするような前記しきい値電圧の調整を行わないように構成されていることを特徴とする請求項５に記載のスイッチング電源装置。
【請求項７】
前記二次側制御回路は、前記判定タイミング信号の方が前記オフタイミング検出信号よりも前であると判定した場合に、前記判定タイミングで前記同期整流用ＭＯＳトランジスタをオフするように構成されていることを特徴とする請求項２〜６のいずれかに記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧変換用のトランスを備えたスイッチング制御方式の直流電源装置に関し、例えばトランスの二次側に同期整流スイッチを設けた絶縁型ＤＣ−ＤＣコンバータに利用して有効な技術に関する。
【背景技術】
【０００２】
従来、スイッチング電源装置の１つとして、トランスの一次側コイルに間欠的に電流を流すためのスイッチング素子としてのＭＯＳトランジスタ（絶縁ゲート型電界効果トランジスタ）および該素子をオン、オフ制御する制御回路（ＩＣ）を備え、一次側コイルに電流を流すことで二次側コイルに誘起された電流をダイオードにより整流し、コンデンサで平滑して出力するスイッチング電源装置（絶縁型ＤＣ−ＤＣコンバータ）がある。かかるＤＣ−ＤＣコンバータは、入力のＡＣ電圧を整流して生成したＤＣ電圧をトランスの一次側に入力するようにしたＡＣ−ＤＣコンバータでも使用される。
【０００３】
ところで、二次側回路に整流用ダイオードを用いた絶縁型ＤＣ−ＤＣコンバータにおいては、整流用ダイオードにおける損失が大きく効率を低下させる原因となる。そこで、例えば特許文献１や２に記載されているように、二次側回路の整流用ダイオードの代わりに同期整流用のスイッチング素子（ＭＯＳトランジスタ）を設けるとともに、二次側制御回路によって二次側スイッチング素子の端子電圧（ソース・ドレイン間電圧）を検出し、一次側回路のスイッチング素子のオフタイミングに同期して二次側スイッチング素子をターンオン制御することによって、整流素子における損失を減らし高効率化を図るようにした技術がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第４８６２４３２号公報
【特許文献２】米国特許第１００２７２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
二次側同期整流方式の絶縁型ＤＣ−ＤＣコンバータにおいては、二次側の同期整流用ＭＯＳトランジスタのオン、オフ制御を、当該ＭＯＳトランジスタのソース・ドレイン間電圧を検出して行うのが一般的である。しかし、ＭＯＳトランジスタのオン抵抗（通常数ｍΩ）による電圧降下は非常に小さいため、ソース・ドレイン間電圧を検出するには高精度でばらつきの少ない安定した検出回路（コンパレータ）が必要になるという課題がある。特許文献１の発明は、そのような課題を解決する手段を提案している。同期整流用ＭＯＳトランジスタのソース端子は、一般に二次側の接地点に接続されるので、以下の説明では、ソース・ドレイン間電圧を単にドレイン電圧と称する。
【０００６】
特許文献１に記載されている発明においては、同期整流用のスイッチング素子のボディダイオードに順方向電流が流れるタイミングを検出する第１タイミング検出回路と、スイッチング素子のオン、オフ制御信号の変化タイミングを検出する第２タイミング検出回路と、ボディダイオードがオフした瞬間に発生する逆起電圧の変化タイミングを検出する第３タイミング検出回路とを備え、前記第１タイミングで前記スイッチング素子をオンさせ、前記第３タイミングよりも前にスイッチング素子をオフさせるとともに、このスイッチング素子のオフタイミングを前記第３タイミングに近づけるようにスイッチング素子のオン、オフ制御信号を生成する。そして、第２タイミング検出回路の検出信号により起動され一定の速度で変化する電圧を出力するタイマの機能を有する回路と、このタイマ回路の出力電圧としきい値電圧（以下、しきい値と称する）とを比較するコンパレータとを設け、前記第２タイミングと第３タイミングとの時間差に応じて前記しきい値を変化させるようにしている。
【０００７】
しかしながら、上記のような絶縁型ＤＣ−ＤＣコンバータにあっては、第２タイミングと第３タイミングとの時間差（同期整流用ＭＯＳトランジスタのボディダイオードの導通時間）に応じてタイマ機能のしきい値を調整することでターンオフタイミングを決定しているため、たとえば電源装置の入力または出力の条件が切替わって一次側や二次側の導通期間が変化した際などにおいて、ターンオフタイミングがフィードバックで安定点に到達するまでに時間を要してターンオフタイミングの調整が遅れ、それによってスイッチング素子に逆方向電流が流れて素子破壊に至るおそれがあるといった問題点がある（第１の問題点）。
【０００８】
一方、特許文献２に記載されている発明は、同期整流器（ＭＯＳトランジスタ）のドレイン電圧がターンオフ判定しきい値を超えて上昇したことに応答して、同期整流器をターンオフするように構成し、同期整流器のターンオフと同期整流器のボディダイオードの導通の終了との間に検出された不感時間（デッドタイム）に基づいてターンオフ判定しきい値を調整するとともに、オン、オフ制御信号を生成する同期整流器ドライバには、検出された前記デッドタイムに基づいてオン、オフ制御信号を変調する電流を調整する機能を有するように構成されたデッドタイム自己同調ブロックを設けることを提案している。
【０００９】
上記のような構成を備えた特許文献２の電源装置にあっては、負荷が大きな状況での電流連続モード（ＣＣＭ）で、一次側ターンオフ以降の電流傾きが急峻になるため、逆流を防ぐにはしきい値によるオフ信号検出から同期整流用ＭＯＳトランジスタのターンオフまでの制御を、ドレイン電流Ｉｄｓが０Ａに到達するまでに完了しなければならない。しかし、一般的に、ＭＯＳトランジスタの電流傾きが大きくなる方向へ変化すると、寄生インダクタンス成分によりドレイン電圧が持ち上がるため、ターンオフ判定しきい値によるオフ信号検出ポイントが早まる傾向となる。
【００１０】
しかるに、臨界付近のＣＣＭでは、電流の傾きが変化してから０Ａに到達するまでの時間が非常に短い。そのため、しきい値によるオフタイミングの検出からＭＯＳトランジスタのターンオフまでの制御に高速な応答が必要であり、高性能の制御回路が要求される。また、ＤＣＭからＣＣＭへ移行した直後、ＣＣＭのターンオフ判定しきい値に調整されるまでの間に、
（制御回路の遅延時間）＞Ｉｄｓが０Ａに到達するまでの時間
という条件が成立すると、逆流が発生して素子破壊に至るおそれがある（第２の問題点）。
なお、上記不等式の「Ｉｄｓが０Ａに到達するまでの時間」の開始点は、ターンオフ判定しきい値によるオフタイミング（OFF_SIG信号）の検出時点である。
【００１１】
また、特許文献２の同期整流器を備えた電源装置は、ＣＣＭにおいては一次側制御ＩＣの周期が固定された状態で動作する。この状況下では、二次側コイルの蓄積エネルギがすべて吐き出される前に同期整流器がターンオフすることで残留したエネルギによる電流が、ターンオン後に加算されることで生じる重畳電流の大きさが電源装置の入出力条件の微小な変化でも変化する。また、外乱ノイズに対するフィードバック制御等の要因により、重畳電流が変化することもある。しかし、特許文献２の同期整流器では、重畳電流によってターンオフ判定しきい値が、ＤＣＭの場合よりもターンオフを早める側に調整される。そのため、入出力条件の微小変化や外乱ノイズでもターンオフポイントが最適値から乖離するので、ターンオフのタイミングがばたつく原因となり、効率の低下を招くという問題点がある（第３の問題点）。
【００１２】
この発明は上記のような問題点を解決するためになされたもので、その目的とするところは、電圧変換用のトランスおよび二次側同期整流素子を備えたスイッチング電源装置において、一次側や二次側の導通期間が変化しても同期整流素子に逆流が発生するターンオフの遅れを回避できるようにすることにある。
本発明の他の目的は、二次側の同期整流素子の制御に求められる応答速度を緩和できるとともに、ＤＣＭ（電流不連続モード）からＣＣＭ（電流連続モード）へ移行した直後、ＣＣＭのターンオフ判定しきい値に調整されるまでの間に、逆流が発生して素子破壊に至るような危険な状態が発生するのを回避できるようにすることにある。
本発明のさらに他の目的は、ＣＣＭ（電流連続モード）で動作する状況下で、ターンオフ判定しきい値が過剰に補正されるのを防止して、ターンオフのタイミングがばたつくのを回避し効率の低下を防止できるようにすることにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、この発明は、
電圧変換用のトランスと、該トランスの一次側コイルと直列形態に接続された主スイッチング素子と、該主スイッチング素子をオン、オフ制御する一次側制御回路と、前記トランスの二次側コイルと直列形態に接続された同期整流用ＭＯＳトランジスタと、該同期整流用ＭＯＳトランジスタをオン、オフ制御する二次側制御回路と、を有するスイッチング電源装置であって、
前記二次側制御回路は、
前記同期整流用ＭＯＳトランジスタのドレイン電圧と所定のしきい値電圧とを比較して該同期整流用ＭＯＳトランジスタをオフさせるタイミングを検出するオフタイミング検出回路と、
前記しきい値電圧を設定するしきい値電圧設定回路と、
を備え、前記しきい値電圧設定回路は、前記二次側コイルの導通期間、または一次側コイルの導通期間に前記二次側コイルの導通期間を加算した期間を基に、前記しきい値電圧を設定するように構成したものである。
【００１４】
上記構成を有するスイッチング電源装置によれば、同期整流用トランジスタのボディダイオードの導通期間に応じてタイマ機能のしきい値を調整するのではなく、二次側コイルの導通期間、または一次側コイルの導通期間に二次側コイルの導通期間を加算した期間を基に、ターンオフ判定のしきい値を設定するので、電源装置の入力または出力の条件が切替わって一次側や二次側の導通期間が変化した際など、しきい値の調整が安定点に到達するまでに時間を要する場合においても、ドレイン電流Ｉdｓが０Ａに近づくことで、ドレイン電圧ＶＤがＶＤ電圧の式（ＶＤ＝Ｉds×(Ｒon＋Ｒ)＋Ｌ×ｄIds/dt）に従って変化し、ターンオフ判定のしきい値を超えることで同期整流用トランジスタをオフでき、それによって同期整流用トランジスタに逆方向電流が流れるのを防止することができる。なお、ＶＤ電圧の式中のＲonは同期整流用トランジスタのオン抵抗、Ｒは配線パターンの寄生抵抗、Ｌは配線パターンの寄生インダクタンスである。
【００１５】
ここで、前記しきい値電圧設定回路は、
前記ドレイン電圧が立ち上がる直前に設定された判定タイミングに所定の判定タイミング信号を生成する判定タイミング検出回路と、
前記判定タイミング信号と前記オフタイミング検出回路より出力されるオフタイミング検出信号とを比較してタイミングの早い方の信号を判定するタイミング判定回路と、
前記タイミング判定回路の判定結果に応じて設定する前記しきい値電圧を調整する電圧調整回路と、を備えように構成することで、実現することができる。
【００１６】
また、望ましくは、前記しきい値電圧設定回路は、
前記タイミング判定回路が、前記判定タイミング信号の方が前記オフタイミング検出信号よりも前であると判定した場合に、前記電圧調整回路により、オフタイミングが早くなるように前記しきい値電圧を調整するように構成する。
さらに、望ましくは、前記しきい値電圧設定回路は、
前記タイミング判定回路が、前記判定タイミング信号の方が前記オフタイミング検出信号よりも後であると判定した場合に、前記電圧調整回路により、オフタイミングが遅くなるように前記しきい値電圧を調整するように構成する。
【００１７】
上記のように構成することにより、オフタイミング検出信号と判定タイミングとの前後関係に応じてターンオフ判定のしきい値電圧を調整し、オフタイミング検出信号を、二次側導通期間の終了点よりも少し手前に設定された判定タイミングに近づけることができ、同期整流用トランジスタのオンからオフへの切り替え直後にボディダイオードを通して電流が流れる時間を短縮することができる。
また、しきい値によるオフタイミングの検出よりも手前に、判定タイミングを設定することができ、二次側の同期整流素子の制御に求められる応答速度を緩和できる。
ここで、前記二次側制御回路は、前記判定タイミング信号の方が前記オフタイミング検出信号よりも前であると判定した場合に、前記判定タイミングで前記同期整流用ＭＯＳトランジスタをオフするように構成すると良い。
【００１８】
さらに、望ましくは、前記ドレイン電圧と所定の第１電圧とを比較して、前記同期整流用ＭＯＳトランジスタがオフされたのち前記ドレイン電圧が立ち上がる際の第１タイミングを検出する第１ドレイン検出回路と、
前記ドレイン電圧と前記第１電圧よりも低い第２電圧とを比較して、前記ドレイン電圧が立ち上がる際の第２タイミングを検出する第２ドレイン検出回路と、
前記第１ドレイン検出回路の検出信号と前記第２ドレイン検出回路の検出信号の時間差が、予め設定された所定値を超えた場合に電流不連続モードであると判定するモード判定回路と、を備え、
前記モード判定回路は、前記電流不連続モードであることを示す信号を前記電圧調整回路へ出力するように構成する。
かかる構成によれば、電圧調整回路が、電流連続モードか電流不連続モードかに応じてターンオフ判定しきい値電圧の調整を実行可能にすることができる。
【００１９】
さらに、望ましくは、前記電圧調整回路は、前記電流不連続モードであることを示す信号が入力されていない場合に、オフタイミングを遅くするような前記しきい値電圧の調整を行わないように構成する。
かかる構成によれば、ＤＣＭからＣＣＭへ移行した直後、ＣＣＭのターンオフ判定しきい値に調整されるまでの間に、逆流が発生して素子破壊に至るような危険な状態が発生するのを回避することができる。
【００２０】
さらに、望ましくは、前記二次側制御回路は、前記判定タイミング信号の方が前記オフタイミング検出信号よりも前であると判定した場合に、前記判定タイミングで前記同期整流用ＭＯＳトランジスタをオフするように構成する。
これにより、判定タイミングによるオフタイミングの検出が優先されるため、重畳電流が大きいＣＣＭの条況下でターンオフのバタつきを低減することができ、効率の低下を防止することができる。
【発明の効果】
【００２１】
本発明によると、二次側に同期整流素子を備えたスイッチング電源装置において、ＤＣＭで動作する状況下で、同期整流用トランジスタのオンからオフへの切り替え直後にボディダイオードを通して電流が流れる時間を短縮しつつ、同期整流用トランジスタに逆方向電流が流れるのを防止することができる。また、ＤＣＭ（電流不連続モード）からＣＣＭ（電流連続モード）への移行時など、一次側や二次側の導通期間が変化した直後、ＣＣＭのターンオフ判定しきい値に調整されるまでの間に、逆流が発生して素子破壊に至るような危険な状態が発生するのを回避できるとともに、二次側の同期整流素子の制御に求められる応答速度を緩和できる。さらに、ＣＣＭ（電流連続モード）で動作する状況下で、ターンオフ判定しきい値が過剰に補正されるのを防止して、ターンオフのタイミングがばたつくのを回避し安定したターンオフを実現するとともに、効率の低下を防止できるという効果がある。
【図面の簡単な説明】
【００２２】
【図１】本発明を適用して有効な二次側同期整流方式のスイッチング電源装置の構成例を示す回路構成図である。
【図２】実施形態のスイッチング電源装置を構成する二次側制御回路の構成例を示すブロック構成図である。
【図３】実施形態の二次側制御回路を構成する判定タイミング検出回路の具体例を示す回路構成図である。
【図４】実施形態の二次側制御回路を構成するしきい値電圧調整回路の具体例を示す回路構成図である。
【図５】実施形態の二次側制御回路の動作中における同期整流用素子（ＭＯＳトランジスタ）のドレイン電圧とタイミング検出回路のタイマ出力とサンプリングパルスと判定タイミング信号および第２ドレイン検出回路の出力信号の変化の様子を示す波形図である。
【図６】実施形態の二次側制御回路の動作中における同期整流用素子（ＭＯＳトランジスタ）のドレイン電圧とオンタイミング検出信号と判定タイミング信号とオンタイミング検出信号およびゲート駆動信号の変化の様子を示す波形図である。
【図７】実施形態の二次側制御回路の通常動作中における同期整流用トランジスタのドレイン電圧と判定タイミング信号とオフタイミング検出信号とＤＣＭ検出信号とターンオフ判定のしきい値電圧と電圧調整回路内のワンショットパルスの変化の様子を示すもので、（Ａ）は判定タイミング信号よりもオフタイミング検出信号の方が早い場合の波形図、（Ｂ）は、オフタイミング検出信号よりも判定タイミング信号の方が早い場合の波形図である。
【図８】ＤＣＭ検出動作を説明するための波形図で、同期整流用ＭＯＳトランジスタがオンからオフに切り替わるポイントの前後の期間における各部の電圧や信号の変化を拡大して示す波形図である。
【発明を実施するための形態】
【００２３】
以下、本発明の好適な実施の形態を図面に基づいて説明する。
図１は、本発明を適用した同期整流方式のスイッチング電源装置の一実施形態を示す。
この実施形態におけるスイッチング電源装置は、一次側コイルＬｐと二次側コイルＬｓおよび補助巻線Ｌａを有する電圧変換用のトランス１０を備え、該トランス１０の一次側にＮチャネルＭＯＳトランジスタからなるスイッチング素子ＳＷおよびその制御回路（一次側制御回路）１１を設け、二次側に同期整流素子としてのＭＯＳトランジスタＳ０およびその制御回路（二次側制御回路）２０を設けた絶縁型ＤＣ−ＤＣコンバータとして構成されている。この実施形態では、トランス１０に、二次側コイルＬｓの極性が一次側コイルＬｐと逆極性のものが使用されており、フライバックコンバータとして動作するように構成されている。
【００２４】
一次側のスイッチング素子ＳＷはトランス１０の一次側コイルＬｐと直列に接続されている。一次側制御回路１１および二次側制御回路２０は、各々１個の半導体チップ上に半導体集積回路（ＩＣ）として、または１つのパッケージ内に実装された半導体装置として構成されている。二次側制御回路２０を半導体集積回路（ＩＣ）として形成したものと、ＭＯＳトランジスタＳ０を形成したチップを１つのパッケージ内に実装して半導体装置として構成するようにしても良い。上記トランス１０の補助巻線Ｌａの端子間にはダイオードＤ１とコンデンサＣ１とが直列に接続され、補助巻線Ｌａに誘起された電圧をダイオードＤ１で整流しコンデンサＣ１で平滑することで、一次側制御回路１１の電源電圧Ｖcc1を生成して一次側制御回路１１の電源端子に供給する。
また、この実施例のＤＣ−ＤＣコンバータは、一次側制御回路１１に接続され二次側の回路からのフィードバック信号を受ける受光用のフォトトランジスタＰＴを備え、一次側制御回路１１はフィードバック信号に応じてスイッチング素子ＳＷのスイッチング周波数またはデューティ比を変化させて、負荷の変動および入力電圧の変動に対応するように構成されている。
【００２５】
一方、トランス１０の二次側には、二次側コイルＬｓの一方の端子と出力端子ＯＵＴ２との間に接続された同期整流用ＭＯＳトランジスタＳ０と、二次側で生成された電圧を電源電圧とし同期整流用ＭＯＳトランジスタＳ０のドレイン電圧を検出してトランジスタＳ０のオン、オフ制御信号を生成する二次側制御回路２０と、出力端子ＯＵＴ１−ＯＵＴ２間に接続され出力電圧ＶＯＵＴを安定化させる平滑コンデンサＣ２と、を備える。なお、出力端子ＯＵＴ１−ＯＵＴ２間に接続された可変抵抗ＬＤは、負荷の一例もしくは負荷を等価的に記載したものを表わしている。
出力端子ＯＵＴ１には二次側制御回路２０の電源端子ＶＤＤが接続されており、出力電圧ＶＯＵＴが二次側制御回路２０に電源電圧Ｖcc2として供給される。二次側制御回路２０の電源電圧は、トランス１０の補助巻線に誘起された電圧を整流して供給するように構成しても良い。
また、トランス１０の二次側には、出力端子ＯＵＴ１−ＯＵＴ２間に、フィードバック用のフォトダイオードＰＤおよびシャントレギュレータＳＲが直列に接続されている。
【００２６】
出力端子ＯＵＴ１−ＯＵＴ２間には分圧用の抵抗Ｒ１，Ｒ２が接続されており、該抵抗Ｒ１，Ｒ２の抵抗比で出力電圧ＶＯＵＴを分圧した電圧がシャントレギュレータＳＲに印加されることで、シャントレギュレータＳＲは出力電圧ＶＯＵＴのレベルに比例した電流をフォトダイオードＰＤに流すように構成されている。
また、二次側のフォトダイオードＰＤと一次側のフォトトランジスタＰＴは、絶縁型信号伝達手段としてのフォトインタラプタを構成しており、二次側のフォトダイオードＰＤから発せられた光が一次側のフォトトランジスタＰＴにより受光用されて光の強度に応じたフィードバック信号が生成され、一次側制御回路１１はこのフィードバック信号に応じてスイッチング素子ＳＷを制御する。
【００２７】
二次側制御回路２０は、二次側スイッチング素子としての同期整流用ＭＯＳトランジスタＳ０のドレイン端子に配線を介して接続される外部端子（ドレイン電圧検出端子）Ｐ１の電圧を監視し、所定のタイミングで同期整流用ＭＯＳトランジスタＳ０をオンまたはオフさせる制御信号（ゲート駆動電圧）ＶＧを生成して、外部端子Ｐ２を介してトランジスタＳ０のゲート端子へ出力する。
【００２８】
図２には、上記二次側制御回路２０の主要部の構成例が示されている。
図２に示されているように、二次側制御回路２０は、同期整流用ＭＯＳトランジスタＳ０のドレイン端子が接続されるドレイン電圧検出端子Ｐ１の電圧と所定のしきい値電圧Ｖth_on（例えば-200mV）とを比較するコンパレータなどからなるオンタイミング検出回路２１、ドレイン電圧検出端子Ｐ１の電圧と所定のしきい値電圧Ｖth_off（例えば+30mV〜-150mV）とを比較するコンパレータなどからなるオフタイミング検出回路２２、ドレイン電圧検出端子Ｐ１の電圧と所定のしきい値電圧Ｖ1（例えばピーク電圧×90％）とを比較するコンパレータなどからなる第１ドレイン電圧検出回路２３、ドレイン電圧検出端子Ｐ１の電圧とＶ1よりも低い所定のしきい値電圧Ｖ2（例えば２Ｖ）とを比較するコンパレータなどからなる第２ドレイン電圧検出回路２４を備える。
【００２９】
ここで、オンタイミング検出回路２１の判定しきい値Ｖth_onは、同期整流用ＭＯＳトランジスタＳ０のボディダイオードに電流が流れ始めたことを確実に検出できるように、ボディダイオードの順方向電圧を考慮した電圧に設定される。
ドレイン電圧検出用のしきい値電圧Ｖ1とＶ2は、Ｖ1＞Ｖ2の関係が成立し、Ｖ2がしきい値Ｖth_offよりも高い電圧であればどのような電位でもよい。
【００３０】
また、二次側制御回路２０は、上記第１ドレイン電圧検出回路２３の出力ＶDPと第２ドレイン電圧検出回路２４の出力ＶDLとに基づいてＤＣＭ（電流不連続モード）であるか否かを検出するＤＣＭ検出回路２５、上記第２ドレイン電圧検出回路２４の出力ＶDLに基づいてオフタイミング検出信号OFF_SIGとの前後関係を判定するためのタイミングを決定する判定タイミング検出回路２６、オフタイミング検出回路２２の出力OFF_SIGと第１ドレイン電圧検出回路２３の出力ＶDPとＤＣＭ検出回路２５の出力DCM_SIGと判定タイミング検出回路２６の出力Judge_SIGとに基づいてオンタイミング検出回路２１のしきい値電圧Ｖthを調整する電圧調整回路２７を備える。
【００３１】
さらに、二次側制御回路２０は、上記オフタイミング検出回路２２の出力OFF_SIGと判定タイミング検出回路２６の出力Judge_SIGとの論理和をとるＯＲゲートＧ１と、ＯＲゲートＧ１の出力とオフタイミング検出回路２２の出力OFF_SIGとに基づいて同期整流用ＭＯＳトランジスタＳ０のゲート端子に印加されてこれをオン、オフ制御する信号を生成するオン・オフ制御回路２８と、生成されたオン、オフ制御信号を受けてゲート駆動信号ＶＧを生成し外部端子Ｐ２より出力するゲートドライバ回路２９を備えている。
オン・オフ制御回路２８は、ＲＳフリップフロップなどにより構成され、オンタイミング検出回路２１の出力信号ON_SIGが立ち上がるとゲート駆動信号ＶＧをハイレベルに変化させて同期整流用のＭＯＳトランジスタＳ０をオンさせ、オフタイミング検出回路２２の出力信号OFF_SIGまたは判定タイミング検出回路２６の出力Judge_SIGが立ち上がるとゲート駆動信号ＶＧをロウレベルに変化させてＳ０をオフさせる制御信号を生成する。
【００３２】
図３および図４には、上記二次側制御回路２０を構成する判定タイミング検出回路２６および電圧調整回路２７の具体的な回路例が示されている。
図３に示されているように、判定タイミング検出回路２６は、電源電圧端子ＲＥＧと接地点との間に直列に接続された定電流源ＣＣ１およびオン・オフスイッチＳ１，Ｓ２と、スイッチＳ１とＳ２の接続ノードＮ１と接地点との間に接続されたコンデンサＣ１を備える。スイッチＳ１は第２ドレイン電圧検出回路２４の出力ＶDLによりオン、オフされ、Ｓ２はＶDL信号の立ち上がりに同期してパルスを生成するワンショットパルス生成回路ＯＰＧ１の出力パルスによりオン、オフされるように構成されており、ＶDLがハイレベルの期間だけ定電流源ＣＣ１の電流によりコンデンサＣ１が充電され、ＶDLのパルス幅に応じた電圧Tjudgeを出力するタイマ回路として機能する。
【００３３】
また、判定タイミング検出回路２６は、コンデンサＣ１の充電電圧Tjudgeが非反転入力端子に入力されたオペアンプＡＭＰと定電流ＣＣ２とフィードバック抵抗Ｒｆとからなり、二次側導通期間から少し時間を減算したい場合、つまり判定タイミングが二次側導通期間の終了点（ＶDLの立ち下がり）よりも少し手前に来るようにしてホールドされる電圧を低めにするためのオフセットを付与するオフセット付与回路ＯＳＧと、該オフセットが付与された電圧を取り込んで保持するサンプルホールド回路Ｓ/Ｈと、サンプルホールド回路Ｓ/Ｈの保持電圧ＶshとコンデンサＣ１の充電電圧Tjudgeとを入力とするコンパレータＣＭＰと、コンパレータＣＭＰの出力を反転して判定タイミング信号Judge_SIGとして出力するインバータＩＮＶとを備えている。図示しないが、サンプルホールド回路Ｓ/Ｈを動作させるタイミング信号（パルス）φsは、例えば第２ドレイン電圧検出回路２４の出力ＶDLの立ち下がりを検出するワンショットパルス生成回路を設けて生成することができる。
【００３４】
電圧調整回路２７は、図４に示されているように、上記判定タイミング信号Judge_SIGをトリガ信号としてオフタイミング検出回路２２の出力OFF_SIGをラッチするＤ型フリップフロップＦＦと、第１ドレイン電圧検出回路２３の出力ＶDPの変化に同期してパルスを生成するワンショットパルス生成回路ＯＰＧ２と、上記フリップフロップＦＦの出力Ｑとワンショットパルス生成回路ＯＰＧ２により生成されたパルスを入力とするＡＮＤゲートＧ２と、フリップフロップＦＦの反転出力/ＱとＤＣＭ検出回路２５の出力DCM_SIGとワンショットパルス生成回路ＯＰＧ２の出力パルスを入力とするＡＮＤゲートＧ３を備える。
【００３５】
また、電圧調整回路２７は、電源電圧端子ＲＥＧと接地点との間に直列に接続された定電流源ＣＣ３およびオン・オフスイッチＳ３，Ｓ４、定電流源ＣＣ４と、スイッチＳ３とＳ４の接続ノードＮ２と接地点との間に接続されたコンデンサＣ２を備える。スイッチＳ３はＡＮＤゲートＧ２の出力によりオン、オフされ、スイッチＳ４はＡＮＤゲートＧ３の出力によりオン、オフされるように構成されており、定電流源ＣＣ３の電流によりコンデンサＣ２が充電され、定電流源ＣＣ４の電流によりコンデンサＣ２が放電されることで、ＡＮＤゲートＧ２の出力とＡＮＤゲートＧ３の出力の差分つまりオン時間やオン回数に応じた電圧を生成して、オフタイミング判定しきい値Ｖth_offとして出力する。
【００３６】
次に、二次側制御回路２０の機能および動作について、図５〜図７の波形図を用いて説明するが、先ず図３に示す判定タイミング検出回路２６による判定タイミング信号Judge_SIGの生成について、図５を用いて説明する。
図５において、（ａ）は同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶＤ、（ｂ）はコンデンサＣ１の充電電圧Tjudge、（ｃ）はサンプルホールド回路Ｓ/Ｈのサンプリングパルスφs、（ｄ）は判定タイミング検出回路２６から出力される判定タイミング信号Judge_SIG、（ｅ）は第２ドレイン電圧検出回路２４の出力ＶDLの変化をそれぞれ示す。サンプリングパルスφsは、同期整流用ＭＯＳトランジスタＳ０の導通期間が終了したタイミングで、サンプルホールド回路Ｓ/Ｈへ供給される。
【００３７】
図５に示されているように、第２ドレイン電圧検出回路２４の出力ＶDL（ｅ）が、（ａ）に示すドレイン電圧ＶＤの立ち下がりのボトム近傍でハイレベルに立ち上がる（タイミングｔ１）。すると、図３に示す判定タイミング検出回路２６のワンショットパルス生成回路ＯＰＧ１からパルスが出力され、スイッチＳ２が一時的にオンされてコンデンサＣ１の電荷が放電され、コンデンサＣ１の充電電圧Tjudgeが０ＶにリセットされてコンパレータＣＭＰの出力が反転し、インバータＩＮＶから出力される判定タイミング信号Judge_SIGがロウレベルに変化する。
これとともに、定電流源ＣＣ１の電流によるコンデンサＣ１の充電が開始され、（ｂ）に示すようにコンデンサＣ１の充電電圧Tjudgeが次第に高くなる。そして、Tjudgeがサンプルホールド回路Ｓ/Ｈの保持電圧Ｖshに達すると（タイミングｔ２）、コンパレータＣＭＰの出力が反転してインバータＩＮＶから出力される判定タイミング信号Judge_SIGがハイレベルに変化する。また、コンデンサＣ１の充電電圧Tjudgeにオフセットを加えた電圧が、（ｃ）のサンプリングパルスφsによってサンプルホールド回路Ｓ/Ｈに取り込まれ、保持される。上記動作を繰り返すことで、（ｄ）に示すように変化する判定タイミング信号Judge_SIGが生成される。
【００３８】
図６には、上記のように変化する判定タイミング信号Judge_SIGとオフタイミング検出回路２２の出力OFF_SIGとの関係が示されている。なお、図６において、（ａ）は同期整流用ＭＯＳトランジスタＳ０のドレイン電圧ＶＤ、（ｂ）はオンタイミング検出回路２１の出力ON_ SIG、（ｃ）は判定タイミング検出回路２６より出力される判定タイミング信号Judge_SIG、（ｄ）はオフタイミング検出回路２２の出力OFF_SIG、（ｅ）はゲートドライバ回路２９より出力されるゲート駆動信号ＶＧの変化を示す。図６において、期間Ｔ１，Ｔ２はドレイン電圧ＶＤの立ち下がりから次のドレイン電圧ＶＤの立ち下がりまでの期間とする。
【００３９】
図６に示されているタイミングの例においては、期間Ｔ１では判定タイミング信号Judge_SIGの立ち上がりタイミングｔ12よりもオフタイミング検出回路２２の出力OFF_SIGの立ち上がりタイミングｔ11の方が早い場合が、また、期間Ｔ２では判定タイミング信号Judge_SIGの立ち上がりタイミングｔ14の方がオフタイミング検出回路２２の出力OFF_SIGの立ち上がりタイミングｔ15よりも早い場合が示されている。
本実施形態の二次側制御回路２０においては、例えばＯＲゲートＧ１を介してオフタイミング検出回路２２の出力OFF_SIGと判定タイミング信号Judge_SIGがオン・オフ制御回路２８へ入力されることにより、オン・オフ制御回路２８は、OFF_SIG信号とJudge_SIG信号のうち立ち上がりの早い方のタイミング（ｔ11，ｔ14）で、同期整流用ＭＯＳトランジスタＳ０のゲート駆動信号ＶＧを立ち下げてオフさせるように構成されている。
【００４０】
また、本実施形態の二次側制御回路２０においては、図４に示されているように、電圧調整回路２７がJudge_SIG信号の立ち上がりでOFF_SIG信号をフリップフロップＦＦにラッチし、フリップフロップＦＦの出力によってコンデンサＣ２を充電する側のスイッチＳ２またはコンデンサＣ２を放電する側のスイッチＳ３を、１パルス期間ずつオンさせるように構成されている。
そのため、図７（Ａ）に示すように、判定タイミング信号Judge_SIGよりもオフタイミング検出回路２２の出力OFF_SIGの立ち上がりの方が早い状態が連続すると、コンデンサＣ２の充電電圧であるオフタイミング判定しきい値Ｖth_offが少しずつ段階的に高くなるようにされ、それによってオフタイミング検出信号OFF_SIの立ち上がりが遅くなり、判定タイミング信号Judge_SIGの立ち上がりタイミングと一致するように動作する。
【００４１】
また、図７（Ｂ）に示すように、判定タイミング信号Judge_SIGよりもオフタイミング検出回路２２の出力OFF_SIGの立ち上がりの方が遅い状態が連続すると、コンデンサＣ２の充電電圧であるオフタイミング判定しきい値Ｖth_offが少しずつ段階的に低くなるようにされ、それによってオフタイミング検出信号OFF_SIの立ち上がりが早くなり、判定タイミング信号Judge_SIGの立ち上がりタイミングと一致するように動作する。
上記説明から分かるように、本実施形態の二次側制御回路２０においては、二次側同期整流用ＭＯＳトランジスタＳ０の導通期間を元に判定タイミングを決めて、オフタイミング検出信号OFF_SIGと判定タイミング信号Judge_SIGの立ち上がりの前後関係を判断し、ターンオフ判定のしきい値を調整している。つまり、特許文献１の発明のように、同期整流用ＭＯＳトランジスタＳ０のボディダイオードの導通期間に応じて、ターンオフ判定のしきい値を調整することはしていない。
【００４２】
そのため、ターンオフタイミングがフィードバックで安定点に到達するまでに時間を要してターンオフタイミングの調整が遅れ、それによってスイッチング素子に逆方向電流が流れて素子破壊に至るおそれがあるといった前述の第１の問題点を解決することができる。また、図６を用いて説明したように、判定タイミング信号Judge_SIGよりもターンオフ判定しきい値によるターンオフの検出すなわちオフタイミング検出信号OFF_SIGの立ち上がりが遅れる場合は、ＭＯＳトランジスタＳ０をターンオフするようにしている。
これにより、ＣＣＭへ移行した直後、ターンオフ判定しきい値に調整されるまでの間に、
（制御回路の遅延時間）＞Ｉｄｓが０Ａに到達するまでの時間
という条件が成立するのを回避することができ、二次側の同期整流素子の制御に求められる応答速度を緩和することができる。また、上記条件の成立により逆流が発生して素子破壊に至るのを防止することができる（第２の問題点の解決）。なお、上記不等式の「Ｉｄｓが０Ａに到達するまでの時間」の開始点は、ターンオフ判定しきい値によるオフタイミング（OFF_SIG信号）の検出時点である。
【００４３】
次に、図８を用いて、ＤＣＭ検出回路２５において行われるＤＣＭ検出動作について説明する。なお、図８（ａ）〜（ｇ）は、ゲート駆動信号ＶＧ（図８(f)参照）がハイレベルからロウレベルに立ち下がるポイントｔ21すなわち同期整流用のＭＯＳトランジスタＳ０がオンからオフに切り替わるポイントの前後の期間における各部の電圧や信号の変化を拡大して示している。
図８のうち（ａ）には、ＤＣＭ（電流不連続モード）時のドレイン電圧ＶＤの変化が実線Ａで、またＣＣＭ（電流連続モード）時のドレイン電圧ＶＤの変化が破線Ｂで示されている。また、（ｇ）には、ＤＣＭ時の同期整流用のＭＯＳトランジスタＳ０のドレイン電流Ｉdsの変化が実線Ａで、またＣＣＭ時のドレイン電流Ｉdsの変化が破線Ｂで示されている。
【００４４】
図８（ａ）に示す実線Ａと破線Ｂの波形を比較すると分かるように、ＤＣＭ（電流不連続モード）時にはドレイン電流Ｉdsを流し終えた後に共振波形Ｗｒが現れるのに対し、ＣＣＭ（電流連続モード）時には破線Ｂのようにタイミングｔ22から波形が急峻に立ち上がる。本実施形態の二次側制御回路２０におけるＤＣＭ検出回路２５は、この波形の相違を利用してＤＣＭかＣＣＭかを検出する。
【００４５】
具体的には、ＣＣＭの場合にドレイン電圧ＶＤが第２ドレイン電圧検出回路２４の判定しきい値Ｖ２を横切ってから第２ドレイン電圧検出回路２４の判定しきい値Ｖ１に達するまでの時間Ｔ21を示す図８（ｂ）と、ＤＣＭの場合にドレイン電圧ＶＤが第２ドレイン電圧検出回路２４の判定しきい値Ｖ２を横切ってから第２ドレイン電圧検出回路２４の判定しきい値Ｖ１に達するまでの時間Ｔ22を示す図８（ｃ）とを比較すると、（ｃ）の方が大きい。
ＤＣＭ検出回路２５は、図示しないタイマ回路で（ｃ）の時間幅を電圧に変換して所定のしきい値電圧Ｖｔを超えた場合にＤＣＭと判定して、出力信号DCM_SIGを、図８（ｅ）に示すようにロウレベルからハイレベルに立ち上げる。
【００４６】
この信号DCM_SIGが図４に示す電圧調整回路２７へ供給されると、電圧調整回路２７は、判定タイミング信号Judge_SIGの方がオフタイミング検出回路２２の出力OFF_SIGの立ち上がりよりも早いと、コンデンサＣ２の充電電圧であるオフタイミング判定しきい値Ｖth_offを１段階的に低くする。これにより、次回のOFF_SIGの立ち上がりは前へずれることになる。また、電圧調整回路２７は、判定タイミング信号Judge_SIGよりもオフタイミング検出回路２２の出力OFF_SIGの立ち上がりの方が早いと、コンデンサＣ２の充電電圧であるオフタイミング判定しきい値Ｖth_offを１段階的に高くする。これにより、次回のOFF_SIGの立ち上がりは後ろへずれることになる。
【００４７】
また、ＣＣＭの場合、ＤＣＭ検出回路２５の上記タイマ回路の出力はしきい値電圧Ｖｔを超えることはなく、ＤＣＭ検出回路２５の出力信号DCM_SIGはハイレベルに変化せずロウレベルのままとなる。そして、この信号DCM_SIGは、図４の電圧調整回路２７を構成するＡＮＤゲートＧ２,Ｇ３のうち、Ｇ３にのみ入力されている。
そのため、この信号DCM_SIGを受ける電圧調整回路２７は、ＣＣＭで判定タイミングの方がオフタイミングよりも前である場合には判定しきい値Ｖthを調整する動作をせず、前回の電圧を維持する。
【００４８】
上記のように、ＣＣＭではオフタイミング判定しきい値Ｖth_offを下げてターンオフを早める調整機能を停止し、かつ判定タイミングよりもターンオフ判定しきい値（Ｖth_off）によるオフタイミング（OFF_SIG信号）の検出が遅れる場合は、判定タイミングで同期整流用ＭＯＳトランジスタＳ０をターンオフする。これにより、ＣＣＭにおいては、ターンオフ判定しきい値（Ｖth_off）によるオフタイミング（OFF_SIG信号）の検出よりも、判定タイミングによるオフタイミングの検出が優先されるため、重畳電流が大きいＣＣＭの条況下でターンオフのバタつきを低減することができ、効率の低下を防止できる（第３の問題点の解決）。
【００４９】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は前記実施形態に限定されるものではない。例えば判定タイミングの決め方は、上記実施形態で説明したような二次側導通期間に限定されず、一次側導通期間（Ｓ０のドレイン電圧ＶＤのピーク期間）と二次側導通期間（Ｓ０のドレイン電圧ＶＤのボトム期間）との和を元に判定タイミングを決めるようにしても良い。具体的には、判定タイミングを決定する図３の判定タイミング検出回路２６のタイマ回路（定電流源ＣＣ１，コンデンサＣ１）の計時動作を開始させるスイッチＳ１のオン、オフ信号として、第２ドレイン電圧検出回路２４の出力ＶDLの代わりに、オンタイミング検出回路２１の出力信号ON_SIGの立ち上がりまたはゲート駆動信号ＶＧの立ち上がりに同期して立ち上がる信号を使用するようにしても良い。あるいは、第１ドレイン電圧検出回路２３の出力ＶDPを、ドレイン電圧ＶＤのピーク期間の開始点を示す信号として、判定タイミング検出回路２６のタイマ回路の動作を開始させるようにしても良い。
【００５０】
また、前記実施形態では、ターンオフ判定しきい値（Ｖth_off）の調整を第１ドレイン電圧検出回路２３の出力ＶDPと同期して行うようにしているが、ＶDPの代わりに、第２ドレイン電圧検出回路２４の出力ＶDLあるいはオンタイミング検出回路２１の出力信号ON_SIGを使うようにしても良い。また、安定性を目的にＶth_offの調整のタイミングを、ノイズを避けるように別途生成したタイミングとしても良い。さらに、ＶDP等を複数回検出した時点でＶth_offの調整を行うように構成しても良い。
さらに、本発明に係る二次側同期整流制御回路は、図１に示すようなフライバック方式のスイッチング電源装置（ＤＣ−ＤＣコンバータ）に限定されるものではなく、例えばハーブブリッジ方式など他の方式のＤＣ−ＤＣコンバータにも適用可能である。また、一次側にインダクタとコンデンサからなる電流共振回路を設けたＬＬＣ共振コンバータにも適用することが可能である。
【符号の説明】
【００５１】
１０……トランス、１１……一次側制御回路、２０……二次側制御回路、２１……オンタイミング検出回路、２２……オフタイミング検出回路、２３……第１ドレイン電圧検出回路、２４……第２ドレイン電圧検出回路、２５……ＤＣＭ検出回路、２６……判定タイミング検出回路、２７……電圧調整回路（しきい値電圧設定回路）、２８……オン・オフ制御回路、２９……ゲートドライバ回路、Ｓ０……同期整流用ＭＯＳトランジスタ、ＦＦ……フリップフロップ（タイミング判定回路）
【図１】
2020141534.tif 000003
【図２】
2020141534.tif 000004
【図３】
2020141534.tif 000005
【図４】
2020141534.tif 000006
【図５】
2020141534.tif 000007
【図６】
2020141534.tif 000008
【図７】
2020141534.tif 000009
【図８】
2020141534.tif 000010