(57)【要約】【課題】基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供する。【解決手段】入力信号に基づいてスイッチ制御信号を生成する制御部を有する第１半導体チップと、前記スイッチ制御信号に基づいた駆動信号でスイッチング素子の駆動を行う駆動部を有する第２半導体チップと、前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第３半導体チップと、を一つのパッケージに封止して成り、前記第１半導体チップと前記第３半導体チップとの間、前記第２半導体チップと前記第３半導体チップとの間は、それぞれワイヤにより接続され、前記第１半導体チップと前記第３半導体チップとは、同一の第１アイランドに配置される半導体装置としている。【選択図】図５
2020065078.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に基づいてスイッチ制御信号を生成する制御部を有する第１半導体チップと、
前記スイッチ制御信号に基づいた駆動信号でスイッチング素子の駆動を行う駆動部を有する第２半導体チップと、
前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第３半導体チップと、を一つのパッケージに封止して成り、
前記第１半導体チップと前記第３半導体チップとの間、前記第２半導体チップと前記第３半導体チップとの間は、それぞれワイヤにより接続され、
前記第１半導体チップと前記第３半導体チップとは、同一の第１アイランドに配置される、半導体装置。
【請求項２】
前記スイッチ制御信号は、パルス信号である、請求項１に記載の半導体装置。
【請求項３】
前記第３半導体チップは、前記第２半導体チップで得られる信号を電気的に絶縁して前記第１半導体チップに伝達する絶縁部を有する、請求項１または請求項２に記載の半導体装置。
【請求項４】
前記スイッチング素子は、第１電源端子と出力端子との間に接続される上側スイッチング素子であり、
前記第２半導体チップは、前記上側スイッチング素子を駆動し、
当該半導体装置は、前記スイッチ制御信号に基づいた駆動信号で、第２電源端子と前記出力端子との間に接続される下側スイッチング素子の駆動を行う駆動部を有する第４半導体チップを有し、
前記第４半導体チップと前記第３半導体チップとの間は、ワイヤにより接続され、  前記第３半導体チップは、平面視で、前記第２半導体チップと前記第４半導体チップとによって挟まれる位置に配置される、請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項５】
前記第２半導体チップは、前記第２半導体チップ側で発生した前記信号に基づいてパルス信号を生成して前記第３半導体チップの前記絶縁部に出力する送信部を有する、請求項３に記載の半導体装置。
【請求項６】
前記第１半導体チップは、前記絶縁部からのパルス出力に基づいた信号を生成して装置の外部へ送信する受信部を有する、請求項５に記載の半導体装置。
【請求項７】
前記第３半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように形成された第２のコイルと、を有する、請求項１から請求項６のいずれか１項に記載の半導体装置。
【請求項８】
第１のコイルと第２のコイルとは、平面視で重なるように配置されている、請求項７に記載の半導体装置。
【請求項９】
前記スイッチング素子は、Ｓｉ基板を用いたＩＧＢＴまたはＭＯＳＦＥＴ、または、ＳｉＣ基板またはワイドバンドギャップ型の半導体基板を用いたＩＧＢＴまたはＭＯＳＦＥＴである、請求項１から請求項８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１アイランドと一体化される第１リード端子を有する、請求項１から請求項９のいずれか１項に記載の半導体装置。
【請求項１１】
前記第２半導体チップが配置される第２アイランドと、
前記第２アイランドと一体化される第２リード端子と、
前記第１半導体チップとワイヤによって接続されるリード端子の組と、
を有し、
前記第２リード端子は、前記組における前記リードフレーム間の各間隔に比して広い間隔にて、前記組と隔てて配置される、請求項１から請求項１０のいずれか１項に記載の半導体装置。
【請求項１２】
請求項１から請求項１１のいずれか１項に記載の半導体装置と、前記半導体装置に前記入力信号を送信する制御装置と、前記半導体装置と前記制御装置が実装される基板と、を備えるインバータシステム。
【請求項１３】
請求項１２に記載のインバータシステムと、前記インバータシステムによって駆動されるモータと、を備える機器。
【請求項１４】
第１電源端子と第２電源端子との間に直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子を駆動して電力変換を行う電力変換装置であって、
外部から入力される制御信号に基づいてスイッチ制御信号を生成する制御部を有する第１半導体チップと、
前記スイッチ制御信号に基づいた駆動信号で前記上側スイッチング素子の駆動を行う駆動部を有する第２半導体チップと、
前記スイッチ制御信号に基づいた駆動信号で前記下側スイッチング素子の駆動を行う駆動部を有する第３半導体チップと、
前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第４半導体チップと、を一つのパッケージに封止して成り、
前記第１半導体チップと前記第４半導体チップとの間、前記第４半導体チップと前記第２半導体チップとの間、前記第４半導体チップと前記第３半導体チップとの間は、それぞれワイヤにより接続される、電力変換装置。
【請求項１５】
前記第４半導体チップは、平面視で、前記第２半導体チップと前記第３半導体チップの間の領域に配置され、
前記第１半導体チップと前記第４半導体チップとは、同一の第１アイランドに配置される、請求項１４に記載の電力変換装置。
【請求項１６】
前記第４半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように前記誘電体の表面または前記誘電体中に形成された第２のコイルと、を有する、請求項１４または請求項１５に記載の電力変換装置。
【請求項１７】
前記第２半導体チップおよび前記第３半導体チップは、共通の第２アイランド上に搭載される、請求項１４から請求項１６のいずれか１項に記載の電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関する。
【背景技術】
【０００２】
従来より、直流電力を交流電力へ変換する電力変換装置であるインバータが、様々な機器に搭載されるモータの駆動や、電源装置（パワーコンディショナ等）に用いられている。
【０００３】
また、従来、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）などのパワーデバイスと、パワーデバイスを駆動するドライバＩＣとからなるインバータを１つのパッケージに収めて構成したＩＰＭ（Intelligent Power Module）が登場している。高電圧を用いる電力変換装置では、感電を防止するために入力部の信号や高電圧部の主回路を絶縁する必要がある場合も多い。
【０００４】
図９は、ＩＰＭをプリント基板に実装することにより構成される従来のインバータシステムの一例の概略構成を示す図である。図９に示すインバータシステム１１０は、ＭＣＵ（Micro Control Unit）１０１と、フォトカプラ１０２Ａ〜１０２Ｆと、フォトカプラ１０３と、ＩＰＭ１０４と、プリント基板（ＰＣＢ）１０５と、を備えている。
【０００５】
ＭＣＵ１０１と、フォトカプラ１０２Ａ〜１０２Ｆと、フォトカプラ１０３と、ＩＰＭ１０４は、プリント基板１０５に半田等を用いて実装される。
【０００６】
ＭＣＵ１０１は、比較的に高速応答であるフォトカプラ１０２Ａ〜１０２Ｆの各々に制御信号Ｓｃｉ１〜Ｓｃｉ６を送信する。フォトカプラ１０２Ａ〜１０２Ｆは、入力された制御信号Ｓｃｉ６〜Ｓｃｉ６を各々電気的に絶縁をしつつＩＰＭ１０４側へ制御信号Ｓｃｏ１〜Ｓｃｏ６として伝達させる。
【０００７】
ＩＰＭ１０４は、３相ＤＣブラシレスモータ（不図示）を駆動するモータドライバとして機能し、各々ＩＧＢＴ等から成る上側スイッチング素子と下側スイッチング素子とで構成されるブリッジ構造（不図示）を３つ有している。ＩＰＭ１０４においては、入力された制御信号Ｓｃｏ１〜Ｓｃｏ６に基づいてドライバＩＣが各上側スイッチング素子および各下側スイッチング素子を駆動する。これにより、ＩＰＣ１０４はインバータとして動作する。
【０００８】
また、ＩＰＭ１０４からはフォールト信号Ｆｔｉが比較的に低速応答であるフォトカプラ１０３に送信される。フォールト信号Ｆｔｉは、過電流や過熱状態などの異常が発生したときに送信される。フォトカプラ１０３は、入力されたフォールト信号Ｆｔｉを電気的に絶縁しつつＭＣＵ１０１側へフォールト信号Ｆｔｏとして伝達する。これにより、ＭＣＵ１０１に異常状態を通知できる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００１−１５６２５２号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
このように、図９で示した従来のインバータシステム１１０の構成では、低電圧側であるＭＣＵ１０１と高電圧側であるＩＰＭ１０４の間にフォトカプラ１０２Ａ〜１０２Ｆ、および１０３を配置することにより制御信号およびフォールト信号の信号絶縁を図り、ＭＣＵ１０１の誤動作または故障を抑制している。しかしながら、このようなインバータシステム１１０の構成では、以下の理由により基板実装面積の増大によるプリント基板１０５の大型化を招き、システムの小型化を阻害している。
【００１１】
上記問題点の理由の一つとしては、フォトカプラは絶縁のために端子沿面距離を確保する必要があり、フォトカプラのパッケージサイズが大きくなることである。また、フォトカプラを信号数分だけ搭載する必要があることである。インバータシステム１１０の例では７個のフォトカプラが必要である。また、フォトカプラには電源用に外付けコンデンサが必要であることである。また、プリント基板１０５における配線パターン間の絶縁距離を確保する必要があることである。
【００１２】
なお、特許文献１には、ＩＰＭの上にプリント基板が配置され、当該プリント基板にＰＷＭ信号の信号絶縁用にフォトカプラが実装される構成が開示されており、このような従来構成であっても上記と同様の問題点が生じる。
【００１３】
上記問題点に鑑み、本発明は、基板実装面積を低減することによりシステムを小型化することを可能とする半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の一態様に係る半導体装置は、
入力信号に基づいてスイッチ制御信号を生成する制御部を有する第１半導体チップと、
前記スイッチ制御信号に基づいた駆動信号でスイッチング素子の駆動を行う駆動部を有する第２半導体チップと、
前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第３半導体チップと、を一つのパッケージに封止して成り、
前記第１半導体チップと前記第３半導体チップとの間、前記第２半導体チップと前記第３半導体チップとの間は、それぞれワイヤにより接続され、
前記第１半導体チップと前記第３半導体チップとは、同一の第１アイランドに配置される構成としている（第１の構成）。
【００１５】
また、上記第１の構成において、前記スイッチ制御信号は、パルス信号である構成としてもよい（第２の構成）。
【００１６】
また、上記第１または第２の構成において、前記第３半導体チップは、前記第２半導体チップで得られる信号を電気的に絶縁して前記第１半導体チップに伝達する絶縁部を有する構成としてもよい（第３の構成）。
【００１７】
また、上記第１から第３のいずれかの構成において、前記スイッチング素子は、第１電源端子と出力端子との間に接続される上側スイッチング素子であり、
前記第２半導体チップは、前記上側スイッチング素子を駆動し、
当該半導体装置は、前記スイッチ制御信号に基づいた駆動信号で、第２電源端子と前記出力端子との間に接続される下側スイッチング素子の駆動を行う駆動部を有する第４半導体チップを有し、
前記第４半導体チップと前記第３半導体チップとの間は、ワイヤにより接続され、  前記第３半導体チップは、平面視で、前記第２半導体チップと前記第４半導体チップとによって挟まれる位置に配置される構成としてもよい（第４の構成）。
【００１８】
また、上記第３の構成において、前記第２半導体チップは、前記第２半導体チップ側で発生した前記信号に基づいてパルス信号を生成して前記第３半導体チップの前記絶縁部に出力する送信部を有する構成としてもよい（第５の構成）。
【００１９】
また、上記第５の構成において、前記第１半導体チップは、前記絶縁部からのパルス出力に基づいた信号を生成して装置の外部へ送信する受信部を有する構成としてもよい（第６の構成）。
【００２０】
また、上記第１から第６のいずれかの構成において、前記第３半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように形成された第２のコイルと、を有する構成としてもよい（第７の構成）。
【００２１】
また、上記第７の構成において、第１のコイルと第２のコイルとは、平面視で重なるように配置されている構成としてもよい（第８の構成）。
【００２２】
また、上記第１から第８のいずれかの構成において、前記スイッチング素子は、Ｓｉ基板を用いたＩＧＢＴまたはＭＯＳＦＥＴ、または、ＳｉＣ基板またはワイドバンドギャップ型の半導体基板を用いたＩＧＢＴまたはＭＯＳＦＥＴである構成としてもよい（第９の構成）。
【００２３】
また、上記第１から第９のいずれかの構成において、前記第１アイランドと一体化される第１リード端子を有する構成としてもよい（第１０の構成）。
【００２４】
また、上記第１から第１０のいずれかの構成において、前記第２半導体チップが配置される第２アイランドと、
前記第２アイランドと一体化される第２リード端子と、
前記第１半導体チップとワイヤによって接続されるリード端子の組と、
を有し、
前記第２リード端子は、前記組における前記リードフレーム間の各間隔に比して広い間隔にて、前記組と隔てて配置される構成としてもよい（第１１の構成）。
【００２５】
また、本発明の別態様は、上記第１から第１１のいずれかの構成とした半導体装置と、前記半導体装置に前記入力信号を送信する制御装置と、前記半導体装置と前記制御装置が実装される基板と、を備えるインバータシステムである（第１２の構成）。
【００２６】
また、本発明の別態様は、上記第１２の構成のインバータシステムと、前記インバータシステムによって駆動されるモータと、を備える機器である（第１３の構成）。
【００２７】
また、本発明の別態様は、第１電源端子と第２電源端子との間に直列接続されてブリッジ回路を構成する上側スイッチング素子および下側スイッチング素子を駆動して電力変換を行う電力変換装置であって、
外部から入力される制御信号に基づいてスイッチ制御信号を生成する制御部を有する第１半導体チップと、
前記スイッチ制御信号に基づいた駆動信号で前記上側スイッチング素子の駆動を行う駆動部を有する第２半導体チップと、
前記スイッチ制御信号に基づいた駆動信号で前記下側スイッチング素子の駆動を行う駆動部を有する第３半導体チップと、
前記スイッチ制御信号と前記駆動信号との間を電気的に絶縁する第４半導体チップと、を一つのパッケージに封止して成り、
前記第１半導体チップと前記第４半導体チップとの間、前記第４半導体チップと前記第２半導体チップとの間、前記第４半導体チップと前記第３半導体チップとの間は、それぞれワイヤにより接続される構成としている（第１４の構成）。
【００２８】
また、上記第１４の構成において、前記第４半導体チップは、平面視で、前記第２半導体チップと前記第３半導体チップの間の領域に配置され、前記第１半導体チップと前記第４半導体チップとは、同一の第１アイランドに配置される構成としてもよい（第１５の構成）。
【００２９】
また、上記第１４または第１５の構成において、前記第４半導体チップは、半導体層を有する絶縁基板の表面または前記絶縁基板中に形成された第１のコイルと、第１のコイルと誘電体を挟んで対向するように前記誘電体の表面または前記誘電体中に形成された第２のコイルと、を有する構成としてもよい（第１６の構成）。
【００３０】
また、上記第１４から第１６のいずれかの構成において、前記第２半導体チップおよび前記第３半導体チップは、共通の第２アイランド上に搭載される構成としてもよい（第１７の構成）。
【発明の効果】
【００３１】
本発明によると、基板実装面積を低減することによりシステムを小型化することを可能とする。
【図面の簡単な説明】
【００３２】
【図１】本発明の一実施形態に係るインバータシステムの概略構成を示す図である。
【図２】本発明の一実施形態に係るＩＰＭの回路構成を示す図である。
【図３】本発明の一実施形態に係る送受信ＩＣと絶縁部の構成を示す図である。
【図４】絶縁トランスの積層構造例を示す図である。
【図５】本発明の一実施形態に係るＩＰＭ（半導体パッケージ）の概略平面図である。
【図６】モータ駆動システムの一構成例を示す概略ブロック図である。
【図７】太陽光発電システムの一構成例を示す概略ブロック図である。
【図８】電子機器を搭載する車両の一例を示す外観図である。
【図９】従来例に係るインバータシステムの概略構成を示す図である。
【発明を実施するための形態】
【００３３】
以下に本発明の一実施形態について図面を参照して説明する。
【００３４】
＜インバータシステムの構成＞
図１は、本発明の一実施形態に係るインバータシステムの概略構成を示す図である。図１に示すインバータシステム１０は、ＭＣＵ１と、ＩＰＭ２と、プリント基板３と、を備えている。ＭＣＵ１と、ＩＰＭ２は、プリント基板３に半田などを用いて実装される。
【００３５】
ＩＰＭ２は、不図示の３相ＤＣブラシレスモータ（後述するモータ１５）を駆動するインバータとして機能する。ＭＣＵ１は、ＩＰＭ２に６本の制御信号Ｓｃを送信する。ＩＰＭ２は、入力された制御信号Ｓｃに基づいてインバータとして動作する。また、ＩＰＭ２は、異常発生時にフォールト信号ＦＯをＭＣＵに送信する。インバータシステム１０では、ＩＰＭ２の内部において制御信号Ｓｃおよびフォールト信号ＦＯの信号絶縁を行う構成としている。これにより、高電圧側のＩＰＭ２によって低電圧側のＭＣＵ１が誤動作することや故障することを抑制している。
【００３６】
＜ＩＰＭの構成＞
次に、本発明の一実施形態に係るＩＰＭ２（半導体パッケージ）の構成について図２を用いて詳述する。図２は、ＩＰＭ２の回路構成を具体的に示す図である。
【００３７】
図２に示すようにＩＰＭ２は、インバータ部２０と、送受信ＩＣ２３と、絶縁部２４と、ブートストラップ用のダイオードＤｂ１〜Ｄｂ３と、を備えており、これらの構成要素を１つのパッケージに収めて構成される。また、ＩＰＭ２は、外部との電気的接続を確立するための外部端子部Ｔ１〜Ｔ２４も備えている。
【００３８】
インバータ部２０は、上側ドライバＩＣ２１と、下側ドライバＩＣ２２と、第１上側スイッチング素子ＨＱ１と、第２上側スイッチング素子ＨＱ２と、第３上側スイッチング素子ＨＱ３と、第１下側スイッチング素子ＬＱ１と、第２下側スイッチング素子ＬＱ２と、第３下側スイッチング素子ＬＱ３と、ダイオードＤ１〜Ｄ６と、を有している。上側ドライバＩＣ２１と、下側ドライバＩＣ２２とから駆動部が構成される。
【００３９】
第１上側スイッチング素子ＨＱ１と、第２上側スイッチング素子ＨＱ２と、第３上側スイッチング素子ＨＱ３と、第１下側スイッチング素子ＬＱ１と、第２下側スイッチング素子ＬＱ２と、第３下側スイッチング素子ＬＱ３と、は、それぞれＳｉ（シリコン）基板を用いたＩＧＢＴにより構成される。なお、これらのスイッチング素子は、ＩＧＢＴに限らず、Ｓｉ基板を用いたＭＯＳＦＥＴにより構成されてもよいし、ＳｉＣ基板やワイドバンドギャップ型と称される半導体基板を用いたＩＧＢＴやＭＯＳＦＥＴで構成してもよい。
【００４０】
外部端子部Ｔ１には、比較的に高電圧である電源電圧Ｐ（例えば６００Ｖ）が印加される。第１上側スイッチング素子ＨＱ１のコレクタには外部端子部Ｔ１が接続される。第１上側スイッチング素子ＨＱ１のエミッタは、第１下側スイッチング素子ＬＱ１のコレクタに接続される。第１下側スイッチング素子ＬＱ１のエミッタは、外部端子部Ｔ５を介して抵抗Ｒ１の一端に接続される。このように、第１上側スイッチング素子ＨＱ１と、第１下側スイッチング素子ＬＱ１とは直列に接続されて第１ブリッジを構成する。
【００４１】
第２上側スイッチング素子ＨＱ２のコレクタには外部端子部Ｔ１が接続される。第２上側スイッチング素子ＨＱ２のエミッタは、第２下側スイッチング素子ＬＱ２のコレクタに接続される。第２下側スイッチング素子ＬＱ２のエミッタは、外部端子部Ｔ６を介して抵抗Ｒ１の一端に接続される。このように、第２上側スイッチング素子ＨＱ２と、第２下側スイッチング素子ＬＱ２とは直列に接続されて第２ブリッジを構成する。
【００４２】
第３上側スイッチング素子ＨＱ３のコレクタには外部端子部Ｔ１が接続される。第３上側スイッチング素子ＨＱ３のエミッタは、第３下側スイッチング素子ＬＱ３のコレクタに接続される。第３下側スイッチング素子ＬＱ３のエミッタは、外部端子部Ｔ７を介して抵抗Ｒ１の一端に接続される。このように、第３上側スイッチング素子ＨＱ３と、第３下側スイッチング素子ＬＱ３とは直列に接続されて第３ブリッジを構成する。
【００４３】
抵抗Ｒ１の他端は接地端に接続される。
【００４４】
ダイオードＤ１〜Ｄ６は、フライホイールダイオード（ＦＷＤ）として構成される。ダイオードＤ１のカソードは、第１上側スイッチング素子ＨＱ１のコレクタに接続される。ダイオードＤ１のアノードは、第１上側スイッチング素子ＨＱ１のエミッタに接続される。ダイオードＤ２〜Ｄ６と、他のスイッチング素子との接続関係も同様である。即ち、ダイオードＤ１〜Ｄ６と、各スイッチング素子とは、逆並列に接続される。
【００４５】
第１上側スイッチング素子ＨＱ１のエミッタは、外部端子部Ｔ２を介して３相ＤＣブラシレスモータであるモータ１５のＵ相端子に接続される。第２上側スイッチング素子ＨＱ２のエミッタは、外部端子部Ｔ３を介してモータ１５のＶ相端子に接続される。第３上側スイッチング素子ＨＱ３のエミッタは、外部端子部Ｔ４を介してモータ１５のＷ相端子に接続される。
【００４６】
コンデンサＣｂ１〜Ｃｂ３は、ブートストラップ用である。コンデンサＣｂ１の一端は、外部端子部Ｔ２に接続される。コンデンサＣｂ１の他端は、外部端子部Ｔ９を介してダイオードＤｂ１のカソードに接続される。ダイオードＤｂ１のアノードは、上側ドライバＩＣ２１の端子に接続される。コンデンサＣｂ２の一端は、外部端子部Ｔ３に接続される。コンデンサＣｂ２の他端は、外部端子部Ｔ１０を介してダイオードＤｂ２のカソードに接続される。ダイオードＤｂ２のアノードは、上側ドライバＩＣ２１の端子に接続される。コンデンサＣｂ３の一端は、外部端子部Ｔ４に接続される。コンデンサＣｂ３の他端は、外部端子部Ｔ１１を介してダイオードＤｂ３のカソードに接続される。ダイオードＤｂ３のアノードは、上側ドライバＩＣ２１の端子に接続される。
【００４７】
外部端子部Ｔ１２を介して外部より電源電圧ＨＶＣＣ（例えば１５Ｖ）が上側ドライバＩＣ２１に印加される。また、外部端子部Ｔ１３を介して外部より接地電位が上側ドライバＩＣ２１に印加される。
【００４８】
上側ドライバＩＣ２１は、第１上側スイッチング素子ＨＱ１の駆動用に第１ドライバ２１Ａを、第２上側スイッチング素子ＨＱ２の駆動用に第２ドライバ２１Ｂを、第３上側スイッチング素子ＨＱ３の駆動用に第３ドライバ２１Ｃを、それぞれ有している。
【００４９】
上側ドライバＩＣ２１は、電源電圧ＨＶＣＣを用いてダイオードＤｂ１を介してコンデンサＣｂ１に充電を行うことで、電源電圧Ｐよりも高い高電圧である電圧ＶＢＵを外部端子部Ｔ９に発生させる。そして、第１ドライバ２１Ａは、電圧ＶＢＵを第１上側スイッチング素子ＨＱ１のゲートに印加し、第１上側スイッチング素子ＨＱ１をオンとする。
【００５０】
同様に、上側ドライバＩＣ２１は、電源電圧ＨＶＣＣを用いてダイオードＤｂ２を介してコンデンサＣｂ２に充電を行うことで、電源電圧Ｐよりも高い高電圧である電圧ＶＢＶを外部端子部Ｔ１０に発生させる。そして、第２ドライバ２１Ｂは、電圧ＶＢＶを第２上側スイッチング素子ＨＱ２のゲートに印加し、第２上側スイッチング素子ＨＱ２をオンとする。
【００５１】
更に同様に、上側ドライバＩＣ２１は、電源電圧ＨＶＣＣを用いてダイオードＤｂ３を介してコンデンサＣｂ３に充電を行うことで、電源電圧Ｐよりも高い高電圧である電圧ＶＢＷを外部端子部Ｔ１１に発生させる。そして、第３ドライバ２１Ｃは、電圧ＶＢＷを第３上側スイッチング素子ＨＱ３のゲートに印加し、第３上側スイッチング素子ＨＱ３をオンとする。
【００５２】
第１ドライバ２１Ａ、第２ドライバ２１Ｂ、および第３ドライバ２１Ｃは、それぞれ第１上側スイッチング素子ＨＱ１、第２上側スイッチング素子ＨＱ２、および第３上側スイッチング素子ＨＱ３のゲート・エミッタ間をショートさせることで各スイッチング素子をオフとする。
【００５３】
また、下側ドライバＩＣ２２は、第１ドライバ２２Ａと、第２ドライバ２２Ｂと、第３ドライバ２２Ｃと、を有している。下側ドライバＩＣ２２には、外部端子部Ｔ２２を介して外部より電源電圧ＬＶＣＣ（例えば１５Ｖ）が印加されると共に、外部端子Ｔ２４を介して外部より接地電位が印加される。
【００５４】
第１ドライバ２２Ａは、電源電圧ＬＶＣＣを第１下側スイッチング素子ＬＱ１のゲートに印加することで、第１下側スイッチング素子ＬＱ１をオンする。第２ドライバ２２Ｂは、電源電圧ＬＶＣＣを第２下側スイッチング素子ＬＱ２のゲートに印加することで、第２下側スイッチング素子ＬＱ２をオンする。第３ドライバ２２Ｃは、電源電圧ＬＶＣＣを第３下側スイッチング素子ＬＱ３のゲートに印加することで、第３下側スイッチング素子ＬＱ３をオンする。
【００５５】
第１ドライバ２２Ａ、第２ドライバ２２Ｂ、および第３ドライバ２２Ｃは、それぞれ第１下側スイッチング素子ＬＱ１、第２下側スイッチング素子ＬＱ２、および第３下側スイッチング素子ＬＱ３のゲートを接地電位とショートさせることで各スイッチング素子をオフとする。
【００５６】
このように上側ドライバＩＣ２１および下側ドライバＩＣ２２によって各スイッチング素子がオンオフ駆動されることで、Ｕ相端子、Ｖ相端子、およびＷ相端子を介してモータ１５に電流が通電されてモータ１５のロータが回転駆動される。
【００５７】
また、上側ドライバＩＣ２１が有するＵＶＬＯ（Under Voltage Lock Out）部２１Ｄは、各電圧ＶＢＵ、ＶＢＶ、およびＶＢＷを監視する。
【００５８】
また、下側ドライバＩＣ２２は、コンパレータ２２Ｄ、ＵＶＬＯ部２２Ｅ、およびＴＳＤ（Thermal Shut Down）部２２Ｆを更に有している。抵抗Ｒ１を流れる電流を電圧信号に変換した電流検出信号ＣＩＮが外部端子部Ｔ２３を介してコンパレータ２２Ｄの非反転入力端（＋）に印加される。コンパレータ２２Ｄの反転入力端（−）には、所定の基準電圧が印加される。電流検出信号ＣＩＮが基準電圧に達すると過電流が生じたとして、コンパレータ２２ＤはＨｉｇｈレベルの検出信号を出力する。このとき、第１ドライバ２２Ａ〜第３ドライバ２２Ｃによって下側の各スイッチング素子はオフにされる。
【００５９】
ＵＶＬＯ部２２Ｅは、電源電圧ＬＶＣＣを監視する。ＴＳＤ部２２Ｆは、下側ドライバＩＣ２２のチップ温度を監視し、チップ温度が所定の温度閾値（例えば１７５℃）を上回ると、その旨の検出信号を出力する。このとき、第１ドライバ２２Ａ〜第３ドライバ２２Ｃによって下側の各スイッチング素子はオフにされる。
【００６０】
＜信号絶縁に関する構成＞
図１で示したＭＣＵ１から送信される６本の制御信号Ｓｃは、具体的には図２に示すよう制御信号ＨＩＮＵ、ＨＩＮＶ、ＨＩＮＷ、ＬＩＮＵ、ＬＩＮＶ、およびＬＩＮＷから構成される。外部端子Ｔ１４〜Ｔ１６に各々入力された制御信号ＨＩＮＵ、ＨＩＮＶおよびＨＩＮＷは、送受信ＩＣ２３により受信されて絶縁部２４へ受け渡され、絶縁部２４により電気的に絶縁されつつ上側ドライバＩＣ２１へ伝達される。第１ドライバ２１Ａは、制御信号ＨＩＮＵに基づいて第１上側スイッチング素子ＨＱ１をオンオフ駆動する。第２ドライバ２１Ｂは、制御信号ＨＩＮＶに基づいて第２上側スイッチング素子ＨＱ２をオンオフ駆動する。第３ドライバ２１Ｃは、制御信号ＨＩＮＷに基づいて第３上側スイッチング素子ＨＱ３をオンオフ駆動する。
【００６１】
また、外部端子Ｔ１７〜Ｔ１９に各々入力された制御信号ＬＩＮＵ、ＬＩＮＶおよびＬＩＮＷは、送受信ＩＣ２３により受信されて絶縁部２４へ受け渡され、絶縁部２４により電気的に絶縁されつつ下側ドライバＩＣ２２へ伝達される。第１ドライバ２２Ａは、制御信号ＬＩＮＵに基づいて第１下側スイッチング素子ＬＱ１をオンオフ駆動する。第２ドライバ２２Ｂは、制御信号ＬＩＮＶに基づいて第２下側スイッチング素子ＬＱ２をオンオフ駆動する。第３ドライバ２２Ｃは、制御信号ＬＩＮＷに基づいて第３下側スイッチング素子ＬＱ３をオンオフ駆動する。
【００６２】
また、コンパレータ２２Ｄによって過電流が検出されたり、ＴＳＤ部２２Ｆによって過熱状態が検出されるなどした場合、異常状態を示す論理レベルであるフォールト信号が下側ドライバＩＣ２２によって絶縁部２４に出力される。フォールト信号は、絶縁部２４によって電気的に絶縁されつつ送受信ＩＣ２３へ伝達され、送受信ＩＣ２３によってフォールト信号ＦＯとして外部端子Ｔ２０を介して外部のＭＣＵ１（図１）へ送信される。これにより、ＭＣＵ１へ異常状態を通知することができる。
【００６３】
ここで、送受信ＩＣ２３および絶縁部２４の構成について図３を用いて詳述する。図３は、送受信ＩＣ２３および絶縁部２４の具体的な回路構成を示す図である。
【００６４】
図３に示すように、送受信ＩＣ２３は、各絶縁トランスＴｒ１〜Ｔｒ６へ信号を送信する送信部２３Ａ〜２３Ｆと、絶縁トランスＴｒ７から信号を受信する受信部２３Ｇと、を備えており、これらの構成要素を１チップに集積化したＩＣチップである。また、送受信ＩＣ２３は、端子Ｔ２５〜Ｔ４５も備えている。端子Ｔ２５〜Ｔ３０には、外部端子部Ｔ１４〜Ｔ１９を介して制御信号ＨＩＮＵ、ＨＩＮＶ、ＨＩＮＷ、ＬＩＮＵ、ＬＩＮＶ、およびＬＩＮＷがそれぞれ入力される。
【００６５】
また、絶縁部２４は、絶縁トランスＴｒ１〜Ｔｒ７を１チップに集積化したＩＣチップである。また、絶縁部２４は、端子Ｔ４６〜Ｔ７５も備えている。
【００６６】
上側ドライバＩＣ２１は、第１ドライバ２１Ａ、第２ドライバ２１Ｂ、第３ドライバ２１Ｃに加えて、各絶縁トランスＴｒ１〜Ｔｒ３から信号を受信する受信部２１１〜２１３を備えている。また、上側ドライバＩＣ２１は、端子Ｔ７６〜Ｔ８１も有している。
【００６７】
下側ドライバＩＣ２２は、第１ドライバ２２Ａ、第２ドライバ２２Ｂ、第３ドライバ２２Ｃに加えて、各絶縁トランスＴｒ４〜Ｔｒ６から信号を受信する受信部２２１〜２２３と、絶縁トランスＴｒ７へ信号を送信する送信部２２４を備えている。また、下側ドライバＩＣ２２は、端子Ｔ８２〜Ｔ８９も有している。
【００６８】
送信部２３Ａ〜２３Ｆは、いずれも同様の構成としており、ここでは代表的に送信部２３Ａの構成を具体的に図３で示している。また、受信部２１１〜２１３、２２１〜２２３は、いずれも同様の構成としており、ここでは代表的に受信部２１１の構成を具体的に図３で示している。
【００６９】
そこで、送信部２３Ａ、絶縁トランスＴｒ１、および受信部２１１からなる構成、およびその動作について代表的に説明する。送信部２３Ａは、インバータ２３１、インバータ２３２、パルス発生器２３３、およびパルス発生器２３４を有している。インバータ２３１の入力端は、端子Ｔ２５が接続される。インバータ２３１の出力端は、インバータ２３２の入力端と共にパルス発生器２３４の入力端に接続される。インバータ２３２の出力端は、パルス発生器２３３の入力端に接続される。パルス発生器２３３の出力端は、端子Ｔ３２、およびＴ４６を介して絶縁トランスＴｒ１の１次側巻線の一端に接続される。パルス発生器２３４の出力端は、端子Ｔ３３、およびＴ４７を介して絶縁トランスＴｒ１の１次側巻線の他端に接続される。１次側巻線の両端間の途中点は、端子Ｔ６０および外部端子部Ｔ２１を介して接地電位に接続される。
【００７０】
受信部２１１は、インバータ２１１Ａ、インバータ２１１Ｂ、およびフリップフロップ２１１Ｃを有している。トランスＴｒ１の２次側巻線の一端は、端子Ｔ６１および端子Ｔ７６を介してインバータ２１１Ａの入力端に接続される。トランスＴｒ１の２次側巻線の他端は、端子Ｔ６２および端子Ｔ７７を介してインバータ２１１Ｂの入力端に接続される。２次側巻線の両端間の途中点は、端子Ｔ７５および外部端子部Ｔ８を介して接地電位に接続される。インバータ２１１Ａの出力端は、フリップフロップ２１１Ｃのセット端子Ｓに接続される。インバータ２１１Ｂの出力端は、フリップフロップ２１１Ｃのリセット端子Ｒに接続される。フリップフロップ２１１Ｃの出力端子Ｑは、第１ドライバ２１Ａの入力端に接続される。
【００７１】
ここで、チップ化された絶縁トランスＴｒ１の積層構成を図４に示す。なお、他の絶縁トランスＴｒ２〜Ｔｒ７も同様の構成である。銅アイランド上にシリコン（Ｓｉ）基板（半導体層を有する絶縁基板の一例）が形成される。シリコン基板は、表面側に絶縁層（シリコン酸化膜等）を有している。なお、シリコン基板は、絶縁性のプリント基板など他の誘電体であってもよい。シリコン基板の表面またはシリコン基板中に１次側巻線または２次側巻線としての銅コイルが形成されている。この銅コイルを覆うようにＳｉＯ２等による誘電体層が積層されている。誘電体層の表面または誘電体層中に、２次側巻線または１次側巻線としての銅コイルが形成されている。このように、１次側銅コイルと２次側銅コイルは、誘電体層により電気的に絶縁されている。他の絶縁トランスＴｒ２〜Ｔｒ７は、絶縁トランスＴｒ１と並ぶようにシリコン基板上に配置される。チップ化された各絶縁トランスの厚みは薄く、他のＩＣと同程度の厚みに形成できるので、ＩＰＭ２の厚みを従来のものよりも薄くできるようになる。なお、１次側巻線または２次側巻線はアルミニウム配線を用いて形成してもよい。また、１次側巻線と２次側巻線とを上下方向に重ね合わせるのではなく、同一平面上の横方向に並べるように形成しても構わない。
【００７２】
説明を図３に戻して、端子Ｔ２５に入力されたパルス信号である制御信号ＨＩＮＵは、インバータ２３１に入力されて反転され、インバータ２３２により再度反転されてパルス発生器２３３に入力される。また、インバータ２３１により反転された後の信号はパルス発生器２３４に入力される。パルス発生器２３３およびパルス発生器２３４は、入力される信号の立上りをトリガーとして、制御信号ＨＩＮＵより幅の狭いパルス信号を生成して絶縁トランスＴｒ１の１次側へ出力する。
【００７３】
絶縁トランスＴｒ１の１次側巻線に供給されたパルス信号による電流の変化により、絶縁トランスＴｒ１の２次側巻線に電流が発生し、これがインバータ２１１Ａ、２１１Ｂを介してフリップフロップ２１１Ｃに供給される。２次側巻線に流れる電流の向きに応じて、フリップフロップ２１１Ｃのセット端子ＳにＨｉｇｈレベル信号が入力されるか、リセット端子ＲにＨｉｇｈレベル信号が入力されるかが決まる。
【００７４】
制御信号ＨＩＮＵがＨｉｇｈレベルからＬｏｗレベルに立ち下がったときは、パルス発生器２３４に入力される信号はＬｏｗレベルからＨｉｇｈレベルへ立ち上がるので、パルス発生器２３４がパルスを生成して絶縁トランスＴｒ１の１次側へ出力する。この場合、フリップフロップ２１１Ｃのセット端子ＳにＬｏｗレベル信号が、リセット端子ＲにＨｉｇｈレベル信号が入力されるので、出力端子ＱからはＬｏｗレベルの制御信号ＨＯＵが第１ドライバ２１Ａへ出力される。
【００７５】
一方、制御信号ＨＩＮＵがＬｏｗレベルからＨｉｇｈレベルに立ち上がったときは、パルス発生器２３３に入力される信号はＬｏｗレベルからＨｉｇｈレベルへ立ち上がるので、パルス発生器２３３がパルスを生成してトランスＴｒ１の１次側へ出力する。この場合、フリップフロップ２１１Ｃのセット端子ＳにＨｉｇｈレベル信号が、リセット端子ＲにＬｏｗレベル信号が入力されるので、出力端子ＱからはＨｉｇｈレベルの制御信号ＨＯＵが第１ドライバ２１Ａへ出力される。
【００７６】
このようにして、パルス信号である制御信号ＨＩＮＵは、送信部２３Ａを介してトランスＴｒ１の１次側へ送信され、トランスＴｒ１により電気的に絶縁されつつ受信部２１１へ伝達され、受信部２１１により制御信号ＨＯＵとして上側ドライバＩＣ２１に送信される。
【００７７】
同様にして、端子Ｔ２６に入力されたパルス信号である制御信号ＨＩＮＶは、送信部２３Ｂを介してトランスＴｒ２の１次側へ送信され、トランスＴｒ２により電気的に絶縁されつつ受信部２１２へ伝達され、受信部２１２により制御信号ＨＯＶとして第２ドライバ２１Ｂに送信される。更に同様にして、端子Ｔ２７に入力されたパルス信号である制御信号ＨＩＮＷは、送信部２３Ｃを介してトランスＴｒ３の１次側へ送信され、トランスＴｒ３により電気的に絶縁されつつ受信部２１３へ伝達され、受信部２１３により制御信号ＨＯＷとして第３ドライバ２１Ｃに送信される。
【００７８】
また、同様にして、端子Ｔ２８に入力されたパルス信号である制御信号ＬＩＮＵは、送信部２３Ｄを介してトランスＴｒ４の１次側へ送信され、トランスＴｒ４により電気的に絶縁されつつ受信部２２１へ伝達され、受信部２２１により制御信号ＬＯＵとして第１ドライバ２２Ａに送信される。更に同様にして、端子Ｔ２９に入力されたパルス信号である制御信号ＬＩＮＶは、送信部２３Ｅを介してトランスＴｒ５の１次側へ送信され、トランスＴｒ５により電気的に絶縁されつつ受信部２２２へ伝達され、受信部２２２により制御信号ＬＯＶとして第２ドライバ２２Ｂに送信される。更に同様にして、端子Ｔ３０に入力されたパルス信号である制御信号ＬＩＮＷは、送信部２３Ｆを介してトランスＴｒ６の１次側へ送信され、トランスＴｒ６により電気的に絶縁されつつ受信部２２３へ伝達され、受信部２２３により制御信号ＬＯＷとして第３ドライバ２２Ｃに送信される。
【００７９】
次に、送信部２２４、トランスＴｒ７、および受信部２３Ｇからなる構成、およびその動作について説明する。送信部２２４は、インバータ２２４Ａ、インバータ２２４Ｂ、パルス発生器２２４Ｃ、およびパルス発生器２２４Ｄを有している。インバータ２２４Ａの入力端には、フォールト信号ＦＩＮが入力される。
【００８０】
インバータ２２４Ａの出力端は、インバータ２２４Ｂの入力端と共にパルス発生器２２４Ｄの入力端に接続される。インバータ２２４Ｂの出力端は、パルス発生器２２４Ｃの入力端に接続される。パルス発生器２２４Ｃの出力端は、端子Ｔ８８および端子Ｔ７３を介して絶縁トランスＴｒ７の１次側巻線の一端に接続される。パルス発生器２２４Ｄの出力端は、端子Ｔ８９および端子Ｔ７４を介して絶縁トランスＴｒ７の１次側巻線の他端に接続される。
【００８１】
受信部２３Ｇは、インバータ２３６、インバータ２３７、およびフリップフロップ２３５を有している。トランスＴｒ７の２次側巻線の一端は、端子Ｔ５８、Ｔ４４を介してインバータ２３６の入力端に接続される。トランスＴｒ７の２次側巻線の他端は、端子Ｔ５９、Ｔ４５を介してインバータ２３７の入力端に接続される。インバータ２３６の出力端は、フリップフロップ２３５のセット端子Ｓに接続される。インバータ２３７の出力端は、フリップフロップ２３５のリセット端子Ｒに接続される。フリップフロップ２３５の出力端子Ｑは、端子Ｔ３１に接続される。端子Ｔ３１は、外部端子部Ｔ２０（図２）に接続される。
【００８２】
即ち、送信部２２４、トランスＴｒ７、および受信部２３Ｇからなる構成は、先述した送信部２３Ａ、トランスＴｒ１、および受信部２１１からなる構成と同様である。従って、フォールト信号ＦＩＮは、送信部２２４を介してトランスＴｒ７の１次側へ送信され、トランスＴｒ７により電気的に絶縁されつつ受信部２３Ｇへ伝達され、受信部２３Ｇによりフォールト信号ＦＯとして端子Ｔ３１および外部端子部Ｔ２０を介してＭＣＵ１（図１）へ送信される。
【００８３】
＜半導体パッケージの構成＞
次に、本実施形態に係るＩＰＭ２の半導体パッケージとしての構成について図５を用いて詳述する。図５は、ＩＰＭ２（半導体パッケージ）の実装される側の面から視た平面図である。なお、図５では、便宜上、封止樹脂２００を二点鎖線で示している。封止樹脂２００は、外形が略矩形状として形成される。
【００８４】
図５に示すＩＰＭ２は、封止樹脂２００と、リードフレーム３００と、上側ドライバＩＣ２１と、下側ドライバＩＣ２２と、送受信ＩＣ２３と、絶縁部２４と、ブートストラップ用のダイオードＤｂ１〜Ｄｂ３と、第１上側スイッチング素子ＨＱ１と、第２上側スイッチング素子ＨＱ２と、第３上側スイッチング素子ＨＱ３と、第１下側スイッチング素子ＬＱ１と、第２下側スイッチング素子ＬＱ２と、第３下側スイッチング素子ＬＱ３と、ダイオードＤ１〜Ｄ６と、ワイヤＷ１〜Ｗ１３と、を備えている。封止樹脂２００（パッケージ）によって、絶縁部２４および駆動部（上側ドライバＩＣ２１および下側ドライバＩＣ２２）が封止され、このときシリコン基板（図４）の少なくとも一部が封止される。
【００８５】
リードフレーム３００は、アイランド部３１０〜３１９と、リード端子のパッド部３２１〜３２６と、リード端子３３０〜３３７と、吊りリード３４０と、を含んでいる。リードフレーム３００は、例えばＣｕなどの金属から構成される。リードフレーム３００は、例えば金属製の板材料に対して打ち抜きなどの切断加工および曲げ加工を施すことによって形成される。
【００８６】
外部端子部Ｔ９と一体であるアイランド部３１０には、ダイオードＤｂ１が載置される。ダイオードＤｂ１のアノード側と上側ドライバＩＣ２１の端子、およびアイランド部３１０と上側ドライバＩＣ２１の端子とは、それぞれワイヤＷ１によって接続される。なお、ワイヤＷ１を含むワイヤＷ１〜Ｗ１３は、例えばＡｕワイヤなどによって構成される。ワイヤＷ１〜Ｗ１３は、例えばＡｌやＣｕワイヤで構成されていてもよく、複数本を並列に接続したり、平板状のワイヤでも構わない。外部端子部Ｔ１０と一体であるアイランド部３１１には、ダイオードＤｂ２が載置される。ダイオードＤｂ２のアノード側と上側ドライバＩＣ２１の端子、およびアイランド部３１１と上側ドライバＩＣ２１の端子とは、それぞれワイヤＷ２によって接続される。外部端子部Ｔ１１と一体であるアイランド部３１２には、ダイオードＤｂ３が載置される。ダイオードＤｂ３のアノード側と上側ドライバＩＣ２１の端子、およびアイランド部３１２と上側ドライバＩＣ２１の端子とは、それぞれワイヤＷ３によって接続される。
【００８７】
外部端子部Ｔ１４〜Ｔ２０をそれぞれ含むリード端子３３０〜３３６は、それぞれ送受信ＩＣ２３が有する端子Ｔ２５〜Ｔ３１にワイヤＷ４によって接続される（即ちワイヤＷ４は計７本）。平面視で、絶縁部２４は、上側ドライバＩＣ２１と、下側ドライバＩＣ２２とによって挟まれる位置に配置される。送受信ＩＣ２３が有する端子Ｔ３２〜Ｔ４５は、それぞれ絶縁部２４が有する端子Ｔ４６〜Ｔ５９にワイヤＷ５によって接続される（即ちワイヤＷ５は計１４本）。
【００８８】
絶縁部２４が有する端子Ｔ６１〜Ｔ６６は、それぞれ上側ドライバＩＣ２１が有する端子Ｔ７６〜Ｔ８１にワイヤＷ６によって接続される（即ちワイヤＷ６は計６本）。絶縁部２４が有する端子Ｔ６７〜Ｔ７４はそれぞれ下側ドライバＩＣ２２が有する端子Ｔ８２〜Ｔ８９にワイヤＷ７によって接続される（即ちワイヤＷ７は計８本）。
【００８９】
外部端子部Ｔ１と一体であるアイランド部３１３には、上側の各スイッチング素子ＨＱ１〜ＨＱ３と、ダイオードＤ１〜Ｄ３とが載置される。上側ドライバＩＣ２１の各端子は、上側の各スイッチング素子ＨＱ１〜ＨＱ３の各ゲートと各エミッタにワイヤＷ８によって接続される。上側の各スイッチング素子ＨＱ１〜ＨＱ３の各エミッタは、ダイオードＤ１〜Ｄ３の各アノードにそれぞれワイヤＷ９によって接続される。ダイオードＤ１〜Ｄ３の各エミッタは、外部端子部Ｔ２〜Ｔ４とそれぞれ一体であるパッド部３２１〜３２３にワイヤＷ１０によって接続される。
【００９０】
パッド部３２１と一体であるアイランド部３１４には、第１下側スイッチング素子ＬＱ１とダイオードＤ４が載置される。パッド部３２２と一体であるアイランド部３１５には、第２下側スイッチング素子ＬＱ２とダイオードＤ５が載置される。パッド部３２３と一体であるアイランド部３１６には、第３下側スイッチング素子ＬＱ３とダイオードＤ６が載置される。
【００９１】
下側ドライバＩＣ２２の各端子は、下側の各スイッチング素子ＬＱ１〜ＬＱ３の各ゲートにワイヤＷ１１によって接続される。下側の各スイッチング素子ＬＱ１〜ＬＱ３の各エミッタは、ダイオードＤ４〜Ｄ６の各アノードにそれぞれワイヤＷ１２によって接続される。ダイオードＤ４〜Ｄ６の各エミッタは、外部端子部Ｔ５〜Ｔ７とそれぞれ一体であるパッド部３２４〜３２６にワイヤＷ１３によって接続される。
【００９２】
送受信ＩＣ２３と絶縁部２４が載置されるアイランド部３１７は、リード端子３３６と一体化されている。下側ドライバＩＣ２２が載置されるアイランド部３１９と、上側ドライバＩＣ２１が載置されるアイランド部３１８は、接続されて一体化されている。アイランド部３１９は、リード端子３３７と一体化される。リード端子３３７は、外部端子Ｔ２４を含む。アイランド部３１８は、吊りリード３４０と一体化される。
【００９３】
図５では、外部端子部Ｔ２１を含むリードフレームについては図示をしていない。このリードフレームは低圧側のグランド端子であり、同様に低電圧側である外部端子部Ｔ１４〜Ｔ２０を含む各リードフレームと同じ組として上記不図示のリードフレームはＸ方向に配列される。
【００９４】
比較的に高電圧が生じる外部端子部Ｔ９〜Ｔ１１を含む各リードフレームからなる組（第１の組）におけるＸ方向に隣接するリードフレーム間の各間隔は、外部端子部Ｔ１４〜Ｔ２１からなる組（第２の組）におけるＸ方向に隣接するリードフレーム間の各間隔に比して広くしている。また、上記第１の組と上記第２の組との間の間隔は、上記第２の組におけるＸ方向に隣接するリードフレーム間の各間隔に比して広くしている。また、上記第１の組におけるＸ方向に隣接するリードフレーム間、および上記第１の組と上記第２の組との間には、封止樹脂２００に形成されるＹ方向に凹んだ溝部２１０が配置される。なお、封止樹脂２００におけるＸ方向に対向する各辺の略中央部には、Ｘ方向に凹んだ溝部２２０が形成される。溝部２２０は、例えばＩＰＭ２の搬送や取付けに用いられる。
【００９５】
比較的に高電圧が生じる外部端子部Ｔ１〜Ｔ７を含む各リードフレームは、上記第１の組および上記第２の組の各リードフレームが配置される封止樹脂２００の一辺とＹ方向に対向する一辺側に、Ｘ方向に配列される。また、外部端子部Ｔ８については図５で図示していないが、外部端子部Ｔ８を含むリードフレームは、外部端子部Ｔ１〜Ｔ７を含む各リードフレームと同じ組として配置される。また、高圧側のグランド端子であるリード端子３３７は、上記第２の組におけるＸ方向に隣接するリードフレーム間の各間隔に比して広い間隔にて、上記第２の組と隔てて配置される。
【００９６】
＜本実施形態によって奏される効果＞
本実施形態のＩＰＭ２によれば、送受信ＩＣ２３とフォトカプラを複数用いたものよりも小面積で薄型に形成できる絶縁部２４をＩＰＭ２（半導体装置）の内部に設けることで、ＩＰＭ２の内部で制御信号およびフォールト信号の信号絶縁を図っている。これにより、送受信ＩＣ２３と絶縁部２４を設けることによってＩＰＭ２のサイズが若干増大したとしても、フォトカプラを削除することによる実装面積削減効果が大きいので、全体として図１に示すようなプリント基板における実装面積を大幅に削減できる。従って、プリント基板３のサイズを小型化でき、インバータシステム１０の小型化につなげることができる。また、ＩＰＭ２のパッケージ構成において、絶縁部２４を小さく形成できるので、絶縁部２４を上側ドライバＩＣ２１と下側ドライバＩＣ２２とで挟まれる位置に配置しても、ＩＰＭ２の長辺内に各ＩＣを並べて配置できるようになり、絶縁部２４と上側ドライバＩＣ２１、または下側ドライバＩＣ２２とをそれぞれ接続するワイヤＷ６、Ｗ７の両方の長さをなるべく短くすることができる。従って、ワイヤの長さをなるべく短くすることができ、樹脂封止時にワイヤ同士が短絡する虞を低減できるとともに、安価に製造が可能となる。
【００９７】
また、絶縁機能をＩＰＭ２に内蔵させる効果として、例えば、ＩＰＭ２に用いる半導体パッケージでは低電圧端子と高電圧端子が一般的に離れているため、フォトカプラのパッケージでは考慮が必要であった端子沿面距離を考慮する必要がない。また、フォトカプラを用いる構成では空気中の放電を防止するために基板における配線パターン間距離を確保する必要があったが、本実施形態では、ＩＰＭ２のパッケージに使用する封止樹脂で内部絶縁を行い、樹脂の誘電率は空気の誘電率よりも低いため、省スペース化が可能となる。なお、仮にフォトカプラをＩＰＭ２のパッケージ内で樹脂封止すれば、絶縁に関する問題はなくなるが、フォトカプラの厚みの問題や、フォトカプラの占める面積が小さくならないという問題は残ってしまう。
【００９８】
＜産業機器への適用＞
ここで、本発明に係るＩＰＭの適用先の一例として産業機器への適用について説明する。図６は、ＦＡ（ファクトリーオートメーション）におけるモータ駆動システムの一例を示す概略ブロック構成図である。図６に示すモータ駆動システム６０は、モータ６１を駆動するためのシステムである。モータ６１は、例えば産業ロボットに搭載されるものである。モータ駆動システム６０は、ドライバ部６０Ａ、電源部６０Ｂ、コントローラ部６０Ｃ、検知部６０Ｄ、およびインタフェース部６０Ｅを備えている。
【００９９】
ドライバ部６０Ａは、パワー素子やゲートドライバなどを含み、モータ６１を実質的に駆動する部位である。電源部６０Ｂは、ＡＣ／ＤＣコンバータやＤＣ／ＤＣコンバータなどを含み、生成した電力をドライバ部６０Ａなどに供給する。コントローラ部６０Ｃは、ＭＣＵなどを含み、ドライバ部６０Ａ、電源部６０Ｂなどを制御する。検知部６０Ｄは、モータ６１の回転位置・回転速度などを検知するセンサである。インタフェース部６０Ｅは、シリアル通信インタフェースやBluetooth（登録商標）などで構成される。本発明に係るＩＰＭは、ドライバ部６０Ａに適用することが可能である。
【０１００】
＜太陽光発電システムへの適用＞
ここでは、本発明に係るＩＰＭの適用先の別の一例として、太陽光発電システムについて述べる。図７は、太陽光発電システムの一例を示す概略ブロック構成図である。図７に示す太陽光発電システム７０は、太陽電池アレイ７０Ａ、昇圧ＤＣ／ＤＣコンバータ７０Ｂ、インバータ７０Ｃ、双方向ＤＣ／ＤＣコンバータ７０Ｄ、蓄電池７０Ｅ、分電盤７０Ｆ、および通信ブロック７０Ｇを備えている。
【０１０１】
太陽電池アレイ７０Ａは、複数の太陽電池モジュールが接続されて構成され、太陽光を受けて直流電力を生成する。昇圧ＤＣ／ＤＣコンバータ７０Ｂは、太陽電池アレイ７０Ａからの直流電圧を昇圧して所定の直流電圧を生成する。インバータ７０Ｃは、昇圧ＤＣ／ＤＣコンバータ７０Ｂからの直流電力を交流電力に変換して分電盤７０Ｆへ出力する。分電盤７０Ｆは、インバータ７０Ｃからの電力のうち必要な電力を負荷（家庭内の電気機器など）へ供給し、余剰の電力を商用系統へ出力する。商用系統から供給される電力を分電盤７０Ｆを介して負荷へ供給することも可能である。双方向ＤＣ／ＤＣコンバータ７０Ｄは、昇圧ＤＣ／ＤＣコンバータ７０Ｂからの直流電力を所定の直流電力へ変換し、蓄電池７０Ｅに蓄電させる。双方向ＤＣ／ＤＣコンバータ７０Ｄは、蓄電池７０Ｅから放電された電力をＤＣ／ＤＣ変換し、インバータ７０Ｃ、分電盤７０Ｆを介して負荷へ供給もする。通信ブロック７０Ｇは、インバータ７０Ｃ、双方向ＤＣ／ＤＣコンバータ７０Ｄ、および蓄電池７０Ｅなどと通信を行う。本発明に係るＩＰＭは、インバータ７０Ｃや昇圧ＤＣ／ＤＣコンバータ７０Ｂ等に適用することが可能である。
【０１０２】
＜車両への適用＞
ここで、本実施形態に係るＩＰＭの適用先の一例として車両への適用について説明する。図８は、各種の電子機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリＸ１０と、バッテリＸ１０から入力電圧の供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８と、を搭載している。なお、図８におけるバッテリＸ１０および電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。
【０１０３】
電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、および、オートクルーズ制御など）を行うエンジンコントロールユニットである。
【０１０４】
電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。
【０１０５】
電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
【０１０６】
電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。
【０１０７】
電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
【０１０８】
電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。
【０１０９】
電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、および、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。
【０１１０】
電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。
【０１１１】
本発明に係るＩＰＭを含むインバータシステムは、電子機器Ｘ１１〜Ｘ１８のうちモータを使用するものや電源装置を含むもの等のいずれにも組み込むことが可能である。
【０１１２】
＜その他＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味および範囲内に属する全ての変更が含まれると理解されるべきである。例えば、アイランド部３１７はリード端子３３６と別体であっても良く、アイランド部３１８と３１９も別体であっても良い。更に、アイランド部３１７として絶縁性のプリント基板を用いたり、プリント基板の上に送受信ＩＣ、絶縁部、上側ドライバＩＣ、下側ドライバＩＣを搭載するようにしても構わない。
【産業上の利用可能性】
【０１１３】
本発明は、例えば産業機器用のモータ駆動、電源装置の電力変換などのインバータシステムに利用することができる。
【符号の説明】
【０１１４】
１  ＭＣＵ
２  ＩＰＭ
３  プリント基板
１０  インバータシステム
１５  モータ
２１  上側ドライバＩＣ
２２  下側ドライバＩＣ
２３  送受信ＩＣ
２４  絶縁部
２００  封止樹脂
２１０、２２０  溝部
３００  リードフレーム
３１０〜３１９  アイランド部
３２１〜３２６  パッド部
３３０〜３３７  リード端子
３４０  吊りリード
Ｗ１〜Ｗ１３  ワイヤ
ＨＱ１  第１上側スイッチング素子
ＨＱ２  第２上側スイッチング素子
ＨＱ３  第３上側スイッチング素子
ＬＱ１  第１下側スイッチング素子
ＬＱ２  第２下側スイッチング素子
ＬＱ３  第３下側スイッチング素子
Ｄ１〜Ｄ６  ダイオード
Ｄｂ１〜Ｄｂ３  ダイオード
Ｃｂ１〜Ｃｂ３  コンデンサ
Ｒ１  抵抗
Ｔ１〜Ｔ２４  外部端子部
Ｔ２５〜Ｔ７５  端子
Ｔｒ１〜Ｔｒ７  絶縁トランス
２３Ａ〜２３Ｆ  送信部
２３Ｇ  受信部
２１１〜２１３、２２１〜２２３  受信部
２２４  送信部
６０  モータ駆動システム
６０Ａ  ドライバ部
６０Ｂ  電源部
６０Ｃ  コントローラ部
６０Ｄ  検知部
６０Ｅ  インタフェース部
６１  モータ
７０  太陽光発電システム
７０Ａ  太陽電池アレイ
７０Ｂ  昇圧ＤＣ／ＤＣコンバータ
７０Ｃ  インバータ
７０Ｄ  双方向ＤＣ／ＤＣコンバータ
７０Ｅ  蓄電池
７０Ｆ  分電盤
７０Ｇ  通信ブロック
Ｘ  車両
Ｘ１０  バッテリ
Ｘ１１〜Ｘ１８  電子機器
【図１】
2020065078.tif 000003
【図２】
2020065078.tif 000004
【図３】
2020065078.tif 000005
【図４】
2020065078.tif 000006
【図５】
2020065078.tif 000007
【図６】
2020065078.tif 000008
【図７】
2020065078.tif 000009
【図８】
2020065078.tif 000010
【図９】
2020065078.tif 000011