(57)【要約】【課題】ドハティアンプを用いても受信感度の劣化を抑制することができる送受信回路を提供する。【解決手段】パッケージ基板にメインアンプ及びピークアンプを含むドハティアンプが実装されている。さらに、パッケージ基板にローノイズアンプが実装されている。送受信切替スイッチが、ドハティアンプの出力信号をアンテナに供給する送信接続状態と、アンテナの受信信号をローノイズアンプに入力する受信接続状態とを時間的に切り替える。【選択図】図２
2020184665.tif 000002
【特許請求の範囲】
【請求項１】
パッケージ基板と、
前記パッケージ基板に実装されたメインアンプ及びピークアンプを含むドハティアンプと、
前記パッケージ基板に実装されたローノイズアンプと、
前記ドハティアンプの出力信号をアンテナに供給する送信接続状態と、アンテナの受信信号を前記ローノイズアンプに入力する受信接続状態とを時間的に切り替える送受信切替スイッチと
を有する送受信回路。
【請求項２】
前記パッケージ基板に、さらに複数のバンドパスフィルタが実装されており、
前記ドハティアンプはマルチバンド対応であり、
前記送受信切替スイッチは、前記送信接続状態のときに、前記ドハティアンプを、前記複数のバンドパスフィルタから選択した１つのバンドパスフィルタに接続し、前記受信接続状態のとき、前記複数のバンドパスフィルタから選択した１つのバンドパスフィルタを前記ローノイズアンプに接続する請求項１に記載の送受信回路。
【請求項３】
前記パッケージ基板に、さらに、
エンベロープトラッキング方式で動作するＥＴ型アンプと、
前記ＥＴ型アンプの出力端子に接続され、送信経路と受信経路とを分離するデュプレクサと、
アンテナスイッチと
が実装されており、
前記アンテナスイッチは、前記送受信切替スイッチの１つの接点をアンテナに接続する状態と、前記デュプレクサをアンテナに接続する状態とを切り替える請求項１または２に記載の送受信回路。
【請求項４】
さらに、前記ドハティアンプの動作を制御する制御回路を有し、
前記制御回路は、前記ドハティアンプの動作モードを、前記メインアンプ及び前記ピークアンプを共にエンベロープトラッキング型アンプとして動作させるＥＴモードと、前記メインアンプをＡＢ級動作させ、前記ピークアンプをＣ級動作させるドハティモードとの間で切り替える請求項１乃至３のいずれか１項に記載の送受信回路。
【請求項５】
さらに、前記ドハティアンプに電源電圧を供給する電源回路を有し、
前記電源回路は、前記ドハティアンプの動作モードが前記ＥＴモードのとき、前記メインアンプ及び前記ピークアンプに供給する電源電圧の電圧波形を、入力信号のエンベロープに応じて変化させ、前記ドハティアンプの動作モードが前記ドハティモードのとき、一定の電源電圧を前記メインアンプ及び前記ピークアンプに供給する請求項４に記載の送受信回路。
【請求項６】
さらに、前記ドハティアンプの前段に接続され、前記ドハティアンプに入力される高周波信号を増幅するドライバ段アンプを有し、前記ドハティアンプの動作モードが前記ＥＴモードのときの前記ドライバ段アンプの利得が、前記ドハティアンプの動作モードが前記ドハティモードのときの前記ドライバ段アンプの利得より大きくなるように利得が設定される請求項５に記載の送受信回路。
【請求項７】
さらに、
平均出力トラッキング方式のＡＰＴ型アンプと、
前記ＡＰＴ型アンプに、出力電力に応じて電圧が変化する電源を供給する電源回路と
を有し、
前記電源回路は、前記ドハティアンプにも電源を供給する請求項１または２に記載の送受信回路。
【請求項８】
前記電源回路から供給される電源電圧が下がると、前記ピークアンプが低い入力信号レベルから動作するように前記ピークアンプのトランジスタのバイアス電流を変化させるバイアス電流調整回路を、さらに有する請求項７に記載の送受信回路。
【請求項９】
さらに、前記ピークアンプのトランジスタにバイアス電流を流すエミッタフォロワトランジスタを含み、
前記バイアス電流調整回路は、前記電源電圧に基づいて前記エミッタフォロワトランジスタのバイアス電流を変化させることにより、前記ピークアンプのトランジスタのバイアス電流を変化させる請求項８に記載の送受信回路。
【請求項１０】
さらに、前記ピークアンプのトランジスタにバイアス電流を流すエミッタフォロワトランジスタを含み、
前記バイアス電流調整回路は、前記エミッタフォロワトランジスタのエミッタと、前記ピークアンプのトランジスタのベースとの間のバイアス電流経路から、前記電源電圧に応じた大きさの電流を引き抜くことにより、前記ピークアンプのトランジスタのバイアス電流を変化させる請求項８に記載の送受信回路。
【請求項１１】
前記バイアス電流調整回路は、前記電源電圧の変化に対して前記バイアス電流を変化させる感度を変化させることができる請求項８に記載の送受信回路。
【請求項１２】
さらに、
前記メインアンプに入力される高周波信号を増幅するメインアンプ用のドライバ段アンプと、
前記ピークアンプに入力される高周波信号を増幅し、前記電源回路から供給される電源の電圧に応じて利得が変化するピークアンプ用のドライバ段アンプと
を有する請求項７に記載の送受信回路。
【請求項１３】
さらに、前記ドハティアンプに供給される電源電圧が下がると、前記ピークアンプが低い入力信号レベルから動作するように前記ピークアンプのトランジスタのバイアス電流を変化させるバイアス電流調整回路を有する請求項１または２に記載の送受信回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、送受信回路に関する。
【背景技術】
【０００２】
無線周波数帯の高周波信号の電力増幅回路として、エンベロープトラッキング方式（ＥＴ方式）の回路が知られている。ＥＴ方式においては、変調信号のエンベロープに応じて変化する電圧波形を高速ＤＣＤＣコンバータで発生させ、この電圧波形をパワーアンプの電源電圧として使用する。高速ＤＣＤＣコンバータの動作速度には限界があるため、ＥＴ方式のアンプは、広帯域の変調信号への対応が困難である。
【０００３】
電源電圧を高速に変化させる必要がなく、広い範囲の出力電圧レベルにおいて高効率化が可能なドハティアンプが知られている（特許文献１）。ドハティアンプは、ＡＢ級バイアスを加えたメインアンプと、Ｃ級バイアスを加えたピークアンプとを並列動作させる構成を有する。入力信号が小さい場合はメインアンプのみが動作しピークアンプは動作しない。メインアンプの出力電力レベルが飽和レベルに近づき、ピークアンプが動作していない状態では、メインアンプの効率が全体効率に相当するため、ドハティアンプは高い効率を示す。
【０００４】
メインアンプの出力が飽和に近づくタイミングでピークアンプが動作を開始し、メインアンプの負荷インピーダンスが徐々に減少する。この過程で、ドハティアンプ全体の効率が低下し始めるが、ピークアンプの出力電力レベルが飽和レベルに近づくと、ドハティアンプ全体の効率は再度上昇し、ピークに近づく。このため、メインアンプの出力電力レベルの飽和点近傍からピークアンプの出力電力レベルの飽和点近傍までの広い出力電力範囲で、高効率を実現することができる。
【０００５】
ドハティアンプは、ピークアンプの動作によってメインアンプの負荷インピーダンスが変化することにより、高効率で動作する出力電力レベルの範囲を拡大している。このため、最初にメインアンプの出力電力レベルが飽和する近傍からドハティアンプ全体の利得が低下する。その結果、入力信号レベルと、出力電力レベルとの関係が非線型になる。この非線型性を補償するために、デジタルプリディストーションシステムが適用される。デジタルプリディストーションシステムでは、アンプの出力−利得特性、出力−位相特性の歪を打ち消すような信号をベースバンドのＩＱ信号に加え、変調信号に挿入することにより、アンプの歪が打ち消される。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１８−８５６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
デジタルプリディストーションシステムでは、歪を打ち消す信号として有限の次数の多項式を用いる。また、打ち消し歪を加えた変調信号の帯域に制限がある。このため、３次、５次程度の低い次数の高調波域での歪を打ち消すことができるが、１０次程度の高い次数の高調波域で歪を打ち消すことは困難である。
【０００８】
第４世代や第５世代の無線通信規格では、特にローバンドと呼ばれる１ＧＨｚ帯（０．６ＧＨｚ以上１．０ＧＨｚ以下）や、ミドルバンドと呼ばれる２ＧＨｚ帯（１．４ＧＨｚ以上２．２ＧＨｚ以下）において、周波数分割複信（ＦＤＤ）方式が広く用いられる。また、携帯端末等では、送信用アンテナと受信用アンテナとが１つのアンテナで共用される場合が多い。この携帯端末等の送受信回路に、デジタルプリディストーションシステムを適用したドハティアンプを用いると、送信信号の高い次数の高調波成分に起因した隣接チャネル漏洩電力が受信帯域にかかり、受信感度を劣化させる危険度が高まる。
【０００９】
本発明の目的は、ドハティアンプを用いても受信感度の劣化を抑制することができる送受信回路を提供することである。
【課題を解決するための手段】
【００１０】
本発明の一観点によると、
パッケージ基板と、
前記パッケージ基板に実装されたメインアンプ及びピークアンプを含むドハティアンプと、
前記パッケージ基板に実装されたローノイズアンプと、
前記ドハティアンプの出力信号をアンテナに供給する送信接続状態と、アンテナの受信信号を前記ローノイズアンプに入力する受信接続状態とを時間的に切り替える送受信切替スイッチと
を有する送受信回路が提供される。
【発明の効果】
【００１１】
ドハティアンプを使用することにより、高効率で信号の増幅を行うことが可能である。また、送信接続状態と受信接続状態とを時間的に切り替えて時間分割複信（ＴＤＤ）方式でドハティアンプを動作させるため、受信感度は送信信号の高い次数の高調波成分に起因した隣接チャネル漏洩電力の影響を受けない。
【図面の簡単な説明】
【００１２】
【図１】図１は、第１実施例による送受信回路が用いられている通信装置の送信用パワーアンプの構成を示すブロック図である。
【図２】図２Ａは、第１実施例による送受信回路のブロック図であり、図２Ｂ及び図２Ｃは、それぞれ送信期間中及び受信期間中の接続状態を示すブロック図である。
【図３】図３は、第１実施例による送受信回路のドハティアンプ及びその周辺回路の等価回路図である。
【図４】図４は、第１実施例の変形例による送受信回路に実装されているドハティアンプ及びその周辺回路の等価回路図である。
【図５】図５は、第２実施例による送受信回路が用いられている通信装置の送信用パワーアンプの構成を示すブロック図である。
【図６】図６は、第２実施例による送受信回路に含まれるハイバンド用のＥＴ型アンプ、ドハティアンプ、及びその周辺回路のブロック図である。
【図７】図７は、第３実施例による送受信回路に含まれるハイバンド用のドハティアンプ及びその周辺回路のブロック図である。
【図８】図８は、第３実施例による送受信回路に含まれるドハティアンプ及びその周辺回路の等価回路図である。
【図９】図９は、第４実施例による送受信回路が用いられている通信装置の送信用パワーアンプの構成を示すブロック図である。
【図１０】図１０は、第４実施例による送受信回路に含まれるミドルバンド用のＡＰＴ型アンプの等価回路図である。
【図１１】図１１は、第４実施例による送受信回路に含まれるハイバンド用のドハティアンプ及びその周辺回路の等価回路図である。
【図１２】図１２は、第４実施例の第１変形例による送受信回路に含まれるドハティアンプ及び周辺回路の等価回路図である。
【図１３】図１３は、第４実施例の第２変形例による送受信回路に含まれるドハティアンプ及び周辺回路の等価回路図である。
【図１４】図１４は、第４実施例の第３変形例による送受信回路に含まれるドハティアンプ及び周辺回路の等価回路図である。
【図１５】図１５は、第４実施例の第４変形例による送受信回路に含まれるドハティアンプ及び周辺回路の等価回路図である。
【図１６】図１６は、第４実施例の第５変形例による送受信回路に含まれるドハティアンプ及び周辺回路の等価回路図である。
【発明を実施するための形態】
【００１３】
［第１実施例］
図１から図３までの図面を参照して、第１実施例による送受信回路について説明する。
【００１４】
図１は、第１実施例による送受信回路が用いられている通信装置の送信用パワーアンプの構成を示すブロック図である。ローバンド（例えば０．６ＧＨｚ以上１．０ＧＨｚ以下の周波数帯）及びミドルバンド（例えば１．４ＧＨｚ以上２．２ＧＨｚ以下の周波数帯）の送信信号の増幅器として、それぞれエンベロープトラッキング型アンプ（以下、ＥＴ型アンプという。）２１、２２が用いられる。入力信号のエンベロープに応じて変化する電圧波形を発生させる電源回路２７が、ＥＴ型アンプ２１、２２に電源電圧を供給する。電源回路２７には、例えば高速ＤＣＤＣコンバータが用いられる。ローバンド及びミドルバンドにおいては、双方向通信方式として周波数分割複信（ＦＤＤ）方式が採用される。
【００１５】
ハイバンド（例えば２．３ＧＨｚ以上２．７ＧＨｚ以下の周波数帯）及びウルトラハイバンド（例えば３．３ＧＨｚ以上５．０ＧＨｚ以下の周波数帯）の送信信号の増幅器として、それぞれドハティアンプ２３、２４が用いられる。出力平均電力に応じた電圧を発生する電源回路２８が、ドハティアンプ２３、２４に電源電圧を供給する。ハイバンド及びウルトラハイバンドにおいては、双方向通信方式として時間分割複信（ＴＤＤ）方式が採用される。電源回路２８として、例えば降圧形のＤＣＤＣコンバータや昇降圧形のＤＣＤＣコンバータが用いられる。
【００１６】
図２Ａは、第１実施例による送受信回路３０のブロック図である。図２Ｂ及び図２Ｃは、それぞれ送信期間中及び受信期間中の接続状態を示すブロック図である。
【００１７】
送受信回路３０は、ハイバンド用のドハティアンプ２３、ローノイズアンプ３１、送受信切替スイッチ３２、複数のバンドパスフィルタ３３、及びアンテナスイッチ３４を含む。なお、ウルトラハイバンド用のドハティアンプ２４（図１）も、送受信回路３０と同様の構成の送受信回路に組み込むことができる。また、必要に応じて整合回路が配置される。これらの回路部品は共通のパッケージ基板３５に実装される。
【００１８】
ＴＤＤ方式のハイバンドの高周波信号Ｐｉｎがドハティアンプ２３に入力される。例えば、高周波信号Ｐｉｎは、ドハティアンプ２３と同一の半導体チップに形成された前段のドライバ段アンプから出力される。ＴＤＤ方式のハイバンドとして、例えばバンド３８、４０、４１、ｎ４１等が挙げられる。ドハティアンプ２３は、これらの複数のバンドの信号を増幅することができるマルチバンド対応のアンプである。
【００１９】
ローノイズアンプ３１の出力端子から、増幅された受信信号Ｒｘ１から出力される。電源回路２８が、ドハティアンプ２３に電源電圧Ｖｃｃを供給する。
【００２０】
ドハティアンプ２３の出力端子及びローノイズアンプ３１の入力端子が、それぞれ送受信切替スイッチの接点に接続されている。送受信切替スイッチ３２の他の３つの接点が、それぞれバンドパスフィルタ３３を介してアンテナスイッチ３４の３つの接点に接続されている。３つのバンドパスフィルタ３３の通過周波数帯は相互に異なっている。アンテナスイッチ３４の他の１つの接点が給電線を介してアンテナ１００に接続される。
【００２１】
送受信切替スイッチ３２は、送信接続状態と受信接続状態との２つの状態を持ち、２つの状態を時間的に切り替える。送信接続状態（図２Ｂ）においては、ドハティアンプ２３の出力端子が、３つのバンドパスフィルタ３３のうち１つのバンドパスフィルタに接続される。受信接続状態（図２Ｃ）では、３つのバンドパスフィルタ３３のうち１つのバンドパスフィルタがローノイズアンプ３１の入力端子に接続される。アンテナスイッチ３４は、送信接続状態及び受信接続状態のいずれにおいても、ドハティアンプ２３またはローノイズアンプ３１に接続されているバンドパスフィルタ３３と、アンテナ１００とを接続する。
【００２２】
図３は、第１実施例による送受信回路に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。
【００２３】
ドライバ段アンプ４５から出力された高周波信号Ｐｉｎがドハティアンプ２３に入力される。高周波信号Ｐｉｎは、入力キャパシタＣ１を介してメインアンプＭＡのトランジスタＱ１のベースに入力されるとともに、移相回路ＰＨ１及び入力キャパシタＣ２を介して、ピークアンプＰＡのトランジスタＱ２のベースに入力される。トランジスタＱ１、Ｑ２には、例えばヘテロ接合バイポーラトランジスタ（ＨＢＴ）が用いられる。移相回路ＰＨ１は、高周波信号の位相を９０°遅らせる。移相回路ＰＨ１には、例えば１／４波長の線路長を持つ伝送線路が用いられる。
【００２４】
トランジスタＱ１のバイアス回路が、エミッタフォロワトランジスタＱ３、バイアス抵抗素子Ｒｂ１、及び温度補償回路Ｓ１を含む。エミッタフォロワトランジスタＱ３のコレクタにバイアス電源電圧Ｖｂａｔが印加され、エミッタフォロワトランジスタＱ３及びバイアス抵抗素子Ｒｂ１を経由してトランジスタＱ１のベースにバイアス電流が供給される。制御回路５０からエミッタフォロワトランジスタＱ３のベースにバイアス電流がＩ１供給される。エミッタフォロワトランジスタＱ３のベースは、温度補償回路Ｓ１を介して接地されている。
【００２５】
同様に、トランジスタＱ２のバイアス回路が、エミッタフォロワトランジスタＱ４、バイアス抵抗素子Ｒｂ２、及び温度補償回路Ｓ２により構成されている。エミッタフォロワトランジスタＱ４のコレクタには、エミッタフォロワトランジスタＱ３のコレクタと共通のバイアス電源電圧Ｖｂａｔが印加される。制御回路５０から、エミッタフォロワトランジスタＱ４のベースにバイアス電流Ｉ２が供給される。
【００２６】
温度補償回路Ｓ１、Ｓ２は、相互に直列接続された２つのダイオードで構成される。これらのダイオードには、例えばベースとコレクタとを短絡させた（ダイオード接続した）ヘテロ接合バイポーラトランジスタが用いられる。エミッタフォロワトランジスタＱ３、Ｑ４には、ヘテロ接合バイポーラトランジスタが用いられる。
【００２７】
制御回路５０は、基準電圧発生回路５８、基準電流発生回路５７、電流源５１、５２を含む。基準電流発生回路５７は、基準電圧発生回路５８で発生される基準電圧Ｖｒｅｆを基にして基準電流Ｉｒｅｆを発生する。電流源５１、５２は、それぞれ基準電流Ｉｒｅｆをｎ１倍、ｎ２倍して、バイアス電流Ｉ１、Ｉ２を発生する。バイアス電流Ｉ１とＩ２との比は、倍率ｎ１とｎ２との比で決まる。この倍率ｎ１、ｎ２の比は、電流源５１、５２を構成する電流出力トランジスタの寸法の比によって決まる。このため、バイアス電流Ｉ１とＩ２との比が高い精度で一定に維持される。比率の調整は、例えば電流出力トランジスタのサイズを切り替えることにより行うことができる。制御回路５０は、例えばシリコン基板を用いた集積回路素子で実現される。
【００２８】
バイアス電流Ｉ１、Ｉ２が、それぞれエミッタフォロワトランジスタＱ３、Ｑ４のベースに供給される。バイアス電流Ｉ１は、メインアンプＭＡのトランジスタＱ１がＡＢ級のバイアス条件で動作するように設定される。バイアス電流Ｉ２はほとんど０にして、ピークアンプＰＡのトランジスタＱ２をＣ級のバイアス条件で動作させる。
【００２９】
ピークアンプＰＡのトランジスタＱ２のコレクタが出力端子２３Ｔに接続され、メインアンプＭＡのトランジスタＱ１のコレクタが移相回路ＰＨ２を介して出力端子２３Ｔに接続されている。移相回路ＰＨ２は、高周波信号の位相を９０°遅らせる。移相回路ＰＨ２には、例えば１／４波長の線路長を持つ伝送線路が用いられる。ドハティアンプ２３は、相互に並列に接続されたトランジスタＱ１とトランジスタＱ２とを含む。
【００３０】
電源回路２８から、高周波電流カット用のチョークインダクタＬ１を介してトランジスタＱ１のコレクタに電源電圧Ｖｃｃが印加されるとともに、チョークインダクタＬ１及び移相回路ＰＨ２を介してトランジスタＱ２のコレクタに電源電圧Ｖｃｃが印加される。
【００３１】
次に、図３に示したドハティアンプ２３の動作について説明する。出力端子２３Ｔに接続される負荷の負荷インピーダンスの大きさがＲＬ／２であるとする。高周波信号Ｐｉｎが低いレベルから上昇していく場合について考える。ピークアンプＰＡのトランジスタＱ２のバイアス電流が低く設定されているため、高周波信号Ｐｉｎのレベルが低い領域では、ピークアンプＰＡはほとんど動作しない。このとき、ピークアンプＰＡの出力インピーダンスは十分高い状態にある。
【００３２】
ピークアンプＰＡのトランジスタＱ２のコレクタとメインアンプＭＡのトランジスタＱ１のコレクタとの間に接続された移相回路ＰＨ２の働きで、トランジスタＱ１のコレクタから見た負荷インピーダンスは２×ＲＬになる。
【００３３】
高周波信号Ｐｉｎのレベルを高くすると、２つの変化が生じる。１つは、メインアンプＭＡの出力のレベルも高くなる。メインアンプＭＡの出力がＶｃｃ２／（２×ＲＬ）に近づくと、メインアンプＭＡが飽和する。もう１つは、高周波信号Ｐｉｎのレベルがあるレベルに達すると、Ｃ級バイアスを印加しているピークアンプＰＡが動作を始める。ピークアンプＰＡの出力信号は、入力側の移相回路ＰＨ１の影響で、メインアンプＭＡの出力信号に対して位相が９０°ずれる。この出力信号が負荷に加わると、メインアンプＭＡの出力信号と同位相の状態で負荷が駆動されることになる。
【００３４】
高周波信号Ｐｉｎのレベルがさらに高くなると、ピークアンプＰＡも飽和する。この場合、メインアンプＭＡ及びピークアンプＰＡから負荷側を見た負荷インピーダンスは、それぞれＲＬに見えるようになる。このように、ピークアンプＰＡが動作を開始するタイミングから、高周波信号Ｐｉｎのレベルが高くなるに従って、メインアンプＭＡの負荷インピーダンスが徐々に低下する。このため、高周波信号Ｐｉｎのレベルが高くなるに従ってドハティアンプ２３の利得が徐々に低下し、その後上昇してやがて飽和する。
【００３５】
次に、第１実施例の優れた効果について説明する。
第１実施例では、ハイバンドの高周波信号の増幅にドハティアンプ２３を用いているため、エンベロープトラッキングを行う高速ＤＣＤＣコンバータが不要である。ドハティアンプ２３は、高速ＤＣＤＣコンバータの応答速度の制約を受けないため、例えば帯域幅が１００ＭＨｚを超える広帯域の変調信号にも対応することが可能である。さらに、広い出力電力範囲で高い効率を実現することができる。
【００３６】
ドハティアンプ２３の出力−利得特性及び出力−移相特性の歪みを打ち消すためにデジタルプリディストーションシステムを適用しても、デジタルプリディストーションシステムによって打ち消しが困難な１０次程度以上の高次の歪みが送信信号に重畳される。ドハティアンプをＦＤＤ方式に適用する場合には、この送信信号の高次の歪みが受信帯域にかかると、受信感度を劣化させることになる。受信感度の劣化は、送受信に共通のアンテナを使用する場合に顕著になる。第１実施例では、ドハティアンプ２３がＴＤＤ方式の通信に用いられるため、送信信号に高次の歪みが発生したとしても、受信感度を劣化させることはない。従って、送受信に共通のアンテナを使用することが可能である。
【００３７】
また、第１実施例では、送信信号用のドハティアンプ２３と、受信信号用のローノイズアンプ３１とが、共通のパッケージ基板３５に実装されている。このため、マザーボード等にドハティアンプ２３とローノイズアンプ３１とを別々に実装する構成と比べて、実装すべき部品点数を削減することができる。さらに、ドハティアンプ２３の増幅対象である送信信号、及びローノイズアンプ３１の増幅対象である受信信号には、ＴＤＤ方式が採用されている。このため、ローノイズアンプ３１の動作時にはドハティアンプ２３が動作していない。従って、ローノイズアンプ３１がドハティアンプ２３で発生したノイズの影響を受けにくいという優れた効果が得られる。
【００３８】
次に、図４を参照して第１実施例の変形例による送受信回路３０について説明する。
図４は、第１実施例の変形例による送受信回路３０のドハティアンプ２３及びその周辺回路の等価回路図である。第１実施例では、ピークアンプＰＡの入力側、及びメインアンプＭＡの出力側に、それぞれ９０°の移相回路ＰＨ１、ＰＨ２が挿入されている。これに対し、本変形例では、メインアンプＭＡの入力側及びピークアンプＰＡの出力側に、それぞれ＋４５°の移相回路ＰＨ３、ＰＨ６が挿入され、メインアンプＭＡの出力側及びピークアンプＰＡの入力側に、それぞれ−４５°の移相回路ＰＨ５、ＰＨ４が挿入されている。
【００３９】
本変形例においても、メインアンプＭＡで増幅されて出力端子２３Ｔに出力される高周波信号と、ピークアンプＰＡで増幅されて出力端子２３Ｔに出力される高周波信号とが相互に同位相になる。このため、第１実施例の場合と同様の効果が得られる。
【００４０】
［第２実施例］
次に、図５及び図６を参照して、第２実施例による送受信回路について説明する。以下、第１実施例による送受信回路３０（図２）と共通の構成については説明を省略する。
【００４１】
図５は、第２実施例による送受信回路が用いられている通信装置の送信用パワーアンプの構成を示すブロック図である。第１実施例では、ハイバンド用のパワーアンプとしてドハティアンプ２３が用いられる。これに対し第２実施例では、ハイバンド用のパワーアンプとして、ドハティアンプ２３の他にＥＴ型アンプ３７が用いられる。ＥＴ型アンプ３７はＦＤＤ方式の送信信号の増幅を行い、ドハティアンプ２３はＴＤＤ方式の送信信号の増幅を行う。
【００４２】
エンベロープトラッキング用の電源回路２７がＥＴ型アンプ３７に電源電圧を供給し、ドハティアンプ用の電源回路２８がドハティアンプ２３に電源電圧を供給する。
【００４３】
図６は、第２実施例による送受信回路３０に含まれるハイバンド用のＥＴ型アンプ３７、ドハティアンプ２３、及びその周辺回路のブロック図である。パッケージ基板３５にＥＴ型アンプ３７及びドハティアンプ２３が実装されている。ＦＤＤ方式のハイバンドの高周波信号Ｐｉｎ１がＥＴ型アンプ３７に入力され、ＴＤＤ方式のハイバンドの高周波信号Ｐｉｎ２がドハティアンプ２３に入力される。高周波信号Ｐｉｎ１は、例えばバンド７のアップリンクの周波数帯の信号である。
【００４４】
ドハティアンプ２３、ローノイズアンプ３１、送受信切替スイッチ３２、及びバンドパスフィルタ３３の構成は、第１実施例による送受信回路３０（図２Ａ）のドハティアンプ２３、ローノイズアンプ３１、送受信切替スイッチ３２、及びバンドパスフィルタ３３の構成と同一である。
【００４５】
デュプレクサ４０の送信端子及び受信端子が、それぞれＥＴ型アンプ３７の出力端子及びローノイズアンプ４１の入力端子に接続されている。デュプレクサ４０のアンテナ端子が、アンテナスイッチ３４の１つの接点に接続されている。デュプレクサ４０は、送信経路と受信経路とを分離する。２つのアンテナ１００Ａ、１００Ｂが、それぞれアンテナスイッチ３４の２つの接点に接続される。アンテナスイッチ３４は、３つのバンドパスフィルタ３３及びデュプレクサ４０のうち１つを、アンテナ１００Ａ及びアンテナ１００Ｂの一方に接続する。
【００４６】
アンテナスイッチ３４が３つのバンドパスフィルタ３３のうち１つを、アンテナ１００Ａ及びアンテナ１００Ｂの一方に接続しているとき、送受信回路３０はドハティアンプ２３及びローノイズアンプ３１を動作させてＴＤＤ方式で通信を行う。アンテナスイッチ３４がデュプレクサ４０を、アンテナ１００Ａ及びアンテナ１００Ｂの一方に接続しているとき、送受信回路３０はＥＴ型アンプ３７及びローノイズアンプ４１を動作させてＦＤＤ方式で通信を行う。このように、送受信回路３０は、ＴＤＤ方式の高周波信号の増幅と、ＦＤＤ方式の高周波信号の増幅との両方を行うことができる。
【００４７】
ＦＤＤ方式の受信信号は、デュプレクサ４０を介してローノイズアンプ４１に入力される。ローノイズアンプ４１は、増幅した受信信号Ｒｘ２を出力する。
【００４８】
エンベロープトラッキング用の電源回路２７が、ＥＴ型アンプ３７に電源電圧Ｖｃｃ１を供給する。電源電圧Ｖｃｃ１の電圧波形は、高周波信号Ｐｉｎ１のエンベロープ波形に応じて変化する。ドハティアンプ用の電源回路２８が、ドハティアンプ２３に一定の電源電圧Ｖｃｃ２を供給する。
【００４９】
次に、第２実施例の優れた効果について説明する。
第２実施例においても、第１実施例と同様にドハティアンプ２３がＴＤＤ方式の送信信号の増幅に使用されるため、第１実施例と同様の効果が得られる。さらに、第２実施例では、ＥＴ型アンプ３７を用いてハイバンドのＦＤＤ方式の信号の送受信を行うことができる。従って、第２実施例による送受信回路３０は、ハイバンドに含まれる複数のバンドのうち、ＦＤＤ方式の規格のバンドと、ＴＤＤ方式の規格のバンドとの両方に対応することができる。
【００５０】
また、共通のパッケージ基板３５にＥＴ型アンプ３７とドハティアンプ２３との両方を実装しているため、これらのアンプを個別にマザーボードに実装する場合と比べて、実装部品点数の削減を図ることができる。
【００５１】
パッケージ基板３５に実装する部品点数を削減するために、ドハティアンプ２３と、その前段のドライバ段アンプとを、同一の化合物半導体基板上の作り込むとよい。同様に、ＥＴ型アンプ３７と、その前段のドライバ段アンプとを、同一の化合物半導体基板に作り込むとよい。
【００５２】
［第３実施例］
次に、図７及び図８を参照して第３実施例による送受信回路について説明する。以下、第２実施例による送受信回路３０（図６）と共通の構成については説明を省略する。
【００５３】
図７は、第３実施例による送受信回路３０に含まれるハイバンド用のドハティアンプ２３及びその周辺回路のブロック図である。第２実施例による送受信回路３０（図６）は、ハイバンド用のＦＤＤ方式の送信信号の増幅を行うＥＴ型アンプ３７と、ＴＤＤ方式の送信信号の増幅を行うドハティアンプ２３とを含んでいる。これに対し、第３実施例では、１つのドハティアンプ２３が、ドハティアンプとして動作するとともに、ＥＴ型アンプとしても動作し、ＥＴ型アンプを兼ねている。
【００５４】
ドハティアンプ２３に供給する電源電圧として、エンベロープトラッキング用の電源回路２７から出力される電源電圧Ｖｃｃ１と、ドハティアンプ用の電源回路２８から出力される電源電圧Ｖｃｃ２とが電源切替スイッチ７０によって切り替えられる。制御回路５０が、ドハティアンプ２３をドハティアンプとして動作させるバイアス条件と、ＥＴ型アンプとして動作させるバイアス条件との一方を選択する。
【００５５】
図８は、第３実施例による送受信回路３０に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。ドハティアンプ２３の構成は、第１実施例による送受信回路３０に含まれるドハティアンプ２３（図３）の構成と同一である。第１実施例では、メインアンプをＡＢ級動作させ、ピークアンプをＣ級動作させるように、バイアス電流Ｉ１、Ｉ２を設定している。すなわち、バイアス電流Ｉ１とＩ２との大小関係を、Ｉ２＜Ｉ１としている。
【００５６】
これに対し第３実施例では、制御回路５０がドハティアンプ２３の動作モードを、ＥＴ型アンプとして動作するＥＴモードと、ドハティアンプとして動作するドハティモードとの間で切り替える。
【００５７】
ＥＴモードでは、トランジスタＱ１及びトランジスタＱ２のバイアス点をほぼ同一にすることにより、ドハティアンプ２３をエンベロープトラッキング型アンプとして動作させる。このとき、エミッタフォロワトランジスタＱ３のバイアス電流Ｉ１と、エミッタフォロワトランジスタＱ４のバイアス電流Ｉ２とは、ほぼ等しい。また、電源切替スイッチ７０は、エンベロープトラッキング用の電源回路２７で発生した電源電圧Ｖｃｃ１をトランジスタＱ１及びＱ２のコレクタに印加する。
【００５８】
ドハティモードでは、トランジスタＱ１、Ｑ２のバイアス条件、及び電源電圧条件は、第１実施例のドハティアンプ２３における条件と同様である。
【００５９】
メインアンプＭＡ及びピークアンプＰＡがドハティモードで動作している場合には、ピークアンプＰＡの動作状態に応じて、トランジスタＱ１、Ｑ２のコレクタから負荷側を見たときの負荷インピーダンスが変動する。ＥＴモードでは、トランジスタＱ１及びトランジスタＱ２のバイアス点をほぼ同一に設定しているため、トランジスタＱ１、Ｑ２の動作状態はほぼ等しい。このため、トランジスタＱ１、Ｑ２のコレクタから負荷側を見た負荷インピーダンスはほぼ一定になる。このときの負荷インピーアンスは、入力電力にかかわらず、ドハティアンプ２３がドハティモードで動作している時のピークアンプＰＡの飽和時の負荷インピーダンスであるＲＬとほぼ等しくなる。これに対し、ドハティアンプ２３がドハティモードで動作している場合には、入力電力が低いときピークアンプＰＡが動作しないため、メインアンプＭＡの負荷インピーダンスは移相回路ＰＨ２の働きにより２×ＲＬになる。このため、ドハティアンプ２３がＥＴモードで動作しているとき、ドハティモードで動作しているときと比べて低電力領域での利得が低下する。
【００６０】
第３実施例では、低電力領域での利得の低下を補償するように、ドライバ段アンプ４５の利得を変化させる。すなわち、ドハティアンプ２３がＥＴモードで動作しているときのドライバ段アンプ４５の利得を、ドハティアンプ２３がドハティモードで動作しているときのドライバ段アンプ４５の利得より大きくする。これにより、ドハティアンプ２３がＥＴモードで動作しているときと、ドハティモードで動作しているときとで、利得をほぼ同一にすることができる。
【００６１】
ドハティモードでは、トランジスタＱ１を含むメインアンプをＡＢ級動作させ、トランジスタＱ２を含むピークアンプをＣ級動作させる。このとき、電源切替スイッチ７０は、ドハティアンプ用の電源回路２８で発生した電源電圧Ｖｃｃ２をトランジスタＱ１及びＱ２のコレクタに印加する。
【００６２】
次に、第３実施例の優れた効果について説明する。
第３実施例では、１つのドハティアンプ２３がＥＴ型アンプとしても動作することができる。このため、送受信回路３０にＥＴ型アンプとドハティアンプとの両方を実装する場合と比べて部品点数を削減することができる。
【００６３】
［第４実施例］
次に、図９、図１０、及び図１１を参照して第４実施例による送受信回路３０について説明する。以下、第１実施例による送受信回路３０（図１から図３までの図面）と共通の構成については説明を省略する。
【００６４】
図９は、第４実施例による送受信回路が用いられている通信装置の送信用パワーアンプの構成を示すブロック図である。第１実施例では、ローバンド用及びミドルバンド用のパワーアンプとして、ＥＴ型アンプ２１、２２（図１）が用いられている。これに対し、第４実施例では、ローバンド用及びミドルバンド用のパワーアンプとして、平均出力トラッキング（ＡＰＴ）型アンプ２５、２６が用いられる。ハイバンド用及びウルトラハイバンド用のパワーアンプとしては、第１実施例と同様にドハティアンプ２３、２４が用いられる。
【００６５】
ＡＰＴ型アンプ２５、２６の電源として、平均出力トラッキング用の電源回路２９が用いられる。平均出力トラッキング用の電源回路２９は、ドハティアンプ２３、２４にも電源を供給する。電源回路２９には、例えば出力電圧可変のＤＣＤＣコンバータが用いられる。
【００６６】
図１０は、ミドルバンド用のＡＰＴ型アンプ２６の等価回路図である。ローバンド用のＡＰＴ型アンプ２５の回路構成も、ミドルバンド用のＡＰＴ型アンプ２６の回路構成と同様である。
【００６７】
ＡＰＴ型アンプ２６は、ドライバ段アンプを構成するトランジスタＱ１１及び出力段アンプを構成するトランジスタＱ１２を含む。エミッタフォロワトランジスタＱ１３、バイアス抵抗素子Ｒｂ１１、及び温度補償回路Ｓ１１が、ドライバ段のトランジスタＱ１１のバイアス回路を構成する。同様に、エミッタフォロワトランジスタＱ１４、バイアス抵抗素子Ｒｂ１２、及び温度補償回路Ｓ１２が、出力段のトランジスタＱ１２のバイアス回路を構成する。
【００６８】
バイアス電源電圧Ｖｂａｔが、エミッタフォロワトランジスタＱ１３及びバイアス抵抗素子Ｒｂ１１を介してトランジスタＱ１１のベースに印加されるとともに、エミッタフォロワトランジスタＱ１４及びバイアス抵抗素子Ｒｂ１２を介してトランジスタＱ１２のベースに印加される。制御回路５０が、エミッタフォロワトランジスタＱ１３、Ｑ１４に、それぞれバイアス電流を供給する。
【００６９】
ＦＤＤ方式の送信信号ＲＦｉｎがマッチング回路ＭＮ１及び入力キャパシタＣ１１を介してトランジスタＱ１１のベースに入力される。トランジスタＱ１１で増幅された送信信号がコレクタから出力され、マッチング回路ＭＮ２及び入力キャパシタＣ１２を介してトランジスタＱ１２のベースに入力される。トランジスタＱ１２で増幅された送信信号がコレクタから出力され、マッチング回路ＭＮ３を介して、送信信号ＲＦｏｕｔとして出力される。
【００７０】
平均出力トラッキング用の電源電圧Ｖｃｃ３、Ｖｃｃ４が、それぞれマッチング回路ＭＮ２、ＭＮ３を介してトランジスタＱ１１、Ｑ１２のコレクタに印加される。
【００７１】
図１１は、ハイバンド用のドハティアンプ２３及びその周辺回路の等価回路図である。ウルトラハイバンド用のドハティアンプ２４（図９）の回路構成も、ハイバンド用のドハティアンプ２３と同様である。
【００７２】
ドハティアンプ２３の基本構成は、第１実施例による送受信回路３０のドハティアンプ２３（図３）の構成と同一である。第４実施例では、ピークアンプＰＡのトランジスタＱ２のバイアス回路を構成するエミッタフォロワトランジスタＱ４へのバイアス電流の供給経路とグランドとの間に、カレントミラー回路ＣＭ１の出力回路が接続されている。カレントミラー回路ＣＭ１の参照回路に流れる参照電流Ｉｃｏｎｔとほぼ同一の大きさの出力電流Ｉｃｏｍｐが出力回路に流れる。カレントミラー回路ＣＭ１の参照回路及び出力回路のトランジスタには、ヘテロ接合バイポーラトランジスタが用いられる。
【００７３】
カレントミラー回路ＣＭ１の参照回路のトランジスタのコレクタが、参照抵抗素子Ｒｒ１を介して電源回路２９に接続されており、参照抵抗素子Ｒｒ１に平均出力トラッキング用の電源電圧Ｖｃｃ５が印加される。カレントミラー回路ＣＭ１の参照回路及び参照抵抗素子Ｒｒ１に、参照電流Ｉｃｏｎｔが流れる。参照電流Ｉｃｏｎｔは、電源電圧Ｖｃｃ５の変化に応じて変化する。参照電流Ｉｃｏｎｔに応じてカレントミラー回路ＣＭ１の出力回路に出力電流Ｉｃｏｍｐが流れる。このため、出力電流Ｉｃｏｍｐも、電源電圧Ｖｃｃ５の変化に応じて変化する。
【００７４】
制御回路５０からエミッタフォロワトランジスタＱ４のベースに供給されるバイアス電流Ｉ２の一部が、カレントミラー回路ＣＭ１の出力回路に分岐して流れるため、エミッタフォロワトランジスタＱ４のベースに供給されるバイアス電流が減少する。このバイアス電流の減少分は、カレントミラー回路ＣＭ１の出力電流Ｉｃｏｍｐに等しい。
【００７５】
次に、ドハティアンプ２３の動作について説明する。
ドハティアンプ２３の電源として、平均出力トラッキング用の電源回路２９が用いられているため、ドハティアンプ２３の平均出力が低下すると、電源電圧Ｖｃｃ５も低下する。ドハティアンプ２３のメインアンプＭＡ及びピークアンプＰＡの飽和電力は電源電圧Ｖｃｃ５の二乗に比例するため、電源電圧Ｖｃｃ５が低下すると、メインアンプＭＡ及びピークアンプＰＡの飽和電力も低下する。ところが、Ｃ級にバイアスされているピークアンプＰＡの動作開始点は入力電力レベルに依存するため、必ずしも電源電圧Ｖｃｃ５とは関連しない。
【００７６】
電源電圧Ｖｃｃ５の低下によってメインアンプＭＡの飽和電力が低下すると、ピークアンプＰＡが動作を開始する入力電力レベルの閾値を、メインアンプＭＡの飽和電力の低下に応じて引き下げなければならない。第４実施例では、電源電圧Ｖｃｃ５が低下すると、カレントミラー回路ＣＭ１の出力電流Ｉｃｏｍｐが低下する。その結果、エミッタフォロワトランジスタＱ４のバイアス回路から引き抜かれる電流が少なくなり、エミッタフォロワトランジスタＱ４のバイアス電流が増加する。これにより、ピークアンプＰＡのトランジスタＱ２のバイアス電流が増加し、ピークアンプＰＡが動作を開始する入力電力レベルの閾値が低下する。このため、平均出力に応じて電源電圧Ｖｃｃ５が変化しても、ドハティアンプ２３の動作の正常性を確保することができる。このように、カレントミラー回路ＣＭ１は、電源回路２９から供給される電源電圧Ｖｃｃ５が下がると、ピークアンプＰＡが低い入力信号レベルから動作するようにピークアンプＰＡのトランジスタＱ２のバイアス電流を変化させるバイアス電流調整回路として機能する。
【００７７】
エミッタフォロワトランジスタＱ４のバイアス電流は、Ｉ２−Ｉｃｏｍｐに等しくなる。このバイアス電流は、メインアンプのエミッタフォロワトランジスタＱ３のバイアス回路を構成するエミッタフォロワトランジスタＱ３のバイアス電流Ｉ１より小さくなるように設定される。
【００７８】
次に、第４実施例の優れた効果について説明する。
第４実施例では、図９に示したように、ＦＤＤ方式に対応したローバンド用のＡＰＴ型アンプ２５とミドルバンド用のＡＰＴ型アンプ２６、及びＴＤＤ方式に対応したハイバンド用のドハティアンプ２３とウルトラハイバンド用のドハティアンプ２４の電源として、共通の電源回路２９が適用される。電源回路２９には、エンベロープトラッキング用の電源に比べて低コストで実現できる降圧型または昇降圧型ＤＣＤＣコンバータを適用できるため、複数バンド対応の通信装置の低コスト化を図ることが可能である。
【００７９】
次に、図１２を参照して第４実施例の第１変形例について説明する。
【００８０】
図１２は、第４実施例の第１変形例による送受信回路３０に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。第４実施例の第１変形例では、カレントミラー回路ＣＭ１の出力回路に並列に、他のカレントミラー回路ＣＭ２の出力回路が接続されている。カレントミラー回路ＣＭ２の参照回路は、参照抵抗素子Ｒｒ２を介して制御回路５０に接続されている。参照抵抗素子Ｒｒ２及びカレントミラー回路ＣＭ２の参照回路に、一定の出力電流Ｉ３が供給される。このため、カレントミラー回路ＣＭ２の出力回路にも、一定の出力電流Ｉ３が流れる。
【００８１】
第１変形例では、エミッタフォロワトランジスタＱ４のバイアス回路から、カレントミラー回路ＣＭ１の出力電流Ｉｃｏｍｐとカレントミラー回路ＣＭ２の出力電流Ｉ３との合計の電流が引き抜かれる。エミッタフォロワトランジスタＱ４のバイアス電流は、Ｉ２−Ｉ３−Ｉｃｏｍｐに等しくなる。このバイアス電流は、メインアンプのトランジスタＱ１のバイアス回路を構成するエミッタフォロワトランジスタＱ３のバイアス電流Ｉ１より小さくなるように設定される。
【００８２】
次に、第４実施例の第１変形例の優れた効果について説明する。
カレントミラー回路ＣＭ１の出力電流Ｉｃｏｍｐに対して、一定の出力電流Ｉ３を並列に流すことにより、カレントミラー回路ＣＭ１の特性のばらつきの影響を低減させることができる。
【００８３】
次に、図１３を参照して第４実施例の第２変形例について説明する。
【００８４】
図１３は、第４実施例の第２変形例による送受信回路３０に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。第４実施例（図１１）では、エミッタフォロワトランジスタＱ４のバイアス電流経路にカレントミラー回路ＣＭ１の出力回路が接続されている。これに対し、第４実施例の第２変形例では、エミッタフォロワトランジスタＱ４のエミッタに、高周波電流カット用のインダクタＬ２を介してカレントミラー回路ＣＭ３の出力回路が接続されている。カレントミラー回路ＣＭ３の参照回路には、電源回路２９から電源電圧Ｖｃｃ５が参照抵抗素子Ｒｒ３を介して印加される。
【００８５】
次に、第４実施例の第２変形例の優れた効果について説明する。
第４実施例の第２変形例では、エミッタフォロワトランジスタＱ４のエミッタからピークアンプのトランジスタＱ２のベースに流れるバイアス電流経路から、カレントミラー回路ＣＭ３の出力電流Ｉｃｏｍｐに相当する量の電流が引き抜かれる。出力電流Ｉｃｏｍｐは電源電圧Ｖｃｃ５に応じて変化し、電源電圧Ｖｃｃ５が低下すると出力電流Ｉｃｏｍｐも減少する。このため、電源電圧Ｖｃｃ５が低下すると、ピークアンプＰＡのトランジスタＱ２のバイアス電流が増加する。従って、第４実施例と同様に、平均出力に応じて電源電圧Ｖｃｃ５が変化しても、ドハティアンプ２３の動作の正常性を確保することができる。
【００８６】
次に、図１４を参照して第４実施例の第３変形例について説明する。
【００８７】
図１４は、第４実施例の第３変形例による送受信回路３０に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。第４実施例（図１１）では、エミッタフォロワトランジスタＱ４のバイアス電流経路にカレントミラー回路ＣＭ１の出力回路が接続されている。これに対し、第４実施例の第３変形例では、制御回路５０内に、エミッタフォロワトランジスタＱ４のバイアス電流を調整するための回路が設けられている。
【００８８】
制御回路５０に、カレントミラー回路ＣＭ４が設けられている。カレントミラー回路ＣＭ４のトランジスタには、例えばＭＯＳトランジスタが用いられる。カレントミラー回路ＣＭ４の参照回路が、感度切替回路ＳＳを介して電源回路２９に接続されている。電源電圧Ｖｃｃ５が感度切替回路ＳＳを介して、カレントミラー回路ＣＭ４の参照回路に印加される。
【００８９】
感度切替回路ＳＳは、相互に並列に接続された複数の参照抵抗素子Ｒｒ４を含む。各参照抵抗素子Ｒｒ４にスイッチＳＷが直列に接続されている。複数の参照抵抗素子Ｒｒ４の抵抗値は相互に異なる。スイッチＳＷによって導通させる参照抵抗素子Ｒｒ４を切り替えることにより、カレントミラー回路ＣＭ４の参照回路と電源回路２９との間に挿入される参照抵抗の値を切り替えることができる。
【００９０】
カレントミラー回路ＣＭ４の出力回路が、電流源５２とドハティアンプ２３とを接続するバイアス電流経路とグランドとの間に接続されている。カレントミラー回路ＣＭ４の出力電流Ｉｃｏｍｐが変化すると、エミッタフォロワトランジスタＱ４のバイアス電流が変化する。
【００９１】
次に、第４実施例の第３変形例の優れた効果について説明する。
第４実施例の第３変形例では、複数のスイッチＳＷを制御して複数の参照抵抗素子Ｒｒ４のうち導通させる抵抗素子を選択することにより、電源電圧Ｖｃｃ５の変化に対して出力電流Ｉｃｏｍｐが変化する感度を切り替えることができる。これにより、ピークアンプＰＡのトランジスタＱ２のバイアス条件の設定の自由度が高まるという優れた効果が得られる。
【００９２】
次に、図１５を参照して第４実施例の第４変形例について説明する。
【００９３】
図１５は、第４実施例の第４変形例による送受信回路３０に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。第４実施例の第４変形例においては、第３変形例による送受信回路３０に含まれる制御回路５０（図１４）のカレントミラー回路ＣＭ４の出力回路に電流源５３が並列に接続されている。電流源５３は、基準電流Ｉｒｅｆに基づいて一定の出力電流Ｉ３を生成する。このため、電流源５２から供給されるバイアス電流Ｉ２から、カレントミラー回路ＣＭ４の出力電流Ｉｃｏｍｐと電流源５３の一定の出力電流Ｉ３との合計に相当する量の電流が引き抜かれる。
【００９４】
次に、第４実施例の第４変形例の優れた効果について説明する。第４変形例では、カレントミラー回路ＣＭ４の出力電流Ｉｃｏｍｐに、電流源５３の一定の出力電流Ｉ３が加わるため、カレントミラー回路ＣＭ４の特性のばらつきの影響を低減させることができる。
【００９５】
次に、図１６を参照して第４実施例の第５変形例について説明する。
【００９６】
図１６は、第４実施例の第５変形例による送受信回路３０に含まれるドハティアンプ２３及びその周辺回路の等価回路図である。第４実施例では、電源電圧Ｖｃｃ５の低下によるメインアンプＭＡの飽和電力の低下に合わせて、ピークアンプＰＡが動作を開始する入力電力レベルの閾値を低下させるために、ピークアンプＰＡのトランジスタＱ１のバイアス電流を増加させている。これに対し、第４実施例の第５変形例では、ピークアンプＰＡが動作を開始する入力電力レベルの閾値を低下させるのではなく、ピークアンプＰＡへの入力電力レベルを高くしている。
【００９７】
第４実施例の第５変形例では、ドハティアンプ２３のメインアンプＭＡ及びピークアンプＰＡに対応して、それぞれメインアンプ用のドライバ段アンプ４５Ａ及びピークアンプ用のドライバ段アンプ４５Ｂが設けられている。ドライバ段アンプ４５Ｂには、９０°の移相回路ＰＨ１を介して高周波信号が入力される。一方のドライバ段アンプ４５Ａで増幅された高周波信号ＰｉｎｍがメインアンプＭＡのトランジスタＱ１のベースに入力され、他方のドライバ段アンプ４５Ｂで増幅された高周波信号ＰｉｎｐがピークアンプＰＡのトランジスタＱ２のベースに入力される。ドライバ段アンプ４５Ｂの利得は、電源電圧Ｖｃｃ５の変化に応じて変化する。具体的には、電源電圧Ｖｃｃ５が低下すると、ドライバ段アンプ４５Ｂの利得が上昇する。
【００９８】
次に、第４実施例の第５変形例の優れた効果について説明する。
第４実施例の第５変形例では、電源電圧Ｖｃｃ５が低下すると、ドライバ段アンプ４５Ｂの利得が上昇するため、ピークアンプＰＡが動作を開始する入力電力レベルの閾値を低下させたのと同様の効果が得られる。
【００９９】
ピークアンプＰＡが動作を開始する入力電力レベルの閾値を、トランジスタＱ１のバイアス電流を変化させて制御する場合には、制御の感度が高くなり過ぎて適切な制御が困難である場合がある。また、電源電圧Ｖｃｃ５の変化に対して制御可能な範囲が狭い。第４実施例の第５変形例では、電源電圧Ｖｃｃ５の変化に応じてドライバ段アンプ４５Ｂの利得を制御するため、ピークアンプＰＡが動作を開始する条件を容易に最適化することができる。また、電源電圧Ｖｃｃ５の変化に対して制御可能な範囲が広いという優れた効果が得られる。このため、電源電圧Ｖｃｃ５が大きく変化しても、ドハティアンプ２３の適切な動作を維持することができる。
【０１００】
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【符号の説明】
【０１０１】
２１  ローバンド用のＥＴ型アンプ
２２  ミドルバンド用のＥＴ型アンプ
２３  ハイバンド用のドハティアンプ
２３Ｔ  出力端子
２４  ウルトラハイバンド用のドハティアンプ
２５  ローバンド用のＡＰＴ型アンプ
２６  ミドルバンド用のＡＰＴ型アンプ
２７  エンベロープトラッキング用の電源回路
２８  ドハティアンプ用の電源回路
２９  平均出力トラッキング用の電源回路
３０  送受信回路
３１  ローノイズアンプ
３２  送受信切替スイッチ
３３  バンドパスフィルタ
３４  アンテナスイッチ
３５  パッケージ基板
３７  ハイバンド用のＥＴ型アンプ
４０  デュプレクサ
４１  ローノイズアンプ
４５  ドライバ段アンプ
４５Ａ  ドライバ段アンプ
４５Ｂ  ゲイン可変のドライバ段アンプ
５０  制御回路
５１、５２、５３  電流源
５７  基準電流発生回路
５８  基準電圧発生回路
７０  電源切替スイッチ
１００、１００Ａ、１００Ｂ  アンテナ
Ｃ１、Ｃ２、Ｃ１１、Ｃ１２  入力キャパシタ
ＣＭ１、ＣＭ２、ＣＭ３、ＣＭ４  カレントミラー回路
Ｉ１、Ｉ２  バイアス電流
Ｉ３  出力電流
Ｉｃｏｍｐ  カレントミラー回路の出力電流
Ｉｃｏｎｔ  カレントミラー回路の参照電流
Ｌ１、Ｌ２  インダクタ
ＭＡ  メインアンプ
ＭＮ１、ＭＮ２、ＭＮ３  マッチング回路
ＰＡ  ピークアンプ
ＰＨ１、ＰＨ２、ＰＨ３、ＰＨ４、ＰＨ５、ＰＨ６  移相回路
Ｐｉｎ、Ｐｉｎ１、Ｐｉｎ２、Ｐｉｎｍ、Ｐｉｎｐ  高周波信号
Ｑ１、Ｑ１１、Ｑ１２、Ｑ２  トランジスタ
Ｑ３、Ｑ４、Ｑ１３、Ｑ１４  エミッタフォロワトランジスタ
ＲＦｉｎ、ＲＦｏｕｔ  送信信号
ＲＬ  負荷インピーアンス
Ｒｂ１、Ｒｂ１１、Ｒｂ１２、Ｒｂ２  バイアス抵抗素子
Ｒｒ１、Ｒｒ２、Ｒｒ３、Ｒｒ４  参照抵抗素子
Ｒｘ１、Ｒｘ２  受信信号
Ｓ１、Ｓ１１、Ｓ１２、Ｓ２  温度補償回路
ＳＳ  感度切替回路
ＳＷ  スイッチ
Ｖｂａｔ  バイアス電源電圧
Ｖｃｃ  電源電圧
Ｖｃｃ１  エンベロープトラッキング用の電源電圧
Ｖｃｃ２  ドハティアンプ用の電源電圧
Ｖｃｃ３、Ｖｃｃ４  平均出力トラッキング用の電源電圧
Ｖｃｃ５  平均出力トラッキング用の電源電圧
【図１】
2020184665.tif 000003
【図２】
2020184665.tif 000004
【図３】
2020184665.tif 000005
【図４】
2020184665.tif 000006
【図５】
2020184665.tif 000007
【図６】
2020184665.tif 000008
【図７】
2020184665.tif 000009
【図８】
2020184665.tif 000010
【図９】
2020184665.tif 000011
【図１０】
2020184665.tif 000012
【図１１】
2020184665.tif 000013
【図１２】
2020184665.tif 000014
【図１３】
2020184665.tif 000015
【図１４】
2020184665.tif 000016
【図１５】
2020184665.tif 000017
【図１６】
2020184665.tif 000018
【手続補正書】
【提出日】令和2年9月1日(2020.9.1)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】変更
【補正の内容】
【００３６】
ドハティアンプ２３の出力−利得特性及び出力−位相特性の歪みを打ち消すためにデジタルプリディストーションシステムを適用しても、デジタルプリディストーションシステムによって打ち消しが困難な１０次程度以上の高次の歪みが送信信号に重畳される。ドハティアンプをＦＤＤ方式に適用する場合には、この送信信号の高次の歪みが受信帯域にかかると、受信感度を劣化させることになる。受信感度の劣化は、送受信に共通のアンテナを使用する場合に顕著になる。第１実施例では、ドハティアンプ２３がＴＤＤ方式の通信に用いられるため、送信信号に高次の歪みが発生したとしても、受信感度を劣化させることはない。従って、送受信に共通のアンテナを使用することが可能である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
エミッタフォロワトランジスタＱ４のバイアス電流は、Ｉ２−Ｉｃｏｍｐに等しくなる。このバイアス電流は、メインアンプＭＡのトランジスタＱ１のバイアス回路を構成するエミッタフォロワトランジスタＱ３のバイアス電流Ｉ１より小さくなるように設定される。