(57)【要約】      （修正有）【課題】撮影モードに応じたローリング歪の不均一性の抑制とＡＦ性能向上を最適に制御することができる撮像装置を提供する。【解決手段】複数の光電変換部２０３ａ、２０３ｂとを有する単位画素２０１が行列状に複数配置された画素領域２００を有する撮像素子と、複数の領域のそれぞれの画素について、複数の光電変換部２０３ａ、２０３ｂの信号を第１の数にグループ分けして信号を読み出す第１のモードで信号を読み出す第１の画素とするか、複数の光電変換部を第１の数よりも多い第２の数にグループ分けして信号を読み出す第２のモードで信号を読み出す第２の画素とするかを設定する設定手段（垂直走査方式保持部２０４）と、を備える。【選択図】図２
2020141347.tif 000002
【特許請求の範囲】
【請求項１】
１つのマイクロレンズ（２０２）と、該１つのマイクロレンズ（２０２）に対応して配置された複数の光電変換部（２０３ａ、２０３ｂ）とを有する単位画素（２０１）が行列状に複数配置された画素領域（２００）を有する撮像素子（１０６）と、前記画素領域（２００）を複数の領域に分割する分割手段（１０９）と、前記複数の領域のそれぞれの画素について、前記複数の光電変換部（２０３ａ、２０３ｂ）の信号を第１の数にグループ分けして信号を読み出す第１のモードで信号を読み出す第１の画素とするか、前記複数の光電変換部を前記第１の数よりも多い第２の数にグループ分けして信号を読み出す第２のモードで信号を読み出す第２の画素とするかを設定する設定手段（２０４）と、を備え、前記画素領域（２００）の画素は、前記行列状の配列の行単位で前記第１の画素または前記第２の画素に設定され、前記第２の画素に設定される行の周期が前記複数の領域ごとに異なり、第１の領域（７０２）は、前記画素領域（２００）の全体に対応し、第２の領域（７０３）は、前記画素領域（２００）の一部に対応し、第１の電荷蓄積手段、及び第２の電荷蓄積手段と、第１のリセット手段、及び第２のリセット手段と、を有し、前記第１の電荷蓄積手段、または前記第３の電荷蓄積手段、かつ前記第１のリセット手段を用いる場合、焦点検出枠（７０１）で指定される部分について前記第２の領域（７０３）に設定して前記第２のモードで読み出す第１の撮像モードを持ち、前記第２の電荷蓄積手段、かつ前記第２のリセット手段を用いる場合、前記第１の領域（７０２）について前記第２のモードで読み出す第２の撮像モードを持つことを特徴とする撮像装置。
【請求項２】
前記第１の電荷蓄積手段は、少なくともシャッターの後幕がメカニカルシャッター（１０４）であることを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記第１の電荷蓄積手段は、グローバル電子シャッター駆動による電荷蓄積を行うことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記第２の電荷蓄積手段は、スリットローリングシャッター駆動による電荷蓄積を行うことを特徴とする請求項１に記載の撮像装置。
【請求項５】
前記第１のリセット手段は、前記画素領域（２００）における撮像素子１０６の光電変換部の電位を一括でリセットすることを特徴とする請求項１乃至請求項３の何れか一項に記載の撮像装置。
【請求項６】
前記第２のリセット手段は、前記画素領域（２００）における撮像素子１０６の光電変換部の電位をスリットローリング方式でリセットすることを特徴とする請求項４に記載の撮像装置。
【請求項７】
前記第２の分割領域は、焦点検出領域であることを特徴とする請求項１に記載の撮像装置。
【請求項８】
前記第２の画素は、焦点検出のための信号を出力することを特徴とする請求項１に記載の撮像装置。
【請求項９】
前記第１の分割領域における前記第１の画素の数に対する前記第２の画素の数の割合は、前記第２の分割領域における前記第１の画素の数に対する前記第２の画素の数の割合よりも小さいことを特徴とする請求項１に記載の撮像装置。
【請求項１０】
前記第１の分割領域における前記第２の画素に設定される行の周期は、前記第２の分割領域における前記第２の画素に設定される行の周期よりも大きいことを特徴とする請求項１に記載の撮像装置。
【請求項１１】
１つのマイクロレンズ（２０２）と、該１つのマイクロレンズ（２０２）に対応して配置された複数の光電変換部（２０３ａ、２０３ｂ）とを有する単位画素（２０１）が行列状に複数配置された画素領域（２００）を有する撮像素子（１０６）と、前記画素領域（２００）を複数の領域に分割する分割手段（１０９）と、前記複数の領域のそれぞれの画素について、前記複数の光電変換部（２０３ａ、２０３ｂ）の信号を第１の数にグループ分けして信号を読み出す第１のモードで信号を読み出す第１の画素とするか、前記複数の光電変換部を前記第１の数よりも多い第２の数にグループ分けして信号を読み出す第２のモードで信号を読み出す第２の画素とするかを設定する設定手段（２０４）と、を備え、前記画素領域（２００）の画素は、前記行列状の配列の行単位で前記第１の画素または前記第２の画素に設定され、前記第２の画素に設定される行の周期が前記複数の領域ごとに異なり、第１の領域（７０２）は、前記画素領域（２００）の全体に対応し、第２の領域（７０３）は、前記画素領域（２００）の一部に対応し、第１の電荷蓄積手段、及び第２の電荷蓄積手段と、第１のリセット手段、及び第２のリセット手段と、を有し、前記第２の電荷蓄積手段、かつ前記第２のリセット手段を用いる場合、前記第１の領域（７０２）について前記第１のモードで読み出す第３の撮像モードを持つことを特徴とする撮像装置。
【請求項１２】
前記第３の撮像モードでは、現フレームの前記第１のモードでの読み出しと、次のフレームの前記第１のモードでの読み出しの間に、前記第１の領域（７０２）について前記第２のモードでの読み出しを行う前記第２の撮像モードで焦点検出を行うことを特徴とする請求項１１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置における撮像素子の駆動技術に関する。
【背景技術】
【０００２】
現在、デジタルカメラなどの撮像装置においては、撮像素子から得られた情報に基づいて種々の演算処理が行われている。特に、撮像素子から得られる被写体の位相差情報を用いてオートフォーカス（ＡＦ）を行う技術はよく知られている。その際に精度の高い焦点検出を可能にする読み出しと、低消費電力かつ高速な読み出しの両立を実現するために、撮像素子の読み出しに関して種々の手法が提案されている。
【０００３】
特許文献１には、単一画素に複数の光電変換部を配置し、全画素の中の一部の画素で複数の光電変換部の信号を独立に取得できるように読み出し、残りの画素では単一画素の光電変換部の信号を合成してから読み出す方法が提案されている。このように読み出すことによって、取得に時間がかかる位相差情報は必要な領域のみで読み出されることとなり、動作時間の短縮、消費電力の削減を図ることができる。
【０００４】
特許文献２には、撮像素子を複数の領域に分割し、焦点検出を行う必要がある第１の領域では位相差情報を取得する読み出し方を行うことが開示されている。そして、第２の領域では消費電力を削減するために第１の領域における読み出しよりも、間引き率を大きくして読み出す。このような制御を行うことによって、消費電力を抑制することができる。
【０００５】
特許文献３には、被写体の空間周波数に基づいて読み出し方法を切り替える手法が開示されている。このような制御を行うことで、高周波被写体に対しては精密なピント合わせが可能になるとともに、低周波被写体の撮影時は消費電力を抑制することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１３−２１１８３３号公報
【特許文献２】特開２０１５−７９１６２号公報
【特許文献３】特開２０１５−１６５２８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記の従来技術では、高速移動している被写体をスリットローリングシャッター駆動で撮像した場合、画素全体の中の一部の画素群から位相差情報を取得する画素と、位相差情報を取得しない画素との読み出し時間差によって画像全体のローリング歪が不均一になるという問題が生じる。また、ＡＦ性能向上のためＡＦを行う領域に合わせて位相差情報を取得する画素を集中させて読み出しを行う場合、位相差情報を取得する画素を集中させた部分のローリング歪が大きくなってしまい、特にライブビュー撮影や動画撮影の場合にローリング歪の不均一性が顕著に見えてしまうという問題がある。
【０００８】
本発明は、上述した課題に鑑みてなされたものであり、その目的は、撮影モードに応じたローリング歪の不均一性の抑制とＡＦ性能向上を最適に制御することができる撮像装置を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る撮像装置は、
１つのマイクロレンズ（２０２）と、該１つのマイクロレンズ（２０２）に対応して配置された複数の光電変換部（２０３ａ、２０３ｂ）とを有する単位画素（２０１）が行列状に複数配置された画素領域（２００）を有する撮像素子（１０６）と、前記画素領域（２００）を複数の領域に分割する分割手段（１０９）と、前記複数の領域のそれぞれの画素について、前記複数の光電変換部（２０３ａ、２０３ｂ）の信号を第１の数にグループ分けして信号を読み出す第１のモードで信号を読み出す第１の画素とするか、前記複数の光電変換部を前記第１の数よりも多い第２の数にグループ分けして信号を読み出す第２のモードで信号を読み出す第２の画素とするかを設定する設定手段（２０４）と、を備え、前記画素領域（２００）の画素は、前記行列状の配列の行単位で前記第１の画素または前記第２の画素に設定され、前記第２の画素に設定される行の周期が前記複数の領域ごとに異なり、第１の領域（７０２）は、前記画素領域（２００）の全体に対応し、第２の領域（７０３）は、前記画素領域（２００）の一部に対応し、第１の電荷蓄積手段、及び第２の電荷蓄積手段と、第１のリセット手段、及び第２のリセット手段と、を有し、前記第１の電荷蓄積手段、または前記第３の電荷蓄積手段、かつ前記第１のリセット手段を用いる場合、焦点検出枠（７０１）で指定される部分について前記第２の領域（７０３）に設定して前記第２のモードで読み出す第１の撮像モードを持ち、前記第２の電荷蓄積手段、かつ前記第２のリセット手段を用いる場合、前記第１の領域（７０２）について前記第２のモードで読み出す第２の撮像モードを持つことを特徴とする。
【発明の効果】
【００１０】
本発明によれば、撮影モードに応じたローリング歪の不均一性の抑制とＡＦ性能向上を最適に制御することができる撮像装置の提供を実現できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施形態における撮像装置１００の全体構成図
【図２】本発明の実施形態における撮像素子１０６の画素配置図及び回路ブロック図
【図３】本発明の実施形態における撮像素子１０６の単位画素の回路図及び読み出し回路の１列分の回路図
【図４】本発明の実施形態における撮像素子１０６のＡＤ変換回路の回路図
【図５】本発明の実施形態における撮像素子の第１の駆動モードの動作例を示すタイミングチャート
【図６】本発明の実施形態における撮像素子の第２の駆動モードの動作例を示すタイミングチャート
【図７】本発明の実施形態における撮像素子の領域の分割例、及び駆動モードの組み合わせ例を示す図
【図８】本発明の第１の実施形態における撮像動作を示すフローチャート
【図９】本発明の第１の実施形態における撮像動作を示すシーケンス図
【図１０】本発明の第２の実施形態における撮像素子の領域の分割例、及び駆動モードの組み合わせ例を示す図
【図１１】本発明の第２の実施形態における撮像動作を示すフローチャート
【図１２】本発明の第２の実施形態における撮像動作を示すシーケンス図
【発明を実施するための形態】
【００１２】
以下、本発明を実施するための形態について、図面を参照しながら詳細に説明する。
【実施例１】
【００１３】
図１は、本発明の第１の実施形態に係わる撮像装置の構成を示すブロック図である。
【００１４】
図１において、第１レンズ１００は撮影光学系１２０の先端に配置されている。絞り１０１は、その開口径を調節することで撮影時の光量調節を行う。第２レンズ１０２、第３レンズ１０３は、後述のフォーカスアクチュエータ１１６によって駆動され、光軸方向に進退することにより、撮影光学系１２０の焦点を調節する。
【００１５】
フォーカルプレーンシャッター１０４は、静止画撮影時に露光秒時を調節する。本実施形態ではフォーカルプレーンシャッター１０４により、撮像素子１０６の露光秒時を調節する構成である。これに限らず、撮像素子１０６が電子シャッター機能を有し、制御パルスで露光秒時を調節する構成でもよい。光学的ローパスフィルタ１０５は撮影画像の偽色やモアレを低減するために用いられる。撮像素子１０６は、撮影光学系１２０で形成された被写体の光学像を電気信号に光電変換する。撮像素子１０６は、後述するＣＰＵ１０９によって制御される。
【００１６】
ＤＳＰ（Digital Signal Processor）１０７は画像処理を行う。ＤＳＰ１０７は撮像素子１０６で撮影された画像データの、補正・圧縮等の処理を行う。また、後述するＡ像データとＢ像データの分離機能や、画像信号を用いた相関演算を行う相関演算機能を有する。ＲＡＭ１０８は、撮像素子１０６からの出力データを保持する信号保持手段の機能と、ＤＳＰ１０７で処理された画像データを記憶する画像データ記憶手段の機能と、後述のＣＰＵ１０９が動作を行う際のワークメモリの機能を兼備する。なお、本実施形態では、これらの機能をＲＡＭ１０８を用いて実現する構成であるが、アクセス速度が十分に速くて動作上問題のないレベルのメモリであれば、他の種類のメモリを用いることも可能である。また本実施形態では、ＲＡＭ１０８は、ＤＳＰ１０７、ＣＰＵ１０９の外部に配置されているが、その一部または全部の機能をＤＳＰ１０７やＣＰＵ１０９に内蔵する構成であってもよい。
【００１７】
ＣＰＵ１０９は、撮像装置の動作を統括的に制御する。ＣＰＵ１０９は撮像装置の各部を制御するためのプログラムを実行する。また、ＤＳＰ１０７から出力される相関演算の結果を用いて、後述のフォーカス駆動回路１１５を制御し、撮影光学系１２０の焦点を調節する機能も有する。表示部１１０は、撮影した静止画像や動画像、及びメニュー等の表示を行う。操作部１１１は、撮影命令や撮影条件等の設定をＣＰＵ１０９に対して行う。記録媒体１１２は、静止画データ及び動画データを記録する着脱可能な記録媒体である。ＲＯＭ１１３は、ＣＰＵ１０９が各部の動作を制御するためにロードして実行するプログラムを格納する。
【００１８】
シャッター駆動回路１１４は、フォーカルプレーンシャッター１０４を駆動制御する。フォーカス駆動回路１１５は、撮影光学系１２０の焦点位置を変更する焦点位置変更手段であり、ＣＰＵ１０９の出力に基づいてフォーカスアクチュエータ１１６を制御し、第２レンズ１０２及び第３レンズ１０３を光軸方向に進退駆動して焦点調節を行なう。絞り駆動回路１１７は、絞りアクチュエータ１１８を制御して絞り１０１の開口を制御する。
【００１９】
次に、撮像素子１０６の構成について、図２を参照しながら説明する。撮像素子１０６の単位画素が行列状に配列された画素アレイ（画素領域）を図２の（ａ）に示す。
【００２０】
図２の（ａ）において、画素アレイ２００には、単位画素２０１が行列方向に複数配置されている。それぞれの単位画素２０１は、マイクロレンズ２０２を有する。それぞれの単位画素２０１は、単一のマイクロレンズ２０２下に、光電変換手段としての２つのフォトダイオード（ＰＤ）２０３ａ，２０３ｂを有する。この構成をとることによってＰＤ２０３ａ，２０３ｂは瞳分割構成を取ることになり、この２つのＰＤ２０３ａ，２０３ｂには、同一被写体の、位相差を持った別々の像が入射されることになる。この同一被写体の、位相差を持った別々の２像をＡ像、Ｂ像と呼ぶことにし、ＰＤ２０３ａはＡ像用光電変換部、ＰＤ２０３ｂはＢ像用光電変換部を構成するものとする。
【００２１】
次に撮像素子１０６の回路構成を、図２の（ｂ）を参照して説明する。
【００２２】
画素アレイ２００には、水平方向に（ｍ＋１）個、垂直方向に（ｎ＋１）個の複数の単位画素２０１が配置されている。垂直走査方式保持部２０４は、２０５ａで示されている第１の走査方式及び２０５ｂで示されている第２の走査方式の設定値を保持することができる。垂直走査回路２０６は、画素にパルスを送ることで画素信号を転送する。垂直走査方式保持部２０４は、ＣＰＵ１０９によりプログラムされた読み出し設定を保持し、垂直走査回路２０６を制御する設定値として使用される。タイミングジェネレータ（ＴＧ）２０７は、ＣＰＵ１０９によってプログラムされた設定に従って、各回路ブロックに読み出しに必要な制御パルスを供給する。なお、本実施形態では、ＴＧ２０７は撮像素子１０６に内蔵されているが、撮像素子１０６の外部に配置される構成でも構わない。
【００２３】
各単位画素２０１で光電変換された画素信号は、前述のように垂直走査回路２０６から供給される駆動信号によって、垂直出力線２０８へと行毎に出力される。ある行の画素信号の取得に際して、垂直走査回路２０６が後述する第１の駆動モード、または第２の駆動モードのどちらで画素信号を読み出すかは、垂直走査方式保持部２０４に保持された設定値よって決定される。定電流源２０９は、後述する画素アンプ用トランジスタ３０３と組み合わされてソースフォロワ回路を形成する。読み出し回路２１０は、各列の垂直出力線２０８からの出力を増幅する機能を有する。ＡＤ変換回路（ＡＤＣ）２１１は、読み出し回路２１０の出力をデジタル信号へ変換する。ＡＤＣ２１１によって変換された画像信号は、水平走査回路２１２によって順に選択されて、出力部２１３で後述する処理を施され撮像素子１０６の外部へデジタル信号として出力される。
【００２４】
図３の（ａ）は、単位画素２０１の詳細な回路構成を説明する図である。
【００２５】
図３の（ａ）において、ＰＤ２０３ａとＰＤ２０３ｂは前述した同一マイクロレンズ下で単位画素２０１を構成するＰＤである。Ａ像用の転送スイッチＴｘＡ（３００ａ）は信号φｔｘａによって制御され、Ｂ像用の転送スイッチＴｘＢ（３００ｂ）は信号φｔｘｂによって制御される。この信号φｔｘａ、φｔｘｂをＨｉｇｈ（以下ＨｉｇｈをＨと記す）にすることによって、光電変換部に蓄積された電荷をフローティングディフュージョン部（ＦＤ）３０１に転送することができる。この転送スイッチのＯＮ／ＯＦＦは独立に制御することができるため、Ａ像用の信号とＢ像用の信号は独立に転送することができる。リセットスイッチ３０２はＦＤ３０１を初期化するためのスイッチであり、信号φｐｒｅｓによって制御される。画素アンプ用トランジスタ３０３は、セレクトスイッチ３０４、及び垂直出力線２０８を介して定電流源２０９に接続されている。セレクトスイッチ３０４の入力信号φｓｅｌがＨになると、画素アンプ用トランジスタ３０３は定電流源２０９と接続され、画素アンプを形成する。ＦＤ３０１はこの画素アンプに接続されているため、ＰＤ２０３ａ、ＰＤ２０３ｂからＦＤ３０１に転送された電荷は、この画素アンプによって電荷量に応じた電圧値に変換され、垂直出力線２０８に画素信号として出力されることになる。
【００２６】
読み出し回路２１０について、図３の（ｂ）を参照しながら詳細に説明する。
【００２７】
垂直出力線２０８に出力された画素信号は、クランプ容量３０５を通じて演算増幅器３０８の反転入力端子に入力される。演算増幅器３０８の非反転入力端子には基準電圧Ｖｒｅｆが入力されている。スイッチ３０７は、フィードバック容量３０６を短絡するためのスイッチであり、信号φｃｆｓによって制御される。
【００２８】
ＡＤＣ２１１の構成とその駆動について、図４を参照しながら詳細に説明する。比較器４００には、読み出し回路２１０の出力とランプ信号生成回路４０１からのランプ信号が入力される。ランプ信号生成回路４０１の出力レベルは、ＴＧ２０７から端子４０２を介して入力される信号φａｄｃｒｅｓがＬｏｗ（以下ＬｏｗをＬと記す）になると時間の経過とともに大きくなる。そして、その信号レベルが読み出し回路２１０から出力される信号のレベルを上回った時に、比較器４００の出力はＬからＨに切り替わる。比較器４００の出力はラッチ選択回路４０４に接続されている。そして、ＴＧ２０７から端子４０３を介して入力される信号φｓｓｅｌがＬの時はＮ信号用ラッチ４０８、φｓｓｅｌがＨの時はＳ信号用ラッチ４０９に入力される。Ｎ信号用ラッチ４０８、Ｓ信号用ラッチ４０９はＴＧ２０７からそれぞれ端子４０５、４０６を介して入力される信号φｎｒｅｓ、φｓｒｅｓがＨになるとリセットされ、Ｌの時にラッチとして次のように動作する。
【００２９】
まずφｓｓｅｌがＬの時、Ｎ信号用ラッチ４０８は比較器４００の出力がＬからＨに切り替わった瞬間のカウンタ４０７の出力をラッチする。このカウンタ値が、読み出し回路２１０の出力のデジタル値を表現する値となっている。このラッチ４０８はＮ信号用ラッチなので、ノイズ信号をデジタル変換した結果を、ラッチ４０８に保持するように制御される。次にφｓｓｅｌがＨの時は、比較器４００の出力はラッチ４０９に接続され、先に説明したラッチ４０８と同様の動作を行うことによって、読み出し回路２１０の出力をデジタル値へ変換する。このラッチ４０９はＳ信号用ラッチなので、光信号とノイズ信号が加算された信号をデジタル変換した結果を、ラッチ４０９に保持するように制御される。ラッチ４０８，４０９の出力は、列選択回路４１０に接続されており、水平走査回路２１２からの信号φｈｓｒ＿ｉ（ｉは列番号０〜ｍ）によって次に説明するように出力部２１３へと出力される。
【００３０】
第ｉ列の列選択回路４１０は、信号φｈｓｒ＿ｉがＬの時はＯＦＦ状態であり、出力部２１３から切断されているが、φｈｓｒ＿ｉがＨの時にＯＮ状態となり、当該列のＮ信号用ラッチとＳ信号用ラッチの出力を、出力部２１３に出力する。
【００３１】
水平走査回路２１２は、全てのφｈｓｒ＿ｉがＬの時に、ＴＧ２０７から端子４１１を介して入力される信号φｈｓｒの立ち上がりエッジを検出すると、φｈｓｒ＿０をＨにする。その後、φｈｓｒ＿ｉがＨの時にφｈｓｒの立ち上がりエッジを検出すると、φｈｓｒ＿ｉをＬにし、φｈｓｒ＿（ｉ＋１）をＨにする。そして、φｈｓｒ＿ｍがＨの時にφｈｓｒの立ち上がりエッジを検出すると、全てのφｈｓｒ＿ｉをＬにする。このようにして水平走査回路２１２は第０列目から第ｍ列目までのラッチの出力を順次出力部２１３に出力し、水平走査を行う。出力部２１３は、Ｎ信号用ラッチ４０８の出力を、Ｓ信号用ラッチ４０９の出力から減算してから外部に出力する機能を持つ。
【００３２】
続いて、第１の駆動モード（位相差を検出できないモード）と第２の駆動モード（位相差を検出できるモード）のそれぞれの動作について、撮像素子１０６の画像信号の読み出し動作例を示すタイミングチャートである図５、図６を用いて説明する。
【００３３】
図５のタイミングチャートを用いて、第１の駆動モードによって１行の画素信号を取得する方法について詳細に説明する。
【００３４】
時刻ｔ５０１の以前から、信号φｐｒｅｓがＨであり、ＦＤ３０１はリセットされている。続いて時刻ｔ５０１で信号φｔｘａ、φｔｘｂをＨとすることで、ＰＤ２０３ａ，２０３ｂをリセットする。時刻ｔ５０２で信号φｔｘａ、φｔｘｂをＬとすることで、ＰＤ２０３ａ，２０３ｂの電荷蓄積を開始する。蓄積時間は、この時点から信号が読み出される時点までであり、図中の時刻ｔ５０２から時刻ｔ５１１までの間である。時刻ｔ５０３で信号φｓｅｌをＨにすることによって画素アンプ用トランジスタ３０３を定電流源２０９に接続し、画素アンプを動作状態とする。時刻ｔ５０４で信号φｐｒｅｓをＬとすることによって、ＦＤ３０１のリセットを解除する。リセットが解除されると、ＦＤ３０１の信号は垂直出力線２０８にノイズ信号（以下Ｎ信号と表記する）として読み出され、読み出し回路２１０へと出力される。
【００３５】
読み出し回路２１０において、時刻ｔ５０５で信号φｃｆｓをＬとすることで、演算増幅器３０８における基準電圧Ｖｒｅｆの出力バッファ状態を解除し、読み出し回路２１０のＮ信号を演算増幅器３０８から出力する。この時、ＡＤＣ２１１に内蔵される比較器４００への読み出し回路２１０からの入力は、図中５００で示されるように立ち上がり始める。そして時刻ｔ５０６で信号φａｄｃｒｅｓをＬとすることによって、ランプ信号生成回路４０１とカウンタ４０７のリセットを解除し、また同時に信号φｎｒｅｓもＬとすることによって、ラッチ４０８のリセットを解除し、ＡＤ変換動作を開始する。
【００３６】
ランプ信号生成回路４０１から比較器４００へ入力されるランプ信号は図中５０１で示されており、カウンタ４０７の値は図中５０２に示されている。ランプ信号は時刻ｔ５０７で読み出し回路からの入力５００よりも大きくなり、この時、比較器４００の出力はＬからＨへと立ち上がる。信号φｓｓｅｌは時刻ｔ５０７でＬになっているため、ラッチ選択回路４０４ではＮ信号用ラッチ４０８が選択されており、比較器の出力はラッチ４０８へと入力されている。ラッチ４０８は時刻ｔ５０７でのカウンタ４０７の出力をラッチする。ここではその値を図中５０３で示したようにＮとする。こうして、時刻ｔ５０７においてラッチ４０８の値はＮとなる。時刻ｔ５０８でランプ信号５０１とカウンタ値５０２はどちらも最大値となり、そのタイミングで信号φａｄｃｒｅｓをＨにしてＮ信号のＡＤ変換動作を終了する。
【００３７】
時刻ｔ５０９では、信号φｔｘａ，φｔｘｂをＨにして、ＰＤ２０３ａ，２０３ｂで変換された光電荷をＦＤ３０１に転送する。ＦＤ３０１に蓄えられた信号成分の電荷は、垂直出力線２０８、演算増幅器３０８を通じて、読み出し回路２１０から信号成分＋ノイズ成分（以下Ｓ＋Ｎ信号と表記する）の信号として、比較器４００へ入力される。入力５００は時刻ｔ５０９から増加し始める。時刻ｔ５１０では、信号φｓｓｅｌをＨにすることによって、ラッチ選択回路４０４で選択されるラッチを、Ｓ信号用ラッチ４０９へと切り替える。時刻ｔ５１１で信号φｔｘａ，φｔｘｂをＬにして光電荷の転送を終えた後、時刻ｔ５１２まで読み出し回路２１０の出力の安定を待つ。時刻ｔ５１２で信号φａｄｃｒｅｓと信号φｓｒｅｓをＬにすることによってＳ＋Ｎ信号のＡＤ変換動作を開始する。このＳ＋Ｎ信号は、ＰＤ２０３ａ，２０３ｂに蓄積された光電荷を変換した画素信号（Ｓ信号）と、読み出し回路２１０の列ごとのばらつきに起因するオフセット信号などのノイズ信号（前述のＮ信号）を含む。このＳ＋Ｎ信号から、Ｎ信号を差し引くことにより、Ｓ＋Ｎ信号に含まれるノイズ成分をキャンセルすることができ、画素信号成分であるＳ信号のみを得ることができる。
【００３８】
Ｓ＋Ｎ信号のＡＤ変換の動作はＮ信号のＡＤ変換と同様に行われ、時刻ｔ５１３で比較器４００の出力がＬからＨに立ち上がり、ラッチ４０９の出力は、その時点でのカウンタ４０７の値Ｓ＋Ｎに変化する。ここではその値を図中５０４で示したようにＳ＋Ｎとする。こうして、時刻ｔ５１７においてラッチ４０９の値はＳ＋Ｎとなる。このラッチ４０９の出力がＳ＋Ｎ信号のＡＤ変換値となる。時刻ｔ５１４で信号φａｄｃｒｅｓはＨとなり、ＡＤ変換動作は終了する。
【００３９】
時刻ｔ５１５で、信号φｈｓｒの立ち上がりエッジが水平走査回路２１２へ入力される。すると、水平走査回路からの出力が全てＬの状態から、信号φｈｓｒ＿０だけがＨとなり、第０列目の水平選択回路４１０のスイッチが接続され、ラッチ４０８，４０９が出力部２１３に接続される。出力部２１３では、ラッチ４０９の出力値であるＳ＋Ｎ信号のデジタル値から、ラッチ４０８の出力値であるＮ信号のデジタル値を減算し、Ｓ信号のみのデジタル値を得る。そして、その値を撮像素子１０６の外部に出力する。このようにして第０列からＳ信号のデジタル値を出力した後、信号φｈｓｒにもう一度パルスを入力すると、信号φｈｓｒ＿１だけがＨになり、同様の動作で第１列からＳ信号のデジタル値が出力される。こうして順次行方向にＳ信号を読み出していき、第０列から第ｍ列までの信号を読み出す。この水平走査は時刻ｔ５１６で終了する。
【００４０】
時刻ｔ５１７では、各パルスを初期状態へ戻して画素の状態を初期化する。信号φｐｒｅｓをＨにすることにより、ＦＤ３０１を初期化する。信号φｃｆｓをＨにすることにより、演算増幅器３０８の出力を基準電圧Ｖｒｅｆの出力バッファ状態とする。信号φｓｓｅｌをＬに戻すことによって、ラッチ選択用回路４０４がＮ信号用ラッチ４０８を選択するようにする。信号φｎｒｅｓ，φｓｒｅｓをＨにすることにより、ラッチ４０８，４０９の出力をリセットする。時刻ｔ５１８で信号φｐｓｅｌをＬにし、行の選択状態を解除する。以上が第１の駆動モードにおける読み出し動作である。
【００４１】
次に、図６のタイミングチャートを用いて、第２の駆動モードによって１行の画素信号を取得する方法について詳細に説明する。
【００４２】
なお、図６のタイミングチャートの動作は、図５のタイミングチャートの動作と同様である部分が多いため、異なる部分に着目して説明する。
【００４３】
時刻ｔ６０１から時刻ｔ６０８までは、図５のタイミングチャートの時刻ｔ５０１から時刻ｔ５０８の動作と同様に動作する。ここまでの動作で、Ｎ信号用ラッチ４０８にはＮ信号のデジタル値６００が保持されるようになる。時刻ｔ６０９では、信号φｔｘａをＨにして、ＰＤ２０３ａで変換された光電荷をＦＤ３０１に転送する。図５のタイミングチャートにおいて時刻ｔ５０９でＨにした信号φｔｘｂは、ここではＬのままにしておく。こうすることによって、Ａ像用光電変換部の信号のみをＦＤ３０１に転送することができる。その後、時刻ｔ６１６までは図５のタイミングチャートの時刻ｔ５１６までと同様の動作で水平転送までを終了する。この時、Ｓ信号用ラッチ４０９から出力される画素信号はＡ像信号＋ノイズ信号６０１である。そのため、出力部２１３においてＮ信号のデジタル値６００を差し引くことによって、この水平転送によって単位画素２０１中のＡ像用の光電変換部であるＰＤ２０３ａの信号のみを撮像素子１０６の外部に読み出すことができる。
【００４４】
時刻ｔ６１７では、信号φｓｒｅｓをＨにする。この動作によってＳ信号用ラッチ４０９がリセットされ、もう一度新たにＳ信号用ラッチ４０９を用いたＡＤ変換動作を行うことが可能になる。時刻ｔ６１８では、信号φｔｘａ，φｔｘｂをＨにして、ＰＤ２０３ｂで変換された光電荷をＦＤ３０１に転送する。この動作によって、ＦＤ３０１では、ＰＤ２０３ａの光電荷と、ＰＤ２０３ｂの光電荷を加算することができる。ＦＤ３０１にはこの時既に、時刻ｔ６０９から時刻ｔ６１１で転送されたＰＤ２０３ａの光電荷が保持されている。そのため、信号φｔｘｂのみをＨにすることで、ＰＤ２０３ｂの信号をＦＤ３０１に転送し、ＦＤ３０１でＰＤ２０３ａの光電荷とＰＤ２０３ｂの光電荷を加算してもよい。本実施形態では、Ａ＋Ｂ像信号転送時の回路状態を、第１の駆動モードと同一にするためにφｔｘａもＨにするように動作させた。以上の動作によって、単位画素下の光電変換部の電荷を全てＦＤ３０１に転送することができる。
【００４５】
時刻ｔ６１９から時刻ｔ６２６の動作は、図５のタイミングチャートの時刻ｔ５１１から時刻ｔ５１９の動作と同様のものである。この時、Ｓ信号用ラッチ４０９から出力される画素信号はＡ＋Ｂ像信号＋Ｎ信号６０２であるため、出力部２１３においてＮ信号のデジタル値６００を差し引くことによって、単位画素内の全ての光電変換部の信号を撮像素子１０６の外部に読み出すことができる。以上が、第２の駆動モードによる読み出し動作である。
【００４６】
以上、図５のタイミングチャートを用いて第１の駆動モードの例を、図６に示したタイミングチャートを用いて第２の駆動モードの例を示した。以上の例によれば、第１の駆動モードでは単位画素下の２つのＰＤ２０３ａ，２０３ｂの出力を合成した信号（Ａ＋Ｂ像信号と称する）を読み出している。これに対し、第２の駆動モードでは単位画素下の２つのＰＤのうち、まずＡ像信号を読み出し、ついでＡ＋Ｂ像信号を読み出している。例えばＤＳＰ１０８で、第２の駆動モードによって得られたＡ＋Ｂ像からＡ像を差し引くことによって、Ｂ像信号を分離することができる。そして、これらのＡ像信号とＢ像信号の位相差を検出することにより、撮影光学系１２０のデフォーカス量を検出することができる。
【００４７】
以上に説明したように、第１の駆動モードでは単位画素下の光電変換部の信号を合成して読み出しているのに対して、第２の駆動モードによれば単位画素下の光電変換部の信号を独立に読み出すことができている。そのため、第２の駆動モードは第１の駆動モードよりも、単位画素の信号を多く瞳分割して読み出していることになる。ここでは、第１の駆動モードの単位画素の読み出しを１分割（分割なし）とすれば、第２の駆動モードは２分割に光電変換部をグループ分けしての読み出しということになる。
【００４８】
このように、第２の駆動モードで単位画素下にある複数の光電変換部の信号を分割して読み出すと、位相差情報を得ることができる一方で、第１の駆動モードによる読み出しと比較して読み出し時間が延びる。そのため、画面全体の各画素行を順次リセットしていくリセット走査、読み出し走査がスリットローリングシャッター動作による電子シャッター機能を使用する場合、第１の駆動モードのよって読み出した画像と、第２の駆動モードによって読み出した画像でローリング歪が異なる。そこで、本実施形態では、ローリング歪の影響を無くすために、フォーカルプレーンシャッターによる露光を行う動作について説明する。このとき画面を第１の領域と第２の領域に分割し、それぞれの領域で別々に、第１の駆動モードと第２の駆動モードで画像信号を取得する画素群を設定する。
【００４９】
図７の（ａ）に画面を第１の領域と第２の領域（分割領域）に分割する例を示した。領域７００は画面全体を示し、例えば画素アレイ２００全体である。７０１は焦点検出枠（焦点検出領域）であり、焦点検出枠７０１内の被写体情報に基づいて、ＤＳＰ１０７は相関演算を行う。この焦点検出枠が含まれる領域では精度よく焦点検出を行いたいため、位相差情報を密に読み出す必要がある。また、焦点検出枠７０１が含まれない領域では、位相差情報は低解像度で全面を読み出せばよい。そこで、ドットで示した領域と斜線で示した領域の両方を第１の領域７０２とし、斜線の領域のみを第２の領域７０３とする。また、領域７００において第１の領域７０２にも第２の領域７０３にも選択されなかった領域を第３の領域とする。この領域の設定を行う領域設定手段は、例えばＣＰＵ１０９で領域を計算して設定することによって、ＣＰＵ１０９で実現できる。なお、本実施形態のように、第１の領域と第２の領域は重複してもよいし、重複しなくてもよい。
【００５０】
第１の領域７０２を第１の走査方式２０５ａで読み出し、第２の領域７０３を第２の走査方式２０５ｂで読み出す例を、図７の（ｂ）に示す。第１の走査方式２０５ａは、領域の開始行と、その行から一定の第１行周期７０４ごとに第２の駆動モード（位相差を検出できるモード）で読み出す行を選択するような設定となっている。第１の走査方式２０５ａによって選択された行は、図中１点鎖線で示される行である。第２の走査方式２０５ｂは、領域の開始行と、その行から一定の第２行周期７０５ごとに第２の駆動モード（位相差を検出できるモード）で読み出す行を選択するような設定となっている。第２の走査方式２０５ｂによって選択された行は、図中実線で示される行である。なお、第１の走査方式２０５ａと第２の走査方式２０５ｂでは、第２の駆動モードで読み出す行の数の第１の駆動モードで読み出す行の数に対する割合が異なっている。
【００５１】
本実施形態においては、第２の領域７０３は第１の領域７０２に含まれる領域である。そのため、第２の領域７０３中、第２の読み出し設定２０５ｂで選択されなかった行も、第１の走査方式２０５ａで選択される行となってもよい。
【００５２】
第１の走査方式２０５ａと、第２の走査方式２０５ｂの、どちらにも選択されなかった行は、第１の駆動モード（位相差を検出できないモード）で読み出される。
【００５３】
第１の領域７０２と第２の領域７０３に基づいて定められた、第１の走査方式２０５ａと第２の走査方式２０５ｂは、ＣＰＵ１０９により垂直走査方式保持部２０４に設定される。垂直走査回路２０６は垂直走査方式保持部２０４に設定された値を読み出し、ある一行の取得を第１の駆動モードによって行うか、第２の駆動モードによって行うかを切り替える。
次に、図８のフローチャートを用いて、本発明の第１の実施形態による撮像動作フローについて説明する。図９に示す撮像動作のシーケンス図と併せて参照されたい。
【００５４】
まず図８のステップＳ１０１でＣＰＵ１０９は、ライブビュー撮影を開始させる。ライブビュー撮影においては、後述する撮像素子１０６のライブビュー撮影動作によって連続して取得される画像データに基づく画像を表示部１１０に逐次表示させる。
【００５５】
次に、ステップＳ１０２でＣＰＵ１０９は、第１の領域７０２の第１の走査方式２０５ａの設定を行い、ステップＳ１０３においてＣＰＵ１０９は焦点検出枠（焦点検出領域）７０１を指定する。その後、ＣＰＵ１０９は、ステップＳ１０４において操作部１１１に含まれるシャッタースイッチ（ＳＷ）が撮影者によって押下されてＯＮされるまで、ライブビュー撮影を継続させる。
【００５６】
撮影者によってシャッタースイッチが押下（撮影指示）されると（図９時刻Ｔａ）、ＣＰＵ１０９は撮像素子１０７のライブビュー撮影動作を終了し、ステップＳ１０５でＣＰＵ１０９は、ステップＳ１０３で設定した焦点検出枠７０１に応じて第２の領域７０３の第２の走査方式２０５ｂの設定を行う。
【００５７】
その後、ステップＳ１０６で静止画用のリセット走査を開始させる（図９時刻Ｔｂ）。これにより、撮像素子１０６の各画素の電荷は画素行毎に順次クリアされる。静止画用のリセット走査は、ステップＳ１０９における撮像素子１０６を遮光するためのフォーカルプレーンシャッター走行と同様のカーブを描くように行われる。
【００５８】
実際の構成についてはこれに限られるものでなく、全画素行の電荷を同時にクリアするようにしても構わない。ただし、その場合、電荷クリアからフォーカルプレーンシャッターで遮光されるまでの時間が画素行に異なるため、露光量が行により異なる動作となる。
【００５９】
ステップＳ１０７で静止画用のリセット走査を終了した後、ステップＳ１０８でＣＰＵ１０９は、設定されたシャッタースピードに相当する蓄積時間が経過するのを待ち、ステップＳ１０９でＣＰＵ１０９は、シャッター駆動回路１１４を介してフォーカルプレーンシャッター１０４を走行させ、撮像素子１０６を遮光させる。その後、ステップＳ１１０では撮像素子１０７の読み出し走査を開始させ（図９時刻Ｔｃ）、ステップＳ１１１で読み出し走査を終了すると、静止画像データの取得動作は終了となる。
【００６０】
このとき、ライブビュー画像データの読み出しは、焦点検出枠（焦点検出領域）７０１に依らず、第１の領域７０２を第１の走査方式２０５ａで、領域の開始行と、その行から一定の第１行周期７０４ごとに第２の駆動モード（位相差を検出できるモード）で行われる。第１の駆動モードと第２の駆動モードで走査される行が画像全体で平均的に読み出されるため、読み出し時間差で生じるローリング歪についても画像全体に平均的に分散され、表示部１１０に表示されるライブビュー画像の不均一なローリング歪を抑制することができる。
【００６１】
本実施形態では、ライブビュー撮影の場合について説明したが、動画像撮影の場合についても同様に第１の駆動モードと第２の駆動モードで走査される行が画像全体で平均的に読み出されるため、読み出し時間差で生じるローリング歪についても画像全体に平均的に分散されて、記録媒体１１２に記録される動画像の不均一なローリング歪を抑制することができる。
【００６２】
また、静止画像データの読み出しはＡＦ性能向上のため焦点検出枠（焦点検出領域）に応じて第２の駆動モード（位相差を検出できるモード）で読み出す領域を集中させる。このとき、フォーカルプレーンシャッターが閉じた状態で行われるため、第１の駆動モード（位相差を検出できないモード）と第２の駆動モード（位相差を検出できるモード）で読み出し時間が異なっている場合においても、ローリング歪が発生しない。
【００６３】
以上に説明したように、第１の実施形態によれば、ライブビュー撮影や動画撮影時はローリング歪を抑制し、かつ、静止画撮影時はＡＦ性能向上のため焦点検出枠に応じて位相差情報を取得しつつ、ローリング歪の影響がない画像を取得することが可能となる。
【００６４】
本実施形態では、第２の駆動モードとして、Ａ像を取得し、その後Ａ＋Ｂ像を取得する方法を図６のタイミングチャートにおいて示した。しかし本発明はこれに限定されるものではなく、例えばＡ像信号を取得した後にＦＤ３０１をリセットし、次にＢ像信号を読み出すという動作をさせてもよい。この場合、画像用のＡ＋Ｂ像信号を生成するためにＡ像信号のデジタル値とＢ像信号のデジタル値を加算する必要がある。
【００６５】
また本実施形態では、単位画素下の光電変換部が２分割された構造を持つ撮像素子を用いる場合について説明したが、本発明はこれに限定されるものではない。例えば、単位画素下の光電変換部が上下左右に４分割された構造を持つ撮像素子においては、更に多くの駆動モードを考えることができる。例えば、単位画素下の４つの光電変換部のうち、縦方向は合成し、横方向は合成しないで読み出す駆動モードと、全ての光電変換部の信号を独立に読み出す駆動モードの組み合わせによって、画面全体の画素を読み出すということがあり得る。
【００６６】
ところで、第２の駆動モードは、第１の駆動モードよりも単位画素を多く瞳分割して読み出すことを特徴とする駆動モードである。そのため、単位画素下の光電変換部が４分割された構造をもつ撮像素子について上記のような駆動モードによって画面全体を読み出す場合は、単位画素下の４つの光電変換部のうち、縦方向は合成し、横方向は合成しないで読み出す駆動モードを第１の駆動モードとする。また、全ての光電変換部の信号を独立に読み出す駆動モードを第２の駆動モードとする。このとき、第１の駆動モードの単位画素の読み出しは２分割、第２の駆動モードの読み出しは４分割である、と考えることができる。
【００６７】
以上説明したように、単位画素下の光電変換部が上下左右に４分割されている構成にすることによって、被写体の横方向の位相差情報のみならず、縦方向の位相差情報も得ることができるようになる。そしてこのような場合においても本発明を適用することで、複数の目的に適合した信号を読み出すことが可能となる。
【００６８】
また、本実施形態では読み出し設定によって第２の駆動モードによって読み出される画素群を行単位で選択するように説明したが、これに限定されるものではない。
【００６９】
さらに、本実施形態では、フォーカルプレーンシャッターによる露光を行った場合について説明したが、全画素に対して同時にシャッター動作を行うグローバル電子シャッター方式による露光を行っても構わない。
【実施例２】
【００７０】
第１の実施形態では、第１の駆動モード（位相差を検出できないモード）と第２の駆動モード（位相差を検出できるモード）の読み出しを行う場合において、ライブビュー撮影後にフォーカルプレーンシャッターによる露光を行うことで静止画像データを取得する場合について説明した。第２の実施形態では、第１の駆動モード（位相差を検出できないモード）と第２の駆動モード（位相差を検出できるモード）の読み出しを行う場合において、ライブビュー撮影後にスリットローリングシャッター動作での静止画像データを取得する場合について説明する。
【００７１】
図１０は画面を第４の領域を持つ例を示している。領域８００は画面全体を示し、例えば、画素アレイ２００全体である。ドットで示した領域を第４の領域は画面全体の領域８００とする。この領域の設定を行う領域設定手段は、例えばＣＰＵ１０９で領域を計算して設定することによって、ＣＰＵ１０９で実現できる。
【００７２】
第４の読み出し設定は、領域８００の画面全体に対して第１の駆動モード（位相差を検出できないモード）で読み出す設定となっている。
【００７３】
第４の領域８００に基づいて定められた、第４の走査方式は、ＣＰＵ１０９により垂直走査方式保持部２０４に設定される。垂直走査回路２０６は、垂直走査方式保持部２０４に設定された値を読み出し、全行の取得を第１の駆動モードによって行うように制御する。
【００７４】
次に、図１１のフローチャートを用いて、本発明の第２の実施形態による撮像動作フローについて説明する。図１２に示す撮像動作のシーケンス図と併せて参照されたい。
【００７５】
まず図１１のステップＳ２０１でＣＰＵ１０９は、ライブビュー撮影を開始させる。ライブビュー撮影においては、後述する撮像素子１０６のライブビュー撮影動作によって連続して取得される画像データに基づく画像を表示部１１０に逐次表示させる。
【００７６】
次に、ステップＳ２０２でＣＰＵ１０９は、第１の実施形態と同様に図７の（ａ）に示す第１の領域７０２の第１の走査方式２０５ａの設定を行い、その後、ＣＰＵ１０９は、ステップＳ２０３においてＣＰＵ１０９は焦点検出枠（焦点検出領域）８０１を指定する。
【００７７】
その後、ＣＰＵ１０９は、ステップＳ２０４において操作部１１１に含まれるシャッタースイッチ（ＳＷ）が撮影者によって押下されてＯＮされるまで、ライブビュー撮影を継続させる。
【００７８】
撮影者によってシャッタースイッチが押下（撮影指示）されると（図１５時刻Ｔａ）、ＣＰＵ１０９は撮像素子１０７のライブビュー撮影動作を終了し、ステップＳ２０５でＣＰＵ１０９は、ステップＳ２０３で設定した焦点検出枠７０１に依らず、図１０に示す第４の領域８００の第４の走査方式の設定を行う。
【００７９】
その後、ステップＳ２０６で静止画用のリセット走査を開始させる（図１５時刻Ｔｂ）。
【００８０】
これにより、撮像素子１０６の各画素の電荷は画素行毎に順次クリアされる。本実施形態での静止画用のリセット走査は、ステップＳ２０６における撮像素子１０６を遮光するためスリットローリングシャッター駆動で行われる。
【００８１】
ステップＳ２０７で、ＣＰＵ１０９は設定されたシャッタースピードに相当する蓄積時間が経過するのを待ち、撮像素子１０７の読み出し走査を開始させ（図１５時刻Ｔｃ）、ステップＳ２０８で読み出し走査を終了すると、静止画像データの取得動作は終了となる。
【００８２】
このとき、静止画像データの読み出しは、第１の駆動モード（位相差を検出できないモード）のみである。スリットローリングシャッター動作でリセット走査を行うため、ローリング歪は発生するが、第１の実施形態や第２の実施形態のように第１の駆動モードで読み出す行と第２の駆動モードで読み出す行とで読み出し時間が異なることによるローリング歪は発生しない。その結果、静止画像データに対するローリング歪の画質への影響を抑制することができる。
【００８３】
また、静止画像データの読み出しを第１の駆動モードで行い、静止画像データでは位相差情報を取得できず、焦点検出を行うことができない。そのため、静止画の直前のライブビュー画像の読み出しを第２の駆動モードで行い、取得した位相差情報から焦点検出を行えばよい。
【００８４】
以上に説明したように、第２の実施形態によれば、スリットローリングシャッター動作による静止画撮影の場合においても、ＡＦを行いつつローリング歪の影響がない静止画像を取得することが可能となる。
【００８５】
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
【符号の説明】
【００８６】
１０４  フォーカルプレーンシャッター、１０６  撮像素子、１０９  ＣＰＵ
【図１】
2020141347.tif 000003
【図２】
2020141347.tif 000004
【図３】
2020141347.tif 000005
【図４】
2020141347.tif 000006
【図５】
2020141347.tif 000007
【図６】
2020141347.tif 000008
【図７】
2020141347.tif 000009
【図８】
2020141347.tif 000010
【図９】
2020141347.tif 000011
【図１０】
2020141347.tif 000012
【図１１】
2020141347.tif 000013
【図１２】
2020141347.tif 000014