(57)【要約】【課題】チップの厚さが薄く熱抵抗を減少させることができる半導体サブアセンブリー及び半導体パワーモジュールを提供する。【解決手段】本発明の半導体サブアセンブリーは、第１電極（３ａ）が下面に形成され、第２電極（３ｂ）が上面に形成されると共に、上面の一端に複数のチップ側信号電極パッド（２）が形成された一又は複数の半導体チップ（１ａ）と、半導体チップ（１ａ）が埋め込まれる埋め込み基板（１２）と、チップ側信号電極パッド（２）のそれぞれに接続される複数の拡張信号電極パッド（１１）と、を備え、拡張信号電極パッド（１１）は、平面視でチップ側信号電極パッド（２）よりも大きなサイズで埋め込み基板（１２）に形成される。【選択図】図２
2020065017.tif 000002
【特許請求の範囲】
【請求項１】
第１電極（３ａ）が下面に形成され、第２電極（３ｂ）が上面に形成されると共に、上面の一端に複数のチップ側信号電極パッド（２）が形成された一又は複数の半導体チップ（１ａ）と、
前記半導体チップ（１ａ）が埋め込まれる埋め込み基板（１２）と、
前記チップ側信号電極パッド（２）のそれぞれに接続される複数の拡張信号電極パッド（１１）と、を備え、
前記拡張信号電極パッド（１１）は、平面視で前記チップ側信号電極パッド（２）よりも大きなサイズで前記埋め込み基板（１２）に形成されることを特徴とする半導体サブアセンブリー。
【請求項２】
前記埋め込み基板（１２）には、前記半導体チップを収納する開口部（１９）が形成され、
前記第１電極（３ａ）は、前記埋め込み基板（１２）の下面の全面に設けられた第１電極パッド（１３）と電気的及び熱的に接続され、前記第２電極（３ｂ）は、前記半導体チップ（１ａ）の上面に露出し、
前記チップ側信号電極パッド（２）は、前記埋め込み基板（１２）の上面に設けられた接続配線によって前記拡張信号電極パッド（１１）に接続され、
前記第１電極パッド（１３）と前記拡張信号電極パッド（１１）は、金属メッキによって形成され、
前記半導体チップ（１ａ）の複数の前記チップ側信号電極パッド（２）の内、隣接する少なくとも一対の前記チップ側信号電極パッド（２）は、一方が前記埋め込み基板（１２）に形成される第１配線層（１５）に含まれる接続配線（１７）に接続され、他方が絶縁層を挟んで前記第１配線層（１５）の上に形成される第２配線層（１６）に含まれる接続配線（１８）に接続され、前記第１配線層（１５）に含まれる接続配線（１７）と前記第２配線層（１６）に含まれる接続配線（１８）は、上下で相互に重なり合う領域を有するように形成されることを特徴とする請求項１に記載の半導体サブアセンブリー。
【請求項３】
複数の前記半導体チップ（１ａ）が並列接続される場合、第１電極（３ａ）と第２電極（３ｂ）が共通に使用されることを特徴とする請求項１に記載の半導体サブアセンブリー。
【請求項４】
請求項１乃至３に記載の半導体サブアセンブリー（１００）が使用される半導体パワーモジュールであって、
半導体サブアセンブリーの第１電極パッド（１３）が、第１電極パッド（１３）の下側に設けられるＤＣＢ基板（４）の第１電極端子（２０）に接続され、前記第１電極端子（２０）には第１外部電極端子（２２）が接続され、
半導体チップ（１ａ）の第２電極（３ｂ）が、前記第２電極（３ｂ）の上側に設けられるＤＣＢ基板（４’）の第２電極端子（２１）に接続され、第２電極端子（２１）には、第２外部電極端子（２３）が接続され、
半導体チップ（１ａ）のチップ側信号電極パッド（２）に接続される複数の拡張信号電極パッド（１１）が、複数の外部信号端子（８）に接続され、
平面視で前記第２電極端子（２１）と前記拡張信号電極パッド（１１）との間、及び前記第２電極端子（２１）と前記外部信号端子（８）との間は、隔離されて絶縁距離が確保されていることを特徴とする半導体パワーモジュール。
【請求項５】
前記第１電極パッド（１３）と前記第１電極端子（２０）との接続、前記第２電極（３ｂ）と前記第２電極端子（２１）との接続、及び前記拡張信号電極パッド（１１）と前記外部信号端子（８）との接続が、半田によって行われることを特徴とする請求項４に記載の半導体パワーモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体サブアセンブリー及び半導体パワーモジュールに係り、より詳しくは、小型化が可能で、熱抵抗を減少させることができる半導体サブアセンブリー及びこれを組み込んだ半導体パワーモジュールに関する。
【背景技術】
【０００２】
半導体パワーモジュールの放熱性能が向上し、また、搭載される半導体チップの小型化が進んでいる。両面冷却パッケージの場合、例として片面冷却パッケージの約半分のサイズで同等の冷却性能が得られる。また、パワー半導体の例としてＳｉＣ（シリコンカーバイト）パワーデバイスの場合、従来の１／５のチップサイズで同等の性能が得られる見通しである。一方で、両面冷却パッケージでは、信号端子との接続構造が小型化の阻害要因となっている。チップサイズが小さくなれば、チップ表面の信号電極パッドも小さくなるので、接続に使用するワイヤの小径化が合理的であるが、機械的強度と信頼性に問題がある。
【０００３】
特許文献１には、両面冷却が可能な半導体パワーモジュールの内部構造が示される。信号端子（３８）への接続にはボンディングワイヤ（３７）が使用される。ワイヤボンディング接続は、半導体パッケージの内部に配線スペースを考慮した絶縁空間を確保する必要がある。
【０００４】
しかしながら、ワイヤボンディング接続は組立工数が大きい。ワイヤボンディング接続に代えて、ＢＧＡ（ボールグリッドアレイ）を利用したハンダ接続の例もあるが、両面冷却パッケージの場合、パッケージとチップの位置合わせ精度がそれほど高くない。そのため、ワイヤボンディング接続を代替でき、小型化した信号電極パッドに対応でき、熱抵抗も減少させることができる半導体チップのパッケージング構造が望まれる。
【０００５】
図６は、パワー半導体１のパッケージングの従来例である。パワー半導体１は、具体的にはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌｏｒ  Ｔｒａｎｓｉｓｔｏｒ）である。ＩＧＢＴは、絶縁ゲート型バイポーラ・トランジスタと呼ばれ、３相の交流モータの制御などに使用される。ＩＧＢＴは、コレクタ電極（Ｃ）とエミッタ電極（Ｅ）とゲート電極（Ｇ）の３つの端子を有する。図１の（Ａ）に示すＩＧＢＴの半導体チップ１ａは、平面視（トップビュー）で、表面には矩形状のエミッタ電極（Ｅ）用の第２電極３（３ｂ）がある。裏面の下面にはコレクタ電極（Ｃ）用の第１電極３（３ａ）がある。ＩＧＢＴの半導体チップ１ａは、例として５つのチップ側信号電極パッド２を有する。これには、ゲート電極（Ｇ）の制御線や、内部に設けた温度センサ（例：ダイオード）の入出力線などがある。
【０００６】
図６に示すように、ＩＧＢＴの半導体パワーモジュール２００は、パッケージ９でパッケージングされ、ＩＧＢＴの半導体チップ１ａと、ＤＣＢ（Ｄｉｒｅｃｔ  Ｃｏｐｐｅｒ  Ｂｏｎｄｉｎｇ）基板４、４’と、複数の外部信号端子８と、スペーサ７と、第１外部電極端子２２と、第２外部電極端子２３と、を備える。ＩＧＢＴの半導体チップ１ａを中央に置いて、その上に導電性のスペーサ７を溶接し、その上にＤＣＢ基板４’を接続する。ＩＧＢＴの半導体チップ１ａの下側にもＤＣＢ基板４を接続する。
【０００７】
ＤＣＢ基板は、セラミック板４ａの上下のそれぞれに銅板（４ｂ、４ｂ）を直接接合した３層構造を有する。半導体チップ１ａを２つのＤＢＣ基板（４、４’）で挟み、ＩＧＢＴの半導体チップ１ａの上下両側をそれぞれ接合する。上側のＤＢＣ基板４’からは第２外部電極端子２３が引き出され、下側のＤＣＢ基板４からは、第１外部電極端子２２が引き出される。図１の右側からは、外部信号端子８が外部に引き出される。外部信号端子８は、ワイヤボンディング接続６でＩＧＢＴの半導体チップ１ａに接続される。このような従来構造は、スペーサ７による熱抵抗で温度が上昇しやすく、またワイヤボンディング接続の空間が必要で、半導体パワーモジュール２００の厚みを薄くしにくい。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２０１６−１００４７９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、チップの厚さが薄く熱抵抗を減少させることができる半導体サブアセンブリー及び半導体パワーモジュールを提供することにある。
【課題を解決するための手段】
【００１０】
本発明による半導体サブアセンブリーは、第１電極（３ａ）が下面に形成され、第２電極（３ｂ）が上面に形成されると共に、上面の一端に複数のチップ側信号電極パッド（２）が形成された一又は複数の半導体チップ（１ａ）と、前記半導体チップ（１ａ）が埋め込まれる埋め込み基板（１２）と、前記チップ側信号電極パッド（２）のそれぞれに接続される複数の拡張信号電極パッド（１１）と、を備え、前記拡張信号電極パッド（１１）は、平面視で前記チップ側信号電極パッド（２）よりも大きなサイズで前記埋め込み基板（１２）に形成されることを特徴とする。
【００１１】
前記埋め込み基板（１２）には、前記半導体チップを収納する開口部（１９）が形成され、前記第１電極（３ａ）は、前記埋め込み基板（１２）の下面の全面に設けられた第１電極パッド（１３）と電気的及び熱的に接続され、前記第２電極（３ｂ）は、前記半導体チップ（１ａ）の上面に露出し、前記チップ側信号電極パッド（２）は、前記埋め込み基板（１２）の上面に設けられた接続配線によって前記拡張信号電極パッド（１１）に接続され、前記第１電極パッド（１３）と前記拡張信号電極パッド（１１）は、金属メッキによって形成され、前記半導体チップ（１ａ）の複数の前記チップ側信号電極パッド（２）の内、隣接する少なくとも一対の前記チップ側信号電極パッド（２）は、一方が前記埋め込み基板（１２）に形成される第１配線層（１５）に含まれる接続配線（１７）に接続され、他方が絶縁層を挟んで前記第１配線層（１５）の上に形成される第２配線層（１６）に含まれる接続配線（１８）に接続され、前記第１配線層（１５）に含まれる接続配線（１７）と前記第２配線層（１６）に含まれる接続配線（１８）は、上下で相互に重なり合う領域を有するように形成されることを特徴とする。
【００１２】
前記半導体チップ（１ａ）が並列接続される場合、前記半導体チップ（１ａ）の前記チップ側信号電極パッド（２）の対応する信号電極同士が互いに接続され、対応する前記拡張信号電極パッド（１１）に接続されることを特徴とする請求項１に記載の半導体サブアセンブリー。
【００１３】
本発明による半導体パワーモジュールは、請求項１乃至３に記載の半導体サブアセンブリー（１００）が使用される半導体パワーモジュールであって、サブアセンブリーの第１電極パッド（１３）が、第１電極パッド（１３）の下側に設けられるＤＣＢ基板（４）の第１電極端子（２０）に接続され、前記第１電極端子（２０）には第１外部電極端子（２２）が接続され、半導体チップ（１ａ）の第２電極（３ｂ）が、前記第２電極（３ｂ）の上側に設けられるＤＣＢ基板（４’）の第２電極端子（２１）に接続され、第２電極端子（２１）には、第２外部電極端子（２３）が接続され、半導体チップ（１ａ）のチップ側信号電極パッド（２）に接続される複数の拡張信号電極パッド（１１）が、複数の外部信号端子（８）に接続され、平面視で前記第２電極端子（２１）と前記拡張信号電極パッド（１１）との間、及び前記第２電極端子（２１）と前記外部信号端子（８）との間は、隔離されて絶縁距離が確保されていることを特徴とする。
【００１４】
前記第１電極パッド（１３）と前記第１電極端子（２０）との接続、前記第２電極（３ｂ）と前記第２電極端子（２１）との接続、及び前記拡張信号電極パッド（１１）と前記外部信号端子（８）との接続が、半田によって行われることを特徴とする。
【発明の効果】
【００１５】
本発明による半導体サブアセンブリーによれば、
（ａ）半導体チップ（１ａ）が埋め込まれる埋め込み基板（１２）に、サイズの大きな拡張信号電極パッド（１１）を形成し、該拡張信号電極パッド（１１）と半導体チップ（１ａ）のチップ側信号電極パッド（２）を接続したので、ワイヤボンディング接続によらず、信号外部端子を拡張信号電極パッド（１１）に連結できる。
（ｂ）ワイヤボンディング接続がないので、チップの厚さを薄くできる。
（ｃ）また、スペーサがないので、２回の半田工程が１回にできる。
（ｄ）さらに、スペーサがないので、薄型化により熱抵抗が約２０％改善できる。
（ｅ）さらにまた、スペーサがないので、第１外部電極端子（２２）と第２外部電極端子（２３）が互いに接近し、低インダクタンスにできる。
【００１６】
請求項２記載の半導体サブアセンブリーによれば、
（ａ）埋め込み基板（１２）の下面の全面に金属メッキの第１電極パッド（１３）を設けたので、半導体チップ（１ａ）の第１電極（３ａ）を第１電極パッド（１３）の一方の面に良好に接合でき、他方の面には半田によりＤＣＢ基板（４）の第１電極端子（２０）を接合できる。
（ｂ）また、半導体チップ（１ａ）の第２電極（３ｂ）は、金メッキの第２電極パッド（１４）を介して、半田によりＤＣＢ基板（４’）の第１電極端子（２０）に良好に接合できる。
（ｃ）チップ側信号電極パッド（２）と拡張信号電極パッド（１１）を２層の接続配線によって接続し、第１層の接続配線と第２層の接続配線が上下で相互に重なり合うよう形成したので、インダクタンスを減少させることができる。つまり、信号端子の内、ゲート／ソース配線に対応する２本の線を上下に重なるように並行に配置にしたので、インダクタンスを減少させることができる。
【００１７】
請求項３記載の半導体サブアセンブリーによれば、並列接続の場合、サブアセンブリー内で対応する信号電極同士を互いに接続したので、例として１つのＧ端子で２つのＳｉＣ−ＭＯＳＦＥＴを制御できる。半導体チップ間の信号電極を極力短くできる。
【００１８】
本発明による半導体パワーモジュールによれば、第２電極端子（２１）と拡張信号電極パッド（１１）との間、及び第２電極端子（２１）と外部信号端子（８）との間は、隔離して絶縁距離を確保したので、第２電極端子（２１）の信号端子への影響を押さえた絶縁空間にできる。また、ワイヤボンディングのような高さ方向の空間が必要ないので、半導体パワーモジュールの厚みを低減できる。なお、本発明による半導体パワーモジュールは、半導体サブアセンブリー（１００）を使用するので、上記（ａ）〜（ｅ）、（ａ）〜（ｃ）の効果も得られる。
【００１９】
請求項５に記載の半導体パワーモジュールによれば、第１電極パッド（１３）と第１電極端子（２０）との接続、第２電極（３ｂ）と第２電極端子（２１）との接続、及び拡張信号電極パッド（１１）と外部信号端子（８）との接続を半田によって行なったので、信頼性を向上できる。
【図面の簡単な説明】
【００２０】
【図１】本発明による半導体パワーモジュールの説明図である。
【図２】本発明による半導体サブアセンブリーの説明図である。
【図３】本発明による半導体パワーモジュールを温度解析するためモデル化した図である。
【図４】本発明による半導体パワーモジュールと、従来の半導体パワーモジュールの温度分布を比較した図である。
【図５】複数のパワー半導体を１つのサブアセンブリーに組み込んだ例である。
【図６】従来のパワー半導体のパッケージングの例である。
【発明を実施するための形態】
【００２１】
以下、添付の図面を参照して、本発明による半導体サブアセンブリー及び半導体パワーモジュールを説明する。
【実施例】
【００２２】
図１は、本発明による半導体パワーモジュール２００の説明図である。パワー半導体１は、具体的にはＩＧＢＴの半導体チップ１ａとし、ＩＧＢＴの記号は図１の（Ｄ）に示す。図１の（Ａ）は平面図で、半導体チップ１ａの上面には第２電極３ｂが、裏面には第１電極３ａが形成されている。半導体チップ１ａの右側には５つのチップ側信号電極パッド２が形成されている。具体的には、ゲート電極（Ｇ）の制御線や、内部に設けた２つの温度センサ素子の入出力線である。
【００２３】
図１の（Ｂ）は、半導体サブアセンブリー１００の平面図である。（Ｂ）に示すように、埋め込み基板１２には半導体チップ１ａを埋め込むための開口部１９が設けられている。半導体チップ１ａをここに埋め込んだ後、埋め込み基板１２の底部には第１電極パッド１３が金属メッキで形成される。そのため、半導体チップ１ａの裏面の第１電極３ａと第１電極パッド１３は、電気的かつ熱的に接合される。埋め込み基板１２の５つのチップ側信号電極パッド２は、同様に金属メッキで形成される。
【００２４】
図１の（Ｃ）は、半導体パワーモジュール２００の内部構造を示し、金属メッキの後、半導体サブアセンブリー１００を組み込んで半導体パワーモジュール２００を形成する。半導体サブアセンブリー１００の第１電極パッド１３が、その下側に設けられるＤＣＢ基板４の第１電極端子２０に半田で接続される。なお、第１電極端子２０は、一端に第１外部電極端子２２があらかじめ連結されている。半導体チップ１ａの第２電極３ｂ、すなわち第２電極３ｂに形成された第２電極パッド１４は、上側に設けられるＤＣＢ基板４’の第２電極端子２１に半田１０で接続される。なお、第２電極端子２１は、一端に第２外部電極端子２３があらかじめ連結されている。これにより、半導体チップ１ａの下面の第１電極３ａが、半導体モジュール２００の第１外部電極端子２２に引き出され、半導体チップ１ａの上面の第２電極３ｂが、半導体パワーモジュール２００の第２外部電極端子２３に引き出される。
【００２５】
拡張信号電極パッド１１は、外部信号端子８に半田１０で接続される。これにより、半導体チップ１ａの５つのチップ側信号電極パッド２が、拡張信号電極パッド１１を介して、パワーモジュール２００の第２外部電極端子２３に引き出される。なお、第２電極端子２１と拡張信号電極パッド１１との間、及び第２電極端子２１と外部信号端子（８）との間は、隔離されて絶縁距離が確保される。
【００２６】
図２は、本発明による半導体サブアセンブリー１００の説明図である。図２（Ａ）は半導体サブアセンブリー１００の平面図で、図２（Ｂ）は図２（Ａ）のＡ−Ａ断面図である。半導体チップ１ａのチップ側信号電極パッド２と拡張信号電極パッド１１の接続は、金属メッキの２層の配線層で行なう。この配線層は、第１配線層１５と第２配線層１６からなる。
【００２７】
図２の（Ａ）に示すように、半導体チップ１ａから離れている右側の３つの拡張信号電極パッド１１が、下側の第１配線層１５に形成され、半導体チップ１ａに近い左側の２つの拡張信号電極パッド１１が、上側の第２配線層１５に形成されている。チップ側信号電極パッド２と右側の３つの拡張信号電極パッド１１との接続は、下側の第１配線層１５の接続配線１７によって行ない、チップ側信号電極パッド２と左側の２つの拡張信号電極パッド１１との接続は、上側の第２配線層１６接続配線１８によって行なう。ここで、第１配線層１５に含まれる接続配線１７を幅広のものとし、第２配線層１６に含まれる接続配線１８と上下で相互に重なり合う領域を有するように形成する。これにより、電流の向きが逆向きの２つの配線に適用すれば、インダクタンスが低減できる。
【００２８】
図２の（Ｂ）に示すように、第１電極３ａは、埋め込み基板１２の下面の全面に設けられる金属メッキにより、第１電極パッド１３と電気的及び熱的に接続される。半導体チップ１ａの第２電極３ｂは、半導体チップ１ａの上面に露出しており、表面には薄く金属メッキの第２電極パッド１４が形成される。埋め込み基板１２には高耐熱高絶縁樹脂２４が使用される。
【００２９】
図３は、本発明による半導体パワーモジュール２００を温度解析するためモデル化した図である。半導体チップ１ａが半導体サブアセンブリー１００に埋め込まれ、上下方向にセラミックのＤＣＢ基板４、４’で挟み込まれる構造となっている。Ｌ１、Ｌ２は、電源又は信号の層である。
【００３０】
図４は、本発明による半導体パワーモジュール２００と、従来の半導体パワーモジュールの温度分布を比較した図である。なお、半導体チップのサイズは、約１２ｍｍ×１２ｍｍの略正方形で、両面冷却とした。
【００３１】
図４では、５０Ｗを印加した時のチップ温度Ｒｔｈを比較した。（Ａ）に示す従来構造ではＲｔｈが０．１℃／Ｗと算出され、（Ｂ）に示す本発明の図３に示す構造では、Ｒｔｈが０．０８℃／Ｗと算出された。熱抵抗が約２０％改善できることがわかる。５０ＷをＲｔｈに乗ずると、従来構造では５℃となり、本発明の構造では４℃となるから、この場合なら、約１℃の温度低下ができる。
【００３２】
図５は、複数のパワー半導体を１つのサブアセンブリーに組み込んだ例である。ＳｉＣ−ＭＯＳＦＥＴは、現状５ｍｍ×５ｍｍ程度であり、ＳｉＣ−ＳＢＤも同様である。ＳｉＣ−ＭＯＳＦＥＴは、ＩＧＢＴに比較してサイズが小さく高速であるが、チップあたりの電流容量が小さいので、図５の（Ａ）、（Ｂ）に示すように複数チップを配置して並列回路を構成することで、電流容量を増大できる。この並列回路は、ダイオードとトランジスタが並列に接続されるので、Ｓ端子とＤ端子に接続される第１電極パッド１３と第２電極パッド１４を共通にできる。また、２つのＧ端子も、第１配線層１５の対応する接続配線１７を互いに接続し、張信号電極パッド１１を１つに共通化できる。
【産業上の利用可能性】
【００３３】
本発明は、小型で熱抵抗を減少させることができる半導体サブアセンブリー及びこれを組み込んだ半導体パワーモジュールとして好適である。
【符号の説明】
【００３４】
１    パワー半導体
１ａ    半導体チップ
２    チップ側信号電極パッド
３    電極
３ａ    第１電極
３ｂ    第２電極
４、４’    ＤＣＢ基板
４ａ    セラミック板
４ｂ    銅板
６    ワイヤボンディング接続
７    スペーサ
８    外部信号端子
９    パッケージ
１０    半田
１１    拡張信号電極パッド
１２    埋め込み基板
１３    第１電極パッド    
１４    第２電極パッド
１５    第１配線層
１６    第２配線層
１７    （第１配線層の）接続配線
１８    （第２配線層の）接続配線
１９    開口部
２０    第１電極端子
２１    第２電極端子
２２    第１外部電極端子
２３    第２外部電極端子
２４    高耐熱高絶縁樹脂
１００    半導体サブアセンブリー
２００    半導体パワーモジュール
【図１】
2020065017.tif 000003
【図２】
2020065017.tif 000004
【図３】
2020065017.tif 000005
【図４】
2020065017.tif 000006
【図５】
2020065017.tif 000007
【図６】
2020065017.tif 000008