(57)【要約】【課題】ＭＯＳＦＥＴのスイッチング特性を劣化させることなく、チャージポンプ回路での消費電流を抑制することができる負荷駆動回路を提供する。【解決手段】負荷駆動回路は、クロックを生成する発振回路１５０と、クロックの入力により動作するチャージポンプ回路１００と、チャージポンプ回路１００の出力電圧値に応じてチャージポンプ回路１００の昇圧能力を制御する昇圧能力制御回路１６０とを備える。【選択図】図１
2020065399.tif 000002
【特許請求の範囲】
【請求項１】
クロックを生成する発振回路と、
前記クロックの入力により動作するチャージポンプ回路と、
前記チャージポンプ回路の出力電圧値に応じて前記チャージポンプ回路の昇圧能力を制御する昇圧能力制御回路と、
を備えることを特徴とする負荷駆動回路。
【請求項２】
前記昇圧能力制御回路は、前記出力電圧値が基準値以上の場合、前記クロックの発振周波数を低減させることによって前記チャージポンプ回路の昇圧能力を低下させることを特徴とする請求項１に記載の負荷駆動回路。
【請求項３】
前記昇圧能力制御回路は、前記出力電圧値が基準値より低い場合、前記クロックの発振周波数を増加させることによって前記チャージポンプ回路の昇圧能力を向上させることを特徴とする請求項１に記載の負荷駆動回路。
【請求項４】
前記発振回路は、リング状に接続される奇数個のインバータと、前記インバータのうち少なくとも一つの出力端に接続される少なくとも一つのコンデンサを有し、
前記昇圧能力制御回路は、前記出力電圧値が基準値以上の場合、前記発振回路の前記コンデンサの容量を大きくすることにより、前記発振回路が生成する前記クロックの発振周波数を低減させることを特徴とする請求項２に記載の負荷駆動回路。
【請求項５】
前記発振回路は、リング状に接続される奇数個のインバータと、前記インバータのうち少なくとも一つの出力端に接続される少なくとも一つのコンデンサを有し、
前記昇圧能力制御回路は、前記出力電圧値が基準値より低い場合、前記発振回路の前記コンデンサの容量を小さくすることにより、前記発振回路が生成する前記クロックの発振周波数を増加させることを特徴とする請求項３に記載の負荷駆動回路。
【請求項６】
前記昇圧能力制御回路は、前記出力電圧値が基準値以上の場合、前記チャージポンプ回路のチャージポンプの段数を低減させることによって前記チャージポンプ回路の昇圧能力を低下させることを特徴とする請求項１に記載の負荷駆動回路。
【請求項７】
前記昇圧能力制御回路は、前記出力電圧値が基準値より低い場合、前記チャージポンプ回路のチャージポンプの段数を増加させることによって前記チャージポンプ回路の昇圧能力を向上させることを特徴とする請求項１に記載の負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、負荷駆動回路に関する。
【背景技術】
【０００２】
従来、自動車では、モータなどの負荷をスイッチング制御する負荷駆動回路が多く搭載されている。このような負荷駆動回路としては、負荷のハイサイドに配置されて負荷を駆動するタイプのものが多く用いられている。図６は、従来のハイサイドＩＰＳの回路構成を示す図である。ハイサイドＩＰＳ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｓｗｉｔｃｈ）１３００は、出力段のパワーＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）と制御・保護回路とを同一のチップ上に集積化したものである。
【０００３】
図６に示す回路構成では、入力端子（ＩＮ）に入力された信号に基づき、出力段ＭＯＳＦＥＴ１１１１をＯＮ，ＯＦＦさせ、出力端子（ＯＵＴ）に接続されたモータやソレノイド等の負荷（不図示）を動作させている。ＶＣＣは、電源電圧を供給する端子であり、ＳＴは負荷状態出力端子である。
【０００４】
図６に示す回路構成は、負荷がショートしたことを検出する負荷開放検出回路、過電流を検出する過電流検出回路、および過熱を検出する過熱検出回路等の保護機能を備え、電装システムに異常が発生した際に自己保護をかけることができる。さらに、負荷状態出力端子を備えているので、電装システムの異常時に瞬時に保護をかけることができ、かつ異常であることをマイコン（ＣＰＵ）に伝達してシステムの冗長性を高めるための制御に反映することができる。また、出力段ＭＯＳＦＥＴ１１１１をフルにＯＮ状態にさせるために、レベルシフト回路（レベルシフトドライバ１２００）を内蔵している。
【０００５】
図７は、従来のハイサイドＩＰＳ回路でのレベルシフト回路の動作を示す図である。図７において、ｏｕｔが、ハイサイドＩＰＳ１３００の出力端子である。図７では負荷として抵抗が接続されている。出力段ＭＯＳＦＥＴ１１１１のドレインに電源電圧Ｖｃｃが印加されている。出力段ＭＯＳＦＥＴ１１１１では、出力端子ｏｕｔの電圧Ｖｏｕｔを電源電圧Ｖｃｃと同じ電圧値にすることにより、損失の少ない安定した動作になる。このため、ハイサイドＩＰＳ１３００では、出力段ＭＯＳＦＥＴ１１１１を完全（フル）にＯＮ状態にさせている。これには、出力段ＭＯＳＦＥＴ１１１１のソース（ｏｕｔ）に対して、ゲート（ｇｓ）に閾値（Ｖｔｈ）以上の電圧を印加する必要がある。そのため、このような回路構成においては、レベルシフト回路１２００内にチャージポンプ回路（ＣＰ回路）が搭載され、Ｖｃｃ以上に昇圧した電圧（例えば、Ｖｃｃ＋１０Ｖ）にて、出力段ＭＯＳＦＥＴ１１１１が駆動されている。
【０００６】
図８は、従来のレベルシフト回路の構成を示す図である。レベルシフト回路１２００は、チャージポンプ回路１１００と発振回路１１５０とを備え、チャージポンプ回路１１００は発振回路１１５０からのクロック信号を利用して入力電圧を昇圧して出力する。図９は、従来のレベルシフト回路での発振回路の出力波形を示す図である。発振回路１１５０は、電圧が高い状態（Ｈ）と低い状態（Ｌ）を周期的にとるクロック信号を出力している。
【０００７】
チャージポンプ回路１１００では、発振回路１１５０からのクロック信号により、インバータ１１２０、１１２１が交互にオンオフされる。クロック信号のＨにより、ダイオード１１４０、１１４１がオンして、電圧Ｖｃｃがコンデンサ１１３０、１１３１に保持される。また、クロック信号のＬにより、ダイオード１１４２、１１４３がオンして、コンデンサ１１３０、１１３１に保持された電圧が出力される。
【０００８】
図１０は、従来のチャージポンプ回路の出力波形を示す図である。クロック信号のＬ，Ｈを切り替えることにより、図１０のようにＧＳ電圧を階段的に昇圧している。また、チャージポンプ回路１１００には、出力段ＭＯＳＦＥＴ１１１１のゲートを保護するデバイス（不図示）が組み込まれており、チャージポンプ回路１１００の出力電圧はある一定の値に達すると飽和する。また、ハイサイドＩＰＳ１３００のチャージポンプ回路１１００は、ハイサイドＩＰＳ１３００を高速でターンオンさせるために、例えば、１ＭＨｚ以上の周期を有した発振回路１１５０を内蔵し、高速で昇圧を実施している。
【０００９】
また、チャージポンプ回路の省電力化のため、Ａ点電圧がＨとなることによってセットされ、Ｂ点電圧がＬになることでリセットされるフリップフロップＦＦの出力に応じてチャージポンプ回路の動作を制御することで、チャージポンプ回路の動作を効果的にオンオフして、省電力化を図る技術が知られている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−５７９７３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
チャージポンプ回路１１００を駆動させると、図８に示すようにインバータ１１２０、１１２１に貫通電流、およびコンデンサ１１３０、１１３１を充／放電する電流が大量に流れる。このため、近年の省エネルギーを背景とした中では、そのチャージポンプ回路１１００での消費電流を無視できない状況となっている。
【００１２】
チャージポンプ回路１１００の省電力化のため、上記特許文献１では十分に昇圧された場合に、チャージポンプ動作を停止する回路が提案されている。したがって、特許文献１では出力電圧が高い状態と低い状態が混在することになる。このため、特許文献１の回路構成をハイサイドＩＰＳにそのまま適用すると、図６の出力段ＭＯＳＦＥＴ１１１１のゲート電圧（チャージポンプ回路１１００の出力）が高い時は、ターンオフ時間が長くなり、また、ゲート電圧（チャージポンプ回路１１００の出力）が低い時はターンオフ時間が短くなり、スイッチング特性が大きくばらつく原因となる。このため、特許文献１の回路構成をハイサイドＩＰＳに使用できない。
【００１３】
この発明は、上述した従来技術による問題点を解消するため、ＭＯＳＦＥＴのスイッチング特性を劣化させることなく、チャージポンプ回路での消費電流を抑制することができる負荷駆動回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる負荷駆動回路は、次の特徴を有する。負荷駆動回路は、クロックを生成する発振回路と、前記クロックの入力により動作するチャージポンプ回路と、前記チャージポンプ回路の出力電圧値に応じて前記チャージポンプ回路の昇圧能力を制御する昇圧能力制御回路とを備える。
【００１５】
また、この発明にかかる負荷駆動回路は、上述した発明において、前記昇圧能力制御回路は、前記出力電圧値が基準値以上の場合、前記クロックの発振周波数を低減させることによって前記チャージポンプ回路の昇圧能力を低下させることを特徴とする。
【００１６】
また、この発明にかかる負荷駆動回路は、上述した発明において、前記昇圧能力制御回路は、前記出力電圧値が基準値より低い場合、前記クロックの発振周波数を増加させることによって前記チャージポンプ回路の昇圧能力を向上させることを特徴とする。
【００１７】
また、この発明にかかる負荷駆動回路は、上述した発明において、前記発振回路は、リング状に接続される奇数個のインバータと、前記インバータのうち少なくとも一つの出力端に接続される少なくとも一つのコンデンサを有し、前記昇圧能力制御回路は、前記出力電圧値が基準値以上の場合、前記発振回路の前記コンデンサの容量を大きくすることにより、前記発振回路が生成する前記クロックの発振周波数を低減させることを特徴とする。
【００１８】
また、この発明にかかる負荷駆動回路は、上述した発明において、前記発振回路は、リング状に接続される奇数個のインバータと、前記インバータのうち少なくとも一つの出力端に接続される少なくとも一つのコンデンサを有し、前記昇圧能力制御回路は、前記出力電圧値が基準値より低い場合、前記発振回路の前記コンデンサの容量を小さくすることにより、前記発振回路が生成する前記クロックの発振周波数を増加させることを特徴とする。
【００１９】
また、この発明にかかる負荷駆動回路は、上述した発明において、前記昇圧能力制御回路は、前記出力電圧値が基準値以上の場合、前記チャージポンプ回路のチャージポンプの段数を低減させることによって前記チャージポンプ回路の昇圧能力を低下させることを特徴とする。
【００２０】
また、この発明にかかる負荷駆動回路は、上述した発明において、前記昇圧能力制御回路は、前記出力電圧値が基準値より低い場合、前記チャージポンプ回路のチャージポンプの段数を増加させることによって前記チャージポンプ回路の昇圧能力を向上させることを特徴とする。
【００２１】
上述した発明によれば、負荷駆動回路は、昇圧された電圧がＶｒｅｆ以上になった場合には、発振回路の周波数を低減させ、チャージポンプ回路の昇圧能力を低下させている。このため、電圧がＶｒｅｆ以上の時、インバータの貫通電流、コンデンサを充／放電する電流が減少し、チャージポンプ回路における消費電力が低減される。また、出力電圧がＶｒｅｆ以上の一定の値であるため、ターンオフ時間が一定になり、スイッチング特性がばらつくことを抑制できる。
【発明の効果】
【００２２】
本発明にかかる負荷駆動回路によれば、ＭＯＳＦＥＴのスイッチング特性を劣化させることなく、チャージポンプ回路での消費電流を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】実施の形態１にかかる負荷駆動回路の構成を示す図である。
【図２】実施の形態１にかかる発振回路の回路構成を示す図である。
【図３】実施の形態１にかかる発振回路の出力波形を示す図である。
【図４】実施の形態１にかかるチャージポンプ回路の出力波形を示す図である。
【図５】実施の形態２にかかる負荷駆動回路の構成図を示す図である。
【図６】従来のハイサイドＩＰＳの回路構成を示す図である。
【図７】従来のハイサイドＩＰＳ回路でのレベルシフト回路の動作を示す図である。
【図８】従来のレベルシフト回路の構成を示す図である。
【図９】従来のレベルシフト回路での発振回路の出力波形を示す図である。
【図１０】従来のチャージポンプ回路の出力波形を示す図である。
【発明を実施するための形態】
【００２４】
以下に添付図面を参照して、この発明にかかる負荷駆動回路の好適な実施の形態を詳細に説明するが、以下の実施の形態は特許請求の範囲にかかる発明を限定するものではない。また、実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００２５】
（実施の形態１）
図１は、実施の形態１にかかる負荷駆動回路１の構成図を示す図である。図１では、負荷駆動回路１の内、レベルシフト回路２００に相当する部分の構成図を示す。実施の形態１にかかる負荷駆動回路１では、チャージポンプ回路１００と、発振回路１５０と、コンパレータ（ＣＭＰ）１６０を備える。
【００２６】
チャージポンプ回路１００は、インバータ１２０、１２１、ダイオード１４０、１４１、１４２、１４３およびコンデンサ１３０、１３１を内蔵している。チャージポンプ回路１００は、従来技術のチャージポンプ回路１００と同様に、発振回路１５０からのクロック信号を利用して入力電圧を昇圧して出力する。
【００２７】
図１の負荷駆動回路１では、チャージポンプ回路１００の出力電圧を監視するコンパレータ（ＣＭＰ）（昇圧能力制御回路）１６０を内蔵している。コンパレータ１６０には、チャージポンプ回路１００の出力電圧と基準値電圧Ｖｒｅｆとが接続され、これらの電圧を比較している。基準値電圧Ｖｒｅｆは、ハイサイドＩＰＳの出力段ＭＯＳＦＥＴを完全にＯＮ状態にさせるために必要な閾値（Ｖｔｈ）以上の電圧である。コンパレータ１６０は、チャージポンプ回路１００の出力電圧とＶｒｅｆとを比較し、チャージポンプ回路１００の出力電圧がＶｒｅｆ以上になった場合は、発振回路１５０の周波数を低減させる信号を出力する。逆に、チャージポンプ回路１００の出力電圧がＶｒｅｆより低い場合は、発振回路１５０の周波数を増加させる信号を出力する。
【００２８】
図２は、実施の形態１にかかる発振回路の回路構成を示す図である。図２は、奇数個のインバータを用いる構成のリングオシュレータを示す。図２のリングオシュレータはリング状に接続される３個のインバータ１２２、１２３、１２４と、インバータ１２２の出力端にそれぞれ接続されるコンデンサ１３２、１３３を有している。また、コンデンサ１３３には、コンパレータ１６０によりオンオフ可能なスイッチ１７０が接続されている。
【００２９】
このようなリングオシュレータでは、最終段のインバータ１２４の出力は、初段のインバータ１２２に入力されており、全体としてリング構造になっている。インバータ１２２、１２３、１２４は有限の遅延時間をもつため、初段のインバータ１２２への入力から有限の遅延時間後に最終段のインバータ１２４が初段入力の論理否定を出力し、これが再び初段のインバータ１２２に入力されるプロセスが繰り返されることで発振する。
【００３０】
図２のリングオシュレータでは、例えば、コンパレータ１６０からの出力がオンの時にスイッチ１７０がオンにされ、コンパレータ１６０からの出力がオフの時にスイッチ１７０がオフにされる。スイッチ１７０がオンになると、コンデンサ１３３の容量が接続され、インバータ１２２とインバータ１２３間の遅延時間が長くなり、発振周波数が低くなる。逆に、スイッチ１７０がオフになると、発振周波数が高くなる。例えば、コンデンサ１３２、１３３の容量が同程度で、スイッチ１７０がオンにされることによりインバータ１２２とインバータ１２３間の容量が約２倍になると、発振周波数は半分程度になる。
【００３１】
このため、コンパレータ１６０は、チャージポンプ回路１００の出力電圧がＶｒｅｆ以上になった場合は、リングオシュレータのスイッチ１７０をオンにすることで、発振回路１５０の周波数を低減させることができる。また、チャージポンプ回路１００の出力電圧がＶｒｅｆより低い場合は、リングオシュレータのスイッチ１７０がオフにされることで、発振回路１５０の周波数を増加させることができる。
【００３２】
図３は、実施の形態１にかかる発振回路の出力波形を示す図である。波形Ａは、発振回路１５０の周波数を低減させた状態の出力波形であり、波形Ｂは、発振回路１５０の周波数を増加させた状態の出力波形である。
【００３３】
図１の負荷駆動回路１では、まず、ターンオン時は十分なスイッチングスピードを得るため、例えば、図３の波形Ｂのように発振回路１５０の周波数を高めて、チャージポンプ回路１００の昇圧能力を確保する。図４は、実施の形態１にかかるチャージポンプ回路１００の出力波形を示す図である。昇圧能力が確保されているため、出力電圧は、図４の期間Ｔ１のように昇圧されていく。
【００３４】
次に、チャージポンプ回路１００の出力電圧が上昇して、図４の時間Ｔで出力電圧がＶｒｅｆ以上になると、コンパレータ１６０は、発振回路１５０の周波数を低減させる信号を出力する。例えば、図３の波形Ａのように発振回路１５０の周波数を低減させて、昇圧能力を低下させる。これにより、インバータ１２０、１２１の貫通電流およびコンデンサ１３０、１３１を充／放電する電流が減少し、チャージポンプ回路１００における消費電力が低減される。
【００３５】
ここで、チャージポンプ回路１００では、昇圧能力がなくなるとリーク電流により、出力電圧が徐々に低下してくる。出力電圧が低くなると、ターンオフ時間が短くなり、スイッチング特性がばらつく。このため、発振回路１５０の周波数は、出力電圧がＶｒｅｆより低下せず、一定の値を維持する周波数にすることが好ましい。つまり、リーク電流による出力電圧の低下分を補うだけの昇圧能力を有する周波数にすることが好ましい。この周波数は、リーク電流の量、電源電圧Ｖｃｃの値およびチャージポンプ回路１００のコンデンサの容量等に依存するため、回路毎に異なるが、このような周波数にすることで、図４の期間Ｔ２のように出力電圧がＶｒｅｆ以上の一定の値を維持でき、ターンオフ時間が一定になり、スイッチング特性がばらつくことを抑制できる。
【００３６】
上記の場合、チャージポンプ回路１００の出力電圧がＶｒｅｆ以上になると、出力電圧がＶｒｅｆ以上の一定の値を維持している。この場合、出力電圧がＶｒｅｆより低くなることはないため、コンパレータ１６０へのチャージポンプ回路１００の出力電圧がＶｒｅｆより低い場合は、リングオシュレータのスイッチ１７０をオンにする機能を省略することもできる。
【００３７】
また、上記のような周波数にしないことも可能である。チャージポンプ回路１００の出力電圧が低下して、出力電圧がＶｒｅｆより低くなると、コンパレータ１６０は、発振回路１５０の周波数を増加させる信号を出力する。例えば、図３の波形Ｂのように発振回路１５０の周波数を増加させて、昇圧能力を増加させる。これにより、出力電圧を再度昇圧することができる。この場合でも、チャージポンプ回路１００の動作が停止していないため、出力電圧がＶｒｅｆより低くなってもすぐに昇圧でき、出力電圧が高い状態と低い状態が混在することがなく、スイッチング特性が大きくばらつくことがない。
【００３８】
逆に、発振回路１５０の発振周波数が低減しても、出力電圧が一定の値にならず、増加していく場合、従来と同様に、出力段ＭＯＳＦＥＴ１１１のゲートを保護するデバイスにより、チャージポンプ回路１００の出力電圧はある一定の値に達すると飽和する。この場合、チャージポンプ回路１００に無駄な電流が流れることになるため、発振回路１５０の発振周波数をより低減させることが好ましい。
【００３９】
また、上記の実施の形態１では、チャージポンプ回路１００の昇圧能力を低下させているが、発振回路１５０の発振を停止して、チャージポンプ回路１００の昇圧能力を停止してもよい。この場合、昇圧された出力電圧がＶｒｅｆより低くなった場合には、コンパレータ１６０は、発振回路１５０の発振を再開させ、再昇圧を実施する。このときの発振周波数は、図３の波形Ｂの初期の周波数よりも低減させてもよい。これにより、再昇圧を行っている場合も低消費電流が可能になる。
【００４０】
また、上記の実施の形態１では、発振回路１５０としてリングオシュレータを例に説明したが、コンパレータ１６０からの信号で発振周波数を低減できる他の発振回路でもかまわない。
【００４１】
以上、説明したように、本実施の形態１にかかる負荷駆動回路によれば、昇圧された電圧がＶｒｅｆ以上になった場合には、発振回路の周波数を低減させ、チャージポンプ回路の昇圧能力を低下させている。このため、電圧がＶｒｅｆ以上の時、インバータの貫通電流、およびコンデンサを充／放電する電流が減少し、チャージポンプ回路における消費電力が低減される。また、出力電圧がＶｒｅｆ以上の一定の値であるため、ターンオフ時間が一定になり、スイッチング特性がばらつくことを抑制できる。
【００４２】
（実施の形態２）
図５は、実施の形態２にかかる負荷駆動回路の構成図を示す図である。図５に示す負荷駆動回路２において、図１に示された本実施の形態１にかかる負荷駆動回路１の動作と略同一のものには同一の符号を付け、説明を省略する。実施の形態２にかかる負荷駆動回路２では、チャージポンプ回路１００内にスイッチ１７１、１７２、１７３を備え、コンパレータ１６０は、チャージポンプ回路１００内のスイッチ１７１、１７２、１７３に接続されている。
【００４３】
コンパレータ１６０は、チャージポンプ回路１００の出力電圧とＶｒｅｆとを比較し、チャージポンプ回路１００の出力電圧がＶｒｅｆより低い場合は、スイッチ１７１をオフにして、スイッチ１７２、１７３をオンにする。一方、チャージポンプ回路１００の出力電圧がＶｒｅｆ以上になった場合は、スイッチ１７１をオンにして、スイッチ１７２、１７３をオフにする（図５に記載されている状態）。
【００４４】
図５の負荷駆動回路２では、まず、ターンオン時は十分なスイッチングスピードを得るため、コンパレータ１６０は、スイッチ１７１をオフにして、スイッチ１７２、１７３をオンにする。これにより、コンデンサ１３０、１３１の両方で昇圧が行われないようになり、チャージポンプ回路１００の昇圧能力が増加し、チャージポンプ回路１００の出力電圧が上昇する。実施の形態２にかかるチャージポンプ回路１００の出力波形は、実施の形態１の出力波形と同様であるため、図示を省略する（図４参照）。
【００４５】
次に、チャージポンプ回路１００の出力電圧が上昇して、出力電圧がＶｒｅｆ以上になると、コンパレータ１６０は、スイッチ１７１をオンにして、スイッチ１７２、１７３をオフにする。これにより、コンデンサ１３１で昇圧が行われないようになり、チャージポンプ回路１００の昇圧能力が低下し、インバータ１２１の貫通電流、およびコンデンサ１３１を充／放電する電流が流れなくなるため、チャージポンプ回路１００における消費電力が低減される。
【００４６】
また、図５の例では、２段のチャージポンプ回路１００の内、出力電圧がＶｒｅｆ以上になると、コンデンサ１３１、およびダイオード１４１、１４３からなる後段の部分の動作を停止しているがこれに限らない。例えば、３段のチャージポンプ回路１００の内、出力電圧がＶｒｅｆ以上になると、後段の１段の部分または後段の２段の部分の動作を停止するようにしてもよい。
【００４７】
実施の形態１と同様に、複数段のチャージポンプ回路１００の場合、停止させる段の数は、チャージポンプ回路１００の出力電圧がＶｒｅｆより低下せず、一定の値を維持する段の数にすることが好ましい。停止させる段の数をこのようにすることで、図４の期間Ｔ２のように出力電圧がＶｒｅｆ以上の一定の値を維持でき、ターンオフ時間が一定になり、スイッチング特性がばらつくことを抑制できる。
【００４８】
上記の場合、チャージポンプ回路１００の出力電圧がＶｒｅｆ以上になると、出力電圧がＶｒｅｆ以上の一定の値を維持している。この場合、出力電圧がＶｒｅｆより低くなることはないため、コンパレータ１６０が、チャージポンプ回路１００の出力電圧とＶｒｅｆとを比較し、チャージポンプ回路１００の出力電圧がＶｒｅｆより低い場合は、スイッチ１７１をオフにして、スイッチ１７２、１７３をオンにする機能を省略することもできる。
【００４９】
また、停止させる段の数を、チャージポンプ回路１００の出力電圧が一定の値を維持する段の数にしない場合、チャージポンプ回路１００の出力電圧が低下して、出力電圧がＶｒｅｆより低くなると、コンパレータ１６０は、スイッチ１７１をオフにして、スイッチ１７２、１７３をオンにする。これにより、出力電圧を再度昇圧することができる。この場合でも、チャージポンプ回路１００の動作が停止していないため、出力電圧がＶｒｅｆより低くなってもすぐに昇圧でき、出力電圧が高い状態と低い状態が混在することがなく、スイッチング特性が大きくばらつくことがない。
【００５０】
逆に、発振回路１５０の発振周波数が低減しても、出力電圧が一定の値にならず、増加していく場合、従来と同様に、出力段ＭＯＳＦＥＴ１１１のゲートを保護するデバイスにより、チャージポンプ回路１００の出力電圧はある一定の値に達すると飽和する。この場合、チャージポンプ回路１００に無駄な電流が流れることになるため、チャージポンプ回路１００の停止させる段の数を多くすることが好ましい。
【００５１】
以上、説明したように、本実施の形態２にかかる負荷駆動回路によれば、昇圧された電圧がＶｒｅｆ以上になった場合には、チャージポンプ回路の動作させる段数を減少させ、チャージポンプ回路の昇圧能力を低下させている。このため、電圧がＶｒｅｆ以上の時、インバータの貫通電流、およびコンデンサを充／放電する電流が減少し、チャージポンプ回路１００における消費電力が低減される。また、出力電圧がＶｒｅｆ以上の一定の値であるため、ターンオフ時間が一定になり、スイッチング特性がばらつくことがない。
【００５２】
実施の形態１および２では、チャージポンプ回路１００の昇圧能力を低下させる方法として、発振回路１５０の周波数を低減する方法、またはチャージポンプ回路１００の段数を低減する方法を採用しているが、本発明は、他の方法でチャージポンプ回路１００の昇圧能力を低下させても同様の効果を奏することができる。
【００５３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。また、特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【産業上の利用可能性】
【００５４】
以上のように、本発明にかかる負荷駆動回路は、パワー半導体素子およびその制御回路が同一チップに集積された負荷駆動回路に有用であり、特に、負荷をスイッチング制御するハイサイドＩＰＳに適している。
【符号の説明】
【００５５】
１、２  負荷駆動回路
１００、１１００  チャージポンプ回路
１１１、１１１１  出力段ＭＯＳＦＥＴ
１２０、１２１、１２２、１２３、１２４、１１２０、１１２１  インバータ
１３０、１３１、１３２、１３３、１１３０、１１３１  コンデンサ
１４０、１４１、１４２、１４３、１１４０、１１４１、１１４２、１１４３  ダイオード
１５０、１１５０  発振回路
１６０  コンパレータ
１７０、１７１、１７２、１７３  スイッチ
２００、１２００  レベルシフト回路
１３００  ハイサイドＩＰＳ
【図１】
2020065399.tif 000003
【図２】
2020065399.tif 000004
【図３】
2020065399.tif 000005
【図４】
2020065399.tif 000006
【図５】
2020065399.tif 000007
【図６】
2020065399.tif 000008
【図７】
2020065399.tif 000009
【図８】
2020065399.tif 000010
【図９】
2020065399.tif 000011
【図１０】
2020065399.tif 000012