(57)【要約】【課題】耐障害性を向上することができる電源装置を提供する。【解決手段】ＦＥＴＱ１は、電源回路において一方側から流れる電流を通電又は遮断する。電流センサ３３ａは、ＦＥＴＱ１に流れる電流を検出する。ＦＥＴＱ２は、ＦＥＴＱ１に接続され、電源回路において他方側から流れる電流を通電又は遮断する。電流センサ３４ａは、ＦＥＴＱ２に流れる電流を検出する。接続部３５は、ＦＥＴＱ１及びＦＥＴＱ２の間に負荷部２を接続する。各ＣＰＵ３６は、複数のスイッチユニット３０において、各電流センサ３３ａにより検出された検出結果、及び、各電流センサ３４ａにより検出された検出結果に基づいて電源回路の各スイッチユニット３０を制御する。【選択図】図２
2020120479.tif 000002
【特許請求の範囲】
【請求項１】
電力を供給する電源と、
前記電源に接続される回路であり前記電源から供給される電力の電流を通電又は遮断するスイッチユニットを複数有する電源回路と、
複数の前記スイッチユニットをオンオフ制御し前記電源回路を制御する制御部とを備え、
前記複数のスイッチユニットは、前記電源回路において一方側から流れる電流を通電又は遮断する第１電流遮断部、及び、前記第１電流遮断部に流れる電流を検出する第１電流検出部を有する第１スイッチと、
前記第１電流遮断部に接続され前記電源回路において他方側から流れる電流を通電又は遮断する第２電流遮断部、及び、前記第２電流遮断部に流れる電流を検出する第２電流検出部を有する第２スイッチと、
前記第１電流遮断部及び前記第２電流遮断部の間に負荷部を接続する接続部とを含んで構成され、
前記制御部は、前記複数のスイッチユニットにおいて各前記第１電流検出部により検出された検出結果及び各前記第２電流検出部により検出された検出結果に基づいて前記電源回路を制御することを特徴とする電源装置。
【請求項２】
制御対象の前記スイッチユニットは、非制御対象の前記スイッチユニットと通信可能な制御対象の通信部を含んで構成され、
制御対象の前記第１電流検出部は、制御対象の前記第１電流遮断部に流れる電流の電流量、及び、制御対象の前記第１電流遮断部に流れる電流の方向である制御対象の第１電流方向を検出し、
制御対象の前記第２電流検出部は、制御対象の前記第２電流遮断部に流れる電流の電流量、及び、制御対象の前記第２電流遮断部に流れる電流の方向である制御対象の第２電流方向を検出し、
制御対象の前記通信部は、非制御対象の前記スイッチユニットの前記第１電流遮断部に流れる電流の方向である非制御対象の第１電流方向、及び、非制御対象の前記スイッチユニットの前記第２電流遮断部に流れる電流の方向である非制御対象の第２電流方向を受信し、
前記制御部は、制御対象の前記第１電流遮断部の電流量、制御対象の前記第１電流方向、及び、非制御対象の前記第２電流方向に基づいて制御対象の前記第１電流遮断部をオンオフ制御し、且つ、制御対象の前記第２電流遮断部の電流量、制御対象の前記第２電流方向、及び、非制御対象の前記第１電流方向に基づいて制御対象の前記第２電流遮断部をオンオフ制御する請求項１に記載の電源装置。
【請求項３】
前記制御部は、制御対象の前記第１電流遮断部に過電流が流れ且つ制御対象の前記第１電流方向とは異なる非制御対象の前記第２電流方向が含まれる場合、制御対象の前記第１電流遮断部をオフし、
制御対象の前記第２電流遮断部に過電流が流れ且つ制御対象の前記第２電流方向とは異なる非制御対象の前記第１電流方向が含まれる場合、制御対象の前記第２電流遮断部をオフする請求項２に記載の電源装置。
【請求項４】
制御対象の前記第１スイッチは、前記電源回路の短絡を検出する制御対象の第１短絡検出部を有し、
制御対象の前記第２スイッチは、前記電源回路の短絡を検出する制御対象の第２短絡検出部を有し、
制御対象の前記第１電流検出部は、制御対象の前記第１電流遮断部に流れる電流の電流量を検出し、
制御対象の前記第２電流検出部は、制御対象の前記第２電流遮断部に流れる電流の電流量を検出し、
前記制御部は、制御対象の前記第１電流検出部により検出された電流量、及び、制御対象の前記第１短絡検出部により検出された短絡結果に基づいて制御対象の前記第１電流遮断部をオンオフ制御し、且つ、制御対象の前記第２電流検出部により検出された電流量、及び、制御対象の前記第２短絡検出部により検出された短絡結果に基づいて制御対象の前記第２電流遮断部をオンオフ制御する請求項１に記載の電源装置。
【請求項５】
制御対象の前記第１スイッチは、前記電源回路の短絡を検出する制御対象の第１短絡検出部を有し、
制御対象の前記第２スイッチは、前記電源回路の短絡を検出する制御対象の第２短絡検出部を有し、
制御対象の前記第１電流検出部は、制御対象の前記第１電流遮断部に流れる電流の電流量を検出し、
制御対象の前記第２電流検出部は、制御対象の前記第２電流遮断部に流れる電流の電流量を検出し、
前記制御部は、制御対象の前記第１電流検出部により検出された電流量、又は、制御対象の前記第１短絡検出部により検出された短絡結果のいずれか一方に基づいて制御対象の前記第１電流遮断部をオンオフ制御し、且つ、制御対象の前記第２電流検出部により検出された電流量、又は、制御対象の前記第２短絡検出部により検出された短絡結果のいずれか一方に基づいて制御対象の前記第２電流遮断部をオンオフ制御する請求項１に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関する。
【背景技術】
【０００２】
従来、電源装置として、例えば、特許文献１には、車両に搭載された電装品に電力を供給する車両用給電装置が開示されている。この車両用給電装置は、電装品に電力を分配する複数の電源分配装置と、各電源分配装置をループ状に接続する給電線と、当該給電線を介して各電源分配装置に電力を供給するバッテリとを備える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１０−２６２３３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上述の特許文献１に記載の車両用給電装置は、例えば、短絡等の障害発生時に電源分配装置を遮断して障害を回避するが、この点で更なる改善の余地がある。
【０００５】
そこで、本発明は、上記に鑑みてなされたものであって、耐障害性を向上することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するために、本発明に係る電源装置は、電力を供給する電源と、前記電源に接続される回路であり前記電源から供給される電力の電流を通電又は遮断するスイッチユニットを複数有する電源回路と、複数の前記スイッチユニットをオンオフ制御し前記電源回路を制御する制御部とを備え、前記複数のスイッチユニットは、前記電源回路において一方側から流れる電流を通電又は遮断する第１電流遮断部、及び、前記第１電流遮断部に流れる電流を検出する第１電流検出部を有する第１スイッチと、前記第１電流遮断部に接続され前記電源回路において他方側から流れる電流を通電又は遮断する第２電流遮断部、及び、前記第２電流遮断部に流れる電流を検出する第２電流検出部を有する第２スイッチと、前記第１電流遮断部及び前記第２電流遮断部の間に負荷部を接続する接続部とを含んで構成され、前記制御部は、前記複数のスイッチユニットにおいて各前記第１電流検出部により検出された検出結果及び各前記第２電流検出部により検出された検出結果に基づいて前記電源回路を制御することを特徴とする。
【０００７】
上記電源装置において、制御対象の前記スイッチユニットは、非制御対象の前記スイッチユニットと通信可能な制御対象の通信部を含んで構成され、制御対象の前記第１電流検出部は、制御対象の前記第１電流遮断部に流れる電流の電流量、及び、制御対象の前記第１電流遮断部に流れる電流の方向である制御対象の第１電流方向を検出し、制御対象の前記第２電流検出部は、制御対象の前記第２電流遮断部に流れる電流の電流量、及び、制御対象の前記第２電流遮断部に流れる電流の方向である制御対象の第２電流方向を検出し、制御対象の前記通信部は、非制御対象の前記スイッチユニットの前記第１電流遮断部に流れる電流の方向である非制御対象の第１電流方向、及び、非制御対象の前記スイッチユニットの前記第２電流遮断部に流れる電流の方向である非制御対象の第２電流方向を受信し、前記制御部は、制御対象の前記第１電流遮断部の電流量、制御対象の前記第１電流方向、及び、非制御対象の前記第２電流方向に基づいて制御対象の前記第１電流遮断部をオンオフ制御し、且つ、制御対象の前記第２電流遮断部の電流量、制御対象の前記第２電流方向、及び、非制御対象の前記第１電流方向に基づいて制御対象の前記第２電流遮断部をオンオフ制御することが好ましい。
【０００８】
上記電源装置において、前記制御部は、制御対象の前記第１電流遮断部に過電流が流れ且つ制御対象の前記第１電流方向とは異なる非制御対象の前記第２電流方向が含まれる場合、制御対象の前記第１電流遮断部をオフし、制御対象の前記第２電流遮断部に過電流が流れ且つ制御対象の前記第２電流方向とは異なる非制御対象の前記第１電流方向が含まれる場合、制御対象の前記第２電流遮断部をオフすることが好ましい。
【０００９】
上記電源装置において、制御対象の前記第１スイッチは、前記電源回路の短絡を検出する制御対象の第１短絡検出部を有し、制御対象の前記第２スイッチは、前記電源回路の短絡を検出する制御対象の第２短絡検出部を有し、制御対象の前記第１電流検出部は、制御対象の前記第１電流遮断部に流れる電流の電流量を検出し、制御対象の前記第２電流検出部は、制御対象の前記第２電流遮断部に流れる電流の電流量を検出し、前記制御部は、制御対象の前記第１電流検出部により検出された電流量、及び、制御対象の前記第１短絡検出部により検出された短絡結果に基づいて制御対象の前記第１電流遮断部をオンオフ制御し、且つ、制御対象の前記第２電流検出部により検出された電流量、及び、制御対象の前記第２短絡検出部により検出された短絡結果に基づいて制御対象の前記第２電流遮断部をオンオフ制御することが好ましい。
【００１０】
上記電源装置において、制御対象の前記第１スイッチは、前記電源回路の短絡を検出する制御対象の第１短絡検出部を有し、制御対象の前記第２スイッチは、前記電源回路の短絡を検出する制御対象の第２短絡検出部を有し、制御対象の前記第１電流検出部は、制御対象の前記第１電流遮断部に流れる電流の電流量を検出し、制御対象の前記第２電流検出部は、制御対象の前記第２電流遮断部に流れる電流の電流量を検出し、前記制御部は、制御対象の前記第１電流検出部により検出された電流量、又は、制御対象の前記第１短絡検出部により検出された短絡結果のいずれか一方に基づいて制御対象の前記第１電流遮断部をオンオフ制御し、且つ、制御対象の前記第２電流検出部により検出された電流量、又は、制御対象の前記第２短絡検出部により検出された短絡結果のいずれか一方に基づいて制御対象の前記第２電流遮断部をオンオフ制御することが好ましい。
【発明の効果】
【００１１】
本発明に係る電源装置は、複数のスイッチユニットにおいて、第１及び第２電流検出部により検出された検出結果に基づいて電源回路を制御するので、短絡等の障害に対する耐障害性を向上することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、実施形態に係る電源装置の構成例を示す模式図である。
【図２】図２は、実施形態に係るスイッチユニットの構成例を示す回路図である。
【図３】図３は、実施形態に係る電源回路の短絡例を示す模式図である。
【図４】図４は、実施形態に係る電源回路の短絡時の第１動作例を示す模式図である。
【図５】図５は、実施形態に係る電源回路の短絡時の第２動作例を示す模式図である。
【図６】図６は、比較例に係るスイッチユニットの短絡時の第１動作例を示すブロック図である。
【図７】図７は、比較例に係るスイッチユニットの短絡時の第２動作例を示すブロック図である。
【図８】図８は、実施形態に係るスイッチユニットの短絡時の第１動作例を示すブロック図である。
【図９】図９は、実施形態に係るスイッチユニットの短絡時の第２動作例を示すブロック図である。
【図１０】図１０は、実施形態の第１変形例に係るスイッチユニットの構成例を示す回路図である。
【図１１】図１１は、実施形態の第２変形例に係るスイッチユニットの構成例を示す回路図である。
【図１２】図１２は、実施形態の第３変形例に係る電源装置の構成例を示す模式図である。
【図１３】図１３は、実施形態の第４変形例に係る電源装置の構成例を示す模式図である。
【図１４】図１４は、実施形態の第５変形例に係る電源装置の構成例を示す模式図である。
【発明を実施するための形態】
【００１３】
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
【００１４】
〔実施形態〕
図面を参照しながら実施形態に係る電源装置１について説明する。図１は、実施形態に係る電源装置１の構成例を示す模式図である。図２は、実施形態に係るスイッチユニット３０の構成例を示す回路図である。
【００１５】
電源装置１は、図１に示すように、車両に搭載され、車両の負荷部２に電力を供給するものである。ここで、負荷部２は、例えば、ＥＣＵ（電子制御ユニット；Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）２ａ、２ｂ、２ｃやセンサ２ｄ、２ｅ、２ｆ等のように消費電力が比較的小さい電装部品である。電源装置１は、電源１ａと、電源１ｂと、電源回路１ｃとを備える。電源１ａは、直流電力を蓄電可能な蓄電池である。電源１ａは、正極が電源回路１ｃに接続され、負極が車両のボディに接続されることによりボディアースされている。電源１ａは、電源回路１ｃに接続される負荷部２に電力を供給する。
【００１６】
電源１ｂは、直流電力を蓄電可能な蓄電池である。電源１ｂは、正極が電源回路１ｃに接続され、負極が車両のボディに接続されることによりボディアースされている。電源１ｂは、電源回路１ｃに接続される負荷部２に電力を供給する。
【００１７】
電源回路１ｃは、電流及び信号を流す回路である。電源回路１ｃは、電線部１０と、通信線２０と、複数のスイッチユニット３０とを含んで構成される。
【００１８】
電線部１０は、電流を流す導電線である。電線部１０は、２つの電流経路１１、１２を有する。電流経路１１は、一端が電源１ａの正極に接続され、他端が電源１ｂの正極に接続されている。電流経路１２は、電流経路１１と同等の経路長であり、一端が電源１ａの正極に接続され、他端が電源１ｂの正極に接続されている。電流経路１１、１２は、環状（リング状）に形成されている。つまり、電流経路１１、１２は、環状の閉塞回路を形成している。電線部１０は、電源１ａ、１ｂから供給される電力の電流を環状の電流経路１１、１２等を介して負荷部２に流す。これにより、電線部１０は、負荷部２の数が増加しても電流経路１１、１２を延長することなく最短経路で電力を負荷部２に供給することができる。従って、電線部１０は、当該電線部１０の重量の増加や電線部１０の配索スペースの増加を抑制することができる。
【００１９】
通信線２０は、信号を流す導電線である。通信線２０は、複数のスイッチユニット３０を相互に通信可能に接続している。通信線２０は、複数のスイッチユニット３０から出力される信号を流す。
【００２０】
スイッチユニット３０は、負荷部２に流れる電流を通電又は遮断する分岐スイッチである。スイッチユニット３０は、電線部１０に設けられ、当該電線部１０を介して負荷部２に流れる電流を通電又は遮断する。スイッチユニット３０は、図２に示すように、制御用電源（図１においては５Ｖ電源）３１と、通信ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）３２と、スイッチＳＷ１と、スイッチＳＷ２と、接続部３５と、ＣＰＵ３６とを含んで構成される。
【００２１】
５Ｖ電源３１は、５Ｖの電圧の電源を供給するものである。５Ｖ電源３１は、後述するＦＥＴＱ１及びＦＥＴＱ２を接続する接続線Ｌｆ上の接続部３５に接続され、電源１ａ又は電源１ｂの電源電圧ＶＢが印加される。５Ｖ電源３１は、印加された電源電圧ＶＢを５Ｖ電圧に変圧する。５Ｖ電源３１は、ＣＰＵ３６に接続され、変圧した５Ｖ電圧の電力をＣＰＵ３６に供給する。
【００２２】
通信ＩＣ３２は、他のスイッチユニット３０の通信ＩＣ３２と通信可能なものである。通信ＩＣ３２は、ＣＰＵ３６及び通信線２０に接続され、ＣＰＵ３６から出力される信号を通信線２０を介して他のスイッチユニット３０の通信ＩＣ３２に送信する。また、通信ＩＣ３２は、他のスイッチユニット３０の通信ＩＣ３２から出力される信号を通信線２０を介して受信し、受信した信号をＣＰＵ３６に出力する。通信ＩＣ３２は、例えば、他のスイッチユニット３０のＦＥＴＱ１に流れる電流の方向である第１電流方向（非制御対象の第１電流方向）、及び、他のスイッチユニット３０のＦＥＴＱ２に流れる電流の方向である第２電流方向（非制御対象の第２電流方向）等を受信する。例えば、或るスイッチユニット３０の通信ＩＣ３２は、隣りのスイッチユニット３０のＦＥＴＱ１に流れる電流の第１電流方向、及び、隣りのスイッチユニット３０のＦＥＴＱ２に流れる電流の第２電流方向等を受信する。
【００２３】
スイッチＳＷ１は、ＩＰＤ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅ）３３を含んで構成されている。ＩＰＤ３３は、いわゆるインテリジェント・パワーデバイスであり、ＦＥＴＱ１と、電流センサ３３ａと、駆動部３３ｂとを含んで構成される。
【００２４】
ＦＥＴＱ１は、電流を通電又は遮断するものである。ＦＥＴＱ１は、例えば、Ｎチャネル型のＭＯＳ（Ｍｅｔａｌ-Ｏｘｉｄｅ-Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ＦＥＴである。ＦＥＴＱ１は、ドレイン端子がＦＥＴＱ２のドレイン端子に接続され、ソース端子が隣りのスイッチユニット３０に接続され、ゲート端子が駆動部３３ｂに接続されている。ＦＥＴＱ１は、ボディダイオードＤ１を有している。ボディダイオードＤ１は、カソード端子が負荷部２側に接続され、アノード端子が隣りのスイッチユニット３０側に接続されている。ＦＥＴＱ１は、駆動部３３ｂによりオンオフされる。ＦＥＴＱ１は、駆動部３３ｂによりオンされると電線部１０の一方側から他方側に流れる電流を通電し、駆動部３３ｂによりオフされると電線部１０の一方側から他方側に流れる電流を遮断する。
【００２５】
電流センサ３３ａは、ＦＥＴＱ１に流れる電流を出力するものである。電流センサ３３ａは、ＦＥＴＱ３を含んで構成される。ＦＥＴＱ３は、ドレイン端子がＦＥＴＱ１のドレイン端子に接続され、ソース端子が電流検出抵抗Ｒ１を介してグランドに接続され、ゲート端子が駆動部３３ｂに接続されている。電流センサ３３ａは、ＦＥＴＱ３のソース端子及び電流検出抵抗Ｒ１の間からＣＰＵ３６に接続されている。ＦＥＴＱ３は、駆動部３３ｂによりオンオフされる。ＦＥＴＱ３は、駆動部３３ｂによりオンされると、ＦＥＴＱ１に流れる電流に対して決められた比率の電流を、ＦＥＴＱ１のドレイン端子側から電流検出抵抗Ｒ１に流れる電流として通電し、駆動部３３ｂによりオフされるとＦＥＴＱ１のドレイン端子側から電流検出抵抗Ｒ１に流れる電流を遮断する。電流センサ３３ａは、ＦＥＴＱ３から電流検出抵抗Ｒ１に流れる電流と電流検出抵抗Ｒ１とで決定される電圧が電流値の検出値としてＣＰＵ３６に入力される。
【００２６】
駆動部３３ｂは、ＦＥＴＱ１、Ｑ３を駆動するものである。駆動部３３ｂは、ＣＰＵ３６に接続され、当該ＣＰＵ３６からＦＥＴＱ１、Ｑ３をオン又はオフする指令信号が出力される。駆動部３３ｂは、ＣＰＵ３６からオン指令信号が出力されるとＦＥＴＱ１、Ｑ３をオンし、ＣＰＵ３６からオフ指令信号が出力されるとＦＥＴＱ１、Ｑ３をオフする。
【００２７】
スイッチＳＷ２は、ＩＰＤ３４を含んで構成されている。ＩＰＤ３４は、ＦＥＴＱ２と、電流センサ３４ａと、駆動部３４ｂとを含んで構成される。ＦＥＴＱ２は、電流を通電又は遮断するものである。ＦＥＴＱ２は、例えば、Ｎチャネル型のＭＯＳＦＥＴである。ＦＥＴＱ２は、ドレイン端子がＦＥＴＱ１のドレイン端子に接続され、ソース端子が隣りのスイッチユニット３０に接続され、ゲート端子が駆動部３４ｂに接続されている。ＦＥＴＱ２は、ボディダイオードＤ２を有している。ボディダイオードＤ２は、カソード端子が負荷部２側に接続され、アノード端子が隣りのスイッチユニット３０側に接続されている。ＦＥＴＱ２は、駆動部３４ｂによりオンオフされる。ＦＥＴＱ２は、駆動部３４ｂによりオンされると電線部１０の他方側から一方側に流れる電流を通電し、駆動部３４ｂによりオフされると電線部１０の他方側から一方側に流れる電流を遮断する。
【００２８】
電流センサ３４ａは、ＦＥＴＱ２に流れる電流を出力するものである。電流センサ３４ａは、ＦＥＴＱ４を含んで構成される。ＦＥＴＱ４は、ドレイン端子がＦＥＴＱ２のドレイン端子に接続され、ソース端子が電流検出抵抗Ｒ２を介してグランドに接続され、ゲート端子が駆動部３４ｂに接続されている。電流センサ３４ａは、ＦＥＴＱ４のソース端子及び電流検出抵抗Ｒ２の間からＣＰＵ３６に接続されている。ＦＥＴＱ４は、駆動部３４ｂによりオンオフされる。ＦＥＴＱ４は、駆動部３４ｂによりオンされると、ＦＥＴＱ２に流れる電流に対して決められた比率の電流を、ＦＥＴＱ２のドレイン端子側から電流検出抵抗Ｒ２に流れる電流として通電し、駆動部３４ｂによりオフされるとＦＥＴＱ２のドレイン端子側から電流検出抵抗Ｒ２に流れる電流を遮断する。電流センサ３４ａは、ＦＥＴＱ４から電流検出抵抗Ｒ２に流れる電流と電流検出抵抗Ｒ２とで決定される電圧が電流値の検出値としてＣＰＵ３６に入力される。
【００２９】
駆動部３４ｂは、ＦＥＴＱ２、Ｑ４を駆動するものである。駆動部３４ｂは、ＣＰＵ３６に接続され、当該ＣＰＵ３６からＦＥＴＱ２、Ｑ４をオン又はオフする指令信号が出力される。駆動部３４ｂは、ＣＰＵ３６からオン指令信号が出力されるとＦＥＴＱ２、Ｑ４をオンし、ＣＰＵ３６からオフ指令信号が出力されるとＦＥＴＱ２、Ｑ４をオフする。
【００３０】
接続部３５は、ＦＥＴＱ１及びＦＥＴＱ２の間に設けられている。接続部３５は、ＦＥＴＱ１のドレイン端子及びＦＥＴＱ２のドレイン端子を接続する接続線Ｌｆ上に設けられている。接続部３５には、負荷部２が接続される。
【００３１】
ＣＰＵ３６は、ＦＥＴＱ１〜Ｑ４を制御するものである。ＣＰＵ３６は、電流センサ３３ａにより出力された電流に基づいて、ＦＥＴＱ１、Ｑ３をオン又はオフする指令信号を駆動部３３ｂに出力する。また、ＣＰＵ３６は、電流センサ３４ａにより出力された電流に基づいて、ＦＥＴＱ２、Ｑ４をオン又はオフする指令信号を駆動部３４ｂに出力する。
【００３２】
具体的には、ＣＰＵ３６は、電流センサ３３ａにより出力された電流に基づいてＦＥＴＱ１に流れる電流の電流量を検出する。ＣＰＵ３６は、例えば、予め定められた閾値と電流センサ３３ａにより出力された出力電流とを比較し、出力電流が閾値以上である場合、ＦＥＴＱ１に過電流が流れていると判定する。更に、ＣＰＵ３６は、電流センサ３３ａにより出力された出力電流に基づいて、ＦＥＴＱ１に流れる電流の方向である第１電流方向を検出する。ＣＰＵ３６は、例えば、ＦＥＴＱ１のドレイン端子からソース端子の方向に電流が流れている場合、電流センサ３３ａからの出力電圧が正になり電流の向きが正方向と判定する。ＣＰＵ３６は、ＦＥＴＱ１のソース端子からドレイン端子の方向に電流が流れている場合、電流センサ３３ａからの出力は０Ｖとなる。この場合、ＣＰＵ３６は、隣のスイッチユニット３０の電流情報と合わせて電流の向きが負方向に流れているのか、又は通電電流が０Ａなのかを判定する。
【００３３】
同様に、ＣＰＵ３６は、電流センサ３４ａにより出力された電流に基づいてＦＥＴＱ２に流れる電流の電流量を検出する。ＣＰＵ３６は、例えば、予め定められた閾値と電流センサ３４ａにより出力された出力電流とを比較し、出力電流が閾値以上である場合、ＦＥＴＱ２に過電流が流れていると判定する。更に、ＣＰＵ３６は、電流センサ３４ａにより出力された出力電流に基づいて、ＦＥＴＱ２に流れる電流の方向である第２電流方向を検出する。ＣＰＵ３６は、例えば、ＦＥＴＱ２のドレイン端子からソース端子の方向に電流が流れている場合、電流センサ３４ａからの出力電圧が正になり、電流の向きが正方向と判定する。ＣＰＵ３６は、ＦＥＴＱ２のソース端子からドレイン端子の方向に電流が流れている場合、電流センサ３４ａからの出力は０Ｖとなる。この場合、ＣＰＵ３６は、隣のスイッチユニット３０の電流情報と合わせて電流の向きが負方向に流れているのか、又は通電電流が０Ａなのかを判定する。
【００３４】
そして、ＣＰＵ３６は、自らのスイッチユニット３０のＦＥＴＱ１（制御対象のＦＥＴＱ１）の電流量及び第１電流方向、並びに、他のスイッチユニット３０のＦＥＴＱ２（非制御対象のＦＥＴＱ２）の第２電流方向に基づいて自らのＦＥＴＱ１をオフする。つまり、ＣＰＵ３６は、制御対象のＦＥＴＱ１の電流量、制御対象のＦＥＴＱ１の第１電流方向、及び、非制御対象のＦＥＴＱ２の第２電流方向に基づいて制御対象のＦＥＴＱ１をオフする。ここで、制御対象のＦＥＴＱ１とは、或るＣＰＵ３６と同じスイッチユニット３０に含まれ、当該ＣＰＵ３６により制御される対象となるＦＥＴＱ１である。非制御対象のＦＥＴＱ２とは、或るＣＰＵ３６とは異なるスイッチユニット３０（例えば隣りのスイッチユニット３０）に含まれ、当該ＣＰＵ３６により制御される対象とはならないＦＥＴＱ２である。ＣＰＵ３６は、例えば、隣接するスイッチユニット３０間において制御対象のＦＥＴＱ１に過電流が流れ、且つ、制御対象のＦＥＴＱ１の第１電流方向と非制御対象のＦＥＴＱ２の第２電流方向とが異なる場合、短絡が発生したと判定し制御対象のＦＥＴＱ１をオフする。
【００３５】
同様に、ＣＰＵ３６は、自らのスイッチユニット３０のＦＥＴＱ２（制御対象のＦＥＴＱ２）の電流量及び第２電流方向、並びに、他のスイッチユニット３０のＦＥＴＱ１（非制御対象のＦＥＴＱ１）の第１電流方向に基づいて自らのＦＥＴＱ２をオフする。つまり、ＣＰＵ３６は、制御対象のＦＥＴＱ２の電流量、制御対象のＦＥＴＱ２の第２電流方向、及び、非制御対象のＦＥＴＱ１の第１電流方向に基づいて制御対象のＦＥＴＱ２をオフする。ＣＰＵ３６は、例えば、隣接するスイッチユニット３０間において制御対象のＦＥＴＱ２に過電流が流れ、且つ、制御対象のＦＥＴＱ２の第２電流方向と非制御対象のＦＥＴＱ１の第１電流方向とが異なる場合、短絡が発生したと判定し制御対象のＦＥＴＱ２をオフする。
【００３６】
次に、電源装置１の動作例について説明する。ここでは、説明の理解を容易にするために、電源１ａ又は電源１ｂからＥＣＵ２ａに電力を供給する例について説明する。図３は、実施形態に係る電源回路１ｃの短絡例を示す模式図である。図４は、実施形態に係る電源回路１ｃの短絡時の第１動作例を示す模式図である。図５は、実施形態に係る電源回路１ｃの短絡時の第２動作例を示す模式図である。
【００３７】
電源装置１は、電源回路１ｃが正常の場合、例えば、図１に示すように、電流経路Ｉ１を介して電源１ａからＥＣＵ２ａに電力を供給するか、又は、電流経路Ｉ２を介して電源１ｂからＥＣＵ２ａに電力を供給する。電源装置１は、例えば、図３に示すように、ポイントＰ１で電源回路１ｃに短絡が発生した場合、短絡電流Ｉ３、Ｉ４がポイントＰ１に向けて流れる。このとき、スイッチユニット３０ａは、過電流を検出し且つ隣りのスイッチユニット３０ｂと異なる電流方向を検出するので、ＦＥＴＱ１のオンを維持し且つＦＥＴＱ２をオフする。これにより、スイッチユニット３０ａは、短絡電流Ｉ３を遮断することができる。また、スイッチユニット３０ｂは、過電流を検出し且つ隣りのスイッチユニット３０ａと異なる電流方向を検出するので、ＦＥＴＱ１をオフし且つＦＥＴＱ２のオンを維持する。これにより、スイッチユニット３０ｂは、短絡電流Ｉ４を遮断することができる。スイッチユニット３０ａ、３０ｂ以外のスイッチユニット３０は、ＦＥＴＱ１、Ｑ２のオンを維持する。これにより、電源装置１は、図４に示すように、短絡したポイントＰ１を電源回路１ｃから電気的に切り離すことができ、電流経路Ｉ５を介して電源１ａからＥＣＵ２ａに電力を供給することができる。なお、電源装置１は、例えば、図５に示すように、ポイントＰ１で電源回路１ｃに短絡が発生し且つ電源１ａに異常が発生した場合、電流経路Ｉ６を介して電源１ｂからＥＣＵ２ａに電力を供給する。
【００３８】
次に、比較例を参照しながら、実施形態に係る電源装置１の動作について詳細に説明する。図６は、比較例に係るスイッチユニット３０ｒ等の短絡時の第１動作例を示すブロック図である。図７は、比較例に係るスイッチユニット３０ｒ等の短絡時の第２動作例を示すブロック図である。図８は、実施形態に係るスイッチユニット３０ａ等の短絡時の第１動作例を示すブロック図である。図９は、実施形態に係るスイッチユニット３０ａ等の短絡時の第２動作例を示すブロック図である。
【００３９】
スイッチユニット３０ｒは、遮断部９１と、遮断部９２と、電流監視部９３と、通信部９４と、負荷制御部９５と、制御部９６とを備えている。遮断部９１及び遮断部９２は、電線９９に流れる電流を通電又は遮断する。電流監視部９３は、電線９９を流れる電流の電流量及び電流方向を監視する。通信部９４は、通信線９８を介して通信する。負荷制御部９５は、負荷部９７を制御する。制御部９６は、電流監視部９３の結果に基づいて遮断部９１、９２を制御する。
【００４０】
比較例に係る電源装置１Ｑは、図６に示すように、スイッチユニット３０ｒとスイッチユニット３０ｔとの間に位置するポイントＰ２で短絡が発生した場合、短絡電流Ｉ７、Ｉ８がポイントＰ２に向けて流れる。このとき、スイッチユニット３０ｒは、電流監視部９３により過電流を検出し且つ隣りのスイッチユニット３０ｔと異なる電流方向を検出するので、遮断部９１のオンを維持し且つ遮断部９２をオフする。また、スイッチユニット３０ｔは、電流監視部９３により過電流を検出し且つ隣りのスイッチユニット３０ｒと異なる電流方向を検出するので、遮断部９１をオフし且つ遮断部９２のオンを維持する。これにより、電源装置１Ｑは、短絡したポイントＰ２を電源回路から電気的に切り離すことができ、負荷部９７に電力を供給することができる。
【００４１】
比較例に係る電源装置１Ｑは、図７に示すように、電流監視部９３及び遮断部９２の接続部と負荷制御部９５との間に位置するポイントＰ３で短絡が発生した場合、短絡電流Ｉ９、Ｉ１０がポイントＰ３に向けて流れる。このとき、スイッチユニット３０ｒは、電流監視部９３により過電流を検出し且つ隣りのスイッチユニット３０ｔと異なる電流方向を検出するので、遮断部９１のオンを維持し且つ遮断部９２をオフする。ここで、スイッチユニット３０ｒは、遮断部９２をオフしても、短絡電流Ｉ９が流れ続けるので、短絡したポイントＰ３を電源回路から電気的に切り離すことができないおそれがある。また、スイッチユニット３０ｒは、遮断部９１、９２をオフするとスイッチユニット３０ｒに電源供給がされないのでスイッチユニット３０ｒが正常でも動作不能となる。
【００４２】
一方、実施形態に係る電源装置１は、図８に示すように、スイッチユニット３０ａとスイッチユニット３０ｂとの間に位置するポイントＰ４で短絡が発生した場合、短絡電流Ｉ１１、Ｉ１２がポイントＰ４に向けて流れる。このとき、スイッチユニット３０ａは、過電流を検出し且つ隣りのスイッチユニット３０ｂの電流方向（非制御対象の第１電流方向）とは異なる電流方向（制御対象の第２電流方向）を検出するので、ＩＰＤ３３のＦＥＴＱ１のオンを維持し且つＩＰＤ３４のＦＥＴＱ２をオフする。また、スイッチユニット３０ｂは、過電流を検出し且つ隣りのスイッチユニット３０ａの電流方向（非制御対象の第２電流方向）とは異なる電流方向（制御対象の第１電流方向）を検出するので、ＩＰＤ３３のＦＥＴＱ１をオフし且つＩＰＤ３４のＦＥＴＱ２のオンを維持する。スイッチユニット３０ａ、３０ｂ以外のスイッチユニット３０は、隣接するスイッチユニット３０間において上述のような電流方向が異なることがないので、ＦＥＴＱ１、Ｑ２のオンを維持する。これにより、電源装置１は、短絡したポイントＰ４を電源回路１ｃから電気的に切り離すことができ、電源１ａ、１ｂから負荷部２に電力を供給することができる。
【００４３】
実施形態に係る電源装置１は、図９に示すように、ＩＰＤ３３及びＩＰＤ３４の接続部３５と負荷部２との間に位置するポイントＰ５で短絡が発生した場合、短絡電流Ｉ１３、Ｉ１４がポイントＰ５に向けて流れる。このとき、スイッチユニット３０ａは、自らのＦＥＴＱ１に流れる電流方向（制御対象の第１電流方向）と隣りのスイッチユニット３０ｃのＦＥＴＱ２（非制御対象の第２電流方向）に流れる電流方向とが同じ方向であるため、自らのＦＥＴＱ１のオンを維持する。また、スイッチユニット３０ａは、自らのＦＥＴＱ２に流れる電流方向（制御対象の第２電流方向）と隣りのスイッチユニット３０ｂのＦＥＴＱ１に流れる電流方向（非制御対象の第１電流方向）とが同じ方向であるため、自らのＦＥＴＱ２のオンを維持する。
【００４４】
スイッチユニット３０ｂは、自らのＦＥＴＱ１に流れる電流方向（制御対象の第１電流方向）と隣りのスイッチユニット３０ａのＦＥＴＱ２に流れる電流方向（非制御対象の第２電流方向）とが同じ方向であるが、自らのＦＥＴＱ１に流れる電流方向（制御対象の第１電流方向）と隣の隣（先隣）のスイッチユニット３０ｃのＦＥＴＱ２に流れる電流方向（非制御対象の第２電流方向）とが異なるため、自らのＦＥＴＱ１をオフする。
【００４５】
同様に、スイッチユニット３０ｃは、自らのＦＥＴＱ２に流れる電流方向（制御対象の第２電流方向）と隣りのスイッチユニット３０ａのＦＥＴＱ１に流れる電流方向（非制御対象の第１電流方向）とが同じ方向であるが、自らのＦＥＴＱ２に流れる電流方向（制御対象の第２電流方向）と隣の隣（先隣）のスイッチユニット３０ｂのＦＥＴＱ１（非制御対象の第１電流方向）に流れる電流方向とが異なるため、自らのＦＥＴＱ２をオフする。このように、各スイッチユニット３０は、自らのＦＥＴＱ１、Ｑ２に流れる電流方向と、隣接するスイッチユニット３０のＦＥＴＱ１、Ｑ２に流れる電流方向とに基づいて自らのＦＥＴＱ１、Ｑ２をオフする。これにより、電源装置１は、ＩＰＤ３３及びＩＰＤ３４の接続部３５と負荷部２との間に位置するポイントＰ５で短絡が発生した場合でも、短絡したポイントＰ５を電源回路１ｃから電気的に切り離すことができ、電源１ａ、１ｂからその他の負荷部２に電力を供給することができる。
【００４６】
比較例に係る電源装置１Ｑは、スイッチユニット３０ｒ等を介して消費電力が大きい負荷部９７に電力を供給するので、複数のスイッチユニット３０ｒ、３０ｓ、３０ｔ等が設置された場合、電線９９に流れる電流が大きくなる。このため、電源装置１Ｑは、電線９９を太くし遮断部９１、９２を大電流に対応させる必要がある。
【００４７】
これに対して、実施形態に係る電源装置１は、スイッチユニット３０を介してＥＣＵやセンサ等の消費電力が小さい負荷部２に電力を供給するので、比較例に係る電源装置１Ｑよりも電線部１０に流れる電流を小さくすることができる。これにより、実施形態に係る電源装置１は、電線部１０の電線を細くすることができると共に、ＩＰＤ３３、３４を小電流に対応したものを使用することができ、搭載スペースの増加や製造コストの増加を抑制できる。
【００４８】
比較例に係る電源装置１Ｑは、遮断部９１、９２がオフの場合、制御部９６に電力を供給することができない可能性がある。これに対して実施形態に係る電源装置１は、ＦＥＴＱ１のボディダイオードＤ１及びＦＥＴＱ２のボディダイオードＤ２がＣＰＵ３６に通電する方向に配置されているので、スイッチユニット３０を電源１ａ、１ｂに接続すればＦＥＴＱ１、Ｑ２のオンオフに関係なくＣＰＵ３６に電力を供給することができる。
【００４９】
以上のように、実施形態に係る電源装置１は、電源１ａ、１ｂと、電源回路１ｃと、ＣＰＵ３６とを備える。電源１ａ、１ｂは、電力を供給する。電源回路１ｃは、電源１ａ、１ｂに接続され、スイッチユニット３０を複数含んで構成される。複数のスイッチユニット３０は、電源１ａ、１ｂから供給される電力の電流を通電又は遮断する。ＣＰＵ３６は、スイッチユニット３０のスイッチＳＷ１、ＳＷ２をオンオフ制御し電源回路１ｃを制御する。複数のスイッチユニット３０は、スイッチＳＷ１と、スイッチＳＷ２と、接続部３５とを含んで構成される。スイッチＳＷ１は、ＦＥＴＱ１と、電流センサ３３ａとを有する。ＦＥＴＱ１は、電源回路１ｃにおいて一方側から流れる電流を通電又は遮断する。電流センサ３３ａは、ＦＥＴＱ１に流れる電流を検出する。スイッチＳＷ２は、ＦＥＴＱ２と、電流センサ３４ａとを有する。ＦＥＴＱ２は、ＦＥＴＱ１に接続され、電源回路１ｃにおいて他方側から流れる電流を通電又は遮断する。電流センサ３４ａは、ＦＥＴＱ２に流れる電流を検出する。接続部３５は、ＦＥＴＱ１及びＦＥＴＱ２の間に負荷部２を接続する。各ＣＰＵ３６は、複数のスイッチユニット３０において、各電流センサ３３ａにより検出された検出結果、及び、各電流センサ３４ａにより検出された検出結果に基づいて電源回路１ｃの各スイッチユニット３０を制御する。
【００５０】
この構成により、電源装置１は、電源回路１ｃに短絡が発生した場合に、短絡箇所に係るスイッチユニット３０のスイッチＳＷ１、ＳＷ２を遮断しその他のスイッチユニット３０のスイッチＳＷ１、ＳＷ２を通電させることができる。これにより、電源装置１は、電源回路１ｃに短絡が発生した場合に短絡箇所を電源回路１ｃから電気的に切り離し短絡箇所以外を閉回路とすることができ、閉回路に接続される負荷部２に電力を適正に供給することができる。この結果、電源装置１は、耐障害性（フォールトトレランス）を向上できる。
【００５１】
上記電源装置１において、制御対象のスイッチユニット３０は、非制御対象のスイッチユニット３０と通信可能な制御対象の通信ＩＣ３２を含んで構成される。制御対象の電流センサ３３ａは、制御対象のＦＥＴＱ１に流れる電流の電流量、及び、制御対象のＦＥＴＱ１に流れる電流の方向である制御対象の第１電流方向を検出する。制御対象の電流センサ３４ａは、制御対象のＦＥＴＱ２に流れる電流の電流量、及び、制御対象のＦＥＴＱ２に流れる電流の方向である制御対象の第２電流方向を検出する。制御対象の通信ＩＣ３２は、非制御対象のスイッチユニット３０の非制御対象のＦＥＴＱ１に流れる電流の方向である非制御対象の第１電流方向、及び、非制御対象のスイッチユニット３０の非制御対象のＦＥＴＱ２に流れる電流の方向である非制御対象の第２電流方向を受信する。ＣＰＵ３６は、制御対象のＦＥＴＱ１の電流量、制御対象の第１電流方向、及び、非制御対象の第２電流方向に基づいて制御対象のＦＥＴＱ１をオンオフ制御し、且つ、制御対象のＦＥＴＱ２の電流量、制御対象の第２電流方向、及び、非制御対象の第１電流方向に基づいて制御対象のＦＥＴＱ２をオンオフ制御する。この構成により、電源装置１は、電流が流れる方向及び電流量に基づいて短絡を判定し、判定結果に基づいてＦＥＴＱ１、Ｑ２をオフし電源回路１ｃの短絡箇所に流れる電流を遮断することができる。
【００５２】
上記電源装置１においてＣＰＵ３６は、制御対象のＦＥＴＱ１に過電流が流れ且つ制御対象のＦＥＴＱ１の第１電流方向とは異なる非制御対象のＦＥＴＱ２の第２電流方向が含まれる場合、制御対象のＦＥＴＱ１をオフする。また、ＣＰＵ３６は、制御対象のＦＥＴＱ２に過電流が流れ且つ制御対象のＦＥＴＱ２の第２電流方向とは異なる非制御対象のＦＥＴＱ１の第１電流方向が含まれる場合、制御対象のＦＥＴＱ２をオフする。この構成により、電源装置１は、過電流が流れた際に電流方向が異なる場合、制御対象のＦＥＴＱ１、Ｑ２をオフし電源回路１ｃの短絡箇所に流れる電流を遮断することができる。
【００５３】
〔変形例〕
次に、実施形態の変形例について説明する。図１０は、実施形態の第１変形例に係るスイッチユニット３０Ａの構成例を示す回路図である。なお、以下の変形例では、実施形態と同等の構成要素には同じ符号を付し、その詳細な説明を省略する。スイッチユニット３０Ａは、短絡検出部を備える点で実施形態に係るスイッチユニット３０と異なる。スイッチユニット３０Ａは、図１０に示すように、５Ｖ電源３１と、スイッチＳＷ１と、スイッチＳＷ２と、接続部３５と、ＣＰＵ３６とを含んで構成される。スイッチＳＷ１は、ＩＰＤ３３と、第１短絡検出部３３ｃとを有する。スイッチＳＷ２は、ＩＰＤ３４と、第２短絡検出部３４ｃとを有する。
【００５４】
第１短絡検出部３３ｃは、電源回路１ｃの短絡を検出するものである。第１短絡検出部３３ｃは、ＦＥＴＱ１のソース端子側から抵抗Ｒ３を介して電力が供給される電線Ｌ２を含んで構成される。電線Ｌ２は、ＣＰＵ３６に接続されている。第１短絡検出部３３ｃは、ＦＥＴＱ１のソース端子側で短絡が発生していない場合、電源電圧ＶＢと同等の電圧をＣＰＵ３６に出力する。一方、第１短絡検出部３３ｃは、ＦＥＴＱ１のソース端子側で短絡が発生した場合、０Ｖと同等の電圧をＣＰＵ３６に出力する。ＣＰＵ３６は、制御対象の第１短絡検出部３３ｃから出力された電圧に基づいて短絡を判定する。ＣＰＵ３６は、例えば、制御対象の第１短絡検出部３３ｃから電源電圧ＶＢと同等の電圧が出力された場合、短絡が発生していないと判定する。ＣＰＵ３６は、制御対象の第１短絡検出部３３ｃから０Ｖと同等の電圧が出力された場合、制御対象のＦＥＴＱ１のソース端子側で短絡が発生していると判定する。
【００５５】
ＣＰＵ３６は、制御対象の第１短絡検出部３３ｃにより検出された短絡結果、及び、制御対象の電流センサ３３ａにより検出された電流量に基づいて制御対象のＦＥＴＱ１をオフする。ＣＰＵ３６は、例えば、制御対象の電流センサ３３ａにより過電流が検出され、且つ、制御対象の第１短絡検出部３３ｃにより短絡が検出された場合、制御対象のＦＥＴＱ１をオフする。一方、ＣＰＵ３６は、制御対象の電流センサ３３ａにより過電流が検出されない場合、又は、制御対象の第１短絡検出部３３ｃにより短絡が検出されない場合、制御対象のＦＥＴＱ１をオフしない。
【００５６】
同様に、第２短絡検出部３４ｃは、電源回路１ｃの短絡を検出するものである。第２短絡検出部３４ｃは、ＦＥＴＱ２のソース端子側から抵抗Ｒ５を介して電力が供給される電線Ｌ４を含んで構成される。電線Ｌ４は、ＣＰＵ３６に接続されている。第２短絡検出部３４ｃは、ＦＥＴＱ１のソース端子側で短絡が発生していない場合、電源電圧ＶＢと同等の電圧をＣＰＵ３６に出力する。第２短絡検出部３４ｃは、ＦＥＴＱ１のソース端子側で短絡が発生した場合、０Ｖと同等の電圧をＣＰＵ３６に出力する。ＣＰＵ３６は、制御対象の第２短絡検出部３４ｃから出力された電圧に基づいて短絡を判定する。ＣＰＵ３６は、例えば、制御対象の第２短絡検出部３４ｃから電源電圧ＶＢと同等の電圧が出力された場合、短絡が発生していないと判定する。ＣＰＵ３６は、制御対象の第２短絡検出部３４ｃから０Ｖと同等の電圧が出力された場合、短絡が発生していると判定する。
【００５７】
ＣＰＵ３６は、制御対象の第２短絡検出部３４ｃにより検出された短絡結果、及び、制御対象の電流センサ３４ａにより検出された電流量に基づいてＦＥＴＱ２をオフする。ＣＰＵ３６は、例えば、制御対象の電流センサ３４ａにより過電流が検出され且つ制御対象の第２短絡検出部３４ｃにより短絡が検出された場合、制御対象のＦＥＴＱ２をオフする。ＣＰＵ３６は、制御対象の電流センサ３４ａにより過電流が検出されない場合、又は、制御対象の第２短絡検出部３４ｃにより短絡が検出されない場合、制御対象のＦＥＴＱ２をオフしない。
【００５８】
以上のように、実施形態の第２変形例に係るスイッチユニット３０Ａにおいて、制御対象のスイッチＳＷ１は、電源回路１ｃの短絡を検出する制御対象の第１短絡検出部３３ｃを有する。制御対象のスイッチＳＷ２は、電源回路１ｃの短絡を検出する制御対象の第２短絡検出部３４ｃを有する。制御対象の電流センサ３３ａは、制御対象のＦＥＴＱ１に流れる電流の電流量を検出する。制御対象の電流センサ３４ａは、制御対象のＦＥＴＱ２に流れる電流の電流量を検出する。ＣＰＵ３６は、制御対象の電流センサ３３ａにより検出された電流量、及び、制御対象の第１短絡検出部３３ｃにより検出された短絡結果に基づいて制御対象のＦＥＴＱ１をオフし、且つ、制御対象の電流センサ３４ａにより検出された電流量、及び、制御対象の第２短絡検出部３４ｃにより検出された短絡結果に基づいて制御対象のＦＥＴＱ２をオフする。この構成により、スイッチユニット３０Ａは、過電流が流れた際に短絡を検出した場合、制御対象のＦＥＴＱ１、Ｑ２をオフし電源回路１ｃの短絡箇所に流れる電流を遮断することができる。
【００５９】
次に、実施形態の第２変形例に係るスイッチユニット３０Ｂについて説明する。図１１は、実施形態の第２変形例に係るスイッチユニット３０Ｂの構成例を示す回路図である。スイッチユニット３０Ｂは、短絡検出部を備える点で実施形態に係るスイッチユニット３０と異なる。スイッチユニット３０Ｂは、図１１に示すように、スイッチＳＷ１と、スイッチＳＷ２と、接続部３５とを含んで構成される。スイッチＳＷ１は、ＩＰＤ３３と、第１電流判定部３７ａと、第１短絡検出部３３ｄと、ＩＰＤ制御部３７ｂとを有する。スイッチＳＷ２は、ＩＰＤ３４と、第２電流判定部３７ｃと、第２短絡検出部３４ｄと、ＩＰＤ制御部３７ｄとを有する。
【００６０】
スイッチＳＷ１において、第１電流判定部３７ａは、過電流を判定するものである。第１電流判定部３７ａは、電源３７ｅと、比較器３７ｆとを有する。電源３７ｅは、一定の電圧を印加するものである。電源３７ｅは、比較器３７ｆの第１入力端子に接続され、当該第１入力端子に一定の電圧を印加する。電流センサ３３ａは、比較器３７ｆの第２入力端子に接続され、当該第２入力端子に出力電流に対応した電圧を出力する。比較器３７ｆは、出力端子が抵抗Ｒ１５を介してＦＥＴＱ６のゲート端子に接続されている。比較器３７ｆは、電源３７ｅにより印加される印加電圧と、電流センサ３３ａから出力される出力電流に対応した電圧とを比較し、出力電流に対応した電圧が印加電圧以上である場合、ＦＥＴＱ１に過電流が流れていると判定し、ＩＰＤ制御部３７ｂのＦＥＴＱ６をオンしてＦＥＴＱ１をオフする。一方、比較器３７ｆは、出力電流に対応した電圧が印加電圧未満である場合、ＦＥＴＱ１に過電流が流れていないと判定し、ＩＰＤ制御部３７ｂのＦＥＴＱ６をオフしてＦＥＴＱ１をオンする。
【００６１】
第１短絡検出部３３ｄは、電源回路１ｃの短絡を検出するものである。第１短絡検出部３３ｄは、ＦＥＴＱ５を有する。ＦＥＴＱ５は、Ｐチャネル型のＭＯＳＦＥＴであり、ドレイン端子が抵抗Ｒ９を介してＦＥＴＱ６のゲート端子に接続され、ソース端子がＦＥＴＱ１のドレイン端子に接続され且つ抵抗Ｒ８を介してＦＥＴＱ１のソース端子に接続され、ゲート端子が抵抗Ｒ７を介してＦＥＴＱ１のソース端子に接続されている。第１短絡検出部３３ｄは、ＦＥＴＱ１のソース端子側で短絡が発生した場合、ＦＥＴＱ５をオンする。これにより、第１短絡検出部３３ｄは、ＩＰＤ制御部３７ｂのＦＥＴＱ６をオンしてＦＥＴＱ１をオフする。一方、第１短絡検出部３３ｄは、ＦＥＴＱ１のソース端子側で短絡が発生していない場合、ＦＥＴＱ５をオフする。これにより、第１短絡検出部３３ｄは、ＩＰＤ制御部３７ｂのＦＥＴＱ６をオフしてＦＥＴＱ１をオンする。
【００６２】
ＩＰＤ制御部３７ｂは、ＦＥＴＱ１を制御するものである。ＩＰＤ制御部３７ｂは、ＦＥＴＱ６を有する。ＦＥＴＱ６は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレイン端子がＩＰＤ３３に接続され、ソース端子がグランドに接続され、ゲート端子が第１電流判定部３７ａ及び第１短絡検出部３３ｄに接続されている。具体的には、ＦＥＴＱ６は、ドレイン端子が駆動部３３ｂに接続され、ゲート端子が比較器３７ｆの出力端子及びＦＥＴＱ５のドレイン端子に接続されている。ＦＥＴＱ６は、ドレイン端子及び駆動部３３ｂの接続部が抵抗Ｒ１０を介して接続線Ｌｆに接続されている。
【００６３】
ＩＰＤ制御部３７ｂは、制御対象の第１電流判定部３７ａが過電流を検出した場合、ＦＥＴＱ６をオンすることで制御対象のＦＥＴＱ１をオフし当該制御対象のＦＥＴＱ１に流れる電流を遮断する。一方、ＩＰＤ制御部３７ｂは、制御対象の第１電流判定部３７ａが過電流を検出していない場合、ＦＥＴＱ６をオフすることで制御対象のＦＥＴＱ１をオンし当該制御対象のＦＥＴＱ１に流れる電流を遮断しない。ＩＰＤ制御部３７ｂは、制御対象の第１短絡検出部３３ｄが短絡を検出した場合、ＦＥＴＱ６をオンすることで制御対象のＦＥＴＱ１をオフし当該制御対象のＦＥＴＱ１に流れる電流を遮断する。一方、ＩＰＤ制御部３７ｂは、制御対象の第１短絡検出部３３ｄが短絡を検出していない場合、ＦＥＴＱ６をオフすることで制御対象のＦＥＴＱ１をオンし当該制御対象のＦＥＴＱ１に流れる電流を遮断しない。このように、スイッチユニット３０Ｂは、制御対象の電流センサ３３ａにより検出された過電流、又は、制御対象の第１短絡検出部３３ｄにより検出された短絡結果のいずれか一方に基づいて制御対象のＦＥＴＱ１をオフする。
【００６４】
スイッチＳＷ２において、第２電流判定部３７ｃは、過電流を判定するものである。第２電流判定部３７ｃは、電源３７ｇと、比較器３７ｈとを有する。電源３７ｇは、一定の電圧を印加するものである。電源３７ｇは、比較器３７ｈの第１入力端子に接続され、当該第１入力端子に一定の電圧を印加する。電流センサ３４ａは、比較器３７ｈの第２入力端子に接続され、当該第２入力端子に出力電流に対応した電圧を出力する。比較器３７ｈは、出力端子が抵抗Ｒ１６を介してＦＥＴＱ８のゲート端子に接続されている。比較器３７ｈは、電源３７ｇにより印加される印加電圧と、電流センサ３４ａから出力される出力電流に対応した電圧とを比較し、出力電流に対応した電圧が印加電圧以上である場合、ＦＥＴＱ２に過電流が流れていると判定しＩＰＤ制御部３７ｄのＦＥＴＱ８をオンしてＦＥＴＱ２をオフする。一方、比較器３７ｈは、出力電流に対応した電圧が印加電圧未満である場合、ＦＥＴＱ２に過電流が流れていないと判定しＩＰＤ制御部３７ｄのＦＥＴＱ８をオフしてＦＥＴＱ２をオンする。
【００６５】
第２短絡検出部３４ｄは、電源回路１ｃの短絡を検出するものである。第２短絡検出部３４ｄは、ＦＥＴＱ７を有する。ＦＥＴＱ７は、Ｐチャネル型のＭＯＳＦＥＴであり、ドレイン端子が抵抗Ｒ１３を介してＦＥＴＱ８のゲート端子に接続され、ソース端子がＦＥＴＱ２のドレイン端子に接続され且つ抵抗Ｒ１２を介してＦＥＴＱ２のソース端子に接続され、ゲート端子が抵抗Ｒ１１を介してＦＥＴＱ２のソース端子に接続されている。第２短絡検出部３４ｄは、ＦＥＴＱ２のソース端子側で短絡が発生した場合、ＦＥＴＱ７をオンする。これにより、第２短絡検出部３４ｄは、ＩＰＤ制御部３７ｄのＦＥＴＱ８をオンしてＦＥＴＱ２をオフする。一方、第２短絡検出部３４ｄは、ＦＥＴＱ２のソース端子側で短絡が発生していない場合、ＦＥＴＱ７をオフする。これにより、第２短絡検出部３４ｄは、ＩＰＤ制御部３７ｄのＦＥＴＱ８をオフしてＦＥＴＱ２をオンする。
【００６６】
ＩＰＤ制御部３７ｄは、ＦＥＴＱ２を制御するものである。ＩＰＤ制御部３７ｄは、ＦＥＴＱ８を有する。ＦＥＴＱ８は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレイン端子がＩＰＤ３４に接続され、ソース端子がグランドに接続され、ゲート端子が第２電流判定部３７ｃ及び第２短絡検出部３４ｄに接続されている。具体的には、ＦＥＴＱ８は、ドレイン端子が駆動部３４ｂに接続され、ゲート端子が比較器３７ｈの出力端子及びＦＥＴＱ７のドレイン端子に接続されている。ＦＥＴＱ８は、ドレイン端子及び駆動部３４ｂの接続部が抵抗Ｒ１４を介して接続線Ｌｆに接続されている。
【００６７】
ＩＰＤ制御部３７ｄは、制御対象の第２電流判定部３７ｃが過電流を検出した場合、ＦＥＴＱ８をオンすることで制御対象のＦＥＴＱ２をオフし当該制御対象のＦＥＴＱ２に流れる電流を遮断する。一方、ＩＰＤ制御部３７ｄは、制御対象の第２電流判定部３７ｃが過電流を検出していない場合、ＦＥＴＱ８をオフして制御対象のＦＥＴＱ２をオンし当該制御対象のＦＥＴＱ２を遮断しない。ＩＰＤ制御部３７ｄは、制御対象の第２短絡検出部３４ｄが短絡を検出した場合、ＦＥＴＱ８をオンすることで制御対象のＦＥＴＱ２をオフし当該制御対象のＦＥＴＱ２に流れる電流を遮断する。一方、ＩＰＤ制御部３７ｄは、制御対象の第２短絡検出部３４ｄが短絡を検出していない場合、ＦＥＴＱ８をオフすることで制御対象のＦＥＴＱ２をオンし当該制御対象のＦＥＴＱ２に流れる電流を遮断しない。このように、スイッチユニット３０Ｂは、制御対象の電流センサ３４ａにより検出された過電流、又は、制御対象の第２短絡検出部３４ｄにより検出された短絡結果のいずれか一方に基づいて制御対象のＦＥＴＱ２をオフする。
【００６８】
以上のように、実施形態の第３変形例に係るスイッチユニット３０Ｂにおいて、制御対象のスイッチＳＷ１は、電源回路１ｃの短絡を検出する制御対象の第１短絡検出部３３ｄを有する。制御対象のスイッチＳＷ２は、電源回路１ｃの短絡を検出する制御対象の第２短絡検出部３４ｄを有する。制御対象の電流センサ３３ａは、制御対象のＦＥＴＱ１に流れる電流の電流量を検出する。制御対象の電流センサ３４ａは、制御対象のＦＥＴＱ２に流れる電流の電流量を検出する。ＩＰＤ制御部３７ｂは、制御対象の電流センサ３３ａにより検出された電流量、又は、制御対象の第１短絡検出部３３ｄにより検出された短絡結果のいずれか一方に基づいて制御対象のＦＥＴＱ１をオフする。ＩＰＤ制御部３７ｄは、制御対象の電流センサ３４ａにより検出された電流量、又は、制御対象の第２短絡検出部３４ｄにより検出された短絡結果のいずれか一方に基づいて制御対象のＦＥＴＱ２をオフする。この構成により、スイッチユニット３０Ｂは、過電流が流れた場合、制御対象のＦＥＴＱ１、Ｑ２をオフし電源回路１ｃに流れる電流を遮断することができる。また、スイッチユニット３０Ｂは、短絡を検出した場合、制御対象のＦＥＴＱ１、Ｑ２をオフし電源回路１ｃに流れる電流を遮断することができる。
【００６９】
次に、実施形態の第３変形例に係る電源装置１Ａについて説明する。図１２は、実施形態の第３変形例に係る電源装置１Ａの構成例を示す模式図である。第３変形例に係る電源装置１Ａは、電源回路１ｄの接続形態が実施形態に係る電源装置１とは異なる。第３変形例に係る電源装置１Ａは、図１２に示すように、電源１ａと、電源１ｂと、電源回路１ｄとを備える。
【００７０】
電源１ａは、正極が電源回路１ｄに接続され、負極が車両のボディに接続されることによりボディアースされ、電源回路１ｄの負荷部２に電力を供給する。電源１ｂは、正極が電源回路１ｄに接続され、負極が車両のボディに接続されることによりボディアースされ、電源回路１ｄの負荷部２に電力を供給する。
【００７１】
電源回路１ｄは、電線部１０と、複数のスイッチユニット３０とを含んで構成される。電線部１０は、１つの電流経路１１を有する。この電流経路１１は、一端が電源１ａの正極に接続され、他端が電源１ｂの正極に接続され、線状に形成されている。電流経路１１は、電源１ａ、１ｂから供給される電力の電流を流す。スイッチユニット３０は、電流経路１１に設けられ、当該電流経路１１を介して負荷部２に流れる電流を通電又は遮断する。
【００７２】
以上のように、第３変形例に係る電源装置１Ａにおいて、電源回路１ｄは、線状に形成された電流経路１１を有する。電流経路１１は、一端が電源１ａの正極に接続され、他端が電源１ｂの正極に接続される。この構成により、電源装置１Ａは、電流経路１１に接続される負荷部２に電力を供給することができる。
【００７３】
次に、実施形態の第４変形例に係る電源装置１Ｂについて説明する。図１３は、実施形態に係るの第４変形例に係る電源装置１Ｂの構成例を示す模式図である。第４変形例に係る電源装置１Ｂは、電源回路１ｅの接続形態が実施形態に係る電源装置１とは異なる。第４変形例に係る電源装置１Ｂは、図１３に示すように、電源１ａと、電源１ｂと、電源回路１ｅとを備える。
【００７４】
電源１ａは、正極が電源回路１ｅに接続され、負極が車両のボディに接続されることによりボディアースされ、電源回路１ｅの負荷部２に電力を供給する。電源１ｂは、正極が電源回路１ｅに接続され、負極が車両のボディに接続されることによりボディアースされ、電源回路１ｅの負荷部２に電力を供給する。
【００７５】
電源回路１ｅは、電線部１０と、複数のスイッチユニット３０とを含んで構成される。電線部１０は、環状部１５と、冗長部１６とを有する。環状部１５は、電流経路１１、１２により環状に形成されている。電流経路１１は、一端が電源１ａの正極に接続され、他端が電源１ｂの正極に接続されている。電流経路１２は、一端が電源１ａの正極に接続され、他端が電源１ｂの正極に接続されている。電流経路１１、１２は、環状の閉塞回路を形成している。
【００７６】
冗長部１６は、環状部１５の内側に設けられ、電流経路１３、１４により線状に形成されている。電流経路１３は、一端１３ａが隣り合うスイッチユニット３０の間に接続され、他端１３ｂが隣り合う他のスイッチユニット３０の間に接続されている。電流経路１３には、２つのスイッチ４が設けられている。スイッチ４は、電流経路１３に流れる電流を通電又は遮断する。
【００７７】
電流経路１４は、冗長部１６の内側で電流経路１３と交差して配置されている。電流経路１４は、一端１４ａが隣り合うスイッチユニット３０の間に接続され、他端１４ｂが隣り合う他のスイッチユニット３０の間に接続されている。電流経路１４の一端１４ａ及び他端１４ｂは、電流経路１３の一端１３ａ及び他端１３ｂとは異なる位置に接続されている。電流経路１４には、２つのスイッチ４が設けられている。スイッチ４は、電流経路１４に流れる電流を通電又は遮断する。スイッチユニット３０は、環状部１５の電流経路１１、１２に設けられ、当該電流経路１１、１２を介して負荷部２に流れる電流を通電又は遮断する。
【００７８】
以上のように、第４変形例に係る電源装置１Ｂにおいて、電源回路１ｅは、環状部１５と、冗長部１６とを有する。環状部１５は、電流経路１１、１２により環状に形成されている。冗長部１６は、環状部１５の内側に設けられ、電流経路１３、１４により線状に形成されている。この構成により、電源装置１Ｂは、環状部１５に短絡や断線等により障害は発生しても、冗長部１６を介して負荷部２に電力を供給することができ、耐障害性を向上できる。
【００７９】
次に、実施形態の第５変形例に係る電源装置１Ｃについて説明する。図１４は、実施形態に係るの第５変形例に係る電源装置１Ｃの構成例を示す模式図である。第５変形例に係る電源装置１Ｃは、負荷部（ＥＣＵ、センサ）２が電気接続箱（ジャンクションボックス）としてのＪ／Ｂ６を介してスイッチユニット３０の接続部３５に接続される点で実施形態に係る電源装置１とは異なる。Ｊ／Ｂ６は、電源１ａ、１ｂから供給される電力を各負荷部２に分配するものである。第５変形例に係る電源装置１Ｃは、例えば、図１４に示すように、各負荷部（センサ、ＥＣＵ）２がＪ／Ｂ６に接続され、当該Ｊ／Ｂ６がスイッチユニット３０の接続部３５に接続されている。このように、電源装置１Ｃは、スイッチユニット３０の接続部３５にＪ／Ｂ６を接続し、当該Ｊ／Ｂ６に負荷部２を接続してもよい。
【００８０】
なお、上記説明において、ＣＰＵ３６は、スイッチユニット３０毎にそれぞれのスイッチユニット３０の内部に設ける例について説明したが、これに限定されない。ＣＰＵ３６は、共通の制御部としてスイッチユニット３０の外部に設けてもよい。ＣＰＵ３６は、例えば、共通の制御部としてスイッチユニット３０の外部に１つ又は複数設け、当該ＣＰＵ３６により複数のスイッチユニット３０を制御するようにしてもよい。
【００８１】
ＦＥＴＱ１〜Ｑ８は、ＭＯＳＦＥＴである例について説明したが、これに限定されず、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等のその他のスイッチ素子であってもよい。
【００８２】
電源１ａは、直流電力を蓄電可能な蓄電池である例について説明したが、これに限定されず、電力を供給可能なものであればよく、例えば、オルタネータ等の発電機、ＤＣ／ＤＣコンバータ等の電圧変換器等であってもよい。
【００８３】
スイッチＳＷ１は、ＩＰＤ３３を備える例を挙げて説明したが、これに限定されず、短絡を検出して電流を遮断可能な構成であればその他の構成であってもよい。スイッチＳＷ１は、例えば、機械式リレー及び電流センサを備え、当該電流センサの検出結果に基づいて短絡を検出し機械式リレーにより電流を遮断してもよい。スイッチＳＷ２も同様である。
【符号の説明】
【００８４】
１、１Ａ、１Ｂ  電源装置
１ａ、１ｂ  電源
１ｃ、１ｄ、１ｅ  電源回路
２  負荷部
３０、３０Ａ、３０Ｂ  スイッチユニット
３２  通信ＩＣ（通信部）
３３ａ  電流センサ（第１電流検出部）
３４ａ  電流センサ（第２電流検出部）
３３ｃ、３３ｄ  第１短絡検出部
３４ｃ、３４ｄ  第２短絡検出部
３５  接続部
３６  ＣＰＵ（制御部）
３７ｂ  ＩＰＤ制御部（制御部）
Ｑ１  ＦＥＴ（第１電流遮断部）
Ｑ２  ＦＥＴ（第２電流遮断部）
ＳＷ１  スイッチ（第１スイッチ）
ＳＷ２  スイッチ（第２スイッチ）
【図１】
2020120479.tif 000003
【図２】
2020120479.tif 000004
【図３】
2020120479.tif 000005
【図４】
2020120479.tif 000006
【図５】
2020120479.tif 000007
【図６】
2020120479.tif 000008
【図７】
2020120479.tif 000009
【図８】
2020120479.tif 000010
【図９】
2020120479.tif 000011
【図１０】
2020120479.tif 000012
【図１１】
2020120479.tif 000013
【図１２】
2020120479.tif 000014
【図１３】
2020120479.tif 000015
【図１４】
2020120479.tif 000016