(57)【要約】【課題】スイッチング回路において生じうる問題を解決可能なスイッチング回路を提供する。【解決手段】ハイサイドトランジスタＭＨは入力ライン１０２とスイッチングライン１０４の間に設けられる。ハイサイドドライバ１２２はハイサイドトランジスタＭＨを駆動する。第１キャパシタＣ１は、ハイサイドドライバ１２２の下側電源端子１４０とスイッチングライン１０４の間に設けられる。第１キャパシタＣ１の一端には、負電源電圧−ＶＤＤが間欠的に印加される。【選択図】図２
2020120417.tif 000002
【特許請求の範囲】
【請求項１】
入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ハイサイドドライバの下側電源端子と前記スイッチングラインの間に設けられた第１キャパシタと、
を備え、
前記第１キャパシタの一端に負電源電圧が間欠的に印加されることを特徴とするスイッチング回路。
【請求項２】
前記負電源電圧が供給される負電源ラインと前記第１キャパシタの前記一端の間に設けられ、前記ハイサイドトランジスタがオンの期間、遮断するスイッチをさらに備えることを特徴とする請求項１に記載のスイッチング回路。
【請求項３】
前記スイッチはノーマリオンデバイスで構成され、
前記スイッチの制御端子に、電源電圧と前記負電源電圧の間をスイングするパルス信号を印加するサブドライバをさらに備えることを特徴とする請求項２に記載のスイッチング回路。
【請求項４】
前記ハイサイドドライバの入力電圧を生成する第１レベルシフタをさらに備え、
前記ハイサイドドライバ、前記第１レベルシフタ、前記スイッチおよび前記サブドライバは、素子分離されていることを特徴とする請求項３に記載のスイッチング回路。
【請求項５】
前記スイッチングラインと接地ラインの間に設けられたローサイドトランジスタと、
前記ローサイドトランジスタを駆動するローサイドドライバと、
前記ローサイドドライバの下側電源端子と前記接地ラインの間に設けられた第２キャパシタと、
をさらに備え、
前記第２キャパシタの一端に前記負電源電圧が定常的に供給されることを特徴とする請求項１から４のいずれかに記載のスイッチング回路。
【請求項６】
前記ハイサイドトランジスタはノーマリオン型のデバイスであることを特徴とする請求項１から５のいずれかに記載のスイッチング回路。
【請求項７】
ひとつの半導体基板に一体集積化されることを特徴とする請求項１から６のいずれかに記載のスイッチング回路。
【請求項８】
入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、
前記ハイサイドトランジスタを駆動するハイサイドドライバと、
前記ハイサイドドライバの下側電源電圧を生成する負電圧のブートストラップ回路と、
を備えることを特徴とするスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング回路に関する。
【背景技術】
【０００２】
ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、モータドライバ、インバータ回路は、直流電圧を受け、矩形電圧を発生するスイッチング回路を備える。図１は、スイッチング回路の回路図である。スイッチング回路２Ｒは、パワートランジスタであるハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬと、ハイサイドドライバ１２およびローサイドドライバ１４と、コントローラ１６と、を備える。ハイサイドドライバ１２およびローサイドドライバ１４は、コントローラ１６からのパルス信号ＳＨ，ＳＬに応じて、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを駆動する。
【０００３】
近年、パワートランジスタとして、従来のシリコンＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）よりも大電力・高効率・小型化であるＳｉＣ（炭化ケイ素）やＧａＮ（窒化ガリウム）などの化合物半導体のデバイスの開発が進められている。
【０００４】
化合物半導体（特にＧａＮ）のパワートランジスタは、そのデバイス構造上、ノーマリオフ型の製造が難しいことから、ノーマリオン型（デプレッション型ともいう）が主流である。ノーマリオフ型（エンハンスメント型）のデバイスの開発も進められているが、ゲートソース間しきい値電圧ＶＧＳ（ｔｈ）が２Ｖ以下にとどまっており、入力電圧が百Ｖを超えるようなシステムにおいては実質的にノーマリオンデバイスとみなすことができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
（第１の課題）
ノーマリオン型のパワートランジスタを確実にオフするためには、そのゲートに、そのソース電位よりも低い電圧を印加する必要がある。
【０００６】
スイッチング回路２Ｒがローレベル、すなわち０Ｖを出力する状態（ロー出力状態）を考える。ロー出力状態では、ハイサイドトランジスタＭＨのゲートに、そのソース電圧（すなわちスイッチング電圧ＶＳＷ＝０Ｖ）より低い負のゲート電圧ＶＧＨを印加し、ハイサイドトランジスタＭＨをオフする必要がある。
【０００７】
このために、ハイサイドドライバ１２の下側電源端子１３には、ソース電圧ＶＳＷよりも、所定電圧だけ低い電源電圧を供給する必要があり、そのために、絶縁電源２０が必要となる。絶縁電源２０は、回路構成が複雑であり、コストアップの要因となっていた。
【０００８】
（第２の課題）
ハイサイドトランジスタＭＨやローサイドトランジスタＭＬがノーマリオンであるとノーマリオフであるにかかわらず、それらのゲートドレイン間には寄生のゲートドレイン容量Ｃｇｄが存在している。スイッチング回路２Ｒが、ハイレベル、すなわちＶＩＮを出力する状態（ハイ出力状態）では、ローサイドトランジスタＭＬのゲートドレイン間容量Ｃｇｄを介して容量負荷電流が流れ、オフすべきローサイドトランジスタＭＬのゲート容量が充電されてその電位が上昇すると、ローサイドトランジスタＭＬが意図と反してターンオンし、貫通電流を引き起こす要因となりうる。ハイサイドトランジスタＭＨについても同様の問題が生じうる。
【０００９】
第２の課題の対策として、ゲート抵抗を挿入してスルーレート（ゲート電圧の傾き）を低下させたり、パワートランジスタのオン抵抗を小さくしてゲート電圧の上昇を抑制したりするアプローチが考えられるが、スイッチング回路としての何らかの特性を犠牲にする必要がある。
【００１０】
なお、ここで説明した課題を当業者の一般的な技術認識と認定してはならない。
【００１１】
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、上述の少なくともひとつの課題を解決可能なスイッチング回路の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様はスイッチング回路に関する。スイッチング回路は、入力ラインとスイッチングラインの間に設けられたハイサイドトランジスタと、ハイサイドトランジスタを駆動するハイサイドドライバと、ハイサイドドライバの下側電源端子とスイッチングラインの間に設けられた第１キャパシタと、を備える。第１キャパシタの一端に、負電源電圧が間欠的に印加される。
【００１３】
スイッチング回路は、負電源電圧が供給される負電源ラインと第１キャパシタの一端の間に設けられ、ハイサイドトランジスタがオンの期間、遮断するスイッチをさらに備えてもよい。
【００１４】
スイッチはノーマリオンデバイスで構成され、スイッチング回路は、スイッチの制御端子に電源電圧と負電源電圧の間をスイングするパルス信号を印加するサブドライバをさらに備えてもよい。
【００１５】
スイッチング回路は、ハイサイドドライバの入力電圧を生成する第１レベルシフタをさらに備えてもよい。ハイサイドドライバ、第１レベルシフタ、スイッチおよびサブドライバは、素子分離されていてもよい。
【００１６】
スイッチング回路は、スイッチングラインと接地ラインの間に設けられたローサイドトランジスタと、ローサイドトランジスタを駆動するローサイドドライバと、ローサイドドライバの下側電源端子と接地ラインの間に設けられた第２キャパシタと、をさらに備えてもよい。第２キャパシタの一端に負電源電圧が定常的に供給されてもよい。
【００１７】
ハイサイドトランジスタはノーマリオン型のデバイスであってもよい。
【００１８】
スイッチング回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【００１９】
スイッチング回路のうち、ハイサイドトランジスタとローサイドトランジスタを除く部品がひとつの半導体基板に集積化され、ハイサイドトランジスタおよびローサイドトランジスタはディスクリート部品あるいはパワーモジュールであってもよい。
【００２０】
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明のある態様によれば、上述の課題の少なくともひとつを解決できる。
【図面の簡単な説明】
【００２２】
【図１】スイッチング回路の回路図である。
【図２】実施の形態に係るスイッチング回路の回路図である。
【図３】スイッチング回路の一実施例を示す回路図である。
【図４】スイッチング回路の一実施例を示す回路図である。
【図５】スイッチング回路の動作波形図である。
【図６】図６（ａ）〜（ｄ）は、スイッチング回路の用途を示す図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２５】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２６】
図２は、実施の形態に係るスイッチング回路１００の回路図である。スイッチング回路１００の入力ライン１０２には、入力電圧（第１直流電圧）ＶＩＮが供給され、接地ライン１０６には接地電圧（第２直流電圧）ＶＧＮＤが供給されている。スイッチング回路１００は、入力電圧ＶＩＮをハイレベル、接地電圧ＶＧＮＤをローレベルとするパルス状のスイッチング電圧ＶＳＷをスイッチングライン（交流出力端子）１０４に発生させる。
【００２７】
たとえば入力電圧ＶＩＮは１００Ｖや６００Ｖなどを取り得る。接地電圧ＶＧＮＤは典型的には０Ｖであるが、その限りではなくＶＩＮより低い任意の電圧であってよく、負電圧であってもよいし正電圧であってもよい。スイッチング回路１００は主として出力段１１０と駆動段１２０を備える。
【００２８】
第１電源ライン（正電源ライン）１３０には、正電源電圧ＶＣＣが供給されており、第２電源ライン（負電源ライン）１３２は、接地電圧ＶＧＮＤより低い負電源電圧−ＶＤＤが供給されている。正電源電圧ＶＣＣおよび負電源電圧−ＶＤＤは、主として駆動段１２０に対する電源電圧であり、図示しないチャージポンプ回路やレギュレータ回路によって生成されている。
【００２９】
出力段１１０は、ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを含む。ハイサイドトランジスタＭＨは、入力ライン１０２とスイッチングライン１０４の間に設けられる。ローサイドトランジスタＭＬは、スイッチングライン１０４と接地ライン１０６の間に設けられる。ハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬは、ＳｉＣやＧａＮなどの化合物半導体デバイスであってもよい。
【００３０】
駆動段１２０は、出力段１１０のハイサイドトランジスタＭＨおよびローサイドトランジスタＭＬを駆動する。駆動段１２０は、ハイサイドドライバ１２２、ローサイドドライバ１２４、第１レベルシフタ１３４、第２レベルシフタ１３６、第１キャパシタＣ１〜第４キャパシタＣ４を備える。
【００３１】
駆動段１２０のうち、ハイサイドの回路ブロックは、ハイサイド電源ライン１３１の電圧（ブートストラップ電圧）ＶＢＳＴと、スイッチングライン１０４の電圧ＶＳＷを電源として、フローティング状態で動作する。
【００３２】
ハイサイドドライバ１２２は、ハイサイドトランジスタＭＨを駆動する。ローサイドドライバ１４は、ローサイドトランジスタＭＬを駆動する。
【００３３】
ハイサイドドライバ１２２の上側電源端子１４２は、ハイサイド電源ライン１３１と接続されている。ハイサイド電源ライン１３１は、整流回路１５０を介して第１電源ライン１３０と接続される。第３キャパシタＣ３はハイサイド電源ライン１３１とスイッチングライン１０４の間に設けられる。整流回路１５０はダイオードであってもよいし、スイッチ（トランジスタ）であってもよい。第３キャパシタＣ３および整流回路１５０は、正のブートストラップ回路１２６を形成している。
【００３４】
第１キャパシタＣ１は、ハイサイドドライバ１２２の下側電源端子１４０とスイッチングライン１０４の間に設けられる。駆動段１２０は、第１キャパシタＣ１の一端に負電源電圧−ＶＤＤが間欠的に印加されるよう構成されている。
【００３５】
好ましくは駆動段１２０は、負電源電圧−ＶＤＤが供給される第２電源ライン１３２と第１ノードＮ１の間に設けられたスイッチＳＷ１をさらに含む。スイッチＳＷ１は、ハイサイドトランジスタＭＨがオンの期間、遮断状態（オフ）となり、ハイサイドトランジスタＭＨがオフの期間、導通状態（オン）となる。第１キャパシタＣ１およびスイッチＳＷ１は、負のブートストラップ回路１２８と把握することができる。
【００３６】
第１レベルシフタ１３４は、ＶＢＳＴをハイレベル、ＶＳＷをローレベルとするハイサイドパルスＳＨを受け、ＶＢＳＴをハイレベル、第１ノードＮ１の電圧ＶＣをローレベルとするパルス信号ＳＨ’にレベルシフトする。ハイサイドドライバ１２２は、パルス信号ＳＨ’にもとづいて、ハイサイドトランジスタＭＨのゲート電圧ＶＧＨを制御する。
【００３７】
第２キャパシタＣ２は、ローサイドドライバ１２４の下側電源端子１４６と接地ライン１０６の間に設けられる。第２キャパシタＣ２の一端には、負電源電圧−ＶＤＤが定常的に供給される。第４キャパシタＣ４は、第１電源ライン１３０と接地ライン１０６の間に設けられ、正電源電圧ＶＣＣが定常的に供給される。
【００３８】
ローサイドドライバ１２４の上側電源端子１４８は第１電源ライン１３０と接続される。第２レベルシフタ１３６は、ＶＣＣをハイレベル、ＶＧＮＤをローレベルとするローサイドパルスＳＬを受け、ＶＣＣをハイレベル、第２ノードＮ２の電圧ＶＤをローレベルとするパルス信号ＳＬ’にレベルシフトする。
【００３９】
図３は、スイッチング回路１００の一実施例（１００Ａ）を示す回路図である。スイッチング回路１００Ａにおいて、スイッチＳＷ１はノーマリオン型のＦＥＴであり、駆動段１２０Ａは、スイッチＳＷ１を駆動するサブドライバ１６０を備える。サブドライバ１６０は、スイッチＳＷ１の制御端子（ゲート）に、正電源電圧ＶＣＣと負電源電圧−ＶＤＤの間をスイングするパルス信号Ｓ３を印加する。パルス信号Ｓ３は、ハイサイドパルスＳＨと相補的な信号である。
【００４０】
図４は、スイッチング回路１００の一実施例（１００Ｂ）を示す回路図である。図４のスイッチング回路１００Ｂの等価回路図は図３のスイッチング回路１００Ａと同様である。図４のスイッチング回路１００Ｂは、アイソレーションプロセスを利用して形成され、一点鎖線で囲んだ回路ブロック（回路素子）が、素子分離されている。素子分離には、トレンチアイソレーションなどを用いることができる。
【００４１】
以上がスイッチング回路の構成である。続いてその動作を説明する。図５は、スイッチング回路の動作波形図である。実際には、再下段に示すようにスイッチング電圧ＶＳＷはパルスであるがＶＧＨに関しては、ＶＳＷを一定として示している。ロー出力期間ＴＬにおいて、ハイサイドトランジスタＭＨがオフ、ローサイドトランジスタＭＬがオンであり、ＶＳＷ＝ＶＧＮＤとなる。
【００４２】
ロー出力期間ＴＬにおいてスイッチＳＷ１はオンであり、第１キャパシタＣ１の他端（スイッチングライン１０４）はＧＮＤ（０Ｖ）であり、第１キャパシタＣ１の一端（第１ノードＮ１）にスイッチＳＷ１を介して負電源電圧−ＶＤＤが間欠的に印加される。ハイサイドトランジスタＭＨのゲートには、ハイサイドドライバ１２２によって第１ノードＮ１の電圧ＶＣ＝−ＶＤＤが印加され、ハイサイドトランジスタＭＨが確実にターンオフされる。
【００４３】
ハイ出力期間ＴＨにおいて、ハイサイドトランジスタＭＨがオン、ローサイドトランジスタＭＬがオフであり、ＶＳＷ＝ＶＣＣとなる。この期間ＴＨにおいて、スイッチＳＷ１はオフされる。
【００４４】
実施の形態に係るスイッチング回路１００によれば、絶縁電源などを用いずに、ノーマリオン型のハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬを確実にターンオフすることができる。これにより、部品数、回路面積を減らすことができ、コストを下げることが可能となる。
【００４５】
またハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬがノーマリオフ型のデバイスである場合にも、実施の形態に係るスイッチング回路１００は有効である。すなわち、ソース電圧よりも低いゲート電圧を、ハイサイドトランジスタＭＨ、ローサイドトランジスタＭＬのゲートに印加することができるため、出力ＶＳＷの急峻な立ち上がりにおいて、寄生容量Ｃｇｄを介したゲート電圧の持ち上がりによるトランジスタＭＬの意図しないターンオン（セルフターンオン)を抑制することが可能となり、高速スイッチング動作が可能となる。
【００４６】
負電源電圧−ＶＤＤを利用することにより、トランジスタ素子と半導体基板の間に形成される寄生ダイオードが回路動作に影響を及ぼす場合がある。そこで図４のスイッチング回路１００Ｂのように素子分離を行うことにより、寄生ダイオードの影響を排除することができ、回路動作を安定化できる。
【００４７】
なお、ハイサイドトランジスタＭＨが完全なノーマリオンデバイスであり、ゲートソース間電圧がゼロでフルオンする場合、ブートストラップ回路１２６を省略して、上側電源端子１４２の上側電源端子１４２と接続されるハイサイド電源ライン１３１を、スイッチングライン１０４と同電位としてもよい。
【００４８】
実施の形態では、スイッチング回路１００がハイサイドトランジスタＭＨとローサイドトランジスタＭＬを備える場合を説明したが、ローサイドトランジスタＭＬに代えてダイオードを備えてもよい。
【００４９】
（用途）
続いてスイッチング回路１００の用途を説明する。図６（ａ）〜（ｄ）は、スイッチング回路１００の用途を示す図である。図６（ａ）は降圧ＤＣ／ＤＣコンバータ５００であり、トランジスタＭ１，Ｍ２、インダクタＬ１、キャパシタＣＯ１、コントローラ５０２、駆動段５０４を備える。コントローラ５０２は、負荷の状態（たとえば出力電圧ＶＯＵＴや出力電流ＩＯＵＴ）がその目標に近づくようにフィードバック制御によりハイサイドパルスＳＨおよびローサイドパルスＳＬを生成する。トランジスタＭ１，Ｍ２および駆動段５０４が、スイッチング回路１００に相当する。
【００５０】
図６（ｂ）は昇圧ＤＣ／ＤＣコンバータ６００であり、トランジスタＭ３，Ｍ４、インダクタＬ２、キャパシタＣＯ２、コントローラ６０２、駆動段６０４を備える。コントローラ６０２は、負荷の状態（たとえば出力電圧ＶＯＵＴや出力電流ＩＯＵＴ）がその目標に近づくようにフィードバック制御によりハイサイドパルスＳＨおよびローサイドパルスＳＬを生成する。トランジスタＭ３，Ｍ４および駆動段６０４が、スイッチング回路１００に相当する。スイッチング回路１００は、昇降圧コンバータにも使用可能である。
【００５１】
図６（ｃ）は三相モータドライバ７００であり、Ｕ相、Ｖ相、Ｗ相の各レグが、スイッチング回路１００で構成される。
【００５２】
図６（ｄ）は、双方向絶縁型ＤＣ／ＤＣコンバータ８００であり、１次側のＨブリッジ回路８０２、２次側のＨブリッジ回路８０４の各レグがスイッチング回路１００を利用して構成される。
【００５３】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５４】
１００…スイッチング回路、１０２…入力ライン、１０４…スイッチングライン、１０６…接地ライン、１１０…出力段、１２０…駆動段、１２２…ハイサイドドライバ、１２４…ローサイドドライバ、ＭＨ…ハイサイドトランジスタ、ＭＬ…ローサイドトランジスタ、１３０…第１電源ライン、１３２…第２電源ライン、１３１…ハイサイド電源ライン、１３４…第１レベルシフタ、１３６…第２レベルシフタ、１４０…下側電源端子、１４２…上側電源端子、１４６…下側電源端子、１４８…上側電源端子、１５０…整流回路、ＳＷ１…スイッチ、１６０…サブドライバ、Ｃ１…第１キャパシタ、Ｃ２…第２キャパシタ、Ｃ３…第３キャパシタ、Ｃ４…第４キャパシタ、Ｎ１…第１ノード、Ｎ２…第２ノード。
【図１】
2020120417.tif 000003
【図２】
2020120417.tif 000004
【図３】
2020120417.tif 000005
【図４】
2020120417.tif 000006
【図５】
2020120417.tif 000007
【図６】
2020120417.tif 000008