(57)【要約】【課題】歪を補償するための係数の誤差を抑制し、歪補償の精度を向上させる。【解決手段】歪補償装置は、増幅器の出力に生じる歪を補償する歪補償回路と、前記歪補償回路が有する歪補償特性を更新する更新部と、を備え、前記更新部は、前記歪補償特性を設定するための係数を導出する導出部と、前記導出部によって所定期間において導出された前記係数を記憶する記憶部と、前記記憶部に記憶された前記係数の平滑化処理を実行する平滑化部と、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定する設定部と、を有する。【選択図】図３
2020036172.tif 000002
【特許請求の範囲】
【請求項１】
増幅器の出力に生じる歪を補償する歪補償回路と、
前記歪補償回路が有する歪補償特性を更新する更新部と、
を備え、
前記更新部は、
前記歪補償特性を設定するための係数を導出する導出部と、
前記導出部によって所定期間において導出された前記係数を記憶する記憶部と、
前記記憶部に記憶された前記係数の平滑化処理を実行する平滑化部と、
前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定する設定部と、
を有する、
歪補償装置。
【請求項２】
前記歪補償回路は、
前記増幅器の出力に生じる第１歪を補償する第１歪補償回路と、
前記増幅器の出力に生じる第２歪を補償する第２歪補償回路と、
を含み、
前記第２歪は、前記第１歪よりも早く変化する歪特性を有し、
前記第１歪補償回路は、前記第１歪を補償するための第１歪補償特性を有し、
前記第２歪補償回路は、前記第２歪を補償するための第２歪補償特性を有し、
前記更新部は、前記第１歪補償特性よりも高い頻度で前記第２歪補償特性を更新し、
前記導出部は、前記第２歪補償特性を設定するための係数を導出し、
前記設定部は、前記平滑値によって前記第２歪補償特性を設定する、
請求項１に記載の歪補償装置。
【請求項３】
前記導出部は、ＬＭＳ（Least Mean Squares）により前記係数を導出する、
請求項１又は請求項２に記載の歪補償装置。
【請求項４】
増幅器の出力に生じる歪を補償するステップと、
前記歪みを補償するための歪補償特性を更新するステップと、
を有し、
前記歪補償特性を更新するステップは、
前記歪補償特性を設定するための係数を導出するステップと、
所定期間において導出された前記係数の平滑化処理を実行するステップと、
前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定するするステップと、
を含む、
歪補償方法。
【請求項５】
増幅器の出力に生じる歪を補償する歪補償回路を設定するためのコンピュータプログラムであって、
コンピュータに、
前記歪補償回路が有する歪補償特性を設定するための係数を導出するステップと、
所定期間において導出された前記係数の平滑化処理を実行するステップと、
前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定するするステップと、
実行させる、コンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置、歪補償方法、及びコンピュータプログラムに関する。
【背景技術】
【０００２】
増幅器は非線形の入出力特性（以下、「非線形特性」という）を有する。非線形特性によって生じる信号の歪を補償するため、歪補償技術が用いられる。
【０００３】
増幅器の非線形特性は、温度、稼働時間、電力等の因子によって変化する。特許文献１には、メモリ多項式型ＤＰＤ（Digital Pre-Distortion）における制御関数の係数を、増幅器における温度、稼働時間、及び電力の少なくともいずれか１つに応じて更新する技術が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１４−２０４１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
制御関数の係数は、更新の時点における増幅器の状態（温度、稼働時間、電力等）に応じた値に更新される必要がある。しかしながら、最新の増幅器の状態に応じた係数を導出する際に、誤差が含まれる可能性がある。係数の誤差は、歪補償の精度を低下させる。
【課題を解決するための手段】
【０００６】
本開示は、以下の発明を含む。但し、本発明は、特許請求の範囲によって定められるものである。
【０００７】
本発明の一態様に係る歪補償装置は、増幅器の出力に生じる歪を補償する歪補償回路と、前記歪補償回路が有する歪補償特性を更新する更新部と、を備え、前記更新部は、前記歪補償特性を設定するための係数を導出する導出部と、前記導出部によって所定期間において導出された前記係数を記憶する記憶部と、前記記憶部に記憶された前記係数の平滑化処理を実行する平滑化部と、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定する設定部と、を有する。
【０００８】
本発明の一態様に係る歪補償方法は、増幅器の出力に生じる歪を補償するステップと、前記歪みを補償するための歪補償特性を更新するステップと、を有し、前記歪補償特性を更新するステップは、前記歪補償特性を設定するための係数を導出するステップと、所定期間において導出された前記係数の平滑化処理を実行するステップと、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定するするステップと、を含む。
【０００９】
本発明の一態様に係るコンピュータプログラムは、増幅器の出力に生じる歪を補償する歪補償回路を設定するためのコンピュータプログラムであって、コンピュータに、前記歪補償回路が有する歪補償特性を設定するための係数を導出するステップと、所定期間において導出された前記係数の平滑化処理を実行するステップと、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定するするステップと、実行させる。
【００１０】
本発明は、上記のような特徴的な処理部を備える歪補償装置として実現することができるだけでなく、かかる特徴的な処理をステップとする歪補償方法として実現したり、かかるステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができる。また、歪補償装置の一部又は全部を半導体集積回路として実現したり、歪補償装置を含む無線通信機として実現したりすることができる。
【発明の効果】
【００１１】
本発明によれば、歪を補償するための係数の誤差を抑制し、歪補償の精度を向上させることができる。
【図面の簡単な説明】
【００１２】
【図１】実施形態に係る歪補償装置を備える無線通信機の構成図である。
【図２】実施形態に係る歪補償装置の構成図である。
【図３】実施形態に係る歪補償装置の機能ブロック図である。
【図４】実施形態に係る第１プリディストータの動作手順の一例を示すフローチャートである。
【図５】第１更新処理の一例を示すフローチャートである。
【図６】実施形態に係る第２プリディストータの動作手順の一例を示すフローチャートである。
【図７】第２更新処理の一例を示すフローチャートである。
【図８】実施形態の変形例に係る歪補償装置の構成図である。
【図９】実施形態の変形例に係る歪補償装置の構成図である。
【図１０】実施形態の変形例に係る歪補償装置の構成図である。
【図１１】実施形態の変形例に係る歪補償装置を備える無線通信機の構成図である。
【図１２】実施形態の変形例に係る歪補償装置の構成図である。
【図１３】実施形態の変形例に係る歪補償装置の動作手順を示すフローチャートである。
【図１４】実施形態の変形例に係る歪補償装置の構成図である。
【発明を実施するための形態】
【００１３】
＜本発明の実施形態の概要＞
以下、本発明の実施形態の概要を列記して説明する。
（１）  本実施形態に係る歪補償装置は、増幅器の出力に生じる歪を補償する歪補償回路と、前記歪補償回路が有する歪補償特性を更新する更新部と、を備え、前記更新部は、前記歪補償特性を設定するための係数を導出する導出部と、前記導出部によって所定期間において導出された前記係数を記憶する記憶部と、前記記憶部に記憶された前記係数の平滑化処理を実行する平滑化部と、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定する設定部と、を有する。係数を平滑化することにより、係数の誤差を抑制し、歪補償の精度を向上させることができる。
【００１４】
（２）  また、本実施形態に係る歪補償装置において、前記歪補償回路は、前記増幅器の出力に生じる第１歪を補償する第１歪補償回路と、前記増幅器の出力に生じる第２歪を補償する第２歪補償回路と、を含み、前記第２歪は、前記第１歪よりも早く変化する歪特性を有し、前記第１歪補償回路は、前記第１歪を補償するための第１歪補償特性を有し、前記第２歪補償回路は、前記第２歪を補償するための第２歪補償特性を有し、前記更新部は、前記第１歪補償特性よりも高い頻度で前記第２歪補償特性を更新し、前記導出部は、前記第２歪補償特性を設定するための係数を導出し、前記設定部は、前記平滑値によって前記第２歪補償特性を設定してもよい。これにより、高頻度な第２歪補償特性の更新を、平滑値によって行うことで、第２歪補償特性に含まれる誤差を抑制し、第２歪の補償の精度を向上させることができる。
【００１５】
（３）  また、本実施形態に係る歪補償装置において、前記導出部は、ＬＭＳ（Least Mean Squares）により前記係数を導出してもよい。ＬＭＳは、最小二乗法に比べて計算精度は低いが、比較的簡易な計算であるため処理負荷が小さい。このようなＬＭＳにより得られた係数を平滑化することにより、ＬＭＳの計算精度を補うことができる。なお、「ＬＭＳ」は、ＮＬＭＳ（Normalized Least-mean-squares）を含む。
【００１６】
（４）  本実施形態に係る歪補償方法は、増幅器の出力に生じる歪を補償するステップと、前記歪みを補償するための歪補償特性を更新するステップと、を有し、前記歪補償特性を更新するステップは、前記歪補償特性を設定するための係数を導出するステップと、所定期間において導出された前記係数の平滑化処理を実行するステップと、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定するするステップと、を含む。係数を平滑化することにより、係数の誤差を抑制し、歪補償の精度を向上させることができる。
【００１７】
（５）  本実施形態に係るコンピュータプログラムは、増幅器の出力に生じる歪を補償する歪補償回路を設定するためのコンピュータプログラムであって、コンピュータに、前記歪補償回路が有する歪補償特性を設定するための係数を導出するステップと、所定期間において導出された前記係数の平滑化処理を実行するステップと、前記平滑化処理によって得られた前記係数の平滑値によって前記歪補償特性を設定するするステップと、実行させる。
【００１８】
＜本発明の実施形態の詳細＞
以下、図面を参照しつつ、本発明の実施形態の詳細を説明する。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【００１９】
［１．歪補償装置の構成］
図１は、歪補償装置２０を備えた無線通信機１００を示している。無線通信機１００は、例えば、移動体通信用の基地局又は移動局である。歪補償装置２０は、図示しないベースバンド処理ユニットから出力されたベースバンド信号ｘ［ｎ］を前置歪補償し、歪補償信号ｙ［ｎ］’を出力する。歪補償信号ｙ［ｎ］’は、デジタル−アナログコンバータ（ＤＡＣ）３０によって、アナログ信号に変換されるとともに、アップコンバータ４０によって無線周波数に変換される。アップコンバータ４０から出力された信号は、電力増幅器（ＰＡ）５０によって、増幅される。増幅器５０から出力された信号は、アンテナ６０から送信される。
【００２０】
電力増幅器５０は、例えば、窒化ガリウムにより構成された化合物半導体増幅器（以下、「ＧａＮ増幅器」という）である。ＧａＮ増幅器は、Ｉｄｑドリフトのため、増幅器５０における歪の瞬時的な変動を生じさせる。電力増幅器５０は、Ｉｄｑドリフト又は高速なドリフトが生じる増幅器であれば、ＧａＮ増幅器に限られない。Ｉｄｑドリフトは、ＧａＮだけでなく、ＡｌＮ（窒化アルミニウム）、ＩｎＮ（窒化インジウム）、及びこれらの結晶系であるＡｌＧａＮ、ＩｎＡＩＮ、ＩｎＧａＮの各化合物半導体で構成されるＨＥＭＴ（High Electron Mobility Transistor）デバイスで生じる可能性がある。また、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ等で構成される化合物半導体増幅器でも、高速なドリフトが発生する。即ち、ＩＩＩ−Ｖ族の化合物半導体、又はその結晶系で構成されるＨＥＭＴデバイスである増幅器において、上記のようなドリフトが観測される。
【００２１】
通信機１００は、増幅器５０の出力をモニタするためのカプラ３６を備える。カプラ３６は、モニタ信号ｚ［ｎ］を出力する。モニタ信号ｚ［ｎ］は、ダウンコンバータ７０によってダウンコンバートされ、アナログ−デジタルコンバータ（ＡＤＣ）８０によって、デジタル信号に変換される。ここで、ＡＤＣ８０のサンプリング周波数をｆｓとする。モニタ信号ｚ［ｎ］は、サンプリング周波数ｆｓでサンプリングされた、離散的なサンプルデータとなる。
【００２２】
サンプルデータｚ［ｎ］は、歪補償装置２０に与えられる。歪補償装置２０は、サンプルデータｚ［ｎ］に基づいて、歪補償特性を更新する。
【００２３】
図１に示す歪補償装置２０は、複数のプリディストータ（Predistorter）Ａ，Ｂを備える。複数のプリディストータは、それぞれが、プリディストーション（Predistortion）を実行する。図１において、プリディストータＡ及びプリディストータＢは、カスケード接続されている。なお、図１においては、歪補償装置２０は、２つのプリディストータＡ，Ｂを備えるが、３以上のプリディストータを備えても良い。
【００２４】
プリディストータＡは、増幅器５０における歪のうち、時間的に変化しない又は時間的な変化が緩やかな歪の補償を担う。時間的な変化が緩やかな歪とは、例えば、温度変化による歪の変化分である。
【００２５】
プリディストータＢは、歪補償に関して、プリディストータＡを補完する。すなわち、プリディストータＢは、プリディストータＡでは補償しきれない歪成分の補償を担う。実施形態のプリディストータＢは、プリディストータＡによって補償される歪よりも、時間的な変化が早い歪を補償する。時間的な変化が早い歪は、例えば、Ｉｄｑドリフトによって瞬時的に変化する歪である。
【００２６】
プリディストータＡは、時間的に変化しない又は時間的な変化が緩やかな歪の補償をするため、歪補償特性を、更新しない又は低頻度で更新する。一方、プリディストータＢは、時間的な変化が速い歪に対処するため、歪補償特性を高頻度で更新する。
【００２７】
図２は、プリディストータＡ及びプリディストータＢそれぞれの一例を示している。図２において、プリディストータ２１Ａは、図１のプリディストータＡの一例である。図２において、プリディストータ２１Ｂは、図１のプリディストータＢの一例である。
【００２８】
プリディストータ２１Ａは、デジタル前置歪補償（Digital Predistortion :DPD）を実行するよう構成されている。プリディストータ２１Ａは、第１歪補償回路２１０を備える。第１歪補償回路２１０は、ベースバンド信号（ここでは、プリディストータ２１Ｂから出力された信号ｙ［ｎ］）に対して、前置歪補償をする。第１歪補償回路２１０は、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。歪補償は、第１歪補償係数２１５ａに基づいて行われる。第１歪補償係数２１５ａは、プリディストータ２１Ａの歪補償特性を決めるパラメータである。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
【００２９】
第１歪補償回路２１０が有する歪補償特性（以下、「第１歪補償特性」という）は、例えば、以下の式（１）（以下、「第１特性式」ともいう）で表されるモデル（以下、「第１歪補償特性モデル」という）により規定される。
【数１】
2020036172.tif 000003
ただし、ｙは第１歪補償回路２１０の入力信号を、ｙ’は第１歪補償回路２１０の出力信号を、ｋ１は非線形性歪の補償機能に関するインデックスを、ｍ１はメモリ効果歪の補償機能に関するインデックスを、Ｋ１，Ｍ１は定数を、ｎは離散時間を、ｈｋ１，ｍ１は係数（以下、「第１歪補償係数」という）を示す。即ち、第１歪補償特性を有する第１歪補償回路２１０は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第１歪補償特性は、第１歪補償係数ｈｋ１，ｍ１を定めることにより確定する。
【００３０】
なお、上記の第１特性式で規定される第１歪補償特性は一例である。第１歪補償特性は、式（１）とは異なるモデルにより規定されてもよい。
【００３１】
Ｋ１が大きくなると第１特性式の次数は大きくなる。プリディストータ２１Ａによる歪補償は、例えば５次又は７次といった比較的高次までの歪（高次の非線形性）を補償する。即ち、Ｋ１には、例えば５以上等の比較的高い値が設定される。高次までの歪を補償するため、精度の良い歪補償が可能であるが、第１歪補償係数２１５ａの数は多くなる。
【００３２】
図３は、実施形態に係る歪補償装置２０の機能を示す機能ブロック図である。プリディストータ２１Ａは、第１歪補償係数２１５ａを更新する第１更新部２１３を備える。
【００３３】
第１更新部２１３は、第１歪補償係数２１５ａを導出する第１導出部２１３ａとしての機能と、導出された第１歪補償係数２１５ａによって第１歪補償特性を設定する第１設定部２１３ｄとしての機能とを有する。
【００３４】
再び図２を参照する。実施形態において、第１更新部２１３は、プロセッサ２１１及びメモリ２１２を有するコンピュータによって構成されている。プロセッサ２１１は、メモリ２１２に記憶されたコンピュータプログラムである係数更新プログラム２１４を実行する。第１更新部２１３の各機能は、前記コンピュータのメモリ２１２に記憶されたコンピュータプログラムである係数更新プログラム２１４がプロセッサ２１１によって実行されることで発揮される。係数更新プログラム２１４は、ＣＤ−ＲＯＭなどの記録媒体に記憶させることができる。プロセッサ２１１は、係数更新プログラム２１４を実行し、後述するような第１更新処理を行う。
【００３５】
係数更新プログラム２１４は、第１歪補償係数２１５ａを更新するための第１更新処理をプロセッサ２１１に実行させるプログラムコードを含む。第１更新処理は、例えば、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ２１５ｂに基づいて行われる。なお、プリディストータ２１Ａが取得したサンプルデータ２１５ｂは、メモリ２１２に保存される。
【００３６】
プロセッサ２１１は、第１更新処理において、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ２１５ｂに基づいて、最小二乗法に基づき正規方程式を解くことで、第１歪補償係数２１５ａを計算する。計算された第１歪補償係数２１５ａは、第１歪補償回路２１０にて用いられる歪補償係数を更新するため、第１歪補償回路２１０に与えられる。
【００３７】
最小二乗法のような計算方法は、精度良く係数を計算することができるが、処理負荷が大きく、処理時間も長くなる。しかも、計算すべき係数の数が多いことも処理負荷を大きくする。また、最小二乗法のように、係数更新のために大量のサンプルデータ２１５ｂが必要となる計算方法を用いた場合、大量のサンプルデータ２１５ｂを得るための時間が必要である。
【００３８】
しかし、これらは、プリディストータ２１Ａにおいては、問題とならない。プロセッサ２１１による第１更新処理は、例えば、数分に１回程度の低頻度で実行されるため、係数更新のための十分な時間的余裕があり、処理に時間を要することは問題とならない。しかも、温度変化による歪の変化は、緩やかに生じるため、低頻度の係数更新でも、緩やかな歪の変化に追従することができる。ただし、プリディストータ２１Ａは、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従することはできない。歪の瞬時的な変化は、プリディストータ２１Ｂによって対処される。
【００３９】
なお、最小二乗法による第１歪補償係数２１５ａの算出機能は、図３の第１導出部２１３ａの一例である。例えば、ＬＭＳ、ＲＭＳ（Root Mean Squares）、ＲＬＳ（Recursive Least Squares）等の他のアルゴリズムによって第１歪補償係数２１５ａを算出してもよいし、サンプルデータと第１歪補償係数との対応テーブルを用いて第１歪補償係数２１５ａを導出してもよい。
【００４０】
また、プリディストータ２１Ａは、第１更新部２１３を有していなくても良い。つまり、プリディストータ２１Ａは、変化しない第１歪補償特性を有していてもよい。この場合、プリディストータ２１Ａは、サンプルデータ２１５ｂを取得する必要がない。プリディストータ２１Ａが第１更新部２１３を有していない場合、歪の時間的な変化は、プリディストータ２１Ｂによって対処される。
【００４１】
プリディストータ２１Ｂは、前述のように、プリディストータ２１Ａでは対処できない歪の変化、特に瞬時的な歪の変化に対処する。図２のプリディストータ２１Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。図２のプリディストータ２１Ｂは、プリディストータＡの入力側（プリディストータＡとベースバンド処理ユニットとの間）に接続されている。プリディストータ２１Ｂは、例えば、field-programmable gate array（FPGA）のようなワイヤードロジック回路によって構成されている。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
【００４２】
プリディストータ２１Ｂは、第２歪補償回路２１７として機能する回路を含む。第２歪補償回路２１７は、ベースバンド信号（ここでは、ベースバンド処理ユニットから出力された信号ｘ［ｎ］）に対して前置歪補償をするためのワイヤードロジック回路を備える。歪補償は、プリディストータ２１Ｂの係数記憶部に保存された第２歪補償係数２１９ａに基づいて、行われる。第２歪補償係数２１９ａは、プリディストータ２１Ｂの歪補償特性を決めるパラメータである。
【００４３】
第２歪補償回路２１７が有する歪補償特性（以下、「第２歪補償特性」という）は、例えば、以下の式（２）（以下、「第２特性式」ともいう）で表されるモデル（以下、「第２歪補償特性モデル」という）により規定される。
【数２】
2020036172.tif 000004
ただし、ｘは第２歪補償回路２１７の入力信号を、ｙは第２歪補償回路２１７の出力信号を、ｋ２は非線形性歪の補償機能に関するインデックスを、ｍ２はメモリ効果歪の補償機能に関するインデックスを、Ｋ２，Ｍ２は定数を、ｎは離散時間を、ｈｋ２，ｍ２は係数（以下、「第２歪補償係数」という）を示す。即ち、第２歪補償特性を有する第２歪補償回路２１７は、非線形性歪及びメモリ効果歪のそれぞれを補償する機能を有する。第２歪補償特性は、第２歪補償係数ｈｋ２，ｍ２を定めることにより確定する。
【００４４】
なお、上記の第２特性式で規定される第２歪補償特性は一例である。第２歪補償特性は、非線形性歪及びメモリ効果歪のいずれか１つを補償する特性であってもよいし、非線形性歪及びメモリ効果歪とは異なる歪を補償する特性であってもよい。その場合、第２歪補償特性は式（２）とは異なるモデルにより規定される。
【００４５】
プリディストータ２１Ｂによる歪補償は、例えば３次といった比較的低次の歪（低次の非線形性）を補償する。即ち、Ｋ２は、Ｋ１よりも小さい定数であり、例えば３以下等の比較的低い値が設定される。低次の歪を補償するため、第２歪補償係数２１９ａの数は少なくて済む。この結果、プリディストータ２１Ｂにおける処理負荷は小さい。したがって、プリディストータ２１Ｂの回路規模の増大が抑制される。
【００４６】
歪補償特性モデルの非線形次数が増加すると、歪補償回路の出力信号における周波数帯域幅が増加する。第１歪補償回路２１０及び第２歪補償回路２１７は複数の非線形ボルテラ演算子によって構成される。信号が非線形ボルテラ演算子を通過するとき、信号帯域幅は非線形性の次数に比例して増加する。例えば、３次の非線形ボルテラ演算子は信号帯域幅を３倍に拡張する。このため、最終出力信号の帯域幅は、最高次数の非線形性ボルテラ演算子に依存する。したがって、第１歪補償回路２１０は、比較的高い次数の第１特性式で規定される第１歪補償特性を有するため、出力信号における周波数帯域幅が比較的大きい。これに対して、第２歪補償回路２１７は、比較的低い次数の第２特性式で規定される第２歪補償特性を有するため、出力信号における周波数帯域幅が比較的狭い。
【００４７】
プリディストータ２１Ｂからみると、増幅器５０における歪のうち、プリディストータ２１Ａによって補償しきれなかった歪成分が見えるだけなので、プリディストータ２１Ｂが補償すべき歪の非線形性はさほど強くない。したがって、プリディストータ２１Ｂが、低次の歪しか補償できなくても、さほど問題とはならない。
【００４８】
プリディストータ２１Ｂは、第２歪補償係数２１９ａを更新する第２更新部２１８及びメモリ２１９として機能する回路を含む。第２更新部２１８は、第２歪補償係数２１９ａを更新するための第２更新処理を実行するワイヤードロジック回路を備える。第２更新処理は、例えば、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ２１９ｂに基づいて行われる。なお、プリディストータ２１Ｂが取得したサンプルデータ２１９ｂは、第２更新部２１８のメモリ２１９に保存される。
【００４９】
図３を参照する。第２更新部２１８は、第２導出部２１８ａとしての機能と、記憶部２１８ｂとしての機能と、平滑化部２１８ｃとしての機能と、第２設定部２１８ｄとしての機能とを有する。第２導出部２１８ａは、第２歪補償係数２１９ａを導出する。記憶部２１８ｂは、所定期間において導出された第２歪補償係数２１９ａを記憶する。平滑化部２１８ｃは、記憶部２１８ｂに記憶された所定期間分の第２歪補償係数２１９ａの平滑化処理を実行する。第２設定部２１８ｄは、平滑化処理によって得られた第２歪補償係数２１９ａの平滑値２１９ｃによって第２歪補償特性を設定する。
【００５０】
再び図２を参照する。第２更新部２１８は、プリディストータＡよりも高頻度で、第２歪補償係数２１９ａを更新するための計算を行う。第２更新部２１８は、例えば、サンプルデータ２１９ｂのサンプリング周期１／ｆｓ［ｓ］毎に第２歪補償係数２１９ａを更新するか、又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に第２歪補償係数２１９ａを更新する。以下では、サンプリング周期１／ｆｓ［ｓ］毎に第２歪補償係数２１９ａを更新する例について説明する。第２更新部２１８は、例えば、１個又は数個のサンプルデータ２１９ｂに基づいて、Least Mean Squares(LMS)によって第２歪補償係数２１９ａを計算する。計算された第２歪補償係数２１９ａは、第２歪補償回路２１７にて用いられる歪補償係数を更新するため、第２歪補償回路２１７に与えられる。
【００５１】
なお、第２更新部２１８が１回の係数更新に用いるサンプルデータ２１９ｂの数は少ないため、サンプルデータ２１９ｂを記憶するための係数記憶部としては、第２更新部２１８内に設けられたいくつかのフリップフロップで足り、大容量のメモリである必要はない。
【００５２】
ＬＭＳに基づく第２歪補償係数は、例えば、以下の式（３）（４）に基づいて計算される。計算された第２歪補償係数を用いた歪補償は、式（２）に基づいて行われる。
【数３】
2020036172.tif 000005
【数４】
2020036172.tif 000006
【００５３】
ここで、ｎは離散時間であり、αは所定の係数、Ｋは歪補償のための多項式ベクトル、ｚ［ｎ−１］は離散時間ｎ−１におけるサンプルデータ、ｈ［ｎ］，ｈ［ｎ−１］は離散時間ｎ，ｎ−１における第２歪補償係数ベクトル、ｙ［ｎ］，ｙ［ｎ−１］は離散時間ｎ，ｎ−１におけるプリディストータ２１Ｂの出力（歪補償後信号）、λは重みである（０＜λ＜１）。時刻ｎにおける係数ベクトルｈ［ｎ］及び多項式ベクトルＫ（ｚ［ｎ］）は、以下の式（５）及び式（６）で定義される。なお、Ｔは転置を示し、Ｈは共役転置を示す。
【数５】
2020036172.tif 000007
【数６】
2020036172.tif 000008
【００５４】
式（３）は、サンプルデータｚ［ｎ−１］とプリディストータ２１Ｂの出力ｙ［ｎ−１］に基づいて、第２歪補償係数ベクトルｈ［ｎ−１］の更新値を計算する。式（４）は、式（３）で更新された値の時間平均を計算する。式（２）の計算は、式（３）で計算された第２歪補償係数の時間平均を用いて行われる。なお、プリディストータ２１Ｂが、サンプルデータを取得する際に、１サンプリング周期１／ｆｓ［ｓ］以上の遅延ｄが生じる場合には式（３）（４）において、ｎ−１とある部分は、ｎ−ｄとすればよい。
【００５５】
ＬＭＳのような計算方法は、最小二乗法に比べて、計算精度は劣るが、比較的簡易な計算であるため処理負荷が小さい。また、計算すべき係数の数や、係数の更新のために必要なサンプルデータ２１９ｂの数も少なくて済む。
【００５６】
第２更新部２１８による係数更新は、例えば、サンプリング周期１／ｆｓ［ｓ］毎又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に高頻度で実行される。また、第２更新部２１８は、ワイヤードロジックであるため高速に計算をすることができる。したがって、第２更新部２１８は、Ｉｄｑドリフト等によって生じる歪の瞬時的な変化に追従して、第２歪補償係数２１９ａを速やかに更新することができる。
【００５７】
第２更新部２１８では、高頻度で係数を更新するが、更新１回あたりの処理負荷は大きくないため、処理負荷の大きい係数更新処理を高頻度で行う場合に比べて、処理負荷を下げることができ、回路規模も抑制される。
【００５８】
図２の歪補償装置２０によれば、プリディストータ２１Ａによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータ２１Ｂによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２１Ａが設けられていることで、プリディストータ２１Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
【００５９】
なお、第２歪補償係数２１９ａの算出アルゴリズムであるＬＭＳは、ＮＬＭＳ（Normalized Least-mean-squares）であってもよい。また、ＬＭＳによる第２歪補償係数２１９ａの算出機能は、図３の第２導出部２１８ａの一例である。例えば、最小二乗法、ＲＭＳ、ＲＬＳ等の他のアルゴリズムによって第２歪補償係数２１９ａを算出してもよいし、サンプルデータと第２歪補償係数との対応テーブルを用いて第２歪補償係数２１９ａを導出してもよい。
【００６０】
上記のように導出された第２歪補償係数２１９ａは、所定期間分メモリ２１９に蓄積される。メモリ２１９の第２歪補償係数２１９ａを蓄積する機能は、図３の記憶部２１８ｂを実現する。
【００６１】
第２更新部２１８は、メモリ２１９に記憶された所定期間分の第２歪補償係数２１９ａの平滑化処理を実行する部分回路を含む。この部分回路は、図３の平滑化部２１８ｃを実現する。
【００６２】
平滑化処理は、例えば移動平均処理である。つまり、第２更新部２１８は、第２歪補償係数２１９ａの移動平均値を算出する。なお、平滑化処理は、移動平均処理に限られない。例えば、加重移動平均、 Savitzky-Golayフィルタ、メジアンフィルタ等によって平滑化を行ってもよい。
【００６３】
平滑化処理によって得られた第２歪補償係数２１９ａの平滑値２１９ｃは、メモリ２１９に記憶される。第２更新部２１８は、平滑値２１９ｃによって第２歪補償回路２１７の第２歪補償特性を設定する部分回路を含む。この部分回路は、図３の第２設定部２１８ｄを実現する。
【００６４】
なお、図２の例では、プリディストータ２１Ｂは、ワイヤードロジック回路によって構成されているが、プリディストータ２１Ａと同様に、歪補償係数の更新に関しては、プロセッサとメモリを有するコンピュータによって構成されていてもよい。この場合、プリディストータ２１Ｂにおける係数更新処理は、プロセッサがメモリに記憶されたコンピュータプログラムを実行することにより行われる。
【００６５】
［２．歪補償装置の動作］
次に、本実施形態に係る歪補償装置２０の動作について説明する。図４は、プリディストータ２１Ａの動作手順の一例を示すフローチャートである。
【００６６】
プリディストータ２１Ａのプロセッサ２１１は、第１更新処理を実行する（ステップＳ１０１）。この第１更新処理により、第１歪補償係数２１５ａが決定され、第１歪補償回路２１０の第１歪補償特性が設定される。
【００６７】
第１歪補償特性が設定された第１歪補償回路２１０は、第１歪補償処理を実行する（ステップＳ１０２）。第１歪補償処理は、第１歪補償回路２１０が入力信号ｙ［ｎ］を受信し、第１歪補償特性にしたがって入力信号ｙ［ｎ］を歪補償して出力信号ｙ［ｎ］’を生成し、出力信号ｙ［ｎ］’を出力する処理である。
【００６８】
プロセッサ２１１は、第１歪補償特性の更新タイミングに到達したか否かを判定する（ステップＳ１０３）。第１更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。例えば、第１更新処理は、サンプリング周期１／ｆｓ［ｓ］の数十倍〜数百倍程度の周期毎に実行される。
【００６９】
更新タイミングに到達していない場合（ステップＳ１０３においてＮＯ）、ステップＳ１０２に戻り、第１歪補償回路２１０が第１歪補償処理を実行する。第１歪補償処理は、サンプリング周期ｆｓ毎に実行される。
【００７０】
更新タイミングに到達した場合（ステップＳ１０３においてＹＥＳ）、ステップＳ１０１に戻り、プロセッサ２１１が再度第１更新処理を実行する。
【００７１】
上記の動作を繰り返し実行することにより、低頻度で第１歪補償特性が更新されつつ、サンプリング周期ｆｓ毎に第１歪補償処理が実行される。
【００７２】
図５は、第１更新処理の一例を示すフローチャートである。
【００７３】
プロセッサ２１１は、サンプルデータ２１５ｂを受信し（ステップＳ１１１）、サンプルデータ２１５ｂをメモリ２１２に保存する（ステップＳ１１２）。過去の所定期間分のサンプルデータ２１５ｂがメモリ２１２に蓄積される。つまり、ステップＳ１１２では、過去分のサンプルデータ２１５ｂが記憶されたメモリ２１２に、新たに受信されたサンプルデータが追加保存される。
【００７４】
プロセッサ２１１は、所定期間分のサンプルデータ２１５ｂをメモリ２１２から読み出す（ステップＳ１１３）。プロセッサ２１１は、読み出されたサンプルデータ２１５ｂを用いた最小二乗法による正規方程式を解くことで、第１歪補償係数２１５ａを算出する（ステップＳ１１４）。
【００７５】
プロセッサ２１１は、第１歪補償係数２１５ａを第１歪補償回路２１０へ送信し、第１歪補償回路２１０を設定する（ステップＳ１１５）。これにより、第１歪補償特性が更新される。以上で、第１更新処理が終了する。
【００７６】
次に、プリディストータ２１Ｂの動作について説明する。図６は、プリディストータ２１Ｂの動作手順の一例を示すフローチャートである。
【００７７】
プリディストータ２１Ｂの第２更新部２１８は、第２更新処理を実行する（ステップＳ２０１）。この第２更新処理により、第２歪補償係数２１９ａが決定され、第２歪補償回路２１７の第２歪補償特性が設定される。
【００７８】
第２歪補償特性が設定された第２歪補償回路２１７は、第２歪補償処理を実行する（ステップＳ２０２）。第２歪補償処理は、第２歪補償回路２１７が入力信号ｚ［ｎ］を受信し、第２歪補償特性にしたがって入力信号ｚ［ｎ］を歪補償して出力信号ｙ［ｎ］を生成し、出力信号ｙ［ｎ］を出力する処理である。
【００７９】
第２歪補償処理が終了すると、再度第２更新処理が実行される（ステップＳ２０１）。つまり、この例では、第２更新処理と第２歪補償処理とが繰り返し実行される。例えば、第２更新処理と第２歪補償処理とはサンプリング周期１／ｆｓ［ｓ］毎に実行される。
【００８０】
このように、第２更新処理は、高頻度で実行される。例えば、第２更新処理は、サンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に実行されてもよい。
【００８１】
上記の動作を繰り返し実行することにより、高頻度で第２歪補償特性が更新されつつ、サンプリング周期ｆｓ毎に第２歪補償処理が実行される。
【００８２】
図７は、第２更新処理の一例を示すフローチャートである。
【００８３】
第２更新部２１８は、サンプルデータ２１９ｂを受信し（ステップＳ２１１）、サンプルデータ２１９ｂを保存する（ステップＳ２１２）。過去の所定期間分（ただし、サンプルデータ２１５ｂの保存期間より短い期間）のサンプルデータ２１９ｂが第２更新部２１８に蓄積される。つまり、ステップＳ２１２では、過去分のサンプルデータ２１９ｂが記憶されたサンプルデータ記憶部に、新たに受信されたサンプルデータが追加保存される。
【００８４】
第２更新部２１８は、所定期間分のサンプルデータ２１９ｂをサンプルデータ記憶部から読み出す（ステップＳ２１３）。第２更新部２１８は、読み出されたサンプルデータ２１９ｂを用いたＬＭＳによる正規方程式を解くことで、第２歪補償係数２１９ａを算出する（ステップＳ２１４）。
【００８５】
第２更新部２１８は、算出された第２歪補償係数２１９ａを、第２更新部２１８内の係数記憶部に保存する（ステップＳ２１５）。係数記憶部には所定の平滑化期間分の第２歪補償係数２１９ａが記憶される。即ち、新たに算出された第２歪補償係数２１９ａが係数記憶部に追加記憶されると、最も古い第２歪補償係数２１９ａが係数記憶部から削除される。
【００８６】
第２更新部２１８は、平滑化期間分の第２歪補償係数２１９ａを読み出し（ステップＳ２１６）、第２歪補償係数２１９ａの平滑化処理を実行する（ステップＳ２１７）。平滑化期間分の第２歪補償係数２１９ａは、例えば移動平均、加重移動平均、Savitzky-Golayフィルタ、メジアンフィルタ等によって平滑化される。これにより、第２歪補償係数２１９ａにおける誤差が抑制された平滑値２１９ｃが得られる。
【００８７】
第２更新部２１８は、平滑値２１９ｃを第２歪補償回路２１７へ送信し、第２歪補償回路２１７を設定する（ステップＳ２１８）。これにより、第２歪補償特性が更新される。以上で、第２更新処理が終了する。
【００８８】
本実施形態に係る歪補償装置２０は、第２歪補償係数２１９ａの平滑化処理を実行し、平滑化処理によって得られた第２歪補償係数２１９ａの平滑値２１９ｃによって第２歪補償回路２１７の第２歪補償特性を設定する。第２歪補償係数２１９ａを平滑化することにより、第２歪補償係数２１９ａの誤差を抑制し、歪補償の精度を向上させることができる。
【００８９】
本実施形態に係る歪補償装置２０は、第１歪補償回路２１０よりも高い頻度で更新される第２歪補償回路２１７を設定するための第２歪補償係数２１９ａを平滑化処理の対象とする。これにより、高頻度な第２歪補償特性の更新を、平滑値２１９ｃによって行うことで、第２歪補償特性に含まれる誤差を抑制し、第２歪の補償の精度を向上させることができる。
【００９０】
本実施形態に係る歪補償装置２０は、ＬＭＳにより算出された第２歪補償係数２１９ａに対して平滑化処理を実行する。ＬＭＳは、最小二乗法に比べて計算精度は低いが、比較的簡易な計算であるため処理負荷が小さい。このようなＬＭＳにより得られた第２歪補償係数２１９ａを平滑化することにより、ＬＭＳの計算精度を補うことができる。
【００９１】
［３．歪補償装置の他の例］
図８は、歪補償装置２０の他の例を示している。図８に示す歪補償装置２０は、カスケード接続されたプリディストータ２２Ａ及びプリディストータ２２Ｂを備える。図８において、プリディストータ２２Ａは、図１のプリディストータＡの一例である。図８において、プリディストータ２２Ｂは、図１のプリディストータＢの一例である。
【００９２】
図８のプリディストータ２２Ａは、アナログ前置歪補償（Analog Predistortion :APD）をする。プリディストータ２２Ａは、増幅器５０における増幅特性の逆特性を有するアナログ回路によって構成されている。図８のプリディストータ２２Ａは、図２のプリディストータ２１Ａから係数更新機能を除いたものと機能的に等価である。図８のプリディストータ２２Ａは、歪補償特性の更新機能を有しないため、歪の時間的変化には対処できない。歪の瞬時的変化を含む歪の時間的変化への対処は、プリディストータ２２Ｂによってなされる。
【００９３】
プリディストータ２２Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。プリディストータ２２Ｂの構成及び機能は、図２のプリディストータ２１Ｂと同様である。なお、プリディストータ２２Ｂにおける係数更新モジュールは、メモリとプロセッサを有するコンピュータによって構成されてもよい。
【００９４】
図８の歪補償装置２０によれば、プリディストータ２２Ａによって、増幅器５０における歪のうち、時間的な変化分を除く歪成分を補償しつつ、プリディストータ２２Ｂによって、歪の時間的変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータ２２Ａが設けられていることで、プリディストータ２２Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
【００９５】
なお、図８では、プリディストータ２２Ｂとプリディストータ２２Ａとの間に、ＤＡＣ２２Ｃが設けられている。プリディストータ２２Ｂから出力されたデジタル歪補償信号は、ＤＡＣ２２Ｃによって、アナログ信号に変換される。プリディストータ２２Ａには、アナログ歪補償信号が与えられる。プリディストータ２２Ａの出力は、アナログ信号であるため、図１において歪補償装置２０とアップコンバータ４０との間に設けられているＤＡＣ３０は、図８においては不要である。
【００９６】
図９は、歪補償装置２０のさらに他の例を示している。図９に示す歪補償装置２０は、カスケード接続されたプリディストータＡ及びプリディストータＢを備える。図９では、プリディストータＡ及びプリディストータＢの配置が図１とは逆になっており、プリディストータＢは、プリディストータＡの出力側に接続されている。
【００９７】
図９の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
【００９８】
図１０は、歪補償装置２０のさらに他の例を示している。図１０に示す歪補償装置２０は、パラレル接続されたプリディストータＡ及びプリディストータＢを備える。図１０では、ベースバンド信号ｘ［ｎ］は、プリディストータＡ及びプリディストータＢに与えられる。プリディストータＡは、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償し、第１歪補償信号ｙ１［ｎ］を出力する。プリディストータＢは、Ｉｄｑドリフト等による瞬時的な歪に変化に対処し、第２歪補償信号ｙ２［ｎ］を出力する。第１歪補償信号ｙ１［ｎ］と第２歪補償信号ｙ２［ｎ］とは、加算器によって加算される。歪補償装置２０は、加算された歪補償信号ｙ［ｎ］を出力する。
【００９９】
図１０の歪補償装置２０においても、プリディストータＡによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、プリディストータＢによって、Ｉｄｑドリフト等による瞬時的な歪の変化にリアルタイムで追従し、歪補償をすることができる。しかも、プリディストータＡが設けられていることで、プリディストータＢの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
【０１００】
図１１は、歪補償装置のさらに他の例を示している。図１１に示す歪補償装置３００は、第１歪補償回路３１０と、第２歪補償回路３２０と、更新部３３０とを備える。更新部３３０は、第１歪補償回路３１０の第１歪補償特性と、第２歪補償回路３２０の第２歪補償特性とを更新する。
【０１０１】
第１歪補償回路３１０は、例えば、式（１）の第１特性式で表される第１歪補償特性を有する。第２歪補償回路３２０は、例えば、式（２）の第２特性式で表される第２歪補償特性を有する。
【０１０２】
図１２は、本変形例における歪補償装置３００の構成の一例を示すブロック図である。この例における歪補償装置３００は、プロセッサ３３１及びメモリ３３２を有するコンピュータによって構成される更新部３３０を有する。プロセッサ３３１は、メモリ３３２に記憶されたコンピュータプログラムである係数更新プログラム３３３を実行する。更新部３３０の各機能は、前記コンピュータのメモリ３３２に記憶されたコンピュータプログラムである係数更新プログラム３３３がプロセッサ３３１によって実行されることで発揮される。係数更新プログラム３３３は、ＣＤ−ＲＯＭなどの記録媒体に記憶させることができる。プロセッサ３３１は、係数更新プログラム３３３を実行し、後述するような第１更新処理及び第２更新処理を行う。
【０１０３】
係数更新プログラム３３３は、第１歪補償係数３３４ａを更新するための第１更新処理と、第２歪補償係数３３４ｂを更新するための第２更新処理とをプロセッサ３３１に実行させるプログラムコードを含む。第１更新処理及び第２更新処理は、例えば、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ３３５に基づいて行われる。歪補償装置３００が取得したサンプルデータ３３５は、メモリ３３２に保存される。
【０１０４】
プロセッサ３３１は、第１更新処理において、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ３３５に基づいて、最小二乗法に基づき正規方程式を解くことで、第１歪補償係数３３４ａを計算する。計算された第１歪補償係数３３４ａは、第１歪補償回路３１０にて用いられる歪補償係数を更新するため、第１歪補償回路３１０に与えられる。
【０１０５】
プロセッサ３３１は、第２更新処理において、例えば、サンプルデータ３３５の一部に基づいて、例えば式（３）（４）によるＬＭＳを解くことで、第２歪補償係数３３４ｂを計算する。第２歪補償係数３３４ｂは平滑化され、平滑値３３４ｃが得られる。平滑値３３４ｃは、第２歪補償回路３２０にて用いられる歪補償係数を更新するため、第２歪補償回路３２０に与えられる。
【０１０６】
第２歪補償係数３３４ｂの数は、第１歪補償係数３３４ａの数より少ない。このため、第２歪補償係数３３４ｂを算出するための処理負荷は、第１歪補償係数３３４ａを算出するための処理負荷に比べて小さい。第１更新処理は低い頻度で実行され、第２更新処理は高頻度で実行される。
【０１０７】
次に、本例における歪補償装置３００の動作について説明する。図１３は、歪補償装置３００の動作手順の一例を示すフローチャートである。
【０１０８】
プロセッサ３３１は、第１更新処理を実行する（ステップＳ３０１）。この第１更新処理により、第１歪補償係数３３４ａが決定され、第１歪補償回路３１０の第１歪補償特性が設定される。
【０１０９】
また、プロセッサ３３１は、第２更新処理を実行する（ステップＳ３０２）。この第２更新処理により、第２歪補償係数３３４ｂが決定され、平滑化期間分の第２歪補償係数３３４ｂに対して平滑化処理が施され、平滑値３３４ｃが得られる。平滑値３３４ｃにより、第２歪補償回路３２０の第２歪補償特性が設定される。
【０１１０】
第１歪補償特性が設定された第１歪補償回路３１０は、第１歪補償処理を実行する（ステップＳ３０３）。第１歪補償処理は、第１歪補償回路３１０が入力信号ｙ［ｎ］を受信し、第１歪補償特性にしたがって入力信号ｙ［ｎ］を歪補償して出力信号ｙ［ｎ］’を生成し、出力信号ｙ［ｎ］’を出力する処理である。
【０１１１】
第２歪補償特性が設定された第２歪補償回路３２０は、第２歪補償処理を実行する（ステップＳ３０４）。第２歪補償処理は、第２歪補償回路３２０が入力信号ｚ［ｎ］を受信し、第２歪補償特性にしたがって入力信号ｚ［ｎ］を歪補償して出力信号ｙ［ｎ］を生成し、出力信号ｙ［ｎ］を出力する処理である。
【０１１２】
プロセッサ３３１は、第１歪補償特性の更新タイミングに到達したか否かを判定する（ステップＳ３３５）。第１更新処理は、低頻度で実行される。このため、更新の間隔は比較的長い時間に設定される。
【０１１３】
更新タイミングに到達していない場合（ステップＳ３０５においてＮＯ）、ステップＳ３０２に戻り、プロセッサ３３１が第２更新処理を実行し（ステップＳ３０２）、第１歪補償回路３１０が第１歪補償処理を実行し（ステップＳ３０３）、第２歪補償回路３２０が第２歪補償処理を実行する（ステップＳ３０４）。第２更新処理は、例えばサンプリング周期ｆｓ毎に実行される。第１歪補償処理及び第２歪補償処理は、サンプリング周期ｆｓ毎に実行される。
【０１１４】
更新タイミングに到達した場合（ステップＳ３０５においてＹＥＳ）、ステップＳ１０１に戻り、プロセッサ３３１が第１更新処理を実行する。第１更新処理は、例えばサンプリング周期１／ｆｓの数十倍〜数百倍程度の周期毎に実行される。
【０１１５】
第１更新処理Ｓ３０１及び第２更新処理Ｓ３０２は、それぞれ、例えば図５及び図７に示される第１更新処理Ｓ及び第２更新処理と同様の処理とすることができる。
【０１１６】
上記の動作を繰り返し実行することにより、低頻度で第１歪補償特性が更新されつつ、高頻度に第２歪補償特性が更新される。また、サンプリング周期ｆｓ毎に第１歪補償処理及び第２歪補償処理が実行される。
【０１１７】
図１４は、歪補償装置３００の構成の他の例を示すブロック図である。本例では、更新部３３０は、コンピュータではなく、ＦＰＧＡ、ＡＳＩＣ（Application Specific Integrated Circuit）等のワイヤードロジック回路によって構成される。
【０１１８】
更新部３３０は、第１歪補償係数３３４ａを更新するための第１更新処理を実行する部分回路と、第２歪補償係数３３４ｂを更新するための第２更新処理を実行する部分回路とを含む。第１更新処理は、増幅器５０の出力ｚ［ｎ］を示すサンプルデータ３３５に基づいて行われ、第２更新処理は、例えばサンプルデータ３３５の一部に基づいて行われる。なお、歪補償装置３００が取得したサンプルデータ３３５は、更新部３３０のサンプルデータ記憶部に保存される。
【０１１９】
第２歪補償係数３３４ｂの数は、第１歪補償係数３３４ａの数より少ない。このため、第２歪補償係数３３４ｂを算出するための処理負荷は、第１歪補償係数３３４ａを算出するための処理負荷に比べて小さい。更新処理では、低い頻度で第１歪補償係数３３４ａが計算され、高い頻度で第２歪補償係数３３４ｂが計算される。  
【０１２０】
算出された第１歪補償係数３３４ａによって、第１歪補償回路３１０の第１歪補償特性が設定される。
【０１２１】
平滑化期間分の第２歪補償係数３３４ｂに対して平滑化処理が施され、平滑値３３４ｃが得られる。平滑値３３４ｃにより、第２歪補償回路３２０の第２歪補償特性が設定される。
【０１２２】
なお、上記の実施形態及び各変形例において、第２歪補償係数に代えて、第１歪補償係数に対して平滑化処理が実行され、第１歪補償係数の平滑値によって、第１歪補償回路の第１歪補償特性が設定されてもよい。また、第１歪補償係数に対する平滑化処理と、第２歪補償係数に対する平滑化処理のそれぞれが実行されてもよい。つまり、第１歪補償係数の平滑値によって第１歪補償回路の第１歪補償特性が設定され、第２歪補償係数の平滑値によって第２歪補償回路の第２歪補償特性が設定されてもよい。
【０１２３】
［４．補記］
今回開示された実施の形態はすべての点で例示であって、制限的ではない。本発明の権利範囲は、上述の実施形態ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及びその範囲内でのすべての変更が含まれる。
【符号の説明】
【０１２４】
１００  無線通信機
２０，３００  歪補償装置
３０，２２Ｃ  デジタル−アナログコンバータ
３６  カプラ
４０  アップコンバータ
５０  電力増幅器
６０  アンテナ
７０  ダウンコンバータ
８０  アナログ−デジタルコンバータ
２１Ａ，２２Ａ，Ａ  第１プリディストータ
２１Ｂ，２２Ｂ，Ｂ  第２プリディストータ
２１０，３１０  第１歪補償回路
２１１，３３１  プロセッサ
２１２，３３２  メモリ
２１３  第１更新部
２１３ａ  第１導出部
２１３ｄ  第１設定部
２１４，３３３  係数更新プログラム
２１５ａ，３３４ａ  第１歪補償係数
２１５ｂ，２１９ｂ，３３５  サンプルデータ
２１７，３２０  第２歪補償回路
２１８  第２更新部
２１８ａ  第２導出部
２１８ｂ  記憶部
２１８ｃ  平滑化部
２１８ｄ  第２設定部
２１９  メモリ
２１９ａ，３３４ｂ  第２歪補償係数
２１９ｃ，３３４ｃ  平滑値
３３０  更新部
【図１】
2020036172.tif 000009
【図２】
2020036172.tif 000010
【図３】
2020036172.tif 000011
【図４】
2020036172.tif 000012
【図５】
2020036172.tif 000013
【図６】
2020036172.tif 000014
【図７】
2020036172.tif 000015
【図８】
2020036172.tif 000016
【図９】
2020036172.tif 000017
【図１０】
2020036172.tif 000018
【図１１】
2020036172.tif 000019
【図１２】
2020036172.tif 000020
【図１３】
2020036172.tif 000021
【図１４】
2020036172.tif 000022