(57)【要約】【課題】有機絶縁膜（ＯＩＬ）と二層配線化された第１ソース層（ＦＳＬ２〜ＦＳＬ４）及び第２ソース層（ＳＳＬ１〜ＳＳＬ３）とを備えた、歩留まりの高いアクティブマトリクス基板（１）を実現できる。【解決手段】アクティブマトリクス基板（１）においては、第１ソース層（ＦＳＬ２〜ＦＳＬ４）及び第２ソース層（ＳＳＬ１〜ＳＳＬ３）中、基板（２）からより遠くに配置された第２ソース層（ＳＳＬ１〜ＳＳＬ３）は、第２無機絶縁膜（ＳＩＮＯＩＬ）を介して、有機絶縁膜（ＯＩＬ）と接している。【選択図】図１
2020036012.tif 000002
【特許請求の範囲】
【請求項１】
基板に、第１導電層及び第２導電層と、有機絶縁膜とを備えたアクティブマトリクス基板であって、
上記第１導電層と上記第２導電層とは、部分的に積層されており、
上記有機絶縁膜は、上記第１導電層及び上記第２導電層より上記基板から遠くに配置されており、
上記第１導電層及び上記第２導電層中、上記基板からより遠くに配置された導電層は、無機絶縁膜を介して、上記有機絶縁膜と接していることを特徴とするアクティブマトリクス基板。
【請求項２】
ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の近くに配置されたゲート電極とを備えたボトムゲート型のトランジスタ素子を含み、
上記第１導電層は、上記第２導電層より上記基板の近くに配置されており、
上記第１導電層は、上記ソース電極及びドレイン電極と同一層で形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項３】
ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極とを備えたトップゲート型のトランジスタ素子を含み、
上記第１導電層は、上記第２導電層より上記基板から近くに配置されており、
上記第１導電層は、上記ソース電極及びドレイン電極と同一層で形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項４】
ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極と、上記ソース電極及びドレイン電極と上記半導体層より上記基板の近くに配置された遮光層と、を備えたトップゲート型のトランジスタ素子を含み、
上記第１導電層は、上記第２導電層より上記基板から遠くに配置されており、
上記第１導電層は、上記ソース電極及びドレイン電極と同一層で形成され、
上記第２導電層は、上記遮光層と同一層で形成されていることを特徴とする請求項１に記載のアクティブマトリクス基板。
【請求項５】
上記無機絶縁膜を介して、上記有機絶縁膜と接している上記第２導電層は、
銅、銀、及びモリブデンの何れかからなる単層膜と、
銅、銀、及びモリブデンの少なくとも１つを含み、上記有機絶縁膜側に銅、銀及びモリブデンの何れかがある積層膜と、
銅、銀、及びモリブデンの２つ以上の合金膜と、の中から選択された一つの膜で形成されていることを特徴とする請求項１から３の何れか１項に記載のアクティブマトリクス基板。
【請求項６】
上記無機絶縁膜を介して、上記有機絶縁膜と接している上記第１導電層は、
銅、銀、及びモリブデンの何れかからなる単層膜と、
銅、銀、及びモリブデンの少なくとも１つを含み、上記有機絶縁膜側に銅、銀及びモリブデンの何れかがある積層膜と、
銅、銀、及びモリブデンの２つ以上の合金膜と、の中から選択された一つの膜で形成されていることを特徴とする請求項１または４に記載のアクティブマトリクス基板。
【請求項７】
上記半導体層は、酸化物半導体層であることを特徴とする請求項２から４の何れか１項に記載のアクティブマトリクス基板。
【請求項８】
請求項１から７の何れか１項に記載のアクティブマトリクス基板を含むことを特徴とする表示装置。
【請求項９】
上記アクティブマトリクス基板と、上記アクティブマトリクス基板と対向配置された対向基板とを含むことを特徴とする請求項８に記載の表示装置。
【請求項１０】
基板に、第１導電層を形成する工程と、第２導電層を形成する工程と、有機絶縁膜を形成する工程とを含むアクティブマトリクス基板の製造方法であって、
上記第１導電層を形成する工程及び上記第２導電層を形成する工程においては、上記第１導電層と上記第２導電層とを、部分的に積層し、
上記第１導電層を形成する工程及び上記第２導電層を形成する工程の後であって、上記有機絶縁膜を形成する工程の前に、上記第１導電層及び上記第２導電層中、上記基板からより遠くに配置された導電層を覆うように無機絶縁膜を形成する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項１１】
上記第１導電層を形成する工程は、上記第２導電層を形成する工程より前に行われ、
上記第１導電層を形成する工程においては、上記第１導電層を、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の近くに配置されたゲート電極とを備えたボトムゲート型のトランジスタ素子の上記ソース電極及びドレイン電極と同一層で形成することを特徴とする請求項１０に記載のアクティブマトリクス基板の製造方法。
【請求項１２】
上記第１導電層を形成する工程は、上記第２導電層を形成する工程より前に行われ、
上記第１導電層を形成する工程においては、上記第１導電層を、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極とを備えたトップゲート型のトランジスタ素子の上記ソース電極及びドレイン電極と同一層で形成することを特徴とする請求項１０に記載のアクティブマトリクス基板の製造方法。
【請求項１３】
上記第２導電層を形成する工程は、上記第１導電層を形成する工程より前に行われ、
上記第１導電層を形成する工程においては、上記第１導電層を、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極と、上記ソース電極及びドレイン電極と上記半導体層より上記基板の近くに配置された遮光層と、を備えたトップゲート型のトランジスタ素子の上記ソース電極及びドレイン電極と同一層で形成し、
上記第２導電層を形成する工程においては、上記第２導電層を、上記遮光層と同一層で形成することを特徴とする請求項１０に記載のアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法に関するものである。
【背景技術】
【０００２】
従来から、例えば、液晶表示装置などの表示装置に備えられたアクティブマトリクス基板においては、アクティブマトリクス基板のＴＦＴ素子（薄膜トランジスタ素子）のソース電極及びドレイン電極と、上記ソース電極と電気的に接続されたソース配線とを覆う絶縁膜として、有機絶縁膜を用いる構成が知られている（特許文献１など）。
【０００３】
そして、近年においては、表示装置の高精細化（例えば、解像度の８Ｋ化）や大型化（例えば、８０インチ型化）がさらに進められている。
【０００４】
表示装置の高精細化に伴い、一つの表示単位である絵素数も増加するので、各絵素に表示を行うために必要とされるソース配線の数及びゲート配線の数も増加する。したがって、表示装置のサイズを大きくすることなく、表示装置の高精細化を実現するためには、ソース配線やゲート配線の細線化が必要となる。
【０００５】
また、大型表示装置の場合、ソース配線及びゲート配線の配線距離が長く、その分、ソース-ゲート間の容量も増加してしまうので、このソース-ゲート間の容量の増加を抑制するために、ソース配線及びゲート配線の細線化が必要となる。
【０００６】
以上の理由から、ソース配線及びゲート配線の細線化は必要であるが、ソース配線及びゲート配線の細線化に伴い、その分、表示装置の生産時にこれらの配線の断線が発生しやすくなり、表示装置の歩留まりの低下を招いてしまうという問題がある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１０−２６０６４６（１９９８年９月２９日公開）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
そこで、表示装置の生産時に、これらの配線の断線による、表示装置の歩留まりの低下を抑制するための以下の構成が考えられる。
【０００９】
図１０は、有機絶縁膜ＯＩＬと、細線化された第１ソース配線ＦＳＬ及び細線化された第２ソース配線ＳＳＬとを備えたアクティブマトリクス基板１００であって、第２ソース配線ＳＳＬと有機絶縁膜ＯＩＬとが接する場合の問題点を説明するための図である。
【００１０】
図１０に図示しているように、アクティブマトリクス基板１００は、基板１０１と、基板１０１上に形成された無機絶縁膜であるゲート絶縁膜ＧＩＬと、ゲート絶縁膜ＧＩＬ上に所定パターンで形成された第１ソース配線ＦＳＬと、第１ソース配線ＦＳＬ上に開口を有するように形成された第１無機絶縁膜ＩＮＯＩＬと、上記開口を介して、第１ソース配線ＦＳＬと電気的に接続されている第２ソース配線ＳＳＬと、第２ソース配線ＳＳＬ及び第１絶縁膜ＩＮＯＩＬを覆うように形成された有機絶縁膜ＯＩＬと、を含む。
【００１１】
第１ソース配線ＦＳＬ及び第２ソース配線ＳＳＬは、何れも細線化されたソース配線であり、第１絶縁膜ＩＮＯＩＬに形成された開口部分で互いに接している。以上のように、アクティブマトリクス基板１００においては、細線化されたソース配線は、第１ソース配線ＦＳＬと第２ソース配線ＳＳＬとで二層配線化されている。
【００１２】
このような構成であるため、アクティブマトリクス基板１００によれば、第１ソース配線ＦＳＬ及び第２ソース配線ＳＳＬの何れか一方に断線が発生しても、表示装置の歩留まりの低下を招くことはないので、表示装置の歩留まりの低下を抑制することが期待できる。
【００１３】
しかしながら、アクティブマトリクス基板１００の場合、以下で説明する理由から、第２ソース配線ＳＳＬが配線としての役割を失ってしまうという問題があり、実質的にソース配線が二層配線としての役割を果たせないので、表示装置の歩留まりの低下を抑制することができない。
【００１４】
アクティブマトリクス基板１００に備えられた細線化された第１ソース配線ＦＳＬは、配線の低抵抗化を実現するため、例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）の単層膜あるいはこれらの金属の少なくとも１つを含む積層膜または、これらの金属の２つ以上の金属の合金膜で形成されている。そして、図１０に図示するように、アクティブマトリクス基板１００においては、第１ソース配線ＦＳＬの上層である第２ソース配線ＳＳＬと、有機絶縁膜ＯＩＬとが直接接する構成、すなわち、有機絶縁膜ＯＩＬが第２ソース配線ＳＳＬを直接覆っている構成となっている。
【００１５】
このような構成の場合において、配線の低抵抗化を実現するため、細線化された第２ソース配線ＳＳＬを、有機絶縁膜ＯＩＬと反応する金属（例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）など）の単層膜、これらの金属の少なくとも１つを含む積層膜であって、有機絶縁膜ＯＩＬ側に銅（Ｃｕ）、銀（Ａｇ）及びモリブデン（Ｍｏ）の何れかがある積層膜または、これらの金属の２つ以上の金属の合金膜で形成する場合が多い。
【００１６】
このような場合、第２ソース配線ＳＳＬと、有機絶縁膜ＯＩＬとの界面において、有機絶縁膜ＯＩＬに含まれる酸素や水素と、第２ソース配線ＳＳＬを構成する金属材料とが反応し、第２ソース配線ＳＳＬを構成する金属材料が金属酸化物化されてしまう。このように、第２ソース配線ＳＳＬに形成された金属酸化物は絶縁体であるため、第２ソース配線ＳＳＬは、配線としての役割を失ってしまう。
【００１７】
本開示は、上記の問題点に鑑みてなされたものであり、有機絶縁膜と二層配線化されたソース配線とを備えた、歩留まりの高いアクティブマトリクス基板及びアクティブマトリクス基板の製造方法と、上記アクティブマトリクス基板を備えた表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１８】
（１）本発明の一実施形態は、基板に、第１導電層及び第２導電層と、有機絶縁膜とを備えたアクティブマトリクス基板であって、上記第１導電層と上記第２導電層とは、部分的に積層されており、上記有機絶縁膜は、上記第１導電層及び上記第２導電層より上記基板から遠くに配置されており、上記第１導電層及び上記第２導電層中、上記基板からより遠くに配置された導電層は、無機絶縁膜を介して、上記有機絶縁膜と接しているアクティブマトリクス基板である。
【００１９】
（２）また、本発明のある実施態様は、上記（１）の構成に加え、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の近くに配置されたゲート電極とを備えたボトムゲート型のトランジスタ素子を含み、上記第１導電層は、上記第２導電層より上記基板の近くに配置されており、上記第１導電層は、上記ソース電極及びドレイン電極と同一層で形成されているアクティブマトリクス基板である。
【００２０】
（３）また、本発明のある実施態様は、上記（１）の構成に加え、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極とを備えたトップゲート型のトランジスタ素子を含み、上記第１導電層は、上記第２導電層より上記基板から近くに配置されており、上記第１導電層は、上記ソース電極及びドレイン電極と同一層で形成されているアクティブマトリクス基板である。
【００２１】
（４）また、本発明のある実施態様は、上記（１）の構成に加え、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極と、上記ソース電極及びドレイン電極と上記半導体層より上記基板の近くに配置された遮光層と、を備えたトップゲート型のトランジスタ素子を含み、上記第１導電層は、上記第２導電層より上記基板から遠くに配置されており、上記第１導電層は、上記ソース電極及びドレイン電極と同一層で形成され、上記第２導電層は、上記遮光層と同一層で形成されているアクティブマトリクス基板である。
【００２２】
（５）また、本発明のある実施態様は、上記（１）から上記（３）の何れかの構成に加え、上記無機絶縁膜を介して、上記有機絶縁膜と接している上記第２導電層は、銅、銀、及びモリブデンの何れかからなる単層膜と、銅、銀、及びモリブデンの少なくとも１つを含み、上記有機絶縁膜側に銅、銀及びモリブデンの何れかがある積層膜と、銅、銀、及びモリブデンの２つ以上の合金膜と、の中から選択された一つの膜で形成されているアクティブマトリクス基板である。
【００２３】
（６）また、本発明のある実施態様は、上記（１）または、上記（４）の構成に加え、上記無機絶縁膜を介して、上記有機絶縁膜と接している上記第１導電層は、銅、銀、及びモリブデンの何れかからなる単層膜と、銅、銀、及びモリブデンの少なくとも１つを含み、上記有機絶縁膜側に銅、銀及びモリブデンの何れかがある積層膜と、銅、銀、及びモリブデンの２つ以上の合金膜と、の中から選択された一つの膜で形成されているアクティブマトリクス基板である。
【００２４】
（７）また、本発明のある実施態様は、上記（２）から上記（４）の何れかの構成に加え、上記半導体層は、酸化物半導体層であるアクティブマトリクス基板である。
【００２５】
（８）また、本発明のある実施態様は、上記（１）から上記（７）の何れかの構成であるアクティブマトリクス基板を含む表示装置である。
【００２６】
（９）また、本発明のある実施態様は、上記（８）の構成に加え、上記アクティブマトリクス基板と、上記アクティブマトリクス基板と対向配置された対向基板とを含む表示装置である。
【００２７】
（１０）本発明の一実施形態は、基板に、第１導電層を形成する工程と、第２導電層を形成する工程と、有機絶縁膜を形成する工程とを含むアクティブマトリクス基板の製造方法であって、上記第１導電層を形成する工程及び上記第２導電層を形成する工程においては、上記第１導電層と上記第２導電層とを、部分的に積層し、上記第１導電層を形成する工程及び上記第２導電層を形成する工程の後であって、上記有機絶縁膜を形成する工程の前に、上記第１導電層及び上記第２導電層中、上記基板からより遠くに配置された導電層を覆うように無機絶縁膜を形成する工程を含むアクティブマトリクス基板の製造方法である。
【００２８】
（１１）また、本発明のある実施態様は、上記（１０）の方法に加え、上記第１導電層を形成する工程は、上記第２導電層を形成する工程より前に行われ、上記第１導電層を形成する工程においては、上記第１導電層を、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の近くに配置されたゲート電極とを備えたボトムゲート型のトランジスタ素子の上記ソース電極及びドレイン電極と同一層で形成するアクティブマトリクス基板の製造方法である。
【００２９】
（１２）また、本発明のある実施態様は、上記（１０）の方法に加え、上記第１導電層を形成する工程は、上記第２導電層を形成する工程より前に行われ、上記第１導電層を形成する工程においては、上記第１導電層を、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極とを備えたトップゲート型のトランジスタ素子の上記ソース電極及びドレイン電極と同一層で形成するアクティブマトリクス基板の製造方法である。
【００３０】
（１３）また、本発明のある実施態様は、上記（１０）の方法に加え、上記第２導電層を形成する工程は、上記第１導電層を形成する工程より前に行われ、上記第１導電層を形成する工程においては、上記第１導電層を、ソース電極及びドレイン電極と、半導体層と、上記半導体層より上記基板の遠くに配置されたゲート電極と、上記ソース電極及びドレイン電極と上記半導体層より上記基板の近くに配置された遮光層と、を備えたトップゲート型のトランジスタ素子の上記ソース電極及びドレイン電極と同一層で形成し、上記第２導電層を形成する工程においては、上記第２導電層を、上記遮光層と同一層で形成するアクティブマトリクス基板の製造方法である。
【発明の効果】
【００３１】
有機絶縁膜と二層配線化されたソース配線とを備えた、歩留まりの高いアクティブマトリクス基板及びアクティブマトリクス基板の製造方法と、上記アクティブマトリクス基板を備えた表示装置を実現できる。
【図面の簡単な説明】
【００３２】
【図１】（ａ）は、実施の形態１のアクティブマトリクス基板におけるＴＦＴ素子及び絵素電極が形成されている領域を示す図であり、（ｂ）は、実施の形態１のアクティブマトリクス基板における端子部を含む端部領域を示す図である。
【図２】図１に図示した実施の形態１のアクティブマトリクス基板の製造工程を説明するための図である。
【図３】図２に図示した実施の形態１のアクティブマトリクス基板の製造工程中、基板にゲート層を形成する工程から第４レジストを剥離する工程までの各工程を説明するための図である。
【図４】図２に図示した実施の形態１のアクティブマトリクス基板の製造工程中、第２ソース層を形成する工程から第６レジストを剥離する工程までの各工程を説明するための図である。
【図５】実施の形態１のアクティブマトリクス基板を備えた表示装置の概略構成を示す図である。
【図６】（ａ）は、実施の形態２のアクティブマトリクス基板におけるＴＦＴ素子及び絵素電極が形成されている領域を示す図であり、（ｂ）は、実施の形態２のアクティブマトリクス基板における端子部を含む端部領域を示す図である。
【図７】図６に図示した実施の形態２のアクティブマトリクス基板の製造工程を説明するための図である。
【図８】（ａ）は、実施の形態３のアクティブマトリクス基板におけるＴＦＴ素子及び絵素電極が形成されている領域を示す図であり、（ｂ）は、実施の形態３のアクティブマトリクス基板における端子部を含む端部領域を示す図である。
【図９】図８に図示した実施の形態３のアクティブマトリクス基板の製造工程を説明するための図である。
【図１０】有機絶縁膜と、細線化された第１ソース配線及び細線化された第２ソース配線とを備えたアクティブマトリクス基板を示す図であって、第２ソース配線と有機絶縁膜とが接する場合の問題点を説明するための図である。
【発明を実施するための形態】
【００３３】
本開示の実施の形態について図１から図９に基づいて説明すれば、次の通りである。以下、説明の便宜上、特定の実施形態にて説明した構成と同一の機能を有する構成については、同一の符号を付記し、その説明を省略する場合がある。
【００３４】
〔実施形態１〕
以下、図１から図５に基づき、実施の形態１のアクティブマトリクス基板１及びアクティブマトリクス基板１を含む表示装置６について説明する。
【００３５】
図１の（ａ）は、アクティブマトリクス基板１におけるＴＦＴ素子ＢＧＴＦＴ及び絵素電極ＰＩＸ１が形成されている領域を示す図であり、図１の（ｂ）は、アクティブマトリクス基板１における端子部を含む端部領域を示す図である。
【００３６】
ゲート層ＧＬ１・ＧＬ２・ＧＬ３は、同一層のエッチングによって形成され、ゲート層ＧＬ１はゲート電極であり、ゲート層ＧＬ２はゲート−ソースコンタクト部の一部であり、ゲート層ＧＬ３は端子部の一部である。ゲート層ＧＬ１・ＧＬ２・ＧＬ３は、例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）の単層膜あるいはこれらの金属の少なくとも１つを含む積層膜または、これらの金属の２つ以上の金属の合金膜で形成してもよい。
【００３７】
第１ソース層ＦＳＬ１〜ＦＳＬ４（第１導電層）は、同一層のエッチングによって形成され、第１ソース層ＦＳＬ１はＴＦＴ素子ＢＧＴＦＴのソース電極であり、第１ソース層ＦＳＬ２はＴＦＴ素子ＢＧＴＦＴのドレイン電極であり、第１ソース層ＦＳＬ３はゲート−ソースコンタクト部の一部であり、第１ソース層ＦＳＬ４はゲート−ソースクロス部の一部である。第１ソース層ＦＳＬ１〜ＦＳＬ４は、例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）の単層膜あるいはこれらの金属の少なくとも１つを含む積層膜または、これらの金属の２つ以上の金属の合金膜で形成してもよい。
【００３８】
第２ソース層ＳＳＬ１〜ＳＳＬ３（第２導電層）は、同一層のエッチングによって形成され、第２ソース層ＳＳＬ１はＴＦＴ素子ＢＧＴＦＴのドレイン電極であり、第２ソース層ＳＳＬ２はゲート−ソースコンタクト部の一部であり、第２ソース層ＳＳＬ３はゲート−ソースクロス部の一部である。第２ソース層ＳＳＬ１〜ＳＳＬ３は、配線の低抵抗化を実現するため、例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）などの単層膜、これらの金属の少なくとも１つを含む積層膜であって、有機絶縁膜ＯＩＬ側に銅（Ｃｕ）、銀（Ａｇ）及びモリブデン（Ｍｏ）の何れかがある積層膜または、これらの金属の２つ以上の金属の合金膜で形成することができる。
【００３９】
図１の（ａ）に図示されているように、アクティブマトリクス基板１には、ボトムゲート型のＴＦＴ素子ＢＧＴＦＴが備えられている。ボトムゲート型のＴＦＴ素子ＢＧＴＦＴは、基板２上に形成されたゲート電極であるゲート層ＧＬ１と、ゲート層ＧＬ１を覆うように形成された無機絶縁膜であるゲート絶縁膜ＧＩＬと、ゲート絶縁膜ＧＩＬ上に形成された半導体層ＳＣＬと、半導体層ＳＣＬ上に形成された、ソース電極である第１ソース層ＦＳＬ１及びドレイン電極である第１ソース層ＦＳＬ２とを含む。
【００４０】
本実施形態においては、基板２として、ガラス基板を用いたが、これに限定されることはなく、例えば、樹脂基板などを用いてもよい。
【００４１】
また、本実施形態においては、ゲート絶縁膜ＧＩＬとして、窒化シリコン膜を用いたが、これに限定されることはなく、例えば、窒化酸化シリコン膜や酸化シリコン膜などを用いてもよい。
【００４２】
また、本実施形態においては、半導体層ＳＣＬとして、酸化物半導体層を用いた。なお、酸化物半導体層としては、例えば、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体層を用いることができる。これに限定されることはなく、半導体層としては、例えば、多結晶シリコン層または非晶質シリコン層を用いてもよい。
【００４３】
図１の（ａ）に図示しているように、アクティブマトリクス基板１におけるＴＦＴ素子ＢＧＴＦＴ及び絵素電極ＰＩＸ１が形成されている領域においては、ＴＦＴ素子ＢＧＴＦＴを覆うとともに、ドレイン電極である第１ソース層ＦＳＬ２上に開口を有するように、第１無機絶縁膜ＩＮＯＩＬが形成されている。そして、この開口を介して、第１ソース層ＦＳＬ２と第２ソース層ＳＳＬ１とが電気的に接続されている。それから、第１無機絶縁膜ＩＮＯＩＬ及び第２ソース層ＳＳＬ１の一部を覆うとともに、第２ソース層ＳＳＬ１上に開口を有するように、第２無機絶縁膜ＳＩＮＯＩＬが形成されている。
【００４４】
本実施形態においては、第１無機絶縁膜ＩＮＯＩＬとして、酸化シリコン膜を用いたが、これに限定されることはなく、例えば、窒化シリコン膜や酸化窒化シリコン膜を用いてもよい。
【００４５】
また、本実施形態においては、第２無機絶縁膜ＳＩＮＯＩＬとして、窒化シリコン膜を用いたが、これに限定されることはなく、例えば、酸化シリコン膜や酸化窒化シリコン膜を用いてもよい。
【００４６】
そして、第２無機絶縁膜ＳＩＮＯＩＬを覆うとともに、第２無機絶縁膜ＳＩＮＯＩＬの開口と重畳する開口を有する有機絶縁膜ＯＩＬが形成されている。有機絶縁膜ＯＩＬの開口と第２無機絶縁膜ＳＩＮＯＩＬの開口とでコンタクトホールＣ１を形成する。
【００４７】
本実施形態においては、有機絶縁膜ＯＩＬとして、感光性を有するポジ型の有機絶縁膜を用いて、露光・現像により、有機絶縁膜ＯＩＬにコンタクトホールＣ１の一部を形成する開口を形成した。有機絶縁膜ＯＩＬとしては、例えば、ネガ型の有機絶縁膜を用いてもよく、感光性を有さない有機絶縁膜を用いてもよい。なお、感光性を有さない有機絶縁膜を用いる場合には、別途、パターン形成されたレジスト膜をマスクとして、感光性を有さない有機絶縁膜をエッチングすることで、感光性を有さない有機絶縁膜に開口を形成することができる。
【００４８】
図１の（ａ）に図示しているように、有機絶縁膜ＯＩＬ上に形成された絵素電極ＰＩＸ１は、コンタクトホールＣ１を介して、ドレイン電極である第２ソース層ＳＳＬ１と電気的に接続されている。なお、図１の（ｂ）に図示する導電部材ＰＩＸ２・ＰＩＸ３と、絵素電極ＰＩＸ１とは、同一層のエッチングによって形成され、本実施形態においては、絵素電極ＰＩＸ１及び導電部材ＰＩＸ２・ＰＩＸ３をＩＴＯ（Indium Tin Oxide）で形成したが、これに限定されることはなく、例えば、ＩＺＯ（Indium Zinc Oxide）を用いて形成してもよい。
【００４９】
図１の（ｂ）に図示しているように、アクティブマトリクス基板１における端子部を含む端部領域には、コンタクトホールＣ２を含むゲート−ソースコンタクト部と、コンタクトホールＣ３を含む端子部と、コンタクトホールＣ４を含むゲート−ソースクロス部とが、備えられている。
【００５０】
ゲート−ソースコンタクト部においては、第１ソース層ＦＳＬ３と第２ソース層ＳＳＬ２とが積層され、二層配線化されている。そして、第１ソース層ＦＳＬ３及び第２ソース層ＳＳＬ２と、ゲート層ＧＬ２とは、コンタクトホールＣ２を介して、導電部材ＰＩＸ２で電気的に接続されている。
【００５１】
ゲート−ソースクロス部においては、第１ソース層ＦＳＬ４と第２ソース層ＳＳＬ３とが、コンタクトホールＣ４を介して電気的に接続されている。
【００５２】
端子部においては、ゲート層ＧＬ３と導電部材ＰＩＸ３とが、コンタクトホールＣ３を介して電気的に接続されている。
【００５３】
アクティブマトリクス基板１においては、端子部であるゲート層ＧＬ３及び導電部材ＰＩＸ３と、導電部材ＰＩＸ２と、ゲート層ＧＬ２と、ゲート電極であるゲート層ＧＬ１とが電気的に接続されており、端子部から入力されたゲート信号がゲート電極にまで伝達されるようになっている。
【００５４】
また、アクティブマトリクス基板１においては、図示していないソース信号（画像信号）入力用の端子部から入力されたソース信号が、第１ソース層ＦＳＬ４及び第２ソース層ＳＳＬ３と、ソース電極である第１ソース層ＦＳＬ１と、ドレイン電極である第１ソース層ＦＳＬ２とを介して、絵素電極ＰＩＸ１にまで伝達されるようになっている。
【００５５】
アクティブマトリクス基板１は、ＴＦＴ素子ＢＧＴＦＴのドレイン電極部分、ゲート−ソースコンタクト部及びゲート−ソースクロス部の各々において、二層配線構造を有する。具体的に、ＴＦＴ素子ＢＧＴＦＴのドレイン電極部分においては、第１ソース層ＦＳＬ２と第２ソース層ＳＳＬ１とが積層され、二層配線化されている。ゲート−ソースコンタクト部においては、第１ソース層ＦＳＬ３と第２ソース層ＳＳＬ２とが積層され、二層配線化されている。ゲート−ソースクロス部においては、第１ソース層ＦＳＬ４と第２ソース層ＳＳＬ３とが積層され、二層配線化されている。
【００５６】
以上のように、アクティブマトリクス基板１は、有機絶縁膜ＯＩＬと、第１ソース層ＦＳＬ２〜ＦＳＬ４及び第２ソース層ＳＳＬ１〜ＳＳＬ３からなる二層配線構造を有するが、二層配線構造の上層である第２ソース層ＳＳＬ１〜ＳＳＬ３と、有機絶縁膜ＯＩＬとの間には、第２無機絶縁膜ＳＩＮＯＩＬが形成されているので、第２ソース層ＳＳＬ１〜ＳＳＬ３が有機絶縁膜ＯＩＬと直接接することがない。したがって、有機絶縁膜ＯＩＬに含まれる酸素や水素と、第２ソース層ＳＳＬ１〜ＳＳＬ３を構成する金属材料とが反応し、第２ソース層ＳＳＬ１〜ＳＳＬ３を構成する金属材料が金属酸化物化されるのを抑制できる。よって、上記構成によれば、有機絶縁膜ＯＩＬと二層配線化されたソース配線とを備えた、歩留まりの高いアクティブマトリクス基板１を実現できる。
【００５７】
以下、図２から図４に基づいて、アクティブマトリクス基板１の製造工程を説明する。
【００５８】
図２は、アクティブマトリクス基板１の製造工程を説明するための図である。図３は、図２に図示したアクティブマトリクス基板１の製造工程中、基板２にゲート層を形成する工程（Ｓ１）から第４レジストを剥離する工程（Ｓ１７）までの各工程を説明するための図である。図４は、図２に図示したアクティブマトリクス基板１の製造工程中、第２ソース層を形成する工程（Ｓ１８）から第６レジストを剥離する工程（Ｓ２８）までの各工程を説明するための図である。
【００５９】
先ず、図２に図示するように、基板２にゲート層を形成する工程（Ｓ１）と、ゲート層上に第１レジストをパターン形成する工程（Ｓ２）と、第１レジストをマスクとしてゲート層をエッチングする工程（Ｓ３）とを行った後、第１レジストを剥離する工程（Ｓ４）を行うことで、図３の（ａ）に図示するように、基板２上に所定形状のゲート層ＧＬ１・ＧＬ２・ＧＬ３を形成した。
【００６０】
次に、図２に図示するように、ゲート絶縁膜ＧＩＬを形成する工程（Ｓ５）と、ゲート絶縁膜ＧＩＬ上に半導体層を形成する工程（Ｓ６）と、半導体層上に第２レジストをパターン形成する工程（Ｓ７）と、第２レジストをマスクとして半導体層をエッチングする工程（Ｓ８）とを行った後、第２レジストを剥離する工程（Ｓ９）を行うことで、図３の（ｂ）に図示するように、基板２上に、所定形状のゲート層ＧＬ１・ＧＬ２・ＧＬ３と、ゲート絶縁膜ＧＩＬと、所定形状の半導体層ＳＣＬとを形成した。
【００６１】
次に、図２に図示するように、半導体層ＳＣＬ及びゲート絶縁膜ＧＩＬ上に第１ソース層を形成する工程（Ｓ１０）と、第１ソース層上に第３レジストをパターン形成する工程（Ｓ１１）と、第３レジストをマスクとして第１ソース層をエッチングする工程（Ｓ１２）とを行った後、第３レジストを剥離する工程（Ｓ１３）を行うことで、図３の（ｃ）に図示するように、基板２上に、所定形状のゲート層ＧＬ１・ＧＬ２・ＧＬ３と、ゲート絶縁膜ＧＩＬと、所定形状の半導体層ＳＣＬと、所定形状の第１ソース層ＦＳＬ１〜ＦＳＬ４とを形成した。
【００６２】
次に、図２に図示するように、第１無機絶縁膜ＩＮＯＩＬを形成する工程（Ｓ１４）を行うことで、図３の（ｄ）に図示するように、基板２上に第１無機絶縁膜ＩＮＯＩＬを形成した。
【００６３】
次に、図２に図示するように、第１無機絶縁膜ＩＮＯＩＬ上に第４レジストをパターン形成する工程（Ｓ１５）と、第４レジストをマスクとして第１無機絶縁膜ＩＮＯＩＬをエッチングする工程（Ｓ１６）とを行った後、第４レジストを剥離する工程（Ｓ１７）を行うことで、図３の（ｅ）に図示するように、基板２上に、第１無機絶縁膜ＩＮＯＩＬを所定形状に形成した。なお、この際に、第１無機絶縁膜ＩＮＯＩＬにコンタクトホールＣ４が形成される（図１の（ｂ）参照）。
【００６４】
次に、図２に図示するように、第２ソース層を形成する工程（Ｓ１８）と、第２ソース層上に第５レジストをパターン形成する工程（Ｓ１９）と、第５レジストをマスクとして第２ソース層をエッチングする工程（Ｓ２０）とを行った後、第５レジストを剥離する工程（Ｓ２１）を行うことで、図４の（ａ）に図示するように、基板２上に、所定形状の第２ソース層ＳＳＬ１〜ＳＳＬ３を形成した。
【００６５】
次に、図２に図示するように、第２無機絶縁膜ＳＩＮＯＩＬを形成する工程（Ｓ２２）を行うことで、図４の（ｂ）に図示するように、基板２上に第２無機絶縁膜ＳＩＮＯＩＬを形成した。
【００６６】
次に、図２に図示するように、有機絶縁膜ＯＩＬをパターン形成する工程（Ｓ２３）を行うことで、図４の（ｃ）に図示するように、基板２上に所定パターンの有機絶縁膜ＯＩＬを形成した。
【００６７】
次に、図２に図示するように、有機絶縁膜ＯＩＬをマスクとしてエッチングし、コンタクトホールを形成する工程（Ｓ２４）を行うことで、図４の（ｄ）に図示するように、コンタクトホールＣ１、コンタクトホールＣ２及びコンタクトホールＣ３を形成した。
【００６８】
そして、図２に図示するように、絵素電極層を形成する工程（Ｓ２５）と、絵素電極層上に第６レジストをパターン形成する工程（Ｓ２６）と、第６レジストをマスクとして絵素電極層をエッチングする工程（Ｓ２７）とを行った後、第６レジストを剥離する工程（Ｓ２８）を行うことで、図１の（ａ）及び図１の（ｂ）に図示するように、基板２上に、所定形状の絵素電極ＰＩＸ１及び所定形状の導電部材ＰＩＸ２・ＰＩＸ３を形成し、アクティブマトリクス基板１を形成した。
【００６９】
なお、本実施形態においては、第１レジスト〜第６レジストとして、ポジ型のレジストまたはネガ型のレジストを用いたが、これに限定されることはなく、パターン形成できるとともに、第１レジスト〜第６レジストをマスクとして、下層膜をエッチングできるのであれば、感光性を有さなくてもよい。
【００７０】
図５は、アクティブマトリクス基板１を備えた表示装置６の概略構成を示す図である。
【００７１】
本実施形態においては、アクティブマトリクス基板１と、アクティブマトリクス基板１と対向する共通電極層（図示せず）を備えた対向基板３とが、シール材４によって貼り合わされ、アクティブマトリクス基板１と対向基板３との間に液晶層５が備えられている液晶表示装置を表示装置６の一例に挙げて説明するが、これに限定されることはなく、表示装置６は、ＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた表示装置や、無機発光ダイオードまたはＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えた表示装置などであってもよい。
【００７２】
上記構成によれば、有機絶縁膜ＯＩＬと二層配線化されたソース配線とを備えた、歩留まりの高い表示装置６を実現できる。
【００７３】
〔実施形態２〕
次に、図６及び図７に基づいて、本発明の実施形態２について説明する。本実施の形態のアクティブマトリクス基板１１には、トップゲート型のＴＦＴ素子ＴＧＴＦＴが備えられている点において、上記の実施形態１とは異なる。その他の構成については実施形態１において説明したとおりである。説明の便宜上、上記の実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【００７４】
図６の（ａ）は、アクティブマトリクス基板１１におけるＴＦＴ素子ＴＧＴＦＴ及び絵素電極ＰＩＸ１が形成されている領域を示す図であり、図６の（ｂ）は、アクティブマトリクス基板１１における端子部を含む端部領域を示す図である。
【００７５】
図６の（ａ）及び図６の（ｂ）に図示しているように、アクティブマトリクス基板１１においては、ＴＦＴ素子ＴＧＴＦＴのドレイン電極部分及びゲート−ソースクロス部の各々において、二層配線構造を有する。具体的に、ＴＦＴ素子ＴＧＴＦＴのドレイン電極部分においては、第１ソース層ＦＳＬ２と第２ソース層ＳＳＬ１とが積層され、二層配線化されている。ゲート−ソースクロス部においては、第１ソース層ＦＳＬ４と第２ソース層ＳＳＬ３とが積層され、二層配線化されている。
【００７６】
以上のように、アクティブマトリクス基板１１は、有機絶縁膜ＯＩＬと、第１ソース層ＦＳＬ２・ＦＳＬ４及び第２ソース層ＳＳＬ１・ＳＳＬ３からなる二層配線構造を有するが、二層配線構造の上層である第２ソース層ＳＳＬ１・ＳＳＬ３と、有機絶縁膜ＯＩＬとの間には、第２無機絶縁膜ＳＩＮＯＩＬが形成されているので、第２ソース層ＳＳＬ１・ＳＳＬ３が有機絶縁膜ＯＩＬと直接接することがない。したがって、有機絶縁膜ＯＩＬに含まれる酸素や水素と、第２ソース層ＳＳＬ１・ＳＳＬ３を構成する金属材料とが反応し、第２ソース層ＳＳＬ１・ＳＳＬ３を構成する金属材料が金属酸化物化されるのを抑制できる。よって、上記構成によれば、有機絶縁膜ＯＩＬと二層配線化されたソース配線とを備えた、歩留まりの高いアクティブマトリクス基板１１を実現できる。
【００７７】
以下、図６及びから図７に基づいて、アクティブマトリクス基板１１の製造工程を説明する。
【００７８】
図７は、アクティブマトリクス基板１１の製造工程を説明するための図である。
【００７９】
先ず、図７に図示するように、基板２に遮光層を形成する工程（Ｓ３１）と、遮光層上に第７レジストをパターン形成する工程（Ｓ３２）と、第７レジストをマスクとして遮光層をエッチングする工程（Ｓ３３）とを行った後、第７レジストを剥離する工程（Ｓ３４）を行うことで、図６の（ａ）に図示するように、基板２上に所定形状の遮光層ＬＭを形成した。遮光層ＬＭは、酸化物半導体層ＳＣＬへの光の入射を抑制するための層であり、本実施形態においては、金属材料で形成したが、これに限定されることはなく、光を遮光できる樹脂材料で形成してもよい。光を遮光できる樹脂材料を用いる場合には、高温工程に耐えられる高耐熱性樹脂を用いることが好ましい。
【００８０】
次に、図７に図示するように、遮光層ＬＭ及び基板２上に平坦化膜ＬＩを形成する工程（Ｓ３５）を行った。平坦化膜ＬＩとしては、例えば、窒化シリコン膜や酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【００８１】
次に、図７に図示するように、平坦化膜ＬＩ上に酸化物半導体層を形成する工程（Ｓ３６）と、酸化物半導体層上に第８レジストをパターン形成する工程（Ｓ３７）と、第８レジストをマスクとして酸化物半導体層をエッチングする工程（Ｓ３８）とを行った後、第８レジストを剥離する工程（Ｓ３９）を行うことで、図６の（ａ）に図示するように、基板２上に所定形状の酸化物半導体層ＳＣＬを形成した。なお、酸化物半導体層ＳＣＬとしては、例えば、Ｉｎ、Ｇａ及びＺｎを含む半導体層を用いることができる。
【００８２】
次に、図７に図示するように、ゲート絶縁膜を形成する工程（Ｓ４０）と、ゲート層を形成する工程（Ｓ４１）と、ゲート絶縁膜及びゲート層上に第９レジストをパターン形成する工程（Ｓ４２）と、第９レジストをマスクとしてゲート絶縁膜及びゲート層をエッチングする工程（Ｓ４３）とを行った後、第９レジストを剥離する工程（Ｓ４４）を行うことで、図６の（ａ）に図示するように、基板２上に所定形状のゲート絶縁膜ＧＩＬ及びゲート層ＧＬ１を形成した。
【００８３】
次に、図７に図示するように、層間絶縁膜を形成する工程（Ｓ４５）と、層間絶縁膜上に第１０レジストをパターン形成する工程（Ｓ４６）と、第１０レジストをマスクとして層間絶縁膜をエッチングする工程（Ｓ４７）とを行った後、第１０レジストを剥離する工程（Ｓ４８）を行うことで、図６の（ａ）に図示するように、基板２上に、コンタクトホールＣ５及びコンタクトホールＣ６が形成された所定形状の層間絶縁膜ＩＬＤを形成した。層間絶縁膜ＩＬＤとしては、例えば、窒化シリコン膜や酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【００８４】
次に、図７に図示するように、第１ソース層を形成する工程（Ｓ４９）と、実施形態１において上述した図２におけるＳ１１〜Ｓ２４工程と、共通電極層を形成する工程（Ｓ５０）と、共通電極層上に第１１レジストをパターン形成する工程（Ｓ５１）と、第１１レジストをマスクとして共通電極層をエッチングするする工程（Ｓ５２）とを行った後、第１１レジストを剥離する工程（Ｓ５３）を行うことで、図６の（ａ）に図示するように、基板２上に、所定形状の共通電極層ＣＯＭを形成した。なお、共通電極層ＣＯＭは、例えば、ＩＴＯやＩＺＯで形成してもよく、金属材料で形成してもよい。上述した実施形態１においては、共通電極層がアクティブマトリクス基板１ではなく、対向基板３に設けられている場合を一例に挙げて説明したが、本実施形態のアクティブマトリクス基板１１は、共通電極層ＣＯＭを備えている。
【００８５】
次に、図７に図示するように、第３無機絶縁膜を形成する工程（Ｓ５４）と、第３無機絶縁膜上に第１２レジストをパターン形成する工程（Ｓ５５）と、第１２レジストをマスクとして第３無機絶縁膜をエッチングするする工程（Ｓ５６）とを行った後、第１２レジストを剥離する工程（Ｓ５７）を行うことで、図６の（ａ）及び図６の（ｂ）に図示するように、基板２上に、所定形状の第３無機絶縁膜ＴＩＮＯＩＬを形成した。第３無機絶縁膜ＴＩＮＯＩＬとしては、例えば、窒化シリコン膜や酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【００８６】
そして、図７に図示するように、実施形態１において上述した図２におけるＳ２５〜Ｓ２８工程を行うことで、図６の（ａ）及び図６の（ｂ）に図示するアクティブマトリクス基板１１を形成した。
【００８７】
なお、本実施形態においては、第７レジスト〜第１２レジストとして、ポジ型のレジストまたはネガ型のレジストを用いたが、これに限定されることはなく、パターン形成できるとともに、第７レジスト〜第１２レジストをマスクとして、下層膜をエッチングできるのであれば、感光性を有さなくてもよい。
【００８８】
〔実施形態３〕
次に、図８及び図９に基づいて、本発明の実施形態３について説明する。本実施の形態のアクティブマトリクス基板２１のゲート−ソースクロス部においては、遮光層ＬＭと同一層で形成された第２ソース層ＳＳＬ３（ＬＭ１）と第１ソース層ＦＳＬ４とが積層され、二層配線化されている点において、上記の実施形態２とは異なる。その他の構成については実施形態１において説明したとおりである。説明の便宜上、上記の実施形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。
【００８９】
図８の（ａ）は、アクティブマトリクス基板２１におけるＴＦＴ素子及び絵素電極ＰＩＸ１が形成されている領域を示す図であり、図８の（ｂ）は、アクティブマトリクス基板２１における端子部を含む端部領域を示す図である。
【００９０】
図８の（ｂ）に図示しているように、アクティブマトリクス基板２１においては、ゲート−ソースクロス部において、二層配線構造を有する。具体的に、ゲート−ソースクロス部においては、遮光層ＬＭと同一層で形成された第２ソース層ＳＳＬ３（ＬＭ１）と第１ソース層ＦＳＬ４とが積層され、二層配線化されている。
【００９１】
なお、アクティブマトリクス基板２１においては、第１ソース層ＦＳＬ１・ＦＳＬ２・ＦＳＬ４が第２ソース層ＬＭ・ＳＳＬ３（ＬＭ１）より上層である。
【００９２】
第１ソース層ＦＳＬ１・ＦＳＬ２・ＦＳＬ４は、配線の低抵抗化を実現するため、例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）などの単層膜、これらの金属の少なくとも１つを含む積層膜であって、有機絶縁膜ＯＩＬ側に銅（Ｃｕ）、銀（Ａｇ）及びモリブデン（Ｍｏ）の何れかがある積層膜または、これらの金属の２つ以上の金属の合金膜で形成することができる。
【００９３】
遮光層ＬＭと同一層で形成された第２ソース層ＳＳＬ３（ＬＭ１）は、導電性材料で形成されていればよく、例えば、銅（Ｃｕ）、銀（Ａｇ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、タングステン（Ｗ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）の単層膜あるいはこれらの金属の少なくとも１つを含む積層膜または、これらの金属の２つ以上の金属の合金膜で形成されていてもよい。
【００９４】
以上のように、アクティブマトリクス基板２１は、有機絶縁膜ＯＩＬと、第２ソース層ＳＳＬ３（ＬＭ１）と第１ソース層ＦＳＬ４とからなる二層配線構造を有するが、二層配線構造の上層である第１ソース層ＦＳＬ４と、有機絶縁膜ＯＩＬとの間には、第１無機絶縁膜ＩＮＯＩＬが形成されているので、第１ソース層ＦＳＬ４が有機絶縁膜ＯＩＬと直接接することがない。したがって、有機絶縁膜ＯＩＬに含まれる酸素や水素と、第１ソース層ＦＳＬ４を構成する金属材料とが反応し、第１ソース層ＦＳＬ４を構成する金属材料が金属酸化物化されるのを抑制できる。よって、上記構成によれば、有機絶縁膜ＯＩＬと二層配線化されたソース配線とを備えた、歩留まりの高いアクティブマトリクス基板２１を実現できる。
【００９５】
以下、図８及びから図９に基づいて、アクティブマトリクス基板２１の製造工程を説明する。
【００９６】
図９は、アクティブマトリクス基板２１の製造工程を説明するための図である。
【００９７】
先ず、図９に図示するように、基板２に導電層を形成する工程（Ｓ６１）と、導電層上に第１３レジストをパターン形成する工程（Ｓ６２）と、第１３レジストをマスクとして導電層をエッチングし、遮光層ＬＭ及び第２ソース層ＳＳＬ３（ＬＭ１）を形成する工程（Ｓ６３）とを行った後、第１３レジストを剥離する工程（Ｓ６４）を行うことで、図８の（ａ）及び図８の（ｂ）に図示するように、基板２上に所定形状の遮光層ＬＭ及び所定形状の第２ソース層ＳＳＬ３（ＬＭ１）を形成した。
【００９８】
次に、図９に図示するように、遮光層ＬＭ、第２ソース層ＳＳＬ３（ＬＭ１）及び基板２上に平坦化膜ＬＩを形成する工程（Ｓ６５）と、実施形態２において上述した図７におけるＳ３６〜Ｓ４４工程と、層間絶縁膜を形成する工程（Ｓ６６）と、層間絶縁膜上に第１４レジストをパターン形成する工程（Ｓ６７）と、第１４レジストをマスクとして層間絶縁膜と、層間絶縁膜及び平坦化膜ＬＩとをエッチングする工程（Ｓ６８）とを行った後、第１４レジストを剥離する工程（Ｓ６９）を行うことで、図８の（ａ）及び図８（ｂ）に図示するように、基板２上に、コンタクトホールＣ５及びコンタクトホールＣ６が形成された所定形状の層間絶縁膜ＩＬＤと、コンタクトホールＣ７が形成された層間絶縁膜ＩＬＤ及び平坦化膜ＬＩとを形成した。
【００９９】
次に、図９に図示するように、第１ソース層を形成する工程（Ｓ７０）と、第１ソース層上に第１５レジストをパターン形成する工程（Ｓ７１）と、第１５レジストをマスクとして第１ソース層をエッチングする工程（Ｓ７２）とを行った後、第１５レジストを剥離する工程（Ｓ７３）を行うことで、図８の（ａ）及び図８の（ｂ）に図示するように、基板２上に所定形状の第１ソース層ＦＳＬ１・ＦＳＬ２・ＦＳＬ４を形成した。
【０１００】
次に、図９に図示するように、第１無機絶縁膜を形成する工程（Ｓ７４）と、有機絶縁膜ＯＩＬをパターン形成する工程（Ｓ７５）と、有機絶縁膜ＯＩＬをマスクとしてエッチングし、第１無機絶縁膜にコンタクトホールＣ１を形成する工程（Ｓ７６）とを行うことで、図８の（ａ）及び図８の（ｂ）に図示するように、基板２上に、所定形状の第１無機絶縁膜ＩＮＯＩＬと所定形状の有機絶縁膜ＯＩＬとを形成した。
【０１０１】
次に、図９に図示するように、実施形態２において上述した図７におけるＳ５０〜Ｓ５３工程と、第２無機絶縁膜を形成する工程（Ｓ７７）と、第２無機絶縁膜上に第１６レジストをパターン形成する工程（Ｓ７８）と、第１６レジストをマスクとして第２無機絶縁膜をエッチングする工程（Ｓ７９）とを行った後、第１６レジストを剥離する工程（Ｓ８０）を行うことで、図８の（ａ）及び図８の（ｂ）に図示するように、基板２上に所定形状の第２無機絶縁膜ＳＩＮＯＩＬを形成した。
【０１０２】
そして、図９に図示するように、実施形態１において上述した図２におけるＳ２５〜Ｓ２８工程を行うことで、図８の（ａ）及び図８の（ｂ）に図示するアクティブマトリクス基板２１を形成した。
【０１０３】
なお、本実施形態においては、第１３レジスト〜第１６レジストとして、ポジ型のレジストまたはネガ型のレジストを用いたが、これに限定されることはなく、パターン形成できるとともに、第１３レジスト〜第１６レジストをマスクとして、下層膜をエッチングできるのであれば、感光性を有さなくてもよい。
【０１０４】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
【産業上の利用可能性】
【０１０５】
本開示は、アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法に適用することができる。
【符号の説明】
【０１０６】
１    アクティブマトリクス基板
２    基板
３    対向基板
４    シール材
５    液晶層
６    表示装置
１１  アクティブマトリクス基板
２１  アクティブマトリクス基板
ＧＬ１〜ＧＬ３  ゲート層
ＧＩＬ  ゲート絶縁膜
ＳＣＬ  半導体層
ＦＳＬ１〜ＦＳＬ４  第１ソース層（第１導電層）
ＩＮＯＩＬ  第１無機絶縁膜
ＳＩＮＯＩＬ  第２無機絶縁膜
ＴＩＮＯＩＬ  第３無機絶縁膜
ＳＳＬ１〜ＳＳＬ３  第２ソース層（第２導電層）
ＯＩＬ  有機絶縁膜
ＰＩＸ１  絵素電極
ＰＩＸ２〜ＰＩＸ３  導電部材
Ｃ１〜Ｃ７  コンタクトホール
ＢＧＴＦＴ  ボトムゲート型のトランジスタ素子
ＴＧＴＦＴ  トップゲート型のトランジスタ素子
ＬＭ  遮光層
ＬＩ  平坦化膜
ＩＬＤ  層間絶縁膜
ＣＯＭ  共通電極層
【図１】
2020036012.tif 000003
【図２】
2020036012.tif 000004
【図３】
2020036012.tif 000005
【図４】
2020036012.tif 000006
【図５】
2020036012.tif 000007
【図６】
2020036012.tif 000008
【図７】
2020036012.tif 000009
【図８】
2020036012.tif 000010
【図９】
2020036012.tif 000011
【図１０】
2020036012.tif 000012