(57)【要約】【課題】半導体接点の利点を活かしつつ、小規模で接点容量を確保することができ、遅延時間を短縮できる技術を提供する。【解決手段】リレー装置１００は、圧電トランス１０２と、圧電トランス１０２に周波数を可変して駆動電圧を印加する一次側回路１０４の周波数可変発振器１０８と、一次側回路１０４で可変される駆動電圧の周波数に応じて半導体接点１１２をＯＮ／ＯＦＦする二次側回路１０６とを備える。【選択図】図１
2020031356.tif 000002
【特許請求の範囲】
【請求項１】
圧電トランスと、
前記圧電トランスに駆動電圧を印加する一次側回路と、
前記圧電トランスの出力を用いて駆動される半導体接点を有し、前記一次側回路による駆動電圧の印加状態に応じて前記半導体接点を開閉する二次側回路と
を備えたリレー装置。
【請求項２】
圧電トランスと、
前記圧電トランスに周波数を可変して駆動電圧を印加する一次側回路と、
前記圧電トランスの出力を用いて駆動される半導体接点を有し、前記一次側回路により可変される駆動電圧の周波数に応じて前記半導体接点を開閉する二次側回路と
を備えたリレー装置。
【請求項３】
請求項２に記載のリレー装置において、
前記一次側回路は、
前記圧電トランスの入力インピーダンスが誘導性となる周波数帯で昇圧比を高低に異ならせる複数の周波数に可変して駆動電圧を印加し、
前記二次側回路は、
可変される駆動電圧の周波数に応じて前記圧電トランスの昇圧比が高低に異なる結果、前記圧電トランスの出力電圧が高低に異なることに応じて前記半導体接点を開閉することを特徴とするリレー装置。
【請求項４】
請求項３に記載のリレー装置において、
前記二次側回路は、
前記圧電トランスの出力電圧を直流電圧に変換して前記半導体接点に駆動電力を供給する整流回路と、
前記整流回路により直流変換された出力電圧の高低を検出することで前記半導体接点の開閉状態を切り替える電圧検出器と
を含むことを特徴とするリレー装置。
【請求項５】
請求項４に記載のリレー装置において、
前記整流回路は、
前記圧電トランスの二次側電極に接続されて前記半導体接点に駆動電力を供給する第１整流回路と、
前記圧電トランスの二次側電極に前記第１整流回路と並列に接続されて前記電圧検出器に検出電圧を供給する第２整流回路と
から構成されることを特徴とするリレー装置。
【請求項６】
請求項３から５のいずれかに記載のリレー装置において、
前記一次側回路は、
前記圧電トランスに印加する駆動電圧の電流源となる増幅器と、前記圧電トランスとともに前記増幅器に接続された複数の容量素子とを有し、前記圧電トランスの入力インピーダンスが誘導性となる周波数帯で前記圧電トランスの一次側電極間インダクタンスと前記複数の容量素子との関係から定まる発振周波数を有したコルピッツ発振器と、
前記複数の容量素子の一部と他の容量素子との接続をスイッチングして前記発振周波数を可変するスイッチング素子と
を有することを特徴とするリレー装置。
【請求項７】
請求項６に記載のリレー装置において、
前記一次側回路は、
前記増幅器として前記圧電トランスの一次側電極に接続された２つの極性が異なるトランジスタのうち一方のコレクタ電流を固定する固定回路と、
他方のトランジスタのベース電流にコレクタ電圧を帰還入力して他方のコレクタ電圧を一方のコレクタ電流に追従して均衡させる均衡回路と
を有することを特徴とするリレー装置。
【請求項８】
請求項３から５の何れかに記載のリレー装置において、
前記一次側回路は、
前記圧電トランスに印加する駆動電圧の電流源となる増幅器と、前記圧電トランスとともに前記増幅器に接続された複数の容量素子とを有し、前記圧電トランスの入力インピーダンスが誘導性となる周波数帯で前記圧電トランスの一次側電極間インダクタンスと複数の容量素子との関係から定まる共振周波数を有した共振回路と、
前記複数の容量素子の一部と他の容量素子との接続をスイッチングして前記共振回路の共振周波数を可変するスイッチング素子と、
所定の容量素子の充放電特性に基づく発振周波数が前記共振回路の共振周波数に合わせて設定されたマルチバイブレータと、
前記共振回路内で充放電を行う特定の容量素子の電圧を帰還入力として前記所定の容量素子の充放電特性を変化させる帰還回路と
を有することを特徴とするリレー装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リレー装置に関する。
【背景技術】
【０００２】
一般的にリレーは、入力側の回路を駆動すると、これとは絶縁された出力側の回路で接点がＯＮ／ＯＦＦし、主電源の入り切りや信号の入り切りを行うことができる電気部品である。リレーは出力側の回路に電力を必要とせず、入力側の回路からの電力供給だけで、絶縁された出力側回路の入り切りができる点で産業上の応用範囲が広い。
【０００３】
リレーの従来技術としては、電磁力を利用して機械接点を駆動する電磁リレーが典型的である。また、入力側のフォトダイオードで駆動電力を光伝送し、これを出力側で受けてフォトトランジスタを駆動するフォトリレーが広く知られているほか、圧電トランスの高出力電圧特性を利用してバイモルフを駆動するバイモルフリレーの先行技術も知られている（例えば、特許文献１，２参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開昭６１−２２５７２８号公報
【特許文献２】実公平１−２９９６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
電磁リレーは、コイルに通電して接点を駆動するため、コイルのインダクタンス成分による時定数の影響により、実際に接点がＯＮ／ＯＦＦするまでには大きな遅延が発生する。また、バイモルフリレーは、入力側電源のＯＮ／ＯＦＦで発振器を駆動又は停止させて出力側の接点をＯＮ／ＯＦＦする際、発振器の電源容量や整流回路のコンデンサにより発生する時定数の影響を受けるため、やはり実際に接点がＯＮ／ＯＦＦするまでの遅延時間が大きい。さらに、電磁リレーやバイモルフリレーはいずれも機械式の接点を用いているため、チャタリングを抑えることが難しく、耐久性にも乏しいという問題がある。
【０００６】
光半導体と半導体接点を用いたリレーのように「接点」の部分が半導体で構成されていれば、機械式接点のようなチャタリングや短寿命といった問題は生じない。しかし、入力側のフォトダイオードから出力側のフォトトランジスタへ伝送できる電力レベルが極小であり、半導体接点を短時間内でＯＮ／ＯＦＦ駆動することができないため、依然として遅延時間が大きいという欠点が残される。
【０００７】
また、光半導体と半導体接点を用いたリレーには、接点容量の確保という点でも問題がある。すなわち、入力側のフォトダイオードから伝送できる電力レベルに制約があるため、出力側で大容量の半導体（ＦＥＴ等）を駆動することは困難であり、あまり大きな接点容量を確保することはできない。半導体接点を用いたリレーで大容量の半導体接点を駆動するためには、別途、絶縁型のＤＣＤＣコンバータを用意して十分な電力を供給する必要があり、それだけ回路規模が大型化してしまう。
【０００８】
そこで本発明は、半導体接点の利点を活かしつつ、小規模で接点容量を確保することができ、遅延時間を短縮できる技術を提供しようとするものである。
【課題を解決するための手段】
【０００９】
上記の課題を解決するため、本発明は以下の解決手段を採用する。なお、以下の説明における括弧書きはあくまで参考であり、本発明はこれに限定されない。
【００１０】
〔第１発明〕
第１に本発明のリレー装置は、同じく圧電トランスを用いている。圧電トランスはバイモルフのような用途ではなく、リレー装置は機械式接点を用いない。リレー装置は、圧電トランスで一次側回路（入力側）と二次側回路（出力側）とを絶縁し、一次側回路が駆動電圧を印加して圧電トランスを駆動し、その出力を用いて二次側回路の半導体接点を駆動する。このとき二次側回路は、一次側回路が圧電トランスに対する駆動電圧の印加状態に応じて半導体接点の開閉（ＯＮ／ＯＦＦ）を行う。
【００１１】
〔第２発明〕
第２に本発明のリレー装置は、圧電トランスを用いている。圧電トランスはバイモルフのような用途ではなく、リレー装置は機械式接点を用いない。リレー装置は、圧電トランスで一次側回路（入力側）と二次側回路（出力側）とを絶縁するとともに、一次側回路で駆動電圧を印加して圧電トランスを駆動し、その出力を用いて二次側回路の半導体接点を駆動する。このとき一次側回路は、周波数を可変して駆動電圧を圧電トランスに印加し、その可変される駆動電圧の周波数に応じて二次側回路が半導体接点の開閉（ＯＮ／ＯＦＦ）を行う。
【００１２】
本発明（第１発明、第２発明）によれば、圧電トランスからの出力（フォトダイオード等に比較して大電力が得られる）がそのまま半導体接点の駆動電力となるため、比較的大容量の半導体接点であっても余裕で駆動することができるうえ、従来は伝送電力が低かったことに起因する遅延時間の問題を直ちに解消することができる。それでいて、半導体接点による利点（チャタリングレス、長寿命）を維持しつつも、絶縁型のＤＣＤＣコンバータを別に用意するといったことも必要ないから、回路規模の大型化も免れる。
【００１３】
一次側回路は、圧電トランスの入力インピーダンスが誘導性となる周波数帯で圧電トランスを駆動し、駆動電力の周波数を可変して圧電トランスの昇圧比を「高」又は「低」に切り替える。二次側回路は、一次側回路で駆動電圧の周波数を可変して圧電トランスの昇圧比を「高」又は「低」に切り替えたことにより、圧電トランスの出力電圧が「高」又は「低」に切り替えられることに応じて半導体接点の開閉（ＯＮ／ＯＦＦ）を行う。
【００１４】
好ましくは、出力電圧が「低」の場合は半導体接点を開（ＯＦＦ）とし、出力電圧が「高」になると半導体接点を閉（ＯＮ）にする。これにより、より高い電力レベルで半導体接点を駆動するため、大容量の確保と遅延時間の短縮がともに図られる。
【００１５】
このため本発明は、二次側回路に整流回路及び電圧検出器を含めることができる。整流回路で圧電トランスの出力を直流電圧に変換して半導体接点に駆動電力として供給し、整流回路により直流変換された出力電圧を電圧検出器で検出し、電圧レベルが「低」であることを検出した場合は半導体接点を開（ＯＦＦ）にし、電圧レベルが「高」であることを検出した場合は半導体接点を閉（ＯＮ）にする。なお、出力電圧の高低検出は、ある閾値との比較で行ってもよいし、相対比較してもよい。
【発明の効果】
【００１６】
本発明のリレー装置によれば、接点容量を確保して遅延時間を短縮することができる。
【図面の簡単な説明】
【００１７】
【図１】第１実施形態のリレー装置の構成を概略的に示すブロック図である。
【図２】圧電トランスの昇圧特性と入力インピーダンスの位相（角度）との関係を示す図である。
【図３】リレー装置の動作例を示したタイミングチャートである。
【図４】第２実施形態のリレー装置の構成を示すブロック図である。
【図５】第３実施形態のリレー装置の構成を示すブロック図である。
【図６】第３実施形態のリレー装置の動作例を示したタイミングチャートである。
【図７】実用例１のリレー装置の構成を示す回路図である。
【図８】実用例１におけるコルピッツ発振器の発振周波数の設定例を示す図である。
【図９】実用例２のリレー装置の構成を示す回路図である。
【図１０】一般的なローゼン型圧電トランスの共振モードを示す図である。
【図１１】実用例３のリレー装置の構成を示す回路図である。
【図１２】実用例３の回路で構成される共振回路の等価回路図である。
【図１３】シミュレーションで得られたＶｂ（ｔ）の波形を示す図である。
【図１４】回路内の各種定数を適当に選定してシミュレーションした結果を示す図である。
【図１５】回路内の各種定数を適当に選定してシミュレーションした結果を示す図である。
【図１６】実用例４のリレー装置の構成を示す回路図である。
【図１７】リレー装置の変形例を示す回路図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について図面を参照しながら説明する。
【００１９】
〔第１実施形態〕
図１は、第１実施形態のリレー装置１００の構成を概略的に示すブロック図である。
リレー装置１００は、圧電トランス１０２を利用した構成である。圧電トランス１０２は一次側回路１０４と二次側回路１０６とを絶縁する。
【００２０】
〔圧電トランス〕
圧電トランス１０２は、例えばＰＺＴ（チタン酸ジルコン酸鉛）等の圧電体を板状に成形し、分極処理して一次側（駆動部）と二次側（発電部）とを構成したものである。圧電体の表面には、一次側電極１０２ａ，１０２ｂ及び二次側電極１０２ｃ，１０２ｄが例えば銀ペースト等で厚膜形成されている。
【００２１】
〔一次側回路〕
一次側回路１０４は、主に周波数可変発振器１０８を有する。一次側回路１０４は、周波数可変発振器１０８で圧電トランス１０２の共振周波数の駆動電圧を生成し、一次側電極１０２ａ，１０２ｂを通じて圧電トランス１０２に印加する。圧電トランス１０２は、自身の昇圧比で駆動電圧を昇圧し、二次側電極１０２ｃ，１０２ｄから出力する。
【００２２】
〔二次側回路〕
二次側回路１０６は、整流回路１１０、半導体接点１１２及び電圧検出器１１４を有する。整流回路１１０は二次側電極１０２ｃ，１０２ｄからの出力電圧を直流変換し、半導体接点１１２に駆動電力として供給する。電圧検出器１１４は、整流回路１１０で直流変換された出力電圧を検出し、その検出結果に応じて半導体接点１１２を開閉（ＯＮ／ＯＦＦ）駆動する。
【００２３】
〔昇圧特性と入力インピーダンスの位相との関係〕
図２は、第１実施形態で用いる圧電トランス１０２の昇圧特性と入力インピーダンスの位相（角度）との関係を示す図である。図中の実線が昇圧比を示し、破線が位相を示している。通常、位相が９０度に近い領域（図中符号Ｒａ）では圧電トランス１０２の入力インピーダンスが誘導性となり、それ以外では容量性となる。
【００２４】
圧電トランス１０２は、入力インピーダンスが誘導性となる領域Ｒａでは、高周波側から低周波側に向かって昇圧比が高くなる傾向を示す。したがって、領域Ｒａの周波数帯で圧電トランス１０２を駆動する場合、入力信号（駆動電圧）の周波数を共振点により近い低周波側に設定すると高い昇圧比が得られ、逆に周波数を共振点より遠い高周波側に設定すると低い昇圧特性が得られることが分かる。
【００２５】
〔周波数可変によるリレー駆動〕
このため本実施形態は、周波数可変発振器１０８で駆動電圧の周波数を領域Ｒａ内で高低（「高」又は「低」）に可変し、各周波数で得られる昇圧特性の違いを利用して、半導体接点１１２を開閉駆動する。
【００２６】
具体的には、周波数可変発振器１０８には入力端子Ｔ１，Ｔ２から直流電源を供給し、入力端子Ｔ３からはＨｉｇｈ／Ｌｏｗレベルの制御信号を入力する。そして、入力端子Ｔ３からの制御信号がＨｉｇｈレベルの場合は低周波側の共振周波数で発振し、逆に入力端子Ｔ３からの制御信号がＬｏｗレベルの場合は高周波側の共振周波数で発振する回路として周波数可変発振器１０８を設定する。
【００２７】
図３は、リレー装置１００の動作例を示したタイミングチャートである。以下、順を追って説明する。
【００２８】
〔制御信号Ｌｏｗ＝接点ＯＦＦ〕
図３中（Ａ）：ある時刻ｔ０において、一次側回路１０４で入力端子Ｔ３にＬｏｗレベルの制御信号を入力したとする。
図３中（Ｂ）：この場合、周波数可変発振器１０８は高周波側の周波数ｆ２で発振し、圧電トランス１０２の昇圧比を低く設定する（「高」又は「低」のうち「低」）。
図３中（Ｃ）：したがって、二次側回路１０６では圧電トランス１０２により伝送される出力電圧が低レベルＶ１として電圧検出器１１４により検出される。
図３中（Ｄ）：電圧検出器１１４は出力電圧を低レベルＶ１として検出している間、半導体接点１１２を開（ＯＦＦ）とする（接点非駆動）。これにより、リレー装置１００の出力端子間Ｔ４，Ｔ５間抵抗は、開放状態（ＯＦＦ）である。
【００２９】
〔制御信号Ｈｉｇｈ＝接点ＯＮ〕
図３中（Ａ）：一方、別の時刻ｔ１において、一次側回路１０４で入力端子Ｔ３の制御信号をＨｉｇｈレベルにした場合は以下となる。
図３中（Ｂ）：この場合、周波数可変発振器１０８は低周波側の周波数ｆ１で発振し、圧電トランス１０２の昇圧比を高く設定する（「高」又は「低」のうち「高」）。
図３中（Ｃ）：したがって、二次側回路１０６では、圧電トランス１０２で伝送される出力電圧が高レベルＶ２として検出される。
図３中（Ｄ）電圧検出器１１４は出力電圧が高レベルＶ２であることを検出すると、半導体接点１１２を開（ＯＦＦ）から閉（ＯＮ）に切り替える（接点駆動）。これにより、リレー装置１００の出力端子間Ｔ４，Ｔ５間抵抗は、ほぼ０Ωとなり短絡状態となる（ＯＮ）。
このとき、半導体接点１１２の応答に要する遅延時間τ１は、機械式リレー等の遅延時間（数ｍｓ〜十数ｍｓ）に比較して圧倒的に短く（例えば１ｍｓ未満に）抑えられている。
【００３０】
〔第２実施形態〕
図４は、第２実施形態のリレー装置１２０の構成を示すブロック図である。第２実施形態のリレー装置１２０は、二次側回路１０６内に第１整流回路１１０ａ及び第２整流回路１１０ｂを有する点が第１実施形態のリレー装置１００と異なる。それ以外は第１実施形態のリレー装置１００と同じであり、同じ構成については図４中に共通の符号を付し、その重複した説明を省略する。
【００３１】
第２実施形態のリレー装置１２０は、二次側回路１０６の第１整流回路１１０ａで圧電トランス１０２の出力を直流電圧に変換し、半導体接点１１２に供給する点は第１実施形態のリレー装置１００と同様である。第１整流回路１１０ａとは別に設けた第２整流回路１１０ｂは、同じく圧電トランス１０２の出力を直流電圧に変換するが、整流動作の応答性を第１整流回路１１０ａより高く設定することで、電圧検出器１１４による検出動作の応答性を向上する。
【００３２】
例えば、第１整流回路１１０ａや第２整流回路１１０ｂをダイオードとコンデンサで構成する場合、第１整流回路１１０ａ内のコンデンサ容量に比較して第２整流回路１１０ｂ内のコンデンサ容量を小さく設定する。これにより、第１整流回路１１０ａよりも第２整流回路１１０ｂのコンデンサの充放電応答性を高め、電圧検出器１１４により出力電圧が検出されるまでの応答時間を短縮することで半導体接点１１２のＯＮ／ＯＦＦに要する遅延時間を最小限に抑える。また、第１整流回路１１０ａ内のコンデンサ容量はより大きく確保することで、半導体接点１１２に供給する駆動電力を大きく確保し、さらに遅延時間の短縮化を図ることができる。
【００３３】
なお、第１実施形態及び第２実施形態のいずれについても、周波数可変発振器１０８を定常的に動作させているため、二次側回路１０６に設けた整流回路１１０、１１０ａ，１１０ｂ内の平滑用コンデンサは、定常的に充電状態を維持している。このため、周波数可変発振器１０８による発振周波数の切り替え時点において二次側回路１０６内の平滑用コンデンサが全放電状態から新たに充電を開始する必要はなく、そのため半導体接点１１２の駆動に要する遅延時間を最小限に抑えることができる。
【００３４】
〔第３実施形態〕
図５は、第３実施形態のリレー装置１３０の構成を示すブロック図である。第１，第２実施形態と同様に、第３実施形態のリレー装置１３０も圧電トランス１０２を用いているが、他とは異なる構成の一次側回路１０５及び二次側回路１０７を有する。
【００３５】
第３実施形態のリレー装置１３０は、一次側回路１０５に発振器１１９及び電源用のコンデンサＣ１を有しているが、発振器１１９から圧電トランス１０２には共振周波数の駆動電圧を印加し、その際、駆動電圧の周波数は可変しない（ただし、可変してもよい）。また、発振器１１９には入力端子Ｔ１，Ｔ２を介して図示しない電源を供給するが、電力供給のＯＮ／ＯＦＦに応じて発振器１１９の発振（つまり駆動電力の供給）もＯＮ／ＯＦＦされる。このため第１，第２実施形態のように制御信号の入力端子は設けていない。
【００３６】
二次側回路１０７は、整流回路１１０ｃ及び半導体接点１１２を有する。整流回路１１０ｃは、整流用のブリッジ型ダイオードＤ１及びコンデンサＣ２で構成されている。整流回路１１０ｃは、圧電トランス１０２からの出力を直流電圧に変換し、半導体接点１１２に供給する。このとき、半導体接点１１２の接点駆動（ＯＮ／ＯＦＦ）は、一次側回路１０５での発振器１１９のＯＮ／ＯＦＦに連動することができる。
【００３７】
図６は、第３実施形態のリレー装置１３０の動作例を示したタイミングチャートである。以下、順を追って説明する。
【００３８】
〔電源ＯＦＦ＝接点ＯＦＦ〕
図６中（Ａ）：ある時刻ｔ０において、入力端子Ｔ１，Ｔ２間の入力（電源供給）はＯＦＦとなっている。
図６中（Ｂ）：この場合、発振器１１９は電源ＯＦＦの状態で発振動作を行わないため、圧電トランス１０２に印加する駆動信号もＯＦＦとなっている。
図６中（Ｃ）：圧電トランス１０２が駆動されないため半導体接点１１２も開（ＯＦＦ）であり、リレー装置１３０の出力端子Ｔ３，Ｔ４間抵抗は、開放状態（ＯＦＦ）である。
【００３９】
〔電源ＯＮ＝接点ＯＮ〕
図６中（Ａ）：一方、別の時刻ｔ１において、入力端子Ｔ１，Ｔ２間の入力（電源供給）がＯＮになった場合は以下となる。
図６中（Ｂ）：電源供給の開始（ＯＮ）に伴い、発振器１１９が動作を開始して駆動信号がＯＮになる。なお、駆動信号は電源用のコンデンサＣ１が充電されるまでの応答時間を経て立ち上がり、圧電トランス１０２の駆動が開始される。
図６中（Ｃ）：すると、圧電トランス１０２から自身の昇圧比で昇圧された電圧が出力され、整流回路１１０ｃによる整流を経て半導体接点１１２がＯＮになる。このとき、半導体接点１１２の応答に要する遅延時間τ２は、電源用のコンデンサＣ１や整流（平滑）用コンデンサＣ２の充電時間の影響を受ける分、第１，第２実施形態に比較して大きくなるが、依然として機械式リレー等の遅延時間（数ｍｓ〜十数ｍｓ）に比較すると圧倒的に短く（例えば１ｍｓ未満に）抑えられている。
【００４０】
以上の第１〜第３実施形態によれば、従来の問題点である遅延時間の大きさや耐久性の問題、さらには別途ＤＣＤＣコンバータを設けることによる回路規模の大型化といった各種の欠点をいずれも解消することができる。
【００４１】
また、第１，第２実施形態では、周波数可変発振器１０８を定常的に駆動していることから、一次側回路１０４内の電源用のコンデンサに対する充電時間が必要ないことに加え、二次側回路１０６内において整流用のコンデンサの充電時間も電圧変化が閾値を超えるのに要するだけで済むことから、全体として遅延時間を最小限に抑えることができる。
【００４２】
この点、従来のフォトダイオードとフォトトランジスタの組合せでは、出力側に伝送される電力が小さいため、出力側回路内の放電用抵抗をあまり小さくすることができず、放電用抵抗その他のコンデンサで時定数が大きくなり、特に立下り時間を短縮することが難しいが、第１〜第３実施形態のように圧電トランス１０２を使用すれば、伝送電力の不足はなく、上記の問題点は解消される。
【００４３】
また、圧電トランス１０２の伝送電力が充分に大きいことから、フォトダイオードとフォトトランジスタの組合せでは駆動できない大容量の半導体も余裕で駆動することができる。したがって、半導体接点１１２の半導体の大容量化が可能となるうえ、そのために別途ＤＣＤＣコンバータを設ける必要もなく優位である。
【００４４】
〔各種実用例〕
次に、第２実施形態のリレー装置１２０を例に挙げて、各種の実用例をさらに説明する。以下では、各種実用例ごとに異なるリレー装置２２０，３２０，４２０，５２０を開示する。第２実施形態を例に挙げているのは、二次側回路１０６の構成を第１整流回路１１０ａと第２整流回路１１０ｂに分けて構成した場合の実用例を網羅するためであり、以下の開示から第１実施形態のリレー装置１００に適用した場合の実用例も合わせて理解される。
【００４５】
〔実用例１〕
図７は、実用例１のリレー装置２２０の構成を示す回路図である。ここでは、図４に示すブロック構成要素と同一の構成要素に同じ符号を付している。
【００４６】
実用例１のリレー装置２２０は、一次側回路１０４にコルピッツ発振器１０８Ａを有している。すなわち、図４の周波数可変発振器１０８をコルピッツ発振器１０８Ａとして構成したものが実用例１のリレー装置２２０である。また、入力端子Ｔ３からの制御信号（Ｈｉｇｈ／Ｌｏｗ）は、コルピッツ発振器１０８Ａ内のスイッチング素子ＳＷ１に対するゲート駆動信号として供給されている。
【００４７】
〔一次側回路内コルピッツ発振器〕
コルピッツ発振器１０８Ａにおいて、２つのトランジスタＱ１，Ｑ２は、それぞれのコレクタを電流源とする増幅器を構成する。なお、図７の回路構成において、トランジスタＱ１，Ｑ２への直流バイアス回路は図示を省略している。コルピッツ発振器１０８Ａは、トランジスタＱ１，Ｑ２の他にコンデンサＣ１，Ｃ２，Ｃ３及び圧電トランス１０２（ＰＺＴ１）の一次側を加えてコルピッツ発振器を構成する。このうち、コンデンサＣ１，Ｃ２，Ｃ３に圧電トランス１０２の一次側電極１０２ａ，１０２ｂを加えた部分が共振回路を構成する。
【００４８】
〔二次側回路〕
二次側回路１０６において、ダイオードＤ１及びコンデンサＣ４が第１整流回路１１０ａを構成するものである。また、ダイオードＤ２及びコンデンサＣ５が第２整流回路１１０ｂを構成するものである。なお、抵抗Ｒ１及びツェナーダイオードＺＤ１は、電圧安定化回路を構成するものである。
【００４９】
ブロック要素で示したＤＥＴ回路１１４は図４の電圧検出器１１４に該当するものであり、ＤＥＴ回路１１４は、予め設定された電圧の閾値に対して、コンデンサＣ５の端子間電圧が「高」であるか又は「低」であるかの検出を行い、「高」又は「低」に応じてスイッチング素子ＳＷをＯＮ／ＯＦＦに駆動する。
【００５０】
スイッチング素子ＳＷはゲート駆動回路であり、スイッチング素子ＳＷで２つの半導体接点（ＦＥＴ）Ｑ３，Ｑ４を駆動する構成を半導体接点１１２としている。スイッチング素子ＳＷは、ＤＥＴ回路１１４からの駆動信号に応じて半導体接点Ｑ３，Ｑ４をＯＮ／ＯＦＦする。
【００５１】
〔コルピッツ発振器による周波数可変〕
コルピッツ発振器１０８Ａは、圧電トランス１０２の入力インピーダンスが誘導性となる周波数帯（図２の領域Ｒａ）で発振する。発振周波数は圧電トランス１０２の一次側電極１０２ａ，１０２ｂ間インダクタンスＬ１とコンデンサＣ１，Ｃ２，Ｃ３との関係から定まり、以下の式〔数１〕で表される。
【数１】
2020031356.tif 000003
ここで、上記の式は、スイッチング素子ＳＷ１がＯＮのときの発振周波数ｆ１を表すものであり、スイッチング素子ＳＷ１がＯＦＦのときの発振周波数ｆ２は以下の式〔数２〕で表されることになる（Ｌ１’：発振周波数ｆ２のときの一次側電極１０２ａ，１０２ｂ間インダクタンス）。
【数２】
2020031356.tif 000004
【００５２】
図８は、実用例１におけるコルピッツ発振器１０８Ａの発振周波数の設定例を示す図である。図８中、領域Ｒａは、圧電トランス１０２の入力インピーダンスが誘導性となる周波数帯（範囲）を示している。
【００５３】
実用例１のコルピッツ発振器１０８Ａは、いずれの発振周波数ｆ１，ｆ２についても、圧電トランス１０２の入力インピーダンスが誘導性の周波数帯（領域Ｒａ）にあるものとして各種値が設定されている。インダクタンスＬ１（Ｌ１’）やコンデンサＣ１，Ｃ２，Ｃ３の値は、実用例１とする回路構成に合わせて予め実験等により好適に設定すればよい。
【００５４】
したがって、スイッチング素子ＳＷ１がＯＮのときは、図８に示す低周波側の発振周波数ｆ１でコルピッツ発振器１０８Ａが発振し、スイッチング素子ＳＷ１がＯＦＦのときは、高周波側の発振周波数ｆ２でコルピッツ発振器１０８Ａが発振する。このような発振周波数ｆ１，ｆ２の切り替えは、入力端子Ｔ３に入力する制御信号のレベルに応じて制御することができる。
【００５５】
〔発振周波数ｆ１での発振時〕
すなわち、入力端子Ｔ３にＨｉｇｈレベルの制御信号が入力されると、スイッチング素子ＳＷ１がＯＮとなり、コルピッツ発振器１０８Ａは低周波側の発振周波数ｆ１で発振するため、圧電トランス１０２の昇圧比が「高」に設定される。
【００５６】
〔発振周波数ｆ２での発振時〕
一方、入力端子Ｔ３にＬｏｗレベルの制御信号が入力されると、スイッチング素子ＳＷ１がＯＦＦとなり、コルピッツ発振器１０８Ａは高周波側の発振周波数ｆ２で発振するため、圧電トランス１０２の昇圧比は「低」に設定される。
【００５７】
上記のような切り替えを一次側回路１０４で行い、二次側回路１０６で圧電トランス１０２の出力電圧を検出する。すなわち、第１整流回路１１０ａのダイオードＤ１とコンデンサＣ４、第２整流回路１１０ｂのダイオードＤ２とコンデンサＣ５は、それぞれ圧電トランス１０２の出力電圧を整流して直流電圧に変換する。このとき、第２整流回路１１０ｂの直流電圧は、圧電トランス１０２が低周波側の発振周波数ｆ１で駆動されるときは高い直流電圧を出力し、高周波側の発振周波数ｆ２で駆動されるときは低い直流電圧を出力する。
【００５８】
したがって、これらの直流電圧をＤＥＴ回路１１４で検出し、その検出電圧が所定の閾値より高いときはスイッチング素子ＳＷを駆動して半導体接点Ｑ３，Ｑ４を導通（ＯＮ）する。一方、整流された直流電圧が所定の閾値より低い場合、ＤＥＴ回路１１４はスイッチング素子ＳＷを駆動して半導体接点Ｑ３，Ｑ４を遮断（ＯＦＦ）する。
【００５９】
この間、第１整流回路１１０ａのダイオードＤ１とコンデンサＣ４で変換される直流電圧は、抵抗Ｒ１とツェナーダイオードＺＤ１の安定化回路により電圧を一定に保ちつつ、スイッチング素子ＳＷ及び半導体接点Ｑ３，Ｑ４のゲート回路を駆動する電源として作用する。第１整流回路１１０ａからの直流電圧は、発振周波数ｆ１，ｆ２のいずれにおいてもツェナーダイオードＺＤ１の電圧値より高い電圧レベルに設定しておくことで、発振周波数ｆ１，ｆ２のいずれの場合でもスイッチング素子ＳＷへの入力電圧を一定に保持することができる。
【００６０】
このように、実用例１のリレー装置２２０は、コルピッツ発振器１０８Ａが圧電トランス１０２の誘導性周波数帯（領域Ｒａ）で発振する性質を利用し、共振用コンデンサ（Ｃ１〜Ｃ３）の容量を可変する（ここでは一部のコンデンサＣ１の接続をＯＮ／ＯＦＦする）ことで、圧電トランス１０２の出力電圧を可変し、絶縁された二次側回路１０６の半導体接点Ｑ３，Ｑ４を駆動することができる。
【００６１】
〔実用例２〕
次に、実用例２を開示する。
図９は、実用例２のリレー装置３２０の構成を示す回路図である。ここでも同様に、図４に示すブロック構成要素と同一の構成要素に同じ符号を付している。図７に示す実用例１においては増幅器を構成するトランジスタＱ１，Ｑ２の直流バイアス回路の構成に言及していないが、実用例２では、好適な直流バイアス回路の構成を開示する。
【００６２】
実用例２においてコルピッツ発振器１０８Ｂもまた、トランジスタＱ１，Ｑ２による電流源を使用する。このとき、静止状態において（直流バイアス条件として）一方のトランジスタＱ１の電流源の値と他方のトランジスタＱ２の電流源の値が異なると、２つのトランジスタＱ１，Ｑ２のコレクタ電圧は電源側又はＧＮＤ側のいずれか片方に偏ってしまう。
【００６３】
例えば、図９において一方のトランジスタＱ１の直流増幅率ｈＦＥ１と他方のトランジスタＱ２の直流増幅率ｈＦＥ２とを比較したとき、これらの関係がｈＦＥ１＞ｈＦＥ２であるときは、トランジスタＱ１，Ｑ２のコレクタ電圧は電源側に偏る。このとき、一方のトランジスタＱ１のコレクタ−エミッタ間電圧はほぼ０Ｖとなることから、一方のトランジスタＱ１が飽和状態となり、２つのトランジスタＱ１，Ｑ２で構成するはずの増幅器はその増幅率が著しく低下してしまう。すると、コルピッツ発振器１０８Ｂとしての発振条件を逸脱し、その発振が停止することになる。
【００６４】
上記と逆に、２つのトランジスタＱ１，Ｑ２の直流増幅率の関係がｈＦＥ１＜ｈＦＥ２である場合、今度は他方のトランジスタＱ２が飽和状態となり、先と同様に２つのトランジスタＱ１，Ｑ２で構成する増幅器の増幅率が著しく低下して、今度も発振が停止する。
【００６５】
以上の検証から明らかなように、コルピッツ発振器１０８Ｂが正常に発振するためには、２つのトランジスタＱ１，Ｑ２でそれぞれの直流増幅率の関係がｈＦＥ１＝ｈＦＥ２の条件を満たしている必要がある。しかしながら、実際には部品のばらつきや、温度依存性などを考慮すると、２つのトランジスタＱ１，Ｑ２で直流増幅率を一致させた回路構成を実現することは非常に困難である。
【００６６】
本発明の発明者等は上記の事情から鋭意検討を重ね、その解決手法を見出すに至った。その解決手法を開示したものが、実用例２の直流バイアス回路の構成である。
【００６７】
図９に示す直流バイアス回路では、２つのトランジスタＱ１，Ｑ２の直流増幅率ｈＦＥ１、ｈＦＥ２の値が相違していても（実際にはほとんど相違している）、２つのトランジスタＱ１，Ｑ２のコレクタ電圧は、電源電圧Ｅ１に対して定常的に以下の式で表す電圧に制御することができる。
コレクタ電圧＝Ｒ３／（Ｒ２＋Ｒ３）×Ｅ１
【００６８】
したがって、２つのトランジスタＱ１，Ｑ２はいずれも能動状態を維持し、その高い増幅率を維持することができる。
【００６９】
上記のように、２つのトランジスタＱ１，Ｑ２で直流増幅率の偏差による偏りを均衡させるため、直流バイアス回路は抵抗Ｒ２，Ｒ３，Ｒ１０，Ｒ１１，Ｒ１２を配置し、一方のトランジスタＱ１のコレクタ電圧を上記の値（Ｒ３／（Ｒ２＋Ｒ３）×Ｅ１）で固定にする（固定回路）。また、直流バイアス回路は差動増幅器ＩＣ１を有しており、差動増幅器ＩＣ１から出力する他方のトランジスタＱ２のベース電流にコレクタ電圧を帰還入力させることで、トランジスタＱ２のコレクタ電圧を上記の値（Ｒ３／（Ｒ２＋Ｒ３）×Ｅ１）に均衡させる（均衡回路）。
【００７０】
なお、このとき差動増幅器ＩＣ１は、その反転入力端子（−）と非反転入力端子（＋）のバイアス電流は無視できるほど小さいと考えることができる。また、差動増幅器ＩＣ１の出力インピーダンスは、抵抗Ｒ６，Ｒ８，Ｒ９で構成する負荷回路のインピーダンスに対して十分低く、これを電圧源であると考えてよい。また、抵抗Ｒ７とコンデンサＣ６で構成する低域フィルタのカットオフ周波数は、コルピッツ発振器１０８Ｂの発振周波数に対して十分に低周波であり、その発振動作には特段影響しない。
【００７１】
ただし、直流動作において減衰量は０ｄＢであると考えられる。また、差動増幅器ＩＣ１の反転入力と非反転入力の電圧は同電位であるから、直流動作の条件では、トランジスタＱ１，Ｑ２のコレクタ電圧は上記のように大略（Ｒ３／（Ｒ２＋Ｒ３）×Ｅ１）となる。これにより、２つのトランジスタＱ１，Ｑ２を能動状態に維持し、増幅器としての高い利得を維持することでコルピッツ発振器１０８Ｂとしての発振条件を満たすことができることになる。
【００７２】
〔実用例３〕
次に、実用例３を開示する。ここまでに開示した実用例１，２のコルピッツ発振器１０８Ａ，１０８Ｂは、実際は圧電トランス１０２の他の共振周波数（所望とは別の共振周波数）でも発振する可能性がある。その結果、知らないうちに圧電トランス１０２が正常な（本来想定している）周波数で駆動されないこととなる。この場合、圧電トランス１０２の出力電圧は期待した出力電圧レベルに達しないため、半導体接点１１２に十分なゲート駆動電圧を印加できなくなって動作不良を生じたり、ＤＥＴ回路１１４の検出動作が異常になったりするなどの不具合を生じてしまう。
【００７３】
図１０は、一般的なローゼン型圧電トランスの共振モードを示す図である。実は上記の不具合は、一般的に圧電トランスの共振周波数には複数のモードが存在することに起因する。一例を挙げると、圧電トランスの共振モードは、図１０に示すように圧電トランスの長さＬを半波長とするλ／２モード、長さＬを１波長とするλモード、長さＬを３／２波長とする３λ／２モードといった複数のモードがある。
【００７４】
実用例１，２（図７、図９）のコルピッツ発振器１０８Ａ，１０８Ｂの場合、使用する圧電トランス１０２が有する複数のモードのうち、目的とする正常な共振周波数以外の共振周波数で発振する場合がある。その一因として、高周波成分の影響が考えられることから、帰還ループの中にローパスフィルタなどを挿入し、高周波側の複数の共振周波数で発振するのを防止する方法も考えられる。しかし、それでも正常な周波数とそれ以外の周波数との差が小さい場合には、正常な周波数における位相が影響を受けることで、知らず発振動作を阻害することになる。
【００７５】
本発明の発明者等は上記の事情からさらに鋭意検討を重ね、その解決手法を見出すに至った。その解決手法を開示したものが、実用例３の回路の構成である。
【００７６】
図１１は、実用例３のリレー装置４２０の構成を示す回路図である。図１１に示すコルピッツ発振器１０８Ｃは、上記の事情で述べたような誤動作（正常な共振周波数以外での発振）を防止することを目的として構成された回路である。
【００７７】
実用例３の回路は、コルピッツ発振器１０８Ｃにマルチバイブレータ１５０を使用している。ここでは、抵抗Ｒ２，Ｒ３，Ｒ４，Ｒ５，コンデンサＣ６、アンプＩＣ１がマルチバイブレータ１５０を構成している。なお、アンプＩＣ１は差動増幅器又はコンパレータ（プッシュプル出力型）である。
【００７８】
次に、回路内で抵抗Ｒ６，Ｒ７，Ｒ８，Ｒ９及びトランジスタＱ５が極性反転回路１５２を構成する。また、抵抗Ｒ１０，Ｒ１１，Ｒ１２及びトランジスタＱ１は、電流源１５４を構成する。なお、トランジスタＱ２及び抵抗Ｒ１３はここでは増幅回路１５６である。
【００７９】
その他のコンデンサＣ１，Ｃ２，Ｃ３やスイッチング素子ＳＷ１は、これまでの実用例１，２と同じ機能を有する。また、二次側回路１０６の構成に特段の相違はない。
【００８０】
〔共振回路〕
図１２は、実用例３の回路でＳＷ１がＯＮの場合に構成される共振回路の等価回路図である（以下ではＳＷ１がＯＮの状態を想定して説明する。）。
すなわち、入力インピーダンスが誘導性となる周波数帯で圧電トランス１０２の一次側電極１０２ａ，１０２ｂ間のインダクタンス（Ｌ）とコンデンサＣ１，Ｃ２，Ｃ３が共振回路を構成するとき、その等価回路は図１２で表される。等価回路の電圧源ｅは、トランジスタＱ１，Ｑ２で構成される増幅器出力の電流源を、電圧源に変換した場合の等価電圧源（ｅ）である。
【００８１】
〔帰還回路〕
ここで着目すべきは、実用例３の回路において、コンデンサＣ３（特定の容量素子）の端子間電圧がアンプＩＣ１の反転入力端子へ帰還入力されている点である。すなわち、コンデンサＣ３は、上記のように回路内において共振回路の一部を構成しているが、同時にコンデンサＣ３の端子間電圧は図１１における帰還電圧と考えることができる。
【００８２】
図１２において、等価電圧源（ｅ）の角周波数がωのときのコンデンサＣ３の端子間電圧Ｖｂ（ｔ）は、トランジスタＱ１が遮断状態から能動状態、トランジスタＱ２が能動状態から遮断状態となった時刻をｔ＝０として、以下の式（１）で近似することができる。ただし、時刻ｔ＝０においてインダクタンスＬに流れている初期電流をｉＬ（０）とする。また、共振回路のＱは高く、共振回路への供給電流と比較して、共振電流が十分大きいと仮定して電圧源ｅからの供給電流を省略する。
【数３】
2020031356.tif 000005
ω＜ω０のとき、φ＞０
ω＝ω０のとき、φ＝０
ω＞ω０のとき、φ＜０
とする。
【００８３】
図１３は、φ＝０の場合のシミュレーションで得られたＶｂ（ｔ）の波形を示す図である。
上式（１）に適当な初期電流ｉＬ（０）、角周波数ω＝ω０、コンデンサ容量Ｃ１＋Ｃ２、Ｃ３の値を入力してシミュレーションを行うと、図１３に示される波形が得られる。このようにＶｂ（ｔ）は、図１２の等価電圧源（ｅ）の角周波数ωが圧電トランス１０２の入力インピーダンスの等価インダクタンスＬと外部の容量Ｃ１，Ｃ２，Ｃ３との関係から定まる共振周波数ω０の場合はφ＝０となり、共振周波数ω０より低周波で振動する場合は図１３の波形より位相が進んでφ＞０となり、共振周波数ω０より高周波の場合は図１３の波形より位相が遅れてφ＜０となる。
【００８４】
図１１に示すマルチバイブレータ１５０の発振周波数は、コンデンサＣ６の充放電時間で定まる。ただし、コンデンサＣ６の充放電特性は、主としてアンプＩＣ１の出力電圧から抵抗Ｒ４を経由して入り込む電流に依存するが、共振回路のコンデンサＣ３から抵抗Ｒ１４を経由して帰還入力してくる電流の影響を受ける。
【００８５】
図１４及び図１５は、図１１に示す回路内の各種定数を適当に選定してシミュレーションした結果を示す図である。図１４及び図１５に示す各種波形は、共振回路のＣ３端子間電圧をマルチバイブレータ１５０に帰還入力させた場合に得られる変化を示す。これら図１４、図１５中、細い実線で示される波形Ｃ３は帰還入力の変化であり、一点鎖線で示される波形Ｃ６はマルチバイブレータ１５０のコンデンサＣ６の端子間電圧の変化であり、波形Ｃ３，Ｃ６に重ねて太い実線で示される矩形波ＩＣ１（＋）は、アンプＩＣ１の非反転入力端子電圧の変化を示している。また、波形Ｃ３，Ｃ６から離れた位置に太い実線で示される矩形波ＩＣ１は、アンプＩＣ１の出力端子の電圧波形を示している。
ここで、波形Ｃ３の帰還入力は以下の式〔数４〕で表される。
【数４】
2020031356.tif 000006
【００８６】
また、波形Ｃ６の端子間電圧は以下の式で表される。
【数５】
2020031356.tif 000007
なお、０≦ｔ≦π／ωとする。
【００８７】
いま仮に、コンデンサＣ６の充放電波形とコンデンサＣ３の端子間電圧Ｖｂ（ｔ）＋Ｖｄ＋Ｖｒｅｍの波形が図１４に示すタイミングとなった場合を考える。コンデンサＣ６の電荷は主に、抵抗Ｒ４を経由して入り込む充放電電流で蓄積、放電を繰り返す。アンプＩＣ１の非反転入力端子の波形（符号ＩＣ１（＋））はアンプＩＣ１の出力電圧を分圧した矩形波となり、アンプＩＣ１の出力電圧が反転する閾値の役目を果す。
【００８８】
マルチバイブレータ１５０の発振周波数は、コンデンサＣ６の充放電電流が大きいと高周波側に移行し、逆に小さいと低周波側に移行する。図１４の波形タイミングは、コンデンサＣ３の端子間電圧を構成するＶｂ（ｔ）の式中、φの値が０である場合を示している。すなわちこれは、抵抗Ｒ４を経由する充放電電流と抵抗Ｒ１４を経由する充放電電流との合計値で定まる角周波数と共振回路の角周波数ω０とが一致する場合である。
【００８９】
ここで、時刻ｔ＝０から時刻ｔ＝π／ωの半周期に抵抗Ｒ１４を経由してコンデンサＣ６から流れ出る電流によりコンデンサＣ６が放電される電荷ΔＱの値を算出する。ΔＱの値の算出に際し、コンデンサＣ６の充放電電流のうち抵抗Ｒ４を経由してコンデンサＣ６に流れ込む電流は、抵抗Ｒ１４を経由する電流に対して十分大きいと近似する。このような近似をするとコンデンサＣ６の端子間電圧は、時刻ｔ＝０から時刻ｔ＝π／ωの半周期において、次式〔数６〕
【数６】
2020031356.tif 000008
で表される。
抵抗Ｒ１４を経由してコンデンサＣ６から流れ出る電流は、その値（〔数６〕で表す値）からコンデンサＣ３の端子間電圧（〔数４〕で表す値）を差し引いた電圧値を抵抗Ｒ１４の値で除すれば得られる。求める半周期に放電される電荷ΔＱの値は、その電流値を時刻ｔ＝０から時刻ｔ＝π／ωの範囲で積分した値となり、以下の式（２）で表される。
【数７】
2020031356.tif 000009
【００９０】
上式（２）を整理すると、次式（２）−１となる。
【数８】
2020031356.tif 000010
また、上式（２）−１に次式〔数９〕のＶｂ０を代入すると以下の〔数１０〕となる。
【数９】
2020031356.tif 000011
【数１０】
2020031356.tif 000012
時刻ｔ＝０〜π／ωにおいては、ΔＱは、抵抗Ｒ４を経由して得られる分の充電電荷を差し引く方向に働く。上式（２）−１から、φ＝０のときは、その第３項は次式〔数１１〕となり、ΔＱは正方向に最大となる。ここでいう正方向とは、コンデンサＣ６の充電電荷を差し引く方向であるため、抵抗Ｒ４を経由する充電電流のみの場合よりも低周波側に発振周波数をシフトさせることが分かる。
【数１１】
2020031356.tif 000013
【００９１】
また、φがπのときは、上式（２）の第３項は次式〔数１２〕となるので、この場合のΔＱは最小となる。
【数１２】
2020031356.tif 000014
【００９２】
続いて仮に、マルチバイブレータ１５０の発振周波数が圧電トランス１０２の正常な共振周波数より低周波側に偏差を受けると、上式（１）からφが増大する方向に変化するので、ΔＱの値は小さくなり、コンデンサＣ６の充電時間は短い方向に制御され、その結果、発振周波数は共振周波数に近づく方向に制御される。これとは逆に、発振周波数が共振周波数より高周波側に偏差を受けると、今度はφが減少方向に変化するので、ΔＱの値は増大し、コンデンサＣ６の充電時間を長くする方向に制御されることで、結果的に発振周波数を共振周波数に近づける方向に制御される。
【００９３】
図１５は、φがπ／２である場合の変化に相当する。
ただし、上式（２）−１の第３項は、ここでは（２Ｖｂ０）／（ωＲ１４）ｃｏｓ（φ）で遇関数であることから、φが０〜πの範囲内でのみ上記の制御（マルチバイブレータ１５０の発振周波数を圧電トランス１０２の共振周波数に近づける制御）が可能である。
【００９４】
このように、図１１に示す回路はマルチバイブレータ１５０の部品ばらつきや、圧電トランス１０２の共振周波数の偏差を許容し、圧電トランス１０２の入力インピーダンスが誘導性となる周波数領域での発振（正規の発振周波数）を安定的に維持することができる。
【００９５】
一方、マルチバイブレータ１５０が正規の発振周波数より高周波側で発振した場合は以下となる。例えば、マルチバイブレータ１５０が正規の発振周波数の２倍の周波数で発振しようとすると、抵抗Ｒ４からの充電電荷が不十分になるため、コンデンサＣ６の端子電荷が閾値（アンプＩＣ１の非反転入力端子電圧）に達することができなくなり、結果的に２倍の周波数で発振することはない。したがって、倍振動などの異常周波数での発振を確実に防止することができる。
【００９６】
〔実用例４〕
図１６は、実用例４のリレー装置５２０の構成を示す回路図である。実用例４の回路において、マルチバイブレータ１５０の動作原理（共振周波数の制御）は実用例３と同様である。実用例３との相違は、周波数可変用にコンデンサＣ１ではなくコンデンサＣ２を使用し、そのためスイッチング素子ＳＷ１の接続が図１１とは異なっている点である。
【００９７】
実用例４の発振周波数は、スイッチング素子ＳＷ１がＯＮのときの発振周波数ｆ１は以下の式で表される。
【数１３】
2020031356.tif 000015
【００９８】
また、スイッチング素子ＳＷ１がＯＦＦのときの発振周波数ｆ２は以下の式で表される。
【数１４】
2020031356.tif 000016
その他の原理やメカニズムは実用例３と同様である。
【００９９】
〔変形例〕
図１７は、実用例４のリレー装置５２０に関する変形例を示す回路図である。
この変形例は、主に第１整流回路１１０ａ及び第２整流回路１１０ｂの回路構成に関するものであり、ブリッジ型ダイオードＤ１，Ｄ２と整流コンデンサＤ４，Ｄ５の構成をそれぞれ簡素化している。このような第１整流回路１１０ａ、第２整流回路１１０ｂの回路構成においても、好適に直流変換してリレー装置５２０を動作させることができる。
なお、ここでは実用例４を例に挙げているが、第１，第２実施形態のリレー装置１００，１２０、実用例１〜３のリレー装置２２０，３２０，４２０に適用してもよい。
【０１００】
上述した実用例１〜４のリレー装置２２０，３２０，４２０，５２０によれば、制御信号をＨｉｇｈ／Ｌｏｗに切り替えるだけで半導体接点１１２をＯＮ／ＯＦＦ駆動することができる。その際、機械式接点のデメリットをなくすという半導体接点１１２としての利点を最大に活かしつつ、圧電トランス１０２を用いた伝送電力で接点容量も確保することができ、さらには遅延時間も極力短縮することができる。
【０１０１】
また、実用例２は、より製品化に適した直流バイアス回路の構成を開示しており、実用例３，４は、実際に使用する圧電トランスの共振モードでの発振が安定的に維持できる回路の構成を開示している点で極めて有用である。
【０１０２】
各実施形態において図示とともに挙げた構造はあくまで好ましい一例であり、基本的な構造に各種の要素を付加し、あるいは一部を置換しても本発明を好適に実施可能であることはいうまでもない。
【符号の説明】
【０１０３】
１００，１２０，１３０    リレー装置
１０２    圧電トランス
１０４    一次側回路
１０６    二次側回路
１０８    周波数可変発振器
１０８Ａ，１０８Ｂ    コルピッツ発振器
１１０，１１０ａ，１１０ｂ    整流回路
１１２    半導体接点
１１４    電圧検出器
１１９    発振器
１５０    マルチバイブレータ
２２０，３２０，４２０，５２０  リレー装置（実用例１〜４）
【図１】
2020031356.tif 000017
【図２】
2020031356.tif 000018
【図３】
2020031356.tif 000019
【図４】
2020031356.tif 000020
【図５】
2020031356.tif 000021
【図６】
2020031356.tif 000022
【図７】
2020031356.tif 000023
【図８】
2020031356.tif 000024
【図９】
2020031356.tif 000025
【図１０】
2020031356.tif 000026
【図１１】
2020031356.tif 000027
【図１２】
2020031356.tif 000028
【図１３】
2020031356.tif 000029
【図１４】
2020031356.tif 000030
【図１５】
2020031356.tif 000031
【図１６】
2020031356.tif 000032
【図１７】
2020031356.tif 000033