(57)【要約】【課題】正極側及び負極側にそれぞれ接続された増幅用スイッチング素子の一方が故障した場合に、従来よりも小さい電流を制限値として他方の素子を保護する。【解決手段】正極Ｖｃｃ側の増幅用第１スイッチング素子Ｓａ１が接続される第１ノードｎ１と出力ノードｎｏとの間に第１制限抵抗Ｒ１が接続され、負極側の増幅用第２スイッチング素子Ｓａ２が接続される第２ノードｎ２と出力ノードｎｏとの間に第２制限抵抗Ｒ２が接続され、保護用第１スイッチング素子Ｓｐ１は、ベース又はゲートが第１ノードｎ１に接続され、エミッタ又はソースが第２ノードｎ２に接続され、保護用第２スイッチング素子Ｓｐ２は、ベース又はゲートが第２ノードｎ２に接続され、エミッタ又はソースが第１ノードｎ１に接続されている。【選択図】図３
2020031344.tif 000002
【特許請求の範囲】
【請求項１】
信号源に接続される入力ノードと、
負荷に接続される出力ノードと、
前記入力ノードにベース又はゲートが接続され、電源の正極にコレクタ又はドレインが接続されたｎ型の増幅用第１スイッチング素子と、
前記入力ノードにベース又はゲートが接続され、前記電源の負極にコレクタ又はドレインが接続されたｐ型の増幅用第２スイッチング素子と、
前記増幅用第１スイッチング素子のエミッタ又はソースが接続された第１ノードと、
前記増幅用第２スイッチング素子のエミッタ又はソースが接続された第２ノードと、
前記第１ノードと前記出力ノードとの間に接続された第１制限抵抗と、
前記第２ノードと前記出力ノードとの間に接続された第２制限抵抗と、
前記第１ノードにベース又はゲートが接続され、前記入力ノードにコレクタ又はドレインが接続されたｎ型の保護用第１スイッチング素子と、
前記第２ノードにベース又はゲートが接続され、前記入力ノードにコレクタ又はドレインが接続されたｐ型の保護用第２スイッチング素子と、を備え、
前記保護用第１スイッチング素子のエミッタ又はソースが前記第２ノードに接続され、
前記保護用第２スイッチング素子のエミッタ又はソースが前記第１ノードに接続されている、電流増幅回路。
【請求項２】
前記負荷は、レゾルバの励磁巻線である、請求項１に記載の電流増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流増幅回路に関する。
【背景技術】
【０００２】
特開２００６−２７４８３号公報（例えば図２）には、電流増幅回路を備えたモータドライバ（７）の一例が開示されている（背景技術において括弧内の符号は参照する文献のもの。）。このモータドライバ（７）は、電源の正極（Ｖｃｃ）に接続された正方向駆動用のトランジスタ（７３）と、電源の負極（−Ｖｃｃ）に接続された逆方向駆動用のトランジスタ（７４）とを備えている。また、モータドライバ（７）には、駆動用のランジスタ（７３，７４）に過電流が流れた場合に、これらを保護するための過電流保護用のトランジスタ（７３ｔ，７４ｔ）も備えられている。それぞれの過電流保護用のトランジスタ（７３ｔ，７４ｔ）には、過電流検出用の検出抵抗（７３Ｒ，７４Ｒ）が接続されている。
【０００３】
例えば、検出抵抗（７３Ｒ）に流れる電流と、検出抵抗（７３Ｒ）との積が、過電流保護用のトランジスタ（７３ｔ）のベース−エミッタ間電圧に達すると、当該トランジスタ（７３ｔ）がオン状態となり、モータドライバ７の正方向駆動用トランジスタ（７３）のベース−エミッタ間電圧を低下させて正方向駆動用トランジスタ（７３）をオフ状態とする。これにより、負荷であるアクチュエータ（１０）がグラウンドに短絡した場合や、逆方向駆動用トランジスタ（７４）に故障が生じて短絡状態となった場合に、正方向駆動用トランジスタ（７３）が保護される。逆方向駆動用トランジスタ（７４）に関しても同様である。過電流保護用のトランジスタ（７４ｔ）と検出抵抗（７４Ｒ）とによる保護動作によって、負荷であるアクチュエータ（１０）がグラウンドに短絡した場合や、正方向駆動用トランジスタ（７３）に故障が生じて短絡状態となった場合に、逆方向駆動用トランジスタ（７４）が保護される。
【０００４】
このモータドライバ（７）では、上述したように、負荷であるアクチュエータ（１０）がグラウンドに短絡した場合、及び、駆動用トランジスタ（７３，７４）に故障が生じて短絡状態となった場合の双方において、１つの検出抵抗（７３Ｒ，７４Ｒ）によって過電流が検出される。つまり、負荷が短絡した場合も駆動用トランジスタ（増幅用スイッチング素子）が短絡した場合も、過電流に対する電流の制限値は同一の値である。このため、一方の駆動用トランジスタが故障した場合に生じる過電流によって他方の駆動用トランジスタも故障するという２次故障（共連れ故障）を抑制するためには、駆動用トランジスタとして定格電力の大きい素子を用いることが好ましい。そのような素子は、体格も大きくなる傾向があるので回路の小型化や低コスト化の妨げとなる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−２７４８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
上記背景に鑑みて、正極側及び負極側にそれぞれ接続された増幅用スイッチング素子の一方が故障した場合に、従来よりも小さい電流を制限値として、他方の増幅用スイッチング素子を保護することが望まれる。
【課題を解決するための手段】
【０００７】
上記に鑑みた電流増幅回路は、１つの態様として、信号源に接続される入力ノードと、負荷に接続される出力ノードと、前記入力ノードにベース又はゲートが接続され、電源の正極にコレクタ又はドレインが接続されたｎ型の増幅用第１スイッチング素子と、前記入力ノードにベース又はゲートが接続され、前記電源の負極にコレクタ又はドレインが接続されたｐ型の増幅用第２スイッチング素子と、前記増幅用第１スイッチング素子のエミッタ又はソースが接続された第１ノードと、前記増幅用第２スイッチング素子のエミッタ又はソースが接続された第２ノードと、前記第１ノードと前記出力ノードとの間に接続された第１制限抵抗と、前記第２ノードと前記出力ノードとの間に接続された第２制限抵抗と、前記第１ノードにベース又はゲートが接続され、前記入力ノードにコレクタ又はドレインが接続されたｎ型の保護用第１スイッチング素子と、前記第２ノードにベース又はゲートが接続され、前記入力ノードにコレクタ又はドレインが接続されたｐ型の保護用第２スイッチング素子と、を備え、前記保護用第１スイッチング素子のエミッタ又はソースが前記第２ノードに接続され、前記保護用第２スイッチング素子のエミッタ又はソースが前記第１ノードに接続されている。
【０００８】
この構成によれば、保護用第１スイッチング素子のエミッタ又はソースが第２ノードに接続され、第１ノードと第２ノードとの間には、第１制限抵抗と第２制限抵抗とが直列接続されている。従って、増幅用第２スイッチング素子に例えばコレクタ−エミッタ間短絡故障などが発生した場合の過電流は、第１制限抵抗及び第２制限抵抗の双方に流れる。第１制限抵抗及び第２制限抵抗の抵抗直列回路の端子間電圧が、保護用第１スイッチング素子をオン状態に遷移させる電圧（例えばベース−エミッタ間電圧）に達すると保護用第１スイッチング素子による保護動作が行われる。ベース−エミッタ間電圧は、第１制限抵抗及び第２制限抵抗の和と、この抵抗直列回路に流れる電流との積によって表される。従って、第１制限抵抗及び第２制限抵抗の何れかと、その抵抗に流れる電流との積がベース−エミッタ間電圧に対応する場合に比べて、保護機能が動作する際の電流値（制限電流）を小さくすることができる。このため、増幅用第１スイッチング素子として、より定格電力が小さく、体格も小さい素子を用いることができる。保護用第２スイッチング素子についても同様である。このように、本構成によれば、正極側及び負極側にそれぞれ接続された増幅用スイッチング素子の一方が故障した場合に、従来よりも小さい電流を制限値として、他方の増幅用スイッチング素子を保護することができる。
【０００９】
電流増幅回路のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
【図面の簡単な説明】
【００１０】
【図１】レゾルバと励磁回路とＲ／Ｄコンバータとの関係を模式的に示すブロック図
【図２】電流増幅回路を備えた励磁回路の簡略的な回路ブロック図
【図３】本実施形態の励磁回路の模式的な回路図
【図４】比較例の励磁回路の模式的な回路図
【発明を実施するための形態】
【００１１】
以下、レゾルバの励磁回路に適用される形態を例として、電流増幅回路の実施形態を図面を参照して説明する。図１のブロック図は、レゾルバの励磁回路１とレゾルバ４０とＲ／Ｄコンバータ（レゾルバ・デジタル・コンバータ）５０との関係を示している。図２は電流増幅部１０（電流増幅回路）を備えた励磁回路１の簡略的な回路ブロック図を示している。図３は、励磁回路１の模式的な回路図を示している。図３に示すように、励磁回路１は、レゾルバ４０の励磁巻線Ｌｒを励磁するために、電圧振幅が“Ｖ１”の正弦波状の励磁源信号ＲＤｏｕｔを予め規定された振幅（例えば“Ｖ２”）の励磁信号ＥＸｏｕｔに増幅する。この励磁回路１は、電圧増幅部１３と、電流増幅部１０と、出力部１４とを有して構成されている。
【００１２】
レゾルバ４０は、レゾルバロータ４１に備えられた励磁巻線Ｌｒと、互いに電気的に９０度の位相差を有して設置された２つの検出巻線（第１検出巻線Ｌ１，第２検出巻線Ｌ２）とを有して構成されている。レゾルバ４０は、回転子（レゾルバロータ４１）の励磁巻線Ｌｒに印加された電圧に応じて、複数の固定子の検出巻線（Ｌ１，Ｌ２）に誘導される電圧に基づいて回転子に同期回転する被検出体（例えば回転電機のロータ）の回転状態（回転速度や回転位置（回転角度））を検出可能な回転検出センサである。
【００１３】
具体的には、レゾルバ４０は、レゾルバロータ４１の回転に応じて、２つの検出巻線（Ｌ１，Ｌ２）に誘導される異なる位相の信号の相関関係に基づいて、被検出体の回転状態を検出する。Ｒ／Ｄコンバータ５０は、内部に角度演算部５２（ＡＯＰ）を有して構成されており、２つの検出巻線（Ｌ１，Ｌ２）から得られた検出信号に基づいて、レゾルバロータ４１の回転角（電気角）を演算する。この回転角は入出力インターフェース部５３（ＩＯＩＦ）を介して外部の制御装置などにデジタルデータで提供される。また、Ｒ／Ｄコンバータ５０には、励磁巻線Ｌｒを励磁するための励磁信号の元となる励磁源信号ＲＤｏｕｔを生成する励磁源信号生成部５１（ＧＥＮ）も備えられている。
【００１４】
励磁源信号ＲＤｏｕｔは、例えば波高値（ピーク・トゥ・ピーク）が２［Ｖ］（振幅が１［Ｖ］）、周波数が１０［ｋＨｚ］〜２０［ｋＨｚ］の正弦波状の信号である（以下、波高値について、適宜 “２［Ｖｐ−ｐ］”などと表記する。）。一般的に、レゾルバ４０の励磁巻線Ｌｒを励磁する場合には、波高値が２０［Ｖｐ−ｐ］程度の正弦波状の信号が必要である。このため、一例として励磁回路１は、Ｒ／Ｄコンバータ５０から提供された２［Ｖｐ−ｐ］の励磁源信号ＲＤｏｕｔの振幅を増幅して２０［Ｖｐ−ｐ］の励磁信号ＥＸｏｕｔを生成する。電圧増幅部１３は、励磁源信号ＲＤｏｕｔのインピーダンス変換を行うと共に、振幅を増幅して電流増幅部１０への入力信号Ｖｉｎとして出力する。
【００１５】
励磁巻線Ｌｒを励磁するためには、比較的大きな電流が必要であるが、一般的に電圧増幅部１３が出力可能な電流（吐き出し電流及び吸い込み電流を含む）では不足する。このため、電流増幅部１０により入力信号Ｖｉｎの電流が増幅され、出力信号Ｖｏｕｔとして出力される。出力信号Ｖｏｕｔは、出力部１４を介して励磁信号ＥＸｏｕｔとして励磁巻線Ｌｒに出力される。電流増幅部１０は、後述するようにプッシュプル回路１１及び過電流保護回路１２を備えている（図３参照）。
【００１６】
以下、図３も参照して励磁回路１について説明する。電圧増幅部１３は、入力カップリングコンデンサＣｃｉと演算増幅器ＯＰとを有して構成されている。励磁源信号ＲＤｏｕｔは、入力カップリングコンデンサＣｃｉにより直流成分を除去され、交流成分が入力保護抵抗Ｒ９を介して演算増幅器ＯＰの反転入力端子に入力される。演算増幅器ＯＰの非反転入力端子には基準電圧Ｖｒｅｆが印加されている。基準電圧Ｖｒｅｆは、電源の正極Ｖｃｃと負極（本実施形態では、グラウンド（ＧＮＤ））との間を第１分圧抵抗Ｒ７と第２分圧抵抗Ｒ８によって分圧することによって生成されている。演算増幅器ＯＰの反転入力端子には、電流増幅部１０からの出力信号Ｖｏｕｔがフィードバック入力されている。
【００１７】
電流増幅部１０は、入力ノードｎｉと、出力ノードｎｏとの間に、プッシュプル回路１１及び過電流保護回路１２を備えている。入力ノードｎｉは、信号源（Ｒ／Ｄコンバータ５０、又は、Ｒ／Ｄコンバータ５０及び電圧増幅部１３）に接続されて入力信号Ｖｉｎが入力されるノードである。出力ノードｎｏは、負荷（励磁巻線Ｌｒ、又は、励磁巻線Ｌｒ及び出力部１４）に接続されて出力信号Ｖｏｕｔを出力するノードである。
【００１８】
プッシュプル回路１１は、ｎ型の増幅用第１スイッチング素子Ｓａ１と、ｐ型の増幅用第２スイッチング素子Ｓａ２とを備えている。本実施形態では、それぞれＮＰＮ型（ｎ型）及びＰＮＰ型（ｐ型）のバイポーラトランジスタを例示しているが、それぞれｎチャネル型（ｎ型）及びｐチャネル型（ｐ型）の電界効果トランジスタや、他の構造のトランジスタであってもよい。
【００１９】
増幅用第１スイッチング素子Ｓａ１は、入力ノードｎｉにベース又はゲートが接続され、電源の正極Ｖｃｃにコレクタ又はドレインが接続されている。尚、図３には、入力ノードｎｉと、ベース（又はゲート）とが、入力保護抵抗Ｒ３を介して接続されている形態を例示しているが、入力保護抵抗Ｒ３を介さずに接続されていてもよい。増幅用第２スイッチング素子Ｓａ２は、入力ノードｎｉにベース又はゲートが接続され、電源の負極（ＧＮＤ）にコレクタ又はドレインが接続されている。尚、図３には、入力ノードｎｉと、ベース（又はゲート）とが、入力保護抵抗Ｒ４を介して接続されている形態を例示しているが、入力保護抵抗Ｒ４を介さずに接続されていてもよい。
【００２０】
増幅用第１スイッチング素子Ｓａ１のエミッタ又はソースは、第１ノードｎ１に接続され、増幅用第２スイッチング素子Ｓａ２のエミッタ又はソースは、第２ノードｎ２に接続されている。第１ノードｎ１と第２ノードｎ２との間には、第１制限抵抗Ｒ１と第２制限抵抗Ｒ２とが直列接続されており、第１制限抵抗Ｒ１と第２制限抵抗Ｒ２と接続点は、出力ノードｎｏとなっている。つまり、第１制限抵抗Ｒ１は、第１ノードｎ１と出力ノードｎｏとの間に接続され、第２ノードｎ２と出力ノードｎｏとの間に接続されている。
【００２１】
出力部１４は、出力カップリングコンデンサＣｃｏと、並列共振容量Ｃｐとを備えている。出力カップリングコンデンサＣｃｏは、電流増幅部１０の出力信号Ｖｏｕｔの直流成分を除去して交流成分を励磁信号ＥＸｏｕｔとして励磁巻線Ｌｒへ出力する。並列共振容量Ｃｐは、励磁巻線Ｌｒと並列共振回路を構成し、励磁回路１の回路損失を低減する効果（出力電流を低減する効果）を得ている。
【００２２】
過電流保護回路１２は、ｎ型の保護用第１スイッチング素子Ｓｐ１と、ｐ型の保護用第２スイッチング素子Ｓｐ２とを備えている。本実施形態では、それぞれＮＰＮ型（ｎ型）及びＰＮＰ型（ｐ型）のバイポーラトランジスタを例示しているが、それぞれｎチャネル型（ｎ型）及びｐチャネル型（ｐ型）の電界効果トランジスタや、他の構造のトランジスタであってもよい。
【００２３】
保護用第１スイッチング素子Ｓｐ１は、第１ノードｎ１にベース又はゲートが接続され、入力ノードｎｉにコレクタ又はドレインが接続されている。尚、図３には、入力ノードｎｉと、ベース（又はゲート）とが、入力保護抵抗Ｒ５を介して接続されている形態を例示しているが、入力保護抵抗Ｒ５を介さずに接続されていてもよい。保護用第２スイッチング素子Ｓｐ２は、第２ノードｎ２にベース又はゲートが接続され、入力ノードｎｉにコレクタ又はドレインが接続されている。尚、図３には、入力ノードｎｉと、ベース（又はゲート）とが、入力保護抵抗Ｒ６を介して接続されている形態を例示しているが、入力保護抵抗Ｒ６を介さずに接続されていてもよい。保護用第１スイッチング素子Ｓｐ１のエミッタ又はソースは、第２ノードｎ２に接続され、保護用第２スイッチング素子Ｓｐ２のエミッタ又はソースは、第１ノードｎ１に接続されている。
【００２４】
過電流保護回路１２は、励磁巻線Ｌｒがグラウンド等に短絡する地絡故障Ｆ１や、プッシュプル回路１１のスイッチング素子の故障（Ｃ−Ｅ間（コレクタ−エミッタ間）短絡故障Ｆ２やＥ−Ｃ間（コレクタ−ベース間）短絡故障）が発生してプッシュプル回路１１に生じる過電流を検出し、入力信号Ｖｉｎに拘わらずプッシュプル回路１１のスイッチング素子をオフ状態に制御してプッシュプル回路１１を保護する。保護用第１スイッチング素子Ｓｐ１は、地絡故障Ｆ１及び増幅用第２スイッチング素子Ｓａ２の故障の際に、増幅用第１スイッチング素子Ｓａ１を保護する。保護用第２スイッチング素子Ｓｐ２は、地絡故障Ｆ１及び増幅用第１スイッチング素子Ｓａ１の故障の際に、増幅用第２スイッチング素子Ｓａ２を保護する。本実施形態の電流増幅部１０は、過電流保護回路１２の構成に特徴を有する。以下、図４に示す比較例の励磁回路１０１も参照して説明する。
【００２５】
比較例の励磁回路１０１も、本実施形態の励磁回路１と同様に、電圧増幅部１３、電流増幅部１１０（プッシュプル回路１１、過電流保護回路１１２）、出力部１４を有している。電圧増幅部１３、プッシュプル回路１１、出力部１４の構成は、本実施形態の励磁回路１と同様である。
【００２６】
接続形態は異なるが、比較例の過電流保護回路１１２も本実施形態と同様に、ｎ型の保護用第１スイッチング素子Ｓｐ１と、ｐ型の保護用第２スイッチング素子Ｓｐ２とを備えている。そして、本実施形態と同様に、保護用第１スイッチング素子Ｓｐ１は、第１ノードｎ１にベース又はゲートが接続され、入力ノードｎｉにコレクタ又はドレインが接続され、保護用第２スイッチング素子Ｓｐ２は、第２ノードｎ２にベース又はゲートが接続され、入力ノードｎｉにコレクタ又はドレインが接続されている。但し、比較例においては、保護用第１スイッチング素子Ｓｐ１のエミッタ又はソースは、第２ノードｎ２ではなく第３ノードｎ３に接続され、保護用第２スイッチング素子Ｓｐ２のエミッタ又はソースも、第２ノードｎ２ではなく第３ノードｎ３に接続されている。第３ノードｎ３は、出力ノードｎｏと同電位であり、比較例においては、保護用第１スイッチング素子Ｓｐ１及び保護用第２スイッチング素子Ｓｐ２のエミッタ又はソースは、共に出力ノードｎｏに接続されている。
【００２７】
ここで、プッシュプル回路１１の増幅用第１スイッチング素子Ｓａ１にＣ−Ｅ間短絡故障Ｆ２が発生した場合を考える。比較例の過電流保護回路１１２において、第２制限抵抗Ｒ２を流れる電流Ｉｒ２は、保護用第２スイッチング素子Ｓｐ２のベース−エミッタ間電圧Ｖｂｅ２と、第２制限抵抗Ｒ２とにより下記式（１）で示される。
【００２８】
Ｉｒ２＝Ｖｂｅ２／Ｒ２  ・・・(1)
【００２９】
保護用第２スイッチング素子Ｓｐ２がオン状態となる際のベース−エミッタ間電圧Ｖｂｅ２は、０．６〜０．７［Ｖ］である。第２制限抵抗Ｒ２の抵抗値を適切に設定することにより、保護用第２スイッチング素子Ｓｐ２がオン状態となり、保護機能が働く電流Ｉｒ２を制限電流Ｉｌｉｍ２として設定することができる。例えば、ベース−エミッタ間電圧Ｖｂｅ２を６５０［ｍＶ］とし、第２制限抵抗Ｒ２の抵抗値を４．７［Ω］とすれば、保護用第２スイッチング素子Ｓｐ２による制限電流Ｉｌｉｍ２は、下記式（２）で示されるように、１３８．３［ｍＡ］となる。
【００３０】
｜Ｉｌｉｍ２｜＝６５０／４．７＝１３８．３  ・・・(2)
【００３１】
増幅用第２スイッチング素子Ｓａ２にＣ−Ｅ間短絡故障Ｆ２が発生した場合も同様である。第１制限抵抗Ｒ１を４．７［Ω］とすることで、保護用第１スイッチング素子Ｓｐ１による制限電流Ｉｌｉｍ１も、下記式（３）で示されるように１３８．３［ｍＡ］となる。
【００３２】
｜Ｉｌｉｍ１｜＝Ｖｂｅ１／Ｒ１＝６５０／４．７＝１３８．３  ・・・(3)
【００３３】
次に、本実施形態のプッシュプル回路１１の増幅用第１スイッチング素子Ｓａ１にＣ−Ｅ間短絡故障Ｆ２が発生した場合を考える。本実施形態の過電流保護回路１２では、保護用第２スイッチング素子Ｓｐ２のベース−エミッタ間に、第１制限抵抗Ｒ１と第２制限抵抗Ｒ２とが直列に接続されている。従って、第２制限抵抗Ｒ２を流れる電流Ｉｒ２は、保護用第２スイッチング素子Ｓｐ２のベース−エミッタ間電圧Ｖｂｅ２と、ベース−エミッタ間の抵抗値（第１制限抵抗Ｒ１及び第２制限抵抗Ｒ２の和）とにより下記式（4）で示される。
【００３４】
Ｉｒ２＝Ｖｂｅ２／（Ｒ１＋Ｒ２）  ・・・(4)
【００３５】
比較例と同様に、ベース−エミッタ間電圧Ｖｂｅ２を６５０［ｍＶ］とし、第１制限抵抗Ｒ１及び第２制限抵抗Ｒ２の抵抗値を４．７［Ω］とすれば、保護用第２スイッチング素子Ｓｐ２による制限電流Ｉｌｉｍ２は、下記式（５）で示されるように６９．１［ｍＡ］となる。
【００３６】
｜Ｉｌｉｍ２｜＝６５０／（４．７＋４．７）＝６９．１  ・・・(5)
【００３７】
増幅用第２スイッチング素子Ｓａ２にＣ−Ｅ間短絡故障Ｆ２が発生した場合も同様である。保護用第１スイッチング素子Ｓｐ１による制限電流Ｉｌｉｍ１も、下記式（6）で示されるように６９．１［ｍＡ］となる。
【００３８】
｜Ｉｌｉｍ１｜＝Ｖｂｅ１／（Ｒ１＋Ｒ２）＝６５０／９．４＝６９．１  ・・・(6)
【００３９】
上記においては、Ｃ−Ｅ間短絡故障Ｆ２が発生した場合について説明したが、Ｃ−Ｂ間短絡故障が発生した場合も同様である。上述したように、本実施形態の過電流保護回路１２では、比較例の過電流保護回路１１２に比べて、過電流保護回路１２の回路定数が同様であっても、プッシュプル回路１１の制限電流を小さくすることができる。これに伴い、増幅用スイッチング素子（Ｓａ１，Ｓａ２）の定格（定格電力）を下げることができ、小型化、低コスト化が可能となる。また、過電流が生じた場合には、電源の負荷が大きくなり、電源の出力電圧（Ｖｃｃ−ＧＮＤ間電圧）が低下する場合がある。制限電流の値を小さくできることで、過電流に備えて電源の容量を大きくする必要性も低下するので、電源の小型化、低コスト化も可能となる。
【００４０】
ここで、励磁巻線Ｌｒに地絡故障Ｆ１が発生した場合を考える。比較例の過電流保護回路１１２において、第１制限抵抗Ｒ１を流れる電流Ｉｒ１は、保護用第１スイッチング素子Ｓｐ１のベース−エミッタ間電圧Ｖｂｅ１と、第２制限抵抗Ｒ２とにより下記式（７）で示され、第２制限抵抗Ｒ２を流れる電流Ｉｒ２は、保護用第２スイッチング素子Ｓｐ２のベース−エミッタ間電圧Ｖｂｅ２と、第２制限抵抗Ｒ２とにより下記式（８）で示される。
【００４１】
Ｉｒ１＝Ｖｂｅ１／Ｒ１  ・・・(7)
Ｉｒ２＝Ｖｂｅ２／Ｒ２  ・・・(8)
【００４２】
両保護用スイッチング素子（Ｓｐ１，Ｓｐ２）のベース−エミッタ間電圧（Ｖｂｅ１，Ｖｂｅ２）を６５０［ｍＶ］とし、第２制限抵抗Ｒ２の抵抗値を４．７［Ω］とすれば、両保護用スイッチング素子（Ｓｐ１，Ｓｐ２）による制限電流Ｉｌｉｍ３は、下記式（９）で示されるように、１３８．３［ｍＡ］となる。
【００４３】
｜Ｉｌｉｍ３｜＝６５０／４．７＝１３８．３  ・・・(9)
【００４４】
次に、本実施形態の過電流保護回路１２について説明する。増幅用第１スイッチング素子Ｓａ１及び増幅用第２スイッチング素子Ｓａ２は、正常動作時には、何れか一方がオン状態である。また、第１制限抵抗Ｒ１及び第２制限抵抗Ｒ２は、それぞれ一方の端子が増幅用第１スイッチング素子Ｓａ１及び増幅用第２スイッチング素子Ｓａ２のエミッタ又はソースに接続され、他方の端子が出力ノードｎｏに接続されている。従って、地絡により生じる過電流は、第１制限抵抗Ｒ１及び第２制限抵抗Ｒ２の内の一方を流れる。つまり、第１制限抵抗Ｒ１及び第２制限抵抗Ｒ２には同時に電流は流れない。第１制限抵抗Ｒ１に電流が流れているとき、第２制限抵抗Ｒ２には電流が流れず、第２制限抵抗Ｒ２に電流が流れているとき、第１制限抵抗Ｒ１には電流が流れない。
【００４５】
従って、比較例と同様に、第１制限抵抗Ｒ１を流れる電流Ｉｒ１及び第２制限抵抗Ｒ２を流れる電流Ｉｒ２は、上記式（７）、式（８）、式（９）で示される。
【００４６】
本実施形態の電流増幅部１０と比較例の電流増幅部１１０とにおいて、励磁巻線Ｌｒに地絡故障Ｆ１が発生した場合の制限電流Ｌｌｉｍ３の値は同じである。但し、プッシュプル回路１１の増幅用スイッチング素子（Ｓａ１，Ｓａ２）の消費電力（発熱）は、地絡故障Ｆ１よりも、Ｃ−Ｅ間短絡故障Ｆ２などの増幅用スイッチング素子（Ｓａ１，Ｓａ２）の故障の発生時の方が大きくなる。従って、増幅用スイッチング素子（Ｓａ１，Ｓａ２）は、増幅用スイッチング素子（Ｓａ１，Ｓａ２）の故障に対応できるような定格（例えば定格電力）を有する素子が用いられる。このため、プッシュプル回路１１の増幅用スイッチング素子（Ｓａ１，Ｓａ２）を小型化することは困難であった。しかし、上述したように、本実施形態の電流増幅部１０では、Ｃ−Ｅ間短絡故障Ｆ２などの増幅用スイッチング素子（Ｓａ１，Ｓａ２）の故障の発生時の制限電流（Ｉｌｉｍ１，Ｉｌｉｍ２）を小さくすることができるので、増幅用スイッチング素子（Ｓａ１，Ｓａ２）の消費電力（発熱）を抑制し、プッシュプル回路１１を小型化することが可能となる。
【００４７】
尚、上記においては、レゾルバの励磁回路に適用される形態を例として、電流増幅回路の実施形態を説明したが、電流増幅回路は、回転電機を駆動するインバータ回路の駆動回路など、他の回路に適用することも可能である。
【００４８】
〔実施形態の概要〕
以下、上記において説明した電流増幅回路（１０）の概要について簡単に説明する。
【００４９】
１つの態様として、電流増幅回路（１０）は、信号源（５１）に接続される入力ノード（ｎｉ）と、負荷（Ｌｒ）に接続される出力ノード（ｎｏ）と、前記入力ノード（ｎｉ）にベース又はゲートが接続され、電源の正極（Ｖｃｃ）にコレクタ又はドレインが接続されたｎ型の増幅用第１スイッチング素子（Ｓａ１）と、前記入力ノード（ｎｉ）にベース又はゲートが接続され、前記電源の負極（ＧＮＤ）にコレクタ又はドレインが接続されたｐ型の増幅用第２スイッチング素子（Ｓａ２）と、前記増幅用第１スイッチング素子（Ｓａ１）のエミッタ又はソースが接続された第１ノード（ｎ１）と、前記増幅用第２スイッチング素子（Ｓａ２）のエミッタ又はソースが接続された第２ノード（ｎ２）と、前記第１ノード（ｎ１）と前記出力ノード（ｎｏ）との間に接続された第１制限抵抗（Ｒ１）と、前記第２ノード（ｎ２）と前記出力ノード（ｎｏ）との間に接続された第２制限抵抗（Ｒ２）と、前記第１ノード（ｎ１）にベース又はゲートが接続され、前記入力ノード（ｎｉ）にコレクタ又はドレインが接続されたｎ型の保護用第１スイッチング素子（Ｓｐ１）と、前記第２ノード（ｎ２）にベース又はゲートが接続され、前記入力ノード（ｎｉ）にコレクタ又はドレインが接続されたｐ型の保護用第２スイッチング素子（Ｓｐ２）と、を備え、前記保護用第１スイッチング素子（Ｓｐ１）のエミッタ又はソースが前記第２ノード（ｎ２）に接続され、前記保護用第２スイッチング素子（ＳＰ２）のエミッタ又はソースが前記第１ノード（ｎ１）に接続されている。
【００５０】
この構成によれば、保護用第１スイッチング素子（Ｓｐ１）のエミッタ又はソースが第２ノード（ｎ２）に接続され、第１ノード（ｎ１）と第２ノード（ｎ２）との間には、第１制限抵抗（Ｒ１）と第２制限抵抗（Ｒ２）とが直列接続されている。従って、増幅用第２スイッチング素子（Ｓａ２）に例えばコレクタ−エミッタ間短絡故障などが発生した場合の過電流は、第１制限抵抗（Ｒ１）及び第２制限抵抗（Ｒ２）の双方に流れる。第１制限抵抗（Ｒ１）及び第２制限抵抗（Ｒ２）の抵抗直列回路の端子間電圧が、保護用第１スイッチング素子（Ｓｐ１）をオン状態に遷移させる電圧（例えばベース−エミッタ間電圧）に達すると保護用第１スイッチング素子（Ｓｐ１）による保護動作が行われる。ベース−エミッタ間電圧は、第１制限抵抗（Ｒ１）及び第２制限抵抗（Ｒ２）の和と、この抵抗直列回路に流れる電流との積によって表される。従って、第１制限抵抗（Ｒ１）及び第２制限抵抗（Ｒ２）の何れかと、その抵抗に流れる電流との積がベース−エミッタ間電圧に対応する場合に比べて、保護機能が動作する際の電流値（制限電流）を小さくすることができる。このため、増幅用第１スイッチング素子（Ｓａ１）として、より定格電力が小さく、体格も小さい素子を用いることができる。保護用第２スイッチング素子（Ｓｐ２）についても同様である。このように、本構成によれば、正極側及び負極側にそれぞれ接続された増幅用スイッチング素子の一方が故障した場合に、従来よりも小さい電流を制限値として、他方の増幅用スイッチング素子を保護することができる。
【００５１】
ここで、前記負荷は、レゾルバ（４０）の励磁巻線（Ｌｒ）であると好適である。
【００５２】
レゾルバ（４０）の励磁回路（１）には、電流増幅回路（１０）が用いられ、その出力は多くの場合、電流増幅回路（１０）が収容されるケースの外部においてハーネス等によってレゾルバ（４０）に配線される。このため、ハーネスが他の部材との間に挟まる等によって短絡する可能性がある。従って、保護用第１スイッチング素子（Ｓｐ１）及び保護用第２スイッチング素子（Ｓｐ２）を備えた電流増幅回路（１０）は、レゾルバ（４０）の励磁巻線（Ｌｒ）を負荷とする場合に好適である。また、レゾルバ（４０）は、回転電機の回転を検出するために用いられるが、回転電機が搭載される装置には、回転電機及び回転電機を駆動する回路の小型化、低コスト化が求められている。上述したように、本構成によれば、正極側及び負極側にそれぞれ接続された増幅用トランジスタの一方が故障した場合に、従来よりも小さい電流を制限値として、他方の増幅用スイッチング素子を保護することができる。このため、増幅用スイッチング素子として、より定格電力が小さく、体格も小さい素子を用いることができる。従って、電流増幅回路（１０）は、レゾルバ（４０）の励磁巻線（Ｌｒ）を負荷とする場合に好適である。
【符号の説明】
【００５３】
１０      ：電流増幅部（電流増幅回路）
１３      ：電圧増幅部（信号源）
４０      ：レゾルバ
５０      ：Ｒ／Ｄコンバータ（信号源）
５１      ：励磁源信号生成部（信号源）
Ｌｒ      ：励磁巻線（負荷）
ＯＰ      ：演算増幅器
Ｒ１      ：第１制限抵抗
Ｒ２      ：第２制限抵抗
Ｓａ１    ：増幅用第１スイッチング素子
Ｓａ２    ：増幅用第２スイッチング素子
Ｓｐ１    ：保護用第１スイッチング素子
Ｓｐ２    ：保護用第２スイッチング素子
Ｖｃｃ    ：正極
ｎ１      ：第１ノード
ｎ２      ：第２ノード
ｎ３      ：第３ノード
ｎｉ      ：入力ノード
ｎｏ      ：出力ノード
【図１】
2020031344.tif 000003
【図２】
2020031344.tif 000004
【図３】
2020031344.tif 000005
【図４】
2020031344.tif 000006