(57)【要約】【課題】フッ素のブロック性能を高めることが可能な半導体記憶装置を提供する。【解決手段】一実施形態によれば、半導体記憶装置は、半導体基板と、半導体基板上に設けられた絶縁層と、絶縁層上に設けられたバリアメタル層と、バリアメタル層上に設けられたアルミニウム化合物層と、アルミニウム化合物層上に設けられ、フッ素との化学反応で揮発する物質を含むアモルファス層と、アモルファス層上に設けられた金属層と、を備える。【選択図】図１
2020031151.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に設けられた絶縁層と、
前記絶縁層上に設けられたバリアメタル層と、
前記バリアメタル層上に設けられたアルミニウム化合物層と、
前記アルミニウム化合物層上に設けられ、フッ素との化学反応で揮発する物質を含むアモルファス層と、
前記アモルファス層上に設けられた金属層と、
を備える半導体記憶装置。
【請求項２】
前記物質が、ホウ素（Ｂ）、窒化ホウ素（ＢＮ）、酸化ホウ素（Ｂ２Ｏ３）、窒化チタン（ＴｉＮ）、酸化チタン（ＴｉＯ２）、およびシリコン（Ｓｉ）の少なくとも一つである、請求項１に記載の半導体記憶装置。
【請求項３】
前記アモルファス層の厚さが、前記アルミニウム化合物層の厚さよりも薄い、請求項１または２に記載の半導体記憶装置。
【請求項４】
前記アルミニウム化合物層が、酸化アルミニウム層（Ａｌ２Ｏ３）または窒化アルミニウム層（ＡｌＮ）である、請求項１乃至３のいずれか１項記載の半導体記憶装置。
【請求項５】
前記絶縁層を含む第１膜と、前記バリアメタル層、前記アルミニウム化合物層、前記アモルファス層、および前記金属層を含む第２膜とが、交互に積層されている、請求項１乃至４のいずれか１項記載の半導体記憶装置。
【請求項６】
前記第１膜が、前記絶縁層を覆い、前記絶縁層よりも高い誘電率を有するバルク層を含む、請求項５に記載の半導体記憶装置。
【請求項７】
半導体基板上に設けられた絶縁層上に、バリアメタル層を形成し、
前記バリアメタル層上にアルミニウム化合物層を形成し、
前記アルミニウム化合物層上に、フッ素との化学反応で揮発する物質を含むアモルファス層を形成し、
前記アモルファス層上に、金属層を形成する、半導体記憶装置の製造方法。
【請求項８】
前記アルミニウム化合物層および前記アモルファス層を、一つのチャンバー内で連続的に形成する、請求項７に記載の半導体記憶装置の製造方法。
【請求項９】
フッ素を含む材料ガスを用いて前記金属層を形成する、請求項７または８に記載の半導体記憶装置の製造方法。
【請求項１０】
前記材料ガスが、六フッ化タングステン（ＷＦ６）ガスである、請求項９に記載の半導体記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、半導体記憶装置およびその製造方法に関する。
【背景技術】
【０００２】
半導体記憶装置には、フッ素を含むガスを用いて、金属層を形成する工程がある。この工程では、金属層の下地層に含まれた物質とフッ素との化合物が下地層に残留する場合がある。この場合、その後の熱工程でフッ素がリリースされ、その結果、フッ素の拡散により下地層の絶縁耐性が劣化するおそれがある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１６３１０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の実施形態は、フッ素のブロック性能を高めることが可能な半導体記憶装置およびその製造方法を提供する。
【課題を解決するための手段】
【０００５】
一実施形態に係る半導体記憶装置は、半導体基板と、半導体基板上に設けられた絶縁層と、絶縁層上に設けられたバリアメタル層と、バリアメタル層上に設けられたアルミニウム化合物層と、アルミニウム化合物層上に設けられ、フッ素との化学反応で揮発する物質を含むアモルファス層と、アモルファス層上に設けられた金属層と、を備える。
【図面の簡単な説明】
【０００６】
【図１】一実施形態に係る半導体記憶装置の要部の構造を示す断面図である。
【図２】第２膜を拡大した断面図である。
【図３】バリアメタル層の形成工程を示す断面図である。
【図４】アルミニウム化合物層の形成工程を示す断面図である。
【図５】アモルファス層の形成工程を示す断面図である。
【図６】金属層の形成工程を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
【０００８】
図１は、一実施形態に係る半導体記憶装置の要部の構造を示す断面図である。図１に示す半導体記憶装置１は、電極層（ワードライン）が積層された３次元型半導体記憶装置である。具体的には、半導体記憶装置１は、半導体基板１０と、第１膜２０と、第２膜３０と、メモリ膜４０と、を備える。
【０００９】
半導体基板１０は、例えばシリコン基板である。半導体基板１０上には、第１膜２０および第２膜３０が交互に積層されている。なお、本実施形態では、最下層の第１膜２０が、半導体基板１０上に接しているが、半導体基板１０と最下層の第１膜２０との間には、例えばメモリ膜４０を駆動に必要な素子や配線を有する別の層が形成されていてもよい。
【００１０】
第１膜２０は、絶縁層２１およびバルク層２２を有する。絶縁層２１は、例えば酸化シリコン層（ＳｉＯ２）として形成される。バルク層２２は、絶縁層２１を覆い、絶縁層２１よりも高い誘電率を有する。バルク層２２は、例えば酸化アルミニウム層（Ａｌ２Ｏ３）層として形成される。
【００１１】
第２膜３０は、絶縁層２１と交互に積層された窒化シリコン（ＳｉＮ）膜の置換膜として形成される。具体的には、第２膜３０は、バリアメタル層３１と、アルミニウム化合物層３２と、アモルファス層３３と、金属層３４と、を有する。以下、第２膜３０の構造について説明する。
【００１２】
図２は、第２膜３０を拡大した断面図である。図２に示すように、バリアメタル層３１は、バルク層２２上に形成される。バリアメタル層３１は、例えば窒化チタン（ＴｉＮ）層として形成される。バリアメタル層３１によって、金属層３４に含まれた金属、例えばタングステン（Ｗ）が絶縁層２１へ拡散することを回避できる。
【００１３】
アルミニウム化合物層３２は、バリアメタル層３１上に設けられている。アルミニウム化合物層３２は、例えば酸化アルミニウム層または窒化アルミニウム（ＡｌＮ）層として形成される。
【００１４】
バリアメタル層３１が窒化チタン層である場合、窒化チタンの結晶粒子は小さい。そのため、仮にタングステンを含む金属層３４を、バリアメタル層３１上に直接的に形成すると、タングステンの結晶粒子も、窒化チタンの結晶粒子の影響を受けて小粒化する。その結果、金属層３４の電気抵抗が大きくなってしまう。
【００１５】
そこで、本実施形態では、バリアメタル層３１と金属層３４との間にアルミニウム化合物層３２を形成する。アルミニウム化合物層３２は、結晶分断層として機能するので、バリアメタル層３１の結晶粒子の影響を排除することができる。
【００１６】
その一方で、アルミニウムとフッ素とが化学反応すると、揮発しにくいフッ化アルミニウム（ＡｌＦ３）が生成される。そのため、仮にフッ素を含むガスを用いて金属層３４を、アルミニウム化合物層３２上に直接的に形成すると、フッ化アルミニウムがアルミニウム化合物層３２に残留しやすくなる。そのため、アルミニウム化合物層３２の形成後の熱工程でフッ素が拡散してアルミニウム化合物層３２の絶縁耐性が劣化するおそれがある。
【００１７】
そこで、本実施形態では、アルミニウム化合物層３２と金属層３４との間にアモルファス層３３が形成される。アモルファス層３３は、フッ素との化学反応で揮発する物質を含んでいる。この物質は、ホウ素（Ｂ）、窒化ホウ素（ＢＮ）、酸化ホウ素（Ｂ２Ｏ３）、窒化チタン、酸化チタン（ＴｉＯ２）、およびシリコン（Ｓｉ）の少なくとも一つである。
【００１８】
上記に列挙した物質とフッ素との化合物（ＢｘＦｙ、ＴｉｘＮｙ、ＳｉｘＦｙ：ｘ、ｙは整数）の揮発温度は、フッ化アルミニウムの揮発温度よりも低い。換言すると揮発温度が低いフッ化物を生成する物質は、４００℃で１ｍＴｏｒｒ（０．１３３３２２Ｐａ）の蒸気圧を有する物質である。なお、アモルファス層３３も、アルミニウム化合物層３２と同様に、結晶分断層として機能するので、金属層３４の結晶粒子の大きさは、バリアメタル層３１の結晶粒子の大きさに影響されない。
【００１９】
金属層３４は、アモルファス層３３上に設けられている。金属層３４は、メモリ膜４０と電気的に接続される電極層、換言するとワードラインとして機能する。
【００２０】
図１に示すメモリ膜４０は、第１膜２０と第２膜３０とを積層した積層体を貫通するホール内に形成され、金属層３４から入力される種々の信号に基づいて電荷を蓄積又は消去する。メモリ膜４０は、例えば、チャネル層、トンネル絶縁層、電荷ブロック層、電荷蓄積層からなる積層膜として形成される。チャネル層は、例えばポリシリコン層として形成される。電荷ブロック層およびトンネル絶縁層は、例えばシリコン酸化物層として形成される。電荷蓄積膜は、例えばシリコン窒化物層（ＳｉＮ）として形成される。
【００２１】
以下、図３〜図６を参照して、本実施形態に係る半導体記憶装置１の製造方法について説明する。ここでは、第２膜３０の製造方法について詳しく説明する。
【００２２】
まず、図３に示すように、バルク層２２で覆われた絶縁層２１上にバリアメタル層３１を形成する。バリアメタル層３１は、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法を用いて形成できる。本実施形態では、バリアメタル層３１の厚さｔ１（図２参照）は、約２ｎｍである。
【００２３】
次に、図４に示すように、バリアメタル層３１上にアルミニウム化合物層３２を形成する。アルミニウム化合物層３２は、ＣＶＤ法またはＡＬＤ法を用いて真空状態のチャンバー１００内で形成できる。本実施形態では、チャンバー１００内の圧力は、１０Ｔｏｒｒ（１３３３．２２Ｐａ）よりも小さく、アルミニウム化合物層３２の厚さｔ２（図２参照）は、約１．３〜１．５ｎｍの範囲内である。
【００２４】
次に、図５に示すように、アルミニウム化合物層３２上にアモルファス層３３を形成する。アルミニウム化合物層３２は、ＣＶＤ法またはＡＬＤ法を用いて形成できる。本実施形態では、アモルファス層３３は、アルミニウム化合物層３２と同じチャンバー１００内でアルミニウム化合物層３２に続いて形成される。このとき、チャンバー１００内の酸素濃度は、１ｐｐｍよりも小さい。このように、低酸素濃度のチャンバー１００内でアルミニウム化合物層３２およびアモルファス層３３を連続的に形成することによって、アルミニウム化合物層３２の酸化が抑制される。その結果、アルミニウム化合物層３２の熱耐性を向上できる。
【００２５】
次に、金属層３４を形成する。金属層３４は、ＣＶＤ法またはＡＬＤ法を用いて形成できる。金属層３４は、例えば、タングステン等を含む材料ガスと、水素ガス等の還元ガスによって形成できる。
【００２６】
本実施形態では、図６に示すように、材料ガスには、六フッ化タングステン（ＷＦ６）ガス２００を用いる。例えば、アモルファス層３３がホウ素を含んでいる場合、六フッ化タングステンガス２００を供給すると、フッ化ホウ素（ＢＦ３）２０１が、フッ化物として生成される。
【００２７】
フッ化ホウ素２０１は、揮発しやすいので、アモルファス層３３表面に残留しにくい。また、フッ化ホウ素の揮発に伴って、アモルファス層３３はエッチングされる。そのため、アモルファス層３３の厚さｔ３（図２参照）は、最終的にアルミニウム化合物層３２の厚さｔ２（図２参照）よりも薄くなる。本実施形態では、厚さｔ３は、約１ｎｍである。
【００２８】
以上説明した本実施形態によれば、アモルファス層３３には、フッ素との化学反応で揮発する物質が含まれている。そのため、金属層３４の形成時にフッ素を含む材料ガスを用いても、フッ素が残留しにくくなる。これにより、フッ素のブロック機能を高めることが可能となる。
【００２９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３０】
１  半導体記憶装置、１０  半導体基板、２０  第１膜、２１  絶縁層、２２  バルク層、３０第２膜、３１  バリアメタル層、３２  アルミニウム化合物層、３３  アモルファス層、３４  金属層、１００  チャンバー、２００  六フッ化タングステンガス
【図１】
2020031151.tif 000003
【図２】
2020031151.tif 000004
【図３】
2020031151.tif 000005
【図４】
2020031151.tif 000006
【図５】
2020031151.tif 000007
【図６】
2020031151.tif 000008