(57)【要約】【課題】縦筋や信号ムラが低減された画像信号を得ることができる撮像装置を提供することである。【解決手段】ＡＤ変換手段（５０２〜５０４）は、第１および第２の参照信号を用いて基準信号をＡＤ変換した第１および第２のデジタルデータを出力し、演算手段（５０５）は、第１のデジタルデータと第２のデジタルデータを基に、第２の参照信号を用いてＡＤ変換されたデジタルデータをｍ倍したデジタルデータと、第１の参照信号を用いてＡＤ変換されたデジタルデータとの誤差を演算し、ＡＤ変換手段は、第１の参照信号を用いて画素のリセット解除に基づく信号をＡＤ変換した第３のデジタルデータと、第２の参照信号を用いて画素の光電変換に基づく信号をＡＤ変換した第４のデジタルデータとを出力し、演算手段は、第４のデジタルデータをｍ倍したデジタルデータと第３のデジタルデータとの差分に対して、誤差を用いて補正する。【選択図】図８
2020036256.tif 000002
【特許請求の範囲】
【請求項１】
行列状に配列され、各々が光電変換により信号を生成する複数の画素と、
列毎に設けられる信号処理手段とを有し、
前記信号処理手段は、
時間と共に変化する参照信号を用いてアナログデジタル変換を行うアナログデジタル変換手段と、
演算手段とを有し、
前記アナログデジタル変換手段は、第１の傾きの第１の参照信号を用いて基準信号をアナログデジタル変換した第１のデジタルデータと、前記第１の傾きのｍ倍の第２の傾きの第２の参照信号を用いて前記基準信号をアナログデジタル変換した第２のデジタルデータとを出力し、
前記演算手段は、前記第１のデジタルデータと前記第２のデジタルデータを基に、前記第２の参照信号を用いてアナログデジタル変換されたデジタルデータをｍ倍したデジタルデータと、前記第１の参照信号を用いてアナログデジタル変換されたデジタルデータとの誤差を演算し、
前記アナログデジタル変換手段は、前記第１の参照信号を用いて前記画素のリセット解除に基づく信号をアナログデジタル変換した第３のデジタルデータと、前記第２の参照信号を用いて前記画素の光電変換に基づく信号をアナログデジタル変換した第４のデジタルデータとを出力し、
前記演算手段は、前記第４のデジタルデータをｍ倍したデジタルデータと前記第３のデジタルデータとの差分に対して、前記誤差を用いて補正することを特徴とする撮像装置。
【請求項２】
垂直ブランキング期間では、前記アナログデジタル変換手段は、前記第１のデジタルデータと前記第２のデジタルデータを出力し、前記演算手段は、前記誤差を演算し、
撮像期間では、前記アナログデジタル変換手段は、前記第３のデジタルデータと前記第３のデジタルデータを出力し、前記演算手段は、前記補正を行うことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記画素の光電変換に基づく信号が判定信号より大きい場合には、
前記アナログデジタル変換手段は、前記第１の参照信号を用いて前記画素のリセット解除に基づく信号をアナログデジタル変換した第３のデジタルデータと、前記第２の参照信号を用いて前記画素の光電変換に基づく信号をアナログデジタル変換した第４のデジタルデータとを出力し、
前記演算手段は、前記第４のデジタルデータをｍ倍したデジタルデータと前記第３のデジタルデータとの差分に対して、前記誤差を用いて補正し、
前記画素の光電変換に基づく信号が前記判定信号より小さい場合には、
前記アナログデジタル変換手段は、前記第１の参照信号を用いて前記画素のリセット解除に基づく信号をアナログデジタル変換した第３のデジタルデータと、前記第１の参照信号を用いて前記画素の光電変換に基づく信号をアナログデジタル変換した第５のデジタルデータとを出力し、
前記演算手段は、前記第５のデジタルデータと前記第３のデジタルデータとの差分に対して、前記誤差を用いて補正しないことを特徴とする請求項１または２に記載の撮像装置。
【請求項４】
前記アナログデジタル変換手段は、
前記画素の信号または前記基準信号を選択する第１の選択手段と、
前記第１の参照信号または前記第２の参照信号を選択する第２の選択手段と、
前記第１の選択手段により選択された信号と前記第２の選択手段により選択された信号とを比較する比較手段と、
前記比較手段の比較結果に応じてカウントするカウンタ手段とを有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項５】
前記アナログデジタル変換手段は、
前記第１の参照信号または前記第２の参照信号を選択する選択手段と、
前記選択手段により選択された信号と前記画素の信号とを比較する第１の比較手段と、
前記選択手段により選択された信号と前記基準信号とを比較する第２の比較手段と、
前記第１の比較手段の比較結果に応じてカウントする第１のカウンタ手段と、
前記第２の比較手段の比較結果に応じてカウントする第２のカウンタ手段とを有することを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
【請求項６】
前記アナログデジタル変換手段は、
前記画素の信号または前記基準信号を選択する第１の選択手段と、
前記第１の参照信号または前記第２の参照信号を選択する第２の選択手段と、
前記第１の選択手段により選択された信号と前記第２の選択手段により選択された信号とを比較する比較手段と、
前記比較手段の比較結果に応じてカウントするカウンタ手段とを有し、
前記比較手段は、前記画素の光電変換に基づく信号と前記判定信号とを比較することを特徴とする請求項３に記載の撮像装置。
【請求項７】
前記アナログデジタル変換手段は、
前記第１の参照信号または前記第２の参照信号を選択する選択手段と、
前記選択手段により選択された信号と前記画素の信号とを比較する第１の比較手段と、
前記選択手段により選択された信号と前記基準信号とを比較する第２の比較手段と、
前記第１の比較手段の比較結果に応じてカウントする第１のカウンタ手段と、
前記第２の比較手段の比較結果に応じてカウントする第２のカウンタ手段とを有し、
前記第１の比較手段は、前記画素の光電変換に基づく信号と前記判定信号とを比較することを特徴とする請求項３に記載の撮像装置。
【請求項８】
遮光された第１のオプティカルブラック画素の行と、
遮光された第２のオプティカルブラック画素の行とをさらに有し、
前記アナログデジタル変換手段は、前記第１の参照信号を用いて前記第１のオプティカルブラック画素のリセット解除に基づく信号をアナログデジタル変換した第６のデジタルデータと、前記第１の参照信号を用いて前記第１のオプティカルブラック画素の光電変換に基づく信号をアナログデジタル変換した第７のデジタルデータと、前記第１の参照信号を用いて前記第２のオプティカルブラック画素のリセット解除に基づく信号をアナログデジタル変換した第８のデジタルデータと、前記第２の参照信号を用いて前記第２のオプティカルブラック画素の光電変換に基づく信号をアナログデジタル変換した第９のデジタルデータとを出力し、
前記演算手段は、前記第４のデジタルデータをｍ倍したデジタルデータと前記第３のデジタルデータとの差分に対して、前記誤差と前記第６〜第９のデジタルデータを用いて補正することを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
【請求項９】
前記演算手段は、前記第２のデジタルデータをｍ倍したデジタルデータと前記第１のデジタルデータとの差分を前記誤差として演算することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１０】
前記アナログデジタル変換手段は、前記第１の参照信号を用いて第１の基準信号をアナログデジタル変換した第１０のデジタルデータと、前記第２の参照信号を用いて前記第１の基準信号をアナログデジタル変換した第１１のデジタルデータと、前記第１の参照信号を用いて第２の基準信号をアナログデジタル変換した第１２のデジタルデータと、前記第２の参照信号を用いて前記第２の基準信号をアナログデジタル変換した第１３のデジタルデータとを出力し、
前記演算手段は、前記第１０〜第１３のデジタルデータを基に前記誤差を演算することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１１】
前記アナログデジタル変換手段は、前記第１の参照信号を用いて第１の基準信号をアナログデジタル変換した第１０のデジタルデータと、前記第１の参照信号を用いて前記第２の基準信号をアナログデジタル変換した第１１のデジタルデータと、前記第２の参照信号を用いて第３の基準信号をアナログデジタル変換した第１２のデジタルデータと、前記第２の参照信号を用いて前記第４の基準信号をアナログデジタル変換した第１３のデジタルデータと、前記第１の参照信号を用いて第５の基準信号をアナログデジタル変換した第１４のデジタルデータと、前記第２の参照信号を用いて前記第５の基準信号をアナログデジタル変換した第１５のデジタルデータとを出力し、
前記演算手段は、前記第１０〜第１５のデジタルデータを基に前記誤差を演算することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１２】
前記アナログデジタル変換手段は、前記第１の参照信号を用いて第１の基準信号をアナログデジタル変換した第１０のデジタルデータと、前記第１の参照信号を用いて第２の基準信号をアナログデジタル変換した第１１のデジタルデータと、前記第２の参照信号を用いて前記第２の基準信号をアナログデジタル変換した第１２のデジタルデータと、前記第２の参照信号を用いて前記第３の基準信号をアナログデジタル変換した第１３のデジタルデータとを出力し、
前記演算手段は、前記第１０〜第１３のデジタルデータを基に前記誤差を演算することを特徴とする請求項１〜８のいずれか１項に記載の撮像装置。
【請求項１３】
前記撮像装置は、第１の基板と前記第２の基板を有し、
前記第１の基板は、前記複数の画素を有し、
前記第２の基板は、前記演算手段を有することを特徴とする請求項１〜１２のいずれか１項に記載の撮像装置。
【請求項１４】
前記第１の基板と前記第２の基板は、積層されていることを特徴とする請求項１３に記載の撮像装置。
【請求項１５】
行列状に配列され、各々が光電変換により信号を生成する複数の画素と、
列毎に設けられる信号処理手段とを有する撮像装置の制御方法であって、
前記信号処理手段は、
時間と共に変化する参照信号を用いてアナログデジタル変換を行うアナログデジタル変換手段と、
演算手段とを有し、
前記アナログデジタル変換手段が、第１の傾きの第１の参照信号を用いて基準信号をアナログデジタル変換した第１のデジタルデータと、前記第１の傾きのｍ倍の第２の傾きの第２の参照信号を用いて前記基準信号をアナログデジタル変換した第２のデジタルデータとを出力し、
前記演算手段が、前記第１のデジタルデータと前記第２のデジタルデータを基に、前記第２の参照信号を用いてアナログデジタル変換されたデジタルデータをｍ倍したデジタルデータと、前記第１の参照信号を用いてアナログデジタル変換されたデジタルデータとの誤差を演算し、
前記アナログデジタル変換手段が、前記第１の参照信号を用いて前記画素のリセット解除に基づく信号をアナログデジタル変換した第３のデジタルデータと、前記第２の参照信号を用いて前記画素の光電変換に基づく信号をアナログデジタル変換した第４のデジタルデータとを出力し、
前記演算手段が、前記第４のデジタルデータをｍ倍したデジタルデータと前記第３のデジタルデータとの差分に対して、前記誤差を用いて補正することを特徴とする撮像装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像装置および撮像装置の制御方法に関する。
【背景技術】
【０００２】
近年、デジタルスチルカメラやデジタルビデオカメラなど、撮像素子を用いて撮像した画像をデジタルデータとして保存することができる撮像装置が知られている。このような撮像装置に用いる撮像素子としては、ＣＣＤ（Charge Coupled Device）型イメージセンサが一般的であった。しかし、近年では、撮像素子の多画素化が進むのに従って、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型イメージセンサが注目されている。ＣＭＯＳ型イメージセンサは、画素信号のランダムアクセスが可能である点や、ＣＣＤ型イメージセンサと比較して読み出しが高速で、高感度、低消費電力といった利点がある。
【０００３】
一般に、ＣＭＯＳ型イメージセンサの画素回路は、フォトダイオードからの電荷を、画素回路に内蔵したソースフォロワによって信号線の電位に変換して出力する。読み出し時の画素の選択は、行単位で順次実行される。選択行における各列の画素信号は、並列的にアナログデジタル（ＡＤ）変換されて、画像信号として出力される。
【０００４】
近年、高速化のために列毎にＡＤ変換回路を備え、一斉にＡＤ変換を行うＡＤ変換回路が知られている（例えば、特許文献１参照）。このように、各列で一斉に実行されるＡＤ変換には、次のような手法が使用されている。各列における信号線の出力信号は、一定のスロープで変位する共通した参照信号と、列毎に設けられた比較判定器で一斉に比較判定される。そして、出力信号と参照信号とが既定の関係に達した時期に基づいて、各出力信号はデジタルデータに変換される。例えば、デジタル化には、上記の参照電位の変位と同期して保持値がカウントアップされるカウンタ回路が使用され、上記の参照電位と出力信号が既定の関係に達した際のカウンタ値が列毎にラッチされて、デジタルデータとして採用される。
【０００５】
このようなＡＤ変換においては、参照信号の変位スロープを緩やかにするほど変換の解像度が向上する。すなわち、１カウント当たりの変位幅が小さくなることで量子化誤差が縮小し、特に低照度においてはより高精度な撮像が可能になる。一方、その場合、カウント数を一定とすれば、参照信号の最大変位量が小さくなってしまい、高照度の撮像部は飽和しやすくなる。すなわち、撮像のダイナミックレンジが狭くなる。単純にカウント数を増加させると、その分、ＡＤ変換に要する時間が長くなり、フレームレートの低下につながる。
【０００６】
このような課題に対処するため、２種類のスロープを持つ参照信号を用いたＡＤ変換方法が知られている（例えば、特許文献２参照）。ＡＤ変換は、傾斜の緩いスロープと傾斜が急なスロープとを用いて２回実施され、例えば低照度部の画像信号には傾斜の緩いスロープによる変換結果が使用され、高照度部の画像信号には傾斜の急なスロープによる変換結果が使用される。その結果、低照度部は、緩いスロープを用いて高い解像度でＡＤ変換が行われる一方、高照度部は、急なスロープを用いて広いダイナミックレンジでＡＤ変換が行われ、ダイナミックレンジと解像度の双方の要求を満たすことが可能になる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００５−３２３３３１号公報
【特許文献２】特開２００７−２８１９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、このＡＤ変換方法は、以下のような課題を有している。一般的に、共通の参照信号と多数列の画素信号を一斉に比較する並列ＡＤ変換処理においては、複数の比較判定器の特性ばらつきが縦筋を発生させる。これは、主に、比較判定器のオフセットばらつきによるものであるが、さらに高速に参照信号が変位していく場合には、全ての列に全く同じ参照信号を同時並列的に供給することは困難となり、列毎に参照信号の遅延に伴って参照信号のレベルのばらつきが発生する。例えば、参照信号が片側から供給された場合では、列毎の画像信号が片側に向かって傾斜した信号ムラ（シェーディングとも言う）が発生したり、参照信号が両側から供給された場合では、列毎の画像信号が周辺から中心に向かって傾斜した信号ムラが発生したりする。
【０００９】
また、比較判定器からの判定出力信号の反転遅延やカウンタ回路のクロックのスキューによって、変換値を確定するラッチのタイミングも列毎にばらつくので、両者の組み合わせから、縦筋や信号ムラの発生度合いは参照信号のスロープに複雑に依存するようになる。すなわち、参照信号のスロープが異なれば、それに伴って異なった縦筋や信号ムラが発生する。このような状況において、２種類のスロープの参照信号によりＡＤ変換を実施した場合には、後段の信号処理においてそれを補正することは困難である。
【００１０】
本発明の目的は、第１および第２の傾きの参照信号を用いたアナログデジタル変換に起因する縦筋や信号ムラが低減された画像信号を得ることができる撮像装置および撮像装置の制御方法を提供することである。
【課題を解決するための手段】
【００１１】
撮像装置は、行列状に配列され、各々が光電変換により信号を生成する複数の画素と、列毎に設けられる信号処理手段とを有し、前記信号処理手段は、時間と共に変化する参照信号を用いてアナログデジタル変換を行うアナログデジタル変換手段と、演算手段とを有し、前記アナログデジタル変換手段は、第１の傾きの第１の参照信号を用いて基準信号をアナログデジタル変換した第１のデジタルデータと、前記第１の傾きのｍ倍の第２の傾きの第２の参照信号を用いて前記基準信号をアナログデジタル変換した第２のデジタルデータとを出力し、前記演算手段は、前記第１のデジタルデータと前記第２のデジタルデータを基に、前記第２の参照信号を用いてアナログデジタル変換されたデジタルデータをｍ倍したデジタルデータと、前記第１の参照信号を用いてアナログデジタル変換されたデジタルデータとの誤差を演算し、前記アナログデジタル変換手段は、前記第１の参照信号を用いて前記画素のリセット解除に基づく信号をアナログデジタル変換した第３のデジタルデータと、前記第２の参照信号を用いて前記画素の光電変換に基づく信号をアナログデジタル変換した第４のデジタルデータとを出力し、前記演算手段は、前記第４のデジタルデータをｍ倍したデジタルデータと前記第３のデジタルデータとの差分に対して、前記誤差を用いて補正する。
【発明の効果】
【００１２】
本発明によれば、第１および第２の傾きの参照信号を用いたアナログデジタル変換に起因する縦筋や信号ムラが低減された画像信号を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】撮像装置の構成例を示す図である。
【図２】撮像素子の構成例を示す図である。
【図３】画素の構成例を示す回路図である。
【図４】列信号処理部の構成例を示す図である。
【図５】列信号処理部の動作を示す図である。
【図６】列信号処理部の信号処理動作を示す図である。
【図７】列信号処理部の検出動作を示す図である。
【図８】列信号処理部の構成例を示す図である。
【図９】列信号処理部の補正動作を説明する図である。
【図１０】基板の構成例を示す図である。
【図１１】列信号処理部の構成例を示す図である。
【図１２】列信号処理部の補正動作を説明する図である。
【図１３】列信号処理部の検出動作を示す図である。
【図１４】列信号処理部の検出動作を示す図である。
【図１５】列信号処理部の検出動作を示す図である。
【発明を実施するための形態】
【００１４】
以下に、添付図面を参照して本発明の実施形態について詳細に説明する。なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
【００１５】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る撮像装置１０の構成例を示す図である。撮像装置１０は、デジタルスチルカメラ、デジタルビデオカメラの他、スマートフォン、タブレット、工業用カメラ、医療用カメラ、車載カメラ等に適用可能である。撮像装置１０は、光学系１１、撮像素子１２、信号処理部１３、圧縮伸張部１４、同期制御部１５、操作部１６、画像表示部１７および画像記録部１８を有する。
【００１６】
光学系１１は、被写体を結像させるためのレンズ、ズームや合焦を行うためのレンズ駆動機構、メカニカルシャッタ機構、絞り機構などを有する。光学系１１の可動部は、同期制御部１５からの制御信号に基づいて駆動される。
【００１７】
撮像素子１２は、ＸＹアドレス方式のＣＭＯＳ型イメージセンサであり、同期制御部１５からの制御信号に応じて、露光や信号読み出し、リセットなどの撮像動作を実施する。撮像素子１２は、アナログデジタル変換回路（以下「ＡＤ変換回路」という）によるアナログデジタル変換（以下「ＡＤ変換」という）を経て、デジタル画像信号を信号処理部１３に出力する。撮像素子１２の詳細については、後述する。
【００１８】
信号処理部１３は、撮像素子１２から入力されるデジタル画像信号に対して、ホワイトバランス調整、色補正、ガンマ補正等の信号処理や、ＡＦ（Auto Focus）、ＡＥ（Auto Exposure）等の制御情報の検出を実施する。信号処理部１３は、同期制御部１５の制御の下で、信号処理された画像信号や制御情報を同期制御部１５に出力する。
【００１９】
圧縮伸張部１４は、同期制御部１５の制御の下で、信号処理部１３で信号処理された画像信号を同期制御部１５から入力し、圧縮符号化処理を実施したり、同期制御部１５から供給された静止画像の符号化データを伸張復号化処理する。圧縮伸張部１４は、圧縮符号化処理された符号化データや、伸張復号化処理された画像信号を同期制御部１５に出力する。また、圧縮伸張部１４は、動画像の圧縮符号化と伸張復号化処理を実行してもよい。
【００２０】
同期制御部１５は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などから構成されるマイクロコントローラである。同期制御部１５は、ＲＯＭなどに記憶されたプログラムを実行することにより、この撮像装置１０の各部を統括的に制御する。
【００２１】
操作部１６は、例えば、シャッタレリーズボタンなどの各種操作キーやレバー、ダイヤルなどを有し、ユーザによる入力操作に応じた制御信号を同期制御部１５に出力する。
【００２２】
画像表示部１７は、ＬＣＤ（Liquid Crystal Display）などの表示デバイスや、これに対するインタフェース回路などを有する。画像表示部１７は、同期制御部１５から供給された画像信号から表示させるための画像信号を生成し、この画像信号を表示デバイスに供給して画像を表示させる。
【００２３】
画像記録部１８は、例えば、可搬型の半導体メモリなどからなる記録媒体が接続される。画像記録部１８は、圧縮伸張部１４により圧縮符号化された画像データファイルを同期制御部１５から入力して記録媒体に記録する。また、画像記録部１８は、同期制御部１５からの制御信号を基に、指定されたデータを記録媒体から読み出し、同期制御部１５に出力する。
【００２４】
次に、撮像装置１０の動作について説明する。静止画像の撮像前には、撮像素子１２は、光電変換により画像信号を生成し、画像信号を信号処理部１３に順次、出力する。信号処理部１３は、撮像素子１２からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部１５を通じて画像表示部１７に供給する。画像表示部１７は、カメラスルー画像を表示する。ユーザは、表示画像を見て画角合わせを行うことが可能となる。
【００２５】
この状態で、操作部１６のシャッタレリーズボタンが押下されると、撮像素子１２は、同期制御部１５の制御により、１フレーム分の画像信号を信号処理部１３に出力する。信号処理部１３は、１フレーム分の画像信号に信号処理を施し、処理後の画像信号を圧縮伸張部１４に出力する。圧縮伸張部１４は、入力した画像信号を圧縮符号化し、生成した符号化データを同期制御部１５を通じて画像記録部１８に出力する。画像記録部１８は、静止画像のデータファイルを記録する。
【００２６】
一方、画像記録部１８により記録された静止画像のデータファイルを再生する場合には、同期制御部１５は、操作部１６からの操作入力に応じて、選択されたデータファイルを画像記録部１８から読み出し、圧縮伸張部１４に出力する。圧縮伸張部１４は、データファイルを伸張復号化処理し、復号化した画像信号を同期制御部１５を介して画像表示部１７に出力する。画像表示部１７は、静止画像を表示する。
【００２７】
また、動画像を記録する場合には、撮像素子１２は、動画像の各フレームの画像信号を順次、信号処理部１３に出力する。信号処理部１３は、画像像の各フレームの画像信号を順次処理し、処理した画像信号を同期制御部１５を介して圧縮伸張部１４に出力する。圧縮伸張部１４は、画像信号を圧縮符号化処理し、生成し動画像の符号化データを順次、同期制御部１５を介して画像記録部１８に出力する。画像記録部１８は、動画像のデータファイルを記録する。
【００２８】
また、同期制御部１５は、画像記録部１８から動画像のデータファイルを読み出して圧縮伸張部１４に出力する。圧縮伸張部１４は、動画像のデータファイルを伸張復号化処理し、復号化した画像信号を同期制御部１５を介して画像表示部１７に出力する。画像表示部１７は、動画像を表示する。
【００２９】
図２は、図１の撮像素子１２の構成例を示す図である。撮像素子１２（ＣＭＯＳセンサ）は、画素領域２０１、垂直走査部２０２、列信号処理部２０３、水平走査部２０７、出力部２０９およびタイミング部２１１を有する。
【００３０】
画素領域２０１は、複数の画素２００を有する。複数の画素２００の各々は、Ｐ１１〜Ｐ８６で示すように、水平方向および垂直方向に行列状に配列されている。１行目の画素２００は、Ｐ１１〜Ｐ１６と表される。８行目の画素２００は、Ｐ８１〜Ｐ８６と表される。図２では、６×８配列（８行６列）の画素２００の例を説明するが、画素２００の配列は、この数に限定されるものではない。また、複数の画素２００は、奇数行がＲ（赤）フィルタとＧ（緑）フィルタが繰り返し配置され、偶数行がＧ（緑）フィルタとＢ（青）フィルタが繰り返し配置され、２×２配列の色フィルタが配置される。複数の画素２００の各々は、光電変換により画素信号を生成する。
【００３１】
垂直走査部２０２は、複数の画素２００を１行ずつ選択し、選択した画素２００の行のリセット動作や読み出し動作を制御する。複数の画素制御線２２１は、画素２００の行毎に共通に接続され、垂直走査部２０２による行単位の駆動制御信号を伝達する。複数の信号線２３１は、画素２００の列毎に共通に接続される。画素制御線２２１により選択された行の画素２００は、それぞれ、対応する信号線２３１に画素信号を出力する。
【００３２】
複数の列信号処理部２０３は、画素２００の列毎に設けられ、複数の信号線２３１の画素信号に対して、それぞれ後述する信号処理を実施し、デジタル画素信号を出力する。水平走査部２０７は、それぞれ、複数の列選択線２５１を介して複数の列信号処理部２０３を順に選択する。選択された列信号処理部２０３は、記憶しているデジタル画素信号を出力線２６１を介して出力部２０９に出力する。複数の列信号処理部２０３は、画素信号を順に出力線２６１を介して出力部２０９に出力する。出力部２０９は、行単位のデジタル画素信号を図１の信号処理部１３へ出力する。
【００３３】
タイミング部２１１は、図１の同期制御部１５からの制御信号に基づいて、撮像素子１２の各部の動作に必要な各種のクロック信号や制御信号などを出力する。制御線２７１は、タイミング部２１１から垂直走査部２０２に対して、クロック信号や制御信号などを出力するための制御線である。制御線２８１は、タイミング部２１１から列信号処理部２０３に対して、クロック信号や制御信号などを出力するための制御線である。制御線２８５は、タイミング部２１１から水平走査部２０７に対して、クロック信号や制御信号などを出力するための制御線である。
【００３４】
図３は、図２の画素２００の構成例を示す回路図である。画素２００は、画素制御線２２１および信号線２３１に接続される。信号線２３１には、各列の画素２００が共通に接続される。負荷トランジスタＴｌｏｄは、信号線２３１に接続される。画素制御線２２１には、各行の画素２００が共通に接続される。画素制御線２２１は、リセット制御線ｐＲ、転送制御線ｐＴ、および垂直選択線ｐＳＥＬを有する。
【００３５】
光電変換素子Ｄ１は、光を電荷に変換し、変換された電荷を蓄積するフォトダイオードであり、ＰＮ接合のＰ側が接地され、Ｎ側が転送トランジスタ（転送スイッチ）Ｔ１のソースに接続されている。転送トランジスタ（転送スイッチ）Ｔ１は、ゲートが転送制御線ｐＴに接続され、ドレインがＦＤ容量Ｃｆｄに接続され、光電変換素子Ｄ１からＦＤ容量Ｃｆｄへの電荷の転送を制御する。ＦＤ（フローティングディフュージョン）容量Ｃｆｄは、一方が接地され、光電変換素子Ｄ１から転送された電荷を電圧に変換する際に電荷を蓄積する。転送トランジスタＴ１のドレインとＦＤ容量Ｃｆｄの他方の接続点をＦＤノード３０１と呼ぶ。
【００３６】
リセットトランジスタ（リセットスイッチ）Ｔ２は、ゲートがリセット制御線ｐＲに接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースがＦＤ容量Ｃｆｄに接続され、ＦＤノード３０１の電位を電源電圧Ｖｄｄにリセットする。駆動トランジスタ（増幅部）Ｔｄｒｖは、画素２００内アンプを構成するトランジスタであり、ゲートがＦＤ容量Ｃｆｄに接続され、ドレインが電源電圧Ｖｄｄのノードに接続され、ソースが選択トランジスタ（選択スイッチ）Ｔ３のドレインに接続される。駆動トランジスタＴｄｒｖは、ＦＤ容量Ｃｆｄの電圧に応じた電圧を出力する。選択トランジスタ（選択スイッチ）Ｔ３は、ゲートが垂直選択線ｐＳＥＬに接続され、ソースが信号線２３１に接続され、駆動トランジスタＴｄｒｖの出力信号を画素２００の出力信号として、信号線２３１に出力する。
【００３７】
負荷トランジスタＴｌｏｄは、信号線２３１毎に設けられる負荷回路であり、ソースとゲートが接地され、ドレインが信号線２３１に接続される。負荷トランジスタＴｌｏｄは、信号線２３１に接続される駆動トランジスタＴｄｒｖとともに画素２００内アンプとなるソースフォロア回路を構成している。通常、画素２００の信号を出力する時は、負荷トランジスタＴｌｏｄをゲート接地の定電流源として動作させる。駆動トランジスタＴｄｒｖおよび負荷トランジスタＴｌｏｄ以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線がハイレベルの時に導通し（オンし）、ローレベルの時に遮断する（オフする）。
【００３８】
図４は、図２の列信号処理部２０３の構成例を示す図である。列信号処理部２０３は、比較器５０２、カウンタ回路５０３、ラッチ回路５０４および演算回路５０５を有する。画素信号Ｖｓｉｇは、信号線２３１の信号である。比較器５０２は、信号線２３１の画素信号Ｖｓｉｇとランプ波（参照信号）Ｖｒｍｐの比較結果を出力する。例えば、比較器５０２は、画素信号Ｖｓｉｇとランプ波Ｖｒｍｐの大小関係が逆転した時に、出力信号をハイレベルからローレベルに変化させる。タイミング部２１１は、ランプ波Ｖｒｍｐを出力する。ランプ波Ｖｒｍｐは、図５に示すように、初期電圧から徐々に変化する三角波である。ランプ波Ｖｒｍｐの振幅は、画素信号Ｖｓｉｇの振幅に対して十分な余裕があればよい。比較器５０２は、ランプ波Ｖｒｍｐが画素信号Ｖｓｉｇと交差した時点で、出力信号をハイレベルからローレベルに変化させる。
【００３９】
カウンタ回路５０３は、カウンタ制御線ｐＣＮＴに接続され、カウンタ制御線ｐＣＮＴから供給されるクロックを基にカウンタを動作させる。カウンタ回路５０３は、ランプ波Ｖｒｍｐのレベル変化開始に合わせてカウント動作を開始し、比較器５０２の出力信号がハイレベルからローレベルに変化すると、その時のカウント値を出力する。この時のカウント値は、画素信号Ｖｓｉｇをアナログからデジタルに変換したデジタルデータである。
【００４０】
ラッチ回路５０４は、ラッチ制御線ｐＬＴＣに接続され、カウンタ回路５０３が出力するカウント値を一時的に保持するとともに、ラッチ制御線ｐＬＴＣを介した制御信号により保持しているカウント値を出力する。
【００４１】
演算回路５０５は、演算制御線ｐＣＡＬに接続され、演算制御線ｐＣＡＬを介した制御信号によりラッチ回路５０４が出力するカウント値を画素２００のデジタル信号として記憶するとともに、後述する信号処理動作を実施する。また、演算回路５０５は、対応する選択線ｐＨ（２５１）を介した制御信号により、記憶している画素２００のデジタル信号を、出力線ＤＳｉｇ（２６１）に出力する。
【００４２】
このように、列信号処理部２０３は、比較器５０２、カウンタ回路５０３およびラッチ回路５０４を含むＡＤ変換回路を有する。ＡＤ変換回路は、ランプ波Ｖｒｍｐを用いてアナログデジタル変換を行う。制御線２８１は、ランプ波Ｖｒｍｐの制御線、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬを有する。選択線ｐＨは、図２の水平走査部２０７からの列選択線２５１を示す。出力線ＤＳｉｇは、図２の出力線２６１を示す。
【００４３】
図５は、図４の列信号処理部２０３の動作を示す図である。画素信号Ｖｓｉｇおよびランプ波Ｖｒｍｐは、比較器５０２の入力信号である。図５において、Ｖ方向は電位を表し、ｔ方向は時間経過を表している。
【００４４】
画素信号Ｖｓｉｇは、画素２００のリセット解除に基づくＮ信号Ｖｎ、低照度時の画素２００の光電変換に基づくＳ信号ＶｓｉｇＬ、高照度時の画素２００の光電変換に基づくＳ信号ＶｓｉｇＨを有する。選択トランジスタＴ３がオンした状態で、リセットトランジスタＴ２がＦＤ容量Ｃｆｄをリセットし、リセットトランジスタＴ２がリセットを解除すると、画素２００は、リセット解除に基づくＮ信号Ｖｎを信号線２３１に出力する。光電変換素子Ｄ１は、光を電荷に変換し、変換した電荷を蓄積する。転送トランジスタＴ１は、光電変換素子Ｄ１により変換された電荷をＦＤ容量Ｃｆｄに転送する。すると、画素２００は、光電変換に基づくＳ信号ＶｓｉｇＬまたはＶｓｉｇＨを信号線２３１に出力する。期間ｔ２は、Ｎ信号ＶｎからＳ信号ＶｓｉｇＬまたはＶｓｉｇＨへの切り換え期間である。
【００４５】
ランプ波Ｖｒｍｐは、Ｎ信号ＶｎをＡＤ変換するためのランプ波ｘ１、Ｓ信号の判定に用いる判定電圧（判定信号）Ｖｊｄ、低照度のＳ信号ＶｓｉｇＬをＡＤ変換するためのランプ波ｘ１、高照度のＳ信号ＶｓｉｇＨをＡＤ変換するためのランプ波ｘ４を有する。ランプ波ｘ１およびｘ４は、時間と共に変換する参照信号である。Ｎ信号ＶｎをＡＤ変換するためのランプ波ｘ１に対して、低照度のＳ信号ＶｓｉｇＬをＡＤ変換するためのランプ波ｘ１は、Ｓ信号の振幅に対して十分な余裕を持つため、期間が長くなっているが、同じ条件でＡＤ変換するために変化率は等しくなっている。ランプ波ｘ１は、第１の傾き（変化率）を有する。ランプ波ｘ４は、第２の傾きを有する。第２の傾きは、第１の傾きの４倍（ｍ倍）である。
【００４６】
期間ｔ１では、タイミング部２１１は、ランプ波ｘ１のレベル変化を開始し、カウンタ回路５０３は、カウント値のカウントを開始する。比較器５０２は、Ｎ信号Ｖｎとランプ波ｘ１を比較し、ランプ波ｘ１とＮ信号Ｖｎとの大小関係が逆転すると、出力信号をハイレベルからローレベルに変化させる。期間ｔｎは、大小関係が逆転するまでの期間である。ラッチ回路５０４と演算回路５０５は、この時のカウンタ回路５０３のカウント値を記憶する。このカウント値は、Ｎ信号Ｖｎがアナログからデジタルに変換されたデジタルデータである。
【００４７】
期間ｔ３では、タイミング部２１１は、判定電圧Ｖｊｄを出力する。比較器５０２は、画素信号（Ｓ信号）Ｖｓｉｇと判定電圧Ｖｊｄを比較する。画素信号Ｖｓｉｇは、例えばＳ信号ＶｓｉｇＬまたはＶｓｉｇＨである。画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬの場合、Ｓ信号ＶｓｉｇＬが判定電圧Ｖｊｄより小さいので、期間ｔ４では、タイミング部２１１は、ランプ波ｘ１を生成する。期間ｔ４では、タイミング部２１１は、ランプ波ｘ１のレベル変化を開始し、カウンタ回路５０３は、カウント値のカウントを開始する。比較器５０２は、Ｓ信号ＶｓｉｇＬとランプ波ｘ１を比較し、ランプ波ｘ１とＳ信号ＶｓｉｇＬとの大小関係が逆転すると、出力信号をハイレベルからローレベルに変化させる。期間ｔｓは、大小関係が逆転するまでの期間である。ラッチ回路５０４と演算回路５０５は、この時のカウンタ回路５０３のカウント値を記憶する。このカウント値は、Ｓ信号ＶｓｉｇＬがアナログからデジタルに変換されたデジタルデータである。演算回路５０５は、Ｓ信号ＶｓｉｇＬのデジタルデータからＮ信号Ｖｎのデジタルデータを減算し、画素信号のデジタルデータとして記憶する。
【００４８】
画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨの場合、Ｓ信号ＶｓｉｇＨが判定電圧Ｖｊｄより大きいので、期間ｔ４では、タイミング部２１１は、ランプ波ｘ４を生成する。期間ｔ４では、タイミング部２１１は、ランプ波ｘ４のレベル変化を開始し、カウンタ回路５０３は、カウント値のカウントを開始する。比較器５０２は、Ｓ信号ＶｓｉｇＨとランプ波ｘ４を比較し、ランプ波ｘ４とＳ信号ＶｓｉｇＨとの大小関係が逆転すると、出力信号をハイレベルからローレベルに変化させる。ラッチ回路５０４と演算回路５０５は、この時のカウンタ回路５０３のカウント値を記憶する。このカウント値は、Ｓ信号ＶｓｉｇＨがアナログからデジタルに変換されたデジタルデータである。図５では、低照度のＳ信号ＶｓｉｇＬと高照度のＳ信号ＶｓｉｇＨのカウント期間がともに期間ｔｓとなる。両者のカウント値は同じであるが、低照度のＳ信号ＶｓｉｇＬのデジタルデータに対して、高照度のＳ信号ＶｓｉｇＨのデジタルデータを４倍する必要がある。そこで、演算回路５０５は、高照度のＳ信号ＶｓｉｇＨのデジタルデータを４倍し、その４倍のデジタルデータからＮ信号Ｖｎのデジタルデータを減算し、画素信号のデジタルデータとして記憶する。
【００４９】
次に、本実施形態の課題の１つについて説明する。図４の列信号処理部２０３は、信号の遅延が発生することがある。例えば、比較器５０２の出力信号の反転からカウンタ回路５０３の停止およびラッチ回路５０４でのカウント値の保持までに遅延が発生する。遅延の発生を図４のΔｔで示す。以下、この時の列信号処理部２０３の動作について説明する。
【００５０】
図６は、列信号処理部２０３の動作を示す図である。Ｓ信号Ｖｓは、図５のＳ信号ＶｓｉｇＬまたはＶｓｉｇＨに対応する。列信号処理部２０３がＳ信号Ｖｓをランプ波ｘ１およびｘ４を用いてそれぞれＡＤ変換する場合の動作を説明する。
【００５１】
まず、比較器５０２は、ランプ波ｘ１とＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｎのカウントを停止する。カウント値ｃ１ｎは、比較器５０２の出力信号の反転後、期間Δｔの２．５クロックの遅延が発生した値となる。
【００５２】
次に、比較器５０２は、Ｓ信号Ｖｓとランプ波ｘ１またはｘ４を比較する。まず、Ｓ信号Ｖｓとランプ波ｘ１を比較する場合を説明する。比較器５０２は、ランプ波ｘ１とＳ信号Ｖｓを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｓのカウントを停止する。カウント値ｃ１ｓは、比較器５０２の出力信号の反転後、Ｎ信号Ｖｎの場合と同じ期間Δｔの２．５クロックの遅延が発生した値となる。演算回路５０５は、ｃ１ｓ−ｃ１ｎ＝ｃ１（ｓ−ｎ）を求めると、期間Δｔの遅延量の２．５クロックがキャンセルされた正しい信号を求めることができる。
【００５３】
次に、Ｓ信号Ｖｓとランプ波ｘ４を比較する場合を説明する。比較器５０２は、ランプ波ｘ４とＳ信号Ｖｓを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｓのカウントを停止する。カウント値ｃ４ｓは、比較器５０２の出力信号の反転後、期間Δｔ’の３クロックの遅延が発生した値となる。演算回路５０５は、カウント値ｃ４ｓを４倍し、（４倍のｃ４ｓ）−ｃ１ｎを求める。（４倍のｃ４ｓ）−ｃ１ｎは、正しい信号値（４倍のｃ４（ｓ−ｎ））に対して、遅延量の差分（４倍のΔｔ’−Δｔ）である９．５クロックの誤差ｃ４（Ｅｒｒ）が加算されたものとなってしまう。これにより、Ｓ信号Ｖｓをランプ波ｘ１およびランプ波ｘ４を用いてそれぞれＡＤ変換した場合において、ｃ１（ｓ−ｎ）に相当する４倍のｃ４（ｓ−ｎ）を正しく求めることができないことがわかる。
【００５４】
ここで、破線で示すランプ波ｘ４を用いて、Ｎ信号ＶｎをＡＤ変換する場合を説明する。比較器５０２は、ランプ波ｘ４とＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｎのカウントを停止する。カウント値ｃ４ｎは、比較器５０２の出力信号の反転後、期間Δｔ’の３クロックの遅延が発生した値となる。
【００５５】
次に、比較器５０２は、ランプ波ｘ４とＳ信号Ｖｓを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｓのカウントを停止する。カウント値ｃ４ｓは、比較器５０２の出力信号の反転後、期間Δｔ’の３クロックの遅延が発生した値となる。演算回路５０５は、ｃ４ｓ−ｃ４ｎ＝ｃ４（ｓ−ｎ）を求めると、期間Δｔ’の遅延量の３クロックがキャンセルされた正しい信号を求めることができる。そして、演算回路５０５は、４倍のｃ４（ｓ−ｎ）を求める。４倍のｃ４（ｓ−ｎ）は、ｃ１（ｓ−ｎ）に等しくなることがわかる。
【００５６】
しかしながら、図５の期間ｔ３のＳ信号の判定前に、期間ｔ１でＮ信号Ｖｎをランプ波ｘ１およびｘ４のどちらでＡＤ変換するかは未定の状態なので、本実施形態では、Ｎ信号Ｖｎに対してランプ波ｘ１を用いる場合について、説明する。さらに、本実施形態の課題となる遅延量は、タイミング部２１１から供給されるランプ波Ｖｒｍｐの伝搬遅延や列信号処理部２０３の回路の温度変化にともなう遅延量の変動等が加わるため、列信号処理部２０３毎に異なっていると考えられる。以下、本実施形態の課題の解決手段について説明する。
【００５７】
図７は、本実施形態に係る列信号処理部２０３の動作を示す図である。比較器５０２は、画素信号Ｖｓｉｇの代わりに基準電位（基準信号）Ｖｓｔｄを入力する。比較器５０２は、ランプ波ｘ１と基準電位Ｖｓｔｄを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｓｔｄのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｓｔｄのカウントを停止する。カウント値ｃ１ｓｔｄは、比較器５０２の出力信号の反転後、期間Δｔの２．５クロックの遅延が発生した値となる。
【００５８】
次に、比較器５０２は、ランプ波ｘ４と基準電位Ｖｓｔｄを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓｔｄのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｓｔｄのカウントを停止する。カウント値ｃ４ｓｔｄは、比較器５０２の出力信号の反転後、期間Δｔ’の３クロックの遅延が発生した値となる。演算回路５０５は、カウント値ｃ４ｓｔｄを４倍し、（４倍のｃ４ｓｔｄ）−ｃ１ｓｔｄを求めると、遅延量の差分（４倍のΔｔ’−Δｔ）として、９．５クロックの誤差ｃ４ｓｔｄ（Ｅｒｒ）を検出することができる。
【００５９】
原理的に、ｃ４（Ｅｒｒ）＝ｃ４ｓｔｄ（Ｅｒｒ）となるので、撮像装置１０は、この検出した誤差ｃ４ｓｔｄ（Ｅｒｒ）を用いて、遅延量の差分誤差の補正が可能となる。本実施形態では、ランプ波ｘ１に対して、ランプ波ｘ４の変化率が４倍大きくなっている場合を例にして説明するが、その他の倍率を用いても同様である。
【００６０】
図８は、本実施形態に係る列信号処理部２０３の構成例を示す図である。本実施形態では、撮像装置１０は、図４の列信号処理部２０３の代わりに、図８の列信号処理部２０３を用いる。図８の列信号処理部２０３は、図４の列信号処理部２０３に対して、スイッチ回路５００および５０１を追加したものである。以下、図８の列信号処理部２０３が図４の列信号処理部２０３と異なる点を説明する。
【００６１】
列信号処理部２０３は、スイッチ回路５００，５０１、比較器５０２、カウンタ回路５０３、ラッチ回路５０４および演算回路５０５を有する。列信号処理部２０３は、スイッチ回路５００，５０１、比較器５０２、カウンタ回路５０３およびラッチ回路５０４を含むＡＤ変換回路を有する。ＡＤ変換回路は、ランプ波ｘ１またはｘ４を用いてアナログデジタル変換を行う。制御線２８１は、基準電位Ｖｓｔｄの信号線、スイッチ制御線ｐＳｗＳ、ランプ波信号線Ｖｒｍｐ１，Ｖｒｍｐ４、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬを有する。カウンタ回路５０３およびラッチ回路５０４は、図４と同様の動作であるので、説明を省略する。
【００６２】
タイミング部２１１は、基準電位Ｖｓｔｄを出力する。基準電位Ｖｓｔｄは、判定電圧Ｖｊｄより低く、かつ、低照度用ランプ波ｘ１を用いてＡＤ変換可能な電位に設定される。スイッチ回路５００は、スイッチ制御線ｐＳｗＳの制御信号に応じて、信号線２３１の画素信号Ｖｓｉｇまたは基準電位Ｖｓｔｄのいずれかを選択して比較器５０２の第１の入力端子に出力する。
【００６３】
スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの制御信号に応じて、ランプ波信号線Ｖｒｍｐ１またはＶｒｍｐ４の信号を選択して比較器５０２の第２の入力端子に出力する。タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に対して、ランプ波ｘ１または判定電圧Ｖｊｄを出力可能である。また、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ４に対して、ランプ波ｘ４を出力可能である。
【００６４】
比較器５０２は、スイッチ回路５００の出力信号とスイッチ回路５０１の出力信号を比較し、比較結果を出力する。スイッチ回路５００が画素信号Ｖｓｉｇを出力し、スイッチ回路５０１が判定電圧Ｖｊｄを出力する場合、比較器５０２は、画素信号Ｖｓｉｇと判定電圧Ｖｊｄを比較し、その比較結果信号を、スイッチ制御線ｐＳｗＲを介してスイッチ回路５０１に出力する。図５の時刻ｔ４では、スイッチ回路５０１は、画素信号Ｖｓｉｇが判定電圧Ｖｊｄより大きい場合には、ランプ波ｘ４を比較器５０２に出力し、画素信号Ｖｓｉｇが判定電圧Ｖｊｄより小さい場合には、ランプ波ｘ１を比較器５０２に出力する。
【００６５】
演算回路５０５は、演算制御線ｐＣＡＬに接続され、ラッチ回路５０４が出力するカウント値を画素２００のデジタル信号として記憶するとともに、後述する信号処理動作を実施する。
【００６６】
図９は、本実施形態に係る列信号処理部２０３の補正動作を説明するための図であり、撮像素子１２の画素領域２０１の画素信号を読み出す場合の画素信号の配置と水平同期信号ＨＤおよび垂直同期信号ＶＤの対応を示している。垂直同期信号ＶＤにより、垂直ブランキング期間ＶＢＬＫが始まり、それに続く撮像期間に画素信号の読み出しが実施される。そして、水平同期信号ＨＤにより、１行毎の読み出しが制御される。
【００６７】
まず、垂直ブランキング期間ＶＢＬＫの１水平期間において、スイッチ回路５００は、基準電位Ｖｓｔｄを比較器５０２に出力し、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘ１を比較器５０２に出力する。図７に示すように、比較器５０２は、ランプ波ｘ１と基準電位Ｖｓｔｄを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｓｔｄのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｓｔｄのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ１ｓｔｄを記憶する。カウント値ｃ１ｓｔｄは、ランプ波ｘ１を用いて基準電位ＶｓｔｄをＡＤ変換したデジタルデータである。
【００６８】
次に、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘ１を初期電圧に戻す。すると、ランプ波ｘ１は基準電位Ｖｓｔｄより小さくなるので、スイッチ回路５０１は、比較器５０２の出力信号に応じて、ランプ波信号線Ｖｒｍｐ４を比較器５０２に接続する。タイミング部２１１は、ランプ波ｘ４をランプ波信号線Ｖｒｍｐ４に出力する。
【００６９】
図７に示すように、比較器５０２は、ランプ波ｘ４と基準電位Ｖｓｔｄを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓｔｄのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｓｔｄのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ４ｓｔｄを記憶する。カウント値ｃ４ｓｔｄは、ランプ波ｘ４を用いて基準電位ＶｓｔｄをＡＤ変換したデジタルデータである。各列の演算回路５０５は、カウント値ｃ４ｓｔｄを４倍し、（４倍のｃ４ｓｔｄ）−ｃ１ｓｔｄを演算し、（４倍のｃ４ｓｔｄ）とｃ１ｓｔｄとの差分を誤差ｃ４ｓｔｄ（Ｅｒｒ）として記憶する。
【００７０】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、次の行に対して、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を垂直ブランキング期間ＶＢＬＫに渡って、水平期間毎に実施する。各列の演算回路５０５は、垂直ブランキング期間ＶＢＬＫの複数の水平期間において、誤差ｃ４ｓｔｄ（Ｅｒｒ）を求め、それらの平均値を誤差ｃ４ｓｔｄ（Ｅｒｒ）として記憶する。
【００７１】
その後、撮像期間の水平同期信号ＨＤが開始されると、スイッチ回路５００は、信号線２３１の画素信号Ｖｓｉｇを比較器５０２に出力し、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘ１を比較器５０２に出力する。図５および図６に示すように、期間ｔ１では、比較器５０２は、ランプ波ｘ１とＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｎのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ１ｎを記憶する。カウント値ｃ１ｎは、ランプ波ｘ１を用いてＮ信号ＶｎをＡＤ変換したデジタルデータである。
【００７２】
期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に判定電圧Ｖｊｄを出力する。比較器５０２は、画素信号（Ｓ信号）Ｖｓｉｇと判定電圧Ｖｊｄを比較する。画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬの場合、Ｓ信号ＶｓｉｇＬが判定電圧Ｖｊｄより小さいので、期間ｔ４では、タイミング部２１１は、ランプ波ｘ１を生成し、スイッチ回路５０１は、ランプ波ｘ１を比較器５０２に出力する。比較器５０２は、ランプ波ｘ１とＳ信号ＶｓｉｇＬを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ１ｓを記憶する。カウント値ｃ１ｓは、ランプ波ｘ１を用いてＳ信号ＶｓｉｇＬをＡＤ変換したデジタルデータである。演算回路５０５は、ｃ１ｓ−ｃ１ｎを計算して、Ｓ信号ＶｓｉｇＬのデジタルデータとして記憶する。この場合、演算回路５０５は、ｃ１ｓとｃ１ｎとの差分に対して、誤差ｃ４ｓｔｄ（Ｅｒｒ）を用いて補正しない。
【００７３】
画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨの場合、Ｓ信号ＶｓｉｇＨが判定電圧Ｖｊｄより大きいので、期間ｔ４では、タイミング部２１１は、ランプ波ｘ４を生成し、スイッチ回路５０１は、ランプ波ｘ４を比較器５０２に出力する。比較器５０２は、ランプ波ｘ４とＳ信号ＶｓｉｇＨを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ４ｓを記憶する。カウント値ｃ４ｓは、ランプ波ｘ４を用いてＳ信号ＶｓｉｇＨをＡＤ変換したデジタルデータである。演算回路５０５は、カウント値ｃ４ｓを４倍し、（４倍のｃ４ｓ）−ｃ１ｎを演算し、（４倍のｃ４ｓ）−ｃ１ｎから誤差ｃ４ｓｔｄ（Ｅｒｒ）を減算し、その結果をＳ信号ＶｓｉｇＨのデジタルデータとして記憶する。すなわち、演算回路５０５は、（４倍のｃ４ｓ）とｃ１ｎとの差分に対して、誤差ｃ４ｓｔｄ（Ｅｒｒ）を用いて補正する。これにより、遅延量の差分誤差が補正された画素信号を得ることができる。
【００７４】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、次の行に対して、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を撮像期間に渡って、水平期間毎に実施し、画素領域２０１の全行の画素信号に対して、上記と同様の処理を行う。
【００７５】
本実施形態の課題で指摘したランプ波の遅延に伴って発生するレベルのばらつきも列信号処理部２０３の遅延量に影響する。その場合でも、列信号処理部２０３は、上記の補正により、各列の列信号処理部２０３間のオフセット差によって発生する信号ムラ（シェーディング）を解消することができる。なお、本実施形態では、ランプ波ｘ１に対して、ランプ波ｘ４の変化率が４倍大きくなっている場合を例にして説明したが、その他の倍率を用いても同様である。
【００７６】
（第２の実施形態）
図１０（ａ）および（ｂ）は、本発明の第２の実施形態に係る撮像素子１２の基板の構成例を示す図である。第２の実施形態は、第１の実施形態に対して、撮像装置１０の基本的な構成と動作が同様である。以下、第２の実施形態が第１の実施形態と異なる点を説明する。
【００７７】
図１０（ａ）は、画素基板１００１と回路基板１００２を別々に構成した撮像素子１２を示す図である。撮像素子１２は、画素基板１００１と回路基板１００２を有する。例えば、画素基板１００１は、図２の画素領域２０１を有し、回路基板１００２は、図２の垂直走査部２０２、列信号処理部２０３、水平走査部２０７およびタイミング部２１１を有する。ただし、画素基板１００１は、画素２００に対して適切な電圧を供給する垂直走査部２０２内のドライバ部と、列信号処理部２０３の比較器５０２以前の回路とを有する。
【００７８】
これにより、撮像素子１２は、アナログ信号を扱う領域とデジタル信号を扱う領域を分けることで、それぞれ最適な回路設計とプロセス設計が可能となる。この構成では、演算回路５０５は、回路基板１００２に配置される。
【００７９】
第１の実施形態では、列信号処理部２０３は、列毎に誤差を補正したが、複数の列信号処理部２０３毎の領域に分けて、領域毎に誤差を平均化した補正値を記憶しておき、その領域内の列信号処理部２０３に対しては、同じ補正値で誤差を補正してもよい。補正値は、列信号処理部２０３毎の演算回路５０５に記憶するとしたが、回路基板１００２内のメモリや撮像装置１０内にメモリを設けて記憶し、必要に応じて補正値を読み出すようにしてもよい。
【００８０】
また、第１の実施形態では、列信号処理部２０３は、列毎に誤差を補正した。回路基板１００２の演算回路５０５は、回路規模を大きくすることが可能となるので、タイミング部２１１から供給されるランプ波Ｖｒｍｐの伝搬遅延や列信号処理部２０３の回路の温度変化にともなう遅延量の変動等の補正を実施することが可能となる。
【００８１】
図１０（ｂ）は、画素基板１００１と回路基板１００２を重ね合わせて積層構造とした撮像素子１２を示す図である。撮像素子１２は、画素基板１００１と回路基板１００２を積層構造にすることにより、信号伝達時間の低減や実装面積の削減の効果を得ることができる。
【００８２】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る列信号処理部２０３の構成例を示す図である。第３の実施形態は、第１の実施形態に対して、撮像装置１０の基本的な構成と動作が同様である。以下、第３の実施形態が第１の実施形態と異なる点を説明する。撮像素子１２は、図４と図８の列信号処理部２０３の代わりに、図１１の列信号処理部２０３を設ける。
【００８３】
列信号処理部２０３は、スイッチ回路５０１、比較器５０２，５１２、カウンタ回路５０３，５１３、ラッチ回路５０４，５１４および演算回路５０５を有する。列信号処理部２０３は、スイッチ回路５０１、比較器５０２，５１２、カウンタ回路５０３，５１３およびラッチ回路５０４，５１４を含むＡＤ変換回路を有する。ＡＤ変換回路は、ランプ波ｘ１またはｘ４を用いてアナログデジタル変換を行う。スイッチ回路５０１、比較器５０２，５１２、カウンタ回路５０３，５１３およびラッチ回路５０４，５１４は、図４および図８のものと同様の動作であるので、説明を省略する。２組みの比較器５０２，５１２、カウンタ回路５０３，５１３およびラッチ回路５０４，５１４を用いて、２系統のＡＤ変換回路を構成する。制御線２８１は、ランプ波信号線Ｖｒｍｐ１，Ｖｒｍｐ４、基準電位Ｖｓｔｄの信号線、カウンタ制御線ｐＣＮＴ、ラッチ制御線ｐＬＴＣおよび演算制御線ｐＣＡＬを有する。
【００８４】
比較器５０２の第１の入力端子は、信号線２３１の画素信号Ｖｓｉｇを入力する。比較器５１２の第１の入力端子は、基準電位Ｖｓｔｄを入力する。スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの信号に応じて、ランプ波信号線Ｖｒｍｐ１またはＶｒｍｐ４の信号を選択して比較器５０２および５１２の第２の入力端子に出力する。
【００８５】
スイッチ回路５０１は、撮像期間の水平同期信号ＨＤが開始されると、ランプ波信号線Ｖｒｍｐ１のランプ波ｘ１を比較器５０２および５１２に出力する。図５および図６に示すように、期間ｔ１では、比較器５０２は、ランプ波ｘ１とＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｎのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ１ｎを記憶する。
【００８６】
同時に、図７に示すように、比較器５１２は、ランプ波ｘ１と基準電位Ｖｓｔｄを比較する。カウンタ回路５１３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｓｔｄのカウントを開始し、比較器５１２の出力信号が反転すると、カウント値ｃ１ｓｔｄのカウントを停止する。ラッチ回路５１４と演算回路５１５は、カウント値ｃ１ｓｔｄを記憶する。
【００８７】
次に、期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に判定電圧Ｖｊｄを出力する。比較器５０２は、画素信号（Ｓ信号）Ｖｓｉｇと判定電圧Ｖｊｄを比較し、比較結果信号をスイッチ制御線ｐＳｗＲに出力する。画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬの場合、Ｓ信号ＶｓｉｇＬが判定電圧Ｖｊｄより小さい。そのため、期間ｔ４では、タイミング部２１１は、ランプ波ｘ１を生成し、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波ｘ１を比較器５０２に出力する。比較器５０２は、ランプ波ｘ１とＳ信号ＶｓｉｇＬを比較する。カウンタ回路５０３は、ランプ波ｘ１のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ１ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ１ｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ１ｓを記憶する。演算回路５０５は、ｃ１ｓ−ｃ１ｎを計算して、Ｓ信号ＶｓｉｇＬのデジタルデータとして記憶する。比較器５１２は、動作を停止しておいてもよい。
【００８８】
画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨの場合、Ｓ信号ＶｓｉｇＨが判定電圧Ｖｊｄより大きい。そのため、期間ｔ４では、タイミング部２１１は、ランプ波ｘ４をランプ波信号線Ｖｒｍｐ４に出力し、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波信号線Ｖｒｍｐ４のランプ波ｘ４を比較器５０２に出力する。比較器５０２は、ランプ波ｘ４とＳ信号ＶｓｉｇＨを比較する。カウンタ回路５０３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃ４ｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃ４ｓを記憶する。
【００８９】
同時に、図７に示すように、比較器５１２は、ランプ波ｘ４と基準電位Ｖｓｔｄを比較する。カウンタ回路５１３は、ランプ波ｘ４のレベル変化が開始すると、クロックＣＬＫを基にカウント値ｃ４ｓｔｄのカウントを開始し、比較器５１２の出力信号が反転すると、カウント値ｃ４ｓｔｄのカウントを停止する。ラッチ回路５１４と演算回路５０５は、カウント値ｃ４ｓｔｄを記憶する。各列の演算回路５０５は、カウント値ｃ４ｓｔｄを４倍し、（４倍のｃ４ｓｔｄ）−ｃ１ｓｔｄを演算し、誤差ｃ４ｓｔｄ（Ｅｒｒ）を記憶する。
【００９０】
次に、演算回路５０５は、上記のカウント値ｃ４ｓを４倍し、（４倍のｃ４ｓ）−ｃ１ｎを演算し、（４倍のｃ４ｓ）−ｃ１ｎから誤差ｃ４ｓｔｄ（Ｅｒｒ）を減算し、その結果をＳ信号ＶｓｉｇＨのデジタルデータとして記憶する。これにより、遅延量の差分誤差が補正された画素信号を得ることができる。
【００９１】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、次の行に対して、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を撮像期間に渡って、水平期間毎に実施し、画素領域２０１の全行の画素信号に対して、上記と同様の処理を行う。
【００９２】
本実施形態は、第１の実施形態と同様に、各列の列信号処理部２０３間のオフセット差によって発生する信号ムラ（シェーディング）を解消することができる。本実施形態では、ランプ波ｘ１に対して、ランプ波ｘ４の変化率が４倍大きくなっている場合を例にして説明したが、その他の倍率を用いても同様である。さらに、本実施形態は、撮像期間の水平期間毎に誤差を計算するので、撮像期間内において遅延量の変化が発生した場合でも正しく補正できるという効果を有する。
【００９３】
（第４の実施形態）
本発明の第４の実施形態は、第１の実施形態に対して、撮像装置１０の基本的な構成と動作が同様である。以下、第４の実施形態が第１の実施形態と異なる点を説明する。撮像素子１２は、図８の列信号処理部２０３を有する。画素領域２０１内の複数の画素２００は、遮光されたオプティカルブラック画素（ＯＢ画素）の複数の行と、遮光されていない有効画素の複数の行とを有する。以下、オプティカルブラックをＯＢという。
【００９４】
図１２は、本発明の第４の実施形態に係る列信号処理部２０３の動作を説明するための図であり、撮像素子１２の画素領域２０１の画素信号を読み出す場合の画素信号の配置と水平同期信号ＨＤおよび垂直同期信号ＶＤの対応を示している。垂直同期信号ＶＤにより、垂直ブランキング期間ＶＢＬＫが始まり、それに続く垂直ＯＢ期間ＶＯＢおよび撮像期間に画素信号の読み出しが実施される。垂直ＯＢ期間ＶＯＢでは、ＯＢ画素の読み出しが行われる。ＯＢ画素は、遮光されているので、主に暗信号成分の画素信号を出力する。そして、水平同期信号ＨＤにより、１行毎の読み出しが制御される。
【００９５】
図１３（ａ）および（ｂ）は、本実施形態に係る列信号処理部２０３の垂直ブランキング期間ＶＢＬＫの動作を示す図であり、図５に対応する。図８のスイッチ回路５００は、基準電位Ｖｓｔｄを比較器５０２に出力する。スイッチ回路５０１は、ランプ波Ｖｒｍｐを比較器５０２に出力する。タイミング部２１１は、基準電位Ｖｓｔｄとして、図１３（ａ）の基準電位Ｖｓｔｄ１と、それより大きな図１３（ｂ）の基準電位Ｖｓｔｄ２を選択的にスイッチ回路５００に出力する。ランプ波Ｖｒｍｐは、ランプ波ｘＧａおよびｘＧｂを有する。ランプ波ｘＧａおよびｘＧｂは、時間と共に変化する参照信号である。タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に対して低照度用ランプ波ｘＧａまたは判定電圧Ｖｊｄを出力し、ランプ波信号線Ｖｒｍｐ４に対して高照度用ランプ波ｘＧｂを出力する。低照度用ランプ波ｘＧａに対して、高照度用ランプ波ｘＧｂは、変化率が４倍大きい。しかしながら、ランプ波を発生させる回路の特性や列信号処理部２０３のばらつき等により正しく４倍とならないことがあるため、列信号処理部２０３は列毎に補正する。
【００９６】
まず、垂直ブランキング期間ＶＢＬＫの１水平期間では、図１３（ａ）の期間ｔ１に示すように、スイッチ回路５００は、基準電位Ｖｓｔｄ１を比較器５０２に出力する。スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを比較器５０２に出力する。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ１を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ１のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ１のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ１のカウント値ｃＧａ１を記憶する。カウント値ｃＧａ１は、基準電位Ｖｓｔｄ１をＡＤ変換したデジタルデータである。
【００９７】
次に、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを初期電圧に戻し、ランプ波Ｖｒｍｐの初期電圧を出力する。期間ｔ３では、比較器５０２は、ランプ波Ｖｒｍｐの初期電圧と基準電位Ｖｓｔｄ１を比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。期間ｔ３では、判定電圧Ｖｊｄの電位を期間の破線で仮想的に示している。基準電位Ｖｓｔｄ１はランプ波Ｖｒｍｐの初期電圧より大きいので、期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波信号線Ｖｒｍｐ４のランプ波ｘＧｂを比較器５０２に出力する。
【００９８】
期間ｔ４では、比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄ１を比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂ１のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂ１のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂ１のカウント値ｃＧｂ１を記憶する。カウント値ｃＧｂ１は、基準電位Ｖｓｔｄ１をＡＤ変換したデジタルデータである。
【００９９】
次の水平同期信号ＨＤが入力されると、図１３（ｂ）の期間ｔ１に示すように、スイッチ回路５００は、基準電位Ｖｓｔｄ２を比較器５０２に出力する。スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを比較器５０２に出力する。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ２を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ２のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ２のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ２のカウント値ｃＧａ２を記憶する。カウント値ｃＧａ２は、基準電位Ｖｓｔｄ２をＡＤ変換したデジタルデータである。
【０１００】
次に、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを初期電圧に戻し、ランプ波Ｖｒｍｐの初期電圧を出力する。期間ｔ３では、比較器５０２は、ランプ波Ｖｒｍｐの初期電圧と基準電位Ｖｓｔｄ２を比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。基準電位Ｖｓｔｄ２はランプ波Ｖｒｍｐの初期電圧より大きいので、期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波信号線Ｖｒｍｐ４のランプ波ｘＧｂを比較器５０２に出力する。
【０１０１】
期間ｔ４では、比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄ２を比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂ２のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂ２のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂ２のカウント値ｃＧｂ２を記憶する。カウント値ｃＧｂ２は、基準電位Ｖｓｔｄ２をＡＤ変換したデジタルデータである。
【０１０２】
演算回路５０５は、ランプ波ｘＧｂを用いてＡＤ変換したデジタル値を、ランプ波ｘＧａを用いてＡＤ変換したデジタル値に変換する傾き変換値（ゲイン変換値ＧＲ）を求める。ランプ波ｘＧａおよびｘＧｂの傾き（変化率）は、（式１）および（式２）で表される。
ランプ波ｘＧａの傾き＝（Ｖｓｔｄ２−Ｖｓｔｄ１）／（ｃＧａ２−ｃＧａ１）  ・・・（式１）
ランプ波ｘＧｂの傾き＝（Ｖｓｔｄ２−Ｖｓｔｄ１）／（ｃＧｂ２−ｃＧｂ１）  ・・・（式２）
【０１０３】
（式１）および（式２）では、同じランプ波でＡＤ変換したデジタル値同士の減算を行うため、図６で説明したように、遅延量がキャンセルされた正しい値となる。
【０１０４】
ゲイン変換値ＧＲは、時間軸方向のカウント値にゲインをかけるので、傾きの逆数の比となる。ゲイン変換値ＧＲは、（式３）で表される。
ＧＲ＝｛（ｃＧａ２−ｃＧａ１）／（Ｖｓｔｄ２−Ｖｓｔｄ１）｝／｛（ｃＧｂ２−ｃＧｂ１）／（Ｖｓｔｄ２−Ｖｓｔｄ１）｝
＝（ｃＧａ２−ｃＧａ１）／（ｃＧｂ２−ｃＧｂ１）  ・・・（式３）
【０１０５】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を垂直ブランキング期間ＶＢＬＫに渡って、水平期間毎に実施する。上記のように、ある水平期間において、図１３（ａ）の動作によって、列信号処理部２０３は、ランプ波ｘＧａおよびｘＧｂを用いて、基準電位Ｖｓｔｄ１のカウント値ｃＧａ１およびｃＧｂ１を求める。そして、次の水平期間において、図１３（ｂ）の動作によって、列信号処理部２０３は、ランプ波ｘＧａおよびｘＧｂを用いて、基準電位Ｖｓｔｄ２のカウント値ｃＧａ２およびｃＧｂ２を求める。演算回路５０５は、複数の水平期間に渡って、それぞれ基準電位Ｖｓｔｄ１のカウント値ｃＧａ１およびｃＧｂ１を求めて、平均化する。同様に、演算回路５０５は、それぞれ基準電位Ｖｓｔｄ２のカウント値ｃＧａ２およびｃＧｂ２を求めて、平均化する。そして、演算回路５０５は、（式３）により、ゲイン変換値ＧＲを求める。なお、演算回路５０５は、ゲイン変換値ＧＲの計算を複数の水平期間に渡って実施して、それを平均化してもよい。これにより、ノイズの影響や検出ばらつきを低減したゲイン変換値ＧＲを求めることができる。
【０１０６】
次に、演算回路５０５が、このゲイン変換値ＧＲを用いて、遅延量の差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を計算する方法を説明する。演算回路５０５は、（式４）により、図１３（ａ）より求めたランプ波ｘＧａによる基準電位Ｖｓｔｄ１のカウント値ｃＧａ１と、ランプ波ｘＧｂによる基準電位Ｖｓｔｄ１のカウント値ｃＧｂ１から、遅延量の差分誤差ｃＧｂＳｔｄ１（Ｅｒｒ）を計算する。
差分誤差ｃＧｂＳｔｄ１（Ｅｒｒ）＝（ＧＲ倍のｃＧｂ１）−ｃＧａ１  ・・・（式４）
【０１０７】
また、演算回路５０５は、（式５）により、図１３（ｂ）より求めたランプ波ｘＧａによる基準電位Ｖｓｔｄ２のカウント値ｃＧａ２と、ランプ波ｘＧｂによる基準電位Ｖｓｔｄ２のカウント値ｃＧｂ２から、遅延量の差分誤差ｃＧｂＳｔｄ２（Ｅｒｒ）を計算する。
差分誤差ｃＧｂＳｔｄ２（Ｅｒｒ）＝（ＧＲ倍のｃＧｂ２）−ｃＧａ２  ・・・（式５）
【０１０８】
差分誤差ｃＧｂＳｔｄ１（Ｅｒｒ）およびｃＧｂＳｔｄ２（Ｅｒｒ）は、理想的には等しいので、どちらかを用いて、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）としてもよいが、ノイズの影響や検出ばらつきを低減するために、平均化して用いてもよい。また、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）は、ゲイン変換値ＧＲを求めた行毎に計算し、平均化して求めてもよいし、ゲイン変換値ＧＲを求めた後に、あらためて、図１３（ａ）と図１３（ｂ）を発生させて求めることもできる。また、複数行に渡って計算した差分誤差ｃＧｂＳｔｄ１（Ｅｒｒ）およびｃＧｂＳｔｄ２（Ｅｒｒ）を平均化し、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を求めてもよい。演算回路５０５は、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を記憶する。
【０１０９】
その後、垂直ＯＢ期間の水平同期信号ＨＤが開始されると、ＯＢ画素の第１の行の処理が行われる。図５と同様に、期間ｔ１では、比較器５０２は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａとＯＢ画素のＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａｎのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃＧａｎを記憶する。カウント値ｃＧａｎは、ＯＢ画素のＮ信号ＶｎをＡＤ変換したデジタルデータである。
【０１１０】
期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に判定電圧Ｖｊｄを出力する。比較器５０２は、ＯＢ画素の画素信号（Ｓ信号）Ｖｓｉｇと判定電圧Ｖｊｄを比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。ＯＢ画素は遮光されているので、ＯＢ画素の画素信号（Ｓ信号）Ｖｓｉｇは判定電圧Ｖｊｄより小さい。
【０１１１】
期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波ｘＧａを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧａとＯＢ画素の画素信号（Ｓ信号）Ｖｓｉｇを比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃＧａｓを記憶する。カウント値ｃＧａｓは、ＯＢ画素のＳ信号ＶｓｉｇをＡＤ変換したデジタルデータである。演算回路５０５は、（式６）により、ＯＢ画素のデジタルデータｃＧａＯＢを計算して記憶する。
ｃＧａＯＢ＝ｃＧａｓ−ｃＧａｎ  ・・・（式６）
【０１１２】
次の水平同期信号ＨＤが入力されると、ＯＢ画素の第２の行の処理が行われる。図５と同様に、期間ｔ１では、比較器５０２は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａとＯＢ画素のＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａｎのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃＧａｎを記憶する。カウント値ｃＧａｎは、ＯＢ画素のＮ信号ＶｎをＡＤ変換したデジタルデータである。
【０１１３】
次に、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを初期電圧に戻し、ランプ波Ｖｒｍｐの初期電圧を出力する。期間ｔ３では、比較器５０２は、ＯＢ画素の画素信号（Ｓ信号）Ｖｓｉｇとランプ波Ｖｒｍｐの初期電圧を比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。画素の画素信号（Ｓ信号）Ｖｓｉｇは、ランプ波Ｖｒｍｐの初期電圧より大きい。
【０１１４】
期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波信号線Ｖｒｍｐ４のランプ波ｘＧｂを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧｂとＯＢ画素の画素信号（Ｓ信号）Ｖｓｉｇを比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃＧｂｓを記憶する。カウント値ｃＧｂｓは、ＯＢ画素のＳ信号ＶｓｉｇをＡＤ変換したデジタルデータである。演算回路５０５は、（式７）により、ＯＢ画素のデジタルデータｃＧｂＯＢを計算して記憶する。
ｃＧｂＯＢ＝（ＧＲ倍のｃＧｂｓ）−ｃＧａｎ−ｃＧｂＳｔｄ（Ｅｒｒ）  ・・・（式７）
【０１１５】
低照度用ランプ波ｘＧａに対して、高照度用ランプ波ｘＧｂは変化率が４倍大きいので、ＧＲ倍したｃＧｂｓは、デジタルデータとしての下位２ビットに量子誤差を含むことになる。そこで、演算回路５０５は、デジタルデータｃＧｂＯＢの下位２ビットに乱数に基づくノイズを加算することで、誤差の低減を図ってもよい。
【０１１６】
次の水平同期信号ＨＤが入力されることにより、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を垂直ＯＢ期間ＶＯＢに渡って、水平期間毎に実施する。上記のように、列信号処理部２０３は、ある水平期間においては、ランプ波ｘＧａを用いたＯＢ画素のデジタルデータｃＧａＯＢを求め、次の水平期間においては、ランプ波ｘＧｂを用いたＯＢ画素のデジタルデータｃＧｂＯＢを求める。演算回路５０５は、複数の水平期間に渡ってランプ波ｘＧａを用いたＯＢ画素のデジタルデータｃＧａＯＢを求めて、平均化して記憶する。同様に、演算回路５０５は、複数の水平期間に渡ってランプ波ｘＧｂを用いたＯＢ画素のデジタルデータｃＧｂＯＢを求めて、平均化して記憶する。これにより、ノイズの影響や検出ばらつきを低減したＯＢ画素のデジタルデータを列毎に求めることができる。
【０１１７】
各列の演算回路３０３は、複数の列信号処理部２０３のＯＢ画素のデジタル信号ｃＧａＯＢを平均化して、垂直ＯＢ画素が配列された所定領域内のランプ波ｘＧａを用いたＯＢ画素のデジタルデータｃＧａＯＢＶとして記憶する。同様に、各列の演算回路３０３は、複数の列信号処理部２０３のＯＢ画素のデジタルデータｃＧｂＯＢを平均化して、垂直ＯＢ画素が配列された所定領域内のランプ波ｘＧｂを用いたＯＢ画素のデジタルデータｃＧｂＯＢＶとして記憶する。
【０１１８】
なお、列信号処理部２０３は、高照度用ランプ波ｘＧｂを用いたＯＢ画素のデジタルデータｃＧｂＯＢを計算しなくてもよい。その場合、列信号処理部２０３は、精度の高いＡＤ変換を実施する低照度用ランプ波ｘＧａを用いたＯＢ画素のデジタルデータｃＧａＯＢを、ＯＢ画素のデジタルデータｃＧｂＯＢの代わりに用いる。
【０１１９】
その後、撮像期間の水平同期信号ＨＤが開始されると、スイッチ回路５００は、有効画素のリセット信号Ｖｎを比較器５０２に出力し、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを比較器５０２に出力する。図５と同様に、期間ｔ１では、比較器５０２は、ランプ波ｘＧａと有効画素のＮ信号Ｖｎを比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａｎのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａｎのカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔｎのカウント値ｃＧａｎを記憶する。
【０１２０】
次に、期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に判定電圧Ｖｊｄを出力する。比較器５０２は、有効画素の画素信号（Ｓ信号）Ｖｓｉｇと判定電圧Ｖｊｄを比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。画素信号ＶｓｉｇがＳ信号ＶｓｉｇＬの場合、Ｓ信号ＶｓｉｇＬが判定電圧Ｖｊｄより小さい。そのため、期間ｔ４では、タイミング部２１１は、ランプ波ｘＧａを生成し、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波ｘＧａを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧａと有効画素のＳ信号ＶｓｉｇＬを比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃＧａｓを記憶する。演算回路５０５は、ｃＧａｓ−ｃＧａｎを計算して、Ｓ信号ＶｓｉｇＬのデジタルデータとして記憶する。
【０１２１】
演算回路５０５は、Ｓ信号ＶｓｉｇＬのデジタルデータから、対応する列のＯＢ画素のデジタルデータｃＧａＯＢを複数の水平期間に渡って平均化したデジタルデータを減算した後、所定のオフセット値ｃＯＦＦを加算する。オフセット値ｃＯＦＦは、各種信号処理の過程で、画素のデジタルデータが負にならないように設けたオフセット値であり、信号処理が終了した後は減算される値である。演算回路５０５は、その加算結果を、有効画素のデジタルデータｃＧａ（ｓ−ｎ）として記憶する。
【０１２２】
画素信号ＶｓｉｇがＳ信号ＶｓｉｇＨの場合、Ｓ信号ＶｓｉｇＨが判定電圧Ｖｊｄより大きい。そのため、期間ｔ４では、タイミング部２１１は、ランプ波ｘＧｂを生成し、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波ｘＧｂを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧｂと有効画素のＳ信号ＶｓｉｇＨを比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、カウント値ｃＧｂｓを記憶する。演算回路５０５は、（ゲイン変換値ＧＲ倍のｃＧｂｓ）−ｃＧａｎの計算値から、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を減算し、Ｓ信号ＶｓｉｇＨのデジタルデータとして記憶する。
【０１２３】
演算回路５０５は、Ｓ信号ＶｓｉｇＨのデジタルデータから、対応する列のＯＢ画素のデジタルデータｃＧｂＯＢを複数の水平期間に渡って平均化したデジタルデータをゲイン変換値ＧＲ倍した値を減算した後、所定のオフセット値ｃＯＦＦを加算する。演算回路５０５は、この加算結果を、有効画素のデジタルデータｃＧｂ（ｓ−ｎ）として記憶する。
【０１２４】
ここで、ＯＢ画素のデジタルデータｃＧｂＯＢの代わりにｃＧａＯＢを用いる場合を説明する。演算回路５０５は、Ｓ信号ＶｓｉｇＨのデジタルデータから、対応する列のＯＢ画素のデジタルデータｃＧｂＯＢを複数の水平期間に渡って平均化したデジタルデータをゲイン変換値ＧＲ倍せずにそのまま減算した後、所定のオフセット値ｃＯＦＦを加算する。演算回路５０５は、その加算結果を、有効画素のデジタルデータｃＧｂ（ｓ−ｎ）として記憶する。
【０１２５】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、次の行の有効画素に対して、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を撮像期間に渡って、水平期間毎に実施し、画素領域２０１の全行の有効画素の画素信号に対して、上記と同様の処理を行う。
【０１２６】
これにより、遅延量の差分誤差が補正された画素信号を得ることができる。また、この補正により、ランプ波の遅延に伴って発生する信号ムラ（シェーディング）を解消することができる。さらに、列信号処理部２０３は、列毎にＯＢ画素のデジタルデータを減算しているので、有効画素で発生する暗信号の低減とともに、縦筋や信号ムラ（シェーディング）を解消することができる。また、列信号処理部２０３は、ランプ波毎に求めたＯＢ画素のデジタルデータを減算しているので、有効画素の画素信号の読み出しに伴うランプ波に起因したオフセットについても補正される。
【０１２７】
また、列信号処理部２０３は、図１３（ａ）および（ｂ）では、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを供給し、異なる基準電位Ｖｓｔｄ１およびＶｓｔｄ２をそれぞれＡＤ変換している。これにより、ゲイン変換値ＧＲと遅延量の差分誤差を、最低２回の動作で取得することができる。さらに、列信号処理部２０３は、図１３（ａ）および（ｂ）のそれぞれの動作毎に遅延量の差分誤差を求めることが可能となっているので、補正誤差の精度が向上するという効果がある。
【０１２８】
本実施形態では、列毎に平均化したＯＢ画素のデジタルデータを減算して信号ムラを解消することについて説明した。しかしながら、信号ムラの補正が必要ない場合は、列毎に平均化したＯＢ画素のデジタルデータを減算しなくてもよい。その場合、所定領域内のＯＢ画素のデジタルデータを平均化して求めたＯＢ画素のデジタルデータｃＧａＯＢＶおよびｃＧｂＯＢＶを用いて、それぞれのランプ波を用いた画素信号に対応するＯＢ画素のデジタルデータの減算を実施してもよい。
【０１２９】
また、本実施形態では、低照度用ランプ波ｘＧａに対して、高照度用ランプ波ｘＧｂは変化率が４倍大きい場合を例にして説明したが、その他の倍率を用いても同様である。高照度用ランプ波ｘＧｂに、その他の倍率を用いた場合には、対応するデジタルデータとしての下位ビット、例えば８倍の設定なら下位３ビットに、乱数に基づくノイズを加算することで、誤差の低減を図ることができる。
【０１３０】
さらに、本実施形態は、第２の実施形態において説明した画素基板１００１と回路基板１００２を別々に構成した場合にも適応可能である。例えば、上記において説明した所定領域内のＯＢ画素のデジタルデータの平均化のように、複数の列信号処理部２０３にまたがる計算を実施させる時に有効となる。
【０１３１】
また、暗信号に起因するシェーディングのみを低減する方法として、水平方向のＯＢ画素のデジタルデータにローパスフィルタをかけて、有効画素のデジタルデータから減算することで、有効画素で発生する暗信号のシェーディングを低減することができる。この時のローパスフィルタは、（式８）の移動平均や（式９）の重み付け移動平均を用いることにより、ＯＢ画素のデジタルデータを求めることができる。例えば、注目するｋ列目の移動平均計算後のＯＢ画素のデジタルデータをＯＢ（Ｋ）とし、前後２列のＯＢ画素のデジタルデータを用いる場合は、それぞれ（式８）および（式９）のようになる。
ＯＢ（Ｋ）＝｛ＯＢ（ｋ−２）＋ＯＢ（ｋ−１）＋ＯＢ（ｋ）＋ＯＢ（ｋ＋１）
＋ＯＢ（ｋ＋２）｝／５  ・・・（式８）
ＯＢ（Ｋ）＝｛（１／４）ＯＢ（ｋ−２）＋（１／２）ＯＢ（ｋ−１）＋ＯＢ（ｋ）
＋（１／２）ＯＢ（ｋ＋１）＋（１／４）ＯＢ（ｋ＋２）｝
／（１／４＋１／２＋１＋１／２＋１／４）  ・・・（式９）
【０１３２】
また、暗信号に起因する縦筋のみを低減する方法として、ローパスフィルタをかけた水平方向のＯＢ画素のデジタルデータと注目するＯＢ画素のデジタルデータの差分から縦筋成分を計算して、有効画素のデジタルデータから減算する。これにより、有効画素で発生する暗信号の縦筋を低減することができる。この時のローパスフィルタは、自分を除く移動平均（式１０）や重み付け移動平均（式１１）を用いることができる。例えば、注目するｋ列目の移動平均計算後のＯＢ画素のデジタルデータをＯＢ（ｋａｖ）とし、前後２列のＯＢ画素のデジタルデータを用いる場合は、（式１０）および（式１１）のようになる。
ＯＢ（ｋａｖ）＝｛ＯＢ（ｋ−２）＋ＯＢ（ｋ−１）＋ＯＢ（ｋ＋１）
＋ＯＢ（ｋ＋２）｝／４  ・・・（式１０）
ＯＢ（ｋａｖ）＝｛（１／４）ＯＢ（ｋ−２）＋（１／２）ＯＢ（ｋ−１）
＋（１／２）ＯＢ（ｋ＋１）＋（１／４）ＯＢ（ｋ＋２）｝
／（１／４＋１／２＋１／２＋１／４）  ・・・（式１１）
演算回路５０５は、（式１２）により、ｋ列目の縦筋成分ＯＢ（ＫＬ）を求める。
ＯＢ（ＫＬ）＝ＯＢ（ｋ）−ＯＢ（ｋａｖ）  ・・・（式１２）
【０１３３】
縦筋成分の減算については、所定の縦筋閾値ＶｔＬを設けて、ＯＢ（ＫＬ）が縦筋閾値ＶｔＬより大きい時のみ、実施することにしてもよい。
【０１３４】
また、上記の（式８）または（式９）の移動平均を用いて有効画素で発生する暗信号のシェーディングを減算した後、続けて（式１０）および（式１１）の移動平均を用いた暗信号起因の縦筋を減算することもできる。この時は、（式８）および（式１０）の移動平均、あるいは（式９）および（式１１）の重み付け移動平均を組み合わせて用いることで、共通の計算を実施しながら、暗信号のシェーディング減算と縦筋低減を実現できる。
【０１３５】
（第５の実施形態）
図１４（ａ）〜（ｃ）は、本発明の第５の実施形態に係る列信号処理部２０３の垂直ブランキング期間ＶＢＬＫの動作を示す図である。以下、本実施形態が第４の実施形態と異なる点を説明する。
【０１３６】
図１３（ａ）および（ｂ）では、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを供給した。図１３（ａ）では、基準電位Ｖｓｔｄ１を異なるランプ波を用いてそれぞれＡＤ変換し、図１３（ｂ）では、基準電位Ｖｓｔｄ２を異なるランプ波を用いてそれぞれＡＤ変換した。
【０１３７】
本実施形態では、図１４（ａ）の低照度用ランプ波ｘＧａの傾きを検出する水平期間と、図１４（ｂ）の高照度用ランプ波ｘＧｂの傾きを検出する水平期間と、図１４（ｃ）の遅延量の差分誤差を検出する水平期間を別々に設ける。スイッチ回路５００は、基準電位Ｖｓｔｄを比較器５０２に出力し、スイッチ回路５０１は、ランプ波Ｖｒｍｐを比較器５０２に出力する。
【０１３８】
基準電位Ｖｓｔｄは、基準電位Ｖｓｔｄ１、基準電位Ｖｓｔｄ２、基準電位Ｖｓｔｄ３、基準電位Ｖｓｔｄ４および差分誤差検出基準電位Ｖｓｔｄｓを有する。基準電位Ｖｓｔｄは、基準電位Ｖｓｔｄ１＜基準電位Ｖｓｔｄ２＜基準電位Ｖｓｔｄ３＜基準電位Ｖｓｔｄ４の大小関係を有する。
【０１３９】
図１４（ａ）では、基準電位Ｖｓｔｄ１および基準電位Ｖｓｔｄ２は、低照度用ランプ波ｘＧａを用いてＡＤ変換される。図１４（ｂ）では、基準電位Ｖｓｔｄ３および基準電位Ｖｓｔｄ４は、高照度用ランプ波ｘＧｂを用いてＡＤ変換される。図１４（ｃ）では、基準電位Ｖｓｔｄｓは、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを用いてＡＤ変換可能なように、基準電位Ｖｓｔｄ２と同じまたは近い電位である。
【０１４０】
タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に対して低照度用ランプ波ｘＧａまたは判定電圧Ｖｊｄを出力し、ランプ波信号線Ｖｒｍｐ４に対して高照度用ランプ波ｘＧｂを出力する。低照度用ランプ波ｘＧａに対して、高照度用ランプ波ｘＧｂは変化率が４倍大きい。しかしながら、ランプ波を発生させる回路の特性や列信号処理部２０３のばらつき等により正しく４倍とならないことがあるため、第４の実施形態の説明と同様に、列毎に補正する。
【０１４１】
次に、列信号処理部２０３の動作を説明する。まず、垂直ブランキング期間ＶＢＬＫの第１の水平期間では、図１４（ａ）の期間ｔ１のように、スイッチ回路５００は、基準電位Ｖｓｔｄ１を比較器５０２に出力し、スイッチ回路５０１は、低照度用ランプ波ｘＧａを比較器５０２に出力する。図１４（ａ）は、低照度用ランプ波ｘＧａの傾きを検出するための第１の水平期間の動作である。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ１を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ１のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ１のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ１のカウント値ｃＧａ１を記憶する。カウント値ｃＧａ１は、基準電位Ｖｓｔｄ１をＡＤ変換したデジタルデータである。
【０１４２】
次に、タイミング部２１１は、ランプ波ｘＧａを初期電圧に戻し、期間ｔ２では、タイミング部２１１は、基準電位Ｖｓｔｄ２を出力する。期間ｔ４では、タイミング部２１１は、低照度用ランプ波ｘＧａを出力する。期間ｔ４では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ２を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ２のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ２のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ２のカウント値ｃＧａ２を記憶する。カウント値ｃＧａ２は、基準電位Ｖｓｔｄ２をＡＤ変換したデジタルデータである。
【０１４３】
続いて、次の水平同期信号ＨＤが入力されると、第２の水平期間が設定されて、図１４（ｂ）の期間ｔ１のように、スイッチ回路５００は、基準電位Ｖｓｔｄ３を比較器５０２に出力し、スイッチ回路５０１は、ランプ波ｘＧｂを比較器５０２に出力する。図１４（ｂ）は、高照度用ランプ波ｘＧｂの傾きを検出するための第２の水平期間の動作である。期間ｔ１では、比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄ３を比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂ３のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂ３のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂ３のカウント値ｃＧｂ３を記憶する。カウント値ｃＧｂ３は、基準電位Ｖｓｔｄ３をＡＤ変換したデジタルデータである。
【０１４４】
次に、タイミング部２１１は、ランプ波ｘＧｂを初期電圧に戻し、期間ｔ２では、タイミング部２１１は、基準電位Ｖｓｔｄ４を出力する。期間ｔ４では、タイミング部２１１は、高照度用ランプ波ｘＧｂを出力する。期間ｔ４では、比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄ４を比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂ４のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂ４のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂ４のカウント値ｃＧｂ４を記憶する。カウント値ｃＧｂ４は、基準電位Ｖｓｔｄ４をＡＤ変換したデジタルデータである。
【０１４５】
続いて、次の水平同期信号ＨＤが入力されると、第３の水平期間が設定されて、図１４（ｃ）の期間ｔ１のように、スイッチ回路５００は、基準電位Ｖｓｔｄｓを比較器５０２に出力し、スイッチ回路５０１は、ランプ波ｘＧａを比較器５０２に出力する。図１４（ｃ）は、遅延量の差分誤差を検出するための第３の水平期間の動作である。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄｓを比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａｓのカウント値ｃＧａｓを記憶する。カウント値ｃＧａｓは、基準電位ＶｓｔｄｓをＡＤ変換したデジタルデータである。
【０１４６】
次に、タイミング部２１１は、ランプ波ｘＧａを初期電圧に戻し、ランプ波Ｖｒｍｐの初期電圧を出力する。期間ｔ３では、比較器５０２は、ランプ波Ｖｒｍｐの初期電圧と基準電位Ｖｓｔｄｓを比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。基準電位Ｖｓｔｄｓは、ランプ波Ｖｒｍｐの初期電圧より大きい。
【０１４７】
期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波ｘＧｂを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄｓを比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂｓのカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂｓのカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂｓのカウント値ｃＧｂｓを記憶する。カウント値ｃＧｂｓは、基準電位ＶｓｔｄｓをＡＤ変換したデジタルデータである。
【０１４８】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を垂直ブランキング期間ＶＢＬＫに渡って、水平期間毎に実施する。
【０１４９】
演算回路５０５は、ランプ波ｘＧｂを用いてＡＤ変換したデジタルデータを、ランプ波ｘＧａを用いてＡＤ変換したデジタルデータに変換する傾き変換値（ゲイン変換値ＧＲ）を求める。ランプ波ｘＧａの傾きは、図１４（ａ）より、（式１３）で表される。ランプ波ｘＧｂの傾きは、図１４（ｂ）より、（式１４）で表される。
ランプ波ｘＧａの傾き＝（Ｖｓｔｄ２−Ｖｓｔｄ１）／（ｃＧａ２−ｃＧａ１）  ・・・（式１３）
ランプ波ｘＧｂの傾き＝（Ｖｓｔｄ４−Ｖｓｔｄ３）／（ｃＧｂ４−ｃＧｂ３）  ・・・（式１４）
【０１５０】
（式１３）および（式１４）は、同じランプ波でＡＤ変換したデジタルデータ同士の減算を行っているため、第１の実施形態で説明したように、遅延量がキャンセルされた正しい値となる。
【０１５１】
ゲイン変換値ＧＲは、時間軸方向のカウント値にゲインをかけるので、傾きの逆数の比となる。そのため、ゲイン変換値ＧＲは、（式１５）で表される。
ＧＲ＝｛（ｃＧａ２−ｃＧａ１）／（Ｖｓｔｄ２−Ｖｓｔｄ１）｝／｛（ｃＧｂ４−ｃＧｂ３）／（Ｖｓｔｄ４−Ｖｓｔｄ３）｝  ・・・（式１５）
【０１５２】
上記のように、第１の水平期間では、図１４（ａ）の動作によって、列信号処理部２０３は、ランプ波ｘＧａを用いて、基準電位Ｖｓｔｄ１のカウント値ｃＧａ１および基準電位Ｖｓｔｄ２のカウント値ｃＧａ２を求めている。第２の水平期間では、図１４（ｂ）の動作によって、列信号処理部２０３は、ランプ波ｘＧｂを用いて、基準電位Ｖｓｔｄ３のカウント値ｃＧｂ３および基準電位Ｖｓｔｄ４のカウント値ｃＧｂ４を求めている。
【０１５３】
演算回路５０５は、複数の水平期間の基準電位Ｖｓｔｄ１のカウント値ｃＧａ１および基準電位Ｖｓｔｄ２のカウント値ｃＧａ２を求めて、平均化する。同様に、演算回路５０５は、複数の水平期間の基準電位Ｖｓｔｄ３のカウント値ｃＧｂ３および基準電位Ｖｓｔｄ４のカウント値ｃＧｂ４を求めて、平均化する。そして、演算回路５０５は、（式１５）により、ゲイン変換値ＧＲを求める。なお、演算回路５０５は、ゲイン変換値ＧＲの計算を複数の水平期間に渡って実施して、それを平均化してもよい。これにより、ノイズの影響や検出ばらつきを低減したゲイン変換値ＧＲを求めることができる。
【０１５４】
次に、演算回路５０５は、このゲイン変換値ＧＲを用いて、遅延量の差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を計算する。演算回路５０５は、（式１６）により、図１４（ｃ）より求めたランプ波ｘＧａによる基準電位Ｖｓｔｄｓのカウント値ｃＧａｓと、ランプ波ｘＧｂによる基準電位Ｖｓｔｄｓのカウント値ｃＧｂｓから、遅延量の差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を計算する。
差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）＝（ＧＲ倍のｃＧｂｓ）−ｃＧａｓ  ・・・（式１６）
【０１５５】
演算回路５０５は、複数行に渡って計算した差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を平均化して求めてもよい。演算回路５０５は、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を記憶する。その後の垂直ＯＢ期間および撮像期間の補正動作は、第４の実施形態と同様であるので、説明は省略する。
【０１５６】
これにより、遅延量の差分誤差が補正された画素信号を得ることができる。また、この補正により、ランプ波の遅延に伴って発生する信号ムラ（シェーディング）を解消することができる。さらに、本実施形態により、列毎にＯＢ画素のデジタルデータを減算しているので、有効画素で発生する暗信号の低減とともに、縦筋や信号ムラ（シェーディング）を解消することができる。列信号処理部２０３は、ランプ波毎に求めたＯＢ画素のデジタルを減算しているので、有効画素の画素信号の読み出しに伴うランプ波に起因したオフセットについても補正される。
【０１５７】
また、本実施形態では、１つの水平期間の中で、低照度用ランプ波ｘＧａの傾き（式１３）を求め、もう１つの水平期間の中で、高照度用ランプ波ｘＧｂの傾き（式１４）を求めているので、精度の高いゲイン変換値ＧＲを取得することができる。本実施形態は、低照度用ランプ波ｘＧａの傾きを検出する２つの基準電位Ｖｓｔｄ１およびＶｓｔｄ２と、高照度用ランプ波ｘＧｂの傾きを検出する２つの基準電位Ｖｓｔｄ３およびＶｓｔｄ４をそれぞれ別々に設定する。これにより、実動作に近い電圧範囲での傾きを求めることができる。
【０１５８】
（第６の実施形態）
図１５（ａ）〜（ｃ）は、本発明の第６の実施形態に係る列信号処理部２０３の垂直ブランキング期間ＶＢＬＫの動作を示す図である。以下、本実施形態が第５の実施形態と異なる点を説明する。
【０１５９】
図１４（ａ）〜（ｃ）では、低照度用ランプ波ｘＧａの傾きを検出する水平期間と、高照度用ランプ波ｘＧｂの傾きを検出する水平期間と、遅延量の差分誤差を検出する水平期間を別々に設けている。
【０１６０】
図１５（ａ）は、低照度用ランプ波ｘＧａを用いて基準電位Ｖｓｔｄ１をＡＤ変換する水平期間を示す。図１５（ｂ）は、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを用いて基準電位Ｖｓｔｄ２をＡＤ変換する水平期間を示す。図１５（ｃ）は、高照度用ランプ波ｘＧｂを用いて基準電位Ｖｓｔｄ４をＡＤ変換する水平期間を示す。スイッチ回路５００は、基準電位Ｖｓｔｄを比較器５０２に出力し、スイッチ回路５０１は、ランプ波Ｖｒｍｐを比較器５０２に出力する。
【０１６１】
基準電位Ｖｓｔｄは、基準電位Ｖｓｔｄ１、基準電位Ｖｓｔｄ２および基準電位Ｖｓｔｄ４を有する。基準電位Ｖｓｔｄは、基準電位Ｖｓｔｄ１＜基準電位Ｖｓｔｄ２＜基準電位Ｖｓｔｄ４の大小関係を有する。判定電圧Ｖｊｄは、基準電位Ｖｓｔｄ２および基準電位Ｖｓｔｄ４の間の大きさである。
【０１６２】
図１５（ａ）では、基準電位Ｖｓｔｄ１は、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを用いてＡＤ変換される。図１５（ｂ）では。基準電位Ｖｓｔｄ２は、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを用いてＡＤ変換される。図１５（ｃ）では、基準電位Ｖｓｔｄ４は、高照度用ランプ波ｘＧｂを用いてＡＤ変換される。
【０１６３】
タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に対して低照度用ランプ波ｘＧａまたは判定電圧Ｖｊｄを出力し、ランプ波信号線Ｖｒｍｐ４に対して高照度用ランプ波ｘＧｂを出力する。低照度用ランプ波ｘＧａに対して、高照度用ランプ波ｘＧｂは変化率が４倍大きい。列信号処理部２０３は、ランプ波を発生させる回路の特性や列信号処理部２０３のばらつき等により正しく４倍とならないこともあるため、第５の実施形態と同様に、列毎に補正する。
【０１６４】
次に、列信号処理部２０３の動作を説明する。まず、垂直ブランキング期間ＶＢＬＫの第１の水平期間では、図１５（ａ）の期間ｔ１のように、スイッチ回路５００は、基準電位Ｖｓｔｄ１を比較器５０２に出力し、スイッチ回路５０１は、低照度用ランプ波ｘＧａを比較器５０２に出力する。図１５（ａ）は、基準電位Ｖｓｔｄ１をＡＤ変換するための第１の水平期間の動作である。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ１を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ１のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ１のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ１のカウント値ｃＧａ１を記憶する。カウント値ｃＧａ１は、基準電位Ｖｓｔｄ１をＡＤ変換したデジタルデータである。
【０１６５】
期間ｔ３では、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１に判定電圧Ｖｊｄを出力する。比較器５０２は、基準電位Ｖｓｔｄ１と判定電圧Ｖｊｄを比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。基準電位Ｖｓｔｄ１は、判定電圧Ｖｊｄより小さい。
【０１６６】
期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波ｘＧａを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ１を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ１のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ１のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ１のカウント値ｃＧａ１を記憶する。カウント値ｃＧａ１は、基準電位Ｖｓｔｄ１をＡＤ変換したデジタルデータである。
【０１６７】
期間ｔ１のカウント値ｃＧａ１と期間ｔ４のカウント値ｃＧａ１は、同じランプ波ｘＧａを用いてＡＤ変換しているので、演算回路５０５は、どちらか一方を用いてもよいし、平均値を用いてもよい。
【０１６８】
続いて、次の水平同期信号ＨＤが入力されると、第２の水平期間が設定されて、図１５（ｂ）の期間ｔ１のように、スイッチ回路５００は、基準電位Ｖｓｔｄ２を比較器５０２に出力し、スイッチ回路５０１は、低照度用ランプ波ｘＧａを比較器５０２に出力する。図１５（ｂ）は、基準電位Ｖｓｔｄ２をＡＤ変換するための第２の水平期間の動作である。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ２を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値ｃＧａ２のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧａ２のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧａ２のカウント値ｃＧａ２を記憶する。カウント値ｃＧａ２は、基準電位Ｖｓｔｄ２をＡＤ変換したデジタルデータである。
【０１６９】
次に、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを初期電圧に戻し、ランプ波Ｖｒｍｐの初期電圧を出力する。期間ｔ３では、比較器５０２は、基準電位Ｖｓｔｄ２とランプ波Ｖｒｍｐの初期電圧を比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。基準電位Ｖｓｔｄ２は、ランプ波Ｖｒｍｐの初期電圧より大きい。
【０１７０】
期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波信号線Ｖｒｍｐ４のランプ波ｘＧｂを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄ２を比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂ２のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂ２のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂ２のカウント値ｃＧｂ２を記憶する。カウント値ｃＧｂ２は、基準電位Ｖｓｔｄ２をＡＤ変換したデジタルデータである。
【０１７１】
続いて、次の水平同期信号ＨＤが入力されると、第３の水平期間が設定されて、図１５（ｃ）の期間ｔ１のように、スイッチ回路５００は、基準電位Ｖｓｔｄ４を比較器５０２に出力し、スイッチ回路５０１は、低照度用ランプ波ｘＧａを比較器５０２に出力する。図１５（ｃ）は、基準電位Ｖｓｔｄ４をＡＤ変換するための第３の水平期間の動作である。期間ｔ１では、比較器５０２は、ランプ波ｘＧａと基準電位Ｖｓｔｄ４を比較する。カウンタ回路５０３は、ランプ波ｘＧａのレベル変化が開始すると、カウント値のカウントを開始する。しかし、ランプ波ｘＧａは、期間ｔ１では、基準電位Ｖｓｔｄ４より大きくならない。カウンタ回路５０３は、期間ｔ１の終了時に、カウント値のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔ１のカウント値を記憶する。
【０１７２】
次に、タイミング部２１１は、ランプ波信号線Ｖｒｍｐ１のランプ波ｘＧａを初期電圧に戻し、ランプ波Ｖｒｍｐの初期電圧を出力する。期間ｔ３では、比較器５０２は、基準電位Ｖｓｔｄ４とランプ波Ｖｒｍｐの初期電圧を比較し、その比較結果信号をスイッチ制御線ｐＳｗＲに出力する。基準電位Ｖｓｔｄ４は、ランプ波Ｖｒｍｐの初期電圧より大きい。
【０１７３】
期間ｔ４では、スイッチ回路５０１は、スイッチ制御線ｐＳｗＲの比較結果信号に応じて、ランプ波信号線Ｖｒｍｐ４のランプ波ｘＧｂを比較器５０２に出力する。比較器５０２は、ランプ波ｘＧｂと基準電位Ｖｓｔｄ４を比較する。カウンタ回路５０３は、ランプ波ｘＧｂのレベル変化が開始すると、カウント値ｃＧｂ４のカウントを開始し、比較器５０２の出力信号が反転すると、カウント値ｃＧｂ４のカウントを停止する。ラッチ回路５０４と演算回路５０５は、期間ｔＧｂ４のカウント値ｃＧｂ４を記憶する。カウント値ｃＧｂ４は、基準電位Ｖｓｔｄ４をＡＤ変換したデジタルデータである。
【０１７４】
次の水平同期信号ＨＤが入力されると、スイッチ回路５０１は、ランプ波信号線Ｖｒｍｐ１を比較器５０２に接続し、列信号処理部２０３は、上記と同様の処理を繰り返す。列信号処理部２０３は、この動作を垂直ブランキング期間ＶＢＬＫに渡って、水平期間毎に実施する。
【０１７５】
演算回路５０５は、ランプ波ｘＧｂを用いてＡＤ変換したデジタルデータを、ランプ波ｘＧａを用いてＡＤ変換したデジタルデータに変換する傾き変換値（ゲイン変換値ＧＲ）を求める。ランプ波ｘＧａの傾きは、図１５（ａ）および（ｂ）のランプ波ｘＧａを用いたＡＤ変換結果より、（式１７）で表される。ランプ波ｘＧｂの傾きは、図１５（ｂ）および（ｃ）のランプ波ｘＧｂを用いたＡＤ変換結果より、（式１８）で表される。
ランプ波ｘＧａの傾き＝（Ｖｓｔｄ２−Ｖｓｔｄ１）／（ｃＧａ２−ｃＧａ１）  ・・・（式１７）
ランプ波ｘＧｂの傾き＝（Ｖｓｔｄ４−Ｖｓｔｄ２）／（ｃＧｂ４−ｃＧｂ２）  ・・・（式１８）
【０１７６】
（式１７）および（式１８）は、同じランプ波でＡＤ変換したデジタルデータ同士の減算を行っているため、第１の実施形態で説明したように、遅延量がキャンセルされた正しい値となる。
【０１７７】
ゲイン変換値ＧＲは、時間軸方向のカウント値にゲインをかけるので、傾きの逆数の比となる。そのため、ゲイン変換値ＧＲは、（式１９）で表される。
ＧＲ＝｛（ｃＧａ２−ｃＧａ１）／（Ｖｓｔｄ２−Ｖｓｔｄ１）｝／｛（ｃＧｂ４−ｃＧｂ２）／（Ｖｓｔｄ４−Ｖｓｔｄ２）｝  ・・・（式１９）
【０１７８】
上記のように、第１の水平期間では、図１５（ａ）の動作によって、列信号処理部２０３は、ランプ波ｘＧａを用いた基準電位Ｖｓｔｄ１のカウント値ｃＧａ１を求めている。第２の水平期間では、図１５（ｂ）の動作によって、列信号処理部２０３は、ランプ波ｘＧａを用いた基準電位Ｖｓｔｄ２のカウント値ｃＧａ２と、ランプ波ｘＧｂを用いた基準電位Ｖｓｔｄ２のカウント値ｃＧｂ２を求めている。第３の水平期間では、図１５（ｃ）の動作によって、列信号処理部２０３は、ランプ波ｘＧｂを用いた基準電位Ｖｓｔｄ４のカウント値ｃＧｂ４を求めている。
【０１７９】
列信号処理部２０３は、複数の水平期間に渡って、基準電位Ｖｓｔｄ１のカウント値ｃＧａ１および基準電位Ｖｓｔｄ２のカウント値ｃＧａ２を求めて、平均化する。同様に、信号処理部２０３は、複数の水平期間に渡って、基準電位Ｖｓｔｄ２のカウント値ｃＧｂ２および基準電位Ｖｓｔｄ４のカウント値ｃＧｂ４を求めて、平均化する。そして、演算回路５０５は、（式１９）により、ゲイン変換値ＧＲを求める。なお、演算回路５０５は、ゲイン変換値ＧＲの計算を複数の水平期間に渡って実施して、それを平均化してもよい。これにより、ノイズの影響や検出ばらつきを低減したゲイン変換値を求めることができる。
【０１８０】
次に、演算回路５０５は、このゲイン変換値ＧＲを用いて、遅延量の差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を計算する。遅延量の差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）は、低照度用ランプ波ｘＧａと高照度用ランプ波ｘＧｂを用いて基準電位Ｖｓｔｄ２をＡＤ変換する第２の水平期間である図１５（ｂ）より求めることができる。演算回路５０５は、（式２０）のように、ランプ波ｘＧａによる基準電位Ｖｓｔｄ２のカウント値ｃＧａ２と、ランプ波ｘＧｂによる基準電位Ｖｓｔｄ２のカウント値ｃＧｂ２から、遅延量の差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を計算する。
差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）＝（ＧＲ倍のｃＧｂ２）−ｃＧａ２  ・・・（式２０）
【０１８１】
演算回路５０５は、複数行に渡って計算した差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を平均化して求めてもよい。演算回路５０５は、差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を記憶する。その後の垂直ＯＢ期間および撮像期間の補正動作は、第４の実施形態の説明と同様であるので、説明を省略する。
【０１８２】
これにより、遅延量の差分誤差が補正された画素信号を得ることができる。列信号処理部２０３は、異なる水平期間の基準電位Ｖｓｔｄ１および基準電位Ｖｓｔｄ２を低照度用ランプ波ｘＧａを用いてＡＤ変換して低照度用ランプ波ｘＧａの傾き（式１７）を求めている。そして、列信号処理部２０３は、異なる水平期間の基準電位Ｖｓｔｄ２および基準電位Ｖｓｔｄ４を高照度用ランプ波ｘＧｂを用いてＡＤ変換して高照度用ランプ波ｘＧｂの傾き（式１８）を求めている。このため、低照度用ランプ波ｘＧａの傾きを検出する２つの基準電位の１つ、および、高照度用ランプ波ｘＧｂの傾きを検出する２つの基準電位の１つが共通に設定されているので、設定する基準電位の削減と実動作に近い電圧範囲での傾きの取得が可能となる。さらに、上記の基準電位Ｖｓｔｄ２を用いて差分誤差ｃＧｂＳｔｄ（Ｅｒｒ）を検出するので、設定する基準電位の数を減らすことで回路規模の削減が可能となる。
【０１８３】
第１〜第６の実施形態によれば、２種類の傾きのランプ波を用いたＡＤ変換を行うことにより、高速で高解像度のＡＤ変換が可能となるとともに、２種類の傾きのランプ波に起因する縦筋や信号ムラを解消することができる。これにより、撮像画像の画質の向上を実現できる。
【０１８４】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
【符号の説明】
【０１８５】
１２  撮像素子、１３  信号処理部、１５  同期制御部、２００  画素、２０１  画素領域、２０２  垂直走査部、２０３  列信号処理部、２１１  タイミング部、２２１  画素制御線、２３１  信号線、５００，５０１  スイッチ回路、５０２  比較器、５０３  カウンタ回路、５０４  ラッチ回路、５０５  演算回路
【図１】
2020036256.tif 000003
【図２】
2020036256.tif 000004
【図３】
2020036256.tif 000005
【図４】
2020036256.tif 000006
【図５】
2020036256.tif 000007
【図６】
2020036256.tif 000008
【図７】
2020036256.tif 000009
【図８】
2020036256.tif 000010
【図９】
2020036256.tif 000011
【図１０】
2020036256.tif 000012
【図１１】
2020036256.tif 000013
【図１２】
2020036256.tif 000014
【図１３】
2020036256.tif 000015
【図１４】
2020036256.tif 000016
【図１５】
2020036256.tif 000017