(57)【要約】【課題】増幅器の歪を適切に補償することができる。【解決手段】歪補償装置は、増幅器の出力に生じる歪に含まれる、第１歪と、第２歪のうち、前記第１歪に対する前置歪補償を行った前記補償済信号を前記増幅器へ与える第１プレディストータと、前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備え、前記第１プレディストータは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、前記第２プレディストータは、前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成する。【選択図】図２
2020031335.tif 000002
【特許請求の範囲】
【請求項１】
増幅器への入力信号に対して歪補償を行う歪補償装置であって、
前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１プレディストータと、
前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、
前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備え、
前記第１プレディストータは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、
前記第２プレディストータは、前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成する
歪補償装置。
【請求項２】
前記第１プレディストータは、前記補償済信号を生成するために用いる第１歪補償係数を所定の頻度で更新し、
前記第２プレディストータは、前記歪補償信号を生成するために用いる第２歪補償係数を前記第１プレディストータが前記第１歪補償係数を更新する頻度以上の頻度で更新する
請求項１に記載の歪補償装置。
【請求項３】
前記第１歪は、所定次数の非線形性歪であり、
前記第２歪は、前記所定次数よりも低次の非線形性歪である
請求項１又は請求項２に記載の歪補償装置。
【請求項４】
前記第１歪は、所定帯域内における非線形性歪であり、
前記第２歪は、前記所定帯域よりも狭い帯域内に生じる非線形性歪である
請求項１又は請求項２に記載の歪補償装置。
【請求項５】
増幅器への入力信号に対して歪補償を行う歪補償装置であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１プレディストータと、前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備えた歪補償装置において、前記第２プレディストータによる前記歪補償信号を生成する処理をコンピュータに実行させるためのコンピュータプログラムであって、
コンピュータに、
前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成するステップと、
前記歪補償信号を前記加算器へ与えるステップと、
を実行させるためのコンピュータプログラム。
【請求項６】
増幅器への入力信号に対して歪補償を行う歪補償方法であって、
前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１ステップと、
前記第２歪を打ち消すための歪補償信号を生成する第２ステップと、
前記歪補償信号と前記入力信号とを加算した加算信号を前記第１ステップの入力として与える第３ステップと、を備え、
前記第１ステップは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、
前記第２ステップは、前記第１ステップによる前記補償済信号に基づいて前記歪補償信号を生成する
歪補償方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、歪補償装置、歪補償方法、及びコンピュータプログラムに関する。
【背景技術】
【０００２】
増幅器は非線形特性を有する。非線形特性によって生じる信号の歪を補償するため、歪補償技術が用いられる。歪補償技術は、例えば、特許文献１に開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１４−２０４１４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
増幅器における歪は、瞬時的に変化することがあり、このような歪の瞬時的な変化は、歪補償を困難にする。
【０００５】
歪の瞬時的な変化は、例えば、ＧａＮ等の化合物半導体を用いたデバイス、特にＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ）において生じることがある。このようなデバイスでは、Ｉｄｑドリフトと呼ばれる過渡応答が存在する。このＩｄｑドリフトは、電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。Ｉｄｑドリフトが生じるデバイスでは、信号の電力変動に応じて、歪が瞬時的に変化する。信号の電力変動は、例えば、時分割複信（Ｔｉｍｅ  Ｄｉｖｉｓｉｏｎ  Ｄｕｐｌｅｘ  ：ＴＤＤ）のように、送信と受信とを交互に行う通信方式において特に生じやすい。
【０００６】
増幅器における歪の変化への対処は、例えば、変化した歪に応じて、歪補償装置において用いられる歪補償係数を更新することで行われることがある。歪補償係数を更新することで、歪補償装置による歪補償特性が、歪の変化に応じて更新される。
【０００７】
Ｉｄｑドリフト等に起因する歪を適切に補償するために、歪補償特性の更新を頻繁に行うことが考えられる。しかし、歪補償特性の更新のための処理負荷は大きいため、歪の変化に備えて、歪補償特性の更新を頻繁に行うことは必ずしも容易ではない。このため、Ｉｄｑドリフト等に起因する歪を適切に補償するための新たな技術が望まれる。
【課題を解決するための手段】
【０００８】
一実施形態に係る歪補償装置は、増幅器への入力信号に対して歪補償を行う歪補償装置であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１プレディストータと、前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備え、前記第１プレディストータは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、前記第２プレディストータは、前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成する。
【０００９】
また、他の実施形態に係るコンピュータプログラムは、増幅器への入力信号に対して歪補償を行う歪補償装置であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１プレディストータと、前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備えた歪補償装置において、前記第２プレディストータによる前記歪補償信号を生成する処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに、前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成するステップと、前記歪補償信号を前記加算器へ与えるステップと、を実行させるためのコンピュータプログラムである。
【００１０】
また、他の実施形態に係る歪補償方法は、増幅器への入力信号に対して歪補償を行う歪補償方法であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１ステップと、前記第２歪を打ち消すための歪補償信号を生成する第２ステップと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１ステップの入力として与える第３ステップと、を備え、前記第１ステップは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、前記第２ステップは、前記第１ステップによる前記補償済信号に基づいて前記歪補償信号を生成する。
【発明の効果】
【００１１】
本発明によれば、増幅器の歪を適切に補償することができる。
【図面の簡単な説明】
【００１２】
【図１】図１は、歪補償装置を備える無線通信機の構成図である。
【図２】図２は、歪補償装置の構成の一例を示すブロック図である。
【図３】図３は、第１プレディストータの構成の一例を示すブロック図である。
【図４】図４は、第２プレディストータの構成の一例を示すブロック図である。
【発明を実施するための形態】
【００１３】
［１．実施形態の概要］
最初に実施形態の内容を列記して説明する。
（１）一実施形態に係る歪補償装置は、増幅器への入力信号に対して歪補償を行う歪補償装置であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１プレディストータと、前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備え、前記第１プレディストータは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、前記第２プレディストータは、前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成する。
【００１４】
上記構成の歪補償装置によれば、第１プレディストータが補償済信号を生成すると、第２プレディストータは、増幅器へ与えられる前の補償済信号に基づいて歪補償信号を生成し、この歪補償信号を入力信号へ加算し第１プレディストータの入力側へ帰還させることで歪補償を行う。
このため、例えば、信号の付与が停止され電力が急激に低下する際に増幅器に生じるＩｄｑドリフトに起因する歪のように、増幅器に信号が入力されることが発生の前提となる歪を第２歪として第２プレディストータに補償させた場合、第２プレディストータは、第１プレディストータからの増幅器へ向けた補償済信号が与えられることで入力信号に対する歪補償を開始するので、その後、補償済信号が増幅器に入力された後に発生する第２歪に対して適切に歪補償を行うことができる。
つまり、第２プレディストータは、補償済信号が与えられることで入力信号に対する歪補償を開始するので、増幅器からのフィードバック信号に基づいて歪を検出することなく、速やかに入力信号に対する歪補償を開始し、補償済信号が増幅器に入力された後に発生する第２歪に対して適切に歪補償を行うことができる。このように、第２プレディストータの歪補償については、補償済信号が増幅器に入力されることが前提となる歪の発生を、補償済信号が与えられることによって予測し、事前に歪補償を開始することができる。
この結果、Ｉｄｑドリフトに起因する歪等、信号が増幅器に入力されることが前提となる歪を適切に補償することができる。
【００１５】
（２）上記歪補償装置において、前記第１プレディストータは、前記補償済信号を生成するために用いる第１歪補償係数を所定の頻度で更新し、前記第２プレディストータは、前記歪補償信号を生成するために用いる第２歪補償係数を前記第１プレディストータが前記第１歪補償係数を更新する頻度以上の頻度で更新することが好ましい。
この場合、第２プレディストータは、瞬時的に変化する歪に対する追従が容易となる。
【００１６】
（３）上記歪補償装置において、前記第１歪は、所定次数の非線形性歪であり、前記第２歪は、前記所定次数よりも低次の非線形性歪であることが好ましい。
この場合、第２プレディストータの処理負荷を抑制することができる。
【００１７】
（４）また、上記歪補償装置において、前記第１歪は、所定帯域内における非線形性歪であり、前記第２歪は、前記所定帯域よりも狭い帯域内に生じる非線形性歪であってもよい。
この場合も、第２プレディストータの処理負荷を抑制することができる。
【００１８】
（５）他の実施形態に係るコンピュータプログラムは、増幅器への入力信号に対して歪補償を行う歪補償装置であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１プレディストータと、前記第２歪を打ち消すための歪補償信号を生成する第２プレディストータと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１プレディストータへ与える加算器と、を備えた歪補償装置において、前記第２プレディストータによる前記歪補償信号を生成する処理をコンピュータに実行させるためのコンピュータプログラムであって、コンピュータに、前記第１プレディストータから与えられる前記補償済信号に基づいて前記歪補償信号を生成するステップと、前記歪補償信号を前記加算器へ与えるステップと、を実行させるためのコンピュータプログラムである。
【００１９】
（６）さらに他の実施形態に係る歪補償方法は、増幅器への入力信号に対して歪補償を行う歪補償方法であって、前記増幅器の出力に生じる歪に含まれる、第１歪と第２歪とのうち、前記第１歪に対する前置歪補償を行った補償済信号を前記増幅器へ与える第１ステップと、前記第２歪を打ち消すための歪補償信号を生成する第２ステップと、前記歪補償信号と前記入力信号とを加算した加算信号を前記第１ステップの入力として与える第３ステップと、を備え、前記第１ステップは、前記加算信号に前置歪補償を行うことで前記補償済信号を生成し、前記第２ステップは、前記第１ステップによる前記補償済信号に基づいて前記歪補償信号を生成する。
【００２０】
［２  実施形態の詳細］
以下、好ましい実施形態について図面を参照しつつ説明する。
なお、以下に記載する各実施形態の少なくとも一部を任意に組み合わせてもよい。
【００２１】
図１は、歪補償装置２０を備えた無線通信機１００を示している。無線通信機１００は、例えば、移動体通信用の基地局又は移動局である。歪補償装置２０は、図示しないベースバンド処理ユニットから出力されたベースバンド信号ｘｔを前置歪補償し、補償済信号ｙｔを出力する。補償済信号ｙｔは、デジタル−アナログコンバータ（ＤＡＣ）３０によって、アナログ信号に変換されるとともに、アップコンバータ４０によって無線周波数に変換される。アップコンバータ４０から出力された信号は、電力増幅器（ＰＡ）５０によって、増幅される。増幅器５０から出力された信号は、アンテナ６０から送信される。
【００２２】
電力増幅器５０は、例えば、ＧａＮ増幅器（化合物半導体であるＧａＮ（窒化ガリウム）を用いたＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：高電子移動度トランジスタ））である。ＧａＮ増幅器は、Ｉｄｑドリフトのため、増幅器５０における歪の瞬時的な変動を生じさせる。
【００２３】
Ｉｄｑドリフトは、増幅器５０の出力電力が高い状態からオフ状態へ変動したときに、ドレイン電流が設定値よりも低くなる過渡応答である。
無線通信機１００が、例えば、ＴＤＤによる無線送信を行う場合、送信期間と、受信（無送信）期間とが交互に設定される。
無線通信機１００は、送信期間では、ベースバンド信号ｘｔが与えられ、受信期間では、ベースバンド信号ｘｔの付与が停止される。
このため、Ｉｄｑドリフトに起因して生じる増幅器５０の瞬時的な歪は、ベースバンド信号ｘｔの付与が停止され電力が急激に低下するタイミングである送信期間と受信期間との切り替えのタイミングにおいて生じる。
【００２４】
通信機１００は、増幅器５０の出力をモニタするためのカプラ３６を備える。カプラ３６は、モニタ信号ｚｔを出力する。モニタ信号ｚｔは、ダウンコンバータ７０によってダウンコンバートされ、アナログ−デジタルコンバータ（ＡＤＣ）８０によって、デジタル信号に変換される。ここで、ＡＤＣ８０のサンプリング周波数をｆｓとする。モニタ信号ｚｔは、サンプリング周波数ｆｓでサンプリングされた、離散的なサンプルデータとなる。
【００２５】
サンプルデータｚｔは、歪補償装置２０に与えられる。歪補償装置２０は、サンプルデータｚｔに基づいて、歪補償特性を更新する。
【００２６】
図２は、歪補償装置２０の構成の一例を示すブロック図である。
図２に示すように、歪補償装置２０は、第１プレディストータ２１Ａと、第２プレディストータ２１Ｂと、加算器２２とを備えている。
【００２７】
第１プレディストータ２１Ａは、増幅器５０における歪のうち、時間的に変化しない又は時間的な変化が緩やかな歪の補償を担う。時間的な変化が緩やかな歪とは、例えば、温度変化による歪の変化分である。
【００２８】
第２プレディストータ２１Ｂは、歪補償に関して、第１プレディストータＡを補完する。すなわち、第２プレディストータ２１Ｂは、第１プレディストータ２１Ａでは補償しきれない歪成分の補償を担う。本実施形態の第２プレディストータ２１Ｂは、第１プレディストータ２１Ａによって補償される歪よりも、時間的な変化が早い歪を補償する。時間的な変化が早い歪は、例えば、Ｉｄｑドリフトによって瞬時的に変化する歪である。
【００２９】
第１プレディストータ２１Ａは、時間的に変化しない又は時間的な変化が緩やかな歪の補償をするため、歪補償特性を、更新しない又は低頻度で更新する。一方、第２プレディストータ２１Ｂは、時間的な変化が速い歪に対処するため、第１プレディストータ２１Ａが用いる歪補償特性を当該第１プレディストータ２１Ａが更新する頻度以上の頻度で歪補償特性を更新する。
【００３０】
このように、増幅器５０の出力に生じる歪には、時間的に変化しない又は時間的な変化が緩やかな歪（第１歪）と、Ｉｄｑドリフトに起因する瞬時的に変化する歪（第２歪）とが含まれている。
第１プリディストータ２１Ａは、増幅器５０の出力に生じる歪のうち、主として第１歪を補償し、第２プリディストータ２１Ｂは、主として第２歪を補償する。
【００３１】
歪補償装置２０にベースバンド信号ｘｔ（増幅器への入力信号）が与えられると、第１プレディストータ２１Ａは、第１歪に対する前置歪補償を行った補償済信号ｙｔを生成し、ＤＡＣ３０等を介して増幅器５０へ与える。
第１プレディストータ２１Ａには、加算器２２からの加算信号ｘｔ’が与えられる。第１プレディストータ２１Ａは、加算信号ｘｔ’に前置歪補償を行うことで補償済信号ｙｔを生成する。
【００３２】
第２プレディストータ２１Ｂは、増幅器５０の出力に生じる第２歪を打ち消すため（補償するため）の歪補償信号ｕを生成する。この歪補償信号ｕは、ベースバンド信号ｘｔに加算されることで増幅器５０の出力に生じる第２歪を補償する。
第２プレディストータ２１Ｂには、第１プレディストータ２１Ａが生成した補償済信号ｙｔが与えられる。第２プレディストータ２１Ｂは、補償済信号ｙｔに基づいて歪補償信号ｕを生成する。
【００３３】
図３は、第１プレディストータ２１Ａの構成の一例を示すブロック図である。
第１プレディストータ２１Ａは、デジタル前置歪補償（Ｄｉｇｉｔａｌ  Ｐｒｅｄｉｓｔｏｒｔｉｏｎ  ：ＤＰＤ）を実行するよう構成されている。第１プレディストータ２１Ａは、補償モジュール２１０を備える。
【００３４】
補償モジュール２１０は、加算信号ｘｔ’に対して前置歪補償をし補償済信号ｙｔを生成する。補償モジュール２１０は、例えば、ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ（ＦＰＧＡ）のようなワイヤードロジック回路によって構成されている。
補償済信号ｙｔは、歪補償のためのモデル（多項式ベクトル）を用いて生成される。補償済信号ｙｔを生成するための補償モデル（第１補償モデル）は、例えば、下記式（１）に示されるメモリ多項式型の補償モデルである。
【００３５】
【数１】
2020031335.tif 000003
【００３６】
上記式（１）中、ｔは離散時間、ｈｋ，ｍは、歪補償係数２１５ａである。歪補償係数２１５ａは、第１プレディストータ２１Ａの歪補償特性を決めるパラメータである。
補償モジュール２１０は、上記メモリ多項式型の第１補償モデルを用いて補償済信号ｙｔを生成する。
なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
【００３７】
第１プレディストータ２１Ａによる歪補償は、例えば５次又は７次といった比較的高次までの歪（高次の非線形性）を補償する。つまり、第１プリディストータ２１Ａが補償の対象としている第１歪は、５次又は７次といった比較的高次の非線形性歪である。
高次までの非線形性歪を補償するため、精度の良い歪補償が可能であるが、歪補償係数２１５ａの数は多くなる。
【００３８】
第１プレディストータ２１Ａは、歪補償係数２１５ａを更新する係数更新モジュール２１３を備える。実施形態において、係数更新モジュール２１３は、プロセッサ２１１及びメモリ２１２を有するコンピュータによって構成されている。プロセッサ２１１は、メモリ２１２に記憶されたコンピュータプログラム２１４を実行する。
【００３９】
コンピュータプログラム２１４は、歪補償係数２１５ａを更新する係数更新処理２１４ａをプロセッサ２１１に実行させるためのプログラムコードを含む。係数更新処理２１４ａは、例えば、増幅器５０の出力ｚｔを示すサンプルデータ２１５ｂに基づいて行われる。なお、第１プレディストータ２１Ａが取得したサンプルデータ２１５ｂは、メモリ２１２に保存される。
【００４０】
プロセッサ２１１は、係数更新処理２１４ａにおいて、例えば、所定時間（例えば、数分）内にサンプリングされた数千個のサンプルデータ２１５ｂに基づいて、最小二乗法に基づき正規方程式を解くことで、歪補償係数２１５ａを計算する。計算された歪補償係数２１５ａは、補償モジュール２１０にて用いられる歪補償係数を更新するため、歪補償モジュール２１０に与えられる。
【００４１】
最小二乗法のような計算方法は、精度良く係数を計算することができるが、処理負荷が大きく、処理時間も長くなる。しかも、計算すべき係数の数が多いことも処理負荷を大きくする。また、最小二乗法のように、係数更新のために大量のサンプルデータ２１５ｂが必要となる計算方法を用いた場合、大量のサンプルデータ２１５ｂを得るための時間が必要である。
【００４２】
しかし、これらは、第１プレディストータ２１Ａにおいては、問題とならない。プロセッサ２１１による係数更新処理２１４ａは、例えば、数分に１回程度の低頻度で実行されるため、係数更新のための十分な時間的余裕があり、処理に時間を要することは問題とならない。しかも、温度変化による歪（第１歪）の変化は、緩やかに生じるため、低頻度の係数更新でも、緩やかな歪の変化に追従することができる。ただし、第１プレディストータ２１Ａは、Ｉｄｑドリフト等によって生じる瞬時的に変化する歪（第２歪）に追従することはできない。第２歪の瞬時的な変化は、第２プレディストータ２１Ｂによって対処される。
【００４３】
なお、第１プレディストータ２１Ａは、係数更新モジュール２１３を有していなくても良い。この場合、第１プレディストータ２１Ａは、サンプルデータ２１５ｂを取得する必要がない。第１プレディストータ２１Ａが係数更新モジュール２１３を有していない場合、歪の時間的な変化は、第２プレディストータ２１Ｂによって対処される。
【００４４】
図４は、第２プレディストータ２１Ｂの構成の一例を示すブロック図である。
第２プレディストータ２１Ｂは、前述のように、第１プレディストータ２１Ａでは対処できない歪の変化、特に瞬時的な歪の変化に対処する。
【００４５】
図４中、第２プレディストータ２１Ｂは、デジタル前置歪補償（ＤＰＤ）を実行するよう構成されている。第２プレディストータ２１Ｂは、第１プレディストータ２１Ａの出力端と、加算器２２との間に接続されている。
第２プレディストータ２１Ｂは、ベースバンド信号ｘｔに加算することで増幅器５０の出力に生じる第２歪を補償することが可能な歪補償信号ｕを出力する。
【００４６】
第２プレディストータ２１Ｂは、例えば、ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ（ＦＰＧＡ）のようなワイヤードロジック回路によって構成されている。なお、ワイヤードロジック回路は、ＦＰＧＡのように再構成可能な論理回路であってもよいし、再構成不能な論理回路であってもよい。
【００４７】
第２プレディストータ２１Ｂは、補償モジュール２１７として機能する回路を含む。補償モジュール２１７は、第１プレディストータ２１Ａから与えられる補償済信号ｙｔに基づいて歪補償信号ｕを生成するためのワイヤードロジック回路を備える。
歪補償信号ｕは、歪補償のための第２補償モデル（多項式ベクトル）を用いて生成される。
第２補償モデルは、増幅器５０におけるＩｄｑドリフトに起因する歪（第２歪）を補償しうるモデルとなるように設定される。
例えば、第２補償モデルは、Ｉｄｑドリフトに起因する歪のモデルの逆特性となるモデルに設定される。よって、歪補償信号ｕは、Ｉｄｑドリフトに起因する歪を打ち消す成分を有する信号となる。
このため、ベースバンド信号ｘｔに歪補償信号ｕが加算されれば、増幅器５０からのモニタ信号（フィードバック信号）による更新等に関わらず、Ｉｄｑドリフトに起因する歪に対する歪補償がなされる。
なお、第２補償モデルは、Ｉｄｑドリフトに起因する歪をサンプリングすることで予めモデル化し、Ｉｄｑドリフトに起因する歪のモデルに基づいて設定される。
【００４８】
補償モジュール２１７は、上述の第２補償モデルを用いて歪補償信号ｕを生成する。
なお、第２補償モデルは、第１補償モデルと同様、メモリ多項式型の補償モデルである。
第２補償モデルにおいても、第１補償モデルと同様、歪補償係数２１９ａが含まれる。歪補償係数２１９ａは、第２プレディストータ２１Ｂの歪補償特性を決めるパラメータであり、第２プレディストータ２１Ｂの係数記憶部に保存される。
歪補償係数２１９ａは、Ｉｄｑドリフトに起因する歪を打ち消しうる歪補償特性を有することを前提とした上で、さらにその特性を調整するためのパラメータとして用いられる。
【００４９】
歪補償信号ｕは、例えば、３次といった比較的低次の歪（低次の非線形性）を補償することができる信号として生成される。つまり、第２プリディストータ２１Ｂが補償の対象としている第２歪は、３次といった比較的低次の非線形性歪である。
つまり、第２プレディストータ２１Ｂは、第１プレディストータ２１Ａが補償する非線形性歪よりも低次の非線形性歪を補償することが可能な歪補償信号ｕを生成する。
【００５０】
さらに言い換えると、第１プレディストータ２１Ａは、例えば、５次又は７次といった比較的高次の歪まで含む帯域について歪補償を行うように構成されている。一方、第２プレディストータ２１Ｂは、第１プレディストータ２１Ａが対象とする帯域よりも狭い帯域内において生じる３次といった比較的低次の非線形性歪について歪補償するための歪補償信号ｕを生成する。
【００５１】
このため、第２補償モデルにおける次数は、第１補償モデルの次数よりも低くなり、歪補償係数２１９ａの数が少なくて済む。この結果、第２プレディストータ２１Ｂにおける処理負荷を抑制でき、第２プレディストータ２１Ｂの回路規模の増大化を抑制できる。
【００５２】
なお、第２プレディストータ２１Ｂからみると、増幅器５０における歪のうち、プレディストータ２１Ａによって補償しきれなかった歪成分（第２歪）が見えるだけなので、第２プレディストータ２１Ｂが補償すべき第２歪の非線形性はさほど強くない。したがって、第２プレディストータ２１Ｂが、低次の歪しか補償できなくても、さほど問題とはならない。
【００５３】
第２プレディストータ２１Ｂは、歪補償係数２１９ａを更新する係数更新モジュール２１８として機能する回路を含む。係数更新モジュール２１８は、歪補償係数２１９ａを更新するためのワイヤードロジック回路を備える。係数更新は、例えば、増幅器５０の出力ｚｔを示すサンプルデータ２１９ｂに基づいて行われる。なお、第２プレディストータ２１Ｂが取得したサンプルデータ２１９ｂは、係数更新モジュール２１８のサンプルデータ記憶部に保存される。
【００５４】
係数更新モジュール２１８は、第１プレディストータＡよりも高頻度で、歪補償係数２１９ａを更新するための計算を行う。係数更新モジュール２１８は、例えば、サンプルデータ２１９ｂのサンプリング周期１／ｆｓ［ｓ］毎に歪補償係数２１９ａを更新するか、又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に歪補償係数２１９ａを更新する。係数更新モジュール２１８は、例えば、１個又は数個のサンプルデータ２１９ｂに基づいて、Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ（ＬＭＳ）によって歪補償係数２１９ａを計算する。計算された歪補償係数２１９ａは、補償モジュール２１７にて用いられる歪補償係数を更新するため、補償モジュール２１７に与えられる。
【００５５】
なお、係数更新モジュール２１８が１回の係数更新に用いるサンプルデータ２１９ｂの数は少ないため、サンプルデータ２１９ｂを記憶するための係数記憶部としては、係数更新モジュール２１８内に設けられたいくつかのフリップフロップで足り、大容量のメモリである必要はない。
【００５６】
ＬＭＳに基づく歪補償係数は、例えば、以下の式（２）（３）に基づいて計算される。計算された歪補償係数を用いた歪補償は、式（４）に基づいて行われる。
【００５７】
【数２】
2020031335.tif 000004
【数３】
2020031335.tif 000005
【数４】
2020031335.tif 000006
【００５８】
ここで、ｔは離散時間であり、αは、所定の係数、Ｋは第２補償モデル、ｚｔ−１は離散時間ｔ−１におけるサンプルデータ、ｈｔ、ｈｔ−１は離散時間ｔ，ｔ−１における歪補償係数、ｙｔ’，ｙｔ−１’は離散時間ｔ，ｔ−１における歪補償後の信号、λは重みである（０＜λ＜１）。
【００５９】
式（２）は、サンプルデータｚｔ−１と第２プレディストータ２１Ｂの出力ｙｔ−１に基づいて、歪補償係数ｈｔ−１の更新値を計算する。式（３）は、式（２）で更新された値の時間平均を計算する。式（４）の計算は、式（３）で計算された歪補償係数の時間平均を用いて行われる。なお、第２プレディストータ２１Ｂが、サンプルデータを取得する際に、１サンプリング周期１／ｆｓ［ｓ］以上の遅延ｄが生じる場合には式（２）（３）において、ｔ−１とある部分は、ｔ−ｄとすればよい。
【００６０】
ＬＭＳのような計算方法は、最小二乗法に比べて、計算精度は劣るが、比較的簡易な計算であるため処理負荷が小さい。また、計算すべき係数の数や、係数の更新のために必要なサンプルデータ２１９ｂの数も少なくて済む。
【００６１】
係数更新モジュール２１８による係数更新は、例えば、サンプリング周期１／ｆｓ［ｓ］毎又はサンプリング周期１／ｆｓ［ｓ］の数倍程度の周期毎に高頻度で実行される。また、係数更新モジュール２１８は、ワイヤードロジックであるため高速に計算をすることができる。したがって、係数更新モジュール２１８は、第１プレディストータ２１Ａの係数更新処理２１４ａと比較して、歪補償係数２１９ａを速やかに更新することができ、瞬時的に変化する歪に対する追従が容易となる。
【００６２】
係数更新モジュール２１８では、高頻度で係数を更新するが、更新１回あたりの処理負荷は大きくないため、処理負荷の大きい係数更新処理を高頻度で行う場合に比べて、処理負荷を下げることができ、回路規模も抑制される。
【００６３】
補償モジュール２１７は、上述のように更新される歪補償係数２１９ａを用い、補償済信号ｙｔに基づいて歪補償信号ｕを生成する。なお、上記式（４）では、歪の逆特性以外の基本波成分を含んでいるが、補償モジュール２１７は、上記式（４）のｙｔ’から基本波成分を除いた成分を歪補償信号ｕとして出力する。よって、歪補償信号ｕは、歪成分の逆特性を示す信号である。
【００６４】
補償モジュール２１７は、生成した歪補償信号ｕを加算器２２へ与える。
加算器２２は、歪補償信号ｕとベースバンド信号ｘｔとを加算することで加算信号ｘｔ’を生成する。
この加算信号ｘｔ’は、歪補償信号ｕが加算されることにより、第２プレディストータ２１Ｂにより前置歪補償がなされた信号となる。
加算器２２は、この加算信号ｘｔ’を第１プレディストータ２１Ａへ与える。
加算信号ｘｔ’が与えられた第１プレディストータ２１Ａは、上述のように、補償済信号ｙｔを出力する。
【００６５】
上記構成の歪補償装置２０によれば、ベースバンド信号ｘｔ（入力信号）が与えられ第１プレディストータ２１Ａが補償済信号ｙｔを生成すると、第２プレディストータ２１Ｂは、増幅器５０へ与えられる前の補償済信号ｙｔに基づいて歪補償信号ｕを生成し、歪補償信号ｕをベースバンド信号ｘｔへ加算し第１プレディストータ２１Ａへ帰還させることで歪補償を行う。
【００６６】
本実施形態では、第２プレディストータ２１Ｂは、増幅器５０に補償済信号ｙｔが入力されることが発生の前提となる第２歪（Ｉｄｑドリフトに起因する歪）を補償しうる第２補償モデルを有している。
第２プレディストータ２１Ｂは、第１プレディストータ２１Ａからの増幅器５０へ向けた補償済信号ｙｔが与えられることでベースバンド信号ｘｔに対する歪補償を開始するので、その後、補償済信号ｙｔの付与が停止され電力が低下する際に増幅器５０に生じるＩｄｑドリフトに起因する第２歪に対して適切に歪補償を行うことができる。
つまり、第２プレディストータ２１Ｂは、補償済信号ｙｔが与えられることでベースバンド信号ｘｔに対する歪補償を開始するので、増幅器５０からのモニタ信号（フィードバック信号）に基づいて歪を検出することなく、速やかにベースバンド信号ｘｔに対する歪補償を開始し、その後に生じるＩｄｑドリフトに起因する第２歪に対して適切に歪補償を行うことができる。このように、第２プレディストータ２１Ｂの歪補償については、補償済信号ｙｔが増幅器５０に与えられることが前提となるＩｄｑドリフトに起因する第２歪の発生を、補償済信号ｙｔが与えられることによって予測し、事前に歪補償を開始することができる。
この結果、Ｉｄｑドリフトに起因する歪を適切に補償することができる。
【００６７】
また、本実施形態では、第２プレディストータ２１ＢがＩｄｑドリフトに起因する第２歪の発生を予測し歪補償を行うので、例えば、第１プレディストータ２１Ａのみで歪補償を行うように構成し増幅器５０からのフィードバック信号を用いてＩｄｑドリフトに起因する歪を補償しうるように歪補償係数を更新する場合と比較して、歪補償係数２１９ａの更新頻度を抑制することができる。
つまり、増幅器５０からのフィードバック信号に基づいて、Ｉｄｑドリフトに起因する歪を補償しうるように歪補償係数を更新する場合、Ｉｄｑドリフトによる歪に追従するために高頻度で歪補償係数を更新する必要がある。
【００６８】
これに対して本実施形態では、第２プレディストータ２１Ｂが、Ｉｄｑドリフトに起因する第２歪を打ち消す成分を有する歪補償信号ｕを出力し、第２歪に対する歪補償を行うので、増幅器５０からのフィードバック信号による更新を高頻度で行わずとも、Ｉｄｑドリフトに起因する第２歪に対する歪補償を行うことができる。
この結果、歪補償係数２１９ａの更新頻度を抑制することができる。
【００６９】
また、本実施形態の歪補償装置２０によれば、第１プレディストータ２１Ａによって、Ｉｄｑドリフト等による瞬時的な歪の変化が生じるとき以外の通常動作時の歪を補償しつつ、第２プレディストータ２１Ｂによって、Ｉｄｑドリフト等により生じる歪について歪補償をすることができる。しかも、第１プレディストータ２１Ａが設けられていることで、第２プレディストータ２１Ｂの処理負荷の増大が抑えられ、ハードウェア規模の増大が抑えられる。
【００７０】
なお、本実施形態の第２プレディストータ２１Ｂは、第２補償モデルを用いて、Ｉｄｑドリフトに起因する第２歪を打ち消す成分を有する歪補償信号ｕを生成する場合を示したが、例えば、第２プレディストータ２１Ｂが、Ｉｄｑドリフトに起因する歪の逆特性を示す信号データを記憶しており、補償済信号ｙｔが与えられると、前記信号データを加算器２２に出力するように構成してもよい。
この場合、第２プレディストータ２１Ｂは、増幅器５０からのモニタ信号からＩｄｑドリフトに起因する歪をサンプリングし、サンプリングしたＩｄｑドリフトに起因する歪に基づいて前記信号データの更新を行う。
【００７１】
また、図４の例では、第２プレディストータ２１Ｂは、ワイヤードロジック回路によって構成されているが、第１プレディストータ２１Ａと同様に、歪補償係数の更新に関しては、プロセッサとメモリを有するコンピュータによって構成されていてもよい。この場合、第２プレディストータ２１Ｂにおける係数更新処理は、プロセッサがメモリに記憶されたコンピュータプログラムを実行することにより行われる。
また、図３にて示した、第１プレディストータ２１Ａでは、最小二乗法に基づき正規方程式を解くことで、歪補償係数２１５ａを求めた場合を例示したが、第２プレディストータ２１Ｂと同様に、ＬＳＭによって歪補償係数２１５ａを求めてもよい。
【００７２】
また、本実施形態では、増幅器５０として、ＧａＮ増幅器を用いた場合を例示したが、例えば、ＡｌＮ（窒化アルミニウム）や、ＩｎＮ（窒化インジウム）、これらの混晶系であるＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＧａＮ等の化合物半導体を用いたＨＥＭＴデバイスであってもよい。
【００７３】
［３．付記］
なお、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味、及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７４】
２０  歪補償装置
２１Ａ  第１プレディストータ
２１Ｂ  第２プレディストータ
２２  加算器
３６  カプラ
４０  アップコンバータ
５０  電力増幅器
６０  アンテナ
７０  ダウンコンバータ
１００  無線通信機
１００  通信機
２１０  補償モジュール
２１０  歪補償モジュール
２１１  プロセッサ
２１２  メモリ
２１３  係数更新モジュール
２１４  コンピュータプログラム
２１４ａ  係数更新処理
２１５ａ  歪補償係数
２１５ｂ  サンプルデータ
２１７  補償モジュール
２１８  係数更新モジュール
２１９ａ  歪補償係数
２１９ｂ  サンプルデータ
【図１】
2020031335.tif 000007
【図２】
2020031335.tif 000008
【図３】
2020031335.tif 000009
【図４】
2020031335.tif 000010