(57)【要約】【課題】高いＳＮＲを実現しつつ部品共通化及び削減によって小型化と低消費電力化を実現する。【解決手段】バイアス電圧が印加され音圧変動を電気的なアナログ信号に変換する静電容量型のマイクロホン素子１００と、マイクロホン素子１００から出力する前記アナログ信号を積分する積分器２２０と、積分器２２０の出力信号を所定ビット数のデジタル信号に量子化する量子化器２３０と、量子化器２３０から出力するデジタル信号に対応したバイアス電圧を発生してマイクロホン素子１００に印加する可変バイアス回路２４０とを備える。マイクロホン素子１００から出力するアナログ信号は、音圧変動と可変バイアス回路２４０から入力するバイアス電圧とから決まる信号である。全体でΔΣ変調型Ａ／Ｄ変換器が構成される。【選択図】図１
2020036119.tif 000002
【特許請求の範囲】
【請求項１】
バイアス電圧が印加され音圧変動を電気的なアナログ信号に変換する静電容量型のマイクロホン素子と、該マイクロホン素子から出力する前記アナログ信号を積分する積分器と、該積分器の出力信号を所定ビット数のデジタル信号に量子化し出力信号として出力する量子化器と、該量子化器から出力する前記デジタル信号に対応したバイアス電圧を発生して前記マイクロホン素子に印加する可変バイアス回路とを備え、前記マイクロホン素子から出力する前記アナログ信号は、前記音圧変動と前記可変バイアス回路から入力する前記バイアス電圧とから決まる信号であり、全体でΔΣ変調型Ａ／Ｄ変換器が構成されることを特徴とするデジタルマイクロホン。
【請求項２】
請求項１に記載のデジタルマイクロホンにおいて、
前記可変バイアス回路は、前記量子化器から出力するｎビットのデジタル信号の値に応じて２ｎ個（ｎは１以上の正の整数）の互いに異なる電圧の内から１つの電圧を選択して前記バイアス電圧として出力することを特徴とするデジタルマイクロホン。
【請求項３】
請求項１又は２に記載のデジタルマイクロホンにおいて、
前記積分器が複数縦続接続されることにより高次のΔΣ変調型Ａ／Ｄ変換器として構成され、前記複数縦続接続された積分器のうちの特定の積分器の出力信号を該特定の積分器の１段又は複数段前の積分器の入力側に帰還するフィードバック経路が設けれれていることを特徴とするデジタルマイクロホン。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、静電容量型のマイクロホン素子から出力するアナログ信号をデジタル信号に変換するΔΣ変調型Ａ／Ｄ変換器として構成されるデジタルマイクロホンに関する。
【背景技術】
【０００２】
デジタルマイクロホンとして、図６に示すように、ＭＥＭＳ（Micro Electro Mechanical System)で形成した静電容量型のマイクロホン素子１００と信号処理のための集積回路３００を組み合わせて構成されたものがある（類似のものとして特許文献１参照）。
【０００３】
このデジタルマイクロホンは、集積回路３００のバイアス回路３１０からマイクロホン素子１００に所定のバイアス電圧を供給する。そして、マイクロホン素子１００に入力する音圧の変動による容量変化を電気信号に変換することで電気的なアナログ信号とし、そのアナログ信号を集積回路３００に取り込で低雑音増幅器３２０で増幅した後にΔΣ変調型Ａ／Ｄ変換器３３０でデジタル信号に変換して出力するものである。
【０００４】
ΔΣ変調型Ａ／Ｄ変換器３３０は高ＳＮＲを実現するために用いられる。このΔΣ変調型Ａ／Ｄ変換器３３０は、マイクロホン素子１００の出力信号が入力する加算器３３１、加算器３３１の出力信号を積分する積分器３３２、積分器３３２の出力信号が基準値より低ければ“Ｌ”の信号、高ければ“Ｈ”のデジタル信号を出力する例えば１ビットの量子化器３３３、量子化器３３３の出力するデジタル信号“Ｌ”、“Ｈ”をアナログ信号に変換して加算器３３１に帰還するＤ／Ａ変換器３３４で構成されている。量子化器３３３は１ビットに限らずマルチビットの場合もある。このような構成により、近年のモバイル機器用のマイクロホンの高ＳＮＲ化、小型化、低消費電力化の要請に対応することができる。
【０００５】
ここで、ΔΣ変調型Ａ／Ｄ変換器３３０が高ＳＮＲを実現できる理由を説明する。図６のΔΣ変調型Ａ／Ｄ変換器３３０は図７のようなブロック図で表すことができる。Ｘ（ｚ）を入力信号、Ｙ（ｚ）を出力信号、Ｅ（ｚ）の量子化ノイズとすると、
Ｙ（ｚ）＝Ｚ-1 Ｘ（ｚ）＋（１−Ｚ-1）Ｅ（ｚ）                    （１）
となる。Ｚ-1 は1クロック遅延を示す。ここからノイズ成分のみの伝達関数ＮＴＦ(Noise Transfer Function)を求めると、
ＮＴＦ＝Ｙ（ｚ）／Ｘ（ｚ）＝（１−Ｚ-1）                        （２）
が得られる。
【０００６】
一般的に量子化の際に発生する量子化ノイズＥ（ｚ）は全周波数領域にわたって一様に分布するが、ΔΣ変調の効果によって、量子化ノイズＥ（ｚ）に式（２）のＮＴＦの係数がかかることで、ノイズの分布をより高範囲にシフトさせることが可能となる。これはノイズシェーピングと呼ばれ、低域側の量子化ノイズを抑制して信号帯域の高ＳＮＲを実現することが可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−０４５８４０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、ΔΣ変調型Ｄ／Ａ変換器を構成して式（２）の伝達関数を実現するためには、様々な回路ブロックが必要となり、近年求められる小型化、低消費電力化を実現することが難しい。
【０００９】
本発明の目的は、高いＳＮＲを実現しつつ、部品共通化及び削減によって小型化と低消費電力化を実現したデジタルマイクロホンを提供することである。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、請求項１にかかる発明のデジタルマイクロホンは、バイアス電圧が印加され音圧変動を電気的なアナログ信号に変換する静電容量型のマイクロホン素子と、該マイクロホン素子から出力する前記アナログ信号を積分する積分器と、該積分器の出力信号を所定ビット数のデジタル信号に量子化し出力信号として出力する量子化器と、該量子化器から出力する前記デジタル信号に対応したバイアス電圧を発生して前記マイクロホン素子に印加する可変バイアス回路とを備え、前記マイクロホン素子から出力する前記アナログ信号は、前記音圧変動と前記可変バイアス回路から入力する前記バイアス電圧とから決まる信号であり、全体でΔΣ変調型Ａ／Ｄ変換器が構成されることを特徴とする。
請求項２にかかる発明は、請求項１に記載のデジタルマイクロホンにおいて、前記可変バイアス回路は、前記量子化器から出力するｎビットのデジタル信号の値に応じて２ｎ個（ｎは１以上の正の整数）の互いに異なる電圧の内から１つの電圧を選択して前記バイアス電圧として出力することを特徴とする。
請求項３にかかる発明は、請求項１又は２に記載のデジタルマイクロホンにおいて、前記積分器が複数縦続接続されることにより高次のΔΣ変調型Ａ／Ｄ変換器として構成され、前記複数縦続接続された積分器のうちの特定の積分器の出力信号を該特定の積分器の１段又は複数段前の積分器の入力側に帰還するフィードバック経路が設けれれていることを特徴とする。
【発明の効果】
【００１１】
本発明のデジタルマイクロホンによれば、全体がΔΣ変調型Ａ／Ｄ変換器として構成されるので高いＳＮＲを実現できる。また、マイクロホン素子がΔΣ変調型Ａ／Ｄ変換器の加算器として働くので、加算器が不要となり、さらにＤ／Ａ変換器の役割を可変バイアス回路に統合できる。これによって部品共通化及び削減が可能となってΔΣ変調の特徴である高ＮＳＲを保ったまま小型化と低消費電力化を実現できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施例のデジタルマイクロホンの回路図である。
【図２】本発明の第２実施例のデジタルマイクロホンの回路図である。
【図３】本発明の第３実施例のデジタルマイクロホンの回路図である。
【図４】本発明の第４実施例のデジタルマイクロホンの回路図である。
【図５】本発明の第５実施例のデジタルマイクロホンの回路図である。
【図６】従来のデジタルマイクロホンの回路図である。
【図７】ΔΣ変調型Ａ／Ｄ変換器のブロック図である。
【発明を実施するための形態】
【００１３】
＜第１実施例＞
図１に本発明の第１実施例のデジタルマイクロホンの構成を示す。１００は前記したようにＭＥＭＳで形成した静電容量型のマイクロホン素子である。２００は信号処理のための集積回路であり、マイクロホン素子１００とともに共通のパッケージ（図示せず）に収められる。この集積回路２００は、マイクロホン素子１００の出力信号が入力するバッファ回路２１０、バッファ回路２１０の出力信号を積分する積分器２２０、積分器２２０の出力信号を１ビットのデジタル信号に量子化して出力する量子化器２３０、量子化器２３０で量子化された１ビットのデジタル信号に応じてバイアス電圧を生成してマイクロホン素子１００に印加する可変バイアス回路２４０を備える。
【００１４】
本発明のデジタルマイクロホンの動作は次の通りである。音圧信号はマイクロホン素子１００によって電気的な信号に変換され、集積回路２００に入力される。ここで、静電容量型のマイクロホン素子１００はその出力インピーダンスが高いことから、このままでは積分器２２０に接続することはできないので、インピーダンス変換を行うためにバッファ回路２１０を用いている。このバッファ回路２１０は、ゲイン調整を行うことも可能である。バッファ回路２１０から出力される信号を積分器２２０で積分し、積分器２２０の出力が量子化器２３０によって量子化される。１ビット量子化器を用いれば、積分器２２０の出力が基準値より低ければ“Ｌ”のデジタル信号が、基準値より高ければ“Ｈ”のデジタル信号がＤＯＵＴとして出力されることになる。
【００１５】
従来のΔΣ変調型Ａ／Ｄ変換器では、図６で説明したように量子化器３３３で量子化されたデジタル信号をＤ／Ａ変換器３３４でアナログ信号に変換したものを帰還し、加算器３３１を用いて入力信号（アナログ信号）と帰還信号（アナログ信号）を加算していた。これに対して本発明のΔΣ変調型Ａ／Ｄ変換器では、量子化されたデジタル信号値に応じてバイアス信号を切り換える可変バイアス回路２４０によって擬似的に音圧変動に変換したものをマイクロホン素子１００に帰還し、マイクロホン素子１００を用いて入力信号（音圧変動）と帰還信号（擬似音圧変動）を加算している。つまり、マイクロホン素子１００は、音圧変動を電気的なアナログ信号に変換する他、量子化値に応じた値を入力信号と加算する加算器としても動作している。
【００１６】
本実施例のデジタルマイクロホンによれば、上記したような可変バイアス回路２４０とマイクロホン素子１００によってフィードバックループが構成されるので、前記した式（２）の伝達特性を実現することが可能となる。そして、ΔΣ変調型Ａ／Ｄ変換器が構成されることから高いＳＮＲを実現できる。また、ΔΣ変調型Ａ／Ｄ変換器の加算器としてマイクロホン素子１００を共用するので、差分信号生成用の加算器が不要となり、さらにＤ／Ａ変換器の役割を可変バイアス回路に統合できる。これにより部品共通化及び削減が可能となって小型化と低消費電力化を実現できる。
【００１７】
なお、量子化器２３０は１ビットに限らず２ビット以上のマルチビットの信号を出力するようにすることもできる。また、積分器２２０として、スイッチドキャパシタを用いた離散系と抵抗と容量を用いた連続系が知られているが、どちらを使用してもよい。
【００１８】
＜第２実施例＞
図２に第２実施例のデジタルマイクロホンの構成を示す。本実施例は、図１の可変バイアス回路の具体例の一例を示している。可変バイアス回路２４０は、縦続接続したＮ個のチャージポンプからなる昇圧器２４１＿１、２４１＿２、・・・・・２４１＿Ｎと、セレクタ２４２で構成している。セレクタ２４２は、最終段の昇圧器２４１＿Ｎと最終段から２段前の昇圧器２４１＿Ｎ−２の出力電圧を、量子化器２３０の出力データに応じて切り替えてバイアス電圧として出力する。昇圧器の数Ｎは任意である。
【００１９】
なお、量子化器２３０が２ビット以上のマルチビット信号を出力する場合は、２ｎ個（ｎは２以上の整数）のバイアス電圧を用意しておき、セレクタ２４２によって２ｎ個のバイアス電圧のうちから１つのバイアス電圧が選択されるようにすればよい。
【００２０】
＜第３実施例＞
図３に第３実施例のデジタルマイクロホンの構成を示す。一般的にＭＥＭＳで構成されるマイクロホン素子には、４次のΔΣ型変調器が用いられるので、図３では縦続接続された４つの積分器２２０＿１、２２０＿２、２２０＿３、２２０＿４を使用している。２５０＿１、２５０＿２、２５０＿３、２５０＿４は加算器である。ΔΣ変調型Ａ／Ｄ変換器は積分の回数を増やすほど、つまり次数を高くするほど量子化雑音の抑制効果が大きくなり、低い周波数でのノイズがより抑圧される。
【００２１】
ただし、本発明のデジタルマイクロホンはΔΣ変調型Ａ／Ｄ変換器の次数に依存しないため、次数は要求される仕様によって任意に設定可能である。
【００２２】
＜第４実施例＞
図４に第４実施例のデジタルマイクロホンの構成を示す。ΔΣ変調型Ａ／Ｄ変換器は、ノイズ改善のために、積分器２２０＿２と積分器２２０＿３の間に加算器２５０＿５を挿入して、積分器２２０＿４の積分出力を加算器２５０＿５に帰還させることで、ローカルフィードバックを設けることも可能である。このローカルフィードバックによりＮＴＦに任意のゼロ点を設定することができるため、帯域内のノイズをより高い周波数域に押し出すことが可能となる。ただ、これは素子追加が必要であるため、特性と面積のトレードオフを考慮する必要がある。
【００２３】
＜第５実施例＞
図５に第５実施例のデジタルマイクロホンの構成を示す。本実施例では、ΔΣ変調型Ａ／Ｄ変換器の量子化器２３０で量子化されたデジタル信号を、ＤＳＰ（Digital Signal Processing）２６０に取り込んで、特性補正のための信号処理もしくはフォーマット変換してから出力デジタル信号ＤＯＵＴとして取り出すようにした。フォーマットとしては、例えば、ＰＤＭ(Pulse Density Modulation)フォーマット、Ｉ２Ｓ(Inter-IC Sound)フォーマット、その他のがある。
【符号の説明】
【００２４】
１００：マイクロホン素子
２００：集積回路、２１０：バッファ回路、２２０：積分器、２３０：量子化器、２４０：可変バイアス回路、２５０：加算器、２６０：ＤＳＰ
【図１】
2020036119.tif 000003
【図２】
2020036119.tif 000004
【図３】
2020036119.tif 000005
【図４】
2020036119.tif 000006
【図５】
2020036119.tif 000007
【図６】
2020036119.tif 000008
【図７】
2020036119.tif 000009