(57)【要約】【課題】コア基板上の層間絶縁層における樹脂厚みの均一化【解決手段】電子部品内蔵基板の製造方法は、第１面とその反対の第２面を有し貫通孔が形成されたコア基板を準備することと、貫通孔内に電子部品を配置することと、芯材に樹脂を含浸させてなり、第４面から芯材までの厚みが第３面から芯材までの厚みよりも大きなプリプレグを準備することと、プリプレグを、その第４面がコア基板の第１面側となる向きで、コア基板上に積層することと、プリプレグを加圧および加熱することで層間絶縁層を形成することと、を含み、プリプレグの加圧および加熱時に、プリプレグに含まれる樹脂を貫通孔の側壁と電子部品との隙間に充填させることで、コア基板の第１面上でのプリプレグの第４面から芯材までの厚みと第３面から芯材までの厚みとの差を、積層前のプリプレグにおける第４面から芯材までの厚みと第３面から芯材までの厚みとの差よりも小さくすることを含む。【選択図】図１Ｊ
2020031082.tif 000002
【特許請求の範囲】
【請求項１】
電子部品内蔵基板の製造方法であって、
第１面とその反対の第２面を有し、貫通孔が形成されたコア基板を準備することと、
前記貫通孔内に電子部品を配置することと、
芯材に樹脂を含浸させてなり、第３面とその反対の第４面を有するプリプレグであって、前記第４面から前記芯材までの厚みが前記第３面から前記芯材までの厚みよりも大きなプリプレグを準備することと、
前記プリプレグを、その第４面が前記コア基板の前記第１面側となる向きで、前記コア基板上に積層することと、
前記プリプレグを加圧および加熱することで層間絶縁層を形成することと、を含み、
前記プリプレグの加圧および加熱時に、前記プリプレグに含まれる樹脂を前記貫通孔の側壁と前記電子部品との隙間に充填させることで、前記コア基板の前記第１面上での前記プリプレグの前記第４面から前記芯材までの厚みと前記第３面から前記芯材までの厚みとの差を、積層前の前記プリプレグにおける前記第４面から前記芯材までの厚みと前記第３面から前記芯材までの厚みとの差よりも小さくすることを含む。
【請求項２】
請求項１に記載の電子部品内蔵基板の製造方法において、前記積層前のプリプレグにおいて、前記第４面から前記芯材までの厚みは、前記第３面から前記芯材までの厚みに対して、１．２倍以上１．５倍以下である。
【請求項３】
請求項１または２に記載の電子部品内蔵基板の製造方法において、前記貫通孔の深さは７０μｍ以上である。
【請求項４】
請求項１から３までのいずれか一項に記載の電子部品内蔵基板の製造方法において、前記積層前のプリプレグの厚みは５５μｍ以下である。
【請求項５】
請求項１から４までのいずれか一項に記載の電子部品内蔵基板の製造方法において、前記コア基板の前記第２面上に芯材に樹脂を含浸させてなるプリプレグを積層し、加圧および加熱することで層間絶縁層を形成することをさらに含み、
前記第２面上に積層する前記プリプレグは、積層する前において芯材が厚み方向の略中心にある。
【請求項６】
請求項１に記載の電子部品内蔵基板の製造方法において、さらに、前記コア基板の前記第１面上に形成した前記プリプレグの上に導体層を形成することと、該プリプレグを貫通して導体層と前記電子部品の電極とを接続するビア導体を形成することと、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品をコア基板に内蔵する部品内蔵基板の製造方法に関する。
【背景技術】
【０００２】
近年のプリント配線板の高密度化および低背化の要求に対して、電子部品をコア基板に内蔵するとともにそのコア基板上にビルドアップ層を構築する基板デザインが提案されている。
【０００３】
特許文献１には、
（ａ）表面に回路パターンが形成されたコア基板に貫通ホールを穿孔する段階と、
（ｂ）前記コア基板の一側にテープを付着し、電子素子を前記貫通ホールの内の前記テープが露出された部分に付着する段階と、
（ｃ）前記貫通ホールと前記電子素子との間の空隙の一部に接着剤を充填し、前記電子素子を固定する段階と、
（ｄ）前記テープを除去する段階と、及び
（ｅ）前記コア基板の両側に絶縁剤を一括積層し、前記貫通ホールと前記電子素子との間の空隙のその他の部分を前記絶縁剤で充填する段階と、を含む電子素子内蔵型印刷回路基板の製造方法が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１３１０３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載の方法では、貫通ホールと電子素子との間の空隙の一部に接着剤を充填する手間がかかる。この手間を省くため、コア基板の、テープが貼られていない側に層間絶縁層用の芯材および樹脂からなるプリプレグを積層し、該プリプレグを加圧および加熱することによりプリプレグに含まれる樹脂を貫通ホールと電子素子との間の空隙に充填、硬化させる方法が考えられる。
【０００６】
しかしこの方法の場合、プリプレグの樹脂のうち、主として、芯材に対してコア基板側の樹脂が貫通ホールと電子素子との間に充填されるため、芯材の表面側の樹脂厚みと裏面側の樹脂厚みとが不均一になり易い。その結果、基板を曲げようとする応力が発生する可能性が高まる。
【課題を解決するための手段】
【０００７】
電子部品内蔵基板の製造方法であって、
第１面とその反対の第２面を有し、貫通孔が形成されたコア基板を準備することと、
前記貫通孔内に電子部品を配置することと、
芯材に樹脂を含浸させてなり、第３面とその反対の第４面を有するプリプレグであって、前記第４面から前記芯材までの厚みが前記第３面から前記芯材までの厚みよりも大きなプリプレグを準備することと、
前記プリプレグを、その第４面が前記コア基板の前記第１面側となる向きで、前記コア基板上に積層することと、
前記プリプレグを加圧および加熱することで層間絶縁層を形成することと、を含み、
前記プリプレグの加圧および加熱時に、前記プリプレグに含まれる樹脂を前記貫通孔の側壁と前記電子部品との隙間に充填させることで、前記コア基板の前記第１面上での前記プリプレグの前記第４面から前記芯材までの厚みと前記第３面から前記芯材までの厚みとの差を、積層前の前記プリプレグにおける前記第４面から前記芯材までの厚みと前記第３面から前記芯材までの厚みとの差よりも小さくすることを含む。
【図面の簡単な説明】
【０００８】
【図１Ａ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｂ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｃ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｄ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｅ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｆ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｇ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｈ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｉ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｊ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｋ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｌ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｍ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｎ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｏ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｐ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｑ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｒ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【図１Ｓ】本発明の一実施形態のプリント配線板の製造方法を示す断面図
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施の形態について説明する。図１Ａ〜図１Ｓは、本発明の一実施形態の部品内蔵基板の製造方法を示す断面図である。
【００１０】
図１Ａに示すように、エポキシ樹脂またはＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１０の表裏の両面に、銅箔１２がラミネートされている銅張積層板１４が用意される。
【００１１】
図１Ｂに示すように、銅張積層板１４に絶縁性基材１０のＦ面側からＣＯ２レーザー等のレーザーが照射されてテーパー孔１６ａが穿孔される。
【００１２】
図１Ｃに示すように、銅張積層板１４のうち前述したＦ面側のテーパー孔１６ａの真裏となる位置にＣＯ２レーザー等のレーザーが照射されてテーパー孔１６ｂが穿孔され、それらテーパー孔１６ａ，１６ｂ同士が連通してスルーホール導体用孔１６が形成される。
【００１３】
無電解めっき処理、好ましくは無電解銅めっき処理が行われ、銅箔１２上とスルーホール導体用孔１６の内面に無電解めっき膜（図示せず）が形成される。
【００１４】
図１Ｄに示すように、銅箔１２上の無電解めっき膜上に、所定パターンのめっきレジスト１８が形成される。
【００１５】
電解めっき処理、好ましくは電解銅めっき処理が行われ、図１Ｅに示すように、電解めっきがスルーホール導体用孔１６内に充填されてスルーホール導体２０が形成されるとともに、銅箔１２上の無電解めっき膜（図示せず）のうちめっきレジスト１８から露出している部分に電解めっき膜２２が形成される。
【００１６】
めっきレジスト１８が剥離されるとともに、めっきレジスト１８の下層の無電解めっき膜（図示せず）および銅箔１２が除去され、図１Ｆに示すように、電解めっき膜２２と、残された無電解めっき膜および銅箔１２により、絶縁性基材１０の表裏両面上に導体回路層２４が形成される。Ｆ面側の導体回路層２４とＢ面側の導体回路層２４とがスルーホール導体２０によって接続されている。
【００１７】
図１Ｇに示すように、絶縁性基板に、ルーター又はＣＯ２レーザー等のレーザーによって貫通孔（キャビティ）２６が形成される。これにより、第１面Ｆ１とその反対側の第２面Ｆ２とを有し、貫通孔２６が形成されたコア基板２８が得られる。コア基板２８の厚みおよび貫通孔の深さは、例えば７０μｍ以上である。
【００１８】
図１Ｈに示すように、貫通孔２６の片側が塞がれるように、例えばＰＥＴフィルムからなるテープ３０がコア基板２８の第２面Ｆ２上に貼り付けられる。
【００１９】
図１Ｉに示すように、電子部品３２がマウンター（図示せず）によって貫通孔２６内に収容されるとともに、テープ３０に貼り付けられる。これにより電子部品３２は貫通孔２６内でテープ３０によって仮保持される。貫通孔２６の側壁と電子部品３２との間には隙間が形成されている。図示の断面では、貫通孔２６内に１つの電子部品３２のみ視認されるが、貫通孔２６内には複数の電子部品３２が配置され得る。
【００２０】
図１Ｊに示すように、芯材３４ａに樹脂３４ｂを含浸させてなる、第３面Ｆ３と第４面Ｆ４を有するプリプレグ３４が準備される。芯材３４ａには、ガラス織布（ガラスクロス）、ガラス不織布、アラミド織布、アラミド不織布などが用いられる。樹脂３４ｂには、無機フィラーを含有するエポキシ樹脂などの熱硬化性樹脂が用いられる。プリプレグ３４は、硬化の中間段階であるＢステージの樹脂シートである。コア基板２８に積層する前のプリプレグ３４は、第４面Ｆ４から芯材３４ａまでの厚みｔ（Ｆ４）が第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）よりも大きくなるよう予め形成されている。好ましくは、積層前のプリプレグ３４において、第４面Ｆ４から芯材３４ａまでの厚みｔ（Ｆ４）は、第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）に対して、１．２倍以上１．５倍以下である。積層前のプリプレグ３４の厚み（Ｆ４からＦ３までの距離）は、例えば５５μｍ以下である。なお、コア基板２８に積層する前のプリプレグ３４において「第４面から芯材までの厚み」とは、該プリプレグ３４において格子位置関係にある均等９箇所において測定した第４面Ｆ４から芯材３４ａまでの各距離の平均値を意味する。また、「第３面から芯材までの厚み」についても同様である。
【００２１】
図１Ｋに示すように、コア基板２８の第１面Ｆ１上にプリプレグ３４と銅箔３６が積層された後、プリプレグ３４は加圧および加熱される。プリプレグ３４は、その第４面Ｆ４がコア基板２８の第１面Ｆ１側となる向きでコア基板２８上に積層される。加圧および加熱の際、プリプレグ３４の主として第４面Ｆ４側の樹脂３４ｂは、コア基板２８の貫通孔２６の側壁と電子部品３２との隙間に充填される。プリプレグ３４の樹脂３４ｂは、コア基板２８の第１面Ｆ１上の導体回路層２４間にも充填される。加圧による樹脂流動によって、コア基板２８の第１面Ｆ１上でのプリプレグ３４の第４面Ｆ４、すなわちコア基板２８の第１面Ｆ１側の導体回路層２４の表面から芯材３４ａまでの厚みｔ（Ｆ４）’と第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）’との差は、積層前のプリプレグ３４における第４面Ｆ４から芯材３４ａまでの厚みｔ（Ｆ４）と第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）の差よりも小さくなる。好ましくは、積層かつ加圧後のプリプレグ３４において、コア基板２８の第１面Ｆ１側の導体回路層２４の表面から芯材３４ａまでの厚みｔ（Ｆ４）’と第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）’とは略等しい。この状態でプリプレグ３４を硬化させることで、芯材３４ａの表面側（コア基板２８の反対側）の樹脂厚みｔ（Ｆ３）’と芯材３４ａの裏面側（コア基板２８側）の樹脂厚みｔ（Ｆ４）’とが均一化した層間絶縁層３８が形成される。
【００２２】
図１Ｌに示すように、テープ３０が除去され、コア基板２８の第２面Ｆ２が露出する。
【００２３】
図１Ｍに示すように、コア基板２８の第２面Ｆ２上にコア基板２８の第１面Ｆ１上に積層されたプリプレグ３４と同様の材料からなるプリプレグと銅箔３６が積層される。図ではプリプレグが加圧および加熱によって硬化し層間絶縁層３８となった状態が示されている。加圧によってプリプレグから染み出た樹脂は、コア基板２８の第２面Ｆ２上の導体回路層２４間を埋める。貫通孔２６と電子部品３２との間に隙間が残っている場合には、プリプレグから染み出た樹脂がこの隙間をも充填する。コア基板２８の第２面Ｆ２上に積層するプリプレグは、積層する前の状態において芯材が厚み方向の略中心にあり、つまり芯材の表面側の樹脂厚みと裏面側の樹脂厚みが略等しい。
【００２４】
図１Ｎに示すように、コア基板２８の表裏両面上の銅箔３６および層間絶縁層３８にＣＯ２レーザー等のレーザーが照射されて、複数のビアホール４０が形成される。複数のビアホール４０は、導体回路層２４および電子部品３２に対応した位置に形成される。
【００２５】
層間絶縁層３８に複数のビアホール４０が形成されると、無電解銅めっき等の無電解めっき処理が行われ、銅箔３６上と、ビアホール４０内と、ビアホール４０から露出する導体回路層２４上に無電解めっき膜（図示せず）が形成される。
【００２６】
図１Ｏに示すように、銅箔３６上の無電解めっき膜上に、所定パターンを有するめっきレジスト４２が形成される。
【００２７】
電解銅めっき処理等の電解めっき処理が行われ、図１Ｐに示すように、めっきがビアホール内に充填されてビア導体４４が形成される。加えて、銅箔３６上の無電解めっき膜（図示せず）のうちめっきレジスト４２から露出している部分に電解めっき膜４６が形成される。
【００２８】
図１Ｑに示すように、めっきレジスト４２が剥離されるとともに、めっきレジスト４２の下方の無電解めっき膜（図示せず）および銅箔３６が除去され、電解めっき膜４６と、残された無電解めっき膜および銅箔３６により、コア基板２８の表裏の層間絶縁層３８上に第１層目のビルドアップ導体層４８が形成される。ビルドアップ導体層４８と導体回路層２４とはビア導体４４を介して電気的に接続される。また、ビルドアップ導体層４８と電子部品３２とはビア導体４４を介して電気的に接続される。
【００２９】
図１Ｉ〜図１Ｑを参照して説明した処理と同様の処理により、図１Ｒに示すように、コア基板２８の表裏の第１層目のビルドアップ導体層４８上に第２層目の層間絶縁層５０と第２層目のビルドアップ導体層５２とが形成されて、第２層目のビルドアップ導体層５２と第１層目のビルドアップ導体層４８とがビア導体５４によって接続された状態になる。図示しない変形例の部品内蔵基板は、３層以上のビルドアップ導体層と３層以上の層間絶縁層とを備えていてよい。
【００３０】
図１Ｓに示すように、コア基板２８の表裏の最外層（図示例では第２層目）のビルドアップ導体層５２上にソルダーレジスト層５６が形成される。最外層のビルドアップ導体層５２のうち、ソルダーレジスト層５６に形成された開口５６ａから露出する部分には、ニッケル層、パラジウム層、金層の順に積層された金属膜（図示省略）が形成されてもよい。金属膜の代わりに、ＯＳＰ（プリフラックス）による表面処理を施してもよい。このようにして、実施形態の部品内蔵基板が製造される。
【００３１】
本実施形態の部品内蔵基板の製造方法は、第４面Ｆ４から芯材３４ａまでの厚みｔ（Ｆ４）が第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）よりも大きなプリプレグ３４を準備することと、プリプレグ３４を、その第４面Ｆ４がコア基板２８の第１面Ｆ１側となる向きでコア基板２８上に積層することと、プリプレグ３４を加圧および加熱することで層間絶縁層３８を形成することと、を含んでいる。これにより、プリプレグ３４の加圧および加熱時に、プリプレグ３４の主として第４面Ｆ４側の樹脂３４ａが貫通孔２６の側壁と電子部品３２との隙間に充填されるため、コア基板２８の第１面Ｆ１上でのプリプレグ３４の第４面Ｆ４から芯材３４ａまでの厚みｔ（Ｆ４）と第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）との差が積層前に比べて小さくなり、プリプレグ３４の芯材３４ａの両面側で樹脂厚みが均一化する。深さが７０μｍ以上である深い貫通孔２６を有するコア基板２８、すなわち貫通孔２６と電子部品３２との隙間体積が大きいコア基板２８を用いる場合、本実施形態の効果による恩恵が大きい。また、プリプレグ３４の厚みが５５μｍ以下である薄いプリプレグ、すなわち樹脂３４ａの量が少ないプリプレグ３４を用いる場合、本実施形態の効果による恩恵が大きい。コア基板２８に積層する前のプリプレグ３４において、第４面Ｆ４から芯材３４ａまでの厚みｔ（Ｆ４）を第３面Ｆ３から芯材３４ａまでの厚みｔ（Ｆ３）に対して１．２倍以上１．５倍以上とすると、層間絶縁層３８における芯材３４ａの表面側の樹脂厚みと裏面側の樹脂厚みとの均一化についてより良好な結果が得られる。
【００３２】
本発明は、上記実施形態に限定されず、請求の範囲から逸脱しない範囲で種々の変更、修正、追加が可能である。
【符号の説明】
【００３３】
１０  絶縁性基材
１２  銅箔
１４  銅張積層板
１６  スルーホール導体用孔
１８  めっきレジスト
２０  スルーホール導体
２２  電解めっき膜
２４  導体回路層
２６  貫通孔
２８  コア基板
３０  テープ
３２  電子部品
３４  プリプレグ
３４ａ  芯材
３４ｂ  樹脂
３６  銅箔
３８  層間絶縁層
４０  ビアホール
４２  めっきレジスト
４４  ビア導体
４６  電解めっき膜
４８  ビルドアップ導体層
５０  層間絶縁層
５２  ビルドアップ導体層
Ｆ１  第１面
Ｆ２  第２面
Ｆ３  第３面
Ｆ４  第４面
【図１Ａ】
2020031082.tif 000003
【図１Ｂ】
2020031082.tif 000004
【図１Ｃ】
2020031082.tif 000005
【図１Ｄ】
2020031082.tif 000006
【図１Ｅ】
2020031082.tif 000007
【図１Ｆ】
2020031082.tif 000008
【図１Ｇ】
2020031082.tif 000009
【図１Ｈ】
2020031082.tif 000010
【図１Ｉ】
2020031082.tif 000011
【図１Ｊ】
2020031082.tif 000012
【図１Ｋ】
2020031082.tif 000013
【図１Ｌ】
2020031082.tif 000014
【図１Ｍ】
2020031082.tif 000015
【図１Ｎ】
2020031082.tif 000016
【図１Ｏ】
2020031082.tif 000017
【図１Ｐ】
2020031082.tif 000018
【図１Ｑ】
2020031082.tif 000019
【図１Ｒ】
2020031082.tif 000020
【図１Ｓ】
2020031082.tif 000021