(57)【要約】【課題】残留電圧の有無だけでなく、残留電圧のレベルも確認することができる半導体モジュールを得る。【解決手段】半導体パッケージ１は半導体素子１０，１１を内蔵している。スナバ回路１３は、半導体素子１０，１１に並列に接続されたスナバコンデンサ４及びスナバ抵抗５，６を有する。第１及び第２の発光素子７，８は半導体素子１０の陽極と陰極の間の残留電圧がそれぞれ第１及び第２の電圧以上になると発光する。第１及び第２の電圧は異なる。【選択図】図１
2020031526.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を内蔵した半導体パッケージと、
前記半導体素子に並列に接続されたスナバコンデンサ及びスナバ抵抗を有するスナバ回路と、
前記半導体素子の陽極と陰極の間の残留電圧がそれぞれ第１及び第２の電圧以上になると発光する第１及び第２の発光素子とを備え、
前記第１及び第２の電圧は異なることを特徴とする半導体モジュール。
【請求項２】
前記第１の電圧は１０００Ｖ以上４５００Ｖ未満であり、
前記第２の電圧は１００Ｖ以上１０００Ｖ未満であることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記スナバ回路は前記半導体パッケージに着脱可能な構造であることを特徴とする請求項１又は２に記載の半導体モジュール。
【請求項４】
前記第１及び第２の発光素子の少なくとも１つは前記半導体パッケージに着脱可能な構造であることを特徴とする請求項１又は２に記載の半導体モジュール。
【請求項５】
前記スナバ回路と前記第１及び第２の発光素子が実装された基板を更に備え、
前記基板は、前記半導体パッケージに着脱可能な構造であることを特徴とする請求項１又は２に記載の半導体モジュール。
【請求項６】
前記スナバ回路と前記第１及び第２の発光素子は前記半導体パッケージに内蔵され、
前記第１及び第２の発光素子の発光部は前記半導体パッケージから露出していることを特徴とする請求項１又は２に記載の半導体モジュール。
【請求項７】
半導体素子を内蔵した半導体パッケージと、
前記半導体素子に並列に接続されたスナバコンデンサ及びスナバ抵抗を有するスナバ回路と、
前記半導体パッケージから露出し、前記半導体素子の陽極と陰極の間の残留電圧に応じて発光する発光素子とを備え、
前記半導体パッケージに内蔵された前記半導体素子は、１つのスイッチング素子と、前記スイッチング素子に逆並列に接続された１つのダイオードのみであることを特徴とする半導体モジュール。
【請求項８】
前記半導体素子はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１〜７の何れか１に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、残留電圧に応じて発光する発光素子を備えた半導体モジュールに関する。
【背景技術】
【０００２】
電気を使用した設備は、電圧が印加されて半導体スイッチが通電することにより動作する。メンテナンス又は半導体モジュールの交換等で直接電気回路を調整する必要がある場合、感電防止等の安全上の理由から半導体モジュールの残留電圧の有無の確認が必須である。従来は残留電圧の有無はオシロスコープ等の外部計器により確認していた。しかし、停電等で電源が切れて外部計器が使用できない場合、残留電圧の有無を確認することができなかった。これに対して、スナバコンデンサの電圧が未放電である場合に、スナバコンデンサと並列に接続された発光素子が発光することにより残留電圧の有無を確認できる技術が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１３−１１０８２１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、従来技術では残留電圧が単に所定値以下かどうかを確認することしかできず、残存電圧のレベルを確認することはできなかった。
【０００５】
また、従来技術では主回路のコンデンサに発光素子が取り付けられている。しかし、１つのスイッチング素子と１つのダイオードを内蔵した半導体パッケージごとに発光素子が取り付けられているわけではない。このため、各半導体パッケージの残留電圧の有無を確認することはできなかった。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、第１の目的は残留電圧の有無だけでなく、残留電圧のレベルも確認することができる半導体モジュールを得るものである。第２の目的は１つのスイッチング素子と１つのダイオードを内蔵した半導体パッケージごとに残留電圧の有無を確認することができる半導体モジュールを得る。
【課題を解決するための手段】
【０００７】
第１の発明に係る半導体モジュールは、半導体素子を内蔵した半導体パッケージと、前記半導体素子に並列に接続されたスナバコンデンサ及びスナバ抵抗を有するスナバ回路と、前記半導体素子の陽極と陰極の間の残留電圧がそれぞれ第１及び第２の電圧以上になると発光する第１及び第２の発光素子とを備え、前記第１及び第２の電圧は異なることを特徴とする。
【０００８】
第２の発明に係る半導体モジュールは、半導体素子を内蔵した半導体パッケージと、前記半導体素子に並列に接続されたスナバコンデンサ及びスナバ抵抗を有するスナバ回路と、前記半導体パッケージから露出し、前記半導体素子の陽極と陰極の間の残留電圧に応じて発光する発光素子とを備え、前記半導体パッケージに内蔵された前記半導体素子は、１つのスイッチング素子と、前記スイッチング素子に逆並列に接続された１つのダイオードのみであることを特徴とする。
【発明の効果】
【０００９】
第１の発明では、発光する残留電圧の電圧値が異なる２つの発光素子を設けている。これにより、残留電圧の有無だけでなく、残留電圧のレベルも確認することができる。
【００１０】
第２の発明では、１つのスイッチング素子と１つのダイオードを内蔵した半導体パッケージごとに発光素子が取り付けられているため、半導体パッケージごとに残留電圧の有無を確認することができる。
【図面の簡単な説明】
【００１１】
【図１】実施の形態１に係る半導体モジュールを示す平面図である。
【図２】実施の形態１に係る半導体モジュールを示す側面図である。
【図３】実施の形態１に係る半導体モジュールを示す回路図である。
【図４】基板を取り付けていない半導体パッケージを示す平面図である。
【図５】基板の下面を示す図である。
【図６】実施の形態２に係る半導体モジュールを示す側面図である。
【図７】実施の形態３に係る半導体モジュールを示す側面図である。
【図８】実施の形態４に係る半導体モジュールを示す側面図である。
【図９】実施の形態５に係る半導体モジュールを示す平面図である。
【図１０】実施の形態５に係る半導体モジュールを示す側面図である。
【図１１】実施の形態６に係る半導体モジュールを示す平面図である。
【発明を実施するための形態】
【００１２】
実施の形態に係る半導体モジュールについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
【００１３】
実施の形態１．
図１は、実施の形態１に係る半導体モジュールを示す平面図である。図２は、実施の形態１に係る半導体モジュールを示す側面図である。半導体パッケージ１は＋側電極２と−側電極３を有する。スナバコンデンサ４とスナバ抵抗５，６と第１及び第２の発光素子７，８が基板９に実装されている。この基板９が半導体パッケージ１に取り付けられている。
【００１４】
図３は、実施の形態１に係る半導体モジュールを示す回路図である。半導体パッケージ１は、半導体素子として、１つのスイッチング素子１０と、スイッチング素子１０に逆並列に接続された１つのダイオード１１とを内蔵している。スイッチング素子１０の陽極と陰極がそれぞれ＋側電極２と−側電極３に接続されている。スイッチング素子１０は例えばＩＧＢＴ又はＭＯＳＦＥＴである。半導体パッケージ１の外部にて、スイッチング素子１０とダイオード１１に並列にメインコンデンサ１２が接続される。
【００１５】
スナバコンデンサ４及びスナバ抵抗５，６はスイッチング素子１０及びダイオード１１に並列に接続されている。スナバ回路１３はスナバコンデンサ４及びスナバ抵抗５，６を有する。スナバ抵抗５の抵抗値は１５０ｋΩ程度、スナバ抵抗６の抵抗値は３００ｋΩ程度である。スナバコンデンサ４の容量値はｎＦレベルである。第１の発光素子７はスナバ抵抗５，６に直列に接続されている。第２の発光素子８はスナバ抵抗５に直列に接続されている。
【００１６】
スイッチング素子１０の陽極と陰極の間に残留電圧が存在すると、スナバコンデンサ４に電圧がチャージされ、その電圧値に応じて第１及び第２の発光素子７，８が通電され発光する。第１及び第２の発光素子７，８は残留電圧がそれぞれ第１及び第２の電圧以上になると発光する。第１及び第２の電圧は異なる。第１の発光素子７は高圧用の赤色ＬＥＤであり、第２の発光素子８は中圧用の青色ＬＥＤである。
【００１７】
残留電圧が第１の電圧以上の高圧時には第１及び第２の発光素子７，８の両方が発光する。残留電圧が第２の電圧以上第１の電圧以下の中圧時には第２の発光素子８のみ発光する。残留電圧が第２の電圧より小さい場合又は残留電圧が無い場合には両方とも発光しない。本実施の形態に係る半導体モジュールは、これらの３つの状態を第１及び第２の発光素子７，８の発光パターンで確認することができる状態表示機能を有する。
【００１８】
第１の電圧は、現在の半導体モジュールのスイッチング電圧の上限レベルを考慮し、１０００Ｖ以上４５００Ｖ未満に設定されている。第２の電圧は、１００Ｖ以上１０００Ｖ未満に設定されている。なお、残留電圧の電圧値が１００Ｖ未満の低圧時はスナバコンデンサにチャージされた電圧が問題になることは少ないので、残留電圧のレベルを細かく確認する必要性は無い。
【００１９】
図４は、基板を取り付けていない半導体パッケージを示す平面図である。外部端子１４，１５が半導体パッケージ１の表面に引き出されている。外部端子１４は、半導体パッケージ１の内部において銅バー、ワイヤ等の配線によりスイッチング素子１０の陽極に接続されている。外部端子１５は同様にスイッチング素子１０の陰極に接続されている。
【００２０】
図５は、基板の下面を示す図である。基板９の下面に端子１６，１７が設けられている。端子１６，１７はスナバコンデンサ４、スナバ抵抗５，６及び第１及び第２の発光素子７，８に接続されている。基板９の端子１６，１７はそれぞれ外部端子１４，１５に半田等で接続固定される。これにより、スナバ回路１３と第１及び第２の発光素子７，８はスイッチング素子１０及びダイオード１１に並列に接続される。
【００２１】
以上説明したように、本実施の形態では、発光する残留電圧の電圧値が異なる２つの発光素子を設けている。これにより、残留電圧の有無だけでなく、残留電圧のレベルも確認することができる。
【００２２】
実施の形態２．
図６は、実施の形態２に係る半導体モジュールを示す側面図である。スナバ回路１３は基板１８に実装され、基板１８の裏面の端子１９，２０に接続されている。基板１８の端子１９，２０と外部端子１４，１５は互いに接続可能なプラグ形式になっている。従って、スナバ回路１３は、半導体パッケージ１に対して着脱可能になっている。これにより、必要に応じて半導体パッケージ１にスナバ回路１３を取り付けて状態表示機能を有効にできる。また、最適なスナバ定数のスナバ回路１３を実装した基板１８を製造することによりスナバ回路１３を容易に最適化できる。その他の構成及び効果は実施の形態１と同様である。
【００２３】
実施の形態３．
図７は、実施の形態３に係る半導体モジュールを示す側面図である。第２の発光素子８のピン２１，２２は基板９のコネクタ２３，２４に差し込むことで接続可能である。第１の発光素子７も同様である。従って、第１及び第２の発光素子７，８は、半導体パッケージ１に着脱可能な構造である。これにより、必要に応じて第１及び第２の発光素子７，８を取り付けて状態表示機能を有効にできる。なお、高圧用ＬＥＤのみ又は中圧用ＬＥＤのみでも動作可能であり、用途に応じて必要な個所に第１及び第２の発光素子７，８の一方だけを取り付けてもよい。その他の構成及び効果は実施の形態１と同様である。
【００２４】
実施の形態４．
図８は、実施の形態４に係る半導体モジュールを示す側面図である。スナバ回路１３と第１及び第２の発光素子７，８が基板１８に実装されている。スナバ回路１３と第１及び第２の発光素子７，８は基板１８の裏面の端子１９，２０に接続されている。基板１８の端子１９，２０と外部端子１４，１５は互いに接続可能なプラグ形式になっている。従って、スナバ回路１３と第１及び第２の発光素子７，８が一体となった基板１８は、半導体パッケージ１に対して着脱可能になっている。これにより、必要に応じて基板１８を取り付けて状態表示機能を有効にできる。その他の構成及び効果は実施の形態１と同様である。
【００２５】
実施の形態５．
図９は、実施の形態５に係る半導体モジュールを示す平面図である。図１０は、実施の形態５に係る半導体モジュールを示す側面図である。スナバ回路１３と第１及び第２の発光素子７，８は半導体パッケージ１に内蔵されている。第１及び第２の発光素子７，８の発光部だけが半導体パッケージ１から露出し、残留電圧を表示する。これにより、回路部が保護され、外気にさらされないため、外部要因による回路ショートの可能性が低減する。その他の構成及び効果は実施の形態１と同様である。
【００２６】
実施の形態６．
図１１は、実施の形態６に係る半導体モジュールを示す平面図である。実施の形態１−５では第１及び第２の発光素子７，８が設けられていたが、本実施の形態では１つの発光素子２５だけが設けられている。１つのスイッチング素子１０と１つのダイオード１１を内蔵した半導体パッケージ１ごとに発光素子２５が取り付けられているため、半導体パッケージ１ごとに残留電圧の有無を確認することができる。また、発光素子が１つだけなので外形をコンパクトにできる。その他の構成及び効果は実施の形態１と同様である。
【００２７】
なお、スイッチング素子１０とダイオード１１は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体素子は、耐電圧性と許容電流密度が高いため、小型化できる。この小型化された半導体素子を用いることで、この半導体素子を組み込んだ半導体モジュールも小型化・高集積化できる。また、半導体素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化できるので、半導体モジュールを更に小型化できる。また、半導体素子の電力損失が低く高効率であるため、半導体モジュールを高効率化できる。なお、スイッチング素子１０とダイオード１１の両方がワイドバンドギャップ半導体によって形成されていることが望ましいが、何れか一方がワイドバンドギャップ半導体よって形成されていてもよく、この実施の形態に記載の効果を得ることができる。
【符号の説明】
【００２８】
１  半導体パッケージ、４  スナバコンデンサ、５，６  スナバ抵抗、７  第１の発光素子、８  第２の発光素子、１０  スイッチング素子（半導体素子）、１１  ダイオード（半導体素子）、１３  スナバ回路、１８  基板、２５  発光素子
【図１】
2020031526.tif 000003
【図２】
2020031526.tif 000004
【図３】
2020031526.tif 000005
【図４】
2020031526.tif 000006
【図５】
2020031526.tif 000007
【図６】
2020031526.tif 000008
【図７】
2020031526.tif 000009
【図８】
2020031526.tif 000010
【図９】
2020031526.tif 000011
【図１０】
2020031526.tif 000012
【図１１】
2020031526.tif 000013