(57)【要約】【課題】発振開始時の閉ループによる自励発振の発生を防止できる発振回路、半導体装置、ムーブメントおよび電子機器の提供。【解決手段】発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続されるスイッチとを備える。【選択図】図３
2020036182.tif 000002
【特許請求の範囲】
【請求項１】
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続されるスイッチとを備える
ことを特徴とする発振回路。
【請求項２】
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第１の帰還抵抗の入力側と前記インバーターの入力側との間に接続される第２スイッチと、
前記第２スイッチおよび前記第１の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、
前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備える
ことを特徴とする発振回路。
【請求項３】
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第２の帰還抵抗の入力側と前記直流カットコンデンサーの入力側との間に接続される第２スイッチと、
前記第２スイッチおよび前記第２の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、
前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備える
ことを特徴とする発振回路。
【請求項４】
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続された可変抵抗器で構成される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第１の帰還抵抗に直列に接続される第２スイッチと、
前記第２の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備える
ことを特徴とする発振回路。
【請求項５】
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続された可変抵抗器で構成される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第２の帰還抵抗に直列に接続される第２スイッチと、
前記第１の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備える
ことを特徴とする発振回路。
【請求項６】
発振回路および制御回路を備える半導体装置であって、
前記発振回路は、
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続されるスイッチとを備え、
前記制御回路は、
前記振動子の発振開始時は、前記スイッチを短絡し、
前記発振開始から所定時間経過後に、前記スイッチを開放する
ことを特徴とする半導体装置。
【請求項７】
発振回路および制御回路を備える半導体装置であって、
前記発振回路は、
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第１の帰還抵抗の入力側と前記インバーターの入力側との間に接続される第２スイッチと、
前記第２スイッチおよび前記第１の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、
前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備え、
前記制御回路は、
前記振動子の発振開始時は、前記第１スイッチおよび前記第３スイッチを短絡し、前記第２スイッチおよび前記第４スイッチを開放し、
前記発振開始から所定時間経過後に、前記第１スイッチおよび前記第３スイッチを開放し、前記第２スイッチおよび前記第４スイッチを短絡する
ことを特徴とする半導体装置。
【請求項８】
発振回路および制御回路を備える半導体装置であって、
前記発振回路は、
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第２の帰還抵抗の入力側と前記直流カットコンデンサーの入力側との間に接続される第２スイッチと、
前記第２スイッチおよび前記第２の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、
前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備え、
前記制御回路は、
前記振動子の発振開始時は、前記第１スイッチおよび前記第３スイッチを短絡し、前記第２スイッチおよび前記第４スイッチを開放し、
前記発振開始から所定時間経過後に、前記第１スイッチおよび前記第３スイッチを開放し、前記第２スイッチおよび前記第４スイッチを短絡する
ことを特徴とする半導体装置。
【請求項９】
発振回路および制御回路を備える半導体装置であって、
前記発振回路は、
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続された可変抵抗器で構成される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第１の帰還抵抗に直列に接続される第２スイッチと、
前記第２の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備え、
前記制御回路は、
前記振動子の発振開始時は、前記第１スイッチを短絡し、前記第２スイッチを開放し、前記第３スイッチを短絡状態または開放状態の一方の状態とし、
前記発振開始から所定時間経過後に、前記第１スイッチを開放し、前記第２スイッチを短絡し、前記第３スイッチを短絡状態または開放状態の他方の状態とする
ことを特徴とする半導体装置。
【請求項１０】
発振回路および制御回路を備える半導体装置であって、
前記発振回路は、
振動子に接続される入力端子および出力端子と、
前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、
前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、
前記インバーターに並列に接続された可変抵抗器で構成される第１の帰還抵抗と、
前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、
前記直流カットコンデンサーと並列に接続される第１スイッチと、
前記第２の帰還抵抗に直列に接続される第２スイッチと、
前記第１の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備え、
前記制御回路は、
前記振動子の発振開始時は、前記第１スイッチを短絡し、前記第２スイッチを開放し、前記第３スイッチを短絡状態または開放状態の一方の状態とし、
前記発振開始から所定時間経過後に、前記第１スイッチを開放し、前記第２スイッチを短絡し、前記第３スイッチを短絡状態または開放状態の他方の状態とする
ことを特徴とする半導体装置。
【請求項１１】
請求項６から請求項１０のいずれか一項に記載の半導体装置を備えることを特徴とするムーブメント。
【請求項１２】
請求項６から請求項１０のいずれか一項に記載の半導体装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路、半導体装置、ムーブメントおよび電子機器に関する。
【背景技術】
【０００２】
水晶振動子等の振動子を安定して発振することができ、かつ、発振周波数の変動が少ない発振回路として、特許文献１の図３に示す発振回路が知られている。この発振回路は、振動子と信号路を介して接続される発振インバーターと、発振インバーターの入出力側に接続された第１の帰還抵抗とを含んで構成される。また、振動子の入力端子で発生するリークによる発振停止対策のためにＤＣカットコンデンサーを設けている。ＤＣカットコンデンサーを信号路の入力端子側に設けると、入力端子側の電位がオープン状態に近くなって固定されていないため、湿度等の影響によるリーク電流の発生に伴い寄生容量が変動し、発振周波数が変動する。この発振周波数の変動を防止するため、信号路の入力端子とインバーターの出力端子との間を第２の帰還抵抗で接続している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−９６７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１の発振回路では、水晶振動子による発振の他に、発振インバーターと、第１の帰還抵抗とで閉ループ自励発振が発生するため、適切な発振ができない課題がある。
【課題を解決するための手段】
【０００５】
本発明の発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続されるスイッチとを備えることを特徴とする。
【０００６】
本発明の発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第１の帰還抵抗の入力側と前記インバーターの入力側との間に接続される第２スイッチと、前記第２スイッチおよび前記第１の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備えることを特徴とする。
【０００７】
本発明の発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第２の帰還抵抗の入力側と前記直流カットコンデンサーの入力側との間に接続される第２スイッチと、前記第２スイッチおよび前記第２の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備えることを特徴とする。
【０００８】
本発明の発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続された可変抵抗器で構成される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第１の帰還抵抗に直列に接続される第２スイッチと、前記第２の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備えることを特徴とする。
【０００９】
本発明の発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続された可変抵抗器で構成される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第２の帰還抵抗に直列に接続される第２スイッチと、前記第１の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備えることを特徴とする。
【００１０】
本発明は、発振回路および制御回路を備える半導体装置であって、前記発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続されるスイッチとを備え、前記制御回路は、前記振動子の発振開始時は、前記スイッチを短絡し、前記発振開始から所定時間経過後に、前記スイッチを開放することを特徴とする。
【００１１】
本発明は、発振回路および制御回路を備える半導体装置であって、前記発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第１の帰還抵抗の入力側と前記インバーターの入力側との間に接続される第２スイッチと、前記第２スイッチおよび前記第１の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備え、前記制御回路は、前記振動子の発振開始時は、前記第１スイッチおよび前記第３スイッチを短絡し、前記第２スイッチおよび前記第４スイッチを開放し、前記発振開始から所定時間経過後に、前記第１スイッチおよび前記第３スイッチを開放し、前記第２スイッチおよび前記第４スイッチを短絡することを特徴とする。
【００１２】
本発明は、発振回路および制御回路を備える半導体装置であって、前記発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第２の帰還抵抗の入力側と前記直流カットコンデンサーの入力側との間に接続される第２スイッチと、前記第２スイッチおよび前記第２の帰還抵抗間と、前記インバーターの出力側との間に接続される第３スイッチと、前記第１の帰還抵抗および前記第２の帰還抵抗の出力側と、前記インバーターの出力側との間に接続される第４スイッチとを備え、前記制御回路は、前記振動子の発振開始時は、前記第１スイッチおよび前記第３スイッチを短絡し、前記第２スイッチおよび前記第４スイッチを開放し、前記発振開始から所定時間経過後に、前記第１スイッチおよび前記第３スイッチを開放し、前記第２スイッチおよび前記第４スイッチを短絡することを特徴とする。
【００１３】
本発明は、発振回路および制御回路を備える半導体装置であって、前記発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続された可変抵抗器で構成される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第１の帰還抵抗に直列に接続される第２スイッチと、前記第２の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備え、前記制御回路は、前記振動子の発振開始時は、前記第１スイッチを短絡し、前記第２スイッチを開放し、前記第３スイッチを短絡状態または開放状態の一方の状態とし、前記発振開始から所定時間経過後に、前記第１スイッチを開放し、前記第２スイッチを短絡し、前記第３スイッチを短絡状態または開放状態の他方の状態とすることを特徴とする。
【００１４】
本発明は、発振回路および制御回路を備える半導体装置であって、前記発振回路は、振動子に接続される入力端子および出力端子と、前記入力端子に２つの端子のうちの一方の端子が接続される直流カットコンデンサーと、前記直流カットコンデンサーの他方の端子に入力側が接続され、前記出力端子に出力側が接続されるインバーターと、前記インバーターに並列に接続された可変抵抗器で構成される第１の帰還抵抗と、前記直流カットコンデンサーおよび前記インバーターに並列に接続される第２の帰還抵抗と、前記直流カットコンデンサーと並列に接続される第１スイッチと、前記第２の帰還抵抗に直列に接続される第２スイッチと、前記第１の帰還抵抗の可変抵抗値を短絡状態および開放状態の切替で変更する第３スイッチとを備え、前記制御回路は、前記振動子の発振開始時は、前記第１スイッチを短絡し、前記第２スイッチを開放し、前記第３スイッチを短絡状態または開放状態の一方の状態とし、前記発振開始から所定時間経過後に、前記第１スイッチを開放し、前記第２スイッチを短絡し、前記第３スイッチを短絡状態または開放状態の他方の状態とすることを特徴とする。
【００１５】
本発明のムーブメントは、前記半導体装置を備えることを特徴とする。
本発明の電子機器は、前記半導体装置を備えることを特徴とする。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態の電子時計を示す正面図。
【図２】本発明の実施形態のムーブメントの構成を示すブロック図。
【図３】第１実施形態の発振開始時の発振回路を示す回路図。
【図４】第１実施形態の発振安定時の発振回路を示す回路図。
【図５】第１実施形態の発振回路の制御処理を示すフローチャート。
【図６】第２実施形態の発振開始時の発振回路を示す回路図。
【図７】第２実施形態の発振安定時の発振回路を示す回路図。
【図８】第２実施形態の発振回路の制御処理を示すフローチャート。
【図９】第３実施形態の発振開始時の発振回路を示す回路図。
【図１０】第３実施形態の発振安定時の発振回路を示す回路図。
【図１１】第３実施形態の発振回路の制御処理を示すフローチャート。
【図１２】第４実施形態の発振開始時の発振回路を示す回路図。
【図１３】第４実施形態の発振安定時の発振回路を示す回路図。
【図１４】第５実施形態の発振開始時の発振回路を示す回路図。
【図１５】第５実施形態の発振安定時の発振回路を示す回路図。
【図１６】第１変形例の発振開始時の発振回路を示す回路図。
【図１７】第１変形例の発振安定時の発振回路を示す回路図。
【図１８】第２変形例の発振開始時の発振回路を示す回路図。
【図１９】第２変形例の発振安定時の発振回路を示す回路図。
【図２０】第３変形例の発振開始時の発振回路を示す回路図。
【図２１】第３変形例の発振安定時の発振回路を示す回路図。
【発明を実施するための形態】
【００１７】
以下、本発明の実施形態を図面に基づいて説明する。
［第１実施形態］
電子時計１は、図１に示すように、ユーザーの手首に装着される腕時計であり、外装ケース２と、円板状の文字板３と、図示略のムーブメントで駆動される指針である秒針５、分針６、時針７と、操作部材であるりゅうず８とを備える。なお、日付表示や秒針５は必須では無く、電子時計１としては、日車、曜車等の日付表示用の部材や秒針５を備えないものでもよい。
【００１８】
電子時計１のムーブメントは、CMOS−IC等で構成される半導体装置１０を備える。半導体装置１０は、図２に示すように、発振回路２０と、高周波数用の分周回路１１と、低周波数用の分周回路１２と、駆動回路１３と、定電圧回路１４と、制御回路１５とを備える。駆動回路１３は、ステッピングモーター１６を駆動する回路であり、ステッピングモーター１６は図示略の駆動輪列を介して各秒針５、分針６、時針７を運針する。なお、CMOSは、Complementary Metal Oxide Semiconductorの略語である。
【００１９】
発振回路２０は、振動源である水晶振動子１８を発振させる回路であり、半導体基板上に一体的に形成され、その信号路の入力端子Ｇ、出力端子Ｄに水晶振動子１８が接続されている。
発振回路２０は、図３，４に示すように、インバーター２１と、第１の帰還抵抗２５と、第２の帰還抵抗２６と、直流カットコンデンサー２７と、第１の静電保護回路３１と、第２の静電保護回路３２と、スイッチ５０とを備える。なお、直流カットコンデンサー２７は、以下に説明ではＤＣカットコンデンサー２７と記載する。
インバーター２１は、ＰチャネルのＭＯＳＦＥＴ２２と、ＮチャネルのＭＯＳＦＥＴ２３とで構成される発振インバーターである。ＭＯＳＦＥＴは、Metal-Oxide-Semiconductor Field Effect Transistor の略語である。
【００２０】
第１の帰還抵抗２５は、インバーター２１に対して並列に接続される抵抗であり、インバーター２１を増幅器として機能させる。
第２の帰還抵抗２６は、インバーター２１およびＤＣカットコンデンサー２７に対して並列に接続される。第２の帰還抵抗２６は、図３に示すように、スイッチ５０が短絡されている場合、つまりスイッチ５０がオン状態とされている場合は、ＤＣカットコンデンサー２７をバイパスする信号路を形成し、第１の帰還抵抗２５と並列に接続される。このため、インバーター２１の帰還抵抗は、並列接続された第１の帰還抵抗２５および第２の帰還抵抗２６で構成され、この合成抵抗値をＲとし、第１の帰還抵抗２５の抵抗値をＲ１、第２の帰還抵抗２６の抵抗値をＲ２とすれば、Ｒ＝（Ｒ１×Ｒ２）／（Ｒ１＋Ｒ２）である。Ｒ１＝Ｒ２であれば、Ｒ＝Ｒ１／２である。
第２の帰還抵抗２６は、図４に示すように、スイッチ５０が開放されている場合、つまりスイッチ５０がオフ状態とされている場合は、ＤＣカットコンデンサー２７が設けられることでオープン状態に近くなって電位が固定されない入力端子Ｇの電位を安定化させる回路として機能する。
したがって、第１の帰還抵抗２５の抵抗値Ｒ１と第２の帰還抵抗２６の抵抗値Ｒ２は、前記発振開始時の前記合成抵抗値Ｒの値と、発振安定時の入力端子Ｇの電位レベルと、発振安定時の帰還抵抗値とを考慮して設定すればよい。
【００２１】
ＤＣカットコンデンサー２７は、インバーター２１の入力側と入力端子Ｇとの間に設けられて信号路を直流的に分離する。
第１の静電保護回路３１および第２の静電保護回路３２は、外部からのサージ電圧の侵入を防止する。すなわち、水晶振動子１８は、入力端子Ｇ、出力端子Ｄを介して、発振回路２０に外付けされており、光や湿度の影響等によって入力端子Ｇ、出力端子Ｄに僅かなリークが発生したり、サージ電圧が侵入して内部回路に影響を与える可能性がある。このため、発振回路２０の入力端子Ｇ側の信号ラインに第１の静電保護回路３１を設け、出力端子Ｄ側の信号ラインに第２に静電保護回路３２を設け、サージ電圧の侵入等を防止している。
各静電保護回路３１、３２は、第１の半導体整流素子３１１、３２１と、第２の半導体整流素子３１２、３２２と、保護抵抗３１３、３２３とを備える。第１の半導体整流素子３１１、３２１は、信号路と所定の定電圧ＶＲＥＧとの間に接続され、信号路に侵入する第１の極性の静電圧を前記定電圧ＶＲＥＧ側にバイパスさせる。第２の半導体整流素子３１２、３２２は、信号路と基準電位ＶＳＳとの間に接続され、信号路に侵入する第２の極性の静電圧を前記基準電位ＶＳＳ側へバイパスさせる。
これらにより、外部から侵入したマイナス極性や、プラス極性のサージ電圧は、前記各静電保護回路３１、３２を介してバイパスされ、発振回路２０への侵入が防止される。なお、保護素子としては、前記静電保護回路３１、３２の回路構成に限定されず、静電保護回路３１、３２とは異なる回路構成の保護素子を用いても良い。
図３，４中のＣｇ、Ｃｄは、水晶振動子１８の入力端子Ｇ側の発振容量、出力端子Ｄ側の発振容量をそれぞれ表す。なお、図３，４では、発振容量Ｃｇ、Ｃｄは、基準電位ＶＳＳに接続されているが、定電圧ＶＲＥＧ側に接続するようにしても良い。また、静電保護回路３１、３２は、定電圧ＶＲＥＧと基準電位ＶＳＳとの間に接続されているが、電源電圧ＶＤＤおよび基準電位ＶＳＳの間に接続してもよい。
また、図３，４では、基準電位を低電位側の電源電圧ＶＳＳとしていたが、高電位側の電源電圧ＶＤＤを基準電位とし、低電位側の電源電圧ＶＳＳを定電圧としてもよい。このため、図３、４のＶＲＥＧがＶＤＤとなり、ＶＳＳが定電圧となる。この場合も、発振容量Ｃｇ，Ｃｄは、定電圧ＶＳＳに接続してもよいし、基準電位ＶＤＤに接続してもよい。
【００２２】
発振回路２０の出力側には、波形整形用のＮＡＮＤ回路４０が設けられている。ＮＡＮＤ回路４０は、ＰチャネルのＭＯＳＦＥＴ４１、４２と、ＮチャネルのＭＯＳＦＥＴ４３、４４とを備える一般的なＮＡＮＤ回路である。ＭＯＳＦＥＴ４１、４３のゲートには、発振回路２０から特定の周波数、例えば３２kHz の信号が入力され、ＭＯＳＦＥＴ４２、４４のゲートには所定の制御信号Ｔ、例えばＨレベルの信号Ｔが入力される。このため、ＮＡＮＤ回路４０からは整形されたクロック信号が出力される。
【００２３】
スイッチ５０は、ＤＣカットコンデンサー２７に並列に接続されて、ＤＣカットコンデンサー２７をバイパス可能なスイッチである。本実施形態では、スイッチ５０は、第２の帰還抵抗２６の入力側と、ＤＣカットコンデンサー２７の出力側つまりインバーター２１側とを結ぶ信号線に配置されている。
【００２４】
次に、制御回路１５による発振回路２０の制御処理について、図５のフローチャートを参照して説明する。
制御回路１５は、ステップＳ１で電池交換などによる電源投入が行われると、ステップＳ２でスイッチ５０を短絡する。ステップＳ２の実行により、発振回路２０は、図３に示す状態となる。
次に、制御回路１５は、ステップＳ３を実行し、定電圧回路１４を制御して高電位のＶＲＥＧを発振回路２０に印加する。高電位のＶＲＥＧは、例えば、1.58Ｖである。
次に、制御回路１５は、ステップＳ４を実行し、予め設定した設定時間ｔ１が経過したかを判定する。設定時間ｔ１は、例えば、０．５秒であり、高電位のＶＲＥＧを印加した場合に、水晶振動子１８の発振が安定するのに十分な時間である。水晶振動子１８の発振が安定するまでの設定時間ｔ１は、実験を行うことなどで設定することができる。また、設定時間ｔ１が経過したかの判定は、電源投入から設定時間ｔ１が経過した時点までにＮＡＮＤ回路４０から出力されるクロック信号の数を実験で予め求めておき、ＮＡＮＤ回路４０から出力される信号の数をカウントして設定時間ｔ１を計測することで実行できる。
制御回路１５は、ステップＳ４でＮＯと判定した場合、つまり設定時間ｔ１が経過していない場合は、ステップＳ４の判定処理を継続する。一方、制御回路１５は、ステップＳ４でＹＥＳと判定した場合、ステップＳ５を実行し、定電圧回路１４を制御して低電位のＶＲＥＧの印加に切り替える。低電位のＶＲＥＧは、例えば、0.91Ｖである。
次に、制御回路１５は、ステップＳ６を実行し、スイッチ５０を開放する。
以上により、発振開始時の制御処理が終了し、水晶振動子１８は、安定した発振を継続する。この際、定電圧回路１４は低電位のＶＲＥＧに維持され、スイッチ５０は開放状態に維持される。
なお、ステップＳ２およびステップＳ３の処理は同じタイミングで実行してもよい。同様に、ステップＳ５およびステップＳ６の処理も同じタイミングで実行してもよい。
【００２５】
［第１実施形態の効果］
このような第１実施形態によれば、発振回路２０の発振開始時に、スイッチ５０を短絡してＤＣカットコンデンサー２７をバイパスしているので、閉ループによる自励発振を無くすことができる。このため、自励発振の影響を排除でき、発振回路２０の起動特性を向上できる。
また、スイッチ５０を短絡した場合と、開放した場合とで、帰還抵抗値を変更することができる。すなわち、スイッチ５０を短絡した場合、開放した場合に比べて抵抗値が小さくなる。このため、インバーター２１の能力などにより、発振開始時の帰還抵抗値を、発振が安定した後の帰還抵抗値よりも小さくしたほうが起動特性を向上できる発振回路２０の場合、発振開始時にスイッチ５０を短絡して第１の帰還抵抗２５および第２の帰還抵抗２６を並列に接続して帰還抵抗値を小さくできるので、起動特性をより向上できる。
【００２６】
制御回路１５は、定電圧回路１４を制御し、発振開始時には高電位のＶＲＥＧを発振回路２０に印加しているので、発振回路２０の起動特性を更に向上できる。また、制御回路１５は、設定時間ｔ１経過後に、定電圧回路１４を制御して低電位のＶＲＥＧに切り替えているので、発振が安定した後は印加電圧レベルを低く維持でき、その分、消費電力を低減できる。このため、電子時計１の電源として、一次電池を用いている場合には電池寿命を延ばすことができる。
制御回路１５は、設定時間ｔ１の経過によってＶＲＥＧの電圧切替処理を行っているので、簡単な制御で処理でき、半導体装置１０の大型化も防止できる。すなわち、発振状態を検出する検出回路を組み込み、発振状態を検出して電圧切替処理を行う場合、検出回路を組む込むために半導体装置１０が大型化し、コストも増加する。これに対し、本実施形態のように、設定時間ｔ１によって電圧切替処理を行えば、発振状態の検出回路も不要となり、半導体装置１０の大型化を防止できる。
【００２７】
［第２実施形態］
次に、本発明の第２実施形態について、図６〜８を参照して説明する。なお、第２実施形態において、第１実施形態と同一または同様の構成には同一符号を付し、説明を省略または簡略する。
図６，７に示すように、第２実施形態の発振回路２０Ｂは、第１スイッチ５１、第２スイッチ５２、第３スイッチ５３、第４スイッチ５４を備える点が、第１実施形態の発振回路２０と相違する。発振回路２０Ｂのその他の構成は発振回路２０と同じであるため、説明を省略する。
【００２８】
第１スイッチ５１は、第１実施形態のスイッチ５０と同じく、ＤＣカットコンデンサー２７に並列に接続されている。具体的には、第１スイッチ５１は、第２の帰還抵抗２６の入力側と、ＤＣカットコンデンサー２７の出力側つまりインバーター２１側とを結ぶ信号線に配置されている。
第２スイッチ５２は、第１の帰還抵抗２５の入力側と、インバーター２１の入力側つまりＤＣカットコンデンサー２７およびインバーター２１間とを結ぶ信号線に配置されている。
第３スイッチ５３は、第１の帰還抵抗２５および第２スイッチ５２間と、インバーター２１の出力側とを結ぶ信号線に配置されている。
第４スイッチ５４は、第１の帰還抵抗２５および第２の帰還抵抗２６の出力側と、インバーター２１の出力側とを結ぶ信号線に配置されている。
【００２９】
次に、制御回路１５による発振回路２０Ｂの制御処理について、図８のフローチャートも参照して説明する。なお、図８のフローチャートにおいて、Ｓ１２，Ｓ１６以外のＳ１１、Ｓ１３〜Ｓ１５は、図５のフローチャートのＳ１，Ｓ３〜Ｓ５と同じ処理であるため、説明を簡略する。
制御回路１５は、ステップＳ１１で電池交換などによる電源投入が行われると、ステップＳ１２を実行し、第１スイッチ５１および第３スイッチ５３を短絡し、第２スイッチ５２および第４スイッチ５４を開放し、図６に示す状態に制御する。この場合、第１の帰還抵抗２５および第２の帰還抵抗２６は、直列に接続する。このため、各帰還抵抗２５，２６の抵抗値がＲ１、Ｒ２の場合、インバーター２１に並列に接続される帰還抵抗の抵抗値はＲ１＋Ｒ２となり、Ｒ１＝Ｒ２の場合は、Ｒ１の２倍となる。
次に、制御回路１５は、ステップＳ１３によって、定電圧回路１４を制御して、高電位のＶＲＥＧを発振回路２０Ｂに印加する。
次に、制御回路１５は、ステップＳ１４によって、予め設定した設定時間ｔ１が経過したかを判定し、ステップＳ１４でＮＯと判定した場合は、ステップＳ１４の判定処理を継続する。一方、制御回路１５は、ステップＳ１４でＹＥＳと判定した場合、ステップＳ１５を実行し、定電圧回路１４を制御して低電位のＶＲＥＧの印加に切り替える。
次に、制御回路１５は、ステップＳ１６を実行し、第１スイッチ５１および第３スイッチ５３を開放し、第２スイッチ５２および第４スイッチ５４を短絡し、図７に示す状態に制御する。この場合、第１実施形態でスイッチ５０を開放した状態と同じ回路となる。このため、帰還抵抗は、図６の状態に比べて小さくなる。
以上により、発振開始時の制御処理が終了し、水晶振動子１８は、安定した発振を継続する。この際、定電圧回路１４は低電位のＶＲＥＧに維持され、発振回路２０Ｂは図７の状態、つまり、第１スイッチ５１、第３スイッチ５３は開放状態に維持され、第２スイッチ５２、第４スイッチ５４は短絡状態に維持される。
なお、ステップＳ１２およびステップＳ１３の処理は同じタイミングで実行してもよい。同様に、ステップＳ１５およびステップＳ１６の処理も同じタイミングで実行してもよい。
【００３０】
［第２実施形態の効果］
このような第２実施形態によれば、第１実施形態と同様に、発振回路２０の発振開始時に、第１スイッチ５１を短絡してＤＣカットコンデンサー２７をバイパスしているので、閉ループによる自励発振を無くすことができ、発振回路２０の起動特性を向上できる。
また、発振開始時は図６に示すように帰還抵抗２５および第２の帰還抵抗２６を直列に接続できるため、帰還抵抗値を大きくできる。このため、発振開始時の帰還抵抗値を、発振が安定した後の帰還抵抗値よりも大きくしたほうが起動特性を向上できる場合に適した発振回路２０Ｂを提供できる。
【００３１】
制御回路１５は、第１実施形態と同じく、定電圧回路１４を制御して発振開始時と発振安定後とでＶＲＥＧの電位を切り替えているので、発振回路２０の起動特性の向上と、消費電力を低減とを実現できる。また、制御回路１５は、第１実施形態と同じく、設定時間ｔ１の経過でＶＲＥＧの電圧切替処理を行っているので、簡単な制御で処理でき、半導体装置１０の大型化も防止できる。
【００３２】
［第３実施形態］
次に、本発明の第３実施形態について、図９〜１１を参照して説明する。なお、第３実施形態において、第２実施形態と同一または同様の構成には同一符号を付し、説明を省略または簡略する。
図９，１０に示すように、第３実施形態の発振回路２０Ｃは、第２実施形態の発振回路２０Ｂに対し、第２の帰還抵抗２６Ｃとして可変抵抗器を用いた点と、第３スイッチ５３が第２の帰還抵抗２６Ｃの抵抗値の切替に用いられている点と、第４スイッチ５４を備えていない点が相違する。発振回路２０Ｃのその他の構成は発振回路２０Ｂと同じであるため、説明を省略する。
【００３３】
第１スイッチ５１および第２スイッチ５２は、第２実施形態と同じであるため、説明を省略する。
第３スイッチ５３は、可変抵抗器である第２の帰還抵抗２６Ｃの抵抗値を切り替えるスイッチであり、第３スイッチ５３を開放した場合の第２の帰還抵抗２６Ｃの抵抗値をＲ３、第３スイッチ５３を短絡した場合の第２の帰還抵抗２６Ｃの抵抗値をＲ４とすると、Ｒ３＞Ｒ４に設定されている。
【００３４】
次に、制御回路１５による発振回路２０Ｃの制御処理について、図１１のフローチャートも参照して説明する。なお、図１１のフローチャートにおいて、Ｓ２２，Ｓ２６以外のＳ２１、Ｓ２３〜Ｓ２５は、図８のフローチャートのＳ１１，Ｓ１３〜Ｓ１５と同じ処理であるため、説明を簡略する。
制御回路１５は、ステップＳ２１で電源投入が行われると、ステップＳ２２を実行し、第１スイッチ５１および第３スイッチ５３を短絡し、第２スイッチ５２を開放し、図９に示す状態に制御する。このため、発振開始時の発振回路２０Ｃでは、第１スイッチ５１の短絡によってＤＣカットコンデンサー２７はバイパスされる。また、第２スイッチ５２の開放により第１の帰還抵抗２５が切り離され、第２の帰還抵抗２６Ｃのみが帰還抵抗として機能する。さらに、第３スイッチ５３の短絡により、第２の帰還抵抗２６Ｃの抵抗値はＲ４であり、Ｒ３に比べて低い抵抗値に設定される。
【００３５】
次に、制御回路１５は、ステップＳ２３によって、定電圧回路１４を制御して、高電位のＶＲＥＧを発振回路２０Ｃに印加する。
次に、制御回路１５は、ステップＳ２４によって、予め設定した設定時間ｔ１が経過したかを判定し、ステップＳ２４でＮＯと判定した場合は、ステップＳ２４の判定処理を継続する。一方、制御回路１５は、ステップＳ２４でＹＥＳと判定した場合、ステップＳ２５を実行し、定電圧回路１４を制御して低電位のＶＲＥＧの印加に切り替える。
次に、制御回路１５は、ステップＳ２６を実行し、第１スイッチ５１および第３スイッチ５３を開放し、第２スイッチ５２を短絡し、図１０に示す状態に制御する。この場合、第１実施形態でスイッチ５０を開放した状態と同じ回路となる。このため、第１の帰還抵抗２５の抵抗値がＲ１であり、Ｒ１＝Ｒ３であれば、帰還抵抗値は、図９の状態に比べて大きくなる。
以上により、発振開始時の制御処理が終了し、水晶振動子１８は、安定した発振を継続する。この際、定電圧回路１４は低電位のＶＲＥＧに維持され、発振回路２０Ｃは図１０の状態、つまり、第１スイッチ５１、第３スイッチ５３は開放状態に維持され、第２スイッチ５２は短絡状態に維持される。
なお、ステップＳ２２およびステップＳ２３の処理は同じタイミングで実行してもよい。同様に、ステップＳ２５およびステップＳ２６の処理も同じタイミングで実行してもよい。
【００３６】
［第３実施形態の効果］
このような第３実施形態によれば、第２実施形態と同様の効果がある上、以下のような効果もある。
発振開始時は、図９に示すように、第１の帰還抵抗２５を切り離し、さらに、第３スイッチ５３を短絡して第２の帰還抵抗２６Ｃを小さい抵抗値Ｒ４に切り替えている。このため、発振開始時の帰還抵抗値を、発振安定時の帰還抵抗値に比べて小さくした方が起動特性を向上できる場合に適した発振回路２０Ｃを提供できる。
【００３７】
［第４実施形態］
次に、本発明の第４実施形態について、図１２〜１３を参照して説明する。なお、第４実施形態において、第３実施形態と同一または同様の構成には同一符号を付し、説明を省略または簡略する。
図１２，１３に示すように、第４実施形態の発振回路２０Ｄは、第３実施形態の発振回路２０Ｃに対し、発振開始時には第３スイッチ５３を開放し、設定時間ｔ１経過後の発振安定時には第３スイッチ５３を短絡する点が相違し、その他の構成は第３実施形態と同じであるため、説明を省略する。
なお、第４実施形態のフローチャートは図示を省略するが、第３実施形態の図１１のフローチャートにおけるステップＳ２２、Ｓ２６のみを以下のように変更したものである。すなわち、ステップＳ２２では、第１スイッチ５１を短絡し、第２スイッチ５２および第３スイッチ５３を開放し、ステップＳ２６では、第１スイッチ５１を開放し、第２スイッチ５２および第３スイッチ５３を短絡することになる。
なお、第３実施形態と同じく、ステップＳ２２およびステップＳ２３の処理は同じタイミングで実行してもよい。同様に、ステップＳ２５およびステップＳ２６の処理も同じタイミングで実行してもよい。
【００３８】
制御回路１５は、発振回路２０Ｄの発振開始時には、図１２に示すように、第１スイッチ５１を短絡し、第２スイッチ５２および第３スイッチ５３を開放する。このため、発振開始時の発振回路２０Ｄでは、第１スイッチ５１の短絡によってＤＣカットコンデンサー２７はバイパスされる。また、第２スイッチ５２の開放により第１の帰還抵抗２５が切り離され、第２の帰還抵抗２６Ｃのみが帰還抵抗として機能する。さらに、第３スイッチ５３の開放により、第２の帰還抵抗２６Ｃの抵抗値はＲ３であり、Ｒ４に比べて高い抵抗値に設定される。
【００３９】
制御回路１５は、発振開始から設定時間ｔ１の経過後は、図１３に示すように、第１スイッチ５１を開放し、第２スイッチ５２および第３スイッチ５３を短絡する。この場合、第２の帰還抵抗２６の抵抗値はＲ４であり、Ｒ３に比べて低い抵抗値に設定される。
【００４０】
［第４実施形態の効果］
このような第４実施形態によれば、第３実施形態と同様の効果がある上、以下のような効果もある。
発振開始時は、図１２に示すように、第２スイッチ５２を開放し、第１の帰還抵抗２５を切り離し、さらに、第３スイッチ５３を開放して第２の帰還抵抗２６ＣをＲ４に比べて高い抵抗値Ｒ３に設定している。このため、発振開始時の帰還抵抗値を、発振安定時の帰還抵抗値に比べて大きくした方が起動特性を向上できる場合に適した発振回路２０Ｄを提供できる。また、発振安定時の第２の帰還抵抗２６Ｃの抵抗値を、可変抵抗によって設定できる。
【００４１】
［第５実施形態］
次に、本発明の第５実施形態について、図１４、１５を参照して説明する。なお、第５実施形態において、第２実施形態と同一または同様の構成には同一符号を付し、説明を省略または簡略する。
図１４，１５に示すように、第５実施形態の発振回路２０Ｅは、各スイッチ５１〜５４の配置位置が第２実施形態の発振回路２０Ｂと相違し、その他の構成や制御処理は第２実施形態と同じであるため、説明を省略する。
【００４２】
発振回路２０Ｅにおいて、第１スイッチ５１は、ＤＣカットコンデンサー２７と並列に設けられてＤＣカットコンデンサー２７をバイパス可能である点で発振回路２０Ｂと同じである。また、第４スイッチ５４は、第１の帰還抵抗２５および第２の帰還抵抗２６の出力側と、インバーター２１の出力側との間に設けられている点で発振回路２０Ｂと同じである。
一方、発振回路２０Ｅにおいて、第２スイッチ５２は、第２の帰還抵抗２６の入力側とＤＣカットコンデンサー２７の入力側との間に設けられている。第３スイッチ５３は、第２の帰還抵抗２６および第２スイッチ５２間と、インバーター２１の出力側との間に設けられている。
【００４３】
第５実施形態では、制御回路１５は、第２実施形態の図８に示すフローチャートと同じ制御を行う。すなわち、発振回路２０Ｅの発振開始時には、図１４に示すように、第１スイッチ５１および第３スイッチ５３を短絡し、第２スイッチ５２および第４スイッチ５４を開放する。このため、発振開始時の発振回路２０Ｅでは、第１スイッチ５１の短絡によってＤＣカットコンデンサー２７はバイパスされる。また、第３スイッチ５３が短絡され、第２スイッチ５２および第４スイッチ５４が開放されるため、インバーター２１の入力側および出力側間で、第１の帰還抵抗２５および第２の帰還抵抗２６が直列に接続され、帰還抵抗値がＲ１＋Ｒ２と高くなる。
【００４４】
制御回路１５は、発振開始から設定時間ｔ１の経過後つまり発振安定時は、図１５に示すように、第１スイッチ５１および第３スイッチ５３を開放し、第２スイッチ５２および第４スイッチ５４を短絡する。この場合、第１実施形態でスイッチ５０を開放した状態と同じ回路となる。このため、帰還抵抗は、図１４の状態に比べて小さくなる。
なお、第２実施形態と同じく、ステップＳ１２およびステップＳ１３の処理は同じタイミングで実行してもよい。同様に、ステップＳ１５およびステップＳ１６の処理も同じタイミングで実行してもよい。
【００４５】
［第５実施形態の効果］
このような第５実施形態によれば、第２実施形態と同様の効果が得られる。
【００４６】
［他の実施形態］
なお、本発明は前述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
［第１変形例］
例えば、前記第３実施形態では、第２スイッチ５２は、ＤＣカットコンデンサー２７およびインバーター２１間と、第１の帰還抵抗２５の入力側との間に配置されていたが、図１６および図１７に示す発振回路２０Ｆのように、第１の帰還抵抗２５の出力側に第２スイッチ５２を配置してもよい。すなわち、発振開始時に第１の帰還抵抗２５を切り離す第２スイッチ５２は、第１の帰還抵抗２５に直列に接続されていればよい。したがって、図９、１０に示すように、第１の帰還抵抗２５の入力側に第２スイッチ５２を直列に接続してもよいし、図１６、１７に示すように、第１の帰還抵抗２５の出力側に第２スイッチ５２を直列に接続してもよい。つまり、第２スイッチ５２は、短絡時には前記第１の帰還抵抗２５をインバーター２１に並列に接続し、開放時には第１の帰還抵抗２５を切り離して帰還抵抗として機能させない。
第１変形例の発振回路２０Ｆによれば、第３実施形態と同様に、発振開始時は、図１６に示すように、第１の帰還抵抗２５を切り離し、さらに、第３スイッチ５３を短絡して第２の帰還抵抗２６Ｃを小さい抵抗値Ｒ４に切り替えている。このため、発振開始時の帰還抵抗値を、発振安定時の帰還抵抗値に比べて小さくした方が起動特性を向上できる場合に適した発振回路２０Ｆを提供できる。
【００４７】
なお、第１変形例に対し、第３スイッチ５３の短絡および開放の順番を逆に制御してもよい。すなわち、発振回路２０Ｆの発振開始時には、第１スイッチ５１を短絡し、第２スイッチ５２および第３スイッチ５３を開放し、発振安定時には、第１スイッチ５１を開放し、第２スイッチ５２および第３スイッチ５３を短絡してもよい。
この場合、第４実施形態と同様に、発振開始時は、第２スイッチ５２を開放して第１の帰還抵抗２５を切り離し、さらに、第３スイッチ５３を開放して第２の帰還抵抗２６ＣをＲ４に比べて高い抵抗値Ｒ３に設定している。このため、発振開始時の帰還抵抗値を、Ｒ４に比べて高い抵抗値Ｒ３に設定した方が起動特性を向上できる場合に適した発振回路を提供できる。
【００４８】
［第２変形例］
また、図１８、１９に示す発振回路２０Ｇのように、第１の帰還抵抗２５Ｃを可変抵抗器で構成し、第２の帰還抵抗２６に第２スイッチ５２を直列に接続し、第１の帰還抵抗２５Ｃの可変抵抗値を切り替える第３スイッチ５３を設けてもよい。第３スイッチ５３を開放した場合の第１の帰還抵抗２５Ｃの抵抗値をＲ５、第３スイッチ５３を短絡した場合の第１の帰還抵抗２５Ｃの抵抗値をＲ６とすると、Ｒ５＞Ｒ６に設定されている。
制御回路１５は、発振回路２０Ｇの発振開始時には、図１８に示すように、第１スイッチ５１を短絡し、第２スイッチ５２および第３スイッチ５３を開放する。また、制御回路１５は、発振回路２０Ｇの発振安定時には、図１９に示すように、第１スイッチ５１を開放し、第２スイッチ５２および第３スイッチ５３を短絡する。
第２変形例の発振回路２０Ｇによれば、発振安定時は、図１９に示すように、第１の帰還抵抗２５Ｃを可変抵抗値Ｒ６に調整できるため、インバーター２１の能力に応じて設定できる。
【００４９】
［第３変形例］
第２変形例に対し、図２０および図２１に示す発振回路２０Ｈのように、第２の帰還抵抗２６に直列に接続される第２スイッチ５２の位置を、第２の帰還抵抗２６の出力端子Ｄ側に接続してもよい。この第３変形例においても、第２変形例と同じ作用効果が得られる。
さらに、第２変形例および第３変形例に対し、第３スイッチ５３の短絡および開放の順番を逆に制御してもよい。すなわち、発振回路２０Ｇ、２０Ｈの発振開始時には、第１スイッチ５１および第３スイッチ５３を短絡し、第２スイッチ５２を開放し、発振安定時には、第１スイッチ５１および第３スイッチ５３を開放し、第２スイッチ５２を短絡してもよい。
【００５０】
前記各実施形態の発振回路２０、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈは、電子時計１のムーブメントに組み込まれていたが、発振回路が組み込まれる各種電子機器などに広く利用できる。特に、発振回路２０、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈを有する半導体装置１０として構成でき、消費電力も低減できるため、電池駆動の小型の電子機器に好適である。
また、前記各実施形態では、制御回路１５で定電圧回路１４を制御し、発振開始時には高い電圧のＶＲＥＧを印加し、発振安定時には、前記高い電圧よりも低い電圧のＶＲＥＧを印加していたが、発振開始時と発振安定時とでＶＲＥＧのレベルを切り替えなくてもよい。具体的には、例えば、第１実施形態では、ステップＳ３において所定のＶＲＥＧを印加し、ステップＳ５の工程を実施しない。特に、本発明では、発振開始時と発振安定時とで、インバーター２１の帰還抵抗値を変更して起動特性を向上させているので、発振開始時のＶＲＥＧの電圧Ｖを発振安定時と同じレベルに設定しても正常に発振させることができる。
発振回路としては、前記実施形態の回路に限定されず、発振開始時にＤＣカットコンデンサー２７をバイパスするスイッチを備えていればよい。さらに、発振開始時と、発振安定時に、帰還抵抗値を切り替えることができるスイッチを備えていることが好ましい。
前記各実施形態や各変形例では、可変抵抗である帰還抵抗２６Ｃ、２５Ｃに設けられた第３スイッチ５３は、帰還抵抗２６Ｃ、２５Ｃの入力側に接続されていたが、帰還抵抗２６Ｃ、２５Ｃの出力側に接続してもよい。
【符号の説明】
【００５１】
１…電子時計、１０…半導体装置、１１…分周回路、１２…分周回路、１３…駆動回路、１４…定電圧回路、１５…制御回路、１８…水晶振動子、２０、２０Ｂ、２０Ｃ、２０Ｄ、２０Ｅ、２０Ｆ、２０Ｇ、２０Ｈ…発振回路、２１…インバーター、２５…第１の帰還抵抗、２６、２６Ｃ…第２の帰還抵抗、２７…ＤＣカットコンデンサー、３１…第１の静電保護回路、３２…第２の静電保護回路、４０…ＮＡＮＤ回路、５０…スイッチ、５１…第１スイッチ、５２…第２スイッチ、５３…第３スイッチ、５４…第４スイッチ、Ｇ…入力端子、Ｄ…出力端子。
【図１】
2020036182.tif 000003
【図２】
2020036182.tif 000004
【図３】
2020036182.tif 000005
【図４】
2020036182.tif 000006
【図５】
2020036182.tif 000007
【図６】
2020036182.tif 000008
【図７】
2020036182.tif 000009
【図８】
2020036182.tif 000010
【図９】
2020036182.tif 000011
【図１０】
2020036182.tif 000012
【図１１】
2020036182.tif 000013
【図１２】
2020036182.tif 000014
【図１３】
2020036182.tif 000015
【図１４】
2020036182.tif 000016
【図１５】
2020036182.tif 000017
【図１６】
2020036182.tif 000018
【図１７】
2020036182.tif 000019
【図１８】
2020036182.tif 000020
【図１９】
2020036182.tif 000021
【図２０】
2020036182.tif 000022
【図２１】
2020036182.tif 000023