(57)【要約】【課題】回路一体型の振動デバイスを容易に薄型化することのできる振動デバイスの製造方法を提供する。【解決手段】振動デバイスの製造方法は、振動素子を収納するように半導体基板と蓋体とを接合する接合工程と、半導体基板にビアを形成するビア形成工程と、接合工程よりも後に、半導体基板を薄型化する半導体基板薄型化工程と、半導体基板薄型化工程とは別工程であり、接合工程よりも後に、蓋体を薄型化する蓋体薄型化工程と、を含んでいる。【選択図】図１
2020036262.tif 000002
【特許請求の範囲】
【請求項１】
第１主面側に回路が配置され、前記第１主面と表裏の関係にある第２主面側に外部電極が配置されている半導体基板と、
前記第１主面と前記第２主面との間を貫通し、前記外部電極と前記回路とを電気的に接続するビアと、
前記半導体基板の前記第１主面側に配置されている振動素子と、
前記半導体基板との間に前記振動素子を収納するように、前記半導体基板に接合されている蓋体と、を有する振動デバイスの製造方法であって、
前記振動素子を収納するように前記半導体基板と前記蓋体とを接合する接合工程と、
前記半導体基板に前記ビアを形成するビア形成工程と、
前記接合工程よりも後に、前記半導体基板を薄型化する半導体基板薄型化工程と、
前記半導体基板薄型化工程とは別工程であり、前記接合工程よりも後に、前記蓋体を薄型化する蓋体薄型化工程と、を含んでいることを特徴とする振動デバイスの製造方法。
【請求項２】
前記半導体基板薄型化工程よりも後に、前記外部電極を形成する電極形成工程を含んでいる請求項１に記載の振動デバイスの製造方法。
【請求項３】
前記蓋体薄型化工程は、前記電極形成工程よりも後に行われる請求項２に記載の振動デバイスの製造方法。
【請求項４】
前記ビア形成工程は、前記半導体基板と前記蓋体とを接合する前に、前記第１主面に開口する有底の非貫通ビアを形成する工程と、
前記半導体基板薄型化工程において、前記第２主面側に前記非貫通ビアが露出するまで前記半導体基板を前記第２主面側から薄型化する工程と、を含んでいる請求項１ないし３のいずれか１項に記載の振動デバイスの製造方法。
【請求項５】
前記ビア形成工程は、前記半導体基板薄型化工程よりも後に行われ、前記第２主面側から前記第１主面と前記第２主面とを貫通する前記ビアを形成する請求項１ないし３のいずれか１項に記載の振動デバイスの製造方法。
【請求項６】
前記接合工程では、前記半導体基板と前記蓋体とを直接接合する請求項１ないし５のいずれか１項に記載の振動デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振動デバイスの製造方法に関するものである。
【背景技術】
【０００２】
特許文献１には、水晶ウエハを一対のガラスウエハで挟み込んだ構成の振動デバイスが開示されている。このような振動デバイスは、水晶ウエハを一対のガラスウエハで挟み込んだ後に一対のガラスウエハをそれぞれサンドブラスト加工等によって薄型化することにより製造される。
【０００３】
また、特許文献２には、水晶振動板をガラス製のウエハとガラス製の上蓋部材とで挟みこんだ構成の振動デバイスが開示されている。このような振動デバイスは、水晶振動板をウエハと上蓋部材とで挟み込むと共にこれらを金属の接合材で接合した後にウエハを薄型化することにより製造される。
【０００４】
また、特許文献３には、ガラス製のベース基板と、ベース基板に固定された圧電振動片と、圧電振動片を覆うようにベース基板に陽極接合されたガラス製のリッドと、を有する振動デバイスが開示されている。このような振動デバイスは、ベース基板に圧電振動片を固定し、リッドをベース基板に陽極接合した後にベース基板およびリッドの研磨代をそれぞれ除去することにより製造される。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−１８０１６９号公報
【特許文献２】国際公開第２０１０／０７９８０３号
【特許文献３】特開２０１２−２０５２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、いずれの文献にも、ベース基板（特許文献１の一方のガラスウエハ、特許文献２のガラス製のウエハ、特許文献３のベース基板）として半導体ウエハを利用した構成については何ら開示がされていない。さらには、半導体ウエハに回路を形成して、回路一体型の振動デバイスとすることについても開示されていない。したがって、これら特許文献１〜３では、回路一体型の振動デバイスを薄型化するための手段については不明である。
【課題を解決するための手段】
【０００７】
本発明の一態様は、第１主面側に回路が配置され、前記第１主面と表裏の関係にある第２主面側に外部電極が配置されている半導体基板と、
前記第１主面と前記第２主面との間を貫通し、前記外部電極と前記回路とを電気的に接続するビアと、
前記半導体基板の前記第１主面側に配置されている振動素子と、
前記半導体基板との間に前記振動素子を収納するように、前記半導体基板に接合されている蓋体と、を有する振動デバイスの製造方法であって、
前記振動素子を収納するように前記半導体基板と前記蓋体とを接合する接合工程と、
前記半導体基板に前記ビアを形成するビア形成工程と、
前記接合工程よりも後に、前記半導体基板を薄型化する半導体基板薄型化工程と、
前記半導体基板薄型化工程とは別工程であり、前記接合工程よりも後に、前記蓋体を薄型化する蓋体薄型化工程と、を含んでいる振動デバイスの製造方法である。
【０００８】
本発明の一態様では、前記半導体基板薄型化工程よりも後に、前記外部電極を形成する電極形成工程を含んでいることが好ましい。
【０００９】
本発明の一態様では、前記蓋体薄型化工程は、前記電極形成工程よりも後に行われることが好ましい。
【００１０】
本発明の一態様では、前記ビア形成工程は、前記半導体基板と前記蓋体とを接合する前に、前記第１主面に開口する有底の非貫通ビアを形成する工程と、
前記半導体基板薄型化工程において、前記第２主面側に前記非貫通ビアが露出するまで前記半導体基板を前記第２主面側から薄型化する工程と、を含んでいることが好ましい。
【００１１】
本発明の一態様では、前記ビア形成工程は、前記半導体基板薄型化工程よりも後に行われ、前記第２主面側から前記第１主面と前記第２主面とを貫通する前記ビアを形成することが好ましい。
【００１２】
本発明の一態様では、前記接合工程では、前記半導体基板と前記蓋体とを直接接合することが好ましい。
【図面の簡単な説明】
【００１３】
【図１】本発明の第１実施形態に係る振動デバイスを示す平面図である。
【図２】図１中のＡ−Ａ線断面図である。
【図３】図１中のＢ−Ｂ線断面図である。
【図４】振動素子を上面側から見たときの下面を示す透過平面図である。
【図５】振動デバイスの製造工程を示す図である。
【図６】振動デバイスの製造方法を説明するための断面図である。
【図７】振動デバイスの製造方法を説明するための断面図である。
【図８】振動デバイスの製造方法を説明するための断面図である。
【図９】振動デバイスの製造方法を説明するための断面図である。
【図１０】振動デバイスの製造方法を説明するための断面図である。
【図１１】振動デバイスの製造方法を説明するための断面図である。
【図１２】図５に示す製造工程で製造した場合の蓋体の形状を示す断面図である。
【図１３】図５に示す製造方法で製造していない場合の蓋体の形状を示す断面図である。
【図１４】本発明の第２実施形態に係る振動デバイスの製造工程を示す図である。
【図１５】振動デバイスの製造方法を説明するための断面図である。
【図１６】振動デバイスの製造方法を説明するための断面図である。
【図１７】振動デバイスの製造方法を説明するための断面図である。
【図１８】振動デバイスの製造方法を説明するための断面図である。
【図１９】振動デバイスの製造方法を説明するための断面図である。
【図２０】振動デバイスの製造方法を説明するための断面図である。
【図２１】本発明の第３実施形態に係る振動デバイスを示す断面図である。
【発明を実施するための形態】
【００１４】
以下、本発明の一態様の振動デバイスの製造方法を添付図面に示す実施形態に基づいて詳細に説明する。
【００１５】
＜第１実施形態＞
図１は、本発明の第１実施形態に係る振動デバイスを示す平面図である。図２は、図１中のＡ−Ａ線断面図である。図３は、図１中のＢ−Ｂ線断面図である。図４は、振動素子を上面側から見たときの下面を示す透過平面図である。なお、図４は、説明のため振動素子の上面側に配置された励振電極９２２および引出配線９２６を省略した図である。図５は、振動デバイスの製造工程を示す図である。図６ないし図１１は、それぞれ、振動デバイスの製造方法を説明するための断面図である。図１２は、図５に示す製造工程で製造した場合の蓋体の形状を示す断面図である。図１３は、図５に示す製造方法で製造していない場合の蓋体の形状を示す断面図である。
【００１６】
また、水晶の結晶軸をＸ軸（電気軸）、Ｙ軸（機械軸）およびＺ軸（光軸）として説明する。なお図１〜図４に示すＺ’軸およびＹ’軸は、Ｘ軸回りに反時計方向に所定の角度回転させたＺ軸およびＹ軸である。
【００１７】
まず、本発明の振動デバイスの製造方法により製造される振動デバイスの例として、振動デバイス１について説明する。図１および図２に示すように、振動デバイス１は、パッケージ２と、パッケージ２内に収容された振動素子９と、を有している。
【００１８】
−パッケージ−
パッケージ２は、半導体基板３と、半導体基板３に接合された蓋体４と、を有し、これらが接合されて内部に気密な収納空間Ｓが形成されている。収納空間Ｓの雰囲気は、特に限定されないが、本実施形態では減圧状態、好ましくは真空状態となっている。収納空間Ｓを減圧状態とすることにより、振動素子９の発振効率が向上する。
【００１９】
図２に示すように、蓋体４は、上部が天板部４３を構成している。また、蓋体４は、下面に開放する凹部４１を有し、この凹部４１内に振動素子９を収納するようにして半導体基板３の上面３１に接合されている。また、半導体基板３および蓋体４は、それぞれ、単結晶シリコン基板で構成され、半導体基板３と蓋体４とは、直接接合されている。なお、直接接合は、特に常温活性化接合のことを言う。常温活性化接合とは、まず、半導体基板３の接合面および蓋体４の接合面をそれぞれイオンビームの照射によって活性化し、半導体基板３および蓋体４の活性化した接合面同士、すなわち、接合部分Ｑを貼り合せ、圧力を加えることにより半導体基板３と蓋体４とを接合する方法である。このような接合方法によれば、加熱処理やアニールを行わず、室温にて接合するため、パッケージ２の熱歪みを低減することができる。また、例えば、接着剤等の別材料を介在しないため、パッケージ２の低背化を図ることができる。また、真空中で半導体基板３と蓋体４とを接合することにより、接合と同時に収納空間Ｓを真空とすることができる。また、アウトガスが発生するおそれもなく、収納空間Ｓの減圧状態を維持することができる。また、窒素やアルゴン等の不活性ガス中で半導体基板３と蓋体４とを接合することにより、接合と同時に不活性ガスが充填された収納空間Ｓを形成することができる。
【００２０】
なお、半導体基板３と蓋体４との接合方法は、直接接合に限定されず、例えば、接着剤、金属製の接合膜等を介して接合してもよい。また、半導体基板３としては、特に限定されず、例えば、ゲルマニウム、セレン化亜鉛、硫化カドミウム、酸化亜鉛、ヒ化ガリウム、リン化インジウム、窒化ガリウム、炭化ケイ素等で構成された半導体基板を用いることができる。また、蓋体４としても、特に限定されず、例えば、シリコン基板以外の半導体基板を用いてもよいし、各種金属材料（合金を含む）で構成された金属基板、各種ガラス材料で構成されたガラス基板等を用いてもよい。
【００２１】
ここで、半導体基板３および蓋体４は、双方共にＰ型（ポジティブ型）であるかまたは双方共にＮ型（ネガティブ型）であることが好ましい。このように、半導体基板３および蓋体４を同じ型とすることにより、半導体基板３と蓋体４との間にｐｎ接合部分が形成されず、半導体基板３と蓋体４とを容易に同電位とすることができる。そのため、例えば、半導体基板３および蓋体４をＧＮＤ等の固定電位とすれば、シールド効果が得られ、外乱の影響を低減することができる。ただし、これに限定されず、半導体基板３および蓋体４は、互いに異なる型の半導体であってもよい。
【００２２】
半導体基板３は、第１主面である上面３１と、第２主面である下面３２と、を有している。上面３１と下面３２とは、表裏の関係となっている。また、半導体基板３の上面３１側には、回路８が形成されている。具体的には半導体基板３の上面３１が能動面３１０となっており、この能動面３１０には回路８に含まれる図示しない回路要素が形成されている。さらに、能動面３１０上には、例えば酸化シリコンで構成された絶縁層と、前記回路要素と電気的に接続され、アルミニウム等の金属材料で構成された配線層と、からなる積層体８１が設けられている。
【００２３】
回路８としては特に限定されないが、本実施形態の回路８は、振動素子９を駆動するための電気回路であり、例えば、周囲の温度を検知する感温素子、振動素子９の温度特性を補償する温度補償データを格納するとともにその温度補償データに基づいて振動素子９の振動特性を温度変化に応じて補正する温度補償回路、温度補償回路に接続され、所定の発振出力を生成する発振回路等が含まれている。そして、発振回路で生成された発振出力は、例えば、クロック信号等の基準信号として利用される。つまり、振動デバイス１を発振器として用いることができる。
【００２４】
なお、前記回路要素や積層体８１は、半導体基板３と蓋体４との接合部分Ｑと重ならないように形成されている。これにより、前記回路要素や積層体８１によって半導体基板３と蓋体４との直接接合が阻害されることを抑制することができる。
【００２５】
また、図２および図３に示すように、積層体８１上には回路８と電気的に接続されている一対の内部電極５１、５２と、配線電極５７、５８と、が配置されている。図示しないが、内部電極５１、５２および配線電極５７、５８は、それぞれ、回路８と電気的に接続されている。また、半導体基板３の下面３２には一対の外部電極５３、５４が配置されている。外部電極５３は、例えば、振動素子９に駆動電圧を印加するための端子であり、外部電極５４は、例えば、発振回路で生成された発振出力を出力するための端子である。なお、この他にも、例えば、テスト用の外部電極、発振のＯＮ／ＯＦＦ切り換え用の外部電極等を備えていてもよい。
【００２６】
また、半導体基板３には、その厚さ方向、すなわち、上面３１と下面３２との間を貫通する貫通電極としてのビア５５、５６が形成されており、ビア５５によって配線電極５７と外部電極５３とが電気的に接続され、ビア５６によって配線電極５８と外部電極５４とが電気的に接続されている。つまり、配線電極５７、５８およびビア５５、５６を介して外部電極５３、５４と回路８とが電気的に接続されている。
【００２７】
−振動素子−
図１および図４に示すように、振動素子９は、半導体基板３の上面３１側に、この上面３１と離間して配置されている。また、振動素子９は、平面視形状が長方形の板状をなす振動片９１と、振動片９１に配置された電極９２と、を有している。振動片９１は、厚み滑り振動をする水晶素板である。本実施形態では、振動片９１としてＡＴカットと呼ばれるカット角で切り出された水晶素板を用いている。なお、ＡＴカットとは、水晶の結晶軸であるＸ軸（電気軸）とＺ軸（光軸）とを含む平面をＸ軸回りにＺ軸から反時計方向に約３５度１５分程度回転させて得られる主面を有するように切り出すことを言う。なお、以下では、Ｘ軸回りに反時計方向に約３５度１５分程度回転させたＺ軸およびＹ軸（機械軸）をＺ’軸およびＹ’軸とする。また、以下では、説明の便宜上、Ｘ軸方向のプラス側を「先端」または「先端側」とも言い、Ｘ軸方向のマイナス側を「基端」または「基端側」とも言う。
【００２８】
電極９２は、振動片９１の下面の先端側に偏って配置された励振電極９２１と、振動片９１の上面の先端側に偏って、励振電極９２１と対向配置された励振電極９２２と、振動片９１の下面の基端部にＺ’方向に並んで配置された接続電極９２３、９２４と、励振電極９２１と接続電極９２３とを電気的に接続する引出配線９２５と、励振電極９２２と接続電極９２４とを電気的に接続する引出配線９２６と、を有している。
【００２９】
図２に示すように、このような振動素子９は、下面を半導体基板３側に向けて収納空間Ｓに収納されている。また、振動素子９は、固定部材としての一対の金属バンプＢ１、Ｂ２を介して半導体基板３に固定されている。金属バンプＢ１は、内部電極５１と接続電極９２３とに接触しており、振動素子９を半導体基板３に固定すると共に、内部電極５１と接続電極９２３とを電気的に接続している。金属バンプＢ２は、内部電極５２と接続電極９２４とに接触しており、振動素子９を半導体基板３に固定すると共に、内部電極５２と接続電極９２４とを電気的に接続している。
【００３０】
なお、金属バンプＢ１、Ｂ２としては、特に限定されず、例えば、金バンプ、銀バンプ、銅バンプ、アルミニウムバンプ、はんだバンプ等を用いることができる。また、固定部材としては、金属バンプＢ１、Ｂ２に限定されず、例えば、導電性の接着剤を用いてもよい。ただし、アウトガスの発生を防止できる観点から、本実施形態のような金属バンプＢ１、Ｂ２を用いることが好ましい。
【００３１】
以上、振動素子９について説明したが、振動素子９としては、図示の構成に限定されない。例えば、本実施形態の振動素子９では、振動片９１が平板状をなしているが、例えば、振動部が突出した「メサ型」であってもよいし、振動部が凹んだ「逆メサ型」であってもよい。また、ＡＴカットに替えてＢＴカットの振動片９１を用いてもよい。また、本実施形態の振動素子９は、厚みすべり型の振動素子であるが、その他、２本の振動腕を有し、これらが互いに接近・離間を繰り返して振動する面内屈曲振動型の振動素子であってもよい。
【００３２】
また、振動片９１は、水晶に限定されず、例えば、ニオブ酸リチウム、タンタル酸リチウム、チタン酸ジルコン酸鉛、四ホウ酸リチウム、ランガサイト、ニオブ酸カリウム、リン酸ガリウム、ガリウム砒素、窒化アルミニウム、酸化亜鉛、チタン酸バリウム、チタン酸鉛、ニオブ酸ナトリウムカリウム、ビスマスフェライト、ニオブ酸ナトリウム、チタン酸ビスマス、チタン酸ビスマスナトリウム等の水晶以外の圧電体材料を用いてもよい。また、振動片９１は、例えば、シリコン等の圧電体材料以外の材料を用いてもよい。この場合は、例えば、振動片９１に圧電素子を形成し、通電により圧電素子を伸縮させることにより、振動片９１を振動させる構成とすることができる。
【００３３】
−振動デバイスの製造方法−
次に、上述の振動デバイス１の製造方法について説明する。振動デバイス１の製造方法は、図５に示すように、半導体基板３に非貫通ビアＶ１、Ｖ２を形成する非貫通ビア形成工程Ｓ１１と、半導体基板３に振動素子９を搭載する振動素子搭載工程Ｓ１２と、半導体基板３に蓋体４を接合する接合工程Ｓ１３と、半導体基板３を薄型化する半導体基板薄型化工程Ｓ１４と、半導体基板３の下面３２に外部電極５３、５４を形成する電極形成工程Ｓ１５と、蓋体４を薄型化する蓋体薄型化工程Ｓ１６と、個片化工程Ｓ１７と、を含んでいる。また、非貫通ビア形成工程と半導体基板薄型化工程とによりビア形成工程が構成されている。以下、このような製造方法について詳細に説明する。
【００３４】
［非貫通ビア形成工程Ｓ１１］
まず、図６に示すように、シリコン基板からなり、その上面３１側に予め複数の回路８が形成された半導体基板３を準備する。なお、図６には、説明のために複数の回路８のうちの１つのみを示し、他の回路８を省略する。なお、ここで準備する半導体基板３は、図２に示す完成品となった状態での半導体基板３よりも厚い。これにより、半導体基板３の強度が高くなり、後の工程の際、半導体基板３が破損し難くなるため、製造時のハンドリングが向上する。次に、例えば、ドライエッチング、特にボッシュ法によって積層体８１の上面に開口する有底の凹部３３、３４を形成する。このように、有底の凹部３３、３４としておくことにより、例えば、貫通孔を形成する場合と比べて掘る深さが浅くなり、本工程の作業時間を短縮することができる。ただし、凹部３３、３４の形成方法は、特に限定されず、例えば、ウェットエッチング、レーザー加工等によって形成してもよい。
【００３５】
次に、図７に示すように、例えば、電界めっきに代表されるめっき法によって、凹部３３、３４内に非貫通ビアＶ１、Ｖ２を形成すると共に、積層体８１上に内部電極５１、５２（図示せず）および配線電極５７、５８を形成する。これにより、非貫通ビアＶ１、Ｖ２と回路８とが配線電極５７、５８を介して電気的に接続される。ただし、内部電極５１、５２および配線電極５７、５８の形成方法としては、電界めっきに限定されず、例えば、スパッタリング、蒸着等によって形成してもよい。
【００３６】
［振動素子搭載工程Ｓ１２］
次に、振動素子９を準備し、金属バンプＢ１、Ｂ２を介して振動素子９を半導体基板３の上面３１側に固定する。ここで、振動素子９は、振動片９１に電極９２が形成されたものである。
【００３７】
［接合工程Ｓ１３］
次に、シリコン基板で構成された蓋体４を準備し、図８に示すように、真空中において蓋体４を半導体基板３の上面に接合しパッケージ２を形成する。なお、接合方法としては、特に限定されないが、本実施形態では、直接接合、特に常温接合によって接合する。これにより、半導体基板３と蓋体４とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ２の低背化を図ることができ、アウトガスの発生を抑制することもできる。なお、ここで準備する蓋体４は、天板部４３が図２に示す完成品となった状態での蓋体４よりも厚い。これにより、蓋体４の強度が高くなり、後の工程の際、蓋体４が破損し難くなるため、製造時のハンドリングが向上する。
【００３８】
［半導体基板薄型化工程Ｓ１４］
次に、図９に示すように、半導体基板３を、その下面３２側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分（図８中の点線より下側部分）を削除する加工を行い、非貫通ビアＶ１、Ｖ２が下面３２に露出するまで、すなわち、貫通するまで半導体基板３を薄くする。これにより、貫通電極としてのビア５５、５６が形成される。なお、前記研削、研磨の方法としては、特に限定されず、例えば、バックグラインド、ＣＭＰ（化学機械研磨）、ドライポリッシュ等を組み合わせて用いることができる。
【００３９】
［電極形成工程Ｓ１５］
次に、図１０に示すように、半導体基板３の下面３２に、例えば、電界めっきによって外部電極５３、５４を形成する。ただし、外部電極５３、５４の形成方法としては、特に限定されない。
【００４０】
［蓋体薄型化工程Ｓ１６］
次に、図１１に示すように、蓋体４をその上面４０側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分（図１０中の点線より上側部分）を削除する加工を行い、蓋体４の天板部４３を薄くする。このように、外部電極５３、５４を形成した後に、蓋体４を薄型化することにより、外部電極５３、５４を形成する際に蓋体４を厚くしておくことができ、機械的強度が高い状態で外部電極５３、５４を形成することができる。そのため、外部電極５３、５４をより精度よく形成することができる。なお、前記研削、研磨する方法としては、特に限定されず、例えば、バックグラインド、ＣＭＰ（化学機械研磨）、ドライポリッシュ等を組み合わせて用いることができる。
【００４１】
［個片化工程Ｓ１７］
蓋体薄型化工程の後、図１１の切断線Ｌに沿って切断し、個片化された振動デバイス１が得られる。
【００４２】
以上の工程により、振動デバイス１が得られる。このような製造方法は、前述したように、第１主面としての上面３１側に回路８が配置され、上面３１と表裏の関係にある第２主面としての下面３２側に外部電極５３、５４が配置されている半導体基板３と、上面３１と下面３２との間を貫通し、外部電極５３、５４と回路８とを電気的に接続するビア５５、５６と、半導体基板３の上面３１側に配置されている振動素子９と、半導体基板３との間に振動素子９を収納するように、半導体基板３に接合されている蓋体４と、を有する振動デバイス１の製造方法である。そして、このような製造方法は、振動素子９を収納するように半導体基板３と前記蓋体４とを接合する接合工程と、半導体基板３にビア５５、５６を形成するビア形成工程と、接合工程よりも後に、半導体基板３を薄型化する半導体基板薄型化工程と、半導体基板薄型化工程とは別工程であり、接合工程よりも後に、蓋体４を薄型化する蓋体薄型化工程と、を含んでいる。このような製造方法によれば、振動デバイス１のような回路一体型の振動デバイスを容易に薄型化することができる。特に、半導体基板薄型化工程と蓋体薄型化工程とを別工程で行うこと、すなわち、半導体基板３と蓋体４とを同時に薄型化しないこと（本実施形態では、半導体基板３の薄型化が完了した後に、蓋体４を薄型化すること）により、半導体基板３および蓋体４をそれぞれ高精度に薄型化することができる。
【００４３】
また、前述したように、振動デバイス１の製造方法は、半導体基板薄型化工程よりも後に、外部電極５３、５４を形成する電極形成工程を含んでいる。これにより、外部電極５３、５４を容易に形成することができると共に、外部電極５３、５４とビア５５、５６とを容易に電気的に接続することができる。
【００４４】
また、前述したように、振動デバイス１の製造方法では、蓋体薄型化工程は、電極形成工程よりも後に行われる。これにより、外部電極５３、５４を形成する際に蓋体４を厚くしておくことができ、機械的強度が高い状態で外部電極５３、５４を形成することができる。そのため、外部電極５３、５４をより精度よく形成することができる。ただし、蓋体薄型化工程の順序としては、これに限定されず、例えば、電極形成工程よりも前に行われてもよい。
【００４５】
また、前述したように、振動デバイス１の製造方法では、ビア形成工程は、半導体基板３と蓋体４とを接合する前に、上面３１に開口する有底の非貫通ビアＶ１、Ｖ２を形成する工程と、半導体基板薄型化工程において、下面３２側に非貫通ビアＶ１、Ｖ２が露出するまで、すなわち、貫通するまで半導体基板３を下面３２側から薄型化する工程と、を含んでいる。これにより、ビア５５、５６を形成するまで半導体基板３を厚くしておくことができるため、製造時のハンドリングが向上する。
【００４６】
また、前述したように、接合工程では、半導体基板３と蓋体４とを真空中で直接接合する。これにより、半導体基板３と蓋体４とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ２の低背化を図ることができ、アウトガスの発生を抑制することもできる。また、半導体基板３と蓋体４との接合と同時に収納空間Ｓを真空とすることができる。
【００４７】
ここで、上述した製造方法では、半導体基板３と蓋体４とを接合し、その後で、蓋体４を薄型化している。収納空間Ｓが真空状態であることから、図１２に示すように、蓋体４の凹部４１の底面４１０は、収納空間Ｓ内に突出する凸状に湾曲している。一方、蓋体４の上面４０は、研削、研磨等によって平坦な面となっている。つまり、上述した製造方法で製造された振動デバイス１では、蓋体４の天板部４３（凹部４１と平面視で重なる部分）の厚さが縁部から中央部に向けて漸増することになる。これに対して、蓋体４を薄型化した後で、半導体基板３と蓋体４とを接合した場合は、図１３に示すように、底部４３の厚さは、全域でほぼ等しくなり、凹部４１の底面４１０および上面４０が共に収納空間Ｓ内に突出する凸状に湾曲する。
【００４８】
このように、蓋体４の天板部４３の厚さが縁部から中央部に向けて漸増することから、天板部４３を厚くすることができるため、蓋体４の中央部近傍の機械的強度を高めることができる。
【００４９】
また、蓋体薄型化工程後に個片化して得られた振動デバイス１は、蓋体４の平面面積に対する蓋体４の中央部近傍の厚さの比であるアスペクト比が大きくなり、蓋体４の強度が高くなるため、個片化された状態での振動デバイス１のハンドリング性が向上する。
【００５０】
＜第２実施形態＞
図１４は、本発明の第２実施形態に係る振動デバイスの製造工程を示す図である。図１５ないし図２０は、それぞれ、振動デバイスの製造方法を説明するための断面図である。
【００５１】
本実施形態は、振動デバイス１の製造方法の工程が異なること以外は、前述した第１実施形態と同様である。以下の説明では、第２実施形態の振動デバイス１の製造方法に関し、前述した第１実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図１５ないし図２０では、前述した第１実施形態と同様の構成について同一符号を付している。
【００５２】
本実施形態では、振動デバイス１の製造方法は、図１４に示すように、半導体基板３に振動素子９を搭載する振動素子搭載工程Ｓ２１と、半導体基板３に蓋体４を接合する接合工程Ｓ２２と、半導体基板３を薄型化する半導体基板薄型化工程Ｓ２３と、半導体基板３にビア５５、５６を形成するビア形成工程Ｓ２４と、半導体基板３の下面３２に外部電極５３、５４を形成する電極形成工程Ｓ２５と、蓋体４を薄型化する蓋体薄型化工程Ｓ２６と、個片化工程Ｓ２７と、を含んでいる。以下、このような製造方法について詳細に説明する。
【００５３】
［振動素子搭載工程Ｓ２１］
まず、図１５に示すように、シリコン基板からなり、その上面３１側に回路８、内部電極５１、５２（図示せず）および配線電極５７、５８が形成された半導体基板３を準備する。なお、ここで準備される半導体基板３は、完成品となった状態での半導体基板３よりも厚い。これにより、前記と同様に、半導体基板３が破損し難くなり、製造時のハンドリングが向上する。次に、振動素子９を準備し、金属バンプＢ１、Ｂ２を介して振動素子９を半導体基板３の上面３１側に固定する。
【００５４】
［接合工程Ｓ２２］
次に、シリコン基板で構成された蓋体４を準備し、図１６に示すように、蓋体４を半導体基板３の上面に接合し、振動素子９を収納するパッケージ２を形成する。なお、接合方法としては、特に限定されないが、本実施形態では、直接接合、特に常温接合によって接合する。これにより、半導体基板３と蓋体４とを強固に接合することができる。また、接着剤、接合層等を介さないため、パッケージ２の低背化を図ることができ、アウトガスの発生を抑制することもできる。なお、ここで準備される蓋体４は、その天板部４３の部分が完成品となった状態での蓋体４よりも厚い。これにより、前記と同様に、蓋体４の強度が増し、製造時のハンドリングが向上する。
【００５５】
［半導体基板薄型化工程Ｓ２３］
次に、図１７に示すように、半導体基板３をその下面３２側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分を削除する加工を行い、半導体基板３を薄くする。なお、前記研削、研磨の方法としては、特に限定されず、例えば、バックグラインド、ＣＭＰ（化学機械研磨）、ドライポリッシュ等を組み合わせて用いることができる。
【００５６】
［ビア形成工程Ｓ２４、電極形成工程Ｓ２５］
次に、図１８に示すように、例えば、ドライエッチング、特にボッシュ法によって、下面３２側から半導体基板３の上面３１と下面３２とを貫通する貫通孔３５、３６を形成する。貫通孔３５、３６は、配線電極５７、５８と重なるように形成する。ただし、貫通孔３５、３６の形成方法は、特に限定されず、例えば、ウェットエッチングによって形成してもよい。次に、例えば、電界めっきによって貫通孔３５、３６内に貫通電極としてのビア５５、５６を形成すると共に、半導体基板３の下面３２に外部電極５３、５４を形成する。これにより、外部電極５３、５４と回路８とがビア５５、５６および配線電極５７、５８を介して電気的に接続される。ただし、ビア５５、５６および外部電極５３、５４の形成方法としては、電界めっきに限定されず、例えば、スパッタリング、蒸着等によって形成してもよい。
【００５７】
ここで、例えば、配線電極５７、５８を省略してもよい。この場合は、図１９に示すように、まず、貫通孔３５、３６を積層体８１内に形成された配線層８１０と重なるように形成する。次に、電界めっきによって貫通孔３５、３６内にビア５５、５６を形成すると共に、半導体基板３の下面３２に外部電極５３、５４を形成すればよい。
【００５８】
［蓋体薄型化工程Ｓ２６］
次に、図２０に示すように、蓋体４をその上面４０側から、例えば、切削、研削、研磨、エッチング等の方法により不要部分を削除する加工を行い、蓋体４を薄くする。このように、ビア５５、５６および外部電極５３、５４を形成した後に蓋体４を薄型化することにより、ビア５５、５６および外部電極５３、５４を形成する際に蓋体４を厚くしておくことができ、機械的強度が高い状態でビア５５、５６および外部電極５３、５４を形成することができる。そのため、ビア５５、５６および外部電極５３、５４をより精度よく形成することができる。なお、蓋体４を研削、研磨する方法としては、特に限定されず、例えば、バックグラインド、ＣＭＰ（化学機械研磨）、ドライポリッシュ等を組み合わせて用いることができる。
【００５９】
［個片化工程Ｓ２７］
蓋体薄型化工程の後、図２０の切断Ｌに沿って切断し、個片化された振動デバイス１が得られる。
【００６０】
以上により、振動デバイス１が製造される。このように、本実施形態では、ビア形成工程は、半導体基板３を薄型化する半導体基板薄型化工程よりも後に行われ、下面３２側から上面３１と下面３２とを貫通するビア５５、５６を形成する。このように、半導体基板３を薄型化してからビア５５、５６を形成することにより、貫通孔３５、３６の掘り深さを浅くすることができる。そのため、ビア５５、５６の形成が容易となる。
【００６１】
以上のような第２実施形態によっても、前述した第１実施形態と同様の効果を発揮することができる。
【００６２】
＜第３実施形態＞
図２１は、本発明の第３実施形態に係る振動デバイスを示す断面図である。
【００６３】
本実施形態は、振動デバイス１の構成が異なること以外は、前述した第１実施形態と同様である。以下の説明では、第３実施形態の振動デバイス１に関し、前述した第１実施形態との相違点を中心に説明し、同様の事項に関してはその説明を省略する。また、図２１では、前述した第１実施形態と同様の構成について同一符号を付している。
【００６４】
図２１に示すように、本実施形態の振動デバイス１では、半導体基板３と蓋体４との間に、振動素子９が一体形成されている素子基板９０が挟み込まれている。具体的には、素子基板９０は、枠状の支持部９０１と、支持部９０１の内側に位置し、連結部９０２を介して支持部９０１に支持されている振動片９１と、を有し、振動片９１に電極９２が形成されることにより、振動素子９が構成されている。このような素子基板９０は、支持部９０１において接合部材１０を介して半導体基板３と接合されており、支持部９０１において接合部材１１を介して蓋体４と接合されている。なお、本実施形態では、蓋体４は、凹部４１を有さず、単板状をなしている。
【００６５】
このような振動デバイス１についても、前述した第１実施形態および第２実施形態と同様の製造方法によって製造することができる。
【００６６】
以上、本発明の振動デバイスの製造方法を図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物が付加されていてもよい。また、本発明は、前記各実施形態のうちの、任意の２以上の構成を組み合わせたものであってもよい。
【００６７】
また、前述した実施形態では、振動デバイスを発振器に適用した構成について説明したが、これに限定されず、例えば、振動デバイスを加速度、角速度等の物理量を検出可能な物理量センサーに適用してもよい。この場合、振動素子９として、駆動振動モードと、受けた物理量に応じて励振される検出振動モードとを有する素子を用い、回路８を、振動素子９を駆動振動モードで駆動させるための駆動回路と、振動素子９の検出振動モードから得られる信号に基づいて物理量を検出する検出回路と、を有する構成とすればよい。
【符号の説明】
【００６８】
１…振動デバイス、１０…接合部材、１１…接合部材、２…パッケージ、３…半導体基板、３１…上面、３１０…能動面、３２…下面、３３、３４…凹部、３５、３６…貫通孔、４…蓋体、４０…上面、４１…凹部、４１０…底面、４３…天板部、５１、５２…内部電極、５３、５４…外部電極、５５、５６…ビア、５７、５８…配線電極、８…回路、８１…積層体、８１０…配線層、９…振動素子、９０…素子基板、９０１…支持部、９０２…連結部、９１…振動片、９２…電極、９２１、９２２…励振電極、９２３、９２４…接続電極、９２５、９２６…引出配線、Ｂ１、Ｂ２…金属バンプ、Ｑ…接合部分、Ｓ…収納空間、Ｖ１、Ｖ２…非貫通ビア
【図１】
2020036262.tif 000003
【図２】
2020036262.tif 000004
【図３】
2020036262.tif 000005
【図４】
2020036262.tif 000006
【図５】
2020036262.tif 000007
【図６】
2020036262.tif 000008
【図７】
2020036262.tif 000009
【図８】
2020036262.tif 000010
【図９】
2020036262.tif 000011
【図１０】
2020036262.tif 000012
【図１１】
2020036262.tif 000013
【図１２】
2020036262.tif 000014
【図１３】
2020036262.tif 000015
【図１４】
2020036262.tif 000016
【図１５】
2020036262.tif 000017
【図１６】
2020036262.tif 000018
【図１７】
2020036262.tif 000019
【図１８】
2020036262.tif 000020
【図１９】
2020036262.tif 000021
【図２０】
2020036262.tif 000022
【図２１】
2020036262.tif 000023