(57)【要約】【課題】  ＩＲ劣化を抑制することができる積層セラミックコンデンサおよびその製造方法を提供する。【解決手段】  セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、前記２端面から積層チップの前記２端面以外の４面のうち少なくとも１面にかけて形成された下地層と、前記下地層上に形成され、一部が前記少なくとも１面と接触するめっき層と、から形成される１対の外部電極と、異なる端面に露出する内部電極層同士が対向する容量領域と前記少なくとも１面との間に、前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように設けられ、少なくともＮｉを含む金属または合金を主成分とするダミー層と、を備えることを特徴とする積層セラミックコンデンサ。【選択図】  図２
2020031161.tif 000002
【特許請求の範囲】
【請求項１】
セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、
前記２端面から積層チップの前記２端面以外の４面のうち少なくとも１面にかけて形成された下地層と、前記下地層上に形成され、一部が前記少なくとも１面と接触するめっき層と、から形成される１対の外部電極と、
異なる端面に露出する内部電極層同士が対向する容量領域と前記少なくとも１面との間に、前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように設けられ、少なくともＮｉを含む金属または合金を主成分とするダミー層と、
を備えることを特徴とする積層セラミックコンデンサ。
【請求項２】
前記積層チップの上面及び下面と前記容量領域との間に設けられ、前記誘電体層と主成分が同じであるカバー層を備え、
前記下地層は、前記積層チップの積層方向の前記上面及び前記下面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記上面及び前記下面と接触し、
前記ダミー層は、前記カバー層内に形成される、
ことを特徴とする請求項１記載の積層セラミックコンデンサ。
【請求項３】
前記積層方向において、前記積層チップの前記上面又は前記下面と前記ダミー層との距離をＬ１とし、前記ダミー層と前記積層方向の最外層の前記内部電極層との距離をＬ２とした場合に、Ｌ１≧１０μｍおよびＬ２≧１５μｍである、
ことを特徴とする請求項２記載の積層セラミックコンデンサ。
【請求項４】
前記下地層は、前記積層チップの前記２端面以外の２側面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記２側面と接触し、
前記ダミー層は、前記積層チップにおいて積層された複数の前記内部電極層が前記２端面以外の前記２側面に延びた端部を覆うように設けられたサイドマージンに形成される、
ことを特徴とする請求項１〜３のいずれか１項記載の積層セラミックコンデンサ。
【請求項５】
前記積層チップの前記側面と前記ダミー層の外側の端部との距離をＷ１とし、前記内部電極層の前記端部と前記ダミー層の前記内部電極層側の前記端部との距離をＷ２とした場合に、Ｗ１≧１０μｍおよびＷ２≧１５μｍである、
ことを特徴とする請求項４記載の積層セラミックコンデンサ。
【請求項６】
前記ダミー層は、前記積層チップの積層方向において連続して設けられている、
ことを特徴とする請求項４又は５記載の積層セラミックコンデンサ。
【請求項７】
前記下地層はＣｕを主成分とする、
ことを特徴とする請求項１〜６のいずれか１項記載の積層セラミックコンデンサ。
【請求項８】
主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターンを配置する第１工程と、
前記第１工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第２工程と、
主成分セラミック粒子を含む第１のカバーシート上に、Ｎｉを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第２のカバーシートを積層する第３工程と、
前記第２工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第３工程によって得られたカバーシート積層体を配置して焼成する第４工程と、
を含み、
前記第４工程によって得られる積層チップの２端面から前記積層チップの上面及び下面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記上面及び前記下面と接触するめっき層と、から形成される１対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する、
ことを特徴とする積層セラミックコンデンサの製造方法。
【請求項９】
主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターン及びＮｉを含むダミー層形成用ペーストのパターンを配置する第１工程と、
前記第１工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第２工程と、
前記第２工程によって得られたセラミック積層体の積層方向の上面及び下面に主成分セラミック粒子を含むカバーシートを配置して焼成する第３工程と、
を含み、
前記第３工程によって得られる積層チップの２端面から前記積層チップの前記２端面以外の２側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記２側面に接触するめっき層と、から形成される１対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する、
ことを特徴とする積層セラミックコンデンサの製造方法。
【請求項１０】
主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストを配置する第１工程と、
前記第１工程によって得られた積層単位を、前記内部電極層形成用導電ペーストのパターンの配置位置が交互にずれるように複数積層する第２工程と、
主成分セラミック粒子を含む第１のカバーシート上に、Ｎｉを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第２のカバーシートを積層する第３工程と、
前記第２工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第３工程によって得られたカバーシート積層体を配置する第４工程と、
前記第４工程によって得られたセラミック積層体をカットすることによって、前記パターンが１つおきに露出する２端面と、前記パターンの全てが露出する２側面とを形成する第５工程と、
主成分セラミック粒子を含む第１のサイドマージンシート上に、Ｎｉを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第２のサイドマージンシートを積層する第６工程と、
前記第５工程で得られたセラミック積層体の前記２側面に、前記第６工程によって得られたサイドマージン積層体を配置し、積層方向の上面及び下面にカバーシートを配置して焼成する第７工程と、
を含み、
前記第７工程によって得られる積層チップの２端面から前記積層チップの前記２端面以外の２側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記２側面に接触するめっき層と、から形成される１対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する、
ことを特徴とする積層セラミックコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、積層セラミックコンデンサおよびその製造方法に関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、複数の誘電体層と複数の内部電極層とが交互に積層された積層体と、積層体の表面に引き出された内部電極層と導通するように積層体の表面に形成された一対の外部電極とを備えている。外部電極は、下地層上にめっき処理が施されている。めっき処理の際に発生した水素が外部電極近傍に吸蔵された後、素体に拡散してＩＲ（絶縁抵抗）の劣化を引き起こすことが知られている。
【０００３】
特許文献１には、めっき処理後の積層体を熱処理することにより、めっき処理で積層体に含まれた水素を外部へ放出させることが記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−６６７８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記技術では、ＩＲ劣化を十分に抑制することは困難である。
【０００６】
本発明は、上記課題に鑑みなされたものであり、ＩＲ劣化を抑制することができる積層セラミックコンデンサおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係る積層セラミックコンデンサは、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、前記２端面から積層チップの前記２端面以外の４面のうち少なくとも１面にかけて形成された下地層と、前記下地層上に形成され、一部が前記少なくとも１面と接触するめっき層と、から形成される１対の外部電極と、異なる端面に露出する内部電極層同士が対向する容量領域と前記少なくとも１面との間に、前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように設けられ、少なくともＮｉを含む金属または合金を主成分とするダミー層と、を備える。
【０００８】
上記積層セラミックコンデンサにおいて、前記積層チップの上面及び下面と前記容量領域との間に設けられ、前記誘電体層と主成分が同じであるカバー層を備え、前記下地層は、前記積層チップの積層方向の前記上面及び前記下面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記上面及び前記下面と接触し、前記ダミー層は、前記カバー層内に形成されてもよい。
【０００９】
上記積層セラミックコンデンサにおいて、前記積層方向において、前記積層チップの前記上面又は前記下面と前記ダミー層との距離をＬ１とし、前記ダミー層と前記積層方向の最外層の前記内部電極層との距離をＬ２とした場合に、Ｌ１≧１０μｍおよびＬ２≧１５μｍとしてもよい。
【００１０】
上記積層セラミックコンデンサにおいて、前記下地層は、前記積層チップの前記２端面以外の２側面にかけて形成され、前記めっき層は、前記下地層上に形成され一部が前記２側面と接触し、前記ダミー層は、前記積層チップにおいて積層された複数の前記内部電極層が前記２端面以外の前記２側面に延びた端部を覆うように設けられたサイドマージンに形成されてもよい。
【００１１】
上記積層セラミックコンデンサにおいて、前記積層チップの前記側面と前記ダミー層の外側の端部との距離をＷ１とし、前記内部電極層の前記端部と前記ダミー層の前記内部電極層側の端部との距離をＷ２とした場合に、Ｗ１≧１０μｍおよびＷ２≧１５μｍとしてもよい。
【００１２】
上記積層セラミックコンデンサにおいて、前記ダミー層は、前記積層チップの積層方向において連続して設けられていてもよい。
【００１３】
上記積層セラミックコンデンサにおいて、前記下地層はＣｕを主成分としてもよい。
【００１４】
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターンを配置する第１工程と、前記第１工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第２工程と、主成分セラミック粒子を含む第１のカバーシート上に、Ｎｉを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第２のカバーシートを積層する第３工程と、前記第２工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第３工程によって得られたカバーシート積層体を配置して焼成する第４工程と、を含み、前記第４工程によって得られる積層チップの２端面から前記積層チップの上面及び下面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記上面及び前記下面と接触するめっき層と、から形成される１対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する。
【００１５】
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストのパターン及びＮｉを含むダミー層形成用ペーストのパターンを配置する第１工程と、前記第１工程によって得られた積層単位を、前記パターンの配置位置が交互にずれるように複数積層する第２工程と、前記第２工程によって得られたセラミック積層体の積層方向の上面及び下面に主成分セラミック粒子を含むカバーシートを配置して焼成する第３工程と、を含み、前記第３工程によって得られる積層チップの２端面から前記積層チップの前記２端面以外の２側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記２側面に接触するめっき層と、から形成される１対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する。
【００１６】
本発明に係る積層セラミックコンデンサの製造方法は、主成分セラミック粒子を含むグリーンシート上に、内部電極層形成用導電ペーストを配置する第１工程と、前記第１工程によって得られた積層単位を、前記内部電極層形成用導電ペーストのパターンの配置位置が交互にずれるように複数積層する第２工程と、主成分セラミック粒子を含む第１のカバーシート上に、Ｎｉを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第２のカバーシートを積層する第３工程と、前記第２工程によって得られたセラミック積層体の積層方向の上面及び下面に前記第３工程によって得られたカバーシート積層体を配置する第４工程と、前記第４工程によって得られたセラミック積層体をカットすることによって、前記パターンが１つおきに露出する２端面と、前記パターンの全てが露出する２側面とを形成する第５工程と、主成分セラミック粒子を含む第１のサイドマージンシート上に、Ｎｉを含むダミー層形成用ペーストのパターンを配置し、主成分セラミック粒子を含む第２のサイドマージンシートを積層する第６工程と、前記第５工程で得られたセラミック積層体の前記２側面に、前記第６工程によって得られたサイドマージン積層体を配置し、積層方向の上面及び下面にカバーシートを配置して焼成する第７工程と、を含み、前記第７工程によって得られる積層チップの２端面から前記積層チップの前記２端面以外の２側面にかけて形成された下地層と、前記下地層上に形成され一部が前記積層チップの前記２側面に接触するめっき層と、から形成される１対の外部電極の前記めっき層が前記下地層を介さずに前記積層チップと接触する領域と交差するように、前記ダミー層形成用ペーストのパターンを配置する。
【発明の効果】
【００１７】
本発明によれば、ＩＲ劣化を抑制することができる。
【図面の簡単な説明】
【００１８】
【図１】実施形態に係る積層セラミックコンデンサの部分断面斜視図である。
【図２】図２（Ａ）は、積層セラミックコンデンサを上面から見た透視図であり、図２（Ｂ）は、図１のＡ−Ａ線断面図であり、図２（Ｃ）は、図１のＢ−Ｂ線断面図である。
【図３】図３（Ａ）及び図３（Ｂ）は、水素の移動について説明する図である。
【図４】図４は、ダミー層の配置位置について説明するための図である。
【図５】積層セラミックコンデンサの製造方法のフローを例示する図である。
【図６】図６（Ａ）は、変形例に係る積層セラミックコンデンサの部分断面斜視図であり、図６（Ｂ）は、図６（Ａ）のＢ−Ｂ線断面図である。
【図７】変形例に係る積層セラミックコンデンサの製造方法のフローを例示する図である。
【発明を実施するための形態】
【００１９】
以下、図面を参照しつつ、実施形態について説明する。
【００２０】
（実施形態）
図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２（Ａ）は、積層セラミックコンデンサ１００を上面から見た透視図であり、図２（Ｂ）は、図１のＡ−Ａ線断面図であり、図２（Ｃ）は、図１のＢ−Ｂ線断面図である。ここで、図１に示すように、積層セラミックコンデンサ１００の長手方向をＸ方向とし、短手方向をＹ方向とし、高さ方向をＺ方向とする。
【００２１】
図１〜図２（Ｃ）で例示するように、積層セラミックコンデンサ１００は、略直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面（図１では、Ｘ方向において対向する２端面）に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。
【００２２】
積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２が、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。
【００２３】
誘電体層１１と内部電極層１２との積層構造において、積層方向（Ｚ方向）の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。
【００２４】
積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。
【００２５】
内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。内部電極層１２の平均厚みは、例えば、１μｍ以下である。誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３−αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ１-ｘ−ｙＣａｘＳｒｙＴｉ１−ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。誘電体層１１の平均厚みは、例えば、１μｍ以下である。
【００２６】
図２（Ｂ）で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１８と称する。すなわち、容量領域１８は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。
【００２７】
また、図２（Ｃ）で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、積層チップ１０において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。なお、カバー層１３及びサイドマージン１６のことを、容量領域１８の周辺領域と称することもある。
【００２８】
図２（Ｂ）に示すように、外部電極２０ａ，２０ｂは、積層チップ１０の表面に形成された下地層２１上に、めっき層２２が形成された構造を有する。
【００２９】
下地層２１は、特に限定されないが、例えばＮｉおよびＣｕの少なくともいずれか一方を含む金属または合金を主成分とし、下地層２１の緻密化のためのガラス成分を含んでいてもよく、下地層２１の焼結性を制御するための共材を含んでいてもよい。ガラス成分は、Ｂａ，Ｓｒ，Ｃａ，Ｚｎ（亜鉛），Ａｌ（アルミニウム），Ｓｉ（ケイ素），Ｂ（ホウ素）等の酸化物である。共材は、セラミック成分であり、例えば、誘電体層１１が主成分とするセラミック成分である。
【００３０】
めっき層２２は、Ｃｕ，Ｎｉ，Ａｌ，Ｚｎ，Ｓｎなどの金属またはこれらの２以上の合金を主成分とする。めっき層２２は、単一金属成分のめっき層でもよく、互いに異なる金属成分の複数のめっき層でもよい。下地層２１およびめっき層２２は、積層チップ１０の両端面を覆うとともに、４つの側面の少なくともいずれかに延在している。本実施形態においては、下地層２１およびめっき層２２は、積層チップ１０の両端面から４つの側面に延在している。積層チップ１０の２端面が対向する方向（Ｘ方向）において、めっき層２２は下地層２１よりも積層チップ１０の中心近くまで延在しているため、めっき層２２の一部は下地層２１を介さずに積層チップ１０と接触する。
【００３１】
めっき層２２を形成する際に発生し、外部電極２０ａ，２０ｂの近傍（例えば、積層チップ１０とめっき層２２との界面及び下地層２１とめっき層２２との界面）に吸蔵された水素３０は、積層セラミックコンデンサ１００に電圧を印加すると、図３（Ａ）に矢印で示すように、内部電極層１２に向かって移動する。移動した水素３０が内部電極層１２に到達すると、その周囲の誘電体層１１を還元させてしまい、ＩＲの劣化を引き起こす。
【００３２】
そこで、本実施形態に係る積層セラミックコンデンサ１００の積層チップ１０は、図１〜図２（Ｃ）に示すように、外部電極２０ａ，２０ｂの近傍に吸蔵された水素を捕捉するための、少なくともＮｉを含む金属又は合金を主成分とするダミー層１４ａ，１４ｂを容量領域１８の周辺領域に備える。
【００３３】
ダミー層１４ａは、図２（Ｂ）及び図２（Ｃ）に示すように、積層チップ１０の上面／下面と容量領域１８との間に形成されている。つまり、ダミー層１４ａは、カバー層１３内に形成されている。外部電極２０ａ，２０ｂの近傍に貯蔵された水素は、下地層２１を通過することが難しいため、下地層２１が存在しない箇所、すなわち、めっき層２２が下地層２１を介さずに積層チップ１０と接触する領域１７（図２（Ａ）参照）から積層チップ１０に侵入する。そのため、ダミー層１４ａは、積層チップ１０の２端面が対向する方向（Ｘ方向）において、外部電極２０ａ，２０ｂのめっき層２２が下地層２１を介さずに積層チップ１０と接触する領域１７と交差するように延在している。なお、同一のカバー層１３内に形成されたダミー層１４ａは、積層チップ１０の２端面が対向する方向（Ｘ方向）において、互いに離間している。
【００３４】
ダミー層１４ｂは、図２（Ａ）及び図２（Ｃ）に示すように、サイドマージン１６に形成されている。ダミー層１４ｂのＹ方向における幅は、例えば、２０μｍである。また、ダミー層１４ａと同様に、ダミー層１４ｂも積層チップ１０の２端面が対向する方向（Ｘ方向）において、外部電極２０ａ，２０ｂのめっき層２２が下地層２１を介さずに積層チップ１０と接触する領域１７と交差するように延在している。さらに、外部電極２０ａ側に形成されたダミー層１４ｂと、外部電極２０ｂ側に形成されたダミー層１４ｂとは、互いに離間している。
【００３５】
このように、積層チップ１０がダミー層１４ａ，１４ｂを有することにより、図３（Ｂ）に示すように、外部電極２０ａ，２０ｂの近傍に吸蔵された水素３０が積層セラミックコンデンサ１００への電圧印加により移動しても、Ｎｉの水素を吸蔵する性質により、水素３０は、ダミー層１４ａ，１４ｂに捕捉される。捕捉された水素３０は電界強度が低いため、内部電極層１２に向かって移動しない。これにより、内部電極層１２への水素３０の移動が抑制される。したがって、水素３０が内部電極層１２へ到達し、ＩＲが劣化することを抑制できる。
【００３６】
なお、図４に示すように、積層方向（Ｚ方向）において、積層チップ１０の上面（又は下面）とダミー層１４ａとの距離をＬ１とした場合に、Ｌ１≧１０μｍが好ましい。ダミー層１４ａが外部電極２０ａ，２０ｂ（素体表面）に近すぎると、めっき液中から水素を取り込んでしまうためである。また、ダミー層１４ａと積層方向の最外層の内部電極層１２との距離（ダミー層１４ａから容量領域１８までの距離）をＬ２とした場合に、Ｌ２≧１５μｍが好ましい。水素が捕捉された状態のダミー層１４ａが内部電極層１２に近すぎると、捕捉した水素でダミー層１４ａの周辺が還元されてしまい、容量領域１８の絶縁抵抗が劣化しやすくなるためである。
【００３７】
また、図４に示すように、積層チップ１０の側面が対向する方向（Ｙ方向）において、積層チップ１０の側面とダミー層１４ｂの外側（外部電極２０ａ，２０ｂ側）の端部との距離をＷ１とした場合に、Ｗ１≧１０μｍが好ましい。ダミー層１４ｂが外部電極２０ａ，２０ｂ（素体表面）に近すぎると、めっき液中から水素を取り込んでしまうためである。また、内部電極層１２の端部とダミー層１４ｂの内部電極層１２側の端部との距離をＷ２とした場合に、Ｗ２≧１５μｍが好ましい。水素が捕捉された状態のダミー層１４ｂが内部電極層１２に近すぎると、捕捉した水素でダミー層１４ｂの周辺が還元されてしまい、容量領域１８の絶縁抵抗が劣化しやすくなるためである。
【００３８】
本実施形態に係る積層セラミックコンデンサ１００は、セラミックを主成分とする誘電体層１１と、内部電極層１２と、が交互に積層され、積層された複数の内部電極層１２が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップ１０と、２端面から積層チップ１０の２端面以外の４面のうち少なくとも１面にかけて形成された下地層２１と、下地層２１上に形成され、一部が当該少なくとも１面と接触するめっき層２２と、から形成される１対の外部電極２０ａ，２０ｂ、異なる端面に露出する内部電極層１２同士が対向する容量領域１８と少なくとも１面との間に、めっき層２２が下地層２１を介さずに積層チップ１０と接触する領域１７と交差するように設けられ、少なくともＮｉを含む金属または合金を主成分とするダミー層１４ａ，１４ｂと、を備える。これにより、外部電極２０ａ，２０ｂの近傍に吸蔵された水素３０が、積層セラミックコンデンサ１００への電圧印加により移動しても、ダミー層１４ａ，１４ｂが当該水素を捕捉するので、内部電極層１２への水素３０の移動が抑制される。したがって、水素３０が内部電極層１２へ到達し、ＩＲが劣化することを抑制できる。
【００３９】
なお、積層チップ１０の側面が対向する方向（Ｙ方向）において、内部電極層１２の幅よりも、ダミー層１４ａの幅が広い方が好ましい。積層チップ１０の角部から侵入する水素を捕捉できるからである。
【００４０】
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図５は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
【００４１】
（原料粉末作製工程）
まず、誘電体層１１の主成分であるセラミック材料の粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム），Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ，Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。例えば、まず、セラミック材料の粉末に添加化合物を含む化合物を混合して仮焼を行う。続いて、得られたセラミック材料の粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック材料の粉末を調製する。
【００４２】
（積層工程）
次に、得られたセラミック材料の粉末に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み１．０μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。
【００４３】
次に、誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。内部電極層形成用導電ペーストは、内部電極層１２の主成分金属の粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。また、内部電極層形成用導電ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。
【００４４】
また、誘電体グリーンシートの表面に、ダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層１４ｂのパターンを配置する。ダミー層形成用ペーストは、Ｎｉの粉末と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックスラリーと異なるものを使用することが好ましい。ダミー層形成用ペーストには、共材として、誘電体層１１の主成分であるセラミック材料を分散させてもよい。
【００４５】
なお、内部電極層１２のパターン及びダミー層１４ｂのパターンの形成順序は、内部電極層１２のパターンを先に形成した後に、ダミー層１４ｂのパターンを形成してもよいし、その逆でもよい。または、内部電極層１２のパターン及びダミー層１４ｂのパターンを同時に形成してもよい。
【００４６】
次に、内部電極層パターン及びダミー層１４ｂのパターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００〜５００層）だけ積層する。
【００４７】
（カバー層形成工程）
カバーシート上にダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層１４ａのパターンを配置し、別のカバーシートを積層することにより、カバー層１３を形成する。ダミー層形成用ペーストは、ダミー層１４ｂと同じものを用いればよい。積層工程で得られたパターン形成シートの上下にカバー層１３を圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、２５０〜５００℃のＮ２雰囲気中で脱バインダ処理した後に、外部電極２０ａ，２０ｂの下地層となる金属導電ペーストを、カットした積層体の両端面にディップ法等で塗布して乾燥させる。これにより、積層セラミックコンデンサ１００の成型体が得られる。
【００４８】
（焼成工程）
このようにして得られた成型体を、酸素分圧１０−５〜１０−８ａｔｍの還元雰囲気中で１１００〜１３００℃で１０分〜２時間焼成することで、各化合物が焼結して粒成長する（緻密化する）。このようにして、積層セラミックコンデンサ１００が得られる。なお、下地層は、焼成工程後に焼き付けてもよい。
【００４９】
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃〜１０００℃で再酸化処理を行ってもよい。
【００５０】
（めっき処理工程）
その後、めっき処理工程を実施することによって、めっき層２２を下地層２１上に順に形成する。以上の工程を経て、積層セラミックコンデンサ１００が完成する。
【００５１】
本実施形態に係る製造方法によれば、積層方向において積層チップ１０の上面及び下面と積層方向の最外層の内部電極層１２との間に、めっき層２２が下地層２１を介さずに積層チップ１０と接触する領域と交差するように、少なくともＮｉを含む金属または合金を主成分とするダミー層１４ａを設けることができる。さらに、積層チップ１０の２側面が対向する方向において、側面と内部電極層１２との間に、めっき層２２が下地層２１を介さずに積層チップ１０と接触する領域と交差するように、少なくともＮｉを含む金属または合金を主成分とするダミー層１４ｂを設けることができる。これにより、外部電極２０ａ，２０ｂの近傍に吸蔵された水素３０が、積層セラミックコンデンサ１００への電圧印加により移動しても、ダミー層１４ａ，１４ｂが当該水素を捕捉するので、内部電極層１２への水素３０の移動が抑制される。したがって、水素３０が内部電極層１２へ到達し、ＩＲが劣化することを抑制できる。
【００５２】
（変形例）
図６（Ａ）は、変形例に係る積層セラミックコンデンサ１００Ａの部分断面斜視図であり、図６（Ｂ）は、図６（Ａ）のＢ−Ｂ線断面図である。積層セラミックコンデンサ１００Ａは、図６（Ｂ）に示すように、サイドマージン１６に設けられるダミー層１４ｂが積層方向（Ｚ方向）において連続して設けられている点が、積層セラミックコンデンサ１００（図３（Ｃ）参照）と異なる。他の構成は、積層セラミックコンデンサ１００と同様であるため、詳細な説明を省略する。
【００５３】
図６（Ｂ）に示す構造により、積層セラミックコンデンサ１００Ａへ電圧を印加した場合に、外部電極２０ａ，２０ｂ近傍に貯蔵された水素が内部電極層１２へ到達し、ＩＲが劣化することを抑制できる。また、積層セラミックコンデンサ１００と比較して、積層チップ１０の側面と対向するダミー層１４ｂの面積が大きいため、水素をより確実に捕捉できる。
【００５４】
次に、積層セラミックコンデンサ１００Ａの製造方法について説明する。図７は、積層セラミックコンデンサ１００Ａの製造方法のフローである。なお、図５に示した積層セラミックコンデンサ１００の製造方法と異なる点についてのみ説明し、その他については詳細な説明を省略する。
【００５５】
（原料粉末作製工程）
原料粉末作製工程では、サイドマージン１６を形成するためのサイドマージン材料を用意する。誘電体層１１を形成するための誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｎ，Ｖ，Ｃｒ，希土類元素の酸化物、並びに、Ｃｏ，Ｎｉ，Ｌｉ，Ｂ，Ｎａ，ＫおよびＳｉの酸化物もしくはガラスが挙げられる。なお、サイドマージン材料としてカバー層１３と同じ材料を用いてもよい。
【００５６】
（積層工程）
誘電体グリーンシートの表面に、内部電極層形成用導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層１２のパターンを配置する。次に、内部電極層１２のパターンが印刷された誘電体グリーンシートを所定の大きさに打ち抜いて、打ち抜かれた誘電体グリーンシートを、基材を剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極に交互に引き出されるように、所定層数（例えば２００〜５００層）だけ積層する。
【００５７】
（カバー層形成工程）
カバーシート上にダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層１４ａのパターンを配置し、別のカバーシートを積層することにより、カバー層１３を形成する。積層工程で得られたパターン形成シートの上下にカバー層１３を圧着させ、所定寸法にカットして、内部電極層１２のパターンが１つおきに露出する２端面と、全ての内部電極層１２のパターンが露出する２側面とを有する積層体を形成する。
【００５８】
（サイドマージン形成工程）
サイドマージン材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み３０μｍ以下の帯状のサイドマージンシートを塗工して乾燥させる。サイドマージンシート上に、ダミー層形成用ペーストをスクリーン印刷、グラビア印刷等により印刷することで、ダミー層１４ｂのパターンを配置し、別のサイドマージンシートを積層することによって、サイドマージン積層体を形成する。積層体の全ての内部電極層１２のパターンが露出する２側面にサイドマージン１６となるサイドマージン積層体を貼り付ける。
【００５９】
変形例に係る製造方法によれば、積層方向において積層チップ１０の上面及び下面と積層方向の最外層の内部電極層１２との間に、めっき層２２が下地層２１を介さずに積層チップ１０と接触する領域と交差するように、少なくともＮｉを含む金属または合金を主成分とするダミー層１４ａを設けることができる。さらに、積層チップ１０の２側面が対向する方向において、側面と内部電極層１２との間に、めっき層２２が下地層２１を介さずに積層チップ１０と接触する領域と交差するように、少なくともＮｉを含む金属または合金を主成分とするダミー層１４ｂを積層方向に連続して設けることができる。これにより、外部電極２０ａ，２０ｂの近傍に吸蔵された水素３０が、積層セラミックコンデンサ１００への電圧印加により移動しても、ダミー層１４ａ，１４ｂが当該水素を捕捉するので、内部電極層１２への水素３０の移動が抑制される。したがって、水素３０が内部電極層１２へ到達し、ＩＲが劣化することを抑制できる。
【００６０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【００６１】
１０  積層チップ
１１  誘電体層
１２  内部電極層
１３  カバー層
１４ａ、１４ｂ  ダミー層
１６  サイドマージン
２０ａ，２０ｂ  外部電極
２１  下地層
２２  めっき層
１００，１００Ａ  積層セラミックコンデンサ
【図１】
2020031161.tif 000003
【図２】
2020031161.tif 000004
【図３】
2020031161.tif 000005
【図４】
2020031161.tif 000006
【図５】
2020031161.tif 000007
【図６】
2020031161.tif 000008
【図７】
2020031161.tif 000009