(57)【要約】【課題】無線給電時の消費電力が低減された受電装置を提供する。また、無線給電時の消費電力が低減された電子機器、または送受電システムを提供する。【解決手段】送電装置との間欠的に行われる通信の休止期間において通信を制御する通信制御部への電源電圧の供給を一時的に停止可能な受電制御装置を受電装置に設ける。送電装置から受電した受電信号を元にクロック信号を生成し、当該クロック信号を用いて間欠的に行われる通信の期間を計測可能な構成とする。さらに、通信の休止期間において、受電制御装置内の通信制御部に対する電源電圧の供給を停止可能な構成とすればよい。【選択図】図１
2020036531.tif 000002
【特許請求の範囲】
【請求項１】
受電信号を検知し、検知信号を出力する受電検知部と、
前記受電信号からクロック信号を生成するクロック生成部と、
送電装置から送信される受信信号に基づいて、前記送電装置に送信する送信信号を生成する通信制御部と、
前記検知信号に基づいて起動し、前記通信制御部への電源電圧の供給を制御する電源制御部と、
前記クロック信号に基づいて通信を行う期間を計測し、前記通信を行うより前に前記電源制御部に対して前記電源電圧の供給を要求し、前記通信を終えた後に前記電源制御部に対して前記電源電圧の供給の停止を要求する、カウンタ部と、を備える、
受電制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線により電力が供給される受電装置とその制御装置に関する。また無線に
より電力の送受電を行う送受電システムに関する。また無線により電力が供給可能な電子
機器に関する。
【背景技術】
【０００２】
電磁誘導方式を利用して送電装置から受電装置に無線で電力を供給する無線給電の技術
は、以前から研究が進められており、実用化にまで至っている。また近年では、電磁誘導
方式の場合よりも長い伝送距離での電力の伝送が可能である電磁共鳴（電磁共振結合）方
式を利用した無線給電の技術に注目が高まっている。電磁共鳴方式は、電磁誘導方式とは
異なり、伝送距離が数ｍ程度でも高い電力伝送効率を実現することができ、且つ送電装置
の備えるアンテナと受電装置の備えるアンテナの位置ずれによる電力損失を小さく抑える
ことができる。例えば、特許文献１には電磁共鳴方式を採用した無線給電の技術について
開示されている。
【０００３】
また、受電装置を備える機器（受電機器）の安全性を確保するために、受電機器の個別
認証や充電状態、要求電力などの情報を、送電装置と受電装置の間で通信し、送電を制御
する方法が知られている（特許文献２参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−２１９８３８号公報
【特許文献２】特開２０１１−２２３７１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
給電方式によって高い電力伝送効率が実現されていたとしても、受電装置の消費電力が
高いとそれだけ損失となってしまう。特に上述のような通信機能を備えた受電装置におい
ては、通信を制御する制御部の消費電力を低減することが求められている。
【０００６】
本発明はこのような技術的背景のもとでなされたものである。本発明の一態様は、無線
給電時の消費電力が低減された受電装置を提供することを課題の一とする。また、無線給
電時の消費電力が低減された電子機器、または送受電システムを提供することを課題の一
とする。
【０００７】
本発明の一態様は、上記課題のうち少なくとも一を解決するものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は送電装置と受電装置との間で間欠的に行われる通
信の休止期間において、通信を制御する通信制御部への電源電圧の供給を一時的に停止可
能な受電制御装置を受電装置に設ける構成に想到した。送電装置から受電した受電信号を
元にクロック信号を生成し、当該クロック信号を用いて間欠的に行われる通信の期間を計
測可能な構成とする。さらに、通信の休止期間において、受電制御装置内の通信制御部に
対する電源電圧の供給を停止可能な構成とすればよい。
【０００９】
すなわち、本発明の一態様の受電制御装置は、受電信号を検知し、検知信号を出力する
受電検知部と、受電信号からクロック信号を生成するクロック生成部と、送電装置から送
信される受信信号に基づいて、送電装置に送信する送信信号を生成する通信制御部と、検
知信号に基づいて起動し、通信制御部への電源電圧の供給を制御する電源制御部と、クロ
ック信号に基づいて通信を行う期間を計測し、通信を行うより前に電源制御部に対して電
源電圧の供給を要求し、通信を終えた後に電源制御部に対して電源電圧の供給の停止を要
求する、カウンタ部とを備える。
【００１０】
このような構成とすることにより、受電中にクロック生成部により生成されたクロック
信号に基づいて、カウンタ部により間欠的に行われる通信のタイミングを計測することが
でき、通信の休止期間で確実に通信制御部への電源電圧の供給を停止することができる。
また、受電を行わない期間では受電検知部のみを活性化すればよく、それ以外を不活性化
することが可能で、待機状態における消費電力を低減できる。ここで、回路等が活性化し
ているとは、電源電圧が供給され、動作可能な状態であることを意味し、回路等が非活性
化しているとは、電源電圧の供給が停止している状態を意味する。
【００１１】
また、上記受電制御装置における通信制御部が、演算部と記憶部と、を有し、当該記憶
部は、電源電圧が供給される期間においてデータの書き込みと読み出しが可能で、且つ電
源電圧の供給が停止してもデータを保持できる記憶素子を備えることが好ましい。
【００１２】
このような構成とすることにより、通信制御部への電源電圧の供給が停止している期間
においても、通信のために用いるデータを保持しておくことが可能で、電源電圧の供給が
再開された後に、通信制御部は当該データに基づいて送信信号を生成することができる。
【００１３】
また、上記受電制御装置における通信制御部が、演算部と記憶部と、を有し、当該記憶
部は、電源電圧が供給される期間においてデータの書き込みと読み出しが可能な揮発性の
記憶素子と、電源電圧の供給が停止する前に揮発性の記憶素子に格納されているデータを
待避可能で、且つ電源電圧の供給が停止してもデータを保持できる記憶素子と、を有する
ことが好ましい。
【００１４】
このような構成とすることにより、電源電圧が供給されている期間では、書き込み及び
読み出し動作が高速に行える揮発性の記憶素子を用いて演算部が処理を行うことにより、
高速通信が可能となる。さらに、電源電圧の供給が停止する直前に揮発性の記憶素子に保
持されたデータを電源電圧の供給が停止してもデータを保持できる記憶素子（不揮発性の
記憶素子ともいう）に待避することで、当該データの消失を防止することができる。電源
電圧の供給が再開された時には不揮発性の記憶素子に記憶したデータを揮発性の記憶素子
に転送することにより、速やかに通信動作を開始することができる。
【００１５】
高速動作が可能な揮発性の記憶素子としては、フリップフロップやＳＲＡＭ（Ｓｔａｔ
ｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）などが挙げられる。
【００１６】
また、上記電源電圧の供給が停止してもデータを保持できる記憶素子としては、ＭＲＡ
Ｍ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）
、ＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）、
ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ
）などを用いることができる。
【００１７】
また特に、電源電圧の供給が停止されてもデータを保持することができる、オフ電流の
著しく小さいトランジスタにより容量素子やフローティングノードへの電荷の供給、保持
、放出が制御される記憶素子を用いることが好ましい。当該トランジスタは、シリコンよ
りもバンドギャップが広く、真性キャリア密度がシリコンよりも低い半導体をチャネル形
成領域に含む。このような記憶素子を用いた場合、電荷の供給によりデータの書き込みを
行うため、ＭＲＡＭなどに比べてデータの書き込みに要する電流を１／１００程度に抑え
ることができる。よって、上記記憶素子を有する記憶部を受電制御装置に用いることで、
消費電力をさらに抑えることができる。
【００１８】
また、本発明の一態様は、上述のいずれかの受電制御装置と、受電信号が入力され、受
電信号に含まれる交流電力を直流電力に変換する整流回路と、直流電力を蓄電する蓄電装
置と、を備える、受電装置である。
【００１９】
このように本発明の一態様の受電制御装置を備えた受電装置とすることで、受電中のみ
ならず、受電を行わない期間中においても消費電力が低減された受電装置を実現できる。
【００２０】
また、上述の受電装置において、蓄電装置の充電状態を検知して通信制御部に送信する
充電検知部を有し、通信制御部は、充電状態に基づいて充電が不要な場合に、送電装置に
受電信号の送信の停止を要求する送信信号を生成することが好ましい。
【００２１】
このような構成とすることにより、蓄電装置の過充電を防止することができるため、安
全性の高い受電装置とすることができる。
【００２２】
また、本発明の一態様は、上述のいずれかの受電装置と、当該受電装置からの送信信号
に基づいて、受電信号の送信を制御する送電装置と、を備える、送受電システムである。
【００２３】
このように本発明の一態様の受電装置と送電装置を組み合わせることで、無線給電時の
消費電力が低減され、電力伝送効率が向上した送受電システムを実現できる。
【００２４】
また、本発明の一態様は、上述のいずれかの受電装置を備える電子機器である。
【００２５】
このように本発明の一態様の受電装置を電子機器に搭載することで、無線給電時の消費
電力が低減された電子機器を実現できる。
【発明の効果】
【００２６】
本発明によれば、無線給電時の消費電力が低減された受電装置を提供できる。また、無
線給電時の消費電力が低減された電子機器、または送電システムを提供できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様の、受電装置の構成例を説明する図。
【図２】本発明の一態様の、受電装置の動作例を説明する図。
【図３】本発明の一態様の、受電装置の構成例を説明する図。
【図４】本発明の一態様の、電源制御部の構成例を説明する図。
【図５】本発明の一態様の、シフトレジスタの構成例を説明する図。
【図６】本発明の一態様の、シフトレジスタの構成例を説明する図。
【図７】本発明の一態様の、記憶部の構成例を説明する図。
【図８】本発明の一態様の、電子機器の例を説明する図。
【図９】本発明の一態様の、電子機器の例を説明する図。
【図１０】本発明の一態様の、自動車の例を説明する図。
【発明を実施するための形態】
【００２８】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成におい
て、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い
、その繰り返しの説明は省略する。
【００２９】
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
【００３０】
トランジスタは半導体素子の一種であり、電流や電圧の増幅や、導通または非導通を制
御するスイッチング動作などを実現することができる。本明細書におけるトランジスタは
、ＩＧＦＥＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓ
ｉｓｔｏｒ）や薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ
）を含む。
【００３１】
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることが
できるものとする。
【００３２】
また、本明細書等において、トランジスタのソース、又はドレインのどちらか一方のこ
とを「第１電極」と呼び、ソース、又はドレインの他方を「第２電極」とも呼ぶことがあ
る。なお、この際、ゲートについては「ゲート」又は「ゲート電極」とも呼ぶ。
【００３３】
また、本明細書等において、コイルや抵抗、容量などの２端子素子の２つの端子をそれ
ぞれ「第１端子」、「第２端子」、または「「第１電極」、「第２電極」、などと呼ぶこ
とがある。また、これらの端子の一つを単純に「端子」、「電極」、「一端」、「一方」
などと呼ぶこともある。
【００３４】
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、コイル、容量素子、その他の各種機能を有する素
子などが含まれる。
【００３５】
なお、本明細書等においてノードとは、回路を構成する素子の電気的な接続を可能とす
る素子（例えば、配線など）のことをいう。したがって、”Ａが接続されたノード”とは
、Ａと電気的に接続され、且つＡと同電位と見なせる配線のことをいう。なお、配線の途
中に電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、イン
ダクタ、抵抗素子、ダイオードなど）が１個以上配置されていても、Ａと同電位と見なせ
れば、その配線はＡが接続されたノードと見なせる。
【００３６】
（実施の形態１）
本実施の形態では本発明の一態様の受電制御装置を備えた受電装置について、図面を参
照して説明する。
【００３７】
［構成例］
図１（Ａ）は、本実施の形態で例示する受電装置１００のブロック図である。図１（Ａ
）中の実線で示した矢印は、主な構成要素を駆動させるための電源電圧の供給される向き
を示している。また破線で示した矢印は、主な構成要素間での信号の向きを示している。
【００３８】
受電装置１００は、受電制御装置１０１と、受電部１０３と、整流回路１０５と、蓄電
装置１０７と、充電検知部１０９を有する。
【００３９】
受電部１０３は、無線給電により送電装置から電力を受電し、受電信号Ｓ０として各部
に出力する。受電部１０３は例えば電磁誘導方式、電界結合方式、電磁共鳴方式などの無
線給電の方式で用いられるコイルやアンテナなどを備える。また受電部１０３にはインピ
ーダンスを調整するための容量などが設けられていてもよい。
【００４０】
また、受電信号Ｓ０には、送電装置から送信された受信信号が含まれている。例えば受
電信号Ｓ０には、高周波電圧に振幅変調などの変調方法により受信信号が重畳された信号
を用いることができる。
【００４１】
整流回路１０５は、受電部１０３から入力される交流電力を整流し、直流電力に変換す
る。整流回路１０５の構成は特に限定されないが、整流効率の高い全波整流回路を用いる
ことが好ましい。また、整流回路にレギュレータなどの定電圧回路や、ＤＣＤＣコンバー
タなどを設けてもよい。
【００４２】
蓄電装置１０７は、整流回路１０５によって変換された直流電力を蓄電する。蓄電装置
１０７としては繰り返し充放電が可能な二次電池を用いることができ、例えばリチウムイ
オン電池などを用いればよい。
【００４３】
充電検知部１０９は、蓄電装置１０７の充電状態を検知し、その情報を後に説明する演
算部１２３に出力する。蓄電装置１０７の充電状態を検知する方法としては、二次電池の
一対の電極間の電位差（電圧）を測定することなどが挙げられる。ここで、充電検知部１
０９はＡＤコンバータを備え、測定した電圧をデジタル信号に変換して演算部１２３に出
力することが好ましい。
【００４４】
受電制御装置１０１は、送電装置との通信を制御する。受電制御装置１０１は、電源制
御部１１１、クロック生成部１１３、カウンタ部１１５、受電検知部１１７、及び通信制
御部１２０を備える。
【００４５】
電源制御部１１１は、通信制御部１２０、カウンタ部１１５、及びクロック生成部１１
３に供給する電源電圧の供給を制御する。ここで、電源制御部１１１から通信制御部１２
０に供給する電源電圧をＶＤＤ１、電源制御部１１１からカウンタ部１１５及びクロック
生成部１１３に供給する電源電圧をＶＤＤ２とする。
【００４６】
クロック生成部１１３は、受電信号Ｓ０が入力され、受電信号Ｓ０に含まれる高周波電
圧から所望の周波数のクロック信号ＣＫを生成する。
【００４７】
クロック生成部１１３としては、例えばＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ  Ｌｏｏｐ
）回路を用いることができる。
【００４８】
カウンタ部１１５は、クロック生成部１１３によって生成された上記クロック信号ＣＫ
が入力され、当該クロック信号ＣＫに基づいて間欠的に行われる通信動作の期間を計測す
る。また、通信動作の期間の計測結果に基づき、電源制御部１１１に対して送信する信号
Ｓ２により、電源電圧ＶＤＤ１の供給の開始を要求する。具体的には、通信動作を行うよ
り前に電源電圧ＶＤＤ１の供給を開始するよう、電源制御部１１１に要求する。
【００４９】
さらに、カウンタ部１１５には、後に説明する通信制御部１２０内の演算部１２３から
、通信の終了を示す信号が入力される。カウンタ部１１５は当該信号に応じて、電源制御
部１１１に対して送信する信号Ｓ２により、電源電圧ＶＤＤ１の供給の停止を要求する。
したがって、通信動作が終了した後に電源電圧ＶＤＤ１の供給が停止する。
【００５０】
受電検知部１１７は、整流回路１０５の出力電位を検知することにより、受電部１０３
が受電しているかどうかを検知し、検知信号Ｓ１を電源制御部１１１に出力する。受電検
知部１１７は、例えばコンパレータなどを用いて構成すればよい。
【００５１】
受電検知部１１７は、受電部１０３が受電していない状態であっても活性化されている
（動作可能な状態である）ことが好ましく、その場合には蓄電装置１０７から電源電圧の
供給を受ける構成とすればよい。なお、受電検知部１１７への電源電圧の供給を定期的に
行い、受電検知部１１７を間欠的に活性化させる（動作可能な状態とする）構成とすると
、受電制御装置１０１の待機電力を低減することができる。
【００５２】
ここで、電源制御部１１１は、受電検知部１１７からの検知信号Ｓ１に応じて起動する
ことができる。具体的には、受電検知部１１７が受電を検知した場合に検知信号Ｓ１に応
じて電源制御部１１１が起動し、通信制御部１２０対し電源電圧ＶＤＤ１、カウンタ部１
１５及びクロック生成部１１３に対し電源電圧ＶＤＤ２の供給を開始する。
【００５３】
図１（Ｂ）に、受電中における受電信号Ｓ０、クロック信号ＣＫ、電源電圧ＶＤＤ１及
び通信の状態の時間推移についての概略図を示す。
【００５４】
受電中では、送電装置から常に高周波電圧が送信され、これを受電した受電部１０３か
らは受電信号Ｓ０が出力される。また受電信号Ｓ０に応じて、クロック生成部１１３によ
りクロック信号ＣＫが生成される。ここで、通信動作が開始されるよりも前に、通信制御
部１２０に電源電圧ＶＤＤ１が供給され、通信制御部１２０が活性化（起動）して通信が
開始される。また、通信動作が終了した後に、電源電圧ＶＤＤ１の供給が停止し、通信制
御部１２０が非活性化する。
【００５５】
ここで例えば、一度の通信動作に要する時間は数１０μ秒から数ｍ秒であり、通信動作
が終了してから次の通信動作が開始されるまでの期間（休止期間）は数１００ｍ秒から数
秒程度である。このように、受電中の通信動作を行う時間は僅かであり、残りの休止期間
中に通信制御部１２０を非活性化しておくことで、受電時の消費電力を低減することがで
きる。ここで、回路等が活性化しているとは、電源電圧が供給され、動作可能な状態であ
ることを意味し、回路等が非活性化しているとは、電源電圧の供給が停止している状態を
意味する。
【００５６】
また、例えば通信障害などの事情で送電装置から受信信号を受信できなかった場合には
、次の受信信号を受信するまで通信制御部１２０は活性化された状態を維持することによ
り、通信を再開することができる。また、このときカウンタ部１１５は通信が終了した時
点からあらためて計測を開始するため、上述した通信障害などが起きても、速やかに正常
動作に復帰できる。
【００５７】
通信制御部１２０は、インターフェース１２１、演算部１２３、記憶部１２５を有する
。
【００５８】
インターフェース１２１は、受電信号Ｓ０が入力され、受電信号Ｓ０に含まれる受信信
号を復調してデジタル信号に変換し、演算部１２３に送信する。またインターフェース１
２１は演算部１２３から入力されるデジタル信号である送信信号を変調して受電部１０３
に出力する。
【００５９】
演算部１２３は、受信信号に含まれる命令にしたがって演算処理を行い、送電装置に送
信する送信信号を生成する。なお、演算部１２３が生成した送信信号はインターフェース
１２１で変調され、受電部１０３を介して送電装置に送信される。
【００６０】
また演算部１２３は、演算処理に用いるデータを記憶部１２５から読み出す、または記
憶部１２５に書き込むことができる。
【００６１】
また演算部１２３には充電検知部１０９から入力される、蓄電装置１０７の充電状態の
情報に応じて、送信信号を生成する。
【００６２】
ここで、演算部１２３が生成する送信信号には、受電装置１００（または受電装置１０
０が組み込まれた機器）の個別認証の情報、蓄電装置１０７の充電状態の情報などが含ま
れる。また蓄電装置１０７の充電が完了している場合には、送電装置へ送電の停止を要求
する信号などが含まれていてもよい。
【００６３】
また、演算部１２３は充電検知部１０９から入力される信号Ｓ３によって蓄電装置１０
７の異常を検知して、送電装置へ送電の停止を要求することもできる。例えば、蓄電装置
１０７の電位が想定される上限よりも高い場合には過充電の異常と判断する、または当該
電位が想定される下限よりも低い場合には蓄電装置１０７にリークなどの不具合が生じて
いると判断し、送電装置に送電の停止を要求する。
【００６４】
また送電装置と受電装置１００の間で個別認証を行うことにより、意図しない電子機器
へ給電することによって電子機器が故障してしまうことを防止することができる。
【００６５】
記憶部１２５は、少なくとも電源電圧の供給が停止してもデータを保持できる記憶素子
（不揮発性の記憶素子ともいう）を備える。不揮発性の記憶素子により電源電圧ＶＤＤ１
の供給が停止している期間でも送信信号の生成に用いるためのデータを保持しておくこと
ができる。
【００６６】
また、記憶部１２５は、書き込みや読み出しにおける高速動作が可能な揮発性の記憶素
子と、不揮発性の記憶素子の両方を備えていることが好ましい。電源電圧ＶＤＤ１が供給
されている期間は、揮発性の記憶素子を用いることにより通信制御部１２０の動作の高速
化が実現される。また電源電圧ＶＤＤ１の供給が停止する直前に、揮発性の記憶素子に保
持されたデータを不揮発性の記憶素子に待避することで、当該データの消失を防止するこ
とができる。また電源電圧ＶＤＤ１の供給が再開された時には不揮発性の記憶素子に待避
したデータを揮発性の記憶素子に転送することにより、速やかに通信動作を開始すること
ができる。
【００６７】
高速動作が可能な揮発性の記憶素子としては、フリップフロップやＳＲＡＭなどが挙げ
られる。
【００６８】
また、電源電圧の供給が停止してもデータを保持できる記憶素子としては、ＭＲＡＭ、
ＲｅＲＡＭ、ＦｅＲＡＭなどを用いることができる。
【００６９】
このほか、個別認証など固有のデータを保持する記憶素子には、ＭＲＯＭ（Ｍａｓｋ  
Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ  Ｒｅａｄ
Ｏｎｌｙ  Ｍｅｍｏｒｙ）、ＯＴＰＲＯＭ（Ｏｎｅ  Ｔｉｍｅ  Ｐｒｏｇｒａｍｍａｂ
ｌｅ  Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）などの不揮発性の記憶素子を用いてもよい。
【００７０】
また特に、オフ電流の著しく小さいトランジスタにより容量素子やフローティングノー
ドへの電荷の供給、保持、放出が制御される記憶素子を用いることが好ましい。このよう
な記憶素子を用いた場合、電荷の供給によりデータの書き込みを行うため、ＭＲＡＭなど
に比べてデータの書き込みに要する電流を１／１００程度にまで抑えることができる。よ
って、このような記憶素子を記憶部１２５に適用することにより、消費電力をさらに抑え
ることができる。
【００７１】
オフ電流の著しく小さいトランジスタを備えた不揮発性の記憶素子を記憶部１２５に適
用する例については、実施の形態３で説明する。
【００７２】
以上が図１（Ａ）に示した受電制御装置１０１を備える受電装置１００の構成例につい
ての説明である。
【００７３】
［動作例］
続いて、受電制御装置１０１の動作例について説明する。図２は、受電制御装置１０１
の動作にかかるフローチャートである。
【００７４】
＜Ａ０１：待機状態＞
待機状態は受電検知部１１７によって受電が検知されていない状態、すなわち受電が行
われていない状態である。
【００７５】
このとき、受電検知部１１７は活性化されている。また電源制御部１１１は非活性化さ
れ、通信制御部１２０に供給する電源電圧ＶＤＤ１、並びにカウンタ部１１５及びクロッ
ク生成部１１３に供給する電源電圧ＶＤＤ２はいずれも供給が停止している状態である。
したがって、カウンタ部１１５、クロック生成部１１３、通信制御部１２０はそれぞれ非
活性化された状態である。
【００７６】
このように、受電が行われていない場合に受電検知部１１７以外を不活性化させること
で、受電制御装置１０１の待機時の消費電力を低減することができる。
【００７７】
＜Ｂ０１：受電検知＞
続いて、受電検知部１１７によって受電が検知された場合には、次のフェーズ（通信状
態）へ移行する。一方受電が検知されない場合には待機状態が維持される。
【００７８】
＜Ａ０２：通信状態＞
受電検知部１１７が受電を検知すると、電源制御部１１１は入力される検知信号Ｓ１に
応じて起動し、通信制御部１２０に対し電源電圧ＶＤＤ１の供給を、カウンタ部１１５及
びクロック生成部１１３に対し電源電圧ＶＤＤ２の供給を、それぞれ開始する。
【００７９】
通信状態は、クロック生成部１１３、カウンタ部１１５、通信制御部１２０内の各部が
それぞれ活性化された状態である。
【００８０】
通信状態では、通信制御部１２０により、上述した通信動作が行われる。
【００８１】
＜Ｂ０２：通信終了＞
通信が終了し、演算部１２３からカウンタ部１１５へ通信が終了を告げる信号が送信さ
れた場合には、次のフェーズ（無通信状態）に移行する。なお当該信号が送信されるまで
は通信状態が維持される。
【００８２】
＜Ａ０３：無通信状態＞
演算部１２３から入力される通信の終了を告げる信号に応じて、カウンタ部１１５は電
源制御部１１１に対して送信する信号Ｓ２により、電源電圧ＶＤＤ１の供給の停止を要求
する。これに応じて、電源制御部１１１は通信制御部１２０に対して電源電圧ＶＤＤ１の
供給を停止する。一方、クロック生成部１１３とカウンタ部１１５へ供給する電源電圧Ｖ
ＤＤ２は供給したままであるため、クロック生成部１１３及びカウンタ部１１５は活性化
された状態が維持される。
【００８３】
またカウンタ部１１５は演算部１２３から入力された通信終了の信号と、クロック生成
部１１３から入力されるクロック信号ＣＫに基づいて、通信が終了してから次の通信が行
われるまでの時間を計測する。
【００８４】
このようにして、通信が行われない休止期間で通信制御部１２０への電源電圧ＶＤＤ１
の供給を停止することで、受電制御装置１０１の消費電力を低減することができる。
【００８５】
＜Ｂ０３：通信準備＞
カウンタ部１１５の計測結果に基づき、通信の休止期間が終了し、次の通信が行われる
よりも前に、カウンタ部１１５から出力される信号Ｓ２により電源制御部１１１に対して
電源電圧ＶＤＤ１の供給を再開するよう要求すると、通信状態に移行する。カウンタ部１
１５からの要求がない場合には、無通信状態が維持される。
【００８６】
＜Ａ０２：通信状態＞
カウンタ部１１５からの要求に応じて、電源制御部１１１は通信制御部１２０に対して
電源電圧ＶＤＤ１の供給を再開する。これにより、受電制御装置１０１は通信状態となる
。
【００８７】
このように、上述した一連の動作が行われることにより、受電制御装置１０１の低消費
電力動作が実現される。
【００８８】
なお、通信状態において、充電検知部１０９からの信号により演算部１２３が送電装置
に対して送電の停止を要求した場合には、送電装置からの送電が停止する。送電装置から
の送電が停止すると、受電検知部１１７から電源制御部１１１に入力される検知信号Ｓ１
により、電源制御部１１１が非活性化し、電源電圧ＶＤＤ１及び電源電圧ＶＤＤ２の供給
が停止することで待機状態に移行する。
【００８９】
以上が受電制御装置１０１の動作についての説明である。
【００９０】
［変形例］
上記では、受電部１０３によって受信信号が含まれた受電信号Ｓ０を受電する構成とし
たが、電力を受電する受電部と通信に用いる送受信部とを別々に設ける構成としてもよい
。
【００９１】
図３には、電力を受電する受電部１０３と、送電装置との通信を行うための送受信部１
０４を備えた受電装置１００の構成を示している。
【００９２】
受電部１０３から出力される受電信号Ｓ０は、整流回路１０５と受電制御装置１０１内
のクロック生成部１１３に出力される。
【００９３】
また、送受信部１０４で受信した受信信号は、通信制御部１２０内のインターフェース
１２１に入力され、インターフェース１２１によって信号が復調されて演算部１２３に出
力される。また、演算部１２３で生成した送信信号はインターフェース１２１によって変
調されて送受信部１０４を介して送電装置に送信される。
【００９４】
このような構成とすることにより、比較的振幅の大きな受電信号Ｓ０が直接インターフ
ェース１２１に入力されることが無いため、インターフェース１２１に耐圧の比較的低い
トランジスタや容量などの素子を適用することができるため好適である。
【００９５】
以上が変形例についての説明である。
【００９６】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
【００９７】
（実施の形態２）
本実施の形態では、実施の形態１で例示した電源制御部１１１の構成例について、図面
を参照して説明する。
【００９８】
図４（Ａ）に示す電源制御部１１１は、パワーコントローラ１３１とパワースイッチ１
３３を有する。また、それぞれ異なる定電位が与えられる配線１３２ａと配線１３２ｂが
電気的に接続されている。
【００９９】
配線１３２ａにはハイレベル電位又はローレベル電位の一方が与えられる。また配線１
３２ｂにはハイレベル電位又はローレベル電位の他方が与えられる。ここで、ハイレベル
電位とローレベル電位の電位差が、電源電圧ＶＤＤ１及び電源電圧ＶＤＤ２となる。
【０１００】
なお、ここでは電源電圧ＶＤＤ１と電源電圧ＶＤＤ２とを等しい電圧としたが、これら
を異なる電圧とする場合には、上記ハイレベル電位とローレベル電位とは異なる電位が与
えられる配線をさらに設け、３つの配線にそれぞれ与えられる電位のうち、いずれか２つ
の電位の電位差を電源電圧として用いればよい。
【０１０１】
パワースイッチ１３３は、スイッチ１３４ａ及びスイッチ１３４ｂを備える。
【０１０２】
スイッチ１３４ａは、第１端子が配線１３２ａに電気的に接続し、第２端子がクロック
生成部１１３及びカウンタ部１１５に電気的に接続する。またスイッチ１３４ｂは、第１
端子が配線１３２ａに電気的に接続し、第２端子がインターフェース１２１、演算部１２
３、記憶部１２５に電気的に接続する。またクロック生成部１１３、カウンタ部１１５、
インターフェース１２１、演算部１２３、記憶部１２５のそれぞれは、配線１３２ｂと電
気的に接続している。
【０１０３】
パワーコントローラ１３１は、受電検知部１１７から入力される検知信号Ｓ１やカウン
タ部１１５から入力される信号Ｓ２に応じて、スイッチ１３４ａおよびスイッチ１３４ｂ
をオン状態とするか、オフ状態とするかを制御する。
【０１０４】
スイッチ１３４ａがオン状態のとき、スイッチ１３４ａを介して配線１３２ａに与えら
れる電位がクロック生成部１１３及びカウンタ部１１５に入力される。したがって、クロ
ック生成部１１３及びカウンタ部１１５には電源電圧ＶＤＤ２が供給される。一方、スイ
ッチ１３４ａがオフ状態の時には、クロック生成部１１３及びカウンタ部１１５に対して
ハイレベル電位またはローレベル電位のいずれか一方が入力されないため、電源電圧ＶＤ
Ｄ２の供給が停止した状態となる。すなわち、クロック生成部１１３及びカウンタ部１１
５が非活性化された状態となる。
【０１０５】
同様に、スイッチ１３４ｂがオン状態のときには、インターフェース１２１、演算部１
２３、記憶部１２５に電源電圧ＶＤＤ１が供給され、スイッチ１３４ｂがオフ状態の時に
は、インターフェース１２１、演算部１２３、記憶部１２５への電源電圧ＶＤＤ１の供給
が停止した状態となる。
【０１０６】
電源制御部１１１をこのような構成とすることにより、各部に対する電源電圧の供給、
及び電源電圧の供給の停止を確実に制御することができる。
【０１０７】
ここで、パワースイッチ１３３は、電源電圧を供給する各部よりもハイレベル電位が与
えられる配線側に配置する（ハイサイドに配置する、ともいう。）と、電源電圧の供給が
停止している際に各部にハイレベル電位が与えられないため、各部を構成する素子が不意
にショートしてしまうなどの不具合を抑制することができる。また、パワースイッチ１３
３をローレベル電位が与えられる配線側に配置する（ローサイドに配置する、ともいう。
）と、電源電圧の供給が停止した状態から供給が再開される際に、速やかに起動すること
ができるため、動作を高速化できる。
【０１０８】
また、図４（Ｂ）に示すように、２つのパワースイッチ（パワースイッチ１３３ａ、パ
ワースイッチ１３３ｂ）をそれぞれハイサイド及びローサイドに配置する構成としてもよ
い。このような構成では、電源電圧の供給が停止している際に各部にいずれの電位も与え
られていないため、素子のリークに起因する電力消費をさらに抑制することができる。
【０１０９】
またその場合、電源電圧の供給を開始または再開する際に、パワースイッチ１３３ａ及
びパワースイッチ１３３ｂ内の一対のスイッチを同時にオン状態にするのではなく、タイ
ミングをずらしてオン状態とすることにより、電源電圧の供給開始時における貫通電流の
発生を抑制できるため好ましい。
【０１１０】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
【０１１１】
（実施の形態３）
本実施の形態では、実施の形態１で例示した受電制御装置１０１内の記憶部１２５に適
用可能な記憶装置の構成例について、図面を参照して説明する。
【０１１２】
上述のように、記憶部１２５の構成として、高速動作可能な揮発性の記憶素子と、電源
電圧の供給が停止してもデータを保持できる記憶素子（不揮発性の記憶素子）の両方を備
える構成とすることが好ましい。
【０１１３】
このとき、揮発性の記憶素子を複数備える記憶装置と、不揮発性の記憶素子を複数備え
る記憶装置をそれぞれ別途に設け、データの転送が可能なように電気的に接続する構成と
することもできる。しかしながら、その場合、各々の記憶装置を駆動する駆動回路を別途
設ける必要や、各々の記憶装置を電気的に接続する接続配線を設ける必要であるため、記
憶部の回路規模や記憶部の占める設置面積の縮小が困難である。また、各々の記憶装置を
駆動する必要があるため消費電力を抑制することが難しいといった問題がある。
【０１１４】
したがって、１（記憶素子が３値以上のデータを記憶可能の場合には１より大きい）ビ
ットのデータを記憶する単位記憶回路を、揮発性の記憶素子と不揮発性の記憶素子の両方
を備え、それぞれの記憶素子間でデータの転送が可能な構成とし、駆動回路や配線を共通
化することが好ましい。
【０１１５】
以下では、記憶装置の一例として高速動作可能な揮発性の記憶素子と、電源電圧の供給
が停止する前に揮発性の記憶素子に格納されているデータを待避させることができる不揮
発性の記憶素子と、を備える単位記憶回路を備えたシフトレジスタの構成例について説明
する。
【０１１６】
［構成例１］
図５は、本構成例で例示するシフトレジスタ１５０の回路図である。以下では説明を容
易にするため、一例として２ビットのシフトレジスタの構成例を示すが、３ビット以上の
構成にも適用可能なことは、当業者であれば容易に想到できることは言うまでもない。
【０１１７】
シフトレジスタ１５０は、インバータ１５２ａ、単位記憶回路１５１ａ、インバータ１
５２ｂ、単位記憶回路１５１ｂが順に直列に接続されている。ここで、単位記憶回路１５
１ａと単位記憶回路１５１ｂは同様の構成である。またインバータ１５２ａの入力端子に
は、データ信号Ｄが入力される。
【０１１８】
インバータは論理を反転させる論理素子（ＮＯＴゲートともいう）として機能し、例え
ばインバータ回路やクロックドインバータ回路等を用いることができる。本構成例では、
インバータ１５２ａ、１５２ｂ、及びインバータ１７２にクロックドインバータを用いる
構成としたが、この構成に限られない。
【０１１９】
単位記憶回路１５１ａは、第１の記憶素子１６１と、第２の記憶素子１６２ａ及び１６
２ｂと、スイッチ１６３ａ及び１６３ｂを備える。
【０１２０】
第１の記憶素子１６１は、インバータ１７１とインバータ１７２を備える。インバータ
１７１は、入力端子がインバータ１５２ａの出力端子、インバータ１７２の出力端子、及
びスイッチ１６３ａの第１端子に電気的に接続し、出力端子がインバータ１５２ｂの入力
端子、インバータ１７２の入力端子、及びスイッチ１６３ｂの第１端子に電気的に接続す
る。
【０１２１】
ここで、インバータ１７１の出力端子と電気的に接続されるノードが、単位記憶回路１
５１ａの出力ノードに相当し、出力データＱ１が出力される。同様に、単位記憶回路１５
１ｂの出力ノードからは出力データＱ２が出力される。
【０１２２】
スイッチ１６３ａは、第２端子が第２の記憶素子１６２ａの第１端子に電気的に接続す
る。またスイッチ１６３ｂは、第２端子が第２の記憶素子１６２ｂの第１端子に電気的に
接続する。また第２の記憶素子１６２ａ及び１６２ｂの第２端子には電位Ｖが与えられる
。
【０１２３】
スイッチ１６３ａ及び１６３ｂのそれぞれのゲートには制御信号Ｓが入力される。当該
制御信号Ｓによりスイッチ１６３ａ及び１６３ｂの導通状態が制御される。
【０１２４】
第２の記憶素子１６２ａ及び１６２ｂとしては、導電性の変化を利用した不揮発性の記
憶素子を適用できる。例えばＭＲＡＭに用いるＭＴＪ（磁気トンネル接合：Ｍａｇｎｅｔ
ｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）素子や、ＲｅＲＡＭに用いる電界誘起巨大抵抗
変化（ＣＥＲ：Ｃｏｌｏｓｓａｌ  Ｅｌｅｃｔｒｏ−Ｒｅｓｉｓｔａｎｃｅ）効果を利用
した素子などを用いることができる。
【０１２５】
続いて、シフトレジスタ１５０の動作について説明する。
【０１２６】
まず、電源電圧が供給されているときの通常動作について説明する。このとき、制御信
号Ｓとして、スイッチ１６３ａ及びスイッチ１６３ｂをオフ状態とする信号が入力される
。したがって各々の単位記憶回路において、第２の記憶素子が電気的に切り離された状態
であるため、シフトレジスタ１５０はインバータのみで構成されたシフトレジスタとして
扱うことができる。したがって、極めて高速に書き込み及び読み出し動作が可能となる。
【０１２７】
続いて、電源電圧の供給が停止するよりも前に、その時点での第１の記憶素子１６１の
状態を第２の記憶素子１６２ａ及び１６２ｂに記憶させる。
【０１２８】
具体的には、制御信号Ｓとしてスイッチ１６３ａ及びスイッチ１６３ｂをオン状態とす
る信号が入力される。したがって、インバータ１７１の入力端子が接続されるノードの電
位と電位Ｖの電位差によって第２の記憶素子１６２ａに情報が書き込まれる。同様にして
第２の記憶素子１６２ｂにはインバータ１７１の出力端子が接続されるノードの電位と電
位Ｖの電位差に応じた情報が書き込まれる。このとき、第２の記憶素子１６２ａと１６２
ｂは、いずれかが導通状態であり、いずれかが非導通状態となっている。
【０１２９】
続いて、電源電圧の供給が停止する。ここで、第２の記憶素子１６２ａと１６２ｂは上
述した状態が維持される。
【０１３０】
その後、電源電圧の供給が再開された後、制御信号Ｓとしてスイッチ１６３ａ及びスイ
ッチ１６３ｂをオン状態とする信号が入力される。ここで、電源電圧の供給が再開した直
後は、第１の記憶素子１６１の状態が不定となっているが、第２の記憶素子１６２ａと１
６２ｂのうち、導通状態である素子を介して、インバータ１７１の入力端子またはインバ
ータ１７２の入力端子に電位Ｖが入力されることにより、第１の記憶素子１６１の状態が
、電源電圧が停止される前の状態に復帰する。
【０１３１】
このような動作により、電源電圧の供給時には高速動作が実現され、且つ電源電圧の供
給が停止する前に揮発性の記憶素子に格納されている情報を不揮発性の記憶素子に待避さ
せることができる。
【０１３２】
以上が本構成例についての説明である。
【０１３３】
［構成例２］
本構成例では、構成例１における第２の記憶素子として、オフ電流の著しく小さいトラ
ンジスタにより容量素子やフローティングノードへの電荷の供給、保持、放出が制御され
る記憶素子を適用したシフトレジスタの構成例について説明する。
【０１３４】
図６（Ａ）に本構成例で例示するシフトレジスタ１８０の回路図を示す。シフトレジス
タ１８０は、構成例１で例示したシフトレジスタ１５０と対比して、主に第２の記憶素子
の構成が異なる点以外は共通している。
【０１３５】
シフトレジスタ１８０は、シフトレジスタ１５０内のスイッチ１６３ａ、１６３ｂ及び
第２の記憶素子１６２ａ、１６２ｂに換えて、第２の記憶素子１８２を有する。
【０１３６】
第２の記憶素子１８２は、トランジスタ１８３と容量素子１８４を有する。第２のトラ
ンジスタ１８３は、第１端子がインバータ１７１の出力端子と電気的に接続し、第２端子
が容量素子１８４の第１端子と電気的に接続する。またトランジスタ１８３のゲートには
制御信号Ｓが入力され、容量素子１８４の第２端子には電位Ｖが入力される。
【０１３７】
トランジスタ１８３は、オフ電流が著しく小さいことが望ましい。トランジスタ１８３
のオフ電流が小さいことで、トランジスタ１８３を介してリークする電荷の量を小さく抑
えることができるので、第２の記憶素子１８２においてデータが保持される期間を長く確
保することができる。酸化物半導体などのバンドギャップの広い半導体をチャネル形成領
域に含むトランジスタは、オフ電流が著しく小さいので、トランジスタ１８３として用い
るのに望ましい。
【０１３８】
またトランジスタ１８３は、酸化物半導体を含む半導体膜を挟んで上下に２つのゲート
電極を有するトランジスタとすることもできる。一方のゲート電極に制御信号Ｓを入力し
、他方のゲート電極には、閾値電圧制御用の信号を入力することができる。閾値電圧制御
用の信号は、一定の電位の信号であってもよい。なお、半導体膜を挟んで上下に設けられ
た２つのゲート電極を接続し、制御信号Ｓを入力してもよい。トランジスタ１８３の他方
のゲート電極に入力される信号によって、トランジスタ１８３の閾値電圧を制御すること
ができる。閾値電圧を制御することで、トランジスタ１８３のオフ電流を更に低減するこ
ともできる。
【０１３９】
ここで本構成例では、トランジスタ１８３はｎチャネル型のトランジスタとする。
【０１４０】
容量素子１８４の第２端子に入力される電位Ｖとして、例えばハイレベル電位やローレ
ベル電位などの一定電位を用いることができる。本構成例では電位Ｖとしてローレベル電
位を用いることとする。
【０１４１】
続いて、シフトレジスタ１８０の動作について説明する。
【０１４２】
まず、電源電圧が供給されている通常動作において、制御信号Ｓとしてトランジスタ１
８３をオフ状態とする信号（ここではローレベル電位）が入力される。したがって、構成
例１と同様、シフトレジスタ１８０はインバータのみで構成されたシフトレジスタとして
動作する。
【０１４３】
続いて、電源電圧の供給が停止するよりも前に、制御信号Ｓとしてトランジスタ１８３
をオン状態とする信号が入力される。したがって、インバータ１７１の出力端子が接続さ
れるノードの電位が容量素子１８４の第１端子に与えられ、当該電位と電位Ｖとの電位差
に応じて容量素子１８４の一対の電極間に電荷が蓄積される。
【０１４４】
その後、制御信号Ｓとしてトランジスタ１８３をオフ状態とする信号が与えられること
により、容量素子１８４の第１端子に接続されるノードの電位が保持される。
【０１４５】
続いて、電源電圧の供給が停止する。ここで、制御信号Ｓとしてトランジスタ１８３を
オフ状態とする信号が常に与えられる。また、制御信号Ｓとして電位Ｖと等しいローレベ
ル電位が与えられていてもよい。トランジスタ１８３はオフ電流が著しく低いため、トラ
ンジスタ１８３オフ状態を維持することで、電源電圧の供給が停止していても容量素子１
８４に蓄積された電荷がトランジスタ１８３を介して減少することが抑制され、その結果
第２の記憶素子１８２に記憶された情報が保持される。
【０１４６】
その後、電源電圧の供給が再開された後、制御信号Ｓとしてトランジスタ１８３をオン
状態とする信号が入力される。このとき、電源電圧の供給が停止する前に、容量素子１８
４の第１端子に与えられた電位がハイレベル電位の場合には、インバータ１７２の入力端
子にハイレベル電位が与えられる。当該電位がローレベル電位の場合には、インバータ１
７２の入力端子にローレベル電位が与えられる。このようにして第１の記憶素子１６１の
状態が、電源電圧の供給が停止する以前の状態に復帰することができる。
【０１４７】
ここで、構成例１で例示したように、素子の導電性の変化を利用した記憶素子を第２の
記憶素子に適用した場合には、一種類（構成例１では電位Ｖ）の電位情報しか記憶できな
いため、電源電圧の供給が再開された後に第１の記憶素子１６１の状態を確定するために
は、インバータ１７１及び１７２のそれぞれの入力端子に接続する一対の記憶素子を設け
る必要があった。しかし、本構成例に示す第２の記憶素子は、ハイレベル電位とローレベ
ル電位の二種類の電位情報を記憶することが可能であるため、インバータ１７１または１
７２のいずれか一方の入力端子に接続する一つの記憶素子を設けるのみでよく、回路構成
を簡略化できる。
【０１４８】
また、図６（Ｂ）に示すシフトレジスタ１９０のように、インバータ１７１及び１７２
のそれぞれの入力端子に接続する一対の第２の記憶素子（第２の記憶素子１８２ａ及び１
８２ｂ）を設ける構成としてもよい。このような構成とすると、電源電圧の供給が再開さ
れた際に第１の記憶素子１６１の状態が確定するまでの期間を短くできるため、高速動作
に適している。
【０１４９】
ここで、上記では、電源電圧が供給されている通常動作の際にトランジスタ１８３がオ
フ状態となるとして説明したが、通常動作の際にトランジスタ１８３をオン状態としてい
てもよい。
【０１５０】
その場合、容量素子１８４の第１端子の電位として、単位記憶回路１８１ａの出力デー
タＱ１の電位が常に維持されることとなる。したがって、電源電圧の供給が停止される際
に、容量素子１８４を充放電する必要がなく、トランジスタ１８３をオフ状態とするのみ
でよいため、高速動作が実現される。
【０１５１】
また、容量素子１８４の容量としては、電源電圧の供給が再開された後に、インバータ
１７２及びインバータ１５２ｂの出力を反転させるだけの電位が、これらの入力端子が接
続されるノードに与えられるような値とすればよい。具体的には、インバータ１７２及び
インバータ１５２ｂのそれぞれの入力部のゲート容量と同等の容量とすればよい。したが
って、容量素子１８４の充放電に要する電流は極めて小さいため、上述のように通常動作
時においてトランジスタ１８３を常にオン状態としていても、シフトレジスタ１８０は高
速に動作させることができる。
【０１５２】
なお、上述のようにオフ電流の著しく小さいトランジスタにより容量素子やフローティ
ングノードへの電荷の供給、保持、放出が制御される第２記憶素子を用いた単位記憶回路
１８１ａは、ＭＲＡＭなどを第２記憶素子に用いたシフトレジスタに比べて、データの待
避及び復帰により消費される電力（オーバーヘッド）が小さい。具体的に、ＭＲＡＭは、
データの書き込みに要する電流が５０μＡ〜５００μＡと言われているが、本構成例で例
示した単位記憶回路１８１ａでは、容量素子１８４への電荷の供給によりデータの待避を
行っているので、データの書き込みに要する電流をＭＲＡＭの１／１００程度に抑えるこ
とができる。よって、本構成例で例示した単位記憶回路１８１ａでは、オーバーヘッドと
電源の遮断により削減される電力とが等しくなる電源の遮断時間、すなわち損益分岐時間
（ＢＥＴ：Ｂｒｅａｋ  Ｅｖｅｎ  Ｔｉｍｅ）を、ＭＲＡＭを用いる場合より短くするこ
とができ、受電制御装置１０１の消費電力を抑えることができる。
【０１５３】
以上が本構成例についての説明である。
【０１５４】
［変形例］
ここで、第２の記憶素子としてＦｅＲＡＭ素子を用いる場合には、本構成例で例示した
回路構成を適用することができる。その場合には、容量素子１８４（または、容量素子１
８４ａ及び１８４ｂ）の誘電体として強誘電体を用いることにより実現できる。なお、Ｆ
ｅＲＡＭを用いる場合には、トランジスタ１８３（または、トランジスタ１８３ａ及び１
８３ｂ）として、必ずしもオフ電流の著しく小さいトランジスタを適用しなくてもよい。
【０１５５】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
【０１５６】
（実施の形態４）
本実施の形態では、チャネルが形成される半導体層に酸化物半導体を用いた、オフ電流
が著しく低いトランジスタと、これを上記実施の形態に適用する例について説明する。
【０１５７】
酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、酸化物半導体を適切
な条件で加工し、そのキャリア密度を十分に低減して得られた酸化物半導体層が適用され
たトランジスタにおいては、オフ状態でのソースとドレイン間のリーク電流（オフ電流）
を、従来のシリコンを用いたトランジスタと比較して極めて低いものとすることができる
。
【０１５８】
例えば、記憶部１２５に上述した酸化物半導体が適用されたトランジスタを用いる場合
、記憶部１２５を構成する他の素子をＣＭＯＳプロセスによって作製し、その上層に当該
トランジスタを積層して形成し、コンタクトプラグを介してこれらを電気的に接続する構
成とすることが好ましい。このような構成とすることにより、制御部の占有面積を縮小す
ることができる。
【０１５９】
また、用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚ
ｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導
体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、そ
れらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてス
ズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）、
ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、
ランタノイド（例えば、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、ガドリニウム（Ｇｄ））
から選ばれた一種、または複数種が含まれていることが好ましい。
【０１６０】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸
化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸
化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯ
とも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−
Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚ
ｎ系酸化物、Ｉｎ−Ｚｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｉ−Ｚｎ系酸化物、Ｉｎ−Ｓｃ−Ｚｎ
系酸化物、Ｉｎ−Ｙ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸
化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化
物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物
、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、
Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉ
ｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【０１６１】
ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化
物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外
の金属元素が入っていてもよい。
【０１６２】
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない
）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれ
た一の金属元素または複数の金属元素、若しくは上記のスタビライザーとしての元素を示
す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数
）で表記される材料を用いてもよい。
【０１６３】
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、あるいはＩ
ｎ：Ｇａ：Ｚｎ＝２：１：３等の原子数比のＩｎ：Ｇａ：Ｚｎ系酸化物やその組成の近傍
の酸化物を用いるとよい。
【０１６４】
トランジスタの半導体層に用いることのできる酸化物半導体膜は単結晶でも、非単結晶
を有していてもよい。非単結晶は、例えば、ＣＡＡＣ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  
Ｃｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣ
よりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお
、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
【０１６５】
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜とする。
【０１６６】
酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体
を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ
未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。
【０１６７】
酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半
導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩
序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶
質であり、結晶部を有さない。
【０１６８】
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体
の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化
物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶
質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積
層構造を有してもよい。
【０１６９】
なお、酸化物半導体膜は、例えば、単結晶を有してもよい。
【０１７０】
酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトル
または表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶
部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体
膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。
【０１７１】
以下、ＣＡＡＣ−ＯＳ膜について説明する。
【０１７２】
ＣＡＡＣ−ＯＳ膜の結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである
ことが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔ
ｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質
部と結晶部との境界、結晶部と結晶部の境界は明確ではない。また、ＴＥＭによってＣＡ
ＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。その
ため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
【０１７３】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えばｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法
線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直
な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て
金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部
間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂
直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も
含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好まし
くは−５°以上５°以下の範囲も含まれることとする。
【０１７４】
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡ
ＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被
形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、Ｃ
ＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非
晶質化することもある。
【０１７５】
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベク
トルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の
形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くこ
とがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を
行ったときに形成される。したがって結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたと
きの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃う。
【０１７６】
酸化物半導体膜として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を形成
する方法としては、三つ挙げられる。
【０１７７】
一つめは、成膜温度を２００℃以上６００℃以下として酸化物半導体膜の成膜を行うこ
とで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の
法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０１７８】
二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処
理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルま
たは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
【０１７９】
三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱
処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含ま
れる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に
揃った結晶部を形成する方法である。
【０１８０】
例えば、スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合、成膜時の基板温
度を高くすることが好ましい。例えば、基板加熱温度を１００℃以上６００℃以下、好ま
しくは２００℃以上５００℃以下、さらに好ましくは１５０℃以上４５０℃以下として酸
化物膜を成膜することによりＣＡＡＣ−ＯＳ膜を成膜することができる。
【０１８１】
また、スパッタリング法に用いる電源として、直流（ＤＣ）電源を用いることが好まし
い。なお、高周波（ＲＦ）電源、交流（ＡＣ）電源を用いることもできる。ただし、ＲＦ
電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以
下に示す観点からＡＣ電源よりもＤＣ電源が好ましいと考えられる。
【０１８２】
スパッタリング用ターゲットとしてＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットを用いる場
合、例えばＩｎＯｘ粉末、ＧａＯｙ粉末、及びＺｎＯｚ粉末を２：２：１、８：４：３、
３：１：１、１：１：１、４：２：３、３：１：２、３：１：４、１：６：４、１：６：
９等のｍｏｌ数比で混合して形成したＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットを用いるこ
とが好ましい。ｘ、ｙ、及びｚは任意の正の数である。なお、スパッタリング用ターゲッ
トは、多結晶であってもよい。
【０１８３】
また、マグネトロンを用い、磁場によりスパッタリング用ターゲットの近傍のプラズマ
空間を高密度化してもよい。マグネトロンスパッタリング装置では、例えば、スパッタリ
ング用ターゲットの前方に磁場を形成するため、スパッタリング用ターゲットの後方に磁
石組立体が配置される。当該磁場は、スパッタリング用ターゲットのスパッタリング時に
おいて、電離した電子やスパッタリングにより生じた二次電子を捉える。このようにして
補足された電子は成膜室内の希ガス等の不活性ガスとの衝突確率を高め、その結果プラズ
マ密度が高まる。これにより、例えば被素子形成層の温度を著しく上昇させることなく、
成膜の速度を上げることができる。
【０１８４】
スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を形成する場合、例えば、スパッタリング
装置の成膜室内に存在する不純物（水素、水、二酸化炭素、及び窒素など）を低減するこ
とが好ましい。また、成膜ガス中の不純物を低減することが好ましい。例えば、酸素ガス
やアルゴンガスの成膜ガスとして、露点が−４０℃以下、好ましくは−８０℃以下、より
好ましくは−１００℃以下にまで高純度化したガスを用いることにより、ＣＡＡＣ−ＯＳ
膜に対する不純物の混入を抑制することができる。
【０１８５】
スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を形成する場合、成膜ガス中の酸素割合を
高くし、電力を最適化して成膜時のプラズマダメージを抑制させることが好ましい。例え
ば、成膜ガス中の酸素割合を、３０体積％以上、好ましくは１００体積％にすることが好
ましい。
【０１８６】
スパッタリング法を用いてＣＡＡＣ−ＯＳ膜を成膜する場合、成膜時の基板加熱に加え
、加熱処理を行ってもよい。加熱処理により、例えば酸化物膜中の不純物濃度を低減させ
ることができる。
【０１８７】
上記加熱処理は、例えば３５０℃以上基板の歪み点未満の温度、さらには、３５０℃以
上４５０℃以下で行ってもよい。なお、加熱処理を複数回行ってもよい。
【０１８８】
上記加熱処理に用いられる加熱処理装置としては、ＧＲＴＡ（Ｇａｓ  Ｒａｐｉｄ  Ｔ
ｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置又はＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉｄ  Ｔｈｅ
ｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置などのＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎ
ｎｅａｌｉｎｇ）装置を用いてもよい。なお、これに限定されず、電気炉など、別の加熱
処理装置を用いてもよい。
【０１８９】
上記工程に示すように、成膜中に、水素や水などを膜中に含ませないようにすることに
より、酸化物半導体膜に含まれる不純物濃度を低減する。また、酸化物半導体膜の成膜後
に、加熱処理を行うことにより、酸化物半導体膜に含まれる水素や水などを除去すること
によって、不純物濃度を低減してもよい。この後に、酸化物半導体膜に酸素を供給し、酸
素欠損を補填することにより、酸化物半導体膜を高純度化することができる。また、酸化
物半導体膜に酸素を添加してもよい。
【０１９０】
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変
動が小さい。よって、当該トランジスタは、信頼性が高い。
【０１９１】
以上がＣＡＡＣ−ＯＳ膜の説明である。
【０１９２】
酸化物半導体膜の形成後において、脱水化処理（脱水素化処理）を行い酸化物半導体膜
から、水素、または水分を除去して不純物が極力含まれないように高純度化し、脱水化処
理（脱水素化処理）によって増加した酸素欠損を補填するため酸素を酸化物半導体膜に加
える処理を行うことが好ましい。また、本明細書等において、酸化物半導体膜に酸素を供
給する場合を、、加酸素化処理と記す場合がある、または酸化物半導体膜に含まれる酸素
を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。
【０１９３】
このように、酸化物半導体膜は、脱水化処理（脱水素化処理）により、水素または水分
が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化また
はｉ型に限りなく近い酸化物半導体膜とすることができる。このような高純度化された酸
化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近く）、キャリ
ア濃度は１×１０１７／ｃｍ３未満、さらには１×１０１５／ｃｍ３未満、さらには１×
１０１４／ｃｍ３未満、さらには１×１０１３／ｃｍ３未満、さらには１×１０１２／ｃ
ｍ３未満、さらには１×１０１１／ｃｍ３未満、さらには１．４５×１０１０／ｃｍ３未
満となる。
【０１９４】
またこのように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により
酸素欠損に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層を備え
るトランジスタは、極めて優れたオフ電流特性を実現できる。例えば、室温（２５℃）で
のオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は、１００ｚＡ（１ｚＡ
（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは、１０ｚＡ以下となる。また
、８５℃では、１００ｚＡ（１×１０−１９Ａ）以下、望ましくは１０ｚＡ（１×１０−
２０Ａ）以下となる。このように、ｉ型（真性）化または実質的にｉ型化された酸化物半
導体層を用いることで、極めて優れたオフ電流特性のトランジスタを得ることができる。
【０１９５】
このようなトランジスタを適用することにより、不揮発性の記憶素子を実現でき、オー
バーヘッドと損益分岐時間を低減でき、受電制御装置１０１の消費電力を抑えることがで
きる。
【０１９６】
続いて、図６（Ａ）に示すトランジスタ１８３としてチャネルが形成される半導体層に
酸化物半導体を用いたトランジスタが適用された単位記憶回路の構成の一例について説明
する。ここでは、トランジスタ１８３及び容量素子１８４が、ＣＭＯＳプロセスで形成さ
れた第１の記憶素子１６１を構成する他の素子の上層に、積層して形成した例について説
明する。
【０１９７】
図７に示す断面概略図では、チャネルが形成され、元素周期表における第１４族の半導
体（シリコンなど）を含有する半導体層を含むトランジスタと、チャネルが形成される酸
化物半導体層を含むトランジスタを用いて構成される。このとき、チャネルが形成される
酸化物半導体層を含むトランジスタは、元素周期表における第１４族の半導体（シリコン
など）を含有する半導体層を含むトランジスタの上に積層させることができる。元素周期
表における第１４族の半導体（シリコンなど）を含有する半導体層を含むトランジスタは
、例えば図６におけるインバータ１７１、１７２やインバータ１５２ａ、１５２ｂ等を構
成するトランジスタに適用される。
【０１９８】
図７には、インバータ１７２の入力部を構成するトランジスタ３０１と、トランジスタ
３０１と電気的に接続され、当該トランジスタ３０１の上層に形成された容量素子３０２
及びトランジスタ３０３を示す。ここでトランジスタ３０３は、図６（Ａ）におけるトラ
ンジスタ１８３に相当し、容量素子３０２は、容量素子１８４に相当する。
【０１９９】
図７では、半導体層３１１と、絶縁層３１４と、導電層３１５と、絶縁層３１６と、絶
縁層３１７と、接続層３１８と、導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃ
と、絶縁層３２０と、接続層３２１と、半導体層３３１と、絶縁層３３３と、導電層３３
４と、導電層３３６ａ及び導電層３３６ｂと、導電層３３８と、絶縁層３３９と、接続層
３４１と、導電層３４２と、により、元素周期表における第１４族の半導体（シリコンな
ど）を含有する半導体層を含むトランジスタ３０１と、チャネルが形成される酸化物半導
体層を含むトランジスタ３０３と、容量素子３０２が構成される。
【０２００】
さらに、半導体層３１１は、領域３１３ａ及び領域３１３ｂを有する。また、半導体層
３１１の一部の領域に設けられた絶縁層３１２により、隣接するトランジスタが電気的に
分離されている。
【０２０１】
半導体層３１１としては、例えば半導体基板を用いることができる。また、別の基板の
上に設けられた半導体層を半導体層３１１として用いることもできる。
【０２０２】
領域３１３ａ及び領域３１３ｂは、互いに離間して設けられ、ｎ型またはｐ型の導電型
を付与するドーパントが添加された領域である。領域３１３ａ及び領域３１３ｂは、上記
ｐチャネル型トランジスタのソース領域又はドレイン領域としての機能を有する。また、
領域３１３ａ及び領域３１３ｂは、それぞれ接続層３１８を介して導電層３１９ａまたは
導電層３１９ｂに電気的に接続されている。
【０２０３】
トランジスタ３０１がｎチャネル型のトランジスタの場合は、上記ドーパントとして、
ｎ型の導電性を付与する元素を用いる。一方、ｐチャネル型のトランジスタの場合には、
ｐ型の導電性を付与する元素を用いる。
【０２０４】
なお、領域３１３ａ及び３１３ｂの一部に低濃度領域を設けてもよい。このとき低濃度
領域の深さは、それ以外の領域の深さより小さくてもよいが、これに限定されない。
【０２０５】
絶縁層３１４は、絶縁層３１２に挟まれた半導体層３１１の領域の上に設けられる。絶
縁層３１４は、トランジスタ３０１のゲート絶縁層としての機能を有する。
【０２０６】
絶縁層３１４としては、例えば酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化
酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化
アルミニウム、酸化ハフニウム、有機絶縁材料（例えばポリイミド又はアクリルなど）な
どの材料の層を用いることができる。また、絶縁層３１４に適用可能な材料を積層して絶
縁層３１４を構成してもよい。
【０２０７】
導電層３１５は、絶縁層３１４を介して半導体層３１１に重畳する。導電層３１５に重
畳する半導体層３１１の領域がトランジスタ３０１のチャネル形成領域になる。導電層３
１５は、トランジスタ３０１のゲートとしての機能を有する。
【０２０８】
導電層３１５としては、例えばモリブデン、マグネシウム、チタン、クロム、タンタル
、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、
又はこれらを主成分とする合金材料の層を用いることができる。また、導電層３１５に適
用可能な材料を積層して導電層３１５を構成することもできる。
【０２０９】
絶縁層３１６は、絶縁層３１４の上に設けられ、導電層３１５における、互いに対向す
る一対の側面に接して設けられる。
【０２１０】
絶縁層３１７は、導電層３１５、絶縁層３１６の上に設けられる。
【０２１１】
絶縁層３１６、絶縁層３１７としては、上述した絶縁層３１４に適用可能な材料のうち
、絶縁層３１４に適用した材料と同じ材料の層又は異なる材料の層を用いることができる
。また、絶縁層３１６及び絶縁層３１７に適用可能な材料を積層して、絶縁層３１６又は
絶縁層３１７を構成することもできる。
【０２１２】
接続層３１８は、絶縁層３１７に設けられた開口部を埋めるようにして設けられ、領域
３１３ａ又は領域３１３ｂと電気的に接続される。
【０２１３】
導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃは、絶縁層３１７上に設けられ
る。導電層３１９ａは接続層３１８を介して領域３１３ａと電気的に接続する。導電層３
１９ｂは接続層３１８を介して領域３１３ｂと電気的に接続する。また導電層３１９ｃは
図示しない接続層３１８を介して導電層３１５と電気的に接続する。
【０２１４】
接続層３１８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃとしては
、上述した導電層３１５に適用可能な材料のうち、導電層３１５に適用した材料と同じ材
料の層又は異なる材料の層を用いることができる。また、接続層３１８、並びに導電層３
１９ａ、導電層３１９ｂ、及び導電層３１９ｃに適用可能な材料を積層して、接続層３１
８、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃを構成することもでき
る。
【０２１５】
絶縁層３２０は、絶縁層３１７、並びに導電層３１９ａ、導電層３１９ｂ、及び導電層
３１９ｃ上に設けられる。絶縁層３２０の構成としては、絶縁層３１７と同様の構成を用
いることができる。
【０２１６】
接続層３２１は、絶縁層３２０に設けられた開口部を埋めるようにして設けられ、導電
層３１９ｃと電気的に接続される。接続層３２１の構成としては、接続層３１８と同様の
構成を用いることができる。
【０２１７】
半導体層３３１は、絶縁層３２０の上に設けられる。半導体層３３１としては、上述し
た材料の層を用いることができる。
【０２１８】
なお、半導体層３３１の導電層３３６ａ及び導電層３３６ｂと重なる領域にドーパント
が添加された領域を設けてもよい。ドーパントとしては、１５族元素（代表的には窒素（
Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミ
ニウム（Ａｌ）、、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム
（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれか
から選択される一以上を用いることができる。なお、当該領域は必ずしも設けなくともよ
い。
【０２１９】
導電層３３６ａ及び導電層３３６ｂはそれぞれ互いに離間して設けられ、半導体層３３
１に接して電気的に接続される。導電層３３６ａおよび導電層３３６ｂは、トランジスタ
のソース電極またはドレイン電極として機能する。また、導電層３３６ｂは接続層３２１
と電気的に接続される。また、導電層３３６ａは、容量素子３０２の一方の電極としても
機能する。
【０２２０】
導電層３３６ａ及び導電層３３６ｂとしては、アルミニウム（Ａｌ）、クロム（Ｃｒ）
、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン
（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）などの金属、または、上述した金属元
素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素の窒化物
などを用いて形成することができる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、
ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）などの金属元素を用いてもよい。
【０２２１】
絶縁層３３３は、半導体層３３１、導電層３３６ａ、導電層３３６ｂの上に設けられる
。また絶縁層３３３は、トランジスタのゲート絶縁層としての機能を有する。また、絶縁
層３３３は、容量素子３０２の誘電層としての機能をも有する。
【０２２２】
絶縁層３３３としては、例えば窒化アルミニウム、酸化アルミニウム、窒化酸化アルミ
ニウム、酸化窒化アルミニウム、窒化シリコン、酸化シリコン、窒化酸化シリコン、酸化
窒化シリコン、酸化タンタル、または酸化ランタンから選ばれた材料を、単層でまたは積
層して形成することができる。
【０２２３】
また、絶縁層３３３として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加され
たハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネ
ート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材
料を用いることで、実質的な（例えば、酸化シリコン換算の）ゲート絶縁膜の厚さを変え
ないまま、物理的なゲート絶縁膜を厚くすることにより、ゲートリークを低減できる。さ
らには、ｈｉｇｈ−ｋ材料と、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸
化シリコン、酸化アルミニウム、酸化窒化アルミニウム、及び酸化ガリウムのいずれか一
以上との積層構造とすることができる。
【０２２４】
導電層３３４は、絶縁層３３３を介して半導体層３３１に重畳する。導電層３３４は、
トランジスタのゲートとしての機能を有する。また導電層３３４の一部が導電層３３６ａ
及び３３６ｂと重畳して設けられることが好ましい。
【０２２５】
導電層３３４としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタ
ル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎ
ｄ）、スカンジウム（Ｓｃ）から選ばれた金属、または上述した金属元素を成分とする合
金、上述した金属元素を組み合わせた合金、上述した金属元素の窒化物などを用いて形成
することができる。また、マンガン（Ｍｎ）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚ
ｒ）、ベリリウム（Ｂｅ）などの金属元素を用いてもよい。
【０２２６】
また、導電層３３４は、単層構造でも、二層以上の積層構造としてもよい。例えば、シ
リコンを含むアルミニウムを用いた単層構造、アルミニウム上にチタンを積層する二層構
造、窒化チタン上にチタンを積層する二層構造、窒化チタン上にタングステンを積層する
二層構造、窒化タンタル上にタングステンを積層する二層構造、Ｃｕ−Ｍｇ−Ａｌ合金上
にＣｕを積層する二層構造、チタンと、そのチタン上にアルミニウムを積層し、さらにそ
の上にチタンを形成する三層構造などがある。
【０２２７】
また、導電層３３４は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化
物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物
、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加した
インジウム錫酸化物などの透光性を有する導電性材料を適用することもできる。また、上
記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
【０２２８】
また、導電層３３４と半導体層３３１に重畳し、かつ、導電層３３４と絶縁層３３３に
接して、酸化ガリウムや、窒素を含むインジウムガリウム亜鉛酸化物や、窒素を含むイン
ジウム錫酸化物や、窒素を含むインジウムガリウム酸化物や、窒素を含むインジウム亜鉛
酸化物や、窒素を含む酸化錫や、窒素を含むインジウム酸化物や、金属窒化物（ＩｎＮ、
ＺｎＮなど）を形成してもよい。
【０２２９】
これらの材料は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、絶縁層３３
３を介して半導体層３３１と重畳させることで、トランジスタのしきい値電圧をプラスに
することができ、所謂ノーマリーオフのスイッチング素子を実現できる。例えば、窒素を
含むＩｎ−Ｇａ−Ｚｎ−Ｏを用いる場合、少なくとも半導体層３３１より高い窒素濃度、
具体的には窒素濃度が７原子％以上のＩｎ−Ｇａ−Ｚｎ−Ｏを用いる。
【０２３０】
導電層３３８は、絶縁層３３３を介して導電層３３６ａ上に設けられる。
【０２３１】
ここで、導電層３３６ａ、絶縁層３３３、及び導電層３３８により容量素子３０２が形
成される。
【０２３２】
絶縁層３３９は、絶縁層３３３、導電層３３４及び導電層３３８の上に設けられる。
【０２３３】
絶縁層３３９には、絶縁層３１７と同様の材料を用いることができる。
【０２３４】
接続層３４１は、絶縁層３３９に設けられた開口部を埋めるように設けられ、導電層３
３８と電気的に接続する。
【０２３５】
接続層３４１は、接続層３１８と同様の構成とすることができる。
【０２３６】
導電層３４２は、絶縁層３３９上に設けられる。導電層３４２は接続層３４１を介して
導電層３３８と電気的に接続する。
【０２３７】
導電層３４２は、導電層３１９ａ、導電層３１９ｂ、及び導電層３１９ｃと同様の構成
とすることができる。
【０２３８】
このようにして、ＣＭＯＳプロセスで形成された第１の記憶素子を構成する素子（例え
ばトランジスタ３０１）の上層に、トランジスタ３０３及び容量素子３０２が積層された
単位記憶回路を構成することができる。
【０２３９】
このような構成とすることにより、トランジスタ３０３及び容量素子３０２を、他の素
子の直上に形成することができるため、単位記憶回路の占有面積が増大することなく、揮
発性の第１の記憶素子に保持された情報を保持する機能を追加することができる。さらに
、トランジスタ３０３としてオフ状態におけるリーク電流が極めて低い、酸化物半導体を
用いたトランジスタを適用することにより、不揮発性の記憶素子を実現でき、オーバーヘ
ッドと損益分岐時間を低減でき、受電制御装置１０１の消費電力を抑えることができる。
【０２４０】
（実施の形態５）
本発明の一態様の受電制御装置が適用された受電装置は、外部からの電力の供給を無線
で受けられる電子機器に適用可能である。本発明の一態様に係る電子機器の具体例として
、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的
にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等の記録媒体を再生し、そ
の画像を表示しうるディスプレイを有する装置）、携帯電話、携帯型ゲーム機、携帯情報
端末、電子書籍、ビデオカメラ、デジタルスチルカメラなどのカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カー
オーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、
プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。
【０２４１】
そのほか、本発明の一態様に係る電子機器の具体例として、照明装置、ポータブルＣＤ
プレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け
時計、コードレス電話子機、トランシーバ、携帯無線機、自動車電話、電卓、電子手帳、
電子翻訳機、音声入力機器、電気シェーバ、電気歯ブラシ、電子レンジ等の高周波加熱装
置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、ドライヤー、エアコンディ
ショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団
乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、懐中電灯、チ
ェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導
灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵シ
ステム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。
また、リチウム二次電池からの電力を用いて電動機により推進する移動体なども、電気機
器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃
機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨ
ＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原
動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、
ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙
げられる。
【０２４２】
図８（Ａ）に、本発明の一態様に係る電子機器の一つである、ノート型パーソナルコン
ピュータを示す。図８（Ａ）に示すノート型パーソナルコンピュータは、筐体５２０１、
表示部５２０２、キーボード５２０３、タッチパッド５２０４、送電装置５２０５、受電
装置５２０７等を有する。受電装置５２０７には、本発明の一態様に係る受電装置が設け
られている。
【０２４３】
図８（Ａ）に示すノート型パーソナルコンピュータは、受電装置５２０７において、電
磁共鳴方式の送電装置からの電力を、無線で受けることができる。また、送電装置５２０
５を介して、電力を他の電子機器に供給することができる。
【０２４４】
例えば、図８（Ａ）では、送電装置５２０５を介して、ポインティングデバイスの一つ
であるマウス５２０６に、電力を供給する場合を例示する。マウス５２０６は本発明の一
態様の受電装置５２０８を備えている。具体的に、図８（Ａ）では、マウス５２０６を、
ノート型パーソナルコンピュータの送電装置５２０５上に、矢印で示すように移載する。
【０２４５】
図８（Ｂ）に、マウス５２０６が、送電装置５２０５上に載置されている様子を示す。
上記状態において、送電装置５２０５を介してマウス５２０６内の受電装置５２０８に無
線で供給することができる。なお、マウス５２０６が電磁共鳴方式である場合、マウス５
２０６が電磁誘導方式である場合とは異なり、充電の対象となるマウス５２０６を、必ず
しも送電装置５２０５上に載置する必要はない。マウス５２０６が電磁共鳴方式である場
合、送電装置５２０５を介して無線給電を行うことで、電力伝送効率を落とすことなく、
送電装置とマウス５２０６の間における電力の伝送距離を長くすることができる。
【０２４６】
図９（Ａ）に本発明の一態様の受電装置を備えるスマートフォンを示す。図９（Ａ）に
示すスマートフォンは、筐体５４０１、受電装置５４０２、スピーカ５４０３、マイク５
４０４、操作ボタン５４０５、タッチ操作が可能な表示部５４０６などを有している。な
お、受電装置５４０２に本発明の一態様の受電装置を備える。
【０２４７】
また、図９（Ｂ）には、送電装置を備えるクレードルを示している。図９（Ｂ）に示す
クレードルは、筐体５４５１内に送電装置５４５２を備え、コネクタ５４５３によって必
要な電力が外部から供給されている。
【０２４８】
スマートフォンに電力を供給する場合、図９（Ｃ）に示すようにスマートフォンをクレ
ードルに設置する。このとき、スマートフォン内の受電装置５４０２とクレードル内の送
電装置５４５２が重なるように設置する。また、クレードルに支持部を設け、送電装置５
４５２と受電装置５４０２の相対位置がずれないようにスマートフォンが固定されている
ことが好ましい。
【０２４９】
なお、クレードルはスマートフォンを固定支持できればよく、図９（Ｂ）の構成に限ら
れない。例えばスマートフォンを縦向きから横向きに回転する回転機構を設けていてもよ
い。
【０２５０】
また、本発明の一態様に係る受電装置は、電力を用いて電動機により推進する移動体に
適用することもできる。上記移動体には、自動車（自動二輪車、三輪以上の普通自動車）
、電動アシスト自転車を含む原動機付自転車、航空機、船舶、鉄道車両などが、その範疇
に含まれる。
【０２５１】
図１０（Ａ）に、本発明の一態様に係る受電装置が適用された普通自動車を示す。図１
０（Ａ）に示す普通自動車は、車体５６０１、車輪５６０２、ダッシュボード５６０３、
ライト５６０４、受電装置５６０５、電動機５６０６等を有する。受電装置５６０５には
、本発明の一態様に係る受電装置が設けられている。なお、図１０（Ａ）に示す普通自動
車では、受電装置５６０５が車体５６０１の底部に設けられている場合を例示しているが
、受電装置５６０５を車体５６０１の底部以外の箇所に設けることも可能である。
【０２５２】
図１０（Ａ）に示す普通自動車は、受電装置５６０５において、送電装置からの電力を
、無線で受けることができる。電動機５６０６とライト５６０４は、負荷に相当し、上記
電力を用いて駆動する。或いは、普通自動車が二次電池を有している場合、上記電力を二
次電池に蓄電することもできる。電動機５６０６が駆動することで、車輪５６０２の動作
を制御することができる。
【０２５３】
なお、図１０（Ａ）に示す普通自動車は、原動機として電動機のみを用いている場合を
例示しているが、電動機及び燃焼機関を原動機として用いていてもよい。燃焼機関は、給
電装置から供給された電力によりプラグ点火が行われることで始動し、車輪５６０２の動
作を制御することができる。
【０２５４】
また、図１０（Ａ）に示す普通自動車は車体内に送電装置を備え、電力を他の電子機器
に供給することもできる。
【０２５５】
例えば、図１０（Ａ）では、ダッシュボード５６０３内に埋め込まれた送電装置５６０
８を介して、携帯電話の一つであるスマートフォン５６０７に、電力を供給することがで
きる。図１０（Ａ）では、スマートフォン５６０７を、普通自動車のダッシュボード５６
０３上に、矢印で示すように移載する。
【０２５６】
図１０（Ｂ）に、スマートフォン５６０７が、ダッシュボード５６０３上に載置されて
いる様子を示す。なお、図１０（Ｂ）では、普通自動車におけるスマートフォン５６０７
と送電装置５６０８の位置関係を明確にするために、普通自動車の輪郭と、ダッシュボー
ド５６０３と、送電装置５６０８と、スマートフォン５６０７とを示す。このような状態
において、送電装置５６０８から出力される電力を、スマートフォン５６０７に無線で供
給することができる。
【０２５７】
以上のように、本発明の一態様の受電装置を電子機器や移動体に搭載することで、無線
給電時の消費電力が低減された電子機器または移動体を実現できる。
【０２５８】
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
【符号の説明】
【０２５９】
１００      受電装置
１０１      受電制御装置
１０３      受電部
１０５      整流回路
１０７      蓄電装置
１０９      充電検知部
１１１      電源制御部
１１３      クロック生成部
１１５      カウンタ部
１１７      受電検知部
１２０      通信制御部
１２１      インターフェース
１２３      演算部
１２５      記憶部
１３１      パワーコントローラ
１３２ａ    配線
１３２ｂ    配線
１３３      パワースイッチ
１３３ａ    パワースイッチ
１３３ｂ    パワースイッチ
１３４ａ    スイッチ
１３４ｂ    スイッチ
１５０      シフトレジスタ
１５１ａ    単位記憶回路
１５１ｂ    単位記憶回路
１５２ａ    インバータ
１５２ｂ    インバータ
１６１      第１の記憶素子
１６２ａ    第２の記憶素子
１６２ｂ    第２の記憶素子
１６３ａ    スイッチ
１６３ｂ    スイッチ
１７１      インバータ
１７２      インバータ
１８０      シフトレジスタ
１８１ａ    単位記憶回路
１８１ｂ    単位記憶回路
１８２      第２の記憶素子
１８２ａ    第２の記憶素子
１８２ｂ    第２の記憶素子
１８３      トランジスタ
１８３ａ    トランジスタ
１８３ｂ    トランジスタ
１８４      容量素子
１８４ａ    容量素子
１８４ｂ    容量素子
１９０      シフトレジスタ
３０１    トランジスタ
３０２    容量素子
３０３    トランジスタ
３１１    半導体層
３１２    絶縁層
３１３ａ    領域
３１３ｂ    領域
３１４    絶縁層
３１５    導電層
３１６    絶縁層
３１７    絶縁層
３１８    接続層
３１９ａ    導電層
３１９ｂ    導電層
３１９ｃ    導電層
３２０    絶縁層
３２１    接続層
３３１    半導体層
３３３    絶縁層
３３４    導電層
３３６ａ    導電層
３３６ｂ    導電層
３３８    導電層
３３９    絶縁層
３４１    接続層
３４２    導電層
５２０１    筐体
５２０２    表示部
５２０３    キーボード
５２０４    タッチパッド
５２０５    送電装置
５２０６    マウス
５２０７    受電装置
５２０８    受電装置
５４０１    筐体
５４０２    受電装置
５４０３    スピーカ
５４０４    マイク
５４０５    操作ボタン
５４０６    表示部
５４５１    筐体
５４５２    送電装置
５４５３    コネクタ
５６０１    車体
５６０２    車輪
５６０３    ダッシュボード
５６０４    ライト
５６０５    受電装置
５６０６    電動機
５６０７    スマートフォン
５６０８    送電装置
【図１】
2020036531.tif 000003
【図２】
2020036531.tif 000004
【図３】
2020036531.tif 000005
【図４】
2020036531.tif 000006
【図５】
2020036531.tif 000007
【図６】
2020036531.tif 000008
【図７】
2020036531.tif 000009
【図８】
2020036531.tif 000010
【図９】
2020036531.tif 000011
【図１０】
2020036531.tif 000012
【手続補正書】
【提出日】令和1年12月27日(2019.12.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受電部から印加された受電信号からクロック信号を生成する機能を有するクロック生成部と、
前記クロック信号に応じて給電期間を測定する機能を有するカウンタ部と、
受信信号を検出し、送信信号を生成する機能を有する通信制御部と、
前記クロック生成部、前記カウンタ部、前記通信制御部への電源電圧の供給を制御する機能を有する電源制御部と、を有し、
前記電源制御部は、パワーコントローラ及びスイッチを有し、
前記電源制御部は、前記通信制御部と電気的に接続され、
前記電源制御部は、前記カウンタ部から供給される信号に従って、前記スイッチをオフにすることで、前記通信制御部への前記電源電圧の供給を停止する受電制御装置。