(57)【要約】【課題】信号経路を増やすことなく、異なる制御に用いるためのデータを送信できる半導体装置を提供する。【解決手段】送信側チップ２のパルス生成回路６は、外部より入力される信号ＩＮがハイレベルを示すと低周波数パルス列を信号ＩＮＨとして出力し、信号ＩＮがローレベルを示すと周波数パルス列を信号ＩＮＬとして出力する。信号ＤＡＴＡＩＮがハイレベルになると信号ＩＮＨ，ＩＮＬの周波数が高くなるように変化させて変調する。受信側チップ４には、信号ＩＮＨ，ＩＮＬがトランスチップ３を介して信号ＯＵＴＨ，ＯＵＴＬとして受信され、これらの信号によりラッチ回路５が制御され信号ＯＵＴが外部に出力される。パルス周波数判定回路１０は信号ＯＵＴＨ，ＯＵＴＬを周波数の変化に応じて復調して信号ＤＡＴＡＯＵＴが外部に出力される。【選択図】図１
2020031272.tif 000002
【特許請求の範囲】
【請求項１】
外部より入力される第１信号がアクティブレベルを示すと所定周期の第１パルス信号を出力すると共に、前記第１信号がインアクティブレベルを示すと所定周期の第２パルス信号を出力し、外部より入力される第２信号がアクティブレベルを示すと前記第１又は第２パルス信号を変調する変調部（６，３４，４５，７Ｈ，７Ｌ，Ｒ１，Ｒ２，５４，６４，７４）を有し、第１又は第２被変調信号を出力する送信回路（２，３２，４２，５２，６２，７２）と、
前記第１及び第２被変調信号が入力される結合素子（８，４６）と、
この結合素子を介して入力される前記第１又は第２被変調信号により制御される制御対象回路と、前記第１又は第２被変調信号より前記第２信号を復調する復調部（１０，３５，４７，５５，６５，７５）と、前記第２信号を外部に出力する受信回路（４，３３，４４，５３，６３，７３）とを備える半導体装置。
【請求項２】
前記変調部（６）は、前記第１又は第２パルス信号を周波数変調する請求項１記載の半導体装置。
【請求項３】
前記結合素子はトランス（８）であり、
前記変調部（３４）は、前記第１又は第２パルス信号をパルス幅変調し、
前記復調部（３５）は、前記第１又は第２被変調信号の振幅レベルに応じて前記第２信号を復調する請求項１記載の半導体装置。
【請求項４】
前記結合素子はコンデンサ（４６）であり、
前記変調部（４５，７Ｈ，７Ｌ，Ｒ１，Ｒ２）は、前記第１又は第２パルス信号の二値レベル変化時間を変調し、
前記復調部（４７）は、前記第１又は第２被変調信号の振幅レベルに応じて前記第２信号を復調する請求項１記載の半導体装置。
【請求項５】
前記変調部（５４）は、前記第１又は第２パルス信号を、所定期間内に出力するパルス数を変化させて変調する請求項１記載の半導体装置。
【請求項６】
前記変調部（６４，７４）は、外部より入力される第３以上の信号である高次信号がアクティブレベルを示すと前記第１又は第２パルス信号の変調状態を変化させ、
前記受信回路（６３，７３）は、復調された高次信号を外部に出力する請求項１記載の半導体装置。
【請求項７】
前記変調部（６４）は、前記第１又は第２パルス信号を周波数変調する請求項６記載の半導体装置。
【請求項８】
前記変調部（７４）は、前記第２信号がアクティブレベルを示すと前記第１又は第２パルス信号を周波数変調し、前記高次信号としての第３信号がアクティブレベルを示すと前記第１又は第２パルス信号をパルス幅変調する請求項６記載の半導体装置。
【請求項９】
前記変調部（８４）は、前記第２信号がアクティブレベルを示すと前記第１又は第２パルス信号をパルス幅変調し、前記高次信号としての第３信号がアクティブレベルを示すと前記第１又は第２パルス信号をパルス数変調する請求項６記載の半導体装置。
【請求項１０】
前記変調部（９４）は、前記第２信号がアクティブレベルを示すと前記第１又は第２パルス信号を周波数変調し、前記高次信号としての第３信号がアクティブレベルを示すと前記第１又は第２パルス信号をパルス数変調する請求項６記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外部より信号が入力される送信回路と、結合素子と、結合素子を介して信号が入力される受信回路とを備える半導体装置に関する。
【背景技術】
【０００２】
例えば特許文献１には、以下のような信号伝達装置が開示されている。送信側では、入力信号の二値レベルが変化するのに応じて、フリップフロップのセット信号とリセット信号とを２系統に分けて、それぞれパルス信号をＮ回発生させる。各パルス信号は、２つのトランスを介してそれぞれ送信される。受信側では、パルス信号をＭ（＜Ｎ）回受信するとフリップフロップに対しセット信号，リセット信号を与える。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−１８８９９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の構成では、フリップフロップをセット／リセットするために２系統の信号経路を用いている。
これに対して本発明は、信号経路を３系統以上に増やすことなく、異なる制御に用いるためのデータを送信できる半導体装置を提供する。
【課題を解決するための手段】
【０００５】
請求項１記載の半導体装置によれば、送信回路の変調部は、外部より入力される第１信号がアクティブレベル，インアクティブレベルを示すと、所定周期の第１，第２パルス信号をそれぞれ出力する。そして、外部より入力される第２信号がアクティブレベルを示すと第１又は第２パルス信号を変調し、第１又は第２被変調信号を出力する。
【０００６】
受信回路には、結合素子を介して第１又は第２被変調信号が入力され、制御対象回路は、これらの被変調信号により制御される。復調部は、第１又は第２被変調信号より第２信号を復調し、復調された第２信号は外部に出力される。このように構成すれば、被変調信号はパルス列を伴う信号となるので、送信回路に入力される第１信号のレベル変化に応じて、受信回路側の制御対象回路をそれぞれのパルス列信号により安定的に制御すると共に、復調した第２信号を外部に出力してその他に制御を行うことが可能になる。したがって、回路構成を極力増大させることなく、第２信号を用いた制御を行うことができる。
【０００７】
請求項２記載の半導体装置によれば、変調部は第１又は第２パルス信号を周波数変調するので、復調部は第１又は第２被変調信号の周波数の変化に応じて第２信号を復調できる。
【０００８】
請求項３記載の半導体装置によれば、結合素子をトランスとし、変調部は、第１又は第２パルス信号をパルス幅変調する。そして、復調部は、前記第１又は第２被変調信号の振幅レベルに応じて第２信号を復調する。この場合、トランスを介して受信回路に入力される被変調信号は、パルス幅に応じて振幅が変化したパルス信号になる。したがって、第２信号を簡単に復調できる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態であり、磁気カプラの構成を示す図
【図２】パルス生成回路の構成を示す図
【図３】パルス周波数判定回路の構成を示す図
【図４】パルス周波数判定回路の動作を示すタイミングチャート
【図５】磁気カプラの動作を示すタイミングチャート（その１）
【図６】磁気カプラの動作を示すタイミングチャート（その２）
【図７】第２実施形態であり、磁気カプラの構成を示す図
【図８】磁気カプラの動作を示すタイミングチャート
【図９】第３実施形態であり、コンデンサカプラの構成を示す図
【図１０】コンデンサカプラの動作を示すタイミングチャート
【図１１】第４実施形態であり、磁気カプラの構成を示す図
【図１２】パルス数判定回路の構成を示す図
【図１３】パルス数判定回路の動作を示すタイミングチャート
【図１４】磁気カプラの動作を示すタイミングチャート（その１）
【図１５】磁気カプラの動作を示すタイミングチャート（その２）
【図１６】第５実施形態であり、磁気カプラの構成を示す図
【図１７】第６実施形態であり、磁気カプラの構成を示す図
【図１８】磁気カプラの動作を示すタイミングチャート
【図１９】第７実施形態であり、磁気カプラの構成を示す図
【図２０】磁気カプラの動作を示すタイミングチャート
【図２１】第８実施形態であり、磁気カプラの構成を示す図
【図２２】磁気カプラの動作を示すタイミングチャート
【発明を実施するための形態】
【００１０】
（第１実施形態）
図１に示すように、半導体装置である磁気カプラ１は、送信側チップ２，トランスチップ３及び受信側チップ４を備えている。受信側チップ４には、制御対象回路としてＲＳフリップフロップであるラッチ回路５が形成されている。送信側チップ２にはパルス生成回路６が形成されており、外部より第１信号ＩＮ及び第２信号ＤＡＴＡＩＮが入力される。送信側チップ２は送信回路に相当し、受信側チップ４は受信回路に相当する。尚、以下で説明する信号は、何れもアクティブレベルがハイであり、インアクティブレベルがローである。
【００１１】
パルス生成回路６は、２つの出力端子を備え、信号ＩＮのレベルがハイを示している期間は、送信バッファ７Ｈを介してトランスチップ３に信号ＩＮＨを出力する。また、パルス生成回路６は、信号ＩＮのレベルがローを示している期間は、送信バッファ７Ｌを介してトランスチップ３に信号ＩＮＬを出力する。信号ＩＮＨ，ＩＮＬは何れもパルス列信号であり、パルス生成回路６は、信号ＤＡＴＡＩＮのレベルに応じてパルス信号の周波数を変調する。信号ＩＮＨ，ＩＮＬは、それぞれ第１，第２パルス信号に相当する。
【００１２】
トランスチップ３には、結合素子として２つのトランス８Ｈ，８Ｌを備えている。トランス８の１次側巻線，２次側巻線の一端は、それぞれ独立したグランドに接続されている。そして、トランス８Ｈ，８Ｌの２次側より、信号ＯＵＴＨ，ＯＵＴＬが受信側チップ４に出力される。信号ＯＵＴＨ，ＯＵＴＬは、受信バッファ９Ｈ，９Ｌを介してラッチ回路５に入力される。受信バッファ９Ｈの出力信号はラッチ回路５のセット信号となり、受信バッファ９Ｌの出力信号はラッチ回路５のリセット信号となる。ラッチ回路５は、第１信号ＯＵＴを外部に出力する。
【００１３】
また、受信バッファ９Ｈ，９Ｌの出力信号は、パルス周波数判定回路１０に入力されている。パルス周波数判定回路１０は、信号ＯＵＴＨ又はＯＵＴＬより復調した第２信号ＤＡＴＡＯＵＴを外部に出力する。信号ＯＵＴは、例えば上位の制御回路にステータスの変化を伝達するための信号であり、信号ＤＡＴＡＯＵＴは、例えばＭＯＳＦＥＴなどのスイッチング素子を駆動する信号である。
【００１４】
図２に示すように、パルス生成回路６は、信号ＩＮの立上りエッジを検出する立上りエッジ検出部１１Ｈ，立下りエッジを検出する立下りエッジ検出部１１Ｌを備える。また、信号ＩＮは、ＡＮＤゲート１２Ｈの入力端子の一方に入力されていると共に、ＮＯＴゲート１３を介してＡＮＤゲート１２Ｌの入力端子の一方に入力されている。発振器１４は、信号ＤＡＴＡＩＮのレベルに応じて出力するパルス信号の周波数を変化させる。信号ＤＡＴＡＩＮのレベルがローであれば周波数を低くし、ハイであれば周波数を高くする。発振器１１の出力端子は、ＡＮＤゲート１２Ｈ及び１２Ｌの入力端子の他方に入力されている。パルス生成回路６は変調部に相当する。
【００１５】
立上りエッジ検出部１１Ｈの出力端子，ＡＮＤゲート１２Ｈの出力端子は、それぞれＯＲゲート１５Ｈの入力端子に接続されている。立下りエッジ検出部１１Ｌの出力端子，ＡＮＤゲート１２Ｌの出力端子は、それぞれＯＲゲート１５Ｌの入力端子に接続されている。ＯＲゲート１５Ｈ，１５Ｌの出力端子は、それぞれワンショットパルス生成部１６Ｈ，１６Ｌの入力端子に接続されている。ワンショットパルス生成部１６Ｈ，１６Ｌの出力端子は、それぞれ送信バッファ７Ｈ，７Ｌの入力端子に接続されている。
【００１６】
図３に示すように、受信バッファ９Ｈ，９Ｌの出力信号は、パルス周波数判定回路１０のＯＲゲート１７の入力端子に与えられている。ＯＲゲート１７の出力信号は、タイマ１８に入力されている。タイマ１８は、信号ＯＵＴＨ又はＯＵＴＬのパルス数をカウントし、発振器１９より出力されるクロック信号ＣＬＫによりリセットされる。タイマ１８の出力信号ＣＯＵＮＴはパルス保持部２０に入力され、パルス保持部２０は出力バッファ２１を介して信号ＤＡＴＡＯＵＴを出力する。
【００１７】
図４に示すように、周波数変調された信号ＯＵＴＨの低い周波数に対応する周期をＴＬ，高い周波数に対応する周期をＴＨとすると、クロック信号ＣＬＫの周期ＴＣは以下のように設定されている。
ＴＨ＜ＴＣ＜ＴＬ
これにより、タイマ１８は、信号ＯＵＴＨの周波数が低い期間は、カウンタ値「１」でクロック信号ＣＬＫによりリセットされる。信号ＯＵＴＨの周波数が高い期間は、カウンタ値「２」でクロック信号ＣＬＫによりリセットされる。タイマ１８は、カウンタ値「２」で出力信号ＣＯＵＮＴをハイレベルに変化させる。
【００１８】
パルス保持部２０は、出力信号ＣＯＵＮＴがハイレベルになると、そのレベルを一定期間保持して信号ＤＡＴＡＯＵＴを出力する。パルス保持部２０がハイレベルを保持する期間は、周期ＴＬ未満に設定されている。パルス周波数判定回路１０は復調部に相当する。
【００１９】
次に、本実施形態の作用について説明する。図５に示すように、入力信号ＩＮがハイレベルになると、パルス生成回路６は、周期ＴＬの低周波数パルス列を信号ＩＮＨとして出力する。入力信号ＩＮがローレベルを示す期間は、パルス生成回路６は、同様のパルス列を信号ＩＮＬとして出力しており、受信側チップ４のラッチ回路５は継続的にリセットされている。
【００２０】
信号ＩＮＨは、トランス８Ｈを介して信号ＯＵＴＨとなり、受信側チップ４に受信される。ラッチ回路５は、信号ＯＵＴＨの最初のパルス信号でセットされ、信号ＯＵＴをハイレベルに変化させる。その後も、信号ＯＵＴＨが周期的に受信されるので、ラッチ回路５は継続的にセットされる。このとき、信号ＤＡＴＡＯＵＴはローレベルを示している。
【００２１】
入力信号ＤＡＴＡＩＮがハイレベルになると、パルス生成回路６は信号ＩＮＨより出力しているパルス列を、周期ＴＨの高低周波数に変化させる。すると、パルス周波数判定回路１０がその周波数の変化を検出し、信号ＤＡＴＡＯＵＴをハイレベルに変化させる。尚、入力信号ＩＮがローレベルを示す期間において、入力信号ＤＡＴＡＩＮがハイレベルになった際にもパルス周波数判定回路１０は同様に動作するので、信号ＤＡＴＡＯＵＴは同じくハイレベルになる。
【００２２】
図６は、周波数の高低変化を４倍に設定した場合を示している。また、同図では、信号ＩＮがローレベルを示す期間に信号ＩＮＬ，ＯＵＴＬが変化する波形を示している。この時、パルス周波数判定回路１０において、周波数の変化を判別する閾値を２倍程度に設定すると、図中に示すように、信号ＤＡＴＡＩＮがハイレベルを示す期間に信号ＯＵＴＬに１パルスの抜けが発生しても、信号ＤＡＴＡＯＵＴはローレベルに変化せず、ロバスト性を向上させることができる。
【００２３】
以上のように本実施形態によれば、送信側チップ２のパルス生成回路６は、外部より入力される信号ＩＮがハイレベルを示すと低周波数パルス列を信号ＩＮＨとして出力し、信号ＩＮがローレベルを示すと、低周波数パルス列を信号ＩＮＬとして出力する。そして、信号ＤＡＴＡＩＮがハイレベルになると、信号ＩＮＨ，ＩＮＬの周波数が高くなるように変化させて変調する。
【００２４】
受信側チップ４には、信号ＩＮＨ，ＩＮＬがトランスチップ３を介して信号ＯＵＴＨ，ＯＵＴＬとして受信され、これらの信号によりラッチ回路５が制御され、信号ＯＵＴが外部に出力される。そして、パルス周波数判定回路１０は、信号ＯＵＴＨ，ＯＵＴＬを周波数の変化に応じて復調し、信号ＤＡＴＡＯＵＴを外部に出力する。
【００２５】
このように構成すれば、送信側チップ２より出力される被変調信号ＩＮＨ，ＩＮＬはパルス列を伴う信号となるので、信号ＩＮのレベル変化に応じて、受信側チップ４のラッチ回路５をそれぞれのパルス列信号により安定的に制御すると共に、復調した信号ＤＡＴＡＯＵＴを外部に出力してその他に制御を行うことが可能になる。したがって、回路構成を極力増大させることなく、第２信号ＤＡＴＡＯＵＴを用いた制御を行うことができる。
【００２６】
（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図７に示すように、第２実施形態の磁気カプラ３１は、第１実施形態の送信側チップ２及び受信側チップ４を、送信側チップ３２及び受信側チップ３３に置き換えたものである。送信側チップ３２，受信側チップ３３は、それぞれパルス生成回路３４，パルスレベル判定回路３５を備えている。
【００２７】
パルス生成回路３４は、信号ＤＡＴＡＩＮのレベル変化に応じて、信号ＩＮＨ，ＩＮＬのパルス幅を変調する。パルス判定回路３５は、入力される信号ＯＵＴＨ，ＯＵＬのレベルを判定して復調を行う。すなわち、パルス生成回路３４は周知のＰＷＭ変調回路である。パルスレベル判定回路３５はコンパレータ等で構成されており、復調部に相当する。
【００２８】
次に、第２実施形態の作用について説明する。図８に示すように、入力信号ＩＮがハイレベルになると、パルス生成回路３４は、パルス幅ＷＮのパルス列を信号ＩＮＨとして出力する。入力信号ＩＮがローレベルを示す期間は、パルス生成回路３４は、同様のパルス列を信号ＩＮＬとして出力している。入力信号ＤＡＴＡＩＮがハイレベルになると、パルス生成回路３３は、信号ＩＮＨより出力しているパルス列のパルス幅をより広いＷＷに変化させる。
【００２９】
信号ＩＮＨは、トランス８Ｈを介して信号ＯＵＴＨとなり、受信側チップ３３に受信されるが、その際に、信号ＩＮＨのパルス幅に応じて信号ＯＵＴＨの振幅が変化する。同図に示すように、パルス幅ＷＮに応じた信号ＯＵＴＨの振幅に対して、パルス幅ＷＷに応じた信号ＯＵＴＨの振幅は大きくなる。パルスレベル判定回路３５は、上記の振幅の差に応じた閾値を設定することで振幅の変化を検出し、パルス幅がＷＮからＷＷに変化した際に信号ＤＡＴＡＯＵＴをハイレベルに変化させる。
【００３０】
以上のように第２実施形態によれば、パルス生成回路３４は、信号ＩＮＨ，ＩＮＬのパルス幅を変調する。そして、パルスレベル判定回路３５は、信号ＯＵＴＨ，ＯＵＴＬの振幅レベルに応じて、信号ＤＡＴＡＩＮに対応した信号ＤＡＴＡＯＵＴを復調する。これにより、信号ＤＡＴＡＯＵＴを簡単に復調できる。
【００３１】
（第３実施形態）
図９に示すように、第３実施形態は、結合素子としてコンデンサを用いてコンデンサカプラ４１であり、送信側チップ４２，コンデンサチップ４３及び受信側チップ４４で構成されている。送信側チップ４２のパルス生成回路４５は、信号ＩＮＨ，ＩＮＬに対応した出力端子を２つずつ有しており、それぞれに対応して送信バッファ７Ｈ（１）及び７Ｈ（２），バッファ７Ｌ（１）及び７Ｌ（２）が接続されている。
【００３２】
送信バッファ７Ｈ（１）及び７Ｌ（１）の出力端子には抵抗素子Ｒ１が接続されており、送信バッファ７Ｈ（２）及び７Ｌ（２）の出力端子には抵抗素子Ｒ２が接続されている。抵抗素子Ｒ１の抵抗値は抵抗素子Ｒ２よりも大きく設定されており、抵抗素子Ｒ１及びＲ２の出力側端子は共通に接続されている。第３実施形態では、パルス生成回路４５に加え、送信バッファ７及び抵抗素子Ｒ１及びＲ２も含めて変調部に相当する。
【００３３】
コンデンサチップ４３には、トランス８Ｈ，８Ｌに替えてコンデンサ４６Ｈ，４６Ｌが形成されている。これにより、信号ＩＮＨ，ＩＮＬは、コンデンサカップリングにより信号ＯＵＴＨ，ＯＵＴＬとして受信側チップ４４に伝達される。パルスレベル判定回路４７は、パルスレベル判定回路３５と同様にコンパレータ等で構成されている。
【００３４】
次に、第３実施形態の作用について説明する。図１０に示すように、入力信号ＩＮがハイレベルになると、パルス生成回路４５は、送信バッファ７Ｈ（１）よりパルス列を信号ＩＮＨとして出力する。入力信号ＩＮがローレベルを示す期間は、パルス生成回路４５は同様のパルス列を信号ＩＮＬとして出力している。入力信号ＤＡＴＡＩＮがハイレベルになると、パルス生成回路４５は送信バッファ７Ｈ（２）よりパルス列を信号ＩＮＨとして出力する。
【００３５】
すなわち、送信バッファ７Ｈ（１）より抵抗素子Ｒ１を介して出力される信号ＩＮＨの傾きｄｖ／ｄｔに対して、送信バッファ７Ｈ（２）より抵抗素子Ｒ２を介して出力される信号ＩＮＨの傾きは、より急峻になる。そして、信号ＩＮＨは、コンデンサ４６Ｈを介して信号ＯＵＴＨとなる際に微分された波形となる。したがって、信号ＯＵＴＨの振幅レベルは、信号ＩＮＨの傾きに応じて大きくなる。パルスレベル判定回路４７は、上記の振幅の差に応じた閾値を設定することで、振幅の変化を検出し、パルス幅がＷＮからＷＷに変化した際に信号ＤＡＴＡＯＵＴをハイレベルに変化させる。
【００３６】
以上のように第３実施形態によれば、結合素子にコンデンサ４６を用い、パルス生成回路４５は、信号ＩＮＨ，ＩＮＬの二値レベル変化時間ｄｖ／ｄｔを変調し、パルスレベル判定回路４７は、信号ＯＵＴＨ，ＯＵＴＬの振幅レベルに応じて信号ＤＡＴＡＯＵＴを復調する。したがって、第２実施形態と同様の効果が得られる。
【００３７】
（第４実施形態）
図１１に示すように、第４実施形態は、第１実施形態と同様にトランスチップ３を用いた磁気カプラ５１であり、送信側チップ５２及び受信側チップ５３を備えている。送信側チップ５２はパルス生成回路５４を備え、受信側チップ５３はパルス数判定回路５５を備えている。図１４に示すように、パルス生成回路５４は、信号ＤＡＴＡＩＮのレベル変化に応じて信号ＩＮＨ，ＩＮＬのパルス数を変調する。パルス数判定回路５５は、入力される信号ＯＵＴＨ，ＯＵＬの所定時間内に発生したパルス数を判定して復調を行う。
【００３８】
図１２に示すように、パルス数判定回路５５は、２回カウンタ５６Ｈ，５６Ｌにより信号ＩＮＨ，ＩＮＬのパルス数をカウントする。２回カウンタ５６Ｈ，５６Ｌは、発振器５７が出力するパルス信号の周期以下の周期のクロック信号により、ＡＮＤゲート５８Ｈ，５８Ｌを介してリセットされる。２回カウンタ５６Ｈ，５６Ｌの出力端子は、それぞれＯＲゲート１７の入力端子に接続されている。ＯＲゲート１７の出力端子は、パルス保持部２０の入力端子に接続されている。
【００３９】
次に、第４実施形態の作用について説明する。図１３に示すように、信号ＯＵＴＨが周期の冒頭に１パルスのみ発生させている期間は、２回カウンタ５６Ｈはカウント数「１」でリセットされるので、出力信号ＣＯＵＮＴはローレベルを維持する。信号ＯＵＴＨが周期の冒頭に２パルス発生させる期間は、２回カウンタ５６Ｈはカウント数「２」で出力信号ＣＯＵＮＴはハイレベルになった後リセットされる。パルス保持部２０は、出力信号ＣＯＵＮＴが周期的にハイレベルを示す期間は、第１実施形態と同様にハイレベルを保持して信号ＤＡＴＡＯＵＴを出力する。これにより、図１４に示すように、信号ＩＮＨのパルス数の変化に応じて信号ＤＡＴＡＯＵＴが出力される。
【００４０】
図１５は、第１実施形態の図６相当図であり、パルス数を１回から３回に変化させるように設定した場合である。但し同図では、信号ＩＮがハイレベルを示す期間に信号ＩＮＨ，ＯＵＴＨが変化する波形を示している。この時、パルス数判定回路５５のように２回カウンタ５６Ｈを用いると、図中に示すように、信号ＤＡＴＡＩＮがハイレベルを示す期間に信号ＯＵＴＨに１パルスの抜けが発生しても、信号ＤＡＴＡＯＵＴはローレベルに変化せず、ロバスト性を向上させることができる。
【００４１】
以上のように第４実施形態によれば、パルス生成回路５４は、信号ＤＡＴＡＩＮのレベル変化に応じて、所定期間内に発生させる信号ＩＮＨ，ＩＮＬのパルス数を変化させて変調する。これにより、第１実施形態と同様の効果が得られる。
【００４２】
（第５実施形態）
図１６に示すように、第５実施形態の磁気カプラ６１は、送信側チップ６２，トランスチップ３及び受信側チップ６３を備えている。送信側チップ６２はパルス生成回路６４を備え、受信側チップ６３はパルス判定回路６５（１），６５（２）を備えている。送信側チップ６２には、第２信号として信号ＤＡＴＡ１ＩＮが入力され、第３信号として信号ＤＡＴＡ２ＩＮが入力されている。第３信号は高次信号に相当する。そして、パルス生成回路６４は、信号ＤＡＴＡ１ＩＮのレベル変化に応じて、第１実施形態と同様に信号ＩＮＨの周波数を低い周波数から高い周波数に変化させる。また、パルス生成回路６４は、信号ＤＡＴＡ２ＩＮのレベル変化に応じて、信号ＩＮＨの周波数をより高い周波数に変化させる。
【００４３】
第５実施形態では、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮの何れか一方のみを排他的にハイレベルに変化させる。受信側チップ６３のパルス判定回路６５（１），６５（２）は、それぞれ信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じた周波数の変化を検出して、信号ＤＡＴＡ１ＯＵＴ，ＤＡＴＡ２ＯＵＴを外部に出力する。ＤＡＴＡ２ＯＵＴは復調された第３信号に相当する。
【００４４】
以上のように第５実施形態によれば、パルス生成回路６４は、外部より入力される第３信号ＤＡＴＡ２ＩＮがハイレベルを示すと信号ＩＮＨ，ＩＮＬの変調状態を変化させる。具体的には、周波数変調の状態を変化させて、パルス判定回路６５（１），６５（２）により各変調状態の変化に基づく復調を行い、信号ＤＡＴＡ１ＯＵＴ，ＤＡＴＡ２ＯＵＴを外部に出力する。これにより、３種類の信号を伝送して制御に用いることができる。
【００４５】
（第６実施形態）
図１７に示すように、第６実施形態の磁気カプラ７１は、送信側チップ７２，トランスチップ３及び受信側チップ７３を備えている。送信側チップ７２はパルス生成回路７４を備え、受信側チップ７３はパルス判定回路７５（１），７５（２）を備えている。送信側チップ７２には、第５実施形態と同様に信号ＤＡＴＡ２ＩＮが入力されている。そして、パルス生成回路７４は、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じて信号ＩＮＨを周波数変調及びパルス幅変調する。
【００４６】
図１８に示すように、信号ＩＮ，ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じて信号ＩＮＨの変調状態を、以下のように変化させる。
ＩＮ  ＤＡＴＡ１ＩＮ      ＤＡＴＡ２ＩＮ      ＩＮＨ
Ｈ        Ｌ                  Ｌ            低周波数／パルス幅小
Ｈ        Ｌ                  Ｈ            低周波数／パルス幅大
Ｈ        Ｈ                  Ｌ            高周波数／パルス幅小
Ｈ        Ｈ                  Ｈ            高周波数／パルス幅大
【００４７】
すなわち、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮの二値レベル変化に応じて２つの変調方式を組み合わせて４つの変調状態を生成する。そして、受信側チップ７３のパルス判定回路７５（１）は、周波数の変化に基づき信号ＤＡＴＡ１ＯＵＴを復調し、パルス判定回路７５（２）は、振幅の変化に基づき信号ＤＡＴＡ２ＯＵＴを復調する。
【００４８】
以上のように第６実施形態によれば、パルス生成回路７４は、外部より入力される第３信号ＤＡＴＡ２ＩＮがハイレベルを示すと信号ＩＮＨ，ＩＮＬの２つの変調状態を変化させる。具体的には、周波数変調，パルス幅変調の状態を変化させて、パルス判定回路７５（１），７５（２）により各変調状態の変化をそれぞれ判別して復調を行い、信号ＤＡＴＡ１ＯＵＴ，ＤＡＴＡ２ＯＵＴを外部に出力する。これにより、３種類の信号を伝送して制御に用いることができる。また、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベルを同時に変化させることができる。
【００４９】
（第７実施形態）
図１９に示すように、第７実施形態の磁気カプラ８１は、送信側チップ８２，トランスチップ３及び受信側チップ８３を備えている。送信側チップ８２はパルス生成回路８４を備え、受信側チップ８３はパルス判定回路８５（１），８５（２）を備えている。送信側チップ８２には、第５実施形態と同様に信号ＤＡＴＡ２ＩＮが入力されている。そして、パルス生成回路８４は、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じて信号ＩＮＨをパルス数変調及びパルス幅変調する。
【００５０】
図２０に示すように、信号ＩＮ，ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じて信号ＩＮＨの変調状態を、以下のように変化させる。
ＩＮ  ＤＡＴＡ１ＩＮ      ＤＡＴＡ２ＩＮ      ＩＮＨ
Ｈ        Ｌ                  Ｌ            パルス数１／パルス幅小
Ｈ        Ｌ                  Ｈ            パルス数２／パルス幅小
Ｈ        Ｈ                  Ｌ            パルス数１／パルス幅大
Ｈ        Ｈ                  Ｈ            パルス数２／パルス幅大
【００５１】
すなわち、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮの二値レベル変化に応じて第６実施形態と同様に、２つの変調方式を組み合わせて４つの変調状態を生成する。そして、受信側チップ８３のパルス判定回路８５（１）は、振幅の変化に基づき信号ＤＡＴＡ１ＯＵＴを復調し、パルス判定回路８５（２）は、パルス数の変化に基づき信号ＤＡＴＡ２ＯＵＴを復調する。
【００５２】
以上のように第７実施形態によれば、パルス生成回路８４は、外部より入力される第３信号ＤＡＴＡ２ＩＮがハイレベルを示すと信号ＩＮＨ，ＩＮＬの２つの変調状態を変化させる。具体的には、パルス数変調，パルス幅変調の状態を変化させて、パルス判定回路８５（１），８５（２）により各変調状態の変化をそれぞれ判別して復調を行い、信号ＤＡＴＡ１ＯＵＴ，ＤＡＴＡ２ＯＵＴを外部に出力する。これにより、第６実施形態と同様の効果が得られる。
【００５３】
（第８実施形態）
図２１に示すように、第８実施形態の磁気カプラ９１は、送信側チップ９２，トランスチップ３及び受信側チップ９３を備えている。送信側チップ９２はパルス生成回路９４を備え、受信側チップ９３はパルス判定回路９５（１），９５（２）を備えている。送信側チップ９２には、第５実施形態と同様に信号ＤＡＴＡ２ＩＮが入力されている。そして、パルス生成回路９４は、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じて信号ＩＮＨをパルス数変調及び周波数変調する。
【００５４】
図２２に示すように、信号ＩＮ，ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮのレベル変化に応じて信号ＩＮＨの変調状態を、以下のように変化させる。
ＩＮ  ＤＡＴＡ１ＩＮ      ＤＡＴＡ２ＩＮ      ＩＮＨ
Ｈ        Ｌ                  Ｌ            周波数低／パルス数１
Ｈ        Ｌ                  Ｈ            周波数低／パルス数２
Ｈ        Ｈ                  Ｌ            周波数高／パルス数１
Ｈ        Ｈ                  Ｈ            周波数高／パルス数２
【００５５】
すなわち、信号ＤＡＴＡ１ＩＮ，ＤＡＴＡ２ＩＮの二値レベル変化に応じて第６実施形態と同様に、２つの変調方式を組み合わせて４つの変調状態を生成する。そして、受信側チップ９３のパルス判定回路９５（１）は、周波数の変化に基づき信号ＤＡＴＡ１ＯＵＴを復調し、パルス判定回路９５（２）は、パルス数の変化に基づき信号ＤＡＴＡ２ＯＵＴを復調する。
【００５６】
以上のように第８実施形態によれば、パルス生成回路９４は、外部より入力される第３信号ＤＡＴＡ２ＩＮがハイレベルを示すと信号ＩＮＨ，ＩＮＬの２つの変調状態を変化させる。具体的には、周波数変調，パルス数変調の状態を変化させて、パルス判定回路９５（１），９５（２）により各変調状態の変化をそれぞれ判別して復調を行い、信号ＤＡＴＡ１ＯＵＴ，ＤＡＴＡ２ＯＵＴを外部に出力する。これにより、第６実施形態と同様の効果が得られる。
【００５７】
（その他の実施形態）
制御対象回路は、ラッチ回路５に限らず、２系統の信号により制御される回路であれば良い。
第５〜第８実施形態では、高次信号として第３信号まで扱ったが、第４以上の高次信号を扱うようにしても良い。その場合、信号の次数に応じて変調状態を変化させ、復調側でその変調状態の変化に応じた復調を行うようにすれば良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００５８】
図面中、１は磁気カプラ、２は送信側チップ、３はトランスチップ、４は受信側チップ、５はラッチ回路、６はパルス生成回路、８はトランス、１０はパルス周波数判定回路を示す。
【図１】
2020031272.tif 000003
【図２】
2020031272.tif 000004
【図３】
2020031272.tif 000005
【図４】
2020031272.tif 000006
【図５】
2020031272.tif 000007
【図６】
2020031272.tif 000008
【図７】
2020031272.tif 000009
【図８】
2020031272.tif 000010
【図９】
2020031272.tif 000011
【図１０】
2020031272.tif 000012
【図１１】
2020031272.tif 000013
【図１２】
2020031272.tif 000014
【図１３】
2020031272.tif 000015
【図１４】
2020031272.tif 000016
【図１５】
2020031272.tif 000017
【図１６】
2020031272.tif 000018
【図１７】
2020031272.tif 000019
【図１８】
2020031272.tif 000020
【図１９】
2020031272.tif 000021
【図２０】
2020031272.tif 000022
【図２１】
2020031272.tif 000023
【図２２】
2020031272.tif 000024