(57)【要約】【課題】ＬＬＣモードと非ＬＬＣモードとのいずれのモードにおいても直流電圧の変換効率の低下を低減できる、スイッチング電源及びこれを有する装置を提供する。【解決手段】トランス２６の一次巻線４２の他端とハイサイドスイッチ４４及びローサイドスイッチ４５の接続点４７とを接続するように、ＬＬＣモードで使用される共振用の共振コンデンサ４８が配置されている。また、非ＬＬＣモードであるフライバックモードで使用される一次側フライバックスイッチ４３は、トランス２６の一次巻線４２の他端とローサイドスイッチ４５の他端とを共振コンデンサ４８を介さずに接続するように配置され、コンデンサ３３と一次巻線４２を介して直列に接続されている。【選択図】図１
2020058116.tif 000002
【特許請求の範囲】
【請求項１】
直流電源部と、
トランスと、
ハイサイドスイッチとローサイドスイッチとを有し、前記ハイサイドスイッチの一端と前記ローサイドスイッチの一端とが接続点を介して接続され、前記ハイサイドスイッチの他端に前記直流電源部の正極又は負極のうちいずれか一方の極と前記トランスの一次巻線の一端とがそれぞれ接続され、前記ローサイドスイッチの他端が前記直流電源部の前記一方の極と異なる他方の極に接続される第１スイッチング素子と、
前記一次巻線の他端と前記接続点とに接続されるコンデンサと、
前記一次巻線の他端と前記ローサイドスイッチの他端に前記コンデンサを介さずに接続される第２スイッチング素子と、
スイッチング制御部と、
を備え、
前記スイッチング制御部は、
ＬＬＣモードの場合、前記第２スイッチング素子がオフの状態の下で、前記第１スイッチング素子の前記ハイサイドスイッチ及び前記ローサイドスイッチを交互にオンオフ制御を行い、
前記ＬＬＣモードではない非ＬＬＣモードの場合、前記第１スイッチング素子の前記ハイサイドスイッチ及び前記ローサイドスイッチが共にオフの状態の下で、前記第２スイッチング素子のオンオフ制御を行う、
ことを特徴とするスイッチング電源。
【請求項２】
請求項１に記載のスイッチング電源であって、
前記一次巻線の他端と前記接続点とを接続する経路に、更に巻線が配置され、
前記コンデンサと前記巻線とは、直列に接続され、
前記トランスの結合係数は、前記非ＬＬＣモードにおける結合係数である、
ことを特徴とするスイッチング電源。
【請求項３】
請求項1又は２に記載のスイッチング電源を有する装置であって、
前記トランスの二次側に配置され、前記装置を制御する制御部、
を備え、
前記制御部は、
前記装置が省電力モードである場合、前記スイッチング制御部に前記非ＬＬＣモードの制御を指示し、
前記装置が非省電力モードである場合、前記スイッチング制御部に前記ＬＬＣモードの制御を指示する、
ことを特徴とする装置。
【請求項４】
請求項３に記載の装置であって、
前記トランスの二次巻線の中点は、グランドに接続され、
更に、
前記二次巻線の一端にアノードが接続され、カソードから出力ラインへ出力する第１ダイオードと、
前記二次巻線の他端にアノードが接続され、カソードから出力し、前記出力ラインに接続される第２ダイオードと、
前記第１ダイオードのカソードと、前記第２ダイオードのカソードと前記出力ラインとの接続点との間に、前記第１ダイオードからの前記出力ラインへの出力を導通、又は、非導通に切り換え可能である第１スイッチ部と、
を備え、
前記制御部は、
前記省電力モードでは、前記第１スイッチ部を前記非導通に切り換え、前記非省電力モードでは、前記第１スイッチ部を前記導通に切り換える、
ことを特徴とする装置。
【請求項５】
請求項３に記載の装置であって、
前記トランスの二次巻線の中点は、出力ラインに接続され、
更に、
前記二次巻線の一端にカソードが接続され、アノードがグランドに接続される第３ダイオードと、
前記二次巻線の他端にカソードが接続され、アノードがグランドに接続される第４ダイオードと、
前記第３ダイオードのアノードと前記グランドとの間の導通、又は、非導通を切り換え可能である第２スイッチ部と、
を備え、
前記制御部は、
前記省電力モードでは、前記第２スイッチ部を前記非導通に切り換え、前記非省電力モードでは、前記第２スイッチ部を前記導通に切り換える、
ことを特徴とする装置。
【請求項６】
請求項５に記載の装置であって、
更に、
前記二次巻線の中点に接続され、前記出力ラインを導通、又は、非導通に切り換える第３スイッチ部と、
前記二次巻線の中点に接続されていない側の前記第３スイッチ部の一端と前記二次巻線の一端との間の導通、又は、非導通を切り換える第４スイッチ部と、
を備え、
前記制御部は、
前記省電力モードでは、前記第２スイッチ部を非導通、前記第３スイッチ部を非導通、前記第４スイッチ部を導通させ、
前記非省電力モードでは、前記第２スイッチ部を導通、前記第３スイッチ部を導通、前記第４スイッチ部を非導通する、
ことを特徴とする装置。
【請求項７】
請求項３〜６のいずれか一項に記載の装置であって、
前記スイッチング制御部は、
デジタルシグナルプロセッサであって、
前記制御部からの指示によって前記ＬＬＣモードの制御プログラムと前記非ＬＬＣモードであるフライバックモードの制御プログラムとを切り替え、
前記非ＬＬＣモードにおいて、前記第２スイッチング素子のオンオフ制御を前記フライバックモードの制御プログラムに基づいて実行し、
前記ＬＬＣモードにおいて、前記第１スイッチング素子のオンオフ制御を前記ＬＬＣモードの制御プログラムに基づいて実行する、
ことを特徴とする装置。
【請求項８】
請求項４に記載の装置であって、
前記第１ダイオードのカソードと前記出力ラインとの間に巻線が配置され、
前記スイッチング制御部は、
デジタルシグナルプロセッサであって、
前記制御部からの指示によって前記ＬＬＣモードの制御プログラムと前記非ＬＬＣモードであるフォワードモードの制御プログラムとを切り替え、
前記非ＬＬＣモードにおいて、前記第２スイッチング素子のオンオフ制御を前記フォワードモードの制御プログラムに基づいて実行し、
前記ＬＬＣモードにおいて、前記第１スイッチング素子のオンオフ制御を前記ＬＬＣモードの制御プログラムに基づいて実行する、
ことを特徴とする装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源及びこれを有する装置に関する。
【背景技術】
【０００２】
従来、軽負荷時から重負荷時に亘って動作する電源装置が知られている。たとえば、フライバック方式とＬＬＣ方式（電流共振方式）との２つの回路トポロジーを採用し、省電力モードなどの軽負荷時にはフライバック方式の電源回路を使用し、大電力が必要となる高負荷時にはＬＬＣ方式の電源回路に切り替えて使用できる電源装置がある。
【０００３】
特許文献１に記載の電源装置では、トランスの一次巻線の一端に第一のスイッチング素子が接続されている。トランスの一次巻線の他端は、容量素子とその容量素子を介さずに第二のスイッチング素子とがそれぞれ接続されている。また、一次巻線の他端と容量素子との間には、切換え手段が介在されている。その切換え手段は、容量素子を介して一次巻線に電流が流れる第一の電流経路と、容量素子を介さずに第二のスイッチング素子を経由して一次巻線に電流が流れる第二の電流経路とを切り換える。そして、切換え手段により、第一の電流経路に切り換えられているときには、ＬＬＣ方式の下で第一のスイッチング素子が駆動され、第二の電流経路に切り換えられているときには、フライバック方式の下で第二のスイッチング素子が駆動される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−２１８３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１に記載されている技術では、切換え手段によって第一の電流経路に切り換えられている場合、切換え手段自身に電流が流れる。切換え手段によって第二の電流経路に切り換えられている場合、第二のスイッチング素子のみ電流が通過すればよいにもかかわらず第一のスイッチング素子にも電流が流れる。切換え手段や第一のスイッチング素子に電流が流れると、その電流が流れる分、直流電圧の変換効率が悪くなる。
【０００６】
本発明の目的は、ＬＬＣモードと非ＬＬＣモードとのいずれのモードにおいても直流電圧の変換効率の低下を低減できる、スイッチング電源及びこれを有する装置を提供することである。
【課題を解決するための手段】
【０００７】
前記の目的を達成するため、本発明の一の局面に係るスイッチング電源は、直流電源部と、トランスと、ハイサイドスイッチとローサイドスイッチとを有し、ハイサイドスイッチの一端とローサイドスイッチの一端とが接続点を介して接続され、ハイサイドスイッチの他端に直流電源部の正極又は負極のうちいずれか一方の極とトランスの一次巻線の一端とがそれぞれ接続され、ローサイドスイッチの他端が直流電源部の一方の極と異なる他方の極に接続される第１スイッチング素子と、一次巻線の他端と接続点とに接続されるコンデンサと、一次巻線の他端とローサイドスイッチの他端にコンデンサを介さずに接続される第２スイッチング素子と、スイッチング制御部と、を備え、スイッチング制御部は、ＬＬＣモードの場合、第２スイッチング素子がオフの状態の下で、第１スイッチング素子のハイサイドスイッチ及びローサイドスイッチを交互にオンオフ制御を行い、ＬＬＣモードではない非ＬＬＣモードの場合、第１スイッチング素子のハイサイドスイッチ及びローサイドスイッチが共にオフの状態の下で、第２スイッチング素子のオンオフ制御を行う、ことを特徴とする。
【０００８】
この構成によれば、トランスの一次巻線の他端とハイサイドスイッチ及びローサイドスイッチの接続点とを接続するように、ＬＬＣモードで使用される共振用のコンデンサが配置されている。また、非ＬＬＣモードで使用される第２スイッチング素子は、トランスの一次巻線の他端とローサイドスイッチの他端とをコンデンサを介さずに接続するように配置され、直流電源部と一次巻線を介して直列に接続されている。
【０００９】
ＬＬＣモードでは、第２スイッチング素子がオフの状態の下で、ハイサイドスイッチ及びローサイドスイッチのオンオフ制御が行われる。そのため、ＬＬＣモードでは、第２スイッチング部に電流が通過しない。
【００１０】
非ＬＬＣモードでは、ハイサイドスイッチ及びローサイドスイッチが共にオフの状態の下で、第２スイッチング素子のオンオフ制御が行われる。トランスの一次巻線の他端とハイサイドスイッチ及びローサイドスイッチの接続点とを接続する位置にコンデンサが配置され、かつ、ハイサイドスイッチ及びローサイドスイッチがそれぞれオフにされている。そのため、非ＬＬＣモードでは、直流電源部と一次巻線と第２スイッチング素子とが直列に接続される経路に電流が流れ、ハイサイドスイッチ及びローサイドスイッチには電流が流れない。
【００１１】
よって、ＬＬＣモードと非ＬＬＣモードとのいずれのモードにおいても、直流電圧の変換効率の低下を低減することができる。
【００１２】
本発明の他の局面に係る装置は、スイッチング電源を有する装置であって、トランスの二次側に配置され、装置を制御する制御部、を備え、スイッチング電源は、直流電源部と、トランスと、ハイサイドスイッチとローサイドスイッチとを有し、ハイサイドスイッチの一端とローサイドスイッチの一端とが接続点を介して接続され、ハイサイドスイッチの他端に直流電源部の正極又は負極のうちいずれか一方の極とトランスの一次巻線の一端とがそれぞれ接続され、ローサイドスイッチの他端が直流電源部の一方の極と異なる他方の極に接続される第１スイッチング素子と、一次巻線の他端と接続点とに接続されるコンデンサと、一次巻線の他端とローサイドスイッチの他端とをコンデンサを介さずに接続される第２スイッチング素子と、スイッチング制御部と、を備え、スイッチング制御部は、ＬＬＣモードの場合、第２スイッチング素子がオフの状態の下で、第１スイッチング素子のハイサイドスイッチ及びローサイドスイッチを交互にオンオフ制御を行い、ＬＬＣモードではない非ＬＬＣモードの場合、第１スイッチング素子のハイサイドスイッチ及びローサイドスイッチが共にオフの状態の下で、第２スイッチング素子のオンオフ制御を行い、一次巻線の他端と接続点とを接続する経路に、更に巻線が配置され、コンデンサと巻線とは、直列に接続され、トランスの結合係数は、非ＬＬＣモードにおける結合係数であり、制御部は、装置が省電力モードである場合、スイッチング制御部に非ＬＬＣモードの制御を指示し、装置が非省電力モードである場合、スイッチング制御部にＬＬＣモードの制御を指示する、ことを特徴とする。
【００１３】
この構成によれば、一の局面に係るスイッチング電源を採用しているので、一の局面に係るスイッチング電源について述べた作用効果と同一の作用効果を奏することができる。
【００１４】
しかも、省電力モードである軽負荷時に非ＬＬＣモードで動作し、非省電力モードである重負荷時にＬＬＣモードで動作するので、軽負荷時から重負荷時に亘って良好に動作することができる。
【００１５】
また、トランスの一次巻線と二次巻線の結合の度合いを示す結合係数が非ＬＬＣモード用の結合係数であるトランスが用いられ、トランスの一次巻線の他端とハイサイドスイッチ及びローサイドスイッチの接続点とを接続する経路に、コンデンサに加えて更に巻線が配置されている。非ＬＬＣモード時には、トランスの一次巻線の他端とハイサイドスイッチ及びローサイドスイッチの接続点とを接続する経路のインピーダンス成分は、トランスの一次巻線のインピーダンス成分より必然的により高くなる。そのため、非ＬＬＣモード時には、電流が結合率の高いトランスの一次巻線と第２スイッチング素子を優先的に流れる。その為、非ＬＬＣモード時には、スイッチング電源は、結合率の高いトランスの一次巻線に電流がよく通過するため、直流電圧の変換効率は良くなる。また、ＬＬＣモード時には、スイッチング電源は、結合率の高いトランスの一次巻線に加えて巻線にも電流が流れる経路となるため、ＬＬＣモード時においても直流電圧の変換効率が良い。
【発明の効果】
【００１６】
本発明によれば、ＬＬＣモードと非ＬＬＣモードとのいずれのモードにおいても直流電圧の変換効率の低下を低減することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の一実施形態に係るスイッチング電源の構成を示す図である。
【図２】通常モードから省電力モードへの移行時に実行される処理の流れを示すフローチャートである。
【図３】省電力モードから通常モードへの移行時に実行される処理の流れを示すフローチャートである。
【図４Ａ】ＬＬＣモードにおけるスイッチング電源の動作状態Ａを示す図である。
【図４Ｂ】ＬＬＣモードにおけるスイッチング電源の動作状態Ｂを示す図である。
【図４Ｃ】ＬＬＣモードにおけるスイッチング電源の動作状態Ｃを示す図である。
【図４Ｄ】ＬＬＣモードにおけるスイッチング電源の動作状態Ｄを示す図である。
【図５Ａ】フライバックモードで一次側フライバックスイッチのオン時におけるスイッチング電源の動作状態を示す図である。
【図５Ｂ】フライバックモードで一次側フライバックスイッチのオフ時におけるスイッチング電源の動作状態を示す図である。
【図６】本発明の他の実施形態に係るスイッチング電源の構成を示す図である。
【図７】フォワードモードにおけるスイッチング電源の動作状態を示す図である。
【図８】スイッチング制御回路の他の構成を示すブロック図である。
【図９】図１に示されるスイッチング電源の他の変形例を示す回路図である。
【図１０Ａ】図９に示されるスイッチング電源の変形例を示す回路図であり、ＬＬＣモード時の状態を示す。
【図１０Ｂ】図９に示されるスイッチング電源の変形例を示す回路図であり、フライバックモード時の状態を示す。
【発明を実施するための形態】
【００１８】
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
【００１９】
＜回路構成＞
図１に示されるスイッチング電源１は、たとえば、プリンタ、スキャナ又は複合機（ＭＦＰ：Multi-Function Peripheral）などの装置１００に用いられる電源である。スイッチング電源１は、ＡＣ−ＤＣ変換回路１１と、ＤＣ−ＤＣ変換回路１２とを備えている。
【００２０】
ＡＣ−ＤＣ変換回路１１は、商用電源１３から供給される交流電圧を直流電圧に変換する回路である。ＡＣ−ＤＣ変換回路１１は、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４をブリッジ接続した整流回路である。具体的には、ＡＣ−ＤＣ変換回路１１では、２個のダイオードＤ１，Ｄ２の直列回路と残りの２個のダイオードＤ３，Ｄ４の直列回路とが並列に接続されている。２個のダイオードＤ１，Ｄ２の接続点及び２個のダイオードＤ３，Ｄ４の接続点が一対の入力端２１，２２となり、２個のダイオードＤ１，Ｄ２の直列回路と２個のダイオードＤ３，Ｄ４の直列回路との接続点が一対の出力端２３，２４となる。一対の入力端２１，２２には、商用電源１３が接続されている。一方の出力端２３には、後述するＰＦＣ回路２７を介して配線２５が接続されている。他方の出力端２４は、グランド（ＧＮＤ）に接続されている。商用電源１３からＡＣ−ＤＣ変換回路１１に入力される交流電圧が全波整流され、全波整流された波形の電圧が発生し、配線２５とグランドとの間にはＰＦＣ回路２７で昇圧された電圧が発生する。
【００２１】
ＤＣ−ＤＣ変換回路１２は、トランス２６及びＰＦＣ（Power Factor Correction）回路２７を備えている。
【００２２】
ＰＦＣ回路２７は、トランス２６の一次側に設けられている。ＰＦＣ回路２７は、巻線（インダクタ）３１、ダイオード３２、コンデンサ３３（直流電源部の一例）及びＰＦＣスイッチ３４を含む昇圧型コンバータの構成を有している。巻線３１及びダイオード３２は、配線２５に設けられている。巻線３１の一端がＡＣ−ＤＣ変換回路１１の出力端２３に接続され、巻線３１の他端がダイオード３２のアノードに接続されている。コンデンサ３３は、ダイオード３２のカソードとグランドとの間に介在されている。ＰＦＣスイッチ３４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインが巻線３１とダイオード３２との間に接続され、ソースがグランドに接続されている。
【００２３】
トランス２６の一次巻線４２の一端は、配線２５に接続されており、一次巻線４２の他端は、一次側フライバックスイッチ４３を介してグランドに接続されている。一次側フライバックスイッチ４３は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインが一次巻線４２に接続され、ソースがグランドに接続されている。
【００２４】
また、トランス２６の一次側には、ハイサイドスイッチ４４及びローサイドスイッチ４５を有する第１スイッチング素子４６が設けられている。ハイサイドスイッチ４４及びローサイドスイッチ４５は、いずれもＮチャネル型のＭＯＳＦＥＴである。ハイサイドスイッチ４４のソースとローサイドスイッチ４５のドレインとは、接続点４７を介して接続されている。ハイサイドスイッチ４４のドレインは、ＰＦＣ回路２７と一次巻線４２の一端との間で配線２５に接続され、ローサイドスイッチ４５のソースは、グランドに接続されている。
【００２５】
さらに、トランス２６の一次側には、共振コンデンサ４８及び巻線４９が設けられている。共振コンデンサ４８の一端は、接続点４７に接続され、その他端は、巻線４９の一端に接続されている。巻線４９の他端は、一次巻線４２の他端及び一次側フライバックスイッチ４３のドレインと接続されている。
【００２６】
トランス２６の二次巻線は、２個の二次巻線５１，５２を備えている。二次巻線５１の一端と二次巻線５２の一端とは、接続点５３を介して接続されている。二次巻線５１の他端には、配線５４が接続されている。二次巻線５２の他端には、配線５５の一端が接続されている。配線５５の他端は、配線５４に接続されている。
【００２７】
また、トランス２６の二次側には、第１ダイオード６１、第２ダイオード６２、二次側スイッチ６３（第１スイッチ部の一例）及びコンデンサ６４が設けられている。第１ダイオード６１は、配線５４に設けられ、アノードが二次巻線５１の他端に接続されている。第２ダイオード６２は、配線５５に設けられ、アノードが二次巻線５２の他端に接続されている。二次側スイッチ６３は、Ｎチャネル型のＭＯＳＦＥＴであり、配線５５に設けられて、そのドレインが第１ダイオード６１のカソードに接続され、ソースが配線５４と配線５５との接続点に接続されている。また、二次巻線５１と二次巻線５２との接続点５３は、配線６５を介して、グランドに接続されている。コンデンサ６４は、配線５４と配線６５との間に介在されて、一端が二次側スイッチ６３のソースに接続され、他端が配線６５に接続されている。
【００２８】
コンデンサ６４の一端及び他端は、スイッチング電源１の出力端と接続され、そのコンデンサ６４の両端間の電圧がモータなどの負荷に供給される。
【００２９】
＜制御構成＞
トランス２６の一次側には、一次側電圧検出部７１と、スイッチング制御回路７２（スイッチング制御部の一例）とが設けられている。トランス２６の二次側には、二次側電圧検出部７３と、ＣＰＵ７４（制御部の一例）とが設けられている。
【００３０】
一次側電圧検出部７１は、配線２５の電圧に応じた検出信号を出力する。
【００３１】
スイッチング制御回路７２は、デジタルシグナルプロセッサである。スイッチング制御回路７２は、内蔵するプログラムを読み込んで後述する各モード（フライバックモード、ＬＬＣモード）に応じた制御プログラムを実行する。スイッチング制御回路７２には、ＰＦＣスイッチ３４を駆動する信号を出力するＰＦＣ駆動端子８１と、一次側フライバックスイッチ４３を駆動する信号を出力するフライバックスイッチ駆動端子８２と、ハイサイドスイッチ４４を駆動する信号を出力するハイサイドスイッチ制御端子８３と、ローサイドスイッチ４５を駆動する信号を出力するローサイドスイッチ駆動端子８４とを有している。スイッチング制御回路７２は、ＰＦＣ駆動端子８１、フライバックスイッチ駆動端子８２、ハイサイドスイッチ制御端子８３及びローサイドスイッチ駆動端子８４を介して、それぞれＰＦＣスイッチ３４、一次側フライバックスイッチ４３、ハイサイドスイッチ４４及びローサイドスイッチ４５にゲート電圧を印加する。
【００３２】
また、スイッチング制御回路７２には、一次側フィードバック入力端子８５、二次側フィードバック入力端子８６及びＬＬＣモード受信端子８７が形成されている。一次側フィードバック入力端子８５には、一次側電圧検出部７１が接続されており、一次側電圧検出部７１の検出信号が入力される。二次側フィードバック入力端子８６には、フォトカプラＰＨ１の受光素子８８が接続されている。ＬＬＣモード受信端子８７には、フォトカプラＰＨ２の受光素子８９が接続されている。
【００３３】
二次側電圧検出部７３は、配線５４の電圧に応じた検出信号を出力する。二次側電圧検出部７３には、フォトカプラＰＨ１の発光素子９１が接続されている。二次側電圧検出部７３から出力される検出信号は、フォトカプラＰＨ１を介して、スイッチング制御回路７２の二次側フィードバック入力端子８６に入力される。
【００３４】
ＣＰＵ７４は、たとえば、スイッチング電源１が備えられる装置１００の電源制御部に設けられている。ＣＰＵ７４は、二次側スイッチ６３のオンオフを制御する信号を出力するフライバックスイッチ端子９２と、スイッチング制御回路７２にＬＬＣモードの制御を指示する信号を出力するＬＬＣモード制御端子９３とを備えている。ＬＬＣモード制御端子９３には、フォトカプラＰＨ２の発光素子９４が接続されている。ＣＰＵ７４は、ＬＬＣモード制御端子９３を介してＬＬＣモードの制御を指示するＬＬＣモード指示信号を出力する。ＬＬＣモード指示信号は、フォトカプラＰＨ２を介して、スイッチング制御回路７２のＬＬＣモード受信端子８７に入力される。
【００３５】
＜モード移行処理＞
スイッチング電源１は、ＬＬＣ方式の電源回路を構成するＬＬＣモードと、フライバック方式の電源回路を構成するフライバックモードとに切り換えて使用される。また、スイッチング電源１が備えられる装置１００には、電力消費モードとして、通常モードと、通常モードよりも消費電力の低い省電力モードとが設けられている。
【００３６】
通常モードでは、図２に示されるように、ＣＰＵ７４は、フライバックスイッチ制御端子９２を介して二次側スイッチ６３をオンにし、ＬＬＣモード制御端子９３からＬＬＣモード指示信号（オン）を出力する（Ｓ１）。
【００３７】
ＬＬＣモード指示信号がスイッチング制御回路７２のＬＬＣモード受信端子８７に入力されると、スイッチング制御回路７２の機能により、ＰＦＣ駆動端子８１からＰＦＣスイッチ３４に印加されるゲート電圧が制御されて、ＰＦＣ回路２７が駆動される。また、スイッチング制御回路７２は、フライバックスイッチ駆動端子８２から一次側フライバックスイッチ４３へのゲート電圧の印加を停止し、一次側フライバックスイッチ４３がオフにされる。そして、スイッチング制御回路７２は、二次側フィードバック入力端子８６に入力される検出信号に基づいて、つまり配線５４の電圧である二次側電圧に基づいて、ハイサイドスイッチ制御端子８３からハイサイドスイッチ４４に印加されるゲート電圧及びローサイドスイッチ駆動端子８４からローサイドスイッチ４５に印加されるゲート電圧を制御する。これにより、スイッチング電源１は、ＬＬＣモードとなる。
【００３８】
また、通常モードでは、ＣＰＵ７４は、省電力モードに移行か否かを繰り返し判断する（Ｓ２）。たとえば、装置１００の放置状態、つまり画像形成動作又は画像読取動作などの動作や操作パネルの操作が行われない状態が一定時間以上継続すると、ＣＰＵ７４は、通常モードから省電力モードに移行と判断する。
【００３９】
ＣＰＵ７４は、省電力モードに移行と判断すると（Ｓ２：ＹＥＳ）、フライバックスイッチ制御端子９２を介して二次側スイッチ６３をオフにし、ＬＬＣモード制御端子９３からのＬＬＣモード指示信号の出力を停止（オフ）する（Ｓ３）。
【００４０】
スイッチング制御回路７２のＬＬＣモード受信端子８７へのＬＬＣモード指示信号の入力が停止すると、スイッチング制御回路７２の機能により、ＰＦＣ駆動端子８１からＰＦＣスイッチ３４へのゲート電圧の印加が停止されて、ＰＦＣスイッチ３４がオフにされる。また、スイッチング制御回路７２は、ハイサイドスイッチ制御端子８３からハイサイドスイッチ４４へのゲート電圧の印加を停止し、ハイサイドスイッチ４４がオフにされる。さらに、ローサイドスイッチ駆動端子８４からローサイドスイッチ４５へのゲート電圧の印加が停止されて、ローサイドスイッチ４５がオフにされる。そして、スイッチング制御回路７２は、二次側フィードバック入力端子８６に入力される検出信号に基づいて、つまり配線５４の電圧である二次側電圧に基づいて、フライバックスイッチ駆動端子８２から一次側フライバックスイッチ４３に印加されるゲート電圧が制御される。これにより、スイッチング電源１は、フライバックモードとなる。
【００４１】
なお、トランス２６には、一次巻線４２と二次巻線５１，５２の結合の度合いを示す結合係数がフライバックモード用の結合係数であるトランスが採用されている。
【００４２】
省電力モードでは、図３に示されるように、ＣＰＵ７４は、フライバックスイッチ制御端子９２を介して二次側スイッチ６３をオフにし、ＬＬＣモード制御端子９３からＬＬＣモード指示信号の出力を停止している（Ｓ４）。
【００４３】
また、省電力モードでは、ＣＰＵ７４は、通常モードに移行か否かを繰り返し判断する（Ｓ５）。たとえば、装置１００に画像形成動作又は画像読取動作の指示の入力や操作パネルの操作があると、ＣＰＵ７４は、通常モードから省電力モードに移行と判断する。
【００４４】
ＣＰＵ７４は、通常モードに移行と判断すると（Ｓ５：ＹＥＳ）、フライバックスイッチ制御端子９２から二次側スイッチ６３をオンにし、ＬＬＣモード制御端子９３からＬＬＣモード指示信号を出力する（Ｓ６）。
【００４５】
なお、一次側フィードバック入力端子８５に入力される検出信号、つまり配線２５の電圧である一次側電圧は、ＰＦＣ回路２７のＰＦＣスイッチ３４のオンオフ制御に使用される。
【００４６】
＜ＬＬＣモードでの回路動作＞
ＬＬＣモードでは、ＰＦＣ回路２７が駆動され、また、一次側フライバックスイッチ４３のオフ及び二次側スイッチ６３のオンが維持されながら、ハイサイドスイッチ４４及びローサイドスイッチ４５のオンオフが制御される。
【００４７】
ＬＬＣモードの動作は、４つの状態Ａ、状態Ｂ、状態Ｃ及び状態Ｄに大別される。
【００４８】
状態Ａでは、図４Ａに示されるように、ハイサイドスイッチ４４がオフにされ、ローサイドスイッチ４５がオンにされる。これにより、一次側では、負荷電流が配線２５、一次巻線４２、巻線４９、共振コンデンサ４８及びローサイドスイッチ４５をこの順に経由する経路で流れる。このとき、二次側では、負荷電流が二次巻線５１、第１ダイオード６１、二次側スイッチ６３、コンデンサ６４の両端間に接続された負荷及び配線６５をこの順に経由する経路で流れる。
【００４９】
その後、ローサイドスイッチ４５がオフにされる。ローサイドスイッチ４５がオフにされても、図４Ｂに示されるように、一次側では、励磁電流が流れ続ける。励磁電流は、一次巻線４２、巻線４９、共振コンデンサ４８、ハイサイドスイッチ４４の寄生コンデンサ及び配線２５をこの順に経由する経路と、一次巻線４２、巻線４９、共振コンデンサ４８、ローサイドスイッチ４５の寄生コンデンサ、コンデンサ３３及び配線２５をこの順に経由する経路との２つの経路で流れる。その結果、ハイサイドスイッチ４４の寄生コンデンサが放電し、ローサイドスイッチ４５の寄生コンデンサが充電される。
【００５０】
ハイサイドスイッチ４４の寄生コンデンサの放電が完了した後、図４Ｃに示されるように、ハイサイドスイッチ４４がオンにされる。このとき、共振コンデンサ４８が充電されているので、共振コンデンサ４８の一端、つまり接続点４７側の端が正となり、一次側には、負荷電流が共振コンデンサ４８、巻線４９、一次巻線４２、配線２５及びハイサイドスイッチ４４をこの順に経由する経路で流れる。二次側では、負荷電流が二次巻線５２、第２ダイオード６２、コンデンサ６４の両端間に接続された負荷及び配線６５をこの順に経由する経路で流れる。
【００５１】
その後、ハイサイドスイッチ４４がオフにされる。ハイサイドスイッチ４４がオフにされても、図４Ｄに示されるように、一次側では、励磁電流が流れ続ける。励磁電流は、一次巻線４２、配線２５、コンデンサ３３、ローサイドスイッチ４５の寄生コンデンサ、共振コンデンサ４８及び巻線４９をこの順に経由する経路と、一次巻線４２、配線２５、ハイサイドスイッチ４４の寄生コンデンサ、共振コンデンサ４８及び巻線４９をこの順に経由する経路との２つの経路で流れる。その結果、ハイサイドスイッチ４４の寄生コンデンサが充電され、ローサイドスイッチ４５の寄生コンデンサが放電する。
【００５２】
ローサイドスイッチ４５の寄生コンデンサの放電が完了した後、ローサイドスイッチ４５がオンにされると、図４Ａに示される状態に戻る。ＬＬＣモードでは、状態Ａ〜状態Ｄが繰り返される。
【００５３】
＜フライバックモードでの回路動作＞
フライバックモードでは、ＰＦＣ回路２７の駆動停止、ハイサイドスイッチ４４、ローサイドスイッチ４５及び二次側スイッチ６３のオフが維持されながら、一次側フライバックスイッチ４３のオンオフが制御される。
【００５４】
一次側フライバックスイッチ４３がオンにされると、図５Ａに示されるように、一次側では、配線２５、一次巻線４２及び一次側フライバックスイッチ４３をこの順に経由する経路で電流が流れる。二次側では、第１ダイオード６１のアノードが二次巻線５１の他端に接続され、第２ダイオード６２のアノードが二次巻線５２の他端に接続されているので、電流が流れない。そのため、一次巻線４２にエネルギが蓄積される。
【００５５】
その後、一次側フライバックスイッチ４３がオフにされると、一次巻線４２に蓄積されたエネルギが開放されて、図５Ｂに示されるように、二次側では、二次巻線５２に電圧が発生し、電流が二次巻線５２、第２ダイオード６２、コンデンサ６４の両端間に接続された負荷及び配線６５をこの順に経由する経路で流れる。
【００５６】
フライバックモードでは、一次側フライバックスイッチ４３のオン及びオフが繰り返される。
【００５７】
＜作用効果＞
以上のように、トランス２６の一次巻線４２の他端とハイサイドスイッチ４４及びローサイドスイッチ４５の接続点４７とを接続するように、ＬＬＣモードで使用される共振用の共振コンデンサ４８が配置されている。また、非ＬＬＣモードであるフライバックモードで使用される一次側フライバックスイッチ４３は、トランス２６の一次巻線４２の他端とローサイドスイッチ４５の他端とを共振コンデンサ４８を介さずに接続するように配置され、コンデンサ３３と一次巻線４２を介して直列に接続されている。
【００５８】
ＬＬＣモードでは、一次側フライバックスイッチ４３がオフの状態の下で、ハイサイドスイッチ４４及びローサイドスイッチ４５のオンオフ制御が行われる。そのため、ＬＬＣモードでは、一次側フライバックスイッチ４３に電流が通過しない。
【００５９】
フライバックモードでは、ハイサイドスイッチ４４及びローサイドスイッチ４５が共にオフの状態の下で、一次側フライバックスイッチ４３のオンオフ制御が行われる。トランス２６の一次巻線４２の他端とハイサイドスイッチ４４及びローサイドスイッチ４５の接続点４７とを接続する位置に共振コンデンサ４８が配置され、かつ、ハイサイドスイッチ４４及びローサイドスイッチ４５が共にオフにされている。そのため、フライバックモードでは、コンデンサ３３と一次巻線４２と一次側フライバックスイッチ４３とが直列に接続される経路に電流が流れ、ハイサイドスイッチ４４及びローサイドスイッチ４５には電流が流れない。
【００６０】
よって、ＬＬＣモードと非ＬＬＣモードとのいずれのモードにおいても、直流電圧の変換効率の低下を低減することができる。
【００６１】
しかも、省電力モードである軽負荷時に非ＬＬＣモードで動作し、通常モードである重負荷時にＬＬＣモードで動作するので、軽負荷時から重負荷時に亘って良好に動作することができる。
【００６２】
また、フライバックモード用の結合係数を有するトランス２６が用いられ、トランス２６の一次巻線４２の他端とハイサイドスイッチ４４及びローサイドスイッチ４５の接続点４７とを接続する経路に、共振コンデンサ４８に加えて更に巻線４９が配置されている。フライバックモード時には、トランス２６の一次巻線４２の他端とハイサイドスイッチ４４及びローサイドスイッチ４５の接続点４７とを接続する経路のインピーダンス成分は、トランス２６の一次巻線４２のインピーダンス成分より必然的により高くなる。そのため、フライバックモード時には、電流が結合率の高いトランス２６の一次巻線４２と一次側フライバックスイッチ４３を優先的に流れる。その為、フライバックモード時には、スイッチング電源１は、結合率の高いトランス２６の一次巻線４２に電流がよく通過するため、直流電圧の変換効率は良くなる。また、ＬＬＣモード時には、スイッチング電源１は、結合率の高いトランス２６の一次巻線４２に加えて巻線４９にも電流が流れる経路となるため、ＬＬＣモード時においても直流電圧の変換効率が良い。
【００６３】
さらに、ＬＬＣモードでは、ＰＦＣ回路２７が駆動され、フライバックモードでは、ＰＦＣ回路２７の駆動が停止される。これにより、ＬＬＣモード時、つまり通常モード時には、高調波電流の発生を抑制でき、フライバックモード時、つまり省電力モード時には、直流電圧の変換効率の低下を抑制することができる。
【００６４】
＜他の実施形態＞
図１に示される構成では、スイッチング電源１は、ＬＬＣ方式の電源回路を構成するＬＬＣモードと、フライバック方式の電源回路を構成するフライバックモードとに切り換えて使用される。図６に示される構成のスイッチング電源１０は、ＬＬＣモードと、フォワード方式の電源回路を構成するフォワードモードとに切り換えて使用することができる。
【００６５】
なお、図６において、図１に示される各部に相当する部分には、それらの各部と同一の参照符号が付されている。また、以下では、その同一の参照符号が付された部分の構成についての説明を省略し、図６に示される構成について、図１に示される構成との相違点のみを説明する。
【００６６】
スイッチング電源１０の二次側には、二次側スイッチ６３が設けられていない。配線５４には、第１ダイオード６１のカソードとコンデンサ６４の一端との間において、巻線１１１が設けられている。また、二次側には、第１フォワードスイッチ１１２及び第２フォワードスイッチ１１３が設けられている。第１フォワードスイッチ１１２は、ドレインが第１ダイオード６１のカソードと巻線１１１との間で配線５４に接続され、ソースがコンデンサ６４の一端と巻線１１１との間で配線５４に接続されている。第２フォワードスイッチ１１３は、配線５５に設けられ、ドレインが第２ダイオード６２のカソードに接続されている。さらに、二次側には、第５ダイオード１１４が設けられている。第５ダイオード１１４は、アノードが配線６５に接続され、カソードが第１フォワードスイッチ１１２のドレインと巻線１１１との間で配線５４に接続されている。
【００６７】
制御構成では、ＣＰＵ７４に、フライバックスイッチ制御端子９２に代えて、第１フォワードスイッチ１１２及び第２フォワードスイッチ１１３のオンオフを制御する信号を出力するフォワードスイッチ制御端子１１５が備えられている。
【００６８】
＜回路動作＞
ＬＬＣモードでは、ＰＦＣ回路２７が駆動され、また、一次側フライバックスイッチ４３のオフ、ならびに第１フォワードスイッチ１１２及び第２フォワードスイッチ１１３のオンが維持されながら、ハイサイドスイッチ４４及びローサイドスイッチ４５のオンオフが制御される。この制御による回路動作は、図１に示される構成におけるＬＬＣモードでの回路動作と同じであるから、ここでの説明は省略する。
【００６９】
省電力モード時には、フォワードモードに切り換えられる。フォワードモードでは、ＰＦＣ回路２７の駆動停止、ハイサイドスイッチ４４、ローサイドスイッチ４５、第１フォワードスイッチ１１２及び第２フォワードスイッチ１１３のオフが維持されながら、一次側フライバックスイッチ４３のオンオフが制御される。
【００７０】
一次側フライバックスイッチ４３がオンにされると、図７に示されるように、一次側では、配線２５、一次巻線４２及び一次側フライバックスイッチ４３をこの順に経由する経路で電流が流れる。二次側では、二次巻線５２に電圧が発生し、電流が二次巻線５１、第１ダイオード６１、巻線１１１、コンデンサ６４の両端間に接続された負荷及び配線６５をこの順に経由する経路で流れる。
【００７１】
その後、一次側フライバックスイッチ４３がオフにされると、二次巻線５２に電圧が発生せず、巻線１１１の励磁電流によって電圧が発生し、巻線１１１、コンデンサ６４、第５ダイオード１１４の順に電流が流れる。
【００７２】
＜作用効果＞
図６に示される構成においても、ＬＬＣモードでは、一次側フライバックスイッチ４３に電流が流れず、フォワードモードでは、ハイサイドスイッチ４４及びローサイドスイッチ４５に電流が流れない。
【００７３】
よって、図１に示される構成と同様に、ＬＬＣモードと非ＬＬＣモードとのいずれのモードにおいても、直流電圧の変換効率の低下を低減することができる。
【００７４】
また、省電力モードである軽負荷時に非ＬＬＣモードで動作し、通常モードである重負荷時にＬＬＣモードで動作するので、軽負荷時から重負荷時に亘って良好に動作することができる。
【００７５】
また、トランス２６にフォワードモード用の結合係数を有するものを採用すれば、その他にも、図１に示される構成と同様の作用効果を奏することができる。
【００７６】
＜変形例＞
以上、本発明の実施の形態について説明したが、本発明は、さらに他の形態で実施することもできる。
【００７７】
たとえば、前述の実施形態では、スイッチング制御回路７２は、デジタルシグナルプロセッサであるとしたが、図８に示されるアナログ集積回路であってもよい。
【００７８】
図８に示される構成は、スイッチング回路１２１、ＰＦＣ制御ＩＣ１２２、ＬＬＣ制御ＩＣ１２３及びフライバック制御ＩＣ１２４を備えている。
【００７９】
スイッチング回路１２１には、ＣＰＵ７４のＬＬＣモード制御端子９３（図１参照）からＬＬＣモード指示信号が入力される。
【００８０】
スイッチング回路１２１は、ＬＬＣモード指示信号がオンである場合には、ＬＬＣ制御ＩＣ１２３にＬＬＣモード制御をさせる。ＬＬＣ制御ＩＣ１２３は、ＬＬＣモードにおける回路動作、つまりハイサイドスイッチ４４及びローサイドスイッチ４５のオンオフを制御する。
【００８１】
また、ＬＬＣモード指示信号がオフである場合には、スイッチング回路１２１は、フライバック制御ＩＣ１２４にフライバック制御をさせる。フライバック制御ＩＣ１２４は、フライバックモードにおける回路動作、つまり一次側フライバックスイッチ４３のオンオフを制御する。
【００８２】
図９に示される構成では、配線５４において、二次巻線５１の一端と二次側スイッチ６３との間に、第３ダイオード１４１が設けられている。第３ダイオード１４１のカソードは、二次巻線５１の他端に接続されている。また、配線５５には、第４ダイオード１４２が設けられている。第４ダイオード１４２のカソードは、二次巻線５２の他端に接続されている。そして、コンデンサ６４は、配線５５と配線６５との間に介在されている。
【００８３】
ＬＬＣモードでは、二次側スイッチ６３がオンにされる。これにより、二次側では、負荷電流が二次側スイッチ６３、第３ダイオード１４１、二次巻線５１、及び、配線６５をこの順に経由する経路と、配線５５、第４ダイオード１４２、二次巻線５２及び配線６５をこの順に経由する経路とに流れる。
【００８４】
フライバックモードでは、二次側スイッチ６３がオフにされる。これにより、二次側では、電流が配線５５、第４ダイオード１４２、二次巻線５２及び配線６５をこの順に経由する経路で流れる。
【００８５】
また、図１０Ａおよび図１０Ｂに示される構成によっても、図９に示される構成と同様の作用効果を奏することができる。図１０Ａおよび図１０Ｂに示される構成では、トランス２６の二次側において、図９に示される二次側スイッチ６３に代えて、二次側切替スイッチ１３１（第３スイッチ部、第４スイッチ部の一例）が設けられている。
【００８６】
図１０Ａおよび図１０Ｂに示される構成において、二次巻線５１と二次巻線５２との接続点５３には、配線１３２の一端が接続されている。配線１３２の他端には、二次側切替スイッチ１３１の第１接点１３３が設けられている。
【００８７】
また、配線５４には、第３ダイオード１３４が設けられている。第３ダイオード１３４は、カソードが二次巻線５１の他端に接続されている。配線５４には、二次巻線５１の他端と第３ダイオード１３４との間において、二次側切替スイッチ１３１の第２接点１３５が設けられている。
【００８８】
また、配線５５には、第４ダイオード１３６が設けられている。第４ダイオード１３６は、カソードが二次巻線５２の他端に接続されている。
【００８９】
コンデンサ６４の一端は、配線５４に接続されておらず、コンデンサ６４の一端には、配線１３７が接続されている。配線１３７は、二次側切替スイッチ１３１に接続されている。二次側切替スイッチ１３１は、配線１３７が第１接点１３３に接続される状態と、配線１３７が第２接点１３５に接続される状態とに切り替わる。
【００９０】
ＬＬＣモードでは、図１０Ａに示されるように、二次側切替スイッチ１３１が第１接点１３３と配線１３７とを接続する状態にされる。これにより、二次側では、負荷電流が二次巻線５１、配線１３２、二次側切替スイッチ１３１、配線１３７、コンデンサ６４の両端間に接続された負荷、配線５４及び第３ダイオード１３４をこの順に経由する経路と、二次巻線５２、配線１３２、二次側切替スイッチ１３１、配線１３７、コンデンサ６４の両端間に接続された負荷、配線５５及び第４ダイオード１３６をこの順に経由する経路とに流れる。
【００９１】
フライバックモードでは、図１０Ｂに示されるように、二次側切替スイッチ１３１が第２接点１３５と配線１３７とを接続する状態にされる。これにより、一次側フライバックスイッチ４３がオンにされたときに、二次側では、第４ダイオード１３６により、電流が流れない。一次側フライバックスイッチ４３がオフにされると、二次側では、電流が二次巻線５２、二次巻線５１、二次側切替スイッチ１３１、コンデンサ６４の両端間に接続された負荷及び配線５５及び第４ダイオード１３６をこの順に経由する経路で流れる。
図９のときより図１０のようにすることで、トランス２６の二次側の電圧は二次巻線５１と二次巻線５２に生じる直列の電圧となり、スイッチング制御回路７２が一次側フライバックスイッチ４３をオンにするｄｕｔｙを小さくすることができ、スイッチング制御回路７２がフライバックモード時の負荷量に対する動作範囲を広げることができる。
【００９２】
その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【００９３】
１，１０：スイッチング電源
２６：トランス
３３：コンデンサ
４２：一次巻線
４３：一次側フライバックスイッチ
４４：ハイサイドスイッチ
４５：ローサイドスイッチ
４６：第１スイッチング素子
４７：接続点
４８：共振コンデンサ
４９：巻線
５１，５２：二次巻線
５３：接続点
６１：第１ダイオード
６２：第２ダイオード
６３：二次側スイッチ
１３１：二次側切替スイッチ
７２：スイッチング制御回路
７４：ＣＰＵ
１３４，１４１：第３ダイオード
１３６，１４２：第４ダイオード
【図１】
2020058116.tif 000003
【図２】
2020058116.tif 000004
【図３】
2020058116.tif 000005
【図４Ａ】
2020058116.tif 000006
【図４Ｂ】
2020058116.tif 000007
【図４Ｃ】
2020058116.tif 000008
【図４Ｄ】
2020058116.tif 000009
【図５Ａ】
2020058116.tif 000010
【図５Ｂ】
2020058116.tif 000011
【図６】
2020058116.tif 000012
【図７】
2020058116.tif 000013
【図８】
2020058116.tif 000014
【図９】
2020058116.tif 000015
【図１０Ａ】
2020058116.tif 000016
【図１０Ｂ】
2020058116.tif 000017