(57)【要約】【課題】積層体と外部電極との界面から侵入する潤滑油等のガスが侵入すること抑制することで、信頼性を向上しうる積層セラミック電子部品を提供する。【解決手段】この発明にかかる積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。積層体の両端面には第１および第２の外部電極２４ａ、２４ｂを備える。第１の外部電極２４ａは、第１の端面上および少なくとも実装面に実装されることとなる前記第２の主面上の一部に配置され、第２の外部電極２４ｂは、第２の端面上および少なくとも実装面に実装されることとなる第２の主面上の一部に配置される。第２の主面上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４０ａが配置され、第２の外部電極２４ｂと積層体１２との界面において、半導体層４０ｂが配置されている。【選択図】図１
2020202220.tif 000002
【特許請求の範囲】
【請求項１】
積層された複数のセラミック層と、前記セラミック層上に積層された複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
前記内部電極層は、前記第１の端面に露出される第１の内部電極層と、前記第２の端面に露出される第２の内部電極層とを有し、
前記第１の内部電極層に接続され、前記第１の端面上および少なくとも実装面に実装されることとなる前記第２の主面上の一部に配置された第１の外部電極と、
前記第２の内部電極層に接続され、前記第２の端面上および少なくとも実装面に実装されることとなる前記第２の主面上の一部に配置された第２の外部電極と、
を有し、
前記第１の外部電極は、前記積層体の上に配置される導電性金属およびガラス成分を含む第１の下地電極層と、
前記第１の下地電極層上を覆うように配置される第１のめっき層とを有し、
前記第２の外部電極は、前記積層体の上に配置される導電性金属およびガラス成分を含む第２の下地電極層と、
前記第２の下地電極層上を覆うように配置される第２のめっき層とを有し、
前記第２の主面上の一部に位置する前記第１の外部電極および前記第２の外部電極と前記積層体との界面において、半導体層が配置されている、積層セラミック電子部品。
【請求項２】
前記第１のめっき層または前記第２のめっき層と前記積層体との間に位置する前記半導体層の前記第１の端面と前記第２の端面とを結ぶ長さ方向の距離ｄ１は、前記第１のめっき層または前記第２のめっき層の厚みｔの１／２よりも大きい、請求項１に記載の積層セラミック電子部品。
【請求項３】
前記積層体の前記長さ方向の寸法を寸法Ｌmとしたとき、
前記第１のめっき層または前記第２のめっき層と前記積層体との間に位置する前記半導体層の前記第１の端面と前記第２の端面とを結ぶ長さ方向の距離ｄ１は、寸法Ｌm／３よりも小さい、請求項１または請求項２に記載の積層セラミック電子部品。
【請求項４】
前記積層体は、前記複数の内部電極層を含む内層部と、前記内層部を前記積層方向から挟むように形成された外層部とを有し、
前記半導体層の高さ方向の厚みｄ２は、前記外層部の高さ方向の厚さ寸法の２／３よりも小さい、請求項１ないし請求項３のいずれかに記載の積層セラミック電子部品。
【請求項５】
前記第１のめっき層および前記第２のめっき層は、Ｎｉめっき層とＳｎめっき層とを有し、
前記Ｎｉめっき層は、前記第１の下地電極層および前記第２の下地電極層、前記半導体層の露出部分を覆うように配置され、前記Ｓｎめっき層は、前記Ｎｉめっき層を覆うように配置されている、請求項１ないし請求項４に記載の積層セラミック電子部品。
【請求項６】
前記第１の外部電極は、前記第１の主面上の一部にも配置され、
前記第２の外部電極は、前記第１の主面上の一部にも配置され、
前記第１の主面上の一部に位置する前記第１の外部電極および前記第２の外部電極と前記積層体との界面において、半導体層が配置されている、請求項１ないし請求項５のいずれかに記載の積層セラミック電子部品。
【請求項７】
前記第１の外部電極は、前記第１の側面および第２の側面上の一部にも配置され、
前記第２の外部電極は、前記第１の側面および第２の側面上の一部にも配置され、
前記第１の側面および前記第２の側面上の一部に位置する前記第１の外部電極および前記第２の外部電極と前記積層体との界面において、半導体層が配置されている、請求項１ないし請求項６のいずれかに記載の積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層セラミック電子部品に関する。
【背景技術】
【０００２】
従来、積層セラミック電子部品の外部電極構造は、ＣｕやＡｇの導電ペーストを塗布し、焼成して形成した下地電極層上に、めっきによって形成されたＮｉめっき層とさらにその上にめっきによって形成されたＳｎめっき層で構成されていることが一般的である。なお、Ｎｉめっき層およびＳｎめっき層の働きとして、Ｎｉめっき層は、実装時に半田に外部電極が喰われる（いわゆる、半田喰われ）のバリア層として機能し、Ｓｎめっき層は、半田が外部電極全体に濡れやすくするための濡れ材として機能する（たとえば、特許文献１を参照）。
【０００３】
また、近年では、積層セラミック電子部品が使用される環境が劣悪な環境となる場合がある。たとえば、近年、自動車の電子化が進み、併せて車内の居住空間の拡大のため、エンジンルームが縮小する中、自動車ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）が、エンジンやトランスミッションなどの高温となりやすい場所に設置されるようになってきている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平８−３０６５８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１のようなセラミック電子部品は、一般的に、セラミック焼結体と外部電極のめっき層は接合されていないため（セラミックとめっきはそもそも接合されないため）固着力が弱い傾向にある。
よって、特許文献１に開示されるようなセラミック電子部品を実装基板に半田を用いて実装する際、半田に含まれているフラックス成分が、セラミック焼結体と外部電極のめっき層との固着力が弱い部分から内部に侵入する場合があり、これによりセラミック電子部品の信頼性が低下する場合がある。
【０００６】
また、自動車のエンジンやトランスミッションなどの高温となりやすい場所のような環境下で、特許文献１のようなセラミック電子部品が使用されると、自動車の排気ガスやエンジンやトランスミッションの潤滑油等から発生するガスにより、セラミック電子部品の信頼性が低下する場合がある。
【０００７】
具体的には、上述したセラミック焼結体（積層体）と外部電極のめっき層との固着力の弱い部分から、自動車の排気ガスやエンジンやトランスミッションの潤滑油等から発生するガスが侵入し、このガスの影響によりセラミック電子部品の信頼性を低下させる可能性がある。
【０００８】
それゆえに、この発明の主たる目的は、積層体と外部電極との界面から侵入する潤滑油等のガスが侵入すること抑制することで、信頼性を向上しうる積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【０００９】
この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層と、セラミック層上に積層された複数の内部電極層とを含み、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する幅方向に相対する第１の側面および第２の側面と、高さ方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、内部電極層は、第１の端面に露出される第１の内部電極層と、第２の端面に露出される第２の内部電極層とを有し、第１の内部電極層に接続され、第１の端面上および少なくとも実装面に実装されることとなる第２の主面上の一部に配置された第１の外部電極と、第２の内部電極層に接続され、第２の端面上および少なくとも実装面に実装されることとなる第２の主面上の一部に配置された第２の外部電極と、とを有し、第１の外部電極は、積層体の上に配置される導電性金属およびガラス成分を含む第１の下地電極層と、第１の下地電極層上を覆うように配置される第１のめっき層とを有し、第２の外部電極は、積層体の上に配置される導電性金属およびガラス成分を含む第２の下地電極層と、第２の下地電極層上を覆うように配置される第２のめっき層とを有し、第２の主面上の一部に位置する第１の外部電極および第２の外部電極と積層体との界面において、半導体層が配置されている、積層セラミック電子部品である。
【００１０】
この発明にかかる積層セラミック電子部品では、第２の主面上の一部に位置する第１の外部電極および第２の外部電極と積層体との界面において、半導体層が配置されている。半導体層４０ａ、４０ｂは、酸素欠陥を多く有しており、電気抵抗が小さいため、電解めっきにより第１のめっき層２８ａおよび第２のめっき層２８ｂを形成することができる。すなわち、第１のめっき層２８ａおよび第２のめっき層２８ｂは、半導体層４０ａ、４０ｂの表面の凹凸部からめっき層を成長させて形成することで、その凹凸の奥まで隙間なくめっき層を形成することができる。これにより、半田のフラックス成分や自動車の排気ガスやエンジンやトランスミッションの潤滑油等から発生するガスが、積層体１２と外部電極２４との界面から侵入することを抑制することができる。その結果、耐腐食性を向上させることが可能となり、積層セラミックコンデンサ１０の信頼性を向上させることができる。
【発明の効果】
【００１１】
この発明によれば、積層体と外部電極との界面から侵入する潤滑油等のガスが侵入すること抑制することで、信頼性を向上しうる積層セラミック電子部品が得られる。
【００１２】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
【図面の簡単な説明】
【００１３】
【図１】この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図２】図１に示す積層セラミックコンデンサの正面図である。
【図３】（ａ）は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図であり、（ｂ）は、外部電極と半導体層の接合部分のａ部拡大図である。
【図４】この発明にかかる積層セラミックコンデンサを示す図３の線ＩＶ−ＩＶにおける断面図である。
【図５】（ａ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１の線ＩＩＩ−ＩＩＩにおける断面図であり、（ｂ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１の線ＩＩＩ−ＩＩＩにおける断面図であり、（ｃ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。
【図６】この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図７】図６に示す積層セラミックコンデンサの正面図である。
【図８】この発明の実施の形態にかかる積層セラミックコンデンサを示す図７の線ＶＩＩＩ−ＶＩＩＩにおける断面図である。
【図９】この発明の実施の形態にかかる積層セラミックコンデンサを示す図８の線ＩＸ−ＩＸにおける断面図である。
【図１０】この発明の第３の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。
【図１１】図１０に示す積層セラミックコンデンサの正面図である。
【図１２】この発明の実施の形態にかかる積層セラミックコンデンサを示す図１０の線ＸＩＩ−ＸＩＩにおける断面図である。
【図１３】この発明の実施の形態にかかる積層セラミックコンデンサを示す図１２の線ＸＩＩＩ−ＸＩＩＩにおける断面図である。
【図１４】この発明の実施の形態にかかる積層セラミックコンデンサを示す図１２の線ＸＩＶ−ＸＩＶにおける断面図である。
【発明を実施するための形態】
【００１４】
１．積層セラミック電子部品
この発明の積層セラミック電子部品の例として、積層セラミックコンデンサについて説明する。図１は、この発明の第１の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、図１に示す積層セラミックコンデンサの正面図である。図３は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図であり、ａ部拡大図は、外部電極と半導体層の接合部分の断面拡大図である。図４は、この発明にかかる積層セラミックコンデンサを示す図３の線ＩＶ−ＩＶにおける断面図である。
【００１５】
図１ないし図４に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。
【００１６】
積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。さらに、積層体１２の長さ方向ｚの寸法は、幅方向ｙの寸法よりも必ずしも長いとは限らない。
【００１７】
セラミック層１４の枚数は、外層も含み、１０枚以上２０００枚以下であることが好ましい。
【００１８】
積層体１２は、複数枚のセラミック層１４から構成される外層部１５ａと単数もしくは複数枚のセラミック層１４とそれらの上に配置される複数枚の内部電極層１６から構成される内層部１５ｂとを含む。外層部１５ａは、積層体１２の第１の主面１２ａ側および第２の主面１２ｂ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４、および第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。そして、両外層部１５ａに挟まれた領域が内層部１５ｂである。外層部１５ａの厚みは、１５μｍ以上４００μｍ以下であることが好ましい。
【００１９】
積層体１２の寸法は、特に限定されないが、長さ方向ｚの寸法Ｌmは、０．２ｍｍ以上１０．０ｍｍ以下、幅方向ｙの寸法Ｗmは、０．１ｍｍ以上１０．０ｍｍ以下、高さ方向ｘの寸法Ｔmは、０．１ｍｍ以上５．０ｍｍ以下であることが好ましい。
【００２０】
セラミック層１４は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
【００２１】
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
【００２２】
焼成後のセラミック層１４の厚みは、０．５μｍ以上１０．０μｍ以下であることが好ましい。
【００２３】
積層体１２は、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の高さ方向ｘに沿って等間隔に交互に配置されるように埋設されている。第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、実装面に対して平行になるように配置されていてもよく、垂直になるように配置されていてもよい。
【００２４】
第１の内部電極層１６ａは第２の内部電極層１６ｂと対向する第１の対向電極部１８ａと、第１の内部電極層１６ａの一端側に位置し一方の対向電極部１８ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２０ａを有する。第１の引出電極部２０ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層１６ｂは、第１の内部電極層１６ａと対向する第２の対向電極部１８ｂと、第２の内部電極層１６ｂの一端側に位置し、第２の対向電極部１８ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２０ｂを有する。第２の引出電極部２０ｂは、その端部が第２の端面１２ｆに引き出され、露出している。
【００２５】
第１の内部電極層１６ａの一方の対向電極部１８ａと第１の内部電極層１６ｂの他方の対向電極部１８ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の引出電極部２０ａと第２の内部電極層１６ｂの第２の引出電極部２０ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層１６ａの第１の対向電極部１８ａの幅と第１の内部電極層１６ａの第１の引出電極部２０ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第２の内部電極層１６ｂの第２の対向電極部１８ｂの幅と第２の内部電極層１６ｂの第２の引出電極部２０ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。
【００２６】
積層体１２は、第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部１８ａおよび第２の対向電極部１８ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２２ａを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部２０ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部２０ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２２ｂを含む。
【００２７】
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含む、たとえば、Ａｇ−Ｐｄ合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極層１６さらに、セラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。
【００２８】
内部電極層１６の厚みは、０．２μｍ以上２．０μｍ以下であることが好ましい。また、内部電極層１６の枚数は、１０枚以上２０００枚以下であることが好ましい。
【００２９】
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２４が配置される。外部電極２４は、第１の外部電極２４ａおよび第２の外部電極２４ｂを有する。
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して、少なくとも実装面に実装されることとなる第２の主面１２ｂの表面の一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して、少なくとも実装面に実装されることとなる第２の主面１２ｂの表面の一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。
【００３０】
積層体１２内においては、第１の内部電極層１６ａの第１の対向電極部１８ａと第２の内部電極層１６ｂの第２の対向電極部１８ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２４ａと第２の内部電極層１６ｂが接続された第２の外部電極２４ｂとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
【００３１】
なお、図４に示すように、内部電極層１６として、第１の内部電極層１６ａおよび第２の内部電極層１６ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層１６ｃが設けられ、浮き内部電極層１６ｃによって、対向電極部１８ｃが複数に分割された構造としてもよい。たとえば、図４（ａ）に示すような２連、図４（ｂ）に示すような３連、図４（ｃ）に示すような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部１８ｃを複数個に分割した構造とすることによって、対向する内部電極層１６ａ、１６ｂ、１６ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサの高耐圧化を図ることができる。
【００３２】
第１の外部電極２４ａは、図３に示すように、積層体１２側から順に、第１の下地電極層２６ａと第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを有する。同様に、第２の外部電極２４ｂは、積層体１２側から順に、第２の下地電極層２６ｂと第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを有する。
【００３３】
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第２の主面１２ｂの一部分を覆うように形成される。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第２の主面１２ｂの一部分を覆うように形成される。
【００３４】
第１の下地電極層２６ａおよび第２の下地電極層２６ｂ（以下、単に下地電極層ともいう）は、それぞれ、焼付け層、導電性樹脂層、薄膜層などから選ばれる少なくとも１つを含む。
【００３５】
まず、下地電極層が、焼付け層で形成された第１の下地電極層２６ａおよび第２の下地電極層２６ｂについて説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。また、焼付け層のガラスとしては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、セラミック層１４および内部電極層１６と同時に焼成したものでもよく、セラミック層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。
【００３６】
第１の端面１２ｅに位置する第１の下地電極層２６ａおよび第２の端面１２ｆに位置する第２の下地電極層２６ｂの高さ方向中央部におけるそれぞれの焼付け層の厚みは、５μｍ以上５００μｍ以下であることが好ましい。
【００３７】
次に、下地電極層が、導電性樹脂層で形成された第１の下地電極層２６ａおよび第２の下地電極層２６ｂについて説明する。
導電性樹脂層は、焼付け層の表面に焼付け層を覆うように配置されるか、積層体１２の表面に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
【００３８】
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。また、Ｃｕに酸化防止処理を施したものを使用することもできる。特に、導電性樹脂層に含まれる金属としてＡｇの導電性金属粉を用いることは、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いため、好ましい。なお、導電性樹脂層に含まれる金属としてＡｇコーティングされた金属を用いることは、上記のＡｇの特性を保ちつつ、母材の金属を安価なものにすることが可能になるため、好ましい。
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属（導電性フィラー）の形状は、特に限定されない。導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属（導電性フィラー）の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、たとえば、０．３μｍ以上１０μｍ以下程度であってもよい。
導電性樹脂層に含まれる金属（導電性フィラー）は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
【００３９】
導電性樹脂層の樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール樹脂、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
【００４０】
第１の端面１２ｅに位置する第１の下地電極層２６ａおよび第２の端面１２ｆに位置する第２の下地電極層２６ｂの高さ方向中央部におけるそれぞれの導電性樹脂層の厚みは、たとえば、１０μｍ以上２００μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下地電極層２６ａおよび第２の下地電極層２６ｂである長さ方向の中央部におけるそれぞれの導電性樹脂層の厚みは、５μｍ以上５０μｍ以下程度であることが好ましい。
【００４１】
また、下地電極層が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
【００４２】
第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第２の主面１２ｂにも至るように設けられている。
第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第２の主面１２ｂにも至るように設けられている。
【００４３】
また、第１のめっき層２８ａおよび第２のめっき層２８ｂ（以下、単にめっき層ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層２８ａおよび第２のめっき層２８ｂは、複数層によって形成されてもよい。本実施の形態においては、第１のめっき層２８ａは、Ｎｉめっき層３０ａとＳｎめっき層３２ａの２層構造であり、第２のめっき層２８ｂは、Ｎｉめっき層３０ｂとＳｎめっき層３２ｂの２層構造である。Ｎｉめっき層３０ａが、第１の下地電極層２６ａの表面を覆い、Ｎｉめっき層３０ｂが、第２の下地電極層２６ｂの表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層が侵食されることを防止することができる。また、Ｎｉめっき層３０ａの表面に、Ｓｎめっき層３２ａを設け、Ｎｉめっき層３０ｂの表面に、Ｓｎめっき層３２ｂを設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
【００４４】
めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。
【００４５】
なお、下地電極層を設けずに、めっき層だけで外部電極２４を形成してもよい。以下、下地電極層を設けずに、めっき層を設ける構造について説明する。
第１の外部電極２４ａおよび第２の外部電極２４ｂのそれぞれは、下地電極層が設けられず、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａまたは第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉまたはＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。また、たとえば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第１の外部電極２４ａおよび第２の外部電極２４ｂはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９ｖｏｌ％以上が好ましい。
【００４６】
さらに、第２の主面１２ｂの表面の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４０ａが配置されており、第２の主面１２ｂの表面の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４０ｂが配置されている。
【００４７】
すなわち、たとえば、第１のめっき層２８ａが、第１の下地電極層２６ａの上に配置されるＮｉめっき層３０ａと、Ｎｉめっき層３０ａの上に配置されるＳｎめっき層３２ａで形成される場合、半導体層４０ａは、第２の主面１２ｂ側に位置する第１の下地電極層２６ａと積層体１２との界面、Ｎｉめっき層３０ａと積層体１２との界面、Ｓｎめっき層３２ａと積層体１２との界面において連続で形成され、第２のめっき層２８ｂが、第２の下地電極層２６ｂの上に配置されるＮｉめっき層３０ｂと、Ｎｉめっき層３０ｂの上に配置されるＳｎめっき層３２ｂで形成される場合、半導体層４０ｂは、第２の主面１２ｂ側に位置する第２の下地電極層２６ｂと積層体１２との界面、Ｎｉめっき層３０ｂと積層体１２との界面、Ｓｎめっき層３２ｂと積層体１２との界面において、連続で形成される。
【００４８】
なお、半導体層４０ａは、少なくとも第１の下地電極層２６ａの表面に形成される第１のめっき層２８ａと積層体１２との界面部のみに配置されてもよく、半導体層４０ｂは、少なくとも第２の下地電極層２６ｂの表面に形成される第２のめっき層２８ｂと積層体１２との界面部のみ配置されてもよい。
また、半導体層４０ａ、４０ｂは、積層体１２の表面に対して別途形成されるようにしてもよい。言い換えると、積層体１２の表面の一部を半導体化させてもよいが、積層体１２の表面上に別体として半導体層を形成してもよい。
【００４９】
また、第１のめっき層２８ａおよび第２のめっき層２８ｂが、第１の下地電極層２６ａの上に配置されるＮｉめっき層３０ａと、Ｎｉめっき層３０ａの上に配置されるＳｎめっき層３２ａで形成される場合、積層体１２とＮｉめっき層３０ａとの界面の位置においてのみ半導体層４０ａが形成されてもよく、第２の下地電極層２６ｂの上に配置されるＮｉめっき層３０ｂと、Ｎｉめっき層３０ｂの上に配置されるＳｎめっき層３２ｂで形成される場合、積層体１２とＮｉめっき層３０ｂとの界面の位置においてのみ半導体層４０ｂが形成されていてもよい。
【００５０】
また、半導体層４０ａの第２の主面１２ｂ側の表面全体、および半導体層４０ｂの第２の主面１２ｂ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
【００５１】
そして、図３（ｂ）のａ部拡大図に示すように、積層体１２上の第１のめっき層２８ａと積層体１２との間に位置する半導体層４０ａの第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの距離である距離ｄ１、あるいは積層体１２上の第２のめっき層２８ｂと積層体１２との間に位置する半導体層４０ｂの第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの距離である距離ｄ１は、それぞれのめっき層２８ａ、２８ｂの厚みｔの１／２よりも大きいことが好ましい。これにより、半田に含まれるフラックスや腐食性のガスが腐食耐性の弱い積層体１２と外部電極２４との接合部に侵入することを防ぐため、積層セラミックコンデンサ１０の信頼性がより向上する効果を得ることができる。
【００５２】
また、距離ｄ１は、積層体１２の外層部１５ａの寸法Ｌm／３よりも小さいことが好ましい。半導体層４０ａ、４０ｂ、および半導体層４０ａ、４０ｂ上に生成されるめっき層２８ａ、２８ｂは、電気抵抗が小さいため、距離ｄ１が大きいとマイグレーションや沿面放電のリスクが大きくなるためである。
【００５３】
さらに、半導体層４０ａ、４０ｂの高さ方向ｘの厚みｄ２は、外層部１５ａの高さ方向ｘの厚さ寸法の２／３よりも小さいことが好ましい。これにより、積層体１２の一部の半導体化により外層部１５ａの絶縁抵抗が低下し、外層と有効層との間でのショートの発生を防ぐことができる。
【００５４】
半導体層４０ａ、４０ｂは、多孔質な層であり、酸素欠陥を多く有するセラミック焼結体の層である。酸素欠陥を多く有することにより、電気抵抗が小さく、電解めっきによりめっき膜を形成することができる。
【００５５】
積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極２４ａおよび第２の外部電極２４ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上１０．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上１０．０ｍｍ以下、高さ方向ｘのＴ寸法が０．１ｍｍ以上５．０ｍｍ以下であることが好ましい。
【００５６】
図１に示す積層セラミックコンデンサ１０によれば、第２の主面１２ｂ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４０ａが配置されており、第２の主面１２ｂ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４０ｂが配置されている。半導体層４０ａ、４０ｂは、酸素欠陥を多く有しており、電気抵抗が小さいため、電解めっきにより第１のめっき層２８ａおよび第２のめっき層２８ｂを形成することができる。すなわち、第１のめっき層２８ａおよび第２のめっき層２８ｂは、半導体層４０ａ、４０ｂの表面に形成される凹凸部５０からめっき層を成長させて形成することで、その凹凸の奥まで隙間なくめっき層を形成することができる。これにより、半田のフラックス成分や自動車の排気ガスやエンジンやトランスミッションの潤滑油等から発生するガスが、積層体１２と外部電極２４との界面から侵入することを抑制することができる。その結果、耐腐食性を向上させることが可能となり、積層セラミックコンデンサ１０の信頼性を向上させることができる。
【００５７】
次に、この発明の第２の実施の形態にかかる積層セラミックコンデンサについて説明する。図６は、この発明の第２の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図７は、図６に示す積層セラミックコンデンサの正面図である。図８は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図７の線ＶＩＩＩ−ＶＩＩＩにおける断面図である。図９は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図８の線ＩＸ−ＩＸにおける断面図である。
なお、図６ないし図９に示す積層セラミックコンデンサ１０Ａにおいて、図１ないし図４に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
【００５８】
図６ないし図９に示す積層セラミックコンデンサ１０Ａの構成が図１ないし図４に示す積層セラミックコンデンサ１０の構成と異なる点は、外部電極２４が、第２の主面１２ｂ側だけでなく、第１の主面１２ａの一部にも配置されており、そして、半導体層が、第２の主面１２ｂ側に配置されるだけでなく、第１の主面１２ａ側にも配置されている点である。
【００５９】
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。
【００６０】
第１の外部電極２４ａは、図８に示すように、積層体１２側から順に、第１の下地電極層２６ａと第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを有する。同様に、第２の外部電極２４ｂは、積層体１２側から順に、第２の下地電極層２６ｂと第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを有する。
【００６１】
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部分を覆うように形成される。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部分を覆うように形成される。
【００６２】
第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａおよび第２の主面１２ｂにも至るように設けられている。
第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第１の主面１２ａおよび第２の主面１２ｂにも至るように設けられている。
【００６３】
図６ないし図９に示す積層セラミックコンデンサ１０Ａでは、第２の主面１２ｂ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４０ａが配置されており、第２の主面１２ｂ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４０ｂが配置されている。
【００６４】
すなわち、たとえば、第１のめっき層２８ａが、第１の下地電極層２６ａの上に配置されるＮｉめっき層３０ａと、Ｎｉめっき層３０ａの上に配置されるＳｎめっき層３２ａで形成される場合、半導体層４０ａは、第２の主面１２ｂ側に位置する第１の下地電極層２６ａと積層体１２との界面、Ｎｉめっき層３０ａと積層体１２との界面、Ｓｎめっき層３２ａと積層体１２との界面において連続で形成され、第２のめっき層２８ｂが、第２の下地電極層２６ｂの上に配置されるＮｉめっき層３０ｂと、Ｎｉめっき層３０ｂの上に配置されるＳｎめっき層３２ｂで形成される場合、半導体層４０ｂは、第２の主面１２ｂ側に位置する第２の下地電極層２６ｂと積層体１２との界面、Ｎｉめっき層３０ｂと積層体１２との界面、Ｓｎめっき層３２ｂと積層体１２との界面において、連続で形成される。
【００６５】
また、半導体層４０ａの第２の主面１２ｂ側の表面全体、および半導体層４０ｂの第２の主面１２ｂ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
【００６６】
さらに、図６ないし図９に示す積層セラミックコンデンサ１０Ａでは、第１の主面１２ａ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４２ａが配置されており、第１の主面１２ａ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４２ｂが配置されている。
【００６７】
すなわち、たとえば、第１のめっき層２８ａが、第１の下地電極層２６ａの上に配置されるＮｉめっき層３０ａと、Ｎｉめっき層３０ａの上に配置されるＳｎめっき層３２ａで形成される場合、半導体層４２ａは、第１の主面１２ａ側に位置する第１の下地電極層２６ａと積層体１２との界面、Ｎｉめっき層３０ａと積層体１２との界面、Ｓｎめっき層３２ａと積層体１２との界面において連続で形成され、第２のめっき層２８ｂが、第２の下地電極層２６ｂの上に配置されるＮｉめっき層３０ｂと、Ｎｉめっき層３０ｂの上に配置されるＳｎめっき層３２ｂで形成される場合、半導体層４２ｂは、第１の主面１２ａ側に第２の下地電極層２６ｂと積層体１２との界面、Ｎｉめっき層３０ｂと積層体１２との界面、Ｓｎめっき層３２ｂと積層体１２との界面において、連続で形成される。
【００６８】
また、半導体層４２ａの第１の主面１２ａ側の表面全体、および半導体層４２ｂの第１の主面１２ａ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
【００６９】
図６に示す積層セラミックコンデンサ１０Ａは、図１に示す積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果を奏する。
すなわち、半導体層が、第２の主面１２ｂ側だけでなく、第１の主面１２ａ側にも配置されているので、高さ方向ｘの方向選別が不要になるため、積層セラミックコンデンサ１０Ａのキャリアテープへの収納が容易になり、また、実装基板への実装も容易に行うことができる。
【００７０】
次に、この発明の第３の実施の形態にかかる積層セラミックコンデンサについて説明する。図１０は、この発明の第３の実施の形態にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図１１は、図１０に示す積層セラミックコンデンサの正面図である。図１２は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図１０の線ＸＩＩ−ＸＩＩにおける断面図である。図１３は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図１２の線ＸＩＩＩ−ＸＩＩＩにおける断面図である。図１４は、この発明の実施の形態にかかる積層セラミックコンデンサを示す図１２の線ＸＩＶ−ＸＩＶにおける断面図である。
なお、図１０ないし図１４に示す積層セラミックコンデンサ１０Ｂにおいて、図１ないし図４に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
【００７１】
図１０ないし図１４に示す積層セラミックコンデンサ１０Ｂの構成が図１ないし図４に示す積層セラミックコンデンサ１０の構成と異なる点は、外部電極２４が、第２の主面１２ｂ側だけでなく、第１の主面１２ａ、第１の側面１２ｃおよび第２の側面１２ｄの一部にも配置されており、半導体層が、第２の主面１２ｂ側に配置されるだけでなく、第１の主面１２ａ側にも配置され、さらに、第１の側面１２ｃ側および第２の側面１２ｄ側にも配置されている点である。
【００７２】
第１の外部電極２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第１の外部電極２４ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。
第２の外部電極２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。この場合、第２の外部電極２４ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。
【００７３】
第１の外部電極２４ａは、図１２に示すように、積層体１２側から順に、第１の下地電極層２６ａと第１の下地電極層２６ａの表面に配置された第１のめっき層２８ａとを有する。同様に、第２の外部電極２４ｂは、積層体１２側から順に、第２の下地電極層２６ｂと第２の下地電極層２６ｂの表面に配置された第２のめっき層２８ｂとを有する。
【００７４】
第１の下地電極層２６ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２６ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
【００７５】
第１のめっき層２８ａは、第１の下地電極層２６ａを覆うように配置される。具体的には、第１のめっき層２８ａは、第１の下地電極層２６ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２６ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられている。
第２のめっき層２８ｂは、第２の下地電極層２６ｂを覆うように配置される。具体的には、第２のめっき層２８ｂは、第２の下地電極層２６ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられている。
【００７６】
図１０ないし図１４に示す積層コンデンサ１０Ｂは、第２の主面１２ｂ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４０ａが配置されており、第２の主面１２ｂ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４０ｂが配置されている。
また、図１０ないし図１４に示す積層コンデンサ１０Ｂは、第１の主面１２ａ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４２ａが配置されており、第１の主面１２ａ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４２ｂが配置されている。
【００７７】
半導体層４０ａの第２の主面１２ｂ側の表面全体、および半導体層４０ｂの第２の主面１２ｂ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
また、半導体層４２ａの第１の主面１２ａ側の表面全体、および半導体層４２ｂの第１の主面１２ａ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
【００７８】
さらに、図１０ないし図１４に示す積層セラミックコンデンサ１０Ｂでは、第１の側面１２ｃ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４４ａが配置されており、第１の側面１２ｃ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４４ｂが配置されている。
【００７９】
すなわち、たとえば、第１のめっき層２８ａが、第１の下地電極層２６ａの上に配置されるＮｉめっき層３０ａと、Ｎｉめっき層３０ａの上に配置されるＳｎめっき層３２ａで形成される場合、半導体層４４ａは、第１の側面１２ｃ側に位置する第１の下地電極層２６ａと積層体１２との界面、Ｎｉめっき層３０ａと積層体１２との界面、Ｓｎめっき層３２ａと積層体１２との界面において連続で形成され、第２のめっき層２８ｂが、第２の下地電極層２６ｂの上に配置されるＮｉめっき層３０ｂと、Ｎｉめっき層３０ｂの上に配置されるＳｎめっき層３２ｂで形成される場合、半導体層４４ｂは、第１の側面１２ｃ側に位置する第２の下地電極層２６ｂと積層体１２との界面、Ｎｉめっき層３０ｂと積層体１２との界面、Ｓｎめっき層３２ｂと積層体１２との界面において、連続で形成される。
【００８０】
また、半導体層４４ａの第１の側面１２ｃ側の表面全体、および半導体層４４ｂの第１の側面１２ｃ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
【００８１】
また、図１０ないし図１４に示す積層セラミックコンデンサ１０Ｂでは、第２の側面１２ｄ上の一部に位置する第１の外部電極２４ａと積層体１２との界面において、半導体層４６ａが配置されており、第２の側面１２ｄ上の一部に位置する第２の外部電極２４ｂと積層体１２との界面において、半導体層４６ｂが配置されている。
【００８２】
すなわち、たとえば、第１のめっき層２８ａが、第１の下地電極層２６ａの上に配置されるＮｉめっき層３０ａと、Ｎｉめっき層３０ａの上に配置されるＳｎめっき層３２ａで形成される場合、半導体層４６ａは、第２の側面１２ｄ側に位置する第１の下地電極層２６ａと積層体１２との界面、Ｎｉめっき層３０ａと積層体１２との界面、Ｓｎめっき層３２ａと積層体１２との界面において連続で形成され、第２のめっき層２８ｂが、第２の下地電極層２６ｂの上に配置されるＮｉめっき層３０ｂと、Ｎｉめっき層３０ｂの上に配置されるＳｎめっき層３２ｂで形成される場合、半導体層４６ｂは、第２の側面１２ｄ側に第２の下地電極層２６ｂと積層体１２との界面、Ｎｉめっき層３０ｂと積層体１２との界面、Ｓｎめっき層３２ｂと積層体１２との界面において、連続で形成される。
【００８３】
また、半導体層４６ａの第２の側面１２ｄ側の表面全体、および半導体層４６ｂの第２の側面１２ｄ側の表面全体にはそれぞれ、凹凸部５０が形成されている。
【００８４】
図９に示す積層セラミックコンデンサ１０Ｂは、図１に示す積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果を奏する。
すなわち、半導体層が、第２の主面１２ｂ側だけでなく、第１の主面１２ａ側にも配置され、さらに、第１の側面１２ｃ側および第２の側面１２ｄ側にも配置されているので、高さ方向ｘだけでなく幅方向ｙの方向選別が不要になるため、積層セラミックコンデンサ１０Ｂのキャリアテープへの収納がより容易になり、また、実装基板への実装もより容易に行うことができる。
【００８５】
２．積層セラミック電子部品の製造方法
次に、本発明にかかる積層セラミック電子部品の製造方法について説明する。なお、ここでは、積層セラミック電子部品として、上述した積層セラミックコンデンサ１０の製造方法を説明する。
【００８６】
まず、セラミックグリーンシート、内部電極用の導電性ペーストを準備する。セラミックグリーンシートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
【００８７】
次に、セラミックグリーンシート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。
【００８８】
続いて、内部電極パターンが印刷されていない外層用のセラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、さらに、内部電極パターンが印刷されていない外層用のセラミックグリーンシートが所定枚数積層され、積層シートが作製される。
【００８９】
そして、積層シートは、静水圧プレスなどの手段により積層方向に圧着され、積層ブロックが作製される。
【００９０】
その後、積層ブロックは、所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、生の積層体チップに対してバレル研磨などを施し、積層体の角部および稜線部に丸みをつけてもよい。
【００９１】
続いて、生の積層体チップが焼成され、積層体１２が製造される。焼成温度は、誘電体や内部電極層の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
【００９２】
次に、製造された積層体１２において、積層体１２の半導体層を形成する部分に対して、レーザーを照射し、半導体層４０ａ、４０ｂを形成する。このとき、半導体層４０ａ、４０ｂの電気抵抗や、多孔質の層の厚さは、レーザーの周波数、レーザーに入力するパルス波の周波数／振幅／デューティ比を調整することで制御することができる。
なお、半導体層４０ａ、４０ｂは、積層体１２において、半導体層を形成する範囲に、半導体層４０ａ、４０ｂを形成するための材料を印刷等により形成されてもよい。
【００９３】
続いて、半導体層４０ａ、４０ｂを形成した積層体１２の両端面に外部電極２４を形成する。
【００９４】
外部電極２４の下地電極層が焼き付け層であるときの、下地電極層の形成方法を説明する。
外部電極２４の焼付け層を形成するために、たとえば、積層体１２の表面に第１の端面１２ｅから露出している第１の内部電極層１６ａの第１の引出部２０ａの露出部分にガラス成分と金属とを含む外部電極用の導電性ペーストがディッピングなどの方法により塗布されて焼き付けられ、第１の下地電極層が形成される。また、同様に、外部電極２４の焼付け層を形成するために、たとえば、積層体１２の第２の端面１２ｆから露出している第２の内部電極層１６ｂの第２の引出部２０ｂの露出部分にガラス成分と金属とを含む外部電極用導電性ペーストがディッピングなどの方法により外部電極用の導電性ペーストが塗布されて焼き付けられ、第２の下地電極層が形成される。このとき、焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
【００９５】
次に、下地電極層が導電性樹脂層で形成するときの、下地電極層の形成方法を説明する。
なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに、導電性樹脂層を単体で積層体１２の表面に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層もしくは積層体１２の表面に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層が形成される。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
【００９６】
また、下地電極層が薄膜層で形成するときの、下地電極層の形成方法を説明する。
下地電極層が薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とされる。
【００９７】
さらに、下地電極層を設けずに、積層体１２の内部電極層１６の露出部にめっき層を設けてもよい。
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、内部電極層１６の露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。
【００９８】
その後、下地電極層の表面、導電性樹脂層の表面もしくは下地めっき層の表面、上層めっき層の表面に、めっき層が形成され、外部電極２４が形成される。
図１に示す積層セラミックコンデンサ１０は、焼付け層の表面にめっき層として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。
【００９９】
このようにして、図１に示す積層セラミックコンデンサ１０が製造される。
【０１００】
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
【符号の説明】
【０１０１】
１０、１０Ａ、１０Ｂ  積層セラミックコンデンサ
１２  積層体
１２ａ  第１の主面
１２ｂ  第２の主面
１２ｃ  第１の側面
１２ｄ  第２の側面
１２ｅ  第１の端面
１２ｆ  第２の端面
１４  セラミック層
１５ａ  外層部
１５ｂ  内層部
１６  内部電極層
１６ａ  第１の内部電極層
１６ｂ  第２の内部電極層
１８ａ  第１の対向電極部
１８ｂ  第２の対向電極部
１８ｃ  対向電極部
２０ａ  第１の引出電極部
２０ｂ  第２の引出電極部
２２ａ  側部（Ｗギャップ）
２２ｂ  側部（Ｌギャップ）
２４  外部電極
２４ａ  第１の外部電極
２４ｂ  第２の外部電極
２６ａ  第１の下地電極層
２６ｂ  第２の下地電極層
２８ａ  第１のめっき層
２８ｂ  第２のめっき層
３０ａ、３０ｂ  Ｎｉめっき層
３２ａ、３２ｂ  Ｓｎめっき層
４０ａ、４０ｂ、４２ａ、４２ｂ、４４ａ、４４ｂ、４６ａ、４６ｂ  半導体層
５０  凹凸部
ｘ  高さ方向
ｙ  幅方向
ｚ  長さ方向
【図１】
2020202220.tif 000003
【図２】
2020202220.tif 000004
【図３】
2020202220.tif 000005
【図４】
2020202220.tif 000006
【図５】
2020202220.tif 000007
【図６】
2020202220.tif 000008
【図７】
2020202220.tif 000009
【図８】
2020202220.tif 000010
【図９】
2020202220.tif 000011
【図１０】
2020202220.tif 000012
【図１１】
2020202220.tif 000013
【図１２】
2020202220.tif 000014
【図１３】
2020202220.tif 000015
【図１４】
2020202220.tif 000016