(57)【要約】【課題】デジタル出力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル出力回路の故障診断を実現する。【解決手段】電子機器１ａは、制御入力端子がＣＰＵ３０の出力ポートＰＯ１〜ＰＯｎに接続され、接点端子がデジタル出力端子ＤＯ１〜ＤＯｎに接続されたフォトカプラ１０−１〜１０−ｎを備えたデジタル出力回路と、フォトカプラ１０−１〜１０−ｎのうち少なくとも１つのオンに伴ってオンするように、制御入力端子がフォトカプラ１０−１〜１０−ｎの接点端子に接続されたフォトカプラ１５と、入力ポートＰＩがフォトカプラ１５の接点端子に接続され、デジタル出力回路の故障診断を行う診断部となるＣＰＵ３０とを有する。【選択図】  図１
2020118461.tif 000002
【特許請求の範囲】
【請求項１】
制御入力端子が電子機器のＣＰＵの複数の出力ポートにそれぞれ接続され、接点端子が電子機器の複数のデジタル出力端子にそれぞれ接続された複数の第１のスイッチング素子を備えたデジタル出力回路と、
前記複数の第１のスイッチング素子のうち少なくとも１つのスイッチング素子のオンに伴ってオンするように、制御入力端子が前記複数の第１のスイッチング素子の接点端子に接続された第２のスイッチング素子と、
診断入力端子が前記第２のスイッチング素子の接点端子に接続され、前記デジタル出力回路の故障診断を行うように構成された診断部とを有することを特徴とする電子機器。
【請求項２】
請求項１記載の電子機器において、
前記診断部は、前記複数のデジタル出力端子が全てオフになるように前記ＣＰＵが前記複数の第１のスイッチング素子を制御しているときに、前記第２のスイッチング素子がオンの場合、前記複数の第１のスイッチング素子のうち少なくとも１つが故障していると判定し、前記複数のデジタル出力端子のうち１つの特定のデジタル出力端子のみがオンになるように前記ＣＰＵが前記複数の第１のスイッチング素子を制御しているときに、前記第２のスイッチング素子がオフの場合、前記特定のデジタル出力端子と接続された第１のスイッチング素子が故障していると判定することを特徴とする電子機器。
【請求項３】
請求項２記載の電子機器において、
前記診断部は、前記診断入力端子である入力ポートが前記第２のスイッチング素子の接点端子に接続された前記ＣＰＵによって構成され、
前記ＣＰＵは、前記デジタル出力回路の故障診断時に、前記複数のデジタル出力端子が全てオフになるように前記複数の第１のスイッチング素子を制御し、次に前記特定のデジタル出力端子のみがオンになるように前記複数の第１のスイッチング素子を制御することを、前記特定のデジタル出力端子を変えながら各デジタル出力端子について行うことを特徴とする電子機器。
【請求項４】
請求項１乃至３のいずれか１項に記載の電子機器において、
前記第２のスイッチング素子は、制御入力端子が前記複数の第１のスイッチング素子に接続され、２つの接点端子のうち第１の接点端子が前記診断部の診断入力端子および電源電圧に接続され、第２の接点端子が接地されたフォトカプラであることを特徴とする電子機器。
【請求項５】
請求項１乃至４のいずれか１項に記載の電子機器において、
前記第１のスイッチング素子は、制御入力端子が前記出力ポートに接続され、２つの接点端子のうち第１の接点端子が前記デジタル出力端子に接続され、第２の接点端子が前記第２のスイッチング素子の制御入力端子に接続されたフォトカプラであることを特徴とする電子機器。
【請求項６】
請求項１乃至４のいずれか１項に記載の電子機器において、
前記第１のスイッチング素子は、制御入力端子が前記出力ポートに接続され、２つの接点端子のうち第１の接点端子が前記デジタル出力端子に接続され、第２の接点端子が前記第２のスイッチング素子の制御入力端子に接続されたリレーであることを特徴とする電子機器。
【請求項７】
請求項１乃至４のいずれか１項に記載の電子機器において、
前記第１のスイッチング素子は、制御入力端子であるベースまたはゲートが前記出力ポートに接続され、２つの接点端子のうち第１の接点端子であるコレクタまたはドレインが前記デジタル出力端子に接続され、第２の接点端子であるエミッタまたはソースが前記第２のスイッチング素子の制御入力端子に接続されたトランジスタであることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング素子の接点端子がデジタル出力端子となるデジタル出力回路を備えた電子機器に関するものである。
【背景技術】
【０００２】
従来より、例えばバルブなどの操作端のデジタル出力回路には、フォトカプラ、トランジスタ、リレー等のスイッチング素子が使用されている。従来のデジタル出力回路の構成例を図５に示す。図５の例では、コントローラ２のデジタル入力回路に操作端１のデジタル出力回路が接続されている。
【０００３】
操作端１のデジタル出力回路は、操作端１のＣＰＵ（不図示）の出力ポートＰＯ１〜ＰＯｎ毎に設けられたフォトカプラ１０−１〜１０−ｎ（ｎは２以上の整数）と、抵抗１１−１〜１１−ｎとから構成される。
一方、コントローラ２のデジタル入力回路は、コントローラ２のＣＰＵ（不図示）の入力ポートＱＩ１〜ＱＩｎ毎に設けられたフォトカプラ２０−１〜２０−ｎと、抵抗２１−１〜２１−ｎ，２２−１〜２２−ｎとから構成される。
【０００４】
例えば操作端１のＣＰＵが出力ポートＰＯ１をロー（ｌｏｗ）レベルにすると、操作端１のフォトカプラ１０−１がオンし、これによりコントローラ２のフォトカプラ２０−１がオンして、コントローラのＣＰＵの入力ポートＱＩ１がローレベルになる。
このような操作端１のデジタル出力回路に故障診断回路を設けようとすると、出力ポート毎に素子を追加する必要があった（特許文献１、特許文献２参照）。
【０００５】
図６に、故障診断回路を追加したデジタル出力回路の構成例を示す。図６の構成は、図５の構成に対して操作端１のＣＰＵ（不図示）の出力ポートＰＯ１〜ＰＯｎ毎に、フォトカプラ１２−１〜１２−ｎと抵抗１３−１〜１３−ｎ，１４−１〜１４−ｎとを追加したものである。
図６の回路では、操作端１のフォトカプラ１０−１が正常であれば、操作端１のＣＰＵが出力ポートＰＯ１をローレベルにしたときに、フォトカプラ１０−１，１２−１がオンし、これにより操作端１のＣＰＵの入力ポートＰＩ１がローレベルになる。
【０００６】
一方、操作端１のフォトカプラ１０−１が開放故障していると、操作端１のＣＰＵが出力ポートＰＯ１をローレベルにしても、フォトカプラ１０−１，１２−１がオンせず、操作端１のＣＰＵの入力ポートＰＩ１がハイ（ｈｉｇｈ）レベルのままなので、操作端１のＣＰＵは、出力ポートＰＯ１の回路に異常があると認識できる。また、操作端１のフォトカプラ１０−１が短絡故障していると、操作端１のＣＰＵが出力ポートＰＯ１をハイレベルにしていても、フォトカプラ１０−１，１２−１がオンしてしまい、操作端１のＣＰＵの入力ポートＰＩ１がローレベルになるので、操作端１のＣＰＵは、出力ポートＰＯ１の回路に異常があると認識できる。
【０００７】
以上のように、操作端１のデジタル出力回路に故障診断回路を設けようとすると、出力ポート毎に素子を追加する必要があった。特許文献１に開示された技術では、スイッチング素子としてトランジスタを使用し、特許文献２に開示された技術では、スイッチング素子として半導体やリレーを使用しているが、いずれの場合でも出力ポート毎に素子を追加する必要があった。
【０００８】
しかしながら、出力ポート毎に素子を追加すると、デジタル出力回路が大型化し、またコストが上昇し、さらには追加した素子の点数が増えるために信頼性が低下するという問題点があった。
なお、このような問題は、バルブなどの操作端に限らず、スイッチング素子を使用したデジタル出力回路を備える電子機器において同様に発生する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平１０−２２８０６号公報
【特許文献２】特開２００９−２９０４１５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明は、上記課題を解決するためになされたもので、デジタル出力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル出力回路の故障診断を実現することができる電子機器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の電子機器は、制御入力端子が電子機器のＣＰＵの複数の出力ポートにそれぞれ接続され、接点端子が電子機器の複数のデジタル出力端子にそれぞれ接続された複数の第１のスイッチング素子を備えたデジタル出力回路と、前記複数の第１のスイッチング素子のうち少なくとも１つのスイッチング素子のオンに伴ってオンするように、制御入力端子が前記複数の第１のスイッチング素子の接点端子に接続された第２のスイッチング素子と、診断入力端子が前記第２のスイッチング素子の接点端子に接続され、前記デジタル出力回路の故障診断を行うように構成された診断部とを有することを特徴とするものである。
また、本発明の電子機器の１構成例において、前記診断部は、前記複数のデジタル出力端子が全てオフになるように前記ＣＰＵが前記複数の第１のスイッチング素子を制御しているときに、前記第２のスイッチング素子がオンの場合、前記複数の第１のスイッチング素子のうち少なくとも１つが故障していると判定し、前記複数のデジタル出力端子のうち１つの特定のデジタル出力端子のみがオンになるように前記ＣＰＵが前記複数の第１のスイッチング素子を制御しているときに、前記第２のスイッチング素子がオフの場合、前記特定のデジタル出力端子と接続された第１のスイッチング素子が故障していると判定することを特徴とするものである。
また、本発明の電子機器の１構成例において、前記診断部は、前記診断入力端子である入力ポートが前記第２のスイッチング素子の接点端子に接続された前記ＣＰＵによって構成され、前記ＣＰＵは、前記デジタル出力回路の故障診断時に、前記複数のデジタル出力端子が全てオフになるように前記複数の第１のスイッチング素子を制御し、次に前記特定のデジタル出力端子のみがオンになるように前記複数の第１のスイッチング素子を制御することを、前記特定のデジタル出力端子を変えながら各デジタル出力端子について行うことを特徴とするものである。
また、本発明の電子機器の１構成例において、前記第２のスイッチング素子は、制御入力端子が前記複数の第１のスイッチング素子に接続され、２つの接点端子のうち第１の接点端子が前記診断部の診断入力端子および電源電圧に接続され、第２の接点端子が接地されたフォトカプラである。
また、本発明の電子機器の１構成例において、前記第１のスイッチング素子は、制御入力端子が前記出力ポートに接続され、２つの接点端子のうち第１の接点端子が前記デジタル出力端子に接続され、第２の接点端子が前記第２のスイッチング素子の制御入力端子に接続されたフォトカプラである。
また、本発明の電子機器の１構成例において、前記第１のスイッチング素子は、制御入力端子が前記出力ポートに接続され、２つの接点端子のうち第１の接点端子が前記デジタル出力端子に接続され、第２の接点端子が前記第２のスイッチング素子の制御入力端子に接続されたリレーである。
また、本発明の電子機器の１構成例において、前記第１のスイッチング素子は、制御入力端子であるベースまたはゲートが前記出力ポートに接続され、２つの接点端子のうち第１の接点端子であるコレクタまたはドレインが前記デジタル出力端子に接続され、第２の接点端子であるエミッタまたはソースが前記第２のスイッチング素子の制御入力端子に接続されたトランジスタである。
【発明の効果】
【００１２】
本発明によれば、電子機器のデジタル出力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル出力回路の故障診断を実現することができる。また、本発明では、開放故障している第１のスイッチング素子を特定することができる。
【図面の簡単な説明】
【００１３】
【図１】図１は、本発明の第１の実施例に係る電子機器のデジタル出力回路の構成を示す回路図である。
【図２】図２は、本発明の第１の実施例に係る電子機器の故障診断動作を説明するフローチャートである。
【図３】図３は、本発明の第２の実施例に係る電子機器のデジタル出力回路の構成を示す回路図である。
【図４】図４は、本発明の第３の実施例に係る電子機器のデジタル出力回路の構成を示す回路図である。
【図５】図５は、従来のデジタル出力回路の構成例を示す回路図である。
【図６】図６は、故障診断回路を追加したデジタル出力回路の構成例を示す回路図である。
【発明を実施するための形態】
【００１４】
［第１の実施例］
以下、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例に係る電子機器のデジタル出力回路の構成を示す回路図であり、図５、図６と同一の構成には同一の符号を付してある。本実施例の電子機器１ａは、ＣＰＵ（Central Processing Unit）３０の出力ポートＰＯ１〜ＰＯｎ毎（ｎは２以上の整数）に設けられ、カソード（制御入力端子）が出力ポートＰＯ１〜ＰＯｎに接続され、２つの接点端子のうち第１の接点端子（フォトカプラ１０−１〜１０−ｎのトランジスタのコレクタ）が電子機器１ａのデジタル出力端子ＤＯ１〜ＤＯｎに接続されたフォトカプラ１０−１〜１０−ｎ（第１のスイッチング素子）と、一端が電源電圧ＶＣＣに接続され、他端がフォトカプラ１０−１〜１０−ｎのアノードに接続された抵抗１１−１〜１１−ｎと、カソードが電子機器１ａのグランド端子ＧＯに接続され、２つの接点端子のうち第１の接点端子（フォトカプラ１５のトランジスタのコレクタ）がＣＰＵ３０の入力ポートＰＩ（診断入力端子）に接続され、第２の接点端子（フォトカプラ１５のトランジスタのエミッタ）が接地されたフォトカプラ１５（第２のスイッチング素子）と、一端がフォトカプラ１０−１〜１０−ｎの２つの接点端子のうち第２の接点端子（フォトカプラ１０−１〜１０−ｎのトランジスタのエミッタ）に接続され、他端がフォトカプラ１５のアノード（制御入力端子）に接続された抵抗１６と、一端が電源電圧ＶＣＣに接続され、他端がフォトカプラ１５の第１の接点端子に接続された抵抗１７と、アノードがフォトカプラ１５のカソードおよび電子機器１ａのグランド端子ＧＯに接続され、カソードがフォトカプラ１０−１〜１０−ｎの第２の接点端子に接続された定電圧ダイオード１８と、電子機器１ａの少なくとも一部の機能を実現するＣＰＵ３０と、ＣＰＵ３０のプログラムを記憶するメモリ３１とを備えている。
【００１５】
従来と同様に、デジタル出力回路は、フォトカプラ１０−１〜１０−ｎと、抵抗１１−１〜１１−ｎとから構成される。
電子機器１ａのデジタル出力端子ＤＯ１〜ＤＯｎは、出力先の外部機器であるコントローラ２のデジタル入力端子ＤＩ１〜ＤＩｎと接続される。電子機器１ａのグランド端子ＧＯは、コントローラ２のグランド端子ＧＩと接続される。電子機器１ａのＣＰＵ３０は、メモリ３１に格納されたプログラムに従って以下の処理を実行する。
【００１６】
コントローラ２のデジタル入力回路の構成は従来と同じである。なお、コントローラ２の電源電圧ＶＣＣ１は電源電圧ＶＣＣ２と絶縁状態の電圧とし、グランドＧＮＤ１はグランドＧＮＤ２と絶縁状態とする必要がある。本実施例では、電子機器１ａとしてバルブなどの操作端を想定し、ＣＰＵ３０としてコントローラ２からの入力信号に応じてバルブの開度を制御するＣＰＵを想定しているため、出力先の外部機器をコントローラ２としているが、本発明における外部機器はコントローラに限るものではない。
【００１７】
次に、電子機器１ａの正常時のデジタル出力動作について説明する。正常時のデジタル出力動作は、従来と同様である。すなわち、例えばＣＰＵ３０が出力ポートＰＯ１をローレベルにすると、フォトカプラ１０−１がオンになり、デジタル出力（デジタル出力端子ＤＯ１）がオンになる。これにより、コントローラ２のフォトカプラ２０−１がオンになり、コントローラのＣＰＵ（不図示）の入力ポートＱＩ１がローレベルになる。
【００１８】
次に、電子機器１ａのデジタル出力回路の故障診断動作について説明する。図２は故障診断動作を説明するフローチャートである。
診断部を構成するＣＰＵ３０は、全ての出力ポートＰＯ１〜ＰＯｎをハイレベルにして、電子機器１ａの全てのデジタル出力（デジタル出力端子ＤＯ１〜ＤＯｎ）をオフにする（図２ステップＳ１）。
【００１９】
電子機器１ａのデジタル出力回路が正常な場合、出力ポートＰＯ１〜ＰＯｎがハイレベルになると、フォトカプラ１０−１〜１０−ｎが全てオフになるので、フォトカプラ１５もオフになり、ＣＰＵ３０の入力ポートＰＩがオフ（ハイレベル）になる。
一方、フォトカプラ１０−１〜１０−ｎのうち少なくとも１つが短絡故障していると、ＣＰＵ３０が出力ポートＰＯ１〜ＰＯｎをハイレベルにしていても、フォトカプラ１５がオンしてしまい、入力ポートＰＩがオン（ローレベル）になる。
【００２０】
ＣＰＵ３０は、入力ポートＰＩがオフの場合（図２ステップＳ２においてＹＥＳ）、デジタル出力回路は正常（短絡故障無し）とみなして、ステップＳ４に進む。また、ＣＰＵ３０は、入力ポートＰＩがオンの場合（ステップＳ２においてＮＯ）、デジタル出力回路が故障（フォトカプラ１０−１〜１０−ｎの短絡故障）していると判定し（図２ステップＳ３）、故障診断動作を終了する。なお、短絡故障の場合、複数のフォトカプラ１０−１〜１０−ｎのうちいずれが短絡故障しているかを検出することはできない。
【００２１】
次に、ＣＰＵ３０は、ステップＳ２において入力ポートＰＩがオフであった場合、複数の出力ポートＰＯ１〜ＰＯｎのうち、診断対象の１つの特定のデジタル出力の出力ポートのみをローレベルにし、他の出力ポートをハイレベルにして、診断対象の特定のデジタル出力のみをオン、他のデジタル出力をオフにする（図２ステップＳ４）。
【００２２】
電子機器１ａのデジタル出力回路が正常な場合、デジタル出力をオンにすると、フォトカプラ１５がオンになり、ＣＰＵ３０の入力ポートＰＩがオン（ローレベル）になる。一方、複数のフォトカプラ１０−１〜１０−ｎのうち、ＣＰＵ３０がローレベルにした出力ポートに接続されているフォトカプラが開放故障している場合、フォトカプラ１５がオンしないため、入力ポートＰＩがオフ（ハイレベル）になる。
【００２３】
ＣＰＵ３０は、入力ポートＰＩがオン（ローレベル）の場合（図２ステップＳ５においてＹＥＳ）、診断対象のデジタル出力（複数のフォトカプラ１０−１〜１０−ｎのうち、ステップＳ４でローレベルにした出力ポートに接続されているフォトカプラ）は正常（開放故障無し）と判定する（図２ステップＳ６）。
【００２４】
また、ＣＰＵ３０は、入力ポートＰＩがオフ（ハイレベル）の場合（ステップＳ５においてＮＯ）、診断対象のデジタル出力（ステップＳ４でローレベルにした出力ポートに接続されているフォトカプラ）が故障（開放故障有り）していると判定する（図２ステップＳ７）。そして、ＣＰＵ３０は、ステップＳ６，Ｓ７の判定終了後、全てのデジタル出力を診断したかどうかを判定し（図２ステップＳ８）、診断していないデジタル出力が存在する場合には、ステップＳ４に戻る。
【００２５】
こうして、診断対象のデジタル出力（ステップＳ４でローレベルにする出力ポート）を変えながら、各デジタル出力についてステップＳ４〜Ｓ７の処理を行う。
ＣＰＵ３０は、全てのデジタル出力を診断した時点で（ステップＳ８においてＹＥＳ）、故障診断動作を終了する。
【００２６】
なお、電子機器１ａは、デジタル出力回路の診断結果を出力する機能を備えていてもよい。診断結果の出力方法としては、例えばＣＰＵ３０に接続されている表示器（不図示）によって、診断結果を知らせる内容を表示することや、上位のホスト通信で知らせる等の方法がある。
【００２７】
以上のように、本実施例では、フォトカプラ１５と抵抗１６，１７と定電圧ダイオード１８とを追加するだけでよく、従来のように出力ポートＰＯ１〜ＰＯｎ毎に、フォトカプラ１２−１〜１２−ｎと抵抗１３−１〜１３−ｎ，１４−１〜１４−ｎとを追加する必要がなくなるので、デジタル出力回路の故障診断に要する素子数を減らすことができ、デジタル出力回路の大型化とコストの上昇と信頼性の低下とを抑えつつ、デジタル出力回路の故障診断を実現することができる。診断部としては、電子機器１ａが内蔵しているＣＰＵ３０を利用することができ、ＣＰＵ３０の入力ポートに空きがあれば、本実施例を適用可能である。また、本実施例によれば、複数のデジタル出力を１つ１つ順番に診断することにより、開放故障しているデジタル出力（フォトカプラ）を特定可能である。
【００２８】
［第２の実施例］
第１の実施例では、デジタル出力回路の第１のスイッチング素子として、フォトカプラ１０−１〜１０−ｎを使用する例を挙げて説明しているが、第１のスイッチング素子としてリレーを用いてもよい。図３は本発明の第２の実施例に係る電子機器のデジタル出力回路の構成を示す回路図であり、図１、図５、図６と同一の構成には同一の符号を付してある。
【００２９】
本実施例の電子機器１ｂのデジタル出力回路は、第１の実施例の図１の構成において、フォトカプラ１０−１〜１０−ｎをリレー３２−１〜３２−ｎに置き換えたものである。つまり、リレー３２−１〜３２−ｎのコイルの一端（制御入力端子）は、ＣＰＵ３０の出力ポートＰＯ１〜ＰＯｎに接続され、コイルの他端には、抵抗１１−１〜１１−ｎが接続されている。また、リレー３２−１〜３２−ｎの２つの接点端子のうち第１の接点端子は、電子機器１ｂのデジタル出力端子ＤＯ１〜ＤＯｎに接続され、第２の接点端子は、抵抗１６および定電圧ダイオード１８のカソードに接続されている。
【００３０】
リレー３２−１〜３２−ｎの接点は、コイルを励磁したときにオンするａ接点である。電子機器１ｂの正常時のデジタル出力動作および故障診断動作は、第１の実施例と同様なので、説明は省略する。こうして、本実施例では、第１のスイッチング素子としてリレーを用いる場合においても、第１の実施例と同様の効果を得ることができる。
【００３１】
［第３の実施例］
第１、第２の実施例では、絶縁出力タイプの第１のスイッチング素子としてフォトカプラ、リレーを使用する例を挙げて説明したが、非絶縁出力タイプの第１のスイッチング素子で問題ない場合には、第１のスイッチング素子としてトランジスタを用いてもよい。図４は本発明の第３の実施例に係る電子機器のデジタル出力回路の構成を示す回路図であり、図１、図３、図５、図６と同一の構成には同一の符号を付してある。
【００３２】
本実施例の電子機器１ｃのデジタル出力回路は、第１の実施例の図１の構成において、フォトカプラ１０−１〜１０−ｎをトランジスタ３３−１〜３３−ｎに置き換え、フォトカプラ１５をトランジスタ３４に置き換えたものである。図４の例では、トランジスタ３３−１〜３３−ｎ，３４として、バイポーラトランジスタを使用しているが、ＪＦＥＴやＭＯＳＦＥＴなど、どのようなタイプのスイッチング素子を用いても構わない。
【００３３】
トランジスタ３３−１〜３３−ｎのベースまたはゲート（制御入力端子）は、抵抗３７−１〜３７−ｎを介してＣＰＵ３０の出力ポートＰＯ１〜ＰＯｎに接続され、コレクタまたはドレイン（第１の接点端子）は、電子機器１ｃのデジタル出力端子ＤＯ１〜ＤＯｎに接続され、エミッタまたはソース（第２の接点端子）は、抵抗３５，３６および定電圧ダイオード１８のカソードに接続されている。本実施例では、抵抗１１−１〜１１−ｎ，１７の一端は電子機器１ｃの電源端子ＶＩに接続されている。電子機器１ｃの電源端子ＶＩは、コントローラ２の電源端子ＶＯと接続される。抵抗３５は定電圧ダイオード１８と並列に設けられている。抵抗３６の一端はトランジスタ３３−１〜３３−ｎのエミッタまたはソースに接続され、他端はトランジスタ３４のベースまたはゲートに接続されている。トランジスタ３４のコレクタまたはドレイン（第１の接点端子）は、ＣＰＵ３０の入力ポートＰＩ（診断入力端子）に接続され、エミッタまたはソース（第２の接点端子）は、電子機器１ａのグランド端子ＧＯに接続されている。
【００３４】
第１、第２の実施例との相違は、ＣＰＵ３０の出力ポートＰＯ１〜ＰＯｎについて、ローレベルをオフとし、ハイレベルをオンとする点である。すなわち、ＣＰＵ３０が出力ポートＰＯ１〜ＰＯｎをローレベルにすると、トランジスタ３３−１〜３３−ｎがオフになって、デジタル出力（デジタル出力端子ＤＯ１〜ＤＯｎ）がオフになり、ＣＰＵ３０が出力ポートＰＯ１〜ＰＯｎをハイレベルにすると、トランジスタ３３−１〜３３−ｎがオンになって、デジタル出力がオンになる。
【００３５】
その他の動作は、第１、第２の実施例と同様なので、説明は省略する。こうして、本実施例では、第１のスイッチング素子としてトランジスタを用いる場合においても、第１の実施例と同様の効果を得ることができる。
第１〜第３の実施例では、第１のスイッチング素子としてフォトカプラ、リレー（電磁リレー）、トランジスタを使用する例を挙げて説明したが、第１のスイッチング素子としてフォトモスリレー、ＪＦＥＴ、ＭＯＳＦＥＴなどを用いてもよい。
また、第１〜第３の実施例では、第２のスイッチング素子としてフォトカプラ１５、トランジスタ３４を用いているが、フォトカプラ１５の代わりにリレー、フォトモスリレー、ＪＦＥＴ、ＭＯＳＦＥＴなどを用いてもよい。
【００３６】
以上、実施例を参照して本発明を説明したが、本発明は上記実施例に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解しうる様々な変更をすることができる。
【産業上の利用可能性】
【００３７】
本発明は、スイッチング素子の接点端子がデジタル出力端子となる電子機器に適用することができる。
【符号の説明】
【００３８】
１ａ，１ｂ，１ｃ…電子機器、２…コントローラ、１０−１〜１０−ｎ，１５…フォトカプラ、１１−１〜１１−ｎ，１６，１７，３５〜３７…抵抗、１８…定電圧ダイオード、３０…ＣＰＵ、３１…メモリ、３２−１〜３２−ｎ…リレー、３３−１〜３３−ｎ，３４…トランジスタ。
【図１】
2020118461.tif 000003
【図２】
2020118461.tif 000004
【図３】
2020118461.tif 000005
【図４】
2020118461.tif 000006
【図５】
2020118461.tif 000007
【図６】
2020118461.tif 000008