(57)【要約】      （修正有）【課題】ＩＩＰ３を大きくした高周波増幅回路を提供する。【解決手段】高周波増幅回路２は、高周波入力信号ＲＦｉｎを増幅するソース接地の第１トランジスタＱ１と、出力信号を生成するゲート接地の第２トランジスタＱ２と、第１トランジスタのソースと第１基準電位ノードとの間に接続される第１インダクタＬｓと、第２トランジスタのドレインと第２基準電位との間に接続される第２インダクタＬｄと、出力信号の非線形性を補償する非線形補償回路１０と、を備える。非線形補償回路は、第１整流回路Ｑ４及び第１抵抗Ｒ１Ａと、第２抵抗Ｒ１Ｂ及び第２整流回路Ｑ５と、第１トランジスタ及び第２トランジスタの接続ノードと、第１整流回路及び第１抵抗の接続ノードとの間に接続される第１キャパシタＣ１Ａと、第１トランジスタ及び第２トランジスタの接続ノードと、第２抵抗及び第２整流回路の接続ノードとの間に接続される第２キャパシタと、を有する。【選択図】図２
2020005177.tif 000002
【特許請求の範囲】
【請求項１】
高周波入力信号を増幅するソース接地の第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタで増幅された信号をさらに増幅して出力信号を生成するゲート接地の第２トランジスタと、
前記第１トランジスタのソースと第１基準電位ノードとの間に接続される第１インダクタと、
前記第２トランジスタのドレインと第２基準電位との間に接続される第２インダクタと、
前記第１トランジスタ及び前記第２トランジスタの接続ノードに接続され、前記高周波入力信号に対する前記出力信号の非線形性を補償する非線形補償回路と、を備え、
前記非線形補償回路は、
第３基準電位と第４基準電位との間に直列接続される、第１整流回路及び第１抵抗と、
前記第３基準電位と前記第４基準電位との間に直列接続される、第２抵抗及び第２整流回路と、
前記第１トランジスタ及び前記第２トランジスタの接続ノードと、前記第１整流回路及び前記第１抵抗の接続ノードとの間に接続される第１キャパシタと、
前記第１トランジスタ及び前記第２トランジスタの接続ノードと、前記第２抵抗及び前記第２整流回路の接続ノードとの間に接続される第２キャパシタと、
を有する、高周波増幅回路。
【請求項２】
高周波入力信号を増幅するソース接地の第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタで増幅された信号をさらに増幅するゲート接地の第２トランジスタと、
前記第２トランジスタにカスコード接続され、前記第２トランジスタで増幅された信号をさらに増幅して出力信号を増幅するゲート接地の第３トランジスタと、
前記第１トランジスタのソースと第１基準電位ノードとの間に接続される第１インダクタと、
前記第２トランジスタのドレインと第２基準電位との間に接続される第２インダクタと、
前記第２トランジスタ及び前記第３トランジスタの接続ノードに接続され、前記高周波入力信号に対する前記出力信号の非線形性を補償する非線形補償回路と、を備え、
前記非線形補償回路は、
第３基準電位と第４基準電位との間に直列接続される、第１整流回路及び第１抵抗と、
前記第３基準電位と前記第４基準電位との間に直列接続される、第２抵抗及び第２整流回路と、
前記第２トランジスタ及び前記第３トランジスタの接続ノードと、前記第１整流回路及び前記第１抵抗の接続ノードとの間に接続される第１キャパシタと、
前記第２トランジスタ及び前記第３トランジスタの接続ノードと、前記第２抵抗及び前記第２整流回路の接続ノードとの間に接続される第２キャパシタと、
を有する、高周波増幅回路。
【請求項３】
前記第１トランジスタと前記第２トランジスタとは、互いに相違する素子定数と、互いに同一の素子定数とを有し、
前記第１整流回路は、ダイオード接続された第４トランジスタを有し、
前記第２整流回路は、ダイオード接続された第５トランジスタを有し、
前記第４トランジスタ及び前記第５トランジスタのすべての素子定数は同一であり、
前記第１抵抗及び前記第２抵抗は、同一の抵抗値を有し、
前記第１キャパシタ及び前記第２キャパシタは、同一の容量を有する、請求項１又は２に記載の高周波増幅回路。
【請求項４】
前記非線形補償回路は、前記出力信号のＩＩＰ３（Input 3rd-order Intercept Point）がより高くなるように、前記第４トランジスタ及び前記第５トランジスタの素子定数と、前記第１抵抗及び前記第２抵抗の抵抗値と、前記第１キャパシタ及び前記第２キャパシタの容量値との少なくとも一つを調整する、請求項３に記載の高周波増幅回路。
【請求項５】
前記第１トランジスタ、前記第２トランジスタ、前記第１インダクタ、前記第２インダクタ及び前記非線形補償回路が実装されるＳＯＩ（Silicon On Insulator）基板を備える、請求項１乃至４のいずれか一項に記載の高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、高周波増幅回路に関する。
【背景技術】
【０００２】
近年、高周波低雑音増幅器（ＬＮＡ：Low Noise Amplifier）をＳｉＧｅバイポーラプロセス（以下、ＳｉＧｅプロセス）からＳＯＩ（Silicon On Insulator）ＣＭＯＳプロセス（以下、ＳＯＩプロセス）に置換する検討が進められている。ＳＯＩプロセスはＳｉＧｅプロセスよりも低コストであり、またＳＯＩプロセスで形成したＭＯＳトランジスタの寄生容量は小さいことから、高周波信号の電力損失が小さくなる。よって、ＳＯＩプロセスを用いれば、電気的特性を劣化させずに、高周波スイッチと高周波低雑音増幅器とを同一のＳＯＩ基板上に形成でき、ワンチップ化が可能となる。
【０００３】
ＬＮＡに要求される重要な電気的特性として、利得とノイズ指数ＮＦがある。この他、最近の無線通信機器では、複数の周波数帯域を利用して無線通信を行うキャリアアグリゲーション技術が必須になっており、ＩＩＰ３（Input 3rd-order Intercept Point）をより大きくすることが求められている。ＩＩＰ３は、基本波出力の延長線と３次混変調波歪みの延長線との交点であり、ＩＩＰ３が大きいほど、３次混変調波歪みが少ないことを示している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特表２０１６−５０４８９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする課題は、利得やノイズ指数をそれほど低下させることなく、ＩＩＰ３をより大きくすることができる高周波増幅回路を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、高周波入力信号を増幅するソース接地の第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタで増幅された信号をさらに増幅して出力信号を生成するゲート接地の第２トランジスタと、
前記第１トランジスタのソースと第１基準電位ノードとの間に接続される第１インダクタと、
前記第２トランジスタのドレインと第２基準電位との間に接続される第２インダクタと、
前記第１トランジスタ及び前記第２トランジスタの接続ノードに接続され、前記高周波入力信号に対する前記出力信号の非線形性を補償する非線形補償回路と、を備え、
前記非線形補償回路は、
第３基準電位と第４基準電位との間に直列接続される、第１整流回路及び第１抵抗と、
前記第３基準電位と前記第４基準電位との間に直列接続される、第２抵抗及び第２整流回路と、
前記第１トランジスタ及び前記第２トランジスタの接続ノードと、前記第１整流回路及び前記第１抵抗の接続ノードとの間に接続される第１キャパシタと、
前記第１トランジスタ及び前記第２トランジスタの接続ノードと、前記第２抵抗及び前記第２整流回路の接続ノードとの間に接続される第２キャパシタと、
を有する、高周波増幅回路が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態によるＬＮＡを内蔵する無線装置の概略構成を示すブロック図。
【図２】第１の実施形態によるＬＮＡの内部構成を示す回路図。
【図３】図２のＬＮＡと一比較例によるＬＮＡとについてのＳパラメータを示す図。
【図４】図２のＬＮＡと一比較例のＬＮＡについてＩＩＰ３を比較した図。
【図５】図２のＬＮＡと一比較例のＬＮＡについてノイズ指数を比較した図。
【図６】第２の実施形態によるＬＮＡの回路図。
【図７】図６のＬＮＡについてのＳパラメータを示す図。
【図８】図６のＬＮＡと、図６のＬＮＡから非線形補償回路を省略した一比較例のＬＮＡとについて、ＩＩＰ３を比較した図。
【図９】図６のＬＮＡと一比較例のＬＮＡについてノイズ指数を比較した図。
【図１０】キャリアアグリゲーションに対応した無線装置の概略構成を示すブロック図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して実施の形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更または簡易化して説明および図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。また、本件明細書に添付する図面においては、図示と理解のしやすさの便宜上、適宜縮尺および縦横の寸法比等を、実物から変更し誇張してある。
【０００９】
（第１の実施形態）
第１の実施形態による高周波増幅回路（以下、ＬＮＡ）は、携帯電話やスマートフォンなどの無線装置２で用いられる。図１は第１の実施形態によるＬＮＡ１を内蔵する無線装置２の概略構成を示すブロック図である。図１の無線装置２は、アンテナ３と、アンテナスイッチ４と、バンドパスフィルタ（ＢＰＦ）５と、ＬＮＡ１と、無線ＩＣ（ＲＦＩＣ）６と、パワーアンプ（ＰＡ）７と、ローパスフィルタ（ＬＰＦ）８とを備えている。
【００１０】
アンテナスイッチ４は、送受信を切り替えるスイッチである。図１では、送信側と受信側がそれぞれ１系統の例を示しているが、送信側と受信側がそれぞれ、複数の周波数帯域の信号を送受する複数系統を有していてもよい。図１のアンテナスイッチ４とＬＮＡ１は同一のＳＯＩ基板上に配置可能であり、ワンチップにすることができる。アンテナスイッチ４とＬＮＡ１をＳＯＩ基板上に配置することで、高周波信号の電力損失を低減できるとともに、消費電力の削減と小型化も可能となる。
【００１１】
図２は第１の実施形態によるＬＮＡ１の内部構成を示す回路図である。図２のＬＮＡ１は、高周波入力信号を増幅するソース接地の第１トランジスタＱ１と、第１トランジスタＱ１で増幅された信号をさらに増幅して出力信号を生成するゲート接地の第２トランジスタＱ２と、バイアス生成回路９と、非線形補償回路１０とを備えている。
【００１２】
図２の第１トランジスタＱ１と第２トランジスタＱ２はＮＭＯＳトランジスタであるが、ＰＭＯＳトランジスタにすることも設計上は可能である。ただし、電気的特性はＮＭＯＳで構成した方が優れているため、以下では第１トランジスタＱ１と第２トランジスタＱ２をＮＭＯＳトランジスタで構成する例を説明する。第１トランジスタＱ１のゲートには、キャパシタＣxを介して入力端子ＬＮＡinが接続されている。この入力端子ＬＮＡinには、外付けインダクタＬextを介して高周波入力信号ＲＦinが入力される。また、第１トランジスタＱ１のゲートには、抵抗ＲＢ１を介して所定のバイアス電圧ＶＢ１が供給される。
【００１３】
第１トランジスタＱ１のソースと接地ノード（第１基準電位ノード）との間には、第１インダクタＬsが接続されている。インダクタＬext、キャパシタＣｘ、及び第１インダクタＬsは、入力整合回路として機能する。キャパシタＣxは、直流成分をカットする機能も兼ねている。第１インダクタＬsは、例えば０．５ｎＨである。また、第１トランジスタＱ１のゲートとソースとの間に、不図示のキャパシタＣinを接続してもよい。第１トランジスタＱ１のソースは、第１インダクタＬsを介して接地ノードに接続されているため、第１トランジスタＱ１はソース接地の増幅器として機能する。
【００１４】
第２トランジスタＱ２のゲートには、抵抗ＲＢ２を介してバイアス電圧ＶＢ２が供給される。また、第２トランジスタＱ２のゲートと接地ノードとの間には、キャパシタＣＢ２が接続されている。キャパシタＣＢ２の容量と抵抗ＲＢ２の抵抗値はいずれも十分に大きいため、第２トランジスタＱ２はゲート接地の増幅器として機能する。
【００１５】
第２トランジスタＱ２のドレインと第２基準電位VDD_LNAとの間には、抵抗Ｒｄと第２インダクタＬdとが並列接続されている。第２インダクタＬdは、例えば６ｎＨである。抵抗Ｒｄは、利得調整及び安定化のために設けられている。本実施形態によるＬＮＡ１は、ＳＯＩ基板上に形成されるため、第１及び第２インダクタＬs、Ｌdは、渦巻き状の配線パターンからなるスパイラルインダクタである。
【００１６】
第２トランジスタＱ２のドレインは、キャパシタＣoutを介して出力端子ＬＮＡoutに接続されている。抵抗Ｒd、第２インダクタＬd及びキャパシタＣoutは、出力整合回路として機能する。
【００１７】
第１トランジスタＱ１と第２トランジスタＱ２は、ゲート幅は互いに異なるものの、それ以外の素子定数は同一である。第２トランジスタＱ２のゲート幅Ｗｇ２は第１トランジスタＱ１のゲート幅Ｗｇ１よりも大きい。第１トランジスタＱ１のゲート幅Ｗｇ１は例えば２００μｍ、第２トランジスタＱ２のゲート幅Ｗｇ２は例えば３００μｍである。なお、第１トランジスタＱ１と第２トランジスタＱ２は、ゲート幅以外の少なくとも一部の素子定数を互いに相違させてもよい。例えば、第２トランジスタＱ２のゲート酸化膜厚を第１トランジスタＱ１のゲート酸化膜厚よりも厚くしてもよい。この場合、第２トランジスタＱ２のｇｍが第１トランジスタＱ１よりも低下するが、第２トランジスタＱ２のゲート幅を第１トランジスタＱ１のゲート幅よりも大きくすることで、ｇｍの低下を抑制できる。
【００１８】
バイアス生成回路９は、バイアス電圧ＶＢ１、ＶＢ２を生成する。抵抗ＲＢ１、ＲＢ２は、高周波入力信号ＲＦinがバイアス生成回路９に回り込むのを防止するために設けられている。バイアス電圧ＶＢ１は例えば０．５Ｖ、バイアス電圧ＶＢ２は例えば１．２Ｖ、第２基準電位VDD_LNAは例えば１．８Ｖである。
【００１９】
ＬＮＡ１の利得としては例えば１８ｄＢが要求され、ノイズ指数ＮＦとして例えば０．８ｄＢ未満が要求され、ＩＩＰ３として３ｄＢｍ以上が要求される。そこで、本実施形態は、利得とノイズ指数をそれほど低下させることなく、ＩＩＰ３を３ｄＢｍ以上にすることを特徴としている。
【００２０】
より具体的には、本実施形態によるＬＮＡ１は、非線形補償回路１０を備えることにより、ＩＩＰ３が３ｄＢｍ以上になるようにしている。非線形補償回路１０は、第１トランジスタＱ１と第２トランジスタＱ２の接続ノードｎ１に接続されている。すなわち、非線形補償回路１０は、第１トランジスタＱ１のドレインと、第２トランジスタＱ２のソースとに接続されている。
【００２１】
また、非線形補償回路１０には、第２基準電位VDD_LNAと接地ノードが接続されている。なお、非線形補償回路１０は、２つの基準電位間に接続されていればよいため、VDD_LNA以外の第３基準電位と、接地電位以外の第４基準電位との間に非線形補償回路１０を接続してもよい。
【００２２】
非線形補償回路１０は、第１トランジスタＱ１と第２トランジスタＱ２の接続ノードｎ１に接続されており、高周波入力信号ＲＦinに対する出力信号の非線形性を補償する。非線形補償回路１０は、第１整流回路１１と、第２整流回路１２と、第１抵抗Ｒ１Ａと、第２抵抗Ｒ１Ｂと、第１キャパシタＣ１Ａと、第２キャパシタＣ２Ａとを有する。
【００２３】
第１整流回路１１と第１抵抗Ｒ１Ａは、第２基準電位VDD_LNAと接地電位との間に直列接続されている。第２抵抗Ｒ１Ｂと第２整流回路１２は、第１基準電位VDD_LNAと接地電位との間に直列接続されている。
【００２４】
第１整流回路１１と第１抵抗Ｒ１Ａの接続ノードは、第１キャパシタＣ１Ａを介して、第１トランジスタＱ１と第２トランジスタＱ２の接続ノードｎ１に接続されている。同様に、第２抵抗Ｒ１Ｂと第２整流回路１２の接続ノードは、第２キャパシタＣ２Ａを介して、第１トランジスタＱ１と第２トランジスタＱ２の接続ノードｎ１に接続されている。
【００２５】
第１整流回路１１は、ダイオード接続された第４トランジスタＱ４を有する。第２整流回路１２は、ダイオード接続された第５トランジスタＱ５を有する。第４トランジスタＱ４のドレイン及びゲートには、第２基準電位VDD_LNAが接続され、第４トランジスタＱ４のソースには第１抵抗Ｒ１Ａの一端が接続されている。第５トランジスタＱ５のドレイン及びゲートの一端には第２抵抗Ｒ１Ｂの一端が接続され、第５トランジスタＱ５のソースには接地ノードが接続されている。
【００２６】
第４トランジスタＱ４と第５トランジスタＱ５の素子定数は同一である。ここで、素子定数とは、ゲート幅、ゲート長、閾値電圧、ゲート酸化膜厚など、トランジスタの電気的特性を決める各種パラメータを指す。また、第１抵抗Ｒ１ＡとＲ１Ｂの抵抗値は同一であり、第１キャパシタＣ１Ａと第２キャパシタＣ２Ａの容量も同一である。
【００２７】
このように、非線形補償回路１０は、トランジスタと抵抗からなる直列回路を２つ設けて、これら直列回路におけるトランジスタと抵抗の接続順序を逆にしている。これにより、偶数次の相互変調歪を相殺できる。
【００２８】
また、本実施形態による非線形補償回路１０は、ＩＩＰ３ができるだけ大きくなるように、第４トランジスタＱ４と第５トランジスタＱ５の素子定数、第１抵抗Ｒ１ＡとＲ１Ｂの抵抗値、及び第１キャパシタＣ１Ａと第２キャパシタＣ２Ａの容量の少なくとも一つを調整することができる。これにより、利得とノイズ指数をそれほど低下させずに、ＩＩＰ３を大きくできる。
【００２９】
図２のＬＮＡ１内の各素子の値は、例えば以下のように設定される。第１、第２、第４及び第５トランジスタＱ１、Ｑ２、Ｑ４、Ｑ５のゲート酸化膜厚＝２．５ｎｍ、ゲート長＝０．１４μｍ、閾値電圧Ｖth＝０．３Ｖ、第１トランジスタＱ１のゲート幅Ｗg＝３００μｍ、第２トランジスタＱ２のゲート幅Ｗg＝４００μｍ、第４〜第５トランジスタＱ４、Ｑ５のゲート幅Ｗg＝５μｍ、第１抵抗Ｒ１Ａ、第２抵抗Ｒ１Ｂの抵抗値＝１４ｋΩ、キャパシタＣ１Ａ、Ｃ１Ｂの容量＝０．２４ｐＦと設定される。図２のＬＮＡ１内の各素子をこれらの値に設定して、シミュレーションを行うことにより、Ｓパラメータ、ＩＩＰ３、ノイズ指数ＮＦを計算することができる。
【００３０】
図３は、図２のＬＮＡ１と、図２のＬＮＡ１から非線形補償回路１０を省略した一比較例によるＬＮＡ１とについてのＳパラメータを示す図である。図３（ａ）は図２のＬＮＡ１のＳパラメータを示し、図３（ｂ）は非線形補償回路１０を持たない一比較例によるＬＮＡ１のＳパラメータを示している。図３（ａ）の横軸は周波数［ＧＨｚ］、縦軸はＳパラメータ値［ｄＢ］である。Ｓ１１は入力側の反射特性、Ｓ２２は出力側の反射特性、Ｓ２１は入力側からの通過特性を表している。
【００３１】
また、図３（ａ）と図３（ｂ）では、ＬＴＥ（Long Term Evolution）バンドの一つであるバンド４１の周波数帯域である２．４９６ＧＨｚ、２．５９３ＧＨｚ、２．６９０ＧＨｚに目印を付している。本実施形態によるＬＮＡ１は、バンド４１の周波数帯域で使用することを念頭に置いて設計したものであるが、図３（ａ）からわかるように、バンド４１の周波数帯域内のＳパラメータは良好である。例えば、帯域中心周波数２．５９３ＧＨｚの利得は、本実施形態と一比較例の双方ともに１８．０ｄＢであり、Ｓ１１とＳ２２も、一般に要求される基準値（−１２ｄＢ以下）を確保している。バイアス電流Ｉddは、本実施形態のＬＮＡ１が６．０９６ｍＡ、一比較例のＬＮＡ１が５．９１６ｍＡであり、本実施形態のＬＮＡ１の方がわずかに大きいが、これは、非線形補償回路１０のバイアス電流が加算されているためである。
【００３２】
図４は図２のＬＮＡ１と一比較例のＬＮＡ１についてＩＩＰ３を比較した図である。図４の横軸は入力信号電力Ｐin（ｄＢｍ）、縦軸はＩＩＰ３（ｄＢｍ）である。図４の実線曲線は図２のＬＮＡ１、破線曲線は一比較例のＬＮＡ１を示している。図４に示すように、図２のＬＮＡ１は、入力信号電力Ｐinの広い範囲において、一比較例よりもＩＩＰ３が高くなっている。これにより、非線形補償回路１０を設けることで、ＩＩＰ３がより大きくなることがわかる。例えば、Ｐin＝−５０ｄＢｍで比較すると、一比較例は０．６ｄＢｍであるのに対し、図２のＬＮＡ１は１０．１ｄＢｍであり、９．５ｄＢも優れていることがわかる。
【００３３】
図５は図２のＬＮＡ１と一比較例のＬＮＡ１についてノイズ指数ＮＦを比較した図である。図５の横軸は出力信号の周波数（ＧＨｚ）、縦軸はノイズ指数ＮＦ（ｄＢ）である。図５の実線曲線は図２のＬＮＡ１、破線曲線は一比較例のＬＮＡ１を示している。図５からわかるように、バンド４１の帯域内では、ノイズ指数ＮＦは０．７５３ｄＢ以下であり、十分に低いことがわかる。なお、一比較例のＬＮＡ１の方が本実施形態のＬＮＡ１よりも若干ノイズ指数ＮＦが低くなっているが、両者の差は０．０２５ｄＢ以下であり、誤差範囲である。
【００３４】
このように、本実施形態では、ＬＮＡ１内の第１トランジスタＱ１と第２トランジスタＱ２の接続ノードｎ１に非線形補償回路１０を接続し、ＩＩＰ３がより高くなるように、非線形補償回路１０内の第４トランジスタＱ４と第５トランジスタＱ５の素子定数、第１抵抗Ｒ１ＡとＲ１Ｂの抵抗値、及び第１キャパシタＣ１Ａと第２キャパシタＣ２Ａの容量の少なくとも一つを調整するため、利得やノイズ指数ＮＦをそれほど低下させることなく、ＩＩＰ３を大幅に大きくすることができる。また、非線形補償回路１０は、第４トランジスタＱ４と第１抵抗Ｒ１Ａを有する直列回路と、第２抵抗Ｒ１Ｂと第５トランジスタＱ５を有する直列回路とを有し、これら直列回路内のトランジスタと抵抗の接続順序を逆にするため、偶数次の相互変調歪を相殺できる。
【００３５】
また、本実施形態によるＬＮＡ１は、図１のアンテナスイッチ４とともに、同一のＳＯＩ基板上に配置できるため、小型化及び低消費電力化も可能となる。
【００３６】
（第２の実施形態）
上述した第１の実施形態によるＬＮＡ１は、ゲート接地の第２トランジスタＱ２を有する増幅器を備えているが、さらに利得を高くするには、ゲート接地の増幅器を２段構成にしてもよい。なお、電源電圧が高ければ、ゲート接地の増幅器を３段以上にする構成も考えられるが、本実施形態では、電源電圧を１．８Ｖ程度にすることを想定しているため、ゲート接地の増幅器の段数は２段が限度である。
【００３７】
図６は第２の実施形態によるＬＮＡ１の回路図である。図６では、図２と共通する構成部分には同一の符号を付している。図６のＬＮＡ１は、ゲート接地の第２トランジスタＱ２のドレイン側に、ゲート接地の第３トランジスタＱ３をカスコード接続している。このように、図６のＬＮＡ１では、第１〜第３トランジスタＱ１〜Ｑ３がカスコード接続されている。第３トランジスタＱ３のドレインは、抵抗Ｒdと第２インダクタＬdの各一端に接続されている。第３トランジスタＱ３のドレイン電圧（出力電圧）は、キャパシタＣoutを介して出力端子ＬＮＡoutから出力される。第３トランジスタＱ３のゲートと接地ノードとの間にはキャパシタＣＢ３が接続されている。また、第３トランジスタＱ３のゲートには、抵抗ＲＢ３を介してバイアス電圧ＶＢ３が入力される。
【００３８】
第２トランジスタＱ２と第３トランジスタＱ３の接続ノードｎ２には、図２と同様の回路構成の非線形補償回路１０が接続されている。本発明者は、第２トランジスタＱ２と第３トランジスタＱ３の接続ノードｎ２に非線形補償回路１０を接続する代わりに、第１トランジスタＱ１と第２トランジスタＱ２の接続ノードｎ１に非線形補償回路１０を接続してシミュレーションを行ってみたが、良好な結果は得られなかった。
【００３９】
図６のＬＮＡ１内の各素子の値は、例えば以下のように設定される。第１トランジスタＱ１〜第５トランジスタＱ５のゲート酸化膜厚は２．５ｎｍ、ゲート長は０．１４μｍ、閾値電圧Ｖth＝０．３Ｖ、第１〜第３トランジスタＱ１〜Ｑ３のゲート幅Ｗg＝３００μｍ、第４〜第５トランジスタＱ４、Ｑ５のゲート幅Ｗg＝５μｍ、第１抵抗Ｒ１Ａ、第２抵抗Ｒ１Ｂの抵抗値＝２０ｋΩ、キャパシタＣ１Ａ、Ｃ１Ｂの容量＝０．１５ｐＦ。図６のＬＮＡ１内の各素子をこれらの値に設定して、シミュレーションを行うことにより、Ｓパラメータ、ＩＩＰ３、ノイズ指数ＮＦを計算することができる。
【００４０】
図７は図６のＬＮＡ１についてのＳパラメータを示す図である。図示のように、ＬＴＥバンドの一つであるバンド４１の周波数帯域内にて、Ｓ１１は−１４ｄＢ以下、Ｓ２２は−１３ｄＢ以下であり、一般に要求される基準値（−１２ｄＢ以下）を確保している。また、帯域中心周波数２．５９３ＧＨｚの利得Ｓ２１は１８．２ｄＢであり、十分な利得が得られている。
【００４１】
図８は、図６のＬＮＡ１と、図６のＬＮＡ１から非線形補償回路１０を省略した一比較例のＬＮＡ１とについて、ＩＩＰ３を比較した図である。図８の横軸は入力信号電力Ｐin（ｄＢｍ）、縦軸はＩＩＰ３（ｄＢｍ）である。図８の実線曲線は図６のＬＮＡ１、破線曲線は一比較例のＬＮＡ１を示している。Ｐin＝−５０ｄＢｍで比較すると、一比較例は０．９６ｄＢｍであるのに対し、図６のＬＮＡ１は７．２１ｄＢｍであり、図６のＬＮＡ１の方が６．２５ｄＢ優れている。
【００４２】
図９は図６のＬＮＡ１と一比較例のＬＮＡ１についてノイズ指数ＮＦを比較した図である。図９の横軸は出力信号の周波数（ＧＨｚ）、縦軸はノイズ指数ＮＦ（ｄＢ）である。図９の実線曲線は図２のＬＮＡ１、破線曲線は一比較例のＬＮＡ１を示している。図９からわかるように、図６のＬＮＡ１は、一比較例のＬＮＡ１よりも、ノイズ指数ＮＦが０．０２ｄＢ程度大きくなるが、十分に許容レベルである。
【００４３】
このように、第２の実施形態によるＬＮＡ１では、ゲート接地の増幅器を二段構成にするため、第１の実施形態よりも利得を大きくすることができる。また、第１の実施形態と同様に、非線形補償回路１０を設けるため、利得とノイズ指数ＮＦをそれほど低下させずに、ＩＩＰ３をより大きくすることができる。
【００４４】
（第３の実施形態）
最近の携帯通信機器では、複数の周波数を利用して無線通信を行うキャリアアグリゲーション技術を用いて無線通信を行うことが多い。この場合、ＳＯＩ基板上に、複数のＬＮＡ１と、複数のバンド切替スイッチとを配置する必要がある。図１０はキャリアアグリゲーションに対応した無線装置２の概略構成を示すブロック図である。図１０は、アンテナ３からの受信回路のブロック構成を示している。送信回路のブロック構成は図１と同様である。
【００４５】
図１０の無線装置２は、アンテナスイッチ４と、複数のバンドパスフィルタ５と、複数のバンド切替スイッチ１３と、複数のＬＮＡ１とを備えている。複数のバンド切替スイッチ１３と複数のＬＮＡ１とは同一のＳＯＩ基板に配置されており、ワンチップ化が可能である。あるいは、アンテナスイッチ４も含めて同一のＳＯＩ基板に配置してワンチップ化してもよい。
【００４６】
図１０の複数のＬＮＡ１は、第１又は第２の実施形態によるＬＮＡ１である。アンテナスイッチ４で切り替えられた各周波数の受信信号は、対応するバンドパスフィルタ５を通過した後、対応するバンド切替スイッチ１３に入力される。バンド切替スイッチ１３において選択された入力信号が対応するＬＮＡ１に入力されて、所定のゲインモードで増幅される。
【００４７】
ＳＯＩ基板上に複数のバンド切替スイッチ１３と複数のＬＮＡ１を配置することで小型化及び低消費電力化も可能となる。
【００４８】
上述した第１〜第３の実施形態では、ＳＯＩ基板上にＬＮＡ１を配置する例を説明したが、第１〜第３の実施形態によるＬＮＡ１は、バルクシリコン基板上に配置してもよい。バルクシリコン基板上に配置したＬＮＡ１であっても、上述した非線形補償回路１０を内部に設けることで、ＩＩＰ３をより大きくすることができる。
【００４９】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５０】
１  ＬＮＡ、２  無線装置、３  アンテナ、４  アンテナスイッチ、５  バンドパスフィルタ、６  無線ＩＣ、７  パワーアンプ、８  ローパスフィルタ、１０  非線形補償回路、１１  第１整流回路、１２  第２整流回路、１３  バンド切替スイッチ
【図１】
2020005177.tif 000003
【図２】
2020005177.tif 000004
【図３】
2020005177.tif 000005
【図４】
2020005177.tif 000006
【図５】
2020005177.tif 000007
【図６】
2020005177.tif 000008
【図７】
2020005177.tif 000009
【図８】
2020005177.tif 000010
【図９】
2020005177.tif 000011
【図１０】
2020005177.tif 000012