(57)【要約】【課題】ノイズを低減しながら小型化できる力率改善回路を得ること。【解決手段】交流電源２００から出力される交流電圧を整流する整流回路２と、整流回路２と直列に接続されるインダクタ４と、整流回路２とインダクタ４との間に接続されるコンデンサ３と、インダクタ４に流れる電流を検出し、検出した電流の値を示す電流情報を出力する電流検出回路５と、コンデンサ３と直列に接続され、特定の電圧を出力する電圧出力部９２と、電流情報に基づき、電圧出力部９２が出力する電圧を制御する電圧制御部９１−１とを備える。【選択図】図１
2020058208.tif 000002
【特許請求の範囲】
【請求項１】
交流電源から出力される交流電圧を直流電圧に変換すると共に力率を改善する力率改善回路であって、
前記交流電源から出力される交流電圧を整流する整流回路と、
前記整流回路と直列に接続されるインダクタと、
前記整流回路と前記インダクタとの間に接続されるコンデンサと、
前記インダクタに流れる電流を検出し、検出した電流の値を示す電流情報を出力する電流検出回路と、
前記コンデンサと直列に接続され、特定の電圧を出力する電圧出力部と、
前記電流情報に基づき、前記電圧出力部が出力する電圧を制御する電圧制御部と、
を備える力率改善回路。
【請求項２】
前記電圧制御部は、
前記電流情報の特定の周波数域を通過させるバンドパスフィルタと、
前記バンドパスフィルタの出力を積分する積分部と、
前記積分部の出力の低周波数域を除去するハイパスフィルタと、
を備える請求項１に記載の力率改善回路。
【請求項３】
前記電圧制御部は、前記力率改善回路の出力電圧を特定の値に制御する電流指令と前記電流情報に基づき、前記電圧出力部から出力される電圧を制御する請求項１に記載の力率改善回路。
【請求項４】
前記電圧制御部は、
前記電流情報から前記電流指令を減じる減算部と、
前記減算部の出力を積分する積分部と、
前記積分部の出力の低周波数域を除去するハイパスフィルタと、
を備える請求項３に記載の力率改善回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源から出力される交流電圧を直流電圧に変換すると共に力率を改善する力率改善回路に関する。
【背景技術】
【０００２】
非特許文献１には、インバータ回路から発生するノイズを低減する技術が開示されている。非特許文献１に開示されるインバータ回路は、インダクタと、インダクタと直列に接続されるフィルタキャパシタと、フィルタキャパシタと直列に接続されるリニアアンプとを備える。インダクタ、フィルタキャパシタ及びリニアアンプは、高周波ノイズを低減するノイズフィルタを構成する。リニアアンプは、２つのバンドパスフィルタ（BPF）１，バンドパスフィルタ（BPF）２と、フィルタキャパシタに流れる電流を検出する電流検出回路で検出された電流ｉｃを用いてｖｚ／ｉｃ＝Ｚ（ｓ）となる電圧を出力する電圧出力部とを備える。リニアアンプは、ＢＰＦ１の特定周波数成分ｆｂｐｆ１を抽出し、抽出した特定周波数成分ｆｂｐｆ１に対して比例演算を行うことによって、抵抗動作指令値を生成する。またリニアアンプは、ＢＰＦ２の特定周波数成分ｆｂｐｆ２を抽出し、抽出した特定周波数成分ｆｂｐｆ２に対して積分演算を行うことによって、コンデンサ動作指令値を生成する。特定周波数成分ｆｂｐｆ１は等価的に抵抗Ｒｚと見なすことができるため、ノイズフィルタのＬＣ共振を低減するダンピング抵抗として作用する。特定周波数成分ｆｂｐｆ２は等価的にコンデンサＣｚと見なすことができるため、Ｃｚを負数に設定することによってフィルタキャパシタＣとコンデンサＣｚが直列接続されることで得られる合成容量値を大きくできる。従って、ノイズフィルタのノイズ減衰性能を向上させることができる。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】鎌田浄、船渡寛人、小笠原悟司、「小容量リニアアンプとＬＣフィルタを用いた低歪みスイッチング電力増幅器の提案」、電気論Ｄ、１２７巻、５号、pp.457-464(2007)
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、非特許文献１に開示される従来技術では、フィルタキャパシタに流れる電流を検出する電流検出回路がノイズフィルタに設けられているため、この電流検出回路が設けられる分だけノイズフィルタが大型化し、ノイズフィルタを備える力率改善回路の小型化の妨げになるという課題があった。
【０００５】
本発明は、上記に鑑みてなされたものであって、ノイズを低減しながら小型化できる力率改善回路を得ることを目的とする。
【課題を解決するための手段】
【０００６】
上述した課題を解決し、目的を達成するため、本発明に係る力率改善回路は、交流電源から出力される交流電圧を直流電圧に変換すると共に力率を改善する力率改善回路であって、交流電源から出力される交流電圧を整流する整流回路と、整流回路と直列に接続されるインダクタと、整流回路とインダクタとの間に接続されるコンデンサと、インダクタに流れる電流を検出し、検出した電流の値を示す電流情報を出力する電流検出回路と、コンデンサと直列に接続され、特定の電圧を出力する電圧出力部と、電流情報に基づき、電圧出力部が出力する電圧を制御する電圧制御部とを備える。
【発明の効果】
【０００７】
本発明によれば、ノイズを低減しながら小型化できる、という効果を奏する。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態１に係る力率改善回路の構成図
【図２】図１に示されるノイズ低減回路の構成図
【図３】電圧出力部の構成図
【図４】入力電圧及び出力電圧の波形を示す図
【図５】入力電流の波形とインダクタに流れる電流の波形を示す図
【図６】第１平滑コンデンサに流れる電流の波形を示す図
【図７】実施の形態１に係る力率改善回路の効果を説明するための図
【図８】ＢＰＦの変動特性による影響を説明する図
【図９】本発明の実施の形態２に係る力率改善回路の構成図
【図１０】実施の形態２に係るノイズ低減回路の構成図
【図１１】入力電流の波形とインダクタに流れる電流の波形を示す図
【図１２】図１０に示される電圧制御部の減算部から出力される電流の波形を示す図
【図１３】実施の形態２に係る力率改善回路の効果を説明するための図
【図１４】ＨＰＦのカットオフ周波数が変動した場合の伝導ノイズの解析結果を示す図
【発明を実施するための形態】
【０００９】
以下に、本発明の実施の形態に係る力率改善回路を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
【００１０】
実施の形態１．
図１は本発明の実施の形態１に係る力率改善回路の構成図である。力率改善回路１００−１は、ノイズフィルタ１、整流回路２、第１平滑コンデンサ３、インダクタ４、電流検出回路５、ダイオード６、スイッチング素子７、第２平滑コンデンサ８、入力電圧検出回路１０、駆動回路１１、出力電圧検出回路１２及び力率改善制御回路１３を備える。
【００１１】
ノイズフィルタ１は、交流電源２００と整流回路２との間に設けられ、交流電源２００側に漏洩するノイズを低減する回路である。整流回路２は、例えば交流電源２００から出力される交流電圧を全波整流して出力する回路である。整流回路２は、４つのダイオードを組み合わせたダイオードブリッジで構成される。なお整流回路２は、ダイオードブリッジに限定されず、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor-Field Effect Transistor）を組み合わせて構成してもよい。整流回路２の正極側端子は、インダクタ４の一端に接続されると共に、第１平滑コンデンサ３の一端に接続される。整流回路２の負極側端子は、負極側母線Ｎに接続される。
【００１２】
第１平滑コンデンサ３の他端は、ノイズ低減回路９−１に接続される。ノイズ低減回路９−１の構成の詳細は後述する。インダクタ４の他端は、ダイオード６のアノードに接続される。インダクタ４とダイオード６との間には電流検出回路５が設けられる。電流検出回路５は例えばＣＴ（Current Transformer）である。電流検出回路５は、インダクタ４に流れる電流を検出し、検出した電流の値を示す電流情報として出力する。電流情報は、ノイズ低減回路９−１及び力率改善制御回路１３に入力される。図１に示される「ＩＬ」は、インダクタ４に流れる電流を表す。
【００１３】
インダクタ４とダイオード６とには、スイッチング素子７が接続される。スイッチング素子７は、インダクタ４にエネルギーを蓄積させ又はインダクタ４に蓄積されたエネルギーを放出させるためにスイッチング動作を行うスイッチ手段であり、例えばＮチャネル型のＭＯＳＦＥＴである。ＭＯＳＦＥＴのドレインは、インダクタ４の他端とダイオード６のアノードとに接続される。ＭＯＳＦＥＴのソースは負極側母線Ｎに接続される。ＭＯＳＦＥＴのゲートは、駆動回路１１に接続される。ＭＯＳＦＥＴのゲートには、駆動回路１１から出力される駆動信号が入力される。駆動信号は、力率改善制御回路１３で生成されるＰＷＭ（Pulse Width Modulation）信号がスイッチング素子７の駆動可能な電圧に増幅された信号である。なおスイッチング素子７はＭＯＳＦＥＴに限定されず、スイッチング動作可能なものであればよく、バイポーラトランジスタ、ＦＥＴ（Field Effect Transistor）などでもよい。
【００１４】
ダイオード６のカソードは、正極側母線Ｐを介して、第２平滑コンデンサ８の一端と負荷３００の一端とに接続される。第２平滑コンデンサ８の他端は、負極側母線Ｎを介して、整流回路２の負極側端子と、ノイズ低減回路９−１と、スイッチング素子７のソースと、負荷３００の他端とに接続される。ダイオード６は、第２平滑コンデンサ８に蓄積されたエネルギーが放出されたときに流れる電流が整流回路２に流れることを防止する。
【００１５】
入力電圧検出回路１０は、整流回路２の入力側に印加される電圧を検出し、検出した電圧の値を示す電圧情報として出力する。入力電圧検出回路１０から出力される電圧情報は力率改善制御回路１３に入力される。図１に示される「Ｖｉｎ」は、整流回路２に印加される電圧を表す。出力電圧検出回路１２は、第２平滑コンデンサ８の両端に印加される電圧を検出し、検出した電圧の値を示す電圧情報として出力する。出力電圧検出回路１２から出力される電圧情報は力率改善制御回路１３に入力される。図１に示される「Ｖｄ」は、第２平滑コンデンサ８に印加される電圧を表す。
【００１６】
力率改善制御回路１３は、入力電圧検出回路１０から出力される電圧情報と、出力電圧検出回路１２から出力される電圧情報と、電流検出回路５から出力される電流情報とに基づき、スイッチング素子７をスイッチング動作するためのＰＷＭ信号を生成する。ＰＷＭ信号を生成するための構成については公知のため説明を割愛する。
【００１７】
力率改善回路１００−１では、インダクタ４、スイッチング素子７及びコンデンサにより、整流回路２の出力電圧を昇圧するチョッパ回路が構成され、チョッパ回路で昇圧される電圧は、第２平滑コンデンサ８で平滑されて、負荷３００に印加される。
【００１８】
次にノイズ低減回路９−１の構成を説明する。図２は図１に示されるノイズ低減回路の構成図である。ノイズ低減回路９−１は、電圧出力部９２と、電圧出力部９２の出力電圧を制御する電圧制御部９１−１とを備える。
【００１９】
電圧出力部９２は、図１に示される第１平滑コンデンサ３と直列に接続され、特定の電圧を出力することによってコンデンサと直列に接続されるインピーダンスを模擬するための電圧Ｖｃｍｐを出力する。電圧制御部９１−１は、電流情報の特定の周波数域を通過させるバンドパスフィルタ（BPF）９１ａと、バンドパスフィルタ９１ａの出力を積分する積分部９１ｂとを備える。
【００２０】
バンドパスフィルタ９１ａは、非特許文献１に開示されるリニアアンプのバンドパスフィルタ２に相当する。積分部９１ｂは、非特許文献１に開示されるリニアアンプの積分部Ｉに相当する。非特許文献１との相違点は、非特許文献１の従来技術ではフィルタキャパシタＣに流れる電流ｉｃを検出する電流検出回路から出力される電流情報がバンドパスフィルタ２に入力されるのに対して、実施の形態１に係る電圧制御部９１−１では、インダクタ４に流れる電流ＩＬを検出する電流検出回路５で検出された電流情報が入力されることである。また実施の形態１に係る電圧制御部９１−１は、バンドパスフィルタ９１ａ及び積分部９１ｂに加えて、インダクタ４に流れる電流に含まれる電源周波数の２倍の高周波成分を除去するためのハイパスフィルタ（HPF）９１ｃを備える。ハイパスフィルタ９１ｃは積分部９１ｂの出力の低周波数域を除去するフィルタである。
【００２１】
図３は電圧出力部の構成図である。電圧出力部９２は、例えば出力段がプッシュプル回路で構成されるオペアンプである。オペアンプの非反転入力端子には、電圧制御部９１−１から出力される電圧指令Ｖｏ＊が入力される。第１平滑コンデンサ３に流れる電流Ｉｒｅｃはオペアンプ出力端子へ流入し、オペアンプの電源電圧（例えば±１５Ｖ）を生成する不図示の電源回路を経由して、図１に示される負極側母線Ｎに流れる。
【００２２】
次に実施の形態１に係る力率改善回路１００−１の動作について説明する。図４から図６には、力率改善回路１００−１の動作のシミュレーション結果の一例が示される。
【００２３】
図４は入力電圧及び出力電圧の波形を示す図である。図４の左側には、力率改善回路１００−１の入力電圧、すなわち整流回路２で整流された電圧Ｖｉｎの１周期における絶対値と、力率改善回路１００−１の出力電圧、すなわち第２平滑コンデンサ８に印加される電圧Ｖｄとが示される。図４の右側には、図４の左側に示される電圧の内、０．０８５（ｓ）付近の電圧が拡大して示される。
【００２４】
図５は入力電流の波形とインダクタに流れる電流の波形を示す図である。図５の横軸は時間を表し、縦軸は電流を表す。図５の左側には、電圧Ｖｉｎの１周期にインダクタ４へ流れる電流ＩＬと、力率改善回路１００−１への入力電流Ｉｉｎとが示される。図５の右側には、図５の左側に示される電流の内、０．０８５（ｓ）付近の電流が拡大して示される。
【００２５】
図６は第１平滑コンデンサに流れる電流の波形を示す図である。図６の横軸は時間を表し、縦軸は電流を表す。図６の左側には、電圧Ｖｉｎの１周期に第１平滑コンデンサ３へ流れる電流Ｉｒｅｃが示される。図６の右側には、図６の左側に示される電流の内、０．０８５（ｓ）付近の電流が拡大して示される。
【００２６】
図４から図６によれば、インダクタ４に流れる電流ＩＬのリプル成分が、第１平滑コンデンサ３に流れる電流Ｉｒｅｃと逆位相かつ相似形であることが分かる。このことから、力率改善回路１００−１は、非特許文献１に開示される技術のように電流Ｉｒｅｃを検出しなくても、インダクタ４に流れる電流を検出するための電流検出回路５から出力される電流情報を代用することができる。
【００２７】
図７は実施の形態１に係る力率改善回路の効果を説明するための図である。図７の横軸は周波数を表し、縦軸は伝導ノイズのレベルを表す。普通実線は、ノイズ低減回路９−１が設けられていない力率改善回路で計測される伝導ノイズのレベルを表す。鎖線は、非特許文献１に開示される従来技術で計測される伝導ノイズのレベルを表す。太実線は、実施の形態１に係る力率改善回路１００−１で計測される伝導ノイズのレベルを表す。図７から分かるように、実施の形態１に係る力率改善回路１００−１によれば、非特許文献１に開示される従来技術と同等の伝導ノイズ低減性能を実現できる。
【００２８】
また実施の形態１に係る力率改善回路１００−１では、非特許文献１に開示される従来技術のように、フィルタキャパシタすなわち図１に示される第１平滑コンデンサ３に流れる電流を検出する電流検出回路が不要なため、従来技術のように電流検出回路の追加を要することなく、従来技術と同等レベルの伝導ノイズ低減性能を実現できる。
【００２９】
以上に説明したように実施の形態１に係る力率改善回路１００−１は、第１平滑コンデンサ３と直列に接続され、特定の電圧を出力する電圧出力部９２と、電圧制御部９１−１とを備え、電圧制御部９１−１は、インダクタ４に流れる電流を検出するための電流検出回路５から出力される電流情報に基づき、電圧出力部９２が出力する電圧を制御するように構成されている。この構成により、第１平滑コンデンサ３に流れる電流を検出するための電流検出回路を用いることなく、従来技術と同等レベルの伝導ノイズ低減性能を実現しながらノイズ低減回路９−１を小型化できる。従って、ノイズ低減回路９−１が小型化される分だけで、力率改善回路１００−１の小型化を図ることが可能になる。また、第１平滑コンデンサ３に流れる電流を検出するための電流検出回路を用いる必要がないため、力率改善回路１００−１を構成する部品の数が低減されると共に、力率改善回路１００−１の構成が簡素化されるため、力率改善回路１００−１の製造コストが低減され、さらに力率改善回路１００−１の信頼性が向上する。
【００３０】
実施の形態２．
実施の形態１に係る力率改善回路１００−１では、第１平滑コンデンサ３に流れる電流を検出するための電流検出回路を用いることなく、従来技術と同等レベルの伝導ノイズ低減性能を実現できる。しかしながら、力率改善回路１００−１では、図２に示されるように、電圧制御部９１−１にバンドパスフィルタ９１ａが用いられているため、電圧制御部９１−１の定数変動による影響を顕著に受け易い。このことを図８を用いて具体的に説明する。図８はＢＰＦの変動特性による影響を説明する図である。図８の横軸は周波数を表し、縦軸は伝導ノイズのレベルを表す。普通実線は、バンドパスフィルタ９１ａの中心周波数（BPF-fc）が最適値である場合に計測される伝導ノイズのレベルを表す。破線は、バンドパスフィルタ９１ａの中心周波数が最適値から１％変動した場合に計測される伝導ノイズのレベルを表す。太実線は、バンドパスフィルタ９１ａの中心周波数が最適値から５％変動した場合に計測される伝導ノイズのレベルを表す。図８より、バンドパスフィルタ９１ａの中心周波数が数％変動するだけで、伝導ノイズが大きく悪化することが分かる。これは、バンドパスフィルタ９１ａのゲイン・位相特性が中心周波数付近で急激に変化することに起因して、バンドパスフィルタ９１ａの中心周波数が僅かに変動した場合でも、低減対象の伝導ノイズの周波数（例えば６２ｋＨｚ）において、バンドパスフィルタ９１ａのゲイン・位相の値が大きく変化するためである。例えば、バンドパスフィルタ９１ａがオペアンプＩＣ（Integrated Circuit）、抵抗及びコンデンサで構成されている場合、抵抗値が数ｋΩの１つの抵抗器に対して、僅か数Ωの抵抗値の変動が起きると、伝導ノイズの低減性能が１０ｄＢ程度変動する。このため、バンドパスフィルタ９１ａが用いられている場合、バンドパスフィルタ９１ａに高精度な電気部品が使用される場合でも、伝導ノイズの低減性能の低下を回避することが困難である。このようなことに鑑みてバンドパスフィルタ９１ａを用いることなく伝導ノイズの低減を実現するように構成例を実施の形態２で説明する。
【００３１】
図９は本発明の実施の形態２に係る力率改善回路の構成図である。図１０は実施の形態２に係るノイズ低減回路の構成図である。実施の形態１との相違点は以下の通りである。実施の形態２に係る力率改善回路１００−２は、ノイズ低減回路９−１の代わりにノイズ低減回路９−２を備える。ノイズ低減回路９−２は、電圧制御部９１−１の代わりに電圧制御部９１−２を備える。実施の形態２に係る力率改善回路１００−２は、力率改善制御回路１３で生成される入力電流指令値Iｉｎ＊が電圧制御部９１−２に入力されるように構成される。
【００３２】
力率改善制御回路１３は、電圧指令Ｖｄ＊から第２平滑コンデンサ８に印加される電圧Ｖｄを減じる減算部１３ａと、減算部１３ａの出力に対してＰＩ（Proportional Integral)制御を行うＰＩ制御部１３ｂと、ＰＩ制御部１３ｂの出力と入力電圧検出回路１０で検出された電圧Ｖｉｎとを乗じる乗算部１３ｃとを備える。また力率改善制御回路１３は、乗算部１３ｃの出力結果である入力電流指令値Iｉｎ＊から電流検出回路５で検出された電流ＩＬを減じる減算部１３ｄと、減算部１３ｄの出力に対してＰＩ制御を行うＰＩ制御部１３ｅとを備える。力率改善制御回路１３は、ＰＩ制御部１３ｅの出力である変調率指令Ｄｕｔｙ＊に基づき、スイッチング素子７をスイッチング動作するためのＰＷＭ信号を生成する。
【００３３】
電圧制御部９１−２は、バンドパスフィルタ９１ａの代わりに減算部９１ｄを備え、減算部９１ｄは、インダクタ４に流れる電流（IL）から、入力電流指令値Iｉｎ＊を減算する。図１１を用いて、減算部９１ｄの動作を具体的に説明する。図１１は入力電流の波形とインダクタに流れる電流の波形を示す図である。図１２は図１０に示される電圧制御部の減算部から出力される電流の波形を示す図である。図１１及び図１２から分かるように、電流（IL）から入力電流指令値Iｉｎ＊を減算した後の波形は、電流（IL）に重畳されるリプル成分の波形と等しく、このリプル成分の波形は、図６に示す電流Ｉｒｅｃの波形と相似形であることが分かる。そのため、減算部９１ｄでは、入力電流指令値Iｉｎ＊から電流（IL）が減算されることによって電流（IL）に含まれるリプル成分が抽出され、抽出されたリプル成分は積分部９１ｂで積分される。
【００３４】
図１３は実施の形態２に係る力率改善回路の効果を説明するための図である。図１３の横軸は周波数を表し、縦軸は伝導ノイズのレベルを表す。普通実線は、実施の形態１に係る力率改善回路１００−１で計測される伝導ノイズのレベルを表す。太実線は、実施の形態２に係る力率改善回路１００−２で計測される伝導ノイズのレベルを表す。図１３から分かるように、実施の形態２に係る力率改善回路１００−２によれば、実施の形態１のバンドパスフィルタ９１ａを用いることなく、実施の形態１に係る力率改善回路１００−１と同等レベルのノイズ低減性能を実現できている。
【００３５】
このように実施の形態２に係る実施の形態２に係る力率改善回路１００−２では、実施の形態１のバンドパスフィルタ９１ａを用いることなく、実施の形態１に係る力率改善回路１００−１と同等レベルのノイズ低減性能を実現できているが、ハイパスフィルタ（HPF）９１ｃについては、実施の形態１と同様に利用されている。その理由を図１４を用いて説明する。図１４はＨＰＦのカットオフ周波数が変動した場合の伝導ノイズの解析結果を示す図である。図１４の横軸は周波数を表し、縦軸は伝導ノイズのレベルを表す。太実線は、ハイパスフィルタ９１ｃのカットオフ周波数が最適値である場合、すなわちカットオフ周波数に誤差がない場合に計測される伝導ノイズのレベルを表す。普通実線は、ハイパスフィルタ９１ｃのカットオフ周波数が最適値から１０％変動した場合に計測される伝導ノイズのレベルを表す。図１４より、ハイパスフィルタ９１ｃのカットオフ周波数が変動しても伝導ノイズ低減性能はほとんど変化していないことが分かる。これは、ハイパスフィルタ９１ｃのカットオフ周波数は、低減対象の伝導ノイズの周波数から十分離れるように設計することが可能であり、従ってカットオフ周波数に変動が起きたとしても、低減対象の周波数におけるハイパスフィルタのゲイン・位相特性がほとんど変化しないためである。
【００３６】
以上に説明したように実施の形態２に係る力率改善回路１００−２は、減算部９１ｄと、減算部９１ｄの出力を積分する積分部９１ｂと、積分部９１ｂの出力の低周波数域を除去するハイパスフィルタ９１ｃとを備え、減算部９１ｄは、インダクタ４に流れる電流を検出するための電流検出回路５から出力される電流情報から電流指令である入力電流指令値Iｉｎ＊を減じるように構成されている。この構成により、バンドパスフィルタ９１ａを構成するための高精度な部品を用いることなく、実施の形態１に係る力率改善回路１００−１と同等レベルのノイズ低減性能を実現可能である。高精度な部品を用いる必要がないため、実施の形態１に比べて、力率改善回路１００−２の製造コストをより一層低減できる。さらに電圧制御部９１−２の構成が簡素化されるため、力率改善回路１００−２の信頼性をより一層向上させることができる。
【００３７】
なお実施の形態１，２の力率改善制御回路１３の機能は、例えばソフトウェア、ファームウェア、ソフトウェアとファームウェアとの組合せなどにより実現される。ソフトウェアとファームウェアは、不図示のメモリにプログラムとして記述される。メモリは、ＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、フラッシュメモリー、ＥＰＲＯＭ（Erasable Programmable Read Only Memory）及びＥＥＰＲＯＭ（登録商標）（Electrically Erasable Programmable Read Only Memory）といった揮発性、又は不揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク及びＤＶＤ（Digital Versatile Disc）が該当する。
【００３８】
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
【符号の説明】
【００３９】
２  整流回路、２  バンドパスフィルタ、３  第１平滑コンデンサ、４  インダクタ、５  電流検出回路、６  ダイオード、７  スイッチング素子、８  第２平滑コンデンサ、９−１  ノイズ低減回路、９−２  ノイズ低減回路、１０  入力電圧検出回路、１１  駆動回路、１２  出力電圧検出回路、１３  力率改善制御回路、１３ａ  減算部、１３ｂ  ＰＩ制御部、１３ｃ  乗算部、１３ｄ  減算部、１３ｅ  ＰＩ制御部、９１−１  電圧制御部、９１−２  電圧制御部、９１ａ  バンドパスフィルタ、９１ｂ  積分部、９１ｃ  ハイパスフィルタ、９１ｄ  減算部、９２  電圧出力部、１００−１  力率改善回路、１００−２  力率改善回路、２００  交流電源、３００  負荷。
【図１】
2020058208.tif 000003
【図２】
2020058208.tif 000004
【図３】
2020058208.tif 000005
【図４】
2020058208.tif 000006
【図５】
2020058208.tif 000007
【図６】
2020058208.tif 000008
【図７】
2020058208.tif 000009
【図８】
2020058208.tif 000010
【図９】
2020058208.tif 000011
【図１０】
2020058208.tif 000012
【図１１】
2020058208.tif 000013
【図１２】
2020058208.tif 000014
【図１３】
2020058208.tif 000015
【図１４】
2020058208.tif 000016