(57)【要約】【課題】共振形電源装置において電源特性を向上させる。【解決手段】トランスと、トランスの一次側と接続された共振素子と、共振素子と接続された複数のスイッチング素子とを有する電源主回路と、電源主回路内の複数のスイッチング素子のスイッチングを所定のスイッチング周波数で行う電源制御回路とを備え、電源制御回路は、リファレンス電圧、電源主回路の出力電圧および電圧制御ゲインから電流指令値を出力する電圧制御部と、リファレンス電流、トランスの二次側に流れる電流および電流制御ゲインからスイッチング周波数を算出する電流制御部と、電圧制御ゲインおよび電流制御ゲインを出力するゲイン算出部と、電流制御部が出力するスイッチング周波数に基づいて複数のスイッチング素子を制御する制御信号生成部とを備え、ゲイン算出部は、電流制御部が出力したスイッチング周波数に比例する電圧制御ゲインまたは電流制御ゲインを出力するものである共振形電源装置。【選択図】図２
2020058193.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、前記トランスの一次側と接続された共振素子と、前記共振素子と接続された複数のスイッチング素子とを有する電源主回路と、
前記電源主回路内の前記複数のスイッチング素子のスイッチングを所定のスイッチング周波数で行う電源制御回路とを備え、
前記電源制御回路は、
リファレンス電圧、前記電源主回路の出力電圧および電圧制御ゲインからスイッチング周波数を算出する電圧制御部と、
前記電圧制御ゲインを出力するゲイン算出部と、
前記電圧制御部が出力するスイッチング周波数に基づいて前記複数のスイッチング素子を制御する制御信号生成部とを備え、
前記ゲイン算出部は、前記電圧制御部が出力したスイッチング周波数に比例する前記電圧制御ゲインを出力するものである共振形電源装置。
【請求項２】
トランスと、前記トランスの一次側と接続された共振素子と、前記共振素子と接続された複数のスイッチング素子とを有する電源主回路と、
前記電源主回路内の前記複数のスイッチング素子のスイッチングを所定のスイッチング周波数で行う電源制御回路とを備え、
前記電源制御回路は、
リファレンス電圧、前記電源主回路の出力電圧および電圧制御ゲインから電流指令値を出力する電圧制御部と、
リファレンス電流、前記トランスの二次側に流れる電流および電流制御ゲインからスイッチング周波数を算出する電流制御部と、
前記電圧制御ゲインおよび前記電流制御ゲインを出力するゲイン算出部と、
前記電流制御部が出力するスイッチング周波数に基づいて前記複数のスイッチング素子を制御する制御信号生成部とを備え、
前記ゲイン算出部は、前記電流制御部が出力したスイッチング周波数に比例する前記電圧制御ゲインまたは前記電流制御ゲインを出力するものである共振形電源装置。
【請求項３】
請求項１または２に記載の共振形電源装置において、
前記ゲイン算出部は、前記電圧制御部または前記電流制御部が直前に出力したスイッチング周波数に基づいて前記電圧制御ゲインまたは前記電流制御ゲインの値を変更するものである共振形電源装置。
【請求項４】
請求項２に記載の共振形電源装置において、
前記ゲイン算出部は、スイッチング周波数に比例する前記電圧制御ゲインおよび前記電流制御ゲインを出力するものである共振形電源装置。
【請求項５】
請求項１または２に記載の共振形電源装置において、
前記電源制御回路は、
前記電流制御部が出力するスイッチング周波数が、所定の範囲内であるかを判断し、所定の範囲内に収まっていなかった場合には前記スイッチング周波数を補正して前記制御信号生成部へ出力する周波数調整部を備えるものである共振形電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、共振形電源装置に関する。
【背景技術】
【０００２】
共振形電源装置は、例えば、産業用機器や情報機器等に用いられる。共振形電源装置には、ＬＬＣ電流共振形回路が設けられている。ＬＬＣ電流共振形回路は、共振現象を利用して正弦波状の電流を流し、電流が小さくなるタイミングでスイッチング素子をターンオフする。これにより、スイッチング損失が小さく高効率な共振形電源装置が実現される。
【０００３】
このような共振形電源装置は、スイッチング周波数を調整して出力電圧を制御する。しかし、ＬＬＣ電流共振形回路の特性上、仕様範囲の入力電圧と出力電圧の比（以下、「入出力電圧比」と呼ぶ）が広範囲に及ぶ場合、出力電圧に関する制御ゲインによって電源特性が劣化する場合がある。
【０００４】
これに対し、出力電圧の電圧値と、基準電圧源の誤差から比例ゲインを調整することで、電源特性の劣化を抑制することが可能な装置が特許文献１に開示されている。
【０００５】
特許文献１によれば、ＬＬＣ電流共振形回路およびスイッチ素子Ｑ１、Ｑ２を有するスイッチング電源１は、出力電圧の電圧値と、基準電圧源Ｖｒｅｆの電源電圧により定まる出力電圧の目標値と、の誤差を検出し、検出結果に応じた電流をフォトトランジスタＰＣ２に流す。また、制御回路により、スイッチング電源の発振周波数に応じて比例ゲインを制御し、制御した比例ゲインと、端子Ｐ１の電圧と、に基づいてスイッチ素子Ｑ１、Ｑ２のオン・オフの周波数を制御する。これにより、入力電圧の変動に応じて比例ゲインが変動することを抑制するというものである。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１４−５４０３８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特許文献１に記載のスイッチング電源は、出力電圧の電圧値と基準電圧Ｖｒｅｆの電源電圧により定まる出力電圧の目標値との誤差電圧の発振周波数に応じて比例ゲインを制御することが開示されている。
【０００８】
しかしながら、誤差電圧の発振周波数に応じて比例ゲインを制御するということは、発振が起きてから比例ゲインを低下させ、発振が収まったときに比例ゲインを上昇させる、ということになる。そのため、そもそも出力電圧の発振を可能な限り発生させずに安定した電源を供給したいという課題を解決できるものではない。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１０】
本発明の代表的な実施の形態による共振形電源装置は、トランスと、前記トランスの一次側と接続された共振素子と、前記共振素子と接続された複数のスイッチング素子とを有する電源主回路と、前記電源主回路内の前記複数のスイッチング素子のスイッチングを所定のスイッチング周波数で行う電源制御回路とを備え、前記電源制御回路は、リファレンス電圧、前記電源主回路の出力電圧および電圧制御ゲインから電流指令値を出力する電圧制御部と、リファレンス電流、前記トランスの二次側に流れる電流および電流制御ゲインからスイッチング周波数を算出する電流制御部と、前記電圧制御ゲインおよび前記電流制御ゲインを出力するゲイン算出部と、前記電流制御部が出力するスイッチング周波数に基づいて前記複数のスイッチング素子を制御する制御信号生成部とを備え、前記ゲイン算出部は、前記電流制御部が出力したスイッチング周波数に比例する前記電圧制御ゲインまたは前記電流制御ゲインを出力するものである。
【発明の効果】
【００１１】
本発明の代表的な実施の形態によれば、出力電圧の発振を抑制し、電源特性を向上させることが可能となる。
【図面の簡単な説明】
【００１２】
【図１】本発明を適用した実施例に係る共振形電源装置の構成の一例を示す図である。
【図２】本発明を適用した実施例に係る制御量演算器の制御ブロック例を示す図である。
【図３（ａ）】制御ゲインが一定値の場合の電圧、電流、スイッチング周波数動作例を示す図である。
【図３（ｂ）】制御ゲインが一定値かつ図３（ａ）より大きい値の場合の電圧、電流、スイッチング周波数動作例を示す図である。
【図４（ａ）】共振形電源装置における、出力電流量に応じたスイッチング周波数変化量の関係例を示す図である。
【図４（ｂ）】共振形電源装置における、制御ゲインとスイッチング周波数の関係を示す図である。
【図５】共振形電源装置における、３点の制御ゲインとスイッチング周波数の関係を示す図である。
【図６】本発明を適用した実施例にかかる、制御ゲイン算出器の変形例を説明する図である。
【図７】本発明を適用した実施例に係る制御ゲイン算出器を用いた場合の波形例を示す図である。
【図８】本発明の実施の形態２に係る共振形電源装置の構成の一例を示す図である。
【図９】本発明の実施の形態２に係る共振形電源装置の制御ゲイン算出器を説明する図である。
【図１０】本発明の実施の形態３に係る共振形電源装置の構成の一例を示す図である。
【図１１】本発明の実施の形態４に係る共振形電源装置の構成の一例を示す図である。
【図１２（ａ）】本発明の実施の形態５に係るトランスの一次側及び二次側の巻数、入力電圧、出力電圧から算出される回路ゲインＭとスイッチング周波数の関係を示す図である。
【図１２（ｂ）】本発明の実施の形態５に係る制御ゲインと回路ゲインＭの関係を示す図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全ての図において、同一部には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１４】
（実施例１）
＜共振形電源装置の構成＞
＜＜電源主回路の構成＞＞
図１は、本発明を適用した実施例１に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１０１は、図１に示すように、電源主回路１０２、電源制御回路１０３を備えている。共振形電源装置１０１は、外部に設けられた入力電源１１４から入力された電圧を所定の電圧に変換し、変換した電圧を負荷１１５へ出力する。
【００１５】
入力電源１１４の高電位側の端部は、後述する電源主回路１０２の一方の入力端Ｐ１と接続され、入力電源１１４の低電位側の端部は、電源主回路１０２の他方の入力端Ｐ２と接続されている。負荷１１５の高電位側及び低電位側の端部は、電源主回路１０２の出力端Ｐ３、Ｐ４とそれぞれ接続されている。
【００１６】
電源主回路１０２は、図１に示すように、入力側コンデンサ１０４、一次側半導体素子１０５、共振素子１０６、トランス１０７、二次側半導体素子１０８、出力側コンデンサ１０９を備えている。
【００１７】
入力側コンデンサ１０４は、電圧リプル吸収用のコンデンサである。入力側コンデンサ１０４の一対の電極は、図１に示すように、電源主回路１０２の入力端Ｐ１、Ｐ２とそれぞれ接続されている。入力側コンデンサ１０４には、入力電源１１４により所定の入力電圧Ｖｉｎが印加される。
【００１８】
一次側半導体素子１０５は、所定のスイッチング周波数で、共振素子１０６に入力される電圧のスイッチングを行う。一次側半導体素子１０５は、図１に示すように、例えばＮＭＯＳ（Ｎ−Ｃｈａｎｎｅｌ  ＭＯＳ）等のＭＯＳＦＥＴからなる複数のスイッチング素子１０５ａ〜１０５ｄで構成されている。これらのスイッチング素子１０５ａ〜１０５ｄは、図１に示すように、ブリッジ状に接続されている。
【００１９】
例えば、スイッチング素子１０５ａの一方の端部、及びスイッチング素子１０５ｃの一方の端部は、図１に示すように、電源主回路１０２の一方の入力端Ｐ１と接続されている。スイッチング素子１０５ｂの一方の端部、及びスイッチング素子１０５ｄの一方の端部は、図１に示すように、電源主回路１０２の他方の入力端Ｐ２と接続されている。スイッチング素子１０５ａの他方の端部、及びスイッチング素子１０５ｂの他方の端部は、後述する共振素子１０６の共振インダクタ１０６ａと接続されている。スイッチング素子１０５ｃの他方の端部、及びスイッチング素子１０５ｄの他方の端部は、後述する共振素子１０６の共振コンデンサ１０６ｂと接続されている。スイッチング素子１０５ａ〜１０５ｄのゲートは、後述するスイッチング制御信号生成器１１３とそれぞれ接続されている。
【００２０】
スイッチング素子１０５ａ〜１０５ｄのゲートには、電源制御回路１０３から出力されるスイッチング制御信号Ｖｇ１〜Ｖｇ４がそれぞれ入力される。スイッチング素子１０５ａ〜１０５ｄは、それぞれに対応するスイッチング制御信号Ｖｇ１〜Ｖｇ４に基づいてオン・オフを切り替える。例えば、スイッチング素子がＮＭＯＳで構成されていれば、ゲートにハイレベルのスイッチング制御信号が入力されると、スイッチング素子はオン状態となる。一方、ゲートにローレベルのスイッチング制御信号が入力されると、スイッチング素子はオフ状態となる。
【００２１】
スイッチング素子１０５ａ〜１０５ｄは、スイッチング制御信号Ｖｇ１〜Ｖｇ４に基づいてオン・オフを繰り返し、共振素子１０６にパルス状の電圧を入力する。例えば、スイッチング素子１０５ａ、１０５ｄがオン状態、スイッチング素子１０５ｂ、１０５ｃがオフ状態のとき、共振素子１０６には所定の電圧（Ｖｉｎ）が入力される。一方、スイッチング素子１０５ａ、１０５ｄがオフ状態、スイッチング素子１０５ｂ、１０５ｃがオン状態のとき、共振素子１０６には所定の電圧（−Ｖｉｎ）が入力される。これらの動作を繰り返すことにより、共振素子１０６には、所定の振幅（Ｖｉｎ）のパルス状の電圧が入力される。
【００２２】
共振素子１０６は、図１に示すように、共振インダクタ１０６ａ及び共振コンデンサ１０６ｂを備えている。共振インダクタ１０６ａの一方の端部は、図１に示すように、スイッチング素子１０５ａの他方の端部及びスイッチング素子１０５ｂの他方の端部と接続されている。また、共振インダクタ１０６ａの他方の端部は、図１に示すように、トランス１０７の一方の入力端Ｐ１１を介してトランス１０７と接続されている。
【００２３】
共振コンデンサ１０６ｂの一方の端部は、図１に示すように、トランス１０７の他方の入力端Ｐ１２を介してトランス１０７と接続されている。また、共振コンデンサ１０６ｂの他方の端部は、図１に示すように、スイッチング素子１０５ｃの他方の端部及びスイッチング素子１０５ｄの他方の端部と接続されている。
【００２４】
共振インダクタ１０６ａ及び共振コンデンサ１０６ｂは、直列に接続されている。なお、共振インダクタ１０６ａの共振インダクタンスＬｒには、トランス１０７の漏れインダクタンス（図示は省略）が含まれているものとする。共振インダクタンス及び漏れインダクタンスは、直列の関係となっている。
【００２５】
図１では、共振インダクタ１０６ａ及び共振コンデンサ１０６ｂは、トランス１０７を介して別々に配置されているが、このような配置に限定されるものではない。例えば、共振インダクタ１０６ａ及び共振コンデンサ１０６ｂは、図１に示す共振インダクタ１０６ａ側に配置されてもよいし、共振コンデンサ１０６ｂ側にも配置されてもよい。共振素子１０６には、一次側半導体素子１０５より、前述したパルス状の電圧が入力される。パルス状の電圧が入力されると、共振素子１０６及びトランス１０７には、共振インダクタンスＬｒ及び共振キャパシタンスＣｒに基づいて規定される共振周波数Ｆｏの正弦波状の電流が流れる。
【００２６】
トランス１０７では、図１に示すように、一次側コイルの巻数がＮ１、二次側コイルの巻数がＮ２、励磁インダクタンスがＬｍとなっている。トランス１０７は、共振素子１０６を介して一次側に入力された入力電圧Ｖｉｎを、二次側で所定の出力電圧（Ｖｏ）に変換し、変換した出力電圧（Ｖｏ）を電源主回路１０２の外部へ出力する。
【００２７】
二次側半導体素子１０８は、トランス１０７の二次側の電流を整流する素子である。二次側半導体素子は、図１に示すように、複数のダイオード１０８ａ〜１０８ｄを備えている。これらのダイオード１０８ａ〜１０８ｄは、図１に示すように、ブリッジ状に接続されている。例えば、ダイオード１０８ａのアノード側の端部、及びダイオード１０８ｂのカソード側の端部は、図１に示すように、トランス１０７の一方の出力端Ｐ１３と接続されている。ダイオード１０８ｃのアノード側の端部、及びダイオード１０８ｄのカソード側の端部は、図１に示すように、トランス１０７の他方の出力端Ｐ１４と接続されている。
【００２８】
ダイオード１０８ａのカソード側の端部、及びダイオード１０８ｃのカソード側の端部は、図１に示すように、出力側コンデンサ１０９の一方の電極、及び電源主回路１０２の一方の出力端Ｐ３と接続されている。ダイオード１０８ｂのアノード側の端部、及びダイオード１０８ｄのアノード側の端部は、図１に示すように、出力側コンデンサ１０９の他方の電極、及び電源主回路１０２の他方の出力端Ｐ４と接続されている。
【００２９】
出力端Ｐ１３の電圧が出力端Ｐ１４の電圧より高い場合、トランス１０７の二次側の電流は、ダイオード１０８ａ、１０８ｄにより整流される。これに対し、出力端Ｐ１４の電圧が出力端Ｐ１３の電圧より高い場合、トランス１４の二次側の電流は、ダイオード１０８ｃ、１０８ｂにより整流される。
【００３０】
出力側コンデンサ１０９は、出力電圧安定化用のコンデンサである。電源主回路１０２は、出力側コンデンサ１０９の両電極間の電圧（出力端Ｐ３、Ｐ４間の電圧）を出力電圧（Ｖｏ）として検出し、検出した出力電圧（Ｖｏ）の情報を電源制御回路１０３へ出力する。また、電源主回路１０２は、出力端Ｐ３、Ｐ４を介して出力電圧（Ｖｏ）を負荷１１５へ出力する。
【００３１】
電源主回路１０２は、電源主回路１０２に流れる出力電流ＩＬを検出し、検出した出力電流ＩＬの情報を電源制御ブロック１０３へ出力する。なお、図１に示す例では、電源主回路１０２は、二次側半導体素子１０８に流れる電流を出力電流ＩＬとして検出しているが、例えば、共振素子１０６や一次側半導体素子１０５に流れる電流を出力電流ＩＬとして検出してもよい。
【００３２】
＜＜電源制御回路の構成＞＞
電源制御ブロック１０３は、図１に示すように、制御量演算回路１１１、スイッチング周波数上下限値調整器１１２、スイッチング制御信号生成器１１３を備えている。
【００３３】
制御量演算ブロック１０３には、図１に示すように、電源主回路１０２で検出された出力電圧（Ｖｏ）の情報、出力電圧（Ｖｏ）の目標値であるリファレンス電圧（Ｖｒｅｆ）、及び電源主回路１０２で検出した出力電流ＩＬが入力されている。リファレンス電圧（Ｖｒｅｆ）は、外部装置から入力されたものである。外部装置は、例えば、共振形電源装置１０１を有する装置内に設けられてもよいし、共振形電源装置１０１を有する装置の外部に設けられてもよい。
【００３４】
制御量演算回路１１１は、リファレンス電圧（Ｖｒｅｆ）と入力された出力電圧（Ｖｏ）と電源主回路１０２で検出した出力電流ＩＬからスイッチング周波数（Ｆｓｗ）を算出し、スイッチング周波数上下限調整器１１２へ入力する。
【００３５】
また、制御量演算回路１１１は、電源主回路１０２から入力された出力電圧（Ｖｏ）及び外部装置から入力されたリファレンス電圧（Ｖｒｅｆ）に基づいて、出力電圧（Ｖｏ）の調整に要する制御量を算出する。制御量は、出力電圧（Ｖｏ）をリファレンス電圧（Ｖｒｅｆ）に調整するために算出されるものである。
【００３６】
スイッチング周波数上下限調整器１１２は、制御量演算回路１１１から出力されたスイッチング周波数（Ｆｓｗ）が、スイッチング周波数の下限値であるスイッチング周波数下限値（Ｆｓｗ＿ｍｉｎ）からスイッチング周波数の上限値であるスイッチング周波数上限値（Ｆｓｗ＿ｍａｘ）の範囲となるよう調整する。例えば、スイッチング周波数上下限調整器１１２は、スイッチング周波数（Ｆｓｗ）がスイッチング周波数上限値（Ｆｓｗ＿ｍａｘ）より大きい場合、スイッチング周波数（Ｆｓｗ）をスイッチング周波数上限値（Ｆｓｗ＿ｍａｘ）に設定し、スイッチング周波数（Ｆｓｗ）がスイッチング周波数下限値（Ｆｓｗ＿ｍｉｎ）より小さい場合、スイッチング周波数（Ｆｓｗ）をスイッチング周波数下限値（Ｆｓｗ＿ｍｉｎ）に設定する。
【００３７】
スイッチング周波数下限値（Ｆｓｗ＿ｍｉｎ）およびスイッチング周波数上限値（Ｆｓｗ＿ｍａｘ）は予め設定される値である。
【００３８】
スイッチング制御信号生成器１１３は、スイッチング周波数上下限調整器１１２から出力されたスイッチング周波数（Ｆｓｗ）に基づいて、スイッチング素子１０５ａ〜１０５ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。
【００３９】
例えば、スイッチング制御信号生成器１１３は、新たに設定したスイッチング周波数（Ｆｓｗ）に基づいて、スイッチング素子１０５ａ〜１０５ｄごとのスイッチング制御信号Ｖｇ１〜Ｖｇ４を生成する。このように、スイッチング周波数（Ｆｓｗ）のみで出力電圧（Ｖｏ）の調整を行う制御を、周波数制御とよぶ場合がある。
【００４０】
＜スイッチング周波数の調整＞
次に、スイッチング（Ｆｓｗ）を演算する制御量演算器１１１の動作について説明する。
図２は、本発明を適用した共振形電源装置におえる、制御量演算器１１１内の制御ブロック図である。
【００４１】
電圧制御器２０２は、出力電圧（Ｖｏ）とリファレンス電圧（Ｖｒｅｆ）との電圧差分（ΔＶ）を算出し、算出された電圧差分（ΔＶ）と電圧制御ゲイン（ＡＶＲＧａｉｎｓｅｔ）から電流指令（Ｉｒｅｆ）を算出する。電圧制御ゲイン（ＡＶＲＧａｉｎｓｅｔ）は制御ゲイン算出器５０４から出力される。制御ゲイン算出器５０４の詳細については後述する。
【００４２】
出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より大きい場合、電圧制御器２０２は出力する電流指令（Ｉｒｅｆ）が小さくなるよう演算処理を行い、出力電圧（Ｖｏ）がリファレンス電圧（Ｖｒｅｆ）より小さい場合、出力する電流指令（Ｉｒｅｆ）が大きくなるよう演算処理を行う。
【００４３】
電流制御器２０３は、電圧制御器２０２から出力された電流指令（Ｉｒｅｆ）と電源主回路１０２に流れる出力電流（ＩＬ）との電流差分（ΔＩ）を算出し、算出した電流差分（ΔＩ）と電流制御ゲイン（ＡＣＲＧａｉｎｓｅｔ）からスイッチング周波数（Ｆｓｗ）を算出する。電流制御ゲイン（ＡＣＲＧａｉｎｓｅｔ）は制御ゲイン算出器５０４から出力される。制御ゲイン算出器５０４の詳細については後述する。
【００４４】
出力電流（ＩＬ）が電流指令（Ｉｒｅｆ）より大きい場合、電流制御器２０３は、出力コンデンサ１０９に供給する電流を抑制するため、出力するスイッチング周波数（Ｆｓｗ）が大きくなるよう演算処理を行う。反対に、出力電流（ＩＬ）が電流指令（Ｉｒｅｆ）より小さい場合、出力コンデンサに供給する電流を増加するため、出力するスイッチング周波数（Ｆｓｗ）が小さくなるよう演算処理を行う。
【００４５】
次に、共振形電源装置における、制御ゲインによる電圧特性について説明する。ここでいう制御ゲインＧａｉｎとはそれぞれの制御器に対する制御量である。電圧制御器に関する制御ゲインの場合、ＡＶＲＧａｉｎであり、電流制御器に関する制御ゲインの場合、ＡＣＲＧａｉｎである。これらを総合し、説明の簡略化のため「制御ゲイン」と表記する。
【００４６】
図３（ａ）には、制御ゲインがある一定の値に設定された場合の出力電圧Ｖｏの変動を示す。例えば、負荷１１５に流れる電流が急峻に変化した場合、出力コンデンサ１０９内の電荷が少なくなるため、出力電圧Ｖｏは小さくなる。出力電圧Ｖｏが変動すると電流制御回路は、出力電圧Ｖｏがリファレンス電圧（Ｖｒｅｆ）に追従するよう制御するが、制御ゲインが低いため、スイッチング周波数がＦｓｗ＿ＡからＦｓｗ＿Ｂに変化するまでの応答が遅い。すなわち制御ゲインが低いと単位時間当たりのスイッチング周波数の変動量が小さく、出力電圧Ｖｏの変動は大きくなる。
【００４７】
図３（ｂ）は、図３（ａ）よりも制御ゲインの値が高いため、スイッチング周波数（Ｆｓｗ＿Ｂ）に変化するまでの応答が早い。すなわち制御ゲインが高いと単位時間当たりのスイッチング周波数の変動量は大きく、出力電圧Ｖｏの変動は小さくなる。一方、制御ゲインが図３（ａ）に比べて高いため、定常負荷時の出力電圧Ｖｏが安定せず発振してしまう場合がある。
【００４８】
図４（ａ）はゲイン一定の場合における共振形電源回路でのスイッチング周波数と出力電流ＩＬの関係を測定した図である。図４（ａ）は、出力電流をＩＬ＿Ａ１→ＩＬ＿Ａ２に出力電流変動量（ΔＩＬ）だけ変動した場合、スイッチング周波数の変動量はΔＦｓｗ＿１であることを示している。また、出力電流をＩＬ＿Ｂ１→ＩＬ＿Ｂ２に出力電流変動量（ΔＩＬ）だけ変動した場合、スイッチング周波数の変動量はΔＦｓｗ＿２であることを示しており、同様の出力電流変動量（ΔＩＬ）に対し、ΔＦｓｗ＿２＜ΔＦｓｗ＿１の関係があることがわかる。
【００４９】
図４（ａ）からは、出力電流ＩＬが小さい状態で変動した場合、スイッチング周波数の変化幅が大きいため、大きな制御ゲインが必要となる一方、出力電流ＩＬが大きい状態で変動した場合、スイッチング周波数の変化幅が小さいため、小さな制御ゲインで十分となることがわかる。この関係は電圧においても同様である。
【００５０】
図４（ｂ）は、横軸をスイッチング周波数Ｆｓｗ、縦軸を制御量演算器１１１で設定される制御ゲインＧａｉｎとした関係図である。スイッチング周波数下限値（Ｆｓｗ＿ｍｉｎ）の適切な制御ゲインはＧａｉｎ＿Ｂであり、スイッチング周波数上限値（Ｆｓｗ＿ｍｉｎ）の適切な制御ゲインはＧａｉｎ＿Ａである。図４（ａ）から分かる通り、スイッチング周波数（Ｆｓｗ）の増加に従い、適切な制御ゲインも増加することを示している。
【００５１】
図２に戻り、制御ゲイン算出器５０４について説明する。制御ゲイン算出器５０４は図３及び図４で述べたスイッチング周波数と制御ゲインとの関係を用いて、都度、電圧制御ゲイン及び電流制御ゲインの値を調整するブロックである。
【００５２】
具体的には、予め設定された電圧制御ゲインと電流制御ゲインの初期値（ＡＶＲＧａｉｎ、ＡＣＲＧａｉｎ）に対し、スイッチング周波数に比例して制御ゲインが変化するよう演算して、電圧制御器２０２および電流制御器２０３へ出力している。
【００５３】
例えば、図４（ｂ）のような直線状（一次関数的）に制御ゲインを変化させたい場合、スイッチング周波数下限値（Ｆｓｗ＿ｍｉｎ）及びスイッチング周波数上限値（Ｆｓｗ＿ｍｉｎ）に対応した制御ゲインを初期値として記憶する。この４つの値から以下の関係式（式１）が成り立つ。
【００５４】
【数１】
2020058193.tif 000003
【００５５】
このとき、グラフの傾きαおよび定数βは、（式２）の通りとなる。
【００５６】
【数２】
2020058193.tif 000004
【００５７】
（式２）の値を用いて、（式１）を整理すると（式１’）となる。
【００５８】
【数３】
2020058193.tif 000005
【００５９】
従って、制御ゲイン算出器５０４は（式１’）に対し、電流変換器２０３が直前に出力したスイッチング周波数Ｆｓｗを入れて制御ゲインを算出する。説明上、制御ゲインと総称しているが、実際には電圧制御ゲイン（ＡＶＲＧａｉｎ）と電流制御ゲイン（ＡＣＲＧａｉｎ）のそれぞれ（或いはどちらか一方のみ）に対して演算を行い、電圧制御ゲイン（ＡＶＲＧａｉｎ＿ｓｅｔ）や電流制御ゲイン（ＡＣＲＧａｉｎ＿ｓｅｔ）を算出している。
【００６０】
本実施例では、電圧制御ゲインと電流制御ゲインの両方を算出しているが、何れか一方のゲインのみを算出し他方のゲインは一定値とする構成でも構わない。両方のゲインをそれぞれスイッチング周波数に応じて制御する構成とすることで、より出力電圧Ｖｏの安定性を高めることができる。
【００６１】
また、図５に示すとおり、３点以上のスイッチング周波数と制御ゲインの関係を用いてもよい。この場合には、Ｆｓｗ＿ｍｉｄの値を境に（式１’）を切り替えることで実現可能である。
【００６２】
さらに、スイッチング周波数と制御ゲインの関係は比例関係であればよく、必ずしも一次関数（直線）である必要はない。例えば三点以上のスイッチング周波数と制御ゲインの値を記憶しておき、最小二乗法等により求めた二次以上の関数を（式１’）の代わりに用いて制御ゲインを算出しても構わない。
【００６３】
また、本実施例では、電流変換機２０３が直前に出力したスイッチング周波数Ｆｓｗを入れて制御ゲインを算出しているが、スイッチング周波数Ｆｓｗは現時点でも良いし、直前より前（例えば２，３クロック前）での値でもよい。また、スイッチング周波数Ｆｓｗに対し遅れフィルタ処理を行った値でもよい。
【００６４】
あるいは、図６のようにスイッチング周波数と制御ゲインの関係に応じた電圧制御ゲイン（ＡＶＲＧａｉｎＡ〜ＡＶＲＧａｉｎＥ）および電流制御ゲイン（ＡＣＲＧａｉｎＡ〜ＡＣＲＧａｉｎＥ）をテーブルとして予め記憶装置に保存して使用してもよい。
【００６５】
図６（ａ）にはスイッチング周波数に比例して制御ゲインがステップ状に増加するイメージ図を示す。このとき、それぞれの制御ゲインは、図６（ｂ）に示すようなテーブルとして記憶される。制御ゲイン算出器５０４はスイッチング周波数に応じた制御ゲインを選択し、電圧制御器２０２、電流制御器２０３へ出力する。
【００６６】
図７は、本実施例の制御量演算器５１１を用いて出力電圧を制御した場合の電圧変動波形を示す。電源主回路１０２に流れる出力電流（ＩＬ）が小さい場合、スイッチング周波数が大きいため、制御ゲインは高く設定されている。
【００６７】
図３と同様に、電源主回路１０２に流れる出力電流（ＩＬ）が急に大きく流れたとき、出力電圧の変動は制御ゲインが高いため、スイッチング周波数（Ｆｓｗ＿Ｂ）まで素早く変化し、出力電圧Ｖｏの変動は図３（ａ）の場合と比較して小さく抑えられる。また、スイッチング周波数（Ｆｓｗ）が小さくなるに伴い制御ゲインも小さくなるため、定常負荷時の出力電圧Ｖｏが発振せず、安定した電源特性を得ることが可能となる。
【００６８】
以上述べたとおり、本発明を適用した実施例によれば、スイッチング周波数に比例して制御ゲインの値を変更させることにより、出力電圧Ｖｏの大幅な変動や発振が抑えられ、安定した電源特性を得ることが可能となる。
【００６９】
なお、本発明は上記の実施例に限定されるものではなく、様々な変形例が含まれる。例えば、フィードバック制御の方式はＰ制御であってもＰＩ制御、ＰＩＤ制御のいずれであっても構わない。いずれの場合においても、最終的に掛け合わされた電流制御ゲイン・電圧制御ゲインのそれぞれ（あるいは何れか片方）に制御ゲイン変換係数を乗算すればよい。
【００７０】
また、本発明の共振形電源装置は、単独で構成されたものであってもよいし、その他の構成要素と共に制御ＩＣ等の各種装置に組み込まれてもよい。上述した実施例は、本発明の概念を説明するためのものであり、必ずしも実施例中で説明したすべての構成要素を備えるものに限定されるものではない。
【００７１】
（実施例２）
次に、本発明の実施例２について説明する。本実施の形態では、前述の各実施の形態における共振形電源装置１０１で検出した出力電流（ＩＬ）を用いずに制御を行う例を示す。
【００７２】
共振形電源装置８０１では、図１と同様の動作を行うが、出力側コンデンサ８０９の両電極間の電圧（出力端Ｐ３、Ｐ４間の電圧）を出力電圧（Ｖｏ）として検出し、検出した出力電圧（Ｖｏ）の情報を電源制御ブロック８０３へ出力する。
【００７３】
図９は、図８に示した、制御量演算器８１１に対し、図２と同様に制御ゲイン算出を適用した例である。リファレンス電圧生成器９０１は実施例１と同様であり、制御ゲイン算出器９０３は電圧制御ゲインのみを算出する。ゲイン算出の方法は実施例１と同様である。
【００７４】
電圧制御器９０２は、リファレンス電圧（Ｖｒｅｆ）と入力された出力電圧（Ｖｏ）との電圧の差分（ΔＶ）と、制御ゲイン算出器９０３から入力された電圧制御ゲインとからスイッチング周波数（Ｆｓｗ）を算出する。
【００７５】
このような構成とすることで、電流検出回路及び制御に必要なパラメータを削減することができ、調整が容易な回路を提供することが可能となる。
【００７６】
（実施例３）
次に、本発明の実施例３について説明する。本実施の形態では、前述の各実施の形態における共振形電源装置１０１とは異なる構成を備えた共振形電源装置について説明する。
【００７７】
図１０は、本発明の実施の形態３に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１００１は、図１０に示すように、電源主回路１００２、電源制御回路１００３を備えている。電源主回路１００２は、図１０に示すように、トランス１００７、二次側半導体素子１００８等を備えている。
【００７８】
トランス１００７は、いわゆるセンタータップ方式で構成されている。詳しくは、トランス１００７の二次側には、図１０に示すように、センタータップＰ１１５が設けられている。すなわち、トランス１００７は、３つの出力端Ｐ１１３、Ｐ１１４、Ｐ１１５を備えている。トランス１００７のこれら以外の構成は、図１に示すトランス１０７と同様である。
【００７９】
二次側半導体素子１００８は、トランス１００７の二次側の電流を整流する素子である。二次側半導体素子１００８は、図１０に示すように、ダイオード１００８ａ、１００８ｂを備えている。例えば、ダイオード１００８ａのカソード側の端部は、トランス１００７の出力端Ｐ１０４と接続されている。ダイオード１００８ｂのカソード側の端部は、トランス１００７の出力端Ｐ１１３と接続されている。トランス１００７の出力端Ｐ１１５は、出力側コンデンサ１００８の一方の電極、及び電源主回路１００２の一方の出力端Ｐ３と接続されている。ダイオード１００８ａのアノード側の端部、及びダイオード１００８ｂのアノード側の端部は、出力側コンデンサ１００９の他方の電極、及び電源主回路１００２の他方の出力端Ｐ４と接続されている。
【００８０】
出力端Ｐ１１５の電圧が出力端Ｐ１１３の電圧より高い場合、トランス１００７の二次側の電流は、ダイオード１００８ｂにより整流される。これに対し、出力端Ｐ１１５の電圧が出力端Ｐ１１４の電圧より高い場合、トランス１００７の二次側の電流は、ダイオード１００８ａにより整流される。
【００８１】
電源制御回路１００３の構成は実施例２と同様の構成であるため説明を省略する。
【００８２】
図１０に示すようなセンタータップ方式のトランス１００７を備えた共振形電源装置１００１においても、前述の実施の形態における各効果が得られる。
（実施例４）
次に、本発明の実施例４について説明する。本実施の形態では、前述の各実施の形態とは異なる構成を備えた共振形電源装置について説明する。
【００８３】
図１１は、本発明の実施の形態４に係る共振形電源装置の構成の一例を示す図である。共振形電源装置１１０１は、図１１に示すように、電源主回路１１０２、電源制御回路１１０３を備えている。電源主回路１１０２は、図１１に示すように、トランス１１０７、二次側半導体素子１１０８等を備えている。
【００８４】
一次側半導体素子１１０５は、所定のスイッチング周波数で、共振素子１１０６に入力される電圧のスイッチングを行う。一次側半導体素子１１０５は、図１に示すように、例えばＮＭＯＳ（Ｎ−Ｃｈａｎｎｅｌ  ＭＯＳ）等のＭＯＳＦＥＴからなる複数のスイッチング素子１０５ａ〜１０５ｂで構成されている。
【００８５】
例えば、スイッチング素子１１０５ａの一方の端部は、図１１に示すように、電源主回路１１０２の一方の入力端Ｐ１と接続されている。スイッチング素子１１０５ｂの一方の端部は、図１１に示すように、電源主回路１１０２の他方の入力端Ｐ２、及び共振素子１１０６の共振コンデンサ１１０６ｂと接続されている。スイッチング素子１１０５ａの他方の端部、及びスイッチング素子１１０５ｂの他方の端部は、共振素子１１０６の共振インダクタ１１０６ａと接続されている。スイッチング素子１１０５ａ〜１１０５ｂのゲートは、後述するスイッチング制御信号生成器１１１３とそれぞれ接続されている。
【００８６】
スイッチング素子１１０５ａ〜１１０５ｂのゲートは、電源制御回路１１０３から出力されるスイッチング制御信号Ｖｇ１〜Ｖｇ２が、それぞれに対応するスイッチング制御信号Ｖｇ１〜Ｖｇ４２基づいてオン・オフを切り替える。例えば、スイッチング素子がＮＭＯＳで構成されていれば、ゲートにハイレベルのスイッチング制御信号が入力されると、スイッチング素子はオン状態となる。一方、ゲートにローレベルのスイッチング制御信号が入力されると、スイッチング素子はオフ状態となる。
【００８７】
電源制御回路１１０３は実施例１と同様の構成であるため説明を省略する。
【００８８】
図１１に示すような共振形電源装置１１０１においても、前述の実施の形態における各効果が得られる。
（実施例５）
次に、本発明の実施例５について説明する。本実施の形態では、前述の制御ゲインとスイッチング周波数の関係とは異なる構成を備えた共振形電源装置について説明する。
【００８９】
図１２（ａ）は、共振形電源装置の周波数特性の例を示す図であり、縦軸が回路ゲインＭ、横軸が周波数となっている。ここで、回路ゲインＭは、入力電圧Ｖｉｎ、出力電圧（Ｖｏ）、トランス１４の一次側及び二次側の巻数Ｎ１、Ｎ２に基づいて次に示す式３で規定される値である。
【００９０】
Ｖｏ＝Ｍ・（Ｎ２／Ｎ１）・Ｖｉｎ……（式３）
図１２（ａ）から、回路ゲインＭが大きくなるとスイッチング周波数Ｆｓｗが小さくなる、すなわち回路ゲインＭとスイッチング周波数Ｆｓｗは反比例の関係にあることがわかる。
そこで回路ゲインＭと制御ゲインとの関係を図４（ｂ）のように表すと、図１２（ｂ）の関係が成立する。そのため、スイッチング周波数の代わりに回路ゲインを用いて制御ゲインを算出することが可能となる。
【００９１】
例えば、図１の構成で回路ゲインの最小値Ｍ２のとき制御ゲインＧａｉｎＡ’、回路ゲインが最大値Ｍ１のとき制御ゲインＧａｉｎＢ’として、出力電圧（Ｖｏ）と同様に電源主回路１０２の入力電圧（Ｖｉｎ）を電源制御回路１０３へ入力して（式３）より回路ゲインＭを算出し、回路ゲインＭに応じて（式４）、（式４’）、（式５）により制御ゲインの算出を行うことが可能である。
【００９２】
【数４】
2020058193.tif 000006
【００９３】
【数５】
2020058193.tif 000007
【００９４】
【数６】
2020058193.tif 000008
【００９５】
このように、スイッチング周波数Fswそのものを用いずとも、スイッチング周波数Fswから求められる別の変数(本実施例では回路ゲインM)を用いて、制御ゲインを算出するkとができる。
【符号の説明】
【００９６】
１０１…共振形電源装置、１０２…電源主回路、１０４…入力側コンデンサ、１０８…一次側半導体素子、１０５ａ〜１０５ｄ…スイッチング素子、１０６…共振素子、１０７…トランス、１０８…二次側半導体素子、１０８ａ〜１０８ｄ…ダイオード、１０９…出力側コンデンサ、１０３…電源制御回路、１１１…制御量演算器、１１２…スイッチング周波数上下限調整器、１１３…スイッチング制御信号生成器、Ｖｇ１〜Ｖｇ４…スイッチング素子制御信号、１１４…入力電源、１１５…負荷。
【図１】
2020058193.tif 000009
【図２】
2020058193.tif 000010
【図３（ａ）】
2020058193.tif 000011
【図３（ｂ）】
2020058193.tif 000012
【図４（ａ）】
2020058193.tif 000013
【図４（ｂ）】
2020058193.tif 000014
【図５】
2020058193.tif 000015
【図６】
2020058193.tif 000016
【図７】
2020058193.tif 000017
【図８】
2020058193.tif 000018
【図９】
2020058193.tif 000019
【図１０】
2020058193.tif 000020
【図１１】
2020058193.tif 000021
【図１２（ａ）】
2020058193.tif 000022
【図１２（ｂ）】
2020058193.tif 000023