(57)【要約】【課題】ノズルに電圧を印加する回路の増加を抑制する方法等を提供する。【解決手段】本発明に係る方法は、第１ヘッドに割り当てた第１ランク〜第ｎランクと、各ランクに割り当てた複数の電圧値とを記憶する第１記憶部から、第１インタフェースを通じて、第ｋランクの電圧値Ｘ（ｋ）を読み出し、第２ヘッドに割り当てた第１ランク〜第ｎランクと、各ランクに割り当てた複数の電圧値とを記憶する第２記憶部から、第２インタフェースを通じて、第ｋランクの電圧値Ｙ（ｋ）を読み出し、読み出した電圧値Ｘ（ｋ）と、読み出した電圧値Ｙ（ｋ）との近似性の強弱を判定し、近似性が強いと判定された場合、電圧値Ｘ（ｋ）と、電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、第１記憶部に記憶された電圧値Ｘ（ｋ）を演算した平均電圧値Ａｘｙ（ｋ）に更新し、第２記憶部に記憶された電圧値Ｙ（ｋ）を演算した平均電圧値Ａｘｙ（ｋ）に更新する。【選択図】図２
2020104389.tif 000002
【特許請求の範囲】
【請求項１】
第１ヘッドの複数の第１駆動素子それぞれに割り当てられた第１ランク〜第ｎランク（ｎは２以上の自然数）と、各ランクに割り当てられた複数の電圧値とを記憶する第１記憶部から、第１インタフェースを通じて、第ｋランク（ｋは１≦ｋ≦ｎを満たす自然数）の電圧値Ｘ（ｋ）を読み出し、
第２ヘッドの複数の第２駆動素子それぞれに割り当てられた第１ランク〜第ｎランクと、各ランクに割り当てられた複数の電圧値とを記憶する第２記憶部から、第２インタフェースを通じて、前記第ｋランクの電圧値Ｙ（ｋ）を読み出し、
読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｙ（ｋ）との近似性の強弱を判定し、
近似性が強いと判定された場合、前記電圧値Ｘ（ｋ）と、前記電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ）を演算した平均電圧値Ａｘｙ（ｋ）に更新し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ）を演算した前記平均電圧値Ａｘｙ（ｋ）に更新する
方法。
【請求項２】
前記電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差分の大きさが所定値未満である場合、近似性が強いと判定し、前記電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差分の大きさが所定値以上である場合、類似性が弱いと判定する
請求項１に記載の方法。
【請求項３】
前記第１記憶部から第ｋ−１ランクの電圧値Ｘ（ｋ−１）を読み出し、
前記第２記憶部から前記第ｋ−１ランクの電圧値Ｙ（ｋ−１）を読み出し、
読み出した前記電圧値Ｘ（ｋ−１）と読み出した前記電圧値Ｙ（ｋ−１）との平均電圧値Ａｘｙ（ｋ−１）を演算し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ−１）を、演算した前記平均電圧値Ａｘｙ（ｋ−１）に更新し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ−１）を、演算した前記平均電圧値Ａｘｙ（ｋ−１）に更新する
請求項１又は２に記載の方法。
【請求項４】
前記第１記憶部から第ｋ−１ランクの電圧値Ｘ（ｋ−１）を読み出し、
前記所定値は、読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｘ（ｋ−１）との差分の絶対値である
請求項２に記載の方法。
【請求項５】
前記電圧値Ｘ（ｋ）と前記電圧値Ｙ（ｋ）との近似性が弱いと判定された場合、読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｘ（ｋ−１）との平均電圧値Ａｘ（ｋ）（ｋ−１）を演算し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ）を、演算した前記平均電圧値Ａｘ（ｋ）（ｋ−１）に更新し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ−１）を、演算した前記平均電圧値Ａｘ（ｋ）（ｋ−１）に更新する
請求項４に記載の方法。
【請求項６】
前記第２記憶部から第ｋ−１ランクの電圧値Ｙ（ｋ−１）を読み出し、
前記電圧値Ｘ（ｋ）と前記電圧値Ｙ（ｋ）との近似性が弱いと判定された場合、読み出した前記電圧値Ｙ（ｋ）と、読み出した前記電圧値Ｙ（ｋ−１）との平均電圧値Ａｙ（ｋ）（ｋ−１）を演算し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ）を、演算した平均電圧値Ａｙ（ｋ）（ｋ−１）に更新し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ−１）を、演算した平均電圧値Ａｙ（ｋ）（ｋ−１）に更新する
請求項５に記載の方法。
【請求項７】
前記第ｋランク及び第ｋ−１ランクは、最多の駆動素子数を割り当てられた電圧値に対応するランクとは異なるランクである
請求項３〜６のいずれか一つに記載の方法。
【請求項８】
前記第１記憶部から第ｋ＋１ランクの電圧値Ｘ（ｋ＋１）を読み出し、
前記第２記憶部から前記第ｋ−１ランクの電圧値Ｙ（ｋ＋１）を読み出し、
読み出した前記電圧値Ｘ（ｋ＋１）と、読み出した前記電圧値Ｙ（ｋ＋１）との平均電圧値Ａｘｙ（ｋ＋１）を演算し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ＋１）を、演算した前記平均電圧値Ａｘｙ（ｋ＋１）に更新し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ＋１）を、演算した前記平均電圧値Ａｘｙ（ｋ＋１）に更新する
請求項１又は２に記載の方法。
【請求項９】
前記所定値は、前記電圧値Ｘ（ｋ）と、前記第１記憶部に記憶された第ｋ＋１ランクの電圧値Ｘ（ｋ＋１）との差分の絶対値である
請求項２に記載の方法。
【請求項１０】
前記第１記憶部から第ｋ＋１ランクの電圧値Ｘ（ｋ＋１）を読み出し、
前記電圧値Ｘ（ｋ）と前記電圧値Ｙ（ｋ）との近似性が弱いと判定された場合、読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｘ（ｋ＋１）との平均電圧値Ａｘ（ｋ）（ｋ＋１）を演算し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ）を、演算した前記平均電圧値Ａｘ（ｋ）（ｋ＋１）に更新し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ＋１）を、演算した前記平均電圧値Ａｘ（ｋ）（ｋ＋１）に更新する
請求項９に記載の方法。
【請求項１１】
前記第２記憶部から第ｋ＋１ランクの電圧値Ｙ（ｋ＋１）を読み出し、
前記電圧値Ｘ（ｋ）と前記電圧値Ｙ（ｋ）との近似性が弱いと判定された場合、読み出した前記電圧値Ｙ（ｋ）と、読み出した前記電圧値Ｙ（ｋ＋１）との平均電圧値Ａｙ（ｋ）（ｋ＋１）を演算し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ）を、演算した前記平均電圧値Ａｙ（ｋ）（ｋ＋１）に更新し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ＋１）を、演算した前記平均電圧値Ａｙ（ｋ）（ｋ＋１）に更新する
請求項１０に記載の方法。
【請求項１２】
前記第ｋランク及び第ｋ＋１ランクは、最多の駆動素子数を割り当てられた電圧値に対応するランクとは異なるランクである
請求項８〜１１のいずれか一つに記載の方法。
【請求項１３】
最多の駆動素子数を割り当てられた電圧値に対応する第ｐランクよりも小さいランクにおいて、前記電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）との近似性の強弱を判定し、近似性が強いと判定された場合、前記電圧値Ｘ（ｋ）と、前記電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、前記電圧値Ｘ（ｋ）を、演算した前記平均電圧値Ａｘｙ（ｋ）に更新し、前記電圧値Ｙ（ｋ）を、演算した前記平均電圧値Ａｘｙ（ｋ）に更新し、且つ
前記第ｐランクよりも大きいランクにおいて、前記電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）との近似性の強弱を判定し、近似性が強いと判定された場合、前記電圧値Ｘ（ｋ）と、前記電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、前記電圧値Ｘ（ｋ）を、演算した前記平均電圧値Ａｘｙ（ｋ）に更新し、電圧値Ｙ（ｋ）を、演算した前記平均電圧値Ａｘｙ（ｋ）に更新する
請求項１〜１２のいずれか一つに記載の方法。
【請求項１４】
第１ヘッドの複数の第１駆動素子それぞれに割り当てられた第１ランク〜第ｎランク（ｎは２以上の自然数）と、各ランクに割り当てられた複数の電圧値と、を記憶する第１記憶部から、第１インタフェースを通じて、第ｋランク（ｋは１≦ｋ≦ｎを満たす自然数）の電圧値Ｘ（ｋ）を読み出し、
第２ヘッドの複数の第２駆動素子それぞれに割り当てられた第１ランク〜第ｎランクと、各ランクに割り当てられた複数の電圧値と、を記憶する第２記憶部から、第２インタフェースを通じて、前記第ｋランクの電圧値Ｙ（ｋ）を読み出し、
読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｙ（ｋ）との近似性の強弱を判定し、
近似性が強いと判定された場合、前記電圧値Ｘ（ｋ）と、前記電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、
前記第１記憶部に記憶された前記電圧値Ｘ（ｋ）を、前記第１インタフェースを通じて演算した平均電圧値Ａｘｙ（ｋ）に更新し、
前記第２記憶部に記憶された前記電圧値Ｙ（ｋ）を、前記第２インタフェースを通じて演算した前記平均電圧値Ａｘｙ（ｋ）に更新する
演算装置。
【請求項１５】
異なる大きさの電圧を出力する複数の電源から、複数のノズルに対応して配置された複数の第１駆動素子に電圧が印加される第１ヘッドと、
異なる大きさの電圧を出力する複数の電源から、複数のノズルに対応して配置された複数の第２駆動素子に電圧が印加される第２ヘッドと、
前記第１ヘッドの複数の第１駆動素子それぞれに割り当てられた第１ランク〜第ｎランク（ｎは２以上の自然数）と、各ランクに割り当てられた複数の電圧値とを記憶した第１記憶部と、
前記第２ヘッドの複数の第２駆動素子それぞれに割り当てられた第１ランク〜第ｎランクと、各ランクに割り当てられた複数の電圧値とを記憶した第２記憶部と
を備え、
前記第１記憶部に記憶された第ｋランク（ｋは自然数）の電圧値Ｘ（ｋ）と、前記第２記憶部に記憶され、前記電圧値Ｘ（ｋ）と同じ第ｋランクの電圧値Ｙ（ｋ）とが同じである
ヘッド装置。
【請求項１６】
請求項１５に記載のヘッド装置と、
複数の電源と
を備え、
前記複数の電源の数は２ｎ未満である
ヘッドユニット。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、液体を吐出するノズルに印加する電圧を設定する方法、演算装置、ヘッド装置及びヘッドユニットに関する。
【背景技術】
【０００２】
従来、二つのノズル列を有するヘッドを複数備えるインクジェット記録装置が提案されている。インクジェット記録装置は各ノズル列に対応した電圧変換部を備え、電圧変換部によって電圧を調整し、調整された電圧を各ノズル列に印加している（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−８３２９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
前記インクジェット記録装置は、複数のノズル列それぞれに対して、電圧変換部を有している。つまり、当該インクジェット記録装置が備えるヘッドのノズル列の増加に従って、電圧変換部も増加する。
【０００５】
本開示は斯かる事情に鑑みてなされたものであり、ノズルに電圧を印加する回路の増加を抑制することができる方法、演算装置、ヘッド装置及びヘッドユニットを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る方法は、第１ヘッドの複数の第１駆動素子それぞれに割り当てられた第１ランク〜第ｎランク（ｎは２以上の自然数）と、各ランクに割り当てられた複数の電圧値とを記憶する第１記憶部から、第１インタフェースを通じて、第ｋランク（ｋは１≦ｋ≦ｎを満たす自然数）の電圧値Ｘ（ｋ）を読み出し、第２ヘッドの複数の第２駆動素子それぞれに割り当てられた第１ランク〜第ｎランクと、各ランクに割り当てられた複数の電圧値とを記憶する第２記憶部から、第２インタフェースを通じて、前記第ｋランクの電圧値Ｙ（ｋ）を読み出し、読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｙ（ｋ）との近似性の強弱を判定し、近似性が強いと判定された場合、前記電圧値Ｘ（ｋ）と、前記電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、前記第１記憶部に記憶された前記電圧値Ｘ（ｋ）を演算した平均電圧値Ａｘｙ（ｋ）に更新し、前記第２記憶部に記憶された前記電圧値Ｙ（ｋ）を演算した前記平均電圧値Ａｘｙ（ｋ）に更新する。
【０００７】
本開示に係る演算装置は、第１ヘッドの複数の第１駆動素子それぞれに割り当てられた第１ランク〜第ｎランク（ｎは２以上の自然数）と、各ランクに割り当てられた複数の電圧値と、を記憶する第１記憶部から、第１インタフェースを通じて、第ｋランク（ｋは１≦ｋ≦ｎを満たす自然数）の電圧値Ｘ（ｋ）を読み出し、第２ヘッドの複数の第２駆動素子それぞれに割り当てられた第１ランク〜第ｎランクと、各ランクに割り当てられた複数の電圧値と、を記憶する第２記憶部から、第２インタフェースを通じて、前記第ｋランクの電圧値Ｙ（ｋ）を読み出し、読み出した前記電圧値Ｘ（ｋ）と、読み出した前記電圧値Ｙ（ｋ）との近似性の強弱を判定し、近似性が強いと判定された場合、前記電圧値Ｘ（ｋ）と、前記電圧値Ｙ（ｋ）との平均電圧値Ａｘｙ（ｋ）を演算し、前記第１記憶部に記憶された前記電圧値Ｘ（ｋ）を、前記第１インタフェースを通じて演算した平均電圧値Ａｘｙ（ｋ）に更新し、前記第２記憶部に記憶された前記電圧値Ｙ（ｋ）を、前記第２インタフェースを通じて演算した前記平均電圧値Ａｘｙ（ｋ）に更新する。
【０００８】
本開示に係るヘッド装置は、異なる大きさの電圧を出力する複数の電源から、複数のノズルに対応して配置された複数の第１駆動素子に電圧が印加される第１ヘッドと、異なる大きさの電圧を出力する複数の電源から、複数のノズルに対応して配置された複数の第２駆動素子に電圧が印加される第２ヘッドと、前記第１ヘッドの複数の第１駆動素子それぞれに割り当てられた第１ランク〜第ｎランク（ｎは２以上の自然数）と、各ランクに割り当てられた複数の電圧値とを記憶した第１記憶部と、前記第２ヘッドの複数の第２駆動素子それぞれに割り当てられた第１ランク〜第ｎランクと、各ランクに割り当てられた複数の電圧値とを記憶した第２記憶部とを備え、前記第１記憶部に記憶された第ｋランク（ｋは自然数）の電圧値Ｘ（ｋ）と、前記第２記憶部に記憶され、前記電圧値Ｘ（ｋ）と同じ第ｋランクの電圧値Ｙ（ｋ）とが同じである。
【０００９】
本開示に係るヘッドユニットは、前述のヘッド装置と、複数の電源とを備え、前記複数の電源の数は２ｎ未満である。
【発明の効果】
【００１０】
本開示に係る方法、演算装置、ヘッド装置及びヘッドユニットにあっては、第１記憶部に記憶された第ｋランクの電圧値Ｘ（ｋ）と、第２記憶部に記憶された第ｋランクの電圧値Ｙ（ｋ）が近似している場合、電圧値Ｘ（ｋ）及びＹ（ｋ）の平均電圧値によって、電圧値Ｘ（ｋ）及びＹ（ｋ）を更新する。電圧値Ｘ（ｋ）及びＹ（ｋ）が同じ値になるので、ノズルに電圧を印加する回路を共通にして、削減することができる。
【図面の簡単な説明】
【００１１】
【図１】印刷装置を示す模式的平面図である。
【図２】電源基板、第１回路基板及び第２回路基板などを示すブロック図である。
【図３】ドライバＩＣが備える回路構成の一例を示す図である。
【図４】ドライバＩＣが備える回路構成の一例を示す図である。
【図５】波形生成回路の構成の一例を示す回路図である。
【図６】電圧の設定方法の実行前における第１記憶部に記憶された第１テーブル、及び第２記憶部に記憶された第２テーブルの一例を示す概念図である。
【図７】電圧の設定方法を説明するフローチャートである。
【図８】電圧の設定方法を説明するフローチャートである。
【図９】合成テーブルの一例を示す概念図である。
【図１０】電圧の設定方法の実行後における第１記憶部に記憶された第１テーブル、及び第２記憶部に記憶された第２テーブルの一例を示す概念図である。
【図１１】電圧の設定方法の実行前における第１記憶部に記憶された第１テーブル、及び第２記憶部に記憶された第２テーブルの他の例を示す概念図である。
【図１２】合成テーブルの他の例を示す概念図である。
【図１３】電圧の設定方法の実行後における第１記憶部に記憶された第１テーブル、及び第２記憶部に記憶された第２テーブルの他の例を示す概念図である。
【図１４】図１３に記載された第１テーブル及び第２テーブルに基づいて設計された電源基板、第１回路基板及び第２回路基板などを示すブロック図である。
【発明を実施するための形態】
【００１２】
以下本発明を、実施の形態に係る印刷装置を示す図面に基づいて説明する。図１は、印刷装置を示す模式的平面図である。印刷装置は、第１ヘッド１と、第２ヘッド２と、キャリッジ３と、制御装置４とを備える。キャリッジ３は、第１方向に沿って移動可能である。例えば、第１方向は左右方向である。第１ヘッド１及び第２ヘッド２は、キャリッジ３に千鳥状に配置されている。第１ヘッド１及び第２ヘッド２の下面に液体、即ちインクを吐出する複数のノズル１１が形成されている。第１ヘッド１及び第２ヘッド２の下側を、紙又はフィルムなどの記録媒体５が通過する。記録媒体５は、第１方向と直角な第２方向に沿って移動する。例えば、第２方向は前後方向である。
【００１３】
ノズル１１から記録媒体５に向けて、インクが噴射され、記録媒体５に画像が形成される。キャリッジ３は、例えば左方に移動し、記録媒体５の左端まで移動した場合、停止する。キャリッジ３が停止した後に、記録媒体５は前方に所定距離移動して停止する。記録媒体５が停止した後、キャリッジ３は、右方に移動し、記録媒体５の右端まで移動した場合、停止する。なお、キャリッジ３の左右方向への移動時に、インクが噴射される。キャリッジ３の前述の左右方向への移動、当該キャリッジ３の移動時のインクの噴射、及び記録媒体５の前方への移動、が繰り返されることで、記録媒体５の所望の位置に画像が形成される。制御装置４は後述の電源基板６を備える。第１ヘッド１は後述の第１回路基板１ａを備え、第２ヘッド２は後述の第２回路基板２ａを備える。
【００１４】
制御装置４は、パーソナルコンピュータ等の外部装置９と相互に通信が可能である。制御装置４は、外部装置９又は印刷装置が具備する操作部（不図示）からの指示によって、第１ヘッド１、第２ヘッド２及びキャリッジ３の動作を制御する。ユーザによる印刷の指示が外部装置９や印刷装置が具備する操作部を介して入力されると、制御装置４は、印刷指示の信号や印刷する画像のラスターデータなどを電源基板６へ送信する。
【００１５】
図２は、電源基板６、第１回路基板１ａ及び第２回路基板２ａなどを示すブロック図である。電源基板６は、コントローラ７、ラスターデータを一時的に格納するメモリ８、Ｄ／Ａコンバータ２０、電源回路２１、電源回路２２、電源回路２３、電源回路２４、電源回路２５、電源回路２６、電源回路２７などを備える。コントローラ７は、例えば、ＦＰＧＡ（Field Programmable Gate Array）、ＣＰＵ（Central Processing Unit）又はＭＰＵ（Microprocessor Unit）を備える。
【００１６】
第１回路基板１ａは、ドライバＩＣ１ｂ、ＥＥＰＲＯＭなどの第１記憶部１ｃなどを備える。第１記憶部１ｃは後述する第１テーブル１ｄを記憶している。第１記憶部１ｃは第１インタフェース１ｅを介してコントローラ７に接続される。第２回路基板２ａは、ドライバＩＣ２ｂ、ＥＥＰＲＯＭなどの第２記憶部２ｃ、第２インタフェース２ｅなどを備える。第２記憶部２ｃは後述する第２テーブル２ｄを記憶している。第２記憶部２ｃは第２インタフェース２ｅを介してコントローラ７に接続される。
【００１７】
コントローラ７は、電源回路２１〜電源回路２７の出力電圧を設定する設定信号をＤ／Ａコンバータ２０へ出力する。Ｄ／Ａコンバータ２０は、コントローラ７が出力するデジタルの設定信号をアナログの設定信号に変換して電源回路２１〜電源回路２７に出力する。
【００１８】
電源回路２１〜電源回路２７は、例えば、ＦＥＴ、インダクタ、抵抗、電解コンデンサ等の複数の電子部品で構成されるＤＣ／ＤＣコンバータとすることができる。ＤＣ／ＤＣコンバータとしては、例えばスイッチングレギュレータが挙げられる。各電源回路２１〜２７は、設定信号で指定された、出力電圧をドライバＩＣ１ｂ又はドライバＩＣ２ｂに出力する。
【００１９】
電源回路２１は、配線ＶＤＤ１を介してドライバＩＣ１ｂ及びドライバＩＣ２ｂと接続されている。電源回路２２は配線ＶＤＤ２を介してドライバＩＣ１ｂ及びドライバＩＣ２ｂと接続されている。電源回路２３は配線ＶＤＤ３を介してドライバＩＣ１ｂと接続されている。電源回路２４は配線ＶＤＤ４を介してドライバＩＣ２ｂと接続されている。電源回路２５は配線ＶＤＤ５を介してドライバＩＣ１ｂ及びドライバＩＣ２ｂと接続されている。電源回路２６は配線ＶＤＤ６を介してドライバＩＣ１ｂ及びドライバＩＣ２ｂと接続されている。電源回路２７は配線ＨＶＤＤを介してドライバＩＣ１ｂ及びドライバＩＣ２ｂと接続されている。なお、電源回路２７は、配線ＶＣＯＭを介して、後述の駆動素子１１１に接続されている。配線ＨＶＤＤと配線ＶＣＯＭは、電源回路２７から引き出された配線が、経路の途中で２つの配線に分岐したものである。
【００２０】
電源回路２１〜電源回路２７は、ドライバＩＣ１ｂ及びドライバＩＣ２ｂそれぞれの内部に形成された波形生成回路３０（１）〜波形生成回路３０（ｚ）（ｚは２以上の自然数であり、例えば、第１ヘッド１が有する駆動素子（ノズル１１）の数に等しく、第２ヘッド２が有する駆動素子（ノズル１１）の数に等しい。）にそれぞれ接続されている。ドライバＩＣ１ｂ及びドライバＩＣ２ｂの詳細は後述する（図３〜図５参照）。
【００２１】
電源回路２１〜電源回路２６は、通常使用する電源回路である。また、電源回路２７は、特別仕様の電源回路である。電源回路２７は、駆動素子１１１のＶＣＯＭ用電源電圧として併用すること、あるいは後述のＰＭＯＳトランジスタ３１１〜３１５のＨＶＤＤ（ハイサイド側バッグゲート電圧）として使用することができる。
【００２２】
ドライバＩＣ１ｂ、２ｂは、並列なｚ本の制御線３３（１）〜（ｚ）を介してコントローラ７と接続されている。図面の複雑化を回避するため、図２において、ｎ本の制御線３３（１）〜（ｚ）は一本の線で表されている。また、ドライバＩＣ１ｂ、２ｂはｎ本の信号線３４（１）〜（ｚ）を介して、ｚ個の駆動素子１１１とそれぞれ接続されている。各信号線３４は、駆動素子の個別電極と接続されている。また、ドライバＩＣ１ｂ、２ｂはグランド線である配線ＧＮＤと接続されている。制御線３３（１）〜（ｚ）には、ドライバＩＣ１ｂ、２ｂが有する後述のｚ個のセレクタ９０（１）〜（ｚ）を制御するための制御信号が伝送される。コントローラ７は、ｚ個のセレクタ９０（１）〜（ｚ）を制御することで、各信号線３４に出力する駆動信号を生成するための電源回路を選択する。
【００２３】
上述の実施例では、複数の制御線３３（１）〜（ｚ）が、コントローラ７とドライバＩＣ１ｂ、２ｂとの間に設けられているが、これに限定されない。例えば、コントローラ７とドライバＩＣ１ｂ、２ｂとの間にいくつかのシリアル信号線を設け、コントローラ７において、制御線３３（１）〜（ｚ）を介して送出する信号をシリアル信号に変換し、変換したシリアル信号を前述のシリアル信号線を介してドライバＩＣ１ｂ、２ｂへ出力してもよい。この場合、ドライバＩＣ１ｂ、２ｂは、シリアル信号をパラレル信号に変換して、制御線３３（１）〜（ｚ）で送出される信号を取り出し、ｚ個のセレクタや波形生成回路に入力すればよい。これにより、コントローラ７とドライバＩＣ１ｂ、２ｂとの間の配線数を少なくし、あるいはＩＣに必要なピン数を削減することができる。
【００２４】
制御線３３（１）〜（ｚ）は、上述のｚ個の波形生成回路３０（１）〜（ｚ）に対応して設けられた制御線である。各制御線３３には、各波形生成回路３０に備えられたＦＥＴを制御するための信号が伝播される。この信号に従って、ドライバＩＣ１ｂ、２ｂの波形生成回路３０は、駆動素子１１１を駆動する駆動信号を生成し、生成した駆動信号を、信号線３４を介して駆動素子１１１に出力する。
【００２５】
図３はドライバＩＣ１ｂが備える回路構成の一例を示す図である。ドライバＩＣ１ｂは、ｚ個の波形生成回路３０（１）〜（ｚ）と、各波形生成回路３０（１）〜（ｚ）に対応して備えられたｚ個のセレクタ９０（１）〜（ｚ）を備える。セレクタ９０（１）〜（ｚ）の数は、駆動素子１１１の数と同じでありつまりセレクタ９０（１）〜（ｚ）の数はｚ個であり、駆動素子１１１の数はｚ個である。各セレクタ９０は、ドライバＩＣ１ｂの内部に形成された複数のトランジスタなどから構成されるハードウェアの構成要素である。
【００２６】
ドライバＩＣ１ｂは、制御線３３及び信号線３４をノズルの数と同じ数のｚ個分備えているので、以下では、代表して制御線３３（１）と、信号線３４（１）との間に備えられた回路構成について説明する。ドライバＩＣ１ｂには、制御線３３（１）と信号線３４（１）と間に、セレクタ９０（１）と波形生成回路３０（１）が形成されている。
【００２７】
コントローラ７からの制御線３３（１）は、セレクタ９０（１）と接続されている。制御線３３（１）はコントローラ７とセレクタ９０（１）とを結ぶ経路の途中で分岐しており、制御線３３（１）から途中で分岐した制御線ＳＢ（１）は波形生成回路３０（１）と接続されている。
【００２８】
セレクタ９０（１）と波形生成回路３０（１）とは、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、Ｓ５（１）を介して接続されている。セレクタ９０（１）は、コントローラ７からの指示に従って、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、Ｓ５（１）の中から、いずれか一つの制御線を、制御線３３（１）と接続する。
【００２９】
また、波形生成回路３０（１）には、上述の配線ＶＤＤ１〜３、５、６と接続される５つの配線と、配線ＨＶＤＤと接続される配線と、配線ＧＮＤと接続される配線とが接続されている。
【００３０】
図４はドライバＩＣ２ｂが備える回路構成の一例を示す図である。ドライバＩＣ２ｂは、ｚ個の波形生成回路３０（１）〜（ｚ）と、各波形生成回路３０（１）〜（ｚ）に対応して備えられたｚ個のセレクタ９０（１）〜（ｚ）を備える。ｚ個のセレクタ９０（１）〜（ｚ）は、ｚ個の駆動素子１１１に対応して設けられている。各セレクタ９０は、ドライバＩＣ２ｂの内部に形成された複数のトランジスタなどから構成されるハードウェアの構成要素である。
【００３１】
ドライバＩＣ２ｂは、制御線３３及び信号線３４をノズルの数と同じ数のｚ個分備えているので、以下では、代表して制御線３３（１）と、信号線３４（１）との間に備えられた回路構成について説明する。ドライバＩＣ２ｂには、制御線３３（１）と信号線３４（１）と間に、セレクタ９０（１）と波形生成回路３０（１）が形成されている。
【００３２】
コントローラ７からの制御線３３（１）は、セレクタ９０（１）と接続されている。制御線３３（１）はコントローラ７とセレクタ９０（１）とを結ぶ経路の途中で分岐しており、制御線３３（１）から途中で分岐した制御線ＳＢ（１）は波形生成回路３０（１）と接続されている。
【００３３】
セレクタ９０（１）と波形生成回路３０（１）とは、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ３（１）、Ｓ４（１）、Ｓ５（１）を介して接続されている。セレクタ９０（１）は、コントローラ７からの指示に従って、５本の制御線Ｓ１（１）、Ｓ２（１）、Ｓ４（１）、Ｓ５（１）の中から、いずれか一つの制御線を、制御線３３（１）と接続する。
【００３４】
また、波形生成回路３０（１）には、上述の配線ＶＤＤ１、２、４〜６と接続される５つの配線と、配線ＨＶＤＤと接続される配線と、配線ＧＮＤと接続される配線とが接続されている。
【００３５】
図５は、波形生成回路３０（１）の構成の一例を示す回路図である。なお、波形生成回路３０（１）〜（ｚ）は、同様の構成をなすので、図５では、波形生成回路３０（１）について説明する。波形生成回路３０（１）は、６つのＰＭＯＳ(P-type Metal Oxide Semiconductor)トランジスタ３１１〜３１６（図５では、２つのみ図示）、一つのＮＭＯＳ(N-type Metal Oxide Semiconductor)トランジスタ３２、抵抗３５などを備える。波形生成回路３０（１）は、信号線３４（１）を介して、駆動素子１１１の個別電極と接続されている。
【００３６】
本実施の形態の駆動素子１１１は、特開２０１５−２４５３１（特願２０１３−１５４３５７）の図５に開示されているような圧電素子である。駆動素子１１１は、個別電極と第１の定電位電極との間に挟まれる第１活性部と、個別電極と第２の定電位電極との間に挟まれる第２活性部とを備える圧電素子である。このため、駆動素子１１１は、キャパシタ１１１ｂと、キャパシタ１１１ｂ′とを備える。
【００３７】
信号線３４（１）には、５つのＰＭＯＳトランジスタ３１１〜３１５の５つのソース端子３１１ａ〜３１５ａが接続されている。ＮＭＯＳトランジスタ３２のソース端子３２ａは、グランドに接続されている。なお、図５においては、ＰＭＯＳトランジスタ３１２〜３１５の図示を省略している。
【００３８】
また、ＰＭＯＳトランジスタ３１１のゲート端子３１１ｃには、制御線Ｓ１（１）が接続されている。ＰＭＯＳトランジスタ３１２のゲート端子３１２ｃには、制御線Ｓ２（１）が接続されている。ＰＭＯＳトランジスタ３１３のゲート端子３１３ｃには、制御線Ｓ３（１）が接続されている。ＰＭＯＳトランジスタ３１４のゲート端子３１４ｃには、制御線Ｓ４（１）が接続されている。ＰＭＯＳトランジスタ３１５のゲート端子３１５ｃには、制御線Ｓ５（１）が接続されている。また、ＮＭＯＳトランジスタ３２のゲート端子３２ｃには、制御線ＳＢ（１）が接続されている。
【００３９】
第１回路基板１ａのドライバＩＣ１ｂにおいて、ＰＭＯＳトランジスタ３１１は、配線ＶＤＤ１を介して電源回路２１と接続されている。ＰＭＯＳトランジスタ３１２は、配線ＶＤＤ２を介して電源回路２２と接続されている。ＰＭＯＳトランジスタ３１３は、配線ＶＤＤ３を介して電源回路２３と接続されている。ＰＭＯＳトランジスタ３１４は、配線ＶＤＤ５を介して電源回路２５と接続されている。ＰＭＯＳトランジスタ３１５は、配線ＶＤＤ６を介して電源回路２６と接続されている。第１回路基板１ａのドライバＩＣ１ｂは、電源回路２４と接続されていない。
【００４０】
第２回路基板２ａのドライバＩＣ２ｂにおいて、ＰＭＯＳトランジスタ３１１は、配線ＶＤＤ１を介して電源回路２１と接続されている。ＰＭＯＳトランジスタ３１２は、配線ＶＤＤ２を介して電源回路２２と接続されている。ＰＭＯＳトランジスタ３１３は、配線ＶＤＤ４を介して電源回路２４と接続されている。ＰＭＯＳトランジスタ３１４は、配線ＶＤＤ５を介して電源回路２５と接続されている。ＰＭＯＳトランジスタ３１５は、配線ＶＤＤ６を介して電源回路２６と接続されている。第２回路基板２ａのドライバＩＣ２ｂは電源回路２３に接続されていない。
【００４１】
また、５つのＰＭＯＳトランジスタ３１１〜３１５のドレイン端子３１１ｂ〜３１５ｂは、抵抗３５の一端に接続されている。また、ＮＭＯＳトランジスタ３２のドレイン端子３２ｂは、抵抗３５の一端に接続されている。抵抗３５の他端は、駆動素子１１１の個別電極（キャパシタ１１１ｂ′の他端及びキャパシタ１１１ｂの一端）に接続されている。駆動素子１１１の第１定電位電極（キャパシタ１１１ｂ′の一端）はＶＣＯＭに接続され、駆動素子１１１の第２定電位電極（キャパシタ１１１ｂの他端）はグラウンドに接続されている。
【００４２】
駆動素子１１１の第１定電位電極と個別電極との間に挟まれる部分の圧電体は、第１定電位電極から個別電極へ向かう向きに分極されている。しかし、あやまって個別電極に第１定電位電極よりも高い電圧が印加されてしまうと分極がはずれてしまうおそれがある。そこで、本実施形態では、第１定電位電極電圧を印加する電源の出力電圧が、個別電極にＶＤＤ電圧を印加する電源の出力電圧よりも低くならないようにしている。
【００４３】
コントローラ７が、制御線３３（１）にローレベル（「Ｌ」）の信号を出力すると、上述のセレクタ９０（１）で選択された信号線と接続されたＰＭＯＳトランジスタ３１１〜３１５のいずれか一つのＰＭＯＳトランジスタはオン状態となる。ここでローレベルの信号が入力された制御線３３（１）は、例えば図５のＳ１（１）に相当する。電源回路２１〜２６のいずれか一つから供給される電圧によってキャパシタ１１１ｂが充電され、キャパシタ１１１ｂ′が放電される。一方、コントローラ７が、制御線３３（１）にハイレベル（「Ｈ」）信号を出力すると、ＮＭＯＳトランジスタ３２はオン状態となり、配線ＶＣＯＭと接続された電源回路２７から出力される電圧によってキャパシタ１１１ｂ′が充電され、キャパシタ１１１ｂが放電される。ここでハイレベルの信号が入力された制御線３３（１）は、図５のＳＢ（１）に相当する。キャパシタ１１１ｂ、１１１ｂ′が交互に充電及び放電を行うことによって、駆動素子１１１は変形し、ノズルの吐出口１１ａからインクが吐出される。
【００４４】
すなわち、信号線３４（１）には駆動素子１１１を駆動する駆動信号が出力される。セレクタ９０（１）が、接続する制御線を５つの制御線Ｓ１（１）〜Ｓ５（１）のうちからいずれか一つを選択することで、駆動信号を生成する電源回路を６つの電源回路２１〜２６の中から選択することができる。
【００４５】
図２に示すように、５つの電源回路２１、２２、２５〜２７は、二つのドライバＩＣ１ｂ、２ｂにおいて共有されている。各ドライバＩＣ１ｂ及び２ｂに、６つずつ電源回路を設ける場合に比べて、電源回路の総数を削減することができる。
【００４６】
以下、第１ヘッド１及び第２ヘッド２に対して設置すべき異なる電圧を出力する電源回路の数を決定する方法、換言すれば電圧の設定方法について説明する。電源基板を設計する場合に、この電圧の設定方法を実行することによって、電源回路の数を削減することができる。
【００４７】
図６は、電圧の設定方法の実行前における第１記憶部１ｃに記憶された第１テーブル１ｄ、及び第２記憶部２ｃに記憶された第２テーブル２ｄの一例を示す概念図である。
【００４８】
図６に示すように、第１テーブル１ｄには、「ランク」、「電圧値」、「チャンネル（ｃｈ）」が記憶されている。各ランクに対応させて、電圧値が設定されている。またランクは例えば１〜６の６段階によって表される。電圧値は、電源回路の出力電圧の値を示す。電圧値の単位はボルトである。例えば電圧の設定方法の実行前において、第１ランクの電圧値は２１、第２ランクの電圧値は２２、第３ランクの電圧値は２３、第４ランクの電圧値は２４、第５ランクの電圧値は２５、第６ランクの電圧値は２６である。以下、第１テーブル１ｄにおける電圧値をＸ（ｎ）と表記し（ｎは自然数）、第１ランク〜第６ランクの電圧値をそれぞれＸ（１）〜Ｘ（６）と表記する。
【００４９】
「チャンネル」は、各ノズルを識別する識別子であり、本実施例においては、各ノズルを識別する番号１〜ｚである。各番号１〜ｚに対応させて、第１〜第６ランクのいずれかが設定されている。
【００５０】
図６に示すように、第２テーブル２ｄには、第１テーブル１ｄと同様に、「ランク」、「電圧値」、「チャンネル（ｃｈ）」が記憶されている。各ランクに対応させて、電圧値が設定されている。例えばランクは１〜６の６段階によって表される。電圧値は、電源回路の出力電圧の値を示す。電圧値の単位はボルトである。例えば電圧の設定方法の実行前において、第１ランクの電圧値は２１．５、第２ランクの電圧値は２２．５、第３ランクの電圧値は２３．５、第４ランクの電圧値は２４．５、第５ランクの電圧値は２５．５、第６ランクの電圧値は２６．５である。以下、第２テーブル２ｄにおける電圧値をＹ（ｎ）と表記し、第１ランク〜第６ランクの電圧値をそれぞれＹ（１）〜Ｙ（６）と表記する。
【００５１】
なお、ランクは、チャンネル、換言すればノズル１１の吐出性能に対応した指標である。例えば、所定の電圧を印加した場合におけるノズル１１の吐出量の多少に応じて、ランクが決定され、ランク１のノズル１１の吐出量＞ランク２のノズル１１の吐出量＞ランク３のノズル１１の吐出量＞ランク４のノズル１１の吐出量＞ランク５のノズル１１の吐出量という関係が成り立つ。
【００５２】
「チャンネル」は、各ノズルを識別する識別子であり、本実施例においては、各ノズルを識別する番号１〜ｚである。各識別番号１〜ｚに対応させて、第１〜第５ランクのいずれかが設定されている。なお第６ランクは、不吐出の場合などの特別な場合に対応しており、識別番号１〜ｚに第６ランクは設定されない。
【００５３】
電圧の設定方法は、例えばコントローラ７が第１テーブル１ｄ及び第２テーブル２ｄを参照して実行する。当該方法において、コントローラ７は、合成テーブル７ａ（図９参照）を作成する。さらにコントローラ７は、作成した合成テーブル７ａに従って第１テーブル１ｄ及び第２テーブル２ｄを更新する。なお外部装置９がインタフェースを介して第１記憶部１ｃ及び第２記憶部２ｃにアクセスし、第１テーブル１ｄ及び第２テーブル２ｄを参照して、合成テーブルを作成し、第１テーブル１ｄ及び第２テーブル２ｄを更新してもよい。
【００５４】
図７及び図８は、電圧の設定方法を説明するフローチャート、図９は、合成テーブル７ａの一例を示す概念図、図１０は、電圧の設定方法の実行後における第１記憶部１ｃに記憶された第１テーブル１ｄ、及び第２記憶部２ｃに記憶された第２テーブル２ｄの一例を示す概念図である。
【００５５】
図６に示す第１テーブル１ｄ及び第２テーブル２ｄを使用して、コントローラ７が実行する電圧の設定方法を実行する場合について説明する。なお、前述したように、当該電源の設定方法は、外部装置９が実行してもよい。図７に示すように、まず、コントローラ７は、第１テーブル１ｄ及び第２テーブル２ｄを参照して、各ランクのうち、最もチャンネル数が多いランクを決定し、当該ランクの電圧値を決定する（Ｓ１）。
【００５６】
ステップＳ１において、コントローラ７は、第１テーブル１ｄから第１ランク〜第６ランクそれぞれのチャンネル数（駆動素子数）を計測し、最もチャンネル数の多いランクを選択する。また第２テーブル２ｄから第１ランク〜第６ランクそれぞれのチャンネル数を計測し、最もチャンネル数の多いランクを選択する。例えば、第１テーブル１ｄ及び第２テーブル２ｄのいずれにおいても、第１ランクのチャンネル数は１８０であり、第２ランクのチャンネル数は４２０であり、第３ランクのチャンネル数は５４０であり、第４ランクのチャンネル数は３４０であり、第５ランクのチャンネル数は１８０である。この場合、最多チャンネル数はランク３の５４０であり、コントローラ７はランク３を最もチャンネル数の多いランクとして選択する。ここでは、第１テーブル１ｄの最多チャンネル数を優先し、電圧値Ｘ（３）を最多チャンネル数の電圧値に決定する。なお第２テーブル２ｄの電圧値Ｙ（３）を最多チャンネル数の電圧値に決定してもよい。
【００５７】
いくつかのヘッドについて、横軸がランクを示し、縦軸がチャンネル数を示すグラフを作成した場合、チャンネル数の分布は正規分布となる。これは一般的なヘッドの傾向を表す。本実施例では、チャンネルの各識別番号１〜ｚに、ランク１〜５のいずれかが設定され、ランク３が中央値である。したがって、ランク３に対応するチャンネル数が最も多くなり易い。
【００５８】
次に、決定された電圧値が記憶されたテーブルにおいて、即ち第１テーブル１ｄにおいて、最多チャンネル数のランクよりも小さく、且つチャンネル数が最多チャンネル数の次に多いランクｋの電圧値Ｘ（ｋ）をコントローラ７は選択する（Ｓ２）。図６の場合、電圧値Ｘ（２）を選択する。次に、選択された電圧値のランクｋが２以上であるか否かコントローラ７は判定し（Ｓ３）、電圧値のランクｋが２以上である場合（Ｓ３：ＹＥＳ）、選択された電圧値Ｘ（ｋ）と、電圧値Ｘ（ｋ）と同ランクの第２テーブル２ｄの電圧値Ｙ（ｋ）との差分の絶対値Ａをコントローラ７は演算する（Ｓ４）。図６の場合、ｋ＝２であるので、電圧値Ｘ（２）と電圧値Ｙ（２）との差分の絶対値Ａをコントローラ７は演算する。以下、差分の絶対値Ａを差分Ａとも称する。
【００５９】
次に電圧値Ｘ（ｋ）と、電圧値Ｘ（ｋ）のランクより一つ少ないランクの電圧値Ｘ（ｋ−１）との差分の絶対値Ｂをコントローラ７は演算する（Ｓ５）。以下、差分の絶対値Ｂを差分Ｂとも称する。図６の場合、電圧値Ｘ（２）と電圧値Ｘ（１）との差分をコントローラ７は演算する。そして差分Ａが差分Ｂ以下であるか否かコントローラ７は判定し（Ｓ６）、差分Ａが差分Ｂ以下である場合（Ｓ６：ＹＥＳ）、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）を合成し、電圧値Ｘ（ｋ−１）及び電圧値Ｙ（ｋ−１）を合成する（Ｓ７）。
【００６０】
差分Ａが差分Ｂ以下である場合、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差は充分に小さいと考えられる。換言すれば、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の近似性は高いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化しても、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００６１】
一般的なヘッドの傾向として、例えば、第１ヘッド１の電圧値Ｘ（ｋ）と電圧値Ｘ（ｋ−１）との差分は、第２ヘッド２の電圧値Ｙ（ｋ）と電圧値Ｙ（ｋ−１）との差分と略同じになることが多い。このため、第１テーブル１ｄにおいて、隣接する二つのランクに対応する電圧値Ｘ（ｎ）の差分と、第２テーブル２ｄにおいて、隣接する二つのランクに対応する電圧値Ｙ（ｎ）の差分とが、略同じ大きさになるように、電圧値Ｘ（ｎ）、Ｙ（ｎ）は設定される。即ち、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ−１）の差分と、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ−１）との差分とは、略同じ大きさである。故に、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差が充分に小さい場合、電圧値Ｘ（ｋ−１）及び電圧値Ｙ（ｋ−１）の差も充分に小さく、電圧値Ｘ（ｋ−１）及び電圧値Ｙ（ｋ−１）の近似性も高いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化することに加えて、電圧値Ｘ（ｋ−１）及び電圧値Ｙ（ｋ−１）の値を共通化しても、電圧値Ｘ（ｋ−１）及び電圧値Ｙ（ｋ−１）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００６２】
電圧値Ｘ（ｋ）と電圧値Ｙ（ｋ）の合成は、例えば以下の式によって実行される。
（電圧値Ｘ（ｋ）＊電圧値Ｘ（ｋ）のチャンネル数＋電圧値Ｙ（ｋ）＊電圧値Ｙ（ｋ）のチャンネル数）／（電圧値Ｘ（ｋ）のチャンネル数＋＊電圧値Ｙ（ｋ）のチャンネル数）。
【００６３】
図６の場合、｜電圧値Ｘ（２）−電圧値Ｙ（２）｜＝０．５＜｜電圧値Ｘ（２）−電圧値Ｘ（１）｜＝１なので、電圧値Ｘ（２）及び電圧値Ｙ（２）をコントローラ７は合成する。具体的には、（２２＊４２０＋２２．５＊４２０）／（４２０＋４２０）をコントローラ７は演算し、合成後の値として２２．２５を取得する。２２．２５は電圧値Ｘ（２）及び電圧値Ｙ（２）の共通の値となり、平均電圧値Ａｘｙ（ｋ）に対応する。また電圧値Ｘ（１）及び電圧値Ｙ（１）をコントローラ７は合成する。具体的には、（２１＊１８０＋２１．５＊１８０）／（１８０＋１８０）をコントローラ７は演算し、合成後の値として２１．２５を取得する。２１．２５は電圧値Ｘ（１）及び電圧値Ｙ（１）の共通の値となり、平均電圧値Ａｘｙ（ｋ−１）に対応する。
【００６４】
そしてコントローラ７はランクｋ−１が３以上であるか否か判定し（Ｓ９）、ランクｋ−１が３以上である場合（Ｓ９：ＹＥＳ）、ランクｋを二つ小さくして（Ｓ１０）、Ｓ４にステップを戻す。ランクｋ−１が３以上でない場合（Ｓ９：ＮＯ）、コントローラ７は最多チャンネル数の電圧値を抽出する（Ｓ１１）。図６の場合、コントローラ７は電圧値Ｘ（３）及び電圧値Ｙ（３）を抽出する。Ｓ３において、電圧値のランクｋが２以上でない場合（Ｓ３：ＮＯ）、即ちランクｋがランク１である場合、コントローラ７はＳ１１に処理を進める。ランクｋがランク１である場合、ランク０は存在しないので、Ｓ５にて差分Ｂを演算することができない。そのため、コントローラ７はＳ４〜Ｓ１０を実行することなく、Ｓ１１に処理を進める。なおＳ５にて演算される差分Ｂに代えて、予め所定値を設定した場合には、コントローラ７はＳ２の後、Ｓ３をスキップし、Ｓ６において差分Ａと前記所定値とを比較してもよい。
【００６５】
次に、Ｓ１にて決定された電圧値が記憶されたテーブルにおいて、即ち第１テーブル１ｄにおいて、最多チャンネル数のランクよりも大きく、且つチャンネル数が最多チャンネル数の次に多いランクｋの電圧値Ｘ（ｋ）をコントローラ７は選択する（Ｓ１２）。図６の場合、コントローラ７は電圧値Ｘ（４）を選択する。次に、選択された電圧値のランクｋが、「ｋｍａｘ−２」以下であるか否か判定する（Ｓ１３）。ｋｍａｘは最大ランクである。最大ランクは最も数字の大きいランクを示し、図６の場合、ｋｍａｘは６である。電圧値のランクｋがｋｍａｘ−２以下である場合（Ｓ１３：ＹＥＳ）、選択された電圧値Ｘ（ｋ）と、電圧値Ｘ（ｋ）と同ランクの第２テーブル２ｄの電圧値Ｙ（ｋ）との差分の絶対値Ｃをコントローラ７は演算する（Ｓ１４）。図６の場合、ｋｍａｘは６であり、選択された電圧値のランクｋが４であるので、コントローラ７は電圧値Ｘ（２）と電圧値Ｙ（２）との差分の絶対値Ｃを演算する。以下、差分の絶対値Ｃを差分Ｃとも称する。
【００６６】
次に電圧値Ｘ（ｋ）と、電圧値Ｘ（ｋ）のランクより一つ多いランクの電圧値Ｘ（ｋ＋１）との差分の絶対値Ｄをコントローラ７は演算する（Ｓ１５）。以下、差分の絶対値Ｄを差分Ｄとも称する。図６の場合、電圧値Ｘ（４）と電圧値Ｘ（５）との差分をコントローラ７は演算する。そしてコントローラ７は差分Ｃが差分Ｄ以下であるか否か判定し（Ｓ１６）、差分Ｃが差分Ｄ以下である場合（Ｓ１６：ＹＥＳ）、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）を合成し、電圧値Ｘ（ｋ＋１）及び電圧値Ｙ（ｋ＋１）を合成する（Ｓ１７）。
【００６７】
一般的なヘッドの傾向として、第１ヘッド１の電圧値Ｘ（ｋ）と電圧値Ｘ（ｋ＋１）との差分は、第２ヘッド２の電圧値Ｙ（ｋ）と電圧値Ｙ（ｋ＋１）との差分と略同じになることが多い。差分Ｃが差分Ｄ以下である場合、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差は充分に小さいと考えられ、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の近似性は高いと考えられる。同様に電圧値Ｘ（ｋ＋１）及び電圧値Ｙ（ｋ＋１）の近似性も高いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化しても、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。また電圧値Ｘ（ｋ＋１）及び電圧値Ｙ（ｋ＋１）の値を共通化しても、電圧値Ｘ（ｋ＋１）及び電圧値Ｙ（ｋ＋１）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００６８】
図６の場合、｜電圧値Ｘ（４）−電圧値Ｙ（４）｜＝０．５＜｜電圧値Ｘ（４）−電圧値Ｘ（５）｜＝１なので、コントローラ７は電圧値Ｘ（４）及び電圧値Ｙ（４）を合成する。具体的には、前述した式に基づいて、（２４＊３６０＋２４．５＊３６０）／（３６０＋３６０）をコントローラ７は演算し、合成後の値として２４．２５を取得する。２４．２５は電圧値Ｘ（４）及び電圧値Ｙ（４）の共通の値となり、Ａｘｙ（ｋ＋１）に対応する。また電圧値Ｘ（５）及び電圧値Ｙ（５）を合成する。具体的には、（２５＊１８０＋２５．５＊１８０）／（１８０＋１８０）をコントローラ７は演算し、合成後の値として２５．２５を取得する。２５．２５は電圧値Ｘ（５）及び電圧値Ｙ（５）の共通の値となる。
【００６９】
そしてコントローラ７は、ランクｋ＋１が「ｋｍａｘ−３」以下であるか否か判定し（Ｓ１９）、ランクｋ＋１がｋｍａｘ−３以下である場合（Ｓ１９：ＹＥＳ）、ランクｋを二つ大きくして（Ｓ２０）、Ｓ１４にステップを戻す。ランクｋ＋１がｋｍａｘ−３以下でない場合（Ｓ１９：ＮＯ）、コントローラ７は最大電圧値を選択する（Ｓ２１）。具体的には、第１テーブル１ｄの最大電圧値と、第２テーブル２ｄの最大電圧値とを比較し、より大きい値を選択する。図６の場合、電圧値Ｙ（６）は２６．５であり、電圧値Ｘ（６）は２６なので、コントローラ７は最大電圧値として電圧値Ｙ（６）を選択する。
【００７０】
そして、コントローラ７は、製作される複数の電源回路に各電圧値を割り当てる（Ｓ２２）。図６の場合、Ｓ７にて合成した電圧値、Ｓ１１にて抽出した最多チャンネル数の電圧値、Ｓ１７にて合成した電圧値及びＳ２１にて選択した最大電圧値を、コントローラ７は複数の電源回路に割り当てる。詳細に説明すると、コントローラ７は、図９の合成テーブル７ａに示すように、Ｓ７にて合成した電圧値２１．２５を第１ランクの電源回路２１に割り当て、合成した２２．２５を第２ランクの電源回路２２に割り当てる。そして、コントローラ７は、Ｓ１１にて抽出した電圧値Ｘ（３）、即ち２３を第３ランクの電源回路２３に割り当て、抽出した電圧値Ｙ（３）、即ち２３．５を第４ランクの電源回路２４に割り当てる。またコントローラ７は、Ｓ１７にて合成した電圧値２４．２５を第５ランクの電源回路２５に割り当て、合成した電圧値２５．２５を第６ランクの電源回路２６に割り当てる。またコントローラ７は、Ｓ２１にて選択した電圧値Ｙ（６）、即ち２６．５を第７ランクの電源回路２７に割り当てる。図９の各電源番号は、第１ランク〜第７ランクにそれぞれ対応する。また図９の各電源番号は、電源回路２１〜２７にそれぞれ対応する。
なおコントローラ７は、Ｓ２２の実行後、合成テーブル７ａのランク１〜６の中から、更に電圧差の最も小さい二つの電圧値を合成し、例えば、第３ランクの電圧値と、第４ランクの電圧値を合成し、電源回路の数を更に削減してもよい。
【００７１】
そして、コントローラ７は複数の電源回路に各ノズル１１を割り当てる（Ｓ２３）。詳細に説明すると、第１テーブル１ｄの電圧値Ｘ（１）に対応する１８０個のノズル１１と、第２テーブル２ｄの電圧値Ｙ（１）に対応する１８０個のノズル１１（合計３６０個のノズル１１）は、電源回路２１に割り当てられる。第１テーブル１ｄの電圧値Ｘ（２）に対応する４２０個のノズル１１と、第２テーブル２ｄの電圧値Ｙ（２）に対応する４２０個のノズル１１（合計８４０個のノズル１１）は、電源回路２２に割り当てられる。第１テーブル１ｄの電圧値Ｘ（３）に対応する５４０個のノズル１１は電源回路２３に割り当てられ、第２テーブル２ｄの電圧値Ｙ（３）に対応する５４０個のノズル１１は、電源回路２４に割り当てられる。第１テーブル１ｄの電圧値Ｘ（４）に対応する３６０個のノズル１１と、第２テーブル２ｄの電圧値Ｙ（４）に対応する３６０個のノズル１１（合計７２０個のノズル１１）は、電源回路２５に割り当てられる。第１テーブル１ｄの電圧値Ｘ（５）に対応する１８０個のノズル１１と、第２テーブル２ｄの電圧値Ｙ（５）に対応する１８０個のノズル１１（合計３６０個のノズル１１）は、電源回路２６に割り当てられる。
【００７２】
そして、コントローラ７は第１テーブル１ｄ及び第２テーブル２ｄの電圧値を更新し（Ｓ２４）、処理を終了する。具体的には、図１０に示すように、第１テーブル１ｄにおいて、第１ランクの電圧値Ｘ（１）は２１．２５に更新され、第２ランクの電圧値Ｘ（２）は２２．２５に更新され、第４ランクの電圧値Ｘ（４）は２４．２５に更新され、第５ランクの電圧値Ｘ（５）は２５．２５に更新され、第６ランクの電圧値Ｘ（６）は、２６．５に更新される。なお第３ランクの電圧値Ｘ（３）は更新されない（図６、図１０参照）。
【００７３】
また第２テーブル２ｄにおいて、第１ランクの電圧値Ｙ（１）は２１．２５に更新され、第２ランクの電圧値Ｙ（２）は２２．２５に更新され、第４ランクの電圧値Ｙ（４）は２４．２５に更新され、第５ランクの電圧値Ｙ（５）は２５．２５に更新される。なお第３ランク、第６ランクの電圧値Ｙ（３）、Ｙ（６）は更新されない（図６、図１０参照）。なおＳ１３にて、電圧値のランクｋがｋｍａｘ−２以下でない場合（Ｓ１３：ＮＯ）、例えば、ランクｋがランク５である場合、Ｓ１５において、電圧値Ｘ（６）は、Ｓ１５にて差分Ｄの演算に使用できないので、コントローラ７は処理を終了する。電圧値Ｘ（６）は、不吐出のノズル１１に対して印加することがあり、電圧値Ｘ（１）〜Ｘ（５）に比べて、非常に大きい値に設定されることが多く、差分Ｄの演算に使用する値としては不適当である。なおコントローラ７は、Ｓ１５にて演算される差分Ｄに代えて、適当な所定値を予め設定した場合には、Ｓ１２の後、Ｓ１３をスキップし、Ｓ１５において差分Ｃと前記所定値とを比較してもよい。
【００７４】
図１０において、ランクの欄の括弧付き符号は合成テーブル７ａのランク、即ち、電源回路２１〜２７を示す。第１テーブル１ｄにおいて、第１ランク〜第３ランクのノズル１１は、それぞれ、電源回路２１〜２３に接続され、第４ランク〜第６ランクのノズル１１は電源回路２５〜２７に接続されることを示す。第２テーブル２ｄにおいて、第１及び第２ランクのノズル１１は、それぞれ電源回路２１及び２２に接続されることを示し、第３ランク〜第６ランクのノズル１１は、それぞれ電源回路２４〜２７に接続されることを示す。このようにして、電源回路を製作する際、電源回路２１〜２７の個数及び出力電圧が決定された結果、図２に示すように、電源回路２１〜電源回路２７は、配線ＶＤＤ１〜ＶＤＤ６、ＨＶＤＤを介して、第１ヘッド１のドライバＩＣ１ｂ及び第２ヘッド２のドライバＩＣ２ｂに接続される。
【００７５】
以下、第１テーブル１ｄ及び第２テーブル２ｄに記憶された電圧値が、図６の電圧値とは異なる場合について、説明する。図１１は、電圧の設定方法の実行前における第１記憶部１ｃに記憶された第１テーブル１ｄ、及び第２記憶部２ｃに記憶された第２テーブル２ｄの他の例を示す概念図、図１２は、合成テーブル７ａの他の例を示す概念図、図１３は、電圧の設定方法の実行後における第１記憶部１ｃに記憶された第１テーブル１ｄ、及び第２記憶部２ｃに記憶された第２テーブル２ｄの他の例を示す概念図である。
【００７６】
図１１に示すように、第１テーブル１ｄにおいて、電圧値Ｘ（１）は２１．５、電圧値Ｘ（２）は２２、電圧値Ｘ（３）は２３、電圧値Ｘ（４）は２４、電圧値Ｘ（５）は２４．５、電圧値Ｘ（６）は２６である。第２テーブル２ｄにおいて、電圧値Ｙ（１）は２０．５、電圧値Ｙ（２）は２１、電圧値Ｙ（３）は２３．５、電圧値Ｙ（４）は２５、電圧値Ｙ（５）は２５．５、電圧値Ｙ（６）は２６．５である。
【００７７】
図１１に示す第１テーブル１ｄ及び第２テーブル２ｄを使用して、電圧の設定方法を実行する場合について説明する。図７に示すように、コントローラ７は、まず電圧値Ｘ（３）を最多チャンネル数の電圧値に決定し（Ｓ１）、電圧値Ｘ（２）を選択する（Ｓ２）。そして、Ｓ３を実行した後（Ｓ３：ＹＥＳ）、差分Ａ＝｜電圧値Ｘ（２）−電圧値Ｙ（２）｜をコントローラ７は演算し（Ｓ４）、差分Ｂ＝｜電圧値Ｘ（２）−電圧値Ｘ（１）｜をコントローラ７は演算する（Ｓ５）。そしてコントローラ７は、差分Ａが差分Ｂ以下であるか否か判定する（Ｓ６）。図１１に示す第１テーブル１ｄ及び第２テーブル２ｄを使用する場合、差分Ａ＝｜２２−２１｜＝１＞差分Ｂ＝｜２２−２１．５｜＝０．５であり（Ｓ６：ＮＯ）、コントローラ７は電圧値Ｘ（２）及び電圧値Ｘ（１）を合成し、電圧値Ｙ（２）及び電圧値Ｙ（１）を合成する（Ｓ８）。
【００７８】
差分Ａが差分Ｂ以下でない場合、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差は充分に小さいとは考えられない。換言すれば、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の近似性は低いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化した場合、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）に対応したノズル１１の吐出特性に与える影響は大きいと考えられる。電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化することは不適当と考えられる。
【００７９】
一方、差分Ｂは差分Ａ以下である。そのため、Ｘ（ｋ）及びＸ（ｋ−１）の差分は充分に小さく、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ−１）の近似性は高いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ−１）の値を共通化しても、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ−１）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００８０】
前述したように、一般的なヘッドの傾向として、第１ヘッド１の電圧値Ｘ（ｋ）と電圧値Ｘ（ｋ−１）との差分は、第２ヘッド２の電圧値Ｙ（ｋ）と電圧値Ｙ（ｋ−１）との差分と略同じになることが多い。このため、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ−１）についても同様に近似性は高いと考えられる。したがって、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ−１）の値を共通化しても、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ−１）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００８１】
電圧値Ｘ（ｋ）と電圧値Ｘ（ｋ−１）の合成は、例えば以下の式によって実行される。
（電圧値Ｘ（ｋ）＊電圧値Ｘ（ｋ）のチャンネル数＋電圧値Ｘ（ｋ−１）＊電圧値Ｘ（ｋ−１）のチャンネル数）／（電圧値Ｘ（ｋ）のチャンネル数＋＊電圧値Ｘ（ｋ−１）のチャンネル数）。
【００８２】
そのためコントローラ７は電圧値Ｘ（２）及び電圧値Ｘ（１）を合成する。具体的には、前述した式に基づいて、コントローラ７は、（２２＊４２０＋２１．５＊１８０）／（４２０＋１８０）を演算し、合成後の値として２１．８５を取得する。２１．８５は電圧値Ｘ（１）及び電圧値Ｘ（２）の共通の値となり、Ａｘ（ｋ）（ｋ−１）に対応する。またコントローラ７は、電圧値Ｙ（２）及び電圧値Ｙ（１）を合成する。具体的には、（２１＊４２０＋２０．５＊１８０）／（４２０＋１８０）をコントローラ７は演算し、合成後の値として２０．８５を取得する。２０．８５は電圧値Ｙ（１）及び電圧値Ｙ（２）の共通の値となり、Ａｙ（ｋ）（ｋ−１）に対応する。そしてコントローラ７はＳ９を実行し（Ｓ９：ＮＯ）、最多チャンネル数の電圧値として、電圧値Ｘ（３）及び電圧値Ｙ（３）を抽出する（Ｓ１１）。
【００８３】
次に、Ｓ１にて決定された電圧値が記憶されたテーブルにおいて、即ち第１テーブル１ｄにおいて、最多チャンネル数のランクよりも大きく、且つチャンネル数が最多チャンネル数の次に多い電圧値Ｘ（４）をコントローラ７は選択し（Ｓ１２）、Ｓ１３を実行し（Ｓ１３：ＹＥＳ）、選択された電圧値Ｘ（４）と、電圧値Ｘ（４）と同ランクの第２テーブル２ｄの電圧値Ｙ（４）との差分の絶対値Ｃを演算する（Ｓ１４）。次に電圧値Ｘ（４）と、電圧値Ｘ（４）のランクより一つ多いランクの電圧値Ｘ（５）との差分の絶対値Ｄをコントローラ７は演算する（Ｓ１５）。そしてコントローラ７は、差分Ｃが差分Ｄ以下であるか否か判定する（Ｓ１６）。
【００８４】
差分Ｃ＝｜２４−２５｜＝１であり、差分Ｄ＝｜２４−２４．５｜＝０．５であり、差分Ｃ＞差分Ｄである（Ｓ１６：ＮＯ）。差分Ｃが差分Ｄ以下でない場合、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の差は充分に小さいとは考えられない。換言すれば、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の近似性は低いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化した場合、電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）に対応したノズル１１の吐出特性に与える影響は大きいと考えられる。電圧値Ｘ（ｋ）及び電圧値Ｙ（ｋ）の値を共通化することは不適当と考えられる。
【００８５】
一方、差分Ｄは差分Ｃ以下であるので、Ｘ（ｋ）及びＸ（ｋ＋１）の差分は充分に小さく、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ＋１）の近似性は高いと考えられる。したがって、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ＋１）の値を共通化しても、電圧値Ｘ（ｋ）及び電圧値Ｘ（ｋ＋１）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００８６】
前述したように、一般的なヘッドの傾向として、第１ヘッド１の電圧値Ｘ（ｋ）と電圧値Ｘ（ｋ＋１）との差分は、第２ヘッド２の電圧値Ｙ（ｋ）と電圧値Ｙ（ｋ＋１）との差分と略同じになることが多い。そのため、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ＋１）についても同様に近似性は高いと考えられる。したがって、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ＋１）の値を共通化しても、電圧値Ｙ（ｋ）及び電圧値Ｙ（ｋ＋１）に対応したノズル１１の吐出特性に与える影響は小さいと考えられる。
【００８７】
そのためコントローラ７は電圧値Ｘ（４）及び電圧値Ｘ（５）を合成する（Ｓ１８）。具体的には、コントローラ７は、前述した式に基づいて、（２４＊３６０＋２４．５＊１８０）／（３６０＋１８０）を演算し、合成後の値として２４．１７を取得する。２４．１７は電圧値Ｘ（４）及び電圧値Ｘ（５）の共通の値となり、Ａｘ（ｋ）（ｋ＋１）に対応する。またコントローラ７は電圧値Ｙ（４）及び電圧値Ｙ（５）を合成する（Ｓ１８）。具体的には、コントローラ７は、（２５＊３６０＋２５．５＊１８０）／（３６０＋１８０）を演算し、合成後の値として２５．１７を取得する。２５．１７は電圧値Ｙ（４）及び電圧値Ｙ（５）の共通の値となり、Ａｙ（ｋ）（ｋ＋１）に対応する。そしてコントローラ７はＳ１９を実行し（Ｓ１９：ＮＯ）、最大電圧値を選択する（Ｓ２１）。具体的には、コントローラ７は、第１テーブル１ｄの最大電圧値Ｘ（６）、２６と、第２テーブル２ｄの最大電圧値Ｙ（６）、２６．５とを比較し、より大きい値である電圧値Ｙ（６）を選択する。
【００８８】
そして、コントローラ７は、製作される複数の電源回路に各電圧値を割り当てる（Ｓ２２）。具体的には、Ｓ８にて合成した電圧値、Ｓ１１にて抽出した最多チャンネル数の電圧値、Ｓ１８にて合成した電圧値及びＳ２１にて選択した最大電圧値を、コントローラ７は複数の電源回路に割り当てる。詳細に説明すると、コントローラ７は、図１２の合成テーブル７ａに示すように、Ｓ８にて合成した電圧値２０．８５を第１ランクの電源回路２１に割り当て、合成した２１．８５を第２ランクの電源回路２２に割り当てる。そして、コントローラ７は、Ｓ１１にて抽出した電圧値Ｙ（３）、即ち２３．５を第４ランクの電源回路２４に割り当て、抽出した電圧値Ｘ（３）、即ち２３を第３ランクの電源回路２３に割り当てる。またコントローラ７は、Ｓ１８にて合成した電圧値２５．１７を第６ランクの電源回路２６に割り当て、合成した電圧値２４．１７を第５ランクの電源回路２５に割り当てる。またＳ２１にて選択した電圧値Ｙ（６）、即ち２６．５をコントローラ７は第７ランクの電源回路２７に割り当てる。図１２の各電源番号は、電源回路２１〜２７にそれぞれ対応する。図１２の各電源番号は、第１ランク〜第７ランクにそれぞれ対応する。
【００８９】
そして、コントローラ７は複数の電源回路に各ノズル１１を割り当てる（Ｓ２３）。詳細に説明すると、第２テーブル２ｄの電圧値Ｙ（）に対応する１８０個のノズル１１と、電圧値Ｙ（２）に対応する４２０個のノズル１１（合計６００個のノズル１１）は、電源回路２１に割り当てられる。第１テーブル１ｄの電圧値Ｘ（１）に対応する１８０個のノズル１１と、電圧値Ｘ（２）に対応する４２０個のノズル１１（合計６００個のノズル１１）は、電源回路２２に割り当てられる。第１テーブル１ｄの電圧値Ｘ（３）に対応する５４０個のノズル１１は電源回路２３に割り当てられる。第２テーブル２ｄの電圧値Ｙ（３）に対応する５４０個のノズル１１は電源回路２４に割り当てられる。第１テーブル１ｄの電圧値Ｘ（４）に対応する３６０個のノズル１１と、第１テーブル１ｄの電圧値Ｘ（５）に対応する１８０個のノズル１１（合計６００個のノズル１１）は、電源回路２５に割り当てられる。第２テーブル２ｄの電圧値Ｙ（４）に対応する３６０個のノズル１１と、電圧値Ｙ（５）に対応する１８０個のノズル１１（合計６００個のノズル１１）は、電源回路２６に割り当てられる。
【００９０】
そして、コントローラ７は、第１テーブル１ｄ及び第２テーブル２ｄの電圧値を更新し（Ｓ２４）、処理を終了する。具体的には、図１３に示すように、第１テーブル１ｄにおいて、第１ランクの電圧値Ｘ（１）は２１．８５に更新され、第２ランクの電圧値Ｘ（２）は２１．８５に更新され、第４ランクの電圧値Ｘ（４）は２４．１７に更新され、第５ランクの電圧値Ｘ（５）は２４．１７に更新される。第６ランクの電圧値Ｘ（６）は２６．５に更新される。なお第３ランクの電圧値Ｘ（３）は更新されない（図１１、図１３参照）。
【００９１】
また第２テーブル２ｄにおいて、第１ランクの電圧値Ｙ（１）は２０．８５に更新され、第２ランクの電圧値Ｙ（２）は２０．８５に更新され、第４ランクの電圧値Ｙ（４）は２５．１７に更新され、第５ランクの電圧値Ｙ（５）は２５．１７に更新される。なお第３ランクの電圧値Ｙ（３）及び第６ランクの電圧値Ｙ（６）は更新されない（図１１、図１３参照）。
【００９２】
図１３において、ランクの欄の括弧付き符号は合成テーブル７ａのランク、即ち、ノズル１１が接続される電源回路２１〜２７を示す。第１テーブル１ｄにおいて、第１ランク及び第２ランクのノズル１１は、電源回路２２に接続され、第３ランクのノズル１１は電源回路２３に接続され、第４ランク及び第５ランクのノズル１１は電源回路２５に接続されることを示す。第２テーブル２ｄにおいて、第１及び第２ランクのノズル１１は電源回路２１に接続されることを示し、第３ランクのノズル１１は電源回路２４に接続されることを示し、第４ランク及び第５ランクのノズル１１は電源回路２６に接続されることを示す。
【００９３】
図１４は、図１３に記載された第１テーブル１ｄ及び第２テーブル２ｄに基づいて設計された電源基板６、第１回路基板１ａ及び第２回路基板２ａなどを示すブロック図である。上述のように、電圧の設定方法が実行された結果、図１４に示すように、回路が設計される。即ち、ドライバＩＣ１ｂには、電源回路２２、電源回路２３、電源回路２５、及び電源回路２７が接続され、ドライバＩＣ２ｂには、電源回路２１、電源回路２４、電源回路２６、及び電源回路２７が接続される。
【００９４】
実施の形態に係る電圧の設定方法、演算装置、ヘッド装置及びヘッドユニットにあっては、第１記憶部１ｃに記憶された第ｋランクの電圧値Ｘ（ｋ）と、第２記憶部２ｃに記憶された第ｋランクの電圧値Ｙ（ｋ）が近似している場合、電圧値Ｘ（ｋ）及びＹ（ｋ）の平均電圧値によって、電圧値Ｘ（ｋ）及びＹ（ｋ）を更新する。電圧値Ｘ（ｋ）及びＹ（ｋ）が同じ値になるので、ノズルに電圧を印加する回路を共通にして、削減することができる。
【００９５】
実施の形態にあっては、記録媒体５が固定され、印刷装置が移動しているが、記録媒体５が搬送され、印刷装置が固定されていてもよい。
【００９６】
今回開示した実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。各実施例にて記載されている技術的特徴は互いに組み合わせることができ、本発明の範囲は、特許請求の範囲内での全ての変更及び特許請求の範囲と均等の範囲が含まれることが意図される。
【符号の説明】
【００９７】
１  第１ヘッド
１ａ  第１回路基板
１ｃ  第１記憶部
１ｅ  第１インタフェース
２  第２ヘッド
２ａ  第２回路基板
２ｃ  第２記憶部
２ｅ  第２インタフェース
４  制御装置
１１  ノズル
９  外部装置
２１〜２７  電源回路
【図１】
2020104389.tif 000003
【図２】
2020104389.tif 000004
【図３】
2020104389.tif 000005
【図４】
2020104389.tif 000006
【図５】
2020104389.tif 000007
【図６】
2020104389.tif 000008
【図７】
2020104389.tif 000009
【図８】
2020104389.tif 000010
【図９】
2020104389.tif 000011
【図１０】
2020104389.tif 000012
【図１１】
2020104389.tif 000013
【図１２】
2020104389.tif 000014
【図１３】
2020104389.tif 000015
【図１４】
2020104389.tif 000016