(57)【要約】【課題】パッケージからＭＥＭＳ素子に加わる応力を可及的に低減したＭＥＭＳデバイスを提供する。【解決手段】可撓性を有するフィルム基板３にＭＥＭＳ素子２を実装し、フィルム基板３を、パッケージ４の内部に実装し、パッケージ４からＭＥＭＳ素子２に作用する応力を、可撓性を有するフィルム基板３によって緩和している。【選択図】図１
2020104229.tif 000002
【特許請求の範囲】
【請求項１】
ＭＥＭＳ素子が実装された可撓性を有するフィルム基板が、パッケージの内部に実装されている、
ことを特徴とするＭＥＭＳデバイス。
【請求項２】
前記フィルム基板の一方の面が、前記パッケージの内面に実装され、前記フィルム基板の他方の面に、前記ＭＥＭＳ素子が実装されている、
請求項１に記載のＭＥＭＳデバイス。
【請求項３】
前記パッケージの前記内面の接続電極が、前記フィルム基板の前記一方の面の接続部に電気的に接続され、前記ＭＥＭＳ素子の電極が、前記フィルム基板の前記他方の面の接続部に電気的に接続され、
前記フィルム基板の両面の前記接続部が、導電路を介して電気的に接続されている、
請求項２に記載のＭＥＭＳデバイス。
【請求項４】
前記導電路は、前記フィルム基板を厚み方向に貫通する貫通導電部を有する、
請求項３に記載のＭＥＭＳデバイス。
【請求項５】
前記パッケージの内面の前記接続電極と前記フィルム基板の前記一方の面の前記接続部との接続位置が、平面視で前記ＭＥＭＳ素子に重ならないように配置されている、
請求項３または４に記載のＭＥＭＳデバイス。
【請求項６】
前記パッケージは、前記接続電極が形成されたベースと、該ベースに接合されるカバーとを有し、前記ベースと前記カバーとの間の収納部内に、前記ＭＥＭＳ素子及び前記フィルム基板が気密に封止されている、
請求項３ないし５のいずれか一項に記載のＭＥＭＳデバイス。
【請求項７】
前記ベースが、セラミック材料からなる、
請求項６に記載のＭＥＭＳデバイス。
【請求項８】
前記収納部内に、集積回路素子が気密に封止されている、
請求項６または７に記載のＭＥＭＳデバイス。
【請求項９】
前記ベースは、前記カバーが接合される面とは反対側の面に凹部を有し、該凹部内に、集積回路素子が収納されている、
請求項６または７に記載のＭＥＭＳデバイス。
【請求項１０】
前記パッケージは、前記接続電極が形成された第１ベースと、該第１ベースに接合されるカバーと、凹部が形成された第２ベースとを有し、前記第１ベースと前記カバーとの間の収納部内に、前記ＭＥＭＳ素子及び前記フィルム基板が気密に封止され、
前記凹部に集積回路素子が収納された前記第２ベースが、前記第１ベースに、電気的及び機械的に接合されている、
請求項３ないし５のいずれか一項に記載のＭＥＭＳデバイス。
【請求項１１】
前記第１ベースが、セラミック材料からなる、
請求項１０に記載のＭＥＭＳデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシニング技術などを利用して形成されるＭＥＭＳ（micro electro mechanical systems）デバイスに関する。
【背景技術】
【０００２】
従来から、マイクロマシニング技術などを利用して形成されるＭＥＭＳデバイスとして、例えば、ＭＥＭＳ共振子、マイクロフォン、各種センサなどが広く知られている。
【０００３】
例えば、特許文献１には、ＭＥＭＳ素子をパッケージに搭載したＭＥＭＳデバイスが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１７−７０５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
上記特許文献１のＭＥＭＳデバイスでは、ＭＥＭＳ素子の上面とパッケージの電極パッドとがボンディングワイヤで電気的に接続される一方、ＭＥＭＳ素子の下面が、パッケージの内底面に接着剤によって接合されている。
【０００６】
このようにＭＥＭＳ素子が、パッケージの内底面に直接接合されているので、当該ＭＥＭＳデバイスが実装される回路基板からの外部応力等が、パッケージの内底面からＭＥＭＳ素子に伝わることになる。特に高精度が要求される用途では、パッケージからＭＥＭＳ素子に加わる応力の影響を無視できなくなる。
【０００７】
例えば、ＭＥＭＳ素子が、ＭＥＭＳ共振子（ＭＥＭＳレゾネータ）である場合には、上記の応力によって、ＭＥＭＳ共振子に歪みが生じ、周波数の変動が生じる。
【０００８】
本発明は、上記のような点に鑑みて為されたものであって、パッケージからＭＥＭＳ素子に加わる応力を可及的に低減することを目的とする。
【課題を解決するための手段】
【０００９】
本発明では、上記目的を達成するために、次のように構成している。
【００１０】
すなわち、本発明のＭＥＭＳデバイスは、ＭＥＭＳ素子が実装された可撓性を有するフィルム基板が、パッケージの内部に実装されている。
【００１１】
本発明のＭＥＭＳデバイスによれば、ＭＥＭＳ素子がパッケージの内部に直接実装されるのではなく、可撓性を有するフィルム基板を介して実装されるので、パッケージからの応力が、ＭＥＭＳ素子に直接加わらず、可撓性を有するフィルム基板によって緩和され、低減される。
【００１２】
前記フィルム基板の一方の面が、前記パッケージの内面に実装され、前記フィルム基板の他方の面に、前記ＭＥＭＳ素子が実装されるのが好ましい。
【００１３】
上記構成によれば、パッケージの内面に、フィルム基板、その上にＭＥＭＳ素子を配置する構成となり、パッケージの内面とＭＥＭＳ素子との間には、可撓性を有するフィルム基板が介在するので、パッケージの内面からの応力がＭＥＭＳ素子へ直接作用することがなく、フィルム基板によって緩和される。
【００１４】
前記パッケージの前記内面の接続電極が、前記フィルム基板の前記一方の面の接続部に電気的に接続され、前記ＭＥＭＳ素子の電極が、前記フィルム基板の前記他方の面の接続部に電気的に接続され、前記フィルム基板の両面の前記接続部が、導電路を介して電気的に接続されている。
【００１５】
上記構成によれば、フィルム基板の導電路を介してＭＥＭＳ素子の電極とパッケージ内面の接続電極とを電気的に接続することができる。
【００１６】
前記導電路は、前記フィルム基板を厚み方向に貫通する貫通導電部を有する。
【００１７】
上記構成によれば、導電路は、貫通導電部によって、フィルム基板の表裏面を導通することができる。
【００１８】
前記パッケージの内面の前記接続電極と前記フィルム基板の前記一方の面の前記接続部との接続位置が、平面視で前記ＭＥＭＳ素子に重ならないように配置されている。
【００１９】
上記構成によれば、フィルム基板の接続部とパッケージの内面の接続電極との接続位置が、平面視でＭＥＭＳ素子に重ならないように配置されている、すなわち、フィルム基板とパッケージの内面との接続位置が、ＭＥＭＳ素子から離れた位置にあるので、パッケージの内面からフィルム基板を介してＭＥＭＳ素子に作用する応力を一層低減することができる。
【００２０】
前記パッケージは、前記接続電極が形成されたベースと、該ベースに接合されるカバーとを有し、前記ベースと前記カバーとの間の収納部内に、前記ＭＥＭＳ素子及び前記フィルム基板が気密に封止されているのが好ましい。
【００２１】
前記ベースは、硬度が高く、耐熱性及び耐腐食性等に優れたセラミック材料からなるのが好ましい。
【００２２】
前記収納部内に、集積回路素子を気密に封止してもよい。
【００２３】
上記構成によれば、ＭＥＭＳ素子及び集積回路素子を選択することによって、種々の機能を有するＭＥＭＳデバイスを構成することができる。
【００２４】
前記ベースは、前記カバーが接合される面とは反対側の面に凹部を有し、該凹部内に、集積回路素子が収納されていてもよい。
【００２５】
上記構成によれば、ベースは両面に凹部を有する断面Ｈ型であるので、フィルム基板に実装されたＭＥＭＳ素子と集積回路素子とを別の空間に収納することができる。
【００２６】
前記パッケージは、前記接続電極が形成された第１ベースと、該第１ベースに接合されるカバーと、凹部が形成された第２ベースとを有し、前記第１ベースと前記カバーとの間の収納部内に、前記ＭＥＭＳ素子及び前記フィルム基板が気密に封止され、前記凹部に集積回路素子が収納された前記第２ベースが、前記第１ベースに、電気的及び機械的に接合されていてもよい。
【００２７】
上記構成によれば、フィルム基板に実装されたＭＥＭＳ素子と集積回路素子とを、各ベースの凹部にそれぞれ収納することができる。
【００２８】
前記第１ベースは、硬度が高く、耐熱性及び耐腐食性等に優れたセラミック材料からなるのが好ましい。
【発明の効果】
【００２９】
本発明によれば、ＭＥＭＳ素子がパッケージの内部に直接実装されるのではなく、可撓性を有するフィルム基板を介して実装されるので、パッケージからの応力が、ＭＥＭＳ素子に直接加わらず、可撓性を有するフィルム基板によって緩和され、低減される。これによって、ＭＥＭＳ素子が、例えば、ＭＥＭＳ共振子を含むＭＥＭＳ素子である場合には、ＭＥＭＳ共振子が応力によって歪むのを抑制することができ、周波数の変動を抑制することができる。
【図面の簡単な説明】
【００３０】
【図１】図１は本発明の一実施形態に係るＭＥＭＳデバイスの概略断面図である。
【図２】図２は図１のＭＥＭＳデバイスのリッドを外した状態の平面図である。
【図３】図３は図１のベースの平面図である。
【図４】図４は図１のフィルム基板の平面図である。
【図５】図５は本発明の他の実施形態の図１に対応する概略断面図である。
【図６】図６は本発明の更に他の実施形態の図１に対応する概略断面図である。
【図７】図７は本発明の他の実施形態の図１に対応する概略断面図である。
【図８】図８は本発明の更に他の実施形態の図１に対応する概略断面図である。
【図９】図９は本発明の他の実施形態の図１に対応する概略断面図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００３２】
（実施形態１）
図１は、本発明の一実施形態に係るＭＥＭＳデバイスの概略断面図であり、図２は、図１のＭＥＭＳデバイスのリッドを外した状態の平面図である。
【００３３】
この実施形態のＭＥＭＳデバイス１は、ＭＥＭＳ素子２と、可撓性を有するフィルム基板３と、これらを収納して気密に封止するパッケージ４とを備えている。
【００３４】
この実施形態のＭＥＭＳデバイス１は、ＭＥＭＳ振動子であり、ＭＥＭＳ共振子（ＭＥＭＳレゾネータ）を含むＭＥＭＳ素子２を備えている。
【００３５】
パッケージ４は、上部が開口した収納凹部５を有し、該収納凹部５内にＭＥＭＳ素子２及びフィルム基板３を収納保持するベース６と、シールリング８を介してベース６に接合されて、収納凹部５を気密封止するカバーとしてのリッド７とを備えている。
【００３６】
ベース６は、平面視略矩形であり、アルミナ等のセラミック材料からなり、セラミックグリーンシートを積層して上部が開口した凹状に一体焼成して構成されている。ベース６の収納凹部５は、平面視略矩形であり、平坦な内底面を有している。
【００３７】
ＭＥＭＳ素子２は、ＭＥＭＳ技術を用いて製作された素子であり、Ｓｉ共振子（ＭＥＭＳレゾネータ）を含んでおり、可動部分が気密封止されている。この実施形態のＭＥＭＳ素子２は、酸化膜上にシリコン単結晶層を形成した構造のシリコンウェーハであるＳＯＩ（Silicon on Insulator)ウェーハを用いて製作されたものである。
【００３８】
ベース６の収納凹部５の内底面は平坦であって、この内底面には、図３の平面図に示されるように、複数（図３では４個）の接続電極９ａ〜９ｄが形成されている。
【００３９】
この実施形態では、収納凹部５の長辺方向（図３の左右方向）の一方側の２つの接続電極９ａ，９ｂが、ＭＥＭＳ振動子の入出力用電極であり、長辺方向の他方側の２つの接続電極９ｃ，９ｄが、共通（コモン）／ＧＮＤ（グランド）用の接続電極である。
【００４０】
ベース６の接続電極９ａ〜９ｄは、ベース６の内部に形成された図示しない導体配線パターンによって、ベース６の外底面に形成された外部接続端子（図示せず）に接続されている。
【００４１】
収納凹部５を気密に封止するリッド７は、例えばコバールなどの金属からなり、矩形の平板となっている。このリッド７は、コバールなどからなる封止材としての矩形環状のシールリング８によって、ベース６の開口の周縁部にシーム溶接などで接合され、パッケージ４の内部に気密な空間が形成される。この接合は、窒素ガス等の不活性ガス雰囲気中または真空雰囲気中で行われ、パッケージ４の内部の空間は、窒素ガス等の不活性ガスが封入または真空とされる。このようにシールリング８を備えているので、シールリングのない構成に比べて、パッケージ４が変形しにくいものとなる。
【００４２】
なお、リッド７には、上記した金属以外に、セラミックス、樹脂、あるいはガラスなどを用いることができ、例えばガラス製のリッドを用いた場合には、低融点ガラスを接合材として用いるなど、リッドの材料に応じて適宜に接合材を選定し、ベース６とリッド７との接合を行うことができる。
【００４３】
この実施形態では、当該ＭＥＭＳデバイス１が実装される回路基板からの外部応力等が、パッケージ４のベース６を介してＭＥＭＳ素子２に加わるのを低減するために、ＭＥＭＳ素子２は、可撓性を有するフィルム基板３に実装され、このフィルム基板３を、ベース６に実装している。
【００４４】
フィルム基板３は、図４の平面図に示されるように、平面視矩形の可撓性を有する基板であり、例えば、ポリイミド樹脂フィルムに、配線パターンが形成されて構成されている。なお、フィルム基板３の材料はポリイミド樹脂以外であってもよい。
【００４５】
フィルム基板３の表面には、導電路としての４つの配線パターン１０ａ〜１０ｄがそれぞれ形成されている。各配線パターン１０ａ〜１０ｄは、中央部の仮想線で示されるＭＥＭＳ素子２の４つの電極パッド（図示せず）にそれぞれ対応する一端部１０ａ１〜１０ｄ１と、矩形の４つの角部近傍の他端部１０ａ２〜１０ｄ２とに亘ってそれぞれ形成されている。
【００４６】
一方の短辺寄りの２つの配線パターン１０ａ，１０ｂは、各一端部１０ａ１，１０ｂ１から互いに平行に長辺方向に沿って一方の短辺へ向かって延び、更に、２つの角部近傍の他端部１０ａ２，１０ｂ２に向かって斜めに延びている。同様に、他方の短辺寄りの２つの配線パターン１０ｃ，１０ｄは、各一端部１０ｃ１，１０ｄ１から互いに平行に長辺方向に沿って他方の短辺へ向かって延び、更に、２つの角部近傍の他端部１０ｃ２，１０ｄ２に向かって斜めに延びている。
【００４７】
各配線パターン１０ａ〜１０ｄの４つの角部近傍の各他端部１０ａ２〜１０ｄ２は、フィルム基板３がベース６に実装されたときに、ベース６の内底面の接続電極９ａ〜９ｄにそれぞれ対応する位置となっている。これらの各他端部１０ａ２〜１０ｄ２は、円形に貫通されて、後述のように貫通導電部としての導電ビアを構成する。
【００４８】
この実施形態のＭＥＭＳデバイス１では、ＭＥＭＳ素子２は、フィルム基板３に実装されている。具体的には、ＭＥＭＳ素子２は、その下面の４つの電極パッドとフィルム基板３の４つの配線パターン１０ａ〜１０ｄの一端部１０ａ１〜１０ｄ１とが、半田バンプによってフリップチップ接続されている。
【００４９】
このＭＥＭＳ素子２が実装されたフィルム基板３が、ベース６に実装されている。具体的には、フィルム基板３は、その４つの配線パターン１０ａ〜１０ｄの他端部１０ａ２〜１０ｄ２の上下に貫通する導電ビア１１ａ〜１１ｄと、ベース６の内底面の接続電極９ａ〜９ｄとが、半田バンプ１２によってフリップチップ接続されている。この導電ビア１１ａ〜１１ｄは、例えば、導電性ペーストを用いたビアである。
【００５０】
なお、ＭＥＭＳ素子２とフィルム基板３との接続、及び、フィルム基板３とベース６との接続は、半田バンプに限らず、Ａｕバンプやメッキバンプなどであってもよい。
【００５１】
このように本実施形態のＭＥＭＳデバイス１では、ＭＥＭＳ素子２をベース６に直接実装するのではなく、ＭＥＭＳ素子２を、可撓性を有するフィルム基板３に実装し、このフィルム基板３をベース６の平坦な内底面に実装するので、ＭＥＭＳ素子２とベース６との間には、可撓性を有するフィルム基板３が介在することになる。
【００５２】
これによって、当該ＭＥＭＳデバイス１が実装される回路基板からの外部応力等がパッケージ４のベース６に加わった場合に、ベース６からＭＥＭＳ素子２に作用する応力が、可撓性を有するフィルム基板３によって緩和されるので、ＭＥＭＳ素子２に作用するベース６からの応力を低減することができる。
【００５３】
このようにベース６からＭＥＭＳ素子２に作用する応力が低減されるので、ＭＥＭＳ素子２のＭＥＭＳ共振子に歪みが生じるのを抑制することができ、これによって、ＭＥＭＳ振動子の周波数変動を抑制することができる。
【００５４】
また、可撓性を有する平面視矩形のフィルム基板３は、矩形の周辺部である４つの角部近傍の配線パターン１０ａ〜１０ｄの他端部１０ａ２〜１０ｄ２でベース６の接続電極９ａ〜９ｄに接続されるのに対して、ＭＥＭＳ素子２は、矩形の中央部である配線パターン１０ａ〜１０ｄの一端部１０ａ１〜１０ｄ１でフィルム基板３に接続される、すなわち、ＭＥＭＳ素子２は、フィルム基板３とベース６との接続位置から離れている。したがって、ベース６からのＭＥＭＳ素子２に作用する応力を、可撓性を有するフィルム基板３によって一層緩和することができる。
【００５５】
上記実施形態では、フィルム基板３の表面のみに配線パターン１０ａ〜１０ｄを形成したが、フィルム基板３の裏面にも配線パターンを形成してもよい。
【００５６】
この場合、例えば、フィルム基板３の表面には、上記一端部１０ａ１〜１０ｄから他端部１０ａ２〜１０ｄ２へ至る配線パターン１０ａ〜１０ｄの途中迄の配線パターンを形成し、フィルム基板３の裏面には、前記途中から他端部１０ａ２〜１０ｄ２へ至る残りの配線パターンを形成し、前記途中に導電ビアを形成して表裏の配線パターンを接続してもよい。
【００５７】
この構成によれば、上記実施形態のように、フィルム基板３の導電ビア１１ａ〜１１ｄの部分に半田バンプ１２を形成して、ベース６の接続電極９ａ〜９ｄに接続する必要がなく、フィルム基板３の配線パターンに半田パンプを形成して、ベース６の接続電極９ａ〜９ｄに接続すればよく、接続される箇所の平坦度が向上する。
【００５８】
（実施形態２）
図５は、本発明の他の実施形態のＭＥＭＳデバイス１1の概略断面図であり、上述の実施形態に対応する部分には、対応する参照符号を付す。
【００５９】
この実施形態のＭＥＭＳデバイス１1は、ＭＥＭＳ発振器であり、ベース６1の収納凹部５には、上記実施形態と同様に、ＭＥＭＳ共振子を含むＭＥＭＳ素子２を実装したフィルム基板３が実装されると共に、発振回路を含む集積回路素子としてのＩＣチップ１３が実装されている。
【００６０】
このＩＣチップ１３は、ＭＥＭＳ素子２と共に、発振回路を構成する。このＩＣチップ１３には、必要に応じてＰＬＬ回路や温度補償回路等を内蔵させてもよい。
【００６１】
ＩＣチップ１３は、その下面の周縁部の電極パッドが、ベース６の収納凹部５の内底面の接続電極に、半田バンプ１４によってフリップチップ接続されている。
【００６２】
ＭＥＭＳ素子２を実装したフィルム基板３とＩＣチップ１３とは、ベース６に形成された図示しない導体配線パターンによって接続されている。
【００６３】
この実施形態によれば、ベース６からＭＥＭＳ基板２に作用する応力が、可撓性を有するフィルム基板３によって緩和されるので、ＭＥＭＳ素子２に作用するベース６からの応力を低減することができる。このようにＭＥＭＳ素子２に作用する応力を低減できるので、ＭＥＭＳ共振子に応力による歪みが生じるのを抑制することができる。これによって、発振振周波数が温度に対して変化する、いわゆる周波数温度特性の本来の特性からの変動や、温度に対する周波数ヒステリシス特性が悪化するのを抑制することができる。
【００６４】
その他の構成は、上記実施形態１と同様である。
【００６５】
（その他の実施形態）
上記実施形態２では、ＭＥＭＳ共振子を含むＭＥＭＳ素子２を実装したフィルム基板３と、ＩＣチップ１３とを、同一の収納凹部５に収納したが、本発明の他の実施形態として、例えば、図６〜図９に示すように、別の空間に収納してもよい。
【００６６】
図６のＭＥＭＳデバイス１2は、ＭＥＭＳ発振器であり、ベース６2が、その上面に収納凹部５を有すると共に、下面にＩＣチップ１３を収納する凹部１５を有する断面形状が略Ｈ型のパッケージ構造である。
【００６７】
上記実施形態２と同様に、収納凹部５には、ＭＥＭＳ素子２を実装したフィルム基板３が実装される一方、ベース６2の下面の凹部１５には、ＩＣチップ１３が、フリップチップ実装されている。
【００６８】
下面の凹部１５内には、アンダーフィル樹脂を充填してもよい。
【００６９】
その他の構成は、上記実施形態２と同様である。
【００７０】
図７のＭＥＭＳデバイス１3は、ＭＥＭＳ発振器である。この実施形態では、ベース６3の一方の面には、収納凹部は形成されておらず、平坦面となっている。この平坦面には、接続電極が形成されており、ＭＥＭＳ素子２を実装したフィルム基板３が実装される。この平坦面は、カバーとしてのキャップ７3によって封止される。このキャップ７3は、深絞りによって形成されたものである。
【００７１】
このベース６3の他方の面には、凹部１５が形成されており、ＩＣチップ１３が、フリップチップ実装されている。
【００７２】
凹部１５内には、アンダーフィル樹脂を充填してもよい。
【００７３】
この実施形態によれば、フィルム基板３を、ベース６の平坦な上面に実装するので、フィルム基板３を、窪んだ収納凹部５内に実装するのに比べて、フィルム基板３の実装が容易となる。
【００７４】
その他の構成は、上記実施形態２と同様である。
【００７５】
図８のＭＥＭＳデバイス１4は、ＭＥＭＳ発振器であり、この実施形態のＭＥＭＳデバイス１4では、パッケージ４4は、第１ベース６4ａと第２ベース６4ｂとを備えている。第１ベース６4ａの一方の面には、上記実施形態１と同様に、収納凹部５が形成されて、ＭＥＭＳ素子２を実装したフィルム基板３が実装される。
【００７６】
第２ベース６4ｂの一方の面には、凹部１６が形成され、この凹部１６には、接続電極が形成されており、ＩＣチップ１３が、フリップチップ実装されている。
【００７７】
第１ベース６4ａの底面の外部端子と、第２ベース６4ｂの上面の接続端子とが、例えば、半田１７で電気的及び機械的に接合されている。
【００７８】
凹部１６内には、アンダーフィル樹脂を充填してもよい。
【００７９】
その他の構成は、上記実施形態２と同様である。
【００８０】
図９は、図８のＭＥＭＳデバイスにおいて、第１ベース６5ａに対して、第２ベース６5ｂを上下逆向きに接合した構成である。
【００８１】
その他の構成は、図８の実施形態と同様である。
【００８２】
本発明の更に他の実施形態として、ＭＥＭＳ発振器におけるＩＣチップ１３に代えて温度センサを実装し、温度センサ内蔵のＭＥＭＳ振動子としてもよい。
【００８３】
上記各実施形態では、ＭＥＭＳデバイスとして、ＭＥＭＳ振動子、ＭＥＭＳ発振器に適用したが、本発明はこれらに限らず、マイクロフォン、センサ、アクチュエータ等の他のＭＥＭＳデバイスに適用してもよい。
【符号の説明】
【００８４】
１，１1〜１5        ＭＥＭＳデバイス
２                   ＭＥＭＳ素子
３                  フィルム基板
４，４4，４5        パッケージ
５                  収納凹部
６，６1〜６5        ベース
６4ａ，６5ａ        第１ベース
６4ｂ，６5ｂ        第２ベース
７                  リッド
７3                 キャップ
９ａ〜９ｄ          接続電極
１０ａ〜１０ｄ      配線パターン
１１ａ〜１１ｄ      導電ビア
【図１】
2020104229.tif 000003
【図２】
2020104229.tif 000004
【図３】
2020104229.tif 000005
【図４】
2020104229.tif 000006
【図５】
2020104229.tif 000007
【図６】
2020104229.tif 000008
【図７】
2020104229.tif 000009
【図８】
2020104229.tif 000010
【図９】
2020104229.tif 000011