(57)【要約】【課題】単一の音声処理部によって、互いに非同期である複数系統のデジタル音声信号に含まれる複数の音声データに対する音声処理を可能にする。【解決手段】ＡＶレシーバー１０には、互いに非同期の第１系統デジタル音声信号及び第２系統デジタル音声信号が入力される。ＳＲＣ２２は、第１系統デジタル音声信号の第１クロック（ＬＲＣＫ１、ＢＣＫ１）及び第２系統デジタル音声信号の第２クロック（ＬＲＣＫ２、ＢＣＫ２）に基づいて、第２系統デジタル音声信号の第２音声データ（ＳＤＡＴＡ２）を第１クロックに同期した同期第２音声データ（ＳＤＡＴＡ２’）に変換する。ＤＳＰ２４は、第１系統デジタル音声信号及び同期第２音声データをあたかも単一系統のおデジタル音声信号とみなし、第１音声データ及び同期第２音声データに対して音声処理を実行する。【選択図】図１
2020005052.tif 000002
【特許請求の範囲】
【請求項１】
第１クロック及び前記第１クロックに同期した第１音声データを含む第１系統デジタル音声信号、及び、前記第１クロックとは非同期の第２クロック及び前記第２クロックに同期した第２音声データを含む第２系統デジタル音声信号を処理する音声処理装置であって、
前記第１クロック及び前記第２クロックに基づいて、前記第２音声データを前記第１クロックに同期した同期第２音声データに変換する変換部と、
前記第１系統デジタル音声信号、及び、前記同期第２音声データが入力され、前記第１音声データ及び前記同期第２音声データの音声処理を行う音声処理部と、
を備えることを特徴とする音声処理装置。
【請求項２】
クロックを出力するクロック出力部、
をさらに備え、
外部機器から入力された前記第１系統デジタル音声信号の入力が停止した場合に、前記クロック出力部からの前記クロックが前記第１クロックとして前記変換部に入力される、
ことを特徴とする請求項１に記載の音声処理装置。
【請求項３】
前記クロック出力部は、アナログ音声信号をデジタル音声信号に変換するＡＤコンバータであり、
前記音声処理装置は、
外部機器から入力されたデジタル音声信号と、前記ＡＤコンバータが出力したデジタル音声信号とのいずれかを、前記第１系統デジタル音声信号として選択する音声信号選択部、
をさらに備え、
前記音声信号選択部は、外部機器から入力されたデジタル音声信号の入力が停止した場合に、前記ＡＤコンバータが出力するクロックを前記第１クロックとして前記変換部に入力する、
ことを特徴とする請求項２に記載の音声処理装置。
【請求項４】
前記音声処理部は、前記第１系統デジタル音声信号のサンプリング周波数が変更された場合に、前記音声処理をしていない前記同期第２音声データの音量を徐々に減少させながら出力し、音量が徐々に減少していく前記音声処理をしていない前記同期第２音声データに、前記音声処理をしていない前記同期第２音声データの音量が０になった後、又は、０に移行する途中に、前記音声処理がされた前記同期第２音声データの音量を徐々に増大させながら加算して出力する、
ことを特徴とする請求項１から３のいずれか１項に記載の音声処理装置。
【請求項５】
前記第２系統デジタル音声信号が前記変換部及び前記音声処理部を経由して前記同期第２音声データが外部に出力される第１出力経路と、前記第２系統デジタル音声信号が前記変換部及び前記音声処理部を経由せずに前記第２音声データが外部に出力される第２出力経路とを切り替える出力経路切替部、
をさらに備えることを特徴とする請求項１から４のいずれか１項に記載の音声処理装置。
【請求項６】
前記音声処理部により音声処理された、前記第１音声データ又は前記第１音声データに基づく第１系統アナログ音声信号は、メインゾーンに出力され、
前記音声処理部により音声処理された、前記同期第２音声データ又は前記同期第２音声データに基づく第２系統アナログ音声信号は、メインゾーンとは異なるゾーンに対して出力される、
ことを特徴とする請求項１から５のいずれか１項に記載の音声処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、音声処理装置に関し、特に、複数系統の音声信号の出力が可能な音声処理装置に関する。
【背景技術】
【０００２】
従来、複数系統の音声信号の出力が可能な音声処理装置が知られている。例えば、第１ＢＤ（Blu-ray(登録商標) Disc）プレーヤーからの第１系統の音声信号、及び、第２ＢＤプレーヤーからの第２系統の音声信号が入力され、第１系統及び第２系統の音声信号をそれぞれ異なるスピーカー（例えば複数の空間（ゾーン）に設置された複数のスピーカー）に出力するＡＶレシーバーが知られている。
【０００３】
一方、音声処理装置は、例えばＤＳＰ（Digital Signal Processor）などの音声処理部を有しているのが一般的である。音声処理部においては、例えば、デコード処理あるいはポストプロセッシング処理などの音声処理が行われる。
【０００４】
例えば、特許文献１には、ＤＳＰを備えるＡＶアンプであって、２つのＢＤプレーヤーからの２系統の音声データのいずれかがＤＳＰに入力され、ＤＳＰが、入力された音声データに対して音声処理を行うＡＶアンプが開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特許第５４８８４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、音声処理部は、クロックに基づいて、当該クロックに同期した音声データの音声処理を行う。このようなクロックは、音声処理部に入力されるデジタル音声信号に含まれている。例えば、Ｉ２Ｓのデータ規格に準じたデジタル音声信号には、クロックとしてＬＲＣＫ、ＢＣＫ、ＭａｓｔｅｒＣｌｏｃｋ、当該クロックに同期した音声データとしてシリアルデータであるＳＤＡＴＡが含まれている。すなわち、音声処理部は、当該デジタル音声信号に含まれるクロックに基づいて、当該デジタル音声信号に含まれる音声データの処理を行う。
【０００７】
従来、音声処理部は、デジタル音声信号の入力系統が１つであり、すなわちクロックの入力系統が１つであった。したがって、音声処理部は、入力された１つのクロックに同期する単一系統の音声データのみが処理可能であって、互いに非同期である複数系統のデジタル音声信号を処理することができなかった。上述の特許文献１においても、ＡＶアンプには複数系統のデジタル音声信号が入力されているが、ＤＳＰには、当該複数のデジタル音声信号から選択された単一系統のデジタル音声信号が入力されている。
【０００８】
したがって、従来の音声処理装置においては、互いに非同期である複数系統のデジタル音声信号のうちの１系統のデジタル音声信号に対してしか音声処理部における音声処理を行うことができなかった。なお、複数系統のデジタル音声信号に対して音声処理を行うために、音声処理部を複数設けることも考えられるが、この手法だとコストアップ、あるいは、基板面積拡大による音声処理装置のサイズアップなどの問題が生じてしまう。
【０００９】
本発明の目的は、単一の音声処理部によって、互いに非同期である複数系統のデジタル音声信号に含まれる複数の音声データに対する音声処理を可能にすることにある。
【課題を解決するための手段】
【００１０】
本発明は、第１クロック及び前記第１クロックに同期した第１音声データを含む第１系統デジタル音声信号、及び、前記第１クロックとは非同期の第２クロック及び前記第２クロックに同期した第２音声データを含む第２系統デジタル音声信号を処理する音声処理装置であって、前記第１クロック及び前記第２クロックに基づいて、前記第２音声データを前記第１クロックに同期した同期第２音声データに変換する変換部と、前記第１系統デジタル音声信号、及び、前記同期第２音声データが入力され、前記第１音声データ及び前記同期第２音声データの音声処理を行う音声処理部と、を備えることを特徴とする音声処理装置である。
【００１１】
望ましくは、クロックを出力するクロック出力部、をさらに備え、外部機器から入力された前記第１系統デジタル音声信号の入力が停止した場合に、前記クロック出力部からの前記クロックが前記第１クロックとして前記変換部に入力される、ことを特徴とする。
【００１２】
望ましくは、前記クロック出力部は、アナログ音声信号をデジタル音声信号に変換するＡＤコンバータであり、前記音声処理装置は、外部機器から入力されたデジタル音声信号と、前記ＡＤコンバータが出力したデジタル音声信号とのいずれかを、前記第１系統デジタル音声信号として選択する音声信号選択部、をさらに備え、前記音声信号選択部は、外部機器から入力されたデジタル音声信号の入力が停止した場合に、前記ＡＤコンバータが出力するクロックを前記第１クロックとして前記変換部に入力する、ことを特徴とする。
【００１３】
望ましくは、前記音声処理部は、前記第１系統デジタル音声信号のサンプリング周波数が変更された場合に、前記音声処理をしていない前記同期第２音声データの音量を徐々に減少させながら出力し、音量が徐々に減少していく前記音声処理をしていない前記同期第２音声データに、前記音声処理をしていない前記同期第２音声データの音量が０になった後、又は、０に移行する途中に、前記音声処理がされた前記同期第２音声データの音量を徐々に増大させながら加算して出力する、ことを特徴とする。
【００１４】
望ましくは、前記第２系統デジタル音声信号が前記変換部及び前記音声処理部を経由して前記同期第２音声データが外部に出力される第１出力経路と、前記第２系統デジタル音声信号が前記変換部及び前記音声処理部を経由せずに前記第２音声データが外部に出力される第２出力経路とを切り替える出力経路切替部、をさらに備えることを特徴とする。
【００１５】
望ましくは、前記音声処理部により音声処理された、前記第１音声データ又は前記第１音声データに基づく第１系統アナログ音声信号は、メインゾーンに出力され、前記音声処理部により音声処理された、前記同期第２音声データ又は前記同期第２音声データに基づく第２系統アナログ音声信号は、メインゾーンとは異なるゾーンに対して出力される、ことを特徴とする。
【発明の効果】
【００１６】
本発明によれば、単一の音声処理部によって、互いに非同期である複数系統のデジタル音声信号に含まれる複数の音声データに対する音声処理を可能にすることができる。
【図面の簡単な説明】
【００１７】
【図１】本実施形態に係るＡＶレシーバーの構成概略図である。
【図２】ＳＲＣにて第２音声データ（ＳＤＡＴＡ２）が第１クロック（ＢＣＫ１）に同期した同期第２音声データ（ＳＤＡＴＡ２’）に変換される様子を示す概略図である。
【図３】本実施形態に係るＤＳＰの構成概略図である。
【図４】第１系統デジタル音声信号のサンプリングレートが変更されたときの同期第２音声データ（ＳＤＡＴＡ２’）のクロスフェード処理の結果を示す概念図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について説明する。
【００１９】
図１は、本実施形態に係る音声処理装置としてのＡＶレシーバー１０の構成概略図である。ＡＶレシーバー１０は、複数系統の音声信号の入力を受け付け、複数系統の音声信号を出力するものである。例えば、ＡＶレシーバー１０は、第１音源（例えばＢＤプレーヤー）から入力された第１系統の音声信号をメインゾーンに設置されたスピーカーへ出力し、第２音源（例えばＤＡＰ（Digital Audio Player））から入力された第２系統の音声信号をメインゾーンとは異なるゾーン２に設置されたスピーカーへ出力することができる。このように、ＡＶレシーバー１０はマルチゾーンへの出力が可能な音声処理装置である。なお、本実施形態では音声処理装置がＡＶレシーバー１０であるが、音声処理装置としては、以下に説明する機能を有している限りにおいて、どのような装置であってもよい。以下、ＡＶレシーバー１０の各部について説明する。
【００２０】
第１デジタル入力端子１２Ｄは、例えばＨＤＭＩ(登録商標) 端子、Ｓ／ＰＤＩＦ端子、あるいはワイヤレス受信機などを含んで構成される。第１デジタル入力端子１２Ｄには、外部機器から、クロック及び当該クロックに同期した音声データが入力される。本明細書では、クロックと、当該クロックに同期した音声データを合わせて「デジタル音声信号」と記載する。なお、本明細書において単に「音声信号」と記載する場合は、デジタル音声信号のみならず、アナログ音声信号も含まれる。ＡＶレシーバー１０内で処理されるデジタル音声信号はＩ２Ｓ規格に準じた信号である。
【００２１】
デジタル音声信号に含まれる音声データは、音声コンテンツを表すシリアルデータである。図１においては音声データはＳＤＡＴＡと記載されている。デジタル音声信号に含まれるクロックには、Ｌ（左）ｃｈとＲ（右）ｃｈを識別するための信号であるＬＲＣＫ、及び、音声データの取り込みタイミングを示す信号であるＢＣＫが含まれる。なお、クロックには、これらの他、デジタル音声信号の動作基準となるＭａｓｔｅｒＣｌｏｃｋが含まれるが、本明細書及び図面においてはＭａｓｔｅｒＣｌｏｃｋの記載は省略する。
【００２２】
第１デジタル入力端子１２Ｄに入力された音声データをＳＤＡＴＡａと、第１デジタル入力端子１２Ｄに入力されたクロックをＬＲＣＫａ、ＢＣＫａと記載する。
【００２３】
第１アナログ入力端子１２Ａは、例えばＲＣＡ端子などを含んで構成される。第１アナログ入力端子１２Ａには、外部機器からアナログ音声信号が入力される。本実施形態では、第１アナログ入力端子１２Ａには２ｃｈのアナログ音声信号が入力され、当該アナログ音声信号の左チャンネルをＬｃｈｂと、右チャンネルをＲｃｈｂと記載する。
【００２４】
ＡＤＣ１４は、ＡＤコンバータであり、第１アナログ入力端子１２Ａに入力されたアナログ音声信号をデジタル音声信号に変換する。具体的には、ＡＤＣ１４は、ＡＶレシーバー１０が有するクロック発振回路などから供給されるクロックに基づいて、アナログ音声信号（Ｌｃｈｂ、Ｒｃｈｂ）をデジタル音声信号に変換して出力する。ＡＤＣ１４が出力する音声データをＳＤＡＴＡｂと記載し、ＡＤＣ１４が出力するクロックをＬＲＣＫｂ、ＢＣＫｂと記載する。
【００２５】
本実施形態では、ＡＤＣ１４は、アナログ音声信号（Ｌｃｈｂ、Ｒｃｈｂ）の入力がないときであっても、クロック（ＬＲＣＫｂ、ＢＣＫｂ）を出力し続ける。
【００２６】
音声信号選択部としてのセレクタ１６は、第１デジタル入力端子１２Ｄに入力されたデジタル音声信号（ＳＤＡＴＡａ、ＬＲＣＫａ、ＢＣＫａ）と、ＡＤＣ１４が出力したデジタル音声信号（ＳＤＡＴＡｂ、ＬＲＣＫｂ、ＢＣＫｂ）とのいずれかを、後述のＤＳＰ２４に入力する第１系統デジタル音声信号として選択する。セレクタ１６は、ＡＶレシーバー１０の制御部（不図示）からの制御信号に基づいて第１系統デジタル音声信号を選択する。
【００２７】
例えば、セレクタ１６は、第１デジタル入力端子１２Ｄにデジタル音声信号が入力され第１アナログ入力端子１２Ａにアナログ音声信号の入力がない場合、第１デジタル入力端子１２Ｄに入力されたデジタル音声信号（ＳＤＡＴＡａ、ＬＲＣＫａ、ＢＣＫａ）を第１系統デジタル音声信号として選択する。一方、第１デジタル入力端子１２Ｄにデジタル音声信号の入力がなく第１アナログ入力端子１２Ａにアナログ音声信号が入力されている場合、ＡＤＣ１４が出力したデジタル音声信号（ＳＤＡＴＡｂ、ＬＲＣＫｂ、ＢＣＫｂ）を第１系統デジタル音声信号として選択する。また、セレクタ１６は、第１デジタル入力端子１２Ｄと第１アナログ入力端子１２Ａの両方に音声信号が入力されている場合は、第１デジタル入力端子１２Ｄに入力されたデジタル音声信号（ＳＤＡＴＡａ、ＬＲＣＫａ、ＢＣＫａ）を第１系統デジタル音声信号として選択する。
【００２８】
セレクタ１６の出力である、第１系統デジタル音声信号の音声データ（第１音声データ）をＳＤＡＴＡ１と記載し、第１系統デジタル音声信号のクロック（第１クロック）をＬＲＣＫ１、ＢＣＫ１と記載する。
【００２９】
第２デジタル入力端子１８Ｄは、第１デジタル入力端子１２Ｄ同様、例えばＨＤＭＩ端子、Ｓ／ＰＤＩＦ端子、あるいはワイヤレス受信機などを含んで構成される。第２デジタル入力端子１８Ｄには、第２系統デジタル音声信号が入力される。第２系統デジタル音声信号の音声データ（第２音声データ）をＳＤＡＴＡ２と記載し、第２系統デジタル音声信号のクロック（第２クロック）をＬＲＣＫ２、ＢＣＫ２と記載する。
【００３０】
本実施形態では、第１系統デジタル音声信号と第２系統デジタル音声信号とは非同期であるとする。具体的には、ＬＲＣＫ１とＬＲＣＫ２とが非同期であり、ＢＣＫ１とＢＣＫ２が非同期であり、それ故、ＳＤＡＴＡ１とＳＤＡＴＡ２とも非同期である。
【００３１】
ＡＶレシーバー１０としては、第２系統のアナログ音声信号が入力される第２アナログ入力端子、第２系統のアナログ音声信号をデジタル音声信号に変換するＡＤＣ、及び、第２デジタル入力端子１８Ｄに入力されたデジタル音声信号と、当該ＡＤＣが出力したデジタル音声信号とのいずれかを第２系統デジタル音声信号として選択するセレクタを有していてもよいが、図１においてはそれらの図示は省略されている。また、ＡＶレシーバー１０としては、第１及び第２系統の音声信号のみならず、３以上の系統の音声信号を入力可能となっていてもよい。
【００３２】
変換部としてのＳＲＣ２２はサンプリングレートコンバータであり、入力されたデジタル音声信号のサンプリングレート（サンプリング周波数）を変換する。本実施形態においては、ＳＲＣ２２には、第１系統デジタル音声信号の第１クロック（ＬＲＣＫ１、ＢＣＫ１）、及び、第２系統音声信号（すなわち第２音声データ（ＳＤＡＴＡ２）及び第２クロック（ＬＲＣＫ２ＢＣＫ２））が入力される。その上で、ＳＲＣ２２は、第１クロック及び第２クロックに基づいて、第２音声データを第１クロックに同期するように変換し、第１クロックに同期した同期第２音声データを出力する。図１では、同期第２音声データはＳＤＡＴＡ２’と記載されている。
【００３３】
図２に、ＳＲＣ２２において第２音声データ（ＳＤＡＴＡ２）が同期第２音声データ（ＳＤＡＴＡ２’）に変換され様子が示されている。図２（ａ）には、第２音声データ（ＳＤＡＴＡ２）、第２クロック（ＢＣＫ２）、及び第１クロック（ＢＣＫ１）のタイミングチャートが示されている。図２（ａ）に示した第２系統デジタル音声信号は、正しくは、「１０１０１０１０」を表すものである。ＳＤＡＴＡ２とＢＣＫ２とは同期しているため、当然ながらＢＣＫ２に基づいて（ＢＣＫ２の立ち上がりのタイミングで）ＳＤＡＴＡ２を取り込めば、正しく「１０１０１０１０」のデータを得ることができる。一方、ＳＤＡＴＡ２とＢＣＫ１は非同期であるため、ＢＣＫ１に基づいてＳＤＡＴＡ２を取り込むと「０１０１０１００」となってしまい、正しいデータを得ることができない。
【００３４】
まず、ＳＲＣ２２は、第１クロックと第２クロックに基づいて、第１系統デジタル音声信号と第２系統デジタル音声信号のサンプリングレートが異なると判定した場合には、第２系統デジタル音声信号のサンプリングレートを第１系統デジタル音声信号のサンプリングレートに合わせるように変換する。
【００３５】
さらに、ＳＲＣ２２は、第１クロックと第２クロックに基づいて、両クロックのタイミング差Δｔを算出する。例えば、図２（ａ）に示すように、ＳＲＣ２２は、ＢＣＫ１の立ち上がりタイミングとＢＣＫ２の立ち上がりタイミングを検出し、両タイミングの差をタイミング差Δｔとして算出する。そして、図２（ｂ）に示すように、ＳＲＣ２２は、ＳＤＡＴＡ２の位相をタイミング差Δｔ分遅らせる。
【００３６】
上述の処理によって、第２音声データ（ＳＤＡＴＡ２）が、第１クロックに同期した同期第２音声データ（ＤＡＴＡ２’）に変換される。同期第２音声データＳＤＡＴＡ２’はＤＳＰ２４に入力される。
【００３７】
音声処理部としてのＤＳＰ２４は、入力されたデジタル音声信号に対する音声処理を実行する。ＤＳＰ２４が実行する音声処理としては、デコード処理及びポストプロセッシング処理が含まれる。デコード処理は、Ｌｃｈ及びＲｃｈの２ｃｈ分のシリアルデータである音声データをマルチチャンネルに対応した複数ラインのデータに変換する処理である。ポストプロセッシング処理は、リスニングモードの設定などの音場処理、あるいは、イコライジング処理などである。本実施形態におけるＤＳＰ２４は、デコード処理により、入力されたデジタル音声信号を最大１１．１ｃｈで出力可能となっているが、ＤＳＰ２４が出力可能なチャンネル数はこれに限られるものではない。
【００３８】
ＤＳＰ２４の入力系統は１系統である。しかし、上述のように、本実施形態では、ＤＳＰ２４には、第１系統デジタル音声信号（第１音声データ（ＳＤＡＴＡ１）、第１クロック（ＬＲＣＫ１、ＢＣＫ１））、及び、第１クロックに同期した同期第２音声データ（ＳＤＡＴＡ２’）が入力される。したがって、ＤＳＰ２４としては、第１音声データと同期第２音声データとをあたかも単一系統のデジタル音声信号としてみなすことができ、ＤＳＰ２４は、第１音声データと第２音声データの両方に対して音声処理を行うことができる。
【００３９】
本実施形態においては、ＤＳＰ２４は、第１音声データ（ＳＤＡＴＡ１）に対してデコード処理を行うことにより、第１音声データを９．１ｃｈのマルチチャンネル音声データに変換して出力している。さらに、ＤＳＰ２４は上述のように最大１１．１ｃｈ出力可能であるから、ＤＳＰ２４は、同期第２音声データ（ＳＤＡＴＡ２’）を２ｃｈの音声データとして出力している。もちろん、ＤＳＰ２４は、第１音声データと同期第２音声データのチャンネル数の合計が出力可能なチャンネル数以下となる限りにおいて、第１音声データと同期第２音声データのチャンネル数の組み合わせを適宜選択して出力することができる。ＤＳＰ２４が出力する第１音声データ及び同期第２音声データのチャンネル数はユーザにより決定されてよい。
【００４０】
このように、ＤＳＰ２４は、単一系統のマルチチャンネルの音声データを出力するが、当該マルチチャンネルには、実質的に複数系統の音声データが含まれている。
【００４１】
ＤＳＰ２４が出力するマルチチャンネルの音声データのうち、９．１ｃｈ分を占める第１音声データ（Ｌ１／Ｒ１、Ｃ１／ＳＷ１、ＳＬ１／ＳＲ１、ＳＢＬ１／ＳＢＲ１、ＨＬ１／ＨＲ１）はＤＡＣ２６に入力され、２ｃｈ分を占める第２音声データ（Ｌ２／Ｒ２）はＤＡＣ２８に入力される。また、ＤＳＰ２４からは、第１クロック（ＬＲＣＫ１、ＢＣＫ１）がＤＡＣ２６及び２８の両方に出力される。
【００４２】
ＤＡＣ２６及び２８は、ＤＡコンバータである。ＤＡＣ２６は、第１クロック（ＬＲＣＫ１、ＢＣＫ１）に基づいて、デジタルデータである第１音声データを第１系統アナログ音声信号に変換する。第１系統アナログ音声信号は、その後、増幅回路などを経由して音声出力部（不図示）から出力される。本実施形態では、第１系統アナログ音声信号は、メインゾーン（ゾーン１）に配置されたスピーカーに対して出力される。なお、第１音声データは、デジタルデータのままメインゾーンに配置された他の音声処理装置に対して出力されてもよい。
【００４３】
同様に、ＤＡＣ２８は、第１クロック（ＬＲＣＫ１、ＢＣＫ１）に基づいて、デジタルデータである同期第２音声データを第２系統アナログ音声信号に変換する。第２系統アナログ音声信号は、その後、増幅回路などを経由して音声出力部（不図示）から出力される。本実施形態では、第２系統アナログ音声信号は、メインゾーンとは異なるゾーン２に配置されたスピーカーに対して出力される。なお、同期第２音声データも、デジタルデータのままゾーン２に配置された他の音声処理装置に対して出力されてもよい。
【００４４】
出力経路切替部としてのセレクタ３０は、ＤＳＰ２４からの第１クロック（ＬＲＣＫ１、ＢＣＫ１）と音声処理された第２音声データ（Ｌ２／Ｌ２）の第１信号セット、及び、第２デジタル入力端子１８Ｄからの第２クロック（ＬＲＣＫ２、ＢＣＫ２）と音声処理されていない第２音声データ（ＳＤＡＴＡ２）の第２信号セットが入力され、第１信号セットと第２信号セットのいずれかをＤＡＣ２８に出力する。セレクタ１６同様、セレクタ３０は、ＡＶレシーバー１０の制御部からの制御信号に基づいて、ＤＡＣ２８に出力する信号を選択する。例えば、制御部はユーザの指示に応じてセレクタ３０に制御信号を送信する。これにより、セレクタ３０はユーザの指示に応じてＤＡＣ２８に出力する信号を選択する。以下、セレクタ３０がＤＳＰ２４からの第１信号セットをＤＡＣ２８に出力するものとして説明する。
【００４５】
以上説明した通り、本実施形態に係るＡＶレシーバー１０においては、第１系統デジタル音声信号がＤＳＰ２４に入力され、第２系統デジタル音声信号の第２音声データは、第１クロックに同期するように変換された上でＤＳＰ２４に入力される。これにより、ＤＳＰ２４が複数系統の音声データに対して音声処理を行うことを可能にしている。
【００４６】
なお、ＡＶレシーバー１０が３系統以上の音声信号の入力及び出力が可能である場合、第３系統以降のデジタル音声信号にそれぞれ対応してＳＲＣ２２が設けられ、第３系統以降のデジタル音声信号に含まれる音声データも第１クロックに同期するように変換された上でＤＳＰ２４に入力される。これにより、ＤＳＰ２４は、３以上の複数系統の音声データも単一系統の音声信号とみなして処理可能となる。
【００４７】
本実施形態においては、ＳＲＣ２２は、第１クロックに基づいて第２音声データの変換処理を行う。したがって、第１デジタル入力端子１２Ｄから入力されたデジタル音声信号が第１系統デジタル音声信号として選択されており、当該第１系統デジタル音声信号に基づく第１系統の音声信号がメインゾーンに出力され、第２系統デジタル音声信号に基づく第２系統の音声信号がゾーン２に出力されている状態において、第１デジタル入力端子１２Ｄへのデジタル音声信号の入力が停止（すなわち第１系統デジタル音声信号が停止）すると、ＳＲＣ２２あるいはＤＳＰ２４への第１クロックの供給も停止してしまい、その結果として第２系統の音声信号が出力できなくなる。
【００４８】
上述のように、ＡＤＣ１４は、アナログ音声信号の入力がないときであっても、クロック（ＬＲＣＫｂ、ＢＣＫｂ）を出力し続ける。したがって、外部機器からの第１系統デジタル音声信号に基づく第１系統の音声信号がメインゾーンに出力され、第２系統デジタル音声信号に基づく第２系統の音声信号がゾーン２に出力されている状態において、第１系統デジタル音声信号が停止した場合に、セレクタ１６は、ＡＤＣ１４が出力するクロック（ＬＲＣＫｂ、ＢＣＫｂ）を選択してＬＲＣＫ１、ＢＣＫ１として出力し、ＳＲＣ２２及びＤＳＰ２４に入力する。これにより、外部機器からの第１系統デジタル音声信号が停止したとしても、第２系統の音声信号の出力を継続することができる。
【００４９】
このように、ＡＤＣ１４はクロック出力部としても機能する。なお、外部機器からの第１系統デジタル音声信号が停止した際に、第１クロックに相当するクロックをＳＲＣ２２及びＤＳＰ２４に供給できる限りにおいて、クロック出力部はＡＤＣ１４以外であってもよい。
【００５０】
また、ＤＳＰ２４に入力されているデジタル音声信号のサンプリングレートが変更された場合、ＤＳＰ２４内部（特に後述の信号処理部）の処理上、音が途切れてしまう場合がある。単一系統の音声信号の入出力を行う場合、ＤＳＰ２４に入力されているデジタル音声信号のサンプリングレートは、ユーザが当該単一系統の音声信号を出力している音源装置を操作することによって変更される（つまりユーザ操作に応じて変更される）ために、音が途切れてしまったとしてもユーザはそれほど気にならないと考えられる。
【００５１】
しかしながら、ＡＶレシーバー１０のように、複数系統の音声信号の入出力を行い、且つ、第１系統デジタル音声信号のサンプリングレートの変更に伴って同期第２音声データのサンプリングレートも変更される場合、メインゾーンにいるユーザが第１系統デジタル音声信号のサンプリングレートを変更した際に、ゾーン２に出力されている音声において音途切れが発生することになってしまう。これにより、ゾーン２にいるユーザにしてみれば、不意に音途切れが発生することとなり、問題となる。
【００５２】
以下、ＡＶレシーバー１０における上記問題に対する処理について説明する。まず、図３を参照しながら、ＤＳＰ２４の内部構造を説明する。図３には、ＤＳＰ２４のブロック部の一部分、特に、同期第２音声データ（ＳＤＡＴＡ２’）の処理経路が示されている。
【００５３】
信号処理部２４ａは、同期第２音声データに対して上述のデコード処理あるいはポストプロセッシング処理を行う。第１系統デジタル音声信号のサンプリングレートの変更に伴って同期第２音声データのサンプリングレートが変更された直後においては、信号処理部２４ａは安定的に音声処理を行うことができずに、音声処理された同期第２音声データにおいて音途切れが生じる場合がある。信号処理部２４ａにより音声処理された同期第２音声データはフェードイン処理部２４ｂに入力される。
【００５４】
フェードイン処理部２４ｂは、入力された音声データをフェードインさせる処理を行う。すなわち、フェードイン処理部２４ｂは、処理開始時点から、信号処理部２４ａにより音声処理された同期第２音声データの音量を徐々に増大させながら出力する。フェードイン処理部２４ｂがフェードイン処理を開始する処理開始時点はＤＳＰ２４が決定できる。フェードイン処理は所定の処理時間内において行われ、処理開始時点から当該処理時間経過後は、フェードイン処理部２４ｂの入力と出力は同等となる。
【００５５】
フェードアウト処理部２４ｃは、入力された音声データをフェードアウトさせる処理を行う。フェードアウト処理部２４ｃには、同期第２音声データが入力される。すなわち、フェードアウト処理部２４ｃは、処理開始時点から、信号処理部２４ａによる音声処理をしていない同期第２音声データの音量を徐々に減少させながら出力する。フェードアウト処理部２４ｃがフェードアウト処理を開始する処理開始時点もＤＳＰ２４が決定できる。フェードアウト処理は所定の処理時間内において行われ、処理開始時点から当該処理時間経過後は、フェードアウト処理部２４ｃの出力は０となる。
【００５６】
ミキサー２４ｄは、フェードイン処理部２４ｂからの音声処理された同期第２音声データ及びフェードアウト処理部２４ｃからの音声処理されていない同期第２音声データが入力され、当該２つの同期第２音声データをクロスフェードして出力する。あるいは、ミキサー２４ｄは、当該２つの同期第２音声データを加算して（重ね合わせて）出力することもできる。通常時においては、ミキサー２４ｄは、フェードイン処理部２４ｂからの音声処理された同期第２音声データを出力する。
【００５７】
以上のような構成において、まず、ＤＳＰ２４は、第１系統デジタル音声信号のサンプリングレートの変更に伴って変更される第１クロック（ＬＲＣＫ１、ＢＣＫ１）の周波数の変化を検出する。それにより、ＤＳＰ２４は第１系統デジタル音声信号のサンプリングレート（すなわち同期第２音声データのサンプリングレート）が変更されたことを検出する。
【００５８】
第１系統デジタル音声信号のサンプリングレートの変更を検出した場合、ミキサー２４ｄは、フェードアウト処理部２４ｃからの同期第２音声データを選択して出力すると共に、フェードアウト処理部２４ｃはフェードアウト処理を開始する。これにより、同期第２音声データのサンプリングレートが変更された直後においては、ＤＳＰ２４は、信号処理部２４ａにおける音声処理をしていない同期第２音声データをフェードアウトさせながら出力することとなる。
【００５９】
第１系統デジタル音声信号のサンプリングレートの変更が検出された所定時間後、ミキサー２４ｄは、フェードイン処理部２４ｂからの音声処理された同期第２音声データと、フェードアウト処理部２４ｃからの同期第２音声データとを重ね合わせて出力する。これにより、ＤＳＰ２４は、フェードアウトしていく音声処理されていない同期第２音声データと、フェードインしてくる音声処理された同期第２音声データとをオーバーラップさせて（クロスフェードさせて）出力する。
【００６０】
当該所定時間は、信号処理部２４ａが、サンプリングレートが変更された同期第２音声データが入力されてから、当該同期第２音声データに対する音声処理を安定して行うことができるようになるまでの時間よりも長い時間が設定される。
【００６１】
その後、フェードイン処理の処理時間及びフェードアウト処理の処理時間が経過すると、ＤＳＰ２４からは、サンプリングレート変更後の同期第２音声データであって、信号処理部２４ａにおける音声処理された同期第２音声データが出力される。
【００６２】
図４に、第１系統デジタル音声信号のサンプリングレートが変更されてからのＤＳＰ２４が出力する同期第２音声データの音声波形が概念的に示されている。上述の処理を行うことで、第１系統デジタル音声信号（すなわち同期第２音声データ）のサンプリングレートが変更された際の同期第２音声データの音途切れが防止される。
【００６３】
なお、上記においては、ミキサー２４ｄは、フェードイン処理部２４ｂからの同期第２音声データと、フェードアウト処理部２４ｃからの同期第２音声データとを重ね合わせて出力していたが、ミキサー２４ｄは、フェードアウト処理部２４ｃからの同期第２音声データの音量が０になった後に、フェードイン処理部２４ｂからの同期第２音声データを出力するようにしてもよい。ただし、この場合であっても、同期第２音声データの音途切れがユーザに感知できないように、フェードアウト処理及びフェードイン処理の処理時間を比較的短く取り、フェードアウト処理部２４ｃからの同期第２音声データの音量が０になった後、直ちに、フェードイン処理部２４ｂからの同期第２音声データを出力する。
【００６４】
また、ＡＶレシーバー１０においては、セレクタ３０により、第２系統デジタル音声信号の出力経路を、第２系統デジタル音声信号がＳＲＣ２２及びＤＳＰ２４を経由して、音声処理された同期第２音声データが外部に出力される第１出力経路と、第２系統デジタル音声信号がＳＲＣ２２及びＤＳＰ２４を経由せずに、音声処理されていない第２音声データが外部に出力される第２出力経路との間で切り替えることが可能となっている。これにより、ＡＶレシーバー１０においては、第２音声データに対する音声処理が可能でありながら、ユーザが第２音声データに対する音声処理を希望しない場合には、第２系統デジタル音声信号の出力経路を第２出力経路に切り替えることができる。これにより、第１系統デジタル音声信号の影響（例えばサンプリングレートの変更）を全く受けることなく、第２系統の音声信号を出力することが可能となる。
【００６５】
以上、本発明に係る実施形態を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない限りにおいて種々の変更が可能である。
【００６６】
例えば、本実施形態では音声処理装置がＡＶレシーバー１０であったが、音声処理装置としては、ＢＤやＤＶＤなどの音楽ソースを再生するプレイヤ部を有するプレイヤであってもよく、その場合、複数系統のデジタル音声信号のうちの一つが、プレイヤ部が音声ソースから取得したものであってもよい。
【符号の説明】
【００６７】
１０  音声処理装置、１２Ｄ  第１デジタル入力端子、１２Ａ  第１アナログ入力端子、１４  ＡＤＣ、１６，３０  セレクタ、１８Ｄ  第２デジタル入力端子、２２  ＳＲＣ、２４  ＤＳＰ、２４ａ  信号処理部、２４ｂ  フェードイン処理部、２４ｃ  フェードアウト処理部、２４ｄ  ミキサー、２６，２８  ＤＡＣ。
【図１】
2020005052.tif 000003
【図２】
2020005052.tif 000004
【図３】
2020005052.tif 000005
【図４】
2020005052.tif 000006