(57)【要約】【課題】メモリセルのセンシング時間を正確に計測できるリングオシレータ及び時間計測回路を提供する。【解決手段】リングオシレータは、複数のフリップフロップを含む。フリップフロップは、リング状に接続される。フリップフロップは、開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止して出力信号の発生を停止することに用いられる。停止信号が第１レベルから第２レベルになる時、出力信号は、フローティングになる。また、上記リングオシレータを含む時間計測回路も提供される。【選択図】図３
2020202491.tif 000002
【特許請求の範囲】
【請求項１】
リング状に接続され、開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止して前記出力信号の発生を停止することに用いられる複数のフリップフロップを含み、
前記停止信号が第１レベルから第２レベルになる時、前記出力信号は、フローティングになる、リングオシレータ。
【請求項２】
各前記フリップフロップは、第１制御端及び第２制御端を含み、
前記フリップフロップのうちの第１フリップフロップの前記第１制御端は、前記開始信号に結合され、前記フリップフロップのうちの前記第１フリップフロップの前記第２制御端は、前記停止信号に結合され、
前記フリップフロップのうちの複数の第２フリップフロップの前記第１制御端は、システム高電圧に結合され、前記フリップフロップのうちの前記第２フリップフロップの前記第２制御端は、前記停止信号に結合される請求項１に記載のリングオシレータ。
【請求項３】
各前記フリップフロップは、入力端、第１出力端及び第２出力端を更に含み、
各前記フリップフロップの前記入力端は、その上一段のフリップフロップの前記第１出力端に結合され、各前記フリップフロップの前記第１出力端は、その下一段のフリップフロップの前記入力端に結合され、
各前記フリップフロップの前記第１出力端は、内部信号を出力し、各前記フリップフロップの前記第２出力端は、データ信号を出力し、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる請求項１に記載のリングオシレータ。
【請求項４】
各前記フリップフロップが、
前記開始信号及び前記停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項１に記載のリングオシレータ。
【請求項５】
各前記フリップフロップは、
前記開始信号、前記停止信号及び反転停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項１に記載のリングオシレータ。
【請求項６】
開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止して前記出力信号の発生を停止することに用いられ、前記停止信号が第１レベルから第２レベルになる時、前記出力信号は、フローティングになるリングオシレータと、
リングオシレータに結合され、前記出力信号を受信してカウントし、カウント値を時間計測結果として発生することに用いられるカウンタ回路と、
を含む時間計測回路。
【請求項７】
前記時間計測回路は、センシング時間を計測することに適しており、前記開始信号は、前記センシング時間の開始時間に対応して発生され、前記停止信号は、前記センシング時間の終了時間に対応して発生される請求項６に記載の時間計測回路。
【請求項８】
前記リングオシレータは、
リング状に接続され、前記開始信号に基づいて発振を開始して前記出力信号を発生し、前記停止信号に基づいて発振を停止して前記出力信号の発生を停止することに用いられる複数のフリップフロップを含み、
前記停止信号が前記第１レベルから前記第２レベルになる時、前記出力信号は、フローティングになる請求項６に記載の時間計測回路。
【請求項９】
各前記フリップフロップは、第１制御端及び第２制御端を含み、
前記フリップフロップのうちの第１フリップフロップの前記第１制御端は、前記開始信号に結合され、前記フリップフロップのうちの前記第１フリップフロップの前記第２制御端は、前記停止信号に結合され、
前記フリップフロップのうちの複数の第２フリップフロップの前記第１制御端は、システム高電圧に結合され、前記フリップフロップのうちの前記第２フリップフロップの前記第２制御端は、前記停止信号に結合される請求項８に記載の時間計測回路。
【請求項１０】
各前記フリップフロップは、入力端、第１出力端及び第２出力端を更に含み、
各前記フリップフロップの前記入力端は、その上一段のフリップフロップの前記第１出力端に結合され、各前記フリップフロップの前記第１出力端は、その下一段のフリップフロップの前記入力端に結合され、
各前記フリップフロップの前記第１出力端は、内部信号を出力し、各前記フリップフロップの前記第２出力端は、データ信号を出力し、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる請求項８に記載の時間計測回路。
【請求項１１】
各前記フリップフロップが、
前記開始信号及び前記停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項８に記載の時間計測回路。
【請求項１２】
各前記フリップフロップは、
前記開始信号、前記停止信号及び反転停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項８に記載の時間計測回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路及び計測回路に関し、特に、リングオシレータと時間計測回路に関する。
【背景技術】
【０００２】
図１は、メモリセルとそのセンス回路の概略図である。図２は、図１のビット線電圧の波形説明図である。図１及び図２を参照し、ダイナミックランダムアクセスメモリ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ，ＤＲＡＭ）のメモリセル１１０は、ビット線ＢＬｔ、ＢＬｃを介してセンス回路１２０に接続される。センス回路１２０は、センスアンプＳＡを含む。ビット線ＢＬｔ、ＢＬｃは、待機（ｓｔａｎｄｂｙ）時に電圧ＶＢＬＨに充電され、そのレベルは、電圧ＶＢＬの約半分である。メモリセル１１０が選択された後、センス時間ｔ１〜ｔ２の時間区間において、メモリセル１１０内の充電電荷がビット線ＢＬｔに流れるので、ビット線ＢＬｔの電圧レベルが上昇する。メモリセル１１０放電の終了後、例えば、ｔ２の時間において、センス回路１２０は、ビット線ＢＬｔ、ＢＬｃの間の電圧差を増幅してセンシングし、前記メモリセル１１０にアクセスする。
【０００３】
一般に、メモリセルへの高速アクセスはＤＲＡＭ設計にとって重要である。従って、センシング時間ｔ１〜ｔ２は、メモリセルに迅速にアクセスするために可能な限り短くする必要があるが、センシング時間ｔ１〜ｔ２は、過度に短くすることもできず、なぜならば、比較的長いセンシング時間ｔ１〜ｔ２は、センス回路１２０に比較的大きなビット線電圧差をセンシングさせることができ、データ判断の正確性を確保することができるからである。従って、センシング時間ｔ１〜ｔ２の時間長を計測できれば、プロセス評価（ｐｒｏｃｅｓｓ  ｅｖａｌｕａｔｉｏｎ）及び回路設計の改善に役立つ。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、メモリセルのセンシング時間を正確に計測できるリングオシレータ及び時間計測回路を提供する。
【課題を解決するための手段】
【０００５】
本発明のリングオシレータは、複数のフリップフロップを含む。フリップフロップは、リング状に接続されている。フリップフロップは、開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止して出力信号の発生を停止することに用いられる。停止信号が第１レベルから第２レベルになる時、出力信号はフローティング（ｆｌｏａｔｉｎｇ）になる。
【０００６】
本発明の時間計測回路は、リングオシレータ及びカウンタ回路を含む。リングオシレータは、開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止して出力信号の発生を停止することに用いられる。停止信号が第１レベルから第２レベルになる時、出力信号は、フローティングになる。カウンタ回路は、リングオシレータに結合される。カウンタ回路は、出力信号を受信してカウントし、カウント値を時間計測結果として発生することに用いられる。
【発明の効果】
【０００７】
上記に基づき、本発明の実施例において、停止信号が第１レベルから第２レベルになる時、リングオシレータの出力信号がフローティングになり、リングオシレータを正しい状態（ｃｏｎｄｉｔｉｏｎ）にラッチ（ｌａｔｃｈ）することができるため、時間計測回路は、メモリユニットのセンシング時間を精確に計測することができる。
【図面の簡単な説明】
【０００８】
【図１】本発明の一実施例のメモリセル及びそのセンス回路の概略図である。
【図２】図１の実施例のビット線電圧の波形説明図である。
【図３】本発明の一実施例の時間計測回路の概略図である。
【図４】図３の実施例のリングオシレータの概略図である。
【図５】図４の実施例のリングオシレータにおける各信号の波形説明図である。
【図６】本発明の一実施例のフリップフロップの内部の概略図である。
【図７】本発明の他の実施例のフリップフロップの内部の概略図である。
【発明を実施するための形態】
【０００９】
本発明の上記特徴及び利点を分かり易くするために、実施例を挙げ、図面を合わせて以下のとおり詳細を説明する。
【００１０】
図３は、本発明の一実施例の時間計測回路の概略図である。図３を参照し、本実施例の時間計測回路２００は、リングオシレータ２１０及びカウンタ回路２２０を含む。カウンタ回路２２０は、リングオシレータ２１０に結合される。リングオシレータ２１０は、開始信号Ｓ１に基づいて発振を開始して出力信号Ｓ３を発生し、カウンタ回路２２０に出力することに用いられる。カウンタ回路２２０は、カウント出力信号Ｓ３を受信してカウントし、カウント値を時間計測結果Ｓ４として発生する。次に、リングオシレータ２１０は、停止信号Ｓ２に基づいて発振を停止し、出力信号Ｓ３をカウンタ回路２２０へ発生することを停止する。カウンタ回路２２０は、これによりカウントを停止する。本実施例において、カウンタ回路２２０は、当該技術分野における任意のカウンタ回路の構造によって実施することができ、本発明は、これについて限定するものではない。その実施方式は、当技術分野における一般的な知識によって十分な教示、示唆及び実施の説明を得ることができる。
【００１１】
本実施例において、時間計測回路２００は、例えば、図２のセンシング時間ｔ１からｔ２を計測するのに適している。従って、開始信号Ｓ１は、センシング時間ｔ１〜ｔ２の開始時間ｔ１に対応して発生され、且つ停止信号Ｓ２３は、センシング時間ｔ１〜ｔ２の終了時間ｔ２に対応して発生される。
【００１２】
図４は、図３の実施例のリングオシレータを概略図である。図５は、図４の実施例のリングオシレータにおける各信号の波形説明図である。図４及び図５を参照し、本実施例のリングオシレータ２１０は、複数のフリップフロップ２１２＿０〜２１２＿４を含む。フリップフロップ２１２＿０〜２１２＿４は、リング状に接続されており、リングオシレータ機能を実行することができ、且つフリップフロップの数は本発明を限定するものではない。各フリップフロップは、第１制御端、第２制御端、入力端Ａ、第１出力端Ｙ及び第２出力端Ｑを含む。本実施例において、第１フリップフロップ２１２＿０の第１制御端は、開始信号Ｓ１に結合され、第２制御端は、停止信号Ｓ２に結合される。複数の第２フリップフロップ２１２＿１〜２１２＿４の第１制御端は、システム高電圧ＶＤＤに結合され、第２制御端は、停止信号Ｓ２に結合されている。
【００１３】
本実施例において、各フリップフロップの入力端は、その上一段のフリップフロップの第１出力端に結合され、各フリップフロップの第１出力端は、その下一段のフリップフロップの入力端に結合される。例えば、フリップフロップ２１２＿０の入力端は、その上一段のフリップフロップ２１２＿４の第１出力端Ｙに結合され、フリップフロップ２１２＿０の第１出力端Ｙは、その下一段のフリップフロップ２１２＿１の入力端Ａに結合される。各フリップフロップの第１出力端は、内部信号を出力し、各フリップフロップの第２出力端は、データ信号を出力する。例えば、フリップフロップ２１２＿０、２１２＿１、２１２＿２、２１２＿３、２１２＿４の第１出力端Ｙは、それぞれ内部信号ｎｒ１、ｎｒ２、ｎｒ３、ｎｒ４、ｎｒ０を出力し、フリップフロップ２１２＿０、２１２＿１、２１２＿２、２１２＿３、２１２＿４の第２出力端Ｑは、それぞれデータ信号ｑ＜０＞、ｑ＜１＞、ｑ＜２＞、ｑ＜３＞、ｑ＜４＞を出力する。本実施例において、最終段のフリップフロップが出力する内部信号ｎｒ０が、出力信号Ｓ３となり、即ち、フリップフロップ２１２＿４が出力する内部信号ｎｒ０が、出力信号Ｓ３となる。
【００１４】
図５において、内部信号ｎｒ０、ｎｒ１、ｎｒ２、ｎｒ３、ｎｒ４の初期値は、それぞれ１、１、０、１、０であり、ローレベルは、０であり、ハイレベルレベルは、１である。初期期間では、内部信号ｎｒ０、ｎｒ１は第２レベル（ハイレベル）である。開始信号Ｓ１が第１レベル（ローレベル）から第２レベル（ハイレベル）になる時、内部信号ｎｒ０が０になり、リングオシレータ２１０が発振を開始する。次に、停止信号Ｓ２が第１レベル（ローレベル）から第２レベル（ハイレベル）になる時、停止信号Ｓ２は、リングオシレータ２１０の状態をラッチし、且つ出力信号Ｓ３（即ち、内部信号ｎｒ０）は、フローティングになり、ハイレベルに維持される。前記フローティングは、例えば、出力信号Ｓ３を出力する接点がフローティング状態にあるか、または出力信号Ｓ３がハイインピーダンス（Ｈｉ-Ｚ）状態にあることを意味する。
【００１５】
従来技術において、リングオシレータの内部信号が停止信号を受信した後にリセットされるので、リングオシレータは、直ちに停止することができず、従って、時間計測回路は、メモリセルのセンシング時間を精確に計測することができない。本実施例において、停止信号が第１レベルから第２レベルになる時、リングオシレータの出力信号は、フローティングになり、ハイレベルに保持され、リングオシレータを正しい状態にラッチすることができる。従って、時間計測回路は、メモリセルのセンシング時間を精確に計測することができる。
【００１６】
図６は、本発明の一実施例のフリップフロップの内部の概略図である。図６を参照し、本実施例のフリップフロップ２１２Ａは、内部信号発生回路３１０及びデータ信号発生回路３２０を含む。内部信号発生回路３１０は、開始信号Ｓ１及び停止信号Ｓ２に基づいて内部信号を発生することに用いられ、前記内部信号は、第１出力端Ｙから下一段のフリップフロップに出力される。データ信号発生回路３２０は、停止信号Ｓ２に基づいてデータ信号を発生することに用いられ、前記データ信号は、第２出力端Ｑから出力される。
【００１７】
図７は、本発明の他の実施例のフリップフロップの内部の概略図である。図７を参照し、本実施例のフリップフロップ２１２Ｂは、内部信号発生回路４１０及びデータ信号発生回路４２０を含む。内部信号発生回路４１０は、開始信号Ｓ１、停止信号Ｓ２及び反転停止信号Ｓ５に基づいて内部信号を発生することに用いられ、ここで、内部信号は、第１出力端Ｙから下一段のフリップフロップに出力され、且つ反転停止信号Ｓ５は、停止信号Ｓ２と反転した信号である。データ信号発生回路４２０は、停止信号Ｓ２に基づいてデータ信号を発生することに用いられ、前記データ信号は、第２出力端Ｑから出力される。
【００１８】
上記を総合し、本発明の実施例において、停止信号が第１レベルから第２レベルになる時、リングオシレータの出力信号は、フローティングになり、ハイレベルに保持され、リングオシレータを正しい状態にラッチするためにレベルの高さに保つことができる。従って、時間計測回路は、メモリセルのセンシング時間を精確に計測することができる。
【００１９】
本発明は、上記のように実施例を開示したが、それは本発明を限定するためのものではなく、当業者は、本発明の精神及び範囲から逸脱することなく、いくらかの変更及び修飾を行うことができ、故に本発明の保護範囲は、後述の特許請求の範囲が定義するものを基準とする。
【符号の説明】
【００２０】
１１０  メモリセル
１２０  センス回路
２００  時間計測回路
２１０  リングオシレータ
２１２＿０、２１２＿１、２１２＿２、２１２＿３、２１２＿４、２１２Ａ、２１２Ｂ  フリップフロップ
２２０  カウンタ回路
３１０、４１０  内部信号発生回路
３２０、４２０  データ信号発生回路
Ａ  入力端
ＢＬｔ、ＢＬｃ  ビット線
Ｎｒ０、ｎｒ１、ｎｒ２、ｎｒ３、ｎｒ４  内部信号
Ｑ  第２出力端
ｑ０、ｑ１、ｑ２、ｑ３、ｑ４  データ信号
Ｓ１  開始信号
Ｓ２  停止信号
Ｓ３  出力信号
Ｓ４  時間計測結果
ＳＡ  センスアンプ
ｔ１  開始時間
ｔ２  終了時間
ＶＢＬ、ＶＢＬＨ  電圧
ＶＤＤ  システム高電圧
Ｙ  第１出力端
【図１】
2020202491.tif 000003
【図２】
2020202491.tif 000004
【図３】
2020202491.tif 000005
【図４】
2020202491.tif 000006
【図５】
2020202491.tif 000007
【図６】
2020202491.tif 000008
【図７】
2020202491.tif 000009
【手続補正書】
【提出日】令和2年9月15日(2020.9.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
リング状に接続され、開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止して前記出力信号の発生を停止することに用いられる複数のフリップフロップを含み、
前記停止信号が第１レベルから第２レベルになる時、前記出力信号は、フローティング
になることで、正しい状態にラッチするための前記第２レベルに維持される、リングオシレータ。
【請求項２】
各前記フリップフロップは、第１制御端及び第２制御端を含み、
前記フリップフロップのうちの第１フリップフロップの前記第１制御端は、前記開始信号に結合され、前記フリップフロップのうちの前記第１フリップフロップの前記第２制御端は、前記停止信号に結合され、 
前記フリップフロップのうちの複数の第２フリップフロップの前記第１制御端は、システム高電圧に結合され、前記フリップフロップのうちの前記第２フリップフロップの前記第２制御端は、前記停止信号に結合される請求項１に記載のリングオシレータ。
【請求項３】
各前記フリップフロップは、入力端、第１出力端及び第２出力端を更に含み、
各前記フリップフロップの前記入力端は、その上一段のフリップフロップの前記第１出力端に結合され、各前記フリップフロップの前記第１出力端は、その下一段のフリップフロップの前記入力端に結合され、
各前記フリップフロップの前記第１出力端は、内部信号を出力し、各前記フリップフロップの前記第２出力端は、データ信号を出力し、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる請求項１に記載のリングオシレータ。
【請求項４】
各前記フリップフロップが、
前記開始信号及び前記停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項１に記載のリングオシレータ。
【請求項５】
各前記フリップフロップは、
前記開始信号、前記停止信号及び反転停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項１に記載のリングオシレータ。
【請求項６】
開始信号に基づいて発振を開始して出力信号を発生し、停止信号に基づいて発振を停止
して前記出力信号の発生を停止することに用いられるリングオシレータと、
リングオシレータに結合され、前記出力信号を受信してカウントし、カウント値を時間
計測結果として発生することに用いられるカウンタ回路と、
を含み、前記停止信号が第１レベルから第２レベルになる時、前記出力信号は、フローティングになることで、前記リングオシレータを正しい状態にラッチするための前記第２レベルに維持される、時間計測回路。
【請求項７】
前記時間計測回路は、センシング時間を計測することに適しており、前記開始信号は、前記センシング時間の開始時間に対応して発生され、前記停止信号は、前記センシング時間の終了時間に対応して発生される請求項６に記載の時間計測回路。
【請求項８】
前記リングオシレータは、
リング状に接続され、前記開始信号に基づいて発振を開始して前記出力信号を発生し、前記停止信号に基づいて発振を停止して前記出力信号の発生を停止することに用いられる複数のフリップフロップを含み、
前記停止信号が前記第１レベルから前記第２レベルになる時、前記出力信号は、フローティングになる請求項６に記載の時間計測回路。
【請求項９】
各前記フリップフロップは、第１制御端及び第２制御端を含み、
前記フリップフロップのうちの第１フリップフロップの前記第１制御端は、前記開始信号に結合され、前記フリップフロップのうちの前記第１フリップフロップの前記第２制御端は、前記停止信号に結合され、
前記フリップフロップのうちの複数の第２フリップフロップの前記第１制御端は、システム高電圧に結合され、前記フリップフロップのうちの前記第２フリップフロップの前記第２制御端は、前記停止信号に結合される請求項８に記載の時間計測回路。
【請求項１０】
各前記フリップフロップは、入力端、第１出力端及び第２出力端を更に含み、
各前記フリップフロップの前記入力端は、その上一段のフリップフロップの前記第１出力端に結合され、各前記フリップフロップの前記第１出力端は、その下一段のフリップフロップの前記入力端に結合され、
各前記フリップフロップの前記第１出力端は、内部信号を出力し、各前記フリップフロップの前記第２出力端は、データ信号を出力し、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる請求項８に記載の時間計測回路。
【請求項１１】
各前記フリップフロップが、
前記開始信号及び前記停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項８に記載の時間計測回路。
【請求項１２】
各前記フリップフロップは、
前記開始信号、前記停止信号及び反転停止信号に基づいて内部信号を発生することに用いられ、前記フリップフロップのうちの最終段のフリップフロップが出力する前記内部信号が前記出力信号となる内部信号発生回路と、
前記内部信号発生回路に結合され、前記停止信号に基づいてデータ信号を発生することに用いられるデータ信号発生回路と、
を含む請求項８に記載の時間計測回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
本発明は、出力信号がフローティング（ｆｌｏａｔｉｎｇ）になるリングオシレータ及びメモリセルのセンシング時間を正確に計測できる時間計測回路を提供する。