(57)【要約】【課題】光取り出し面を覆わないようにｎ型半導体層の側面にｎ側電極を形成する工程を有する発光素子の製造方法の簡略化。【解決手段】ｎ型半導体層上に残したシリコン基板の一部をマスクにして、半導体積層体の側面に形成された絶縁膜を除去し、ｎ型半導体層の側面および樹脂層の側面を露出させ、ｎ型半導体層の側面と樹脂層の側面との間に位置し、露出させたｎ型半導体層の側面に接続されるｎ側電極を形成し、ｎ側電極を形成した後、シリコン基板の一部を除去し、ｎ型半導体層を露出させる。【選択図】図９
2020202351.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記半導体積層体の側面に絶縁膜を形成する工程と、
前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆う樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、
前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、露出させた前記ｎ型半導体層の前記側面に接続されるｎ側電極を形成する工程と、
前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。
【請求項２】
シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記半導体積層体を複数の素子部に分離する工程と、
前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記複数の素子部のうち隣り合う前記素子部それぞれの前記半導体積層体の側面に絶縁膜を形成する工程と、
前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆うとともに、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
隣り合う前記素子部それぞれの前記半導体積層体の前記側面に設けられた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、
隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部それぞれの前記ｎ型半導体層の前記側面を介して隣り合う前記素子部を接続するｎ側電極を形成する工程と、
前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。
【請求項３】
シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含むメサ部を形成する工程と、
前記メサ部の前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記メサ部の側面に第１絶縁膜を形成する工程と、
前記第１絶縁膜を形成した後、前記ｎ型半導体層の前記一部を除去し、前記シリコン基板を前記ｎ型半導体層から露出させることで前記ｎ型半導体層の側面を形成する工程と、
前記ｎ型半導体層の前記側面に、第１ｎ側電極を形成する工程と、
前記第１ｎ側電極の側面に、第２絶縁膜を形成する工程と、
前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆う樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記第２絶縁膜を除去し、前記第１ｎ側電極の前記側面および前記樹脂層の側面を露出させる工程と、
前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、露出した前記第１ｎ側電極の前記側面に接続される、第２ｎ側電極を形成する工程と、
前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。
【請求項４】
シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、
前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含む複数のメサ部を形成する工程と、
前記複数のメサ部それぞれの前記ｐ型半導体層上にｐ側電極を形成する工程と、
前記複数のメサ部のうち隣り合う前記メサ部の側面それぞれに第１絶縁膜を形成する工程と、
前記半導体積層体を前記メサ部を含む複数の素子部に分離し、隣り合う前記メサ部の間に位置する前記ｎ型半導体層の前記一部を除去することで、隣り合う前記素子部それぞれの前記ｎ型半導体層の側面を形成する工程と、
隣り合う前記素子部の前記ｎ型半導体層の前記側面それぞれに第１ｎ側電極を形成する工程と、
隣り合う前記素子部それぞれに設けられた前記第１ｎ側電極の側面に第２絶縁膜を形成する工程と、
前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆い、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、
前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記複数の素子部の前記ｎ型半導体層上のそれぞれに前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、
前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた隣り合う前記素子部それぞれに設けられた前記第２絶縁膜を除去し、前記第１ｎ側電極の側面および前記樹脂層の側面を露出させる工程と、
前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、隣り合う前記素子部それぞれの前記第１ｎ側電極の前記側面を介して隣り合う前記素子部を接続する、第２ｎ側電極を形成する工程と、
前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、
を備えた発光素子の製造方法。
【請求項５】
前記絶縁膜の膜厚は、０．８μｍ以上６μｍ以下である請求項１又は２に記載の発光素子の製造方法。
【請求項６】
前記第２絶縁膜の膜厚は、０．８μｍ以上６μｍ以下である請求項３又は４に記載の発光素子の製造方法。
【請求項７】
前記ｎ型半導体層の前記側面は、前記ｎ型半導体層から前記ｐ型半導体層に向かう第１方向に対して傾斜している請求項１〜６のいずれか１つに記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子の製造方法に関する。
【背景技術】
【０００２】
表示装置における画素に配置される発光ダイオードのような発光素子には小型化が求められている。発光素子の小型化が進むと、アノードおよびカソードの２つの電極を同じ面側に形成する構造が難しくなる。また、光取り出し面に透明電極を形成した構造は、光取り出し面に透明電極を形成していない構造に比べて、光取り出し効率の低下をまねく。そこで、例えば特許文献１には、ｐ型半導体層、発光層、およびｎ型半導体層が下から順に積層された積層体におけるｐ型半導体層の下面にアノード側の電極を形成し、ｎ型半導体層の側面にカソード側の電極を形成した構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−１４０２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の一態様は、光取り出し面を覆わないようにｎ型半導体層の側面にｎ側電極を形成する工程を有する発光素子の製造方法の簡略化を目的とする。
【課題を解決するための手段】
【０００５】
本発明の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記ｐ型半導体層上にｐ側電極を形成する工程と、前記半導体積層体の側面に絶縁膜を形成する工程と、前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆う樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、露出させた前記ｎ型半導体層の前記側面に接続されるｎ側電極を形成する工程と、前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
【０００６】
また、本発明の他の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記半導体積層体を複数の素子部に分離する工程と、前記ｐ型半導体層上にｐ側電極を形成する工程と、前記複数の素子部のうち隣り合う前記素子部それぞれの前記半導体積層体の側面に絶縁膜を形成する工程と、前記絶縁膜を形成した後、前記シリコン基板と前記絶縁膜とを覆うとともに、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、隣り合う前記素子部それぞれの前記半導体積層体の前記側面に設けられた前記絶縁膜を除去し、前記ｎ型半導体層の側面および前記樹脂層の側面を露出させる工程と、隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、前記ｎ型半導体層の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部それぞれの前記ｎ型半導体層の前記側面を介して隣り合う前記素子部を接続するｎ側電極を形成する工程と、前記ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
【０００７】
また、本発明のさらに他の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含むメサ部を形成する工程と、前記メサ部の前記ｐ型半導体層上にｐ側電極を形成する工程と、前記メサ部の側面に第１絶縁膜を形成する工程と、前記第１絶縁膜を形成した後、前記ｎ型半導体層の前記一部を除去し、前記シリコン基板を前記ｎ型半導体層から露出させることで前記ｎ型半導体層の側面を形成する工程と、前記ｎ型半導体層の前記側面に、第１ｎ側電極を形成する工程と、前記第１ｎ側電極の側面に、第２絶縁膜を形成する工程と、前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆う樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記ｎ型半導体層上に前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた前記第２絶縁膜を除去し、前記第１ｎ側電極の前記側面および前記樹脂層の側面を露出させる工程と、前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、露出した前記第１ｎ側電極の前記側面に接続される、第２ｎ側電極を形成する工程と、前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
【０００８】
また、本発明のさらに他の一態様によれば、発光素子の製造方法は、シリコン基板と、前記シリコン基板上に、ｎ型半導体層、発光層、およびｐ型半導体層が順に形成された半導体積層体と、を有するウェーハを準備する工程と、前記半導体積層体の前記ｐ型半導体層および前記発光層を除去し、前記ｎ型半導体層の一部を前記ｐ型半導体層および前記発光層から露出させ、前記ｐ型半導体層および前記発光層を含む複数のメサ部を形成する工程と、前記複数のメサ部それぞれの前記ｐ型半導体層上にｐ側電極を形成する工程と、前記複数のメサ部のうち隣り合う前記メサ部の側面それぞれに第１絶縁膜を形成する工程と、前記半導体積層体を前記メサ部を含む複数の素子部に分離し、隣り合う前記メサ部の間に位置する前記ｎ型半導体層の前記一部を除去することで、隣り合う前記素子部それぞれの前記ｎ型半導体層の側面を形成する工程と、隣り合う前記素子部の前記ｎ型半導体層の前記側面それぞれに第１ｎ側電極を形成する工程と、隣り合う前記素子部それぞれに設けられた前記第１ｎ側電極の側面に第２絶縁膜を形成する工程と、前記第２絶縁膜を形成した後、前記シリコン基板と前記第２絶縁膜とを覆い、隣り合う前記素子部の間に位置する樹脂層を形成する工程と、前記樹脂層を形成した後、前記シリコン基板を選択的に除去することで、前記複数の素子部の前記ｎ型半導体層上のそれぞれに前記シリコン基板の一部を残しつつ、前記第２絶縁膜および前記樹脂層を前記シリコン基板から露出させる工程と、前記シリコン基板の前記一部をマスクにして前記シリコン基板から露出させた隣り合う前記素子部それぞれに設けられた前記第２絶縁膜を除去し、前記第１ｎ側電極の側面および前記樹脂層の側面を露出させる工程と、前記第１ｎ側電極の前記側面と前記樹脂層の前記側面との間に位置し、隣り合う前記素子部の間の前記樹脂層の上面に形成されるとともに、隣り合う前記素子部それぞれの前記第１ｎ側電極の前記側面を介して隣り合う前記素子部を接続する、第２ｎ側電極を形成する工程と、前記第２ｎ側電極を形成した後、前記シリコン基板の前記一部を除去し、前記ｎ型半導体層を露出させる工程と、を備える。
【発明の効果】
【０００９】
本発明によれば、光取り出し面を覆わないようにｎ型半導体層の側面にｎ側電極を形成する工程を有する発光素子の製造方法の簡略化が可能である。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１実施形態の発光素子の模式断面図である。
【図２】本発明の第１実施形態の発光素子の模式上面図である。
【図３】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図４】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図５】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図６】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図７】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図８】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図９】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図１０】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図１１】本発明の第１実施形態の発光素子の製造方法を示す模式断面図である。
【図１２】本発明の第２実施形態の発光素子の模式断面図である。
【図１３】本発明の第２実施形態の発光素子の模式上面図である。
【図１４】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図１５】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図１６】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図１７】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図１８】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図１９】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図２０】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図２１】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図２２】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図２３】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【図２４】本発明の第２実施形態の発光素子の製造方法を示す模式断面図である。
【発明を実施するための形態】
【００１１】
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【００１２】
図１は、本発明の第１実施形態の発光素子１の模式断面図である。図２は、発光素子１の模式上面図である。
【００１３】
発光素子１は、半導体積層体１０を有する。半導体積層体１０は、例えば、窒化物半導体からなる複数の半導体層が積層された積層体である。本明細書において「窒化物半導体」とは、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１，０≦ｙ≦１，ｘ＋ｙ≦１）なる化学式において組成比ｘ及びｙをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。
【００１４】
半導体積層体１０は、ｐ型半導体層１０ｐと、発光層１０ａと、ｎ型半導体層１０ｎとを有する。ｎ型半導体層１０ｎからｐ型半導体層１０ｐに向かう方向を第１方向ｄ１とする。半導体積層体１０の厚さ方向は、第１方向ｄ１に沿う。発光層１０ａは、第１方向ｄ１において、ｎ型半導体層１０ｎとｐ型半導体層１０ｐとの間に設けられている。発光層１０ａの発光ピーク波長は、例えば、４３０ｎｍ以上５４０ｎｍ以下程度であり、青色光や緑色光を発する。
【００１５】
ｎ型半導体層１０ｎの上面は、発光層１０ａからの光が主に取り出される光取り出し面１１として機能する。第１方向ｄ１において光取り出し面１１の反対側に位置するｐ型半導体層１０ｐの下面（半導体積層体１０の下面）には、ｐ側電極３０が設けられている。
【００１６】
ｐ側電極３０は、第１ｐ側電極３１と、第２ｐ側電極３２とを有する。第１ｐ側電極３１は、ｐ型半導体層１０ｐと第２ｐ側電極３２との間に設けられ、ｐ型半導体層１０ｐに接している。
【００１７】
第１ｐ側電極３１はｐ型半導体層１０ｐに対して良好なオーミック接触を形成するコンタクト層として機能する。第１ｐ側電極３１は、例えば、導電性金属酸化膜である。このような導電性金属酸化膜として、例えば、Ｚｎ、Ｉｎ、Ｓｎ、Ｇａ、およびＴｉからなる群から選択された少なくとも１種の元素を含む酸化物が挙げられる。第１ｐ側電極３１の材料は、例えばＩＴＯ（Indium Tin Oxide）である。第２ｐ側電極３２の材料は、例えばＣｒ、Ｎｉ、Ａｕ、Ｔｉ、Ｐｔ、およびＲｕからなる群から選択された少なくとも１種の元素を含む金属材料である。第２ｐ側電極３２は、複数の金属層が積層された積層構造とすることができる。
【００１８】
半導体積層体１０の側面の一部に絶縁膜５０が設けられている。絶縁膜５０は、ｐ型半導体層１０ｐの側面および発光層１０ａの側面を覆っている。絶縁膜５０は、ｐ型半導体層１０ｐの下面における第１ｐ側電極３１が接している面以外の面を覆っている。絶縁膜５０は、第１ｐ側電極３１における第２ｐ側電極３２が接している面以外の面を覆っている。絶縁膜５０は、例えばシリコン酸化膜である。
【００１９】
また、絶縁膜５０は、ｎ型半導体層１０ｎにおける下層側の側面１４にも設けられ、その側面１４を覆っている。下層側の側面１４に連続してｎ型半導体層１０ｎの上層側の側面１３が形成され、その側面１３と光取り出し面１１とは鋭角を形成する。側面１３は第１方向ｄ１に対して傾斜している。側面１３にはｎ側電極４０が設けられ、ｎ側電極４０は側面１３に接している。ｎ側電極４０の材料は、ｎ型半導体層１０ｎに対してオーミック接触を形成する金属材料であることが好ましい。ｎ側電極４０は、例えばＴｉ、Ｃｒなどの金属材料である。
【００２０】
半導体積層体１０は、光取り出し面１１を上に向けた状態において、例えば逆台形状の断面を有する。その半導体積層体１０の側面の周囲には樹脂層６０が設けられている。樹脂層６０と半導体積層体１０の側面との間には、ｎ側電極４０および絶縁膜５０が設けられ、樹脂層６０はｎ側電極４０の側面および絶縁膜５０の側面を覆っている。
【００２１】
樹脂層６０は、半導体積層体１０の下面側において絶縁膜５０を覆っている。また、樹脂層６０は、第２ｐ側電極３２の側面を覆っている。第２ｐ側電極３２の下面は、樹脂層６０から露出している。
【００２２】
ｎ側電極４０は、樹脂層６０の上面６１にも設けられている。これにより、ｎ側電極４０が側面１３と樹脂層６０との間のみに設けられている場合に比べて実装性が向上する。図２に示す上面視において、例えば、ｎ側電極４０の上面は光取り出し面１１を囲む環状に形成されている。ｎ側電極４０の断面視形状は、側面１３に沿って傾斜した傾斜部と、樹脂層６０の上面６１に沿った平坦部とを有する。
【００２３】
ｎ側電極４０および樹脂層６０は、光取り出し面１１上には設けられず、光取り出し面１１を覆っていない。ｎ側電極４０が光取り出し面１１を覆わずに設けられることにより、ｎ側電極４０による光吸収が生じることがないため、発光層１０ａからの光を効率よく取り出すことができる。
【００２４】
なお、必要に応じて、光取り出し面１１上に、蛍光体層やレンズを設けることができる。例えば、青色光を発する発光素子１の光取り出し面１１上に、発光素子１からの光の一部を黄色光に変換する蛍光体を含む蛍光体層を設けることで、白色光を取り出すことができる発光装置とすることができる。
【００２５】
次に、図３〜図１１を参照して、第１実施形態の発光素子１の製造方法について説明する。
【００２６】
まず、図３に示すウェーハＷを準備する。ウェーハＷは、シリコン基板１００と半導体積層体１０とを有する。半導体積層体１０は、例えばＭＯＣＶＤ（metal organic chemical vapor deposition）法で、シリコン基板１００上にエピタキシャル成長される。半導体積層体１０は、シリコン基板１００上に順に形成されたｎ型半導体層１０ｎ、発光層１０ａ、およびｐ型半導体層１０ｐを有する。
【００２７】
図４に示すように、半導体積層体１０は、シリコン基板１００上で複数の素子部２０に分離される。例えばＲＩＥ（Reactive Ion Etching）法で、半導体積層体１０の一部が厚さ方向にエッチングされ、シリコン基板１００に達する溝９１が形成される。溝９１は例えば格子状に形成され、島状または柱状の複数の素子部２０が得られる。素子部２０は、それぞれｎ型半導体層１０ｎ、発光層１０ａ、およびｐ型半導体層１０ｐをシリコン基板１００側から順に有する。
【００２８】
シリコン基板１００を下にした状態で素子部２０は台形状の断面を有する。すなわち、素子部２０の側面は、ｎ型半導体層１０ｎからｐ型半導体層１０ｐに向かう第１方向ｄ１に対して傾斜している。
【００２９】
図５に示すように、複数の素子部２０それぞれのｐ型半導体層１０ｐ上にｐ側電極３０が形成される。ｐ型半導体層１０ｐの上面に第１ｐ側電極３１が形成され、その第１ｐ側電極３１上に第２ｐ側電極３２が形成される。
【００３０】
ｐ側電極３０を形成した後、図６に示すように、複数の素子部２０それぞれの半導体積層体１０の側面に絶縁膜５０が形成される。絶縁膜５０は、半導体積層体１０の上面、第１ｐ側電極３１の上面及び側面、第２ｐ側電極３２の側面にも形成される。隣り合う素子部２０それぞれの半導体積層体１０の側面に絶縁膜５０が形成される。絶縁膜５０として例えばシリコン酸化膜が、ＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法で形成される。
【００３１】
絶縁膜５０は、半導体積層体１０の側面、ｐ側電極３０、および溝９１の底のシリコン基板１００の上面に連続して形成される。その後、例えば、溝９１の底のシリコン基板１００の上面および第２ｐ側電極３２の上面以外を覆うレジストを形成し、そのレジストをマスクにして絶縁膜５０がエッチングされる。絶縁膜５０のエッチングは、例えば、ＲＩＥ法により行う。これにより、絶縁膜５０が部分的に除去され、溝９１の底のシリコン基板１００の上面、および第２ｐ側電極３２の上面が絶縁膜５０から露出する。
【００３２】
絶縁膜５０を形成した後、図７に示すように、シリコン基板１００上に樹脂層６０が形成される。樹脂層６０は、シリコン基板１００の上面と絶縁膜５０を覆うとともに、隣り合う素子部２０の間に位置し、素子部２０の間を埋める。樹脂層６０は、ｐ側電極３０を覆うように形成された後、第２ｐ側電極３２上に位置する樹脂層６０が例えば研磨や研削などにより除去され、第２ｐ側電極３２の上面が樹脂層６０から露出される。
【００３３】
樹脂層６０を形成し、第２ｐ側電極３２の上面を樹脂層６０から露出した後、樹脂層６０におけるシリコン基板１００に接する面とは反対の面側をシリコン基板１００とは別の支持体に支持させた状態で、シリコン基板１００の下面側から研削し、シリコン基板１００の厚さを薄くする。
【００３４】
シリコン基板１００の厚さを薄くした後、図８に示すように、シリコン基板１００を選択的に除去する。つまり、シリコン基板１００の一部１００ａを残す。例えばシリコン基板１００上にレジストを形成し、そのレジストをパターニングし、パターニングされたレジストをマスクにして、シリコン基板１００をＲＩＥ法で選択的に除去する。シリコン基板１００を選択的に除去するためのマスクは、複数の素子部２０のｎ型半導体層１０ｎ上を覆う形状にパターニングされる。
【００３５】
シリコン基板１００を選択的に除去することで、複数の素子部２０それぞれのｎ型半導体層１０ｎ上には、シリコン基板１００の一部１００ａが残される。光取り出し面１１となるｎ型半導体層１０ｎの上面が、シリコン基板１００の一部１００ａで覆われている。樹脂層６０の上面６１、および樹脂層６０の上面６１と光取り出し面１１との間の絶縁膜５０の上面が、シリコン基板１００から露出する。シリコン基板１００の一部１００ａの厚みは、後述するシリコン基板１００の一部１００ａをマスクとしたエッチングの際にマスクとしての機能が得られる程度に適宜調整する。
【００３６】
シリコン基板１００の一部を選択的にエッチングする前に、上述したようにシリコン基板１００の厚さを薄くすることで、シリコン基板１００のエッチング量およびエッチング時間を減らすことができる。また、シリコン基板１００のパターニング精度を向上できる。
【００３７】
シリコン基板１００を選択的に除去した後、ｎ型半導体層１０ｎ上に残ったシリコン基板１００の一部１００ａをマスクにして、シリコン基板１００から露出させた絶縁膜５０の一部を除去する。例えばシリコン酸化膜やシリコン窒化膜からなる絶縁膜５０を、フッ素系のガスを用いたＲＩＥによりエッチングする。絶縁膜５０の上端側からエッチングが進み、所定時間エッチング処理が続けられる。
【００３８】
絶縁膜５０の一部の除去により、図９に示すように、複数の素子部２０それぞれのｎ型半導体層１０ｎにおける上層側（光取り出し面１１側）の側面１３が露出される。また、その側面１３に空隙９２を隔てて向き合う樹脂層６０の側面６３も露出される。
【００３９】
絶縁膜５０の上端が発光層１０ａまで後退する前に絶縁膜５０のエッチングがストップするようにエッチング時間が制御され、発光層１０ａの側面およびｐ型半導体層１０ｐの側面を覆う絶縁膜５０は除去されないようにする。絶縁膜５０のエッチングは、ｎ型半導体層１０ｎの側面１３の面積のうち、５０％以上８０％以下の面積が露出するように行うことが好ましい。側面１３が露出する面積を５０％以上とすることで、ｎ側電極４０と側面１３との接触面積を確保しやすい。側面１３が露出する面積を８０％以下とすることで、ｎ側電極４０が、発光層１０ａやｐ型半導体層１０ｐと接触することを抑制できる。
【００４０】
絶縁膜５０の除去によって形成された空隙９２には、図１０に示すように、ｎ側電極４０が形成される。ｎ側電極４０は、シリコン基板１００の一部１００ａをマスクにして形成されるため、ｎ側電極４０を形成するためのマスクを別に設ける必要はない。ｎ側電極４０は、例えばＴｉ、Ｃｒなどの金属材料により形成される。ｎ側電極４０は、例えば、めっき法により形成する。
【００４１】
ｎ側電極４０は、ｎ型半導体層１０ｎの側面１３と樹脂層６０の側面６３との間に位置し、前工程で露出させたｎ型半導体層１０ｎの側面１３に接続される。また、ｎ側電極４０は、隣り合う素子部２０の間の樹脂層６０の上面６１にも形成され、隣り合う素子部２０それぞれのｎ型半導体層１０ｎの側面１３を介して隣り合う素子部２０を接続する。ｎ型半導体層１０ｎの光取り出し面１１はシリコン基板１００の一部１００ａで覆われているため、光取り出し面１１上にｎ側電極４０は形成されない。
【００４２】
ｎ側電極４０を形成した後、ｎ型半導体層１０ｎ上のシリコン基板１００の一部１００ａを除去する。例えば、ｎ型半導体層１０ｎ上のシリコン基板１００の一部１００ａを全て除去する。シリコン基板１００の一部１００ａは、例えば窒素系のガスを用いたＲＩＥ法により除去する。
【００４３】
シリコン基板１００の一部１００ａが除去され、図１１に示すように、ｎ型半導体層１０ｎの光取り出し面１１が露出される。
【００４４】
シリコン基板１００の一部１００ａを除去した後、ウェーハ状態から個片化され、図１に示す発光素子１が得られる。隣り合う素子部２０の間の樹脂層６０の上面６１上のｎ側電極４０およびその下の樹脂層６０が厚さ方向に切断される。
【００４５】
なお、発光素子１は複数の素子部２０を有する構成であってもよい。複数の素子部２０を有する発光素子１において、隣り合う素子部２０のｎ型半導体層１０ｎ同士は、それぞれのｎ型半導体層１０ｎの側面１３および樹脂層６０の上面６１に設けられた共通のｎ側電極４０によって接続されている。
【００４６】
以上説明した発光素子１の製造方法によれば、光取り出し面１１を覆わないようにｎ型半導体層１０ｎの側面１３にｎ側電極４０を形成するに際して、半導体積層体１０の成長に用いたシリコン基板１００をマスクとして利用する。そのため、ｎ側電極４０を形成するときに、別途マスクの形成が不要であり、工程を簡略化できる。また、シリコン基板１００は、例えばサファイア基板に比べて低コストで高精度に加工することができる。
【００４７】
絶縁膜５０の膜厚は、０．８μｍ以上６μｍ以下である。したがって、図９における空隙９２の幅も、０．８μｍ以上６μｍ以下である。絶縁膜５０の膜厚を０．８μｍ以上とすることで、絶縁膜５０を除去した領域にｎ側電極４０を形成させやすくすることができる。絶縁膜５０の膜厚を６μｍ以下とすることで、絶縁膜５０をエッチングするために必要な時間を短縮することができる。
【００４８】
前述したように、ｎ型半導体層１０ｎの側面１３と光取り出し面１１とが鋭角を形成するように、側面１３は傾斜している。したがって、図９に示すように、隣り合う素子部２０それぞれに隣接する空隙９２の間には、樹脂層６０の一部が断面台形状に残る。その断面台形状の樹脂層６０の上面６１および側面６３に沿うようにｎ側電極４０が形成される。このような形状のｎ側電極４０が形成されることで、断面矩形または逆台形状の樹脂層６０の上面６１および側面６３に沿うようにｎ側電極４０が形成される場合に比べて、樹脂層６０の上面６１と側面６３との間の角部におけるｎ側電極４０を被覆性が向上する。また、ｎ側電極４０を形成する際、樹脂層６０の上面６１と側面６３との間の角部でｎ側電極４０が断線しにくくなる。
【００４９】
図１２は、本発明の第２実施形態の発光素子２の模式断面図である。図１３は、発光素子２の模式上面図である。第１実施形態の発光素子１と同じ要素には同じ符号を付し、その詳細な説明は省略する。
【００５０】
発光素子２は、第１実施形態の発光素子１と同様、ｎ型半導体層１０ｎと、発光層１０ａと、ｐ型半導体層１０ｐとを有する半導体積層体１０を有する。発光素子２のｎ型半導体層１０ｎの側面には段差が形成され、発光素子２の半導体積層体１０はメサ部２１を有する。
【００５１】
メサ部２１は、ｐ型半導体層１０ｐと、発光層１０ａと、ｎ型半導体層１０ｎの一部とを有する。ｎ型半導体層１０ｎは、光取り出し面１１との間に鋭角を形成する側面１３を有する。ｎ型半導体層１０ｎの側面１３と、メサ部２１の側面との間には、ｎ型半導体層１０ｎの平坦面１５ａが設けられている。ｎ型半導体層１０ｎの平坦面１５ａは、光取り出し面１１と略平行な面である。ｎ型半導体層１０ｎの側面１３と、メサ部２１の側面と、ｎ型半導体層１０ｎの平坦面１５ａとは連続している。平坦面１５ａは、上面視において、例えば環状に形成されている。
【００５２】
ｐ型半導体層１０ｐの下面に、第１ｐ側電極３１と、第１ｐ側電極３１上に設けられた第２ｐ側電極３２とを有するｐ側電極３０が設けられている。
【００５３】
メサ部２１の側面に第１絶縁膜５１が設けられている。第１絶縁膜５１は、メサ部２１におけるｎ型半導体層１０ｎの側面を覆っている。第１絶縁膜５１は、ｐ型半導体層１０ｐの側面および発光層１０ａの側面を覆っている。第１絶縁膜５１は、ｐ型半導体層１０ｐの下面における第１ｐ側電極３１が接している面以外の面を覆っている。第１絶縁膜５１は、例えばシリコン酸化膜である。
【００５４】
ｎ型半導体層１０ｎの側面１３には第１ｎ側電極４１が設けられ、第１ｎ側電極４１は側面１３に接している。また、ｎ型半導体層１０ｎの平坦面１５ａの一部にも、第１ｎ側電極４１が設けられている。第１ｎ側電極４１の材料は、ｎ型半導体層１０ｎに対してオーミック接触を形成する金属材料であることが好ましい。第１ｎ側電極４１は、例えばＴｉ、Ｃｒなどの金属材料である。
【００５５】
第１ｎ側電極４１の側面および第１絶縁膜５１の側面には、第２絶縁膜５２が設けられている。また、第２絶縁膜５２は、第１ｐ側電極３１の表面を覆う第１絶縁膜５１の表面を覆っている。第２絶縁膜５２は、側面１３および平坦面１５ａに設けられた第１ｎ側電極４１と、メサ部２１の側面に設けられた第１絶縁膜５１とに沿って設けられている。第２絶縁膜５２の断面視形状は、第１ｎ側電極４１に沿って傾斜した傾斜部と、平坦面１５ａに沿った平坦部と、第１絶縁膜５１に沿って傾斜した傾斜部とを有する。第２絶縁膜５２は、例えばシリコン酸化膜である。
【００５６】
第１ｎ側電極４１の上端側（光取り出し面１１側）の側面には第２絶縁膜５２が設けられず、第２ｎ側電極４２が設けられている。第２ｎ側電極４２は、第１ｎ側電極４１の側面に接している。第２ｎ側電極４２の材料は、例えばＣｕなどの金属材料である。
【００５７】
半導体積層体１０の側面の周囲には樹脂層６０が設けられている。樹脂層６０と半導体積層体１０の側面との間には、第２ｎ側電極４２、第２絶縁膜５２、第１ｎ側電極４１、および第１絶縁膜５１が設けられている。樹脂層６０は、第２ｎ側電極４２の側面および第２絶縁膜５２の側面を覆っている。
【００５８】
樹脂層６０は、半導体積層体１０の下面側において第２絶縁膜５２を覆っている。また、樹脂層６０は、第２ｐ側電極３２の側面を覆っている。第２ｐ側電極３２の下面は、樹脂層６０から露出している。
【００５９】
第２ｎ側電極４２は、樹脂層６０の上面６１、および第１ｎ側電極４１の上端にも設けられている。図１３に示す上面視において、例えば、第２ｎ側電極４２の上面は光取り出し面１１を囲む環状に形成されている。
【００６０】
第１ｎ側電極４１、第２ｎ側電極４２、および樹脂層６０は、光取り出し面１１上には設けられず、光取り出し面１１を覆っていない。第１ｎ側電極４１および第２ｎ側電極４２が光取り出し面１１を覆わずに設けられることにより、ｎ側電極４０による光吸収が生じることがないため、発光層１０ａからの光を効率よく取り出すことができる。
【００６１】
次に、図１４〜図２４を参照して、第２実施形態の発光素子２の製造方法について説明する。
【００６２】
まず、第１実施形態と同様に、図３に示すウェーハＷを準備する。ウェーハＷは、シリコン基板１００と半導体積層体１０とを有する。
【００６３】
図１４に示すように、半導体積層体１０には複数のメサ部２１が形成される。例えばＲＩＥ法で、ｐ型半導体層１０ｐ、発光層１０ａ、およびｎ型半導体層１０ｎが順に厚さ方向に選択的にエッチングされる。このＲＩＥ法によるエッチングは、ｎ型半導体層１０ｎの厚さ方向の途中でストップされる。これにより、メサ部２１の間に位置するｎ型半導体層１０ｎの一部１５が形成される。
【００６４】
図１５に示すように、複数のメサ部２１それぞれのｐ型半導体層１０ｐ上にｐ側電極３０が形成される。ｐ型半導体層１０ｐの上面に第１ｐ側電極３１が形成され、その第１ｐ側電極３１上に第２ｐ側電極３２が形成される。
【００６５】
ｐ側電極３０を形成した後、図１６に示すように、露出している複数のメサ部２１それぞれの側面に第１絶縁膜５１が形成される。隣り合うメサ部２１それぞれの側面に第１絶縁膜５１が形成される。第１絶縁膜５１として例えばシリコン酸化膜が、ＣＶＤ法またはＡＬＤ法で形成される。
【００６６】
第１絶縁膜５１は、メサ部２１の側面、ｐ側電極３０、およびメサ部２１の間のｎ型半導体層１０ｎの一部１５に連続して形成される。その後、例えばｎ型半導体層１０ｎの一部１５の上面及び第２ｐ側電極３２の上面以外を覆うレジストを形成し、そのレジストをマスクにして絶縁膜５０がエッチングされる。絶縁膜５０のエッチングは、例えば、ＲＩＥ法により行う。これにより、絶縁膜５０が部分的に除去され、ｎ型半導体層１０ｎの一部１５の上面、および第２ｐ側電極３２の上面が露出する。
【００６７】
第１絶縁膜５１を形成した後、ｎ型半導体層１０ｎの一部１５を、例えばＲＩＥ法で厚さ方向にエッチングすることで、図１７に示すように、半導体積層体１０はシリコン基板１００上で複数の素子部２０に分離される。例えば島状または柱状の複数の素子部２０が得られる。素子部２０は、それぞれｎ型半導体層１０ｎ、発光層１０ａ、およびｐ型半導体層１０ｐを有する。
【００６８】
複数の素子部２０それぞれにおけるｎ型半導体層１０ｎの一部１５の側面１３が露出される。ｎ型半導体層１０ｎの一部１５の側面１３は、ｎ型半導体層１０ｎからｐ型半導体層１０ｐに向かう第１方向ｄ１に対して傾斜している。隣り合う素子部２０間に露出するシリコン基板１００の上面と、側面１３とは鈍角を形成している。
【００６９】
ｎ型半導体層１０ｎの一部１５の側面１３には、図１８に示すように、第１ｎ側電極４１が形成される。第１ｎ側電極４１は、側面１３とメサ部２１の側面との間の平坦面１５ａの一部にも形成される。第１ｎ側電極４１は、平坦面１５ａの面積のうち、５０％以上の面積に設けられることが好ましい。これにより、第１ｎ側電極４１とｎ型半導体層１０ｎとの接触面積を増加させることができる。例えば、第１ｎ側電極４１は、スパッタリング法により形成される。光取り出し面１１はシリコン基板１００に覆われているので、光取り出し面１１に第１ｎ側電極４１は形成されない。
【００７０】
第１ｎ側電極４１を形成した後、図１９に示すように、複数の素子部２０それぞれの第１絶縁膜５１の側面および第１ｎ側電極４１の側面に第２絶縁膜５２が形成される。第２絶縁膜５２として例えばシリコン酸化膜が、ＣＶＤ法またはＡＬＤ法で形成される。
【００７１】
第２絶縁膜５２は、第１絶縁膜５１の側面、第１ｎ側電極４１の側面、ｐ側電極３０、および素子部２０の間のシリコン基板１００の上面に連続して形成される。その後、例えば、シリコン基板１００の上面の一部および第２ｐ側電極３２の上面以外を覆うレジストを形成し、そのレジストをマスクにして第２絶縁膜５２がエッチングされる。第２絶縁膜５２のエッチングは、例えば、ＲＩＥ法により行う。これにより、第２絶縁膜５２が部分的に除去され、素子部２０の間のシリコン基板１００の上面、および第２ｐ側電極３２の上面が第２絶縁膜５２から露出する。
【００７２】
第２絶縁膜５２を形成した後、図２０に示すように、シリコン基板１００上に樹脂層６０が形成される。樹脂層６０は、シリコン基板１００の上面と第２絶縁膜５２を覆うとともに、隣り合う素子部２０の間に位置し、素子部２０の間を埋める。樹脂層６０は、ｐ側電極３０を覆うように形成された後、第２ｐ側電極３２上に位置する樹脂層６０が例えば研磨や研削などにより除去され、第２ｐ側電極３２の上面が樹脂層６０から露出される。
【００７３】
樹脂層６０を形成した後、樹脂層６０におけるシリコン基板１００に接する面とは反対の面側をシリコン基板１００とは別の支持体に支持させた状態で、シリコン基板１００の下面側から研削し、シリコン基板１００の厚さを薄くする。
【００７４】
シリコン基板１００の厚さを薄くした後、図２１に示すように、シリコン基板１００を選択的に除去する。例えばシリコン基板１００上にレジストを形成し、そのレジストをパターニングし、パターニングされたレジストをマスクにして、シリコン基板１００をＲＩＥ法で選択的に除去する。シリコン基板１００を選択的に除去するためのマスクは、複数の素子部２０のｎ型半導体層１０ｎ上を覆う形状にパターニングされる。
【００７５】
シリコン基板１００を選択的に除去することで、複数の素子部２０それぞれのｎ型半導体層１０ｎ上には、シリコン基板１００の一部１００ａが残される。ｎ型半導体層１０ｎにおける光取り出し面１１となるｎ型半導体層１０ｎの上面がシリコン基板１００の一部１００ａで覆われている。樹脂層６０の上面６１、樹脂層６０の上面６１と光取り出し面１１との間の第２絶縁膜５２の上面および第１ｎ側電極４１の上面が、シリコン基板１００から露出する。
【００７６】
シリコン基板１００の一部を選択的にエッチングする前に、上述したようにシリコン基板１００の厚さを薄くすることで、シリコン基板１００のエッチング量およびエッチング時間を減らすことができる。また、シリコン基板１００のパターニング精度を向上できる。
【００７７】
シリコン基板１００を選択的に除去した後、ｎ型半導体層１０ｎ上に残ったシリコン基板１００の一部１００ａをマスクにして、シリコン基板１００から露出させた第２絶縁膜５２の一部を除去する。例えばシリコン酸化膜である第２絶縁膜５２を、フッ素系のガスを用いたＲＩＥによりを用いてエッチングする。第２絶縁膜５２の上端側からエッチングが進み、所定時間エッチング処理が続けられる。
【００７８】
第２絶縁膜５２の一部の除去により、図２２に示すように、複数の素子部２０それぞれのｎ型半導体層１０ｎの側面１３に設けられた第１ｎ側電極４１の側面が露出される。また、露出した第１ｎ側電極４１の側面に空隙９３を隔てて向き合う樹脂層６０の側面６３も露出される。
【００７９】
第２絶縁膜５２が第１絶縁膜５１を覆う部分までエッチングが進行しないようにエッチング時間が制御される。これにより、第２絶縁膜５２のエッチング時に、第１絶縁膜５１がエッチングガスまたは液にさらされることがなく、第１絶縁膜５１と第２絶縁膜５２が同種材料であっても、発光層１０ａの側面およびｐ型半導体層１０ｐの側面を覆っている第１絶縁膜５１は除去されない。第２絶縁膜５２のエッチングは、ｎ型半導体層１０ｎの側面１３の面積のうち、５０％以上の面積が露出するように行うことが好ましい。側面１３が露出する面積を５０％以上とすることで、第２ｎ側電極４２と第１ｎ側電極４１との接触面積を確保しやすい。
【００８０】
第２絶縁膜５２の除去によって形成された空隙９３には、図２３に示すように、第２ｎ側電極４２が形成される。第２ｎ側電極４２は、シリコン基板１００の一部１００ａをマスクにして形成されるため、第２ｎ側電極４２を形成するためのマスクを別に設ける必要はない。第２ｎ側電極４２は、例えばＣｕなどの金属材料により形成される。第２ｎ側電極４２は、例えば、めっき法により形成する。
【００８１】
第２ｎ側電極４２は、第１ｎ側電極４１の側面と樹脂層６０の側面６３との間に位置し、前工程で露出させた第１ｎ側電極４１の側面に接続される。第２ｎ側電極４２は、第１ｎ側電極４１を介してｎ型半導体層１０ｎの側面１３と接続される。
【００８２】
また、第２ｎ側電極４２は、隣り合う素子部２０の間の樹脂層６０の上面６１にも形成され、隣り合う素子部２０それぞれの第１ｎ側電極４１の側面を介して隣り合う素子部２０を接続する。ｎ型半導体層１０ｎの光取り出し面１１はシリコン基板１００の一部１００ａで覆われているため、光取り出し面１１上に第２ｎ側電極４２は形成されない。
【００８３】
第２ｎ側電極４２を形成した後、ｎ型半導体層１０ｎ上のシリコン基板１００の一部１００ａを除去する。シリコン基板１００の一部１００ａは、例えば窒素系のガスを用いたＲＩＥ法により除去する。
【００８４】
シリコン基板１００の一部１００ａが除去され、図２４に示すように、ｎ型半導体層１０ｎの光取り出し面１１が露出される。
【００８５】
シリコン基板１００の一部１００ａを除去した後、ウェーハ状態から個片化され、図１２に示す発光素子２が得られる。隣り合う素子部２０の間の樹脂層６０の上面６１上の第２ｎ側電極４２およびその下の樹脂層６０が厚さ方向に切断される。
【００８６】
なお、発光素子２は複数の素子部２０を有する構成であってもよい。複数の素子部２０を有する発光素子２において、隣り合う素子部２０のｎ型半導体層１０ｎ同士は、それぞれのｎ型半導体層１０ｎの側面１３に設けられた第１ｎ側電極４１と、第１ｎ側電極４１の側面および樹脂層６０の上面６１に設けられた共通の第２ｎ側電極４２とによって接続されている。
【００８７】
以上説明した発光素子２の製造方法によれば、第２ｎ側電極４２を形成する前に、ｎ型半導体層１０ｎの側面１３に接続される第１ｎ側電極４１を形成することで、第１ｎ側電極４１とｎ型半導体層１０ｎとの接触面積を確保している。このように第１ｎ側電極４１が形成された状態で、第２ｎ側電極４２を形成することで、第２ｎ側電極４２とｎ型半導体層１０ｎとの電気的な導通を容易に得ることができる。また上述した第１実施形態の発光素子の製造方法と同様に、光取り出し面１１を覆わないようにｎ型半導体層１０ｎの側面１３に第１ｎ側電極４１および第２ｎ側電極４２を形成するに際して、半導体積層体１０の成長に用いたシリコン基板１００をマスクとして利用する。そのため、第２ｎ側電極４２を形成するときに、別途マスクの形成が不要であり、工程を簡略化できる。また、シリコン基板１００は、例えばサファイア基板に比べて低コストで発光素子を製造することができる。
【００８８】
第２絶縁膜５２の膜厚は、０．８μｍ以上６μｍ以下であることが好ましい。したがって、図２２における空隙９３の幅も、０．８μｍ以上６μｍ以下である。第２絶縁膜５２の膜厚を０．８μｍ以上とすることで、絶縁膜５０を除去した領域にｎ側電極４０を形成させやすくすることができる。絶縁膜５０の膜厚を６μｍ以下とすることで、絶縁膜５０をエッチングするために必要な時間を短縮することができる。
【００８９】
ｎ型半導体層１０ｎの側面１３と光取り出し面１１とが鋭角を形成するように、側面１３は傾斜している。その側面に１３に形成される第１ｎ側電極４１の側面および第１ｎ側電極４１の側面に形成される第２絶縁膜５２の側面も、ｎ型半導体層１０ｎの側面１３に沿って傾斜する。
【００９０】
したがって、図２２に示すように、第２絶縁膜５２の除去により形成される空隙９３の間には、樹脂層６０の一部が断面台形状に残る。その断面台形状の樹脂層６０の上面６１および側面６３に沿うように第２ｎ側電極４２が形成される。このような形状の第２ｎ側電極４２が形成されることで、断面矩形または逆台形状の樹脂層６０の上面６１および側面６３に沿うように第２ｎ側電極４２が形成される場合に比べて、樹脂層６０の上面６１と側面６３との間の角部における第２ｎ側電極の被覆性が向上する。また、第２ｎ側電極４２を形成する際、樹脂層６０の上面６１と側面６３との間の角部で第２ｎ側電極４２が断線しにくくなる。
【００９１】
以上説明した発光素子１、２の製造方法は、複数の発光素子１、２をウェーハ状態で一括して同時に形成する方法に限らず、１つの発光素子１、２を形成する方法にも適用可能である。
【００９２】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。本発明の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【００９３】
１,２…発光素子、１０…半導体積層体、１０ｎ…ｎ型半導体層、１０ａ…発光層、１０ｐ…ｐ型半導体層、１１…光取り出し面、１３…ｎ型半導体層の側面、２０…素子部、２１…メサ部、３０…ｐ側電極、４０…ｎ側電極、４１…第１ｎ側電極、４２…第２ｎ側電極、５０…絶縁膜、５１…第１絶縁膜、５２…第２絶縁膜、６０…樹脂層、１００…シリコン基板
【図１】
2020202351.tif 000003
【図２】
2020202351.tif 000004
【図３】
2020202351.tif 000005
【図４】
2020202351.tif 000006
【図５】
2020202351.tif 000007
【図６】
2020202351.tif 000008
【図７】
2020202351.tif 000009
【図８】
2020202351.tif 000010
【図９】
2020202351.tif 000011
【図１０】
2020202351.tif 000012
【図１１】
2020202351.tif 000013
【図１２】
2020202351.tif 000014
【図１３】
2020202351.tif 000015
【図１４】
2020202351.tif 000016
【図１５】
2020202351.tif 000017
【図１６】
2020202351.tif 000018
【図１７】
2020202351.tif 000019
【図１８】
2020202351.tif 000020
【図１９】
2020202351.tif 000021
【図２０】
2020202351.tif 000022
【図２１】
2020202351.tif 000023
【図２２】
2020202351.tif 000024
【図２３】
2020202351.tif 000025
【図２４】
2020202351.tif 000026