(57)【要約】      （修正有）【課題】発熱やクロストークを生じさせず、微弱な光を高速に検出する方法を提供する。【解決手段】光検出装置は、光検出素子２と、第１電圧ノードと光検出素子の一端との間のオン抵抗を第１の値にするか否かを切り替える第１リセット回路３と、第１電圧ノードと光検出素子の一端との間のオン抵抗を第１の値よりも小さい第２の値にするか否かを切り替える第２リセット回路４と、光検出素子が光を検出した後、第１リセット回路にてオン抵抗を第１の値にし、その後に第２リセット回路にてオン抵抗を第２の値にする制御回路５と、を備える。【選択図】図１
2020202312.tif 000002
【特許請求の範囲】
【請求項１】
光検出素子と、
第１電圧ノードと前記光検出素子の一端との間のオン抵抗を第１の値にするか否かを切り替える第１リセット回路と、
前記第１電圧ノードと前記光検出素子の一端との間のオン抵抗を前記第１の値よりも小さい第２の値にするか否かを切り替える第２リセット回路と、
前記光検出素子が光を検出した後、前記第１リセット回路にて前記オン抵抗を前記第１の値にし、その後に前記第２リセット回路にて前記オン抵抗を前記第２の値にする制御回路と、を備える光検出装置。
【請求項２】
前記制御回路は、前記光検出素子が光を検出した後、前記第１リセット回路にて前記オン抵抗を前記第１の値にし、その後に前記光検出素子の一端の電圧に基づいて、前記第２リセット回路にて前記オン抵抗を前記第２の値にする、請求項１に記載の光検出装置。
【請求項３】
前記制御回路は、前記光検出素子が光を検出した後、前記光検出素子の一端を第１電圧に維持し、その後に前記第１リセット回路にて前記オン抵抗を前記第１の値にし、その後に前記第２リセット回路にて前記オン抵抗を前記第２の値にする、請求項１または請求項２に記載の光検出装置。
【請求項４】
前記制御回路は、前記光検出素子が光を検出した後、前記光検出素子の一端が前記第１電圧とは異なる第２電圧になることに応じ、所定期間の間前記光検出素子の一端を前記第１電圧に維持する電圧維持回路を有する、請求項３に記載の光検出装置。
【請求項５】
前記第１リセット回路は、
所定の電流を出力する電流源と、
前記電流源からの前記所定の電流を前記光検出素子の一端に流すか否かを切り替える第１切替器と、を有し、
前記第２リセット回路は、
前記第１電圧ノードと前記光検出素子の一端とを導通するか否かを切り替える第２切替器と、を有する、請求項１乃至４のいずれか一項に記載の光検出装置。
【請求項６】
前記制御回路は、前記光検出素子が光を検出して前記光検出素子の一端の電圧が所定電圧変化すると、前記第１切替器を切替制御して前記電流源からの前記所定の電流を前記光検出素子の一端に流し、その後に、前記第２切替器を切替制御して前記第１電圧ノードと前記光検出素子の一端とを導通する、請求項５に記載の光検出装置。
【請求項７】
前記第１切替器は、前記電流源からの前記所定の電流を前記光検出素子の一端に流すか否かを切り替える第１トランジスタであり、
前記第２切替器は、前記第１電圧ノードと前記光検出素子の一端とを導通するか否かを切り替える第２トランジスタであり、
前記制御回路は、前記第１トランジスタのゲート電圧を制御する第１制御信号と、前記第２トランジスタのゲート電圧を制御する第２制御信号と、を出力し、
前記第１制御信号の電圧レベルを変換して前記第１トランジスタのゲートに入力する第１レベルシフタと、
前記第２制御信号の電圧レベルを変換して前記第２トランジスタのゲートに入力する第２レベルシフタと、をさらに備える、請求項５又は６に記載の光検出装置。
【請求項８】
前記制御回路は、前記第１リセット回路が前記オン抵抗を前記第１の値にしている間に前記光検出素子が光を検出した場合には、前記電流源からの前記所定の電流を前記光検出素子の一端に流す前記第１切替器の切替制御を継続して行う、請求項５乃至７のいずれか一項に記載の光検出装置。
【請求項９】
前記制御回路は、前記第２リセット回路が前記オン抵抗を前記第２の値にしている間に前記光検出素子が光を検出した場合には、前記光検出素子の一端の電圧が所定の電圧以下になった時点で前記光検出素子の一端を第１電圧に維持し、その後に前記第１リセット回路にて前記オン抵抗を前記第１の値にし、その後に前記第２リセット回路にて前記オン抵抗を前記第２の値にする、請求項５乃至７のいずれか一項に記載の光検出装置。
【請求項１０】
前記光検出素子は、アバランシェ・フォトダイオードであり、
前記第１リセット回路及び前記第２リセット回路は、前記第１電圧ノードと、前記アバランシェ・フォトダイオードのカソードとの間に並列接続される、請求項１乃至９のいずれか一項に記載の光検出装置。
【請求項１１】
前記光検出素子は、アバランシェ・フォトダイオードであり、
前記第１リセット回路及び前記第２リセット回路は、前記アバランシェ・フォトダイオードのアノードと、前記第１電圧ノードよりも電圧レベルが低い第２電圧ノードとの間に並列接続される、請求項１乃至９のいずれか一項に記載の光検出装置。
【請求項１２】
一次元又は二次元方向に配置される複数の前記アバランシェ・フォトダイオードと、
前記複数のアバランシェ・フォトダイオードのそれぞれに対応して配置される、前記第１リセット回路、前記第２リセット回路及び前記制御回路を有するアクティブクエンチ回路と、を備える、請求項１０又は１１に記載の光検出装置。
【請求項１３】
請求項１乃至１２のいずれか一項に記載の光検出装置を有し、第１の光が対象物で反射された反射光を含む第２の光を受光する受光部と、
前記第２の光に対応するデジタル信号を生成するＡＤ変換部と、
前記デジタル信号を記憶する記憶部と、
前記第１の光の投光タイミングと、前記受光部での前記反射光の受光タイミングとに基づいて、前記対象物までの距離を計測する距離計測部と、を備える、電子装置。
【請求項１４】
前記第１の光を投光する投光部をさらに備え、
前記距離計測部は、前記第１の光の投光タイミングを取得する、請求項１３に記載の電子装置。
【請求項１５】
光検出素子にて光を検出し、
第１電圧ノードと前記光検出素子の一端との間のオン抵抗を第１の値にするか否かを切り替える第１リセット回路にて、前記オン抵抗を前記第１の値にし、
前記オン抵抗を前記第１の値よりも小さい第２の値にするか否かを切り替える第２リセット回路にて、前記オン抵抗を前記第２の値にする、光検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、光検出装置、電子装置及び光検出方法に関する。
【背景技術】
【０００２】
受光された光を電気信号に変換する光検出素子の一つに、アバランシェフォトダイオード（以下、ＡＰＤ）がある。特に、ＡＰＤをガイガーモードで動作させる場合、ＡＰＤは、光子１個の微弱な光を検出する能力を持っている。ところが、ガイガーモードで動作するＡＰＤは感度が高くなるものの、光子を検知した後に動作状態が変化し、光を高感度に検知できなくなる。このため、ＡＰＤにクエンチ回路を接続して、ＡＰＤのリセットを行う必要がある。クエンチ回路には、パッシブクエンチ回路とアクティブクエンチ回路がある。パッシブクエンチ回路は、ＡＰＤに直列に抵抗素子を接続して、抵抗素子を介してＡＰＤに電流を流すことにより、リセットを行う。パッシブクエンチ回路は、回路構成は簡易であるが、動作が遅いという問題がある。これに対して、アクティブクエンチ回路は、トランジスタ等を用いて強制的にＡＰＤに電流を流すものであり、ＡＰＤのリセット動作を高速に行うことができる。
【０００３】
しかしながら、従前のアクティブクエンチ回路では、ＡＰＤのリセットのためにＡＰＤに電流を流している最中にＡＰＤが光を検出すると、ＡＰＤに流れる電流を制御できなくなり、ＡＰＤが過度の発熱を起こして破壊するおそれがある。また、ＡＰＤに大量の電流が流れると、ＡＰＤが発光してしまい、周囲に存在する他のＡＰＤにクロストークによる電流が流れてしまう。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許公報８，４１０，４１６Ｂ２
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、発熱やクロストークを低減させ、微弱な光を高速に検出可能な光検出装置、電子装置及び光検出方法を提供するものである。
【課題を解決するための手段】
【０００６】
本実施形態によれば、光検出素子と、
第１電圧ノードと前記光検出素子の一端との間のオン抵抗を第１の値にするか否かを切り替える第１リセット回路と、
前記第１電圧ノードと前記光検出素子の一端との間のオン抵抗を前記第１の値よりも小さい第２の値にするか否かを切り替える第２リセット回路と、
前記光検出素子が光を検出した後、前記第１リセット回路にて前記オン抵抗を前記第１の値にし、その後に前記第２リセット回路にて前記オン抵抗を前記第２の値にする制御回路と、を備える光検出装置が提供される。
【図面の簡単な説明】
【０００７】
【図１】第１の実施形態による光検出装置の回路図。
【図２】図１の光検出装置の第１変形例を示す回路図。
【図３】図１の光検出装置の電圧波形図。
【図４Ａ】第１リセット回路が第１切替器をオンする場合の等価回路図。
【図４Ｂ】第２リセット回路が第２切替器をオンする場合の等価回路図。
【図５】第１リセット回路からＡＰＤのカソードに電流が流れている期間内にＡＰＤが光を検出する場合の電圧波形図。
【図６】第２リセット回路からＡＰＤのカソードに電流が流れている期間内にＡＰＤが光を検出する場合の電圧波形図。
【図７】図２の光検出装置に第１レベルシフタと第２レベルシフタを追加した回路図。
【図８】４つのＡＰＤと４つのアクティブクエンチ回路とを備えた光検出装置の模式的なレイアウト図。
【図９】複数のＳｉＰＭとアクティブクエンチ回路を半導体基板上に配置したレイアウト図。
【図１０Ａ】本実施形態による光検出装置を内蔵する受光部を備えた電子装置の概略構成を示すブロック図。
【図１０Ｂ】図１０Ａの一変形例の電子装置の概略構成を示すブロック図。
【図１１】図１０の電子装置内の受光部と信号処理部を一つの半導体基板上に配置した例を示す模式的な斜視図。
【図１２】第２の実施形態による光検出装置の回路図。
【発明を実施するための形態】
【０００８】
以下、図面を参照して、光検出装置、電子装置及び距離計測方法の実施形態について説明する。以下では、光検出装置及び電子装置の主要な構成部分を中心に説明するが、光検出装置及び電子装置には、図示又は説明されていない構成部分や機能が存在しうる。
【０００９】
（第１の実施形態）
図１は第１の実施形態による光検出装置１の回路図である。図１の光検出装置１は、光検出素子２と、第１リセット回路３と、第２リセット回路４と、制御回路５とを備えている。第１リセット回路３、第２リセット回路４及び制御回路５は、アクティブクエンチ回路６を構成している。アクティブクエンチ回路６は、光検出素子２が光を検出した後に、光検出素子２に対して強制的なリセット動作を行うものである。
【００１０】
光検出素子２は、例えばＡＰＤ７である。ＡＰＤ７には、ＡＰＤ７の降伏電圧よりも高い逆バイアス電圧が印加され、ガイガーモードと呼ばれる領域で駆動される。ガイガーモード時のＡＰＤ７の利得は１０５〜１０６のオーダで非常に高いため、光子１個の微弱な光でさえ計測可能となる。以下では、光検出素子２としてＡＰＤ７を用いる例を主に説明する。
【００１１】
図１の光検出装置１では、第１電圧ノードＶhiとＡＰＤ７のカソードとの間に、第１リセット回路３と第２リセット回路４が並列接続されている。ＡＰＤ７のアノードには、第２電圧ノードＶlowが接続されている。第２電圧ノードＶlowは、第１電圧ノードＶhiよりも低い電圧ノードである。
【００１２】
第１リセット回路３は、第１電圧ノードＶhiと光検出素子２の一端（ＡＰＤ７のカソード）との間のオン抵抗を第１の値にするか否かを切り替える。第１リセット回路３は、電流源３ａと第１切替器３ｂを直列接続して構成可能である。電流源３ａは、所定の電流を出力する。電流源３ａは、ＡＰＤ７のカソードに流す電流を制限するために設けられている。第１切替器３ｂは、電流源３ａから出力された電流をＡＰＤ７のカソードに流すか否かを切り替える。第１切替器３ｂがオンのときに、電流源３ａから出力された電流は第１切替器３ｂを通ってＡＰＤ７のカソードに流れる。第１リセット回路３のオン抵抗とは、第１切替器３ｂがオンのときの第１リセット回路３のインピーダンスである。
【００１３】
第２リセット回路４は、第１電圧ノードＶhiと光検出素子２の一端（ＡＰＤ７のカソード）との間のオン抵抗を第１の値よりも小さい第２の値にするか否かを切り替える。第２リセット回路４は、第２切替器４ａを有する。第２切替器４ａがオンのとき、第１電圧ノードＶhiから第２切替器４ａを通ってＡＰＤ７のカソードに電流が流れる。第２リセット回路４のオン抵抗とは、第２切替器４ａがオンのときの第２リセット回路４のインピーダンスである。第２リセット回路４のオン抵抗である第２の値は、第１リセット回路３のオン抵抗である第１の値よりも小さい。このため、第２切替器４ａがオンのときに第２リセット回路４からＡＰＤ７のカソードに流れる電流は、第１切替器３ｂがオンのときに第１リセット回路３からＡＰＤ７のカソードに流れる電流よりも多くなる。本実施形態では、第２リセット回路４のオン抵抗が第２の値になる期間を、第１リセット回路３のオン抵抗が第１の値になる期間よりも短くしている。
【００１４】
制御回路５は、ＡＰＤ７が光を検出した後、第１電圧ノードＶhiとＡＰＤ７のカソードとの間のオン抵抗を、第１リセット回路３にて第１の値にし、その後に第２リセット回路４にて第２の値にする。より具体的には、制御回路５は、ＡＰＤ７が光を検出した後、ＡＰＤ７の一端（カソード）を第１電圧に維持し、その後に第１リセット回路３にてオン抵抗を第１の値にし、その後に第２リセット回路４にてオン抵抗を第２の値にする。オン抵抗が小さいほど電流は流れやすくなるため、第１電圧ノードＶhiとＡＰＤ７のカソードとの間のオン抵抗を切り替えることで、ＡＰＤ７のカソードに流れる電流を変化させることができる。このように、制御回路５は、ＡＰＤ７が光を検出した後のリセット動作時に、まず第１リセット回路３からの制限された電流をＡＰＤ７のカソードに流し、その後に第２リセット回路４からの大電流をＡＰＤ７のカソードに流す。
【００１５】
図２は図１の光検出装置１の第１変形例を示す回路図である。図２の光検出装置１は、図１の光検出装置１内の各部の構成を具体化したものである。図２の光検出装置１では、第１リセット回路３内の第１切替器３ｂと第２リセット回路４内の第２切替器４ａをそれぞれＭＯＳトランジスタＱ１，Ｑ２で構成している。これらＭＯＳトランジスタＱ１，Ｑ２のゲート電圧は、制御回路５により制御される。また、図２の制御回路５は、クエンチ制御部（電圧維持回路）５ａを有する。さらに、図２の光検出装置１は、クエンチ制御部５ａによりオン・オフ制御される第３切替器８を備えている。図２では、第３切替器８をＭＯＳトランジスタＱ３で構成する例を示している。
【００１６】
クエンチ制御部５ａは、ＡＰＤ７が光を検出したときに、ＡＰＤ７のカソード電圧を所定期間にわたって所定の電圧ＶAQに維持する。より具体的には、クエンチ制御部５ａは、ＡＰＤ７が光を検出した後、ＡＰＤ７の一端（カソード）が第１電圧とは異なる第２電圧になることに応じ、所定期間の間、ＡＰＤ７の一端を第１電圧に維持する。第３切替器８は、ＡＰＤ７のカソードと第３電圧ノードＶAQとの間に接続されている。第３電圧ノードＶAQは、例えば接地電圧でもよいし、接地電圧以外の電圧でもよい。クエンチ制御部５ａは、ＡＰＤ７のカソード電圧が所定の第１閾値電圧Ｖth1にまで低下すると、第３切替器８をオンする。第３切替器８がオンすると、ＡＰＤ７のカソード電圧は第３電圧ノードＶAQの電圧に維持される。
【００１７】
図３は図１の光検出装置１の電圧波形図である。図３の横軸は時間、縦軸は電圧値である。図３の時刻ｔ１以前は、ＡＰＤ７は光を検出していない状態を示しており、ＡＰＤ７のカソード電圧は第１電圧ノードＶhiの電圧Ｖhiと略等しい電圧である。
【００１８】
時刻ｔ１でＡＰＤ７が光を検出すると、ＡＰＤ７の内部で電子−正孔対が生成されてＡＰＤ７に電流が流れる。これにより、ＡＰＤ７のカソード電圧が下がり始める。ＡＰＤ７のカソード電圧が所定の第１閾値電圧Ｖth1まで下がると（時刻ｔ２）、第３切替器８がオンして、ＡＰＤ７のカソード電圧は第３電圧ノードの電圧ＶAQまで低下する（時刻ｔ３）。
【００１９】
クエンチ制御部５ａは、時刻ｔ４までは第３切替器８のオン状態を維持するため、ＡＰＤ７のカソード電圧は電圧ＶＡＱに維持される。
【００２０】
時刻ｔ４になると、クエンチ制御部５ａは第３切替器８をオフするとともに、制御回路５は第１リセット回路３内の第１切替器３ｂをオンする。これにより、図４Ａの等価回路に示すように、第１リセット回路３内の電流源３ａからの電流が第１切替器３ｂを介してＡＰＤ７のカソードに流れ、ＡＰＤ７のカソード電圧は徐々に上がり始める。電流源３ａから出力される電流は制限されているため、第１リセット回路３からＡＰＤ７のカソードに流れる電流も制限され、ＡＰＤ７のカソード電圧は緩やかに上昇する。
【００２１】
ＡＰＤ７のカソード電圧が所定の第２閾値電圧Ｖth2（≧Ｖth1）に達すると（時刻ｔ５）、制御回路５は第１リセット回路３内の第１切替器３ｂをオフするとともに、第２切替器４ａをオンする。これにより、図４Ｂの等価回路に示すように、第２リセット回路４内の第２切替器４ａを介して大電流がＡＰＤ７のカソードに流れる。よって、ＡＰＤ７のカソード電圧は急上昇し、時刻ｔ６のときにＡＰＤ７のカソード電圧は飽和電圧に到達する。制御回路５は、図３に示すように、時刻ｔ２〜ｔ５の間のパルス幅のパルス信号を出力する。
【００２２】
本明細書では、第１リセット回路３が第１切替器３ｂをオンする期間を第１リセットと呼び、第２リセット回路４が第２切替器４ａをオンする期間を第２リセットと呼ぶ。
【００２３】
第１リセット回路３からＡＰＤ７のカソードに電流が流れている第１リセット期間内にＡＰＤ７が光を検出する場合がありうる。この場合の電圧波形図は図５のようになる。図５の時刻ｔ４〜ｔ５は第１リセット回路３からＡＰＤ７のカソードに電流が流れている第１リセット期間であるが、この期間内にＡＰＤ７が光を検出すると、ＡＰＤ７内に電子−正孔対が生じて電流が流れ、ＡＰＤ７のカソード電圧が低下する（時刻ｔ４ａ）。ところが、第１リセット回路３を流れる電流は電流源３ａで制限されているため、ＡＰＤ７を流れる電流が急増するおそれはない。ＡＰＤ７が光を検出しなくなると、第１リセット回路３からの電流がＡＰＤ７のカソードに流れることから、ＡＰＤ７のカソード電圧は再び上がり始める。ＡＰＤ７のカソード電圧が所定の第２閾値電圧Ｖth2に到達すると、制御回路５は、第１リセット回路３内の第１切替器３ｂをオフし、かつ第２リセット回路４内の第２切替器４ａをオンする。これにより、第２リセット回路４からの大電流がＡＰＤ７のカソードに流れて、ＡＰＤ７のカソード電圧は急上昇する。
【００２４】
また、第２リセット回路４からＡＰＤ７のカソードに大電流が流れている第２リセット期間内にＡＰＤ７が光を検出する場合もありうる。この場合の電圧波形図は図６のようになる。図６の時刻ｔ５になると、第２リセット回路４内の第２切替器４ａがオンして第２リセット回路４からＡＰＤ７のアノードに大電流が流れ始める。この状態で、時刻ｔ５ａのときにＡＰＤ７が光を検出すると、ＡＰＤ７内に電子−正孔対が生じて電流が流れるため、ＡＰＤ７のカソード電圧は低下し始める。しかしながら、ＡＰＤ７のカソード電圧が所定の第１閾値電圧Ｖth1まで低下すると（時刻ｔ５ｂ）、クエンチ制御部５ａは第３切替器８をオンし、ＡＰＤ７のカソード電圧は所定期間の間（時刻ｔ５ｂ〜ｔ５ｃ）、所定の電圧ＶＡＱに維持される。その後、時刻ｔ５ｃになると、第１リセット回路３内の第１切替器３ｂがオンし、その後の時刻ｔ５ｄになると、第２リセット回路４内の第２切替器４ａがオンする。
【００２５】
このように、第２リセット回路４からＡＰＤ７のカソードに大電流が流れている期間内にＡＰＤ７が光を検出した場合には、ＡＰＤ７のカソード電圧が所定の閾値電圧まで下がった時点でクエンチ制御部５ａがオンするため、ＡＰＤ７に制御不能な大電流が流れることはなく、発熱による破壊からＡＰＤ７を保護することができるとともに、、ＡＰＤ７の発光によるクロストークを低減することができる。
【００２６】
ＡＰＤ７が光を検出していない状態でのＡＰＤ７のカソード電圧は、第１切替器３ｂや第２切替器４ａを構成するＭＯＳトランジスタのゲート電圧よりもかなり高い電圧であり、制御回路５がＡＰＤ７のカソード電圧に基づいて第１切替器３ｂや第２切替器４ａ用のＭＯＳトランジスタのゲート電圧を制御する場合には、電圧レベルの変換を行う必要が生じる場合がある。
【００２７】
図７は図２の光検出装置１に第１レベルシフタ１１と第２レベルシフタ１２を追加した回路図である。制御回路５から出力される第１切替器３ｂ用の制御信号は第１レベルシフタ１１を介してＭＯＳトランジスタＱ１のゲートに入力される。同様に、制御回路５から出力される第２切替器４ａ用の制御信号は第２レベルシフタ１２を介してＭＯＳトランジスタＱ２のゲートに入力される。第１レベルシフタ１１と第２レベルシフタ１２は、ＡＰＤ７のカソード電圧の電圧レベルから、ＭＯＳトランジスタＱ１，Ｑ２のゲート電圧レベルまで電圧を下げる制御を行う。
【００２８】
図１、図２及び図７の光検出装置１は、光を検出する最小限の構成を示している。実際には、図１、図２及び図７の光検出装置１が複数個、一次元方向又は二次元方向に配置された状態で使用されることが多い。また、図１、図２及び図７の光検出装置１を複数個集積した半導体ＩＣが製造されてもよい。
【００２９】
図８は４つのＡＰＤ７と、４つのアクティブクエンチ回路（図面ではＡＱと記載）６とを備えた光検出装置１の模式的なレイアウト図である。アクティブクエンチ回路６とは、図１、図２及び図７の光検出装置１内の第１リセット回路３、第２リセット回路４及び制御回路５を含む回路である。
【００３０】
図８の４つのＡＰＤ７で１つのＳｉＰＭ（Silicon Photomultiplier）１３が構成されている。また、４つのアクティブクエンチ回路６でアクティブクエンチ回路群１４が構成されている。図８では、Ｘ方向及びＹ方向に２個ずつＡＰＤ７を配置したＳｉＰＭ１３に隣接して、Ｘ方向及びＹ方向に２個ずつアクティブクエンチ回路６を配置しているが、ＳｉＰＭ１３内のＡＰＤ７の個数及び配置と、ＳｉＰＭ１３とアクティブクエンチ回路６との位置関係等は任意である。
【００３１】
実際には、図８のようなＳｉＰＭ１３とアクティブクエンチ回路６が複数個ずつ半導体基板上に配置されて、ワンチップ化される。図９は複数のＳｉＰＭ１３とアクティブクエンチ回路群（ＡＰＤｓ）１４を半導体基板上に配置したレイアウト図である。図示のように、ＳｉＰＭ１３とアクティブクエンチ回路群１４を一組として、Ｘ方向及びＹ方向に複数組が配置される。
【００３２】
本実施形態による光検出装置１は、ＴｏＦ（Time of Flight）方式の距離計測を行う電子装置に組み込むことができる。図１０Ａは本実施形態による光検出装置１を内蔵する受光部２４を備えた電子装置２１の概略構成を示すブロック図である。図１０Ａの電子装置２１は、投光部２２と、光制御部２３と、受光部２４と、信号処理部２５と、画像処理部２６とを備えている。このうち、投光部２２と、光制御部２３と、受光部２４と、信号処理部２５とで、距離計測装置２７が構成される。図１の電子装置２１の少なくとも一部は、１つ又は複数の半導体ＩＣ（Integrated Circuit）で構成可能である。例えば、信号処理部２５と画像処理部２６を一つの半導体チップの内部に集積してもよいし、この半導体チップに受光部２４まで含めて集積してもよい。また、この半導体チップに投光部２２まで含めて集積してもよい。
【００３３】
投光部２２は、第１の光を投光する。第１の光は、例えば所定の周波数帯域のレーザ光である。レーザ光とは、位相及び周波数が揃ったコヒーレントな光である。投光部２２は、パルス状の第１の光を所定の周期で間欠的に投光する。投光部２２が第１の光を投光する周期は、第１の光の一つのパルスに基づいて距離計測装置２７で距離を計測するのに要する時間以上の時間間隔である。
【００３４】
投光部２２は、発振器３１と、投光制御部３２と、光源３３と、第１駆動部３４と、第２駆動部３５とを有する。発振器３１は、第１の光を投光する周期に応じた発振信号を生成する。第１駆動部３４は、発振信号に同期させて、光源３３に間欠的に電力を供給する。光源３３は、第１駆動部３４からの電力に基づいて、第１の光を間欠的に出射する。光源３３は、単一のレーザ光を出射するレーザ素子でもよいし、複数のレーザ光を同時に出射するレーザユニットでもよい。投光制御部３２は、発振信号に同期させて、第２駆動部３５を制御する。第２駆動部３５は、投光制御部３２からの指示に応じて、発振信号に同期した駆動信号を光制御部２３に供給する。
【００３５】
光制御部２３は、光源３３から出射された第１の光の進行方向を制御する。また、光制御部２３は、受光された第２の光の進行方向を制御する。
【００３６】
光制御部２３は、第１レンズ４１と、ビームスプリッタ４２と、第２レンズ４３と、ハーフミラー４４と、走査ミラー４５と、を有する。
【００３７】
第１レンズ４１は投光部２２から出射された第１の光を集光させて、ビームスプリッタ４２に導く。ビームスプリッタ４２は、第１レンズ４１からの第１の光を二方向に分岐させて、第２レンズ４３とハーフミラー４４に導く。第２レンズ４３は、ビームスプリッタ４２からの分岐光を受光部２４に導く。第１の光を受光部２４に導光する理由は、受光部２４にて投光タイミングを検出するためである。
【００３８】
ハーフミラー４４は、ビームスプリッタ４２からの分岐光を通過させて走査ミラー４５に導く。また、ハーフミラー４４は、電子装置２１に入射された反射光を含む第２の光を受光部２４の方向に反射させる。
【００３９】
走査ミラー４５は、投光部２２内の第２駆動部３５からの駆動信号に同期して、ミラー面を回転駆動する。これにより、ハーフミラー４４を通過して走査ミラー４５のミラー面に入射された分岐光（第１の光）の反射方向を制御する。ハーフミラー４４のミラー面を一定周期で回転駆動することで、光制御部２３から出射された第１の光を少なくとも一次元方向に走査させることができる。ミラー面を回転駆動する軸を二方向に設けることで、光制御部２３から出射された第１の光を二次元方向に走査させることも可能となる。図１では、走査ミラー４５により、電子装置２１から投光される第１の光をＸ方向及びＹ方向に走査させる例を示している。
【００４０】
電子装置２１から投光された第１の光の走査範囲内に、人間や物体等の対象物１０が存在する場合、第１の光は対象物１０で反射される。対象物１０で反射された反射光のうち、少なくとも一部は、第１の光と略同一の経路を逆に進んで光制御部２３内の走査ミラー４５に入射される。走査ミラー４５のミラー面は所定の周期で回転駆動されているが、レーザ光は光速で伝搬するため、走査ミラー４５のミラー面の角度がほとんど変化しない間に、対象物１０からの反射光がミラー面に入射される。ミラー面に入射された対象物１０からの反射光は、ハーフミラー４４で反射されて、受光部２４にて受光される。
【００４１】
受光部２４は、光検出器５１と、増幅器５２と、第３レンズ５３と、受光センサ５４と、Ａ／Ｄ変換器５５とを有する。光検出器５１は、ビームスプリッタ４２で分岐された光を受光して電気信号に変換する。光検出器５１にて、第１の光の投光タイミングを検出できる。増幅器５２は、光検出器５１から出力された電気信号を増幅する。
【００４２】
第３レンズ５３は、ハーフミラー４４で反射された第２の光を受光センサ５４に結像させる。受光センサ５４は、第２の光を受光して電気信号に変換する。受光センサ５４は、上述したＳｉＰＭ１３（Silicon Photomultiplier）を有する。
【００４３】
Ａ／Ｄ変換器５５は、受光センサ５４から出力された電気信号を所定のサンプリングレートでサンプリングしてＡ／Ｄ変換し、デジタル信号を生成する。
【００４４】
信号処理部２５は、第１の光を反射させた対象物１０までの距離を計測するとともに、第２の光に応じたデジタル信号を記憶部６１に記憶する。信号処理部２５は、記憶部６１と、距離計測部６２と、記憶制御部６３とを有する。
【００４５】
距離計測部６２は、第１の光及び反射光に基づいて、対象物１０までの距離を計測する。より具体的には、距離計測部６２は、第１の光の投光タイミングと、受光センサ５４で受光された第２の光に含まれる反射光の受光タイミングとの時間差に基づいて、対象物までの距離を計測する。すなわち、距離計測部６２は、以下の式（１）に基づいて、距離を計測する。
距離＝光速×（反射光の受光タイミング−第１の光の投光タイミング）／２  …（１）
【００４６】
式（１）式における「反射光の受光タイミング」とは、より正確には、反射光のピーク位置の受光タイミングである。距離計測部６２は、第２の光に含まれる反射光のピーク位置を、Ａ／Ｄ変換器５５で生成されたデジタル信号に基づいて検出する。
【００４７】
図１０Ａの電子装置２１では、対象物１０からの反射光を走査ミラー４５とハーフミラー４４で反射させて、受光部２４に導光する例を示したが、図９に示すような二次元方向に複数のＳｉＰＭ１３が配置されている受光センサ５４を用いる場合には、図１０Ｂのような電子装置２１に適用することができる。図１０Ｂの電子装置２１では、対象物１０からの反射光を、走査ミラー４５とハーフミラー４４で反射させた後に受光部２４に導光するのではなく、対象物１０からの反射光を直接、第３レンズ５３を介して受光センサ５４に導光している。
【００４８】
図１０Ａ又は図１０Ｂの電子装置２１の少なくとも一部は、一つ又は複数の半導体ＩＣで構成可能である。図１１は図１０Ａ又は図１０Ｂの電子装置２１内の受光部２４と信号処理部２５を一つの半導体基板７１上に配置した例を示す模式的な斜視図である。図１１の半導体基板７１上には、第１ダイ７２と第２ダイ７３が設けられている。第１ダイ７２上には、図１０Ａ又は図１０Ｂの受光部２４内の受光センサ５４が配置されている。受光センサ５４は、図８に示したように、Ｘ方向及びＹ方向に配置される複数のＳｉＰＭ１３と複数のアクティブクエンチ回路群１４を備えている。第２ダイ７３上には、図１０Ａ又は図１０Ｂの受光部２４内のＡ／Ｄ変換器（ＡＤＣ）５５と、信号処理部２５とが配置されている。第１ダイ７２上のパッド７４と、第２ダイ７３上のパッド７５とがボンディングワイヤ７６で接続されている。
【００４９】
図１１の半導体基板７１上に、投光部２２や光制御部２３を実装してもよい。あるいは、投光部２２や光制御部２３は、図１１の半導体基板７１とは別基板に実装してもよい。
【００５０】
このように、第１の実施形態では、ＡＰＤ７が光を検出した後、第１リセット回路３にてＡＰＤ７のカソードに流す電流を制限してＡＰＤ７のカソード電圧を緩やかに上昇させ、その後、第２リセット回路４にてＡＰＤ７のカソードに大電流を流してＡＰＤ７のカソード電圧を急速に上昇させる。これにより、第１リセット回路３又は第２リセット回路４がＡＰＤ７のカソードに電流を流している最中にＡＰＤ７が光を検出しても、ＡＰＤ７に制御不能な大電流が流れることを防止できる。よって、本実施形態によれば、ＡＰＤ７のリセット動作中にＡＰＤ７の発熱及び破壊を防止できるとともに、ＡＰＤ７の発光によるクロストークを低減できる。
【００５１】
（第２の実施形態）
第１の実施形態による光検出装置１では、第１電圧ノードＶhiとＡＰＤ７のカソードとの間に、第１リセット回路３と第２リセット回路４を並列接続する例を説明したが、ＡＰＤ７と、第１リセット回路３及び第２リセット回路４との接続関係を逆にすることも可能である。
【００５２】
図１２は第２の実施形態による光検出装置１の回路図である。図１２の光検出装置１では、第１電圧ノードＶhiにＡＰＤ７のカソードが接続され、ＡＰＤ７のアノードと第２電圧ノードＶlowとの間に第１リセット回路３と第２リセット回路４が並列接続されている。制御回路５は、ＡＰＤ７のアノード電圧に基づいて、第１リセット回路３内の第１切替器３ｂと第２リセット回路４内の第２切替器４ａを切替制御する。
【００５３】
図１２の光検出装置１のＡＰＤ７のアノード電圧波形の変化は、図３とは逆になり、ＡＰＤ７が光を検出すると、ＡＰＤ７のアノード電圧は徐々に上昇する。ＡＰＤ７のアノード電圧が所定の閾値電圧に達すると、制御回路５は、第１リセット回路３内の第１切替器３ｂをオンして、ＡＰＤ７のアノードからの電流を第１リセット回路３内の電流源３ａを通って第２電圧ノードＶlowに流す。これにより、ＡＰＤ７のアノード電圧は緩やかに低下する。その後、制御回路５は、第２リセット回路４内の第２切替器４ａをオンする。これにより、ＡＰＤ７のアノードに流れる電流が急増して、ＡＰＤ７のアノード電圧は急激に下がる。
【００５４】
図１２の光検出装置１において、ＡＰＤ７のアノードからの電流が第１リセット回路３内の電流源３ａに流れている最中にＡＰＤ７が光を検出した場合、あるいは、ＡＰＤ７のアノードからの電流が第２リセット回路４内の第２切替器４ａに流れている最中にＡＰＤ７が光を検出した場合であっても、ＡＰＤ７に無制限に電流が流れるおそれはないため、第１の実施形態と同様にＡＰＤ７の発熱やクロストークを低減できる。
【００５５】
第２の実施形態による光検出装置１においても、図２のようなクエンチ制御部５ａを制御回路５内に設けることができる。また、第２の実施形態による光検出装置１においても、図７と同様の第１レベルシフタ１１と第２レベルシフタ１２を設けることができる。
【００５６】
図１２の光検出装置１を用いて、上述した図９のようなＳｉＰＭ１３とアクティブクエンチ回路群１４を構成することができる。また、図１２の光検出装置１を用いて、図１０Ａ又は図１０Ｂ、及び図１１に示す電子装置２１を構成することができる。
【００５７】
このように、第２の実施形態による光検出装置１は、ＡＰＤ７と、第１リセット回路３及び第２リセット回路４との接続関係が第１の実施形態による光検出装置１とは逆であるものの、第１の実施形態と同様に、第１リセット回路３又は第２リセット回路４がＡＰＤ７のカソードに電流を流している最中にＡＰＤ７が光を検出しても、ＡＰＤ７に制御不能な大電流が流れることを防止できる。よって、本実施形態によれば、ＡＰＤ７のリセット動作中にＡＰＤ７の発熱及び破壊を防止できるとともに、ＡＰＤ７の発光によるクロストークを低減できる。
【００５８】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５９】
１  光検出装置、２  光検出素子、３  第１リセット回路、３ａ  電流源、３ｂ  第１切替器、４  第２リセット回路、４ａ  第２切替器、５  制御回路、６  アクティブクエンチ回路、７  ＡＰＤ、８  第３切替器、１１  第１レベルシフタ、１２  第２レベルシフタ、１３  ＳｉＰＭ、２１  電子装置、２２  投光部、２３  光制御部、２４  受光部、２５  信号処理部、２６  画像処理部、３１  発振器、３２  投光制御部、３３  光源、３４  第１駆動部、３５  第２駆動部、４１  第１レンズ、４２  ビームスプリッタ、４３  第２レンズ、４４  ハーフミラー、４５  走査ミラー、５１  光検出器、５２  増幅器、５３  第３レンズ、５４  受光センサ、５５  Ａ／Ｄ変換器、６１  記憶部、６２  距離計測部、６３  記憶制御部、７１  半導体基板、７２  第１ダイ、７３  第２ダイ、７４，７５  パッド、７６  ボンディングワイヤ
【図１】
2020202312.tif 000003
【図２】
2020202312.tif 000004
【図３】
2020202312.tif 000005
【図４Ａ】
2020202312.tif 000006
【図４Ｂ】
2020202312.tif 000007
【図５】
2020202312.tif 000008
【図６】
2020202312.tif 000009
【図７】
2020202312.tif 000010
【図８】
2020202312.tif 000011
【図９】
2020202312.tif 000012
【図１０Ａ】
2020202312.tif 000013
【図１０Ｂ】
2020202312.tif 000014
【図１１】
2020202312.tif 000015
【図１２】
2020202312.tif 000016