(57)【要約】      （修正有）【課題】簡易な制御でＺＶＳ動作を行い、スイッチング損失を低減するコンバータを提供する。【解決手段】ＤＣ−ＤＣコンバータは、第１フルブリッジ回路１０と、第２フルブリッジ回路２０とが、トランスＴおよびインダクタＬ１を介して接続された構成である。制御回路３０は、各スイッチング素子をソフトスイッチング制御する。スイッチング素子のターンオンとターンオフとの切り替えタイミングで、トランスＴおよびトランスＴの等価インダクタに流れるインダクタ電流は、閾値電流以上である。制御回路３０は、スイッチング周波数を固定にして、第１フルブリッジ回路１０の出力と、第２フルブリッジ回路２０の出力とが極性反転する極性反転期間を一定に保ちつつ、第１フルブリッジ回路１０の電圧出力期間と、第２フルブリッジ回路２０の電圧出力期間と、を変更して、所定の電力を出力する。【選択図】図１
2020005331.tif 000002
【特許請求の範囲】
【請求項１】
寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第１フルブリッジ回路と、
寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第２フルブリッジ回路と、
前記第１フルブリッジ回路に接続された第１巻線と、前記第２フルブリッジ回路に接続され、前記第１巻線と磁気結合する第２巻線とを有するトランスと、
前記第１巻線または前記第２巻線に直列接続されたインダクタンス成分と、
前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの各スイッチング素子をソフトスイッチング制御する制御回路と、
を備え、
前記制御回路は、
前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの電圧出力期間を調整する出力角変調モードと、スイッチング周波数を調整する周波数変調モードとで実行可能であり、出力すべき目標電力に応じて、前記出力角変調モード、または、前記周波数変調モード、を実行する、
ＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
スイッチング素子のターンオンとターンオフとの切り替えタイミングで、前記トランスおよび前記インダクタンス成分の等価インダクタに流れるインダクタ電流は、閾値電流以上である、
ＤＣ−ＤＣコンバータ。
【請求項３】
請求項１または請求項２に記載のＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記目標電力が閾値電力未満である場合には、前記出力角変調モードを実行し、
前記目標電力が前記閾値電力以上である場合には、前記周波数変調モードを実行する、
ＤＣ−ＤＣコンバータ。
【請求項４】
請求項１または請求項２に記載のＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記出力角変調モードと、前記周波数変調モードと、前記第１巻線側の電圧および前記第２巻線側の電圧の位相を変更する位相制御モードと、で実行可能であり、出力すべき目標電力に応じて、前記出力角変調モード、前記周波数変調モード、または、前記位相制御モード、を実行する、
ＤＣ−ＤＣコンバータ。
【請求項５】
請求項４に記載のＤＣ−ＤＣコンバータであって、
前記制御回路は、
前記目標電力が第１閾値電力未満である場合には、前記出力角変調モードを実行し、
前記目標電力が前記第１閾値電力以上である場合には、前記周波数変調モードを実行し、
前記目標電力が、前記第１閾値電力より大きい第２閾値電力以上である場合には、前記位相制御モードを実行する、
ＤＣ−ＤＣコンバータ。
【請求項６】
寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第１フルブリッジ回路と、
寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第２フルブリッジ回路と、
前記第１フルブリッジ回路に接続された第１巻線と、前記第２フルブリッジ回路に接続され、前記第１巻線と磁気結合する第２巻線とを有するトランスと、
前記第１巻線または前記第２巻線に直列接続されたインダクタンス成分と、
前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの各スイッチング素子をソフトスイッチング制御する制御回路と、
を備え、
前記制御回路は、
前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの電圧出力期間を調整する出力角変調モード、または、前記第１巻線側の電圧および前記第２巻線側の電圧の位相を変更する位相制御モード、を実行可能であり、出力すべき目標電力に応じて、前記出力角変調モード、または、前記位相制御モード、を実行する、
ＤＣ−ＤＣコンバータ。
【請求項７】
請求項６に記載のＤＣ−ＤＣコンバータであって、
スイッチング素子のターンオンとターンオフとの切り替えタイミングで、前記トランスおよび前記インダクタンス成分の等価インダクタに流れるインダクタ電流は、閾値電流以上である、
ＤＣ−ＤＣコンバータ。
【請求項８】
請求項１から請求項７までのいずれか一つに記載のＤＣ−ＤＣコンバータであって、
前記閾値電流は、前記等価インダクタに蓄積されるエネルギーが、２つの前記キャパシタに蓄積されるエネルギー以上となるように、設定されている、
ＤＣ−ＤＣコンバータ。
【請求項９】
請求項８に記載のＤＣ−ＤＣコンバータであって、
前記閾値電流をＩref、前記第１フルブリッジ回路の入力電圧をＶｘ、前記キャパシタのキャパシタンスをＣ、前記等価インダクタのインダクタンスをＬ、補正係数をαで表した場合、
Ｉref＝α・Ｖｘ√（２Ｃ／Ｌ）、
を満たす、ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソフトスイッチングを行うＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータなどの電力変換装置では、スイッチング損失を低減して、高効率で電力伝送を行うため、また、ノイズを低減して、スイッチングサージを抑えて、耐圧の低い安価な素子を用いるために、ゼロボルトスイッチング（以下、ＺＶＳと言う）が用いられている。特許文献１には、１次側直流電圧と２次側直流電圧の電圧差が大きい場合に、ＺＶＳ動作を成立させて、高効率な電力伝送を可能としたＤＣ−ＤＣコンバータが開示されている。特許文献１に記載のＤＣ−ＤＣコンバータでは、１次側および２次側それぞれで電力を検出し、それら２つの電力差が最小となるように、１次側スイッチのデューティと２次側スイッチのデューティとを増減させている。これにより、ＺＶＳ動作が成立するようにしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１６−０１２９７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１では、ＺＶＳ動作を行うために、１次側および２次側それぞれで電力の検出、および、スイッチング制御を行う必要がある。このため、回路構成、および、その制御が複雑となり、生産性の向上およびコストダウンを図ることが難しい。
【０００５】
そこで、本発明は、簡易な制御でＺＶＳ動作を行い、スイッチング損失を低減するＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本願の第１発明のＤＣ−ＤＣコンバータは、寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第１フルブリッジ回路と、寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第２フルブリッジ回路と、前記第１フルブリッジ回路に接続された第１巻線と、前記第２フルブリッジ回路に接続され、前記第１巻線と磁気結合する第２巻線とを有するトランスと、前記第１巻線または前記第２巻線に直列接続されたインダクタンス成分と、前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの各スイッチング素子をソフトスイッチング制御する制御回路と、を備え、前記制御回路は、前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの電圧出力期間を調整する出力角変調モードと、スイッチング周波数を調整する周波数変調モードとで実行可能であり、出力すべき目標電力に応じて、前記出力角変調モード、または、前記周波数変調モード、を実行する。
【０００７】
本願の第２発明は、第１発明のＤＣ−ＤＣコンバータであって、スイッチング素子のターンオンとターンオフとの切り替えタイミングで、前記トランスおよび前記インダクタンス成分の等価インダクタに流れるインダクタ電流は、閾値電流以上である。
【０００８】
本願の第３発明は、第１発明または第２発明のＤＣ−ＤＣコンバータであって、前記制御回路は、前記目標電力が閾値電力未満である場合には、前記出力角変調モードを実行し、前記目標電力が前記閾値電力以上である場合には、前記周波数変調モードを実行する。
【０００９】
本願の第４発明は、第１発明または第２発明のＤＣ−ＤＣコンバータであって、前記制御回路は、前記出力角変調モードと、前記周波数変調モードと、前記第１巻線側の電圧および前記第２巻線側の電圧の位相を変更する位相制御モードと、で実行可能であり、出力すべき目標電力に応じて、前記出力角変調モード、前記周波数変調モード、または、前記位相制御モード、を実行する。
【００１０】
本願の第５発明は、第４発明のＤＣ−ＤＣコンバータであって、前記制御回路は、前記目標電力が第１閾値電力未満である場合には、前記出力角変調モードを実行し、前記目標電力が前記第１閾値電力以上である場合には、前記周波数変調モードを実行し、前記目標電力が、前記第１閾値電力より大きい第２閾値電力以上である場合には、前記位相制御モードを実行する。
【００１１】
本願の第６発明のＤＣ−ＤＣコンバータは、寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第１フルブリッジ回路と、寄生容量であるキャパシタ、または、並列接続された外付けのキャパシタを含む、４つのスイッチング素子を有する第２フルブリッジ回路と、前記第１フルブリッジ回路に接続された第１巻線と、前記第２フルブリッジ回路に接続され、前記第１巻線と磁気結合する第２巻線とを有するトランスと、前記第１巻線または前記第２巻線に直列接続されたインダクタンス成分と、前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの各スイッチング素子をソフトスイッチング制御する制御回路と、を備え、前記制御回路は、前記第１フルブリッジ回路および前記第２フルブリッジ回路それぞれの電圧出力期間を調整する出力角変調モード、または、前記第１巻線側の電圧および前記第２巻線側の電圧の位相を変更する位相制御モード、を実行可能であり、出力すべき目標電力に応じて、前記出力角変調モード、または、前記位相制御モード、を実行する。
【００１２】
本願の第７発明は、第６発明のＤＣ−ＤＣコンバータであって、スイッチング素子のターンオンとターンオフとの切り替えタイミングで、前記トランスおよび前記インダクタンス成分の等価インダクタに流れるインダクタ電流は、閾値電流以上である。
【００１３】
本願の第８発明は、第１発明から第７発明のＤＣ−ＤＣコンバータであって、前記閾値電流は、前記等価インダクタに蓄積されるエネルギーが、２つの前記キャパシタに蓄積されるエネルギー以上となるように、設定されている。
【００１４】
本願の第９発明は、第８発明のＤＣ−ＤＣコンバータであって、前記閾値電流をＩref、前記第１フルブリッジ回路の入力電圧をＶｘ、前記キャパシタのキャパシタンスをＣ、前記等価インダクタのインダクタンスをＬ、補正係数をαで表した場合、Ｉref＝α・Ｖｘ√（２Ｃ／Ｌ）、を満たす。
【発明の効果】
【００１５】
本願の第１発明〜第９発明によれば、スイッチング周波数によって、出力角変調モードと、周波数変調モードとを切り替える。モードを適切に切り替えることで、スイッチング周波数が高くなることによるスイッチング損失の向上を抑制できる。つまり、出力すべき目標電力に応じて、各スイッチング素子をスイッチング制御するため、回路構成が複雑となることを防止して、簡易な制御でＺＶＳ動作を行い、スイッチング損失を低減することができる。
【００１６】
特に第３発明によれば、低電力出力の際には、スイッチング周波数を変更しないため、スイッチング周波数が高くなることによるスイッチング損失向上を抑制できる。さらに、周波数が上昇することがないので、素子、特にインダクタの発熱を低減できる。
【図面の簡単な説明】
【００１７】
【図１】実施形態に係るＤＣ−ＤＣコンバータの回路図である。
【図２】ＤＣ−ＤＣコンバータのタイミングチャートを示す図である。
【図３】ＤＣ−ＤＣコンバータでの電流経路を説明するための図である。
【図４】ＤＣ−ＤＣコンバータでの電流経路を説明するための図である。
【図５】ＤＣ−ＤＣコンバータでの電流経路を説明するための図である。
【図６】ＤＣ−ＤＣコンバータでの電流経路を説明するための図である。
【図７】ＤＣ−ＤＣコンバータでの電流経路を説明するための図である。
【図８】ＤＣ−ＤＣコンバータでの電流経路を説明するための図である。
【図９】出力角変調モードおよび周波数変調モードそれぞれの制御を説明するための図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態について、図面を参照しつつ説明する。以下では、本発明の「ＤＣ−ＤＣコンバータ」について、デュアルアクティブブリッジ（ＤＡＢ）コンバータ（以下、ＤＣ−ＤＣコンバータと称す）を例に挙げて説明する。
【００１９】
＜１．ＤＣ−ＤＣコンバータの回路構成＞
図１は、本実施形態に係るＤＣ−ＤＣコンバータ１の回路図である。
【００２０】
ＤＣ−ＤＣコンバータ１は、一対の入出力端子ＩＯ１１および入出力端子ＩＯ１２と、一対の入出力端子ＩＯ２１および入出力端子ＩＯ２２と、を備えている。一対の入出力端子ＩＯ１１、ＩＯ１２には直流電源Ｅ１が接続されている。一対の入出力端子ＩＯ２１、ＩＯ２２には直流電源Ｅ２が接続されている。
【００２１】
ＤＣ−ＤＣコンバータ１は、入出力端子ＩＯ１１、ＩＯ１２から入力される直流電源Ｅ１の電源電圧を変圧し、入出力端子ＩＯ２１、ＩＯ２２から出力する。また、ＤＣ−ＤＣコンバータ１は、入出力端子ＩＯ２１、ＩＯ２２から入力される、直流電源Ｅ２の電源電圧を変圧し、入出力端子ＩＯ１１、ＩＯ１２から出力する。つまり、ＤＣ−ＤＣコンバータ１は、双方向に電力伝送が可能なコンバータである。
【００２２】
ＤＣ−ＤＣコンバータ１は、第１フルブリッジ回路１０と、第２フルブリッジ回路２０と、トランスＴと、を備えている。
【００２３】
トランスＴは、第１巻線ｎ１と、第２巻線ｎ２とを備えている。第１巻線ｎ１と第２巻線ｎ２とは磁気結合する。第１巻線ｎ１は、第１フルブリッジ回路１０を介して、入出力端子ＩＯ１１、ＩＯ１２に接続されている。第２巻線ｎ２は、第２フルブリッジ回路２０を介して、入出力端子ＩＯ２１、ＩＯ２２に接続されている。
【００２４】
第１フルブリッジ回路１０は、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２とが直列接続された第１レグと、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４とが直列接続された第２レグと、を有している。スイッチング素子Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４には、ダイオードＤ１１、Ｄ１２、Ｄ１３、Ｄ１４、および、キャパシタＣ１１、Ｃ１２、Ｃ１３、Ｃ１４が並列に接続されている。スイッチング素子Ｑ１１〜Ｑ１４はＭＯＳ−ＦＥＴである。ただし、スイッチング素子Ｑ１１〜Ｑ１４は、ＩＧＢＴまたはＪＦＥＴ等であってもよい。ダイオードＤ１１〜Ｄ１４は、実素子であってもよいし、寄生ダイオードであってもよい。また、キャパシタＣ１１〜Ｃ１４は、実素子、寄生容量、または、寄生容量と実素子との組み合わせであってもよい。
【００２５】
トランスＴの第１巻線ｎ１は、第１レグおよび第２レグそれぞれの中点に接続されている。トランスＴの第１巻線ｎ１と、第１レグの中点との間には、インダクタＬ１が設けられている。ただし、インダクタＬ１は、第１巻線ｎ１または第２巻線ｎ２に直列接続されていればよく、その配置場所は適宜変更可能である。例えば、インダクタＬ１は、第１巻線ｎ１と第２レグの中点との間に設けられていてもよい。また、インダクタＬ１は、実素子、トランスＴの漏れインダクタンス、または、実素子と漏れインダクタンスとの組み合わせであってもよい。
【００２６】
第２フルブリッジ回路２０は、スイッチング素子Ｑ２１とスイッチング素子Ｑ２２とが直列接続された第３レグと、スイッチング素子Ｑ２３とスイッチング素子Ｑ２４とが直列接続された第４レグと、を有している。スイッチング素子Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４には、ダイオードＤ２１、Ｄ２２、Ｄ２３、Ｄ２４、および、キャパシタＣ２１、Ｃ２２、Ｃ２３、Ｃ２４が並列に接続されている。スイッチング素子Ｑ２１〜Ｑ２４はＭＯＳ−ＦＥＴである。ただし、スイッチング素子Ｑ２１〜Ｑ２４は、ＩＧＢＴまたはＪＦＥＴ等であってもよい。ダイオードＤ２１〜Ｄ２４は、実素子であってもよいし、寄生ダイオードであってもよい。また、キャパシタＣ２１〜Ｃ２４は、実素子、寄生容量、または、寄生容量と実素子との組み合わせであってもよい。
【００２７】
トランスＴの第２巻線ｎ２は、第３レグおよび第４レグそれぞれの中点に接続されている。前記のインダクタＬ１は、第２巻線ｎ２と、第３レグまたは第４レグの中点との間に設けられていてもよい。
【００２８】
スイッチング素子Ｑ１１〜Ｑ１４およびスイッチング素子Ｑ２１〜Ｑ２４それぞれのゲート端子は、制御回路３０に接続されている。制御回路３０は、ＤＣ−ＤＣコンバータ１の出力電力が設定される目標電力となるように、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４それぞれをスイッチング制御する。本実施形態では、制御回路３０は、スイッチング損失を低減するために、スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４それぞれをソフトスイッチングする。
【００２９】
＜２．ソフトスイッチング動作について＞
以下に、各スイッチング素子Ｑ１１〜Ｑ１４、Ｑ２１〜Ｑ２４のソフトスイッチング動作について説明する。なお、本実施の形態では、３−ＬＥＶＥＬ方式のＤＡＢ制御が採用されている。
【００３０】
ＤＣ−ＤＣコンバータ１は、入出力端子ＩＯ１１、ＩＯ１２および入出力端子ＩＯ２１、ＩＯ２２の一方から他方、または、他方から一方への電力伝送を行う。以下では、入出力端子ＩＯ１１、ＩＯ１２を入力側（１次側）とし、入出力端子ＩＯ２１、ＩＯ２２を出力側（２次側）として説明する。
【００３１】
図２は、ＤＣ−ＤＣコンバータ１のタイミングチャートを示す図である。図３、図４、図５、図６、図７および図８は、ＤＣ−ＤＣコンバータ１での電流経路を説明するための図である。図３〜図８では、第２フルブリッジ回路２０の図示は簡略し、図１のインダクタＬ１およびトランスＴは、等価的なインダクタＬで表す。
【００３２】
図２では、第１フルブリッジ回路１０の各スイッチング素子Ｑ１１〜Ｑ１４についてのみ、そのタイミングチャートを示す。また、図２のＶ１は、図１に示す、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２との中点と、スイッチング素子Ｑ１３とスイッチング素子Ｑ１４との中点との間の電圧である。Ｖ２は、スイッチング素子Ｑ２１とスイッチング素子Ｑ２２との中点と、スイッチング素子Ｑ２３とスイッチング素子Ｑ２４との中点との間の電圧である。この例では、直流電源Ｅ１、Ｅ２それぞれが同じ電源電圧である。ＩＬは、インダクタＬ（図３〜図８参照）に流れるインダクタ電流である。
【００３３】
制御回路３０は、位相差を設けて、第１フルブリッジ回路１０と、第２フルブリッジ回路２０とをスイッチング制御する。以下では、第１フルブリッジ回路１０と、第２フルブリッジ回路２０との位相差を、δで表す。制御回路３０は、第１フルブリッジ回路１０および第２フルブリッジ回路２０それぞれにおいて、スイッチング周波数ｆ（周期１／ｆ）で、フェーズシフトＰＷＭ制御を行う。
【００３４】
また、以下では、第１フルブリッジ回路１０の各スイッチング素子Ｑ１１〜Ｑ１４についてのスイッチング制御について、説明する。第２フルブリッジ回路２０については、電圧Ｖ２が、図２に示す波形となるように、スイッチング制御され、その説明は、第１フルブリッジ回路１０と同様に説明することができる。したがって、図３〜図８では、説明を簡易にするために、第１フルブリッジ回路１０側の電流経路についてのみ示す。なお、各図では、各スイッチング素子は簡略化した回路記号で示している。
【００３５】
（ｔ０〜ｔ１）
ｔ０〜ｔ１期間では、スイッチング素子Ｑ１１、Ｑ１４がオン、スイッチング素子Ｑ１２、Ｑ１３がオフである。
【００３６】
この場合、図３に示すように、直流電源Ｅ１から、スイッチング素子Ｑ１１、インダクタＬ、第２フルブリッジ回路２０、スイッチング素子Ｑ１４、直流電源Ｅ１の順に電流が流れる。この期間の電圧Ｖ１はＨｉである。
【００３７】
タイミングｔ１では、スイッチング素子Ｑ１１がターンオフされた後、デッドタイムを挟んで、スイッチング素子Ｑ１２がターンオンされる。このデッドタイムでは、スイッチング素子Ｑ１１、Ｑ１２は共にオフとなる。このとき、インダクタＬには、その性質上、インダクタ電流ＩＬが流れ続けるため、図４に示すように、キャパシタＣ１１およびキャパシタＣ１２それぞれから、インダクタＬに電流が流れる。キャパシタＣ１１は放電し、キャパシタＣ１２は充電される。キャパシタＣ１２が充電されると、スイッチング素子Ｑ１２のドレイン・ソース間電圧はゼロである。このときに、スイッチング素子Ｑ１２をターンオンすると、ＺＶＳとなる。
【００３８】
（ｔ１〜ｔ２）
ｔ１〜ｔ２期間では、スイッチング素子Ｑ１２、Ｑ１４がオン、スイッチング素子Ｑ１１、Ｑ１３がオフである。この場合、図５に示すように、スイッチング素子Ｑ１４、スイッチング素子Ｑ１２からインダクタＬの経路に電流が流れる。このときの電圧Ｖ１はゼロである。
【００３９】
タイミングｔ２では、スイッチング素子Ｑ１４がターンオフされた後、デッドタイムを挟んで、スイッチング素子Ｑ１３がターンオンされる。このデッドタイムでは、図４での説明と同様、キャパシタＣ１４は放電し、キャパシタＣ１３は充電される。キャパシタＣ１３が充電されることで、スイッチング素子Ｑ１３のドレイン・ソース間電圧はゼロである。このときに、スイッチング素子Ｑ１３をターンオンすると、ＺＶＳとなる。
【００４０】
（ｔ２〜ｔ３）
ｔ２〜ｔ３期間では、スイッチング素子Ｑ１２、Ｑ１３がオン、スイッチング素子Ｑ１１、Ｑ１４がオフである。タイミングｔ２で、スイッチング素子Ｑ１３をターンオンした直後は、図６に示すように、直流電源Ｅ１、スイッチング素子Ｑ１２、インダクタＬ、第２フルブリッジ回路２０、スイッチング素子Ｑ１３、直流電源Ｅ１の経路に電流が流れる。この電流は、直流電源Ｅ１に逆流することになり、その結果、図７に示すように、直流電源Ｅ１、スイッチング素子Ｑ１３、第２フルブリッジ回路２０、インダクタＬ、スイッチング素子Ｑ１２、直流電源Ｅ１の経路に電流が流れるようになる。この期間の電圧Ｖ１は、ｔ０〜ｔ１期間と逆極性となる。
【００４１】
また、タイミングｔ３では、スイッチング素子Ｑ１２がターンオフされた後、デッドタイムを挟んで、スイッチング素子Ｑ１１がターンオンされる。そして、図４での説明と同様、キャパシタＣ１２は放電し、キャパシタＣ１１は充電される。そして、キャパシタＣ１１が充電されることで、スイッチング素子Ｑ１１のドレイン・ソース間電圧はゼロである。このときに、スイッチング素子Ｑ１１をターンオンすると、ＺＶＳとなる。
【００４２】
（ｔ３〜ｔ０）
ｔ３〜ｔ０期間では、スイッチング素子Ｑ１１、Ｑ１３がオン、スイッチング素子Ｑ１２、Ｑ１４がオフである。この場合、図８に示すように、インダクタＬ、スイッチング素子Ｑ１１、スイッチング素子Ｑ１３の経路に電流が流れる。このときの電圧Ｖ１はゼロである。
【００４３】
タイミングｔ０では、スイッチング素子Ｑ１３がターンオフされた後、デッドタイムが設けられて、スイッチング素子Ｑ１４がターンオンされる。そして、図４での説明と同様、キャパシタＣ１３は放電し、キャパシタＣ１４は充電される。キャパシタＣ１４が充電されることで、スイッチング素子Ｑ１４のドレイン・ソース間電圧はゼロである。このときに、スイッチング素子Ｑ１４をターンオンすると、ＺＶＳとなる。そして、図３の状態に遷移する。
【００４４】
上記のようにスイッチング制御することで、電圧Ｖ１は、図２に示す波形のように、遷移する。また、制御回路３０が、第２フルブリッジ回路２０をスイッチング制御することで、電圧Ｖ２は、図２に示す波形のように遷移する。上記のように、第１フルブリッジ回路１０と、第２フルブリッジ回路２０とは、位相差δでスイッチング制御されるため、電圧Ｖ１の立ち上がりと、電圧Ｖ２の立ち上がりとの位相差は、δである。
【００４５】
＜３．ＤＣ−ＤＣコンバータの出力電力について＞
制御回路３０は、ＤＣ−ＤＣコンバータ１の出力電力を制御する際、出力電力に応じて、出力角変調モード、または、周波数変調モードで制御を行う。以下、出力角変調モードと、周波数変調モードとについて説明する。
【００４６】
図９は、出力角変調モードおよび周波数変調モードそれぞれの制御を説明するための図である。
【００４７】
ここで、電圧Ｖ１と電圧Ｖ２とが、互いに逆極性となる極性反転期間を、τｃで表す。また、第１フルブリッジ回路１０の電圧出力期間を、τ１で表す。第２フルブリッジ回路２０の電圧出力期間を、τ２で表す。τ１、τ２、τｃ（何れも図２参照）は、時間を角度（ラジアン）表記したものである。この例では、τ１＝τ２であり、τ１＝τ２＝τで表す。図９の実線は、このτの変化を示す。また、図９の一点鎖線は、スイッチング周波数ｆの変化を示す。さらに、図９の横軸は出力電力である。
【００４８】
まず、出力角変調モードについて説明する。
【００４９】
制御回路３０は、ＤＣ−ＤＣコンバータ１が低電力出力のとき、出力角変調モードで、ＤＣ−ＤＣコンバータ１の出力制御を行う。出力角変調モードでは、制御回路３０は、スイッチング周波数ｆ、および、極性反転期間τｃを固定にし、τ１、τ２を変更して、ＤＣ−ＤＣコンバータ１からの出力電力が目標値となるようにする。
【００５０】
τ１は、第１フルブリッジ回路１０の各スイッチング素子の位相を制御することで、変更される。また、τ２は、第２フルブリッジ回路２０の各スイッチング素子のオン位相を制御することで、変更される。
【００５１】
固定値であるτｃは、各スイッチング素子をＺＶＳできるように設定される。そのために、τｃは、以下の式（１）の条件を満たす必要がある。
【数１】
2020005331.tif 000003
【００５２】
上記の式（１）において、Ｌは、図３などのインダクタＬのインダクタンスである。Ｖｘは、直流電源Ｅ１の電源電圧を（図１参照）である。
【００５３】
また、Ｉrefは、ＺＶＳを実現するために必要なインダクタ電流ＩＬの電流値である。上記のように、例えば、タイミングｔ１のデッドタイム（図４）において、キャパシタＣ１１が放電し、キャパシタＣ１２が充電した後に、スイッチング素子Ｑ１２のドレイン・ソース間電圧がゼロであれば、スイッチング素子Ｑ１２のターンオンはＺＶＳとなる。つまり、インダクタＬのエネルギーは、少なくとも、キャパシタＣ１１、Ｃ１２それぞれに蓄積されるエネルギー以上であれば、スイッチング素子Ｑ１２をＺＶＳできる。このためには、以下の式（２）が成り立つ必要がある。
【数２】
2020005331.tif 000004
【００５４】
式（２）において、ＩＬはインダクタＬに流れるインダクタ電流である。Ｃは、キャパシタＣ１１〜Ｃ１４それぞれのキャパシタンスである。そして、式（２）は、以下の式（３）に変換される。なお、式（３）のαは補正係数であり、必要に応じて適宜値が設定される。ここでは、α＝１とする。
【数３】
2020005331.tif 000005
【００５５】
インダクタ電流ＩＬが、式（３）のα・Ｖｘ√（２Ｃ／Ｌ）以上であると、スイッチング素子Ｑ１２のＺＶＳが可能となる。つまり、閾値電流Ｉrefは、α・Ｖｘ√（２Ｃ／Ｌ）で表すことができる。そして、スイッチング素子をターンオンする各タイミングで、｜ＩＬ｜≧｜Ｉref｜の条件を満たせば、各スイッチング素子のＺＶＳが可能となる。
【００５６】
次に、ＤＣ−ＤＣコンバータ１の出力電力をＰで表し、τ１＝τ２＝τで表すと、電力Ｐは、以下の式（４）で表すことができる。
【数４】
2020005331.tif 000006
ここで、Ｖｙは、直流電源Ｅ２の電源電圧（図１参照）である。
【００５７】
式（４）において、Ｖｘ、Ｖｙは既知である。τｃは、上記の式（１）で表される。また、電力Ｐは、ＤＣ−ＤＣコンバータ１から出力したい目標値であり、既知である。したがって、ＤＣ−ＤＣコンバータ１から出力したい電力の目標値が与えられると、式（４）の逆関数から、τ（＝τ１＝τ２）を算出することができる。
【００５８】
制御回路３０は、τ１、τ２が、式（４）から得られたτとなるように、第１フルブリッジ回路１０および第２フルブリッジ回路２０それぞれを、スイッチング制御する。これにより、ＤＣ−ＤＣコンバータ１からは、目標の電力Ｐが出力される。
【００５９】
以上のように、出力角変調モードでは、スイッチング周波数ｆが一定であるため、スイッチング周波数が高くなることによるスイッチング損失の向上を抑制できる。さらに、スイッチング周波数が上昇することがないため、素子、特にインダクタＬの発熱を低減できる。
【００６０】
また、インダクタＬに閾値電流Ｉref以上のインダクタ電流ＩＬを流すことで、第１フルブリッジ回路１０および第２フルブリッジ回路２０それぞれの各スイッチング素子のＺＶＳを実現できる。
【００６１】
次に、周波数変調モードについて説明する。
【００６２】
図９に示すように、出力角変調モードでは、τを大きくなると、出力電力は増加する。出力電力Ｐが閾値電力（以下、ＰＴで表す）以上である場合、制御回路３０は、周波数変調モードで、ＤＣ−ＤＣコンバータ１の出力制御を行う。閾値電力ＰＴは、本発明の「第１閾値電力」の一例である。
【００６３】
まず、閾値電力ＰＴについて説明する。
【００６４】
上記の式（４）は、τに関して２次関数の形となっている。このため、電力Ｐに対してτは２つの解を持つ。そこで、所定のアルゴリズムで一つのτに特定する。例えば、２次関数の頂点近傍に解を求めるようにしてもよい。この場合、周波数を抑えることができ、発熱を抑えることができる。あるいは、２次関数の頂点近傍から離れた位置で解を求めるようにしてもよい。特に、以下の式（５）は、上述したアルゴリズムに適用し得る、好適なτの算定式が記されている。
【数５】
2020005331.tif 000007
【００６５】
周波数変調モードにおいて、ＤＣ−ＤＣコンバータ１の出力電力をＰで表し、τ１とτ２とが等しく、τ（＝τ１＝τ２）で表し、τｃを時間で表したｔｃを用いると、電力Ｐは、以下の式（６）で表すことができる。
【数６】
2020005331.tif 000008
【００６６】
式（６）において、Ｖｘ、Ｖｙは既知であり、τｃは、上記の式（１）で表され、τfixは、式（５）で表されるτである。また、電力Ｐは、ＤＣ−ＤＣコンバータ１から出力したい目標値であり、既知である。したがって、式（６）の逆関数により、ωを算出できる。そして、ωから、スイッチング周波数ｆを算出できる。
【００６７】
制御回路３０は、式（６）から得られたスイッチング周波数ｆで、第１フルブリッジ回路１０および第２フルブリッジ回路２０それぞれの各スイッチング素子を、スイッチング制御する。これにより、ＤＣ−ＤＣコンバータ１からは、目標の電力Ｐが出力される。
【００６８】
周波数変調モードでは、図９に示すように、スイッチング周波数ｆを小さくすると、出力電力は大きくなる。つまり、周波数変調モードにおいてスイッチング周波数ｆが高くなることがない。このため、スイッチング周波数が高くなることによるスイッチング損失の向上を抑制できる。さらに、スイッチング周波数が上昇することがないため、素子、特にインダクタＬの発熱を低減できる。
【００６９】
また、出力角変調モードと同様に、インダクタＬに閾値電流Ｉref以上のインダクタ電流ＩＬを流すことで、第１フルブリッジ回路１０および第２フルブリッジ回路２０それぞれの各スイッチング素子のＺＶＳを実現できる。
【００７０】
以上のように、本実施形態では、スイッチング周波数が高くなることによるスイッチング損失の向上を抑制できる。さらに、スイッチング周波数が上昇することがないため、素子、特にインダクタＬの発熱を低減できる。また、各スイッチング素子のＺＶＳを実現できるため、高効率な電力変換が実現できる。この制御は、回路中に検出回路を設ける必要がなく、また、複雑な制御を必要としないため、簡易な制御でＺＶＳ動作を行い、スイッチング損失を低減することができる。
【００７１】
＜４．変形例＞
以上、本発明の一実施形態について説明したが、本発明は、上記の実施形態に限定されるものではない。
【００７２】
上記の実施形態では、ＤＣ−ＤＣコンバータ１の出力が低電力である場合に、出力角変調モードを実行し、出力が高電力である場合に、周波数変調モードを実行しているが、これに限らない。ＤＣ−ＤＣコンバータ１の出力が低電力である場合に、周波数変調モードを実行し、出力が高電力である場合に、出力角変調モードを実行してもよい。
【００７３】
また、ＤＣ−ＤＣコンバータ１から出力する電力の目標値が、閾値電力ＰＴよりも大きい閾値電力（第２閾値電力）以上である場合、制御回路３０は、位相制御モードを実行するようにしてもよい。位相制御モードは、スイッチング周波数ｆを一定にしつつ、第１巻線ｎ１側の電圧、および、第２巻線ｎ２側の電圧の位相を変更する。つまり、Ｖ１と、Ｖ２との位相差δを変更する。位相差δの変更は、第１フルブリッジ回路１０それぞれのスイッチング素子と、第２フルブリッジ回路２０それぞれのスイッチング素子との位相差を変更することで、可能となる。
【００７４】
位相制御モードの場合、出力電力Ｐは、以下の式（７）で表される。式（７）のｎは、第１巻線ｎ１と、第２巻線ｎ２との巻線比である。
【数７】
2020005331.tif 000009
【００７５】
式（７）からわかるように、第１フルブリッジ回路１０と第２フルブリッジ回路２０との位相差δを変更させることで、出力電力Ｐを制御することができる。
【００７６】
また、ＤＣ−ＤＣコンバータ１の出力電力に応じて、出力角変調モードと、位相制御モードとを、切り替えて実行してもよい。
【００７７】
さらに、上記の実施形態では、式（４）において、τ＝τ１＝τ２を条件としているが、τ１と、τ２とが異なっていてもよい。この場合、以下の式（８）を用いて、目標の電力Ｐを出力するための、τ１と、τ２とを算出することができる。
【数８】
2020005331.tif 000010
【００７８】
また、上記の実施形態では、入出力端子ＩＯ１１、ＩＯ１２を入力側とし、入出力端子ＩＯ２１、ＩＯ２２を出力側として説明した。しかしながら、ＤＣ−ＤＣコンバータ１は双方向に電力伝送可能である。したがって、入出力端子ＩＯ１１、ＩＯ１２を出力側とし、入出力端子ＩＯ２１、ＩＯ２２を入出力側とすることが可能である。この場合、上記の実施形態と同様に説明することができため、その説明を省略する。なお、ＤＣ−ＤＣコンバータ１は、双方向型でなくてもよい。
【００７９】
また、上記実施形態では、極性反転期間τｃは固定値としているが、可変値であってもよい。上記実施形態では、上記の固定値以上とされていれば、ＺＶＳ動作を実現させ得る。
【００８０】
上記の実施形態または変形例に登場した各要素を、矛盾が生じない範囲で、適宜に組み合わせてもよい。
【符号の説明】
【００８１】
１        ：ＤＣ−ＤＣコンバータ
１０      ：第１フルブリッジ回路
２０      ：第２フルブリッジ回路
３０      ：制御回路
Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４：キャパシタ
Ｃ２１、Ｃ２２、Ｃ２３、Ｃ２４：キャパシタ
Ｄ１１、Ｄ１２、Ｄ１３、Ｄ１４：ダイオード
Ｄ２１、Ｄ２２、Ｄ２３、Ｄ２４：ダイオード
Ｅ１、Ｅ２：直流電源
ＩＬ      ：インダクタ電流
ＩＯ１１、ＩＯ１２：入出力端子
ＩＯ２１、ＩＯ２２：入出力端子
Ｌ        ：インダクタ
Ｌ１      ：インダクタ
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ１４：スイッチング素子
Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４：スイッチング素子
Ｔ        ：トランス
Ｖ１      ：電圧
Ｖ２      ：電圧
【図１】
2020005331.tif 000011
【図２】
2020005331.tif 000012
【図３】
2020005331.tif 000013
【図４】
2020005331.tif 000014
【図５】
2020005331.tif 000015
【図６】
2020005331.tif 000016
【図７】
2020005331.tif 000017
【図８】
2020005331.tif 000018
【図９】
2020005331.tif 000019