(57)【要約】【課題】ゲインの劣化を抑制することができる固体撮像素子及び撮像システムを提供する。【解決手段】固体撮像素子は、複数の画素Ｐを有し、複数の画素Ｐの各々は、複数の単位画素ＰＬ、ＰＲを含み、単位画素ＰＬ、ＰＲは、単一の浮遊拡散部１１１Ｌ、１１１Ｒと、浮遊拡散部１１１Ｌ、１１１Ｒの周囲に設けられ、入射した光から信号電荷を生成する複数の光電変換部１１Ｌ、１２Ｌ、１１Ｒ、１２Ｒと、浮遊拡散部１１１Ｌ、１１１Ｒと複数の光電変換部１１Ｌ、１２Ｌ、１１Ｒ、１２Ｒとの間に設けられ、複数の光電変換部１１Ｌ、１２Ｌ、１１Ｒ、１２Ｒから浮遊拡散部１１１Ｌ、１１１Ｒへの信号電荷の転送を制御する単一の転送ゲート２１ＬＧ、２１ＲＧと、を有する。【選択図】図３
2020005131.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素を有し、
前記複数の画素の各々は、複数の単位画素を含み、
前記単位画素は、
単一の浮遊拡散部と、
前記浮遊拡散部の周囲に設けられ、入射した光から信号電荷を生成する複数の光電変換部と、
前記浮遊拡散部と前記複数の光電変換部との間に設けられ、前記複数の光電変換部から前記浮遊拡散部への前記信号電荷の転送を制御する単一の転送ゲートと、
を有することを特徴とする固体撮像素子。
【請求項２】
前記転送ゲートは前記浮遊拡散部を取り囲むように配置されていることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記複数の光電変換部から前記浮遊拡散部に転送された前記信号電荷が加算されて電気信号として出力されることを特徴とする請求項１又は２に記載の固体撮像素子。
【請求項４】
前記複数の画素は、それぞれ
前記複数の単位画素から出力された信号を増幅する増幅トランジスタと、
前記増幅トランジスタのゲートの電位をリセットするリセットトランジスタと、
を有することを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像素子。
【請求項５】
前記増幅トランジスタ及び前記リセットトランジスタは、ドレインを共有することを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記単位画素毎の前記浮遊拡散部、前記増幅トランジスタのゲート及び前記リセットトランジスタのソースを接続する配線を有し、
前記複数の単位画素は第１の方向に配列し、
前記配線は、前記単位画素毎の前記浮遊拡散部及び前記増幅トランジスタのゲートの間で前記第１の方向に直線状に延びることを特徴とする請求項５に記載の固体撮像素子。
【請求項７】
前記増幅トランジスタ及び前記リセットトランジスタは、ドレインを互いに独立して有することを特徴とする請求項４に記載の固体撮像素子。
【請求項８】
前記単位画素毎の前記浮遊拡散部、前記増幅トランジスタのゲート及び前記リセットトランジスタのソースを接続する配線を有し、
前記複数の単位画素は第１の方向に配列し、
前記配線は、前記単位画素毎の前記浮遊拡散部、前記増幅トランジスタのゲート及び前記リセットトランジスタのソースの間で前記第１の方向に直線状に延びることを特徴とする請求項７に記載の固体撮像素子。
【請求項９】
前記複数の単位画素は第１の方向に配列し、
前記複数の光電変換部は、前記単位画素の各々において、
前記第１の方向に１つ以上配置され、
前記第１の方向に垂直な第２の方向に２つ配置されていることを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像素子。
【請求項１０】
請求項１乃至９のいずれか１項に記載の固体撮像素子と、
前記固体撮像素子の前記光電変換部に入射光を導く光学系と、
前記固体撮像素子の出力信号を処理する信号処理部と、
前記固体撮像素子を駆動する駆動部と、
を有し、
前記複数の光電変換部から前記浮遊拡散部に転送された前記信号電荷が加算されて電気信号として出力されることを特徴とする撮像システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子及び撮像システムに関する。
【背景技術】
【０００２】
固体撮像素子の一つであるＣＭＯＳ（complementary metal oxide semiconductor）イメージセンサは、一般的なＣＭＯＳプロセスを用いた製造が可能であり、アナログ回路及びデジタル回路を同一のチップ内に混在させることができる。そのため、周辺の集積回路（integrated circuit：ＩＣ）を減らすことができる等の利点を持つ。ＣＭＯＳイメージセンサを構成する画素は、フォトダイオード等の光電変換部、転送ゲート及びフローティングディフュージョン等を含む。
【０００３】
高感度化を目的として、光電変換部及び転送ゲートの対を複数設けた画素が提案されている（特許文献１）。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、光電変換部及び転送ゲートの対を複数設けた画素から構成される従来のＣＭＯＳイメージセンサでは、ゲインが劣化してしまう。
【０００５】
開示の技術は、ゲインの劣化を抑制することができる固体撮像素子及び撮像システムを提供することを目的とする。
【課題を解決するための手段】
【０００６】
開示の技術の一態様によれば、固体撮像素子は、複数の画素を有し、前記複数の画素の各々は、複数の単位画素を含み、前記単位画素は、単一の浮遊拡散部と、前記浮遊拡散部の周囲に設けられ、入射した光から信号電荷を生成する複数の光電変換部と、前記浮遊拡散部と前記複数の光電変換部との間に設けられ、前記複数の光電変換部から前記浮遊拡散部への前記信号電荷の転送を制御する単一の転送ゲートと、を有する。
【発明の効果】
【０００７】
開示の技術によれば、ゲインの劣化を抑制することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態に係る固体撮像素子の構成を示す図である。
【図２】画素部に含まれる画素の配列の一例を示す図である。
【図３】第１の実施形態における画素内のレイアウトを示す図である。
【図４】第１の実施形態における画素の構成を示す断面図である。
【図５】第１の実施形態における画素の構成を示す回路図である。
【図６】第１の実施形態に係る固体撮像素子の動作を示すタイミングチャートである。
【図７】単位画素のレイアウトを示す図である。
【図８】第２の実施形態における画素内のレイアウトを示す図である。
【図９】第２の実施形態における画素の構成を示す断面図である。
【図１０】第２の実施形態における画素の構成を示す回路図である。
【図１１】第３の実施形態に係る固体撮像素子の構成を示す図である。
【図１２】第３の実施形態における画素内のレイアウトを示す図である。
【図１３】第３の実施形態における画素の構成を示す回路図である。
【図１４】第４の実施形態における画素内のレイアウトを示す図である。
【図１５】第４の実施形態における画素の構成を示す回路図である。
【図１６】第５の実施形態における画素内のレイアウトを示す図である。
【図１７】第５の実施形態における画素の構成を示す回路図である。
【図１８】第６の実施形態に係るカメラシステムの構成を示す図である。
【発明を実施するための形態】
【０００９】
以下、本開示の実施形態について添付の図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複した説明を省くことがある。
【００１０】
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る固体撮像素子の構成を示す図である。
【００１１】
図１に示すように、第１の実施形態に係る固体撮像素子は、画素部１、画素制御部２、読み出し処理部３及び出力部４を含む。
【００１２】
画素部１内では、画素Ｐが水平方向（Ｘ方向）に行をなして配置され、垂直方向（Ｙ方向）には画素Ｐの複数の組が水平方向の各行に対応して配置される。つまり、画素Ｐは行列をなすように配列している。本実施形態では、画素部１が３行の画素Ｐを含む。
【００１３】
画素部１は、画素Ｐを駆動制御するための制御線として、行ごとに制御線ＬＲＴ、制御線ＬＴＸ及び制御線ＬＳＬを含み、各列に配列された画素Ｐの画素信号を読み出すための信号線ＶＯＵＴを含む。第Ｘ列に配列した画素ＰＸ，１、画素ＰＸ，２及び画素ＰＸ，３に信号線ＶＯＵＴＸが接続される（Ｘ＝・・・，Ｎ−１，Ｎ，Ｎ＋１，・・・）。また、第Ｙ行に配列した画素ＰＸ，Ｙに制御線ＬＲＴＹ、制御線ＬＴＸＹ及び制御線ＬＳＬＹが接続される（Ｘ＝・・・，Ｎ−１，Ｎ，Ｎ＋１，・・・、Ｙ＝１，２，３）。
【００１４】
画素制御部２は、制御線ＬＲＴ、制御線ＬＴＸ及び制御線ＬＳＬを通して画素Ｐを駆動させる制御を行う。例えば、第１行の画素ＰＸ，１を駆動させる場合、制御線ＬＲＴ１、制御線ＬＴＸ１及び制御線ＬＳＬ１を通して読み出しを行うように画素ＰＸ，１を駆動させる。
【００１５】
読み出し処理部３は、信号線ＶＯＵＴの画素信号を読み出し、アナログ増幅及びアナログ転送処理を行う。また、アナログ−デジタル（ＡＤ）変換器によりデジタル変換し、デジタル信号として出力させてもよい。複数のアナログ信号又はデジタル信号は出力部４へ送られる。
【００１６】
出力部４は、固体撮像素子の外部とのインターフェスのための、アナログ信号処理又はデジタル変換処理を行う。
【００１７】
次に、画素部１について説明する。図２は、画素部１に含まれる画素Ｐの配列の一例を示す図である。
【００１８】
第１の実施形態に係る固体撮像素子はカラー画像の撮像が可能なように、各画素Ｐにカラーフィルタが設けられている。ここでは、レッドフィルタ層Ｒ、グリーンフィルタ層Ｇ及びブルーフィルタ層Ｂがカラーフィルタとして用いられる。図２に示すように、レッドフィルタ層Ｒ、リーンフィルタ層Ｇ及びブルーフィルタ層Ｂは互いに隣接しており、これらのうちのいずれかが複数の画素Ｐのそれぞれに対応して設けられている。なお、図示を省略しているが、レッドフィルタ層Ｒ、グリーンフィルタ層Ｇ及びブルーフィルタ層Ｂのそれぞれの周囲においては、画素Ｐを区画するように、遮光領域が設けられている。
【００１９】
なお、画素Ｐの色の種類及びその種類の数は限定されず、また、画素Ｐの配列の形態も限定されない。
【００２０】
次に、画素Ｐの構成について説明する。図３は、第１の実施形態における画素Ｐ内のレイアウトを示す図である。図４は、第１の実施形態における画素Ｐの構成を示す断面図である。図５は、第１の実施形態における画素Ｐの構成を示す回路図である。図４は、図３中のＸ１−Ｘ２線で示す断面を示す。図３〜図５には、一例として、レッドフィルタ層Ｒが設けられた画素（赤色画素）の構成を示すが、フィルタ層の色を除き、グリーンフィルタ層Ｇが設けられた画素（緑色画素）及びブルーフィルタ層Ｂが設けられた画素（青色画素）も、赤色画素と同様の構成を有する。
【００２１】
図３〜図５に示すように、画素Ｐは、撮像面において水平方向に並ぶ単位画素ＰＬ及びＰＲを含む。
【００２２】
単位画素ＰＬは、図３に示すように、撮像面において垂直方向に並ぶフォトダイオード１１Ｌ及び１２Ｌを含む。フォトダイオード１１Ｌ及び１２Ｌは、入射した光から信号電荷を生成し、蓄積する。フォトダイオード１１Ｌ及び１２Ｌの間にフローティングディフュージョン（浮遊拡散部：ＦＤ）１１１Ｌが設けられ、フォトダイオード１１Ｌ及び１２Ｌの間でフローティングディフュージョン１１１Ｌを平面視で取り囲むように転送トランジスタ２１Ｌの転送ゲート２１ＬＧが設けられている。すなわち、転送ゲート２１ＬＧが平面視で口の字状に形成され、その内側にフローティングディフュージョン１１１Ｌが設けられている。転送トランジスタ２１Ｌは、フォトダイオード１１Ｌ及び１２Ｌに蓄積された信号電荷をフローティングディフュージョン１１１Ｌに転送する。
【００２３】
単位画素ＰＲは、図３に示すように、撮像面において垂直方向に並ぶフォトダイオード１１Ｒ及び１２Ｒを含む。フォトダイオード１１Ｒ及び１２Ｒは、入射した光から信号電荷を生成し、蓄積する。フォトダイオード１１Ｒ及び１２Ｒの間にフローティングディフュージョン（浮遊拡散部：ＦＤ）１１１Ｒが設けられ、フォトダイオード１１Ｒ及び１２Ｒの間でフローティングディフュージョン１１１Ｒを平面視で取り囲むように転送トランジスタ２１Ｒの転送ゲート２１ＲＧが設けられている。すなわち、転送ゲート２１ＲＧが平面視で口の字状に形成され、その内側にフローティングディフュージョン１１１Ｒが設けられている。転送トランジスタ２１Ｒは、フォトダイオード１１Ｒ及び１２Ｒに蓄積された信号電荷をフローティングディフュージョン１１１Ｒに転送する。
【００２４】
画素Ｐは、図３に示すように、フローティングディフュージョン１１１Ｌ及び１１１Ｒを所定の電位へ接続するリセットトランジスタ２２、フローティングディフュージョン１１１Ｌ及び１１１Ｒの電荷に応じた電気信号を出力する増幅トランジスタ２３並びに増幅トランジスタ２３からの出力を選択する選択トランジスタ２４を含む。図５に示すように、転送トランジスタ２１Ｌ及び２１Ｒは制御線ＬＴＸの転送信号で制御され、リセットトランジスタ２２は制御線ＬＲＴのリセット信号で制御され、選択トランジスタ２４は制御線ＬＳＬの選択信号で制御される。リセットトランジスタ２２のドレイン２２Ｄ及び増幅トランジスタ２３のドレイン２３Ｄに電源ＶＤＤが接続され、選択トランジスタ２４に信号線ＶＯＵＴが接続される。
【００２５】
フォトダイオード１１Ｌ、１２Ｌ、１１Ｒ及び１２Ｒで生成及び蓄積された信号電荷は転送トランジスタ２１Ｌ及び２１Ｒによりフローティングディフュージョン１１１Ｌ及び１１１Ｒへ転送され、増幅トランジスタ２３及び選択トランジスタ２４を介して信号線ＶＯＵＴへ電気信号として出力される。
【００２６】
リセットトランジスタ２２、増幅トランジスタ２３及び選択トランジスタ２４は、単位画素ＰＬ及びＰＲの水平方向の片側、図３では右側に配置されている。リセットトランジスタ２２及び増幅トランジスタ２３はドレイン２２Ｄ及び２３Ｄを共有しており、上記のように、これらは電源ＶＤＤに接続されている。
【００２７】
図４に示すように、シリコン基板等の半導体基板１０１の表面に、活性領域を画定する素子分離領域１０２が形成されている。単位画素ＰＬ内では、１つの活性領域に、フォトダイオード１１Ｌ及び１２Ｌ並びにフローティングディフュージョン１１１Ｌが設けられ、単位画素ＰＲ内では、１つの活性領域に、フォトダイオード１１Ｒ及び１２Ｒ並びにフローティングディフュージョン１１１Ｒが設けられている。すなわち、フローティングディフュージョン１１１Ｌはフォトダイオード１１Ｌ及び１２Ｌと同一の活性領域内に設けられ、フローティングディフュージョン１１１Ｒはフォトダイオード１１Ｒ及び１２Ｒと同一の活性領域内に設けられている。転送ゲート２１ＬＧ及び２１ＲＧはゲート絶縁膜１０４を介して半導体基板１０１上に形成されている。転送ゲート２１ＬＧ及び２１ＲＧは、例えば、ポリシリコン等の導電性の材料で形成されている。フローティングディフュージョン１１１Ｌ及び１１１Ｒはコンタクトを介して半導体基板１０１の上方に設けられた配線１０３に接続され、配線１０３はコンタクトを介して増幅トランジスタ２３のゲート２３Ｇ及びリセットトランジスタ２２のソース２２Ｓに接続されている。
【００２８】
［フォトダイオード］
ここで、フォトダイオード１１Ｌ、１２Ｌ、１１Ｒ及び１２Ｒの構成について説明する。以下、フォトダイオード１１Ｌ、１２Ｌ、１１Ｒ及び１２Ｒを総称してフォトダイオードＰＤということがある。
【００２９】
本実施形態では、複数のフォトダイオードＰＤが撮像面に配置されている。これらフォトダイオードＰＤは、水平方向に並ぶ単位画素ＰＬ及びＰＲの配列に対応するように設けられている。つまり、例えば、水平方向において２つのフォトダイオードＰＤが等間隔で並ぶように設けられている。
【００３０】
フォトダイオードＰＤは、フローティングディフュージョン１１１Ｌ及び１１１Ｒと同様に、シリコン基板等の半導体基板に設けられている。フォトダイオードＰＤは、被写体像として入射する入射光を受光面で受光し、光電変換することによって、信号電荷を生成し、蓄積するように構成されている。例えば、フォトダイオードＰＤは、ｎ型又はｐ型の半導体基板内に設けられたｐウェルにｎ型の電荷蓄積領域が形成されることで構成される。また、更に暗電流抑制のために、半導体基板の表面側にｐ型のアキュミュレーション層を含むように構成される。各フォトダイオードＰＤに蓄積された信号電荷は、転送トランジスタ２１Ｌ及び２１Ｒによってフローティングディフュージョン１１１Ｌ及び１１１Ｒへ転送される。
【００３１】
また、画素Ｐ内では、４つのフォトダイオードＰＤが、増幅トランジスタ２３、選択トランジスタ２４及びリセットトランジスタ２２の１組を共有するように構成されている。つまり、４つのフォトダイオードＰＤに対して、増幅トランジスタ２３、選択トランジスタ２４及びリセットトランジスタ２２が１つずつ設けられている。
【００３２】
［トランジスタ］
次に、転送トランジスタ２１Ｌ及び２１Ｒ、増幅トランジスタ２３、選択トランジスタ２４並びにリセットトランジスタ２２について説明する。画素Ｐにおいて、転送トランジスタ２１Ｌ及び２１Ｒ、増幅トランジスタ２３、選択トランジスタ２４並びにリセットトランジスタ２２は、図３に示すように、撮像面に配置されている。転送トランジスタ２１Ｌ及び２１Ｒ、増幅トランジスタ２３、選択トランジスタ２４並びにリセットトランジスタ２２は、フォトダイオードＰＤにより生成された信号電荷を読み出してデータ信号として出力するように構成されている。例えば、転送トランジスタ２１Ｌ及び２１Ｒ、増幅トランジスタ２３、選択トランジスタ２４並びにリセットトランジスタ２２は、例えば、ＮチャネルのＭＯＳトランジスタとして構成されている。
【００３３】
［転送トランジスタ］
転送トランジスタ２１Ｌ及び２１Ｒは、図３に示すように、単位画素ＰＬ及びＰＲに１つずつ設けられている。例えば、図３に示すように、転送トランジスタ２１Ｌは、撮像面において、垂直方向に並ぶ２つのフォトダイオード１１Ｌ及び１２Ｌの間に、口の字状の転送ゲート２１ＬＧの内側にフローティングディフュージョン１１１Ｌが位置するように設けられる。同様に、例えば、転送トランジスタ２１Ｒは、撮像面において、垂直方向に並ぶ２つのフォトダイオード１１Ｒ及び１２Ｒの間に、口の字状の転送ゲート２１ＲＧの内側にフローティングディフュージョン１１１Ｒが位置するように設けられる。従って、平面視で、フローティングディフュージョン１１１Ｌは転送ゲート２１ＬＧにより取り囲まれ、フローティングディフュージョン１１１Ｒは転送ゲート２１ＲＧにより取り囲まれる。
【００３４】
図５に示すように、転送トランジスタ２１Ｌ及び２１Ｒは、制御線ＬＴＸから転送ゲート２１ＬＧ及び２１ＲＧに転送信号が与えられることによって、フォトダイオードＰＤに蓄積された信号電荷を、フローティングディフュージョン１１１Ｌ及び１１１Ｒに出力信号として転送するように構成されている。例えば、図５に示すように、転送トランジスタ２１Ｌ及び２１Ｒの一端はフォトダイオードＰＤのカソードに電気的に接続され、他端はフローティングディフュージョン１１１Ｌ及び１１１Ｒに電気的に接続されている。水平方向に並ぶ転送トランジスタ２１Ｌ及び２１Ｒにより転送された信号電荷は、フローティングディフュージョン１１１Ｌ及び１１１Ｒで加算された後に、増幅トランジスタ２３のゲート２３Ｇに出力される。信号電荷の加算により、十分な１画素当たりの感度を得ることができる。
【００３５】
［増幅トランジスタ］
増幅トランジスタ２３は、図３に示すように、撮像面において、単位画素ＰＬ及びＰＲの右側に設けられている。つまり、増幅トランジスタ２３は、撮像面において、４つのフォトダイオードＰＤの右側に設けられている。ここでは、増幅トランジスタ２３は、垂直方向において１対のソース及びドレインがチャネルを挟むように設けられている。
【００３６】
図５に示すように、増幅トランジスタ２３は、転送トランジスタ２１Ｌ及び２１Ｒから出力されて電気信号を増幅して出力するように構成されている。具体的には、図５に示すように、増幅トランジスタ２３のゲート２３Ｇが配線１０３を介してフローティングディフュージョン１１１Ｌ及び１１１Ｒに接続されている。また、増幅トランジスタ２３のドレイン２３Ｄは電源ＶＤＤに接続され、ソース２３Ｓは選択トランジスタ２４を介して、信号線ＶＯＵＴに接続されている。
【００３７】
増幅トランジスタ２３は、選択トランジスタ２４がオン状態になるように選択されたときには、画素部１の外の定電流源から定電流が供給されて、ソースフォロアとして動作する。このため。増幅トランジスタ２３では、選択トランジスタ２４に選択信号が供給されることによって、フローティングディフュージョン１１１Ｌ及び１１１Ｒから出力されて出力が増幅される。
【００３８】
［選択トランジスタ］
選択トランジスタ２４は、図３に示すように、撮像面において、単位画素ＰＬ及びＰＲの右側に設けられている。つまり、選択トランジスタ２４は、増幅トランジスタ２３と同様に撮像面において、４つのフォトダイオードＰＤの右側に設けられている。ここでは、選択トランジスタ２４は、垂直方向において１対のソース及びドレインがチャネルを挟むように設けられている。
【００３９】
図５に示すように、選択トランジスタ２４は、制御線ＬＳＬから選択信号が入力された際に、増幅トランジスタ２３によって出力された電気信号を、信号線ＶＯＵＴで出力するように構成されている。具体的には、図５に示すように、選択トランジスタ２４のゲート２４Ｇが、選択信号が供給される制御線ＬＳＬに接続されている。選択トランジスタ２４は、選択信号が供給された際にはオン状態になり、フローティングディフュージョン１１１Ｌ及び１１１Ｒの信号電荷が増幅トランジスタ２３により増幅され、その電位に応じた電圧が信号線ＶＯＵＴに出力される。信号線ＶＯＵＴを通じて、各画素Ｐから出力された電圧は、画素の読み出し処理部３でアナログ増幅され、アナログ信号として転送処理されるか、又はＡＤ変換器によりデジタル信号に変換処理され、出力される。
【００４０】
［リセットトランジスタ］
リセットトランジスタ２２は、図３に示すように、撮像面において、単位画素ＰＬ及びＰＲの右側に設けられている。つまり、リセットトランジスタ２２は、増幅トランジスタ２３及び選択トランジスタ２４と同様に撮像面において、４つのフォトダイオードＰＤの右側に設けられている。ここでは、リセットトランジスタ２２は、垂直方向において１対のソース及びドレインがチャネルを挟むように設けられている。
【００４１】
図５に示すように、リセットトランジスタ２２は、増幅トランジスタ２３のゲート２３Ｇの電位をリセットするように構成されている。具体的には、図５に示すように、リセットトランジスタ２２のゲート２２Ｇが、リセット信号が供給される制御線ＬＲＴに接続されている。また、リセットトランジスタ２２のドレイン２２Ｄは電源ＶＤＤに接続され、ソース２２Ｓはフローティングディフュージョン１１１Ｌ及び１１１Ｒに接続されている。リセットトランジスタ２２は、制御線ＬＲＴからリセット信号がゲート２２Ｇに供給された際に、配線１０３を介して、増幅トランジスタ２３のゲート２３Ｇの電位及びフローティングディフュージョン１１１Ｌ及び１１１Ｒの電位を、電源ＶＤＤによってリセットする。
【００４２】
［配線層］
配線層は、半導体基板１０１の転送ゲート２１ＬＧ及び２１ＲＧが設けられた表面の上方に設けられている。配線層は制御線ＬＴＸ、制御線ＬＳＬ、制御線ＬＲＴ及び信号線ＶＯＵＴを含み、これらが各素子に電気的に接続するように形成されている。例えば、画素Ｐの境界部分又は単位画素ＰＬ及びＰＲが並ぶ境界部分に、各配線が設けられている。
【００４３】
配線層には配線１０３も含まれる。例えば、図３及び図４に示すように、配線１０３は、単位画素ＰＬ及びＰＲの上方で水平方向に直線状に延び、更に、単位画素ＰＬ及びＰＲの右側でも、増幅トランジスタ２３のゲート２３Ｇのコンタクトまで水平方向に直線状に延びている。また、増幅トランジスタ２３のゲート２３Ｇのコンタクトとリセットトランジスタ２２のソース２２Ｓのコンタクトとの間では、垂直方向に直線状に延びている。
【００４４】
次に、第１の実施形態に係る固体撮像素子の動作について説明する。図６は、第１の実施形態に係る固体撮像素子の動作を示すタイミングチャートである。図６には、画素から信号を読み出す際に制御線ＬＲＴ、制御線ＬＴＸ及び制御線ＬＳＬに供給されるパルス信号（リセット信号、転送信号及び選択信号）を示す。
【００４５】
先ず、時刻ｔ１において、選択トランジスタ２４をオン状態にする。そして、時刻ｔ２において、リセットトランジスタ２２をオン状態にする。これにより、増幅トランジスタ２３のゲート２３Ｇの電位をリセットする。
【００４６】
次に、時刻ｔ３において、リセットトランジスタ２２をオフ状態にする。そして、この後、リセットレベルに対応した電圧を出力信号として、読み出し処理部３へ読み出す。
【００４７】
次に、時刻ｔ４において、転送トランジスタ２１Ｌ及び２１Ｒをオン状態にし、フォトダイオード１１Ｌ、１２Ｌ、１１Ｒ及び１２Ｒに蓄積された信号電荷を増幅トランジスタ２３のゲート２３Ｇへと転送する。
【００４８】
次に、時刻ｔ５において、転送トランジスタ２１Ｌ及び２１Ｒをオフ状態にする。そして、この後、蓄積された信号電荷の量に応じた信号レベルの電圧を出力信号として、読み出し処理部３へと読み出す。
【００４９】
読み出し処理部３は、先に読み出したリセットレベルと、後に読み出した信号レベルとを差分処理して信号を蓄積する。これにより、画素Ｐ毎に設けられた各トランジスタの閾値電圧（Ｖｔｈ）のバラツキ等によって発生する固定的なパターンノイズがキャンセルされる。
【００５０】
各トランジスタの各ゲートが、水平方向に並ぶ複数の画素Ｐからなる行単位で接続されていることから、上記のように画素Ｐを駆動する動作はその行単位にて並ぶ複数の画素Ｐについて同時に行われる。具体的には、上述した画素制御部２によって供給される選択信号によって１行単位で垂直な方向に順次選択される。
【００５１】
そして、画素制御部２から出力される各種タイミング信号によって各画素Ｐのトランジスタが制御される。
【００５２】
これにより、各画素Ｐにおける出力信号が信号線ＶＯＵＴを通して画素Ｐの行毎に読み出し処理部３に読み出される。そして、読み出し処理部３にて、蓄積された信号が選択され、水平転送されて、出力部４へと順次出力される。
【００５３】
本実施形態においては、画素Ｐを構成する単位画素ＰＬ及びＰＲのそれぞれにて生成される信号電荷が加算され、出力信号として信号線ＶＯＵＴへ出力される。例えば、図６に示すように、２つの単位画素ＰＬ及びＰＲに設けられた各フォトダイオードの信号電荷が、転送トランジスタ２１Ｌ及び２１Ｒを介して、同じタイミングでフローティングディフュージョン１１１Ｌ及び１１１Ｒに転送される。そして、フローティングディフュージョン１１１Ｌ及び１１１Ｒにおいて加算された信号電荷の量に応じた信号レベルの電圧が出力信号として読み出される。
【００５４】
次に、第１の実施形態の効果について、参考例と比較しながら説明する。図７は、単位画素のレイアウトを示す図である。図７（ａ）は第１の実施形態におけるレイアウトを示し、図７（ｂ）は参考例におけるレイアウトを示す。
【００５５】
本実施形態では、図７（ａ）に示すように、単位画素ＰＬ内では、１つの活性領域１１２に、フォトダイオード１１Ｌ及び１２Ｌが設けられている。図７（ｂ）に示すように、参考例の単位画素ＰＬ´にも、単位画素ＰＬと同様の活性領域１１２並びにフォトダイオード１１Ｌ及び１２Ｌが設けられている。
【００５６】
本実施形態の単位画素ＰＬでは、図７（ａ）に示すように、平面視で口の字状の転送ゲート２１ＬＧが設けられており、フローティングディフュージョン１１１Ｌはこの内側に設けられている。一方、図７（ｂ）に示すように、単位画素ＰＬ´では、水平方向に延びる転送ゲート９５ＬＧがフォトダイオード１１Ｌに設けられ、水平方向に延びる転送ゲート９６ＬＧがフォトダイオード１２Ｌに設けられている。この単位画素ＰＬ´では、活性領域１１２の転送ゲート９５ＬＧと転送ゲート９６ＬＧとの間の部分がフローティングディフュージョン１９１Ｌとなる。
【００５７】
また、単位画素ＰＬでは、図７（ａ）に示すように、フローティングディフュージョン１１１Ｌに接続される配線１０３が水平方向に延び、更に、転送ゲート２１ＬＧに接続される配線１０５が設けられている。一方、単位画素ＰＬ´では、図７（ｂ）に示すように、フローティングディフュージョン１９１Ｌに接続される配線１９３が水平方向に延び、更に、転送ゲート９５ＬＧに接続される配線１９５及び転送ゲート９６ＬＧに接続される配線１９６が設けられている。
【００５８】
図７（ａ）と図７（ｂ）とを比較するとわかるように、フローティングディフュージョン１１１Ｌの面積はフローティングディフュージョン１９１Ｌの面積よりも小さい。従って、フローティングディフュージョン１１１Ｌの拡散容量はフローティングディフュージョン１９１Ｌの拡散容量よりも小さい。
【００５９】
また、図７（ｂ）に示すように、単位画素ＰＬ´では、配線１９５及び１９６が配線１９３に近接しているのに対し、単位画素ＰＬでは、配線１０５が配線１０３に近接するだけである。すなわち、単位画素ＰＬ´の配線１９３は、転送信号が伝達される２本の配線（制御線ＬＴＸ）の影響を受けるのに対し、単位画素ＰＬの配線１０３は、転送信号が伝達される１本の配線（制御線ＬＴＸ）の影響を受けるだけである。従って、フローティングディフュージョン１１１Ｌの制御線ＬＴＸとの間の配線容量はフローティングディフュージョン１９１Ｌの制御線ＬＴＸとの間の配線容量よりも小さい。
【００６０】
このように、単位画素ＰＬでは、単位画素ＰＬ´と比較して、フローティングディフュージョン１１１Ｌに関連する寄生容量を低減することができる。例えば、単位画素ＰＬでは、単位画素ＰＬ´と比較して、容量素子の電極となり得る部分の面積が４０％縮小し、拡散容量が２０％削減される。フローティングディフュージョン１１１Ｌに関連する寄生容量は、フォトダイオード１１Ｌ及び１２Ｌからフローティングディフュージョン１１１Ｌへ転送した信号電荷をフローティングディフュージョン１１１Ｌにて電圧変換する際のゲインに反比例する。従って、本実施形態の単位画素ＰＬでは、この寄生容量の低減により、ゲインの低下を抑制することができる。単位画素ＰＲについても同様である。
【００６１】
従って、第１の実施形態によれば、寄生容量の低減を通じてゲインの劣化を抑制することができる。また、ゲインの劣化の抑制に伴って、画素品質を向上することができる。
【００６２】
なお、配線１０３は、半導体基板１０１側から数えて第１層目の配線層に設けられている必要はなく、第２層目以降の配線層に設けられていてもよい。半導体基板１０１から離れるほど、半導体基板１０１との間の寄生容量を低減することができる。
【００６３】
また、配線１０３と他の配線との間の配線容量を抑制するため、平面視で、制御線ＬＲＴ及びＬＳＬは、転送ゲート２１ＬＧ及び２１ＲＧ並びにフローティングディフュージョン１１１Ｌ及び１１１Ｒからずれた位置に配置されることが好ましい。また、配線１０３の幅は細いことが好ましい。
【００６４】
（第２の実施形態）
次に、第２の実施形態について説明する。第２の実施形態は、画素Ｐ内のレイアウトの点で第１の実施形態と相違する。図８は、第２の実施形態における画素Ｐ内のレイアウトを示す図である。図９は、第２の実施形態における画素Ｐの構成を示す断面図である。図１０は、第２の実施形態における画素Ｐの構成を示す回路図である。図９は、図８中のＸ１−Ｘ２線で示す断面を示す。図８〜図１０には、一例として、レッドフィルタ層Ｒが設けられた画素（赤色画素）の構成を示すが、フィルタ層の色を除き、グリーンフィルタ層Ｇが設けられた画素（緑色画素）及びブルーフィルタ層Ｂが設けられた画素（青色画素）も、赤色画素と同様の構成を有する。
【００６５】
図８〜図１０に示すように、画素Ｐは、第１の実施形態と同様に、撮像面において水平方向に並ぶ単位画素ＰＬ及びＰＲを含む。画素Ｐは、更に、第１の実施形態と同様に、リセットトランジスタ２２、増幅トランジスタ２３及び選択トランジスタ２４を含む。
【００６６】
第１の実施形態とは異なり、増幅トランジスタ２３及び選択トランジスタ２４が、単位画素ＰＬ及びＰＲの水平方向の一方側、図８では右側に配置され、リセットトランジスタ２２が、単位画素ＰＬ及びＰＲの水平方向の他方側、図８では左側に配置されている。リセットトランジスタ２２及び増幅トランジスタ２３は互いに独立してドレイン２２Ｄ、２３Ｄを有しており、増幅トランジスタ２３のドレイン２３Ｄは電源ＶＤＤに接続され、リセットトランジスタ２２のドレイン２２Ｄはリセット電源ＶＤＤＲＴに接続されている。
【００６７】
第１の実施形態と同様に、フローティングディフュージョン１１１Ｌ及び１１１Ｒはコンタクトを介して配線１０３に接続され、配線１０３はコンタクトを介して増幅トランジスタ２３のゲート２３Ｇ及びリセットトランジスタ２２のソース２２Ｓに接続されている。本実施形態では、増幅トランジスタ２３のゲート２３Ｇ及びリセットトランジスタ２２のソース２２Ｓは、平面視で、フローティングディフュージョン１１１Ｌ及び１１１Ｒの各コンタクトを結ぶ直線上に位置している。そして、配線１０３は、単位画素ＰＬ及びＰＲの右側で、増幅トランジスタ２３のゲート２３Ｇのコンタクトまでそのまま直線状に延び、単位画素ＰＬ及びＰＲの左側で、リセットトランジスタ２２のソース２２Ｓのコンタクトまで直線状に延びている。
【００６８】
転送トランジスタ２１Ｌ及び２１Ｒは、制御線ＬＴＸから転送ゲート２１ＬＧ及び２１ＲＧに転送信号が与えられることによって、フォトダイオードＰＤに蓄積された信号電荷を、フローティングディフュージョン１１１Ｌ及び１１１Ｒに出力信号として転送するように構成されている。例えば、転送トランジスタ２１Ｌ及び２１Ｒの一端はフォトダイオードＰＤのカソードに電気的に接続され、他端はフローティングディフュージョン１１１Ｌ及び１１１Ｒに電気的に接続されている。
【００６９】
第１の実施形態と同様に、フォトダイオード１１Ｌ、１２Ｌ、１１Ｒ及び１２Ｒで生成及び蓄積された信号電荷は転送トランジスタ２１Ｌ及び２１Ｒによりフローティングディフュージョン１１１Ｌ及び１１１Ｒへ転送され、増幅トランジスタ２３及び選択トランジスタ２４を介して信号線ＶＯＵＴへ電気信号として出力される。
【００７０】
他の構成は第１の実施形態と同様である。
【００７１】
このように構成された第２の実施形態では、水平方向に直線状に延びる配線１０３がリセットトランジスタ２２のソース２２Ｓ、フローティングディフュージョン１１１Ｌ、フローティングディフュージョン１１１Ｒ及び増幅トランジスタ２３のゲート２３Ｇの各コンタクトに接続される。従って、第１の実施形態とは異なり、配線１０３に垂直方向に延びる部分が不要であり、この分だけ配線容量を低減することができる。
【００７２】
従って、第２の実施形態によれば、寄生容量を更に低減し、ゲインの劣化を更に抑制することができ、また、画素品質を更に向上することができる。
【００７３】
また、リセット電源ＶＤＤＲＴを電源ＶＤＤから独立して制御できるため、よりリセットに適切な電圧を用いることができる。
【００７４】
（第３の実施形態）
次に、第３の実施形態について説明する。図１１は、第３の実施形態に係る固体撮像素子の構成を示す図である。
【００７５】
図１１に示すように、第３の実施形態に係る固体撮像素子は、画素部１、画素制御部２、読み出し処理部３及び出力部４を含む。
【００７６】
画素部１内では、画素Ｐが水平方向に行をなして配置され、垂直方向には画素Ｐの複数の組が水平方向の各行に対応して配置される。つまり、画素Ｐは行列をなすように配列している。本実施形態では、画素部１が３行の画素Ｐを含む。
【００７７】
画素部１は、画素Ｐを駆動制御するための制御線として、行ごとに制御線ＬＲＴ及び制御線ＬＴＸを含むが、第１の実施形態とは異なり、制御線ＬＳＴを含まない。また、画素部１は、画素Ｐ毎に画素信号を読み出すための信号線ＶＯＵＴを含む。例えば、第Ｘ列、第Ｙ行に配列した画素ＰＸ，Ｙに信号線ＶＯＵＴＸ，Ｙが接続される（Ｘ＝・・・，Ｎ−１，Ｎ，Ｎ＋１，・・・、Ｙ＝１，２，３）。また、第Ｙ行に配列した画素ＰＸ，Ｙに制御線ＬＲＴＹ及び制御線ＬＴＸＹが接続される（Ｘ＝・・・，Ｎ−１，Ｎ，Ｎ＋１，・・・、Ｙ＝１，２，３）。
【００７８】
画素制御部２は、制御線ＬＲＴ及び制御線ＬＴＸを通して画素Ｐを駆動させる制御を行う。例えば、第１行の画素ＰＸ，１を駆動させる場合、制御線ＬＲＴ１及び制御線ＬＴＸ１を通して読み出しを行うように画素ＰＸ，１を駆動させる。
【００７９】
読み出し処理部３は、信号線ＶＯＵＴの画素信号を読み出し、アナログ増幅及びアナログ転送処理を行う。また、ＡＤ変換器によりデジタル変換し、デジタル信号として出力させてもよい。複数のアナログ信号又はデジタル信号は出力部４へ送られる。
【００８０】
出力部４は、固体撮像素子の外部とのインターフェスのための、アナログ信号処理又はデジタル変換処理を行う。
【００８１】
次に、画素Ｐの構成について説明する。図１２は、第３の実施形態における画素Ｐ内のレイアウトを示す図である。図１３は、第３の実施形態における画素Ｐの構成を示す回路図である。図１２〜図１３には、一例として、レッドフィルタ層Ｒが設けられた画素（赤色画素）の構成を示すが、フィルタ層の色を除き、グリーンフィルタ層Ｇが設けられた画素（緑色画素）及びブルーフィルタ層Ｂが設けられた画素（青色画素）も、赤色画素と同様の構成を有する。
【００８２】
図１２〜図１３に示すように、画素Ｐは、第１の実施形態と同様に、撮像面において水平方向に並ぶ単位画素ＰＬ及びＰＲを含む。画素Ｐは、更に、リセットトランジスタ２２及び増幅トランジスタ２３を含むが、選択トランジスタ２４を含まない。
【００８３】
増幅トランジスタ２３が、単位画素ＰＬ及びＰＲの水平方向の一方側、図１２では右側に配置され、リセットトランジスタ２２が、単位画素ＰＬ及びＰＲの水平方向の他方側、図１２では左側に配置されている。リセットトランジスタ２２及び増幅トランジスタ２３は互いに独立してドレイン２２Ｄ、２３Ｄを有しており、増幅トランジスタ２３のドレイン２３Ｄは電源ＶＤＤに接続され、リセットトランジスタ２２のドレイン２２Ｄはリセット電源ＶＤＤＲＴに接続されている。
【００８４】
第１の実施形態と同様に、フローティングディフュージョン１１１Ｌ及び１１１Ｒはコンタクトを介して配線１０３に接続され、配線１０３はコンタクトを介して増幅トランジスタ２３のゲート２３Ｇ及びリセットトランジスタ２２のソース２２Ｓに接続されている。
【００８５】
転送トランジスタ２１Ｌ及び２１Ｒは、制御線ＬＴＸから転送ゲート２１ＬＧ及び２１ＲＧに転送信号が与えられることによって、フォトダイオードＰＤで蓄積された信号電荷を、フローティングディフュージョン１１１Ｌ及び１１１Ｒに出力信号として転送するように構成されている。例えば、転送トランジスタ２１Ｌ及び２１Ｒの一端はフォトダイオードＰＤのカソードに電気的に接続され、他端はフローティングディフュージョン１１１Ｌ及び１１１Ｒに電気的に接続されている。
【００８６】
フォトダイオード１１Ｌ、１２Ｌ、１１Ｒ及び１２Ｒで生成された信号電荷は転送トランジスタ２１Ｌ及び２１Ｒによりフローティングディフュージョン１１１Ｌ及び１１１Ｒへ転送され、増幅トランジスタ２３を介して、画素Ｐ毎に設けられた信号線ＶＯＵＴへ電気信号として出力される。
【００８７】
このように構成された第３の実施形態によっても第１の実施形態と同様の効果を得ることができる。更に、各画素Ｐが互いに独立した出力経路を有するため、画素部１内の全画素Ｐの各々の読み出しを同時に行うことが可能となる。
【００８８】
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、画素Ｐ内のレイアウトの点で第３の実施形態と相違する。図１４は、第４の実施形態における画素Ｐ内のレイアウトを示す図である。図１５は、第４の実施形態における画素Ｐの構成を示す回路図である。図１４〜図１５には、一例として、レッドフィルタ層Ｒが設けられた画素（赤色画素）の構成を示すが、フィルタ層の色を除き、グリーンフィルタ層Ｇが設けられた画素（緑色画素）及びブルーフィルタ層Ｂが設けられた画素（青色画素）も、赤色画素と同様の構成を有する。
【００８９】
図１４〜図１５に示すように、画素Ｐは、第３の実施形態と同様に、撮像面において水平方向に並ぶ単位画素ＰＬ及びＰＲを含む。画素Ｐは、更に、第３の実施形態と同様に、リセットトランジスタ２２及び増幅トランジスタ２３を含む。
【００９０】
第３の実施形態とは異なり、単位画素ＰＬは、撮像面において垂直方向及び水平方向に２つずつ並ぶフォトダイオード１１Ｌ、１２Ｌ、１３Ｌ及び１４Ｌを含む。フォトダイオード１１Ｌ〜１４Ｌは、入射した光から信号電荷を生成し、蓄積する。フォトダイオード１１Ｌ〜１４Ｌの中央にフローティングディフュージョン１１１Ｌが設けられ、フォトダイオード１１Ｌ〜１４Ｌの中央でフローティングディフュージョン１１１Ｌを平面視で取り囲むように転送トランジスタ２１Ｌの転送ゲート２１ＬＧが設けられている。すなわち、転送ゲート２１ＬＧが平面視で口の字状に形成され、その内側にフローティングディフュージョン１１１Ｌが設けられている。転送トランジスタ２１Ｌは、フォトダイオード１１Ｌ〜１４Ｌに蓄積された信号電荷をフローティングディフュージョン１１１Ｌに転送する。
【００９１】
単位画素ＰＲは、撮像面において垂直方向及び水平方向に２つずつ並ぶフォトダイオード１１Ｒ、１２Ｒ、１３Ｒ及び１４Ｒを含む。フォトダイオード１１Ｒ〜１４Ｒは、入射した光から信号電荷を生成し、蓄積する。フォトダイオード１１Ｒ〜１４Ｒの中央にフローティングディフュージョン１１１Ｒが設けられ、フォトダイオード１１Ｒ〜１４Ｒの中央でフローティングディフュージョン１１１Ｒを平面視で取り囲むように転送トランジスタ２１Ｒの転送ゲート２１ＲＧが設けられている。すなわち、転送ゲート２１ＲＧが平面視で口の字状に形成され、その内側にフローティングディフュージョン１１１Ｒが設けられている。転送トランジスタ２１Ｒは、フォトダイオード１１Ｒ〜１４Ｒに蓄積された信号電荷をフローティングディフュージョン１１１Ｒに転送する。
【００９２】
このように、第４の実施形態では、各画素Ｐにおいて、４つのフォトダイオード、１つの転送ゲート及び１つのフローティングディフュージョンを含む単位画素ＰＬ及びＰＲが水平方向に並ぶように配置されている。他の構成は第３の実施形態と同様である。
【００９３】
このように構成された第４の実施形態によっても第３の実施形態と同様の効果を得ることができる。更に、第３の実施形態では２つのフォトダイオードに１つのフローティングディフュージョンが設けられているのに対し、第４の実施形態では４つのフォトダイオードに１つのフローティングディフュージョンが設けられている。第３の実施形態及び第４の実施形態の間でフローティングディフュージョンのサイズが同一であれば、第４の実施形態において、フォトダイオード１個当たりのフローティングディフュージョンの面積が小さくなる。従って、第４の実施形態によれば、第３の実施形態よりも拡散容量を低減することができる。
【００９４】
このように、第４の実施形態によれば、寄生容量を更に低減し、ゲインの劣化を更に抑制することができ、また、画素品質を更に向上することができる。
【００９５】
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、画素Ｐ内のレイアウトの点で第３の実施形態と相違する。図１６は、第５の実施形態における画素Ｐ内のレイアウトを示す図である。図１７は、第５の実施形態における画素Ｐの構成を示す回路図である。図１６〜図１７には、一例として、レッドフィルタ層Ｒが設けられた画素（赤色画素）の構成を示すが、フィルタ層の色を除き、グリーンフィルタ層Ｇが設けられた画素（緑色画素）及びブルーフィルタ層Ｂが設けられた画素（青色画素）も、赤色画素と同様の構成を有する。
【００９６】
図１６〜図１７に示すように、画素Ｐは、第３の実施形態と同様に、撮像面において水平方向に並ぶ単位画素ＰＬ及びＰＲを含む。画素Ｐは、更に、第３の実施形態と同様に、リセットトランジスタ２２及び増幅トランジスタ２３を含む。
【００９７】
第３の実施形態とは異なり、単位画素ＰＬは、撮像面において垂直方向に２つ、水平方向に３つ並ぶフォトダイオード１１Ｌ、１２Ｌ、１３Ｌ、１４Ｌ、１５Ｌ及び１６Ｌを含む。フォトダイオード１１Ｌ〜１６Ｌは、入射した光から信号電荷を生成し、蓄積する。フォトダイオード１１Ｌ〜１６Ｌの中央にフローティングディフュージョン１１１Ｌが設けられ、フォトダイオード１１Ｌ〜１６Ｌの中央でフローティングディフュージョン１１１Ｌを平面視で取り囲むように転送トランジスタ２１Ｌの転送ゲート２１ＬＧが設けられている。すなわち、転送ゲート２１ＬＧが平面視で口の字状に形成され、その内側にフローティングディフュージョン１１１Ｌが設けられている。転送トランジスタ２１Ｌは、フォトダイオード１１Ｌ〜１６Ｌに蓄積された信号電荷をフローティングディフュージョン１１１Ｌに転送する。
【００９８】
単位画素ＰＲは、撮像面において垂直方向に２つ、水平方向に３つ並ぶフォトダイオード１１Ｒ、１２Ｒ、１３Ｒ、１４Ｒ、１５Ｒ及び１６Ｒを含む。フォトダイオード１１Ｒ〜１６Ｒは、入射した光から信号電荷を生成し、蓄積する。フォトダイオード１１Ｒ〜１６Ｒの中央にフローティングディフュージョン１１１Ｒが設けられ、フォトダイオード１１Ｒ〜１６Ｒの中央でフローティングディフュージョン１１１Ｒを平面視で取り囲むように転送トランジスタ２１Ｒの転送ゲート２１ＲＧが設けられている。すなわち、転送ゲート２１ＲＧが平面視で口の字状に形成され、その内側にフローティングディフュージョン１１１Ｒが設けられている。転送トランジスタ２１Ｒは、フォトダイオード１１Ｒ〜１６Ｒに蓄積された信号電荷をフローティングディフュージョン１１１Ｒに転送する。
【００９９】
このように、第５の実施形態では、各画素Ｐにおいて、６つのフォトダイオード、１つの転送ゲート及び１つのフローティングディフュージョンを含む単位画素ＰＬ及びＰＲが水平方向に並ぶように配置されている。他の構成は第３の実施形態と同様である。
【０１００】
このように構成された第５の実施形態によっても第３の実施形態と同様の効果を得ることができる。更に、第３の実施形態では２つのフォトダイオードに１つのフローティングディフュージョンが設けられ、第４の実施形態では４つのフォトダイオードに１つのフローティングディフュージョンが設けられているのに対し、第５の実施形態では６つのフォトダイオードに１つのフローティングディフュージョンが設けられている。第３〜第５の実施形態の間でフローティングディフュージョンのサイズが同一であれば、第５の実施形態において、フォトダイオード１個当たりのフローティングディフュージョンの面積が最も小さくなる。従って、第５の実施形態によれば、拡散容量をより一層低減することができる。
【０１０１】
このように、第５の実施形態によれば、寄生容量を更に低減し、ゲインの劣化を更に抑制することができ、また、画素品質を更に向上することができる。
【０１０２】
なお、これらの実施形態では、平面視で、転送ゲートがフローティングディフュージョンの全周を取り囲んでいるが、単位画素に含まれる全てのフォトダイオードからフローティングディフュージョンへの信号電荷を単一の転送ゲートで制御できれば、転送ゲートがフローティングディフュージョンの全周を取り囲む必要はない。例えば、転送ゲートの平面形状がＵの字状であってもよい。
【０１０３】
また、これらの実施形態におけるフォトダイオードの配置及び形状は一例であり、本開示におけるフォトダイオードの形態は実施形態のものに限定されない。
【０１０４】
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、第１〜第５の実施形態のいずれかに係る固体撮像素子を備えた撮像システムの一例であるカメラシステムに関する。図１８は、第６の実施形態に係るカメラシステムの構成を示す図である。
【０１０５】
第６の実施形態に係るカメラシステムは、固体撮像素子２０１、駆動回路２０２、信号処理回路２０３及びレンズ２０４を含む。例えば、固体撮像素子２０１に含まれる複数の画素Ｐは、各々の受光色が所定の一色に決められた色配列で配置されている。また、複数の画素Ｐの各々において、当該画素Ｐに含まれるフォトダイオードは、同一色の光を受光して信号電荷を生成し、これらフォトダイオードからフローティングディフュージョンに転送された信号電荷は加算されて電気信号として出力される。
【０１０６】
固体撮像素子２０１として、第１〜第５の実施形態のいずれかに係る固体撮像素子が用いられる。レンズ２０４は、固体撮像素子２０１の画素部１にて入射光を撮像面に結像させる。駆動回路２０２は、固体撮像素子２０１内の回路を駆動するタイミングジェネレータ（駆動タイミング信号の生成）を有し、所定のタイミング信号で固体撮像素子２０１を駆動する。信号処理回路２０３は、固体撮像素子２０１の出力信号に対して所定の信号処理を施す。信号処理回路２０３により処理された画像信号は、アナログ出力であれば、アナログ・デジタル変換回路（analog front end：ＡＦＥ）を通し、またデジタル出力であればデジタル信号処理（digital front end：ＤＦＥ）を通し、メモリ等の記録媒体に記録される。記録媒体に記録された画像情報は、プリンタ等によってハードコピーされたり、信号処理部で画像信号に処理されて液晶ディスプレイ等のモニターに静止画又は動画として映し出されたりする。
【０１０７】
本実施形態に係るカメラシステムによれば、第１〜第５の実施形態のいずれかに係る固体撮像素子が固体撮像素子２０１として用いられるため、ゲインが良好で優れた精度を得ることができる。
【０１０８】
なお、第１〜第５の実施形態のいずれかに係る固体撮像素子は、多機能周辺装置（multifunction peripheral）等の画像読み取り部に用いられてもよい。
【０１０９】
また、いずれの実施形態においても、画素Ｐの色の種類及びその種類の数は限定されない。例えば、固体撮像素子により撮像される画像が白黒画像であってもよい。
【符号の説明】
【０１１０】
１  画素部
２  画素制御部
３  読み出し処理部
４  出力部
１１Ｌ〜１６Ｌ、１１Ｒ〜１６Ｒ  フォトダイオード
２１Ｌ、２１Ｒ  転送トランジスタ
２１ＬＧ、２１ＲＧ  転送ゲート
２２  リセットトランジスタ
２３  増幅トランジスタ
２４  選択トランジスタ
１０３  配線
１１１Ｌ、１１１Ｒ  フローティングディフュージョン
２０１  固体撮像素子
２０２  駆動回路
２０３  信号処理回路
２０４  レンズ
Ｐ  画素
ＰＬ、ＰＲ  単位画素
ＬＴＸ、ＬＲＴ、ＬＳＬ  制御線
ＶＯＵＴ  信号線
【先行技術文献】
【特許文献】
【０１１１】
【特許文献１】特許第５６４４１７７号公報
【図１】
2020005131.tif 000003
【図２】
2020005131.tif 000004
【図３】
2020005131.tif 000005
【図４】
2020005131.tif 000006
【図５】
2020005131.tif 000007
【図６】
2020005131.tif 000008
【図７】
2020005131.tif 000009
【図８】
2020005131.tif 000010
【図９】
2020005131.tif 000011
【図１０】
2020005131.tif 000012
【図１１】
2020005131.tif 000013
【図１２】
2020005131.tif 000014
【図１３】
2020005131.tif 000015
【図１４】
2020005131.tif 000016
【図１５】
2020005131.tif 000017
【図１６】
2020005131.tif 000018
【図１７】
2020005131.tif 000019
【図１８】
2020005131.tif 000020