(57)【要約】【課題】起動時に所定以上の突入電流が発生することを抑制することができ、かつ、小型化することが可能なコンバータを提供する。【解決手段】並列に接続された第１及び第２のコンバータ部１０，２０と、各トランスＴ１，Ｔ２の２次巻線Ｔ１−２，Ｔ２−２側に配置された整流部３０と、出力コンデンサ４０と、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御する制御部５０とを備え、第１及び第２のコンバータ部１０，２０の各２次巻線Ｔ１−２，Ｔ２−２が互いに直列に接続されており、制御部５０は、起動時に、スイッチング素子Ｑ１（Ｑ２）の電圧の位相と、スイッチング素子Ｑ３（Ｑ４）の電圧の位相との間に位相差が生じるようにスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御することを特徴とするコンバータ１。【選択図】図１
2020202645.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線及び２次巻線を有するトランス、前記トランスの１次巻線側に接続され、スイッチング素子でブリッジ回路が構成されている１次側スイッチ部、及び、前記１次巻線と直列に接続されている共振コンデンサをそれぞれ有し、並列に接続された第１及び第２のコンバータ部と、
前記第１及び第２のコンバータ部の各トランスの２次巻線側に配置された整流部と、
出力端子と接続された出力コンデンサと、
前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御する制御部とを備え、
前記第１及び第２のコンバータ部の各２次巻線が互いに直列に接続されており、
前記制御部は、起動時に、前記第１のコンバータ部の前記スイッチング素子の電圧の位相と、前記第２のコンバータ部の前記スイッチング素子の電圧の位相との間に位相差が生じるように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御することを特徴とするコンバータ。
【請求項２】
前記制御部は、時間の経過とともに前記位相差を小さくするように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御することを特徴とする請求項１に記載のコンバータ。
【請求項３】
前記制御部は、起動時からの経過時間に基づいて前記位相差を小さくすることを特徴とする請求項２に記載のコンバータ。
【請求項４】
前記整流部には、前記整流部を流れる電流を検出する電流検出部をさらに有し、
前記制御部は、前記電流検出部の電流検出結果に基づいて前記位相差を小さくすることを特徴とする請求項２に記載のコンバータ。
【請求項５】
起動時の初期段階において、前記位相差は１８０°であることを特徴とする請求項１〜４のいずれかに記載のコンバータ。
【請求項６】
前記１次側スイッチ部においては、前記スイッチング素子でフルブリッジ回路が構成されていることを特徴とする請求項１〜５のいずれかに記載のコンバータ。
【請求項７】
前記１次側スイッチ部においては、前記スイッチング素子でハーフブリッジ回路が構成されていることを特徴とする請求項１〜５のいずれかに記載のコンバータ。
【請求項８】
前記第１及び第２のコンバータ部は、前記１次巻線と直列に接続されているインダクタをさらに有し、
前記第１及び第２のコンバータ部においては、前記インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路を構成することを特徴とする請求項１〜７のいずれかに記載のコンバータ。
【請求項９】
前記第１及び第２のコンバータ部においては、寄生インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路を構成されていることを特徴とする請求項１〜７のいずれかに記載のコンバータ。
【請求項１０】
請求項１〜９のいずれかに記載のコンバータを用いたコンバータの制御方法であって、
起動時の初期段階において、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が１８０°となるように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御し、時間の経過とともに前記位相差を段階的に小さくしていくように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御することを特徴とするコンバータの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンバータ及びコンバータの制御方法に関する。
【背景技術】
【０００２】
近年、高効率のコンバータとして電流共振型のコンバータが普及してきている（従来のコンバータ９００。例えば、特許文献１参照。）。
【０００３】
図１１は、従来のコンバータ９００を示す図である。図１１中、符号９６０は昇降圧コンバータ回路を示す。
従来のコンバータ９００は、図１１に示すように、１次巻線及び２次巻線を有するトランスＴ１、トランスＴ１の１次巻線側に接続され、スイッチング素子Ｑ１，Ｑ２でブリッジ回路が構成されている１次側スイッチ部ＳＷ、及び、１次巻線と直列に接続されている共振コンデンサＣ１及び共振インダクタＬ１を有するコンバータ部９１０と、コンバータ部９１０のトランスＴ１の２次巻線側に配置された整流部９３０と、出力端子と接続された出力コンデンサ９４０と、コンバータ部９１０のスイッチング素子Ｑ１，Ｑ２のオンオフを制御する制御部９５０とを備える電流共振型のコンバータである。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１６−１６３４７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、このような従来の電流共振型のコンバータ９００においては、起動時（電源投入時）において、出力コンデンサ９４０が充電されておらず、見かけ上トランスＴ１の２次側が短絡するため、１次巻線に印加される電圧も０となる。そのため、通常の電流共振動作時のピーク電流の数倍大きい突入電流がほとんどそのままコンバータ部９１０に突入し、コンバータが破壊されるおそれがある。
【０００６】
これを防ごうとすれば、各構成要素に用いるスイッチング素子、コイル（チョークコイル）、コンデンサ等を、ピーク電流耐量の高いスイッチング素子、磁気飽和耐量の高いコイル、ピーク電流耐量の高いコンデンサ等とすることが考えられるが、この場合には、部品が大型化してしまい、ひいては、コンバータが大型化してしまう、という問題がある。
【０００７】
特許文献１に記載のコンバータにおいては、周波数を高くした状態でデューティ比を制御してソフトスタートを実現しているが、周波数を高くするのにも自ずと限界があり、さらにサージが発生しやすくなってしまう、という欠点がある。
【０００８】
そこで、本発明は、上記した問題を解決するためになされたものであり、起動時に所定以上の突入電流が発生することを抑制することができ、かつ、小型化することが可能なコンバータを提供することを目的とする。また、このようなコンバータを制御するコンバータの制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
［１］本発明のコンバータは、１次巻線及び２次巻線を有するトランス、前記トランスの１次巻線側に接続され、スイッチング素子でブリッジ回路が構成されている１次側スイッチ部、及び、前記１次巻線と直列に接続されている共振コンデンサをそれぞれ有し、並列に接続された第１及び第２のコンバータ部と、前記第１及び第２のコンバータ部の各トランスの２次巻線側に配置された整流部と、出力端子と接続された出力コンデンサと、前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御する制御部とを備え、前記第１及び第２のコンバータ部の各２次巻線が互いに直列に接続されており、前記制御部は、起動時に、前記第１のコンバータ部の前記スイッチング素子の電圧の位相と、前記第２のコンバータ部の前記スイッチング素子の電圧の位相との間に位相差が生じるように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御することを特徴とする。
【００１０】
なお、本明細書中、「起動時」とは電源投入をしてからコンバータ内の電流が定常状態となるまでの間の時間のことをいう。実際の起動時の時間は例えば、１０ｍｓ程度である。
【００１１】
［２］本発明のコンバータは、前記制御部は、時間の経過とともに前記位相差を段階的に小さくしていくように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御することが好ましい。
【００１２】
［３］本発明のコンバータは、前記制御部は、起動時からの経過時間に基づいて前記位相差を小さくすることが好ましい。
【００１３】
［４］本発明のコンバータは、前記整流部には、前記整流部を流れる電流を検出する電流検出部をさらに有し、前記制御部は、前記電流検出部の電流検出結果に基づいて前記位相差を小さくすることが好ましい。
【００１４】
［５］本発明のコンバータは、起動時の初期段階において、前記位相差は１８０°であることが好ましい。
【００１５】
［６］本発明のコンバータは、前記１次側スイッチ部においては、前記スイッチング素子でフルブリッジ回路が構成されていることが好ましい。
【００１６】
［７］本発明のコンバータは、前記１次側スイッチ部においては、前記スイッチング素子でハーフブリッジ回路が構成されていることが好ましい。
【００１７】
［８］本発明のコンバータは、前記第１及び第２のコンバータ部は、前記１次巻線と直列に接続されているインダクタをさらに有し、前記第１及び第２のコンバータ部においては、前記インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路を構成することが好ましい。
【００１８】
［９］本発明のコンバータは、前記第１及び第２のコンバータ部においては、寄生インダクタ、前記共振コンデンサ及び前記１次巻線で共振回路を構成されていることが好ましい。
【００１９】
［１０］本発明のコンバータの制御方法は、［１］〜［９］のいずれかに記載のコンバータを用いたコンバータの制御方法であって、起動時の初期段階において、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御し、時間の経過とともに前記位相差を段階的に小さくしていくように前記第１及び第２のコンバータ部の前記スイッチング素子のオンオフを制御することを特徴とする。
【発明の効果】
【００２０】
本発明のコンバータによれば、第１及び第２のコンバータ部の各２次巻線が互いに直列に接続されており、制御部は、起動時に、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間に位相差が生じるように第１及び第２のコンバータ部のスイッチング素子のオンオフ(オンオフタイミング）を制御する(図３及び６参照。)ため、第１及び第２のコンバータ部の各トランスの２次巻線において逆電圧区間を発生させることができ、起動時の出力電圧を抑制することができる（ソフトスタート）。その結果、起動時に所定以上の突入電流が発生することを抑制することができ、コンバータが破壊されることを防ぐことができる。
【００２１】
また、本発明のコンバータによれば、上記した構成を備えるため、第１コンバータ部のスイッチング素子と第２コンバータ部のスイッチング素子のオンオフのタイミングを制御するだけで入力端子から突入する突入電流を低減することができる。従って、各構成要素に用いるスイッチング素子、コイル（チョークコイル）、コンデンサ等を、ピーク電流耐量の高いスイッチング素子、磁気飽和耐量の高いコイル、ピーク電流耐量の高いコンデンサ等としなくてもよく、大型の部品にしなくてもよくなる。従って、コンバータを小型化することができる。
【００２２】
本発明のコンバータの制御方法によれば、起動時の初期段階において、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御し、時間の経過とともに位相差を段階的に小さくしていくように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御するため、第１及び第２のコンバータ部の各トランスの２次巻線において逆電圧区間を発生させることができ、起動時の出力電圧を抑制することができる。従って、起動時に所定以上の突入電流が発生することを抑制することができ、コンバータが破壊されることを防ぐことができる。
【００２３】
また、本発明のコンバータの制御方法によれば、起動時の初期段階において、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御することを含むため、起動時において入力端子から突入する突入電流を低減することができ、突入電流を低減した後にはスムーズに通常の電流共振動作に移行することができる。
【図面の簡単な説明】
【００２４】
【図１】実施形態１に係るコンバータ１の回路図を示す図である。
【図２】実施形態１に係るコンバータ１の起動時において、位相差を徐々に小さくした場合の共振インダクタＬ１を流れる電流を示す模式的な波形図である。
【図３】実施形態１に係るコンバータ１の起動時における位相差が９０°の場合の波形図である。
【図４】実施形態１に係るコンバータ１の起動時の負荷電流及び励磁電流を説明するために示す回路図である。図４（ａ）はスイッチング素子Ｑ１，Ｑ４がオン、Ｑ２，Ｑ３がオフのときの負荷電流及び励磁電流を説明するために示す回路図であり、図４（ｂ）はスイッチング素子Ｑ１，Ｑ３がオン、Ｑ２，Ｑ４がオフのときの負荷電流及び励磁電流を説明するために示す回路図である。
【図５】実施形態１に係るコンバータ１の起動時の負荷電流及び励磁電流を説明するために示す回路図である。図５（ａ）はスイッチング素子Ｑ２，Ｑ３がオン、Ｑ１，Ｑ４がオフのときの負荷電流及び励磁電流を説明するために示す回路図であり、図５（ｂ）はスイッチング素子Ｑ１，Ｑ３がオフ、Ｑ２，Ｑ４がオンのときの負荷電流及び励磁電流を説明するために示す回路図である。
【図６】実施形態１に係るコンバータ１の起動時における位相差が１８０°の場合の波形図である。
【図７】試験例における位相差が０°のときのスイッチング素子Ｑ１〜Ｑ４及び共振インダクタＬ１に流れる電流の波形図である。
【図８】試験例における位相差が９０°のときのスイッチング素子Ｑ１〜Ｑ４及び共振インダクタＬ１に流れる電流の波形図である。
【図９】試験例における位相差が１８０°のときのスイッチング素子Ｑ１〜Ｑ４及び共振インダクタＬ１に流れる電流の波形図である。
【図１０】実施形態２に係るコンバータ２の回路図である。
【図１１】従来のコンバータ９００を示す回路図である。
【発明を実施するための形態】
【００２５】
以下、本発明のコンバータ及びコンバータの制御方法について、図に示す実施形態に基づいて説明する。以下に説明する各実施形態は、特許請求の範囲に係る発明を限定するものではない。また、各実施形態の中で説明されている諸要素及びその組み合わせの全てが本発明の解決手段に必須であるとは限らない。各実施形態においては、基本的な構成、特徴、機能等が同じ構成、要素については、実施形態をまたいで同じ符号を使用するとともに再度の説明を省略することがある。
【００２６】
［実施形態１］
１．実施形態１に係るコンバータ１の構成
図１は、実施形態１に係るコンバータ１の回路図を示す図である。
実施形態１に係るコンバータ１は、図１に示すように、第１のコンバータ部１０と、第２のコンバータ部２０と、整流部３０と、出力コンデンサ４０と、制御部５０と、入力コンデンサ６０とを備える。
【００２７】
第１のコンバータ部１０は、１次巻線Ｔ１−１及び２次巻線Ｔ１−２を有するトランスＴ１、トランスＴ１の１次巻線Ｔ１−１側に接続され、スイッチング素子Ｑ１，Ｑ２でハーフブリッジ回路が構成されている１次側スイッチ部ＳＷ１、及び、１次巻線Ｔ１−１と直列に接続されている共振コンデンサＣ１及び共振インダクタＬ１を有する電流共振型のコンバータ部である。１次巻線Ｔ１−１、共振コンデンサＣ１及び共振インダクタＬ１でＬＬＣ方式の電流共振回路が構成されている。なお、１次巻線Ｔ１−１、共振コンデンサＣ１及び共振インダクタＬ１の順序は任意である。
【００２８】
第２のコンバータ部２０は、１次巻線Ｔ２−１及び２次巻線Ｔ２−２を有するトランスＴ２、トランスＴ２の１次巻線Ｔ２−１側に接続され、スイッチング素子Ｑ３，Ｑ４でハーフブリッジ回路が構成されている１次側スイッチ部ＳＷ２、及び、１次巻線Ｔ２−１と直列に接続されている共振コンデンサＣ２及び共振インダクタＬ２を有する電流共振型のコンバータ部である。１次巻線Ｔ２−１、共振コンデンサＣ２及び共振インダクタＬ２でＬＬＣ方式の電流共振回路が構成されている。なお、１次巻線Ｔ２−１、共振コンデンサＣ２及び共振インダクタＬ２の順序は任意である。
【００２９】
第１のコンバータ部１０及び第２のコンバータ部２０は、並列に接続されており、１次側スイッチ部ＳＷ１、ＳＷ２が入力端子Ｖｉｎと接続されている。入力端子Ｖｉｎ側に入力コンデンサ６０が接続されている。また、それぞれの２次巻線Ｔ１−２，Ｔ２−２が互いに直列に接続されている。
なお、実施形態１において、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４は、ＭＯＳＦＥＴ（Ｍｅｔａｌ―Ｏｘｉｄｅ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ―Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いるが、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）等その他適宜のスイッチング素子を用いてもよい。
【００３０】
整流部３０は、第１及び第２のコンバータ部１０，２０の各トランスＴ１，Ｔ２の２次巻線Ｔ１−２，Ｔ２−２側に配置され、ハイサイド及びローサイドにそれぞれ２つずつ接続されたダイオードＤ１，Ｄ２、Ｄ３，Ｄ４でフルブリッジ回路が構成され、直列に接続された２つの２次巻線Ｔ１−２，Ｔ２−２が、ハイサイドのダイオードＤ１，Ｄ２、及び、ローサイドのダイオードＤ３，Ｄ４とそれぞれ並列に接続されている。ダイオードＤ１のカソード電極と，ダイオードＤ２のカソード電極とが外部出力端子Ｖｏｕｔと接続されており、ダイオードＤ３のアノード電極と，ダイオードＤ４のアノード電極は接地（接地端子と接続）されている。
【００３１】
出力コンデンサ４０は、出力端子Ｖｏｕｔと接続されている。
【００３２】
制御部５０は、スイッチング素子Ｑ１，Ｑ２、及び、スイッチング素子Ｑ３，Ｑ４のオンオフ(オンオフタイミング）を制御する。具体的には、制御部５０は、起動時において、スイッチング素子Ｑ１（Ｑ２）の電圧の位相と、スイッチング素子Ｑ３（Ｑ４）の電圧の位相との間に位相差が生じるようスイッチング素子Ｑ１，Ｑ２、及び、スイッチング素子Ｑ３，Ｑ４のオンオフを制御し、通常の電流共振動作時においては、スイッチング素子Ｑ１（Ｑ２）、及び、スイッチング素子Ｑ３（Ｑ４）が同期するようにスイッチング素子のオンオフ(オンオフタイミング）を制御する。
【００３３】
２．実施形態１に係るコンバータ１の動作
次に、実施形態１に係るコンバータ１の動作について説明する。
図２は、実施形態１に係るコンバータ１の起動時において、位相差を徐々に小さくした場合の共振インダクタＬ１を流れる電流を示す模式的な波形図である。
【００３４】
実施形態１においては、起動時の初期段階において、第１のコンバータ部１０のスイッチング素子Ｑ１，Ｑ２の電圧の位相と、第２のコンバータ部２０のスイッチング素子Ｑ３，Ｑ４の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御し、時間の経過とともに位相差を段階的に小さくしていくように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御する（実施形態１に係るコンバータの制御方法）。制御部５０は、起動時からの経過時間に基づいて当該位相差を小さくする。
【００３５】
実施形態１においても、従来のコンバータ９００の場合と同様に、起動時（電源投入時）に出力コンデンサ４０に充電がされていないことに起因して突入電流が発生する。従来のコンバータ９００においては、周波数を高くして出力電圧を抑えるが、それだけでは十分でない。そこで、実施形態１においては、周波数を高くして出力電圧を抑えるだけでなく、第１のコンバータ部１０のスイッチング素子Ｑ１，Ｑ２の電圧の位相と、第２のコンバータ部２０のスイッチング素子Ｑ３，Ｑ４の電圧の位相との間に位相差を生じさせて２次側の整流部において逆電圧期間が生じさせる。これにより、出力電圧を低く抑えることができ（後述する図７〜図９参照。）、その結果、突入電流を低減することができる（ソフトスタート動作）。
【００３６】
まず、起動時の初期段階において、第１のコンバータ部１０のスイッチング素子Ｑ１，Ｑ２の電圧の位相と、第２のコンバータ部２０のスイッチング素子Ｑ３，Ｑ４の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御する（図６参照。）。そして、所定時間経過すると、出力コンデンサ４０が充電されるとともにインダクタＬ１に流れる電流の振幅も小さくなる（図２参照。）。そこで、時刻ｔ１において、位相差を小さくする。すると、一時的にインダクタＬ１に流れる電流の振幅が大きくなる（ただし、電源投入時当初の当該電圧の振幅よりも小さい）。そして、当該振幅が徐々に小さくなる。そして、時刻ｔ２において、さらに位相差を小さくする。以下、これを繰り返して、徐々に位相差を小さくし、出力コンデンサ４０の充電が完了する際には、位相差を０として、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４を同期させて通常の電流共振動作へ移行する。
【００３７】
次に、位相差がある場合における実施形態１に係るコンバータ１の動作を説明する。説明を簡単にするために、起動時初期段階のスイッチング素子Ｑ１（Ｑ２）と、スイッチング素子Ｑ３（Ｑ４）の位相差１８０°の場合よりも先に、起動時の途中であるスイッチング素子Ｑ１（Ｑ２）と、スイッチング素子Ｑ３（Ｑ４）の位相差が９０°の場合を例にとって説明する（図３〜図５参照。）。
図３は、実施形態１に係るコンバータ１の起動時における位相差が９０°の場合の波形図である。
なお、図３において、Ｑ１，Ｑ２，Ｑ３，Ｑ４はスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のゲート電圧波形を示し、ＶＴ１はトランスＴ１の２次巻線Ｔ１−２の電圧を示し、ＶＴ２はトランスＴ２の２次巻線Ｔ２−２の電圧を示し、ＶＴ１＋ＶＴ２は２次巻線Ｔ１−２の電圧と２次巻線Ｔ２−２の電圧を足し合わせた電圧を示し、Ｖｏｕｔは出力電圧を示す（以下、図６において同じ）。また、符号Ｖ０は位相差０の場合の出力電圧を示す（以下、図６において同じ）。
また、時刻ｔ１、ｔ９はスイッチング素子Ｑ２がオフになるタイミングを示し、時刻ｔ２、ｔ１０はスイッチング素子Ｑ１がオンになるタイミングを示し、時刻ｔ３、ｔ１１はスイッチング素子Ｑ４がオフになるタイミングを示し、時刻ｔ４、ｔ１２はスイッチング素子Ｑ３がオンになるタイミングを示し、時刻ｔ５、ｔ１３はスイッチング素子Ｑ１がオフになるタイミングを示し、時刻ｔ６、ｔ１４はスイッチング素子Ｑ２がオンになるタイミングを示し、時刻ｔ７、ｔ１５はスイッチング素子Ｑ３がオフになるタイミングを示し、時刻ｔ８、ｔ１６はスイッチング素子Ｑ４がオンになるタイミングを示す（以下、図６において同じ）。
図４は、実施形態１に係るコンバータ１の起動時の負荷電流及び励磁電流を説明するために示す回路図である。図４（ａ）はスイッチング素子Ｑ１，Ｑ４がオン、Ｑ２，Ｑ３がオフのときの負荷電流及び励磁電流を説明するために示す回路図であり、図４（ｂ）はスイッチング素子Ｑ１，Ｑ３がオン、Ｑ２，Ｑ４がオフのときの負荷電流及び励磁電流を説明するために示す回路図である。
図５は、実施形態１に係るコンバータ１の起動時の負荷電流及び励磁電流を説明するために示す回路図である。図５（ａ）はスイッチング素子Ｑ２，Ｑ３がオン、Ｑ１，Ｑ４がオフのときの負荷電流及び励磁電流を説明するために示す回路図であり、図５（ｂ）はスイッチング素子Ｑ２，Ｑ４がオン、Ｑ１，Ｑ３がオフのときの負荷電流及び励磁電流を説明するために示す回路図である。
【００３８】
（２−１）時刻ｔ２〜ｔ３
時刻ｔ１において、スイッチング素子Ｑ２がオフになり（図３参照。）、時刻ｔ２において、スイッチング素子Ｑ１がオンすると、図４（ａ）実線に示すように、第１のコンバータ部１０の１次側においては、入力端子Ｖｉｎからスイッチング素子Ｑ１、共振インダクタＬ１、共振コンデンサＣ１、１次巻線Ｔ１−１を経由して入力端子の接地端子に戻る経路で負荷電流が流れる。これに対応して２次側においては、図４（ａ）の実線で示すような負荷電流が流れる。このとき、入力コンデンサ６０からスイッチング素子Ｑ１、共振インダクタＬ１、共振コンデンサＣ１、１次巻線Ｔ１−１を経由して入力コンデンサ６０に戻る励磁電流が生じる（図４（ａ）一点鎖線参照。）。
【００３９】
一方、第２のコンバータ部２０においては、第１のコンバータ部１０とは位相差があるため、スイッチング素子Ｑ３がオフ、スイッチング素子Ｑ４がオンであり、共振コンデンサＣ２、共振インダクタＬ２、スイッチング素子Ｑ４、１次巻線Ｔ２−１を経由して共振コンデンサＣ２に流れる負荷電流が流れる（図４（ａ）実線参照。）。これに伴い、第２のコンバータ部の２次側には、第１のコンバータ部１０における２次巻線Ｔ１−２とは逆向き（図４（ａ）の下側方向。破線矢印参照。）に向かって負荷電流が流れる。このとき、共振コンデンサＣ２から１次巻線Ｔ２−１、スイッチング素子Ｑ４、共振インダクタＬ２を経由して共振コンデンサＣ２に戻る励磁電流が生じる（図４（ａ）一点鎖線参照。）。
【００４０】
従って、２次巻線Ｔ１−２と２次巻線Ｔ２−２とでは負荷電流が流れる向きが逆になるため、逆電圧区間を発生させることとなり、打ち消しあって出力電圧を低くする（位相差０の場合の出力電圧Ｖ０よりも低くする）ことができる（図３のＶｏｕｔ参照。）。
【００４１】
やがて、第２のコンバータ部２０において、ＬＬＣ共振が終了すると励磁電流（図４（ａ）一点鎖線参照。）のみが残り、時刻ｔ３でスイッチング素子Ｑ４をオフにすると、第２のコンバータ部２０においては、入力コンデンサ６０、スイッチング素子Ｑ３、共振インダクタＬ１，共振コンデンサＣ２、１次巻線Ｔ２−１を経由して入力コンデンサ６０に戻る励磁電流が生じる（図４（ｂ）一点鎖線参照。）。
【００４２】
（２−２）時刻ｔ４〜ｔ５
次に、時刻ｔ４において、スイッチング素子Ｑ１、Ｑ２をそのままに、スイッチング素子Ｑ３をオンにすると、図４（ｂ）実線に示すように、第２のコンバータ部２０の１次側においては、入力端子Ｖｉｎからスイッチング素子Ｑ３、共振インダクタＬ２、共振コンデンサＣ２、１次巻線Ｔ２−１を経由して入力端子の接地端子に戻る経路で負荷電流が流れる。これに対応して２次側においては、図４（ｂ）の実線で示すような負荷電流が流れる。
【００４３】
従って、２次側では、２次巻線Ｔ１−２，Ｔ２−２は同じ向き（図４（ｂ）の上側方向）に向かって負荷電流が流れることとなり、ダイオードＤ１に印加される電圧は、第１のコンバータ部１０の２次巻線Ｔ１−２の電圧ＶＴ１と、第２のコンバータ部２０の２次巻線Ｔ２−２の電圧ＶＴ２とを足し合わせた値となる。
【００４４】
やがて、第１のコンバータ部１０において、ＬＬＣ共振が終了すると励磁電流（図４（ｂ）一点鎖線参照。）のみが残る。
そして、時刻ｔ５において、スイッチング素子Ｑ１をオフにすると、第１のコンバータ部１０においては、共振コンデンサＣ１、１次巻線Ｔ１−１、スイッチング素子Ｑ２、共振インダクタＬ１を経由して共振コンデンサＣ２に戻る励磁電流が生じる（図５（ａ）一点鎖線参照。）。
【００４５】
（２−３）時刻ｔ６〜ｔ７
次に、時刻ｔ６において、スイッチング素子Ｑ２をオンすると、第１のコンバータ部１０において、コンデンサＣ１、共振インダクタＬ１、スイッチング素子Ｑ２、１次巻線Ｔ１−１を経由して共振コンデンサＣ１の経路で負荷電流が流れる（図５（ａ）参照。）。これに伴い、第１のコンバータ部１０の２次側において、２次巻線Ｔ１−２には，Ｔ２−２と逆向き（図５（ａ）の上側方向。破線矢印参照。）に向かって負荷電流が流れる。
従って、２次巻線Ｔ１−２と２次巻線Ｔ２−２とでは負荷電流が流れる向きが逆になるため、逆電圧区間を発生させて出力電圧を低くすることができる（図３のＶｏｕｔ参照。）。
【００４６】
やがて、第２のコンバータ部２０において、ＬＬＣ共振が終了すると励磁電流（図５（ａ）一点鎖線参照。）のみが残る。
そして、時刻ｔ７において、スイッチング素子Ｑ３をオフにすると、第２のコンバータ部２０においては、共振コンデンサＣ２、１次巻線Ｔ２−１、スイッチング素子Ｑ４、共振インダクタＬ２を経由して共振コンデンサＣ２に戻る励磁電流が生じる（図５（ｂ）一点鎖線参照。）。
【００４７】
（２−４）時刻ｔ８〜ｔ９
次に、時刻ｔ８において、スイッチング素子Ｑ４をオンにすると、共振コンデンサＣ２、１次巻線Ｔ２−１、スイッチング素子Ｑ４、共振インダクタＬ２を経由して共振コンデンサＣ２に流れる負荷電流が流れる（図５（ｂ）実線参照。）。これに伴い、第２のコンバータ部２０の２次側では、第１のコンバータ部１０における２次巻線Ｔ１−２と同じ向き（図５（ｂ）の下側方向。破線矢印参照。）に向かって負荷電流が流れる。
【００４８】
従って、２次側では、２次巻線Ｔ１−２，Ｔ２−２は同じ向き（図２（ｂ）の下側方向）に向かって負荷電流が流れることとなり、ダイオードＤ２に印加される電圧は、第１のコンバータ部１０の２次巻線Ｔ１−２の電圧ＶＴ１と、第２のコンバータ部２０の２次巻線Ｔ２−２の電圧ＶＴ２とを足し合わせた値となる。
【００４９】
以後、これを繰り返す。
【００５０】
図６は、実施形態１における低電圧出力モード（位相シフトモード）において位相差が１８０°（逆位相）の場合の波形図である。
例えば、当該位相差が１８０°（逆位相）の場合には、逆電圧区間が発生する期間が長く続くため、出力電圧をかなり低くすることができる。なお、トランスＴ１、Ｔ２の巻線比を変える等で調整することもできる（図６参照。）。
【００５１】
３．実施形態１に係るコンバータ１の効果
実施形態１に係るコンバータ１によれば、第１及び第２のコンバータ部１０の各２次巻線Ｔ１−２，Ｔ２−２が互いに直列に接続されており、制御部５０は、起動時に、第１のコンバータ部１０のスイッチング素子Ｑ１，Ｑ２の電圧の位相と、第２のコンバータ部２０のスイッチング素子Ｑ３，Ｑ４の電圧の位相との間に位相差が生じるように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御する(図３及び図６参照。)ため、第１及び第２のコンバータ部１０，２０の各トランスＴ１，Ｔ２の２次巻線Ｔ１−２，Ｔ２−２において逆電圧区間を発生させることができ、出力電圧を抑制することができる。その結果、起動時に所定以上の突入電流が発生することを抑制することができ、コンバータが破壊されることを防ぐことができる。
【００５２】
また、実施形態１に係るコンバータ１によれば、上記した構成を備えるため、第１のコンバータ部１０のスイッチング素子Ｑ１，Ｑ２と第２のコンバータ部２０のスイッチング素子Ｑ３，Ｑ４のオンオフのタイミングを制御するだけで入力端子から突入する突入電流を低減することができる。従って、各構成要素に用いる半導体素子のピーク電流耐量、コイルの磁器飽和耐量、コンデンサのピーク電流耐量等が比較的小さくてもよく、大型の部品を用いなくてもよくなる。従って、コンバータを小型化することができる。
【００５３】
なお、比較的大電流を用いるコンバータにおいては、一般に、２石のスイッチング素子を並列に用いるなど複数の素子を並列に配置して用いることが多い。このような場合においては、２石のスイッチング素子を第１のコンバータ部と第２のコンバータ部に振り分けるようにすることで、接地面積が従来のコンバータ部とほぼ変わらないコンバータとすることができる。
【００５４】
また、実施形態１に係るコンバータ１によれば、制御部５０は、時間の経過とともに位相差を小さくするように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御するため、起動時において入力端子から突入する突入電流を低減することができ、突入電流を低減した後にはスムーズに通常の電流共振動作に移行することができる。
【００５５】
また、実施形態１に係るコンバータ１によれば、制御部５０は、起動時からの経過時間に基づいて位相差を小さくするため、起動時において入力端子から突入する突入電流を効率よく低減することができるとともに、突入電流を低減した後にはよりスムーズに通常の電流共振動作に移行することができる。
【００５６】
また、実施形態１に係るコンバータ１によれば、起動時の初期段階において、位相差は１８０°であるため、２次側に流れる電流を最大限小さくすることができる。従って、起動時において入力端子から突入する突入電流を最大限小さくすることができ、その結果、コンバータが破壊されることを確実に防ぐことができる。
【００５７】
また、実施形態１に係るコンバータ１によれば、１次側スイッチ部ＳＷ１，ＳＷ２においては、スイッチング素子Ｑ１，Ｑ２及びＱ３，Ｑ４でそれぞれハーフブリッジ回路が構成されているため、スイッチング素子Ｑ１〜Ｑ４について高耐圧のスイッチング素子を使用しなくても済み、かつ、効率が良いコンバータとなる。
【００５８】
また、実施形態１に係るコンバータ１によれば、第１及び第２のコンバータ部１０，２０は、１次巻線Ｔ１−１，Ｔ２−１と直列に接続されている共振インダクタＬ１，Ｌ２を有し、第１及び第２のコンバータ部１０，２０においては、共振インダクタＬ１（Ｌ２）、共振コンデンサＣ１（Ｃ２）及び１次巻線Ｔ１−１（Ｔ２−１）で共振回路を構成するため、比較的簡便な構成でソフトスイッチングを実現することができる。
【００５９】
実施形態１に係るコンバータの制御方法によれば、起動時の初期段階において、第１のコンバータ部１０のスイッチング素子Ｑ１（Ｑ２）の電圧の位相と、第２のコンバータ部２０のスイッチング素子Ｑ３（Ｑ４）の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御し、時間の経過とともに位相差を段階的に小さくしていくように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御するため、第１及び第２のコンバータ部１０，２０の各トランスＴ１，Ｔ２の２次巻線Ｔ１−２，Ｔ２−２間において逆電圧区間を発生させることができ、出力電圧を抑制することができる。従って、起動時に所定以上の突入電流が発生することを抑制することができ、コンバータが破壊されることを防ぐことができる。
【００６０】
また、実施形態１に係るコンバータの制御方法によれば、起動時の初期段階において、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が１８０°となるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御するため、起動時において入力端子から突入する突入電流を低減することができ、突入電流を低減した後にはスムーズに通常の電流共振動作に移行することができる。
【００６１】
［試験例］
試験例は、「起動時に、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間に位相差が生じるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御することによって入力端子から突入する突入電流を低減することができる」ことを確かめるための試験例である。
図７は、試験例における位相差が０°のときのスイッチング素子Ｑ１〜Ｑ４及び共振インダクタＬ１に流れる電流の波形図である。図７(ａ）はスイッチング素子Ｑ１〜Ｑ４の模式的な波形図を示し、図７(ｂ）は共振インダクタＬ１に流れる電流の波形図を示す(図８及び図９において同じ。）。
図８は、試験例における位相差が９０°のときのスイッチング素子Ｑ１〜Ｑ４及び共振インダクタＬ１に流れる電流の波形図である。
図９は、試験例における位相差が１８０°のときのスイッチング素子Ｑ１〜Ｑ４及び共振インダクタＬ１に流れる電流の波形図である。
【００６２】
（１）試験方法
実施形態１に係るコンバータ１と同様の構成のコンバータを準備し、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が０°、９０°又は１８０°となるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御し、起動時におけるコンバータの第１のコンバータ部の共振インダクタＬ１に流れる電流を検出して当該電流の時間変化をグラフ上にプロットした。
【００６３】
（２）試験結果
図７に示すように、位相差が０°のときは、共振インダクタＬ１に流れる電流の振幅が非常に大きい（例えば、２５Ａ）ことがわかった。
また、図８に示すように、位相差が９０°のときは、位相差が０°の場合と比較して共振インダクタＬ１に流れる電流の振幅が小さくなっている（例えば、２２Ａ）ことがわかった。
また、図９に示すように、位相差が１８０°のときは、位相差が０°の場合及び位相差が９０°のいずれの場合と比較しても共振インダクタＬ１に流れる電流の振幅が小さくなっている（例えば、１６Ａ）ことがわかった。
【００６４】
第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が大きい（１８０°に近い）ほど共振インダクタＬ１に流れる電流の振幅が小さくなることがわかった。従って、当該位相差が大きい（１８０°に近い）ほど入力端子から突入する突入電流を低減することができることがわかった。このことから、実施形態１に係るコンバータ１において、第１のコンバータ部のスイッチング素子の電圧の位相と、第２のコンバータ部のスイッチング素子の電圧の位相との間の位相差が生じるように第１及び第２のコンバータ部のスイッチング素子のオンオフを制御することによって入力端子から突入する突入電流を低減することができることがわかった。
【００６５】
［実施形態２］
図１０は、実施形態２に係るコンバータ２の回路図である。
実施形態２に係るコンバータ２においては、基本的には実施形態１に係るコンバータ１と同様の構成を有するが、制御部によって位相差を小さくする方法が実施形態１に係るコンバータ１の場合とは異なる。実施形態２に係るコンバータ２は、整流部３０ａには、整流部３０ａを流れる電流を検出する電流検出部３２を有し、制御部５０ａは、起動時からの経過時間に基づいて位相差を小さくする代わりに、電流検出部３２の電流検出結果に基づいて位相差を小さくする。
【００６６】
このように、実施形態２に係るコンバータ２は、制御部によって位相差を小さくする方法が実施形態１に係るコンバータ１の場合とは異なるが、実施形態１に係るコンバータ１の場合と同様に、第１及び第２のコンバータ部１０，２０の各２次巻線Ｔ１−２，Ｔ２−２が互いに直列に接続されており、制御部５０ａは、起動時に、第１のコンバータ部１０のスイッチング素子Ｑ１，Ｑ２の電圧の位相と、第２のコンバータ部２０のスイッチング素子Ｑ３，Ｑ４の電圧の位相との間に位相差が生じるように第１及び第２のコンバータ部１０，２０のスイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のオンオフを制御する(図３参照。)ため、第１及び第２のコンバータ部１０，２０の各トランスＴ１，Ｔ２の２次巻線Ｔ１−２，Ｔ２−２において逆電圧区間を発生させることができ、出力電圧を抑制することができる。従って、起動時に所定以上の突入電流が発生することを抑制することができ、コンバータが破壊されることを防ぐことができる。
【００６７】
また、実施形態２に係るコンバータによれば、整流部３０ａには、整流部３０ａを流れる電流を検出する電流検出部３２を有し、制御部５０ａは、電流検出部３２の電流検出結果に基づいて位相差を小さくするため、より高い精度で出力電圧を抑制することができる。従って、入力端子から突入する突入電流を低減することができる。
【００６８】
なお、実施形態２に係るコンバータ２は、制御部によって位相差を小さくする方法以外の点においては実施形態１に係るコンバータ１と同様の構成を有するため、実施形態１に係るコンバータ１が有する効果のうち該当する効果を有する。
【００６９】
以上、本発明を上記の実施形態に基づいて説明したが、本発明は上記の実施形態に限定されるものではない。その趣旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば、次のような変形も可能である。
【００７０】
（１）上記各実施形態において記載した構成要素の数、位置等は例示であり、本発明の効果を損なわない範囲において変更することが可能である。
【００７１】
（２）上記各実施形態において、１次側スイッチ部において、スイッチング素子でハーフブリッジ回路を構成したが、本発明はこれに限定されるものではない。１次側スイッチ部において、スイッチング素子でフルブリッジ回路を構成してもよい。
【００７２】
（３）上記各実施形態において、第１及び第２のコンバータ部は、１次巻線と直列に接続されているインダクタを有し、インダクタ、共振コンデンサ及び１次巻線で共振回路を構成したが、本発明はこれに限定されるものではない。第１及び第２のコンバータ部においては、寄生インダクタ、共振コンデンサ及び１次巻線で共振回路を構成してもよい。
【符号の説明】
【００７３】
１，９００…コンバータ、１０，９１０…第１のコンバータ部、２０…第２のコンバータ部、３０，９３０…整流部、３２…電流検出器、４０，９４０…出力コンデンサ、５０，９５０…制御部、Ｑ１，Ｑ２，Ｑ３，Ｑ４…スイッチング素子、ＳＷ１，ＳＷ２…１次側スイッチ部、Ｃ１，Ｃ２，６０，Ｃ４…コンデンサ、Ｌ１，Ｌ２…インダクタ、Ｔ１，Ｔ２…トランス、Ｔ１−１，Ｔ２−１…１次巻線、Ｔ１−２，Ｔ２−２…２次巻線、Ｄ１，Ｄ２，Ｄ３，Ｄ４…ダイオード
【図１】
2020202645.tif 000003
【図２】
2020202645.tif 000004
【図３】
2020202645.tif 000005
【図４】
2020202645.tif 000006
【図５】
2020202645.tif 000007
【図６】
2020202645.tif 000008
【図７】
2020202645.tif 000009
【図８】
2020202645.tif 000010
【図９】
2020202645.tif 000011
【図１０】
2020202645.tif 000012
【図１１】
2020202645.tif 000013