(57)【要約】【課題】狭ピッチ、微細配線に対応可能であり、製造コストの安いフリップチップパッケージおよびフリップチップパッケージ基板を提供する。【解決手段】２つ以上の半導体チップを搭載するフリップチップパッケージにおいて、第一の配線基板３の半導体チップ６、７を搭載する側の面に、第一の配線基板よりも面積の小さい第二の配線基板５が備えられており、半導体チップのうち少なくとも２つは、第一の配線基板と第二の配線基板の両方に跨って電気的に接続されているとともに、第二の配線基板に形成された配線１０によって相互に電気的に接続されており、第二の配線基板に形成された少なくとも一部の、配線の線幅とピッチおよびビアの径は、第一の配線基板に形成された配線の線幅とピッチおよびビアの径より小さいことを特徴とするフリップチップパッケージ４０。【選択図】図１
2020202241.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上の半導体チップを搭載するフリップチップパッケージにおいて、
第一の配線基板の半導体チップを搭載する側の面に、第一の配線基板よりも面積の小さい第二の配線基板が備えられており、
半導体チップのうち少なくとも２つは、第一の配線基板と第二の配線基板の両方に跨って電気的に接続されているとともに、第二の配線基板に形成された配線によって相互に電気的に接続されており、
第二の配線基板に形成された少なくとも一部の、配線の線幅とピッチは、第一の配線基板に形成された配線の線幅とピッチより小さいことを特徴とするフリップチップパッケージ。
【請求項２】
前記第一の配線基板と第二の配線基板の両方に跨って電気的に接続される半導体チップは、前記第一の配線基板との対向距離と、前記第二の配線基板との対向距離と、が１０μｍ以上１００μｍ以下異なることを特徴とする請求項１に記載のフリップチップパッケージ。
【請求項３】
２つ以上の半導体チップを搭載するフリップチップパッケージに使用するフリップチップパッケージ基板であって、
多層配線積層体からなる、第一の配線基板と第二の配線基板を備えており、
第一の配線基板は、一方の面に、プリント配線基板との接続を行うパッドを備え、もう一方の面に、半導体チップとの接続を行うパッドを備えており、
第二の配線基板は、少なくとも２つの半導体チップとの接続を行うパッドを備えた面を上面にして第一の配線基板上に備えられており、
第二の配線基板により半導体チップ間が接続されていることを特徴とするフリップチップパッケージ基板。
【請求項４】
請求項１または２に記載のフリップチップパッケージの製造方法であって、
前記第二の配線基板を製造する工程と、
前記第一の配線基板と前記第二の配線基板とを接続することでフリップチップパッケージ基板を製造する工程と、
フリップチップパッケージ基板に接続用突起を形成する工程と、
接続用突起を形成したフリップチップパッケージ基板に半導体チップを実装する工程と、を備えており、
前記第二の配線基板を製造する工程は、
支持基板上に剥離層を形成した後、ビルドアップ工法により、最上部にパッドが配置される様に多層配線積層体を形成する工程と、
支持基板から多層配線積層体を剥離し、前記第一の配線基板の所定の位置に配置し固定する工程と、
前記半導体チップに、半導体チップと第一配線基板および第二配線基板とを電気的に接続する接続突起を形成する工程と、を備えていることを特徴とするフリップチップパッケージの製造方法。
【請求項５】
請求項１または２に記載のフリップチップパッケージの製造方法であって、
前記第二の配線基板を製造する工程と、
前記第一の配線基板と前記第二の配線基板とを接続することでフリップチップパッケージ基板を製造する工程と、
フリップチップパッケージ基板に接続用突起を形成する工程と、
接続用突起を形成したフリップチップパッケージ基板に半導体チップを実装する工程と、を備えており、
前記第二の配線基板を製造する工程は、
支持基板上に剥離層を形成した後、ビルドアップ工法により、最下部にパッドが配置される様に多層配線積層体を形成する工程と、
支持基板上に形成された多層配線積層体を前記第一の配線基板の所定の位置に配置し固定した後、支持基板を剥離する工程と、
前記半導体チップに、半導体チップと第一配線基板および第二配線基板とを電気的に接続する接続突起を形成する工程と、を備えていることを特徴とするフリップチップパッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法に関する。
【背景技術】
【０００２】
半導体製造プロセスの技術向上により、半導体チップは高機能化・高集積化が進み、ピン数も増加の一途を辿っている。これに対応するためフリップチッププロセスを利用した半導体パッケージ、すなわちフリップチップパッケージが開発されている。フリップチップパッケージの例を図５に示す。フリップチップパッケージは半導体チップ１の素子形成面全面に外部との電気的接続のための電極２を配置することができる。そのため、多ピン化に適しており、現在多くの半導体製品に採用されている。２３は半導体チップを搭載するためのフリップチップパッケージ基板、２４はフリップチップパッケージ基板２３をマザーボード等に実装するための電極を示す。
【０００３】
従来、フリップチップパッケージ基板には、絶縁樹脂と配線材料を交互に積層することで形成されるビルドアップ基板が多く用いられてきた。この樹脂製ビルドアップ基板は安価であり、微細な配線形成が可能であることなどから普及し、現在フリップチップパッケージ基板の主流となっている。
【０００４】
近年、半導体チップの微細化がさらに進み、樹脂製のフリップチップパッケージ基板に対していくつかの問題が顕在化してきた。そのひとつが半導体チップの電極数の増加に伴う電極の狭ピッチ化である。従来、フリップチップパッケージに搭載される半導体チップの最小電極ピッチは１３０μｍから２００μｍ程度であった。しかし最近ではさらに電極ピッチの狭い半導体製品が出てきている。例えばＪＥＤＥＣで規格化されたＨＢＭ（Ｈｉｇｈ  Ｂａｎｄｗｉｄｔｈ  Ｍｅｍｏｒｙ）などは最小ピッチが５５μｍとなっている。電極が狭ピッチ化されることで、パッケージ基板側の電極に接続される信号配線も微細化が要求される。しかし樹脂製の基板は元々吸湿や熱処理による伸縮が大きいため、微細配線の形成が難しいという問題がある。
【０００５】
このような樹脂基板の問題を回避するための先行技術として、特許文献１に、フリップチップパッケージ基板に２つ以上の半導体チップを搭載する場合において、フリップチップパッケージ基板に、半導体チップ間を電気的に接続可能とする小さな多層配線基板であるインターコネクトブリッジを埋め込み、そのブリッジを介して半導体チップ間の信号や電源の接続を行う技術が開示されている。ブリッジはフリップチップパッケージ基板とは別に製造することができるため、狭ピッチや微細配線に適した材料や工法を適用することができる。
【０００６】
しかし特許文献１の方法では、フリップチップパッケージ基板のブリッジを埋め込む部分に凹部を、フリップチップパッケージ基板の上面とブリッジの上面を面一に形成して、その面に形成した配線による結線を可能にしておく必要があり、工程が複雑になることで高コストになる、という問題があった。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５８７６０９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記の問題を解決するため、高コストとなる複雑な工程を使用せずに、２つ以上の半導体チップを搭載可能とする狭ピッチな微細配線に対応可能なフリップチップパッケージおよびフリップチップパッケージ基板を提供する事を課題とする。
【課題を解決するための手段】
【０００９】
上記課題を解決する手段として、本発明の請求項１に記載の発明は、２つ以上の半導体チップを搭載するフリップチップパッケージにおいて、
第一の配線基板の半導体チップを搭載する側の面に、第一の配線基板よりも面積の小さい第二の配線基板が備えられており、
半導体チップのうち少なくとも２つは、第一の配線基板と第二の配線基板の両方に跨って電気的に接続されているとともに、第二の配線基板に形成された配線によって相互に電気的に接続されており、
第二の配線基板に形成された少なくとも一部の、配線の線幅とピッチは、第一の配線基板に形成された配線の線幅とピッチより小さいことを特徴とするフリップチップパッケージである。
【００１０】
また、請求項２に記載の発明は、前記第一の配線基板と第二の配線基板の両方に跨って電気的に接続される半導体チップは、前記第一の配線基板との対向距離と、前記第二の配線基板との対向距離と、が１０μｍ以上１００μｍ以下異なることを特徴とする請求項１に記載のフリップチップパッケージである。
【００１１】
また、請求項３に記載の発明は、２つ以上の半導体チップを搭載するフリップチップパッケージに使用するフリップチップパッケージ基板であって、
多層配線積層体からなる、第一の配線基板と第二の配線基板を備えており、
第一の配線基板は、一方の面に、プリント配線基板との接続を行うパッドを備え、もう一方の面に、半導体チップとの接続を行うパッドを備えており、
第二の配線基板は、少なくとも２つの半導体チップとの接続を行うパッドを備えた面を上面にして第一の配線基板上に備えられており、
第二の配線基板により半導体チップ間が接続されていることを特徴とするフリップチップパッケージ基板である。
【００１２】
また、請求項４に記載の発明は、請求項１または２に記載のフリップチップパッケージの製造方法であって、
前記第二の配線基板を製造する工程と、
前記第一の配線基板と前記第二の配線基板とを接続することでフリップチップパッケージ基板を製造する工程と、
フリップチップパッケージ基板に接続用突起を形成する工程と、
接続用突起を形成したフリップチップパッケージ基板に半導体チップを実装する工程と、を備えており、
前記第二の配線基板を製造する工程は、
支持基板上に剥離層を形成した後、ビルドアップ工法により、最上部にパッドが配置される様に多層配線積層体を形成する工程と、
支持基板から多層配線積層体を剥離し、前記第一の配線基板の所定の位置に配置し固定する工程と、
前記半導体チップに、半導体チップと第一配線基板および第二配線基板とを電気的に接続する接続突起を形成する工程と、を備えていることを特徴とするフリップチップパッケージの製造方法である。
【００１３】
また、請求項５に記載の発明は、請求項１または２に記載のフリップチップパッケージの製造方法であって、
前記第二の配線基板を製造する工程と、
前記第一の配線基板と前記第二の配線基板とを接続することでフリップチップパッケージ基板を製造する工程と、
フリップチップパッケージ基板に接続用突起を形成する工程と、
接続用突起を形成したフリップチップパッケージ基板に半導体チップを実装する工程と、を備えており、
前記第二の配線基板を製造する工程は、
支持基板上に剥離層を形成した後、ビルドアップ工法により、最下部にパッドが配置される様に多層配線積層体を形成する工程と、
支持基板上に形成された多層配線積層体を前記第一の配線基板の所定の位置に配置し固定した後、支持基板を剥離する工程と、
前記半導体チップに、半導体チップと第一配線基板および第二配線基板とを電気的に接続する接続突起を形成する工程と、を備えていることを特徴とするフリップチップパッケージの製造方法である。
【発明の効果】
【００１４】
本発明のフリップチップパッケージによれば、第一の配線基板よりも面積の小さい第二の配線基板が第一の配線基板上に備えられており、２つ以上の半導体チップのうち、少なくとも２つの半導体チップが、第一の配線基板と第二の配線基板に跨って接続されており、それらの半導体チップが第二の配線基板を介して接続されている。この第二の配線基板は、良好な平面性を備えた支持基板上にビルドアップ工法により形成された多層積層体である為、狭ピッチな微細配線に対応可能である。その為、半導体チップの電極数の増加に伴う電極の狭ピッチ化に対応可能である。その際、第二の配線基板を第一の配線基板に埋め込む必要がないため、工程が複雑になること無く、安価な半導体パッケージを製造する事ができる。
【００１５】
また、本発明のフリップチップパッケージ基板によれば、フリップチップパッケージ基板の半導体チップとの接続電極であるパッドに、接続用突起を形成し、そこに半導体チップを接合することにより、本発明のフリップチップパッケージを製造することができる。
【００１６】
また、本発明のフリップチップパッケージの製造方法によれば、本発明のフリップチップパッケージを製造可能とすることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明のフリップチップパッケージを例示する断面説明図。
【図２】本発明のフリップチップパッケージの製造方法の一例を示す断面説明図。
【図３】本発明のフリップチップパッケージの製造方法の一例を示す断面説明図。
【図４】本発明の実施例。
【図５】従来のフリップチップパッケージを例示する断面図。
【発明を実施するための形態】
【００１８】
＜フリップチップパッケージ＞
本発明のフリップチップパッケージの実施形態の一例を、図１を用いて説明する。
【００１９】
図１は、本発明のフリップチップパッケージ４０の一実施形態を示す断面図である。第一の配線基板３の半導体チップを搭載する側の面１５に、第一の配線基板３よりも面積の小さい第二の配線基板５が備えられている。
【００２０】
第一の半導体チップ６は、接続用突起８によって第二の配線基板５のパッド１７に電気的に接続され、別の接続用突起９によって第一の配線基板３のパッド１１に電気的に接続されている。
【００２１】
第二の半導体チップ７は、第一の半導体チップ６と同様に、接続用の突起８によって第二の配線基板５に電気的に接続され、別の接続用突起９によって第一の配線基板３に電気的に接続されている。
【００２２】
第一の半導体チップ６と第二の半導体チップ７は、第二の配線基板５に形成されたパッド１７とビア１６と配線１０によって相互に電気的に接続されている。また、同時に第一の配線基板３に形成されたパッド１１とビア１２と配線１３とビア１４を介して、第一の配線基板３の半導体チップが接続、または搭載された面とは反対側の面のパッド４に電気的に接続されている。図１では、第一の配線基板３はパッド２層と配線１層、また第二の配線基板５はパッド１層と配線１層の例を示しているが、配線の層数は必要に応じ増減が可能である。
【００２３】
半導体チップ６及び７は、例えば、片方がＧＰＵ（Ｇｒａｐｈｉｃ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）、もう片方がＨＢＭであっても良い。この場合、接続用突起８の配列ピッチは、従来の樹脂製フリップチップパッケージ基板のパッドピッチよりも非常に狭くなり、樹脂製フリップチップパッケージ基板の製造技術では製造が難しい。しかしながら本発明の第二の配線基板５は、平面性が良好なガラス基板などの支持基板上に形成する小さい多層配線基板（または、多層配線積層体）であることで、狭ピッチ微細構造に適した工程で製造できるため、問題なく半導体チップ６及び７を実装することができる。一方、接続用突起８、９は従来の樹脂製フリップチップパッケージのパッドピッチに合わせて設計されるため、問題なく実装可能である。
【００２４】
この構造では、半導体チップ６及び７から第一の配線基板３までの対向距離１８と、同じく半導体チップ６及び７から第二の配線基板５までの対向距離１９とは、第二の配線基板５の厚さの分だけ異なる。具体的には、接続突起９を接続突起８より第二の配線基板５の厚さ分だけ上乗せした厚さとして、半導体チップ６、７が第一の配線基板の表面に略平行となる様にすることで、半導体チップ６、７を実装可能としている。
【００２５】
＜フリップチップパッケージ基板＞
本発明のフリップチップパッケージ基板は、図１に例示した様な、２つ以上の半導体チップを搭載するフリップチップパッケージ４０に使用するフリップチップパッケージ基板３０（図２（ｄ）および図３（ｄ）参照）である。
【００２６】
本発明のフリップチップパッケージ基板３０は、多層配線積層体からなる、第一の配線基板３と第二の配線基板５を備えている。
【００２７】
第一の配線基板３は、一方の面に、狭ピッチな微細配線では無いマザーボードの様なプリント配線基板との接続を行うパッド４を備え、もう一方の面に、狭ピッチなパッドを備えた半導体チップ６、７との接続を行うパッド１１を備えている。
【００２８】
第二の配線基板５は、少なくとも２つの半導体チップ６、７との接続を行うパッド１７を備えた面を上面にして第一の配線基板３上に備えられている。
【００２９】
第二の配線基板５により、少なくとも２つ半導体チップ６、７間が接続可能となることが特徴である。
【００３０】
＜フリップチップパッケージの製造方法＞
（第一の実施形態）
次に、本発明のフリップチップパッケージの製造方法の第一の実施形態を、図２を用いて説明する。
図２（ａ）は、支持基板２０の片面に第二の配線基板５を多面付けで形成した断面図である。第二の配線基板５は、絶縁層と金属配線層（配線層とも記す。）を交互に積層し、パッド１７と配線層をビアで接続することで得られる。図２（ａ）はパッド１層、配線１層の場合を示しており、絶縁層を２１、配線層を１０、パッドを１７、ビアを１６で示している。配線の層数は必要に応じて増やしても良い。絶縁層の材料はシリコン酸化膜、エポキシ樹脂等が使用でき、配線１０は、銅、アルミ、コバルト等が使用できる。
【００３１】
第二の配線基板５となる多層配線積層体の厚さは、およそ１０μｍ以上１００μｍ以下となり非常に薄いため、何らかの支持基板上に作製することが望ましい。支持基板２０としては、ガラス、シリコン等が使用できる。これらの支持基板材料は、平坦性が良好である事に加え、熱や吸湿による寸法変化が少ないため、狭ピッチ及び微細配線を形成するにあたって有利となる。支持基板２０の平坦性は、例えば、２５ｍｍ角の範囲で最大ふれ式平面度が０．５μｍ〜２．０μｍ以下であれば良い。この様な平面度を備えたガラス基板は、フロートガラスを研磨する事によって得られ、困難なく入手することができる。
【００３２】
作製手順は、まず、支持基板２０上に剥離層２２を形成し、その上に絶縁層、配線層、さらに絶縁層、ビア、パッドの順に形成し、第二の配線基板５となる積層体を形成する。
【００３３】
積層体の形成方法は、ダマシン工法、セミアディティブ工法など、必要とされる配線ルールに応じて既存の工法を適宜選択可能である。また剥離層２２は、紫外線照射、レーザー照射、加熱等によって接着性が無くなる既存の材料が使用できる。支持基板２０にガラスを用いれば、紫外線照射やレーザー照射も問題なく実施可能である。
【００３４】
次に、図２（ｂ）に示すように、多面付けされた第二の配線基板５を個片ごとに切り離す。切り離しにはダイサー等の装置が使用できる。
【００３５】
次に、図２（ｃ）に示すように、支持基板２０から第二の配線基板５を剥離する。剥離は、剥離層２２と絶縁層２１の境界面で行われる。
【００３６】
次に、図２（ｄ）に示すように、個片化された第二の配線基板５を第一の配線基板３に載置し、固定（接着）する。この様にして、本発明のフリップチップパッケージ基板３０を作製することができる。
載置する作業は、第二の配線基板５を吸着または把持可能な手段をロボットアームの先端に備えた専用装置を使用して、位置決めした後、第一の配線基板上の所定の位置に載置すれば良い。位置決め治具を使用して、マニュアルで第一の配線基板３上の所定の位置に載置することも可能である。固定にあたっては、熱硬化性接着剤などを用いて接着する。
【００３７】
次に、図２（ｅ）に示すように、半導体チップ６及び７を第一の配線基板３及び第二の配線基板５に接続する。この様にして、本発明のフリップチップパッケージ４０を作製することができる。
接続は接続用突起８、９によって行われる。このとき、半導体チップ６、７から第一の配線基板３までの対向距離（半導体チップ６、７と第一の配線基板３との向き合った面間の距離）１８と、同じく半導体チップ６及び７から第二の配線基板５までの対向距離（半導体チップ６、７と第二の配線基板５との向き合った面間の距離）１９は、第二の配線基板５の厚さの分だけ異なる。そのため接続用突起８と、接続用突起９は、第二の配線基板５の厚さ（およそ１０μｍ以上１００μｍ以下）の分だけ異なる高さとする。接続用突起
８、９の形成方法については後述する。
【００３８】
（第二の実施形態）
次に、第二の実施形態を、図３を用いて説明する。
図３（ａ）は、支持基板２０の片面に第二の配線基板５´を多面付けで形成した断面図である。第一の実施形態と同様に、第二の配線基板５は絶縁層２１と金属配線層１０を交互に積層し、パッド１７と配線層１０をビア１６で接続することで得られる。図３（ａ）では、パッド１層、配線１層の場合を示している。配線の層数は必要に応じて増やしても良い。絶縁層２１の材料はシリコン酸化膜、エポキシ樹脂等が使用でき、配線は銅、アルミ、コバルト等が使用できる。
【００３９】
第二の配線基板５となる多層配線積層体は、およそ１０μｍ以上１００μｍ以下となり非常に薄いため、何らかの支持基板上に作製することが望ましい。支持基板２０としては、ガラス、シリコン等が使用できる。これらの支持基板材料は、平坦性が良好である事に加え、熱や吸湿による寸法変化が少ないため、狭ピッチ及び微細配線を形成するにあたって有利となる。支持基板２０の平坦性は、例えば、２５ｍｍ角の範囲で最大ふれ式平面度が０．５μｍ〜２．０μｍ以下であれば良い。この様な平面度を備えたガラス基板は、フロートガラスを研磨する事によって得られ、困難なく入手することができる。
【００４０】
作製手順は、支持基板２０上に剥離層２２を形成し、その上にパッド、絶縁層、ビア、配線層、さらに絶縁層の順で第二の配線基板５となる多層配線積層体を形成する。
【００４１】
多層配線積層体の形成方法は、ダマシン工法、セミアディティブ工法など、必要とされる配線ルールに応じて既存の工法を適宜選択可能である。また剥離層２２は、紫外線照射、レーザー照射、加熱等によって接着性が無くなる既存の材料が使用できる。支持基板２０にガラス基板を用いれば、紫外線照射やレーザー照射も問題なく実施可能である。
【００４２】
次に、図３（ｂ）に示すように、多面付けされた第二の配線基板５´を個片に切り離す。切り離しにはダイサー等の装置が使用できる。
【００４３】
次に、図３（ｃ）に示すように、個片化された第二の配線基板５´を第一の配線基板３に載置し、固定する。載置する作業は、第一の実施形態と同様に実施することができる。固定にあたっては、熱硬化性接着剤などが使用できる。
【００４４】
次に、図３（ｄ）に示すように、支持基板２０を第二の配線基板５´から剥離する。剥離は絶縁層２１の境界面で行われる。
【００４５】
次に、図３（ｅ）に示すように、半導体チップ６、７を第一の配線基板３及び第二の配線基板５に接続する。接続は接続用突起８、９によって行われる。このとき、半導体チップ６、７から第一の配線基板３までの対向距離１８と、同じく半導体チップ６、７から第二の配線基板５までの対向距離１９は、第二の配線基板５の厚さの分だけ異なる。そのため接続用突起８と接続用突起９は、第二の配線基板５の厚さ（およそ１０μｍ以上１００μｍ以下）の分だけ異なる高さとする。接続用突起８、９の形成方法については後述する。
【００４６】
（接続用突起の形成方法）
次に接続用突起の形成方法の例について図４を用いて説明する。まず、接続用突起８、９を半導体チップ６及び７に形成する。
【００４７】
接続用突起８、９の形成方法は、はんだ印刷、はんだボール搭載、電解銅めっきによる
銅ポストなどの工法が利用できる。接続用突起９は接続用突起８より、第二の配線基板の厚さ分だけ高く形成する。
【００４８】
はんだ印刷で形成する場合は、印刷回数を変えるなどして高さを調整することができる。具体的には、第二の配線基板への印刷回数を、第一の配線基板への印刷回数より少なくすれば良い。
【００４９】
はんだボール搭載で形成する場合は、搭載するはんだボールの径を変えることで高さを調整することができる。具体的には、第二の配線基板に搭載するはんだボールの径を、第一の配線基板に搭載するはんだボールの径より小さくすれば良い。
【００５０】
銅ポストで形成する場合は、電解銅めっきの時間を変えることで高さを調整することができる。具体的には、第二の配線基板への電解銅めっきの時間を、第一の配線基板への電解銅めっきの時間より短くすれば良い。
【符号の説明】
【００５１】
１・・・半導体チップ、２・・・電極、３・・・第一の配線基板、４・・・（プリント配線基板と接続する）パッド、５・・・第二の配線基板、６・・・半導体チップ、７・・・半導体チップ、８・・・接続用突起、９・・・接続用突起、１０・・・配線、１１・・・（第二の配線基板と接続する）パッド、１２・・・ビア、１３・・・配線、１４・・・ビア、１５・・・第一の配線基板の第二の配線基板と接続する面、１６・・・ビア、１７・・・パッド、１８・・・半導体チップと第一の配線基板との対向距離、１９・・・半導体チップと第二の配線基板との対向距離、２０・・・支持基板、２１・・・絶縁層、２２・・・剥離層、２３、３０・・・フリップチップパッケージ基板、２４・・・電極、４０・・・フリップチップパッケージ
【図１】
2020202241.tif 000003
【図２】
2020202241.tif 000004
【図３】
2020202241.tif 000005
【図４】
2020202241.tif 000006
【図５】
2020202241.tif 000007