(57)【要約】【課題】小型化を図ることができるインバータのドライブＩＣ５０を提供する。【解決手段】ドライブＩＣ５０は、上，下アームスイッチＳＷＨ，ＳＷＬを交互にオン状態にするようにゲート信号ＧｍＨ，ＧｍＬを生成する。ドライブＩＣ５０は、上，下アームスイッチＳＷＨ，ＳＷＬの端子間電圧を検出する上，下アーム検出回路８２Ｈ，８２Ｌを備えている。上，下アーム検出回路８２Ｈ，８２Ｌには、一対のコンデンサにより分圧された端子間電圧が入力される。上，下アーム検出回路８２Ｈ，８２Ｌは、その出力電圧のリセットを実施する機能を有し、リセットが実施された後、リセットが解除された場合における入力電圧差を基準電圧として、この基準電圧からの変化分に増幅率を乗算した値を出力する。ドライブＩＣ５０は、上，下アーム検出回路８２Ｈ，８２Ｌの出力電圧に基づいて、ゲート信号ＧｍＨ，ＧｍＬを生成する。【選択図】      図２
2020202678.tif 000002
【特許請求の範囲】
【請求項１】
上アームスイッチ（ＳＷＨ）及び下アームスイッチ（ＳＷＬ）を備え、前記上アームスイッチ及び前記下アームスイッチそれぞれにダイオード（ＤＨ，ＤＬ）が逆並列接続された電力変換器（２０）に適用される電力変換器の駆動回路（５０）において、
前記上アームスイッチ及び前記下アームスイッチの双方が同時にオン状態にされることを防止しつつ、前記上アームスイッチ及び前記下アームスイッチを交互にオン状態にするように、前記上アームスイッチ及び前記下アームスイッチのゲート信号（ＧｍＨ，ＧｍＬ）を生成する信号生成部（６０，８７Ｈ，８８Ｈ，８７Ｌ，８８Ｌ）と、
前記上アームスイッチ及び前記下アームスイッチのうち少なくとも一方である検出対象スイッチの端子間電圧を分圧する分圧部（８４ａ，８４ｂ，８５ａ，８５ｂ，１０４，１０５）と、
前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じた電圧を出力する差動回路部（８２Ｈ，８２Ｌ）と、を備え、
前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算した値を出力し、
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方がオフ状態とされている場合における前記差動回路部の出力電圧に基づいて、前記上アームスイッチ及び前記下アームスイッチのゲート信号を生成する電力変換器の駆動回路。
【請求項２】
前記分圧部は、
前記検出対象スイッチの高電位側端子と前記第１入力端子とを接続する第１入力コンデンサ（８４ａ）と、
前記検出対象スイッチの低電位側端子と前記第２入力端子とを接続する第２入力コンデンサ（８４ｂ）と、
前記第１入力端子に第１端が接続された第１保持コンデンサ（８５ａ）と、
前記第２入力端子に第１端が接続された第２保持コンデンサ（８５ｂ）と、を有し、
前記差動回路部は、
前記第１保持コンデンサの第２端が接続された第１出力端子及び前記第２保持コンデンサの第２端が接続された第２出力端子を有する全差動増幅回路（８３）と、
前記第１保持コンデンサに並列された第１リセットスイッチ（８６ａ）と、
前記第２保持コンデンサに並列された第２リセットスイッチ（８６ｂ）と、を有し、
前記第１リセットスイッチ及び前記第２リセットスイッチそれぞれがオン状態に切り替えられることにより前記リセットが実施され、その後前記第１リセットスイッチ及び前記第２リセットスイッチそれぞれがオフ状態に切り替えられることにより前記リセットが解除される請求項１に記載の電力変換器の駆動回路。
【請求項３】
前記分圧部は、
前記検出対象スイッチの高電位側端子と前記第１入力端子とを接続する入力コンデンサ（１０４）と、
前記第１入力端子に第１端が接続された保持コンデンサ（１０５）と、を有し、
前記差動回路部は、
前記保持コンデンサの第２端が接続された出力端子を有する差動増幅回路（１０３）と、
前記保持コンデンサに並列されたリセットスイッチ（１０６）と、を有し、
前記リセットスイッチがオン状態に切り替えられることにより前記リセットが実施され、その後前記リセットスイッチがオフ状態に切り替えられることにより前記リセットが解除される請求項１に記載の電力変換器の駆動回路。
【請求項４】
前記上アームスイッチ及び前記下アームスイッチのうち一方のスイッチのみがオン状態とされている場合に前記リセットが実施され、その後、前記一方のスイッチがオフ状態に切り替えられる前までに前記リセットが解除される請求項１〜３のいずれか１項に記載の電力変換器の駆動回路。
【請求項５】
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方がオフ状態とされている場合における前記差動回路部の出力電圧と閾値（Ｖα，−Ｖα，ＶＴ１，ＶＴ２）との比較に基づいて、前記上アームスイッチ及び前記下アームスイッチのうちいずれか一方がオフ状態に切り替えられたか否かの判定結果に応じた２値信号を生成し、生成した２値信号に基づいて、前記上アームスイッチ及び前記下アームスイッチのゲート信号を生成する請求項１〜４のいずれか１項に記載の電力変換器の駆動回路。
【請求項６】
前記リセットが実施されてから前記リセットを解除するまでに要する時間が所定時間以上であると判定した場合、前記リセットを実施することなく、前記閾値を変更する請求項５に記載の電力変換器の駆動回路。
【請求項７】
前記閾値は、その絶対値が前記ダイオードの電圧降下量が取り得る範囲の最小値よりも小さい値に設定されている請求項５又は６に記載の電力変換器の駆動回路。
【請求項８】
前記上アームスイッチ及び前記下アームスイッチのうち次回オン状態に切り替えられるスイッチを対向アームスイッチとする場合、前記信号生成部は、前記２値信号が、前記上アームスイッチ及び前記下アームスイッチのうちいずれか一方がオフ状態に切り替えられたとの判定結果を示す信号である場合、前記対向アームスイッチの前記ゲート信号をオン指令に切り替える請求項５〜７のいずれか１項に記載の電力変換器の駆動回路。
【請求項９】
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方が同時にオン状態にされることを防止するデッドタイムを設定しつつ、前記上アームスイッチ及び前記下アームスイッチを交互にオン状態にするように、前記ゲート信号としてオン指令又はオフ指令を生成し、
前記判定結果に応じた２値信号に基づいて、前記上アームスイッチ及び前記下アームスイッチの少なくとも一方について、前記オン指令がなされてから実際にオン状態に切り替えられるまでのターンオン時間、及び前記オフ指令がなされてから実際にオフ状態に切り替えられるまでのターンオフ時間を検出する検出部と、
前記検出部により検出された前記ターンオン時間及び前記ターンオフ時間に基づいて、前記上アームスイッチ及び前記下アームスイッチそれぞれの実際の駆動状態が前記ゲート信号で特定される駆動状態に近づくように、前記ゲート信号を補正する補正部と、を備える請求項５〜７のいずれか１項に記載の電力変換器の駆動回路。
【請求項１０】
前記補正部は、前記ゲート信号を補正することにより前記デッドタイムを補正する請求項９に記載の電力変換器の駆動回路。
【請求項１１】
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方が同時にオン状態にされることを防止するデッドタイムを設定しつつ、前記上アームスイッチ及び前記下アームスイッチを交互にオン状態にするように、前記ゲート信号としてオン指令又はオフ指令を生成し、
前記判定結果に応じた２値信号に基づいて、前記上アームスイッチ及び前記下アームスイッチの少なくとも一方について、オン状態にされる期間を検出するオン期間検出部と、
前記オン期間検出部により検出された期間に基づいて、前記上アームスイッチ及び前記下アームスイッチそれぞれが実際にオン状態にされる期間を、前記オン指令がなされる期間に近づけるように、前記ゲート信号を補正するオン補正部と、を備える請求項５〜７のいずれか１項に記載の電力変換器の駆動回路。
【請求項１２】
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方が同時にオン状態にされることを防止するデッドタイムを設定しつつ、前記上アームスイッチ及び前記下アームスイッチを交互にオン状態にするように、前記ゲート信号としてオン指令又はオフ指令を生成し、
前記判定結果に応じた２値信号に基づいて、前記上アームスイッチ及び前記下アームスイッチの少なくとも一方について、オフ状態にされる期間を検出するオフ期間検出部と、
前記オフ期間検出部により検出された期間に基づいて、前記上アームスイッチ及び前記下アームスイッチそれぞれが実際にオフ状態にされる期間を、前記オフ指令がなされる期間に近づけるように、前記ゲート信号を補正するオフ補正部と、を備える請求項５〜７，１１のいずれか１項に記載の電力変換器の駆動回路。
【請求項１３】
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方が同時にオン状態にされることを防止するデッドタイムを設定しつつ、前記上アームスイッチ及び前記下アームスイッチを交互にオン状態にするように、前記ゲート信号としてオン指令又はオフ指令を生成し、
前記判定結果に応じた２値信号に基づいて、前記上アームスイッチ及び前記下アームスイッチの少なくとも一方について、オン状態にされる期間を検出するオン期間検出部と、
前記判定結果に応じた２値信号に基づいて、前記上アームスイッチ及び前記下アームスイッチの少なくとも一方について、オフ状態にされる期間を検出するオフ期間検出部と、
前記オン期間検出部により検出された期間及び前記オフ期間検出部により検出された期間に基づいて、前記デッドタイムを補正するデッドタイム補正部と、を備える請求項５〜７のいずれか１項に記載の電力変換器の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、上アームスイッチ及び下アームスイッチを備え、上アームスイッチ及び下アームスイッチそれぞれにダイオードが逆並列接続された電力変換器に適用される電力変換器の駆動回路に関する。
【背景技術】
【０００２】
この種の駆動回路としては、特許文献１に見られるように、上アームスイッチ及び下アームスイッチの双方がオフ状態にされるデッドタイムにおけるダイオードの電圧降下量に基づいて、デッドタイムを検出するものが知られている。この駆動回路は、検出したデッドタイムに基づいて、デッドタイム補償を行っている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特許第５３２６９１３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載の駆動回路において、デッドタイムを検出するためには、上アームスイッチ及び下アームスイッチのうち少なくとも一方の端子間電圧を検出する必要がある。この端子間電圧は、上，下アームスイッチの駆動状態に応じて、０Ｖ近傍の値から、上，下アームスイッチの直列接続体に並列接続された直流電源の出力電圧近傍の値までの範囲で変化し得る。この変化に対応しようとする場合、端子間電圧を検出する電圧検出部の耐圧を大きくする必要がある。しかし、この場合、電圧検出部内に設定される絶縁距離が長くなってしまう。その結果、電圧検出部が大型化し、ひいては駆動回路が大型化する懸念がある。
【０００５】
本発明は、小型化を図ることができる電力変換器の駆動回路を提供することを主たる目的とする。
【課題を解決するための手段】
【０００６】
本発明は、上アームスイッチ及び下アームスイッチを備え、前記上アームスイッチ及び前記下アームスイッチそれぞれにダイオードが逆並列接続された電力変換器に適用される電力変換器の駆動回路において、
前記上アームスイッチ及び前記下アームスイッチの双方が同時にオン状態にされることを防止しつつ、前記上アームスイッチ及び前記下アームスイッチを交互にオン状態にするように、前記上アームスイッチ及び前記下アームスイッチのゲート信号を生成する信号生成部と、
前記上アームスイッチ及び前記下アームスイッチのうち少なくとも一方である検出対象スイッチの端子間電圧を分圧する分圧部と、
前記分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有し、前記第１入力端子及び前記第２入力端子間の電圧差に応じた電圧を出力する差動回路部と、を備え、
前記差動回路部は、その出力電圧のリセットを実施する機能を有し、前記リセットが実施された後、前記リセットが解除された場合における前記第１入力端子及び前記第２入力端子間の電圧差を基準電圧として、該基準電圧からの変化分に増幅率を乗算した値を出力し、
前記信号生成部は、前記上アームスイッチ及び前記下アームスイッチの双方がオフ状態とされている場合における前記差動回路部の出力電圧に基づいて、前記上アームスイッチ及び前記下アームスイッチのゲート信号を生成する。
【０００７】
上，下アームスイッチの双方がオフ状態とされている場合における差動回路部の出力電圧は、上，下アームスイッチの少なくとも一方の駆動状態の切り替えを把握するための情報となる。本発明では、この出力電圧に基づいて、上，下アームスイッチのゲート信号を生成する。
【０００８】
ここで、本発明は、上，下アームスイッチのうち少なくとも一方である検出対象スイッチの端子間電圧を分圧する分圧部と、分圧部により分圧された端子間電圧が入力される第１入力端子及び第２入力端子を有する差動回路部とを備えている。分圧部によれば、差動回路部の入力電圧を低下させることができる。また、差動回路部によれば、検出対象スイッチの端子間電圧を、検出対象スイッチの両端のうち一端に対する他端の電位差に応じた値として検出できる。このため、分圧部及び差動回路部によれば、差動回路部の耐圧を小さくでき、差動回路部の小型化を図ることができる。
【０００９】
また、本発明の差動回路部は、リセットが解除された場合における第１入力端子及び第２入力端子間の電圧差を基準電圧として、この基準電圧からの変化分に増幅率を乗算した値を出力する。この構成によれば、検出対象スイッチの端子間電圧の変化分を、基準電圧からの変化分として検出できる。このため、差動回路部の入力電圧を低下させることができ、差動回路部の小型化を図ることができる。
【００１０】
以上説明した本発明によれば、差動回路部の小型化を図ることができ、ひいては駆動回路の小型化を図ることができる。
【図面の簡単な説明】
【００１１】
【図１】第１実施形態に係る制御システムの全体構成図。
【図２】ドライブＩＣの構成を示す図。
【図３】検出回路の構成を示す図。
【図４】駆動信号ＧＳ及び上，下アーム駆動信号ＧＨ，ＧＬの推移を示すタイムチャート。
【図５】正の相電流が流れる場合のドライブＩＣの動作態様を示すタイムチャート。
【図６】負の相電流が流れる場合のドライブＩＣの動作態様を示すタイムチャート。
【図７】第１実施形態の変形例１に係るドライブＩＣの構成を示す図。
【図８】第１実施形態の変形例２に係るドライブＩＣの構成を示す図。
【図９】第２実施形態に係るドライブＩＣの構成を示す図。
【図１０】ドライブＩＣが行う閾値可変処理の内容を示す図。
【図１１】第３実施形態に係るドライブＩＣの構成を示す図。
【図１２】各ゲート信号及びスイッチの駆動状態の推移を示すタイムチャート。
【図１３】各ゲート信号及びスイッチの駆動状態の推移を示すタイムチャート。
【図１４】正の相電流が流れる場合のターンオン時間等の検出手法を示すタイムチャート。
【図１５】負の相電流が流れる場合のターンオン時間等の検出手法を示すタイムチャート。
【図１６】第３実施形態の変形例２に係るドライブＩＣの構成を示す図。
【図１７】第３実施形態の変形例３に係るドライブＩＣの構成を示す図。
【図１８】第４実施形態に係るドライブＩＣの構成を示す図。
【図１９】ゲート信号等の推移を示すタイムチャート。
【図２０】ゲート信号等の推移を示すタイムチャート。
【図２１】その他の実施形態に係る検出回路の構成を示す図。
【発明を実施するための形態】
【００１２】
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。
【００１３】
図１に示すように、制御システムは、回転電機１０及びインバータ２０を備えている。回転電機１０は、ブラシレスの同期機であり、本実施形態では永久磁石同期機である。回転電機１０は、３相の巻線１１を備えている。なお、回転電機１０は、例えば、ファン又はポンプを備える駆動装置を構成し、ロータの回転によってファン又はポンプを駆動する。ファンは、例えば、ラジエータファン又は車室内空調用のファンである。ポンプは、例えば、オイルポンプ又はウォータポンプである。
【００１４】
回転電機１０は、インバータ２０を介して直流電源としてのバッテリ３０に接続されている。インバータ２０は、上アームスイッチＳＷＨと下アームスイッチＳＷＬとの直列接続体を相数分備えている。各相において、上，下アームスイッチＳＷＨ，ＳＷＬの接続点には、巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。本実施形態において、誘導性負荷である各相の巻線１１は、電気角で互いに１２０°ずれている。
【００１５】
本実施形態では、インバータ２０を構成する上，下アームスイッチＳＷＨ，ＳＷＬとして、電圧制御形の半導体スイッチング素子が用いられており、より具体的には、ＮチャネルＭＯＳＦＥＴが用いられている。このため、スイッチの高電位側端子はドレインであり、低電位側端子はソースである。上，下アームスイッチＳＷＨ，ＳＷＬには、ボディダイオードとしての上，下アームダイオードＤＨ，ＤＬが内蔵されている。
【００１６】
インバータ２０は、その入力側に、インバータ２０の入力電圧を平滑化するコンデンサ２１を備えている。コンデンサ２１の高電位側端子は、バッテリ３０の正極端子と、上アームスイッチＳＷＨのドレインとを接続する電気経路に接続されている。コンデンサ２１の低電位側端子は、バッテリ３０の負極端子と、下アームスイッチＳＷＬのソースとを接続する電気経路に接続されている。
【００１７】
制御システムは、制御装置４０を備えている。制御装置４０は、マイコンを主体として構成され、回転電機１０の制御量をその指令値にフィードバック制御すべく、インバータ２０の各スイッチＳＷＨ，ＳＷＬをスイッチング操作する。本実施形態において、制御量は電気角速度（回転速度）であり、その指令値は指令角速度ω＊である。
【００１８】
インバータ２０は、図２に示すように、各相ごとに個別に設けられたドライブＩＣ５０（駆動回路に相当）を備えている。制御装置４０は、上，下アームスイッチＳＷＨ，ＳＷＬの駆動信号ＧＳをドライブＩＣ５０に対して出力する。本実施形態の駆動信号ＧＳは、論理Ｈにより、上アームスイッチＳＷＨのオン指令及び下アームスイッチＳＷＬのオフ指令を指示し、論理Ｌにより、上アームスイッチＳＷＨのオフ指令及び下アームスイッチＳＷＬのオン指令を指示する。
【００１９】
なお、制御装置４０が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実行するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
【００２０】
ドライブＩＣ５０は、ロジック部６０及びアナログ部８０を備えている。
【００２１】
ロジック部６０は、反転器６１、上アームデッドタイム生成部６２Ｈ及び下アームデッドタイム生成部６２Ｌを備えている。上アームデッドタイム生成部６２Ｈは、図４（ａ），（ｂ）に示すように、入力された駆動信号ＧＳの論理Ｈへの切り替えタイミングをデッドタイムＤＴだけ遅延させることにより、上アーム駆動信号ＧＨを生成する。
【００２２】
反転器６１は、入力された駆動信号ＧＳの論理を反転させて出力する。下アームデッドタイム生成部６２Ｌは、図４（ｃ）に示すように、反転器６１の出力信号の論理Ｈへの切り替えタイミングをデッドタイムＤＴだけ遅延させることにより、下アーム駆動信号ＧＬを生成する。
【００２３】
ロジック部６０は、第１上アームＯＲ回路６３Ｈ、上アームＡＮＤ回路６４Ｈ、第２上アームＯＲ回路６５Ｈ、第１下アームＯＲ回路６３Ｌ、下アームＡＮＤ回路６４Ｌ及び第２下アームＯＲ回路６５Ｌを備えている。
【００２４】
上アームＡＮＤ回路６４Ｈには、駆動信号ＧＳと、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒとが入力される。下アームＡＮＤ回路６４Ｌには、反転器６１の出力信号と、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒとが入力される。
【００２５】
第２上アームＯＲ回路６５Ｈには、上アームデッドタイム生成部６２Ｈから出力された上アーム駆動信号ＧＨと、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨとが入力される。第２上アームＯＲ回路６５Ｈの出力信号が、上アームゲート信号ＧｍＨとなる。第２下アームＯＲ回路６５Ｌには、下アームデッドタイム生成部６２Ｌから出力された下アーム駆動信号ＧＬと、下アームＡＮＤ回路６４Ｌの出力信号ＳｄｔＬとが入力される。第２下アームＯＲ回路６５Ｌの出力信号が、下アームゲート信号ＧｍＬとなる。
【００２６】
アナログ部８０は、上アームドライブ回路８１Ｈ及び下アームドライブ回路８１Ｌを備えている。上アームドライブ回路８１Ｈは、第２上アームＯＲ回路６５Ｈから出力された上アームゲート信号ＧｍＨを取得し、取得した上アームゲート信号ＧｍＨの論理がＨであると判定した場合、オン指令がなされていると判定し、上アームスイッチＳＷＨのゲートに充電電流を供給する。これにより、上アームスイッチＳＷＨをオン状態にする。一方、上アームドライブ回路８１Ｈは、取得した上アームゲート信号ＧｍＨの論理がＬであると判定した場合、オフ指令がなされていると判定し、上アームスイッチＳＷＨのゲートから放電電流を流す。これにより、上アームスイッチＳＷＨをオフ状態にする。
【００２７】
下アームドライブ回路８１Ｌは、第２下アームＯＲ回路６５Ｌから出力された下アームゲート信号ＧｍＬを取得し、取得した下アームゲート信号ＧｍＬの論理がＨであると判定した場合、オン指令がなされていると判定し、下アームスイッチＳＷＬのゲートに充電電流を供給する。これにより、下アームスイッチＳＷＬをオン状態にする。一方、下アームドライブ回路８１Ｌは、取得した下アームゲート信号ＧｍＬの論理がＬであると判定した場合、オフ指令がなされていると判定し、下アームスイッチＳＷＬのゲートから放電電流を流す。これにより、下アームスイッチＳＷＬをオフ状態にする。
【００２８】
アナログ部８０は、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌ（差動回路部に相当）を備えている。本実施形態において、各検出回路８２Ｈ，８２Ｌの構成は同じである。このため、上アーム検出回路８２Ｈを例にして、この回路について詳しく説明する。
【００２９】
上アーム検出回路８２Ｈは、図３に示すように、全差動増幅回路８３、第１，第２入力コンデンサ８４ａ，８４ｂ、第１，第２保持コンデンサ８５ａ，８５ｂ及び第１，第２リセットスイッチ８６ａ，８６ｂを備えている。
【００３０】
第１入力コンデンサ８４ａの第１端には、全差動増幅回路８３の正側入力端子（第１入力端子に相当）と、第１保持コンデンサ８５ａの第１端とが接続されている。第１入力コンデンサ８４ａの第２端には、上アームスイッチＳＷＨのドレインが接続されている。第１保持コンデンサ８５ａの第２端には、全差動増幅回路８３の負側出力端子（第１出力端子に相当）が接続されている。第１保持コンデンサ８５ａには、第１リセットスイッチ８６ａが並列接続されている。
【００３１】
第２入力コンデンサ８４ｂの第１端には、全差動増幅回路８３の負側入力端子（第２入力端子に相当）と、第２保持コンデンサ８５ｂの第１端とが接続されている。第２入力コンデンサ８４ｂの第２端には、上アームスイッチＳＷＨのソースが接続されている。第２保持コンデンサ８５ｂの第２端には、全差動増幅回路８３の正側出力端子（第２出力端子に相当）が接続されている。第２保持コンデンサ８５ｂには、第２リセットスイッチ８６ｂが並列接続されている。
【００３２】
本実施形態では、第１，第２入力コンデンサ８４ａ，８４ｂの静電容量が同じ値Ｃ１とされ、第１，第２保持コンデンサ８５ａ，８５ｂの静電容量が同じ値Ｃ２とされている。この場合、差動増幅回路８３の負側入力端子の入力電圧ＶｉＬと正側入力端子の入力電圧ＶｉＨとの差（ＶｉＨ−ＶｉＬ）、差動増幅回路８３の正側出力端子から出力されるアナログ電圧Ｖｏ、及び差動増幅回路８３の増幅率Ｃ１／Ｃ２の関係は、「Ｖｏ＝Ｃ１／Ｃ２×（ＶｉＨ−ＶｉＬ）」となる。以下、便宜上、上記増幅率Ｃ１／Ｃ２を１とする。
【００３３】
各リセットスイッチ８６ａ，８６ｂがオン状態にされると、差動増幅回路８３の正側出力端子の出力電圧Ｖｏが０になる。以下、各リセットスイッチ８６ａ，８６ｂがオン状態にされることを、上アーム検出回路８２Ｈのリセットの実施と称すこととする。リセットが実施されると、その後、各リセットスイッチ８６ａ，８６ｂがオフ状態にされる。以下、各リセットスイッチ８６ａ，８６ｂがオフ状態にされることを、上アーム検出回路８２Ｈのリセットの解除と称すこととする。上アーム検出回路８２Ｈは、リセットが解除されたタイミングにおける「ＶｉＨ−ＶｉＬ」（つまり、上アームスイッチＳＷＨのドレイン及びソース間電圧）を基準電圧として、その基準電圧からの変化分に上記増幅率を乗算した値を出力電圧Ｖｏとして出力する。
【００３４】
図２の説明に戻り、アナログ部８０は、第１上アームコンパレータ８７Ｈ、第２上アームコンパレータ８８Ｈ、第１下アームコンパレータ８７Ｌ及び第２下アームコンパレータ８８Ｌを備えている。
【００３５】
第１上アームコンパレータ８７Ｈの非反転入力端子には、上アーム検出回路８２Ｈの正側出力端子の出力電圧が入力される。第１上アームコンパレータ８７Ｈの反転入力端子には、ロジック部６０の閾値設定部７０で生成された正側閾値Ｖα（＞０）が入力される。第２上アームコンパレータ８８Ｈの反転入力端子には、上アーム検出回路８２Ｈの正側出力端子の出力電圧が入力される。第２上アームコンパレータ８８Ｈの非反転入力端子には、閾値設定部７０で生成された負側閾値−Ｖαが入力される。本実施形態において、負側閾値は、その絶対値が正側閾値と同じ値である。第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１及び第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２は、第１上アームＯＲ回路６３Ｈに入力される。
【００３６】
正側閾値Ｖαは、０よりも大きくて、かつ、上アームダイオードＤＨの電圧降下量が取り得る範囲の最小値よりも小さい値に設定されている。本実施形態では、正側閾値Ｖαが０．４Ｖに設定されている。上アームダイオードＤＨの電圧降下量は、上アームスイッチＳＷＨにおいて上アームダイオードＤＨを介さずにドレイン及びソース間に電流が流れる場合のドレイン及びソース間電圧よりも大きい。
【００３７】
第１下アームコンパレータ８７Ｌの非反転入力端子には、下アーム検出回路８２Ｌの正側出力端子の出力電圧が入力される。第１下アームコンパレータ８７Ｈの反転入力端子には、閾値設定部７０で生成された正側閾値Ｖαが入力される。第２下アームコンパレータ８８Ｌの反転入力端子には、下アーム検出回路８２Ｌの正側出力端子の出力電圧が入力される。第２下アームコンパレータ８８Ｌの非反転入力端子には、閾値設定部７０で生成された負側閾値−Ｖαが入力される。第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１及び第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２は、第１下アームＯＲ回路６３Ｌに入力される。
【００３８】
なお、本実施形態において、ロジック部６０及び各コンパレータ８７Ｈ，８８Ｈ，８７Ｌ，８８Ｌが信号生成部に相当する。
【００３９】
続いて、図５及び図６を用いて、ドライブＩＣ５０の動作について説明する。以下では、バッテリ３０の電圧である電源電圧ＶＤＣが１２Ｖであるとする。
【００４０】
まず、図５を用いて、上，下アームスイッチＳＷＨ，ＳＷＬの接続点と巻線１１との間を流れる電流Ｉの符号が正の場合における動作について説明する。ここで、電流Ｉの符号が正であるとは、上，下アームスイッチＳＷＨ，ＳＷＬの接続点から巻線１１へと向かう方向に電流Ｉが流れることをいう。
【００４１】
図５（ａ）は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨ及び上アーム駆動信号ＧＨの推移を示し、図５（ｂ）は、上アーム検出回路８２Ｈのリセットの実施，解除の推移を示す。図５（ｃ），（ｄ），（ｅ）は、第１，第２上アームコンパレータ８７Ｈ，８８Ｈの出力信号ＳｇＨ１，ＳｇＨ２，第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの推移を示す。
【００４２】
図５（ｆ）は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬ及び下アーム駆動信号ＧＬの推移を示し、図５（ｈ）は、下アーム検出回路８２Ｌのリセットの実施，解除の推移を示す。図５（ｈ），（ｉ），（ｊ）は、第１，第２下アームコンパレータ８７Ｌ，８８Ｌの出力信号ＳｇＬ１，ＳｇＬ２，第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの推移を示す。図５（ｋ）は、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの推移を示し、図５（ｍ）は、下アームＡＮＤ回路６４Ｌの出力信号ＳｄｔＬの推移を示す。
【００４３】
時刻ｔ１よりも前の期間において、上アーム駆動信号ＧＨの論理がＬとされ、下アーム駆動信号ＧＬの論理がＨとされている。また、時刻ｔ１よりも前の期間において、上アームスイッチＳＷＨがオフ状態とされ、下アームスイッチＳＷＬがオン状態とされている。これにより、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが電源電圧ＶＤＣ（１２Ｖ）とされ、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０Ｖとされている。
【００４４】
時刻ｔ１において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが実施される。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＬに反転し、その結果、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。
【００４５】
時刻ｔ２において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ２における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである１２Ｖを基準電圧とし、その基準電圧からの変化分を出力する。また、下アーム検出回路８２Ｌは、時刻ｔ２における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【００４６】
時刻ｔ３において下アーム駆動信号ＧＬの論理がＬに反転し、下アームスイッチＳＷＬがオフ状態に切り替えられる。このため、下アームダイオードＤＬに電流が流れ、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが−Δｄｉになる。Δｄｉは、下アームダイオードＤＬの電圧降下量を示し、本実施形態では０．７Ｖとする。また、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが「ＶＤＣ＋Δｄｉ」（１２．７Ｖ）になる。
【００４７】
下アームダイオードＤＬに電流が流れると、上アーム検出回路８２Ｈの出力電圧は、０．７Ｖに向かって上昇し始め、時刻ｔ４において正側閾値Ｖα（０．４Ｖ）を超える。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＨに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。その結果、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの論理がＨに反転する。このため、上アーム駆動信号ＧＨの論理がＨに反転する時刻ｔ６よりも前のタイミングにおいて、上アームゲート信号ＧｍＨの論理がＨに反転し、上アームスイッチＳＷＨがオン状態に切り替えられる。これにより、実際のデッドタイムを短縮することができる。
【００４８】
特に本実施形態では、１２Ｖを基準電圧とし、その基準電圧からの変化分と正側閾値Ｖαとが比較される。このため、下アームスイッチＳＷＬのオフ状態への切り替えを迅速に検出することができ、実際のデッドタイムをより短縮することができる。
【００４９】
上アームスイッチＳＷＨがオン状態に切り替えられると、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが１２．７Ｖから０Ｖに向かって低下し始める。これにより、上アーム検出回路８２Ｈの出力電圧は、０．７Ｖから−ＶＤＣ（−１２Ｖ）に向かって低下し始め、その後０．４Ｖを下回る。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＬに反転する。しかし、その後すぐに、上アーム検出回路８２Ｈの出力電圧が−０．４Ｖを下回り、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＨに反転する。上アーム検出回路８２Ｈの出力電圧が０．４Ｖを下回るタイミングから、上アーム検出回路８２Ｈの出力電圧が−０．４Ｖを下回るタイミングまでの時間が非常に短いため、本実施形態では、時刻ｔ４から継続して第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに維持されている。
【００５０】
なお、下アームダイオードＤＬに電流が流れると、下アーム検出回路８２Ｌの出力電圧は、−０．７Ｖに向かって低下し始め、時刻ｔ４において負側閾値−Ｖα（−０．４Ｖ）を下回る。その結果、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＨに反転し、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。しかし、反転器６１の出力信号の論理がＬのため、下アームＡＮＤ回路６４Ｌの出力信号ＳｄｔＬの論理はＨに反転しない。
【００５１】
その後、上アームスイッチＳＷＨがオン状態に切り替えられると、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬがＶＤＣ（１２Ｖ）まで上昇する。これにより、下アーム検出回路８２Ｌの出力電圧は、−０．７Ｖから１２Ｖに向かって上昇し始め、その後−０．４Ｖを上回る。これにより、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＬに反転する。しかし、その後すぐに、下アーム検出回路８２Ｌの出力電圧が０．４Ｖを上回り、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＨに反転する。その結果、時刻ｔ４から継続して第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに維持されている。
【００５２】
その後、時刻ｔ７において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが実施される。このため、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＬに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。その結果、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの論理がＬに反転する。
【００５３】
時刻ｔ８において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが解除される。このため、上アーム検出回路８２Ｈは、時刻ｔ８における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。また、下アーム検出回路８２Ｌは、時刻ｔ８における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである１２Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【００５４】
時刻ｔ９において上アーム駆動信号ＧＨの論理がＬに反転し、上アームスイッチＳＷＨがオフ状態に切り替えられる。このため、下アームダイオードＤＬに電流が流れ、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが−０．７Ｖになり、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが１２．７Ｖになる。
【００５５】
下アームダイオードＤＬに電流が流れると、下アーム検出回路８２Ｌの出力電圧は、−０．７Ｖに向かって低下し始め、時刻ｔ１０において負側閾値−Ｖα（−０．４Ｖ）を下回る。これにより、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＨに反転し、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。その結果、下アームＡＮＤ回路６４Ｌの出力信号ＳｄｔＬの論理がＨに反転する。これにより、下アーム駆動信号ＧＬの論理がＨに反転する時刻ｔ１２よりも前のタイミングにおいて、下アームゲート信号ＧｍＬの論理がＨに反転し、下アームスイッチＳＷＬがオン状態に切り替えられる。これにより、実際のデッドタイムを短縮することができる。
【００５６】
特に本実施形態では、１２Ｖを基準電圧とし、その基準電圧からの変化分と負側閾値−Ｖαとが比較される。このため、上アームスイッチＳＷＨのオフ状態への切り替えを迅速に検出することができ、実際のデッドタイムをより短縮することができる。
【００５７】
なお、下アームダイオードＤＬに電流が流れると、上アーム検出回路８２Ｈの出力電圧は、０Ｖから１２Ｖに向かって上昇し始め、時刻ｔ１０において正側閾値Ｖα（０．４Ｖ）を超える。その結果、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＨに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。しかし、駆動信号ＧＳの論理がＬのため、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの論理はＨに反転しない。
【００５８】
また、下アームスイッチＳＷＬがオン状態に切り替えられると、下アームダイオードＤＬから下アームスイッチＳＷＬへと電流の経路が変わり、時刻ｔ１１において、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０となる。
【００５９】
続いて、図６を用いて、上，下アームスイッチＳＷＨ，ＳＷＬの接続点と巻線１１との間を流れる電流Ｉの符号が負の場合における動作について説明する。図６（ａ）〜（ｍ）は、先の図５（ａ）〜（ｍ）に対応している。
【００６０】
時刻ｔ１よりも前の期間において、上アーム駆動信号ＧＨの論理がＬとされ、下アーム駆動信号ＧＬの論理がＨとされている。また、時刻ｔ１よりも前の期間において、上アームスイッチＳＷＨがオフ状態とされ、下アームスイッチＳＷＬがオン状態とされている。これにより、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨがＶＤＣ（１２Ｖ）とされ、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０Ｖとされている。
【００６１】
時刻ｔ１において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが実施される。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＬに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。
【００６２】
時刻ｔ２において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ２における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである１２Ｖを基準電圧とし、その基準電圧からの変化分を出力する。また、下アーム検出回路８２Ｌは、時刻ｔ２における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【００６３】
時刻ｔ３において下アーム駆動信号ＧＬの論理がＬに反転し、下アームスイッチＳＷＬがオフ状態に切り替えられる。このため、上アームダイオードＤＨに電流が流れ、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが−Δｄｉになる。Δｄｉは、上アームダイオードＤＨの電圧降下量を示し、本実施形態では、下アームダイオードＤＬと同じ０．７Ｖとする。
【００６４】
上アームダイオードＤＨに電流が流れると、上アーム検出回路８２Ｈの出力電圧は、１２Ｖから−０．７Ｖに向かって低下し始め、時刻ｔ４において負側閾値−Ｖα（−０．４Ｖ）を下回る。これにより、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＨに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。その結果、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの論理がＨに反転する。このため、上アーム駆動信号ＧＨの論理がＨに反転する時刻ｔ６よりも前のタイミングにおいて、上アームゲート信号ＧｍＨの論理がＨに反転し、上アームスイッチＳＷＨがオン状態に切り替えられる。これにより、実際のデッドタイムを短縮することができる。なお、その後時刻ｔ５において、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが０Ｖまで上昇する。
【００６５】
一方、時刻ｔ４において、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＨに反転する。その結果、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。しかし、反転器６１の出力信号の論理がＬのため、下アームＡＮＤ回路６４Ｌの出力信号ＳｄｔＬの論理はＨに反転しない。
【００６６】
その後、時刻ｔ７において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが実施される。これにより、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＬに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。その結果、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの論理がＬに反転する。また、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＬに反転し、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＬに反転する。
【００６７】
時刻ｔ８において、上アーム検出回路８２Ｈ及び下アーム検出回路８２Ｌそれぞれのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ８における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。また、下アーム検出回路８２Ｌは、時刻ｔ８における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである１２Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【００６８】
時刻ｔ９において上アーム駆動信号ＧＨの論理がＬに反転し、上アームスイッチＳＷＨがオフ状態に切り替えられる。このため、上アームダイオードＤＨに電流が流れ、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが−０．７Ｖになり、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが１２．７Ｖになる。
【００６９】
上アームダイオードＤＨに電流が流れると、下アーム検出回路８２Ｌの出力電圧は、０．７Ｖに向かって上昇し始め、時刻ｔ１０において正側閾値Ｖα（０．４Ｖ）を超える。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＨに反転し、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。その結果、下アームＡＮＤ回路６４Ｌの出力信号ＳｄｔＬの論理がＨに反転する。これにより、下アーム駆動信号ＧＬの論理がＨに反転する時刻ｔ１２よりも前のタイミングにおいて、下アームゲート信号ＧｍＬの論理がＨに反転し、下アームスイッチＳＷＬがオン状態に切り替えられる。これにより、実際のデッドタイムを短縮することができる。
【００７０】
上アームスイッチＳＷＨがオフ状態に切り替えられると、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが１２．７Ｖから０Ｖに向かって低下し始める。これにより、下アーム検出回路８２Ｌの出力電圧は、０．７Ｖから−１２Ｖに向かって低下し始め、その後時刻ｔ１１において０．４Ｖを下回る。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＬに反転する。しかし、その後すぐに、下アーム検出回路８２Ｌの出力電圧が−０．４Ｖを下回り、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＨに反転する。下アーム検出回路８２Ｌの出力電圧が０．４Ｖを下回るタイミングから、下アーム検出回路８２Ｌの出力電圧が−０．４Ｖを下回るタイミングまでの時間が非常に短いため、本実施形態では、時刻ｔ１０から継続して第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに維持されている。
【００７１】
なお、時刻ｔ１０において、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＨに反転し、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。しかし、駆動信号ＧＳの論理がＬのため、上アームＡＮＤ回路６４Ｈの出力信号ＳｄｔＨの論理はＨに反転しない。
【００７２】
以上詳述した本実施形態によれば、以下の効果が得られるようになる。
【００７３】
・第１入力コンデンサ８４ａ及び第１保持コンデンサ８５ａにより分圧されたドレイン側の電圧が全差動増幅回路８３の正側入力端子に入力される。また、第２入力コンデンサ８４ｂ及び第２保持コンデンサ８５ｂにより分圧されたソース側の電圧が全差動増幅回路８３の負側入力端子に入力される。特に本実施形態では、第１入力コンデンサ８４ａにより、ドレイン側の電圧の交流成分が入力され、第２入力コンデンサ８４ｂにより、ソース側の電圧の交流成分が入力される。このため、全差動増幅回路８３の耐圧を小さくすることができ、全差動増幅回路８３の小型化を図ることができる。
【００７４】
また、リセット機能により、基準電圧からの変化分と正側閾値Ｖα又は負側閾値−Ｖαとが比較される。この構成によっても、全差動増幅回路８３の耐圧を小さくすることができ、全差動増幅回路８３の小型化を図ることができる。
【００７５】
以上説明した本実施形態によれば、全差動増幅回路８３の小型化を図ることができ、ロジック部６０及びアナログ部８０をドライブＩＣ５０として１チップ化するのに適した構成を実現することができる。
【００７６】
・リセット機能により、基準電圧からの変化分と正側閾値Ｖα又は負側閾値−Ｖαとが比較される。このため、対向アームスイッチのオフ状態への切り替えを迅速に検出することができ、実際のデッドタイムをより短縮することができる。これにより、インバータ２０における損失を低減したり、巻線１１に流れる電流の歪を低減したりすることができる。
【００７７】
・上アームスイッチＳＷＨ及び下アームスイッチＳＷＬのうち一方のスイッチのみがオン状態とされている場合にリセットが実施され、その後、その一方のスイッチがオフ状態に切り替えられる前までにリセットが解除される。これにより、対向アームスイッチがオフ状態に切り替えられることを的確に検出することができる。
【００７８】
＜第１実施形態の変形例１＞
図７に示すように、ドライブＩＣ５０は、上アーム検出回路８２Ｈ、第１上アームコンパレータ８７Ｈ、第２上アームコンパレータ８８Ｈ及び第１上アームＯＲ回路６３Ｈを備えていない。図７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００７９】
上アームＡＮＤ回路６４Ｈには、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒに代えて、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒが入力される。
【００８０】
以上説明した本実施形態によれば、ドライブＩＣ５０の部品数を削減しつつ、実際のデッドタイムを短縮することができる。
【００８１】
＜第１実施形態の変形例２＞
図８に示すように、ドライブＩＣ５０は、下アーム検出回路８２Ｌ、第１下アームコンパレータ８７Ｌ、第２下アームコンパレータ８８Ｌ及び第１下アームＯＲ回路６３Ｌを備えていない。図８において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００８２】
下アームＡＮＤ回路６４Ｌには、第１下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒに代えて、第１上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒが入力される。
【００８３】
以上説明した本実施形態によっても、ドライブＩＣ５０の部品数を削減しつつ、実際のデッドタイムを短縮することができる。
【００８４】
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態の閾値設定部７０は、閾値を可変設定する。この設定は、例えば回転電機１０の電気角周波数が高くなることにより、上，下アーム検出回路８２Ｈ，８２Ｌそれぞれのリセットを実施する期間が確保できなくなる場合に備えたものである。
【００８５】
図９に、本実施形態のドライブＩＣ５０の構成を示す。図９において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
【００８６】
閾値設定部７０は、第１上アームコンパレータ８７Ｈ及び第１下アームコンパレータ８７Ｌそれぞれの反転入力端子に第１閾値ＶＴ１を供給する。また、閾値設定部７０は、第２上アームコンパレータ８８Ｈ及び第２下アームコンパレータ８８Ｌそれぞれの非反転入力端子に第２閾値ＶＴ２を供給する。
【００８７】
図１０を用いて、第１閾値ＶＴ１及び第２閾値ＶＴ２の設定方法について説明する。
【００８８】
閾値設定部７０は、まず、第１閾値ＶＴ１をその初期値である正側閾値Ｖα（０．４Ｖ）に設定し、第２閾値ＶＴ２をその初期値である負側閾値−Ｖα（−０．４Ｖ）に設定する。
【００８９】
最初に、上アームスイッチＳＷＨについて説明する。
【００９０】
図１０（ａ）に示すように、閾値設定部７０は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨがＶＤＣ（１２Ｖ）とされている期間において上アーム検出回路８２Ｈのリセットを実施できないと判定した場合、下アーム駆動信号ＧＬの論理がＬに反転する前に、第１上アームコンパレータ８７Ｈの反転入力端子に入力される第１閾値ＶＴ１を、正側閾値Ｖαから、正側閾値ＶαにＶＤＣを加算した値（１２．４Ｖ）へと変更する。また、閾値設定部７０は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨがＶＤＣとされている期間において上アーム検出回路８２Ｈのリセットを実施できないと判定した場合、下アーム駆動信号ＧＬの論理がＬに反転する前に、第２上アームコンパレータ８８Ｈの非反転入力端子に入力される第２閾値ＶＴ２を、負側閾値−Ｖαから、負側閾値−ＶαにＶＤＣを加算した値（１１．６Ｖ）へと変更する。
【００９１】
この変更によれば、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが０Ｖとされている期間でリセットが実施された後、上記電圧ＶｄｓＨがＶＤＣ（１２Ｖ）とされている期間でリセットを実施できなかったとしても、上アームスイッチＳＷＨのオン状態への切り替えを、例えば図５に示したタイミングで実施できる。
【００９２】
図１０（ｂ）に示すように、閾値設定部７０は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが０Ｖとされている期間において上アーム検出回路８２Ｈのリセットを実施できないと判定した場合、上アーム駆動信号ＧＨの論理がＬに反転する前に、第１上アームコンパレータ８７Ｈの反転入力端子に入力される第１閾値ＶＴ１を、正側閾値Ｖαから、正側閾値ＶαからＶＤＣを減算した値（−１１．６Ｖ）へと変更する。また、閾値設定部７０は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが０Ｖとされている期間において上アーム検出回路８２Ｈのリセットを実施できないと判定した場合、上アーム駆動信号ＧＨの論理がＬに反転する前に、第２上アームコンパレータ８８Ｈの非反転入力端子に入力される第２閾値ＶＴ２を、負側閾値−Ｖαから、負側閾値−ＶαからＶＤＣを減算した値（−１２．４Ｖ）へと変更する。
【００９３】
続いて、下アームスイッチＳＷＬについて説明する。
【００９４】
図１０（ａ）に示すように、閾値設定部７０は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬがＶＤＣ（１２Ｖ）とされている期間において下アーム検出回路８２Ｌのリセットを実施できないと判定した場合、上アーム駆動信号ＧＨの論理がＬに反転する前に、第１下アームコンパレータ８７Ｌの反転入力端子に入力される第１閾値ＶＴ１を、正側閾値Ｖαから、正側閾値ＶαにＶＤＣを加算した値（１２．４Ｖ）へと変更する。また、閾値設定部７０は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬがＶＤＣとされている期間において下アーム検出回路８２Ｌのリセットを実施できないと判定した場合、上アーム駆動信号ＧＨの論理がＬに反転する前に、第２下アームコンパレータ８８Ｌの非反転入力端子に入力される第２閾値ＶＴ２を、負側閾値−Ｖαから、負側閾値−ＶαにＶＤＣを加算した値（１１．６Ｖ）へと変更する。
【００９５】
図１０（ｂ）に示すように、閾値設定部７０は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０Ｖとされている期間において下アーム検出回路８２Ｌのリセットを実施できないと判定した場合、下アーム駆動信号ＧＬの論理がＬに反転する前に、第１下アームコンパレータ８７Ｌの反転入力端子に入力される第１閾値ＶＴ１を、正側閾値Ｖαから、正側閾値ＶαからＶＤＣを減算した値（−１１．６Ｖ）へと変更する。また、閾値設定部７０は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０Ｖとされている期間において下アーム検出回路８２Ｌのリセットを実施できないと判定した場合、下アーム駆動信号ＧＬの論理がＬに反転する前に、第２下アームコンパレータ８８Ｌの非反転入力端子に入力される第２閾値ＶＴ２を、負側閾値−Ｖαから、負側閾値−ＶαからＶＤＣを減算した値（−１２．４Ｖ）へと変更する。
【００９６】
なお、各閾値ＶＴ１，２が変更された後、リセットが実施されると、各閾値ＶＴ１，２はその初期値に変更される。
【００９７】
また、リセットが実施できるか否かは、例えば駆動信号ＧＳに基づいて、リセットが実施されてからリセットを解除するまでに要する時間が所定時間未満であるか否かで判定されればよい。
【００９８】
以上説明した本実施形態によれば、リセットを実施できない状況であったとしても、対向アームスイッチのオフ状態への切り替えの誤検出を防止することができる。
【００９９】
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、各スイッチＳＷＨ，ＳＷＬのターンオン時間及びターンオフ時間を検出し、その検出結果に基づいて、デッドタイムを補正する。そこで、図１１に示すように、ドライブＩＣ５０の構成を変更する。図１１において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。なお、本実施形態では、第１上アームＯＲ回路６３Ｈを上アームＯＲ回路６３Ｈと称し、第１下アームＯＲ回路６３Ｌを下アームＯＲ回路６３Ｌと称すこととする。
【０１００】
ロジック部６０は、検出部としての上アーム遅延カウンタ６６Ｈ及び下アーム遅延カウンタ６６Ｌを備えている。
【０１０１】
上アーム遅延カウンタ６６Ｈには、上アームデッドタイム生成部６２Ｈから出力された上アームゲート信号ＧｍＨと、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒとが入力される。上アーム遅延カウンタ６６Ｈは、上アームゲート信号ＧｍＨの論理がＨに反転してから、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転するまでの時間を、上アームスイッチＳＷＨのターンオン時間ＴＨｏｎとして検出する。このターンオン時間ＴＨｏｎは、図１２に示すように、上アームゲート信号ＧｍＨの論理がＨに反転してから、上アームスイッチＳＷＨがオン状態に切り替えられるまでの時間と同等である。図１２（ａ），（ｂ）は、上，下アームゲート信号ＧｍＨ，ＧｍＬの推移を示し、図１２（ｃ），（ｄ）は、上，下アームスイッチＳＷＨ，ＳＷＬの駆動状態の推移を示す。
【０１０２】
また、上アーム遅延カウンタ６６Ｈは、上アームゲート信号ＧｍＨの論理がＬに反転してから、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転するまでの時間を、上アームスイッチＳＷＨのターンオフ時間ＴＨｏｆｆ（＞ＴＨｏｎ）として検出する。このターンオフ時間ＴＨｏｆｆは、図１３に示すように、上アームゲート信号ＧｍＨの論理がＬに反転してから、上アームスイッチＳＷＨがオフ状態に切り替えられるまでの時間と同等である。図１３（ａ）〜（ｄ）は、図１２（ａ）〜（ｄ）に対応している。
【０１０３】
下アーム遅延カウンタ６６Ｌには、下アームデッドタイム生成部６２Ｌから出力された下アームゲート信号ＧｍＬと、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒとが入力される。下アーム遅延カウンタ６６Ｌは、下アームゲート信号ＧｍＬの論理がＨに反転してから、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転するまでの時間を、下アームスイッチＳＷＬのターンオン時間ＴＬｏｎとして検出する。このターンオン時間ＴＬｏｎは、図１２に示すように、下アームゲート信号ＧｍＬの論理がＨに反転してから、下アームスイッチＳＷＬがオン状態に切り替えられるまでの時間と同等である。
【０１０４】
また、下アーム遅延カウンタ６６Ｌは、下アームゲート信号ＧｍＬの論理がＬに反転してから、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転するまでの時間を、下アームスイッチＳＷＬのターンオフ時間ＴＬｏｆｆ（＞ＴＬｏｎ）として検出する。このターンオフ時間ＴＬｏｆｆは、図１３に示すように、下アームゲート信号ＧｍＬの論理がＬに反転してから、下アームスイッチＳＷＬがオフ状態に切り替えられるまでの時間と同等である。
【０１０５】
上アームデッドタイム生成部６２Ｈは、検出された最新のターンオフ時間ＴＬｏｆｆから、検出された最新のターンオン時間ＴＨｏｎを減算した値として、第１指令デッドタイムＤＴ１＊を算出する。この算出方法は、図１２に示すように、下アームスイッチＳＷＬがオフ状態に切り替えられてから上アームスイッチＳＷＨがオン状態に切り替えられるまでの実際のデッドタイムＤＴｒ１を０にするとの条件から導かれる。
【０１０６】
上アームデッドタイム生成部６２Ｈは、入力された駆動信号ＧＳの論理Ｈへの切り替えタイミングを、算出した第１指令デッドタイムＤＴ１＊だけ遅延させることにより、上アームゲート信号ＧｍＨを生成する。生成された上アームゲート信号ＧｍＨは、上アームドライブ回路８１Ｈ及び上アーム遅延カウンタ６６Ｈに入力される。
【０１０７】
下アームデッドタイム生成部６２Ｌは、検出された最新のターンオフ時間ＴＨｏｆｆから、検出された最新のターンオン時間ＴＬｏｎを減算した値として、第２指令デッドタイムＤＴ２＊を算出する。この算出方法は、図１３に示すように、上アームスイッチＳＷＨがオフ状態に切り替えられてから下アームスイッチＳＷＬがオン状態に切り替えられるまでの実際のデッドタイムＤＴｒ２を０にするとの条件から導かれる。
【０１０８】
下アームデッドタイム生成部６２Ｌは、入力された反転器６１の出力信号の論理Ｈへの切り替えタイミングを、算出した第２指令デッドタイムＤＴ２＊だけ遅延させることにより、下アームゲート信号ＧｍＬを生成する。生成された下アームゲート信号ＧｍＬは、下アームドライブ回路８１Ｌ及び下アーム遅延カウンタ６６Ｌに入力される。なお、各デッドタイム生成部６２Ｈ，６２Ｌが補正部に相当する。
【０１０９】
続いて、図１４及び図１５を用いて、ターンオン時間及びターンオフ時間の検出態様について説明する。
【０１１０】
まず、図１４を用いて、上，下アームスイッチＳＷＨ，ＳＷＬの接続点と巻線１１との間を流れる電流Ｉの符号が正の場合について説明する。図１４（ａ）は、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨ及び上アームゲート信号ＧｍＨの推移を示し、図１４（ｇ）は、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬ及び下アームゲート信号ＧｍＬの推移を示し、図１４（ｆ），（ｍ）は、上，下アーム遅延カウンタ６６Ｈ，６６Ｌの動作態様の推移を示す。図１４（ｂ）〜（ｅ），（ｈ）〜（ｋ）は、先の図５（ｂ）〜（ｅ），（ｈ）〜（ｋ）に対応している。
【０１１１】
時刻ｔ１よりも前の期間において、上アームゲート信号ＧｍＨの論理がＬとされ、下アームゲート信号ＧｍＬの論理がＨとされている。また、時刻ｔ１よりも前の期間において、上アームスイッチＳＷＨがオフ状態とされ、下アームスイッチＳＷＬがオン状態とされている。これにより、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが電源電圧ＶＤＣ（１２Ｖ）とされ、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０Ｖとされている。
【０１１２】
時刻ｔ１において、下アーム検出回路８２Ｌのリセットが実施される。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＬに反転し、その結果、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＬに反転する。
【０１１３】
時刻ｔ２において、下アーム検出回路８２Ｌのリセットが解除される。これにより、下アーム検出回路８２Ｌは、時刻ｔ２における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１１４】
時刻ｔ３において下アームゲート信号ＧｍＬの論理がＬに反転し、下アームスイッチＳＷＬがオフ状態に切り替えられる。このため、下アームダイオードＤＬに電流が流れ、下アーム検出回路８２Ｌの出力電圧は、０Ｖから−０．７Ｖに向かって低下し始め、時刻ｔ４において負側閾値−Ｖα（−０．４Ｖ）を下回る。これにより、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＨに反転し、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。そして、下アーム遅延カウンタ６６Ｌにより、時刻ｔ３から時刻ｔ４までの時間が下アームスイッチＳＷＬのターンオフ時間ＴＬｏｆｆとして検出される。
【０１１５】
時刻ｔ５において、上アーム検出回路８２Ｈのリセットが実施される。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＬに反転し、その結果、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。
【０１１６】
時刻ｔ６において、上アーム検出回路８２Ｈのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ６における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである１２．７Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１１７】
時刻ｔ７において上アームゲート信号ＧｍＨの論理がＨに反転し、上アームスイッチＳＷＨがオン状態に切り替えられる。このため、上アーム検出回路８２Ｈの出力電圧は、０Ｖから−１２．７Ｖに向かって低下し始め、時刻ｔ８において負側閾値−Ｖα（−０．４Ｖ）を下回る。これにより、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＨに反転し、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。そして、上アーム遅延カウンタ６６Ｈにより、時刻ｔ７から時刻ｔ８までの時間が上アームスイッチＳＷＨのターンオン時間ＴＨｏｎとして検出される。
【０１１８】
時刻ｔ９において、上アーム検出回路８２Ｈのリセットが実施される。これにより、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＬに反転し、その結果、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。
【０１１９】
時刻ｔ１０において、上アーム検出回路８２Ｈのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ１０における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１２０】
時刻ｔ１１において上アームゲート信号ＧｍＨの論理がＬに反転し、上アームスイッチＳＷＨがオフ状態に切り替えられる。このため、上アーム検出回路８２Ｈの出力電圧は、０Ｖから上昇し始め、時刻ｔ１２において正側閾値Ｖα（０．４Ｖ）を超える。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＨに反転し、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。そして、上アーム遅延カウンタ６６Ｈにより、時刻ｔ１１から時刻ｔ１２までの時間が上アームスイッチＳＷＨのターンオフ時間ＴＨｏｆｆとして検出される。
【０１２１】
時刻ｔ１３において、下アーム検出回路８２Ｌのリセットが実施される。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＬに反転し、その結果、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＬに反転する。
【０１２２】
時刻ｔ１４において、下アーム検出回路８２Ｌのリセットが解除される。これにより、下アーム検出回路８２Ｌは、時刻ｔ１４における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである−０．７Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１２３】
時刻ｔ１５において下アームゲート信号ＧｍＬの論理がＨに反転し、下アームスイッチＳＷＬがオン状態に切り替えられる。このため、下アーム検出回路８２Ｌの出力電圧は、０Ｖから０．７Ｖに向かって上昇し始め、時刻ｔ１６において正側閾値Ｖα（０．４Ｖ）を超える。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＨに反転し、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。そして、下アーム遅延カウンタ６６Ｌにより、時刻ｔ１５から時刻ｔ１６までの時間が下アームスイッチＳＷＬのターンオン時間ＴＬｏｎとして検出される。
【０１２４】
続いて、図１５を用いて、上，下アームスイッチＳＷＨ，ＳＷＬの接続点と巻線１１との間を流れる電流Ｉの符号が負の場合における動作について説明する。図１５（ａ）〜（ｍ）は、先の図１４（ａ）〜（ｍ）に対応している。
【０１２５】
時刻ｔ１よりも前の期間において、上アームゲート信号ＧｍＨの論理がＬとされ、下アームゲート信号ＧｍＬの論理がＨとされている。また、時刻ｔ１よりも前の期間において、上アームスイッチＳＷＨがオフ状態とされ、下アームスイッチＳＷＬがオン状態とされている。これにより、上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨが電源電圧ＶＤＣ（１２Ｖ）とされ、下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬが０Ｖとされている。
【０１２６】
時刻ｔ１において、下アーム検出回路８２Ｌのリセットが実施される。これにより、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＬに反転し、その結果、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＬに反転する。
【０１２７】
時刻ｔ２において、下アーム検出回路８２Ｌのリセットが解除される。これにより、下アーム検出回路８２Ｌは、時刻ｔ２における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１２８】
時刻ｔ３において下アームゲート信号ＧｍＬの論理がＬに反転し、下アームスイッチＳＷＬがオフ状態に切り替えられる。このため、上アームダイオードＤＨに電流が流れ、下アーム検出回路８２Ｌの出力電圧は、０Ｖから上昇し始め、時刻ｔ４において正側閾値Ｖα（０．４Ｖ）を超える。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＨに反転し、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。そして、下アーム遅延カウンタ６６Ｌにより、時刻ｔ３から時刻ｔ４までの時間が下アームスイッチＳＷＬのターンオフ時間ＴＬｏｆｆとして検出される。
【０１２９】
時刻ｔ５において、上アーム検出回路８２Ｈのリセットが実施される。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＬに反転し、その結果、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。
【０１３０】
時刻ｔ６において、上アーム検出回路８２Ｈのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ６における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである−０．７Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１３１】
時刻ｔ７において上アームゲート信号ＧｍＨの論理がＨに反転し、上アームスイッチＳＷＨがオン状態に切り替えられる。このため、上アーム検出回路８２Ｈの出力電圧は、−０．７Ｖから０Ｖに向かって上昇し始め、時刻ｔ８において正側閾値Ｖα（０．４Ｖ）を超える。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＨに反転し、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。そして、上アーム遅延カウンタ６６Ｈにより、時刻ｔ７から時刻ｔ８までの時間が上アームスイッチＳＷＨのターンオン時間ＴＨｏｎとして検出される。
【０１３２】
時刻ｔ９において、上アーム検出回路８２Ｈのリセットが実施される。これにより、第１上アームコンパレータ８７Ｈの出力信号ＳｇＨ１の論理がＬに反転し、その結果、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＬに反転する。
【０１３３】
時刻ｔ１０において、上アーム検出回路８２Ｈのリセットが解除される。これにより、上アーム検出回路８２Ｈは、時刻ｔ１０における上アームスイッチＳＷＨのドレイン及びソース間電圧ＶｄｓＨである０Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１３４】
時刻ｔ１１において上アームゲート信号ＧｍＨの論理がＬに反転し、上アームスイッチＳＷＨがオフ状態に切り替えられる。このため、上アーム検出回路８２Ｈの出力電圧は、０Ｖから−０．７Ｖに向かって低下し始め、時刻ｔ１２において負側閾値−Ｖα（−０．４Ｖ）を下回る。これにより、第２上アームコンパレータ８８Ｈの出力信号ＳｇＨ２の論理がＨに反転し、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転する。そして、上アーム遅延カウンタ６６Ｈにより、時刻ｔ１１から時刻ｔ１２までの時間が上アームスイッチＳＷＨのターンオフ時間ＴＨｏｆｆとして検出される。
【０１３５】
時刻ｔ１３において、下アーム検出回路８２Ｌのリセットが実施される。これにより、第１下アームコンパレータ８７Ｌの出力信号ＳｇＬ１の論理がＬに反転し、その結果、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＬに反転する。
【０１３６】
時刻ｔ１４において、下アーム検出回路８２Ｌのリセットが解除される。これにより、下アーム検出回路８２Ｌは、時刻ｔ１４における下アームスイッチＳＷＬのドレイン及びソース間電圧ＶｄｓＬである１２．７Ｖを基準電圧とし、その基準電圧からの変化分を出力する。
【０１３７】
時刻ｔ１５において下アームゲート信号ＧｍＬの論理がＨに反転し、下アームスイッチＳＷＬがオン状態に切り替えられる。このため、下アーム検出回路８２Ｌの出力電圧は、０Ｖから−１２．７Ｖに向かって低下し始め、時刻ｔ１６において負側閾値−Ｖα（−０．４Ｖ）を下回る。これにより、第２下アームコンパレータ８８Ｌの出力信号ＳｇＬ２の論理がＨに反転し、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転する。そして、下アーム遅延カウンタ６６Ｌにより、時刻ｔ１５から時刻ｔ１６までの時間が下アームスイッチＳＷＬのターンオン時間ＴＬｏｎとして検出される。
【０１３８】
以上説明した本実施形態によれば、デッドタイムを短縮しつつ、上アームスイッチＳＷＨ及び下アームスイッチＳＷＬそれぞれの実際の駆動状態を、オン指令及びオフ指令で特定される駆動状態に近づくように、ゲート信号ＧｍＨ，ＧｍＬを補正することができる。このため、例えば、ゲート信号ＧｍＨ，ＧｍＬの論理反転タイミングに同期した電流検出等を誤差なく実現することができる。
【０１３９】
＜第３実施形態の変形例１＞
第１指令デッドタイムＤＴ１＊の算出に際し、「ＤＴｒ１＝０」との条件は必須ではない。この場合、上アームデッドタイム生成部６２Ｈは、マージンとしての微小時間をΔＴｄｔとする場合、第１指令デッドタイムＤＴ１＊を「ＴＬｏｆｆ−ＴＨｏｎ＋ΔＴｄｔ」として算出してもよい。
【０１４０】
また、第２指令デッドタイムＤＴ２＊の算出に際し、「ＤＴｒ２＝０」との条件は必須ではない。この場合、下アームデッドタイム生成部６２Ｌは、第２指令デッドタイムＤＴ２＊を「ＴＨｏｆｆ−ＴＬｏｎ＋ΔＴｄｔ」として算出してもよい。
【０１４１】
＜第３実施形態の変形例２＞
図１６に示すように、ドライブＩＣ５０は、上アーム検出回路８２Ｈ、第１上アームコンパレータ８７Ｈ、第２上アームコンパレータ８８Ｈ、上アームＯＲ回路６３Ｈ、上アーム遅延カウンタ６６Ｈ及び下アーム遅延カウンタ６６Ｌを備えていなくてもよい。図１６において、先の図１１に示した構成と同一の構成については、便宜上、同一の符号を付している。
【０１４２】
ロジック部６０は、デッドタイム算出部６７を備えている。デッドタイム算出部６７には、下アームゲート信号ＧｍＬ及び下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒが入力される。
【０１４３】
デッドタイム算出部６７は、下アームゲート信号ＧｍＬの論理がＨに反転してから、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転するまでの時間を、下アームスイッチＳＷＬのターンオン時間ＴＬｏｎとして検出する。また、デッドタイム算出部６７は、下アームゲート信号ＧｍＬの論理がＬに反転してから、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒの論理がＨに反転するまでの時間を、下アームスイッチＳＷＬのターンオフ時間ＴＬｏｆｆとして検出する。
【０１４４】
上，下アームデッドタイム生成部６２Ｈ，６２Ｌは、検出された最新のターンオフ時間ＴＬｏｆｆから、検出された最新のターンオン時間ＴＬｏｎを減算した値として、指令デッドタイムＤＴ＊を算出する。
【０１４５】
本実施形態では、上，下アームスイッチＳＷＨ，ＳＷＬの特性を同等とみなしている。このため、上アームデッドタイム生成部６２Ｈは、入力された駆動信号ＧＳの論理Ｈへの切り替えタイミングを、算出した指令デッドタイムＤＴ＊だけ遅延させることにより、上アームゲート信号ＧｍＨを生成する。また、下アームデッドタイム生成部６２Ｌは、入力された反転器６１の出力信号の論理Ｈへの切り替えタイミングを、算出した指令デッドタイムＤＴ＊だけ遅延させることにより、下アームゲート信号ＧｍＬを生成する。
【０１４６】
以上説明した本実施形態によれば、ドライブＩＣ５０の部品数を削減しつつ、第３実施形態の効果に準じた効果を得ることができる。
【０１４７】
＜第３実施形態の変形例３＞
図１７に示すように、ドライブＩＣ５０は、下アーム検出回路８２Ｌ、第１下アームコンパレータ８７Ｌ、第２下アームコンパレータ８８Ｌ、下アームＯＲ回路６３Ｌ、上アーム遅延カウンタ６６Ｈ及び下アーム遅延カウンタ６６Ｌを備えていなくてもよい。図１７において、先の図１１，図１６に示した構成と同一の構成については、便宜上、同一の符号を付している。
【０１４８】
デッドタイム算出部６７には、上アームゲート信号ＧｍＨ及び上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒが入力される。
【０１４９】
デッドタイム算出部６７は、上アームゲート信号ＧｍＨの論理がＨに反転してから、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転するまでの時間を、上アームスイッチＳＷＨのターンオン時間ＴＨｏｎとして検出する。また、デッドタイム算出部６７は、上アームゲート信号ＧｍＨの論理がＬに反転してから、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒの論理がＨに反転するまでの時間を、上アームスイッチＳＷＨのターンオフ時間ＴＨｏｆｆとして検出する。
【０１５０】
本実施形態でも、上，下アームスイッチＳＷＨ，ＳＷＬの特性を同等とみなしている。このため、上アームデッドタイム生成部６２Ｈ及び下アームデッドタイム生成部６２Ｌにおいて、算出された指令デッドタイムＤＴ＊が用いられる。
【０１５１】
以上説明した本実施形態によっても、ドライブＩＣ５０の部品数を削減しつつ、第３実施形態の効果に準じた効果を得ることができる。
【０１５２】
＜第４実施形態＞
以下、第４実施形態について、第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１８に示すように、ドライブＩＣ５０の構成を変更する。図１８において、先の図１１に示した構成と同一の構成については、便宜上、同一の符号を付している。
【０１５３】
ロジック部６０は、処理部９０を備えている。処理部９０には、上，下アームデッドタイム生成部６２Ｈ，６２Ｌから出力された上，下アームゲート信号ＧｍＨ，ＧｍＬと、上アームＯＲ回路６３Ｈの出力信号ＳｇＨｒと、下アームＯＲ回路６３Ｌの出力信号ＳｇＬｒとが入力される。
【０１５４】
処理部９０は、図１９に示すように、上アームゲート信号ＧｍＨの論理がＨとされている期間を上アームオン指令期間ＴＨ＊ｏｎとして検出し、上アームゲート信号ＧｍＨの論理がＬとされている期間を上アームオフ指令期間ＴＨ＊ｏｆｆとして検出する。図１９（ａ）は、駆動信号ＧＳの推移を示し、図１９（ｂ）〜（ｅ）は、先の図１２（ａ）〜（ｄ）に対応している。
【０１５５】
処理部９０は、下アームゲート信号ＧｍＬの論理がＨとされている期間を下アームオン指令期間ＴＬ＊ｏｎとして検出し、下アームゲート信号ＧｍＬの論理がＬとされている期間を下アームオフ指令期間ＴＬ＊ｏｆｆとして検出する。
【０１５６】
処理部９０は、図１９（ｄ）に示すように、上アームスイッチＳＷＨがオン状態に維持される期間を上アームオン期間ＴＨｒｏｎとして検出し、上アームスイッチＳＷＨがオフ状態に維持される期間を上アームオフ期間ＴＨｒｏｆｆとして検出する。処理部９０は、例えば、図１４及び図１５を参照して、ｔ８〜ｔ１２の期間を上アームオン期間ＴＨｒｏｎとして検出し、ｔ１２〜ｔ８の期間を上アームオフ期間ＴＨｒｏｆｆとして検出すればよい。
【０１５７】
処理部９０は、図１９（ｅ）に示すように、下アームスイッチＳＷＬがオン状態に維持される期間を下アームオン期間ＴＬｒｏｎとして検出し、下アームスイッチＳＷＬがオフ状態に維持される期間を下アームオフ期間ＴＬｒｏｆｆとして検出する。処理部９０は、例えば、図１４及び図１５を参照して、電流Ｉの符号が正の場合、ｔ１６〜ｔ４の期間を下アームオン期間ＴＬｒｏｎとして検出し、ｔ４〜ｔ１６の期間を下アームオン期間ＴＬｒｏｎとして検出すればよい。
【０１５８】
以上説明した構成を用いて、以下に説明する３つの処理を行うことができる。
【０１５９】
＜その１＞
上アームデッドタイム生成部６２Ｈは、検出された上アームオン期間ＴＨｒｏｎが上アームオン指令期間ＴＨ＊ｏｎと等しくなるように、上アームゲート信号ＧｍＨの論理Ｌへの反転タイミングを補正する。また、下アームデッドタイム生成部６２Ｌは、検出された下アームオン期間ＴＬｒｏｎが下アームオン指令期間ＴＬ＊ｏｎと等しくなるように、下アームゲート信号ＧｍＬの論理Ｌへの反転タイミングを補正する。なお、この場合における各デッドタイム生成部６２Ｈ，６２Ｌがオン補正部に相当する。
【０１６０】
この構成によれば、上アームスイッチＳＷＨ及び下アームスイッチＳＷＬそれぞれの実際の駆動状態を、オン指令及びオフ指令で特定される駆動状態に近づくように、ゲート信号ＧｍＨ，ＧｍＬを補正することができる。
【０１６１】
＜その２＞
上アームデッドタイム生成部６２Ｈは、検出された上アームオフ期間ＴＨｒｏｆｆが上アームオフ指令期間ＴＨ＊ｏｆｆと等しくなるように、上アームゲート信号ＧｍＨの論理Ｌへの反転タイミングを補正する。また、下アームデッドタイム生成部６２Ｌは、検出された下アームオフ期間ＴＬｒｏｆｆが下アームオフ指令期間ＴＬ＊ｏｆｆと等しくなるように、下アームゲート信号ＧｍＬの論理Ｌへの反転タイミングを補正する。なお、この場合における各デッドタイム生成部６２Ｈ，６２Ｌがオフ補正部に相当する。
【０１６２】
この構成によれば、上アームスイッチＳＷＨ及び下アームスイッチＳＷＬそれぞれの実際の駆動状態を、オン指令及びオフ指令で特定される駆動状態に近づくように、ゲート信号ＧｍＨ，ＧｍＬを補正することができる。
【０１６３】
＜その３＞
処理部９０（デッドタイム補正部に相当）は、図２０に示す各検出期間ＴＨｒｏｎ，ＴＨｒｏｆｆ，ＴＬｒｏｎ，ＴＬｒｏｆｆ及び各指令期間ＴＨ＊ｏｎ，ＴＨ＊ｏｆｆ，ＴＬ＊ｏｎ，ＴＬ＊ｏｆｆに基づいて、第１指令デッドタイムＤＴ１＊及び第２指令デッドタイムＤＴ２＊を算出する。
【０１６４】
詳しくは、処理部９０は、下式（ｅｑ１）〜（ｅｑ３）のいずれかを用いて、第１指令デッドタイムＤＴ１＊を算出する。
【０１６５】
ＤＴ１＊＝（ＴＨｒｏｎ−ＴＨ＊ｏｎ）  …  （ｅｑ１）
ＤＴ１＊＝（ＴＨ＊ｏｆｆ−ＴＨｒｏｆｆ）  …  （ｅｑ２）
ＤＴ１＊＝（ＴＨｒｏｎ−ＴＨ＊ｏｎ）／２
＋（ＴＨ＊ｏｆｆ−ＴＨｒｏｆｆ）／２  …  （ｅｑ２）
処理部９０は、下式（ｅｑ４）〜（ｅｑ６）のいずれかを用いて、第２指令デッドタイムＤＴ２＊を算出する。
【０１６６】
ＤＴ２＊＝（ＴＬｒｏｎ−ＴＬ＊ｏｎ）  …  （ｅｑ４）
ＤＴ２＊＝（ＴＬ＊ｏｆｆ−ＴＬｒｏｆｆ）  …  （ｅｑ５）
ＤＴ２＊＝（ＴＬｒｏｎ−ＴＬ＊ｏｎ）／２
＋（ＴＬ＊ｏｆｆ−ＴＬｒｏｆｆ）／２  …  （ｅｑ６）
上アームデッドタイム生成部６２Ｈは、入力された駆動信号ＧＳの論理Ｈへの切り替えタイミングを、算出した第１指令デッドタイムＤＴ１＊だけ遅延させることにより、上アームゲート信号ＧｍＨを生成する。また、下アームデッドタイム生成部６２Ｌは、入力された反転器６１の出力信号の論理Ｈへの切り替えタイミングを、算出した第２指令デッドタイムＤＴ２＊だけ遅延させることにより、下アームゲート信号ＧｍＬを生成する。
【０１６７】
この構成によれば、実際のデッドタイムを短縮することができる。
【０１６８】
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
【０１６９】
・図３の全差動増幅回路８３の正側出力端子に代えて、負側出力端子の出力電圧が各コンパレータ８７Ｈ，８８Ｈに入力される構成であってもよい。
【０１７０】
・検出回路としては、全差動増幅回路を備えるものに限らず、差動増幅回路を備えるものであってもよい。以下、この回路構成を例示する。
【０１７１】
図２１に示すように、上アーム検出回路８２Ｈは、入力コンデンサ１０４、保持コンデンサ１０５、差動増幅回路１０３及びリセットスイッチ１０６を備えている。入力コンデンサ１０４は、上アームスイッチＳＷＨのドレインと差動増幅回路１０３の反転入力端子（第１入力端子に相当）とを接続している。反転入力端子には、保持コンデンサ１０５の第１端が接続され、保持コンデンサ１０５の第２端には、差動増幅回路１０３の出力端子が接続されている。差動増幅回路１０３の非反転入力端子（第２入力端子に相当）には、上アームスイッチＳＷＨのソースが接続されている。
【０１７２】
保持コンデンサ１０５には、リセットスイッチ１０６が並列されている。リセットスイッチ１０６がオン状態に切り替えられることによりリセットが実施され、その後、リセットスイッチ１０６がオフ状態に切り替えられることによりリセットが解除される。
【０１７３】
・図３に示す構成において、全差動増幅回路を、非反転増幅回路ではなく、反転増幅回路として構成してもよい。この場合、その変更に応じて後段の回路構成を変更すればよい。
【０１７４】
・電力変換器としてはインバータに限らず、例えば上，下アームスイッチの直列接続体を２組備えるフルブリッジ回路であってもよい。
【０１７５】
・本開示に記載の制御部及びその手法は、コンピュータプログラムにより具体化された一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリを構成することによって提供された専用コンピュータにより、実現されてもよい。あるいは、本開示に記載の制御部及びその手法は、一つ以上の専用ハードウェア論理回路によってプロセッサを構成することによって提供された専用コンピュータにより、実現されてもよい。もしくは、本開示に記載の制御部及びその手法は、一つ乃至は複数の機能を実行するようにプログラムされたプロセッサ及びメモリと一つ以上のハードウェア論理回路によって構成されたプロセッサとの組み合わせにより構成された一つ以上の専用コンピュータにより、実現されてもよい。また、コンピュータプログラムは、コンピュータにより実行されるインストラクションとして、コンピュータ読み取り可能な非遷移有形記録媒体に記憶されていてもよい。
【符号の説明】
【０１７６】
２０…インバータ、５０…ドライブＩＣ、６０…ロジック部、８２Ｈ，８２Ｌ…上，下アーム検出回路、ＳＷＨ，ＳＷＬ…上，下アームスイッチ、ＤＨ，ＤＬ…上，下アームダイオード。
【図１】
2020202678.tif 000003
【図２】
2020202678.tif 000004
【図３】
2020202678.tif 000005
【図４】
2020202678.tif 000006
【図５】
2020202678.tif 000007
【図６】
2020202678.tif 000008
【図７】
2020202678.tif 000009
【図８】
2020202678.tif 000010
【図９】
2020202678.tif 000011
【図１０】
2020202678.tif 000012
【図１１】
2020202678.tif 000013
【図１２】
2020202678.tif 000014
【図１３】
2020202678.tif 000015
【図１４】
2020202678.tif 000016
【図１５】
2020202678.tif 000017
【図１６】
2020202678.tif 000018
【図１７】
2020202678.tif 000019
【図１８】
2020202678.tif 000020
【図１９】
2020202678.tif 000021
【図２０】
2020202678.tif 000022
【図２１】
2020202678.tif 000023