(57)【要約】【課題】カラークロストークを低減することができる画素回路を提供する。【解決手段】画素回路１０は、１つのデータ信号線Ｖｄａｔと、データ信号線Ｖｄａｔを介して伝達されるデータ信号Ｖｄａｔを保持する１つの保持容量ＣＳと、保持容量ＣＳに保持されたデータ信号Ｖｄａｔに応じた電流を出力する１つの駆動トランジスタＴＤと、３つの色選択線ＥＭＲ、ＥＭＧ、ＥＭＢと、各々の制御端子が互いに異なる色選択線ＥＭＲ、ＥＭＧ、またはＥＭＢに接続された３つの色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂと、各々が互いに異なる色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、またはＴ４Ｂを介して駆動トランジスタＴＤの電流の出力端に接続された、発光色が互いに異なる３つの発光素子ＥＬＲ、ＥＬＧ、ＥＬＢと、を備える。【選択図】図５
2020118952.tif 000002
【特許請求の範囲】
【請求項１】
１つのデータ信号線と、
前記１つのデータ信号線を介して伝達されるデータ信号を保持する１つの保持容量と、
前記保持容量に保持された前記データ信号に応じた電流を出力する１つの駆動トランジスタと、
３つの色選択線と、
各々の制御端子が互いに異なる前記色選択線に接続された３つの色選択トランジスタと、
各々が互いに異なる前記色選択トランジスタを介して前記駆動トランジスタの前記電流の出力端に接続された、発光色が互いに異なる３つの発光素子と、
を備える画素回路。
【請求項２】
前記画素回路は、３つのサブ画素領域からなる画素領域に形成され、
前記３つの発光素子の各々は、互いに異なる前記サブ画素領域に配置され、
前記保持容量および前記駆動トランジスタは、前記３つのサブ画素領域のうちいずれか１つのサブ画素領域に配置され、
前記データ信号線は、前記３つのサブ画素領域のうち前記１つのサブ画素領域以外のサブ画素領域に配置されている、
請求項１に記載の画素回路。
【請求項３】
１つのデータ信号線と、１つの保持容量と、１つの駆動トランジスタと、３つの色選択トランジスタと、３つの発光素子と、を備える画素回路の駆動方法であって、
１フレーム期間を構成しかつ互いに異なる発光色に対応する３つのサブフレーム期間の各々において、
当該サブフレーム期間に対応する発光色の発光輝度に関連するデータ信号を、前記１つのデータ信号線を介して前記保持容量に保持し、
前記保持容量に保持された前記データ信号に応じた電流を前記駆動トランジスタから出力し、
前記駆動トランジスタから出力された前記電流を、いずれか１つの前記色選択トランジスタを介して、前記３つの発光素子のうち当該サブフレーム期間に対応する発光色の発光素子に供給する、
駆動方法。
【請求項４】
マトリクス状に配置された、各々が請求項１または２に記載の複数の画素回路と、
前記マトリクスの各列に設けられ、当該列に配置された複数の画素回路のデータ信号線同士がつながったデータ信号線と、
前記マトリクスの各行に設けられ、当該行に配置された複数の画素回路の同じ発光色に対応する色選択線同士がつながった、発光色ごとの色選択線と、
各列の前記データ信号線に接続されたデータドライバと、
各行の発光色ごとの前記色選択線に接続されたゲートドライバと、
を備える表示装置。
【請求項５】
前記表示装置は、タイミングコントローラをさらに備え、
前記タイミングコントローラの制御下で、１フレーム期間を構成しかつ互いに異なる発光色に対応する３つのサブフレーム期間の各々において、
前記データドライバは、当該サブフレーム期間に対応する発光色の発光輝度に関連するデータ信号を、各列の前記データ信号線に供給し、
前記ゲートドライバは、各行の当該サブフレーム期間に対応する発光色の色選択線に、当該色選択線に接続された色選択トランジスタを導通状態に制御する制御信号を、行順次に供給する、
請求項４に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路、駆動方法、および、表示装置に関する。
【背景技術】
【０００２】
従来、有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いたアクティブマトリクス型のカラー表示装置（以下、カラー表示装置という）が実用化されている。カラー表示装置は、発光色がそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の有機ＥＬ素子を搭載した３つのサブ画素回路から構成される画素回路を、複数個マトリクス状に配置して構成される。カラー表示装置は、サブ画素回路ごとに発光輝度を制御することにより、カラー画像を表示する。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
従来のカラー表示装置では、例えば、発光素子を、Ｒ、Ｇ、Ｂごとに単色点灯したときの各輝度ＬＲ、ＬＧ、ＬＢの合計輝度ＬＲＧＢと、Ｒ、Ｇ、Ｂを同時に点灯させたときの合計輝度ＬＷとが異なることがある。この場合、単色Ｒ、Ｇ、Ｂで所望のガンマ特性を設定しても、ＲＧＢの同時点灯により白（Ｗ）を点灯したときにホワイトバランスがずれてしまい、表示品位が劣化する。このように、ある発光色の輝度が同時に点灯する他の発光色の輝度の影響を受けて変動することを、本明細書ではカラークロストークと呼ぶ。
【０００４】
本発明は、カラークロストークを低減することができる画素回路、表示装置、および画素回路の駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、開示される一態様に係る画素回路は、１つのデータ信号線と、前記１つのデータ信号線を介して伝達されるデータ信号を保持する１つの保持容量と、前記保持容量に保持された前記データ信号に応じた電流を出力する１つの駆動トランジスタと、３つの色選択線と、各々の制御端子が互いに異なる前記色選択線に接続された３つの色選択トランジスタと、各々が互いに異なる前記色選択トランジスタを介して前記駆動トランジスタの前記電流の出力端に接続された、発光色が互いに異なる３つの発光素子と、を備える。
【０００６】
また、開示される一態様に係る画素回路の駆動方法は、１つのデータ信号線と、１つの保持容量と、１つの駆動トランジスタと、３つの色選択トランジスタと、３つの発光素子と、を備える画素回路の駆動方法であって、１フレーム期間を構成しかつ互いに異なる発光色に対応する３つのサブフレーム期間の各々において、当該サブフレーム期間に対応する発光色の発光輝度に関連するデータ信号を、前記１つのデータ信号線を介して前記保持容量に保持し、前記保持容量に保持された前記データ信号に応じた電流を前記駆動トランジスタから出力し、前記駆動トランジスタから出力された前記電流を、いずれか１つの前記色選択トランジスタを介して、前記３つの発光素子のうち当該サブフレーム期間に対応する発光色の発光素子に供給する。
【発明の効果】
【０００７】
本発明に係る画素回路および画素回路の駆動方法によれば、画素回路に含まれる発光色が互いに異なる複数の発光素子を時分割で順次発光させ、残像効果によって所望の色を表示することができるので、カラークロストークを低減できる。
【図面の簡単な説明】
【０００８】
【図１】図１は、一般的な表示装置の機能的な構成の一例を示すブロック図である。
【図２】図２は、一般的な画素回路の構成の一例を示す回路図である。
【図３】図３は、一般的な画素回路の構造の一例を模式的に示す平面図である。
【図４】図４は、実施の形態に係る表示装置の機能的な構成の一例を示すブロック図である。
【図５】図５は、実施の形態に係る画素回路の構成の一例を示す回路図である。
【図６】図６は、実施の形態に係る画素回路の構造の一例を模式的に示す平面図である。
【図７Ａ】図７Ａは、実施の形態に係る画素回路の駆動方法の一例を示すタイミングチャートである。
【図７Ｂ】図７Ｂは、実施の形態に係る表示装置の駆動方法の一例を示すタイミングチャートである。
【図８】図８は、変形例１に係る画素回路の構成の一例を示す回路図である。
【図９】図９は、変形例１に係る画素回路の駆動方法の一例を示すタイミングチャートである。
【図１０】図１０は、比較例１に係る画素回路の構成の一例を示す回路図である。
【図１１】図１１は、変形例２に係る画素回路の構成の一例を示す回路図である。
【図１２】図１２は、変形例２に係る画素回路の駆動方法の一例を示すタイミングチャートである。
【図１３】図１３は、比較例２に係る画素回路の構成の一例を示す回路図である。
【発明を実施するための形態】
【０００９】
（本発明の基礎となった知見）
本発明者は、従来のカラー表示装置におけるカラークロストークが、以下の要因によって生じることを見出した。本発明の実施の形態について説明する前に、カラー表示装置においてカラークロストークが発生する要因について、一般的な有機ＥＬ表示装置の例を用いて説明する。
【００１０】
図１は、一般的な有機ＥＬ表示装置（以下、表示装置と言う）の機能的な構成の一例を示すブロック図である。以下の説明では、簡潔のため、信号と信号を伝達する配線とを、同一の符号で参照することがある。また、回路と回路が形成される領域とを、同一の符号で参照することがある。
【００１１】
図１に示されるように、表示装置９は、表示部９２、ゲートドライバ９３、データドライバ９５、コントローラ９６、および電源９７を備える。
【００１２】
表示部９２は、複数の画素回路９０をマトリクス状に配置してなる。各画素回路９０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応するサブ画素回路９１Ｒ、９１Ｇ、９１Ｂからなる。
【００１３】
マトリクスの各行には、同じ行に配置される複数の画素回路９０に接続される３本の制御信号線ＩＮＩ、ＲＥＦ、ＷＳが設けられる。制御信号線ＩＮＩ、ＲＥＦ、ＷＳは、ゲートドライバ９３から供給される制御信号ＩＮＩ、ＲＥＦ、ＷＳを、画素回路９０へ伝達する。なお、制御信号線の本数および制御信号は一例であり、この例には限定されない。
【００１４】
マトリクスの各列には、同じ列に配置される複数の画素回路９０に接続される３本のデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢが設けられる。データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢは、データドライバ９５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを、画素回路９０へ、それぞれ伝達する。
【００１５】
コントローラ９６は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示部９２において表示するための制御信号を、ゲートドライバ９３およびデータドライバ９５へ供給する。
【００１６】
電源９７は、表示部９２、ゲートドライバ９３、データドライバ９５、およびコントローラ９６へ、参照電圧および電源電圧を供給する。電源９７は、例えば、参照電圧ＶＩＮＩ、ＶＲＥＦ、正電源電圧ＶＣＣ、負電源電圧ＶＣＡＴＨを、表示部９２へ供給する。
【００１７】
図２は、画素回路９０の構成の一例を示す回路図である。図２に示されるように、画素回路９０を構成するサブ画素回路９１Ｒ、１９Ｇ、９１Ｂは、互いに同一の構成を有している。以下、画素回路９０の構成について、サブ画素回路９１Ｒに着目して説明する。
【００１８】
サブ画素回路９１Ｒは、初期化トランジスタＴ１Ｒ、補償トランジスタＴ２Ｒ、書込みトランジスタＴ３Ｒ、保持容量ＣＳＲ、駆動トランジスタＴＤＲ、発光素子ＥＬＲを有している。各トランジスタは、一例として、Ｎ型チャネルトランジスタで構成される。
【００１９】
また、サブ画素回路９１Ｒは、制御信号線ＩＮＩ、ＲＥＦ、ＷＳ、参照電圧線ＶＩＮＩ、ＶＲＥＦ、データ信号線ＶｄａｔＲ、正電源線ＶＣＣ、および負電源線ＶＣＡＴＨを有している。
【００２０】
初期化トランジスタＴ１Ｒは、制御信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤＲのソースノードを基準電圧ＶＩＮＩに設定する。
【００２１】
補償トランジスタＴ２Ｒは、制御信号ＲＥＦに従ってオン状態となり、駆動トランジスタＴＤＲのゲートノードを基準電圧Ｖｒｅｆに設定する。
【００２２】
書込みトランジスタＴ３Ｒは、制御信号ＷＳに従ってオン状態となり、データ信号ＶｄａｔＲの電圧を保持容量ＣＳＲに保持する。
【００２３】
駆動トランジスタＴＤＲは、保持容量ＣＳＲに保持された電圧に応じて、発光素子ＥＬＲに電流を供給する。これにより、発光素子ＥＬＲは、データ信号ＶｄａｔＲによって表される輝度で発光する。
【００２４】
サブ画素回路９１Ｇ、９１Ｂも、サブ画素回路９１Ｒと同様に構成される。
【００２５】
画素回路９０では、サブ画素回路９１Ｒ、９１Ｇ、９１Ｂにおいて、同じ制御信号ＩＮＩ、ＲＥＦ、ＷＳに従って同じタイミングでデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢが保持され、保持されたデータ信号に応じた輝度で発光素子ＥＬＲ、ＥＬＧ、ＥＬＢが発光する。
【００２６】
図３は、画素回路９０の構造の一例を模式的に示す平面図である。図３に示されるように、サブ画素回路９１Ｒ、９１Ｇ、９１Ｂは、画素領域９０を分割した３つのサブ画素領域９１Ｒ、９１Ｇ、９１Ｂにそれぞれ形成されている。
【００２７】
画素回路９０は、例えば、基板上に、この順に配置された第１配線層、半導体層、第２配線層によって形成されている。第１配線層は、主に、制御信号線ＩＮＩ、ＲＥＦ、ＷＳ、参照電圧線ＶＩＮＩ、ＶＲＥＦ、保持容量ＣＳＲ、ＣＳＧ、ＣＳＢの一方電極、および各トランジスタのゲート電極として用いられる。半導体層は、各トランジスタのチャネル領域として用いられる。第２配線層は、主に、データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢ、正電源線ＶＣＣ、保持容量ＣＳＲ、ＣＳＧ、ＣＳＢの他方電極、および各トランジスタのソース電極、ドレイン電極として用いられる。異なる層同士は、ビアにより接続される。
【００２８】
なお、図示は省略しているが、基板、第１配線層、半導体層、第２配線層を覆うように平坦化層が設けられ、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、平坦化層上に形成される。発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、平坦化層に開口されたコンタクトホールを介して、それぞれ駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢのソースノードに接続される。
【００２９】
このように構成された画素回路９０において生じるカラークロストークについて説明する。
【００３０】
画素回路９０に含まれる発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、同一の制御信号ＩＮＩ、ＲＥＦ、ＷＳに従って同一のタイミングで保持容量ＣＳＲ、ＣＳＧ、ＣＳＢに保持されたデータ信号ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢに応じた輝度で発光する。
【００３１】
図２に示されるように、駆動トランジスタＴＤＧのゲートノードと、サブ画素回路９１Ｒ、９１Ｂのデータ信号線ＶｄａｔＲ、ＶｄａｔＢとの間には、寄生容量ＣＰ１、ＣＰ２が存在する。そのため、駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇ、つまり、保持容量ＣＳＧに保持されるデータ信号ＶｄａｔＧは、寄生容量ＣＰ１、ＣＰ２を介して、データ信号ＶｄａｔＲ、ＶｄａｔＢの変動の影響を受ける。
【００３２】
図３に示されるように、データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢは、対応するサブ画素回路９１Ｒ、９１Ｇ、９１Ｂに設けられ、互いに近接している。そのため、寄生容量ＣＰ１、ＣＰ２は大きくなりやすく、駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇは、データ信号ＶｄａｔＲ、ＶｄａｔＢの変動の影響を受けやすくなっている。
【００３３】
駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇが、データ信号ＶｄａｔＲ、ＶｄａｔＢの影響を受けて変動することで、発光素子ＥＬＧの発光輝度が変動する。駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇの容量結合に起因した変動量ΔＶｇは、一例として、ゲートノードに接続される容量（寄生容量を含む）の合計をＣｔｏｔとして、式（１）で表される。
【００３４】
【数１】
2020118952.tif 000003
【００３５】
同様に、サブ画素回路９１Ｒの駆動トランジスタＴＤＲのゲートノードの電圧が、データ信号ＶｄａｔＧおよびサブ画素回路９１Ｒに隣接する他のサブ画素回路（図示せず）のデータ信号ＶｄａｔＢの影響を受けて変動することで、発光素子ＥＬＲの発光輝度が変動する。
【００３６】
同様に、サブ画素回路９１Ｂの駆動トランジスタＴＤＢのゲートノードの電圧は、データ信号ＶｄａｔＧおよびサブ画素回路９１Ｂに隣接する他のサブ画素回路（図示せず）のデータ信号ＶｄａｔＲの影響を受けて変動することで、発光素子ＥＬＢの発光輝度が変動する。
【００３７】
このようにして、カラークロストークは発生する。
【００３８】
（実施の形態）
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的または具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態などは、一例であり、本発明を限定する主旨ではない。
【００３９】
実施の形態に係る表示装置は、画素回路に含まれる発光色が互いに異なる複数の発光素子を時分割で順次発光させ、残像効果によって所望の色を表示することで、カラークロストークを低減する。
【００４０】
図４は、実施の形態に係る表示装置の機能的な構成の一例を示すブロック図である。以下の説明では、簡潔のため、信号と信号を伝達する配線とを、同一の符号で参照することがある。また、回路と回路が形成される領域とを、同一の符号で参照することがある。
【００４１】
図４に示されるように、表示装置１は、表示部１２、ゲートドライバ１３、１４、データドライバ１５、コントローラ１６、および電源１７を備える。
【００４２】
表示部１２は、複数の画素回路１０をマトリクス状に配置してなる。各画素回路１０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応するサブ画素領域１１Ｒ、１１Ｇ、１１Ｂに分割された画素領域１０に形成されている。
【００４３】
マトリクスの各行には、同じ行に配置される複数の画素回路１０に接続される３本の制御信号線が設けられる。制御信号線は、ゲートドライバ１３から供給される制御信号ＩＮＩ、ＲＥＦ、ＷＳを、画素回路１０へ伝達する。なお、制御信号線の本数および制御信号は一例であり、この例には限定されない。
【００４４】
また、マトリクスの各行には、同じ行に配置される複数の画素回路１０に接続される３本の色選択線が設けられる。色選択線は、ゲートドライバ１４から供給される制御信号ＥＭＲ、ＥＭＧ、ＥＭＢを、画素回路１０へ伝達する。
【００４５】
マトリクスの各列には、同じ列に配置される複数の画素回路１０に接続される１本のデータ信号線が設けられる。データ信号線は、データドライバ１５から供給されるＲ、Ｇ、Ｂの発光輝度に関連するデータ信号Ｖｄａｔを、画素回路１０へ伝達する。データ信号Ｖｄａｔは、Ｒ、Ｇ、Ｂの各々の発光色の発光輝度に関連するデータ信号を時分割で含んでいる。
【００４６】
コントローラ１６は、外部から映像信号を受信し、当該映像信号の各フレームの画像を表示部１２において表示するための制御信号を、ゲートドライバ１３、１４およびデータドライバ１５へ供給する。
【００４７】
電源１７は、表示部１２、ゲートドライバ１３、１４、データドライバ１５、およびコントローラ１６へ、参照電圧および電源電圧を供給する。電源１７は、例えば、参照電圧ＶＩＮＩ、ＶＲＥＦ、正電源電圧ＶＣＣ、負電源電圧ＶＣＡＴＨを、表示部１２へ供給する。
【００４８】
図５は、画素回路１０の構成の一例を示す回路図である。図５に示されるように、画素回路１０は、初期化トランジスタＴ１、補償トランジスタＴ２、書込みトランジスタＴ３、保持容量ＣＳ、駆動トランジスタＴＤ、色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂ、および発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを有している。各トランジスタは、一例として、Ｎ型チャネルトランジスタで構成される。
【００４９】
また、画素回路１０は、制御信号線ＩＮＩ、ＲＥＦ、ＷＳ、基準電圧線ＶＩＮＩ、ＶＲＥＦ、色選択線ＥＭＲ、ＥＭＧ、ＥＭＢ、データ信号線Ｖｄａｔ、正電源線ＶＣＣ、および負電源線ＶＣＡＴＨを有している。
【００５０】
なお、図５では、画素回路１０のデータ信号線Ｖｄａｔ（ｍ）とともに、画素回路１０の両側に隣接する他の画素回路のデータ信号線Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）が示されている。
【００５１】
初期化トランジスタＴ１は、制御信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤのソースノードを基準電圧ＶＩＮＩに設定する。
【００５２】
補償トランジスタＴ２は、制御信号ＲＥＦに従ってオン状態となり、駆動トランジスタＴＤのゲートノードを基準電圧Ｖｒｅｆに設定する。
【００５３】
書込みトランジスタＴ３は、制御信号ＷＳに従ってオン状態となり、データ信号Ｖｄａｔの電圧を保持容量ＣＳに保持する。
【００５４】
駆動トランジスタＴＤは、保持容量ＣＳに保持された電圧に応じた大きさの電流を出力する。
【００５５】
色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂは、制御信号ＥＭＲ、ＥＭＧ、ＥＭＢに従って択一的にオン状態となり、駆動トランジスタＴＤから出力される電流を、発光素子ＥＬＲ、ＥＬＧ、またはＥＬＢに供給する。これにより、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、データ信号Ｖｄａｔによって表される輝度で発光する。
【００５６】
図６は、画素回路１０の構造の一例を模式的に示す平面図である。図６に示されるように、画素回路１０は、３つのサブ画素領域１１Ｒ、１１Ｇ、１１Ｂに分割された画素領域１０に形成されている。
【００５７】
画素回路１０は、例えば、基板上に、この順に配置された第１配線層、半導体層、第２配線層によって形成されている。第１配線層は、主に、制御信号線ＩＮＩ、ＲＥＦ、ＷＳ、ＥＭＲ、ＥＭＧ、ＥＭＢ、保持容量ＣＳの一方電極、および各トランジスタのゲート電極として用いられる。半導体層は、各トランジスタのチャネル領域として用いられる。第２配線層は、主に、データ信号線Ｖｄａｔ、参照電圧線ＶＩＮＩ、ＶＲＥＦ、正電源線ＶＣＣ、保持容量ＣＳの他方電極、および各トランジスタのソース電極、ドレイン電極として用いられる。異なる層同士は、ビアにより接続される。
【００５８】
発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、サブ画素領域１１Ｒ、１１Ｇ、１１Ｂにそれぞれ配置され、保持容量ＣＳ、駆動トランジスタＴＤ、および色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂは、サブ画素領域１１Ｇに配置されている。データ信号線Ｖｄａｔは、サブ画素領域１１Ｒに配置されている。
【００５９】
上述のように構成された画素回路１０および表示装置１の駆動方法について説明する。
【００６０】
図７Ａは、画素回路１０の駆動方法の一例を示すタイミングチャートである。図７Ａに示されるように、画素回路１０では、１フレーム期間を構成し発光色Ｒ、Ｇ、Ｂに対応するサブフレーム期間Ｒ、Ｇ、Ｂにおいて、サブ画素領域１１Ｒ、１１Ｇ、１１Ｂに配置された発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを時分割で順次発光させ、残像効果によって所望の色を表示する。
【００６１】
つまり、画素回路１０では、１フレーム期間内で、発光色Ｒ、Ｇ、Ｂにそれぞれ対応するサブフレーム期間Ｒ、Ｇ、Ｂの各々において、次の動作が行われる。
【００６２】
サブフレーム期間に対応する発光色Ｒ、Ｇ、またはＢの発光輝度に関連するデータ信号Ｖｄａｔが、データ信号線Ｖｄａｔを介して保持容量ＣＳに保持される（初期化、Ｖｔｈ補償、およびデータ書込み）。保持容量ＣＳに保持されたデータ信号Ｖｄａｔに応じた電流が駆動トランジスタＴＤから出力される。駆動トランジスタＴＤから出力された電流が、サブフレーム期間ごとに異なる色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂを介して、サブフレーム期間に対応する発光色の発光素子ＥＬＲ、ＥＬＧ、またはＥＬＢに供給される（Ｒ発光、Ｇ発光、Ｂ発光）。
【００６３】
図７Ｂは、表示装置１の駆動方法の一例を示すタイミングチャートである。図７Ｂにおいて、信号名に付したかっこ書きの数字は、信号が供給される行を示している。図７Ｂに示されるように、図７Ａに示した画素回路１０の動作は、表示装置１のすべての行０〜ｎの画素回路において、行順次に行われる。
【００６４】
図７Ａ、図７Ｂでは、Ｎ型チャネルトランジスタ用の制御信号を例示したが、この例には限られない。例えば、画素回路１０はＰ型チャネルトランジスタを用いて構成されてもよく、その場合の制御信号には、図７Ａ、図７Ｂに示される制御信号の極性を反転したＰ型チャネルトランジスタ用の制御信号が用いられる。
【００６５】
このように構成された画素回路１０におけるカラークロストークの低減について、画素回路９０との対比に基づいて説明する。
【００６６】
画素回路１０では、画素回路１０に含まれる発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを、時分割で順次、データ信号Ｖｄａｔに応じた輝度で発光させることで、所望の色を表示している。
【００６７】
図５に示されるように、駆動トランジスタＴＤのゲートノードと、隣接する他の画素回路のデータ信号線Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）との間には、寄生容量ＣＰ１’、ＣＰ２’が存在する。そのため、画素回路１０では、駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’が、寄生容量ＣＰ１’、ＣＰ２’を介して、隣接する列の画素回路１０のデータ信号Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）の変動の影響を受ける。
【００６８】
図６に示されるように、データ信号線Ｖｄａｔは、画素回路１０ごとに１本ずつ設けられているので、データ信号線Ｖｄａｔの間隔は、図３のデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを合わせた間隔と比べて、広い。
【００６９】
駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’の容量結合に起因した変動量ΔＶｇ’は、一例として、ゲートノードに接続される容量（寄生容量を含む）の合計をＣｔｏｔ’として、式（２）で表される。
【００７０】
【数２】
2020118952.tif 000004
【００７１】
ここで、容量値は電極間の距離に反比例することから、前述した式（１）と比較して、ＣＰ１’＜ＣＰ１、ＣＰ２’＜ＣＰ２である。寄生容量ＣＰ１’、ＣＰ２’が、それぞれ寄生容量ＣＰ１、ＣＰ２より小さいことから、駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’は、隣接する画素回路のデータ信号の影響を受けにくくなっている。
【００７２】
また、保持容量ＣＳ、駆動トランジスタＴＤとデータ信号線Ｖｄａｔとを、異なるサブ画素領域に配置することで、保持容量ＣＳの大型化が容易になる。保持容量ＣＳを大型化することで、Ｃｔｏｔ’がより大きくなるので、容量結合に起因した駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’の変動をより小さく抑えることができる。
【００７３】
さらには、画素回路１０では、異なる発光色の発光を時分割で順次行うので、隣接するデータ信号線では、同じタイミングで同じ発光色の輝度に関連するデータ信号が伝達される。その結果、１つの発光色の輝度が他の発光色の輝度の影響を受けるカラークロストークが実質的に解消される。
【００７４】
カラークロストークの低減効果は、画素回路１０には限られず、１つのデータ信号線と、１つの保持容量と、１つの駆動トランジスタと、３つの色選択線と、３つの色選択トランジスタと、発光色が互いに異なる３つの発光素子と、を備える他の画素回路を用いても得ることができる。以下では、そのような画素回路の変形例について説明する。
【００７５】
図８は、変形例１に係る画素回路２０の構成の一例を示す回路図である。図８に示されるように、画素回路２０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応するサブ画素領域２１Ｒ、２１Ｇ、２１Ｂに分割された画素領域２０に形成されている。
【００７６】
画素回路２０は、初期化トランジスタＴ１、補償トランジスタＴ２、書込みトランジスタＴ３、保持容量ＣＳ、駆動トランジスタＴＤ、色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂ、発光制御トランジスタＴ５Ｒ、Ｔ５Ｇ、Ｔ５Ｂ、および発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを有している。各トランジスタは、一例として、Ｐ型チャネルトランジスタで構成される。
【００７７】
また、画素回路２０は、制御信号線ＩＮＩ、ＷＳ、基準電圧線ＶＩＮＩ、色選択線ＥＭＲ、ＥＭＧ、ＥＭＢ、データ信号線Ｖｄａｔ、正電源線ＶＣＣ、および負電源線ＶＣＡＴＨを有している。
【００７８】
なお、図８では、画素回路２０のデータ信号線Ｖｄａｔ（ｍ）とともに、画素回路２０の両側に隣接する他の画素回路のデータ信号線Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）が示されている。
【００７９】
初期化トランジスタＴ１は、制御信号ＩＮＩに従ってオン状態となり、駆動トランジスタＴＤのゲートノードを基準電圧ＶＩＮＩに設定する。
【００８０】
補償トランジスタＴ２は、制御信号ＷＳに従ってオン状態となり、駆動トランジスタＴＤのゲートノードを駆動トランジスタＴＤのしきい値電圧Ｖｔｈに設定する。
【００８１】
書込みトランジスタＴ３は、制御信号ＷＳに従ってオン状態となり、データ信号Ｖｄａｔの電圧を保持容量ＣＳに保持する。
【００８２】
発光制御トランジスタＴ５Ｒ、Ｔ５Ｇ、Ｔ５Ｂは、制御信号ＥＭＲ、ＥＭＧ、ＥＭＢに従って択一的にオン状態となり、駆動トランジスタＴＤのソースノードを正電源線ＶＣＣに接続する。
【００８３】
駆動トランジスタＴＤは、保持容量ＣＳに保持された電圧に応じた大きさの電流を出力する。
【００８４】
色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂは、制御信号ＥＭＲ、ＥＭＧ、ＥＭＢに従って択一的にオン状態となり、駆動トランジスタＴＤから出力される電流を、発光素子ＥＬＲ、ＥＬＧ、またはＥＬＢに供給する。これにより、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、データ信号Ｖｄａｔによって表される輝度で発光する。
【００８５】
上述のように構成された画素回路２０の駆動方法について説明する。
【００８６】
図９は、画素回路２０の駆動方法の一例を示すタイミングチャートである。図９に示されるように、画素回路２０では、１フレーム期間を構成し発光色Ｒ、Ｇ、Ｂに対応するサブフレーム期間Ｒ、Ｇ、Ｂにおいて、サブ画素領域２１Ｒ、２１Ｇ、２１Ｂに配置された発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを時分割で順次発光させ、残像効果によって所望の色を表示する。
【００８７】
つまり、画素回路２０では、１フレーム期間内で、発光色Ｒ、Ｇ、Ｂにそれぞれ対応するサブフレーム期間Ｒ、Ｇ、Ｂの各々において、次の動作が行われる。
【００８８】
サブフレーム期間に対応する発光色Ｒ、Ｇ、またはＢの発光輝度に関連するデータ信号Ｖｄａｔが、データ信号線Ｖｄａｔを介して保持容量ＣＳに保持される（初期化、Ｖｔｈ補償、およびデータ書込み）。
【００８９】
サブフレーム期間ごとに異なる発光制御トランジスタＴ５Ｒ、Ｔ５Ｇ、Ｔ５Ｂを介して、正電源線ＶＣＣから駆動トランジスタＴＤに正電源電圧ＶＣＣが供給される。保持容量ＣＳに保持されたデータ信号Ｖｄａｔに応じた電流が駆動トランジスタＴＤから出力される。駆動トランジスタＴＤから出力された電流が、サブフレーム期間ごとに異なる色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂを介して、サブフレーム期間に対応する発光色の発光素子ＥＬＲ、ＥＬＧ、またはＥＬＢに供給される（Ｒ発光、Ｇ発光、Ｂ発光）。
【００９０】
なお、制御信号ＩＮＩには、隣接する行に配置された画素回路に供給される制御信号ＷＳを用いてもよい。この場合、制御信号線ＩＮＩは省略される。
【００９１】
図９では、Ｐ型チャネルトランジスタ用の制御信号を例示したが、この例には限られない。例えば、画素回路２０はＮ型チャネルトランジスタを用いて構成されてもよく、その場合の制御信号には、図９に示される制御信号の極性を反転したＮ型チャネルトランジスタ用の制御信号が用いられる。
【００９２】
このように構成された画素回路２０におけるカラークロストークの低減について、比較例に係る画素回路との対比に基づいて説明する。
【００９３】
図１０は、比較例１に係る画素回路７０の構成の一例を示す回路図である。画素回路７０は、画素回路２０と比べて、発光色ごとのデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢ、初期化トランジスタＴ１Ｒ、Ｔ１Ｇ、Ｔ１Ｂ、補償トランジスタＴ２Ｒ、Ｔ２Ｇ、Ｔ２Ｂ、書込みトランジスタＴ３Ｒ、Ｔ３Ｇ、Ｔ３Ｂ、保持容量ＣＳＲ、ＣＳＧ、ＣＳＢ、および駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢが、対応するサブ画素回路７１Ｒ、７１Ｇ、７１Ｂに設けられている点で相違する。各トランジスタは、一例として、Ｐ型チャネルトランジスタで構成される。
【００９４】
基準電圧線ＶＩＮＩおよび正電源線ＶＣＣは、図１０に示されるように、サブ画素回路７１Ｒ、７１Ｇ、７１Ｂごとに設けられてもよく、画素回路７０全体で１本の基準電圧線ＶＩＮＩと１本の正電源線ＶＣＣとが設けられていてもよい。
【００９５】
図１０に示されるように、駆動トランジスタＴＤＧのゲートノードと、サブ画素回路７１Ｒ、７１Ｂのデータ信号線ＶｄａｔＲ、ＶｄａｔＢとの間には、寄生容量ＣＰ３、ＣＰ４が存在する。そのため、駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇ、つまり、保持容量ＣＳＧに保持されるデータ信号ＶｄａｔＧは、寄生容量ＣＰ３、ＣＰ４を介して、データ信号ＶｄａｔＲ、ＶｄａｔＢの変動の影響を受ける。
【００９６】
画素回路７０では、データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢは、対応するサブ画素回路７１Ｒ、７１Ｇ、７１Ｂに設けられ、互いに近接している。そのため、寄生容量ＣＰ３、ＣＰ４は大きくなりやすく、駆動トランジスタＴＤＧのゲートノードの電圧は、データ信号ＶｄａｔＲ、ＶｄａｔＢの変動の影響を受けやすくなっている。
【００９７】
駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇが、データ信号ＶｄａｔＲ、ＶｄａｔＢの影響を受けて変動することで、発光素子ＥＬＧの発光輝度が変動する。
【００９８】
同様に、駆動トランジスタＴＤＲ、ＴＤＢのゲートノードの電圧が、他の発光色のデータ信号の影響を受けて変動することで、発光素子ＥＬＲ、ＥＬＢの発光輝度が変動する。
【００９９】
これに対し、図８の画素回路２０では、駆動トランジスタＴＤのゲートノードと、隣接する他の画素回路のデータ信号線Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）との間には、寄生容量ＣＰ３’、ＣＰ４’が存在する。そのため、画素回路２０では、駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’が、寄生容量ＣＰ３’、ＣＰ４’を介して、隣接する列の画素回路２０のデータ信号Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）の変動の影響を受ける。
【０１００】
画素回路２０のデータ信号線Ｖｄａｔは、画素回路２０ごとに１本ずつ設けられているので、データ信号線Ｖｄａｔの間隔は、図１０の画素回路７０のデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを合わせた間隔と比べて、広い。
【０１０１】
容量値は電極間の距離に反比例することから、画素回路７０と比較して、ＣＰ３’＜ＣＰ３、ＣＰ４’＜ＣＰ４である。寄生容量ＣＰ３’、ＣＰ４’が、それぞれ寄生容量ＣＰ３、ＣＰ４より小さいことから、駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’は、隣接する画素回路のデータ信号の影響を受けにくくなっている。
【０１０２】
また、保持容量ＣＳ、駆動トランジスタＴＤとデータ信号線Ｖｄａｔとを、異なるサブ画素領域に配置することで、保持容量ＣＳの大型化が容易になる。保持容量ＣＳを大型化することで、ゲートノードに接続される容量（寄生容量を含む）の合計がより大きくなるので、容量結合に起因した駆動トランジスタＴＤのゲートノードの電圧Ｖの変動をより小さく抑えることができる。
【０１０３】
さらには、画素回路２０では、異なる発光色の発光を時分割で順次行うので、隣接するデータ信号線では、同じタイミングで同じ発光色の輝度に関連するデータ信号が伝達される。その結果、１つの発光色の輝度が他の発光色の輝度の影響を受けるカラークロストークが実質的に解消される。
【０１０４】
図１１は、変形例２に係る画素回路３０の構成の一例を示す回路図である。図１１に示されるように、画素回路３０は、Ｒ、Ｇ、Ｂの発光色にそれぞれ対応するサブ画素領域３１Ｒ、３１Ｇ、３１Ｂに分割された画素領域３０に形成されている。
【０１０５】
画素回路３０は、書込みトランジスタＴ３、保持容量ＣＳ、駆動トランジスタＴＤ、色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂ、および発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを有している。各トランジスタは、一例として、Ｎ型チャネルトランジスタで構成される。
【０１０６】
また、画素回路２０は、制御信号線ＷＳ、色選択線ＥＭＲ、ＥＭＧ、ＥＭＢ、データ信号線Ｖｄａｔ、正電源線ＶＣＣ、および負電源線ＶＣＡＴＨを有している。
【０１０７】
なお、図１１では、画素回路３０のデータ信号線Ｖｄａｔ（ｍ）とともに、画素回路３０の両側に隣接する他の画素回路のデータ信号線Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）が示されている。
【０１０８】
書込みトランジスタＴ３は、制御信号ＷＳに従ってオン状態となり、データ信号Ｖｄａｔの電圧を保持容量ＣＳに保持する。
【０１０９】
駆動トランジスタＴＤは、保持容量ＣＳに保持された電圧に応じた大きさの電流を出力する。
【０１１０】
色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂは、制御信号ＥＭＲ、ＥＭＧ、ＥＭＢに従って択一的にオン状態となり、駆動トランジスタＴＤから出力される電流を、発光素子ＥＬＲ、ＥＬＧ、またはＥＬＢに供給する。これにより、発光素子ＥＬＲ、ＥＬＧ、ＥＬＢは、データ信号Ｖｄａｔによって表される輝度で発光する。
【０１１１】
上述のように構成された画素回路３０の駆動方法について説明する。
【０１１２】
図１２は、画素回路３０の駆動方法の一例を示すタイミングチャートである。図１２に示されるように、画素回路３０では、１フレーム期間を構成し発光色Ｒ、Ｇ、Ｂに対応するサブフレーム期間Ｒ、Ｇ、Ｂにおいて、サブ画素領域３１Ｒ、３１Ｇ、３１Ｂに配置された発光素子ＥＬＲ、ＥＬＧ、ＥＬＢを時分割で順次発光させ、残像効果によって所望の色を表示する。
【０１１３】
つまり、画素回路３０では、１フレーム期間内で、発光色Ｒ、Ｇ、Ｂにそれぞれ対応するサブフレーム期間Ｒ、Ｇ、Ｂの各々において、次の動作が行われる。
【０１１４】
サブフレーム期間に対応する発光色Ｒ、Ｇ、またはＢの発光輝度に関連するデータ信号Ｖｄａｔを、データ信号線Ｖｄａｔを介して保持容量ＣＳに保持する（データ書込み）。
【０１１５】
保持容量ＣＳに保持されたデータ信号Ｖｄａｔに応じた電流を駆動トランジスタＴＤから出力する。駆動トランジスタＴＤから出力された電流を、サブフレーム期間ごとに異なる色選択トランジスタＴ４Ｒ、Ｔ４Ｇ、Ｔ４Ｂを介して、サブフレーム期間に対応する発光色の発光素子ＥＬＲ、ＥＬＧ、またはＥＬＢに供給する（Ｒ発光、Ｇ発光、Ｂ発光）。
【０１１６】
図１２では、Ｎ型チャネルトランジスタ用の制御信号を例示したが、この例には限られない。例えば、画素回路３０はＰ型チャネルトランジスタを用いて構成されてもよく、その場合の制御信号には、図１２に示される制御信号の極性を反転したＰ型チャネルトランジスタ用の制御信号が用いられる。
【０１１７】
このように構成された画素回路３０におけるカラークロストークの低減について、比較例に係る画素回路との対比に基づいて説明する。
【０１１８】
図１３は、比較例２に係る画素回路８０の構成の一例を示す回路図である。画素回路８０は、画素回路３０と比べて、発光色ごとのデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢ、書込みトランジスタＴ３Ｒ、Ｔ３Ｇ、Ｔ３Ｂ、保持容量ＣＳＲ、ＣＳＧ、ＣＳＢ、および駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢが、対応するサブ画素回路８１Ｒ、８１Ｇ、８１Ｂに設けられている点、および駆動トランジスタＴＤＲ、ＴＤＧ、ＴＤＢがＰ型チャネルトランジスタで構成される点で相違する。
【０１１９】
図１３に示されるように、駆動トランジスタＴＤＧのゲートノードと、サブ画素回路８１Ｒ、８１Ｂのデータ信号線ＶｄａｔＲ、ＶｄａｔＢとの間には、寄生容量ＣＰ５、ＣＰ６が存在する。そのため、駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇ、つまり、保持容量ＣＳＧに保持されるデータ信号ＶｄａｔＧは、寄生容量ＣＰ５、ＣＰ６を介して、データ信号ＶｄａｔＲ、ＶｄａｔＢの変動の影響を受ける。
【０１２０】
画素回路８０では、データ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢは、対応するサブ画素回路８１Ｒ、８１Ｇ、８１Ｂに設けられ、互いに近接している。そのため、寄生容量ＣＰ５、ＣＰ６は大きくなりやすく、駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇは、データ信号ＶｄａｔＲ、ＶｄａｔＢの変動の影響を受けやすくなっている。
【０１２１】
駆動トランジスタＴＤＧのゲートノードの電圧Ｖｇが、データ信号ＶｄａｔＲ、ＶｄａｔＢの影響を受けて変動することで、発光素子ＥＬＧの発光輝度が変動する。
【０１２２】
同様に、駆動トランジスタＴＤＲ、ＴＤＢのゲートノードの電圧が、他の発光色のデータ信号の影響を受けて変動することで、発光素子ＥＬＲ、ＥＬＢの発光輝度が変動する。
【０１２３】
これに対し、図１１の画素回路３０では、駆動トランジスタＴＤのゲートノードと、隣接する他の画素回路のデータ信号線Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）との間には、寄生容量ＣＰ５’、ＣＰ６’が存在する。そのため、画素回路３０では、駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’が、寄生容量ＣＰ５’、ＣＰ６’を介して、隣接する列の画素回路３０のデータ信号Ｖｄａｔ（ｍ−１）、Ｖｄａｔ（ｍ＋１）の変動の影響を受ける。
【０１２４】
画素回路３０のデータ信号線Ｖｄａｔは、画素回路３０ごとに１本ずつ設けられているので、データ信号線Ｖｄａｔの間隔は、図１３の画素回路８０のデータ信号線ＶｄａｔＲ、ＶｄａｔＧ、ＶｄａｔＢを合わせた間隔と比べて、広い。
【０１２５】
容量値は電極間の距離に反比例することから、画素回路８０と比較して、ＣＰ５’＜ＣＰ５、ＣＰ６’＜ＣＰ６である。寄生容量ＣＰ５’、ＣＰ６’が、それぞれ寄生容量ＣＰ５、ＣＰ６より小さいことから、駆動トランジスタＴＤのゲートノードの電圧Ｖｇ’は、隣接する画素回路のデータ信号の影響を受けにくくなっている。
【０１２６】
また、保持容量ＣＳ、駆動トランジスタＴＤとデータ信号線Ｖｄａｔとを、異なるサブ画素領域に配置することで、保持容量ＣＳの大型化が容易になる。保持容量ＣＳを大型化することで、ゲートノードに接続される容量（寄生容量を含む）の合計がより大きくなるので、容量結合に起因した駆動トランジスタＴＤのゲートノードの電圧Ｖの変動をより小さく抑えることができる。
【０１２７】
さらには、画素回路３０では、異なる発光色の発光を時分割で順次行うので、隣接するデータ信号線では、同じタイミングで同じ発光色の輝度に関連するデータ信号が伝達される。その結果、１つの発光色の輝度が他の発光色の輝度の影響を受けるカラークロストークが実質的に解消される。
【０１２８】
以上、本発明の実施の形態に係る画素回路、表示装置、および画素回路の駆動方法について説明したが、本発明は、個々の実施の形態には限定されない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の一つ又は複数の態様の範囲内に含まれてもよい。
【０１２９】
例えば、ゲートドライバ１３、１４は、表示部１２の両側に配置されていてもよい。ゲートドライバ１３、１４は、フリップフロップ回路を多段に接続したシフトレジスタで構成されてもよい。ゲートドライバ１３、１４は、ＣＭＯＳトランジスタ、Ｎ型チャネルトランジスタ、およびＰ型チャネルトランジスタのいずれのトランジスタで構成されてもよい。
【０１３０】
表示部１２およびゲートドライバ１３、１４は、表示パネル上に形成されていてもよい。データドライバ１５は、表示パネル上に形成されていてもよく、また、表示パネルとコントローラ１６とを接続するフレキシブル配線フィルム上に形成されていてもよい。
【０１３１】
（まとめ）
上記目的を達成するために、開示される一態様に係る画素回路は、１つのデータ信号線と、前記１つのデータ信号線を介して伝達されるデータ信号を保持する１つの保持容量と、前記保持容量に保持された前記データ信号に応じた電流を出力する１つの駆動トランジスタと、３つの色選択線と、各々の制御端子が互いに異なる前記色選択線に接続された３つの色選択トランジスタと、各々が互いに異なる前記色選択トランジスタを介して前記駆動トランジスタの前記電流の出力端に接続された、発光色が互いに異なる３つの発光素子と、を備える。
【０１３２】
これにより、画素回路ごとに設けられた１つのデータ信号線を用いて、異なる発光色に対応するデータ信号を時分割に供給し、発光色が互いに異なる複数の発光素子を時分割で順次発光させることで、残像効果によって所望の色を表示することができる。データ信号線の配置間隔が、従来のサブ画素回路間の間隔から、画素回路間の間隔に広がるので、隣接するデータ信号線で伝達されるデータ信号同士の影響が低減されることにより、カラークロストークが低減する。
【０１３３】
また、前記画素回路は、３つのサブ画素領域からなる画素領域に形成され、前記３つの発光素子の各々は、互いに異なる前記サブ画素領域に配置され、前記保持容量および前記駆動トランジスタは、前記３つのサブ画素領域のうちいずれか１つのサブ画素領域に配置され、前記データ信号線は、前記３つのサブ画素領域のうち前記１つのサブ画素領域以外のサブ画素領域に配置されていてもよい。
【０１３４】
これにより、保持容量の大型化が容易になる。保持容量を大型化することで、隣接する画素回路のデータ信号線との容量結合に起因した駆動トランジスタのゲートノードの電圧変動をより小さく抑えることができる。
【０１３５】
また、開示される一態様に係る画素回路の駆動方法は、１つのデータ信号線と、１つの保持容量と、１つの駆動トランジスタと、３つの色選択トランジスタと、３つの発光素子と、を備える画素回路の駆動方法であって、１フレーム期間を構成しかつ互いに異なる発光色に対応する３つのサブフレーム期間の各々において、当該サブフレーム期間に対応する発光色の発光輝度に関連するデータ信号を、前記１つのデータ信号線を介して前記保持容量に保持し、前記保持容量に保持された前記データ信号に応じた電流を前記駆動トランジスタから出力し、前記駆動トランジスタから出力された前記電流を、いずれか１つの前記色選択トランジスタを介して、前記３つの発光素子のうち当該サブフレーム期間に対応する発光色の発光素子に供給する。
【０１３６】
これにより、異なる発光色の発光を時分割で順次行うので、隣接する画素回路のデータ信号線では、同じタイミングで同じ発光色の輝度に関連するデータ信号が伝達される。その結果、１つの発光色の輝度が他の発光色の輝度の影響を受けるカラークロストークが実質的に解消される。
【０１３７】
また、開示される一態様に係る表示装置は、マトリクス状に配置された、複数の前記画素回路と、前記マトリクスの各列に設けられ、当該列に配置された複数の画素回路のデータ信号線同士がつながったデータ信号線と、前記マトリクスの各行に設けられ、当該行に配置された複数の画素回路の同じ発光色に対応する色選択線同士がつながった、発光色ごとの色選択線と、各列の前記データ信号線に接続されたデータドライバと、各行の発光色ごとの前記色選択線に接続されたゲートドライバと、を備える。
【０１３８】
また、前記表示装置は、タイミングコントローラをさらに備え、前記タイミングコントローラの制御下で、１フレーム期間を構成しかつ互いに異なる発光色に対応する３つのサブフレーム期間の各々において、前記データドライバは、当該サブフレーム期間に対応する発光色の発光輝度に関連するデータ信号を、各列の前記データ信号線に供給し、前記ゲートドライバは、各行の当該サブフレーム期間に対応する発光色の色選択線に、当該色選択線に接続された色選択トランジスタを導通状態に制御する制御信号を、行順次に供給してもよい。
【０１３９】
これにより、前述した画素回路の効果に基づき、カラークロストークが低減された表示装置が得られる。
【産業上の利用可能性】
【０１４０】
本発明は、画素回路、表示装置および画素回路の駆動方法として、携帯情報端末、パーソナルコンピュータ、テレビジョン受信機などの様々な映像表示装置に広く利用できる。
【符号の説明】
【０１４１】
１、９  表示装置
１０、２０、３０、７０、８０、９０  画素回路（画素領域）
１１Ｒ、１１Ｇ、１１Ｂ、２１Ｒ、２１Ｇ、２１Ｂ、３１Ｒ、３１Ｇ、３１Ｂ、７１Ｒ、７１Ｇ、７１Ｂ、８１Ｒ、８１Ｇ、８１Ｂ、９１Ｒ、９１Ｇ、９１Ｂ  サブ画素回路（サブ画素領域）
１２、９２  表示部
１３、１４、９３、９４  ゲートドライバ
１５、９５  データドライバ
１６、９６  コントローラ
１７、９７  電源
【図１】
2020118952.tif 000005
【図２】
2020118952.tif 000006
【図３】
2020118952.tif 000007
【図４】
2020118952.tif 000008
【図５】
2020118952.tif 000009
【図６】
2020118952.tif 000010
【図７Ａ】
2020118952.tif 000011
【図７Ｂ】
2020118952.tif 000012
【図８】
2020118952.tif 000013
【図９】
2020118952.tif 000014
【図１０】
2020118952.tif 000015
【図１１】
2020118952.tif 000016
【図１２】
2020118952.tif 000017
【図１３】
2020118952.tif 000018