(57)【要約】【課題】この発明は、セルフターンオンを抑制可能なスイッチング装置を提供することを目的の一つにしている。【解決手段】スイッチング装置１００は、ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子Ｔ１と、下側スイッチング素子Ｔ１のドレインＤ１に接続されるソースＳ２を有する上側スイッチング素子Ｔ２と、下側スイッチング素子Ｔ１に駆動信号を供給する第１出力部４０ｐを有する制御回路４０と、第１出力部４０ｐにカソードＫ１が接続されるツェナーダイオードＺＤ１と、ツェナーダイオードＺＤ１に並列接続される並列コンデンサＣｐ１と、ツェナーダイオードＺＤ１のアノードＡ１と下側スイッチング素子Ｔ１のゲートＧ１との間に接続される抵抗Ｒｇ１と、下側スイッチング素子Ｔ１のゲートＧ１とソースＳ１との間に接続されるゲート側コンデンサＣｇ１とを備える。【選択図】図１
2020202517.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
を備えるスイッチング装置。
【請求項２】
前記制御回路は、前記上側スイッチング素子に駆動信号を供給する別の出力部を有し、
前記別の出力部にカソードが接続される別のツェナーダイオードと、
前記別のツェナーダイオードに並列接続される別の並列コンデンサと、
前記別のツェナーダイオードのアノードと前記上側スイッチング素子のゲートとの間に接続される別の抵抗と、
前記上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサと
をさらに備える請求項１に記載のスイッチング装置。
【請求項３】
前記下側スイッチング素子および前記上側スイッチング素子はＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴである
請求項１または２に記載のスイッチング装置。
【請求項４】
互いのカソード同士が接続されるように前記ツェナーダイオードに並列接続される並列ツェナーダイオードを備える
請求項１から３のいずれかに記載のスイッチング装置。
【請求項５】
前記ツェナーダイオードのツェナー電圧は前記下側スイッチング素子のゲート−ソース間電圧の負方向側の許容値より小さく設定される
請求項１から４のいずれかに記載のスイッチング装置。
【請求項６】
前記ゲート側コンデンサの容量は前記並列コンデンサの容量より小さい
請求項１から５のいずれかに記載のスイッチング装置。
【請求項７】
前記ゲート側コンデンサに代えてミラークランプ用スイッチング素子が設けられ、
前記制御回路は前記下側スイッチング素子をオフに制御するとき前記ミラークランプ用スイッチング素子をオンにすることによって前記下側スイッチング素子のゲート電位を下げるように制御する
請求項１から６のいずれかに記載のスイッチング装置。
【請求項８】
ＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴでありドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、
ＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴであり前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部を有する制御回路と、
前記出力部にカソードが接続され、ツェナー電圧は前記下側スイッチング素子のゲート−ソース間電圧の負方向側の許容値より小さく設定されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
互いのカソード同士が接続されるように前記ツェナーダイオードに並列接続される並列ツェナーダイオードと
を備えるスイッチング装置。
【請求項９】
電動アクチュエータの電機子コイルに接続される出力端と、
前記出力端がドレインに接続される下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
を備えるアクチュエータの駆動回路装置。
【請求項１０】
電機子コイルを有する電動アクチュエータと、
前記電動アクチュエータの電機子コイルが接続されるドレインを有する下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと  を備えるアクチュエータシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング装置、アクチュエータの駆動回路装置およびアクチュエータシステムに関する。
【背景技術】
【０００２】
トーテムポール型のスイッチング回路を備えた装置が知られている。この回路は、上下に接続した上アームスイッチング素子と下アームスイッチング素子を有する。例えば、特許文献１には、電動モータの３相コイルをＰＷＭ駆動するインバータ回路が記載されている。このインバータ回路は、上アームスイッチング素子と下アームスイッチング素子とを組み合わせたトーテムポール回路を含む。この回路は、コンデンサを用いて上アームスイッチング素子をＯＮ状態にするブートストラップ回路を備えている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１８−０６４３２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明者らは、スイッチング回路を備えた装置について以下の認識を得た。
上下のスイッチング素子を有するトーテムポール型のスイッチング回路では、寄生容量や浮遊容量による寄生ターンオンの発生に留意しなければならない。例えば、下側スイッチング素子がオフしている状態で、上側スイッチング素子がターンオンすると、寄生容量を介して下側スイッチング素子のゲート電位が上昇し、閾値を超えると下側スイッチング素子がターンオン（以下、「セルフターンオン」という）して上下のスイッチング素子に短絡電流が流れる。
【０００５】
スイッチング素子のスイッチングロスを減らすために、高速スイッチング可能なスイッチング素子を採用することが考えられる。しかし、高速スイッチング素子を用いると、ゲート電位が上昇してから短時間で下側スイッチング素子がターンオンするため、セルフターンオンによる上下のスイッチング素子の短絡が生じやすくなるという問題がある。
【０００６】
これらから、本発明者らは、スイッチング回路を備えた装置には、セルフターンオンの発生を抑える観点で改善する余地があることを認識した。
【０００７】
本発明は、こうした課題に鑑みてなされたものであり、セルフターンオンを抑制可能なスイッチング装置を提供することを目的の一つとしている。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のある態様のスイッチング装置は、ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、下側スイッチング素子に駆動信号を供給する出力部を有する制御回路と、出力部にカソードが接続されるツェナーダイオードと、ツェナーダイオードに並列接続される並列コンデンサと、ツェナーダイオードのアノードと下側スイッチング素子のゲートとの間に接続される抵抗と、下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサとを備える。
【０００９】
なお、以上の任意の組み合わせや、本発明の構成要素や表現を方法、装置、プログラム、プログラムを記録した一時的なまたは一時的でない記憶媒体、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１０】
本発明によれば、セルフターンオンを抑制可能なスイッチング装置を提供できる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１実施形態に係るスイッチング装置の一例を示すブロック図である。
【図２】比較例のスイッチング装置のセルフターンオフを説明する説明図である。
【図３】図１のスイッチング装置の動作を説明する説明図である。
【図４】本発明の第２実施形態に係るアクチュエータの駆動回路装置の一例を示すブロック図である。
【図５】本発明の第３実施形態に係るアクチュエータシステムの一例を示すブロック図である。
【図６】第１変形例に係るスイッチング装置を示すブロック図である。
【図７】第２変形例に係るスイッチング装置を示すブロック図である。
【発明を実施するための形態】
【００１２】
以下、本発明を好適な実施形態をもとに各図面を参照しながら説明する。実施形態および変形例では、同一または同等の構成要素、部材には、同一の符号を付するものとし、適宜重複した説明は省略する。また、各図面における部材の寸法は、理解を容易にするために適宜拡大、縮小して示される。また、各図面において実施形態を説明する上で重要ではない部材の一部は省略して表示する。
【００１３】
また、第１、第２などの序数を含む用語は多様な構成要素を説明するために用いられるが、この用語は一つの構成要素を他の構成要素から区別する目的でのみ用いられ、この用語によって構成要素が限定されるものではない。
【００１４】
［第１実施形態］
図面を参照して、本発明の第１実施形態に係るスイッチング装置１００の構成を説明する。スイッチング装置１００は、電動アクチュエータ等の駆動対象をスイッチング駆動するために好適に使用される。特に、スイッチング装置１００は、高い信頼性を要求される航空機用のアクチュエータをスイッチング駆動するために使用されうる。図１は、第１実施形態に係るスイッチング装置１００の一例を示すブロック図である。スイッチング装置１００は、スイッチング駆動信号出力端Ｓｐから出力し、出力端Ｓｐに接続された負荷（例えば、アクチュエータのコイル）をスイッチング駆動する。
【００１５】
スイッチング装置１００は、主に、下側スイッチング素子Ｔ１と、上側スイッチング素子Ｔ２と、制御回路４０と、ツェナーダイオードＺＤ１、ＺＤ２と、並列コンデンサＣｐ１、Ｃｐ２と、ゲート抵抗Ｒｇ１、Ｒｇ２と、ゲート側コンデンサＣｇ１、Ｃｇ２とを含む。下側スイッチング素子Ｔ１および上側スイッチング素子Ｔ２を総称するときは、単にスイッチング素子という。スイッチング素子は、ゲート電圧によりドレイン−ソース間の導通状態を制御可能な半導体スイッチング素子であれば特に制限はない。
【００１６】
スイッチング損失を小さくする観点から、本実施形態のスイッチング素子は、ＳｉＣ-ＭＯＳＦＥＴ（Silicon Carbide-Metal-Oxide-Semiconductor Field-Effect Transistor）またはＧａＮ-ＭＯＳＦＥＴ（Gallium Nitride-Metal-Oxide-Semiconductor Field-Effect Transistor）を採用している。なお、図１のスイッチング素子は、ｎチャネル型のＭＯＳＦＥＴである。したがって、スイッチング素子は、ゲート電圧が閾値より高い場合にオンになり、閾値より低い場合にオフになる。
【００１７】
下側スイッチング素子Ｔ１および上側スイッチング素子Ｔ２それぞれは、ゲートＧ１、Ｇ２と、ソースＳ１、Ｓ２と、ドレインＤ１、Ｄ２とを有する。下側スイッチング素子Ｔ１のドレインＤ１と、上側スイッチング素子Ｔ２のソースＳ２とは互いに接続されて出力端Ｓｐを構成する。下側スイッチング素子Ｔ１のソースＳ１は直流電源部３０のマイナス側３０ｍに接続される。上側スイッチング素子Ｔ２のドレインＤ２は直流電源部３０のプラス側３０ｐに接続される。マイナス側３０ｍは、プラス側３０ｐに対してマイナス側という意味であり、図１の例では、スイッチング装置１００のグランドラインＧＮＤに接続されている。グランドラインＧＮＤの電位は０Ｖである。なお、ゲートＧ１、Ｇ２、ソースＳ１、Ｓ２およびドレインＤ１、Ｄ２を総称するときは、単にゲート、ソースおよびドレインという。
【００１８】
制御回路４０は、入力部ＣＮＴに入力される上位のシステムからの入力信号に基づいてスイッチング素子に駆動信号を出力するゲートドライバとして機能する。本実施形態の制御回路４０は、下側スイッチング素子Ｔ１に駆動信号を供給する第１出力部４０ｐと、上側スイッチング素子Ｔ２に駆動信号を供給する第２出力部４０ｓとを有する。第１、第２出力部４０ｐ、４０ｓを総称するときは単に出力部という。出力部は、スイッチング素子をオンにするためのハイレベルと、スイッチング素子をオフにするためのローレベルを出力する。ハイレベルの電位は、スイッチング素子のターンオン電圧（閾値）にツェナーダイオードのツェナー電圧および所定のマージンを加えた高さに設定される。また、ローレベルの電位は約０Ｖに設定される。
【００１９】
ツェナーダイオードＺＤ１は、カソードＫ１と、アノードＡ１とを有する。ツェナーダイオードＺＤ１は、カソードＫ１が第１出力部４０ｐに接続され、アノードＡ１がゲート抵抗Ｒｇ１の一端に接続される。ツェナーダイオードＺＤ２は、カソードＫ２と、アノードＡ２とを有する。ツェナーダイオードＺＤ２は、カソードＫ２が第２出力部４０ｓに接続され、アノードＡ２がゲート抵抗Ｒｇ２の一端に接続される。例えば、ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧Ｖｚは、１Ｖ〜５Ｖの範囲に設定されてもよい。
【００２０】
並列コンデンサＣｐ１はツェナーダイオードＺＤ１に並列接続される。並列コンデンサＣｐ２はツェナーダイオードＺＤ２に並列接続される。並列コンデンサＣｐ１、Ｃｐ２はアノード側に負電圧を発生させる負電圧発生回路として動作する。ツェナーダイオードＺＤ１、ＺＤ２は、出力部の駆動信号をゲートに伝達するとともに、並列コンデンサＣｐ１、Ｃｐ２の両端の電圧をクランプする。並列コンデンサＣｐ１、Ｃｐ２およびツェナーダイオードＺＤ１を総称するときは単に並列コンデンサ、ツェナーダイオードという。例えば、並列コンデンサＣｐ１、Ｃｐ２の容量は、０．５μＦ〜３μＦの範囲に設定されてもよい。
【００２１】
ゲート抵抗Ｒｇ１は、ツェナーダイオードＺＤ１のアノードＡ１と下側スイッチング素子Ｔ１のゲートＧ１との間に接続される。ゲート抵抗Ｒｇ２は、ツェナーダイオードＺＤ２のアノードＡ２と上側スイッチング素子Ｔ２のゲートＧ２との間に接続される。ゲート抵抗Ｒｇ１およびゲート抵抗Ｒｇ２を総称するときは単にゲート抵抗という。ゲート抵抗は、スイッチング素子のスイッチング速度を調整できる。スイッチング速度は、ゲート抵抗を大きくすると遅くなり、ゲート抵抗を小さくすると早くなる。例えば、ゲート抵抗Ｒｇ１、Ｒｇ２の抵抗値は、０Ω〜２００Ωの範囲に設定されてもよい。
【００２２】
ゲート側コンデンサＣｇ１は、下側スイッチング素子Ｔ１のゲートＧ１とソースＳ１との間に接続される。ゲート側コンデンサＣｇ２は、上側スイッチング素子Ｔ２のゲートＧ２とソースＳ２との間に接続される。ゲート側コンデンサＣｇ１、Ｃｇ２を総称するときは単にゲート側コンデンサという。ゲート側コンデンサは、寄生容量によってゲートに流れ込む電流を吸収し、ゲート電圧の上昇を抑制する。ゲート側コンデンサの容量は、寄生容量より大きく設定されてもよい。例えば、ゲート側コンデンサＣｇ１、Ｃｇ２の容量は、５００ＰＦ〜２０００ＰＦの範囲に設定されてもよい。
【００２３】
ここで、図２も参照して、並列コンデンサＣｐ１とツェナーダイオードＺＤ１とを外した比較例のセルフターンオンを説明する。図２は、比較例のセルフターンオフを説明する説明図である。第２出力部４０ｓがハイレベルになると、上側スイッチング素子Ｔ２はターンオンして、矢印ｐ１に示すように、ソースＳ２と共にドレインＤ１の電位が急上昇する。ドレインＤ１の電位が上昇すると、下側スイッチング素子Ｔ１のドレイン−ゲート間の寄生容量Ｃｄｇを介して下側スイッチング素子Ｔ１のゲートＧ１に電流ｉｇが注入される。電流ｉｇが注入されると、矢印ｐ２に示すように、ゲートＧ１の電位が上昇する。ゲートＧ１の電位が閾値を超えると下側スイッチング素子Ｔ１がセルフターンオンして上側と下側のスイッチング素子Ｔ１、Ｔ２に短絡電流が流れる。
【００２４】
比較例の説明を踏まえて、本実施形態の動作を説明する。図３も参照する。図３は、スイッチング装置１００の動作を説明する説明図である。ここでは、初期の第１状態（下側スイッチング素子Ｔ１がオン、上側スイッチング素子Ｔ２がオフ）から、第２状態（下側スイッチング素子Ｔ１がオフ、上側スイッチング素子Ｔ２がオン）に切り替る場合を説明する。この切替えは、制御回路４０の入力部ＣＮＴへの入力信号の変化によって行われる。
【００２５】
第１状態では、制御回路４０の第１出力部４０ｐはハイレベルを出力し、第２出力部４０ｓはローレベルを出力している。第１出力部４０ｐがハイレベルであるとき、下側スイッチング素子Ｔ１のゲートＧ１にはハイレベル電位からツェナー電圧Ｖｚ分だけ低い電圧が印加される。このとき、並列コンデンサＣｐ１にはツェナー電圧Ｖｚに対応する電荷が蓄えられる。第２出力部４０ｓがローレベルであるとき、ゲートＧ２には略０Ｖが印加され、上側スイッチング素子Ｔ２はオフしている。
【００２６】
第２状態へ切替えるための入力信号が制御回路４０に入力されると、制御回路４０の第１出力部４０ｐはローレベルに変化し、第２出力部４０ｓはハイレベルに変化する。第２出力部４０ｓがハイレベルになると、上側スイッチング素子Ｔ２のゲートＧ２にはハイレベル電位からツェナー電圧Ｖｚ分だけ低い電圧が印加され、上側スイッチング素子Ｔ２はターンオンになる。上側スイッチング素子Ｔ２がターンオンになると、矢印ｐ１に示すように、ソースＳ２と共にドレインＤ１の電位が急上昇する。ドレインＤ１の電位が上昇すると、下側スイッチング素子Ｔ１のゲートＧ１にドレイン−ゲート間の寄生容量Ｃｄｇを介して電流ｉｇが注入される。しかし、並列コンデンサＣｐ１が負電圧発生回路として動作し、注入された電流を吸収してセルフターンオンを抑える。
【００２７】
負電圧発生回路を説明する。矢印ｐ３に示すように、第１出力部４０ｐがローレベルに変化すると、並列コンデンサＣｐ１の第１出力部４０ｐ側は略０Ｖにシフトする。このとき、並列コンデンサＣｐ１のゲート抵抗Ｒｇ１側は、矢印ｐ４に示すように、０Ｖよりツェナー電圧Ｖｚ分だけ低い電圧（負電圧）にシフトする。この結果、矢印ｐ５に示すように、下側スイッチング素子Ｔ１のゲートＧ１には負電圧が印加される。つまり、並列コンデンサＣｐ１とツェナーダイオードＺＤ１を有することにより、寄生容量Ｃｄｇを介して電流ｉｇが注入されても、下側スイッチング素子Ｔ１のセルフターンオンは防止され短時間でターンオフになる。下側スイッチング素子Ｔ１がオフになることで第２状態に切り替る。
【００２８】
次に、第２状態から第１状態に切り替る場合を説明する。この切替えは、制御回路４０の入力部ＣＮＴへの入力信号の変化によって行われる。
【００２９】
第２状態では、制御回路４０の第２出力部４０ｓはハイレベルを出力し、第１出力部４０ｐはローレベルを出力している。第２出力部４０ｓがハイレベルであるとき、上側スイッチング素子Ｔ２のゲートＧ２にはハイレベル電位からツェナー電圧Ｖｚ分だけ低い電圧が印加される。このとき、並列コンデンサＣｐ２にはツェナー電圧Ｖｚに対応する電荷が蓄えられる。第１出力部４０ｐがローレベルであるとき、ゲートＧ１には略０Ｖが印加され、下側スイッチング素子Ｔ１はオフしている。
【００３０】
第２状態から第１状態に切り替るための入力信号が入力部ＣＮＴに入力されると、制御回路４０の第２出力部４０ｓはローレベルに変化し、第１出力部４０ｐはハイレベルに変化する。第１出力部４０ｐがハイレベルになると、下側スイッチング素子Ｔ１のゲートＧ１にはハイレベル電位からツェナー電圧Ｖｚ分だけ低い電圧が印加され、下側スイッチング素子Ｔ１はターンオンになる。下側スイッチング素子Ｔ１がターンオンになると、ドレインＤ１と共にソースＳ２の電位が急激に低下する。ソースＳ２の電位が低下すると、上側スイッチング素子Ｔ２のゲートＧ２にドレイン−ゲート間の寄生容量を介して電流が注入される。しかし、並列コンデンサＣｐ２が負電圧発生回路として動作し、注入された電流を吸収してセルフターンオンを抑える。
【００３１】
第２出力部４０ｓがローレベルに変化すると、並列コンデンサＣｐ２の第２出力部４０ｓ側は略０Ｖにシフトし、並列コンデンサＣｐ２のゲート抵抗Ｒｇ２側は０Ｖよりツェナー電圧Ｖｚ分だけ低い電圧（負電圧）にシフトする。この結果、上側スイッチング素子Ｔ２のゲートＧ２には負電圧が印加される。つまり、並列コンデンサＣｐ２とツェナーダイオードＺＤ２を有することにより、寄生容量を介して電流が注入されても、上側スイッチング素子Ｔ２のセルフターンオンは防止され短時間でターンオフになる。上側スイッチング素子Ｔ２がオフになることで第１状態に切り替る。
【００３２】
このように、並列コンデンサとツェナーダイオードによる負電圧発生機能により、第１状態と第２状態との間でスイッチング素子がセルフターンオンすることを防止できる。
【００３３】
ツェナーダイオードについてさらに説明する。スイッチング素子のゲート電位がソース電位に対して過度に低下すると、スイッチング素子が損傷を受け故障する懸念がある。このため、本実施形態では、ツェナーダイオードＺＤ１、ＺＤ２のツェナー電圧Ｖｚはゲート電位の過度の低下を制限するように設定されている。特に、ツェナー電圧Ｖｚはスイッチング素子Ｔ１、Ｔ２のゲート−ソース間電圧Ｖｇｓの負方向側の許容値（ゲート電位がソース電位に対してマイナスの場合の許容値）より小さく設定されてもよい。この例では、電圧Ｖｇｓの負方向側の許容値が５Ｖであり、ツェナー電圧Ｖｚは３Ｖに設定されている。
【００３４】
ゲート側コンデンサＣｇ１、Ｃｇ２についてさらに説明する。ゲート側コンデンサＣｇ１、Ｃｇ２の容量が大きすぎるとスイッチング素子Ｔ１、Ｔ２のスイッチング速度が低下する。このため、本実施形態では、ゲート側コンデンサＣｇ１、Ｃｇ２の容量は、並列コンデンサＣｐ１、Ｃｐ２より小さく設定されている。例えば、並列コンデンサＣｐ１、Ｃｐ２の容量は、ゲート側コンデンサＣｇ１、Ｃｇ２の容量の５００倍〜２０００倍の範囲に設定されてもよい。
【００３５】
次に、本発明の第１実施形態に係るスイッチング装置１００の特徴を説明する。
【００３６】
スイッチング装置１００は、ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子Ｔ１と、下側スイッチング素子Ｔ１のドレインＤ１が接続されるソースＳ２を有する上側スイッチング素子Ｔ２と、下側スイッチング素子Ｔ１に駆動信号を供給する第１出力部４０ｐを有する制御回路４０と、第１出力部４０ｐにカソードＫ１が接続されるツェナーダイオードＺＤ１と、ツェナーダイオードＺＤ１に並列接続される並列コンデンサＣｐ１と、ツェナーダイオードＺＤ１のアノードＡ１と下側スイッチング素子Ｔ１のゲートＧ１との間に接続されるゲート抵抗Ｒｇ１と、下側スイッチング素子Ｔ１のゲートＧ１とソースＳ１との間に接続されるゲート側コンデンサＣｇ１とを備える。
【００３７】
この構成によれば、寄生容量や浮遊容量に起因する下側スイッチング素子Ｔ１のセルフターンオフを防止でき、上側スイッチング素子Ｔ２との同時オンによる短絡の回避を図れる。
【００３８】
制御回路４０は、上側スイッチング素子Ｔ２に駆動信号を供給する第２出力部４０ｓを有し、第２出力部４０ｓにカソードＫ２が接続される別のツェナーダイオードＺＤ２と、別のツェナーダイオードＺＤ２に並列接続される別の並列コンデンサＣｐ２と、別のツェナーダイオードＺＤ２のアノードＡ２と上側スイッチング素子Ｔ２のゲートＧ２との間に接続される別の抵抗Ｒｇ２と、上側スイッチング素子Ｔ２のゲートＧ２とソースＳ２との間に接続される別のゲート側コンデンサＲｇ２とをさらに備えてもよい。この場合、寄生容量や浮遊容量に起因する上側スイッチング素子Ｔ２のセルフターンオフを防止でき、下側スイッチング素子Ｔ１との同時オンによる短絡の回避を図れる。
【００３９】
下側スイッチング素子Ｔ１および上側スイッチング素子Ｔ２はＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴであってもよい。この場合、スイッチング素子を高速スイッチングさせたときの損失増大を抑制できる。
【００４０】
ツェナーダイオードＺＤ１のツェナー電圧は下側スイッチング素子Ｔ１のゲート−ソース間電圧の負方向側の許容値より小さく設定されてもよい。この場合、下側スイッチング素子Ｔ１に許容値を超える電圧が印加されることを防止でき、スイッチング素子の故障の防止を図れる。
【００４１】
ゲート側コンデンサＣｇ１の容量は並列コンデンサＣｐ１の容量より小さくてもよい。この場合、下側スイッチング素子Ｔ１のスイッチング速度の低下を抑制できる。
【００４２】
［第２実施形態］
次に、図４を参照して、本発明の第１実施形態に係るアクチュエータの駆動回路装置１０を説明する。図４は、アクチュエータの駆動回路装置１０の一例を示すブロック図である。第２実施形態の図面および説明では、第１実施形態と同一または同等の構成要素、部材には、同一の符号を付する。第１実施形態と重複する説明を適宜省略し、第１実施形態と相違する構成について重点的に説明する。
【００４３】
駆動回路装置１０は、第１実施形態のスイッチング装置１００を備え、アクチュエータ８を駆動する。図４の例では、アクチュエータ８は、一相の電機子コイル２２を有する固定子２０と、固定子２０に対して直線運動可能な可動子１８とを備えるリニアモータである。本実施形態は、電機子コイル２２の一端部２２ａを駆動するスイッチング装置１００を有する。電機子コイル２２の他端部２２ｂは直流電源部３０の中点３０ｃに接続される。一例として、アクチュエータ８は、ボイスコイル型リニアモータであってもよい。
【００４４】
動作を説明する。各制御回路４０の入力部ＣＮＴにスイッチング信号が入力されると、スイッチング装置１００はそのスイッチング信号に基づいてコイル２２をスイッチン駆動グする。このことにより、コイル２２には駆動電流が流れ、可動子１８に駆動磁界を供給する。可動子１８はこの駆動磁界に応じて駆動力を出力する。
【００４５】
本実施形態によれば、第１実施形態と同様の作用・効果を奏する。
【００４６】
［第３実施形態］
次に、図５を参照して、本発明の第３実施形態に係るアクチュエータシステム１を説明する。図５は、アクチュエータシステム１の一例を示すブロック図である。第３実施形態の図面および説明では、第１実施形態と同一または同等の構成要素、部材には、同一の符号を付する。第１実施形態と重複する説明を適宜省略し、第１実施形態と相違する構成について重点的に説明する。
【００４７】
アクチュエータシステム１は、第１実施形態のスイッチング装置１００と、電機子コイル２２を有する固定子２０と、固定子２０に対して回転運動または直線運動可能に設けられる可動子１８とを備える。可動子１８と固定子２０は、アクチュエータを構成する。図５では、符号の末尾に「−Ｕ」、「−Ｖ」、「−Ｗ」を付して、複数のスイッチング装置１００を区別している。
【００４８】
図５の例では、固定子２０は三相の電機子コイル２２を有する。電機子コイル２２は、三相スター結線された３つのコイル２２ｕ、２２ｖ、２２ｗを有する。本実施形態は、３つのコイル２２ｕ、２２ｖ、２２ｗそれぞれを駆動する３セットのスイッチング装置１００−Ｕ、１００−Ｖ、１００−Ｗを有する。可動子１８は、固定子２０に磁気的空隙（不図示）を介して環囲される回転子であってもよい。一例として、可動子１８と固定子２０は、埋込磁石型モータ（Interior Permanent Magnet：ＩＰＭ）であってもよい。
【００４９】
動作を説明する。各制御回路４０の入力部ＣＮＴ−Ｕ、ＣＮＴ−Ｖ、ＣＮＴ−Ｗに三相駆動用のスイッチング信号が入力されると、スイッチング装置１００−Ｕ、１００−Ｖ、１００−Ｗはそのスイッチング信号に基づいてコイル２２ｕ、２２ｖ、２２ｗをスイッチング駆動する。このことにより、コイル２２ｕ、２２ｖ、２２ｗには三相駆動電流が流れ、磁気的空隙に駆動磁界を供給する。可動子１８はこの駆動磁界に応じて駆動力を出力する。
【００５０】
本実施形態によれば、第１実施形態と同様の作用・効果を奏する。
【００５１】
以上、本発明の実施形態の例について詳細に説明した。上述した実施形態は、いずれも本発明を実施するにあたっての具体例を示したものにすぎない。実施形態の内容は、本発明の技術的範囲を限定するものではなく、請求の範囲に規定された発明の思想を逸脱しない範囲において、構成要素の変更、追加、削除などの多くの設計変更が可能である。上述の実施形態では、このような設計変更が可能な内容に関して、「実施形態の」「実施形態では」等との表記を付して説明しているが、そのような表記のない内容に設計変更が許容されないわけではない。
【００５２】
［変形例］
以下、変形例について説明する。変形例の図面および説明では、実施形態と同一または同等の構成要素、部材には、同一の符号を付する。実施形態と重複する説明を適宜省略し、第１実施形態と相違する構成について重点的に説明する。
【００５３】
［第１変形例］
第１実施形態に基づく第１変形例に係るスイッチング装置２００の構成を説明する。図６は、第１変形例に係るスイッチング装置２００を示すブロック図であり、図１に対応する。第１変形例に係るスイッチング装置２００は、ゲート側コンデンサＣｇ１、Ｃｇ２に代えてミラークランプ用スイッチング素子Ｔ３、Ｔ４を備える点で第１実施形態と異なり、その他の構成は同様である。よって、主にスイッチング素子Ｔ３、Ｔ４を説明する。
【００５４】
第１変形例では、ゲート側コンデンサＣｇ１、Ｃｇ２に代えてミラークランプ用スイッチング素子Ｔ３、Ｔ４が設けられる。制御回路４０はスイッチング素子Ｔ１、Ｔ２をオフに制御するときミラークランプ用スイッチング素子Ｔ３、Ｔ４をオンにすることによってスイッチング素子Ｔ１、Ｔ２のゲートＧ１、Ｇ２の電位を下げるように制御する。
【００５５】
図６の例では、スイッチング素子Ｔ３、Ｔ４のドレインＤ３、Ｄ４はスイッチング素子Ｔ１、Ｔ２のゲートＧ１、Ｇ２に接続される。スイッチング素子Ｔ３、Ｔ４のソースＳ３、Ｓ４はグランドラインＧＮＤに接続される。スイッチング素子Ｔ３、Ｔ４のソースＳ３、Ｓ４はスイッチング素子Ｔ１、Ｔ２のソースＳ１、Ｓ２に接続されてもよい。
【００５６】
制御回路４０は、第１駆動信号の反転信号をスイッチング素子Ｔ３のゲートＧ３に供給する反転出力部４０ｑと、第２駆動信号の反転信号をスイッチング素子Ｔ４のゲートＧ４に供給する反転出力部４０ｒとを有する。
【００５７】
反転出力部４０ｑ、４０ｒは、第１、第２出力部４０ｐ、４０ｓの出力信号の反転信号を出力する。つまり、第１、第２出力部４０ｐ、４０ｓがハイレベルのとき反転出力部４０ｑ、４０ｒはローレベルを出力し、第１、第２出力部４０ｐ、４０ｓがローレベルのとき反転出力部４０ｑ、４０ｒはハイレベルを出力する。反転出力部４０ｑ、４０ｒがハイレベルのときスイッチング素子Ｔ３、Ｔ４はオンになり、ドレインＤ３、Ｄ４はゲート抵抗Ｒｇ１、Ｒｇ２をバイパスしてゲートＧ１、Ｇ２の電位を能動的に低下させ、スイッチング素子Ｔ１、Ｔ２のセルフターンオンを防止する。
【００５８】
スイッチング素子Ｔ３、Ｔ４は、スイッチング素子Ｔ１、Ｔ２と同じものであってもよいし、異なっていてもよい。本変形例のスイッチング素子Ｔ３、Ｔ４は、スイッチング素子Ｔ１、Ｔ２より電流容量が小さいｎチャネル型のＭＯＳＦＥＴである。スイッチング素子Ｔ３、Ｔ４の速度が遅いと、セルフターンオン防止効果が低くなる。このため、本変形例のスイッチング素子Ｔ３、Ｔ４は、高速動作可能なＳｉＣ-ＭＯＳＦＥＴやＧａＮ-ＭＯＳＦＥＴを採用している。なお、図６の例において、別のツェナーダイオードＺＤ２を省略することも可能である。
【００５９】
第１変形例によれば、第１実施形態と同様の作用・効果を奏する。加えて、第１変形例によれば、ゲート側コンデンサＣｇ１、Ｃｇ２に起因するスイッチング素子Ｔ１、Ｔ２の速度低下を殆ど生じないので、スイッチング損失の低減を図れる。
【００６０】
［第２変形例］
第１実施形態に基づく第２変形例に係るスイッチング装置３００の構成を説明する。図７は、第２変形例に係るスイッチング装置３００を示すブロック図であり、図１に対応する。第２変形例に係るスイッチング装置３００は、互いのカソード同士が接続されるように、ツェナーダイオードＺＤ１に並列接続された並列ツェナーダイオードＺＤ３と、ツェナーダイオードＺＤ２に並列接続された並列ツェナーダイオードＺＤ４とを有する点で第１実施形態と異なり、その他の構成は同様である。よって、主に並列ツェナーダイオードＺＤ３、ＺＤ４を説明する。
【００６１】
ツェナーダイオードＺＤ１、ＺＤ２のいずれかがオープン故障すると、並列コンデンサＣｐ１またはＣｐ２の電圧が制限されず、スイッチング素子のゲートに過度に低い電位が印加され、スイッチング素子が損傷を受けて故障する懸念がある。そこで、本変形例は、並列ツェナーダイオードＺＤ３、ＺＤ４を有する。図７に示すように、並列ツェナーダイオードＺＤ３、ＺＤ４のアノードＡ３、Ａ４は、ツェナーダイオードＺＤ１、ＺＤ２のアノードＡ１、Ａ２に接続され、並列ツェナーダイオードＺＤ３、ＺＤ４のカソードＫ３、Ｋ４は、ツェナーダイオードＺＤ１、ＺＤ２のカソードＫ１、Ｋ２に接続される。
【００６２】
つまり、並列ツェナーダイオードＺＤ３は、ツェナーダイオードＺＤ１と同じ作用を生じ、並列ツェナーダイオードＺＤ４は、ツェナーダイオードＺＤ２と同じ作用を生じる。
【００６３】
第２変形例によれば、第１実施形態と同様の作用・効果を奏する。加えて、第２変形例によれば、ツェナーダイオードＺＤ１と並列ツェナーダイオードＺＤ３の一方がオープン故障した場合に、他方が機能を果たす。また、ツェナーダイオードＺＤ２と並列ツェナーダイオードＺＤ４の一方がオープン故障した場合に、他方が機能を果たす。このように一方が故障したとき他方がバックアップすることにより、スイッチング装置３００を冗長化できる。
【００６４】
［その他の変形例］
第１実施形態の説明では、スイッチング素子Ｔ１〜Ｔ４が、ｎチャネル型のＭＯＳＦＥＴである例を示したが、スイッチング素子は、ｐチャネル型のＭＯＳＦＥＴであってもよい。
【００６５】
第１実施形態の説明では、スイッチング装置１００が単電源で駆動される例を示したが、スイッチング装置１００は双電源によって駆動されてもよい。
【００６６】
第３実施形態の説明では、図５において、複数のスイッチング装置１００が、複数の独立した制御回路４０によって制御される例を示したが、本発明はこれに限定されず、複数のスイッチング装置は単一の制御回路によって制御されてもよい。
【００６７】
上述の各変形例は、第１実施形態と同様の作用・効果を奏する。
【００６８】
上述した実施形態と変形例の任意の組み合わせもまた本発明の実施形態として有用である。組み合わせによって生じる新たな実施形態は、組み合わされる実施形態および変形例それぞれの効果をあわせもつ。
【符号の説明】
【００６９】
１・・・アクチュエータシステム、８・・・アクチュエータ、１０・・・駆動回路装置、１８・・・可動子、２０・・・固定子、２２・・・電機子コイル、４０・・・制御回路、１００，２００，３００・・・スイッチング装置、ＺＤ１〜ＺＤ４・・・ツェナーダイオード、Ａ１〜Ａ４・・・アノード、Ｋ１〜Ｋ４・・・カソード、Ｃｇ１，Ｃｇ２・・・ゲート側コンデンサ、Ｃｐ１，Ｃｐ２・・・並列コンデンサ、Ｔ１〜Ｔ４・・・スイッチング素子、Ｓ１〜Ｓ４・・・ソース、Ｄ１〜Ｄ４・・・ドレイン、Ｇ１〜Ｇ４・・・ゲート、Ｒｇ１、Ｒｇ２・・・ゲート抵抗。
【図１】
2020202517.tif 000003
【図２】
2020202517.tif 000004
【図３】
2020202517.tif 000005
【図４】
2020202517.tif 000006
【図５】
2020202517.tif 000007
【図６】
2020202517.tif 000008
【図７】
2020202517.tif 000009
【手続補正書】
【提出日】令和1年10月23日(2019.10.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
を備えるスイッチング装置。
【請求項２】
前記制御回路は、前記上側スイッチング素子に駆動信号を供給する別の出力部を有し、
前記別の出力部にカソードが接続される別のツェナーダイオードと、
前記別のツェナーダイオードに並列接続される別の並列コンデンサと、
前記別のツェナーダイオードのアノードと前記上側スイッチング素子のゲートとの間に接続される別の抵抗と、
前記上側スイッチング素子の寄生容量とは別に設けられ、前記上側スイッチング素子の寄生容量より大きな容量を有し、前記上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサと
をさらに備える請求項１に記載のスイッチング装置。
【請求項３】
前記ゲート側コンデンサの容量は、前記並列コンデンサより小さく設定され、且つ、前記別のゲート側コンデンサの容量は、前記別の並列コンデンサより小さく設定される請求項２に記載のスイッチング装置。
【請求項４】
前記並列コンデンサの容量は前記ゲート側コンデンサの容量の５００倍〜２０００倍の範囲に設定され、且つ、前記別の並列コンデンサの容量は前記別のゲート側コンデンサの容量の５００倍〜２０００倍の範囲に設定される請求項３に記載のスイッチング装置。
【請求項５】
互いのカソード同士が接続されるように前記ツェナーダイオードに並列接続される並列ツェナーダイオードを備える
請求項１から４のいずれかに記載のスイッチング装置。
【請求項６】
前記ツェナーダイオードのツェナー電圧は前記下側スイッチング素子のゲート−ソース間電圧の負方向側の許容値より小さく設定される
請求項１から５のいずれかに記載のスイッチング装置。
【請求項７】
前記ゲート側コンデンサに代えてミラークランプ用スイッチング素子が設けられ、
前記制御回路は前記下側スイッチング素子をオフに制御するとき前記ミラークランプ用スイッチング素子をオンにすることによって前記下側スイッチング素子のゲート電位を下げるように制御する
請求項１から６のいずれかに記載のスイッチング装置。
【請求項８】
ＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴでありドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、
ＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴであり前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部を有する制御回路と、
前記出力部にカソードが接続され、ツェナー電圧は前記下側スイッチング素子のゲート−ソース間電圧の負方向側の許容値より小さく設定されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
互いのカソード同士が接続されるように前記ツェナーダイオードに並列接続される並列ツェナーダイオードと
を備えるスイッチング装置。
【請求項９】
電動アクチュエータの電機子コイルに接続される出力端と、
前記出力端がドレインに接続される下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
を備えるアクチュエータの駆動回路装置。
【請求項１０】
電機子コイルを有する電動アクチュエータと、
前記電動アクチュエータの電機子コイルが接続されるドレインを有する下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
を備えるアクチュエータシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記課題を解決するために、本発明のある態様のスイッチング装置は、ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、下側スイッチング素子に駆動信号を供給する出力部を有する制御回路と、出力部にカソードが接続されるツェナーダイオードと、ツェナーダイオードに並列接続される並列コンデンサと、ツェナーダイオードのアノードと下側スイッチング素子のゲートとの間に接続される抵抗と、下側スイッチング素子の寄生容量とは別に設けられ、下側スイッチング素子の寄生容量より大きな容量を有し、下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサとを備える。
【手続補正書】
【提出日】令和2年3月23日(2020.3.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと、
前記別の出力部にカソードが接続される別のツェナーダイオードと、
前記別のツェナーダイオードに並列接続される別の並列コンデンサと、
前記別のツェナーダイオードのアノードと前記上側スイッチング素子のゲートとの間に接続される別の抵抗と、
前記上側スイッチング素子の寄生容量とは別に設けられ、前記上側スイッチング素子の寄生容量より大きな容量を有し、前記上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサと
を備え、
前記ゲート側コンデンサの容量は、前記並列コンデンサより小さく設定され、且つ、前記別のゲート側コンデンサの容量は、前記別の並列コンデンサより小さく設定されるスイッチング装置。
【請求項２】
前記並列コンデンサの容量は前記ゲート側コンデンサの容量の５００倍〜２０００倍の範囲に設定され、且つ、前記別の並列コンデンサの容量は前記別のゲート側コンデンサの容量の５００倍〜２０００倍の範囲に設定される請求項１に記載のスイッチング装置。
【請求項３】
互いのカソード同士が接続されるように前記ツェナーダイオードに並列接続される並列ツェナーダイオードを備える
請求項１または２に記載のスイッチング装置。
【請求項４】
前記ツェナーダイオードのツェナー電圧は前記下側スイッチング素子のゲート−ソース間電圧の負方向側の許容値より小さく設定される
請求項１から３のいずれかに記載のスイッチング装置。
【請求項５】
前記ゲート側コンデンサに代えてミラークランプ用スイッチング素子が設けられ、
前記制御回路は前記下側スイッチング素子をオフに制御するとき前記ミラークランプ用スイッチング素子をオンにすることによって前記下側スイッチング素子のゲート電位を下げるように制御する
請求項１から４のいずれかに記載のスイッチング装置。
【請求項６】
ＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴでありドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、
ＳｉＣ-ＭＯＳＦＥＴまたはＧａＮ-ＭＯＳＦＥＴであり前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続され、ツェナー電圧は前記下側スイッチング素子のゲート−ソース間電圧の負方向側の許容値より小さく設定されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと
互いのカソード同士が接続されるように前記ツェナーダイオードに並列接続される並列ツェナーダイオードと
前記別の出力部にカソードが接続される別のツェナーダイオードと、
前記別のツェナーダイオードに並列接続される別の並列コンデンサと、
前記別のツェナーダイオードのアノードと前記上側スイッチング素子のゲートとの間に接続される別の抵抗と、
前記上側スイッチング素子の寄生容量とは別に設けられ、前記上側スイッチング素子の寄生容量より大きな容量を有し、前記上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサと
を備え、
前記ゲート側コンデンサの容量は、前記並列コンデンサより小さく設定され、且つ、前記別のゲート側コンデンサの容量は、前記別の並列コンデンサより小さく設定されるスイッチング装置。
【請求項７】
電動アクチュエータの電機子コイルに接続される出力端と、
前記出力端がドレインに接続される下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと、
前記別の出力部にカソードが接続される別のツェナーダイオードと、
前記別のツェナーダイオードに並列接続される別の並列コンデンサと、
前記別のツェナーダイオードのアノードと前記上側スイッチング素子のゲートとの間に接続される別の抵抗と、
前記上側スイッチング素子の寄生容量とは別に設けられ、前記上側スイッチング素子の寄生容量より大きな容量を有し、前記上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサと
を備え、
前記ゲート側コンデンサの容量は、前記並列コンデンサより小さく設定され、且つ、前記別のゲート側コンデンサの容量は、前記別の並列コンデンサより小さく設定されるアクチュエータの駆動回路装置。
【請求項８】
電機子コイルを有する電動アクチュエータと、
前記電動アクチュエータの電機子コイルが接続されるドレインを有する下側スイッチング素子と、
前記下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、
前記下側スイッチング素子に駆動信号を供給する出力部および前記上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、
前記出力部にカソードが接続されるツェナーダイオードと、
前記ツェナーダイオードに並列接続される並列コンデンサと、
前記ツェナーダイオードのアノードと前記下側スイッチング素子のゲートとの間に接続される抵抗と、
前記下側スイッチング素子の寄生容量とは別に設けられ、前記下側スイッチング素子の寄生容量より大きな容量を有し、前記下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと、
前記別の出力部にカソードが接続される別のツェナーダイオードと、
前記別のツェナーダイオードに並列接続される別の並列コンデンサと、
前記別のツェナーダイオードのアノードと前記上側スイッチング素子のゲートとの間に接続される別の抵抗と、
前記上側スイッチング素子の寄生容量とは別に設けられ、前記上側スイッチング素子の寄生容量より大きな容量を有し、前記上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサと
を備え、
前記ゲート側コンデンサの容量は、前記並列コンデンサより小さく設定され、且つ、前記別のゲート側コンデンサの容量は、前記別の並列コンデンサより小さく設定されるアクチュエータシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記課題を解決するために、本発明のある態様のスイッチング装置は、ドレイン側がスイッチング駆動信号の出力となる下側スイッチング素子と、下側スイッチング素子のドレインに接続されるソースを有する上側スイッチング素子と、下側スイッチング素子に駆動信号を供給する出力部および上側スイッチング素子に駆動信号を供給する別の出力部を有する制御回路と、出力部にカソードが接続されるツェナーダイオードと、ツェナーダイオードに並列接続される並列コンデンサと、ツェナーダイオードのアノードと下側スイッチング素子のゲートとの間に接続される抵抗と、下側スイッチング素子の寄生容量とは別に設けられ、下側スイッチング素子の寄生容量より大きな容量を有し、下側スイッチング素子のゲートとソースとの間に接続されるゲート側コンデンサと、別の出力部にカソードが接続される別のツェナーダイオードと、別のツェナーダイオードに並列接続される別の並列コンデンサと、別のツェナーダイオードのアノードと上側スイッチング素子のゲートとの間に接続される別の抵抗と、上側スイッチング素子の寄生容量とは別に設けられ、上側スイッチング素子の寄生容量より大きな容量を有し、上側スイッチング素子のゲートとソースとの間に接続される別のゲート側コンデンサとを備える。ゲート側コンデンサの容量は、並列コンデンサより小さく設定され、且つ、別のゲート側コンデンサの容量は、別の並列コンデンサより小さく設定される。