(57)【要約】【課題】簡易な構成で電流ドライバ間で互いに状態を把握可能なＬＥＤ駆動装置を提供する。【解決手段】カレントドライバ３０−１〜３０−４の各々には、信号線Ｌ４が接続される。各カレントドライバは、フェール信号を出力するように構成された出力回路と、出力回路の出力を受け、信号線Ｌ４が接続される出力端子とを含む。出力回路は、カレントドライバ３０−１〜３０−４に共通の同期信号Ｖｓｙｎｃに従って、一時的にフェール信号に代えて、当該出力回路が設けられているカレントドライバの状態を示す信号を出力するように構成される。各カレントドライバは、信号線Ｌ４の信号を当該カレントドライバに入力するように構成された入力回路をさらに含む。【選択図】図１
2020202118.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数のＬＥＤ列へ電力を供給するように構成された電源回路と、
前記複数のＬＥＤ列に対応して設けられ、各々が対応のＬＥＤ列に流れる電流を調整するように構成された複数の電流ドライバと、
前記複数の電流ドライバに接続される信号線とを備え、
前記複数の電流ドライバの各々は、
所定のフェール信号を出力するように構成された出力回路と、
前記出力回路の出力を受け、前記信号線が接続される出力端子とを含み、
前記出力回路は、前記複数の電流ドライバに共通の同期信号に従って、一時的に前記フェール信号に代えて、当該出力回路が設けられている電流ドライバの状態を示す状態信号を出力するように構成され、
前記複数の電流ドライバの各々は、前記出力端子に接続される前記信号線の信号を当該電流ドライバに入力するように構成された入力回路をさらに含む、ＬＥＤ駆動装置。
【請求項２】
前記出力回路は、前記フェール信号をオープンドレイン又はオープンコレクタで前記出力端子へ出力するように構成され、
前記状態信号は、当該出力回路が設けられている電流ドライバに対応するＬＥＤ列のカソード側の電圧が所定電圧よりも低いか否かを示す信号である、請求項１に記載のＬＥＤ駆動装置。
【請求項３】
前記複数の電流ドライバに接続され、前記複数の電流ドライバの各々から対応のＬＥＤ列のカソード側の電圧である帰還電圧が出力される電圧信号線と、
前記電圧信号線の電圧に基づいて前記電源回路を駆動するように構成された駆動装置とをさらに備え、
前記複数の電流ドライバの各々は、前記電圧信号線への前記帰還電圧の出力を制御するように構成された出力制御回路をさらに含み、
前記出力制御回路は、当該出力制御回路が含まれる電流ドライバに対応するＬＥＤ列のカソード側の電圧が前記所定電圧よりも高く、かつ、前記入力回路により入力される前記信号線の信号がローレベルのとき、前記電圧信号線への出力を維持するように構成される、請求項２に記載のＬＥＤ駆動装置。
【請求項４】
請求項１から請求項３のいずれか１項に記載のＬＥＤ駆動装置と、
前記ＬＥＤ駆動装置によって駆動されるＬＥＤとを備える表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、ＬＥＤ駆動装置及びそれを備える表示装置に関する。
【背景技術】
【０００２】
省エネルギ光源としてのＬＥＤ（Light  Emitting  Diode）の用途が近年ますます拡大している。ＬＥＤの駆動には、ＬＥＤの順方向電圧−電流特性と発光特性とから、ＬＥＤに定電流を供給するためのＬＥＤドライバが用いられる。
【０００３】
特開２０１８−１９４９８号公報（特許文献１）には、このようなＬＥＤドライバが開示されている。このＬＥＤドライバは、ＬＥＤへ電流を供給する電源回路（ＤＣ／ＤＣコンバータ）と、ＬＥＤに流れる電流を調整する電流ドライバ（定電流制御回路）とを含む。このＬＥＤドライバでは、ＬＥＤのカソード側の電圧を帰還信号とする帰還制御が行なわれ（第２帰還制御モード）、ＰＷＭ（Pulse  Width  Modulation）制御によって電源回路を駆動することにより、ＬＥＤのカソード側の電圧が一定に制御される（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１８−１９４９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
多数のＬＥＤが設けられる液晶ディスプレイ（ＬＣＤ：Liquid  Crystal  Display）等では、複数のＬＥＤ列が並列接続され、電源回路から各ＬＥＤ列へ電力が供給されるとともに、ＬＥＤ列毎に設けられる電流ドライバによってＬＥＤ列毎に電流が調整される。
【０００６】
このような構成では、各ＬＥＤ列においてＬＥＤ列のカソード側の電圧（以下「帰還電圧」と称する。）を一定に制御する必要があり、ＬＥＤ列毎に上記の帰還制御が行なわれる。この場合に、ＬＥＤ列毎の帰還制御が互いに干渉する可能性がある。たとえば、あるＬＥＤ列では、帰還電圧を高める方向の制御が求められる一方で、他のＬＥＤ列では、帰還電圧を下げる方向の制御が求められる場合がある。このような場合に、ＬＥＤ列毎の帰還制御を調整するために、帰還電圧を出力する各電流ドライバの状態をマイコンにより把握して管理することも考えられるが、マイコンの改造が別途必要になり、簡易な構成での対応が求められる。
【０００７】
本開示は、かかる問題を解決するためになされたものであり、その目的は、簡易な構成で電流ドライバ間で互いに状態を把握可能なＬＥＤ駆動装置及びそれを備える表示装置を提供することである。
【課題を解決するための手段】
【０００８】
本開示のＬＥＤ駆動装置は、並列接続された複数のＬＥＤ列へ電力を供給するように構成された電源回路と、複数のＬＥＤ列に対応して設けられ、各々が対応のＬＥＤ列に流れる電流を調整するように構成された複数の電流ドライバと、複数の電流ドライバに接続される信号線とを備える。各電流ドライバは、所定のフェール信号を出力するように構成された出力回路と、出力回路の出力を受け、上記信号線が接続される出力端子とを含む。出力回路は、複数の電流ドライバに共通の同期信号に従って、一時的にフェール信号に代えて、当該出力回路が設けられている電流ドライバの状態を示す状態信号を出力するように構成される。各電流ドライバは、出力端子に接続される上記信号線の信号を当該電流ドライバに入力するように構成された入力回路をさらに含む。
【０００９】
このような構成により、各電流ドライバは、同期信号に従って一時的に、フェール信号が出力される信号線を用いて、他の電流ドライバの状態を把握することができる。したがって、このＬＥＤ駆動装置によれば、簡易な構成で電流ドライバ間で互いに状態を把握することができる。
【００１０】
出力回路は、フェール信号をオープンドレイン又はオープンコレクタで出力端子へ出力するように構成されてもよい。そして、状態信号は、当該出力回路が設けられている電流ドライバに対応するＬＥＤ列のカソード側の電圧が所定電圧よりも低いか否かを示す信号であってもよい。
【００１１】
ＬＥＤ駆動装置は、複数の電流ドライバに接続され、かつ、各電流ドライバから対応のＬＥＤ列のカソード側の電圧である帰還電圧が出力される電圧信号線と、電圧信号線の電圧に基づいて電源回路を駆動するように構成された駆動装置とをさらに備えてもよい。そして、各電流ドライバは、電圧信号線への帰還電圧の出力を制御するように構成された出力制御回路をさらに含み、出力制御回路は、当該出力制御回路が含まれる電流ドライバに対応するＬＥＤ列のカソード側の電圧が所定電圧よりも高く、かつ、入力回路により入力される信号線の信号がローレベルのとき、電圧信号線への出力を維持するように構成されてもよい。
【００１２】
また、本開示の表示装置は、上述したいずれかのＬＥＤ駆動装置と、ＬＥＤ駆動装置によって駆動されるＬＥＤとを備える。
【発明の効果】
【００１３】
本開示のＬＥＤ駆動装置及び表示装置によれば、簡易な構成で電流ドライバ間で互いに状態を把握することが可能となる。その結果、ＬＥＤ列毎の帰還制御が互いに干渉するのを抑制することが可能となる。
【図面の簡単な説明】
【００１４】
【図１】本開示の実施の形態に従うＬＥＤドライバを用いた表示装置の全体構成を示す図である。
【図２】カレントドライバにおけるフェール信号の出力回路の構成例を示す図である。
【図３】図２に示す回路の動作例を示すタイミングチャートである。
【図４】本実施の形態に従うカレントドライバの構成例を示す回路図である。
【図５】図４に示したカレントドライバの動作例を概略的に示すタイミングチャートである。
【発明を実施するための形態】
【００１５】
以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
【００１６】
＜ＬＥＤドライバの構成＞
図１は、本開示の実施の形態に従うＬＥＤドライバを用いた表示装置の全体構成を示す図である。図１を参照して、表示装置１は、ＬＥＤ列１０−１〜１０−４と、ＤＣ／ＤＣコンバータ２０と、カレントドライバ３０−１〜３０−４と、コントローラ４０と、ＭＣＵ（Micro  Control  Unit）５０と、プルアップ電源５２とを備える。
【００１７】
ＬＥＤ列１０−１〜１０−４は、並列して電力線Ｌ１に接続され、ＤＣ／ＤＣコンバータ２０から電力の供給を受けて発光する。ＬＥＤ列１０−１〜１０−４の各々は、直列接続された複数のＬＥＤ１２を含む。この例では、ＬＥＤ列の数は４つとしているが、ＬＥＤ列の数はこれに限定されるものではない。また、各ＬＥＤ列に含まれるＬＥＤ１２の数も特に限定されるものではない。
【００１８】
ＤＣ／ＤＣコンバータ２０は、電力線Ｌ１を通じてＬＥＤ列１０−１〜１０−４へ電力を供給する電源回路である。ＤＣ／ＤＣコンバータ２０は、電源ノード２２と、コイル２４と、スイッチング素子Ｑ１と、ダイオード２６と、キャパシタ２８とを含んで構成される。コイル２４は、電源ノード２２とスイッチング素子Ｑ１との間に接続される。スイッチング素子Ｑ１は、コイル２４と接地ノードとの間に接続される。スイッチング素子Ｑ１のゲートは、コントローラ４０に接続されている。この例では、スイッチング素子Ｑ１は、Ｎ型ＭＯＳＦＥＴ（Metal  Oxide  Semiconductor  Field  Effect  Transistor）であるが、ＮＰＮ型バイポーラトランジスタ等であってもよい。
【００１９】
ダイオード２６は、コイル２４とスイッチング素子Ｑ１との接続点にアノードが接続され、電力線Ｌ１にカソードが接続される。この例では、ダイオード２６は、ショットキーバリアダイオード（以下「ＳＢＤ（Schottky  Barrier  Diode）」と称する。）である。ＳＢＤは、順方向電圧が小さいため、順方向の損失が小さく高効率であり、また、スイッチングが高速である。なお、ダイオード２６がＳＢＤであることは必須ではなく、ＳＢＤ以外のダイオードを採用することも可能である。キャパシタ２８は、電力線Ｌ１と接地ノードとの間に接続される。
【００２０】
これらの電源ノード２２、コイル２４、スイッチング素子Ｑ１、ＳＢＤ２６、及びキャパシタ２８によって、いわゆる非同期整流型の昇圧チョッパ回路が形成されている。コントローラ４０によってスイッチング素子Ｑ１がスイッチング制御され、電源ノード２２から供給される電力が昇圧されてＬＥＤ列１０−１〜１０−４へ供給される。
【００２１】
カレントドライバ３０−１〜３０−４は、それぞれＬＥＤ列１０−１〜１０−４に対応して設けられ、それぞれＬＥＤ列１０−１〜１０−４に流れる電流を調整する。なお、各カレントドライバ３０−１〜３０−４の構成は同じであるので、以下ではカレントドライバ３０−１について代表的に説明する。
【００２２】
カレントドライバ３０−１は、ＬＥＤ列１０−１に流れる電流を所定の目標に制御する。また、カレントドライバ３０−１は、ＬＥＤ列１０−１のカソード側の電圧Ｖ１を受け、電圧Ｖ１に応じて、コントローラ４０に接続される電圧帰還線Ｌ２へ出力される帰還電圧Ｖｆｂ１を調整する。具体的には、カレントドライバ３０−１は、電圧Ｖ１に応じて、電圧帰還線Ｌ２からのシンク電流を調整する。なお、後述のように、他のカレントドライバ３０−２〜３０−４の状態によっては、ＬＥＤ列毎の制御の干渉を防止するため、カレントドライバ３０−１は、電圧Ｖ１に拘わらず帰還電圧Ｖｆｂ１（シンク電流）を維持する。この点については、後ほど詳しく説明する。
【００２３】
さらに、カレントドライバ３０−１は、内部の各種異常を検知する機能を備えている。そして、カレントドライバ３０−１は、異常が検知されているか否かを示すフェール信号ＦＬ１を、ＭＣＵ５０に接続される信号線Ｌ４へ出力可能に構成されている。カレントドライバ３０−１〜３０−４の構成については、後ほど詳しく説明する。
【００２４】
コントローラ４０は、電圧帰還線Ｌ２の電圧レベルに基づいてＤＣ／ＤＣコンバータ２０のスイッチング素子Ｑ１を駆動する。コントローラ４０は、たとえば、エラーアンプと、ＰＷＭ（Pulse  Width  Modulation）回路とを含んで構成することができる（いずれも図示せず）。エラーアンプは、電圧帰還線Ｌ２の電圧（Ｖｆｂとする。）が所定値（たとえば０．５Ｖ）となるように、電圧Ｖｆｂと所定値との差を増幅して出力する。ＰＷＭ回路は、エラーアンプの出力に基づいてＰＷＭ信号を生成し、その生成されたＰＷＭ信号をスイッチング素子Ｑ１のゲートへ出力する。なお、電圧帰還線Ｌ２は、各カレントドライバ３０−１〜３０−４に共通に設けられているので、各カレントドライバ３０−１〜３０−４のシンク電流の合計に応じた電圧が電圧帰還線Ｌ２によってコントローラ４０に伝達される。
【００２５】
なお、コントローラ４０は、ハードウェア（電子回路）で実行するものに限られず、ソフトウェアで実行するもので構成されてもよい。具体的には、コントローラ４０を、ＣＰＵ（Central  Processing  Unit）、メモリ（ＲＯＭ（Read  Only  Memory）及びＲＡＭ（Random  Access  Memory））、各種信号を入出力するための入出力バッファ等を含んで構成してもよい。ＣＰＵは、ＲＯＭに格納されているプログラムをＲＡＭ等に展開して実行する。ＲＯＭに格納されるプログラムは、コントローラ４０の処理手順が記されたプログラムである。そして、コントローラ４０は、このプログラムに従って各種処理を実行するように構成されてもよい。
【００２６】
このＬＥＤドライバでは、カレントドライバ３０−１〜３０−４により、それぞれＬＥＤ列１０−１〜１０−４に流れる電流が所定の電流目標値に調整される。また、帰還電圧Ｖｆｂ１〜Ｖｆｂ４に基づいて、コントローラ４０によりＤＣ／ＤＣコンバータ２０が駆動される。これにより、各ＬＥＤ列１０−１〜１０−４のカソード側の電圧をＤＣ／ＤＣコンバータ２０により調整しつつ、各ＬＥＤ列１０−１〜１０−４に流れる電流が目標に制御される。
【００２７】
ＭＣＵ５０は、表示装置１の表示全体を制御する上位のコントロールユニットである。一例として、ＭＣＵ５０は、ＬＥＤ列１０−１〜１０−４の表示タイミングを制御するための同期信号（水平同期信号、垂直同期信号）を生成する。
【００２８】
また、ＭＣＵ５０は、カレントドライバ３０−１〜３０−４からそれぞれ出力されるフェール信号ＦＬ１〜ＦＬ４を信号線Ｌ４から受ける。図示のように、フェール信号ＦＬ１〜ＦＬ４は、共通の信号線Ｌ４に出力される。ＭＣＵ５０は、信号線Ｌ４の信号レベルに基づいて、カレントドライバ３０−１〜３０−４のいずれかにおいて異常が検知されているか否かを取得し、異常が検知されている場合に所定の処理を実行することができる。
【００２９】
図２は、カレントドライバ３０−１〜３０−４におけるフェール信号ＦＬ１〜ＦＬ４の出力回路の構成例を示す図である。なお、この図では、カレントドライバ３０−１，３０−２の構成が示されており、カレントドライバ３０−３，３０−４については図示が省略されているが、各カレントドライバ３０−１〜３０−４の構成は同じである。以下では、カレントドライバ３０−１におけるフェール信号ＦＬ１の出力回路の構成について代表的に説明する。
【００３０】
図２を参照して、カレントドライバ３０−１におけるフェール信号ＦＬ１の出力回路は、スイッチング素子Ｑ２１と、ＮＯＴ回路３２−１とを含む。スイッチング素子Ｑ２１は、外部端子Ｔ１と接地ノードとの間に接続される。この例では、スイッチング素子Ｑ２１は、Ｎ型ＭＯＳＦＥＴであるが、ＮＰＮ型バイポーラトランジスタ等であってもよい。
【００３１】
外部端子Ｔ１には、信号線Ｌ４が接続される。信号線Ｌ４は、ＭＣＵ５０に接続され、プルアップ電源５２により電圧ＶＨにプルアップされている。なお、信号線Ｌ４は、カレントドライバ３０−２〜３０−４において出力回路が接続される外部端子にも接続されている。
【００３２】
ＮＯＴ回路３２−１は、カレントドライバ３０−１において異常が検知されるとＨ（論理ハイ）レベルからＬ（論理ロー）レベルとなる信号ＦＳ１を受け、信号ＦＳ１の論理状態（ハイ又はロー）を反転して出力する。ＮＯＴ回路３２−１の出力端は、スイッチング素子Ｑ２１のゲートに接続される。
【００３３】
この出力回路は、カレントドライバ３０−１において異常が検知されたか否かを示すフェール信号ＦＬ１を所謂オープンドレイン（スイッチング素子Ｑ２１がＮＰＮ型バイポーラトランジスタで構成される場合にはオープンコレクタ）で信号線Ｌ４へ出力する。すなわち、カレントドライバ３０−１において異常が検知されると、信号ＦＳ１がＬレベルとなり、スイッチング素子Ｑ２１はオンとなる。これにより、信号線Ｌ４の電位は、ＶＨ（Ｈレベル）から接地レベル（Ｌレベル）へプルダウンされる。
【００３４】
信号線Ｌ４は、各カレントドライバ３０−１〜３０−４の出力回路に接続されており、カレントドライバ３０−１〜３０−４のいずれかにおいて異常が検知されると、信号線Ｌ４の電位がプルダウンされ、信号線Ｌ４の信号はＬレベルとなる。すなわち、信号線Ｌ４の電位は、カレントドライバ３０−１〜３０−４のいずれかにおいて異常が検知されているか否かを示しており、信号線Ｌ４の電位が接地レベル（Ｌレベル）にプルダウンされている場合は、カレントドライバ３０−１〜３０−４のいずれかにおいて異常が検知されている。
【００３５】
＜カレントドライバ間の通信機能＞
上記のように、本開示のＬＥＤドライバでは、ＬＥＤ列１０−１〜１０−４毎に、帰還電圧Ｖｆｂ１〜Ｖｆｂ４に基づく帰還制御が行なわれる。この場合に、ＬＥＤ列毎の帰還制御が互いに干渉する可能性がある。たとえば、ＬＥＤ列１０−１では、カソード側の電圧Ｖ１を高める方向の制御が求められる一方で、ＬＥＤ列１０−２では、カソード側の電圧Ｖ２を下げる方向の制御が求められる場合がある。
【００３６】
たとえば、ＬＥＤ列１０−２のカソード側の電圧Ｖ２が大きく低下すると、カレントドライバ３０−２によってＬＥＤ列１０−２に所望の電流を流せなくなる可能性があるため、電圧Ｖ２が低すぎる場合には、他のカレントドライバの制御に拘わらず、カレントドライバ３０−２による電圧Ｖ２を高める方向の制御を優先させるのが好ましい。一方、電圧Ｖ２が高すぎる場合は、カレントドライバ３０−２の発熱が大きくなるので、この場合には、他のカレントドライバの制御に拘わらず、カレントドライバ３０−２による電圧Ｖ２を下げる方向の制御を優先させるのが好ましい。
【００３７】
このように、各カレントドライバ３０−１〜３０−４における帰還制御は、他のカレントドライバにおける帰還制御と干渉する場合がある。このような場合に、各カレントドライバ３０−１〜３０−４の状態をＭＣＵ５０により把握して管理することも考えられるが、ＭＣＵ５０の改造が別途必要になる。
【００３８】
そこで、本実施の形態に従うＬＥＤドライバでは、図２に示した、各カレントドライバ３０−１〜３０−４におけるフェール信号の出力回路を利用して、あるカレントドライバが他のカレントドライバの状態を取得可能とする。以下、これについて説明する。
【００３９】
図３は、図２に示した回路の動作例を示すタイミングチャートである。図３とともに図２を参照して、時刻ｔ２において、カレントドライバ３０−１にて異常が検知されたものとする。異常が検知されると、信号ＦＳ１がＬレベルとなり、スイッチング素子Ｑ２１がオンとなる。これにより、信号線Ｌ４の電位がプルダウンされ、フェール信号ＦＬ１はＬレベルとなる。
【００４０】
他のカレントドライバ３０−２〜３０−４は、信号線Ｌ４の電位に基づいて、カレントドライバ３０−１において異常が検知されていることを知ることができる。たとえば、カレントドライバ３０−２についてみれば、どのカレントドライバにおいて異常が検知されているかまでは分からないけれども、カレントドライバ３０−１，３０−３，３０−４のいずれかにおいて異常が検知されていることは判断可能である。このように、図２に示した、カレントドライバ３０−１〜３０−４におけるフェール信号の出力回路を用いれば、カレントドライバ３０−１〜３０−４間で通信機能を持たせることが可能である。
【００４１】
しかしながら、あるカレントドライバ（たとえばカレントドライバ３０−１）において異常が検知されている間（図３の時刻ｔ２以降）は、信号線Ｌ４の電位が既にプルダウン（Ｌレベル）されているので、このままでは、信号線Ｌ４を通じてカレントドライバ間で情報を伝達することができない。
【００４２】
そこで、本実施の形態に従うＬＥＤドライバでは、図２に示したフェール信号の出力回路において、周期的に所定期間だけ、フェール信号に代えてカレントドライバの状態を示す状態信号を出力する。周期的なタイミングには、ＬＥＤ列１０−１〜１０−４の表示タイミングを制御するための同期信号Ｖｓｙｎｃ（水平同期信号又は垂直同期信号）が用いられる。すなわち、各カレントドライバ３０−１〜３０−４に共通の同期信号Ｖｓｙｎｃをトリガにして、同期信号Ｖｓｙｎｃが立上がる毎に所定期間だけ、図２に示したフェール信号の出力回路を、フェール信号を出力する回路としてではなく、カレントドライバの状態を示す状態信号を出力する回路として用いる。これにより、あるカレントドライバにおいて、信号線Ｌ４を通じて他のカレントドライバの状態を取得することができる。
【００４３】
図４は、本実施の形態に従うカレントドライバ３０−１〜３０−４の構成例を示す回路図である。なお、各カレントドライバ３０−１〜３０−４の構成は同様であり、図４では、カレントドライバ３０−１の構成について代表的に示されている。
【００４４】
図４を参照して、カレントドライバ３０−１は、出力回路７０と、電流調整部７２と、コンパレータ８０，８１と、切替回路８２と、入力回路８４と、出力制御回路８６とを含む。なお、出力回路７０の構成は、図２で説明したので繰り返さない。
【００４５】
電流調整部７２は、スイッチング素子Ｑ３１と、抵抗素子７４と、アンプ７６とを含む。スイッチング素子Ｑ３１は、ＬＥＤ列１０−１のカソード側が接続される外部端子Ｔ１１と抵抗素子７４との間に接続される。この例では、スイッチング素子Ｑ３１は、Ｎ型ＭＯＳＦＥＴであるが、ＮＰＮ型バイポーラトランジスタ等であってもよい。抵抗素子７４は、スイッチング素子Ｑ３１と接地ノードとの間に接続される。
【００４６】
スイッチング素子Ｑ３１と抵抗素子７４との接続点は、アンプ７６の反転入力端（−）に接続される。アンプ７６の非反転入力端（＋）には、基準電圧Ｖｒｅｆ１が与えられる。アンプ７６の出力端は、スイッチング素子Ｑ３１のゲートに接続される。
【００４７】
アンプ７６の反転入力端（−）には、スイッチング素子Ｑ３１に流れる電流（すなわちＬＥＤ列１０−１に流れる電流）を抵抗素子７４によって電圧に変換した検出信号（電圧）が入力される。アンプ７６の非反転入力端（＋）に入力される基準電圧Ｖｒｅｆ１は、ＬＥＤ列１０−１に流れる電流の目標値を抵抗素子７４の抵抗値によって電圧に変換した信号である。
【００４８】
アンプ７６は、基準電圧Ｖｒｅｆ１と上記検出信号（電圧）とが等しくなるようにスイッチング素子Ｑ３１を駆動する。これにより、スイッチング素子Ｑ３１に流れる電流、すなわちＬＥＤ列１０−１に流れる電流が、基準電圧Ｖｒｅｆ１に対応する電流目標値に調整される。
【００４９】
コンパレータ８０の非反転入力端（＋）は、外部端子Ｔ１１に接続され、ＬＥＤ列１０−１のカソード側の電圧Ｖ１を受ける。コンパレータ８０の反転入力端（−）には、基準電圧Ｖｒｅｆ２が入力される。この基準電圧Ｖｒｅｆ２は、ＬＥＤ列１０−１の点灯に影響し得る程度まで電圧Ｖ１が低下したことを示す電圧レベルである。コンパレータ８０は、電圧Ｖ１と基準電圧Ｖｒｅｆ２との比較結果を示す信号を切替回路８２及び出力制御回路８６へ出力する。
【００５０】
コンパレータ８１の非反転入力端（＋）は、外部端子Ｔ１１に接続され、ＬＥＤ列１０−１のカソード側の電圧Ｖ１を受ける。コンパレータ８１の反転入力端（−）には、基準電圧Ｖｒｅｆ３が入力される。基準電圧Ｖｒｅｆ３は、コンパレータ８０の反転入力端（−）に入力される基準電圧Ｖｒｅｆ２よりも高い。この基準電圧Ｖｒｅｆ３は、コンパレータ８０の発熱が問題となり得る程度まで電圧Ｖ１が上昇したことを示す電圧レベルである。そして、コンパレータ８１は、電圧Ｖ１と基準電圧Ｖｒｅｆ３との比較結果を示す信号を出力制御回路８６へ出力する。
【００５１】
切替回路８２は、カレントドライバ３０−１において異常が検知されるとＨレベルからＬレベルとなる信号ＦＳ１と、コンパレータ８０の出力とを受ける。そして、外部端子Ｔ１２から入力される同期信号Ｖｓｙｎｃの立上がりから所定期間だけ、コンパレータ８０から受ける信号を出力回路７０へ出力する。したがって、同期信号Ｖｓｙｎｃの立上がりから所定期間は、出力回路７０は、コンパレータ８０の出力をオープンドレインで信号線Ｌ４へ出力する。
【００５２】
具体的には、電圧Ｖ１が基準電圧Ｖｒｅｆ２よりも低い場合（ＬＥＤ列１０−１のドレイン電圧の低下時）は、出力回路７０においてスイッチング素子Ｑ２がオンするため、外部端子Ｔ１の電位はプルダウンされ、外部端子Ｔ１の信号レベルはＬレベルとなる。一方、電圧Ｖ１が基準電圧Ｖｒｅｆ２よりも高い場合は、スイッチング素子Ｑ２はオフとなり、外部端子Ｔ１の信号レベルはＨレベルとなる。
【００５３】
なお、上記の所定期間以外は、切替回路８２は、信号ＦＳ１を出力回路７０へ出力する。したがって、出力回路７０は、カレントドライバ３０−１において異常が検知された場合にフェール信号ＦＬ１をＭＣＵ５０へ通知するための回路として作動する。
【００５４】
入力回路８４の入力端は、外部端子Ｔ１に接続される。この入力回路８４は、外部端子Ｔ１に接続される信号線Ｌ４（図２）の信号をカレントドライバ３０−１内に取り込むための回路である。入力回路８４は、外部端子Ｔ１の電位（すなわち信号線Ｌ４の電位）がＶＨ（Ｈレベル）のとき、信号ＳＴをＨレベルで出力し、上記の電位が接地レベル（Ｌレベル）のときは、信号ＳＴをＬレベルで出力する。
【００５５】
出力制御回路８６は、外部端子Ｔ１１から入力される電圧Ｖ１を受ける。また、出力制御回路８６は、外部端子Ｔ１２から入力される同期信号Ｖｓｙｎｃ、入力回路８４から出力される信号ＳＴ、及びコンパレータ８０，８１の出力信号をさらに受ける。そして、出力制御回路８６は、同期信号Ｖｓｙｎｃの立上がりから所定期間の間、信号ＳＴ及びコンパレータ８０，８１の出力信号に基づいて、帰還電圧Ｖｆｂ１の出力を制御する。
【００５６】
具体的には、帰還電圧Ｖｆｂ１の出力は、電圧帰還線Ｌ２（図１）が接続される外部端子Ｔ１３から引き込むシンク電流を調整することによって制御される。たとえば、コンパレータ８１の出力信号がＨレベルであるときは（電圧Ｖ１＞基準電圧Ｖｒｅｆ３）、出力制御回路８６は、シンク電流を低減させる。これにより、電圧帰還線Ｌ２の電流が減少すれば、コントローラ４０は、出力電圧を下げるように作動し、その結果、ＬＥＤ列１０−１のカソード側の電圧Ｖ１が下がる。
【００５７】
コンパレータ８０，８１の出力信号がそれぞれＨレベル，Ｌレベルであり（基準電圧Ｖｒｅｆ２＜電圧Ｖ１＜基準電圧Ｖｒｅｆ３）、かつ、信号ＳＴがＬレベルであるときは、出力制御回路８６は、シンク電流を維持する。
【００５８】
コンパレータ８０の出力信号がＬレベルであるときは（電圧Ｖ１＜基準電圧Ｖｒｅｆ２）、出力制御回路８６は、シンク電流を増加させる。これにより、電圧帰還線Ｌ２の電流が増加すれば、コントローラ４０は、出力電圧を上げるように作動し、その結果、ＬＥＤ列１０−１のカソード側の電圧Ｖ１が上がる。
【００５９】
Ｌレベルの信号ＳＴは、他のカレントドライバ３０−２〜３０−４のいずれかにおいて、ＬＥＤ列のカソード側の電圧が基準電圧Ｖｒｅｆ２よりも低いために出力回路７０により信号線Ｌ４の電位がプルダウン（Ｌレベル）されていることを示している。このため、カレントドライバ３０−１において、電圧Ｖ１を下げる方向の帰還制御が行なわれると、ＬＥＤ列のカソード側の電圧が基準電圧Ｖｒｅｆ２よりも低いＬＥＤ列のカレントドライバにおいて、対応のＬＥＤ列に十分な電流を流せなくなる可能性がある。
【００６０】
そこで、カレントドライバ３０−１において、コンパレータ８０，８１の出力信号がそれぞれＨレベル，Ｌレベルであり（基準電圧Ｖｒｅｆ２＜電圧Ｖ１＜基準電圧Ｖｒｅｆ３）、かつ、信号ＳＴがＬレベルであるときは、ＬＥＤ列のカソード側の電圧が基準電圧Ｖｒｅｆ２よりも低いＬＥＤ列における帰還制御（電圧を高める方向の制御）を優先させるために、出力制御回路８６によってシンク電流が維持される。これにより、電圧帰還線Ｌ２の電流は、ＬＥＤ列のカソード側の電圧が基準電圧Ｖｒｅｆ２よりも低いカレントドライバにおけるシンク電流が増加することによって全体として増加し、各ＬＥＤ列のカソード側の電圧は上昇する。
【００６１】
なお、カレントドライバ３０−１において、コンパレータ８１の出力信号がＨレベルであるときは（電圧Ｖ１＞基準電圧Ｖｒｅｆ３）、信号ＳＴがＬレベルであっても、出力制御回路８６によってシンク電流を低減させる。これにより、ＬＥＤ列のカソード側の電圧が基準電圧Ｖｒｅｆ２よりも低いカレントドライバにおけるシンク電流の増加と、カレントドライバ３０−１におけるシンク電流の低減とが相殺され、電圧Ｖ１の上昇が抑制される。なお、この場合は、電圧が低下したＬＥＤ列においてもカソード側の電圧上昇が抑制されるけれども、基準電圧Ｖｒｅｆ３を超えた電圧Ｖ１がさらに上昇するのを抑制することができる。
【００６２】
図５は、図４に示したカレントドライバ３０−１の動作例を概略的に示すタイミングチャートである。なお、以下では、説明を容易にするため、カレントドライバ３０−２との関係のみについて説明を行なう。
【００６３】
図５とともに図４を参照して、時刻ｔ１３において、カレントドライバ３０−１にて異常が検知されたものとする。異常が検知されると、信号ＦＳ１がＬレベルとなり、スイッチング素子Ｑ２１がオンとなる。これにより、外部端子Ｔ１の電位（信号線Ｌ４の電位）がプルダウンされ、当該電位は０となる。
【００６４】
時刻ｔ１１，ｔ１４，ｔ１６において、周期的に同期信号Ｖｓｙｎｃが発生している。この実施の形態に従うＬＥＤドライバでは、同期信号Ｖｓｙｎｃの発生後、所定期間Δｔだけ、カレントドライバ３０−１の異常を示す信号ＦＳ１に代えて、コンパレータ８０の出力が出力回路７０に与えられる。
【００６５】
この例では、時刻ｔ１１の時点では、電圧Ｖ１が基準電圧Ｖｒｅｆ２よりも低いため、コンパレータ８０の出力はＬレベルである。このため、時刻ｔ１１において、スイッチング素子Ｑ２１がオンとなり、外部端子Ｔ１の電位はプルダウンされる（Ｌレベル）。したがって、出力制御回路８６は、シンク電流を増加させ、コントローラ４０（図１）によって電圧Ｖ１を高める方向の帰還制御が行なわれる。そして、これにより、電圧Ｖ１は、基準電圧Ｖｒｅｆ２を超えている。
【００６６】
時刻ｔ１４において、次周期の同期信号Ｖｓｙｎｃが発生する。時刻ｔ１４の時点では、電圧Ｖ１が基準電圧Ｖｒｅｆ２よりも高いため、コンパレータ８０の出力はＨレベルである。このため、時刻ｔ１４において、スイッチング素子Ｑ２１はオフとなる。
【００６７】
ここで、カレントドライバ３０−２では、電圧Ｖ２が基準電圧Ｖｒｅｆ２よりも低いため、出力回路７０においてスイッチング素子Ｑ２１がオンとなる。これにより、信号線Ｌ４の電位がプルダウンされ、カレントドライバ３０−１において、信号線Ｌ４が接続される外部端子Ｔ１の電位は０（Ｌレベル）となる。すなわち、この外部端子Ｔ１の電位は、カレントドライバ３０−２の状態を示している。
【００６８】
この場合、出力制御回路８６は、シンク電流を維持する。これにより、電圧帰還線Ｌ２の電流は全体として増加し（カレントドライバ３０−２においてシンク電流が増加）、コントローラ４０により電圧を高める方向の帰還制御が行なわれる。
【００６９】
続いて、時刻ｔ１６において、次周期の同期信号Ｖｓｙｎｃが発生する。時刻ｔ１６〜ｔ１７の所定期間Δｔにおけるカレントドライバ３０−１の動作は、時刻ｔ１４〜ｔ１５における動作と同じである。
【００７０】
なお、特に図示していないが、電圧Ｖ１が基準電圧Ｖｒｅｆ３を超えた場合には、カレントドライバ３０−１の出力制御回路８６は、電圧Ｖ１を下げるためにシンク電流を低減させる。このとき、カレントドライバ３０−２において電圧Ｖ２が基準電圧Ｖｒｅｆ２よりも高ければ、カレントドライバ３０−２においてシンク電流が維持されるので、コントローラ４０は出力電圧を下げるように作動し、電圧Ｖ１は低下する。
【００７１】
以上のように、この実施の形態によれば、各カレントドライバ３０−１〜３０−４は、同期信号Ｖｓｙｎｃに従って一時的に、フェール信号ＦＬ１〜ＦＬ４が出力される信号線Ｌ４を用いて、他のカレントドライバの状態を把握することができる。したがって、この実施の形態によれば、簡易な構成でカレントドライバ３０−１〜３０−４間で互いに状態を把握することができる。
【００７２】
なお、上記の実施の形態では、ＤＣ／ＤＣコンバータ２０は、非同期整流型の昇圧チョッパ回路としたが、ＤＣ／ＤＣコンバータ２０の構成はこれに限定されるものではない。たとえば、ＤＣ／ＤＣコンバータ２０は、非同期整流型の降圧チョッパ回路であってもよいし、同期整流型のＤＣ／ＤＣコンバータであってもよい。
【００７３】
なお、上記の表示装置１は、たとえば、多数のＬＥＤが設けられる液晶ディスプレイ（ＬＣＤ）に適用することができる。
【００７４】
今回開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【００７５】
１  表示装置、１０−１〜１０−４  ＬＥＤ列、２０  ＤＣ／ＤＣコンバータ、２２  電源ノード、２４  コイル、２６  ＳＢＤ、２８  キャパシタ、３０−１〜３０−４  カレントドライバ、３２−１，３２−２  ＮＯＴ回路、４０  コントローラ、５０  ＭＣＵ、５２  プルアップ電源、７０  出力回路、７２  電流調整部、７４  抵抗素子、７６  アンプ、８０，８１  コンパレータ、８２  切替回路、８４  入力回路、８６  出力制御回路、Ｌ１  電力線、Ｌ２  電圧帰還線、Ｌ４  信号線、Ｑ１，Ｑ２１，Ｑ２２，Ｑ３１  スイッチング素子、Ｔ１，Ｔ２，Ｔ１１〜Ｔ１３  外部端子。 
【図１】
2020202118.tif 000003
【図２】
2020202118.tif 000004
【図３】
2020202118.tif 000005
【図４】
2020202118.tif 000006
【図５】
2020202118.tif 000007