(57)【要約】【課題】二次側電源出力電圧付近のＤＡＣ出力の変化に起因した二次側電源のオーバーシュートの発生を抑制できるようにした電源駆動回路を提供する。【解決手段】電源回路１０の一次側電源回路２０は、電源駆動回路４０の一次側電源駆動回路５０に設けたＤＡＣ５３によりソフトスタート制御で起動される。ＤＡＣ５３は、抵抗ストリングを抵抗Ｒ１の直列回路と抵抗Ｒ２の直列回路により参照電圧Ｖｒｅｆ１を分圧して電圧Ｖｄａｃとして出力する。ＤＡＣ５３は、電圧Ｖｄａｃが二次側電圧ＶＤ２付近で電圧の増加のステップ幅が半分に設定される。これにより、ソフトスタート制御におけるオーバーシュートがさらに低減できる。【選択図】図１
2020202657.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧から所定の一次側電圧を生成する一次側電源回路と前記一次側電圧を降圧して所定の二次側電圧を生成する二次側電源回路を駆動する電源駆動回路であって、
前記一次側電源回路をＤＡ変換器（５３、７０）により所定のステップ幅でソフトスタートさせる一次側電源駆動回路（５０）と、
前記二次側電源回路を駆動する二次側電源駆動回路（６０）とを備え、
前記一次側電源駆動回路のＤＡ変換器は、前記二次側電圧付近での出力のステップ幅が前記所定のステップ幅よりも小さく設定されている電源駆動回路。
【請求項２】
前記ＤＡ変換器（５３）は、所定の抵抗値で形成した複数の抵抗の直列回路により参照電圧を分圧して出力する構成で、前記二次側電圧付近での出力のステップ幅が前記所定のステップ幅よりも小さく設定されるように、直列回路を構成する抵抗値を前記所定の抵抗値よりも小さく設定したものが用いられている請求項１に記載の電源駆動回路。
【請求項３】
前記ＤＡ変換器（７０）は、所定の抵抗値で形成した抵抗により参照電圧を分圧して出力する構成で、前記二次側電圧付近での出力のステップ幅が前記所定のステップ幅よりも小さく設定されるように、前記参照電圧を低い参照電圧に切り替える構成とされた請求項１に記載の電源駆動回路。
【請求項４】
前記ＤＡ変換器に与える選択信号の周期を切り替える選択回路（８０）を備え、
前記ＤＡ変換器は、前記二次側電圧付近での出力の前記ステップ幅を前記所定のステップ幅よりも小さく設定する部分では、前記選択回路により１ステップあたりの周期が短く設定され、出力の平均的な時間変化がステップ幅を小さく設定していない期間と同等となるように設定される請求項２または３に記載の電源駆動回路。
【請求項５】
前記一次側電源駆動回路のＤＡ変換器は、前記二次側電圧を含む上下の所定電圧の範囲で、出力のステップ幅が前記所定のステップ幅よりも小さく設定されている請求項１から４のいずれか一項に記載の電源駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源駆動回路に関する。
【背景技術】
【０００２】
電源回路においては、電源電圧を降圧する一次側電源回路と、この一次側電源回路の出力をさらに降圧する二次側電源回路とを備えるものがある。この電源回路において、一次側電源回路に、起動時にオーバーシュートが発生するのを抑制のためにソフトスタートを使用するものがある。
【０００３】
この場合、一次側電源回路をソフトスタートさせる構成としてＤＡ変換器（以下、ＤＡＣと称する）を使ったものがある。この構成では、起動時において電源電圧を降圧させるときに、ＤＡＣから所定のステップ幅で電圧が増加する出力電圧を一次側電源回路に与えることで、オーバーシュートを抑制するものである。
【０００４】
しかしながら、このようなソフトスタート制御を行う場合においても、一次側電源から二次側電源を生成する際に、ソフトスタート制御でのＤＡＣのステップ幅の電位差に起因して二次側電圧の付近で所定の二次電圧を超えるオーバーシュートが発生することがある。これは、オペアンプの制御遅延に起因するもので、ＤＡＣ出力の変化に伴う二次側電源回路のオーバーシュート発生があるからである。
【０００５】
このようなオーバーシュートは、ソフトスタート制御をしない場合に比べると大幅に改善されているが、二次側電源回路において二次側電圧の出力の許容範囲が狭い回路に給電する場合には、悪影響を与える場合がある。
【０００６】
このため、ＤＡＣのステップ幅を小さくしたものを使うことが考えられるが、最終電圧までの間を小さいステップ幅で増加するためには、全体として分解能が高いＤＡＣが必要となり、この場合には、コストアップにつながる点で採用がむつかしい。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第５１９４４２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、上記事情を考慮してなされたもので、その目的は、段数を多くしたＤＡＣを用いることなく、二次側電源出力電圧付近のＤＡＣ出力の変化に起因した二次側電源のオーバーシュートの発生を極力抑制できるようにした電源駆動回路を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載の電源駆動回路は、電源電圧から所定の一次側電圧を生成する一次側電源回路と前記一次側電圧を降圧して所定の二次側電圧を生成する二次側電源回路を駆動する電源駆動回路であって、前記一次側電源回路をＤＡ変換器（５３、７０）により所定のステップ幅でソフトスタートさせる一次側電源駆動回路（５０）と、前記二次側電源回路を駆動する二次側電源駆動回路（６０）とを備え、前記一次側電源駆動回路のＤＡ変換器は、前記二次側電圧付近でのステップ幅が前記所定のステップ幅よりも小さく設定されている。
【００１０】
上記構成を採用することにより、一次側電源回路に対して、一次側電源駆動回路は、ＤＡ変換器の出力電圧を用いて所定のステップ幅でソフトスタートさせる際に、二次側電圧付近でのステップ幅が前記所定のステップ幅よりも小さいステップ幅に設定するので、二次側電圧付近でのオーバーシュートをさらに抑制することができる。これによって、二次側電源駆動回路による一次側電圧の降圧を行う場合に、二次側電圧付近でのオーバーシュートがさらに抑制されることで、二次側電圧を精度良く出力することができる。
【００１１】
二次側電圧を利用する回路においては、二次側電圧を超えるオーバーシュートが抑制されているので、許容電圧幅が狭い仕様の回路においても回路に損傷あるいは悪影響を与えることなく使用することができる。
【図面の簡単な説明】
【００１２】
【図１】第１実施形態を示す電気的構成図
【図２】ＤＡＣの電気的構成図
【図３】ＤＡＣの電圧Ｖｄａｃの波形図
【図４】第２実施形態を示すＤＡＣの電気的構成図
【図５】ＤＡＣの電圧Ｖｄａｃの波形図
【図６】第３実施形態を示すＤＡＣの電気的構成図
【図７】ＤＡＣの電圧Ｖｄａｃの波形図
【発明を実施するための形態】
【００１３】
（第１実施形態）
以下、第１実施形態について図１から図３を参照して説明する。
図１は全体の回路構成を示すもので、電源回路１０は、一次側電源回路２０および二次側電源回路３０を備えている。また、電源回路１０は、電源駆動回路４０により駆動制御される。電源駆動回路４０は、ＡＳＩＣなどの半導体集積回路で構成されるもので、端子Ａ〜Ｅを備え、機能回路ブロックとして、一次側電源駆動回路５０および二次側電源駆動回路６０を有している。
【００１４】
一次側電源回路２０は、バッテリなどの直流電源ＶＢから降圧制御により所定の一次側電圧ＶＤ１を生成する。直流電源ＶＢとグランドとの間に、抵抗２１、Ｐチャンネル型のＭＯＳトランジスタ２２、コイル２３およびコンデンサ２４の直列回路が接続されている。ＭＯＳトランジスタ２２とコイル２３の共通接続点はダイオード２５を逆方向に介した状態でグランドに接続されている。ＭＯＳトランジスタ２２のゲートは電源駆動回路４０の端子Ａに接続される。
【００１５】
コイル２３とコンデンサ２４との共通接続点は、一次側電圧ＶＤ１の出力端子に接続される。一次側電圧ＶＤ１の出力端子とグランドとの間に、分圧回路２６を構成する抵抗２６ａおよび２６ｂの直列回路が接続されている。抵抗２６ａと２６ｂとの共通接続点は、電源駆動回路４０の端子Ｃに接続されると共に、抵抗２７を介して端子Ｂに接続されている。
【００１６】
二次側電源回路３０は、一次側電圧ＶＤ１をさらに降圧して所定の二次側電圧ＶＤ２を生成する。一次側電圧ＶＤ１の出力端子から抵抗３１およびＰチャンネル型のＭＯＳトランジスタ３２を直列に介して二次側電圧ＶＤ２の出力端子に接続されている。ＭＯＳトランジスタ３２のゲートは電源駆動回路４０の端子Ｄに接続され、二次側電圧ＶＤ２の出力端子は電源駆動回路４０の端子Ｅに接続されている。
【００１７】
次に、電源駆動回路４０において、一次側電源駆動回路５０は、一次側電源回路２０を駆動制御するもので、オーバーシュート対策のために、ソフトスタート制御により一次側電圧ＶＤ１を生成する構成である。一次側電源駆動回路５０は、エラーアンプ５１、選択回路５２、ＤＡ変換器（ＤＡＣ）５３、コンパレータ５４、三角波発生回路５５および駆動回路５６を備えている。エラーアンプ５１は、反転入力端子と２つの非反転入力端子とを備える。
【００１８】
エラーアンプ５１の一方の非反転入力端子にはＤＡＣ５３の出力端子が接続され電圧Ｖｄａｃが与えられる。ＤＡＣ５３は、ソフトスタート制御のために電圧Ｖｄａｃを段階的に変化させながら出力する。ＤＡＣ５３は、参照電圧Ｖｒｅｆ１が与えられると共に、選択信号ＳＬが選択回路５２から与えられる。選択回路５２は、クロック信号ＣＬＫが与えられ、クロック信号ＣＬＫのタイミングを基準としてＤＡＣ５３の出力を順次切り替える選択信号ＳＬを出力する。
【００１９】
エラーアンプ５１の他方の非反転入力端子には参照電圧Ｖｒｅｆ２が入力される。また、エラーアンプ５１の反転入力端子には端子Ｃを介して抵抗２６および２７の分圧回路から一次側電圧ＶＤ１の分圧電圧が入力される。参照電圧Ｖｒｅｆ２は一次側電圧ＶＤ１を出力させるための電圧として設定されており、前述の参照電圧Ｖｒｅｆ１は、参照電圧Ｖｒｅｆ２と同等もしくはそれ以上の電圧であれば良い。エラーアンプ５１は、２つの非反転入力端子に与えられた電圧のうちの小さい方の電圧と、反転入力端子に与えられる一次側電圧ＶＤ１の分圧電圧との差分を演算して出力する。
【００２０】
コンパレータ５４は、反転入力端子がエラーアンプ５１の出力端子に接続されると共に端子Ｂに接続され、非反転入力端子が三角波発生回路５５から三角波信号が入力されるように接続されている。コンパレータ５４の出力端子は駆動回路５６を介して端子Ａに接続されている。駆動回路５６は一次側電源回路２０のＭＯＳトランジスタ２２にゲート電圧を与えて駆動制御する。
【００２１】
二次側電源駆動回路６０は、二次側電源回路３０を駆動制御するもので、エラーアンプ６１および分圧回路６２を備えている。分圧回路６２は、抵抗６２ａおよび６２ｂの直列回路であり、端子Ｅとグランドとの間に接続されている。エラーアンプ６１の非反転入力端子は、参照電圧Ｖｒｅｆ３が入力される。参照電圧Ｖｒｅｆ３は、二次側電源回路３０の二次側電圧ＶＤ２を出力するための電圧である。エラーアンプ６１の反転入力端子は、分圧回路６２の抵抗６２ａおよび６２ｂの共通接続点に接続される。エラーアンプ６１は、出力端子から端子Ｄを介して二次側電源回路３０のＭＯＳトランジスタ３２にゲート電圧を与えて駆動制御する。
【００２２】
次に、ＤＡＣ５３の電気的構成について図２を参照して説明する。ＤＡＣ５３は、参照電圧Ｖｒｅｆ１の入力端子とグランドとの間に接続した抵抗ストリング５３ａ、５３ｂ、５３ｃを基本構成としている。抵抗ストリング５３ａ、５３ｂ、５３ｃは、それぞれ複数の抵抗の直列回路である。抵抗ストリング５３ａおよび５３ｃは、複数の抵抗Ｒ１の直列回路であり、抵抗ストリング５３ｂは、複数の抵抗Ｒ２の直列回路である。抵抗Ｒ１およびＲ２は、それぞれ抵抗値Ｒおよび抵抗値Ｒ／２のものが設けられている。
【００２３】
抵抗ストリング５３ａ、５３ｂ、５３ｃを構成する各抵抗Ｒ１、Ｒ２の各接続点は、それぞれスイッチ５３ｄを介して出力端子に共通に接続され、オンしたスイッチ５３ｄの接続点の電圧を電圧Ｖｄａｃとして出力する。ＤＡＣ５３の出力端子は、エラーアンプ５１の一方の非反転入力端子に接続されている。
【００２４】
ＤＡＣ５３の複数のスイッチ５３ｄは、選択回路５２から与えられる選択信号ＳＬによって抵抗ストリングの最下段のスイッチ５３ｄから上段側に向けて順次選択的にオン駆動されるように構成されている。これにより、ＤＡＣ５３は、０Ｖから参照電圧Ｖｒｅｆ１までの間を、時刻ｔ０からｔ１〜ｔｎ（ｎは自然数）と時間間隔Ｔで順次所定のステップ幅で増加する電圧Ｖｄａｃを出力する。
【００２５】
なお、ＤＡＣ５３において、抵抗ストリング５３ｂの各抵抗Ｒ２の抵抗値を抵抗Ｒ１の抵抗値の半分（１／２）に設定している部分は、出力する電圧Ｖｄａｃのレベルが二次側電圧ＶＤ２を含んだ所定電圧の範囲となるように設定されている。これによって、一次側電源回路２０のソフトスタート制御を行う場合に、二次側電圧ＶＤ２を含んだ所定電圧の範囲ではさらに電圧のステップ幅を小さくする制御を行う構成である。
【００２６】
次に、上記構成の作用について、図３も参照して説明する。ここでは、まず一次側電源回路２０および二次側電源回路３０に対する電源駆動回路４０による基本的な動作について説明し、その後、ソフトスタート制御について詳しく説明する。
【００２７】
一次側電源駆動回路５０は、制御動作を開始すると、エラーアンプ５１において、端子Ｃから入力される電圧とＤＡＣ５３から入力される電圧Ｖｄａｃとの差電圧を演算して出力する。なお、エラーアンプ５１においては、２つの非反転入力端子に入力される電圧のうち、参照電圧Ｖｒｅｆ２は所定の一次側電圧ＶＤ１を設定するためのレベルに設定されており、ＤＡＣ５３から入力される電圧Ｖｄａｃの方が小さいので、動作としてはＶｄａｃとの差電圧を演算する。
【００２８】
このとき、ＤＡＣ５３からの電圧Ｖｄａｃは、選択回路５２からクロック信号ＣＬＫの周期Ｔで与えられる選択信号ＳＬにより、ゼロレベルからステップ幅ΔＶ０で段階的に上昇していく電圧となる。したがって、エラーアンプ５１では、まだ一次側電圧ＶＤ１が生成されていない状態では、反転入力端子に入力されるフィードバック電圧も０Ｖ近傍であるから、差電圧も小さいレベルとして算出され、コンパレータ５４に出力する。
【００２９】
コンパレータ５４では、三角波発生回路５５から入力される三角波信号とエラーアンプ５１からの差電圧の信号とを比較してＰＷＭ信号を生成して駆動回路５６に出力する。駆動回路５６は、ＰＷＭ信号に対応して一次側電源回路２０のＭＯＳトランジスタ２２をオンオフ駆動制御する。
【００３０】
これにより、直流電源ＶＢがＭＯＳトランジスタ２２を通じてコイル２３からコンデンサ２４に通電され、徐々に上昇する電圧としてコンデンサ２４側に出力されていくようになり、ソフトスタート制御による動作となる。ＭＯＳトランジスタ２２は、短時間のオンオフ駆動となるので、急激な電流が流れ込むことがなく、ＤＡＣ５３による電圧Ｖｄａｃが段階的に上昇する毎に小さいオーバーシュートが発生するものの、所定の一次側電圧ＶＤ１に達するまでオーバーシュートを低減された状態で徐々に上昇するようになる。
【００３１】
一方、二次側電源駆動回路６０は、二次側電源回路３０のＭＯＳトランジスタ３２を駆動制御して、二次側電圧ＶＤ２が所定レベルになるように降圧動作させる。この場合、起動直後には一次側電圧ＶＤ１も小さく二次側電圧ＶＤ２の設定電圧に達していないので、そのまま出力される。
【００３２】
一次側電圧ＶＤ１が二次側電圧ＶＤ２の設定電圧に近づくと、エラーアンプ６１は、端子Ｅから入力される二次側電圧ＶＤ２のレベルを分圧回路６２で分圧した電圧により検出し、参照電圧Ｖｒｅｆ３に達するまでＭＯＳトランジスタ３２を駆動させる。
【００３３】
そして、上記の動作を実施する際に、二次側電源駆動回路６０では、二次側電圧ＶＤ２を生成する際に、一次側電圧ＶＤ１の変動に追随した状態で上昇するので、起動時にソフトスタート制御が行われる状態でも、回路遅延に起因してＤＡＣ５３による電圧Ｖｄａｃが段階的に上昇する毎に小さいオーバーシュートが発生する。
【００３４】
この実施形態においては、一次側電源回路２０におけるソフトスタート制御での小さいオーバーシュートが、二次側電源回路３０における二次側電圧ＶＤ２の生成において厳しい場合に対応して、ＤＡＣ５３によりオーバーシュートがさらに抑制されるように動作する。ＤＡＣ５３は、前述のように、直列抵抗５３ｂの各抵抗Ｒ２の抵抗値がＲ／２に設定されることで、電圧Ｖｄａｃのステップ幅が二次側電圧ＶＤ２の近傍すなわち二次側電圧ＶＤ２を含んだ所定範囲で小さくなるように設定されている。
【００３５】
図３は、所定時間間隔Ｔで順次変化する選択信号ＳＬによって切り替えて出力されるＤＡＣ５３の電圧Ｖｄａｃの時間推移を示している。抵抗ストリングにより、各抵抗Ｒ１、Ｒ２の接続点は、参照電圧Ｖｒｅｆ１が抵抗値ＲもしくはＲ／２で分圧されている。
【００３６】
選択信号ＳＬにより直列抵抗５３ｃに接続されたスイッチ５３ｄが選択的にオン駆動されると、時刻ｔ０からｔａの期間ＴＡにおいて、電圧Ｖｄａｃは、抵抗Ｒ１で分担される電圧ΔＶ０をステップ幅として順次加算された電圧Ｖ１、Ｖ２、…、Ｖａとなる。
【００３７】
この後、選択信号ＳＬにより直列抵抗５３ｂに接続されたスイッチ５３ｄが選択的にオン駆動されると、時刻ｔａからｔｂの期間ＴＢにおいて、電圧Ｖｄａｃは、抵抗Ｒ２で分担される電圧ΔＶ１をステップ幅として順次加算された電圧Ｖａ、…、Ｖｂとなる。
【００３８】
ここで、電圧ΔＶ１は電圧ΔＶ０の１／２の電圧となっている。また、電圧ΔＶ１をステップ幅とする電圧Ｖｄａｃは、二次側電圧ＶＤ２付近の所定電圧の範囲として、電圧ＶａからＶｂの間の範囲すなわち二次側電圧ＶＤ２を含んだ上下の所定電圧の範囲で設定される。これにより、二次側電源回路３０により二次側電圧ＶＤ２を生成する際に、オーバーシュートはさらに低減されるようになる。
【００３９】
この後、選択信号ＳＬにより直列抵抗５３ａに接続されたスイッチ５３ｄが選択的にオン駆動されると、時刻ｔｂからｔｎの期間ＴＣにおいて、電圧Ｖｄａｃは、再び抵抗Ｒ１で分担される電圧ΔＶ０をステップ幅として順次加算された電圧Ｖｂ、…、Ｖｒｅｆ１となる。これによって。一次側電源回路２０においては、一次側電圧ＶＤ１が生成される。また、この期間ＴＣにおいては、エラーアンプ６１により二次側電圧ＶＤ２が所定レベルの範囲となるように制御される。
【００４０】
上記したような第１実施形態においては、一次側電源駆動回路５０において、ＤＡＣ５３が出力する電圧Ｖｄａｃを、所定のステップ幅ΔＶ０で加算し、二次側電圧ＶＤ２付近の所定電圧である電圧ＶａからＶｂの範囲すなわち二次側電圧ＶＤ２を含んだ上下の所定電圧の範囲でステップ幅ΔＶ０の半分のステップ幅ΔＶ１とするようにした。これによって、ソフトスタート制御によるオーバーシュートの低減を二次側電圧ＶＤ２の近傍においてさらに低減することができるようになる。
【００４１】
そして、上記した第１実施形態では、ＤＡＣ５３において、直列抵抗５３ｂの抵抗Ｒ２の抵抗値を直列抵抗５３ａ、５３ｃの各抵抗における抵抗値Ｒ１の半分（１／２）に設定することで部分的にステップ幅を小さくする構成とすることができる。
【００４２】
この結果、上記実施形態によれば、ＤＡＣ５３を高分解能のものとすることなく、部分的にステップ幅を小さくするように構成しているので、回路構成を大幅に変更することがなくなり、コストアップを抑制することができる。
【００４３】
なお、ＤＡＣ５３の構成として、電圧Ｖｄａｃの設定幅に余裕がある場合には、抵抗ストリング５３ａについても抵抗ストリング５３ｂと同じ抵抗Ｒ２を用いる構成として、ステップ幅を小さい状態のまま一次側電圧ＶＤ１まで設定することもできる。
【００４４】
（第２実施形態）
図４および図５は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、一次側電源駆動回路５０におけるＤＡＣ５３に代えて、ＤＡ変換器としてＤＡＣ７０を設ける構成としている。
【００４５】
図４はＤＡＣ７０の構成を示すもので、抵抗ストリング７１ａは複数の抵抗Ｒ１の直列回路であり、この抵抗ストリング７１ａに直列にグランド側に抵抗Ｒ３が接続されている。抵抗ストリング７１ａを構成する各抵抗Ｒ１の各接続点はそれぞれスイッチ７１ｂを介して出力端子に共通に接続される。各スイッチ７１ｂは、選択回路５２から出力される選択信号ＳＬにより下位側から順次選択的にオン駆動される。
【００４６】
抵抗Ｒ３にはスイッチ７１ｃが並列に接続され、スイッチ７１ｃのオンにより短絡状態になるように構成される。抵抗ストリング７１ａの上端は、バッファ用のオペアンプ７２の出力端子に接続され、参照電圧Ｖｒｅｆが与えられる。オペアンプ７２は、反転入力端子と出力端子とが共通に接続され、非反転入力端子は分圧回路７３を介してグランドに接続されている。
【００４７】
分圧回路７３は、抵抗７３ａおよび７３ｂの直列回路により構成され、抵抗７３ｂにはスイッチ７４が並列に接続され、スイッチ７４のオンにより短絡状態になるように構成される。オペアンプ７２の非反転入力端子は、抵抗７５を介して参照電圧Ｖｒｅｆ１が入力される。
【００４８】
スイッチ７４は、論理回路７６の出力信号Ｓｃによりオンオフ制御される。論理回路７６は、排他的論理和の演算を行うもので、２つの入力端子には、コンパレータ７７および７８の出力端子が接続される。コンパレータ７７は、非反転入力端子に電圧Ｖａが入力され、反転入力端子がＤＡＣ７０の出力端子に接続され、電圧Ｖｄａｃが入力される。コンパレータ７８は、非反転入力端子に電圧Ｖｂが入力され、反転入力端子がＤＡＣ７０の出力端子に接続され、電圧Ｖｄａｃが入力される。
【００４９】
上記の電圧Ｖａは、ＤＡＣ７０の出力端子の電圧Ｖｄａｃが、ステップ幅がΔＶ０で０Ｖから増加していって、ステップ幅ΔＶ１に切り替る直前の電圧として予め設定されている。また、上記の電圧Ｖｂは、ＤＡＣ７０の出力端子の電圧Ｖｄａｃが、ステップ幅がΔＶ１で電圧Ｖａから増加していって、ステップ幅ΔＶ０に切り替る直前の電圧として予め設定されている。したがって、二次側電圧ＶＤ２付近の所定電圧である電圧ＶａからＶｂの範囲すなわち二次側電圧ＶＤ２を含んだ上下の所定電圧の範囲として設定される。
【００５０】
抵抗ストリング７１ａの抵抗Ｒ３に並列接続されたスイッチ７１ｃは、論理回路７６の出力信号Ｓｃがインバータ７８を介して与えられる。論理回路７６の出力信号Ｓｃがローレベルのときには、スイッチ７４はオフ状態であり、スイッチ７１ｃはオン状態となる。また、論理回路７６の出力信号Ｓｃがハイレベルのときには、スイッチ７４はオン状態となり、スイッチ７１ｃはオフ状態となる。
【００５１】
ＤＡＣ７０の出力端子の電圧Ｖｄａｃが電圧Ｖａより小さいときには、コンパレータ７７および７８は共にハイレベルの信号を出力するので、論理回路７６はローレベルの信号Ｓｃを出力する。また、ＤＡＣ７０の出力端子の電圧Ｖｄａｃが電圧Ｖｂより大きいときにも、コンパレータ７７および７８は共にローレベルの信号を出力するので、論理回路７６の信号Ｓｃはローレベルになる。
【００５２】
一方、ＤＡＣ７０の出力端子の電圧Ｖｄａｃが電圧Ｖａ以上であって電圧Ｖｂ以下であるときには、コンパレータ７７はローレベルの信号を出力し、コンパレータ７８はハイレベルの信号を出力するので、論理回路７６の信号Ｓｃはハイレベルになる。
【００５３】
したがって、ＤＡＣ７０の出力端子の電圧Ｖｄａｃが電圧Ｖａより小さいか、電圧Ｖｂより大きいときには、スイッチ７４はローレベルの信号Ｓｃによってオフ状態に保持され、抵抗７３ｂは有効な状態となり、スイッチ７１ｃはオン状態であり、抵抗Ｒ３は短絡された状態である。
【００５４】
一方、ＤＡＣ７０の出力端子の電圧Ｖｄａｃが電圧Ｖａ以上であって電圧Ｖｂ以下であるときに、スイッチ７４はハイレベルの信号Ｓｃによってオン動作され、抵抗７３ｂを短絡状態に切り替えられ、スイッチ７１ｃはオフ状態に切り替えられ、抵抗Ｒ３が有効な状態となる。
【００５５】
次に、上記構成の作用について図５も参照して説明する。
この実施形態においては、ＤＡＣ７０は、第１実施形態と異なり、直列抵抗７１ａの各抵抗Ｒ１の抵抗値は同じ抵抗値Ｒに設定されているが、参照電圧Ｖｒｅｆを切り替えることで、電圧Ｖｄａｃのステップ幅が二次側電圧ＶＤ２の近傍において小さくなるように設定されている。
【００５６】
図５は、所定時間間隔Ｔで順次変化する選択信号ＳＬによって切り替えて出力されるＤＡＣ７０の出力電圧Ｖｄａｃの時間推移を示している。初期状態では、電圧Ｖｄａｃはゼロであるから、コンパレータ７７および７８はいずれもハイレベルを出力しており、これによって論理回路７６はローレベルの信号Ｓｃを出力している。したがって、スイッチ７１ｃはオン状態に保持され、スイッチ７４はオフ状態に保持されている。
【００５７】
この結果、初期状態では、直列抵抗７１ａには、図５に示しているように、参照電圧Ｖｒｅｆ１が抵抗７５、７３ａ、７３ｂで分圧された状態で、オペアンプ７２を介して参照電圧Ｖｒｅｆｘとして与えられる。また、抵抗Ｒ３は短絡された状態である。直列抵抗７１ａにより、各抵抗Ｒ１の接続点は、参照電圧Ｖｒｅｆｘが抵抗値Ｒで分圧されている。
【００５８】
選択回路５２の選択信号ＳＬにより直列抵抗７１ａに接続されたスイッチ７１ｂが選択的にオン駆動されると、時刻ｔ０からｔａの期間ＴＡにおいて、電圧Ｖｄａｃは、抵抗Ｒ１で分担される電圧ΔＶ０をステップ幅として順次加算された電圧Ｖ１、Ｖ２、…、Ｖａとなる。
【００５９】
そして、電圧ＶｄａｃがＶａに達すると、コンパレータ７７の出力がローレベルに反転するので、論理回路７６はハイレベルの信号Ｓｃを出力するようになる。これにより、スイッチ７１ｃはオフ状態に切り替ると共に、スイッチ７４はオン状態に切り替る。
【００６０】
すると、抵抗Ｒ３は短絡状態から直列抵抗７１ａに直列に接続された状態になり、抵抗７３ｂは短絡状態となる。この状態では、直列抵抗７１ａには、図５に示しているように、参照電圧Ｖｒｅｆ１が抵抗７５および７３ａで分圧された状態で、オペアンプ７２を介して参照電圧Ｖｒｅｆｙとして与えられる。また、抵抗Ｒ３は有効な状態となる。
【００６１】
この結果、現在のスイッチ７１ｂの設定状態で、電圧Ｖｄａｃは、電圧Ｖａの状態が保持され、且つ以降の選択信号ＳＬに応じてスイッチ７１ｂが切り替えられると、時刻ｔａからｔｂの期間ＴＢにおいて、電圧Ｖｄａｃは、抵抗Ｒ１で分担される電圧がΔＶ０ではなく、電圧ΔＶ１をステップ幅として順次加算された電圧Ｖａ、…、Ｖｂとなる。
【００６２】
ここで、電圧ΔＶ１は電圧ΔＶ０の１／２の電圧となっている。また、電圧ΔＶ１をステップ幅とする出力Ｖｄａｃは、二次側電圧ＶＤ２付近の所定電圧である電圧ＶａからＶｂの範囲すなわち二次側電圧ＶＤ２を含んだ上下の所定電圧の範囲で設定される。これにより、二次側電源回路３０により二次側電圧ＶＤ２を生成する際に、オーバーシュートはさらに低減されるようになる。
【００６３】
この後、選択信号ＳＬにより直列抵抗７１ａに接続されたスイッチ７１ｂが選択的にオン駆動されて電圧ＶｄａｃがＶｂに達すると、コンパレータ７８の出力もローレベルに反転するので、論理回路７６はローレベルの信号Ｓｃを出力するようになる。これにより、スイッチ７１ｃはオン状態に切り替ると共に、スイッチ７４はオフ状態に切り替る。
【００６４】
すると、抵抗Ｒ３は再び短絡状態になり、直列抵抗７１ａはグランド側の端子がグランドレベルになる。また、抵抗７３ｂは短絡状態が解除されて有効状態となり、図５に示しているように、参照電圧Ｖｒｅｆ１が抵抗７５および７３ａ、７３ｂで分圧された状態で、オペアンプ７２を介して参照電圧Ｖｒｅｆｘとして与えられる。
【００６５】
この結果、現在のスイッチ７１ｂの設定状態で、電圧Ｖｄａｃは、電圧Ｖｂの状態が保持され、且つ以降の選択信号ＳＬに応じてスイッチ７１ｂが切り替えられると、時刻ｔｂからｔｎの期間ＴＣにおいて、電圧Ｖｄａｃは、再び抵抗Ｒ１で分担される電圧ΔＶ０をステップ幅として順次加算された電圧Ｖｂ、…、Ｖｒｅｆ１となる。これによって。一次側電源回路２０においては、一次側電圧ＶＤ１が生成される。
したがって、このような第２実施形態においても、第１実施形態と同様の作用効果を得ることができる。
【００６６】
また、第２実施形態においては、抵抗ストリング７１ａを同じ抵抗Ｒ１の直列回路とし、論理回路７６、コンパレータ７７、７８などの付加回路を追加するだけの構成で同様の作用効果を行う構成とすることができる。
【００６７】
なお、参照電圧の切り替えを行う付加回路の構成は、上記実施形態に示したものに限らず、他の回路構成にて同様の機能を実現できる構成を採用することもできる。
【００６８】
（第３実施形態）
図６および図７は第３実施形態を示すもので、以下、第２実施形態と異なる部分について説明する。この実施形態では、第２実施形態の構成で、期間ＴＢにおけるスイッチ７１ｂの切り替え周期についても変更設定するようにしている。
【００６９】
第１実施形態および第２実施形態においては、期間ＴＢでは、ＤＡＣ５３あるいは７０からの電圧Ｖｄａｃが電圧ΔＶ０の１／２の電圧ΔＶ１となり、この結果、時間あたりの電圧上昇も１／２となっていた。これに対して、この実施形態では、クロックＣＬＫも１／２の周期となるように設定することで時間あたりの電圧上昇が全体として一定となるようにしている。
【００７０】
図６において、この実施形態では、選択回路５２に代えて、選択回路８０を設けている。選択回路８０は、第２実施形態と同じ周期Ｔ１のクロックＣＬＫ１に加えて、１／２の周期Ｔ２のクロックＣＬＫ２が入力される。また、選択回路８０は、論理回路７６の出力信号Ｓｃが入力される構成である。
【００７１】
選択回路８０は、論理回路７６からローレベルの信号Ｓｃが与えられる状態では、クロックＣＬＫ１の周期Ｔ１で選択信号ＳＬを順次出力し、論理回路７６からハイレベルの信号Ｓｃが与えられると、クロックＣＬＫ２の周期Ｔ２で選択信号ＳＬを順次出力するように構成されている。
【００７２】
これにより、図７に示すように、ＤＡＣ７０は、期間ＴＡおよびＴＣにおいては、周期Ｔ１で選択回路８０から与えられる選択信号ＳＬにより、ステップ幅ΔＶ０で電圧Ｖｄａｃが増加するように変化する。そして、ＤＡＣ７０は、期間ＴＢにおいては、周期Ｔ２で選択回路８０から与えられる選択信号ＳＬにより、ステップ幅ΔＶ１で電圧Ｖｄａｃが増加するように変化する。
【００７３】
この結果、期間ＴＡ、ＴＣでは、電圧変化率ｄＶ（１）／ｄｔが次式（１）のようになる。また、期間Ｔでは、電圧変化率ｄＶ（２）／ｄｔが次式（２）のようになる。ステップ幅ΔＶ１はステップ幅ΔＶ０の１／２であり、周期Ｔ２は周期Ｔ１の１／２であるから、式（２）は式（３）のようになり、式（１）と同じになる。
【００７４】
ｄＶ（１）／ｄｔ＝ΔＶ０／Ｔ１  …  （１）
ｄＶ（２）／ｄｔ＝ΔＶ１／Ｔ２  …  （２）
ｄＶ（２）／ｄｔ＝（ΔＶ０／２）／（Ｔ１／２）
＝ΔＶ０／Ｔ１  …  （３）
＝ｄＶ（１）／ｄｔ
【００７５】
上記したような第３実施形態においては、一次側電源駆動回路５０において、ＤＡＣ７０が出力する電圧Ｖｄａｃを、期間ＴＡ、ＴＣではステップ幅ΔＶ０で周期Ｔ１毎に加算して出力し、二次側電圧ＶＤ２付近の所定電圧である電圧ＶａからＶｂの範囲すなわち二次側電圧ＶＤ２を含んだ所定電圧の範囲で、ステップ幅ΔＶ１で周期Ｔ２毎に加算して出力するようにした。これによって、期間ＴＡから期間ＴＣに至る全ての期間で、同じ平均的な電圧上昇率ｄＶ／ｄｔで制御可能となり、二次側電圧ＶＤ２の近傍においてさらに低減することができるようになる。
【００７６】
なお、上記実施形態においては、選択回路８０において、クロックＣＬＫ１およびＣＬＫ２を用いて切り替える構成としたが、クロック回路としては短い周期のクロックだけを用いる構成で、選択回路８０内部などでクロックを分周することで倍の周期のクロックに切り替える構成とすることもできる。
また、上記実施形態においては、第２実施形態を前提としたものを示したが、第１実施形態の構成に適用することもできる。
【００７７】
（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
【００７８】
上記各実施形態においては、電圧Ｖａ、Ｖｂの電圧範囲として、二次側電圧ＶＤ２を含んだ上下の電圧の範囲としているが、電圧Ｖａ、Ｖｂは、二次側電圧ＶＤ２を基準として上下に等しい電圧幅で設定してもよいし、異なる電圧幅で設定してもよい。
【００７９】
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。
【符号の説明】
【００８０】
図面中、１０は電源回路、２０は一次側電源回路、２２はＰチャンネル型のＭＯＳトランジスタ、２３はコイル、２４はコンデンサ、２６は分圧回路、３０は二次側電源回路、３２はＰチャンネル型のＭＯＳトランジスタ、４０は電源駆動回路、５０は一次側電源駆動回路、５１、６１はエラーアンプ、５２、８０は選択回路、５３、７０はＤＡ変換器（ＤＡＣ）、５３ａ〜５３ｃ、７１ａは抵抗ストリング、５３ｄ、７１ｂ、７１ｃ、７４はスイッチ、５４はコンパレータ、５５は三角波発生回路、５６は駆動回路、６０は二次側電源駆動回路、Ｒ１〜Ｒ３は抵抗である。
【図１】
2020202657.tif 000003
【図２】
2020202657.tif 000004
【図３】
2020202657.tif 000005
【図４】
2020202657.tif 000006
【図５】
2020202657.tif 000007
【図６】
2020202657.tif 000008
【図７】
2020202657.tif 000009