(57)【要約】【課題】素子バラツキを抑えた距離情報を生成することができるようにする。【解決手段】受光装置は、光電変換部にて光電変換された電荷を検出する第１のタップと、光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、第２のタップで検出された第２の検出信号と参照信号とを比較する第２の比較回路と、第１の比較回路がオートゼロ動作を行う際に、第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、第２の比較回路がオートゼロ動作を行う際に、第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路とを備える。本技術は、例えば、間接ToF方式による測距を行う受光装置等に適用できる。【選択図】図１
2020005096.tif 000002
【特許請求の範囲】
【請求項１】
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、
前記第１の比較回路がオートゼロ動作を行う際に、前記第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、
前記第２の比較回路がオートゼロ動作を行う際に、前記第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路と
を備える受光装置。
【請求項２】
前記第１のゼロリセット信号生成回路および前記第２のゼロリセット信号生成回路は、ソースフォロワ回路で構成される
請求項１に記載の受光装置。
【請求項３】
前記第１のゼロリセット信号生成回路および前記第２のゼロリセット信号生成回路は、遮光された前記画素である遮光画素で構成される
請求項１に記載の受光装置。
【請求項４】
前記第１のゼロリセット信号生成回路および前記第２のゼロリセット信号生成回路は、遮光された前記画素である遮光画素と、ソースフォロワ回路とで構成される
請求項１に記載の受光装置。
【請求項５】
前記画素が２次元配置された画素アレイ部と、
前記画素の前記第１の検出信号または前記第２の検出信号を垂直方向に伝送する垂直信号線と、
前記オートゼロ動作を行う際に、水平方向に隣接する前記垂直信号線どうしを接続するスイッチと
をさらに備える
請求項３に記載の受光装置。
【請求項６】
前記画素が２次元配置された画素アレイ部と、
１つの画素列に、垂直方向に隣接する２画素の前記第１および第２の検出信号を伝送する４本の垂直信号線と
をさらに備え、
２行の前記画素の前記第１および第２の検出信号が同時に読み出されるように構成される
請求項１に記載の受光装置。
【請求項７】
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路とを備える受光装置が、
前記第１の比較回路がオートゼロ動作を行う際に、第１のゼロリセット信号を生成して、前記第１の比較回路に供給し、
前記第２の比較回路がオートゼロ動作を行う際に、第２のゼロリセット信号を生成して、前記第２の比較回路に供給する
受光装置の制御方法。
【請求項８】
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、
前記第１の比較回路がオートゼロ動作を行う際に、前記第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、
前記第２の比較回路がオートゼロ動作を行う際に、前記第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路と
を備える受光装置
を備える電子機器。
【請求項９】
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、
前記画素の前記第１の検出信号を前記第１の比較回路へ伝送する第１の垂直信号線と、
前記画素の前記第２の検出信号を前記第２の比較回路へ伝送する第２の垂直信号線と、
前記第１の垂直信号線に接続される第１のゼロリセット信号生成回路と、
前記第２の垂直信号線に接続される第２のゼロリセット信号生成回路と
を備え、
前記第１のゼロリセット信号生成回路と前記第２のゼロリセット信号生成回路は同一の制御線に接続され、
前記第１の検出信号と前記第２の検出信号の差に応じて、被写体までの距離に対応するデプス値を算出する
受光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、受光装置およびその制御方法、並びに電子機器に関し、特に、素子バラツキを抑えた距離情報を生成することができるようにした受光装置およびその駆動方法、並びに電子機器に関する。
【背景技術】
【０００２】
間接ToF（Time of Flight）方式を利用した測距素子が知られている。間接ToF方式の測距素子では、反射光を光電変換して生成された信号電荷を、例えば、高速に駆動される２つのゲート電極によって２つの電荷蓄積領域に振り分け、それらの信号電荷の配分比から距離が算出される（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】国際公開第２００７／０２６７７７号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
測距素子では、電荷蓄積領域に振り分けられた信号電荷を信号として検出する際に、素子バラツキが含まれないように考慮する必要がある。
【０００５】
本技術は、このような状況に鑑みてなされたものであり、素子バラツキを抑えた距離情報を生成することができるようにするものである。
【課題を解決するための手段】
【０００６】
本技術の第１の側面の受光装置は、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、前記第１の比較回路がオートゼロ動作を行う際に、前記第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、前記第２の比較回路がオートゼロ動作を行う際に、前記第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路とを備える。
【０００７】
本技術の第２の側面の受光装置の制御方法は、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路とを備える受光装置が、前記第１の比較回路がオートゼロ動作を行う際に、第１のゼロリセット信号を生成して、前記第１の比較回路に供給し、前記第２の比較回路がオートゼロ動作を行う際に、第２のゼロリセット信号を生成して、前記第２の比較回路に供給する。
【０００８】
本技術の第３の側面の電子機器は、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、前記第１の比較回路がオートゼロ動作を行う際に、前記第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、前記第２の比較回路がオートゼロ動作を行う際に、前記第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路とを備える受光装置を備える。
【０００９】
本技術の第１乃至第３の側面においては、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路とが設けられ、前記第１の比較回路がオートゼロ動作を行う際に、第１のゼロリセット信号が生成されて、前記第１の比較回路に供給され、前記第２の比較回路がオートゼロ動作を行う際に、第２のゼロリセット信号が生成されて、前記第２の比較回路に供給される。
【００１０】
本技術の第４の側面の受光装置は、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、前記画素の前記第１の検出信号を前記第１の比較回路へ伝送する第１の垂直信号線と、前記画素の前記第２の検出信号を前記第２の比較回路へ伝送する第２の垂直信号線と、前記第１の垂直信号線に接続される第１のゼロリセット信号生成回路と、前記第２の垂直信号線に接続される第２のゼロリセット信号生成回路とを備え、前記第１のゼロリセット信号生成回路と前記第２のゼロリセット信号生成回路は同一の制御線に接続され、前記第１の検出信号と前記第２の検出信号の差に応じて、被写体までの距離に対応するデプス値を算出する。
【００１１】
本技術の第４の側面においては、光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素が設けられ、第１の比較回路において、前記第１のタップで検出された第１の検出信号と参照信号とが比較され、第２の比較回路において、前記第２のタップで検出された第２の検出信号と前記参照信号とが比較され、前記画素の前記第１の検出信号が第１の垂直信号線により前記第１の比較回路へ伝送され、前記画素の前記第２の検出信号が第２の垂直信号線により前記第２の比較回路へ伝送され、前記第１の垂直信号線に接続される第１のゼロリセット信号生成回路と、前記第２の垂直信号線に接続される第２のゼロリセット信号生成回路とが同一の制御線に接続され、前記第１の検出信号と前記第２の検出信号の差に応じて、被写体までの距離に対応するデプス値が算出される。
【００１２】
受光装置及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
【発明の効果】
【００１３】
本技術の第１乃至第４の側面によれば、素子バラツキを抑えた距離情報を生成することができる。
【００１４】
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
【図面の簡単な説明】
【００１５】
【図１】本技術を適用した受光装置の第１実施の形態の構成例を示すブロック図である。
【図２】画素アレイ部に設けられた画素の断面図である。
【図３】画素アレイ部に設けられた画素の平面図である。
【図４】画素の等価回路を示す図である。
【図５】画素アレイ部の回路構成例を示す図である。
【図６】図１の基準レベル生成部等の詳細構成例を示す図である。
【図７】第１実施の形態における画素の検出信号の読み出し動作を説明する図である。
【図８】本技術を適用した受光装置の第２実施の形態の構成例を示すブロック図である。
【図９】図８の基準レベル生成部等の詳細構成例を示す図である。
【図１０】第２実施の形態における画素の検出信号の読み出し動作を説明する図である。
【図１１】垂直信号線のその他の構成例を示す図である。
【図１２】画素のその他の構成例を示す図である。
【図１３】本技術を適用した測距モジュールの構成例を示すブロック図である。
【図１４】本技術を適用した電子機器としてのスマートフォンの構成例を示すブロック図である。
【図１５】車両制御システムの概略的な構成の一例を示すブロック図である。
【図１６】車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
【発明を実施するための形態】
【００１６】
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．受光装置の第１実施の形態
２．受光装置の第２実施の形態
３．変形例
４．測距モジュールの構成例
５．電子機器の構成例
６．移動体への応用例
【００１７】
＜１．受光装置の第１実施の形態＞
＜受光装置の構成例＞
図１は、本技術を適用した受光装置の第１実施の形態の構成例を示すブロック図である。
【００１８】
図１に示される受光装置１は、所定の光源から照射されたパルス光が被写体に反射して戻ってきた反射光を受光し、間接ToF方式による測距情報を出力する装置である。受光装置１は、画素アレイ部１１、タップ駆動回路１２、垂直走査回路１３、基準信号生成部１４、定電流源回路部１５、比較回路部１６、カウンタ部１７、参照信号生成部１８、水平走査回路１９、システム制御部２０、信号処理部２１、データ格納部２２などを含んで構成される。
【００１９】
画素アレイ部１１は、所定の光源から照射されたパルス光が被写体に反射して戻ってきた反射光を受光する画素PXを行方向及び列方向の行列状に２次元配置された構成を有する。ここで、行方向とは、水平方向の画素PXの配列方向（画素行）を言い、列方向とは、垂直方向の画素PXの配列方向（画素列）を言う。画素アレイ部１１には、例えば、垂直方向に４８０個、水平方向に６４０個の画素PXが配列されている。画素PXは、外部から入射した光、特に赤外光を受光して光電変換し、その結果得られた電荷に応じた検出信号VSLを出力する。画素PXは、所定の電圧GDA（第１の電圧）を印加して、光電変換された電荷を検出する第１のタップTAと、所定の電圧GDB（第２の電圧）を印加して、光電変換された電荷を検出する第２のタップTBとを有する。
【００２０】
タップ駆動回路１２は、画素アレイ部１１の各画素PXの第１のタップTAに、制御線２３Aを介して所定の電圧GDAを供給し、第２のタップTBに、制御線２３Bを介して所定の電圧GDBを供給する。
【００２１】
垂直走査回路１３は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素PXを全画素同時あるいは行単位等で駆動する。画素PXの詳細な回路は後述するが、垂直走査回路１３は、各画素PXに対して、リセット駆動信号RST、FD駆動信号FDG、転送駆動信号TRG、および、選択信号SELを供給する。
【００２２】
基準信号生成部１４は、比較回路部１６がオートゼロ動作を行う際のゼロリセット信号を生成して、比較回路部１６に供給する。
【００２３】
定電流源回路部１５は、複数の定電流源３１を有し、一本の垂直信号線２４に一つの定電流源３１が接続されている。定電流源３１は、垂直信号線２４を介して接続される画素PX内のトランジスタとソースフォロワ回路を構成する。
【００２４】
比較回路部１６は、複数の比較回路３２を有し、一本の垂直信号線２４に一つの比較回路３２が接続されている。比較回路３２は、参照信号生成部１８から供給される参照信号RAMPと、画素PXからの出力である検出信号VSLとを比較する。
【００２５】
カウンタ部１７は、比較回路３２の比較結果に基づいてカウントを行う複数のカウンタ（CNT）３３を有する。比較回路部１６とカウンタ部１７は、ADC(Analog-Digital Converter)を構成する。
【００２６】
参照信号生成部１８は、画素PXからの検出信号VSLと比較するための参照信号RAMPを生成し、比較回路部１６の比較回路３２に供給する。参照信号RAMPは、時間経過に応じてレベル（電圧）が階段状に変化する信号である。
【００２７】
水平走査回路１９は、シフトレジスタやアドレスデコーダなどによって構成され、カウンタ部１７の複数のカウンタ３３を順次選択して、カウンタ３３に一時的に保持されているAD変換後の検出信号VSLを、水平信号線２５を介して、信号処理部２１に出力する。
【００２８】
システム制御部２０は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、タイミングジェネレータで生成された各種のタイミングを基に、垂直走査回路１３、基準信号生成部１４、定電流源回路部１５、比較回路部１６、カウンタ部１７などの駆動制御を行う。
【００２９】
信号処理部２１は、少なくとも演算処理機能を有し、カウンタ部１７のカウンタ３３から出力される検出信号VSLに基づいて種々の信号処理を行う。例えば、信号処理部２１は、各画素PXの第１のタップTAの検出信号VSLと第２のタップTBの検出信号VSLの差から被写体までの距離情報を算出し、出力端子２６から出力させる。データ格納部２２は、信号処理部２１での信号処理にあたって、その処理に必要なデータを一時的に格納する。
【００３０】
以上のように構成される受光装置１は、被写体までの距離情報をデプス値として各画素に格納したデプス画像を出力する。受光装置１は、例えば、車両に搭載され、車外にある対象物までの距離を測定する車載用のシステムや、ユーザの手等の対象物までの距離を測定し、その測定結果に基づいてユーザのジェスチャを認識するジェスチャ認識用の装置などに搭載することができる。
【００３１】
＜画素の構造例＞
次に、画素アレイ部１１に設けられた画素PXの構造について説明する。
【００３２】
図２は、画素アレイ部１１に設けられた１つの画素PXの断面図を示しており、図３は、画素PXの平面図を示している。図２のAは、図３のA−A’線における断面図を示しており、図２のBは、図３のB−B’線における断面図を示している。
【００３３】
図２に示されるように、画素PXは、例えばシリコン基板、具体的にはP型の半導体層からなる半導体基板６１と、その半導体基板６１上に形成されたオンチップレンズ６２とを有している。
【００３４】
半導体基板６１は、図中、縦方向の厚さ、つまり半導体基板６１の面と垂直な方向の厚さが、例えば20μｍ以下となるように構成されている。なお、半導体基板６１の厚さは20μｍ以上であっても勿論よく、その厚さは受光装置１の目標とする特性等に応じて定められればよい。
【００３５】
また、半導体基板６１は、例えば１Ｅ＋１３オーダー以下の基板濃度とされた高抵抗のP‐Epi基板などとされ、半導体基板６１の抵抗（抵抗率）は例えば500［Ωcm］以上となるように構成されている。
【００３６】
ここで、半導体基板６１の基板濃度と抵抗との関係は、例えば基板濃度6.48E＋12［cm3］のときに抵抗2000［Ωcm］、基板濃度1.30E＋13［cm3］のときに抵抗1000［Ωcm］、基板濃度2.59E＋13［cm3］のときに抵抗500［Ωcm］、および基板濃度1.30E＋14［cm3］のときに抵抗100［Ωcm］などとされる。
【００３７】
半導体基板６１の図中、上側の面が、反射光が入射される側の面（以下、光入射面とも称する）となっており、光入射面上には、外部から入射された反射光を集光して半導体基板６１内に入射させるオンチップレンズ６２が形成されている。
【００３８】
さらに、半導体基板６１の光入射面上における画素PXの境界部分には、隣接する画素間での混色を防止するための画素間遮光膜６３が形成されている。画素間遮光膜６３は、画素PXに入射された光が、隣接して設けられた他の画素PXに入射されることを防止する。
【００３９】
半導体基板６１内における光入射面とは反対の面側、すなわち図中、下側の面の内側の部分には、信号取り出し部６５−１および信号取り出し部６５−２が形成されている。信号取り出し部６５−１は、図１の第１のタップTAに相当し、信号取り出し部６５−２が、図１の第２のタップTBに相当する。
【００４０】
信号取り出し部６５−１は、N型半導体領域であるN＋半導体領域７１−１およびそれよりもドナー不純物の濃度が低いN−半導体領域７２−１と、P型半導体領域であるP＋半導体領域７３−１およびそれよりもアクセプター不純物濃度が低いP−半導体領域７４−１とを有している。ここで、ドナー不純物とは、例えばSiに対してのリン（P）やヒ素（As）等の元素の周期表で5族に属する元素が挙げられ、アクセプター不純物とは、例えばSiに対してのホウ素（B）等の元素の周期表で３族に属する元素が挙げられる。ドナー不純物となる元素をドナー元素、アクセプター不純物となる元素をアクセプター元素と称する。
【００４１】
N−半導体領域７２−１は、N＋半導体領域７１−１の上側に、N＋半導体領域７１−１を覆うように（囲むように）形成されている。同様に、P−半導体領域７４−１は、P＋半導体領域７３−１の上側に、そのP＋半導体領域７３−１を覆うように（囲むように）形成されている。
【００４２】
平面視では、図３に示されるように、N＋半導体領域７１−１は、P＋半導体領域７３−１を中心として、P＋半導体領域７３−１の周囲を囲むように形成されている。N＋半導体領域７１−１の上側に形成されているN−半導体領域７２−１も同様に、P−半導体領域７４−１を中心として、P−半導体領域７４−１の周囲を囲むように形成されている。
【００４３】
同様に、図２の信号取り出し部６５−２は、N型半導体領域であるN＋半導体領域７１−２およびそれよりもドナー不純物の濃度が低いN−半導体領域７２−２と、P型半導体領域であるP＋半導体領域７３−２およびそれよりもアクセプター不純物濃度が低いP−半導体領域７４−２とを有している。
【００４４】
N−半導体領域７２−２は、N＋半導体領域７１−２の上側に、N＋半導体領域７１−２を覆うように（囲むように）形成されている。同様に、P−半導体領域７４−２は、P＋半導体領域７３−２の上側に、そのP＋半導体領域７３−２を覆うように（囲むように）形成されている。
【００４５】
平面視では、図３に示されるように、N＋半導体領域７１−２は、P＋半導体領域７３−２を中心として、P＋半導体領域７３−２の周囲を囲むように形成されている。N＋半導体領域７１−２の上側に形成されているN−半導体領域７２−２も同様に、P−半導体領域７４−２を中心として、P−半導体領域７４−２の周囲を囲むように形成されている。
【００４６】
以下、信号取り出し部６５−１および信号取り出し部６５−２を特に区別する必要のない場合、単に信号取り出し部６５とも称する。
【００４７】
また、以下、N＋半導体領域７１−１およびN＋半導体領域７１−２を特に区別する必要のない場合、単にN＋半導体領域７１とも称し、N−半導体領域７２−１およびN−半導体領域７２−２を特に区別する必要のない場合、単にN−半導体領域７２とも称する。
【００４８】
さらに、以下、P＋半導体領域７３−１およびP＋半導体領域７３−２を特に区別する必要のない場合、単にP＋半導体領域７３とも称し、P−半導体領域７４−１およびP−半導体領域７４−２を特に区別する必要のない場合、単にP−半導体領域７４とも称する。
【００４９】
半導体基板６１の光入射面側の界面には、正の固定電荷を持つ１層の膜または積層膜からなる固定電荷膜７５が形成されている。固定電荷膜７５は、半導体基板６１の入射面側における暗電流の発生を抑制する。
【００５０】
一方、オンチップレンズ６２が画素毎に形成されている半導体基板６１の光入射面側とは反対側には、多層配線層９１が形成されている。言い換えれば、オンチップレンズ６２と多層配線層９１との間に、半導体層である半導体基板６１が配置されている。多層配線層９１は、５層の金属膜M１乃至M５と、その間の層間絶縁膜９２とで構成される。なお、図２のAでは、多層配線層９１の５層の金属膜M１乃至M５のうち、最も外側の金属膜M５が見えない場所にあるため図示されていないが、図２のBにおいて図示されている。
【００５１】
多層配線層９１の５層の金属膜M１乃至M５のうち、最も半導体基板６１に近い金属膜M１には、P＋半導体領域７３−１または７３−２に所定の電圧GDAまたはGDBを印加するための電圧印加配線９３、および、入射光を反射する部材である反射部材９４が含まれる。
【００５２】
また、金属膜M１には、電圧印加部としてのP＋半導体領域７３に所定の電圧GDAまたはGDBを印加するための電圧印加配線９３の他、電荷検出部であるN＋半導体領域７１の一部と接続された信号取り出し配線９５が形成されている。信号取り出し配線９５は、N＋半導体領域７１で検出された電荷をFD１０２（図４）に伝送する。
【００５３】
図２のBに示されるように、信号取り出し部６５−２（第２のタップTB）は、金属膜M１の電圧印加配線９３と接続され、電圧印加配線９３は、ビアを介して金属膜M４の配線９６−２と電気的に接続されている。金属膜M４の配線９６−２は、ビアを介して金属膜M５の制御線２３Bと接続され、金属膜M５の制御線２３Bは、タップ駆動回路１２と接続されている。これにより、タップ駆動回路１２から、所定の電圧GDBが、金属膜M５の制御線２３B、金属膜M４の配線９６−２、電圧印加配線９３を介して、電圧印加部としてのP＋半導体領域７３−２に供給される。
【００５４】
同様に、画素PXの不図示の領域において、タップ駆動回路１２から、所定の電圧GDAが、金属膜M５の制御線２３A、金属膜M４の配線９６−１、電圧印加配線９３を介して、信号取り出し部６５−１（第１のタップTA）の電圧印加部としてのP＋半導体領域７３−１に供給される。
【００５５】
以上のように、図１の受光装置１は、半導体基板６１の光入射面が、多層配線層９１側と反対側の、いわゆる裏面となっており、裏面照射型のCAPD（Current Assisted Photonic Demodulator）構造を有する。
【００５６】
半導体基板６１に設けられたN＋半導体領域７１は、外部から画素PXに入射してきた光の光量、すなわち半導体基板６１による光電変換により発生した信号電荷の量を検出するための電荷検出部として機能する。なお、N＋半導体領域７１の他に、ドナー不純物濃度が低いN−半導体領域７２も含めて電荷検出部とみなすこともできる。
【００５７】
また、P＋半導体領域７３は、多数のキャリア電流を半導体基板６１に注入するための、すなわち半導体基板６１に直接電圧を印加して半導体基板６１内に電界を発生させるための電圧印加部として機能する。なお、P＋半導体領域７３の他に、アクセプター不純物濃度が低いP−半導体領域７４も含めて電圧印加部とみなすこともできる。
【００５８】
図３の平面視において、信号取り出し部６５は、中心に配置された電圧印加部としてのP＋半導体領域７３と、その周囲を囲むように配置された、電荷検出部としてのN＋半導体領域７１を有する。
【００５９】
図３に示されるように、信号取り出し部６５−１および６５−２は、画素PX内において、画素中心部に対して対称な位置に配置されている。なお、図３では、N＋半導体領域７１およびP＋半導体領域７３の平面形状が、八角形状の例を示しているが、正方形状、矩形形状、円形状など、その他の平面形状でもよい。
【００６０】
＜画素の等価回路構成例＞
図４は、画素PXの等価回路を示している。
【００６１】
画素PXは、N＋半導体領域７１−１およびP＋半導体領域７３−１等を含む信号取り出し部６５−１（第１のタップTA）に対して、転送トランジスタ１０１A、FD１０２A、付加容量１０３A、切替トランジスタ１０４A、リセットトランジスタ１０５A、増幅トランジスタ１０６A、及び、選択トランジスタ１０７Aを有する。
【００６２】
また、画素PXは、N＋半導体領域７１−２およびP＋半導体領域７３−２等を含む信号取り出し部６５−２（第２のタップTB）に対して、転送トランジスタ１０１B、FD１０２B、付加容量１０３B、切替トランジスタ１０４B、リセットトランジスタ１０５B、増幅トランジスタ１０６B、及び、選択トランジスタ１０７Bを有する。
【００６３】
転送トランジスタ１０１（１０１Aおよび１０１B）、切替トランジスタ１０４（１０４Aおよび１０４B）、リセットトランジスタ１０５（１０５Aおよび１０５B）、増幅トランジスタ１０６（１０６Aおよび１０６B）、及び、選択トランジスタ１０７（１０７Aおよび１０７B）は、N型のMOSトランジスタで構成される。
【００６４】
タップ駆動回路１２は、P＋半導体領域７３−１に所定の電圧GDAを印加し、P＋半導体領域７３−２に所定の電圧GDBを印加する。例えば、電圧GDAおよびGDBの一方が１．５Vで、他方が０Vである。
【００６５】
N＋半導体領域７１−１および７１−２は、半導体基板６１に入射された光が光電変換されて生成された電荷を検出して、蓄積する電荷検出部である。
【００６６】
転送トランジスタ１０１Aは、ゲート電極に供給される転送駆動信号TRGがアクティブ状態になるとこれに応答して導通状態になることで、N＋半導体領域７１−１に蓄積されている電荷をFD１０２Aに転送する。転送トランジスタ１０１Bは、ゲート電極に供給される転送駆動信号TRGがアクティブ状態になるとこれに応答して導通状態になることで、N＋半導体領域７１−２に蓄積されている電荷をFD１０２Bに転送する。
【００６７】
FD１０２Aは、N＋半導体領域７１−１から供給された電荷を一時保持する。FD１０２Bは、N＋半導体領域７１−２から供給された電荷を一時保持する。
【００６８】
切替トランジスタ１０４Aは、ゲート電極に供給されるFD駆動信号FDGがアクティブ状態になるとこれに応答して導通状態になることで、付加容量１０３Aを、FD１０２Aに接続させる。切替トランジスタ１０４Bは、ゲート電極に供給されるFD駆動信号FDGがアクティブ状態になるとこれに応答して導通状態になることで、付加容量１０３Bを、FD１０２Bに接続させる。
【００６９】
垂直走査回路１３は、例えば、入射光の光量が多い高照度のとき、切替トランジスタ１０４Aおよび１０４Bをアクティブ状態として、FD１０２Aと付加容量１０３Aを接続するとともに、FD１０２Bと付加容量１０３Bを接続する。これにより、高照度時に、より多くの電荷を蓄積することができる。
【００７０】
一方、入射光の光量が少ない低照度のときには、垂直走査回路１３は、切替トランジスタ１０４Aおよび１０４Bを非アクティブ状態として、付加容量１０３Aおよび１０３Bを、それぞれ、FD１０２Aおよび１０２Bから切り離す。これにより、変換効率を上げることができる。
【００７１】
リセットトランジスタ１０５Aは、ゲート電極に供給されるリセット駆動信号RSTがアクティブ状態になるとこれに応答して導通状態になることで、FD１０２Aの電位を所定のレベル（リセット電圧VDD）にリセットする。リセットトランジスタ１０５Bは、ゲート電極に供給されるリセット駆動信号RSTがアクティブ状態になるとこれに応答して導通状態になることで、FD１０２Bの電位を所定のレベル（リセット電圧VDD）にリセットする。なお、リセットトランジスタ１０５Aおよび１０５Bがアクティブ状態とされるとき、転送トランジスタ１０１Aおよび１０１Bも同時にアクティブ状態とされる。
【００７２】
増幅トランジスタ１０６Aは、ソース電極が選択トランジスタ１０７Aを介して垂直信号線２４Aに接続されることにより、定電流源回路部１５の定電流源３１とソースフォロワ回路を構成する。増幅トランジスタ１０６Bは、ソース電極が選択トランジスタ１０７Bを介して垂直信号線２４Bに接続されることにより、定電流源回路部１５の定電流源３１とソースフォロワ回路を構成する。
【００７３】
選択トランジスタ１０７Aは、増幅トランジスタ１０６Aのソース電極と垂直信号線２４Aとの間に接続されている。選択トランジスタ１０７Aは、ゲート電極に供給される選択信号SELがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタ１０６Aから出力される検出信号VSLを垂直信号線２４Aに出力する。
【００７４】
選択トランジスタ１０７Bは、増幅トランジスタ１０６Bのソース電極と垂直信号線２４Bとの間に接続されている。選択トランジスタ１０７Bは、ゲート電極に供給される選択信号SELがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタ１０６Bから出力される検出信号VSLを垂直信号線２４Bに出力する。
【００７５】
画素PXの転送トランジスタ１０１Aおよび１０１B、リセットトランジスタ１０５Aおよび１０５B、増幅トランジスタ１０６Aおよび１０６B、並びに、選択トランジスタ１０７Aおよび１０７Bは、垂直走査回路１３によって制御される。
【００７６】
図４の等価回路において、付加容量１０３Aおよび１０３Bと、その接続を制御する切替トランジスタ１０４Aおよび１０４Bは省略してもよいが、付加容量１０３を設け、入射光量に応じて使い分けることにより、高ダイナミックレンジを確保することができる。
【００７７】
＜画素の電荷検出動作＞
図２および図４を参照しながら、画素PXの検出動作について説明する。
【００７８】
間接ToF方式により対象物までの距離を測定しようとする場合、例えば受光装置１が設けられた撮像装置から対象物に向けて赤外光が射出される。そして、その赤外光が対象物で反射されて反射光として撮像装置に戻ってくると、受光装置１は入射してきた反射光（赤外光）を受光して光電変換する。
【００７９】
このとき、タップ駆動回路１２は、画素PXを駆動させ、光電変換により得られた電荷を、一方の電荷検出部（第１の電荷検出部）であるN＋半導体領域７１−１と接続されたFD１０２Aと、他方の電荷検出部（第２の電荷検出部）であるN＋半導体領域７１−２と接続されたFD１０２Bとに振り分ける。
【００８０】
より具体的には、あるタイミングにおいて、タップ駆動回路１２は、電圧印加配線９３等を介して２つのP＋半導体領域７３に所定の電圧を印加する。例えば、タップ駆動回路１２は、P＋半導体領域７３−１に1.5Vの電圧を印加し、P＋半導体領域７３−２には0Vの電圧を印加する。
【００８１】
すると、半導体基板６１における２つのP＋半導体領域７３の間に電界が発生し、P＋半導体領域７３−１からP＋半導体領域７３−２へと電流が流れる。この場合、半導体基板６１内の正孔（ホール）はP＋半導体領域７３−２の方向へと移動し、電子はP＋半導体領域７３−１の方向へと移動する。
【００８２】
したがって、このような状態でオンチップレンズ６２を介して外部からの赤外光（反射光）が半導体基板６１内に入射し、その赤外光が半導体基板６１内で光電変換されて電子と正孔のペアに変換されると、得られた電子は、P＋半導体領域７３間の電界によりP＋半導体領域７３−１の方向へと導かれ、N＋半導体領域７１−１内へと移動する。
【００８３】
この場合、光電変換で発生した電子が、画素PXに入射した赤外光の量、すなわち赤外光の受光量に応じた信号を検出するための信号キャリアとして用いられる。
【００８４】
これにより、N＋半導体領域７１−１には、N＋半導体領域７１−１内へと移動してきた電子に応じた電荷が検出され、FD１０２Aに蓄積される。切替トランジスタ１０４Aがアクティブ状態である場合には、付加容量１０３Aにも蓄積される。この電荷に応じた信号が、画素PXが選択された場合に、垂直信号線２４A等を介して比較回路部１６の比較回路３２に出力される。
【００８５】
そして、読み出された信号に対して、比較回路部１６の比較回路３２とカウンタ部１７のカウンタ３３においてAD変換処理が施され、その結果得られた検出信号VSLのAD変換値が信号処理部２１へと供給される。この検出信号VSLのAD変換値は、N＋半導体領域７１−１により検出された電荷の量、換言すれば、画素PXで受光された赤外光の光量を示す値である。
【００８６】
なお、このときN＋半導体領域７１−１における場合と同様にしてN＋半導体領域７１−２で検出された電荷に応じた信号も適宜測距に用いられるようにしてもよい。
【００８７】
また、次のタイミングでは、これまで半導体基板６１内で生じていた電界と反対方向の電界が発生するように、タップ駆動回路１２によって、２つのP＋半導体領域７３に電圧が印加される。具体的には、例えば、P＋半導体領域７３−１に0Vの電圧が印加され、P＋半導体領域７３−２に1.5Vの電圧が印加される。
【００８８】
これにより、半導体基板６１における２つのP＋半導体領域７３の間で電界が発生し、P＋半導体領域７３−２からP＋半導体領域７３−１へと電流が流れる。
【００８９】
このような状態でオンチップレンズ６２を介して外部からの赤外光（反射光）が半導体基板６１内に入射し、その赤外光が半導体基板６１内で光電変換されて電子と正孔のペアに変換されると、得られた電子はP＋半導体領域７３間の電界によりP＋半導体領域７３−２の方向へと導かれ、N＋半導体領域７１−２内へと移動する。
【００９０】
これにより、N＋半導体領域７１−２には、N＋半導体領域７１−２内へと移動してきた電子に応じた電荷が検出され、FD１０２Bに蓄積される。切替トランジスタ１０４Bがアクティブ状態である場合には、付加容量１０３Bにも蓄積される。この電荷に応じた信号が、画素PXが選択された場合に、垂直信号線２４B等を介して比較回路部１６の比較回路３２に出力される。
【００９１】
そして、読み出された信号に対して、比較回路部１６の比較回路３２とカウンタ部１７のカウンタ３３においてAD変換処理が施され、その結果得られた検出信号VSLのAD変換値が信号処理部２１へと供給される。この検出信号VSLのAD変換値は、N＋半導体領域７１−２により検出された電荷の量、換言すれば、画素PXで受光された赤外光の光量を示す値である。
【００９２】
なお、このときN＋半導体領域７１−２における場合と同様にしてN＋半導体領域７１−１で検出された電子に応じた信号も適宜測距に用いられるようにしてもよい。
【００９３】
このようにして、同じ画素PXにおいて互いに異なる期間の光電変換で得られた検出信号VSLが得られると、信号処理部２１は、それらの検出信号VSLに基づいて対象物までの距離を示す距離情報を算出し、後段へと出力する。
【００９４】
このように互いに異なるN＋半導体領域７１へと信号キャリアを振り分けて、それらの信号キャリアに応じた信号に基づいて距離情報を算出する方法は、間接ToF方式と呼ばれている。
【００９５】
ここで、光電変換で得られた電荷（電子）に応じた信号の読み出しが行われる方の信号取り出し部６５、つまり光電変換で得られた電荷が検出されるべき信号取り出し部６５をアクティブタップ（active tap）とも称する。
【００９６】
逆に、基本的には光電変換で得られた電荷に応じた信号の読み出しが行われない方の信号取り出し部６５、つまりアクティブタップではない方の信号取り出し部６５をイナクティブタップ（inactive tap）とも称する。
【００９７】
上述の例では、P＋半導体領域７３に1.5Vの電圧が印加される方の信号取り出し部６５がアクティブタップであり、P＋半導体領域７３に0Vの電圧が印加される方の信号取り出し部６５がイナクティブタップである。
【００９８】
CAPDセンサでは、測距精度の指標となるCmod（Contrast between active and inactive tap）と呼ばれる値がある。Cmodは、以下の式（１）で計算される。式（１）において、I0は、２つの電荷検出部（P＋半導体領域７３）の一方で検出される信号であり、I1は、他方で検出される信号である。
Cmod＝｛｜I0−I1｜／（I0＋I1）｝ｘ１００・・・（１）
【００９９】
Cmodは、入射した赤外光の光電変換で発生した電荷のうちの何％分の電荷がアクティブタップである信号取り出し部６５のN＋半導体領域７１で検出できるか、つまり電荷に応じた信号を取り出せるかを表す指標であり、電荷分離効率を示している。
【０１００】
例えば外部から入射した赤外光がイナクティブタップの領域に入射し、そのイナクティブタップ内で光電変換が行われると、光電変換により発生した信号キャリアである電子が、イナクティブタップ内のN＋半導体領域７１に移動してしまう可能性が高い。そうすると、光電変換により得られた一部の電子の電荷がアクティブタップ内のN＋半導体領域７１で検出されなくなり、Cmod、つまり電荷分離効率が低下してしまう。
【０１０１】
そこで、画素PXでは、２つの信号取り出し部６５から略等距離の位置にある画素PXの中心部分付近に赤外光が集光されるようにすることで、外部から入射した赤外光がイナクティブタップの領域で光電変換されてしまう確率を低減させ、電荷分離効率を向上させている。
【０１０２】
＜画素アレイ部の回路構成例＞
図５は、画素アレイ部１１の回路構成例を示している。
【０１０３】
図５は、画素アレイ部１１において行列状に２次元配置された複数の画素PXのうち、２ｘ２の４画素の回路構成を示している。なお、図５において２ｘ２の４つの画素PXを区別する場合、画素PX1乃至PX4のように表す。
【０１０４】
各画素PXは、図４を参照して説明したように、第１のタップTAと第２のタップTBのそれぞれに対して、転送トランジスタ１０１、FD１０２、付加容量１０３、切替トランジスタ１０４、リセットトランジスタ１０５、増幅トランジスタ１０６、及び、選択トランジスタ１０７を備える。
【０１０５】
画素アレイ部１１の垂直方向には、１つの画素列に、制御線２３Aおよび２３Bが配置されている。そして、列方向に配列された複数の画素PXの第１のタップTAに、制御線２３Aを介して所定の電圧GDAが供給され、第２のタップTBに、制御線２３Bを介して所定の電圧GDBが供給される。
【０１０６】
また、画素アレイ部１１の垂直方向には、１つの画素列に、４本の垂直信号線２４A乃至２４Dが配置されている。
【０１０７】
画素PX1およびPX2の画素列において、垂直信号線２４Aは、例えば、画素PX1の第１のタップTAの検出信号VSL0を比較回路部１６（図１）に伝送し、垂直信号線２４Bは、画素PX1の第２のタップTBの検出信号VSL1を比較回路部１６に伝送し、垂直信号線２４Cは、画素PX1と同列で隣接する画素PX2の第１のタップTAの検出信号VSL2を比較回路部１６に伝送し、垂直信号線２４Dは、画素PX2の第２のタップTBの検出信号VSL3を比較回路部１６に伝送する。
【０１０８】
画素PX3およびPX4の画素列において、垂直信号線２４Aは、例えば、画素PX3の第１のタップTAの検出信号VSL0を比較回路部１６（図１）に伝送し、垂直信号線２４Bは、画素PX3の第２のタップTBの検出信号VSL1を比較回路部１６に伝送し、垂直信号線２４Cは、画素PX3と同列で隣接する画素PX4の第１のタップTAの検出信号VSL2を比較回路部１６に伝送し、垂直信号線２４Dは、画素PX4の第２のタップTBの検出信号VSL3を比較回路部１６に伝送する。
【０１０９】
一方、画素アレイ部１１の水平方向には、画素行単位に、リセット駆動信号RSTを伝送する制御線１２１、転送駆動信号TRGを伝送する制御線１２２、FD駆動信号FDGを伝送する制御線１２３、および、選択信号SELを伝送する制御線１２４が配置されている。
【０１１０】
リセット駆動信号RST、FD駆動信号FDG、転送駆動信号TRG、および、選択信号SELは、垂直方向に隣接する２行の各画素PXに対して同じ信号が、垂直走査回路１３から供給される。
【０１１１】
画素アレイ部１１の各画素PXに対して、以上のように、制御線２３Aおよび２３Bと、制御線１２１乃至１２４とが配置されている。
【０１１２】
タップ駆動回路１２は、画素アレイ部１１の全ての画素PXの第１のタップTAと第２のタップTBに共通に、所定の電圧GDAと電圧GDBを供給する。換言すれば、画素アレイ部１１の各画素PXのFD１０２AとFD１０２Bに電荷が振り分けられるタイミングは、全ての画素PXで同一である。
【０１１３】
そして、画素アレイ部１１の各画素PXのFD１０２AとFD１０２Bに蓄積された電荷は、垂直走査回路１３の制御により、２行単位で、順次、比較回路部１６に読み出される。
【０１１４】
＜基準信号生成部等の詳細構成例＞
次に、図６を参照して、基準信号生成部１４、定電流源回路部１５、比較回路部１６、および、カウンタ部１７の詳細構成例について説明する。
【０１１５】
図６は、図５に示した画素PX1と画素PX2、または、画素PX3と画素PX4のように、垂直方向に隣接する２画素に対応する基準信号生成部１４、定電流源回路部１５、比較回路部１６、および、カウンタ部１７の詳細構成例を示している。
【０１１６】
上述したように、垂直方向に隣接する２つの画素PXは、検出信号VSL0乃至VSL3を、垂直信号線２４A乃至２４Dを介して、同時に出力する。
【０１１７】
基準信号生成部１４は、複数の基準信号生成回路１４１を備え、基準信号生成回路１４１は、垂直信号線２４に対して、１対１に設けられる。
【０１１８】
基準信号生成回路１４１は、直列に接続された増幅トランジスタ１６１および選択トランジスタ１６２で構成される。増幅トランジスタ１６１および選択トランジスタ１６２は、N型のMOSトランジスタで構成される。
【０１１９】
増幅トランジスタ１６１は、ソース電極が選択トランジスタ１６２を介して垂直信号線２４に接続されることにより、定電流源回路部１５の定電流源３１とソースフォロワ回路を構成する。増幅トランジスタ１６１は、制御線１６３を介してゲート電極に供給される制御信号に応じてオンされる。制御線１６３は、基準信号生成回路１４１内の各基準信号生成回路１４１の増幅トランジスタ１６１のゲート電極に接続されている。
【０１２０】
選択トランジスタ１６２は、増幅トランジスタ１６１のソース電極と垂直信号線２４との間に接続されている。選択トランジスタ１６２は、制御線１６４を介してゲート電極に供給される選択信号SELstがアクティブ状態になるとこれに応答して導通状態となり、増幅トランジスタ１６１から出力される基準信号BSL1を垂直信号線２４に出力する。制御線１６４は、基準信号生成回路１４１内の各基準信号生成回路１４１の選択トランジスタ１６２のゲート電極に接続されている。増幅トランジスタ１６１および選択トランジスタ１６２は、例えば、システム制御部２０によって制御される。
【０１２１】
増幅トランジスタ１６１および選択トランジスタ１６２は、システム制御部２０の制御により、比較回路部１６がオートゼロ動作を行うオートゼロ期間に、同時にオンされる。したがって、基準信号生成回路１４１は、オートゼロ期間に、所定の電圧の基準信号BSL1を生成し、比較回路部１６内の対応する比較回路３２に供給する。この基準信号BSL1は、比較回路部１６がオートゼロ動作を行う際のゼロリセット信号として機能し、基準信号生成回路１４１は、オートゼロ動作を行う際のゼロリセット信号を生成するゼロリセット信号生成回路に相当する。
【０１２２】
定電流源回路部１５は、１本の垂直信号線２４に対して、１つの定電流源３１を備え、ソースフォロワ回路の電流源として機能する。
【０１２３】
定電流源３１は、スイッチ１７１、キャパシタ（容量素子）１７２、および負荷トランジスタ１７３で構成される。スイッチ１７１は、例えば、システム制御部２０の制御によって所定のタイミングで導通し、キャパシタ１７２に所定の電荷を蓄積する。キャパシタ１７２は、蓄積された電荷に応じた所定の電圧を負荷トランジスタ１７３のゲート電極に印加する。
【０１２４】
比較回路部１６は、１本の垂直信号線２４に対して、１つの比較回路３２を備える。比較回路３２は、垂直信号線２４を介して入力される画素PXの検出信号VSLと、参照信号生成部１８から供給される参照信号RAMPとを比較し、比較結果信号COM_Outを出力する。また、比較回路部１６は、オートゼロ期間に、ゼロリセット信号を用いてオートゼロ動作を行う。
【０１２５】
比較回路３２は、キャパシタ（容量素子）１８１および１８２、スイッチ１８３および１８４、コンパレータ（比較器）１８５、並びに、センスアンプ１８６により構成される。
【０１２６】
キャパシタ１８１および１８２とスイッチ１８３および１８４は、コンパレータ１８５の２つの入力端子を同電圧とするオートゼロ動作を行う際に、オンされる。より具体的には、オートゼロ動作時に、スイッチ１８３および１８４がオンされ、垂直信号線２４と接続された第１入力端子と、参照信号生成部１８と接続された第２入力端子とに与えられる電圧が等しくなるように、キャパシタ１８１および１８２がチャージされる。スイッチ１８３および１８４は、例えば、システム制御部２０によって制御される。
【０１２７】
コンパレータ１８５は、第１入力端子に入力される入力信号VSLINと、第２入力端子に入力される参照信号RAMPとを比較し、その比較結果信号COM_Outを、センスアンプ１８６を介してカウンタ３３に出力する。第１入力端子には、入力信号VSLINとして、オートゼロ動作時は、基準信号生成回路１４１で生成された基準信号BSL1が入力され、カウント動作時は、画素PXから検出信号VSLが入力される。カウント動作時には、コンパレータ１８５は、入力信号VSLINとして入力される画素PXの検出信号VSLが参照信号RAMPよりも小さい場合に、Hi(High)の比較結果信号COM_Outを出力し、検出信号VSLが参照信号RAMPよりも大きい場合に、Lo(Low)の比較結果信号COM_Outを出力する。
【０１２８】
センスアンプ１８６は、コンパレータ１８５が出力する比較結果信号COM_Outを増幅して、カウンタ部１７に出力する。
【０１２９】
カウンタ部１７は、１本の垂直信号線２４に対して、１つのカウンタ３３を備える。
【０１３０】
カウンタ３３は、システム制御部２０から供給されるクロック信号AD_CLKに基づいて、Hiの比較結果信号COM_Outが供給されている間だけ、内部のカウンタをカウントアップする。カウント結果が、AD変換後の検出信号VSLとなる。
【０１３１】
＜検出信号読み出し動作＞
図７を参照して、第１実施の形態に係る受光装置１の画素PXの検出信号VSLの読み出し動作について説明する。
【０１３２】
各画素PXで反射光が光電変換されて生成された電荷は、第１のタップTAに印加された電圧GDAと、第２のタップTBに印加された電圧GDBによって、電荷検出部であるN＋半導体領域７１−１および７１−２に振り分けられて蓄積される。N＋半導体領域７１−１および７１−２に振り分けられて蓄積された電荷は、FD１０２AとFD１０２Bに転送された後、以下の読み出し動作によって、画素PXの検出信号VSLとして読み出される。
【０１３３】
初めに、時刻ｔ１から時刻ｔ３のオートゼロ期間において、コンパレータ１８５の閾値バラツキをキャンセルするオートゼロ動作が行われる。
【０１３４】
オートゼロ動作では、システム制御部２０の制御により、基準信号生成部１４の全ての基準信号生成回路１４１がオンされ、各基準信号生成回路１４１によって生成された基準信号BSL1が、垂直信号線２４を介して接続されている比較回路部１６の比較回路３２に供給される。比較回路部１６の各比較回路３２では、スイッチ１８３および１８４がオンされている。
【０１３５】
オートゼロ動作により、時刻ｔ１から時刻ｔ２のセトリング期間において、比較回路３２のコンパレータ１８５に、入力信号VSLINと参照信号RAMPとが入力される。ここで、入力信号VSLINは、基準信号生成回路１４１から出力された基準信号BSL1であり、入力信号VSLINと参照信号RAMPは所定の基準電圧V１となるように遷移し、時刻ｔ３までに一致する。これにより、コンパレータ１８５の閾値バラツキがキャンセルされる。
【０１３６】
オートゼロ期間が終了する時刻ｔ３において、基準信号生成部１４の各基準信号生成回路１４１がオフされるとともに、比較回路部１６の各比較回路３２のスイッチ１８３および１８４もオフされる。
【０１３７】
次の時刻ｔ３から時刻ｔ５の期間は、読み出し対象の画素PXのアナログの検出信号VSLを読み出してカウントすることで、デジタル値に変換するカウント期間である。
【０１３８】
時刻ｔ３において、読み出し対象の画素PXの選択トランジスタ１０７Aおよび１０７Bがオンされるとともに、参照信号生成部１８から出力される参照信号RAMPの電圧が、オートゼロ動作時の基準電圧V１よりも所定電位オフセットされた電圧V２に設定される。
【０１３９】
これにより、時刻ｔ３から時刻ｔ４のセトリング期間において、比較回路３２のコンパレータ１８５の第１入力端子に入力される入力信号VSLINは、画素PXの検出信号VSLの電圧V３に遷移し、第２入力端子に入力される参照信号RAMPは、電圧V２に遷移する。
【０１４０】
次の時刻ｔ４から時刻ｔ５の期間において、システム制御部２０からカウンタ３３にクロック信号AD_CLKが供給され、カウンタ３３は、コンパレータ１８５からHiの比較結果信号COM_Outが供給されている期間、クロック信号AD_CLKに基づいてカウントを実行する。
【０１４１】
時刻ｔ５において、入力信号VSLINと参照信号RAMPの電圧が一致し、比較結果信号COM_OutがLoに遷移すると、カウンタ３３はカウントを停止する。カウント結果が、読み出し対象の画素PXの検出信号VSLのAD変換値となる。その後、検出信号VSLのAD変換値は、水平走査回路１９の制御によって、所定のタイミングで、信号処理部２１に出力される。
【０１４２】
以上のように、受光装置１の第１実施の形態によれば、検出信号VSLを出力する画素PXと、検出信号VSLと参照信号RAMPとを比較するコンパレータ１８５との間に、オートゼロ動作を行う際のゼロリセット信号として基準信号BSL1を出力する基準信号生成回路１４１が設けられる。
【０１４３】
基準信号生成回路１４１は、読み出し対象の画素PXのアナログの検出信号VSLをデジタル値に変換するカウント動作を実行する前に、基準信号BSL1を生成して、比較回路３２のコンパレータ１８５に出力する。比較回路３２のコンパレータ１８５は、入力信号VSLINとしての基準信号BSL1を用いて、オートゼロ動作を実行する。これにより、コンパレータ１８５の閾値バラツキをキャンセルすることができ、コンパレータ１８５は、素子バラツキを除去した検出信号VSLを出力することができる。
【０１４４】
＜２．受光装置の第２実施の形態＞
次に、受光装置の第２実施の形態について説明する。
【０１４５】
上述した第１実施の形態において、オートゼロ動作時にゼロリセット信号として比較回路３２に供給される基準信号BSL1の基準電圧V１は、画素PXが出力する検出信号VSLとは無関係に設定された任意の電圧となる。しかし、基準電圧V１の設定によっては、カウント期間開始時の参照信号RAMPの電圧V２と、画素PXの検出信号VSLの電圧V３との差Vdifが必要以上に大きくなり、カウント期間が必要以上に長くなることがあり得る。
【０１４６】
そこで、第２実施の形態の受光装置１では、オートゼロ動作時にゼロリセット信号として比較回路３２に供給する電圧を、画素PXが出力する検出信号VSLに関連する値とすることで、カウント期間が必要以上に長くなることを防止した構成について説明する。
【０１４７】
＜受光装置の構成例＞
図８は、本技術を適用した受光装置の第２実施の形態の構成例を示すブロック図である。
【０１４８】
図８において、第１実施の形態における図１と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
【０１４９】
図１に示した第１実施の形態では、画素アレイ部１１の外に、基準信号生成部１４が設けられていたが、図８の第２実施の形態では、画素アレイ部１１内のOPB領域２０１内に、基準信号生成部２２１が設けられている。
【０１５０】
すなわち、第２実施の形態は、第１実施の形態の基準信号生成部１４に代えて、基準信号生成部２２１が、画素アレイ部１１内のOPB領域２０１内に設けられた点で第１実施の形態と異なり、その他の点で第１実施の形態と共通する。
【０１５１】
OPB領域２０１は、画素PXと同じ画素回路構成を有するが、反射光が入射されないように光電変換領域（半導体基板６１）が遮光されている遮光画素PXGが２次元配置された領域である。OPB領域２０１は、例えば、水平方向については、画素アレイ部１１の有効画素領域の画素PX（有効画素）と同数の列数を有し、垂直方向については、例えば、画素PXが検出信号VSL0乃至VSL3を出力する２行に対応して、２行で構成される。
【０１５２】
＜基準レベル生成回路等の詳細構成例＞
図９は、図８の基準信号生成部２２１の詳細構成例を示している。
【０１５３】
図９は、第１実施の形態で示した図６と同様に、有効画素領域内において垂直方向に隣接する２画素から出力される検出信号VSL0乃至VSL3に対応する基準信号生成部２２１と、それに対応する定電流源回路部１５、比較回路部１６、および、カウンタ部１７の詳細構成例を示している。
【０１５４】
なお、定電流源回路部１５、比較回路部１６、および、カウンタ部１７の詳細構成は第１実施の形態と同様であるので、その説明は省略する。
【０１５５】
基準信号生成部２２１は、１画素列に対して、２つの遮光画素PXGと、４つのスイッチ２４１と、４つの基準信号生成回路１４１とを少なくとも備える。２つの遮光画素PXGは、有効画素領域内で検出信号VSL0乃至VSL3を出力する垂直方向の２画素に対応して、垂直方向に配列されている。
【０１５６】
２つの遮光画素PXGは、反射光が入射されないように光電変換領域（半導体基板６１）が遮光されている点を除き、有効画素領域内の画素PXと同じ回路構成を有する。遮光画素PXGは、比較回路部１６がオートゼロ動作を行うオートゼロ期間に、黒レベルを表す検出信号VSLGを垂直信号線２４に出力する。
【０１５７】
基準信号生成回路１４１は、第１実施の形態と同様に、１本の垂直信号線２４に対して１対１に設けられている。スイッチ２４１は、画素アレイ部１１に配置された全ての垂直信号線２４に対して、水平方向に隣り合う垂直信号線２４どうしの間に１個ずつ配置されている。基準信号生成部２２１内の複数のスイッチ２４１は、１つの制御線２４２で相互に接続されている。
【０１５８】
基準信号生成回路１４１は、第１実施の形態と同様に、比較回路部１６がオートゼロ動作を行うオートゼロ期間に、所定の電圧の基準信号BSL2を生成し、比較回路部１６の比較回路３２に供給する。
【０１５９】
したがって、第２実施の形態において、比較回路部１６がオートゼロ動作を行うオートゼロ期間には、遮光画素PXGからの検出信号VSLGと、基準信号生成回路１４１からの基準信号BSL2とが、各垂直信号線２４に出力される。この検出信号VSLGと基準信号BSL2の合算信号が、比較回路部１６がオートゼロ動作を行う際のゼロリセット信号として機能し、遮光画素PXGと基準信号生成回路１４１は、オートゼロ動作を行う際のゼロリセット信号を生成するゼロリセット信号生成回路に相当する。
【０１６０】
スイッチ２４１は、システム制御部２０から制御線２４３を介して供給される選択制御信号SELAZに従って導通状態となり、画素アレイ部１１内の全ての垂直信号線２４を接続する。システム制御部２０は、オートゼロ期間中、全てのスイッチ２４１を導通状態とし、全ての垂直信号線２４を接続させる。
【０１６１】
画素アレイ部１１に配置された全ての垂直信号線２４をスイッチ２４１で接続することにより、OPB領域２０１内の全ての遮光画素PXGの中に１以上の欠陥画素が含まれていた場合に、欠陥画素の影響を抑えることができる。
【０１６２】
＜検出信号読み出し動作＞
図１０を参照して、第２実施の形態に係る受光装置１の画素PXの検出信号VSLの読み出し動作について説明する。
【０１６３】
各画素PXで反射光が光電変換されて生成された電荷は、第１のタップTAに印加された電圧GDAと、第２のタップTBに印加された電圧GDBによって、電荷検出部であるN＋半導体領域７１−１および７１−２に振り分けられて蓄積される。N＋半導体領域７１−１および７１−２に振り分けられて蓄積された電荷は、FD１０２AとFD１０２Bに転送された後、以下の読み出し動作によって、画素PXの検出信号VSLとして読み出される。
【０１６４】
初めに、時刻ｔ１１から時刻ｔ１３のオートゼロ期間において、コンパレータ１８５の閾値バラツキをキャンセルするオートゼロ動作が行われる。
【０１６５】
オートゼロ動作では、OPB領域２０１の全ての遮光画素PXGの選択トランジスタ１０７Aおよび１０７Bがオンに制御され、遮光画素PXGの検出信号VSLGが読み出される。遮光画素PXGの検出信号VSLGは、黒レベルに相当する信号である。また、システム制御部２０の制御により、基準信号生成部１４の全ての基準信号生成回路１４１がオンされ、各基準信号生成回路１４１から所定の基準信号BSL2が出力される。この基準信号BSL2は、第１実施の形態における基準信号BSL1とは異なる電圧である。さらに、基準信号生成部２２１内の全てのスイッチ２４１が、Hiの選択制御信号SELAZに従ってオンされる。
【０１６６】
オートゼロ動作により、時刻ｔ１１から時刻ｔ１２のセトリング期間において、比較回路３２のコンパレータ１８５に、入力信号VSLINと参照信号RAMPとが入力される。ここで、入力信号VSLINは、遮光画素PXGの検出信号VSLGと、基準信号生成回路１４１から出力された基準信号BSL2とを合わせた信号である。入力信号VSLINと参照信号RAMPは所定の基準電圧V１’となるように遷移し、時刻ｔ１３までに一致する。これにより、コンパレータ１８５の閾値バラツキがキャンセルされる。
【０１６７】
オートゼロ期間が終了する時刻ｔ１３において、OPB領域２０１の全ての遮光画素PXGの選択トランジスタ１０７Aおよび１０７B、基準信号生成部１４の全ての基準信号生成回路１４１およびスイッチ２４１、並びに、比較回路部１６の全ての比較回路３２のスイッチ１８３および１８４が、オフされる。
【０１６８】
次の時刻ｔ１３から時刻ｔ１５の期間は、読み出し対象の画素PXのアナログの検出信号VSLを読み出してカウントすることで、デジタル値に変換するカウント期間である。
【０１６９】
時刻ｔ１３において、読み出し対象の画素PXの選択トランジスタ１０７Aおよび１０７Bがオンされるとともに、参照信号生成部１８から出力される参照信号RAMPの電圧が、オートゼロ動作時の基準電圧V１’よりも所定電位オフセットされた電圧V２’に設定される。
【０１７０】
これにより、時刻ｔ１３から時刻ｔ１４のセトリング期間において、比較回路３２のコンパレータ１８５の第１入力端子に入力される入力信号VSLINは、画素PXの検出信号VSLの電圧V３’に遷移し、第２入力端子に入力される参照信号RAMPは、電圧V２’に遷移する。
【０１７１】
次の時刻ｔ１４から時刻ｔ１５の期間において、システム制御部２０からカウンタ３３にクロック信号AD_CLKが供給され、カウンタ３３は、コンパレータ１８５からHiの比較結果信号COM_Outが供給されている期間、クロック信号AD_CLKに基づいてカウントを実行する。
【０１７２】
時刻ｔ１５において、入力信号VSLINと参照信号RAMPの電圧が一致し、比較結果信号COM_OutがLoに遷移すると、カウンタ３３はカウントを停止する。カウント結果が、読み出し対象の画素PXの検出信号VSLのAD変換値となる。その後、検出信号VSLのAD変換値は、水平走査回路１９の制御によって、所定のタイミングで、信号処理部２１に出力される。
【０１７３】
以上のように、受光装置１の第２実施の形態によれば、OPB領域２０１内に、基準信号生成部２２１が設けられる。基準信号生成部２２１は、複数の遮光画素PXGを含み、複数の遮光画素PXGが出力する黒レベルを表す検出信号VSLGと、基準信号生成回路１４１が出力する基準信号BSL2とを合算した信号を、オートゼロ動作を行う際のゼロリセット信号として、比較回路３２のコンパレータ１８５に供給する。
【０１７４】
比較回路３２のコンパレータ１８５は、ゼロリセット信号としての検出信号VSLGと基準信号BSL2の合算信号を用いて、オートゼロ動作を実行する。これにより、コンパレータ１８５の閾値バラツキをキャンセルすることができ、コンパレータ１８５は、素子バラツキを除去した検出信号VSLを出力することができる。
【０１７５】
また、オートゼロ動作時のコンパレータ１８５に入力信号VSLINとして供給されるゼロリセット信号は、遮光画素PXGが出力する黒レベルに相当する検出信号VSLGを基準とする信号であるので、カウント期間開始時の参照信号RAMPの電圧V２’と、画素PXの検出信号VSLの電圧V３’との差Vdif’を第１実施の形態における差Vdifよりも小さく設定することができ（Vdif’＜Vdif）、カウント期間が必要以上に長くなることを防止することができる。換言すれば、カウント期間の最大カウント値を適切に設定することができる。閾値バラツキは、受光装置１を形成するチップの面内バラツキだけに抑えることができる。
【０１７６】
また、オートゼロ期間中、基準信号生成部２２１内の全てのスイッチ２４１をオンし、全ての垂直信号線２４どうしを接続することにより、OPB領域２０１内の全ての遮光画素PXGの中に欠陥画素が含まれていた場合であっても、欠陥画素の影響を抑えた検出信号VSLGを比較回路３２に出力することができる。
【０１７７】
なお、上述した第２実施の形態では、１つの比較回路３２に対応する基準信号生成部２２１の構成として、検出信号VSLGを出力する遮光画素PXGと、基準信号BSL2を出力する基準信号生成回路１４１とを備える構成について説明したが、基準信号生成回路１４１は省略してもよい。この場合、オートゼロ動作では、遮光画素PXGからの検出信号VSLGのみが、入力信号VSLINとして、コンパレータ１８５の第１入力端子に供給されるので、遮光画素PXGが、オートゼロ動作を行う際のゼロリセット信号を生成するゼロリセット信号生成回路に相当する。
【０１７８】
また、上述した第２実施の形態では、OPB領域２０１の遮光画素PXGは、水平方向については、画素アレイ部１１の画素PX（有効画素）と同数の列数を有し、垂直方向については、有効画素領域内の垂直方向の２行に対応して、２行で構成されると説明した。しかしながら、垂直方向については、１行でもよいし、３行以上でもよい。OPB領域２０１の遮光画素PXGの画素数を多く配置することにより、オートゼロ動作において、OPB領域２０１内の遮光画素PXGの中に欠陥画素が含まれていた場合の欠陥画素の影響をより抑えることができる。
【０１７９】
受光装置１の第１実施の形態および第２実施の形態のいずれにおいても、基準信号生成回路１４１または遮光画素PXGの少なくとも一方で構成されるゼロリセット信号生成回路が、比較回路３２のコンパレータ１８５がオートゼロ動作を行う際のゼロリセット信号を生成して供給することにより、コンパレータ１８５の素子バラツキを除去した検出信号VSLを出力することができる。これにより、素子バラツキを抑えた距離情報を生成することができる。
【０１８０】
＜３．変形例＞
＜垂直信号線の本数＞
上述した各実施の形態では、受光装置１は、画素アレイ部１１の１つの画素列に対して４本の垂直信号線２４A乃至２４Dを配置し、垂直方向に隣接する２行の第１画素PXと第２画素PXの４つの検出信号VSLを同時に出力する構成とした。すなわち、受光装置１は、第１画素PXの第１のタップTAの検出信号VSL0および第２のタップTBの検出信号VSL1と、第２画素PXの第１のタップTAの検出信号VSL2および第２のタップTBの検出信号VSL3とを同時に出力する構成とした。
【０１８１】
しかしながら、例えば、図１１に示されるように、画素アレイ部１１の１つの画素列に対して２本の垂直信号線２４Aおよび２４Bを配置する構成を採用し、１行単位で、画素PXの第１のタップTAの検出信号VSL0および第２のタップTBの検出信号VSL1を、線順次に出力する構成としてもよい。この場合、図１１に示されるように、リセット駆動信号RST、FD駆動信号FDG、転送駆動信号TRG、および、選択信号SELは、行単位で垂直走査回路１３から供給される。
【０１８２】
図５に示したような、１つの画素列に対して４本の垂直信号線２４A乃至２４Dを配置した構成例では、画素アレイ部１１全体の検出信号VSLの読み出しを高速に実行することができるが、垂直信号線２４の配線数は多くなる。
【０１８３】
一方、図１１のように、画素列に対して２本の垂直信号線２４Aおよび２４Bを配置した構成例では、画素アレイ部１１全体の検出信号VSLの読み出しは遅くなるものの、垂直信号線２４の配線数を少なくすることができる。
【０１８４】
＜ゲート電極構造の画素＞
上述した各実施の形態では、受光装置１の画素PXは、半導体基板６１のP＋半導体領域７３−１および７３−２に、直接、所定の電圧GDAまたはGDBを印加し、光電変換により発生した信号電荷（電子）を、電荷検出部としてのN＋半導体領域７１−１または７１−２に転送するCAPD構造とされていた。
【０１８５】
しかしながら、本技術は、CAPD構造の画素PXに限らず、フォトダイオードで生成された信号電荷（電子）を、２つの転送トランジスタにより電荷蓄積部としての２つのFDに振り分けるゲート電極構造の画素PXにも適用することができる。
【０１８６】
図１２は、画素PXが、ゲート電極構造である場合の画素PXの等価回路を示している。
【０１８７】
半導体基板６１にフォトダイオード３０１が形成される点以外は、図４に示したCAPD構造の画素PXと同様に構成することができる。ゲート電極構造の画素PXにおいては、フォトダイオード３０１で生成された電荷をFD１０２Aおよび１０２Bに転送する転送トランジスタ１０１Aおよび１０１Bが、第１のタップTAおよび第２のタップTBに相当する。
【０１８８】
＜４．測距モジュールの構成例＞
図１３は、上述した受光装置１を用いて測距情報を出力する測距モジュールの構成例を示すブロック図である。
【０１８９】
測距モジュール５００は、発光部５１１、発光制御部５１２、および、受光部５１３を備える。
【０１９０】
発光部５１１は、所定波長の光を発する光源を有し、周期的に明るさが変動する照射光を発して物体に照射する。例えば、発光部５１１は、光源として、波長が７８０nm乃至１０００nmの範囲の赤外光を発する発光ダイオードを有し、発光制御部５１２から供給される矩形波の発光制御信号ＣＬＫｐに同期して、照射光を発生する。
【０１９１】
なお、発光制御信号ＣＬＫｐは、周期信号であれば、矩形波に限定されない。例えば、発光制御信号ＣＬＫｐは、サイン波であってもよい。
【０１９２】
発光制御部５１２は、発光制御信号ＣＬＫｐを発光部５１１および受光部５１３に供給し、照射光の照射タイミングを制御する。この発光制御信号ＣＬＫｐの周波数は、例えば、２０メガヘルツ（ＭＨｚ）である。なお、発光制御信号ＣＬＫｐの周波数は、２０メガヘルツ（ＭＨｚ）に限定されず、５メガヘルツ（ＭＨｚ）などであってもよい。
【０１９３】
受光部５１３は、物体から反射した反射光を受光し、受光結果に応じて距離情報を画素ごとに算出し、物体（被写体）までの距離に対応するデプス値を画素値として格納したデプス画像を生成して、出力する。
【０１９４】
受光部５１３には、第１実施の形態または第２実施の形態に係る受光装置１が用いられる。受光部５１３としての受光装置１は、例えば、発光制御信号ＣＬＫｐに基づいて、画素アレイ部１１の各画素PXの信号取り出し部６５−１および６５−２それぞれの電荷検出部（N＋半導体領域７１）で検出された信号強度から、距離情報を画素ごとに算出する。
【０１９５】
以上のように、間接ToF方式により被写体までの距離情報を求めて出力する測距モジュール５００の受光部５１３として、第１実施の形態または第２実施の形態に係る受光装置１を組み込むことができる。これにより、測距モジュール５００としての測距特性を向上させることができる。
【０１９６】
＜５．電子機器の構成例＞
なお、受光装置１は、上述したように測距モジュールに適用できる他、例えば、測距機能を備えるデジタルスチルカメラやデジタルビデオカメラなどの撮像装置、測距機能を備えたスマートフォンといった各種の電子機器に適用することができる。
【０１９７】
図１４は、本技術を適用した電子機器としての、スマートフォンの構成例を示すブロック図である。
【０１９８】
スマートフォン６０１は、図１４に示されるように、測距モジュール６０２、撮像装置６０３、ディスプレイ６０４、スピーカ６０５、マイクロフォン６０６、通信モジュール６０７、センサユニット６０８、タッチパネル６０９、および制御ユニット６１０が、バス６１１を介して接続されて構成される。また、制御ユニット６１０では、CPUがプログラムを実行することによって、アプリケーション処理部６２１およびオペレーションシステム処理部６２２としての機能を備える。
【０１９９】
測距モジュール６０２には、図１３の測距モジュール５００が適用される。例えば、測距モジュール６０２は、スマートフォン６０１の前面に配置され、スマートフォン６０１のユーザを対象とした測距を行うことにより、そのユーザの顔や手、指などの表面形状のデプス値を測距結果として出力することができる。
【０２００】
撮像装置６０３は、スマートフォン６０１の前面に配置され、スマートフォン６０１のユーザを被写体とした撮像を行うことにより、そのユーザが写された画像を取得する。なお、図示しないが、スマートフォン６０１の背面にも撮像装置６０３が配置された構成としてもよい。
【０２０１】
ディスプレイ６０４は、アプリケーション処理部６２１およびオペレーションシステム処理部６２２による処理を行うための操作画面や、撮像装置６０３が撮像した画像などを表示する。スピーカ６０５およびマイクロフォン６０６は、例えば、スマートフォン６０１により通話を行う際に、相手側の音声の出力、および、ユーザの音声の収音を行う。
【０２０２】
通信モジュール６０７は、インターネット、公衆電話回線網、所謂4G回線や5G回線等の無線移動体用の広域通信網、WAN（Wide Area Network）、LAN（Local Area Network）等の通信網を介したネットワーク通信、Bluetooth（登録商標）、NFC（Near Field Communication）等の近距離無線通信などを行う。センサユニット６０８は、速度や加速度、近接などをセンシングし、タッチパネル６０９は、ディスプレイ６０４に表示されている操作画面に対するユーザによるタッチ操作を取得する。
【０２０３】
アプリケーション処理部６２１は、スマートフォン６０１によって様々なサービスを提供するための処理を行う。例えば、アプリケーション処理部６２１は、測距モジュール６０２から供給されるデプス値に基づいて、ユーザの表情をバーチャルに再現したコンピュータグラフィックスによる顔を作成し、ディスプレイ６０４に表示する処理を行うことができる。また、アプリケーション処理部６２１は、測距モジュール６０２から供給されるデプス値に基づいて、例えば、任意の立体的な物体の三次元形状データを作成する処理を行うことができる。
【０２０４】
オペレーションシステム処理部６２２は、スマートフォン６０１の基本的な機能および動作を実現するための処理を行う。例えば、オペレーションシステム処理部６２２は、測距モジュール６０２から供給されるデプス値に基づいて、ユーザの顔を認証し、スマートフォン６０１のロックを解除する処理を行うことができる。また、オペレーションシステム処理部６２２は、測距モジュール６０２から供給されるデプス値に基づいて、例えば、ユーザのジェスチャを認識する処理を行い、そのジェスチャに従った各種の操作を入力する処理を行うことができる。
【０２０５】
このように構成されているスマートフォン６０１では、測距モジュール６０２として、上述した測距モジュール５００を適用することで、例えば、所定の物体までの距離を測定して表示したり、所定の物体の三次元形状データを作成して表示する処理などを行うことができる。
【０２０６】
＜６．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
【０２０７】
図１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
【０２０８】
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
【０２０９】
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
【０２１０】
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
【０２１１】
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
【０２１２】
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
【０２１３】
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
【０２１４】
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ  Ｄｒｉｖｅｒ  Ａｓｓｉｓｔａｎｃｅ  Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
【０２１５】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２１６】
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
【０２１７】
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
【０２１８】
図１６は、撮像部１２０３１の設置位置の例を示す図である。
【０２１９】
図１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
【０２２０】
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
【０２２１】
なお、図１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
【０２２２】
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
【０２２３】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
【０２２４】
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
【０２２５】
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。
マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
【０２２６】
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、車外情報検出ユニット１２０３０や撮像部１２０３１に適用され得る。具体的には、受光装置１または測距モジュール５００を、車外情報検出ユニット１２０３０や撮像部１２０３１の距離検出処理ブロックに適用することができる。車外情報検出ユニット１２０３０や撮像部１２０３１に、本開示に係る技術を適用することにより、人、車、障害物、標識又は路面上の文字等の物体までの距離を高精度に測定することができ、得られた距離情報を用いて、ドライバの疲労を軽減したり、ドライバや車両の安全度を高めることが可能になる。
【０２２７】
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
【０２２８】
また、上述した受光装置１おいては、信号キャリアとして電子を用いる例について説明したが、光電変換で発生した正孔を信号キャリアとして用いるようにしてもよい。そのような場合、信号キャリアを検出するための電荷検出部がP＋半導体領域により構成され、基板内に電界を発生させるための電圧印加部がN＋半導体領域により構成されるようにし、信号取り出し部に設けられた電荷検出部において、信号キャリアとしての正孔が検出されるようにすればよい。
【０２２９】
例えば、上述した受光装置１おいては、各実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
【０２３０】
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
【０２３１】
なお、本技術は以下のような構成も取ることができる。
（１）
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、
前記第１の比較回路がオートゼロ動作を行う際に、前記第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、
前記第２の比較回路がオートゼロ動作を行う際に、前記第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路と
を備える受光装置。
（２）
前記第１のゼロリセット信号生成回路および前記第２のゼロリセット信号生成回路は、ソースフォロワ回路で構成される
前記（１）に記載の受光装置。
（３）
前記第１のゼロリセット信号生成回路および前記第２のゼロリセット信号生成回路は、遮光された前記画素である遮光画素で構成される
前記（１）に記載の受光装置。
（４）
前記第１のゼロリセット信号生成回路および前記第２のゼロリセット信号生成回路は、遮光された前記画素である遮光画素と、ソースフォロワ回路とで構成される
前記（１）に記載の受光装置。
（５）
前記画素が２次元配置された画素アレイ部と、
前記画素の前記第１の検出信号または前記第２の検出信号を垂直方向に伝送する垂直信号線と、
前記オートゼロ動作を行う際に、水平方向に隣接する前記垂直信号線どうしを接続するスイッチと
をさらに備える
前記（３）または（４）に記載の受光装置。
（６）
前記画素が２次元配置された画素アレイ部と、
１つの画素列に、垂直方向に隣接する２画素の前記第１および第２の検出信号を伝送する４本の垂直信号線と
をさらに備え、
２行の前記画素の前記第１および第２の検出信号が同時に読み出されるように構成される
前記（３）または（４）に記載の受光装置。
（７）
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路とを備える受光装置が、
前記第１の比較回路がオートゼロ動作を行う際に、第１のゼロリセット信号を生成して、前記第１の比較回路に供給し、
前記第２の比較回路がオートゼロ動作を行う際に、第２のゼロリセット信号を生成して、前記第２の比較回路に供給する
受光装置の制御方法。
（８）
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、
前記第１の比較回路がオートゼロ動作を行う際に、前記第１の比較回路に供給する第１のゼロリセット信号を生成する第１のゼロリセット信号生成回路と、
前記第２の比較回路がオートゼロ動作を行う際に、前記第２の比較回路に供給する第２のゼロリセット信号を生成する第２のゼロリセット信号生成回路と
を備える受光装置
を備える電子機器。
（９）
光電変換部にて光電変換された電荷を検出する第１のタップと、前記光電変換部にて光電変換された電荷を検出する第２のタップとを有する画素と、
前記第１のタップで検出された第１の検出信号と参照信号とを比較する第１の比較回路と、
前記第２のタップで検出された第２の検出信号と前記参照信号とを比較する第２の比較回路と、
前記画素の前記第１の検出信号を前記第１の比較回路へ伝送する第１の垂直信号線と、
前記画素の前記第２の検出信号を前記第２の比較回路へ伝送する第２の垂直信号線と、
前記第１の垂直信号線に接続される第１のゼロリセット信号生成回路と、
前記第２の垂直信号線に接続される第２のゼロリセット信号生成回路と
を備え、
前記第１のゼロリセット信号生成回路と前記第２のゼロリセット信号生成回路は同一の制御線に接続され、
前記第１の検出信号と前記第２の検出信号の差に応じて、被写体までの距離に対応するデプス値を算出する
受光装置。
【符号の説明】
【０２３２】
１  受光装置，  PX  画素，  PXG  遮光画素，  TA  第１のタップ，  TB  第２のタップ，  １１  画素アレイ部，  １２  タップ駆動回路，  １３  垂直走査回路，  １４  基準信号生成部，  １６  比較回路部，  １７  カウンタ部，  １８  参照信号生成部，  ２０  システム制御部，  ２４（２４A乃至２４D）  垂直信号線，  ３１  定電流源，  ３２  比較回路，  ３３  カウンタ，  ６５−１，６５−２  信号取り出し部，  １４１  基準信号生成回路，  １８５  コンパレータ，  ２０１  OPB領域，  ２２１  基準信号生成部，  ２４１  スイッチ，  ３０１  フォトダイオード，  ５００  測距モジュール，  ５１３  受光部，  ６０１  スマートフォン，  ６０２  測距モジュール
【図１】
2020005096.tif 000003
【図２】
2020005096.tif 000004
【図３】
2020005096.tif 000005
【図４】
2020005096.tif 000006
【図５】
2020005096.tif 000007
【図６】
2020005096.tif 000008
【図７】
2020005096.tif 000009
【図８】
2020005096.tif 000010
【図９】
2020005096.tif 000011
【図１０】
2020005096.tif 000012
【図１１】
2020005096.tif 000013
【図１２】
2020005096.tif 000014
【図１３】
2020005096.tif 000015
【図１４】
2020005096.tif 000016
【図１５】
2020005096.tif 000017
【図１６】
2020005096.tif 000018