(57)【要約】【課題】キャパシタの、印加電圧に依存して生じる不良を検査することができるキャパシタ検査装置、及びキャパシタ検査方法を提供する。【解決手段】キャパシタ検査装置１は、端子電極１０１，１０２を備えたキャパシタ１００を検査するためのキャパシタ検査装置１であって、端子電極１０１，１０２間に対する印加電圧Ｖを、実質的に直線的に増大させる可変電圧源２と、端子電極１０１，１０２間に流れる電流を検出電流Ｉとして検出する電流検出部３と、直線的に印加電圧Ｖが増大する期間中における検出電流Ｉの変化に基づいて、キャパシタ１００の良否を判定する判定処理を実行する検査部５とを備えた。【選択図】図１
2020118640.tif 000002
【特許請求の範囲】
【請求項１】
一対の端子を備えたキャパシタを検査するためのキャパシタ検査装置であって、
前記一対の端子間に対する印加電圧を、実質的に直線的に増大させる電圧印加部と、
前記一対の端子間に流れる電流を検出電流として検出する電流検出部と、
前記直線的に前記印加電圧が増大する期間中における前記検出電流の変化に基づいて、前記キャパシタの良否を判定する判定処理を実行する検査部とを備えるキャパシタ検査装置。
【請求項２】
前記検査部は、前記判定処理において、前記期間中における前記検出電流が、予め設定された基準範囲を超えて変化した場合に前記キャパシタを不良と判定する請求項１に記載のキャパシタ検査装置。
【請求項３】
前記検査部は、前記印加電圧の単位時間当たりの増大値を前記検出電流で除算して得られる指標に基づいて、前記判定処理において、前記期間中における前記指標が、予め設定された基準範囲を超えて変化した場合に前記キャパシタを不良と判定する請求項１に記載のキャパシタ検査装置。
【請求項４】
前記電圧印加部は、前記印加電圧を複数の前記キャパシタに対して並列に印加し、
前記電流検出部を前記複数のキャパシタに対応して複数備え、
前記検査部は、前記判定処理を、前記複数のキャパシタに対してそれぞれ実行する請求項１〜３のいずれか１項に記載のキャパシタ検査装置。
【請求項５】
一対の端子を備えたキャパシタを検査するためのキャパシタ検査方法であって、
前記一対の端子間に対する印加電圧を、実質的に直線的に増大させる電圧印加工程と、
前記一対の端子間に流れる電流を検出電流として検出する電流検出工程と、
前記直線的に前記印加電圧が増大する期間中における前記検出電流の変化に基づいて、前記キャパシタの良否を判定する判定処理を実行する検査工程とを含むキャパシタ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを検査するキャパシタ検査装置、及びキャパシタ検査方法に関する。
【背景技術】
【０００２】
従来より、基本的な回路素子として、キャパシタが用いられている。図６を参照して、主要なキャパシタの一例である積層セラミックコンデンサ（Multi-Layer ceramic capacitor：MLCC）１００は、互いに対向する端子電極１０１，１０２と、端子電極１０１から端子電極１０２へ向かって櫛の歯状に延びる板状の複数の内部電極１０３と、端子電極１０２から端子電極１０１へ向かって櫛の歯状に延び、複数の内部電極１０３に対して互い違いに噛み合うように対向配置される板状の内部電極１０４と、内部電極１０３と内部電極１０４との間に充填された誘電体１０５とを備えている。
【０００３】
複数の内部電極１０３，１０４を、図７に示すように、それぞれ一枚の内部電極１０３，１０４に置き換えて説明すると、このようなキャパシタ１００の静電容量Ｃは、内部電極１０３，１０４の面積をそれぞれＳ、内部電極１０３と内部電極１０４との間隔をｄ、誘電体１０５の比誘電率をεｒ、真空の誘電率をεoとすると、Ｃ＝εo・εｒ・Ｓ／ｄで表される。
【０００４】
近年、キャパシタの高容量化及び小型化が求められている。キャパシタ１００の静電容量Ｃを増大させつつ、キャパシタ１００を小型化するため、誘電体１０５の比誘電率εｒの増大と、内部電極１０３，１０４の間隔ｄの狭小化が図られている。
【０００５】
間隔ｄを小さくすることは、絶縁物である電極間の誘電体１０５を薄くすることである。この誘電体１０５に異物が混入していると、誘電体１０５が薄くなるほど異物による内部電極１０３，１０４の短絡を生じ易くなる。異物による内部電極１０３，１０４の短絡が生じると、キャパシタ１００内部で本来の電流経路とは異なる経路に電流が流れ、短絡不良となる。
【０００６】
そこで、端子電極１０１，１０２間に一定の電圧を印加して漏れ電流を測定し、漏れ電流と印加電圧とからオームの法則により絶縁抵抗を計算することによって、キャパシタ１００の短絡不良を検査する検査方法が知られている（例えば、非特許文献１参照。）。
【先行技術文献】
【非特許文献】
【０００７】
【非特許文献１】ＴＤＫ株式会社ホームページ（https://product.tdk.com/info/ja/contact/faq/faq_detail_D/1432655789406.html）
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、キャパシタ１００の不良として、印加電圧に依存して、ある特定の電圧範囲のみ漏れ電流が増大するような不良が考えられる。
【０００９】
例えば、内部電極１０３，１０４間に電圧が印加されると、誘電体１０５が誘電分極する。誘電分極の程度は、印加された電圧に依存する。キャパシタ１００の高容量化を目的とした比誘電率εｒの増大に伴い、電圧に依存する誘電分極も増大する。また、例えば、印加電圧によって内部電極１０３，１０４に注入された電荷のために、内部電極１０３と内部電極１０４との間には引力が働き、内部電極１０３と内部電極１０３との間、及び内部電極１０４と内部電極１０４との間には斥力が働く。このように、内部電極１０３，１０４に対しては、印加電圧に応じた物理的な力も作用する。
【００１０】
このように、キャパシタ１００は印加電圧に依存する特性を有しているため、キャパシタ１００には、印加電圧に依存して、ある特定の電圧範囲のみ生じる不良が存在すると考えられる。積層セラミックコンデンサ以外のキャパシタでも、それぞれのキャパシタの構造に起因して、印加電圧に依存する不良が存在すると考えられる。
【００１１】
しかしながら、非特許文献１に記載の検査方法では、一定の印加電圧を印加して検査するため、印加電圧に依存して生じる不良を検査することができなかった。
【００１２】
本発明の目的は、キャパシタの、印加電圧に依存して生じる不良を検査することができるキャパシタ検査装置、及びキャパシタ検査方法を提供することである。
【課題を解決するための手段】
【００１３】
本発明の一例に係るキャパシタ検査装置は、一対の端子を備えたキャパシタを検査するためのキャパシタ検査装置であって、前記一対の端子間に対する印加電圧を、実質的に直線的に増大させる電圧印加部と、前記一対の端子間に流れる電流を検出電流として検出する電流検出部と、前記直線的に前記印加電圧が増大する期間中における前記検出電流の変化に基づいて、前記キャパシタの良否を判定する判定処理を実行する検査部とを備える。
【００１４】
また、本発明の一例に係るキャパシタ検査方法は、一対の端子を備えたキャパシタを検査するためのキャパシタ検査方法であって、前記一対の端子間に対する印加電圧を、実質的に直線的に増大させる電圧印加工程と、前記一対の端子間に流れる電流を検出電流として検出する電流検出工程と、前記直線的に前記印加電圧が増大する期間中における前記検出電流の変化に基づいて、前記キャパシタの良否を判定する判定処理を実行する検査工程とを含む。
【発明の効果】
【００１５】
このような構成のキャパシタ検査装置、及びキャパシタ検査方法は、キャパシタの、印加電圧に依存して生じる不良を検査することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係るキャパシタ検査方法を実行するキャパシタ検査装置の構成の一例を示すブロック図である。
【図２】本発明の一実施形態に係るキャパシタ検査方法及びキャパシタ検査装置の動作の一例を説明するための説明図である。
【図３】図１に示すキャパシタ検査装置の動作の一例を示すフローチャートである。
【図４】図１に示すキャパシタ検査装置の動作の他の一例を示すフローチャートである。
【図５】図１に示すキャパシタ検査装置の構成の他の一例を示すブロック図である。
【図６】積層セラミックコンデンサの構造を説明するための説明図である。
【図７】コンデンサの静電容量を説明するための説明図である。
【発明を実施するための形態】
【００１７】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。図１に示すキャパシタ検査装置１は、可変電圧源２（電圧印加部）、電流検出部３、電圧検出部４、検査部５、及び接続端子Ｔ１，Ｔ２を備えている。
【００１８】
キャパシタ検査装置１は、検査対象となるキャパシタ１００の短絡検査を行う検査装置である。キャパシタ１００は、例えば積層セラミックコンデンサである。なお、検査対象のキャパシタは、必ずしも積層セラミックコンデンサでなくてもよく、他の種類のキャパシタであってもよい。
【００１９】
キャパシタ１００は、略直方体形状を有し、その両端部に一対の端子電極１０１，１０２（端子）が設けられている。
【００２０】
接続端子Ｔ１，Ｔ２は、電極又はプローブ等であり、接続端子Ｔ１を端子電極１０１に接触させ、接続端子Ｔ２を端子電極１０２に接触させることにより、キャパシタ検査装置１は、キャパシタ１００を検査可能となる。可変電圧源２、電流検出部３、及び電圧検出部４は、接続端子Ｔ１，Ｔ２を介してキャパシタ１００と電気的に接続される。
【００２１】
可変電圧源２は、検査部５からの制御信号に応じてキャパシタ１００の端子電極１０１，１０２間に電圧を印加する。可変電圧源２は、いわゆる電源回路であり、検査部５からの制御信号に応じてキャパシタ１００に印加する印加電圧Ｖを、実質的に直線的に増大させる。
【００２２】
電流検出部３は、例えばシャント抵抗等を用いて構成された電流検出回路である。電流検出部３は、端子電極１０１，１０２間に流れる電流を検出電流Ｉとして検出し、検出電流Ｉを表す信号を検査部５へ出力する。
【００２３】
検査部５は、例えば、いわゆるマイクロコンピュータを用いて構成されており、所定の演算処理を実行するＣＰＵ（Central Processing Unit）、データを一時的に記憶するＲＡＭ（Random Access Memory）、不揮発性のＨＤＤ（Hard Disk Drive）又はフラッシュメモリ等の記憶装置、タイマ回路、アナログデジタルコンバータ、デジタルアナログコンバータ、及びその周辺回路等を備えている。
【００２４】
検査部５は、例えば記憶装置に記憶された所定の制御プログラムを実行することによって、判定処理を実行する。判定処理は、印加電圧Ｖが直線的に増大されている期間中における検出電流Ｉの変化に基づいて、キャパシタ１００の良否を判定する。
【００２５】
次に、図２、図３を参照しつつ、本発明の一実施形態に係るキャパシタ検査方法及びキャパシタ検査装置１の動作について説明する。
【００２６】
まず、可変電圧源２は、検査部５からの制御信号に基づいて、キャパシタ１００に対する印加電圧Ｖを、予め設定されたΔＶ／Δｔの傾きで実質的に直線的に増大させる（ステップＳ１：電圧印加工程）。以降、ステップＳ１〜Ｓ６が実行される期間中、すなわち図２におけるタイミングｔ１〜ｔ２の期間ｔ３の間、ステップＳ１による印加電圧Ｖの増大が継続される。
【００２７】
ΔＶ／Δｔの傾きとは、Δｔ時間における印加電圧Ｖの変化がΔＶ（Ｖ）であることを意味する。ΔＶ／Δｔは、キャパシタ１００の特性又はキャパシタ検査装置１の応答性能に応じて適宜設定すればよい。
【００２８】
なお、実質的に直線的、とは、可変電圧源２による電圧制御誤差等による直線からのずれを許容して直線とみなす意味である。
【００２９】
検査部５が、電圧増大の傾きをΔＶ／Δｔにするように可変電圧源２を制御してもよく、検査部５から電圧供給開始の指示を受けた後、可変電圧源２が自律的に印加電圧ＶをΔＶ／Δｔの傾きで直線的に増大させてもよい。
【００３０】
可変電圧源２から電圧供給が開始されると、図２に示すように、キャパシタ１００には電流Ｉｃが流れる。電流Ｉｃは、下記の式（１）で得られる。
【００３１】
電流Ｉｃ＝Ｃ・ΔＶ／Δｔ  ・・・（１）
但し、Ｃはキャパシタ１００の静電容量。
【００３２】
式（１）において、Ｃ、ΔＶ、Δｔはいずれも固定値であるから、電流Ｉｃは固定値となる。すなわち、印加電圧ＶをΔＶ／Δｔの傾きで直線的に増大させると、正常なキャパシタ１００には一定の電流Ｉｃが流れる。
【００３３】
次に、電流検出部３は、検出電流Ｉを検出する（ステップＳ２：電流検出工程）。
【００３４】
キャパシタ１００が正常であれば、期間ｔ３の間において、検出電流Ｉは、上述の式（１）で得られる電流Ｉｃで一定となる。しかしながら、キャパシタ１００が、電圧依存性のある不良を有していた場合、図２（ｂ）に示す波形Ｂのように、印加電圧Ｖの増大過程において一時的に検出電流Ｉが変化したり、図２（ｃ）に示す波形Ｃ，Ｄのように、時間の経過若しくは印加電圧Ｖの増大に伴って、検出電流Ｉが徐々に増加又は減少したりすることがある。このような検出電流Ｉの変化を検出することによって、電圧依存性のある不良又は時間依存性のある不良を検出することができる。
【００３５】
そこで、検査部５は、電流検出部３によって検出された検出電流Ｉが、基準範囲Ａ内であるか否かを判定する（ステップＳ３：検査工程（判定処理））。基準範囲Ａは、電流Ｉｃに対して、キャパシタ１００の特性バラツキ、可変電圧源２による電圧制御誤差、電流検出部３による検出誤差等の許容範囲を付加したものである。基準範囲Ａとしては、例えば０．９Ｉｃ〜１．１Ｉｃ程度の電流範囲を用いることができる。
【００３６】
検出電流Ｉが基準範囲Ａ外であった場合（ステップＳ３でＮＯ）、検査部５は、キャパシタ１００は不良であると判定し（ステップＳ４）、処理を終了する。これにより、キャパシタ１００の、電圧依存性のある不良を検出することができる。
【００３７】
一方、検出電流Ｉが基準範囲Ａ内であった場合（ステップＳ３でＹＥＳ）、検査部５は、予め設定された設定電圧Ｖｅと、印加電圧Ｖとを比較する（ステップＳ５）。設定電圧Ｖｅは、印加電圧Ｖの増大を停止させる電圧として予め設定されている。設定電圧Ｖｅとしては、例えばキャパシタ１００の定格電圧を用いることができる。
【００３８】
印加電圧Ｖが設定電圧Ｖｅに満たない場合（ステップＳ５でＮＯ）、再びステップＳ２〜Ｓ５の処理が繰り返される。一方、印加電圧Ｖが設定電圧Ｖｅ以上の場合（ステップＳ５でＹＥＳ：タイミングｔ２）、印加電圧Ｖが０Ｖから設定電圧Ｖｅまで直線的に増大する過程で検出電流Ｉは基準範囲Ａを超える変化をしなかったことになる。従って、検査部５は、キャパシタ１００は良品と判定する（ステップＳ６）。
【００３９】
次に、検査部５は、可変電圧源２から出力される印加電圧Ｖを設定電圧Ｖｅで固定させ（ステップＳ７）、処理を終了する。
【００４０】
以上、ステップＳ１〜Ｓ７の処理によれば、期間ｔ３において直線的に変化する印加電圧Ｖをキャパシタ１００に印加することによって、キャパシタ１００の電圧依存性のある不良を顕在化させることができる。その結果、波形Ｂのような検出電流Ｉの変化として電圧依存性のある不良を検出することができる。
【００４１】
また、期間ｔ３の間に、波形Ｂのように一時的な検出電流Ｉの変化を生じる不良、例えば、電圧印加の当初にしか異常な漏れ電流が流れないような、電圧の印加時間に依存する不良が生じる場合がある。また、波形Ｃ，Ｄのように、時間の経過若しくは印加電圧Ｖの増大に伴って、検出電流Ｉが徐々に増加又は減少するような、電圧印加時間又は印加電圧に依存する不良が生じる場合がある。
【００４２】
このような不良であっても、ステップＳ１〜Ｓ７の処理によれば、期間ｔ３の間に波形Ｂのように一時的に検出電流Ｉが変化しただけで不良と判定することができる。また、波形Ｃ、Ｄのように、検出電流Ｉが徐々に増加又は減少する場合も不良と判定することができる。従って、時間に依存する不良も検査することが容易である。
【００４３】
なお、図４に示すように、検査部５は、ステップＳ２の後、下記の式（２）に基づいて指標Ｋを算出してもよい（ステップＳ８）。
【００４４】
指標Ｋ＝（ΔＶ／Δｔ）／Ｉ  ・・・（２）
（ΔＶ／Δｔ）は固定値であるから、キャパシタ１００が正常であれば指標Ｋは一定となり、検出電流Ｉが変化すれば指標Ｋも変化する。従って、検出電流Ｉの代わりに指標Ｋを用いてキャパシタ１００を検査することが可能である。
【００４５】
そして、ステップＳ３の代わりに、検査部５は、指標Ｋが、基準範囲Ａ’内であるか否かを判定してもよい（ステップＳ３ａ：検査工程（判定処理））。基準範囲Ａ’は、電流Ｉｃに対応する指標Ｋに対して、キャパシタ１００の特性バラツキ、可変電圧源２による電圧制御誤差、電流検出部３による検出誤差等の許容範囲を付加したものである。基準範囲Ａ’としては、例えば０．９（ΔＶ／Δｔ）／Ｉｃ〜１．１（ΔＶ／Δｔ）／Ｉｃ程度の範囲を用いることができる。
【００４６】
式（２）において、ΔＶ／Δｔ、Ｉの単位はそれぞれＶ／ｓ、Ａである。従って、指標Ｋの単位は、Ｖ／ｓ／Ａ＝Ω／ｓとなる。
【００４７】
従って、ステップＳ８，Ｓ３ａのように、指標Ｋを用いてキャパシタ１００の検査を行うと、キャパシタ１００の特性を表す主要な物理量であるインピーダンス（Ω）に近似した単位系（Ω／ｓ）のパラメータに基づいて、キャパシタ１００の良否を判定することができる。
【００４８】
なお、例えば図５に示すキャパシタ検査装置１ａのように、キャパシタ１００と電流検出部３との直列回路を複数、並列に接続してもよい。そして、可変電圧源２は、複数の、キャパシタ１００と電流検出部３との直列回路に対して並列に、印加電圧Ｖを印加する構成としてもよい。
【００４９】
そして、検査部５ａは、図３、図４におけるステップＳ２〜Ｓ６を、各電流検出部３で検出された検出電流Ｉに対してそれぞれ実行することによって、複数のキャパシタ１００の良否を判定する判定処理を実行してもよい。
【００５０】
これにより、複数のキャパシタ１００を並行して検査することが出来るので、複数のキャパシタ１００の検査時間を短縮することが容易である。
【００５１】
もし仮に、図１に示すキャパシタ検査装置１を、複数台用いて並列検査を行う場合には、検査対象のキャパシタ１００の数だけ、可変電圧源２が必要になる。一方、図５に示すキャパシタ検査装置１ａによれば、単一の可変電圧源２によって、複数のキャパシタ１００を並行して検査することができる。
【００５２】
すなわち、本発明の一例に係るキャパシタ検査装置は、一対の端子を備えたキャパシタを検査するためのキャパシタ検査装置であって、前記一対の端子間に対する印加電圧を、実質的に直線的に増大させる電圧印加部と、前記一対の端子間に流れる電流を検出電流として検出する電流検出部と、前記直線的に前記印加電圧が増大する期間中における前記検出電流の変化に基づいて、前記キャパシタの良否を判定する判定処理を実行する検査部とを備える。
【００５３】
また、本発明の一例に係るキャパシタ検査方法は、一対の端子を備えたキャパシタを検査するためのキャパシタ検査方法であって、前記一対の端子間に対する印加電圧を、実質的に直線的に増大させる電圧印加工程と、前記一対の端子間に流れる電流を検出電流として検出する電流検出工程と、前記直線的に前記印加電圧が増大する期間中における前記検出電流の変化に基づいて、前記キャパシタの良否を判定する判定処理を実行する検査工程とを含む。
【００５４】
これらの構成によれば、キャパシタに対する印加電圧を直線的に増大させた場合、キャパシタが正常であれば流れる電流は一定になる。従って、直線的に印加電圧が増大する期間中における検出電流の変化に基づいて、キャパシタの良否を判定することができる。さらに、直線的に増大する電圧に対して流れる電流の変化、すなわち印加電圧に依存して生じる検出電流の変化がスキャンされるので、キャパシタの印加電圧に依存して生じる不良を検査することができる。
【００５５】
また、前記検査部は、前記判定処理において、前記期間中における前記検出電流が、予め設定された基準範囲を超えて変化した場合に前記キャパシタを不良と判定することが好ましい。
【００５６】
この構成によれば、直線的に印加電圧が増大する期間中、キャパシタが正常であれば流れる電流は一定になるので、期間中における検出電流が、その一定の電流値に対して予め設定された基準範囲を超えて変化した場合、キャパシタを不良と判定することができる。
【００５７】
また、前記検査部は、前記印加電圧の単位時間当たりの増大値を前記検出電流で除算して得られる指標に基づいて、前記判定処理において、前記期間中における前記指標が、予め設定された基準範囲を超えて変化した場合に前記キャパシタを不良と判定することが好ましい。
【００５８】
この構成によれば、印加電圧は直線的に増大されるので、印加電圧の単位時間当たりの増大値は一定である。また、直線的に印加電圧が増大する期間中、キャパシタが正常であれば流れる電流は一定になるので、その期間中における検出電流もまたキャパシタが正常であれば一定である。従って、印加電圧の単位時間当たりの増大値を検出電流で除算して得られる指標もまた、キャパシタが正常であれば一定である。従って、期間中における指標が、その一定の指標に対して予め設定された基準範囲を超えて変化した場合、キャパシタを不良と判定することができる。
【００５９】
また、前記電圧印加部は、前記印加電圧を複数の前記キャパシタに対して並列に印加し、前記電流検出部を前記複数のキャパシタに対応して複数備え、前記検査部は、前記判定処理を、前記複数のキャパシタに対してそれぞれ実行することが好ましい。
【００６０】
この構成によれば、複数のキャパシタを並行して検査することができるので、複数のキャパシタの検査時間を短縮することが容易である。
【符号の説明】
【００６１】
１    キャパシタ検査装置
１ａ  キャパシタ検査装置
２    可変電圧源（電圧印加部）
３    電流検出部
４    電圧検出部
５，５ａ    検査部
１００      キャパシタ
１０１，１０２    端子電極（端子）
１０３，１０４    内部電極
１０５      誘電体
Ａ    基準範囲
Ｂ    波形
Ｃ    静電容量
ｄ    間隔
Ｉ    検出電流
Ｉｃ  電流
Ｋ    指標
Ｔ１，Ｔ２  接続端子
ｔ１，ｔ２  タイミング
ｔ３  期間
Ｖ    印加電圧
Ｖｅ  設定電圧
【図１】
2020118640.tif 000003
【図２】
2020118640.tif 000004
【図３】
2020118640.tif 000005
【図４】
2020118640.tif 000006
【図５】
2020118640.tif 000007
【図６】
2020118640.tif 000008
【図７】
2020118640.tif 000009