(57)【要約】【課題】ＳｉＣ基板と、ＳｉＣ基板にオーミック接合されるＮｉＳｉ層と、ＮｉＳｉ層上の導体膜とを有する配線基板において、各膜の層間剥離を抑制する。高い信頼性を有する電子装置及び電子モジュールを提供する。【解決手段】この配線基板（１）は、主面（Ｓ１）を有するＳｉＣ基板（１０）と、主面の一部の範囲にオーミック接合されたＮｉＳｉ層（１１Ａ）と、ＮｉＳｉ層上から主面上にかけて位置する導体膜（２０Ａ）とを備える。電子装置は、配線基板（１）と、配線基板に搭載される電子部品とを備える。電子モジュールは、上記電子装置と、電子装置を搭載するモジュール用基板とを備える。【選択図】図１
2020194869.tif 000002
【特許請求の範囲】
【請求項１】
主面を有するＳｉＣ基板と、
前記主面の一部の範囲にオーミック接合されたＮｉＳｉ層と、
前記ＮｉＳｉ層上から前記主面上にかけて位置する導体膜と、
を備える配線基板。
【請求項２】
縦断面において前記主面と前記ＮｉＳｉ層との接合部と前記主面と前記導体膜との接合部とが交互に連続している、
請求項１記載の配線基板。
【請求項３】
縦断面において、前記主面と前記ＮｉＳｉ層との複数の接合部には、第１の幅を有する接合部と、前記第１の幅より小さい第２の幅を有する接合部とが含まれる、
請求項２記載の配線基板。
【請求項４】
縦断面において、前記第１の幅を有する接合部の両側に、前記第２の幅を有する接合部が配置されている、
請求項３記載の配線基板。
【請求項５】
前記ＮｉＳｉ層の前記主面とは反対側における界面のカーボンの分布量が、前記ＮｉＳｉ層の厚み方向における中央のカーボンの分布量よりも少ない、
請求項１から請求項４のいずれか一項に記載の配線基板。
【請求項６】
前記ＮｉＳｉ層は、多孔質構造を有し、かつ、前記ＮｉＳｉ層内の他の部位よりも空孔が多く分布する特定層を有する、
請求項１から請求項５のいずれか一項に記載の配線基板。
【請求項７】
前記主面に近い前記特定層に含まれる空孔の径の平均値が、前記主面から遠い前記特定層に含まれる空孔の径の平均値よりも大きい、
請求項６記載の配線基板。
【請求項８】
請求項１から請求項７のいずれか一項に記載の配線基板と、
前記配線基板に搭載された電子部品と、
を備える電子装置。
【請求項９】
請求項８記載の電子装置と、
前記電子装置が搭載されたモジュール用基板と、
を備える電子モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、配線基板、電子装置及び電子モジュールに関する。
【背景技術】
【０００２】
ＬＤなどの電子部品をパッケージ又はモジュール用基板に搭載するために、電子部品とパッケージとの間、あるいは、電子部品とモジュール用基板との間に介在される配線基板がある。このような配線基板はサブマウントとも呼ばれる。
【０００３】
特許文献１には、ＳｉＣ（シリコンカーバイト）基板にオーミック接合された金属膜を有する配線基板、並びに、このような配線基板を用いた光素子が開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１４９９８３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＳｉＣ基板を用いた配線基板は、ＳｉＣ基板にオーミック接合された金属膜と、金属膜上の導体膜とを有する。ＳｉＣ基板、金属膜及び導体膜の層間剥離は抑制されることが望まれる。
【０００６】
本開示は、ＳｉＣ基板と、ＳｉＣ基板にオーミック接合されるＮｉＳｉ層と、ＮｉＳｉ層上の導体膜とを有する配線基板において、ＳｉＣ基板、ＮｉＳｉ層及び導体膜の層間剥離を抑制することを目的とする。本開示は、このような配線基板が採用されることで、高い信頼性を得られる電子装置及び電子モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示に係る配線基板は、
主面を有するＳｉＣ基板と、
前記主面の一部の範囲にオーミック接合されたＮｉＳｉ層と、
前記ＮｉＳｉ層上から前記主面上にかけて位置する導体膜と、
を備える。
【０００８】
本開示に係る電子装置は、
上記の配線基板と、
前記配線基板に搭載された電子部品と、
を備える。
【０００９】
本開示に係る電子モジュールは、
上記の電子装置と、
前記電子装置が搭載されたモジュール用基板と、
を備える。
【発明の効果】
【００１０】
本開示によれば、ＳｉＣ基板と、ＳｉＣ基板の主面にオーミック接合されるＮｉＳｉ層と、ＮｉＳｉ層上の導体膜とを有する配線基板において、ＳｉＣ基板、ＮｉＳｉ層及び導体膜の層間剥離を抑制できる。本開示の電子装置及び電子モジュールによれば、上記の配線基板が採用されることで高い信頼性が得られるという効果が得られる。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施形態１に係る配線基板を示す縦断面図である。
【図２】図２（Ａ）は実施形態２に係るＮｉＳｉ層の透過型電子顕微鏡写真、図２（Ｂ）はＮｉ元素のマッピング画像、図２（Ｃ）はＳｉ元素のマッピング画像、図２（Ｄ）はＣ元素のマッピング画像である。
【図３】本開示の実施形態３に係る配線基板を示す縦断面図である。
【図４】本開示の実施形態４に係る配線基板を示す縦断面図である。
【図５】実施形態３の配線基板の製造方法を説明する図の第１部である。
【図６】実施形態３の配線基板の製造方法を説明する図の第２部である。
【図７】本開示の実施形態の電子装置及び電子モジュールを示す図である。
【発明を実施するための形態】
【００１２】
以下、本開示の各実施形態について図面を参照して詳細に説明する。
【００１３】
（実施形態１）
図１は、本開示の実施形態１に係る配線基板を示す縦断面図である。実施形態１の配線基板１は、電子部品をパッケージ又はモジュール用基板に搭載するために、電子部品とパッケージとの間、あるいは、電子部品とモジュール用基板との間に介在するように使用される。配線基板１は、電子部品からパッケージ又はモジュール用基板までを導通させる機能、並びに、電子部品からパッケージ又はモジュール用基板へ熱を放出させる機能を有していてもよい。配線基板１は、サブマウントと呼んでもよい。
【００１４】
配線基板１は、第１主面Ｓ１及び第１主面Ｓ１とは反対側の第２主面Ｓ２を有するＳｉＣ（シリコンカーバイト）基板１０と、第１主面Ｓ１上に位置するＮｉＳｉ（ニッケルシリサイド）層１１Ａと、第１主面Ｓ１上及びＮｉＳｉ層１１Ａ上に位置する導体膜２０Ａと、導体膜２０Ａ上に位置する接合導体２５とを有する。以下、第１主面Ｓ１上の構成要素については、第１主面Ｓ１を上方、第２主面Ｓ２を下方に向けたときの位置関係を用いて説明する。第１主面Ｓ１は本開示に係る主面の一例に相当する。
【００１５】
配線基板１は、さらに、第２主面Ｓ２上に位置するＮｉＳｉ層１１Ｂと、ＮｉＳｉ層１１Ｂ上及び第２主面Ｓ２上に位置する導体膜２０Ｂとを有する。以下、第２主面Ｓ２上の構成要素については、第２主面Ｓ２を上方、第１主面Ｓ１を下方に向けたときの位置関係を用いて説明する。第２主面Ｓ２は本開示に係る主面の一例に相当する。
【００１６】
ＮｉＳｉ層１１Ａは、第１主面Ｓ１の一部を除く範囲上に位置し、第１主面Ｓ１にオーミック接合されている。ＮｉＳｉ層１１Ａは、多孔質構造を有し、複数の空孔Ｄが含まれてもよい（図２（Ａ）を参照）。第１主面Ｓ１上においてＮｉＳｉ層１１Ａが存在しない範囲には、例えば第１主面Ｓ１の縁部ＦＡ、縁部全周、縁部以外、又はこれらのうちいずれか複数が含まれてもよい。
【００１７】
導体膜２０Ａは、ＮｉＳｉ層１１Ａ上から第１主面Ｓ１上にかけて位置し、ＮｉＳｉ層１１Ａの上面及び第１主面Ｓ１とに接合されている。導体膜２０Ａは、加えて、ＮｉＳｉ層１１Ａの側面１１ＳＡに接合されていてもよい。導体膜２０Ａは、ＮｉＳｉ層１１Ａの全周囲に渡って存在していてもよいし、全周囲中の一部の範囲にのみ存在していてもよい。ここで、ＮｉＳｉ層１１Ａの周囲とは、第１主面Ｓ１に垂直な方向から透視したときの周囲を意味する。
【００１８】
導体膜２０Ａは、第１主面Ｓ１及びＮｉＳｉ層１１Ａに近い方から順に、密着層２１Ａ、バリア層２２Ａ及び導体層２３Ａを有する。導体膜２０Ａのうち密着層２１Ａが、ＮｉＳｉ層１１Ａ及び第１主面Ｓ１に接合される。第１主面Ｓ１の端部ＥＡには、ダイシング時の導体膜２０Ａの膜上がりを抑制するために、導体膜２０Ａが除かれていてもよい。接合導体２５は、導体膜２０Ａの上面に接合されている。
【００１９】
ＮｉＳｉ層１１Ｂは、第２主面Ｓ２の一部を除く範囲上に位置し、第２主面Ｓ２にオーミック接合されている。ＮｉＳｉ層１１Ｂは、多孔質構造を有し、複数の空孔Ｄが含まれてもよい（図２（Ａ）を参照）。第２主面Ｓ２上におけるＮｉＳｉ層１１Ｂが存在しない範囲には、例えば第２主面Ｓ２の縁部ＦＢ、縁部全周、縁部以外、又はこれらのうちいずれか複数が含まれてもよい。導体膜２０Ｂは、ＮｉＳｉ層１１Ｂ上から第２主面Ｓ２上にかけて位置し、ＮｉＳｉ層１１Ｂの上面と第２主面Ｓ２とに接合されている。導体膜２０Ｂは、加えて、ＮｉＳｉ層１１Ｂの側面１１ＳＢに接合されていてもよい。導体膜２０Ｂは、ＮｉＳｉ層１１Ｂの全周囲に渡って存在していてもよいし、全周囲のうち一部の範囲にのみ存在していてもよい。ここで、ＮｉＳｉ層１１Ｂの周囲は、第２主面Ｓ２に垂直な方向から透視したときの周囲を意味する。
【００２０】
導体膜２０Ｂは、第２主面Ｓ２及びＮｉＳｉ層１１Ｂに近い方から順に、密着層２１Ｂ、バリア層２２Ｂ及び導体層２３Ｂを有する。導体膜２０Ｂのうち密着層２１Ｂが、ＮｉＳｉ層１１Ｂ及び第２主面Ｓ２に接合される。第２主面Ｓ２の端部ＥＢには、ダイシング時の導体膜２０Ｂの膜上がりを抑制するために、導体膜２０Ｂが除かれていてもよい。
【００２１】
密着層２１Ａ、２１Ｂは、例えばＴｉ（チタン）、Ｃｒ（クロム）又はこれら両方を主成分として含む。密着層２１Ａ、２１ＢとＳｉＣ基板１０との密着力は、密着層２１Ａ、２１ＢとＮｉＳｉ層１１Ａ、１１Ｂとの密着力よりも大きい。
【００２２】
バリア層２２Ａ、２２Ｂは、例えばＰｔ（白金）を主成分として含む。
【００２３】
導体層２３Ａ、２３Ｂは、例えばＡｕ（金）を主成分として含む。
【００２４】
接合導体２５は、ＡｕＳｎ（金スズ）等である。
【００２５】
以上のように、実施形態１に係る配線基板１によれば、ＳｉＣ基板１０と導体膜２０Ａ、２０Ｂとの間に、ＳｉＣ基板１０にオーミック接合されたＮｉＳｉ層１１Ａ、１１Ｂを有する。したがって、一方の導体膜２０Ａから他方の導体膜２０Ｂまでショットキー障壁の少ない電気伝導性を実現できる。
【００２６】
さらに、実施形態１に係る配線基板１によれば、導体膜２０ＡがＮｉＳｉ層１１Ａ上からＳｉＣ基板１０の第１主面Ｓ１上にかけて存在する。したがって、第１主面Ｓ１上のＮｉＳｉ層１１Ａが無い領域で導体膜２０とＳｉＣ基板１０との高い密着力が得られる。よって、配線基板１に、導体膜２０ＡをＮｉＳｉ層１１Ａから捲り上げるような応力が生じても、導体膜２０Ａの層間剥離を抑制できる。同様に、配線基板１に、ＮｉＳｉ層１１Ａを捲り上げるような応力が生じても、導体膜２０ＡとＳｉＣ基板１０との高い密着力により、ＮｉＳｉ層１１Ａの層間剥離を抑制できる。第２主面Ｓ２側の導体膜２０Ｂ及びＮｉＳｉ層１１Ｂについても同様の作用及び効果が得られる。
【００２７】
さらに、実施形態１の配線基板１によれば、ＮｉＳｉ層１１Ａ、１１Ｂが多孔質構造を有する場合、多孔質構造の空孔ＤによりＳｉＣ基板１０と導体膜２０Ａ、２０Ｂとの間に生じる応力に対して、界面破壊又はバルク破壊の耐性を向上できる。このような応力はＳｉＣ基板１０と導体膜２０Ａ、２０Ｂとの熱膨張差に起因して生じる。すなわち、このような応力が生じた場合でも、多孔質構造によりＮｉＳｉ層１１Ａ、１１Ｂが弾性変形し、応力を緩衝できる。よって、応力に起因するＮｉＳｉ層１１Ａ、１１Ｂの界面破壊又はバルク破壊の耐性が向上し、導体膜２０Ａ、２０Ｂの剥離を抑制することができる。
【００２８】
（実施形態２）
実施形態２の配線基板は、ＮｉＳｉ層１１Ａの詳細な成分分布又はＮｉＳｉ層１１Ａの内部構造が実施形態１と異なり、その他の構成要素は、実施形態１と同様である。
【００２９】
図２（Ａ）はＮｉＳｉ層の透過型電子顕微鏡写真、図２（Ｂ）はＮｉ（ニッケル）元素のマッピング画像、図２（Ｃ）はＳｉ（シリコン）元素のマッピング画像、図２（Ｄ）はＣ（カーボン）元素のマッピング画像である。図２（Ｂ）〜図２（Ｄ）は、図２（Ａ）と同一箇所を示している。
【００３０】
ＮｉＳｉ層１１Ａは、図２（Ａ）に示すように、多孔質構造を有し、複数の空孔Ｄが含まれてもよい。空孔Ｄは、主に５〜５０ｎｍの径のものが、縦断面の面積比で１０〜５０％の割合で分布していてもよい。空孔Ｄとは、Ｎｉ及びＳｉが存在しない空間あるいはＮｉ及びＳｉの分布が、ＮｉＳｉ層１１Ａの他の箇所と比較して非常に少ない空間を意味する。
【００３１】
空孔Ｄは、第１層Ｌｙ１、第２層Ｌｙ２、第３層Ｌｙ３など、複数の特定層に多く分布している。すなわち、これら複数の特定層に含まれる空孔Ｄの分布量は、これら以外の部位における空孔Ｄの分布量に比べて、縦断面における面積比で多い。ＳｉＣ基板１０に近い方の層（例えば第１層Ｌｙ１）に分布する空孔Ｄの径は、ＳｉＣ基板１０から遠い方の層（例えば第３層Ｌｙ３）に分布する空孔Ｄの径よりも平均的に大きい。
【００３２】
図２（Ｃ）に示すように、空孔Ｄ内には、カーボンが多く分布する。ＮｉＳｉ層１１Ａにおいて、第１主面Ｓ１とは反対側の界面側には、カーボンの分布量が他の層（例えば中央の層）と比較して低いカーボン低濃度層Ｌｙ４がある。すなわち、ＮｉＳｉ層１１Ａの第１主面Ｓ１と反対側における界面のカーボンの分布量は、ＮｉＳｉ層１１Ａの厚み方向における中央のカーボンの分布量よりも少ない。
【００３３】
第２主面Ｓ２側のＮｉＳｉ層１１Ｂについても、第１主面Ｓ１側のＮｉＳｉ層１１Ａと同様のカーボンの分布、並びに、同様の多孔質構造を有していてもよい。
【００３４】
以上のように、実施形態２の配線基板１によれば、ＮｉＳｉ層１１Ａの第１主面Ｓ１とは反対側における界面のカーボンの分布量が、厚み方向の中央におけるカーボンの分布量よりも少ない。カーボンは密着強度を低下させる性質を有するが、上記カーボンの分布により、導体膜２０ＡとＮｉＳｉ層１１Ａとの密着強度を向上でき、導体膜２０ＡとＮｉＳｉ層１１Ａとの層間剥離をより抑制することができる。反対側のＮｉＳｉ層１１ＢがＮｉＳｉ層１１Ａと同様の特徴を有する場合には、ＮｉＳｉ層１１Ｂと導体膜２０Ｂについても同様の効果が得られる。
【００３５】
さらに、実施形態２の配線基板１によれば、ＮｉＳｉ層１１Ａには、空孔Ｄが他の層に比べて多く分布する複数の特定層（第１層Ｌｙ１、第２層Ｌｙ２及び第３層Ｌｙ３）が含まれる。このように複数の層に空孔Ｄが多く分布することで、ＳｉＣ基板１０と導体膜２０Ａとの熱膨張差に起因し、ＮｉＳｉ層１１Ａに応力が生じた場合でも、ＮｉＳｉ層１１Ａのバルク破壊を抑制しつつ、応力を有効に緩衝することができる。例えば、空孔Ｄが縦に連続してしまう構造では、ＮｉＳｉ層１１Ａの応力に対する耐性が低下し、バルク破壊の恐れが高くなるが、このような構造と比較して、バルク破壊の耐性を向上できる。よって、バルク破壊による導体膜２０Ａの剥離を抑制できる。ＮｉＳｉ層１１ＢがＮｉＳｉ層１１Ａと同様の特徴を有する場合には、ＮｉＳｉ層１１Ｂと導体膜２０Ｂについても同様の効果が得られる。
【００３６】
さらに、本実施形態の配線基板１によれば、ＳｉＣ基板１０に近い第１層Ｌｙ１の空孔Ｄの平均径が、ＳｉＣ基板１０から遠い第３層Ｌｙ３の空孔Ｄの平均径よりも大きい。熱膨張差に基づきＳｉＣ基板１０と導体膜２０Ａとの間に応力が生じた場合、比較的に応力は導体膜２０Ａの界面側に集中する。したがって、導体膜２０Ａの界面側の第３層Ｌｙ３の空孔Ｄの方が、径が小さいことで、ＮｉＳｉ層１１Ａのバルク破壊に対する耐性が向上し、バルク破壊による導体膜２０Ａの剥離を抑制できる。ＮｉＳｉ層１１ＢがＮｉＳｉ層１１Ａと同様の特徴を有する場合には、ＮｉＳｉ層１１Ｂと導体膜２０Ｂについても同様の効果が得られる。
【００３７】
（実施形態３）
図３は、本開示の実施形態３に係る配線基板を示す縦断面図である。実施形態３に係る配線基板１Ａは、縦断面において、ＮｉＳｉ層１１Ａと第１主面Ｓ１との接合部Ｃ１ａ〜Ｃ１ｅと、導体膜２０Ａ（密着層２１Ａ）と第１主面Ｓ１との接合部Ｃ２ａ〜Ｃ２ｆとが交互に連続している。導体膜２０Ａは、縦断面において複数に細分化されたＮｉＳｉ層１１Ａａ〜１１Ａｅの上面及び側面に接合されていてもよい。その他の構成要素は、実施形態１又は実施形態２の配線基板１と同様である。は
【００３８】
図３の縦断面において、複数に細分化されたＮｉＳｉ層１１Ａａ〜１１Ａｅは別の断面において繋がっていてもよい。すなわち、立体的なＮｉＳｉ層１１Ａは一続きの構成であってもよい。逆に、ＮｉＳｉ層１１Ａは、立体形状においても複数に分割された構成であってもよい。
【００３９】
以上のように、実施形態３の配線基板１Ａによれば、或る縦断面において、ＮｉＳｉ層１１Ａの接合部Ｃ１ａ〜Ｃ１ｅと、導体膜２０Ａの接合部Ｃ２ａ〜Ｃ２ｆとが交互に連続しているので、導体膜２０ＡとＳｉＣ基板１０との高い密着力が、多くの箇所で得られる。そして、多くの箇所で得られる高い密着力が、導体膜２０ＡをＮｉＳｉ層１１Ａから捲り上げるような応力、あるいは、ＮｉＳｉ層１１ＡをＳｉＣ基板１０から捲り上げるような応力に対抗し、導体膜２０Ａ、ＮｉＳｉ層１１Ａ及びＳｉＣ基板１０の層間剥離をより抑制できる。
【００４０】
なお、第２主面Ｓ２側においても、ＮｉＳｉ層１１Ｂと第２主面Ｓ２との複数の接合部と、導体膜２０Ｂと第２主面Ｓ２との複数の接合部とが交互に連続する構成が採用されていてもよい。このような構成の採用により、第２主面Ｓ２側においても、導体膜２０Ｂ、ＮｉＳｉ層１１Ｂ及びＳｉＣ基板１０の層間剥離をより抑制できるという効果が得られる。
【００４１】
さらに、第２主面Ｓ２側のＮｉＳｉ層１１Ｂの細分化は、第１主面Ｓ１側のＮｉＳｉ層１１Ａの細分化よりも粗くてもよい。言い換えれば、縦断面における第２主面Ｓ２側のＮｉＳｉ層１１Ｂの分割数は、第１主面Ｓ１側のＮｉＳｉ層１１Ａの分割数よりも少なくてもよい。さらに、縦断面において細分化された個々のＮｉＳｉ層１１Ｂの幅（縦断面上で第２主面Ｓ２に沿った方向の幅）は、細分化された個々のＮｉＳｉ層１１Ａの幅（縦断面上で第１主面Ｓ１に沿った方向の幅）よりも長くてもよい。細分化の粗さを異ならせることで、電子部品が搭載される側と、モジュール用基板等に実装される側とで、細分化の作用の大きさを適宜に調整できる。
【００４２】
さらに、第１主面Ｓ１に垂直な方向から透視した場合、細分化されたＮｉＳｉ層１１Ａと、細分化されたＮｉＳｉ層１１Ｂとは、少なくとも一部が重なるように配置されてもよい。このような配置により、第１主面Ｓ１から第２主面Ｓ２への電流経路に、最短経路を含めることができる。
【００４３】
（実施形態４）
図４は、本開示の実施形態３に係る配線基板を示す縦断面図である。実施形態４に係る配線基板１Ｂは、縦断面において、ＮｉＳｉ層１１Ａと第１主面Ｓ１との接合部Ｃ１ｆ〜Ｃ１ｈと、導体膜２０Ａ（密着層２１Ａ）と第１主面Ｓ１との接合部Ｃ２ｇ〜Ｃ２ｊとが交互に連続している。さらに、接合部Ｃ１ｆ〜Ｃ１ｈには、幅（縦断面上で第１主面Ｓ１に沿った方向の幅）の大きな接合部Ｃ１ｇと、接合部Ｃ１ｇよりも幅の小さな接合部Ｃ１ｆ、Ｃ１ｈとが含まれる。導体膜２０Ａは、縦断面において複数に細分化されたＮｉＳｉ層１１Ａｆ〜１１Ａｈの上面及び側面に接合されていてもよい。その他の構成要素は、実施形態１又は実施形態２の配線基板１と同様である。
【００４４】
幅の大きな接合部Ｃ１ｇは、第１主面Ｓ１に垂直な方向から透視したときに、電子部品が搭載される接合導体２５と重なるように配置されてもよい。幅の小さな接合部Ｃ１ｆ、Ｃ１ｈは、縦断面において、幅の大きな接合部Ｃ１ｇの両側に配置されてもよい。
【００４５】
図４の縦断面において、複数に細分化されたＮｉＳｉ層１１Ａｆ〜１１Ａｈは別の断面において繋がっていてもよい。すなわち、立体的なＮｉＳｉ層１１Ａは一続きの構成であってもよい。逆に、ＮｉＳｉ層１１Ａは、立体形状においても複数に分割された構成であってもよい。
【００４６】
以上のように、実施形態４の配線基板１Ｂによれば、或る縦断面において、ＮｉＳｉ層１１Ａと第１主面Ｓ１との複数の接合部Ｃ１ｆ〜Ｃ１ｈには、幅の大きな接合部Ｃ１ｇ
と、幅の小さな接合部Ｃ１ｆ、Ｃ１ｈとが含まれる。したがって、幅の大きな接合部Ｃ１ｆが存在する範囲では、ＮｉＳｉ層１１Ａの細分化による電気抵抗の上昇を抑えることができ。かつ、幅の小さな接合部Ｃ１ｆ、Ｃ１ｈが存在する範囲では、ＮｉＳｉ層１１Ａの細分化により、導体膜２０Ａ、ＮｉＳｉ層１１Ａ及びＳｉＣ基板１０の層間剥離をより抑制できる。よって、配線基板１の電子部品が搭載される側の面を、層間剥離のより高い抑制作用が得られる部分と、電気抵抗の上昇が抑えられる部分とに区分けることができる。したがって、例えば、電子部品の直下に、幅の大きな接合部Ｃ１ｇを配置して、電子部品の直下の電気抵抗の上昇を抑えるといった設計が可能となる。さらに、剥離を誘発する応力が生じやすい縁に近い部分に、幅の小さな接合部Ｃ１ｆ、Ｃ１ｈを配置して、層間剥離の抑制作用を向上するといった設計が可能となる。
【００４７】
さらに、実施形態４の配線基板１Ｂによれば、縦断面において、幅の大きな接合部Ｃ１ｇの両側に幅の小さな接合部Ｃ１ｆ、Ｃ１ｈが配置される。層間剥離は周囲から生じやすいため、上記の配置によりＮｉＳｉ層１１Ａの細分化に起因する電気抵抗の上昇を抑えつつ層間剥離を効率的に抑制できる。
【００４８】
なお、第２主面Ｓ２側においても、ＮｉＳｉ層１１Ｂと第２主面Ｓ２との複数の接合部と、導体膜２０Ｂと第２主面Ｓ２との複数の接合部とが交互に連続し、ＮｉＳｉ層１１Ｂと第２主面Ｓ２との複数の接合部に、幅の大きいものと小さいものとが含まれる構成が採用されてもよい。このような構成の採用により、配線基板１の実装側の面においても、電気抵抗の上昇が抑えられる部分と、層間剥離をより抑制できる部分とに区分けることができる。また、幅の大きな接合部の両側に幅の小さな接合部が配置される構成が採用されてもよい。
【００４９】
さらに、第２主面Ｓ２側のＮｉＳｉ層１１Ｂの細分化は、第１主面Ｓ１側のＮｉＳｉ層１１Ａの細分化よりも粗くてもよい。言い換えれば、縦断面における第２主面Ｓ２とＮｉＳｉ層との接合部の幅は、第１主面Ｓ１とＮｉＳｉ層との接合部の幅よりも長くてもよい。細分化の粗さを異ならせることで、電子部品が搭載される側と、実装される側とで、細分化の作用の大きさを適宜に調整できる。
【００５０】
さらに、第１主面Ｓ１に垂直な方向から透視した場合、細分化されたＮｉＳｉ層１１Ａのうち最大幅の部分と、細分化されたＮｉＳｉ層１１Ｂのうち最大幅の部分とは、少なくとも一部が重なるように配置されてもよい。このような配置により、第１主面Ｓ１から第２主面Ｓ２までの電流経路に最短経路を多く含めることができる。
【００５１】
＜製造方法＞
図５及び図６は、実施形態３の配線基板の製造方法の一例を説明する図である。
【００５２】
実施形態３の配線基板１Ｂは、次のような製造方法により製造できる。製造方法は、時系列順に、単結晶ＳｉＣであるＳｉＣ基板１０の基板面にＮｉ膜１１Ｐｒを蒸着するＮｉ膜蒸着工程Ｊ１と、例えば光を用いて基板面を加熱する加熱（アニール）工程Ｊ２と、加熱して得られたＮｉＳｉ層１１にパターンを形成するパターン形成工程Ｊ３と、パターン上に導体膜２０Ａ、２０Ｂを形成する導体膜形成工程Ｊ４と、ダイシング部分から導体膜２０Ａを除去するためにレジストパターンＲｇ１を加工するレジスト加工工程Ｊ５と、エッチング工程Ｊ６及びレジスト除去工程Ｊ７と、接合導体２５を形成するためのレジストパターンＲｇ２を加工するレジスト加工工程Ｊ８、ＡｕＳｎ蒸着工程Ｊ９及びレジスト除去工程Ｊ１０とを含む。
【００５３】
加熱工程Ｊ２では、例えば基板面にレーザー光をスポット照射し、レーザー光を基板面に沿って走査させることで、基板面の各部を加熱する。加熱により、Ｎｉ膜とＳｉＣ基板１０の表層とが反応し、ＮｉＳｉ層１１Ａ、１１Ｂが形成される。そして、ＮｉＳｉ層１１Ａ、１１ＢとＳｉＣ基板１０とのオーミック接合が実現される。基板面のアニール条件（各部のアニール温度及びアニール時間）の調整により、複数の空孔Ｄを有するＮｉＳｉ層１１Ａ、１１Ｂの多孔質構造を実現できる。
【００５４】
パターン形成工程Ｊ３では、ＮｉＳｉ層１１Ａ、１１Ｂを残存させるレジストパターンを形成した後、例えばウェットエッチングによりＮｉＳｉ層１１Ａ、１１Ｂをエッチングし、所定のパターンでＳｉＣ基板１０の第１主面Ｓ１及び第２主面Ｓ２を露出させる。その後、レジストを除去して、パターン形成工程Ｊ３が終了する。ＮｉＳｉ層１１Ａ、１１Ｂを残存させるレジストパターンを変更することで、実施形態１又は実施形態４の配線基板を製造することができる。
【００５５】
＜電子装置及び電子モジュール＞
図７は、本開示の実施形態に係る電子装置及び電子モジュールを示す断面図である。
【００５６】
本実施形態に係る電子装置６０は、配線基板１に電子部品５０が搭載されて構成される。電子部品５０の電極は、接合導体２５に電気的に接続される。電子部品５０の電極は、接合導体２５に直接接合されてもよいし、ボンディングワイヤーを介して接続されてもよい。なお、電子装置６０は、配線基板１と電子部品５０とを収容するパッケージを有する構成であってもよい。
【００５７】
電子部品５０としては、ＬＤ（Laser Diode）、ＰＤ（Photo Diode）、ＬＥＤ（Light Emitting Diode）等の光素子、ＣＣＤ（Charge Coupled Device）型、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、水晶振動子等の圧電振動子、弾性表面波素子、半導体集積回路素子（ＩＣ：Integrated Circuit）等の半導体素子、電気容量素子、インダクタ素子又は抵抗器等の種々の電子部品を適用できる。
【００５８】
本実施形態に係る電子モジュール１００は、モジュール用基板１１０に電子装置６０を実装して構成される。モジュール用基板１１０には、電子装置６０に加えて、他の電子装置、電子素子及び電気素子などが実装されていてもよい。モジュール用基板１１０には電極パッド１１１が設けられ、電子装置６０は、電極パッド１１１に半田又は金スズ等の接合材１１３を介して接合されてもよい。また、電子装置６０がパッケージを有する場合、モジュール用基板１１０の電極パッド１１１にはパッケージの配線導体が接合されてもよい。
【００５９】
本実施形態の電子装置６０及び電子モジュール１００によれば、配線基板１の層間剥離が抑制されるので、信頼性を向上できる。
【００６０】
以上、各実施形態について説明した。しかし、本発明は上記実施形態に限られない。例えば、導体膜２０Ａ、２０ＢがＮｉＳｉ層１１Ａ、１１Ｂ上から第１主面Ｓ１及び第２主面Ｓ２上にかけて存在する位置は、図示の例に限られず、様々に変更可能である。また、細分化されたＮｉＳｉ層１１Ａ、１１Ｂのパターンは、実施形態で示された例に限られず、様々に変更可能である。また、導体層は、密着層、バリア層及び導体層の三層の構成に限られず、いずれかの層が省略されてもよいし、他の層が追加された構成であってもよい。また、実施形態に示した多孔質構造の空孔Ｄのサイズ、分布の割合、偏在性などは一例にすぎない。その他、実施形態で示した細部は、発明の趣旨を逸脱しない範囲で適宜変更可能である。
【符号の説明】
【００６１】
１  配線基板
１０  ＳｉＣ基板
Ｓ１  第１主面
Ｓ２  第２主面
１１Ａ、１１Ａａ〜１１Ａｈ、１１Ｂ  ＮｉＳｉ層
Ｃ１ａ〜Ｃ１ｈ  ＮｉＳｉ層と第１主面との接合部
Ｃ２ａ〜Ｃ２ｊ  導体膜と第１主面との接合部
２０Ａ、２０Ｂ  導体膜
２１Ａ、２１Ｂ  密着層
２２Ａ、２２Ｂ  バリア層
２３Ａ、２３Ｂ  導体層
２５  接合導体
Ｌｙ１  第１層
Ｌｙ２  第２層
Ｌｙ３  第３層
Ｌｙ４  カーボン低濃度層
Ｄ  空孔
５０  電子部品
６０  電子装置
１００  電子モジュール
１１０  モジュール用基板
【図１】
2020194869.tif 000003
【図２】
2020194869.tif 000004
【図３】
2020194869.tif 000005
【図４】
2020194869.tif 000006
【図５】
2020194869.tif 000007
【図６】
2020194869.tif 000008
【図７】
2020194869.tif 000009