(57)【要約】【課題】表示パネルの輝度不均一化を低減できる回路基板などを提供する。【解決手段】回路基板９は、電源電圧を出力する電源回路３と、電源回路３に接続される第一電源配線１０１及び第二電源配線１０２とを有する電源配線板１００と、第一配線１１１を有する第一配線板１１０と、第二配線１２１を有する第二配線板１２０と、第一電源配線１０１と第一配線１１１とを接続する第一導体１５１を含む第一ケーブル１５０と、第二電源配線１０２と第二配線１２１とを接続する第二導体１６１を含む第二ケーブル１６０と、第一配線１１１と第二配線１２１とを短絡する短絡導体１４１とを備え、第一電源配線１０１と第一導体１５１とを含む電源回路３から第一配線板１１０までの経路の電気長は、第二電源配線１０２と第二導体１６１とを含む電源回路３から第二配線板１２０までの経路の電気長より短い。【選択図】図３
2020024336.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素回路を有する表示パネルに電源電圧を供給する回路基板であって、
前記複数の画素回路の各々は、供給される電流に応じて輝度が変化する発光素子を有し、
前記回路基板は、
前記電源電圧を出力する電源回路と、前記電源回路に接続される第一電源配線及び第二電源配線とを有する電源配線板と、
第一配線を有する第一配線板と、
第二配線を有する第二配線板と、
前記電源配線板と前記第一配線板とを接続する第一ケーブルであって、前記第一電源配線と前記第一配線とを接続する第一導体を含む第一ケーブルと、
前記電源配線板と前記第二配線板とを接続する第二ケーブルであって、前記第二電源配線と前記第二配線とを接続する第二導体を含む第二ケーブルと、
前記第一配線と前記第二配線とを短絡する短絡導体とを備え、
前記第一電源配線と前記第一導体とを含む前記電源回路から前記第一配線板までの経路の電気長は、前記第二電源配線と前記第二導体とを含む前記電源回路から前記第二配線板までの経路の電気長より短い
回路基板。
【請求項２】
前記電源回路は、前記電源配線板の長手方向において、前記電源配線板の中央からずれた位置に配置される
請求項１に記載の回路基板。
【請求項３】
前記電源配線板は、入力される映像信号に対応する階調信号を前記表示パネルに供給する制御回路を有し、
前記電源回路は、前記電源配線板の長手方向において、前記制御回路より前記電源配線板の中央からずれた位置に配置される
請求項１又は２に記載の回路基板。
【請求項４】
前記短絡導体は、前記表示パネルの外部に配置される
請求項１〜３のいずれか１項に記載の回路基板。
【請求項５】
前記第一配線及び前記第二配線は、それぞれ前記表示パネルの第一接続点及び第二接続点に接続され、
前記短絡導体の抵抗値は、前記表示パネルにおける前記第一接続点と前記第二接続点との間の抵抗値より小さい
請求項１〜４のいずれか１項に記載の回路基板。
【請求項６】
請求項１〜５のいずれか１項に記載の回路基板と、
前記表示パネルとを備える
表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示パネルに電圧を供給する回路基板、及び、当該回路基板を備える表示装置に関する。
【背景技術】
【０００２】
従来、有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）などを用いた表示パネルには、表示パネルの複数のマトリクス状に配置された画素回路に電圧などを供給するプリント基板がフレキシブル配線板を介して接続される（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８５２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に記載されたプリント基板及びフレキシブル配線板は、表示パネルの大型化に伴って大型化するが、これらのプリント基板及びフレキシブル配線板は、構造上、大型化が困難であったり、コストの大幅上昇につながったりする。そこで、プリント基板及びフレキシブル配線板を複数に分割することが考えられるが、これに伴い、プリント基板毎に供給電圧がばらつくおそれがある。このような、供給電圧のばらつきは、表示パネルの輝度不均一化に繋がる。
【０００５】
本開示は、上記の課題に鑑みてなされたものであり、表示パネルの輝度不均一化を低減できる回路基板などを提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本開示の一態様に係る回路基板は、複数の画素回路を有する表示パネルに電源電圧を供給する回路基板であって、前記複数の画素回路の各々は、供給される電流に応じて輝度が変化する発光素子を有し、前記回路基板は、前記電源電圧を出力する電源回路と、前記電源回路に接続される第一電源配線及び第二電源配線とを有する電源配線板と、第一配線を有する第一配線板と、第二配線を有する第二配線板と、前記電源配線板と前記第一配線板とを接続する第一ケーブルであって、前記第一電源配線と前記第一配線とを接続する第一導体を含む第一ケーブルと、前記電源配線板と前記第二配線板とを接続する第二ケーブルであって、前記第二電源配線と前記第二配線とを接続する第二導体を含む第二ケーブルと、前記第一配線と前記第二配線とを短絡する短絡導体とを備え、前記第一電源配線と前記第一導体とを含む前記電源回路から前記第一配線板までの経路の電気長は、前記第二電源配線と前記第二導体とを含む前記電源回路から前記第二配線板までの経路の電気長より短い。
【０００７】
また、上記目的を達成するために、本開示の一態様に係る表示装置は、上記回路基板と、上記表示パネルとを備える。
【発明の効果】
【０００８】
本開示によれば、表示パネルの輝度不均一化を低減できる回路基板などを提供できる。
【図面の簡単な説明】
【０００９】
【図１】図１は、実施の形態１に係る表示装置の全体構成を示す機能ブロック図である。
【図２】図２は、実施の形態１に係る画素回路の回路構成の一例を示す回路図である。
【図３】図３は、実施の形態１に係る表示装置の回路基板の構成を示す概略図である。
【図４】図４は、実施の形態１に係る回路基板の拡大図である。
【図５】図５は、比較例の表示装置の表示部の輝度分布を示す模式図である。
【図６】図６は、実施の形態１に係る表示装置の表示部の輝度分布を示す模式図である。
【図７】図７は、実施の形態２に係る表示装置の回路基板の構成を示す概略図である。
【図８】図８は、各実施の形態に係る表示装置を内蔵した薄型フラットＴＶの外観図である。
【発明を実施するための形態】
【００１０】
以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、並びに、工程の順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
【００１１】
なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。
【００１２】
（実施の形態１）
［１−１．表示装置の全体構成］
まず、本実施の形態に係る表示装置の全体構成について図面を用いて説明する。
【００１３】
図１は、本実施の形態に係る表示装置１の全体構成を示す機能ブロック図である。
【００１４】
本実施の形態に係る表示装置１は、映像信号に基いて映像を表示する装置である。表示装置１は、図１に示されるように、機能的には、表示部２と、電源回路３と、データ線駆動回路４０と、ゲート駆動回路５０と、制御回路６０とを備える。
【００１５】
表示部２は、各々が発光素子及び当該発光素子を発光駆動するための回路素子を備える複数の画素回路２０が行列状に配置された表示パネルである。発光素子は、供給される電流に応じて輝度が変化する。発光素子として、例えば、有機ＥＬ素子、マイクロＬＥＤ素子などを用いることができる。
【００１６】
電源回路３は、複数の画素回路２０を有する表示パネル（図１では不図示）に供給する電源電圧を出力する回路である。電源回路３は、表示部２の外周領域に配置された給電線３０から各画素回路２０に電源電圧を給電する。なお、給電線３０は、複数の電源線を含み、複数の電源線は、それぞれ異なる電圧を画素回路２０に供給する。本実施の形態では、電源回路３は、一つのＩＣチップで実現される。
【００１７】
制御回路６０は、入力される映像信号に対応する階調信号を表示パネルに供給する回路である。本実施の形態では、制御回路６０は、データ線駆動回路４０とゲート駆動回路５０とを制御する。制御回路６０は、外部から入力された映像信号に基づいて各発光素子の発光輝度に対応する階調信号を生成し、生成した階調信号をデータ線駆動回路４０へ出力する。
【００１８】
また、制御回路６０は、入力される同期信号に基づいてゲート駆動回路５０を制御するための制御信号を生成し、当該生成した制御信号をデータ線駆動回路４０及びゲート駆動回路５０へ出力する。制御回路６０は、具体的には、ＣＰＵ及びタイミングコントローラを備える。制御回路６０では、入力された同期信号に基づいて、ＣＰＵがタイミングコントローラを制御することにより、タイミングコントローラからデータ線駆動回路４０及びゲート駆動回路５０へ制御信号を出力する。本実施の形態では、制御回路６０は、一つのＩＣチップで実現される。
【００１９】
データ線駆動回路４０は、制御回路６０で生成された階調信号に基づいて、表示部２のデータ線を駆動する。より具体的には、データ線駆動回路４０は、映像信号及び水平同期信号に基づいて、各画素回路に映像信号を反映した映像信号電圧（データ電圧）を出力する。
【００２０】
ゲート駆動回路５０は、制御回路６０で生成された制御信号に基づいて、表示部２の走査線などを駆動する。より具体的には、ゲート駆動回路５０は、垂直同期信号及び水平同期信号に基づいて、各画素回路に走査信号などを、少なくとも表示ライン単位で出力する。
【００２１】
［１−２．画素回路の構成］
続いて、本実施の形態に係る表示装置１の画素回路２０について図２を用いて説明する。
【００２２】
図２は、本実施の形態に係る画素回路２０の回路構成の一例を示す回路図である。
【００２３】
図２に示されるように、画素回路２０は、データ線Ｄａｔａと、初期化制御線ＩＮＩと、参照トランジスタ２１と、有効化トランジスタ２２と、選択トランジスタ２３と、保持容量素子２４と、駆動トランジスタ２５と、発光素子２６とを備える。また、図２に示されるように、画素回路２０には、電源線３１〜３３が接続される。電源線３１〜３３は、図１に示される給電線３０に含まれる。電源線３１、３２及び３３には、それぞれ電源電圧Ｖｒｅｆ、Ｖｃｃ及びＶｃａｔｈが印加される。電源電圧Ｖｒｅｆ、Ｖｃｃ及びＶｃａｔｈは、例えば、それぞれ１Ｖ、２０Ｖ及び１Ｖ程度とすることができる。
【００２４】
データ線Ｄａｔａは、データ線駆動回路４０と、選択トランジスタ２３のソース端子とに接続されている。データ線Ｄａｔａには、データ線駆動回路４０からデータ電圧が印加される。
【００２５】
初期化制御線ＩＮＩは、ゲート駆動回路５０と、駆動トランジスタ２５のドレイン端子とに接続されている。初期化制御線ＩＮＩには、ゲート駆動回路５０から駆動トランジスタ２５のドレイン端子を初期化する電圧が入力される。
【００２６】
参照トランジスタ２１は、保持容量素子２４に電源電圧Ｖｒｅｆを印加するためのスイッチングトランジスタである。参照トランジスタ２１のドレイン端子及びソース端子の一方に電源線３３が接続され、他方に駆動トランジスタ２５のゲート端子が接続される。参照トランジスタ２１のドレイン端子及びソース端子の一方には、電源線３３から電源電圧Ｖｒｅｆが印加される。参照トランジスタ２１のゲート端子には、ゲート駆動回路５０から参照信号が入力される。本実施の形態では、参照トランジスタ２１は、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）からなる。
【００２７】
有効化トランジスタ２２は、電源線３２と駆動トランジスタ２５のドレイン端子との導通及び非導通を切り換えるスイッチングトランジスタである。
【００２８】
選択トランジスタ２３は、ゲート端子にゲート駆動回路５０から選択信号が入力されることによって、データ線Ｄａｔａのデータ電圧を駆動トランジスタ２５のゲート端子に供給するタイミングを制御する。本実施の形態では、選択トランジスタ２３はＴＦＴからなる。選択トランジスタ２３のソース端子は、データ線Ｄａｔａと接続されており、選択トランジスタ２３のドレイン端子は、駆動トランジスタ２５のゲート端子及び保持容量素子２４の一方の電極に接続されている。
【００２９】
保持容量素子２４は、駆動トランジスタ２５のゲート電圧を維持するための容量素子である。保持容量素子２４の一方の電極が駆動トランジスタ２５のゲート端子に、他方の電極が駆動トランジスタ２５のソース端子及び発光素子２６のアノード端子に続されている。保持容量素子２４は、例えば、選択トランジスタ２３がオフ状態となった後も、オフ状態となる直前における駆動トランジスタ２５のゲート電圧を維持し、継続して駆動トランジスタ２５から発光素子２６へ駆動電流を供給させることが可能である。
【００３０】
駆動トランジスタ２５は、発光素子２６に流れる電流を制御するトランジスタである。本実施の形態では、駆動トランジスタ２５はＴＦＴからなる。駆動トランジスタ２５は、ゲート端子が選択トランジスタ２３を介してデータ線Ｄａｔａに接続され、ソース端子が発光素子２６のアノード端子に接続され、ドレイン端子が有効化トランジスタ２２のドレイン端子又はソース端子に接続されている。駆動トランジスタ２５は、ゲート端子に供給されたデータ電圧を、当該データ電圧に対応した信号電流に変換し、変換された信号電流を発光素子２６に供給する。
【００３１】
発光素子２６は、供給される電流に応じて輝度が変化する素子であり、データ電圧に対応する輝度で発光する。本実施の形態では、発光素子２６は、有機ＥＬ素子である。発光素子２６のカソード端子は、電源線３１に接続されている。電源線３１には、電源電圧Ｖｃａｔｈが印加されている。発光素子２６のアノード端子は、駆動トランジスタ２５のソース端子と、保持容量素子２４の他方の電極とに接続されている。
【００３２】
また、電源線３２から、有効化トランジスタ２２及び駆動トランジスタ２５を介して発光素子２６のアノード端子に電源電圧Ｖｃｃが印加される。電源線３２から発光素子２６のカソード端子に電源電圧Ｖｃａｔｈが印加される。
【００３３】
なお、図２に示される画素回路２０の回路構成において、各回路素子を接続する経路の間に別の回路素子及び配線などが挿入されていてもよい。
【００３４】
［１−３．回路基板］
本実施の形態に係る表示装置１が備える回路基板について、図３及び図４を用いて説明する。図３は、本実施の形態に係る表示装置１の回路基板９の構成を示す概略図である。図３には、表示装置１の表示面の裏側が示されている。図４は、本実施の形態に係る回路基板９の拡大図である。図４は、図３の破線枠ＩＶの内部の拡大図である。
【００３５】
図３に示されるように、本実施の形態に係る表示装置１は、構造的には、回路基板９と、表示パネル１２とを備える。
【００３６】
表示パネル１２は、図１に示される複数の画素回路２０を有する。本実施の形態では、表示パネル１２は、図１に示される表示部２と、データ線駆動回路４０と、ゲート駆動回路５０とを有する。
【００３７】
回路基板９は、複数の画素回路２０を有する表示パネル１２に電源電圧を供給する基板である。回路基板９は、図３に示されるように、電源配線板１００と、第一配線板１１０と、第二配線板１２０と、第一ケーブル１５０と、第二ケーブル１６０と、短絡ケーブル１４０とを備える。本実施の形態では、回路基板９は、さらに、第一接続板１３１ａ〜１３１ｃと、第二接続板１３２ａ〜１３２ｃと、第一映像ケーブル１９１と、第二映像ケーブル１９２と、第一映像配線板１７０と、第二映像配線板１８０と、第一映像接続板１３３ａ〜１３３ｆと、第二映像接続板１３４ａ〜１３４ｆとを備える。
【００３８】
電源配線板１００は、電源電圧を出力する電源回路３と、電源回路３に接続される第一電源配線１０１及び第二電源配線１０２とを有する基板である。本実施の形態では、電源配線板１００は、プリント回路板で実現され、電源回路３及び制御回路６０にそれぞれ対応する二つのＩＣチップが実装されている。また、電源配線板１００には、第一ケーブル１５０、第二ケーブル１６０、第一映像ケーブル１９１及び第二映像ケーブル１９２がそれぞれ接続されるコネクタ１０５、１０６、１０７及び１０８が実装される。なお、図示しないが、電源配線板１００は、制御回路６０とコネクタ１０７及び１０８とを接続する配線などの他の配線、制御回路６０に電力を供給する電源ＩＣなどをさらに有する。
【００３９】
電源配線板１００は、その長手方向が、表示パネル１２の長手方向と平行となるように配置される。なお、ここで、「平行」とは、完全に平行な状態だけでなく、完全に平行な状態と比べて誤差がある状態をも含む。例えば、電源配線板１００の長手方向と、表示パネル１２の長手方向とがなす角が５度以下程度である状態も「平行」な状態に含まれる。また、本実施の形態では、電源配線板１００は、表示パネル１２の長手方向における中央付近に配置される。
【００４０】
第一配線板１１０は、電源電圧が印加される第一配線１１１を有する基板である。本実施の形態では、第一配線板１１０は、プリント回路板で実現され、コネクタ１１５及び１１６が実装される。コネクタ１１５及び１１６には、それぞれ、第一ケーブル１５０及び短絡ケーブル１４０が接続される。第一配線板１１０は、第一配線１１１以外の他の配線がプリントされていてもよい。また、図４に示されるように、第一配線１１１が、表示パネル１２と接続される点を第一接続点Ｐｃ１とする。なお、ここで、第一配線１１１が表示パネル１２に接続されるとは、第一配線１１１が直接表示パネル１２に接続される場合だけでなく、他の導体を介して接続される場合をも含む。
【００４１】
第二配線板１２０は、電源電圧が印加される第二配線１２１を有する基板である。本実施の形態では、第二配線板１２０は、プリント回路板で実現され、コネクタ１２５及び１２６が実装される。コネクタ１２５及び１２６には、それぞれ、第二ケーブル１６０及び短絡ケーブル１４０が接続される。第二配線板１２０は、第二配線１２１以外の他の配線がプリントされていてもよい。また、図４に示されるように、第二配線１２１が、表示パネル１２と接続される点を第二接続点Ｐｃ２とする。なお、ここで、第二配線１２１が表示パネル１２に接続されるとは、第二配線１２１が直接表示パネル１２に接続される場合だけでなく、他の導体を介して接続される場合をも含む。第二配線板１２０は、第一配線板１１０と同様の形状を有し、第二配線１２１は、第一配線板１１０の第一配線１１１と同程度の電気長を有する。
【００４２】
第一ケーブル１５０は、電源配線板１００と第一配線板１１０とを接続するケーブルである。第一ケーブル１５０は、第一電源配線１０１と第一配線１１１とを接続する第一導体１５１を含む。第一ケーブル１５０は、第一導体１５１以外の導体を含んでもよい。第一ケーブル１５０は、複数の芯線を形成する導体を含み、可撓性を有する平板状のケーブルであってもよい。第一ケーブル１５０は、例えば、ＦＦＣ（Ｆｌｅｘｉｂｌｅ  Ｆｌａｔ  Ｃａｂｌｅ）で実現される。
【００４３】
第二ケーブル１６０は、電源配線板１００と第二配線板１２０とを接続するケーブルである。第二ケーブル１６０は、第二電源配線１０２と第二配線１２１とを接続する第二導体１６１を含む。第二ケーブル１６０は、第二導体１６１以外の導体を含んでもよい。本実施の形態では、第二ケーブル１６０は、複数の芯線の形成する導体を含み、可撓性を有する平板状のケーブルである。第二ケーブル１６０は、例えば、ＦＦＣで実現される。
【００４４】
短絡ケーブル１４０は、第一配線１１１と第二配線１２１とを短絡する短絡導体１４１を含むケーブルである。短絡ケーブル１４０は、第一配線板１１０と、第二配線板１２０とを接続する。このように、第一配線１１１と第二配線１２１とを短絡することで、第一配線１１１に印加される電源電圧と、第二配線１２１に印加される電源電圧との差を低減できる。なお、ここで、短絡させるとは、二つの導体間の電位差を低減させることを意味し、短絡導体１４１における抵抗がゼロであることに限定されない。具体的には、短絡導体１４１の抵抗値が、表示パネル１２における第一接続点Ｐｃ１と第二接続点Ｐｃ２との間の抵抗値より小さければよい。ここで、第一接続点Ｐｃ１と第二接続点Ｐｃ２との間は、表示パネル１２に含まれる給電線３０など導体層を介して接続されているが、当該導体層は、膜厚が薄いため、抵抗値が比較的大きい。当該導体層の抵抗成分を図４において抵抗Ｒｄで等価的に表している。
【００４５】
また、短絡導体１４１は、表示パネル１２の外部に配置される。表示パネル１２の内部に短絡導体１４１を配置するためには、表示パネル１２の厚さを抑制するために、短絡導体１４１の厚さが制限されるが、短絡導体１４１を表示パネル１２の外部に配置することで、短絡導体１４１の寸法の自由度が高まるため、抵抗値の低い短絡導体１４１を実現できる。
【００４６】
第一接続板１３１ａ〜１３１ｃは、第一配線板１１０と、表示パネル１２とを接続する配線板である。図４に示されるように、第一接続板１３１ａは、第一配線板１１０の第一配線１１１と、表示パネル１２とを接続する第一接続配線１３１ａ１を含む。第一接続板１３１ａ〜１３１ｃは、それぞれ、複数の芯線を形成する導体を含み、可撓性を有する平板状の基板であってもよい。第一接続板１３１ａ〜１３１ｃは、例えば、ＦＰＣ（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ）で実現される。第一接続板１３１ａ〜１３１ｃは、第一配線板１１０及び表示パネル１２と、例えば、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ；ＡＣＦ）などを用いて接続される。
【００４７】
第二接続板１３２ａ〜１３２ｃは、第二配線板１２０と、表示パネル１２とを接続する配線板である。図４に示されるように、第二接続板１３２ａは、第二配線板１２０の第二配線１２１と、表示パネル１２とを接続する第二接続配線１３２ａ１を含む。第二接続板１３２ａ〜１３２ｃは、それぞれ、複数の芯線を形成する導体を含み、可撓性を有する平板状の基板であってもよい。第二接続板１３２ａ〜１３２ｃは、例えば、ＦＰＣで実現される。第二接続板１３２ａ〜１３２ｃは、第二配線板１２０及び表示パネル１２と、例えば、ＡＣＦなどを用いて接続される。
【００４８】
第一映像ケーブル１９１は、電源配線板１００と第一映像配線板１７０とを接続するケーブルであって、制御回路６０が出力する階調信号が印加される。また、第一映像ケーブル１９１には、制御回路６０が出力する制御信号が印加されてもよい。第一映像ケーブル１９１は、複数の芯線を形成する導体を含み、可撓性を有する平板状のケーブルであってもよい。第一映像ケーブル１９１は、例えば、ＦＦＣで実現される。
【００４９】
第二映像ケーブル１９２は、電源配線板１００と第二映像配線板１８０とを接続するケーブルであって、制御回路６０が出力する階調信号が印加される。また、第二映像ケーブル１９２には、制御回路６０が出力する制御信号が印加されてもよい。第二映像ケーブル１９２は、複数の芯線を形成する導体を含み、可撓性を有する平板状のケーブルであってもよい。第二映像ケーブル１９２は、例えば、ＦＦＣで実現される。
【００５０】
第一映像配線板１７０は、階調信号が印加される基板である。第一映像配線板１７０は、制御信号が印加されてもよい。本実施の形態では、第一映像配線板１７０は、プリント回路板で実現され、コネクタ１７５が実装される。コネクタ１７５には、第一映像ケーブル１９１が接続される。
【００５１】
第二映像配線板１８０は、階調信号が印加される基板である。第二映像配線板１８０は、制御信号が印加されてもよい。本実施の形態では、第二映像配線板１８０は、プリント回路板で実現され、コネクタ１８５が実装される。コネクタ１８５には、第二映像ケーブル１９２が接続される。
【００５２】
第一映像接続板１３３ａ〜１３３ｆは、第一映像配線板１７０と、表示パネル１２とを接続する配線板である。第一映像接続板１３３ａ〜１３３ｆは、それぞれ、複数の芯線を形成する導体を含み、可撓性を有する平板状の基板であってもよい。第一映像接続板１３３ａ〜１３３ｆは、例えば、ＦＰＣで実現される。第一映像接続板１３３ａ〜１３３ｆは、第一映像配線板１７０及び表示パネル１２と、例えば、ＡＣＦなどを用いて接続される。
【００５３】
第二映像接続板１３４ａ〜１３４ｆは、第二映像配線板１８０と、表示パネル１２とを接続する配線板である。第二映像接続板１３４ａ〜１３４ｆは、それぞれ、複数の芯線を形成する導体を含み、可撓性を有する平板状の基板であってもよい。第二映像接続板１３４ａ〜１３４ｆは、例えば、ＦＰＣで実現される。第二映像接続板１３４ａ〜１３４ｆは、第二映像配線板１８０及び表示パネル１２と、例えば、ＡＣＦなどを用いて接続される。
【００５４】
第一配線板１１０及び第二配線板１２０は、表示パネル１２の長手方向に垂直な方向の一方の端部に配置される。また、第一配線板１１０及び第二配線板１２０は、表示パネル１２の長手方向に沿って並べて配置される。より詳しくは、第一配線板１１０及び第二配線板１２０は、表示パネル１２の長手方向の中央を通り長手方向と垂直な面に対して対称な位置に配置される。同様に、第一ケーブル１５０及び１６０は、表示パネル１２の長手方向の中央を通り長手方向と垂直な面に対して対称な位置に配置される。これにより、第一ケーブル１５０及び第二ケーブル１６０の長さを左右で均等にすることができる。
【００５５】
第一映像配線板１７０及び第二映像配線板１８０は、表示パネル１２の長手方向に垂直な方向の他方の端部に配置される。また、第一映像配線板１７０及び第二映像配線板１８０は、表示パネル１２の長手方向に沿って並べて配置される。より詳しくは、第一映像配線板１７０及び第二映像配線板１８０は、表示パネル１２の長手方向の中央に対して対称な位置に配置される。
【００５６】
［１−４．作用］
本実施の形態に係る回路基板９の作用について説明する。
【００５７】
まず、電源配線板１００の詳細な構成について説明する。
【００５８】
電源配線板１００は、上述のとおり電源回路３と制御回路６０とを有する。ここで、制御回路６０は、階調信号をデータ線駆動回路４０に出力する。階調信号は、画質に対する影響が大きく、かつ、短期間で変動し得る信号であるため、制御回路６０から第一映像配線板１７０及び第二映像配線板１８０までの距離を極力短くする必要がある。そこで、制御回路６０は、表示パネル１２の長手方向における中央付近、つまり、第一映像配線板１７０及び第二映像配線板１８０から等距離の位置に配置される。本実施の形態のように、電源配線板１００が表示パネル１２の長手方向における中央付近に配置される場合には、制御回路６０は、電源配線板１００の長手方向における中央付近に配置される。
【００５９】
この制御回路６０の周辺には、制御回路６０に電力を供給する電源ＩＣなどが配置される。また、制御回路６０は、電源回路３からのノイズの影響を受け得るため、電源回路３は、制御回路６０から離隔して配置される。したがって、電源回路３は、電源配線板１００の長手方向において、電源配線板１００の中央からずれた位置に配置される。より詳しくは、電源回路３は、電源配線板１００の長手方向において、制御回路６０より電源配線板１００の中央からずれた位置に配置される。上述のとおり、本実施の形態では、電源配線板１００は、表示パネル１２の長手方向の中央付近に配置されるため、電源回路３は、表示パネル１２の長手方向において、表示パネル１２の長手方向の中央からずれた位置に配置される。
【００６０】
なお、電源配線板１００の、図３の上下方向の寸法を拡大することで、電源回路３を表示パネル１２の長手方向における中央付近に配置することも可能であるが、この場合、電源配線板１００の寸法が大きくなり、回路基板９の大型化及び高コスト化を招く。また、電源配線板１００を図３の上下方向に長尺状の形状とすることも考えられるが、この場合、直線状の第一ケーブル１５０及び第二ケーブル１６０では、電源配線板１００と第一配線板１１０及び第二配線板１２０とを接続しにくくなる。このため、第一ケーブル１５０及び第二ケーブル１６０を湾曲させることが必要となり、製造工程の複雑化及び高コスト化を招く。したがって、電源回路３は、表示パネル１２の長手方向において、表示パネル１２の長手方向の中央からずれた位置に配置される。
【００６１】
第一ケーブル１５０及び第二ケーブル１６０は、電源配線板１００の長手方向の中央を通り当該長手方向に垂直な平面に対して対称な位置に配置される。したがって、電源配線板１００の長手方向において、電源配線板１００の中央からずれた位置に配置された電源回路３から第一ケーブル１５０及び第二ケーブル１６０までの距離は、互いに異なる。このため、電源配線板１００の第一電源配線１０１及び第二電源配線の長さは互いに異なる。本実施の形態では、第一電源配線１０１の電気長は、第二電源配線１０２の電気長より短い。
【００６２】
また、上述のとおり、本実施の形態では、電源配線板１００は、表示パネル１２の長手方向の中央付近に配置されるため、第一ケーブル１５０及び第二ケーブル１６０は、表示パネル１２の長手方向の中央を通り当該長手方向に垂直な平面に対して、対称な位置に配置される。また、第一ケーブル１５０は、第二ケーブル１６０と同程度の長さを有する。また、上述のとおり、第一配線板１１０の第一配線１１１の電気長は、第二配線板１２０の第二配線１２１の電気長と同程度である。
【００６３】
以上のように、第一電源配線１０１と第一導体１５１とを含む電源回路３から第一配線板１１０まで経路の電気長は、第二電源配線１０２と第二導体１６１とを含む電源回路３から第二配線板１２０まで経路の電気長より短い。
【００６４】
このように、電源回路３から第一配線板１１０まで経路の電気長が、電源回路３から第二配線板１２０まで経路の電気長より短いことに起因する問題について、比較例を用いて説明する。
【００６５】
図５及び図６は、それぞれ比較例の表示装置１００１及び本実施の形態に係る表示装置１の表示部２の輝度分布を示す模式図である。比較例の表示装置１００１は、短絡ケーブル１４０を備えない点において、実施の形態１に係る表示装置１と相違し、その他の点において一致する。比較例の表示装置１００１では、電源回路３から第一配線板１１０まで経路の電気長が、電源回路３から第二配線板１２０まで経路の電気長より短いことに起因して、電源回路３から第一接続点Ｐｃ１までの経路における電圧降下量が、電源回路３から第二接続点Ｐｃ２までの経路における電圧降下量より小さくなる。このため、第一接続点Ｐｃ１において供給される電圧の方が、第二接続点Ｐｃ２において供給される電圧より高くなる。このため、図５に示されるように、表示部２の第一接続点Ｐｃ１側と第二接続点Ｐｃ２側とで、輝度が異なる。言い換えると、表示部２における輝度不均一化が発生する。なお、上述したように、第一接続点Ｐｃ１と第二接続点Ｐｃ２とは、表示パネル１２内の給電線３０によって電気的に接続されるが、給電線３０の抵抗が大きいため、第一接続点Ｐｃ１と第二接続点Ｐｃ２との電位を等しくすることはできない。また、給電線３０の抵抗値を低減する方法が考えれらえる。ただし、この場合、給電線３０の断面積を拡大する必要があるため、表示装置１の額縁部（図５に示される表示装置１の表示部２の外側部）が拡大される。
【００６６】
一方、本実施の形態に係る表示装置１では、第一配線１１１と第二配線１２１とが短絡導体１４１によって短絡されているため、第一配線１１１と第二配線１２１との間の電位差が低減される。これに伴い、第一配線１１１が接続される第一接続点Ｐｃ１と、第二配線１２１が接続される第二接続点Ｐｃ２との間の電位差が低減される。これにより、図６に示されるように、比較例の表示装置１００１で見られるような表示部２における輝度不均一化を低減できる。
【００６７】
なお、以上では、電源回路３が供給する一つの電源電圧だけに着目して説明したが、電源回路３が供給する電源電圧は二つ以上でもよい。表示パネル１２に供給される二つ以上の電源電圧をそれぞれ均一化するために、回路基板９は、二つ以上の短絡導体１４１を備えてもよい。
【００６８】
［１−５．まとめ］
以上のように、本実施の形態に係る回路基板９は、複数の画素回路２０を有する表示パネル１２に電源電圧を供給する。複数の画素回路２０の各々は、供給される電流に応じて輝度が変化する発光素子２６を有する。回路基板９は、電源電圧を出力する電源回路３と、電源回路３に接続される第一電源配線１０１及び第二電源配線１０２とを有する電源配線板１００と、第一配線１１１を有する第一配線板１１０と、第二配線１２１を有する第二配線板１２０とを備える。回路基板９は、さらに、電源配線板１００と第一配線板１１０とを接続する第一ケーブル１５０であって、第一電源配線１０１と第一配線１１１とを接続する第一導体１５１を含む第一ケーブル１５０と、電源配線板１００と第二配線板１２０とを接続する第二ケーブル１６０であって、第二電源配線１０２と第二配線１２１とを接続する第二導体１６１を含む第二ケーブル１６０と、第一配線１１１と第二配線１２１とを短絡する短絡導体１４１とを備える。第一電源配線１０１と第一導体１５１とを含む電源回路３から第一配線板１１０までの経路の電気長は、第二電源配線１０２と第二導体１６１とを含む電源回路３から第二配線板１２０までの経路の電気長より短い。
【００６９】
これにより、電源回路３から第一配線板１１０までの経路の電気長が、電源回路３から第二配線板１２０までの経路の電気長より短い場合にも、各経路における電圧降下量の差に起因する第一配線１１１と第二配線１２１との電位差を低減できる。したがって、第一配線１１１と第二配線１２１との電位差に起因する表示パネル１２の輝度不均一化を低減できる。
【００７０】
また、本実施の形態に係る回路基板９において、電源回路３は、電源配線板１００の長手方向において、電源配線板１００の中央からずれた位置に配置されてもよい。
【００７１】
また、本実施の形態に係る回路基板９において、電源配線板１００は、入力される映像信号に対応する階調信号を表示パネル１２に供給する制御回路６０を有し、電源回路３は、電源配線板１００の長手方向において、制御回路６０より電源配線板１００の中央からずれた位置に配置されてもよい。
【００７２】
また、本実施の形態に係る回路基板９において、短絡導体１４１は、表示パネル１２の外部に配置されてもよい。
【００７３】
このように、短絡導体１４１を表示パネル１２の外部に配置することで、短絡導体１４１の寸法の自由度が高まるため、抵抗値の低い短絡導体１４１を実現できる。
【００７４】
また、本実施の形態に係る回路基板９において、第一配線１１１及び第二配線１２１は、それぞれ表示パネル１２の第一接続点Ｐｃ１及び第二接続点Ｐｃ２に接続され、短絡導体１４１の抵抗値は、表示パネル１２における第一接続点Ｐｃ１と第二接続点Ｐｃ２との間の抵抗値より小さくてもよい。
【００７５】
このように、短絡導体１４１の抵抗値を、表示パネル１２における第一接続点Ｐｃ１と第二接続点Ｐｃ２との間の抵抗値より小さくすることで、第一配線１１１と第二配線１２１との間の電位差を確実に低減できる。したがって、第一配線１１１と第二配線１２１との電位差に起因する表示パネル１２の輝度不均一化を確実に低減できる。
【００７６】
また、本実施の形態に係る表示装置１は、回路基板９と、表示パネル１２とを備える。
【００７７】
これにより、電源回路３から第一配線板１１０までの経路の電気長が、電源回路３から第二配線板１２０までの経路の電気長より短い場合にも、各経路における電圧降下量の差に起因する第一配線１１１と第二配線１２１との電位差を低減できる。したがって、第一配線１１１と第二配線１２１との電位差に起因する表示パネル１２の輝度不均一化を低減できる。
【００７８】
（実施の形態２）
実施の形態２に係る回路基板及び表示装置について説明する。本実施の形態に係る回路基板は、第一配線板及び第二配線板の構成において、実施の形態１に係る回路基板９と相違し、その他の構成において一致する。以下の本実施の形態に係る回路基板及び表示装置について図７を用いて説明する。
【００７９】
図７は、本実施の形態に係る表示装置２０１の回路基板２０９の構成を示す概略図である。図７には、表示装置２０１の表示面の裏側が示されている。図７に示されるように、本実施の形態に係る表示装置２０１は、回路基板２０９と、表示パネル１２とを備える。
【００８０】
回路基板２０９は、実施の形態１に係る回路基板９と同様に、電源配線板１００と、第一配線板２１０と、第二配線板２２０と、第一ケーブル１５０と、第二ケーブル１６０と、短絡ケーブル１４０とを備える。本実施の形態では、回路基板２０９は、さらに、第一映像ケーブル１９１と、第二映像ケーブル１９２と、第一映像配線板１７０と、第二映像配線板１８０と、第一映像接続板１３３ａ〜１３３ｆと、第二映像接続板１３４ａ〜１３４ｆとを備える。
【００８１】
本実施の形態に係る第一配線板２１０は、実施の形態１に係る第一配線板１１０と同様に、電源電圧が印加される第一配線２１１を有する基板である。本実施の形態では、第一配線板２１０は、可撓性を有する平板状の基板であり、実施の形態１に係る第一接続板などを介さず、直接表示パネル１２に接続される。第一配線板２１０は、例えば、ＦＰＣで実現される。また、第一配線板２１０は、第一ケーブル１５０、短絡ケーブル１４０及び表示パネル１２と、それぞれＡＣＦなどを用いて接続されてもよい。
【００８２】
本実施の形態に係る第二配線板２２０は、実施の形態１に係る第二配線板１２０と同様に、電源電圧が印加される第二配線２２１を有する基板である。本実施の形態では、第二配線板２２０は、可撓性を有する平板状の基板であり、実施の形態１に係る第二接続板などを介さず、直接表示パネル１２に接続される。第二配線板２２０は、例えば、ＦＰＣで実現される。また、第二配線板２２０は、第二ケーブル１６０、短絡ケーブル１４０及び表示パネル１２と、それぞれＡＣＦなどを用いて接続されてもよい。
【００８３】
本実施の形態に係る回路基板２０９は、上述したような第一配線板２１０及び第二配線板２２０を備えることにより、構成を簡素化することができるため、薄く、かつ、形状の自由度が高い回路基板２０９、及び、表示装置２０１を実現できる。
【００８４】
（他の実施の形態）
以上、本開示に係る回路基板などについて、実施の形態に基づいて説明してきたが、本開示に係る回路基板などは、上記実施の形態に限定されるものではない。実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本実施の形態に係る表示装置を内蔵した各種機器も本開示に含まれる。
【００８５】
例えば、上記各実施の形態では、制御回路６０は、データ線駆動回路４０及びゲート駆動回路５０を駆動するが、データ線駆動回路４０だけを駆動してもよい。この場合、他の回路によってゲート駆動回路５０を駆動してもよい。
【００８６】
また、例えば、上記各実施の形態に係る表示装置は、図８に示されるような薄型フラットＴＶ３００に内蔵される。上記各実施の形態に係る表示装置により、輝度不均一化が低減された薄型フラットＴＶを実現できる。
【００８７】
また、上記各実施の形態では、回路基板は、第一配線板及び第二配線板を備えるが、電源電圧を表示パネル１２に供給する配線板の個数は、二つに限定されず、三つ以上でもよい。配線板の個数が三つ以上である場合には、回路基板は、二つの配線板の各々に含まれる配線を短絡する短絡導体を備える。したがって、回路基板は、二つ以上の短絡導体を備える。また、この場合、回路基板は、電源配線板１００と、各配線板とを接続する三つ以上のケーブルを備えてもよい。
【００８８】
また、上記各実施の形態では、短絡導体１４１は、短絡ケーブル１４０に含まれたが、短絡導体１４１は、短絡ケーブル１４０に含まれなくてもよい。例えば、短絡導体として、板状の導体などが用いられてもよい。
【００８９】
また、上記各実施の形態では、第一配線板及び第二配線板は、表示パネル１２の上端に配置されるが、表示パネル１２の下端に配置されてもよい。また、上記各実施の形態では、第一映像配線板１７０及び第二映像配線板１８０は、表示パネル１２の下端に配置されるが、表示パネル１２の上端に配置されてもよい。
【産業上の利用可能性】
【００９０】
本開示は、有機ＥＬフラットパネルディスプレイに有用であり、特に、複数の配線板を有する大画面のディスプレイにおいて用いるのに最適である。
【符号の説明】
【００９１】
１、２０１、１００１    表示装置
２    表示部
３    電源回路
９、２０９  回路基板
１２    表示パネル
２０    画素回路
２１    参照トランジスタ
２２    有効化トランジスタ
２３    選択トランジスタ
２４    保持容量素子
２５    駆動トランジスタ
２６    発光素子
３０    給電線
３１、３２、３３  電源線
４０    データ線駆動回路
５０    ゲート駆動回路
６０    制御回路
１００  電源配線板
１０１    第一電源配線
１０２    第二電源配線
１０５、１０６、１０７、１０８、１１５、１１６、１２５、１２６、１７５、１８５  コネクタ
１１０、２１０    第一配線板
１２０、２２０    第二配線板
１３１ａ、１３１ｂ、１３１ｃ    第一接続板
１３２ａ、１３２ｂ、１３２ｃ    第二接続板
１３３ａ、１３３ｂ、１３３ｃ、１３３ｄ、１３３ｅ、１３３ｆ    第一映像接続板
１３４ａ、１３４ｂ、１３４ｃ、１３４ｄ、１３４ｅ、１３４ｆ    第二映像接続板
１４０    短絡ケーブル
１４１    短絡導体
１５０    第一ケーブル
１５１    第一導体
１６０    第二ケーブル
１６１    第二導体
１７０    第一映像配線板
１８０    第二映像配線板
３００    薄型フラットＴＶ
Ｄａｔａ    データ線
ＩＮＩ    初期化制御線
Ｐｃ１  第一接続点
Ｐｃ２  第二接続点
【図１】
2020024336.tif 000003
【図２】
2020024336.tif 000004
【図３】
2020024336.tif 000005
【図４】
2020024336.tif 000006
【図５】
2020024336.tif 000007
【図６】
2020024336.tif 000008
【図７】
2020024336.tif 000009
【図８】
2020024336.tif 000010