(57)【要約】【課題】本発明の目的は、大電流を印加した場合でも、発光出力の維持率の高い半導体発光素子およびその製造方法を提供することにある。【解決手段】半導体発光素子であって、  前記第２導電型半導体層の主面にパッド部および配線部からなる上面電極を有し、該主面は、前記上面電極が形成された上面電極形成領域以外の領域において、前記配線部により複数の光取り出し領域に区画され、  前記中間電極はそれぞれ複数の島状に形成された第１中間電極および第２中間電極を含み、前記主面に対して前記中間電極を垂直投影した投影面において、特定の配置条件を満たす半導体発光素子。【選択図】図１Ａ
2020194924.tif 000002
【特許請求の範囲】
【請求項１】
支持基板、中間電極を含む接合層、並びに、ＩＩＩ−Ｖ族化合物半導体からなる第１導電型半導体層、半導体発光層および第２導電型半導体層をこの順に有する半導体発光素子であって、
パッド部および配線部からなる上面電極を前記第２導電型半導体層の主面に有し、
前記配線部は、５〜１２μｍの短軸長を備えた長尺体を有し、
前記上面電極が形成された上面電極形成領域以外の前記主面における領域が、前記配線部により複数の光取り出し領域に区画され、
前記中間電極は、それぞれ複数の島状に形成された第１中間電極および第２中間電極を有し、前記中間電極を前記主面に対して垂直投影した投影面において、
（ａ）前記中間電極は、前記光取り出し領域の区画内において最も近接する前記第１中間電極の投影体同士が等距離の間隔Ｘになるよう配置された前記第１中間電極を含み、
（ｂ）前記中間電極は、前記第２中間電極の投影体と前記配線部とが重なるよう配置された前記第２中間電極を含み、
（ｃ）前記第１中間電極のうち最も前記第２中間電極に近接する第１中間電極と、前記第２中間電極との近接距離Ｙ1はＸ／２以上３Ｘ／２未満である、
ことを特徴とする半導体発光素子。
【請求項２】
前記中間電極は、前記第１中間電極および前記第２中間電極のそれぞれの投影体が前記パッド部から外れるよう配置された前記第１中間電極および前記第２中間電極をさらに含む、請求項１に記載の半導体発光素子。
【請求項３】
前記主面の中央部に前記パッド部が設けられる、請求項１または２に記載の半導体発光素子。
【請求項４】
少なくとも１つの前記光取り出し領域の前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置する、請求項１〜３のいずれか１項に記載の半導体発光素子。
【請求項５】
全ての前記光取り出し領域と前記配線部との境界での前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置する、請求項１〜４のいずれか１項に記載の半導体発光素子。
【請求項６】
前記ＩＩＩ−Ｖ族化合物半導体は、ＩｎおよびＰを少なくとも含むＩｎＧａＡｓＰであり、前記半導体発光層の発光中心波長が１０００〜２２００ｎｍである、請求項１〜５のいずれか１項に記載の半導体発光素子。
【請求項７】
支持基板、複数の島状の第１中間電極および第２中間電極を含む接合層、並びに、ＩＩＩ−Ｖ族化合物半導体からなる第１導電型半導体層、半導体発光層および第２導電型半導体層をこの順に有する半導体発光素子の製造方法であって、
成長用基板上に、前記第２導電型半導体層、前記発光層および前記第１導電型半導体層を含む半導体積層体を形成する半導体層形成工程と、
前記第１中間電極および前記第２中間電極を含む接合層を介して、前記支持基板と前記半導体積層体とを接合する接合層形成工程と、
前記成長用基板を除去する成長用基板除去工程と、
前記成長用基板を除去した前記半導体積層体の主面上に、パッド部および配線部からなる上部電極を形成し、前記上面電極が形成された上面電極形成領域以外の前記主面における領域が、前記配線部により複数の光取り出し領域に区画される上面電極形成工程と、を有し、
前記主面に対して前記第１中間電極および前記第２中間電極を垂直投影した投影面において、
（ａ）前記光取り出し領域の区画内において最も近接する前記第１中間電極の投影体同士が等距離の間隔Ｘになるよう、前記第１中間電極が配置され、
（ｂ）前記第２中間電極の投影体と前記配線部とが重なるよう、前記第２中間電極が配置され、
（ｃ）前記第１中間電極のうち最も前記第２中間電極に近接する第１中間電極と、前記第２中間電極との近接距離Ｙ1はＸ／２以上３Ｘ／２未満である、
ことを特徴とする半導体発光素子の製造方法。
【請求項８】
前記第１中間電極および前記第２中間電極のそれぞれの投影体が、前記パッド部から外れるよう、前記第１中間電極および前記第２中間電極が配置される、請求項７に記載の半導体発光素子の製造方法。
【請求項９】
少なくとも１つの前記光取り出し領域内の前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置する、請求項７または８に記載の半導体発光素子の製造方法。
【請求項１０】
全ての前記光取り出し領域と前記配線部との境界での前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置する、請求項７〜９のいずれか１項に記載の半導体発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体発光素子およびその製造方法に関する。
【背景技術】
【０００２】
ＡｌＧａＡｓ系による赤色発光ダイオードに始まった半導体発光素子は、可視光、赤外などあらゆる波長に対応できるようになってきた。このような半導体発光素子のうち、発光波長を６００〜９００ｎｍの緑〜近赤外領域とする場合、発光層にＡｌＧａＡｓ系またはＡｌＧａＩｎＰ系のＩＩＩ−Ｖ族半導体を用いることが一般的である。また、発光波長を１０００ｎｍ〜２２００ｎｍの近赤外領域とする場合、発光層にＩｎ及びＰを含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族半導体を用いることが一般的である。従来、ＩｎＰ層などのＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族半導体層をエピタキシャル成長させる場合、成長用基板と、Ｉｎ及びＰを含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族半導体層とを格子整合させるため、ＩｎＰ基板が成長用基板として用いられてきた。特に、波長７５０ｎｍ以上の発光波長とする赤外発光の半導体発光素子は、センサー、ガス分析、監視カメラ、または生体の健康管理などの用途で、幅広く用いられている。また、発光波長を２０００〜６０００ｎｍの遠赤外領域とする半導体発光層として、Ｓｂを含むＩｎＧａＡｓＳｂ系ＩＩＩ−Ｖ族半導体を用いた半導体発光素子は、ガスセンサーなどの用途において幅広く用いられている。
【０００３】
赤外光に限らず、紫外光又は可視光を発する光源に利用される半導体発光素子において、低コスト化または実装の高密度化を図るために、高出力化が要求されている。
【０００４】
ところで、上記のようなＩＩＩ−Ｖ族半導体材料からなる発光素子は、電極からの電流が水平方向に広がりにくいという問題が小さいため、ｎ電極またはｐ電極の形または電極配線パターンは、ＩＩＩ族窒化物半導体材料を用いた発光素子と比較すると非常に簡単な形状をしている。半導体発光素子の高出力化のための方法の一つとしては、特許文献１のような、光取り出し技術の改善による外部量子効率の向上が挙げられる。当該特許文献１の技術は、コンタクト部である中間電極部を、上側電極部に合わせて配置させるのではなく、第２導電型層に対して均等に分散させ、さらに中間電極部の第２導電型半導体層に対する面積率を３〜９％にするものである。
【０００５】
また、特許文献２には、半導体積層構造の結晶性を実質的に維持できる範囲の基板オフ角を有する成長基板上に成長した半導体積層構造を有するとこと、およびコンタクト部である中間電極部を第２導電型層に対して均等に分散させた半導体発光素子および半導体発光素子の製造方法が開示されている。また、特許文献２には、上面電極の真下にドット状の中間電極が配置されない例が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１１−１２９７２４号公報
【特許文献２】特開２００９−２０６２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記特許文献１、２の技術のように、中間電極または上面電極の電極面積を小さくすると、光取り出しに貢献する面積が大きくなるため、発光出力は一般に大きくなる。しかし、当該電極面積を小さくすると、電流を流すための電気抵抗（順方向電圧）は大きくなるために、大電流を流した際の発熱の影響も無視できないほど大きくなる。そのため、低電流時において保たれる電流と出力との直線性の関係が、大電流を流した際において当該関係を維持する要因に対して、大きな影響を及ぼすという問題が生じる。例えば、パルス大電流印加条件下での使用を想定する場合、半導体発光素子は、大電流印加時に十分な低電圧であり、かつ電流−光出力特性の直線性が維持されることが要求される。
【０００８】
そこで、本発明の目的は、大電流を印加した場合においても、電流−光出力特性の直線性を維持したまま発光出力の低下を抑制する半導体発光素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明者らは、中間電極と上面電極との配置関係に着目してさらなる検討を行うことにより、上記課題を解決する方途について鋭意検討した。その結果、支持基板上に、中間電極を含む接合層を介して、第１導電型半導体層と、半導体発光層と、第２導電型半導体層と、上面電極と、をこの順に有する半導体発光素子において、当該上面電極に接する第２導電型半導体層の面方向における電流が比較的スムーズに流れる態様の一例として、例えば、ｐ型半導体層より抵抗率が低いｎ型半導体層を第２導電型半導体層に用いる場合、上面電極が有する配線部の下部周辺よりも中間電極の上部周辺での発光（電流密度）が大きくなることを見出した。また、大電流が印加される場合、中間電極を均一に配置にすることが、第２導電型半導体層の面方向における比較的スムーズな電流の広がりにとって有効であることも見出した。そして、特定の短軸長を備えた配線部の直下に中間電極を置くことにより電流と出力との直線性が維持される（発光出力の維持率の高い）ことの知見も見出し、本発明を完成するに至った。
【００１０】
すなわち、本発明の要旨構成は以下の通りである。
（１）本発明に係る半導体発光素子は、支持基板、中間電極を含む接合層、並びに、ＩＩＩ−Ｖ族化合物半導体からなる第１導電型半導体層、半導体発光層および第２導電型半導体層をこの順に有する半導体発光素子であって、
パッド部および配線部からなる上面電極を前記第２導電型半導体層の主面に有し、
前記配線部は、５〜１２μｍの短軸長を備えた長尺体を有し、
前記上面電極が形成された上面電極形成領域以外の前記主面における領域が、前記配線部により複数の光取り出し領域に区画され、
前記中間電極は、それぞれ複数の島状に形成された第１中間電極および第２中間電極を有し、前記中間電極を前記主面に対して垂直投影した投影面において、
（ａ）前記中間電極は、前記光取り出し領域の区画内において最も近接する前記第１中間電極の投影体同士が等距離の間隔Ｘになるよう配置された前記第１中間電極を含み、
（ｂ）前記中間電極は、前記第２中間電極の投影体と前記配線部とが重なるよう配置された前記第２中間電極を含み、
（ｃ）前記第１中間電極のうち最も前記第２中間電極に近接する第１中間電極と、前記第２中間電極との近接距離Ｙ1はＸ／２以上３Ｘ／２未満である、
ことを特徴とする。
これにより、大電流を印加した場合においても、電流−光出力特性の直線性を維持したまま発光出力の低下を抑制する半導体発光素子を提供することができる。
【００１１】
（２）本発明に係る半導体発光素子において、前記中間電極は、前記第１中間電極および前記第２中間電極のそれぞれの投影体が前記パッド部から外れるよう配置された前記第１中間電極および前記第２中間電極をさらに含むことが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を提供することができる。
【００１２】
（３）本発明に係る半導体発光素子において、前記主面の中央部に前記パッド部が設けられることが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を提供することができる。
【００１３】
（４）本発明に係る半導体発光素子において、少なくとも１つの前記光取り出し領域の前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置することが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を提供することができる。
【００１４】
（５）本発明に係る半導体発光素子において、全ての前記光取り出し領域と前記配線部との境界での前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置することが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を提供することができる。
【００１５】
（６）本発明に係る半導体発光素子において、前記ＩＩＩ−Ｖ族化合物半導体は、ＩｎおよびＰを少なくとも含むＩｎＧａＡｓＰであり、前記半導体発光層の発光中心波長が１０００〜２２００ｎｍであることが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を提供することができる。
【００１６】
（７）本発明に係る半導体発光素子の製造方法は、支持基板、複数の島状の第１中間電極および第２中間電極を含む接合層、並びに、ＩＩＩ−Ｖ族化合物半導体からなる第１導電型半導体層、半導体発光層および第２導電型半導体層をこの順に有する半導体発光素子の製造方法であって、
成長用基板上に、前記第２導電型半導体層、前記発光層および前記第１導電型半導体層を含む半導体積層体を形成する半導体層形成工程と、
前記第１中間電極および前記第２中間電極を含む接合層を介して、前記支持基板と前記半導体積層体とを接合する接合層形成工程と、
前記成長用基板を除去する成長用基板除去工程と、
前記成長用基板を除去した前記半導体積層体の主面上に、パッド部および配線部からなる上部電極を形成し、前記上面電極が形成された上面電極形成領域以外の前記主面における領域が、前記配線部により複数の光取り出し領域に区画される上面電極形成工程と、を有し、
前記主面に対して前記第１中間電極および前記第２中間電極を垂直投影した投影面において、
（ａ）前記光取り出し領域の区画内において最も近接する前記第１中間電極の投影体同士が等距離の間隔Ｘになるよう、前記第１中間電極が配置され、
（ｂ）前記第２中間電極の投影体と前記配線部とが重なるよう、前記第２中間電極が配置され、
（ｃ）前記第１中間電極のうち最も前記第２中間電極に近接する第１中間電極と、前記第２中間電極との近接距離Ｙ1はＸ／２以上３Ｘ／２未満である、
ことを特徴とする。
これにより、大電流を印加した場合においても、電流−光出力特性の直線性を維持したまま発光出力の低下を抑制する半導体発光素子を製造することができる。
【００１７】
（８）本発明に係る半導体発光素子の製造方法において、前記第１中間電極および前記第２中間電極のそれぞれの投影体が前記パッド部から外れるよう、前記第１中間電極および前記第２中間電極が配置されることが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を製造することができる。
【００１８】
（９）本発明に係る半導体発光素子の製造方法において、少なくとも１つの前記光取り出し領域内の前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置することが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を製造することができる。
【００１９】
（１０）本発明に係る半導体発光素子の製造方法において、全ての前記光取り出し領域と前記配線部との境界での前記第１中間電極と前記第２中間電極との関係において、前記第１中間電極のうち２番目に前記第２中間電極に近接する第１中間電極と前記第２中間電極との近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう前記第１中間電極および前記第２中間電極を配置することが好ましい。
これにより、発光出力の低下をより抑制する半導体発光素子を製造することができる。
【発明の効果】
【００２０】
本発明によれば、大電流を印加した場合においても、電流−光出力特性の直線性を維持したまま発光出力の低下を抑制する半導体発光素子およびその製造方法を提供することができる。
【図面の簡単な説明】
【００２１】
【図１Ａ】本発明の好適な半導体発光素子の平面図である。
【図１Ｂ】図１Ａの半導体発光素子をＩ−Ｉ線で切断した断面模式図である。
【図１Ｃ】図１Ａの半導体発光素子をＩＩ−ＩＩ線で切断した断面模式図である。
【図１Ｄ】本発明に適用可能な上面電極の一例を示す平面図である。
【図２】本発明の半導体発光素子の製造方法の一例を示す断面模式図である。
【図３】図２に続く本発明の半導体発光素子の製造方法の一例を示す断面模式図である。
【図４】本発明の中間電極の製造方法の一例を示す断面模式図である。
【図５】図３に続く本発明の半導体発光素子の製造方法の一例を示す断面模式図である。
【図６】図５に続く本発明の半導体発光素子の製造方法の一例を示す断面模式図である。
【図７Ａ】実施例１における半導体層上に中間電極を作製した後の平面図である。
【図７Ｂ】実施例１における上面電極を作成した後の平面図である。
【図７Ｃ】実施例１における中間電極をｎ型クラッド層表面に投影した投影面である。
【図７Ｄ】図７Ｂに、詳細な寸法記号を付した平面図である。
【図８】実施例１で作製した半導体発光素子の発光時の平面写真である。
【図９】比較例１で作製した半導体発光素子の平面図である。
【図１０】比較例２で作製した半導体発光素子の平面図である。
【図１１】実施例６で作製した半導体発光素子の平面図である。
【発明を実施するための形態】
【００２２】
本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。
（定義）
まず、本明細書において単に「ＩＩＩ−Ｖ族化合物半導体」と称する場合、その組成は一般式：（ＩｎaＧａbＡｌc）（ＰxＡｓyＳｂz）により表される。ここで、各元素の組成比については以下の関係が成立する。ＩＩＩ族元素について、ｃ＝１−ａ−ｂ，０≦ａ≦１，０≦ｂ≦１，０≦ｃ≦１の関係が成立する。一方、Ｖ族元素について、ｚ＝１−ｘ−ｙ，０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１の関係が成立する。そして後述のとおり、半導体発光層におけるＩＩＩ−Ｖ族化合物半導体層は、Ａｌ，Ｇａ，Ｉｎからなる群より選択されるＩＩＩ族元素が一種以上、およびＡｓ，Ｓｂ，Ｐからなる群より選択されるＶ族元素が一種以上選択されることにより、構成される。
【００２３】
また、本明細書において組成比を明示せずに単に「ＩｎＧａＡｓＰ」と表記する場合は、ＩＩＩ族元素（Ｉｎ，Ｇａの合計）と、Ｖ族元素（Ａｓ，Ｐ）との化学組成比が１：１であり、かつ、ＩＩＩ族元素であるＩｎおよびＧａの比率と、Ｖ族元素であるＡｓおよびＰの比率とがそれぞれ不定の、任意の化合物を意味するものとする。なお、ＩｎＧａＡｓＰまたはＩｎＧａＡｓなどの各成分組成比は、フォトルミネッセンス測定およびＸ線回折測定などによって測定することができる。また、ここで言う「製造上不可避な混入」とは、原料ガスを用いる製造装置上の不可避な混入のほか、結晶成長時、またはその後の熱処理に伴う各層界面での原子の拡散現象などを意味する。
【００２４】
また、本明細書において、電気的にｐ型として機能する層をｐ型半導体層（「ｐ型層」と略称する場合がある。）と称し、電気的にｎ型として機能する層をｎ型半導体層（「ｎ型層」と略称する場合がある。）と称する。一方、Ｚｎ，Ｓ，Ｓｎ，Ｃ，Ｓｉ等の特定の不純物を意図的には添加しておらず、電気的にｐ型またはｎ型として機能しない場合、「ｉ型」または「アンドープ」と言う。アンドープのＩｎＧａＡｓＰ層には、製造過程における不可避的な不純物の混入はあってよく、具体的には、キャリア密度が小さい（例えば４×１０16／ｃｍ3未満）場合、「アンドープ」であるとして、本明細書では取り扱うものとする。また、ＺｎまたはＳｎ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。
【００２５】
また、形成される各層の膜厚全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の膜厚のそれぞれは、光干渉式膜厚測定器および透過型電子顕微鏡による成長層の断面観察から算出できる。また、超格子構造のように各層の膜厚が小さい場合にはＴＥＭ−ＥＤＳを用いて膜厚を測定することができる。なお、断面図において、所定の層が傾斜面を有する場合、その層の膜厚は、当該層の直下層の平坦面からの最大高さを用いるものとする。
【００２６】
（半導体発光素子）
以下、本発明の実施形態について図面を参照して詳細に例示説明する。なお、同一の構成要素には原則として同一の参照番号を付して、重複する説明を省略する。各図において、説明の便宜上、基板および各層の縦横の比率を実際の比率から誇張して示している。図１Ａ〜図１Ｃに記載の構成のうち、上面電極９３および中間電極（第１中間電極５３ａおよび第２中間電極５３ｂの総称）の対応関係について予め説明する。上面電極９３は、パッド部９３ｄ（オーミック金属層パッド部９３ｂ及びパッド電極層９３ｃの総称）及び配線部９３ａ（オーミック金属層９３ｅの配線部９３ａとも称する）からなる。また、説明の便宜上、上面電極９３のパッド部９３ｄ（単にパッド部と称する）である、オーミック金属層パッド部９３ｂおよびパッド電極層９３ｃについてはハッチング表示している。そして、図１Ａは、本発明に係る半導体発光素子の一態様を膜厚方向において上面電極側からみた上面図である。また、当該図１Ａは、説明の便宜上、第２導電型半導体層３１の主面に対して、第１中間電極５３ａおよび第２中間電極５３ｂを垂直投影した投影面を示しており、第１中間電極５３ａの投影体は白抜きの丸、第２中間電極５３ｂの投影体は黒丸で表示している。図１Ｂは、図１ＡのＩ−Ｉ線で切断した際の半導体発光素子の断面図である。図１Ｃは、図１ＡのＩＩ−ＩＩ線で切断した際の半導体発光素子の断面図である。そのため、図１Ｂは、中間電極として第１中間電極５３ａが２つ接合層５０内に形成されている状態を一例として示している。一方図１Ｃでは、中間電極として第２中間電極５３ｂが４つ、接合層５０内に形成されている状態を一例として示している。
【００２７】
以下、本発明に係る半導体発光素子の実施形態について説明する。図１Ｂおよび図１Ｃに示すように、本発明に係る半導体発光素子１００は、支持基板８０と、当該支持基板８０上の、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）を含む接合層５０と、当該接合層５０上の半導体積層体３０と、当該半導体積層体３０上の、上面電極９３とを少なくとも有する。半導体積層体３０は、ＩＩＩ−Ｖ族化合物半導体からなる、第１導電型半導体層３７、半導体発光層３５、および第２導電型半導体層３１が順次設けられた構成を少なくとも有する。そして、第２導電型半導体層３１の主面部３１Ｃ上に形成された上面電極９３は、配線部９３ａおよびパッド部９３ｄを備えている。さらに、配線部９３ａは、５〜１２μｍの短軸長を備えた長尺体を有している。また、図１Ａ〜図１Ｃに示すように、第２導電型半導体層３１の主面部３１Ｃは、上面電極９３が形成された上面電極形成領域以外の領域において、配線部９３ａにより複数の光取り出し領域（図１Ａの例では光取り出し領域Ｓ1，Ｓ2，Ｓ3，Ｓ4）に区画されている。さらに、中間電極は、それぞれ複数の島状に形成された第１中間電極５３ａおよび第２中間電極５３ｂを含む。そして、接合層５０は、第１中間電極５３ａおよびコンタクト層部５１ａを備える第１コンタクト部４０ａと、第２中間電極５３ｂとコンタクト層部５１ａとを備える第２コンタクト部４０ｂと、誘電体層５５と、金属反射層６０と、金属接合層７０とを含む。またさらには、図１Ａに示すように、第２導電型半導体層３１の主面に対して第１中間電極５３ａおよび第２中間電極５３ｂを垂直投影した投影面において、以下の３つの配置条件（ａ）〜（ｃ）を満たすように配置された、第１中間電極５３ａ、第２中間電極５３ｂ、配線部９３ａおよびパッド部９３ｄを、半導体発光素子１００は備える。
（ａ）中間電極は、光取り出し領域Ｓ1，Ｓ2，Ｓ3，Ｓ4の区画内において、最も近接する第１中間電極５３ａの投影体同士が等距離の間隔Ｘになるよう配置された、第１中間電極５３ａを含む。
（ｂ）中間電極は、第２中間電極５３ｂの投影体と配線部９３ａとが重なるよう配置された、第２中間電極５３ｂを含む。
（ｃ）第１中間電極５３ａのうち最も第２中間電極５３ｂに近接する第１中間電極５３ａと、当該第２中間電極５３ｂとの近接距離Ｙ1はＸ／２以上３Ｘ／２未満である。
ここで、図１Ａに示すように、少なくとも同一の光取り出し領域Ｓ1〜Ｓ4の各領域内において、第１中間電極５３ａのうち最も第２中間電極５３ｂに近接する、第１中間電極５３ａと第２中間電極との近接距離を、近接距離Ｙ1と表記する。さらに、第１中間電極５３ａのうち２番目に第２中間電極５３ｂに近接する、第１中間電極５３ａと第２中間電極５３ｂとの近接距離を、近接距離Ｙ2と表記する。そして、配線部９３ａの短軸長をＷと表記する。なお、本明細書における「複数の光取り出し領域に区画されている」とは、配線部９３ａを当該配線部９３ａの長手方向に沿って第２導電型半導体層３１の主面の縁まで延伸した際に生じる領域に区切ることをいう。
【００２８】
本発明に係る半導体発光素子１００において、半導体発光層３５は、第１導電型半導体層３７および第２導電型半導体層３１に挟持されることにより、半導体発光層３５への通電により半導体発光層３５内で電子および正孔で結合して発光する。そして、第２導電型半導体層３１の主面部３１Ｃが、半導体発光素子の光取出し側である。
【００２９】
なお、第１導電型半導体層がｐ型であれば第２導電型半導体層はｎ型となり、逆に第１導電型半導体層がｎ型であれば第２導電型半導体層はｐ型となる。以下では、第１導電型半導体層がｐ型であり、第２導電型半導体がｎ型である場合の態様を説明する。
【００３０】
なお、図１Ｂおよび図１Ｃに示すように、半導体発光素子１００において、支持基板８０の裏面に裏面電極９１を形成してもよい。さらには、必要によりｐ型キャップ層３９を第１導電型半導体層３７と接合層５０の間に形成してもよい。
【００３１】
以下、本発明の半導体発光素子の各構成要素について図１Ａ〜図１Ｃを参照しながら詳細に例示説明する。
【００３２】
＜中間電極＞
図１Ａ〜図１Ｃに示す通り、本発明において、中間電極とは半導体発光素子１００の内部、より具体的には接合層５０内に配置された電極である。中間電極は支持基板８０とＩＩＩ−Ｖ族化合物半導体からなる半導体発光層３５を含む半導体積層体３０との間の接合層５０内に配置され、半導体積層体３０と支持基板８０とを電気的に接続する。また、中間電極は、第１中間電極５３ａおよび第２中間電極５３ｂから構成されており、本明細書における中間電極は、第１中間電極５３ａおよび第２中間電極５３ｂの総称をいう。
【００３３】
第１中間電極５３ａおよび第２中間電極５３ｂは、接合層５０内にそれぞれ複数の島状に形成されている、いわゆる海島構造を有している。
【００３４】
本明細書における第１中間電極５３ａおよび第２中間電極５３ｂを説明する。上面電極９３が形成された第２導電型半導体層の主面に対して垂直投影した投影面において、配線部９３ａと重ならずに、光取り出し領域の区画内（光取り出し領域Ｓ1〜Ｓ4のそれぞれ）において最も近接する中間電極の投影体同士が等距離の間隔Ｘになるよう配置された中間電極を第１中間電極５３ａと称する。そして、この投影面において、中間電極の投影体と配線部９３ａとが重なるよう配置された中間電極を第２中間電極５３ｂと称する。第２中間電極５３ｂの中心が配線部９３ａの長手方向の中心線と一致して、配線部９３ａの直下に配置されることが好ましく、この場合は当然「中間電極の投影体と配線部とが重なる」に該当する。また、第２中間電極５３ｂの中心が、配線部９３ａの長手方向の中心線から、配線部９３ａの短軸方向における短軸長の４分の１以内に位置しても、「中間電極の投影体と配線部とが重なる」に該当するものとする。ただし、上記投影面において中間電極の投影体と配線部９３ａとが近接して一部では重なるよう配置された場合であっても、第２中間電極５３ｂの中心が配線部９３ａの長手方向の中心線から、配線部９３ａの短軸方向における短軸長の４分の１を超えて位置するものは、第１中間電極５３ａおよび第２中間電極５３ｂのいずれにも相当しないものとして扱う。このような中間電極は説明の便宜状、第３中間電極と称する。後述の比較例１の平面図（中間電極の投影体を併記）を示す図９では、こうした第３の中間電極を太線白抜き丸で図示している。
【００３５】
第１中間電極５３ａおよび第２中間電極５３ｂはそれぞれ、同一の材料、形状および大きさであってもよく、または異なる材料、形状もしくは大きさであってもよい。第１中間電極５３ａおよび第２中間電極５３ｂは同一の材料、形状および大きさであることが好ましい。第１中間電極５３ａと第２中間電極５３ｂとは、両者の面内における位置関係だけで相違することが好ましい。
【００３６】
第１中間電極５３ａおよび第２中間電極５３ｂは、半導体積層体３０と支持基板８０とを電気的に接続する機能を有する限り、その形状、材料および大きさは特に制限されることはない。例えば、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの形状としては、（略）円柱形、（略）楕円柱形、（略）円錐形、（略）円錐台形、（略）楕円錐台形、（正）三角柱形、（正）四角柱形、（正）多角柱形、不定形などが挙げられ、（略）円柱形または（略）円錐台形が好ましい。
【００３７】
中間電極の断面形状は、図１Ｂ、図１Ｃおよび後述の図３のステップＤに示すように断面図において台形状となることがあるが、これは模式的な例示に過ぎない。すなわち、中間電極の形状は、断面図において矩形状に形成されても構わないし、角部に丸みを有していても構わない。なお、本発明における「中間電極」の大きさは、既述のとおり、中間電極を俯瞰したときの最大サイズ（断面図において台形の場合は最大面積の底辺）を示すものとする。そのため、中間電極の最大断面長、すなわち、第１中間電極５３ａまたは第２中間電極５３ｂを半導体積層体３０の面方向に切断した断面における最大長は、配線部９３ａの大きさ、上面電極９３の形状または位置に応じて適宜変更することができるが、例えば、０．２〜８μｍであることが好ましい。具体的には、後述の実施例において示す図７Ｃにおける第１中間電極５３ａの最大径ｄ1および第２中間電極の最大径ｄ2がそれぞれ、中間電極の最大長に相当する。
【００３８】
さらには、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの面方向断面の形状は特に制限されることはないが、円形または楕円径が好ましい。
【００３９】
また、例えば、半導体発光素子１チップ当たりの第１中間電極５３ａの個数は、５６〜１０４個であることが好ましい。
【００４０】
また、例えば、半導体発光素子１チップ当たりの第２中間電極５３ｂの個数は、８〜１２個であることが好ましい。
【００４１】
＜上面電極＞
図１Ａ〜図１Ｃに示す通り、本発明において、上面電極９３とは、ＩＩＩ−Ｖ族化合物半導体からなる半導体発光層３５を含む半導体積層体３０の上に配置され、外部と電気的に接続可能な電極である。上述した中間電極と上面電極９３との極性は異なっており、中間電極と上面電極９３との間で電流が流れることにより、半導体発光層３５において発光が行われる。上面電極９３はパッド部９３ｄおよび配線部９３ａから構成されている。より詳細には、上面電極９３は、パッド部９３ｄおよび当該パッド部９３ｄから外方向に延伸され、かつ当該パッド部と電気的接続された配線部９３ａから構成されている。パッド部９３ｄとは、円形状または多角形状の電極部であって外部から通電するためのバンプ接合またはワイヤーボンディングを行う部分をいう。一方、配線部９３ａとは、パッド部９３ｄから（配線）電極の細線が延伸する部分のことをいう。このような上面電極９３を形成するためには、オーミック金属層パッド部９３ｂと、該オーミック金属層パッド部９３ｂに連結した配線部９３ａとからなるオーミック金属層９３ｅを形成し、次いでオーミック金属層９３ｅのオーミック金属層パッド部９３ｂ上にパッド電極層９３ｃを形成する。
【００４２】
配線部９３ａの形状としては、図１Ａに示す字の中心をパッド部９３ｄとしたＸ字状以外に、米字状、王字状（図１Ｄ（ｉ））、Ｈ字状、田字状（図１Ｄ（ｉｉ））、Ｚ字状やＳ字状など、様々の形状が挙げられる（例えば、図１Ｄ参照）。また、配線部９３ａの長尺体の短軸長（配線部９３ａの線幅とも称する）Ｗは、５〜１２μｍであり、５〜９μｍであることが好ましい。５μｍ未満では、光を遮りにくいことによる発光出力（Ｐｏ）の向上効果はあるものの順方向電圧（コンタクト抵抗）が大きくなり、電流−光出力特性の直線性（Ｐｏ維持率）が低下するためである。一方、１２μｍを超えると、光を遮ることによる光取り出し効率の低下の影響が順方向電圧（コンタクト抵抗）を下げる効果を上回って大きくなる。そのため、短軸長Ｗが１２μｍを超えると、Ｐｏ維持率は上昇するが、発光出力（Ｐｏ）の低下が大きくなり、ＷＰＥ（Wall-Plug Efficiency：ウォールプラグ効率）が低下するためである。また、長尺体は直線に限らず、湾曲を有していてもよく、また正弦波などの波形状を有していてもよい。
【００４３】
＜中間電極、上面電極および光取り出し領域の態様＞
本発明の半導体発光素子１００において、第２導電型半導体層（例えば、ｎ型半導体層）３１の主面に対して第１中間電極５３ａおよび第２中間電極５３ｂを垂直投影した投影面を想定した図の一例が、図１Ａである。そして、第２導電型半導体層３１の主面は、図１Ａに示すように、上面電極９３が形成されている上面電極形成領域（実線部）以外の前記主面における領域が、配線部９３ａにより複数の光取り出し領域Ｓ1，Ｓ2，Ｓ3，Ｓ4に区画されている。また、上述したように、中間電極として、第１中間電極５３ａの投影体および第２中間電極５３ｂの投影体がそれぞれ複数の島状に形成されている。なお、本実施形態において、第２導電型半導体層３１の主面上における第１中間電極の投影体および第２中間電極の投影体は、金属反射層６０上に実際に形成されている第１中間電極５３ａおよび第２中間電極５３ｂとそれぞれ対応している。そのため、投影面上における第１中間電極５３ａおよび第２中間電極５３ｂの投影体の平面上のそれぞれの位置と、金属反射層６０上における第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの平面上の位置とは一致している。そして、第１中間電極５３ａは第１中間電極５３ａの投影面と一致し、第２中間電極５３ｂは第２中間電極５３ｂの投影面と一致するとみなして本明細書では説明する。図において、第１中間電極５３ａの投影体は、白抜き丸で示しており、第２中間電極５３ｂの投影体は、黒丸で示している。
【００４４】
本発明の半導体発光素子１００において、第２導電型半導体層３１の主面に対して第１中間電極５３ａおよび第２中間電極５３ｂを垂直投影した投影面を想定した場合、上述した配置条件（ａ）〜（ｃ）を満たすように、第１中間電極５３ａおよび第２中間電極５３ｂ、ならびに上面電極９３がそれぞれ接合層５０内に配置される。このように上記配置条件（ａ）〜（ｃ）を満たす位置に配置されていることにより、半導体発光素子１００における電流と出力との直線性が維持される。
【００４５】
以下、図１Ａを参照しながら、配線部９３ａ、パッド部９３ｄ、光取り出し領域、第１中間電極５３ａおよび第２中間電極５３ｂの形態および位置関係の一例をさらに具体的に説明する。
【００４６】
＜＜配線部およびパッド部と光取り出し領域との形態および位置関係＞＞
図１Ａでは、第２導電型半導体層３１の主面の中央部に円形状のパッド部９３ｄが設けられており、パッド部９３ｄから放射方向外方に向かって、４つの長尺体の配線部９３ａが延伸されている。そして、長尺体の配線部９３ａにより、上面電極形成領域以外の主面の領域（二点鎖線部内）が、Ｓ1〜Ｓ4の４つの光取り出し領域に区画されている。
【００４７】
図１Ａでは、説明の便宜上、４つの長尺体を有する配線部９３ａを例示した。しかし、配線部９３ａがパッド部９３ｄと電気的に接続し、かつ長尺体を含む細線がパッド部９３ｄとの接続点から延伸していれば、配線部９３ａの形状および長尺体の数は特に制限されない。
【００４８】
また、図１Ａにおいて、上面電極形成領域以外の領域（二点鎖線部内）である光取り出し領域Ｓ1〜Ｓ4をパッド部９３ｄに対して対称形で描いているが、主面を複数の光取り出し領域に区画できれば、光取り出し領域の数、形状、面積は、特に限定されることはない。但し、製造効率、中間電極配置または電流拡散の観点から、光取り出し領域は、パッド部９３ｄに対して対称性を示すことが好ましい。ここでいう「パッド部に対して対称性」とは、異なる光取り出し領域内に配置された第１中間電極同士が前記パッド部に対して対称であることをいう。そのため、パッド部を基準として、少なくとも一つの光取り出し領域内の第１中間電極に対して対称操作を行った場合、当該対称操作前後の第１中間電極の配置が一致することが好ましい。このような対称操作としては、並進操作、回転操作、反転操作、鏡映操作等が挙げられる。
【００４９】
次に、上記配置条件（ａ）〜（ｃ）および好ましい配置条件（ｄ）について、図１Ａ〜１Ｃを用いて説明する。配置条件（ａ）〜（ｃ）、好ましくは配置条件（ａ）〜（ｄ）を満たすように、第１中間電極５３ａの投影体（白抜き丸）および第２中間電極５３ｂの投影体（黒丸）に対応して、第１中間電極５３ａおよび第２中間電極５３ｂがそれぞれ接合層５０内に形成される。
【００５０】
＜＜配置条件（ａ）＞＞
配置条件（ａ）については、先に述べた通りである。ここで、当該配置条件（ａ）について換言すると、同一の光取り出し領域内に存在する、最も近接する第１中間電極５３ａの投影体（白抜き丸）同士は、等距離の間隔Ｘになるように第１中間電極５３ａが配置される。しかし、光取り出し領域を２以上またぐ場合、例えば、光取り出し領域Ｓ1内に存在する第１中間電極５３ａの投影体（白抜き丸）と、当該第１中間電極５３ａの投影体（白抜き丸）に近接する光取り出し領域Ｓ2内に存在する第１中間電極５３ａの投影体（白抜き丸）と、の距離は等距離である必要はない。
【００５１】
また、第２導電型半導体層３１の主面において、第１中間電極５３ａの投影体（白抜き丸）同士が等距離の間隔Ｘで配置され、パッド部９３ｄを中心として対称となるパターンをとるように、複数の第１中間電極５３ａが接合層５０内に配置されることが好ましい。パッド部９３ｄを中心として対称となるとは、パッド部９３ｄから延伸される配線部９３ａにより区画された特定の光取り出し領域（例えば、Ｓ3）内における第１中間電極５３ａを一つのグループとして考えた際に、それぞれのグループにおける第１中間電極５３ａ（の投影体）の配置が、パッド部９３ｄを中心として対称（回転対称又は線対称）となることをいう。この際、第１中間電極５３ａ（の投影体）は同じグループ内において等距離の間隔Ｘで配置されていればよく、異なる領域内の別のグループに所属する第１中間電極５３ａ（の投影体）との間で等距離の間隔Ｘである必要はない。
【００５２】
＜＜配置条件（ｂ）＞＞
配置条件（ｂ）については、先に述べた通りである。ここで、当該配置条件（ｂ）について換言すると、第２中間電極５３ｂの投影体（黒丸）と配線部９３ａとが重なるよう、第２中間電極５３ｂが接合層５０内に配置される。図１Ａでは、１本の長尺体の配線部９３ａにつき、２つの第２中間電極５３ｂが重なって配置される。また、ここでいう「第２中間電極５３ｂの投影体と配線部９３ａとが重なる」とは、上述した第１中間電極と第２中間電極との相違点と同様に、第２中間電極５３ｂの投影体（黒丸）の中心が、配線部９３ａの長手方向の中心線から、配線部９３ａの短軸方向における短軸長（５〜１２μｍ）の４分の１以内に位置することをいい、第２中間電極５３ｂの投影体（黒丸）の中心が当該中心線と一致することがさらに好ましい。なお、図１Ａでは、１本の長尺体の配線部９３ａにつき、２つの第２中間電極５３ｂがある例を示しているが、配線部９３ａと重なる第２中間電極５３ｂの投影体（黒丸）の数は特に制限されることはない。
【００５３】
＜＜配置条件（ｃ）＞＞
配置条件（ｃ）については、先に述べた通りである。ここで、当該配置条件（ｃ）について換言すると、第２中間電極５３ｂの投影体（黒丸）と、当該第２中間電極５３ｂの投影体と最も近接する第１中間電極５３ａの投影体（白抜き丸）との近接距離Ｙ1は、Ｘ／２以上３Ｘ／２未満になるよう、第１中間電極５３ａおよび第２中間電極５３ｂが接合層５０内に配置される。また、当該近接距離Ｙ1は、Ｘ以上３Ｘ／２未満であることが好ましい。さらには、第２中間電極５３ｂが複数存在する場合は、近接する第２中間電極５３ｂの投影体（黒丸）同士の近接距離Ｚは、最も近接する第１中間電極５３ａの投影体（白抜き丸）同士の間隔Ｘと同一であることが好ましい。
【００５４】
第１中間電極５３ａおよび第２中間電極５３ｂの配置を具体的に設計する際には、以下のように両中間電極の位置関係を検討してもよい。すなわち、第１中間電極５３ａの投影体（白抜き丸）を配線部９３ａにより区画された光取り出し領域内の１グループにおいて等距離の間隔Ｘで配置し、かつ配線部９３ａに近接する位置に第１中間電極５３ａの投影体（白抜き丸）が存在する場合において、当該第１中間電極５３ａの投影体（白抜き丸）に近接する当該配線部９３ａの直下に新たに第２中間電極５３ｂ（黒丸）を配置すると、当該新たに配置する第２中間電極５３ｂ（黒丸）と、前記第１中間電極５３ａとが近接して一部重なることがありうる。この場合、予め配線部９３ａに近接する位置に配置された第１中間電極５３ａの投影体（白抜き丸）に対応する第１中間電極５３ａを間引いてもよい。こうすることにより、第１中間電極５３ａが第２中間電極５３ｂに集約されて、第１中間電極５３ａと当該第１中間電極５３ａと近接する第２中間電極５３ｂとの近接距離Ｙ1がＸ／２以下となる位置に第２中間電極５３ｂを配置しない、という条件を容易に満たすことができる。このように、第１中間電極と第２中間電極の合計個数（すなわち中間電極の面積）が、少なくなるように配置してもよい。
【００５５】
＜＜配置条件（ｄ）＞＞
本発明に係る半導体発光素子１００の好適な形態として、上記配置条件（ａ）〜（ｃ）に加えてさらに、下記の配置条件（ｄ）を満たすよう、第１中間電極５３ａ、第２中間電極５３ｂ、配線部９３ａおよびパッド部９３ｄを配置してもよい。すなわち、本発明に係る半導体発光素子１００は、第２導電型半導体層３１の主面に対して第１中間電極５３ａおよび第２中間電極５３ｂを垂直投影した投影面において、４つの配置条件（ａ）〜（ｄ）を満たすように配置された、第１中間電極５３ａ、第２中間電極５３ｂ、配線部９３ａおよびパッド部９３ｄを備えることが好ましい。
【００５６】
−配置条件（ｄ）−
中間電極は、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの投影体（白抜き丸、黒丸）がパッド部９３ｄから外れるよう配置された第１中間電極５３ａおよび第２中間電極５３ｂをさらに含むことが好ましい（配置条件（ｄ））。換言すると、図１Ａに示すように、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの投影体（白抜き丸、黒丸）が、パッド部９３ｄと重ならないよう、第１中間電極５３ａおよび第２中間電極５３ｂが接合層５０内に配置されることが好ましい。パッド部９３ｄは面積が大きいために、配線部９３ａとは異なり、パッド部９３ｄの下での発光が遮光されて光取り出しされない影響の度合いが大きいためである。
【００５７】
また、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの投影体（白抜き丸、黒丸）が、パッド部９３ｄと重ならない（又はパッド部９３ｄから外れる）とは、パッド部９３ｄ内、例えば図１Ａにおけるオーミック金属層パッド部９３ｂ内に、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの投影体（白抜き丸、黒丸）の中心が存在しないことをいう。
【００５８】
＜＜第１中間電極と第２中間電極との位置関係＞＞
本発明の好ましい形態において、少なくとも同一の光取り出し領域（例えばＳ1〜Ｓ4のいずれか１つ）内で、複数の第１中間電極５３ａのうち最も第２中間電極５３ｂに近接する第１中間電極５３ａと、第２中間電極５３ｂとの近接距離Ｙ1が最も大きくなる位置に第１中間電極５３ａおよび第２中間電極５３ｂを配置することが好ましい。また、本発明のより好ましい形態において、全ての光取り出し領域（Ｓ1〜Ｓ4）内で、前記近接距離Ｙ1が最も大きくなる位置に第１中間電極５３ａおよび第２中間電極５３ｂを配置することが好ましい。
【００５９】
すなわち、上記好ましい形態は、複数の第１中間電極５３ａが少なくとも同一の光取り出し領域（例えばＳ1〜Ｓ4のいずれか１つ）内に配置された状態に対して、近接距離Ｙ1が最も大きくなる位置に第２中間電極５３ｂを配置する形態（例えば、正多角形の角に第１中間電極が配置された場合において、当該正多角形の幾何中心に、第２中間電極を配置する形態）を規定する内容であって、かつ上記配置条件（ａ）〜（ｃ）を全て満たすことを意図するものである。
【００６０】
そして、上記近接距離Ｙ1が最も大きくなる位置に第１中間電極５３ａおよび第２中間電極５３ｂを配置する具体的態様の一つとしては、少なくとも１つの光取り出し領域（例えばＳ1〜Ｓ4のいずれか１つ）の第１中間電極５３ａと第２中間電極５３ｂとの関係において、当該第１中間電極５３ａのうち２番目に第２中間電極５３ｂに近接する第１中間電極５３ａと当該第２中間電極５３ｂとの近接距離Ｙ2と、前記近接距離Ｙ1とが同一になるよう第１中間電極５３ａおよび第２中間電極５３ｂを配置することが挙げられる。
【００６１】
上述のように、近接距離Ｙ1が最も大きくなる位置に第１中間電極５３ａと第２中間電極５３ｂとを配置することにより、より優れた発光出力を示し、かつ大電流を印加した場合においても、発光出力の低下を抑制する効果がより向上する。
【００６２】
以下、近接距離Ｙ1が最も大きくなる位置に第１中間電極５３ａおよび第２中間電極５３ｂを配置する好適な形態について、後述の実施例で作製した半導体発光素子１００の例である図７Ｃを参照して説明する。図７Ｃでは、先に参照した図１Ａと同様に、配線部９３ａおよびパッド部９３ｄが設けられ、第１中間電極５３ａおよび第２中間電極５３ｂの投影体（白抜き丸、黒丸）が表示されている。そして、光取り出し領域Ｓ1内には、配線部９３ａ上に配置された第２中間電極５３ｂと、等間隔に配置された第１中間電極５３ａとが、上記配置条件（ａ）〜（ｄ）に従って配置されている。本発明における第１中間電極５３ａと第２中間電極５３ｂとの好ましい形態として、第１中間電極５３ａと第２中間電極５３ｂとの位置関係についてまず説明する。
【００６３】
図７Ｃにおいて、第１中間電極５３ａのうち最も第２中間電極５３ｂxに近接する第１中間電極は、第１中間電極５３ａiである。そして、第１中間電極５３ａのうち２番目に第２中間電極５３ｂxに近接する第１中間電極は、第１中間電極５３ａjである。また、前記第２中間電極５３ｂx以外の任意の第２中間電極５３ｂyに最も近接する第１中間電極は、第１中間電極５３ａmであり、その次に第２中間電極５３ｂyと近接する第１中間電極は、第１中間電極５３ａnである。そのため、第１中間電極５３ａのうち最も第２中間電極５３ｂxに近接する第１中間電極５３ａiと、第２中間電極５３ｂxとの近接距離が、Ｙ1となる（説明上ここでは、Ｙ1ixと表わす）。また、２番目に第２中間電極５３ｂxに近接する、第１中間電極５３ａjと第２中間電極５３ｂxとの近接距離が、Ｙ2となる（説明上ここでは、Ｙ2jxと表わす）。この場合、Ｙ1ix≦Ｙ2jxの関係が成立している。同様に、第２中間電極５３ｂyと、第１中間電極５３ａmとの近接距離Ｙ1をＹ1mxと表わし、第２中間電極５３ｂyと、第１中間電極５３ａnとの近接距離Ｙ2をＹ2nxと表わした場合、Ｙ1mx≦Ｙ2nxの関係が成立している。
【００６４】
そして、本発明における好適な形態において、中間電極は、複数存在する第１中間電極５３ａのうち最も第２中間電極５３ｂxに近接する第１中間電極５３ａiと前記第２中間電極５３ｂxとの近接距離Ｙ1が、最も大きくなる位置に配置された、前記第１中間電極５３ａiおよび前記第２中間電極５３ｂxを含む。
【００６５】
ここでいう、「第１中間電極との間の近接距離Ｙ1の値が、最も大きくなる位置に、第１中間電極および第２中間電極を配置する」とは、以下の条件（Ｉ）および条件（ＩＩ）を満たすよう第１中間電極５３ａiおよび第２中間電極５３ｂxを配置することをいう。
条件（Ｉ）：同一の光取り出し領域内Ｓ1〜Ｓ4に存在するｎ個の第１中間電極（５３ａ1、５３ａ2、５３ａ3・・・５３ａi、５３ａj・・・５３ａm、５３ａn・・・）のうちの、第１中間電極５３ａiと第１中間電極５３ａjとを結ぶ線分の中心を通り、かつ当該線分に対して垂直な直線と、配線部９３ａの長手方向に沿った直線との交点に第２中間電極５３ｂxが配置されている。
条件（ＩＩ）：第１中間電極５３ａi及び第１中間電極５３ａjの組み合わせ以外の２つの第１中間電極を、第１中間電極５３ａmと第１中間電極５３ａnとし、当該第１中間電極５３ａmと当該第１中間電極５３ａnとを結ぶ線分の中心を通り、かつ当該線分に対して垂直な直線と、配線部９３ａの長手方向に沿った直線との交点に第２中間電極５３ｂyが配置されている場合であって、
以下の３つの式：
【数１】
2020194924.tif 000003
（上記式中、Ｙ1ixは、第１中間電極５３ａiと前記交点に配置された第２中間電極５３ｂxとの近接距離を表わし、Ｙ2jxは、第１中間電極５３ａjと前記交点に配置された第２中間電極５３ｂxとの近接距離を表わす。
また、Ｙ1myは、第１中間電極５３ａmと前記交点に配置された第２中間電極５３ｂyとの近接距離を表わし、Ｙ2nyは、第１中間電極５３ａnと前記交点に配置された第２中間電極５３ｂyとの近接距離を表わす。）を満たすように、第２中間電極５３ｂx、第１中間電極５３ａi及び第１中間電極５３ａjを配置する。
【００６６】
上記条件（Ｉ）は、近接距離Ｙ1が最大になるよう第２中間電極５３ｂxを配置する場合の必要条件である。すなわち図７Ｃに示すように、Ｙ1ixとＹ2jyとが同一になる条件が、近接距離Ｙ1が最大になる必要条件である。また、上記条件（ＩＩ）は、第２中間電極５３ｂxと、第１中間電極５３ａiと、第１中間電極５３ａjと組み合わせ以外全ての第１中間電極と第２中間電極との関係を、第２中間電極５３ｂyと、第１中間電極５３ａmと、第１中間電極５３ａnとで示している。そのため、第２中間電極５３ｂxと、第１中間電極５３ａiと、第１中間電極５３ａjと組み合わせによる近接距離Ｙ1ixが、他の組み合わせの近接距離Ｙ1my以下になることを規定する。
【００６７】
また、上記条件（Ｉ）および上記条件（ＩＩ）は、上面における同一の光取り出し領域Ｓ1〜Ｓ4の少なくとも１つの領域おいて適用する条件であるが、上面における全ての光取り出し領域において適用してもよい。
【００６８】
以上のことから、上記条件（Ｉ）および条件（ＩＩ）を満たすよう、第２中間電極と第１中間電極を配置する好適な一態様としては、少なくとも１つの光取り出し領域Ｓ1〜Ｓ4の第１中間電極５３ａと第２中間電極５３ｂとの関係において、第１中間電極５３ａのうち２番目に第２中間電極５３ｂに近接する第１中間電極５３ａと当該第２中間電極５３ｂとの近接距離Ｙ2（図７ＣではＹ2jx）と、前記近接距離Ｙ1（図７ＣではＹ1ix）とが同一になるよう第１中間電極および第２中間電極を配置することが挙げられる。
【００６９】
また、第２中間電極と第１中間電極を配置する他の好適な一態様としては、全ての光取り出し領域Ｓ1〜Ｓ4と配線部９３ａとの境界での第１中間電極５３ａと第２中間電極５３ｂとの関係において、第１中間電極５３ａのうち２番目に第２中間電極５３ｂに近接する第１中間電極５３ａと当該第２中間電極５３ｂとの近接距離Ｙ2（図７ＣではＹ2jx）と、前記近接距離Ｙ1（図７ＣではＹ1ix）とが同一になるよう第１中間電極および第２中間電極を配置することが挙げられる。
【００７０】
また、少なくとも１つの光取り出し領域内Ｓ1〜Ｓ4において、第１中間電極５３ａのうち２番目に第２中間電極５３ｂxに近接する第１中間電極５３ａjと前記第２中間電極５３ｂxとの近接距離Ｙ2（図７ＣではＹ2jx）と、前記近接距離Ｙ1（図７ＣではＹ1ix）とが同一になるよう第１中間電極および第２中間電極を配置した形態は、１つの第２中間電極５３ｂに対して、近接距離Ｙ1を有する、前記第２中間電極５３ｂと最も近接する第１中間電極５３ａが複数存在する形態になる。したがって換言すると、本発明における好適な形態では、１つの第２中間電極５３ｂに対して同一の近接距離Ｙ1を有する、第２中間電極５３ｂと最も近接する第１中間電極５３ａが、２つ以上同一の光取り出し領域Ｓ1〜Ｓ4内に存在する。
【００７１】
なお、最も近接する第１中間電極５３ａの投影体同士の間隔Ｘは適宜変更することができるが、２０〜４０μｍであることが好ましく、２５〜３５μｍであることがより好ましい。
【００７２】
＜接合層＞
接合層５０は、上述した第１中間電極５３ａおよび第２中間電極５３ｂを含み、かつ必要により金属接合層７０と、金属反射層６０と、誘電体層５５とを含む。具体例を図１Ｂ、図１Ｃに示す。これらの図では、同様の構成として接合層５０を示している。より具体的には、接合層５０は、電気的に接続可能なコンタクト部（第１コンタクト部４０ａおよび第２コンタクト部４０ｂの総称）の両端部が表面から露出するよう複数内部に設けられた誘電体層５５に対して、当該コンタクト部４０ａ，４０ｂにおける中間電極（第１中間電極５３ａ、第２中間電極５３ｂ）と接触するように、金属反射層６０および金属接合層７０が積層された構成であることが好ましい。以下、接合層５０の好ましい構成要素である、誘電体層５５、金属反射層６０および金属接合層７０について説明する。
【００７３】
＜＜誘電体層＞＞
【００７４】
誘電体層５５は、図１Ｂ、図１Ｃに示す通り、複数のコンタクト部４０ａ，４０ｂにより一方の面から他方の面へと内部が貫通された、誘電体材料から構成される層である。そのため、複数のコンタクト部４０ａ，４０ｂ、４０の両端部は、誘電体層５５の両表面から露出されている。そして、複数のコンタクト部４０ａ，４０ｂおよび４０はそれぞれ、半導体積層体３０（例えばｐ型層）と接触したコンタクト層部５１ａと、当該コンタクト層部５１ａと接触する、第１中間電極５３ａ、第２中間電極５３ｂおよび中間電極と、から構成されている。例えば、図１Ｂに示す通り、第１中間電極５３ａは、コンタクト層部５１ａと金属反射層６０とにより挟持されている。同様に、図１Ｃに示す通り、第２中間電極５３ｂは、コンタクト層部５１ａと金属反射層６０とにより挟持されている。中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）は、コンタクト層部５１ａを介して半導体積層体３０（例えばｐ型層）と接触している。したがって、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）は、第１導電型半導体層３７と金属反射層６０とを電気的に接続することができる。
【００７５】
＜＜金属反射層＞＞
金属反射層６０は、光を反射する反射面を形成し、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）を介して半導体積層体３０と電気的に接続でき、かつ後述の金属接合層７０と接合可能な層である。
【００７６】
＜＜金属接合層＞＞
金属接合層７０は、金属反射層６０と接合する層であり、金属接合層７０と金属反射層６０とが接合により一体化されてもよい。金属反射層６０と金属接合層７０との接合を容易にするため、金属接合層７０側の最表層の金属と、金属反射層６０の、金属接合層７０側の最表層の金属が同一であることが好ましい。
【００７７】
＜支持基板＞
支持基板８０は、後述する接合法（特開２０１８−００６４９５号公報を参照する）を用いるため、その上に形成する半導体積層体３０の格子定数との関係での特段の制限はない。支持基板８０を構成する好適な材料としては、例えばＳｉ材料などの半導体材料、Ｍｏ、Ｗまたはコバール等の金属材料、焼成ＡｌＮなどの放熱性絶縁基板を用いた公知のサブマウント基板に使用される材料が挙げられる。また、支持基板８０は、導電性を示すことが好ましい。
【００７８】
＜半導体積層体層の好ましい実施形態＞
第１導電型半導体層３７、および第２導電型半導体層３１は、ＩｎおよびＰを少なくとも含むＩｎＧａＡｓＰであることが好ましく、最も好ましくはＩｎＰである。半導体発光層３５は発光中心波長が１０００〜２２００ｎｍの光を放出する半導体発光層であることが好ましく、ＩｎおよびＰを少なくとも含むＩｎＧａＡｓＰからなる層であることがさらに好ましい。さらに、半導体発光素子１００において、第２導電型半導体層３１の主面を光取り出し面にする場合は、凹凸パターンがランダムな粗面であることが好ましい。
【００７９】
半導体発光素子１００において、半導体発光層３５から放射される光は、第２導電型半導体層３１に向かう光Ｌ1と、第１導電型半導体層３７に向かう光Ｌ2とに大別される。本実施形態では、Ｌ1とＬ2が外部（主に大気または樹脂。屈折率差を緩衝する保護膜を間に介していてもよい）に放出される第２導電型半導体層３１の表面における上面電極９３を除く領域を「光取り出し面」と呼ぶ。なお、第１導電型半導体層３７の導電型をｎ型とする場合、第２導電型半導体層３１はｐ型とする。逆に、第１導電型半導体層３７の導電型をｐ型とする場合、第２導電型半導体層３１はｎ型とする
【００８０】
また、エッチングストップ層２０を、第２導電型半導体層３１と、パッド部９３ｄおよび配線部９３ａを含む上面電極９３との間に残すことも好ましい形態である。
【００８１】
また、上面電極９３（パッド部９３ｄおよび配線部９３ａ）の上を除く光取り出し面上に、半導体発光素子１００がさらに保護膜を有することも好ましい。保護膜はＳｉＯ2、ＳｉＮ、ＩＴＯおよびＡｌＮなどを用いることができ、特に、ＳｉＯ2からなることが好ましい。保護膜は、第２導電型半導体層３１と、空気間の屈折率差を抑制して、光取出しを高める効果を有する。なお、第１導電型半導体層３７、半導体発光層３５、および第２導電型半導体層３１の側面を含む半導体発光素子１００の側面を保護する保護膜を設けてもよい。
【００８２】
以下、本発明の好適な実施形態における接合型の半導体発光素子１００を製造するための各工程を、図２〜図６を参照して順次説明する。なお、本実施形態では、説明便宜上、半導体発光素子１００の上面図である図１ＡのＩＩ−ＩＩ線の断面からみた場合の半導体発光素子１００の製造方法を説明する。そのため、図２〜図６では中間電極のうち、第２中間電極５３ｂを図示している。第１中間電極５３ａについても同様の考えが当てはまるため、説明を簡潔にする目的で重複する説明は原則として割愛する。また、説明の便宜上、ＩｎＧａＡｓＰ系材料を半導体発光層３５に用いた製造方法を一例として説明する。しかし、本発明の半導体発光層３５はＩｎＧａＡｓＰ系材料に限定されることはなく、例えばＡｌＧａＡｓ系材料、ＡｌＧａＡｓＩｎＰ系材料、ＩｎＰ系、ＡｌＧａＮ系材料等からなる単層、あるいは多重量子井戸のような積層構造等、公知の発光層を備えた半導体積層体にも適用することができる。
【００８３】
＜半導体発光素子の製造方法＞
本発明に係る半導体発光素子の製造方法は、成長用基板１０上に、第２導電型半導体層３１、半導体発光層３５および第１導電型半導体層３７を含む半導体積層体３０を形成する半導体層形成工程と、第１中間電極５３ａおよび第２中間電極５３ｂを含む接合層５０を介して、支持基板８０と半導体積層体３０とを接合する接合層形成工程と、成長用基板１０を除去する成長用基板除去工程と、成長用基板１０を除去した半導体積層体３０の主面上に、パッド部９３ｄおよび配線部９３ａからなる上面電極９３を形成し、上面電極９３が形成された上面電極形成領域以外の前記主面における領域が、配線部９３ａにより複数の光取り出し領域（Ｓ1〜Ｓ4）に区画される上面電極形成工程と、を有し、前記主面に対して中間電極（第１中間電極および第２中間電極）を垂直投影した投影面において、以下の配置条件（ａ）〜（ｃ）を満たすように、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）および上面電極９３が配置される。
（ａ）光取り出し領域（Ｓ1〜Ｓ4）の区画内において最も近接する第１中間電極５３ａの投影体（黒丸）同士が等距離の間隔Ｘになるよう、第１中間電極５３ａが配置される。
（ｂ）第２中間電極５３ｂの投影体と配線部９３ａとが重なるよう、第２中間電極５３ｂが配置される。
（ｃ）第１中間電極５３ａのうち最も第２中間電極５３ｂに近接する第１中間電極５３ａと、第２中間電極５３ｂとの近接距離Ｙ1はＸ／２以上３Ｘ／２未満である。
【００８４】
換言すると、本発明に係る製造方法は、以下に詳細を後述する、半導体層形成工程、接合層形成工程、成長用基板除去工程および上面電極形成工程を有し、上記配置条件（ａ）〜（ｃ）を満たすように、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）および上面電極９３が配置される。また、半導体発光素子１００の製造方法は、必要により、以下に詳細を後述する粗面化処理工程をさらに含むことが好ましい。さらに、前記接合層形成工程は、以下に詳説するコンタクト部形成工程、誘電体層形成工程、金属反射層形成工程接合工程および支持基板形成工程を含むことが好ましい。
【００８５】
半導体発光素子１００の製造方法は、上記配置条件（ａ）〜（ｃ）に加えて、以下の配置条件（ｄ）をさらに満たすように、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）および上面電極９３が配置されることが好ましい。
配置条件（ｄ）は、上記した通り、第１中間電極５３ａおよび第２中間電極５３ｂのそれぞれの投影体（白抜き丸、黒丸）がパッド部９３ｄから外れるよう、配置された第１中間電極５３ａおよび第２中間電極５３ｂを中間電極が含むことである。
【００８６】
なお、以下の製造方法において、第１導電型半導体層３７の導電型をｐ型とし、第２導電型半導体層３１をｎ型とする場合を例に説明する。
【００８７】
まず、本発明に係る半導体発光素子の製造方法の概略を、図２〜図６を用いて説明する。上記半導体層工程では、図２のステップＡ〜ステップＣにおいて示すように、成長用基板１０上に、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０を形成し、次いで、ｎ型クラッド層として第２導電型半導体層３１（以下、説明便宜上、ｎ型クラッド層３１と称する）、半導体発光層３５、およびｐ型クラッド層としてとして第１導電型半導体層３７（以下、説明便宜上、ｐ型クラッド層３７と称する）を順次形成した半導体積層体３０を形成する。必要によりｐ型キャップ層３９をｐ型クラッド層３７上に形成してもよい。
【００８８】
次いで、上記接合層形成工程において、図３のステップＤ〜ステップＦに示すように、半導体積層体３０上に、中間電極（オーミック金属部又はオーミック電極部とも称する）を含むｐ型のコンタクト部（例えば第２コンタクト部４０ｂ）を形成するコンタクト部形成工程を行う。この際、ｐ型のコンタクト部（例えば第２コンタクト部４０ｂ）の形成工程では、まず、半導体積層体３０上にＩＩＩ−Ｖ族化合物半導体からなるコンタクト層５１を形成する。そして、コンタクト層５１上の一部に、第２中間電極５３ｂ（中間電極に含まれる）としてのオーミック金属部を形成すると共に、コンタクト層５１の表面に露出領域Ｅ１を残す。さらに、図３のステップＤおよびステップＥにおいて示すように、露出領域Ｅ１におけるコンタクト層５１を、半導体積層体３０の表面が露出するまで除去して、第２中間電極５３ｂおよびコンタクト層部５１ａからなる第２コンタクト部４０ｂを形成すると共に、半導体積層体３０の露出面Ｅ２を形成する。
【００８９】
上記接合層形成工程における誘電体層形成工程では、図３のステップＦにおいて示すように、半導体積層体３０の露出面Ｅ２上の少なくとも一部に誘電体層５５を形成する。そして、上記接合層形成工程における金属反射層形成工程では、図５のステップＧに示すように、誘電体層５５および第２コンタクト部４０ｂ上に、半導体発光層３５から放射される光を反射する金属反射層６０を形成する。次に、上記接合層形成工程における支持基板形成工程では、図５のステップＨに示すように、支持基板８０の一方の面に金属接合層７０を設けた後、上記接合層形成工程における接合工程により、当該支持基板８０を、金属接合層７０を介して金属反射層６０に接合して接合層５０を形成する。そして、上記基板除去工程では、図６のステップＩに示すように、成長用基板１０を除去する。
【００９０】
その後、図６のステップＪに示すように、上面電極９３を形成する上面電極形成工程の後、半導体発光素子１００を個片化するための切断予定ラインにメサ構造を形成する。さらに、裏面電極９１を形成した後、必要により、各電極９１，９３を保護して光取り出し面に複数の凹凸を形成する粗面化処理工程を行う。こうして、本発明の好適実施形態に従う半導体発光素子１００を製造することができる。なお、上面電極９３と裏面電極９１の形成は粗面化処理工程の後に行ってもよい。こうして、本発明の好適実施形態による半導体発光素子１００を製造することができる。以下、上記工程毎に詳細を順次説明する。
【００９１】
＜半導体層形成工程＞
図２のステップＡに示すように、半導体層形成工程では、まず成長用基板１０を用意する。本実施形態ではｐ型クラッド層３７およびｎ型クラッド層３１を形成するため、成長用基板１０として各半導体層と格子整合可能な基板（ＩｎＧａＡｓＰ系であればＩｎＰ基板）を用いることが好ましい。なお、ＩｎＰ基板としては、一般的に入手可能なｎ型ＩｎＰ基板、高抵抗（半絶縁性とも呼ばれる）のＩｎＰ基板（例えばＦｅドープ、比抵抗１×１０6Ω・ｃｍ以上）、ｐ型ＩｎＰ基板のいずれを用いることもできる。以下、説明の便宜のため、成長用基板１０としてｎ型ＩｎＰ基板を用いる好適な実施形態を説明する。
【００９２】
次に、図２のステップＢに示すように、成長用基板１０上に、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０を形成する。既述のとおり、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０は、成長用基板１０に対してエッチング選択性があればよく、ＩｎＰ基板に対しては、例えばＩｎＧａＡｓをエッチングストップ層に用いることができ、他にも、ＩｎＧａＡｓＰをエッチングストップ層に用いることもできる。このＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０は、基板除去工程において成長用基板１０をエッチングにより除去する際に用いることができる。成長用基板１０としてｎ型ＩｎＰ基板を用いる場合、導電型を成長用基板と合わせてＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０をｎ型とすることが好ましい。ＩｎＧａＡｓをＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０に用いる場合、ｎ型ＩｎＰ基板とＩｎＧａＡｓとを格子整合させるため、ＩＩＩ族元素におけるＩｎ組成比を０．３〜０．７とすることが好ましく、より好ましくはＩｎ組成比を０．５〜０．６としたＩｎＧａＡｓを用いることが好ましい。
【００９３】
続いて、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０上にｎ型クラッド層３１、半導体発光層３５、およびｐ型クラッド層３７を順次形成した半導体積層体３０を形成する。半導体発光層３５はｎ型クラッド層３１およびｐ型クラッド層３７に挟持されるため、ＩｎおよびＰを少なくとも含むＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物半導体からなる層であることが好ましい。半導体積層体３０は、半導体発光層３５を、ｎ型クラッド層３１およびｐ型クラッド層３７で挟持したダブルヘテロ（ＤＨ）構造または多重量子井戸（ＭＱＷ）構造とすることができる。結晶欠陥抑制による光出力向上のため、半導体発光層３５が多重量子井戸構造を有することがより好ましい。多重量子井戸構造は、井戸層３５Ｗおよび障壁層３５Ｂを交互に繰り返した構造により形成することができる。そして井戸層３５ＷをＩｎＧａＡｓＰとしてもよく、障壁層３５Ｂを、井戸層３５Ｗよりもバンドギャップの大きなＩｎＧａＡｓＰまたはＩｎＰとすることが好ましい。このような半導体積層体３０を設けることにより、半導体発光素子１００の発光波長を、所望の近赤外領域の波長とすることができる。例えば、ＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物の組成変更により発光ピーク波長を１０００〜１６５０ｎｍとすることができ、ＭＱＷ構造の場合であればＩｎＧａＡｓＰ系ＩＩＩ−Ｖ族化合物の組成変更に加えて井戸層と障壁層の組成差を調整し井戸層にひずみを加えることにより発光ピーク波長を１０００〜２２００ｎｍとすることもできる。また、井戸層３５Ｗの成分組成をＩｎxwＧａ1-xwＡｓywＰ1-ywと表す場合、０．５≦ｘｗ≦１、かつ、０．５≦ｙｗ≦１とすることができ、０．６≦ｘｗ≦０．８、かつ、０．３≦ｙｗ≦１とすることが好ましい。
【００９４】
半導体積層体３０の全体の厚みは制限されないが、例えば２μｍ〜１５μｍとすることができる。また、ｐ型クラッド層３７の厚みも制限されないが、例えば１μｍ〜５μｍとすることができる。さらに、半導体発光層３５の厚みも制限されないが、例えば１００ｎｍ〜１０００ｎｍとすることができる。また、ｎ型クラッド層３１の厚みも制限されないが、例えば０．８μｍ〜１０μｍとすることができる。半導体発光層３５が量子井戸構造を有する場合、井戸層３５Ｗの膜厚を３ｎｍ〜１５ｎｍとすることができ、障壁層３５Ｂの膜厚を５〜１５ｎｍとすることができ、両者の組数を３〜５０とすることができる。
【００９５】
また、半導体積層体３０は、ＩｎおよびＰを少なくとも含むＩｎＧａＡｓＰからなるｐ型キャップ層３９をｐ型クラッド層３７上に有することも好ましい。ｐ型キャップ層３９を設けることで、格子不整合を緩和することができる。ｐ型キャップ層３９の膜厚は制限されないが、例えば５０〜２００ｎｍとすることができる。以下の実施形態では、説明の便宜上、半導体積層体３０の最表層がｐ型キャップ層３９であるとして説明するが、ｐ型キャップ層３９は任意の構成であるため、例えば半導体積層体３０の最表層をｎ型クラッド層３１としてもよい。
【００９６】
なお、図示しないが、半導体積層体３０は、ｎ型クラッド層３１および半導体発光層３５の間と、半導体発光層３５およびｐ型クラッド層３７の間とに、それぞれｉ型ＩｎＰスペーサ層を有することも好ましい。ｉ型ＩｎＰスペーサ層を設けることで、ドーパントの拡散を防止することができる。なお、ｉ型ＩｎＰスペーサ層の膜厚は制限されないが、例えば５０〜４００ｎｍとすることができる。また、半導体積層体３０は、ｎ型クラッド層３１と、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０との間に、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０と組成比の異なるｎ型ＩｎＧａＡｓＰ層をさらに有してもよい。
【００９７】
半導体積層体３０の半導体発光層３５から放出される光の中心発光波長を１０００〜２２００ｎｍとした例について以下説明する。なお、使用する半導体発光層３５の発光中心波長によって、公知の製造方法を適宜採用することができる。半導体積層体３０の各層は、エピタキシャル成長により形成することができ、例えば、有機金属気相成長（MOCVD:Metal Organic Chemical Vapor Deposition）法または分子線エピタキシ（MBE:Molecular Beam Epitaxy）法、スパッタ法などの公知の薄膜成長方法により形成することができる。例えば、Ｉｎ源としてトリメチルインジウム（ＴＭＩｎ）、Ｇａ源としてトリメチルガリウム（ＴＭＧａ）、Ａｓ源としてアルシン（ＡｓＨ3）、Ｐ源としてホスフィン（ＰＨ3）を所定の混合比で用い、これらの原料ガスを、キャリアガスを用いつつ気相成長させることにより、成長時間に応じてＩｎＧａＡｓＰ層を所望の膜厚で形成することができる。なお、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０などの、エピタキシャル成長させる他のＩｎＧａＡｓＰ層についても、同様の方法により形成することができる。各層をｐ型またはｎ型にドーパントする場合は、所望に応じてドーパント源のガスをさらに用いればよい。また、半導体積層体を構成する各層については、上記のｎ型ドーパントまたはｐ型ドーパント（Ｚｎ、Ｃ等）を適宜ドープすることができる。
【００９８】
＜接合層形成工程＞
接合層形成工程は、コンタクト部形成工程、誘電体層形成工程、金属反射層形成工程接合工程および支持基板形成工程を含む。以下、接合層形成工程に含まれる各工程について、図２〜図４を参照しながら説明する。
【００９９】
＜＜コンタクト部形成工程＞＞
上記コンタクト部形成工程では、図２のステップＣに示す通り、まず、半導体積層体３０上にＩＩＩ−Ｖ族化合物半導体からなるコンタクト層５１を形成する。ｐ型キャップ層３９上にｐ型のコンタクト層５１を形成することができる。ｐ型のコンタクト層５１は、中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）に接し、当該中間電極と半導体積層体３０との間に介在する中間電極と接触する層であって、半導体積層体３０に比べて中間電極との間のコンタクト抵抗が小さくなる組成であればよく、例えばｐ型のＩｎＧａＡｓ層を用いることができる。コンタクト層部５１ａの膜厚は制限されないが、例えば５０ｎｍ〜２００ｎｍとすることができる。
【０１００】
次いで、図３のステップＤに示す通り、コンタクト層５１上の一部に第２中間電極５３ｂを形成すると共に、コンタクト層５１の表面に露出領域Ｅ１を残す。第２中間電極５３ｂは最終的には中間電極になり、当該第２中間電極５３ｂおよび第１中間電極（図示せず）を含む中間電極は、上記配置条件（ａ）〜（ｃ）、好ましくは上記配置条件（ａ）〜（ｄ）に従って、島状に分散して形成される。ｐ型のコンタクト層５１としてｐ型のＩｎＧａＡｓ層を用いる場合、第２中間電極５３ｂとして例えばＡｕ、ＡｕＺｎ、ＡｕＢｅ、ＡｕＴｉなどを用いることができ、これらの積層構造を用いることも好ましい。例えば、Ａｕ／ＡｕＺｎ／Ａｕを中間電極（第１中間電極および第２中間電極のそれぞれ）とすることができる。中間電極（第１中間電極および第２中間電極のそれぞれ）の膜厚（または合計膜厚）は制限されないが、例えば３００〜１３００ｎｍ、より好ましくは３５０ｎｍ〜８００ｎｍとすることができる。
【０１０１】
ここで、例えば、コンタクト層５１の表面に、上記配置条件（ａ）〜（ｃ）、好ましくは上記配置条件（ａ）〜（ｄ）に従うように、レジストパターンを形成し、第２中間電極５３ｂを蒸着させ、レジストパターンをリフトオフして形成することにより、コンタクト層５１の表面に露出領域Ｅ１を残すことができる。また、コンタクト層５１の表面全面に所定の金属層を形成し、当該金属層上にマスクを形成し、エッチングするなどして、第２中間電極５３ｂを形成してもよい。いずれの場合も、図３のステップＤに示すように、コンタクト層５１上の一部に第２中間電極５３ｂが形成され、コンタクト層５１の表面には、第２中間電極５３ｂが接触しない表面、すなわち、露出領域Ｅ１を形成することができる。
【０１０２】
さらに、コンタクト部形成工程において、露出領域Ｅ１におけるコンタクト層５１を、半導体積層体３０の表面が露出するまで除去して、第２中間電極５３ｂおよびコンタクト層部５１ａからなる第２コンタクト部４０ｂを形成すると共に、半導体積層体３０の露出面Ｅ２を形成する（図３のステップＥ）。すなわち、先に形成した第２中間電極５３ｂ以外の場所におけるコンタクト層５１を、半導体積層体３０の最表層であるｐ型キャップ層３９の表面が露出するまでエッチングし、コンタクト層部５１ａとする。例えば、第２中間電極５３ｂおよびその近傍（２〜５μｍ程度）にレジストマスクを形成し、酒石酸−過酸化水素系などによりコンタクト層５１の露出領域Ｅ１をウェットエッチングすればよい。他にも、無機酸−過酸化水素系および有機酸−過酸化水素系のエッチング液などによってもウェットエッチングは可能である。また、露出領域Ｅ１を形成する際に、上記所定の金属層上にマスクを形成し、エッチングにより第２中間電極５３ｂを形成した場合は、エッチングを連続して行ってもよい。
【０１０３】
また、図３のステップＥの第２コンタクト部４０ｂは、第２中間電極（オーミック電極部）５３ｂとコンタクト層部５１ａとから構成されている。そのため、図３のステップＥの第２コンタクト部４０ｂにおける第２中間電極５３ｂが、図１Ｂの第２中間電極５３ｂに対応する。また、上述したように、半導体発光素子１００の製造方法の各工程を示す図２〜６は、本発明に係る半導体発光素子１００の上面図である図１ＡのＩＩ−ＩＩ線の断面からみた場合の当該半導体発光素子１００の製造方法の各工程を示す図である。したがって、図１ＡのＩ−Ｉ線の断面にあたる断面図を用いて半導体発光素子１００の製造方法を説明する場合は、図３〜６中の第２中間電極５３ｂの代わりに、図１Ｂに記載の第１中間電極５３ａが上記と同様の方法で形成され、かつ図３〜６中の第２コンタクト部４０ｂの代わりに、図１Ｂに記載の第１コンタクト部４０ａが上記と同様の方法で形成されると理解されうる。
【０１０４】
なお、コンタクト部４０の膜厚は、コンタクト層部５１ａおよび中間電極の合計膜厚に相当し、３５０ｎｍ〜１５００ｎｍ、より好ましくは４００〜１０００ｎｍとすることができる。
【０１０５】
＜＜誘電体層形成工程＞＞
上記誘電体層形成工程では、半導体積層体３０の露出面Ｅ２上の少なくとも一部に誘電体層５５を形成する（図３のステップＦ）。このような誘電体層５５は、例えば以下のようにして形成することができる。
【０１０６】
まず、半導体積層体３０および第２コンタクト部４０ｂを被覆するように、半導体積層体３０上の全面に誘電体層５５を成膜する。成膜法としては、プラズマＣＶＤ法およびスパッタ法などの、公知の手法が適用可能である。そして、成膜した誘電体層５５表面の、第２コンタクト部４０ｂの上方において、誘電体層５５に第２コンタクト部４０ｂ上の誘電体が形成される場合には、所望に応じてマスクを形成し、エッチング等により当該コンタクト部上の誘電体を除去すればよい。例えば、バッファードフッ酸（ＢＨＦ）などを用いてコンタクト部上の誘電体をウェットエッチングすることができる。
【０１０７】
なお、図３のステップＦを参照しつつ、図４に示すように、半導体積層体３０の露出面Ｅ２上の一部に誘電体層５５を形成すると共に、第２コンタクト部４０ｂの周囲を露出部Ｅ３とし、誘電体層５５と第２コンタクト部４０ｂとの間に間隙を設けることも好ましい。このような誘電体層５５および露出部Ｅ３は、例えば以下のようにして形成することができる。まず、半導体積層体３０上の全面に誘電体層５５を成膜し、成膜した誘電体層５５表面の、第２コンタクト部４０ｂの上方において、第２コンタクト部４０ｂを完全に取囲む窓パターンをレジストで形成する。この場合、窓パターンは、第２コンタクト部４０ｂの幅方向および長手方向の長さに対してそれぞれ１〜５μｍ程度拡がりを持たせることが好ましい。こうして形成したレジストパターンを用いて、第２コンタクト部４０ｂ周辺の誘電体をエッチングにより除去することで、誘電体層５５が形成されると共に、第２コンタクト部４０ｂの周囲が露出部Ｅ３となる。
【０１０８】
この形状を確実に得るためには、露出部Ｅ３の幅Ｖ1を０．５μｍ以上５μｍ以下とすることが好ましく、１μｍ以上３．５μｍ以下とすることがより好ましい（図４参照）。なお、誘電体層形成工程により形成される誘電体層５５の膜厚Ｈ1と、コンタクト部４０との膜厚Ｈ2との関係は特に制限されないが、図４に示すように、Ｈ1≧Ｈ2とすることが好ましい。こうすることで、金属反射層６０と金属接合層７０との接合をより確実に行うことができる。特に、露出部Ｅ３を設け、かつＨ1＞Ｈ2とした場合において、その間隙を充填するように金属反射層６０を形成すると、金属反射層６０と金属接合層７０との間の一部に空隙が生じ得る。
【０１０９】
ここで、誘電体層５５が半導体積層体３０と接触する接触面積率を、８０％以上９７％以下とすることも好ましい。コンタクト部４０の面積を減らして、誘電体層５５の面積を増やすことにより、コンタクト部による光吸収を抑制することができるからである。なお、接触面積率は、ウエハの状態で測定することができるし、個片化後の半導体発光素子の状態から接触面積率を逆算する場合は、個片化の際に除去された半導体層（誘電体層が存在していた領域）の幅を片幅２０〜３０μｍ（両幅４０〜６０μｍ）と仮定して算出してもよい。
【０１１０】
また、誘電体層５５としては、ＳｉＯ2、ＳｉＮ、ＩＴＯおよびＡｌＮなどを用いることができ、特に、誘電体層５５がＳｉＯ2からなることが好ましい。ＳｉＯ2は、ＢＨＦ等によるエッチング加工が容易だからである。
【０１１１】
＜＜金属反射層形成工程＞＞
上記金属反射層形成工程では、誘電体層５５および第２コンタクト部４０ｂ上に、半導体発光層３５から放射される光を反射する金属反射層６０を形成する（図５のステップＧ）。なお、誘電体層形成工程において露出部Ｅ３を形成している場合は、金属反射層６０は露出部Ｅ３上にも形成される。金属反射層６０には、ＤＢＲ、金属反射層、フォトニック結晶、部分的な空隙等による屈折率差などがいずれも利用可能であるものの、製造が容易であり放射光に対して適切な反射率とするため、金属反射層６０を用いることが好ましい。金属反射層６０には、Ａｕ，Ａｌ，Ｐｔ，Ｔｉ、Ａｇなどを用いることができるが、Ａｕを主成分とすることが特に好ましい。この場合、金属反射層６０の組成においてＡｕが５０質量％超を占めることが好ましく、より好ましくはＡｕが８０質量％以上である。金属反射層６０は、複数層の金属層を含むことができるが、Ａｕからなる金属層（以下、「Ａｕ金属層」）を含む場合には、金属反射層６０の合計厚みのうち、Ａｕ金属層の厚みを５０％超とすることが好ましい。例えば、金属反射層６０はＡｕのみからなる単一層であってもよいし、金属反射層６０にＡｕ金属層が２層以上含まれていてもよい。後続の接合工程における接合を確実に行うため、金属反射層６０の最表層（半導体積層体３０と反対側の面）を、Ａｕ金属層とすることが好ましい。例えば、誘電体層５５、露出部Ｅ３及びコンタクト部４０上に、Ａｌ、Ａｕ、Ｐｔ、Ａｕの順に金属層を成膜し、金属反射層６０とすることができる。金属反射層６０におけるＡｕ金属層の１層の厚みを、例えば４００ｎｍ〜２０００ｎｍとすることができ、Ａｕ以外の金属からなる金属層の厚みを、例えば５ｎｍ〜２００ｎｍとすることができる。金属反射層６０は、蒸着法などの一般的な手法により、誘電体層５５、露出部Ｅ３およびコンタクト部４０上に成膜して形成することができる。
【０１１２】
＜接合工程＞＞
上記接合工程では、金属接合層７０が表面に設けられた支持基板８０を、金属接合層７０を介して金属反射層６０に接合する（図５のステップＨ）。支持基板８０の表面には、予め金属接合層７０を、スパッタ法または蒸着法などにより形成しておけばよい。この金属接合層７０と、金属反射層６０を対向配置して貼り合せ、２５０℃〜５００℃程度の温度で加熱圧縮接合を行うことで、両者の接合を行うことができる。
【０１１３】
金属反射層６０と接合する金属接合層７０には、Ｔｉ、Ｐｔ、Ａｕなどの金属、または金と共晶合金を形成する金属（Ｓｎなど）を用いることができ、これらを積層したものとすることが好ましい。例えば、支持基板８０の表面から順に、厚み４００ｎｍ〜８００ｎｍのＴｉ、厚み５ｎｍ〜２０ｎｍのＰｔ、厚み７００〜１２００ｎｍのＡｕを積層したものを金属接合層７０とすることができる。なお、金属反射層６０と金属接合層７０との接合を容易にするため、金属接合層７０側の最表層をＡｕ金属層とし、金属反射層６０の、金属接合層７０側の金属層もＡｕとして、Ａｕ−Ａｕ拡散によるＡｕ同士での接合を行うことが好ましい。
【０１１４】
なお、支持基板８０には、例えば導電性のＳｉ基板を用いることができ、他にも、導電性のＧａＡｓ基板、またはＧｅ基板を用いてもよい。また、上述の半導体基板以外に、金属基板を用いることもできるし、焼成ＡｌＮなどの放熱性絶縁基板を用いたサブマウント基板であっても良い。支持基板８０の厚みは、用いる材料によっても異なるが、１００μｍ以上５００μｍ以下とすることができ、Ｓｉ基板またはＧａＡｓ基板であれば、１８０μｍ未満の厚みとしてもハンドリング可能である。放熱性または脆性、コストを考慮すると、Ｓｉ基板が特に好ましい。
【０１１５】
＜基板除去工程＞＞
上記基板除去工程では、図６のステップＩに示すように、成長用基板１０を除去する。成長用基板１０は、例えば塩酸希釈液を用いてウェットエッチングにより除去することができ、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０を当該ウェットエッチングの終点とすることができる。なお、ＩＩＩ−Ｖ族化合物半導体のエッチングストップ層２０を除去する際には、例えば硫酸−過酸化水素系のエッチング液でウェットエッチングすればよい。
【０１１６】
＜上面電極形成工程＞
本発明における上面電極形成工程は、図６のステップＪのように、オーミック金属層９３ｅ（９３ａ，９３ｂ）を第２導電型半導体層３１の主面部３１Ｃ上に形成した後、当該オーミック金属層９３ｅ上にパッド電極層９３ｃを形成する。そして、当該オーミック金属層９３ｅの一部である配線部９３ａによって、第２導電型半導体層３１の主面が、複数の光取り出し領域に区画される。
【０１１７】
また、前記光取り出し領域に区画された第２導電型半導体層（例えば、ｎ型半導体層）３１の主面に対して中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）を垂直投影した投影面を想定した場合、上記配置条件（ａ）〜（ｃ）、好ましくは上記配置条件（ａ）〜（ｄ）を満たすように、上面電極９３と中間電極（第１中間電極５３ａおよび第２中間電極５３ｂ）および前記上面電極９３がそれぞれ配置される。
【０１１８】
上面電極９３は、配線部９３ａおよびパッド部９３ｄを含む。配線部９３ａは、パッド部９３ｄより供給される電流が半導体発光素子の発光領域に可能なかぎり広げることを目的として形成され、上面電極９３が接する第２導電型半導体層３１との間のオーミックコンタクトを形成するオーミック金属層により形成される。
【０１１９】
上面電極形成工程では、成長用基板１０を除去して露出した半導体のエッチングストップ層２０をコンタクト層として利用してその上に上面電極を形成する方法と、半導体のエッチングストップ層２０を全て除去して第２導電型半導体層３１上に直接上面電極を形成する方法とがある。例えばエッチングストップ層２０としてＩｎＧａＡｓを用いるならば、ＩｎＧａＡｓはｎ型のコンタクト層として利用することが好ましい。そして、エッチングストップ層２０としてＩｎＧａＡｓを用いる場合、後者の方法を採用して、上面電極を形成する領域以外のエッチングストップ層２０のＩｎＧａＡｓはエッチングにより除去することが好ましい。ｎ型のコンタクト層としてｎ型のＩｎＧａＡｓ層を用いる場合、オーミック金属層として例えばＴｉ、Ｐｔ、Ａｕ、Ｇｅなどの金属またはこれらの金属を含む合金（ＡｕＧｅ系、ＴｉＰｔＡｕ系）などを用いることができる。さらには、前記金属以外としては、Ａｕと共晶合金を形成する金属（Ｓｎなど）などを用いることができ、これらの積層構造を用いることも好ましい。そして、パッド金属層としては、例えばＴｉ、Ｐｔ、Ａｇ、Ａｕなどの金属、または金と共晶合金を形成する金属（Ｓｎ等）などの一般的なものなどを用いることができ、これらの積層構造を用いることも好ましい。
【０１２０】
また、支持基板８０が導電性の場合、支持基板８０の裏面に裏面電極９１を形成する工程をさらに有してもよい。裏面電極９１および上面電極９３の形成は公知の手法を用いることができ、例えばスパッタ法、電子ビーム蒸着法、または抵抗加熱法などを用いることができる。
【０１２１】
必要により施される後工程の粗面化に先立ち、個片化のための分割予定ラインに沿って、エピタキシャル形成した半導体積層体３０をメサエッチングしてもよい。なお、上述したように、図２〜６は、図１ＡのＩＩ−ＩＩ線の断面からみた場合の半導体発光素子１００の製造方法であるため、図６のステップＪに記載の半導体発光素子１００と、図１Ｃに記載の半導体発光素子１００は同一である。
【０１２２】
＜粗面化処理工程＞
本発明に係る製造方法において、粗面化処理工程は必要により行われる工程であり、機械加工による粗面化、ウェットエッチング、ドライエッチング、を単独または組み合わせて行うことができる。ｎ型クラッド層３１の凹凸パターンの表面粗さＲａが０．０３μｍ以上であり、かつ、ランダムな粗面となるよう粗化とすることが好ましい。
【０１２３】
＜保護膜形成工程＞
本発明に係る製造方法において、保護膜形成工程は必要により行われる工程であり、上面電極９３の中央部をレジストによりマスクした後に、保護膜をｐ型クラッド層３７の凹凸面上を含む全面に成膜する。その後、レジストをリフトオフして上面電極を露出させる。
【０１２４】
保護膜の成膜法としては、プラズマＣＶＤ法およびスパッタ法などの、公知の手法が適用可能である。そして、上面電極にあらかじめレジストを形成しない場合は、保護膜の成膜後にマスクを形成し、バッファードフッ酸（ＢＨＦ）などを用いたエッチング等により当該上面電極上の保護膜を除去すればよい。
【０１２５】
なお、図示しないが、本実施形態に従う製造方法は、支持基板８０の厚みを８０μｍ以上２００μｍ未満の範囲内に研削する研削工程を更に有することも好ましい。本実施形態では、支持基板８０としてＳｉ基板を用いることができ、この場合、支持基板８０を厚み２００μｍ未満に研削しても破損が生じることがない。さらに、支持基板８０の厚みを１５０μｍ以下にまで研削することもできるし、１００μｍ以下にまで研削することもできる。ただし、支持基板８０の厚みを８０μｍ未満にまで研削すると、Ｓｉ基板であっても破損が生じ得るため、厚みの下限を８０μｍとすることが好ましい。また、支持基板８０の厚みが８０μｍ以上であれば、半導体発光素子１００を十分にハンドリング可能である。
【０１２６】
以上の工程の後、メサエッチングされた個片化のための分割予定ラインに沿って、ダイシング法またはスクライブ法により素子分割する工程を経て、半導体発光素子１００が得られる。分割予定ラインは四角形でも平行四辺形でも長方形でもよく、チップサイズは小型（１辺が２００〜４００μｍ）、中型（１辺が４００〜８００μｍ）、大型（１辺が８００〜２０００μｍ）のいずれでもよい。
【０１２７】
本実施形態は、第１導電型半導体層３７の導電型をｐ型とし、第２導電型半導体層３１をｎ型とする場合を例に説明したが、各層の導電型のｎ型／ｐ型が逆転可能であるのは当然に理解される。
【０１２８】
また、中間電極と上面電極に関して上記の形態を有するならば、ＩＩＩ−Ｖ族化合物半導体層をＩｎＧａＡｓＰから例えば、ＡｌＧａＡｓ、ＡｌＩｎＧａＰ、ＩｎＧａＡｓＳｂに変えてもよい。
【０１２９】
また、ｐ型キャップ層３９の一部をコンタクト層部５１ａとすることにより、中間電極（オーミック電極部）５３ａ，５３ｂとコンタクト層部５１ａとから構成されているコンタクト部４０ａ，４０ｂの形態を、中間電極（オーミック電極部）５３ａ，５３ｂのみから構成されるコンタクト部４０ａ，４０ｂの形態に変えてもよい。
【実施例】
【０１３０】
（実施例１）
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。
【０１３１】
＜半導体層形成工程＞
まず、成長用基板としてｎ型ＩｎＰ基板の（１００）面上に、第２導電型半導体層としてｎ型Ｉｎ0.57Ｇａ0.43Ａｓエッチングストップ層（膜厚：２０ｎｍ）およびｎ型ＩｎＰクラッド層（膜厚：２０００ｎｍ）と、ｉ型ＩｎＰスペーサ層（膜厚：１００ｎｍ）と、半導体発光層として発光波長１３００ｎｍの量子井戸構造の半導体発光層（合計膜厚：１３８ｎｍ）と、ｉ型ＩｎＰスペーサ層（膜厚：３２０ｎｍ）と、第１導電型半導体層としてｐ型ＩｎＰクラッド層（膜厚：４．８μｍ）およびｐ型Ｉｎ0.8Ｇａ0.20Ａｓ0.5Ｐ0.5キャップ層（膜厚：５０ｎｍ）と、接合層の一部としてｐ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層（膜厚：１０１ｎｍ）と、をＭＯＣＶＤ法により順次形成した。なお、上記量子井戸構造の半導体発光層の形成にあたり、まず膜厚８ｎｍのＩｎＰ障壁層を形成し、次いで、Ｉｎ0.74Ｇａ0.26Ａｓ0.5Ｐ0.5井戸層（膜厚：５ｎｍ）およびＩｎＰ障壁層（膜厚：８ｎｍ）を交互に１０組積層し、合計１０．５組とした。なお、「１０．５組」とは、ＩｎＰ障壁層から積層を開始し最後にＩｎＰ障壁層を設けることを指し、ｉ型ＩｎＰスペーサ層に隣接する層はＩｎＰ障壁層である。
【０１３２】
＜接合層形成工程＞
上記作製した半導体積層体におけるｐ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層上に、図７Ａに示す、島状に分散した円錐台状の中間電極（第１中間電極および第２中間電極）パターンとして、ｐ型オーミック電極部（Ａｕ／ＡｕＺｎ／Ａｕ、合計膜厚：５３０ｎｍ、中間電極）を形成した。このパターン形成にあたっては、レジストパターンを形成し、次いでｐ型オーミック電極を蒸着し、レジストパターンのリフトオフにより形成した。なお、図７Ａの外形サイズは、３８０μｍ角であった。また、図７Ａでは、後工程により形成される上部電極のパッド部９３ｄ、配線部９３ａ、当該配線部９３ａにより区画される光取り出し領域Ｓ1〜Ｓ4を、形成予定箇所に２点鎖線で示している。さらに、図７Ａでは、第１中間電極５３ａを白抜きの丸で示し、第２中間電極５３ｂを黒丸で示している。
【０１３３】
上記積層体に中間電極を形成した状態について、光学顕微鏡を用いて半導体積層体層を上面視から観察した。その結果、本実施例で形成した各々のｐ型オーミック電極部は直径５μｍの円形であり、配線部により区切られる光取り出し領域に相当する範囲内において、最近接する第１中間電極同士の電極間の間隔Ｘは３５μｍであり、最近接する第１中間電極同士の中心間距離は４０μｍであった。なお、中間電極（ｐ型オーミック電極部）の直径は、上記半導体積層体層の面方向の最大断面における最大長さを言う。
【０１３４】
また、第１中間電極と当該第１中間電極と最近接する第２中間電極との電極間の間隔（Ｙ1）は２８μｍであった。さらに、配線部の下方に配置される、最近接する第２中間電極同士の電極間の間隔（Ｚ）は３５μｍであり、最も近接する第２中間電極同士の中心間距離は４０μｍであり、３８０μｍ角に対する中間電極（ｐ型オーミック電極部）の面積率は０．８７％であった。そして、第１中間電極とチップ外周との間の離隔距離は４９μｍであった。
【０１３５】
なお、本実施例１の中間電極を積層した半導体積層体の寸法は、図７Ａに示す寸法記号を参照すると、Ｌ1＝Ｌ2＝３８０μｍ、Ｘ＝３５μｍ、Ｙ1＝２８μｍ、Ｙ2＝２８μｍ、Ｚ＝３５μｍ、第１中間電極の直径ｄ1＝５μｍ、第２中間電極の直径ｄ2＝５μｍ、ｄ3＝１３．５μｍ、チップ外周と第１中間電極との距離ｄee＝４９μｍであった。したがって、図７Ａに示すように、直径５μｍの中間電極が７個と、当該中間電極の３５μｍ間隔Ｘが６つと、角部の長さ（ｄ3）１３．５μｍが２つと、第１中間電極とチップ外周との間の離隔距離（ｄee）４９μｍおよび電極幅５μｍのそれぞれ２つと、を合計すると、外形サイズ３８０μｍ（Ｌ1＝Ｌ2）になる。
【０１３６】
次に、上記中間電極（ｐ型オーミック電極部）をマスクとして用い、当該オーミック電極部を形成した場所以外のｐ型Ｉｎ0.57Ｇａ0.43Ａｓコンタクト層を、酒石酸−過酸化水素系のウェットエッチングにより除去した。その後、プラズマＣＶＤ法によりｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層上の全面にＳｉＯ2からなる誘電体層（膜厚：７００ｎｍ）を形成した。そして、中間電極（ｐ型オーミック電極部）の上方領域に、幅方向および長手方向に幅３μｍを付加した形状の窓パターンをレジストで形成し、中間電極（ｐ型オーミック電極部）およびその周辺の誘電体層を、ＢＨＦによるウェットエッチングにより除去し、ｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層を露出させた。このとき、ｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層上の誘電体層の膜厚Ｈ1（７００ｎｍ）は、ｐ型コンタクト層（膜厚：１００ｎｍ）および中間電極（ｐ型オーミック電極部）（膜厚：５３０ｎｍ）からなるコンタクト部の高さＨ2（６３０ｎｍ）より、７０ｎｍ高かった。なお、この状態で光学顕微鏡を用いてウエハの半導体層を上面視で観察したところ、誘電体層（ＳｉＯ2）の接触面積率は９５．８％であった。
【０１３７】
次に、金属反射層（Ａｌ／Ａｕ／Ｐｔ／Ａｕ）を、ｐ型Ｉｎ0.80Ｇａ0.20Ａｓ0.50Ｐ0.50キャップ層上の全面に蒸着により形成した。こうして、上記半導体積層体上に中間電極を有する接合層を形成した。金属反射層の各金属層の膜厚は、順に１０ｎｍ、６５０ｎｍ、１００ｎｍ、９００ｎｍであった。一方、支持基板となる導電性Ｓｉ基板（膜厚：３００μｍ）上に、金属接合層（Ｔｉ／Ｐｔ／Ａｕ）を形成した。金属接合層の各金属層の膜厚は、順に６５０ｎｍ、１０ｎｍ、９００ｎｍであった
【０１３８】
これら金属反射層および金属接合層を対向配置して、３００℃で加熱圧縮接合を行い、金属反射層を有する支持基板と上記金属接合層とを接合して接合層を形成した。
【０１３９】
＜成長基板除去工程＞
そして、成長基板であるＩｎＰ基板を塩酸希釈液によりウェットエッチングして除去した。
【０１４０】
＜上面電極形成工程＞
ｎ型ＩｎＰクラッド層上に、上面電極のオーミック金属層として、Ａｕ（膜厚：１０ｎｍ）／Ｇｅ（膜厚：３３ｎｍ）／Ａｕ（膜厚：５７ｎｍ）／Ｎｉ（膜厚：３４ｎｍ）／Ａｕ（膜厚：８００ｎｍ）／Ｔｉ（膜厚：１００ｎｍ）／Ａｕ（膜厚：１０００ｎｍ）を、レジストパターン形成、ｎ型電極の蒸着、およびレジストパターンのリフトオフにより形成した。さらに、オーミック金属層パッド部の上にパッド電極層として（Ｔｉ（膜厚：１５０ｎｍ）／Ｐｔ（膜厚：１００ｎｍ）／Ａｕ（膜厚：２５００ｎｍ））を形成し、上面電極のパターンを図７Ｂに示すとおりとした。この際、パッド電極層の直径は、１０５μｍであった。形成された中間電極は図７Ｂ（平面図）および図７Ｃ（投影面）に示すとおりである。この際、上面電極の一部であるオーミック金属層は、オーミック金属層パッド部と、当該オーミック金属層パッド部から外方向に延伸され、かつ当該オーミック金属層パッド部と電気的に接続された長尺状の配線部とから構成されている。そして、オーミック金属層パッド部の直径ｄpは１１５μｍであり、配線部の短軸長Ｗは８μｍであった。なお、実施例の配線部の短軸長Ｗおよび本体部の直径ｄpの測定は、デジタルマイクロスコープ（ＶＨＸ-２０００，キーエンス社製）を用いて測定した。
【０１４１】
なお、図７Ｂでは、既に形成した中間電極（第１中間電極および第２中間電極）は隠れ線（点線）で示している。そして、図７Ａと同様、図７Ｂの外形サイズは３８０μｍ角である。また、図７Ａに記載の中間電極（ｐ型オーミック電極部）の平面図と、図７Ｂに記載の上面電極の平面図とを、重ね合わせた図を図７Ｃとして示している。すなわち、図７Ｃは、半導体発光素子を積層方向からみた同一平面において観察した状態（すなわち中間電極をｎ型ＩｎＰクラッド層の主面に投影した状態）を示す図である。また、説明の便宜上、図７Ｃでは、第１中間電極５３ａの投影体を白抜きの丸で示し、第２中間電極５３ｂの投影体を黒丸で示している。
【０１４２】
本実施例において、中間電極と上面電極とが、以下の（ａ）〜（ｄ）の配置条件を満たように配置した。
（ａ）光取り出し領域の区画内において最も近接する第１中間電極の投影体同士が等距離の間隔Ｘになるよう、第１中間電極が配置された。
（ｂ）第２中間電極の投影体と配線部とが重なるよう、第２中間電極が配置された。
（ｃ）第１中間電極のうち最も第２中間電極に近接する第１中間電極と、第２中間電極との近接距離Ｙ1はＸ／２以上３Ｘ／２未満であった。
（ｄ）第１中間電極および第２中間電極のそれぞれの投影体がパッド部から外れるよう、第１中間電極および第２中間電極が配置された。
【０１４３】
なお、本実施例１で作製した半導体発光素子の寸法は、図７Ｄに示す通り、外形サイズ（Ｌ1＝Ｌ2）＝３８０μｍ、Ｘ＝３５μｍ、Ｙ1＝２８μｍ、Ｙ2＝２８μｍ、Ｚ＝３５μｍ、第１中間電極の直径ｄ1＝５μｍ、第２中間電極の直径ｄ2＝５μｍ、ｄ3＝１３．５μｍ、チップ外周と第１中間電極との距離ｄee＝４９μｍであった。また、本実施例１〜６で作製した半導体発光素子の寸法である、Ｘ、Ｙ1、Ｙ2、およびＷについての一覧を表１に示す。
【０１４４】
＜ダイシング工程＞
次に、メサエッチングにより各素子間（幅：６０μｍ）の半導体層を除去してダイシングラインを形成した。その後、Ｓｉ基板の裏面側への裏面電極（Ｔｉ（膜厚：１０ｎｍ）／Ｐｔ（膜厚：５０ｎｍ）／Ａｕ（膜厚：２００ｎｍ））を形成した。その後、上面電極の上部に保護膜を形成し、第２導電型半導体層の上面に相当するｎ型ＩｎＰクラッド層の光取出し面の表面に対して粗面化処理（１３００ｎｍ微細パターン粗化）を行った。最後に、ダイシングによるチップ個片化を行って、実施例１に係る半導体発光素子を作製した。当該実施例１で作製した半導体発光素子の発光時の金属顕微鏡写真を図８に示す。なお、ダイシング後のチップサイズは３５０μｍ×３５０μｍであった。
【０１４５】
（実施例２）
実施例１において、第１中間電極同士の間隔Ｘを維持したまま、光取り出し領域における第１中間電極を全体に平行移動して、チップ外周と第１中間電極との距離ｄeeを４９μｍから４０μｍに短くして、Ｙ1およびＹ2を表２に示す値に変えた以外は、実施例１と同様にして、実施例２に係る半導体発光素子を作製した。
【０１４６】
実施例２で作製した半導体発光素子において、第１中間電極と第２中間電極の間の近接距離（Ｙ1）は３３μｍであり、第２中間電極に２番目に近接する第１中間電極と第２中間電極との間の近接距離（Ｙ2）は３４μｍであり、第２中間電極同士の間隔（Ｚ）は３５μｍであった。
【０１４７】
（比較例１）
中間電極を、配線部との重なりとは無関係にパッド部を除く全面に１辺の間隔Ｘの正三角形の頂点の位置に配置し、かつパッド部を中心として対称となるパターンとしなかった以外は、実施例１と同様にして、図９に示すような第１中間電極、配線部及びパッド部の配置にして比較例１に係る半導体発光素子を作製した。図９では、配線部と一部重なるも、前述した「中間電極の投影体と配線部とが重なる」を満足しない第３中間電極が形成されており、これを太線白抜き丸で図示している。比較例１の半導体発光素子には配置条件（ｂ）および（ｃ）を満たす第２中間電極は形成されていない。
【０１４８】
（比較例２）
配線部と中間電極の投影体とが重複しないようにするため、図９における第３中間電極を間引いて、図１０に示す第１中間電極、配線部及びパッド部の配置になるよう、比較例１と同様の方法により比較例２に係る半導体発光素子を作製した。比較例２の半導体発光素子も、配置条件（ｂ）および（ｃ）を満たしていない。
【０１４９】
＜出力とＶｆの評価＞
実施例１〜２および比較例１〜２で作製したそれぞれの半導体発光素子を、トランジスタアウトラインヘッダー（ＴＯ−１８）上に銀ペーストを用いてマウントし、金ワイヤを用いて上面電極をボンディングした。そして、実施例１〜２および比較例１〜２の発光出力（Ｐｏ）および順方向電圧（Ｖｆ）を、それぞれ電流２０ｍＡおよび１００ｍＡを流すことで測定した。なお、発光出力（Ｐｏ）の測定には積分球を用いた。また、順方向電圧（Ｖｆ）は、２０ｍＡを流すときの定電流電圧装置（エーディーシー社製：型番６２４３））の電圧値とした。上記測定はいずれも１０サンプル行い、その平均値を表２に示す。
【０１５０】
表２〜４における「Ｐｏ維持率」とは、光出力の直線性を示すものであり、電流が０ｍＡから２０ｍＡまでの出力が電流に比例する場合において、２０ｍＡから１００ｍＡまでの出力と電流との関係が、２０ｍＡまでの比例関係を維持すると仮定したときの１００ｍＡでの出力に対する実際の１００ｍＡでの出力の割合であり、１００ｍＡでの出力値を２０ｍＡでの出力値の５倍で割った値により示される。具体的には下記計算式のとおりである。
（Ｐｏ維持率）＝（Ｐｏ［１００ｍＡ通電における発光出力］）／（Ｐｏ［２０ｍＡ通電における発光出力］）×５
【０１５１】
以下の表１に、後述する実施例３〜６を含め、本実施例１〜６で作製した半導体発光素子の寸法である、Ｘ、Ｙ1、Ｙ2、およびＷについての一覧を示す。
【０１５２】
【表１】
2020194924.tif 000004
【０１５３】
【表２】
2020194924.tif 000005
上記実験結果から、実施例１および２の半導体発光素子は、比較例と比べて発光出力の直線性が維持される傾向（Ｐｏ維持率の増加）が確認された。
【０１５４】
次に、配線部の短軸長（線幅）の影響を確認する検討を行った。以下、実施例３〜５および比較例３を説明する。
（実施例３〜５）
実施例３〜５において、配線部の短軸長Ｗを表３に記載の値に変更する以外は、実施例１と同様にし、図７Ｄに示すような第１中間電極および第２中間電極、配線部並びにパッド部の配置にして、実施例３〜５に係る半導体発光素子を作製した。その後、実施例１と同様の評価を行い、配線部の短軸長Ｗの影響を確認した。その結果を以下の表３に示す。また、実施例３〜５の半導体発光素子の寸法は、図７Ｄに示す通り、外形サイズ（Ｌ1＝Ｌ2）＝３８０μｍ、Ｘ＝３５μｍ、Ｙ1＝２８μｍ、Ｙ2＝２８μｍ、Ｚ＝３５μｍ、第１中間電極の直径ｄ1＝５μｍ、第２中間電極の直径ｄ2＝５μｍ、ｄ3＝１３．５μｍ、チップ外周と第１中間電極との距離ｄee＝４９μｍであった。（図７Ｄ参照）。
【０１５５】
（比較例３）
比較例３において、配線部の短軸長Ｗを表３に記載の値に変更する以外は、実施例１と同様にし、図７Ｄに示すような第１中間電極および第２中間電極、配線部並びにパッド部の配置にして、比較例３に係る半導体発光素子を作製した。したがって、比較例３の半導体発光素子は、短軸長Ｗが５〜１２μｍの条件を満たしていなかった。その後、実施例１と同様の評価を行い、配線部の短軸長Ｗの影響を確認した。その結果を以下の表３に示す。比較例３は短軸長の条件を満たさないため、Ｐｏ維持率が十分でないことが確認された。
【０１５６】
【表３】
2020194924.tif 000006
【０１５７】
（実施例６）
第１中間電極同士の間隔（電極間距離）Ｘを、３５μｍから２５μｍに変えることにより、各光取り出し領域における第１中間電極の個数が変動することに伴い、Ｙ1、およびＹ2等が以下に示す寸法になったこと以外は、実施例２と同様にして実施例６に係る半導体発光素子を作製した。その後、実施例２と同様の評価を行い、間隔（電極間距離）Ｘの影響を確認した。その結果を以下の表４に示す。
【０１５８】
また、本実施例の半導体発光素子の寸法は、図１１に示すように、Ｌ1＝Ｌ2＝３８０μｍ、Ｘ＝２５μｍ、Ｙ1＝２０μｍ、Ｙ2＝２３μｍ、Ｙ3＝２３μｍ、Ｙ4＝３１μｍ、Ｚ＝３２μｍ、ｄx＝２２．５μｍ、ｄs＝１８μｍ、Ｗ＝８μｍ、第１中間電極の直径ｄ1＝５μｍ、チップ外周と第１中間電極との距離ｄee＝４０μｍであった。
【０１５９】
【表４】
2020194924.tif 000007
【０１６０】
なお、実施例６の半導体発光素子において、第１中間電極と第２中間電極との間の近接距離Ｙ1は２０μｍであり、２番目に第２中間電極に近接する第１中間電極と第２中間電極との間の近接距離（Ｙ2）は２３μｍであり、第２中間電極同士の間隔は３２μｍであった。実施例２と比較して中間電極の数が増えることより、反射面の割合が減少するため、発光出力は減少するものの、発光出力の直線性が維持される傾向が顕著に確認された。
【産業上の利用可能性】
【０１６１】
本発明によれば、上面電極と中間電極との位置関係、および中間電極を適切に配列させることにより、発光出力の維持率（電流−光出力特性の直線性）の高く、優れた発光出力を示す半導体発光素子を提供することができる。本発明の半導体発光素子の製造方法によれば、上面電極と中間電極との位置関係、および中間電極を適切に配列させることにより、発光出力の維持率の高い半導体発光素子を製造することができる。
【符号の説明】
【０１６２】
１００            半導体発光素子
１０            成長用基板
２０            エッチングストップ層
３０            半導体積層体
３１            第１導電型半導体層
３５            半導体発光層
３５Ｗ          井戸層
３５Ｂ          障壁層
３７            第２導電型半導体層
３９            キャップ層
４０ａ          第１コンタクト部
４０ｂ          第２コンタクト部
５３ａ          第１中間電極
５３ｂ          第２中間電極
５０            接合層
５１            コンタクト層
５１ａ          コンタクト層部
５５            誘電体層
６０            金属反射層
７０            金属接合層
８０            支持基板
９１            裏面電極
９３            上面電極
９３ａ          配線部
９３ｄ          パッド部
Ｅ１            露出領域
Ｅ２            露出面
Ｅ３            露出部
【図１Ａ】
2020194924.tif 000008
【図１Ｂ】
2020194924.tif 000009
【図１Ｃ】
2020194924.tif 000010
【図１Ｄ】
2020194924.tif 000011
【図２】
2020194924.tif 000012
【図３】
2020194924.tif 000013
【図４】
2020194924.tif 000014
【図５】
2020194924.tif 000015
【図６】
2020194924.tif 000016
【図７Ａ】
2020194924.tif 000017
【図７Ｂ】
2020194924.tif 000018
【図７Ｃ】
2020194924.tif 000019
【図７Ｄ】
2020194924.tif 000020
【図８】
2020194924.tif 000021
【図９】
2020194924.tif 000022
【図１０】
2020194924.tif 000023
【図１１】
2020194924.tif 000024