(57)【要約】【課題】Ｉ２Ｃバスに接続可能な活線挿抜対象のスレーブデバイスの数を増加させることができる通信システムを提供する。【解決手段】Ｉ２Ｃバス３によってマスターデバイスであるＣＰＵ１にスレーブデバイスであるユニット２１〜２Ｎが接続され、ユニット２１〜２Ｎの活線挿抜時のサージ電圧対策として、Ｉ２Ｃバス３とＧＮＤ端子との間に過電圧保護回路として機能するツエナーダイオードＤを備えた通信システムであって、ツエナーダイオードＤとＧＮＤ端子との断続を制御するスイッチＳＷを具備する。ツエナーダイオードＤは、アノードがＩ２Ｃバス３に接続され、カソードがスイッチＳＷを介してＧＮＤ端子に接続されている。【選択図】図１
2020024547.tif 000002
【特許請求の範囲】
【請求項１】
Ｉ２Ｃバスによってマスターデバイスに複数のスレーブデバイスが接続され、前記スレーブデバイスの活線挿抜時のサージ電圧対策として、前記Ｉ２ＣバスとＧＮＤ端子との間に過電圧保護回路を備えた通信システムであって、
前記過電圧保護回路と前記ＧＮＤ端子との断続を制御するスイッチを具備することを特徴とする通信システム。
【請求項２】
前記過電圧保護回路は、アノードが前記Ｉ２Ｃバスに接続されたツエナーダイオードであり、前記ツエナーダイオードのカソードが前記スイッチを介して前記ＧＮＤ端子に接続されていることを特徴とする請求項１記載の通信システム。
【請求項３】
前記スレーブデバイスの挿抜時に開放する必要があるカバーと、
前記カバーの開閉状態を示すカバー状態信号を出力する開閉検出センサーとを具備し、
前記スイッチは、前記カバーが解放された前記スレーブデバイスの挿抜可能状態で、前記過電圧保護回路と前記ＧＮＤ端子とを接続させ、前記カバーが閉塞されて前記スレーブデバイスの挿抜不能状態で、前記過電圧保護回路を前記ＧＮＤ端子から解放させることを特徴とする請求項１又は２記載の通信システム。
【請求項４】
前記マスターデバイスは、少なくとも前記スレーブデバイスとの通信時には、前記スイッチによって前記過電圧保護回路を前記ＧＮＤ端子から解放させることを特徴とする請求項１又は２記載の通信システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マスターデバイスと、複数のスレーブデバイスとが１チャネルのＩ２Ｃバスによって接続された通信システムに関する。
【背景技術】
【０００２】
画像形成装置の画像形成ユニットに、ユニット毎のライフカウント情報、ユニット特性データ、製造シリアル番号などを保持する記憶手段をもたせる場合、それらの通信手段は一般的にシリアルデータライン（ＳＤＡ）とシリアルクロックライン（ＳＣＬ）の２本の信号で１チャネルを構成するＩ２Ｃバスが用いられる。通常、１チャネルのＩ２Ｃバスには、システムの制御を行うマスターデバイスと、複数のスレーブデバイスとを接続する構成で使用される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−１６５４２１号公報
【特許文献２】特開平１１−９６０９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
Ｉ２Ｃバスに接続するデバイス数の上限は規定されていないが、通常は接続デバイスの数が増えるに従いバスの浮遊容量が増加し、Ｉ２Ｃバス通信に要求される信号品質の維持が困難になるため、接続デバイス数の制限となる。
【０００５】
さらに構成上の都合で、スレーブデバイスを活線挿抜に対応せざるを得ない場合は、活線挿抜時に発生するサージ電圧からデバイスを保護する目的で、サージ対策用のツエナーダイオードを接続する必要が生じるが、サージ対策用のツエナーダイオードの端間容量が比較的大きいため、１チャネルに接続するデバイス数に対する制約となり、Ｉ２Ｃバスのチャネルを複数用いなければならないという問題点があった。
【０００６】
図４には、Ｉ２Ｃバス３によって、マスターデバイスであるＣＰＵ１にスレーブデバイスであるユニット２１〜２Ｎを接続した通信システムの例が示されている。ユニット２１〜２Ｎは、コネクタ４１〜４ＮによってそれぞれＣＰＵ１を内蔵する本体１０にそれぞれ挿抜可能に構成されている。画像形成装置の場合は、ユニット２１〜２Ｎが感光体ドラム、現像装置、定着装置、転写装置等が該当し、ＣＰＵ１が画像形成プロセスにおける主制御デバイスに該当する。
【０００７】
ユニット２１〜２Ｎは、ユニット毎のライフカウント情報、ユニット特性データ、製造シリアル番号等を保持するＥＥＰＲＯＭ２１を内蔵し、ＣＰＵ１とＩ２Ｃバス３を用いて通信する。
【０００８】
Ｉ２Ｃバス３のＳＣＬ、ＳＤＡラインと接地させるためのＧＮＤ（グランド）端子との間には、ユニット２１〜２Ｎの活線挿抜の際に発生するサージ電圧から、Ｉ２Ｃバス３に接続されるデバイスを保護する目的で、それぞれツエナーダイオードＤが接続されている。サージ対策用のツエナーダイオードＤの端子間容量は数十〜１００［ｐＦ］程度である。
【０００９】
ここで、電源ＶＤＤの電圧を３．０［Ｖ］、プルアップ抵抗Ｒの抵抗値を１．５［ｋΩ］、ツエナーダイオードＤの端子間容量を６０［ｐＦ］、コネクタ４１〜４Ｎの１個当たり端子容量１０「ｐＦ」として、スレーブ接続数（１〜１０）個毎の立ち上がり遅延時間をそれぞれ試算すると、図５に示す表のようになる。Ｉ２Ｃバス３を通常モード（Normal mode：１００［ｋｂ／ｓ］）で使用する場合、立ち上がり遅延時間の最大値が１，０００［ｎｓ］と規定されている。従って、スレーブデバイスの接続数の上限は、図５を参照すると、８個ということになる。
【００１０】
フルカラーの画像形成装置の場合は、感光体ドラムおよび現像装置はそれぞれ４色分のユニット数となり、これだけでスレーブデバイスの接続数は、上限の８個になってしまう。従って、定着装置や転写装置をスレーブデバイスとして接続しなければならない場合、１チャネルのＩ２Ｃバス３では不足することになる。
【００１１】
この場合はＩ２Ｃバス３のチャネルを追加しなければならなくなるが、Ｉ２Ｃバス３の許容チャネル数の上限であったり、空ポートが不足していたりすると、ＣＰＵ１をより高価なものに変更しなければならない。また、特許文献１、２に示すように、Ｉ２Ｃバス３において１チャネルに多数のスレーブデバイスを接続するために、マスターデバイスに対して接続するスレーブデバイス群の切替えおよびバス調停をおこなう回路を付加しなければならなくなる。
【００１２】
本発明は、上記問題点を鑑みてなされたものであり、その目的とするところは、Ｉ２Ｃバスに接続可能な活線挿抜対象のスレーブデバイスの数を増加させることができる通信システムを提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の通信システムは、Ｉ２Ｃバスによってマスターデバイスに複数のスレーブデバイスが接続され、前記スレーブデバイスの活線挿抜時のサージ電圧対策として、前記Ｉ２ＣバスとＧＮＤ端子との間に過電圧保護回路を備えた通信システムであって、前記過電圧保護回路と前記ＧＮＤ端子との断続を制御するスイッチを具備することを特徴とする。
【発明の効果】
【００１４】
本発明によれば、過電圧保護回路をＧＮＤ端子から解放させることで、立ち上がり遅延時間を短くすることができ、Ｉ２Ｃバス３に接続可能な活線挿抜対象のユニット２１〜２Ｎの数を増加させることができるという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る通信システムの実施の形態の概略構成を示すブロック図である。
【図２】図１に示すスイッチによる断続制御を説明する図である。
【図３】図１に示す通信システムにおけるスレーブ接続数毎の立ち上がり遅延時間を示す図である。
【図４】従来の通信システムの概略構成を示すブロック図である。
【図５】図４に示す通信システムにおけるスレーブ接続数毎の立ち上がり遅延時間を示す図である。
【発明を実施するための形態】
【００１６】
以下、図を参照して本発明の実施の形態を詳細に説明する。なお、以下の実施形態において、従来技術と同様の機能を示す構成には、同一の符号を付し、適宜説明を省略する。
【００１７】
本実施の形態の通信システムは、図１を参照すると、Ｉ２Ｃバス３によって、マスターデバイスであるＣＰＵ１とスレーブデバイスであるユニット２１〜２Ｎとが接続されている。ユニット２１〜２Ｎは、コネクタ４１〜４ＮによってそれぞれＣＰＵ１を内蔵する本体１０ａにそれぞれ挿抜可能に構成されている。画像形成装置の場合は、ユニット２１〜２Ｎが感光体ドラム、現像装置、定着装置、転写装置等が該当し、ＣＰＵ１が画像形成プロセスにおける主制御デバイスに該当する。
【００１８】
ユニット２１〜２Ｎは、安全面への配慮等の理由で本体１０ａに設けられたカバー２０の内部に配置され、ユニット２１〜２Ｎの挿抜時には、必ずカバー２０を開放する必要がある。
【００１９】
また、本体１０ａには、カバー２０の開閉を検出し、カバー２０の開閉状態を示すカバー状態信号を出力する開閉検出センサー３０が設けられている。
【００２０】
Ｉ２Ｃバス３のＳＣＬ、ＳＤＡラインとＧＮＤ端子との間には、それぞれツエナーダイオードＤとスイッチＳＷとが直列に接続されている。ツエナーダイオードＤは、アノードがＩ２Ｃバス３に接続され、カソードがスイッチＳＷを介してＧＮＤ端子に接続されている。
【００２１】
スイッチＳＷは、例えば、トランジスタ等の電子素子で構成され、開閉検出センサー３０からのカバー状態信号によってオンオフが制御される。
【００２２】
図２を参照すると、スイッチＳＷは、カバー２０が解放され、ユニット２１〜２Ｎの挿抜を行うことができる挿抜可能状態でオンされる。これにより、ツエナーダイオードＤとＧＮＤ端子との間が接続され、ツエナーダイオードＤは、ユニット２１〜２Ｎの活線挿抜の際に発生するサージ電圧から、Ｉ２Ｃバス３に接続されるデバイス（マスターデバイス、スレーブデバイス）を保護する過電圧保護回路として機能する。
【００２３】
スイッチＳＷは、カバー２０が閉塞され、ユニット２１〜２Ｎの挿抜を行うことができない挿抜不能状態でオフされる。これにより、ツエナーダイオードＤがＧＮＤ端子から解放され、ツエナーダイオードＤの端子間容量がユニット２１〜２Ｎの立ち上がり遅延時間に寄与しない状態となる。
【００２４】
開閉検出センサー３０からのカバー状態信号は、カバー２０の開放時に内部機構の駆動停止や危険電圧の印加停止等の制御をＣＰＵ１に実行させる目的で、ＣＰＵ１にも入力される。そして、ＣＰＵ１は、カバー２０が開放された状態でユニット２１〜２Ｎとの通信を実行することなく、カバー２０が閉塞された状態でユニット２１〜２Ｎとの通信を実行する。従って、ツエナーダイオードＤがＧＮＤ端子から解放された状態で、ＣＰＵ１は、ユニット２１〜２Ｎとの通信を実行する。
【００２５】
ここで、ツエナーダイオードＤがＧＮＤ端子から解放された状態で、電源ＶＤＤの電圧を３．０［Ｖ］、プルアップ抵抗Ｒの抵抗値を１．５［ｋΩ］、ツエナーダイオードＤの端子間容量を６０［ｐＦ］、コネクタ４１〜４Ｎの１個当たり端子容量１０「ｐＦ」として、スレーブ接続数（１〜１０個）毎の立ち上がり遅延時間をそれぞれ試算すると、図３に示す表のようになる。Ｉ２Ｃバス３を通常モード（Normal mode：１００［ｋｂ／ｓ］）で使用する場合、立ち上がり遅延時間の最大値が１，０００［ｎｓ］と規定されている。従って、図３を参照すると、スレーブ接続数が１０個で十分に余裕があり、さらなるスレーブデバイス追加を許容することができる。
【００２６】
なお、本実施の形態では、カバー状態信号によるハードウェア制御でスイッチＳＷのオンオフを制御するように構成したが、ＣＰＵ１を用いたソフトウェア制御でスイッチＳＷのオンオフを制御するようにしても良い。
【００２７】
マスターデバイスであるＣＰＵ１でスイッチＳＷのオンオフを制御する場合、ＣＰＵ１は通信を実行するタイミングを当然把握しているため、少なくともユニット２１〜２Ｎとの通信を実行する際に、スイッチＳＷをオフ状態に制御すれば良い。
【００２８】
また、マルチマスター接続の場合でも本実施の形態は有効であるが、マスタースレーブとなるデバイスには、カバー状態信号を入力しておく必要がある。
【００２９】
以上説明したように、本実施の形態によれば、Ｉ２Ｃバス３によってマスターデバイスであるＣＰＵ１にスレーブデバイスであるユニット２１〜２Ｎが接続され、ユニット２１〜２Ｎの活線挿抜時のサージ電圧対策として、Ｉ２Ｃバス３とＧＮＤ端子との間に過電圧保護回路として機能するツエナーダイオードＤを備えた通信システムであって、ツエナーダイオードＤとＧＮＤ端子との断続を制御するスイッチＳＷを具備する。ツエナーダイオードＤは、アノードがＩ２Ｃバス３に接続され、カソードがスイッチＳＷを介してＧＮＤ端子に接続されている。
この構成により、スイッチＳＷによってサージ電圧対策用のツエナーダイオードＤをＧＮＤ端子から解放させ、ツエナーダイオードＤの端子間容量がユニット２１〜２Ｎの立ち上がり遅延時間に寄与しない状態にすることができる。従って、ツエナーダイオードＤをＧＮＤ端子から解放させることで、立ち上がり遅延時間を短くすることができ、Ｉ２Ｃバス３に接続可能な活線挿抜対象のユニット２１〜２Ｎの数を増加させることができる。
【００３０】
さらに、本実施の形態において、ユニット２１〜２Ｎの挿抜時に開放する必要があるカバー２０と、カバー２０の開閉状態を示すカバー状態信号を出力する開閉検出センサー３０とを具備し、スイッチＳＷは、カバー２０が解放されたユニット２１〜２Ｎの挿抜可能状態で、ツエナーダイオードＤとＧＮＤ端子とを接続させ、カバー２０が閉塞されてユニット２１〜２Ｎの挿抜不能状態で、ツエナーダイオードＤをＧＮＤ端子から解放させる。
この構成により、Ｉ２Ｃバス３に接続可能な活線挿抜対象のユニット２１〜２Ｎの数を増加させることができると共に、活線挿抜時のサージ電圧対策を確実に行うことができる。
【００３１】
さらに、本実施の形態において、ＣＰＵ１は、少なくともユニット２１〜２Ｎとの通信時には、スイッチＳＷによってツエナーダイオードＤをＧＮＤ端子から解放させる。
この構成により、通信時にツエナーダイオードＤの端子間容量がユニット２１〜２Ｎの立ち上がり遅延時間に寄与しない状態にすることができ、Ｉ２Ｃバス３に接続可能な活線挿抜対象のユニット２１〜２Ｎの数を増加させることができる。
【００３２】
なお、本発明が上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上記実施の形態に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。なお、各図において、同一構成要素には同一符号を付している。
【符号の説明】
【００３３】
１  ＣＰＵ
２１〜２Ｎ  ユニット
３  Ｉ２Ｃバス
４１〜４Ｎ  コネクタ
１０  本体
１０ａ  本体
２０  カバー
２１  ＥＥＰＲＯＭ
３０  開閉検出センサー
Ｄ  ツエナーダイオード
Ｒ  プルアップ抵抗
ＳＷ  スイッチ
ＶＤＤ  電源
【図１】
2020024547.tif 000003
【図２】
2020024547.tif 000004
【図３】
2020024547.tif 000005
【図４】
2020024547.tif 000006
【図５】
2020024547.tif 000007