(57)【要約】【課題】本発明の課題は、回路設計時にＰＬＤの内部抵抗と外部抵抗の整合性チェックを可能とすることを目的とする。【解決手段】上記課題は、プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較し、前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力する処理をコンピュータに実行させるプルアップ／プルダウン抵抗検証プログラムにより達成される。【選択図】図３
2020095607.tif 000002
【特許請求の範囲】
【請求項１】
プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較し、
前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力する
処理をコンピュータに実行させるプルアップ／プルダウン抵抗検証プログラム。
【請求項２】
前記第１抵抗及び前記第２抵抗のうち片方又は両方が、プログラム可能な集積回路の内部抵抗であることを特徴とする請求項１記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項３】
前記第１抵抗及び前記第２抵抗のうち片方又は両方が、第１のプログラム可能な集積回路と第２のプログラム可能な集積回路との間のネット上にある外部抵抗であることを特徴とする請求項１記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項４】
前記第１抵抗及び前記第２抵抗のうち片方又は両方が、プログラム可能な集積回路と論理回路構成が固定の集積回路との間のネット上にある外部抵抗であることを特徴とする請求項１記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項５】
前記コンピュータに、
前記第１抵抗及び前記第２抵抗のうち片方又は両方がプログラム可能な集積回路の内部抵抗であることを検出すると、該第１回路と該第２回路とを含む回路図に、該第１回路と該第２回路とを接続する一のパスに対して第１のエラー情報を付加して、該回路図を表示装置に表示させる
ことを特徴とする請求項２記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項６】
前記コンピュータに、
前記第１抵抗及び前記第２抵抗のうち、片方が前記外部抵抗であり、他方が内部抵抗であることを検出すると、該第１回路と該第２回路とを含む回路図に、該第１回路と該第２回路とを接続する一のパスに対して第１のエラー情報を付加して、該回路図を表示装置に表示させる
ことを特徴とする請求項３又は４記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項７】
前記コンピュータに、
前記第１抵抗及び前記第２抵抗の両方が前記外部抵抗であることを検出すると、該第１回路と該第２回路とを含む回路図に、該第１回路と該第２回路とを接続する一のパスに対して第２のエラー情報を付加して、該回路図を表示装置に表示させる
ことを特徴とする請求項３又は４記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項８】
前記コンピュータに、
前記第１のエラー情報又は第２のエラー情報とリンクさせたエラーメッセージを出力させる
ことを特徴とする請求項５又は６記載のプルアップ／プルダウン抵抗検証プログラム。
【請求項９】
プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較し、
前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力する
処理をコンピュータが行うプルアップ／プルダウン抵抗検証方法。
【請求項１０】
プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較することで、プルアップ抵抗とプルダウン抵抗とが混在して存在することを検証する検証部と、
前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力するエラー出力部と
を有する情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プルアップ／プルダウン抵抗検証プログラム、プルアップ／プルダウン抵抗検証方法、及び情報処理装置に関する。
【背景技術】
【０００２】
近年、プリント配線板（ＰＣＢ）においては、設計コスト及び製造コストの削減に加えて、多様な機能の実現が求められている。
【０００３】
プリント配線板の回路設計において、部品の出力ピンを特定し、部品の特性もしくは状態に応じて、出力ピンのインタフェース（Ｉ／Ｆ）電圧の算出もしくは取得に変更を加えることで、Ｉ／Ｆ電圧に係る電気的なチェックのエラー検出精度を高める技術等が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１５−４１１１２号公報
【特許文献２】特開２００７−９４５０６号公報
【特許文献３】特開平３−９４７６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
プリント配線板（ＰＣＢ）の回路設計は、ＰＬＤ（Programmable  Logic  Device）を用いて行われている。ＰＬＤとして、目的や用途に応じて、ＣＰＬＤ（Complex  Programmable  Logic  Device）又はＦＰＧＡ（Field  Programmable  Gate  Away）が利用されている。
【０００６】
ＰＬＤは、設計者のプログラムによって内部の論理回路やＩ／Ｏの設定が制御可能である。そのため、ＰＬＤを用いたＰＣＢ回路を設計する場合、ＰＬＤ内部と外部との相互の影響を考慮して設計する必要がある。一方、ＰＬＤ及びＩＣの回路間の接続において、プルアップ抵抗又はプルダウン抵抗を利用し、信号の高速化による回路動作の安定化が行われている。
【０００７】
しかしながら、プルアップ抵抗又はプルダウン抵抗は各回路内部にも設計されている場合があり、この場合、回路間の接続において設計されたプルアップ抵抗又はプルダウン抵抗により、信号を十分に安定化させることができず、ＩＣが誤動作する恐れがある。ＰＣＢの回路設計における、回路内部のプルアップ抵抗又はプルダウン抵抗を考慮した検証では、検証者の経験及びスキルに依存しているため、十分な検証作業を行うことは容易ではなかった。
【０００８】
したがって、１つの側面では、回路設計時にＰＬＤの内部抵抗と外部抵抗の整合性チェックを可能とすることを目的とする。
【課題を解決するための手段】
【０００９】
一態様によれば、プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較し、前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力する処理をコンピュータに実行させるプルアップ／プルダウン抵抗検証プログラムが提供される。
【発明の効果】
【００１０】
回路設計時にＰＬＤの内部抵抗と外部抵抗の整合性チェックを可能とする。
【図面の簡単な説明】
【００１１】
【図１】プリント配線板の回路設計における既存の検証例を説明するための図である。
【図２】内部抵抗の定義情報の取得を説明するための図である。
【図３】エラー箇所を示した回路図の表示例を示す図である。
【図４】内部抵抗の表示例を示す図である。
【図５】回路設計装置のハードウェア構成例を示す図である。
【図６】本実施例に係る機能構成例を示す図である。
【図７】ＤＲＣ情報ＤＢのテーブル構成例を示す図である。
【図８】ＤＲＣ情報ＤＢの各テーブルのデータ構成例を示す図である。
【図９】回路ＤＢのテーブル構成例を示す図である。
【図１０】回路ＤＢで管理される回路図の例を示す図である。
【図１１】回路ＤＢにおけるテーブルの構成例を説明するための図である。
【図１２】回路ＤＢの各テーブルのデータ構成例を説明するための図である。
【図１３】部品ライブラリＤＢのテーブル構成例を示す図である。
【図１４】部品ライブラリＤＢの各テーブルのデータ構成例を説明するための図である。
【図１５】ＰＬＤ部品ＤＢのテーブル構成例を示す図である。
【図１６】ＰＬＤ部品ＤＢの各テーブルのデータ構成例を説明するための図である。
【図１７】ＰＬＤ部品ＤＢにインポートされる定義情報のデータ構成例を示す図である。
【図１８】ＰＬＤ部品ＤＢへのインポートによるデータ例を示す図である。
【図１９】インポート処理シーケンスを示す図である。
【図２０】図１９のステップＳ１０５における生成処理を説明するためのフローチャート図である。
【図２１】ＤＲＣ制御部による混在チェックのパラメータ設定処理の概要を説明するための図である。
【図２２】ＤＲＣ処理部によるパスデータ構築処理を説明するための図である。
【図２３】ＤＲＣ処理部による内部抵抗を持つピンの判定処理を説明するための図である。
【図２４】ＤＲＣ処理部によるトレース処理を説明するためのフローチャート図である。
【図２５】図２４のステップＳ３１５における接続部品トレース処理を説明するためのフローチャート図である。
【図２６】回路図の例を示す図である。
【図２７】図２６の回路図に基づく回路ＤＢのデータ例を示す図である。
【図２８】トレース処理により得られた値と変数との関係を示す図である。
【図２９】ＤＲＣ処理部による混在チェックの概要について説明するための図である。
【図３０】ＤＲＣ定義例を示す図である。
【図３１】ＤＲＣ処理部による検証処理について説明するためのフローチャート図である。
【図３２】ＤＲＣ処理部による内部抵抗有無判定処理を説明するためのフローチャート図である。
【図３３】ＤＲＣ処理部による外部抵抗有無判定処理を説明するためのフローチャート図である。
【図３４】ＤＲＣ処理部による外部抵抗有無判定処理を説明するためのフローチャート図である。
【図３５】ＤＲＣ処理部によるエラー情報取得処理を説明するためのフローチャート図である。
【図３６】ＤＲＣ処理部によるチェック処理を説明するためのフローチャート図である。
【図３７】図２６の回路図におけるＰＬＤに関するデータ例を示す図である。
【図３８】図２６の回路図に基づいて行われた検証処理の結果例を示す図である。
【図３９】設計状況に基づく検証処理によるエラー検出の有無を説明するための図である。
【図４０】エラーが検出された場合のＤＲＣ情報ＤＢのデータ例を示す図である。
【図４１】図４０のデータ例に基づいて表示される画面例を示す図である。
【図４２】表示制御を有効にする操作に応じて表示される画面例を示す図である。
【図４３】エラー種別Ａに分類される外部抵抗間の混在パターン例を示す図である。
【図４４】エラー種別Ｂに分類される内部抵抗間の混在パターン例を示す図である。
【図４５】エラー種別Ｃに分類される内部抵抗と外部抵抗間の混在パターン例を示す図である。
【図４６】エラー種別Ｄに分類される複数エラーを含む混在パターン例を示す図である。
【図４７】表示処理部によるエラー表示処理を説明するフローチャート図である。
【図４８】図４７のステップＳ５０３で行われるリンク情報作成処理を説明するためのフローチャート図である。
【発明を実施するための形態】
【００１２】
以下、本発明の実施の形態を図面に基づいて説明する。プリント配線板（ＰＣＢ）に係る回路設計の検証において、既存のＤＲＣ（Design  Rule  Check）に基づいた検証では適切にエラーを検出できない場合について説明する。ＰＬＤ（Programmable  Logic  Device）とＩＣ（Integrated  Circuit）とが接続される場合で説明するが、この例に限定されない。ＩＣ−ＩＣ間、ＰＬＤ−ＰＬＤ間、ＩＣ−ＰＬＤ間でも同様である。
【００１３】
図１は、プリント配線板の回路設計における既存の検証例を説明するための図である。図１（Ａ）及び図１（Ｂ）では、ＰＣＢに設計されたＰＬＤ１とＩＣ１とプルアップ抵抗Ｐｕの配置配線が示された回路図の例を示している。ＰＬＤ１とＩＣ１とをＰＣＢに配置する部品の例として説明するが、これらの回路に限定されない。
【００１４】
この回路図では、ＰＬＤ１の出力ピンＰＬＤ１．２がＩＣ１の入力ピンＩＣ１．１及びＩＣ１．２へと接続されている。また、信号伝播を安定させるためにプルアップ抵抗ＡＰｕがＰＬＤ１とＩＣ１とを結ぶ配線と電源ＰＷＲとの間に配置及び配線されている。
【００１５】
図１（Ａ）に示すように、ＰＣＢに設計されたＰＬＤ１とＩＣ１とプルアップ抵抗ＡＰｕの配置及び配線された回路図では、ＰＬＤ１とＩＣ１のいずれにも内部抵抗が示されないため、既存の検証では、ＰＬＤ１とＩＣ１間の配線にエラーは検出されない。
【００１６】
図１（Ｂ）では、ＰＬＤ１内において、出力ピンＰＬＤ１．２に対してプルダウン抵抗ＢＰｄが配置及び配線された例を示している。プルダウン抵抗ＢＰｄはＧＮＤで接地されている。この回路図では、電源ＰＷＲから供給された電流は、ＩＣ１へは供給されず、ＰＬＤ１内のプルダウン抵抗ＢＰｄにより出力ピンＰＬＤ１．２へと引き込まれ、ＧＮＤへと流れてしまう。このように内部抵抗が考慮された場合には、ＰＬＤ１とＩＣ１間の配線に関してエラーを検出することができる。
【００１７】
しかしながら、既存のＣＡＤ（Computer-Aided  Design）等による回路設計装置では、ＰＬＤ部品の内部抵抗を考慮した検証が行われていないため、ＰＬＤ部品が利用される場合には、設計者がＰＬＤ部品の内部抵抗の情報を確認しながら、ＰＣＢの設計及び検証を行っていた。
【００１８】
このような設計及び検証作業は、検証者の知識及び経験等に基づくスキルに依存しているため、検証者によって検証精度にばらつきが生じ、検証作業が十分に精度良く行えていない場合があった。また、ＰＬＤの内部設計と、ＰＣＢの回路設計では、設計者が異なる場合があり、設計者間での情報の共有が十分でない場合、不適切な設計の検出が十分に行えず、最終製品の不具合につながる恐れがあった。
【００１９】
以下に説明する実施例では、プリント配線板（ＰＣＢ）に係る回路設計に関し、回路の内部抵抗の利用状況、及びそれに関連する設計内容に不備が無いかを検出可能とする検証技術を提供する。本実施例に係る検証技術により、ＰＣＢの開発に係る、部品としての回路の設計者及びＰＣＢの設計者の設計作業の見直しの負担を軽減し、また、設計されたＰＣＢの検証者の検証作業の負担を軽減可能となる。これにより、後工程におけるＰＣＢの不具合の発生を低減できる。
【００２０】
本実施例では、少なくとも、以下の項目を実行可能とする。
１．回路の各ピンに対して、内部プルアップ抵抗又は内部プルダウン抵抗（以下、簡潔に「内部抵抗」という場合がある）の有無を定義可能とする。
２．上記１．の定義を識別し、回路間の配線ごとに、内部抵抗の存在も含めて、プルアップ抵抗とプルダウン抵抗との混在チェックを実施可能とする。
３．上記２．の混在チェックにおいて、上記１．で定義した内部抵抗情報のうち、混在チェック対象とする内部抵抗をユーザにより指定可能とする。
４．上記２．の混在チェックにより不適切な接続状態を検出した場合、エラー情報を作成し表示し、ユーザがエラー箇所を容易に確認可能とする。
５．上記１．で定義した内部抵抗情報を利用して、内部抵抗の有無をユーザが視覚的に認識できる情報を回路図上で表示可能とする。
【００２１】
上述において、ユーザとは、部品としての回路及びＰＣＢのそれぞれの設計者、設計したＰＣＢの検証者等である。
【００２２】
上記１．〜５．について、図２及び図３で概要を説明する。図２は、内部抵抗の定義情報の取得を説明するための図である。図２において、ユーザは、通常、ＰＬＤ設計ツール３を用いて、ＰＬＤの回路設計を行う。ＰＬＤの回路設計では、ＰＬＤそれぞれが安定して動作するように設計され、ユーザは、動作の安定化を目的として、回路内部に、プルアップ抵抗又はプルダウン抵抗を含める場合がある。
【００２３】
ＰＬＤ設計ツール３は、設計レポート３ａを出力可能であり、設計レポート３ａには、ピン毎の定義情報３ｂが含まれている。ＰＬＤ内部でピンがプルアップ抵抗又はプルダウン抵抗を持つ場合は、定義情報３ｂに内部抵抗の種別が示されるようにする。このような定義情報３ｂを、ＰＬＤライブラリに相当するＰＬＤ部品ＤＢ５４にインポートしておく。ＰＬＤ部品ＤＢ５４は後述される回路設計装置１００（図６）に保持されている。回路設計装置１００にて、本実施例に係る検証処理が行われエラーを検出すると、図３に示すようなエラーを示した回路図が表示される。
【００２４】
図３は、エラー箇所を示した回路図の表示例を示す図である。図３では、ＰＣＢ設計において、ＰＬＤ１とＩＣ１とが接続された回路図８０を例示している。回路図８０において、本実施例に係る検証処理では、ＰＬＤ１とＩＣ１間の接続に対してプルアップ抵抗ＡＰｕを検出することに加えて、ＰＬＤ１の内部にプルダウン抵抗ＢＰｄを認識する。したがって、ＰＬＤ１とＩＣ１間において、プルアップ抵抗ＡＰｕとプルダウン抵抗ＢＰｄとが混在していることを検出する。
【００２５】
本実施例では、ＰＬＤ１の内部において、認識されたＰＬＤ１の内部のプルダウン抵抗ＢＰｄが表示され、また、プルダウン抵抗ＢＰｄが接続されている出力ピンＰＬＤ１．２に対してエラー表示８０ｅを付加して、回路図８０を表示する。
【００２６】
部品内部のプルアップ抵抗又はプルダウン抵抗の表示は、図３の例に限定されない。他の表示例について図４に示す。図４は、内部抵抗の表示例を示す図である。図４（Ａ）〜図４（Ｃ）では、部品シンボルに内部抵抗の有無の表示例である。
【００２７】
図４（Ａ）は、図３と同様に、内部抵抗の存在を簡易回路図７ａで示した例である。図４（Ｂ）は、内部抵抗の種別を文字７ｂで示した例である。図４（Ｃ）は、内部抵抗の種別を簡易記号７ｃで示した例である。
【００２８】
図４（Ｄ）では、論理ネット（単に、ネットという場合がある）に部品、電源、アースがどのように接続しているかを抽象化して表示するトポロジ表示機能により内部抵抗を疑似表示７ｄで示した例である。これらの他、様々な表示が考えられるが、部品内の内部抵抗（プルアップ抵抗又はプルダウン抵抗）が分かるように表示されればよい。
【００２９】
本実施例に係る上記１．〜５．を実現する回路設計装置１００は、例えば、図５に示すようなハードウェア構成を有する。図５は、回路設計装置のハードウェア構成例を示す図である。
【００３０】
図５より、回路設計装置１００は、情報処理装置であって、ＣＰＵ１１と、主記憶装置１２と、補助記憶装置１３と、入力装置１４と、表示装置１５と、通信Ｉ／Ｆ１７と、ドライブ装置１８とを有し、バスＢに接続される。補助記憶装置１３、入力装置１４、及び回路設計装置１００がアクセス可能な外部記憶装置を含めて、記憶部１３０という。
【００３１】
ＣＰＵ１１は、回路設計装置１００を制御するプロセッサに相当し、記憶部１３０に格納されたプログラムを実行することで、以下に説明する本実施例に係る様々な処理を実現する。
【００３２】
記憶媒体１９（例えば、ＣＤ−ＲＯＭ（Compact  Disc  Read-Only  Memory）等）に記憶された本実施例に係るプログラムは、ドライブ装置１８を介して記憶部１３０にインストールされ、ＣＰＵ１１によって実行可能となる。
【００３３】
尚、本実施例に係るプログラムを格納する記憶媒体１９はＣＤ−ＲＯＭに限定されず、コンピュータが読み取り可能な、構造（structure）を有する１つ以上の非一時的（non-transitory）な、有形（tangible）な媒体であればよい。コンピュータ読取可能な記憶媒体として、ＣＤ−ＲＯＭの他に、ＤＶＤ（Digital  Versatile  Disk）ディスク、ＵＳＢメモリ等の可搬型記録媒体、フラッシュメモリ等の半導体メモリであっても良い。
【００３４】
図６は、本実施例に係る機能構成例を示す図である。図６において、回路設計装置１００は、ＰＬＤ部品制御部４１と、ＤＲＣ制御部４２と、ＤＲＣ処理部４３と、回路編集制御部４４と、データ出力部４５と、表示処理部４８とを有する。また、回路設計装置１００は、ＤＲＣ情報ＤＢ５１、回路ＤＢ５２、部品ライブラリＤＢ５３、ＰＬＤ部品ＤＢ５４、出力データ５９等を、記憶部１３０に保持する。これらＰＬＤ部品制御部４１とＤＲＣ制御部４２とＤＲＣ処理部４３と回路編集制御部４４とデータ出力部４５と表示処理部４８は、回路設計装置１００のＣＰＵ１１等により機能的に実現される。
【００３５】
ＰＬＤ部品制御部４１は、ユーザ７による、ＰＣＢの設計に用いるＰＬＤ等の部品の情報の編集を可能とする処理部である。処理の一つとして、ＰＬＤ部品制御部４１は、ユーザ７がＰＬＤ設計ツール３を用いて作成した内部抵抗の定義情報３ｂを入力すると、ＰＬＤ部品ＤＢ５４にインポートする。ＰＬＤ部品制御部４１は、定義情報３ｂがネットワークを介して入力されても良いし、回路設計装置１００内の記憶部１３０に保持されていてもよい。
【００３６】
ＤＲＣ制御部４２は、ユーザ７の操作に応じて、ＤＲＣ実行時のパラメータ等の設定情報をＤＲＣ情報ＤＢ５１に設定する。また、ＤＲＣ制御部４２は、ユーザ７の操作に応じて、ＤＲＣ処理部４３にＤＲＣ（検証処理）の実行を指示する。
【００３７】
ＤＲＣ処理部４３は、ＤＲＣ制御部４２からのＤＲＣの実行指示に応じて、ＤＲＣ情報ＤＢ５１に記憶される設定情報に基づいて、ＤＲＣを実行し、実行によりエラーを検出した場合にはエラー情報４３ｅをＤＲＣ情報ＤＢ５１に記憶する。
【００３８】
回路編集制御部４４は、ユーザ７の操作に応じて、回路設計するためのユーザインタフェースを表示装置１５に表示し、ＰＣＢの回路設計を支援する。ＰＣＢを構成する回路の情報は回路ＤＢ５２に格納される。
【００３９】
データ出力部４５は、ユーザ７の操作に応じて、回路ＤＢ５２から回路図データと、ネットリストとを取得し出力データ５９として記憶部１３０に出力し保持する。表示処理部４８は、データベース５１〜５４を参照して、ＤＲＣによる検証結果を表示装置１５に表示する制御を行う。
【００４０】
ＤＲＣ情報ＤＢ５１は、ユーザ７が指定したＤＲＣのチェックパラメータ、検証結果等を記憶するデータベースである。回路ＤＢ５２は、ユーザ７の入力した回路情報を記憶するデータベースである。部品ライブラリＤＢ５３は、ＰＣＢ設計用の部品の定義情報を記憶するデータベースである。ＰＬＤ部品ＤＢ５４は、ＰＬＤ部品に係る種々の定義情報を記憶するデータベースである。次に、これらのデータベース５１〜５４のテーブル構成例について説明する。
【００４１】
図７は、ＤＲＣ情報ＤＢのテーブル構成例を示す図である。図７より、ＤＲＣ情報ＤＢ５１は、ＤＲＣ定義テーブル５１ａ、ＤＲＣエラー情報テーブル５１ｂ、ＤＲＣパラメータテーブル５１ｃ、ＤＲＣエラー表示制御テーブル５１ｄ等を有する。
【００４２】
ＤＲＣ定義テーブル５１ａは、ＤＲＣチェックのエラーレベル、チェックパラメータ等を管理するテーブルである。チェックにより検出されるエラーの種別ごとにテーブルが作成される。ＤＲＣエラー情報テーブル５１ｂは、ＤＲＣにより検出したエラー情報を管理するテーブルである。
【００４３】
ＤＲＣパラメータテーブル５１ｃは、ＤＲＣにて検証を行う際の制御パラメータを管理するテーブルである。ＤＲＣエラー表示制御テーブル５１ｄは、ＤＲＣエラー情報を表示装置１５に表示する際の表示方法を管理するテーブルである。ユーザ７による変更に応じて、ＤＲＣエラー表示制御テーブル５１ｄは更新される。
【００４４】
図８は、ＤＲＣ情報ＤＢの各テーブルのデータ構成例を示す図である。図８より、ＤＲＣ定義テーブル５１ａは、エラー種別ＩＤ、エラーレベル、チェックパラメータへのリンク、エラー情報４３ｅへのリンク等の項目を有する。
【００４５】
エラー種別ＩＤは、エラー種別を特定する識別情報であり、ＤＲＣ情報ＤＢ５１内で一意にエラー種別を特定する。エラーレベルは、エラーの重要度を示し、表示処理部４８によってパラメータ値として参照される。チェックパラメータへのリンクは、検証時にＤＲＣ処理部４３が参照するチェックパラメータへのリンクを示す。エラー情報へのリンクは、各検証で生成したエラー情報４３ｅへのリンクを示す。
【００４６】
ＤＲＣエラー情報テーブル５１ｂは、エラー情報ＩＤ、エラーメッセージ、チェック定義へのリンク、エラー要素へのリンク等の項目を有する。エラー情報ＩＤは、エラー情報を特定する識別情報であり、ＤＲＣ情報ＤＢ５１内で一意にエラー情報４３ｅを特定する。エラーメッセージは、エラー内容の詳細を説明するメッセージを示す。チェック定義へのリンクは、エラー情報４３ｅの生成元となるチェック定義へのリンクを示す。エラー要素へのリンクは、エラーを検出した要素（部品のピン）へのリンクを示す。
【００４７】
ＤＲＣエラー表示制御テーブル５１ｄは、表示対象範囲等を有する。表示対象範囲は、表示装置１５にエラー情報４３ｅを表示する際の制御情報を示す。制御情報として、表示するエラーレベルをフィルタリングするための情報、表示するエラー種別をフィルタリングするための情報等が指定される。
【００４８】
ＤＲＣパラメータテーブル５１ｃは、チェックパラメータ等の項目を有する。チェックパラメータは、チェックのルールを制御するパラメータを示し、チェック毎に固有の情報を指定する。チェックパラメータは、チェック時にＤＲＣ処理部４３によって参照される。本実施例において、チェックパラメータによって、内部抵抗の識別子が指定される。内部抵抗の識別子は、文字列で示されればよい。
【００４９】
図９は、回路ＤＢのテーブル構成例を示す図である。図９より、回路ＤＢ５２は、１以上の回路図テーブル５２ａを有する。１つの回路図に対して１つの回路図テーブル５２ａが作成され、回路ＤＢ５２によって管理される。
【００５０】
回路図テーブル５２ａは、回路図全体の情報を管理するテーブルで、複数の部品テーブル５２ｂ及び複数のネットテーブル５２ｃへのリンクを保持する。後述するＰＬＤ部品の内部抵抗の定義情報も、回路図テーブル５２ａで管理される。
【００５１】
部品テーブル５２ｂは、回路図に含まれる部品の情報を管理するデータテーブルである。設計者等のユーザ７によって部品がＰＣＢの回路図に追加されると、部品テーブル５２ｂが記憶部１３０に１つ新たに追加され、部品テーブル５２ｂへのリンクが回路図テーブル５２ａに追加される。また、部品テーブル５２ｂは、複数の部品ピンテーブル５２ｄそれぞれへのリンクを保持する。
【００５２】
部品ピンテーブル５２ｄは、各部品が有する複数の部品ピンの情報を管理するデータテーブルである。部品ピンテーブル５２ｄは、親の部品テーブル５２ｂへのリンクを保持する。一つの部品ピンが複数の親部品に属することはない。親部品が有する部品ピンの数は、部品ライブラリで定義され、ユーザ７によって回路設計の段階で変更することはできない。部品が回路図に追加されると、部品が持つピン数分の部品ピンテーブルは、自動で作成される。
【００５３】
ネットテーブル５２ｃは、回路図に含まれるネットの情報を管理するデータテーブルである。ユーザ７によってネットが回路図に追加されると、ネットテーブル５２ｃが一つ追加される。接続されている部品ピンテーブル５２ｄへのリンクを保持する。
【００５４】
図１０は、回路ＤＢで管理される回路図の例を示す図である。図１０に示す回路図では、部品ＩＣ１及びＩＣ２が接続された場合で説明する。部品ＩＣ１は、部品ピンＩＣ１．１を有する。また、部品ＩＣ２は、部品ピンＩＣ２．１を有する。接続される部品ＩＣ１と部品ＩＣ２の間には、部品Ｒ１及びＲ２が配置されている。
【００５５】
部品ＩＣ１の部品ピンＩＣ１．１は、ネットＮ１によって部品Ｒ１に接続されることが示されている。そして、部品Ｒ１はネットＮ２によって部品Ｒ２に接続され、部品Ｒ２はネットＮ３によって部品ＩＣ２の部品ピンＩＣ２．１に接続されることが示されている。
【００５６】
このように設計された回路図を管理する回路ＤＢ５２におけるテーブルの構成例について図１１で説明する。図１１は、回路ＤＢにおけるテーブルの構成例を説明するための図である。
【００５７】
図１１より、図１０に示す回路図は、回路ＤＢ５２において、部品ＩＣ１、部品ＩＣ２、部品Ｒ１、及び部品Ｒ２の情報が部品テーブル５２ｂに保持される。ネットＮ１、ネットＮ２、及びネットＮ３の情報がネットテーブル５２ｃに保持される。また、部品ピンＩＣ１．１、部品ピンＩＣ２．１、部品ピンＲ１．１、部品ピンＲ１．２、部品ピンＲ２．１、及び部品ピンＲ２．２の情報が部品ピンテーブル５２ｄに保持される。
【００５８】
また、部品テーブル５２ｂでは、部品ＩＣ１の情報に部品ピンＩＣ１．１へのリンクを含み、部品ＩＣ２の情報に部品ピンＩＣ２．１へのリンクを含んでいる。また、部品Ｒ１の情報は部品ピンＲ１．１へのリンクと部品ピンＲ１．２へのリンクとを含んでいる。同様に、部品Ｒ２の情報は部品ピンＲ２．１へのリンクと部品ピンＲ２．２へのリンクとを含んでいる。
【００５９】
更に、部品ピンテーブル５２ｄでは、部品ピンＩＣ１．１の情報にネットＮ１へのリンクを含み、部品ピンＩＣ２．１の情報にネットＮ３へのリンクを含んでいる。また、部品ピンＲ１．１の情報にネットＮ１へのリンクを含み、部品ピンＲ１．２の情報ではネットＮ２へのリンクを含んでいる。更に、部品ピンＲ２．１の情報にネットＮ２へのリンクを含み、部品ピンＲ２．２の情報ではネットＮ３へのリンクを含んでいる。
【００６０】
一方、回路図テーブル５２ａでは、部品テーブル５２ｂで管理される、部品ＩＣ１へのリンクと、部品ＩＣ２へのリンクと、部品Ｒ１へのリンクと、部品Ｒ２へのリンクとを含む。また、回路図テーブル５２ａでは、ネットテーブル５２ｃで管理される、ネットＮ１へのリンクと、ネットＮ２へのリンクと、ネットＮ３へのリンクとを含んでいる。
【００６１】
次に、各部品の情報を管理する、部品テーブル５２ｂ、ネットテーブル５２ｃ、及び部品ピンテーブル５２ｄのデータ構成例について説明する。図１２は、回路ＤＢの各テーブルのデータ構成例を説明するための図である。
【００６２】
図１２より、回路図テーブル５２ａは、回路図ＩＤ、回路図名、部品リンク、ネットリンク等の項目を有する。回路図ＩＤは、回路図を特定する識別情報を示す。回路図名は、回路図の名称を示し、自動的に生成された名称であってもよいし、ユーザ７が設定した名称であってもよい。
【００６３】
部品リンクは、回路に含まれる部品の情報へのリンクを示し、通常、異なる複数の部品の情報へのリンクが示される。この例では、部品リンクとしてＢＬ１、ＢＬ２等が設定されて、ＢＬ１、ＢＬ２等のそれぞれは、記憶部１３０における部品テーブル５２ｂの先頭アドレス、部品ＩＤ等を示せばよい。
【００６４】
ネットリンクは、部品間を接続するネットの情報へのリンクを示し、通常、異なる複数のネットの情報へのリンクが示される。この例では、ネットリンクとしてＮＬ１、ＮＬ２等が設定され、ＮＬ１、ＮＬ２等のそれぞれは、記憶部１３０におけるネットテーブル５２ｃの先頭アドレス、ネットＩＤ等を示せばよい。
【００６５】
部品テーブル５２ｂは、部品ＩＤ、部品名、属性情報、ピンリンク等の項目を有する。部品ＩＤは、回路ＤＢ５２の中で部品を一意に特定する識別情報を示す。部品名は、部品の名称を示し、自動的に生成された名称であってもよいし、ユーザ７が設定した名称であってもよい。
【００６６】
属性情報は、部品の特徴に係る様々な情報を含み、例えば、部品種別、論理種別、詳細分類、ライブラリアクセスキー、論理透過等の情報を含む。部品種別は、ＩＣ、抵抗としてＲ等のいずれかを示す。論理種別は、プルアップ抵抗、プルダウン抵抗、コンデンサ、トランジスタ等のいずれかを示す。詳細分類は、ＦＰＧＡ（Field  Programmable  Gate  Away）、ＣＰＬＤ（Complex  Programmable  Logic  Device）、ＢＧＡ（Ball  Grid  Array）等のいずれかを示す。ライブラリアクセスキーは、部品ライブラリを特定するキーを示す。論理透過は、true又はfalseを示す。
【００６７】
ピンリンクは、部品のピン毎の情報へのリンクを示す。この例では、ピンリンクとしてＰＬ１、ＰＬ２等が設定され、ＰＬ１、ＰＬ  ２等のそれぞれは、記憶部１３０における部品ピンテーブル５２ｄの先頭アドレス、部品ピンＩＤ等を示せばよい。
【００６８】
ネットテーブル５２ｃは、ネットＩＤ、ネット名、ピンリンク等の項目を有する。ネットＩＤは、回路ＤＢ５２の中でネットを一意に特定する識別情報を示す。ネット名は、ネットの名称を示し、自動的に生成された名称であってもよいし、ユーザ７が設定した名称であってもよい。ピンリンクは、接続先のネットの情報へのリンクを示す。この例では、ピンリンクとしてＰＬ２が設定され、ＰＬ２は記憶部１３０における部品ピンテーブル５２ｄの先頭アドレス、部品ピンＩＤ等を示せばよい。
【００６９】
部品ピンテーブル５２ｄは、部品ピンＩＤ、部品ピン名、属性情報、部品リンク、ネットリンク等の項目を有する。部品ピンＩＤは、回路ＤＢ５２の中で部品ピンを一意に特定する識別情報を示す。部品ピン名は、部品ピンの名称を示し、自動的に生成された名称であってもよいし、ユーザ７が設定した名称であってもよい。
【００７０】
属性情報は、部品ピンの特徴に係る情報を含み、例えば、入出力属性等を含む。入出力属性は、部品ピンが入力ピンである場合には「入力」を示し、出力ピンである場合には「出力」を示し、入出力ピンである場合には「入出力」を示す。抵抗等の論理透過部品（後述）に対して、入出力属性は設定されない。
【００７１】
部品リンクは、部品ピンが属する部品の情報を管理する部品テーブル５２ｂへのリンクを示す。この例では、部品リンクとしてＢＬ１が設定され、ＢＬ１は記憶部１３０における部品テーブル５２ｂの先頭アドレス、部品ＩＤ等を示せばよい。ネットリンクは、部品ピンが接続されているネットの情報を管理するネットテーブル５２ｃへのリンクを示す。この例では、ネットリンクとしてＮＬ１が設定され、ＮＬ１は記憶部１３０におけるネットテーブル５２ｃの先頭アドレス、部品ＩＤ等を示せばよい。
【００７２】
図１３は、部品ライブラリＤＢのテーブル構成例を示す図である。図１３より、部品ライブラリＤＢ５３は、部品ライブラリテーブル５３ａと、部品ピンライブラリテーブル５３ｂとを有する。
【００７３】
部品ライブラリテーブル５３ａは、部品の各種定義情報を管理するテーブルであり、１以上の部品ピンライブラリテーブル５３ｂへのリンクを保持する。部品ライブラリテーブル５３ａの１レコードが１部品のライブラリ（部品ライブラリ）に相当する。
【００７４】
部品ピンライブラリテーブル５３ｂは、部品ピンの各種定義情報を管理するテーブルである。１つの部品ライブラリテーブル５３ａから複数の部品ピンライブラリテーブル５３ｂへとリンクされる。部品ピンライブラリテーブル５３ｂの１レコードが１部品ピンのライブラリ（部品ピンライブラリ）に相当する。
【００７５】
図１４は、部品ライブラリＤＢの各テーブルのデータ構成例を説明するための図である。図１４より、部品ライブラリテーブル５３ａは、ライブラリアクセスキー、属性情報、部品ピンライブラリリンク等の項目を有する。ライブラリアクセスキーは、部品ライブラリを特定するためのキーとして使用される文字列を示す。部品ライブラリ毎に固有のキーが割り当てられる。
【００７６】
属性情報は、部品の特徴に係る定義情報を示し、部品種別、詳細分類等の情報が示される。部品種別には、ＩＣ、抵抗としてＲ等のいずれかが指定される。詳細分類には、ＦＰＧＡ、ＣＰＬＤ、ＢＧＡ等のいずれかが指定される。部品ピンライブラリリンクは、部品ライブラリに関連付けられる部品ピンライブラリへのリンクを示す。部品ピンライブラリリンクとして、記憶部１３０内の部品ピンライブラリテーブル５３ｂのアドレス、又は部品ピンＩＤが指定されてもよい。
【００７７】
部品ピンライブラリテーブル５３ｂは、部品ピンＩＤ、部品ピン名、属性情報等の項目を有する。部品ピンＩＤは、部品ピンライブラリテーブル５３ｂの中で部品ピンを一意に特定する識別情報を示す。部品ピン名は、部品ピンの名称を示し、自動的に生成された名称であってもよいし、ユーザ７が設定した名称であってもよい。
【００７８】
属性情報は、部品ピンの特徴に係る情報を示し、少なくとも入出力区分を示す。入出力属性は、部品ピンが入力ピンである場合にはＩｎを示し、出力ピンである場合にはＯｕｔを示し、入出力ピンである場合にはＩｎＯｕｔを示す。
【００７９】
図１５は、ＰＬＤ部品ＤＢのテーブル構成例を示す図である。図１５より、ＰＬＤ部品ＤＢ５４は、ＰＬＤ部品テーブル５４ａと、ＰＬＤ部品ピンテーブル５４ｂとを有する。
【００８０】
ＰＬＤ部品テーブル５４ａは、ＰＬＤ部品の各種定義情報を管理するテーブルである。ＰＬＤとして利用する部品のライブラリ毎にＰＬＤ部品テーブル５４ａが作成され、複数のＰＬＤ部品ピンテーブル５４ｂへのリンクを保持する。ＰＬＤ部品ピンテーブル５４ｂは、ＰＬＤ部品の複数のピンそれぞれの情報を管理するテーブルである。部品ピン毎にＰＬＤ部品ピンテーブル５４ｂが作成され、ＰＬＤ部品のピンに係る情報が管理される。
【００８１】
図１６は、ＰＬＤ部品ＤＢの各テーブルのデータ構成例を説明するための図である。図１６より、ＰＬＤ部品テーブル５４ａは、ＰＬＤ部品ＩＤ、ライブラリアクセスキー、ＰＬＤピンリンク等の項目を有する。ライブラリアクセスキーは、ＰＬＤ部品として利用する部品の部品ライブラリを特定するためのキーとして使用される文字列を示す。ＰＬＤピンリンクは、ＰＬＤ部品ピンごとに、ＰＬＤ部品ピンテーブル５４ｂへのリンクを示す。ＰＬＤピンリンクとして、記憶部１３０内の当該部品ピン用のＰＬＤ部品ピンテーブル５４ｂの先頭アドレス等が指定されればよい。
【００８２】
ＰＬＤ部品ピンテーブル５４ｂは、部品ピンＩＤ、部品ピン名、属性情報、ＰＬＤ部品リンク等の項目を有する。部品ピンＩＤは、ＰＬＤ部品ＤＢ５４の中でＰＬＤ部品ピンを一意に特定する識別情報を示す。部品ピン名は、ＰＬＤ部品ピンの名称を示し、自動的に生成された名称であってもよいし、ユーザ７が設定した名称であってもよい。
【００８３】
属性情報は、ＰＬＤ部品ピンの特徴に係る情報を示し、ＰＬＤ部品ピンが持つ内部抵抗を示す。一例として、内部抵抗としてプルアップ抵抗が接続される場合には、内部抵抗種別に「Pullup」が示される。また、内部抵抗としてプルダウン抵抗が接続される場合には、内部抵抗種別に「Pulldown」が示される。
【００８４】
ＰＬＤ部品リンクは、ＰＬＤ部品ピンが属するＰＬＤ部品のＰＬＤ部品テーブル５４ａへのリンクを示す。ＰＬＤ部品リンクとして、記憶部１３０内のＰＬＤ部品テーブル５４ａの先頭アドレス等が指定されればよい。
【００８５】
図１７は、ＰＬＤ部品ＤＢにインポートされる定義情報のデータ構成例を示す図である。図１７より、定義情報３ｂは、ＰＤＬ設計ツール３（図２）が出力する設計レポート３ａに含まれている。
【００８６】
内部抵抗の種類を含む定義情報３ｂの例として、定義情報３ｂは、部品ピンＩＤ、論理ピン名、Ｉ／Ｏ種別、内部抵抗種別等の項目を有する。図１７に例示する定義情報３ｂは、本実施例の説明に必要な項目のみを示し、他を省略している。
【００８７】
部品ピンＩＤは、ＰＬＤ部品のピンを一意に特定する識別情報を示す。論理ピン名は、ＰＬＤ部品ＤＢ５４の部品ピン名に相当し、ユーザ７により任意に設定されていても良いし、自動的に作成された名称であってもよい。
【００８８】
Ｉ／Ｏ種別は、ピンの属性を示す。入力ピンである場合にはＩｎを示し、出力ピンである場合にはＯｕｔを示し、入出力ピンである場合にはＩｎＯｕｔを示す。内部抵抗種別は、ＰＬＤ部品内において、ピンが持つ内部抵抗の種別を示す。プルアップ抵抗の場合はＰｕｌｌｕｐを示し、プルダウン抵抗の場合はＰｕｌｌｄｏｗｎを示す。
【００８９】
このような定義情報３ｂに対して、インポート時に、ＰＬＤ部品制御部４１により、部品ライブラリを特定するアクセスキーが割り当てられ、ＰＬＤ部品ＤＢ５４にインポートされる。
【００９０】
この例では、定義情報３ｂに内部抵抗種別が設定された例を示しているが、定義情報３ｂのインポート後に、ユーザ７が、ＰＬＤ部品制御部４１を介して、内部抵抗種別を設定してもよい。ＰＬＤ部品制御部４１は、また、インポート後に、ユーザ７によるＰＣＢの設計検証時にＰＬＤ部品の内部抵抗を反映するＰＬＤ部品を指定可能とする。図１７の定義情報３ｂのデータ例で、インポート後のＰＬＤ部品ＤＢ５４のデータ例を説明する。
【００９１】
図１８は、ＰＬＤ部品ＤＢへのインポートによるデータ例を示す図である。図１８より、少なくとも、ライブラリアクセスキー４１ｂと、定義情報３ｂとを含む入力情報４１ａに基づいて、ＰＬＤ部品ＤＢ５４にインポートされる。
【００９２】
ＰＬＤ部品制御部４１は、定義情報３ａを、入力情報４１ａで指定されるライブラリアクセスキー４１ｂを用いて、ＰＬＤ部品ピンテーブル５４ｂにインポートする。定義情報３ａにおける、論理ピン名、Ｉ／Ｏ種別、内部抵抗種別等のそれぞれを、ＰＬＤ部品ピンテーブル５４ｂの部品ピンＩＤが一致するレコードの、部品ピン名、Ｉ／Ｏ種別、内部抵抗種別に格納する。この例では、ＰＬＤ部品ピンテーブル５４ｂ内のレコードのうち、定義情報３ａの部品ピンＩＤ「ＢＰ１」〜「ＢＰ４」と一致するレコードに、部品ピンＩＤ「ＢＰ１」〜「ＢＰ４」の情報として設定される。
【００９３】
ＰＬＤ部品制御部４１は、インポートの際、定義情報３ａの部品ピンＩＤと、ＰＬＤ部品ピンテーブル５４ｂの部品ピンＩＤとの整合性をチェックする。即ち、ＰＬＤ部品ピンテーブル５４ｂに存在する部品ピンＩＤに対してのみインポートを行い、存在しない部品ピンＩＤについてはインポートを行わない。
【００９４】
図１９は、インポート処理シーケンスを示す図である。図１９において、ＰＬＤ部品制御部４１がユーザ７から入力情報４１ａを取得すると（ステップＳ１０１）、ＰＬＤ部品制御部４１は、ライブラリアクセスキー４１ｂを用いて、部品ライブラリＤＢ５３をアクセスし（ステップＳ１０２）、部品ライブラリＤＢ５３から部品ライブラリ情報及び部品ピンライブラリ情報を取得する（ステップＳ１０３）。
【００９５】
ＰＬＤ部品制御部４１は、部品ライブラリ情報及び部品ピンライブラリ情報の取得に失敗した場合、表示装置１５にエラー表示を表示する（ステップＳ１０４）。一方、部品ライブラリ情報及び部品ピンライブラリ情報の取得に成功した場合、ＰＬＤ部品制御部４１は、入力情報４１ａに含まれる定義情報３ａと、取得した部品ライブラリ情報及び部品ピンライブラリ情報とに基づいて、ＰＬＤ部品情報及びＰＬＤ部品ピン情報を記憶部１３０に生成する（ステップＳ１０５）。
【００９６】
ＰＬＤ部品制御部４１は、ＰＬＤ部品情報及びＰＬＤ部品ピン情報の生成に失敗した場合、表示装置１５にエラー表示を表示する（ステップＳ１０６）。一方、ＰＬＤ部品情報及びＰＬＤ部品ピン情報の生成に成功した場合、ＰＬＤ部品制御部４１は、生成したＰＬＤ部品情報とＰＬＤ部品ピン情報とを、ＰＬＤ部品テーブル５４ａとＰＬＤ部品ピンテーブル５４ｂとに格納する（ステップＳ１０８）。
【００９７】
また、ＰＬＤ部品制御部４１は、表示装置１５に結果を表示し（ステップＳ１０９）、ＰＬＤ部品制御部４１によるＰＬＤ部品制御処理を終了する（ステップＳ１１０）。
【００９８】
図２０は、図１９のステップＳ１０５における生成処理を説明するためのフローチャート図である。図２０において、ＰＬＤ部品制御部４１は、図１９のステップＳ１０１で取得した入力情報４１ａを記憶部１３０の領域Ｉｎｐｕｔに保持する（ステップＳ１５１）。領域Ｉｎｐｕｔを、以下、単に、Ｉｎｐｕｔと呼び、この生成処理において、内部抵抗種別を取得するために参照される。
【００９９】
また、ＰＬＤ部品制御部４１は、図１９のステップＳ１０３で取得した部品ライブラリ情報と部品ピンライブラリ情報とをそれぞれ、記憶部１３０の領域ＰａｒｔＬＩＢと領域ＰｉｎＬＩＢとに保持する（ステップＳ１５２）。領域ＰａｒｔＬＩＢには、部品ライブラリＤＢ５３から取得した部品ライブラリ情報が記憶される。以下、単に、ＰａｒｔＬＩＢと呼び、この生成処理において、部品ライブラリとして参照される。また、領域ＰｉｎＬＩＢには、部品ライブラリＤＢ５３から取得した部品ピンライブラリ情報が記憶される。以下、単に、ＰｉｎＬＩＢと呼び、この生成処理において、部品ピンライブラリとして参照される。
【０１００】
ＰＬＤ部品制御部４１は、Ｉｎｐｕｔの全ての論理ピン名に対してＰＬＤ部品ピン情報を作成するまで、Ｉｎｐｕｔから論理ピン名を順に取得する（ステップＳ１５３）。論理ピン名を取得するごとに、以下に説明するステップＳ１５４〜Ｓ１５７を繰り返す。
【０１０１】
ＰＬＤ部品制御部４１は、ＰｉｎＬＩＢから論理ピン名と一致する部品ピン名を持つ部品ピンライブラリを取得する（ステップＳ１５４）。ＰＬＤ部品制御部４１は、部品ピンライブラリを取得できたか否かを判断する（ステップＳ１５５）。取得できなかった場合（ステップＳ１５５のＮＯ）、ＰＬＤ部品制御部４１は、ステップＳ１５７へと進む。一方、取得できた場合（ステップＳ１５５のＹＥＳ）、ＰＬＤ部品制御部４１は、ＰｉｎＬＩＢを参照して、記憶部１３０にＰＬＤ部品ピン情報を作成して（ステップＳ１５６）、ステップＳ１５７へと進む。記憶部１３０にＰＬＤ部品ピン情報が蓄積される。
【０１０２】
ＰＬＤ部品制御部４１は、Ｉｎｐｕｔにおいて未処理の論理ピン名が存在するか否かを判断する（ステップＳ１５７）。ＰＬＤ部品制御部４１は、未処理の論理ピン名が存在する場合には、ステップＳ１５３へと戻り、上記同様の処理を繰り返し、未処理の論理ピン名が存在しない場合には、ステップＳ１５８へと進む。
【０１０３】
ＰＬＤ部品制御部４１は、ＰＬＤ部品ピン情報を作成したか否かを判断する（ステップＳ１５８）。ＰＬＤ部品ピン情報を作成していない場合（ステップＳ１５８のＮＯ）、ＰＬＤ部品制御部４１は、このＰＬＤ部品制御処理を終了する。ＰＬＤ部品ピン情報を作成している場合（ステップＳ１５８のＹＥＳ）、ＰＬＤ部品制御部４１は、ＰａｒＬＩＢを参照してＰＬＤ部品情報を記憶部１３０に作成し、ＰＬＤ部品ピン情報へのリンクをＰＬＤ部品情報に追加する（ステップＳ１５９）。更に、ＰＬＤ部品ピン情報のそれぞれに親となるＰＬＤ部品情報へのリンクを追加しておくことが望ましい。その後、ＰＬＤ部品制御部４１は、この生成処理を終了する。
【０１０４】
次に、ＤＲＣ制御部４２によって行われる、プルアップ抵抗とプルダウン抵抗の混在チェックを行うためのパラメータの設定について説明する。図２１は、ＤＲＣ制御部による混在チェックのパラメータ設定処理の概要を説明するための図である。
【０１０５】
図２１において、ＤＲＣ制御部４２は、ＰＬＤ部品ＤＢ５４のＰＬＤ部品ピンテーブル５４ｂの内部抵抗種別の文字列を取得し、混在チェック時に内部抵抗を検出するための、プルアップ抵抗の識別子及びプルダウン抵抗の識別子を設定する。
【０１０６】
この例では、ＤＲＣ制御部４２は、ＰＬＤ部品ピンテーブル５４ｂの内部抵抗種別の設定値から「Pullup」及び「Pulldown」を取得する。そして、ＤＲＣ制御部４２は、ＤＲＣ情報ＤＢ５１のＤＲＣパラメータテーブル５１ｃのプルアップ抵抗の識別子に「Pullup」を設定し、プルダウン抵抗の識別子に「Pulldown」を設定する。
【０１０７】
ＤＲＣ制御部４２は、ＰＬＤ部品ピンテーブル５４ｂの内部抵抗種別から文字列を抽出し、ユーザに、プルアップ抵抗の識別子に設定する文字列と、プルダウン抵抗の識別子に設定する文字列とを選択させてもよい。
【０１０８】
また、ＤＲＣ制御部４２は、混在チェック時に、内部抵抗の検出の有無を制御可能とする設定を行う。具体的には、ＤＲＣ制御部４２は、ユーザから、該当のＰＬＤ回路は設計中フェーズであるが混在チェックの対象とするか、設計完了フェーズであり混在チェックの対象とするかを取得する。ＤＲＣ制御部４２は、ＰＬＤ部品ピンテーブル５４ｂ内の「Config中」又は「Config完」にマーク（一例として「○」）を設定する。
【０１０９】
混在チェックの制御は以下のように行われる。  
１．「Config中」にマークが設定された場合、混在チェック時には、ＰＬＤ部品ピンテーブル５４ｂに設定された文字列に対して、設計途中の内部抵抗のみを検出することで、仮混在チェックを行える。  
２．「Config完」にマークが設定された場合、混在チェック時には、設計途中の内部抵抗の検出を抑止することで、過剰なエラーを低減させることができる。
【０１１０】
図２２は、ＤＲＣ処理部によるパスデータ構築処理を説明するための図である。ＤＲＣ処理部４３は、回路図に係る回路ＤＢ５２からＰＬＤ部品を含むＩＣ間に接続するネットと、そのネットに接続するプルアップ抵抗又はプルダウン抵抗を抽出する。
【０１１１】
図２２に示す回路図のＩＣ間の接続から、
・ＩＣ１とＩＣ２間の接続
・ＩＣ１とＩＣ３間の接続
これら２つのパスについて重複チェックを行う。
【０１１２】
図２３は、ＤＲＣ処理部による内部抵抗を持つピンの判定処理を説明するための図である。図２３より、パストレースの開始部品ピン（StartPin）及び終端部品ピン（EndPin）について、ピンが属する部品がＰＬＤ部品の場合、ＤＲＣ処理部４３は、ＰＬＤ部品ＤＢ５４のＰＬＤ部品ピンテーブル５４ｂから内部抵抗種別を取得する。
【０１１３】
取得した内部抵抗種別の値（例えば、文字列）がＤＲＣ情報ＤＢ５１に登録されている値と一致する場合、ＤＲＣ処理部４３は、このＰＬＤ部品のピンは、内部プルアップ抵抗又は内部プルダウン抵抗を持つ部品ピンであると判定する。全てのパスに対して内部プルアップ抵抗又は内部プルダウン抵抗を持つ部品ピンの有無を判定する。
【０１１４】
ＤＲＣ処理部４３は、パスごとに、ＩＣ、ＰＬＤ、抵抗等の接続部品のうち、論理種別がプルアップ抵抗又はプルダウン抵抗を示す抵抗部品を特定する。
【０１１５】
図２４は、ＤＲＣ処理部によるトレース処理を説明するためのフローチャート図である。図２４より、ＤＲＣ処理部４３は、回路ＤＢ５２の部品テーブル５２ｂと部品ピンテーブル５２ｄとを参照し、ＰＬＤ部品を含むＩＣ部品の出力ピン及び入出力ピンのＩＤを取得し、部品ピンＩＤ一覧を作成する（ステップＳ３１１）。作成された部品ピンＩＤ一覧は、記憶部１３０内においてICPinListで特定される。
【０１１６】
ＤＲＣ処理部４３は、ステップＳ３１２〜ステップＳ３１７によってパスごとに接続される部品を抽出するパストレース処理を実行する。パストレース処理では、以下のように変数を定義する。一つのパスは、２つのＩＣ部品間の開始部品ピンから終端部品ピンまでの配線経路である。
・StartPinには、トレースの開始点となる部品ピンＩＤ（開始部品ピンＩＤ）が設定される。
・ICPinList.beginは、部品ピン一覧の先頭の部品ピンＩＤを指定する。
・ICPinList.endは、部品ピン一覧の最後の部品ピンＩＤを指定する。
・EndPinには、トレースの終了点となる部品ピンＩＤ（終端部品ピンＩＤ）が設定される。
・netPinListは、同じパスに接続されている部品ピンＩＤの一覧のテーブルである。
・C-Partsは、開始部品ピンから終端部品ピンの間に接続されている部品のＩＤを示す。
・Pathlistは、パス一覧のテーブルである。
【０１１７】
ＤＲＣ処理部４３は、開始部品ピンＩＤ（StartPin）の初期設定を行った後、パスの開始部品ピンから終端部品ピンまで部品ピンを順に選択する（ステップＳ３１２）。初期設定では、部品ピンＩＤ一覧（ICPinList）の先頭の部品ピンＩＤが開始部品ピンＩＤ（StartPin）に設定される。繰り返すごとに、開始部品ピンＩＤ（StartPin）が順に更新され、以下の処理後の繰り返し判定により、開始部品ピンＩＤ（StartPin）が部品ピンＩＤ一覧（ICPinList）の最後の部品ピンＩＤと一致していると判定されたときに、このループを抜ける。
【０１１８】
ＤＲＣ処理部４３は、開始部品ピンＩＤ（StartPin）を用いて、部品ピンテーブル５２ｄを介してネットテーブル５２ｃを参照することでネットＩＤを取得し、Netに設定する（ステップＳ３１３）。
【０１１９】
次に、ＤＲＣ処理部４３は、Netで特定されるネットテーブル５３ｃから次に接続される部品ピンのＩＤを取得し、ネット部品ピン一覧を作成する（ステップＳ３１４）。作成されたネット部品ピン一覧は、記憶部１３０内においてnetPinListで特定される。
【０１２０】
そして、ＤＲＣ処理部４３は、パス上のＩＣ部品を特定する接続部品トレース処理を実行する（ステップＳ３１５）。接続部品トレース処理の終了に応じて、ＤＲＣ処理部４３は、上述した処理で得られた、StartPin及びEndPinで特定される部品ピンＩＤと、C-Partsで特定される部品ＩＤとを示すパス一覧をパスデータとして作成する（ステップＳ３１７）。作成されたパス一覧は、記憶部１３０内においてPathListで特定される。
【０１２１】
ＤＲＣ処理部４３は、トレースするパスが未だ存在するか否かを判定する（ステップＳ３１７）。開始部品ピンＩＤ（StartPin）が終端部品ピンＩＤ（EndPin）と一致しない場合、未処理のパスが存在すると判定すればよい。この場合、ＤＲＣ処理部４３は、ステップＳ３１２へと戻り、部品ピンＩＤ一覧（ICPinList）の次の部品ＩＤを開始部品ピンＩＤ（StartPin）に設定し、上述した処理を繰り返す。
【０１２２】
一方、開始部品ピンＩＤ（StartPin）が終端部品ピンＩＤ（EndPin）と一致する場合、全てのパスに対してトレースを完了したと判定して、ＤＲＣ処理部４３は、トレース処理を終了する。
【０１２３】
図２５は、図２４のステップＳ３１５における接続部品トレース処理を説明するためのフローチャート図である。図２５では、変数を以下のように定義する。
・PinAには、ネット部品ピン一覧（netPinList）から順に処理対象の部品ピンＩＤが設定される。
・Partには、PinAで特定される部品ピンが属する部品のＩＤが設定される。
・netPinList.beginは、ネット部品ピン一覧（netPinList）の先頭の部品ピンＩＤを指定する。
・netPinList.endは、ネット部品ピン一覧（netPinList）の最後の部品ピンＩＤを指定する。
・C-Partsは、パスに接続される部品のＩＤの一覧を示す。
・PinBには、透過先の部品ピンのＩＤを示す。１つの部品に接続している複数のネット間で、入力信号と出力信号とが変化しない場合、その部品は論理的には存在しない部品であると考えることができる。このような透過の考え方を論理透過と呼び、このような部品を論理透過部品と呼んでいる。PinBでは、透過先の部品ピンのＩＤが設定される。
【０１２４】
ＤＲＣ処理部４３は、ネット部品ピン一覧（netPinList）の最初の部品ピンＩＤをPinAに設定する初期設定を行い、接続部品トレース処理を繰り返すごとにネット部品ピン一覧（netPinList）から順に取得した部品ピンＩＤでPinAを更新する（ステップＳ３５１）。また、ＤＲＣ処理部４３は、部品ライブラリＤＢ５３を参照して、PinAの部品ピンが属する部品のＩＤをPartに設定する（ステップＳ３５２）。
【０１２５】
そして、ＤＲＣ処理部４３は、部品ライブラリＤＢ５３において、Partの部品ライブラリテーブル５３ａを参照して、属性種別がＩＣを示すか否かをチェックする（ステップＳ３５３）。属性種別がＩＣの場合（ステップＳ３５３のＹＥＳ）、ＤＲＣ処理部４３は、部品ライブラリＤＢ５３において、PinAの部品ピンライブラリテーブル５３ｂを参照して、属性種別が入力端子又は入出力端子を示すか否かを判定する（ステップＳ３５４）。
【０１２６】
属性種別が入力端子又は入出力端子を示す場合（ステップＳ３５４のＹＥＳ）、ＤＲＣ処理部４３は、トレース終端の部品ピンとして部品ピンＩＤをEndPinに設定し、StartPinとペアで記憶する（ステップＳ３５５）。
【０１２７】
その後、ＤＲＣ処理部４３は、繰り返し判定を行う（ステップＳ３６１）。PinAがネット部品ピン一覧（netPinList）の最後の部品ピンＩＤと一致するか否かを判定すればよい。一致しない場合、ＤＲＣ処理部４３は、ステップＳ３５１へと戻り、ネット部品ピン一覧（netPinList）から次の部品ピンＩＤを取得してPinAを更新し、上述同様の処理を繰り返す。一方、一致する場合、ＤＲＣ処理部４３は、図２４のステップＳ３１５における接続部品トレース処理を終了する。
【０１２８】
一方、Partで特定される部品の属性種別がＩＣでない場合（ステップＳ３５３のＮＯ）、又は、PinAで特定される部品ピンの属性種別が入力端子でも入出力端子でもない場合（ステップＳ３５４のＮＯ）、ＤＲＣ処理部４３は、StartPinの部品ピンからEndPinの部品ピンまでに接続される部品として、その部品ＩＤをC-Partsに追加して記憶する（ステップＳ３５６）。
【０１２９】
その後、ＤＲＣ処理部４３は、Partの部品は論理透過部品であるか否かを判断する（ステップＳ３５７）。論理透過部品でない場合（ステップＳ３５７のＮＯ）、ＤＲＣ処理部４３は、ステップＳ３６１へと進み、繰り返し判定を行う。
【０１３０】
一方、論理透過部品の場合（ステップＳ３５７のＹＥＳ）、ＤＲＣ処理部４３は、回路ＤＢ５２を参照して、透過先の部品ピンのＩＤを取得してPinBに設定する（ステップＳ３５８）。また、ＤＲＣ処理部４３は、PinBの部品ピンに接続するネットのＩＤを取得してNetTに設定する（ステップＳ３５９）。
【０１３１】
ＤＲＣ処理部４３は、NetTでネットテーブル５２ｃを参照し、部品ピンテーブル５２ｄからNetTのネットの先に接続する部品ピンのＩＤを取得し、ネット部品ピン一覧（netPinList）に追加（登録）する（ステップＳ３６０）。この際、ネット部品ピン一覧（netPinList）に未登録の場合にのみ部品ピンＩＤを追加するようにする。その後、ＤＲＣ処理部４３は、ステップＳ３６１へと進み、繰り返し判定を行う。
【０１３２】
次に、ＩＣ部品間のトレース処理の例を、図２６〜図２８を参照して説明する。図２６は、回路図の例を示す図である。図２６に示す回路図８５では、ＰＬＤ１とＩＣ１とが接続されている。ＩＣ部品間のトレース処理は、ＰＬＤからＩＣへのパスに限定されない。ＩＣからＩＣへのパス、ＩＣからＰＬＤへのパス、ＰＬＤからＰＬＤへのパスのいずれであってもよい。集積回路の種類を限定しない。
【０１３３】
ＰＬＤ１とＩＣ１間のパスでは、ＰＬＤ１の出力ピンＡ２が開始部品ピンに設定され、ＩＣ１の入力ピンＩＣ１．１が終端部品ピンに設定され、ＤＲＣ処理部４３は、このパスにおける接続部品として、Ｒ１及びＲ２の部品ＩＤを抽出する。
【０１３４】
パス上の部品である、Ｒ１はピンＲ１．１とピンＲ１．２とを有し、Ｒ２はピンＲ２．１とピンＲ２．２とを有する。ＰＬＤ１とＩＣ１間のパスにおいて、ＰＬＤ１のピンＡ２は、先ず、Ｒ２のピンＲ２．１に接続される。この接続（ネット）はＮｅｔ１で識別される。
【０１３５】
パス上のＲ２では、ピンＲ２．２からＩＣ１のピンＩＣ１．１へと接続され、この接続（ネット）はＮｅｔ２で識別される。一方、Ｎｅｔ１は、Ｒ１のピンＲ１．１へも接続されている。
【０１３６】
図２７は、図２６の回路図に基づく回路ＤＢのデータ例を示す図である。図２７では、ＤＲＣ処理部４３がトレース処理を行うために参照するデータのみを例示し、その他を省略する。
【０１３７】
図２７より、部品テーブル５２ｂでは、部品を特定するために、部品名「ＰＬＤ１」、「ＩＣ１」、「Ｒ１」、及び「Ｒ２」のそれぞれに、回路ＤＢ５２内において一意の部品ＩＤとして、「ＢＨ１」、「ＢＨ２」、「ＢＨ３」、及び「ＢＨ４」が割り当てられている。
【０１３８】
ＰＬＤ１の属性情報は、部品種別「ＩＣ」、詳細分類「ＣＰＬＤ」、及び論理透過「false」であり、ピンリンクは「Ａ２」である。ＩＣ１の属性情報は、部品種別「ＩＣ」、詳細分類「ＢＧＡ」、及び論理透過「false」であり、ピンリンクは「ＩＣ１．１」である。
【０１３９】
Ｒ１の属性情報は、部品種別「Ｒ（抵抗）」、論理種別「プルアップ抵抗」、及び論理透過「false」であり、ピンリンクは「Ｒ１．１」及び「Ｒ１．２」である。Ｒ２の属性情報は、部品種別「Ｒ（抵抗）」、論理種別「ダンピング抵抗」、及び論理透過「true」であり、ピンリンクは「Ｒ２．１」及び「Ｒ２．２」である。
【０１４０】
部品ピンテーブル５２ｄでは、接続情報を特定するために、ネット名「Ｎｅｔ１」、「Ｎｅｔ２」、及び「Ｎｅｔ３」のそれぞれに、回路ＤＢ５２内において一意のネットＩＤとして、「ＮＴ１」、「ＮＴ２」、及び「ＮＴ３」が割り当てられている。Ｎｅｔ１のピンリンクは「Ａ２」、「Ｒ１．１」、及び「Ｒ２．１」であり、Ｎｅｔ２のピンリンクは「Ｒ２．２」、及び「ＩＣ１．１」であり、Ｎｅｔ３のピンリンクは「Ｒ１．２」である。
【０１４１】
部品ピンテーブル５２ｄでは、部品ピンを特定するために、部品ピン名「Ａ２」、「ＩＣ１．１」、「Ｒ１．１」、「Ｒ１．２」、「Ｒ２．１」、及び「Ｒ２．２」のそれぞれに、回路ＤＢ５２内において一意の部品ピンＩＤとして、「ＢＰ１」、「ＢＰ２」、「ＢＰ３」、「ＢＰ４」、「ＢＰ５」、及び「ＢＰ６」が割り当てられている。
【０１４２】
Ａ２に関して、入出力属性「出力」、部品リンク「ＰＬＤ１」、及びネットリンク「Ｎｅｔ１」が示されている。ＩＣ１．１に関して、入出力属性「入力」、部品リンク「ＩＣ１」、及びネットリンク「Ｎｅｔ２」が示されている。Ｒ１．１に関して、部品リンク「Ｒ１」、及びネットリンク「Ｎｅｔ１」が示されている。Ｒ１．２に関して、部品リンク「Ｒ１」、及びネットリンク「Ｎｅｔ３」が示されている。Ｒ２．１に関して、部品リンク「Ｒ２」、及びネットリンク「Ｎｅｔ１」が示されている。Ｒ２．２に関して、部品リンク「Ｒ２」、及びネットリンク「Ｎｅｔ２」が示されている。
【０１４３】
このようなデータ例に基づいて実行されたトレース処理（図２４及び図２５）により、記憶部１３０内に、図２８に示すような回路設計装置１００内での処理結果を得る。図２８は、トレース処理により得られた値と変数との関係を示す図である。
【０１４４】
図２８より、図２６の回路図８５では、ＰＬＤ１に属するピンは１つのみであるため、トレース処理では、記憶部１３０内において、ICPinList（部品ピンＩＤ一覧）に、１つのピンＩＤ「Ａ２」のみが格納される（図２４のステップＳ３１１）。また、StartPin（トレース開始ピン）にはICPinList（部品ピンＩＤ一覧）から順に１つのピンＩＤが選択されて設定される。この例では、「Ａ２」が設定される（図２４のステップＳ３１２）。
【０１４５】
そして、図２４のステップＳ３１３では、部品ピンテーブル５２ｄが参照され、NetにはNet1が設定される。また、ステップＳ３１４では、ネットテーブル５２ｃが参照され、netPinList（ネット部品ピンＩＤ一覧）に、先ず、「Ｒ１．１」及び「Ｒ２．１」が格納される。
【０１４６】
図２５において、１回目のステップＳ３５１では、PinAにnetPinList（ネット部品ピンＩＤ一覧）から先ず最初の「Ｒ１．１」が設定される。その後、ステップＳ３５２において、部品テーブル５２ｂが参照され、Partに「Ｒ１」が設定され、ステップＳ３５６及びＳ３５７により、「Ｒ１」はC-Partsに追加された後、論理透過部品ではないと判断される。
【０１４７】
２回目のステップＳ３５１では、PinAにnetPinList（ネット部品ピンＩＤ一覧）から次の「Ｒ２．１」が設定される。その後、ステップＳ３５２において、部品テーブル５２ｂが参照され、Partに「Ｒ２」が設定され、ステップＳ３５６及びＳ３５７により、「Ｒ２」はC-Partsに追加された後、論理透過部品であると判断される。
【０１４８】
更に、ステップＳ３５８により、部品テーブル５２ｂが参照され、PinBに「Ｒ２．２」が設定され、ステップＳ３５９により、部品ピンテーブル５２ｄが参照され、NetTに「Ｎｅｔ２」が設定される。そして、ステップＳ３６０により、ネットテーブル５２ｃが参照され、「ＩＣ１．１」がnetPinListに追加される。
【０１４９】
３回目のステップＳ３５１では、PinAにnetPinList（ネット部品ピンＩＤ一覧）から次の「ＩＣ１．１」が設定される。その後、ステップＳ３５２において、部品テーブル５２ｂが参照され、Partに「ＩＣ１」が設定され、ステップＳ３５３において、部品テーブル５２ｂから部品種別「ＩＣ」がPartに付加される。ステップＳ３５４では、部品ピンテーブル５２ｄが参照されて、PinAに「ＩＣ１．１」が対して入力ピンであることを示す入出力属性「入力」が追加される。更に、ステップＳ３５５では、EndPinに「ＩＣ１．１」が設定される。
【０１５０】
ここで、ステップＳ３６１において、ICPinList（部品ピンＩＤ一覧）には、未処理の部品ＩＤは存在しないと判断し、パスデータがPathに記憶される。具体的には、StartPinの値「Ａ２」、EndPinの値「ＩＣ１．１」、及びC-Partsの値「Ｒ１」及び「Ｒ２」が、記憶部１３０内のPathに格納される。
【０１５１】
図２６では、パスが１つの場合の回路図８５を例示しているため、図２４のステップＳ３１７の繰り返し判定により、全てのパスについてトレース完了したと判断される。よって、図２６に示すPathが回路図８５のパスデータ４３ｐ（図２９）となる。
【０１５２】
図２９は、ＤＲＣ処理部による混在チェックの概要について説明するための図である。図２９より、ＤＲＣ処理部４３は、トレース処理によって得られたパスデータ４３ｐに基づいて、部品ＤＢ５２、ＰＬＤ部品ＤＢ５４、及びＤＲＣ情報ＤＢ５１を参照して、プルアップ抵抗及びプルダウン抵抗の混在チェックを実行する。
【０１５３】
混在チェックでは、部品ＤＢ５２の部品テーブル５２ｂが参照され、パスに含まれるＢ品がプルアップ抵抗又はプルダウン抵抗であるかが確認される。また、ＰＬＤ部品ＤＢ５４のＰＬＤ部品ピンテーブル５４ｂを参照することにより、内部抵抗を持つピンの有無が確認される。
【０１５４】
プルアップ抵抗及びプルダウン抵抗の混在が確認された場合には、ＤＲＣ処理部４３は、ＤＲＣ情報ＤＢ５１のＤＲＣ定義テーブル５１ａを参照して、該当するエラーパターンを特定し、ＤＲＣエラー情報テーブル５１ｂに混在チェックにより得られた結果を記憶する。
【０１５５】
図２９より、ＤＲＣ定義テーブル５１ａの混在チェックに係るＤＲＣ定義として、エラー種別ＩＤ「Ａ」のエラーレベルは「Ｗ（警告）」であり、エラー種別ＩＤ「Ｂ」のエラーレベルは「Ｅ（エラー）」であることが示されている。また、エラー種別ＩＤ「Ｃ」及びエラー種別ＩＤ「Ｄ」のエラーレベルは「Ｅ」であることが示されている。以下の説明では、このＤＲＣ定義に基づいて説明するが、ユーザによって適宜定義されればよい。
【０１５６】
図３０は、ＤＲＣ定義例を示す図である。図３０より、エラー種別「Ａ」は、接続される２つの回路のパスにおいて、外部抵抗がプルアップ抵抗とプルダウン抵抗との混在である場合に相当する。エラー種別「Ｂ」は、接続される２つの回路のパスにおいて、内部抵抗がプルアップ抵抗とプルダウン抵抗との混在である場合に相当する。
【０１５７】
エラー種別「Ｃ」は、接続される２つの回路のパスにおいて、内部抵抗と外部抵抗とにより、プルアップ抵抗とプルダウン抵抗とが混在する場合に相当する。エラー種別「Ｄ」は、接続される２つの回路のパスにおいて、プルアップ抵抗とプルダウン抵抗との混在により複数のエラー条件を含む場合に相当する。複数のエラー条件とは、エラー種別「Ａ」、「Ｂ」、及び「Ｃ」の２つ以上に該当することを条件とする。
【０１５８】
ＤＲＣ処理部４３は、ＤＲＣ定義テーブル５１ａを参照することで、エラー種別ＩＤ、エラーレベル等を取得してエラー情報４３ｅを得ると、得られたエラー情報４３ｅを用いてＤＲＣエラー情報テーブル５１ｂに記憶する。
【０１５９】
図３１は、ＤＲＣ処理部による検証処理について説明するためのフローチャート図である。図３１における検証処理では、以下のように変数を定義する。
・Pathは、１つのパスのパスデータを示す。
・PathList.beginは、パス一覧の最初のパスデータを指定する。
・PathList.endは、パス一覧の最後のパスデータを指定する。
・StartPinは、開始部品ピンＩＤを示す。
・StartPartは、開始部品のＩＤを示す。
・StartInRには、開始部品ピンの内部抵抗情報が設定される。
・EndPinは、終端部品ピンＩＤを示す。
・EndPartは、終端部品のＩＤを示す。
・EndInRには、終端部品ピンの内部抵抗情報が設定される。
【０１６０】
ＤＲＣ処理部４３は、パス（Path）の初期設定を行って以下に説明する処理を行う（ステップＳ４０１）。初期設定では、パス一覧（PathList）の先頭のパスデータがパス（Path）に設定される。ステップＳ４０２〜Ｓ４０８によるパスデータ判定が繰り返されるごとに、パス（Path）が順に更新され、以下の処理後の繰り返し判定により、更新後のパス（Path）がパス一覧（PathList）の最後のパスデータと一致していると判定されたときに、このループを抜ける。
【０１６１】
ＤＲＣ処理部４３は、開始部品ピンを特定し、開始部品ピンの内部抵抗情報を取得する（ステップＳ４０２）。具体的には、ＤＲＣ処理部４３は、回路ＤＢ５２を参照して、パス（Path）で指定される開始部品ピンＩＤ（StartPin）の部品ピン（開始部品ピン）が属する部品のＩＤを取得して開始部品ＩＤ（StartPart）に設定する。ＤＲＣ処理部４３は、また、回路ＤＢ５２とＰＬＤ部品ＤＢ５４とを参照することで、開始部品ピンの内部抵抗情報を取得してStartInRに設定する。
【０１６２】
そして、ＤＲＣ処理部４３は、開始部品ピンの内部抵抗情報（StartInR）を参照して、開始部品ピンの内部抵抗の有無を判定する内部抵抗有無判定処理を行う（ステップＳ４０３）。内部抵抗有無判定処理は、図３２で詳述される。
【０１６３】
次に、ＤＲＣ処理部４３は、終端部品ピンを特定し、終端部品ピンの内部抵抗情報を取得する（ステップＳ４０２）。具体的には、ＤＲＣ処理部４３は、回路ＤＢ５２を参照して、パス（Path）で指定される終端部品ピンＩＤ（EndPin）の部品ピン（開始部品ピン）が属する部品のＩＤを取得して終端部品ＩＤ（EndPart）に設定する。ＤＲＣ処理部４３は、また、回路ＤＢ５２とＰＬＤ部品ＤＢ５４とを参照することで、終端部品ピンの内部抵抗情報を取得してEndInRに設定する。
【０１６４】
そして、ＤＲＣ処理部４３は、終端部品ピンの内部抵抗情報（EndInR）を参照して、終端部品ピンの内部抵抗の有無を判定する内部抵抗有無判定処理を行う（ステップＳ４０５）。終端部品ピンの内部抵抗有無判定処理は、開始部品ピンの場合と同様の処理で実現される。
【０１６５】
開始部品ピン及び終端部品ピンに対する内部抵抗有無判定処理が終了すると、ＤＲＣ処理部４３は、外部抵抗のプルアップ抵抗及びプルダウン抵抗の有無を判定する外部抵抗有無判定処理を行う（ステップＳ４０６）。ＤＲＣ処理部４３は、パスデータ（Path）で指定される接続部品ごとに、外部抵抗有無判定処理を行う。
【０１６６】
そして、ＤＲＣ処理部４３は、プルアップ抵抗とプルダウン抵抗の混在を判定する混在判定処理を行う（ステップＳ４０７）。混在判定処理の結果を得ると、ＤＲＣ処理部４３は、繰り返し判定を行う（ステップＳ４０８）。
【０１６７】
繰り返し判定は、全てのパスについて混在判定処理を終了したか否かが確認される。具体的には、ＤＲＣ処理部４３は、Pathが最後のパスデータ（PathListend）を示しているか否かを判定する。Pathが最後のパスデータ（PathListend）を示していない場合、ＤＲＣ処理部４３は、ステップＳ４０１へと戻り、次のパスデータをパス一覧（PathList）から取得して、上記同様の処理を繰り返す。Pathが最後のパスデータ（PathListend）を示している場合、ＤＲＣ処理部４３は、この検証処理を終了する。
【０１６８】
図３２は、ＤＲＣ処理部による内部抵抗有無判定処理を説明するためのフローチャート図である。図３２において、ＤＲＣ処理部４３は、内部抵抗情報をInRに設定する（ステップＳ４２１）。具体的には、図３１のステップＳ４０３において内部抵抗有無判定処理を実行する場合には、ＤＲＣ処理部４３は、StartInRに設定されている内部抵抗情報をInRに設定する。同様に、ステップＳ４０５において内部抵抗有無判定処理を実行する場合には、ＤＲＣ処理部４３は、EndInRに設定されている内部抵抗情報をInRに設定する。
【０１６９】
そして、ＤＲＣ処理部４３は、内部抵抗情報（InR）は値を含んでいるかを判定する（ステップＳ４２２）。含んでいない場合（ステップＳ４２２のＮＯ）、即ち、InRがNULLのとき、ＤＲＣ処理部４３は、この内部抵抗有無判定処理を終了する。
【０１７０】
一方、内部抵抗情報（InR）が値を含んでいる場合（ステップＳ４２２のＹＥＳ）、
即ち、InRがNULLでないとき、ＤＲＣ処理部４３は、内部抵抗情報（InR）はプルアップ抵抗を示すか否かを判定する（ステップＳ４２３）。プルアップ抵抗を示す場合（ステップＳ４２３のＹＥＳ）、ＤＲＣ処理部４３は、戻り値にプルアップ抵抗あり（PUP=true）を設定し（ステップＳ４２４）、この内部抵抗有無判定処理を終了する。
【０１７１】
一方、プルアップ抵抗を示さない場合（ステップＳ４２３のＮＯ）、ＤＲＣ処理部４３は、更に、内部抵抗情報（InR）はプルダウン抵抗を示すか否かを判定する（ステップＳ４２５）。プルダウン抵抗を示す場合（ステップＳ４２５のＹＥＳ）、ＤＲＣ処理部４３は、戻り値にプルダウン抵抗あり（PDN=true）を設定し（ステップＳ４２６）、この内部抵抗有無判定処理を終了する。一方、プルダウン抵抗を示さない場合（ステップＳ４２５のＮＯ）、ＤＲＣ処理部４３は、この内部抵抗有無判定処理を終了する。
【０１７２】
図３３は、ＤＲＣ処理部による外部抵抗有無判定処理を説明するためのフローチャート図である。図３３における外部抵抗有無判定処理では、以下のように変数を定義する。
・C-Partsは、パスデータ（Path）に含まれる接続部品ＩＤの一覧を示す。
・C-Parts.beginは、接続部品ＩＤ一覧の最初の接続部品のＩＤを指定する。
・CPartには、判定対象の接続部品のＩＤが設定される。
・C-Parts.endは、接続部品ＩＤ一覧の最後の接続部品のＩＤを指定する。
・UPcntは、外部プルアップ抵抗のカウント数を示す。
・DNcntは、外部プルダウン抵抗のカウント数を示す。
【０１７３】
ＤＲＣ処理部４３は、接続部品ＩＤ（CPart）の初期設定を行って以下に説明する処理を行う（ステップＳ４３１）。ＤＲＣ処理部４３は、繰り返されるごとに、最後の接続部品ＩＤまで順に接続部品ＩＤ（CPart）を選択する。初期設定では、接続部品ＩＤ一覧（C-Parts）の先頭の部品ＩＤが接続部品ＩＤ（CPart）に設定される。ステップＳ４３２〜Ｓ４３７による接続部品の抵抗判定が繰り返されるごとに、接続部品ＩＤ（CPart）が順に更新され、以下の処理後の繰り返し判定により、更新後の接続部品ＩＤ（CPart）が接続部品ＩＤ一覧（C-Parts）の最後の部品ＩＤと一致していると判定されたときに、このループを抜ける。
【０１７４】
ＤＲＣ処理部４３は、部品ＤＢ５２を参照して、C-Partの接続部品の部品種別が抵抗（Ｒ）か否かを判定する（ステップＳ４３２）。抵抗（Ｒ）でない場合（ステップＳ４３２のＮＯ）、ＤＲＣ処理部４３は、繰り返し判定を行って（ステップＳ４３７）、全ての接続部品に対して外部抵抗有無を判定した場合には、この外部抵抗有無判定処理を終了する。一方、外部抵抗有無を判定していない接続部品が存在する場合には、ＤＲＣ処理部４３は、ステップＳ４３１へと戻り、次の接続部品のＩＤをCPartに設定し、上述した同様の処理を繰り返す。
【０１７５】
一方、C-Partの接続部品の部品種別が抵抗（Ｒ）の場合（ステップＳ４３２のＹＥＳ）、ＤＲＣ処理部４３は、部品ＤＢ５２を参照して、C-Partの接続部品の論理種別はプルアップ抵抗か否かを判定する（ステップＳ４３３）。プルアップ抵抗の場合（ステップＳ４３３のＹＥＳ）、ＤＲＣ処理部４３は、外部プルアップ抵抗のカウンタ（UPcnt）を１インクリメントし、CPartの値をエラー対象要素として、記憶部１３０に記憶する（ステップＳ４３４）。エラー対象要素へのリンクが、ＤＲＣ情報ＤＢ５１に格納される。その後、ＤＲＣ処理部４３は、繰り返し判定を行って（ステップＳ４３７）、全ての接続部品に対して外部抵抗有無を判定した場合には、この外部抵抗有無判定処理を終了する。一方、外部抵抗有無を判定していない接続部品が存在する場合には、ＤＲＣ処理部４３は、ステップＳ４３１へと戻り、次の接続部品のＩＤをCPartに設定し、上述した同様の処理を繰り返す。
【０１７６】
一方、プルアップ抵抗でない場合（ステップＳ４３３のＮＯ）、ＤＲＣ処理部４３は、C-Partの接続部品の論理種別はプルダウン抵抗か否かを判定する（ステップＳ４３５）。プルダウン抵抗の場合（ステップＳ４３５のＹＥＳ）、ＤＲＣ処理部４３は、外部プルダウン抵抗のカウンタ（DNcnt）を１インクリメントし、CPartの値をエラー対象要素として、記憶部１３０に記憶する（ステップＳ４３６）。エラー対象要素へのリンクが、ＤＲＣ情報ＤＢ５１に格納される。その後、ＤＲＣ処理部４３は、繰り返し判定を行って（ステップＳ４３７）、全ての接続部品に対して外部抵抗有無を判定した場合には、この外部抵抗有無判定処理を終了する。一方、外部抵抗有無を判定していない接続部品が存在する場合には、ＤＲＣ処理部４３は、ステップＳ４３１へと戻り、次の接続部品のＩＤをCPartに設定し、上述した同様の処理を繰り返す。
【０１７７】
一方、プルダウン抵抗でない場合（ステップＳ４３５のＮＯ）、ＤＲＣ処理部４３は、繰り返し判定を行って（ステップＳ４３７）、全ての接続部品に対して外部抵抗有無を判定した場合には、この外部抵抗有無判定処理を終了する。一方、外部抵抗有無を判定していない接続部品が存在する場合には、ＤＲＣ処理部４３は、ステップＳ４３１へと戻り、次の接続部品のＩＤをCPartに設定し、上述した同様の処理を繰り返す。
【０１７８】
図３４は、ＤＲＣ処理部による外部抵抗有無判定処理を説明するためのフローチャート図である。図３４における混在判定処理では、以下のように変数を定義する。
・UPcntは、図３３の外部抵抗有無判定処理によりカウントされた外部プルアップ抵抗のカウント数を示す。
・DNcntは、図３３の外部抵抗有無判定処理によりカウントされた外部プルダウン抵抗のカウント数を示す。
・StartInRは、図３１の開始部品ピンの内部抵抗情報を示す。開始部品ピンについて、内部プルアップ抵抗の有無及び内部プルダウン抵抗の有無が示される。
・EndInRに、図３１の終端部品ピンの内部抵抗情報を示す。終端部品ピンについて、内部プルアップ抵抗の有無及び内部プルダウン抵抗の有無が示される。
・StartInR.PUPは、開始部品ピンのプルアップ抵抗の有無を示す。
・StartInR.PDNは、開始部品ピンのプルダウン抵抗の有無を示す。
・EndInR.PUPは、終端部品ピンのプルアップ抵抗の有無を示す。
・EndInR.PDNは、終端部品ピンのプルダウン抵抗の有無を示す。
・StartPinは、トレースの開始点となる部品ピンＩＤ（開始部品ピンＩＤ）を示す。
・EndPinは、トレースの終了点となる部品ピンＩＤ（終端部品ピンＩＤ）を示す。
【０１７９】
ＤＲＣ処理部４３は、外部プルダウン抵抗のカウンタ（DNcnt）が０より大であり、かつ、外部プルアップ抵抗のカウンタ（UPcnt）が０より大であるか否かを判定する（ステップＳ４４１）。外部プルダウン抵抗のカウンタ（DNcnt）又は外部プルアップ抵抗のカウンタ（UPcnt）のいずれかが０の場合（ステップＳ４４１のＮＯ）、ＤＲＣ処理部４３は、ステップＳ４４３へと進む。
【０１８０】
一方、外部プルダウン抵抗のカウンタ（DNcnt）及び外部プルアップ抵抗のカウンタ（UPcnt）が共に０より大である場合（ステップＳ４４１のＹＥＳ）、ＤＲＣ処理部４３は、外部抵抗間で混在すると判定し、エラーパターンＡを記憶部１３０に記憶し（ステップＳ４４２）、ステップＳ４４３へと進む。
【０１８１】
次に、ＤＲＣ処理部４３は、開始部品ピンの内部抵抗情報（StartInR）に値があり、かつ、終端部品ピンの内部抵抗情報（EndInR）に値があるかを判断する（ステップＳ４４３）。開始部品ピンの内部抵抗情報（StartInR）又は終端部品ピンの内部抵抗情報（EndInR）のいずれか、あるいは両方共に値がない（NULL）場合（ステップＳ４４３のＮＯ）、ＤＲＣ処理部４３は、ステップＳ４４７へと進む。
【０１８２】
一方、開始部品ピンの内部抵抗情報（StartInR）および終端部品ピンの内部抵抗情報（EndInR）に値（有／無）がある場合（ステップＳ４４３のＹＥＳ）、ＤＲＣ処理部４３は、更に、開始部品部品ピンにプルアップ抵抗（StartInR.PUP）が有り、かつ、終端部品ピンにプルダウン抵抗（EndInR.PDN）が有るか否かを判定する（ステップＳ４４４）。
【０１８３】
開始部品ピンにプルアップ抵抗（StartInR.PUP）が有り、かつ、終端部品ピンにプルダウン抵抗（EndInR.PDN）が有る場合（ステップＳ４４４のＹＥＳ）、ＤＲＣ処理部４３は、内部抵抗間で混在すると判定し、エラーパターンＢを記憶部１３０に記憶する（ステップＳ４４６）。エラーパターンＢはＤＲＣエラー情報テーブル５１ｂに記憶される。
【０１８４】
一方、開始部品ピンにプルアップ抵抗（StartInR.PUP）又は終端部品ピンにプルダウン抵抗（EndInR.PDN）の少なくも一方が無い場合（ステップＳ４４４のＮＯ）、ＤＲＣ処理部４３は、更に、開始部品ピンにプルプルダウン抵抗（StartInR.PDN）又は終端部品ピンにプルアップ抵抗（EndInR.PUP）の少なくも一方が無い場合（ステップＳ４４５のＮＯ）、ＤＲＣ処理部４３は、ステップＳ４４７へと進む。
【０１８５】
一方、開始部品ピンにプルダウン抵抗（StartInR.PDN）が有り、かつ、終端部品ピンにプルアップ抵抗（EndInR.PUP）が有る場合（ステップＳ４４５のＹＥＳ）、ＤＲＣ処理部４３は、内部抵抗間で混在すると判定し、エラーパターンＢを記憶部１３０に記憶する（ステップＳ４４６）。
【０１８６】
そして、ＤＲＣ処理部４３は、開始部品ピンＩＤ（StartPin）の内部抵抗（StartInR）と外部抵抗との混在をチェックするためのチェック処理を行い（ステップＳ４４７）、終端部品ピンＩＤ（EndPin）の内部抵抗（EndInR）と外部抵抗との混在をチェックするためのチェック処理を行う（ステップＳ４４８）。
【０１８７】
全てのエラーパターンのチェックを終了すると、ＤＲＣ処理部４３は、パス上の構成がエラーパターンに該当したか否かを判定する（ステップＳ４４９）。エラーパターンに該当しなかった場合（ステップＳ４４９のＮＯ）、ＤＲＣ処理部４３は、この混在判定処理を終了する。
【０１８８】
図３５は、ＤＲＣ処理部によるエラー情報取得処理を説明するためのフローチャート図である。図３５におけるエラー情報取得処理を説明では、以下のように変数を定義する。
・StartPinは、図３１の開始部品ピンＩＤを示す。
・EndInは、図３１の終端部品ピンＩＤを示す。
・CPartは、図３３の判定対象の部品のＩＤ（接続部品ＩＤ）を示す。
・ErrObjには、エラーの対象が設定される。
・ErrInfoは、エラー情報４３ｅを示す。
【０１８９】
図３５において、ＤＲＣ処理部４３は、記憶部１３０に記憶されたエラーパターンの数を確認して、複数のエラーパターンを検出したか否かを判断する（ステップＳ４５１）。複数のエラーパターンを検出していない場合（ステップＳ４５１のＮＯ）、即ち、検出したエラーパターンが１つの場合、ＤＲＣ処理部４３は、ステップＳ４５３へと進む。
【０１９０】
一方、複数のエラーパターンを検出した場合（ステップＳ４５１のＹＥＳ）、ＤＲＣ処理部４３は、複数のエラー条件を満たすと判断し、他エラーパターンを削除してエラーパターンＤを記憶部１３０に記憶する（ステップＳ４５２）。
【０１９１】
次に、ＤＲＣ処理部４３は、記憶部１３０に記憶したエラーパターンを用いて、ＤＲＣ定義テーブル５１ａを参照して、エラーレベルを取得する（ステップＳ４５３）。そして、ＤＲＣ処理部４３は、エラー情報４３ｅを示すErrInfo(ID,  エラーメッセージ,  ErrObj)を作成し、ＤＲＣ情報ＤＢ５１に格納する（ステップＳ４５５）。ＤＲＣ処理部４３は、作成されたErrInfoを参照して、ＤＲＣエラー情報テーブル５１ｂに値を設定する。その後、ＤＲＣ処理部４３は、エラー情報取得処理を終了する。
【０１９２】
図３６は、ＤＲＣ処理部によるチェック処理を説明するためのフローチャート図である。図３６におけるチェック処理を説明では、以下のように変数を定義する。
・InRは、図３４で指定された開始又は終端部品ピンの内部抵抗情報を示す。内部プルアップ抵抗の有無及び内部プルダウン抵抗の有無が示される。
・InR.PUPは、開始又は終端部品ピンのプルアップ抵抗の有無を示す。
・InR.PDNは、開始又は終端部品ピンのプルダウン抵抗の有無を示す。
・UPcntは、図３３の外部抵抗有無判定処理によりカウントされた外部プルアップ抵抗のカウント数を示す。
・DNcntは、図３３の外部抵抗有無判定処理によりカウントされた外部プルダウン抵抗のカウント数を示す。
【０１９３】
ＤＲＣ処理部４３は、図３４で指定された開始又は終端部品ピンの内部抵抗情報をInRに設定し（ステップＳ４６１）、内部設定情報（InR）に値（有／無）があるか否かを判定する（ステップＳ４６２）。設定値がない場合（ステップＳ４６２のＮＯ）、ＤＲＣ処理部４３は、このチェック処理を終了する。
【０１９４】
一方、設定値がある場合（ステップＳ４６２のＹＥＳ）、ＤＲＣ処理部４３は、内部設定情報がプルアップ抵抗有り（InR.PUP=true）を示すか否かを判定する（ステップＳ４６３）。プルアップ抵抗有り（InR.PUP=true）の場合（ステップＳ４６３のＹＥＳ）、ＤＲＣ処理部４３は、外部プルダウン抵抗のカウント数（DNcnt）が０より大きいか否かを判断する（ステップＳ４６４）。カウント数（DNcnt）が０の場合（ステップＳ４６４のＮＯ）、ＤＲＣ処理部４３は、このチェック処理を終了する。
【０１９５】
一方、外部プルダウン抵抗のカウント数（DNcnt）が０より大きい場合（ステップＳ４６４のＹＥＳ）、ＤＲＣ処理部４３は、内部プルアップ抵抗と外部プルダウン抵抗との混在であると判断し、エラーパターンＣを記憶部１３０に記憶して（ステップＳ４６５）、このチェック処理を終了する。
【０１９６】
内部設定情報がプルアップ抵抗有りを示さない場合、即ち、プルアップ抵抗無しを示す場合（ステップＳ４６３のＮＯ）、ＤＲＣ処理部４３は、内部設定情報がプルダウン抵抗有り（InR.PDN=true）を示すか否かを判定する（ステップＳ４６６）。プルダウン抵抗有りを示さない場合、即ち、プルダウン抵抗無しを示す場合（ステップＳ４６６のＮＯ）、ＤＲＣ処理部４３は、このチェック処理を終了する。
【０１９７】
一方、内部設定情報がプルダウン抵抗有り（InR.PDN=true）の場合（ステップＳ４６６のＹＥＳ）、ＤＲＣ処理部４３は、外部プルアップ抵抗のカウント数（UPcnt）が０より大きいか否かを判断する（ステップＳ４６７）。カウント数（UPcnt）が０の場合（ステップＳ４６７のＮＯ）、ＤＲＣ処理部４３は、このチェック処理を終了する。
【０１９８】
一方、外部プルアップ抵抗のカウント数（UPcnt）が０より大きい場合（ステップＳ４６７のＹＥＳ）、ＤＲＣ処理部４３は、内部プルダウン抵抗と外部プルアップ抵抗との混在であると判断し、エラーパターンＣを記憶部１３０に記憶して（ステップＳ４６８）、このチェック処理を終了する。
【０１９９】
次に、図２６の回路図８５に対する検証処理の例について説明する。定義情報３ｂのインポートにより、図１８に示すようにＰＬＤ部品ＤＢ５４にデータが設定されるものとする。回路図８５に対するトレース処理では、図２７に示すような結果を得られるため、回路ＤＢ５２のデータ例については省略する。
【０２００】
図３７は、図２６の回路図におけるＰＬＤに関するデータ例を示す図である。図３７より、ＰＬＤ部品ＤＢ５４では、図２６の回路図８５内のうちＰＬＤ１のみが対象となり、その情報が管理される。ＰＬＤ部品テーブル５４ａにおいて、部品ＩＤ「ＢＨ１」のライブラリアクセスキーは「LIB_A」であり、ＰＬＤ部品リンクは「Ａ２」である。
【０２０１】
ＤＲＣ情報ＤＢ５１において、ＤＲＣパラメータテーブル５１ｃでは、図２１と同様に、プルアップ抵抗の識別子は「Pullup」であり、設計完了で有効（Config完「○」）とすることが示されている。
【０２０２】
そして、ＤＲＣ処理部４３による検証処理（図３１）が実行されると、図２６の回路図８５に対して、図３８で示すような結果を得ることができる。
【０２０３】
図３８は、図２６の回路図に基づいて行われた検証処理の結果例を示す図である。図３８より、ＤＲＣ処理部４３は、図３１のステップＳ４０３により、トレースの開始部品（回路図８５内のＰＬＤ１）のピン（Ａ２）に対する内部抵抗の有無の確認を行うことで、ＰＬＤ部品ピンの内部抵抗種別はプルダウン抵抗であることを検出する。従って、ＰＬＤ１の部品ピンＡ２に対して、「内部プルダウン抵抗有り」が設定される（PDN=true）。
【０２０４】
また、ＤＲＣ処理部４３は、図３１のステップＳ４０５により、トレースの終端部品（回路図８５内のＩＣ１）のピン（ＩＣ１．１）に対する内部抵抗の有無の確認を行う。この場合、ピン（ＩＣ１．１）には内部抵抗がないと判断される。
【０２０５】
更に、ＤＲＣ処理部４３は、図３１のステップＳ４０６により、パスの接続部品のプルアップ抵抗又はプルダウン抵抗の確認を行う。図２４のトレース処理により、回路図８５の接続部品としてＲ１及びＲ２が特定されている。ＤＲＣ処理部４３は、部品テーブル５２ｂを参照することで、Ｒ１はプルアップ抵抗であり、Ｒ２はダンピング抵抗であることを判定でき、即ち、外部プルアップ抵抗が１つ存在することを検出する。
【０２０６】
これらの結果から、内部プルダウン抵抗と外部プルアップ抵抗とが混在すると判定し、回路図８５はエラーパターンＣを有すると判定される（図３１のステップＳ４０８）。
【０２０７】
次に、ＰＬＤ部品の設計状況を考慮した検証処理によるエラー検出の有無について説明する。図３９は、設計状況に基づく検証処理によるエラー検出の有無を説明するための図である。図３９では、ＰＬＤ部品間の接続で説明するが、この例に限定されない。
【０２０８】
設計状況は、図２１に示すようなＤＲＣパラメータテーブル５１ｃにおける、プルアップ抵抗とプルダウン抵抗とのそれぞれの設定に基づいて判断される。ユーザは、出力側のＰＬＤ部品と入力側のＰＬＤ部品のそれぞれについて、設計の各フェーズごとに、どの識別子（文字列）を内部抵抗ＩｎＲ１として識別する又は識別しない設定を、行うことが可能である。
【０２０９】
図２１に示すＤＲＣパラメータテーブル５１ｃの設定の場合、以下の組み合せをチェック可能とする。出力側と入力側の組み合せを、「出力側×入力側」で示すものとする。
・Config中×Config中
・Config中×Config完
・Config完×Config中
・Config完×Config完
【０２１０】
図３９の例では、出力側のＰＬＤ１のピンのみ内部抵抗ＩｎＲ１を有し、プルダウン抵抗であるとする。この場合、ＰＬＤ部品ＤＢ５４のＰＬＤ部品ピンテーブル５４ｂにおいて、ＰＬＤ１の出力ピンＰＬＤ１．２の内部抵抗種別には“Pulldown”が指定される。また、部品Ｒ１はプルアップ抵抗であるとする。
【０２１１】
「Config中×Config中」と「Config中×Config完」のケースでは、ＰＬＤ２の内部抵抗は存在しない。また、ＤＲＣ処理部４３は、ＰＬＤ１の内部抵抗ＩｎＲ１を認識しない。従って、ＤＲＣ処理部４３は、Ｒ１はプルアップ抵抗であるが、混在状態を検出しないため、これらのケースではエラーを検出しない。
【０２１２】
また、「Config完×Config中」と「Config完×Config完」のケースでは、ＰＬＤ２の内部抵抗は存在しない。これらの場合、ＤＲＣ処理部４３は、ＰＬＤ１の内部抵抗ＩｎＲ１を認識する。従って、ＤＲＣ処理部４３は、Ｒ１はプルアップ抵抗であるため、混在状態を検出し、エラーであると判断する。
【０２１３】
このような場合、エラーを検出したことを示すエラーアイコンが回路図の該当する部品ピンに対して表示される。以下に、本実施例に係るエラー表示処理について説明する。エラー表示処理の説明では、回路図内の２つのパスについてのみ説明するが、パスの数を２に制限するものではない。
【０２１４】
図４０は、エラーが検出された場合のＤＲＣ情報ＤＢのデータ例を示す図である。図４０では、エラー表示に係るデータ例のみを示し、他を省略している。ＤＲＣエラー情報テーブル５１ｂでは、エラー情報ＩＤ、エラーメッセージ、エラーレベル等の項目のデータ例を示す。エラーレベルは、ＤＲＣ定義テーブル５１ａから得られた値を示している。
【０２１５】
ＤＲＣエラー情報テーブル５１ｂには、２つのレコードが存在し、エラー情報ＩＤ「１」と「２」とで区別される。エラー情報ＩＤ「１」のエラーメッセージとして、「ＰＬＤ１．２は、ＩＣ１．１との接続間でプルアップ／プルダウン抵抗が混在しています。（プルアップ抵抗：Ｒ１、プルダウン抵抗：Ｒ２）」が格納されている。エラー情報ＩＤ「１」のエラーレベルは「Ｗ」である。
【０２１６】
エラー情報ＩＤ「２」のエラーメッセージとして、「ＰＬＤ３．２は、ＩＣ２．１との接続間でプルアップ／プルダウン抵抗が混在しています（プルアップ抵抗：Ｒ３、内部プルダウン抵抗：ＰＬＤ３．２）」が格納されている。エラー情報ＩＤ「２」のエラーレベルは「Ｅ」である。
【０２１７】
ＤＲＣパラメータテーブル５１ｃには、ユーザの操作に応じて行う表示制御により、表示するエラー情報の制限が設定されている。この例では、エラー情報のうち、「エラーレベルＥのみ表示」することが指定されている。
【０２１８】
図４１は、図４０のデータ例に基づいて表示される画面例を示す図である。図４１の画面Ｇ９０では、回路図８６の表示領域と、エラーメッセージを一覧にしたエラーリストの表示領域と、表示制御ボタン９０ａとを有する。２つのパスを含む回路図８６が表示された例を示している。
【０２１９】
回路図８６では、ＰＬＤ１、ＩＣ１、ＰＬＤ３、ＩＣ２、Ｒ１、Ｒ２、及びＲ３が配置され、ＰＬＤ１からＩＣ１までの第１のパスと、ＰＬＤ３からＩＣ２までの第２のパスとが存在する。また、第１のパスには、プルアップ抵抗としてのＲ１とプルダウン抵抗としてのＲ２とが存在する。そして、第２のパスには、プルアップ抵抗としてのＲ３が存在し、ＰＬＤ３のピンＰＬＤ３．２は内部プルダウン抵抗を有する。
【０２２０】
このような回路図８６においては、２つのエラーが検出される。第１のパスにおいて、エラー情報ＩＤ「１」で特定されるエラーと、第２のパスにおいて、エラー情報ＩＤ「２」で特定されるエラーとが検出されている。
【０２２１】
第１のパスでは、出力側のピンＰＬＤ１．２の近傍に第１のエラーアイコン９ａが付与されて表示されている。第１のエラーアイコン９ａは、エラー情報ＩＤ「１」とリンクされており、ユーザが第１のエラーアイコン９ａを選択することで、エラー情報ＩＤ「１」に対応付けられているエラーメッセージが強調表示され、ユーザはエラー内容を確認することができる。
【０２２２】
第２のパスでは、出力側のピンＰＬＤ３．２の近傍に第２のエラーアイコン９ｂが付与されて表示されている。第２のエラーアイコン９ｂは、エラー情報ＩＤ「２」とリンクされており、ユーザが第２のエラーアイコン９ｂを選択することで、エラー情報ＩＤ「２」に対応付けられているエラーメッセージが強調表示され、ユーザはエラー内容を確認することができる。
【０２２３】
表示装置１５にエラーメッセージが表示されることにより、ユーザは、エラー対象の部品名を知ることができる。従って、この段階で設計を見直すことが可能となる。また、第１のエラーアイコン９ａを警告（Ｗ）を表すマークとし、第２のエラーアイコン９ｂをエラー（Ｅ）を表すマークとすることで、エラーレベルを視認することができる。
【０２２４】
また、ユーザがエラーメッセージの１つを選択すると、回路図８６内のエラー情報ＩＤにリンクするエラーアイコン１又は２が点滅する等により、エラー箇所を強調してもよい。また、エラーメッセージの選択に応じて、回路図８６内の該当パスに係る部分回路図の表示に遷移し、エラーアイコン１又は２を点滅させるようにしてもよい。一方、エラー箇所の強調方法は、エラーアイコンを点滅させる方法に限定されない。配線、部品、部品のピン等のいずれであってもよい。この場合、配線、部品、部品のピン等のいずれかと、エラー情報ＩＤとをリンクさせればよい。
【０２２５】
ユーザが、設計の見直しの対象となるエラーのみを確認したい場合には、表示制御ボタン９０ａを選択することにより、表示制御が有効（ＯＮ）になる。表示制御ボタン９０ａの選択に応じて、図４２に示すような、回路図８６が表示装置１５に表示される。
【０２２６】
図４２は、表示制御を有効にする操作に応じて表示される画面例を示す図である。図４２では、図４１と同様に、画面９０に回路図８６が表示されるが、エラー情報ＩＤ「２」にリンクされる第２のエラーアイコン９ｂのみが回路図８６上に表示されている。表示制御ボタン９０ａの表示は、「表示制御ＯＦＦ」（図４１）から「表示制御ＯＮ」へと変更されている。
【０２２７】
また、エラーメッセージも表示されるが、表示制御の有効時には、エラーレベルＥのエラーメッセージのみが表示され、エラーレベルＷのエラーメッセージは表示されない。従って、この例では、エラー情報ＩＤ「２」のエラーメッセージのみが表示される。
【０２２８】
図４２における画面９０においても、回路図８６とメッセージ間で相互に確認可能である。また、図４１及び図４２の画面９０において、エラー情報ＩＤの表示は必須ではない。表示制御は、更に、ユーザの指定に応じて、特定の要素のみを表示する機能、特定の要素のみを非表示にする機能等を備えるようにしてもよい。
【０２２９】
表示制御の有効時には、表示処理部４８が、ＤＲＣエラー表示制御テーブル５１ｄの表示対象範囲を記憶部１３０の作業領域に退避した後、エラーレベルを変更し、後述するエラー表示処理を行えばよい。エラーレベル「Ｗ」及び「Ｅ」が表示対象であれば、エラーレベル「Ｅ」のみが表示対象となるように表示対象範囲を変更すればよい。そして、ユーザによる表示制御の無効の操作により、記憶部１３０に退避しておいた表示対象範囲をＤＲＣエラー表示制御テーブル５１ｄに再設定し、後述するエラー表示処理を行えばよい。
【０２３０】
次に、図３０で説明したエラー種別Ａ、Ｂ、Ｃ、及びＤのそれぞれについて、混在パターンを示す。混在パターン例では、左側を出力部品とし、右側を入力部品とした簡易な接続の例を用い、エラーアイコンは、出力側に表示する。これらは、表示の形態の一例であり、限定されるものではない。
【０２３１】
また、出力側及び入力側の部品は、
・出力側ＰＬＤ、及び、入力側ＩＣの場合、
・出力側ＩＣ、  及び、入力側ＰＬＤの場合、
・出力側ＰＬＤ、及び、入力側ＰＬＤの場合
・出力側ＩＣ、  及び、入力側ＩＣの場合、
のいずれであってもよい。
【０２３２】
また、各混在パターンにおいて、otPURは外部プルアップ抵抗を示し、otPDRは外部プルダウン抵抗を示し、inPURは内部プルアップ抵抗を示し、inPDRは内部プルダウン抵抗を示す。本実施例では、以下に示す様々な混在パターンを検出し、エラー種別に応じたエラーレベルに対応する表示を可能とする。
【０２３３】
図４３は、エラー種別Ａに分類される外部抵抗間の混在パターン例を示す図である。図４３（Ａ）では、あるパスにおいて、１つの外部プルアップ抵抗otPURと、１つの外部プルダウン抵抗otPDRとが混在するパターンを示している。図４３（Ａ）の混在パターンでは、エラーレベル「Ｗ」を表すエラーアイコン９ａが１つ表示される。
【０２３４】
また、図４３（Ｂ）では、あるパスにおいて、２つの外部プルアップ抵抗otPURと、１つの外部プルダウン抵抗otPDRとが混在するパターンを示している。図４３（Ｂ）の混在パターンでも、エラーレベル「Ｗ」を表すエラーアイコン９ａが１つ表示される。
【０２３５】
図４４は、エラー種別Ｂに分類される内部抵抗間の混在パターン例を示す図である。図４４（Ａ）では、あるパスにおいて、出力ピンの内部プルダウン抵抗inPDRと、入力ピンの内部プルアップ抵抗inPURとが混在するパターンを示している。図４３（Ａ）の混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２３６】
また、図４４（Ｂ）では、あるパスにおいて、出力ピンの内部プルアップ抵抗inPURと、入力ピンの内部プルダウン抵抗inPDRとが混在するパターンを示している。図４４（Ｂ）の混在パターンでも、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２３７】
図４５は、エラー種別Ｃに分類される内部抵抗と外部抵抗間の混在パターン例を示す図である。図４５（Ａ）では、あるパスにおいて、出力ピンの内部プルダウン抵抗inPDRと、外部プルアップ抵抗otPURとが混在するパターンを示している。図４５（Ａ）の混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２３８】
また、図４５（Ｂ）では、あるパスにおいて、出力ピンの内部プルアップ抵抗inPURと、外部プルダウン抵抗otPDRとが混在するパターンを示している。図４５（Ｂ）の混在パターンでも、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２３９】
図４５（Ｃ）では、あるパスにおいて、外部プルアップ抵抗otPURと、入力ピンの内部プルダウン抵抗inPDRとが混在するパターンを示している。図４５（Ｃ）の混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２４０】
また、図４５（Ｄ）では、あるパスにおいて、外部プルダウン抵抗otPDRと、入力ピンの内部プルアップ抵抗inPURとが混在するパターンを示している。図４５（Ｄ）の混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２４１】
図４５（Ｅ）では、あるパスにおいて、出力ピンの内部プルダウン抵抗inPDRと、外部プルアップ抵抗otPURと、入力ピンの内部プルダウン抵抗inPDRとが混在するパターンを示している。図４５（Ｅ）の混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２４２】
また、図４５（Ｆ）では、あるパスにおいて、出力ピンの内部プルアップ抵抗inPURと、外部プルダウン抵抗otPDRと、入力ピンの内部プルアップ抵抗inPURとが混在するパターンを示している。図４５（Ｆ）の混在パターンでも、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２４３】
図４６は、エラー種別Ｄに分類される複数エラーを含む混在パターン例を示す図である。図４６（Ａ）では、あるパスにおいて、出力ピンの内部プルダウン抵抗inPDRと、外部プルアップ抵抗otPURと、入力ピンの内部プルアップ抵抗inPURとが混在するパターンを示している。
【０２４４】
図４６（Ａ）の混在パターンでは、出力ピンの内部プルダウン抵抗inPDRと、外部プルアップ抵抗otPURとの混在によるエラー種別Ｃが検出される。更に、出力ピンの内部プルダウン抵抗inPDRと、入力ピンの内部プルアップ抵抗inPURとの混在によるエラー種別Ｂも検出される。従って、複数エラーを含む混在パターンとなる。このような混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２４５】
図４６（Ｂ）では、あるパスにおいて、出力ピンの内部プルダウン抵抗inPDRと、外部プルアップ抵抗otPURと、外部プルダウン抵抗otPDRとが混在するパターンを示している。
【０２４６】
図４６（Ｂ）の混在パターンでは、出力ピンの内部プルダウン抵抗inPDRと、外部プルアップ抵抗otPURとの混在によるエラー種別Ｃが検出される。更に、外部プルアップ抵抗otPURと、外部プルダウン抵抗otPDRとの混在によるエラー種別Ａも検出される。従って、複数エラーを含む混在パターンとなる。このような混在パターンでは、エラーレベル「Ｅ」を表すエラーアイコン９ｂが１つ表示される。
【０２４７】
次に、表示処理部４８によるエラー表示処理について詳述する。図４７は、表示処理部によるエラー表示処理を説明するフローチャート図である。図４７のエラー表示処理では、ＤＲＣ定義テーブル５１ａと、ＤＲＣエラー情報テーブル５１ｂとから得られるエラー情報の一覧をエラーリストと呼ぶものとする。エラーリストは、エラー情報ＩＤごとに、エラー種別、エラーレベル、エラーメッセージ、エラー要素となるエラー対象等が示される。
【０２４８】
図４７では、変数を以下のように定義する。
・ErrListsは、１以上のエラー情報（ErrInfo）を一覧にしたエラーリストである。
・ErrLists.beginは、エラーリスト（ErrLists）の最初のエラー情報（１レコード）を指定する。
・ErrLists.endは、エラーリスト（ErrLists）の最後のエラー情報（１レコード）を指定する。
・ErrInfoには、エラーリスト（ErrLists）から順に表示対象のエラー情報が読み出されて設定される。ErrInfoは、一例として構造体を有し、ErrTyp、ErrLev、ErrMsg、ErrObj、及びErrDispConf等の要素を有する。
・ErrTypは、エラー情報（ErrInfo）内のエラー種別である。
・ErrLevは、エラー情報（ErrInfo）内のエラーレベルである。
・ErrMsgは、エラー情報（ErrInfo）内のエラーメッセージである。
・ErrObjは、エラー情報（ErrInfo）内のエラー対象である。
・ErrDispConfは、ＤＲＣエラー表示制御テーブル５１ｄの情報であり、表示するエラーレベル、エラー種別等の表示対象範囲を指定する。
これらのエラー情報ErrInfoの要素のうち、エラー種別ErrTyp、エラーレベルErrLev等はパラメータとして参照される。
【０２４９】
表示処理部４８は、エラーリスト（ErrLists）の最初のエラー情報をErrInfoに設定する初期設定を行い、エラー情報表示を繰り返すごとにエラーリスト（ErrLists）から順に次のエラー情報でErrInfoを更新する（ステップＳ５０１）。
【０２５０】
そして、表示処理部４８は、エラー情報ErrInfoから、エラー種別ErrTyp、エラーレベルErrLev、エラーメッセージErrMsg、及びエラー対象ErrObjを取得する（ステップＳ５０２）。
【０２５１】
表示処理部４８は、エラー対象ErrObjに対応する要素を回路ＤＢから特定してリンク情報を作成するリンク情報作成処理を行ってリンク情報を取得し（ステップＳ５０３）、また、ＤＲＣエラー表示制御テーブル５１ｄの情報ErrDispConfを取得する（ステップＳ５０４）。
【０２５２】
続けて、表示処理部４８は、エラー情報ErrInfoが持つパラメータ（エラー種別ErrTyp、エラーレベルErrLev等）が表示対象範囲ErrDispConfに含まれるか否かを判断する（ステップＳ５０５）。表示対象範囲ErrDispConfに含まれない場合（ステップＳ５０５のＮＯ）、表示処理部４８は、ステップＳ５０６へと進む。
【０２５３】
一方、表示処理部４８は、エラー情報ErrInfoに基づいて、エラーアイコンを付加した回路図と、エラーリストとを作成して表示装置１５に表示して（ステップＳ５０６）、ステップＳ５０６へと進む。
【０２５４】
表示処理部４８は、繰り返し判定を行う（ステップＳ５０７）。エラー情報ErrInfoがエラーリスト（ErrLists）の最後のエラー情報であるか否かを判定すればよい。最後のエラー情報ではない場合、表示処理部４８は、ステップＳ５０１へと戻り、エラーリスト（ErrLists）から次のエラー情報を取得してErrInfoを更新し、上述同様の処理を繰り返す。一方、最後のエラー情報の場合、表示処理部４８は、このエラー表示処理を終了する。
【０２５５】
図４８は、図４７のステップＳ５０３で行われるリンク情報作成処理を説明するためのフローチャート図である。図４８において、表示処理部４８は、エラー対象ErrObjが部品か否かを判断する（ステップＳ５３１）。エラー対象ErrObjが部品の場合（ステップＳ５３１のＹＥＳ）、表示処理部４８は、部品テーブル５２ｂから対象部品を検索して（ステップＳ５３２）、ステップＳ５３７へと進む。
【０２５６】
一方、エラー対象ErrObjが部品でない場合（ステップＳ５３１のＮＯ）、表示処理部４８は、エラー対象ErrObjが部品ピンか否かを判断する（ステップＳ５３３）。エラー対象ErrObjが部品ピンの場合（ステップＳ５３３のＹＥＳ）、表示処理部４８は、部品ピンテーブル５２ｄから対象部品ピンを検索して（ステップＳ５３４）、ステップＳ５３７へと進む。
【０２５７】
一方、エラー対象ErrObjが部品ピンでない場合（ステップＳ５３３のＮＯ）、表示処理部４８は、更に、エラー対象ErrObjがネットか否かを判断する（ステップＳ５３５）。エラー対象ErrObjがネットの場合（ステップＳ５３５のＹＥＳ）、表示処理部４８は、部品ピンテーブル５２ｄからネットを検索して（ステップＳ５３６）、ステップＳ５３７へと進む。一方、エラー対象ErrObjがネットでない場合（ステップＳ５３５のＮＯ）、表示処理部４８は、いずれのテーブル検索も行わずステップＳ５３７へと進む。
【０２５８】
表示処理部４８は、エラーとなる対象要素を特定できたか否かを判断する（ステップＳ５３７）。対象要素を特定できなかった場合（ステップＳ５３７のＮＯ）、表示処理部４８は、エラー情報（ErrInfo）と対象要素間のリンク情報を作成して（ステップＳ５３８）、このリンク情報作成処理を終了する。リンク情報は記憶部１３０に記憶される。
【０２５９】
このように、本実施例では、集積回路であるＰＬＤ、ＩＣが持つ内部抵抗（プルアップ抵抗又はプルダウン抵抗）を考慮した検証処理を行う。この検証処理の結果に基づいて、エラーが存在するパスを特定可能なエラーアイコンの表示及びエラー内容の一覧の表示が可能となる。
【０２６０】
パスに係る集積回路内部のプルアップ抵抗又はプルダウン抵抗が考慮され検出されたエラーの表示により、ユーザは、設計不備を、プリント配線板（ＰＣＢ）に係る回路設計の段階で、早期に、設計の見直しを行える。
【０２６１】
本実施例では、与えられた回路図に対して、プロセッサの内部抵抗も含めて、プルアップ抵抗及びプルダウン抵抗が正しく利用されているかを検証する機能を、ＤＲＣ（Design  Rule  Check）の１チェックとして提供可能である。
【０２６２】
本実施例における、ＤＲＣ処理部４３によって行われる検証処理（図３１〜図３６）が、検証部の一例に相当し、表示処理部４８によって行われるエラー表示処理（図４７〜図４８）がエラー出力部の一例に相当する。また、ＰＬＤは、その特性から、プログラム可能な集積回路であり、ＩＣは、ＰＬＤとの対比において、論理回路構成が固定の集積回路である。
【０２６３】
本発明は、具体的に開示された実施例に限定されるものではなく、特許請求の範囲から逸脱することなく、主々の変形や変更が可能である。
【０２６４】
以上の実施例を含む実施形態に関し、更に以下の付記を開示する。
（付記１）
プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較し、
前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力する
処理をコンピュータに実行させるプルアップ／プルダウン抵抗検証プログラム。
（付記２）
前記第１抵抗及び前記第２抵抗のうち片方又は両方が、プログラム可能な集積回路の内部抵抗であることを特徴とする付記１記載のプルアップ／プルダウン抵抗検証プログラム。
（付記３）
前記第１抵抗及び前記第２抵抗のうち片方又は両方が、第１のプログラム可能な集積回路と第２のプログラム可能な集積回路との間のネット上にある外部抵抗であることを特徴とする付記１記載のプルアップ／プルダウン抵抗検証プログラム。
（付記４）
前記第１抵抗及び前記第２抵抗のうち片方又は両方が、プログラム可能な集積回路と論理回路構成が固定の集積回路との間のネット上にある外部抵抗であることを特徴とする付記１記載のプルアップ／プルダウン抵抗検証プログラム。
（付記５）
前記コンピュータに、
前記第１抵抗及び前記第２抵抗のうち片方又は両方がプログラム可能な集積回路の内部抵抗であることを検出すると、該第１回路と該第２回路とを含む回路図に、該第１回路と該第２回路とを接続する一のパスに対して第１のエラー情報を付加して、該回路図を表示装置に表示させる
ことを特徴とする付記２記載のプルアップ／プルダウン抵抗検証プログラム。
（付記６）
前記コンピュータに、
前記第１抵抗及び前記第２抵抗のうち、片方が前記外部抵抗であり、他方が内部抵抗であることを検出すると、該第１回路と該第２回路とを含む回路図に、該第１回路と該第２回路とを接続する一のパスに対して第１のエラー情報を付加して、該回路図を表示装置に表示させる
ことを特徴とする付記３又は４記載のプルアップ／プルダウン抵抗検証プログラム。
（付記７）
前記コンピュータに、
前記第１抵抗及び前記第２抵抗の両方が前記外部抵抗であることを検出すると、該第１回路と該第２回路とを含む回路図に、該第１回路と該第２回路とを接続する一のパスに対して第２のエラー情報を付加して、該回路図を表示装置に表示させる
ことを特徴とする付記３又は４記載のプルアップ／プルダウン抵抗検証プログラム。
（付記８）
前記コンピュータに、
前記第１のエラー情報又は第２のエラー情報とリンクさせたエラーメッセージを出力させる
ことを特徴とする付記５又は６記載のプルアップ／プルダウン抵抗検証プログラム。
（付記９）
前記コンピュータに、
前記第１のエラー情報が表すエラーレベルは、前記第２のエラー情報が表すエラーレベルより高いことを、強調表示により視認可能に前記回路図に表示させる
ことを特徴とする付記８又は９記載のプルアップ／プルダウン抵抗検証プログラム。
（付記１０）
プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較し、
前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力する
処理をコンピュータが行うプルアップ／プルダウン抵抗検証方法。
（付記１１）
プルアップ抵抗又はプルダウン抵抗が必要な、第１回路と第２回路を含む検証対象となる回路のうち、前記第１回路の第１抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第１対応関係と、前記第２回路の第２抵抗がプルアップ抵抗又はプルダウン抵抗であることを規定する第２対応関係を記憶部から読み出して、前記第１対応関係と前記第２対応関係とを比較することで、プルアップ抵抗とプルダウン抵抗とが混在して存在することを検証する検証部と、
前記第１抵抗と前記第２抵抗のうち、片方がプルアップ抵抗であり、かつ、他方がプルダウン抵抗の場合、エラーを出力するエラー出力部と
を有する情報処理装置。
【符号の説明】
【０２６５】
３        ＰＬＤ設計ツール
３ａ      設計レポート
３ｂ      定義情報（内部抵抗）
７        ユーザ
４１      部品制御部
４２      ＤＲＣ制御部
４３      ＤＲＣ処理部
４３ａ    エラー情報
４４      回路編集制御部
４５      データ出力部
５１      ＤＲＣ情報ＤＢ
５１ａ    ＤＲＣ定義テーブル、        ５１ｂ    ＤＲＣエラー情報テーブル
５１ｃ    ＤＲＣパラメータテーブル、  ５１ｄ    ＤＲＣエラー表示制御テーブル
５２      回路ＤＢ
５２ａ    回路図テーブル、            ５２ｂ    部品テーブル
５２ｃ    ネットテーブル、            ５２ｄ    部品ピンテーブル
５３      部品ライブラリＤＢ
５３ａ    部品ライブラリテーブル、    ５３ｂ    部品ピンライブラリテーブル
５４      ＰＬＤ部品ＤＢ
５４ａ    ＰＬＤ部品テーブル、        ５４ｂ    ＰＬＤ部品ピンテーブル
５９      出力データ
【図１】
2020095607.tif 000003
【図２】
2020095607.tif 000004
【図３】
2020095607.tif 000005
【図４】
2020095607.tif 000006
【図５】
2020095607.tif 000007
【図６】
2020095607.tif 000008
【図７】
2020095607.tif 000009
【図８】
2020095607.tif 000010
【図９】
2020095607.tif 000011
【図１０】
2020095607.tif 000012
【図１１】
2020095607.tif 000013
【図１２】
2020095607.tif 000014
【図１３】
2020095607.tif 000015
【図１４】
2020095607.tif 000016
【図１５】
2020095607.tif 000017
【図１６】
2020095607.tif 000018
【図１７】
2020095607.tif 000019
【図１８】
2020095607.tif 000020
【図１９】
2020095607.tif 000021
【図２０】
2020095607.tif 000022
【図２１】
2020095607.tif 000023
【図２２】
2020095607.tif 000024
【図２３】
2020095607.tif 000025
【図２４】
2020095607.tif 000026
【図２５】
2020095607.tif 000027
【図２６】
2020095607.tif 000028
【図２７】
2020095607.tif 000029
【図２８】
2020095607.tif 000030
【図２９】
2020095607.tif 000031
【図３０】
2020095607.tif 000032
【図３１】
2020095607.tif 000033
【図３２】
2020095607.tif 000034
【図３３】
2020095607.tif 000035
【図３４】
2020095607.tif 000036
【図３５】
2020095607.tif 000037
【図３６】
2020095607.tif 000038
【図３７】
2020095607.tif 000039
【図３８】
2020095607.tif 000040
【図３９】
2020095607.tif 000041
【図４０】
2020095607.tif 000042
【図４１】
2020095607.tif 000043
【図４２】
2020095607.tif 000044
【図４３】
2020095607.tif 000045
【図４４】
2020095607.tif 000046
【図４５】
2020095607.tif 000047
【図４６】
2020095607.tif 000048
【図４７】
2020095607.tif 000049
【図４８】
2020095607.tif 000050