(57)【要約】【課題】  炭化ケイ素基板を有するスイッチング素子において、トレンチの下端に加わる電界を緩和することができるとともに、安定したスイッチング動作を実現する。【解決手段】  スイッチング素子であって、複数の第１トレンチと、複数の前記第１トレンチを接続している第２トレンチと、前記第１トレンチ内に配置されているゲート絶縁膜及びゲート電極と、前記第２トレンチ内に配置されている埋め込み絶縁層、を有する。前記炭化ケイ素基板が、トレンチの底面に沿って設けられている底部領域と、第２トレンチの長手方向の端面に沿って設けられているとともにボディ領域と前記底部領域を接続している接続領域を有する。前記第２トレンチの少なくとも一部分をその幅方向に切断した断面を観察したときに、前記一部分が前記埋め込み絶縁層によって満たされており、前記一部分内に前記ゲート電極が配置されていない。【選択図】図１
2020194848.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子であって、
炭化ケイ素基板と、
前記炭化ケイ素基板の上面に設けられており、互いに平行に伸びる複数の第１トレンチと、
前記炭化ケイ素基板の前記上面に設けられており、複数の前記第１トレンチに対して直交する方向に伸びており、複数の前記第１トレンチを接続している第２トレンチと、
前記第１トレンチ内に配置されているゲート絶縁膜と、
前記第１トレンチ内に配置されており、前記ゲート絶縁膜によって前記炭化ケイ素基板から絶縁されているゲート電極と、
前記第２トレンチ内に配置されている埋め込み絶縁層、
を有し、
前記炭化ケイ素基板が、
前記ゲート絶縁膜に接する第１導電型のソース領域と、
前記ソース領域の下側で前記ゲート絶縁膜に接し、前記埋め込み絶縁層に接する第２導電型のボディ領域と、
前記ボディ領域の下側で前記ゲート絶縁膜に接し、前記ボディ領域の下側で前記埋め込み絶縁層に接する第１導電型のドリフト領域と、
前記第１トレンチの底面と第２トレンチの底面に沿って設けられている第２導電型の底部領域と、
前記第２トレンチの長手方向の端面に沿って設けられており、前記ボディ領域と前記底部領域を接続している第２導電型の接続領域、
を有し、
前記第２トレンチの少なくとも一部分をその幅方向に切断した断面を観察したときに、前記一部分が前記埋め込み絶縁層によって満たされており、前記一部分内に前記ゲート電極が配置されていない、
スイッチング素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示の技術は、スイッチング素子に関する。
【０００２】
特許文献１に開示のスイッチング素子は、半導体基板の上面に設けられたゲートトレンチを有している。ゲートトレンチは、ｘ方向に伸びる複数の第１トレンチと、ｙ方向（第１トレンチに対して直交する方向）に伸びる第２トレンチを有している。第２トレンチは、複数の第１トレンチを接続している。このため、半導体基板の上面において、ゲートトレンチがＨ型に伸びている。第１トレンチと第２トレンチ内には、ゲート絶縁膜と、ゲート電極が配置されている。ゲート電極は、ゲート絶縁膜によって半導体基板から絶縁されている。半導体基板は、ｎ型のソース領域と、ｐ型のボディ領域と、ｎ型のドリフト領域と、ｐ型の底部領域と、ｐ型の接続領域を有する。ソース領域、ボディ領域、及び、ドリフト領域は、第１トレンチと第２トレンチの側面でゲート絶縁膜に接している。底部領域は、第１トレンチの底面と第２トレンチの底面に沿って設けられている。接続領域は、第２トレンチの長手方向の端面に沿って設けられており、ボディ領域と底部領域を接続している。接続領域が設けられていることで、底部領域の電位が安定する。このため、スイッチング素子がターンオフするときに、底部領域からその周囲に空乏層が広がる。底部領域から空乏層が広がることで、各トレンチの下端に加わる電界が緩和される。また、特許文献１のスイッチング素子の製造工程では、第２トレンチの端面にｐ型不純物を注入することによって接続領域が形成される。第２トレンチが設けられていることで、接続領域を容易に形成することができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１７−０６３０８２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
炭化ケイ素基板を用いたスイッチング素子が知られている。炭化ケイ素基板を用いたスイッチング素子によれば、従来のスイッチング素子に比べて損失を低減することができる。炭化ケイ素基板を用いたスイッチング素子でも、特許文献１の構造（すなわち、第１トレンチ、第２トレンチ、接続領域、及び、底部領域を有する構造）を採用することで、各トレンチの下端に加わる電界を緩和することができる。他方、炭化ケイ素基板を用いたスイッチング素子に特許文献１の構造を適用すると、スイッチング動作が不安定化するという問題が生じる。すなわち、炭化ケイ素基板は、六方晶の結晶構造を有している。このため、炭化ケイ素基板の上面に第１トレンチと第２トレンチ（すなわち、互いに直交するトレンチ）を形成すると、第１トレンチの側面が、第２トレンチの側面が異なる結晶面となる。例えば、第１トレンチの側面がｍ面である場合には、第２トレンチの側面はａ面またはａ面に近い面となる。このように第１トレンチの側面を構成する結晶面が第２トレンチの側面を構成する結晶面と異なると、第１トレンチの側面における界面準位密度と第２トレンチの側面における界面準位密度に差が生じる。その結果、第１トレンチにより構成されるゲート構造と第２トレンチにより構成されるゲート構造の間で、特性（特に、ゲート閾値）に差が生じる。このため、スイッチング素子がターンオンまたはターンオフするタイミングにおいて、第１トレンチにより構成されるゲート構造と第２トレンチにより構成されるゲート構造のスイッチングするタイミングにずれが生じる。このように、炭化ケイ素基板を用いたスイッチング素子に特許文献１の構造を採用すると、スイッチング動作が不安定化するという問題が生じる。本明細書では、炭化ケイ素基板を有するスイッチング素子において、トレンチの下端に加わる電界を緩和することができるとともに、安定したスイッチング動作を実現することが可能な技術を提案する。
【課題を解決するための手段】
【０００５】
本明細書が開示するスイッチング素子は、炭化ケイ素基板と、複数の第１トレンチと、第２トレンチと、ゲート絶縁膜と、ゲート電極と、埋め込み絶縁層を有する。複数の前記第１トレンチは、前記炭化ケイ素基板の上面に設けられており、互いに平行に伸びている。前記第２トレンチは、前記炭化ケイ素基板の前記上面に設けられており、複数の前記第１トレンチに対して直交する方向に伸びており、複数の前記第１トレンチを接続している。前記ゲート絶縁膜は、前記第１トレンチ内に配置されている。前記ゲート電極は、前記第１トレンチ内に配置されており、前記ゲート絶縁膜によって前記炭化ケイ素基板から絶縁されている。前記埋め込み絶縁層は、前記第２トレンチ内に配置されている。前記炭化ケイ素基板が、ソース領域と、ボディ領域と、ドリフト領域と、底部領域と、接続領域を有する。前記ソース領域は、前記ゲート絶縁膜に接する第１導電型領域である。前記ボディ領域は、前記ソース領域の下側で前記ゲート絶縁膜に接するとともに前記埋め込み絶縁層に接する第２導電型領域である。前記ドリフト領域は、前記ボディ領域の下側で前記ゲート絶縁膜に接するとともに前記ボディ領域の下側で前記埋め込み絶縁層に接する第１導電型領域である。前記底部領域は、前記第１トレンチの底面と第２トレンチの底面に沿って設けられている第２導電型領域である。前記接続領域は、前記第２トレンチの長手方向の端面に沿って設けられており、前記ボディ領域と前記底部領域を接続している第２導電型領域である。前記第２トレンチの少なくとも一部分をその幅方向に切断した断面を観察したときに、前記一部分が前記埋め込み絶縁層によって満たされており、前記一部分内に前記ゲート電極が配置されていない。
【０００６】
このスイッチング素子では、底部領域が第１トレンチの底面と第２トレンチの底面に沿って設けられており、接続領域がボディ領域と底部領域を接続している。このため、スイッチング素子がターンオフするときに、底部領域からその周囲に空乏層が伸びる。このため、各トレンチの下端に加わる電界が緩和される。また、このスイッチング素子では、第２トレンチの少なくとも一部分をその幅方向に切断した断面を観察したときに、その一部分が埋め込み絶縁層によって満たされており、その一部分内にゲート電極が配置されていない。すなわち、当該一部分の内部にゲート構造が形成されていない。このため、スイッチング素子がスイッチングするときに、当該一部分の周囲にチャネルが形成されずに電流が流れない。したがって、第２トレンチがスイッチング素子の特性に与える影響が抑制される。このため、安定したスイッチング動作を実現することができる。このように、このスイッチング素子の構造によれば、炭化ケイ素基板を有するスイッチング素子において、トレンチの下端に加わる電界を緩和することができるとともに、安定したスイッチング動作を実現することができる。
【図面の簡単な説明】
【０００７】
【図１】実施形態のスイッチング素子の平面図。
【図２】図１のＩＩ−ＩＩ線における断面図。
【図３】図１のＩＩＩ−ＩＩＩ線における断面図。
【図４】図１のＩＶ−ＩＶ線における断面図。
【図５】比較例のスイッチング素子の図４に対応する箇所の断面図。
【図６】実施形態のスイッチング素子の製造方法の説明図。
【図７】実施形態のスイッチング素子の製造方法の説明図。
【図８】実施形態のスイッチング素子の製造方法の説明図。
【図９】実施形態のスイッチング素子の製造方法の説明図。
【図１０】実施形態のスイッチング素子の製造方法の説明図。
【図１１】実施形態のスイッチング素子の製造方法の説明図。
【図１２】実施形態のスイッチング素子の製造方法の説明図。
【図１３】実施形態のスイッチング素子の製造方法の説明図。
【図１４】実施形態のスイッチング素子の製造方法の説明図。
【図１５】実施形態のスイッチング素子の製造方法の説明図。
【図１６】変形例の製造方法の説明図。
【図１７】変形例のスイッチング素子の図１に対応する平面図。
【発明を実施するための形態】
【０００８】
図１〜４は、実施形態のスイッチング素子１０（ＭＯＳＦＥＴ）を示している。図２〜４に示すように、実施形態のＭＯＳＦＥＴ１０は、炭化ケイ素基板１２と、上部電極１４と、下部電極１６を有している。なお、図１では、炭化ケイ素基板１２の上面１２ａ上の電極層及び絶縁層の図示が省略されている。炭化ケイ素基板１２は、六方晶系の結晶構造を有している。上部電極１４は、炭化ケイ素基板１２の上面１２ａを覆っている。下部電極１６は、炭化ケイ素基板１２の下面１２ｂを覆っている。なお、本明細書では、炭化ケイ素基板１２の厚み方向をｚ方向といい、ｚ方向に直交する一方向（上面１２ａに平行な一方向）をｘ方向といい、ｚ方向及びｘ方向に直交する方向をｙ方向という。
【０００９】
図１に示すように、炭化ケイ素基板１２の上面１２ａには、複数の第１トレンチ２１と複数の第２トレンチ２２が形成されている。各第１トレンチ２１は、ｘ方向に沿って長く伸びている。各第１トレンチ２１の側面（ｘ方向に沿って伸びる側面）は、炭化ケイ素の結晶の（１−１００）面によって構成されている。複数の第１トレンチ２１は、互いに平行に伸びている。複数の第１トレンチ２１は、ｙ方向に間隔を空けて配置されている。各第２トレンチ２２は、ｙ方向に沿って長く伸びている。各第２トレンチ２２の側面（ｙ方向に沿って伸びる側面）は、炭化ケイ素の結晶の（１１−２０）面によって構成されている。複数の第２トレンチ２２は、互いに平行に伸びている。複数の第２トレンチ２２は、ｘ方向に間隔を空けて配置されている。各第２トレンチ２２は、各第１トレンチ２１に接続されている。すなわち、複数の第１トレンチ２１は、各第２トレンチ２２によって互いに接続されている。第１トレンチ２１の深さと第２トレンチ２２の深さは略等しい。
【００１０】
図１〜３に示すように、各第１トレンチ２１内には、ゲート絶縁膜２４とゲート電極２６が配置されている。ゲート絶縁膜２４は、各第１トレンチ２１の内面を覆っている。ゲート電極２６は、各第１トレンチ２１の内部に配置されている。ゲート電極２６は、ゲート絶縁膜２４によって炭化ケイ素基板１２から絶縁されている。
【００１１】
図１、３、４に示すように、各第２トレンチ２２内には、埋め込み絶縁層２８が配置されている。各第２トレンチ２２は、各第１トレンチ２１と交差する交差部２２ｂと、交差部２２ｂ以外の部分（以下、メイン部２２ａという）を有している。図１、３、４に示すように、埋め込み絶縁層２８は、第２トレンチ２２のメイン部２２ａ内に配置されている。図１、３に示すように、交差部２２ｂ内には、ゲート電極２６とゲート絶縁膜２４が配置されている。各第２トレンチ２２内において、ゲート電極２６は、交差部２２ｂ内のみに配置されており、メイン部２２ａ内には配置されていない。すなわち、図４に示すように、メイン部２２ａで第２トレンチ２２をその幅方向に切断した断面を観察したときに、メイン部２２ａは埋め込み絶縁層２８で満たされており、メイン部２２ａ内にゲート電極２６が配置されていない。
【００１２】
図２〜４に示すように、炭化ケイ素基板１２上に、層間絶縁膜２９が設けられている。層間絶縁膜２９は、ゲート電極２６の上面を覆っている。上部電極１４は、層間絶縁膜２９によって、ゲート電極２６から絶縁されている。
【００１３】
図１に示すように、炭化ケイ素基板１２は、ソース領域３０とボディコンタクト領域３１を有している。ソース領域３０とボディコンタクト領域３１は、炭化ケイ素基板１２の上面１２ａを含む範囲に設けられている。
【００１４】
ソース領域３０は、ｎ型不純物濃度が高いｎ型領域である。図１に示すように、ソース領域３０は、第１トレンチ２１の側面に沿ってｘ方向に長く伸びている。図２に示すように、ソース領域３０は、上部電極１４に対してオーミック接触している。ソース領域３０は、第１トレンチ２１の上端部においてゲート絶縁膜２４に接している。図１、４に示すように、ソース領域３０は、第２トレンチ２２の上端部において埋め込み絶縁層２８に接している。
【００１５】
ボディコンタクト領域３１は、ｐ型不純物濃度が高いｐ型領域である。図１に示すように、ボディコンタクト領域３１は、２つのソース領域３０の間に配置されている。ボディコンタクト領域３１は、ソース領域３０に沿ってｘ方向に長く伸びている。図２に示すように、ボディコンタクト領域３１は、上部電極１４に対してオーミック接触している。ボディコンタクト領域３１は、ゲート絶縁膜２４に接していない。図１に示すように、ボディコンタクト領域３１は、第２トレンチ２２の上端部において埋め込み絶縁層２８に接している。
【００１６】
図２〜４に示すように、ソース領域３０とボディコンタクト領域３１の下側に、ボディ領域３２が配置されている。ボディ領域３２は、ボディコンタクト領域３１よりもｐ型不純物濃度が低いｐ型領域である。ボディ領域３２は、ソース領域３０とボディコンタクト領域３１に対して下側から接している。図２に示すように、ボディ領域３２は、ソース領域３０の下側で第１トレンチ２１内のゲート絶縁膜２４に接している。図４に示すように、ボディ領域３２は、ソース領域３０の下側で第２トレンチ２２内の埋め込み絶縁層２８に接している。
【００１７】
図２〜４に示すように、ボディ領域３２の下側に、ドリフト領域３４が配置されている。ドリフト領域３４は、ソース領域３０よりもｎ型不純物濃度が低いｎ型領域である。ドリフト領域３４は、ボディ領域３２に対して下側から接している。ドリフト領域３４は、ボディ領域３２によってソース領域３０から分離されている。ドリフト領域３４は、第１トレンチ２１の下端及び第２トレンチ２２の下端よりも下側まで分布している。図２に示すように、ドリフト領域３４は、ボディ領域３２の下側で第１トレンチ２１内のゲート絶縁膜２４に接している。図４に示すように、ドリフト領域３４は、ボディ領域３２の下側で第２トレンチ２２内の埋め込み絶縁層２８に接している。
【００１８】
図２〜４に示すように、第１トレンチ２１と第２トレンチ２２の底面を含む範囲に、ｐ型の底部領域３６が設けられている。底部領域３６は、第１トレンチ２１と第２トレンチ２２の底面に沿って伸びている。底部領域３６は、第１トレンチ２１の底面と第２トレンチ２２の底面の全域において、ゲート絶縁膜２４及び埋め込み絶縁層２８に接している。底部領域３６の周囲は、ドリフト領域３４に囲まれている。底部領域３６は、ドリフト領域３４に接している。底部領域３６は、後述する接続領域３８が設けられている箇所を除いて、ドリフト領域３４によってボディ領域３２から分離されている。
【００１９】
図１、３に示すように、第２トレンチ２２のｙ方向の端面２２ｃを含む範囲に、ｐ型の接続領域３８が設けられている。図３に示すように、接続領域３８は、ボディ領域３２の下側に配置されており、ゲート絶縁膜２４に接している。接続領域３８は、端面２２ｃに沿って深さ方向に伸びている。接続領域３８の上端はボディ領域３２に接続されており、接続領域３８の下端は底部領域３６に接続されている。すなわち、接続領域３８を介して、底部領域３６がボディ領域３２に接続されている。接続領域３８の側面には、ドリフト領域３４が接している。
【００２０】
図２〜４に示すように、ドリフト領域３４の下側に、ドレイン領域３５が配置されている。ドレイン領域３５は、ドリフト領域３４よりもｎ型不純物濃度が高いｎ型領域である。ドレイン領域３５は、ドリフト領域３４に対して下側から接している。ドレイン領域３５は、炭化ケイ素基板１２の下面１２ｂを含む範囲に設けられている。ドレイン領域３５は、下部電極１６に対してオーミック接触している。
【００２１】
次に、スイッチング素子１０の動作について説明する。スイッチング素子１０の使用時に、下部電極１６に上部電極１４よりも高い電位が印加される。ゲート電極２６の電位をゲート閾値以上の値に上昇させると、ゲート絶縁膜２４近傍のボディ領域３２にチャネルが形成される。図２に示す断面において、ボディ領域３２にチャネルが形成されると、チャネルによってソース領域３０とドリフト領域３４が接続される。このため、電子が、ソース領域３０から、チャネルとドリフト領域３４を通ってドレイン領域３５へ流れる。すなわち、スイッチング素子１０がオンする。
【００２２】
また、本実施形態のスイッチング素子１０では、第２トレンチ２２のメイン部２２ａが、埋め込み絶縁層２８によって満たされており、この部分にゲート電極２６が配置されていない。これによって、スイッチング素子１０のターンオン時の動作が安定化されている。以下に、比較例のスイッチング素子と比較しながら、本実施形態のスイッチング素子１０の動作について説明する。
【００２３】
図５に示す比較例のスイッチング素子では、第２トレンチ２２のメイン部２２ａ内に、ゲート電極２６とゲート絶縁膜２４が配置されている。比較例のスイッチング素子のその他の構成は、実施形態のスイッチング素子１０と等しい。図５のように第２トレンチ２２のメイン部２２ａ内にゲート電極２６が配置されていると、スイッチング素子がオンするときに、第２トレンチ２２に接する範囲のボディ領域３２にチャネルが形成される。このため、電子は、第１トレンチ２１に隣接するチャネルと第２トレンチ２２に隣接するチャネルに流れる。上述したように、第１トレンチ２１の側面は（１−１００）面であり、第２トレンチ２２の側面は（１１−２０）面である。このように、第１トレンチ２１の側面と第２トレンチ２２の側面が異なる結晶面によって構成されているので、第１トレンチ２１の側面における界面準位密度と第２トレンチ２２の側面における界面準位密度が異なる。このため、第１トレンチ２１内のゲート構造と第２トレンチ２２内のゲート構造とで特性が異なる。例えば、第１トレンチ２１内のゲート構造と第２トレンチ２２内のゲート構造の間で、ゲート閾値（チャネルを形成するために必要な最低のゲート電位）が異なる。このため、比較例のスイッチング素子をオンさせるときには、第１トレンチ２１に隣接する範囲にチャネルが形成されるタイミングと第２トレンチ２２に隣接する範囲にチャネルが形成されるタイミングが異なる。また、比較例のスイッチング素子をオフさせるときには、第１トレンチ２１に隣接する範囲のチャネルが消失するタイミングと第２トレンチ２２に隣接する範囲のチャネルが消失するタイミングが異なる。このように、ターンオン時及びターンオフ時に、チャネルの形成または消失タイミングにずれが生じ、動作が不安定となる。さらに、第１トレンチ２１に隣接する範囲に形成されるチャネルと第２トレンチ２２に隣接する範囲に形成されるチャネルとでチャネル抵抗が異なるので、比較例のスイッチング素子の構造では、オン特性を意図した特性に制御することが困難である。
【００２４】
これに対し、実施形態のスイッチング素子１０では、図４に示すように、第２トレンチ２２のメイン部２２ａが埋め込み絶縁層２８によって埋め込まれており、メイン部２２ａ内にゲート電極２６が配置されていない。このため、実施形態のスイッチング素子１０では、第２トレンチ２２に接する範囲のボディ領域３２にチャネルが形成されない。このため、比較例のスイッチング素子のようなターンオン時及びターンオフ時における動作の不安定性が生じない。また、比較例のスイッチング素子とは異なり、実施形態のスイッチング素子１０では、オン特性を意図した特性に容易に制御することができる。
【００２５】
ゲート電極２６の電位をゲート閾値未満に低下させると、チャネルが消失し、スイッチング素子１０がオフする。すると、ボディ領域３２からドリフト領域３４に空乏層が広がる。また、底部領域３６からもドリフト領域３４へ空乏層が広がる。底部領域３６からドリフト領域３４へ広がる空乏層によって、第１トレンチ２１と第２トレンチ２２の下端近傍への電界集中が抑制される。特に、本実施形態では、底部領域３６が接続領域３８を介してボディ領域３２に接続されているので、底部領域３６の電位が低電位に固定される。したがって、底部領域３６からドリフト領域３４へ空乏層が広がり易い。このため、第１トレンチ２１と第２トレンチ２２の下端近傍への電界集中がより効果的に抑制される。
【００２６】
以上に説明したように、実施形態のスイッチング素子１０によれば、第１トレンチ２１と第２トレンチ２２の下端に加わる電界を緩和することができるとともに、安定したスイッチング動作を実現することができる。
【００２７】
次に、スイッチング素子１０の製造方法について説明する。図６〜１５は、スイッチング素子１０の製造工程を示している。なお、図６〜１１、１３〜１５において、左側の断面は第１トレンチ２１が形成される箇所の断面（図２に対応する箇所の一部の断面）を示しており、右側の断面は第２トレンチ２２が形成される箇所の断面（図３に対応する箇所の断面）を示している。
【００２８】
スイッチング素子１０は、ドリフト領域３４と同じｎ型不純物濃度を有する炭化ケイ素基板１２（加工前の炭化ケイ素基板１２）から製造される。まず、図６に示すように、炭化ケイ素基板１２に、ソース領域３０、ボディコンタクト領域３１、及び、ボディ領域３２を形成する。これらの領域は、イオン注入またはエピタキシャル成長等によって形成することができる。
【００２９】
次に、図７に示すように、炭化ケイ素基板１２の上面１２ａを選択的にエッチングすることによって、第１トレンチ２１と第２トレンチ２２を形成する。
【００３０】
次に、図８に示すように、炭化ケイ素基板１２の上面１２ａをマスク９０で覆った状態で、炭化ケイ素基板１２に向かって上面側からｐ型不純物を照射する。これによって、第１トレンチ２１と第２トレンチ２２の底面にｐ型不純物を注入する。その結果、第１トレンチ２１と第２トレンチ２２の底面に露出する範囲にｐ型の底部領域３６が形成される。
【００３１】
次に、図９に示すように、炭化ケイ素基板１２の上面１２ａをマスク９０で覆った状態で、炭化ケイ素基板１２の上面１２ａに立てた垂線Ｓ１に対して照射方向を傾斜させて炭化ケイ素基板１２に向かって上面側からｐ型不純物を照射する。ここでは、照射方向が第２トレンチ２２に沿う方向となるように、照射方向を傾斜させる。また、ここでは、照射方向の傾斜角度θ１（垂線Ｓ１に対する角度）を調整して、第２トレンチ２２の端面２２ｃにｐ型不純物を注入する。このように、第２トレンチ２２の長さ方向に沿って照射方向を傾斜させることで、端面２２ｃにｐ型不純物を注入することができる。これによって、端面２２ｃに露出する範囲に、ｐ型の接続領域３８を形成する。また、第１トレンチ２１の幅が狭いので、端面２２ｃを除いて、第１トレンチ２１の側面にはｐ型不純物は注入されない。
【００３２】
次に、図１０に示すように、第１トレンチ２１と第２トレンチ２２の全体を埋め込むように埋め込み絶縁層２８を形成する。例えば、ＴＥＯＳ膜やＣＶＤによって埋め込み絶縁層２８を形成することができる。次に、炭化ケイ素基板１２の上面１２ａ上に堆積した埋め込み絶縁層２８をエッチングにより除去する。次に、図１１、１２に示すように、第２トレンチ２２のメイン部２２ａ内の埋め込み絶縁層２８の上面を覆うようにレジスト等からなるマスク９２を形成する。第１トレンチ２１内の埋め込み絶縁層２８はマスク９２で覆わない。次に、図１３に示すように、異方性エッチングによって、第１トレンチ２１内の埋め込み絶縁層２８を除去する。次に、図１４に示すように、第１トレンチ２１の内面にゲート絶縁膜２４を形成する。次に、図１５に示すように、第１トレンチ２１内に、リンがドープされたポリシリコンにより構成されたゲート電極２６を形成する。その後、層間絶縁膜２９、上部電極１４、ドレイン領域３５、及び、下部電極１６を従来公知の方法で形成する。その後、炭化ケイ素基板１２をチップに分割することで、図１〜４に示すスイッチング素子１０が完成する。
【００３３】
なお、図１２に示す工程に代えて、図１６に示すように交差部２２ｂを覆うようにマスク９２を形成してもよい。このようにマスク９２を形成しても、等方性エッチングを用いれば、交差部２２ｂ内の埋め込み絶縁層２８を除去することができる。
【００３４】
また、上述した実施形態では、第２トレンチ２２のメイン部２２ａ内にゲート電極２６が配置されていなかった。しかしながら、図１７に示すように、交差部２２ｂからメイン部２２ａの一部にゲート電極２６が進入していてもよい。このような構成でも、第２トレンチ２２が埋め込み絶縁層２８により満たされている部分を有するので、安定したスイッチング動作を実現することができる。
【００３５】
また、交差部２２ｂ内にゲート電極２６が配置されておらず、交差部２２ｂが埋め込み絶縁層２８で満たされていてもよい。この場合、交差部２２ｂ内の絶縁層２８によって分離された各ゲート電極２６を互いに接続するために、交差部２２ｂをｘ方向に跨ぐように伸びる配線層をトレンチ２２の上部に設けてもよい。このような構成でも、安定したスイッチング動作を実現することができる。
【００３６】
また、上述した実施形態では、ｎチャネル型のＭＯＳＦＥＴについて説明したが、ｐチャネル型のＭＯＳＦＥＴに本明細書が開示する技術を適用してもよい。上述した実施形態において、ｎ型とｐ型を入れ替えることで、ｐチャネル型のＭＯＳＦＥＴを得ることができる。
【００３７】
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
【符号の説明】
【００３８】
１０    ：スイッチング素子
１２    ：炭化ケイ素基板
１４    ：上部電極
１６    ：下部電極
２１    ：第１トレンチ
２２    ：第２トレンチ
２４    ：ゲート絶縁膜
２６    ：ゲート電極
２８    ：埋め込み絶縁層
２９    ：層間絶縁膜
３０    ：ソース領域
３１    ：ボディコンタクト領域
３２    ：ボディ領域
３４    ：ドリフト領域
３５    ：ドレイン領域
３６    ：底部領域
３８    ：接続領域
【図１】
2020194848.tif 000003
【図２】
2020194848.tif 000004
【図３】
2020194848.tif 000005
【図４】
2020194848.tif 000006
【図５】
2020194848.tif 000007
【図６】
2020194848.tif 000008
【図７】
2020194848.tif 000009
【図８】
2020194848.tif 000010
【図９】
2020194848.tif 000011
【図１０】
2020194848.tif 000012
【図１１】
2020194848.tif 000013
【図１２】
2020194848.tif 000014
【図１３】
2020194848.tif 000015
【図１４】
2020194848.tif 000016
【図１５】
2020194848.tif 000017
【図１６】
2020194848.tif 000018
【図１７】
2020194848.tif 000019