(57)【要約】【課題】オフ電流の低い半導体装置などを提供することを課題とする。または、正確な表示を行う半導体装置などを提供することを課題とする。または、視野角の広い表示装置などを提供することを課題とする。または、画面の焼き付きを低減した表示装置などを提供することを課題とする。【解決手段】上記課題を解決するために、酸化物半導体（ＯＳ：オキサイドセミコンダクター）を有するトランジスタ、特に、酸化物半導体を有する薄膜ＭＯＳトランジスタを用いて、回路を構成する。その酸化物半導体は、実質的に真性な半導体となっている。そのため、非常にオフ電流が低い。【選択図】図１
2020030428.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第１の液晶素子と、第２の液晶素子と、を有する画素を有し、
前記第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第１の液晶素子と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタの第１の端子は、第１の配線と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第２の液晶素子と電気的に接続され、
前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
前記第１のトランジスタと前記第２のトランジスタとは、酸化物半導体を有する液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、表示装置、液晶表示装置、発光装置、それらの製造方法、または
、それらの駆動方法に関する。特に、酸化物半導体を有する半導体膜を用いた薄膜トラン
ジスタで構成された回路を有する半導体装置、表示装置、液晶表示装置、発光装置、それ
らの作製方法、または、それらの駆動方法に関する。
【背景技術】
【０００２】
現在、液晶表示装置に代表される表示装置のスイッチング素子として、アモルファスシリ
コン等のシリコン層をチャネル層として用いた薄膜トランジスタ（ＴＦＴ）が広く用いら
れている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いも
ののガラス基板の大面積化に対応することができるという利点を有している。
【０００３】
また、近年、半導体特性を示す金属酸化物を用いて薄膜トランジスタを作製し、電子デバ
イスや光デバイスに応用する技術が注目されている。例えば、金属酸化物の中で、酸化タ
ングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られて
いる。このような金属酸化物で構成される透明半導体層をチャネル形成領域とする薄膜ト
ランジスタが開示されている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−１６５５３２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明の一態様は、オフ電流の低い半導体装置などを提供することを課題とする。または
、本発明の一態様は、耐圧の高い半導体装置などを提供することを課題とする。または、
本発明の一態様は、正確な表示を行う半導体装置などを提供することを課題とする。また
は、本発明の一態様は、視野角の広い表示装置などを提供することを課題とする。または
、本発明の一態様は、画面の焼き付きを低減した表示装置などを提供することを課題とす
る。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明
の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の
課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書
、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、酸化物半導体（ＯＳ：オキサイドセミコンダクター）を有す
るトランジスタ、特に、酸化物半導体を有する薄膜ＭＯＳトランジスタを用いて、回路を
構成する。その酸化物半導体は、実質的に真性な半導体となっている。そのため、非常に
オフ電流が低い。または、耐圧が高い。
【０００７】
したがって、本発明の実施形態の一態様は、第１のトランジスタと第２のトランジスタと
第１の液晶素子と第２の液晶素子とを有する画素を有し、前記第１のトランジスタの第１
の端子は、第１の配線と電気的に接続され、前記第１のトランジスタの第２の端子は、前
記第１の液晶素子と電気的に接続され、前記第１のトランジスタのゲートは、第２の配線
と電気的に接続され、前記第２のトランジスタの第１の端子は、第１の配線と電気的に接
続され、前記第２のトランジスタの第２の端子は、前記第２の液晶素子と電気的に接続さ
れ、前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、前記第１のト
ランジスタと前記第２のトランジスタとは、酸化物半導体を有することを特徴とする液晶
表示装置が提供される。
【０００８】
または、本発明の実施形態の一態様は、第１のトランジスタと第２のトランジスタと第１
の液晶素子と第２の液晶素子とを有する画素を有し、前記第１のトランジスタの第１の端
子は、第１の配線と電気的に接続され、前記第１のトランジスタの第２の端子は、前記第
１の液晶素子と電気的に接続され、前記第１のトランジスタのゲートは、第２の配線と電
気的に接続され、前記第２のトランジスタの第１の端子は、第３の配線と電気的に接続さ
れ、前記第２のトランジスタの第２の端子は、前記第２の液晶素子と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、前記第１のト
ランジスタと前記第２のトランジスタとは、酸化物半導体を有することを特徴とする液晶
表示装置が提供される。
【０００９】
または、本発明の実施形態の一態様は、第１のトランジスタと第２のトランジスタと第１
の液晶素子と第２の液晶素子とを有する画素を有し、前記第１のトランジスタの第１の端
子は、第１の配線と電気的に接続され、前記第１のトランジスタの第２の端子は、前記第
１の液晶素子と電気的に接続され、前記第１のトランジスタのゲートは、第２の配線と電
気的に接続され、前記第２のトランジスタの第１の端子は、前記第１の配線と電気的に接
続され、前記第２のトランジスタの第２の端子は、前記第２の液晶素子と電気的に接続さ
れ、前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、前記第１
のトランジスタと前記第２のトランジスタとは、酸化物半導体を有することを特徴とする
液晶表示装置が提供される。
【００１０】
または、本発明の実施形態の一態様は、トランジスタと第１の液晶素子と第２の液晶素子
と容量素子とを有する画素を有し、前記トランジスタの第１の端子は、第１の配線と電気
的に接続され、前記トランジスタの第２の端子は、前記第１の液晶素子と電気的に接続さ
れ、前記トランジスタのゲートは、第２の配線と電気的に接続され、容量素子の第１の端
子は、前記第１の液晶素子と電気的に接続され、容量素子の第２の端子は、前記第２の液
晶素子と電気的に接続され、前記トランジスタは、酸化物半導体を有することを特徴とす
る液晶表示装置が提供される。
【００１１】
または、本発明の実施形態の一態様は、第１のトランジスタと第２のトランジスタと第１
の液晶素子と第２の液晶素子と容量素子とを有する画素を有し、前記第１のトランジスタ
の第１の端子は、第１の配線と電気的に接続され、前記第１のトランジスタの第２の端子
は、前記第１の液晶素子と電気的に接続され、前記第１のトランジスタのゲートは、第２
の配線と電気的に接続され、前記第２のトランジスタの第１の端子は、前記第１の配線ま
たは前記第１のトランジスタの第２の端子と電気的に接続され、前記第２のトランジスタ
の第２の端子は、前記第２の液晶素子と電気的に接続され、前記第２のトランジスタのゲ
ートは、前記第２の配線と電気的に接続され、容量素子の第１の端子は、前記第１の液晶
素子と電気的に接続され、容量素子の第２の端子は、前記第２の液晶素子と電気的に接続
され、前記第１のトランジスタと前記第２のトランジスタとは、酸化物半導体を有するこ
とを特徴とする液晶表示装置が提供される。
【００１２】
なお、図において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合
がある。よって、必ずしもそのスケールに限定されない。
【００１３】
なお、図は、理想的な例を模式的に示したものであり、図に示す形状又は値などに限定さ
れない。例えば、製造技術による形状のばらつき、誤差による形状のばらつき、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
【００１４】
なお、専門用語は、特定の実施の形態、又は実施例などを述べる目的で用いられる場合が
多い。ただし、発明の一態様は、専門用語によって、限定して解釈されるものではない。
【００１５】
なお、定義されていない文言（専門用語又は学術用語などの科学技術文言を含む）は、通
常の当業者が理解する一般的な意味と同等の意味として用いることが可能である。辞書等
により定義されている文言は、関連技術の背景と矛盾がないような意味に解釈されること
が好ましい。
【発明の効果】
【００１６】
開示する発明において、一例として、オフ電流の低い酸化物半導体を有するトランジスタ
を用いて、回路を構成する。そのため、不要な電流が漏れて入ってきてしまうことを防ぐ
ことが出来る。よって、正確な表示を行うことが出来る。
【図面の簡単な説明】
【００１７】
【図１】半導体装置を説明する回路図。
【図２】半導体装置を説明する回路図。
【図３】半導体装置を説明する回路図。
【図４】半導体装置を説明する回路図。
【図５】半導体装置を説明する回路図。
【図６】半導体装置を説明する回路図。
【図７】半導体装置を説明する回路図。
【図８】半導体装置を説明する回路図。
【図９】半導体装置を説明する回路図。
【図１０】半導体装置を説明する回路図。
【図１１】半導体装置を説明する回路図。
【図１２】半導体装置を説明する回路図。
【図１３】半導体装置を説明する回路図。
【図１４】半導体装置を説明する回路図。
【図１５】半導体装置を説明する回路図。
【図１６】半導体装置を説明する回路図。
【図１７】半導体装置を説明する回路図。
【図１８】半導体装置を説明する回路図。
【図１９】半導体装置を説明する回路図。
【図２０】半導体装置を説明する回路図。
【図２１】半導体装置を説明する回路図。
【図２２】半導体装置を説明する回路図。
【図２３】半導体装置を説明する断面図。
【図２４】半導体装置の作製工程を説明する図。
【図２５】半導体装置の動作方法を説明する図。
【図２６】電子機器を説明する図。
【図２７】電子機器を説明する図。
【発明を実施するための形態】
【００１８】
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態
の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同
一部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分
又は同様な機能を有する部分の詳細な説明は省略する。
【００１９】
なお、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む
少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン
領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間に
チャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこと
が出来るものである。ここで、ソースとドレインとは、トランジスタの構造又は動作条件
等によって変わるため、いずれがソースまたはドレインであるかを限定することが困難で
ある。そこで、ソースとして機能する部分、及びドレインとして機能する部分を、ソース
又はドレインと呼ばない場合がある。その場合、一例として、ソースとドレインとの一方
を、第１端子、第１電極、又は第１領域と表記し、ソースとドレインとの他方を、第２端
子、第２電極、又は第２領域と表記する場合がある。
【００２０】
なお、本明細書等において、第１、第２、第３などの語句は、様々な要素、部材、領域、
層、区域を他のものと区別して記述するために用いられる。よって、第１、第２、第３な
どの語句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、例
えば、「第１の」を「第２の」又は「第３の」などと置き換えることが可能である。
【００２１】
なお、本明細書等においては、ある一つの実施の形態において述べる図または文章におい
て、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、
ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り
出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成する
ことが可能であるものとする。そのため、例えば、能動素子（トランジスタ、ダイオード
など）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機
材料、無機材料、部品、装置、動作方法、製造方法などが単数又は複数記載された図面ま
たは文章において、その一部分を取り出して、発明の一態様を構成することが可能である
ものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有し
て構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量
素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ
個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を
抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（
Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）
の要素を抜き出して、発明の一態様を構成することは可能である。
【００２２】
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は
、発明の一態様として開示されているものであり、発明の一態様を構成することが可能で
ある。したがって、ある内容について、図に記載されていれば、文章を用いて述べていな
くても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構
成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様と
して開示されているものであり、発明の一態様を構成することが可能である。
【００２３】
なお、本明細書等において、半導体装置とは、半導体素子（トランジスタ、ダイオード、
サイリスタなど）を含む回路を有する装置のことをいう。ただし、半導体特性を利用する
ことで機能しうる装置全般、又は半導体材料を有する装置のことを半導体装置と呼んでも
よい。
【００２４】
なお、表示装置とは、表示素子を有する装置のことを言う。なお、表示装置は、表示素子
を含む複数の画素を含んでいても良い。なお、表示装置は、複数の画素を駆動させる周辺
駆動回路を含んでいても良い。なお、複数の画素を駆動させる周辺駆動回路は、複数の画
素と同一基板上に形成されてもよい。なお、表示装置は、ワイヤボンディングやバンプな
どによって基板上に配置された周辺駆動回路、いわゆる、チップオングラス（ＣＯＧ）で
接続されたＩＣチップ、または、ＴＡＢなどで接続されたＩＣチップを含んでいても良い
。なお、表示装置は、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなど
が取り付けられたフレキシブルプリントサーキット（ＦＰＣ）を含んでもよい。なお、表
示装置は、フレキシブルプリントサーキット（ＦＰＣ）などを介して接続され、ＩＣチッ
プ、抵抗素子、容量素子、インダクタ、トランジスタなどが取り付けられたプリント配線
基板（ＰＷＢ）を含んでいても良い。なお、表示装置は、偏光板または位相差板などの光
学シートを含んでいても良い。なお、表示装置は、照明装置、筐体、音声入出力装置、光
センサなどを含んでいても良い。
【００２５】
なお、照明装置は、バックライトユニット、導光板、プリズムシート、拡散シート、反射
シート、光源（ＬＥＤ、冷陰極管など）、冷却装置（水冷式、空冷式）などを有していて
も良い。
【００２６】
なお、発光装置とは、発光素子などを有している装置のことをいう。表示素子として発光
素子を有している場合は、発光装置は、表示装置の具体例の一つである。
【００２７】
なお、反射装置とは、光反射素子、光回折素子、光反射電極などを有している装置のこと
をいう。
【００２８】
なお、液晶表示装置とは、液晶素子を有している表示装置をいう。液晶表示装置には、直
視型、投写型、透過型、反射型、半透過型などがある。
【００２９】
なお、駆動装置とは、半導体素子、電気回路、電子回路を有する装置のことを言う。例え
ば、ソース信号線から画素内への信号の入力を制御するトランジスタ（選択用トランジス
タ、スイッチング用トランジスタなどと呼ぶことがある）、画素電極に電圧または電流を
供給するトランジスタ、発光素子に電圧または電流を供給するトランジスタなどは、駆動
装置の一例である。さらに、ゲート信号線に信号を供給する回路（ゲートドライバ、ゲー
ト線駆動回路などと呼ぶことがある）、ソース信号線に信号を供給する回路（ソースドラ
イバ、ソース線駆動回路などと呼ぶことがある）などは、駆動装置の一例である。
【００３０】
なお、表示装置、半導体装置、照明装置、冷却装置、発光装置、反射装置、駆動装置など
は、互いに重複して有している場合がある。例えば、表示装置が、半導体装置および発光
装置を有している場合がある。あるいは、半導体装置が、表示装置および駆動装置を有し
ている場合がある。
【００３１】
（実施の形態１）
本実施の形態では、酸化物半導体を有するトランジスタ、特に、活性層に酸化物半導体を
有する薄膜トランジスタを用いて構成された半導体装置など（表示装置、または、発光装
置）の一例について、図面を参照して説明する。酸化物半導体を有するトランジスタは、
オフ電流が低いため、酸化物半導体を有する半導体装置などを用いることによって、オフ
電流に起因して生じる不具合を低減することが出来る。そのため、より正確な表示を行う
ことが出来る。また、酸化物半導体を有するトランジスタは、耐圧が高い。よって、高い
電圧が加えられても正常に動作し、高い電圧が加えられている時のオフ電流も、低くする
ことができるため、オフ電流に起因して生じる不具合を低減することが出来る。
【００３２】
また、活性層にＩ型（真性）の酸化物半導体層を有する薄膜トランジスタはオフ電流が低
減されているため、特に好適である。酸化物半導体層をＩ型（真性）とする方法としては
、脱水化または脱水素化が有効である。
【００３３】
図１に、本実施の形態で示す半導体装置などの一構成例を示す。本実施の形態の一態様は
、画素１００を有している。画素１００が、１つの画素を構成している。
【００３４】
なお、本明細書等において、一画素とは、明るさを制御できる要素一つ分を示すものとす
る。例えば、一画素とは、一つの色要素を示すものとし、その色要素一つで明るさを表現
する。従って、そのときは、Ｒ（赤）Ｇ（緑）Ｂ（青）の色要素を有するカラー表示装置
の場合には、画像の最小単位は、Ｒの画素とＧの画素とＢの画素との三画素から構成され
るものとする。ただし、色要素は、三色に限定されず、三色以上を用いても良いし、ＲＧ
Ｂ以外の色を用いても良い。例えば、白色を加えて、ＲＧＢＷ（Ｗは白）としても可能で
ある。または、ＲＧＢに、例えば、イエロー、シアン、マゼンタ、エメラルドグリーン、
朱色などを一色以上追加することが可能である。または、ＲＧＢの中の少なくとも一色に
類似した色を、ＲＧＢに追加することが可能である。例えば、Ｒ、Ｇ、Ｂ１、Ｂ２として
もよい。Ｂ１とＢ２とは、どちらも青色であるが、少し波長が異なっている。同様に、Ｒ
１、Ｒ２、Ｇ、Ｂとすることも可能である。このような色要素を用いることにより、より
実物に近い表示を行うことができる。このような色要素を用いることにより、消費電力を
低減することが出来る。
【００３５】
なお、一つの色要素について、複数の領域を用いて明るさを制御する場合は、その領域一
つ分を一画素とすることが可能である。例えば、面積階調を行う場合または副画素（サブ
画素）を有している場合、一つの色要素につき、明るさを制御する領域が複数あり、その
全体で階調を表現することがある。その場合、明るさを制御する領域の一つ分を一画素と
することが可能である。つまり、一つの色要素は、複数の画素で構成されることとなる。
ただし、明るさを制御する領域が一つの色要素の中に複数あっても、それらをまとめて、
一つの色要素を１画素としてもよい。その場合は、一つの色要素は、一つの画素で構成さ
れることとなる。なお、一つの色要素について、複数の領域を用いて明るさを制御する場
合、画素によって、表示に寄与する領域の大きさが異なっている場合がある。なお、一つ
の色要素につき複数ある、明るさを制御する領域において、各々に供給する信号を僅かに
異ならせるようにして、視野角を広げるようにしてもよい。つまり、一つの色要素につい
て、複数個ある領域が各々有する画素電極の電位が、各々異なっていることも可能である
。その結果、液晶分子に加わる電圧が各画素電極によって各々異なる。よって、視野角を
広くすることが出来る。
【００３６】
なお、一画素（三色分）と明示的に記載する場合は、ＲとＧとＢの三画素分を一画素と考
える場合であるとする。一画素（一色分）と明示的に記載する場合は、一つの色要素につ
き、複数の領域がある場合、それらをまとめて一画素と考える場合であるとする。
【００３７】
画素１００は、トランジスタ１０１ａ、トランジスタ１０１ｂ、表示素子１０２ａ、表示
素子１０２ｂ、容量素子１０３ａ、容量素子１０３ｂを有している。トランジスタ１０１
ａのゲートは、配線１０４ａに接続されている。トランジスタ１０１ａの第１の端子は、
配線１０５ａに接続されている。トランジスタ１０１ａの第２の端子は、表示素子１０２
ａの第１の端子に接続されている。表示素子１０２ａの第２の端子は、配線１０７ａに接
続されている。容量素子１０３ａの第１の端子は、表示素子１０２ａの第１の端子に接続
されている。容量素子１０３ａの第２の端子は、配線１０６ａに接続されている。トラン
ジスタ１０１ｂのゲートは、配線１０４ｂに接続されている。トランジスタ１０１ｂの第
１の端子は、配線１０５ａに接続されている。トランジスタ１０１ｂの第２の端子は、表
示素子１０２ｂの第１の端子に接続されている。表示素子１０２ｂの第２の端子は、配線
１０７ｂに接続されている。容量素子１０３ｂの第１の端子は、表示素子１０２ｂの第１
の端子に接続されている。容量素子１０３ｂの第２の端子は、配線１０６ｂに接続されて
いる。
【００３８】
なお、トランジスタ１０１ａまたはトランジスタ１０１ｂは、表示素子１０２ａ（容量素
子１０３ａ）、または、表示素子１０２ｂ（容量素子１０３ｂ）に信号を供給するかどう
かを選択する機能を有することが可能である。したがって、トランジスタ１０１ａまたは
トランジスタ１０１ｂは、スイッチとしての機能を有することが出来る。または、トラン
ジスタ１０１ａまたはトランジスタ１０１ｂは、スイッチングトランジスタ、スイッチ用
トランジスタ、選択用トランジスタとしての機能を有することが可能である。
【００３９】
なお、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上のマル
チゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チャネ
ル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる。よ
って、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性の向
上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時に、
ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があまり変
化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラットであ
る電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ能動
負荷を実現することが出来る。その結果、特性のよい差動回路又はカレントミラー回路な
どを実現することが出来る。
【００４０】
なお、トランジスタの一例としては、チャネルの上下にゲート電極が配置されている構造
のトランジスタを適用することができる。チャネルの上下にゲート電極が配置される構造
にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よっ
て、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネルの
上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるため
、Ｓ値の改善を図ることができる。
【００４１】
なお、トランジスタの一例としては、チャネル領域の上にゲート電極が配置されている構
造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構造
、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又はチ
ャネル領域が直列に接続する構造などのトランジスタを用いることができる。
【００４２】
なお、トランジスタの一例としては、チャネル領域（もしくはその一部）にソース電極や
ドレイン電極が重なっている構造のトランジスタを用いることができる。チャネル領域（
もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チャ
ネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる。
【００４３】
なお、トランジスタの一例としては、ＬＤＤ領域を設けた構造のトランジスタを適用でき
る。ＬＤＤ領域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信
頼性の向上）を図ることができる。または、ＬＤＤ領域を設けることにより、飽和領域で
動作する時に、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化
せず、傾きがフラットな電圧・電流特性を得ることができる。
【００４４】
なお、ここで、容量素子１０３ａまたは容量素子１０３ｂは、表示素子１０２ａまたは表
示素子１０２ｂに供給された電圧を保持する機能を有している。または、容量素子１０３
ａまたは容量素子１０３ｂは、表示素子１０２ａまたは表示素子１０２ｂが有する画素電
極の電位を保持する機能を有している。したがって、容量素子１０３ａまたは容量素子１
０３ｂは、保持容量、または、付加容量としての機能を有することが出来る。
【００４５】
ここで、配線１０４ａ、配線１０４ｂのように、左右方向に伸びて配置された配線は、各
画素が有するトランジスタのゲートと接続される場合がある。したがって、配線１０４ａ
、配線１０４ｂのように、左右方向に伸びて配置された配線は、ゲート信号線、ゲート配
線、ゲート線などの機能を有することが出来る。または、配線１０４ａ、配線１０４ｂの
ように、左右方向に伸びて配置された配線には、１行ずつ選択する信号が供給され、その
信号がスキャンされていく場合がある。したがって、配線１０４ａ、配線１０４ｂのよう
に、左右方向に伸びて配置された配線は、スキャン信号線、スキャン配線、スキャン線な
どの機能を有することが出来る。
【００４６】
または、配線１０５ａのように、上下方向に伸びて配置された配線は、各画素が有するト
ランジスタのソースまたはドレインと接続される場合がある。したがって、配線１０５ａ
のように、上下方向に伸びて配置された配線は、ソース信号線、ソース配線、ソース線な
どの機能を有することが出来る。または、配線１０５ａのように、上下方向に伸びて配置
された配線には、データ信号、ビデオ信号、ソース信号などが供給される場合がある。し
たがって、配線１０５ａのように、上下方向に伸びて配置された配線は、データ信号線、
データ配線、データ線などの機能を有することが出来る。
【００４７】
ここで、配線１０７ａおよび配線１０７ｂは、全ての画素において、互いに接続されてい
ることが可能である。または、配線１０７ａおよび配線１０７ｂは、左右方向に伸びて配
置され、各画素が有する表示素子と接続されることが可能である。そして、所定の電圧が
供給されている。または、少なくとも１行に信号が供給される場合がある。よって、配線
１０７ａおよび配線１０７ｂは、共通配線、対向電極などの機能を有することが可能であ
る。
【００４８】
ここで、配線１０６ａおよび配線１０６ｂは、他の画素、例えば、左右の画素と、互いに
接続されていることが可能である。そして、所定の電圧が供給されている。または、少な
くとも１行に信号が供給される場合がある。よって、配線１０６ａおよび配線１０６ｂは
、共通配線、容量配線などの機能を有することが可能である。
【００４９】
なお、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光素子
、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素
子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、
ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素
子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）
、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子
インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラ
ーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電
気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有
するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがあ
る。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレ
イ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕ
ｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄｉｓｐｌｙ）などがある。液晶素子
を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過
型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶デ
ィスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては
、電子ペーパーなどがある。
【００５０】
ＥＬ素子の一例としては、陽極と、陰極と、陽極と陰極との間に挟まれたＥＬ層と、を有
する素子などがある。ＥＬ層の一例としては、１重項励起子からの発光（蛍光）を利用す
るもの、３重項励起子からの発光（燐光）を利用するもの、１重項励起子からの発光（蛍
光）を利用するものと３重項励起子からの発光（燐光）を利用するものとを含むもの、有
機物によって形成されたもの、無機物によって形成されたもの、有機物によって形成され
たものと無機物によって形成されたものとを含むもの、高分子の材料を含むもの、低分子
の材料を含むもの、又は高分子の材料と低分子の材料とを含むもの、などがある。ただし
、これに限定されず、ＥＬ素子として様々なものを用いることができる。
【００５１】
電子放出素子の一例としては、陰極に高電界を集中して電子を引き出す素子などがある。
具体的には、電子放出素子の一例としては、スピント型、カーボンナノチューブ（ＣＮＴ
）型、金属―絶縁体―金属を積層したＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔ
ａｌ）型、金属―絶縁体―半導体を積層したＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型、ＭＯＳ型、シリコン型、薄膜ダイオード型、ダイヤモ
ンド型、金属―絶縁体―半導体−金属型等の薄膜型、ＨＥＥＤ型、ＥＬ型、ポーラスシリ
コン型、又は表面伝導（ＳＣＥ）型などがある。ただし、これに限定されず、電子放出素
子として様々なものを用いることができる。
【００５２】
液晶素子の一例としては、液晶の光学的変調作用によって光の透過又は非透過を制御する
素子がある。その素子は一対の電極と液晶層により構造されることが可能である。なお、
液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界又は斜め方向
の電界を含む）によって制御される。なお、具体的には、液晶素子の一例としては、ネマ
チック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロ
ピック液晶、リオトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬ
Ｃ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、プラズマアドレス液
晶（ＰＡＬＣ）、バナナ型液晶などを挙げることができる。また液晶の駆動方法としては
、ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ  Ｔｗｉｓｔｅ
ｄ  Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード
、ＦＦＳ（Ｆｒｉｎｇｅ  Ｆｉｅｌｄ  Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔ
ｉ−ｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔ
ｅｒｎｅｄ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅ
ｄ  Ｓｕｐｅｒ  Ｖｉｅｗ）モード、ＡＳＭ（Ａｘｉａｌｌｙ  Ｓｙｍｍｅｔｒｉｃ  ａ
ｌｉｇｎｅｄ  Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐ
ｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌ
ｌｙ  Ｃｏｎｔｒｏｌｌｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒ
ｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅ
ｒｒｏｅｌｅｃｔｒｉｃ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙ
ｍｅｒ  Ｄｉｓｐｅｒｓｅｄ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏ
ｌｙｍｅｒ  Ｎｅｔｗｏｒｋ  Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ）モード、ゲストホストモ
ード、ブルー相（Ｂｌｕｅ  Ｐｈａｓｅ）モードなどがある。ただし、これに限定されず
、液晶素子及びその駆動方式として様々なものを用いることができる。
【００５３】
電子ペーパーの表示方法の一例としては、分子により表示されるもの（光学異方性、染料
分子配向など）、粒子により表示されるもの（電気泳動、粒子移動、粒子回転、相変化な
ど）、フィルムの一端が移動することにより表示されるもの、分子の発色／相変化により
表示されるもの、分子の光吸収により表示されるもの、又は電子とホールが結合して自発
光により表示されるものなどを用いることができる。具体的には、電子ペーパーの表示方
法の一例としては、マイクロカプセル型電気泳動、水平移動型電気泳動、垂直移動型電気
泳動、球状ツイストボール、磁気ツイストボール、円柱ツイストボール方式、帯電トナー
、電子粉流体、磁気泳動型、磁気感熱式、エレクトロウェッテイング、光散乱（透明／白
濁変化）、コレステリック液晶／光導電層、コレステリック液晶、双安定性ネマチック液
晶、強誘電性液晶、２色性色素・液晶分散型、可動フィルム、ロイコ染料による発消色、
フォトクロミック、エレクトロクロミック、エレクトロデポジション、フレキシブル有機
ＥＬなどがある。ただし、これに限定されず、電子ペーパー及びその表示方法として様々
なものを用いることができる。ここで、マイクロカプセル型電気泳動を用いることによっ
て、泳動粒子の凝集、沈殿を解決することができる。電子粉流体は、高速応答性、高反射
率、広視野角、低消費電力、メモリ性などのメリットを有する。
【００５４】
なお、光源を必要とする表示装置、例えば、液晶ディスプレイ（透過型液晶ディスプレイ
、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射
型液晶ディスプレイ）、グレーティングライトバルブ（ＧＬＶ）を用いた表示装置、デジ
タルマイクロミラーデバイス（ＤＭＤ）を用いた表示装置などの光源の一例としては、エ
レクトロルミネッセンス、冷陰極管、熱陰極管、ＬＥＤ、レーザー光源、水銀ランプなど
を用いることができる。ただし、これに限定されず、光源として様々なものを用いること
ができる。
【００５５】
次に、画素１００の動作の一例について述べる。配線１０４ａおよび配線１０４ｂに、タ
イミングをずらして、信号を供給する。例えば、配線１０４ａに選択信号を供給したあと
で、配線１０４ｂに選択信号を供給する。すると、それらに応じて、トランジスタ１０１
ａまたはトランジスタ１０１ｂが導通状態になる。そのとき、配線１０５ａに、表示素子
１０２ａおよび表示素子１０２ｂに応じた映像信号を供給する。その結果、表示素子１０
２ａおよび表示素子１０２ｂには、異なる大きさの電圧を供給することが出来る。そのた
め、表示素子１０２ａおよび表示素子１０２ｂの状態が互いに異なる状態にすることが出
来る。例えば、表示素子１０２ａおよび表示素子１０２ｂが液晶分子を有する場合、液晶
分子の配向状態が互いに異なる状態にすることが可能である。表示画像の明るさ（階調）
に応じて、表示素子１０２ａが有する液晶分子の配向状態と、表示素子１０２ｂが有する
液晶分子の配向状態をそれぞれ適宜調整することにより、視野角特性を良くすることが出
来る。
【００５６】
なお、表示素子１０２ａの面積と、表示素子１０２ｂ面積とを、概ね等しくすることが望
ましい。ただし、本発明の実施形態の一態様は、これに限定されず、表示素子１０２ａの
面積と、表示素子１０２ｂ面積とを、大きく異なるようにすることも可能である。例えば
、表示素子１０２ａの面積と表示素子１０２ｂ面積との比率を、概ね１：２にすることが
可能である。これにより、視野角特性を適切に制御することが出来る。または、多階調化
の方法の一つとして、面積階調法を適用することが可能となる。
【００５７】
ここで、概ね等しいとは、製造誤差程度の相違、または、実質的に動作に影響を及ぼさな
い程度の相違を有する場合も含むものとする。一例としては、概ね等しいとは、双方の差
が、１０％未満、より望ましくは５％未満の場合を言うものとする。
【００５８】
なお、表示素子１０２ａの面積と、表示素子１０２ｂ面積とが、概ね等しい場合には、一
例としては、トランジスタ１０１ａのチャネル長またはゲート長は、トランジスタ１０１
ｂのチャネル長またはゲート長と概ね等しい。または、別の例としては、トランジスタ１
０１ａのチャネル幅またはゲート幅は、トランジスタ１０１ｂのチャネル幅またはゲート
幅と概ね等しい。または、別の例としては、トランジスタ１０１ａのチャネル幅またはゲ
ート幅とチャネル長またはゲート長との比は、トランジスタ１０１ｂのチャネル幅または
ゲート幅とチャネル長またはゲート長との比と概ね等しい。これらにより、各表示素子に
、バランス良く信号を供給することが可能となるが、本発明の実施形態の一態様は、これ
らに限定されない。
【００５９】
なお、表示素子１０２ａの面積が、表示素子１０２ｂ面積よりも大きい場合には、一例と
しては、トランジスタ１０１ａのチャネル長またはゲート長は、トランジスタ１０１ｂの
チャネル長またはゲート長よりも小さい。または、別の例としては、トランジスタ１０１
ａのチャネル幅またはゲート幅は、トランジスタ１０１ｂのチャネル幅またはゲート幅よ
りも大きい。または、別の例としては、トランジスタ１０１ａのチャネル幅またはゲート
幅とチャネル長またはゲート長との比は、トランジスタ１０１ｂのチャネル幅またはゲー
ト幅とチャネル長またはゲート長との比よりも大きい。これらにより、各表示素子に、バ
ランス良く信号を供給することが可能となるが、本発明の実施形態の一態様は、これらに
限定されない。
【００６０】
このように、画素１００は、表示素子１０２ａと表示素子１０２ｂとに分かれているため
、画素１００は、２個の副画素（サブピクセル）を有しているということが出来る。図１
の場合は、１つの副画素は、トランジスタ１０１ａ、表示素子１０２ａ、および、容量素
子１０３ａを有し、別の副画素は、トランジスタ１０１ｂ、表示素子１０２ｂ、および、
容量素子１０３ｂを有しているということが出来る。
【００６１】
なお、図１に示す画素１００は、２個の副画素を有しているが、本発明の実施形態の一態
様は、これに限定されず、３個以上の副画素を有することも可能である。
【００６２】
ここで、トランジスタ１０１ａ、および、トランジスタ１０１ｂは、オフ電流の小さい酸
化物半導体を有して構成されることが可能である。したがって、画素１００が、複数の副
画素に分かれており、表示素子または容量素子の容量値が小さくなっていても、表示素子
または容量素子が保持する電圧がトランジスタのオフ電流によって変化してしまうことを
低減することが出来る。
【００６３】
なお、図１に示す画素１００は、配線１０４ａおよび配線１０４ｂを用いて制御するため
、１本当たりの選択時間が短くなる。そのため、すばやく信号を入力するため、トランジ
スタ１０１ａのゲートおよびトランジスタ１０２ｂのゲートに加える電圧を高くすること
が望ましい。ここで、トランジスタ１０１ａ、および、トランジスタ１０１ｂは、電圧の
耐圧が高い酸化物半導体を有して構成されることが可能である。そのため、トランジスタ
１０１ａのゲートおよびトランジスタ１０２ｂのゲートに加える電圧を高くしても、トラ
ンジスタが損傷されることなく、素早く信号を供給することが出来る。
【００６４】
なお、容量素子１０３ａまたは容量素子１０３ｂの少なくとも一つは、設けないようにす
ることも可能である。容量素子１０３ａおよび容量素子１０３ｂを設けないようにした場
合の回路図を図２に示す。このとき、トランジスタとして、オフ電流の低いトランジスタ
、例えば、酸化物半導体を有するトランジスタを用いることにより、容量素子１０３ａお
よび容量素子１０３ｂを設けなくても、表示素子１０２ａおよび表示素子１０２ｂに加わ
る電圧を保持することが出来る。そして、容量素子１０３ａおよび容量素子１０３ｂを省
くことにより、開口率を向上させることが出来る。
【００６５】
なお、副画素を有する画素回路は、図１および図２に限定されない。他の様々な構成をと
ることが出来る。副画素を有する画素回路の別の例を図３に示す。
【００６６】
図３は、図１の回路に対して、配線１０４ｂを削除し、配線１０５ｂを追加したものに相
当する。したがって、図１および図２において述べた内容は、図３に適用することが可能
である。図３では、トランジスタ１０１ｂの第１の端子は、配線１０５ｂに接続されてお
り、トランジスタ１０１ｂのゲートは、配線１０４ａに接続されている。それ以外は、図
１と同様である。
【００６７】
ここで、配線１０５ａ、配線１０５ｂのように、上下方向に伸びて配置された配線は、各
画素が有するトランジスタのソースまたはドレインと接続される場合がある。したがって
、配線１０５ａ、配線１０５ｂのように、上下方向に伸びて配置された配線は、ソース信
号線、ソース配線、ソース線などの機能を有することが出来る。または、配線１０５ａ、
配線１０５ｂのように、上下方向に伸びて配置された配線には、データ信号、ビデオ信号
、ソース信号などが供給される場合がある。したがって、配線１０５ａ、配線１０５ｂの
ように、上下方向に伸びて配置された配線は、データ信号線、データ配線、データ線など
の機能を有することが出来る。
【００６８】
次に、図３に示す画素１００の動作の一例について述べる。まず、配線１０４ａに選択信
号を供給する。すると、それに応じて、トランジスタ１０１ａおよびトランジスタ１０１
ｂが導通状態になる。そのとき、配線１０５ａに、表示素子１０２ａに応じた映像信号を
供給し、配線１０５ｂに、表示素子１０２ｂに応じた映像信号を供給する。その結果、表
示素子１０２ａおよび表示素子１０２ｂには、異なる大きさの電圧を供給することが出来
る。そのため、表示素子１０２ａおよび表示素子１０２ｂの状態が互いに異なる状態にす
ることが出来る。例えば、表示素子１０２ａおよび表示素子１０２ｂが液晶分子を有する
場合、液晶分子の配向状態が互いに異なる状態にすることが可能である。その結果、視野
角特性を良くすることが出来る。
【００６９】
次に、副画素を有する画素回路のさらに別の例を図４に示す。
【００７０】
図４は、図１の回路に対して、配線１０４ｂを削除したものに相当する。または、図４は
、図３の回路に対して、配線１０５ｂを削除したものに相当する。したがって、図１乃至
図３において述べた内容は、図４に適用することが可能である。図４では、トランジスタ
１０１ｂの第１の端子は、配線１０５ａに接続されており、トランジスタ１０１ｂのゲー
トは、配線１０４ａに接続されている。それ以外は、図１または図３と同様である。
【００７１】
次に、図４に示す画素１００の動作の一例について述べる。まず、配線１０４ａに選択信
号を供給する。すると、それに応じて、トランジスタ１０１ａおよびトランジスタ１０１
ｂが導通状態になる。そのとき、配線１０５ａに、表示素子１０２ａおよび表示素子１０
２ｂに応じた映像信号を供給する。そして、配線１０４ａに非選択信号を供給する。する
と、それに応じて、トランジスタ１０１ａおよびトランジスタ１０１ｂが非導通状態にな
る。その後、配線１０６ａおよび配線１０６ｂにパルス状の信号を供給する。そして、配
線１０６ａに供給する信号と、配線１０６ｂに供給する信号の極性（または大小）を逆に
しておく。例えば、配線１０６ａに高い電位の信号を供給している間は、配線１０６ｂに
は、低い電位の信号を供給する。または、配線１０６ａに正の電位の信号を供給している
間は、配線１０６ｂには、負の電位の信号を供給する。そして、配線１０６ａおよび配線
１０６ｂに供給する信号を、所定の期間ごとに、変動させる。例えば、ある期間において
は、配線１０６ａに正の電位の信号を供給し、配線１０６ｂには、負の電位の信号を供給
する。そして、次の期間には、配線１０６ａに負の電位の信号を供給し、配線１０６ｂに
は、正の電位の信号を供給する。そして、それらの動作を繰り返す。その結果、表示素子
１０２ａおよび表示素子１０２ｂには、平均化された電圧が加わるため、異なる大きさの
電圧を供給することが出来る。そのため、表示素子１０２ａおよび表示素子１０２ｂの状
態が互いに異なる状態にすることが出来る。例えば、表示素子１０２ａおよび表示素子１
０２ｂが液晶分子を有する場合、液晶分子の配向状態が互いに異なる状態にすることが可
能である。その結果、視野角特性を良くすることが出来る。
【００７２】
次に、副画素を有する画素回路のさらに別の例を図５に示す。
【００７３】
図５は、図１の回路に対して、配線１０４ｂ、トランジスタ１０１ｂを削除し、容量素子
５０３を追加したものに相当する。または、図５は、図３の回路に対して、配線１０５ｂ
、トランジスタ１０１ｂを削除し、容量素子５０３を追加したものに相当する。または、
図５は、図４の回路に対して、トランジスタ１０１ｂを削除し、容量素子５０３を追加し
たものに相当する。したがって、図１乃至図４において述べた内容は、図５に適用するこ
とが可能である。図５では、表示素子１０２ｂの第１の端子は、容量素子５０３の第１の
端子に接続され、容量素子５０３の第２の端子は、トランジスタ１０１ａの第２の端子に
接続されている。それら以外は、図１、図３、または、図４と同様である。
【００７４】
次に、図５に示す画素１００の動作の一例について述べる。まず、配線１０４ａに選択信
号を供給する。すると、それに応じて、トランジスタ１０１ａが導通状態になる。そのと
き、配線１０５ａに、表示素子１０２ａおよび表示素子１０２ｂに応じた映像信号を供給
する。すると、容量素子５０３が存在するため、容量分割によって、表示素子１０２ｂに
は、表示素子１０２ａとは異なる大きさの電圧が供給される。そのため、表示素子１０２
ａおよび表示素子１０２ｂの状態が互いに異なる状態にすることが出来る。例えば、表示
素子１０２ａおよび表示素子１０２ｂが液晶分子を有する場合、液晶分子の配向状態が互
いに異なる状態にすることが可能である。その結果、視野角特性を良くすることが出来る
。
【００７５】
次に、副画素を有する画素回路のさらに別の例を図６に示す。
【００７６】
図６は、図５の回路に対して、トランジスタ５０１を追加したものに相当する。または、
図６は、図１の回路に対して、配線１０４ｂ、トランジスタ１０１ｂを削除し、容量素子
５０３およびトランジスタ５０１を追加したものに相当する。または、図６は、図３の回
路に対して、配線１０５ｂ、トランジスタ１０１ｂを削除し、容量素子５０３およびトラ
ンジスタ５０１を追加したものに相当する。または、図６は、図４の回路に対して、トラ
ンジスタ１０１ｂを削除し、容量素子５０３およびトランジスタ５０１を追加したものに
相当する。したがって、図１乃至図５において述べた内容は、図６に適用することが可能
である。図６では、表示素子１０２ｂの第１の端子は、容量素子５０３の第１の端子に接
続され、容量素子５０３の第２の端子は、トランジスタ１０１ａの第２の端子に接続され
ている。トランジスタ５０１のゲートは、配線１０４ａに接続されている。トランジスタ
５０１の第１の端子は、配線１０５ａに接続されている。トランジスタ５０１の第２の端
子は、表示素子１０２ｂの第１の端子に接続されている。それら以外は、図１、図３、図
４、または、図５と同様である。
【００７７】
ここで、トランジスタ５０１は、導通状態のときには、抵抗として機能させることが可能
である。したがって、トランジスタ５０１のオン抵抗は、トランジスタ１０１ａのオン抵
抗よりも高いことが好適であるが、本発明の実施形態の一態様は、これに限定されない。
一例としては、トランジスタ５０１のチャネル長またはゲート長は、トランジスタ１０１
ａのチャネル長またはゲート長よりも長い。または、別の例としては、トランジスタ５０
１のチャネル幅またはゲート幅は、トランジスタ１０１ａのチャネル幅またはゲート幅よ
りも短い。または、別の例としては、トランジスタ５０１のチャネル幅またはゲート幅と
チャネル長またはゲート長との比は、トランジスタ１０１ａのチャネル幅またはゲート幅
とチャネル長またはゲート長との比よりも小さい。
【００７８】
次に、図６に示す画素１００の動作の一例について述べる。まず、配線１０４ａに選択信
号を供給する。すると、それに応じて、トランジスタ１０１ａおよびトランジスタ５０１
が導通状態になる。そのとき、配線１０５ａに、表示素子１０２ａおよび表示素子１０２
ｂに応じた映像信号を供給する。すると、容量素子５０３による容量分割と、トランジス
タ５０１の高いオン抵抗とによって、表示素子１０２ｂには、表示素子１０２ａとは異な
る大きさの電圧が供給される。そのため、表示素子１０２ａおよび表示素子１０２ｂの状
態が互いに異なる状態にすることが出来る。例えば、表示素子１０２ａおよび表示素子１
０２ｂが液晶分子を有する場合、液晶分子の配向状態が互いに異なる状態にすることが可
能である。その結果、視野角特性を良くすることが出来る。さらに、トランジスタ５０１
を設けることによって、容量素子５０３の第１の端子、または、表示素子１０２ｂの第１
の端子に、電荷がたまってしまうことを防止することが出来る。その結果、画面の焼き付
きを低減することが出来る。
【００７９】
なお、トランジスタ５０１の第１の端子は、配線１０５ａに接続されているが、本発明の
実施形態の一態様は、これに限定されない。例えば、図７に示すように、トランジスタ５
０１の第１の端子は、容量素子５０３の第２の端子、または、トランジスタ１０１ａの第
２の端子に接続されることが可能である。
【００８０】
なお、図１乃至図７において、ある配線と、別の配線とを１本にまとめて、配線を省略す
ることが可能である。その結果、配線の本数を減らすことが可能である。よって、開口率
を向上させることが可能である。例えば、配線１０６ａと配線１０６ｂとを１本にまとめ
ることが可能である。つまり、配線１０６ａと配線１０６ｂとを、配線１０６ａにまとめ
て、配線１０６ｂを削除することが可能である。その場合、配線１０６ｂに接続されてい
たものは、配線１０６ａに接続されるようになる。
【００８１】
または、配線１０６ａと、画素１００以外の画素が有する別の配線（例えば、配線１０６
ｂ）とを１本にまとめて、配線を省略することが可能である。つまり、配線１０６ａと、
別の画素の配線１０６ｂとを、配線１０６ａにまとめて、別の画素の配線１０６ｂを削除
することが可能である。その場合、別の画素の配線１０６ｂに接続されていたものは、配
線１０６ａに接続されるようになる。
【００８２】
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（
容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなく
ても、当業者であれば、発明の一態様を構成することは可能な場合がある。特に、端子の
接続先が複数のケース考えられる場合には、その端子の接続先を特定の箇所に限定する必
要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素
子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することに
よって、発明の一態様を構成することが可能な場合がある。
【００８３】
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業
者であれば、発明を特定することが可能な場合がある。または、ある回路について、少な
くとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。し
たがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態
様として開示されているものであり、発明の一態様を構成することが可能である。または
、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として
開示されているものであり、発明の一態様を構成することが可能である。
【００８４】
なお、本明細書等において、明示的に単数として記載されているものについては、単数で
あることが望ましい。ただし、これに限定されず、複数であることも可能である。同様に
、明示的に複数として記載されているものについては、複数であることが望ましい。ただ
し、これに限定されず、単数であることも可能である。
【００８５】
（実施の形態２）
図８に、本実施の形態で示す半導体装置などの一構成例を示す。本実施の形態の一態様は
、画素部８０１を有している。ただし、本発明の実施形態の一態様は、これに限定されな
い。
【００８６】
画素部８０１は、複数の画素がマトリクス状に配置されている。例えば、画素１００ａお
よび画素１００ｂは、横方向に並んで配置されている。さらに、画素１００ａおよび画素
１００ｃは、縦方向に並んで配置されている。そして、各々の画素は、配線によって、互
いに接続されている。縦方向に配置された画素は、上下方向に伸びる配線によって接続さ
れ、横方向に配置された画素は、左右方向に伸びる配線によって接続されている。例えば
、画素１００ａおよび画素１００ｂは、配線１０４ａによって接続されている。さらに、
画素１００ａおよび画素１００ｃは、配線１０５ａによって接続されている。なお、さら
に別の配線、例えば、左右方向に伸びる配線（容量配線、別の副画素用のゲート線、別の
副画素用のソース線）、全画素が接続されるような配線（共通配線、電源線など）などに
よって、画素が接続されることが可能である。なお、これら以外の画素についても、同様
に配置され、同様に接続されている。
【００８７】
ここで、画素１００ａ、画素１００ｂ、画素１００ｃなどは、一例としては、図１乃至図
７に示した画素１００に相当する。
【００８８】
なお、本明細書等において、画素は、マトリクス状に配置（配列）されている場合がある
。ここで、画素がマトリクスに配置（配列）されているとは、縦方向もしくは横方向にお
いて、画素が直線上に並んで配置されている場合、又はギザギザな線上に配置されている
場合を含むものとする。よって、例えば三色の色要素（例えばＲＧＢ）でフルカラー表示
を行うとすると、ストライプ配置されている場合、三つの色要素のドットがデルタ配置さ
れている場合、ベイヤー配置されている場合、モザイク配列されている場合も含むものと
する。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。これによ
り、低消費電力化、又は表示素子の長寿命化を図ることができる。
【００８９】
図９（Ａ）に、画素部８０１、および、それらの周辺の回路の一例を示す。基板５１１上
に、画素部８０１が配置されている。したがって、画素部８０１が有するトランジスタお
よび配線は、同時に成膜され、同時にエッチングされ、同時にパターンが形成されている
。つまり、画素部８０１が有するトランジスタおよび配線は、同じプロセス工程を経て、
同時に形成され、同じ基板上に一緒に形成されている。そのため、トランジスタおよび配
線が有する材料は、画素部８０１では、同じになる。
【００９０】
図９（Ａ）では、回路５０２、回路５１３、および、回路５０４は、基板５１１とは別の
基板に設けられている。したがって、一例としては、回路５０２、回路５１３、または、
回路５０４は、単結晶基板またはＳＯＩ基板を用いたＩＣチップを有して構成されている
。ただし、回路５０２、回路５１３、または／及び、回路５０４が、ＣＯＧ（チップオン
グラス）実装を用いて、基板５１１の上に設けられている場合がある。
【００９１】
ここで、回路５０２は、配線１０４ａなどに信号を供給する機能を有している。したがっ
て、回路５０２は、ゲート線駆動回路（スキャンドライバ）としての機能を有することが
出来る。回路５１３は、配線１０５ａなどに信号を供給する機能を有している。したがっ
て、回路５１３は、信号線駆動回路（データドライバ）としての機能を有することが出来
る。回路５０４は、回路５０２、または、回路５１３の制御を行う機能を有している。し
たがって、回路５０４は、コントローラ、パルス生成回路、クロック信号生成回路、コモ
ン電圧生成回路、タイミングジェネレータ回路、画像処理回路、または、電源回路などの
機能を有することが出来る。
【００９２】
なお、図９（Ａ）では、回路５０２、回路５１３、および、回路５０４は、基板５１１と
は別の基板に設けられていたが、本発明の実施の形態の一態様は、これに限定されない。
例えば、それらの回路の一部が基板５１１に設けられていることが可能である。一例とし
て、回路５０２が基板５１１上に設けられている場合の例を図９（Ｂ）に示す。したがっ
て、図９（Ｂ）では、画素部８０１が有するトランジスタおよび配線と、回路５０２が有
するトランジスタおよび配線とは、同時に成膜され、同時にエッチングされ、同時にパタ
ーンが形成されている。つまり、画素部８０１と回路５０２とは、同じプロセス工程を経
て、同時に形成され、同じ基板上に一緒に形成されている。そのため、トランジスタおよ
び配線が有する材料は、画素部８０１と回路５０２とでは、同じになる。よって、画素部
８０１のトランジスタが酸化物半導体を有している場合は、回路５０２のトランジスタも
酸化物半導体を有していることとなる。
【００９３】
このように、回路５０２を画素部８０１と一緒に形成することにより、コストを低くする
ことが出来る。特に、回路５０２は、ゲート線駆動回路として動作させる場合には、その
動作速度は、あまり高くないため、例え、回路５０２が有するトランジスタの移動度が高
くなくても、十分に動作させることが出来る。
【００９４】
なお、図９（Ｂ）とは別の場合の例として、回路５１３、または回路５１３の一部も基板
５１１に設けることも可能である。回路５１３の一部の回路の一例としては、配線１０５
ａなどに、アナログスイッチ（トランスファーゲート）を接続することが可能である。同
様に、回路５０４、または回路５０４の一部も基板５１１に設けることも可能である。
【００９５】
なお、本明細書等において、様々な基板を用いて、トランジスタを形成することが出来る
。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体
基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラ
スチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有す
る基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わ
せフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例と
しては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラ
スなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）、ポ
リエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプ
ラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルム
の一例としては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、又は塩化
ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミ
ド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯ
Ｉ基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状など
のばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することがで
きる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回
路の高集積化を図ることができる。
【００９６】
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置
し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例
としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファ
ン基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、
ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再
生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用
いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成
、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
【００９７】
なお、所定の機能を実現させるために必要な回路の全てを、同一の基板（例えば、ガラス
基板、プラスチック基板、単結晶基板、又はＳＯＩ基板など）に形成することが可能であ
る。こうして、部品点数の削減によるコストの低減、又は回路部品との接続点数の低減に
よる信頼性の向上を図ることができる。
【００９８】
なお、所定の機能を実現させるために必要な回路の全てを同じ基板に形成しないことが可
能である。つまり、所定の機能を実現させるために必要な回路の一部は、ある基板に形成
され、所定の機能を実現させるために必要な回路の別の一部は、別の基板に形成されてい
ることが可能である。例えば、所定の機能を実現させるために必要な回路の一部は、ガラ
ス基板に形成され、所定の機能を実現させるために必要な回路の別の一部は、単結晶基板
（又はＳＯＩ基板）に形成されることが可能である。そして、所定の機能を実現させるた
めに必要な回路の別の一部が形成される単結晶基板（ＩＣチップともいう）を、ＣＯＧ（
Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）によって、ガラス基板に接続して、ガラス基板にそのＩＣ
チップを配置することが可能である。または、ＩＣチップを、ＴＡＢ（Ｔａｐｅ  Ａｕｔ
ｏｍａｔｅｄ  Ｂｏｎｄｉｎｇ）、ＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）、ＳＭＴ（Ｓｕ
ｒｆａｃｅ  Ｍｏｕｎｔ  Ｔｅｃｈｎｏｌｏｇｙ）、又はプリント基板などを用いてガラ
ス基板と接続することが可能である。このように、回路の一部が画素部と同じ基板に形成
されていることにより、部品点数の削減によるコストの低減、又は回路部品との接続点数
の低減による信頼性の向上を図ることができる。特に、駆動電圧が大きい部分の回路、又
は駆動周波数が高い部分の回路などは、消費電力が大きくなってしまう場合が多い。そこ
で、このような回路を、画素部とは別の基板（例えば単結晶基板）に形成して、ＩＣチッ
プを構成する。このＩＣチップを用いることによって、消費電力の増加を防ぐことができ
る。
【００９９】
酸化物半導体を有するトランジスタは、オフ電流が低いため、酸化物半導体を有する半導
体装置などを用いることによって、オフ電流に起因して生じる不具合を低減することが出
来る。そのため、より正確な表示を行うことが出来る。
【０１００】
また、活性層にＩ型（真性）の酸化物半導体層を有する薄膜トランジスタはオフ電流が低
減されているため、特に好適である。酸化物半導体層をＩ型（真性）とする方法としては
、脱水化または脱水素化が有効である。
【０１０１】
（実施の形態３）
本実施の形態において、画素１００の別の例を示す。
【０１０２】
図１乃至図７において示した画素１００は、副画素を２つ有する場合について示したが、
副画素の数は、２つに限定されない。一例として、図１に示す画素１００において、副画
素を３つ有する場合の例を、図１０に示す。
【０１０３】
図１０に示す画素１００は、図１に示す画素１００に対して、トランジスタ１０１ｃ、表
示素子１０２ｃ、容量素子１０３ｃ、をさらに有する場合に相当する。トランジスタ１０
１ｃのゲートは、配線１０４ｃに接続されている。トランジスタ１０１ｃの第１の端子は
、配線１０５ａに接続されている。トランジスタ１０１ｃの第２の端子は、表示素子１０
２ｃの第１の端子に接続されている。表示素子１０２ｃの第２の端子は、配線１０７ｃに
接続されている。容量素子１０３ｃの第１の端子は、表示素子１０２ｃの第１の端子に接
続されている。容量素子１０３ｃの第２の端子は、配線１０６ｃに接続されている。
【０１０４】
なお、図２乃至図４の場合も、同様に、副画素の数を増やして、回路を構成することが可
能である。
【０１０５】
次に、図５に示す画素１００において、副画素を３つ有する場合の例を、図１１に示す。
図１１に示す画素１００は、図５に示す画素１００に対して、表示素子１０２ｃ、容量素
子５０３ｃ、をさらに有する場合に相当する。図１１における容量素子５０３ｂは、図５
における容量素子５０３に相当する。表示素子１０２ｃの第１の端子は、容量素子５０３
ｃの第１の端子に接続され、容量素子５０３ｃの第２の端子は、容量素子５０３ｂの第１
の端子に接続されている。表示素子１０２ｃの第２の端子は、配線１０７ｃに接続されて
いる。容量素子１０３ｃの第１の端子は、表示素子１０２ｃの第１の端子に接続されてい
る。容量素子１０３ｃの第２の端子は、配線１０６ｃに接続されている。
【０１０６】
図１２は、図１１とは、接続の一部が異なる場合の例を示す。図１２では、容量素子５０
３ｃの第２の端子は、トランジスタ１０１ａの第２の端子に接続されている。それ以外は
、図１１と同様である。
【０１０７】
次に、図６に示す画素１００において、副画素を３つ有する場合の例を、図１３に示す。
図１３に示す画素１００は、図６に示す画素１００に対して、表示素子１０２ｃ、容量素
子５０３ｃ、トランジスタ５０１ｃをさらに有する場合に相当する。図１３における容量
素子５０３ｂは、図６における容量素子５０３に相当する。図１３におけるトランジスタ
５０１ｂは、図６におけるトランジスタ５０１に相当する。または、図１３は、図１１に
示す画素１００に、トランジスタ５０１ｂおよびトランジスタ５０１ｃを追加したものに
も相当する。図１３では、表示素子１０２ｃの第１の端子は、容量素子５０３ｃの第１の
端子に接続され、容量素子５０３ｃの第２の端子は、容量素子５０３ｂの第１の端子に接
続されている。トランジスタ５０１ｃのゲートは、配線１０４ａに接続されている。トラ
ンジスタ５０１ｃの第１の端子は、配線１０５ａに接続されている。トランジスタ５０１
ｃの第２の端子は、表示素子１０２ｃの第１の端子に接続されている。表示素子１０２ｃ
の第２の端子は、配線１０７ｃに接続されている。容量素子１０３ｃの第１の端子は、表
示素子１０２ｃの第１の端子に接続されている。容量素子１０３ｃの第２の端子は、配線
１０６ｃに接続されている。
【０１０８】
なお、トランジスタ５０１ｂの第１の端子は、配線１０５ａに接続されているが、本発明
の実施形態の一態様は、これに限定されない。例えば、トランジスタ５０１ｂの第１の端
子は、容量素子５０３ｃの第１の端子、または、容量素子５０３ｂの第２の端子などに接
続されることも可能である。
【０１０９】
なお、トランジスタ５０１ｃの第１の端子は、配線１０５ａに接続されているが、本発明
の実施形態の一態様は、これに限定されない。例えば、トランジスタ５０１ｃの第１の端
子は、容量素子５０３ｂの第１の端子、または、容量素子５０３ｂの第２の端子などに接
続されることも可能である。
【０１１０】
容量素子５０３ｃの第２の端子は、容量素子５０３ｂの第１の端子に接続されているが、
本発明の実施形態の一態様は、これに限定されない。例えば、容量素子５０３ｃの第２の
端子は、容量素子５０３ｂの第２の端子などに接続されることも可能である。
【０１１１】
酸化物半導体を有するトランジスタは、オフ電流が低いため、酸化物半導体を有する半導
体装置などを用いることによって、オフ電流に起因して生じる不具合を低減することが出
来る。そのため、より正確な表示を行うことが出来る。
【０１１２】
また、活性層にＩ型（真性）の酸化物半導体層を有する薄膜トランジスタはオフ電流が低
減されているため、特に好適である。酸化物半導体層をＩ型（真性）とする方法としては
、脱水化または脱水素化が有効である。
【０１１３】
（実施の形態４）
本実施の形態において、画素１００の別の例を示す。
【０１１４】
図１４に示す画素１００は、図４に示す画素１００に対して、トランジスタ９０１、容量
素子９０３、をさらに有する場合に相当する。トランジスタ９０１のゲートは、配線９０
４に接続されている。トランジスタ９０１の第１の端子は、表示素子１０２ｂの第１の端
子に接続されている。トランジスタ９０１の第２の端子は、容量素子９０３の第１の端子
に接続されている。容量素子９０３の第２の端子は、配線９０６に接続されている。
【０１１５】
なお、ここで、容量素子９０３は、表示素子１０２ｂまたは容量素子１０３ｂに供給され
た電荷量を制御する機能を有している。または、容量素子９０３は、表示素子１０２ｂが
有する画素電極の電位を保持する機能を有している。
【０１１６】
ここで、配線９０４は、各画素が有するトランジスタのゲートと接続される場合がある。
したがって、配線９０４は、ゲート信号線、ゲート配線、ゲート線などの機能を有するこ
とが出来る。または、配線９０４は、１行ずつ選択する信号が供給され、その信号がスキ
ャンされていく場合がある。したがって、配線９０４は、スキャン信号線、スキャン配線
、スキャン線などの機能を有することが出来る。または、配線９０４は、容量素子９０３
の電荷を制御する機能を有することが出来る。
【０１１７】
ここで、配線９０６は、他の画素、例えば、左右の画素と、互いに接続されていることが
可能である。そして、所定の電圧が供給されている。または、少なくとも１行に信号が供
給される場合がある。よって、配線９０６は、共通配線、容量配線などの機能を有するこ
とが可能である。
【０１１８】
次に、図１４に示す画素１００の動作の一例について述べる。まず、配線１０４ａに選択
信号を供給する。すると、それに応じて、トランジスタ１０１ａおよびトランジスタ１０
１ｂが導通状態になる。そのとき、配線１０５ａに、表示素子１０２ａおよびに表示素子
１０２ｂ応じた映像信号を供給する。そして、配線１０４ａに非選択信号を供給する。す
ると、それに応じて、トランジスタ１０１ａおよびトランジスタ１０１ｂが非導通状態に
なる。その後、配線９０４に選択信号を供給する。すると、容量素子９０３、容量素子１
０３ｂ、および、表示素子１０２ｂにおいて、電荷の再配分が行われる。つまり、容量素
子９０３、容量素子１０３ｂ、および、表示素子１０２ｂにおいて、各々の電荷が移動す
る。そして、配線９０４に非選択信号を供給する。これらの結果、表示素子１０２ｂに加
わる電圧が変化する。その結果、表示素子１０２ａおよび表示素子１０２ｂには、異なる
大きさの電圧を供給することが出来る。そのため、表示素子１０２ａおよび表示素子１０
２ｂの状態が互いに異なる状態にすることが出来る。例えば、表示素子１０２ａおよび表
示素子１０２ｂが液晶分子を有する場合、液晶分子の配向状態が互いに異なる状態にする
ことが可能である。その結果、視野角特性を良くすることが出来る。
【０１１９】
なお、容量素子９０３の面積または容量値は、容量素子１０３ｂの面積または容量値より
も、小さいことが望ましい。これにより、表示素子１０２ｂの電圧と表示素子１０２ａの
電圧との差を、大きくしすぎないようにすることが出来る。ただし、本発明の実施形態の
一態様は、これに限定されない。
【０１２０】
なお、トランジスタ１０１ａ（またはトランジスタ１０１ｂ）のチャネル長またはゲート
長は、トランジスタ９０１のチャネル長またはゲート長と概ね等しい。または、別の例と
しては、トランジスタ１０１ａのチャネル幅またはゲート幅は、トランジスタ１０１ｂの
チャネル幅またはゲート幅と概ね等しい。または、別の例としては、トランジスタ１０１
ａのチャネル幅またはゲート幅とチャネル長またはゲート長との比は、トランジスタ１０
１ｂのチャネル幅またはゲート幅とチャネル長またはゲート長との比よりも小さい。これ
らにより、各表示素子に、バランス良く信号を供給することが可能となるが、本発明の実
施形態の一態様は、これらに限定されない。
【０１２１】
なお、一例としては、トランジスタ１０１ａ（またはトランジスタ１０１ｂ）のチャネル
長またはゲート長は、トランジスタ９０１のチャネル長またはゲート長よりも小さい。ま
たは、別の例としては、トランジスタ１０１ａ（またはトランジスタ１０１ｂ）のチャネ
ル幅またはゲート幅は、トランジスタ９０１のチャネル幅またはゲート幅よりも大きい。
または、別の例としては、トランジスタ１０１ａ（またはトランジスタ１０１ｂ）のチャ
ネル幅またはゲート幅とチャネル長またはゲート長との比は、トランジスタ９０１のチャ
ネル幅またはゲート幅とチャネル長またはゲート長との比よりも大きい。トランジスタ９
０１では、あまり多くの電流を流す必要がないため、電流能力を小さくすることが出来る
。これらにより、開口率を向上させることが出来る。ただし、本発明の実施形態の一態様
は、これらに限定されない。
【０１２２】
ここで、トランジスタ１０１ａ、トランジスタ１０１ｂ、および、トランジスタ９０１は
、オフ電流の小さい酸化物半導体を有して構成されることが可能である。したがって、画
素１００が、複数の副画素に分かれており、表示素子または容量素子の容量値が小さくな
っていても、表示素子または容量素子が保持する電圧がトランジスタのオフ電流によって
変化してしまうことを低減することが出来る。
【０１２３】
なお、ある配線と、別の配線とを１本にまとめて、配線を省略することが可能である。そ
の結果、配線の本数を減らすことが可能である。よって、開口率を向上させることが可能
である。例えば、配線９０６と配線１０６ｂとを１本にまとめることが可能である。つま
り、配線９０６と配線１０６ｂとを、配線１０６ｂにまとめて、配線９０６を削除するこ
とが可能である。その場合、配線９０６に接続されていたものは、配線１０６ｂに接続さ
れるようになる。
【０１２４】
または、配線１０６ａと配線１０６ｂとを１本にまとめることが可能である。つまり、配
線１０６ａと配線１０６ｂとを、配線１０６ｂにまとめて、配線１０６ａを削除すること
が可能である。その場合、配線１０６ａに接続されていたものは、配線１０６ｂに接続さ
れるようになる。
【０１２５】
または、配線９０６（または配線１０６ａ、配線１０６ｂ）と、画素１００以外の画素が
有する別の配線（例えば、配線１０６ｂ）とを１本にまとめて、配線を省略することが可
能である。つまり、配線９０６（または配線１０６ａ、配線１０６ｂ）と、別の画素の配
線１０６ｂとを、配線９０６（または配線１０６ａ、配線１０６ｂ）にまとめて、別の画
素の配線１０６ｂを削除することが可能である。その場合、別の画素の配線１０６ｂに接
続されていたものは、配線９０６（または配線１０６ａ、配線１０６ｂ）に接続されるよ
うになる。
【０１２６】
または、配線９０４と、画素１００以外の画素が有する別の配線（例えば、配線１０４ａ
）とを１本にまとめて、配線を省略することが可能である。つまり、配線９０４と、別の
画素の配線１０４ａとを、配線１０４ａにまとめて、配線９０４を削除することが可能で
ある。その場合、配線９０４に接続されていたものは、別の画素の配線１０４ａに接続さ
れるようになる。
【０１２７】
なお、トランジスタ１０１ｂの第２の端子は、トランジスタ９０１を介して、さらに、容
量素子９０３を介して、配線９０６と接続されているが、トランジスタ９０１と容量素子
９０３の接続の順序を変更することが可能である。例えば、図１５に示すように、トラン
ジスタ１０１ｂの第２の端子は、容量素子９０３を介して、さらに、トランジスタ９０１
を介して、配線９０６と接続されることが可能である。
【０１２８】
なお、容量素子９０３の第１の端子、または、トランジスタ９０１の第２の端子に、容量
素子９１３を接続することが可能である。一例として、図１６に示すように、図１４の画
素１００に対して容量素子９１３を追加し、容量素子９１３の第１の端子は、容量素子９
０３の第１の端子、または、トランジスタ９０１の第２の端子に接続されている。容量素
子９１３の第２の端子は、トランジスタ１０１ｂの第２の端子に接続されている。
【０１２９】
このように容量素子９１３を設けることにより、容量素子９０３に加わる電圧を調整する
ことが出来る。
【０１３０】
なお、一例として、容量素子９１３の面積または容量値は、容量素子９０３の面積または
容量値よりも、小さいことが望ましい。これにより、容量素子９０３に加わる電圧を小さ
くすることが出来る。その結果、表示素子１０２ｂの電圧を効果的に変化させることが可
能となる。ただし、本発明の実施形態の一態様は、これに限定されない。
【０１３１】
なお、図１５に示す画素１００に対して容量素子９１３を追加した場合を図１７に示す。
容量素子９１３の第２の端子は、配線９０６に接続されている。なお、容量素子９１３の
第２の端子は、配線１０６ａまたは配線１０６ｂに接続されることが可能である。
【０１３２】
なお、容量素子９１３の第２の端子は、さまざまな場所に接続させることが可能である。
例えば、図１６に示す画素１００に対して、容量素子９１３の第２の端子をトランジスタ
１０１ａの第２の端子に接続した場合の例を図１８に示す。同様に、図１７に示す画素１
００に対して、容量素子９１３の第２の端子をトランジスタ１０１ａの第２の端子に接続
した場合の例を図１９に示す。
【０１３３】
なお、容量素子１０３ａまたは容量素子１０３ｂを削除することが可能である。例えば、
図１７に示す画素１００において、容量素子１０３ｂを有さない場合の例を図２０に示す
。
【０１３４】
なお、図１４乃至図２０において示した画素１００では、副画素が２個の場合を示したが
、本発明の実施形態の一態様は、これに限定されず、副画素の数を３以上にすることが可
能である。
【０１３５】
一例として、図１４に示した画素１００について、副画素を３個にした場合の一例を、図
２１に示す。図２１では、トランジスタ１０１ｃのゲートは、配線１０４ａに接続されて
いる。トランジスタ１０１ｃの第１の端子は、配線１０５ａに接続されている。トランジ
スタ１０１ｃの第２の端子は、表示素子１０２ｂの第１の端子に接続されている。表示素
子１０２ｃの第１の端子は、容量素子１０３ｃの第１の端子に接続され、容量素子１０３
ｃの第２の端子は、配線１０６ｃに接続されている。トランジスタ９０１ｃのゲートは、
配線９０４ｃに接続されている。トランジスタ９０１ｃの第１の端子は、表示素子１０２
ｃの第１の端子に接続されている。トランジスタ９０１ｃの第２の端子は、容量素子９０
３ｃの第１の端子に接続されている。容量素子９０３ｃの第２の端子は、配線９０６ｃに
接続されている。
【０１３６】
なお、図１４におけるトランジスタ９０１、容量素子９０３、配線９０６、配線９０４は
、図２１におけるトランジスタ９０１ｂ、容量素子９０３ｂ、配線９０６ｂ、配線９０４
ｂに相当する。
【０１３７】
なお、一例として、容量素子９０３ｂの面積または容量値は、容量素子９０３ｃの面積ま
たは容量値とは、異なることが望ましい。または、容量素子１０３ｂの面積または容量値
は、容量素子１０３ｃの面積または容量値とは、異なることが望ましい。または、表示素
子１０２ｂの面積または容量値は、表示素子１０２ｃの面積または容量値とは、異なるこ
とが望ましい。これらにより、複数の副画素において、各表示素子の電圧が、適切に異な
る大きさにすることが出来る。ただし、本発明の実施形態の一態様は、これに限定されな
い。
【０１３８】
図１４に例示する画素１００から、図１６に例示する画素１００に変形する場合と同様に
、図２１に示す画素１００に対して、容量素子９１３ｂ、及び容量素子９１３ｃを追加し
た場合を図２２に示す。容量素子９１３ｂは、トランジスタ９０１ｂの第１の端子と第２
の端子との間に設けられ、容量素子９１３ｃは、トランジスタ９０１ｃの第１の端子と第
２の端子との間に設けられている。
【０１３９】
なお、３個以上の副画素を有する場合にも、ある配線と、別の配線とを１本にまとめて、
配線を省略することが可能である。その結果、配線の本数を減らすことが可能である。よ
って、開口率を向上させることが可能である。
【０１４０】
酸化物半導体を有するトランジスタは、オフ電流が低いため、酸化物半導体を有する半導
体装置などを用いることによって、オフ電流に起因して生じる不具合を低減することが出
来る。そのため、より正確な表示を行うことが出来る。
【０１４１】
また、活性層にＩ型（真性）の酸化物半導体層を有する薄膜トランジスタはオフ電流が低
減されているため、特に好適である。酸化物半導体層をＩ型（真性）とする方法としては
、脱水化または脱水素化が有効である。
【０１４２】
（実施の形態５）
本実施の形態は、実施の形態１乃至４で説明した表示装置に用いることができる酸化物半
導体層を含むトランジスタ、及び作製方法の一例を、図２３及び図２４を用いて詳細に説
明する。上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施
の形態と同様に行うことができ、繰り返しの説明は省略する。また同じ箇所の詳細な説明
は省略する。
【０１４３】
なお、本明細書等において、Ｘの上にＹが形成されている、あるいは、Ｘ上にＹが形成さ
れている、と明示的に記載する場合は、Ｘの上にＹが直接接して形成されていることに限
定されない。直接接してはいない場合、つまり、ＸとＹと間に別の対象物が介在する場合
も含むものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極
、端子、導電膜、層、など）であるとする。
【０１４４】
従って例えば、層Ｘの上に（もしくは層Ｘ上に）、層Ｙが形成されている、と明示的に記
載されている場合は、層Ｘの上に直接接して層Ｙが形成されている場合と、層Ｘの上に直
接接して別の層（例えば層Ｚなど）が形成されていて、その上に直接接して層Ｙが形成さ
れている場合とを含むものとする。なお、別の層（例えば層Ｚなど）は、単層でもよいし
、複層（積層）でもよい。
【０１４５】
さらに、Ｘの上方にＹが形成されている、と明示的に記載されている場合についても同様
であり、Ｘの上にＹが直接接していることに限定されず、ＸとＹとの間に別の対象物が介
在する場合も含むものとする。従って例えば、層Ｘの上方に、層Ｙが形成されている、と
いう場合は、層Ｘの上に直接接して層Ｙが形成されている場合と、層Ｘの上に直接接して
別の層（例えば層Ｚなど）が形成されていて、その上に直接接して層Ｙが形成されている
場合とを含むものとする。なお、別の層（例えば層Ｚなど）は、単層でもよいし、複層（
積層）でもよい。
【０１４６】
なお、Ｘの上にＹが形成されている、Ｘ上にＹが形成されている、又はＸの上方にＹが形
成されている、と明示的に記載する場合、Ｘの斜め上にＹが形成される場合も含むことと
する。
【０１４７】
＜トランジスタの構成例＞
実施の形態１乃至４で説明した表示装置に用いることができる酸化物半導体層を含むトラ
ンジスタとしては、例えばトップゲート構造、又はボトムゲート構造のトランジスタなど
を用いることができる。また、トランジスタはチャネル形成領域が一つ形成されるシング
ルゲート構造でも、二つ形成されるダブルゲート構造もしくは三つ形成されるトリプルゲ
ート構造であっても良い。また、チャネル領域の上下にゲート絶縁層を介して配置された
２つのゲート電極層を有する、デュアルゲート型でもよい。酸化物半導体層を含むトラン
ジスタの一例として図２３に、ボトムゲート型のトランジスタの構成の一例を示す。
【０１４８】
トランジスタ５１０は基板５０５上にゲート電極層５１２を有し、ゲート電極層５１２上
にゲート絶縁層５０７を有し、ゲート絶縁層５０７を介してゲート電極層５１２と重なる
島状の酸化物半導体層５３１を有する。加えて、ソース電極層、及びドレイン電極層（５
１５ａ、及び５１５ｂ）が島状の酸化物半導体層５３１に接して設けられている。さらに
、ソース電極層、及びドレイン電極層（５１５ａ、及び５１５ｂ）が接する領域に挟まれ
、ゲート電極層５１２に重なる酸化物半導体層５３１にチャネルが形成される。
【０１４９】
＜トランジスタの作製工程例＞
図２４（Ａ）乃至（Ｅ）にトランジスタの断面構造の一例を示す。図２４（Ａ）乃至（Ｅ
）に示すトランジスタ５１０は、図２３に示すトランジスタ５１０と同様なボトムゲート
構造の逆スタガ型トランジスタである。
【０１５０】
以下、図２４（Ａ）乃至（Ｅ）を用い、基板５０５上にトランジスタ５１０を作製する工
程を説明する。
【０１５１】
まず、絶縁表面を有する基板５０５上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層５２１を含む配線層を形成する。なお、レジストをインクジェッ
ト法で形成してもよい。レジストをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
【０１５２】
本実施の形態では絶縁表面を有する基板５０５としてガラス基板を用いる。
【０１５３】
下地膜となる絶縁膜を基板５０５とゲート電極層５２１との間に設けてもよい。下地膜は
、基板５０５からの不純物元素（例えば、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなど
のアルカリ土類金属など）の拡散を防止する機能があり、窒化シリコン膜、酸化シリコン
膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による積
層構造により形成することができる。
【０１５４】
また、ゲート電極層５２１は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用
いて、単層で又は積層して形成することができる。
【０１５５】
次いで、ゲート電極層５２１上にゲート絶縁層５０７を形成する。ゲート絶縁層５０７は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム層を単層で又
は積層して形成することができる。
【０１５６】
本実施の形態の酸化物半導体は、不純物を除去され、Ｉ型化又は実質的にＩ型化された酸
化物半導体を用いる。このような高純度化された酸化物半導体は界面準位密度、界面電荷
に対して極めて敏感であるため、酸化物半導体層とゲート絶縁層との界面は重要である。
そのため高純度化された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
【０１５７】
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位密度を低減して界面特性を良好
なものとすることができるからである。
【０１５８】
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、他の成膜方法を
適用することができる。また、成膜後の熱処理によってゲート絶縁層の膜質、酸化物半導
体との界面特性が改質される絶縁層であっても良い。いずれにしても、ゲート絶縁層とし
ての膜質が良好であることは勿論のこと、酸化物半導体との界面準位密度を低減し、良好
な界面を形成できるものであれば良い。
【０１５９】
また、ゲート絶縁層５０７、酸化物半導体膜５３０に水素、水酸基及び水分がなるべく含
まれないようにするために、酸化物半導体膜５３０の成膜の前処理として、スパッタリン
グ装置の予備加熱室でゲート電極層５２１が形成された基板５０５、又はゲート絶縁層５
０７までが形成された基板５０５を予備加熱し、基板５０５に吸着した水素、水分などの
不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオ
ポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加
熱は、絶縁層５１６の成膜前に、ソース電極層５１５ａ及びドレイン電極層５１５ｂまで
形成した基板５０５にも同様に行ってもよい。
【０１６０】
次いで、ゲート絶縁層５０７上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜５３０を形成する（図２４（Ａ）参照）。
【０１６１】
なお、酸化物半導体膜５３０をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層５０７の表面に付着してい
る粉状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは
、ターゲット側に電圧を印加せずにアルゴン雰囲気下で基板にＲＦ電源を用いて電圧を印
加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気
に代えて窒素、ヘリウム、酸素などを用いてもよい。
【０１６２】
酸化物半導体膜５３０に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ
−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸
化物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素
（ＳｉＯｘ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体膜の形
成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。ここで、例え
ば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）
、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比はとくに問わない。ま
た、ＩｎとＧａとＺｎ以外の元素を含ませてもよい。また、酸化物半導体としてＩｎ−Ｚ
ｎ−Ｏ系の材料を用いる場合、用いるターゲットの組成比は、原子数比で、Ｉｎ：Ｚｎ＝
５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝２５：１〜１：４）、好
ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１
０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１５：１〜１．５：１（モル数比に換
算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）とする。例えば、Ｉｎ−Ｚｎ−Ｏ系酸
化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき
、Ｚ＞１．５Ｘ＋Ｙとする。
【０１６３】
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化は有効である。本実施の形態では、酸化物半導体膜５３０としてＩｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法により成膜する。この段階
での断面図が図２４（Ａ）に相当する。
【０１６４】
酸化物半導体膜５３０をスパッタリング法で作製するためのターゲットとしては、例えば
、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の酸化物
ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及
び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数
比］、又はＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有す
る酸化物ターゲットを用いてもよい。
【０１６５】
また、酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９
．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸
化物半導体膜は緻密な膜とすることができる。また、ターゲットの純度は９９．９９％以
上が好ましく、特にＮａ、Ｌｉ等のアルカリ金属及びＣａなどのアルカリ土類金属などの
不純物は低減されているものが好ましい。
【０１６６】
酸化物半導体膜５３０を、成膜する際に用いるスパッタガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
【０１６７】
減圧状態に保持された成膜室内に基板を保持し、基板温度を１００℃以上６００℃以下好
ましくは２００℃以上４００℃以下とする。基板を加熱しながら成膜することにより、成
膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリ
ングによる損傷が軽減される。そして、排気ポンプを用いて成膜室内の残留水分を除去し
つつ、水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板５
０５上に酸化物半導体膜５３０を成膜する。成膜室内の残留水分及び成膜室の外部から侵
入する水素や水分（リークに伴い浸入する水素や水分）を除去するためには、吸着型の真
空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用
いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加え
たものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、
水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が
排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減で
きる。
【０１６８】
スパッタリング法を行う雰囲気は、希ガス（代表的にはアルゴン）、酸素、または希ガス
と酸素の混合雰囲気とすればよい。
【０１６９】
成膜条件の一例としては、基板とターゲットとの間の距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
【０１７０】
また、スパッタリング装置の成膜室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下
とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ
金属、水素化物等の不純物の混入を低減することができる。
【０１７１】
また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素
原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる
。
【０１７２】
なお、酸化物半導体層中に含まれる、Ｌｉ、Ｎａなどのアルカリ金属、及びＣａなどのア
ルカリ土類金属などの不純物は低減されていることが好ましい。具体的には、酸化物半導
体層中に含まれるこれらの不純物濃度は、ＳＩＭＳを用いてＬｉが５×１０１５ｃｍ−３
以下、好ましくは１×１０１５ｃｍ−３以下、Ｎａが５×１０１５ｃｍ−３以下、好まし
くは１×１０１５ｃｍ−３以下、Ｋは５×１０１５ｃｍ−３以下、好ましくは１×１０１
５ｃｍ−３以下であることが好ましい。
【０１７３】
アルカリ金属、及びアルカリ土類金属は酸化物半導体にとっては悪性の不純物であり、少
ないほうがよい。特にアルカリ金属のうち、Ｎａは酸化物半導体に接する絶縁膜が酸化物
であった場合、その中に拡散し、Ｎａ＋となる。また、酸化物半導体内において、金属と
酸素の結合を分断し、あるいは結合中に割り込む。その結果、トランジスタ特性の劣化（
例えば、ノーマリーオン化（しきい値の負へのシフト）、移動度の低下等）をもたらす。
加えて、特性のばらつきの原因ともなる。このような問題は、特に酸化物半導体中の水素
の濃度が十分に低い場合において顕著となる。したがって、酸化物半導体中の水素の濃度
が５×１０１９ｃｍ−３以下、特に５×１０１８ｃｍ−３以下である場合には、アルカリ
金属の濃度を上記の値にすることが強く求められる。
【０１７４】
次いで、酸化物半導体膜５３０を第２のフォトリソグラフィ工程により島状の酸化物半導
体層に加工する。また、島状の酸化物半導体層を形成するためのレジストをインクジェッ
ト法で形成してもよい。レジストをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
【０１７５】
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０の加工時に同時に行うことができる。
【０１７６】
なお、ここでの酸化物半導体膜５３０のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜５３０のウェットエッ
チングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液などを用いること
ができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
【０１７７】
次いで、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半
導体層の脱水化または脱水素化を行うことができる。第１の加熱処理の温度は、４００℃
以上７５０℃以下、または４００℃以上基板の歪み点未満とする。ここでは、加熱処理装
置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃に
おいて１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水
素の混入を防ぎ、酸化物半導体層５３１を得る（図２４（Ｂ）参照）。
【０１７８】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ  Ｒ
ａｐｉｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ  Ｒａｐｉ
ｄ  Ｔｈｅｒｍａｌ  Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ  Ｔｈｅｒｍａ
ｌ  Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ
、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウ
ムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物
を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である
。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処
理物と反応しない不活性気体が用いられる。
【０１７９】
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。
【０１８０】
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましく
は０．１ｐｐｍ以下）とすることが好ましい。
【０１８１】
また、第１の加熱処理で酸化物半導体層を加熱した後、その加熱温度を維持しながら又は
その加熱温度から降温する過程で、同じ炉に高純度の酸素ガス、高純度のＮ２Ｏガス、又
は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以下）を導入してもよい。酸素
ガスまたはＮ２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱処理
装置に導入する酸素ガスまたはＮ２Ｏガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち
、酸素ガスまたはＮ２Ｏガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以
下）とすることが好ましい。酸素ガス又はＮ２Ｏガスの作用により、脱水化または脱水素
化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する
主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及び電気的に
Ｉ型（真性）化する。
【０１８２】
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜５３０に行うこともできる。その場合には、第１の加熱処理後に、加熱処理装置
から基板を取り出し、フォトリソグラフィ工程を行う。
【０１８３】
なお、第１の加熱処理は、上記以外にも、酸化物半導体層成膜後であれば、酸化物半導体
層上にソース電極層及びドレイン電極層を積層させた後、あるいは、ソース電極層及びド
レイン電極層上に絶縁層を形成した後、のいずれで行っても良い。
【０１８４】
また、ゲート絶縁層５０７にコンタクトホールを形成する場合、その工程は酸化物半導体
膜５３０に第１の加熱処理を行う前でも行った後に行ってもよい。
【０１８５】
また、酸化物半導体層を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域、即ち、膜
表面に垂直にｃ軸配向した結晶領域を有する酸化物半導体層を形成してもよい。例えば、
３ｎｍ以上１５ｎｍ以下の第１の酸化物半導体膜を成膜し、窒素、酸素、希ガス、または
乾燥空気の雰囲気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下
の第１の加熱処理を行い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の
酸化物半導体膜を形成する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導
体膜を形成し、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下の第２
の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、上方に結晶成長させ、
第２の酸化物半導体膜の全体を結晶化させ、結果として膜厚の厚い結晶領域を有する酸化
物半導体層を形成してもよい。
【０１８６】
次いで、ゲート絶縁層５０７、及び酸化物半導体層５３１上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化
物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる
。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなど
の高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）を積層させた構成としても良い。特に酸化物半導体層と接する側にチタン
を含む導電膜を設けることが好ましい。
【０１８７】
第３のフォトリソグラフィ工程により導電膜上にレジストを形成し、選択的にエッチング
を行ってソース電極層５１５ａ、ドレイン電極層５１５ｂを形成した後、レジストを除去
する（図２４（Ｃ）参照）。
【０１８８】
第３のフォトリソグラフィ工程でのレジスト形成時の露光には、紫外線やＫｒＦレーザ光
やＡｒＦレーザ光を用いるとよい。酸化物半導体層５３１上で隣り合うソース電極層の下
端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタのチャネ
ル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、数ｎｍ
〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ  Ｕｌｔｒａｖｉｏｌｅｔ）
を用いて第３のフォトリソグラフィ工程でのレジスト形成時の露光を行うとよい。超紫外
線による露光は、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタ
のチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、回路の動作速
度を高速化できる。
【０１８９】
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストを
用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストは複数の
膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるた
め、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一
枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジスト
を形成することができる。よって露光マスク数を削減することができ、対応するフォトリ
ソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０１９０】
なお、導電膜のエッチングの際に、酸化物半導体層５３１がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体層５３１を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体層５３１は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体層となることもある。
【０１９１】
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体層５３１にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチャントとしてアンモニア過水（アンモニア
、水、過酸化水素水の混合液）を用いることにより選択的に導電膜をエッチングすること
ができる。
【０１９２】
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体層の表面に付着した吸着水などを除去してもよい。プラズマ処理を行った
場合、大気に触れることなく、酸化物半導体層の一部に接する保護絶縁膜となる絶縁層５
１６を形成する。
【０１９３】
絶縁層５１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、絶縁層５１６に水
、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層５１６
に水素が含まれると、その水素の酸化物半導体層への侵入、又は水素による酸化物半導体
層中の酸素の引き抜き、が生じ酸化物半導体層のバックチャネルが低抵抗化（Ｎ型化）し
てしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層５１６はできるだけ
水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
【０１９４】
本実施の形態では、絶縁層５１６として膜厚２００ｎｍの酸化シリコン膜をスパッタリン
グ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実
施の形態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表
的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下において
行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリコンター
ゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含む雰囲気
下でスパッタ法により酸化シリコン膜を形成することができる。酸化物半導体層に接して
形成する絶縁層５１６は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化シリコン膜、
酸化窒化シリコン膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる
。
【０１９５】
酸化物半導体膜５３０の成膜時と同様に、絶縁層５１６の成膜室内の残留水分を除去する
ためには、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライ
オポンプを用いて排気した成膜室で成膜した絶縁層５１６に含まれる不純物の濃度を低減
できる。また、絶縁層５１６の成膜室内の残留水分を除去するための排気手段としては、
ターボポンプにコールドトラップを加えたものであってもよい。
【０１９６】
絶縁層５１６を、成膜する際に用いるスパッタガスは、水素、水、水酸基又は水素化物な
どの不純物が除去された高純度ガスを用いることが好ましい。
【０１９７】
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰囲
気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半導
体層の一部（チャネル形成領域）が絶縁層５１６と接した状態で加熱される。
【０１９８】
以上の工程を経ることによって、酸化物半導体膜に対して第１の加熱処理を行って水素、
水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体層より意
図的に排除し、かつ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成
する主成分材料の一つである酸素を供給することができる。よって、酸化物半導体層は高
純度化及び電気的にＩ型（真性）化する。
【０１９９】
以上の工程でトランジスタ５１０が形成される（図２４（Ｄ）参照）。
【０２００】
また、絶縁層５１６に欠陥を多く含む酸化シリコン層を用いると、酸化シリコン層形成後
の加熱処理によって酸化物半導体層中に含まれる水素、水分、水酸基又は水素化物などの
不純物を酸化シリコン層に拡散させ、酸化物半導体層中に含まれる該不純物をより低減さ
せる効果を奏する。
【０２０１】
また、絶縁層５１６に酸素を過剰に含む酸化シリコン層を用いると、絶縁層５１６形成後
の加熱処理によって絶縁層５１６中の酸素が酸化物半導体層５３１に移動し、酸化物半導
体層５３１の酸素濃度を向上させ、高純度化する効果を奏する。
【０２０２】
絶縁層５１６上にさらに保護絶縁層５０６を形成してもよい。保護絶縁層５０６は、例え
ば、ＲＦスパッタ法を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよ
いため、保護絶縁層の成膜方法として好ましい。保護絶縁層は、水分などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコン膜、
窒化アルミニウム膜などを用いる。本実施の形態では、窒化シリコン膜を用いて保護絶縁
層５０６を形成する（図２４（Ｅ）参照）。
【０２０３】
本実施の形態では、保護絶縁層５０６として、絶縁層５１６まで形成された基板５０５を
１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含むスパッ
タガスを導入しシリコン半導体のターゲットを用いて窒化シリコン膜を成膜する。この場
合においても、絶縁層５１６と同様に、成膜室内の残留水分を除去しつつ保護絶縁層５０
６を成膜することが好ましい。
【０２０４】
保護絶縁層の形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以
下での加熱処理を行ってもよい。この加熱処理は一定の加熱温度を保持して加熱してもよ
いし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温度から室温ま
での降温を複数回くりかえして行ってもよい。
【０２０５】
また、酸素ドープ処理（酸素プラズマドープ処理）を酸化物半導体膜５３０、及び／又は
ゲート絶縁層５０７に施してもよい。「酸素ドープ」とは、酸素（少なくとも、酸素ラジ
カル、酸素原子、酸素イオン、のいずれかを含む）をバルクに添加することを言う。なお
、当該「バルク」の用語は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確
にする趣旨で用いている。また、「酸素ドープ」には、プラズマ化した酸素をバルクに添
加する「酸素プラズマドープ」が含まれる。
【０２０６】
酸素プラズマドープ処理は、誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏ
ｕｐｌｅｄ  Ｐｌａｓｍａ）方式を用いてプラズマ化した酸素を添加する方法であっても
、周波数が１ＧＨｚ以上のμ波（例えば周波数２．４５ＧＨｚ）を用いてプラズマ化した
酸素を添加する方法であってもよい。
【０２０７】
本実施の形態で例示したトランジスタは、高い電界効果移動度が得られるため、高速駆動
が可能である。よって、液晶表示装置の画素部に酸化物半導体層を含むトランジスタを用
いることで、高画質な画像を提供することができる。また、酸化物半導体層を含むトラン
ジスタによって、同一基板上に駆動回路部および画素部を作製することができるため、液
晶表示装置の部品点数を削減することができる。
【０２０８】
酸化物半導体を有するトランジスタは、オフ電流が低いため、酸化物半導体を有する半導
体装置などを用いることによって、オフ電流に起因して生じる不具合を低減することが出
来る。そのため、より正確な表示を行うことが出来る。
【０２０９】
（実施の形態６）
次に、表示装置の別の構成例およびその駆動方法について説明する。本実施の形態におい
ては、表示装置の外部から入力される画像（入力画像）の動きを補間する画像を、複数の
入力画像を基にして表示装置の内部で生成し、当該生成された画像（生成画像）と、入力
画像とを順次表示させる方法について説明する。なお、生成画像を、入力画像の動きを補
間するような画像とすることで、動画の動きを滑らかにすることができ、さらに、ホール
ド駆動による残像等によって動画の品質が低下する問題を改善できる。ここで、動画の補
間について、以下に説明する。動画の表示は、理想的には、個々の画素の輝度をリアルタ
イムに制御することで実現されるものであるが、画素のリアルタイム個別制御は、制御回
路の数が膨大なものとなる問題、配線スペースの問題、および入力画像のデータ量が膨大
なものとなる問題等が存在し、実現が困難である。したがって、表示装置による動画の表
示は、複数の静止画を一定の周期で順次表示することで、表示が動画に見えるようにして
行なわれている。この周期（本実施の形態においては入力画像信号周期と呼び、Ｔｉｎと
表す）は規格化されており、例として、ＮＴＳＣ規格では１／６０秒、ＰＡＬ規格では１
／５０秒である。この程度の周期でも、インパルス型表示装置であるＣＲＴにおいては動
画表示に問題は起こらなかった。しかし、ホールド型表示装置においては、これらの規格
に準じた動画をそのまま表示すると、ホールド型であることに起因する残像等により表示
が不鮮明となる不具合（ホールドぼけ：ｈｏｌｄ  ｂｌｕｒ）が発生してしまう。ホール
ドぼけは、人間の目の追従による無意識的な動きの補間と、ホールド型の表示との不一致
（ｄｉｓｃｒｅｐａｎｃｙ）で認識されるものであるので、従来の規格よりも入力画像信
号周期を短くする（画素のリアルタイム個別制御に近づける）ことで低減させることがで
きるが、入力画像信号周期を短くすることは規格の変更を伴い、さらに、データ量も増大
することになるので、困難である。しかしながら、規格化された入力画像信号を基にして
、入力画像の動きを補間するような画像を表示装置内部で生成し、当該生成画像によって
入力画像を補間して表示することで、規格の変更またはデータ量の増大なしに、ホールド
ぼけを低減できる。このように、入力画像信号を基にして表示装置内部で画像信号を生成
し、入力画像の動きを補間することを、動画の補間と呼ぶこととする。
【０２１０】
本実施の形態における動画の補間方法によって、動画ぼけを低減させることができる。本
実施の形態における動画の補間方法は、画像生成方法と画像表示方法に分けることができ
る。そして、特定のパターンの動きについては別の画像生成方法および／または画像表示
方法を用いることで、効果的に動画ぼけを低減させることができる。図２５（Ａ）および
（Ｂ）は、本実施の形態における動画の補間方法の一例を説明するための模式図である。
図２５（Ａ）および（Ｂ）において、横軸は時間であり、横方向の位置によって、それぞ
れの画像が扱われるタイミングを表している。「入力」と記された部分は、入力画像信号
が入力されるタイミングを表している。ここでは、時間的に隣接する２つの画像として、
画像５１２１および画像５１２２に着目している。入力画像は、周期Ｔｉｎの間隔で入力
される。なお、周期Ｔｉｎ１つ分の長さを、１フレームもしくは１フレーム期間と記すこ
とがある。「生成」と記された部分は、入力画像信号から新しく画像が生成されるタイミ
ングを表している。ここでは、画像５１２１および画像５１２２を基にして生成される生
成画像である、画像５１２３に着目している。「表示」と記された部分は、表示装置に画
像が表示されるタイミングを表している。なお、着目している画像以外の画像については
破線で記しているのみであるが、着目している画像と同様に扱うことによって、本実施の
形態における動画の補間方法の一例を実現できる。
【０２１１】
本実施の形態における動画の補間方法の一例は、図２５（Ａ）に示されるように、時間的
に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表示
されるタイミングの間隙に表示させることで、動画の補間を行うことができる。このとき
、表示画像の表示周期は、入力画像の入力周期の１／２とすることが好ましい。ただし、
これに限定されず、様々な表示周期とすることができる。例えば、表示周期を入力周期の
１／２より短くすることで、動画をより滑らかに表示できる。または、表示周期を入力周
期の１／２より長くすることで、消費電力を低減できる。なお、ここでは、時間的に隣接
した２つの入力画像を基にして画像を生成しているが、基にする入力画像は２つに限定さ
れず、様々な数を用いることができる。例えば、時間的に隣接した３つ（３つ以上でも良
い）の入力画像を基にして画像を生成すれば、２つの入力画像を基にする場合よりも、精
度の良い生成画像を得ることができる。なお、画像５１２１の表示タイミングを、画像５
１２２の入力タイミングと同時刻、すなわち入力タイミングに対する表示タイミングを１
フレーム遅れとしているが、本実施の形態における動画の補間方法における表示タイミン
グはこれに限定されず、様々な表示タイミングを用いることができる。例えば、入力タイ
ミングに対する表示タイミングを１フレーム以上遅らせることができる。こうすることで
、生成画像である画像５１２３の表示タイミングを遅くすることができるので、画像５１
２３の生成にかかる時間に余裕を持たせることができ、消費電力および製造コストの低減
につながる。なお、入力タイミングに対する表示タイミングをあまりに遅くすると、入力
画像を保持しておく期間が長くなり、保持にかかるメモリ容量が増大してしまうので、入
力タイミングに対する表示タイミングは、１フレーム遅れから２フレーム遅れ程度が好ま
しい。
【０２１２】
ここで、画像５１２１および画像５１２２を基にして生成される画像５１２３の、具体的
な生成方法の一例について説明する。動画を補間するためには入力画像の動きを検出する
必要があるが、本実施の形態においては、入力画像の動きの検出のために、ブロックマッ
チング法と呼ばれる方法を用いることができる。ただし、これに限定されず、様々な方法
（画像データの差分をとる方法、フーリエ変換を利用する方法等）を用いることができる
。ブロックマッチング法においては、まず、入力画像１枚分の画像データ（ここでは画像
５１２１の画像データ）を、データ記憶手段（半導体メモリ、ＲＡＭ等の記憶回路等）に
記憶させる。そして、次のフレームにおける画像（ここでは画像５１２２）を、複数の領
域に分割する。なお、分割された領域は、図２５（Ａ）のように、同じ形状の矩形とする
ことができるが、これに限定されず、様々なもの（画像によって形状または大きさを変え
る等）とすることができる。その後、分割された領域毎に、データ記憶手段に記憶させた
前のフレームの画像データ（ここでは画像５１２１の画像データ）とデータの比較を行い
、画像データが似ている領域を探索する。図２５（Ａ）の例においては、画像５１２２に
おける領域５１２４とデータが似ている領域を画像５１２１の中から探索し、領域５１２
６が探索されたものとしている。なお、画像５１２１の中を探索するとき、探索範囲は限
定されることが好ましい。図２５（Ａ）の例においては、探索範囲として、領域５１２４
の面積の４倍程度の大きさである、領域５１２５を設定している。なお、探索範囲をこれ
より大きくすることで、動きの速い動画においても検出精度を高くすることができる。た
だし、あまりに広く探索を行なうと探索時間が膨大なものとなってしまい、動きの検出の
実現が困難となるため、領域５１２５は、領域５１２４の面積の２倍から６倍程度の大き
さであることが好ましい。その後、探索された領域５１２６と、画像５１２２における領
域５１２４との位置の違いを、動きベクトル５１２７として求める。動きベクトル５１２
７は領域５１２４における画像データの１フレーム期間の動きを表すものである。そして
、動きの中間状態を表す画像を生成するため、動きベクトルの向きはそのままで大きさを
変えた画像生成用ベクトル５１２８を作り、画像５１２１における領域５１２６に含まれ
る画像データを、画像生成用ベクトル５１２８に従って移動させることで、画像５１２３
における領域５１２９内の画像データを形成させる。これらの一連の処理を、画像５１２
２における全ての領域について行なうことで、画像５１２３が生成される。そして、画像
５１２１、画像５１２３、画像５１２２を順次表示することで、動画を補間することがで
きる。なお、画像中の物体５１３０は、画像５１２１および画像５１２２において位置が
異なっている（つまり動いている）が、生成された画像５１２３は、画像５１２１および
画像５１２２における物体の中間点となっている。このような画像を表示することで、動
画の動きを滑らかにすることができ、残像等による動画の不鮮明さを改善できる。
【０２１３】
なお、画像生成用ベクトル５１２８の大きさは、画像５１２３の表示タイミングに従って
決めることができる。図２５（Ａ）の例においては、画像５１２３の表示タイミングは画
像５１２１および画像５１２２の表示タイミングの中間点（１／２）としているため、画
像生成用ベクトル５１２８の大きさは動きベクトル５１２７の１／２としているが、他に
も、例えば、表示タイミングが１／３の時点であれば、大きさを１／３とし、表示タイミ
ングが２／３の時点であれば、大きさを２／３とすることができる。
【０２１４】
なお、このように、様々な動きベクトルを持った複数の領域をそれぞれ動かして新しい画
像を作る場合は、移動先の領域内に他の領域が既に移動している部分（重複）や、どこの
領域からも移動されてこない部分（空白）が生じることもある。これらの部分については
、データを補正することができる。重複部分の補正方法としては、例えば、重複データの
平均をとる方法、動きベクトルの方向等で優先度をつけておき、優先度の高いデータを生
成画像内のデータとする方法、色（または明るさ）はどちらかを優先させるが明るさ（ま
たは色）は平均をとる方法、等を用いることができる。空白部分の補正方法としては、画
像５１２１または画像５１２２の当該位置における画像データをそのまま生成画像内のデ
ータとする方法、画像５１２１または画像５１２２の当該位置における画像データの平均
をとる方法、等を用いることができる。そして、生成された画像５１２３を、画像生成用
ベクトル５１２８の大きさに従ったタイミングで表示させることで、動画の動きを滑らか
にすることができ、さらに、ホールド駆動による残像等によって動画の品質が低下する問
題を改善できる。
【０２１５】
本実施の形態における動画の補間方法の他の例は、図２５（Ｂ）に示されるように、時間
的に隣接した２つの入力画像を基にして生成された生成画像を、当該２つの入力画像が表
示されるタイミングの間隙に表示させる際に、それぞれの表示画像をさらに複数のサブ画
像に分割して表示することで、動画の補間を行うことができる。この場合、画像表示周期
が短くなることによる利点だけでなく、暗い画像が定期的に表示される（表示方法がイン
パルス型に近づく）ことによる利点も得ることができる。つまり、画像表示周期が画像入
力周期に比べて１／２の長さにするだけの場合よりも、残像等による動画の不鮮明さをさ
らに改善できる。図２５（Ｂ）の例においては、「入力」および「生成」については図２
５（Ａ）の例と同様な処理を行なうことができるので、説明を省略する。図２５（Ｂ）の
例における「表示」は、１つの入力画像または／および生成画像を複数のサブ画像に分割
して表示を行うことができる。具体的には、図２５（Ｂ）に示すように、画像５１２１を
サブ画像５１２１ａおよびサブ画像５１２１ｂに分割して順次表示することで、人間の目
には画像５１２１が表示されたように知覚させ、画像５１２３をサブ画像５１２３ａおよ
びサブ画像５１２３ｂに分割して順次表示することで、人間の目には画像５１２３が表示
されたように知覚させ、画像５１２２をサブ画像５１２２ａおよびサブ画像５１２２ｂに
分割して順次表示することで、人間の目には画像５１２２が表示されたように知覚させる
。すなわち、人間の目に知覚される画像としては図２５（Ａ）の例と同様なものとしつつ
、表示方法をインパルス型に近づけることができるので、残像等による動画の不鮮明さを
さらに改善できる。なお、サブ画像の分割数は、図２５（Ｂ）においては２つとしている
が、これに限定されず様々な分割数を用いることができる。なお、サブ画像が表示される
タイミングは、図２５（Ｂ）においては等間隔（１／２）としているが、これに限定され
ず様々な表示タイミングを用いることができる。例えば、暗いサブ画像（５１２１ｂ、５
１２２ｂ、５１２３ｂ）の表示タイミングを早くする（具体的には、１／４から１／２の
タイミング）ことで、表示方法をよりインパルス型に近づけることができるため、残像等
による動画の不鮮明さをさらに改善できる。または、暗いサブ画像の表示タイミングを遅
くする（具体的には、１／２から３／４のタイミング）ことで、明るい画像の表示期間を
長くすることができるので、表示効率を高めることができ、消費電力を低減できる。
【０２１６】
本実施の形態における動画の補間方法の他の例は、画像内で動いている物体の形状を検出
し、動いている物体の形状によって異なる処理を行なう例である。図２５（Ｃ）に示す例
は、図２５（Ｂ）の例と同様に表示のタイミングを表しているが、表示されている内容が
、動く文字（スクロールテキスト、字幕、テロップ等とも呼ばれる）である場合を示して
いる。なお、「入力」および「生成」については、図２５（Ｂ）と同様としても良いため
、図示していない。ホールド駆動における動画の不鮮明さは、動いているものの性質によ
って程度が異なることがある。特に、文字が動いている場合に顕著に認識されることが多
い。なぜならば、動く文字を読む際にはどうしても視線を文字に追従させてしまうので、
ホールドぼけが発生しやすくなるためである。さらに、文字は輪郭がはっきりしているこ
とが多いため、ホールドぼけによる不鮮明さがさらに強調されてしまうこともある。すな
わち、画像内を動く物体が文字かどうかを判別し、文字である場合はさらに特別な処理を
行なうことは、ホールドぼけの低減のためには有効である。具体的には、画像内を動いて
いる物体に対し、輪郭検出または／およびパターン検出等を行なって、当該物体が文字で
あると判断された場合は、同じ画像から分割されたサブ画像同士であっても動き補間を行
い、動きの中間状態を表示するようにして、動きを滑らかにすることができる。当該物体
が文字ではないと判断された場合は、図２５（Ｂ）に示すように、同じ画像から分割され
たサブ画像であれば動いている物体の位置は変えずに表示することができる。図２５（Ｃ
）の例では、文字であると判断された領域５１３１が、上方向に動いている場合を示して
いるが、サブ画像５１２１ａとサブ画像５１２１ｂとで、領域５１３１の位置を異ならせ
ている。サブ画像５１２３ａとサブ画像５１２３ｂ、サブ画像５１２２ａとサブ画像５１
２２ｂについても同様である。こうすることで、ホールドぼけが特に認識されやすい動く
文字については、通常の動き補償倍速駆動よりもさらに動きを滑らかにすることができる
ので、残像等による動画の不鮮明さをさらに改善できる。
【０２１７】
（実施の形態７）
本実施の形態においては、電子機器の例について説明する。図２６（Ａ）乃至図２６（Ｈ
）、図２７（Ａ）乃至図２７（Ｄ）は、電子機器を示す図である。これらの電子機器は、
筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５
００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７
（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物
質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、に
おい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有すること
ができる。
【０２１８】
図２６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図２６（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図２６（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図２６（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図２６（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図２６（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図２６（Ｇ）はテレビ受
像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
２６（Ｈ）は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図２７（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図２７（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図２７（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図２７（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ５０１４、携帯電話・移動端末向けの１セグメント部分受信サービス用チュ
ーナ、等を有することができる。
【０２１９】
図２６（Ａ）乃至図２６（Ｈ）、図２７（Ａ）乃至図２７（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図２６（Ａ）乃至図２６（Ｈ）、図２７（Ａ）乃至図２７（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
【０２２０】
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有する
ことを特徴とする。このような電子機器において、オフ電流の低い酸化物半導体を有する
トランジスタを用いて、回路を構成することにより、不要な電流が漏れて入ってきてしま
うことを防ぐことが出来る。よって、回路の誤動作が減り、正確な表示を行うことが出来
る。
【０２２１】
また、活性層にＩ型（真性）の酸化物半導体層を有する薄膜トランジスタはオフ電流が低
減されているため、特に好適である。酸化物半導体層をＩ型（真性）とする方法としては
、脱水化または脱水素化が有効である。
【０２２２】
次に、半導体装置の応用例を説明する。
【０２２３】
図２７（Ｅ）に、半導体装置を、建造物と一体にして設けた例について示す。図２７（Ｅ
）は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５
０２５等を含む。半導体装置は、壁かけ型として建物と一体となっており、設置するスペ
ースを広く必要とすることなく設置可能である。
【０２２４】
図２７（Ｆ）に、建造物内に半導体装置を、建造物と一体にして設けた別の例について示
す。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者
は表示パネル５０２６の視聴が可能になる。
【０２２５】
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に半導体装置を設置することができる。
【０２２６】
次に、半導体装置を、移動体と一体にして設けた例について示す。
【０２２７】
図２７（Ｇ）は、半導体装置を、自動車に設けた例について示した図である。表示パネル
５０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から
入力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有
していてもよい。
【０２２８】
図２７（Ｈ）は、半導体装置を、旅客用飛行機と一体にして設けた例について示した図で
ある。図２７（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を
設けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０
３０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮に
より乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作す
ることで情報を表示する機能を有する。
【０２２９】
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
【０２３０】
酸化物半導体を有するトランジスタは、オフ電流が低いため、酸化物半導体を有する半導
体装置などを用いることによって、オフ電流に起因して生じる不具合を低減することが出
来る。そのため、より正確な表示を行うことが出来る。
【０２３１】
また、活性層にＩ型（真性）の酸化物半導体層を有する薄膜トランジスタはオフ電流が低
減されているため、特に好適である。酸化物半導体層をＩ型（真性）とする方法としては
、脱水化または脱水素化が有効である。
【符号の説明】
【０２３２】
１００    画素
１００ａ    画素
１００ｂ    画素
１００ｃ    画素
１０１ａ    トランジスタ
１０１ｂ    トランジスタ
１０１ｃ    トランジスタ
１０２ａ    表示素子
１０２ｂ    表示素子
１０２ｃ    表示素子
１０３ａ    容量素子
１０３ｂ    容量素子
１０３ｃ    容量素子
１０４ａ    配線
１０４ｂ    配線
１０４ｃ    配線
１０５ａ    配線
１０５ｂ    配線
１０６ａ    配線
１０６ｂ    配線
１０６ｃ    配線
１０７ａ    配線
１０７ｂ    配線
１０７ｃ    配線
５０１    トランジスタ
５０１ｂ    トランジスタ
５０１ｃ    トランジスタ
５０２    回路
５０３    容量素子
５０３ｂ    容量素子
５０３ｃ    容量素子
５０４    回路
５０５    基板
５０６    保護絶縁層
５０７    ゲート絶縁層
５１０    トランジスタ
５１１    基板
５１２    ゲート電極層
５１３    回路
５１５ａ    ソース電極層
５１５ｂ    ドレイン電極層
５１６    絶縁層
５３０    酸化物半導体膜
５３１    酸化物半導体層
８０１    画素部
９０１    トランジスタ
９０１ｂ    トランジスタ
９０１ｃ    トランジスタ
９０３    容量素子
９０３ｂ    容量素子
９０３ｃ    容量素子
９０４    配線
９０４ｂ    配線
９０４ｃ    配線
９０６    配線
９０６ｂ    配線
９０６ｃ    配線
９１３    容量素子
９１３ｂ    容量素子
９１３ｃ    容量素子
５０００    筐体
５００１    表示部
５００２    表示部
５００３    スピーカ
５００４    ＬＥＤランプ
５００５    操作キー
５００６    接続端子
５００７    センサ
５００８    マイクロフォン
５００９    スイッチ
５０１０    赤外線ポート
５０１１    記録媒体読込部
５０１２    支持部
５０１３    イヤホン
５０１４    アンテナ
５０１５    シャッターボタン
５０１６    受像部
５０１７    充電器
５０１８    支持台
５０１９    外部接続ポート
５０２０    ポインティングデバイス
５０２１    リーダ／ライタ
５０２２    筐体
５０２３    表示部
５０２４    リモコン装置
５０２５    スピーカ
５０２６    表示パネル
５０２７    ユニットバス
５０２８    表示パネル
５０２９    車体
５０３０    天井
５０３１    表示パネル
５０３２    ヒンジ部
５０３３    光源
５０３４    投射レンズ
５１２１    画像
５１２１ａ    サブ画像
５１２１ｂ    画像
５１２２    画像
５１２２ａ    サブ画像
５１２２ｂ    サブ画像
５１２３    画像
５１２３ａ    サブ画像
５１２３ｂ    サブ画像
５１２４    領域
５１２５    領域
５１２６    領域
５１２７    ベクトル
５１２８    画像生成用ベクトル
５１２９    領域
５１３０    物体
５１３１    領域
【図１】
2020030428.tif 000003
【図２】
2020030428.tif 000004
【図３】
2020030428.tif 000005
【図４】
2020030428.tif 000006
【図５】
2020030428.tif 000007
【図６】
2020030428.tif 000008
【図７】
2020030428.tif 000009
【図８】
2020030428.tif 000010
【図９】
2020030428.tif 000011
【図１０】
2020030428.tif 000012
【図１１】
2020030428.tif 000013
【図１２】
2020030428.tif 000014
【図１３】
2020030428.tif 000015
【図１４】
2020030428.tif 000016
【図１５】
2020030428.tif 000017
【図１６】
2020030428.tif 000018
【図１７】
2020030428.tif 000019
【図１８】
2020030428.tif 000020
【図１９】
2020030428.tif 000021
【図２０】
2020030428.tif 000022
【図２１】
2020030428.tif 000023
【図２２】
2020030428.tif 000024
【図２３】
2020030428.tif 000025
【図２４】
2020030428.tif 000026
【図２５】
2020030428.tif 000027
【図２６】
2020030428.tif 000028
【図２７】
2020030428.tif 000029
【手続補正書】
【提出日】令和1年12月5日(2019.12.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の液晶素子と、第２の液晶素子と、第１の容量素子と、第２の容量素子と、を有する画素を有し、
前記第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第１の液晶素子と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタの第１の端子は、前記第１の配線と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第２の液晶素子と、前記第３のトランジスタの第１の端子と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第３のトランジスタの第２の端子は、前記第１の容量素子の第１の端子と電気的に接続され、
前記第２の容量素子の第１の端子は、前記第１の容量素子の第１の端子または前記第３のトランジスタの第２の端子と電気的に接続され、
前記第２の容量素子の第２の端子は、前記第２のトランジスタの第２の端子と電気的に接続され、
前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタとは、酸化物半導体を有する液晶表示装置。
【請求項２】
第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第１の液晶素子と、第２の液晶素子と、第１の容量素子と、第２の容量素子と、を有する画素を有し、
前記第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、
前記第１のトランジスタの第２の端子は、前記第１の液晶素子と電気的に接続され、
前記第１のトランジスタのゲートは、第２の配線と電気的に接続され、
前記第２のトランジスタの第１の端子は、前記第１の配線と電気的に接続され、
前記第２のトランジスタの第２の端子は、前記第２の液晶素子と、前記第３のトランジスタの第１の端子と電気的に接続され、
前記第２のトランジスタのゲートは、前記第２の配線と電気的に接続され、
前記第３のトランジスタの第２の端子は、前記第１の容量素子の第１の端子と電気的に接続され、
前記第２の容量素子の第１の端子は、前記第１の容量素子の第１の端子または前記第３のトランジスタの第２の端子と電気的に接続され、
前記第２の容量素子の第２の端子は、前記第１のトランジスタの第２の端子と電気的に接続され、
前記第１のトランジスタと、前記第２のトランジスタと、前記第３のトランジスタとは、酸化物半導体を有する液晶表示装置。
【請求項３】
請求項１または請求項２において、
前記第２の容量素子の容量値は、前記第１の容量素子の容量値より小さい液晶表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第３のトランジスタのゲートは、前記第２の配線と電気的に接続される液晶表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
第３の容量素子と、第４の容量素子と、を有し、
前記第３の容量素子の第１の端子は、前記第１の液晶素子と電気的に接続され、
前記第３の容量素子の第２の端子は、第３の配線と電気的に接続され、
前記第４の容量素子の第１の端子は、前記第２の液晶素子と電気的に接続され、
前記第４の容量素子の第２の端子は、前記第３の配線と電気的に接続され、
前記第１の容量素子の第２の端子は、前記第３の配線と電気的に接続される液晶表示装置。