(57)【要約】【課題】マイクロプロセッサにて安全度水準が制限されている場合でも、複数の安全度水準に対応する。【解決手段】所定の安全度水準でメモリ保護機能を有効または無効とする第一マイコンレジスタ１１１と、メモリ保護領域を指定する第二マイコンレジスタ１１２と、メモリ保護領域を複数記憶するデータ記憶部１０６と、メモリ保護領域を切替える切替部１２１と、複数の安全度水準で構成されるアプリケーションタスクを有するＲＯＭ制御部１０４と、複数の安全度水準で区別されたＲＡＭ１０５と、を備える。【選択図】図１
2020030623.tif 000002
【特許請求の範囲】
【請求項１】
所定の安全度水準でメモリ保護機能を有効または無効とする第一マイコンレジスタと、
メモリ保護領域を指定する第二マイコンレジスタと、
前記メモリ保護領域を複数記憶するデータ記憶部と、
前記メモリ保護領域を切替える切替部と、
複数の前記安全度水準で構成されるアプリケーションタスクを有するＲＯＭ制御部と、
複数の前記安全度水準で区別されたＲＡＭと、
を備える車両用変速機の制御装置。
【請求項２】
請求項１に記載の車両用変速機の制御装置において、
前記アプリケーションタスク毎に前記メモリ保護領域を切替える
ことを特徴とする車両用変速機の制御装置。
【請求項３】
請求項１に記載の車両用変速機の制御装置において、
前記データ記憶部は、低次の安全度水準から高次の安全度水準の並びで前記ＲＡＭを配置する
ことを特徴とする車両用変速機の制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両用変速機の制御装置に関する。
【背景技術】
【０００２】
本技術分野の背景技術として、特開２０１５−１１８６６２号公報（特許文献１）がある。特許文献１では、安全度水準を、デコンポジションにより複数の低次の安全度水準に分解し、分解後の低次の安全度水準による安全機構が示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１５−１１８６６２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、マイクロプロセッサの仕様によっては、メモリ保護機能の有効、無効のみで切り分けるため、安全度水準は２段階でのみ実装となり、複数の安全度水準が設けられた場合、メモリ保護機能が実装できない問題があった。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的は、マイクロプロセッサが安全度水準を制限されているものであっても、複数の安全度水準に適応することである。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、所定の安全度水準でメモリ保護機能を有効または無効とする第一マイコンレジスタと、メモリ保護領域を指定する第二マイコンレジスタと、前記メモリ保護領域を複数記憶するデータ記憶部と、前記メモリ保護領域を切替える切替部と、複数の前記安全度水準で構成されるアプリケーションタスクを有するＲＯＭ制御部と、複数の前記安全度水準で区別されたＲＡＭと、を備える。
【発明の効果】
【０００７】
本発明によれば、マイクロプロセッサが安全度水準を制限されているものであっても、複数の安全度水準に適応することができる。
【図面の簡単な説明】
【０００８】
【図１】車両用変速機の制御装置に関するシステム概要の一例を示す。
【図２】ＡＳＩＬ-Ａタスク起動時ＲＡＭアクセスの一例を示す。
【図３】ＡＳＩＬ-Ｂタスク起動時ＲＡＭアクセスの一例を示す。
【図４】ＡＳＩＬ-Ｃタスク起動時ＲＡＭアクセスの一例を示す。
【図５】メモリ保護切替え制御のフローチャートを示す。
【発明を実施するための形態】
【０００９】
機能安全に関する国際標準としてＩＥＣ６１５０８やＩＳＯ２６２６２等が制定され、自動車の安全性能へのニーズが高まっている。
【００１０】
安全性能へのニーズに対応すべく、車両用変速機に搭載されているマイクロプロセッサでは、メモリ保護機能が備わってきている。メモリ保護機能にて異常が発生した場合、フェールセーフ状態へ移行することが考えられる。
【００１１】
上記を踏まえて、以下、本発明の実施の形態を図面に基づき詳細に説明する。
【実施例１】
【００１２】
図１を用いて，車両用変速機の制御装置に関するシステム概要の一例について説明する。
【００１３】
車両用変速機の制御装置であるＡＴＣＵ(ＡｕｔｏｍａｔｉＣ  Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｃｏｎｔｒｏｌ  Ｕｎｉｔ）００１には、マイクロプロセッサ１０２を備える。
【００１４】
マイクロプロセッサ１０２には、メモリ保護機能制御部１０３、ＲＯＭ制御部１０４、ＲＡＭ（Random Access Memory）１０５、ＲＯＭ（Read Only Memory）データ記憶部１０６を備える。
【００１５】
メモリ保護機能制御部１０３には、メモリ保護機能を有効、無効と設定するメモリ保護有効無効切替えレジスタ（第一マイコンレジスタ）１１１、メモリ保護領域を指定するメモリ保護領域記憶レジスタ（第二マイコンレジスタ）１１２を備える。
【００１６】
ＲＯＭ制御部１０４には、制御プログラムが記憶されており、メモリ保護切替え制御部１２１、アプリケーションタスクＡＳＩＬ-Ａ１２２、アプリケーションタスクＡＳＩＬ-Ｂ １２３、アプリケーションタスクＡＳＩＬ-Ｃ １２４を備える。尚、ＡＳＩＬ−Ａ、ＡＳＩＬ−Ｂ、ＡＳＩＬ−Ｃの組合せは、安全度水準の適応例であり、これに限らない。
【００１７】
メモリ保護切替え制御部（切替部）１２１では、メモリ保護機能制御部１０３を用いてメモリ保護の有効と無効の切替え、メモリ保護領域の設定を行う。
【００１８】
ＲＡＭには、アプリケーションタスクＡＳＩＬ-Ａ用ＲＡＭ１３１、アプリケーションタスクＡＳＩＬ-Ｂ用ＲＡＭ１３２、アプリケーションタスクＡＳＩＬ-Ｃ用ＲＡＭ１３４を備える。また、低次の安全度水準のＲＡＭデータを高次の安全度水準へ独立性を保ちつつデータを渡すため、アプリケーションタスク ＡＳＩＬ-Ｂ⇒Ａデータ渡し領域１３３、アプリケーションタスク ＡＳＩＬ-Ｃ⇒Ａデータ渡し領域１３５、アプリケーションタスク ＡＳＩＬ-Ｃ⇒Ｂデータ渡し領域１３６を備える。
【００１９】
ＲＯＭデータ記憶部１０６には、メモリ保護領域切替えデータテーブル１４１を備える。データテーブルへはＲＡＭ１０５の各種アドレス、タスク毎の有効無効設定情報を備える。ＲＡＭのアドレス配置はタスク毎のメモリ保護有効無効情報を元に配置され、低次の安全度水準に使用するＲＡＭから順に配置する。これによりメモリ保護切替え制御の処理時間を抑制する。
【００２０】
次に、図２を用いて、ＡＳＩＬ-Ａタスク起動時のＲＡＭアクセスの一例を示す。
ＡＳＩＬ−Ａ２０１、ＡＳＩＬ−Ｂ２０２、ＡＳＩＬ−Ｃ２０３はＲＡＭ領域を示す。この時のメモリ保護境界２００は、ＡＳＩＬ−Ａを囲むように設定し、低次の安全度水準から高次の安全度水準への干渉を防ぐ。
【００２１】
また、低次の安全度水準から高次の安全度水準へＲＡＭデータを渡すために、ＡＳＩＬ−Ｂ⇒Ａデータ渡し領域２０４、ＡＳＩＬ−Ｂ⇒Ａデータ渡し領域２０５を設け、メモリ保護することで、低次の安全度水準からの干渉を防ぐ。
【００２２】
次に、図３を用いて、ＡＳＩＬ-Ｂタスク起動時のＲＡＭアクセスの一例を示す。
ＡＳＩＬ−Ａ３０１、ＡＳＩＬ−Ｂ３０２、ＡＳＩＬ−Ｃ３０３はＲＡＭ領域を示す。この時のメモリ保護境界３００は、ＡＳＩＬ−Ｂ、ＡＳＩＬ−Ａを囲むように設定し、低次の安全度水準から高次の安全度水準への干渉を防ぐ。
【００２３】
また、低次の安全度水準から高次の安全度水準へＲＡＭデータを渡すために、ＡＳＩＬ−Ｃ⇒Ｂデータ渡し領域３０５を設け、メモリ保護することで、低次の安全度水準からの干渉を防ぐ。尚、低次の安全度水準から高次の安全度水準へＲＡＭデータを渡す場合、ＡＳＩＬ−Ａ⇒Ｂデータ渡し領域３０４を設け、メモリ保護機能を使用せず、データチェックした上、参照する。
【００２４】
次に、図４を用いて、ＡＳＩＬ-Ｃタスク起動時のＲＡＭアクセスの一例を示す。
ＡＳＩＬ−Ａ４０１、ＡＳＩＬ−Ｂ４０２、ＡＳＩＬ−Ｃ４０３はＲＡＭ領域を示す。この時のメモリ保護境界は、最高次の安全度水準のタスクのため、設定しない。
尚、低次の安全度水準から高次の安全度水準へＲＡＭデータを渡す場合、ＡＳＩＬ−Ｂ⇒Ｃデータ渡し領域４０４、ＡＳＩＬ−Ａ⇒Ｃデータ渡し領域４０５を設け、メモリ保護機能を使用せず、データチェックした上、参照を許可する。
【００２５】
次に、図５を用いて、メモリ保護切替え制御のフローチャートを示す。
ＡＳＩＬ−Ａ起動要求を処理５０１にて確認する。ＡＳＩＬ―Ａ起動要求があった場合、処理５０２にてメモリ保護領域切替えデータテーブル１４１からＡＳＩＬ−Ａタスク時のアドレス情報を取得する。
【００２６】
同様に、ＡＳＩＬ−Ｂ起動要求を処理５０３にて確認する。ＡＳＩＬ―Ｂ起動要求があった場合、処理５０４にてメモリ保護領域切替えデータテーブル１４１からＡＳＩＬ−Ｂタスク時のアドレス情報を取得する。
【００２７】
上記以外の場合、ＡＳＩＬ−Ｃ起動要求と見なし、処理５０５にてメモリ保護領域切替えデータテーブル１４１からＡＳＩＬ−Ｃタスク時のアドレス情報を取得する。
【００２８】
処理５０６では、メモリ保護領域記憶レジスタ１１２へアドレス情報を設定する。
【００２９】
処理５０７では、モリ保護有効無効切替えレジスタ１１１へメモリ保護有効無効を設定する。
【００３０】
以上に説明したように本実施例の車両用変速機の制御装置は、
ＩＳＯ２６２６２における安全度水準に従い、メモリ保護機能を有効、無効とするマイコンレジスタと、メモリ保護領域を指定できるマイコンレジスタと、メモリ保護領域を複数面記憶できるデータ記憶部と、メモリ保護領域を切替えるためのソフトウェアと、複数の安全度水準で構成されるアプリケーションタスクと、複数の安全度水準で区別されたＲＡＭと、を備える。
また、所定の安全度水準でメモリ保護機能を有効または無効とする第一マイコンレジスタと、メモリ保護領域を指定する第二マイコンレジスタと、前記メモリ保護領域を複数記憶するデータ記憶部と、前記メモリ保護領域を切替える切替部と、複数の前記安全度水準で構成されるアプリケーションタスクを有するＲＯＭ制御部と、複数の前記安全度水準で区別されたＲＡＭと、を備える。
また、前記アプリケーションタスク毎に前記メモリ保護領域を切替える。
また、前記データ記憶部は、低次の安全度水準から高次の安全度水準の並びで前記ＲＡＭを配置する。
【００３１】
複数の安全度水準が設定されたシステム系にて、マイクロプロセッサにて安全度水準が有効と無効の２段階と制限されている場合でも、複数の安全度水準に対応することができる。
【符号の説明】
【００３２】
１０４  ＲＯＭ制御部、１０５  ＲＡＭ（Random Access Memory）、１０６  ＲＯＭデータ記憶部（データ記憶部）、１１１  メモリ保護有効無効切替えレジスタ（第一マイコンレジスタ）、１１２  メモリ保護領域記憶レジスタ（第二マイコンレジスタ）、１２１  メモリ保護切替え制御部（切替部）
【図１】
2020030623.tif 000003
【図２】
2020030623.tif 000004
【図３】
2020030623.tif 000005
【図４】
2020030623.tif 000006
【図５】
2020030623.tif 000007