(57)【要約】【課題】表示パネルの表示領域の内部に光学的に透明な非表示領域が設けられた場合でも、表示品質の低下を抑制することが可能な表示装置を提供することにある。【解決手段】表示装置は、複数の信号線と、複数の走査線と、前記複数の信号線と前記複数の走査線とに接続され、前記複数の信号線と前記複数の走査線とに囲まれた複数の画素と、を含む表示パネルを有する。前記表示パネルは、表示領域と、前記表示領域の内部に、光学的に透明な非表示領域と、前記複数の信号線を駆動する駆動回路と、を有する。前記駆動回路は、隣接する信号線との間の距離が近い程、駆動電圧を所望の駆動電圧より小さくする第１駆動方式、駆動波形の立ち上がり時間を小とする第２駆動方式、駆動時間を長くする第３駆動方式、の少なくとも１つの駆動方式を有する。【選択図】図９
2020154136.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と、複数の走査線と、前記複数の信号線と前記複数の走査線とに接続され、前記複数の信号線と前記複数の走査線とに囲まれた複数の画素と、を含む表示パネルを有し、
前記表示パネルは、表示領域と、前記表示領域の内部に、光学的に透明な非表示領域と、
前記複数の信号線を駆動する駆動回路と、を有し、
前記駆動回路は、隣接する信号線との間の距離が近い程、
駆動電圧を所望の駆動電圧より小さくする第１駆動方式、
駆動波形の立ち上がり時間を小とする第２駆動方式、
駆動時間を長くする第３駆動方式、
の少なくとも１つの駆動方式を有する、
表示装置。
【請求項２】
前記表示パネルの前記表示領域は、第１領域と、第２領域と、第３領域と、第４領域と、を含み、
前記第１領域および第２領域は、平面視において、前記表示パネルの上端側に配置され、
前記第３領域と前記第４領域とは、平面視において、前記表示パネルの下端側に配置され、
前記第２領域は、前記非表示領域を含み、
前記第４領域は、平面視において、前記第２領域の下側に配置され、
前記第１領域は、平面視において、前記第２領域を挟む様に、前記第２領域の左側および右側に配置され、
前記第３領域は、平面視において、前記第４領域を挟む様に、前記第４領域の左側および右側に配置され、
前記第２領域に配置される信号線および走査線は、前記非表示領域を迂回するように、前記非表示領域の周囲に配置される、請求項１に記載の表示装置。
【請求項３】
前記第１駆動方式が選択された場合において、
前記第２領域に配置される信号線が前記第１駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項４】
前記第１駆動方式が選択された場合において、
前記第２領域および前記第４領域に配置される信号線が前記第１駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項５】
前記第２駆動方式が選択された場合において、
前記第２領域に配置される信号線が前記第２駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項６】
前記第２駆動方式が選択された場合において、
前記第２領域および前記第４領域に配置される信号線が前記第２駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項７】
前記第３駆動方式が選択された場合において、
前記第１領域および前記第２領域に配置される信号線が前記第３駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項８】
前記第３駆動方式が選択された場合において、
前記第２領域に配置される信号線が前記第３駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項９】
前記第３駆動方式が選択された場合において、
前記第２領域および前記第４領域に配置される信号線が前記第３駆動方式を用いて駆動される、請求項２に記載の表示装置。
【請求項１０】
前記第３駆動方式が選択された場合において、
前記第２領域に配置される信号線の駆動時間は、前記第４領域に配置される信号線の駆動時間より長くされ、
前記第１領域および前記第３領域に配置される信号線の駆動時間は、前記第４領域に配置される信号線の駆動時間より短くされる、請求項２に記載の表示装置。
【請求項１１】
前記複数の画素のおのおのは、複数の副画素を有し、
前記複数の副画素のおのおのは、スイッチ素子で、時分割駆動される、請求項１に記載の表示装置。
【請求項１２】
前記複数の副画素は、赤画素、緑画素、及び、青画素を含む、請求項１１に記載の表示装置。
【請求項１３】
前記表示装置は、液晶表示装置である、請求項１に記載の表示装置。
【請求項１４】
前記複数の画素のおのおのは、有機発光ダイオードを含む、請求項１に記載の表示装置。
【請求項１５】
前記表示パネルは前記駆動回路を制御する制御部を有し、
前記制御部は、レジスタを含み、
前記レジスタに設定された値に基づいて、前記第１駆動方式、前記第２駆動方式または前記第３駆動方式を用いて駆動される、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、表示領域内に光学的に透明な非表示領域を有する表示装置に適用可能である。
【背景技術】
【０００２】
寄生容量等に起因する画質の劣化を低減することにより、表示品位の高いアクティブマトリクス型表示装置およびそれに用いられる駆動制御回路が提案されている（国際公開第２００６／００９０３８号参照）。
【０００３】
また、セレクタ駆動方式の液晶表示装置において、信号線間における寄生容量に起因するカップリングの影響の差を緩和して、縦スジの改善を実現する技術が提案されている（特開２００９−７５２７９号公報参照）。
【０００４】
また、映像信号を書き込むときの隣接信号線間の寄生容量によるカップリングに起因する縦スジを抑制する技術が提案されている（特開２００８−１７０６８７号公報参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２００６／００９０３８号
【特許文献２】特開２００９−７５２７９号公報
【特許文献３】特開２００８−１７０６８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
近年、スマートフォン等の携帯機器に採用される表示装置の表示パネルの表示領域の内部に、カメラやセンサ等を配置するため、光学的に透明な非表示領域が設けられる場合がある。この非表示領域は、画素が設けられていない領域であり、非駆動部と言うこともできる。この非表示領域は、平面視において、たとえば、円形形状の穴部として、表示パネルの表示領域の内部に設けられる場合が多い。この場合、画素電位を書き込むための信号線は、穴部の形成領域を回避ないし迂回するように、穴部の形成領域の周辺に配置される。したがって、穴部の形成領域の周辺に配置された信号線とそれ以外の領域に配置された信号線とにおいて、隣接する信号線とのカップリング量が異なることになる。カップリング量の差は、カップリング電位に差を生じさせる。カップリング電位の差は、表示パネルの表示領域に、たとえば、信号線の配置方向に沿った帯状のスジとして表示される場合があり、表示装置の表示品質を低下させてしまう場合があった。
【０００７】
本発明の目的は、表示パネルの表示領域の内部に光学的に透明な非表示領域が設けられた場合でも、表示品質の低下を抑制することが可能な表示装置を提供することにある。
【０００８】
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【００１０】
すなわち、表示装置は、複数の信号線と、複数の走査線と、前記複数の信号線と前記複数の走査線とに接続され、前記複数の信号線と前記複数の走査線とに囲まれた複数の画素と、を含む表示パネルを有する。前記表示パネルは、表示領域と、前記表示領域の内部に、光学的に透明な非表示領域と、前記複数の信号線を駆動する駆動回路と、を有する。前記駆動回路は、隣接する信号線との間の距離が近い程、駆動電圧を所望の駆動電圧より小さくする第１駆動方式、駆動波形の立ち上がり時間を小とする第２駆動方式、駆動時間を長くする第３駆動方式、の少なくとも１つの駆動方式を有する。
【図面の簡単な説明】
【００１１】
【図１】実施態様に係る表示装置を説明する平面図である。
【図２】図１のＡ−Ａ線に沿う断面図である。
【図３】図１の表示装置の回路構成を説明する図である。
【図４】図３の信号線選択回路を説明する図である。
【図５】図１の表示パネルにおける非表示領域を迂回する信号線および走査線を説明する拡大図である。
【図６】表示パネルを簡素化して示した図である。
【図７】非表示領域の上側および下側に現れる帯状のスジを示す図である。
【図８】比較例に係る信号線の信号電位の変化を説明する図である。
【図９】実施態様に係る第１駆動方式による信号線の信号電位の変化を説明する図である。
【図１０】信号線の寄生容量と信号線間の寄生容量を模式的に示す図である。
【図１１】非表示領域を迂回して配線される信号線の信号線間の寄生容量を説明する図である。
【図１２】変形例１に係る第２駆動方式による信号線の信号電位の変化を説明する図である。
【図１３】非表示領域の近傍に設けられる信号線の寄生抵抗および寄生容量を概念的に示す図である。
【図１４】、表示パネルの上端側と下端側との間の画素電位（チャージ電荷）の収束を説明する図である。
【図１５】変形例２に係る第３駆動方式による表示パネルの上端側と下端側との間の画素電位（チャージ電荷）の収束を説明する図である。
【図１６】実施態様に係るＩＣチップの構成例を示す図である。
【図１７】第１駆動方式に係る第１補正データを生成するための動作フローを示す図である。
【図１８】実施態様に係る表示パネルの表示領域の複数の領域における実施態様、変形例１および変形例２の適用領域を説明する図である。
【発明を実施するための形態】
【００１２】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。
【００１３】
なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。
【００１４】
また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【００１５】
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この液晶表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器等の種々の装置に用いることができる。
【００１６】
なお、本明細書及び特許請求の範囲において、図面を説明する際の「上」、「下」などの表現は、着目する構造体と他の構造体との相対的な位置関係を表現している。具体的には、側面から見た場合において、第１基板（アレイ基板）から第２基板（対向基板）に向かう方向を「上」と定義し、その逆の方向を「下」と定義する。
【００１７】
また、「内側」及び「外側」とは、２つの部位における、表示領域を基準とした相対的な位置関係を示す。すなわち、「内側」とは、一方の部位に対し相対的に表示領域に近い側を指し、「外側」とは、一方の部位に対し相対的に表示領域から遠い側を指す。ただし、ここで言う「内側」及び「外側」の定義は、液晶表示装置を折り曲げていない状態におけるものとする。
【００１８】
「表示装置」とは、表示パネルを用いて映像を表示する表示装置全般を指す。「表示パネル」とは、電気光学層を用いて映像を表示する構造体を指す。例えば、表示パネルという用語は、電気光学層を含む表示セルを指す場合もあるし、表示セルに対して他の光学部材（例えば、偏光部材、バックライト、タッチパネル等）を装着した構造体を指す場合もある。ここで、「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロクロミック（ＥＣ）層、有機発光ダイオード（ｏｒｇａｎｉｃ  ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ：ＯＬＥＤ）、マイクロＬＥＤ（μＬＥＤ）などが含まれ得る。したがって、後述する実施形態について、表示パネルとして、液晶層を含む液晶パネルを例示して説明するが、上述した他の電気光学層を含む表示パネルへの適用を排除するものではない。
【００１９】
（実施形態）
図１は、実施態様に係る表示装置を説明する平面図である。図２は、図１のＡ−Ａ線に沿う断面図である。図３は、図１の表示装置の回路構成を説明する図である。図４は、図３の信号線選択回路を説明する図である。図５は、図１の表示パネルにおける非表示領域を迂回する信号線および走査線を説明する拡大図である。
【００２０】
（表示装置の全体構成例）
図１に示す様に、表示装置ＤＳＰは、表示パネルＰＮＬと、フレキシブルプリント回路基板１と、ＩＣチップ（ＤＤ）２と、回路基板３と、を備えている。表示パネルＰＮＬは、この例では、液晶表示パネルであり、第１基板（アレイ基板ともいう）ＳＵＢ１と、第２基板（対向基板ともいう）ＳＵＢ２と、後述する液晶層ＬＣと、シールＳＥと、を備えている。
【００２１】
表示パネルＰＮＬは、画像を表示する表示部（表示領域）ＤＡと、表示部ＤＡを囲む額縁状の非表示部（非表示領域）ＮＤＡと、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。シール材ＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。非表示部ＮＤＡは周辺領域と見做すこともでき、実装部ＭＡも非表示部ＮＤＡに含まれると見做すこともできる。
【００２２】
表示部ＤＡは、複数の画素ＰＸと、穴部として円形形状の非表示領域ＮＤＡ２と、を有する。非表示領域ＮＤＡ２は、穴部と言うこともある。表示部ＤＡにおいて、複数の画素ＰＸは、非表示領域ＮＤＡ２を除く領域に、第１方向Ｘ及び第２方向Ｙにマトリクス状（行列状）に配置されている。非表示領域ＮＤＡ２は、表示部ＤＡの内部に設けられ、その周囲には、複数の画素ＰＸが配置されている。言い換えるならば、表示部ＤＡは、第１領域（活性領域）ＡＡと第２領域（非活性領域）ＮＡＡとを含み、第1領域ＡＡは複数の画素ＰＸを含み、第２領域ＮＡＡは非表示領域ＮＤＡ２を含む。第２領域ＮＡＡは、第１領域ＡＡで囲まれている。この例では、平面視において、円形形状を有する非表示領域ＮＤＡ２を示しているが、非表示領域ＮＤＡ２の形状はこれに限定されない。非表示領域ＮＤＡ２の形状は、楕円形形状でもよいし、矩形形状でもよい。
【００２３】
図１において、１つの画素ＰＸは、カラー表示を実現するための最小単位であり、主画素と称する。主画素ＰＸは、互いに異なる色を表示する複数の副画素Ｐｓ（ＰｓＲ、ＰｓＧ、ＰｓＢ）を備えて構成される。一例では、主画素ＰＸは、副画素Ｐｓとして、赤色を表示する赤画素ＰｓＲ、緑色を表示する緑画素ＰｓＧ、及び、青色を表示する青画素ＰｓＢの３つの副画素を備えている。また、主画素ＰＸは、白色を表示する白画素を備えていてもよい。
【００２４】
非表示領域ＮＤＡ２は、平面視において、少なくとも１主画素（３サブ画素）以上の面積を有する。第１方向Ｘ及び第２方向Ｙにおいて、非表示領域ＮＤＡ２と交差または横断するゲート配線（走査線ともいう）および映像信号配線（信号線ともいう）は、非表示領域ＮＤＡ２を迂回するように引き回されて設けられる。非表示領域ＮＤＡ２は、また、光学的に透明な透明領域と見做すことができる。非表示領域ＮＤＡ２は、カラーフィルタ、薄膜トランジスタ等、光透過の妨げになる金属配線層、半導体層や着色層が形成されていない領域と定義することも可能である。尚、光を透過するＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）等の光学的に透明な導電性材料から構成される配線は非表示領域ＮＤＡ２に設けられてもよい。非表示領域ＮＤＡ２は、また、第１基板ＳＵＢ１、第２基板ＳＵＢ２に設けられた透孔または開口部として設けられてもよい。
【００２５】
フレキシブルプリント回路基板１は、実装部ＭＡに実装され、回路基板３に接続されている。ＩＣチップ２は、フレキシブルプリント回路基板１に実装されている。なお、ＩＣチップ２は、実装部ＭＡに実装されてもよい。ＩＣチップ２は、画像を表示する表示モードにおいて画像表示に必要な信号を出力するディスプレイドライバＤＤを内蔵している。
【００２６】
本実施形態の表示パネルＰＮＬは、第１基板ＳＵＢ１の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型、第２基板ＳＵＢ２の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
【００２７】
また、表示パネルＰＮＬの詳細な構成について、ここでは説明を省略するが、表示パネルＰＮＬは、また、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの構成を備えていてもよい。ここでの基板主面とは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面と平行な面である。
【００２８】
図２に示すように、第１基板ＳＵＢ１の下には下偏光板２００が貼り付けられ、第２基板ＳＵＢ２の上側には上偏光板２０１が貼り付けられている。第１基板ＳＵＢ１、第２基板ＳＵＢ２、下偏光板２００、上偏光板２０１、液晶層ＬＣの組み合わせを表示パネルＰＮＬと呼ぶ場合もある。表示パネルＰＮＬは液晶等を用いた非自発光パネルの場合、下偏光板２００の下には、バックライト２０２が配置されている。
【００２９】
図１で説明した様に、実装部ＭＡには、複数の外部端子が形成されている。実装部ＭＡの複数の外部端子には、フレキシブルプリント回路基板１が接続される。フレキシブルプリント回路基板１には、映像信号等を供給するＩＣチップ２が搭載されている。フレキシブルプリント回路基板１には、表示装置ＤＳＰに外部から信号や電力を供給するための回路基板３が接続されている。
【００３０】
非表示領域ＮＤＡ２が第１基板ＳＵＢ１および第２基板ＳＵＢ２に透孔または開口部として設けられる場合、下偏光板２００、上偏光板２０１、バックライト２０２の非表示領域ＮＤＡ２対応する領域にも、透孔または開口部が設けられる。
【００３１】
一方、非表示領域ＮＤＡ２を、カラーフィルタ、薄膜トランジスタ等、光透過の妨げになる金属配線層、半導体層や着色層が形成されていない領域とした場合、非表示領域ＮＤＡ２には複数の画素ＰＸは配置されず、比較的透明な領域であり、例えば、非表示領域ＮＤＡ２にはカメラやセンサ類が位置する。そのため、非表示領域ＮＤＡ２における透明度は重要な要素であり、偏光板等の光学素子はその透明度を落としかねない。そのため、非表示領域ＮＤＡ２には、下偏光板２００、上偏光板２０１の両方を設けない構成とするのが好ましい。ただし、第１基板ＳＵＢ１、第２基板ＳＵＢ２の両方に偏光板（２００、２０１）等の光学素子を形成しない構造以外にも、例えば、非表示領域ＮＤＡ２における第１基板ＳＵＢ１、第２基板ＳＵＢ２の何れか一方のみに偏光板（２００または２０１）を形成し、他方に偏光板（２０１または２００）を形成しない構造であっても良い。
【００３２】
例えば、第１基板ＳＵＢ１の非表示領域ＮＤＡ２に下偏光板２００を形成し、第２基板ＳＵＢ２の非表示領域ＮＤＡ２に上偏光板２０１を形成しない構造の場合、第２基板ＳＵＢ２の非表示領域ＮＤＡ２に沿って型貫された上偏光板２０１の穴が使用者に視認される可能性がある。第１基板ＳＵＢ１の非表示領域ＮＤＡ２における下偏光板２００を形成せず、第２基板ＳＵＢ２の非表示領域ＮＤＡ２に上偏光板２０１を形成した方が、非表示領域ＮＤＡ２に沿って形成された偏光板の穴は視認されにくくなる。いずれにせよ、両方の偏光板（２００、２０１）に、非表示領域ＮＤＡ２に沿って穴部を形成するような工程はコスト高となるので、片方のみの偏光板（２００または２０１）に穴部を形成することによって、加工費を抑制しつつ、コストの低減を行うことができる。
【００３３】
（表示装置の回路構成例）
図３には、表示装置ＤＳＰの回路構成及び１つの副画素の基本構成が示される。
【００３４】
複数の主画素ＰＸは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。複数本の走査線（ゲート線）Ｇ（Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｎ）は、走査線駆動回路ＧＤに接続されている。複数本の信号線（ソース線）Ｓ（ＳＲ１、ＳＧ１、ＳＢ１、ＳＲ２、・・・、ＳＢｎ）は、信号線選択回路ＳＥＬに接続されている。複数本の共通電極ＣＥ（ＣＥ１、ＣＥ２、ＣＥ３、・・・、ＣＥｎ）は、コモン電圧（Ｖｃｏｍ）の電圧供給部ＣＤに接続され、複数の主画素ＰＸに亘って配置されている。走査線駆動回路ＧＤ、信号線選択回路ＳＥＬおよび電圧供給部ＣＤを制御する制御信号は、制御部とされるＩＣチップ（ＤＤ）２から供給される。信号線選択回路ＳＥＬは、ＩＣチップ２に設けられたソース線駆動回路ＳＤから供給される複数のソース信号Ｓ１、Ｓ２、・・・、Ｓｎを受ける様に構成される。
【００３５】
１つの主画素ＰＸは、カラー表示のための、３つの副画素Ｐｓ（ＰｓＲ、ＰｓＧ、ＰｓＢ）を備えている。１つの副画素Ｐｓは、１本の走査線Ｇと、１本の信号線Ｓと、１本の共通電極ＣＥと、に接続されている。なお、走査線Ｇ及び信号線Ｓは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Ｓは、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。
【００３６】
１つの副画素Ｐｓは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓ（ＳＲ１，ＳＧ１，ＳＢ１・・・）と電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ複数の副画素Ｐｓの各々におけるスイッチング素子ＳＷのゲート電極と接続されている。信号線Ｓは、第２方向Ｙに並んだ複数の副画素Ｐｓの各々におけるスイッチング素子ＳＷのソースまたはドレイン電極と接続されている。画素電極ＰＥは、スイッチング素子ＳＷのソースまたはドレイン電極と電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣを駆動している。保持容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【００３７】
図４には、信号線選択回路ＳＥＬの回路構成例が示される。信号線選択回路ＳＥＬは、複数の選択回路ＳＥＬ１、ＳＥＬ２、・・・を含み、各選択回路ＳＥＬ１、ＳＥＬ２、・・・は、３つのスイッチ素子ＳＷ１、ＳＷ２、ＳＷ３を含む。スイッチ素子ＳＷ１、ＳＷ２、ＳＷ３のおのおのは、たとえば、そのソースドレイン経路が並列接続されたＰチャネル型トランジスタとＮチャネル型トランジスタとを含むアナログスイッチ、あるいはＰチャネル型トランジスタとＮチャネル型トランジスタのいずれか一つのスイッチによって構成することができる。スイッチ素子ＳＷ１のオン動作およびオフ動作は、選択信号ＡＳＷＲによって制御される。スイッチ素子ＳＷ２のオン動作およびオフ動作は、選択信号ＡＳＷＧによって制御される。スイッチ素子ＳＷ３のオン動作およびオフ動作は、選択信号ＡＳＷＢによって制御される。選択信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢは、図３に示されるように、ＩＣチップ２から信号線選択回路ＳＥＬへ供給される制御信号である。
【００３８】
スイッチ素子ＳＷ１のオン動作により、赤画素ＰｓＲに接続される信号線ＳＲ１、ＳＲ２が選択状態にされる。これにより、信号線ＳＲ１には、ソース線駆動回路ＳＤ内のソースアンプＡＭＰ１から供給されるソース信号Ｓ１が供給され、信号線ＳＲ２には、ソース線駆動回路ＳＤ内のソースアンプＡＭＰ２から供給されるソース信号Ｓ２が供給される。ソースアンプＡＭＰ（ＡＭＰ１，ＡＰＭ２、・・）は、ソースドライバまたは駆動回路と言うこともできる。
【００３９】
スイッチ素子ＳＷ２のオン動作により、緑画素ＰｓＧに接続される信号線ＳＧ１、ＳＧ２が選択状態にされる。これにより、信号線ＳＧ１には、ソースアンプＡＭＰ２から供給されるソース信号Ｓ２が供給され、信号線ＳＧ２には、ソースアンプＡＭＰ１から供給されるソース信号Ｓ１が供給される。
【００４０】
スイッチ素子ＳＷ３のオン動作により、青画素ＰｓＢに接続される信号線ＳＢ１、ＳＢ２が選択状態にされる。これにより、信号線ＳＢ１には、ソースアンプＡＭＰ１から供給されるソース信号Ｓ１が供給され、信号線ＳＢ２には、ソースアンプＡＭＰ２から供給されるソース信号Ｓ２が供給される。
【００４１】
たとえば、走査線Ｇ１に接続される１ライン分の複数の副画素に、１ライン分のカラー表示データ（緑データ、赤データ、青データ）を書き込む場合、まず、選択信号ＡＳＷＲが一時的に選択レベルにされて、スイッチ素子ＳＷ１がオンにされる。次に、選択信号ＡＳＷＧが一時的に選択レベルにされて、スイッチ素子ＳＷ２がオンにされ、最後に、選択信号ＡＳＷＢが一時的に選択レベルにされて、スイッチ素子ＳＷ３がオンにされる。この動作を、複数の走査線Ｇの本数分の回数だけ繰り返して行うことにより、表示パネルＰＮＬの１フレーム分の表示データを複数の画素ＰＸに書き込むことができる。つまり、３つの副画素Ｐｓ（ＰｓＲ、ＰｓＧ、ＰｓＢ）のおのおのは、スイッチ素子ＳＷ１、ＳＷ２、ＳＷ３により、時分割駆動されていることになる。
【００４２】
なお、図４を参照し、６本の信号線（ＳＲ１、ＳＧ１、ＳＢ１、ＳＲ２、ＳＧ２、ＳＢ２）、２つの選択回路（ＳＥＬ１、ＳＥＬ２）および２つのソースアンプ（ＡＭＰ１、ＡＭＰ２）の接続構成が１つの単位回路とされ、複数の単位回路が、複数の信号線Ｓに対応するように、信号線選択回路ＳＥＬおよびソース線駆動回路ＳＤに設けられる。
【００４３】
図５に示すように、信号線ＳＲｈ、ＳＧｈ、ＳＢｈは、平面視において、非表示領域ＮＤＡ２を迂回するように、非表示領域ＮＤＡ２の左側を、湾曲しながら、互いに接触することなく、適当な狭い間隔を持って、配置される。同様に、信号線ＳＲｈ＋１、ＳＧｈ＋１、ＳＢｈ＋１は、平面視において、非表示領域ＮＤＡ２を迂回するように、非表示領域ＮＤＡ２の右側を、湾曲しながら、互いに接触することなく、適当な狭い間隔を持って、配置される。一方、信号線ＳＢｈ−１、ＳＲｈ＋２、ＳＧｈ＋２は、湾曲することなく、Ｙ方向に沿って、直線状に、配置されている。
【００４４】
したがって、非表示領域ＮＤＡ２を迂回する信号線ＳＲｈ、ＳＧｈ、ＳＢｈや信号線ＳＲｈ＋１、ＳＧｈ＋１、ＳＢｈ＋１は、非表示領域ＮＤＡ２を迂回するため、迂回部分においてその間隔が狭くされている。そのため、信号線ＳＲｈ、ＳＧｈ、ＳＢｈや信号線ＳＲｈ＋１、ＳＧｈ＋１、ＳＢｈ＋１の隣接する信号線とのカップリング容量は、信号線ＳＢｈ−１や信号線ＳＲｈ＋２の隣接する信号線とのカップリング容量と比較して、大きくなる。カップリング容量の差は、カップリング量の差であり、カップリング電位に差を生じさせる。
【００４５】
また、走査線Ｇｎ、Ｇｎ＋１、Ｇｎ＋２は、平面視において、非表示領域ＮＤＡ２を迂回するように、非表示領域ＮＤＡ２の上側を、湾曲しながら、互いに接触することなく、適当な狭い間隔を持って、配置される。同様に、走査線Ｇｎ＋３、Ｇｎ＋４、Ｇｎ＋５は、平面視において、非表示領域ＮＤＡ２を迂回するように、非表示領域ＮＤＡ２の下側を、湾曲しながら、互いに接触することなく、適当な狭い間隔を持って、配置される。一方、走査線Ｇｎ−１、Ｇｎ＋６は、湾曲することなく、Ｘ方向に沿って、直線状に、配置されている。
【００４６】
図５においては、図面の簡素化および理解を容易とするために、信号線ＳＢｈ−１〜ＳＲｈ＋２および走査線Ｇｎ−１〜Ｇｎ＋６に接続される副画素の各々は描かれていない。副画素は、１つの信号線と１つの走査線に接続されるように、信号線ＳＢｈ−１〜ＳＲｈ＋２と走査線Ｇｎ−１〜Ｇｎ＋６に接続されている。つまり、複数の副画素のおのおのは、複数の信号線Ｓと複数の走査線Ｇとに囲まれていると見做すことも可能である。ただし、信号線ＳＲｈ〜ＳＢｈ＋１と走査線Ｇｎ〜Ｇｎ＋５とに囲まれる領域（非表示領域ＮＤＡ２およびその周辺の領域）には、副画素は形成されていない。一例では、信号線ＳＲｈ〜ＳＢｈ＋１と走査線Ｇｎ〜Ｇｎ＋５とに囲まれる領域において、２５個の副画素が形成されないことになる。
【００４７】
次に、図６〜図８を用いて、動作を説明する。図６は、表示パネルを簡素化して示した図である。図７は、非表示領域の上側および下側に現れる帯状のスジを示す図である。図８は、比較例に係る信号線の信号電位の変化を説明する図である。なお、図６では、ＩＣチップ２が第１基板ＳＵＢ１の上に搭載されている構成例を示している。
【００４８】
図６において、表示パネルＰＮＬには、図５で説明された、非表示領域ＮＤＡ２の左側に配置される信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈが例示的に示されている。信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈには、ＩＣチップ２から供給されるソース信号Ｓｈ−１、Ｓｈが選択回路ＳＥＬを介して信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈへ供給されるものとする。この場合、図４の選択回路ＳＥＬにおいて、信号線ＳＢ１、ＳＲ２、ＳＧ２、ＳＢ２が信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈに対応し、ソース信号Ｓ１、Ｓ２がソース信号Ｓｈ−１、Ｓｈに対応する。
【００４９】
図７には、図６に示される表示パネルＰＮＬにおける表示例が示される。一例では、Ｙ方向において、非表示領域ＮＤＡ２の上側の領域および下側の領域に、帯状のスジ３００が現れる。この帯状のスジ３００は、非表示領域ＮＤＡ２の上側の領域および下側の領域に配置される副画素Ｐｓ（ＰｓＲ、ＰｓＧ、ＰｓＢ）に対する画素書き込み電圧が、時定数やカップリング等により非表示領域ＮＤＡ２の上側の領域および下側の領域を除く領域に配置される副画素Ｐｓ（ＰｓＲ、ＰｓＧ、ＰｓＢ）に対する画素書き込み電圧と異なるために、発生する。
【００５０】
図８は、非表示領域ＮＤＡ２の上側の領域および下側の領域に配置される複数の副画素Ｐｓに対する画素書き込み電圧の変化を示している。図８において、横軸は時間を示し、縦軸は各信号の電圧を示す。図８において、時刻Ｔ１と時刻Ｔ２との間の期間において、たとえば、１番目の走査線Ｇ１に接続される複数の副画素Ｐｓにソース信号Ｓｈ−１、Ｓｈの画素電圧が書き込まれる。時刻Ｔ２と時刻Ｔ３との間に期間において、たとえば、２番目の走査線Ｇ２に接続される複数の副画素Ｐｓにソース信号Ｓｈ−１、Ｓｈの画素電圧が書き込まれる。なお、ソース信号Ｓｈ−１、Ｓｈは、時刻Ｔ１と時刻Ｔ２との間に期間において、たとえば、正の電圧とされ、時刻Ｔ２と時刻Ｔ３との間に期間において、負の電圧とされる。一例では、ソース信号Ｓｈ−１は正極とされ、ソース信号Ｓｈは負極とされており、正極と負極のソース信号が同相で遷移する状態が示される。図８における実施形態ではカラム反転駆動において、ソース信号Ｓｈ−１は正極とされ、白書き込みが行われているため所定の基準電位から高電位側に電位が遷移している。また、ソース信号Ｓｈは負極とされ、黒書き込みが行われているため、低電位側から所定の基準電位に電位が推移している。このため、正極のソース信号Ｓｈ−１と負極のソース信号Ｓｈは同じタイミングで電位が同方向に遷移している。尚、上記のようなカラム反転駆動に係らず、隣接あるいは近接する複数のソース線の電位が同方向に遷移するような駆動を行う場合は本願発明を適用することができる。
【００５１】
時刻Ｔ１と時刻Ｔ２との間の期間、および、時刻Ｔ２と時刻Ｔ３との間の期間において、時刻ｔ１、ｔ４で、選択信号ＡＳＷＲが一時的に選択レベルにされて、スイッチ素子ＳＷ１が一時的にオンにされる。また、時刻ｔ２、ｔ５で、選択信号ＡＳＷＧが一時的に選択レベルにされて、スイッチ素子ＳＷ２が一時的にオンにされる。さらに、時刻ｔ３、ｔ６で、選択信号ＡＳＷＢが一時的に選択レベルにされて、スイッチ素子ＳＷ３が一時的にオンにされる。この時（時刻ｔ３、ｔ６）、対応する走査線が一時的に選択レベルとされて、対応する走査線に接続される複数の副画素Ｐｓの各々におけるスイッチング素子ＳＷがオン状態にされる。これにより、対応する信号線Ｓ（ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈ）の電位が、画素書き込み電圧として、対応する走査線に接続される複数の副画素Ｐｓに書き込まれる。
【００５２】
図８において、太い２点鎖線Ｌ１１は非表示領域ＮＤＡ２がある場合の各信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈの隣接信号線とのカップリングによって変化した信号線電位を示している。一方、点線Ｌ１２は非表示領域ＮＤＡ２が無い場合の各信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈの隣接信号線とのカップリングによって変化した信号線電位を示している。
【００５３】
時刻ｔ１で、選択信号ＡＳＷＲが一時的に選択レベルにされて、スイッチ素子ＳＷ１が一時的にオンにされると、信号線ＳＲｈがロウレベルの様な所定のソース信号Ｓｈの電位からハイレベルの様な所定のソース信号Ｓｈの電位にされる。それに伴い、信号線ＳＢｈ−１、ＳＧｈ、ＳＢｈの電位は、太い２点鎖線Ｌ１１に示す様に、ロウレベルから持ち上げられる。この電位の変化は、信号線ＳＲｈと信号線ＳＢｈ−１とのカップリング容量、信号線ＳＲｈと信号線ＳＧｈとのカップリング容量、信号線ＳＢｈと信号線ＳＲｈ＋１（不図示）とのカップリング容量によるものである。
【００５４】
時刻ｔ２で、選択信号ＡＳＷＧが一時的に選択レベルにされて、スイッチ素子ＳＷ２が一時的にオンにされると、信号線ＳＧｈの電位が太い２点鎖線Ｌ１１に示す様な所定の電位からソース信号Ｓｈの電位にされる。それに伴い、信号線ＳＢｈ−１、ＳＲｈ、ＳＢｈの電位は、太い２点鎖線Ｌ１１に示す様に、持ち上げられる。この電位の変化は、信号線ＳＧｈ−１と信号線ＳＢｈ−１とのカップリング容量、信号線ＳＧｈと信号線ＳＲｈとのカップリング容量、信号線ＳＧｈと信号線ＳＢｈとのカップリング容量によるものである。
【００５５】
時刻ｔ３において、選択信号ＡＳＷＢが一時的に選択レベルにされて、スイッチ素子ＳＷ３が一時的にオンにされると、信号線ＳＢｈ−１、ＳＢｈがハイレベルの様な所定のソース信号Ｓｈ−１、Ｓｈの電位にされる。それに伴い、信号線ＳＲｈ、ＳＧｈの電位は、太い２点鎖線Ｌ１１に示す様に、持ち上げられる。この電位の変化は、信号線ＳＲｈと信号線ＳＢｈ−１とのカップリング容量、信号線ＳＧｈと信号線ＳＢｈとのカップリング容量によるものである。結果的に、信号線ＳＲｈ、ＳＧｈに、電位ずれΔＶが発生する。この電位の状態が、複数の副画素Ｐｓに画素電位として書き込まれことになる。
【００５６】
時刻ｔ４〜時刻ｔ６においても、同様の理由により、時刻６において、信号線ＳＲｈ、ＳＧｈに、電位ずれΔＶが発生する。信号線ＳＲｈ、ＳＧｈに発生する電位ずれΔＶは、図７の帯状のスジ３００を発生される原因となる場合がある。
【００５７】
図８において、前述の様に、点線Ｌ１２は非表示領域ＮＤＡ２が無い場合の各信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈの隣接信号線とのカップリングによって変化した信号線電位を示しているが、その電位の変化量は、太い２点鎖線Ｌ１１で示す信号線電位（電位ずれΔＶ）より、小さい。言い換えれば、非表示領域ＮＤＡ２がある場合、各信号線ＳＢｈ−１、ＳＲｈ、ＳＧｈ、ＳＢｈの隣接信号線とのカップリング容量が大きい。つまり、非表示領域ＮＤＡ２を迂回する信号線ＳＲｈ、ＳＧｈ、ＳＢｈや信号線ＳＲｈ＋１、ＳＧｈ＋１、ＳＢｈ＋１は、非表示領域ＮＤＡ２を迂回するため、迂回部分においてその間隔が狭くされている。そのため、信号線ＳＲｈ、ＳＧｈ、ＳＢｈや信号線ＳＲｈ＋１、ＳＧｈ＋１、ＳＢｈ＋１の隣接する信号線とのカップリング容量は、信号線ＳＢｈ−１や信号線ＳＲｈ＋２の隣接する信号線とのカップリング容量と比較して、大きくなる。
【００５８】
図９は、実施態様に係る第１駆動方式による信号線の信号電位の変化を説明する図である。第１駆動方式は、非表示領域ＮＤＡ２を迂回して配線される信号線ＳＲｈ、ＳＧｈ、ＳＢｈに供給されるソース信号Ｓｈ、Ｓｈ−１の電圧を補正する駆動方式である。図９において、点線ＶＳは補正されたソース信号ＳｈおよびＳｈ−１の電圧（補正電圧ＶＳ１，ＶＳ２）を示している。図８と同様に、太い２点鎖線Ｌ１１は非表示領域ＮＤＡ２がある場合の各信号線ＳＲｈ、ＳＧｈ、ＳＢｈの隣接信号線とのカップリングによって変化した信号線電位を示している。また、点線Ｌ１２は非表示領域ＮＤＡ２が無い場合の各信号線ＳＲｈ、ＳＧｈ、ＳＢｈの隣接信号線とのカップリングによって変化した信号線電位を示している。
【００５９】
図９において、時刻ｔ１で、選択信号ＡＳＷＲが一時的に選択レベルにされて、スイッチ素子ＳＷ１が一時的にオンにされて、信号線ＳＲｈがロウレベルの様な所定の電位からソース信号Ｓｈの補正された電位ＶＳ１にされる。それに伴い、信号線ＳＧｈ、ＳＢｈの電位は、太い２点鎖線Ｌ１１に示す様に、持ち上げられる。この電位の変化は、信号線ＳＲｈと信号線ＳＧｈ−１（不図示）とのカップリング容量、信号線ＳＲｈと信号線ＳＧｈとのカップリング容量、信号線ＳＢｈと信号線ＳＲｈ＋１（不図示）とのカップリング容量によるものである。
【００６０】
時刻ｔ２で、選択信号ＡＳＷＧが一時的に選択レベルにされて、スイッチ素子ＳＷ２が一時的にオンにされると、信号線ＳＧｈが太い２点鎖線Ｌ１１に示す様な所定の電位からソース信号Ｓｈの補正された電位ＶＳ２にされる。それに伴い、信号線ＳＲｈ、ＳＢｈの電位は、太い２点鎖線Ｌ１１に示す様に、持ち上げられる。この電位の変化は、信号線ＳＲｈと信号線ＳＧｈとのカップリング容量、信号線ＳＧｈと信号線ＳＢｈとのカップリング容量によるものである。補正された電位ＶＳ２の値は、補正された電位ＶＳ１より大きくされる。  
時刻ｔ３において、選択信号ＡＳＷＢが一時的に選択レベルにされて、スイッチ素子ＳＷ３が一時的にオンにされると、信号線ＳＢｈがハイレベルの様な所定のソース信号Ｓｈの電位にされる。それに伴い、信号線ＳＲｈ、ＳＧｈの電位は、太い２点鎖線Ｌ１１に示す様に、持ち上げられる。この電位の変化は、信号線ＳＲｈと信号線ＳＢｈ−１（不図示）とのカップリング容量、信号線ＳＧｈと信号線ＳＢｈとのカップリング容量によるものである。信号線ＳＲｈ、ＳＧｈにおいて、電位ずれの発生を抑制することができる。
【００６１】
時刻ｔ４〜時刻ｔ６においても、同様の理由により、信号線ＳＲｈ、ＳＧｈにおいて、電位ずれの発生を抑制することができる。
【００６２】
図９に示す様に、信号線の駆動電圧である補正された電位ＶＳ１、ＶＳ２の値は、隣接する信号線との間のカップリング容量が大きい程、小さくされる。画像データによっては、ΔV21が負側になることがあるため、ＶＳ１、ＶＳ２は大きく補正される場合もある。
【００６３】
この結果、信号線ＳＲｈ、ＳＧｈに、図８で示した様な電位ずれΔＶの発生を抑制することができるので、所望の電位を複数の副画素Ｐｓに画素電位として書き込むことができる。したがって、図７の帯状のスジ３００が発生せず、表示品質を向上することができる。
【００６４】
次に、補正電圧ＶＳについて説明する。
【００６５】
図１０は、信号線の寄生容量と信号線間の寄生容量を模式的に示す図である。図１１は、非表示領域ＮＤＡ２を迂回して配線される信号線の信号線間の寄生容量を説明する図である。なお、図１０においては、ソースアンプＡＭＰｈ−１〜ＡＭＰｈ＋２は記載しているが、図面の簡素のため、信号線選択回路ＳＥＬは記載されていない。
【００６６】
図１０に示す様に、信号線ＳＲｎ−１〜ＳＢｎ＋１の各々には、信号線の寄生容量として、Ｃｓｉｇ＿ｒ、Ｃｓｉｇ＿ｇ、Ｃｓｉｇ＿ｂが存在するものとする。また、信号線ＳＲｎ−１（ＳＲｎ、ＳＲｎ＋１）と信号線ＳＧｎ−１（ＳＧｎ、ＳＧｎ＋１）との間には、隣接配線容量として、Ｃｒｇが存在するものとする。信号線ＳＧｎ−１（ＳＧｎ、ＳＧｎ＋１）と信号線ＳＢｎ−１（ＳＢｎ、ＳＢｎ＋１）との間には、隣接配線容量として、Ｃｇｂが存在するものとする。また、信号線ＳＢｎ−１（ＳＢｎ）と信号線ＳＲｎ（ＳＲｎ＋１）の間には、隣接配線容量として、Ｃｂｒが存在するものとする。
【００６７】
図１１に示す様に、非表示領域ＮＤＡ２は円形形状の穴部（ホール）として表しており、非表示領域ＮＤＡ２の穴径を、Ｒ＿Ｈｏｌｅとしている。非表示領域ＮＤＡ２を迂回する信号線の間隔は、Ｓｉｇ＿ｇａｐ＿Ｈｏｌｅとしている。非表示領域ＮＤＡ２を迂回する信号線以外の信号線の間隔はＳｉｇ＿ｇａｐとし、信号線の配線全長はＲ＿Ａｌｌとする。
【００６８】
隣接カップリング電圧は、以下として求めることができる。  
ΔＶｒｅｄ＝Ｃｒｇ/Ｃｓｉｇ＿ｒ×Ｖｇｒｅｅｎ＋Ｃｂｒ/Ｃｓｉｇ＿ｒ×Ｖｂｌｕｅ
ΔＶｇｒｅｅｎ＝Ｃｇｂ／Ｃｓｉｇ＿ｇ×Ｖｂｌｕｅ
ここで、Ｖｇｒｅｅｎ、Ｖｂｌｕｅは、緑色用の書込電圧および青色用の書込電圧をそれぞれ示す。
【００６９】
非表示領域ＮＤＡ２を迂回する信号線の配線容量は、以下として求めることができる。
Ｃｒｇ（隣接配線容量）＝Ａ／Ｓｉｇ_ｇａｐ（配線間距離）
Ｃｒｇ_ｈｏｌｅ(非表示領域ＮＤＡ２を迂回する信号線の隣接配線容量)＝Ａ／Ｓｉｇ_ｇａｐ_Ｈｏｌｅ
ここで、Ａは、配線幅等で決まる定数である。
【００７０】
非表示領域ＮＤＡ２（穴部）と非表示領域ＮＤＡ２（穴部）がない場所との配線容量比Ｋは、以下として求めることができる。
Ｋ＝Ｃｒｇ_ｈｏｌｅ／Ｃｒｇ
＝Ｓｉｇ_ｇａｐ／Ｓｉｇ_ｇａｐ_Ｈｏｌｅ
ここで、Ｋは、およそ１０である。
【００７１】
書込み電圧の補正について説明する。
【００７２】
隣接容量(穴部なし配線)：Ｃｒｇ_ｏｔｈｅｒ_ａｌｌ＝Ｒ_ａｌｌ×Ｓｉｇ_ｇａｐ
隣接容量(穴部あり配線 )：Ｃｒｇ_ｈｏｌｅ_ａｌｌ＝
（Ｒ_ａｌｌ−Ｒ_ｈｏｌｅ）×Ｓｉｇ_ｇａｐ＋Ｃｒｇ_ｈｏｌｅ
Ｃｒｇ_ｈｏｌｅ_ａｌｌ／Ｃｒｇ_ｏｔｈｅｒ_ａｌｌ
＝（Ｒ_ａｌｌ×Ｓｉｇ_ｇａｐ−Ｒ_ｈｏｌｅ×Ｓｉｇ_ｇａｐ＋Ｒ_ｈｏｌｅ×Ｓｉｇ_ｇａｐ_Ｈｏｌｅ）／（Ｒ_ａｌｌ×Ｓｉｇ_ｇａｐ）
＝（Ｒ_ａｌｌ×Ｓｉｇ_ｇａｐ＋Ｒ_ｈｏｌｅ×（Ｓｉｇ_ｇａｐ_Ｈｏｌｅ−Ｓｉｇ_ｇａp））／（Ｒ_ａｌｌ×Ｓｉｇ_ｇａｐ）
＝１＋Ｒ_ｈｏｌｅ／Ｒ_ａｌｌ×（Ｓｉｇ_ｇａｐ_Ｈｏｌｅ−Ｓｉｇ_ｇａｐ）／Ｓｉｇ_ｇａp
＝１＋(全長に対する穴部のサイズ比)×（Ｋ−１）
＝１＋(全長に対する穴部のサイズ比)×(穴部の隣接配線間ギャップ)
つまり、配線容量比Ｋは、全長に対する穴部サイズ比と穴部の配線間ギャップで求まる。したがって、ソース電位の出力電圧の補正（ＶＳ）は、配線容量比Ｋの増分を減算するようにすれば良いことがわかる。
【００７３】
実施態様によれば、ソースアンプの出力電圧を補正することにより、信号線ＳＲｈ、ＳＧｈにおいて、図８で示した様な電位ずれΔＶの発生を抑制することができるので、所望の電位を複数の副画素Ｐｓに画素電位として書き込むことができる。したがって、図７の帯状のスジ３００が発生せず、表示パネルＰＮＬの表示品質を向上することができる。
【００７４】
（変形例１）
図１２は、変形例１に係る第２駆動方式による信号線の信号電位の変化を説明する図である。第２駆動方式は、非表示領域ＮＤＡ２を迂回する信号線を駆動するソースアンプの出力インピーダンスを、非表示領域ＮＤＡ２を迂回しない信号線を駆動するソースアンプの出力インピーダンスと比較して、高く設定する駆動方式である。これにより、ソースアンプのスルーレイト（駆動波形の立ち上がり速度）を調整する。ソースアンプの出力インピーダンスを高く設定することで、駆動波形の立ち上がり速度を低速（小）とする。
【００７５】
図１２には、非迂回配線に係る信号線ＳＲ１の信号波形と、迂回配線に係る信号線ＳＲｎの信号波形と、比較例としての迂回配線に係る信号線ＳＲｎｃの信号波形と、が示されている。非迂回配線に係る信号線ＳＲ１は、非表示領域ＮＤＡ２を迂回しない信号線に対応する。信号線ＳＲ１には、ソースアンプＡＭＰ１により駆動されるソース信号Ｓ１が供給されるものとする。図５に示す様に、迂回配線に係る信号線ＳＲｎは、非表示領域ＮＤＡ２を迂回する信号線に対応する。信号線ＳＲｎは、ソースアンプＡＭＰｎにより駆動されるソース信号Ｓｈが供給されるものとする。比較例としての迂回配線に係る信号線ＳＲｎｃは、非表示領域ＮＤＡ２を迂回する信号線に対応する。信号線ＳＲｎｃは、ソースアンプＡＭＰｎｃにより駆動されるソース信号Ｓｈｃが供給されるものとする。
【００７６】
図１２に示す様に、ソースアンプＡＭＰ１の出力インピーダンスは低い値に設定され、ソースアンプＡＭＰｎの出力インピーダンスは高い値に設定される。つまり、ソースアンプＡＭＰｎの出力インピーダンスは、ソースアンプＡＭＰ１の出力インピーダンスと比較して、高く設定される。ソースアンプＡＭＰｎの出力インピーダンスを高く設定することで、ソースアンプＡＭＰｎのソース信号Ｓｈにおける駆動波形の立ち上がり速度ＴＲＬは、ソースアンプＡＭＰ１のソース信号Ｓ１における駆動波形の立ち上がり速度ＴＲＨと比較して、低速（小）にされている。
【００７７】
一方、比較例に係るソースアンプＡＭＰｎｃの出力インピーダンスは、ソースアンプＡＭＰ１と同様に、低い値に設定され、ソース信号Ｓｈｃにおける駆動波形の立ち上がり速度ＴＲＨは、ソース信号Ｓ１における駆動波形の立ち上がり速度ＴＲＨと同じとされている。
【００７８】
非迂回配線に係る信号線ＳＲ１では、その隣接信号線とのカップリング容量が、迂回配線に係る信号線ＳＲｎ、ＳＲｎｃにおける隣接信号線とのカップリング容量と比較して、小さい。  
非迂回配線に係る信号線ＳＲ１は、隣接信号線とのカップリング容量が小さいので、低い出力インピーダンスのソースアンプＡＭＰ１により駆動されたソース信号Ｓ１により駆動された場合でも、太い２点鎖線Ｌ２１で示す様に、隣接信号線とのカップリング容量の影響によって発生する電位変化量ΔＶ２１は比較的小さい。一方、比較例としての迂回配線に係る信号線ＳＲｎｃは、隣接信号線とのカップリング容量が大きくので、低い出力インピーダンスのソースアンプＡＭＰｎｃにより駆動されたソース信号Ｓｈｃが供給された場合、太い２点鎖線Ｌ２２１で示す様に、隣接信号線とのカップリング容量の影響によって発生する電位変化量ΔＶ２２１は、電位変化量ΔＶ２１と比較して、大きくなる（ΔＶ２２１＞ΔＶ２１）。  
迂回配線に係る信号線ＳＲｎは、隣接信号線とのカップリング容量が大きいが、高い出力インピーダンスのソースアンプＡＭＰｎにより駆動されたソース信号Ｓｈが供給された場合、太い２点鎖線Ｌ２２で示す様に、隣接信号線とのカップリング容量の影響によって発生する電位変化量ΔＶ２２は、電位変化量ΔＶ２２１と比較して、小さくできる（ΔＶ２２＜ΔＶ２２１）。また、この例では、電位変化量ΔＶ２２を電位変化量ΔＶ２１とほぼ同等に、または、電位変化量ΔＶ２１に近づけることができる（ΔＶ２２≒ΔＶ２２１）。
【００７９】
変形例２によれば、ソースアンプＡＭＰｎの出力インピーダンスを高い値に設定することで、隣接信号線との電圧カップリング量を相殺できるため、電位ずれ（ΔＶ２２）が発生するものの、表示パネルＰＮＬにおいて、その視認性は低くすることができる。
【００８０】
（変形例２）
図１３は、非表示領域の近傍に設けられる信号線の寄生抵抗および寄生容量を概念的に示す図である。この例では、非表示領域ＮＤＡ２の近傍に設けられた信号線ＳＢｈ−１の寄生抵抗および寄生容量が示される。信号線ＳＢｈ−１はソースアンプＡＭＰｈ−１により駆動されるものとする。図１３において、スイッチ素子ＳＷ３は表示パネルＰＮＬの下端側ＰＮＬ＿Ｄに配置されており、信号線ＳＢｈ−１は、表示パネルＰＮＬの下端側ＰＮＬ＿Ｄから、非表示領域ＮＤＡ２の近傍を通過（迂回）して、表示パネルＰＮＬの上端側ＰＮＬ＿Ｕに配置される。図１３に示すように、信号線ＳＢｈ−１には、寄生抵抗として、スイッチ素子ＳＷ３の寄生抵抗Ｒ０、配線抵抗Ｒ１１〜Ｒ１ｎが存在する。また、信号線ＳＢｈ−１には、寄生容量として、配線容量Ｃ１０〜Ｃ１ｎ、および、各画素の画素容量Ｃ２１〜Ｃ２ｎが存在する。なお、図１３において、配線抵抗Ｒ１ｎ−４〜Ｒ１ｎ−２、配線容量Ｃ１ｎ−４〜Ｃ１ｎ−２および画素容量Ｃ２ｎ−４〜Ｃ２ｎ−２は、非表示領域ＮＤＡ２の近傍に配置されているものとする。この場合、配線容量Ｃ１ｎ−４〜Ｃ１ｎ−２が他の配線容量（Ｃ１０、Ｃ１２、Ｃ１ｎ−１、Ｃ１ｎ）と比較して、大きくなる。信号線ＳＢｈ−１は、隣接する信号線ＳＲｈや交差する走査線Ｇ（図５参照）とのカップリング容量が増加し、各副画素への画素電位（チャージ電荷）の収束が遅くなると考えられる。
【００８１】
図１４は、表示パネルの上端側と下端側との間の画素電位（チャージ電荷）の収束を説明する図である。図１４において、図１４の左側は表示パネルＰＮＬの上端側ＰＮＬ＿Ｕを示しており、図１４の右側は表示パネルＰＮＬの下端側ＰＮＬ＿Ｄを示している。図１４では、一例として、非表示領域ＮＤＡ２を迂回しない信号線を信号線ＳＢｈｎとして、信号線ＳＢｈｎの電荷量ＱＢｈｎを示している。信号線ＳＢｈｎは、図５の信号線ＳＲｈ＋２，ＳＧｈ＋２としてもよい。また、非表示領域ＮＤＡ２を迂回する信号線を信号線ＳＲｈ−１として、信号線ＳＲｈ−１の電荷量ＱＲｈ−１を示している。信号線ＳＲｈ−１は、図５の信号線ＳＲｈ、ＳＧｈ，ＳＢｈ，ＳＲｈ＋１，ＳＧｈ＋１、ＳＢｈ＋１としてもよい。
【００８２】
図１４に示す様に、信号線ＳＢｈｎの電荷量ＱＢｈｎは、各１水平期間１Ｈにおいて、画素電位（チャージ電荷）が収束している。一方、信号線ＳＲｈ−１の電荷量ＱＲｈ−１は、非表示領域ＮＤＡ２の右側から表示パネルＰＮＬの下端側ＰＮＬ＿Ｄの間では、各１水平期間１Ｈにおいて、画素電位（チャージ電荷）が収束している。しかしながら、信号線ＳＲｈ−１の電荷量ＱＲｈ−１は、非表示領域ＮＤＡ２および非表示領域ＮＤＡ２の左側から表示パネルＰＮＬの上端側ＰＮＬ＿Ｕの間では、各１水平期間１Ｈにおいて、画素電位（チャージ電荷）が収束していない。つまり、非表示領域ＮＤＡ２および非表示領域ＮＤＡ２の左側から表示パネルＰＮＬの上端側ＰＮＬ＿Ｕの間における信号線ＳＲｈ−１の電荷量ＱＲｈ−１の最大値ＱＭ１は、非表示領域ＮＤＡ２の右側から表示パネルＰＮＬの下端側ＰＮＬ＿Ｄの間における信号線ＳＲｈ−１の電荷量ＱＲｈ−１の最大値ＱＭ２と比較して、少ない（ＱＭ１＜ＱＭ２）。したがって、非表示領域ＮＤＡ２および非表示領域ＮＤＡ２の左側から表示パネルＰＮＬの上端側ＰＮＬ＿Ｕの間では、そこに位置する複数の副画素に十分なソース信号の電位の書き込みが行えていないことになる。
【００８３】
図１５は、変形例２に係る第３駆動方式による表示パネルの上端側と下端側との間の画素電位（チャージ電荷）の収束を説明する図である。図１５において、非表示領域ＮＤＡ２の右側から表示パネルＰＮＬの下端側ＰＮＬ＿Ｄの間において、信号線ＳＲｈ−１の電荷量ＱＲｈ−１は、図１４と同様に、各１水平期間１Ｈにおいて、画素電位（チャージ電荷）がＱＭ２に収束している。図１５に示す様に、非表示領域ＮＤＡ２および非表示領域ＮＤＡ２の左側から表示パネルＰＮＬの上端側ＰＮＬ＿Ｕの間では、１水平期間１Ｈに対して延長された１水平期間１Ｈ’（１Ｈ’＞１Ｈ）にされており、信号線ＳＲｈ−１の電荷量ＱＲｈ−１は、画素電位（チャージ電荷）がＱＭ２に収束している。つまり、第３駆動方式では、ソースアンプによる信号線の駆動時間が、延長された１水平期間１Ｈ’により、１水平期間１Ｈと比較して、長くされる駆動方式である。
【００８４】
延長された１水平期間１Ｈ’の設定は、たとえば、選択信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢの各々の選択レベルの期間を延長させる等により、行うことができる。延長された１水平期間１Ｈ’の設定は、また、対応するゲート線Ｇの選択レベルの期間をシフトクロックのクロック発生間隔を延長させる等により、行うことができる。あるいは、選択信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢの各々の選択レベルの期間の延長およびシフトクロックのクロック発生間隔の延長により、延長された１水平期間１Ｈ’の設定を行うこともできる。なお、シフトクロックは、複数の走査線Ｇを順次選択するために利用される。
【００８５】
変形例２によれば、非表示領域ＮＤＡ２および非表示領域ＮＤＡ２の左側から表示パネルＰＮＬの上端側ＰＮＬ＿Ｕの間において、そこに位置する複数の副画素に対するソース信号の電位の書き込み時間またはソースアンプによる信号線の駆動時間が、延長された水平期間１Ｈ’分だけ長く確保される。したがって、複数の副画素に対しするソース信号の電位の書き込みをＱＭ２に収束させることができる。
【００８６】
（ＩＣチップの構成例）
図１６は、実施態様に係るＩＣチップの構成例を示す図である。図１６に示す様に、制御部であるＩＣチップ２は、入出力回路ＩＯと、表示メモリＤＲＡＭと、ラインラッチ回路ＬＬＡＴと、ソース線駆動回路ＳＤと、を有する。ＩＣチップ２は、さらに、発振回路ＯＳと、タイミング制御回路ＴＧＥＮと、パネル制御信号生成回路ＣＮＴと、レジスタＲＥＧと、表示比較回路ＣＯＭＰと、補正回路ＣＯＲと、を有する。
【００８７】
入出力回路ＩＯは、ホスト装置ＨＯＳＴに接続され、ホスト装置ＨＯＳＴから表示すべき画像データなどの入力データおよびレジスタＲＥＧへの設定データを供給される。また、入出力回路ＩＯは、ホスト装置ＨＯＳＴからの読み出し命令などに応答して、レジスタＲＥＧに設定された設定データや表示メモリＤＲＡＭに格納された画像データなどをホスト装置ＨＯＳＴへ出力する。
【００８８】
表示メモリＤＲＡＭは、たとえば、表示パネルＰＮＬの１フレーム分の画像データを格納する。１フレーム分の画像データは複数のラインから構成される。
【００８９】
ラインラッチ回路ＬＬＡＴは、表示メモリＤＲＡＭに格納された画像データの内、表示パネルＰＮＬの１ライン分の画像データを格納する。表示メモリＤＲＡＭは、画像の表示期間において、１フレームを構成する複数のラインの画像データを、ライン毎に順次、ラインラッチ回路ＬＬＡＴへ出力するように動作する。ラインラッチ回路ＬＬＡＴは、複数のライン分の画像データを格納する構成としてもよい。
【００９０】
ソース線駆動回路ＳＤは、図４に示された様に、複数のソースアンプＡＭＰ（ＡＭＰ１、ＡＭＰ２）を含む。ソース線駆動回路ＳＤは、ラインラッチ回路ＬＬＡＴからの１ライン分の画像データに基づいて、複数のソース信号Ｓ１、Ｓ２、・・を生成する。複数のソース信号Ｓ１、Ｓ２、・・は、表示パネルＰＮＬの信号線選択回路ＳＥＬに供給される。
【００９１】
発振回路ＯＳは、ＩＣチップ２の動作クロック信号を生成する。
【００９２】
タイミング制御回路ＴＧＥＮは、動作クロック信号に基づいて、各種のタイミング信号を生成する。
【００９３】
パネル制御信号生成回路ＣＮＴは、タイミング制御回路ＴＧＥＮから供給されたタイミング信号に基づいて、パネル制御信号を生成する。パネル制御信号は、選択信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢや走査線駆動回路ＧＤの走査タイミング信号（シフトクロック）などを含む。シフトクロックは、複数の走査線Ｇを順次選択するために利用される。
【００９４】
レジスタＲＥＧは、たとえば、表示パネルＰＮＬに設けられた非表示領域ＮＤＡ２の大きさ(サイズ)、非表示領域ＮＤＡ２の位置などのサイズ情報および位置情報等の設定情報を格納する。サイズ情報および位置情報は、たとえば、ホスト装置ＨＯＳＴから供給される。サイズ情報および位置情報は、表示パネルＰＮＬの信号線Ｓの番号情報や範囲情報、走査線Ｇの番号情報や範囲情報とすることができる。
【００９５】
表示比較回路ＣＯＭＰは、たとえば、１ライン分の画像データにおいて横方向に同じパターンが表示されているか否かを判断するため、１ライン分の画像データの比較を行う。あるいは、表示比較回路ＣＯＭＰは、非表示領域ＮＤＡ２とその周辺が同じパターンであるか判断するために利用される。表示比較回路ＣＯＭＰは、横方向に同じパターンが表示されていると判断した場合や非表示領域ＮＤＡ２とその周辺が同じパターンであると判断した場合、補正有効信号ＣＯＲＥを補正回路ＣＯＲへ出力する。
【００９６】
補正回路ＣＯＲは、レジスタＲＥＧに格納された設定情報に基づいて、第１ないし第３補正データＣＯＲ１、ＣＯＲ２、ＣＯＲ３を生成することができる。補正回路ＣＯＲは、補正有効信号ＣＯＲＥに基づいて、たとえば、第１ないし第３補正データＣＯＲ１、ＣＯＲ２、ＣＯＲ３のいずれか１つを出力する。尚、レジスタＲＥＧに予め第１ないし第３補正データＣＯＲ１、ＣＯＲ２、ＣＯＲ３を格納するようにしてもよい。
【００９７】
第１補正データＣＯＲ１は、図９で説明された第１駆動方式に関しており、非表示領域ＮＤＡ２を迂回して配線される信号線（ＳＲｈ、ＳＧｈ、ＳＢｈ）に供給されるソース信号（Ｓｈ、Ｓｈ−１）の電圧を補正するための補正データである。第１補正データＣＯＲ１は、ラインラッチ回路ＬＬＡＴに供給され、ラインラッチ回路ＬＬＡＴに格納された画像データの補正に利用される。たとえば、表示メモリＤＲＡＭからラインラッチ回路ＬＬＡＴに格納された画像データにおいて、ソース信号（Ｓｈ、Ｓｈ−１）の電圧に対応する赤色の画像データおよび青色の画像データが、第１補正データＣＯＲ１に基づいて、補正された赤色の画像データおよび補正された青色の画像データへ変更される。補正された赤色の画像データおよび補正された青色の画像データは、隣接信号線とのカップリングの影響を考慮して補正された値とされる。
【００９８】
第２補正データＣＯＲ２は、図１２（変形例１）で説明された第２駆動方式に関しており、非表示領域ＮＤＡ２を迂回する信号線を駆動するソースアンプの出力インピーダンスを、非表示領域ＮＤＡ２を迂回しない信号線を駆動するソースアンプの出力インピーダンスと比較して、高く設定するための補正データである。第２補正データＣＯＲ２は、ソース線駆動回路ＳＤに供給され、複数のソースアンプＡＭＰの出力インピーダンスの設定に利用される。たとえば、ソースアンプＡＭＰの出力インピーダンスを低インピーダンスから高インピーダンスへ変更する場合、ソースアンプの出力トランジスタのゲート幅を変更することが考えられる。この場合、ソースアンプに、ゲート幅の短い第１の出力トランジスタと、第１の出力トランジスタのゲート幅と比較して、ゲート幅の長い第２の出力トランジスタと、が設けられる。ソースアンプの出力インピーダンスを低インピーダンスから高インピーダンスへ変更する場合、対応するソースアンプの出力トランジスタが、第２補正データＣＯＲ２に基づいて、第２の出力トランジスタから第１の出力トランジスタへ変更されることになる。これにより、ソースアンプのスルーレイトを小さくすることができる。
【００９９】
第３補正データＣＯＲ３は、図１５（変形例２）で説明された第３駆動方式に関しており、１水平期間１Ｈに対して延長された１水平期間１Ｈ’（１Ｈ’＞１Ｈ）を利用するため補正データである。第３補正データＣＯＲ３は、タイミング制御回路ＴＧＥＮに供給され、パネル制御信号生成回路ＣＮＴから出力される選択信号ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢの各々の選択レベルの期間を延長させる等のタイミング設定に利用される。あるいは、パネル制御信号生成回路ＣＮＴから出力される走査タイミング信号（シフトクロック）の発生タイミングないしは発生間隔を延長させる等のタイミング設定に利用される。
【０１００】
図１６に示すＩＣチップ２は、第１ないし第３補正データＣＯＲ１、ＣＯＲ２、ＣＯＲ３を生成する補正回路ＣＯＲを示したが、これに限定されない。補正回路ＣＯＲは、第１ないし第３補正データＣＯＲ１、ＣＯＲ２、ＣＯＲ３のいずれか１、または、２つを生成する構成としてもよい。
【０１０１】
図１６に示す様に、ＩＣチップ２に補正回路ＣＯＲおよびレジスタＲＥＧを設けることで、第１駆動方式、第２駆動方式または第３駆動方式の駆動方式を採用できる。したがって、表示パネルＰＮＬの構成を変更することなく、ＩＣチップ２の設定(ソフトウェア)により、表示パネルＰＮＬの表示品質を向上することができる。また、表示パネルＰＮＬ毎にＩＣチップ２の設定を調整すればよいので、表示パネルＰＮＬのインチサイズや表示パネルＰＮＬのレイアウトによらず、表示パネルＰＮＬの表示品質を向上することができる。
【０１０２】
図１７は、第１駆動方式に係る第１補正データＣＯＲ１を生成するための動作フローを示す図である。図１７に示す様に、ステップＳＴ１７において、横方向に同じパターンが表示されているか否かが表示比較回路ＣＯＭＰにより判断される。つまり、非表示領域ＮＤＡ２とその周辺が同じパターンであるか判断する。ステップＳＴ１７でＮｏの場合、ステップＳＴ２１へ移行し、「補正なし」となる。一方、ステップＳＴ１７でＹｅｓの場合、ステップＳＴ１８へ移行する。
【０１０３】
ステップＳＴ１８において、補正回路ＣＯＲは、レジスタＲＥＧに格納された設定情報（非表示領域ＮＤＡ２のサイズ情報、位置情報等）に基づいて、非表示領域ＮＤＡ２の位置のソースアンプであるか否かを判断する。つまり、非表示領域ＮＤＡ２を迂回する信号線に対応したソースアンプであるか否かを判断する。ステップＳＴ１８でＮｏの場合、ステップＳＴ２１へ移行し、「補正なし」となる。一方、ステップＳＴ１８でＹｅｓの場合、ステップＳＴ１９へ移行する。
【０１０４】
ステップＳＴ１９において、補正回路ＣＯＲは、レジスタＲＥＧに格納された非表示領域ＮＤＡ２のサイズ情報および書き込み電圧から補正量を算出する。書き込み電圧の補正量は、図１０および図１１の説明に記載されるとおりである。そして、ステップＳＴ２０へ移行する。
【０１０５】
ステップＳＴ２０では、ステップＳＴ１９で計算された補正量に基づいて、ソース信号の出力電圧を補正する。この補正は、ラインラッチ回路ＬＬＡＴに格納された赤色の画像データおよび青色の画像データを、第１補正データＣＯＲ１に基づいて、補正された赤色の画像データおよび補正された青色の画像データへ変更することによって行われる。
【０１０６】
（適用領域）
図１８は、実施態様に係る表示パネルの表示領域の複数の領域における実施態様、変形例１および変形例２の適用領域を説明する図である。まず、表示パネルＰＮＬの表示領域ＤＡを構成する複数の領域について説明する。
【０１０７】
図１８に示す様に、表示パネルＰＮＬの表示領域ＤＡは、複数の第１領域Ａ１と、第２領域Ａ２と、複数の第３領域Ｂ１と、第４領域Ｂ２と、を含む。複数の第１領域Ａ１と第２領域Ａ２とは、表示パネルＰＮＬの上端側ＰＮＬ＿Ｕに配置され、複数の第３領域Ｂ１と第４領域Ｂ２とは、表示パネルＰＮＬの下端側ＰＮＬ＿Ｄに配置される。下端側ＰＮＬ＿Ｄは、ＩＣチップ２の配置される領域側と定義することができる。
【０１０８】
第２領域Ａ２は、非表示領域ＮＤＡ２と非表示領域ＮＤＡ２の上側の領域とを含む。
【０１０９】
第４領域Ｂ２は、平面視において、第２領域Ａ２の下側に配置された領域である。第２領域Ａ２および第４領域Ｂ２には、非表示領域ＮＤＡ２を迂回する信号線が設けられている。
【０１１０】
複数の第１領域Ａ１は、平面視において、第２領域Ａ２を挟む様に、第２領域Ａ２の左側および右側に配置されている。複数の第１領域Ａ１および第２領域Ａ２には、非表示領域ＮＤＡ２を迂回する走査線が設けられている。
【０１１１】
複数の第３領域Ｂ１は、平面視において、第４領域Ｂ２を挟む様に、第４領域Ｂ２の左側および右側に配置されている。複数の第３領域Ｂ１および第４領域Ｂ２は、非表示領域ＮＤＡ２を迂回する走査線が設けられていない領域であり、複数の第３領域Ｂ１および第４領域Ｂ２に設けられる複数の走査線は、Ｘ方向に沿ってほぼ水平に配置される。
【０１１２】
複数の第１領域Ａ１および複数の第３領域Ｂ１は、非表示領域ＮＤＡ２を迂回する信号線が設けられていない領域であり、複数の第１領域Ａ１および複数の第３領域Ｂ１に設けられる複数の信号線は、Ｙ方向に沿ってほぼ垂直に配置される。
【０１１３】
（第１駆動方式の適用領域）
図９に示す実施態様（第１駆動方式）は、隣接する信号線との間のカップリング容量が大きい程、信号線の駆動電圧を小さくするものである。したがって、実施態様に係る補正対象エリアは、第２領域Ａ２、または、第２領域Ａ２および第４領域Ｂ２とすることができる。
【０１１４】
（第２駆動方式の適用領域）
図１２に示す変形例１（第２駆動方式）は、隣接する信号線との間のカップリング容量が大きい程、信号線の駆動波形の立ち上がり速度（スルーレイト）を小さくするものである。したがって、変形例１に係る補正対象エリアは、第２領域Ａ２、または、第２領域Ａ２および第４領域Ｂ２とすることができる。
【０１１５】
（第３駆動方式の適用領域）
図１５に示す変形例２（第３駆動方式）は、ソースアンプによる信号線の駆動時間を長くするものである。したがって、変形例２に係る補正対象エリアは、以下とすることができる。
【０１１６】
１）第１領域Ａ１および第２領域Ａ２
この場合、第１領域Ａ１および第２領域Ａ２には、延長された１水平期間１Ｈ’が適用され、第３領域Ｂ１および第４領域Ｂ２には、延長された１水平期間１Ｈ’より短い、１水平期間１Ｈ（＜１Ｈ’）が適用される。
【０１１７】
２）第２領域Ａ２
この場合、第２領域Ａ２には、延長された１水平期間１Ｈ’が適用される。第１領域Ａ１、第３領域Ｂ１および第４領域Ｂ２には、延長された１水平期間１Ｈ’より短い、１水平期間１Ｈ（１Ｈ＜１Ｈ’）が適用される。
【０１１８】
３）第２領域Ａ２および第４領域Ｂ２
この場合、第２領域Ａ２および第４領域Ｂ２には、延長された１水平期間１Ｈ’が適用される。第１領域Ａ１および第３領域Ｂ１には、延長された１水平期間１Ｈ’より短い、１水平期間１Ｈ（１Ｈ＜１Ｈ’）が適用される。
【０１１９】
４）第２領域Ａ２および第４領域Ｂ２
この場合、第２領域Ａ２には、延長された第１の１水平期間（１Ｈ’１）が適用される。第４領域Ｂ２には、延長された第１の１水平期間（１Ｈ’１）より短い、延長された第２の１水平期間（１Ｈ’２）（１Ｈ’２＜１Ｈ’１）が適用される。第１領域Ａ１および第３領域Ｂ１には、延長された第１の１水平期間（１Ｈ’１）および延長された第２の１水平期間（１Ｈ’２）より短い、１水平期間１Ｈ（＜１Ｈ’２＜１Ｈ’１）が適用される。
【０１２０】
本発明の実施の形態として上述した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【０１２１】
本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【０１２２】
また、本実施形態において述べた態様によりもたらされる他の作用効果について本明細書記載から明らかなもの、又は当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【０１２３】
上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【符号の説明】
【０１２４】
ＤＳＰ：表示装置
ＰＮＬ：表示パネル
ＳＵＢ１：第１基板
ＳＵＢ２：第２基板
ＤＡ：表示部（表示領域）
ＮＤＡ：非表示部（非表示領域）
ＮＤＡ２：非表示領域（穴部）
２：ＩＣチップ（制御部）
ＰＸ：画素（主画素）
Ｐｓ：副画素
Ｇ：走査線（ゲート線）
Ｒ１、Ｇ１、Ｂ１、Ｒ２、・・・、Ｂｎ：信号線（ソース線）
ＳＤ：ソース線駆動回路
Ｓ１、Ｓ２、・・・、Ｓｎ：ソース信号
ＡＭＰ：ソースアンプ（駆動回路）
ＳＥＬ：信号線選択回路
ＡＳＷＲ、ＡＳＷＧ、ＡＳＷＢ：選択信号
【図１】
2020154136.tif 000003
【図２】
2020154136.tif 000004
【図３】
2020154136.tif 000005
【図４】
2020154136.tif 000006
【図５】
2020154136.tif 000007
【図６】
2020154136.tif 000008
【図７】
2020154136.tif 000009
【図８】
2020154136.tif 000010
【図９】
2020154136.tif 000011
【図１０】
2020154136.tif 000012
【図１１】
2020154136.tif 000013
【図１２】
2020154136.tif 000014
【図１３】
2020154136.tif 000015
【図１４】
2020154136.tif 000016
【図１５】
2020154136.tif 000017
【図１６】
2020154136.tif 000018
【図１７】
2020154136.tif 000019
【図１８】
2020154136.tif 000020