(57)【要約】【課題】特性劣化が抑制された光機能素子が形成された光チップ、及びこれを集積することで、良好な歩留まりで製造可能な光集積回路並びに光モジュールを提供する。【解決手段】光チップ１００は、光導波路で構成される光機能素子４０が形成された光チップとして構成されている。そして、光チップは、平面視において、互いに平行な第１辺１０１及び第２辺１０２、並びに第１辺及び第２辺に直交する第３辺１０３及び第４辺１０４を有する矩形状である。第１辺及び第２辺の幅は、予め定められた固有の寸法で設計されている。第１辺側の第１端部、及び第２辺側の第２端部の一方又は双方には、１つ又は複数の入出力ポート５０が形成されている。入出力ポートは、第１辺又は第２辺の幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている。【選択図】図１
2020052269.tif 000002
【特許請求の範囲】
【請求項１】
光導波路で構成される光機能素子が形成された光チップであって、
当該光チップは、平面視において、互いに平行な第１辺及び第２辺、並びに該第１辺及び該第２辺に直交する第３辺及び第４辺を有する矩形状であり、
前記第１辺及び前記第２辺の幅は、予め定められた固有の寸法で設計されており、
前記第１辺側の第１端部、及び前記第２辺側の第２端部の一方又は双方には、１つ又は複数の入出力ポートが形成されており、
前記入出力ポートは、前記第１辺又は前記第２辺の幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている
ことを特徴とする光チップ。
【請求項２】
前記入出力ポートがスポットサイズ変換器である
ことを特徴とする請求項１に記載の光チップ。
【請求項３】
前記第１端部及び前記第２端部にそれぞれ設けられた調芯用入出力ポートと、
前記調芯用入出力ポート間を接続する調芯用光導波路コアと
をさらに備え、
前記芯用入出力ポートは、前記第１辺又は前記第２辺の幅に対して、予め定められた固有の位置に形成されている
ことを特徴とする請求項１又は２に記載の光チップ。
【請求項４】
前記第１端部に設けられた前記調芯用入出力ポート及び前記第２端部に設けられた前記調芯用入出力ポートの一方がグレーティングカプラである
ことを特徴とする請求項３に記載の光チップ。
【請求項５】
光導波路で構成される光機能素子が形成された光チップであって、
当該光チップは、平面視において、互いに平行な第１辺及び第２辺、並びに該第１辺及び該第２辺に直交する第３辺及び第４辺を有する矩形状であり、
前記第１辺及び前記第２辺の幅は、予め定められた固有の単位幅の整数倍の寸法で設計されており、
前記第１辺側の第１端部、及び前記第２辺側の第２端部の一方又は双方には、１つ又は複数の入出力ポートが形成されており、
前記入出力ポートは、前記第１辺又は前記第２辺の前記単位幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている
ことを特徴とする光チップ。
【請求項６】
前記入出力ポートがスポットサイズ変換器である
ことを特徴とする請求項５に記載の光チップ。
【請求項７】
光導波路で構成される光機能素子が形成された光チップであって、
当該光チップは、平面視において、互いに平行な第１辺及び第２辺、並びに該第１辺及び該第２辺に直交する第３辺及び第４辺を有する矩形状であり、
前記第１辺及び前記第２辺の幅は、予め定められた固有の単位幅の整数倍の寸法で設計されており、
前記第３辺及び前記第４辺の長さは、予め定められた固有の単位長さの整数倍の寸法で設計されており、
前記第１辺側の第１端部、前記第２辺側の第２端部、前記第３辺側の第３端部、及び前記第４辺側の第４端部の１つ又は複数の端部には、１つ又は複数の入出力ポートが形成されており、
前記入出力ポートは、前記第１辺若しくは前記第２辺の単位幅、又は前記第３辺若しくは前記第４辺の単位長さに対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている
ことを特徴とする光チップ。
【請求項８】
前記入出力ポートがスポットサイズ変換器である
ことを特徴とする請求項７に記載の光チップ。
【請求項９】
前記第１辺及び前記第２辺の幅と、前記第３辺及び前記第４辺の長さとが等しい寸法である
ことを特徴とする請求項７又は８に記載の光チップ。
【請求項１０】
複数の請求項１〜４のいずれか一項に記載の光チップが、隣り合う前記光チップの前記第３辺同士及び前記第４辺同士を位置合わせして、前記第３辺及び前記第４辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。
【請求項１１】
複数の請求項５又は６に記載の光チップが、隣り合う前記光チップを前記単位幅に応じて位置合わせして、前記第３辺及び前記第４辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。
【請求項１２】
複数の請求項７又は８に記載の光チップが、前記第３辺及び前記第４辺に沿った方向に隣り合う前記光チップを前記単位幅に応じて位置合わせして、かつ前記第１辺及び前記第２辺に沿った方向に隣り合う前記光チップを前記単位長さに応じて位置合わせして、前記第３辺及び前記第４辺に沿った方向並びに前記第１辺及び前記第２辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。
【請求項１３】
複数の請求項９に記載の光チップが、前記第１辺及び前記第２辺に沿った方向又は前記第３辺及び前記第４辺に沿った方向に隣り合う一方の前記光チップの前記第１辺、前記第２辺、前記第３辺及び前記第４辺のいずれかの辺と、他方の前記光チップの前記第１辺、前記第２辺、前記第３辺及び前記第４辺のいずれかの辺とを対向させ、該対向する辺に直交する辺同士を位置合わせして、前記第３辺及び前記第４辺に沿った方向並びに前記第１辺及び前記第２辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。
【請求項１４】
対向する一対の凸部、及び各前記凸部に挟まれた、前記凸部よりも厚さが小さい凹部を含む台座と、
前記第３辺及び前記第４辺が前記凸部と対向するように、前記台座の前記凹部に載置されることによって、前記台座に設置された請求項１に記載の光チップと、
前記光チップが設置された前記台座を内部に収容するパッケージと
を備え、
前記光チップの前記第３辺及び前記第４辺に沿った方向は、前記パッケージの延在方向と一致しており、
前記パッケージの、延在方向における両端には、連結機構が形成されている
ことを特徴とする光モジュール。
【請求項１５】
各前記凸部に電極パッドが形成されている
ことを特徴とする請求項１４に記載の光モジュール。
【請求項１６】
複数の請求項１４又は１５に記載の光モジュールが、前記第３辺及び前記第４辺に沿った方向に沿って接続されて構成される
ことを特徴とする光集積回路。
【請求項１７】
隣り合う前記光チップの入出力ポート間が、コリメート用レンズを介して接続される
ことを特徴とする請求項１０〜１３及び１６のいずれか一項に記載の光集積回路
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光機能素子が形成された光チップ、これを集積した光集積回路、及び光モジュールに関する。
【背景技術】
【０００２】
近年、小型化や量産性に有利な光デバイスの開発に当たり、Ｓｉ（シリコン）を導波路の材料として用いるＳｉ導波路が注目を集めている。
【０００３】
Ｓｉ導波路では、実質的に光の伝送路となる光導波路コアを、Ｓｉを材料として形成する。そして、Ｓｉよりも屈折率の低い例えばシリカ等を材料としたクラッドで、光導波路コアの周囲を覆う。このような構成により、光導波路コアとクラッドとの屈折率差が極めて大きくなるため、光導波路コア内に光を強く閉じ込めることができる。この結果、曲げ半径を例えば５μｍ程度まで小さくした、小型の曲線導波路を実現することができる。そのため、電子回路と同程度の大きさの光回路を作成することが可能であり、光デバイス全体の小型化に有利である。
【０００４】
また、Ｓｉ導波路では、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）等の半導体装置の製造過程を流用することが可能である。そのため、基板上に電子回路と光回路とを一括形成する光電融合（シリコンフォトニクス）の実現が期待されている。
【０００５】
シリコンフォトニクスでは、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板のＳＯＩ層を利用することにより、Ｓｉ導波路を光の伝送路とした様々な光機能素子が構成される。このようなシリコンフォトニクスにおいて、光合分波素子等のパッシブ型の光機能素子（パッシブ素子）と、光変調器や受光器等のアクティブ型の光機能素子（アクティブ素子）とを集積した、光集積回路を製造する試みが行われている（例えば非特許文献１及び２参照）。
【先行技術文献】
【非特許文献】
【０００６】
【非特許文献１】ＮＴＴ技術ジャーナル 2009.12 “シリコンフォトニクスの研究開発動向”
【非特許文献２】C.R.Doerr, Frontiers in Physics, vol.3 August(2015) “Silicon photonic integration in telecommunications”
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述した各光機能素子は、それぞれ固有の断面構造（寸法や形状等）を持つ。このためＳＯＩ層のパターニングやクラッド形成等の共通するプロセス以外は、それぞれ固有のプロセスにより形成する必要がある。従って、集積する光機能素子の種類が増えると、光集積回路全体としての製造プロセスが長大になる。また、例えば積層や熱処理等の、ある種類の光機能素子に対しては必要であっても、他の光機能素子によっては不要なプロセスを行う必要が生じる。この結果、各光機能素子を個別に製造する場合と比べて、それぞれの特性が劣化する。
【０００８】
また、光集積回路の歩留まりは、集積する各光機能素子の歩留まりの乗算で決まる。そして、Ｓｉ導波路を利用する光機能素子では、原理的にわずかな加工誤差や屈折率変化が光学特性に大きな影響を与える。このため、多種の光機能素子を集積する場合、各光機能素子の特性劣化が、光集積回路の歩留まりを大きく悪化させる。
【０００９】
そこで、この発明の目的は、特性劣化が抑制された光機能素子が形成された光チップ、これを集積することで、良好な歩留まりで製造可能な光集積回路、及び上述の光チップを用いた光モジュールを提供することにある。
【課題を解決するための手段】
【００１０】
上述した課題を解決するために、この発明による光チップは、光導波路で構成される光機能素子が形成された光チップとして構成されている。そして、光チップは、平面視において、互いに平行な第１辺及び第２辺、並びに第１辺及び第２辺に直交する第３辺及び第４辺を有する矩形状である。第１辺及び第２辺の幅は、予め定められた固有の寸法で設計されている。第１辺側の第１端部、及び第２辺側の第２端部の一方又は双方には、１つ又は複数の入出力ポートが形成されている。入出力ポートは、第１辺又は第２辺の幅に対して、当該入出力ポートの個数に応じて予め定められた固有の位置に形成されている。
【００１１】
また、この発明の光集積回路は、複数の上述した光チップが、隣り合う光チップの第３辺同士及び第４辺同士を位置合わせして、第３辺及び第４辺に沿った方向に沿って接続されて構成される。
【００１２】
また、この発明の光モジュールは、対向する一対の凸部、及び各凸部に挟まれた凸部よりも厚さが小さい凹部を含む台座と、第３辺及び第４辺が凸部と対向するように、台座の凹部に載置されることによって、台座に設置された上述の光チップと、光チップが設置された台座を内部に収容するパッケージとを備えて構成される。この発明の光モジュールでは、光チップの第３辺及び第４辺に沿った方向は、パッケージの延在方向と一致しており、パッケージの、延在方向における両端には、連結機構が形成されている。
【発明の効果】
【００１３】
この発明の光チップでは、各種の光機能素子を、それぞれ個別のプロセスで製造することができる。従って、各種の光機能素子を共通の製造プロセスにおいて一括形成する場合と比べて、光機能素子の特性劣化を抑制することができる。また、光集積回路の製造に用いる前に、光チップの光機能素子の特性を評価することができる。
【００１４】
また、この発明の光チップでは、光機能素子の特性劣化が抑制されるため、この発明の光チップが複数接続されて構成された、この発明の光集積回路は、歩留まりが向上する。
【００１５】
また、この発明の光モジュールは、パッケージの両端の連結機構を用いることによって、複数連結することができる。そして、複数の光モジュールを連結することによって、パッケージに収容された光チップが長さ方向に沿って接続された光集積回路を得ることができる。このため、この発明の光モジュールを用いることによって、容易に光集積回路を製造することができる。
【図面の簡単な説明】
【００１６】
【図１】（Ａ）は、この発明の光チップを示す概略平面図であり、（Ｂ）は、この発明の光チップを示す概略端面図である。
【図２】（Ａ）は、スポットサイズ変換器を示す概略平面図であり、（Ｂ）は、スポットサイズ変換器を示す概略端面図である。
【図３】（Ａ）〜（Ｃ）は、スポットサイズ変換器の設計に関するシミュレーションの結果を示す図である。
【図４】第１の変形例に係る光チップを示す概略平面図である。
【図５】この発明の光集積回路を示す概略平面図である。
【図６】（Ａ）及び（Ｂ）は、他の構成例による光集積回路を示す概略平面図である。
【図７】（Ａ）は、この発明の光モジュールを示す概略側面図であり、（Ｂ）は、この発明の光モジュールを示す概略断面図である。
【図８】この発明の光モジュールによって構成された光集積回路を示す概略断面図である。
【図９】第２の変形例に係る光チップを示す概略平面図である。
【発明を実施するための形態】
【００１７】
以下、図を参照して、この発明の実施の形態について説明するが、各構成要素の形状、大きさ及び配置関係については、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、各構成要素の材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
【００１８】
（光チップ）
図１を参照して、この発明の光チップについて説明する。図１（Ａ）は、光チップを示す概略平面図である。なお、図１（Ａ）では、後述するクラッドを省略して示してある。図１（Ｂ）は、図１（Ａ）に示す構造体をＩ−Ｉ線で切り取った概略端面図である。なお、図１（Ｂ）では、ハッチングを省略してある。
【００１９】
光チップ１００は、平面視において、互いに平行な第１辺１０１及び第２辺１０２、並びにこれら第１辺１０１及び第２辺１０２に直交する第３辺１０３及び第４辺１０４を有する矩形状である。
【００２０】
なお、以下の説明では、第１辺１０１及び第２辺１０２に沿った方向を幅方向とする。また、第３辺１０３及び第４辺１０４に沿った方向（すなわち幅方向に直交する方向）を長さ方向とする。さらに、後述する支持基板１０の厚さに沿った方向を厚さ方向とする。また、長さ方向及び厚さ方向に直交する方向を幅方向とする。
【００２１】
光チップ１００は、光集積回路を製造する際に、光機能素子が作り込まれた部品として、複数組み合わせて使用される。この場合には、長さ方向に沿って、複数の光チップ１００が接続される。
【００２２】
光チップ１００は、支持基板１０とクラッド２０と光導波路コア３０とを備えて構成されている。
【００２３】
支持基板１０は、例えば単結晶Ｓｉを材料とした平板状体で構成されている。
【００２４】
クラッド２０は、支持基板１０上に設けられている。クラッド２０は、支持基板１０の上面を被覆し、かつ、光導波路コア３０を包含して形成されている。クラッド２０は、例えば酸化シリコン（ＳｉＯ２）を材料として形成されている。
【００２５】
光導波路コア３０は、クラッド２０よりも高い屈折率を有する例えばＳｉを材料として形成されている。この結果、光導波路コア３０は、光の伝送路として機能し、光導波路コア３０に入力された光が光導波路コア３０の平面形状に応じた伝播方向に伝播する。
【００２６】
光チップ１００では、光導波路コア３０を伝送路として利用することによって、光導波路で構成される光機能素子４０が形成されている。
【００２７】
光機能素子４０は、光合分波素子等のパッシブ素子や光変調器等のアクティブ素子のいずれかである。なお、ここでは、パッシブ素子は、光機能素子４０の動作において、電極を介した電圧の印加が不要な素子を意味する。一方、アクティブ素子は、光機能素子４０の動作において、電極を介した電圧の印加が必要な素子を意味する。なお、以下の説明において、後述する入出力ポート５０として用いられる素子（例えばスポットサイズ変換器等）は、光機能素子４０に含まないものとする。図１では、光機能素子４０として、パッシブ素子である１×２型の光合分波素子が形成された構成例を示している。
【００２８】
第１辺１０１側の端部（第１端部）及び第２辺１０２側の端部（第２端部）の一方又は双方には、１つ又は複数の入出力ポート５０が形成されている。第１端部及び第２端部の一方に入出力ポート５０を形成するか、又は双方に形成するかは、光機能素子４０の種類に応じて設定される。また、入出力ポート５０の個数も、光機能素子４０の種類に応じて設定される。図１に示す構成例では、光機能素子４０が１×２型の光合分波素子であるため、第１辺１０１側の第１端部に１つの入出力ポート５０（５０−１）が、及び第２辺１０２側の第２端部に２つの入出力ポート５０（５０−２及び５０−３）が、それぞれ形成されている。各入出力ポート５０は、上述した光導波路コア３０によって構成されており、同じく光導波路コア３０によって構成される光機能素子４０と接続されている。
【００２９】
入出力ポート５０は、光導波路コア３０の一部として形成することができる。そして、入出力ポート５０は、光チップ１００が集積される際に、隣り合う光チップ１００間で光を入出力するためのポートとして、又は例えば光ファイバ等の外部光学素子との間で光を入出力するためのポートとして機能する。
【００３０】
光チップ１００では、第１辺１０１及び第２辺１０２の幅が、予め定められた固有の寸法で設計されている。そして、入出力ポート５０は、第１辺１０１及び第２辺１０２に対し、入出力ポート５０の個数に応じて予め定められた固有の位置に形成される。
【００３１】
一例として、図１に示す入出力ポート５０−１のように、１つの端部に１つの入出力ポート５０を形成する場合には、例えば幅を２等分する中心位置に入出力ポート５０を形成する。また、図１に示す入出力ポート５０−２及び５０−３のように、１つの端部に２つの入出力ポート５０を形成する場合には、例えば第３辺１０３から幅方向に幅の１／４の距離の位置、及び第４辺１０４から幅方向に幅の１／４の距離の位置に、それぞれ入出力ポート５０を形成する。
【００３２】
ここで、隣り合う光チップ１００の入出力ポート５０間において光を効率的に結合する構成として、入出力ポート５０をスポットサイズ変換器で構成するのが好適である。そこで、この実施の形態では、入出力ポート５０としてスポットサイズ変換器を用いる構成例について説明する。
【００３３】
入出力ポート５０としてのスポットサイズ変換器の一例について、図２を参照して説明する。図２（Ａ）は、入出力ポート５０としてのスポットサイズ変換器を示す概略平面図である。なお、ここでは、第２辺１０２側の第２端部に形成された入出力ポート５０−２を拡大して示してある。また、図２（Ａ）では、クラッドを省略して示してある。図２（Ｂ）は、図２（Ａ）に示す構造体をＩＩ−ＩＩ線で切り取った概略端面図である。なお、図２（Ｂ）では、ハッチングを省略してある。
【００３４】
スポットサイズ変換器は、第１光導波路コア３１及び第２光導波路コア３２を含んで構成される。
【００３５】
第１光導波路コア３１は、光機能素子４０を構成する光導波路コア３０の第２辺１０２側の終端部として、光導波路コア３０と共通の材料で一体的に形成されている。第１光導波路コア３１は、長さ方向に延在して形成されている。また、第１光導波路コア３１は、第２辺１０２に向かうにつれて、連続的に幅が縮小するテーパ形状で形成されている。第１光導波路コア３１の第２辺１０２側の端は、第２辺１０２から離間して配置される。
【００３６】
第２光導波路コア３２は、第１光導波路コア３１（すなわち光導波路コア３０）よりも低い屈折率で、かつクラッド２０よりも高い屈折率を有する例えばＳｉＯｘ（ｘは０＜ｘ＜２を満たす実数）を材料として形成されている。
【００３７】
第２光導波路コア３２は、長さ方向に沿って、かつ第２辺１０２に向かってこの順に接続された被覆部１３１、テーパ部１３２及び入出力部１３３を含んでいる。
【００３８】
被覆部１３１は、一定幅の直線導波路として形成されており、第１光導波路コア３１を被覆している。テーパ部１３２は、第２辺１０２に向かうにつれて、被覆部１３１の幅から入出力部１３３の幅まで、連続的に幅が拡大するテーパ形状で形成されている。入出力部１３３は、一定幅の直線導波路として形成されている。入出力部１３３の第２辺１０２側の端（入出力端）１３３ａは、第２辺１０２と同一の面位置となっている。
【００３９】
スポットサイズ変換器では、第１光導波路コア３１は、第２辺１０２に向かうにつれて幅が小さくなるため、光の閉じ込め効果が小さくなる。このため、第１光導波路コア３１を、第２辺１０２へ向かう方向へ伝播する光は、徐々に第２光導波路コア３２に移行する。第２光導波路コア３２は、第１光導波路コア３１よりも屈折率が低いため、第１光導波路コア３１から第２光導波路コア３２へ移行する光のモードフィールド径（ＭＦＤ：Ｍｏｄｅ  Ｆｉｅｌｄ  Ｄｉａｍｅｔｅｒ）が拡大され、入出力端１３３ａから出力される。
【００４０】
発明者は、３次元ＦＤＴＤ（Ｆｉｎｉｔｅ  Ｄｉｆｆｅｒｅｎｔｉａｌ  Ｔｉｍｅ  Ｄｏｍａｉｎ）を用いて、上述したスポットサイズ変換器の設計に関するシミュレーションを行った。
【００４１】
このシミュレーションでは、隣り合う光チップ１００間で光の結合を行う場合を想定し、図２に示すスポットサイズ変換器の入出力端１３３ａ同士を対向させて、これらスポットサイズ変換器間における光の結合損失を確認した。ここでは、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の結合損失をシミュレーションによって求めた。
【００４２】
また、このシミュレーションでは、第１光導波路コア３１の材料をＳｉとした。また、第２光導波路コア３２の材料を、屈折率が１．５２のＳｉＯｘとした。また、クラッド２０の材料をＳｉＯ２とした。さらに、第１光導波路コア３１の厚さを０．２μｍ、第２光導波路コア３２の厚さを１μｍとした。そして、第２光導波路コア３２の入出力端１３３ａの幅が３μｍ、５μｍ又は１０μｍである場合について、それぞれシミュレーションを行った。また、スポットサイズ変換器において結合する光として、波長１．５５μｍの光を想定した。
【００４３】
また、このシミュレーションでは、長さ方向のオフセット量及び幅方向のオフセット量をパラメータとした。長さ方向のオフセット量とは、対向する２つのスポットサイズ変換器の入出力端１３３ａ間の離間距離である。また、幅方向のオフセット量とは、幅方向に沿った、それぞれの第２光導波路コア３２の入出力端１３３ａの中心同士のずれ量である。
【００４４】
シミュレーションの結果を図３に示す。図３（Ａ）は、第２光導波路コア３２の入出力端１３３ａの幅を３μｍとした場合において、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の強度を示す図である。図３（Ａ）では、縦軸に結合損失をｄＢ目盛で、また、横軸に幅方向のオフセット量をμｍ単位で、それぞれとって示している。図３（Ａ）において、線分３０１は長さ方向のオフセット量を０μｍとした場合の強度を、線分３０２は長さ方向のオフセット量を１μｍとした場合の強度を、線分３０３は長さ方向のオフセット量を２μｍとした場合の強度を、線分３０４は長さ方向のオフセット量を５μｍとした場合の強度を、それぞれ示している。
【００４５】
図３（Ｂ）は、第２光導波路コア３２の入出力端１３３ａの幅を５μｍとした場合において、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の強度を示す図である。図３（Ｂ）では、縦軸に結合損失をｄＢ目盛で、また、横軸に幅方向のオフセット量をμｍ単位で、それぞれとって示している。図３（Ｂ）において、線分３１１は長さ方向のオフセット量を０μｍとした場合の強度を、線分３１２は長さ方向のオフセット量を１μｍとした場合の強度を、線分３１３は長さ方向のオフセット量を２μｍとした場合の強度を、線分３１４は長さ方向のオフセット量を５μｍとした場合の強度を、それぞれ示している。
【００４６】
図３（Ｃ）は、第２光導波路コア３２の入出力端１３３ａの幅を１０μｍとした場合において、一方のスポットサイズ変換器から他方のスポットサイズ変換器へ移行した光の強度を示す図である。図３（Ｃ）では、縦軸に結合損失をｄＢ目盛で、また、横軸に幅方向のオフセット量をμｍ単位で、それぞれとって示している。図３（Ｃ）において、線分３２１は長さ方向のオフセット量を０μｍとした場合の強度を、線分３２２は長さ方向のオフセット量を１μｍとした場合の強度を、線分３２３は長さ方向のオフセット量を２μｍとした場合の強度を、線分３２４は長さ方向のオフセット量を５μｍとした場合の強度を、それぞれ示している。
【００４７】
第２光導波路コア３２の入出力端１３３ａの幅を３μｍと小さく設定した場合には、一方のスポットサイズ変換器から出力された光が空気中で急速に広がる。このため、図３（Ａ）に示すように、幅方向のオフセットの影響を受けやすく、トレランスが小さくなる。第２光導波路コア３２の入出力端１３３ａの幅を５μｍ及び１０μｍと大きく設定すると、図３（Ｂ）及び（Ｃ）に示すように、幅方向のオフセットの影響を受けにくく、トレランスが改善される。
【００４８】
なお、このシミュレーションでは、第１光導波路コア３１及び第２光導波路コア３２間におけるＭＦＤの変換損失を考慮していない。実際には、ＭＦＤの変換損失として、各スポットサイズ変換器で０．１〜１ｄＢ程度の変換損失が生じると考えられる。
【００４９】
ここで、例えば半導体レーザチップをシリコンフォトニクスチップにフリップチップ実装する場合の精度は、±０．５μｍ程度である。これと同等の精度で、光チップ１００の集積を実現できるとすると、上述したＭＤＦの変換損失を考慮しても、第２光導波路コア３２の入出力端１３３ａの幅を例えば１０μｍ程度に設定することにより、図３（Ｃ）に示すように、結合損失を十分に抑えることができる。
【００５０】
なお、光チップ１００の上面と交わる方向に光を入出力する外部光学素子と、入出力ポート５０との間で光を入出力する場合には、入出力ポート５０として例えばグレーティングカプラを用いることができる。一方、光チップ１００の上面に沿った方向に光を入出力する外部光学素子と、入出力ポート５０との間で光を入出力する場合には、入出力ポート５０として例えば上述したスポットサイズ変換器を用いることができる。
【００５１】
以上に説明したように、光チップ１００では、光機能素子４０として、各種の光機能素子のいずれかが形成されている。従って、異なる種類の光機能素子４０が形成された光チップ１００を、それぞれ個別のプロセスで製造することができる。従って、各種の光機能素子４０を共通の製造プロセスにおいて一括形成する場合と比べて、光機能素子４０の特性劣化を抑制することができる。また、光集積回路の製造に用いる前に、光チップ１００の光機能素子４０の特性を評価することができる。
【００５２】
このように、光機能素子４０の特性劣化が抑制されるため、光チップ１００を複数組み合わせることで、良好な歩留まりで光集積回路を製造することができる。
【００５３】
なお、共通の製造プロセスにおいて形成しても、それぞれ特性劣化が起こらない光機能素子であれば、光チップ１００に複数種類の光機能素子４０を形成することもできる。
【００５４】
また、上述したように、光集積回路を製造する際には、長さ方向に沿って複数の光チップ１００が接続される。そして、各光チップ１００では、予め定められた共通の幅で設計されており、かつこの共通の幅に対して、予め定められた固有の位置に入出力ポート５０が形成される。このため、光集積回路の製造に際して、同数の入出力ポート５０が形成された第１辺１０１又は第２辺１０２を対向させ、隣り合う光チップ１００の第３辺１０３同士及び第４辺１０４同士を位置合わせすることで、入出力ポート５０によって、容易に複数の光チップ１００間を光学的に接続することができる。
【００５５】
なお、ここでは、第１辺１０１側の第１端部及び第２辺１０２側の第２端部の双方に入出力ポート５０が形成される構成例について説明した。しかし、光機能素子４０が例えば発光素子等の光の出力に特化した光機能素子である場合や、光機能素子４０が例えば受光素子等の光の入力に特化した光機能素子である場合等には、第１端部及び第２端部の一方のみに入出力ポート５０を形成することもできる。
【００５６】
また、ここでは、第１辺１０１及び第２辺１０２の幅が、予め定められた固有の寸法で設計される構成例について説明した。しかし、光チップ１００では、第１辺１０１及び第２辺１０２の幅を、予め定められた固有の単位幅の整数倍の寸法で設計することもできる。この場合には、入出力ポート５０は、第１辺１０１及び第２辺１０２に設定された単位幅に対し、入出力ポート５０の個数に応じて予め定められた位置に形成される。
【００５７】
このように、光チップ１００の幅を予め定められた単位幅の整数倍の寸法とすることによって、光集積回路の製造に際し、１つの光チップ１００に対して、複数の光チップ１００を接続することができる。例えば、第１辺１０１及び第２辺１０２を単位幅の２倍の寸法とした光チップ１００に対して、第１辺１０１及び第２辺１０２を単位幅の１倍の寸法とした２つの光チップ１００をそれぞれ接続することができる。
【００５８】
また、この場合には、隣り合う光チップ１００を、単位幅に対して同数の入出力ポート５０が形成された第１辺１０１又は第２辺１０２を対向させ、単位幅に応じて位置合わせすることで、入出力ポート５０によって、容易に複数の光チップ１００間を光学的に接続することができる。
【００５９】
（光チップの第１の変形例）
図４を参照して、第１の変形例に係る光チップについて説明する。図４は、第１の変形例に係る光チップを示す概略平面図である。なお、図４では、クラッドを省略して示してある。また、上述した図１に示す構成例の光チップ１００と共通する構成要素には、同一の符号を付し、その説明を省略する。
【００６０】
第１の変形例に係る光チップ２００では、上述した図１に示す構成例の光チップ１００に追加して、調芯用入出力ポート２５０及び調芯用光導波路コア２３０を形成する。図４では、図１に示す構成例の光チップ１００に、調芯用入出力ポート２５０及び調芯用光導波路コア２３０を追加して形成した構成例を示している。ここでは、光チップ２００の第１辺及１０１及び第２辺１０２の幅は、予め定められた固有の寸法で設計される。
【００６１】
調芯用入出力ポート２５０は、第１辺１０１側の第１端部及び第２辺１０２側の第２端にそれぞれ形成される。第１辺１０１側の第１端部に形成された調芯用入出力ポート２５０−１と、第２辺１０２側の第２端に形成された調芯用入出力ポート２５０−２とは、互いに対向する位置に形成される。調芯用入出力ポート２５０−１及び２５０−２は、例えば入出力ポート５０と共通の材料及び設計で形成される。
【００６２】
調芯用入出力ポート２５０−１及び２５０−２は、第１辺１０１及び第２辺１０２に設定された幅に対し、予め定められた固有の位置に形成される。
【００６３】
調芯用入出力ポート２５０としては、入出力ポート５０と同様に、例えばスポットサイズ変換器を用いることができる。また、調芯用入出力ポート２５０−１及び２５０−２の一方をグレーティングカプラとし、かつ他方をスポットサイズ変換器とすることもできる。
【００６４】
調芯用光導波路コア２３０は、上述した光導波路コア３０（図１参照）と共通の例えばＳｉを材料として形成される。また、調芯用光導波路コア２３０は、光導波路コア３０と同様に、クラッド２０に包含されている。この結果、調芯用光導波路コア２３０は、調芯用入出力ポート２５０−１及び２０５−２間を接続する光の伝送路として機能する。そして、調芯用光導波路コア２３０に入力された光が調芯用光導波路コア２３０の平面形状に応じた伝播方向に伝播する。
【００６５】
第１の変形例に係る光チップ２００では、光集積回路を製造する際に、隣り合う光チップ２００において、入出力ポート５０間のみならず、調芯用入出力ポート２５０間も光学的に接続することができる。従って、接続した複数の光チップ２００では、これらの調芯用入出力ポート２５０及び調芯用光導波路コア２３０が順次に接続される。そして、検査用の光を、これら調芯用入出力ポート２５０及び調芯用光導波路コア２３０を伝播させ、その出力光を検出することで、光チップ２００を位置合わせすることができる。
【００６６】
（光集積回路）
図５を参照して、この発明の光集積回路について説明する。図５は、光集積回路を示す概略平面図である。なお、図５では、クラッドを省略して示してある。また、光集積回路は、上述した光チップ１００又は光チップ２００を組み合わせて構成される。ここでは、一例として、光チップ２００を組み合わせて光集積回路を構成する場合について説明する。そこで、上述した光チップ２００と共通する構成要素には、図４と同一の符号を付し、その説明を省略する。
【００６７】
光集積回路３００は、長さ方向に沿って複数の光チップ２００が接続されて構成される。隣り合う光チップ２００は、一方の第２辺１０２と他方の第１辺１０１とを対向させて、それぞれ接続される。
【００６８】
光集積回路３００では、同数の入出力ポート５０が形成された端部同士が隣り合うように、各光チップ２００が配置される。
【００６９】
各光チップ２００は、共通の台座（図示せず）上に載置されている。これら各光チップ２００は、調芯用入出力ポート２５０及び調芯用光導波路コア２３０を用いて位置合わせされた上で、例えば光硬化樹脂によって台座に固定される。
【００７０】
また、両端に配置された光チップ２００は、それぞれ光ファイバ等の外部光学素子３５０と接続される。
【００７１】
光集積回路３００では、図５に示すように、光チップ２００のうちの１つ又は複数として、例えばＩｎＰ（インジウムリン）系光アンプ等の光増幅器６０が形成された光チップ２００を組み込むこともできる。光増幅器６０によって、入力された光を増幅することによって、各光チップ２００間の結合損失を補償することができる。
【００７２】
この実施の形態では、予め定められた共通の幅で設計され、かつ予め定められた位置に入出力ポート５０が形成された光チップ２００を用いることにより、隣り合う光チップ２００の第３辺１０３及び第４辺１０４を位置合わせすることで、容易に光集積回路３００を製造することができる。
【００７３】
また、上述したように、各光チップ２００における光機能素子４０の特性劣化が抑制されるため、これら光チップ２００を複数組み合わせて構成された光集積回路３００では、歩留まりが向上する。
【００７４】
さらに、光集積回路３００を、調芯用入出力ポート２５０及び調芯用光導波路コア２３０を備える光チップ２００で構成することにより、調芯用入出力ポート２５０及び調芯用光導波路コア２３０を用いて、各光チップ２００の位置合わせを行うことができる。
【００７５】
図５では、調芯用入出力ポート２５０として例えばスポットサイズ変換器を用いることにより、光集積回路３００を構成する全ての光チップ２００の調芯用入出力ポート２５０及び調芯用光導波路コア２３０が、長さ方向に連続的に接続される。この場合には、まず、最も端の光チップ２００を台座に載置し、隣り合う光チップ２００を順次に並べていく。そして、光チップ２００を載置する毎に、最も端の光チップ２００の調芯用入出力ポート２５０に、光ファイバ等の外部光学素子３５５から検査用の光を入力し、隣り合う光チップ２００の調芯用入出力ポート２５０からの出力を検出する。これによって、光チップ２００を順次に位置合わせを行うことができる。
【００７６】
ここで、図６（Ａ）及び（Ｂ）を参照して、光集積回路の他の構成例に付いて説明する。図６（Ａ）及び（Ｂ）は、光集積回路を示す概略平面図である。これら図６（Ａ）及び（Ｂ）では、クラッドを省略して示してある。
【００７７】
図６（Ａ）に示す構成例の光集積回路４００では、調芯用入出力ポート２５０及び調芯用光導波路コア２３０の接続関係が、図５に示す構成例と異なっている。
【００７８】
光集積回路４００では、任意の光チップ２００（ここでは光チップ２００−１）の第１辺１０１側の調芯用入出力ポート２５０−１を、グレーティングカプラを用いて構成する。また、光チップ２００−１の、第２辺１０２側の調芯用入出力ポート２５０−２を、スポットサイズ変換器を用いて構成する。
【００７９】
さらに、光チップ２００−１の第２辺１０２側で、光チップ２００−１と、直接又はいくつかの光チップ２００を挟んで隣り合う光チップ２００（ここでは光チップ２００−１と直接隣り合う光チップ２００−２）の第２辺１０２側の調芯用入出力ポート２５０−２を、グレーティングカプラを用いて構成する。光チップ２００−２の、第１辺１０１側の調芯用入出力ポート２５０−１を、スポットサイズ変換器を用いて構成する。
【００８０】
グレーティングカプラは、光チップ２００の上面と交わる方向に光を入出力する外部光学素子との間で、検査用の光を入出力することができる。従って、グレーティングカプラを用いることで、光集積回路４００において、光チップ２００−１及び光チップ２００−２を最も端に配置しなくても、光チップ２００−１の調芯用入出力ポート２５０−１又は光チップ２００−２の調芯用入出力ポート２５０−２を用いて、検査用の光の入出力を行うことができる。このため、複数の光チップ２００の中途に光チップ２００−１及び光チップ２００−２を配置しても、光チップ２００−１及び光チップ２００−２間のみの関係において、位置合わせを行うことができる。
【００８１】
図６（Ｂ）に示す構成例の光集積回路５００では、隣り合う光チップ２００間にコリメート用レンズ８０を備えるチップ２１０が配置されている。
【００８２】
チップ２１０は、光チップ２００と共通の幅で設計されている。また、図６（Ｂ）に示す構成例では、チップ２１０に、１対のコリメート用レンズ８０−１及び８０−２が形成されている。
【００８３】
コリメート用レンズ８０は、隣り合う各光チップ２００の入出力ポート５０と光軸合わせされている。そして、これら隣り合う光チップ２００の入出力ポート５０間では、コリメート用レンズ８０を経て、光が入出力される。このように、隣り合う光チップ２００の入出力ポート５０間を、コリメート用レンズを介して接続することによって、光チップ２００の位置合わせにおいて、幅方向のトレランスを向上させることができる。
【００８４】
（光モジュール）
図７を参照して、この発明の光モジュールについて説明する。図７（Ａ）は、光モジュールを、光チップの長さ方向に直交する面から見た概略側面図である。図７（Ｂ）は、図７（Ａ）に示す構造体をＩＩＩ−ＩＩＩ線で切り取った概略断面図である。なお、図７（Ｂ）では、クラッドを省略して示してある。また、図７（Ｂ）では、ハッチングを省略してある。さらに、光モジュールは、上述した光チップ１００又は光チップ２００を用いて構成される。ここでは、一例として、光チップ１００を用いて光モジュールを構成する場合について説明する。そこで、上述した光チップ１００と共通する構成要素には、図１と同一の符号を付し、その説明を省略する。
【００８５】
光モジュール６００は、光チップ１００が台座７０に設置され、さらに、パッケージ９０に収容されて構成されている。
【００８６】
台座７０は、断面が凹型であり、対向する一対の凸部７１及び７２と、凸部７１及び７２に挟まれた、凸部７１及び７２よりも厚さが小さい凹部７３を含んでいる。
【００８７】
光チップ１００に形成された光機能素子４０がアクティブ素子である場合には、図７に示すように、光機能素子４０に電圧を印加するための電極パッド７５を、凸部７１及び７２にそれぞれ形成することができる。
【００８８】
光チップ１００は、台座７０の凹部７３に載置され、例えば光硬化樹脂によって固定され、台座７０に設置されている。第３辺１０３が凸部７１と対向し、かつ第４辺１０４が凸部７２と対向するように、光チップ１００は凹部７３に載置される。ここでは、光チップ１００の第１辺及１０１及び第２辺１０２の幅は、予め定められた寸法で設計されている。
【００８９】
パッケージ９０は例えば空洞の円筒状体で構成されている。そして、パッケージ９０の内部には、光チップ１００が設置された台座７０が収容される。台座７０がパッケージ９０に収容された状態において、光チップ１００の長さ方向は、パッケージ９０の延在方向（円筒状体の高さ方向）と一致している。
【００９０】
また、パッケージ９０の、延在方向における両端９０ａ及び９０ｂには、例えばネジ式等の連結機構が形成されており（図示せず）、他のパッケージ９０との間で容易に連結可能となっている。
【００９１】
光モジュール６００は、パッケージ９０の両端９０ａ及び９０ｂにおいて、複数連結することができる。複数の光モジュール６００を連結することによって、パッケージ９０に収容された光チップ１００が長さ方向に沿って接続された光集積回路を得ることができる。
【００９２】
図８に、複数の光モジュール６００を連結して構成された光集積回路を示す。図８は、光モジュール６００によって構成された光集積回路を示す概略断面図である。なお、図８に示す断面は、図７（Ｂ）に示す断面と対応する。また、図８では、クラッドを省略して示してある。さらに、図８では、ハッチングを省略してある。
【００９３】
図８に示すように、光集積回路７００は、複数の光モジュール６００が接続されて構成されている。各光モジュール６００は、光チップ１００の幅方向及び厚さ方向に沿った寸法が共通に設計された台座７０及びパッケージ９０を用いて構成されている。従って、各パッケージ９０を連結することによって、各光チップ１００を位置合わせした状態で長さ方向に沿って接続することができる。従って、容易に光集積回路７００を製造することができる。
【００９４】
なお、光モジュール６００を用いて光集積回路７００を製造する場合にも、隣り合う光モジュール６００の光チップ１００の入出力ポート５０間を、上述したコリメート用レンズ８０（図６（Ｂ）参照）を介して接続することもできる。この場合には、図６（Ｂ）の構成例に示すように、コリメート用レンズ８０を備えるチップ２１０を、台座７０に設置し、パッケージ９０に収容することで、光モジュール６００の光チップ１００とコリメート用レンズ８０を備えるチップ２１０とを接続することができる。また、別の構成として、パッケージ９０と連結可能な、アダプタにコリメート用レンズ８０を形成することによって、光モジュール６００間にコリメート用レンズ８０を設けることもできる。
【００９５】
（光チップの第２の変形例）
図９を参照して、第２の変形例に係る光チップについて説明する。図９は、第２の変形例に係る光チップを示す概略平面図である。なお、図９では、クラッドを省略して示してある。また、上述した図１に示す構成例の光チップ１００と共通する構成要素には、同一の符号を付し、その説明を省略する。
【００９６】
図１に示す構成例の光チップ１００では、互いに対向する第１辺１０１側の第１端部及び第２辺１０２側の第２端部に、それぞれ入出力ポート５０が形成された光チップについて説明した。しかし、第２の変形例に係る光チップ８００では、入出力ポート５０を形成する端部は、第１端部及び第２端部に限られない。
【００９７】
第２の変形例に係る光チップ８００では、第１辺１０１側の第１端部、第２辺１０２側の第２端部、第３辺１０３側の第３端部、及び第４辺１０４側の第４端部の１つ又は複数の端部に、１つ又は複数の入出力ポートが形成される。図９に示す構成例では、第１辺１０１側の第１端部に１つの入出力ポート５０（５０−１）が、第２辺１０２側の第２端部に１つの入出力ポート５０（５０−２）が、及び第４辺１０４側の第４端部に１つの入出力ポート５０（５０−３）が、それぞれ形成されている。
【００９８】
第２の変形例に係る光チップ８００では、第１辺１０１及び第２辺１０２の幅が、予め定められた固有の単位幅の整数倍の寸法で設計されている。図４に示す構成例では、第１辺１０１及び第２辺１０２の幅が単位幅（すなわち単位幅の１倍）の寸法で設計されている。また、第３辺１０３及び第４辺１０４の長さが、予め定められた固有の単位長さの整数倍の寸法で設計されている。図９に示す構成例では、第３辺１０３及び第４辺１０４の幅が単位長さ（すなわち単位長さの１倍）の寸法で設計されている。
【００９９】
そして、第１端部及び第２端部に形成される入出力ポート５０は、第１辺１０１及び第２辺１０２に設定された単位幅に対し、入出力ポート５０の個数に応じて予め定められた固有の位置に形成される。また、第３端部及び第４端部に形成される入出力ポート５０は、第３辺１０３及び第４辺１０４に設定された単位長さに対し、入出力ポート５０の個数に応じて予め定められた固有の位置に形成される。
【０１００】
一例として、図９に示す入出力ポート５０−１及び入出力ポート５０−２のように、第１端部及び第２端部の１つの端部に１つの入出力ポート５０を形成する場合には、例えば単位幅を２等分する中心位置に入出力ポート５０を形成する。また、図９に示す入出力ポート５０−３のように、第３端部及び第４端部の１つの端部に１つの入出力ポート５０を形成する場合には、例えば単位長さを２等分する中心位置に入出力ポート５０を形成する。
【０１０１】
このように、幅、長さ及び入出力ポート５０の配置を設定することにより、第２の変形例に係る光チップ８００では、光集積回路を製造するに際して、長さ方向のみならず、幅方向に沿っても複数の光チップ８００を接続することができる。そして、長さ方向に隣り合う光チップ８００では、単位幅に対して同数の入出力ポート５０が形成された第１辺１０１又は第２辺１０２を対向させ、単位幅に応じて位置合わせすることで、また、幅方向に隣り合う光チップ８００では、単位長さに対して同数の入出力ポート５０が形成された第３辺１０３又は第４辺１０４を対向させ、単位長さに応じて位置合わせすることで、容易に複数の光チップ８００間を光学的に接続することができる。
【０１０２】
特に各光チップ８００の第１辺１０１及び第２辺１０２が予め定められた共通の幅で、かつ第３辺１０３及び第４辺１０４が予め定められた共通の長さで、それぞれ設計されている場合には、長さ方向に隣り合う光チップ８００では、第３辺１０３同士又は第４辺１０４同士を位置合わせすることで、また、幅方向に隣り合う光チップ８００では、第１辺１０１同士又は第２辺１０２同士を位置合わせすることで、容易に複数の光チップ８００間を光学的に接続することができる。
【０１０３】
さらに、第２の変形例に係る光チップ８００では、第１辺１０１及び第２辺１０２の幅と、第３辺１０３及び第４辺１０４の長さとを等しい寸法とする、すなわち光チップ８００を平面視において正方形とすることもできる。この場合には、光集積回路を製造するに際して、幅方向又は長さ方向に隣り合う一方の光チップ８００の第１辺１０１、第２辺１０２、第３辺１０３及び第４辺１０４のいずれかの辺と、他方の光チップ８００の第１辺１０１、第２辺１０２、第３辺１０３及び第４辺１０４のいずれかの辺とを対向させ、これら対向する辺に直交する辺同士を位置合わせすることで、複数の光チップ８００間を光学的に接続することができる。
【０１０４】
なお、第２の変形例に係る光チップ８００を用いて光集積回路を製造する場合にも、隣り合う光チップ８００の入出力ポート５０間を、上述したコリメート用レンズ（図６（Ｂ）参照）を介して接続することもできる。
【０１０５】
（光チップの製造方法）
上述した光チップ１００、２００及び８００は、例えばＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を利用することによって、簡易に製造することができる。以下、一例として光チップ１００の製造方法について説明する。
【０１０６】
すなわち、まず、支持基板層、ＳｉＯ２層、及びＳｉ層が順次積層されて構成されたＳＯＩ基板を用意する。次に、例えばエッチング技術を用い、Ｓｉ層をパターニングすることによって、光導波路コア３０を形成する。光機能素子４０及び入出力ポート５０は、光導波路コア３０によって構成される。その結果、支持基板１０としての支持基板層上にＳｉＯ２層が積層され、さらにＳｉＯ２層上に光導波路コア３０が形成された構造体を得ることができる。次に、例えばＣＶＤ法を用いて、ＳｉＯ２層上に、ＳｉＯ２を、光導波路コア３０を被覆して堆積する。その結果、ＳｉＯ２のクラッド２０によって光導波路コア３０が包含された、光チップ１００を製造することができる。
【０１０７】
なお、入出力ポート５０をスポットサイズ変換器とする場合には、光導波路コア３０の一部として第１光導波路コア３１（図２参照）を形成する。そして、ＳｉＯ２を堆積する前に、ＳｉＯｘを、第１光導波路コア３１を被覆して堆積する。さらに、このＳｉＯｘを、パターニングすることによって、第２光導波路コア３２を形成することによって、スポットサイズ変換器を得る。
【符号の説明】
【０１０８】
１０：支持基板
２０：クラッド
３０：光導波路コア
４０：光機能素子
５０：入出力ポート
１００，２００，８００：光チップ
３００，４００，５００，７００：光集積回路
６００：光モジュール
【図１】
2020052269.tif 000003
【図２】
2020052269.tif 000004
【図３】
2020052269.tif 000005
【図４】
2020052269.tif 000006
【図５】
2020052269.tif 000007
【図６】
2020052269.tif 000008
【図７】
2020052269.tif 000009
【図８】
2020052269.tif 000010
【図９】
2020052269.tif 000011