(57)【要約】      （修正有）【課題】耐熱性を向上させたカルコゲナイド材料を成膜することができるスパッタリングターゲット及びその製造方法、メモリ装置の製造方法を提供する。【解決手段】ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲット、及び前記スパッタリングターゲットを用いて、抵抗変化層を成膜する、メモリ装置の製造方法。【選択図】図１
2020176297.tif 000002
【特許請求の範囲】
【請求項１】
ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲット。
【請求項２】
前記第１成分の相に前記第２成分が固溶している、請求項１に記載のスパッタリングターゲット。
【請求項３】
前記合金には、前記第２成分を主成分とする化合物の粒子又は結晶粒は存在しない、請求項１に記載のスパッタリングターゲット。
【請求項４】
前記合金は非晶質である、請求項１に記載のスパッタリングターゲット。
【請求項５】
前記合金における前記第１成分の含有量は、３０原子％以上６０原子％以下である、請求項１に記載のスパッタリングターゲット。
【請求項６】
前記合金における前記第２成分の含有量は、５原子％以上３５原子％以下である、請求項１に記載のスパッタリングターゲット。
【請求項７】
前記第１成分は、ゲルマニウム、ガリウム及びシリコンの中から選択される１つ以上の元素をさらに含む、請求項１に記載のスパッタリングターゲット。
【請求項８】
前記合金における前記ゲルマニウムの含有量は０原子％以上２０原子％以下である、請求項７に記載のスパッタリングターゲット。
【請求項９】
前記合金における前記ガリウムの含有量は０原子％以上２０原子％以下である、請求項７に記載のスパッタリングターゲット。
【請求項１０】
前記合金における前記シリコンの含有量は０原子％以上２０原子％以下である、請求項７に記載のスパッタリングターゲット。
【請求項１１】
ヒ素及びセレンを含む第１成分の相に、ボロン及び炭素の少なくとも一方を含む第２成分が溶解している液相を作製する工程と、
前記液相を冷却してインゴットを成形する工程と、を備えるスパッタリングターゲットの製造方法。
【請求項１２】
前記液相を作製する工程は、
前記第１成分を含有する第１合金の溶湯を作製する工程と、
前記溶湯に前記第２成分を溶解する工程と、を有する請求項１１に記載のスパッタリングターゲットの製造方法。
【請求項１３】
前記第２成分を溶解する工程では、
前記第２成分を含有し、かつ前記第１合金よりも融点が１０００℃以上高い溶質を前記溶湯に溶解する、請求項１２に記載のスパッタリングターゲットの製造方法。
【請求項１４】
ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲットを用いて、
抵抗変化層を成膜する、メモリ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、スパッタリングターゲット及びその製造方法、メモリ装置の製造方法に関する。
【背景技術】
【０００２】
近年、大容量の不揮発メモリとしてＲｅＲＡＭ（Ｒｅｓｉｓｔａｎｃｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＰＲＡＭ（Ｐｈａｓｅ−Ｃｈａｎｇｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の抵抗変化型メモリが検討されている。また、３次元構造を有するクロスポイントメモリが検討されている。クロスポイントメモリはセル面積を小さくすることが可能であり、なおかつ、クロスポイントアレイを上方向に複数層積層することができるため、負揮発性メモリの大容量化を実現することが可能となる。
【０００３】
クロスポイントアレイは、交差する配線間の交点（クロスポイント）に直列に接続されたメモリ素子とスイッチ素子からなるメモリセルを配置した構造を有する。スイッチ素子としては、例えばカルコゲナイド材料を用いたスイッチ素子（オボニック閾値スイッチ（ＯＴＳ；Ｏｖｏｎｉｃ  Ｔｈｒｅｓｈｏｌｄ  Ｓｗｉｔｃｈ））が挙げられる（例えば、特許文献１、２参照）
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００６−８６５２６号公報
【特許文献２】特開２０１０−１５７３１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＯＴＳ素子に用いられるカルコゲナイド材料は、ヒ素（Ａｓ）、セレン（Ｓｅ）等を含むアモルファス材料であるが、特にＳｅが低融点であるため、耐熱性が低い傾向がある。このため、上記のカルコゲナイド材料を成膜した後は、プロセス温度が低く制限される可能性がある。
【０００６】
本開示はこのような事情に鑑みてなされたものであり、耐熱性を向上させたカルコゲナイド材料を成膜することができるスパッタリングターゲット及びその製造方法、メモリ装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の一態様は、ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲットである。ヒ素及びセレンを含むカルコゲナイド材料は、ボロン及び炭素の少なくとも一方を含むことにより耐熱性が向上する。本開示の一態様に係るスパッタリングターゲットを用いてスパッタを行うことによって、耐熱性を向上させたカルコゲナイド材料膜を成膜することができる。
【図面の簡単な説明】
【０００８】
【図１】図１は、本開示の実施形態に係るスパッタリングターゲットの製造方法例１を示すフローチャートである。
【図２】図２は、本開示の実施形態に係るスパッタリングターゲットの製造方法例２を示すフローチャートである。
【図３】図３は、本開示の実施形態に係るスパッタリングターゲットの製造方法例３を示すフローチャートである。
【図４】図４は、本開示の実施形態に係るスパッタリングターゲットの製造方法例４を示すフローチャートである。
【図５】図５は、本開示の実施形態に係るＯＴＳ素子のメモリセルアレイの構成例を示す斜視図である。
【図６】図６は、本開示の実施形態に係るスイッチ素子の構成例を示す断面図である。
【図７】図７は、本開示の実施形態の変形例に係るスイッチ素子の構成を示す断面図である。
【図８】図８は、本開示の実施例１に係るスパッタリングターゲットのＸ線解析パターンを示すグラフである。
【図９】図９は、本開示の実施例２に係るスパッタリングターゲットのＸ線解析パターンの測定結果を示すグラフである。
【図１０】図１０は、本開示の実施例２に係るスパッタリングターゲットの表面を走査電子顕微鏡で観察した写真図である。
【図１１】図１１は、図１０に示した写真図をＸＩ−ＸＩ’線で切断した断面を模式的に示す図である。
【発明を実施するための形態】
【０００９】
＜スパッタリングターゲット＞
（構成例）
本開示の実施形態に係るスパッタリングターゲットは、例えば、クロスポイントメモリの選択素子（一例として、後述するスイッチ素子２０）を形成する際に使用される成膜材料であり、耐熱性を向上させたカルコゲナイド材料膜を成膜することができるものである。
【００１０】
本開示の実施形態に係るスパッタリングターゲットは、ヒ素（Ａｓ）及びセレン（Ｓｅ）を含む第１成分と、ボロン（Ｂ）及び炭素（Ｃ）の少なくとも一方を含む第２成分と、を含有する合金からなる。Ａｓ及びＳｅを含むカルコゲナイド材料は、Ｓｅが低融点であるため、耐熱性が低い傾向にあるが、Ｂ及びＣの少なくとも一方を含むことにより耐熱性が向上する。本開示の実施形態に係るスパッタリングターゲットを用いてスパッタを行うことによって、耐熱性を向上させたカルコゲナイド材料膜を成膜することができる。カルコゲナイド材料膜の耐熱性が向上するため、カルコゲナイド材料膜を成膜した後のプロセスの上限温度を高くすることができる。
【００１１】
本開示の実施形態に係るスパッタリングターゲットは、第１成分の相に、第２成分が固溶していることが好ましい。本開示の実施形態に係るスパッタリングターゲットは、第１成分の相中に第１成分とはスパッタ速度が異なる第２成分が分散している構造ではなく、第１成分の相中に第２成分が溶解し、第２成分が原子レベルで均一に分散している単層組織の構造であることが好ましい。つまり、スパッタリングターゲットを構成する合金には、第２成分を主成分とする化合物の粒子又は結晶粒が存在しないことが好ましい。これにより、スパッタリングレートが均一になり、カルコゲナイド材料膜をより均一な膜厚で、より均質な膜に成膜することが可能となる。
【００１２】
スパッタリングターゲットにおいて、第２成分を主成分とする化合物の粒子又は結晶粒（以下、単に粒子ともいう）が存在すると、粒子が存在する部分と、粒子が存在しない部分との間でスパッタリングレートに差が生じる。その結果、スパッタリングターゲットには、異常放電やアーキングの起点となる突起部４０（後述の図１０、図１１参照）が発生する可能性がある。しかしながら、第１成分の相に第２成分が固溶していれば、スパッタリングターゲットの全部においてスパッタリングレートが均一となるため、突起部４０の形成は抑制される。これにより、突起部４０からの異常放電やアーキングが抑制されるので、パーティクルの発生を抑制することができる。パーティクルの発生が少ない清浄な環境で、カルコゲナイド材料膜を成膜することが可能となる。
【００１３】
なお、固溶とは、第１成分が結晶構造を保持したまま、第１成分の相中に第２成分が入り込んでいる状態を意味する。例えば、本開示の実施形態に係るスパッタリングターゲットが、Ｂ及びＣを含有する場合を想定する。この想定の下、エネルギー分散型Ｘ線分析装置（ＥＤＸ：Ｅｎｅｒｇｙ  Ｄｉｓｐｅｒｓｉｖｅ  Ｘ−ｒａｙ  ｍｉｃｒｏａｎａｌｙｚｅｒ）を備える走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）を用いてスパッタリングターゲットの表面を観察し、Ｂ、Ｃ又はその化合物の粒子が存在しない部分を分析する。ここで、Ｂ、Ｃが検出されれば、Ａｓ、Ｓｅを含む相にＢ及びＣが固溶しているといえる。一例として、ＳＥＭによる観察画像において粒子がない均質な部分をＥＤＸで分析したときにＢ、Ｃが検出されれば、Ｂ、Ｃが固溶していることの証拠となる。
【００１４】
本開示の実施形態に係るスパッタリングターゲットを構成する合金は、非晶質であることが好ましい。これによれば、スパッタリングターゲットには結晶粒界が存在せず、結晶方位や結晶粒界による不均一性がないため、スパッタリングレートが均一になり、カルコゲナイド材料膜をより均一な膜厚で、より均質な膜に成膜することが可能となる。
【００１５】
上記合金における第１成分の含有量は、３０原子％（以下、ａｔ％）以上６０ａｔ％以下であることが好ましい。第１成分の含有量が３０ａｔ％未満、又は６０ａｔ％を超えると、非晶質構造が得られにくくなる。なお、ａｔ％とは、任意の部材（例えば、スパッタリングターゲット）を構成する全元素の原子の個数に対する、一の元素の原子の個数の比を百分率で表した値である。
【００１６】
上記合金における第２成分の含有量は、５ａｔ％以上３５ａｔ％以下であることが好ましい。第２成分の含有量が５原子パーセント未満の場合、スパッタリングターゲットを用いて成膜されるカルコゲナイド材料膜について、十分な耐熱性が得られない可能性がある。また、第２成分の含有量が３５ａｔ％を超えると、カルコゲナイド材料膜の厚さにばらつきが生じやすくなる。例えば、カルコゲナイド材料膜を可変抵抗膜に用いた選択素子では、カルコゲナイド材料膜の厚さがばらつくと閾値が変動して、スイッチング特性が悪化する可能性がある。
【００１７】
第１成分は、ゲルマニウム（Ｇｅ）、ガリウム（Ｇａ）及びシリコン（Ｓｉ）の中から選択される１つ以上の元素をさらに含んでもよい。ゲルマニウム及びシリコンは、スパッタリングターゲットを用いて成膜されるカルコゲナイド材料膜について、非晶質構造の熱的安定性を高めることに有効である。熱的安定とは、熱を加えても非晶質構造が安定に維持されることを意味する。ガリウムは、カルコゲナイド材料膜の厚さのばらつき低減に有効である。カルコゲナイド材料膜の熱的安定性を高めたり、膜厚のばらつきを小さくしたりすることによって、カルコゲナイド材料膜を可変抵抗膜に用いた選択素子の耐熱性を高めたり、閾値のばらつきを低減してスイッチング特性を改善したりすることができる。
【００１８】
上記合金におけるゲルマニウムの含有量は０ａｔ％以上２０ａｔ％以下であってもよい。ゲルマニウムの含有量が２０ａｔ％を超えると、カルコゲナイド材料膜の組成が最適範囲でなくなり、スイッチ素子の電気特性が悪化する可能性がある。
【００１９】
上記合金におけるガリウムの含有量は０ａｔ％以上２０ａｔ％以下であってもよい。ゲルマニウムの含有量が２０ａｔ％を超えると、カルコゲナイド材料膜の組成が最適範囲でなくなり、スイッチ素子の電気特性が悪化する可能性がある。
【００２０】
上記合金におけるシリコンの含有量は０ａｔ％以上２０ａｔ％以下であってもよい。シリコンの含有量が２０ａｔ％を超えると、カルコゲナイド材料膜の組成が最適範囲でなくなり、スイッチ素子の電気特性が悪化する可能性がある。
【００２１】
以下、図面を参照しながら、本開示の実施形態に係るスパッタリングターゲットの製造方法として、４つの例を説明する。なお、以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２２】
（製造方法例１）
図１は、本開示の実施形態に係るスパッタリングターゲットの製造方法例１を示すフローチャートである。スパッタリングターゲットの製造には、スパッタリングターゲットの原料となる各成分を調合する調合装置、調合された各成分を石英管に導入する導入装置、石英管内を真空引きするポンプ装置、各成分を溶融する電気炉など、溶融した成分を冷却することによって得られるインゴットを粉砕するボールミル等の粉砕装置、粉末を焼結して固化成形するホットプレスなど、種々の装置を使用する。本開示の実施形態では、これらの装置を製造装置と総称する。なお、製造装置が行う作業の少なくとも一部は、作業員が行ってもよい。
【００２３】
図１に示すように、製造装置は、第１成分として、ゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、ヒ素（Ａｓ）、ガリウム（Ｇａ）を含む粉末ａを作製する（ステップＳＴ１１）。Ｇｅ、Ｓｅ、Ａｓ、Ｇａは、予め高純度化されていることが好ましい。また、このステップＳＴ１１と前後して、または並行して、製造装置は、第２成分として、ボロン（Ｂ）、炭素（Ｃ）を含む粉末ｂを作製する（ステップＳＴ１２）。例えば、製造装置は、Ｂ及びＣの化合物である高純度のＢ４Ｃを粉砕して、粉末ｂ（本開示の「溶質」の一例）を作製する。
【００２４】
次に、製造装置は、作製した粉末ａを溶融して、Ｇｅ、Ｓｅ、Ａｓ、Ｇａからなる合金（本開示の「第１合金」の一例。以下、ＧｅＳｅＡｓＧａ合金ともいう）の溶湯を作製する（ステップＳＴ１３）。次に、製造装置は、粉末ａの溶湯（ＧｅＳｅＡｓＧａ合金の溶湯）に粉末ｂを投入して溶解させる（ステップＳＴ１４）。これにより、ＧｅＳｅＡｓＧａ合金の相にＢ、Ｃが溶解した、Ｇｅ、Ｓｅ、Ａｓ、Ｇａ、Ｂ、Ｃからなる合金（本開示の「合金」の一例。以下、ＧｅＳｅＡｓＧａＢＣ合金ともいう）の液相が作製される。
【００２５】
ＧｅＳｅＡｓＧａ合金では、Ｂ、Ｃを主成分とする粒子又は結晶粒が残存しやすい傾向がある。これは、粉末ｂに含まれるＢ、Ｃの融点が、ＧｅＳｅＡｓＧａ合金の融点よりも１０００℃以上高いためである。しかしながら、製造方法例１では、ＧｅＳｅＡｓＧａ合金の溶湯中にＢ、Ｃを溶解することにより、ＧｅＳｅＡｓＧａ合金の相にＢ、Ｃを原子レベルで均一に分散させることができる。これにより、Ｂ、Ｃを主成分とする粒子又は結晶粒が存在しない（または、存在してもその量はごく僅かである）、ＧｅＳｅＡｓＧａＢＣ合金の液相を作製することができる。
【００２６】
次に、製造装置は、ＧｅＳｅＡｓＧａＢＣ合金の液相を冷却して、ＧｅＳｅＡｓＧａＢＣ合金のインゴットｃを作製する（ステップＳＴ１５）。上述したように、ＧｅＳｅＡｓＧａＢＣ合金の液相ではＢ、Ｃは原子レベルで均一に分散している。このため、この液相を冷却して成形されるインゴットｃにおいても、Ｂ、Ｃは原子レベルで均一に分散している。インゴットｃには、Ｂ、Ｃを主成分とする粒子又は結晶粒は存在しない。インゴットｃでは、ＧｅＳｅＡｓＧａ合金の相にＢ、Ｃが固溶している。
【００２７】
次に、製造装置は、インゴットｃをアルゴン（Ａｒ）雰囲気中で粉砕して、ＧｅＳｅＡｓＧａＢＣ合金からなる原料粉末を作製する。原料粉末の粉砕には、例えばボールミルを用いる。次に、製造装置は、原料粉末を固化成形して、所望の形状に加工する（ステップＳＴ１６）。例えば、原料粉末の固化成形にはホットプレスを用いる。ホットプレスは、高温、真空下で原料粉末を加圧成形することができる。以上の工程を経て、実施形態に係るスパッタリングターゲットが完成する。
【００２８】
（製造方法例２）
図２は、本開示の実施形態に係るスパッタリングターゲットの製造方法例２を示すフローチャートである。図２に示すように、製造装置は、第１成分として、Ｇｅ、Ｓｅ、Ａｓ、Ｇａを含む粉末ａを作製する（ステップＳＴ２１）。次に、製造装置は、作製した粉末ａを溶融する（ステップＳＴ２２）。これにより、ＧｅＳｅＡｓＧａ合金の液相が作製される。次に、製造装置は、ＧｅＳｅＡｓＧａ合金の液相を冷却して、ＧｅＳｅＡｓＧａ合金のインゴットａ１を作製する（ステップＳＴ２３）。次に、製造装置は、インゴットａ１をＡｒ雰囲気中で粉砕して、ＧｅＳｅＡｓＧａ合金からなる粉末ａ２を作製する（ステップＳＴ２４）。インゴットａ１の粉砕には、例えばボールミルが用いられる。
【００２９】
ステップＳＴ２１からＳＴ２４までの工程と前後して、または並行して、製造装置は、第２成分として、Ｂ、Ｃを含む粉末ｂを作製する（ステップＳＴ２５）。次に、製造装置は、粉末ａ２を溶融して、粉末ａ２の溶湯（ＧｅＳｅＡｓＧａ合金の溶湯）を作製する（ステップＳＴ２６）。そして、製造装置は、ＧｅＳｅＡｓＧａ合金の溶湯に粉末ｂを投入して溶解させる（ステップＳＴ２７）。これにより、ＧｅＳｅＡｓＧａＢＣ合金の液相が作製される。ＧｅＳｅＡｓＧａＢＣ合金の液相では、ＧｅＳｅＡｓＧａ合金の相に、Ｂ、Ｃが溶解している。
【００３０】
次に、製造装置は、ＧｅＳｅＡｓＧａＢＣ合金の液相を冷却して、ＧｅＳｅＡｓＧａＢＣ合金からなるインゴットｃ１を作製する（ステップＳＴ２８）。インゴットｃ１は、第１成分の固相に第２成分が固溶している固溶体である。次に、製造装置は、インゴットｃ１をＡｒ雰囲気中で粉砕して原料粉末を作製する。次に、製造装置は、原料粉末を固化成形して、所望の形状に加工する（ステップＳＴ２９）。原料粉末の固化成形には、例えばホットプレスが用いられる。以上の工程を経て、実施形態に係るスパッタリングターゲットが完成する。
【００３１】
製造方法例２によれば、製造方法例１よりも工程数は増えてしまうが、ステップＳＴ２３、ＳＴ２４の工程で、ＧｅＳｅＡｓＧａ合金は高純度化されるので、より品質が高いスパッタリングターゲットを作製することができる。
【００３２】
（製造方法例３）
図３は、本開示の実施形態に係るスパッタリングターゲットの製造方法例３を示すフローチャートである。図３に示すように、製造装置は、Ｇｅ、Ｓｅ、Ａｓ、Ｇａ、Ｂ、Ｃを含む粉末ｄを作製する（ステップＳＴ３１）。ステップＳＴ３１では、製造方法例１、２で説明した粉末ａ、ｂを予め作製しておき、粉末ａ、ｂを混合して粉末ｄを作製してもよい。
【００３３】
次に、製造装置は、作製した粉末ｄを溶融する（ステップＳＴ３２）。これにより、ＧｅＳｅＡｓＧａＢＣ合金の液相が作製される。ＧｅＳｅＡｓＧａＢＣ合金の液相では、ＧｅＳｅＡｓＧａ合金の相に、Ｂ、Ｃが溶解している。次に、製造装置は、ＧｅＳｅＡｓＧａＢＣ合金の液相を冷却して、ＧｅＳｅＡｓＧａＢＣ合金のインゴットｃ２を作製する（ステップＳＴ３３）。インゴットｃ２は、第１成分の固相に第２成分が固溶している固溶体である。次に、製造装置は、インゴットｃ２をＡｒ雰囲気中で粉砕して原料粉末を得る。次に、製造装置は、原料粉末を固化成形して、所望の形状に加工する（ステップＳＴ３４）。粉末ｄの固化成形には、例えばホットプレスが用いられる。以上の工程を経て、本開示の実施形態に係るスパッタリングターゲットが完成する。
【００３４】
（製造方法例４）
図４は、本開示の実施形態に係るスパッタリングターゲットの製造方法例４を示すフローチャートである。図４に示すように、製造装置は、Ｇｅ、Ｓｅ、Ａｓ、Ｇａ、Ｂ、Ｃを含む粉末ｄを作製する（ステップＳＴ４１）。次に、製造装置は、粉末ｄを固化成形して、所望の形状に加工する（ステップＳＴ４２）。粉末ｄの固化成形には、例えばホットプレスが用いられる。以上の工程を経て、本開示の実施形態に係るスパッタリングターゲットが完成する。
【００３５】
（変形例）
上記の実施形態では、第１成分がＧｅ、Ｓｅ、Ａｓ、Ｇａを含むことを説明したが、これはあくまで一例である。第１成分は、Ａｓ及びＳｅのみを含んでもよいし、Ａｓ及びＳｅに加えて、Ｇｅ及びＳｉ、Ｇａ及びＳｉ、又は、Ｓｉ、を含んでもよい。また、上記の実施形態では、第２成分がＢ及びＣを含むことを説明したが、これはあくまで一例である。第２成分は、Ｂ及びＣの一方のみを含んでもよい。
【００３６】
＜メモリ装置＞
次に、本開示の実施形態に係るスパッタリングターゲットを用いて製造されるＯＴＳ素子（本開示の「メモリ装置」の一例）の構成例を説明する。図５は、本開示の実施形態に係るＯＴＳ素子のメモリセルアレイ１の構成例を示す斜視図である。図６は、本開示の実施形態に係るスイッチ素子２０の構成例を示す断面図である。
【００３７】
図５に示すように、メモリセルアレイ１は、所謂クロスポイントアレイ構造を備えており、例えば、各ワード線ＷＬと各ビット線ＢＬとが互いに対向する位置（クロスポイント）に１つずつ、メモリセル１０を備えている。各ワード線ＷＬは、互いに共通の方向に延在している。各ビット線ＢＬは、ワード線ＷＬの延在方向とは異なる方向（例えば、ワード線ＷＬの延在方向と直交する方向）であって、かつ互いに共通の方向に延在している。
【００３８】
メモリセル１０は、メモリ素子３０と、メモリ素子３０に直接接続されたスイッチ素子２０とを含んで構成されている。例えば、メモリ素子３０はビット線ＢＬ寄りに配置され、スイッチ素子２０はワード線ＷＬ寄りに配置されている。または、メモリ素子３０がワード線ＷＬ寄りに配置され、スイッチ素子２０がビット線ＢＬ寄りに配置されていてもよい。
【００３９】
図６に示すスイッチ素子２０は、クロスポイントメモリの選択素子であり、図５に示した任意のメモリ素子３０を選択的に動作させるための素子である。スイッチ素子２０は、メモリ素子３０に直列に接続されており、下部電極２１、スイッチ層２２（本開示の「抵抗変化層」の一例）および上部電極２３をこの順に有するものである。下部電極２１及び上部電極２３は、半導体プロセスに用いられる配線材料、例えば、タングステン（Ｗ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）およびシリサイド等により構成されている。
【００４０】
スイッチ層２２は、本開示の実施形態に係るスパッタリングターゲットを用いて成膜される。これにより、スイッチ層２２は、本開示の実施形態に係るスパッタリングターゲットと同一の組成を有する。具体的には、スイッチ層２２は、Ａｓ及びＳｅを含む第１成分と、Ｂ及びＣの少なくとも一方を含む第２成分と、を含有する。
【００４１】
スイッチ層２２は、印加電圧を所定の閾値電圧（スイッチング閾値電圧）以上に上げることにより低抵抗状態に変化し、印加電圧を上記の閾値電圧（スイッチング閾値電圧）より低い電圧に下げることにより高抵抗状態に変化する。スイッチ層２２の非晶質構造は、図示しない電源回路（パルス印加手段）から下部電極２１および上部電極２３を介した電圧パルスあるいは電流パルスの印加によらず、安定して維持される。
【００４２】
（変形例）
本開示の実施形態に係るスパッタリングターゲットを用いて製造されるスイッチ素子２０の構成は、図６に示した態様に限定されない。図７は、本開示の実施形態の変形例に係るスイッチ素子２０Ａの構成を示す断面図である。図７に示すように、スイッチ素子２０Ａでは、下部電極２１は金属層２１Ａ及び炭素含有層２１Ｂの積層体として構成され、上部電極２３は金属層２３Ａ及び炭素含有層２３Ｂの積層体として構成されている。
【００４３】
下部電極２１は、金属層２１Ａ及び炭素含有層２１Ｂがこの順に積層された構成を有する。上部電極２３は、炭素含有層２３Ｂ及び金属層２３Ａがこの順に積層された構成を有する。金属層２１Ａ、２３Ａは、半導体プロセスに用いられる配線材料、例えば、Ｗ、ＷＮ、ＴｉＮ、Ｃｕ、Ａｌ、Ｍｏ、Ｔａ、ＴａＮおよびシリサイド等により構成されている。
【００４４】
炭素含有層２１Ｂ、２３Ｂは、スイッチ層２２に直接接するように設けられている、炭素含有層２１Ｂ、２３Ｂは、炭素（Ｃ）を用いて構成されており、添加元素としてゲルマニウム（Ｇｅ）、リン（Ｐ）およびヒ素（Ａｓ）のうちの少なくとも１種を含む。炭素含有層２１Ｂ、２３Ｂに添加された添加元素は、プロセス時の熱拡散等によりスイッチ層２２との界面近傍に拡散する。これにより、炭素含有層２１Ｂとスイッチ層２２との間と、炭素含有層２３Ｂとスイッチ層２２との間には、それぞれ良好な界面が形成され、リーク電流の発生およびスイッチング閾値電圧のばらつきが低減される。また、炭素含有層２１Ｂとスイッチ層２２との界面近傍と、炭素含有層２３Ｂとスイッチ層２２との界面近傍とにそれぞれ添加元素が拡散することによって、下部電極２１とスイッチ層２２との間の密着性と、上部電極２３とスイッチ層２２との間の密着性とがそれぞれ向上する。
【実施例】
【００４５】
次に、本開示の実施例を説明する。
（実施例１）
高純度化したゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、ヒ素（Ａｓ）及び液状のガリウム（Ｇａ）原料を、Ｇｅが１１．８ａｔ％、Ｓｅが４９．４ａｔ％、Ａｓが３２．９ａｔ％  、Ｇａが５．９ａｔ％となるように調合した。調合した粉末を石英管に入れ、石英管の内部を真空に引きながら、石英管を封止した。次に、石英管を電気炉内に配置し、石英管内の粉末を加熱して溶融し、溶融後に冷却して、ＧｅＳｅＡｓＧａ合金のインゴットを作製した。次に、石英管の一部を切断して、高純度化した化合物であるＢ４Ｃを石英管の内部に所定量充填して、合計の組成比がＧｅが１０ａｔ％、Ｓｅが４２ａｔ％、Ａｓが２８ａｔ％、Ｇａが５ａｔ％、Ｂが１２ａｔ％、Ｃが３ａｔ％となるように調整した。
【００４６】
次に、石英管の内部を再度真空に引きながら、石英管を封止しした。その後、石英管を電気炉内に配置し、石英管内のＧｅＳｅＡｓＧａ合金のインゴットと、Ｂ４Ｃ化合物とを溶融した。その際に、融点の低いＧｅＳｅＡｓＧａ合金のインゴットが先に溶融するが、低融点合金が溶融し終えたところで、石英管を搖動してさらにＢ４Ｃを溶解した。その後冷却し、微細構造や組成が均一なＧｅＳｅＡｓＧａＢＣ合金のインゴットを得た。
【００４７】
次に、ＧｅＳｅＡｓＧａＢＣ合金のインゴットをボールミルによってＡｒ雰囲気中で粉砕して原料粉末を得た。そして、原料粉末をホットプレスにより固化成形して、所望の形状に加工することでスパッタリングターゲットを得た。得られたスパッタリングターゲットのＸ線回折パターンを図８に示す。
【００４８】
図８は、本開示の実施例１に係るスパッタリングターゲットのＸ線解析パターンを示すグラフである。図８において、横軸はＸ線の回折角度２θ（°）を示し、縦軸はＸ線の回折強度を任意単位（ａｒｂｉｔｒａｒｙ  ｕｎｉｔ：ａｂｕ．）で示す。図８に示すように、実施例１に係るスパッタリングターゲットでは、結晶相に由来する明確な解析ピークが見られない。この結果から、実施例１に係るスパッタリングターゲットは、非晶質の単相構造であることが確認できる。
【００４９】
このスパッタリングターゲットを用いて、１２インチのＳｉウエハ上にカルコゲナイド材料を２０ｎｍスパッタリングして成膜した。この際のパーティクル測定を公知のパーティクルスキャン測定機で行ったところ、１００ｎｍ以上の大きさのパーティクルの成膜前後での増加数は５０個であり、スパッタリングによるパーティクル発生が抑制されていることが確認できた。
【００５０】
これは、Ｂ、Ｃを溶解して作製した、ＧｅＳｅＡｓＧａＢＣ合金は単相組織であり、異なる相でのスパッタレート差が生じないためと考えられる。スパッタリングターゲットの表面がスパッタリングされても、表面に突起部４０（後述の図１０、図１１参照）が生じにくいため、突起部４０からの異常放電が起こりにくく、パーティクルの発生が少ないものと考えられる。
【００５１】
実施例１のように、スパッタリングターゲットを構成する各元素の組成比を適切な値に選択することにより、スパッタリングターゲット全体を非晶質構造にすることが可能である。つまり、スパッタリングターゲット全体を、Ｂ、Ｃを主成分とする化合物の粒子又は結晶粒が存在しないようにすることが可能である。これにより、結晶粒界等の通常の多結晶材料では避けられない微細構造や組成の不均一性を避けることができ、スパッタリング時のパーティクル発生の抑制にさらに好適である。
【００５２】
（実施例２）
高純度化したゲルマニウム（Ｇｅ）、セレン（Ｓｅ）、ヒ素（Ａｓ）及び液状のガリウム（Ｇａ）原料を、Ｇｅが１１．８ａｔ％、Ｓｅが４９．４ａｔ％、Ａｓが３２．９ａｔ％  、Ｇａが５．９ａｔ％となるように調合した。調合した粉末を石英管に入れ、石英管の内部を真空に引きながら、石英管を封止した。次に、石英管を電気炉内に配置し、石英管内の粉末を加熱して溶融し、溶融後に冷却して、ＧｅＳｅＡｓＧａ合金のインゴットを作製した。その後、インゴットをボールミルによってＡｒ雰囲気中で粉砕して原料粉末を得た。
【００５３】
次に、高純度化した化合物であるＢ４Ｃの粉末を、原料粉末であるＧｅＳｅＡｓＧａ合金に加えて混合し、混合粉末の組成比が、Ｇｅが１０ａｔ％、Ｓｅが４２ａｔ％、Ａｓが２８ａｔ％、Ｇａが５ａｔ％、Ｂが１２ａｔ％、Ｃが３ａｔ％となるように調整した。
次に、混合粉末をホットプレスにより固化成形して、所望の形状に加工することでスパッタリングターゲットを得た。得られたスパッタリングターゲットのＸ線回折パターンを図９に示す。
【００５４】
図９は、本開示の実施例２に係るスパッタリングターゲットのＸ線解析パターンの測定結果を示すグラフである。図９において、横軸はＸ線の回折角度２θ（°）を示し、縦軸はＸ線の回折強度（ａｂｕ．）を示す。図９に示すように、実施例２に係るスパッタリングターゲットでは、非晶質に由来するブロードピークと共に、Ｂ４Ｃ相に由来する回折ピークが見られる。この結果から、実施例２に係るスパッタリングターゲットは、非晶質相中にＢ４Ｃの粒子が分散した構造であることが確認できる。
【００５５】
このスパッタリングターゲットを用いて、１２インチのＳｉウエハ上にカルコゲナイド材料を２０ｎｍスパッタリングして成膜した。この際のパーティクル測定を公知のパーティクルスキャン測定機で行ったところ、実施例１と比べて、パーティクル数が増大することが確認された。本発明者は、このパーティクル数が増大する原因について調査した。
【００５６】
図１０は、本開示の実施例２に係るスパッタリングターゲットの表面を走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏｓｃｏｐｅ）で観察した写真図である。図１１は、図１０に示した写真図をＸＩ−ＸＩ’線で切断した断面を模式的に示す図である。実施例２に係るスパッタリングターゲットにおいて、より多くスパッタリングされている、いわゆるエロージョン部分をＳＥＭで観察したところ、図１０及び図１１に示すような、突起部４０が確認された。突起部４０の頂上部分４１からはＢおよびＣが検出され、突起部４０の裾部分４２ではＡｓ、Ｓｅと、その他の構成元素とが検出された。このような突起部４０は、スパッタリング速度が低く削れにくいＢ４Ｃ粒子が残存し、スパッタリング速度の大きいＡｓＳｅ合金部分が大きく削れることによって生じると考えられる。このような不均一性や形状を起点としてマイクロアーキング等の異常放電が発生し、パーティクル数が増大したものと考えられる。
（その他の実施形態）
【００５７】
上記のように、本開示は実施形態、変形例及び実施例によって記載したが、この開示の一部をなす論述及び図面は本開示を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、本開示の実施形態では、スパッタリングターゲットを所望の形状に加工するために、ＧｅＳｅＡｓＧａＢＣ合金のインゴットを粉砕、固化成形することを説明したが、これ以外の方法を用いてもよい。例えば、ＧｅＳｅＡｓＧａＢＣ合金を鋳型に流し込んで所望の形状に加工してもよい。
【００５８】
このように、本技術はここでは記載していない様々な実施形態等を含むことは勿論である。上述した実施形態、変形例及び実施例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。
【００５９】
なお、本開示は以下のような構成も取ることができる。
（１）ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲット。
（２）前記第１成分の相に前記第２成分が固溶している、前記（１）に記載のスパッタリングターゲット。
（３）前記合金には、前記第２成分を主成分とする化合物の粒子又は結晶粒は存在しない、前記（１）又は（２）に記載のスパッタリングターゲット。
（４）前記合金は非晶質である、前記（１）から（３）のいずれか１項に記載のスパッタリングターゲット。
（５）前記合金における前記第１成分の含有量は、３０原子％以上６０原子％以下である、前記（１）から（４）のいずれか１項に記載のスパッタリングターゲット。
（６）前記合金における前記第２成分の含有量は、５原子％以上３５原子％以下である、前記（１）から（５）のいずれか１項に記載のスパッタリングターゲット。
（７）前記第１成分は、ゲルマニウム、ガリウム及びシリコンの中から選択される１つ以上の元素をさらに含む、前記（１）から（６）のいずれか１項に記載のスパッタリングターゲット。
（８）前記合金における前記ゲルマニウムの含有量は０原子％以上２０原子％以下である、前記（７）に記載のスパッタリングターゲット。
（９）前記合金における前記ガリウムの含有量は０原子％以上２０原子％以下である、前記（７）又は（８）に記載のスパッタリングターゲット。
（１０）前記合金における前記シリコンの含有量は０原子％以上２０原子％以下である、前記（７）から（９）のいずれか１項に記載のスパッタリングターゲット。
（１１）ヒ素及びセレンを含む第１成分の相に、ボロン及び炭素の少なくとも一方を含む第２成分が溶解している液相を作製する工程と、
前記液相を冷却してインゴットを成形する工程と、を備えるスパッタリングターゲットの製造方法。
（１２）前記液相を作製する工程は、
前記第１成分を含有する第１合金の溶湯を作製する工程と、
前記溶湯に前記第２成分を溶解する工程と、を有する前記（１１）に記載のスパッタリングターゲットの製造方法。
（１３）前記第２成分を溶解する工程では、
前記第２成分を含有し、かつ前記第１合金よりも融点が１０００℃以上高い溶質を前記溶湯に溶解する、前記（１２）に記載のスパッタリングターゲットの製造方法。
（１４）ヒ素及びセレンを含む第１成分と、ボロン及び炭素の少なくとも一方を含む第２成分と、を含有する合金からなるスパッタリングターゲットを用いて、
抵抗変化層を成膜する、メモリ装置の製造方法。
【符号の説明】
【００６０】
１  メモリセルアレイ
１０  メモリセル
２０、２０Ａ  スイッチ素子
２１  下部電極
２１Ａ、２３Ａ  金属層
２１Ｂ、２３Ｂ  炭素含有層
２２  スイッチ層
２３  上部電極
３０  メモリ素子
４０  突起部
４１  頂上部分
４２  裾部分
ａ、ａ２、ｂ  粉末
ａ１、ｃ、ｃ１、ｃ２  インゴット
ＢＬ  ビット線
ＷＬ  ワード線
【図１】
2020176297.tif 000003
【図２】
2020176297.tif 000004
【図３】
2020176297.tif 000005
【図４】
2020176297.tif 000006
【図５】
2020176297.tif 000007
【図６】
2020176297.tif 000008
【図７】
2020176297.tif 000009
【図８】
2020176297.tif 000010
【図９】
2020176297.tif 000011
【図１０】
2020176297.tif 000012
【図１１】
2020176297.tif 000013