(57)【要約】【課題】積層デバイスチップの歩留まりの低下を抑制することが可能なウェーハの製造方法を提供する。【解決手段】互いに交差する複数のストリートによって区画された複数の領域にそれぞれ半導体デバイスが形成されたウェーハを準備するウェーハ準備ステップと、ウェーハに形成された複数の半導体デバイスがそれぞれ良品であるか不良品であるかを判別し、不良品であると判別された半導体デバイスを含む不良デバイス領域をウェーハからくり抜くくり抜きステップと、不良品であると判別された半導体デバイスと同一の機能を有する良品の半導体デバイスを備え、且つ、不良デバイス領域のくり抜きによって形成された隙間に嵌め込むことが可能なサイズのデバイスチップを、隙間に嵌め込む嵌め込みステップと、を備えるウェーハの製造方法。【選択図】図５
2020194936.tif 000002
【特許請求の範囲】
【請求項１】
互いに交差する複数のストリートによって区画された複数の領域にそれぞれ半導体デバイスが形成されたウェーハを準備するウェーハ準備ステップと、
該ウェーハに形成された複数の該半導体デバイスがそれぞれ良品であるか不良品であるかを判別し、不良品であると判別された該半導体デバイスを含む不良デバイス領域を該ウェーハからくり抜くくり抜きステップと、
不良品であると判別された該半導体デバイスと同一の機能を有する良品の半導体デバイスを備え、且つ、該不良デバイス領域のくり抜きによって形成された隙間に嵌め込むことが可能なサイズのデバイスチップを、該隙間に嵌め込む嵌め込みステップと、を備えることを特徴とするウェーハの製造方法。
【請求項２】
互いに交差する複数のストリートによって区画された複数の領域にそれぞれ半導体デバイスが形成された複数のウェーハを準備するウェーハ準備ステップと、
一の該ウェーハに形成された複数の該半導体デバイスがそれぞれ良品であるか不良品であるかを判別し、不良品であると判別された該半導体デバイスを含む不良デバイス領域を該ウェーハからくり抜くくり抜きステップと、
該ウェーハを支持ウェーハに固定した後、不良品であると判別された該半導体デバイスと同一の機能を有する良品の半導体デバイスを備え、且つ、該不良デバイス領域のくり抜きによって形成された隙間に嵌め込むことが可能なサイズのデバイスチップを、該隙間に嵌め込む嵌め込みステップと、
嵌め込まれた該デバイスチップと該ウェーハとの間に樹脂を充填する樹脂充填ステップと、
該樹脂充填ステップを実施した後、該ウェーハを薄化する薄化ステップと、
薄化された該ウェーハ上に、該ウェーハ準備ステップで準備された他のウェーハを積層するとともに、該他のウェーハに対して該くり抜きステップ、該嵌め込みステップ、及び該樹脂充填ステップを実施して、積層された複数のウェーハを備える積層ウェーハを形成するウェーハ積層ステップと、
該積層ウェーハを該ストリートに沿って分割することによって、積層された複数の該半導体デバイスを備える積層デバイスチップを形成する分割ステップと、を備えることを特徴とする積層デバイスチップの製造方法。
【請求項３】
該ウェーハ積層ステップでは、薄化された該ウェーハ上に、該ウェーハ準備ステップで準備された複数の他のウェーハを積層するとともに、複数の該他のウェーハに対して該くり抜きステップ、該嵌め込みステップ、及び該樹脂充填ステップを実施することを特徴とする請求項２に記載の積層デバイスチップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体デバイスを備えるウェーハの製造方法、及び、積層された複数の半導体デバイスを備える積層デバイスチップの製造方法に関する。
【背景技術】
【０００２】
ストリート（分割予定ライン）によって区画された領域の表面側にそれぞれＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の半導体デバイスが形成されたウェーハをストリートに沿って分割することにより、半導体デバイスを備える複数のデバイスチップが製造される。また、複数のデバイスチップをパッケージ化することにより、所定の機能を備えるパッケージデバイスが製造される。このパッケージデバイスは、携帯電話やパーソナルコンピュータ等に代表される様々な電子機器に搭載される。
【０００３】
近年では、積層された複数の半導体デバイスを備えるデバイスチップ（積層デバイスチップ）を製造する技術が実用化されている。例えば、複数のデバイスチップを積層するとともに、デバイスチップを上下に貫通する貫通電極（ＴＳＶ：Through-Silicon Via）で半導体デバイス同士を接続することにより、積層デバイスチップが得られる。この貫通電極を用いると、ワイヤボンディング等を用いる場合と比較して、半導体デバイス同士を接続する配線を短くできるため、積層デバイスチップの小型化や処理速度の向上を図ることができる。
【０００４】
また、積層デバイスチップの製造方法として、ＷｏＷ（Wafer om Wafer）と称される手法も提案されている。この手法では、複数のウェーハを積層するとともに、積層されたウェーハを貫くように形成された電極で各ウェーハが備える半導体デバイス同士を接続することにより、積層ウェーハが形成される。この積層ウェーハをストリートに沿って分割することにより、積層デバイスチップが製造される。
【０００５】
なお、積層デバイスチップの製造に用いられるウェーハには、半導体デバイスの不良品（不良デバイス）が含まれる場合がある。そして、この不良デバイスを含むウェーハを用いると、不良デバイスを含む積層デバイスチップが製造される。積層デバイスチップに含まれる一部の半導体デバイスが不良品であると、他の半導体デバイスが良品であったとしても、積層デバイスチップ全体としては不良品（不良チップ）と判別されてしまう。そのため、積層デバイスチップの製造においては、不良デバイスによる歩留まりの低下の影響が大きい。
【０００６】
そこで、複数のウェーハを積層する前に、各ウェーハに含まれる半導体デバイスがそれぞれ良品か不良品かを判別する検査が実施されることがある。そして、例えば、ウェーハに含まれる不良デバイスの数や配置に基づいて、積層デバイスチップに製造に用いられるウェーハの最適な組み合わせが決定される（例えば、特許文献１参照）。これにより、不良デバイスを含む積層デバイスチップの数が最小限に抑えられ、歩留まりの低下が抑制される。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１２−１３４３３４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上記のように、ウェーハに不良デバイスが含まれていても、半導体デバイスの検査結果に基づいてウェーハの組み合わせを決定することにより、不良デバイスを含む積層デバイスチップ（不良チップ）の数を最小限に抑えることができる。しかしながら、ウェーハに不良デバイスが含まれている以上、このウェーハを用いて積層デバイスチップを製造すると、少なくとも一定数の不良チップが製造されることになる。そのため、不良チップの数の低減には限界がある。
【０００９】
本発明はかかる問題に鑑みてなされたものであり、積層デバイスチップの歩留まりの低下を抑制することが可能なウェーハの製造方法、及び、該ウェーハを用いた積層デバイスチップの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の一態様によれば、互いに交差する複数のストリートによって区画された複数の領域にそれぞれ半導体デバイスが形成されたウェーハを準備するウェーハ準備ステップと、該ウェーハに形成された複数の該半導体デバイスがそれぞれ良品であるか不良品であるかを判別し、不良品であると判別された該半導体デバイスを含む不良デバイス領域を該ウェーハからくり抜くくり抜きステップと、不良品であると判別された該半導体デバイスと同一の機能を有する良品の半導体デバイスを備え、且つ、該不良デバイス領域のくり抜きによって形成された隙間に嵌め込むことが可能なサイズのデバイスチップを、該隙間に嵌め込む嵌め込みステップと、を備えるウェーハの製造方法が提供される。
【００１１】
また、本発明の一態様によれば、互いに交差する複数のストリートによって区画された複数の領域にそれぞれ半導体デバイスが形成された複数のウェーハを準備するウェーハ準備ステップと、一の該ウェーハに形成された複数の該半導体デバイスがそれぞれ良品であるか不良品であるかを判別し、不良品であると判別された該半導体デバイスを含む不良デバイス領域を該ウェーハからくり抜くくり抜きステップと、該ウェーハを支持ウェーハに固定した後、不良品であると判別された該半導体デバイスと同一の機能を有する良品の半導体デバイスを備え、且つ、該不良デバイス領域のくり抜きによって形成された隙間に嵌め込むことが可能なサイズのデバイスチップを、該隙間に嵌め込む嵌め込みステップと、嵌め込まれた該デバイスチップと該ウェーハとの間に樹脂を充填する樹脂充填ステップと、該樹脂充填ステップを実施した後、該ウェーハを薄化する薄化ステップと、薄化された該ウェーハ上に、該ウェーハ準備ステップで準備された他のウェーハを積層するとともに、該他のウェーハに対して該くり抜きステップ、該嵌め込みステップ、及び該樹脂充填ステップを実施して、積層された複数のウェーハを備える積層ウェーハを形成するウェーハ積層ステップと、該積層ウェーハを該ストリートに沿って分割することによって、積層された複数の該半導体デバイスを備える積層デバイスチップを形成する分割ステップと、を備える積層デバイスチップの製造方法が提供される。
【００１２】
なお、該ウェーハ積層ステップでは、薄化された該ウェーハ上に、該ウェーハ準備ステップで準備された複数の他のウェーハを積層するとともに、複数の該他のウェーハに対して該くり抜きステップ、該嵌め込みステップ、及び該樹脂充填ステップを実施してもよい。
【発明の効果】
【００１３】
本発明の一態様に係るウェーハの製造方法は、不良品であると判別された半導体デバイスを含む不良デバイス領域をウェーハからくり抜くくり抜きステップと、不良品であると判別された半導体デバイスと同一の機能を有する良品の半導体デバイスを備えるデバイスチップを、不良デバイス領域のくり抜きによって形成された隙間に嵌め込む嵌め込みステップと、を備える。
【００１４】
上記のウェーハの製造方法によれば、不良デバイスを含まないウェーハを製造することができる。そして、このように製造されたウェーハを積層して積層ウェーハを形成し、この積層ウェーハを分割することにより、不良デバイスを含まない積層デバイスチップを形成することが可能となる。これにより、積層デバイスチップの歩留まりの低下が抑制される。
【図面の簡単な説明】
【００１５】
【図１】図１（Ａ）はウェーハを示す斜視図であり、図１（Ｂ）はウェーハを示す断面図であり、図１（Ｃ）は半導体デバイスを拡大して示す斜視図である。
【図２】図２（Ａ）はくり抜きステップにおけるウェーハを示す断面図であり、図２（Ｂ）は不良デバイス領域がくり抜かれたウェーハを示す斜視図である。
【図３】図３（Ａ）はデバイスチップ準備用のウェーハを示す斜視図であり、図３（Ｂ）は分割されたウェーハを示す斜視図である。
【図４】図４（Ａ）はウェーハ及び支持ウェーハを示す斜視図であり、図４（Ｂ）は支持ウェーハに固定されたウェーハを示す断面図である。
【図５】図５（Ａ）はウェーハの隙間にデバイスチップが嵌め込まれる様子を示す斜視図であり、図５（Ｂ）はデバイスチップが嵌め込まれたウェーハを示す断面図である。
【図６】樹脂充填ステップにおけるウェーハを示す断面図である。
【図７】薄化ステップにおけるウェーハを示す断面図である。
【図８】図８（Ａ）は積層された複数のウェーハを示す断面図であり、図８（Ｂ）は薄化処理後の複数のウェーハを示す断面図である。
【図９】図９（Ａ）はフレームによって支持された積層ウェーハを示す断面図であり、図９（Ｂ）は分割された積層ウェーハを示す断面図である。
【発明を実施するための形態】
【００１６】
以下、添付図面を参照して本発明の実施形態を説明する。まず、本実施形態に係るウェーハの構成例について説明する。図１（Ａ）はウェーハ１１を示す斜視図であり、図１（Ｂ）はウェーハ１１を示す断面図である。
【００１７】
ウェーハ１１は、例えば円盤状に形成されたシリコンウェーハであり、表面１１ａ及び裏面１１ｂを備える。ウェーハ１１は、互いに交差するように格子状に配列された複数のストリート（分割予定ライン）１３によって複数の領域に区画されており、この領域の表面１１ａ側にはそれぞれ、ＩＣ（Integrated Circuit）、ＬＳＩ（Large Scale Integration）等の半導体デバイス１５が形成されている。
【００１８】
なお、ウェーハ１１の材質、形状、構造、大きさ等に制限はない。例えばウェーハ１１は、シリコン以外の半導体（ＧａＡｓ、ＩｎＰ、ＧａＮ、ＳｉＣ等）、ガラス、セラミックス、樹脂、金属等の材料でなるウェーハであってもよい。また、半導体デバイス１５の種類、数量、形状、構造、大きさ、配置等にも制限はない。
【００１９】
図１（Ｃ）は、半導体デバイス１５を拡大して示す斜視図である。半導体デバイス１５は、半導体デバイス１５の表面で露出し、他の配線、電極、半導体デバイス等に接続される複数の電極１７を備える。なお、電極１７の表面には、バンプ等の接続電極が形成されていてもよい。
【００２０】
また、ストリート１３によって区画された複数の領域の内部にはそれぞれ、半導体デバイス１５と接続された複数の電極（ビア電極、貫通電極）１９が埋め込まれている。電極１９は、ウェーハ１１の厚さ方向に沿って柱状に形成されており、例えば半導体デバイス１５の電極１７と接続されている。
【００２１】
電極１９はそれぞれ、半導体デバイス１５からウェーハ１１の裏面１１ｂ側に向かって配置されており、その長さ（高さ）はウェーハ１１の厚さ未満である。そのため、電極１９はウェーハ１１の裏面１１ｂで露出しておらず、ウェーハ１１の内部に埋没した状態となっている。なお、電極１９の材質に制限はなく、例えば、銅、タングステン、アルミニウム等の金属によって電極１９が形成される。また、ウェーハ１１と電極１９との間には、ウェーハ１１と電極１９とを絶縁する絶縁層が形成されていてもよい。
【００２２】
ウェーハ１１の裏面１１ｂ側に対して研削加工やプラズマエッチング等を施してウェーハ１１を薄化すると、電極１９がウェーハ１１の裏面１１ｂ側で露出する。そして裏面１１ｂ側で露出する電極１９を備えたウェーハ１１を複数枚準備して積層すると、各ウェーハ１１に形成された半導体デバイス１５が互いに重なるように積層されるとともに、半導体デバイス１５同士が電極１９を介して接続される。
【００２３】
そして、積層された複数のウェーハ１１を備える積層ウェーハに対して、切削加工やレーザー加工等が施され、積層ウェーハがストリート１３に沿って分割される。その結果、積層された複数の半導体デバイス１５を備えるデバイスチップ（積層デバイスチップ）が製造される。
【００２４】
なお、ウェーハ１１には、半導体デバイス１５の不良品（不良デバイス）が含まれることがある。図１（Ａ）及び図１（Ｂ）には、ウェーハ１１に不良デバイス１５ａが含まれている例を示している。この不良デバイス１５ａは、例えば、予め設定された所定の電気的特性の基準を満たしていない半導体デバイス１５に相当する。
【００２５】
不良デバイス１５ａを含むウェーハ１１を積層して積層ウェーハを形成し、この積層ウェーハを分割すると、不良デバイス１５ａを含む積層デバイスチップが製造される。そして、積層デバイスチップに含まれる一部の半導体デバイス１５が不良デバイス１５ａであると、他の半導体デバイス１５が良品であったとしても、積層デバイスチップ全体としては不良品（不良チップ）と判別されてしまう。
【００２６】
そこで、本実施形態に係るウェーハの製造方法では、ウェーハ１１から不良デバイス１５ａをくり抜き、このくり抜きによってウェーハ１１に形成された隙間に良品の半導体デバイス１５を嵌め込む。これにより、不良デバイス１５ａを含まないウェーハ１１が製造される。以下、本実施形態に係るウェーハの製造方法の具体例を説明する。
【００２７】
まず、互いに交差する複数のストリート１３によって区画された複数の領域にそれぞれ半導体デバイス１５が形成されたウェーハ１１（図１（Ａ）参照）を準備する（ウェーハ準備ステップ）。なお、後の工程で複数のウェーハ１１を積層することによって積層ウェーハを形成するため、ウェーハ準備ステップでは複数のウェーハ１１を準備しておくことが好ましい。また、ここでは、ウェーハ準備ステップで準備された一のウェーハ１１に不良デバイス１５ａが含まれている場合について説明する。
【００２８】
次に、ウェーハ１１に含まれる半導体デバイス１５のそれぞれについて、半導体デバイス１５が良品であるか不良品であるかを判別する検査を実施する。半導体デバイス１５の検査では、例えば、半導体デバイス１５に金属でなる探針（プローブ）を当てて半導体デバイス１５の電気的特性を測定する（プロービング）。そして、測定された電気的特性が所定の基準を満たすか否かに基づいて、半導体デバイス１５が良品であるか不良品であるかが判別される。
【００２９】
ウェーハ１１に半導体デバイス１５の不良品（不良デバイス１５ａ）が含まれていると、当該半導体デバイス１５は検査によって不良品であると判別される。また、不良品であると判別された半導体デバイス１５の位置が記録される。
【００３０】
次に、不良品であると判別された半導体デバイス１５（不良デバイス１５ａ）を含む領域（不良デバイス領域）を、ウェーハ１１からくり抜く（くり抜きステップ）。図２（Ａ）はくり抜きステップにおけるウェーハ１１を示す断面図である。
【００３１】
くり抜きステップでは、まず、ウェーハ１１を支持する支持部材（不図示）を準備し、この支持部材上にウェーハ１１を固定する。例えばウェーハ１１は、裏面１１ｂ側が支持部材の表面と対向するように、仮接着剤や保護テープを介して支持部材上に固定される。支持部材としては、例えば、ウェーハ１１と同一の材質でなりウェーハ１１と概ね同径の円盤状のウェーハや、ウェーハ１１を支持する専用の治具等を用いることができる。
【００３２】
次に、不良デバイス１５ａを囲む４本のストリート１３に沿ってウェーハ１１を切断する。これにより、不良デバイス１５ａを含む直方体状の不良デバイス領域１１ｃがウェーハ１１からくり抜かれて除去される。なお、ウェーハ１１を切断する方法に制限はなく、例えば、レーザー加工やプラズマダイシング等によってウェーハ１１が切断される。
【００３３】
レーザー加工によってウェーハ１１を切断する場合には、レーザー加工装置が用いられる。レーザー加工装置は、ウェーハ１１を保持するチャックテーブル（支持テーブル）と、チャックテーブルによって保持されたウェーハ１１に向かってレーザービームを照射するレーザー照射ユニットとを備える。
【００３４】
レーザー照射ユニットから照射されるレーザービームの波長は、例えば、レーザービームの少なくとも一部がウェーハ１１に吸収されるように設定される。この場合、ウェーハ１１に対して吸収性を有するレーザービームが照射される。このレーザービームを、不良デバイス１５ａを囲む４本のストリート１３に沿って照射すると、ウェーハ１１にアブレーション加工が施され、ウェーハ１１が当該４本のストリート１３に沿って切断される。その結果、不良デバイス領域１１ｃがウェーハ１１からくり抜かれる。
【００３５】
レーザービームは、ウェーハ１１の表面１１ａ側に照射してもよいし、裏面１１ｂ側に照射してもよい。また、レーザービームの照射条件（パワー、スポット径、繰り返し周波数、照射回数等）は、レーザービームの照射によってウェーハ１１が切断されるように適宜設定される。
【００３６】
なお、ウェーハ１１の表面１１ａ側には、半導体デバイス１５を構成する各種の膜（導電膜、絶縁膜等）や、半導体デバイス１５の評価に用いられるＴＥＧ（Test Element Group）等を含む層（機能層）が、ストリート１３に沿って残留していることがある。この場合は、予めウェーハ１１の表面１１ａ側にレーザービームをストリート１３に沿って照射することにより、機能層を除去しておくことが好ましい。
【００３７】
また、ウェーハ１１に対して吸収性を有するレーザービームを用いる場合には、レーザービームの照射と共に液体（純水等）を噴射し、レーザービームを水柱を介してウェーハ１１に照射する手法（アクアレーザー）を用いてもよい。この場合、レーザービームでウェーハ１１を加工することによって生じた加工屑（デブリ）が、液体によって洗い流される。特に、後述の薄化ステップの実施前のウェーハ１１は比較的厚く、ウェーハ１１の加工によって生じるデブリの量が多いため、アクアレーザーを用いることが好ましい。
【００３８】
また、レーザービームの波長は、レーザービームがウェーハ１１に対して透過性を有するように設定されてもよい。この場合、レーザービームをウェーハ１１の内部に集光させ、不良デバイス１５ａを囲む４本のストリート１３に沿って走査することにより、ウェーハ１１の内部に改質された領域（改質層）が形成される。この改質層が形成された領域は、ウェーハ１１の他の領域よりも脆くなる。そして、この改質層がウェーハ１１の破断の起点（きかっけ）となり、不良デバイス領域１１ｃがくり抜かれる。
【００３９】
具体的には、改質層を形成すると、改質層からウェーハ１１の厚さ方向に沿ってクラックが発生する。そして、クラックが改質層を介してウェーハ１１の表面１１ａから裏面１１ｂに至るように連結されると、不良デバイス領域１１ｃが容易にくり抜かれる。なお、クラックがウェーハ１１の表面１１ａから裏面１１ｂに至るように形成されやすくするため、改質層をウェーハ１１の内部に２層以上形成してもよい。改質層の層数は、ウェーハ１１の厚さや材質に応じて適宜設定される。
【００４０】
また、上記の改質層及びクラックの形成後、ウェトエッチングによって不良デバイス領域１１ｃのくり抜きを行ってもよい。ウェーハ１１の改質層又はクラックが形成された領域は、ウェーハ１１の他の領域と比較してエッチングが進行しやすい。そのため、不良デバイス領域１１ｃの周囲にエッチング液を供給すると、不良デバイス１５ａを囲む４本のストリート１３に沿ってエッチングが部分的に進行し、不良デバイス領域１１ｃがウェーハ１１からくり抜かれる。
【００４１】
また、不良デバイス領域１１ｃのくり抜きには、超音波を用いることもできる。具体的には、改質層の形成後、ウェーハ１１を純水等の液体に沈めた状態で、該液体に超音波を照射する。その結果、液体に付与された超音波振動によって、不良デバイス領域１１ｃがウェーハ１１からくり抜かれる。
【００４２】
一方、プラズマダイシングによってウェーハ１１を切断する場合には、まず、ウェーハ１１の表面１１ａ側又は裏面１１ｂ側にマスク層が形成される。このマスク層は、不良デバイス１５ａを囲む４本のストリート１３が露出するように形成される。その後、プラズマエッチング装置を用い、マスク層を介してプラズマ化したガスをウェーハ１１に供給する。これにより、マスク層で覆われていない４本のストリートに沿ってウェーハ１１がエッチングされ、切断される。そして、不良デバイス領域１１ｃがウェーハ１１からくり抜かれる。
【００４３】
なお、マスク層の材料に制限はなく、例えば、感光性の樹脂でなるレジストを用いることができる。また、ＰＶＡ（ポリビニルアルコール）等の水溶性の樹脂をウェーハ１１に塗布した後、不良デバイス１５ａを囲む４本のストリート１３に沿ってレーザービームを照射して液体を除去する（アブレーション加工）ことによって、マスク層を形成してもよい。
【００４４】
図２（Ｂ）は、不良デバイス領域１１ｃがくり抜かれたウェーハ１１を示す斜視図である。くり抜きステップを実施すると、ウェーハ１１から不良デバイス領域１１ｃがくり抜かれ、ウェーハ１１の不良デバイス領域１１ｃが存在していた位置には、直方体状の隙間（開口部）１１ｄが形成される。そして、不良デバイス領域１１ｃのくり抜きが完了すると、ウェーハ１１から支持部材が剥離される。
【００４５】
次に、不良デバイス１５ａと同種で良品の半導体デバイス１５を備え、隙間１１ｄに嵌め込むことが可能なサイズのデバイスチップを準備する。このデバイスチップの製造には、例えば、ウェーハ１１と同一の構造を有するウェーハ３１が用いられる。図３（Ａ）は、デバイスチップ準備用のウェーハ３１を示す斜視図である。
【００４６】
ウェーハ３１は、ウェーハ１１と同一の材質でなり、表面３１ａ及び裏面３１ｂを備える。また、ウェーハ３１は、互いに交差するように格子状に配列された複数のストリート（分割予定ライン）３３によって複数の領域に区画されており、この領域の表面３１ａ側にはそれぞれ、半導体デバイス３５が形成されている。
【００４７】
なお、半導体デバイス３５は、図１（Ｃ）に示す半導体デバイス１５と同一の機能を有する。また、半導体デバイス３５の構造は、半導体デバイス１５と同様である。半導体デバイス３５には、電極（ビア電極、貫通電極）３７（図５（Ｂ）参照）が接続されている。電極３７の構成及び材質は、図１（Ｃ）に示す半導体デバイス１５に接続された電極１９と同一である。
【００４８】
ウェーハ３１をストリート３３に沿って分割することにより、半導体デバイス３５をそれぞれ備える複数のデバイスチップが製造される。ウェーハ３１の分割は、例えば前述のレーザー加工やプラズマエッチング等によって実施される。また、切削装置を用いてウェーハ３１を分割してもよい。
【００４９】
切削装置は、ウェーハ３１を保持するチャックテーブル（支持テーブル）と、チャックテーブルによって保持されたウェーハ３１を切削する切削ユニットとを備える。切削ユニットは、ウェーハ３１を切削するための環状の切削ブレードが装着されるスピンドル（回転軸）を備える。スピンドルの先端部に装着された切削ブレードを回転させ、ストリート３３に沿ってウェーハ３１に切り込ませることにより、ウェーハ３１がストリート３３に沿って分割される。これにより、半導体デバイス３５をそれぞれ備える複数のデバイスチップ３９が得られる。
【００５０】
図３（Ｂ）は、複数のデバイスチップ３９に分割されたウェーハ３１を示す斜視図である。なお、デバイスチップ３９は、後述の嵌め込みステップにおいてウェーハ１１の隙間１１ｄ（図５（Ａ）参照）に嵌め込むことが可能なサイズに形成される。デバイスチップ３９のサイズは、例えば、ウェーハ３１をストリート３３に沿って加工する際、加工される領域の幅を制御することによって調節される。また、デバイスチップ３９の寸法が予め把握されている場合には、前述のくり抜きステップにおいて、デバイスチップ３９よりも大きな隙間１１ｄを形成しておけばよい。
【００５１】
また、ウェーハ３１に形成された複数の半導体デバイス３５に対しては検査が行われ、半導体デバイス３５がそれぞれ良品であるか不良品であるかが判別される。そして、ウェーハ３１の分割によって得られた複数のデバイスチップ３９から、不良品であると判別された半導体デバイス３５を備えるデバイスチップ３９が除去される。
【００５２】
これにより、良品の半導体デバイス１５（図１（Ｃ）参照）と同一の半導体デバイス３５を備えたデバイスチップ３９が得られる。すなわち、デバイスチップ３９は、不良デバイス１５ａ（図１（Ａ）等参照）と同一の機能を有する良品の半導体デバイス３５（不良デバイス１５ａが本来有すべき機能を備えた半導体デバイス３５）を備える。
【００５３】
なお、デバイスチップ３９を準備（製造）するタイミングに制限はない。例えば、デバイスチップ３９は、ウェーハ準備ステップの前、又はウェーハ準備ステップと同時進行で製造されてもよいし、ウェーハ準備ステップとくり抜きステップとの間、又はくり抜きステップの後に製造されてもよい。
【００５４】
次に、デバイスチップ３９をウェーハ１１の隙間１１ｄに嵌め込む（嵌め込みステップ）。嵌め込みステップでは、まず、ウェーハ１１を支持する支持ウェーハ５１を準備する。図４（Ａ）は、ウェーハ１１及び支持ウェーハ５１を示す斜視図である。
【００５５】
支持ウェーハ５１は、例えばウェーハ１１と概ね同径に形成された円盤状のウェーハであり、表面５１ａ及び裏面５１ｂを備える。なお、支持ウェーハ５１の材質に制限はなく、例えば支持ウェーハ５１はウェーハ１１と同一の材質でなる。
【００５６】
そして、ウェーハ１１の表面１１ａ側と支持ウェーハ５１の表面５１ａ側とが対向するように、ウェーハ１１と支持ウェーハ５１とを貼り合わせる（図４（Ａ）参照）。ウェーハ１１と支持ウェーハ５１とは、例えば接着層５３を介して貼り合わされる。これにより、ウェーハ１１が支持ウェーハ５１に固定される。なお、支持ウェーハ５１は、最終的にウェーハ１１から剥離される。そのため、接着層５３には、所定の処理（紫外線の照射、加熱処理、薬液処理等）を施すことによって接着力が低下する仮接着剤を用いることが好ましい。
【００５７】
図４（Ｂ）は、支持ウェーハ５１に固定されたウェーハ１１を示す断面図である。ウェーハ１１と支持ウェーハ５１とが貼り合わされると、ウェーハ１１に形成された隙間１１ｄの支持ウェーハ５１側（図４（Ｂ）では表面１１ａ側）が支持ウェーハ５１によって覆われて塞がれる。
【００５８】
その後、ウェーハ１１の隙間１１ｄにデバイスチップ３９を嵌め込む。図５（Ａ）は、ウェーハ１１の隙間１１ｄにデバイスチップ３９が嵌め込まれる様子を示す斜視図である。デバイスチップ３９は、半導体デバイス３５が形成された面側が支持ウェーハ５１の表面５１ａと対向するように、ウェーハ１１の隙間１１ｄに嵌め込まれる。
【００５９】
図５（Ｂ）は、デバイスチップ３９が嵌め込まれたウェーハ１１を示す断面図である。なお、デバイスチップ３９のサイズが隙間１１ｄよりも小さく、デバイスチップ３９の輪郭と隙間１１ｄの輪郭とが一致しない場合は、隙間１１ｄの内部で露出するウェーハ１１の側面とデバイスチップ３９との間に隙間５５が形成される。
【００６０】
なお、前述のくり抜きステップは、ウェーハ１１を支持ウェーハ５１によって支持した状態で行ってもよい。この場合には、ウェーハ１１の表面１１ａ側と支持ウェーハ５１の表面５１ａ側とが貼り合わされた状態で、不良デバイス領域１１ｃのくり抜き（図２（Ａ）参照）と、デバイスチップ３９の嵌め込み（図５（Ａ）参照）とが行われる。これにより、くり抜きステップにおいてウェーハ１１を支持する支持部材を別途準備する必要がなくなる。
【００６１】
次に、ウェーハ１１の隙間１１ｄに嵌め込まれたデバイスチップ３９とウェーハ１１との間の隙間に樹脂を充填する（樹脂充填ステップ）。図６は、樹脂充填ステップにおけるウェーハ１１を示す断面図である。
【００６２】
樹脂充填ステップでは、ウェーハ１１の裏面１１ｂ側に樹脂層５７が形成される。樹脂層５７は、例えば、エポキシ樹脂等の液状樹脂をウェーハ１１の裏面１１ｂ側に塗布して硬化させることによって形成される。ただし、樹脂層５７の材料に制限はない。
【００６３】
ウェーハ１１の裏面１１ｂ側に液状樹脂を塗布すると、樹脂の一部がウェーハ１１とデバイスチップ３９との間の隙間５５（図５（Ｂ）参照）に流入し、樹脂が隙間５５に充填される。この状態で液状樹脂を硬化させると、ウェーハ１１とデバイスチップ３９とが樹脂層５７を介して結合され、デバイスチップ３９がウェーハ１１に固定される。
【００６４】
次に、ウェーハ１１の裏面１１ｂ側に研削加工等を施し、ウェーハ１１を薄化する（薄化ステップ）。薄化ステップは、例えば研削装置を用いて実施される。研削装置は、ウェーハ１１を保持するチャックテーブル（支持テーブル）と、チャックテーブルによって保持されたウェーハ１１を研削する研削ユニットとを備える。また、研削ユニットは、ウェーハ１１を研削するための研削砥石が固定された研削ホイールが装着されるスピンドル（回転軸）を備える。
【００６５】
ウェーハ１１は、裏面１１ｂ側が上方に露出するように、チャックテーブルによって保持される。そして、チャックテーブルと研削ホイールとをそれぞれ所定の回転数で回転させながら、研削ホイールの研削砥石をウェーハ１１の裏面１１ｂ側（樹脂層５７側）に接触させる。これにより、樹脂層５７及びウェーハ１１の裏面１１ｂ側が研削され、ウェーハ１１が所定の厚さとなるまで薄化される。
【００６６】
図７は、薄化ステップにおけるウェーハ１１を示す断面図である。例えばウェーハ１１の薄化は、半導体デバイス１５と接続された電極１９と、半導体デバイス３５と接続された電極３７とが、ウェーハ１１の裏面１１ｂ側で露出するまで継続される。
【００６７】
上記のように、ウェーハ１１を支持ウェーハ５１に固定した後にウェーハ１１の薄化を行う場合、ウェーハ１１と支持ウェーハ５１との貼り合わせ（図４（Ａ）参照）は、ウェーハ１１が厚くウェーハ１１の剛性が高い状態で行われる。これにより、貼り合わせ時のウェーハ１１の変形が抑制され、ウェーハ１１の破損が防止されるとともに、ウェーハ１１と支持ウェーハ５１との位置合わせが容易になる。
【００６８】
なお、ウェーハ１１を薄化する方法は、研削装置を用いた研削加工に限定されない。例えば、ウェーハ１１の裏面１１ｂ側にプラズマエッチングを施すことによってウェーハ１１を薄化してもよい。また、研削装置を用いた研削加工と、プラズマエッチングとの両方を用いてウェーハ１１を薄化してもよい。
【００６９】
薄化ステップを実施すると、ウェーハ１１の裏面１１ｂ側で電極１９，３７が露出する。これにより、半導体デバイス１５，３５と、ウェーハ１１の裏面１１ｂ側に配置される他のウェーハに形成された半導体デバイス（不図示）とを、電極１９，３７を介して接続することが可能となる。すなわち、本実施形態に係るウェーハの製造方法を用いることにより、積層ウェーハの形成に用いることが可能なウェーハ１１が製造される。
【００７０】
なお、本実施形態では、電極１９，３７が埋め込まれたウェーハ１１を薄化することによって、ウェーハ１１の裏面１１ｂで電極１９，３７を露出させるプロセスについて説明したが、ウェーハ１１を薄化した後に電極１９，３７を形成してもよい。この場合は、ウェーハ１１の薄化後、ウェーハ１１の裏面１１ｂから半導体デバイス１５，３５に至る開口がウェーハ１１に形成される。そして、この開口に導電性材料が充填され、電極１９，３７が形成される。
【００７１】
次に、上記のウェーハ１１を用いて、積層された複数の半導体デバイスを備えるデバイスチップ（積層デバイスチップ）を製造する方法の具体例を説明する。積層デバイスチップを製造する際は、まず、積層された複数のウェーハを有する積層ウェーハを形成する（ウェーハ積層ステップ）。
【００７２】
ウェーハ積層ステップでは、薄化ステップ後のウェーハ１１（図７参照）と、前述のウェーハ準備ステップで準備された他のウェーハ６１（図８（Ａ）参照）とが用いられる。なお、ウェーハ６１の構成は、図１（Ａ）に示すウェーハ１１と同一である。
【００７３】
ウェーハ６１は、ウェーハ１１と同一の材質でなり、表面６１ａ及び裏面６１ｂを備える。また、ウェーハ６１は、互いに交差するように格子状に配列された複数のストリート（分割予定ライン）によって複数の領域に区画されており、この領域の表面６１ａ側にはそれぞれ、半導体デバイス６３が形成されている。
【００７４】
なお、半導体デバイス６３の構成及び機能は、図１（Ｃ）に示す半導体デバイス１５と同一である。また、半導体デバイス６３には、電極（ビア電極、貫通電極）６５が接続されている。電極６５の構成及び材質は、図１（Ｃ）に示す半導体デバイス１５に接続された電極１９と同一である。
【００７５】
まず、ウェーハ１１上にウェーハ６１を積層する。図８（Ａ）は、積層されたウェーハ１１及びウェーハ６１を示す断面図である。ウェーハ６１は、表面６１ａ側がウェーハ１１の裏面１１ｂ側と対向するように、ウェーハ１１に貼り合わされる。ウェーハ１１とウェーハ６１とは、例えば接着層６７を介して貼り合わされる。
【００７６】
なお、一旦ウェーハ１１とウェーハ６１とが接合された後は、ウェーハ１１とウェーハ６１とが再度分離されることはない。そのため、接着層６７には永久接着剤が用いられる。また、ウェーハ１１とウェーハ６１との貼り合わせには、必ずしも接着層６７を用いる必要はない。例えば、表面活性化接合によってウェーハ１１の裏面１１ｂ側とウェーハ６１の表面６１ａ側とを接合してもよい。
【００７７】
ウェーハ１１とウェーハ６１との貼り合わせの前又は後には、ウェーハ６１が備える複数の半導体デバイス６３の検査が行われ、半導体デバイス６３が良品であるか不良品であるかが判別される。そして、ウェーハ６１に半導体デバイス６３の不良品が含まれる場合は、ウェーハ１１上に積層されたウェーハ６１に対して、前述のくり抜きステップと嵌め込みステップとが実施される。
【００７８】
すなわち、ウェーハ６１に不良品であると判別された半導体デバイス６３が含まれる場合は、その半導体デバイス６３を含む不良デバイス領域がウェーハ６１からくり抜かれる（図２（Ａ）参照）。また、不良デバイス領域のくり抜きによってウェーハ６１に形成された隙間に、デバイスチップ３９が嵌め込まれる（図５（Ａ）参照）。なお、くり抜きステップと嵌め込みステップとはそれぞれ、ウェーハ６１がウェーハ１１に積層される前に実施してもよい。その後、ウェーハ６１に対して前述の樹脂充填ステップが実施される。
【００７９】
ウェーハ１１とウェーハ６１とは、ウェーハ１１に含まれる半導体デバイス１５，３５と、ウェーハ６１に含まれる半導体デバイス６３，３５とが重畳するように貼り合わされる。そして、ウェーハ１１に含まれる半導体デバイス１５，３５と接続された電極１９，３７が、ウェーハ６１に含まれる半導体デバイス６３，３５と接続される。
【００８０】
なお、半導体デバイス６３の表面には、例えばバンプ（不図示）が接続電極として形成されている。そして、ウェーハ１１とウェーハ６１とを接着層６７を介して貼り合わせると、バンプが接着層６７に埋没し、電極１９，３７と接触する。これにより、半導体デバイス６３と電極１９，３７とが接続される。
【００８１】
次に、ウェーハ６１に対して前述の薄化処理が実施される。これにより、ウェーハ６１が薄化するとともに、半導体デバイス６３に接続された電極６５がウェーハ６１の裏面６１ｂ側で露出する。図８（Ｂ）は、薄化処理後のウェーハ１１及びウェーハ６１を示す断面図である。なお、ウェーハ６１にデバイスチップ３９が嵌め込まれている場合は、デバイスチップ３９の半導体デバイス３５と接続された電極３７もウェーハ６１の裏面６１ｂ側で露出する。このようにして、積層されたウェーハ１１とウェーハ６１とを備える積層ウェーハ７１が形成される。
【００８２】
なお、ウェーハ積層ステップでは、ウェーハ１１上に複数のウェーハ６１を積層してもよい。例えば、ウェーハ１１上に積層された一のウェーハ６１上に、更に他のウェーハ６１を積層してもよい。この場合、ウェーハ１１上に積層された複数のウェーハ６１それぞれに対して、くり抜きステップ、嵌め込みステップ、及び樹脂充填ステップを実施する。これにより、３層以上のウェーハを備える積層ウェーハ７１が得られる。
【００８３】
また、本実施形態では、ウェーハ１１の内部に埋め込まれた電極１９及び電極３７を介して半導体デバイス同士が接続される構成について説明したが、半導体デバイス同士の接続方法は上記に限定されない。例えば、ウェーハ１１とウェーハ６１とを積層した後に、半導体デバイス１５と半導体デバイス３５とを接続する電極を積層ウェーハ７１の内部に形成してもよい。
【００８４】
次に、積層ウェーハ７１をストリート１３に沿って分割して、積層された複数の半導体デバイスを備える積層デバイスチップを形成する（分割ステップ）。分割ステップでは、まず、積層ウェーハ７１を環状のフレームで支持する。
【００８５】
図９（Ａ）は、環状のフレーム７５によって支持された積層ウェーハ７１を示す断面図である。積層ウェーハ７１の表面側又は裏面側（図９（Ａ）ではウェーハ６１の裏面６１ｂ側）には、積層ウェーハ７１より径の大きい円形のテープ７３が貼着される。例えばテープ７３は、ポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタラート等の樹脂でなる基材上に、ゴム系やアクリル系の粘着層（糊層）を形成することによって得られる柔軟なフィルムである。
【００８６】
また、テープ７３の外周部は、積層ウェーハ７１より径の大きい円形の開口７５ａを中央部に備える環状のフレーム７５に貼着される。これにより、積層ウェーハ７１は開口７５ａの内側に配置された状態で、テープ７３を介してフレーム７５によって支持される。
【００８７】
その後、ウェーハ１１の表面１１ａ側から支持ウェーハ５１（図８（Ｂ）参照）が剥離される。支持ウェーハ５１を剥離する際は、接着層５３（図８（Ｂ）参照）に対して所定の処理を施し、接着層５３の接着力を低下させてもよい。
【００８８】
次に、例えば前述の切削装置を用いて、積層ウェーハ７１を分割する。切削装置を用いて積層ウェーハ７１を分割する場合は、切削装置のチャックテーブルによって積層ウェーハ７１がテープ７３を介して保持される。そして、切削ブレードによって積層ウェーハ７１が切削され、分割される。
【００８９】
切削ブレードで積層ウェーハ７１を切削する場合、切削ブレードの位置は、切削ブレードの下端がテープ７３の上面（ウェーハ６１の裏面６１ｂ）よりも下方で、且つテープ７３の下面（チャックテーブルの保持面）よりも上方に位置付けられるように調節される。この状態で、切削ブレードを回転させ、ストリート１３に沿って積層ウェーハ７１に切り込ませることにより、積層ウェーハ７１がストリート１３に沿って切削、分割される。
【００９０】
図９（Ｂ）は、分割された積層ウェーハ７１を示す断面図である。積層ウェーハ７１をストリート１３に沿って切断すると、積層ウェーハ７１は、複数の積層された半導体デバイス１５，３５，６３を備える積層デバイスチップ７７に分割される。このように、複数のウェーハ（ウェーハ１１及びウェーハ６１）を積層して積層ウェーハ７１を形成し、この積層ウェーハ７１を分割することにより、積層デバイスチップ７７が形成される。
【００９１】
なお、上記では、支持ウェーハ５１（図８（Ｂ）参照）を剥離した後に積層ウェーハ７１を分割する例について説明した。ただし、積層ウェーハ７１の分割は、積層ウェーハ７１が支持ウェーハ５１によって支持された状態で行ってもよい。
【００９２】
また、上記では切削装置を用いて積層ウェーハ７１を分割する例について説明したが、積層ウェーハ７１の分割方法に制限はなく、例えばレーザー加工装置を用いて積層ウェーハ７１を分割することもできる。この場合、ストリート１３に沿って積層ウェーハ７１にレーザービームを照射してアブレーション加工を施すことにより、積層ウェーハ７１が複数の積層デバイスチップ７７に分割される。
【００９３】
以上の通り、本実施形態に係るウェーハの製造方法は、不良品であると判別された半導体デバイス１５を含む不良デバイス領域１１ｃをウェーハ１１からくり抜くくり抜きステップと、不良品であると判別された半導体デバイス１５と同一の機能を有する良品の半導体デバイス１５を備えるデバイスチップを、不良デバイス領域１１ｃのくり抜きによって形成された隙間に嵌め込む嵌め込みステップと、を備える。
【００９４】
上記のウェーハの製造方法によれば、不良デバイス１５ａを含まないウェーハ１１を製造することができる。そして、このように製造されたウェーハ１１を積層して積層ウェーハ７１を形成し、この積層ウェーハ７１を分割することにより、不良デバイス１５ａを含まない積層デバイスチップ７７を形成することが可能となる。これにより、積層デバイスチップ７７の歩留まりの低下が抑制される。
【００９５】
なお、上記実施形態に係る構造、方法等は、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施できる。
【符号の説明】
【００９６】
１１  ウェーハ
１１ａ  表面
１１ｂ  裏面
１１ｃ  不良デバイス領域
１１ｄ  隙間（開口部）
１３  ストリート（分割予定ライン）
１５  半導体デバイス
１５ａ  不良デバイス
１７  電極
１９  電極（ビア電極、貫通電極）
３１  ウェーハ
３１ａ  表面
３１ｂ  裏面
３３  ストリート（分割予定ライン）
３５  半導体デバイス
３７  電極（ビア電極、貫通電極）
３９  デバイスチップ
５１  支持ウェーハ
５１ａ  表面
５１ｂ  裏面
５３  接着層
５５  隙間
５７  樹脂層
６１  ウェーハ
６１ａ  表面
６１ｂ  裏面
６３  半導体デバイス
６５  電極（ビア電極、貫通電極）
６７  接着層
７１  積層ウェーハ
７３  テープ
７５  フレーム
７５ａ  開口
７７  積層デバイスチップ
【図１】
2020194936.tif 000003
【図２】
2020194936.tif 000004
【図３】
2020194936.tif 000005
【図４】
2020194936.tif 000006
【図５】
2020194936.tif 000007
【図６】
2020194936.tif 000008
【図７】
2020194936.tif 000009
【図８】
2020194936.tif 000010
【図９】
2020194936.tif 000011