(57)【要約】      （修正有）【課題】１つのトランジスタチップで容易に多様な信号処理回路を構成し、複数のトランジスタのエミッタ領域又はコレクタ領域を共通化して、チップ製造コストを下げた多用途抵抗付きトランジスタを提供する。【解決手段】多用途抵抗付きトランジスタにおいて、第１トランジスタＴｒ１と第２トランジスタＴｒ２との間の領域に形成した６つの抵抗のうち上段の２つを並列に接続して抵抗Ｒ１とし、中段の２つを並列に接続して抵抗Ｒ２としている。抵抗Ｒ１及び抵抗Ｒ２とした４つの抵抗における左側の抵抗接続電極は、Ｔｒ１のコレクタ電極１４Ｅと接続され、抵抗Ｒ１とした２つの抵抗における右側にある抵抗接続電極は、接続領域１８Ｂと接続され、抵抗Ｒ２とした２つの抵抗における右側にある抵抗接続電極は、Ｔｒ２のコレクタ電極１４Ｅと接続されている。Ｔｒ１及びＴｒ２のベース電極１３Ｅは、それぞれ接続領域１８Ａ及び１８Ｃと接続されている。【選択図】図６
2020194850.tif 000002
【特許請求の範囲】
【請求項１】
１つの半導体チップに形成された第１トランジスタ、第２トランジスタ、複数の抵抗、複数の配線及び複数の接続領域を有する多用途抵抗付きトランジスタであって、
前記第１トランジスタのベース又はゲートを、第１ＢＧ接続領域に接続し、
前記第２トランジスタのベース又はゲートを、第２ＢＧ接続領域に接続し、
前記第１トランジスタのエミッタ又はソースを、ＥＳ接続領域に接続し、
前記第２トランジスタのエミッタ又はソースを、前記ＥＳ接続領域に接続し、
前記第１トランジスタのコレクタ又はドレインを、前記第１抵抗を介して第１ＣＤ接続領域に接続するとともに、第２ＣＤ接続領域に接続し、
前記第２トランジスタのコレクタ又はドレインを、前記第２抵抗を介して前記第２ＣＤ接続領域に接続するとともに、第３ＣＤ接続領域に接続してある
ことを特徴とする多用途抵抗付きトランジスタ。
【請求項２】
前記第１トランジスタのベース又はゲートを、第３抵抗を介して前記第１ＢＧ接続領域に接続するとともに、第４抵抗を介して前記ＥＳ接続領域に接続し、
前記第２トランジスタのベース又はゲートを、第５抵抗を介して前記第２ＢＧ接続領域に接続するとともに、第６抵抗を介して前記ＥＳ接続領域に接続してある
ことを特徴とする請求項１記載の多用途抵抗付きトランジスタ。
【請求項３】
前記第１トランジスタ及び前記第２トランジスタは、前記１つの半導体チップ内に形成された第１ベース領域及び第２ベース領域、前記第１ベース領域内に形成された第１コレクタ領域及び前記第２ベース領域内に形成された第２コレクタ領域並びに共通のエミッタ領域よりなる
ことを特徴とする請求項１又は２記載の多用途抵抗付きトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１つのチップ内に複数のトランジスタと複数の抵抗を内蔵しており、３レベル出力回路、ＮＯＲ回路、論理反転回路及び差動増幅回路を構成することが可能な多用途抵抗付きトランジスタに関するものである。
【背景技術】
【０００２】
従来、トランジスタ回路として、特許文献１（特許第３１５４０９０号公報）に記載されている単一のトランジスタ上に薄膜抵抗を内蔵するもの、特許文献２（特許第２８７８７１７号公報）に記載されている差動増幅回路や高周波信号処理回路を構成するもの、特許文献３（特許第４６２４４１６号公報）に記載されている各種差動出力回路を構成するもの等が知られている。
【０００３】
しかし、特許文献１に記載されているトランジスタ回路は、単一のトランジスタしか有していないために、汎用性は高いものの各種の回路を構成するためには複数の配線や抵抗等を接続する必要があり、特許文献２及び３に記載されているトランジスタ回路は、いずれも差動出力回路を構成するためのものであり、多様な回路を構成できるものではなかった。
また、一般的に利用されている抵抗内蔵トランジスタは、コレクタ側には抵抗が内蔵されておらず、外部に負荷抵抗を接続する必要があり、スイッチング動作においてコレクタ端子から信号を出力する際、オフ状態における電源電圧レベルとオン状態におけるＧＮＤレベルの２種類の状態しか信号として出力できなかった。
さらに、論理反転回路やＮＯＲ回路を構成する場合、抵抗内蔵トランジスタに対して複数の素子を追加して接続する必要があった。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３１５４０９０号公報
【特許文献２】特許第２８７８７１７号公報
【特許文献３】特許第４６２４４１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、１つの半導体チップに複数のトランジスタと抵抗を形成するとともに、複数の配線と接続領域を設けてなる多用途抵抗付きトランジスタであって、複数の電極に、電源、アース、抵抗等を接続するだけで、３レベル出力回路、ＮＯＲ回路、論理反転回路及び差動増幅回路を構成できるようにすることを第一の課題としてなされたものである。
また、本発明は、１つの半導体チップに形成される複数のトランジスタのエミッタ領域を配線パターンによって電気的に接続することなく共通化して、チップ製造コストを下げることを第二の課題としてなされたものである。
【課題を解決するための手段】
【０００６】
請求項１に係る発明は、図１に示すように、１つの半導体チップに形成された第１トランジスタ（Ｔｒ１）、第２トランジスタ（Ｔｒ２）、複数の抵抗、複数の配線並びに複数の接続領域を有する多用途抵抗付きトランジスタであって、
前記第１トランジスタのベース又はゲートを、第１ＢＧ接続領域に接続し、
前記第２トランジスタのベース又はゲートを、第２ＢＧ接続領域に接続し、
前記第１トランジスタのエミッタ又はソースを、ＥＳ接続領域に接続し、
前記第２トランジスタのエミッタ又はソースを、前記ＥＳ接続領域に接続し、
前記第１トランジスタのコレクタ又はドレインを、前記第１抵抗を介して第１ＣＤ接続領域に接続するとともに、第２ＣＤ接続領域に接続し、
前記第２トランジスタのコレクタ又はドレインを、前記第２抵抗を介して前記第２ＣＤ接続領域に接続するとともに、第３ＣＤ接続領域に接続してあることを特徴とする。
【０００７】
請求項２に係る発明は、請求項１に記載の多用途抵抗付きトランジスタにおいて、
図２に示すように、前記第１トランジスタのベース又はゲートを、第３抵抗を介して前記第１ＢＧ接続領域に接続するとともに、第４抵抗を介して前記ＥＳ接続領域に接続し、前記第２トランジスタのベース又はゲートを、第５抵抗を介して前記第２ＢＧ接続領域に接続するとともに、第６抵抗を介して前記ＥＳ接続領域に接続してあることを特徴とする。
【０００８】
請求項３に係る発明は、請求項１又は２に記載の多用途抵抗付きトランジスタにおいて、
図３に示すように、前記第１トランジスタ及び前記第２トランジスタは、前記１つの半導体チップ内に形成された第１ベース領域及び第２ベース領域、前記第１ベース領域内に形成された第１コレクタ領域及び前記第２ベース領域内に形成された第２コレクタ領域並びに共通のエミッタ領域よりなることを特徴とする。
【発明の効果】
【０００９】
請求項１に係る発明の多用途抵抗付きトランジスタによれば、１つの半導体チップに形成された第１トランジスタ、第２トランジスタ、複数の抵抗、複数の配線及び複数の接続領域を有し、
第１トランジスタのベース又はゲートを、第１ＢＧ接続領域に接続し、
第２トランジスタのベース又はゲートを、第２ＢＧ接続領域に接続し、
第１トランジスタのエミッタ又はソースを、ＥＳ接続領域に接続し、
第２トランジスタのエミッタ又はソースを、ＥＳ接続領域に接続し、
第１トランジスタのコレクタ又はドレインを、第１抵抗を介して第１ＣＤ接続領域に接続するとともに、第２ＣＤ接続領域に接続し、
第２トランジスタのコレクタ又はドレインを、第２抵抗を介して第２ＣＤ接続領域に接続するとともに、第３ＣＤ接続領域に接続してあるので、第１ＢＧ接続領域、第２ＢＧ接続領域、ＥＳ接続領域、第１ＣＤ接続領域、第２ＣＤ接続領域及び第３ＣＤ接続領域に、電源、アース、適宜の配線や抵抗を接続するだけで、３レベル出力回路、ＮＯＲ回路、論理反転回路及び差動増幅回路を構成できる。
そのため、様々な回路を製造する際の実装コストを抑えることができるとともに回路の小型化を実現し易く、同じ構成の多用途抵抗付きトランジスタを大量生産することができるので、多用途抵抗付きトランジスタ自体のコストも抑えることができる。
【００１０】
請求項２に係る発明では、第１トランジスタのベース又はゲートを、第３抵抗を介して第１ＢＧ接続領域に接続するとともに、第４抵抗を介してＥＳ接続領域に接続し、第２トランジスタのベース又はゲートを、第５抵抗を介して第２ＢＧ接続領域に接続するとともに、第６抵抗を介してＥＳ接続領域に接続してある。
そのため、請求項２に係る発明によれば、請求項１に係る発明の多用途抵抗付きトランジスタによる効果に加え、請求項２に係る発明の多用途抵抗付きトランジスタを、３レベル出力回路、ＮＯＲ回路及び論理反転回路として使用する場合には、第１ＢＧ接続領域、第２ＢＧ接続領域、ＥＳ接続領域、第１ＣＤ接続領域、第２ＣＤ接続領域及び第３ＣＤ接続領域に、電源、アース、適宜の配線を接続するだけで良く、必ずしも抵抗を接続しなくても良いので、さらに実装コストを抑えることができる。
【００１１】
請求項３に係る発明では、第１トランジスタ及び第２トランジスタは、１つの半導体チップ内に形成された第１ベース領域及び第２ベース領域、第１ベース領域内に形成された第１コレクタ領域及び第２ベース領域内に形成された第２コレクタ領域並びに共通のエミッタ領域よりなっているので、第１トランジスタと第２トランジスタのエミッタ領域は、配線を施すことなく電気的に接続された状態のマルチベース、マルチコレクタトランジスタ構造となっている。
そのため、請求項３に係る発明によれば、請求項１又は２に係る発明の多用途抵抗付きトランジスタによる効果に加え、製造に際してエミッタ同士を接続する工程が不要となるので、多用途抵抗付きトランジスタの製造工程を簡略化でき、コストをさらに抑えることができる。
また、エミッタ領域となる半導体チップの裏面側をフレームにダイボンドし、フレームをＥＳ接続領域として用いることも可能となる。
【図面の簡単な説明】
【００１２】
【図１】請求項１に係る多用途抵抗付きトランジスタの構成を示す平面図。
【図２】請求項２に係る多用途抵抗付きトランジスタの構成を示す平面図。
【図３】請求項３に係る多用途抵抗付きトランジスタの構成を示す断面図。
【図４】抵抗内蔵トランジスタ１の構成を示す平面図。
【図５】抵抗内蔵トランジスタ１の構造を模式的に示す概要図。
【図６】実施例１の多用途抵抗付きトランジスタの等価回路と配線例。
【図７】実施例１による３レベル出力回路と出力信号波形。
【図８】実施例１によるＮＯＲ回路と出力信号波形。
【図９】実施例１による論理反転回路と出力信号波形。
【図１０】実施例１による差動増幅回路と出力信号波形。
【図１１】実施例２の多用途抵抗付きトランジスタの等価回路と配線例。
【図１２】実施例２による３レベル出力回路、ＮＯＲ回路及び論理反転回路。
【図１３】従来技術による３レベル出力回路、ＮＯＲ回路及び論理反転回路。
【図１４】変形例１の多用途抵抗付きトランジスタの等価回路。
【発明を実施するための形態】
【００１３】
以下、実施例によって本発明の実施形態を説明するが、実施例１及び２の説明に先立ち、実施例１及び２の多用途抵抗付きトランジスタを製作するための抵抗内蔵トランジスタ１について説明する。
【００１４】
図４は、抵抗内蔵トランジスタ１の構成を示す平面図であり、図５は、抵抗内蔵トランジスタ１の構造を模式的に示す概要図である。
抵抗内蔵トランジスタ１は、ｎ型の半導体チップ１１の表面層の２箇所に選択的にｐ型の導電領域を設けることによってトランジスタ１２Ａ、１２Ｂのベース領域１３Ａ、１３Ｂが形成され、ベース領域１３Ａ、１３Ｂの表面層に選択的にｎ型の導電領域を設けることによってトランジスタ１２Ａ、１２Ｂのコレクタ領域が形成されており、ベース領域１３Ａ、１３Ｂ及びコレクタ領域を除く半導体チップ１１本体部は共通のエミッタ領域となっている。
また、半導体チップ１１の表面には、ＳｉＯ２等で形成された絶縁膜１６が形成され、絶縁膜１６の表面には、複数の抵抗１７がポリシリコン等から成る薄膜抵抗によって形成され、各抵抗１７の表面も絶縁膜で覆われている。
そして、絶縁膜１６等におけるベース領域１３Ａ、１３Ｂ、コレクタ領域及び複数の抵抗１７の上面の一部並びにエミッタ領域（半導体チップ１１本体部）の上辺近傍の２箇所及び右辺、左辺、下辺近傍の中央付近には、コンタクト用の穴が形成されているとともに、その穴の内部及び開口部付近にアルミニウム等の金属を蒸着することにより、ベース電極１３Ｅ、コレクタ電極１４Ｅ、抵抗接続電極１７Ｅ及び裏面接続電極１５Ｅが形成されている。
さらに、絶縁膜１６の左上隅付近、上方中央付近及び右上隅付近の表面には、アルミニウム等の金属を蒸着することにより、接続領域１８Ａ〜１８Ｃが形成されている。
【実施例１】
【００１５】
図６は、実施例１の多用途抵抗付きトランジスタの等価回路（１）と、抵抗内蔵トランジスタ１に対して等価回路（１）に対応する接続パターンの配線を施した例（２）を示す平面図である。
図６（２）において、網掛け部分が配線を施した部分を示している。
図６（２）に示すように、第１トランジスタ（Ｔｒ１）と第２トランジスタ（Ｔｒ２）との間の領域に形成した６つの抵抗のうち上段の２つを並列に接続して抵抗Ｒ１とし、中段の２つを並列に接続して抵抗Ｒ２としている。
そして、抵抗Ｒ１及び抵抗Ｒ２とした４つの抵抗における左側の抵抗接続電極は、Ｔｒ１のコレクタ電極１４Ｅと接続され、抵抗Ｒ１とした２つの抵抗における右側にある抵抗接続電極は、接続領域１８Ｂと接続され、抵抗Ｒ２とした２つの抵抗における右側にある抵抗接続電極は、Ｔｒ２のコレクタ電極１４Ｅと接続されている。
また、Ｔｒ１及びＴｒ２のベース電極１３Ｅは、それぞれ接続領域１８Ａ及び１８Ｃと接続されている。
なお、図６において丸付き数字で示した部分は、接続領域又は電極を示しており、○６（以下、丸付き数字に代えてこのように表記する。）で示した裏面接続電極１５Ｅは、図５から分かるように半導体チップ１１における共通のエミッタ領域と接続されている。
そのため、エミッタ領域と外部との接続は、裏面接続電極１５Ｅを介して行うことができるだけでなく、共通のエミッタ領域をフレームにダイボンドし、フレームを介して行うこともできる。
【００１６】
このように構成した実施例１の多用途抵抗付きトランジスタを用いて、図７（１）のように電極○１と電極○６並びに電極○２と電極○６に対して抵抗Ｒ３〜Ｒ６及び配線を施すとともに、抵抗Ｒ３及びＲ５の一端側を各々信号入力端子とし、電極○３に電源（電圧Ｖｃｃ）を接続し、電極○４を信号出力端子とし、電極○６を接地すると３レベル出力回路が得られる。
図７（２）は、３レベル出力回路の２つの信号入力端子に加える入力電圧（Ｂ１入力及びＢ２入力）と、信号出力端子に現れる出力電圧（Ｃ１出力）との関係を示す出力信号波形である。
図７（２）に示されるとおり、Ｂ１入力がＬでＢ２入力がＬのときＣ１出力はＶｃｃレベル（高レベル）となり、Ｂ１入力がＬでＢ２入力がＨのときＣ１出力は抵抗Ｒ１とＲ２の比で決まるレベル（中レベル）となり、Ｂ１入力がＨでＢ２入力がＨのときＣ１出力はＧＮＤレベル（低レベル）となり、Ｂ１入力がＨでＢ２入力がＬのときＣ１出力はＧＮＤレベル（低レベル）となる。
【００１７】
図７（１）において電極○４と電極○５を短絡した上で信号出力端子とすれば図８（１）のようになり、ＮＯＲ回路が得られる。
図８（２）は、ＮＯＲ回路の２つの信号入力端子に加える入力電圧（Ｂ１入力及びＢ２入力）と、信号出力端子に現れる出力電圧（Ｃ１出力）との関係を示す出力信号波形である。
図８（２）に示されるとおり、Ｂ１入力がＬでＢ２入力がＬのときＣ１出力はＶｃｃレベル（高レベル）となり、Ｂ１入力がＨでＢ２入力がＬのときＣ１出力はＧＮＤレベル（低レベル）となり、Ｂ１入力がＨでＢ２入力がＨのときＣ１出力はＧＮＤレベル（低レベル）となり、Ｂ１入力がＬでＢ２入力がＨのときＣ１出力はＧＮＤレベル（低レベル）となる。
【００１８】
図８（１）において抵抗Ｒ３及びＲ５の一端側を短絡した上で信号入力端子とすれば図９（１）のようになり、論理反転回路が得られる。
図９（２）は、論理反転回路の信号入力端子に加える入力電圧（Ｂ１入力）と、信号出力端子に現れる出力電圧（Ｃ１出力）との関係を示す出力信号波形である。
図９（２）に示されるとおり、Ｂ１入力がＬのときＣ１出力はＶｃｃレベル（高レベル）となり、Ｂ１入力がＨのときＣ１出力はＧＮＤレベル（低レベル）となる。
【００１９】
実施例１の多用途抵抗付きトランジスタを用いて、図１０（１）のように電極○１と電極○２を信号入力端子とし、電極○４に電源（電圧Ｖｃｃ）を接続し、電極○５を信号出力端子とし、抵抗ｒを介して電極○６を接地すると差動増幅回路が得られる。
図１０（２）は、差動増幅回路の２つの信号入力端子に加える入力電圧（Ｂ１入力及びＢ２入力）と、信号出力端子に現れる出力電圧（Ｃ２出力）との関係を示す出力信号波形である。
図１０（２）に示されるとおり、Ｂ１入力とＢ２入力に互いに反転した電圧波形を印加すると、Ｃ２出力はＢ１入力とＢ２入力との差電圧を増幅した電圧波形となる。
【実施例２】
【００２０】
図１１は、実施例２の多用途抵抗付きトランジスタの等価回路（１）と、抵抗内蔵トランジスタ１に対して等価回路（１）に対応する接続パターンの配線を施した例（２）を示す平面図である。
図１１（２）において、網掛け部分が配線を施した部分を示している。
図１１（２）に示すように、Ｔｒ１とＴｒ２との間の領域に形成した６つの抵抗のうち上段の２つを並列に接続して抵抗Ｒ１とし、中段の２つを並列に接続して抵抗Ｒ２とし、Ｔｒ１と接続領域１８Ａとの間の領域に形成した６つの抵抗のうち、上段の２つの抵抗を直列に接続して抵抗Ｒ３とし、外寄りの中段と下段の２つの抵抗を直列に接続して抵抗Ｒ４とし、Ｔｒ２と接続領域１８Ｃとの間の領域に形成した６つの抵抗のうち、上段の２つの抵抗を直列に接続して抵抗Ｒ５とし、外寄りの中段と下段の２つの抵抗を直列に接続して抵抗Ｒ６としている。
そして、抵抗Ｒ１及び抵抗Ｒ２とした４つの抵抗における左側の抵抗接続電極は、Ｔｒ１のコレクタ電極１４Ｅと接続され、抵抗Ｒ１とした２つの抵抗における右側にある抵抗接続電極は、接続領域１８Ｂと接続され、抵抗Ｒ２とした２つの抵抗における右側にある抵抗接続電極は、Ｔｒ２のコレクタ電極１４Ｅと接続されている。
また、Ｔｒ１のベース電極１３Ｅは、抵抗Ｒ３とした２つの抵抗を介して接続領域１８Ａと接続され、かつ、抵抗Ｒ４とした２つの抵抗を介して左辺中央にある裏面接続電極１５Ｅと接続されている。
同様に、Ｔｒ２のベース電極１３Ｅは、抵抗Ｒ５とした２つの抵抗を介して接続領域１８Ｃと接続され、かつ、抵抗Ｒ６とした２つの抵抗を介して右辺中央にある裏面接続電極１５Ｅと接続されている。
【００２１】
このように構成した実施例２の多用途抵抗付きトランジスタは、図７（１）に示した３レベル出力回路、図８（１）に示したＮＯＲ回路及び図９（１）に示した論理反転回路の抵抗Ｒ３〜Ｒ６並びにベース電極１３Ｅ、コレクタ電極１４Ｅ及びエミッタ電極１５Ｅとの配線を有しているので、図１２（１）に示すように、３レベル出力回路を構成する場合は、電極○１及び電極○２を信号入力端子とし、電極○３に電源（電圧Ｖｃｃ）を接続し、電極○４を信号出力端子とし、電極○６を接地するだけで済む。
また、ＮＯＲ回路を構成する場合は、図１２（２）に示すように、３レベル出力回路において電極○４と電極○５を短絡するだけで良く、論理反転回路を構成する場合は、図１２（３）に示すように、ＮＯＲ回路において電極○１及び電極○２を短絡した上で信号入力端子とするだけで良いので、いずれの場合も電源と配線を用意すれば構成でき、部品としては１個だけで済む。
これに対して、従来技術として示した特許文献１（特許第３１５４０９０号公報）に記載されている抵抗付きトランジスタの場合、３レベル出力回路は図１３（１）のような構成となるため、電源、抵抗１、抵抗２及び配線が必要であり、ＮＯＲ回路及び論理反転回路は、それぞれ図１３（２）及び（３）のような構成となるため、いずれも電源、抵抗及び配線が必要であり、部品としては複数個必要である。
【００２２】
実施例１及び２の変形例を列記する。
（１）実施例１及び２の多用途抵抗付きトランジスタを製作するための抵抗内蔵トランジスタ１では、エミッタ領域及びコレクタ領域をｎ型、ベース領域をｐ型としたが、エミッタ領域及びコレクタ領域をｐ型、ベース領域をｎ型とすることもできる。
図１４は、ＰＮＰ型トランジスタとした場合において、実施例２の多用途抵抗付きトランジスタに対応する等価回路を示す図である。
また、抵抗内蔵トランジスタ１ではベース領域の表面層にコレクタ領域を形成し、半導体チップ１１本体部をエミッタ領域としたが、ベース領域の表面層にエミッタ領域を形成し、半導体チップ１１本体部をコレクタ領域とすることもできる。
（２）実施例１及び２の多用途抵抗付きトランジスタを製作するための抵抗内蔵トランジスタ１では、第１トランジスタ（Ｔｒ１）及び第２トランジスタ（Ｔｒ２）がＮＰＮ型トランジスタであり、上記（１）の変形例ではＰＮＰ型トランジスタとすることもできるとしたが、ＮＰＮ型トランジスタに代えてＮチャネル型ＦＥＴ又はＰチャネル型ＦＥＴとしても良い。
そのため、特許請求の範囲においては、「第１トランジスタのベース又はゲート」、「第１ＢＧ接続領域」、「第２トランジスタのベース又はゲート」、「第２ＢＧ接続領域」、「第１トランジスタのエミッタ又はソース」、「ＥＳ接続領域」、「第２トランジスタのエミッタ又はソース」、「第１トランジスタのコレクタ又はドレイン」、「第１ＣＤ接続領域」、「第２トランジスタのコレクタ又はドレイン」及び「第２ＣＤ接続領域」という表現を使用している。
（３）実施例１及び２の多用途抵抗付きトランジスタを製作するための抵抗内蔵トランジスタ１では、図３に示すように、第１トランジスタ（Ｔｒ１）及び第２トランジスタ（Ｔｒ２）は、１つの半導体チップ１１内に形成され、第１ベース領域及び第１コレクタ領域、第２ベース領域及び第２コレクタ領域並びに共通のエミッタ領域よりなっていたが、エミッタ領域を分離した領域としても良い。
そうした場合、裏面接続電極は第１トランジスタ用と第２トランジスタ用の２種類を区別するとともに、必要に応じてそれらを配線によって接続する場合も生じる。
【符号の説明】
【００２３】
１  抵抗内蔵トランジスタ      １１  半導体チップ
１２Ａ、１２Ｂ  トランジスタ      １３Ａ、１３Ｂ  ベース領域
１３Ｅ  ベース電極      １４Ｅ  コレクタ電極      １５Ｅ  裏面接続電極
１６  絶縁膜      １７  抵抗      １７Ｅ  抵抗接続電極
１８Ａ、１８Ｂ、１８Ｃ  接続領域      
ＧＮＤ  アース      Ｒ１〜Ｒ６、ｒ  抵抗      Ｔｒ１  第１トランジスタ
Ｔｒ２  第２トランジスタ      Ｖｃｃ  電源電圧
【図１】
2020194850.tif 000003
【図２】
2020194850.tif 000004
【図３】
2020194850.tif 000005
【図４】
2020194850.tif 000006
【図５】
2020194850.tif 000007
【図６】
2020194850.tif 000008
【図７】
2020194850.tif 000009
【図８】
2020194850.tif 000010
【図９】
2020194850.tif 000011
【図１０】
2020194850.tif 000012
【図１１】
2020194850.tif 000013
【図１２】
2020194850.tif 000014
【図１３】
2020194850.tif 000015
【図１４】
2020194850.tif 000016
【手続補正書】
【提出日】令和1年12月9日(2019.12.9)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
１つの半導体チップに形成された第１トランジスタ、第２トランジスタ、複数の抵抗、複数の配線及び複数の接続領域を有する多用途抵抗付きトランジスタであって、
前記第１トランジスタのベース又はゲートを、第１ＢＧ接続領域に接続し、
前記第２トランジスタのベース又はゲートを、第２ＢＧ接続領域に接続し、
前記第１トランジスタのエミッタ又はソースを、抵抗を介さずにＥＳ接続領域に接続し、
前記第２トランジスタのエミッタ又はソースを、抵抗を介さずに前記ＥＳ接続領域に接続し、
前記第１トランジスタのコレクタ又はドレインを、第１抵抗を介して第１ＣＤ接続領域に接続するとともに、第２ＣＤ接続領域に接続し、
前記第２トランジスタのコレクタ又はドレインを、前記第１抵抗及び第２抵抗を介して前記第１ＣＤ接続領域に接続し、前記第２抵抗を介して前記第２ＣＤ接続領域に接続するとともに、第３ＣＤ接続領域に接続してある
ことを特徴とする多用途抵抗付きトランジスタ。
【請求項２】
前記第１トランジスタのベース又はゲートを、第３抵抗を介して前記第１ＢＧ接続領域に接続するとともに、第４抵抗を介して前記ＥＳ接続領域に接続し、
前記第２トランジスタのベース又はゲートを、第５抵抗を介して前記第２ＢＧ接続領域に接続するとともに、第６抵抗を介して前記ＥＳ接続領域に接続してある
ことを特徴とする請求項１記載の多用途抵抗付きトランジスタ。
【請求項３】
前記第１トランジスタ及び前記第２トランジスタは、前記１つの半導体チップ内に形成された第１ベース領域及び第２ベース領域、前記第１ベース領域内に形成された第１コレクタ領域及び前記第２ベース領域内に形成された第２コレクタ領域並びに共通のエミッタ領域よりなる
ことを特徴とする請求項１又は２記載の多用途抵抗付きトランジスタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
請求項１に係る発明は、図１に示すように、１つの半導体チップに形成された第１トランジスタ（Ｔｒ１）、第２トランジスタ（Ｔｒ２）、複数の抵抗、複数の配線並びに複数の接続領域を有する多用途抵抗付きトランジスタであって、
前記第１トランジスタのベース又はゲートを、第１ＢＧ接続領域に接続し、
前記第２トランジスタのベース又はゲートを、第２ＢＧ接続領域に接続し、
前記第１トランジスタのエミッタ又はソースを、抵抗を介さずにＥＳ接続領域に接続し、
前記第２トランジスタのエミッタ又はソースを、抵抗を介さずに前記ＥＳ接続領域に接続し、
前記第１トランジスタのコレクタ又はドレインを、第１抵抗を介して第１ＣＤ接続領域に接続するとともに、第２ＣＤ接続領域に接続し、
前記第２トランジスタのコレクタ又はドレインを、前記第１抵抗及び第２抵抗を介して前記第１ＣＤ接続領域に接続し、前記第２抵抗を介して前記第２ＣＤ接続領域に接続するとともに、第３ＣＤ接続領域に接続してあることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
請求項１に係る発明の多用途抵抗付きトランジスタによれば、１つの半導体チップに形成された第１トランジスタ、第２トランジスタ、複数の抵抗、複数の配線及び複数の接続領域を有し、
第１トランジスタのベース又はゲートを、第１ＢＧ接続領域に接続し、
第２トランジスタのベース又はゲートを、第２ＢＧ接続領域に接続し、
第１トランジスタのエミッタ又はソースを、抵抗を介さずにＥＳ接続領域に接続し、
第２トランジスタのエミッタ又はソースを、抵抗を介さずにＥＳ接続領域に接続し、
第１トランジスタのコレクタ又はドレインを、第１抵抗を介して第１ＣＤ接続領域に接続するとともに、第２ＣＤ接続領域に接続し、
第２トランジスタのコレクタ又はドレインを、第１抵抗及び第２抵抗を介して第１ＣＤ接続領域に接続し、第２抵抗を介して第２ＣＤ接続領域に接続するとともに、第３ＣＤ接続領域に接続してあるので、第１ＢＧ接続領域、第２ＢＧ接続領域、ＥＳ接続領域、第１ＣＤ接続領域、第２ＣＤ接続領域及び第３ＣＤ接続領域に、電源、アース、適宜の配線や抵抗を接続するだけで、３レベル出力回路、ＮＯＲ回路、論理反転回路及び差動増幅回路を構成できる。
そのため、様々な回路を製造する際の実装コストを抑えることができるとともに回路の小型化を実現し易く、同じ構成の多用途抵抗付きトランジスタを大量生産することができるので、多用途抵抗付きトランジスタ自体のコストも抑えることができる。