(57)【要約】【課題】金属膜を備える半導体基板を高精度でダイシングする。【解決手段】素子領域、分割領域およびアライメントマークを備える第１主面を有する第１層と第２主面を有する第２層とを備え、第１層は半導体層を含み第２層は半導体層に隣接する金属膜を含む半導体基板を準備する工程と、第２主面における上記マークに対応する第１領域に第２主面側から金属膜に吸収されるとともに半導体層を透過する第１のレーザ光を照射して、第１領域に対応する半導体層を露出させる第１露出工程と、第２主面側から半導体基板を半導体層を透過する電磁波を感知するカメラにより撮像して上記マークの位置を検出し、第２主面において分割領域に対応する第２領域を算出する工程と、第２主面側から第２領域に第２のレーザ光を照射して第２領域に対応する半導体層を露出させる第２露出工程と、半導体基板を複数の素子チップに分割する工程とを備える、素子チップの製造方法。【選択図】図７Ａ
2020194918.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子領域、前記素子領域を画定する分割領域およびアライメントマークを備える第１主面を有する第１層と、前記第１層に積層され、前記第１主面とは反対側の第２主面を有する第２層と、を備え、前記第１層は半導体層を含み、前記第２層は前記半導体層に隣接する金属膜を含む、半導体基板を準備する準備工程と、
前記第２主面における前記アライメントマークに対応する第１領域に、前記第２主面側から前記金属膜に吸収されるとともに前記半導体層を透過する第１のレーザ光を照射することにより、前記第１領域に対応する前記金属膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、
前記第２主面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記第２主面において前記分割領域に対応する第２領域を算出する算出工程と、
前記第２主面側から前記第２領域に第２のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、
前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層を除去して、前記半導体基板を複数の素子チップに分割するダイシング工程と、を備える、素子チップの製造方法。
【請求項２】
前記第１露出工程の前に、前記半導体基板の前記第２主面を被覆する保護膜を形成する保護膜形成工程を備え、
前記第１露出工程では、前記第１領域に対応する前記金属膜とともに前記第１領域に対応する前記保護膜が除去され、
前記ダイシング工程では、前記第２領域にプラズマを照射することにより、前記半導体層を除去する、請求項１に記載の素子チップの製造方法。
【請求項３】
前記第１露出工程の前に、前記半導体基板の前記第１主面を保持シートに貼着する貼着工程を備える、請求項１または２に記載の素子チップの製造方法。
【請求項４】
前記第１のレーザ光は、超短パルスレーザ光である、請求項１〜３のいずれか一項に記載の素子チップの製造方法。
【請求項５】
前記第２のレーザ光は、前記金属膜に吸収されるとともに前記半導体層を透過する、請求項１〜４のいずれか一項に記載の素子チップの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、金属膜および半導体層を具備する半導体基板をレーザ光によってスクライブする工程を含む素子チップの製造方法に関する。
【背景技術】
【０００２】
素子チップは、通常、半導体層等を備える基板をダイシングすることによって製造される。基板は、複数の素子領域と当該素子領域を画定する複数の分割領域とを備えており、分割領域に対応する半導体層を除去することにより、基板はダイシングされて、複数の素子チップが形成される。特許文献１は、ストリートと称される分割領域に溝状のギャップをレーザ光により形成し、ギャップから露出する半導体層にプラズマを照射して半導体層をエッチングして、基板をダイシングすることを教示している。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特表２０１３−５３５１１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電気自動車（ＥＶ）の技術発展等に伴い、パワーデバイスといわれる素子チップの需要が高まっている。パワーＭＯＳＦＥＴなどのパワーデバイスは主に電力変換等に用いられ、高耐圧性でかつ高耐熱性であることが求められる。そのため、パワーデバイスは、厚み方向に電流を流す構造を備え、裏面側に金属膜を備えている場合がある。このような素子チップは、例えば、金属膜および半導体層を備える基板をダイシングすることにより得られる。しかし、特に金属膜が反応性に乏しい高融点金属等を含む場合などには、プラズマ照射により金属膜をエッチングすることは困難である。
【課題を解決するための手段】
【０００５】
本発明の一側面は、複数の素子領域、前記素子領域を画定する分割領域およびアライメントマークを備える第１主面を有する第１層と、前記第１層に積層され、前記第１主面とは反対側の第２主面を有する第２層と、を備え、前記第１層は半導体層を含み、前記第２層は前記半導体層に隣接する金属膜を含む、半導体基板を準備する準備工程と、前記第２主面における前記アライメントマークに対応する第１領域に、前記第２主面側から前記金属膜に吸収されるとともに前記半導体層を透過する第１のレーザ光を照射することにより、前記第１領域に対応する前記金属膜を除去し、前記第１領域に対応する前記半導体層を露出させる第１露出工程と、前記第２主面側から、前記半導体基板を、前記半導体層を透過する電磁波を感知するカメラにより撮像して、前記第１領域に対応する前記半導体層を通して前記アライメントマークの位置を検出し、検出された前記アライメントマークの位置に基づいて、前記第２主面において前記分割領域に対応する第２領域を算出する算出工程と、前記第２主面側から前記第２領域に第２のレーザ光を照射して、前記第２領域に対応する前記金属膜を除去し、前記第２領域に対応する前記半導体層を露出させる第２露出工程と、前記第２露出工程の後、露出した前記第２領域に対応する前記半導体層を除去して、前記半導体基板を複数の素子チップに分割するダイシング工程と、を備える、素子チップの製造方法に関する。
【発明の効果】
【０００６】
本発明によれば、金属膜を備える半導体基板を高精度でダイシングすることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明の一実施形態に係る製造方法を示すフローチャートである。
【図２Ａ】本発明の一実施形態に係る半導体基板を模式的に示す上面図である。
【図２Ｂ】図２Ａに示される半導体基板のＸ−Ｘ線における断面図である。
【図３】搬送キャリアとこれに保持された半導体基板とを模式的に示す上面図である。
【図４】本発明の一実施形態に係る貼着工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。
【図５】本発明の実施形態に係る保護膜形成工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。
【図６】本発明の実施形態に係るレーザ光照射装置の第１露出工程における動作を示すフローチャートである。
【図７Ａ】本発明の実施形態に係る第１露出工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。
【図７Ｂ】本発明の実施形態に係る第１露出工程後の半導体基板を模式的に示す上面図である。
【図８】本発明の実施形態に係るレーザ光照射装置の算出工程における動作を示すフローチャートである。
【図９】本発明の実施形態に係る算出工程中の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。
【図１０Ａ】本発明の実施形態に係る第２露出工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。
【図１０Ｂ】本発明の実施形態に係る第２露出工程後の半導体基板を模式的に示す上面図である。
【図１１】本発明の実施形態に係るダイシング工程後の半導体基板（素子チップ）の、図２ＡのＸ−Ｘ線における断面図である。
【図１２】プラズマ処理装置の構造を概略的に示す断面図である。
【図１３】本発明の一実施形態で使用されるプラズマ処理装置のブロック図である。
【発明を実施するための形態】
【０００８】
金属膜および半導体層を備える半導体基板をダイシングするには、例えば、金属膜とは反対側の面から分割領域に対応する半導体層等に対してプラズマエッチングを行った後、最後に残った金属膜をレーザ光等により除去する方法がある。しかし、金属膜に由来するデブリがダイシングされた半導体層の端面に付着する場合がある。あるいは、分割領域に対応する金属膜をレーザ光等により除去した後、半導体層等に対してプラズマエッチングを行う方法がある。分割領域に対応する金属膜を除去するには、分割領域の位置を正確に把握する必要がある。しかし、分割領域を示すマークあるいは位置決めのために設けられたマーク（以下、アライメントマークと総称する。）は、通常、半導体基板の金属膜とは反対側の面に形成されているため、金属膜側から確認することができない。
【０００９】
本実施形態は、先に金属膜の一部を除去する後者の方法に関する。
本実施形態では、まず、金属膜のアライメントマークに対応する部分（第１領域）を、金属膜側からレーザ光により除去する。アライメントマークは金属膜とは反対側の面に形成されているが、このときの位置合わせは高い精度を要せず、アライメントマークのおおよその位置がわかればよい。第１領域は、アライメントマークよりも十分大きい面積で設定できるためである。
【００１０】
次に、アライメントマークを、金属膜側から金属膜が除去された第１領域に対応する半導体層等を通して検出する。そして、この検出されたアライメントマークを用いて分割領域の正確な位置を算出する。これにより、金属膜が配置され、分割領域を確認することが困難な第２主面側から、分割領域に対応する金属膜への高精度なレーザ光照射が可能となる。
【００１１】
さらに、第１領域に対応する金属膜の除去には、金属膜に吸収されるとともに半導体層を透過する第１のレーザ光を用いる。そのため、金属膜が除去される一方、金属膜の下方にある半導体層の表面の荒れや内部の結晶の乱れが抑制される。これにより、アライメントマークを半導体層を通して明瞭に検出することができて、位置精度がさらに向上する。
【００１２】
アライメントマークの検出には、半導体層を透過する電磁波を感知するカメラが用いられる。これにより、アライメントマークを金属膜側から検出することができる。つまり、カメラとレーザ照射装置とを半導体基板の同じ面側に配置することができるため、装置の構成がシンプルになる。例えば、半導体基板にＸ線を照射して、その透過率の違いを利用してアライメントマークの位置を検出する場合、Ｘ線の検出装置と照射装置とを半導体基板を介して対向するように配置しなければならず、装置が複雑になる。さらに、Ｘ線照射装置は寿命が短く、コストの点でも不利である。
【００１３】
すなわち、本実施形態に係る製造方法は、複数の素子領域、素子領域を画定する分割領域およびアライメントマークを備える第１主面を有する第１層と、第１層に積層され、第１主面とは反対側の第２主面を有する第２層と、を備え、第１層は半導体層を含み、第２層は半導体層に隣接する金属膜を含む、半導体基板を準備する準備工程と、第２主面におけるアライメントマークに対応する第１領域に、第２主面側から金属膜に吸収されるとともに半導体層を透過する第１のレーザ光を照射することにより、第１領域に対応する金属膜を除去し、第１領域に対応する半導体層を露出させる第１露出工程と、第２主面側から、半導体基板を、半導体層を透過する電磁波を感知するカメラにより撮像して、第１領域に対応する半導体層を通してアライメントマークの位置を検出し、検出されたアライメントマークの位置に基づいて、第２主面において分割領域に対応する第２領域を算出する算出工程と、第２主面側から第２領域に第２のレーザ光を照射して、第２領域に対応する金属膜を除去し、第２領域に対応する半導体層を露出させる第２露出工程と、第２露出工程の後、露出した第２領域に対応する半導体層を除去して、半導体基板を複数の素子チップに分割するダイシング工程と、を備える。
【００１４】
ダイシング工程において、第２主面側から第２領域にプラズマを照射することにより半導体層を除去してもよい。本実施形態に係る製造方法は、特に、プラズマダイシング工程を含む場合に適している。この場合、準備工程の後、第１露出工程の前に、半導体基板の第２主面を被覆する保護膜を形成する保護膜形成工程を行うことが好ましい。また、ハンドリング性の観点から、準備工程の後、第１露出工程の前に、半導体基板の第１主面を保持シートに貼着する貼着工程を行うことが好ましい。保護膜形成工程と貼着工程との順序は特に限定されないが、作業性の観点から、貼着工程を先に行うことが好ましい。
【００１５】
以下、本実施形態に係る製造方法について、適宜図面を参照しながら説明する。
図１は、本実施形態に係る製造方法を示すフローチャートである。
【００１６】
（１）準備工程（Ｓ１）
まず、ダイシングの対象となる半導体基板を準備する。
【００１７】
（半導体基板）
半導体基板は、複数の素子領域、素子領域を画定する分割領域およびアライメントマークを備える第１主面を有する第１層と、第１層に積層され、第１主面とは反対側の第２主面を有する第２層と、を備える。第１層は半導体層を含み、第２層は半導体層に隣接する金属膜を含む。
【００１８】
第１層は、さらに第１主面側に配線層および絶縁膜を備えていてもよい。この場合、素子領域に対応する半導体基板は、例えば、配線層と半導体層と金属膜とを備える。分割領域に対応する半導体基板は、例えば、絶縁膜と半導体層と金属膜とを備える。絶縁膜は、ＴＥＧ（Test Element Group）等の金属材料を含んでいてもよい。分割領域に対応する半導体基板を厚み方向にエッチングすることにより、素子チップが得られる。
【００１９】
半導体基板の大きさは特に限定されず、例えば、最大径５０ｍｍ以上、３００ｍｍ以下程度である。半導体基板の形状も特に限定されず、例えば、円形、角型である。また、半導体基板には、オリエンテーションフラット（オリフラ）、ノッチ等の切欠きが設けられていてもよい。
【００２０】
半導体層は、例えば、シリコン（Ｓｉ）、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、炭化ケイ素（ＳｉＣ）等を含む。素子チップにおける半導体層の厚みは特に限定されず、例えば、２０μｍ以上、１０００μｍ以下であり、１００μｍ以上、３００μｍ以下であってもよい。
【００２１】
配線層は、例えば、半導体回路、電子部品素子、ＭＥＭＳ等を構成しており、絶縁膜、金属材料、樹脂層（例えば、ポリイミド）、レジスト層、電極パッド、バンプ等を備えてもよい。絶縁膜は、配線用の金属材料との積層体（多層配線層あるいは再配線層）として含まれてもよい。
【００２２】
分割領域の形状は、直線に限られず、所望の素子チップの形状に応じて設定されればよく、ジグザグであってもよいし、波線であってもよい。なお、素子チップの形状としては、例えば、矩形、六角形等が挙げられる。
【００２３】
分割領域の幅は特に限定されず、半導体基板や素子チップの大きさ等に応じて、適宜設定すればよい。分割領域の幅は、例えば、１０μｍ以上、３００μｍ以下である。複数の分割領域の幅は、同じであってもよいし、異なっていてもよい。分割領域は、通常、複数本、半導体基板に配置されている。隣接する分割領域同士のピッチも特に限定されず、半導体基板や素子チップの大きさ等に応じて、適宜設定すればよい。
【００２４】
アライメントマークは、半導体基板の位置決めのために第１主面の表面に配置されている。アライメントマークは特に限定されず、分割領域と素子領域との境界を示すマーク（例えば、シールあるいはシールリングと称される金属パターン、スクライブラインと称される絶縁材料によるパターン等）であってよく、位置決めのために特別に設けられたマークであってよい。アライメントマークは、通常、画像認識により半導体層および配線層とは区別可能である。アライメントマークの形状は特に限定されない。アライメントマークの形状は、複数の直線の組み合わせ（例えば、平行線、格子等）であってよく、十字形、円形、矩形等であってよい。境界線以外のアライメントマークは、例えば、分割領域であって半導体基板の外縁部分に配置される。アライメントマークは、必要に応じて、素子領域に配置されてもよい。
【００２５】
金属膜は、例えば、厚み方向に電流を流したり、放熱性を高めたりするために、半導体層よりも第２主面側に形成されている。金属膜は、好ましくは第２主面側の最外に配置されている。金属膜と半導体層とは隣接して配置されているが、両者の間に接着剤層等が介在していてもよい。金属膜の材料は、例えば、銀、銅、アルミニウム、アルミニウム合金、タングステン、ニッケル、金、白金、チタン等である。金属膜は、例えば、半導体層に蒸着法あるいは貼り付けにより形成されている。金属膜は単層であってよく、２層以上であってよい。金属膜は、例えば、半導体層にチタンとニッケルと金とを順番に積層したもの（Ａｕ／Ｎｉ／Ｔｉ）であってもよく、半導体層にチタンとニッケルと銀とを順番に積層したもの（Ａｇ／Ｎｉ／Ｔｉ）であってもよく、半導体層にチタンとニッケルとアルミニウム合金とを順番に積層したもの（Ａｌ合金／Ｎｉ／Ｔｉ）であってもよい。
【００２６】
金属膜の厚み（合計の厚み）は特に限定されず、素子チップの用途等により適宜設定される。金属膜の厚みは、例えば、５０ｎｍ以上、１００μｍ以下である。金属膜がＡｕ／Ｎｉ／Ｔｉの積層体である場合、例えば、Ａｕの膜厚は５０ｎｍ以上、２００ｎｍ以下であり、Ｎｉの膜厚は２００ｎｍ以上、４００ｎｍ以下であり、Ｔｉの膜厚は１００ｎｍ以上、３００ｎｍ以下である。金属膜がＡｇ／Ｎｉ／Ｔｉの積層体である場合、例えば、Ａｇの膜厚は２００ｎｍ以上、３０μｍ以下であり、Ｎｉの膜厚は２００ｎｍ以上、４００ｎｍ以下であり、Ｔｉの膜厚は、１００ｎｍ以上、３００ｎｍ以下である。金属膜がＡｌ合金／Ｎｉ／Ｔｉの積層体である場合、例えば、Ａｌ合金の膜厚は２００ｎｍ以上、３０μｍ以下であり、Ｎｉの膜厚は２００ｎｍ以上、４００ｎｍ以下であり、Ｔｉの膜厚は１００ｎｍ以上、３００ｎｍ以下である。
【００２７】
図２Ａは、第１主面側からみた半導体基板を模式的に示す上面図である。図２Ｂは、図２Ａに示される半導体基板のＸ−Ｘ線における断面図である。
半導体基板１０は、複数の素子領域１０１、素子領域１０１を画定する分割領域１０２およびアライメントマーク１５を備える第１主面１０Ｘを有する第１層と、第１層に積層され、第１主面１０Ｘとは反対側の第２主面１０Ｙを有する第２層と、を備える。第１層は半導体層１１を含み、第２層は半導体層１１に隣接する金属膜１６を含む。第１主面１０Ｘの外縁には、十字形のアライメントマーク１５が４箇所配置されている。半導体基板１０は、１箇所のノッチ１０ａを備える。
【００２８】
（２）貼着工程（Ｓ２）
準備工程の後、第１露出工程の前に、半導体基板の第１主面を保持シートに貼着してもよい。これにより、半導体基板のハンドリング性が向上する。
【００２９】
（保持シート）
ハンドリング性がより向上する点で、保持シートはフレームに固定されてよい。半導体基板は、例えば、フレームとフレームに固定された保持シートとを備える搬送キャリアに保持された状態で各工程に供される。
【００３０】
フレームは、半導体基板の全体と同じかそれ以上の面積の開口を有した枠体であり、所定の幅および略一定の薄い厚みを有している。フレームは、保持シートおよび半導体基板を保持した状態で搬送できる程度の剛性を有している。フレームの開口の形状は特に限定されないが、例えば、円形や、矩形、六角形など多角形であってもよい。フレームの材質としては、例えば、アルミニウム、ステンレス鋼等の金属や、樹脂等が挙げられる。
【００３１】
保持シートの材質は特に限定されない。なかでも、半導体基板が貼着され易い点で、保持シートは、粘着層と柔軟性のある非粘着層とを含むことが好ましい。
【００３２】
非粘着層の材質は特に限定されず、例えば、ポリエチレンおよびポリプロピレン等のポリオレフィン、ポリ塩化ビニル、ポリエチレンテレフタレート等のポリエステル等の熱可塑性樹脂が挙げられる。樹脂フィルムには、伸縮性を付加するためのゴム成分（例えば、エチレン−プロピレンゴム（ＥＰＭ）、エチレン−プロピレン−ジエンゴム（ＥＰＤＭ）等）、可塑剤、軟化剤、酸化防止剤、導電性材料等の各種添加剤が配合されていてもよい。また、上記熱可塑性樹脂は、アクリル基等の光重合反応を示す官能基を有していてもよい。非粘着層の厚みは特に限定されず、例えば、５０μｍ以上、３００μｍ以下であり、好ましくは５０μｍ以上、１５０μｍ以下である。
【００３３】
粘着層を備える面（粘着面）の外周縁は、フレームの一方の面に貼着しており、フレームの開口を覆っている。粘着面のフレームの開口から露出した部分に、半導体基板の一方の主面（第２の面）が貼着されることにより、半導体基板は保持シートに保持される。半導体基板は、ダイアタッチフィルム（ＤＡＦ）を介して、保持シートに保持されてもよい。
【００３４】
粘着層は、紫外線（ＵＶ）の照射によって粘着力が減少する粘着成分からなることが好ましい。これにより、ダイシング後に素子チップをピックアップする際、ＵＶ照射を行うことにより、素子チップが粘着層から容易に剥離されて、ピックアップし易くなる。例えば、粘着層は、非粘着層の片面に、ＵＶ硬化型アクリル粘着剤を５μｍ以上、１００μｍ以下（好ましくは５μｍ以上、１５μｍ以下）の厚みに塗布することにより得られる。
【００３５】
図３は、搬送キャリアとこれに保持された半導体基板とを模式的に示す上面図である。図４は、本実施形態に係る貼着工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。搬送キャリア２０は、フレーム２１とフレーム２１に固定された保持シート２２とを備える。フレーム２１には、位置決めのためのノッチ２１ａやコーナーカット２１ｂが設けられていてもよい。粘着面２２Ｘの外周縁は、フレーム２１の一方の面に貼着し、粘着面２２Ｘのフレーム２１の開口から露出した部分に、半導体基板１０の一方の主面が貼着される。プラズマ処理の際、保持シート２２は、プラズマ処理装置内に設置されるステージと、粘着面２２Ｘとは反対の非粘着面２２Ｙとが接するように、ステージに載置される。
【００３６】
（３）保護膜形成工程（Ｓ３）
ダイシング工程がプラズマを用いて行われる場合、半導体基板の第２主面を被覆する保護膜を形成することが望ましい。保護膜は、素子領域に対応する金属膜をプラズマから保護する。第１領域に対応する保護膜は、第１露出工程において金属膜とともに除去される。第２領域に対応する保護膜は、第２露出工程において金属膜とともに除去される。
【００３７】
（保護膜）
保護膜は、例えば、ポリイミド等の熱硬化性樹脂、フェノール樹脂等のフォトレジスト、あるいは、アクリル樹脂等の水溶性レジスト等の、いわゆるレジスト材料を含む。保護膜は、例えば、レジスト材料をシート状に成型した後、このシートを第２主面に貼り付けるか、あるいは、レジスト材料の原料液を、回転塗布やスプレー塗布等の方法を用いて第２主面に塗布することにより形成される。
【００３８】
保護膜の厚みは特に限定されないが、プラズマダイシング工程において完全には除去されない程度であることが好ましい。保護膜の厚みは、例えば、プラズマダイシング工程において保護膜がエッチングされる量（厚み）を算出し、このエッチング量以上になるように設定される。
【００３９】
図５は、本実施形態に係る保護膜形成工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。保護膜４０は、半導体基板１０の金属膜１６を覆うように形成される。
【００４０】
（４）第１露出工程（Ｓ４）
第２主面におけるアライメントマークに対応する領域（第１領域）に、金属膜に吸収されるとともに半導体層を透過する第１のレーザ光を照射する。これにより、第１領域に対応する保護膜と金属膜とを除去して、第１領域に対応する半導体層を露出させる。
【００４１】
（第１領域）
第１領域は、例えば、半導体基板に設けられたオリフラやノッチ等の切欠きの位置、あるいは、フレームに設けられたコーナーカットやノッチ等の切欠きの位置から、設計図を参照して決定される。設計図には、各切欠きとアライメントマークとの位置関係が示されている。切欠きの位置から決定されたアライメントマークに対応する第２主面の一部が、第１領域である。言い換えれば、アライメントマークの少なくとも一部と第１領域の少なくとも一部とは対向しており、第２主面の法線方向から見たとき、アライメントマークの少なくとも一部は第１領域と重複する。
【００４２】
上記のように決定されるアライメントマークの位置は、実際の位置とずれている場合がある。しかし、例えば、数百μｍ程度の位置ズレは許容される。ここでは、第２主面において、アライメントマークに対応する比較的広い領域（第１領域）を決定すればよい。
【００４３】
アライメントマークが境界線である場合、第１領域は、少なくとも２本の境界線の一部（例えば、格子状の境界線の交点、隣接する２本の平行線の一部）を含む。このような第１領域は、例えば、半導体基板の外縁に沿う円弧あるいはリングである。境界線以外のアライメントマークの場合、第２主面の法線方向から見たとき、アライメントマークの全体が第１領域と重複する。境界線以外のアライメントマークを囲む最少の円を描いたとき、当該円の直径の５〜１０倍程度の直径を有し、当該円と重複する円または矩形の部分を第１領域と決定すればよい。
【００４４】
算出工程で使用されるカメラの視野に金属膜が入り込まないように、第１領域を決定することが好ましい。金属膜をアライメントマークと誤認することを避けるためである。例えば、上記最少の円の直径が１００μｍであり、カメラの視野が３００μｍ四方である場合、第１領域の直径（あるいは長径）は５００μｍ程度であればよい。
【００４５】
（第１のレーザ光）
第１のレーザ光は、金属膜に吸収される一方、半導体層を透過する。そのため、第１のレーザ光の照射によって金属膜は除去されるものの、金属膜の下方にある半導体層の表面の荒れや内部の結晶の乱れは抑制される。よって、電磁波が半導体層を透過する際の散乱等が抑制されて、算出工程においてアライメントマークを明瞭に検出することができる。これにより、第２領域は高精度で算出される。
【００４６】
第１のレーザ光は、半導体層の損傷抑制の観点から、半導体層を構成する半導体に吸収され難い波長を有することが好ましい。例えば、半導体層がシリコンの場合、第１のレーザ光は、７５０ｎｍ以上、２０μｍ以下の波長を有していてよい。なかでも、集光性が高まる点で、波長は短い方が好ましい。具体的には、第１のレーザ光の波長は、近赤外領域（７５０ｎｍ以上、１５００ｎｍ以下）であってよく、９５０ｎｍ以上、１５００ｎｍ以下であってよい。より具体的には、第１のレーザ光の波長は、１０６４ｎｍまたは１０３０ｎｍの波長であってよい。
【００４７】
第１のレーザ光の周波数は特に限定されないが、例えば、１ｋＨｚ以上、２００ｋＨｚ以下である。第１のレーザ光のレーザ発振機構は特に限定されず、レーザ発振の媒体として半導体を用いる半導体レーザ、媒体として炭酸ガス（ＣＯ２）等の気体を用いる気体レーザ、ＹＡＧ等を用いる固体レーザ、および、ファイバレーザ等が挙げられる。レーザ発振器も特に限定されないが、半導体基板に与える熱影響が小さい点で、パルスレーザ光を発振するパルスレーザ発振器であってよい。
【００４８】
レーザ光のパルス幅は特に限定されないが、熱影響がより小さくなるとともに、半導体層の損傷抑制の観点から、５００ナノ秒以下であることが好ましく、２００ナノ秒以下であることがより好ましい。特に、数フェムト秒（１×１０−１５秒）あるいは数百フェムト秒（１００×１０−１５秒）から１００ピコ秒（１００×１０−１２秒）のパルス幅を有する超短パルスレーザ光を用いることが好ましい。
【００４９】
レーザ光照射装置は、例えば、半導体基板の搬出入を行うアーム、半導体基板を載置するステージ、レーザ光を照射する照射ヘッド、ステージを駆動させる駆動部、分割領域、第１領域および／またはアライメントマークに関するデータが入力される入力部、ステージに載置された半導体基板を撮像する撮像部、撮像された半導体基板の形状等を検出する画像処理部、画像処理部で検出された半導体基板の形状等と入力されたデータとに基づいて、半導体基板の位置、第１領域および／または第２領域を決定する演算部、および、これらを制御する制御部を備える。
【００５０】
入力部は、例えばタッチパネルを備える。入力部には、例えばオペレータによって、上記各種データが入力される。制御部、画像処理部および演算部は、例えばコンピュータを備える。撮像部は、カメラを備える。駆動部は、例えば、ボールネジとリニアガイド機構を備える。ボールネジが回転することにより、ステージは、照射ヘッドおよびカメラの下方で並進移動および／または垂直移動する。
【００５１】
図６は、本実施形態に係るレーザ光照射装置の第１露出工程における動作を示すフローチャートである。
入力部に必要なデータが入力されて、レーザ光照射装置の第１露出工程における動作が開始される（Ｔ０）。半導体基板は、レーザ光照射装置に搬送されてアームに受け渡され、ステージに載置される（Ｔ１）。ステージには、半導体基板あるいはフレームの切欠きに対応する位置に突起が設けられており、ステージにおける半導体基板の位置決めがなされる。あるいは、ステージに半導体基板を載置した後、半導体基板を撮像して、画像処理部により上記切欠きの位置を検出させてもよい。この場合、その後、演算部にステージ上の半導体基板の位置を算出させる。ステージ上の半導体基板の位置が決定されると、演算部は入力部のデータを参照してアライメントマークの位置を決定する（Ｔ２）。
【００５２】
さらに、演算部は、アライメントマークの位置に基づいて第１領域の外周あるいは中心の位置を決定する（Ｔ３）。入力部には、予め第１領域の大きさおよび形状等が入力されている。あるいは、入力部にアライメントマークの大きさおよび形状等を入力しておき、演算部に適切な第１領域を算出させてもよい。
【００５３】
駆動部はステージを駆動させて、決定された第１領域の外周あるいは中心を照射ヘッドの下方に移動させる。半導体基板が照射ヘッド下方の所定の位置に配置されると、照射部は第１のレーザ光の照射を開始する（Ｔ４）。第１のレーザ光が照射された状態で、駆動部はさらに、入力された第１領域の大きさおよび形状等に基づいてステージを平面方向に移動させる。これにより、第１領域における保護膜と金属膜とが除去される。
【００５４】
一連の処理が終了した後、第１領域を上方から撮像してもよい（Ｔ５）。撮像され、画像処理されたアライメントマークから所定の情報（例えば、アライメントマークの位置を示す十分なデータ）が入手できない場合（Ｔ６）、再度、第１領域の位置の決定以降の処理（Ｔ３〜Ｔ５）を行ってもよい。その後、レーザ光照射装置の第１露出工程における動作は終了する（Ｔ７）。
【００５５】
アライメントマークが複数個所ある場合には、これら一連の処理をそれぞれのアライメントマークに対して繰り返して行ってもよい。この場合、駆動部は、半導体基板を撮像部が備えるカメラの下方に移動させて、複数のアライメントマークを順次撮像させてもよい。
【００５６】
図７Ａは、本実施形態に係る第１露出工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。図７Ｂは、本実施形態に係る第１露出工程後の半導体基板を模式的に示す上面図である。半導体基板１０の第１主面１０Ｘに配置された４箇所のアライメントマーク１５の全体がそれぞれ露出するように、４箇所の第１領域Ｒ１における保護膜４０と金属膜１６とが除去されている。第１領域Ｒ１は、アライメントマーク１５を取り囲む円形である。図７Ｂでは、便宜的に保護膜４０にハッチングを入れて示している。
【００５７】
（５）算出工程（Ｓ５）
半導体基板を第２主面側から半導体層を透過する電磁波を感知するカメラにより撮像して、第１領域に対応する半導体層を通してアライメントマークの位置および形状等を検出する。検出されたアライメントマークに関するデータに基づき、第２主面における分割領域に対応する第２領域が算出される。
【００５８】
（カメラ）
カメラは、半導体層を透過する電磁波を感知することができる。これにより、第２主面側から第１領域に対応する半導体層を通してアライメントマークを撮像することができる。
【００５９】
カメラは、例えば近赤外領域から遠赤外領域まで（７５０ｎｍ以上、１０００μｍ以下の波長帯）の電磁波を感知できる赤外線カメラである。赤外線カメラは、撮像部を構成する。撮像部は、赤外線カメラ以外のカメラ（例えば、可視光を感知するカメラ等）を備えていてもよい。撮像部は、複数の赤外線カメラを備えていてもよい。赤外線カメラの視野は特に限定されないが、精度向上の観点から３００μｍ四方以上であってよい。
【００６０】
（第２領域）
第２領域は、検出されたアライメントマークの位置と入力部のデータとから算出される。第２領域は、分割領域に対応する第２主面の一部である。言い換えれば、分割領域の少なくとも一部と第２領域の少なくとも一部とは対向しており、第２主面の法線方向から見たとき、分割領域の少なくとも一部は第２領域と重複する。好ましくは、分割領域全体が第２領域と重複する。
【００６１】
図８は、本実施形態に係るレーザ光照射装置の算出工程における動作を示すフローチャートである。
第１露出工程が終了すると、レーザ光照射装置の算出工程における動作が開始される（Ｔ１０）。駆動部はステージを駆動して、第１領域を赤外線カメラの下方に移動させる。撮像部は、第２主面側から、赤外線カメラにより第１領域に対応する半導体層を通してアライメントマークを撮像する（Ｔ１１）。画像処理部は撮像された画像を処理して、アライメントマークの位置および形状等を検出する（Ｔ１２）。演算部は、検出されたアライメントマークおよび入力された分割領域に関するデータから、第２主面における分割領域の位置を算出する（Ｔ１３）。これにより、第２主面における分割領域に対応する第２領域が決定される。その後、レーザ光照射装置の算出工程における動作は終了する（Ｔ１４）。
【００６２】
図９は、本実施形態に係る算出工程中の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。赤外線カメラ３００により第１領域Ｒ１に対応する半導体層１１を通してアライメントマーク１５が撮像される。撮像された画像は画像処理されて、アライメントマーク１５の形状等が検出される。この検出されたアライメントマーク１５の形状等から、分割領域の位置が算出される。
【００６３】
（６）第２露出工程（Ｓ６）
第２主面側から第２領域に第２のレーザ光を照射して、第２領域に対応する保護膜と金属膜とを除去する。これにより、第２領域に対応する半導体層が露出する。
【００６４】
駆動部はステージを駆動して、半導体基板の端部を照射ヘッドの下方に移動させる。半導体基板が所定の位置に配置されると、照射部は第２領域への第２のレーザ光の照射を開始する。第２のレーザ光が照射された状態で、駆動部はさらに、第２領域の大きさおよび形状等に基づいてステージを平面方向に移動させる。これにより、第２領域に対応する保護膜と金属膜とが除去される。
【００６５】
第２のレーザ光は、第１のレーザ光と同様の機構および条件で発振されてよい。特に、第２のレーザ光として超短パルスレーザ光を用いると、半導体層の損傷が抑制されて、所望のプラズマエッチングが行われ易くなる。
【００６６】
第１露出工程の後および／または第２露出工程の後、露出した半導体層に第３のレーザ光を照射して、当該半導体層の平滑性を向上させてもよい。第３のレーザ光には、例えば、数百ｎｍ秒のパルス幅を有する長パルスレーザ光、フラットトップ分布（トップハット分布）を有するレーザ光等が用いられる。
【００６７】
図１０Ａは、本実施形態に係る第２露出工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。図１０Ｂは、本実施形態に係る第２露出工程後の半導体基板を模式的に示す上面図である。第２領域Ｒ２に対応する保護膜４０および金属膜１６がさらに除去されて、第２領域Ｒ２に対応する半導体層１１が露出している。図１０Ｂでは、便宜的に保護膜４０にハッチングを入れて示している。
【００６８】
（７）ダイシング工程（Ｓ７）
露出した第２領域に対応する半導体層を除去して、半導体基板を複数の素子チップに分割する。ダイシング工程は、第２主面側から第２領域にプラズマ（第１のプラズマ）を照射することにより行うことができる。
【００６９】
図１１は、本実施形態に係るダイシング工程後の半導体基板の、図２ＡのＸ−Ｘ線における断面図である。第２領域Ｒ２に対応する半導体層１１が除去されて、複数の素子チップ２００が形成されている。
【００７０】
ダイシング工程を行う前に、第２主面を第２のプラズマによりクリーニングする工程を行ってもよい。第２のプラズマは、通常、ダイシングを行うときに発生させる第１のプラズマとは異なる条件で発生させる。このようなクリーニング工程は、例えば、第１露出工程および／または第２露出工程に起因する残渣を更に低減する目的で行われる。これにより、より高品質のプラズマダイシングを行うことが可能になる。
【００７１】
続いて、ダイシング工程で使用されるプラズマ処理装置の一実施形態を具体的に説明する。図１２は、プラズマ処理装置の構造を概略的に示す断面図である。図１２では、半導体基板が搬送キャリアに保持されている。プラズマ処理装置の構造は、これに限定されるものではない。
【００７２】
（プラズマ処理装置）
プラズマ処理装置１００は、ステージ１１１を備えている。搬送キャリア２０は、保持シート２２の半導体基板１０を保持している面が上方を向くように、ステージ１１１に搭載される。ステージ１１１は、搬送キャリア２０の全体を載置できる程度の大きさを備える。ステージ１１１の上方には、半導体基板１０の少なくとも一部を露出させるための窓部１２４Ｗを有するカバー１２４が配置されている。カバー１２４には、フレーム２１がステージ１１１に載置されている状態のとき、フレーム２１を押圧するための押さえ部材１０７が配置されている。押さえ部材１０７は、フレーム２１と点接触できる部材（例えば、コイルバネや弾力性を有する樹脂）であることが好ましい。これにより、フレーム２１およびカバー１２４の熱が互いに影響し合うことを抑制しながら、フレーム２１の歪みを矯正することができる。
【００７３】
ステージ１１１およびカバー１２４は、真空チャンバ１０３内に配置されている。真空チャンバ１０３は、上部が開口した概ね円筒状であり、上部開口は蓋体である誘電体部材１０８により閉鎖されている。真空チャンバ１０３を構成する材料としては、アルミニウム、ステンレス鋼（ＳＵＳ）、表面をアルマイト加工したアルミニウム等が例示できる。誘電体部材１０８を構成する材料としては、酸化イットリウム（Ｙ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、石英（ＳｉＯ2）等の誘電体材料が例示できる。誘電体部材１０８の上方には、上部電極としての第１の電極１０９が配置されている。第１の電極１０９は、第１の高周波電源１１０Ａと電気的に接続されている。ステージ１１１は、真空チャンバ１０３内の底部側に配置される。
【００７４】
真空チャンバ１０３には、ガス導入口１０３ａが接続されている。ガス導入口１０３ａには、プラズマ発生用ガス（プロセスガス）の供給源であるプロセスガス源１１２およびアッシングガス源１１３が、それぞれ配管によって接続されている。また、真空チャンバ１０３には、排気口１０３ｂが設けられており、排気口１０３ｂには、真空チャンバ１０３内のガスを排気して減圧するための真空ポンプを含む減圧機構１１４が接続されている。真空チャンバ１０３内にプロセスガスが供給された状態で、第１の電極１０９に第１の高周波電源１１０Ａから高周波電力が供給されることにより、真空チャンバ１０３内にプラズマが発生する。
【００７５】
ステージ１１１は、それぞれ略円形の電極層１１５と、金属層１１６と、電極層１１５および金属層１１６を支持する基台１１７と、電極層１１５、金属層１１６および基台１１７を取り囲む外周部１１８とを備える。外周部１１８は導電性および耐エッチング性を有する金属により構成されており、電極層１１５、金属層１１６および基台１１７をプラズマから保護する。外周部１１８の上面には、円環状の外周リング１２９が配置されている。外周リング１２９は、外周部１１８の上面をプラズマから保護する役割をもつ。電極層１１５および外周リング１２９は、例えば、上記の誘電体材料により構成される。
【００７６】
電極層１１５の内部には、静電吸着（Electrostatic Chuck）用電極（以下、ＥＳＣ電極１１９と称す。）と、第２の高周波電源１１０Ｂに電気的に接続された第２の電極１２０とが配置されている。ＥＳＣ電極１１９には、直流電源１２６が電気的に接続されている。静電吸着機構は、ＥＳＣ電極１１９および直流電源１２６により構成されている。静電吸着機構によって、保持シート２２はステージ１１１に押し付けられて固定される。以下、保持シート２２をステージ１１１に固定する固定機構として、静電吸着機構を備える場合を例に挙げて説明するが、これに限定されない。保持シート２２のステージ１１１への固定は、図示しないクランプによって行われてもよい。
【００７７】
金属層１１６は、例えば、表面にアルマイト被覆を形成したアルミニウム等により構成される。金属層１１６内には、冷媒流路１２７が形成されている。冷媒流路１２７は、ステージ１１１を冷却する。ステージ１１１が冷却されることにより、ステージ１１１に搭載された保持シート２２が冷却されるとともに、ステージ１１１にその一部が接触しているカバー１２４も冷却される。これにより、半導体基板１０や保持シート２２が、プラズマ処理中に加熱されることによって損傷されることが抑制される。冷媒流路１２７内の冷媒は、冷媒循環装置１２５により循環される。
【００７８】
ステージ１１１の外周付近には、ステージ１１１を貫通する複数の支持部１２２が配置されている。支持部１２２は、搬送キャリア２０のフレーム２１を支持する。支持部１２２は、第１の昇降機構１２３Ａにより昇降駆動される。搬送キャリア２０が真空チャンバ１０３内に搬送されると、所定の位置まで上昇した支持部１２２に受け渡される。支持部１２２の上端面がステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１の所定の位置に載置される。
【００７９】
カバー１２４の端部には、複数の昇降ロッド１２１が連結しており、カバー１２４を昇降可能にしている。昇降ロッド１２１は、第２の昇降機構１２３Ｂにより昇降駆動される。第２の昇降機構１２３Ｂによるカバー１２４の昇降の動作は、第１の昇降機構１２３Ａとは独立して行うことができる。
【００８０】
制御装置１２８は、第１の高周波電源１１０Ａ、第２の高周波電源１１０Ｂ、プロセスガス源１１２、アッシングガス源１１３、減圧機構１１４、冷媒循環装置１２５、第１の昇降機構１２３Ａ、第２の昇降機構１２３Ｂおよび静電吸着機構を含むプラズマ処理装置１００を構成する要素の動作を制御する。図１３は、本実施形態で使用されるプラズマ処理装置のブロック図である。
【００８１】
半導体基板１０のエッチングは、半導体基板１０が保持された搬送キャリア２０を真空チャンバ内に搬入し、半導体基板１０がステージ１１１に載置された状態で行われる。
半導体基板１０の搬入の際、真空チャンバ１０３内では、昇降ロッド１２１の駆動により、カバー１２４が所定の位置まで上昇している。図示しないゲートバルブが開いて搬送キャリア２０が搬入される。複数の支持部１２２は、上昇した状態で待機している。搬送キャリア２０がステージ１１１上方の所定の位置に到達すると、支持部１２２に搬送キャリア２０が受け渡される。搬送キャリア２０は、保持シート２２の粘着面２２Ｘが上方を向くように、支持部１２２の上端面に受け渡される。
【００８２】
搬送キャリア２０が支持部１２２に受け渡されると、真空チャンバ１０３は密閉状態に置かれる。次に、支持部１２２が降下を開始する。支持部１２２の上端面が、ステージ１１１と同じレベル以下にまで降下することにより、搬送キャリア２０は、ステージ１１１に載置される。続いて、昇降ロッド１２１が駆動する。昇降ロッド１２１は、カバー１２４を所定の位置にまで降下させる。このとき、カバー１２４に配置された押さえ部材１０７がフレーム２１に点接触できるように、カバー１２４とステージ１１１との距離は調節されている。これにより、フレーム２１が押さえ部材１０７によって押圧されるとともに、フレーム２１がカバー１２４によって覆われ、半導体基板１０は窓部１２４Ｗから露出する。
【００８３】
カバー１２４は、例えば、略円形の外形輪郭を有したドーナツ形であり、一定の幅および薄い厚みを備えている。窓部１２４Ｗの直径はフレーム２１の内径よりも小さく、その外径はフレーム２１の外径よりも大きい。したがって、搬送キャリア２０をステージの所定の位置に搭載し、カバー１２４を降下させると、カバー１２４は、フレーム２１を覆うことができる。窓部１２４Ｗからは、半導体基板１０の少なくとも一部が露出する。
【００８４】
カバー１２４は、例えば、セラミックス（例えば、アルミナ、窒化アルミニウムなど）や石英などの誘電体や、アルミニウムあるいは表面がアルマイト処理されたアルミニウムなどの金属で構成される。押さえ部材１０７は、上記の誘電体や金属の他、樹脂材料で構成され得る。
【００８５】
搬送キャリア２０が支持部１２２に受け渡された後、直流電源１２６からＥＳＣ電極１１９に電圧を印加する。これにより、保持シート２２がステージ１１１に接触すると同時にステージ１１１に静電吸着される。なお、ＥＳＣ電極１１９への電圧の印加は、保持シート２２がステージ１１１に載置された後（接触した後）に、開始されてもよい。
【００８６】
エッチングが終了すると、真空チャンバ１０３内のガスが排出され、ゲートバルブが開く。複数の素子チップを保持する搬送キャリア２０は、ゲートバルブから進入した搬送機構によって、プラズマ処理装置１００から搬出される。搬送キャリア２０が搬出されると、ゲートバルブは速やかに閉じられる。搬送キャリア２０の搬出プロセスは、上記のような搬送キャリア２０をステージ１１１に搭載する手順とは逆の手順で行われてもよい。すなわち、カバー１２４を所定の位置にまで上昇させた後、ＥＳＣ電極１１９への印加電圧をゼロにして、搬送キャリア２０のステージ１１１への吸着を解除し、支持部１２２を上昇させる。支持部１２２が所定の位置まで上昇した後、搬送キャリア２０は搬出される。
【００８７】
半導体層をエッチングするプラズマ（第１のプラズマ）の発生条件は、半導体層の材質などに応じて設定される。
半導体層は、例えば、ボッシュプロセスによりプラズマエッチングされる。ボッシュプロセスでは、半導体層が深さ方向に垂直にエッチングされる。半導体層がＳｉを含む場合、ボッシュプロセスは、堆積ステップと、堆積膜エッチングステップと、Ｓｉエッチングステップとを順次繰り返すことにより、半導体層を深さ方向に掘り進む。
【００８８】
堆積ステップは、例えば、プロセスガスとしてＣ４Ｆ８を１５０ｓｃｃｍ以上、２５０ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を１５Ｐａ以上、２５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を０Ｗ以上、５０Ｗ以下として、２秒以上、１５秒以下、処理する条件で行われる。
【００８９】
堆積膜エッチングステップは、例えば、プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を３００Ｗ以上、１０００Ｗ以下として、２秒以上、１０秒以下、処理する条件で行われる。
【００９０】
Ｓｉエッチングステップは、例えば、プロセスガスとしてＳＦ６を２００ｓｃｃｍ以上、４００ｓｃｃｍ以下で供給しながら、真空チャンバ内の圧力を５Ｐａ以上、１５Ｐａ以下に調整し、第１の高周波電源から第１の電極への投入電力を１５００Ｗ以上、２５００Ｗ以下として、第２の高周波電源から第２の電極への投入電力を５０Ｗ以上、５００Ｗ以下として、１０秒以上、２０秒以下、処理する条件で行われる。
【００９１】
上記のような条件で、堆積ステップ、堆積膜エッチングステップ、および、Ｓｉエッチングステップを繰り返すことにより、Ｓｉを含む半導体層は、１０μｍ／分以上、２０μｍ／分以下の速度で深さ方向に垂直にエッチングされ得る。
【産業上の利用可能性】
【００９２】
本発明の素子チップの製造方法によれば、品質の高いプラズマダイシングを行うことができるため、種々の半導体基板から素子チップを製造する方法として有用である。
【符号の説明】
【００９３】
１０：半導体基板
１０ａ：ノッチ
１０Ｘ：第１主面
１０Ｙ：第２主面
１０１：素子領域
１０２：分割領域
１１：半導体層
１５：アライメントマーク
１６：金属膜
Ｒ１：第１領域
Ｒ２：第２領域
２０：搬送キャリア
２１：フレーム
２１ａ：ノッチ
２１ｂ：コーナーカット
２２：保持シート
２２Ｘ：粘着面
２２Ｙ：非粘着面
４０：保護膜
１００：プラズマ処理装置
１０３：真空チャンバ
１０３ａ：ガス導入口
１０３ｂ：排気口
１０８：誘電体部材
１０９：第１の電極
１１０Ａ：第１の高周波電源
１１０Ｂ：第２の高周波電源
１１１：ステージ
１１２：プロセスガス源
１１３：アッシングガス源
１１４：減圧機構
１１５：電極層
１１６：金属層
１１７：基台
１１８：外周部
１１９：ＥＳＣ電極
１２０：第２の電極
１２１：昇降ロッド
１２２：支持部
１２３Ａ：第１の昇降機構
１２３Ｂ：第２の昇降機構
１２４：カバー
１２４Ｗ：窓部
１２５：冷媒循環装置
１２６：直流電源
１２７：冷媒流路
１２８：制御装置
１２９：外周リング
２００：素子チップ
３００：赤外線カメラ
【図１】
2020194918.tif 000003
【図２Ａ】
2020194918.tif 000004
【図２Ｂ】
2020194918.tif 000005
【図３】
2020194918.tif 000006
【図４】
2020194918.tif 000007
【図５】
2020194918.tif 000008
【図６】
2020194918.tif 000009
【図７Ａ】
2020194918.tif 000010
【図７Ｂ】
2020194918.tif 000011
【図８】
2020194918.tif 000012
【図９】
2020194918.tif 000013
【図１０Ａ】
2020194918.tif 000014
【図１０Ｂ】
2020194918.tif 000015
【図１１】
2020194918.tif 000016
【図１２】
2020194918.tif 000017
【図１３】
2020194918.tif 000018