(57)【要約】      （修正有）【課題】マイクロＬＥＤを実装する際の熱ストレスに強い表示装置を提供する。【解決手段】表示装置１は、画像を表示するための表示領域を有する表示パネルを備え、表示パネルは、絶縁基板３１と、絶縁基板の上に設けられる第１電極Ｅ１と、第１電極を覆う第１有機絶縁層３４と、第１有機絶縁層の上に設けられる無機絶縁層３６と、無機絶縁層の上に設けられる画素電極３７と、画素電極を覆う第２有機絶縁層３８と、第２有機絶縁層の上に設けられるパッド部３９と、を含む。無機絶縁層は、第１電極と画素電極とを電気的に接続するための第１開口部を有する。第２有機絶縁層は、画素電極と、パッド部とを電気的に接続するための第２開口部を有する。画素電極は、透明導電材料によって形成される。【選択図】図３
2020154096.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示するための表示領域を有する表示パネル
を具備し、
前記表示パネルは、
絶縁基板と、
前記絶縁基板の上に設けられる第１電極と、
前記第１電極を覆う第１有機絶縁層と、
前記第１有機絶縁層の上に設けられる無機絶縁層と、
前記無機絶縁層の上に設けられる画素電極と、
前記画素電極を覆う第２有機絶縁層と、
前記第２有機絶縁層の上に設けられるパッド部と、
を備え、
前記無機絶縁層は、前記第１電極と前記画素電極とを電気的に接続するための第１開口部を有し、
前記第２有機絶縁層は、前記画素電極と、前記パッド部とを電気的に接続するための第２開口部を有し、
前記画素電極は、透明導電材料によって形成される、表示装置。
【請求項２】
前記表示パネルは、
前記第１有機絶縁層と前記無機絶縁層との間に設けられる第１導電層を更に備え、
前記第１開口部において、前記第１導電層は、前記第１電極と前記画素電極との間にあり、前記第１電極と前記画素電極とを接続している、請求項１に記載の表示装置。
【請求項３】
前記表示パネルは、
前記画素電極に対応して設けられる発光素子をさらに備え、
前記発光素子は、
前記パッド部の上にはんだ材料により接合される、請求項１に記載の表示装置。
【請求項４】
前記発光素子は、
マイクロＬＥＤである、請求項３に記載の表示装置。
【請求項５】
前記表示パネルは、
前記第１有機絶縁層の上に設けられ、前記無機絶縁層を介して前記画素電極と対向する第２導電層をさらに備え、
前記第２導電層、前記無機絶縁層、および前記画素電極は、補助容量を形成する、請求項１乃至請求項４のいずれか１項に記載の表示装置。
【請求項６】
前記第２導電層は、
前記第２開口部が形成される領域と対向する領域には設けられない、請求項５に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、表示装置に関する。
【背景技術】
【０００２】
自発光素子である発光ダイオード（LED: Light Emitting Diode）を用いたＬＥＤディスプレイが知られているが、近年では、より高精細化した表示装置として、マイクロＬＥＤと称される微小なダイオード素子を用いた表示装置（以下、マイクロＬＥＤディスプレイと表記する）が開発されている。
【０００３】
このマイクロＬＥＤディスプレイは、従来の液晶表示ディスプレイや有機ＥＬディスプレイと異なり、表示領域に、チップ状の多数のマイクロＬＥＤが実装されて形成されるため、高精細化と大型化の両立が容易であり、次世代ディスプレイとして注目されている。
【０００４】
このようなマイクロＬＥＤディスプレイを製造するにあたり、マイクロＬＥＤを基板上に実装する方法としては、レーザ等ではんだ材料を溶融させてマイクロＬＥＤを基板上に実装（接合）する方法がある。
【０００５】
しかしながら、このような実装方法の場合、はんだ材料を溶融させた際の熱（熱ストレス）に起因して、マイクロＬＥＤディスプレイを構成する他の素子を破壊してしまう、これら他の素子の特性を変化させてしまう可能性がある。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】米国特許第１０００８４６５号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
本開示は、マイクロＬＥＤを実装する際の熱ストレスに強い表示装置を提供することを目的の一つとする。
【課題を解決するための手段】
【０００８】
一実施形態に係る表示装置は、画像を表示するための表示領域を有する表示パネルを具備し、前記表示パネルは、絶縁基板と、前記絶縁基板の上に設けられる第１電極と、前記第１電極を覆う第１有機絶縁層と、前記第１有機絶縁層の上に設けられる無機絶縁層と、前記無機絶縁層の上に設けられる画素電極と、前記画素電極を覆う第２有機絶縁層と、前記第２有機絶縁層の上に設けられるパッド部と、を備える。前記無機絶縁層は、前記第１電極と前記画素電極とを電気的に接続するための第１開口部を有する。前記第２有機絶縁層は、前記画素電極と、前記パッド部とを電気的に接続するための第２開口部を有する。前記画素電極は、透明導電材料によって形成される。
【図面の簡単な説明】
【０００９】
【図１】図１は実施形態に係る表示装置の構成を概略的に示す斜視図である。
【図２】図２は同実施形態に係る表示装置の回路構成の一例について説明するための図である。
【図３】図３は同実施形態に係る表示装置の断面構造の一例を模式的に表した図である。
【図４】図４は比較例に係る表示装置の断面構造の一例を模式的に表した図である。
【図５】図５は比較例に係る表示装置の温度変化について説明するための図である。
【図６】図６は比較例に係る表示装置の温度変化について説明するための別の図である。
【図７】図７は同実施形態に係る表示装置の温度変化について説明するための図である。
【図８】図８は同実施形態に係る表示装置の温度変化について説明するための別の図である。
【発明を実施するための形態】
【００１０】
いくつかの実施形態につき、図面を参照しながら説明する。  
なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有される。また、図面は、説明をより明確にするため、実施の態様に比べて模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。各図において、連続して配置される同一または類似の要素については符号を省略することがある。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を省略することがある。
【００１１】
図１は、本実施形態に係る表示装置１の構成を概略的に示す斜視図である。図１は、第１方向Ｘと、第１方向Ｘに垂直な第２方向Ｙと、第１方向Ｘおよび第２方向Ｙに垂直な第３方向Ｚによって規定される三次元空間を示している。なお、第１方向Ｘおよび第２方向Ｙは、互いに直交しているが、９０度以外の角度で交差していても良い。また、本実施形態において、第３方向Ｚを上と定義し、第３方向Ｚと反対側の方向を下と定義する。「第１部材の上の第２部材」および「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していても良く、第１部材から離れて位置していても良い。
【００１２】
以下、本実施形態においては、表示装置１が自発光素子であるマイクロＬＥＤを用いたマイクロＬＥＤ表示装置（マイクロＬＥＤディスプレイ）である場合について主に説明する。
【００１３】
図１に示すように、表示装置１は、表示パネル２、第１回路基板３および第２回路基板４、等を備える。
【００１４】
表示パネル２は、一例では矩形状である。図示した例では、表示パネル２の短辺ＥＸは、第１方向Ｘと平行であり、表示パネル２の長辺ＥＹは、第２方向Ｙと平行である。第３方向Ｚは、表示パネル２の厚さ方向に相当する。表示パネル２の主面は、第１方向Ｘと第２方向Ｙとにより規定されるＸ−Ｙ平面に平行である。表示パネル２は、表示領域ＤＡ、および表示領域ＤＡの外側の非表示領域ＮＤＡを有している。非表示領域ＮＤＡは、端子領域ＭＴを有している。図示した例では、非表示領域ＮＤＡは、表示領域ＤＡを囲んでいる。
【００１５】
表示領域ＤＡは、画像を表示する領域であり、例えばマトリクス状に配置された複数の画素ＰＸを備えている。画素ＰＸは、発光素子（マイクロＬＥＤ）および当該発光素子を駆動するためのスイッチング素子（駆動トランジスタ）等を含む。
【００１６】
端子領域ＭＴは、表示パネル２の短辺ＥＸに沿って設けられ、表示パネル２を外部装置等と電気的に接続するための端子を含んでいる。
【００１７】
第１回路基板３は、端子領域ＭＴの上に実装され、表示パネル２と電気的に接続されている。第１回路基板３は、例えばフレキシブルプリント回路基板である。第１回路基板３は、表示パネル２を駆動する駆動ＩＣチップ（以下、パネルドライバと表記する）５等を備えている。なお、図示した例では、パネルドライバ５は、第１回路基板３の上に配置されているが、下に配置されていても良い。または、パネルドライバ５は、第１回路基板３以外に実装されていても良く、例えば第２回路基板４に実装されていても良い。第２回路基板４は、例えばフレキシブルプリント回路基板である。第２回路基板４は、第１回路基板３の例えば下方において第１回路基板３と接続されている。
【００１８】
上記したパネルドライバ５は、例えば第２回路基板４を介して制御基板（図示せず）と接続されている。パネルドライバ５は、例えば制御基板から出力される映像信号に基づいて複数の画素ＰＸを駆動することによって表示パネル２に画像を表示する制御を実行する。
【００１９】
なお、表示パネル２は、斜線を付して示す折り曲げ領域ＢＡを有していても良い。折り曲げ領域ＢＡは、表示装置１が電子機器等の筐体に収容される際に折り曲げられる領域である。折り曲げ領域ＢＡは、非表示領域ＮＤＡのうち端子領域ＭＴ側に位置している。折り曲げ領域ＢＡが折り曲げられた状態において、第１回路基板３および第２回路基板４は、表示パネル２と対向するように、表示パネル２の下方に配置される。
【００２０】
次に、図２を参照して、表示装置１の回路構成について説明する。上記したように、表示領域ＤＡには複数の画素ＰＸがマトリクス状に配置されている。複数の画素ＰＸは、同様に構成されている。そこで、図２においては、複数の画素ＰＸのうちの１つの画素ＰＸを代表して説明する。画素ＰＸは、例えば３つの副画素（サブピクセル）ＳＰＲ、ＳＰＧおよびＳＰＢを含む。
【００２１】
副画素ＳＰＲ、ＳＰＧおよびＳＰＢは、同様に構成されている。そこで、ここでは、便宜的に、副画素ＳＰＢの構成（画素回路）について主に説明する。図２に示すように、副画素ＳＰＢは、発光素子１０、駆動トランジスタＤＲＴ、画素トランジスタＳＳＴ、初期化トランジスタＩＳＴ、リセットトランジスタＲＳＴ、保持容量Ｃｓ１および補助容量Ｃｓ２を含む。ゲートドライバＧＤは、リセットトランジスタＲＳＴを含んでいる。なお、図２に示す出力トランジスタＢＣＴは、副画素ＳＰＲ、ＳＰＧおよびＳＰＢに対して１つ配置されている。図２において、各トランジスタは、ｎチャネル型トランジスタである。また、図２に示す素子容量Ｃｌｅｄは、発光素子１０のアノード電極とカソード電極との間の容量である。なお、リセットトランジスタＲＳＴ、画素トランジスタＳＳＴ、初期化トランジスタＩＳＴ、および出力トランジスタＢＣＴは、それぞれトランジスタで構成されていなくても良い。リセットトランジスタＲＳＴ、画素トランジスタＳＳＴ、初期化トランジスタＩＳＴ、および出力トランジスタＢＣＴは、それぞれ、リセットスイッチ、画素スイッチ、および出力スイッチとして機能するものであれば良い。Ｖｒｓｔ線はリセット配線として機能し、ＢＧ線、ＲＧ線、ＩＧ線、およびＳＧ線は、それぞれ制御配線として機能している。
【００２２】
以下の説明においては、トランジスタのソース・ドレイン端子の一方を第１端子、他方を第２端子とする。また、素子容量を形成する一方の端子を第１端子、他方の端子を第２端子とする。
【００２３】
駆動トランジスタＤＲＴの第１端子は、素子容量Ｃｌｅｄの第１端子、保持容量Ｃｓ１の第１端子および補助容量Ｃｓ２の第１端子に接続される。駆動トランジスタＤＲＴの第２端子は、出力トランジスタＢＣＴの第１端子に接続されている。また、駆動トランジスタＤＲＴの第２端子は、Ｖｒｓｔ線を介してリセットトランジスタＲＳＴの第１端子に接続されている。
【００２４】
出力トランジスタＢＣＴの第２端子は、第１主電源線２１に接続されている。また、素子容量Ｃｌｅｄの第２端子は、第２主電源線２２に接続されている。
【００２５】
画素トランジスタＳＳＴの第１端子は、駆動トランジスタＤＲＴのゲート端子、初期化トランジスタＩＳＴの第１端子、および保持容量Ｃｓ１の第２端子に接続されている。画素トランジスタＳＳＴの第２端子は、画素信号線２３に接続されている。
【００２６】
初期化トランジスタＩＳＴの第２端子は、初期化電源線２４に接続されている。補助容量Ｃｓ２の第２端子は、第１主電源線２１に接続されている。なお、補助容量Ｃｓ２の第２端子は、定電位線に接続されていれば良く、第１主電源線２１と異なる配線に接続されていても良い。
【００２７】
ここで、リセットトランジスタＲＳＴは副画素ＳＰＢ（画素ＰＸ）外に配置されたゲートドライバＧＤに設けられており、当該リセットトランジスタＲＳＴの第２端子は、リセット電源線２５に接続されている。
【００２８】
ここで、第１主電源線２１には第１電源電位ＰＶＤＤが供給され、第２主電源線２２には第２電源電位ＰＶＳＳが供給される。第１電源電位ＰＶＤＤは発光素子１０にアノード電圧を供給するための電圧に相当し、第２電源電位ＰＶＳＳは発光素子１０のカソード電圧に相当する。なお、第１主電源線２１は、共通電源配線と称されても良い。
【００２９】
また、画素信号線２３には画素信号Ｖｓｉｇが供給され、初期化電源線２４には初期化電圧Ｖｉｎｉが供給され、リセット電源線２５はリセット電源電位Ｖｒｓｔに設定される。なお、画素信号Ｖｓｉｇは、上記した映像信号に基づいて画素（ここでは、副画素ＳＰＢ）に書き込まれる信号である。
【００３０】
出力トランジスタＢＣＴのゲート端子は、ＢＧ線に接続されている。このＢＧ線には、出力制御信号ＢＧが供給される。
【００３１】
画素トランジスタＳＳＴのゲート端子は、ＳＧ線に接続されている。このＳＧ線には、画素制御信号ＳＧが供給される。
【００３２】
初期化トランジスタＩＳＴのゲート端子は、ＩＧ線に接続されている。このＩＧ線には、初期化制御信号ＩＧが供給される。
【００３３】
リセットトランジスタＲＳＴのゲート端子は、ＲＧ線に接続されている。このＲＧ線には、リセット制御信号ＲＧが供給される。
【００３４】
図２においては上記したトランジスタが全てｎチャネル型トランジスタであるものとして説明したが、例えば駆動トランジスタＤＲＴ以外のトランジスタはｐチャネル型トランジスタであっても良く、ｎチャネル型トランジスタおよびｐチャネル型トランジスタが混在していても良い。
【００３５】
また、表示装置１は、少なくとも１つのゲートドライバＧＤを備えていれば良い。本実施形態においては図示していないが、表示装置１は、２つのゲートドライバＧＤを備えている。ゲートドライバＧＤは、図２で言う画素ＰＸの左側だけではなく、画素ＰＸの右側にも設けられている。そのため、１つの画素ＰＸに、両側のゲートドライバＧＤから信号を与えることが可能である。ここでは、上記したＳＧ線については両側給電方式が採用されており、他のＢＧ線、ＩＧ線、Ｖｒｓｔ線等については片側給電方式が採用されているものとする。
【００３６】
ここでは、副画素ＳＰＢの構成について説明したが、副画素ＳＰＲおよびＳＰＧについても同様である。
【００３７】
なお、図２において説明した回路構成は一例であり、少なくとも駆動トランジスタＤＲＴを含むものであれば、表示装置１の回路構成は他の構成であっても構わない。例えば図２において説明した回路構成のうちの一部が省略されていても良いし、他の構成が追加されても構わない。
【００３８】
図３は、表示装置１の断面構造を模式的に表したものである。ここでは、上記したマイクロＬＥＤと称される微小な発光ダイオード素子が表示素子としてアノード電極上に実装された例について説明する。なお、図３においては、画素を構成するＴＦＴ（Thin Film Transistor）を含む表示領域ＤＡについて主に示している。
【００３９】
図３に示す表示パネル２のアレイ基板ＡＲは、絶縁基板３１を備えている。絶縁基板３１としては、ＴＦＴ工程中の処理温度に耐えるのであれば特に材質は問わないが、主に石英、無アルカリガラス等のガラス基板、またはポリイミド等の樹脂基板を用いることができる。樹脂基板は可撓性を有し、シートディスプレイとして表示装置１を構成することができる。なお、樹脂基板としては、ポリイミドに限らず、他の樹脂材料を用いても良い。上記のことから、絶縁基板３１を、有機絶縁層、または樹脂層と称した方が適当な場合があり得る。
【００４０】
絶縁基板３１上には、三層積層構造のアンダーコート層３２が設けられている。詳細についての図示は省略するが、アンダーコート層３２は、シリコン酸化物（ＳｉＯ２）で形成された下層、シリコン窒化物（ＳｉＮ）で形成された中層、およびシリコン酸化物（ＳｉＯ２）で形成された上層を有している。アンダーコート層３２の下層は、基材である絶縁基板３１との密着性向上のため、中層は外部からの水分および不純物のブロック膜として、上層は中層に含有する水素原子が後述する半導体層ＳＣ側に拡散しないようにするブロック膜として、それぞれ設けられている。なお、アンダーコート層３２は、さらに積層があっても良いし、単層構造あるいは二層構造であっても良い。例えば、絶縁基板３１がガラスである場合、シリコン窒化膜は比較的密着性が良いため、当該絶縁基板３１上に直接シリコン窒化膜を形成しても構わない。
【００４１】
絶縁基板３１の上には、遮光層（図示せず）が配置されている。遮光層の位置は、後にＴＦＴを形成する箇所に合わせられている。遮光層は、金属層や黒色層等、遮光性を有する材料で形成されていれば良い。遮光層によれば、ＴＦＴのチャネル裏面への光の侵入を抑制することができるため、絶縁基板３１側から入射され得る光に起因したＴＦＴ特性の変化を抑制することが可能である。なお、遮光層を導電層で形成した場合には、当該遮光層に所定の電位を与えることで、ＴＦＴにバックゲート効果を付与することが可能である。
【００４２】
上記したアンダーコート層３２の上にはＴＦＴ（例えば、駆動トランジスタＤＲＴ）が形成される。ＴＦＴとしては半導体層ＳＣにポリシリコンを利用するポリシリコンＴＦＴを例としている。本実施形態において、低温ポリシリコンを利用して半導体層ＳＣが形成されている。ＴＦＴは、ＮｃｈＴＦＴ、ＰｃｈＴＦＴのいずれを用いても良い。または、ＮｃｈＴＦＴとＰｃｈＴＦＴを同時に形成しても良い。以降、駆動トランジスタＤＲＴとしてＮｃｈＴＦＴを用いた例として説明する。ＮｃｈＴＦＴの半導体層ＳＣは、第１領域と、第２領域と、第１領域および第２領域の間のチャネル領域と、チャネル領域および第１領域の間ならびにチャネル領域および第２領域の間にそれぞれ設けられた低濃度不純物領域と、を有する。第１および第２領域の一方がソース領域として機能し、第１および第２領域の他方がドレイン領域として機能している。ゲート絶縁膜ＧＩはシリコン酸化膜を用い、ゲート電極ＧＥはＭｏＷ（モリブデン・タングステン）で形成されている。なお、ゲート電極ＧＥ等、ゲート絶縁膜ＧＩの上に形成される電極は、１ｓｔ配線、または１ｓｔメタルと称されても良い。ゲート電極ＧＥは、ＴＦＴのゲート電極としての機能に加え、後述する保持容量電極としての機能も有している。ここではトップゲート型のＴＦＴを例として説明しているが、ＴＦＴはボトムゲート型のＴＦＴであっても良い。
【００４３】
ゲート絶縁膜ＧＩおよびゲート電極ＧＥの上には、層間絶縁膜３３が設けられている。層間絶縁膜３３は、ゲート絶縁膜ＧＩおよびゲート電極ＧＥの上に、例えば、シリコン窒化膜およびシリコン酸化膜を順に積層して構成されている。
【００４４】
層間絶縁膜３３の上に、第１電極Ｅ１、第２電極Ｅ２、および第１主電源線２１が設けられている。第１電極Ｅ１、第２電極Ｅ２、および第１主電源線２１は、それぞれ三層積層構造（Ｔｉ系／Ａｌ系／Ｔｉ系）が採用され、Ｔｉ（チタン）、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる下層と、Ａｌ（アルミニウム）、Ａｌを含む合金等Ａｌを主成分とする金属材料からなる中層と、Ｔｉ、Ｔｉを含む合金等Ｔｉを主成分とする金属材料からなる上層と、を有している。なお、第１電極Ｅ１等、層間絶縁膜３３の上に形成される電極は、２ｎｄ配線、または２ｎｄメタルと称されても良い。第１電極Ｅ１は半導体層ＳＣの第１領域に接続され、第２電極Ｅ２は半導体層ＳＣの第２領域に接続されている。例えば、半導体層ＳＣの第１領域がソース領域として機能する場合、第１電極Ｅ１はソース電極であり、第２電極Ｅ２はドレイン電極である。第１電極Ｅ１は、層間絶縁膜３３、およびＴＦＴのゲート電極（保持容量電極）ＧＥと共に保持容量Ｃｓ１を形成している。第１主電源線２１は、絶縁基板３１の周縁の端部まで延在され、第１回路基板３やパネルドライバ（駆動ＩＣ）５を接続する端子を形成する。
【００４５】
ＴＦＴおよび第１主電源線２１を覆うように平坦化膜３４が、層間絶縁膜３３、第１電極Ｅ１、第２電極Ｅ２、および第１主電源線２１の上に形成されている。平坦化膜３４としては、感光性アクリル等の有機絶縁材料が多く用いられる。ＣＶＤ等により形成される無機絶縁材料に比べ、配線段差のカバレッジ性や、表面の平坦性に優れている。
【００４６】
平坦化膜３４の上には、導電層３５が設けられている。導電層３５の上には、絶縁層３６が設けられている。例えば、絶縁層３６はシリコン窒化膜で形成されている。絶縁層３６の上には、画素電極３７が設けられている。導電層３５は、画素電極３７と絶縁層３６の開口を介してコンタクトされる導電層３５ａを含んでいる。導電層３５ａおよび画素電極３７は共に、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）等の透明導電材料によって形成されている。導電層３５ａおよび画素電極３７を纏めてアノード電極ＡＮと称しても良い。アノード電極ＡＮは、絶縁層３６の開口を介して、第１電極Ｅ１と電気的に接続されている。画素部において、導電層３５は、導電層３５ｂを含んでいる。導電層３５ｂは、後述するパッド部３９とアノード電極ＡＮとがコンタクトする位置の直下には形成されない。導電層３５ｂは、ＩＴＯやＩＺＯ等の透明導電材料によって形成されている。導電層３５ｂ、絶縁層３６、およびアノード電極ＡＮ（画素電極３７）は、補助容量Ｃｓ２を形成している。
【００４７】
絶縁層３６およびアノード電極ＡＮ（画素電極３７）の上には平坦化膜３８が設けられている。平坦化膜３８は、感光性アクリル等の有機絶縁材料によって形成されている。平坦化膜３８は、アノード電極ＡＮと、発光素子（マイクロＬＥＤ）１０を実装するためのパッド部３９とを電気的に接続するための開口を有している。
【００４８】
表示装置１には、上記したように、２つの平坦化膜３４および３８が設けられている。平坦化膜３４および３８は、無機絶縁材料によって形成される絶縁層に比べて、第３方向Ｚへの厚み（膜厚）を有しているため、これら平坦化膜３４および３８のうちの少なくとも一方が無機絶縁材料によって形成される絶縁層である場合に比べて、クッション性に優れるという利点を得ることができる。
【００４９】
表示領域ＤＡにおいて、アレイ基板ＡＲの上に、発光素子１０が実装される。図３においては、１つの発光素子１０のみを図示しているが、実際には、Ｒ、Ｇ、Ｂの発光色を有する発光素子１０が設けられている。発光素子１０とパッド部３９とは、はんだ材料４０により接合されている。
【００５０】
発光素子１０は、アノード電極ＡＮとは反対側にカソード電極ＣＡを有している。カソード電極ＣＡは、発光素子１０からの出射光を取り出すために、透明電極として形成する必要があり、ＩＴＯやＩＺＯ等の透明導電材料によって形成されている。カソード電極ＣＡは、表示領域ＤＡの外側に設けられる陰極コンタクト部（図示せず）でアレイ基板ＡＲ側に設けられる配線と接続される。平坦化膜３８とカソード電極ＣＡの間には、素子絶縁層４１が設けられている。素子絶縁層４１は、アレイ基板ＡＲの上で、発光素子１０の間の空隙部に充填された樹脂材料によって形成されている。
【００５１】
ここで、比較例を用いて、本実施形態に係る表示装置１の効果について説明する。なお、比較例は、本実施形態に係る表示装置１が奏し得る効果の一部を説明するためのものであって、比較例と本実施形態とで共通する構成や効果を本願発明の範囲から除外するものではない。
【００５２】
図４は、比較例に係る表示装置１００の断面構造を模式的に表したものである。比較例に係る表示装置１００は、アノード電極ＡＮが金属材料によって形成されている点と、導電層３５ｂがアノード電極ＡＮとパッド部３９とがコンタクトする位置の直下にまで延在している点とで、本実施形態に係る表示装置１と相違している。
【００５３】
比較例に係る表示装置１００においては、発光素子１０とパッド部３９とを接合するためにはんだ材料４０を溶融させると、当該溶融時の熱は、金属材料で形成されているパッド部３９を伝導し、アノード電極ＡＮに遷移する。図４に示すように、比較例に係る表示装置１００においては、アノード電極ＡＮもまた金属材料で形成されているため、アノード電極ＡＮに遷移した熱は、当該アノード電極ＡＮを伝導し、当該アノード電極ＡＮの下層（例えば、導電層３５ｂ等）にさらに遷移する。これによれば、アノード電極ＡＮから遷移する熱（熱ストレス）に起因して、導電層３５ｂが平坦化膜３４から剥離してしまったり（層間剥離の発生）、導電層３５ｂが割れてしまったりする可能性がある。これは、アノード電極ＡＮ、絶縁層３６、および導電層３５ｂによって形成される補助容量Ｃｓ２の大きさが変化してしまうため、好ましいことではない。また、アノード電極ＡＮから遷移する熱は、ＴＦＴ特性を変化させてしまう可能性があり、この点においても好ましいことではない。
【００５４】
図５は、比較例に係る表示装置１００の断面構造の一部を模式的に表したものであり、図５においては、点の密度が高いほどその部分が高温であることを示し、点の密度が低いほどその部分が低温であることを示している。図５では、表示装置１００の各部分の温度が、最高温Ｔ１、高温Ｔ２、中高温Ｔ３、中低温Ｔ４、低温Ｔ５、最低温Ｔ６のいずれかである場合を想定している。
【００５５】
また、図６は、比較例に係る表示装置１００の断面構造の一部を模式的に表したものであり、図６においては、熱流束の大きさを示しており、実線の矢印は熱流束が大きいことを示し、点線の矢印は熱流束が小さいことを示している。
【００５６】
はんだ材料４０を溶融させた際の熱は、金属材料によって形成されているパッド部３９を伝導する。このため、パッド部３９の温度は、例えば図５に示すように、はんだ材料４０に近い部分においては最高温Ｔ１となり、はんだ材料４０から離れた部分であって、アノード電極ＡＮとコンタクトしている部分においては中高温Ｔ３となっている。
【００５７】
パッド部３９を伝導する熱はアノード電極ＡＮに遷移する。アノード電極ＡＮに遷移した熱は、金属材料によって形成されているアノード電極ＡＮを伝導する。このため、アノード電極ＡＮの温度は、例えば図５に示すように、パッド部３９とコンタクトしている部分においては、パッド部３９の温度と同様に中高温Ｔ３となり、当該コンタクト部分から離れるほど中低温Ｔ４、低温Ｔ５、最低温Ｔ６のように低くなっている。
【００５８】
なお、アノード電極ＡＮが金属材料によって形成されていることに起因して、アノード電極ＡＮに遷移した熱は、アノード電極ＡＮを伝導し、アノード電極ＡＮ全体に拡散する傾向にある。このため、アノード電極ＡＮを伝導する熱は、図５に示すように、アノード電極ＡＮより下層の絶縁層３６や導電層３５ｂにも広く遷移してしまっている。これによれば、導電層３５ｂの温度は、アノード電極ＡＮとパッド部３９がコンタクトしている位置の直下においては中低温Ｔ４となり、当該位置から離れるほど低温Ｔ５、最低温Ｔ６のように低くなっている。
【００５９】
また、比較例に係る表示装置１００においては、パッド部３９の温度は、上記したように、はんだ材料４０に近い部分においては最高温Ｔ１であり、はんだ材料４０から離れた部分であって、アノード電極ＡＮとコンタクトしている部分においては中高温Ｔ３であるため、熱流束の観点によると、温度勾配が大きく、図６に示すように、はんだ材料４０に近い部分から、アノード電極ＡＮとコンタクトしている部分への熱流束の大きさは大きくなる傾向にある。さらに、比較例に係る表示装置１００においては、アノード電極ＡＮが金属材料、つまり、熱伝導率の高い部材によって形成されているため、熱流束の観点によると、図６に示すように、パッド部３９とコンタクトしている部分から他の部分への熱流束の大きさもまた大きくなる傾向にある。すなわち、上記したように、アノード電極ＡＮに遷移した熱は、アノード電極ＡＮを伝導し、アノード電極ＡＮ全体に拡散する傾向にある。
【００６０】
このように、比較例に係る表示装置１００においては、アノード電極ＡＮが金属材料、つまり、熱伝導率の高い部材によって形成されていることに起因して熱が拡散し、導電層３５ｂの温度を高めてしまう傾向がある。導電層３５ｂの温度が高くなると、導電層３５ｂが平坦化膜３４から剥離してしまったり、導電層３５ｂが割れてしまったりする可能性がある。また、比較例に係る表示装置１００においては、アノード電極ＡＮが金属材料、つまり、熱伝導率の高い部材によって形成されていることに起因して熱が拡散し、ＴＦＴ特性を変化させてしまう可能性もある。
【００６１】
これに対し、本実施形態に係る表示装置１においては、アノード電極ＡＮを熱伝導率の低い透明導電材料によって形成しているので、パッド部３９からアノード電極ＡＮに遷移する熱は、当該アノード電極ＡＮを伝導しにくく、当該アノード電極ＡＮ全体に拡散しない傾向にある。
【００６２】
図７は、本実施形態に係る表示装置１の断面構造の一部を模式的に表したものであり、図５と同様に、点の密度が高いほどその部分が高温であることを示し、点の密度が低いほどその部分が低温であることを示している。図７では、表示装置１の各部分の温度が、図５と同様に、最高温Ｔ１、高温Ｔ２、中高温Ｔ３、中低温Ｔ４、低温Ｔ５、最低温Ｔ６のいずれかである場合を想定している。
【００６３】
また、図８は、本実施形態に係る表示装置１の断面構造の一部を模式的に表したものであり、図６と同様に、熱流束の大きさを示しており、実線の矢印は熱流束が大きいことを示し、点線の矢印は熱流束が小さいことを示している。
【００６４】
はんだ材料４０を溶融させた際の熱は、金属材料によって形成されているパッド部３９を伝導する。このため、パッド部３９の温度は、例えば図７に示すように、はんだ材料４０に近い部分においては最高温Ｔ１となり、はんだ材料４０から離れた部分であって、アノード電極ＡＮとコンタクトしている部分においては高温Ｔ２となっている。
【００６５】
なお、比較例に係る表示装置１００に比べて、パッド部３９のうちのアノード電極ＡＮとコンタクトしている部分の温度が高い理由は、アノード電極ＡＮが熱伝導率の低い透明導電材料によって形成されていることに起因して、熱が他の部分に拡散し辛いこと（逃げ辛いこと）に起因している。
【００６６】
パッド部３９を伝導する熱はアノード電極ＡＮに遷移する。アノード電極ＡＮに遷移した熱は、当該アノード電極ＡＮが熱伝導率の低い透明導電材料によって形成されていることに起因して、当該アノード電極ＡＮを伝導しにくいため、アノード電極ＡＮの温度は、パッド部３９とコンタクトしている部分において最も高く、当該コンタクト部分から離れるほど低くなり、上記した比較例に比べて狭い範囲で、中高温Ｔ３、中低温Ｔ４、低温Ｔ５、最低温Ｔ６となっている。
【００６７】
アノード電極ＡＮの温度は、上記したように比較例に比べて狭い範囲で変化するため、アノード電極ＡＮに遷移した熱は、上記した比較例のように拡散せず、パッド部３９とコンタクトしている部分付近の絶縁層３６や平坦化膜３４にのみ遷移する。なお、パッド部３９とコンタクトしている部分においては、アノード電極ＡＮの温度は高いものの、本実施形態に係る表示装置１においては、パッド部３９とコンタクトしている部分の直下には導電層３５ｂを形成しない構成としているため、アノード電極ＡＮに遷移した熱は、導電層３５ｂには遷移しない。
【００６８】
また、図８に示すように、熱流束の観点においても、パッド部３９の温度は、はんだ材料４０に近い部分においては最高温Ｔ１であり、はんだ材料４０から離れた部分であって、アノード電極ＡＮとコンタクトしている部分においては高温Ｔ２であるため、温度勾配が小さく、はんだ材料４０に近い部分から、アノード電極ＡＮとコンタクトしている部分への熱流束の大きさは小さくなる傾向にある。さらに、アノード電極ＡＮが、熱伝導率の低い透明導電材料によって形成されているため、図８に示すように、パッド部３９とコンタクトしている部分から他の部分への熱の流入を抑止することが可能である。
【００６９】
また、本実施形態に係る表示装置１においては、アノード電極ＡＮが透明導電材料によって形成されているため、比較例に係る表示装置１００に比べて、表示パネル２の開口率を向上させること（表示パネル２の透明な領域を増やすこと）が可能である。
【００７０】
以上説明した一実施形態によれば、マイクロＬＥＤを実装する際の熱ストレスに強い表示装置を提供することが可能となる。
【００７１】
以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【００７２】
本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【００７３】
また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【００７４】
１…表示装置、１０…発光素子、２１…第１主電源線、３１…絶縁層、３２…アンダーコート層、３３…層間絶縁膜、３４，３８…平坦化膜、３５，３５ａ，３５ｂ…導電層、３６…絶縁層、３７…画素電極、３９…パッド部、４０…はんだ材料、４１…素子絶縁層、ＡＮ…アノード電極、ＣＡ…カソード電極、Ｅ１…第１電極、Ｅ２…第２電極、ＧＥ…ゲート電極、ＧＩ…ゲート絶縁膜、ＳＣ…半導体層。
【図１】
2020154096.tif 000003
【図２】
2020154096.tif 000004
【図３】
2020154096.tif 000005
【図４】
2020154096.tif 000006
【図５】
2020154096.tif 000007
【図６】
2020154096.tif 000008
【図７】
2020154096.tif 000009
【図８】
2020154096.tif 000010