(57)【要約】      （修正有）【課題】制御用ＣＰＵとメモリを備える電子制御装置において、メモリアドレス線診断用のチェックパッドを設ける必要が無く、なおかつ、診断時にメモリの全アドレス領域へアクセスする必要の無い、信頼性が高く効率的なメモリ配線の診断が可能な電子制御装置のメモリ配線診断方法を提供する。【解決手段】制御用ＣＰＵとメモリを備える電子制御装置のメモリ配線診断方法であって、第１のアドレス線を介してメモリの第１のアドレスへ所定のデータを書き込み、第１のアドレス線に隣接する第２のアドレス線に対応するメモリの第２のアドレスからデータを読み出し、第１のアドレスへ書き込んだデータと第２のアドレスから読み出したデータとを比較することで制御用ＣＰＵおよび前記メモリを結ぶアドレス線の状態を判定する。【選択図】図２
2020030874.tif 000002
【特許請求の範囲】
【請求項１】
制御用ＣＰＵとメモリを備える電子制御装置のメモリ配線診断方法であって、
第１のアドレス線を介して前記メモリの第１のアドレスへ所定のデータを書き込み、
前記第１のアドレス線に隣接する第２のアドレス線に対応する前記メモリの第２のアドレスからデータを読み出し、
前記第１のアドレスへ書き込んだデータと前記第２のアドレスから読み出したデータとを比較することで前記制御用ＣＰＵおよび前記メモリを結ぶアドレス線の状態を判定することを特徴とする電子制御装置のメモリ配線診断方法。
【請求項２】
請求項１に記載の電子制御装置のメモリ配線診断方法であって、
前記第１のアドレスへ書き込んだデータと前記第２のアドレスから読み出したデータが等しい場合、前記第１のアドレス線と前記第２のアドレス線は短絡していると判定することを特徴とする電子制御装置のメモリ配線診断方法。
【請求項３】
請求項１に記載の電子制御装置のメモリ配線診断方法であって、
前記第１のアドレスへ書き込んだデータと前記第２のアドレスから読み出したデータが異なる場合、
さらに、前記第１のアドレスに隣接し、前記第２のアドレスとは異なる第３のアドレスからデータを読み出し、
前記第１のアドレスへ書き込んだデータと前記第３のアドレスから読み出したデータが等しい場合、前記第１のアドレス線と前記第２のアドレス線は短絡していると判定することを特徴とする電子制御装置のメモリ配線診断方法。
【請求項４】
請求項１に記載の電子制御装置のメモリ配線診断方法であって、
前記第１のアドレスへ書き込んだデータと前記第２のアドレスから読み出したデータが異なる場合、
さらに、前記第１のアドレスに隣接し、前記第２のアドレスとは異なる第３のアドレスからデータを読み出し、
前記第１のアドレスへ書き込んだデータと前記第３のアドレスから読み出したデータが異なる場合、前記第１のアドレス線と前記第２のアドレス線は短絡していないと判定することを特徴とする電子制御装置のメモリ配線診断方法。
【請求項５】
請求項１から４のいずれか１項に記載の電子制御装置のメモリ配線診断方法であって、
前記電子制御装置は、車載用の電子制御装置であることを特徴とする電子制御装置のメモリ配線診断方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両の運転を支援する車載用の電子制御装置に係り、特に、電子制御装置内のメモリ配線の診断方法に関する。
【背景技術】
【０００２】
自動車分野においては、衝突被害軽減ブレーキシステムや車間距離制御システム、車線逸脱警報システムなど、ＡＤＡＳ（先進運転支援システム：Advanced Driver Assistance System）の実用化と普及に伴い、基幹部品であるＥＣＵ（電子制御ユニット：Electronic Control Unit）の高機能化・高信頼化が求められている。
【０００３】
自動車の進化に伴い、ＥＣＵの構成も多様化しているが、特に、主要な構成部品であるマイコン（制御用ＣＰＵ）とメモリ間の配線の信頼性向上がＥＣＵの信頼性を向上するうえで重要な課題となっている。例えば、制御用ＣＰＵとメモリを結ぶ複数のアドレス線（メモリアドレス配線）同士に短絡が生じた場合、正確なアドレスを選択することができなくなり、ＥＣＵによる正確な制御が困難となる。
【０００４】
本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「ＣＰＵにそれぞれデータバスを介して接続されているメモリを備えた装置において、データバスの異常診断を診断用データを用いて行う際に、診断用データの作成を乱数を用いた統計処理により行う技術」が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−３３８５４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
従来のメモリ配線診断を実施する方式として、データ線については、bit毎にHigh／Lowに変化させ、例えば0101bと1010b等のデータをメモリへライト（書き込み）、リード（読み出し）、比較することで、データ信号の確認を実施しているが、アドレス線についての診断は、誤ったアドレスに対してデータの診断を行うため、単純なデータのライト（書き込み）、リード（読み出し）では確認が困難である。
【０００７】
また、基板上でのメモリアドレス線を診断する手法としては、基板上のパターンとしてチェックパッドを設け、ダンピング抵抗部やBGA下での短絡や未接合を検出する物理的確認を実施する方法や、全アドレスへ各々異なるデータを書き込み、診断することでアドレス線の診断を行う方式が一般的である。
【０００８】
前者の方式では物理的にチェックパッドを設けることで余分な個所（スタブ）となるため、波形品質の悪化による誤動作の要因や不要輻射の要因となり、診断の精度低下が懸念される。
【０００９】
一方、後者の方式では、全アドレス領域を確認するための診断に掛かる時間が長期化し、検査時間の長期化に伴い装置の起動時間が長くなる問題がある。
【００１０】
そこで、本発明の目的は、制御用ＣＰＵとメモリを備える電子制御装置において、メモリアドレス線診断用のチェックパッドを設ける必要が無く、なおかつ、診断時にメモリの全アドレス領域へアクセスする必要の無い、信頼性が高く効率的なメモリ配線の診断が可能な電子制御装置のメモリ配線診断方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本発明は、制御用ＣＰＵとメモリを備える電子制御装置のメモリ配線診断方法であって、第１のアドレス線を介して前記メモリの第１のアドレスへ所定のデータを書き込み、前記第１のアドレス線に隣接する第２のアドレス線に対応する前記メモリの第２のアドレスからデータを読み出し、前記第１のアドレスへ書き込んだデータと前記第２のアドレスから読み出したデータとを比較することで前記制御用ＣＰＵおよび前記メモリを結ぶアドレス線の状態を判定することを特徴とする。
【発明の効果】
【００１２】
本発明によれば、チェックパッドを無くすことによる不要輻射の低減、基板実装面積の低減が可能となる。
【００１３】
また、全アドレス領域へのアクセス無しで診断が可能となり、起動時に診断を実施した場合にも装置起動時間の短縮が可能となる。
【００１４】
すなわち、制御用ＣＰＵとメモリを備える電子制御装置において、メモリアドレス線診断用のチェックパッドを設ける必要が無く、なおかつ、診断時にメモリの全アドレス領域へアクセスする必要の無い、信頼性が高く効率的なメモリ配線の診断が可能となる。また、電子制御装置の小型化にも寄与できる。
【００１５】
上記した以外の課題、構成および効果は、以下の実施形態の説明によって明らかにされる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る電子制御装置のブロック図である。
【図２】本発明の一実施形態に係るメモリ配線（アドレス線）の診断方法を示すフローチャートである。
【発明を実施するための形態】
【００１７】
以下、図面を用いて本発明の実施例を説明する。なお、各図面において、同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。
【実施例１】
【００１８】
図１および図２を参照して、本実施例の電子制御装置およびメモリ配線診断方法について説明する。図１は、本実施例の電子制御装置の概略構成を示すブロック図である。図２は、本実施例のメモリ配線（アドレス線）の診断方法を示すフローチャートである。
【００１９】
本実施例の電子制御装置（ＥＣＵ）５は、図１に示すように、内部メモリを有する制御用ＣＰＵ（Central Processing Unit）１と、メモリ２を備えており、制御用ＣＰＵ１とメモリ２の間は複数のアドレス線（アドレス信号配線）３とデータ線４で結線されている。
【００２０】
制御用ＣＰＵ１は車両の動作や情報処理を行う装置であり、診断対象となるメモリ２以外に制御用ＣＰＵ１内部もしくは外付けＲＯＭ（Read Only Memory）にプログラム実行領域を有している。
【００２１】
制御用ＣＰＵ１とメモリ２を結ぶ配線は、アドレス線（アドレス信号配線）３、データ線（データ信号配線）４があるが、ここでは、説明を分かり易くするためにアドレス信号は１０本（bit0〜bit9）、データ幅は2byte（16bit）であり、基板上の配線としてアドレス線bit0からbit9まで昇順で順番通りに配線されている形態を例示する。
【００２２】
また、一般的なＤＲＡＭ（Dynamic Random Access Memory）については、ROWアドレス、カラムアドレスの指定が必要であるが、説明の単純化のため片方アドレスを指定した場合を例として示す。
【００２３】
本実施例のメモリ配線診断方法は、図２に示すように、ステップＳ１０１以降にてアドレスbit0とbit１間の診断を行う。ステップＳ１０２にて、アドレス”0000000001”へ特定データ0×1234をライトする（書き込む）。アドレス0bitと1bit目が短絡していた場合にはHighとLowが衝突し、0bit目、1bit目が接続されているため、両bit共に同じ中間電位となるがメモリ側では論理的にHigh、Lowのどちらかの極性となり、アドス”0000000000”もしくは、”0000000011”へデータ0×1234がアドレス”0000000001”に変わりライトされる（書き込まれる）。
【００２４】
次にステップＳ１０３にてアドレス”0000000000”をリード（読み出し）、ステップＳ１０４にてデータが0×1234であるか判別し、これと等しければアドレスbit0、bit1が短絡していると判断できる（ステップＳ１０５）。
【００２５】
ステップＳ１０４にてデータ0×1234と異なる場合には、次にステップＳ１０６にて同様にアドレス”0000000011”をリード（読み出し）、ステップＳ１０７にてデータが0×1234であるか判別し、これと等しければアドレスbit0、bit1が短絡している判断できる（ステップＳ１０８）。
【００２６】
ステップＳ１０７にてデータ0×1234と異なる場合には、アドレスbit0、bit1間は短絡無しと判断できる。
【００２７】
以下、同様にbit1、bit2間の診断を行い、継続してアドレスbit9まで診断を行い、全アドレス線の診断が可能となる。
【００２８】
つまり、本実施例のメモリ配線診断方法は、第１のアドレス線（bit0）を介してメモリ２の第１のアドレス（bit0）へ所定のデータ（0×1234）を書き込み、第１のアドレス線（bit0）に隣接する第２のアドレス線（bit1）に対応するメモリ２の第２のアドレス（bit1）からデータを読み出し、第１のアドレス（bit0）へ書き込んだデータ（0×1234）と第２のアドレス（bit1）から読み出したデータとを比較することで制御用ＣＰＵ１およびメモリ２を結ぶ複数のアドレス線の状態を判定する。
【００２９】
そして、第１のアドレス（bit0）へ書き込んだデータ（0×1234）と第２のアドレス（bit1）から読み出したデータが等しい場合、第１のアドレス線（bit0）と第２のアドレス線（bit1）が短絡していると判定する。
【００３０】
一方、第１のアドレス（bit0）へ書き込んだデータ（0×1234）と第２のアドレス（bit1）から読み出したデータが異なる場合、さらに、第１のアドレス（bit0）に隣接し、第２のアドレス（bit1）とは異なる第３のアドレスからデータを読み出し、第１のアドレス（bit0）へ書き込んだデータ（0×1234）と第３のアドレスから読み出したデータが等しい場合、第１のアドレス線（bit0）と第２のアドレス線（bit1）が短絡していると判定する。
【００３１】
また、第１のアドレス（bit0）へ書き込んだデータ（0×1234）と第２のアドレス（bit1）から読み出したデータが異なる場合、さらに、第１のアドレス（bit0）に隣接し、第２のアドレス（bit1）とは異なる第３のアドレスからデータを読み出し、第１のアドレス（bit0）へ書き込んだデータ（0×1234）と第３のアドレスから読み出したデータが異なる場合、第１のアドレス線（bit0）と第２のアドレス線（bit1）は短絡していないと判定する。
【００３２】
なお、本発明はアドレス信号線間のみの診断でなく、固定信号やアドレス信号と同期して変化する信号であればアドレス信号の診断が可能となる。
【００３３】
以上説明したように、本実施例の電子制御装置およびメモリ配線診断方法によれば、メモリアドレス線診断用のチェックパッドを設けずに、なおかつ、診断時にメモリの全アドレス領域へアクセスすることなく、アドレス線の他信号線との短絡や異常状態を検出することができる。
【００３４】
つまり、制御用ＣＰＵとメモリを備える電子制御装置において、メモリアドレス線診断用のチェックパッドを設ける必要が無く、なおかつ、診断時にメモリの全アドレス領域へアクセスする必要の無い、信頼性が高く効率的なメモリ配線の診断が可能となる。また、電子制御装置の小型化にも寄与することができる。
【００３５】
なお、本発明は、上記で説明したユニットとして構成される電子制御装置（ＥＣＵ）に限定されるものではなく、例えば、半導体チップ上に制御用ＣＰＵやメモリが形成されたシステムＬＳＩ（ＳｏＣ）にも適用することが可能である。
【００３６】
また、本発明の実施の有無は、例えば、電子制御装置（ＥＣＵ）の信号波形などから確認することができる。
【００３７】
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
【符号の説明】
【００３８】
１…制御用ＣＰＵ
２…メモリ
３…アドレス線（アドレス信号配線）
４…データ線（データ信号配線）
５…電子制御装置（ＥＣＵ）
Ｓ１０１…0bit目、1bit目診断ルーチン開始
Ｓ１０２…メモリへのデータ書き込み処理
Ｓ１０３…メモリからデータ読み込み処理
Ｓ１０４…読み込みデータの判定処理
Ｓ１０５…アドレス線短絡判定
Ｓ１０６…メモリからデータ読み込み処理
Ｓ１０７…読み込みデータの判定処理
Ｓ１０８…アドレス線短絡判定
Ｓ１０９…アドレス線正常判定
Ｓ１１０…1bit目、2bit目診断ルーチン開始
【図１】
2020030874.tif 000003
【図２】
2020030874.tif 000004