(57)【要約】【課題】曲げ領域の応力を減少させることができる表示装置を提供する。【解決手段】本発明による表示装置は、表示領域、表示領域の外郭を取り囲む非表示領域、非表示領域と第１境界で連結された第１付加領域、第１付加領域と第２境界で連結された第２付加領域を含む基板と、表示領域上に配置される画素と、画素上に配置される封止膜と、封止膜上に配置される検知電極と、第２付加領域上に配置されるパッドと、検知電極とパッドとを接続する検知配線と、封止膜上に配置される第１検知絶縁膜と、第１検知絶縁膜、検知電極、及び検知配線上に配置される第２検知絶縁膜とを有し、基板は第１付加領域において、第１付加領域の幅が第１境界で第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、第１検知絶縁膜の少なくとも一部の境界は、第２検知絶縁膜の少なくとも一部の境界より第１側面にさらに近い。【選択図】  図３
2020194154.tif 000002
【特許請求の範囲】
【請求項１】
表示領域と、前記表示領域の外郭を取り囲む非表示領域と、前記非表示領域と第１境界で連結された第１付加領域と、前記第１付加領域と第２境界で連結された第２付加領域と、を含む基板と、
前記表示領域上に配置される画素と、
前記画素上に配置される封止膜と、
前記封止膜上に配置される検知電極と、
前記第２付加領域上に配置されるパッドと、
前記検知電極と前記パッドとを接続する検知配線と、
前記封止膜上に配置される第１検知絶縁膜と、
前記第１検知絶縁膜、前記検知電極、及び前記検知配線上に配置される第２検知絶縁膜と、を有し、
前記基板は、前記第１付加領域において、前記第１付加領域の幅が前記第１境界で前記第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、
前記第１検知絶縁膜の少なくとも一部の境界は、前記第２検知絶縁膜の少なくとも一部の境界より前記第１側面にさらに近いことを特徴とする表示装置。
【請求項２】
前記第１検知絶縁膜の前記少なくとも一部の境界は、前記第２検知絶縁膜によってカバーされないことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記基板は、前記第１側面から前記非表示領域と重畳するよう延長される第１曲げ領域を含むことを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１検知絶縁膜の前記少なくとも一部の境界及び前記第２検知絶縁膜の前記少なくとも一部の境界は、前記第１曲げ領域上に配置されることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記第２付加領域は、第２曲げ領域を含み、
前記第１曲げ領域と前記第２曲げ領域は、重畳しないことを特徴とする請求項４に記載の表示装置。
【請求項６】
前記封止膜は、有機膜を含み、
前記有機膜の境界に配置されるダム（ｄａｍ）をさらに含み、
前記第２検知絶縁膜の前記少なくとも一部の境界は、前記ダムより前記第１側面にさらに近いことを特徴とする請求項１に記載の表示装置。
【請求項７】
前記封止膜は、有機膜を含み、
前記有機膜の境界に配置されるダムをさらに含み、
前記第２検知絶縁膜の前記少なくとも一部の境界は、前記ダムより前記第１側面からさらに遠いことを特徴とする請求項１に記載の表示装置。
【請求項８】
前記第２検知絶縁膜の前記少なくとも一部の境界は前記検知配線より前記第１側面にさらに近いことを特徴とする請求項７に記載の表示装置。
【請求項９】
前記第１検知絶縁膜は、前記封止膜と前記検知配線との間に配置されることを特徴とする請求項１に記載の表示装置。
【請求項１０】
前記検知電極は、前記第１検知絶縁膜上に配置され、
前記第１検知絶縁膜下に配置されるブリッジ電極をさらに含み、
前記検知電極は、前記第１検知絶縁膜のコンタクトホールを介して前記ブリッジ電極と接続されることを特徴とする請求項９に記載の表示装置。
【請求項１１】
前記検知電極は、前記第１検知絶縁膜下に配置され、
前記第１検知絶縁膜上に配置されるブリッジ電極をさらに含み、
前記ブリッジ電極は、前記第１検知絶縁膜のコンタクトホールを介して前記検知電極と接続されることを特徴とする請求項９に記載の表示装置。
【請求項１２】
前記第１検知絶縁膜は、前記検知配線と前記第２検知絶縁膜との間に配置されることを特徴とする請求項１に記載の表示装置。
【請求項１３】
前記検知電極は、前記第１検知絶縁膜上に配置され、
前記第１検知絶縁膜下に配置されるブリッジ電極をさらに含み、
前記検知電極は、前記第１検知絶縁膜のコンタクトホールを介して前記ブリッジ電極と接続されることを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記検知電極は、前記第１検知絶縁膜下に配置され、
前記第１検知絶縁膜上に配置されるブリッジ電極をさらに含み、
前記ブリッジ電極は、前記第１検知絶縁膜のコンタクトホールを介して前記検知電極と接続されることを特徴とする請求項１２に記載の表示装置。
【請求項１５】
表示領域と、前記表示領域の外郭を取り囲む非表示領域と、前記非表示領域と第１境界で連結された第１付加領域と、前記第１付加領域と第２境界で連結された第２付加領域と、を含む基板と、
前記表示領域上に配置される画素と、
前記画素上に配置される封止膜と、
前記封止膜上に配置される検知電極と、
前記第２付加領域上に配置されるパッドと、
前記検知電極と前記パッドとを接続する検知配線と、
前記封止膜上に配置される第１検知絶縁膜と、
前記第１検知絶縁膜、前記検知電極、及び前記検知配線上に配置される第２検知絶縁膜と、を有し、
前記基板は、前記第１付加領域において、前記第１付加領域の幅が前記第１境界で前記第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、
前記第２検知絶縁膜の境界は、前記第１側面から２００μｍ以上離隔されることを特徴とする表示装置。
【請求項１６】
前記第１付加領域の前記第１側面と前記非表示領域は、共通して第１曲げ領域を含み、
前記第２付加領域は、第２曲げ領域を含み、
前記第１曲げ領域と前記第２曲げ領域は、重畳しないことを特徴とする請求項１５に記載の表示装置。
【請求項１７】
前記封止膜は、有機膜を含み、
前記有機膜の境界に配置されるダムをさらに含み、
前記第２検知絶縁膜の境界は、前記ダムより前記第１側面にさらに近いことを特徴とする請求項１５に記載の表示装置。
【請求項１８】
前記封止膜は、有機膜を含み、
前記有機膜の境界に配置されるダムをさらに含み、
前記第２検知絶縁膜の境界は、前記ダムより前記第１側面からさらに遠いことを特徴とする請求項１５に記載の表示装置。
【請求項１９】
前記第２検知絶縁膜の境界は、前記検知配線より前記第１側面にさらに近いことを特徴とする請求項１８に記載の表示装置。
【請求項２０】
表示領域と、前記表示領域の外郭を取り囲む非表示領域と、前記非表示領域と第１境界で連結された第１付加領域と、前記第１付加領域と第２境界で連結された第２付加領域と、を含む基板と、
前記表示領域上に配置される画素と、
前記画素上に配置される封止膜と、
前記封止膜上に配置される検知電極と、
前記第２付加領域上に配置されるパッドと、
前記検知電極と前記パッドとを接続する検知配線と、
前記検知電極及び前記検知配線上に配置される検知絶縁膜と、を有し、
前記基板は、前記第１付加領域において、前記第１付加領域の幅が前記第１境界で前記第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、
前記基板は、前記第１側面から前記非表示領域と重畳するよう延長される第１曲げ領域を含み、
前記第１側面のうち前記第１境界と交差する第１地点から前記第１側面のうち前記第２境界と交差する第２地点に向かうほど、第１曲げ領域において、前記検知絶縁膜の境界は、前記第１側面から遠くなることを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、曲げ領域の応力を減少させることができる表示装置に関する。
【背景技術】
【０００２】
情報化技術が発達するにつれて、ユーザーと情報を結び付ける媒体である表示装置の重要性が浮かび上がっている。
これに応じて、液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）、有機発光表示装置（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）、プラズマ表示装置（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｄｅｖｉｃｅ）などの表示装置の使用が増加している。
【０００３】
特に、審美性と多様なユーザーエクスペリエンスのために、ベンデッドディスプレイ（ｂｅｎｄｅｄ  ｄｉｓｐｌａｙ）に対する需要が増加している。
ベンデッドディスプレイの曲げ領域には、他の領域に比べて大きな応力（ｓｔｒｅｓｓ）が加わるため、応力による素子のクラック（ｃｒａｃｋ）を防止する対策が課題となっている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国特許出願公開第２０１９／００７４３２８号明細書
【特許文献２】米国特許出願登録第９９８３７１４号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は、上記従来の表示装置における課題点に鑑みてなされたものであって、本発明の目的は、曲げ領域の応力を減少させることができる表示装置を提供することにある。
【課題を解決するための手段】
【０００６】
上記目的を達成するためになされた本発明による表示装置は、表示領域と、前記表示領域の外郭を取り囲む非表示領域と、前記非表示領域と第１境界で連結された第１付加領域と、前記第１付加領域と第２境界で連結された第２付加領域と、を含む基板と、前記表示領域上に配置される画素と、前記画素上に配置される封止膜と、前記封止膜上に配置される検知電極と、前記第２付加領域上に配置されるパッドと、前記検知電極と前記パッドとを接続する検知配線と、前記封止膜上に配置される第１検知絶縁膜と、前記第１検知絶縁膜、前記検知電極、及び前記検知配線上に配置される第２検知絶縁膜と、を有し、前記基板は、前記第１付加領域において、前記第１付加領域の幅が前記第１境界で前記第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、前記第１検知絶縁膜の少なくとも一部の境界は、前記第２検知絶縁膜の少なくとも一部の境界より前記第１側面にさらに近いことを特徴とする。
【０００７】
前記第１検知絶縁膜の前記少なくとも一部の境界は、前記第２検知絶縁膜によってカバーされないことが好ましい。
前記基板は、前記第１側面から前記非表示領域と重畳するよう延長される第１曲げ領域を含むことが好ましい。
前記第１検知絶縁膜の前記少なくとも一部の境界及び前記第２検知絶縁膜の前記少なくとも一部の境界は、前記第１曲げ領域上に配置されることが好ましい。
前記第２付加領域は、第２曲げ領域を含み、前記第１曲げ領域と前記第２曲げ領域は、重畳しないことが好ましい。
前記封止膜は、有機膜を含み、前記有機膜の境界に配置されるダム（ｄａｍ）をさらに含み、前記第２検知絶縁膜の前記少なくとも一部の境界は、前記ダムより前記第１側面にさらに近いことが好ましい。
前記封止膜は、有機膜を含み、前記有機膜の境界に配置されるダムをさらに含み、前記第２検知絶縁膜の前記少なくとも一部の境界は、前記ダムより前記第１側面からさらに遠いことが好ましい。
前記第２検知絶縁膜の前記少なくとも一部の境界は前記検知配線より前記第１側面にさらに近いことが好ましい。
【０００８】
前記第１検知絶縁膜は、前記封止膜と前記検知配線との間に配置されることが好ましい。
前記検知電極は、前記第１検知絶縁膜上に配置され、前記第１検知絶縁膜下に配置されるブリッジ電極をさらに含み、前記検知電極は、前記第１検知絶縁膜のコンタクトホールを介して前記ブリッジ電極と接続されることが好ましい。
前記検知電極は、前記第１検知絶縁膜下に配置され、前記第１検知絶縁膜上に配置されるブリッジ電極をさらに含み、前記ブリッジ電極は、前記第１検知絶縁膜のコンタクトホールを介して前記検知電極と接続されることが好ましい。
【０００９】
前記第１検知絶縁膜は、前記検知配線と前記第２検知絶縁膜との間に配置されることが好ましい。
前記検知電極は、前記第１検知絶縁膜上に配置され、前記第１検知絶縁膜下に配置されるブリッジ電極をさらに含み、前記検知電極は、前記第１検知絶縁膜のコンタクトホールを介して前記ブリッジ電極と接続されることが好ましい。
前記検知電極は、前記第１検知絶縁膜下に配置され、前記第１検知絶縁膜上に配置されるブリッジ電極をさらに含み、前記ブリッジ電極は前記第１検知絶縁膜のコンタクトホールを介して前記検知電極と接続されることが好ましい。
【００１０】
また、上記目的を達成するためになされた本発明による表示装置は、表示領域と、前記表示領域の外郭を取り囲む非表示領域と、前記非表示領域と第１境界で連結された第１付加領域と、前記第１付加領域と第２境界で連結された第２付加領域と、を含む基板と、前記表示領域上に配置される画素と、前記画素上に配置される封止膜と、前記封止膜上に配置される検知電極と、前記第２付加領域上に配置されるパッドと、前記検知電極と前記パッドとを接続する検知配線と、前記封止膜上に配置される第１検知絶縁膜と、前記第１検知絶縁膜、前記検知電極、及び前記検知配線上に配置される第２検知絶縁膜と、を有し、前記基板は、前記第１付加領域において、前記第１付加領域の幅が前記第１境界で前記第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、前記第２検知絶縁膜の境界は、前記第１側面から２００μｍ以上離隔されることを特徴とする。
【００１１】
前記第１付加領域の前記第１側面と前記非表示領域は、共通して第１曲げ領域を含み、前記第２付加領域は、第２曲げ領域を含み、前記第１曲げ領域と前記第２曲げ領域は、重畳しないことが好ましい。
前記封止膜は、有機膜を含み、前記有機膜の境界に配置されるダムをさらに含み、前記第２検知絶縁膜の境界は、前記ダムより前記第１側面にさらに近いことが好ましい。
前記封止膜は、有機膜を含み、前記有機膜の境界に配置されるダムをさらに含み、前記第２検知絶縁膜の境界は、前記ダムより前記第１側面からさらに遠いことが好ましい。
前記第２検知絶縁膜の境界は、前記検知配線より前記第１側面にさらに近いことが好ましい。
【００１２】
また、上記目的を達成するためになされた本発明による表示装置は、表示領域と、前記表示領域の外郭を取り囲む非表示領域と、前記非表示領域と第１境界で連結された第１付加領域と、前記第１付加領域と第２境界で連結された第２付加領域と、を含む基板と、前記表示領域上に配置される画素と、前記画素上に配置される封止膜と、前記封止膜上に配置される検知電極と、前記第２付加領域上に配置されるパッドと、前記検知電極と前記パッドとを接続する検知配線と、前記検知電極及び前記検知配線上に配置される検知絶縁膜と、を有し、前記基板は、前記第１付加領域において、前記第１付加領域の幅が前記第１境界で前記第２境界に向かうほど狭くなるように折れ曲がった第１側面を含み、前記基板は、前記第１側面から前記非表示領域と重畳するよう延長される第１曲げ領域を含み、前記第１側面のうち前記第１境界と交差する第１地点から前記第１側面のうち前記第２境界と交差する第２地点に向かうほど、第１曲げ領域において、前記検知絶縁膜の境界は、前記第１側面から遠くなることを特徴とする。
【発明の効果】
【００１３】
本発明に係る表示装置によれば、曲げ領域は、周辺の他の部分とは異なり、一部の絶縁膜などが除去され、部分曲げ領域の応力を減少させることができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態による基板の概略構成を説明するための斜視図である。
【図２】本発明の一実施形態による表示装置を説明するためのもの平面図である。
【図３】図２の第１付加領域の一部を拡大した平面図である。
【図４】第１境界から第２検知絶縁膜の離隔距離が増加することによる効果を説明するためのグラフである。
【図５】図２のＩ−Ｉ’線に沿って切断してその構成の実施形態を例示する断面図である。
【図６】図２のＩＩ−ＩＩ’線に沿って切断してその構成の実施形態を例示する断面図である。
【図７】図２のＩＩ−ＩＩ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
【図８】図２のＩＩ−ＩＩ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
【図９】図２のＩ−Ｉ’線に沿って切断してその構成の他の実施形態を例示する断面図
【図１０】図２のＩＩ−ＩＩ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
【図１１】図２のＩＩ−ＩＩ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
【図１２】図２のＩＩ−ＩＩ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
【図１３】図２のＩ−Ｉ’線に沿って切断してその構成のさらに他の実施形態を例示する断面図である。
【図１４】図２のＩ−Ｉ’線に沿って切断してその構成のさらに他の実施形態を例示する断面図である。
【図１５】図２のＩ−Ｉ’線に沿って切断してその構成のさらに他の実施形態を例示する断面図である。
【図１６】図２のＩ−Ｉ’線に沿って切断してその構成のさらに他の実施形態を例示する断面図である。
【図１７】本発明の一実施形態による検知電極及びブリッジ電極を説明するための平面図である。
【図１８】図１７のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
【図１９】本発明の検知電極及びブリッジ電極を説明するため図１７のＩＩＩ−ＩＩＩ’線に沿って切断した他の実施形態による断面図である。
【図２０】図３とは異なる実施形態による第１付加領域の一部を拡大した平面図である。
【図２１】図２０の実施形態の場合の図２のＩ−Ｉ’線に沿って切断してその構成の実施形態を例示する断面図である。
【図２２】図２０の実施形態の場合の図２のＩＩ−ＩＩ’線に沿って切断してその構成の実施形態を例示する断面図である。
【図２３】図２０の実施形態の場合の図２のＩＩ−ＩＩ’線に沿って切断してその構成の実施形態を例示する断面図である。
【図２４】図２０の実施形態の場合の図２のＩＩ−ＩＩ’線に沿って切断してその構成の実施形態を例示する断面図である。
【図２５】図２０の実施形態の場合の検知電極及び検知配線の実施形態を例示する平面図である。
【図２６】図２０の実施形態の場合の検知電極及び検知配線の実施形態を例示する平面図である。
【図２７】本発明の一実施形態による表示装置の概略構成を示すブロック図である。
【図２８】本発明の一実施形態による表示装置の単位画素の構成を示す回路図である。
【図２９】発明の一実施形態による表示装置の画素の駆動方法を説明するためのタイミング図である。
【発明を実施するための形態】
【００１５】
次に、本発明に係る表示装置を実施するための形態の具体例を図面を参照しながら説明する。
【００１６】
以下、添付の図面を参考して、本発明の様々な実施形態について本発明が属する技術分野で通常の知識を有する者が容易に実施できるように詳細に説明する。
本発明は、様々な異なる形態で具現することができ、ここに説明する実施形態に限定されない。
本発明を明確に説明するために説明と関係のない部分は省略し、明細書の全体にわたって同一又は類似する構成要素に対しては同じ参照符号を付する。
従って、上述した参照符号は他の図面でも使用することができる。
また、図に示した各構成の大きさ及び厚さは、説明の便宜のために任意で示したものであるため、本発明は必ずしも図に示したものに限定されない。
図面において、複数の層及び領域を明確に表現するために厚さを誇張して示すことがある。
【００１７】
図１は、本発明の一実施形態による基板の概略構成を説明するための斜視図であり、図２は、本発明の一実施形態による表示装置の概略構成を説明するための平面図である。
以下の実施形態において、平面は、第１方向ＤＲ１及び第２方向ＤＲ２で位置を定義し、高さは、第３方向ＤＲ３で位置を定義する（図５参照）。
第１方向ＤＲ１、第２方向ＤＲ２、及び第３方向ＤＲ３は、互いに直交する方向である。
【００１８】
図１、図２を参照すると、基板ＳＵＢは、表示領域ＤＡ、非表示領域ＮＤＡ、第１付加領域ＡＤＡ１、及び第２付加領域ＡＤＡ２を含む。
表示領域ＤＡは、長方形である。
表示領域ＤＡの各コーナーは、角張った形態であるか、曲面状であってもよい。
また、円形ディスプレイの場合、表示領域ＤＡは円形であってもよい。
また、表示領域ＤＡは、長方形ではなく、多角形、楕円形などからなってもよい。
このように、表示領域ＤＡの形態は、製品に応じて異なって設定され得る。
【００１９】
表示領域ＤＡ上には画素が配置される。
表示装置ＤＰの種類に応じてそれぞれの画素は、発光ダイオードを含むか、液晶層を含み得る。
非表示領域ＮＤＡは、表示領域ＤＡの外郭を取り囲む。
例えば、非表示領域ＮＤＡは、長方形である。
非表示領域ＮＤＡの各コーナー（ｃｏｒｎｅｒ）は、角張った形態であるか、曲面状であってもよい。
図２は、非表示領域ＮＤＡの各コーナーが曲面状であることを仮定して示した。
非表示領域ＮＤＡは、円形であってもよい。
非表示領域ＮＤＡは最小化されることによって、狭いベゼル（ｎａｒｒｏｗ  ｂｅｚｅｌ）構造に有利であるため、非表示領域ＮＤＡの形状は、表示領域ＤＡの形状と類似し得る。
【００２０】
第１付加領域ＡＤＡ１は、非表示領域ＮＤＡと第２付加領域ＡＤＡ２との間に配置される。
第１付加領域ＡＤＡ１は、非表示領域ＮＤＡと第１境界ＥＤ１において連結される。
第１付加領域ＡＤＡ１は、第２付加領域ＡＤＡ２と第２境界ＥＤ２において連結される。
第１境界ＥＤ１及び第２境界ＥＤ２は、それぞれ第１方向ＤＲ１に延長される。
第１付加領域ＡＤＡ１の幅は、第１境界ＥＤ１から第２境界ＥＤ２に向かうほど狭くなる。
即ち、第１付加領域ＡＤＡ１の第１方向ＤＲ１の幅は、第２方向ＤＲ２に向かうほど狭くなる。
これにより、第１付加領域ＡＤＡ１は、曲面状の第１側面ＲＣ１及び第２側面ＲＣ２を含む。
側面ＲＣ１、ＲＣ２は、基板の内部（例えば、基板の中心）に向かって突出する。
【００２１】
図２では、第１方向ＤＲ１及びその反対方向で２つの側面ＲＣ１、ＲＣ２を含むように第１付加領域ＡＤＡ１が示した。
他の実施形態では、第１付加領域ＡＤＡ１は、第１方向ＤＲ１に位置した境界が非表示領域ＮＤＡの境界と一致することにより、第１側面ＲＣ１のみを含んでもよい。
また、さらに他の実施形態では、第１付加領域ＡＤＡ１は、第１方向ＤＲ１の反対方向に位置した境界が非表示領域ＮＤＡの境界と一致することにより、第２側面ＲＣ２のみを含んでもよい。
【００２２】
第２付加領域ＡＤＡ２は長方形である。
第２付加領域ＡＤＡ２の第２方向ＤＲ２に位置した各コーナーは、角張った形態であるか、曲面状であってもよい。
図２は、第２付加領域ＡＤＡ２の第２方向ＤＲ２に位置した各コーナーが角張った形態であることを仮定して示した。
【００２３】
封止膜ＴＦＥは、画素上に配置される。
例えば、封止膜ＴＦＥは、表示領域ＤＡにおいて画素をカバーし、封止膜ＴＦＥの境界が非表示領域ＮＤＡに位置する。
封止膜ＴＦＥは、表示領域ＤＡの画素の発光素子及び回路素子をカバーすることにより、外部の湿気又は衝撃による破損を防止することができる。
【００２４】
検知電極（ＳＣ１、ＳＣ２）は、封止膜ＴＦＥ上に配置される。
検知電極（ＳＣ１、ＳＣ２）は、ユーザーの身体によるタッチ（ｔｏｕｃｈ）、ホバリング（ｈｏｖｅｒｉｎｇ）、ジェスチャー（ｇｅｓｔｕｒｅ）、近接有無を検知することができる。
検知電極（ＳＣ１、ＳＣ２）は、抵抗膜方式（ｒｅｓｉｓｔｉｖｅ  ｔｙｐｅ）、静電容量方式（ｃａｐａｃｉｔｉｖｅ  ｔｙｐｅ）、電磁誘導方式（ｅｌｅｃｔｒｏ−ｍａｇｎｅｔｉｃ  ｔｙｐｅ：ＥＭ）、光検知方式（ｏｐｔｉｃａｌ  ｔｙｐｅ）などの様々な方式により異なる形状で構成され得る。
例えば、検知電極（ＳＣ１、ＳＣ２）が静電容量方式で構成される場合、検知電極（ＳＣ１、ＳＣ２）は、自己静電容量方式（ｓｅｌｆ−ｃａｐａｃｉｔｉｖｅ  ｔｙｐｅ）、相互静電容量方式（ｍｕｔｕａｌ−ｃａｐａｃｉｔｉｖｅ  ｔｙｐｅ）などで構成され得る。
【００２５】
検知電極（ＳＣ１、ＳＣ２）が自己静電容量方式で構成される場合、それぞれの検知電極（ＳＣ１、ＳＣ２）は独立して駆動し、それぞれの検知電極（ＳＣ１、ＳＣ２）とユーザーの身体が形成する静電容量に対応する検知信号が対応する検知配線ＳＬに提供される。
検知電極（ＳＣ１、ＳＣ２）が相互静電容量方式で構成される場合、第１検知電極ＳＣ１に対応する検知配線を介して駆動信号が送信され、第１検知電極ＳＣ１と相互静電容量を形成する第２検知電極ＳＣ２に対応する検知配線を介して検知信号が受信される。
ユーザーの身体が近接する場合、第１検知電極ＳＣ１と第２検知電極ＳＣ２間の相互静電容量が変化し、これによる検知信号の差によってユーザーのタッチ有無を検知する。
他の実施形態では、第２検知電極ＳＣ２に対応する検知配線を介して駆動信号が送信され、第２検知電極ＳＣ２と相互静電容量を形成する第１検知電極ＳＣ１に対応する検知配線を介して検知信号が受信される。
【００２６】
パッド（ＰＤＥ１、ＰＤＥ２、ＰＤＥ３）は、第２付加領域ＡＤＡ２上に配置される。
パッド（ＰＤＥ１、ＰＤＥ３）は、検知配線（ＩＳＴ１、ＩＳＴ２）を介して封止膜の上部に配置された検知電極（ＳＣ１、ＳＣ２）と接続される。
パッド（ＰＤＥ１、ＰＤＥ３）は、外部のタッチＩＣ（ｉｎｔｅｇｒａｔｅｄ  ｃｈｉｐ）に接続され得る。
また、パッドＰＤＥ２は、表示配線ＤＳＴを介して封止膜ＴＦＥの下部に位置した画素又は画素の駆動部と接続される。
駆動部は、走査駆動部、発光駆動部、データ駆動部などを含み得る。
駆動部は、封止膜ＴＦＥの下部に配置することも、パッドＰＤＥ２を介して接続される外部の表示ＩＣに配置することもできる。
【００２７】
表示装置ＤＰが相互静電容量方式である場合、タッチＩＣは、第１検知配線ＩＳＴ１を介して駆動信号を送信し、第２検知配線ＩＳＴ２を介して検知信号を受信する。
他の実施形態では、第２検知配線ＩＳＴ２を介して駆動信号を送信し、第１検知配線ＩＳＴ１を介して検知信号を受信することもできる。
表示装置ＤＰが自己静電容量方式である場合、第１検知配線ＩＳＴ１と第２検知配線ＩＳＴ２の駆動方式は、違いがなくてもよい。
表示配線ＤＳＴは、制御線、データ線、電源線等を含み得、画素が映像を表示することができるように信号を提供する。
当該信号は、表示配線ＤＳＴと接続される駆動部から提供される。
【００２８】
図１は、基板ＳＵＢが曲がった状態であり、図２は基板ＳＵＢが曲がっていない状態である。
表示装置ＤＰは、図２のように曲がっていない状態で基板ＳＵＢに素子が積層された後、図１のように曲げられる。
【００２９】
基板ＳＵＢは、第１付加領域ＡＤＡ１の第１側面ＲＣ１から非表示領域ＮＤＡと重畳するように延長される第１曲げ領域ＢＡ１を含む。
さらに、第１曲げ領域ＢＡ１は、表示領域ＤＡと重畳するように延長される。
即ち、それぞれの表示領域ＤＡ、非表示領域ＮＤＡ、及び第１付加領域ＡＤＡ１は、第１曲げ領域ＢＡ１と一部重畳する。
第１曲げ領域ＢＡ１は、第１方向ＤＲ１の幅を有し、第２方向ＤＲ２に長さが延長される。
第１曲げ軸ＢＸ１は、第１曲げ領域ＢＡ１の中心から第２方向ＤＲ２に延長される折り畳み線（ｆｏｌｄｉｎｇ  ｌｉｎｅ）で定義することができる。
実施形態に応じて、第１曲げ領域ＢＡ１は、周辺の他の部分とは異なり、一部の絶縁膜などが除去されて応力が減少した部分である。
実施形態に応じて、第１曲げ領域ＢＡ１は、周辺の他の部分と同じ構成であってもよい。
【００３０】
基板ＳＵＢは、第１付加領域ＡＤＡ１の第２側面ＲＣ２から非表示領域ＮＤＡと重畳するよう延長される第３曲げ領域ＢＡ３を含む。
さらに、第３曲げ領域ＢＡ３は、表示領域ＤＡと重畳するよう延長される。
即ち、それぞれの表示領域ＤＡ、非表示領域ＮＤＡ、及び第１付加領域ＡＤＡ１は、第３曲げ領域ＢＡ３と一部重畳する。
第３曲げ領域ＢＡ３は、第１方向ＤＲ１の幅を有し、第２方向ＤＲ２に長さが延長される。
第３曲げ軸ＢＸ３は、第３曲げ領域ＢＡ３の中心から第２方向ＤＲ２に延長される折り畳み線で定義される。
実施形態に応じて、第３曲げ領域ＢＡ３は、周辺の他の部分とは異なり、一部絶縁膜などが除去されて応力が減少した部分である。
実施形態に応じて、第３曲げ領域ＢＡ３は、周辺の他の部分と同じ構成であってもよい。
【００３１】
第２付加領域ＡＤＡ２は、第２曲げ領域ＢＡ２を含む。
第２曲げ領域ＢＡ２は、第２方向ＤＲ２の幅を有し、第１方向ＤＲ１に長さが延長される。
第２曲げ軸ＢＸ２は、第２曲げ領域ＢＡ２の中心から第１方向ＤＲ１に延長される折り畳み線で定義される。
実施形態に応じて、第２曲げ領域ＢＡ２は、周辺の他の部分とは異なり、一部の絶縁膜などが除去されて応力が減少した部分である。
実施形態に応じて、第２曲げ領域ＢＡ２は、周辺の他の部分と同じ構成であってもよい。
第１〜第３曲げ領域ＢＡ１、ＢＡ２、ＢＡ３は、互いに重畳しない。
【００３２】
ここで、「曲げられる」という用語は、形が固定されたものではなく、元の形から他の形に変形できるという意味であり、１つ以上の曲げ軸に沿って曲げられたり（ｆｏｌｄｅｄ）、曲がったり（ｃｕｒｖｅｄ）、巻物状に巻かれる（ｒｏｌｌｅｄ）ことを含む。
第１及び第３曲げ領域（ＢＡ１、ＢＡ３）により、表示装置ＤＰの第１方向ＤＲ１の反対方向及び第１方向ＤＲ１の側面ベゼルの幅が減少する。
また、第２曲げ領域ＢＡ２により、表示装置ＤＰの第２方向ＤＲ２の側面ベゼルの幅が減少する。
【００３３】
図３は、図２の第１付加領域の一部を拡大した平面図であり、図４は第１境界から第２検知絶縁膜の離隔距離が増加することによる効果を説明するためのグラフである。
具体的には、図３では、第１側面ＲＣ１付近の非表示領域ＮＤＡ、第１付加領域ＡＤＡ１、及び第２付加領域ＡＤＡ２が拡大して示されている。
但し、第１側面ＲＣ１だけでなく、第２側面ＲＣ２にも同じ実施形態が適用され得る。
【００３４】
第１検知絶縁膜ＩＳＩ１は、封止膜ＴＦＥ上に配置される。
第１検知絶縁膜ＩＳＩ１は、検知電極（ＳＣ１、ＳＣ２）、検知配線（ＩＳＴ１、ＩＳＴ２）、及びブリッジ電極（ＣＰ１、ＣＰ２）の内の少なくとも一部をカバーする（図１８及び図１９を参照）。
第２検知絶縁膜ＩＳＩ２は、第１検知絶縁膜ＩＳＩ１、検知電極（ＳＣ１、ＳＣ２）、及び検知配線（ＩＳＴ１、ＩＳＴ２）上に配置される。
第２検知絶縁膜ＩＳＩ２は、表示領域ＤＡ、非表示領域ＮＤＡ、及び第１付加領域ＡＤＡ１において検知電極（ＳＣ１、ＳＣ２）及び検知配線（ＩＳＴ１、ＩＳＴ２）をカバーする。
実施形態に応じて、第２検知絶縁膜ＩＳＩ２は、第２付加領域ＡＤＡ２において検知配線（ＩＳＴ１、ＩＳＴ２）をさらにカバーすることもできる。
【００３５】
実施形態に応じて、第２検知絶縁膜ＩＳＩ２は、第２配線保護膜ＬＰＬ２の少なくとも一部をカバーする。
第２配線保護膜ＬＰＬ２は、第２曲げ領域ＢＡ２を通る検知配線（ＩＳＴ１、ＩＳＴ２）及び表示配線ＤＳＴをカバーする。
第１側面ＲＣ１は、曲率半径ＣＲで曲げられる。
曲率半径ＣＲが大きくなるほど、検知配線（ＩＳＴ１、ＩＳＴ２）、又は表示配線ＤＳＴが配置される空間が足りなくなる可能性がある。
従って、曲率半径ＣＲを低減させることが設計上では好ましいが、曲率半径ＣＲが小さくなるほど第１曲げ領域ＢＡ１に加わる応力が増加するという短所がある。
このような場合、第２検知絶縁膜ＩＳＩ２にクラックが発生する可能性があるという問題がある。
【００３６】
第１付加領域ＡＤＡ１は、応力緩和領域と称することができる。
曲率半径ＣＲが大きいほど、第１付加領域ＡＤＡ１の第２方向ＤＲ２の長さは長くなり、第１付加領域ＡＤＡ１の第１方向ＤＲ１の幅は狭くなる。
このような場合、上述したように、第１曲げ領域ＢＡ１に加わる応力は減少するが、配線（ＩＳＴ１、ＩＳＴ２、ＤＳＴ）が配置される空間が足りなくなる可能性がある。
一方、曲率半径ＣＲが小さいほど、第１付加領域ＡＤＡ１の第２方向ＤＲ２の長さは短くなり、第１付加領域ＡＤＡ１の第１方向ＤＲ１の幅は大きくなる。
このような場合、上述したように、第１曲げ領域ＢＡ１に加わる応力は増加するが、配線（ＩＳＴ１、ＩＳＴ２、ＤＳＴ）が配置される空間は十分に確保されることができる。
【００３７】
図４を参照すると、第１側面ＲＣ１から距離が離れるほど、基板ＳＵＢ、第１検知絶縁膜ＩＳＩ１、及び第２検知絶縁膜ＩＳＩ２に印加される応力が減少することが分かる。
第１検知絶縁膜ＩＳＩ１は、無機膜からなってもよく、５００Ｍｐａ以上の応力が印加される場合、クラックが生じ得る。
図４から分かるように、第１側面ＲＣ１と第１検知絶縁膜ＩＳＩ１が近くても、第１検知絶縁膜ＩＳＩ１に印加される応力が約４３Ｍｐａであるため、第１検知絶縁膜ＩＳＩ１にクラックが生じる可能性は低い。
第２検知絶縁膜ＩＳＩ２は、有機膜からなってもよく、６ＭＰａ以上の応力が印加される場合、クラックが生じ得る。
第２検知絶縁膜ＩＳＩ２が第１側面ＲＣ１と近い場合、第２検知絶縁膜ＩＳＩ２に約５．５Ｍｐａの応力が発生するため、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性が高い。
【００３８】
従って、第２検知絶縁膜ＩＳＩ２は、第１側面ＲＣ１から十分に離隔される必要がある。
実験の結果により、第２検知絶縁膜ＩＳＩ２の境界が第１側面ＲＣ１から２００μｍ以上離隔される場合、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性が著しく低下することが確認できた。
従って、第２検知絶縁膜ＩＳＩ２の境界を第１側面ＲＣ１から十分に離隔させる場合、第２検知絶縁膜ＩＳＩ２に加わる応力を減少させることができるため、第１側面ＲＣ１の曲率半径ＣＲを小さくすることができるという利点がある。
【００３９】
一実施形態として、第１検知絶縁膜ＩＳＩ１の少なくとも一部の境界は、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界より第１側面ＲＣ１にさらに近い。
即ち、第１検知絶縁膜ＩＳＩ１の少なくとも一部の境界と第１側面ＲＣ１との第１距離ＤＩ１は、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界と第１側面ＲＣ１との第２距離ＤＩ２より短い。
例えば、第１距離ＤＩ１及び第２距離ＤＩ２は、第１曲げ軸ＢＸ１上の距離であり得る。
【００４０】
このような実施形態によると、第１検知絶縁膜ＩＳＩ１の少なくとも一部の境界は、第２検知絶縁膜ＩＳＩ２によってカバーされない。
例えば、第１検知絶縁膜ＩＳＩ１の少なくとも一部の境界は、第２検知絶縁膜ＩＳＩ２によって露出される。
即ち、第１側面ＲＣ１の付近において、第１検知絶縁膜ＩＳＩ１には、非カバー領域ＮＣＡ（ｎｏｎ−ｃｏｖｅｒｅｄ  ａｒｅａ）があり得る。
上述した第１検知絶縁膜ＩＳＩ１の少なくとも一部の境界及び第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、第１曲げ領域ＢＡ１上に配置される。
【００４１】
図５は、図２のＩ−Ｉ’線に沿って切断してその構成の実施形態を例示する断面図である。
図２のＩ−Ｉ’線は、第１パッドＰＤＥ１及び第１検知配線ＩＳＴ１を通ると仮定する。
まず、表示領域ＤＡについて説明する。
【００４２】
本発明の一実施形態において、表示領域ＤＡには画素ＰＸが提供される。
各画素ＰＸは、表示配線ＤＳＴのうち対応する配線に接続されたトランジスタ、トランジスタに接続された発光素子、及びキャパシタＣｓｔを含む。
図５には、説明の便宜上、１つの画素ＰＸに対して１つのトランジスタ、１つの発光素子、及び１つのキャパシタＣｓｔを例示的に示す。
基板ＳＵＢは、ガラス、樹脂（ｒｅｓｉｎ）などの絶縁性材料からなる。
また、基板ＳＵＢは、曲がったり折り曲げられるように可撓性（ｆｌｅｘｉｂｉｌｉｔｙ）を有する材料からなり、単層構造又は多層構造であり得る。
【００４３】
例えば、基板ＳＵＢは、ポリスチレン（ｐｏｌｙｓｔｙｒｅｎｅ）、ポリビニルアルコール（ｐｏｌｙｖｉｎｙｌ  ａｌｃｏｈｏｌ）、ポリメチルメタクリレート（Ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）、ポリエーテルスルホン（ｐｏｌｙｅｔｈｅｒｓｕｌｆｏｎｅ）、ポリアクリレート（ｐｏｌｙａｃｒｙｌａｔｅ）、ポリエーテルイミド（ｐｏｌｙｅｔｈｅｒｉｍｉｄｅ）、ポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｎａｐｈｔｈａｌａｔｅ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ  ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリフェニレンスルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅ  ｓｕｌｆｉｄｅ）、ポリアリレート（ｐｏｌｙａｒｙｌａｔｅ）、ポリイミド（ｐｏｌｙｉｍｉｄｅ）、ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ）、トリアセテートセルロース（ｔｒｉａｃｅｔａｔｅ  ｃｅｌｌｕｌｏｓｅ）、セルロースアセテートプロピオネート（ｃｅｌｌｕｌｏｓｅ  ａｃｅｔａｔｅ  ｐｒｏｐｉｏｎａｔｅ）の内の少なくとも何れか１つを含み得る。
但し、基板ＳＵＢを構成する材料は、多様に変わってもよく、繊維強化プラスチック（Ｆｉｂｅｒ  ｒｅｉｎｆｏｒｃｅｄ  ｐｌａｓｔｉｃ：ＦＲＰ）などからなってもよい。
【００４４】
例えば、基板ＳＵＢが多層構造である場合、複数の層の間にシリコン窒化物、シリコン酸化物、シリコン酸窒化物などの無機物が、単一層又は複数層で介在され得る。
バッファ膜ＢＦは、基板ＳＵＢをカバーする。
バッファ膜ＢＦは、トランジスタのチャネルＣＨに不純物が拡散することを防止する。
バッファ膜ＢＦは、無機材料からなる無機絶縁膜であってもよい。
例えば、バッファ膜ＢＦは、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などで形成されてもよく、基板ＳＵＢの材料及び工程条件に応じて省略してもよい。
実施形態に応じて、バリア膜（ｂａｒｒｉｅｒ  ｌａｙｅｒ）がさらに提供され得る。
【００４５】
バッファ膜ＢＦ上にはアクティブ膜ＡＣＴが配置される。
アクティブ膜ＡＣＴは、パターニングされてトランジスタのチャネル、ソース電極、及びドレイン電極を構成したり、配線を構成する。
アクティブ膜ＡＣＴは、半導体素材で形成される。
アクティブ膜ＡＣＴは、ポリシリコン、アモルファスシリコン、酸化物半導体などからなる半導体パターンであり得る。
トランジスタのチャネルは、不純物でドープされない半導体パターンであって、真性半導体であり得る。
ソース電極、ドレイン電極、及び配線は、不純物がドープされた半導体パターンであり得る。
不純物としては、ｎ型不純物、ｐ型不純物、その他金属のような不純物が用いられる。
【００４６】
第１ゲート絶縁膜ＧＩ１は、アクティブ膜ＡＣＴをカバーする。
第１ゲート絶縁膜ＧＩ１は、無機材料からなる無機絶縁膜であり得る。
無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などの無機絶縁物質を用いてもよい。
トランジスタのゲート電極ＧＥ及びキャパシタＣｓｔの下部電極ＬＥは、第１ゲート絶縁膜ＧＩ１上に配置される。
ゲート電極ＧＥは、チャネルＣＨに対応する領域と重畳される。
【００４７】
ゲート電極ＧＥ及び下部電極ＬＥは、金属からなる。
例えば、ゲート電極ＧＥは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の内の少なくとも１つ、又は上記金属の合金からなってもよい。
また、ゲート電極ＧＥは、単一膜で形成されるが、これに限定されるものではなく、金属及び合金の内の２以上の物質が積層された多重膜で形成してもよい。
第２ゲート絶縁膜ＧＩ２は、ゲート電極ＧＥ及び下部電極ＬＥをカバーする。
第２ゲート絶縁膜ＧＩ２は、無機材料からなる無機絶縁膜であり得る。
無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いてもよい。
【００４８】
キャパシタＣｓｔの上部電極ＵＥは、第２ゲート絶縁膜ＧＩ２上に配置される。
キャパシタの上部電極ＵＥは、金属からなる。
例えば、上部電極ＵＥは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の内の少なくとも１つ、又は上記金属の合金からなってもよい。
また、上部電極ＵＥは単一膜で形成されるが、これに限定されるものではなく、金属及び合金の内の２以上の物質が積層された多重膜で形成してもよい。
【００４９】
下部電極ＬＥと上部電極ＵＥは、第２ゲート絶縁膜ＧＩ２を間に挟んでキャパシタＣｓｔを構成する。
図５には、キャパシタＣｓｔが下部電極ＬＥと上部電極ＵＥの２層電極構造で示しているが、他の実施形態において、キャパシタＣｓｔは、アクティブ膜ＡＣＴを利用して３層電極構造で構成するか、第１連結パターンＣＮＰ１と同じ層の電極を利用して３層電極構造で構成するか、４層以上の電極構造で構成することもできる。
層間絶縁膜ＩＬＤは、上部電極ＵＥをカバーする。
層間絶縁膜ＩＬＤは、無機材料からなる無機絶縁膜であり得る。
無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いてもよい。
【００５０】
本実施形態では、説明の便宜上、第１ゲート絶縁膜ＧＩ１、第２ゲート絶縁膜ＧＩ２、及び層間絶縁膜ＩＬＤを第１絶縁膜グループＩＮＧ１と称する。
第１絶縁膜グループＩＮＧ１は、トランジスタの一部をカバーする。
実施形態に応じて、第１絶縁膜グループＩＮＧ１は、バッファ膜ＢＦをさらに含んでもよい。
【００５１】
第１連結パターンＣＮＰ１が、層間絶縁膜ＩＬＤ上に配置される。
第１連結パターンＣＮＰ１は、層間絶縁膜ＩＬＤ、第２ゲート絶縁膜ＧＩ２、第１ゲート絶縁膜ＧＩ１に形成されたコンタクトホールを介してアクティブ膜ＡＣＴのソース電極とドレイン電極にそれぞれ接触する。
第１連結パターンＣＮＰ１は、金属からなる。
例えば、ソース電極ＳＥとドレイン電極ＤＥは、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の内の少なくとも１つ、又は上記金属の合金からなってもよい。
図に示していないが、実施形態に応じて、パッシベーション膜が第１連結パターンＣＮＰ１をカバーすることもできる。
パッシベーション膜は、無機材料からなる無機絶縁膜であり得る。
無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いてもよい。
【００５２】
第１ビア膜ＶＩＡ１は、パッシベーション膜又はトランジスタをカバーする。
第１ビア膜ＶＩＡ１は、有機材料からなる有機絶縁膜であり得る。
有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などのような有機絶縁物質を用いてもよい。
有機膜は、エバポレーション（ｅｖａｐｏｒａｔｉｏｎ）などの方法で蒸着してもよい。
【００５３】
第２連結パターンＣＮＰ２は、第１ビア膜ＶＩＡ１の開口部を介して第１連結パターンＣＮＰ１と接続される。
第２連結パターンＣＮＰ２は、金（Ａｕ）、銀（Ａｇ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）、銅（Ｃｕ）のような金属の内の少なくとも１つ、又は上記金属の合金からなってもよい。
第２ビア膜ＶＩＡ２は、第１ビア膜ＶＩＡ１及び第２連結パターンＣＮＰ２をカバーする。
第２ビア膜ＶＩＡ２は、有機材料からなる有機絶縁膜であり得る。
有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などのような有機絶縁物質を用いてもよい。
【００５４】
第１発光素子電極ＬＤＥ１は、第２ビア膜ＶＩＡ２の開口部を介して第２連結パターンＣＮＰ２と接続される。
ここで、第１発光素子電極ＬＤＥ１は、実施形態に応じて発光素子のアノードであり得る。
実施形態に応じて、第２ビア膜ＶＩＡ２及び第２連結パターンＣＮＰ２の構成は、省略され、第１発光素子電極ＬＤＥ１が第１ビア膜ＶＩＡ１の開口部を介して第１連結パターンＣＮＰ１と直接接続されてもよい。
【００５５】
第１発光素子電極ＬＤＥ１は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒ、これらの合金などの金属膜及び／又はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）などからなってもよい。
第１発光素子電極ＬＤＥ１は１種の金属からなってもよいが、これに限定されるものではなく、２種以上の金属、例えば、ＡｇとＭｇの合金からなってもよい。
【００５６】
第１発光素子電極ＬＤＥ１は、基板ＳＵＢの下部方向に映像を提供する場合、透明導電膜で形成され、基板ＳＵＢの上部方向に映像を提供する場合には、金属反射膜及び／又は透明導電膜で形成される。
第１発光素子電極ＬＤＥ１などが形成された基板ＳＵＢ上には、各画素ＰＸの発光領域を区画する画素定義膜ＰＤＬが提供される。
画素定義膜ＰＤＬは、有機材料からなる有機絶縁膜であり得る。
有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などのような有機絶縁物質を用いてもよい。
画素定義膜ＰＤＬは、第１発光素子電極ＬＤＥ１の上面を露出し、画素ＰＸの周辺に沿って基板ＳＵＢから突出し得る。
画素定義膜ＰＤＬによって取り囲まれた画素ＰＸ領域には、発光膜ＥＭＬが提供される。
【００５７】
発光膜ＥＭＬは、低分子又は高分子物質を含む。
低分子物質としては、銅フタロシアニン（ＣｕＰｃ：ｃｏｐｐｅｒ  ｐｈｔｈａｌｏｃｙａｎｉｎｅ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（Ｎ，Ｎ’−Ｄｉ（ｎａｐｈｔｈａｌｅｎｅ−１−ｙｌ）−Ｎ，Ｎ’−ｄｉｐｈｅｎｙｌ−ｂｅｎｚｉｄｉｎｅ：ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（ｔｒｉｓ−８−ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎｅ  ａｌｕｍｉｎｕｍ）（Ａｌｑ３）などを含んでもよい。
このような物質は、真空蒸着の方法で形成され得る。
上記高分子物質としては、ＰＥＤＯＴ、ＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系、及びポリフルオレン（Ｐｏｌｙｆｌｕｏｒｅｎｅ）系などを含んでもよい。
【００５８】
発光膜ＥＭＬは、単一層で提供されるが、様々な機能層を含む多重層で提供されてもよい。
発光膜ＥＭＬが多重層で提供される場合、ホール注入層（Ｈｏｌｅ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ：ＨＩＬ）、ホール輸送層（Ｈｏｌｅ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ：ＨＴＬ：）、発光層（Ｅｍｉｓｓｉｏｎ  Ｌａｙｅｒ：ＥＭＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ  Ｔｒａｎｓｐｏｒｔ  Ｌａｙｅｒ：ＥＴＬ）、電子注入層（Ｅｌｅｃｔｒｏｎ  Ｉｎｊｅｃｔｉｏｎ  Ｌａｙｅｒ：ＥＩＬ）などが単一或いは複合構造で積層された構造を有する。
このような発光膜ＥＭＬは、スクリーン印刷やインクジェット印刷方法、レーザー熱転写方法（Ｌａｓｅｒ  ｉｎｄｕｃｅｄ  ｔｈｅｒｍａｌ  ｉｍａｇｉｎｇ：ＬＩＴＩ）などで形成することができる。
【００５９】
実施形態に応じて、発光膜ＥＭＬの少なくとも一部は、複数の第１発光素子電極ＬＤＥ１にわたって一体に形成してもよく、複数の第１発光素子電極ＬＤＥ１のそれぞれに対応するように個々に提供してもよい。
発光膜ＥＭＬ上には第２発光素子電極ＬＤＥ２が提供される。
第２発光素子電極ＬＤＥ２は、画素ＰＸごとに提供してもよいが、表示領域ＤＡの大部分をカバーするように提供してもよく、複数の画素ＰＸにより共有してもよい。
【００６０】
第２発光素子電極ＬＤＥ２は、実施形態に応じてカソード又はアノードとして使用され、第１発光素子電極ＬＤＥ１がアノードである場合、第２発光素子電極ＬＤＥ２はカソードであり、第１発光素子電極ＬＤＥ１がカソードである場合、第２発光素子電極ＬＤＥ２はアノードとして使用する。
第２発光素子電極ＬＤＥ２は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒなどの金属膜及び／又はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明導電膜からなり得る。
本発明の一実施形態において、第２発光素子電極ＬＤＥ２は、金属薄膜を含む２重膜以上の多重膜からなってもよく、例えば、ＩＴＯ／Ａｇ／ＩＴＯの３重膜からなってもよい。
第２発光素子電極ＬＤＥ２は、基板ＳＵＢの下部方向に映像を提供する場合、金属反射膜及び／又は透明導電膜で形成され、基板ＳＵＢの上部方向に映像を提供する場合には、透明導電膜で形成される。
上述した第１発光素子電極ＬＤＥ１、発光膜ＥＭＬ、及び第２発光素子電極ＬＤＥ２の集合を発光素子と称する。
【００６１】
第２発光素子電極ＬＤＥ２上には封止膜ＴＦＥが提供される。
封止膜ＴＦＥは、単一層からなるが、多重層からなってもよい。
本実施形態において、封止膜ＴＦＥは、第１〜第３封止膜（ＥＮＣ１、ＥＮＣ２、ＥＮＣ３）からなる。
第１〜第３封止膜（ＥＮＣ１、ＥＮＣ２、ＥＮＣ３）は、有機材料及び／又は無機材料からなる。
最外郭に位置した第３封止膜ＥＮＣ３は、無機材料からなってもよい。
例えば、第１封止膜ＥＮＣ１は、無機材料からなる無機膜、第２封止膜ＥＮＣ２は有機材料からなる有機膜、第３封止膜ＥＮＣ３は無機材料からなる無機膜であってもよい。
【００６２】
無機材料の場合、有機材料に比べて水分や酸素の浸透が少ないが、弾性や可撓性が小さくてクラックに脆弱である。
第１封止膜ＥＮＣ１と第３封止膜ＥＮＣ３を無機材料で形成し、第２封止膜ＥＮＣ２を有機材料で形成することにより、クラックの伝播が防止することができる。
ここで、有機材料からなる層、即ち、第２封止膜ＥＮＣ２は、端部が外部に露出しないように第３封止膜ＥＮＣ３によって完全にカバーされる。
有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などのような有機絶縁物質を用いてもよく、無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などを用いることができる。
【００６３】
発光素子をなす発光膜ＥＭＬは、外部からの水分や酸素などにより容易に破損する可能性がある。
封止膜ＴＦＥは、発光膜ＥＭＬをカバーすることにより、これらを保護する。
封止膜ＴＦＥは、表示領域ＤＡを覆い、表示領域ＤＡの外側である非表示領域ＮＤＡまで延長される。
しかし、有機材料からなる絶縁膜の場合、可撓性及び弾性などの側面においては有利な点があるが、無機材料からなる絶縁膜に比べて水分や酸素の浸透が容易である。
本発明の一実施形態において、有機材料からなる絶縁膜を介した水分や酸素の浸透を防ぐために、有機材料からなる絶縁膜の端部は外部に露出しないように無機材料からなる絶縁膜によってカバーすることができる。
例えば、有機材料からなる第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬは、非表示領域ＮＤＡまで連続的に延長されず、第１封止膜ＥＮＣ１によってカバーされる。
これにより、画素定義膜ＰＤＬの上面、第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬの側面は、無機材料を含む封止膜ＴＦＥによって封止されることにより、外部への露出を防止することができる。
しかし、封止膜ＴＦＥの複層有無や材料はこれに限定されず、多様に変更することができる。
例えば、封止膜ＴＦＥは、交互に積層された複数の有機材料層と複数の無機材料層を含んでもよい。
【００６４】
第１検知電極層ＩＳＭ１は、封止膜ＴＦＥ上に配置される。
実施形態に応じて、第１検知電極層ＩＳＭ１と封止膜ＴＦＥとの間に、更なるバッファ膜が配置され得る。
第１検知電極層ＩＳＭ１は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒなどの金属膜及び／又はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明導電膜からなってもよい。
第１検知絶縁膜ＩＳＩ１は、第１検知電極層ＩＳＭ１上に配置される。
第１検知絶縁膜ＩＳＩ１は、無機材料からなる無機絶縁膜であり得る。
無機材料としては、ポリシロキサン、シリコン窒化物、シリコン酸化物、シリコン酸窒化物などの無機絶縁物質を用いてもよい。
【００６５】
第２検知電極層ＩＳＭ２は、第１検知絶縁膜ＩＳＩ１上に配置される。
第２検知電極層ＩＳＭ２は、Ａｇ、Ｍｇ、Ａｌ、Ｐｔ、Ｐｄ、Ａｕ、Ｎｉ、Ｎｄ、Ｉｒ、Ｃｒなどの金属膜及び／又はＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）、ＺｎＯ（ｚｉｎｃ  ｏｘｉｄｅ）、ＩＴＺＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｚｉｎｃ  ｏｘｉｄｅ）などの透明導電膜からなってもよい。
第１検知電極層ＩＳＭ１、第１検知絶縁膜ＩＳＩ１、及び第２検知電極層ＩＳＭ２を利用して様々な入力検知部が構成できることは、図１７〜図１９を参照して後述する。
図５の実施形態において、第２検知電極層ＩＳＭ２は、パターニングされて第１検知配線ＩＳＴ１の第１パターンＩＳＴ１ａを構成する。
【００６６】
第２検知絶縁膜ＩＳＩ２は、第２検知電極層ＩＳＭ２上に配置される。
第２検知絶縁膜ＩＳＩ２は、有機膜からなり得る。
例えば、有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などのような有機絶縁物質を用いてもよい。
例えば、第２検知絶縁膜ＩＳＩ２は、ポリメチルメタクリレート（ｐｏｌｙｍｅｔｈｙｌ  ｍｅｔｈａｃｒｙｌａｔｅ）、ポリジメチルシロキサン（Ｐｏｌｙｄｉｍｅｔｈｙｌｓｉｌｏｘａｎｅ）、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）、アクリレート（Ａｃｒｙｌａｔｅ）、ポリエチレンテレフタレート（Ｐｏｌｙｅｔｈｙｌｅｎ  ｔｅｒｅｐｈｔｈａｌａｔｅ）、ポリエチレンナフタレート（Ｐｏｌｙｅｔｈｙｌｅｎ  ｎａｐｈｔｈａｌａｔｅ）などからなってもよい。
【００６７】
次いで、非表示領域ＮＤＡ、第１付加領域ＡＤＡ１、及び第２付加領域ＡＤＡ２について説明する。
図５の断面図上において、非表示領域ＮＤＡと第１付加領域ＡＤＡ１の区別は特徴（ｃｈａｒａｃｔｅｒｉｓｔｉｃ）ではないため、非表示領域ＮＤＡと第１付加領域ＡＤＡ１を区分して説明しない。
以下、非表示領域ＮＤＡ及び第２付加領域ＡＤＡ２を説明するにあたり、説明の重複を避けるために、既に説明したものに対しては説明を省略したり、簡単に説明する。
【００６８】
ダムＤＡＭは、第２封止膜ＥＮＣ２の境界に配置される。
例えば、ダムＤＡＭは、平坦化膜ＦＬＴと第２封止膜ＥＮＣ２の間に配置される。
ダムＤＡＭは、複層構造物であり得る。
例えば、第１ダムＤＡＭ１及び第２ダムＤＡＭ２を含み得る。
例えば、第１及び第２ダム（ＤＡＭ１、ＤＡＭ２）は、有機材料からなってもよい。
第１及び第２ダム（ＤＡＭ１、ＤＡＭ２）は、それぞれ第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬの内の何れか１つに対応する。
例えば、第１ダムＤＡＭ１が第１ビア膜ＶＩＡ１と同じ工程を通じて同じ物質からなる場合、第２ダムＤＡＭ２は第２ビア膜ＶＩＡ２又は画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。
他の例を挙げると、第１ダムＤＡＭ１が第２ビア膜ＶＩＡ２と同じ工程を通じて同じ物質からなる場合、第２ダムＤＡＭ２は画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。
その他にも表示領域ＤＡの画素定義膜ＰＤＬ上にスペーサー（ｓｐａｃｅｒ）を形成する場合、スペーサーと同じ物質を用いてダムＤＡＭを構成することもできる。
【００６９】
ダムＤＡＭは、工程の過程で流動性の強い第２封止膜ＥＮＣ２の有機材料がダムＤＡＭの外部に氾濫することを防止する。
無機材料からなる第１及び第３封止膜（ＥＮＣ１、ＥＮＣ３）は、ダムＤＡＭをカバーしながら延長されることにより、基板ＳＵＢ又は基板ＳＵＢの上部の他の膜との接着力が強化される。
【００７０】
第１パッドＰＤＥ１は、基板ＳＵＢ上に配置されるが、平坦化膜ＦＬＴと離隔される。
第１パッドＰＤＥ１は、第２絶縁膜グループＩＮＧ２によって支持される。
第２絶縁膜グループＩＮＧ２の各絶縁膜は、第１絶縁膜グループＩＮＧ１の各絶縁膜と対応する。
第１パッドＰＤＥ１は、第１パッド電極ＰＤＥ１ａ及び第２パッド電極ＰＤＥ１ｂを含む。
第１パッド電極ＰＤＥ１ａは、第１連結パターンＣＮＰ１と同じ物質からなり得る。
第２パッド電極ＰＤＥ１ｂは、第２連結パターンＣＮＰ２と同じ物質からなり得る。
【００７１】
平坦化膜ＦＬＴは、基板ＳＵＢ上に配置されるが、封止膜ＴＦＥがカバーする領域と離隔される。
平坦化膜ＦＬＴは、有機材料からなる有機絶縁膜であり得る。
有機材料としては、ポリアクリル系化合物、ポリイミド系化合物、テフロン（登録商標）のようなフッ素系炭素化合物、ベンゾシクロブテン化合物などのような有機絶縁物質を用いてもよい。
【００７２】
本実施形態において、平坦化膜ＦＬＴは、層間絶縁膜ＩＬＤの形成後、第１連結パターンＣＮＰ１の形成前に形成される。
従って、平坦化膜ＦＬＴと第１ビア膜ＶＩＡ１は、異なる工程を通じて形成される。
実施形態に応じて、平坦化膜ＦＬＴと第１ビア膜ＶＩＡ１は、異なる有機材料を含んでもよい。
平坦化膜ＦＬＴの一端は、第１絶縁膜グループＩＮＧ１をカバーする。
また、第２曲げ領域ＢＡ２に対応する平坦化膜ＦＬＴの一部は、第１絶縁膜グループＩＮＧ１と第２絶縁膜グループＩＮＧ２との間の第１トレンチＴＣＨ１を充填する。
【００７３】
無機絶縁膜は、有機絶縁膜に比べて硬度が高くて可撓性が小さいため、クラックが生じる確率が相対的に高い。
無機絶縁膜にクラックが生じた場合、クラックは、無機絶縁膜上の配線に伝播する可能性があり、最終的には配線の断線などの不良が発生する可能性がある。
従って、図５に示したように、第２曲げ領域ＢＡ２において無機絶縁膜を除去することにより、第１トレンチＴＣＨ１が形成され、第１絶縁膜グループＩＮＧ１及び第２絶縁膜グループＩＮＧ２が区分される。
本実施形態において、第１トレンチＴＣＨ１の領域に該当する全ての無機絶縁膜が除去されたものを図に示しているが、他の実施形態では、一部の無機絶縁膜を残存させることもできる。
このような場合、残存する一部の無機絶縁膜は、スリットを含むことにより、曲げ応力を分散させることができる。
【００７４】
第１検知配線ＩＳＴ１の第２パターンＩＳＴ１ｂは、平坦化膜ＦＬＴ上で延長され、第１パッドＰＤＥ１と電気的に接続される。
本実施形態では、第２パターンＩＳＴ１ｂは、第１連結パターンＣＮＰ１と同じ工程を通じて同じ物質からなる。
【００７５】
第１配線保護膜ＬＰＬ１は、平坦化膜ＦＬＴ及び第２パターンＩＳＴ１ｂをカバーする。
また、第２配線保護膜ＬＰＬ２は、第１配線保護膜ＬＰＬ１をカバーする。
実施形態に応じて、第２配線保護膜ＬＰＬ２の構成は省略されてもよい。
第１及び第２配線保護膜（ＬＰＬ１、ＬＰＬ２）は、有機材料からなり得る。
第１及び第２配線保護膜（ＬＰＬ１、ＬＰＬ２）は、それぞれ第１ビア膜ＶＩＡ１、第２ビア膜ＶＩＡ２、及び画素定義膜ＰＤＬの何れか１つに対応する。
例えば、第１配線保護膜ＬＰＬ１が第１ビア膜ＶＩＡ１と同じ工程を通じて同じ物質からなる場合、第２配線保護膜ＬＰＬ２は第２ビア膜ＶＩＡ２又は画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。
他の例では、第１配線保護膜ＬＰＬ１が第２ビア膜ＶＩＡ２と同じ工程を通じて同じ物質からなる場合、第２配線保護膜ＬＰＬ２は画素定義膜ＰＤＬと同じ工程を通じて同じ物質からなる。
【００７６】
第１、第２配線保護膜（ＬＰＬ１、ＬＰＬ２）及び第１検知絶縁膜ＩＳＩ１は、第２パターンＩＳＴ１ｂを露出させる第１開口部ＯＰＮ１を含む。
第１パターンＩＳＴ１ａは、第１開口部ＯＰＮ１を介して第２パターンＩＳＴ１ｂと接続される。
本実施形態によると、第１絶縁膜グループＩＮＧ１及び平坦化膜ＦＬＴの一端上に位置した第２パターンＩＳＴ１ｂの高さは、第１トレンチＴＣＨ１に対応する平坦化膜ＦＬＴ上に位置した第２パターンＩＳＴ１ｂの高さより高い。
従って、第１パターンＩＳＴ１ａ及び第２パターンＩＳＴ１ｂは、他のブリッジ配線なしに直接接続することができ、ブリッジ配線がないため、第１パターンＩＳＴ１ａ及び第２パターンＩＳＴ１ｂとの接続信頼性が向上する。
また、ブリッジ配線の長さ分だけ非表示領域ＮＤＡの長さを減少させることができるため、デッドスペース（ｄｅａｄ  ｓｐａｃｅ）を減少させて薄いベゼルの具現が容易になる。
【００７７】
第１検知配線ＩＳＴ１の第３パターンＩＳＴ１ｃは、第１パッドＰＤＥ１と第２パターンＩＳＴｂを接続させる。
第３パターンＩＳＴ１ｃは、トランジスタのゲート電極ＧＥと同じ工程を通じて同じ物質からなる。
実施形態に応じて、第３パターンＩＳＴ１ｃは、上部電極ＵＥと同じ工程を通じて同じ物質からなり得る。
実施形態に応じて、奇数番目の第３パターンＩＳＴ１ｃは、トランジスタのゲート電極ＧＥと同じ工程を通じて同じ物質で形成され、偶数番目の第３パターンＩＳＴ１ｃは、上部電極ＵＥと同じ工程を通じて同じ物質からなり得る。
逆に、偶数番目の第３パターンＩＳＴ１ｃは、トランジスタのゲート電極ＧＥと同じ工程を通じて同じ物質で形成され、奇数番目の第３パターンＩＳＴ１ｃは、上部電極ＵＥと同じ工程を通じて同じ物質からなり得る。
これにより、隣接する配線間の短絡問題をより効率的に防止することもできる。
【００７８】
第２絶縁膜グループＩＮＧ２は、第３パターンＩＳＴ１ｃを露出させる第２開口部ＯＰＮ２を含む。
また、平坦化膜ＦＬＴは、第２開口部ＯＰＮ２に対応する開口部を含む。
第２パターンＩＳＴ１ｂは、第２開口部ＯＰＮ２を介して第３パターンＩＳＴ１ｃと接続される。
【００７９】
図６〜図８は、図２のＩＩ−ＩＩ’線に沿って切断してその構成の実施形態を例示する断面図である。
図２のＩＩ−ＩＩ’線は、第１曲げ軸ＢＸ１に対応する。
但し、第１側面ＲＣ１だけでなく、第２側面ＲＣ２にも同じ実施形態を適用することができる。
【００８０】
表示配線ＤＳＴは、配線（Ｇ１Ｌ、Ｇ２Ｌ、ＳＤＬ）の内の少なくとも１つを利用して単層配線又は多層配線からなる。
配線Ｇ１Ｌは、ゲート電極ＧＥと同じ工程を通じて同じ物質からなる。
配線Ｇ２Ｌは、上部電極ＵＥと同じ工程を通じて同じ物質からなる。
配線ＳＤＬは、第１連結パターンＣＮＰ１と同じ工程を通じて同じ物質からなる。
検知配線（ＩＳＴ１、ＩＳＴ２）のパターン（ＩＳＴ１ａ、ＩＳＴ１２ａ）は、封止膜ＴＦＥ及び第１検知絶縁膜ＩＳＩ１上に配置されるが（第３方向ＤＲ３を基準）、ダムＤＡＭと表示領域ＤＡの間に配置することもできる（第２方向ＤＲ２を基準）。
第１検知絶縁膜ＩＳＩ１は、封止膜ＴＦＥと検知配線（ＩＳＴ１、ＩＳＴ２）との間に配置してもよい。
【００８１】
図６の実施形態では、第２検知絶縁膜ＩＳＩ２が第１検知絶縁膜ＩＳＩ１をカバーしている。
従って、図３のように非カバー領域ＮＣＡが存在しない。
このような場合、第１側面ＲＣ１からの距離Ｄ２１が十分に確保されないことにより、第１曲げ領域ＢＡ１を曲げる際、第２検知絶縁膜ＩＳＩ２に大きな応力が加わる可能性があり、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性がある。
【００８２】
図７の実施形態では、第１検知絶縁膜ＩＳＩ１の一部が第２検知絶縁膜ＩＳＩ２によってカバーされない。
従って、図３のように非カバー領域ＮＣＡが存在する。
このような場合、第１側面ＲＣ１からの距離Ｄ２２が十分に確保されることにより、第１曲げ領域ＢＡ１を曲げる際、第２検知絶縁膜ＩＳＩ２に加わる応力が比較的小さくなり、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性は少ない。
図７の実施形態では、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、ダムＤＡＭより第１側面ＲＣ１にさらに近い。
【００８３】
図８の実施形態では、第１検知絶縁膜ＩＳＩ１の一部が第２検知絶縁膜ＩＳＩ２によってカバーされない。従って、図３のように非カバー領域ＮＣＡが存在する。
このような場合、第１側面ＲＣ１からの距離Ｄ２３が十分に確保されることにより、第１曲げ領域ＢＡ１を曲げる際、第２検知絶縁膜ＩＳＩ２に加わる応力が図７より小さくなり、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性は少ない。
図８の実施形態では、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、ダムＤＡＭより第１側面ＲＣ１からさらに遠い。
また、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、検知配線（ＩＳＴ１、ＩＳＴ２）のパターン（ＩＳＴ１ａ、ＩＳＴ２ａ）より第１側面ＲＣ１にさらに近い。
従って、第２検知絶縁膜ＩＳＩ２が検知配線（ＩＳＴ１、ＩＳＴ２）のパターン（ＩＳＴ１ａ、ＩＳＴ２ａ）をカバーすることにより、パターン（ＩＳＴ１ａ、ＩＳＴ２ａ）を保護することができる。
【００８４】
図９は、図２のＩ−Ｉ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
図９の実施形態では、図５の場合とは異なって、第１検知電極層ＩＳＭ１は、パターニングされて第１検知配線ＩＳＴ１の第１パターンＩＳＴ１ａ’を構成する。
【００８５】
第１及び第２配線保護膜（ＬＰＬ１、ＬＰＬ２）は、第１開口部ＯＰＮ１を含む。
図５とは異なって、第１検知絶縁膜ＩＳＩ１は第１開口部ＯＰＮ１を含まない。
第１パターンＩＳＴ１ａ’は、第１開口部ＯＰＮ１を介して第２パターンＩＳＴ１ｂと接続される。
第１検知絶縁膜ＩＳＩ１は、第１パターンＩＳＴ１ａ’をカバーする。
図５と重複する他の構成に対する説明は省略する。
【００８６】
図１０〜図１２は、図２のＩＩ−ＩＩ’線に沿って切断してその構成の他の実施形態を例示する断面図である。
図２のＩＩ−ＩＩ’線は、第１曲げ軸ＢＸ１に対応する。
但し、第１側面ＲＣ１だけでなく、第２側面ＲＣ２にも同じ実施形態を適用することができる。
【００８７】
表示配線ＤＳＴは、配線（Ｇ１Ｌ、Ｇ２Ｌ、ＳＤＬ）の内の少なくとも１つを利用して単層配線又は多層配線からなる。
配線Ｇ１Ｌは、ゲート電極ＧＥと同じ工程を通じて同じ物質からなる。
配線Ｇ２Ｌは、上部電極ＵＥと同じ工程を通じて同じ物質からなる。
配線ＳＤＬは、第１連結パターンＣＮＰ１と同じ工程を通じて同じ物質からなる。
検知配線（ＩＳＴ１、ＩＳＴ２）のパターン（ＩＳＴ１ａ’、ＩＳＴ１２ａ’）は、封止膜ＴＦＥ及び第１検知絶縁膜ＩＳＩ１の間に配置されるが（第３方向ＤＲ３を基準）、ダムＤＡＭと表示領域ＤＡの間に配置することもできる（第２方向ＤＲ２を基準）。
第１検知絶縁膜ＩＳＩ１は、検知配線（ＩＳＴ１、ＩＳＴ２）と第２検知絶縁膜ＩＳＩ２の間に配置される。
【００８８】
図１０の実施形態では、第２検知絶縁膜ＩＳＩ２が第１検知絶縁膜ＩＳＩ１をカバーしている。
従って、図３のように非カバー領域ＮＣＡが存在しない。
このような場合、第１側面ＲＣ１からの距離Ｄ２１’が十分に確保されないことにより、第１曲げ領域ＢＡ１を曲げる際、第２検知絶縁膜ＩＳＩ２に大きな応力が加わる可能性があり、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性がある。
【００８９】
図１１の実施形態では、第１検知絶縁膜ＩＳＩ１の一部が第２検知絶縁膜ＩＳＩ２によってカバーされない。
従って、図３のように非カバー領域ＮＣＡが存在する。
このような場合、第１側面ＲＣ１からの距離Ｄ２２’が十分に確保されることにより、第１曲げ領域ＢＡ１を曲げる際、第２検知絶縁膜ＩＳＩ２に加わる応力が比較的小さく、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性は少ない。
図１１の実施形態では、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、ダムＤＡＭより第１側面ＲＣ１に近い。
【００９０】
図１２の実施形態では、第１検知絶縁膜ＩＳＩ１の一部が第２検知絶縁膜ＩＳＩ２によってカバーされない。
従って、図３のように非カバー領域ＮＣＡが存在する。
このような場合、第１側面ＲＣ１からの距離Ｄ２３’が十分に確保されることにより、第１曲げ領域ＢＡ１を曲げる際、第２検知絶縁膜ＩＳＩ２に加わる応力が図１１より小さく、第２検知絶縁膜ＩＳＩ２にクラックが生じる可能性は少ない。
図１２の実施形態では、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、ダムＤＡＭより第１側面ＲＣ１からさらに遠い。
また、第２検知絶縁膜ＩＳＩ２の少なくとも一部の境界は、検知配線（ＩＳＴ１、ＩＳＴ２）のパターン（ＩＳＴ１ａ’、ＩＳＴ２ａ’）より第１側面ＲＣ１にさらに近い。
従って、第２検知絶縁膜ＩＳＩ２が検知配線（ＩＳＴ１、ＩＳＴ２）のパターン（ＩＳＴ１ａ’、ＩＳＴ２ａ’）をカバーすることにより、パターン（ＩＳＴ１ａ’、ＩＳＴ２ａ’）を保護することができる。
【００９１】
図１３〜図１６は、図２のＩ−Ｉ’線に沿って切断してその構成のさらに他の実施形態を例示する断面図である。
図１３を参照すると、図５と比較したとき、第１検知配線ＩＳＴ１の第１パターンＩＳＴ１ａが第２パターンＩＳＴ１ｂと直接接続されない。
【００９２】
図１３の実施形態の第１検知配線ＩＳＴ１は、第４パターンＩＳＴ１ｄ及び第５パターンＩＳＴ１ｅをさらに含む。
第４パターンＩＳＴ１ｄは、第１連結パターンＣＮＰ１と同じ工程及び同じ物質からなる。
第５パターンＩＳＴ１ｅは、ゲート電極ＧＥと同じ工程及び同じ物質からなる。
第１パターンＩＳＴ１ａは、第１検知絶縁膜ＩＳＩ１の開口部を介して第４パターンＩＳＴ１ｄと接続される。
【００９３】
また、第４パターンＩＳＴ１ｄは、層間絶縁膜ＩＬＤ及び第２ゲート絶縁膜ＧＩ２の開口部を介して第５パターンＩＳＴ１ｅと接続される。
既存の第２パターンＩＳＴ１ｂは、層間絶縁膜ＩＬＤ及び第２ゲート絶縁膜ＧＩ２の開口部を介して第５パターンＩＳＴ１ｅと接続される。
即ち、図１３の実施形態では、第５パターンＩＳＴ１ｅをブリッジ配線として使用する。
このような場合、有機膜による段差を最小化することができ、第１検知配線ＩＳＴ１の断線の確率が低くなるメリットがある。
【００９４】
他の実施形態では、封止膜ＴＦＥの端部（又は境界）の下に第１ビア膜ＶＩＡ１が存在し得る。
このとき、第１ビア膜ＶＩＡ１は、第４パターンＩＳＴ１ｄをカバーするように延長される。
このような場合、第１パターンＩＳＴ１ａは、第１検知絶縁膜ＩＳＩ１及び第１ビア膜ＶＩＡ１の開口部を介して第４パターンＩＳＴ１ｄと接続される。
【００９５】
図１４の実施形態は、図１３と比較したとき、第１検知配線ＩＳＴ１の第１パターンＩＳＴ１ａ’が第１検知電極層ＩＳＭ１で構成された点において相違する。
このような場合、第１検知絶縁膜ＩＳＩ１は、第４パターンＩＳＴ１ｄ上に開口部を含まない。
図１３と重複する他の構成に対する説明は、省略する。
【００９６】
図１５の実施形態は、図５とは異なって、平坦化膜ＦＬＴ’が第１ビア膜ＶＩＡ１と同じ工程を通じて同じ物質からなる。
このような場合、図５の平坦化膜ＦＬＴを形成するためのマスクが省略される。
従って、工程費用を低減することができる。
図１５の実施形態では、第２パターンＩＳＴ１ｂ’は、第２連結パターンＣＮＰ２と同じ工程を通じて同じ物質からなる。
【００９７】
図１５の実施形態は、図５とは異なって、第３パターンＩＳＴ１ｃ’と第２パターンＩＳＴ１ｂ’を接続する第４パターンＩＳＴ１ｄ’をさらに含む。
第２絶縁膜グループＩＮＧ２の第２開口部ＯＰＮ２は、第３パターンＩＳＴ１ｃ’を露出させ、第４パターンＩＳＴ１ｄ’によってカバーされる。
平坦化膜ＦＬＴ’は、第２開口部ＯＰＮ２に対応して第４パターンＩＳＴ１ｄ’を露出させる開口部を含む。
第４パターンＩＳＴ１ｄ’は、第１連結パターンＣＮＰ１と同じ物質からなる。
図１５の実施形態において、図５と重複する他の構成に対する説明は省略する。
【００９８】
図１６を参照すると、図１５と比較したとき、第１検知配線ＩＳＴ１の第１パターンＩＳＴ１ａが第２パターンＩＳＴ１ｂ’と直接接続されない。
図１６の実施形態の第１検知配線ＩＳＴ１は、第５パターンＩＳＴ１ｅ’、第６パターンＩＳＴ１ｆ’、及び第７パターンＩＳＴ１ｇ’をさらに含む。
第５パターンＩＳＴ１ｅ’及び第７パターンＩＳＴ１ｇ’は、第１連結パターンＣＮＰ１と同じ工程及び同じ物質からなる。
第６パターンＩＳＴ１ｆ’は、ゲート電極ＧＥと同じ工程及び同じ物質からなる。
【００９９】
第１パターンＩＳＴ１ａは、第１検知絶縁膜ＩＳＩ１の開口部を介して第５パターンＩＳＴ１ｅ’と接続される。
上述したように、他の実施形態では、封止膜ＴＦＥの端部（又は境界）の下に第１ビア膜ＶＩＡ１が存在する。
このとき、第１ビア膜ＶＩＡ１は、第５パターンＩＳＴ１ｅ’をカバーするように延長される。
このような場合、第１パターンＩＳＴ１ａは、第１検知絶縁膜ＩＳＩ１及び第１ビア膜ＶＩＡ１の開口部を介して第５パターンＩＳＴ１ｅ’と接続される。
【０１００】
第５パターンＩＳＴ１ｅ’は、層間絶縁膜ＩＬＤ及び第２ゲート絶縁膜ＧＩ２の開口部を介して第６パターンＩＳＴ１ｆ’と接続される。
既存の第２パターンＩＳＴ１ｂは、第７パターンＩＳＴ１ｇ’を介して第６パターンＩＳＴ１ｆ’と接続される。
即ち、図１６の実施形態では、第６パターンＩＳＴ１ｆ’をブリッジ配線として使用する。
このような場合、有機膜による段差を最小化することができるため、第１検知配線ＩＳＴ１の断線の確率が低くなるメリットがある。
【０１０１】
図１７は、本発明の一実施形態による検知電極及びブリッジ電極を説明するための平面図であり、図１８は図１７のＩＩＩ−ＩＩＩ’線に沿って切断した断面図である。
ブリッジ電極ＣＰ１は、第１検知電極層ＩＳＭ１をパターニングすることにより、封止膜ＴＦＥ上に配置される。
【０１０２】
第１検知絶縁膜ＩＳＩ１は、ブリッジ電極ＣＰ１をカバーするが、ブリッジ電極ＣＰ１の一部を露出させるコンタクトホールＣＮＴを含む。
第１検知電極ＳＣ１及び第２検知電極ＳＣ２は、第２検知電極層ＩＳＭ２をパターニングすることにより、第１検知絶縁膜ＩＳＩ１上に形成される。
第１検知電極ＳＣ１は、コンタクトホールＣＮＴを介してブリッジ電極ＣＰ１と接続される。
第２検知電極ＳＣ２は、第２検知電極層ＩＳＭ２をパターニングすることにより、同じ層に連結パターンＣＰ２を有する。
従って、第２検知電極ＳＣ２を接続するにおいて、別途のブリッジ電極は不要となる。
【０１０３】
実施形態に応じて、それぞれの検知電極（ＳＣ１、ＳＣ２）は、複数の画素ＰＸをカバーする。
このとき、それぞれの検知電極（ＳＣ１、ＳＣ２）が不透明な導電膜からなる場合、カバーする複数の画素ＰＸを露出させることができる複数の開口部を含む。
例えば、それぞれの検知電極（ＳＣ１、ＳＣ２）は、メッシュ状に構成される。
若し、それぞれの検知電極（ＳＣ１、ＳＣ２）が透明な導電膜からなる場合、それぞれの検知電極（ＳＣ１、ＳＣ２）は、開口部を含まないプレート（ｐｌａｔｅ）状に構成される。
【０１０４】
図１９は、本発明の検知電極及びブリッジ電極を説明するため図１７のＩＩＩ−ＩＩＩ’線に沿って切断した他の実施形態による断面図である。
第１検知電極ＳＣ１及び第２検知電極ＳＣ２は、第１検知電極層ＩＳＭ１をパターニングして構成されることにより、封止膜ＴＦＥ上に配置される。
【０１０５】
第１検知絶縁膜ＩＳＩ１は、第１検知電極ＳＣ１及び第２検知電極ＳＣ２をカバーするが、第１検知電極ＳＣ１の一部を露出させるコンタクトホールＣＮＴを含む。
ブリッジ電極ＣＰ１は、第２検知電極層ＩＳＭ２をパターニングして構成されることにより、第１検知絶縁膜ＩＳＩ１上に配置される。
ブリッジ電極ＣＰ１は、コンタクトホールＣＮＴを介して第１検知電極ＳＣ１と接続される。
【０１０６】
図２０は、図３とは異なる実施形態による第１付加領域の一部を拡大した平面図であり、図２１は、図２０の実施形態の場合の図２のＩ−Ｉ’線に沿って切断してその構成の実施形態を例示する断面図であり、図２２〜図２４は、図２０の実施形態の場合の図２のＩＩ−ＩＩ’線に沿って切断してその構成の実施形態を例示する断面図である。
第１側面ＲＣ１の内の第１境界ＥＤ１と交差する地点を第１地点ＰＴ１と定義する。
また、第１側面ＲＣ１の内の第２境界ＥＤ２と交差する地点を第２地点ＰＴ２と定義する。
【０１０７】
第１地点ＰＴ１から第２地点ＰＴ２に向かうほど、第１曲げ領域ＢＡ１において検知絶縁膜ＩＳＩの境界は第１側面ＲＣ１から遠くなる。
即ち、第１方向ＤＲ１に向かうほど、第１曲げ領域ＢＡ１において検知絶縁膜ＩＳＩの境界は、第１側面ＲＣ１から遠くなる。
例えば、第１地点ＰＴ１と検知絶縁膜ＩＳＩの境界との距離を第３距離ＤＩ３とする。
また、第２地点ＰＴ２と検知絶縁膜ＩＳＩの境界との距離を第４距離ＤＩ４とする。
このとき、第４距離ＤＩ４は第３距離ＤＩ３より大きい。
このような実施形態は、図３の実施形態にも適用することができる。
【０１０８】
一実施形態において、第１境界ＥＤ１を基準として、第１地点ＰＴ１と検知絶縁膜ＩＳＩの境界との距離を第５距離ＤＩ５とする。
また、第２境界ＥＤ２を基準として、第２地点ＰＴ２と検知絶縁膜ＩＳＩの境界との距離を第６距離ＤＩ６とする。
このとき、第５距離ＤＩ５は第６距離ＤＩ６より長い。
このような実施形態は、図３の実施形態にも適用することができる。
上述した実施形態によると、第１曲げ領域ＢＡ１において検知絶縁膜ＩＳＩの境界と第１側面ＲＣ１との離隔距離が十分に確保されることができるため、曲率半径ＣＲが減少するように基板ＳＵＢが設計されても検知絶縁膜ＩＳＩにおけるクラックの発生を防止することができる。
【０１０９】
図２０〜図２４を参照すると、図３と比較したとき、第１検知絶縁膜ＩＳＩ１が存在せず、第２検知絶縁膜ＩＳＩ２と対応する検知絶縁膜ＩＳＩが存在する。
また、第２検知電極層ＩＳＭ２が存在せず、第１検知電極層ＩＳＭ１と対応する検知電極層が存在する。
検知配線（ＩＳＴ１、ＩＳＴ２）の第１パターン（ＩＳＴ１ａ、ＩＳＴ２ａ）及び検知電極（ＳＣ１、ＳＣ２）は、このような検知電極層のパターンとして存在する。
【０１１０】
図２２の場合、検知絶縁膜ＩＳＩの境界は、封止膜ＴＦＥの境界より第１側面ＲＣ１にさらに近い。
このとき、検知絶縁膜ＩＳＩの境界と第１側面ＲＣ１との距離は、距離Ｄ２１’’に対応する。
図２３は、検知絶縁膜ＩＳＩの境界は、封止膜ＴＦＥの境界より第１側面ＲＣ１からさらに遠い。
また、検知絶縁膜ＩＳＩの境界は、ダムＤＡＭより第１側面ＲＣ１にさらに近い。
このとき、検知絶縁膜ＩＳＩの境界と第１側面ＲＣ１との距離は、距離Ｄ２２’’に対応する。
【０１１１】
図２４の場合、検知絶縁膜ＩＳＩの境界は、ダムＤＡＭの境界より第１側面ＲＣ１からさらに遠い。
また、検知絶縁膜ＩＳＩの境界は、第１パターン（ＩＳＴ１ａ、ＩＳＴ２ａ）より第１側面ＲＣ１にさらに近い。
このとき、検知絶縁膜ＩＳＩの境界と第１側面ＲＣ１との距離は、距離Ｄ２３’’に対応する。
距離Ｄ２３’’は、距離Ｄ２２’’より長い。
距離Ｄ２２’’は、距離Ｄ２１’’より長い。
上述したように、検知絶縁膜ＩＳＩの境界と第１側面ＲＣ１との距離が長いほど、検知絶縁膜ＩＳＩにクラックが生じる確率を減少させることができる。
【０１１２】
図２５及び図２６は、図２０の実施形態の場合の検知電極及び検知配線の実施形態を例示する平面図である。
図２５及び図２６の実施形態では、図１７〜図１９の実施形態とは異なってブリッジ電極が不要となることができる。
【０１１３】
例えば、図２５のように、検知電極（ＳＣ１、ＳＣ２）は、実質的に同じ面積を有することができ、それぞれの検知配線（ＩＳＴ１、ＩＳＴ２）の第１パターン（ＩＳＴ１ａ、ＩＳＴ２ａ）に接続される。
それぞれの第１パターン（ＩＳＴ１ａ、ＩＳＴ２ａ）は、異なる第１パッドＰＤＥ１に接続される。
【０１１４】
図２６の実施形態の場合、第１検知電極ＳＣ１’の面積と第２検知電極（ＳＣ２１’〜ＳＣ２６’）の面積とは異なる。
例えば、第１検知電極ＳＣ１’の面積は、それぞれの第２検知電極（ＳＣ２１’〜ＳＣ２６’）より大きい。
第１検知電極ＳＣ１’の面積と第３検知電極ＳＣ３’の面積は、実質的に同一である。
第１検知電極ＳＣ１’及び第３検知電極ＳＣ３’の第４方向ＤＲ４の幅は、第５方向ＤＲ５の長さより大きい。
【０１１５】
第１検知電極ＳＣ１’は、第２検知電極（ＳＣ２１’、ＳＣ２２’、ＳＣ２３’）と対応する。
例えば、第１検知電極ＳＣ１’は、最も隣接する第２検知電極（ＳＣ２１’、ＳＣ２２’、ＳＣ２３’）と相互静電容量を形成する。
ここで、「最も隣接する」とは、第４方向ＤＲ４又はその反対方向に最も隣接する場合を意味する。
第１検知電極ＳＣ１’の第５方向ＤＲ５の長さは、対応する第２検知電極（ＳＣ２１’、ＳＣ２２’、ＳＣ２３’）の第５方向ＤＲ５の長さの和と対応する。
【０１１６】
第３検知電極ＳＣ３’は、第２検知電極（ＳＣ２４’、ＳＣ２５’、ＳＣ２６’）と対応する。
例えば、第３検知電極ＳＣ３’は、最も隣接する第２検知電極（ＳＣ２４’、ＳＣ２５’、ＳＣ２６’）と相互静電容量を形成する。
ここで、「最も隣接する」とは、第４方向ＤＲ４又はその反対方向に最も隣接する場合を意味する。
第３検知電極ＳＣ３’の第５方向ＤＲ５の長さは、対応する第２検知電極（ＳＣ２４’、ＳＣ２５’、ＳＣ２６’）の第５方向ＤＲ５の長さの和と対応する。
【０１１７】
第１検知電極ＳＣ１’は、第１パターンＩＳＴ１ａ’と接続され、第３検知電極ＳＣ３’は、第１パターンＩＳＴ３ａ’と接続される。
それぞれの第１パターン（ＩＳＴ１ａ’、ＩＳＴ３ａ’）は、互いに異なる第１パッドＰＤＥ１に接続される。
第２検知電極ＳＣ２１’は、第１パターンＩＳＴ２１ａ’を介して第２検知電極ＳＣ２６’と接続される。
第２検知電極ＳＣ２２’は、第１パターンＩＳＴ２２ａ’を介して第２検知電極ＳＣ２５’と接続される。
第２検知電極ＳＣ２３’は、第１パターンＩＳＴ２３ａ’を介して第２検知電極ＳＣ２４’と接続される。
第２検知電極（ＳＣ２４’、ＳＣ２５’、ＳＣ２６’）は、それぞれ第１パターン（ＩＳＴ２４ａ’、ＩＳＴ２５ａ’、ＩＳＴ２６ａ’）を介して互いに異なる第１パッドＰＤＥ１に接続される。
【０１１８】
例えば、第１パターン（ＩＳＴ１ａ’、ＩＳＴ３ａ’）は、第１パッドＰＤＥ１を介してそれぞれタッチＩＣの受信チャネルに接続される。
例えば、それぞれの第１パターン（ＩＳＴ２４ａ’、ＩＳＴ２５ａ’、ＩＳＴ２６ａ’）は、第１パッドＰＤＥ１を介してそれぞれタッチＩＣの送信チャネルに接続される。
タッチＩＣは、第１パターン（ＩＳＴ２４ａ’、ＩＳＴ２５ａ’、ＩＳＴ２６ａ’）に順次に駆動信号を送信し、第１パターン（ＩＳＴ１ａ’、ＩＳＴ３ａ’）からそれぞれの駆動信号に対応する検知信号を受信する。
実施形態に応じて信号の送受信方式は、異なってもよい。
第４方向ＤＲ４と第５方向ＤＲ５は、互いに直交する方向である。
第４方向ＤＲ４と第５方向ＤＲ５が形成する平面は、第１方向ＤＲ１と第２方向ＤＲ２が形成する平面と平行する。
【０１１９】
図２６の実施形態の場合、図２５の実施形態よりパッドに接続される検知配線（ＩＳＴ１、ＩＳＴ２）の個数を低減させることができるメリットがある。
図２５の場合、駆動信号を順次に送信する必要がないため、センシング時間が減少するというメリットがある。
【０１２０】
図２７は、本発明の一実施形態による表示装置の概略構成を示すブロック図であり、図２８は、本発明の一実施形態による表示装置の単位画素の構成を示す回路図であり、図２９は、発明の一実施形態による表示装置の画素の駆動方法を説明するためのタイミング図である。
図２７を参照すると、本発明の一実施形態による表示装置１０は、タイミング制御部１１、データ駆動部１２、走査駆動部１３、発光駆動部１４、及び画素部１５を含む。
【０１２１】
タイミング制御部１１は、外部プロセッサからそれぞれの映像フレームに対する階調値及び制御信号を受信する。
タイミング制御部１１は、表示装置１０の仕様（ｓｐｅｃｉｆｉｃａｔｉｏｎ）に対応するように階調値をレンダリング（ｒｅｎｄｅｒｉｎｇ）する。
例えば、外部プロセッサは、それぞれの単位ドット（ｕｎｉｔ  ｄｏｔ）に対して赤色階調値、緑色階調値、青色階調値を提供する。
しかし、例えば、画素部１５がペンタイル（ｐｅｎｔｉｌｅ）構造である場合、隣接する単位ドット同士は画素を共有するため、それぞれの階調値に画素が１対１で対応しないことがある。
このような場合、階調値のレンダリングが必要である。
それぞれの階調値に画素が１対１で対応する場合、階調値のレンダリングは不要となる。
レンダリングされたか、又はレンダリングされていない階調値は、データ駆動部１２に提供される。
また、タイミング制御部１１は、フレーム表示のために、データ駆動部１２、走査駆動部１３、発光駆動部１４などにそれぞれの仕様に適した制御信号を提供する。
【０１２２】
データ駆動部１２は、階調値及び制御信号を利用してデータ線（Ｄ１、Ｄ２、Ｄ３、…Ｄｎ）に提供するデータ電圧を生成する。
例えば、データ駆動部１２は、クロック信号を利用して階調値をサンプリングし、階調値に対応するデータ電圧を画素行単位でデータ線（Ｄ１〜Ｄｎ）に印加する。
ｎは、「０」より大きい整数である。
【０１２３】
走査駆動部１３は、タイミング制御部１１からクロック信号、走査開始信号などを受信して、走査線（Ｓ１、Ｓ２、Ｓ３、…Ｓｍ）に提供する走査信号を生成する。
ｍは、「０」より大きい整数である。
走査駆動部１３は、走査線（Ｓ１、Ｓ２、Ｓ３、…Ｓｍ）のターンオンレベルのパルスを有する走査信号を順次に供給する。
走査駆動部１３は、シフトレジスタ（ｓｈｉｆｔ  ｒｅｇｉｓｔｅｒｓ）の形態で構成された走査ステージを含み得る。
走査駆動部１３は、クロック信号の制御に応じてターンオンレベルのパルス形態である走査開始信号を次の走査ステージに順次に伝達する方法で走査信号を生成する。
【０１２４】
発光駆動部１４は、タイミング制御部１１からクロック信号、発光停止開始信号などを受信して発光線（Ｅ１、Ｅ２、Ｅ３、…Ｅｏ）に提供する発光信号を生成する。
例えば、発光駆動部１４は、発光線（Ｅ１〜Ｅｏ）に順次にターンオフレベルのパルスを有する発光信号を提供する。
例えば、発光駆動部１４の各発光ステージは、シフトレジスタの形態で構成され、クロック信号の制御に応じてターンオフレベルのパルス形態である発光停止開始信号を次の発光ステージに順次に伝達する方法で発光信号を生成する。
ｏは、「０」より大きい整数である。
【０１２５】
画素部１５は、画素を含む。
それぞれの画素ＰＸｉｊは、対応するデータ線、走査線、及び発光線に接続される。
ｉ及びｊは自然数である。
画素ＰＸｉｊは、走査トランジスタがｉ番目の走査線及びｊ番目のデータ線と接続された画素を意味する。
例えば、画素ＰＸｉｊの走査入力端子は、ｉ番目の走査線と接続され、画素ＰＸｉｊのデータ入力端子は、ｊ番目のデータ線と接続される。
【０１２６】
図２８を参照すると、画素ＰＸｉｊは、トランジスタ（Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７）、ストレージキャパシタＣｓｔ、及び発光ダイオードＬＤを含む。
以下では、Ｐ型トランジスタで構成された回路を例に挙げて説明する。
しかし、当業者であれば、ゲート端子に印加される電圧の極性を変えて、Ｎ型トランジスタで構成された回路で設計することができる。
同様に、当業者であれば、Ｐ型トランジスタ及びＮ型トランジスタの組み合わせで構成された回路で設計することができる。
【０１２７】
Ｐ型トランジスタとは、ゲート電極とソース電極間の電圧差が負の方向に増加するときに導通される電流量が増加するトランジスタを称する。
Ｎ型トランジスタとは、ゲート電極とソース電極間の電圧差が正の方向に増加するときに導通される電流量が増加するトランジスタを称する。
トランジスタは、ＴＦＴ（ｔｈｉｎ  ｆｉｌｍ  ｔｒａｎｓｉｓｔｏｒ）、ＦＥＴ（ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、ＢＪＴ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ）などの様々な形態で構成され得る。
【０１２８】
第１トランジスタＴ１は、ゲート電極が第１ノードＮ１に接続され、第１電極が第２ノードＮ２に接続され、第２電極が第３ノードＮ３に接続される。
第１トランジスタＴ１を駆動トランジスタと称する。
第２トランジスタＴ２は、ゲート電極がｉ番目の走査線Ｓｉに接続され、第１電極がデータ線Ｄｊに接続され、第２電極が第２ノードＮ２に接続される。
第２トランジスタＴ２を走査トランジスタと称する。
第３トランジスタＴ３は、ゲート電極がｉ番目の走査線Ｓｉに接続され、第１電極が第１ノードＮ１に接続され、第２電極が第３ノードＮ３に接続される。
第３トランジスタＴ３をダイオード連結トランジスタと称する。
【０１２９】
第４トランジスタＴ４は、ゲート電極が（ｉ−１）番目の走査線Ｓ（ｉ−１）に接続され、第１電極が第１ノードＮ１に接続され、第２電極が初期化線ＩＮＴＬに接続される。
他の実施形態では、第４トランジスタＴ４のゲート電極は、他の走査線に接続されてもよい。
第４トランジスタＴ４は、ゲート初期化トランジスタと称する。
第５トランジスタＴ５は、ゲート電極がｉ番目の発光線Ｅｉに接続され、第１電極が第１電源線ＥＬＶＤＤＬに接続され、第２電極が第２ノードＮ２に接続される。
第５トランジスタＴ５は、発光トランジスタと称する。
他の実施形態では、第５トランジスタＴ５のゲート電極は、他の発光線に接続されてもよい。
【０１３０】
第６トランジスタＴ６は、ゲート電極がｉ番目の発光線Ｅｉに接続され、第１電極が第３ノードＮ３に接続され、第２電極が発光ダイオードＬＤのアノードに接続される。
第６トランジスタＴ６は、発光トランジスタと称する。
他の実施形態では、第６トランジスタＴ６のゲート電極は、他の発光線に接続されてもよい。
第７トランジスタＴ７は、ゲート電極がｉ番目の走査線に接続され、第１電極が初期化線ＩＮＴＬに接続され、第２電極が発光ダイオードＬＤのアノードに接続される。
第７トランジスタＴ７は、アノード初期化トランジスタと称する。
他の実施形態では、第７トランジスタＴ７のゲート電極は、他の走査線に接続されてもよい。
【０１３１】
ストレージキャパシタＣｓｔの第１電極は、第１電源線ＥＬＶＤＤＬに接続され、第２電極は第１ノードＮ１に接続される。
発光ダイオードＬＤは、アノードが第６トランジスタＴ６の第２電極に接続され、カソードが第２電源線ＥＬＶＳＳＬに接続される。
発光ダイオードＬＤは、有機発光ダイオード（ｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）、無機発光ダイオード（ｉｎｏｒｇａｎｉｃ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）、量子ドット発光ダイオード（ｑｕａｎｔｕｍ  ｄｏｔ  ｌｉｇｈｔ  ｅｍｉｔｔｉｎｇ  ｄｉｏｄｅ）などで構成され得る。
【０１３２】
第１電源線ＥＬＶＤＤＬには第１電源電圧が印加され、第２電源線ＥＬＶＳＳＬには第２電源電圧が印加され、初期化線ＩＮＴＬには初期化電圧が印加される。
例えば、第１電源電圧は第２電源電圧より大きい。
例えば、初期化電圧は、第２電源電圧と同一又は大きい。
【０１３３】
図２９を参照して、本発明の一実施形態による表示装置の画素の駆動方法を説明する。
まず、データ線Ｄｊには（ｉ−１）番目の画素に対するデータ電圧ＤＡＴＡ（ｉ−１）ｊが印加され、（ｉ−１）番目の走査線Ｓ（ｉ−１）にはターンオンレベル（ローレベル）の走査信号が印加される。
【０１３４】
このとき、ｉ番目の走査線Ｓｉにはターンオフレベル（ハイレベル）の走査信号が印加されるため、第２トランジスタＴ２はターンオフ状態であり、（ｉ−１）番目の画素に対するデータ電圧ＤＡＴＡ（ｉ−１）ｊが画素ＰＸｉｊに入ることを防止する。
このとき、第４トランジスタＴ４はターンオン状態になるため、第１ノードＮ１が初期化線ＩＮＴＬと接続されて第１ノードＮ１の電圧が初期化される。
発光線Ｅｉにはターンオフレベルの発光信号が印加されるため、トランジスタ（Ｔ５、Ｔ６）はターンオフ状態であり、初期化電圧の印加過程による不要な発光ダイオードＬＤの発光が防止される。
【０１３５】
次いで、データ線Ｄｊにはｉ番目の画素ＰＸｉｊに対するデータ電圧ＤＡＴＡｉｊが印加され、ｉ番目の走査線Ｓｉにはターンオンレベルの走査信号が印加される。
これにより、トランジスタ（Ｔ２、Ｔ１、Ｔ３）が導通状態となり、データ線Ｄｊと第１ノードＮ１が電気的に接続される。
従って、データ電圧ＤＡＴＡｉｊから第１トランジスタＴ１のしきい値電圧を引いた補償電圧がストレージキャパシタＣｓｔの第２電極（即ち、第１ノードＮ１）に印加され、ストレージキャパシタＣｓｔは第１電源電圧と補償電圧の差に相当する電圧を保持する。
この期間をしきい値電圧補償期間と称する。
このとき、第７トランジスタＴ７はターンオン状態であるため、発光ダイオードＬＤのアノードと初期化線ＩＮＴＬが接続され、発光ダイオードＬＤは、初期化電圧と第２電源電圧の電圧差に対応するする電荷量に初期化される。
【０１３６】
その後、発光線Ｅｉにターンオンレベルの発光信号が印加されることにより、トランジスタ（Ｔ５、Ｔ６）が導通される。
従って、第１電源線ＥＬＶＤＤＬ、第５トランジスタＴ５、第１トランジスタＴ１、第６トランジスタＴ６、発光ダイオードＬＤ、及び第２電源線ＥＬＶＳＳＬの経路で駆動電流経路が形成される。
ストレージキャパシタＣｓｔに保持された電圧に応じて、第１トランジスタＴ１の第１電極と第２電極に流れる駆動電流量が調節される。
発光ダイオードＬＤは、駆動電流量に対応する輝度で発光する。
発光ダイオードＬＤは、発光線Ｅｉにターンオフレベルの発光信号が印加される前まで発光する。
【０１３７】
尚、本発明は、上述の実施形態に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【０１３８】
ＡＤＡ１    第１付加領域
ＡＤＡ２    第２付加領域
ＢＡ（１〜３）    （第１〜第３）曲げ領域
ＢＸ（１〜３）    （第１〜第３）曲げ軸
ＤＡ    表示領域
ＤＰ    表示装置
ＤＳＴ    表示配線
ＥＤ１    第１境界
ＥＤ２    第２境界
ＩＳＩ１、ＩＳＩ２    （第１、第２）検知絶縁膜
ＩＳＴ１、ＩＳＴ２    （第１、第２）検知配線
ＬＰＬ１、ＬＰＬ２    （第１、第２）配線保護膜
ＮＣＡ    非カバー領域
ＮＤＡ    非表示領域
ＰＤＥ（１〜３）    （第１〜第３）パッド
ＲＣ１    第１側面
ＲＣ２    第２側面
ＳＣ１、ＳＣ２    （第１、第２）検知電極
ＳＵＢ    基板
ＴＦＥ    封止膜
【図１】
2020194154.tif 000003
【図２】
2020194154.tif 000004
【図３】
2020194154.tif 000005
【図４】
2020194154.tif 000006
【図５】
2020194154.tif 000007
【図６】
2020194154.tif 000008
【図７】
2020194154.tif 000009
【図８】
2020194154.tif 000010
【図９】
2020194154.tif 000011
【図１０】
2020194154.tif 000012
【図１１】
2020194154.tif 000013
【図１２】
2020194154.tif 000014
【図１３】
2020194154.tif 000015
【図１４】
2020194154.tif 000016
【図１５】
2020194154.tif 000017
【図１６】
2020194154.tif 000018
【図１７】
2020194154.tif 000019
【図１８】
2020194154.tif 000020
【図１９】
2020194154.tif 000021
【図２０】
2020194154.tif 000022
【図２１】
2020194154.tif 000023
【図２２】
2020194154.tif 000024
【図２３】
2020194154.tif 000025
【図２４】
2020194154.tif 000026
【図２５】
2020194154.tif 000027
【図２６】
2020194154.tif 000028
【図２７】
2020194154.tif 000029
【図２８】
2020194154.tif 000030
【図２９】
2020194154.tif 000031