(57)【要約】【課題】テスト回路を有する半導体装置を小型化する。【解決手段】半導体装置は、ｒ（ｒは２以上の整数）個の第１入力端子と、１個の第２入力端子と、ｒ個の機能回路と、デマルチプレクサと、スイッチ回路とを有する。デマルチプレクサはパストランジスタロジック回路である。デマルチプレクサのｒ個の出力端子は互いに異なる機能回路の入力端子と電気的に接続され、同入力端子は第２入力端子と電気的に接続されている。ｒ個の回路の入力端子は、スイッチ回路を介して、互いに異なる第１入力端子と電気的に接続される。例えば、機能回路の検証時に第１入力端子に検証用の信号を入力し、デマルチプレクサを動作させる。デマルチプレクサにより、１の検証用信号がｒ個の機能回路に入力される。【選択図】図１
2020154331.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、第１のトランジスタ乃至第３のトランジスタと、を画素に有し、
前記第１のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続され、かつ、前記画素に入力された画像信号に従って、前記発光素子への電流の供給を制御する機能を有し、
前記第２のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続される発光装置であって、
前記第３のトランジスタのバックゲートとしての機能を有する第１の導電層上に、かつ、第２の導電層上に第１の絶縁層が配置され、
前記第１の絶縁層上に前記第３のトランジスタのチャネル形成領域を有する半導体層が配置され、
前記半導体層上に前記半導体層と電気的に接続された第３の導電層及び第４の導電層が配置され、
前記半導体層上に第２の絶縁層が配置され、
前記第２の絶縁層上に、前記第３のトランジスタのトップゲートとしての機能を有する第５の導電層が配置され、
前記第２の絶縁層上に第６の導電層が配置され、
前記第５の導電層上に、かつ、前記第６の導電層上に第３の絶縁層が配置され、
前記第３の絶縁層上に第７の導電層及び第８の導電層が配置され、
前記第７の導電層上、かつ、前記第８の導電層上に前記発光素子の画素電極が配置され、
前記発光素子の画素電極上に、開口部を有する第４の絶縁層が配置され、
前記発光素子の画素電極は、前記第８の導電層を介して前記第４の導電層と電気的に接続され、
前記発光素子の画素電極は、前記第５の導電層と重なる領域を有し、
前記発光素子の画素電極は、前記第６の導電層と重なる領域を有し、
前記開口部は、前記第５の導電層と重なる領域を有し、
前記開口部は、前記第６の導電層と重なる領域を有する発光装置。
【請求項２】
発光素子と、第１のトランジスタ乃至第３のトランジスタと、を画素に有し、
前記第１のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続され、かつ、前記画素に入力された画像信号に従って、前記発光素子への電流の供給を制御する機能を有し、
前記第２のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続される発光装置であって、
前記第３のトランジスタのバックゲートとしての機能を有する第１の導電層上に、かつ、第２の導電層上に第１の絶縁層が配置され、
前記第１の絶縁層上に前記第３のトランジスタのチャネル形成領域を有する半導体層が配置され、
前記半導体層上に前記半導体層と電気的に接続された第３の導電層及び第４の導電層が配置され、
前記半導体層上に第２の絶縁層が配置され、
前記第２の絶縁層上に、前記第３のトランジスタのトップゲートとしての機能を有する第５の導電層が配置され、
前記第２の絶縁層上に第６の導電層が配置され、
前記第５の導電層上に、かつ、前記第６の導電層上に第３の絶縁層が配置され、
前記第３の絶縁層上に第７の導電層及び第８の導電層が配置され、
前記第７の導電層上、かつ、前記第８の導電層上に前記発光素子の画素電極が配置され、
前記発光素子の画素電極上に、開口部を有する第４の絶縁層が配置され、
前記発光素子の画素電極は、前記第８の導電層を介して前記第４の導電層と電気的に接続され、
前記発光素子の画素電極は、前記第５の導電層と重なる領域を有し、
前記発光素子の画素電極は、前記第６の導電層と重なる領域を有し、
前記開口部は、前記第５の導電層と重なる領域を有し、
前記開口部は、前記第６の導電層と重なる領域を有し、
前記第５の導電層及び前記第６の導電層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた一の金属元素を少なくとも含む発光装置。
【請求項３】
発光素子と、第１のトランジスタ乃至第３のトランジスタと、を画素に有し、
前記第１のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続され、かつ、前記画素に入力された画像信号に従って、前記発光素子への電流の供給を制御する機能を有し、
前記第２のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続される発光装置であって、
前記第３のトランジスタのバックゲートとしての機能を有する第１の導電層上に、かつ、第２の導電層上に第１の絶縁層が配置され、
前記第１の絶縁層上に前記第３のトランジスタのチャネル形成領域を有する半導体層が配置され、
前記半導体層上に前記半導体層と電気的に接続された第３の導電層及び第４の導電層が配置され、
前記半導体層上に第２の絶縁層が配置され、
前記第２の絶縁層上に、前記第３のトランジスタのトップゲートとしての機能を有する第５の導電層が配置され、
前記第２の絶縁層上に第６の導電層が配置され、
前記第５の導電層上に、かつ、前記第６の導電層上に第３の絶縁層が配置され、
前記第３の絶縁層上に第７の導電層及び第８の導電層が配置され、
前記第７の導電層上、かつ、前記第８の導電層上に前記発光素子の画素電極が配置され、
前記発光素子の画素電極上に、開口部を有する第４の絶縁層が配置され、
前記発光素子の画素電極は、前記第８の導電層を介して前記第４の導電層と電気的に接続され、
前記発光素子の画素電極は、前記第５の導電層と重なる領域を有し、
前記発光素子の画素電極は、前記第６の導電層と重なる領域を有し、
前記開口部は、前記第５の導電層と重なる領域を有し、
前記開口部は、前記第６の導電層と重なる領域を有し、
前記第５の導電層及び前記第６の導電層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた一の金属元素を少なくとも含み、
前記第７の導電層は、前記第１のトランジスタのソースまたはドレインの他方と電気的に接続される配線としての機能を有し、
前記第７の導電層は、前記第１の導電層と重なり、かつ、前記第５の導電層と重なる領域を有する発光装置。
【請求項４】
発光素子と、第１のトランジスタ乃至第３のトランジスタと、を画素に有し、
前記第１のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続され、かつ、前記画素に入力された画像信号に従って、前記発光素子への電流の供給を制御する機能を有し、
前記第２のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続される発光装置であって、
前記第３のトランジスタのバックゲートとしての機能を有する第１の導電層上に、かつ、第２の導電層上に第１の絶縁層が配置され、
前記第１の絶縁層上に前記第３のトランジスタのチャネル形成領域を有する半導体層が配置され、
前記半導体層上に前記半導体層と電気的に接続された第３の導電層及び第４の導電層が配置され、
前記半導体層上に第２の絶縁層が配置され、
前記第２の絶縁層上に、前記第３のトランジスタのトップゲートとしての機能を有する第５の導電層が配置され、
前記第２の絶縁層上に第６の導電層が配置され、
前記第５の導電層上に、かつ、前記第６の導電層上に第３の絶縁層が配置され、
前記第３の絶縁層上に第７の導電層及び第８の導電層が配置され、
前記第７の導電層上、かつ、前記第８の導電層上に前記発光素子の画素電極が配置され、
前記発光素子の画素電極上に、開口部を有する第４の絶縁層が配置され、
前記発光素子の画素電極は、前記第８の導電層を介して前記第４の導電層と電気的に接続され、
前記発光素子の画素電極は、前記第５の導電層と重なる領域を有し、
前記発光素子の画素電極は、前記第６の導電層と重なる領域を有し、
前記開口部は、前記第５の導電層と重なる領域を有し、
前記開口部は、前記第６の導電層と重なる領域を有し、
前記第５の導電層及び前記第６の導電層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた一の金属元素を少なくとも含み、
前記第７の導電層は、前記第１のトランジスタのソースまたはドレインの他方と電気的に接続される配線としての機能を有し、
前記第７の導電層は、前記第１の導電層と重なり、かつ、前記第５の導電層と重なる領域を有し、
前記第７の導電層は、前記開口部と重なる領域を有する発光装置。
【請求項５】
発光素子と、第１のトランジスタ乃至第３のトランジスタと、を画素に有し、
前記第１のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続され、かつ、前記画素に入力された画像信号に従って、前記発光素子への電流の供給を制御する機能を有し、
前記第２のトランジスタは、ソースまたはドレインの一方が前記第１のトランジスタのゲートと電気的に接続され、
前記第３のトランジスタは、ソースまたはドレインの一方が前記発光素子の画素電極と電気的に接続される発光装置であって、
前記第３のトランジスタのバックゲートとしての機能を有する第１の導電層上に、かつ、第２の導電層上に第１の絶縁層が配置され、
前記第１の絶縁層上に前記第３のトランジスタのチャネル形成領域を有する半導体層が配置され、
前記半導体層上に前記半導体層と電気的に接続された第３の導電層及び第４の導電層が配置され、
前記半導体層上に第２の絶縁層が配置され、
前記第２の絶縁層上に、前記第３のトランジスタのトップゲートとしての機能を有する第５の導電層が配置され、
前記第２の絶縁層上に第６の導電層が配置され、
前記第５の導電層上に、かつ、前記第６の導電層上に第３の絶縁層が配置され、
前記第３の絶縁層上に第７の導電層及び第８の導電層が配置され、
前記第７の導電層上、かつ、前記第８の導電層上に前記発光素子の画素電極が配置され、
前記発光素子の画素電極上に、開口部を有する第４の絶縁層が配置され、
前記発光素子の画素電極は、前記第８の導電層を介して前記第４の導電層と電気的に接続され、
前記発光素子の画素電極は、前記第５の導電層と重なる領域を有し、
前記発光素子の画素電極は、前記第６の導電層と重なる領域を有し、
前記開口部は、前記第５の導電層と重なる領域を有し、
前記開口部は、前記第６の導電層と重なる領域を有し、
前記第５の導電層及び前記第６の導電層は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた一の金属元素を少なくとも含み、
前記第２の導電層は、前記第６の導電層と重なる領域を有し、
前記第７の導電層は、前記第１のトランジスタのソースまたはドレインの他方と電気的に接続される配線としての機能を有し、
前記第７の導電層は、前記第１の導電層と重なり、かつ、前記第５の導電層と重なる領域を有し、
前記第７の導電層は、前記開口部と重なる領域を有する発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、例えば、半導体を利用した回路、処理回路、記憶回路、表示装置、発
光装置等の半導体装置、そのための駆動方法、およびそのための作製方法等に関する。
【背景技術】
【０００２】
発光素子を用いたアクティブマトリクス型の表示装置の画素について、様々な回路構成が
提案されている。一般的に、画素には、発光素子、画素へのデータ信号の入力を制御する
トランジスタ、および発光素子に供給する電流を制御するトランジスタ（駆動トランジス
タ）が少なくとも設けられている。駆動トランジスタを流れるドレイン電流を発光素子に
供給することで、ドレイン電流の値に応じた輝度で発光素子を発光させている。駆動トラ
ンジスタのドレイン電流は、データ信号の電圧により制御される。
【０００３】
そのため、表示装置の画面を構成する複数の画素間で、駆動トランジスタの電気特性（閾
値電圧、電界効果移動度等）にばらつきがあると、同じ電圧のデータ信号を供給しても、
発光素子の輝度にばらつきが生じてしまう。複数の画素間での駆動トランジスタの電気特
性のばらつきは、表示装置の表示品位を低下させしまう原因の１つである。
【０００４】
一方、アクティブマトリクス型の表示装置は高精細化のため多画素化が推し進められてお
り、１つの表示装置に数十万乃至数千万もの画素が設けられている。例えば、画素数は、
解像度がＦｕｌｌ−ＨＤであれば、１３６６×７６８×３（ＲＧＢ）＝１，０４９，０８
８であり、８Ｋ４Ｋ（スーパーハイビジョン）であれば、７，６８０×４，３２０×３（
ＲＧＢ）＝３３，１７７，６００である。多数の画素同士で駆動トランジスタの電気特性
を完全に一致させるのは非常に困難である。そこで、駆動トランジスタの電気特性を取得
し、発光素子の輝度を補正することが提案されている（例えば、特許文献１）。
【０００５】
表示部の多階調化、及び高精細化等に対応するため、表示装置のドライバ回路、特に、映
像信号からデータ信号を生成するためのソースドライバ回路には、専用のＩＣ（ドライバ
ＩＣ）が採用されている（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−２６５４５９号公報
【特許文献２】特開２００７−２８６５２５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
解像度が高くなれば、ドライバ回路も画素部同様に回路数が増大する。例えば、ドライバ
ＩＣに、動作を検証するためのテスト回路を組み込む場合、このテスト回路のサイズも増
大してしまう。
【０００８】
また、画素の駆動トランジスタの電気特性を取得するための回路は、画素を流れる１ｎＡ
乃至数百ｎＡ程度の非常に小さな電流の信号を扱う。そのため、この回路の動作を検証す
る場合は、このような微小な電流信号によって検証することが望ましい。
【０００９】
そこで、本発明の一形態は、新規な半導体装置、または新規な半導体装置の動作方法を提
供することを課題の一つとする。本発明の一形態は、半導体装置を小型化すること、また
は、精度の高い動作検証を行うことができる半導体装置を提供することを課題とする。
【００１０】
なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一
形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発
明の一形態の課題となり得る。
【課題を解決するための手段】
【００１１】
本発明の一形態は、ｒ（ｒは２以上の整数）個の回路と、ｒ個の出力端子を有するデマル
チプレクサと、を有し、デマルチプレクサはパストランジスタロジック回路（パストラン
ジスタロジック）であり、デマルチプレクサのｒ個の出力端子は互いに異なる回路と電気
的に接続されている半導体装置である。
【００１２】
本発明の一形態は、ｒ（ｒは２以上の整数）個の第１入力端子と、１個の第２入力端子と
、ｒ個の回路と、ｒ個の出力端子を有するデマルチプレクサと、スイッチ回路とを有し、
デマルチプレクサはパストランジスタロジック回路であり、デマルチプレクサのｒ個の出
力端子は互いに異なる回路の入力端子と電気的に接続され、デマルチプレクサの入力端子
は第２入力端子と電気的に接続され、ｒ個の回路の入力端子は互いに異なる第１入力端子
と電気的に接続され、かつスイッチ回路によって、対応する第１入力端子との導通状態が
制御される半導体装置である。
【００１３】
例えば、上記の形態の半導体装置を表示装置のドライバＩＣに適用することができる。
【００１４】
本明細書等において、“第１”、“第２”、“第３”という序数詞は構成要素の混同を避
けるために付す場合があり、その場合は数的に限定するものではなく、また順序を限定す
るものでもない。
【００１５】
本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（
トランジスタ、ダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体
特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えた
チップは、半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置及
び電子機器等は、それ自体が半導体装置であり、半導体装置を有している場合がある。
【００１６】
トランジスタは、ゲート、ソース、およびドレインと呼ばれる３つの端子を有する。ゲー
トは、トランジスタの導通状態を制御する制御端子として機能する端子である。ソースま
たはドレインとして機能する２つの入出力端子は、トランジスタの導電型及び各端子に与
えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本
明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものと
する。また、本明細書等では、ゲート以外の２つの端子を第１端子、第２端子と呼ぶ場合
がある。
【００１７】
ノードは、回路構成やデバイス構造等に応じて、端子、配線、電極、導電体、不純物領域
等と言い換えることが可能である。また、端子等をノードと言い換えることが可能である
。
【００１８】
電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電
位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。なお
、電位とは、相対的なものである。よって、接地電位と記載されていても、必ずしも、０
Ｖを意味しない場合もある。
【００１９】
本明細書等において、「膜」という言葉と「層」という言葉とは、場合によっては、また
は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語
を「導電膜」という用語に変更することが可能な場合がある。例えば、「絶縁膜」という
用語を、「絶縁層」という用語に変更することが可能な場合がある。
【発明の効果】
【００２０】
本発明の一形態により、新規な半導体装置、または新規な半導体装置の動作方法を提供す
ることができる。または、本発明の一形態により、半導体装置を小型化すること、または
、精度の高い動作検証を行うことが可能となる。
【００２１】
複数の効果の記載は、他の効果の存在を妨げるものではない。また、本発明の一形態は、
必ずしも、例示した効果の全てを有する必要はない。また、本発明の一形態について、上
記以外の課題、効果、および新規な特徴については、本明細書の記載および図面から自ず
と明らかになるものである。
【図面の簡単な説明】
【００２２】
【図１】半導体装置の構成例を示す図。
【図２】パストランジスタロジック回路（ＰＴＬ）の構成例を示す回路図。
【図３】ＰＴＬの構成例を示す回路図。
【図４】ＰＴＬの構成例を示す回路図。
【図５】表示装置の構成例を示す図。
【図６】表示装置の構成例を示す分解斜視図。
【図７】表示パネルの構成例を示す平面図。
【図８】Ａ：画素の構成例を示す回路図。Ｂ：同動作例を示すタイミングチャート。
【図９】Ａ、Ｂ：モニタ回路の構成例を示す回路図。
【図１０】ドライバＩＣの構成例を示す図。
【図１１】ロジック回路（ＬＧＣ）およびＰＴＬの構成例を示す図。
【図１２】デマルチプレクサ（ＤＥＭＵＸ）の構成例を示す回路図。
【図１３】アナログーデジタル変換回路、および読み出し回路の構成例を示す図。
【図１４】回路ＡＤＣ＿ＣＭ、および読み出し回路の構成例を示す図。
【図１５】回路ＡＤＣ＿ＣＭの動作例を示すタイミングチャート。
【図１６】表示パネルの構成例を示す断面図。
【図１７】Ａ―Ｄ：トランジスタの構成例を示す図。
【図１８】Ａ―Ｄ：トランジスタの構成例を示す図。
【図１９】トランジスタの構成例を示す図。
【図２０】Ａ−Ｆ：電子機器の構成例を示す図。
【図２１】Ａ−Ｉ：電子機器の構成例を示す図。
【発明を実施するための形態】
【００２３】
以下に、本発明の実施の形態を説明する。ただし、本発明の一形態は、以下の説明に限定
されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に
変更し得ることは、当業者であれば容易に理解される。したがって、本発明の一形態は、
以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２４】
図面において、同一の要素または同様な機能を有する要素、同一の材質の要素、あるいは
同時に形成される要素等には同一の符号を付す場合があり、その繰り返しの説明は省略す
る場合がある。
【００２５】
また、同じ符号を用いる場合、特に、その中でも区別する必要があるときには、符号に“
＿１”、“＿２”、“［ｎ］”、“［ｍ、ｎ］”等の識別用の符号を付記して記載する場
合がある。例えば、画素部の複数の配線ＳＬを個々に区別する場合、画素部の列番号を利
用して、２列目の配線ＳＬを配線ＳＬ［２］と記載する場合がある。
【００２６】
本明細書において、例えば、クロック信号ＣＬＫを、信号ＣＬＫ、ＣＬＫ等と省略して記
載する場合がある。これは、他の構成要素（例えば、信号、電圧、電位、回路、素子、電
極、配線等）についても同様である。
【００２７】
図面における各回路ブロックの配置は、説明のため位置関係を特定するものであり、異な
る回路ブロックで別々の機能を実現するよう図面で示していても、実際の回路や領域では
、同じ回路ブロックで別々の機能を実現しうるように設けられている場合もある。また図
面における各回路ブロックの機能は、説明のため機能を特定するものであり、一つの回路
ブロックとして示していても、実際の回路や領域では、一つの回路ブロックでおこなう処
理を複数の回路ブロックでおこなうように設けられている場合もある。
【００２８】
また、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合
は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合
と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。
したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、
図または文章に示された接続関係以外のものも、図または文章に記載されているものとす
る。Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、な
ど）であるとする。
【００２９】
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
【００３０】
以下に本発明の実施の形態を示すが、実施の形態を適宜組み合わせることが可能である。
また、１つの実施の形態の中に、複数の構成例が示される場合は、互いの構成例を適宜組
み合わせることが可能である。
【００３１】
（実施の形態１）
パストランジスタロジック回路を有する半導体装置について説明する。ここでは、パスト
ランジスタ回路を回路の動作を検証するためのテスト回路に適用する例を示す。
【００３２】
図１に示す半導体装置１００は、回路１１０、配線１１２、出力端子１１３、ロジック回
路（ＬＧＣ）１２０、ロジック回路（ＬＧＣ）１２１、スイッチ回路１２３、読み出し回
路（ＲＥＡＤ）１２４、およびパストランジスタロジック回路（ＰＴＬ）１３０を有する
。回路１１０は、Ｋ段（Ｋは２以上の整数）の回路１１１を有する。また、半導体装置１
００は、Ｋ個の入力端子、および信号ＣＭＯＵＴを出力する出力端子を有する。Ｋ個の入
力端子には、それぞれ、信号ＭＩ［１］−ＭＩ［Ｋ］が入力される。
【００３３】
スイッチ回路１２３は、信号ＭＩ［１］−ＭＩ［Ｋ］の回路１１０への入力を制御する機
能を有する。スイッチ回路１２３はＫ個のスイッチを有する。各スイッチは、半導体装置
１００の何れか１つの入力端子と回路１１０との導通状態を制御する。スイッチの導通状
態は信号ＴＣＭによって制御される。
【００３４】
ＬＧＣ１２０は、回路１１０、ＲＥＡＤ１２４を制御するための信号を生成する機能を有
する。回路１１０の各回路１１１は、ＬＧＣ１２０で生成される信号に従って、入力信号
を処理する。ＲＥＡＤ１２４は、回路１１０を駆動するための回路である。ＲＥＡＤ１２
４は、ＬＧＣ１２０で生成される信号に従って、信号を出力させる回路１１１［１］−１
１１［Ｋ］を選択する機能を有する。回路１１１およびＲＥＡＤ１２４の動作に必要な信
号は、半導体装置１００の外部の回路から入力されてもよい。
【００３５】
ＰＴＬ１３０およびＬＧＣ１２１は、回路１１０の動作を検証するための回路である。Ｌ
ＧＣ１２１はＰＴＬ１３０を制御する機能を有する。ＬＧＣ１２１は、信号Ｓ［ｈ−１：
０］および信号ＳＢ［ｈ−１：０］を生成する。信号ＳＢ［ｈ−１：０］は、信号Ｓ［ｈ
−１：０］の反転信号である。ＰＴＬ１３０は１の入力信号ＴＩＲＥＦをＫ本の出力配線
（Ｋ個の出力端子）の何れか１つに分配する機能を有する。つまり、ＰＴＬ１３０はデマ
ルチプレクサ（ＤＥＭＵＸ）の機能を有している。ＰＴＬ１３０は、信号Ｓ［ｈ−１：０
］、および信号ＳＢ［ｈ−１：０］に従い、信号ＴＩＲＥＦを出力する配線を選択する。
信号Ｓ［ｈ−１：０］、信号ＳＢ［ｈ−１：０］でなるデータは、信号ＴＩＲＥＦが入力
される回路１１１［１］−１１１［Ｋ］を表している。
【００３６】
（通常動作）
半導体装置１００の通常動作時は、スイッチ回路１２３のＫ個のスイッチが導通状態にさ
れる。回路１１０で、信号ＭＩ［１］―ＭＩ［Ｋ］が処理される。ＲＥＡＤ１２４によっ
て、回路１１１［１］−１１１［Ｋ］の何れか１つが選択され、選択された回路１１１で
処理された１又は複数の信号が配線１１２に出力される。配線１１２は、出力端子１１３
と電気的に接続されている。出力端子１１３から取り出される信号ＣＭＯＵＴは、半導体
装置１００の外部の回路で処理される。なお、信号ＣＭＯＵＴが複数の信号でなる信号群
の場合、信号ＣＭＯＵＴの信号数に応じて複数の配線１１２および出力端子１１３が設け
られる。
【００３７】
（検証動作）
回路１１０の検証動作では、スイッチ回路１２３のＫ個のスイッチは非導通状態にされる
。ＰＴＬ１３０よって、信号Ｓ［ｈ−１：０］および信号ＳＢ［ｈ−１：０］が指定する
何れか１つの回路１１１に信号ＴＩＲＥＦが入力される。例えば、全ての回路１１１を検
証する場合、ＰＴＬ１３０によって、信号ＴＩＲＥＦが回路１１１［１］から回路１１１
［Ｋ］に順次入力される。ＲＥＡＤ１２４によって、回路１１１［１］から回路１１１［
Ｋ］まで、処理した信号が配線１１２に順次出力される。Ｋ個の回路１１１で同じ信号Ｔ
ＩＲＥＦを処理させているので、信号ＣＭＯＵＴを解析することで、各回路１１１の不具
合の判定、性能の検証等を行うことができる。
【００３８】
図１は、回路１１１［１］−１１１［Ｋ］の出力端子は共通の配線１１２に接続されてい
る例である。半導体装置１００の構成はこれに限定されない。例えば、回路１１１［１］
−１１１［Ｋ］の後段に、それぞれ、他の回路が電気的に接続されていてもよい。
【００３９】
＜＜ＰＴＬの構成例＞＞
図１に示すＰＴＬ１３０に適用可能な半導体装置について説明する。図２に示すＰＴＬ１
３１は信号経路がツリー構造を成す回路であり、複数のトランジスタが二分木構造をなす
ように直列に接続されている。ここでは、トランジスタはｎ型である。ＰＴＬ１３１は、
２ｈ出力ＤＥＭＵＸを成しており、入力端子と各出力端子との間には、ｈ個のトランジス
タが直列に電気的に接続されている。出力端子側を基準にした場合、第ｑ段（ｑは１以上
ｈ以下の整数）には、２（ｈ＋１−ｑ）個のトランジスタがあり、ソースが同じノードに
接続されている２（ｈ−ｑ）個のトランジスタ対がある。トランジスタ対において、一方
のトランジスタのゲートにはＳＢ［ｑ−１］が入力され、他方のトランジスタのゲートに
はＳ［ｑ−１］が入力される。
【００４０】
ｈが４の場合を例にＰＴＬ１３１の動作を説明する。この場合、ＰＴＬ１３１は１６出力
ＤＥＭＵＸを成す。ここでは、理解を容易にするため、信号Ｓ［３：０］がデジタル信号
であるとする。データ値が“１”の場合、信号Ｓ［ｑ−１］、信号ＳＢ［ｑ−１］は高レ
ベル（Ｈレベル）であって、トランジスタをオンにできる電圧であり、データ値が“０”
の場合、信号Ｓ［ｑ−１］、信号ＳＢ［ｑ−１］が低レベル（Ｌレベル）であって、トラ
ンジスタをオフにできる電圧であることとする。例えば、信号Ｓ［３：０］が“００００
”であれば、端子ＯＵＴ［１］から信号が出力される。信号Ｓ［３：０］が“０１１１”
であれば、端子ＯＵＴ［８］から信号が出力される。
【００４１】
ＰＴＬ１３１の出力端子の数は、ＰＴＬ１３１の後段の回路の構成によって適宜変更すれ
ばよい。この場合、各出力端子に接続されているトランジスタの段数が等しくなるように
することが好ましい。例えば、図３に示すＰＴＬ１３２のような回路構成とすることがで
きる。図３に示すＰＴＬ１３２は２８出力ＤＥＭＵＸを成す。ＰＴＬ１３２には、信号Ｓ
［４：０］および信号ＳＢ［４：０］が入力される。図４は論理記号で表したＰＴＬ１３
２を示している。ＰＴＬ１３２は、１個のＤＥＭＵＸ１４１、２個のＤＥＭＵＸ１４２（
１４２＿１、１４２＿２）、２個のＤＥＭＵＸ１４３（１４３＿１、１４３＿２）を有す
る。ＤＥＭＵＸ１４１は４出力であり、ＤＥＭＵＸ１４２は８出力であり、ＤＥＭＵＸ１
４３は６出力である。図３に示すように、ＤＥＭＵＸ１４３は、ＤＥＭＵＸ１４２から３
個のトランジスタを省いた回路に相当する。
【００４２】
図２、図３の例において、ｎ型トランジスタに代えてｐ型トランジスタとすることができ
る。
【００４３】
図２、図３に示すように、パストランジスタロジック回路でデマルチプレクサを構成する
と、直列に接続されているパストランジスタの段数に対して、出力の数を多くすることが
できる。例えば、パストランジスタの段数が１０の場合、デマルチプレクサの出力数は最
大で２１０＝１０２４とすることができる。ＰＴＬは、少ない素子数で、多数の出力を有
する回路とすることが可能である。テスト回路は通常動作時には動作させる必要がない回
路であるので、回路規模の小さなＰＴＬ１３０でテスト回路を構成することは、テスト回
路を組み込むことで生ずる面積オーバヘッドを小さくするために非常に有効である。この
ことは、半導体装置１００に１０段のパストランジスタロジック回路の代わりに、１０２
４段のシフトレジスタを設けることを想定することで、理解できる。
【００４４】
また、多数の回路１１１の検証のために用いる信号ＴＩＲＥＦがアナログ信号である場合
、特にアナログ電流信号の場合、ＰＴＬ１３０で信号ＴＩＲＥＦを複数の回路１１１に分
配することは、検証精度を向上するのに効果的である。例えば、検証時に端子ＯＵＴ［１
］が選択されている場合、信号ＳＢ［ｈ−１：０］が入力されるトランジスタがオンであ
り、他のトランジスタはオフ状態である。そのため、端子ＯＵＴ［１］から出力される信
号は、オフ状態のトランジスタのリーク電流の影響を少なからず受ける。ＰＴＬ１３０で
は、出力端子の数に比較して直列に接続されているトランジスタの段数を少なくすること
ができるので、アナログ電流の電流値の変動が抑えられ、回路１１１の検証誤差を抑える
ことが可能である。
【００４５】
（実施の形態２）
ここでは、パストランジスタロジック回路を有する半導体装置の一例として、表示装置に
ついて説明する。ここでは、実施の形態１に係る半導体装置がドライバ回路に設けられて
いる例を説明する。
【００４６】
＜＜表示装置＞＞
図５は表示装置の構成例を示すブロック図である。表示装置２００は、画素部２１０、周
辺回路２２０、ＣＰＵ２３０、制御回路２３１、電源回路２３２、画像処理回路２３３、
および、メモリ２３４を有する。
【００４７】
ＣＰＵ２３０は、命令を実行し、表示装置２００を統括的に制御するための回路である。
ＣＰＵ２３０が実行する命令は、外部から入力される命令、および内部メモリに格納され
た命令である。ＣＰＵ２３０は、制御回路２３１、画像処理回路２３３を制御する信号を
生成する。ＣＰＵ２３０の制御信号に基づき、制御回路２３１は、表示装置２００の動作
を制御する。制御回路２３１は、ＣＰＵ２３０が決定した処理が実行されるように、周辺
回路２２０、電源回路２３２、画像処理回路２３３およびメモリ２３４を制御する。制御
回路２３１には、例えば、画面の書き換えのタイミングを決定する各種の同期信号が入力
される。同期信号としては、例えば水平同期信号、垂直同期信号、および基準クロック信
号等があり、制御回路２３１は、これらの信号から周辺回路２２０の制御信号を生成する
。電源回路２３２は、画素部２１０、周辺回路２２０に電源電圧を供給する機能を有する
。
【００４８】
画素部２１０は、複数の画素２１１、複数の配線ＧＬ、複数の配線ＳＬ、および複数の配
線ＭＬを有する。複数の画素２１１はアレイ状に配列されている。複数の配線ＧＬ、ＳＬ
、ＭＬは、複数の画素２１１の配列に応じて設けられている。配線ＧＬは垂直方向に配列
されている。配線ＳＬ、ＭＬは水平方向に配列されている。配線ＧＬはゲート線、走査線
、選択信号線等と呼ばれることがある。配線ＳＬは、ソース線、データ線等と呼ばれるこ
とがある。配線ＭＬは、画素２１１をモニタするために設けられた配線であり、例えば、
モニタ配線と呼ぶことができる。
【００４９】
周辺回路２２０は、ゲートドライバ回路２２１、およびソースドライバ回路２２２、モニ
タ回路２２３およびアナログーデジタル変換回路（ＡＤＣ）２２４を有する。
【００５０】
ゲートドライバ回路２２１は配線ＧＬを駆動するための回路であり、配線ＧＬに供給する
信号を生成する機能を有する。ソースドライバ回路２２２は配線ＳＬを駆動するための回
路であり、配線ＳＬに供給する信号を生成する機能を有する。モニタ回路２２３は配線Ｍ
Ｌを流れるアナログ信号を検出する機能を有する。ＡＤＣ２２４はモニタ回路２２３から
出力されるアナログ信号をデジタル信号に変換するための回路である。信号ＣＭＯＵＴは
、ＡＤＣ２２４の出力信号であり、デジタル信号である。信号ＣＭＯＵＴは画像処理回路
２３３に入力される。ここでは、ＡＤＣ２２４に実施の形態１の半導体装置が適用されて
いる。
【００５１】
画像処理回路２３３は、外部から入力される映像信号を処理してデータ信号ＶＤＡＴＡを
生成する機能を有する。データ信号ＶＤＡＴＡは階調を表すデジタル信号である。また、
画像処理回路２３３は、信号ＣＭＯＵＴを用いて、データ信号ＶＤＡＴＡを補正する機能
を有する。ソースドライバ回路２２２は、データ信号ＶＤＡＴＡを処理して、各配線ＳＬ
に供給するデータ信号を生成する機能を有する。メモリ２３４は、画像処理回路２３３が
処理を行うために必要なデータを格納するために設けられている。メモリ２３４には、例
えば、信号ＣＭＯＵＴ、データ信号ＶＤＡＴＡ、または外部から入力される映像信号が格
納される。
【００５２】
図６は、表示装置２００の分解斜視図である。表示装置２００は、上部カバー２５８−１
と下部カバー２５８−２との間に、ＦＰＣ２５６が接続されているタッチパネルユニット
２５２、ＦＰＣ２５５が接続されている表示パネル２５０、フレーム２５９、プリント基
板２５１、およびバッテリ２５３を有する。バッテリ２５３、およびタッチパネルユニッ
ト２５２等は設けられていない場合もある。また、必要に応じて表示パネルを照明するバ
ックライトユニットを設けてもよい。
【００５３】
上部カバー２５８−１および下部カバー２５８−２は、タッチパネルユニット２５２およ
び表示パネル２５０のサイズに合わせて、形状や寸法を適宜変更することができる。フレ
ーム２５９は、表示パネル２５０の保護機能の他、プリント基板２５１の動作により発生
する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム２５９は
、放熱板の機能を有していてもよい。
【００５４】
プリント基板２５１は、ＣＰＵ２３０、電源回路２３２、画像処理回路２３３、メモリ２
３４を有する。電源回路２３２に電力を供給する電源は、外部の商用電源であっても良い
し、別途設けたバッテリ２５３であってもよい。バッテリ２５３は、商用電源を用いる場
合には、省略可能である。また、表示装置２００には、偏光板、位相差板、プリズムシー
トなどの部材を追加して設けてもよい。
【００５５】
タッチパネルユニット２５２は、抵抗膜方式または静電容量方式のタッチパネルを表示パ
ネル２５０に重畳して用いることができる。また、表示パネル２５０の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
２５０の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。ま
たは、表示パネル２５０の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチ
パネルとすることも可能である。
【００５６】
図６に示す表示パネル２５０は、基板２６０、基板（対向基板）２６１を有する。基板２
６０には、画素部２１０、および周辺回路２２０が設けられている。画素部２１０等の回
路が設けられている基板２６０を素子基板（バックプレーン）と呼ぶ場合がある。周辺回
路２２０の一部、または全てを、画素部２１０と同じ作製工程で基板２６０に設けてもよ
い。図６の例では、ＩＣ２６３に、周辺回路２２０の一部の回路が設けられている。ＩＣ
２６３はＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式で基板２６０に実装されている。
【００５７】
＜＜表示パネル＞＞
図７は、表示パネル２５０の素子基板の構成例を示す平面図である。ここでは、図７を基
準に、左右上下という位置関係を示す用語を使用することとする。
【００５８】
表示パネル２５０は、画素部２１０および周辺回路２２０（回路２２１−２２４）が設け
られている。周辺回路のうち、ゲートドライバ回路２２１およびモニタ回路２２３は、画
素部２１０と同じ作製工程で基板２６０上に形成される回路である。ゲートドライバ回路
２２１は２つの回路（ＧＤＬ、ＧＤＲ）に分割されて、画素部２１０の左右に設けられて
いる。例えば、ＧＤＲは奇数行の配線ＧＬが電気的に接続され、ＧＤＬには偶数行の配線
ＧＬが電気的に接続されている。この場合、ＧＤＬとＧＤＲとが交互に配線ＧＬを駆動す
る。
【００５９】
領域２６２には、ソースドライバ回路２２２およびＡＤＣ２２４が設けられている。図７
の例では、ソースドライバ回路２２２およびＡＤＣ２２４は、６つのドライバＩＣ１０で
構成されている。ドライバＩＣ１０の数はこれに限定されるものではない。領域２６２に
は複数の端子（図示せず）が形成されており、これらにドライバＩＣ１０が電気的に接続
されている。
【００６０】
以下、画素部２１０の水平方向（Ｈ）の解像度がｎ×ＲＧＢであり、垂直方向（Ｖ）の解
像度がｍであるとして、表示装置２００について説明する。ｎ、ｍは、２以上の整数であ
る。ＲＧＢ（赤緑青）は、画素２１１が表示する色を表している。ここでは、３（ＲＧＢ
）の画素２１１（サブ画素）で、１の単位画素が構成される。
【００６１】
単位画素の構成はこれに限定されるものでない。サブ画素の数、サブ画素の発光色、およ
び単位画素内におけるサブ画素の配列等は、適宜設定することが可能である。例えば、１
個の単位画素が４個のサブ画素でなる場合、表示する色の組み合わせは、［赤（Ｒ）、緑
（Ｇ）、青（Ｂ）、黄（Ｙ）］、または［赤（Ｒ）、緑（Ｇ）、青（Ｂ）、白（Ｗ）］等
とすることができる。本明細書等では、画素で表示される色を用いて構成要素を区別する
場合、＿Ｒ、［Ｒ］、Ｒ［１］等の識別記号を付すことにする。例えば、画素２１１＿Ｒ
は赤色の画素２１１を表す。配線ＳＬ＿Ｇ［２］は、画素２１１＿Ｇに電気的に接続され
る第２列の配線ＳＬを表している。
【００６２】
＜＜画素＞＞
図８Ａは画素２１１の一例を示す回路図であり、図８Ｂは図８Ａに示す画素２１１の動作
例を示すタイミングチャートである。
【００６３】
図８Ａは、第ｋ行、第ｊ列（ｋは２以上ｍ以下の整数、ｊは２以上ｎ以下の整数）に配置
される画素２１１を示している。画素２１１は、配線ＧＬ、ＳＬ、ＭＬ、およびＡＮＬと
電気的に接続されている。画素２１１は、トランジスタＭ１−Ｍ３、容量素子Ｃ１、およ
び発光素子ＥＬ１を有する。
【００６４】
発光素子ＥＬ１は一対の端子（アノードおよびカソード）を有する。発光素子ＥＬ１とし
ては、電流または電圧によって輝度を制御することが可能な素子を用いることができる。
発光素子ＥＬ１としては、ＬＥＤ（発光ダイオード）やＯＬＥＤ（有機発光ダイオード）
などが代表的である。例えば、ＯＬＥＤの場合、発光素子ＥＬ１は、ＥＬ（エレクトロル
ミネセンス）層を有する。ＥＬ層は陽極と陰極の間に設けられており、単層または複数の
層で構成される。ＥＬ層は、発光性の物質を含む層（発光層）を少なくとも含む。ＥＬ層
を発光に利用する発光素子をＥＬ素子と呼ぶ場合がある。ＥＬ素子を画素に適用した表示
装置をＥＬ表示装置と呼ぶ場合がある。特に、有機ＥＬ層を有する発光素子を有機ＥＬ素
子と呼び、有機ＥＬ素子が用いられた表示装置は、有機ＥＬ表示装置（ＯＬＥＤ）と呼ぶ
場合がある。もちろん、発光素子ＥＬ１を有機ＥＬ素子とすることができる。
【００６５】
図８ＡではトランジスタＭ１−Ｍ３はｎ型トランジスタであるが、これらの一部または全
てをｐ型トランジスタとしてもよい。トランジスタＭ１−Ｍ３はゲートに電気的に接続さ
れているバックゲートを有する。このようなデバイス構造とすることで、トランジスタＭ
１−Ｍ３の電流駆動能力を向上させることができる。トランジスタＭ１−Ｍ３の一部また
は全てがバックゲートを有しないトランジスタでもよい。
【００６６】
トランジスタＭ１は、トランジスタＭ２のゲート（ノードＮ２）と配線ＳＬとの間を接続
するパストランジスタである。トランジスタＭ３は、配線ＭＬと発光素子ＥＬ１のアノー
ド（ノードＮ１）との間を接続するパストランジスタである。トランジスタＭ２は駆動ト
ランジスタであり、発光素子ＥＬ１に供給される電流の電流源として機能する。トランジ
スタＭ２のドレイン電流の大きさによって、発光素子ＥＬ１の輝度が調節される。容量素
子Ｃ１は、ノードＮ１とノードＮ２間の電圧を保持する保持容量である。
【００６７】
＜動作例＞
配線ＳＬにはデータ信号Ｖｄａが入力される。データ信号Ｖｄａの電圧は映像信号の階調
に対応する値を持つ。図８ＢのＶｄａ［ｋ］、Ｖｄａ［ｋ＋１］は、それぞれ、第ｋ行、
第ｋ＋１行の画素２１１に入力されるデータ信号Ｖｄａであることを表している。
【００６８】
期間Ｐ１は、書き込み動作期間であり、発光素子ＥＬ１は発光させない。配線ＡＮＬには
電圧Ｖａｎｏが与えられ、発光素子ＥＬ１のカソードには電圧Ｖｃａｔが与えられる。配
線ＭＬは電圧Ｖ０を供給する電源線と電気的に接続される。配線ＧＬを高レベルにして、
トランジスタＭ１、Ｍ３をオン状態にする。ノードＮ２に、配線ＳＬの電圧が与えられる
ため、この電圧に対応する大きさのドレイン電流がトランジスタＭ２に流れる。
【００６９】
なお、電圧Ｖａｎｏ、電圧Ｖ０、および電圧Ｖｃａｔは、下記式（ｂ１）−（ｂ３）を満
たすように設定することが好ましい。下記式において、電圧ＶｔｈＥは発光素子ＥＬ１の
閾値電圧であり、電圧Ｖｔｈ２はトランジスタＭ２の閾値電圧である。
Ｖ０＜Ｖｃａｔ＋ＶｔｈＥ  ・・・（ｂ１）
Ｖａｎｏ＞Ｖ０＋ＶｔｈＥ  ・・・（ｂ２）
Ｖａｎｏ＞Ｖｃａｔ＋ＶｔｈＥ＋Ｖｔｈ２  ・・・（ｂ３）
【００７０】
式（ｂ１）かつ式（ｂ２）であることで、期間Ｐ１（書き込み期間）で、トランジスタＭ
３をオンにすることで、トランジスタＭ２のドレイン電流を発光素子ＥＬ１ではなく配線
ＭＬに優先的に流すことができる。式（ｂ３）を満たすことで、期間Ｐ２（発光期間）で
、配線ＡＮＬと発光素子ＥＬ１のカソードとの間に電位差が生じるため、トランジスタＭ
２のドレイン電流が発光素子ＥＬ１に供給され、発光素子ＥＬ１を発光させることができ
る。期間Ｐ２では、トランジスタＭ１およびトランジスタＭ３をオフにする。
【００７１】
期間Ｐ３は、トランジスタＭ２のドレイン電流を取得するモニタ期間である。トランジス
タＭ１およびトランジスタＭ３をオンにする。また、配線ＭＬと電圧Ｖ０を供給する電源
線との電気的な接続が遮断される。配線ＳＬには、ノードＮ２の電圧が電圧Ｖｔｈ２より
も高くなるような電圧を与える。配線ＡＮＬには電圧Ｖａｎｏを与え、発光素子ＥＬ１の
カソードには電圧Ｖｃａｔを与える。このように配線ＳＬ等を駆動することで、トランジ
スタＭ２のドレイン電流を発光素子ＥＬ１ではなく配線ＭＬの方に優先的に流すことがで
きる。
【００７２】
期間Ｐ３で画素２１１から配線ＭＬに出力される電流ＩＭＯＮは、発光期間にトランジス
タＭ２に流れるドレイン電流に相当する。電流ＩＭＯＮを解析し、解析結果に基づき、デ
ータ信号Ｖｄａの電圧を補正することで、画素２１１の輝度のずれを補正することができ
る。
【００７３】
モニタ動作を発光動作の後に常に行う必要はない。例えば、画素２１１において、データ
の書き込み動作と発光動作のサイクルを複数回繰り返した後に、モニタ動作を行うように
することができる。また、モニタ動作させた後、最小の階調値０に対応するデータ信号を
画素２１１に書き込むことで、発光素子ＥＬ１を非発光状態にするようにしてもよい。
【００７４】
ここでは、表示素子に発光素子が用いられた例を示したが、本発明の態様はこれに限定さ
れない。例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置
、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又
は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置は、例
えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、Ｌ
ＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に
応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、
グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（
マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミ
ラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、ＭＩＲＡＳＯＬ
（登録商標）、ＩＭＯＤ（インターフェアレンス・モジュレーション）素子、シャッター
方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素
子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なく
とも１つを有している。電気的または磁気的作用により、コントラスト、輝度、反射率、
透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例と
しては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、
フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（Ｓ
ＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ  Ｄ
ｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレ
イ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直
視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体
（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどが
ある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、
画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例
えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすれば
よい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能
である。これにより、さらに、消費電力を低減することができる。なお、ＬＥＤを用いる
場合、ＬＥＤの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい
。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、
グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶
を有するｎ型ＧａＮ半導体層などを容易に成膜することができる。さらに、その上に、結
晶を有するｐ型ＧａＮ半導体層などを設けて、ＬＥＤを構成することができる。なお、グ
ラフェンやグラファイトと、結晶を有するｎ型ＧａＮ半導体層との間に、ＡｌＮ層を設け
てもよい。なお、ＬＥＤが有するＧａＮ半導体層は、ＭＯＣＶＤ（有機金属化学気相成長
）法で成膜してもよい。ただし、グラフェンを設けることにより、ＬＥＤが有するＧａＮ
半導体層は、スパッタ法で成膜することも可能である。
【００７５】
＜＜モニタ回路＞＞
電流ＩＭＯＮはモニタ回路２２３に入力される。モニタ回路２２３は、電流ＩＭＯＮのＡ
ＤＣ２２４への出力を制御する機能を有する。図９Ａはモニタ回路２２３の構成例を示す
。モニタ回路２２３は信号Ｖ０＿ＳＷ、信号ＭＳＥＬ［３：１］により制御され、ｍ段の
回路ＭＯＮＩを有する。図９Ｂは回路ＭＯＮＩ［ｊ］の構成例を示す回路図である。例え
ば、表示パネル２５０の解像度が８Ｋ４Ｋ（４３２０×ＲＧＢ（Ｈ）×７６８０（Ｖ））
である場合、モニタ回路２２３は４３２０個の回路ＭＯＮＩを有する。
【００７６】
回路ＭＯＮＩは、３入力１出力の回路である。回路ＭＯＮＩの入力端子は３の配線（ＭＬ
＿Ｒ、ＭＬ＿Ｇ、ＭＬ＿Ｂ）が電気的に接続され、同出力端子が端子ＭＯＵＴであり、Ａ
ＤＣ２２４に電気的に接続される。回路ＭＯＮＩは、６のトランジスタ（Ｍｓｗ１―Ｍｓ
ｗ３、ＭＳ１―ＭＳ３）を有する。トランジスタＭｓｗ１―Ｍｓｗ３、ＭＳ１―ＭＳ３は
スイッチの機能を有する。トランジスタＭｓｗ１は電源線２１５と配線ＭＬ＿Ｒとの導通
状態を制御し、トランジスタＭｓｗ２は電源線２１５と配線ＭＬ＿Ｇとの導通状態を制御
し、トランジスタＭｓｗ３は電源線２１５と配線ＭＬ＿Ｂとの導通状態を制御する。トラ
ンジスタＭＳ１は端子ＭＯＵＴと配線ＭＬ＿Ｒとの導通状態を制御し、トランジスタＭＳ
２は端子ＭＯＵＴと配線ＭＬ＿Ｇとの導通状態を制御し、トランジスタＭＳ３は端子ＭＯ
ＵＴと配線ＭＬ＿Ｂとの導通状態を制御する。電源線２１５は電圧Ｖ０の供給用配線であ
る。
【００７７】
トランジスタＭｓｗ１―Ｍｓｗ３のゲートには信号Ｖ０＿ＳＷが入力される。トランジス
タＭＳ１、ＭＳ２、ＭＳ３のゲートには信号ＭＳＥＬ［１］、ＭＳＥＬ［２］、ＭＳＥＬ
［３］が入力される。書き込み期間（図８Ｂの期間Ｐ１）、および発光期間（図８Ｂの期
間Ｐ２）では、トランジスタＭｓｗ１―Ｍｓｗ３をオンにし、トランジスタＭＳ１−ＭＳ
３をオフにする。モニタ期間（図８Ｂの期間Ｐ３）では、トランジスタＭｓｗ１―Ｍｓｗ
３をオフにする。トランジスタＭＳ１−ＭＳ３は何れか１がオンになるように制御される
。モニタ期間では、ＭＬ＿Ｒ［ｊ］、ＭＬ＿Ｇ［ｊ］、ＭＬ＿Ｂ［ｊ］を流れる電流信号
ＩＭＯＮ＿Ｒ［ｊ］、ＩＭＯＮ＿Ｇ［ｊ］、ＩＭＯＮ＿Ｂ［ｊ］が、順次、端子ＭＯＵＴ
［ｊ］から出力される。
【００７８】
ここでは、トランジスタＭｓｗ１―Ｍｓｗ３、ＭＳ１−ＭＳ３はｎ型トランジスタとして
いるが、これらの一部または全てをｐ型トランジスタとしてもよい。また、トランジスタ
Ｍｓｗ１―Ｍｓｗ３、ＭＳ１−ＭＳ３はバックゲートを有しているが、これらの一部また
は全てがバックゲートを有さないトランジスタでもよい。
【００７９】
＜＜ゲートドライバ回路（ＧＤＲ、ＧＤＬ）＞＞
回路ＧＤＲ、および回路ＧＤＬは、それぞれ、ｍ／２段のシフトレジスタとすればよい。
図８Ａに示す画素２１１、および図９Ｂに示す回路ＭＯＮＩは、それぞれ単一導電型のト
ランジスタでなる回路である。そのため、表示パネル２５０のコスト削減等のため、回路
ＧＤＲ、および回路ＧＤＬもトランジスタはｎ型トランジスタのみで作製することが好ま
しい。
【００８０】
＜＜ドライバＩＣ＞＞
図１０にドライバＩＣの構成例を示す。図１０に示すドライバＩＣ１０は、回路（ＳＤ）
２０、テスト回路２１、アナログ−デジタル変換回路（ＡＤＣ）３０、ロジック回路（Ｌ
ＧＣ）３１、読み出し回路３２、スイッチ回路３３、パストランジスタロジック回路（Ｐ
ＴＬ）３４、ロジック回路（ＬＧＣ）３５、複数の端子５０、３ｒ（ｒは２以上ｎ以下の
整数）個の端子５１、複数の端子５２、端子６０、ｒ個の端子６１、および複数の端子６
２を有する。端子５０は入力端子であり、端子５１、５２は出力端子である。端子６０、
６１は入力端子であり、端子６２は出力端子である。なお、図１０には、ドライバＩＣ１
０の一部の端子を図示している。また、端子５０のように、図面では１の端子として図示
されているものでも、入力信号または出力信号の数に応じた複数の端子でなる端子群であ
る場合がある。これは他の図面でも同様である。
【００８１】
＜ソースドライバ部＞
ＳＤ２０はソースドライバ回路２２２に対応する回路であり、３ｒ個の端子５１と電気的
に接続されている。図１０は、単位画素が３（ＲＧＢ）の画素２１１でなる場合の例を示
している。単位画素が４（ＲＧＢＹ）の画素２１１の場合は、端子５１の数は４ｒである
。
【００８２】
端子５１［１］−５１［３ｒ］には、互いに異なる配線ＳＬが電気的に接続される。端子
５０はｎＡビットのデータ信号ＶＤＡＴＡの入力端子である。データ信号ＶＤＡＴＡは、
画像処理回路２３３で処理された映像信号である。ＳＤ２０はデータ信号ＶＤＡＴＡを処
理し、３ｒ個のデータ信号（アナログ電圧信号）Ｖｄａ［１］−Ｖｄａ［３ｒ］を生成す
る。また、ＳＤ２０は制御回路２３１が指定するタイミングでデータ信号Ｖｄａ［１］−
Ｖｄａ［３ｒ］を端子５１［１］−５１［３ｒ］に出力する。ＳＤ２０で行う処理は、例
えば、パラレルーシリアル変換、デジタルーアナログ変換、信号の増幅などである。各処
理に対応して複数種類の機能回路がＳＤ２０に設けられている。
【００８３】
テスト回路２１はＳＤ２０の動作を検証するために設けられている。テスト回路２１はＳ
Ｄ２０と端子５１との導通状態を制御するスイッチ回路を含む。ＳＤ２０の検証時には、
テスト回路２１はＳＤ２０と端子５１［１］−５１［３ｒ］との間を非導通状態にする。
テスト回路２１の制御に従い、ＳＤ２０は１又は複数のデータ信号Ｖｄａを端子５２から
出力する。ここでは、端子５２の出力信号を信号ＴＳＤと呼ぶ。端子５２から出力される
信号ＴＳＤを解析することで、ＳＤ２０の不具合の判定、性能の検証等を行うことができ
る。
【００８４】
＜電流検出部＞
ドライバＩＣ１０は、モニタ回路２２３の出力信号（ＩＭＯＮ）の電流値を取得するため
の電流検出部を有する。電流検出部に図１の半導体装置１００が適用されている。電流検
出部は、ＡＤＣ３０、ＬＧＣ３１、読み出し回路３２、スイッチ回路３３、ＰＴＬ３４、
ＬＧＣ３５、端子６０、ｒ個の端子６１、および複数の端子６２を有する。端子６０、６
１は入力端子であり、端子６２は出力端子である。
【００８５】
端子６１［１］−６１［ｒ］は、互いに異なる回路ＭＯＮＩの端子ＭＯＵＴ（図９）と電
気的に接続される。ＡＤＣ３０は、端子６１［１］−６１［ｒ］から入力される信号をそ
れぞれデジタル信号に変換するための回路であり、ｒ個の回路ＡＤＣ＿ＣＭを有する。回
路ＡＤＣ＿ＣＭは、入力信号をｎＢビットのデジタル信号に変換するアナログーデジタル
変換回路である。ＬＧＣ３１は、ＡＤＣ３０、読み出し回路３２を制御する制御信号を生
成するための回路である。
【００８６】
スイッチ回路３３は、ＡＤＣ＿ＣＭ［１］−ＡＤＣ＿ＣＭ［ｒ］と端子６１［１］−６１
［ｒ］との導通状態を制御する機能を有する。スイッチ回路３３はｒ個のスイッチＳＷ３
を有する。スイッチＳＷ３［ｊ］は、端子６１［ｊ］とＡＤＣ３０の入力端子との間の導
通状態を制御する（ｊは１以上ｒ以下の整数）。スイッチＳＷ３は、例えば、トランジス
タで構成すればよい。ＡＤＣ３０を検証する場合は、ＡＤＣ＿ＣＭ［１］−ＡＤＣ＿ＣＭ
［ｒ］にアナログ電流信号ＴＩＲＥＦを入力する。通常動作時、つまり表示パネル２５０
で表示を行っている時に、画素２１１のモニタ期間では、ＡＤＣ＿ＣＭ［１］−ＡＤＣ＿
ＣＭ［ｒ］に、電流信号ＩＭＯＮ［１］−ＩＭＯＮ［ｒ］を入力する。
【００８７】
読み出し回路３２は、ＡＤＣ３０の信号の読み出しを行うための回路である。例えば、読
み出し回路３２にシフトレジスタを設け、シフトレジスタからＡＤＣ＿ＣＭ［１］−ＡＤ
Ｃ＿ＣＭ［ｒ］に順次制御信号を出力して、信号を読み出せばよい。複数の端子６２は読
み出し回路３２の出力信号ＣＭＯＵＴ用の端子である。
【００８８】
ＰＴＬ３４は、ＡＤＣ３０の動作を検証するための回路である。ＬＧＣ３５はＰＴＬ３４
の制御信号を生成するための回路である。ＰＴＬ３４はｒ出力ＤＥＭＵＸとして機能させ
ることができる。ＰＴＬ３４は、１の端子ＰＩＮから入力される信号ＴＩＲＥＦをｒ個の
端子ＰＯＵＴ［１］―ＰＯＵＴ［ｒ］に分配することができる。端子６０は信号ＴＩＲＥ
Ｆの入力用の端子である。
【００８９】
例えば、表示パネル２５０に６個のドライバＩＣ１０を用いる場合、解像度が４Ｋ２Ｋ（
Ｑｕａｄ  Ｆｕｌｌ  ＨＤ、３８４０×ＲＧＢ（Ｈ）×２１６０）の場合、端子６１の数
は６４０であり、端子５１の数は１９２０（３×６４０）である。解像度が８Ｋ４Ｋ（４
３２０×ＲＧＢ（Ｈ）×７６８０（Ｖ））の場合、端子６１の数は７２０であり、端子５
１の数は２１６０（３×７２０）である。
【００９０】
＜ＰＴＬ＞
図１１に、ＰＴＬ３４、ＬＧＣ３５の構成の一例を示す。ＬＧＣ３５は、ＰＴＬ３４のパ
ストランジスタの導通状態を制御する信号を生成する機能を有する。図１１には、画素部
２１０の解像度が８Ｋ４Ｋ（４３２０×ＲＧＢ（Ｈ）×７６８０（Ｖ））の例を示す。
【００９１】
図１１に示すＬＧＣ３５は、カウンタ回路３０１、２個のレベルシフト回路（ＬＳ）３０
２を有する。端子６６―６９は、ドライバＩＣ１０の端子である。端子６６はクロック信
号ＴＭＣＬＫ用の入力端子であり、端子６７は信号ＴＣＭの入力端子である。端子６８は
電源電圧ＶＤＤＳの入力端子であり、端子６９は電源電圧ＶＳＳの入力端子である。
【００９２】
カウンタ回路３０１は、２進法で１０桁のカウント値を得る機能を有する。カウンタ回路
３０１のカウント値の桁数は、ＰＴＬ３４の構成によって決定すればよい。カウンタ回路
３０１は信号ＴＭＣＬＫの立ち上がり（あるいは立下り）をカウントする。カウンタ回路
３０１は、カウント値を表す信号ＴＣ＿ＣＮＴ［９：０］、とその反転信号ＴＣ＿ＣＮＴ
Ｂ［９：０］を出力する。信号ＴＣＭは、カウント値のリセット用の信号である。例えば
、信号ＴＣＭを高レベルにすると、カウント値が１０２３（２１０−１）となり、信号Ｔ
Ｃ＿ＣＮＴ［９：０］が高レベルになる。
【００９３】
ここでは、カウンタ回路３０１のリセット動作と、スイッチ回路３３のスイッチＳＷ３の
スイッチング動作とを連動させる。そのため、信号ＴＣＭは、直接、あるいはレベルシフ
タ（ＬＳ）を介してスイッチ回路３３に入力される。信号ＴＣＭによりスイッチＳＷ３の
オンオフが制御される。
【００９４】
ＬＳ３０２−１は、信号ＴＣ＿ＣＮＴ［９：０］をレベルシフトし、信号ＣＮＴ［９：０
］を生成する。ＬＳ３０２−２は、信号ＴＣ＿ＣＮＴＢ［９：０］をレベルシフトし、信
号ＣＮＴＢ［９：０］を生成する。信号ＣＮＴ［９：０］および信号ＣＮＴＢ［９：０］
はＰＴＬ３４に入力される。信号ＣＮＴ［９：０］および信号ＣＮＴＢ［９：０］により
ＰＴＬ３４のパストランジスタのオン、オフが制御される。
【００９５】
ＰＴＬ３４は、ＰＴＬ１３２（図３、図４）と同様の回路構成とすることができ、２分木
構造を成すように、複数のｎ型またはｐ型のパストランジスタを接続すればよい。図１１
に示すＰＴＬ３４は、１個のＤＥＭＵＸ３１１、２個のＤＥＭＵＸ３１２、および２個の
ＤＥＭＵＸ３１３を有する。ＤＥＭＵＸ３１１には信号ＣＮＴ、ＣＮＴＢそれぞれの上位
２ビットが入力され、ＤＥＭＵＸ３１２、３１３には、信号ＣＮＴ、ＣＮＴＢそれぞれの
下位７ビットが入力される。
【００９６】
ＤＥＭＵＸ３１１は４出力の回路である。ＤＥＭＵＸ３１２は２５６出力の回路であり、
ＤＥＭＵＸ３１３は１０４出力の回路である。ＤＥＭＵＸ３１２＿１は端子ＰＯＵＴ［１
］−ＰＯＵＴ［２５６］と電気的に接続され、ＤＥＭＵＸ３１２＿２は端子ＰＯＵＴ［２
５７］−ＰＯＵＴ［５１２］と電気的に接続されている。ＤＥＭＵＸ３１３＿１は端子Ｐ
ＯＵＴ［５１３］−ＰＯＵＴ［６１６］と電気的に接続され、ＤＥＭＵＸ３１３＿２は端
子ＰＯＵＴ［６１７］−ＰＯＵＴ［７２０］と電気的に接続されている。
【００９７】
図１２にＤＥＭＵＸ３１２の構成の一例を示す。図１２は、パストランジスタをｎ型とし
た例を示している。図１２の点線で囲まれているパストランジスタを除いた回路がＤＥＭ
ＵＸ３１３に相当する。
【００９８】
カウンタ回路３０１は、ＰＴＬ３４の構成に応じてカウント値を生成する。図１１の例で
は、カウンタ回路３０１は、０から６１５までをカウントした後は、７６８から８７１ま
でをカウントする。カウント値が６１５のとき、端子ＰＯＵＴ［６１６］が選択される。
カウント値が７６８のとき、端子ＰＯＵＴ［６１７］が選択され、カウント値が８７１の
とき、端子ＰＯＵＴ［７２０］が選択される。また、カウンタ回路３０１がリセットされ
カウント値が１０２３になっているときは、ＰＴＬ３４に信号経路が形成されないため、
いずれの端子ＰＯＵＴも端子ＰＩＮと電気的に接続されない。信号ＩＭＯＮを画素部２１
０からＡＤＣ３０に入力する場合は、カウンタ回路３０１のカウント値がリセットされる
。
【００９９】
＜ＡＤＣ、読み出し回路＞
図１３にＡＤＣ３０および読み出し回路３２の構成例を示す。ＡＤＣ＿ＣＭは、積分回路
３２１、コンパレータ３２２およびカウンタ回路３２３を有する。ＡＤＣ３０を制御する
ために、ドライバＩＣ１０の外部、ＬＧＣ３１、シフトレジスタ（ＳＲ）３３２から信号
が入力される。例えば、ＡＤＣ３０には、ＳＲ３３２の最終段の信号ＣＭＳＲＯＵＴが入
力される。
【０１００】
読み出し回路３２は、ｒ個の回路３３１およびＳＲ３３２を有する。回路３３１［ｊ］は
、ＡＤＣ＿ＣＭ［ｊ］から端子６２への信号の出力を制御する機能を有する。回路３３１
は、例えば、１または複数のトライステートバッファ回路（ＴＲＩＢＵＦ）で構成するこ
とができる。ＳＲ３３２は、回路３３１の制御信号を生成する機能を有する。ここでは、
ＳＲ３３２は、ＴＲＩＢＵＦのイネーブル信号を生成する。ＳＲ３３２は、複数のＴＲＩ
ＢＵＦのうちの１つを選択し、端子６２と接続させ、他のＴＲＩＢＵＦの出力をハイイン
ピーダンス状態にする。
【０１０１】
＜ＡＤＣ＿ＣＭ＞
図１４は、ＡＤＣ＿ＣＭおよび読み出し回路３２の構成例を示す。図１４に示すＡＤＣ＿
ＣＭは、積分回路３２１、コンパレータ３２２、カウンタ回路３２３、および回路３２４
を有する。ＡＤＣ＿ＣＭは信号Ｉａの値を検出する機能を有しており、信号Ｉａの値を表
すデジタル信号を生成する機能を有する。別言すると、ＡＤＣ＿ＣＭは、電流積分型のＡ
ＤＣであり、アナログ電流信号をデジタル信号に変換する機能を有している。信号Ｉａは
、検証時ではアナログ電流信号ＴＩＲＥＦであり、通常動作時では回路ＭＯＮＩの出力信
号ＩＭＯＮである。
【０１０２】
積分回路３２１は、オペアンプ３５０、容量素子３５１およびスイッチＳＷ５０を有する
。オペアンプ３５０の反転入力端子（端子（−））には信号Ｉａが入力され、非反転入力
端子（端子（＋））には参照電圧ＶＲＥＦ１が入力される。スイッチＳＷ５０は、信号Ｃ
ＭＳＥＴにより制御される。信号ＣＭＳＥＴはセット用信号であり、オペアンプ３５０の
出力端子の電圧を初期値にする機能を有する。この例では、セット動作により、オペアン
プ３５０の出力端子の電圧はＶＲＥＦ１になる。信号ＣＭＳＥＴは、ドライバＩＣ１０の
端子６３から入力される。
【０１０３】
コンパレータ３２２は、オペアンプ３５０の出力信号ＶＡＭＰと参照電圧ＶＲＥＦ２とを
比較する機能を有する。図１４の例では、コンパレータ３２２には、ヒステリシスコンパ
レータが用いられている。端子（＋）の入力信号の電圧が端子（−）の入力信号の電圧を
超えると、信号ＶＣＭＰは高レベルとなる。電圧ＶＲＥＦ１および電圧ＶＲＥＦ２は、ド
ライバＩＣ１０内部の電源生成回路で生成される。ここでは、ＶＲＥＦ１＞ＶＲＥＦ２で
ある。
【０１０４】
回路３２４は、スイッチＳＷ５１−ＳＷ５４、およびインバータ３５２を有する。スイッ
チＳＷ５１、ＳＷ５２は信号ＣＭＰＯＬにより制御され、スイッチＳＷ５３、ＳＷ５４は
信号ＣＭＰＯＬＢにより制御される。回路３２４によって、コンパレータ３２２の端子（
＋）、端子（−）への入力が信号ＶＡＭＰと電圧ＶＲＥＦ２とで切り替えられる。つまり
、回路３２４は、ＡＤＣ＿ＣＭの動作モードを電流シンクモードと電流ソースモードとに
切り替える機能を有している。信号ＣＭＰＯＬはモードを設定するための信号であり、信
号ＣＭＰＯＬは、ドライバＩＣ１０の端子６４から入力される。インバータ３５２により
信号ＣＭＰＯＬの反転信号ＣＭＰＯＬＢが生成される。
【０１０５】
カウンタ回路３２３は、信号Ｉａの電流値を表すデジタルデータを生成する機能を有する
。カウンタ回路３２３は、ラッチ回路（ＬＡＴ）３５３を有する。カウンタ回路３２３に
は、クロック信号ＣＭＣＬＫ、信号ＶＣＭＰ、信号ＳＲＥＳＥＴ、信号ＣＭＳＲＯＵＴが
入力される。クロック信号ＣＭＣＬＫはドライバＩＣ１０の端子６５に入力される。信号
ＳＲＥＳＥＴは、ＬＧＣ３５で生成される信号であり、ＳＲ３３２にも入力される。カウ
ンタ回路３２３は、信号ＣＭＣＬＫの立ち上がり（または立ち下り）の回数をカウントす
る機能を有する。ＬＡＴ３５３は、カウント値を保持するための回路である。信号ＶＣＭ
Ｐは、カウンタ回路３２３のカウント動作を停止する機能を有する。例えば、信号ＶＣＭ
Ｐが低レベルから高レベルになると、カウンタ回路３２３は、ＬＡＴ３５３の書き換えを
停止する。これにより、ＬＡＴ３５３で格納されているカウント値が確定する。信号ＳＲ
ＥＳＥＴはＬＡＴ３５３のカウント値をリセットするための信号である。信号ＣＭＳＲＯ
ＵＴは、ＬＡＴ３５３からカウント値を出力させるための信号である。ＬＡＴ３５３は、
カウント値を表すデジタル信号ＣＮＴＡを出力する。図１４には、カウンタ回路３２３は
２進法で１２桁のカウント値を得る機能を有する例を示している。
【０１０６】
＜ＡＤＣ＿ＣＭの動作例＞
図１５は、ＡＤＣ＿ＣＭの動作例を示すタイミングチャートである。図１５は、コンパレ
ータ３２２の端子（＋）に電圧ＶＲＥＦ２が入力され、端子（−）に信号ＶＡＭＰが入力
されている場合の動作例を示している。
【０１０７】
信号ＣＭＳＥＴ、ＳＲＥＳＥＴによりＡＤＣ＿ＣＭがリセットされる。また、信号ＳＲＥ
ＳＥＴにより、ＳＲ３３２もリセットされる。信号ＶＡＭＰの電圧は電圧ＶＲＥＦ１とな
り、ＬＡＴ３５３で保持しているカウント値が０となる。カウンタ回路３２３は、信号Ｃ
ＭＣＬＫの立ち上がりの回数をカウントし、ＬＡＴ３５３のカウント値が１ずつ増加する
。信号ＣＭＳＥＴが低レベルになりスイッチＳＷ５０がオフになると、信号Ｉａによって
信号ＶＡＭＰの電圧はＶＲＥＦ１から下降する。やがて、信号ＶＡＭＰの電圧が電圧ＶＲ
ＥＦ２未満となると信号ＶＣＭＰが高レベルとなる。カウンタ回路３２３は、高レベルの
信号ＶＣＭＰの入力により、ＬＡＴ３５３のカウント値の更新を停止し、カウント値を確
定する。確定したカウント値が信号Ｉａの電流の大きさを表している。ここでは、カウン
ト値は２１８で確定されている。カウンタ回路３２３は、高レベルの信号ＣＭＳＲＯＵＴ
の入力で、カウント値が“２１８”の信号ＣＮＴＡを出力する。
【０１０８】
＜回路３３１＞
回路３３１のＴＲＩＢＵＦの数に応じて、信号ＣＮＴＡが１または複数ビットに分配され
て、ＴＲＩＢＵＦに入力される。図１４の例では、回路３３１は３のＴＲＩＢＵＦを有し
ているため、信号ＣＮＴＡ［１１：０］は、４ビットに分割され回路３３１に入力される
。ＴＲＩＢＵＦ＿１には信号ＣＮＴＡ［３：０］が入力され、ＴＲＩＢＵＦ＿２には信号
ＣＮＴＡ［７：４］が入力され、ＴＲＩＢＵＦ＿３には信号ＣＮＴＡ［１１：８］が入力
される。
【０１０９】
ＳＲ３３２は、信号（ＳＲＥＳＥＴ、ＳＲＳＰ、ＭＣＬＫ等）に従って、ＴＲＩＢＵＦの
イネーブル信号を生成する。ＳＲＥＳＥＴはＳＲ３３２のリセット用信号である。ＳＲＳ
Ｐはスタートパルス信号である。ＭＣＬＫはクロック信号である。
【０１１０】
回路３３１において、ＴＲＩＢＵＦ＿１、ＴＲＩＢＵＦ＿２、ＴＲＩＢＵＦ＿３に順次イ
ネーブル信号が入力され、信号ＣＮＴＡ［３：０］、信号ＣＮＴＡ［７：４］、信号ＣＮ
ＴＡ［１１：８］の順で、ＡＤＣ＿ＣＭから信号が端子６２に出力される。つまり、図１
４の例では、回路３３１により信号ＣＮＴＡ［１１：０］が４ビット毎に読み出される。
読み出された信号は、端子６２から出力される。４ビットの信号ＣＭＯＵＴ［３：０］は
端子６２の出力信号である。
【０１１１】
信号ＣＭＯＵＴは、画像処理回路２３３に入力される。画像処理回路２３３は、信号ＣＭ
ＯＵＴを解析し、データ信号ＶＤＡＴＡを補正する。データ信号ＶＤＡＴＡを補正するた
めに用いられる電流信号ＩＭＯＮは、微弱な信号であり、例えば１１０ｐＡ乃至１０ｎＡ
程度である。よって、ＡＤＣ３０の検証に用いる電流信号ＴＩＲＥＦも、信号ＩＭＯＮと
同程度の電流値とすることが求められる。
【０１１２】
本実施の形態では、検証する回路（ＡＤＣ＿ＣＭ）の数に対して、非常に少ない段数のト
ランジスタでＰＴＬ３４を構成することができる。よって、テスト回路の回路規模を小さ
くすることができるため、ドライバＩＣ１０を小型にすることができる。また、ＰＴＬ３
４のパストランジスタのリーク電流による信号ＴＩＲＥＦの変動を抑えることができる。
例えば、図１１の例では、７８０個のＡＤＣ＿ＣＭを検証するのに、１０段のパストラン
ジスタでなるＰＴＬ３４を設ければよい。このようにＰＴＬ３４をテスト回路に適用する
ことは、規模の小さなテスト回路で多数の回路を検証することを可能にし、また、誤差の
少ない検証を可能にする。特に、１ｎＡ乃至１０ｎＡ程度の電流信号を処理する機能回路
を検証するために、ＰＴＬをテスト回路に設けることは、検証誤差を抑えるのに効果的で
ある。検証対象の回路の数が多いほど、ＰＴＬ３４によるリーク電流の削減効果が顕著に
なる。検証対象の回路の数は、例えば、２ｋ以上（例えば、ｋは８以上１９以下）とする
ことができる。例えば、回路の数の上限は２ｋより大きく、１×１０４、または１×１０
６、または１×１０７程度とすることができる。
【０１１３】
＜＜表示パネル＞＞
図１６に、表示パネル２５０のデバイス構造の一例を示す。図１６は、表示パネル２５０
の積層構造を示している。なお、図１６は、画素部２１０と画素部２１０と共に形成され
る周辺回路２２０ａ（図７の例ではＧＤＲ、ＧＤＬ、モニタ回路２２３）のデバイス構造
を説明するための図であり、表示パネル２５０の特定の部位の断面図ではない。図１６に
は、表示パネル２５０が、発光素子ＥＬ１から取り出される光５５５を基板２６１側から
取り出すトップエミッション構造の例を示している。
【０１１４】
基板２６０に設けられるトランジスタ、容量素子等のデバイス構造には、特段の制約はな
い。画素部２１０および周辺回路２２０ａのそれぞれの機能に適したデバイス構造を選択
すればよい。例えば、トランジスタのデバイス構造としては、トップゲート型、ボトムゲ
ート型、およびゲート（フロントゲート）とボトムゲート双方を備えたデュアルゲート型
、１つの半導体層に対して複数のゲート電極を有するマルチゲート型が挙げられる。トラ
ンジスタのチャネルが形成される半導体層も特段の制約はない。半導体層を構成する半導
体としては、単結晶半導体、非単結晶半導体に大別される。非単結晶としては、多結晶半
導体、微結晶半導体、非晶質半導体などが挙げられる。半導体材料には、Ｓｉ、Ｇｅ、Ｃ
等の第１４族元素を１種または複数種含む第１４族半導体（例えば、シリコン、シリコン
ゲルマニウム、炭化シリコン等）、酸化物半導体（例えば、Ｉｎ−Ｇａ―Ｚｎ酸化物、Ｉ
ｎ−Ｓｎ―Ｚｎ酸化物等）、化合物半導体等が挙げられる。
【０１１５】
ここでは、表示パネル２５０の一例として、同じ導電型のトランジスタで素子基板が構成
されている例を説明する。素子基板のトランジスタが、酸化物半導体層にチャネルが形成
されるトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）である例を示す。図
１６には、トランジスタＭ３、容量素子Ｃ１、発光素子ＥＬ１、および周辺回路２２０ａ
のトランジスタＭ１０を示している。トランジスタＭ３、Ｍ１０はデュアルゲート構造で
あり、基板２６０側にゲート電極を有する。
【０１１６】
＜素子基板＞
表示パネル２５０の素子基板は、基板２６０に、酸化物半導体（ＯＳ）層、複数の絶縁層
、複数の導電層等を積層することで構成されている。
【０１１７】
表示パネル２５０の導電層は、単層の導電膜で、または２層以上の導電膜で形成すること
ができる。このような導電膜としては、アルミニウム、クロム、銅、銀、金、白金、タン
タル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ
、マンガン、マグネシウム、ジルコニウム、ベリリウム等の金属膜を用いることができる
。また、これら金属を成分とする合金膜および化合物膜、リン等の不純物元素を含有させ
た多結晶シリコン膜、シリサイド膜等を用いることができる。また、素子基板を構成する
導電膜として、透光性導電膜を用いることができる。透光性導電膜としては、例えば酸化
タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、
酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム
錫酸化物（ＩＴＯと呼ばれる）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウ
ム錫酸化物等の金属酸化物を含む膜を挙げることができる。
【０１１８】
表示パネル２５０の絶縁層は、単層の絶縁膜で、または２層以上の絶縁膜で形成すること
ができる。無機絶縁膜としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム
、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム
および酸化タンタル等でなる膜があげられる。また、樹脂膜としては、アクリル樹脂、ポ
リイミド樹脂、ベンゾシクロブテン系樹脂、シロキサン系樹脂、ポリアミド樹脂、エポキ
シ樹脂等の樹脂膜がある。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の
含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をい
う。
【０１１９】
図１６に示す表示パネルの素子基板は、酸化物半導体（ＯＳ）層５０１、５０２、第１導
電層に設けられた導電層５１１―５１３、第２導電層に設けられた導電層５２１−５２４
、第３導電層に設けられた導電層５３１−５３３、第４導電層に設けられた導電層５４１
−５４４、第５導電層に設けられた導電層５５０、第６導電層に設けられた導電層５５１
、第７導電層に設けられた導電層５５２、ＥＬ層５５３、絶縁層５７１−５７６を有する
。絶縁層５７１は、トランジスタＭ３、トランジスタＭ１０のゲート絶縁層、および容量
素子Ｃ１の誘電体を構成する。絶縁層５７２は、容量素子Ｃ１の誘電体を構成する。絶縁
層５７６は基板２６０と基板２６１との間の空間を維持するためのスペーサとして機能す
る。
【０１２０】
＜ＧＤＲ、ＧＤＬ＞
トランジスタＭ１０は、ＯＳ層５０１、並びに導電層５１１、５２１、５２２、５３１を
有する。導電層５３１はバックゲートを構成し、導電層５１１と電気的に接続されている
。導電層５４１はＧＤＲ、ＧＤＬに設けられる素子を配線するための電極あるいは配線で
ある。
【０１２１】
＜画素部＞
トランジスタＭ３は、ＯＳ層５０２、並びに導電層５１２、５２３、５２４、５３２を有
する。導電層５３２はバックゲートを構成し、導電層５１２と電気的に接続されている。
導電層５１２は配線ＧＬを構成し、導電層５２３は配線ＭＬを構成する。導電層５２４は
容量素子Ｃ１と共有されている。図１６の例では、導電層５１２は、トランジスタＭ３の
遮光層として機能することができる。ＯＳ層５０２の下面全体は絶縁層５７１を介して導
電層５１２と重なっている。容量素子Ｃ１はＭＩＭ型であり、導電層５１３、絶縁層５７
１、導電層５２４、絶縁層５７２、および導電層５３３の積層でなる。導電層５４２は配
線ＡＮＬであり、導電層５４３は配線ＳＬであり、導電層５４４は発光素子ＥＬ１をトラ
ンジスタＭ３および容量素子Ｃ１に電気的に接続するための電極である。
【０１２２】
発光素子ＥＬ１は絶縁層５７４上に設けられている。導電層５５０−５５２およびＥＬ層
５５３が積層している部分が発光素子ＥＬ１として機能する。導電層５５０、５５１は発
光素子ＥＬ１のアノード電極、カソード電極である。導電層５５０、５５１は画素２１１
毎に設けられている。導電層５５２、ＥＬ層５５３は、画素部２１０に対して１または複
数設けられている。
【０１２３】
ＥＬ層５５３は、正孔と電子とが再結合することで発光することが可能な発光材料を少な
くとも有する。ＥＬ層５５３には、正孔注入層、正孔輸送層、電子輸送層、電子注入層な
どの機能層を必要に応じて形成してもよい。ここでは、白色光を発するＥＬ層５５３が設
けられている。導電層５５１は、発光素子ＥＬ１をマイクロキャビティ構造とするために
設けられる。例えば、導電層５５１は、酸化シリコンを含む酸化インジウムスズ膜で形成
することができる。導電層５５１によって導電層５５０と導電層５５２との間の光路長が
調節される。導電層５５１の厚さは、画素２１１から取り出す光の波長に対応して、その
厚さが調節される。例えば、導電層５５１の厚さは５ｎｍ乃至１００ｎｍの範囲で調節す
ればよい。導電層５５１は、光５５５の波長が長いほど厚くする。よって導電層５５１の
厚さは、画素２１１＿Ｒ＞画素２１１＿Ｇ＞画素２１１＿Ｂとなる。
【０１２４】
＜対向基板の構成例＞
シール部材（図示せず）により、基板２６０と対向するように対向基板が固定される。図
１６に示す表示パネル２５０の対向基板は、基板２６１、遮光層５８０、カラーフィルタ
層５８１、オーバーコート層５８２を有する。カラーフィルタ層５８１は画素２１１に対
応した色で着色されている。カラーフィルタ層５８１は素子基板に設けてもよいし、ある
いは省略してもよい。周辺回路２２０ａは遮光層５８０で遮光されている。画素部２１０
には、表示に寄与しない領域を遮光するように、遮光層５８０が設けられている。オーバ
ーコート層５８２は、対向基板表面の平坦化と不純物（代表的には水および／または酸素
）の拡散を防ぐ機能を有する。オーバーコート層５８２は、例えば、ポリイミド樹脂、エ
ポキシ樹脂、アクリル樹脂等で形成することができる。
【０１２５】
（基板）
基板２６０、２６１に適用可能な基板としては、例えば、ガラス基板、石英基板、プラス
チック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する
基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせ
フィルム、繊維状の材料を含む紙、又は基材フィルムなどが挙げられる。ガラス基板の一
例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライム
ガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート（ＰＥＴ）
、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表され
るプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィ
ルムには、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニル等からな
るフィルム、または無機蒸着フィルムなどを用いることもできる。基材フィルムの一例と
しては、ポリエステル、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィル
ム、又は紙類などがある。なお、図１６の例では、基板２６１は光５５５（可視光）を透
過する。
【０１２６】
基板２６０は画素部２１０、周辺回路２２０ａを作製するために使用した支持基板（ガラ
ス基板など）でなくてよい。画素部２１０、周辺回路２２０ａの完成後、または作製工程
途中に、支持基板を剥離して、接着層により可撓性基板を取り付けてもよい。また、同様
に、基板２６１もカラーフィルタ層５８１等の作製に使用される支持基板（ガラス基板等
）でなくてもよく、オーバーコート層５８２の形成後、支持基板を剥離して、接着層によ
り可撓性基板を取り付けてもよい。
【０１２７】
基板２６０、２６１を可撓性基板とすることで、可撓性の表示装置を得ることができる。
また、可撓性の表示装置を組み込むことで、可撓性の半導体装置を提供することが可能で
ある。
【０１２８】
（実施の形態３）
本実施の形態では、半導体装置に適用されるトランジスタについて説明する。
【０１２９】
＜＜トランジスタの構成例１＞＞
図１７にＯＳトランジスタの構成例を示す。図１７Ａ、ＢはトランジスタＴＡ１、ＴＡ２
の上面図（レイアウト図）である。図１７Ｃは、トランジスタＴＡ１、ＴＡ２のｘ１−ｘ
２線断面図を示し、図１７ＤはトランジスタＴＡ１、ＴＡ２のｙ１−ｙ２線断面図を示す
。つまり、図１７ＣはトランジスタＴＡ１、ＴＡ２のチャネル長方向の断面図を示し、図
１７ＤはトランジスタＴＡ１、ＴＡ２のチャネル幅方向の断面図を示す。
【０１３０】
なお、図１７において、デバイス構造の明瞭化のため、各トランジスタのゲート、ソース
、およびドレインへ信号や電位を供給するための配線は省略している。また、図１７の例
ではチャネル長はソース電極とドレイン電極間の距離とし、チャネル幅は酸化物半導体層
とゲート電極が重なる領域でのソース電極またはドレイン電極の幅とする。トランジスタ
ＴＡ１、ＴＡ２のチャネル長はＬａ１、Ｌａ２であり、チャネル幅はＷａ１、Ｗａ２であ
る。
【０１３１】
トランジスタＴＡ１、ＴＡ２は、同一絶縁表面（基板６００）上に設けられている。トラ
ンジスタＴＡ１、ＴＡ２は同一の工程で作製することが可能である。トランジスタＴＡ１
、ＴＡ２は、ゲートとバックゲートとを有するトランジスタである。トランジスタＴＡ１
、ＴＡ２では、バックゲートがゲートと接続されている。なお、トランジスタＴＡ１、Ｔ
Ａ２にバックゲートを設けないようにすることもできる。
【０１３２】
＜トランジスタＴＡ１＞
トランジスタＴＡ１は基板６００上に形成されており、電極ＧＥ１、電極ＳＥ１、電極Ｄ
Ｅ１、電極ＢＧＥ１、および層ＯＳ１を有する。電極ＧＥ１はゲート電極であり、電極Ｓ
Ｅ１はソース電極であり、電極ＤＥ１はドレイン電極であり、電極ＢＧＥ１はバックゲー
ト電極である。層ＯＳ１は、酸化物半導体層である。
【０１３３】
層ＯＳ１は、絶縁層６２１を介して電極ＧＥ１と重なっている。層ＯＳ１の上面および側
面に接して一対の電極（ＳＥ１、ＤＥ１）が形成されている。図１７Ａに示すように、層
ＯＳ１は、電極ＧＥ１および一対の電極（ＳＥ１、ＤＥ１）と重ならない部分を有してい
る。層ＯＳ１は、チャネル長方向の長さがチャネル長Ｌａ１よりも長く、かつチャネル幅
方向の長さがチャネル幅Ｗａ１よりも長い。
【０１３４】
層ＯＳ１、電極ＧＥ１、電極ＳＥ１および電極ＤＥ１を覆って、絶縁層６２２および絶縁
層６２３が形成されている。絶縁層６２３上に電極ＢＧＥ１が形成されている。電極ＢＧ
Ｅ１は、層ＯＳ１および電極ＧＥ１と重なるように設けられている。ここでは、電極ＧＥ
１と同じ形状で、同じ位置に配置されるように電極ＢＧＥ１を設けている。電極ＢＧＥ１
は、絶縁層６２１−６２３を貫通する開口ＣＧ１において、電極ＧＥ１に接している。
【０１３５】
図１７Ｄが示すように、トランジスタＴＡ１のチャネル領域は、電極ＧＥ１および電極Ｂ
ＧＥ１で囲まれているデバイス構造を有する。そのため、トランジスタＴＡ１のチャネル
領域には、電極ＧＥ１だけでなく電極ＢＧＥ１により形成される電場の影響を受けること
になる。そのため、電極ＢＧＥ１を電極ＧＥ１に接続することで、トランジスタＴＡ１の
オン電流を増加させることができる。また、トランジスタＴＡ１の電界効果移動度を向上
させることができる。また、トランジスタＴＡ１のしきい値電圧などの電気特性の変動を
抑えることができる。また、電極ＢＧＥ１を設けることで、トランジスタＴＡ１の強度を
向上させることができる。基板６００の曲げ等の変形に対して、電極ＢＧＥ１が補強部材
となってトランジスタＴＡ１を壊れにくくすることができる。
【０１３６】
チャネル領域を含む層ＯＳ１は多層構造であり、ここでは、一例として３つの酸化物半導
体膜（６３１、６３２、６３３）でなる３層構造としている。層ＯＳ１を構成する酸化物
半導体は、少なくとも１つ同じ金属元素を含む金属酸化物であることが好ましく、Ｉｎを
含むことが特に好ましい。トランジスタの半導体層を構成することが可能なＩｎを含む金
属酸化物としては、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚ
ｒ、Ｌａ、Ｃｅ、またはＮｄ）が代表的である。また、このような金属酸化物に他の元素
や材料を添加した材料を用いることができる。
【０１３７】
酸化物半導体膜６３２は、トランジスタＴＡ１のチャネル領域が形成される膜である。ま
た、酸化物半導体膜６３３は、後述するトランジスタＴＡ２では、チャネル領域を構成す
る膜である。そのため、トランジスタＴＡ１では酸化物半導体膜６３２に、トランジスタ
ＴＡ２では酸化物半導体膜６３３にチャネルが形成されるように、酸化物半導体膜６３１
−６３３の主成分である金属元素の原子数比を調節することが好ましい。
【０１３８】
トランジスタＴＡ１において、酸化物半導体膜６３２にチャネルが形成されるようにする
ことで、チャネル領域が絶縁層６２１、絶縁層６２２に接しないようにすることができる
。また、酸化物半導体膜６３１−６３３を少なくとも１つ同じ金属元素を含む金属酸化物
膜とすることで、酸化物半導体膜６３２と酸化物半導体膜６３１の界面、および酸化物半
導体膜６３２と酸化物半導体膜６３３の界面において、界面散乱が起こりにくくすること
ができる。これにより、トランジスタＴＡ１の電界効果移動度をトランジスタＴＡ２より
も高くすることができる、また、オン電流を増加させることができる。
【０１３９】
＜トランジスタＴＡ２＞
トランジスタＴＡ２は、トランジスタＴＡ１の変形例であり、層ＯＳ２が酸化物半導体膜
６３３でなる単層構造である点でトランジスタＴＡ１と異なり、その他については同様で
ある。ここでは、トランジスタＴＡ２のチャネル長Ｌａ２はトランジスタＴＡ１のチャネ
ル長Ｌａ１と等しく、チャネル幅Ｗａ２はチャネル幅Ｗａ１と等しくなるようにしている
。トランジスタＴＡ２は、電極ＧＥ２、電極ＳＥ２、電極ＤＥ２、電極ＢＧＥ２、および
層ＯＳ２を有する。電極ＢＧＥ２は、絶縁層６２１−６２３を貫通する開口ＧＣ２におい
て電極ＧＥ２に接している。電極ＧＥ２はゲート電極であり、電極ＳＥ２はソース電極で
あり、電極ＤＥ２はドレイン電極であり、電極ＢＧＥ２はバックゲート電極である。層Ｏ
Ｓ２は酸化物半導体層である。
【０１４０】
［絶縁層］
絶縁層６２１―６２３は、トランジスタＴＡ１、ＴＡ２が形成される領域全体に形成され
る膜である。絶縁層６２１―６２３は、単層あるいは複数層の絶縁膜で形成される。絶縁
層６２１は、トランジスタＴＡ１、ＴＡ２のゲート絶縁層を構成する膜である。絶縁層６
２２、６２３は、トランジスタＴＡ１、ＴＡ２のバックチャネル側のゲート絶縁層を構成
する膜である。また、最上面の絶縁層６２３は、基板６００に形成されるトランジスタの
保護膜として機能するような材料で形成することが好ましい。絶縁層６２３は適宜設けれ
ばよい。３層目の電極ＢＧＥ１と２層目の電極ＳＥ１、ＤＥ１を絶縁するために、これら
の間に少なくとも１層絶縁膜が存在していればよい。
【０１４１】
［酸化物半導体膜］
層ＯＳ１のように半導体層を多層構造とする場合、これらを構成する酸化物半導体膜は、
少なくとも１つ同じ金属元素を含むことが好ましく、Ｉｎを含むことが好ましい。
【０１４２】
例えば、酸化物半導体膜６３１がＩｎ−Ｇａ酸化物膜の場合、Ｉｎの原子数比をＧａの原
子数比よりも小さくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、
Ｃｅ、またはＮｄ）の場合、Ｉｎの原子数比をＭの原子数比よりも小さくする。この場合
、Ｚｎの原子数比が最も大きくなるようにすることができる。
【０１４３】
例えば、酸化物半導体膜６３２がＩｎ−Ｇａ酸化物膜の場合、Ｉｎの原子数比をＧａの原
子数比よりも大きくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜の場合、Ｉｎの原子数比をＭの原子数
比よりも大きくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜では、Ｉｎの原子数比がＭおよびＺｎの原
子数比よりも大きくすることが好ましい。
【０１４４】
例えば、酸化物半導体膜６３３がＩｎ−Ｇａ酸化物膜の場合、Ｉｎの原子数比をＧａの原
子数比と同じにする、または小さくする。Ｉｎ−Ｍ−Ｚｎ酸化物膜の場合、Ｉｎの原子数
比をＭの原子数比と同じにする。この場合、Ｚｎの原子数比が、ＩｎおよびＭよりも大き
くすることができる。ここでは、酸化物半導体膜６３３は、トランジスタＴＡ２のチャネ
ル領域を構成する膜でもある。
【０１４５】
酸化物半導体膜６３１−６３３の原子数比は、スパッタリング法で成膜する場合は、ター
ゲットの構成材料の原子数比等を調節することで可能である。また、ＣＶＤ法で成膜する
場合は、原料ガスの流量比などを調節することで可能である。以下、酸化物半導体膜６３
１−６３３として、スパッタリング法でＩｎ−Ｍ−Ｚｎ酸化物膜を形成する場合を例に、
成膜に使用されるターゲットについて述べる。
【０１４６】
酸化物半導体膜６３１のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１
：ｚ１とすると、ｘ１／ｙ１は、１／６以上１未満であることが好ましい。また、ｚ１／
ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。
【０１４７】
ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ
：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、
Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：
６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：
５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝
１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
【０１４８】
酸化物半導体膜６３２のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２
：ｚ２とすると、ｘ２／ｙ２は、１より大きく６以下であることが好ましい。また、ｚ２
／ｙ２は１より大きく６以下であることが好ましい。ターゲットの金属元素の原子数比の
代表例としては、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、
Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝３：１：
３、Ｉｎ：Ｍ：Ｚｎ＝３：１：４等がある。
【０１４９】
酸化物半導体膜６３３のターゲットの金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３
：ｚ３とすると、ｘ３／ｙ３は、１／６以上１以下であることが好ましい。また、ｚ３／
ｙ３は、１／３以上６以下、さらには１以上６以下であることが好ましい。ターゲットの
金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝
１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ
：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、Ｉｎ
：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：４：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：７、
Ｉｎ：Ｍ：Ｚｎ＝１：４：８、Ｉｎ：Ｍ：Ｚｎ＝１：５：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：
６、Ｉｎ：Ｍ：Ｚｎ＝１：５：７、Ｉｎ：Ｍ：Ｚｎ＝１：５：８、Ｉｎ：Ｍ：Ｚｎ＝１：
６：８等がある。
【０１５０】
酸化物半導体膜６３１−６３３としては、キャリア密度の低い酸化物半導体膜を用いる。
例えば、酸化物半導体膜６３１−６３３として、キャリア密度が１×１０１７個／ｃｍ３
以下、好ましくは１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ
３以下、より好ましくは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
【０１５１】
酸化物半導体膜６３１−６３３として、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
きる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高
純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である
酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場
合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、し
きい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない
。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が
低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高
純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×１０６μ
ｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ド
レイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライ
ザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。従っ
て、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が
小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金属
、またはアルカリ土類金属等がある。
【０１５２】
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸
素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性と
なりやすい。
【０１５３】
このため、酸化物半導体膜６３１−６３３は酸素欠損と共に、水素ができる限り低減され
ていることが好ましい。具体的には、酸化物半導体膜６３１−６３３において、二次イオ
ン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ  Ｉｏｎ  Ｍａｓｓ  Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）により得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好まし
くは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ま
しくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／
ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
【０１５４】
酸化物半導体膜６３１−６３３に第１４族元素の一つであるシリコンや炭素が含まれると
、膜中の酸素欠損が増加し、これらの膜がｎ型化してしまう。このため、酸化物半導体膜
６３１−６３３におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃
度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃ
ｍ３以下とする。
【０１５５】
また、酸化物半導体膜６３１−６３３において、二次イオン質量分析法により得られるア
ルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好
ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属およびアルカリ土類
金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ
電流が増大してしまうことがある。このため、酸化物半導体膜６３１−６３３のアルカリ
金属またはアルカリ土類金属の濃度を低減することが好ましい。
【０１５６】
酸化物半導体膜６３１−６３３に窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。そのため窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすいので、酸化物半導体膜６３１−６３３
の窒素含有量はできる限り低減されていることが好ましい、例えば、二次イオン質量分析
法により得られる窒素濃度を５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
【０１５７】
以上、酸化物半導体膜６３１−６３３について述べたが、これらに限られず、必要とする
電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成の酸化物半導体膜を用
いればよい。また、必要とする電気特性を得るために、酸化物半導体膜６３１−６３３の
キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等
を適切なものとすることが好ましい。
【０１５８】
以上、トランジスタＴＡ１、ＴＡ２について述べたが、これらに限られず、必要とするト
ランジスタの半導体特性および電気特性に応じて、トランジスタの構成を変更すればよい
。例えば、バックゲート電極の有無、酸化物半導体層の積層構造、酸化物半導体層、ゲー
ト電極、ソース電極およびドレイン電極の形状や配置等を適宜変更することができる。
【０１５９】
＜＜トランジスタの構成例２＞＞
図１８に、トップゲート構造のＯＳトランジスタの構成の一例を示す。図１８Ａ、Ｂはト
ランジスタＴＡ３、ＴＡ４の上面図（レイアウト図）を示す。図１８Ｃは、トランジスタ
ＴＡ３、ＴＡ４のｘ５−ｘ６線による断面図であり、チャネル長方向の断面構造を示す。
図１８Ｄは、トランジスタＴＡ３、ＴＡ４のｙ５−ｙ６線による断面図であり、チャネル
幅方向の断面構造を示す。
【０１６０】
トランジスタＴＡ３、ＴＡ４は、基板６５０上に形成されている。トランジスタＴＡ３は
、電極ＢＧＥ３、絶縁層６５１上の層ＯＳ３、電極ＳＥ３、電極ＤＥ３、絶縁層６５２、
および電極ＧＥ３を有する。トランジスタＴＡ４は、層ＯＳ４、電極ＳＥ４、電極ＤＥ４
、絶縁層６５３、および電極ＧＥ４を有する。なお、トランジスタＴＡ３、ＴＡ４は絶縁
層６５４に覆われている。絶縁層６５３および絶縁層６５２はゲート絶縁膜として機能す
る。電極ＧＥ３、ＧＥ４はゲート電極であり、電極ＳＥ３、ＳＥ４はソース電極であり、
電極ＤＥ３、ＤＥ４はドレイン電極であり、電極ＢＧＥ３はバックゲート電極である。層
ＯＳ３および層ＯＳ４は、酸化物半導体層であり、単層の酸化物半導体膜、または酸化物
半導体膜の積層膜で形成されている。
【０１６１】
開口ＣＧ３において電極ＧＥ３が電極ＢＧＥ３に接している。電極ＧＥ３と電極ＢＧＥ３
とに同じ電位を印加することで、オン電流の増加、初期特性バラつきの低減、−ＧＢＴス
トレス試験の劣化の抑制、および異なるドレイン電圧におけるオン電流の立ち上がり電圧
の変動の抑制が可能である。あるいは、電極ＧＥ３と電極ＢＧＥ３を接続せず、それぞれ
異なる電位を印加することで、トランジスタＴＡ３のしきい値電圧を制御することができ
る。
【０１６２】
トランジスタＴＡ４およびトランジスタＴＡ３において、電極ＧＥ４と、電極ＳＥ４およ
び電極ＤＥ４とが重ならないことで、電極ＧＥ４と、電極ＳＥ４および電極ＤＥ４との間
の寄生容量を低減することが可能である。また、電極ＧＥ３と、電極ＳＥ３および電極Ｄ
Ｅ３とが重ならないことで、電極ＧＥ３と、電極ＳＥ３および電極ＤＥ３との間の寄生容
量を低減することが可能である。この結果、基板６５０として大面積基板を用いた場合、
電極ＳＥ４、ＤＥ４、ＧＥ４、ＳＥ３、ＤＥ３、ＧＥ３における信号遅延を低減すること
が可能である。
【０１６３】
トランジスタＴＡ３において、電極ＳＥ３、ＤＥ３およびＧＥ３をマスクとして、不純物
元素を層ＯＳ３に添加することで、酸素欠損を有する領域が形成される。トランジスタＴ
Ａ４において、電極ＳＥ４、ＤＥ４およびＧＥ４をマスクとして、希ガス元素を層ＯＳ４
に添加することで、酸素欠損を有する領域が形成される。水素を含む絶縁膜で絶縁層６５
４を形成する場合、トランジスタＴＡ３、ＴＡ４においては、酸素欠損を有する領域が、
水素を含む絶縁層６５４と接するため、絶縁層６５４に含まれる水素が酸素欠損を有する
領域に拡散することで、低抵抗領域が形成される。すなわち、セルフアラインで低抵抗領
域を形成することができる。
【０１６４】
＜＜酸化物半導体の構造について＞＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられ
る。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（Ｃ  Ａｘｉｓ  Ａｌｉｇｎｅｄ  
Ｃｒｙｓｔａｌｌｉｎｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半
導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。
【０１６５】
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−Ｏ
Ｓ、多結晶酸化物半導体、微結晶酸化物半導体などがある。
【０１６６】
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置さ
れている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平
行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二
つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。また、本明細書
において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
【０１６７】
＜ＣＡＡＣ−ＯＳ＞
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一つである。ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ  Ａｌｉｇｎｅｄ  ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
【０１６８】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ  Ｅｌｅｃｔｒｏｎ  Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分
解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方
、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーとも
いう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起
因する電子移動度の低下が起こりにくいといえる。
【０１６９】
ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍の
ピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピ
ークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示して
いる。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では
、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。ＣＡＡＣ−
ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解
析を行うと、２θが５６°近傍にピークが現れる。したがって、ＸＲＤを用いた構造解析
から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
【０１７０】
また、電子回折では、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被
形成面または上面に略垂直な方向を向いていることを確認することができる。
【０１７１】
ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。酸化物半導体の欠陥として
は、例えば、不純物に起因する欠陥や、酸素欠損などがある。したがって、ＣＡＡＣ−Ｏ
Ｓは、不純物濃度の低い酸化物半導体ということもできる。また、ＣＡＡＣ−ＯＳは、酸
素欠損の少ない酸化物半導体ということもできる。
【０１７２】
酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源とな
る場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水
素を捕獲することによってキャリア発生源となる場合がある。
【０１７３】
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
【０１７４】
また、欠陥準位密度の低い（酸素欠損が少ない）酸化物半導体は、キャリア密度を低くす
ることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸
化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、
高純度真性または実質的に高純度真性な酸化物半導体となりやすい。したがって、ＣＡＡ
Ｃ−ＯＳを用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリー
オンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性な酸
化物半導体は、キャリアトラップが少ない。酸化物半導体のキャリアトラップに捕獲され
た電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことが
ある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジ
スタは、電気特性が不安定となる場合がある。これに対して、ＣＡＡＣ−ＯＳを用いたト
ランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。また、ＣＡ
ＡＣ−ＯＳは欠陥準位密度が低いため、光の照射などによって生成されたキャリアが、欠
陥準位に捕獲されることが少ない。したがって、ＣＡＡＣ−ＯＳを用いたトランジスタは
、可視光や紫外光の照射による電気特性の変動が小さい。
【０１７５】
＜微結晶酸化物半導体＞
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域
と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含
まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさで
あることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶
であるナノ結晶を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。ｎｃ−ＯＳは、例えば、高分解能
ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ
−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−Ｏ
Ｓの結晶部をペレットと呼ぶ場合がある。
【０１７６】
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３
ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレ
ット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。した
がって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合
がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いるＸＲＤ装置
を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示す
ピークが検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例
えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレッ
トの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リン
グ状の領域内に複数のスポットが観測される場合がある。
【０１７７】
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−
ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ  Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ  ｎａｎｏｃｒｙｓｔａｌｓ
）を有する酸化物半導体と呼ぶこともできる。
【０１７８】
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡ
ＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
【０１７９】
＜＜トランジスタの構成例３＞＞
ここでは、シリコン膜で半導体層が形成されている例を示す。
【０１８０】
図１９にトップゲート構造のトランジスタの構成例を示す。図１９に示すトランジスタＴ
Ａ５はｎ型トランジスタであり、トランジスタＴＡ６はｐ型のトランジスタである。トラ
ンジスタＴＡ５、ＴＡ６は、絶縁表面を有する基板６７１上に形成されている。
【０１８１】
トランジスタＴＡ５は、導電層６６０、導電層６６２、導電層６６４、導電層６６６、導
電層６６７、絶縁層６７２、絶縁層６７３、絶縁層６７４、絶縁層６７５、および半導体
層６８０を有する。トランジスタＴＡ６は、導電層６６１、導電層６６３、導電層６６５
、導電層６６８、導電層６６９、絶縁層６７２、絶縁層６７３、絶縁層６７４、絶縁層６
７５、および半導体層６８１を有する。
【０１８２】
半導体層６８０、６８１はシリコン膜で形成される。例えば、半導体層６８０、６８１は
プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で成膜される非晶質シリコ
ンで形成することができる。また、このような非晶質シリコンをレーザーアニールなどの
処理により結晶化させた多結晶シリコンで形成することができる。また、単結晶シリコン
ウェハに水素イオン等を注入して表層部を剥離した単結晶シリコン層で形成することがで
きる。
【０１８３】
半導体層６８０、６８１の結晶化方法として、例えば、レーザ光を用いたレーザ結晶化法
、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化
法とを組み合わせて用いることもできる。また、基板６７１として石英のような耐熱性に
優れている基板を用いる場合、電熱炉を使用した熱結晶化法、赤外光を用いたランプアニ
ール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニールを組み合わせた
結晶法を用いてもよい。
【０１８４】
絶縁層６７２は、トランジスタＴＡ５およびトランジスタＴＡ６の絶縁層として機能する
領域を含む。半導体層６８０は、チャネル領域６８２、一対のＬＤＤ（Ｌｉｇｈｔ  Ｄｏ
ｐｅｄ  Ｄｒａｉｎ）領域６８３、並びに一対の不純物領域６８４を有する。チャネル領
域６８２は、半導体層６８０の導電層６６４と重畳する領域である。一対の不純物領域６
８４はソース領域およびドレイン領域として機能する。ｎ型の導電型を付与するために、
ＬＤＤ領域６８３および不純物領域６８４にはボロン（Ｂ）、アルミニウム（Ａｌ）、ガ
リウム（Ｇａ）等の不純物元素が添加されている。半導体層６８１はチャネル領域６８５
、および一対の不純物領域６８６を有する。チャネル領域６８５は、半導体層６８１の導
電層６６５と重なる領域である。一対の不純物領域６８６はソース領域およびドレイン領
域として機能する。ｐ型の導電型を付与するため、不純物領域６８６にはリン（Ｐ）、ヒ
素（Ａｓ）等不純物元素が添加されている。
【０１８５】
導電層６６０、導電層６６１は、第１層の導電層である。導電層６６０は、トランジスタ
ＴＡ５のバックゲート電極として機能する領域を含み、導電層６６１は、トランジスタＴ
Ａ６のバックゲート電極として機能する領域を含む。導電層６６２、導電層６６３は、第
２層の導電層であり、導電層６６４、導電層６６５は第３層の導電層である。導電層６６
４は、チャネル長方向における幅が導電層６６２よりも短く、導電層６６５は、チャネル
長方向における幅が導電層６６３よりも短い。導電層６６２および導電層６６４において
、絶縁層６７３を介して半導体層６８０と重なる領域は、トランジスタＴＡ５のゲート電
極として機能する。
【０１８６】
導電層６６６−６６９は、第４層の導電層である。導電層６６６および導電層６６７は、
トランジスタＴＡ５のソース電極およびドレイン電極として機能する領域を含み、絶縁層
６７３および絶縁層６７４に設けられた開口において半導体層６８０に接している。導電
層６６８および導電層６６９は、トランジスタＴＡ６のソース電極およびドレイン電極と
して機能する領域を含み、絶縁層６７３および絶縁層６７４に設けられた開口において半
導体層６８１に接している。
【０１８７】
（実施の形態４）
本実施の形態では、表示装置、および表示装置を有する半導体装置について説明する。
【０１８８】
実施の形態２で示したように可撓性の表示装置により、可撓性を有する電子機器や照明装
置等の半導体装置を提供することが可能である。表示部に可撓性の表示装置を組み込むこ
とで、信頼性が高く、繰り返しの曲げに対して強い電子機器や照明装置を提供することが
できる。
【０１８９】
電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機とも
いう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタ
ルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、
携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。可撓性
の電子機器は、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面
に沿って組み込むことも可能である。図２０に電子機器の構成例を示す。図２０に示す電
子機器の表示部には、例えば実施の形態２の表示装置を組み込むことができる。
【０１９０】
図２０Ａに示す携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほ
か、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイクロフォン
７４０６などを備えている。なお、携帯電話機７４００は、本発明の一態様の入出力装置
を表示部７４０２に用いることにより作製される。本発明の一態様により、湾曲した表示
部を備え、且つ信頼性の高い携帯電話機を歩留まりよく提供できる。携帯電話機７４００
は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話
を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れ
ることにより行うことができる。また、操作ボタン７４０３の操作により、電源のオン、
オフ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば
、メール作成画面から、メインメニュー画面に切り替えることができる。
【０１９１】
図２０Ｂは、腕時計型の携帯情報端末の一例を示している。図２０Ｂに示す携帯情報端末
７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作
ボタン７１０５、入出力端子７１０６などを備える。携帯情報端末７１００は、移動電話
、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲーム
などの種々のアプリケーションを実行することができる。表示部７１０２はその表示面が
湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１
０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することがで
きる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケ
ーションを起動することができる。
【０１９２】
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ
動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持
たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシ
ステムにより、操作ボタン７１０５の機能を自由に設定することもできる。携帯情報端末
７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通
信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもでき
る。また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクタ
ーを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して
充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電によ
り行ってもよい。
【０１９３】
実施の形態２の表示パネルを平板状の光源として機能させることができる。この場合、表
示パネルは、発光パネル、光源パネルと呼ぶことが適切である。このような発光パネルを
光源に備えた電子機器の一例を図２０Ｃに示す。図２０Ｃに示す照明装置７２１０は、そ
れぞれ、操作スイッチ７２０３を備える台部７２０１と、台部７２０１に支持される発光
部を有する。発光部に表示パネルが組み込まれている。発光部を可塑性の部材や可動なフ
レームなどの部材で固定し、用途に合わせて発光部の発光面を自在に湾曲可能な構成とし
てもよい。図２０Ｃには、台部によって発光部が支持された照明装置について例示したが
、発光部を備える筐体を天井に固定する、又は天井からつり下げて用いることもできる。
発光面を湾曲させることができるため、発光面を凹状に湾曲させて特定の領域を明るく照
らす、又は発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。
【０１９４】
本発明の一態様が用いられる電子機器及び照明装置は、可撓性を有する製品に限定され
ない。図２０Ｄにそのような電子機器の例を示す。図２０Ｄに示す表示装置７０００は、
筐体７００１、表示部７００２、支持台７００３等を有する。
【０１９５】
図２０Ｅ、図２０Ｆには、携帯型のタッチパネルの一例を示す。タッチパネル７３００は
、筐体７３０１、表示部７３０２、操作ボタン７３０３、引き出し部材７３０４、制御部
７３０５を備える。タッチパネル７３００は、筒状の筐体７３０１内にロール状に巻かれ
たフレキシブルな表示部７３０２を備える。タッチパネル７３００は制御部７３０５によ
って映像信号を受信可能で、受信した映像を表示部７３０２に表示することができる。ま
た、制御部７３０５にはバッテリを備える。また、制御部７３０５にコネクターを接続す
る端子部を備え、映像信号や電力を有線により外部から直接供給する構成としてもよい。
また、操作ボタン７３０３によって、電源のオン、オフ動作や表示する映像の切り替え等
を行うことができる。
【０１９６】
図２０Ｆには、表示部７３０２を引き出し部材７３０４により引き出した状態のタッチパ
ネル７３００を示す。この状態で表示部７３０２に映像を表示することができる。また、
筐体７３０１の表面に配置された操作ボタン７３０３によって、片手で容易に操作するこ
とができる。また、図２０Ｅのように操作ボタン７３０３を筐体７３０１の中央でなく片
側に寄せて配置することで、片手で容易に操作することができる。表示部７３０２を引き
出した際に表示部７３０２の表示面が平面状となるように固定するため、表示部７３０２
の側部に補強のためのフレームを設けていてもよい。また、筐体７３０１にスピーカを組
み込み、映像信号と共に受信した音声信号によって音声を出力する構成としてもよい。
【０１９７】
図２１Ａ―２１Ｃに、折りたたみ可能な携帯情報端末８１０の構成例を示す。図２１Ａに
展開した状態の携帯情報端末８１０を示す。図２１Ｂに展開した状態又は折りたたんだ状
態の一方から他方に変化する途中の状態の携帯情報端末８１０を示す。図２１Ｃに折りた
たんだ状態の携帯情報端末８１０を示す。携帯情報端末８１０は、折りたたんだ状態では
可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れ
る。
【０１９８】
表示パネル８１６はヒンジ８１８によって連結された８つの筐体８１５に支持されている
。ヒンジ８１８を介して２つの筐体８１５間を屈曲させることにより、携帯情報端末８１
０を展開した状態から折りたたんだ状態に可逆的に変形させることができる。表示パネル
８１６によって、例えば、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができるタッ
チパネル付き表示パネルを提供できる。表示パネル８１６が折りたたまれた状態又は展開
された状態であることを検知して、検知情報を供給するセンサを備える構成としてもよい
。表示パネル８１６が折りたたまれた状態であることを示す情報を取得して、折りたたま
れた部分（又は折りたたまれて使用者から視認できなくなった部分）の動作を停止するよ
うな制御を行ってもよい。具体的には、表示を停止してもよい。また、タッチセンサによ
る検知を停止してもよい。また、表示パネル８１６が展開された状態であることを示す情
報を取得して、表示やタッチセンサによる検知を再開するような制御を行ってもよい。
【０１９９】
図２１Ｄ、図２１Ｅに、折りたたみ可能な携帯情報端末８２０を示す。図２１Ｄに表示部
８２２が外側になるように折りたたんだ状態の携帯情報端末８２０を示す。図２１Ｅに、
表示部８２２が内側になるように折りたたんだ状態の携帯情報端末８２０を示す。携帯情
報端末８２０を使用しない際に、非表示部８２５を外側に折りたたむことで、表示部８２
２の汚れや傷つきを抑制できる。本発明の一態様の入出力装置を表示部８２２に用いるこ
とができる。
【０２００】
図２１Ｆは携帯情報端末８８０の外形を説明する斜視図である。図２１Ｇは、携帯情報端
末８８０の上面図である。図２１Ｈは携帯情報端末８４０の外形を説明する斜視図である
。
【０２０１】
携帯情報端末８８０、８４０は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一
つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることがで
きる。携帯情報端末８８０、８４０は、文字や画像情報をその複数の面に表示することが
できる。例えば、３つの操作ボタン８８９を一の面に表示することができる（図２１Ｆ、
図２１Ｈ）。また、破線の矩形で示す情報８８７を他の面に表示することができる（図２
１Ｇ、図２１Ｈ）。なお、情報８８７の例としては、ＳＮＳ（ソーシャル・ネットワーキ
ング・サービス）の通知、電子メールや電話などの着信を知らせる表示、電子メールなど
の題名、電子メールなどの送信者名、日付、時刻、バッテリの残量、アンテナ受信の強度
などがある。または、情報８８７が表示されている位置に、情報８８７の代わりに、操作
ボタン８８９、アイコンなどを表示してもよい。
【０２０２】
図２１Ｆ、図２１Ｇは、上側に情報８８７が表示される例であるが、これに限定されない
。例えば、図２１Ｈに示す携帯情報端末８４０のように、横側に表示されていてもよい。
例えば、携帯情報端末８８０の使用者は、衣服の胸ポケットに携帯情報端末８８０を収納
した状態で、その表示（ここでは情報８８７）を確認することができる。具体的には、着
信した電話の発信者の電話番号又は氏名等を、携帯情報端末８８０の上方から観察できる
位置に表示する。使用者は、携帯情報端末８８０をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。また、図２１Ｉに示す携帯情報端末８４５
のように、３面以上に情報を表示してもよい。ここでは、情報８５５、情報８５６、情報
８５７がそれぞれ異なる面に表示されている例を示す。
【符号の説明】
【０２０３】
ＡＤＣ＿ＣＭ：回路、ＡＮＬ：配線、ＢＧＥ１：電極、ＢＧＥ２：電極、ＢＧＥ３：電極
、Ｃ１：容量素子、ＣＧ１：開口、ＣＧ３：開口、ＤＥ１：電極、ＤＥ２：電極、ＤＥ３
：電極、ＤＥ４：電極、ＥＬ１：発光素子、ＧＣ２：開口、ＧＤＬ：回路、ＧＤＲ：回路
、ＧＥ１：電極、ＧＥ２：電極、ＧＥ３：電極、ＧＥ４：電極、ＧＬ：配線、Ｍ１：トラ
ンジスタ、Ｍ１０：トランジスタ、Ｍ２：トランジスタ、Ｍ３：トランジスタ、ＭＬ：配
線、ＭＯＮＩ：回路、ＭＯＵＴ：端子、ＭＳ１：トランジスタ、ＭＳ２：トランジスタ、
ＭＳ３：トランジスタ、Ｍｓｗ１：トランジスタ、Ｍｓｗ２：トランジスタ、Ｍｓｗ３：
トランジスタ、Ｎ１：ノード、Ｎ２：ノード、ＯＳ１：層、ＯＳ２：層、ＯＳ３：層、Ｏ
Ｓ４：層、ＯＵＴ：端子、ＰＩＮ：端子、ＰＯＵＴ：端子、ＳＥ１：電極、ＳＥ２：電極
、ＳＥ３：電極、ＳＥ４：電極、ＳＬ：配線、ＳＷ３：スイッチ、ＳＷ５０：スイッチ、
ＳＷ５１：スイッチ、ＳＷ５２：スイッチ、ＳＷ５３：スイッチ、ＳＷ５４：スイッチ、
ＴＡ１：トランジスタ、ＴＡ２：トランジスタ、ＴＡ３：トランジスタ、ＴＡ４：トラン
ジスタ、ＴＡ５：トランジスタ、ＴＡ６：トランジスタ、
１０：ドライバＩＣ、２０：回路（ＳＤ）、２１：テスト回路、３０：アナログーデジタ
ル変換回路（ＡＤＣ）、３１：ロジック回路（ＬＧＣ）、３２：回路、３３：スイッチ回
路、３４：パストランジスタロジック回路（ＰＴＬ）、３５：ロジック回路（ＬＧＣ）、
５０：端子、５１：端子、５２：端子、６０：端子、６１：端子、６２：端子、６３：端
子、６４：端子、６５：端子、６６：端子、６７：端子、６８：端子、６９：端子、
１００：半導体装置、１１０：回路、１１１：回路、１１２：配線、１１３：出力端子、
１２０：ロジック回路（ＬＧＣ）、１２１：ロジック回路（ＬＧＣ）、１２３：スイッチ
回路、１２４：読み出し回路（ＲＥＡＤ）、１３０：パストランジスタロジック回路（Ｐ
ＴＬ）、１３１：パストランジスタロジック回路（ＰＴＬ）、１３２：パストランジスタ
ロジック回路（ＰＴＬ）、１４１：デマルチプレクサ（ＤＥＭＵＸ）、１４２：デマルチ
プレクサ（ＤＥＭＵＸ）、１４３：デマルチプレクサ（ＤＥＭＵＸ）、
２００：表示装置、２１０：画素部、２１１＿Ｂ：画素、２１１＿Ｇ：画素、２１１＿Ｒ
：画素、２１１：画素、２１５：電源線、２２０ａ：周辺回路、２２０：周辺回路、２２
１：ゲートドライバ回路、２２２：ソースドライバ回路、２２３：モニタ回路、２２４：
アナログーデジタル変換回路（ＡＤＣ）、２３０：ＣＰＵ、２３１：制御回路、２３２：
電源回路、２３３：画像処理回路、２３４：メモリ、２５０：表示パネル、２５１：プリ
ント基板、２５２：タッチパネルユニット、２５３：バッテリ、２５５：ＦＰＣ、２５６
：ＦＰＣ、２５８−１：上部カバー、２５８−２：下部カバー、２５９：フレーム、２６
０：基板、２６１：基板、２６２：領域、２６３：ＩＣ、
３０１：カウンタ回路、３０２：レベルシフト回路（ＬＳ）、３１１：ＤＥＭＵＸ、３１
２＿１：ＤＥＭＵＸ、３１２＿２：ＤＥＭＵＸ、３１２：ＤＥＭＵＸ、３１３＿１：ＤＥ
ＭＵＸ、３１３：ＤＥＭＵＸ、３２１：積分回路、３２２：コンパレータ、３２３：カウ
ンタ回路、３２４：回路、３３１：回路、３５０：オペアンプ、３５１：容量素子、３５
２：インバータ、３５３：ラッチ回路（ＬＡＴ）、
５０１：酸化物半導体（ＯＳ）層、５０２：ＯＳ層、５１１：導電層、５１２：導電層、
５１３：導電層、５２１：導電層、５２２：導電層、５２３：導電層、５２４：導電層、
５３１：導電層、５３２：導電層、５３３：導電層、５４１：導電層、５４２：導電層、
５４３：導電層、５４４：導電層、５５０：導電層、５５１：導電層、５５２：導電層、
５５３：ＥＬ層、５５５：光、５７１：絶縁層、５７２：絶縁層、５７３：絶縁層、５７
４：絶縁層、５７５：絶縁層、５７６：絶縁層、５８０：遮光層、５８１：カラーフィル
タ層、５８２：オーバーコート層、６００：基板、６２１：絶縁層、６２２：絶縁層、６
２３：絶縁層、６３１：酸化物半導体膜、６３２：酸化物半導体膜、６３３：酸化物半導
体膜、６５０：基板、６５１：絶縁層、６５２：絶縁層、６５３：絶縁層、６５４：絶縁
層、６６０：導電層、６６１：導電層、６６２：導電層、６６３：導電層、６６４：導電
層、６６５：導電層、６６６：導電層、６６７：導電層、６６８：導電層、６６９：導電
層、６７１：基板、６７２：絶縁層、６７３：絶縁層、６７４：絶縁層、６７５：絶縁層
、６８０：半導体層、６８１：半導体層、６８２：チャネル領域、６８３：ＬＤＤ領域、
６８４：不純物領域、６８５：チャネル領域、６８６：不純物領域、８１０：携帯情報端
末、８１５：筐体、８１６：表示パネル、８１８：ヒンジ、８２０：携帯情報端末、８２
２：表示部、８２５：非表示部、８４０：携帯情報端末、８４５：携帯情報端末、８５５
：情報、８５６：情報、８５７：情報、８８０：携帯情報端末、８８７：情報、８８９：
操作ボタン、
７０００：表示装置、７００１：筐体、７００２：表示部、７００３：支持台、７１００
：携帯情報端末、７１０１：筐体、７１０２：表示部、７１０３：バンド、７１０４：バ
ックル、７１０５：操作ボタン、７１０６：入出力端子、７１０７：アイコン、７２０１
：台部、７２０３：操作スイッチ、７２１０：照明装置、７３００：タッチパネル、７３
０１：筐体、７３０２：表示部、７３０３：操作ボタン、７３０４：部材、７３０５：制
御部、７４００：携帯電話機、７４０１：筐体、７４０２：表示部、７４０３：操作ボタ
ン、７４０４：外部接続ポート、７４０５：スピーカ、７４０６：マイクロフォン、
【図１】
2020154331.tif 000003
【図２】
2020154331.tif 000004
【図３】
2020154331.tif 000005
【図４】
2020154331.tif 000006
【図５】
2020154331.tif 000007
【図６】
2020154331.tif 000008
【図７】
2020154331.tif 000009
【図８】
2020154331.tif 000010
【図９】
2020154331.tif 000011
【図１０】
2020154331.tif 000012
【図１１】
2020154331.tif 000013
【図１２】
2020154331.tif 000014
【図１３】
2020154331.tif 000015
【図１４】
2020154331.tif 000016
【図１５】
2020154331.tif 000017
【図１６】
2020154331.tif 000018
【図１７】
2020154331.tif 000019
【図１８】
2020154331.tif 000020
【図１９】
2020154331.tif 000021
【図２０】
2020154331.tif 000022
【図２１】
2020154331.tif 000023