(57)【要約】【課題】安定した性能を有する小型の３相結合インダクタを提供する。【解決手段】結合インダクタ１は、インターリーブ方式の３相のスイッチング回路に用いられ、コア２と、互いに磁気結合した３つの巻線３１ａ〜３１ｃを有する。コア２は、それぞれに巻線３１ａ〜３１ｃが巻回され、周方向に等配して配置された３つの脚部２１ａ〜２１ｃと、各脚部の一端を接合する第一接合部２２と、各脚部の他端を接合する第二接合部２３とを有する。コア２にエアギャップは設けない。【選択図】図１
2020025043.tif 000002
【特許請求の範囲】
【請求項１】
インターリーブ方式の３相のスイッチング回路に用いられ、コアと、互いに磁気結合した３つの巻線とを有する結合インダクタにおいて、
前記コアが、それぞれに巻線が巻回され、周方向に等配して配置された３つの脚部と、各脚部の一端を接合する第一接合部と、各脚部の他端を接合する第二接合部とを有し、前記コアにエアギャップが設けられておらず、
かつ前記コアが絶縁被膜付き軟磁性粉末で形成されていることを特徴とする結合インダクタ。
【請求項２】
前記絶縁被膜付き軟磁性粉末の初透磁率が３０以上、２００以下である請求項１に記載の結合インダクタ。
【請求項３】
結合係数が０．３以上、０．８５以下である請求項１または２に記載の結合インダクタ。
【請求項４】
前記第一接合部および第二接合部の中心に孔を設けた請求項１〜３何れか１項に記載の結合インダクタ。
【請求項５】
請求項１〜４の何れか１項に記載した結合インダクタを有する、インターリーブ方式の３相のスイッチング回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、結合インダクタおよび当該結合インダクタを有するスイッチング回路に関する。
【背景技術】
【０００２】
近年、蓄電池を内蔵した輸送機器（例えばハイブリッドカー、電気自動車、燃料電池車等）や電子機器（例えばスマートフォン、パーソナルコンピュータ等）の電力変換回路は高出力を維持した上で小型軽量化、すなわち高電力密度化が求められている。
【０００３】
高電力密度化を実現する回路方式としてインターリーブ方式が注目されている。インターリーブ方式は電源を複数系統に分けて各相に位相差を持たせ、リップルなどを互いに打ち消し合う制御方式である。例えば２相のインターリーブ方式では、電流位相に１８０°の位相差をもたせてリップルを相殺する。インターリーブ方式を採用することにより、出力平滑コンデンサの小型軽量化やリップルの低減を図ることができる。
【０００４】
その一方で、インターリーブ方式では、インダクタの部品点数が増加するため、高電力密度化には限界がある。そこで、インターリーブ方式に加えて、各相のインダクタを磁気的に結合して利用する結合インダクタを採用することが検討されている。結合インダクタを使用する事で以下の効果が期待される。
【０００５】
（１）従来のインターリーブ方式では並列化させた相数に等しい数のインダクタが増加することになるが、結合インダクタを用いることで、各相の巻線を単一の磁性体コアに集約させることができるため、部品点数の削減が可能となる。
【０００６】
（２）一般的にコアサイズはコア内の最大磁束が大きく関係するが、逆結合で磁気的に結合させた結合インダクタでは、巻線の直流電流から発生する直流磁束を互いに打ち消す一方で、並列化させた回路間で発生する交流磁束を共有できるため、コア内の磁束を低減でき、インダクタのサイズ低減を図ることができる。
【０００７】
以上に述べた結合インダクタの一例として、二つのＥ形状コアと、二つのＥ形状コアで挟まれ、二つのコイルが巻回されたＩ形状コアと、一方のＥ形状コアの中央脚とＩ形状コアとの間に設けられた第１ギャップと、他方のＥ形状コアの中央脚とＩ形状コアとの間に設けられた第２ギャップとを有する２相結合インダクタ（下記特許文献１）が知られている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特許第５９３４００１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
近年では、特許文献１に記載された２相インターリーブ用の結合インダクタを３相のインターリーブ回路でも使用することが検討されている。３相に拡張することで、２相の場合と比べて、入力電流を分流化できるため更なる大容量化が実現できる。また、出力側平滑コンデンサの容量をさらに低減することも可能となる。
【００１０】
しかしながら、３相のインターリーブ回路に適合する結合インダクタの検証は十分に進んでいない。例えば特許文献１に記載の２相結合インダクタのコアに、もう一つの脚を追加したとしても、各相の磁路長を同じにすることができず、磁束の偏りや各相での損失のアンバランスが生じる。従って、結合インダクタとしての性能が低下する。
【００１１】
そこで、本発明は、結合インダクタとして安定した性能を有する小型の３相結合インダクタを提供することを目的とする。
【課題を解決するための手段】
【００１２】
以上の課題を解決するため、本発明は、インターリーブ方式の３相のスイッチング回路に用いられ、コアと、互いに磁気結合した３つの巻線とを有する結合インダクタにおいて、前記コアが、それぞれに巻線が巻回され、周方向に等配して配置された３つの脚部と、各脚部の一端を接合する第一接合部と、各脚部の他端を接合する第二接合部とを有し、前記コアにエアギャップが設けられておらず、かつ前記コアが絶縁被膜付き軟磁性粉末で形成されていることを特徴とする。
【００１３】
このように、絶縁被膜付き軟磁性粉末を使用してコアを形成することにより、コア材料としてフェライトを使用する場合に比べ、漏れ磁束が発生し易くなる。従って、エアギャップを設けなくても、コア全体で適度の漏れ磁束を発生させることができる。また、漏れ磁束が流れる経路を別途設ける必要がない。従って、巻線での発熱を防止しつつ、３相結合インダクタの小型化を図ることができる。
【００１４】
絶縁被膜付き軟磁性粉末の初透磁率は３０以上、２００以下が好ましい。
【００１５】
結合係数は０．３以上、０．８５以下が好ましい。
【００１６】
第一接合部および第二接合部の中心に孔を設けておけば、第一接合部および第二接合部を成形する際のプレス荷重を低減することができ、製造設備を小型化することができる。
【００１７】
以上に述べた結合インダクタを使用して、インターリーブ方式の３相のスイッチング回路を形成することにより、回路の高電力密度化を達成することができる。
【発明の効果】
【００１８】
本発明によれば、結合インダクタとして安定した性能を有する小型の３相結合インダクタを提供することができる。
【図面の簡単な説明】
【００１９】
【図１】本実施形態に係る結合インダクタを示す斜視図である。
【図２】第一接合部を取り外した状態の当該結合インダクタを第一接合部側から見た時の平面図である。
【図３】図１に示す結合インダクタ１から巻線を取り除いた時のコアの形状を示す斜視図である。
【図４】インターリーブ方式の３相昇圧チョッパ回路を示す回路図である。
【図５】本実施形態の結合インダクタにおける第一接合部での磁束の流れを示す平面図である。
【図６】（ａ）〜（ｄ）図は、結合インダクタの他の実施形態を示す平面図である。
【図７】比較例のインダクタを示す斜視図である。
【図８】確認試験の試験結果を示す表である。
【図９】確認試験の試験結果を示す表である。
【図１０】３相結合インダクタの参考例を示す正面図である。
【図１１】３相結合インダクタの他の参考例を示す斜視図である。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態を図面に基づいて説明する。
【００２１】
図１は、本実施形態に係る結合インダクタ１の斜視図であり、図２は、後述する第一接合部２２を取り外した状態の当該結合インダクタ１を、第一接合部２２側から見た時の平面図である。
図１および図２に示すように、この結合インダクタ１は、コア２と、３つの巻線３１ａ〜３１ｃを有する。
【００２２】
図１に示すように、コア２は、脚部２１ａ〜２１ｃと、巻線３１ａ〜３１ｃの巻線軸方向に離間した同形状の第一接合部２２および第二接合部２３とを有する。第一接合部２２は脚部２１ａ〜２１ｃの各一端を接合し、第二接合部２３は、脚部２１ａ〜２１ｃの各他端を接合する。この実施形態において、脚部２１ａ〜２１ｃは円柱状に形成され、第一接合部２２および第二接合部２３は同径および同肉厚の円板状に形成されている。第一接合部２２と第二接合部２３の間には、３つの脚部２１ａ〜２１ｃを除き、磁束経路となるような他の脚部は設けられていない。
【００２３】
図２に示すように、脚部２１ａ〜２１ｃは、中心Ｏ上に同軸配置した第一接合部２２および第二接合部２３の間に、中心角θが１２０°となるように円周方向に等配した形で互いに平行に配置される。
【００２４】
各脚部２１ａ〜２１ｃの両端面は、それらの領域全てが第一接合部２２および第二接合部で覆われている。これは、不要な磁束漏れを極力抑えるためである。かかる効果を得るため、図１および図２の実施形態では、第一接合部２２および第二接合部２３の外周面の輪郭が脚部２１ａ〜２１ｃの両端面に対して外接円を構成している（特に図２参照）。この他、第一接合部２２および第二接合部２３を、その直径が上記外接円の直径よりも大きくなるように形成しても同様の効果が得られる。
【００２５】
図３は、図１に示す結合インダクタ１から巻線３１ａ〜３１ｃを取り除いた時のコア２の形状を示す斜視図である。
図３に示すように、コア２は、脚部２１ａ〜２１ｃの両端面を全て第一接合部２２および第二接合部２３の端面に接触させた状態で一体化されている。コア２には、エアギャップは設けられていない。
【００２６】
コア２を構成する脚部２１ａ〜２１ｃ、第一接合部２２および第二接合部２３は、何れも軟磁性粉末を圧縮成形した後、焼鈍処理を施すことで製作される。軟磁性粉末としては、純鉄系、アモルファス系、軟磁性合金系、ナノ結晶系等の軟磁性金属粉末に樹脂等からなる絶縁被膜をコーティングした絶縁被膜付き軟磁性粉末を使用するのが好ましい。この絶縁被膜付き軟磁性粉末の初透磁率（磁界０ A/m時の比透磁率を意味する）は、３０以上２００以下が好ましい。熱処理として焼鈍が行われ、焼結は行われないため、熱処理後のコア２の軟磁性粉末は、絶縁被膜でコーティングされた当初の形態を保持する。従って、コア２も圧縮成形前の磁性粉末と同程度の初透磁率を有する。コア２の材料としては、上記の軟磁性粉末のみを使用し、当該軟磁性粉末と樹脂粉末とを混合した混合材は使用しないのが好ましい。また、脚部２１ａ〜２１ｃ、第一接合部２２、および第二接合部２３を同じ材料で形成する他、異なる材料で形成することもできる。
【００２７】
各脚部２１ａ〜２１ｃには、それぞれ一つずつ巻線３１ａ〜３１ｃが装着される。各巻線３１ａ〜３１ｃの巻き数は同じであり、同じ導電材料で形成され、かつ同じ断面寸法を有する。従って、各巻線３１ａ〜３１ｃは等しいインダクタンスを有する。また、各巻線３１ａ〜３１ｃは同極性となるように接続および配置される。具体的には、図２に示すように、両巻線３１ａ〜３１ｃに同方向の直流電流（図中矢印方向）を流した際に、各脚部２１ａ〜２１ｃに同方向の磁束（例えば図２の紙面鉛直方向手前側に向かう磁束）が生じるように各巻線３１ａ〜３１ｃが回路に接続される。
【００２８】
以上に述べた結合インダクタ１は、例えば、第一接合部２２に各脚部２１ａ〜２１ｃの一端部を固定した状態で、予め巻回した巻線３１ａ〜３１ｃを各脚部２１ａ〜２１ｃの外周に挿入し、その後、各脚部２１ａ〜２１ｃの他端部に第二接合部２３を固定することによって製作される。各脚部２１ａ〜２１ｃは、第一接合部２１および第二接合部に対し、例えば接着によって固定される。
【００２９】
このようにして製作した結合インダクタ１では、漏れインダクタンスを利用する必要があるため、結合係数を高くしすぎないことが必要となる。もちろん結合係数が低すぎれば、磁気結合による効果を得ることができない。以上の観点から、結合インダクタ１の結合係数は、０．３〜０．８５（好ましくは０．３〜０．７５）の範囲に設定するのが好ましい。上記のとおりコア２の材料として絶縁被膜付き軟磁性粉末を使用することで、結合係数の調整が容易となり、この範囲内の結合係数を容易に得ることが可能となる。なお、ここでの結合係数は、ＪＩＳ  Ｃ ５３２１に規定された開放短絡法に基づいた、以下の式から求められる。
結合係数ｋ＝｛１−Ｌｓｃ／Ｌｏｐ｝1/2
ここで、Ｌｓｃは短絡Ｌ値（他線全てを短絡）であり、Ｌｏｐは開放Ｌ値である。
【００３０】
以上に述べた結合インダクタ１は、図４に示す、インターリーブ方式を採用した３相のスイッチング回路に配置される。ここでいうスイッチング回路は、スイッチングに伴って高周波電流が流れる回路を意味する。図４では、スイッチング回路の一例として、ＤＣ−ＤＣ３相昇圧チョッパ回路の概略構成を示している。
【００３１】
図４に示すように、電源Ｅには、結合インダクタ１における各巻線３１ａ〜３１ｃの一端が並列に接続される。巻線３１ａの他端は、第一ダイオードＤ１のアノードおよび第一スイッチング素子Ｑ１の一端と接続され、巻線３１ｂの他端は、第二ダイオードＤ２のアノードおよび第二スイッチング素子Ｑ２の一端と接続される。巻線３１ｃの他端は、第三ダイオードＤ３のアノードおよび第三スイッチング素子Ｑ３の一端と接続される。各スイッチング素子Ｑ１〜Ｑ３の他端は接地側に接続される。各スイッチング素子Ｑ１〜Ｑ３は、図示しない制御装置からの制御信号により一定周期で開閉動作を繰り返す。この時、各スイッチング素子Ｑ１〜Ｑ３は１２０°ずつ位相をずらして開閉動作を繰り返す。
【００３２】
各ダイオードＤ１〜Ｄ３のカソードから出力された電圧および電流は平滑用コンデンサＣにより平滑化され、負荷Ｒにより消費される。
【００３３】
昇圧チョッパ回路を単体で構成するシングルフェーズ方式の場合、出力側の平滑用コンデンサに送られる電流が断続的となるため、平滑用コンデンサは激しい充電と放電を繰り返す。そのため、平滑用コンデンサに大きな容量が必要となり、平滑用コンデンサが大型化する。これに対し、回路を並列化して動作させる図４のインターリーブ方式（マルチフェーズ方式）では、各相を交互にスイッチングさせるように制御を行うため、平滑用コンデンサＣの蓄積電荷変動が低減され、平滑用コンデンサＣの小型化を達成することができる。
【００３４】
加えて、インターリーブ回路を３相に拡張しているので、２相の場合と比べて、入力電流を分流化できるため更なる大容量化が実現できる。また、出力側平滑コンデンサの容量をさらに低減することも可能となる。
【００３５】
また、結合インダクタ１では、各相のインダクタを磁気的に相互結合し、等価的に一つのインダクタで昇圧動作を行うことができる。図５は、本実施形態の結合インダクタ１における第一接合部２２での磁束の流れを示す平面図である。同図に示すように、結合インダクタ１の動作中は、インダクタ平均電流から発生する直流磁束（破線矢印で示す）が相互に打ち消し合う。その一方で、交流磁束φab，φba，φbc，φcb，φac，φca（実線矢印で示す）は、これらの任意の組合せで共有して強め合い、あるいは打消し合って磁束経路を循環する。このように、直流磁束を互いに打消し合うことでコア内磁束を低減できる一方で、交流成分の磁束が循環する磁束経路が形成されるため、結合インダクタ１のインダクタンスが大きくなる。従って、コア２に発生する磁束を減らしてコア２を小型化することができる。これによりリプル幅を小さくすると共に、重畳特性を良化することができる。
【００３６】
また、コア２の磁束経路にエアギャップが形成されていないため、漏れ磁束が小さくなる。従って、漏れ磁束が巻線３１ａ〜３１ｃに到達し、各巻線で渦電流を生じることによる巻線３１ａ〜３１ｃの発熱を防止することができる。またインダクタンスの低下も防止することができる。これにより小型でありながら巻線３１ａ〜３１ｃでの発熱の小さい結合インダクタ１を提供することが可能となる。
【００３７】
次に、本実施形態にかかる３相結合インダクタ１の優位性を、他に想定される３相結合インダクタ（参考例）との対比で説明する。
【００３８】
３相結合インダクタの単純形態として、図１０に示すように、４脚型平面構造のコア２００を用いることも考えられる。これは、巻線３０１を巻回するための３つの脚に加え、漏れ磁束の経路を確保するためにエアギャップＧ１を有する１つの脚を設けたものである。しかしながら、このコア構造では、巻線３０１間の距離や各相の漏れ磁束が流れる経路の磁路長が異なっており、対称性を欠くため、各相均一にすべき漏れインダクタンスや相互インダクタンスに大きな差が生じる。そのため、結合インインダクタの性能劣化を招く点が問題となる。
【００３９】
この問題を解決する３相結合インダクタとして、図１１に示す立体構造のコア構造が考えられる（参考例）。この結合インダクタは、コアに、１２０°位置をずらして配置した３つの外側脚２１０と、エアギャップＧ２を有する中央脚２１１とを設け、３つの外側脚２１０にそれぞれ巻線３１０を巻回すると共に、中央脚２１１を漏れ磁束の経路として使用するものである。しかしながら、このコア構造では、磁束の打ち消し合いが生じず、中央脚２１１に磁束が流れ込む（図中の矢印で示す）構造であるため、磁気飽和を防止する必要性から中央脚２１１を大径化せざるを得ない。そのため結合インダクタの小型化を図るには限界がある。
【００４０】
これに対し、本実施形態では、初透磁率３０〜２００の絶縁被膜付き軟磁性粉末を使用してコア２を形成しているので、一般的なコア材料であるフェライト（初透磁率２３００〜２５００）を使用する場合に比べ、漏れ磁束が発生し易い。従って、図１１に示す中央脚２１１を省略してもコア２全体で適度の漏れ磁束を発生させることができる。これによりリプル抑制効果と直流電流重畳特性の良化とを達成しつつ、結合インダクタ１の小型化を図ることが可能となる。
【００４１】
また、フェライトをコア材料とした場合、フェライトの初透磁率が高いため、漏れ磁束が少なくなる。そのため、インダクタを大型化しないとリプル幅を抑制できず、小型化の要請に応えることができない。漏れ磁束を多くするためには磁束経路にエアギャップ（図１０の符号Ｇ１、図１１の符号Ｇ２参照）を設けるのが有効であるが、これでは既に述べたように巻線３１ａ〜３１ｃでの発熱の問題を生じる。
【００４２】
これに対し、本実施形態のように、初透磁率３０〜２００の絶縁被膜付き軟磁性粉末を使用してコア２を形成することにより、エアギャップを設けない場合でも適度の結合係数（０．３０〜０．８５）を得ることができる。そのため、エアギャップを設けた場合に問題となる巻線３１ａ〜３１ｃでの発熱を防止しつつ、安定したリプル抑制効果および直流電流重畳特性を有する小型の結合インダクタ１を提供することができる。
【００４３】
次に、３相結合インダクタ１の他の実施形態を図６（ａ）〜図６（ｄ）に基づいて説明する。図６（ａ）〜図６（ｄ）６に示す実施形態は、何れも結合インダクタ１を第一接合部２２側から見た平面図である。図６（ａ）〜図６（ｄ）に示す実施形態は、図１および図２に示す実施形態とコア構造を異にするが、その他の構成は共通する。
【００４４】
図６（ａ）は、図１に示す実施形態において、第一接合部２２および第二接合部２３を、中心に孔２４を有する孔開き円板状に形成した例を示し、図６（ｂ）は、第一接合部２２および第二接合部２３を三角板状に形成した例を示す。図６（ｃ）は、図６（ｂ）の実施形態において、第一接合部２２および第二接合部２３の中心に孔２４を設けた例を示し、図６（ｄ）は、第一接合部２２および第二接合部２３を、中心から放射状に延びた形状に形成した例である。図６（ａ）〜図６（ｄ）から明らかなように、等配位置に配置された３つの柱部２１ａ〜２１ｃの両端面は、その全領域が第一接合部２２および第二接合部２３によって覆われている。
【００４５】
なお、図６（ａ）および図６（ｃ）に示すように、第一接合部２２および第二接合部２３の中心に孔２４を設けることにより、第１接合部２２および第二接合部２３を成形する際のプレス荷重を低減することが可能となる。
【００４６】
次に本実施形態に係る結合インダクタ１について、その効果を確認する確認試験を行ったので、その詳細および結果を説明する。
【００４７】
実施例として図１に示す結合インダクタ１を使用した。また、比較例として、図７に示すように、実施例１の結合インダクタから、２つの巻線３１ｂ，３１ｃを取り除いたインダクタ１’を使用した。実施例については３つの巻線３１ａ，３１ｂ，３１ｃに位相差１２０°の電圧を印加した時の通電電流よりインダクタンス値を測定した。比較例については、交流電流を通電した時のインダクタンス値を測定した。また、それぞれ直流重畳電流を与えない時（重畳電流０Ａ）と２５Ａの直流重畳電流を与えた時のインダクタンス値、および重畳電流０Ａと２５Ａの時のインダクタンスの変化率を測定した。実施例および比較例におけるコア２は、軟磁性材料としてアモルファス系を使用した絶縁被膜付き軟磁性粉末（初透磁率７０）で形成している。
【００４８】
なお、３つの巻線に位相差１２０°の電流を通電させる際に、ＬＣＲメータで測定されるインダクタンス値が回路動作時にそのまま作用するわけではない。そこで、この確認試験では、下記の式１および式２から求めたインダクタンスＬの値を比較対象としている。両式におけるＶinおよびＶoutは、実施例および比較例のインダクタにおける入力電圧および出力電圧を表す。また、ｄはデューティ比、ΔＩはリプル電流幅、ｆはスイッチング周波数（５０ｋＨｚ）を表す。
【００４９】
ｄ＝１−Ｖin／Ｖout    …式１
Ｌ＝（Ｖｉｎ／ΔＩ）×（１／ｆ）×ｄ    …式２
【００５０】
実施例および比較例について、重畳電流を０Ａおよび２５Ａとした時のインダクタンス値を図８に示し、重畳電流を０Ａから２５Ａに変化させた時のインダクタンスの変化率を図９に示す。
【００５１】
図８および図９の表から明らかなように、重畳電流０Ａの時、実施例のインダクタンス値は比較例とほぼ同等となる。その一方で、重畳電流を与えた時には実施例の方が比較例よりもインダクタンス値が大きくなり、インダクタンスの変化率も実施例の方が比較例よりも小さい。従って、実施例は、比較例に比べて十分なリプル電流の抑制効果を有しつつ重畳特性の良化を達成できることが確認された。
【００５２】
以上の説明では、結合インダクタ１を昇圧チョッパ回路に配置する場合を例示したが、以上に述べた結合インダクタ１は、インターリーブ方式の二相のスイッチング回路を有するものであれば任意の回路に使用できる。例えば、ＰＦＣ（power factor correction）回路、コンバータ回路、インバータ回路等における変圧用途（降圧、昇圧を問わない）、インバータ用途、コンバータ用途等に使用することができる。
【符号の説明】
【００５３】
１      結合インダクタ
２      コア
２１ａ〜２１ｃ  脚部
２２    第一接合部
２３    第二接合部
２４    孔
３１ａ〜３１ｃ    巻線
【図１】
2020025043.tif 000003
【図２】
2020025043.tif 000004
【図３】
2020025043.tif 000005
【図４】
2020025043.tif 000006
【図５】
2020025043.tif 000007
【図６】
2020025043.tif 000008
【図７】
2020025043.tif 000009
【図８】
2020025043.tif 000010
【図９】
2020025043.tif 000011
【図１０】
2020025043.tif 000012
【図１１】
2020025043.tif 000013