(57)【要約】  クロック変換装置４５は、第１クロックに同期してデータが書き込まれ第２クロックに同期してデータが読み出されるエラスティックストアメモリ６４と、第１クロックの分周クロックに第１可変位相シフトを加えた第３クロック及び第２クロックの分周クロックに第２可変位相シフトを加えた第４クロックの位相差を検出する位相比較器８０と、上記位相差に応じた周波数のクロックを第２クロックとして生成する発振器４７と、を備える。
2012042594.tif 000002
【特許請求の範囲】
【請求項１】
第１クロックに同期してデータが書き込まれ、第２クロックに同期してデータが読み出されるエラスティックストアメモリと、
前記第１クロックの分周クロックに第１可変位相シフトを加えた第３クロック、及び前記第２クロックの分周クロックに第２可変位相シフトを加えた第４クロックの位相差を検出する位相比較器と、
前記位相差に応じた周波数のクロックを前記第２クロックとして生成する発振器と、
を備えるクロック変換装置。
【請求項２】
前記第１可変位相シフトとして３６０°／ｎの整数倍の位相シフト（ｎは自然数）を前記第１クロックの分周クロックに加えて前記第３クロックを作成する第１位相シフト付加部と、
前記第２可変位相シフトとして３６０°／（ｎ×ｍ）の整数倍の位相シフト（ｍは自然数）を前記第２クロックの分周クロックに加えて前記第４クロックを作成する第２位相シフト付加部と、
を備える請求項１に記載のクロック変換装置。
【請求項３】
前記第１可変位相シフトとして３６０°／（ｎ×ｍ）の整数倍の位相シフト（ｎ及びｍは自然数）を前記第１クロックの分周クロックに加えて前記第３クロックを作成する第１位相シフト付加部と、
前記第２可変位相シフトとして３６０°／ｎの整数倍の位相シフトを前記第２クロックの分周クロックに加えて前記第４クロックを作成する第２位相シフト付加部と、
を備える請求項１に記載のクロック変換装置。
【請求項４】
前記第１可変位相シフトとして（３６０°／（ｎ＋ｍ））のｉ倍の位相シフト（ｎ及びｍは自然数、ｉは０〜（ｎ−１）の整数）を前記第１クロックの分周クロックに加えて前記第３クロックを作成する第１位相シフト付加部と、
前記第２可変位相シフトとして（３６０°／（ｎ＋ｍ））のｊ倍の位相シフト（ｊは０〜（ｍ−１）の整数）を前記第２クロックの分周クロックに加えて前記第４クロックを作成する第２位相シフト付加部と、
を備える請求項１に記載のクロック変換装置。
【請求項５】
請求項１〜４のいずれか一項に記載のクロック変換装置を備えるフレーム処理装置であって、
前記第１クロックに同期したフレームを受信する受信部と、
前記フレームからペイロードを検出するデマッピング部と、を備え、
前記クロック変換装置は、前記ペイロードに格納されるデータを前記エラスティックストアメモリに書き込む、フレーム処理装置。
【請求項６】
請求項２〜４のいずれか一項に記載のクロック変換装置を備えるフレーム処理装置であって、
前記第１クロックに同期したフレームを受信する受信部と、
前記フレームからペイロードを検出するデマッピング部と、を備え、
前記クロック変換装置は、前記ペイロードに格納されるデータを前記エラスティックストアメモリに書き込み、
前記クロック変換装置は、前記フレームで指示されるスタッフ制御ビットの受信回数に応じて、前記第１可変位相シフト及び前記第２可変位相シフトのシフト量を決定するシフト量決定部を備える請求項５に記載のフレーム処理装置。
【請求項７】
前記第１位相シフト付加部は、互いに異なる複数の位相シフト量の中から前記第１可変シフトの位相シフト量を選択する第１セレクタを備え、
前記第２位相シフト付加部は、互いに異なる複数の位相シフト量の中から前記第２可変シフトの位相シフト量を選択する第２セレクタを備え、
前記シフト量決定部は、前記スタッフ制御ビットの受信回数に応じて前記第１セレクタ及び前記第２セレクタの選択指示信号を生成するデコーダを備える請求項６に記載のフレーム処理装置。
【請求項８】
前記シフト量決定部は、前記スタッフ制御ビットの受信回数をカウントするカウンタを備え、
前記デコーダは、前記スタッフ制御ビットのカウント値に応じて前記選択指示信号を生成する請求項７に記載のフレーム処理装置。
【請求項９】
第１クロックに同期してデータが書き込まれ、第２クロックに同期してデータが読み出されるエラスティックストアメモリの読出クロックの周波数を制御する周波数制御方法であって、
前記第１クロックの分周クロックに第１可変位相シフトを加えた第３クロック、及び前記第２クロックの分周クロックに第２可変位相シフトを加えた第４クロックを作成し、
前記第３クロック及び前記第４クロックの位相差を検出し、
前記位相差に応じて前記第２クロックの周波数を制御する周波数制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書で論じられる実施態様は、エラスティックストアメモリの読出クロックの制御に関する。
【背景技術】
【０００２】
同期伝送ネットワークには、各伝送装置が動作するクロック信号の周波数変動を吸収するためにスタッフの処理を行うものがある。スタッフの処理を行う同期伝送ネットワークには、例えば、ＳＯＮＥＴ（Synchronous Optical NETwork）／ＳＤＨ（Synchronous Digital Hierarchy）や、ＯＴＮ（Optical Transport Network）などがある。【０００３】
同期伝送ネットワーク内の各伝送装置は、受信フレームから抽出した受信クロックに同期して受信フレームの受信処理を行った後に、受信したデータを装置内の内部クロックに同期したデータに変換する。【０００４】
図１は、受信クロックに同期した受信データを装置内クロックに同期したデータへ変換する従来のクロック変換部の例を示す構成図である。クロック変換部１００は、分周器１０１、１０５、１１０、１１６と、シリアルパラレル変換器１０２と、書込制御器１０３と、エラスティックストアメモリ１０４を備える。【０００５】
また、クロック変換部１００は、位相シフタ１１１と、セレクタ１１２と、カウンタ１１３及び１１４と、デコーダ１１５と、位相比較器１１７を備える。なお、以下の説明及び添付する図面において、シリアルパラレル変換器、エラスティックストアメモリ及びセレクタを、それぞれ「Ｓ／Ｐ」、「ＥＳ」及び「ＳＥＬ」と表記することがある。【０００６】
分周器１０１は、受信フレームから抽出された第１クロックを所定の分周比で分周する。分周器１０１は、第１クロックの分周クロックを、Ｓ／Ｐ１０２、書込制御器１０３、ＥＳ１０４、並びにカウンタ１１３及び１１４へ出力する。【０００７】
Ｓ／Ｐ１０２は、受信フレームに含まれていたデータを入力データとして受信し、所定のビット幅のパラレルデータに変換する。パラレルデータは書込制御器１０３へ入力される。【０００８】
書込制御器１０３は、入力データ内の有効データ範囲を示す指示情報に従って入力データから有効データを選別し、ＥＳ１０４の書込データバスＷＤＴへ有効データを出力する。また、書込制御器１０３は、有効データを出力する間に書込イネーブル信号ＷＥＮをＥＳ１０４へ出力する。分周器１０１からＥＳ１０４へは、分周クロックが書込クロックＷＣＬＫとして入力される。【０００９】
分周器１０５は、電圧制御発振器２００により生成される第２クロックを分周する。分周器１０５は、第２クロックの分周クロックを読出クロックＲＣＬＫとしてＥＳ１０４へ入力する。ＥＳ１０４に格納された入力データは、読出イネーブル信号に従って第２クロックに同期したタイミングで読み出される。この結果、クロック変換部１００に入力されたデータは、第２クロックに同期したデータに変換される。【００１０】
スタッフが発生すると１フレームあたりの有効データ量が変動する。このためＥＳ１０４に格納されるデータ量が変動する。クロック変換部１００は、スタッフが発生したとき読出クロックＲＣＬＫの位相を進退させることによりＥＳ１０４に格納されるデータ量の変動を吸収する。【００１１】
読出クロックＲＣＬＫの位相制御は、第２クロックを発生する電圧制御発振器２００の発振周波数を制御し、第２クロックの位相を変化させることによって行われる。電圧制御発振器２００の発振周波数を制御する回路の構成及び動作を以下に説明する。【００１２】
分周器１１０は、第１クロックを分周する。位相シフタ１１１は、第１クロックの分周クロックに、３６°×ｉの位相シフトをそれぞれ与えた１０通りのクロック信号を出力する。ここでｉは０〜９の整数である。すなわち、位相シフタ１１１は、ステップ幅を３６°とする１０ステップの位相シフトを第１クロックの分周クロックに与えた１０個のクロック信号を出力する。【００１３】
図２は、位相シフタ１１１から出力されるクロックのタイムチャートである。信号ＣＬＫ１〜ＣＬＫ９は、それぞれ第１クロックの分周クロックに３６°×ｉ（ｉは０〜９の整数）の位相シフトを与えた位相シフタ１１１の出力クロックを示す。【００１４】
図１を参照する。ＳＥＬ１１２は、デコーダ１１５が出力する選択指示信号に従って、クロック信号ＣＬＫ１〜ＣＬＫ９のうちの１つを選択して位相比較器１１７に出力する。図１の構成の説明において、ＳＥＬ１１２により選択されたクロック信号を「第３クロック」と表記することがある。【００１５】
カウンタ１１３は、正スタッフ及び負スタッフが生じたことを知らせる正スタッフ信号及び負スタッフ信号をそれぞれ入力ＥＮ（−）及びＥＮ（＋）として受信し、発生したスタッフをカウントする。カウンタ１１３は、入力ＥＮ（−）を受信する度にカウント数を１つ減少させ、入力ＥＮ（＋）を受信する度にカウント数を１つ増加させる。【００１６】
カウンタ１１３は、カウント数が上限値を超えたとき、キャリーアウト信号ＣＯ（＋）を出力してカウント数を０に戻す。カウンタ１１３は、カウント数が下限値を下回るとき、キャリーアウト信号ＣＯ（−）を出力してカウント数を０に戻す。【００１７】
カウンタ１１４は、カウンタ１１３のキャリーアウト信号ＣＯ（＋）及びＣＯ（−）を、それぞれ入力ＥＮ（＋）及びＥＮ（−）として受信し、キャリーアウトの受信回数をカウントする。カウンタ１１４は、キャリーアウト信号ＣＯ（＋）を受信するとカウント数を１増加させ、キャリーアウト信号ＣＯ（−）を受信するとカウント数を１減少させる。【００１８】
また、カウンタ１１４は、カウント数が０より小さくなるとカウント数を９へ変更する。カウンタ１１４は、カウント数が９より大きくなるとカウント数を０へ変更する。カウンタ１１４は、カウント数Ｑをデコーダ１１５に出力する。【００１９】
デコーダ１１５は、カウント数Ｑに応じてＳＥＬ１１２の選択指示信号を生成する。例えば、デコーダ１１５は、カウント数Ｑ（Ｑ＝０〜９）を示す選択指示信号を生成する。ＳＥＬ１１２は、第１クロックの分周クロックに、３６°×Ｑの位相シフトを与えたクロックを第３クロックとして位相比較器１１７へ出力する。【００２０】
したがって、カウンタ１１３のカウント数の上下限値をそれぞれ「ｋ」及び「−ｋ」とすると、カウント数が「ｋ」を超える度に、位相比較器１１７へ入力される第３クロックの位相が３６°進む。また、カウント数が「−ｋ」を下回る度に、第３クロックの位相が３６°遅れる。【００２１】
位相比較器１１７は、ＳＥＬ１１２から出力される第３クロックと、分周器１１６により第２クロックを分周して得られる分周クロックＣＬＫＲとの位相差を比較する。ローパスフィルタ２０１は、位相比較器１１７により検出された位相差に応じた電圧信号を生成し、電圧信号を電圧制御発振器２００に出力する。なお、以下の説明及び添付する図面において、ローパスフィルタを「ＬＰＦ」と表記することがある。【００２２】
電圧制御発振器２００は、第３クロックの位相と分周クロックＣＬＫＲとの位相が所定の位相関係を保つように、第２クロックの周波数を制御する。したがって、ＳＥＬ１１２が第３クロックの位相を進めると、電圧制御発振器２００は、第２クロックの周波数を速めて分周クロックＣＬＫＲの位相を第３クロックの位相に追従させる。一方で、ＳＥＬ１１２が第３クロックの位相を遅らせると、電圧制御発振器２００は、第２クロックの周波数を遅らせて分周クロックＣＬＫＲの位相を第３クロックの位相に追従させる。【００２３】
以下、電圧制御発振器２００による第２クロックの位相制御を説明する。図３の（Ａ）〜図３の（Ｃ）は、クロック変換部１００における第２クロックの周波数制御の説明図である。図３の（Ａ）は、図２に示すクロックＣＬＫ１がＳＥＬ１１２により選択されており、ＣＬＫ１と第２クロックの分周クロックＣＬＫＲとの同期が確立している状態を示す。【００２４】
図３の（Ｂ）は、ＳＥＬ１１２がクロックＣＬＫ２を選択し、その結果、ＳＥＬ１１２から出力されるクロックの位相が進んだ状態を示す。ＣＬＫ２が選択された直後では、第２クロックの分周クロックＣＬＫＲとＣＬＫ２との同期が一時的に外れる。【００２５】
図３の（Ｃ）は、図３の（Ｂ）の後に時間が経過し、第２クロックの分周クロックＣＬＫＲとＣＬＫ２との同期が確立した状態を示す。電圧制御発振器２００は、図３の（Ｂ）において同期が外れてから図３の（Ｃ）で同期を確立するまでの間、第２クロックの周波数を速めて、第２クロックの分周クロックＣＬＫＲの位相を進めて同期を確立する。【００２６】
したがって、負スタッフが発生してＥＳ１０４に格納されるデータ量が増加すると第３クロックの位相が進む。この結果、電圧制御発振器２００は第２クロックの周波数を速める周波数制御を行うことで、ＥＳ１０４の読出クロックＲＣＬＫを速めてＥＳ１０４のデータ格納量を低減させる。【００２７】
反対に、正スタッフが発生してＥＳ１０４に格納されるデータ量が減少すると第３クロックの位相が遅れる。この結果、電圧制御発振器２００は第２クロックの周波数を遅らせる周波数制御を行うことで、ＥＳ１０４の読出クロックＲＣＬＫを遅らせてＥＳ１０４のデータ格納量を増加させる。【００２８】
なお、複数のインタフェースユニットを収容する主信号処理ユニットにおいて生成される装置内基準フレームタイミングをフレームタイミング分配部により各インタフェースユニットに分配するＳＤＨ（Synchronous Digital Hierarchy）伝送装置が提案されている。このＳＤＨ伝送装置では、各インタフェース盤からの各主信号のフレーム先頭位置のずれのバラツキを最小限に抑制することで、ポインタ処理技術を用いずに、最小限のメモリ容量で主信号のフレームタイミング乗り換えを行なう。こうすることにより、処理チャンネル数が増加しても装置規模を最小限に抑制する。
【先行技術文献】
【特許文献】
【００２９】
【特許文献１】国際公開第２０００／０７４２８３号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００３０】
ＥＳ１０４に要する容量は、第２クロックの位相制御が１回実行されるまでにスタッフの発生を何回待つかに依存する。つまり、ＥＳ１０４の所要容量は、１回の第２クロックの位相制御で変化する位相のステップ幅の細かさに依存する。言い換えれば、ＥＳ１０４の所要容量は、第２クロックの位相制御の細かさすなわち粒度に依存する。【００３１】
上述した従来の構成例では、第２クロックの位相制御の粒度は、位相シフタ１１１が与えることができる位相シフトのステップ数に応じて定まる。一方で、クロック変換部１００をＡＳＩＣ（Application Specific Integrated Circuit）で実現する場合には、位相シフタ１１１は、ＡＳＩＣに予め用意された回路を使用することが多い。【００３２】
位相シフタ１１１の位相シフトのステップ数はＡＳＩＣのベンダによって定められるため、ＥＳ１０４の所要容量に応じてユーザが自由に決めることは難しい。このため、第２クロックの位相制御の粒度を自由に決定することができなかった。【００３３】
実施態様の装置及び方法は、第１クロックに同期してデータが書き込まれ、第２クロックに同期してデータが読み出されるエラスティックストアメモリを備えるクロック変換装置において、第２クロックの新規な位相制御方法を提供することを目的とする。実施態様の装置及び方法は、第１クロックの分周クロックと第２クロックの分周クロックとの位相差に基づき第２クロックの位相を制御する場合に、第２クロックの位相制御の粒度の自由度を高めることを目的とする。
【課題を解決するための手段】
【００３４】
一つの実施態様によるクロック変換装置は、第１クロックに同期してデータが書き込まれ第２クロックに同期してデータが読み出されるエラスティックストアメモリと、第１クロックの分周クロックに第１可変位相シフトを加えた第３クロック及び第２クロックの分周クロックに第２可変位相シフトを加えた第４クロックの位相差を検出する位相比較器と、上記位相差に応じた周波数のクロックを第２クロックとして生成する発振器と、を備える。
【発明の効果】
【００３５】
上記実施形態によれば、第１クロックの分周クロックと第２クロックの分周クロックとの位相差に基づき第２クロックの位相を制御する場合に、第２クロックの位相制御の粒度の自由度を高めることが可能となる。【００３６】
本発明の目的及び利点は、特に特許請求の範囲に示した要素及びその組合せを用いて具現化され達成される。前述の一般的な記述と以下の詳細な記述の両方は、単なる例示及び説明であり、特許請求の範囲のように本発明を限定するものでないと解するべきである。
【図面の簡単な説明】
【００３７】
【図１】従来のクロック変換部の例を示す構成図である。
【図２】位相シフタから出力されるクロックのタイムチャートである。
【図３】（Ａ）〜（Ｃ）は、図１のクロック変換部における第２クロックの制御の説明図である。
【図４】通信ネットワークの概略構成図である。
【図５】フレーム処理ユニットの例を示す構成図である。
【図６】クロック変換部の第１例を示す構成図である。
【図７】第１位相シフタから出力されるクロックのタイムチャートである。
【図８】第２位相シフタから出力されるクロックのタイムチャートである。
【図９】第１カウンタ及び第２カウンタの動作の説明図である。
【図１０】図６の第２デコーダによるデコード処理の例の説明図である。
【図１１】（Ａ）〜（Ｃ）は、第２クロックの制御の説明図（その１）である。
【図１２】（Ａ）〜（Ｃ）は、第２クロックの制御の説明図（その２）である。
【図１３】（Ａ）〜（Ｃ）は、第２クロックの制御の説明図（その３）である。
【図１４】クロック変換部の第２例を示す構成図である。
【図１５】クロック変換部の第３例を示す構成図である。
【図１６】図１５の第１デコーダによるデコード処理の例の説明図である。
【図１７】図１５の第２デコーダによるデコード処理の例の説明図である。
【発明を実施するための形態】
【００３８】
以下、添付される図面を参照して、好ましい実施例について説明する。図４は、通信ネットワークの概略構成図である。通信ネットワーク１は、ロングホールネットワーク１０及び１１と、メトロネットワーク２０と、アクセスネットワーク３０〜３２を含む。参照符号１２〜１９は、ロングホールネットワーク１０においてフレームを伝送する伝送装置であり、参照符号２１〜２４は、メトロネットワーク２０においてフレームを伝送する伝送装置である。
【００３９】
各伝送装置１２〜１９及び２１〜２４は、受信したフレームをデマッピングしてペイロードを読み出すフレーム処理ユニットを備える。図５は、フレーム処理ユニットの例を示す構成図である。図５のフレーム処理ユニット４０は、メトロネットワーク２０とアクセスネットワーク３０〜３２とを接続する伝送装置２１に設けられる。
【００４０】
フレーム処理ユニット４０は、伝送装置２１においてメトロネットワーク２０上で伝送されるＯＴＮフレームと、アクセスネットワーク３０〜３２上で伝送されるＳＴＳ（Synchronous Transport Signal）フレームの間のフレーム変換を行う。
【００４１】
フレーム処理ユニット４０は、光通信インタフェース４１、４６、５１及び５５と、同期部４２と、復号部４３と、デマッパ４４と、クロック変換部４５及び５２と、マッパ５３と、符号化部５４を備える。
【００４２】
光通信インタフェース４１は、メトロネットワーク２０上で伝送されるＯＴＮフレームを受信し、ＯＴＮフレームをパラレル形式の電気信号へ変換する。同期部４２は、電気信号に変換されたＯＴＮフレームの同期を検出する。復号部４３は、ＯＴＮフレームの復号化を行う。
【００４３】
デマッパ４４は、ＯＴＮフレームのデマッピング処理を行い、ＯＴＮフレームにおいてペイロードによって占められる有効データ範囲と、ＯＴＮフレームにて指示されたスタッフ指示ビットを検出する。デマッパ４４は、ＯＴＮフレームにおいてペイロードが占める有効データ範囲を示す指示情報と、スタッフ指示ビットの内容を示す正スタッフ信号及び負スタッフ信号を、クロック変換部４５へ入力する。
【００４４】
クロック変換部４５は、受信したＯＴＮフレームから抽出した受信クロックに同期するＯＴＮフレームに格納されるデータを、伝送装置２１内の内部クロックに同期するデータに変換する。以下の説明において、受信クロックを「第１クロック」と表記し、内部クロックを「第２クロック」と表記することがある。
【００４５】
光通信インタフェース４６は、クロック変換部４５によりＯＴＮフレームのペイロードから取り出されたＳＴＳフレームを光信号に変換し、アクセスネットワーク３０へ送信する。
【００４６】
一方で、光通信インタフェース５１は、アクセスネットワーク３０上で伝送されるＳＴＳフレームを受信し、ＳＴＳフレームをパラレル形式の電気信号へ変換する。クロック変換部５２は、ＳＴＳフレームのクロックを変換する。
【００４７】
マッパ５３は、ＯＴＮフレームを生成し、ＳＴＳフレームをＯＴＮフレームのペイロードに格納する。符号化部５４は、ＯＴＮフレームを符号化する。光通信インタフェース５５は、ＯＴＮフレームを光信号に変換してメトロネットワーク２０へ送信する。
【００４８】
なお、図５に示すフレーム処理ユニット４０はあくまで例示であって、本明細書で説明される実施態様のフレーム処理ユニットは図５のフレーム処理ユニットの形態に限定されるものではない。本明細書で説明される実施態様のフレーム処理ユニットは、スタッフが発生するフレームを受信し、かつ受信クロックに同期する受信フレームを内部クロックに同期したデータに変換するためのエラスティックストアメモリを備えるものであれば、どのようなユニットにも適用される。
【００４９】
図６は、クロック変換部４５の第１例を示す構成図である。クロック変換部４５は、分周器６１、６５、７０、７６と、Ｓ／Ｐ６２と、書込制御器６３と、ＥＳ６４を備える。また、クロック変換部４５は、第１位相シフタ７１と、第１ＳＥＬ７２と、第１カウンタ７３及び第２カウンタ７４と、第１デコーダ７５を備える。
【００５０】
また、クロック変換部４５は、第２位相シフタ７７と、第２ＳＥＬ７８と、第２デコーダ７９と、位相比較器８０を備える。
【００５１】
分周器６１は、第１クロックを所定の分周比で分周する。分周器６１は、第１クロックの分周クロックを、Ｓ／Ｐ６２、書込制御器６３、ＥＳ６４、並びに第１カウンタ７３及び第２カウンタ７４へ出力する。Ｓ／Ｐ６２は、受信フレームに含まれていたデータを入力データとして受信し、所定のビット幅のパラレルデータに変換する。パラレルデータは書込制御器６３へ入力される。
【００５２】
書込制御器６３は、デマッパ４４から受信した指示情報に従って入力データ中の有効データを選別し、ＥＳ６４の書込データバスＷＤＴに有効データを出力する。また、書込制御器６３は、有効データを出力する間に書込イネーブル信号ＷＥＮをＥＳ６４へ出力する。分周器６１からＥＳ６４へは、分周クロックが書込クロックＷＣＬＫとして入力される。
【００５３】
分周器６５は、電圧制御発振器４７により生成される第２クロックを分周する。分周器６５は、第２クロックを分周する。第２クロックの分周クロックは、読出クロックＲＣＬＫとしてＥＳ６４へ入力する。ＥＳ６４に格納された入力データは、読出イネーブル信号ＲＥＮに従って第２クロックに同期したタイミングで読み出される。
【００５４】
分周器７０は、第１クロックを分周する。第１位相シフタ７１は、第１クロックの分周クロックに（３６０°／ｎ）×ｉの位相シフトをそれぞれ与えたｎ通りのクロック信号Ｃ０〜Ｃｎ−１を出力する。ここでｎは自然数であり、ｉは０から（ｎ−１）の整数である。すなわち、第１位相シフタ７１は、ステップ幅を（３６０°／ｎ）とするｎステップの位相シフトを第１クロックの分周クロックに与えたｎ個のクロック信号を出力する。
【００５５】
図７は、第１位相シフタ７１から出力されるクロック信号Ｃ０〜Ｃｎ−１のタイムチャートである。図７は、ｎ＝１０の場合の例示を示しているが、ｎは他の値でもよい。クロック信号Ｃ１〜Ｃ９は、それぞれ第１クロックの分周クロックに３６°×ｉ（ｉは０〜９の整数）の位相シフトを与えたクロックである。
【００５６】
図６を参照する。第１ＳＥＬ７２は、第１デコーダ７５が出力する選択指示信号に従って、ｎ通りのクロック信号Ｃ０〜Ｃｎ−１のうちの１つを選択して位相比較器８０に出力する。以下の説明において、第１ＳＥＬ７２により選択されたクロック信号を「第３クロック」と表記することがある。
【００５７】
分周器７６は、第２クロックを分周する。分周器７０により第１クロックを分周して得た分周クロックの周波数と、分周器７６により第２クロックを分周して得た第２クロックの分周クロックの周波数とは等しい。
【００５８】
第２位相シフタ７７は、第２クロックの分周クロックに（３６０°／（ｎ×ｍ））×ｊの位相シフトをそれぞれ与えた（２ｍ−１）通りのクロック信号Ｃ２ｍ−１、…、Ｃ２１、Ｃ００、Ｃ１、…、Ｃ１ｍ−１を出力する。ここでｍは自然数であり、ｊは−（ｍ−１）〜（ｍ−１）の整数である。
【００５９】
すなわち、第２位相シフタ７７は、ステップ幅を（３６０°／（ｎ×ｍ））とする（２ｍ−１）ステップの位相シフトを第２クロックの分周クロックに与えた（２ｍ−１）個のクロック信号を出力する。
【００６０】
図８は、第２位相シフタ７７から出力されるクロックのタイムチャートである。なお、図８は、ｍ＝４の場合の例示を示しているが、ｍは他の値でもよい。クロック信号Ｃ２１〜Ｃ２３は、それぞれ第２クロックの分周クロックに（−９°）×ｊの位相シフトを与えたクロックである。ここでｊは１〜３の整数である。
【００６１】
クロック信号Ｃ１１〜Ｃ１３は、それぞれ第２クロックの分周クロックに９°×ｊの位相シフトを与えたクロックである。クロック信号Ｃ００は、第２クロックの分周クロックと同位相の信号である。
【００６２】
図示する通り、クロック信号Ｃ２３〜Ｃ２１、Ｃ００、Ｃ１１〜Ｃ１３間の位相差は、それぞれ９°であり、クロック信号Ｃ０〜Ｃ９間の位相差３６°の１／ｍ倍、すなわち１／４倍である。このため、例えば、Ｃ００とクロック信号Ｃ１とが同位相のとき、クロックＣ２３はクロックＣ０よりも９°すなわち（３６０°／（ｎ×ｍ））進んでいる。また、クロックＣ１３は、クロックＣ２よりも（３６０°／（ｎ×ｍ））遅れている。
【００６３】
図６を参照する。第２ＳＥＬ７８は、第２デコーダ７９が出力する選択指示信号に従って、（２ｍ−１）通りのクロック信号のうちの１つを選択して位相比較器８０に出力する。以下の説明において、第２ＳＥＬ７８により選択されたクロック信号を「第４クロック」と表記することがある。
【００６４】
第１カウンタ７３は、デマッパ４４から出力された正スタッフ信号及び負スタッフ信号をそれぞれ入力ＥＮ（−）及びＥＮ（＋）として受信し、発生したスタッフをカウントする。カウンタ７３は、入力ＥＮ（−）を受信する度にカウント数を１つ減少させ、入力ＥＮ（＋）を受信する度にカウント数を１つ増加させる。カウンタ７３は、カウント数Ｑを第２デコーダ７９へ出力する。
【００６５】
第１カウンタ７３は、スタッフのカウント数が上限値「ｋ」を超えたとき、キャリーアウト信号ＣＯ（＋）を出力してカウント数を０に戻す。第１カウンタ７３は、スタッフのカウント数が下限値「−ｋ」を下回るとき、キャリーアウト信号ＣＯ（−）を出力してカウント数を０に戻す。
【００６６】
第２カウンタ７４は、第１カウンタ７３のキャリーアウト信号ＣＯ（＋）及びＣＯ（−）を、それぞれ入力ＥＮ（＋）及びＥＮ（−）として受信し、キャリーアウトの受信回数をカウントする。第２カウンタ７４は、キャリーアウト信号ＣＯ（＋）を受信するとカウント数を１増加させ、キャリーアウト信号ＣＯ（−）を受信するとカウント数を１減少させる。
【００６７】
第２カウンタ７４は、カウント数が「０」より小さくなるとカウント数を「ｎ−１」へ変更する。第２カウンタ７４は、カウント数が「ｎ−１」より大きくなるとカウント数を「０」へ変更する。第２カウンタ７４は、カウント数Ｑを第１デコーダ７５に出力する。
【００６８】
図９は、第１カウンタ７３及び第２カウンタ７４の動作の説明図である。なお、他の実施態様においては、下記のオペレーションＡＡ〜ＡＮの各オペレーションはステップであってもよい。オペレーションＡＡにおいて第１カウンタ７３は、正スタッフ信号又は負スタッフ信号を受信したか否かを判定する。正スタッフ信号又は負スタッフ信号が受信された場合（オペレーションＡＡ：Ｙ）、処理はオペレーションＡＢへ進む。正スタッフ信号も負スタッフ信号も受信されない場合（オペレーションＡＡ：Ｎ）、処理はオペレーションＡＡへ戻る。
【００６９】
オペレーションＡＢにおいて第１カウンタ７３は、正スタッフ信号を受信したか否かを判定する。正スタッフ信号が受信された場合（オペレーションＡＢ：Ｙ）、処理はオペレーションＡＣへ進む。負スタッフ信号が受信された場合（オペレーションＡＢ：Ｎ）、処理はオペレーションＡＩへ進む。
【００７０】
オペレーションＡＣにおいて第１カウンタ７３は、カウント数を１増加させる。オペレーションＡＤにおいて第１カウンタ７３は、キャリーアウト信号ＣＯ（＋）を発生するか否か、すなわちカウント数が上限値「ｋ」を超えたか否かを判定する。第１カウンタ７３がキャリーアウト信号ＣＯ（＋）を発生するとき（オペレーションＡＤ：Ｙ）、処理はオペレーションＡＥに進む。第１カウンタ７３がキャリーアウト信号ＣＯ（＋）を発生しないとき（オペレーションＡＤ：Ｎ）、処理はオペレーションＡＡに戻る。
【００７１】
オペレーションＡＥにおいて第１カウンタ７３は、カウント数を「０」に戻し、キャリーアウト信号ＣＯ（＋）を第２カウンタ７４へ出力する。オペレーションＡＦにおいて第２カウンタ７４は、カウント数を１増加させる。
【００７２】
オペレーションＡＧにおいて第２カウンタ７４は、カウント数が「ｎ−１」を超えたか否かを判定する。カウント数が「ｎ−１」を超えたとき（オペレーションＡＧ：Ｙ）、処理はオペレーションＡＨへ進む。カウント数が「ｎ−１」を超えないとき（オペレーションＡＧ：Ｎ）、処理はオペレーションＡＡへ戻る。
【００７３】
オペレーションＡＨにおいて第２カウンタ７４は、カウント数を「０」にする。その後処理はオペレーションＡＡへ戻る。
【００７４】
一方で、オペレーションＡＩにおいて第１カウンタ７３は、カウント数を１減少させる。オペレーションＡＪにおいて第１カウンタ７３は、キャリーアウト信号ＣＯ（−）を発生するか否か、すなわちカウント数が下限値「−ｋ」を下回るか否かを判定する。第１カウンタ７３がキャリーアウト信号ＣＯ（−）を発生するとき（オペレーションＡＪ：Ｙ）、処理はオペレーションＡＫに進む。第１カウンタ７３がキャリーアウト信号ＣＯ（−）を発生しないとき（オペレーションＡＪ：Ｎ）、処理はオペレーションＡＡに戻る。
【００７５】
オペレーションＡＫにおいて第１カウンタ７３は、カウント数を「０」に戻し、キャリーアウト信号ＣＯ（−）を第２カウンタ７４へ出力する。オペレーションＡＬにおいて第２カウンタ７４は、カウント数を１減少させる。
【００７６】
オペレーションＡＭにおいて第２カウンタ７４は、カウント数が「０」を下回るか否かを判定する。カウント数が「０」を下回るときとき（オペレーションＡＭ：Ｙ）、処理はオペレーションＡＮへ進む。カウント数が「０」を下回らないとき（オペレーションＡＭ：Ｎ）、処理はオペレーションＡＡへ戻る。
【００７７】
オペレーションＡＮにおいて第２カウンタ７４は、カウント数を「ｎ−１」にする。その後処理はオペレーションＡＡへ戻る。
【００７８】
図６を参照する。第１デコーダ７５は、第２カウンタ７４のカウント数Ｑに応じて第１ＳＥＬ７２の選択指示信号を生成する。例えば、第１デコーダ７５は、カウント数Ｑ（Ｑ＝０〜（ｎ−１））を示す選択指示信号を生成する。第１ＳＥＬ７２は、選択指示信号Ｑ＝０〜（ｎ−１）を受信したとき、それぞれクロック信号Ｃ０〜Ｃｎ−１を選択して位相比較器８０へ出力する。
【００７９】
したがって、第１カウンタ７３によるスタッフのカウント数が上限値「ｋ」を超える度に、第１ＳＥＬ７２から出力される第３クロックの位相が３６０°／ｎ進む。また、第１カウンタ７３によるスタッフのカウント数が下限値「−ｋ」を下回る度に、第３クロックの位相が３６０°／ｎ遅れる。
【００８０】
第２デコーダ７９は、第１カウンタ７３のカウント数Ｑに応じて第２ＳＥＬ７８の選択指示信号を生成する。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑが「０」〜「ｋ」に変化するにつれて、選択指示信号の値が段階的に「０」〜「ｍ−１」に変化するように、選択指示信号の値を決定する。また、第２デコーダ７９は、第１カウンタ７３のカウント数Ｑが「０」〜「−ｋ」に変化するにつれて、選択指示信号の値が段階的に「０」〜「−（ｍ−１）」に変化するように、選択指示信号の値を決定する。
【００８１】
図１０は、図６の第２デコーダ７９によるデコード処理の例の説明図である。図１０の例は、ｍ＝「４」かつ、第１カウンタ７３のカウント数Ｑの上限値「ｋ」の値は「１６」であり、下限値「−ｋ」の値は「−１６」である場合を示す。「ｍ」、「ｋ」、「−ｋ」の値は他の値でもよい。
【００８２】
第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「−１６」〜「−１２」であるとき、値「−３」の選択指示信号を出力する。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「−１１」〜「−８」であるとき、値「−２」の選択指示信号を出力する。
【００８３】
また、第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「−７」〜「−４」であるとき、値「−１」の選択指示信号を出力する。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「−３」〜「３」であるとき、値「０」の選択指示信号を出力する。
【００８４】
また、第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「４」〜「７」であるとき、値「１」の選択指示信号を出力する。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「８」〜「１１」であるとき、値「２」の選択指示信号を出力する。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「１２」〜「１６」であるとき、値「３」の選択指示信号を出力する。
【００８５】
図６を参照する。第２ＳＥＬ７２は、選択指示信号「−（ｍ−１）」〜「−１」、「０」、「１」〜「ｍ−１」を受信したとき、それぞれクロック信号Ｃ２ｍ−１〜Ｃ２１、Ｃ００、Ｃ１１〜Ｃ１ｍ−１を選択して位相比較器８０へ出力する。例えば、図１０に示す選択指示信号の例では、第２ＳＥＬ７２は、値「−３」〜「−１」、「０」、「１」〜「３」をもつ選択指示信号を受信したとき、それぞれクロック信号Ｃ２３〜Ｃ２１、Ｃ００、Ｃ１１〜Ｃ１３を選択して位相比較器８０へ出力する。
【００８６】
よって、第１カウンタ７３のスタッフのカウント数が「０」から「ｋ」まで変化すると、第２ＳＥＬ７８から出力される第４クロックの位相は、ステップ幅３６０°／（ｎ×ｍ）で、順次「０」から（３６０°／（ｎ×ｍ））×（ｍ−１）まで変わる。また、スタッフのカウント数が「０」から「−ｋ」まで変化すると、第４クロックの位相は、ステップ幅３６０°／（ｎ×ｍ）で、順次「０」から−（３６０°／（ｎ×ｍ））×（ｍ−１）まで変わる。
【００８７】
位相比較器８０は、第１ＳＥＬ７２から出力される第３クロックと、第２ＳＥＬ７８から出力される第４クロックとの位相差を比較する。ＬＰＦ４８は、位相比較器８０により検出された位相差に応じた電圧信号を生成し、電圧制御発振器４７に出力する。
【００８８】
電圧制御発振器４７は、第３クロックの位相と第４クロックの位相が所定の位相関係を保つように、第２クロックの周波数を制御する。したがって、第１ＳＥＬ７２が第３クロックの位相を進めると、電圧制御発振器４７は、第２クロックの周波数を速めることにより第２クロックの位相を進めて第４クロックの位相を追従させる。一方で、第１ＳＥＬ７２が第３クロックの位相を遅らせると、電圧制御発振器４７は、第２クロックの周波数を遅らせることにより第２クロックの位相を遅らせて第４クロックの位相を追従させる。
【００８９】
また、第２ＳＥＬ７８が第４クロックの位相を進めると、電圧制御発振器４７は、第２クロックの周波数を遅らせることにより第２クロックの位相を遅らせて第４クロックの位相を元に戻す。一方で、第２ＳＥＬ７８が第４クロックの位相を遅らせると、電圧制御発振器４７は、第２クロックの周波数を速めることにより第２クロックの位相を遅らせて、第４クロックの位相を元に戻す。
【００９０】
ここで、第１ＳＥＬ７２から出力される第３クロックの位相変化のステップ幅は（３６０°／ｎ）であり、位相変化の範囲は０〜（３６０°／ｎ）×（ｎ−１）である。一方で、第２ＳＥＬ７８から出力される第４クロックの位相変化のステップ幅は（３６０°／（ｎ×ｍ））であり、位相変化の範囲は（３６０°／（ｎ×ｍ））×（−（ｍ−１））〜（３６０°／（ｎ×ｍ））×（ｍ−１）である。
【００９１】
したがって、クロック変換部４５は、スタッフのカウント数に応じて第３クロックの位相及び第４クロックの位相を変化させることにより、第２クロックの位相を（３６０°／（ｎ×ｍ））のステップ幅で全周に亘って制御することができる。
【００９２】
次に、図１１の（Ａ）〜図１１の（Ｃ）、図１２の（Ａ）〜図１２の（Ｃ）及び図１３の（Ａ）〜図１３の（Ｃ）を参照して、上述の第２クロックの位相制御における第３クロックの位相及び第４クロックの位相の制御を説明する。
【００９３】
なお、以下の説明では、第１位相シフタ７１が図７に示すクロック信号Ｃ０〜Ｃ９を出力し、第２位相シフタ７７が図８に示すクロック信号Ｃ２３〜Ｃ２１、Ｃ００、Ｃ１１〜Ｃ１３を出力する場合について説明する。また、第２デコーダ７９によるデコード処理は図１０に示す処理に従う場合について説明する。
【００９４】
図１１の（Ａ）は、クロックＣ１が第１ＳＥＬ７２により選択され、クロックＣ００が第２ＳＥＬ７８により選択されており、第３クロックＣ１と第４クロックＣ００との同期が確立している状態を示す。
【００９５】
第１カウンタ７３が正スタッフ信号を４回受信すると、第２ＳＥＬ７８はクロックＣ２１を選択する。その状態を図１１の（Ｂ）に示す。その結果、第４クロックの位相は９°遅れ、第３クロックＣ１と、第４クロックＣ２１との同期が一時的に外れる。
【００９６】
すると、電圧制御発振器４７は、第２クロックの周波数を速めて、第４クロックＣ２１の位相を元のクロックＣ００の位相まで進める。第４クロックの位相が進み、第３クロックＣ１と第４クロックＣ２１との同期が確立した状態を図１１の（Ｃ）に示す。この結果、第２クロックの位相は９°進む。
【００９７】
その後、第１カウンタ７３が正スタッフ信号を４回受信すると、第２ＳＥＬ７８はクロックＣ２２を選択する。その状態を図１２の（Ａ）に示す。その結果、第４クロックの位相は９°遅れ、第３クロックＣ１と、第４クロックＣ２２との同期が一時的に外れる。
【００９８】
電圧制御発振器４７は、第２クロックの周波数を速めて、第４クロックＣ２２の位相を元のクロックＣ２１の位相まで進める。第４クロックの位相が進み、第３クロックＣ１と第４クロックＣ２２との同期が確立した状態を図１２の（Ｂ）に示す。この結果、第２クロックの位相は９°進む。
【００９９】
その後、第１カウンタ７３が正スタッフ信号を４回受信すると、第２ＳＥＬ７８はクロックＣ２３を選択する。その状態を図１２の（Ｃ）に示す。その結果、第４クロックの位相は９°遅れ、第３クロックＣ１と、第４クロックＣ２３との同期が一時的に外れる。
【０１００】
電圧制御発振器４７は、第２クロックの周波数を速めて、第４クロックＣ２３の位相を元のクロックＣ２２の位相まで進める。第４クロックの位相が進み、第３クロックＣ１と第４クロックＣ２３との同期が確立した状態を図１３の（Ａ）に示す。この結果、第２クロックの位相は９°進む。
【０１０１】
その後、第１カウンタ７３が正スタッフ信号を５回受信すると、第１カウンタ７３のカウント数は「０」に戻り、第１カウンタ７３は、キャリーアウト信号ＣＯ（＋）を出力する。すると、第１ＳＥＬ７８はクロックＣ２を選択し、第２ＳＥＬ７８は再びクロックＣ００を選択する。その状態を図１３の（Ｂ）に示す。
【０１０２】
このとき、第４クロックＣ００は第３クロックＣ３に比べて位相が９°遅れている。このため電圧制御発振器４７は、第２クロックの周波数を速めて、第４クロックＣ００の位相を進めて、第３クロックＣ２と第４クロックＣ００との同期を確立する。同期が確立した状態を図１３の（Ｃ）に示す。この結果、第２クロックの位相は９°進む。
【０１０３】
このように、図６に示すクロック変換部４５は、３６０°をｎ分割して得られる第３クロックの位相シフトのステップ幅をさらにｍ分割したステップ幅で、第２クロックの位相を制御することができる。
【０１０４】
なお、図１１の（Ａ）〜図１１の（Ｃ）、図１２の（Ａ）〜図１２の（Ｃ）及び図１３の（Ａ）〜図１３の（Ｃ）では、第３クロックと第４クロックが同期した状態においてこれら２クロックが同位相となる実施例について図示した。しかし、電圧制御発振器４７は、位相比較器８０により検出される２位相間の関係が一定の関係となるように第２クロックを制御すればよい。他の実施例においては、第３クロックと第４クロックとが位相差を有する状態で同期する例もある。
【０１０５】
以下、ＯＴＮ２フレームを入力する実施例におけるクロックの周波数、分周器の分周比、データのビット幅、ＥＳ６４のデータ容量、ｍ、ｎ、ｋの値の例を以下に示す。
（１）第１クロックの周波数：６６９．３２６５８２３ＭＨｚ
（２）第２クロックの周波数：６２２．０８ＭＨｚ
（３）分周器６１の分周比：１／４
（４）分周器６１から出力される分周クロックの周波数：１６７．３３ＭＨｚ
（５）分周器６５の分周比：１／４
（６）分周器６５から出力される分周クロックの周波数：１５５．５２ＭＨｚ
（７）分周器７０の分周比：１／８５
（８）分周器７０から出力される分周クロックの周波数：７．８７４４３０３８ＭＨｚ
（９）分周器７６の分周比：１／７９
（１０）分周器７６から出力される分周クロックの周波数：７．８７４４３０３８ＭＨｚ
（１１）Ｓ／Ｐ６２への入力データのビット幅：１６ビット
（１２）ＥＳ６４からの読出データのビット幅：６４ビット
（１３）ｎ＝１０、ｍ＝４、ｋ＝１６
（１４）ＥＳ６４の容量：６４ビット×１０ワード
【０１０６】
本実施例では、位相比較器８０にて比較される第１クロックの分周クロック及び第２クロックの分周クロックのそれぞれについて、位相シフトを与える第１位相シフタ７１及び第２位相シフタ７７を設ける。このため、第１クロックの分周クロックにのみ位相シフタを設けていた従来の構成に比べて、第２クロックの位相を制御する位相制御の粒度を細かくすることが可能となる。
【０１０７】
したがって、本実施例によれば、第２クロックの位相を制御する位相制御の粒度を決定する自由度を高めることが可能となる。この結果、ＥＳ６４の容量の設計自由度を高めることが可能となる。また、本実施例によれば第２クロックの位相を制御する位相制御の粒度が増えるので、ＥＳ６４の容量を低減することが可能となる。
【０１０８】
さらに、本実施例では、第１位相シフタ７１の位相シフトのステップ数がｎであり、第２位相シフタ７７の位相シフトのステップ数が（２×ｍ−１）であるとき、第２クロックの位相制御をｍ×ｎステップで行うことができる。一方で、これらの２つの位相シフタに並列に第１クロックの分周クロックを入力して、第１クロックの分周クロックにのみにｎ＋（２×ｍ−１）通りの位相シフトを与える場合を想定すると、第２クロックの位相制御のステップ数はｎ＋（２×ｍ−１）となる。
【０１０９】
例えば、上記の説明のようにｎ＝１０、ｍ＝４の場合を想定すると、前者のステップ数及び後者のステップ数はそれぞれ「４０」及び「１７」となる。明らかにｍが大きくなるほど両者の差は大きくなる。このように、第１クロックの分周クロック及び第２クロックの分周クロックのそれぞれに位相シフタを設けることにより、これらの位相シフタをこれら分周クロックの一方のみに設ける場合に比べて、第２クロックの位相制御のステップ数を増やすことができる。このためＥＳ６４の容量を節約することができる。
【０１１０】
続いてクロック変換部４５の他の実施例について説明する。図１４は、クロック変換部の第２例を示す構成図である。図６に示す構成要素と同一の構成要素については同一の参照符号を付する。同一の参照符号が付された構成要素の動作は、特に説明しない限り同じである。
【０１１１】
本実施例では、位相シフタ７１は、第１クロックの分周クロックに（３６０°／（ｎ×ｍ））×ｊの位相シフトをそれぞれ与えた（２ｍ−１）通りのクロック信号Ｃ２ｍ−１、…、Ｃ２１、Ｃ００、Ｃ１、…、Ｃ１ｍ−１を出力する。ここでｍは自然数であり、ｊは−（ｍ−１）〜（ｍ−１）の整数である。
【０１１２】
第１ＳＥＬ７２は、第１デコーダ７５が出力する選択指示信号に従って、（２ｍ−１）通りのクロック信号のうちの１つを選択して位相比較器８０に出力する。第１デコーダ７５は、第１カウンタ７３のカウント数Ｑに応じて第１ＳＥＬ７２の選択指示信号を生成する。
【０１１３】
第１デコーダ７５は、第１カウンタ７３のカウント数Ｑが「０」〜「ｋ」に変化するにつれて、選択指示信号の値が段階的に「０」〜「ｍ−１」に変化するように、選択指示信号の値を決定する。また、第１デコーダ７５は、第１カウンタ７３のカウント数Ｑが「０」〜「−ｋ」に変化するにつれて、選択指示信号の値が段階的に「０」〜「−（ｍ−１）」に変化するように、選択指示信号の値を決定する。
【０１１４】
第２位相シフタ７７は、第２クロックの分周クロックに（３６０°／ｎ）×ｉの位相シフトをそれぞれ与えたｎ通りのクロック信号Ｃ０〜Ｃｎ−１を出力する。ここでｎは自然数であり、ｉは０から（ｎ−１）の整数である。
【０１１５】
第２ＳＥＬ７８は、第２デコーダ７９が出力する選択指示信号に従って、ｎ通りのクロック信号Ｃ０〜Ｃｎ−１のうちの１つを選択して位相比較器８０に出力する。
【０１１６】
第２デコーダ７９は、第２カウンタ７４のカウント数Ｑに応じて第２ＳＥＬ７８の選択指示信号を生成する。例えば、第２デコーダ７９は、カウント数Ｑ（Ｑ＝０〜（ｎ−１））を示す選択指示信号を生成する。第２ＳＥＬ７８は、選択指示信号Ｑ＝０〜（ｎ−１）を受信したとき、それぞれクロック信号Ｃｎ−１〜Ｃ０を選択して位相比較器８０へ出力する。
【０１１７】
本実施例では、第１カウンタ７３のスタッフのカウント数が「０」から「ｋ」まで変化すると、第３クロックの位相は、ステップ幅「３６０°／（ｎ×ｍ）」で、順次「０」から「（３６０°／（ｎ×ｍ））×（ｍ−１）」まで変わる。また、スタッフのカウント数が「０」から「−ｋ」まで変化すると、第３クロックの位相は、ステップ幅「３６０°／（ｎ×ｍ）」で、順次「０」から「−（３６０°／（ｎ×ｍ））×（ｍ−１）」まで変わる。
【０１１８】
一方で、第１カウンタ７３によるスタッフのカウント数が上限値「ｋ」を超える度に、第４クロックの位相が（３６０°／ｎ）遅れる。また、第１カウンタ７３によるスタッフのカウント数が下限値「−ｋ」を下回る度に、第４クロックの位相が（３６０°／ｎ）進む。
【０１１９】
したがって、本実施例によるクロック変換部４５も、図６に示す実施例と同様に、スタッフのカウント数に応じて、第２クロックの位相を（３６０°／（ｎ×ｍ））のステップ幅で全周に亘って制御することができる。
【０１２０】
続いてクロック変換部４５の他の実施例について説明する。図１５は、クロック変換部の第３例を示す構成図である。図６に示す構成要素と同一の構成要素については同一の参照符号を付する。同一の参照符号が付された構成要素の動作は、特に説明しない限り同じである。
【０１２１】
本実施例では、第１カウンタ７３は、デマッパ４４から出力された正スタッフ信号及び負スタッフ信号をそれぞれ入力ＥＮ（−）及びＥＮ（＋）として受信し、発生したスタッフをカウントする。カウンタ７３は、カウント数Ｑを第１デコーダ７５及び第２デコーダ７９へ出力する。
【０１２２】
第１カウンタ７３は、スタッフのカウント数が上限値「ｎ＋ｍ−１」を超えたとき、カウント数を「０」に戻す。第１カウンタ７３は、スタッフのカウント数が下限値「０」を下回るとき、カウント数を「ｎ＋ｍ−１」にする。
【０１２３】
第１位相シフタ７１は、第１クロックの分周クロックに（３６０°／（ｍ＋ｎ））×ｉの位相シフトをそれぞれ与えたｎ通りのクロック信号Ｃ０〜Ｃｎ−１を出力する。ここでｎは自然数であり、ｉは０から（ｎ−１）の整数である。第１ＳＥＬ７２は、第１デコーダ７５が出力する選択指示信号に従って、ｎ通りのクロック信号Ｃ０〜Ｃｎ−１のうちの１つを選択して位相比較器８０に出力する。
【０１２４】
第２位相シフタ７７は、第２クロックの分周クロックに（３６０°／（ｍ＋ｎ））×ｉの位相シフトをそれぞれ与えたｍ通りのクロック信号Ｃ０〜Ｃｍ−１を出力する。ここでｎは自然数であり、ｉは０から（ｍ−１）の整数である。第２ＳＥＬ７８は、第２デコーダ７９が出力する選択指示信号に従って、ｍ通りのクロック信号Ｃ０〜Ｃｍ−１のうちの１つを選択して位相比較器８０に出力する。
【０１２５】
第１デコーダ７５は、第１カウンタ７３のカウント数Ｑに応じて第１ＳＥＬ７２の選択指示信号を生成する。第１デコーダ７５は、第１カウンタ７３のカウント数Ｑが「０」〜「ｎ＋ｍ−１」に変化するにつれて、選択指示信号の値が段階的に「０」から「ｎ−１」までに変化するように選択指示信号の値を決定する。
【０１２６】
第２デコーダ７９は、第１カウンタ７３のカウント数Ｑに応じて第２ＳＥＬ７８の選択指示信号を生成する。第１デコーダ７５は、第１カウンタ７３のカウント数Ｑが「０」〜「ｎ＋ｍ−１」に変化するにつれて、選択指示信号の値が段階的に「ｍ−１」から「０」までに変化するように選択指示信号の値を決定する。
【０１２７】
第１デコーダ７５及び第２デコーダの入力値と出力値の関係は、第１カウンタ７３のカウント数Ｑが１増加したときに、第１デコーダ７５及び第２デコーダの出力値のいずれかが１増加するように定められる。したがって、第１カウンタ７３のカウント数Ｑが１変化するたびに、第３クロック及び第４クロックのいずれか一方の位相が（３６０°／（ｍ＋ｎ））シフトする。
【０１２８】
したがって、第２クロックの位相制御のステップ数は、第１位相シフタ７１及び第２シフタ７７の位相シフトのステップ数「ｎ」及び「ｍ」の和「ｍ＋ｎ」となる。すなわち、第２クロックの位相制御の粒度は３６０°／（ｎ＋ｍ）となる。
【０１２９】
図１６は、図１５の第１デコーダ７５によるデコード処理の例の説明図である。第１デコーダ７５は、第１カウンタ７３のカウント数Ｑの値が「０」〜「ｎ−１」であるとき、それぞれ値「０」〜「ｎ−１」の選択指示信号を出力する。第１デコーダ７５は、第１カウンタ７３のカウント数Ｑの値が「ｎ」〜「ｎ＋ｍ−１」であるとき、値「ｎ−１」の選択指示信号を出力する。
【０１３０】
図１７は、図１５の第２デコーダ７９によるデコード処理の例の説明図である。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「０」〜「ｎ−１」であるとき、それぞれ値「ｍ−１」の選択指示信号を出力する。第２デコーダ７９は、第１カウンタ７３のカウント数Ｑの値が「ｎ」〜「ｎ＋ｍ−１」であるとき、値「ｍ−１」〜「０」の選択指示信号を出力する。
【０１３１】
本実施例によっても、第１クロックの分周クロックにのみ位相シフタを設けていた従来の構成に比べ、第１クロック及び第２クロックの分周クロックにそれぞれ設けた複数の位相シフタを組み合わせて、第２クロックの位相制御の粒度を決定することが可能となる。したがって、本実施例によれば、第２クロックの位相を制御する位相制御の粒度を決定する自由度を高めることが可能となる。この結果、ＥＳ６４の容量の設計自由度を高めることが可能となる。
【０１３２】
ここに記載されている全ての例及び条件的な用語は、読者が、本発明と技術の進展のために発明者により与えられる概念とを理解する際の助けとなるように、教育的な目的を意図したものであり、具体的に記載されている上記の例及び条件、並びに本発明の優位性及び劣等性を示すことに関する本明細書における例の構成に限定されることなく解釈されるべきものである。本発明の実施例は詳細に説明されているが、本発明の精神及び範囲から外れることなく、様々な変更、置換及び修正をこれに加えることが可能であると解すべきである。
【符号の説明】
【０１３３】
４５    クロック変換部
４７    電圧制御発振器
６４    エラスティックストアメモリ
７１    第１位相シフタ
７２    第１セレクタ
７３    第１カウンタ
７４    第２カウンタ
７５    第１デコーダ
７７    第２位相シフタ
７８    第２セレクタ
７９    第２デコーダ
８０    位相比較器
【図１】
2012042594.tif 000003
【図２】
2012042594.tif 000004
【図３】
2012042594.tif 000005
【図４】
2012042594.tif 000006
【図５】
2012042594.tif 000007
【図６】
2012042594.tif 000008
【図７】
2012042594.tif 000009
【図８】
2012042594.tif 000010
【図９】
2012042594.tif 000011
【図１０】
2012042594.tif 000012
【図１１】
2012042594.tif 000013
【図１２】
2012042594.tif 000014
【図１３】
2012042594.tif 000015
【図１４】
2012042594.tif 000016
【図１５】
2012042594.tif 000017
【図１６】
2012042594.tif 000018
【図１７】
2012042594.tif 000019
【手続補正書】
【提出日】平成25年3月6日(2013.3.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１クロックに同期してデータが書き込まれ、第２クロックに同期してデータが読み出されるエラスティックストアメモリと、
前記第１クロックの分周クロックに第１可変位相シフトを加えた第３クロック、及び前記第２クロックの分周クロックに第２可変位相シフトを加えた第４クロックの位相差を検出する位相比較器と、
前記位相差に応じた周波数のクロックを前記第２クロックとして生成する発振器と、
を備えるクロック変換装置。
【請求項２】
前記第１可変位相シフトとして３６０°／ｎの整数倍の位相シフト（ｎは自然数）を前記第１クロックの分周クロックに加えて前記第３クロックを作成する第１位相シフト付加部と、
前記第２可変位相シフトとして３６０°／（ｎ×ｍ）の整数倍の位相シフト（ｍは自然数）を前記第２クロックの分周クロックに加えて前記第４クロックを作成する第２位相シフト付加部と、
を備える請求項１に記載のクロック変換装置。
【請求項３】
前記第１可変位相シフトとして３６０°／（ｎ×ｍ）の整数倍の位相シフト（ｎ及びｍは自然数）を前記第１クロックの分周クロックに加えて前記第３クロックを作成する第１位相シフト付加部と、
前記第２可変位相シフトとして３６０°／ｎの整数倍の位相シフトを前記第２クロックの分周クロックに加えて前記第４クロックを作成する第２位相シフト付加部と、
を備える請求項１に記載のクロック変換装置。
【請求項４】
前記第１可変位相シフトとして（３６０°／（ｎ＋ｍ））のｉ倍の位相シフト（ｎ及びｍは自然数、ｉは０〜（ｎ−１）の整数）を前記第１クロックの分周クロックに加えて前記第３クロックを作成する第１位相シフト付加部と、
前記第２可変位相シフトとして（３６０°／（ｎ＋ｍ））のｊ倍の位相シフト（ｊは０〜（ｍ−１）の整数）を前記第２クロックの分周クロックに加えて前記第４クロックを作成する第２位相シフト付加部と、
を備える請求項１に記載のクロック変換装置。
【請求項５】
請求項１〜４のいずれか一項に記載のクロック変換装置を備えるフレーム処理装置であって、
前記第１クロックに同期したフレームを受信する受信部と、
前記フレームからペイロードを検出するデマッピング部と、を備え、
前記クロック変換装置は、前記ペイロードに格納されるデータを前記エラスティックストアメモリに書き込む、フレーム処理装置。
【請求項６】
第１クロックに同期してデータが書き込まれ、第２クロックに同期してデータが読み出されるエラスティックストアメモリの読出クロックの周波数を制御する周波数制御方法であって、
前記第１クロックの分周クロックに第１可変位相シフトを加えた第３クロック、及び前記第２クロックの分周クロックに第２可変位相シフトを加えた第４クロックを作成し、
前記第３クロック及び前記第４クロックの位相差を検出し、
前記位相差に応じて前記第２クロックの周波数を制御する周波数制御方法。
【国際調査報告】
2012042594.tif 000020
2012042594.tif 000021