(57)【要約】【課題】監視精度を容易に高めることができる電圧監視回路を提供する。【解決手段】電圧監視回路は、電源装置の出力電圧を監視する。前記電源装置は、前記出力電圧に基づく帰還電圧と第１基準電圧との差に応じて入力電圧を前記出力電圧に変換する電圧変換部を備える。前記電圧監視回路は、前記第１基準電圧から閾値電圧を生成する閾値電圧生成回路と、前記閾値電圧と前記帰還電圧とを比較するコンパレータと、を備える。【選択図】図１
2020025413.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧に基づく帰還電圧と第１基準電圧との差に応じて入力電圧を前記出力電圧に変換する電圧変換部を備える電源装置の前記出力電圧を監視する電圧監視回路であって、
前記第１基準電圧から閾値電圧を生成する閾値電圧生成回路と、
前記閾値電圧と前記帰還電圧とを比較するコンパレータと、
を備える、電圧監視回路。
【請求項２】
前記閾値電圧生成回路として、第１閾値電圧生成回路及び第２閾値電圧生成回路を備え、
前記コンパレータとして、第１コンパレータ及び第２コンパレータを備え、
前記第１閾値電圧生成回路は、第１閾値電圧を生成し、
前記第２閾値電圧生成回路は、前記第１閾値電圧より小さい第２閾値電圧を生成し、
前記第１コンパレータは、前記第１閾値電圧と前記帰還電圧とを比較し、
前記第２コンパレータは、前記第２閾値電圧と前記帰還電圧とを比較する、請求項１に記載の電圧監視回路。
【請求項３】
前記第１閾値電圧生成回路は、第１Ｄ／Ａコンバータを備え、前記第１Ｄ／Ａコンバータに入力される第１デジタルデータに応じて前記第１閾値電圧を可変し、
前記第２閾値電圧生成回路は、第２Ｄ／Ａコンバータを備え、前記第２Ｄ／Ａコンバータに入力される第２デジタルデータに応じて前記第２閾値電圧を可変する、請求項２に記載の電圧監視回路。
【請求項４】
前記第１閾値電圧生成回路は、カレントミラー回路を備え、前記第１Ｄ／Ａコンバータに入力される第１デジタルデータに応じて前記カレントミラー回路の入力電流が可変し、前記カレントミラー回路の出力電流が前記第１閾値電圧から前記第１基準電圧を引いた値に略比例する、請求項３に記載の電圧監視回路。
【請求項５】
前記第２閾値電圧生成回路は、前記第１基準電圧の分圧である前記第２閾値電圧を生成する分圧回路を備え、前記第２Ｄ／Ａコンバータに入力される第２デジタルデータに応じて前記分圧回路の分圧比が可変する、請求項３又は請求項４に記載の電圧監視回路。
【請求項６】
前記閾値電圧生成回路は、第３Ｄ／Ａコンバータを備え、前記第３Ｄ／Ａコンバータに入力される第３デジタルデータに応じて前記閾値電圧を可変する、請求項１に記載の電圧監視回路。
【請求項７】
第２基準電圧から独立している第３基準電圧に基づき所定範囲を定め、前記第２基準電圧が前記所定範囲内であるか否かを判定する判定回路を備え、前記第１基準電圧は前記第２基準電圧から生成される、請求項１〜６のいずれか一項に記載の電圧監視回路。
【請求項８】
前記判定回路は、前記第３基準電圧から前記所定範囲の上限に該当する上限電圧を生成する第４Ｄ／Ａコンバータと、前記第３基準電圧から前記所定範囲の下限に該当する下限電圧を生成する第５Ｄ／Ａコンバータを備え、前記第４Ｄ／Ａコンバータに入力される第４デジタルデータに応じて前記上限電圧を可変し、前記第５Ｄ／Ａコンバータに入力される第５デジタルデータに応じて前記下限電圧を可変する、請求項７に記載の電圧監視回路。
【請求項９】
前記第１基準電圧を生成する基準電圧生成回路と、
前記電圧変換部の少なくとも一部と、
請求項１〜８のいずれか一項に記載の電圧監視回路と、を備える、半導体集積回路装置。
【請求項１０】
前記基準電圧生成回路は、前記第２基準電圧から前記第１基準電圧を生成する第６Ｄ／Ａコンバータを備え、前記第６Ｄ／Ａコンバータに入力される第６デジタルデータに応じて前記第１基準電圧を可変する、請求項９に記載の半導体集積回路装置。
【請求項１１】
前記基準電圧生成回路と前記閾値電圧生成回路との間に設けられるスイッチを備える、請求項９又は請求項１０に記載の半導体集積回路装置。
【請求項１２】
請求項９〜１１のいずれか一項に記載の半導体集積回路装置を備える、車両。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置の出力電圧を監視する電圧監視回路に関する。
【背景技術】
【０００２】
入力電圧を出力電圧に変換するＤＣ／ＤＣコンバータを備える電源装置が広く知られている。ＤＣ／ＤＣコンバータは、出力電圧に基づく帰還電圧と基準電圧との差に応じて入力電圧を出力電圧に変換することで、出力電圧の安定化を図っている。
【０００３】
また、電源装置の出力電圧を監視する電圧監視回路も広く知られている。特許文献１で開示されている電圧監視回路は、電源装置の出力電圧が過電圧であるか否かを監視する過電圧監視回路を備える。特許文献１で開示されている過電圧監視回路は、電源装置の出力電圧の分圧と基準電圧Ｖｒｅｆ２との比較結果によって、電源装置の出力電圧が過電圧であるか否かを監視する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−４９８４５号公報（第４図）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１では、ＤＣ／ＤＣコンバータで用いられる基準電圧Ｖｒｅｆと、電圧監視回路で用いられる基準電圧Ｖｒｅｆ２とが互いに独立している。このため、ＤＣ／ＤＣコンバータで用いられる基準電圧Ｖｒｅｆおよび電圧監視回路で用いられる基準電圧Ｖｒｅｆ２それぞれの絶対精度が必要となり、電源の出力電圧、過電圧それぞれを所定の設定範囲内に収めることが難しかった。
【０００６】
本発明は、監視精度を容易に高めることができる電圧監視回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本明細書中に開示されている電圧監視回路は、出力電圧に基づく帰還電圧と第１基準電圧との差に応じて入力電圧を前記出力電圧に変換する電圧変換部を備える電源装置の前記出力電圧を監視する電圧監視回路であって、前記第１基準電圧から閾値電圧を生成する閾値電圧生成回路と、前記閾値電圧と前記帰還電圧とを比較するコンパレータと、を備える構成（第１の構成）である。
【０００８】
上記第１の構成の電圧監視回路において、前記閾値電圧生成回路として、第１閾値電圧生成回路及び第２閾値電圧生成回路を備え、前記コンパレータとして、第１コンパレータ及び第２コンパレータを備え、前記第１閾値電圧生成回路は、第１閾値電圧を生成し、前記第２閾値電圧生成回路は、前記第１閾値電圧より小さい第２閾値電圧を生成し、前記第１コンパレータは、前記第１閾値電圧と前記帰還電圧とを比較し、前記第２コンパレータは、前記第２閾値電圧と前記帰還電圧とを比較する構成（第２の構成）であってもよい。
【０００９】
上記第２の構成の電圧監視回路において、前記第１閾値電圧生成回路は、第１Ｄ／Ａコンバータを備え、前記第１Ｄ／Ａコンバータに入力される第１デジタルデータに応じて前記第１閾値電圧を可変し、前記第２閾値電圧生成回路は、第２Ｄ／Ａコンバータを備え、前記第２Ｄ／Ａコンバータに入力される第２デジタルデータに応じて前記第２閾値電圧を可変する構成（第３の構成）であってもよい。
【００１０】
上記第３の構成の電圧監視回路において、前記第１閾値電圧生成回路は、カレントミラー回路を備え、前記第１Ｄ／Ａコンバータに入力される第１デジタルデータに応じて前記カレントミラー回路の入力電流が可変し、前記カレントミラー回路の出力電流が前記第１閾値電圧から前記第１基準電圧を引いた値に略比例する構成（第４の構成）であってもよい。
【００１１】
上記第３又は第４の構成の電圧監視回路において、前記第２閾値電圧生成回路は、前記第１基準電圧の分圧である前記第２閾値電圧を生成する分圧回路を備え、前記第２Ｄ／Ａコンバータに入力される第２デジタルデータに応じて前記分圧回路の分圧比が可変する構成（第５の構成）であってもよい。
【００１２】
上記第１の構成の電圧監視回路において、前記閾値電圧生成回路は、第３Ｄ／Ａコンバータを備え、前記第３Ｄ／Ａコンバータに入力される第３デジタルデータに応じて前記閾値電圧を可変する構成（第６の構成）であってもよい。
【００１３】
上記第１〜第６いずれかの構成の電圧監視回路において、第２基準電圧から独立している第３基準電圧に基づき所定範囲を定め、前記第２基準電圧が前記所定範囲内であるか否かを判定する判定回路を備え、前記第１基準電圧は前記第２基準電圧から生成される構成（第７の構成）であってもよい。
【００１４】
上記第７の構成の電圧監視回路において、前記判定回路は、前記第３基準電圧から前記所定範囲の上限に該当する上限電圧を生成する第４Ｄ／Ａコンバータと、前記第３基準電圧から前記所定範囲の下限に該当する下限電圧を生成する第５Ｄ／Ａコンバータを備え、前記第４Ｄ／Ａコンバータに入力される第４デジタルデータに応じて前記上限電圧を可変し、前記第５Ｄ／Ａコンバータに入力される第５デジタルデータに応じて前記下限電圧を可変する構成（第８の構成）であってもよい。
【００１５】
本明細書中に開示されている半導体集積回路装置は、前記第１基準電圧を生成する基準電圧生成回路と、前記電圧変換部の少なくとも一部と、上記第１〜第６いずれかの構成の電圧監視回路と、を備える構成（第９の構成）である。
【００１６】
上記第９の構成の半導体集積回路装置において、前記基準電圧生成回路は、前記第２基準電圧から前記第１基準電圧を生成する第６Ｄ／Ａコンバータを備え、前記第６Ｄ／Ａコンバータに入力される第６デジタルデータに応じて前記第１基準電圧を可変する構成（第１０の構成）であってもよい。
【００１７】
上記第９又は第１０の構成の半導体集積回路装置において、前記基準電圧生成回路と前記閾値電圧生成回路との間に設けられるスイッチを備える構成（第１１の構成）であってもよい。
【００１８】
本明細書中に開示されている車両は、上記第９〜第１１いずれかの構成の半導体集積回路装置を備える構成（第１２の構成）である。
【発明の効果】
【００１９】
本明細書中に開示されている電圧監視回路によれば、監視精度を容易に高めることができる。
【図面の簡単な説明】
【００２０】
【図１】電圧監視回路の構成例を示す図
【図２】ＤＣ／ＤＣコンバータの構成例を示す図
【図３】電圧監視回路の変形例を示す図
【図４】電圧監視回路の他の変形例を示す図
【図５】判定回路の構成例を示す図
【図６】半導体集積回路装置のチップレイアウト例を示す図
【図７】割込み信号及びＩ２Ｃ信号のタイムチャート
【図８】半導体集積回路装置のピン配置例を示す図
【図９】半導体集積回路装置が搭載される基板の一例を示す概略上面図
【図１０】半導体集積回路装置のテスト手順例を示すフローチャート
【図１１】車両の外観図
【発明を実施するための形態】
【００２１】
＜１．電圧監視回路＞
図１は、電圧監視回路１００の構成例を示す図である。電圧監視回路１００は、第１閾値電圧生成回路１と、第２閾値電圧生成回路２と、第１コンパレータＣＯＭ１と、第２コンパレータＣＯＭ２と、を備える。
【００２２】
第１閾値電圧生成回路１は、ＰＭＯＳトランジスタ１５及び１６によって構成されるカレントミラー回路を備える。第１閾値電圧生成回路１は、第１Ｄ／Ａコンバータ１１と、オペアンプ１２と、ＮＭＯＳトランジスタ１３と、抵抗１４及び１７と、をさらに備える。なお、第１Ｄ／Ａコンバータ１１は、請求項に記載の「第１Ｄ／Ａコンバータ」の一例であるとともに、請求項に記載の「第３Ｄ／Ａコンバータ」の一例でもある。また、後述する基準電圧ＶＲＥＦは請求項に記載の「第１基準電圧」の一例であり、後述する基準電圧ＶＲＥＦＡは請求項に記載の「第２基準電圧」の一例であり、後述する基準電圧ＶＲＥＦＢは請求項に記載の「第３基準電圧」の一例である。
【００２３】
上記カレントミラー回路の入力電流は、ＮＭＯＳトランジスタ１３のドレイン−ソース間電圧と、抵抗１４の抵抗値とによって定まる。第１Ｄ／Ａコンバータ１１の入力端には第１デジタルデータＤ１が供給される。第１Ｄ／Ａコンバータ１１は、第１デジタルデータＤ１に応じた分圧比で基準電圧ＶＲＥＦＡを分圧し、基準電圧ＶＲＥＦＡの分圧であるアナログ電圧を出力する。第１Ｄ／Ａコンバータ１１の出力端はオペアンプ１２の非反転入力端子に接続される。オペアンプ１２の反転入力端子はＮＭＯＳトランジスタ１３のソースに接続される。オペアンプ１２の出力端子はＮＭＯＳトランジスタ１３のゲートに接続される。
【００２４】
第１デジタルデータＤ１に応じてＮＭＯＳトランジスタ１３のドレイン−ソース間電圧が可変する。したがって、第１デジタルデータＤ１に応じて上記カレントミラー回路の入力電流が可変する。第１デジタルデータＤ１の値が大きいほど、上記カレントミラー回路の入力電流が大きくなる。
【００２５】
上記カレントミラー回路の出力電流は上記カレントミラー回路の入力電流にカレントミラー比を乗じた値になる。上記カレントミラー回路の出力電流は第１閾値電圧ＶＴＨ１から基準電圧ＶＲＥＦを引いた値に略比例する。したがって、第１デジタルデータＤ１の値が大きいほど、第１閾値電圧ＶＴＨ１が大きくなる。
【００２６】
なお、第１閾値電圧ＶＴＨ１は、基準電圧ＶＲＥＦと、上記カレントミラー回路の出力電流に抵抗１７の抵抗値を乗じた値とを加算した値に略等しい。つまり、第１閾値電圧ＶＴＨ１は、基準電圧ＶＲＥＦに第１所定値を加えた電圧である。
【００２７】
第１コンパレータＣＯＭ１は、第１閾値電圧ＶＴＨ１と帰還電圧ＶＦＢとを比較し、帰還電圧ＶＦＢが第１閾値電圧ＶＴＨ１を超えていれば、ＬＯＷアクティブの過電圧検知信号ＳＯＶＤをアサートする。過電圧検知信号ＳＯＶＤは端子Ｔ１から電圧監視回路１００の外部に出力される。
【００２８】
第２閾値電圧生成回路２は、ＮＭＯＳトランジスタ２３と抵抗２４及び２５とによって構成される分圧回路を備える。第２閾値電圧生成回路２は、第２Ｄ／Ａコンバータ２１と、オペアンプ２２と、をさらに備える。なお、第２Ｄ／Ａコンバータ２１は、請求項に記載の「第２Ｄ／Ａコンバータ」の一例であるとともに、請求項に記載の「第３Ｄ／Ａコンバータ」の他の例でもある。
【００２９】
基準電圧ＶＲＥＦの分圧である第２閾値電圧ＶＴＨ２は、抵抗２５の抵抗値と、Ｄ／Ａコンバータ２１の電圧と、抵抗２４の抵抗値とによって定まる。第２Ｄ／Ａコンバータ２１の入力端には第２デジタルデータＤ２が供給される。第２Ｄ／Ａコンバータ２１は、第２デジタルデータＤ２に応じた分圧比で基準電圧ＶＲＥＦＡを分圧し、基準電圧ＶＲＥＦＡの分圧であるアナログ電圧を出力する。第２Ｄ／Ａコンバータ２１の出力端はオペアンプ２２の非反転入力端子に接続される。オペアンプ２２の反転入力端子はＮＭＯＳトランジスタ２３のソースに接続される。オペアンプ２２の出力端子はＮＭＯＳトランジスタ２３のゲートに接続される。抵抗２４に流れる電流はＮＭＯＳトランジスタ２３のソース電圧と抵抗２４の除算により求まる。抵抗２５にも同じ電流が流れるため第２閾値電圧ＶＴＨ２は、基準電圧ＶＲＥＦと、抵抗２４に流れる電流に抵抗２５の抵抗値を乗じた値とを減算した値に略等しい。
【００３０】
第２デジタルデータＤ２に応じてＮＭＯＳトランジスタ２３のドレイン−ソース間電圧が可変する。したがって、第２デジタルデータＤ２に応じて第２閾値電圧ＶＴＨ２が可変する。第２デジタルデータＤ２の値が大きいほど、第２閾値電圧ＶＴＨ２が小さくなる。
【００３１】
なお、第２閾値電圧ＶＴＨ２は、基準電圧ＶＲＥＦから第２所定値を引いた電圧である。
【００３２】
第２コンパレータＣＯＭ２は、第２閾値電圧ＶＴＨ２と帰還電圧ＶＦＢとを比較し、帰還電圧ＶＦＢが第２閾値電圧ＶＴＨ２未満であれば、ＬＯＷアクティブの低電圧検知信号ＳＵＶＤをアサートする。低電圧検知信号ＳＵＶＤは端子Ｔ２から電圧監視回路１００の外部に出力される。
【００３３】
図１に示す抵抗２００、抵抗３００、基準電圧生成回路４００、及びＤＣ／ＤＣコンバータ５００は電圧監視回路１００に関連する回路である。なお、ＤＣ／ＤＣコンバータ５００は請求項に記載の「電圧変換部」の一例である。
【００３４】
抵抗２００及び３００は、端子Ｔ３に印加されるＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴを分圧して帰還電圧ＶＦＢを生成する。
【００３５】
基準電圧生成回路４００は、第３Ｄ／Ａコンバータ３と、オペアンプ４と、を備える。なお、第３Ｄ／Ａコンバータ３は請求項に記載の「第６Ｄ／Ａコンバータ」の一例である。第３Ｄ／Ａコンバータ３の入力端には第３デジタルデータＤ３が供給される。第３Ｄ／Ａコンバータ３は、第３デジタルデータＤ３に応じた分圧比で基準電圧ＶＲＥＦＡを分圧し、基準電圧ＶＲＥＦＡの分圧であるアナログ電圧を出力する。第３Ｄ／Ａコンバータ３の出力端はオペアンプ４の非反転入力端子に接続される。オペアンプ４の反転入力端子はオペアンプ４の出力端子に接続される。オペアンプ４の出力端子から基準電圧ＶＲＥＦが出力される。第３デジタルデータＤ３に応じて基準電圧ＶＲＥＦが可変する。第３デジタルデータＤ３の値が大きいほど、基準電圧ＶＲＥＦが大きくなる。
【００３６】
基準電圧ＶＲＥＦは、ＤＣ／ＤＣコンバータ５００に供給される。基準電圧ＶＲＥＦは、スイッチ６００を介して電圧監視回路１００にも供給される。スイッチ６００は通常オン状態である。
【００３７】
ＤＣ／ＤＣコンバータ５００は、端子Ｔ４に印加される入力電圧ＶＩＮを出力電圧ＶＯＵＴに変換して、出力電圧ＶＯＵＴを端子Ｔ５に印加する。ＤＣ／ＤＣコンバータ５００は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差に応じて入力電圧ＶＩＮを出力電圧ＶＯＵＴに変換する。本実施例では帰還電圧ＶＦＢは出力電圧ＶＯＵＴの分圧であるが、本実施例と異なり帰還電圧ＶＦＢを出力電圧ＶＯＵＴそのものにしてもよい。
【００３８】
図２は、ＤＣ／ＤＣコンバータ５００の構成例を示す図である。本構成例のＤＣ／ＤＣコンバータ５００は、降圧型ＤＣ／ＤＣコンバータであって、タイミング制御回路５と、上側ＭＯＳトランジスタＱ１と、下側ＭＯＳトランジスタＱ２と、インダクタＬ１と、出力コンデンサＣ１と、エラーアンプ６と、スロープ回路７と、ＰＷＭコンパレータ８と、オシレータ９と、を備える。
【００３９】
タイミング制御回路５は、上側ＭＯＳトランジスタＱ１のオン／オフ及び下側ＭＯＳトランジスタＱ２のオン／オフを制御し、セット信号ＳＥＴとリセット信号ＲＥＳＥＴに応じて上側ＭＯＳトランジスタＱ１のゲート信号Ｇ１及び下側ＭＯＳトランジスタＱ２のゲート信号Ｇ２を生成する。
【００４０】
上側ＭＯＳトランジスタＱ１は、ＰＭＯＳトランジスタであって、入力電圧ＶＩＮが印加されている入力電圧印加端（図１に示す端子Ｔ４）からインダクタＬ１に至る電流経路を導通／遮断する上側スイッチの一例である。上側ＭＯＳトランジスタＱ１のソースは、入力電圧ＶＩＮが印加されている入力電圧印加端に接続されている。上側ＭＯＳトランジスタＱ１のドレインは、インダクタの一端及び下側ＭＯＳトランジスタＱ２のドレインに接続されている。上側ＭＯＳトランジスタＱ１のゲートには、タイミング制御回路５からゲート信号Ｇ１が供給される。上側ＭＯＳトランジスタＱ１は、ゲート信号Ｇ１がローレベルであるときにオンとなり、ゲート信号Ｇ１がハイレベルであるときにオフとなる。
【００４１】
下側ＭＯＳトランジスタＱ２は、ＮＭＯＳトランジスタであって、接地端からインダクタＬ１に至る電流経路を導通／遮断する下側スイッチの一例である。下側ＭＯＳトランジスタＱ２のドレインは、上述の通りインダクタの一端及び上側ＭＯＳトランジスタＱ１のドレインに接続されている。下側ＭＯＳトランジスタＱ２のソースは、接地端に接続されている。下側ＭＯＳトランジスタＱ２のゲートには、タイミング制御回路５からゲート信号Ｇ２が供給される。下側ＭＯＳトランジスタＱ２は、ゲート信号Ｇ２がハイレベルであるときにオンとなり、ゲート信号Ｇ２がローレベルであるときにオフとなる。なお、下側ＭＯＳトランジスタＱ２の代わりにダイオードを下側スイッチとして用いてもよい。
【００４２】
上側ＭＯＳトランジスタＱ１と下側ＭＯＳトランジスタＱ２は、タイミング制御回路５の制御により、相補的にオン／オフする。これにより、上側ＭＯＳトランジスタＱ１と下側ＭＯＳトランジスタＱ２の接続ノードにパルス状のスイッチ電圧ＶＳＷが生成される。なお、上側ＭＯＳトランジスタＱ１と下側ＭＯＳトランジスタＱ２のオン／オフ切り替わり時には、上側ＭＯＳトランジスタＱ１と下側ＭＯＳトランジスタＱ２の双方がオフになるデッドタイムを設けることが好ましい。
【００４３】
インダクタＬ１及び出力コンデンサＣ１は、パルス状のスイッチ電圧ＶＳＷを平滑化して出力電圧ＶＯＵＴを生成し、その出力電圧ＶＯＵＴを出力電圧ＶＯＵＴの印加端（図１に示す端子Ｔ５）に供給する。
【００４４】
エラーアンプ６は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差に応じた誤差信号ＶＥＲＲを生成する。
【００４５】
スロープ回路７は、固定周期のスロープ電圧を生成して出力する。
【００４６】
ＰＷＭコンパレータ８は、誤差信号ＶＥＲＲとスロープ回路７から出力されるスロープ電圧とを比較して比較信号であるリセット信号ＲＥＳＥＴを生成する。スロープ回路７から出力されるスロープ電圧が固定周期であるため、リセット信号ＲＥＳＥＴはＰＷＭ信号となる。
【００４７】
オシレータ９は、所定周波数のクロック信号であるセット信号ＳＥＴを生成する。
【００４８】
なお、ここでは降圧型ＤＣ／ＤＣコンバータを例に挙げてＤＣ／ＤＣコンバータ５００の構成を説明したが、ＤＣ／ＤＣコンバータ５００は、昇圧型ＤＣ／ＤＣコンバータであってもよく、昇降圧型ＤＣ／ＤＣコンバータであってもよい。また、ここでは電圧モード制御型ＤＣ／ＤＣコンバータを例に挙げてＤＣ／ＤＣコンバータ５００の構成を説明したが、ＤＣ／ＤＣコンバータ５００は、電流モード制御型ＤＣ／ＤＣコンバータ等であってもよい。
【００４９】
上記で説明した電圧監視回路１００は、ＤＣ／ＤＣコンバータ５００で用いられる基準電圧ＶＲＥＦに第１所定値を加えた電圧である第１閾値電圧ＶＴＨ１を判定基準として、ＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴが過電圧であるか否かを判定している。また、電圧監視回路１００は、ＤＣ／ＤＣコンバータ５００で用いられる基準電圧ＶＲＥＦから第２所定値を引いた電圧である第２閾値電圧ＶＴＨ２を判定基準として、ＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴが低電圧であるか否かを判定している。したがって、電圧監視回路１００の検出精度は第１所定値及び第２所定値の精度により決まるため、従来方式に比べて安易に設計することができる。
【００５０】
また、電圧監視回路１００では、第１〜第３デジタルデータＤ１〜Ｄ３によって、ＤＣ／ＤＣコンバータ５００の出力電圧、過電圧、低電圧それぞれの監視精度を設定することができる。
【００５１】
なお、電圧監視回路１００は、第１閾値電圧生成回路１及び第１コンパレータＣＯＭ１と、第２閾値電圧生成回路２及び第２コンパレータＣＯＭ２と、の両方を備える構成であったが、図３に示す電圧監視回路１０１のように第２閾値電圧生成回路２及び第２コンパレータＣＯＭ２を備えない構成であってもよく、図４に示す電圧監視回路１０２のように第１閾値電圧生成回路１及び第１コンパレータＣＯＭ１を備えない構成であってもよい。
【００５２】
電圧監視回路１００〜１０２それぞれは、基準電圧ＶＲＥＦＡが所定範囲内であるか否かを判定する判定回路をさらに備えることが望ましい。基準電圧ＶＲＥＦＡが基準電圧ＶＲＥＦＡの設計値からずれると、基準電圧ＶＲＥＦも基準電圧ＶＲＥＦの設計値からずれてしまい、その結果、過電圧の判定基準（＝第１閾値電圧ＶＴＨ１）が第１閾値電圧ＶＴＨ１の設計値からずれ、低電圧の判定基準（＝第２閾値電圧ＶＴＨ２）が第２閾値電圧ＶＴＨ２の設計値からずれ、過電圧の監視及び低電圧の監視が設計通り実行されないからである。
【００５３】
基準電圧ＶＲＥＦＡが所定範囲内であるか否かを判定する判定回路の一例を図５に示す。図５に示す判定回路８００は、第４Ｄ／Ａコンバータ８０１と、第５Ｄ／Ａコンバータ８０２と、第３コンパレータ８０３と、第４コンパレータ８０４と、を備える。基準電圧生成回路９００は基準電圧ＶＲＥＦＡを生成する。基準電圧生成回路１０００は基準電圧ＶＲＥＦＢを生成する。なお、第４Ｄ／Ａコンバータ８０１は請求項に記載の「第４Ｄ／Ａコンバータ」の一例であり、第５Ｄ／Ａコンバータ８０２は請求項に記載の「第５Ｄ／Ａコンバータ」の一例である。
【００５４】
第４Ｄ／Ａコンバータ８０１の入力端には第４デジタルデータＤ４が供給される。第４Ｄ／Ａコンバータ８０１は、第４デジタルデータＤ４に応じた分圧比で基準電圧ＶＲＥＦＢを分圧し、基準電圧ＶＲＥＦＢの分圧であるアナログ電圧を出力する。第４Ｄ／Ａコンバータ８０１の出力端は第３コンパレータ８０３の反転入力端子に接続される。第３コンパレータ８０３の非反転入力端子には基準電圧ＶＲＥＦＡが供給される。第３コンパレータ８０３は、基準電圧ＶＲＥＦＡと第４Ｄ／Ａコンバータ８０１の出力電圧とを比較し、基準電圧ＶＲＥＦＡが第４Ｄ／Ａコンバータ８０１の出力電圧を超えていれば、ＨＩＧＨアクティブの第１異常信号ＥＲＲ１をアサートする。第１異常信号ＥＲＲ１は端子Ｔ８から電圧監視回路の外部に出力される。
【００５５】
第５Ｄ／Ａコンバータ８０２の入力端には第５デジタルデータＤ５が供給される。第５Ｄ／Ａコンバータ８０２は、第５デジタルデータＤ５に応じた分圧比で基準電圧ＶＲＥＦＢを分圧し、基準電圧ＶＲＥＦＢの分圧であるアナログ電圧を出力する。第５Ｄ／Ａコンバータ８０２の出力端は第４コンパレータ８０４の非反転入力端子に接続される。第４コンパレータ８０４の反転入力端子には基準電圧ＶＲＥＦＡが供給される。第４コンパレータ８０４は、基準電圧ＶＲＥＦＡと第５Ｄ／Ａコンバータ８０２の出力電圧とを比較し、基準電圧ＶＲＥＦＡが第５Ｄ／Ａコンバータ８０２の出力電圧を下回っていれば、ＨＩＧＨアクティブの第２異常信号ＥＲＲ２をアサートする。第２異常信号ＥＲＲ２は端子Ｔ９から電圧監視回路の外部に出力される。
【００５６】
基準電圧ＶＲＥＦＢは基準電圧ＶＲＥＦＡから独立している。これにより、第１異常信号ＥＲＲ１又は第２異常信号ＥＲＲ２がアサートであれば、現実に基準電圧ＶＲＥＦＡが所定範囲外であるか、又は、基準電圧ＶＲＥＦＢに異常が生じたために基準電圧ＶＲＥＦＡが所定範囲外であると判定回路８００によって誤検知されているかのいずれかである。換言すれば、判定回路８００では、基準電圧ＶＲＥＦＡと基準電圧ＶＲＥＦＢとが相互監視され、いずれか一方に異常が生じれば第１異常信号ＥＲＲ１又は第２異常信号ＥＲＲ２がアサートになる。第１異常信号ＥＲＲ１又は第２異常信号ＥＲＲ２がアサートになった場合、例えば電圧監視回路の監視対象である電圧を出力する電源装置をシャットダウンしてもよく、また例えば電圧監視回路の監視対象である電圧を出力する電源装置が搭載されているＩＣ全体をシャットダウンしてもよく、また例えばシャットダウンは実行せずにランプ、スピーカ、液晶表示装置等の報知装置を用いて異常状態を報知してもよい。
【００５７】
＜２．半導体集積回路装置＞
図６は、半導体集積回路装置Ｘ１のチップレイアウト例を示す図である。半導体集積回路装置Ｘ１のチップＣＰ１は、１ｃｈＤＣ／ＤＣコンバータＸ１１と、２ｃｈＤＣ／ＤＣコンバータＸ１２と、３ｃｈＤＣ／ＤＣコンバータＸ１３と、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａと、４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂと、ドロップアウト電圧の小さいリニアレギュレータであるＬＤＯ（Low Dropout）Ｘ１５と、基準電圧生成回路Ｘ１６と、Ｉ／ＯＸ１７と、オシレータＸ１８と、ロジック回路Ｘ１９と、ＤＡＣ群Ｘ２０と、ＤＡＣ群Ｘ２１と、ロードスイッチＸ２２と、を備える。
【００５８】
１ｃｈＤＣ／ＤＣコンバータＸ１１と、２ｃｈＤＣ／ＤＣコンバータＸ１２と、３ｃｈＤＣ／ＤＣコンバータＸ１３とは、それぞれ異なる種類のＤＣ／ＤＣコンバータであってもよく、少なくとも二つが同じ種類のＤＣ／ＤＣコンバータであってもよい。４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａ及び４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに分割配置されている４ｃｈＤＣ／ＤＣコンバータは、１〜３ｃｈＤＣ／ＤＣコンバータＸ１１〜Ｘ１３よりも定格電流の大きいＤＣ／ＤＣコンバータである。また、１ｃｈＤＣ／ＤＣコンバータＸ１１の出力電圧と、２ｃｈＤＣ／ＤＣコンバータＸ１２の出力電圧と、３ｃｈＤＣ／ＤＣコンバータＸ１３の出力電圧と、４ｃｈＤＣ／ＤＣコンバータの出力電圧と、ＬＤＯＸ１５の出力電圧とは、それぞれ異なる設定値であってもよく、少なくとも二つが同じ設定値であってもよい。なお、本実施例では、ＤＣ／ＤＣコンバータの個数を４つにしているが、ＤＣ／ＤＣコンバータの個数は単数であってもよく、４以外の複数であってもよい。また、本実施例では、リニアレギュレータの個数を１つにしているが、リニアレギュレータの個数は複数であってもよい。また、本実施形態とは異なり、半導体集積回路装置Ｘ１はリニアレギュレータを備えない構成であってもよく、逆に半導体集積回路装置Ｘ１はＤＣ／ＤＣコンバータを備えない構成であってもよい。
【００５９】
１ｃｈＤＣ／ＤＣコンバータＸ１１は、ＤＣ／ＤＣコンバータを構成する全部品を備えていてもよく、ＤＣ／ＤＣコンバータを構成する全部品のうちの一部を備えていてもよい。１ｃｈＤＣ／ＤＣコンバータＸ１１がＤＣ／ＤＣコンバータを構成する全部品のうちの一部を備える場合、例えばインダクタ、出力コンデンサ等の集積化し難い部品を半導体集積回路装置Ｘ１の外付け部品にするとよい。２ｃｈＤＣ／ＤＣコンバータＸ１２及び３ｃｈＤＣ／ＤＣコンバータＸ１３についても１ｃｈＤＣ／ＤＣコンバータＸ１１と同様である。
【００６０】
４ｃｈＤＣ／ＤＣコンバータは、ＤＣ／ＤＣコンバータを構成する全部品のうちの一部を備える。４ｃｈＤＣ／ＤＣコンバータのインダクタ及び出力コンデンサは半導体集積回路装置Ｘ１の外付け部品になっている。４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａは、例えば図２に示すタイミング制御回路５と、上側ＭＯＳトランジスタＱ１と、下側ＭＯＳトランジスタＱ２と、エラーアンプ６と、スロープ回路７と、ＰＷＭコンパレータ８と、を備える。４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂは、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａと同一の構成である。４ｃｈＤＣ／ＤＣコンバータでは、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａと外付け部品とによって生成される出力電圧が伝送される基板配線と、４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂと外付け部品とによって生成される出力電圧が伝送される基板配線とが共通接続される。
【００６１】
ＬＤＯＸ１５は、リニアレギュレータを構成する全部品を備えていてもよく、リニアレギュレータを構成する全部品のうちの一部を備えていてもよい。ＬＤＯＸ１５がリニアレギュレータを構成する全部品のうちの一部を備える場合、例えば出力コンデンサ等の集積化し難い部品を半導体集積回路装置Ｘ１の外付け部品にするとよい。
【００６２】
基準電圧生成回路Ｘ１６は、基準電圧生成回路９００及び１０００を備え、基準電圧ＶＲＥＦＡ及びＶＲＥＦＢを生成する。基準電圧生成回路Ｘ１６は、判定回路８００も備え、基準電圧ＶＲＥＦＡと基準電圧ＶＲＥＦＢとの相互監視も行う。
【００６３】
Ｉ／ＯＸ１７は、半導体集積回路装置Ｘ１の入出力インターフェースであって、半導体集積回路装置Ｘ１の外部から送られてくる入力データを受信してロジック回路Ｘ１９に伝送し、ロジック回路Ｘ１９から送られてくる出力データを半導体集積回路装置Ｘ１の外部に送信する。
【００６４】
オシレータＸ１８は、１ｃｈＤＣ／ＤＣコンバータＸ１１と、２ｃｈＤＣ／ＤＣコンバータＸ１２と、３ｃｈＤＣ／ＤＣコンバータＸ１３と、４ｃｈＤＣ／ＤＣコンバータと、ロジック回路Ｘ１７とで共用されるクロック信号を生成する。
【００６５】
ロジック回路Ｘ１９は、１０個の検知信号のうち１つでもアサートになると（図９に示すタイミングｔ１時点以降）、図７に示すようにＨＩＧＨアクティブの割込み信号ＩＮＴＢをアサートする。上記１０個の検知信号は、１ｃｈＤＣ／ＤＣコンバータＸ１１の出力電圧を監視する電圧監視回路から出力される過電圧検知信号及び低電圧検知信号、２ｃｈＤＣ／ＤＣコンバータＸ１２の出力電圧を監視する電圧監視回路から出力される過電圧検知信号及び低電圧検知信号、３ｃｈＤＣ／ＤＣコンバータＸ１３の出力電圧を監視する電圧監視回路から出力される過電圧検知信号及び低電圧検知信号、４ｃｈＤＣ／ＤＣコンバータの出力電圧を監視する電圧監視回路から出力される過電圧検知信号及び低電圧検知信号、並びにＬＤＯＸ１５の出力電圧を監視する電圧監視回路から出力される過電圧検知信号及び低電圧検知信号である。
【００６６】
割込み信号ＩＮＴＢは、半導体集積回路装置Ｘ１から例えばマイクロコンピュータ（不図示）に送信される。半導体集積回路装置Ｘ１とマイクロコンピュータ（不図示）とは例えばＩ２Ｃ通信を行う。例えば、図７に示すように割込み信号ＩＮＴＢがアサートになった後、マイクロコンピュータが読出コマンドをＩ２Ｃ通信によって半導体集積回路装置Ｘ１に送信すると、半導体集積回路装置Ｘ１のロジック回路Ｘ１７はどの検知信号がアサートになったかを示すエラーコードをマイクロコンピュータに返信する。なお、半導体集積回路装置Ｘ１のロジック回路Ｘ１７は、１０個の検知信号のうち１つでもアサートになると、どの検知信号がアサートになったかを内部レジスタに記憶する。
【００６７】
図６に戻って、ＤＡＣ群Ｘ２０は、３ｃｈＤＣ／ＤＣコンバータＸ１３で用いられる基準電圧生成回路４００、スイッチ６００、第１閾値電圧生成回路１、及び第２閾値電圧生成回路２と、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａで用いられる基準電圧生成回路４００、スイッチ６００、第１閾値電圧生成回路１、及び第２閾値電圧生成回路２と、を備える。なお、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａと４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂとは対で動作するため、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａで用いられる基準電圧生成回路４００、スイッチ６００、第１閾値電圧生成回路１、及び第２閾値電圧生成回路２は、４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂでも共用される。
【００６８】
ＤＡＣ群Ｘ２１は、１ｃｈＤＣ／ＤＣコンバータＸ１１で用いられる基準電圧生成回路４００、スイッチ６００、第１閾値電圧生成回路１、及び第２閾値電圧生成回路２と、２ｃｈＤＣ／ＤＣコンバータＸ１２で用いられる基準電圧生成回路４００、スイッチ６００、第１閾値電圧生成回路１、及び第２閾値電圧生成回路２と、ＬＤＯＸ１５で用いられる基準電圧生成回路４００、スイッチ６００、第１閾値電圧生成回路１、及び第２閾値電圧生成回路２と、を備える。
【００６９】
ロードスイッチＸ２２は、入力電圧ＶＩＮをシーケンス制御して出力する。
【００７０】
１ｃｈＤＣ／ＤＣコンバータＸ１１は、電圧監視回路１００のうち第１閾値電圧生成回路１及び第２閾値電圧生成回路２を除く部分も含んでいる。電圧監視回路１００のうち第１閾値電圧生成回路１及び第２閾値電圧生成回路２を除く部分は、１ｃｈＤＣ／ＤＣコンバータＸ１１の中心位置よりもロジック回路Ｘ１９寄りの位置に配置される。２ｃｈＤＣ／ＤＣコンバータＸ１２、３ｃｈＤＣ／ＤＣコンバータＸ１３、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａ、４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂ、及びＬＤＯＸ１５についても１ｃｈＤＣ／ＤＣコンバータＸ１１と同様である。
【００７１】
チップＣＰ１は主として下記（Ｆ１）〜（Ｆ４）のような特徴及び効果を有する。なお、下記（Ｆ１）及び（Ｆ４）のような特徴及び効果は、電圧監視回路を搭載しないチップに対しても適用可能である。
（Ｆ１）ロジック回路はチップの中央に配置される。これにより、発熱量が大きい回路である電源回路（本実施例では１ｃｈＤＣ／ＤＣコンバータＸ１１、２ｃｈＤＣ／ＤＣコンバータＸ１２、３ｃｈＤＣ／ＤＣコンバータＸ１３、４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａ、４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂ、及びＬＤＯＸ１５）をチップの外縁側に分散して配置することができる。
（Ｆ２）電圧監視回路のＤ／Ａコンバータは、電圧監視回路のＤ／Ａコンバータを除く部分よりもロジック回路に近い位置に設けられる。これにより、電圧監視回路のＤ／Ａコンバータとロジック回路とを接続する配線の占めるスペースを小さくすることができる。
（Ｆ３）上記（Ｆ２）において、電圧監視回路のＤ／Ａコンバータは、電圧監視回路のＤ／Ａコンバータはロジック回路の隣に配置される。これにより、電圧監視回路のＤ／Ａコンバータとロジック回路とを接続する配線の占めるスペースをより一層小さくすることができる。
（Ｆ４）チップは矩形上であって、チップの第１辺の中点と第１辺に対向する第２辺の中点とを結ぶ中心線（本実施例では中心線ＣＬ１）を軸として、１つのＤＣ／ＤＣコンバータ（本実施例では４ｃｈＤＣ／ＤＣコンバータ）のチップに搭載される各素子が線対称に配置される。これにより、線対称に分割して配置された素子群の一方（本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属する素子群）と他方（本実施例では４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属する素子群）との特性を揃えることができ、発熱等に関して両者のバランスを保つことができる。
【００７２】
図８に示すように、半導体集積回路装置Ｘ１は、上述したチップＣＰ１と、第１〜第５６ピンＰ１〜Ｐ５６と、グランドピンＧＰ１〜ＧＰ４と、ボンディングワイヤと、を備える。半導体集積回路装置Ｘ１は主として下記（Ｆ５）〜（Ｆ７）のような特徴及び効果を有する。なお、下記（Ｆ５）〜（Ｆ７）のような特徴及び効果は、電圧監視回路を搭載しない半導体集積回路装置に対しても適用可能である。
（Ｆ５）チップ及びパッケージは矩形上であって、チップ及びパッケージの各第１辺の中点と各第１辺に対向する各第２辺の中点とを結ぶ中心線を軸として、１つのＤＣ／ＤＣコンバータ（本実施例では４ｃｈＤＣ／ＤＣコンバータ）の各パッドが線対称に配置される。本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属するパッドＰＤ１〜ＰＤ１２と４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属するパッドＰＤ１３〜ＰＤ２４とが中心線ＣＬ１を軸として線対称に配置されている。これにより、線対称に分割して配置された素子群の一方（本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属する素子群）と他方（本実施例では４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属する素子群）との特性をより一層揃えることができ、発熱等に関して両者のバランスをより一層保つことができる。
（Ｆ６）チップ及びパッケージは矩形上であって、チップ及びパッケージの各第１辺の中点と各第１辺に対向する各第２辺の中点とを結ぶ中心線を軸として、１つのＤＣ／ＤＣコンバータ（本実施例では４ｃｈＤＣ／ＤＣコンバータ）の各ピンが線対称に配置される。本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属するピンＰ２８〜Ｐ３３と４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属するピンＰ４３〜Ｐ３８とが中心線ＣＬ１を軸として線対称に配置されている。これにより、線対称に分割して配置された素子群の一方（本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属する素子群）と他方（本実施例では４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属する素子群）との特性をより一層揃えることができ、発熱等に関して両者のバランスをより一層保つことができる。
（Ｆ７）チップ及びパッケージは矩形上であって、チップ及びパッケージの各第１辺の中点と各第１辺に対向する各第２辺の中点とを結ぶ中心線を軸として、１つのＤＣ／ＤＣコンバータ（本実施例では４ｃｈＤＣ／ＤＣコンバータ）の各ボンディングワイヤが線対称に配置される。本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属するボンディングワイヤと４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属するボンディングワイヤとが中心線ＣＬ１を軸として線対称に配置されている。例えば、パッドＰＤ１とピンＰ３２とを接続するボンディングワイヤは、中心線ＣＬ１を軸として、パッドＰＤ１３とピンＰ３９とを接続するボンディングワイヤに線対称である。これにより、線対称に分割して配置された素子群の一方（本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに属する素子群）と他方（本実施例では４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに属する素子群）との特性をより一層揃えることができ、発熱等に関して両者のバランスをより一層保つことができる。
【００７３】
半導体集積回路装置Ｘ１は、例えば図９に示すプリント回路基板Ｂ１に搭載される。プリント回路基板Ｂ１は、半導体集積回路装置Ｘ１の搭載領域Ａ１を基板の中央部に備える。プリント回路基板Ｂ１は主として下記（Ｆ８）のような特徴及び効果を有する。なお、下記（Ｆ８）のような特徴及び効果は、電圧監視回路を搭載しない半導体集積回路装置を搭載するプリント回路基板に対しても適用可能である。
（Ｆ８）チップ及びパッケージは矩形上であって、半導体集積回路装置をプリント回路基板の半導体集積回路装置の搭載領域に搭載した場合における、チップ及びパッケージの各第１辺の中点と各第１辺に対向する各第２辺の中点とを結ぶ中心線（本実施例では中心線ＣＬ１）を軸として、１つのＤＣ／ＤＣコンバータ（本実施例では４ｃｈＤＣ／ＤＣコンバータ）に関連するプリント回路基板の配線及び部品搭載領域が線対称に配置される。本実施例では４ｃｈ（Ａ）ＤＣ／ＤＣコンバータＸ１４Ａに関連するプリント回路基板Ｂ１の配線並びにインダクタ搭載領域及び出力コンデンサ搭載領域を含む領域Ａ２と４ｃｈ（Ｂ）ＤＣ／ＤＣコンバータＸ１４Ｂに関連するプリント回路基板Ｂ１の配線並びにインダクタ搭載領域及び出力コンデンサ搭載領域を含む領域Ａ３とが中心線ＣＬ１を軸として線対称に配置されている。
【００７４】
半導体集積回路装置Ｘ１では、基準電圧生成回路４００（図１参照）と、第１閾値電圧生成回路１（図１参照）と、第２閾値電圧生成回路２（図１参照）とにおいて異なるＤ／Ａコンバータ、オペアンプを用いるので、各Ｄ／Ａコンバータ、各オペアンプで生じる誤差をキャンセルする必要がある。また、第１閾値電圧生成回路１のカレントミラー回路の特性、第１閾値電圧生成回路１及び第２閾値電圧生成回路２の各抵抗の誤差もキャンセルする必要がある。
【００７５】
そこで、半導体集積回路装置Ｘ１に対して、例えば図１０に示す手順のテストを実施する。ここでは、或る１つのＤＣ／ＤＣコンバータの出力電圧を監視する電圧監視回路１００に対するテストを例に挙げて説明する。まずスイッチ６００（図１参照）をオン状態にする（ステップＳ１）。なお、スイッチ６００はノーマリオンのスイッチであるため、ステップＳ１において特別な処理は不要である。
【００７６】
次に、外部測定装置が、端子Ｔ５（図１参照）に出力されるＤＣ／ＤＣコンバータ５００（図１参照）の出力電圧ＶＯＵＴと、端子Ｔ７（図１参照）に出力される基準電圧ＶＲＥＦと、を測定する（ステップＳ２）。
【００７７】
次に、ロジック回路Ｘ１７が半導体集積回路装置Ｘ１にスイッチ制御信号を供給してスイッチ６００をオフ状態にする（ステップＳ３）。
【００７８】
次に、ロジック回路Ｘ１７は、ステップＳ２で測定した基準電圧ＶＲＥＦと同一の電圧を端子Ｔ７に印加する。このとき、端子Ｔ７に印加している電圧を端子Ｔ６からモニターして、電圧を補正する。そして、ロジック回路Ｘ１７は、第３デジタルデータＤ３をスイープする（ステップＳ４）。これにより、端子Ｔ５及びＴ３の電圧が変化する。
【００７９】
次に、ロジック回路Ｘ１７は、過電圧検知信号ＳＯＶＤがネゲートからアサートに切り替わったとき第３デジタルデータＤ３のスイープを停止する。このときの端子Ｔ５の電圧を測定する（ステップＳ５）。同様に低電圧検知信号ＳＵＶＤがネゲートからアサートに切り替わったとき第３デジタルデータＤ３のスイープを停止する。このときの端子Ｔ５の電圧を測定する（ステップＳ５）。
【００８０】
次に、ロジック回路Ｘ１７は、ステップＳ５で測定した過電圧検知信号ＳＯＶＤがネゲートからアサートに切り替わったときのＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴの値に基づいて、第１デジタルデータＤ１の値を調整する（ステップＳ６）。また、ロジック回路Ｘ１７は、ステップＳ５で測定した低電圧検知信号ＳＵＶＤがネゲートからアサートに切り替わったときのＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴの値に基づいて、第２デジタルデータＤ２の値を調整する（ステップＳ６）。
【００８１】
ステップＳ６の調整が終わると、ロジック回路Ｘ１７は、再度、第３デジタルデータＤ３をスイープしながら端子Ｔ５の電圧を監視する（ステップＳ７）。そして、ロジック回路Ｘ１７は、再度、過電圧検知信号ＳＯＶＤがネゲートからアサートに切り替わったときのＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴの値と、低電圧検知信号ＳＵＶＤがネゲートからアサートに切り替わったときのＤＣ／ＤＣコンバータ５００の出力電圧ＶＯＵＴの値と、を測定し（ステップＳ８）、測定した値に問題がなければテストを終了する。
【００８２】
＜３．用途＞
次に、先に説明した半導体集積回路装置Ｘ１の用途例について説明する。図１１は、車両の外観図である。車両Ｙ１は、半導体集積回路装置Ｘ１と、半導体集積回路装置Ｘ１の外付け部品群Ｘ２と、バッテリＸ３と、を搭載している。
【００８３】
バッテリＸ３は半導体集積回路装置Ｘ１に入力電圧ＶＩＮを供給する。半導体集積回路装置Ｘ１及び部品群Ｘ２によって入力電圧ＶＩＮが出力電圧ＶＯＵＴに変換される。出力電圧ＶＯＵＴは例えば車両Ｙ１に搭載されている電子機器の電源電圧として利用される。
【００８４】
＜４．その他＞
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
【００８５】
例えば、上述した実施形態ではＭＯＳＦＥＴをＤＣ／ＤＣコンバータのスイッチング素子として用いたが、バイポーラトランジスタをＤＣ／ＤＣコンバータのスイッチング素子として用いてもよい。
【００８６】
また上述した実施形態では電源装置の用途例として車両に搭載される電源装置について説明したが、本発明はこれに限定されない。本発明は、あらゆる分野（家電分野、自動車分野、産業機械分野など）で用いられる電源装置の出力電圧を監視するために利用することが可能である。
【００８７】
このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【符号の説明】
【００８８】
１、２  第１〜第２閾値電圧生成回路
ＣＯＭ１、ＣＯＭ２  第１〜第２コンパレータ
１１、２１、３、８０１、８０２  第１〜第５Ｄ／Ａコンバータ
４００  基準電圧生成回路
５００  ＤＣ／ＤＣコンバータ
６００  スイッチ
８００  判定回路
Ｘ１  半導体集積回路装置
Ｙ１  車両
【図１】
2020025413.tif 000003
【図２】
2020025413.tif 000004
【図３】
2020025413.tif 000005
【図４】
2020025413.tif 000006
【図５】
2020025413.tif 000007
【図６】
2020025413.tif 000008
【図７】
2020025413.tif 000009
【図８】
2020025413.tif 000010
【図９】
2020025413.tif 000011
【図１０】
2020025413.tif 000012
【図１１】
2020025413.tif 000013