(57)【要約】  本発明に係る不揮発性記憶素子（１０）は、第１の金属配線（１０３）と、第１の金属配線（１０３）上に形成され、第１の金属配線（１０３）に接続されるプラグ（１０７）と、第１電極（１０８）と第２電極（１１１）と抵抗変化層（１１３）とを含み、プラグ（１０７）上に形成され、プラグ（１０７）が第１電極（１０８）と接続されている積層体（１５０）と、積層体（１５０）上に形成され、第２電極（１１１）と直接接続される第２の金属配線（１１９）と、積層体（１５０）の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層（１１５）とを備え、記第２の金属配線（１１９）の下面の一部は、積層体（１５０）の上面より下側に存在する。
2012073503.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、
第１の金属配線と、
前記第１の金属配線上に形成され、前記第１の金属配線に接続されるプラグと、
前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記プラグ上に形成され、前記プラグが前記第１電極及び前記第２電極の一方と接続されている積層体と、
前記積層体上に形成され、前記第１電極及び前記第２電極の他方と直接接続される第２の金属配線と、
前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層と、を備え、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子。
【請求項２】
前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含む
請求項１に記載の不揮発性記憶素子。
【請求項３】
前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含む
請求項２に記載の不揮発性記憶素子。
【請求項４】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層とを有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項５】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層と、
前記第１の抵抗変化層及び前記第２の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率の高い抵抗層と、を有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項６】
前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含む
請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
【請求項７】
前記第２電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、
前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度９０度未満の台形状である
請求項１〜６のいずれか１項に記載の不揮発性記憶素子。
【請求項８】
請求項１〜７のいずれか１項に記載の不揮発性記憶素子を複数備えた不揮発性記憶装置であって、
前記不揮発性記憶装置は、
前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線と、
前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線と、
前記プラグを含む、複数のプラグと、
前記積層体を含む、ドット形状の複数の積層体とを備え、
前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点の各々に、前記プラグと前記積層体との組の各々が形成されており、
前記側壁保護層は、前記複数の積層体の側壁を被覆する
不揮発性記憶装置。
【請求項９】
前記側壁保護層は、前記複数の積層体毎に分離して形成されている
請求項８に記載の不揮発性記憶装置。
【請求項１０】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極に接続される半導体層と、
前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、
前記第１電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、
前記中間電極と前記抵抗変化層と前記第２電極とは、抵抗変化素子を構成する
請求項８又は９に記載の不揮発性記憶装置。
【請求項１１】
前記半導体層は、窒素不足型シリコン窒化物を含む
請求項１０に記載の不揮発性記憶装置。
【請求項１２】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極及び前記抵抗変化層に接続される半導体層を備え、
前記第１電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されている
請求項８又は９に記載の不揮発性記憶装置。
【請求項１３】
前記第２の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在する
請求項１〜１２のいずれか１項に記載の不揮発性記憶装置。
【請求項１４】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、
第１の金属配線を形成する第１工程と、
前記第１の金属配線上に、前記第１の金属配線に接続されるプラグを形成する第２工程と、
前記プラグ上に、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記プラグが前記第１電極及び前記第２電極の一方と接続されている積層体を形成する第３工程と、
前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層を形成する第４工程と、
前記積層体上に、前記第１電極及び前記第２電極の他方と直接接続される第２の金属配線を形成する第５工程とを含み、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子の製造方法。
【請求項１５】
請求項１４に記載の不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、
前記１工程において、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線を形成し、
前記第５工程において、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線を形成し、
前記第２工程において、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点となる位置の各々に、前記プラグを含む複数のプラグの各々を形成し、
前記第３工程において、前記位置の各々に、前記積層体を含む複数の積層体の各々を形成し、
前記第４工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する
不揮発性記憶装置の製造方法。
【請求項１６】
前記第４工程は、
前記側壁保護層を成膜する工程と、
前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含む
請求項１５に記載の不揮発性記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気パルスの印加により抵抗値が変化する抵抗変化素子を有する抵抗変化型の不揮発性記憶素子、ならびに当該不揮発性記憶素子を複数用いた不揮発性記憶装置、及びそれらの製造方法に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器及び情報家電等の電子機器が、より一層高機能化している。これらの電子機器の高機能化に伴い、使用される半導体素子の微細化及び高速化が急速に進んでいる。その中でも、フラッシュメモリに代表されるような大容量の不揮発性メモリの用途が急速に拡大している。さらに、このフラッシュメモリに置き換わる次世代の新型不揮発性メモリとして、抵抗変化素子を用いた抵抗変化型メモリ（ＲｅＲＡＭ：Ｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）の研究開発が進んでいる。ここで、抵抗変化素子とは、電気的信号によって抵抗値が可逆的に変化する性質を有し、さらにはこの抵抗値に対応した情報を、不揮発的に記憶することが可能な素子のことをいう。【０００３】
この抵抗変化型メモリは、抵抗値が変化する抵抗変化層を記憶素子として用い、電気的パルス（例えば電圧パルス）を当該抵抗変化層に印加によって、その抵抗値を高抵抗状態から低抵抗状態へ、又は低抵抗状態から高抵抗状態へと変化させる。これにより、抵抗変化型メモリは、データ記憶を行う。この場合、低抵抗状態及び高抵抗状態の２値を明確に区別し、また低抵抗状態と高抵抗状態との間を高速に安定して変化させ、かつ、これら２値が不揮発的に保持されることが必要である。【０００４】
このような不揮発性記憶素子の一例として、酸素含有率の異なる遷移金属酸化物を積層した抵抗変化層を用いた不揮発性記憶素子が提案されている。例えば、特許文献１には、酸素含有率の高い遷移金属酸化層と接触する電極界面に酸化反応と還元反応とを選択的に発生させることで、抵抗変化現象を安定化することが開示されている。【０００５】
図２３は、特許文献１に記載の不揮発性記憶素子５５を有する抵抗変化型の不揮発性記憶装置５０を示す断面図である。図２３に示される不揮発性記憶装置５０においては、基板６０上に第１の配線６１が形成され、この第１の配線６１を被覆して、第１の層間絶縁層６２が形成されている。また、第１の層間絶縁層６２を貫通するように、第１の配線６１に接続される第１のプラグ６４が形成されている。さらに、第１のプラグ６４を被覆するように、第１の層間絶縁層６２上に不揮発性記憶素子５５が形成されている。この不揮発性記憶素子５５は、下部電極６５、抵抗変化層６６及び上部電極６７で構成される。また、この不揮発性記憶素子５５を被覆するように、第２の層間絶縁層６８が形成されている。また、この第２の層間絶縁層６８を貫通するように、第２のプラグ７０が形成されている。当該第２のプラグ７０は上部電極６７と第２の配線７１とを接続している。【０００６】
抵抗変化層６６は第１の抵抗変化層６６ｘと第２の抵抗変化層６６ｙとの積層構造である。第１の抵抗変化層６６ｘと第２の抵抗変化層６６ｙとは同種の遷移金属酸化物で構成される。また、第２の抵抗変化層６６ｙを形成する遷移金属酸化物の酸素含有率は、第１の抵抗変化層６６ｘを形成する遷移金属酸化物の酸素含有率より高い。【０００７】
このような構造とすることで、不揮発性記憶素子５５に電圧を印加した場合には、酸素含有率が高く、より高い抵抗値を示す第２の抵抗変化層６６ｙにほとんどの電圧が印加される。また、第２の抵抗変化層６６ｙ近傍では、反応に寄与できる酸素も豊富に存在する。よって、上部電極６７と第２の抵抗変化層６６ｙとの界面近傍で、選択的に酸化又は還元の反応が起こるので、安定に抵抗変化を実現できる。【０００８】
また、非特許文献１には、遷移金属酸化物を抵抗変化層として用いた１Ｔ１Ｒ（１トランジスタ１抵抗）型メモリセルで構成された不揮発性メモリが開示されている。遷移金属酸化物薄膜は、通常絶縁体である。よって、抵抗値をパルス変化させるために、初期状態において抵抗変化層のブレイク（初期ブレイク）を行うことで、高抵抗状態と低抵抗状態との間で抵抗値を切り替え可能な導電パスを形成する。なお、「初期ブレイク（ｉｎｉｔｉａｌ  ｂｒｅａｋｄｏｗｎ）」とは、製造後の抵抗変化層を、印加する電圧値（又は、印加する電圧の極性）に応じて高抵抗状態と低抵抗状態とを可逆的に遷移できる状態に変化させる処理である。具体的には、初期ブレイクとは、極めて高い抵抗値をもつ製造後の抵抗変化層、又は、抵抗変化層を含む不揮発性記憶素子に対して、書き込み電圧よりも大きな電圧（初期ブレイクダウン電圧）を印加することである。この初期ブレイクにより、抵抗変化層は、高抵抗状態と低抵抗状態とが可逆的に遷移可能になるとともに、その抵抗値が低下する。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第２００８／１４９４８４号
【特許文献２】国際公開第２００８／０５９７０１号
【非特許文献】
【００１０】
【非特許文献１】Ｉ．Ｇ．Ｂａｅｋ  ｅｔ  ａｌ．，ＩＥＤＭ２００４，ｐ．５８７
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかしながら、図２３の構成において、抵抗変化素子の上部電極と上層配線とを、プラグを介さずに直接接続する構造とした場合には、上層配線から抵抗変化素子の上部電極を介さずに、抵抗変化層に直接電流が流れるリークパスが形成されるという懸念がある。【００１２】
このような、上部電極を介さずに抵抗変化層へ電流が流れるリークパスが形成されると、抵抗変化層に十分なブレイクダウン電圧が印加されない。これにより、抵抗変化素子が初期ブレイクされない場合が発生するので、初期ブレイク率が低下する。結果として、歩留りが低下する。【００１３】
このように、従来の不揮発性記憶素子では、配線形成工程において、リークパスが形成されることにより、初期ブレイクダウン電圧がばらつくという課題を有する。【００１４】
本発明は、上記の課題を解決するためになされたものであり、配線形成工程におけるリークパスの形成を防止できる不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の一形態に係る不揮発性記憶素子は、第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、第１の金属配線と、前記第１の金属配線上に形成され、前記第１の金属配線に接続されるプラグと、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記プラグ上に形成され、前記プラグが前記第１電極及び前記第２電極の一方と接続されている積層体と、前記積層体上に形成され、前記第１電極及び前記第２電極の他方と直接接続される第２の金属配線と、前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層とを備え、前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する。【００１６】
この構成によれば、本発明の一形態に係る不揮発性記憶素子では、抵抗変化素子を含む積層体の側壁が側壁保護層で被覆されている。これにより、本発明の一形態に係る不揮発性記憶素子は、配線形成工程において、第２の金属配線と抵抗変化層との間にリークパスが形成されることを防止できる。【００１７】
また、前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含んでもよい。【００１８】
また、前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含んでもよい。【００１９】
また、前記抵抗変化層は、前記遷移金属酸化物で構成されている第１の抵抗変化層と、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層とを有してもよい。【００２０】
また、前記抵抗変化層は、前記遷移金属酸化物で構成されている第１の抵抗変化層と、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層と、前記第１の抵抗変化層及び前記第２の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率の高い抵抗層とを有してもよい。【００２１】
また、前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含んでもよい。【００２２】
この構成によれば、初期ブレイク時に電流が流れる、抵抗変化層の実効的な断面積を縮小できる。その結果、抵抗変化層に流れる電流密度が高くなるので、初期ブレイク電圧を低減できる。さらに、抵抗変化層に流れる電流密度のばらつきが低減されることによって、不揮発性記憶素子の歩留りの低下を防止できるとともに信頼性を向上できる。【００２３】
また、前記第２電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度９０度未満の台形状であってもよい。【００２４】
この構成によれば、本発明の一形態に係る不揮発性記憶素子では、積層体の断面形状は台形状である。これにより、例えば、減圧ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）に比べて、ステップカバレッジ性に劣るプラズマＣＶＤ又はスパッタを用いて側壁保護層を成膜する場合においても、断面形状が矩形状の場合に比べて、積層体の側面に側壁保護層が成膜されやすくなる。よって、抵抗変化素子を含む積層体の側面を側壁保護層によって断切れなく被覆できる。【００２５】
特に、スパッタを用いた場合には、積層体の上端の肩部分に成膜される膜厚が厚くなる、所謂オーバーハング形状になりやすい。しかし、むしろこのように積層体の上端の肩部分に側壁保護層がオーバーハング状に形成される方が、第２の金属配線を形成する工程において、第２の金属配線と抵抗変化層側面とが接触することによるリークパスの形成の防止に効果的である。【００２６】
これらにより、本発明の一形態に係る不揮発性記憶素子は、抵抗変化層の側面からの酸化をさらに抑制できるとともに、第２の金属配線と抵抗変化層側面とのリークパスの形成をさらに防止できる。【００２７】
また、本発明の一形態に係る不揮発記憶装置は、前記不揮発性記憶素子を複数備えた不揮発性記憶装置であって、前記不揮発性記憶装置は、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線と、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線と、前記プラグを含む、複数のプラグと、前記積層体を含む、ドット形状の複数の積層体とを備え、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点の各々に、前記プラグと前記積層体との組の各々が形成されており、前記側壁保護層は、前記複数の積層体の側壁を被覆する。【００２８】
また、前記側壁保護層は、前記複数の積層体毎に分離して形成されていてもよい。【００２９】
この構成によれば、側壁保護層が抵抗変化素子を含む積層体ごとに分離して形成されるため、積層体が形成されていない領域には、側壁保護層が存在しない。したがって、積層体を設けていない領域に、第１の金属配線と第２の金属配線とを接続するための引き出しコンタクトを形成する際のドライエッチング工程が容易になる。【００３０】
また、前記積層体は、さらに、前記第１電極と前記抵抗変化層との間に形成され、前記第１電極に接続される半導体層と、前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、前記第１電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、前記中間電極と前記抵抗変化層と前記第２電極とは、抵抗変化素子を構成してもよい。【００３１】
この構成によれば、隣接する抵抗変化素子の書き込みディスターブの発生を確実に回避できる。これにより、本発明の一形態に係る不揮発性記憶装置は、トランジスタ等のスイッチング素子を配置することなく、大容量かつ高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。【００３２】
なお、本明細書では、ダイオード素子を、印加電圧が臨界電圧以下では電気抵抗が非常に高く、その一方で、臨界電圧を超えると電気抵抗が急激に低下することで大電流が流れるという非線形の電気抵抗特性を有する二端子素子と定義する。【００３３】
このような特性を備える二端子素子としては、例えば、ＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）ダイオード、ＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）ダイオード、あるいは、バリスタ等が知られている。【００３４】
さらに、抵抗変化素子及びダイオード素子を含む積層体が側壁保護層により被覆されている。これにより、製造工程における層間絶縁層の成膜処理又は熱処理によって、半導体層が側壁部分から酸化されることを抑制できる。よって、ダイオード素子の実効的な断面積が縮小することを抑制できる。そのため、ダイオード素子に流すことのできる電流容量の低下を防止できるので、高い電流容量を持つダイオード素子を備える不揮発性記憶装置を実現できる。【００３５】
また、前記半導体層は、窒素不足型シリコン窒化物を含んでもよい。【００３６】
また、前記積層体は、さらに、前記第１電極と前記抵抗変化層との間に形成され、前記第１電極及び前記抵抗変化層に接続される半導体層を備え、前記第１電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されていてもよい。【００３７】
この構成によれば、隣接する抵抗変化素子の書き込みディスターブの発生を確実に回避できる。これにより、本発明の一形態に係る不揮発性記憶装置は、トランジスタ等のスイッチング素子を配することなく、大容量かつ高集積化が可能な抵抗変化型の不揮発性記憶装置を実現できる。【００３８】
さらに、抵抗変化素子及びダイオード素子を含む積層体が側壁保護層により被覆されている。これにより、製造工程における層間絶縁層の成膜処理又は熱処理によって、半導体層が側壁部分から酸化されることを抑制できる。よって、ダイオード素子の実効的な断面積が縮小することを抑制できる。そのため、ダイオード素子に流すことのできる電流容量の低下を防止できるので、高い電流容量を持つダイオード素子を備える不揮発性記憶装置を実現できる。【００３９】
さらに、積層体を４層で構成できるので、当該積層体を単純化及び薄膜化できる。これにより、寄生抵抗の影響を小さくできるので、電流密度を制御しやすくできる。また、加工精度も高くできるので、寸法ばらつきを小さくできる。従って、積層体に流れる電流密度のばらつきを低減できるので、不揮発性記憶装置の歩留りの低下を防止できるとともに信頼性を向上できる。【００４０】
また、前記第２の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在してもよい。【００４１】
この構成によれば、側壁保護層がない場合には、第２の金属配線と抵抗変化層との間にリークパスが形成されてしまうような場合であっても、当該リークパスの形成を防止できる。【００４２】
また、本発明の一形態に係る不揮発性記憶素子の製造方法は、第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、第１の金属配線を形成する第１工程と、前記第１の金属配線上に、前記第１の金属配線に接続されるプラグを形成する第２工程と、前記プラグ上に、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記プラグが前記第１電極及び前記第２電極の一方と接続されている積層体を形成する第３工程と、前記積層体の側壁を被覆し、絶縁性かつ酸素バリア性を有する側壁保護層を形成する第４工程と、前記積層体上に、前記第１電極及び前記第２電極の他方と直接接続される第２の金属配線を形成する第５工程とを含み、前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する。【００４３】
このような製造方法により、抵抗変化層の側壁が側壁保護層で被覆される。これにより、第２の金属配線を形成する工程において、第２の金属配線を埋め込み形成するための配線溝の底部が、抵抗変化層の側壁が露出する深さにまで深く掘れ込んでしまっても、第２の金属配線が抵抗変化層と接触することを防止できる。なお、第２の金属配線は、本来、上部電極（例えば、第２電極）のみに接する。したがって、第２の金属配線から上部電極を介さずに抵抗変化層へ電流が流れるリークパスの形成を防止できる。これにより、抵抗変化層に十分なブレイクダウン電圧が印加されるので、抵抗変化素子の初期ブレイク率及び歩留りが高くできる。よって、抵抗変化特性の再現性に優れ、かつ高信頼性の不揮発性半導体記憶装置を製造できる。【００４４】
さらに、積層体の側壁が側壁保護層で被覆されていることにより、抵抗変化素子形成後の製造工程における層間絶縁層の成膜工程及び熱処理工程によって、抵抗変化層が側面から酸化されることを抑制できる。これにより、抵抗変化層の実効的な断面積がばらつくことを抑制できる。これにより、本発明の一形態に係る不揮発性記憶素子は、初期ブレイクダウン電圧のばらつきを抑制できるので、歩留りの低下を抑制できる。【００４５】
また、本発明の一形態に係る不揮発性記憶装置の製造方法は、前記不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、前記１工程において、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線を形成し、前記第５工程において、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線を形成し、前記第２工程において、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点となる位置の各々に、前記プラグを含む複数のプラグの各々を形成し、前記第３工程において、前記位置の各々に、前記積層体を含む複数の積層体の各々を形成し、前記第４工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する。【００４６】
また、前記第４工程は、前記側壁保護層を成膜する工程と、前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含んでもよい。【００４７】
このような製造方法により、側壁保護層が抵抗変化素子を含む積層体ごとに分離して形成される。これにより、積層体が形成されていない領域には、側壁保護層が存在しない。したがって、積層体を設けていない領域に、第１の金属配線と第２の金属配線とを接続するための引き出しコンタクトを形成する際のドライエッチング工程が容易になる。【００４８】
なお、本発明は、このような不揮発性記憶素子及び不揮発性記憶装置として実現できるだけでなく、このような不揮発性記憶素子又は不揮発性記憶装置を実現する半導体集積回路（ＬＳＩ）として実現できる。
【発明の効果】
【００４９】
以上より、本発明は、配線形成工程におけるリークパスの形成を防止できる不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法を提供できる。
【図面の簡単な説明】
【００５０】
【図１】図１は、本発明の実施の形態１に係る不揮発性記憶素子の構成例を示す断面図である。
【図２】図２は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図３】図３は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図４】図４は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図５】図５は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図６】図６は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図７】図７は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図８】図８は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図９】図９は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図１０】図１０は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図１１】図１１は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図１２】図１２は、本発明の実施の形態１に係る不揮発性記憶素子の製造方法を示す断面図である。
【図１３】図１３は、本発明の実施の形態１に係る不揮発性記憶素子の変形例を示す断面図である。
【図１４】図１４は、本発明の実施の形態２に係る不揮発性記憶装置の構成例を示す平面図である。
【図１５】図１５は、本発明の実施の形態２に係る不揮発性記憶装置の構成例を示す断面図である。
【図１６】図１６は、本発明の実施の形態２に係る不揮発性記憶装置の構成例を示す断面図である。
【図１７】図１７は、本発明の実施の形態２に係る不揮発性記憶装置の製造方法を示す断面図である。
【図１８】図１８は、本発明の実施の形態２に係る不揮発性記憶装置の製造方法を示す断面図である。
【図１９】図１９は、本発明の実施の形態２に係る不揮発性記憶装置の製造方法を示す断面図である。
【図２０】図２０は、本発明の実施の形態２に係る不揮発性記憶装置の製造方法を示す断面図である。
【図２１】図２１は、本発明の実施の形態３に係る不揮発性記憶装置の構成例を示す断面図である。
【図２２】図２２は、本発明の実施の形態の変形例に係る不揮発性記憶装置の構成例を示す断面図である。
【図２３】図２３は、従来の不揮発性記憶素子の構成例を示す断面図である。
【図２４】図２４は、従来の不揮発性記憶素子の課題を説明するための構造断面図である。
【発明を実施するための形態】
【００５１】
抵抗変化型の不揮発性記憶素子（以下、単に不揮発性記憶素子とも言う）において、初期ブレイクにより形成される導電パスは、フィラメントのような形状を有していると考えられる。導電パスの水平な断面の断面積は抵抗変化素子の水平な断面の断面積よりかなり小さい。しかも、この導電パスが抵抗変化層の何れの場所にできるか特定できない。
【００５２】
これにより、従来の不揮発性記憶素子では、導電パスを形成するために必要な初期ブレイクダウン電圧が複数の抵抗変化素子間でばらつくという問題がある。
【００５３】
例えば、電極材料として、イリジウム、又はイリジウムと他の貴金属との合金を用いた場合、抵抗変化素子の寸法によって初期ブレイクダウン電圧が敏感に変化することが分かった。よって、このような電極材料を用いた抵抗変化素子においては、抵抗変化素子間の初期ブレイクダウン電圧のばらつきが特に大きくなる。
【００５４】
また、抵抗変化層を構成する酸素不足型の遷移金属酸化物は酸化されやすい。よって、抵抗変化層を被覆するための層間絶縁層の成膜工程における熱、プラズマ、及び原料ガス等による抵抗変化層の酸化、並びにその後の熱処理による層間絶縁層から抵抗変化層への酸素拡散によって、抵抗変化層は側面から酸化される。これにより、抵抗変化層の側面周囲に絶縁性の酸化層が形成される。
【００５５】
このような製造工程における抵抗変化層の側壁からの酸化は制御性が悪いので、抵抗変化素子間でその酸化量がばらつく。そのため、抵抗変化層の初期ブレイク時に電流が流れる実効的な断面積がばらつくことにより、初期ブレイクダウン電圧のばらつきが大きくなる。
【００５６】
このように、従来の不揮発性記憶素子では、抵抗変化層の実効的な断面積のばらつきにより、初期ブレイクダウン電圧がばらつくという第１の課題を有する。
【００５７】
さらに、図２３の構成において、抵抗変化素子の上部電極６７と上層配線７１とを、プラグ７０を介さずに直接接続する構造とした場合には、上述したように、以下のような課題がある。
【００５８】
抵抗変化素子５５上に形成される層間絶縁層６８中に、抵抗変化素子の上部電極６７に接続する上層配線７１を埋め込み形成するための配線溝を形成する工程において、上層配線７１の配線幅が抵抗変化素子の上部電極６７の電極幅よりも小さく、かつアライメントずれが起こっていなくても、上層配線７１の配線長手方向（図２４の紙面に平行な方向）を考えると、抵抗変化素子５５上の層間絶縁層６８の膜厚ばらつきによって、形成される配線溝の底部の位置が下がり、抵抗変化層６５の側壁を露出させる深さにまで深く掘れ込む場合がある（図２４）。この場合、上層配線から抵抗変化素子の上部電極を介さずに、抵抗変化層に直接電流が流れるリークパスが形成されるという懸念がある。
【００５９】
このような、上部電極を介さずに抵抗変化層へ電流が流れるリークパスが形成されると、抵抗変化層に十分なブレイクダウン電圧が印加されない。これにより、抵抗変化素子が初期ブレイクされない場合が発生するので、初期ブレイク率が低下する。結果として、歩留りが低下する。
【００６０】
このように、従来の不揮発性記憶素子では、配線形成工程において、リークパスが形成されることにより、初期ブレイクダウン電圧がばらつくという第２の課題を有する。
【００６１】
そこで、以下で説明する本発明の実施の形態に係る抵抗変化素子とその製造方法は、抵抗変化層の実効的な断面積のばらつきを抑制するとともに、配線形成工程におけるリークパスの形成を防止することで、初期ブレイクダウン電圧のばらつきを抑制できる。
【００６２】
以下、本発明の実施の形態に係る抵抗変化型の不揮発性記憶素子（以下、単に不揮発性記憶素子とも言う）とその製造方法について、図面を参照しながら説明する。なお、図面において、同じ符号が付いたものは、説明を省略する場合がある。また、図面は理解しやすくするために、それぞれの構成要素を模式的に示したもので、形状及び寸法などについては正確な表示ではない。
【００６３】
また、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００６４】
（実施の形態１）
図１は、本発明の実施の形態１に係る不揮発性記憶素子１０の構成例を示す断面図である。
【００６５】
図１では、一般的な半導体記憶装置においてメモリセルアレイ又はメモリ本体部などと呼ばれる部分が、不揮発性記憶素子１０として示されている。なお、不揮発性記憶素子１０は、さらに、このようなメモリセルアレイとともに、メモリセルアレイを駆動するための駆動回路を備えていてもよい。
【００６６】
不揮発性記憶素子１０は、駆動回路からメモリセルアレイにデータ書き込み用の電気パルスを供給することで所望の抵抗変化素子１１４の抵抗状態を変更する。また、不揮発性記憶素子１０は、駆動回路からメモリセルアレイにデータ読み出し用の電気パルスを供給することで所望の抵抗変化素子１１４の抵抗状態を読み出す。
【００６７】
第１の層間絶縁層１０１は、トランジスタなどが形成されている半導体基板（図示せず）上に形成されており、例えば、シリコン酸化物で構成される。
【００６８】
第１の金属配線１０３は、第１の層間絶縁層１０１中に形成されており、例えば、銅配線である。なお、第１の金属配線１０３は、銅以外の他の金属（例えばアルミニウム）等で構成されてもよい。
【００６９】
第１のライナー層１０４は、第１の金属配線１０３を含む第１の層間絶縁層１０１上に形成されており、例えば、シリコン窒化物（膜厚３０〜２００ｎｍ）で構成される。
【００７０】
第２の層間絶縁層１０５は、第１のライナー層１０４上に形成されており、例えば、シリコン酸化物（膜厚１００〜５００ｎｍ）で構成される。
【００７１】
プラグ１０７（直径５０〜２００ｎｍ）は、これら第１のライナー層１０４及び第２の層間絶縁層１０５中に形成されており、第１の金属配線１０３と電気的に接続されている。
【００７２】
抵抗変化素子１１４は、第２の層間絶縁層１０５上に形成されるとともに、プラグ１０７と接続されている。この抵抗変化素子１１４は、ドット形状の積層体１５０として形成されている。
【００７３】
また、抵抗変化素子１１４は、第１電極１０８と、抵抗変化層１１３と、第２電極１１１とを含む。
【００７４】
抵抗変化層１１３は、第１電極１０８と第２電極１１１とに挟持されている。また、抵抗変化層１１３は、酸素不足型の遷移金属酸化物で構成され、第１電極１０８と第２電極１１１との間に与えられる電気的信号に基づいて、高抵抗状態と、当該高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する。また、抵抗変化層１１３は、第１の抵抗変化層１０９と第２の抵抗変化層１１０との積層構成となっている。
【００７５】
側壁保護層１１５は、積層体１５０の側壁を被覆するように抵抗変化素子１１４の側壁部分及び第２の層間絶縁層１０５上に形成されている。この側壁保護層１１５は、例えば、シリコン窒化物（膜厚２０〜５０ｎｍ）で構成される。なお、側壁保護層１１５にはシリコン窒化物以外に、絶縁性を有し、かつ酸素バリア性を有する酸化物、窒化物、又は酸窒化物（例えば、アルミニウム酸化物又はチタン酸化物等）を用いてもよい。
【００７６】
第３の層間絶縁層１１６は、抵抗変化素子１１４及び側壁保護層１１５を含む第２の層間絶縁層１０５上に形成されている。
【００７７】
第２の金属配線１１９は、第３の層間絶縁層１１６中、かつ積層体１５０の上方に形成されている。また、第２の金属配線１１９は、抵抗変化素子１１４を構成する第２電極１１１と直接接続される。ここで、第２の金属配線１１９は、金属部分と、導電性材料で形成された第３のバリアメタル層１１７を含む。この第３のバリアメタル層１１７は、金属部分の外周部に形成されている。
【００７８】
また、第２の金属配線１１９の下面の一部は、積層体１５０の上面（第２電極１１１の上面）より下側に存在する。ここで、積層体１５０の上面とは、例えば、積層体１５０の上面のうち垂直方向（半導体基板の主面に垂直な方向）に最も上側に位置する部分である。なお、積層体１５０の上面とは、積層体１５０の上面の垂直方向の位置の平均値であってもよいし、積層体の上面のうち垂直方向に最も下側に位置する部分であってもよい。また、第２の金属配線１１９の下面とは、第２の金属配線１１９に含まれる第３のバリアメタル層１１７の下面である。例えば、図１では、第２の金属配線１１９の下面の一部は、第２電極１１１の上面より下側、かつ、下面より上側に存在する。
【００７９】
ここで、抵抗変化層１１３は、酸素不足型の遷移金属酸化物（例えば、酸素不足型のタンタル酸化物）で構成される。また、酸素不足型の遷移金属酸化物とは、遷移金属をＭ、酸素をＯとして遷移金属酸化物をＭＯxと表記した場合に、酸素Ｏの組成ｘが化学量論的に安定な状態（通常は絶縁体）よりも少ない組成（通常は半導体）であるときの酸化物である。遷移金属がタンタルである場合、Ｔａ2Ｏ5が化学量論的に安定な状態であるので、０＜ｘ＜２．５の場合、酸素不足型のタンタル酸化物であるといえる。上記した酸素不足型タンタル酸化物を用いて構成される抵抗変化層１１３を用いることにより、極性が異なる所定の電気パルスの印加に応じて、電気抵抗値が可逆的に変化し、安定した書き換え特性を有する、抵抗変化現象を利用した不揮発性記憶素子を実現することができる。このような抵抗変化素子の基本的な構成、製造方法及び動作特性については、例えば、関連特許である特許文献２に詳細に説明されている。
【００８０】
なお、抵抗変化層には、上述した酸素不足型のタンタル酸化物に限らず、酸素不足型の他の遷移金属酸化物を用いてもよく、例えば、ハフニウム酸化物又はジルコニウム酸化物を用いても構わない。ハフニウム酸化物を用いる場合には、ハフニウム酸化物の組成をＨｆＯxとすると、０．９≦ｘ≦１．６程度が好ましく、また、ジルコニウム酸化物を用いる場合には、ジルコニウム酸化物の組成をＺｒＯxとすると、０．９≦ｘ≦１．４程度が好ましい。このような組成範囲とすることにより、安定した抵抗変化動作を実現できる。
【００８１】
また、本実施の形態のように、抵抗変化層１１３が第１の抵抗変化層１０９と第２の抵抗変化層１１０との積層体で構成されてもよく、その場合は、第２の抵抗変化層１１０が第２電極１１１と接続され、第２の抵抗変化層１１０の酸素含有率は第１の抵抗変化層１０９の酸素含有率よりも高い。
【００８２】
なお、抵抗変化層１１３がこのような２層の積層体で構成される場合の、製造方法及び抵抗変化素子の動作特性については、例えば、関連特許である特許文献１で詳細に説明されている。
【００８３】
例えば、第１の抵抗変化層１０９と第２の抵抗変化層１１０とにタンタル酸化物を用いた場合には、第１の抵抗変化層１０９の酸素含有率は、４４．４〜６５．５ｔｍ％（ＴａＯxと表記したときに、０．８≦ｘ≦１．９）、第２の抵抗変化層１１０の酸素含有率は、６７．７〜７１．４ａｔｍ％（ＴａＯyと表記したときに、２．１≦ｙ＜２．５）としてもよい。第２電極１１１と接続される第２の抵抗変化層１１０の酸素含有率を第１の抵抗変化層１０９の酸素含有率よりも高く設計することにより、第２の抵抗変化層１１０と第２電極１１１との界面近傍での酸化、及び還元による抵抗変化が発現しやすくなる。これにより、低電圧駆動が可能で、かつ安定した抵抗変化特性を持つ抵抗変化素子１１４を実現できる。
【００８４】
なお、ここでは、遷移金属酸化物層が、タンタル酸化物の積層構造で構成されている例を説明したが、当該遷移金属酸化物層は、例えば、ハフニウム酸化物の積層構造又はジルコニウム酸化物の積層構造などであってもよい。
【００８５】
ハフニウム酸化物の積層構造を採用する場合は、第１のハフニウム酸化物の組成をＨｆＯxとし、第２のハフニウム酸化物の組成をＨｆＯyとすると、０．９≦ｘ≦１．６程度であって、ｙが１．８＜ｙ＜２．０程度で、第２のハフニウム酸化物の膜厚は３ｎｍ以上、４ｎｍ以下であることが好ましい。
【００８６】
また、ジルコニウム酸化物の積層構造を採用する場合は、第１のジルコニウム酸化物の組成をＺｒＯxとし、第２のジルコニウム酸化物の組成をＺｒＯyとすると、０．９≦ｘ≦１．４程度であって、ｙが１．９＜ｙ＜２．０程度で、第２のジルコニウム酸化物の膜厚は１ｎｍ以上、５ｎｍ以下であることが好ましい。
【００８７】
また、ハフニウム酸化物の場合は、Ｈｆターゲットを用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１のハフニウム酸化物層を形成する。第２のハフニウム酸化物層は、この第１のハフニウム酸化物層を形成後に、アルゴンガスと酸素ガスとのプラズマに第１のハフニウム酸化物層の表面を暴露することにより形成できる。第１のハフニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整できる。なお、この処理は、基板を特に加熱することなく室温で行える。
【００８８】
また、第２のハフニウム酸化物層の膜厚は、アルゴンガスと酸素ガスとのプラズマへの暴露時間により容易に調整できる。第１のハフニウム酸化物層の組成をＨｆＯx、第２のハフニウム酸化物層の組成をＨｆＯyと表した場合、０．９≦ｘ≦１．６、１．８＜ｙ＜２．０、第２のハフニウム酸化物層の膜厚は３ｎｍ以上４ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
【００８９】
ジルコニウム酸化物の場合は、Ｚｒをターゲットに用い、アルゴンガス及び酸素ガス中でスパッタリングする所謂反応性スパッタリング法によって、下部電極の上に第１のジルコニウム酸化物層を形成する。第２のジルコニウム酸化物層は、この第１のジルコニウム酸化物層を形成後に、アルゴンガスと酸素ガスとのプラズマに第１のジルコニウム酸化物層の表面を暴露することにより形成できる。第１のジルコニウム酸化物層の酸素含有率は、上述したタンタル酸化物の場合と同様、反応性スパッタ中のアルゴンガスに対する酸素ガスの流量比を変えることにより容易に調整できる。なお、この処理は、基板を特に加熱することなく室温で行える。
【００９０】
また、第２のジルコニウム酸化物層の膜厚は、アルゴンガスと酸素ガスのプラズマへの暴露時間により容易に調整できる。第１のジルコニウム酸化物層の組成をＺｒＯx、第２のジルコニウム酸化物層の組成をＺｒＯyと表した場合、０．９≦ｘ≦１．４、１．９＜ｙ＜２．０、第２のジルコニウム酸化物層の膜厚は１ｎｍ以上５ｎｍ以下の範囲で安定した抵抗変化特性を実現できる。
【００９１】
また、抵抗変化素子１１４に含まれる第２電極１１１にはイリジウム又は白金等の貴金属材料を用いることが好ましい。イリジウム及び白金の標準電極電位は約１．２ｅＶである。一般に標準電極電位は、酸化し易さの一つの指標であり、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。また、電極と抵抗変化層とを構成する金属間の標準電極電位の差が大きいほど酸化反応が抵抗変化層側で起こるため抵抗変化が起こりやすい。また、この差が小さくなるにつれて、電極中での酸化反応により抵抗変化が起こりにくい。これらのことから、電極と抵抗変化層との界面での、抵抗変化層の酸化しやすさが抵抗変化現象のメカニズムに大きな役割を果たしていると推測される。
【００９２】
よって、タンタルの標準電極電位は約−０．６ｅＶで、イリジウム及び白金の標準電極電位よりも低いことから、イリジウム又は白金で構成される第２電極１１１と抵抗変化層１１３（第２の抵抗変化層１１０）との界面で、酸素不足型タンタル酸化物の酸化及び還元反応が起こる。これにより、抵抗変化層１１３内、及び抵抗変化層１１３と第２電極１１１との間で酸素の授受が行われることにより、抵抗変化現象が発現する。
【００９３】
また、タンタルより標準電極電位が高い材料としては、イリジウム、白金、パラジウム、銅、及びタングステン等が挙げられる。
【００９４】
また、抵抗変化する極性を安定化させるために、第１電極１０８には、タンタルよりも標準電極電位が低いか又は同等の値を示す、抵抗変化が起こりにくい材料を用いることで安定なメモリ特性を実現できる。具体的には、第１電極１０８に、タンタル、タンタル窒化物、チタン、チタン窒化物、又はチタン−アルミニウム窒化物等を用いることができる。
【００９５】
ここで、抵抗変化層１１３として、酸素不足型のタンタル酸化物等の遷移金属酸化物を用い、かつ第１の抵抗変化層１０９及び第２の抵抗変化層１１０で構成される積層構成を用いた場合、第２の抵抗変化層１１０の酸素含有率は第１の抵抗変化層１０９の酸素含有率よりも高く設定されているので、この第２の抵抗変化層１１０の存在により、抵抗変化素子１１４の初期の抵抗は非常に高くなる。よって、抵抗変化特性を得るためには、初期の状態の抵抗変化層１１３に通常抵抗変化に用いる電圧より高い電気的パルス（初期ブレイクダウン電圧）を印加することにより、導電パスを抵抗変化層１１３内に形成する（ブレイクダウンさせる）必要がある。このような処理は初期ブレイクと呼ばれている。
【００９６】
初期ブレイクにおいては、抵抗変化層１１３に初期ブレイクダウン電圧を印加することにより、抵抗変化層１１３の高酸素含有率層（すなわち高抵抗層）である第２の抵抗変化層１１０に電流を流すことにより、当該第２の抵抗変化層１１０の抵抗値を非常に高い初期抵抗値（１×１０6〜１×１０8Ω）から抵抗変化が可能な低い抵抗値（１×１０2〜１×１０4Ω）に調整する。
【００９７】
ここで、初期ブレイクにより形成される導電パスは、フィラメントのような形状を有しており、その直径は、１０ｎｍ程度であると考えられる。
【００９８】
また、初期ブレイク処理による導電パスの形成は、発明者らが鋭意研究の末、抵抗変化層に流れる電流密度に大きく依存するという新たな知見を得た。
【００９９】
従って、抵抗変化素子の電流が流れる実効的な素子寸法及び面積のばらつきが生じると、導電パスが形成される初期ブレイクダウン電圧が複数の抵抗変化素子間でばらつくという問題が生じる。
【０１００】
つまり、一様な初期ブレイクダウン電圧を印加しても、各抵抗変化素子に流れる電流密度がばらつくことにより、初期ブレイクされるものと、されないものとが発生する。すなわち初期ブレイク率が低下することで、歩留りが低下する。
【０１０１】
さらに、リテンション（データ保持）特性及びエンデュランス（データ書き換え耐性）特性といった特性が不揮発性記憶素子ごとに変化する。これにより、全ての不揮発性記憶素子に対して適切な初期ブレイク電圧を設定することができないので、不揮発性記憶素子の歩留りをさらに下げてしまうこととなる。具体的には、初期ブレイク電圧が高過ぎるとデータ“０”を示す抵抗値が低くなるため、データ“１”を示す高抵抗側へ抵抗変化できなくなる。これにより、再書込みができなくなるエンデュランス不良が発生するおそれがある。逆に、初期ブレイク電圧が低すぎるとデータ“０”を示す抵抗値が高くなる。これにより、データ保持中に抵抗値がより高いデータ“１”を示す高抵抗側へ変動してデータが書き換わるリテンション不良（データ保持不可）が発生するおそれがある。
【０１０２】
以上のように、各抵抗変化素子の、電流が流れる実効的な素子寸法及び面積のばらつきに起因して、初期ブレイクを行う際に素子に流れる電流密度、すなわち電流が流れる断面の実効的な面積がばらつくことが不良の原因となる。これにより、不揮発性記憶素子の歩留りの低下及び信頼性劣化が生じる。
【０１０３】
この抵抗変化素子１１４の実効的な素子寸法及び面積のばらつきの原因として以下の原因が挙げられる。まず、第３の層間絶縁層の成膜工程における酸素プラズマ又は材料ガス等により、抵抗変化層１１３が側壁から酸化することが挙げられる。さらに、その後の工程の熱処理により、第３の層間絶縁層から抵抗変化層１１３への酸素拡散が発生する。これにより、抵抗変化層１１３が側壁から酸化することも一因と考えられる。このような意図しない抵抗変化層１１３の側壁からの酸化によって、抵抗変化層１１３周囲に絶縁性の酸化層が形成されると、初期ブレイク時に電流が流れる実効的な抵抗変化素子１１４の断面積が縮小する。さらにその実効的な抵抗変化素子１１４の断面積は、各抵抗変化素子１１４間及びウェハー面内でばらついてしまう。
【０１０４】
そこで、本発明では、特に、抵抗変化素子１１４形成後の工程による抵抗変化層１１３の側壁からの酸化を防止することを目的に、抵抗変化層１１３を含む積層体１５０の側面を被覆する側壁保護層１１５を形成する。これにより、抵抗変化素子１１４の電流が流れる実効的な素子寸法及び面積の変化を防止できる。その結果、抵抗変化素子１１４に流れる電流密度のばらつきが低減されるので、電気的な不良が減少する。これにより、不揮発性記憶素子１０の歩留りの低下を防止するとともに信頼性を向上できる。
【０１０５】
また、この側壁保護層１１５にはシリコン窒化物を用いることが望ましい。
【０１０６】
シリコン窒化物で構成される側壁保護層１１５は水分及び酸素等のバリア膜として機能する。そのため、抵抗変化素子１１４を側壁保護層１１５で被覆することによって、第３の層間絶縁層１１６成膜時における原料ガス及び酸素プラズマ等により、抵抗変化層１１３が側壁部分からの酸化されること、及び、さらにその後の熱処理により、第３の層間絶縁層１１６に含まれる酸素が抵抗変化層１１３へ拡散することを防止できる。したがって、抵抗変化層１１３が側壁部分から酸化することを防止できるので、抵抗変化動作に寄与する、抵抗変化層１１３の実効的な断面積が変化することを抑制できる。
【０１０７】
次に、図２から図１２は、本実施の形態１に係る不揮発性記憶素子１０の製造方法を示す断面図である。これらを用いて、その製造方法について説明する。
【０１０８】
はじめに、図２に示すように、トランジスタなどが予め形成されている半導体基板上に第１の金属配線１０３を形成し、第１の金属配線１０３上に、第１の金属配線１０３と接続されるプラグ１０７を形成する。
【０１０９】
具体的には、半導体基板上に、プラズマＣＶＤ等を用いてシリコン酸化物で構成される第１の層間絶縁層１０１を形成する。続いて、第１の層間絶縁層１０１に第１の金属配線１０３を埋め込み形成するための配線溝をフォトリソグラフィー及びドライエッチングにより形成する。この配線溝内に第１のバリアメタル層１０２（例えば、タンタル窒化物（５〜４０ｎｍ）及びタンタル（５〜４０ｎｍ）の積層構造）と、配線材料のシード層となる銅（５０〜３００ｎｍ）とを、スパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅のシード層上に銅をさらに堆積させることで、配線溝を全て配線材料の銅で充填する。その後、堆積した銅のうち表面の余分な銅をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法によって除去しながら第１の層間絶縁層１０１の表面と第１の金属配線１０３の表面とを平坦にする。これにより、第１の金属配線１０３が形成される。
【０１１０】
その後、プラズマＣＶＤ等を用いてシリコン窒化物を３０〜２００ｎｍ程度堆積させることで、第１の層間絶縁層１０１及び第１の金属配線１０３上を覆う第１のライナー層１０４を形成する。
【０１１１】
次に、第１のライナー層１０４上に第２の層間絶縁層１０５をさらに堆積させる。必要であればＣＭＰ法により表面の段差緩和を行う。続いて、フォトリソグラフィー及びドライエッチングにより第１の金属配線１０３上の所定の位置に、第１の金属配線１０３に接続されるプラグ１０７を埋め込み形成するためのコンタクトホールを形成する。その後、形成されたコンタクトホールを含む第２の層間絶縁層１０５上に、タンタル窒化物（５〜４０ｎｍ）及びタンタル（５〜４０ｎｍ）で構成される第２のバリアメタル層１０６と、配線材料の銅（５０〜３００ｎｍ）とをスパッタ法等を用いて堆積させる。そして、電解めっき法等により、銅をシードとして銅をさらに堆積させることでコンタクトホールを全て第２のバリアメタル層１０６と銅とで満たすことで、プラグ１０７を形成する。その後、ＣＭＰ法によって表面の余分な銅及び第２のバリアメタル層１０６を除去するとともに、第２の層間絶縁層１０５の表面とプラグ１０７の表面とを平坦にする。
【０１１２】
次に、図３及び図４に示すように、プラグ１０７の上面に、抵抗変化素子１１４を含む積層体１５０を形成する。
【０１１３】
まず、図３に示すように、プラグ１０７を含む第２の層間絶縁層１０５上に、タンタル窒化物で構成される第１電極層１０８ａ（膜厚は３０ｎｍ）、酸素不足型のタンタル酸化物で構成される抵抗変化薄膜１１３ａ（膜厚は５０ｎｍ）、及びイリジウムを含む第２電極層１１１ａ（膜厚は５０ｎｍ）がこの順に水平に積層するように堆積させる。
【０１１４】
また、この時、貴金属を含む第２電極層１１１ａ上に、ドライエッチング時のハードマスクとして用いられる導電性の膜である、タンタル窒化物、チタン窒化物、及びチタン−アルミニウム窒化物のいずれか（例えばチタン−アルミニウム窒化物）を水平に積層するように堆積してもよい（図示せず）。
【０１１５】
ここで、第１電極層、第２電極層、及び導電性のハードマスク（図示せず）はスパッタ法等を用いて形成する。
【０１１６】
抵抗変化薄膜１１３ａは、タンタルをターゲットとして用いて、アルゴン及び酸素ガス雰囲気中でスパッタリングする、所謂、反応性スパッタ法を用いて形成する。ここで、酸素の流量を調整することにより、層内の酸素濃度を４４．４〜６５．５ａｔｏｍ％に制御する。これにより、抵抗変化薄膜１１３ａの抵抗率を０．５〜２０ｍΩ・ｃｍに調整できる（例えば酸素濃度を６０ａｔｍ％とすることにより約２ｍΩ・ｃｍの抵抗率を有する抵抗変化薄膜１１３ａを形成できる）。さらに、抵抗変化薄膜１１３ａに酸化処理を行い、上記酸素不足型の抵抗変化薄膜１１３ａ（第１の抵抗変化薄膜１０９ａ）の最表面層に酸素含有率のより高い第２の抵抗変化薄膜１１０ａとしてＴａ2Ｏ5層を膜厚２〜１２ｎｍの範囲で形成してもよい。
【０１１７】
次に、図４に示すように、水平に積層した積層膜をフォトリソグラフィーとドライエッチングとにより加工することにより、プラグ１０７に接続され、互いに独立したドット形状（一辺が１００〜４００ｎｍ、例えば一辺が２５０ｎｍの水平な断面矩形状）の積層体１５０（抵抗変化素子１１４）を形成する。
【０１１８】
次に、図５に示すように、積層体１５０を含む第２の層間絶縁層１０５上に、プラズマＣＶＤを用いて、シリコン窒化物で構成される側壁保護層１１５（膜厚は５０ｎｍ）を堆積する。
【０１１９】
ここで、凸部に対してステップカバレッジ性が良いシリコン窒化物を成膜する方法としては、通常、減圧ＣＶＤが用いられる。減圧ＣＶＤは、反応分子の平均自由工程が長いためステップカバレッジの良い薄膜を堆積できる。しかし、減圧ＣＶＤでは成膜チャンバー内の温度が６５０〜８００℃の高温下で成膜するため、配線形成後には用いることができない。
【０１２０】
そこで、本実施の形態では、減圧ＣＶＤに比べて低い温度（２５０〜４００℃）で成膜できるプラズマＣＶＤを用いてシリコン窒化物から構成される側壁保護層１１５を成膜することが望ましい。
【０１２１】
また、イリジウム又は白金等の貴金属は蒸気圧の高いガス種を用いた形成が難しい。よって、本実施の形態のように抵抗変化素子１１４の電極材料にイリジウム又は白金等の貴金属を用いると、ドット形状の積層体１５０をドライエッチングで形状加工する際に、エッチングのメカニズムは主として物理的スパッタリングによるので、フォトレジストの側部にエッチングによる反応生成物又はスパッタエッチングされた貴金属の混合物が再付着されやすい。これにより、フォトレジスト除去後に、積層体１５０の側面及び上面にフェンス状のエッチング残渣が形成されやすい。
【０１２２】
そこで、貴金属を含む積層体１５０の加工においては、エッチングプロセス中にフォトレジスト及び積層体１５０の側部に付着する反応生成物又は貴金属の混合物をエッチングしながら、フォトレジスト側部を浸食することで、エッチング後の残渣（フェンス）の発生を防止するために、積層体１５０の断面形状を、側壁のテーパ角（積層体１５０の上面の延長線と積層体１５０の側壁がなす角度）が９０°未満（つまり順テーパ形状；積層体１５０の上面の幅が積層体１５０の底面の幅より小さい状態）の台形状に加工する。
【０１２３】
このように積層体１５０の断面形状が側壁のテーパ角が９０°未満の台形状になっているため、減圧ＣＶＤに比べて、ステップカバレッジ性が劣るプラズマＣＶＤを用いても、抵抗変化素子を含むドット形状の積層体１５０の側壁をコンフォーマルに被膜するようにシリコン窒化物から構成される側壁保護層１１５を成膜できる。ここで、コンフォーマルとは形状適応性という意味であり、積層体１５０の上面及び側面に隙間なく、また断切れなく、ほぼ均一な膜厚の側壁保護層１１５を成膜できることを指している。
【０１２４】
また、スパッタリングを用いて、シリコン窒化物から構成される側壁保護層１１５を成膜してもよい。シリコン窒化物のスパッタによる成膜には、例えば、多結晶シリコンをターゲットとして用いて、アルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、所謂、反応性スパッタ法を用いるとよい。
【０１２５】
スパッタによる成膜は、ＣＶＤに比べてステップカバレッジ性が劣るので、図６に示すように、積層体１５０の上端の肩部分に膜厚が厚く成膜される、オーバーハング形状になりやすい。しかし、本実施の形態では、積層体１５０の側壁部分、特に少なくとも抵抗変化層１１３の側壁に側壁保護層１１５が成膜されていれば、本発明の目的である抵抗変化層１１３が側壁から酸化されることの防止、及び抵抗変化層１１３側面と第２の金属配線１１９とが接触することによるリークパス形成の防止を達成できる。そのため、ステップカバレッジ性に劣るスパッタ成膜を用いても、十分に側壁保護層１１５を形成することの効果が期待できる。
【０１２６】
この後、図７〜図１２に示すように、第３の層間絶縁層１１６中、かつ抵抗変化素子１１４を含む積層体１５０の上に、第２電極１１１と接続される第２の金属配線１１９を形成する。
【０１２７】
まず、図７に示すように、側壁保護層１１５上に、第２の金属配線を埋め込み形成するための、プラズマＣＶＤ等を用いてシリコン酸化物等で構成される第３の層間絶縁層１１６を堆積する。
【０１２８】
そして、図８に示す工程において、フォトリソグラフィー及びドライエッチングにより、第３の層間絶縁層１１６中に配線溝１１９ａ及びコンタクトホール１１８ａを形成する。この配線溝１１９ａは、第２電極１１１が露出するように形成され、第２の金属配線１１９を埋め込み形成するために用いられる。また、コンタクトホール１１８ａは、第１の金属配線１０３上に積層体１５０を設けていない所定の位置に形成され、第１の金属配線１０３に接続される引き出しコンタクト１１８を形成するために用いられる。
【０１２９】
一般的には、１回目のフォトリソグラフィー及びドライエッチングによりコンタクトホール１１８ａを先に形成しておいてから、２回目のフォトリソグラフィー及びドライエッチングにより配線溝１１９ａを形成するが、配線溝１１９ａを先に形成しても差し支えない。ここで、抵抗変化素子１１４を含む積層体１５０の側壁部分が、シリコン窒化物で構成される側壁保護層１１５で被覆されている。これにより、配線溝１１９ａが深く掘れ込んでしまった場合にも、抵抗変化層１１３の側面には側壁保護層１１５が存在するため、抵抗変化層１１３が配線溝１１９ａ内に露出することを防止できる。
【０１３０】
ここで、配線溝１１９ａを形成する工程の詳細について説明する。
【０１３１】
はじめに、シリコン酸化物で構成される第３の層間絶縁層１１６をエッチングし、配線溝１１９ａ底部にシリコン窒化物から構成される側壁保護層１１５を露出させる。
【０１３２】
本実施の形態では、シリコン酸化物をドライエッチングによって除去し、側壁保護層１１５を露出させる工程には、例えば、チャンバー圧力２．１Ｐａとして、エッチングガスとしてＣ5Ｆ8、Ｏ2及びＡｒを１７ｓｃｃｍ／２３ｓｃｃｍ／５００ｓｃｃｍの流量で用いる。この場合、シリコン窒化物のエッチングレートは、シリコン酸化物のそれと比べて１／２０と小さい。
【０１３３】
したがって、図９に示すように配線溝１１９ａが深く掘れ込んでしまっても、抵抗変化層１１３の上面及び側面には側壁保護層１１５がほとんどエッチングされずに残るため、抵抗変化層１１３の側面が配線溝１１９ａ内に露出することを防止できる。
【０１３４】
次に、図１０に示すように、配線溝１１９ａ底部に露出した側壁保護層１１５をエッチングによって除去し、第２電極１１１が露出するように配線溝１１９ａを形成する。この場合には、例えば、エッチングガスとしてＣＨＦ3、Ｏ2及びＡｒを４０ｓｃｃｍ／１５ｓｃｃｍ／５００ｓｃｃｍの流量で用いると、今度は逆にシリコン窒化物のエッチングレートが、シリコン酸化物のそれと比べて２倍程度大きい。そのため、第２電極１１１上の側壁保護層１１５を確実に除去することができ、かつ配線溝１１９ａ底部が第３の層間絶縁層１１６と接している領域がより深く掘れ込むこともない。
【０１３５】
また、一般的に、反応性イオンエッチング（ＲＩＥ）を用いたドライエッチングプロセスでは、イオン入射方向（縦方向）へのエッチング速度が、そうでない方向（横方向）へのエッチング速度より圧倒的に速い。よって、第２電極１１１上の側壁保護層１１５を除去する際に、第２電極１１１上の側壁保護層１１５のみが除去されて、抵抗変化素子１１４の側壁部分の側壁保護層１１５はエッチングされにくい。これにより、配線溝１１９ａが深く掘れ過ぎたとしても、抵抗変化層１１３が配線溝１１９ａ内に露出しない。
【０１３６】
そのため、第２の金属配線１１９から、第２電極１１１を介さずに、抵抗変化層１１３にリーク電流が流れることを防止できる。第２の金属配線１１９から第２電極１１１を介さずに、抵抗変化層１１３、特に第１の抵抗変化層１０９に直接、電流が流れるパスが形成されると、第２の抵抗変化層１１０に初期ブレイク電圧が十分に印加されない。これにより、初期ブレイク率が低下することで、歩留りが低下する。
【０１３７】
また、第２電極１１１上に導電性のハードマスク（図示せず）を形成した場合は、配線溝１１９ａの底部にハードマスクが露出するまでエッチングを行うことで配線溝１１９ａを形成する。ハードマスクはこのときに完全に除去してしまってもよい。また、ハードマスクを残す場合に比べて、完全にハードマスクを除去した方が寄生抵抗を小さくできるので、コンタクト抵抗のばらつきを小さくできる。
【０１３８】
続いて、図１１に示すように、第１の金属配線１０３を埋め込み形成する工程と同様の条件を用いて、コンタクトホール１１８ａ及び配線溝１１９ａ内に、第３のバリアメタル層１１７（例えば、タンタル窒化物（５〜４０ｎｍ）及びタンタル（５〜４０ｎｍ）で構成される積層構造）と、シード層としての銅（５０〜３００ｎｍ）と、をスパッタ法等を用いて堆積する。さらに、電解めっき法等により、シード層の銅をシードとして銅をさらに堆積させることで配線溝１１９ａを全て配線材料の銅で充填する。そして、ＣＭＰ法によって表面の余分な銅と第３のバリアメタル層１１７とを除去するとともに第３の層間絶縁層１１６の表面と第２の金属配線１１９の表面とを平坦にする。これにより、第２の金属配線１１９が形成される。
【０１３９】
その後、図１２に示すように、プラズマＣＶＤ等を用いて窒化シリコン層を３０〜２００ｎｍ、例えば５０ｎｍ程度堆積させることで、第２の金属配線１１９を覆う第２のライナー層１２０を形成する。
【０１４０】
なお、本実施の形態においては、抵抗変化素子１１４の第２電極１１１をイリジウムで形成しているが、本発明はこれに限られない。例えば、第２電極１１１を、白金、銅、タングステン、イリジウム、及びパラジウムのいずれかの金属、もしくはこれらの金属の組み合わせ又は合金で形成してもよい。このような合金で抵抗変化層１１３の高酸化層（第２の抵抗変化層１１０）側の電極を形成することにより、初期抵抗値の低下及びばらつきを抑えつつ、初期ブレイクダウン電圧を低く抑えることができる。
【０１４１】
また、図１３は、本発明の実施の形態１に係る不揮発性記憶素子１０の変形例である不揮発性記憶素子１０Ａを示す断面図である。不揮発性記憶素子１０Ａは、不揮発性記憶素子１０に対して、抵抗変化素子１１４Ａ（積層体１５０Ａ）に含まれる抵抗変化層１１３Ａの構成が抵抗変化層１１３と異なる。抵抗変化層１１３Ａは、抵抗変化層１１３の構成に加え、さらに、第１の抵抗変化層１０９及び第２の抵抗変化層１１０の側壁部分に形成されている抵抗層１１２を含む。
【０１４２】
抵抗層１１２は、第１の抵抗変化層１０９より酸素含有率の高い絶縁性の遷移金属酸化物（本実施の形態においては実質的に化学量論比で構成されるＴａ2Ｏ5）で形成されている。
【０１４３】
上記構成により、初期ブレイク時に流れる電流密度は、周囲を絶縁性の抵抗層１１２に囲まれた第１の抵抗変化層１０９及び第２の抵抗変化層１１０の断面積に基づいて定まる。これにより、抵抗変化素子１１４Ａの初期ブレイク時に電流が流れる実効的な断面積を縮小できる。その結果、抵抗変化素子１１４Ａに流れる電流密度が高くなるので、初期ブレイク電圧を低減できる。さらに、抵抗変化素子１１４Ａに流れる電流密度のばらつきが低減されることによって電気的な不良が減少する。これにより、不揮発性記憶素子１０Ａの歩留りの低下を防止できるとともに信頼性を向上できる。
【０１４４】
ここで、抵抗層１１２は、以下のように形成できる。図４に示す工程において、抵抗変化素子１１４をドット形状の積層体１５０として形成した後、この積層体１５０の側面を酸化する。これにより、抵抗変化層１１３の抵抗変化領域（第１の抵抗変化層１０９及び第２の抵抗変化層１１０）の側面周囲に抵抗層１１２が形成される。
【０１４５】
このように抵抗変化層１１３の側面を酸化することで第１の抵抗変化層１０９及び第２の抵抗変化層１１０の周囲に絶縁領域である抵抗層１１２が形成されるため、抵抗変化素子１１４Ａの水平な断面の実効面積を容易に小さくできる。
【０１４６】
また、第１の抵抗変化層１０９及び第２の抵抗変化層１１０の側壁部分を酸化させることで、酸素濃度が化学量論比に近い６７．７〜７１．４ａｔｍ％であり、絶縁性の高いＴａ2Ｏ5から構成される抵抗層１１２を形成する方法としては、ＲＴＡ又はプラズマ酸化法を用いるとよい。ＲＴＡ又はプラズマ酸化法を用いることで、抵抗層１１２の積層体１５０Ａに対して水平方向の膜厚の制御性、つまり抵抗変化素子１１４Ａの実効寸法の縮小量の制御性を向上できる。
【０１４７】
また、抵抗層１１２を形成後に、抵抗変化素子１１４Ａ（積層体１５０Ａ）の側壁を側壁保護層１１５で被覆することで、抵抗変化素子１１４Ａ形成後の層間絶縁層の成膜及び熱処理による抵抗層１１２の膜厚の変化を防止できる。よって、抵抗変化素子１１４Ａの抵抗変化に寄与する水平な断面の実効面積の変動を防止できる。
【０１４８】
（実施の形態２）
本発明の実施の形態２では、ダイオード素子をさらに備える不揮発性記憶装置２０に、本発明を適用した場合について説明する。
【０１４９】
図１４は、本発明の実施の形態２に係る不揮発性記憶装置２０の構成例を示す平面図である。また、図１５及び図１６は、本発明の実施の形態２に係る不揮発性記憶装置２０の構成例を示す断面図である。図１４中のＡ−Ａ面の断面を矢印方向に見た断面図が図１５に相当し、図１４中のＢ−Ｂで面の断面を矢印方向に見た断面図が図１６に相当する。
【０１５０】
本発明の実施の形態２に係る不揮発性記憶装置２０は、図１４の平面図に示すように、互いに平行してストライプ形状に形成された複数の第１の金属配線１０３と、互いに平行してストライプ形状に形成された複数の第２の金属配線１１９とを備える。また、複数の第１の金属配線１０３と複数の第２の金属配線１１９とが交差する位置の各々に、プラグ１０７と、抵抗変化素子１１４Ｂ及びダイオード素子１２３を含む積層体１５０Ｂとが各々形成されている。なお、上述した実施の形態１においては、抵抗変化素子を積層体と記述したが、本実施の形態２では、抵抗変化素子とダイオード素子とを含めて積層体として定義することとする。
【０１５１】
なお、図１４では第１の金属配線１０３と第２の金属配線１１９とが直交するとしているが、必ずしも直交している必要はなく、第１の金属配線１０３と第２の金属配線１１９とは交差するように配置されていればよい。この点については、以下に述べる第３の実施の形態についても同様である。
【０１５２】
ここで、ダイオード素子（電流制御素子）は、正の印加電圧領域と負の印加電圧領域とにそれぞれ閾値電圧を有し、印加電圧の絶対値がそれぞれの閾値電圧の絶対値より大きい場合に導通（オン）状態となり、印加電圧の値がそれ以外の領域の場合（印加電圧の絶対値が対応するそれぞれの閾値の絶対値より小さい場合）に遮断（オフ）状態となるような非線形の特性を有する。
【０１５３】
また、図１３と同様の要素には、同一の符号を付しており、以下では、実施の形態１との相違点を主に説明する。また、以下では、図１３に示す構成に対して、ダイオード素子１２３を加えた構成を説明するが、図１に示す構成に対して同様の構成を適用してもよい。
【０１５４】
図１５及び図１６に示す本実施の形態２に係る不揮発性記憶装置２０は、図１３に示す不揮発性記憶素子１０Ａの構成に対して、積層体１５０Ｂの構成が積層体１５０Ａと異なる。具体的には、積層体１５０Ｂは、抵抗変化素子１１４Ｂと、ダイオード素子１２３とを含む。また、積層体１５０Ｂは、この順に積層された第１電極１０８と、半導体層１２１と、中間電極１２２と、抵抗変化層１１３Ａと、第２電極１１１とを含む。
【０１５５】
半導体層１２１は、第１電極１０８と抵抗変化層１１３Ａとの間に形成され、第１電極１０８に接続される。中間電極１２２は、半導体層１２１と抵抗変化層１１３Ａとに挟持される。
【０１５６】
ここで、ダイオード素子１２３は、第１電極１０８、半導体層１２１及び中間電極１２２で構成される。また、抵抗変化素子１１４Ｂは、中間電極１２２、抵抗変化層１１３Ａ及び第２電極１１１で構成される。
【０１５７】
さらに、積層体１５０Ｂの側壁部分及び第２の層間絶縁層１０５上には、シリコン窒化物で構成される側壁保護層１１５が形成されている。
【０１５８】
ここでは、ダイオード素子１２３を構成する半導体層１２１には窒素不足型シリコン窒化物を用い、第１電極１０８及び中間電極１２２には、タンタル窒化物を用いる。
【０１５９】
また、窒素不足型のシリコン窒化物とは、シリコン窒化物をＳｉＮz（０＜ｚ）と表記した場合に、窒素Ｎの組成ｚが化学量論的に安定な状態よりも少ない組成であるときの窒化物である。Ｓｉ3Ｎ4が化学量論的に安定な状態であるので、０＜ｚ＜１．３３の場合に、窒素不足型のシリコン窒化物であるといえる。また、電極材料にタンタル窒化物を用いた場合、０＜ｚ≦０．８５において、ＳｉＮzは半導体特性を示す。よって、このような材料を用いることで、抵抗変化に十分な電圧及び電流をオン及びオフ可能なＭＳＭ（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ）ダイオードを構成できる。
【０１６０】
また、窒素不足型のシリコン窒化物の成膜には、例えば、多結晶シリコンをターゲットとして用い、アルゴンと窒素との混合ガス雰囲気の下でスパッタする手法、所謂、反応性スパッタ法を用いる。そして、典型的な成膜条件として、圧力を０．０８〜２Ｐａとし、基板温度を２０〜３００℃とし、窒素ガスの流量比（アルゴンと窒素との総流量に対する窒素の流量の比率）を０〜４０％とし、ＤＣパワーを１００〜１３００Ｗとする。さらに、窒素不足型シリコン窒化物の厚さが５〜２０ｎｍとなるように成膜時間を調節する。
【０１６１】
ここで、タンタル窒化物の仕事関数は４．６ｅＶであり、シリコンの電子親和力３．８ｅＶより十分高いので、第１電極１０８と半導体層１２１との界面、及び半導体層１２１と中間電極１２２との界面にショットキーバリアが形成される。
【０１６２】
また、抵抗変化素子１１４Ｂの抵抗変化時には１０ｋＡ／ｃｍ2以上の大電流密度の電流が流れる。また、タンタル等の高融点金属及びその窒化物は耐熱性に優れているので、大電流密度の電流が印加されても安定な特性を示す。以上の理由により、ＭＳＭダイオードの電極材料としては、タンタル、タンタル窒化物、チタン、チタン窒化物、タングステン、又は窒化タングステン等が好ましい。
【０１６３】
また、中間電極１２２は、ダイオード素子１２３の上部電極としてだけでなく、抵抗変化素子１１４Ｂの下部電極としても機能する。よって、中間電極１２２に、タンタル、タンタル窒化物、チタン又はチタン窒化物を用いることが望ましい。
【０１６４】
また、本実施の形態では、上述した実施の形態１と同様に、断面のテーパ角が９０°未満の台形状である積層体の下層側にダイオード素子１２３を形成している。よって、抵抗変化素子１１４Ｂの断面積よりも、ダイオード素子１２３の断面積を大きくできる。これにより、ダイオード素子１２３の許容電流を大きくできるので、抵抗変化素子１１４Ｂの抵抗変化時のダイオード破壊を抑制できる。
【０１６５】
また、ダイオード素子１２３を構成する半導体層１２１も、抵抗変化素子１１４Ｂを構成する抵抗変化層１１３と同様に、積層体１５０Ｂの形成後の層間絶縁層の成膜工程及び熱処理によって、側壁部分からの酸化が進行するという問題がある。これにより、ダイオード素子１２３の実効断面積が縮小することで、電流容量が低下してしまう。
【０１６６】
この問題に対しても、ダイオード素子１２３を含む積層体１５０Ｂの側壁を側壁保護層１１５によって被覆することで、半導体層１２１が側壁からの酸化されることを防止できる。これにより、ダイオード素子１２３の実効断面積の縮小を防止できるので、ダイオード素子１２３の電流容量の低下を防止できる。
【０１６７】
このように、抵抗変化素子１１４Ｂとダイオード素子１２３とを組み合わせた構成を用いることによって、隣接するメモリセルの書き込みディスターブの発生を確実に回避できるの。これにより、トランジスタ等のスイッチング素子を配することなく、大容量化かつ高集積化が可能な抵抗変化型の不揮発性記憶素子を実現できる。
【０１６８】
図１７〜図２０は、本実施の形態２の不揮発性記憶装置２０の製造方法において、積層体１５０Ｂを形成する工程の断面図である。これらを用いて、その製造方法について説明する。
【０１６９】
はじめに、図１７に示すように、本実施の形態１の不揮発性記憶素子１０の製造方法と同様に、第１の金属配線１０３及びプラグ１０７を形成する。
【０１７０】
そして、プラグ１０７を含む第２の層間絶縁層１０５上に、抵抗変化素子１１４Ｂ及びダイオード素子１２３に含まれる第１電極層１０８ａ、半導体薄膜１２１ａ、中間電極層１２２ａ、抵抗変化薄膜１１３ａ、及び第２電極層１１１ａを積層形成する。
【０１７１】
さらに、一般的な露光プロセス及び、必要に応じてエッチングプロセスを用いて、積層体をドット形状に加工するためのドット形状のマスク１２５を各プラグ１０７に対応する位置に形成する。マスク１２５としては、フォトレジストマスク、又は窒化アルミニウムチタン等で構成されるハードマスクを用いるとよい。
【０１７２】
次に、図１８に示すように、ドライエッチングによって、第２電極層１１１ａ及び抵抗変化薄膜１１３ａをマスク１２５と同様のドット形状に加工する。
【０１７３】
次に、図１９に示すように、プラズマ酸化法を用いて、第１の抵抗変化層１０９及び第２の抵抗変化層１１０の側面に、絶縁性の抵抗層１１２を形成する。これにより、初期ブレイク時に電流が流れる実効的な抵抗変化素子１１４Ｂの断面積を縮小させる。このとき、半導体薄膜１２１ａは、中間電極層１２２ａで被覆されているので、抵抗変化素子１１４Ｂの断面積を縮小させるためのプラズマ酸化処理に曝されることがない。
【０１７４】
次に、図２０に示すように、ドライエッチングによって、積層体１５０Ｂの下層側の中間電極層１２２ａ、半導体薄膜１２１ａ及び第１電極層１０８ａをマスク１２５と同様のドット形状に加工し、最後に、マスク１２５を除去する。マスク１２５として、フォトレジストマスクを用いる場合にはアッシング又はウェットエッチングによって当該マスク１２５を除去し、ハードマスクを用いる場合にはさらにドライエッチングによって当該マスク１２５を除去すればよい。
【０１７５】
このような工程によって、抵抗変化素子１１４Ｂ及びダイオード素子１２３を含む積層体１５０Ａを形成することで、ダイオード素子１２３の実効的な断面積が縮小させることなく、プラズマ酸化法を用いて、抵抗変化素子１１４Ｂの初期ブレイク時に電流が流れる実効的な断面積のみを縮小できる。
【０１７６】
（実施の形態３）
図２１は、本発明の実施の形態３に係る不揮発性記憶装置３０の構成例を示す断面図である。
【０１７７】
本発明の実施の形態３に係る不揮発性記憶装置３０は、実施の形態２に係る不揮発性記憶装置２０とほぼ同様の構造であるが、ダイオード素子１２３の上部電極、かつ抵抗変化素子１１４Ｂの下部電極として機能する中間電極１２２を実施の形態２の構成から省いた構成である。
【０１７８】
さらに、本発明の実施の形態３に係る不揮発性記憶装置３０は、実施の形態２の不揮発性記憶装置２０と異なり、側壁保護層１１５Ｃが積層体１５０Ｃごとに分離して形成されている。
【０１７９】
また、第１電極１０８に半導体層１２１よりも高い仕事関数を有する材料を用いることで、第１電極１０８と半導体層１２１との界面においてショットキーバリアが形成される。また、抵抗変化層１１３Ａ（第１の抵抗変化層１０９）に、半導体層１２１の仕事関数よりも高い仕事関数を有する材料を用いることで、抵抗変化層１１３Ａ（第１の抵抗変化層１０９）と半導体層１２１との界面にもショットキーバリアが形成される。これにより、第１電極１０８、半導体層１２１、抵抗変化層１１３Ａ及び第２電極１１１の４層積層構成で抵抗変化素子１１４Ｃとダイオード素子１２３Ｃとを実現できる。
【０１８０】
その結果、抵抗変化素子１１４Ｃ及びダイオード素子１２３Ｃを含む積層体１５０Ｃは、図１５及び図１６に示す不揮発性記憶装置２０に比べて単純化及び薄膜化される。これにより、寄生抵抗の影響を小さくできるので、電流密度を制御しやすくできる。また、加工精度も高くできるので、寸法ばらつきを小さくできる。従って、積層体１５０Ｃに流れる電流密度のばらつきが低減されることにより電気的な不良が減少する。これにより、不揮発性記憶装置３０の歩留りの低下を防止できるとともに信頼性を向上できる。
【０１８１】
また、中間電極１２２を省くことによって積層体１５０Ｃが薄膜化できることから、積層体１５０Ｃの側壁に形成する側壁保護層１１５Ｃのステップカバレッジ性が向上する。これにより、積層体１５０Ｃの側壁に断切れが発生することなく側壁保護層１１５Ｃを形成できる。そのため、抵抗変化層１１３Ａが側壁から酸化されることをさらに抑制できる。
【０１８２】
また、抵抗変化層１１３Ａには、酸素不足型のタンタル酸化物を用いることが望ましく、半導体層１２１には、窒素不足型のシリコン窒化物を用いることが望ましい。
【０１８３】
タンタル単体の仕事関数は４．２ｅＶであり、化学量論組成にまで完全酸化したタンタル酸化物（Ｔａ2Ｏ5）の仕事関数は５．４ｅＶである。よって、抵抗変化層１１３Ａに用いる酸素不足型タンタル酸化物の仕事関数は、この４．２〜５．４ｅＶの間の値を示すと推測される。したがって、酸素不足型タンタル酸化物の仕事関数も、シリコンの電子親和力より高く、かつ抵抗変化層１１３Ａ（第１の抵抗変化層１０９）と半導体層１２１との界面においてもショットキーバリアが形成されることにより、ダイオード素子１２３ＣはＭＳＭダイオードとして機能する。
【０１８４】
なお、上記説明では、抵抗層１１２を含む抵抗変化層１１３Ａを用いる例を述べたが、図１に示す不揮発性記憶素子１０のように、抵抗層１１２を含まない抵抗変化層１１３を用いてもよい。
【０１８５】
また、本実施の形態では、側壁保護層１１５Ｃが積層体１５０Ｃごとに分離して形成されているが、これは以下のようにすることで形成できる。
【０１８６】
本発明の実施の形態１に係る不揮発性記憶素子１０の製造方法において、図５に示すように、抵抗変化素子１１４を含む積層体１５０を形成し、その上に側壁保護層１１５を成膜した後、エッチバックを行うことで、積層体１５０Ｃの側壁部分以外（第２電極１１１上及び第２の層間絶縁層１０５上）の側壁保護層１１５を除去する。
【０１８７】
シリコン窒化物から構成される側壁保護層１１５をエッチバックする方法として、反応性イオンエッチング（ＲＩＥ）を用いた場合、一般的に、イオン入射方向（縦方向）へのエッチング速度が、そうでない方向（横方向）へのエッチング速度より圧倒的に速い。よって、積層体１５０Ｃの側壁部分にのみ側壁保護層１１５Ｃを残すことができる。
【０１８８】
側壁保護層１１５Ｃを積層体１５０Ｃごとに分離して形成することで、積層体１５０Ｃが形成されていない領域には、側壁保護層１１５Ｃが存在しない。すなわち、シリコン酸化物で構成される第２の層間絶縁層１０５とシリコン酸化物で構成される第３の層間絶縁層１１６との間に、シリコン窒化物で構成される側壁保護層１１５Ｃが存在しない。したがって、積層体１５０Ｃを設けていない所定の位置に、引き出しコンタクト１１８を埋め込み形成するためのコンタクトホール１１８ａを形成する際に行うドライエッチング工程が容易になる。
【０１８９】
なお、上記説明では、上述した実施の形態２の構成に対して、側壁保護層１１５Ｃを積層体１５０Ｃごとに分離した構成を例に説明を行なったが、上述した実施の形態１及びその変形例の構成に対して、同様の構成を適用してもよい。
【０１９０】
以上、本発明の実施の形態について説明したが、本発明は上記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲内で種々の改良、変更、修正が可能である。
【０１９１】
例えば、上記説明では、第２の金属配線１１９の下面の一部は、第２電極１１１の上面より下側、かつ、下面より上側に存在しているが、第２電極１１１の下面より下側に存在していてもよい。言い換えると、第２の金属配線１１９の下面の一部は、抵抗変化層１１３の上面より下側に存在してもよい。
【０１９２】
図２２は、図２４の構成に対して本発明を適用した一例を示す、不揮発性記憶装置４０の断面図である。図２２に示す不揮発性記憶装置４０は、図２４に示す構成に加え、側壁保護層１１５を備える。側壁保護層１１５の構成及び機能は、上述した実施の形態と同様である。側壁保護層１１５は、積層体（不揮発性記憶素子５５）の側壁を被覆するように当該積層体の側壁部分に形成されている。また、図２２では、第２の金属配線１１９の下面の一部は、抵抗変化層１１３の上面より下側、かつ下面より上側に存在している。
【０１９３】
ここで、図２４に示す構成では、第２の金属配線７１と抵抗変化層６６との間にリークパスが形成されてしまう。一方、図２２に示すように、側壁保護層１１５を設けることで、当該リークパスの形成を防止できる。
【０１９４】
また、複数の上記実施の形態における各構成要素を任意に組み合わせることとしてもよい。
【０１９５】
また、上述した実施の形態においては、抵抗変化層としての遷移金属酸化物としては、タンタル酸化物、ハフニウム酸化物、ジルコニウム酸化物の場合について説明したが、上下電極間に挟まれる遷移金属酸化物層としては、抵抗変化を発現する主たる抵抗変化層として、タンタル、ハフニウム、ジルコニウム等の酸化物層が含まれていればよく、これ以外に例えば微量の他元素が含まれていても構わない。抵抗値の微調整等で、他元素を少量、意図的に含めることも可能であり、このような場合も本発明の範囲に含まれるものである。例えば、抵抗変化層に窒素を添加すれば、抵抗変化層の抵抗値が上がり、抵抗変化の反応性を改善できる。
【０１９６】
したがって、酸素不足型の遷移金属酸化物を抵抗変化層に用いた抵抗変化素子について、抵抗変化層を、ＭＯxで表される組成を有する第１の酸素不足型の遷移金属酸化物を含む第１の領域と、ＭＯy（但し、ｘ＜ｙ）で表される組成を有する第２の酸素不足型の遷移金属酸化物を含む第２の領域とを有した構成とした場合、前記第１の領域及び前記第２の領域は、対応する組成の遷移金属酸化物のほかに、所定の不純物（例えば、抵抗値の調整のための添加物）を含むことを妨げない。
【０１９７】
また、スパッタリングにて抵抗膜を形成した際に、残留ガスや真空容器壁からのガス放出などにより、意図しない微量の元素が抵抗膜に混入することがあるが、このような微量の元素が抵抗膜に混入した場合も本発明の範囲に含まれることは当然である。
【０１９８】
また、上記実施の形態に係る不揮発性記憶素子は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【０１９９】
また、上記各図において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本発明に含まれる。
【０２００】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。また、上記で示した各構成要素の材料は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された材料に制限されない。
【産業上の利用可能性】
【０２０１】
本発明は、抵抗変化型の不揮発性記憶素子ならびに不揮発性記憶装置及びそれらの製造方法に適用できる。また、本発明は、不揮発性記憶素子ならびに不揮発性記憶装置を用いる種々の電子機器に有用である。
【符号の説明】
【０２０２】
１０、１０Ａ  不揮発性記憶素子
２０、３０、４０    不揮発性記憶装置
１０１      第１の層間絶縁層
１０２      第１のバリアメタル層
１０３      第１の金属配線
１０４      第１のライナー層
１０５      第２の層間絶縁層
１０６      第２のバリアメタル層
１０７      プラグ
１０８      第１電極
１０８ａ    第１電極層
１０９      第１の抵抗変化層
１０９ａ    第１の抵抗変化薄膜
１１０      第２の抵抗変化層
１１０ａ    第２の抵抗変化薄膜
１１１      第２電極
１１１ａ    第２電極層
１１２      抵抗層
１１３、１１３Ａ    抵抗変化層
１１３ａ    抵抗変化薄膜
１１４、１１４Ａ、１１４Ｂ、１１４Ｃ    抵抗変化素子
１１５、１１５Ｃ    側壁保護層
１１６      第３の層間絶縁層
１１７      第３のバリアメタル層
１１８      引き出しコンタクト
１１８ａ    コンタクトホール
１１９      第２の金属配線
１１９ａ    配線溝
１２０      第２のライナー層
１２１      半導体層
１２１ａ    半導体薄膜
１２２      中間電極
１２２ａ    中間電極層
１２３、１２３Ｃ    ダイオード素子
１２５      マスク
１５０、１５０Ａ、１５０Ｂ、１５０Ｃ    積層体
【図１】
2012073503.tif 000003
【図２】
2012073503.tif 000004
【図３】
2012073503.tif 000005
【図４】
2012073503.tif 000006
【図５】
2012073503.tif 000007
【図６】
2012073503.tif 000008
【図７】
2012073503.tif 000009
【図８】
2012073503.tif 000010
【図９】
2012073503.tif 000011
【図１０】
2012073503.tif 000012
【図１１】
2012073503.tif 000013
【図１２】
2012073503.tif 000014
【図１３】
2012073503.tif 000015
【図１４】
2012073503.tif 000016
【図１５】
2012073503.tif 000017
【図１６】
2012073503.tif 000018
【図１７】
2012073503.tif 000019
【図１８】
2012073503.tif 000020
【図１９】
2012073503.tif 000021
【図２０】
2012073503.tif 000022
【図２１】
2012073503.tif 000023
【図２２】
2012073503.tif 000024
【図２３】
2012073503.tif 000025
【図２４】
2012073503.tif 000026
【手続補正書】
【提出日】平成24年7月5日(2012.7.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、
第１の金属配線と、
前記第１の金属配線上に形成され、前記第１の金属配線に接続されるプラグと、
前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記プラグ上に形成され、前記プラグが前記第１電極及び前記第２電極の一方と接続されている積層体と、
前記積層体上に形成され、前記第１電極及び前記第２電極の他方と直接接続される第２の金属配線と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層と、を備え、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子。
【請求項２】
前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含む
請求項１に記載の不揮発性記憶素子。
【請求項３】
前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含む
請求項２に記載の不揮発性記憶素子。
【請求項４】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層とを有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項５】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層と、
前記第１の抵抗変化層及び前記第２の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率の高い抵抗層と、を有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項６】
前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含む
請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
【請求項７】
前記第２電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、
前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度９０度未満の台形状である
請求項１〜６のいずれか１項に記載の不揮発性記憶素子。
【請求項８】
請求項１〜７のいずれか１項に記載の不揮発性記憶素子を複数備えた不揮発性記憶装置であって、
前記不揮発性記憶装置は、
前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線と、
前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線と、
前記プラグを含む、複数のプラグと、
前記積層体を含む、ドット形状の複数の積層体とを備え、
前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点の各々に、前記プラグと前記積層体との組の各々が形成されており、
前記側壁保護層は、前記複数の積層体の側壁を被覆する
不揮発性記憶装置。
【請求項９】
前記側壁保護層は、前記複数の積層体毎に分離して形成されている
請求項８に記載の不揮発性記憶装置。
【請求項１０】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極に接続される半導体層と、
前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、
前記第１電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、
前記中間電極と前記抵抗変化層と前記第２電極とは、抵抗変化素子を構成する
請求項８又は９に記載の不揮発性記憶装置。
【請求項１１】
前記半導体層は、窒素不足型シリコン窒化物を含む
請求項１０に記載の不揮発性記憶装置。
【請求項１２】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極及び前記抵抗変化層に接続される半導体層を備え、
前記第１電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されている
請求項８又は９に記載の不揮発性記憶装置。
【請求項１３】
前記第２の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在する
請求項８〜１２のいずれか１項に記載の不揮発性記憶装置。
【請求項１４】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、
第１の金属配線を形成する工程と、
前記第１の金属配線上に、前記第１の金属配線に接続されるプラグを形成する工程と、
前記プラグ上に、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記プラグが前記第１電極及び前記第２電極の一方と接続されている積層体を形成する工程と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層を形成する工程と、
前記積層体上に、前記第１電極及び前記第２電極の他方と直接接続される第２の金属配線を形成する工程とを含み、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子の製造方法。
【請求項１５】
請求項１４に記載の不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、
前記第１の金属配線を形成する工程において、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線を形成し、
前記第２の金属配線を形成する工程において、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線を形成し、
前記プラグを形成する工程において、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点となる位置の各々に、前記プラグを含む複数のプラグの各々を形成し、
前記積層体を形成する工程において、前記位置の各々に、前記積層体を含む複数の積層体の各々を形成し、
前記側壁保護層を形成する工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する
不揮発性記憶装置の製造方法。
【請求項１６】
前記側壁保護層を形成する工程は、
前記側壁保護層を成膜する工程と、
前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含む
請求項１５に記載の不揮発性記憶装置の製造方法。
【請求項１７】
前記第２の金属配線は、前記積層体の上面全面と直接接続される
請求項１に記載の不揮発性記憶素子。
【請求項１８】
前記側壁保護層は、前記積層体の側壁全面を被覆する
請求項１又は１７に記載の不揮発性記憶素子。
【請求項１９】
前記第２の金属配線の下面の一部は、前記側壁保護層の上面より下側に存在する
請求項１、１７及び１８のいずれか１項に記載の不揮発性記憶素子。
【請求項２０】
前記第２の金属配線の幅が、前記積層体の幅よりも大きい
請求項１、１７〜１９のいずれか１項に記載の不揮発性記憶素子。
【請求項２１】
前記不揮発性記憶素子の製造方法は、さらに、
前記側壁保護層を形成する工程の後であって、前記第２の金属配線を形成する工程の前に、前記積層体及び前記側壁保護層を覆う層間絶縁層を形成する工程と、前記層間絶縁層に配線溝を形成する工程とを含み、
前記第２の金属配線を形成する工程において、前記配線溝中に前記第２の金属配線を形成する
請求項１４に記載の不揮発性記憶素子の製造方法。
【請求項２２】
前記不揮発性記憶素子の製造方法は、さらに、
前記配線溝を形成する工程の後に、前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも大きい条件で、前記配線溝に露出した前記側壁保護層をエッチングする工程を含み、
前記配線溝を形成する工程では、
前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも小さい条件で、前記層間絶縁層をエッチングすることで前記配線溝を形成する
請求項２１に記載の不揮発性記憶素子の製造方法。
【手続補正書】
【提出日】平成24年10月29日(2012.10.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、
第１の金属配線と、
前記第１の金属配線上に形成され、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記第１電極及び前記第２電極の一方が前記第１の金属配線に接続されている積層体と、
前記積層体上に形成され、前記第１電極及び前記第２電極の他方とプラグを介さずに直接接続される第２の金属配線と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層と、を備え、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子。
【請求項２】
前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含む
請求項１に記載の不揮発性記憶素子。
【請求項３】
前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含む
請求項２に記載の不揮発性記憶素子。
【請求項４】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層とを有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項５】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層と、
前記第１の抵抗変化層及び前記第２の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率の高い抵抗層と、を有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項６】
前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含む
請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
【請求項７】
前記第２電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、
前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度９０度未満の台形状である
請求項１〜６のいずれか１項に記載の不揮発性記憶素子。
【請求項８】
前記不揮発性記憶素子は、さらに、
前記第１の金属配線上に形成され、前記第１の金属配線に接続されるプラグを備え、
前記積層体は、前記プラグ上に形成され、前記プラグが前記第１電極及び前記第２電極の一方と接続されている
請求項１〜７のいずれか１項に記載の不揮発性記憶素子。
【請求項９】
請求項１〜８のいずれか１項に記載の不揮発性記憶素子を複数備えた不揮発性記憶装置であって、
前記不揮発性記憶装置は、
前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線と、
前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線と、
複数のプラグと、
前記積層体を含む、ドット形状の複数の積層体とを備え、
前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点の各々に、前記プラグと前記積層体との組の各々が形成されており、
前記側壁保護層は、前記複数の積層体の側壁を被覆する
不揮発性記憶装置。
【請求項１０】
前記側壁保護層は、前記複数の積層体毎に分離して形成されている
請求項９に記載の不揮発性記憶装置。
【請求項１１】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極に接続される半導体層と、
前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、
前記第１電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、
前記中間電極と前記抵抗変化層と前記第２電極とは、抵抗変化素子を構成する
請求項９又は１０に記載の不揮発性記憶装置。
【請求項１２】
前記半導体層は、窒素不足型シリコン窒化物を含む
請求項１１に記載の不揮発性記憶装置。
【請求項１３】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極及び前記抵抗変化層に接続される半導体層を備え、
前記第１電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されている
請求項９又は１０に記載の不揮発性記憶装置。
【請求項１４】
前記第２の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在する
請求項９〜１３のいずれか１項に記載の不揮発性記憶装置。
【請求項１５】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、
第１の金属配線を形成する工程と、
前記第１の金属配線上に、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記第１電極及び前記第２電極の一方が前記第１の金属配線に電気的に接続されている積層体を形成する工程と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層を形成する工程と、
前記積層体上に、前記第１電極及び前記第２電極の他方とプラグを介さずに直接接続される第２の金属配線を形成する工程とを含み、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子の製造方法。
【請求項１６】
請求項１５に記載の不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、
前記第１の金属配線を形成する工程において、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線を形成し、
前記第２の金属配線を形成する工程において、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線を形成し、
前記プラグを形成する工程において、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点となる位置の各々に、前記プラグを含む複数のプラグの各々を形成し、
前記積層体を形成する工程において、前記位置の各々に、前記積層体を含む複数の積層体の各々を形成し、
前記側壁保護層を形成する工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する
不揮発性記憶装置の製造方法。
【請求項１７】
前記側壁保護層を形成する工程は、
前記側壁保護層を成膜する工程と、
前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含む
請求項１６に記載の不揮発性記憶装置の製造方法。
【請求項１８】
前記第２の金属配線は、前記積層体の上面全面と直接接続される
請求項１に記載の不揮発性記憶素子。
【請求項１９】
前記側壁保護層は、前記積層体の側壁全面を被覆する
請求項１又は１８に記載の不揮発性記憶素子。
【請求項２０】
前記第２の金属配線の下面の一部は、前記側壁保護層の上面より下側に存在する
請求項１、１８及び１９のいずれか１項に記載の不揮発性記憶素子。
【請求項２１】
前記第２の金属配線の幅が、前記積層体の幅よりも大きい
請求項１、１８〜２０のいずれか１項に記載の不揮発性記憶素子。
【請求項２２】
前記不揮発性記憶素子の製造方法は、さらに、
前記側壁保護層を形成する工程の後であって、前記第２の金属配線を形成する工程の前に、前記積層体及び前記側壁保護層を覆う層間絶縁層を形成する工程と、前記層間絶縁層に配線溝を形成する工程とを含み、
前記第２の金属配線を形成する工程において、前記配線溝中に前記第２の金属配線を形成する
請求項１５に記載の不揮発性記憶素子の製造方法。
【請求項２３】
前記不揮発性記憶素子の製造方法は、さらに、
前記配線溝を形成する工程の後に、前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも大きい条件で、前記配線溝に露出した前記側壁保護層をエッチングする工程を含み、
前記配線溝を形成する工程では、
前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも小さい条件で、前記層間絶縁層をエッチングすることで前記配線溝を形成する、
請求項２２に記載の不揮発性記憶素子の製造方法。
【手続補正書】
【提出日】平成24年12月14日(2012.12.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、
第１の金属配線と、
前記第１の金属配線上に形成され、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記第１電極及び前記第２電極の一方が前記第１の金属配線に電気的に接続されている積層体と、
前記積層体上に形成され、前記第１電極及び前記第２電極の他方とプラグを介さずに直接接続される第２の金属配線と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層と、を備え、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子。
【請求項２】
前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含む
請求項１に記載の不揮発性記憶素子。
【請求項３】
前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含む
請求項２に記載の不揮発性記憶素子。
【請求項４】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層とを有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項５】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層と、
前記第１の抵抗変化層及び前記第２の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率の高い抵抗層と、を有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項６】
前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含む
請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
【請求項７】
前記第２電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、
前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度９０度未満の台形状である
請求項１〜６のいずれか１項に記載の不揮発性記憶素子。
【請求項８】
前記不揮発性記憶素子は、さらに、
前記第１の金属配線上に形成され、前記第１の金属配線に接続されるプラグを備え、
前記積層体は、前記プラグ上に形成され、前記プラグが前記第１電極及び前記第２電極の一方と接続されている
請求項１〜７のいずれか１項に記載の不揮発性記憶素子。
【請求項９】
請求項１〜８のいずれか１項に記載の不揮発性記憶素子を複数備えた不揮発性記憶装置であって、
前記不揮発性記憶装置は、
前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線と、
前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線と、
前記積層体を含む、ドット形状の複数の積層体とを備え、
前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点の各々に、前記積層体の各々が形成されており、
前記側壁保護層は、前記複数の積層体の側壁を被覆する
不揮発性記憶装置。
【請求項１０】
前記側壁保護層は、前記複数の積層体毎に分離して形成されている
請求項９に記載の不揮発性記憶装置。
【請求項１１】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極に接続される半導体層と、
前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、
前記第１電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、
前記中間電極と前記抵抗変化層と前記第２電極とは、抵抗変化素子を構成する
請求項９又は１０に記載の不揮発性記憶装置。
【請求項１２】
前記半導体層は、窒素不足型シリコン窒化物を含む
請求項１１に記載の不揮発性記憶装置。
【請求項１３】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極及び前記抵抗変化層に接続される半導体層を備え、
前記第１電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されている
請求項９又は１０に記載の不揮発性記憶装置。
【請求項１４】
前記第２の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在する
請求項９〜１３のいずれか１項に記載の不揮発性記憶装置。
【請求項１５】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、
第１の金属配線を形成する工程と、
前記第１の金属配線上に、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記第１電極及び前記第２電極の一方が前記第１の金属配線に電気的に接続されている積層体を形成する工程と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層を形成する工程と、
前記積層体上に、前記第１電極及び前記第２電極の他方とプラグを介さずに直接接続される第２の金属配線を形成する工程とを含み、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子の製造方法。
【請求項１６】
前記積層体を形成する工程において、前記第１の金属配線上にプラグを形成し、前記プラグ上に前記第１電極及び前記第２電極の一方を形成する
請求項１５に記載の不揮発性記憶素子の製造方法。
【請求項１７】
請求項１５に記載の不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、
前記第１の金属配線を形成する工程において、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線を形成し、
前記第２の金属配線を形成する工程において、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線を形成し、
前記積層体を形成する工程において、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点となる位置の各々に、前記積層体を含む複数の積層体の各々を形成し、
前記側壁保護層を形成する工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する
不揮発性記憶装置の製造方法。
【請求項１８】
前記側壁保護層を形成する工程は、
前記側壁保護層を成膜する工程と、
前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含む
請求項１７に記載の不揮発性記憶装置の製造方法。
【請求項１９】
前記第２の金属配線は、前記積層体の上面全面と直接接続される
請求項１に記載の不揮発性記憶素子。
【請求項２０】
前記側壁保護層は、前記積層体の側壁全面を被覆する
請求項１又は１９に記載の不揮発性記憶素子。
【請求項２１】
前記第２の金属配線の下面の一部は、前記側壁保護層の上面より下側に存在する
請求項１、１９及び２０のいずれか１項に記載の不揮発性記憶素子。
【請求項２２】
前記第２の金属配線の幅が、前記積層体の幅よりも大きい
請求項１、１９〜２１のいずれか１項に記載の不揮発性記憶素子。
【請求項２３】
前記不揮発性記憶素子の製造方法は、さらに、
前記側壁保護層を形成する工程の後であって、前記第２の金属配線を形成する工程の前に、前記積層体及び前記側壁保護層を覆う層間絶縁層を形成する工程と、前記層間絶縁層に配線溝を形成する工程とを含み、
前記第２の金属配線を形成する工程において、前記配線溝中に前記第２の金属配線を形成する
請求項１５に記載の不揮発性記憶素子の製造方法。
【請求項２４】
前記不揮発性記憶素子の製造方法は、さらに、
前記配線溝を形成する工程の後に、前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも大きい条件で、前記配線溝に露出した前記側壁保護層をエッチングする工程を含み、
前記配線溝を形成する工程では、
前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも小さい条件で、前記層間絶縁層をエッチングすることで前記配線溝を形成する、
請求項２３に記載の不揮発性記憶素子の製造方法。
【手続補正書】
【提出日】平成25年10月24日(2013.10.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子であって、
第１の金属配線と、
前記第１の金属配線上に形成され、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記第１電極及び前記第２電極の一方が前記第１の金属配線に電気的に接続されている積層体と、
前記積層体上に形成され、前記第１電極及び前記第２電極の他方とプラグを介さずに直接接続される第２の金属配線と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層と、を備え、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在し、
前記第２の金属配線の上面は平坦である
不揮発性記憶素子。
【請求項２】
前記側壁保護層は、酸化物、窒化物、及び酸窒化物のいずれかを含む
請求項１に記載の不揮発性記憶素子。
【請求項３】
前記側壁保護層は、シリコン窒化物、アルミニウム酸化物、及びチタン酸化物のいずれかを含む
請求項２に記載の不揮発性記憶素子。
【請求項４】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層とを有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項５】
前記抵抗変化層は、
前記遷移金属酸化物で構成されている第１の抵抗変化層と、
前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率が高い第２の抵抗変化層と、
前記第１の抵抗変化層及び前記第２の抵抗変化層の側壁に形成され、前記遷移金属酸化物で構成されており、前記第１の抵抗変化層より酸素含有率の高い抵抗層と、を有する
請求項１〜３のいずれか１項に記載の不揮発性記憶素子。
【請求項６】
前記抵抗変化層は、酸素不足型タンタル酸化物、酸素不足型ハフニウム酸化物、及び酸素不足型ジルコニウム酸化物のいずれかを含む
請求項１〜５のいずれか１項に記載の不揮発性記憶素子。
【請求項７】
前記第２電極は、イリジウム、白金、パラジウム、銅、及びタングステンのいずれかの金属、もしくはこれらの金属の組み合わせ又はこれらの金属の合金を含み、
前記積層体の断面形状は、前記積層体の上面の延長線と前記積層体の側壁がなす角度９０度未満の台形状である
請求項１〜６のいずれか１項に記載の不揮発性記憶素子。
【請求項８】
前記不揮発性記憶素子は、さらに、
前記第１の金属配線上に形成され、前記第１の金属配線に接続されるプラグを備え、
前記積層体は、前記プラグ上に形成され、前記プラグが前記第１電極及び前記第２電極の一方と接続されている
請求項１〜７のいずれか１項に記載の不揮発性記憶素子。
【請求項９】
請求項１〜８のいずれか１項に記載の不揮発性記憶素子を複数備えた不揮発性記憶装置であって、
前記不揮発性記憶装置は、
前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線と、
前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線と、
前記積層体を含む、ドット形状の複数の積層体とを備え、
前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点の各々に、前記積層体の各々が形成されており、
前記側壁保護層は、前記複数の積層体の側壁を被覆する
不揮発性記憶装置。
【請求項１０】
前記側壁保護層は、前記複数の積層体毎に分離して形成されている
請求項９に記載の不揮発性記憶装置。
【請求項１１】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極に接続される半導体層と、
前記半導体層と前記抵抗変化層とに挟持される中間電極とを備え、
前記第１電極と前記半導体層と前記中間電極とは、ダイオード素子を構成し、
前記中間電極と前記抵抗変化層と前記第２電極とは、抵抗変化素子を構成する
請求項９又は１０に記載の不揮発性記憶装置。
【請求項１２】
前記半導体層は、窒素不足型シリコン窒化物を含む
請求項１１に記載の不揮発性記憶装置。
【請求項１３】
前記積層体は、さらに、
前記第１電極と前記抵抗変化層との間に形成され、前記第１電極及び前記抵抗変化層に接続される半導体層を備え、
前記第１電極及び前記抵抗変化層は、共に、前記半導体層よりも高い仕事関数を有する材料で構成されている
請求項９又は１０に記載の不揮発性記憶装置。
【請求項１４】
前記第２の金属配線の下面の一部は、前記抵抗変化層の上面より下側に存在する
請求項９〜１３のいずれか１項に記載の不揮発性記憶装置。
【請求項１５】
第１電極及び第２電極と、前記第１電極と前記第２電極とに挟持され、酸素不足型の遷移金属酸化物で構成され、前記第１電極と前記第２電極との間に与えられる電気的信号に基づいて、高抵抗状態と前記高抵抗状態より抵抗値が低い低抵抗状態との間を可逆的に変化する抵抗変化層とを含む不揮発性記憶素子の製造方法であって、
第１の金属配線を形成する工程と、
前記第１の金属配線上に、前記第１電極と前記第２電極と前記抵抗変化層とを含み、前記第１電極及び前記第２電極の一方が前記第１の金属配線に電気的に接続されている積層体を形成する工程と、
前記積層体の側壁を被覆し、かつ前記積層体の上面を被覆しない、絶縁性かつ酸素バリア性を有する側壁保護層を形成する工程と、
前記積層体上に、前記第１電極及び前記第２電極の他方とプラグを介さずに直接接続される第２の金属配線を形成する工程と、
前記第２の金属配線の上面を平坦化する工程とを含み、
前記第２の金属配線の下面の一部は、前記積層体の上面より下側に存在する
不揮発性記憶素子の製造方法。
【請求項１６】
前記積層体を形成する工程において、前記第１の金属配線上にプラグを形成し、前記プラグ上に前記第１電極及び前記第２電極の一方を形成する
請求項１５に記載の不揮発性記憶素子の製造方法。
【請求項１７】
請求項１５に記載の不揮発性記憶素子の製造方法を含む、前記不揮発性記憶素子を複数備えた不揮発性記憶装置の製造方法であって、
前記第１の金属配線を形成する工程において、前記第１の金属配線を含む、第１方向に延設されている複数の第１の金属配線を形成し、
前記第２の金属配線を形成する工程において、前記第２の金属配線を含む、前記第１方向と交差する第２方向に延設されている複数の第２の金属配線を形成し、
前記積層体を形成する工程において、前記複数の第１の金属配線と前記複数の第２の金属配線との立体交差点となる位置の各々に、前記積層体を含む複数の積層体の各々を形成し、
前記側壁保護層を形成する工程では、前記複数の積層体の側壁を被覆する前記側壁保護層を形成する
不揮発性記憶装置の製造方法。
【請求項１８】
前記側壁保護層を形成する工程は、
前記側壁保護層を成膜する工程と、
前記積層体の側壁部分以外の前記側壁保護層を除去する工程とを含む
請求項１７に記載の不揮発性記憶装置の製造方法。
【請求項１９】
前記第２の金属配線は、前記積層体の上面全面と直接接続される
請求項１に記載の不揮発性記憶素子。
【請求項２０】
前記側壁保護層は、前記積層体の側壁全面を被覆する
請求項１又は１９に記載の不揮発性記憶素子。
【請求項２１】
前記第２の金属配線の下面の一部は、前記側壁保護層の上面より下側に存在する
請求項１、１９及び２０のいずれか１項に記載の不揮発性記憶素子。
【請求項２２】
前記第２の金属配線の幅が、前記積層体の幅よりも大きい
請求項１、１９〜２１のいずれか１項に記載の不揮発性記憶素子。
【請求項２３】
前記不揮発性記憶素子の製造方法は、さらに、
前記側壁保護層を形成する工程の後であって、前記第２の金属配線を形成する工程の前に、前記積層体及び前記側壁保護層を覆う層間絶縁層を形成する工程と、前記層間絶縁層に配線溝を形成する工程とを含み、
前記第２の金属配線を形成する工程において、前記配線溝中に前記第２の金属配線を形成する
請求項１５に記載の不揮発性記憶素子の製造方法。
【請求項２４】
前記不揮発性記憶素子の製造方法は、さらに、
前記配線溝を形成する工程の後に、前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも大きい条件で、前記配線溝に露出した前記側壁保護層をエッチングする工程を含み、
前記配線溝を形成する工程では、
前記側壁保護層のエッチングレートが前記層間絶縁層のエッチングレートよりも小さい条件で、前記層間絶縁層をエッチングすることで前記配線溝を形成する、
請求項２３に記載の不揮発性記憶素子の製造方法。
【国際調査報告】
2012073503.tif 000027
2012073503.tif 000028
2012073503.tif 000029
2012073503.tif 000030