(57)【要約】【課題】酸化物半導体を活性層とするトランジスタの閾値電圧の変更を容易にすること。【解決手段】少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、前記活性層上に部分的に形成された電極層と、前記活性層及び前記電極層上に形成された酸化膜絶縁層１６と、酸化膜絶縁層１６上に形成された窒化膜絶縁層１７と、を有し、酸化膜絶縁層１６と窒化膜絶縁層１７の間に、平面視において、前記活性層と部分的に重畳する酸素拡散阻害膜１８を有する、薄膜トランジスタ。【選択図】図２
2020025032.tif 000002
【特許請求の範囲】
【請求項１】
少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、
前記活性層上に部分的に形成された電極層と、
前記活性層及び前記電極層上に形成された酸化膜絶縁層と、
前記酸化膜絶縁層上に形成された窒化膜絶縁層と、
を有し、
前記酸化膜絶縁層と前記窒化膜絶縁層の間に、平面視において、前記活性層と部分的に重畳する酸素拡散阻害膜を有する、
薄膜トランジスタ。
【請求項２】
前記酸素拡散阻害膜は、電気的に浮遊した金属膜である、請求項１に記載の薄膜トランジスタ。
【請求項３】
前記酸素拡散阻害膜は、さらに、前記電極層のドレイン電極と重畳する、請求項１又は２に記載の薄膜トランジスタ。
【請求項４】
前記活性層の下部にゲート絶縁層を介して配置される下部ゲート電極と、
前記下部ゲート電極と接続され、前記窒化膜絶縁層上に形成される上部ゲート電極と、
を有する請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
請求項１〜４のいずれか１項に記載の薄膜トランジスタを備えた電子回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及び電子回路に関する。
【背景技術】
【０００２】
特許文献１には、デプレッション型であるトランジスタと、エンハンスメント型であるトランジスタを有する片チャネル型インバータ回路が示されている。同文献において、エンハンスメント型であるトランジスタは、ゲート電極と、ゲート絶縁層と、第１の酸化物半導体層と、第２の酸化物半導体層と、ソース電極と、ドレイン電極と、を有し、第１の酸化物半導体層におけるソース電極及びトレイン電極の間の領域上に設けられた還元防止層を有する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１３５７６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
インジウム、ガリウム等の第１３族元素等を含んだＩＧＯ、ＩＧＺＯ等の酸化物半導体を活性層とするＴＡＯＳ−ＴＦＴ（Ｔｒａｎｓｐａｒｅｎｔ  Ａｍｏｒｐｈｏｕｓ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）などのトランジスタでは、ｎ型半導体のみ作成可能であるため、ｎ型半導体とｐ型半導体を組み合わせて用いるいわゆるＣＭＯＳ構成をとることができない。
【０００５】
そのため、インバータ回路などの論理回路を酸化物半導体を用いて作成する場合には、ｎ型半導体のみを用いて回路を構成しなければならないが、この際に、トランジスタ間の閾値電圧を違えることにより、高性能な回路を作成できる場合がある。
【０００６】
特許文献１に開示されているインバータ回路はそのような回路の例となっている。しかしながら、同文献では、エンハンスメント型のトランジスタを得るために還元防止層を設ける特別なプロセスが必要である。
【０００７】
本発明は、上記事情に鑑みてなされたものであり、酸化物半導体を活性層とするトランジスタの閾値電圧の変更を容易にすることを目的とする。
【課題を解決するための手段】
【０００８】
少なくともインジウム及びガリウムを含む酸化物半導体からなる活性層と、前記活性層上に部分的に形成された電極層と、前記活性層及び前記電極層上に形成された酸化膜絶縁層と、前記酸化膜絶縁層上に形成された窒化膜絶縁層と、を有し、前記酸化膜絶縁層と前記窒化膜絶縁層の間に、平面視において、前記活性層と部分的に重畳する酸素拡散阻害膜を有する、薄膜トランジスタ。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係るトランジスタの概略平面図である。
【図２】図１のＡ−Ａ断面を説明する図である。
【図３】図１の接続部の断面を説明する図である。
【図４】酸素拡散阻害膜を作成しなかった場合のトランジスタのゲート電圧に対するドレイン電流値の測定値を示すグラフである。
【図５】酸素拡散阻害膜を作成した場合のトランジスタのゲート電圧に対するドレイン電流値の測定値を示すグラフである。
【図６】トランジスタの別の実施形態の断面図を示す図である。
【図７】トランジスタのさらに別の実施形態の断面図を示す図である。
【図８】本実施形態に係るトランジスタを用いた電子回路の作成例を示す図である。
【図９】電子回路の回路図である。
【発明を実施するための形態】
【００１０】
図１は本発明の実施形態に係るトランジスタ１０の概略平面図、図２はそのＡ−Ａ断面を説明する図である。
【００１１】
トランジスタ１０は、基板１上に形成されたアンダーコート層２上にフォトリソグラフィの手法を用いて形成されたいわゆる薄膜トランジスタである。基板１は、ガラス基板、石英基板、樹脂基板等の無機又は有機基板であり、剛性を持つものであっても、可撓性を持つものであってもよい。また、アンダーコート層２は、基板１に含まれる不純物、又は基板１の裏面側から侵入する不純物に対する不純物に対するバリア層として機能する膜である。この場合、バリア性に優れた窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム、酸化アルミニウム、又はそれらを含む積層膜として形成することができる。
【００１２】
アンダーコート層２上には、下部ゲート電極１１が形成される。下部ゲート電極１１としては、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができる。トランジスタのゲート電極としては、前述の金属材料のみならず、ＩＴＯ、ＩＺＯ等の透明導電材料等を使用することもできる。当該層をトランジスタのゲート電極のみならず、周辺の配線を形成するための導電層として使用する場合は、低抵抗性が求められることから前述の金属材料を用いることがより好ましい。下部ゲート電極層１１の膜厚は、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度で形成されると良い。
【００１３】
下部ゲート電極１１上に、ゲート絶縁層１２が形成される。ゲート絶縁層１１２としては、窒化シリコン、窒化酸化シリコン、酸化シリコン、又はそれらを含む積層膜として形成することができる。ゲート絶縁層１２の膜厚は、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度で形成されると良い。
【００１４】
さらに、ゲート絶縁層１２上であって、下部ゲート電極１１に重畳する領域に、酸化物半導体層１３が形成される。酸化物半導体層１３は、トランジスタ１０の活性層であり、第１３族元素の内、少なくともインジウム及びガリウムを含む金属酸化物である。本実施形態では、酸化物半導体層１３は、いわゆるＩＧＺＯとして知られるインジウム、ガリウム及び亜鉛の酸化物からなる透明半導体である。また、酸化物半導体層１３として、その他の元素、例えば第１４族元素に属するスズ、第４族元素に属するチタン、ジルコニウム等を含んでいても良い。酸化物半導体層１１３の膜厚は、５ｎｍ乃至１００ｎｍ、好ましくは５ｎｍ乃至６０ｎｍ程度で形成されると良い。
【００１５】
酸化物半導体層１３は、特にその結晶性についての限定は無く、単結晶、多結晶、微結晶のいずれの態様であっても良い。または、非晶質であっても良い。酸化物半導体層１３の特性としては、酸素欠損等の結晶欠陥が少なく、水素含有濃度は低いことが好ましい。酸化物半導体層１３に含まれる水素がドナーとして機能し、トランジスタの電流リークを誘発するためである。
【００１６】
酸化物半導体層１３及びゲート絶縁層１２上に、酸化物半導体層１３に一部分が接するように、電極層が形成される。電極層は、パターニングにより、ソース電極１４及びドレイン電極１５としての形状を有し、酸化物半導体層１３上で互いに接することなく、所定の距離を離して配置される。そのため、酸化物半導体層１３上には、電極層に覆われない部分が存在する。電極層は、下部ゲート電極１１と同様、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができる。また、電極層は単層であっても、複層であってもよい。ソース電極１４は、酸化物半導体層１３と領域Ｓで接し、電気的に接続され、ドレイン電極１５は、酸化物半導体層１３と領域Ｄで接し、電気的に接続される。また、電極層は酸化物半導体層１３に接して形成されるため、酸化物半導体層１３に接する面は、両者の接合部においてオーミックな抵抗特性が取れるような材料を選択することが好ましい。電極層の膜厚は、５０ｎｍ乃至１μｍ、好ましくは３００ｎｍ乃至７００ｎｍ程度で形成されると良い。
【００１７】
酸化物半導体層１３及び電極層上には、酸化膜絶縁層１６及び窒化膜絶縁層１７がこの順に形成される。酸化膜絶縁層１６及び窒化膜絶縁層１７は、後述する上部ゲート電極１９に対するゲート絶縁層として機能し、その合計膜厚は、ゲート絶縁層１２の膜厚と同様に、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度で形成されると良い。本実施形態では、酸化膜絶縁層１６は酸化シリコン、窒化膜絶縁層１７は窒化シリコンで形成されている。
【００１８】
そして、酸化膜絶縁層１６と窒化膜絶縁層１７との間に、酸素拡散阻害膜１８が形成される。本実施形態では、酸素拡散阻害膜１８は金属膜であり、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができる。酸化膜絶縁層１６の主たる機能は、トランジスタ１０の製造工程における加熱により生じる、酸化物半導体層１３からの酸素の上部への拡散を遮蔽することである。したがって、かかる酸素拡散を阻害しうる材質であれば、酸素拡散阻害膜１８の材質は金属に限定されない。酸素拡散阻害膜１８の膜厚は、金属を用いる場合、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度で形成されると良い。
【００１９】
本実施形態では、酸素拡散阻害膜１８は酸化物半導体層１３のドレイン電極１５側の一部分、及び、ドレイン電極１５と重畳するように設けられている。また、酸素拡散阻害膜１８が金属により形成される場合、酸素拡散阻害膜１８はいずれの電極にも接続されることなく、電気的に浮遊した状態とされる。
【００２０】
窒化膜絶縁層１７上には、さらに酸化物半導体層１３と重畳する位置に上部ゲート電極１９が形成されても良い。上部ゲート電極１９は、下部ゲート電極１１と同様、例えばアルミニウム、チタン、クロム、モリブデン、タンタル、タングステン等の金属、又はそれらを含む合金を使用することができる。また、電極層は単層であっても、複層であってもよく、ＩＴＯ、ＩＺＯ等の透明導電材料等を使用してもよい。その膜厚は、下部ゲート電極１１と同様、５０ｎｍ乃至７００ｎｍ、好ましくは１００ｎｍ乃至５００ｎｍ程度で形成されると良い。
【００２１】
また、上部ゲート電極１９が形成される場合は、下部ゲート電極１１と上部ゲート電極１９とは、接続部２０により電気的に接続される。
【００２２】
図３は、図１の接続部２０の断面を説明する図である。接続部２０は、ゲート絶縁膜２０及び酸化膜絶縁層１６を貫いて下部ゲート電極１１と接続する金属製の柱状構造２１を有し、上部ゲート電極１９が窒化膜絶縁層１７を貫いて柱状構造２１と接続されることにより構成されている。
【００２３】
ここで、柱状構造２１は、酸化膜絶縁層１６の形成後に形成される金属層であり、酸素拡散阻害膜１８と同層に位置している。そのため、パターニングにより、柱状構造２１と、酸素拡散阻害膜１８を同一プロセスにて製造することができ、酸素拡散阻害膜１８を形成するための特別なプロセスを追加する必要がない。
【００２４】
そして、酸素拡散阻害膜１８は、電気的に浮遊しているため、その電位は一意には定まらない。これにより、下部ゲート電極１１と上部ゲート電極１９により印加される電位に影響を及ぼすことなく、トランジスタ１０のスイッチングを行うことができる。
【００２５】
このようにしてトランジスタ１０が基板１上に形成される。そして、トランジスタ１０の用途に応じ、上部ゲート電極１９の形成時に、同時に電気回路を作成してもよい。あるいは、トランジスタ１０上にさらに、平坦化層１８等の絶縁層を設け、その上に形成した電気回路とトランジスタ１０の各電極とをスルーホールを介して接続するようにしてもよい。このようにして、トランジスタ１０を有する任意の電気回路が作成される。
【００２６】
なお、本例で示したトランジスタ１０は、酸化物半導体層１３の上下にそれぞれ、上部ゲート電極１９及び下部ゲート電極１１を有する、いわゆるデュアルゲート型のトランジスタとして示したが、これに替えて、下部ゲート電極１１及び上部ゲート電極１９のいずれか片方のみを備える、いわゆるスタガ型、逆スタガ型のトランジスタとして形成してもよい。
【００２７】
図４は、上述の説明において、酸素拡散阻害膜１８を作成しなかった場合のトランジスタのゲート電圧に対するドレイン電流値の測定値を示すグラフである。同グラフ中には、ソース−ドレイン間電圧Ｖｄｓを０．１Ｖとした場合と、１０Ｖとした場合の２つの測定結果が示されている。ゲート電圧がスイッチング閾値電圧を超え増加するに従い、ドレイン電流も増加する。
【００２８】
同図より明らかなように、ゲート電圧が０の点で既にドレイン電流が生じている。つまり、同トランジスタはいわゆるデプレッション型となっていることがわかる。
【００２９】
図５は、上述の説明通り、酸素拡散阻害膜１８を作成した場合のトランジスタのゲート電圧に対するドレイン電流値の測定値を示すグラフである。図４と同様に、同グラフ中には、ソース−ドレイン間電圧Ｖｄｓを０．１Ｖとした場合と、１０Ｖとした場合の２つの測定結果が示されている。
【００３０】
同グラフに示されているように、酸素拡散阻害膜１８を作成した場合には、ゲート電圧が０の点ではドレイン電流は生じておらず、ゲート電圧が正電圧になって初めてドレイン電流が生じている。つまり、同トランジスタはいわゆるエンハンスメント型となっていることがわかる。ゲート電圧がスイッチング閾値電圧を超え増加するに従いドレイン電流が増加していく点についても図４の例とほぼ同様であることから、酸素拡散阻害膜１８を設けることにより、スイッチング閾値電圧を正方向にシフトさせることができることがわかる。
【００３１】
このように、酸素拡散阻害膜１８を設け、あるいは設けないこととし、又は、酸素拡散阻害膜１８の大きさや酸化膜絶縁層１６との重畳の程度を違えることにより、製造されるトランジスタのスイッチング閾値電圧を任意に正方向にシフトさせることができる。この閾値電圧の変更は、酸素拡散阻害膜１８のパターニングの際の平面形状により容易に行うことができる。特に、酸素拡散阻害膜１８を金属層とした場合には、層間の電気的接続部、例えば、図３の接続部２０の柱状構造２１を形成する際に同時に作成することができるため、特別なプロセスの追加が必要なく、製造コスト及び時間の増大を避けることができる。
【００３２】
酸素拡散阻害膜１８を設けることにより、トランジスタのスイッチング閾値電圧が正方向にシフトする理由は必ずしも明らかではないが、出願人は、トランジスタの製造工程中の過熱により酸化物半導体層１３中の酸素が上下層に拡散する際に、酸素の拡散が酸素拡散阻害膜１８により部分的に妨げられ、酸化物半導体層１３中の酸素量の低下が部分的に抑えられることに起因していると推測している。一方で、酸化物半導体層１３の全面を酸素拡散阻害膜１８により覆うと、スイッチング閾値電圧のばらつきが大きくなってしまうため、酸素拡散阻害膜１８は、酸化物半導体層１３と部分的に重畳するように設けるのが良い。
【００３３】
図６は、トランジスタ１０の別の実施形態の断面図を示す図である。断面の位置および、各部材の表示は図２と同じであるから、同部材には同符号を付し、重複する説明は省略する。
【００３４】
同図に示すように、酸素拡散阻害膜１８を、ドレイン電極１５に重畳する位置でなく、酸化物半導体層１３のおおむね中央部に部分的に重畳するものとして形成してもよい。この場合においても、トランジスタのスイッチング閾値電圧を任意に正方向にシフトさせることができる。
【００３５】
図７は、トランジスタ１０のさらに別の実施形態の断面図を示す図である。同図においても、断面の位置および、各部材の表示は図２と同じであるから、同部材には同符号を付し、重複する説明は省略するものとする。
【００３６】
同図に示すように、酸素拡散阻害膜１８を、ソース電極１４に重畳する位置において、酸化物半導体層１３と部分的に重畳するものとして形成してもよい。この場合においても、トランジスタのスイッチング閾値電圧を任意に正方向にシフトさせることができる。
【００３７】
これ以外にも、酸素拡散阻害膜１８の平面形状を、部分的に透孔を有する形状や、複数のスリットを有する櫛歯形状とするなど、種々の形状としてよい。
【００３８】
図８は、本実施形態に係るトランジスタ１０を用いた電子回路の作成例を示す図である。同図に示す電子回路は、図９の回路図に示される、トランジスタ１０及びトランジスタ３０を用いたインバータ回路である。同回路では、酸化物半導体を用いたトランジスタ１０及び３０が用いられている。トランジスタ１０は上述した本実施形態に係るトランジスタであり、そのスイッチング閾値電圧は正値となっている。トランジスタ３０はデプレッション型であり、そのスイッチング閾値電圧は負値である。
【００３９】
同回路において、ＩＮにＶｄｄを入力すると、トランジスタ１０がオンとなり、トランジスタ１０のソース−ドレイン間抵抗が大きく減少する。一方、トランジスタ３０のソース−ゲート間電圧は０であり、トランジスタ３０はデプレッション型であるため、ソース−ドレイン間の電流をやや許容する状態となっている。この時、トランジスタ１０のソース−ドレイン間抵抗と、トランジスタ３０のソース−ドレイン間抵抗を比較すると、トランジスタ１０のソース−ドレイン間抵抗の値が低くなるため、ＯＵＴにはＶｓｓが出力される。
【００４０】
一方、同回路において、ＩＮにＶｓｓを入力すると、トランジスタ１０はオフとなる。この時も、トランジスタ３０のソース−ゲート間電圧は０であり、ソース−ドレイン間の電流をやや許容する状態となっているから、トランジスタ１０のソース−ドレイン間抵抗と、トランジスタ３０のソース−ドレイン間抵抗を比較すると、トランジスタ３０のソース−ドレイン間抵抗の値が低くなるため、ＯＵＴにはＶｄｄが出力される。このようにして、図８に示す電子回路は、インバータ回路として機能する。
【００４１】
図８は、基板上に、トランジスタ１０及びトランジスタ３０が同時に形成された際の平面図を示している。すなわち、トランジスタ１０とトランジスタ３０とは、同時プロセスにて形成されている。そのため、トランジスタ１０とトランジスタ３０とで共通する部材には同符号を付し、併せて説明することとする。
【００４２】
トランジスタ１０の下部ゲート電極１１及び上部ゲート電極１９は、入力ＩＮと接続される。また、トランジスタ１０のソース電極１４は、マイナス電源Ｖｓｓに接続される。トランジスタ１０のドレイン電極１５は、同層にあるトランジスタ３０のソース電極１４と連続するパターンで形成される。さらに、トランジスタ１０のドレイン電極１５及びトランジスタ３０のソース電極１４は、出力ＯＵＴに接続される。トランジスタ３０の下部ゲート電極１１及び上部ゲート電極１９は、接続電極３１を介して、トランジスタ１０のドレイン電極１５及びトランジスタ３０のソース電極１４と接続される。
【００４３】
トランジスタ１０及びトランジスタ３０のいずれにおいても、酸化物半導体層１３とソース電極１４及びドレイン電極１５が部分的に接触するよう配置される。そして、本例では、トランジスタ１０についてのみ、酸化物半導体層１３のドレイン電極側の一部分に重畳するように、電気的に浮遊している酸素拡散阻害膜１８が形成されている。
【００４４】
このように回路を形成することにより、トランジスタ１０のスイッチング閾値電圧のみを正方向にシフトさせ、インバータ回路を作成することができる。また、酸素拡散阻害膜１８は接続部２０の形成時に同時に形成されるが、この際に、接続電極３１も同時に形成するようにすることで、回路作成のために特別なプロセスを追加する必要がない。
【００４５】
以上示したインバータ回路は、本実施懈怠に係るトランジスタ１０を使用した電子回路の一例である。スイッチング閾値電圧のみを正方向に容易にシフトできる特性を利用して、他の電子回路を作成してもよい。
【符号の説明】
【００４６】
１  基板、２  アンダーコート層、１０  トランジスタ、１１  下部ゲート電極、１２  ゲート絶縁層、１３  酸化物半導体層、１４  ソース電極、１５  ドレイン電極、１６  酸化膜絶縁層、１７  窒化膜絶縁層、１８  酸素拡散阻害膜、１９  上部ゲート電極、２０  接続部、２１  柱状構造、３０  トランジスタ、３１  接続電極。
【図１】
2020025032.tif 000003
【図２】
2020025032.tif 000004
【図３】
2020025032.tif 000005
【図４】
2020025032.tif 000006
【図５】
2020025032.tif 000007
【図６】
2020025032.tif 000008
【図７】
2020025032.tif 000009
【図８】
2020025032.tif 000010
【図９】
2020025032.tif 000011