(57)【要約】【課題】受信モジュールを提供する。【解決手段】電圧源は、第１の積層体を含み、積層体状に配置されたＩＩＩ−Ｖ族半導体層をベースとして、非Ｓｉ基板の上面に構成されており、第１の積層体の上面に第２の接続コンタクトを有しており、非Ｓｉ基板の下面に第１の接続コンタクトを有しており、２つの接続コンタクトの間には第１の積層体の上面に照射される光によって形成される電圧が加わる。受信モジュールは、制御端子とドレイン端子とソース端子とを備えかつＩＩＩ−Ｖ族半導体層を含むＭＯＳトランジスタ構造体を備えた第２の積層体を有しており、ＭＯＳトランジスタ構造体はノーマリオン型の電界効果トランジスタとして構成されており、制御端子は接続コンタクトの一方に接続されており、ドレイン端子は接続コンタクトの他方に接続されており、形成される電圧が閾値未満に下がる場合、電界効果トランジスタにより２つの接続コンタクトが短絡される。【選択図】図１
2020025132.tif 000002
【特許請求の範囲】
【請求項１】
受信モジュール（ＥＭ）であって、
前記受信モジュール（ＥＭ）は、光学的に動作する電圧源（ＳＰ）を有しており、
前記電圧源（ＳＰ）は、上面（ＯＳＰ１）および下面（ＵＳＰ１）を備えた第１の積層体（ＳＰ１）を含んでおり、積層体状に配置されたＩＩＩ−Ｖ族半導体層をベースとして、非Ｓｉ基板（ＮＳＳＵＢ）の上面（ＯＳ１）に構成されており、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）に第２の電気接続コンタクト（Ｋ２）を有しており、前記非Ｓｉ基板（ＮＳＳＵＢ）の下面（ＵＳ１）に第１の電気接続コンタクト（Ｋ１）を有しており、２つの接続コンタクト（Ｋ１、Ｋ２）の間には、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）に光（Ｌ）が照射されることによって形成される電圧が加わり、
前記受信モジュール（ＥＭ）は、さらに、制御端子（Ｇ１）と、ドレイン端子（ＤＲ１）と、ソース端子（Ｓ１）と、を備え、かつ、ＩＩＩ−Ｖ族半導体層を含むＦＥＴトランジスタ構造体（ＦＥＴ１）を備えた第２の積層体（ＳＰ２）を有する、受信モジュール（ＥＭ）において、
前記トランジスタ構造体（ＦＥＴ１）は、ノーマリオン型の電界効果トランジスタとして構成されており、前記制御端子（Ｇ１）は、前記２つの接続コンタクト（Ｋ１、Ｋ２）の一方に接続されており、前記ドレイン端子（ＤＲ１）は、前記２つの接続コンタクト（Ｋ１、Ｋ２）の他方に接続されており、
前記形成される電圧が閾値未満に下がる場合、前記電界効果トランジスタにより、前記２つの接続コンタクト（Ｋ１、Ｋ２）が短絡される、
ことを特徴とする受信モジュール（ＥＭ）。
【請求項２】
前記ドレイン端子（ＤＲ１）は、前記第１の接続コンタクト（Ｋ１）に接続されており、
前記制御端子（Ｇ１）は、前記第２の接続コンタクト（Ｋ２）に接続されている、
請求項１に記載の受信モジュール（ＥＭ）。
【請求項３】
前記電界効果トランジスタは、ノーマリオン型ＮチャネルＦＥＴトランジスタとして、または、ノーマリオン型ＰチャネルＦＥＴトランジスタとして構成されている、
請求項１または２記載の受信モジュール（ＥＭ）。
【請求項４】
前記第１の接続コンタクト（Ｋ１）は、第１の出力端子（ＯＵＴ１）に接続されており、
前記ソース端子（Ｓ１）は、第２の出力端子（ＯＵＴ２）に接続されている、
請求項１から３までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項５】
前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）上の部分領域において、前記ＦＥＴ構造体は、上面（ＯＳＰ２）および下面（ＵＳＰ２）を備えた第２の積層体（ＳＰ２）として構成されており、
２つの前記積層体（ＳＰ１、ＳＰ２）の前記ＩＩＩ−Ｖ族半導体層は、モノリシック集積化されている、
請求項１から４までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項６】
前記第１の積層体（ＳＰ１）は、四角形の形状を有しており、
前記第１の積層体（ＳＰ１）の側面は、前記非Ｓｉ基板（ＮＳＳＵＢ）の前記上面（ＯＳＰ１）において後退しており、これによって全周にわたって階段状になっている第１の段（ＳＴＵ１）が形成されている、
請求項１から５までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項７】
前記第２の積層体（ＳＰ２）は、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）において縁部から後退しており、これによって全周にわたって階段状になっている第２の段（ＳＴＵ２）が形成されており、
前記第２の積層体（ＳＰ２）は、前記第１の積層体（ＳＰ１）よりも格段に小さい底面積を有しており、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）に非対称に配置されている、
請求項１から６までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項８】
前記ＦＥＴトランジスタ構造体（ＦＥＴ１）の上に不透明な層が配置されており、これによって前記ＦＥＴトランジスタ構造体（ＦＥＴ１）が光（Ｌ）の照射から保護されており、
前記第２の積層体（ＳＰ２）の前記下面（ＵＳＰ２）に第１のＩＩＩ−Ｖ族絶縁層（ＩＳＯ１）が形成されており、これによって前記ＦＥＴトランジスタ構造体（ＦＥＴ１）が、前記電圧源（ＳＰ）から電気的に絶縁されている、
請求項１から７までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項９】
前記ＦＥＴトランジスタ構造体（ＦＥＴ１）は、絶縁層（ＩＳＯ１）の上に配置されかつチャネル層として構成された第１のトランジスタ層（ＴＳ１）と、前記チャネル層（ＫＳ）の上に構成された第２のトランジスタ層（ＴＳ２）と、を有する、
請求項１から８までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１０】
前記電圧源（ＳＰ）は、複数のｐｎダイオード（Ｄ１〜Ｄ３）を含んでおり、
上下に位置する２つのｐｎダイオード（Ｄ１〜Ｄ３）間にそれぞれ１つのトンネルダイオード（Ｔ１、Ｔ２）が形成されており、前記ｐｎダイオード（Ｄ１〜Ｄ３）は、それぞれ同じバンドギャップを有する、
請求項１から９までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１１】
前記第２の接続コンタクト（Ｋ２）は、第２の出力端子（ＯＵＴ２）に接続されている、
請求項１から１０までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１２】
前記制御端子（Ｇ１）と前記ソース端子（Ｓ１）とが、互いに短絡されている、
請求項１から１１までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１３】
ショットキーダイオード（ＳＫＹＤ１）は、前記制御端子（Ｇ１）と前記ソース端子（Ｓ１）との間で、ループを形成するように接続されている、
請求項１から１２までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１４】
前記第１の積層体（ＳＰ１）は、前記第２の積層体（ＳＰ２）の上に配置されており、前記第１の積層体（ＳＰ１）は、縁部から後退しており、これによって全周にわたって階段状になっている第２の段が（ＳＴＵ２）が形成されており、前記第１の積層体（ＳＰ１）は、前記第２の積層体（ＳＰ２）よりも格段に小さな底面積を有する、
請求項１から１３までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１５】
前記第１の積層体（ＳＰ１）は、前記第２の積層体（ＳＰ２）の横に並んで配置されており、２つの前記積層体（ＳＰ１，ＳＰ２）間に、充填されたトレンチ（ＩＳＯＧ）が形成されている、
請求項１から１４までのいずれか１項記載の受信モジュール（ＥＭ）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、受信モジュールに関する。
【背景技術】
【０００２】
オプトカプラにおいて受信モジュールは、広く公知である。単純なオプトカプラは、送信モジュールおよび受信モジュールを有しており、これらの２つのモジュールは直流的に分離されているが、光学的には結合されている。このような実施形態は、米国特許第４９９６５７７号（US 4 996 577）明細書から公知である。
【０００３】
独国特許出願公開第１の０２０１６００１３８７号明細書（DE 10 2016 001 387 A1）からは、受信モジュールとして、光学的に動作する電圧源およびＭＯＳトランジスタ構造体が公知である。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記を背景として本発明が課題とするのは、従来技術を発展させた装置を提供することである。
【課題を解決するための手段】
【０００５】
この課題は、請求項１の特徴的構成を備えた受信モジュールによって解決される。本発明の有利な実施形態は、従属請求項の対象である。
【０００６】
本発明によれば、受信モジュールが提供される。
【０００７】
受信モジュールは、光学的に動作する電圧源を有しており、電圧源は、上面および下面を備えた第１の積層体を含んでおり、積層体状に配置されたＩＩＩ−Ｖ族半導体層をベースとして、非Ｓｉ基板の上面に構成されている。
【０００８】
第１の積層体の上面には第１の電気接続コンタクトが形成されており、非Ｓｉ基板の下面には第２の電気接続コンタクトが形成されている。
【０００９】
２つの接続コンタクトの間には、第１の積層体の上面に照射される光によって形成される電圧が加わる。
【００１０】
受信モジュールは、ＩＩＩ−Ｖ族半導体層を含むＦＥＴトランジスタ構造体を備えた第２の積層体を有する。
【００１１】
ＦＥＴトランジスタ構造体は、制御端子、すなわちゲート端子と、ドレイン端子と、ソース端子とを備える。
【００１２】
このＦＥＴトランジスタ構造体は、ノーマリオン型の電界効果トランジスタとして構成されている。
【００１３】
制御端子は、２つの接続コンタクトの一方に接続されており、ドレイン端子は、これらの２つの接続コンタクトの他方に接続されている。
【００１４】
ここでは形成される電圧が閾値未満に下がる場合、このノーマリオン型の電界効果トランジスタにより、電圧源の２つの接続コンタクトが短絡される。
【００１５】
この閾値は好適には電界効果トランジスタの閾値電圧に等しいこと注意されたい。閾値電圧を上回ると、このトランジスタは遮断される、すなわちトランジスタのチャネルは、ゲートに加わる電圧によって欠乏して導電性が失われ、またこの逆が行われる。
【００１６】
さらに、電圧源は、電圧を形成するためにＩＩＩ−Ｖ族材料からなる少なくとも１つのｐｉｎダイオードまたはｐｎダイオードを含むことにも注意されたい。ここでこのダイオードのバントギャップは、第１の積層体の上面に照射される光のエネルギよりも小さく構成されている。
【００１７】
例えば、ノーマリオン型Ｎチャネル電界効果トランジスタに対しては、このＦＥＴトランジスタを遮断するために負のゲート電圧、例えば−２Ｖを加えなければならないことは明らかである。
【００１８】
非Ｓｉ基板は好適には、例えばＧａＡｓもしくはＩｎＰのようなＩＩＩ−Ｖ族材料を含むかもしくはＩＩＩ−Ｖ族材料から構成され、または特にＧｅを含むかもしくＧｅから構成されることに注意されたい。
【００１９】
電圧源の出力側に並列接続されたＦＥＴトランジスタにより、暗い場合には、電圧源における電圧降下が格段に加速されることは１つの利点であり、ここでこれは、遮断の後すぐに制御電圧が閾値電圧未満に下がることによって行われる。これによってＦＥＴトランジスタは導通し、２つの接続コンタクトが短絡される。電圧源における電荷は、迅速に除去される。
【００２０】
別の利点は、このトランジスタを極めて小さく、すなわち小さなゲート幅で構成できることである。ゲート幅は好適には０．３ｍｍ未満であり、最も好適には０．１ｍｍ未満である。ゲート幅という語は、ここでは総ゲート幅という表現と同じ意味である。小さなＦＥＴトランジスタを構成することにより、光をオンした後の電圧の上昇が、わずかにしか延長されないことは明らかである。有利にはこのトランジスタは、ゲート幅よりも小さなゲート長を有する。特にゲート長は５０μｍから０．２μｍの範囲内にある。
【００２１】
一発展形態ではドレイン端子が第１の接続コンタクトに接続されており、制御端子が第２の接続コンタクトに接続されている。好適には制御端子とソース端子との間にショットキーダイオードがループを形成するように接続されている。このショットキーダイオードは、好適にはＩＩＩ−Ｖ族半導体層を含み、電圧源とモノリシック集積化されており、特に第２の積層体の上面に構成されている。
【００２２】
別の一発展形態において、電界効果トランジスタは、ノーマリオン型ＮチャネルＦＥＴトランジスタまたはノーマリオン型ＰチャネルＦＥＴトランジスタとして構成されている。
【００２３】
好適には第１の接続コンタクトに正の電位が加わり、第２の接続コンタクトに負の電位が加わる。
【００２４】
一実施形態において第１の接続コンタクトが第１の出力端子に接続されており、ソース端子が第２の出力端子に接続されている。２つの出力端子間には出力電圧が加わる。第１の積層体に連続光が照射される場合、出力電圧として直流電圧が加わる。第１の積層体に交番の光が照射される場合、出力電圧として交流電圧が加わる。
【００２５】
一実施形態では、第１の積層体の上面上の部分領域においてＦＥＴ構造体が、上面および下面を備えた第２の積層体として構成されている。好適には２つの積層体のＩＩＩ−Ｖ族半導体層が、モノリシック集積化されている。
【００２６】
別の実施形態において第１の積層体は、四角形の形状を有しており、第１の積層体の側面は、非Ｓｉ基板の上面において後退しており、これによって全周にわたって階段状になっている第１の段が形成されている。好適にはこの段の面積は、第１の積層体の周りで同じ大きさに構成されている。
【００２７】
一発展形態において第２の積層体は、第１の積層体の上面において縁部から後退しており、これによって全周にわたって階段状になっている第２の段が形成されており、この第２の積層体は、第１の積層体よりも格段に小さな底面積を有しており、第１の積層体の上面に非対称に配置されている。第１の積層体は好適には０．５ｍｍ〜４ｍｍの範囲の辺長を有する。第２の積層体は好適には０．０５〜０．３ｍｍの間の辺長を有する。
【００２８】
一実施形態において、ＦＥＴトランジスタ構造体の上に不透明な層が配置されており、これによってこのＦＥＴトランジスタ構造体が光の照射から保護されている。好適には第２の積層体の下面に第１のＩＩＩ−Ｖ族絶縁層が形成されており、これによってＦＥＴトランジスタ構造体は、電圧源から電気的に絶縁されている。一発展形態では付加的に第２のＩＩＩ−Ｖ族絶縁層が形成されている。
【００２９】
一発展形態においてＦＥＴトランジスタ構造体は、絶縁層の上に配置されかつチャネル層として構成された第１のトランジスタ層と、このチャネル層の上に構成された第２のトランジスタ層とを有する。
【００３０】
電圧源は、好適には複数のｐｎダイオードを含んでおり、上下に位置する２つのｐｎダイオード間にそれぞれ１つのトンネルダイオードが形成されており、ｐｎダイオードは好適にはそれぞれ同じバンドギャップおよび／または同じ材料組成を有する。複数のｐｎダイオードを直列接続した際には電圧源の出力電圧が増大することは明らかである。
【００３１】
さらに、特に複数のダイオードが直列接続される場合には、電界効果トランジスタを用いずに電荷が排出されるとき、特に電圧の減衰が格段に緩慢になることも明らかである。
【００３２】
一発展形態では、制御端子とソース端子との間にダイオードが、特にショットキーダイオードが、ループを形成するように接続されていない。このとき２つの接続コンタクトは、それぞれに対応付けられている出力端子にそれぞれ直接に接続される。
【００３３】
これにより、制御端子における電位は、ソース端子に対してバイアスされていない。それにもかかわらず、電圧源に動作電圧が加わっている限り、電界効果トランジスタは遮断される。これは、ドレイン端子と制御端子との間で、加わっている動作電圧により、チャネルの一部が閉じられたままになることによる。
【００３４】
１つの利点は、ショットキーダイオードもしくはダイオードにおける電圧降下を回避することができ、減衰特性が改善され、受信モジュールをより安価に製造できることである。
【００３５】
一発展形態では、第２の接続コンタクトが、第２の出力端子に接続されている。
【００３６】
別の発展形態では、制御端子とソース端子とが、互いに短絡されている。
【００３７】
一発展形態では、制御端子とソース端子との間にショットキーダイオードが、ループを形成するように接続されている。
【００３８】
別の発展形態では、第１の積層体は、第２の積層体の上に配置されており、第１の積層体は、縁部から後退しており、これによって全周にわたって階段状になっている第２の段が形成されており、第１の積層体は、第２の積層体よりも格段に小さな底面積を有する。
【００３９】
一実施形態において、第１の積層体は、第２の積層体の横に並んで配置されており、２つの積層体の間に、充填されたトレンチが形成されている。
【００４０】
ダイオードがトランジスタ構造で形成されていることは明らかである。
【００４１】
以下では図面を参照して本発明を詳しく説明する。ここでは同じ部分に同じ参照符号が付されている。図示した実施形態は大幅に簡略化されており、すなわち距離ならびに横方向および垂直方向の長さは、縮尺通りではなく、特に断らない限り、導出可能な幾何学的関係も相互に有していない。
【図面の簡単な説明】
【００４２】
【図１】第１の実施形態の受信モジュールを示す図である。
【図２】ＮチャネルＦＥＴトランジスタを有する、ショットキーダイオードを補足した受信モジュールの等価回路図である。
【図３】受信モジュールの電圧経過を示す図である。
【図４】ショットキーダイオードを補足した、ＰチャネルＦＥＴトランジスタを有する受信モジュールの等価回路図である。
【図５】ショットキーダイオードのない、ＮチャネルＦＥＴトランジスタを有する受信モジュールの等価回路図である。
【図６】ショットキーダイオードのない、ＰチャネルＦＥＴトランジスタを有する受信モジュールの等価回路図である。
【図７】第２の実施形態の受信モジュールを示す図である。
【図８】第３実施形態の受信モジュールを示す図である。
【発明を実施するための形態】
【００４３】
すべての実施形態において、ショットキーダイオードの代わりに標準的なダイオードも形成できることは明らかである。
【００４４】
図１に示した図には、第１の実施形態の受信モジュールＥＭが示されている。このような受信モジュールＥＭは、好適には、図示しないオプトカプラの一部として、送信部分と共に共通のケーシングに組み込まれている。
【００４５】
受信モジュールＥＭは、光学的に動作する電圧源ＳＰを第１の積層体ＳＰ１に含んでおり、この電圧源ＳＰは、積層体状に配置されたＩＩＩ−Ｖ族半導体層をベースとして形成されている。第１の積層体ＳＰ１は、上面ＯＳＰ１および下面ＵＳＰ１を含んでおり、下面ＵＳＰ１が、非Ｓｉ基板ＮＳＳＵＢの上面ＯＳ１上に配置されている。
【００４６】
電圧源ＳＰは、非Ｓｉ基板ＮＳＳＵＢの下面ＵＳ１に第１の電気接続コンタクトＫ１を有する。ＩＩＩ−Ｖ族半導体層の積層体の上面ＯＳＰ１には、第２の電気接続コンタクトＫ２が形成されている。光Ｌの照射は、この積層体の上面ＯＳＰ１においてのみ行われる。
【００４７】
電圧源ＳＰには、非Ｓｉ基板に載置されている第１のダイオードＤ１および第２のダイオードＤ２が含まれている。第１のダイオードＤ１と第２のダイオードＤ２との間にはトンネルダイオードＴ１が形成されている。このトンネルダイオードＴ１によって２つのダイオードＤ１およびＤ２が直列接続されている。言い換えると２つのダイオードＤ１およびＤ２の分圧が加算される。
【００４８】
第１の積層体ＳＰ１の上面に光Ｌが照射されると、２つの接続コンタクトＫ１とＫ２との間に、光Ｌによって形成された電圧が加わる。
【００４９】
特に側面における短絡を回避するため、電圧源ＳＰの層、すなわち第１の積層体ＳＰ１は、非Ｓｉ基板ＮＳＳＵＢに対し、すべての側において後退しており、これによって全周にわたって階段状になっている第１の段ＳＴＵ１が形成されている。
【００５０】
第１の積層体ＳＰ１の上面ＯＳＰ１には、ＩＩＩ−Ｖ族半導体層を含むＦＥＴトランジスタ構造体ＦＥＴ１を備えた第２の積層体ＳＰ２が形成されている。この第２の積層体ＳＰ２は、上面ＯＳＰ２および下面ＵＳＰ２を有する。
【００５１】
ここではノーマリオン型ｎチャネル電界効果トランジスタとして構成されているＦＥＴトランジスタ構造体ＦＥＴ１には、制御端子Ｇ１と、ドレイン端子ＤＲ１と、ソース端子Ｓ１と、が含まれている。
【００５２】
第２の積層体ＳＰ２は、第１の積層体ＳＰ１よりも格段に小さい底面積を有しており、第１の積層体ＳＰの上面ＯＳＰ１上に非対称に配置されており、すなわち、上面ＯＳＰ１の縁に対して異なる距離で離隔されている。
【００５３】
すなわち第２の積層体ＳＰ２は、第１の積層体ＳＰ１の縁に対し、すべての側において後退しており、これによって全周にわたって階段状になっている第２の段ＳＴＵ２が形成されている。
【００５４】
ＦＥＴトランジスタ構造体ＦＥＴ１を電圧源ＳＰから電気的に絶縁するため、第２の積層体ＳＰ２の下面には、ＩＩＩ−Ｖ族絶縁層ＩＳＯ１が形成されている。
【００５５】
絶縁層ＩＳＯ１の上には、チャネル層として形成されたトランジスタ層ＴＳ１が配置されている。このチャネル層の上には、第２のトランジスタ層ＴＳ２が形成されている。
【００５６】
ドレイン端子ＤＲ１は、第１の接続コンタクトＫ１および第１の出力端子ＯＵＴ１に接続されている。制御端子Ｇ１およびソース端子Ｓ１はそれぞれ第２の接続コンタクトＫ２および第２の出力端子ＯＵＴ２に接続されている。
【００５７】
制御端子Ｇ１とソース端子Ｓ１との間には、ショットキーダイオードＳＫＹＤ１がループを形成するように接続されている。
【００５８】
電界効果トランジスタは、形成される電圧が閾値未満に、すなわち電界効果トランジスタの閾値電圧未満に下がる場合、２つの接続コンタクトＫ１およびＫ２もしくは２つの出力端子ＯＵＴ１およびＯＵＴ２を短絡する。
【００５９】
図２に示した図には、第１の実施形態による受信モジュールＥＭの等価回路図が示されている。以下では、図１に示した実施形態との違いだけを説明する。
【００６０】
ショットキーダイオードＳＫＹＤ１は、制御端子Ｇ１とソース端子Ｓ１との間でループを形成するように接続されており、これによって制御端子Ｇ１における電位は、ソース端子Ｓ１に対してバイアスされる。すなわち電圧源ＳＰに動作電圧が加わると、電界効果トランジスタは遮断される。
【００６１】
ショットキーダイオードＳＫＹＤ１がループを形成するように接続されていることにより、第２の出力端子ＯＵＴ２における電位は、第２の接続コンタクトＫ２における電位に対してわずかな電圧降下分だけ下がる。なぜならばショットキーダイオードＳＫＹＤ１は、動作時に順方向に極性付けられているからである。
【００６２】
図３に示した図では、第１の実施形態による受信モジュールＥＭの電圧経過が示されている。以下では、図１に示した実施形態との違いだけを説明する。
【００６３】
プロットされているのは、電圧源ＳＰの電圧の時間経過である。時点ｔｅｉｎには第１の積層体ＳＰ１の上面ＯＳＰ１に光Ｌが照射され、時点ｔａｕｓに光Ｌが消灯される。
【００６４】
時点ｔｅｉｎに電圧が最大値まで迅速に上昇し、消灯後にはこの電圧が、電界効果トランジスタがない場合には減衰曲線ＡＦ１を有し、電界効果トランジスタがある場合には減衰曲線ＡＦ２を有することは明らかである。言い換えると、電界効果トランジスタにより、電圧源の減衰特性が格段に改善されるのである。
【００６５】
図４に示した図では、ショットキーダイオードを補足した、ＰチャネルＦＥＴトランジスタを有する受信モジュールの等価回路図が示されている。以下では、図２に示した実施形態との違いだけを説明する。
【００６６】
ＦＥＴトランジスタ構造体ＦＥＴ１は、ここではノーマリオン型Ｐチャネルトランジスタとして構成されている。
【００６７】
制御端子Ｇ１は第１の接続コンタクトＫ１に接続されており、ソース端子Ｓ１は第１の出力端子ＯＵＴ１に接続されている。
【００６８】
制御端子Ｇ１とソース端子Ｓ１との間には、ショットキーダイオードＳＫＹＤ１がループを形成するように接続されており、これによって制御端子Ｇ１における電位は、ソース端子Ｓ１に対してバイアスされている。すなわち、電圧源ＳＰに動作電圧が加わると電界効果トランジスタは遮断される。
【００６９】
ショットキーダイオードＳＫＹＤ１がループを形成するように接続されることにより、第１の出力端子ＯＵＴ１における電位は、第１の接続コンタクトＫ１における電位に比べて、わずかな電圧降下分だけ低下する。なぜならばショットキーダイオードＳＫＹＤ１は、動作時に順方向に極性付けられているからである。
【００７０】
ドレイン端子ＤＲ１は、第２の接続コンタクトＫ２および第２の出力端子ＯＵＴ２に接続されている。
【００７１】
電界効果トランジスタは、形成される電圧が閾値未満に、すなわち電界効果トランジスタの閾値電圧未満に下がる場合、２つの接続コンタクトＫ１およびＫ２もしくは２つの出力端子ＯＵＴ１およびＯＵＴ２を短絡する。
【００７２】
図５に示した図では、ショットキーダイオードのない、ＮチャネルＦＥＴトランジスタを有する受信モジュールの等価回路図が示されている。以下では、図２に示した実施形態との違いだけを説明する。
【００７３】
ＮチャネルＦＥＴトランジスタＦＥＴ１の制御端子Ｇ１とソース端子Ｓ１との間では、ショットキーダイオードＳＫＹＤ１が取り除かれている。すなわち、制御端子Ｇ１における電位は、ソース端子Ｓ１に対してバイアスされていない。それにもかかわらず、電圧源ＳＰに動作電圧が加わっている限り、電界効果トランジスタは遮断される。これは、ドレイン端子ＤＲ１と制御端子Ｇ１との間では、加えられている動作電圧により、チャネルの一部が閉じられたままになることによる。
【００７４】
図６に示した図では、ショットキーダイオードのない、図４に示したＰチャネルＦＥＴトランジスタを有する受信モジュールの等価回路図が示されている。以下では、図４に示した実施形態との違いだけを説明する。
【００７５】
ＰチャネルＦＥＴトランジスタＦＥＴ１の制御端子Ｇ１とソース端子Ｓ１との間では、ショットキーダイオードＳＫＹＤ１が取り除かれている。すなわち、制御端子Ｇ１における電位は、ソース端子Ｓ１に対してバイアスされていない。それにもかかわらず、電圧源ＳＰに動作電圧が加わっている限り、電界効果トランジスタは遮断される。これは、ドレイン端子ＤＲ１と制御端子Ｇ１との間では、加えられた動作電圧により、チャネルの一部が閉じられたままになることによる。
【００７６】
図７に示した図では、第２の実施形態の受信モジュールＥＭが示されている。以下では、図１に示した実施形態との違いだけを説明する。
【００７７】
受信モジュールＥＭの第１の積層体ＳＰ１は、第２の積層体ＳＰ２の上に配置されている。第２の積層体ＳＰ２は、非Ｓｉ基板ＮＳＳＵＢ上に配置されている。
【００７８】
第２の積層体ＳＰ２は、第１の積層体ＳＰ１よりも横方向に大きく形成されており、非Ｓｉ基板上に形成された、好適には半絶縁性のＩＩＩ−Ｖ族半導体層ＥＧＡを含んでおり、特にＩＩＩ−Ｖ族半導体層ＥＧＡはＧａＡｓを含むかまたはＧａＡｓから構成される。
【００７９】
ＩＩＩ−Ｖ族半導体層ＥＧＡの上には、全面のチャネル層ＣＨＬが形成されている。チャネル層ＣＨＬの上には、横方向に構造化された導電性のＩＩＩ−Ｖ族トランジスタ層ＴＳ３が形成されている。トランジスタ層ＴＳ３の上には、ドレイン端子ＤＲ１およびソース端子Ｓ１が形成されている。ドレイン端子ＤＲ１とソース端子Ｓ１との間には、チャネル層ＣＨＬの上に制御端子Ｇ１が形成されている。図示しない実施形態では、ドレイン端子ＤＲ１とソース端子Ｓ１との間でありかつ制御端子Ｇ１の下の領域に、有利には例えばＨｆ酸化物および／またはＳｉ酸化物および／またはＳｉ窒化物のような絶縁体を含む絶縁層が形成されている。
【００８０】
図８に示した図には、第３実施形態の受信モジュールＥＭが示されている。以下では、図１もしくは図７に示した実施形態との違いだけを説明する。
【００８１】
受信モジュールＥＭの第１の積層体ＳＰ１は、第２の積層体ＳＰ２の横に並んで配置されており、第２の積層体ＳＰ２の下の積層体は、第１の積層体ＳＰ１の積層体に対応している。２つの積層体ＳＰ１およびＳＰ２はそれぞれ、共通の非Ｓｉ基板ＮＳＳＵＢ上に配置されている。
【００８２】
２つの積層体ＳＰ１とＳＰ２との間にはトレンチＩＳＯＧが形成されており、このトレンチＩＳＯＧは、電気的な絶縁材料によって充填されている。有利にはこの材料は、例えばＨｆ酸化物および／またはＳｉ酸化物および／またはＳｉ窒化物のような絶縁体を含む。第２の接続コンタクトＫ２は、導体路によってソース端子Ｓ１またはドレイン端子ＤＲ１に接続されている。第１の接続コンタクトＫ１は、第１の積層体ＳＰ１の横に並んで、非Ｓｉ基板の表面に直接に配置されている。
【図１】
2020025132.tif 000003
【図２】
2020025132.tif 000004
【図３】
2020025132.tif 000005
【図４】
2020025132.tif 000006
【図５】
2020025132.tif 000007
【図６】
2020025132.tif 000008
【図７】
2020025132.tif 000009
【図８】
2020025132.tif 000010
【手続補正書】
【提出日】令和1年11月12日(2019.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
受信モジュール（ＥＭ）であって、
前記受信モジュール（ＥＭ）は、光学的に動作する電圧源（ＳＰ）を有しており、
前記電圧源（ＳＰ）は、上面（ＯＳＰ１）および下面（ＵＳＰ１）を備えた第１の積層体（ＳＰ１）を含んでおり、積層体状に配置されたＩＩＩ−Ｖ族半導体層をベースとして、非Ｓｉ基板（ＮＳＳＵＢ）の上面（ＯＳ１）に構成されており、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）に第２の電気接続コンタクト（Ｋ２）を有しており、前記非Ｓｉ基板（ＮＳＳＵＢ）の下面（ＵＳ１）に第１の電気接続コンタクト（Ｋ１）を有しており、２つの接続コンタクト（Ｋ１、Ｋ２）の間には、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）に光（Ｌ）が照射されることによって形成される電圧が加わり、
前記受信モジュール（ＥＭ）は、さらに、制御端子（Ｇ１）と、ドレイン端子（ＤＲ１）と、ソース端子（Ｓ１）と、を備え、かつ、ＩＩＩ−Ｖ族半導体層を含むＦＥＴトランジスタ構造体（ＦＥＴ１）を備えた第２の積層体（ＳＰ２）を有する、受信モジュール（ＥＭ）において、
前記ＦＥＴトランジスタ構造体（ＦＥＴ１）は、ノーマリオン型の電界効果トランジスタとして構成されており、前記制御端子（Ｇ１）は、前記２つの接続コンタクト（Ｋ１、Ｋ２）の一方に接続されており、前記ドレイン端子（ＤＲ１）は、前記２つの接続コンタクト（Ｋ１、Ｋ２）の他方に接続されており、
前記形成される電圧が閾値未満に下がる場合、前記電界効果トランジスタにより、前記２つの接続コンタクト（Ｋ１、Ｋ２）が短絡され、
前記ＦＥＴトランジスタ構造体（ＦＥＴ１）の上に不透明な層が配置されており、これによって前記ＦＥＴトランジスタ構造体（ＦＥＴ１）が光（Ｌ）の照射から保護されており、
前記第２の積層体（ＳＰ２）の下面（ＵＳＰ２）に第１のＩＩＩ−Ｖ族絶縁層（ＩＳＯ１）が形成されており、これによって前記ＦＥＴトランジスタ構造体（ＦＥＴ１）が、前記電圧源（ＳＰ）から電気的に絶縁されている、ことを特徴とする受信モジュール（ＥＭ）。
【請求項２】
前記ドレイン端子（ＤＲ１）は、前記第１の接続コンタクト（Ｋ１）に接続されており、
前記制御端子（Ｇ１）は、前記第２の接続コンタクト（Ｋ２）に接続されている、
請求項１に記載の受信モジュール（ＥＭ）。
【請求項３】
前記電界効果トランジスタは、ノーマリオン型ＮチャネルＦＥＴトランジスタとして、または、ノーマリオン型ＰチャネルＦＥＴトランジスタとして構成されている、
請求項１または２記載の受信モジュール（ＥＭ）。
【請求項４】
前記第１の接続コンタクト（Ｋ１）は、第１の出力端子（ＯＵＴ１）に接続されており、
前記ソース端子（Ｓ１）は、第２の出力端子（ＯＵＴ２）に接続されている、
請求項１から３までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項５】
前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）上の部分領域において、前記ＦＥＴ構造体は、上面（ＯＳＰ２）および下面（ＵＳＰ２）を備えた第２の積層体（ＳＰ２）として構成されており、
２つの前記積層体（ＳＰ１、ＳＰ２）の前記ＩＩＩ−Ｖ族半導体層は、モノリシック集積化されている、
請求項１から４までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項６】
前記第１の積層体（ＳＰ１）は、四角形の形状を有しており、
前記第１の積層体（ＳＰ１）の側面は、前記非Ｓｉ基板（ＮＳＳＵＢ）の前記上面（ＯＳＰ１）において後退しており、これによって全周にわたって階段状になっている第１の段（ＳＴＵ１）が形成されている、
請求項１から５までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項７】
前記第２の積層体（ＳＰ２）は、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）において縁部から後退しており、これによって全周にわたって階段状になっている第２の段（ＳＴＵ２）が形成されており、
前記第２の積層体（ＳＰ２）は、前記第１の積層体（ＳＰ１）よりも小さい底面積を有しており、前記第１の積層体（ＳＰ１）の前記上面（ＯＳＰ１）に非対称に配置されている、
請求項１から６までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項８】
前記ＦＥＴトランジスタ構造体（ＦＥＴ１）は、絶縁層（ＩＳＯ１）の上に配置されかつチャネル層（ＫＳ）として構成された第１のトランジスタ層（ＴＳ１）と、前記チャネル層（ＫＳ）の上に構成された第２のトランジスタ層（ＴＳ２）と、を有する、
請求項１から７までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項９】
前記電圧源（ＳＰ）は、複数のｐｎダイオード（Ｄ１〜Ｄ３）を含んでおり、
上下に位置する２つのｐｎダイオード（Ｄ１〜Ｄ３）間にそれぞれ１つのトンネルダイオード（Ｔ１、Ｔ２）が形成されており、前記ｐｎダイオード（Ｄ１〜Ｄ３）は、それぞれ同じバンドギャップを有する、
請求項１から８までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１０】
前記第２の接続コンタクト（Ｋ２）は、第２の出力端子（ＯＵＴ２）に接続されている、
請求項１から９までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１１】
前記制御端子（Ｇ１）と前記ソース端子（Ｓ１）とが、互いに短絡されている、
請求項１から１０までのいずれか１項記載の受信モジュール（ＥＭ）。
【請求項１２】
ショットキーダイオード（ＳＫＹＤ１）は、前記制御端子（Ｇ１）と前記ソース端子（Ｓ１）との間で、ループを形成するように接続されている、
請求項１から１１までのいずれか１項記載の受信モジュール（ＥＭ）。
【外国語明細書】
2020025132.tif 000011
2020025132.tif 000012
2020025132.tif 000013
2020025132.tif 000014
2020025132.tif 000015
2020025132.tif 000016
2020025132.tif 000017
2020025132.tif 000018
2020025132.tif 000019
2020025132.tif 000020
2020025132.tif 000021
2020025132.tif 000022
2020025132.tif 000023
2020025132.tif 000024
2020025132.tif 000025
2020025132.tif 000026
2020025132.tif 000027
2020025132.tif 000028
2020025132.tif 000029
2020025132.tif 000030
2020025132.tif 000031
2020025132.tif 000032
2020025132.tif 000033
2020025132.tif 000034