(57)【要約】      （修正有）【課題】低い電圧で動作が可能なクロック波高値ブースト回路を提供する。【解決手段】クロック波高値ブースト回路１００において、ディプレッション型ＮＭＯＳトランジスタ１０１は、ソースがノードＮ１１に接続され、ドレインが電源端子１に接続され、ゲートが入力端子１０に接続されている。ＮＭＯＳトランジスタ１０２は、ソースがＧＮＤ端子２に接続され、ドレインがノードＮ１１に接続され、ゲートが入力端子１１に接続されている。ディプレッション型ＮＭＯＳトランジスタ１０４は、ソースがノードＮ１２に接続され、ドレインが電源端子１に接続され、ゲートが入力端子１１に接続されている。コンデンサ１０３は、ノードＮ１１とノードＮ１２の間に接続されている。ＰＭＯＳトランジスタ１０５は、ソースがノードＮ１２に接続され、ドレインが出力端子１２に接続され、ゲートが入力端子１１に接続されている。【選択図】図１
2020025231.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロック信号が入力される第１の入力端子と、
前記第１のクロック信号と逆相の第２のクロック信号が入力される第２の入力端子と、
ドレインが電源端子に接続され、ソースが第１のノードに接続され、ゲートが前記第１の入力端子に接続された第１のＮＭＯＳトランジスタと、
ドレインが前記第１のノードに接続され、ソースがＧＮＤ端子に接続され、ゲートが前記第２の入力端子に接続された第２のＮＭＯＳトランジスタと、
ドレインが前記電源端子に接続され、ソースが第２のノードに接続され、ゲートが前記第２の入力端子に接続された第３のＮＭＯＳトランジスタと、
前記第１のノードと前記第２のノード間に接続されたコンデンサと、
ソースが前記第２のノードに接続され、ドレインが出力端子に接続され、ゲートが前記第２の入力端子に接続されたＰＭＯＳトランジスタと、
ドレインが前記出力端子に接続され、ソースが前記ＧＮＤ端子に接続され、ゲートが前記第２の入力端子に接続された第４のＮＭＯＳトランジスタと、を備え
前記第１のＮＭＯＳトランジスタと前記第３のＮＭＯＳトランジスタは、ディプレッション型ＮＭＯＳトランジスタで構成したことを特徴とするクロック波高値ブースト回路。
【請求項２】
請求項１に記載のクロック波高値ブースト回路と、その出力端子から出力されるクロック信号を受ける後段用クロック波高値ブースト回路を備え、
前記後段用クロック波高値ブースト回路は、請求項１に記載のクロック波高値ブースト回路と同一の回路構成であって、少なくとも前記第１のＮＭＯＳトランジスタはエンハンスメント型ＮＭＯＳトランジスタで構成した
ことを特徴とするクロック波高値ブースト回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、クロック波高値ブースト回路に関する。
【背景技術】
【０００２】
図４は、従来のクロック波高値ブースト回路の回路図である。
従来のクロック波高値ブースト回路４００は、ＰＭＯＳトランジスタ４０１、４０４、４０５、４０７と、ＮＭＯＳトランジスタ４０２、４０６、４０８と、コンデンサ４０３とを備えている。
【０００３】
入力端子４１から入力されるクロック信号Φ−は、電源端子１の電圧ＶｄｄからＧＮＤ端子２の電圧ＶGNDの振幅を有する矩形波とする。
【０００４】
クロック信号Φ−が電圧Ｖｄｄになると、ＰＭＯＳトランジスタ４０１がオフし、ＮＭＯＳトランジスタ４０２がオンするので、ノードＮ４１の電圧は電圧ＶGNDとなる。また、ＰＭＯＳトランジスタ４０５がオフし、ＮＭＯＳトランジスタ４０６がオンし、ノードＮ４３が電圧ＶGNDとなる。従って、ＰＭＯＳトランジスタ４０４がオンして、ノードＮ４２は電圧Ｖｄｄとなる。また、ＰＭＯＳトランジスタ４０７がオフし、ＮＭＯＳトランジスタ４０８がオンするので、出力端子４２は電圧ＶGNDとなる。
【０００５】
次に、クロック信号Φ−の電圧が電圧ＶGNDになると、ＰＭＯＳトランジスタ４０１がオンし、ＮＭＯＳトランジスタ４０２がオフするので、ノードＮ４１は電圧Ｖｄｄとなる。ノードＮ４１が電圧ＶGNDから電圧Ｖｄｄになるので、ノードＮ４２は、コンデンサ４０３の容量カップリングにより、電圧２Ｖｄｄに上昇する。また、ＰＭＯＳトランジスタ４０５がオンし、ＮＭＯＳトランジスタ４０６がオフし、ノードＮ４３がノードＮ４２の電圧２Ｖｄｄになるので、ＰＭＯＳトランジスタ４０４がオフする。さらに、ＰＭＯＳトランジスタ４０７がオンし、ＮＭＯＳトランジスタ４０８がオフするので、出力端子４２は、ノードＮ４２の電圧２Ｖｄｄになる。
【０００６】
以上述べたように、クロック波高値ブースト回路４００は、入力されるクロック信号Φ−の波高値が交互に電圧Ｖｄｄと電圧ＶGNDになると、出力端子４２から波高値が交互に電圧ＶGNDと電圧２Ｖｄｄとなる信号２Φが出力される（特許文献１の図２３参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平９−８２２９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のクロック波高値ブースト回路４００は、電源端子１の電圧ＶｄｄがＰＭＯＳトランジスタ４０１、４０４の閾値電圧の絶対値未満となった場合、ＰＭＯＳトランジスタ４０１、４０４はオンすることが出来ない、即ち、動作することが出来ないという課題があった。
【０００９】
本発明は、上記の課題を解決するためになされたものであり、電源端子１の電圧ＶｄｄがＰＭＯＳトランジスタの閾値電圧の絶対値未満となっても動作が可能なクロック波高値ブースト回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明のクロック波高値ブースト回路は、
第１のクロック信号が入力される第１の入力端子と、
前記第１のクロック信号と逆相の第２のクロック信号が入力される第２の入力端子と、
ドレインが電源端子に接続され、ソースが第１のノードに接続され、ゲートが前記第１の入力端子に接続された第１のＮＭＯＳトランジスタと、
ドレインが前記第１のノードに接続され、ソースがＧＮＤ端子に接続され、ゲートが前記第２の入力端子に接続された第２のＮＭＯＳトランジスタと、
ドレインが前記電源端子に接続され、ソースが第２のノードに接続され、ゲートが前記第２の入力端子に接続された第３のＮＭＯＳトランジスタと、
前記第１のノードと前記第２のノード間に接続されたコンデンサと、
ソースが前記第２のノードに接続され、ドレインが出力端子に接続され、ゲートが前記第２の入力端子に接続されたＰＭＯＳトランジスタと、
ドレインが前記出力端子に接続され、ソースが前記ＧＮＤ端子に接続され、ゲートが前記第２の入力端子に接続された第４のＮＭＯＳトランジスタと、を備え
前記第１のＮＭＯＳトランジスタと前記第３のＮＭＯＳトランジスタは、ディプレッション型ＮＭＯＳトランジスタで構成したことを特徴とする。
【発明の効果】
【００１１】
本発明のクロック波高値ブースト回路は、コンデンサを充電し、ブーストするトランジスタにディプレッション型ＮＭＯＳトランジスタを用いたので、電源端子の電圧ＶｄｄがＰＭＯＳトランジスタの閾値電圧の絶対値未満となった場合でも、動作することが出来る。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態のクロック波高値ブースト回路を示す回路図である。
【図２】本発明の第２の実施形態のクロック波高値ブースト回路の回路ブロック図である。
【図３】本発明の第２の実施形態に用いる後段用のクロック波高値ブースト回路を示す回路図である。
【図４】従来のクロック波高値ブースト回路を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明の第１の実施形態のクロック波高値ブースト回路１００を示す回路図である。
【００１４】
クロック波高値ブースト回路１００は、ディプレッション型ＮＭＯＳトランジスタ１０１、１０４と、ＮＭＯＳトランジスタ１０２、１０６と、コンデンサ１０３と、ＰＭＯＳトランジスタ１０５とを備えている。以下、特にディプレッション型と明記しないＭＯＳトランジスタは、エンハンスメント型である。
【００１５】
ディプレッション型ＮＭＯＳトランジスタ１０１は、ソースがノードＮ１１に接続され、ドレインが電源端子１に接続され、ゲートが入力端子１０に接続されている。ＮＭＯＳトランジスタ１０２は、ソースがＧＮＤ端子２に接続され、ドレインがノードＮ１１に接続され、ゲートが入力端子１１に接続されている。ディプレッション型ＮＭＯＳトランジスタ１０４は、ソースがノードＮ１２に接続され、ドレインが電源端子１に接続され、ゲートが入力端子１１に接続されている。コンデンサ１０３は、ノードＮ１１とノードＮ１２の間に接続されている。ＰＭＯＳトランジスタ１０５は、ソースがノードＮ１２に接続され、ドレインが出力端子１２に接続され、ゲートが入力端子１１に接続されている。ＮＭＯＳトランジスタ１０６は、ソースがＧＮＤ端子２に接続され、ドレインが出力端子１２に接続され、ゲートが入力端子１１に接続されている。
【００１６】
電源端子１は、電源から電圧Ｖｄｄが供給される。ＧＮＤ端子２は、電源から電圧ＶGNDが供給される。入力端子１０は、クロック信号Φが入力される。入力端子１１は、クロック信号Φと逆相のクロック信号Φ−が入力される。
【００１７】
次に、クロック波高値ブースト回路１００の動作を説明する。
先ず、クロック信号Φの波高値が電圧ＶGND、クロック信号Φ−の波高値が電圧Ｖｄｄになると、ＮＭＯＳトランジスタ１０２がオンするので、ディプレッション型ＮＭＯＳトランジスタ１０１は完全にオフしないものの、駆動能力の差によってノードＮ１１の電圧は電圧ＶGNDとなる。また、ディプレッション型ＮＭＯＳトランジスタ１０４がオンするので、ノードＮ１２は電圧Ｖｄｄとなる。この時、コンデンサ１０３を充電するトランジスタにディプレッション型ＮＭＯＳトランジスタを用いたので、ゲートが電圧Ｖｄｄであっても、コンデンサ１０３を電圧Ｖｄｄまで充電することが出来る。そして、ＰＭＯＳトランジスタ１０５がオフし、ＮＭＯＳトランジスタ１０６がオンするので、出力端子１２は電圧ＶGNDとなる。
【００１８】
次に、クロック信号Φの波高値が電圧Ｖｄｄに、クロック信号Φ−の波高値が電圧ＶGNDになると、ディプレッション型ＮＭＯＳトランジスタ１０１がオンし、ＮＭＯＳトランジスタ１０２がオフするので、ノードＮ１１の電圧は電圧Ｖｄｄとなる。この時、ノードＮ１１をブーストするトランジスタにディプレッション型ＮＭＯＳトランジスタを用いたので、ゲートが電圧Ｖｄｄであっても、ノードＮ１１を電圧Ｖｄｄにすることが出来る。ノードＮ１１が電圧ＶGNDから電圧Ｖｄｄになるので、ノードＮ１２は、コンデンサ１０３の容量カップリングにより、電圧２Ｖｄｄに上昇する。そして、ＰＭＯＳトランジスタ１０５がオンし、ＮＭＯＳトランジスタ１０６がオフするので、出力端子１２から電圧２Ｖｄｄのクロック信号２Φを出力する。この時、ディプレッション型ＮＭＯＳトランジスタ１０４は、ソースが電源端子１の電圧Ｖｄｄ、ドレインが電圧２Ｖｄｄ、ゲートが電圧ＶGNDになるので完全にオフする。
【００１９】
以上で述べたように、本実施形態のクロック波高値ブースト回路１００は、入力されたクロック信号Φの波高値を２倍にブーストしてクロック信号２Φを出力することができる。
【００２０】
また、本実施形態のクロック波高値ブースト回路１００は、コンデンサ１０３を充電し、ノードＮ１１の電圧をブーストするトランジスタにディプレッション型ＮＭＯＳトランジスタを用いたので、電圧ＶｄｄがＰＭＯＳトランジスタの閾値電圧の絶対値未満となっても動作が可能である。
【００２１】
図２は、第２の実施形態のクロック波高値ブースト回路３００を示すブロック図である。
第１の実施形態のクロック波高値ブースト回路１００は、上述のように低い電圧でも動作できるように、ＮＭＯＳトランジスタをディプレッション型としたが、大きな負荷容量を駆動出来るようにトランジスタを大きくすると、消費電流が大きくなってしまう。本実施形態のクロック波高値ブースト回路３００は、小さい消費電流の回路でありながら大きな負荷容量を駆動すること出来る構成である。
【００２２】
本実施形態のクロック波高値ブースト回路３００は、第１の実施形態のクロック波高値ブースト回路１００ａ、１００ｂと、後段用のクロック波高値ブースト回路２００と、を備えている。
【００２３】
クロック波高値ブースト回路１００ａは、入力端子１０ａにクロック信号Φが入力され、入力端子１１ａにクロック信号Φ−が入力され、クロック信号Φの波高値を２倍にブーストしたクロック信号２Φを出力端子１２ａから出力する。クロック波高値ブースト回路１００ｂは、入力端子１０ｂにクロック信号Φ−が入力され、入力端子１１ｂにクロック信号Φが入力され、クロック信号Φ−の波高値を２倍にブーストしたクロック信号２Φ−を出力端子１２ｂから出力する。後段用のクロック波高値ブースト回路２００は、入力端子２０にクロック信号２Φが入力され、入力端子２１にクロック信号２Φ−が入力され、クロック信号２Φを出力端子２２から出力する。
【００２４】
図３は、後段用のクロックブースト回路２００を示す回路図である。
後段用のクロック波高値ブースト回路２００は、ＮＭＯＳトランジスタ２０１、２０２、２０４、２０６と、コンデンサ２０３と、ＰＭＯＳトランジスタ２０５とを備えている。
【００２５】
後段用のクロック波高値ブースト回路２００の回路構成は、ＮＭＯＳトランジスタが全てエンハンスメント型で構成されている以外は、クロック波高値ブースト回路１００と同様である。従って、クロックブースト回路２００の詳細な説明は省略する。
【００２６】
後段用のクロック波高値ブースト回路２００は、入力されるクロック信号２Φ及び２Φ−の波高値が電圧ＶGNDから電圧２Ｖｄｄになるので、ＮＭＯＳトランジスタ２０１及び２０４がエンハンスメント型であっても問題なく機能する。そして、後段用のクロック波高値ブースト回路２００は、ＮＭＯＳトランジスタ２０１及び２０４を大きくすることで出力駆動能力を大きくすることが出来る。
【００２７】
以上述べたように、本実施形態のクロック波高値ブースト回路３００は、クロック波高値ブースト回路１００ａ、１００ｂから出力されるクロック信号Φ、Φ−を、後段用のクロック波高値ブースト回路２００を介して出力するため、クロック波高値ブースト回路１００の出力駆動能力が小さくても、クロック波高値ブースト回路２００によって大きな負荷容量を駆動することが出来る。従って、クロック波高値ブースト回路３００は、小さい消費電流でありながら大きな負荷容量を駆動すること出来る。
【００２８】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
例えば、クロック波高値ブースト回路２００は、ＮＭＯＳトランジスタ２０４をディプレッション型としてもよい。その場合、クロック波高値ブースト回路２００は、クロック信号２Φ−をクロック信号Φ−に換えても動作するので、クロック波高値ブースト回路３００は、クロック波高値ブースト回路１００ｂを削除しても良い。
【符号の説明】
【００２９】
１  電源端子
２  ＧＮＤ端子
１２、２２  出力端子
１００、２００、３００  クロック波高値ブースト回路
１０３、２０３  コンデンサ
【図１】
2020025231.tif 000003
【図２】
2020025231.tif 000004
【図３】
2020025231.tif 000005
【図４】
2020025231.tif 000006