(57)【要約】      （修正有）【課題】半導体スイッチを保護可能な駆動回路を提供する。【解決手段】スイッチ制御システム１００において、駆動回路は、電力半導体スイッチ１０２の制御入力に結合され、制御入力に対して駆動信号ＵＤ１３１を提供するように構成された駆動信号生成器と、電力半導体スイッチの主端子に結合された検出端子１１８と、オフ切り替え中に検出端子に入力された電流をミラーリングするように検出端子に結合されたカレントミラー、カレントミラーから受信された電流信号と第１の電流閾値とを比較し、比較の結果を表す第１の信号を出力する第１の電流比較器及び検出端子から受信された信号とオン切り替え閾値とを比較し、比較の結果を表す第２の信号を出力する第２の比較器とを含むスイッチ異常ディレクターと、を有する。オン切り替え閾値は、オン切り替え中の主端子の最高電圧を表す。第１の電流閾値が、オフ切り替え中の主端子の最高電圧を表す。【選択図】図１
2020025444.tif 000002
【特許請求の範囲】
【請求項１】
電力半導体スイッチを駆動するためのドライバ回路であって、
前記電力半導体スイッチが、制御入力と主端子とを含み、
前記ドライバ回路が、
前記電力半導体スイッチの前記制御入力に結合されるように、および、前記制御入力に対して駆動信号を提供するように構成された制御端子ドライバ回路と、
前記電力半導体スイッチの主端子に結合されるように構成された検出端子と、
オフ切り替え中に前記検出端子に入力された電流をミラーリングするように前記検出端子に結合されたカレントミラーと、
前記カレントミラーから受信された電流信号と第１の電流閾値とを比較するように、および、前記比較の結果を表す第１の信号を出力するように結合された第１の電流比較器であって、前記第１の電流閾値が、オフ切り替え中の前記主端子の最高電圧を表す、第１の電流比較器と、
前記検出端子から受信された信号とオン切り替え閾値とを比較するように、および、前記比較の結果を表す第２の信号を出力するように結合された第２の比較器であって、前記オン切り替え閾値が、オン切り替え中の前記主端子の最高電圧を表す、第２の比較器と、
を備える、
ドライバ回路。
【請求項２】
オフ切り替え中、および、オフ状態において、前記カレントミラーを前記検出端子に結合するように、および、オン切り替え中、および、オン状態において、前記カレントミラーを前記検出端子から結合解除するようにスイッチング可能なスイッチング回路をさらに備える、
請求項１に記載のドライバ回路。
【請求項３】
前記スイッチング回路が、前記電力半導体スイッチが前記オフ状態になるか、前記オン状態になるかを示す駆動状態信号を受信するように、結合された、
請求項２に記載のドライバ回路。
【請求項４】
前記第１の電流閾値が、オフ状態における前記主端子の前記最高電圧をさらに表し、
前記オン切り替え閾値が、オン状態における前記主端子の前記最高電圧をさらに表す、
請求項１から請求項３のいずれか一項に記載のドライバ回路。
【請求項５】
前記制御端子ドライバ回路が、オフ切り替え中の前記主端子の電圧が前記第１の電流閾値を上回ったことを示す前記第１の信号に応答して、オフ切り替え速度を下げるように応答する、
請求項１から請求項４のいずれか一項に記載のドライバ回路。
【請求項６】
前記検出端子から受信された前記信号がオン切り替え中に前記オン切り替え閾値を上回ったことを前記第２の信号が示している間の持続期間を計時するタイマー回路をさらに備える、
請求項１から請求項５のいずれか一項に記載のドライバ回路。
【請求項７】
前記第１の比較器と前記第２の比較器と前記スイッチング回路とが単一の半導体パッケージ内にあり、
前記検出端子が、前記パッケージの端子である、
請求項１から請求項６のいずれか一項に記載のドライバ回路。
【請求項８】
前記第１の電流閾値が、可変閾値である、
請求項１から請求項７のいずれか一項に記載のドライバ回路。
【請求項９】
前記検出端子の入力インピーダンスが、オン切り替え中よりオフ切り替え中に比較的小さく、
例えば、前記検出端子の前記入力インピーダンスが、オフ切り替え中に２００キロオーム未満であり、オン切り替え中の１０メガオームより大きく、
例えば、前記検出端子の前記入力インピーダンスが、オフ切り替え中に１０キロオーム未満であり、オン切り替え中の１００メガオームより大きい、
請求項１から請求項８のいずれか一項に記載のドライバ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、スイッチング電力コンバーターにおいて半導体スイッチを保護することに関する。
【背景技術】
【０００２】
電子デバイスは、動作に電力を使用する。スイッチング電力コンバーターは、概して、エネルギー伝達要素をまたいだ電力の伝達を制御することにより、未調節の、または、おおまかに調節された入力をより厳しく調節された出力に変換するために使用される。エネルギー伝達要素に加えて、スイッチング電力コンバーターは、概して、少なくとも１つの電力スイッチと電力スイッチを制御する制御装置とを含む。制御装置は、電力スイッチをスイッチングして、エネルギー伝達要素におけるエネルギーの伝達を制御し、調節された出力を達成する。制御装置は、概して、出力を表すフィードバック信号を受信し、閉ループ制御スキームにおいて、１つまたは複数のスイッチングパラメータを変えて、出力を所望の量に調節する。異なる実施態様において、所望の出力は、例えば、スイッチングデューティサイクル（総スイッチング周期に対するスイッチのオン期間の比）を変えること、スイッチング周波数を変えること、および／または、電力スイッチの単位時間当たりのオン期間パルスの数を変えることにより達成され得る。
【０００３】
スイッチング電力コンバーターの故障をもたらし得る多くの状況が存在する。例えば、多くの用途において、高電圧が電力スイッチに印加され、大きな電流がその主端子間において導電される。電力スイッチが高電圧に耐えるように、または、大きな電流を搬送するように適切に設計されていない場合、電力スイッチは、損傷を受け得る。さらに、適切に設計された電力スイッチでも、パワークロス、静電放電事象、電力サージ、落雷、およびその他を含む不適切な動作状態のもとで損傷を受け得る。動作事情に応じて、電力スイッチの故障は、電力コンバーターの故障につながるだけでなく、他の機器の故障、ならびに、特性および生命の喪失にもつながり得る。
【０００４】
以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、異なる図の中の同様の参照符号は、別段の指定がない限り、同様の部分を示す。
【図面の簡単な説明】
【０００５】
【図１】本開示の一実施形態によるスイッチ異常ディテクターを含むスイッチ制御装置を含む例示的なスイッチ制御システムを示す。
【図２Ａ】本開示の一実施形態による、通常の状態および短絡または過電流状態のもとでの駆動信号およびスイッチ電圧に対する例示的な波形を示す。
【図２Ｂ】本開示の一実施形態による、通常の状態および過電圧状態のもとでの駆動信号およびスイッチ電圧に対する例示的な波形を示す。
【図３Ａ】本開示の一実施形態による、図１のスイッチ制御装置の過電圧状態を検出するための例示的なスイッチ異常ディテクターを示す。
【図３Ｂ】本開示の一実施形態による、図３Ａの様々な信号の例示的な波形のタイミング図を示す。
【図３Ｃ】本開示の一実施形態による、過電圧状態を検出するための例示的なスイッチ異常ディテクター、および、図１のスイッチ制御装置のブランキング回路を示す。
【図４Ａ】本開示の一実施形態による、図１のスイッチ制御装置の過電流または短絡状態を検出するための例示的なスイッチ異常ディテクターを示す。
【図４Ｂ】本開示の一実施形態による、図１のスイッチ制御装置の過電流または短絡状態を検出するための別の例示的なスイッチ異常ディテクターを示す。
【図４Ｃ】本開示の一実施形態による、図４Ａおよび図４Ｂの様々な信号の例示的な波形のタイミング図を示す。
【図４Ｄ】本開示の一実施形態による、放電回路、および、図１のスイッチ制御装置の過電流または短絡状態を検出するための別の例示的なスイッチ異常ディテクターを示す。
【図５】本開示の一実施形態による、ダイ間の例示的な誘導結合を示す集積回路パッケージの例示的なリードフレームを示す。
【図６】本開示の一実施形態による、スイッチ異常ディテクターを含むスイッチ制御装置を使用した例示的な電力コンバーターを示す。
【発明を実施するための形態】
【０００６】
図面中の複数の図にわたり、対応する参照符号が、対応する構成要素を示す。同様に命名および番号付けされた要素が同様に結合および機能することが理解されなければならない。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれるとは限らないことを理解する。例えば、図中のいくつかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の要素より誇張される場合があり得る。さらに、市販に適した実施形態において有用または必要な、一般的だがよく理解される要素は、多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくならないように、描かれない。
【０００７】
スイッチ制御装置のためのスイッチ異常ディテクターの例が本明細書において説明される。以下の説明では、本発明を十分に理解してもらうために、多くの特定の詳細事項が記載される。しかし、本発明を実施する際に特定の詳細事項が使用されるとは限らないことが、当業者に明らかである。他の例では、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されていない。
【０００８】
本明細書中での「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。従って、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」という表現の使用は、すべてが同じ実施形態または例に関係するとは限らない。さらに、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされ得る。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切なコンポーネントに含まれ得る。加えて、本明細書とともに提供される図が当業者への説明を目的としていることと、図面が一定の縮尺で描かれるとは限らないこととが理解される。
【０００９】
スイッチング電力コンバーターにおいて、制御装置は、電力スイッチを、より高い導電性のオン（すなわち、閉じた）状態、または、実質的に非導電性のオフ（すなわち、開いた）状態に設定し得る。制御装置は、概して、電力スイッチおよび電力コンバーターに損傷を与え得る様々な状態を検出および／または防止する保護回路とともに使用される。過電圧状態および過電流状態は例示である。
【００１０】
過電圧状態は、概して、電力スイッチがオフであるとき、または、オフ切り替え（すなわち、オン状態からオフ状態への遷移）中に発生する。能動的クランプは、電力スイッチまたは電力スイッチに関係した回路の能動的制御により、過電圧が電力スイッチにかかるように発生することを防止することを狙っている。例えば、いくつかの実施態様において、電力スイッチの制御端子（例えば、ゲートまたはベース）に入力された駆動信号は、オフ切り替え中に主端子（例えば、コレクタまたはドレイン）における電圧を制限するように能動的に制御され得る。多くの実施態様において、コレクタ／ドレインとゲートとの間に接続された過渡電圧抑制器（ＴＶＳ：ｔｒａｎｓｉｅｎｔ  ｖｏｌｔａｇｅ  ｓｕｐｐｒｅｓｓｏｒ）ダイオードを使用することが一般的な手法である。検出された電力スイッチ電圧をゲートドライバに提供するために容量的に補償された抵抗分圧器を使用する能動的クランプ技術がさらに存在する。検出された電力スイッチ電圧として機能する分圧された電圧は、電力スイッチのオフ切り替え過電圧を低減するために、電力スイッチの制御端子に提供された電流／電圧を制御する比較器により電圧閾値と比較される。
【００１１】
過電流または短絡状態は、概して、電力スイッチがオンであるとき、または、オン切り替え（すなわち、オフからオンへの遷移）中に発生する。いくつかの場合において、電力スイッチの主端子間に流れる電流は、電力スイッチの主端子にかかる電圧を測定することにより推定される。通常の動作状態のもとで、電力スイッチの主端子にかかる電圧は、オン切り替え中、比較的低いレベルまで急速に低下し、電力スイッチがオンである間、低レベルに留まらなければならない。しかし、短絡または過電流状態のもとでは、電力スイッチにかかる電圧は、最初に低下するが、その後、何らかの期間後に上昇し得る。他の過電流状態において、電力スイッチにかかる電圧は、オン切り替え中に低下し得るが、低下速度（レート）は、通常の動作状態のもとでの低下速度より低いものであり得る。過電流状態は、電力スイッチに熱的に負荷をかけ、比較的短い期間の後でも電力スイッチを損傷させ得る。
【００１２】
上述のように、制御装置は、概して、過電圧または過電流状態を検出する、および／または、過電圧または過電流状態に応答する、または、過電圧または過電流状態を避ける、および、損傷から電力スイッチを保護する保護回路と組み合わされて使用される。しかし、電力コンバーターの動作電圧が上昇するにつれて、過電圧および過電流保護を提供することがより困難になる。特に、過電流または短絡は、概して、電力スイッチの主端子にかかる電圧が低いとき、または、さらにはゼロに近づいているときに検出される。電力スイッチにかかる電圧が過度に高いとき、過電圧が必然的に検出される。例示として、現代の高電圧ＩＧＢＴは、３．３ｋＶ以上の電圧に耐え得、過電圧はこの文脈において、依然として、より高い。保護回路は、従って、非常に広い範囲の動作パラメータを許容することができなければならない。その結果、保護回路は多くの場合、複雑であり、統合のレベルが低い。さらに、過渡電圧抑制器（ＴＶＳ）ダイオードは、概して高価である。
【００１３】
一実施形態において、スイッチ制御装置は、過電流または短絡状態を検出することと、過電流または短絡状態に応答することとの両方を行い、電力スイッチにかかる電圧を能動的にクランプして過電圧状態を防止するスイッチ異常ディテクターを含む。いくつかの実施態様において、異常ディテクターは、電力スイッチを通って流れる電流および電力スイッチの主端子にかかる電圧を表す信号を−単一の検出端子において−受信し得る。電力スイッチがオフであるとき、検出端子において受信された信号が電力スイッチにかかる電圧を表し、スイッチ異常ディテクターが過電圧状態を防止する。電力スイッチがオンであるとき、検出端子において受信された信号が電力スイッチを通って流れる電流を表し、スイッチ異常ディテクターが過電流および／または短絡状態を検出し、相応に応答する。
【００１４】
例えば、いくつかの実施態様において、電力スイッチの主端子にかかる電圧を表す信号は、検出端子において受信された電流信号である。電力スイッチにかかる電圧を表す検出電流信号は、可変電流基準と比較される。検出電流信号が電流基準より大きいとき、スイッチ異常ディテクターが、電力スイッチの制御電流を制御するためにクランプ信号を出力する。従って、スイッチ制御装置は、過電圧状態に対する能動的クランプを提供する。
【００１５】
別の一例として、いくつかの実施態様において、スイッチを通る電流を表す信号は、検出端子において受信された電圧信号である。この電圧信号は、電圧基準と比較される。検出電圧信号が電圧基準より大きいとき、スイッチ異常ディテクターが異常信号を出力して、電力スイッチをオフに切り替える。従って、スイッチ制御装置は、過電流および／または短絡保護を提供する。
【００１６】
図１は、スイッチ制御装置１０６と電力スイッチ１０２とを含む例示的なスイッチ制御システム１００を示す。スイッチ制御装置１０６はスイッチ異常ディテクター１２５を含む。スイッチ制御システム１００は、入力電圧を受信し、電力スイッチ１０２のスイッチングを制御することによりエネルギー伝達要素を通して入力から負荷まで電気エネルギーを伝達する電力コンバーターの一部であり得る。
【００１７】
示される例において、電力スイッチ１０２は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：ｉｎｓｕｌａｔｅｄ−ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ）である。他の電力スイッチが、他の実施形態において使用され得る。例えば、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ−ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ）、バイポーラトランジスタ、注入促進ゲートトランジスタ（ＩＥＧＴ：ｉｎｊｅｃｔｉｏｎ  ｅｎｈａｎｃｅｍｅｎｔ  ｇａｔｅ  ｔｒａｎｓｉｓｔｏｒ）、および、ゲートターンオフサイリスタ（ＧＴＯ：ｇａｔｅ  ｔｕｒｎ−ｏｆｆ  ｔｈｙｒｉｓｔｏｒ）が使用され得る。さらに、スイッチ制御システム１００は、シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）半導体、または、炭化ケイ素（ＳｉＣ）半導体をベースとした電力スイッチとともに使用され得る。
【００１８】
システム制御装置１０４は、システム入力１０８を受信するように、および、スイッチ制御装置１０６に入力信号ＵＩＮ１１０を提供するように結合されたデバイスである。入力信号ＵＩＮ１１０は、スイッチ制御装置１０６の入力端子ＩＮ１１７において受信される。場合によっては、入力信号ＵＩＮ１１０は、電力スイッチ１０２をオンに切り替えるように、または、電力スイッチ１０２をオフに切り替えるようにスイッチ制御装置１０６に命令するコマンド信号であり得る。例えば、入力信号ＵＩＮ１１０は、論理ハイセクションと論理ローセクションとが異なる持続期間をもつ方形パルス波形であり得る。論理ハイセクションは、例えば、電力スイッチ１０２がオンになることを示し得るのに対し、論理ローセクションは、電力スイッチ１０２がオフになることを示し得る。
【００１９】
スイッチ制御装置１０６は、電力スイッチ１０２を制御し、ドライバインターフェース１１２と駆動回路１１６とを含む。いくつかの場合において、ドライバインターフェース１１２とシステム制御装置１０４との両方が一次基準電位１２２を基準とするのに対し、駆動回路１１６は二次基準電位１２３を基準とする。ドライバインターフェース１１２と駆動回路１１４とは通信リンク１１４を通して通信するように結合されている。通信リンク１１４は、ドライバインターフェース１１２と駆動回路１１６とをガルバニック絶縁している。示される実施態様において、通信リンク１１４は双方向である。他の実施態様において、ドライバインターフェース１１２と駆動回路１１４との間の通信は、１方向であり得る。いくつかの実施態様において、通信リンク１１４は、例えば、信号変圧器、結合インダクタ、または他の誘導結合を使用して実装される。
【００２０】
動作中、ドライバインターフェース１１２は、システム制御装置１０４から受信された入力信号ＵＩＮ１１０を解釈する。解釈に基づいて、ドライバインターフェース１１２は、通信リンク１１４を介して駆動回路１１６にコマンド信号を送信する。コマンド信号は、例えば、電力スイッチ１０２をオンまたはオフに駆動するように、駆動回路１１６に命令し得る。駆動回路１１６は、電力スイッチ１０２のスイッチングを制御するように駆動信号ＵＤ１３１を生成する。駆動回路１１６の示される実施態様は、送受信器１２４、スイッチ異常ディテクター１２５、および駆動信号生成器１２６を含む。送受信器１２４は、ドライバインターフェース１１２からの通信を受信および解釈し、スイッチ異常ディテクター１２５と駆動信号生成器１２６とに駆動状態信号１２７を提供する。駆動状態信号１２７は、電力スイッチ１０２をオンまたはオフに制御するように駆動信号生成器１２６に指示する。例えば、駆動状態信号１２７は、可変持続期間の論理ハイセクションと論理ローセクションとをもつ方形パルス波形であり得る。この例において、電力スイッチ１０２は、駆動状態信号１２７が論理ハイであるとき、駆動信号生成器１２６によりオンに切り替えられ、駆動状態信号１２７が論理ローであるとき、オフに切り替えられる。示される例において、駆動状態信号１２７は、単一チャンネルにおける単一の信号である。他の例において、駆動状態信号１２７は、複数の信号として、および／または、複数のチャンネルにおいて通信され得る。例えば、１つのチャンネルにおける１つの信号が、電力スイッチ１０２をオンに切り替えるように駆動信号生成器１２６に命令し得、別のチャンネルにおける別の信号が、電力スイッチ１０２をオフに切り替えるように駆動信号生成器１２６に命令し得る。
【００２１】
さらに説明されるように、送受信器１２４は、スイッチ異常ディテクター１２５から過電流または短絡を示す異常信号１３３を受信するように結合されている。送受信器１２４は、通信リンク１１４を介してドライバインターフェース１１２に異常の通知を中継する。
【００２２】
駆動信号生成器１２６は、駆動状態信号１２７を受信するように結合されており、電力スイッチ１０２のスイッチングを制御するために、ゲートハイ信号ＵＨ１２９およびゲートロー信号ＵＬ１３０を出力するように結合されている。ゲートハイ信号ＵＨ１２９は、電力スイッチ１０２をオンに切り替えるために、スイッチ制御装置１０６のゲートハイ端子ＧＨ１１９から出力される。ゲートロー信号ＵＬ１３０は、電力スイッチ１０２をオフに切り替えるために、スイッチ制御装置１０６のゲートロー端子ＧＬ１２０から出力される。ゲートハイ信号ＵＨ１２９およびゲートロー信号ＵＬ１３０は、電圧信号または電流信号であり得る。駆動信号ＵＤ１３１は、ゲートハイ信号ＵＨ１２９とゲートロー信号ＵＬ１３０との組み合わせである。抵抗１３５および抵抗１３６は、それぞれ、ゲートハイＧＨ端子１１９およびゲートロー端子ＧＬ１２０に結合されている。オフ切り替え電流ＩＧＬ１６０は、ゲートロー端子ＧＬ１２０への電流として示される。言い換えると、オフ切り替え電流ＩＧＬ１６０は、電力スイッチ１０２がオフであるときの、電力スイッチ１２０のゲート電流である。
【００２３】
スイッチ制御装置１０６の示される実施態様は、戻り端子ＣＯＭ１２１とエミッタ端子ＶＥＥ１６８とをさらに含む。戻り端子ＣＯＭ１２１は、二次戻り１２３に結合されており、スイッチ制御装置１０６の二次側に結合された回路のための戻り基準を提供する。エミッタ端子ＶＥＥ１６８は、電力スイッチ１０２のエミッタ／ソースに結合されている。示される実施態様において、電力スイッチ１０２は、ＩＧＢＴであり、それは、コレクタ、エミッタ、およびゲート端子を含む。しかし、他の電力スイッチが、ドレイン、ソース、およびゲート端子、または、コレクタ、エミッタ、およびベース端子を含み得る。
【００２４】
スイッチ異常ディテクター１２５は、駆動状態信号１２７と、スイッチ制御装置１０６の検出端子ＳＮＳ１１８からの検出信号とを受信するように結合されている。検出信号は、電圧信号（すなわち、検出端子ＳＮＳ１１８における電圧ＶＳＮＳ）、または、電流信号（すなわち、検出電流ＩＳＮＳ１６１）であり得る。スイッチ異常ディテクター１２５は、検出端子ＳＮＳ１１８における検出信号と駆動状態１２７とに基づいて、異常信号１３３とクランプ信号１３４とを出力する。以下でさらに詳細に説明されているように、スイッチ異常ディテクター１２５が過電流または短絡を監視しているとき、すなわち、電力スイッチ１０２がオン状態にあるとき、またはオンに切り替わり中であるとき、検出端子ＳＮＳ１１８のインピーダンスが高い。対照的に、スイッチ異常ディテクター１２５が電力スイッチ１０２の能動的クランプに関与しているとき、すなわち、電力スイッチ１０２がオフ状態にあるとき、または、オフに切り替わり中であるとき、検出端子ＳＮＳ１１８のインピーダンスが低い。例えば、いくつかの実施態様において、電力スイッチ１０２がオフ状態にあるとき、または、オフに切り替わり中であるとき、検出端子ＳＮＳ１１８の入力インピーダンスは２００キロオーム未満（例えば、１０キロオーム未満）であるのに対し、電力スイッチ１０２がオン状態にあるとき、またはオンに切り替わり中であるとき、検出端子ＳＮＳ１１８の入力インピーダンスは１０メガオームより大きい（例えば、１００メガオームより大きい）。スイッチ制御システム１００は、検出端子ＳＮＳ１１８と電力スイッチ１０２のコレクタ／ドレインとの間に結合された抵抗ＲＣ１  １３７をさらに含む。動作中、電力スイッチ１０２にかかる電圧ＶＣＥ１４１は、抵抗ＲＣ１  １３７を通る電流を駆動する。抵抗ＲＣ１  １３７を通る電流の少なくとも一部が、検出電流ＩＳＮＳ１６１として検出端子ＳＮＳ１１８に流れ込む。スイッチ制御システム１００は、抵抗ＲＣ２  １３８をさらに含む。抵抗ＲＣ２  １３８の一端部が、検出端子ＳＮＳ１１８と抵抗ＲＣ１  １３７との間に結合されている。他端部は、戻り端子ＣＯＭ１２１またはエミッタ端子ＶＥＥ１６８に結合されている。抵抗ＲＣ１  １３７と抵抗ＲＣ２  １３８とが一緒に、分圧器を形成しており、電力スイッチ１０２にかかる電圧を検出信号に変換する。
【００２５】
任意選択的に、電力スイッチ１０２は、（破線により示される）検出端子１８３を含み得る。検出端子１８３は、総スイッチ電流ＩＣ１４２のうちの小さな割合である電流ＩＥＳＮＳ１９２を出力する。電力スイッチ１０２が検出端子１８３を含む場合、抵抗ＲＳ１  １３９およびＲＳ２  １４０が、検出端子１８３に結合され得る。抵抗ＲＳ１  １３９にかかる電圧は、総スイッチ電流ＩＣ１４２に比例する。抵抗ＲＳ２は、ＲＳ１にかかる電圧を検出端子ＳＮＳ１１８に結合するために使用される。示される実施態様において、抵抗ＲＳ１  １３９は、検出端子１８３と電力スイッチ１０２のエミッタ／ソースとに結合されている。抵抗ＲＳ２  １４０は、抵抗ＲＣ１  １３７とスイッチ制御装置１０６の検出端子ＳＮＳ１１８との間において、電力スイッチ１０２の検出端子１８３に結合されている。過電流および／または短絡検出中、検出端子ＳＮＳ１１８の入力インピーダンスが高く、ＳＮＳ端子１１８における電圧がスイッチ電流ＩＣ１４２を表す。さらに、検出端子１８３における検出電圧ＶＳＮＳが、電流ＩＥＳＮＳ１９２とスイッチ電流ＩＣ１４２との両方を表す。検出端子１８３および抵抗ＲＳ１  １２９およびＲＳ２  １４０が使用される実施態様において、抵抗ＲＣ２  １３８は任意選択的である。
【００２６】
動作中、スイッチ異常ディテクター１２５は、過電圧、過電流、または短絡状態が発生しているか否かを判定するために、検出端子ＳＮＳ１１８における電圧または電流を監視する。
【００２７】
過電圧防止
【００２８】
電力スイッチ１０２がオフでなければならないことを駆動状態信号１２７が示しているとき、スイッチ異常ディテクター１２５は、検出端子ＳＮＳ１１８に流れ込む電流ＩＳＮＳ１６１を使用して過電圧状態を検出するように結合される。検出端子ＳＮＳ１１８の入力インピーダンスは低い。抵抗ＲＣ１  １３７は、電力スイッチ１０２にかかる電圧ＶＣＥ１４１を検出電流ＩＳＮＳとして示される電流に変換する。過電圧状態が検出された場合、スイッチ異常ディテクター１２５は、電力スイッチ１０２の電圧をクランプする電力スイッチ１０２のオフ切り替えスピードを遅くするクランプ信号１３４を使用する。クランプ信号１３４における標示に応答して、駆動信号生成器１２６がゲートロー信号ＵＬ１３０を使用して、電力スイッチ１０２にかかる電圧ＶＣＥ１４１を下げる。
【００２９】
抵抗ＲＣ１  １３７の値は、クランプ信号１３４をトリガーする（すなわち、スイッチ電圧ＶＣＥ１４１のクランプレベルを調節する）電力スイッチ１０２にかかる電圧ＶＣＥ１４１のレベルを選択するために選択される。特に、スイッチ異常ディテクター１２５は、固定のプリセット閾値レベルを与えられ得、抵抗ＲＣ１  １３７は、この固定の閾値を上回る電圧ＶＣＥ１４１の電圧を指定し得る。従って、スイッチ異常ディテクター１２５は、異なる動作状態において、および／または、異なる電力スイッチ１０２と組み合わされて使用され得る。
【００３０】
上述のように、スイッチ異常ディテクター１２５が過電圧を監視しているとき、検出端子ＳＮＳ１１８におけるスイッチ制御装置１０６の入力インピーダンスは低い。言い換えると、電力スイッチ１０２がオフでなければならないことを駆動状態１２７が示しているとき、検出端子ＳＮＳ１１８のインピーダンスが低い。抵抗ＲＣ２  １３８のインピーダンスが、検出端子ＳＮＳ１１８におけるスイッチ制御装置１０６の入力インピーダンスよりはるかに大きくなるように、抵抗ＲＣ２  １３８に対する抵抗が選択され得る。例えば、スイッチ制御装置１０６の入力インピーダンスは、約４〜５キロオームであり得、抵抗ＲＣ２  １３８のインピーダンスは、約２２〜８２キロオームである。一例において、抵抗ＲＣ１は、約１〜２メガオームであり得る。
【００３１】
過電流または短絡保護
【００３２】
電力スイッチ１０２がオンでなければならないことを駆動状態信号１２７が示しているとき、スイッチ異常ディテクター１２５は、検出端子ＳＮＳ１１８における電圧に基づいて過電流および／または短絡状態を検出するように結合される。電力スイッチ１０２がオンであるとき、またはオンに切り替わり中であるとき、検出端子ＳＮＳ１１８のインピーダンスが高く、電圧ＶＳＮＳはスイッチ電流ＩＣ１４２を表す。電力スイッチ１０２が検出端子１８３を含む実施態様では、電流ＩＥＳＮＳ１９２は、抵抗ＲＣＳ１  １３９と抵抗ＲＳ２  １４０との間における電位を、対応するレベルにシフトさせ、検出端子ＳＮＳ１１８における電圧ＳＮＳを変える。繰り返すが、電流ＩＥＳＮＳ１９２はスイッチ電流ＩＣ１４２のある割合である。電力スイッチ１０２が検出端子１８３を含まない実施態様では、比較的低いスイッチ電圧ＶＣＥ１４１が抵抗ＲＣ１  １３７を通る電流を駆動する。抵抗ＲＣ１  １３７を通る電流は、さらに、スイッチ制御装置１０６の入力インピーダンスと抵抗ＲＣ２  １３８とにより提供されるインピーダンスに直面し、検出端子ＳＮＳ１１８におけるスイッチ電流ＩＣ１４２を表す電圧ＳＮＳを提供する。オン状態では、スイッチ電圧ＶＣＥ１４１は、電力スイッチ１０２のオン状態インピーダンスとスイッチ電流ＩＣ１４２との積に関係する。
【００３３】
過電流または短絡が検出された場合、スイッチ異常ディテクター１２５が送受信器１２４に異常信号１３３を出力する。異常信号１３３に応答して、送受信器１２４が、駆動状態信号１２７を変化させて、電力スイッチ１０２をオフに切り替えるように駆動信号生成器１２６に指示する。それに応答して、駆動信号生成器１２６は、電力スイッチ１０２をオフに切り替える。送受信器１２４は、ドライバインターフェース１１２に異常信号１３３をさらに出力し得る。ドライバインターフェース１１２は、システム制御装置１０４に異常の標示を中継する。
【００３４】
抵抗ＲＣ１  １３７およびＲＣ２  １３８（または、任意選択的に、ＲＳ１  １３９およびＲＳ２  １４０）のインピーダンスは、スイッチ異常ディテクター１２５の内部電圧基準Ｖ１、および、電力スイッチ１０２の所望の非飽和レベルに部分的に基づいて選択され得る。検出端子ＳＮＳ１１８の高い入力インピーダンスが、抵抗ＲＣ２  １３８と並列である（または、抵抗ＲＳ１  １３９、およびＲＳ２  １４０と並列である）。抵抗ＲＣ１  １３７およびＲＣ２  １３８が検出電圧ＳＮＳを提供するために使用され、抵抗ＲＣ２  １３８の値が、スイッチ異常ディテクター１２５の内部基準電圧Ｖ１に対して非飽和レベルを調節する。一例が図４Ａに関係してさらに説明される。抵抗ＲＣ２  １３８の値がより大きいほど、電力スイッチ１０２の非飽和レベルがより低い。言い換えると、抵抗ＲＣ２  １３８の値がより大きいほど、異常信号１３３をトリガーするスイッチ電流ＩＣ１４２がより小さい。同様に、抵抗ＲＳ１  １３９およびＲＳ２  １４０が検出電圧ＳＮＳを提供するとき、抵抗ＲＳ２  １４０は、スイッチ異常ディテクター１２５の内部基準電圧Ｖ１に対して、電力スイッチ１０２に対する非飽和レベルを調節し、および抵抗ＲＳ１  １３９は、電流ＩＥＳＮＳ１９２を、電力スイッチ１０２のそれぞれに対する安全動作エリア（ＳＯＡ：Ｓａｆｅ  Ｏｐｅｒａｔｉｏｎ  Ａｒｅａ）規格に対する電圧範囲内の電圧に変換する。一例が図４Ｂに関係してさらに説明される。
【００３５】
同じ検出端子ＳＮＳ１１８における過電流と過電圧との両方に対する監視は、非常に困難な課題である。過電流検出のために、スイッチ電流ＩＣ１４２を表す検出電圧ＶＳＮＳは、電力スイッチ１０２のオン切り替え中およびオン状態中、０．２Ｖ〜０．５Ｖの範囲であり得る。しかし、過電圧検出の場合、過電圧をトリガーする閾値は、電力スイッチ１０２のオフ切り替え中およびオフ状態中、数千ボルトの程度であり得、例えば１０５０Ｖであり得る。従って、検出端子１１８は、幅広い電圧範囲にさらされる。スイッチ電圧ＶＣＥ１４１を、オフ切り替え中およびオフ状態中、電流信号ＩＳＮＳ１６１として検出することにより、制御スキームのスピードを上げ得る。
【００３６】
図２Ａは、電力スイッチのオフからオンへの遷移中、通常、短絡、および過電流状態のもとでの、駆動信号２３１およびスイッチ電圧ＶＣＥ２４１に対する例示的な波形を含むタイミング図２００を示す。
【００３７】
より上方の波形は、電力スイッチのオン切り替えとオフ切り替えとを制御する例示的な駆動信号ＵＤ２３１を示す。オフ期間中、駆動信号ＵＤ２３１は、オフ電圧ＶＯＦＦ２４４に実質的に等しい。オン期間中、駆動信号ＵＤ２３１は、オン電圧ＶＯＮ２４３に実質的に等しい。
【００３８】
スイッチ電圧ＶＣＥ２４１（すなわち、電力スイッチにかかる電圧）は、タイミング図２００の下部に示される。左下部分が、通常の状態のもとでの例示的なスイッチ電圧ＶＣＥ２４１を示すのに対し、右下部分は、短絡および過電流状態のもとでの例示的なスイッチ電圧ＶＣＥ２４１を示す。タイミング図２００の左下部分に示されるように、電力スイッチがオフからオンに遷移した後、スイッチ電圧ＶＣＥ２４１が実質的にゼロまで急速に低下する。対照的に、短絡状態のもとでは、スイッチ電圧ＶＣＥ２４１は最初に低下し得るがその後、ある期間後に再度上昇する。一例において、スイッチ電圧ＶＣＥ２４１は、通常の状態中のその値まで低下し得るが、その後に上昇する。過電流状態のもとでは、スイッチ電圧ＶＣＥ２４１は、通常の状態よりはるかに遅い速度ではあるが、低下し得る。
【００３９】
図２Ｂは、電力スイッチのオンからオフへの遷移中、通常および過電流状態のもとでの、駆動信号２３１およびスイッチ電圧ＶＣＥ２４１に対する例示的な波形を含むタイミング図２０１を示す。より上方の波形は、電力スイッチのオン切り替えとオフ切り替えとを制御する例示的な駆動信号ＵＤ２３１を示す。オン期間中、駆動信号ＵＤ２３１はオン電圧ＶＯＮ２４３に実質的に等しい。オフ期間中、駆動信号ＵＤ２３１は、オフ電圧ＶＯＦＦ２４４に実質的に等しい。
【００４０】
スイッチ電圧ＶＣＥ２４１（すなわち、電力スイッチにかかる電圧）は、タイミング図２００の下部に示される。左下部分が、通常の状態のもとでの例示的なスイッチ電圧ＶＣＥ２４１を示すのに対し、右下部分は、過電圧状態のもとでの例示的なスイッチ電圧ＶＣＥ２４１を示す。タイミング図２０１の左下部分に示されるように、オンからオフへの遷移中、スイッチ電圧ＶＣＥ２４１は、ほぼ０ボルトから上昇するが、基準レベル２４６未満に留まる。この例において、基準レベル２４６より大きいスイッチ電圧ＶＣＥ２４１は、過電圧状態を示す。タイミング図２０１の右下部分に示されるように、過電圧状態のもとでは、スイッチ電圧ＶＣＥ２４１が０ボルトから基準レベル２４６より大きいレベルまで上昇し、過電圧状態を示す。
【００４１】
図３Ａは、過電圧状態を検出するためのスイッチ異常ディテクター３２５内における回路の例、および、このような回路と駆動信号生成器３２６との間における結合の例を示す。過電圧状態を検出するための回路に加えて、スイッチ異常ディテクター３２５は、過電流および短絡状態を検出するための、および過電流および短絡状態から保護するための回路をさらに含むことに留意されたい。説明を目的とするために、このような回路は図３Ａに示されていない。しかし、図３Ａにおいて過電圧状態を検出するための回路は、例えば図４Ａに示されるように過電流および短絡状態を検出するための回路と組み合わされ得る。
【００４２】
スイッチ制御装置３０６内の回路は、駆動信号生成器３２６とスイッチ異常ディテクター３２５とを含む。駆動信号生成器３２６は、オンスイッチ３４９とオフスイッチ３５０とを含む。オンスイッチ３４９とオフスイッチ３５０との両方は、ｎ型トランジスタとして示される。オンスイッチ３４９の一端部はソース電圧ＶＩＳＯに結合されており、他端部はゲートハイ端子ＧＨ３１９に結合されている。オンスイッチ３４９は、ドライバ３５１を介して駆動状態信号３２７により制御される。動作中、電力スイッチ３０２がオンに切り替えられることを駆動状態信号３２７が示す（例えば、駆動状態信号３２７が論理ハイである）とき、ドライバ３５１は、オンスイッチ３４９を導電状態に制御し、ゲートハイ端子ＧＨ３１９および抵抗３３５にゲートハイ信号ＵＨ３２９を提供する。同時に、オフスイッチ３５０がオフに制御され、駆動信号３３１がゲートハイ信号ＵＨ３２９に実質的に等しくなる。それに応答して、電力スイッチ３０２がオンに切り替わる。
【００４３】
オフスイッチ３５０は、ゲートロー端子ＧＬ３２０と戻りＣＯＭとに結合されており、インバーター３８５と電流源３４８とを介して駆動状態信号３２７により制御される。インバーター３８５は、駆動状態信号３２７を受信し、駆動状態信号３２７に基づいて電流源３４８を制御する。示されるように、電流源３４８は、オフスイッチ３５０の制御端子に結合されている。動作中、電力スイッチ３０２がオフに切り替えられることを駆動状態信号３２７が示す（例えば、駆動状態信号３２７が論理ローである）とき、インバーター３８５は、オフスイッチ３５０をオンに切り替えるように電流を提供するように電流源３４８を制御する。オフスイッチ３５０は、ゲートロー端子３２０と抵抗３３６とにゲートロー信号ＵＬ３３０を提供する。オンスイッチ３４９は、オフに制御される。駆動信号ＵＤ３３１は、ゲートロー信号ＵＬ３３０に実質的に等しくなる。電力スイッチ３０２は、それに応答してオフに切り替わる。なお、ゲートロー端子３２０への電流は、ゲートロー電流ＩＧＬ３６０と呼ばれ得る。
【００４４】
駆動信号生成器３２６は、カレントミラーとしてまとまって結合されたトランジスタ３５２および３５３をさらに含む。トランジスタ３５２のドレインは、スイッチ異常ディテクター３２５からクランプ信号３３４を受信するように結合されている。トランジスタ３５３のドレインは、オフスイッチ３５０の制御端子（例えば、ゲート）に結合されている。さらに説明されるように、トランジスタ３５２および３５３は、クランプ信号３３４をミラーリングし、オフスイッチ３５０の制御（例えば、ゲート）端子から電流を引き込む。より少ない電流がオフスイッチ３５０の制御端子に入力されるので、ゲート電流ＩＧＬ３６０が減らされる。これは、続いて、電力スイッチ３０２がオフに切り替わる速度、および、スイッチ電圧ＶＣＥ３４１の変化速度を低減する。
【００４５】
示されるスイッチ異常ディテクター３２５が過電圧状態を検出し、過電圧状態が検出されたとき、スイッチ異常ディテクター３２５と駆動信号生成器３２６とがスイッチ電圧ＶＣＥ３４１を能動的にクランプする。さらに詳細に述べると、スイッチ異常ディテクター３２５は、検出端子ＳＮＳ３１８において検出信号を受信する。過電圧検出のために、スイッチ電圧ＶＣＥ３４１は、検出電流ＩＳＮＳ３６１として示される電流信号に変換される。抵抗ＲＣ１  ３３７は、検出端子ＳＮＳ３１８と電力スイッチ３０２のコレクタ／ドレインとに結合されており、スイッチ電圧ＶＣＥ２４１を変換する。
【００４６】
スイッチ異常ディテクター３２５は、電流源３５８、トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６、およびＭ４  ３５７、および、電流ドライバ３５９を含む。電流源３５８は、可変電流源であり、駆動状態信号３２７とクランプ信号３３４とを受信するように結合されている。電流源３５８は、さらに、駆動状態信号３２７とクランプ信号３３４とに応答して電流ＩＲＥＦの大きさを変える。電流源３５８による電流ＩＲＥＦの変化に関する詳細は、図３Ｂの説明において提供される。
【００４７】
トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６、およびＭ４  ３５７は、駆動状態信号３２７の状態に応じてオンまたはオフにスイッチングされ得るカレントミラーを形成するように一緒に結合されている。特に、トランジスタＭ１  ３５４、Ｍ２  ３５５、およびＭ４  ３５７がｎ型トランジスタであるのに対し、トランジスタＭ３  ３５６はｐ型トランジスタである。トランジスタＭ１  ３５４およびＭ２  ３５５のゲート、および、トランジスタＭ３  ３５６およびＭ４  ３５７のドレインが一緒に結合されている。トランジスタＭ１  ３５４のドレインと、トランジスタＭ３  ３５６のソースとが検出端子ＳＮＳ３１８に結合されており、トランジスタＭ２  ３５５のドレインは、電流源３５８および電流ドライバ３５９に結合されている。さらに、トランジスタＭ１  ３５４、Ｍ２  ３５５、およびＭ４  ３５７のソースは、戻りＣＯＭに結合されている。トランジスタＭ３  ３５６およびＭ４  ３５７のゲートが一緒に結合されており、駆動状態信号３２７を受信するように結合されている。
【００４８】
電流ドライバ３５９は、電流ＩＲＥＦと、トランジスタＭ２  ３５５を通るミラーリングされた検出電流との間の差の１つのバージョンを出力するように結合された増幅器および／または電流バッファである。動作中、スイッチ異常ディテクター３２５は、トランジスタＭ３  ３５６およびＭ４  ３５７のゲートにおいて駆動状態信号３２７を受信する。駆動状態３２７は、スイッチ異常ディテクター３２５が過電圧または過電流／短絡状態を検出するかを特定する。特に、駆動状態信号３２７が論理ローである−電力スイッチ３０２がオフになること、または、オフに切り替わることを示す−とき、トランジスタＭ３  ３５６がオンであり、トランジスタＭ４  ３５７がオフである。低入力インピーダンスカレントミラーは、トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６により形成されている。この低入力インピーダンスカレントミラーは、検出端子ＳＮＳ３１８から「観測される」。検出端子ＳＮＳ３１８とカレントミラーとを通って流れる電流は、能動的クランプ工程において使用される。対照的に、駆動状態信号３２７が、論理ハウである−電力スイッチ３０２がオンになること、または、オンに切り替わることを示す−とき、トランジスタＭ３  ３５６がオフであり、トランジスタＭ４  ３５７がオンである。トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６は、カレントミラーを形成せず、高い入力インピーダンスが検出端子ＳＮＳ３１８から「観測される」。他の回路−例えば図４Ａ、図４Ｂ、図４Ｄに示されるものなど−が、過電流および短絡状態を検出し、過電流および短絡状態から保護する。
【００４９】
示される実施態様において、電力スイッチ３０２がオフでなければならないこと、または、オフに切り替わらなければならないことを駆動状態信号３２７が示すとき、スイッチ異常ディテクター３２５は、検出端子ＳＮＳ３１８に入る電流ＩＳＮＳ３６１を使用して過電圧状態を検出するように結合される。トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６は、受信された検出電流ＩＳＮＳ３６１をミラーリングする。ミラーリングされた検出電流（すなわち、トランジスタＭ２  ３５５を通って流れる電流）は、電流源３５８により出力された基準電流ＩＲＥＦから差し引かれる。電流ドライバ３５９は、差をバッファリングおよび／または増幅し、ミラーリングされた検出電流と基準電流ＩＲＥＦとの間の差に基づいてクランプ信号３３４を出力する。従って、クランプ信号３３４は、可変電流信号である。概して、ミラーリングされた検出電流が基準電流ＩＲＥＦ未満である場合、クランプ信号３３４は実質的にゼロである。駆動信号生成器３２６は、クランプ信号３３４を受信する。トランジスタ３５２および３５３は、クランプ信号３３４をミラーリングし、オフスイッチ３５０がどれだけの電流を導電するかを制御する。示されるように、オフスイッチ３５０は、スイッチ電圧ＶＣＥ１４１の変化速度が低減されるようにゲートロー電流ＩＧＬ３６０を変化させ、スイッチ電圧ＶＣＥ１４１を効果的にクランプする。オフスイッチ３５０は、オフ切り替え遷移中、最初に線形モードで動作する。オフスイッチ３５０は、スイッチ電圧ＶＣＥ３４１をクランプするように、一旦、飽和モードに入る。
【００５０】
さらに、抵抗ＲＣ１  ３３７、ＲＣ２  ３３８の値は、クランプ信号３３４をアサートするようにスイッチ異常ディテクター３２５をトリガーするスイッチ電圧ＶＣＥ３４１の値を調節するように選択され得る。抵抗ＲＣ１  ３３７の値がより大きいほど、能動的クランプをトリガーするスイッチ電圧ＶＣＥ３４１のレベルがより高い。言い換えると、抵抗ＲＣ１  ３３７に対する値が高いほど、クランプ信号３３４をアサートするようにスイッチ異常ディテクター３２５をトリガーする電圧ＶＣＥ３４１がより高い。
【００５１】
電力スイッチ３０２がオフでなければならない、または、オフに切り替わらなければならないとき、および、過電圧状態が検出されるとき、検出端子ＳＮＳ３１８の入力インピーダンスは低いことに留意されたい。トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６は、戻りＣＯＭまでの低インピーダンス経路を形成する。抵抗ＲＣ２  ３３８のインピーダンスが、過電圧検出中の検出端子ＳＮＳ３１８の入力インピーダンスよりはるかに大きくなるように、抵抗ＲＣ２  ３３８の値が選択され得る。例えば、過電圧検出中における検出端子ＳＮＳ３１８の入力インピーダンスは、約４〜５キロオームであり得、抵抗ＲＣ２  ３３８のインピーダンスは、約２２〜８２キロオームである。一例において、抵抗ＲＣ１  ３３７は、約１〜２メガオームであり得る。このような関係は、抵抗ＲＣ１  ３３７を通って流れる電流のほぼすべてが、検出端子ＳＮＳ３１８にさらに流れ込むことを確実なものとする。
【００５２】
なお、示される例において、抵抗ＲＣ２  ３３８は戻り端子ＣＯＭ３２１に結合されている。代替的に、抵抗ＲＣ２  ３３８は、例えば、図１に示されるように、エミッタ端子に結合され得る。
【００５３】
図３Ｂは、電力スイッチ３０２がオフに切り替わっているとき、および、オフでなければならないときに発生し得る様々な波形を示すタイミング図３０１を示す。特に、駆動状態信号３２７、基準電流信号ＩＲＥＦ３５８、検出電流ＩＳＮＳ３６１、クランプ信号３３４、および、ゲートロー電流ＩＧＬ３６０に対する波形が示される。駆動状態信号３２７は、可変持続期間の論理ハイセクションと論理ローセクションとをもつ方形パルス波形である。示される例において、論理ハイは、電力スイッチがオンでなければならないことを示し、論理ローは、電力スイッチがオフでなければならないことを示す。
【００５４】
時点ｔ０  ３６２において、駆動状態信号３２７は論理ロー値に遷移する。それに応答して、スイッチ異常ディテクター３２５は、過電圧状態を検出するように結合され、スイッチ電圧ＶＣＥ３４１を表す検出電流ＩＳＮＳ３６１を受信する。駆動状態信号３２７に応答して、電流源３５８は、基準電流ＩＲＥＦを第１の閾値Ｉ１  ３６５まで増加させる。さらに、ゲートロー信号ＵＬ３３０が電力スイッチ３０２をオフに切り替えるように、駆動信号生成器３２６がオフスイッチ３５０を導電状態に駆動する。示されるように、ゲートロー電流ＩＧＬ３６０が電力スイッチ３０２をオフに切り替える値まで増加する。時点ｔ０  ３６２から時点ｔ１  ３６３の間において、検出電流ＩＳＮＳ３６１−およびそれが表すスイッチ電圧ＶＣＥ３４１−−は依然として比較的低く、基準電流ＩＲＥＦ３５８未満に留まる。従って、クランプ信号３３４は実質的にゼロであり、ゲートロー電流ＩＧＬ３６０は、実質的に一定の非ゼロ値である。
【００５５】
時点ｔ１  ３６３において、検出電流ＩＳＮＳ３６１が上昇し始め、電力スイッチ３０２がオフに切り替わるときに、スイッチ電圧ＶＣＥ３４１がさらに上昇することを示す。しかし、検出電流ＩＳＮＳ３６１は基準電流ＩＲＥＦ３５８未満に留まる。従って、クランプ信号３３４は、実質的にゼロに等しいまま留まり、ゲートロー電流ＩＧＬ３６０は、実質的に一定の非ゼロ値である。
【００５６】
しかし、時点ｔ２  ３６４において、検出電流ＩＳＮＳ３６１は基準電流ＩＲＥＦ３５８に到達する。これは、電力スイッチ３０２が過電圧状態にあることを示す。クランプ信号３３４が上昇し始め、ゲートロー電流ＩＧＬ３６０が減少する。示される波形において、ゲートロー電流ＩＧＬ３６０は、クランプ信号３３４の反転されたバージョンである。クランプ信号３３４が上昇し、ゲートロー電流ＩＧＬ３６０が減少する。ゲートロー電流ＩＧＬ３６０の減少の大きさは、クランプ信号３３４の上昇の大きさに比例する（が通常は等しくない）。時点ｔ２  ３６４において、クランプ信号３３４の上昇が電流源３５８をトリガーし、第１の閾値Ｉ１  ３６５から第２の閾値Ｉ２  ３６６まで基準電流ＩＲＥＦ３５８を増加させる。基準電流ＩＲＥＦ３５８は、基準期間ＴＲＥＦ３６７内に第２の閾値Ｉ２  ３６６に到達する。一例において、基準電流ＩＲＥＦ３５８の第１の閾値Ｉ１  ３６５は、制御オーバーシュートを避けるためにより低い値をもち得る。一例において、基準電流ＩＲＥＦ３５８は、２００ｕＡから８００ｕＡの間で変化し得る。基準電流ＩＲＥＦ３５８に対する値は、制御スキームが十分なスピードで応答するように十分高く選択されるが、高い電力浪費を避けるように十分低く選択され得る。
【００５７】
時点ｔ２  ３６４から時点ｔ４  ３８７の間において、スイッチ異常ディテクター３２５および駆動信号生成器３２６は、オフスイッチ３５０を能動的に制御して、（検出電流ＩＳＮＳ３６１により示されるように）スイッチ電圧ＶＣＥ３４１をクランプする。特に、時点ｔ２  ３６４から時点ｔ３  ３８６の間において、検出電流ＩＳＮＳ３６１が基準電流ＩＲＥＦ３５８より大きく、クランプ信号３３４が上昇しており、およびゲートロー電流ＩＧＬ３６０が減少している。時点ｔ３  ３８６において、検出電流ＩＳＮＳ３６１がそのピーク値に到達する。クランプ信号３３４もそのピーク値に到達し、ゲートロー電流ＩＧＬ３６０がその最小値に既に達している。示される実施態様において、ゲートロー電流ＩＧＬ３６０の最小値は、ゼロとして示されている。これは偶然の一致であり、一般的に該当するわけではない。スイッチ異常ディテクター３２５および駆動信号生成器３２６は、スイッチ電圧ＶＣＥ３４１を制御下におくために時点ｔ２  ３６４から時点ｔ３  ３８の間の時間を必要とする。発生する能動的クランプは、スイッチ制御装置３０６がスイッチ電圧ＶＣＥ３４１をゆっくりと低下させることを可能にする。時点ｔ３  ３８６から時点ｔ４  ３８７の間において、検出電流ＩＳＮＳ３６１は減少するが、基準電流ＩＲＥＦ３５８より大きいまま留まる。クランプ信号３３４は、依然として非ゼロであるが、そのピーク値から低下する。ゲートロー電流ＩＧＬ３６０がその谷値から増加する。
【００５８】
時点ｔ４  ３８７において、検出電流ＩＳＮＳ３６１は基準電流ＩＲＥＦ３５８未満に減少しており、示される例に対して電力スイッチ３０２がオフである期間全体にわたってそのまま留まる。クランプ信号３３４がゼロまで低下し、ゲートロー電流ＩＧＬ３６０が一定の非ゼロ値に戻る。時点ｔ４  ３８７後、ゲート電圧がゼロまで低下し、ゲートロー電流ＩＧＬ３６０が、ゼロまで減少する。
【００５９】
図３Ｃにおいて、スイッチ異常ディテクター３２５および駆動信号生成器３２６は図３Ａを参照してここまでに説明されているように結合されており、および、図３Ａを参照してここまでに説明されているように機能する。しかし、図３Ｃは、検出端子ＳＮＳ３１８に結合された追加的な回路を示す。示されるように、抵抗３９０と静電容量３４５とが一緒に並列に結合されており、ツェナーダイオード３４７と直列に結合されている。これらのコンポーネントは、検出端子ＳＮＳ３１８と戻りＣＯＭとの間に結合されている。示されるように、並列結合された抵抗３９０と静電容量３４５とが、ツェナーダイオード３４７のカソードに結合されているのに対し、ツェナーダイオード３４７のアノードは、戻りＣＯＭに結合されている。
【００６０】
動作中、ＳＮＳ端子３１８における電圧ＶＳＮＳがツェナーダイオード３４７のツェナー電圧未満であるとき、ツェナーダイオード３４７が、静電容量３４５および抵抗３９０をＳＮＳ端子３１８から接続解除する。静電容量３４５は、検出端子ＳＮＳ３１８における電圧ＶＳＮＳの上昇速度を遅くするのに対し、抵抗３９０は、静電容量３４５を放電する。電力スイッチ３０２のオン切り替えとオフ切り替えとの間における遷移中、検出端子ＳＮＳ３１８の放電に起因して実効的なオフ切り替え遷移に対して何らかの遅延が存在する。さらに、ツェナーダイオード３４７は、電力スイッチ３０２がオフでなければならないことを駆動状態信号３２７が示す（すなわち、駆動状態信号３２７が論理ローである）とき、静電容量３４５および抵抗３９０を接続解除し、スイッチ異常ディテクター３２５が過電圧状態を検出することになる。さらに説明されるように、オン切り替え遷移中、スイッチ異常ディテクター３２５が、検出端子ＳＮＳ３１８における検出電圧ＶＳＮＳを使用して過電流および短絡状態を検出する）。スイッチ異常ディテクター３２５は、スイッチ異常ディテクター３２５がブランキング期間内に誤った異常に応答することを防ぐブランキング回路を含む。静電容量３４５が、ＳＮＳ端子３１８における電圧ＶＳＮＳの上昇速度を遅くし、スイッチ異常ディテクター３２５に対する外部から設定されたブランキング期間として実効的に機能する。スイッチ異常ディテクター３２５は、内部ブランキング期間をさらに含み得ることに留意されたい。いくつかの場合において、スイッチ異常ディテクター３２５の内部ブランキング期間は、高速スイッチング電力スイッチ３０２を使用した動作に対して最小レベルに設定され得る。例えば、スイッチ異常ディテクター３２５の内部ブランキング期間は、ＳｉＣ電力スイッチ３０２に対するＳＯＡ規格の観点から５００ｎｓに設定され得る。しかし、このような比較的短いブランキング期間は、例えばＩＧＢＴなどの他の電力スイッチ３０２に対しては短すぎであり得る。例えば、ＩＧＢＴ電力スイッチ３０は、スイッチ電圧ＶＣＥ３４１が低下し始める前に約１〜１．５ｕｓを必要とし得る。短すぎるブランキング期間（例えば、５００ｎｓ）は、誤った異常をトリガーし得る。静電容量３４５はＳＮＳ端子３１８における電圧ＶＳＮＳの上昇速度を遅くし、実効的なブランキング期間を延ばす。
【００６１】
図４Ａは、スイッチ制御装置４０２の過電流または短絡状態を検出するためのスイッチ異常ディテクター４２５内における回路の例を示す。図４Ａにおける過電流または短絡状態を検出するための回路は、例えば、図３Ａ、図３Ｃに示される過電流および短絡状態を検出するための回路と組み合わされ得る。
【００６２】
スイッチ制御装置４０６内の回路は、送受信器４２４と駆動信号生成器４２６とスイッチ異常ディテクター４２５とを含む。示される例において、送受信器４２４は、ラッチ４８９およびインバーター４９１を含む。ラッチ４８９２つのリセット入力Ｒ１およびＲ２を含む。インバーター２９１は、セット入力と第２のリセット入力Ｒ２との間に結合されている。送受信器４２４は、電力スイッチ４０２をオンに切り替える、またはオフに切り替えるコマンド信号ＣＭＤ４８８を受信するように結合されている。コマンド信号ＣＭＤ４８８は、ドライバインターフェースから受信され得、システム制御装置からのコマンドを表す。一例において、コマンドは、可変持続期間の論理ハイセクションと論理ローセクションとをもつ方形パルス波形であり得る。送受信器４２４は、オンコマンド信号ＣＭＤ４８８に基づいて駆動状態信号４２７を生成する。示されるように、ラッチ４８９は、そのセット入力においてコマンド信号ＣＭＤ４８８を受信し、その第２のリセット入力Ｒ２においてコマンド信号ＣＭＤ４８８の反転されたバージョンを受信する。コマンド信号ＣＭＤ４８８における前縁部は、電力スイッチ４０２がオンに切り替えられることを示し得る。後エッジは、電力スイッチ４０２がオフに切り替えられることを示し得る。動作中、ラッチ４８９は、コマンド信号ＣＭＤ４８８の前エッジにおいて論理ハイ値を出力し（すなわち、駆動状態信号４２７が論理ハイであり）、コマンド信号ＣＭＤ４８８の後エッジにおいて論理ロー値を出力する（すなわち、駆動状態信号４２７が論理ローである）。他の実施態様は、もちろん、他の形態のコマンド信号ＣＭＤ４８８を使用し得、および／または、駆動状態信号４２７は、他の回路を使用して生成され得る。
【００６３】
送受信器４２４は、スイッチ異常ディテクター４２５から異常信号４３３を受信するようにさらに結合されている。示されるように、異常信号４３３は、ラッチ４８９の第１のリセット入力Ｒ１において受信される。以下で詳細に説明されるように、スイッチ異常ディテクター４２５は、検出された過電流または短絡状態に応答して異常信号４３３をアサートする。異常信号４３３がアサートされたことに応答して、ラッチ４８９がリセットされ、駆動状態信号４２７が論理ローに遷移する。
【００６４】
駆動信号生成器４２６は、オンスイッチ４４９とオフスイッチ４５０とを含む。オンスイッチ４４９とオフスイッチ４５０との両方がｎ型トランジスタとして示される。オンスイッチ４４９の一端部がソース電圧ＶＩＳＯに結合されているのに対し、他端部はゲートハイ端子ＧＨ４１９に結合されている。オンスイッチ４４９はドライバ４５１を介して駆動状態信号４２７により制御される。動作中、電力スイッチ４０２がオンに切り替えられることを駆動状態信号４２７が示す（すなわち、駆動状態信号４２７が論理ハイである）とき、ドライバ４５１がオンに切り替わるようにオンスイッチ４４９を制御し、ゲートハイ端子ＧＨ４１９と抵抗４３５とにゲートハイ信号ＵＨ４２９を提供する。オフスイッチ４５０は、さらにオフに制御される。駆動信号４３１はゲートハイ信号ＵＨ４２９と実質的に同じであり、電力スイッチ４０２がオンに切り替えられる。
【００６５】
オフスイッチ４５０は、ゲートロー端子ＧＬ４２０と戻りＣＯＭとの間に結合されている。オフスイッチ４５０は、インバーター４８５と電流源４４８とを介して駆動状態信号４２７により制御される。インバーター４８５は、駆動状態信号４２７を受信し、電流源４４８を制御する。示されるように、電流源４４８は、オフスイッチ４５０を制御するように結合されている。動作中、電力スイッチ４０２がオフに切り替えられることを駆動状態信号４２７が示す（すなわち、駆動状態信号４２７が論理ローである）とき、インバーター４８５は、オフスイッチ４５０をオンに切り替えるための十分な電流を提供するように、電流源４４８を制御する。オフスイッチ４５０がゲートロー端子４２０を戻りＣＯＭに結合する。およびゲートロー信号ＵＬ４３０がオフスイッチ４５０と抵抗４３６とを通って流れる。オンスイッチ４４９がオフであり、電力スイッチ４０２がオフに切り替えられる。ゲートロー端子４２０への電流は、ゲートロー電流ＩＧＬ４６０と呼ばれ得る。
【００６６】
スイッチ異常ディテクター４２５の示される実施態様は、トランジスタＭ１  ４５４、Ｍ２  ４５５、Ｍ３  ４５６およびＭ４  ４５７、電圧Ｖ１を出力する電圧源４６９、比較器４７０、および、ブランキング回路４７１を含む。トランジスタＭ１  ４５４、Ｍ２  ４５５、Ｍ３  ４５６、およびＭ４  ４５７は、トランジスタＭ１  ３５４、Ｍ２  ３５５、Ｍ３  ３５６、およびＭ４  ３５７（図３Ａ、図３Ｃ）と同一であり、駆動状態信号４２７の状態に応じてオンまたはオフにスイッチングされ得るカレントミラーを形成するように一緒に結合されている。比較器４７０は、反転入力と非反転入力とを含む。反転入力は、電圧源４６９により出力される電圧Ｖ１を受信するように結合されている。非反転は検出端子ＳＮＳ４１８に結合されており、電圧ＶＳＮＳ４１８を受信する。比較器４７０の出力は、ブランキング回路４７１に結合されている。以下で詳細に説明されるように、ブランキング回路４７１は、電力スイッチ４０２がオンに切り替わった後、内部ブランキング期間にわたって比較器４７０の出力をブランキングするように結合されている。描かれた示されるスイッチ異常ディテクター４２５は、過電流および／または短絡状態を検出するものである。過電流または短絡状態の検出に応答して、スイッチ異常ディテクター４２５、送受信器４２４、および駆動信号生成器４２６が、電力スイッチ４０２をオフに切り替える。スイッチ異常ディテクター４２５は、検出端子ＳＮＳ４１８において検出信号を受信する。過電流および／または短絡検出、スイッチ電流ＩＣ４４２は、電圧信号、すなわち、検出電圧ＶＳＮＳ４１８として読み取られる。抵抗ＲＣ１  ４３７は、検出端子ＳＮＳ４１８と電力スイッチ４０２のコレクタ／ドレインとの間に結合されている。抵抗ＲＣ２  ４３８は、検出端子ＳＮＳ４１８と、戻りＣＯＭまたはエミッタ／ソース電圧ＶＥＥとに結合されている。抵抗ＲＣ１  ４３７およびＲＣ２  ４３８は、検出端子ＶＳＮＳ４１８における電圧を提供する分圧器を形成する。ＲＣ１  ４３７およびＲＣ２  ４３８に対して単一の抵抗器しか示されないが、複数の抵抗器が使用され得ることが理解されなければならない。
【００６７】
動作中、スイッチ異常ディテクター４２５は、トランジスタＭ３  ４５６とトランジスタＭ４  ４５７とのゲートにおいて駆動状態信号４２７を受信する。動作中、駆動状態信号４２７の状態が、スイッチ異常ディテクター４２５が過電圧または過電流／短絡状態を検出するかを示す。
【００６８】
電力スイッチ４０２がオンになることを駆動状態信号４２７が示すとき（すなわち、駆動状態信号４２７が論理ハイであるとき）、スイッチ異常ディテクター４２５は、検出端子ＳＮＳ４１８における電圧ＶＳＮＳを使用して過電流および／または短絡状態を検出するように結合される。駆動状態信号４２７が論理ハイであるとき。トランジスタＭ３  ４５６がオフであり、トランジスタＭ４  ４５７がオンである。トランジスタＭ１  ４５４とトランジスタＭ２  ４５５とは、カレントミラーとして動作しない。トランジスタＭ１  ４５４とトランジスタＭ２  ４５５とがカレントミラーとして動作しないので、検出端子ＳＮＳ４１８において観測されるインピーダンスは、比較器４７０の入力インピーダンスであり、従って、検出端子ＳＮＳ４１８の入力インピーダンスは高い。比較器４７０は、検出端子ＳＮＳ４１８において電圧ＳＮＳを受信し、検出電圧ＶＳＮＳを、電圧Ｖ１とＶＥＥとの和と比較する。検出電圧ＶＳＮＳが電圧Ｖ１とＶＥＥとの和を上回った場合、比較器４７０が、異常の標示を出力する。比較器４７０の出力がブランキング回路４７１により受信される。ブランキング回路４１７は、電力スイッチ４０２がオンに切り替わった後、内部ブランキング期間にわたって比較器４７０の出力をブランキングする。内部ブランキング期間が経過した後、ブランキング回路４７１の出力は、異常の任意の標示を含み、示される実施態様において異常信号４３３として表される。従って、内部ブランキング期間が経過した後、検出電圧ＶＳＮＳが電圧Ｖ１  ４６９とＶＥＥ４６８との和より大きいとき、異常信号４３３がアサートされる。アサートされた異常信号４３３は、ラッチ４８９をリセットし、駆動状態信号４２７が、オンスイッチ４４９をオフに切り替えるように、および、オフスイッチ４５０をオンに切り替えるように、論理ロー値に遷移する。それに応答して、電力スイッチ４０２がオフに切り替えられる。
【００６９】
抵抗ＲＣ１  ４３７およびＲＣ２  ４３８の値は、電圧源４６９の内部電圧基準Ｖ１、および、電力スイッチ４０２の所望の非飽和レベルにより部分的に特定される。さらに、検出端子ＳＮＳ４１８は、抵抗ＲＣ２  ４３８と並列に高い入力インピーダンスをもつ。図４Ａの示される例において、抵抗ＲＣ２  ４３８の値は、電圧源４６９の内部基準Ｖ１に対して非飽和レベルを調節するように選択され得る。抵抗ＲＣ２  ４３８の値が大きいほど非飽和レベルが低く、異常を検出するようにスイッチ異常ディテクター４２５をトリガーするスイッチ電流ＩＣ４４２の値が小さい。
【００７０】
図４Ｂにおいて、スイッチ異常ディテクター４２５、送受信器４２４、および駆動信号生成器４２６は、図４Ａに示されるものと実質的に同じである。しかし、図４Ｂは、（破線により示される）検出端子４８３を含む電力スイッチ４０２を含む。検出端子４８３は、例えば、ＩＧＢＴ電力スイッチ４０２のタップ端子であり、電力スイッチ４０２を通って流れる電流ＩＣＥの小さい割合である電流を出力する。さらに、抵抗ＲＳ１  ４３９およびＲＳ２  ４４０は、検出信号を提供する検出端子４８３に結合されている。加えて、抵抗ＲＣ２  ４３８が除去されている。
【００７１】
電力スイッチ４０２の検出端子４８２は、電流ＩＥＳＮＳ４９２を出力する。電流ＩＥＳＮＳ４９２は、スイッチ電流ＩＣ４４２の小さい割合である。抵抗ＲＳ１  ４３９およびＲＳ２  ４４０は、検出端子ＳＮＳ４１８に検出電圧ＶＳＮＳを提供するように分圧器としてまとまって結合されている。検出電圧ＶＳＮＳは、電流ＩＥＳＮＳ４９２を表す。示されるように、抵抗ＲＳ１  ４３９は、検出端子４８３と電力スイッチ４０２のエミッタ／ソースとに結合されている。抵抗ＲＳ２  ４４０は、電力スイッチ４０２の検出端子４８３と、スイッチ制御装置４０６の検出端子ＳＮＳ４１８とに結合されている。抵抗ＲＳ１  １３９にかかる電圧は、総スイッチ電流ＩＣ１４２に比例する。抵抗ＲＳ２は、ＲＳ１にかかる電圧を検出端子ＳＮＳ１１８に結合するために使用される。
【００７２】
図４ＡにおけるＲＣ１、ＲＳ１、およびＲＳ２と同様に、抵抗ＲＳ２は、内部基準電圧Ｖ１に対する非飽和レベルを調節する。抵抗ＲＳ２は、ＲＳ１にかかる低電圧を検出端子ＳＮＳ４１８に結合する。ＲＳ１の値は、概ね５０オーム未満、例えば、通常約１０〜２０オームである。抵抗ＲＳ２は、約１００キロオームである。抵抗ＲＳ２  ４４０は、電流源の内部基準電圧Ｖ１に対する電力スイッチ４０２に対する非飽和レベルを調節する。抵抗ＲＳ２  ４４０の値が大きいほど、スイッチ異常ディテクター４２５による異常の検出をトリガーする非飽和レベルが低い。抵抗ＲＳ１  ４３９は、電流ＩＥＳＮＳ４９２を電力スイッチ４０２のＳＯＡの電圧範囲より高い電圧に変換する。一例において、電力スイッチ４０２の電圧範囲は、ＳＯＡ遵守のために０．２Ｖから０．６Ｖであり得る。
【００７３】
図４Ｃは、電力スイッチ４０２がオンに切り替わっている、および、オンでなければならないときに発生し得る様々な波形を示すタイミング図４０１である。特に、駆動状態信号４２７、検出電圧ＶＳＮＳ４１８、および異常信号４３３の波形が示される。時点ｔ０  ４６２において、駆動状態信号４２７は、（電力スイッチ４０２がオフになることを示す）論理ローから（電力スイッチ４０２がオンになることを示す）論理ハイに遷移する。−スイッチ電流ＩＣ４４２を表す−検出電圧ＶＳＮＳ４１８がさらに上昇する。時点ｔ０  ４６２から時点ｔ１  ４６３の間に、検出電圧ＶＳＮＳ４１８が電圧Ｖ１とエミッタ電圧ＶＥＥとの和未満に留まる。異常信号４３３は論理ローに留まる（アサートされていない）。
【００７４】
時点ｔ１  ４６３において、検出電圧ＶＳＮＳ４１８は、電圧Ｖ１とエミッタ電圧ＶＥＥとの和により設定された閾値に達する。しかし、異常信号４３３は、ブランキング回路４７１により設定された内部ブランキング期間ＴＢに起因して論理ローに留まる（アサートされていない）。時点ｔ２  ４６４において、検出電圧ＶＳＮＳ４１８は、電圧Ｖ１とエミッタ電圧ＶＥＥとの和により設定された閾値より大きいまま留まり、ブランキング期間ＴＢ４７１が経過した状態となる。異常信号４３３がアサートされ、論理ハイ値に遷移する。それに応答して、駆動状態信号４２７が論理ロー値に遷移し、電力スイッチ４０２がオフに切り替えられる。スイッチ電流ＩＣ４４２が減少し、検出電圧ＶＳＮＳ４１８が低下する。一例において、電圧Ｖ１およびエミッタ電圧ＶＥＥにより設定された閾値は、２００ｍＶから５００ｍＶの間であり得る。閾値は、両方の検出−ＩＧＢＴおよびＭＯＳＦＥＴが監視されることを可能にするように選択され得る。
【００７５】
図４Ｃに示される破線のボックスは、図４Ａおよび図４Ｂに対する検出電圧ＶＳＮＳ４１８を示す。
【００７６】
抵抗ＲＣ２  ４３８がエミッタＶＥＥ４６４に結合された図４Ａの場合、検出電圧ＶＳＮＳ４１８は実質的に次式のようになる。
【００７７】
【数１】
2020025444.tif 000003
【００７８】
抵抗ＲＣ２  ４３８が戻りＣＯＭ４２１に結合された図４Ａの場合、検出電圧ＶＳＮＳ４１８は実質的に次式のようになる。
【００７９】
【数２】
2020025444.tif 000004
【００８０】
図４Ｂの場合、検出電圧ＶＳＮＳ４１８は実質的に次式のようになる。
【００８１】
【数３】
2020025444.tif 000005
【００８２】
図４Ｄにおいて、スイッチ異常ディテクター４２５、送受信器４２４、および、駆動信号生成器４２６は図４Ａ、図４Ｂに示されるものと実質的に同じである。しかし、図４Ｄは検出端子ＳＮＳ４１８に結合された追加的な回路を含む。示されるように、抵抗４９０と静電容量４４５とが、一緒に並列に結合されている。並列結合された抵抗４９０と静電容量４４５とは、ツェナーダイオード４４７に直列に結合されている。これらのコンポーネントは、検出端子ＳＮＳ４１８と、ツェナーダイオード４４７のカソードとの間に結合されている。ツェナーダイオード４４７のアノードは、戻りＣＯＭに結合されている。
【００８３】
動作中、ツェナーダイオード４４７は、ＳＮＳ端子４１８における電圧ＶＳＮＳがツェナーダイオード４４７のツェナー電圧未満に低下したことに応答して、ＳＮＳ端子４１８から静電容量４４５を接続解除する。静電容量４４５は、検出端子ＳＮＳ４１８における電圧ＶＳＮＳの上昇を遅くする。抵抗４９０は静電容量４４５を放電する。電力スイッチ４０２のオン状態とオフ状態との間における遷移中、検出端子ＳＮＳ４１８を放電することに起因して何らかの遅延が存在する。さらに、ツェナーダイオード４４７は、電力スイッチ４０２がオフになることを駆動状態信号４２７が示すとき（すなわち、駆動状態信号４２７が論理ローであるとき）静電容量４４５および抵抗４９０を接続解除する。
【００８４】
オン切り替え中、スイッチ異常ディテクター４２５が検出電圧ＶＳＮＳ４１８を使用して過電流および短絡状態を検出する。ブランキング回路４７１は、スイッチ異常ディテクター４２５が、内部ブランキング期間ＴＢ内に誤った異常に応答することを防ぐ。静電容量４５０は、検出電圧ＶＳＮＳ４１８の上昇速度を遅くする。従って、スイッチ異常ディテクター４２５の実効的なブランキング期間は、外部回路を使用して延ばされ得る。例えばスイッチ異常ディテクター４２５の内部ブランキング期間ＴＢは、ＳｉＣ電力スイッチ４０２に対するＳＯＡ規格に準拠するように５００ｎｓに設定され得る。しかし、５００ｎｓのこのブランキング期間は、ＩＧＢＴ電力スイッチ４０２に対して短すぎであり得る。例えば、ＩＧＢＴ電力スイッチ４０２は、スイッチ電圧ＶＣＥ４４１が低下し始める前に１〜１．５ｕｓを必要とし得る。５００ｎｓの実効的なブランキング期間は、誤った異常をトリガーするには短すぎであり得る。静電容量４４５は、電圧ＶＳＮＳ４１８の上昇速度を遅くし、スイッチ異常ディテクター４２５の実効的なブランキング期間を延ばす。
【００８５】
図５は、集積回路パッケージ内の送信器５０８と受信器５１０との間における例示的な誘導結合を示す。ドライバインターフェースは、送信器の一例であり得、駆動回路は、受信器の一例であり得る。図５に示される誘導結合は、上述（図１）の通信リンク１１４の一例であり得る。
【００８６】
図５において、誘導結合は、集積回路パッケージのリードフレーム５００において規定された送信ループ５１１と受信器ループ５１３とを含む。リードフレーム５００は、集積回路パッケージの封止された部分５６３内に実質的に位置する。示される実施態様において、リードフレーム５００は、送信ループ５１１を含む第１の導体と受信器ループ５１３を含む第２の導体とを含む。リードフレームの第２の導体は、第１の導体からガルバニック絶縁される。送信器導電ループ５１１は、送信器導電ループ５１１と受信器導電ループ５１３との間に磁気結合された通信リンクを提供するように、受信器導電ループ５１３の近くに位置する。加えて、リード線５５１およびリード線５５２が、それぞれのダイ装着パッド５５３およびダイ装着パッド５５４に結合されている。封止部材５６３内の要素は、集積回路パッケージの封止された部分内に位置する。送信器５０８、受信器５１０、パッド５５５、５５６、５５８、および５５７、および、ボンドワイヤ５５９、５６０、５６１、および５６２が図５にさらに示される。
【００８７】
一例において、送信器５０８および受信器５１０は、集積回路パッケージの封止された部分内に含まれる集積回路ダイにおける回路として実装されている。リードフレーム５６０の第１の導体の一部であるダイ装着パッド５５３は、図５において斜線ハッチングにより示されており、送信器５０８が上に搭載されたリードフレーム５００の部分を表す。同様に、リードフレーム５００の第２の導体の一部であるダイ装着パッド５５４、図５において斜線ハッチングにより陰影が付けられており、受信器５１０が搭載されたリードフレーム５００の部分を表す。一例において、送信器５０８および受信器５１０は、接着剤を使用して、リードフレーム５００のそれぞれの離れた第１の導体および第２の導体に装着されている。接着剤は、非導電性であり得る。別の一例において、接着剤は、導電性であり得る。
【００８８】
リード線５５１とリード線５５２とは、集積回路パッケージ外（言い換えると、輪郭５６３外）の回路に結合し得るリードフレーム５００における部分を表す。図示されていないが、様々なボンドワイヤが、送信器５０８または受信器５１０をリード線５５１またはリード線５５２のうちの任意のものに結合し得る。
【００８９】
図５において低密度に密集した点により陰影が付けられたリードフレーム５００の部分が、送信器導電ループ５１１に対応する。リードフレーム５００のうちの部分とボンドワイヤ５５９とボンドワイヤ５６０とが送信器導電ループ５１１を完成させる。ボンドワイヤ５５９とボンドワイヤ５６０とは、ワイヤボンディング技術を使用して、送信器導電ループ５１１に対応したリードフレーム５００のうちの部分に装着されている。さらに、ボンドワイヤ５５９は、パッド５５５を通して送信器５０８に結合されているのに対し、ボンドワイヤ５６０は、パッド５５６を通して送信器５０８に結合されている。
【００９０】
図５において高密度に密集した点により陰影が付けられたリードフレーム５００における部分は、受信器導電ループ５１３に対応する。ボンドワイヤ５６１およびボンドワイヤ５６２は、ワイヤボンディング技術を使用して、受信器導電ループ５１３に対応したリードフレーム５００のうちの部分に装着されている。ボンドワイヤ５６１およびボンドワイヤ５６２は、それぞれ、受信器導電ループ５１３に対応したリードフレーム５００のうちの部分をパッド５５８およびパッド５５７を介して受信器５１０に結合している。送信器との間の通信リンクを提供するために、リードフレームのガルバニック絶縁された磁気結合された導電ループを使用することにより、非常に少ないコストの増加となる。加えて、リードフレームを使用することは、さらに、スイッチ制御装置の全体的な寸法を小さくしパッケージのコストを下げ得る。
【００９１】
上述のように、ドライバインターフェースは、送信器５０８の一例であり得、駆動回路は、受信器５１０の一例であり得る。ドライバインターフェースは、内側ループ５１１（送信ループ５１１）により送信される、および、外側ループ５１３（受信器ループ５１３）により受信される、電力スイッチをオンまたはオフに切り替えるコマンド信号などの通信を駆動回路に送信し得る。駆動回路は、外側ルプ５１３（受信器ループ５１３）により送信される、および、内側ループ５１１（送信ループ５１１）により受信される、異常信号などの通信をドライバインターフェースに送信し得る。従って、図５に示される誘導結合は、双方向通信器の例でもあり得る。
【００９２】
図６は、本発明の例によるスイッチ制御装置を含む例示的な電力コンバーター６００を示す。電力コンバーター６００は、負荷６１０に電気エネルギーを提供する。電力コンバーター６００は、直列結合された２つの電力スイッチ６および６０６を含む。加えて、電力コンバーター６００は入力電圧６０２（ＵＩＮ）を受信する。電力コンバーター６００は、電力スイッチ６０４および６０６のスイッチングを制御することにより入力から負荷６１０まで電気エネルギーを伝達するように設計されている。異なる実施態様において、電力コンバーター６００は、負荷に出力されるエネルギーの電圧、電流、または電力レベルを制御し得る。
【００９３】
図６に示される例において、電力スイッチ６０４と電力スイッチ６０６とはｎチャンネルＩＧＢＴである。しかし、本発明の例は、他の電力スイッチと組み合わせても使用され得る。例えば、金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、バイポーラトランジスタ、注入促進ゲートトランジスタ（ＩＥＧＴ）およびゲートターンオフサイリスタ（ＧＴＯ）が使用され得る。加えて、電力コンバーター６００は、窒化ガリウム（ＧａＮ）半導体または炭化ケイ素（ＳｉＣ）半導体をベースとした電力スイッチとともに使用され得る。
【００９４】
電力スイッチ６０４および電力スイッチ６０６は、各々が、第１のスイッチ制御装置６１８および第２のスイッチ制御装置６２０により制御される。第１のスイッチ制御装置６１８および第２のスイッチ制御装置６２０は、ここまでに説明されているスイッチ制御装置を含み得る。第１のスイッチ制御装置６１８および第２のスイッチ制御装置６２０は、第１のＩＧＢＴ６０４および第２のＩＧＢＴと６０６のスイッチングを制御する第１のゲートドライバ信号６３０および第２のゲートドライバ信号６３２（ＵＤＲ１、ＵＤＲ２）を提供する。２つの制御回路６１８および６２０は、任意選択的にシステム制御装置６１４により制御され得る。このようなシステム制御装置は、システム入力信号６１６を受信するための入力を含み得る。図６に示される例においてハーフブリッジ構成をとる２つの電力半導体スイッチが示される。しかし、他のトポロジーも使用され得る。
【００９５】
本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることも、開示される形態そのものへの限定であることも意図されない。本発明の特定の実施形態および例が、本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱することなく様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されること、および、本発明の教示による他の実施形態および例において他の値も使用し得ることが理解される。
【００９６】
前述の詳細な説明を考慮して、本発明の例に対してこれらの変更が適用され得る。後述の請求項で使用される用語は、本発明を明細書および請求項に開示される特定の実施形態に限定するように解釈されてはならない。むしろ、範囲は、後述の請求項によりすべて定義されなければならず、確立された請求項の解釈の原則に従って解釈されなければならない。従って、本明細書および図は、限定するものではなく例示的なものとみなされる。
【００９７】
本発明は特許請求の範囲において規定されるが、本発明が以下の実施形態に従って代替的に規定され得ることが理解されなければならない。
【００９８】
実施形態１．電力半導体スイッチを駆動するためのドライバ回路であって、電力半導体スイッチが制御入力および主端子を含み、ドライバ回路が、電力半導体スイッチの制御入力に結合されるように、および、制御入力に対して駆動信号を提供するように構成された制御端子ドライバ回路と、電力半導体スイッチの主端子に結合されるように構成された検出端子と、検出端子から受信された信号とオフ切り替え閾値とをオフ切り替え中に比較するように、および、比較の結果を表す第１の信号を出力するように結合された第１の電流比較器であって、オフ切り替え閾値が、オフ切り替え中の主端子の最高電圧を表す、第１の電流比較器と、検出端子から受信された信号とオン切り替え閾値とをオン切り替え中に比較するように、および、比較の結果を表す第２の信号を出力するように結合された第２の比較器であって、オン切り替え閾値が、オン切り替え中の主端子の最高電圧を表す、第２の比較器と、を備える、電力半導体スイッチを駆動するためのドライバ回路。
【００９９】
実施形態２．オフ切り替え中、および、オフ状態において、第１の電流比較器を検出端子に結合するように、および、オン切り替え中、および、オン状態において、第１の電流比較器を検出端子から結合解除するようにスイッチング可能なスイッチング回路をさらに備える、実施形態１のドライバ回路。
【０１００】
実施形態３．スイッチング回路が、電力半導体スイッチがオフ状態になるか、オン状態になるかを示す駆動状態信号を受信するように結合された、実施形態２のドライバ回路。
【０１０１】
実施形態４．オフ切り替え閾値が、オフ状態における主端子の最高電圧をさらに表す、オン切り替え閾値が、オン状態における主端子の最高電圧をさらに表す、先行するいずれか１つの実施形態のドライバ回路。
【０１０２】
実施形態５．制御端子ドライバ回路が、オフ切り替え中の主端子の電圧がオフ切り替え閾値を上回ったことを示す第１の信号に応答して、オフ切り替え速度を下げるように応答する、先行するいずれか１つの実施形態のドライバ回路。
【０１０３】
実施形態６．ドライバ回路が、検出端子と第１の比較器との間に結合されたカレントミラーをさらに備える先行するいずれか１つの実施形態のドライバ回路。
【０１０４】
実施形態７．検出端子から受信された信号がオン切り替え中にオン切り替え閾値を上回ったことを第２の信号が示している間の持続期間を計時するタイマー回路をさらに備える、先行するいずれか１つの実施形態のドライバ回路。
【０１０５】
実施形態８．第１の比較器と第２の比較器とスイッチング回路とが単一の半導体パッケージ内にあり、検出端子が、パッケージの端子である、先行するいずれか１つの実施形態のドライバ回路。
【０１０６】
実施形態９．オフ切り替え閾値が、可変閾値である、先行するいずれか１つの実施形態のドライバ回路。
【０１０７】
実施形態１０．検出端子の入力インピーダンスが、オン切り替え中よりオフ切り替え中に比較的小さく、例えば、その場合において、検出端子の入力インピーダンスがオフ切り替え中に２００キロオーム未満であり、オン切り替え中の１０メガオームより大きい、例えば、その場合において、検出端子の入力インピーダンスがオフ切り替え中に１０キロオーム未満であり、オン切り替え中の１００メガオームより大きい、先行するいずれか１つの実施形態のドライバ回路。
【０１０８】
実施形態１１．電力半導体スイッチを駆動するためのドライバ回路であって、電力半導体スイッチが、制御入力と主端子とを含み、ドライバ回路が、電力半導体スイッチの制御入力に結合されるように、および、制御入力に対して駆動信号を提供するように構成された制御端子ドライバ回路と、電力半導体スイッチの主端子に結合されるように構成された検出端子と、オフ切り替え中に検出端子に入力された電流をミラーリングするように検出端子に結合されたカレントミラーと、カレントミラーから受信された電流信号と第１の電流閾値とを比較するように、および、比較の結果を表す第１の信号を出力するように結合された第１の電流比較器であって、第１の電流閾値が、オフ切り替え中の主端子の最高電圧を表す、第１の電流比較器と、検出端子から受信された信号とオン切り替え閾値とを比較するように、および、比較の結果を表す第２の信号を出力するように結合された第２の比較器であって、オン切り替え閾値が、オン切り替え中の主端子の最高電圧を表す、第２の比較器と、を備える、ドライバ回路。
【０１０９】
実施形態１２．オフ切り替え中、および、オフ状態において、カレントミラーを検出端子に結合するように、および、オン切り替え中、および、オン状態において、カレントミラーを検出端子から結合解除するようにスイッチング可能なスイッチング回路をさらに備える、実施形態１１のドライバ回路。
【０１１０】
実施形態１３．スイッチング回路が、電力半導体スイッチがオフ状態になるか、オン状態になるかを示す駆動状態信号を受信するように結合された実施形態１２のドライバ回路。
【０１１１】
実施形態１４．第１の電流閾値が、オフ状態における主端子の最高電圧をさらに表し、オン切り替え閾値が、オン状態における主端子の最高電圧をさらに表す、実施形態１１から実施形態１３のいずれか１つのドライバ回路。
【０１１２】
実施形態１５．制御端子ドライバ回路が、オフ切り替え中の主端子の電圧が第１の電流閾値を上回ったことを示す第１の信号に応答して、オフ切り替え速度を下げるように応答する実施形態１１から実施形態１４のいずれか１つのドライバ回路。
【０１１３】
実施形態１６．検出端子から受信された信号がオン切り替え中にオン切り替え閾値を上回ったことを第２の信号が示している間の持続期間を計時するタイマー回路をさらに備える、実施形態１１から実施形態１５のいずれか１つのドライバ回路。
【０１１４】
実施形態１７．第１の比較器と第２の比較器とスイッチング回路とが単一の半導体パッケージ内にあり、検出端子が、パッケージの端子である。実施形態１１から実施形態１６のいずれか１つのドライバ回路。
【０１１５】
実施形態１８．第１の電流閾値が、可変閾値である、実施形態１１から実施形態１７のいずれか１つのドライバ回路。
【０１１６】
実施形態１９．検出端子の入力インピーダンスが、オン切り替え中よりオフ切り替え中に比較的小さく、例えば、この場合において、検出端子の入力インピーダンスが、オフ切り替え中に２００キロオーム未満であり、オン切り替え中の１０メガオームより大きく、例えば、この場合において、検出端子の入力インピーダンスが、オフ切り替え中に１０キロオーム未満であり、オン切り替え中の１００メガオームより大きい、実施形態１１から実施形態１８のいずれか１つのドライバ回路。
【図１】
2020025444.tif 000006
【図２Ａ】
2020025444.tif 000007
【図２Ｂ】
2020025444.tif 000008
【図３Ａ】
2020025444.tif 000009
【図３Ｂ】
2020025444.tif 000010
【図３Ｃ】
2020025444.tif 000011
【図４Ａ】
2020025444.tif 000012
【図４Ｂ】
2020025444.tif 000013
【図４Ｃ】
2020025444.tif 000014
【図４Ｄ】
2020025444.tif 000015
【図５】
2020025444.tif 000016
【図６】
2020025444.tif 000017
【外国語明細書】
PROTECTING SEMICONDUCTOR SWITCHES IN SWITCHED MODE POWER CONVERTERS

BACKGROUND INFORMATION

Field of the Disclosure
The present invention relates generally to protecting semiconductor switches in switched mode power converters.  
Background
Electronic devices use power to operate.  Switched mode power converters are generally used to convert an unregulated or loosely-regulated input into a more tightly regulated output by controlling the transfer of power across an energy transfer element.  In addition to the energy transfer element, switched mode power converters generally include at least one power switch and a controller that controls the power switch.  The controller switches the power switch to control the transfer of energy across the energy transfer element and achieve a regulated output.  The controller generally receives a feedback signal representative of the output and, in a closed loop control scheme, varies one or more switching parameters to regulate the output to a desired quantity.  In different implementations, a desired output can be achieved, e.g., by varying the switching duty cycle (the ratio of the on time of the switch to the total switching period), varying the switching frequency, and/or varying the number of on-time pulses per unit time of the power switch. 
There are many circumstances that can lead to failure of a switched mode power converter.  For example, in many applications, high voltages are applied across a power switch and high currents are conducted between its main terminals.  If the power switch is not properly designed to withstand the high voltages or carry the high currents, the power switch could be damaged.  Further, even a properly designed power switch can be damaged under improper operating conditions, including power cross, electrostatic discharge events, power surges, lightning strikes, and others.  Depending on the operational context, failure of the power switch can lead not only to failure of the power converter, but also to failure of other equipment and the loss of property and even lives.
BRIEF DESCRIPTION OF THE FIGURES
Non-limiting and non-exhaustive embodiments of the present invention are described with reference to the following figures, wherein like reference numerals refer to like parts throughout the various views unless otherwise specified.
FIG. 1 illustrates an example switch control system including a switch controller with a switch fault detector, in accordance with an embodiment of the present disclosure.
FIG. 2A illustrates example waveforms for a drive signal and switch voltage under normal conditions and a short circuit or overcurrent condition, in accordance with an embodiment of the present disclosure.
FIG. 2B illustrates example waveforms for a drive signal and switch voltage under normal conditions and an overvoltage condition, in accordance with an embodiment of the present disclosure.
FIG. 3A illustrates an example switch fault detector for detecting overvoltage conditions of the switch controller of FIG.1, in accordance with an embodiment of the present disclosure.
FIG. 3B illustrates a timing diagram of example waveforms of the various signals of FIG. 3A, in accordance with an embodiment of the present disclosure.
FIG. 3C illustrates an example switch fault detector for detecting overvoltage conditions and a blanking circuit of the switch controller of FIG.1, in accordance with an embodiment of the present disclosure.
FIG. 4A illustrates an example switch fault detector for detecting overcurrent or short circuit conditions of the switch controller of FIG.1, in accordance with an embodiment of the present disclosure.
FIG. 4B illustrates another example switch fault detector for detecting overcurrent or short circuit conditions of the switch controller of FIG.1, in accordance with an embodiment of the present disclosure.
FIG. 4C illustrates a timing diagram of example waveforms of the various signals of FIGS. 4A and 4B, in accordance with an embodiment of the present disclosure.
FIG. 4D illustrates another example switch fault detector for detecting overcurrent or short circuit conditions of the switch controller of FIG.1 along with a discharge circuit, in accordance with an embodiment of the present disclosure.
FIG. 5 illustrates an example lead frame of an integrated circuit package illustrating an example inductive coupling between dies, in accordance with an embodiment of the present disclosure.
FIG. 6 illustrates an example power converter utilizing a switch controller with a switch fault detector, in accordance with an embodiment of the present disclosure.
Corresponding reference characters indicate corresponding components throughout the several views of the drawings.  It should be appreciated that similarly named and numbered elements couple and function the same.  Skilled artisans will appreciate that elements in the figures are illustrated for simplicity and clarity and have not necessarily been drawn to scale.  For example, the dimensions of some of the elements in the figures may be exaggerated relative to other elements to help to improve understanding of various embodiments of the present invention.  Also, common but well-understood elements that are useful or necessary in a commercially feasible embodiment are often not depicted in order to facilitate a less obstructed view of these various embodiments of the present invention.
DETAILED DESCRIPTION OF THE FIGURES
Examples of a switch fault detector for a switch controller are described herein.  In the following description, numerous specific details are set forth in order to provide a thorough understanding of the present invention.  It will be apparent, however, to one having ordinary skill in the art that the specific detail need not be employed to practice the present invention.  In other instances, well-known materials or methods have not been described in detail in order to avoid obscuring the present invention.
Reference throughout this specification to “one embodiment,” “an embodiment,” “one example,” or “an example” means that a particular feature, structure or characteristic described in connection with the embodiment or example is included in at least one embodiment of the present invention.  Thus, appearances of the phrases “in one embodiment,” “in an embodiment,” “one example,” or “an example” in various places throughout this specification are not necessarily all referring to the same embodiment or example.  Furthermore, the particular features, structures or characteristics may be combined in any suitable combinations and/or subcombinations in one or more embodiments or examples.  Particular features, structures or characteristics may be included in an integrated circuit, an electronic circuit, a combinational logic circuit, or other suitable components that provide the described functionality.  In addition, it is appreciated that the figures provided herewith are for explanation purposes to persons ordinarily skilled in the art and that the drawings are not necessarily drawn to scale.
In a switched mode power converter, a controller can set a power switch into a more conductive ON (i.e., closed) state or an essentially non-conductive OFF (i.e., open) state.  Controllers are generally used with protective circuitry to detect and/or prevent various conditions that could harm the power switch and the power converter.  Overvoltage conditions and overcurrent conditions are examples.
Overvoltage conditions generally occur when the power switch is OFF or during turn-off (i.e., the transition from a ON state to an OFF state).  Active clamping seeks to prevent overvoltages from arising across the power switch by active control of the power switch or circuitry associated with the power switch.  For example, in some implementations, a drive signal input into the control terminal (e.g., the gate or base) of a power switch can be actively controlled to limit the voltage at a main terminal (e.g., the collector or the drain) during turn-off.  In many implementations, it is common practice to use transient voltage suppressor (TVS) diodes that are connected between the collector/drain and the gate.  There are also active clamping techniques that use capacitively-compensated resistor voltage dividers to provide a sensed power switch voltage to a gate driver.  The divided voltage that acts as the sensed power switch voltage is compared to a voltage threshold by a comparator that controls the current/voltage provided to the control terminal of the power switch to reduce turn-off overvoltage of the power switch.  
Overcurrent or short circuit conditions generally occur when the power switch is ON or during turn-on (i.e., the transition from OFF to ON).  In some cases, the current that flows between the main terminals of the power switch is estimated by measuring the voltage across the main terminals of the power switch.  Under normal operating conditions, the voltage across the main terminals of the power switch should fall quickly to a relatively low level during turn on and remain at the low level while the power switch is ON.  However, under a short circuit or overcurrent condition, the voltage across the power switch may initially fall but then rise after some time.  In other overcurrent conditions, the voltage across the power switch may fall during turn-on, but the rate of decrease may be lower than the rate of decrease under normal operating conditions.  Overcurrent conditions may thermally load the power switch and damage the power switch even after a relatively short period of time.  
As discussed above, controllers are generally used in conjunction with protective circuitry that detects and/or responds to or avoids overvoltage or overcurrent conditions and protects the power switch from harm.  However, as the operational voltage of the power converter increases, it becomes more difficult to provide overvoltage and overcurrent protection.  In particular, an overcurrent or short circuit is generally detected when the voltage across the main terminals of the power switch is low or even approaching zero.  An overvoltage is necessarily detected when the voltage across the power switch is unduly high.  By way of example, modern high-voltage IGBTs can withstand voltages of 3.3kV or higher-- and overvoltages in this context are higher still.  Protection circuitry must thus be able to tolerate a very large range of operational parameters.  As a result, the protection circuitry is often complex and the level of integration is low.  Further, transient voltage suppressor (TVS) diodes are generally costly.  
In one embodiment, the switch controller includes a switch fault detector that both detects and responds to overcurrent or short circuit conditions and actively clamps the voltage across the power switch to prevent overvoltage conditions.  In some implementations, the fault detector can receive - at a single sense terminal - signals representative of the current flowing through the power switch and the voltage across the main terminals of the power switch.  When the power switch is OFF, the signal received at the sense terminal represents the voltage across the power switch and the switch fault detector prevents overvoltage conditions.  When the power switch is ON, the signal received at the sense terminal represents the current flowing through the power switch and the switch fault detector detects overcurrent and/or short circuit conditions and responds accordingly.  
For example, in some implementations, the signal representative of the voltage across the main terminals of the power switch is a current signal received at the sense terminal.  The sense current signal representative of the voltage across the power switch is compared to a variable current reference.  When the sense current signal is greater than the current reference, the switch fault detector outputs a clamp signal to control the control current of the power switch.  As such, the switch controller provides active clamping for overvoltage conditions.
As another example, in some implementations, the signal representative of the current through the switch is a voltage signal received at the sense terminal.  This voltage signal is compared to a voltage reference.  When the sense voltage signal is greater than the voltage reference, the switch fault detector outputs a fault signal to turn the power switch OFF.  As such, the switch controller provides overcurrent and/or short-circuit protection.  
FIG. 1 illustrates an example switch control system 100 that includes a switch controller 106 and a power switch 102.  Switch controller 106 includes a switch fault detector 125.  Switch control system 100 can be part of a power converter that receives an input voltage and transfers electrical energy from the input to a load through an energy transfer element by controlling the switching of power switch 102.
In the illustrated example, power switch 102 is an insulated-gate bipolar transistor (IGBT). Other power switches can be used in other embodiments.  For example, metal-oxide-semiconductor field-effect transistors (MOSFETs), bipolar transistor, injection enhancement gate transistors (IEGTs) and gate turn-off thyristors (GTOs) can be used.  Further, the switch control system 100 can be used with power switches that are based on silicon (Si), gallium nitride (GaN) semiconductor or silicon carbide (SiC) semiconductors.
System controller 104 is a device that is coupled to receive system inputs 108 and to provide an input signal UIN 110 to switch controller 106.  Input signal UIN 110 is received at the input terminal IN 117 of switch controller 106.  At times, input signal UIN 110 may be a command signal instructing switch controller 106 to turn ON or to turn OFF power switch 102.  For example, input signal UIN 110 can be a rectangular pulse waveform in which logic high and logic low sections have different durations.  The logic high sections may indicate, e.g., that power switch 102 is to be ON whereas logic low sections may indicate that power switch 102 is to be OFF.  
Switch controller 106 controls power switch 102 and includes a driver interface 112 and a drive circuit 116.  In some cases, driver interface 112 and system controller 104 are both referenced to a primary reference potential 122 whereas drive circuit 116 is referenced to a secondary reference potential 123.  Driver interface 112 and drive circuit 114 are coupled to communicate through a communication link 114.  Communication link 114 galvanically isolates driver interface 112 and drive circuit 116.  In the illustrated implementation, communication link 114 is bidirectional.  In other implementations, communication between the driver interface 112 and the drive circuit 114 may be unidirectional.  In some implementations, communication link 114 is implemented using, e.g., a signal transformer, a coupled inductor, or other inductive coupling.
In operation, driver interface 112 interprets input signal UIN 110 received from the system controller 104.  Based on the interpretation, driver interface 112 sends a command signal to drive circuit 116 via communication link 114.  The command signal can, e.g., instruct drive circuit 116 to drive power switch 102 ON or OFF.  Drive circuit 116 generates a drive signal UD 131 to control the switching of power switch 102.  The illustrated implementation of drive circuit 116 includes a transceiver 124, a switch fault detector 125, and a drive signal generator 126.  Transceiver 124 receives and interprets the communications from driver interface 112 and provides a drive state signal 127 to switch fault detector 125 and drive signal generator 126.  Drive state signal 127 commands drive signal generator 126 to control power switch 102 ON or OFF.  For example, drive state signal 127 can be a rectangular pulse waveform with logic high and logic low sections of varying duration.  In this example, power switch 102 is to be turned ON by drive signal generator 126 when drive state signal 127 is logic high and turned OFF when drive state signal 127 is logic low.  In the illustrated example, drive state signal 127 is a single signal on a single channel.  In other examples, drive state signal 127 can be communicated as multiple signals and/or on multiple channels.  For example, one signal on one channel can instruct drive signal generator 126 to turn power switch 102 ON and another signal on another channel can instruct drive signal generator 126 to turn power switch 102 OFF.  
As will be further discussed, transceiver 124 is coupled to receive a fault signal 133 indicating a overcurrent or short circuit from the switch fault detector 125.  Transceiver 124 relays a notification of the fault to driver interface 112 via communication link 114.
Drive signal generator 126 is coupled to receive drive state signal 127 and output a gate high signal UH 129 and a gate low signal UL 130 to control switching of power switch 102.  Gate high signal UH 129 is output from a gate high terminal GH 119 of switch controller 106 to turn power switch 102 ON.  Gate low signal UL 130 is output from a gate low terminal GL 120 of switch controller 106 to turn power switch 102 OFF.  Gate high signal UH 129 and gate low signal UL 130 may be voltage signals or current signals.  A drive signal UD 131 is a combination of gate high signal UH 129 and gate low signal UL 130.  Resistances 135 and 136 are coupled to the gate high GH terminal 119 and gate low terminal GL 120, respectively.  A turn off current IGL 160 is shown as the current into the gate low terminal GL 120.  In other words, the turn off current IGL 160 is the gate current of the power switch 120 when the power switch 102 is OFF.  
The illustrated implementation of switch controller 106 also includes a return terminal COM 121 and an emitter terminal VEE 168.  Return terminal COM 121 is coupled to secondary return 123 and provides a return reference for the circuitry coupled to the secondary side of switch controller 106.  Emitter terminal VEE 168 is coupled to the emitter/source of power switch 102.  In the illustrated implementation, power switch 102 is an IGBT and it includes collector, emitter, and gate terminals .  However, other power switches may include drain, source, and gate terminals or collector, emitter and base terminals. 
Switch fault detector 125 is coupled to receive drive state signal 127 and a sense signal from sense terminal SNS 118 of switch controller 106.  The sense signal may be a voltage signal (i.e., voltage VSNS at the sense terminal SNS 118 or current signal (i.e., the sense current ISNS 161.  Switch fault detector 125 outputs fault signal 133 and a clamp signal 134 based on the sense signal at sense terminal SNS 118 and drive state 127.  As discussed in further detail below, the impedance of the sense terminal SNS 118 is high when switch fault detector 125 is monitoring for overcurrent or short circuit, i.e., when power switch 102 is in an ON state or turning on.  In contrast, the impedance of the sense terminal SNS 118 is low when switch fault detector 125 participates in active clamping of power switch 102, i.e., when power switch 102 is in an OFF state or turning off.  For example, in some implementations, the input impedance of sense terminal SNS 118 is less than 200 kOhms (e.g., less than 10 kOhms) when power switch 102 is in an OFF state or turning off, whereas the input impedance of sense terminal SNS 118 is greater than 10 MOhms (e.g., greater than 100 MOhms) when power switch 102 is in an ON state or turning on.  Switch control system 100 also includes a resistance RC1 137 that is coupled between sense terminal SNS 118 and the collector/drain of power switch 102.  In operation, voltage VCE 141 across the power switch 102 drives a current through resistance RC1 137.  At least a portion of the current through resistance RC1 137 flows into sense terminal SNS 118 as sense current ISNS 161.  Switch control system 100 also includes a resistance RC2 138.  One end of resistance RC2 138 is coupled between sense terminal SNS 118 and resistance RC1 137.  The other end is coupled to either return terminal COM 121 or the emitter terminal VEE 168.  Together, resistances RC1 137 and RC2 138 form a voltage divider and convert the voltage across power switch 102 into a sense signal.  
Optionally, power switch 102 may include a sense terminal 183 (shown in dashed lines).  Sense terminal 183 outputs a current IESNS 192 that is a small percentage of the total switch current IC 142.  When power switch 102 includes sense terminal 183, resistances RS1 139 and RS2 140 may be coupled to sense terminal 183.  The voltage across resistance RS1 139 is proportional to the total switch current IC 142.  Resistance RS2 is used to couple the voltage across RS1 to the sense terminal SNS 118.  In the illustrated implementation, resistance RS1 139 is coupled to the sense terminal 183 and the emitter/source of power switch 102.  Resistance RS2 140 is coupled to sense terminal 183 of power switch 102, between resistance RC1 137 and sense terminal SNS 118 of switch controller 106.  During overcurrent and/or short circuit detection, the input impedance of sense terminal SNS 118 is high, and the voltage at the SNS terminal 118 is representative of the switch current IC 142.    Further, sense voltage VSNS at sense terminal 183 represents both current IESNS 192 and switch current IC 142.  In implementations where sense terminal 183 and resistances RS1 129 and RS2 140 are used, resistance RC2 138 is optional. 
In operation, switch fault detector 125 monitors the voltage or the current at the sense terminal SNS 118 to determine if an overvoltage, overcurrent, or short circuit condition is occurring. 
Overvoltage Prevention 
At times when drive state signal 127 indicates that power switch 102 should be OFF, switch fault detector 125 is coupled to sense overvoltage conditions using current ISNS 161 that flows into sense terminal SNS 118.  The input impedance of sense terminal SNS 118 is low.  Resistance RC1 137 converts voltage VCE 141 across the power switch 102 into a current, shown as sense current ISNS.  If an overvoltage condition is detected, switch fault detector 125 uses clamp signal 134 to reduce the turn off speed of power switch 102 which clamps the voltage of power switch 102.  In response to an indication in clamp signal 134, drive signal generator 126 uses gate low signal UL 130 to reduce voltage VCE 141 across the power switch 102.  
The value of resistance RC1 137 is chosen to select the level of voltage VCE 141 across power switch 102 that triggers clamp signal 134 (i.e., adjusts the clamping level of the switch voltage VCE 141).  In particular, switch fault detector 125 can be provided with a fixed preset threshold level and resistance RC1 137 can specify the voltage of voltage VCE 141 that exceeds this fixed threshold.  Thus, switch fault detector 125 can be used in different operating conditions and/or in conjunction with different power switches 102.  
As discussed previously, the input impedance of switch controller 106 at sense terminal SNS 118 is low when switch fault detector 125 is monitoring for overvoltage.  In other words, the impedance of the sense terminal SNS 118 is low when the drive state 127 indicates that the power switch 102 should be OFF.  The resistance for resistance RC2 138 can be selected such that the impedance of resistance RC2 138 is much greater than the input impedance of switch controller 106 at sense terminal SNS 118.  For example, the input impedance of switch controller 106  may be approximately 4-5 kOhms and the impedance of resistance RC2 138 is approximately 22-82 kOhms.  In one example, resistance RC1 may be approximately 1-2 MOhms.

Overcurrent or short circuit protection
When drive state signal 127 indicates that power switch 102 should be ON, switch fault detector 125 is coupled to sense overcurrent and/or short circuit conditions based on the voltage at the sense terminal SNS 118.  The impedance of the sense terminal SNS 118 is high and voltage VSNS represents the switch current IC 142 when power switch 102 is ON or turning on.  In implementations where power switch 102 includes a sense terminal 183, current IESNS 192 shifts the potential between resistances RCS1 139 and RS2 140 to a corresponding level and changes  the voltage SNS at sense terminal SNS 118.  Once again, current IESNS 192 is a percentage of switch current IC 142.  In implementations where power switch 102 does not include sense terminal 183, the relatively low switch voltage VCE 141 drives a current through resistance RC1 137.  The current through resistance RC1 137 also encounters the impedance provided by the input impedance of switch controller 106 and resistance RC2 138, providing a voltage SNS representative of switch current IC 142 at sense terminal SNS 118.  In the ON state, switch voltage VCE 141 is related to the product of the ON state impedance of power switch 102 and switch current IC 142.
If an overcurrent or short circuit is detected, switch fault detector 125 outputs fault signal 133 to transceiver 124.  In response to fault signal 133, transceiver 124 changes drive state signal 127 to command drive signal generator 126 to turn OFF the power switch 102.  In response, drive signal generator 126 turns OFF power switch 102.  Transceiver 124 may also outputs fault signal 133 to driver interface 112.  The driver interface 112 relays an indication of the fault to system controller 104.
The impedances of resistances RC1 137 and RC2 138 (or optionally, RS1 139 and RS2 140) can be selected partially based on an internal voltage reference V1 of switch fault detector 125 and the desired desaturation level of power switch 102.  The high input impedance of the sense terminal SNS 118 is in parallel with resistances RC2 138 (or in parallel with resistances RS1 139 and RS2 140).  When resistances RC1 137 and RC2 138 are used to provide the sense voltage SNS, the value of resistance RC2 138 adjusts the desaturation level relative to the internal reference voltage V1 of the switch fault detector 125.  An example is further discussed with respect to FIG. 4A.  The greater the value of resistance RC2 138, the lower the desaturation level of the power switch 102.  In other words, the greater the value of resistance RC2 138, the lower the switch current IC 142 that triggers the fault signal 133.  Similarly, when resistances RS1 139 and RS2 140 provide sense voltage SNS, resistance RS2 140 adjusts the desaturation level for the power switch 102 with respect to the internal reference voltage V1 of switch fault detector 125 and resistance RS1 139 converts the current IESNS 192 into a voltage within the voltage range for the Safe Operation Area (SOA) standard for the respective power switch 102.  An example is further discussed with respect to FIG. 4B.  
Monitoring for both overcurrent and overvoltage at the same sense terminal SNS 118 is quite a difficult challenge.  For overcurrent detection, the sense voltage VSNS representative of the switch current IC 142 may be in the range of 0.2V-0.5V during turn ON and ON state of the power switch 102.  However for overvoltage detection, the threshold to trigger overvoltage could be in the order of thousands of volts during turn OFF and OFF state of the power switch 102, for example: 1050 V.  As such, the sense terminal 118 is subject to a wide voltage range.  By sensing the switch voltage VCE 141 as a current signal ISNS 161 during turn OFF and OFF state may increase the speed of the control scheme.  
FIG. 2A illustrates a timing diagram 200 with example waveforms for the drive signal 231 and the switch voltage VCE 241 under normal, short circuit, and overcurrent conditions during an OFF to ON transition of the power switch.  
The upper waveform illustrates an example drive signal UD 231 that controls turn on and turn off of the power switch.  During the OFF time, the drive signal UD 231 is substantially equal to the off voltage VOFF 244.  During the ON time, the drive signal UD 231 is substantially equal to the on voltage VON 243.  
The switch voltage VCE 241 (i.e., the voltage across the power switch) is shown in the lower portion of timing diagram 200.  The lower left portion illustrates an exemplary switch voltage VCE 241 under normal conditions whereas the lower right portion illustrates an exemplary switch voltage VCE 241 under short circuit and overcurrent conditions.  As shown in the lower left portion of timing diagram 200, the switch voltage VCE 241 quickly falls substantially zero after the power switch transitions from OFF to ON .  In contrast, under short circuit conditions, the switch voltage VCE 241 may initially decrease but then rises again after some time.  In one example, the switch voltage VCE 241 may decrease to its value during normal conditions but then increase.  Under overcurrent conditions, the switch voltage VCE 241 may decrease-- albeit at a much slower rate than normal conditions.  
FIG. 2B illustrates timing diagram 201 with example waveforms for the drive signal 231 and the switch voltage VCE 241 under normal and overvoltage conditions during an ON to OFF transition of the power switch.  The upper waveform illustrates an example drive signal UD 231 that controls turn on and turn off of the power switch.  During the ON time, drive signal UD 231 is substantially equal to the on voltage VON 243.  During the OFF time, drive signal UD 231 is substantially equal to the off voltage VOFF 244.  
The switch voltage VCE 241 (i.e., the voltage across the power switch) is shown in the lower portion of timing diagram 200.  The lower left portion illustrates an exemplary switch voltage VCE 241 under normal conditions whereas the lower right portion illustrates an exemplary switch voltage VCE 241 under overvoltage conditions.  As shown in the lower left portion of timing diagram 201, during the ON to OFF transition, the switch voltage VCE 241 increases from nearly zero volts but remains less than a reference level 246.  In this example, a switch voltage VCE 241 greater than reference level 246 indicates an overvoltage condition.  As shown in the lower right portion of timing diagram 201, under overvoltage conditions, the switch voltage VCE 241 increases from zero volts to a level that is greater than reference level 246, indicating an overvoltage condition. 
FIG. 3A illustrates an example of circuitry within switch fault detector 325 for detecting overvoltage conditions, as well as an example of couplings between such circuitry and drive signal generator 326.  Please note that in addition to circuitry for detecting overvoltage conditions, switch fault detector 325 also includes circuitry for detecting and protecting against overcurrent and short circuit conditions.  For didactic purposes, such circuitry is not shown in FIG. 3A.  However, the circuitry for detecting overvoltage conditions in FIG. 3A can be combined with circuitry for detecting overcurrent and short circuit conditions as shown, e.g., in FIGS. 4A.
The circuitry within switch controller 306 includes a drive signal generator 326 and switch fault detector 325.  Drive signal generator 326 includes an on switch 349 and an off switch 350.  Both on switch 349 and off switch 350 are illustrated as n-type transistors.  One end of on switch 349 is coupled to a source voltage VISO while the other end is coupled to the gate high terminal GH 319.  On switch 349 is controlled by drive state signal 327 via the driver 351.  In operation, when drive state signal 327 indicates that power switch 302 is to be turned ON (e.g., drive state signal 327 is logic high), driver 351 controls on switch 349 into conduction and provides gate high signal UH 329 to gate high terminal GH 319 and resistance 335.  At the same time, off switch 350 is controlled off and drive signal 331 is substantially equal to the gate high signal UH 329. Power switch 302 turns ON in response.  
Off switch 350 is coupled to gate low terminal GL 320 and return COM and is controlled by drive state signal 327 via an inverter 385 and current source 348.  Inverter 385 receives drive state signal 327 and controls current source 348 based thereon.  As shown, current source 348 is coupled to the control terminal of off switch 350.  In operation, when the drive state signal 327 indicates that power switch 302 is to be turned OFF (e.g., drive state signal 327 is logic low), inverter 385 controls current source 348 to provide current to turn on the off switch 350.  Off switch 350 provides gate low signal UL 330 to the gate low terminal 320 and resistance 336.  On switch 349 is controlled off.  Drive signal UD 331 is substantially equal to the gate low signal UL 330.   Power switch 302 turns OFF in response.  As an aside, the current into the gate low terminal 320 may be referred to as the gate low current IGL 360.  
Drive signal generator 326 further includes transistors 352 and 353 coupled together as a current mirror.  The drain of transistor 352 is coupled to receive  clamp signal 334 from switch fault detector 325.  The drain of transistor 353 is coupled to the control terminal (e.g., gate) of off switch 350.  As will be further discussed, transistors 352 and 353 mirror clamp signal 334 and pull current from the control (e.g., gate) terminal of off switch 350.  With less current being input into the control terminal of off switch 350, gate current IGL 360 is reduced.  This in turn reduces the rate at which power switch 302 turns off and the rate of change of switch voltage VCE 341. 
The illustrated switch fault detector 325 senses overvoltage conditions and, when an overvoltage condition is detected, switch fault detector 325 and drive signal generator 326 actively clamp the switch voltage VCE 341.  In further detail, switch fault detector 325 receives the sense signal at the sense terminal SNS 318.  For overvoltage detection, the switch voltage VCE 341 is converted into a current signal, shown as sense current ISNS 361.  Resistance RC1 337 is coupled to sense terminal SNS 318 and the collector/drain of the power switch 302 and converts switch voltage VCE 241.
Switch fault detector 325 includes current source 358 , transistors M1 354, M2 355, M3 356, and M4 357, and current driver 359.  Current source 358 is a variable current source and is coupled to receive drive state signal 327 and the clamp signal 334.  Current source 358 also varies the magnitude of current IREF in response to drive state signal 327 and clamp signal 334.  Details regarding the variation of current IREF by current source 358 are provided during the discussion of FIG. 3B.  
Transistors M1 354, M2 355, M3 356, and M4 357 are coupled together to form a current mirror that can be switched on or off depending on the state of drive state signal 327.  In particular, transistors M1 354, M2 355, and M4 357 are n-type transistors whereas transistor M3 356 is a p-type transistor.  The gates of transistors M1 354 and M2 355, and the drains of transistors M3 356 and M4 357 are coupled together.  The drain of transistor M1 354 and the source of transistor M3 356 are coupled to the sense terminal SNS 318 while the drain of transistor M2 355 is coupled to the current source 358 and the current driver 359.  Further, the sources of transistors M1 354, M2 355, and M4 357 are coupled to the return COM.  The gates of transistor M3 356 and M4 357 are coupled together and coupled to receive the drive state signal 327.  
Current driver 359 is a current buffer and/or amplifier that is coupled to output a version of the difference between current IREF and the mirrored sense current that passes through transistor M2 355.  In operation, switch fault detector 325 receives drive state signal 327 at the gates of transistors M3 356 and M4 357.  The drive state 327 determines whether the switch fault detector 325 is to detect an overvoltage or an overcurrent/short circuit condition.  In particular, when drive state signal 327 is logic low - indicating that power switch 302 is to be OFF or turning off - transistor M3 356 is ON and transistor M4 357 is OFF.  A low-input impedance current mirror is formed by transistors M1 354, M2 355, M3 356.  This low-input impedance current mirror is “seen” from sense terminal SNS 318.  The current that flows through sense terminal SNS 318 and the current mirror is used in active clamping operations.  In contrast, when drive state signal 327 is logic how - indicating that power switch 302 is to be ON or turning on - transistor M3 356 is OFF and transistor M4 357 is ON.  Transistors M1 354, M2 355, M3 356 do not form a current mirror and a high input impedance is “seen” from sense terminal SNS 318.  Other circuitry - such as shown, e.g., in FIGS. 4A, 4B, 4D - detects and protects against overcurrent and short circuit conditions.  
In the illustrated implementation, when the drive state signal 327 indicates that power switch 302 should be OFF or turning off, the switch fault detector 325 is coupled to sense overvoltage conditions using the current ISNS 361 that enters sense terminal SNS 318.  Transistors M1 354, M2 355, M3 356 mirror the received sense current ISNS 361.  The mirrored sense current (i.e., the current that flows through transistor M2 355) is subtracted from the reference current IREF output by current source 358.  Current driver 359 buffers and/or amplifies the difference and outputs clamp signal 334 based on the difference between the mirrored sense current and reference current IREF.  Clamp signal 334 is thus a variable current signal.  In general, if the mirrored sense current is less than the reference current IREF, then clamp signal 334 is substantially zero.  Drive signal generator 326 receives clamp signal 334.  Transistors 352 and 353 mirror clamp signal 334 and control how much current off switch 350 conducts.  As shown, off switch 350 varies the gate low current IGL 360 such that the rate of change in switch voltage VCE 141 is reduced, effectively clamping switch voltage VCE 141.  The off switch 350 initially operates in linear mode during the turn off transition.  Off switch 350 enters saturation mode once to clamp the switch voltage VCE 341.   
Further, the values of resistances RC1 337, RC2 338 may be chosen to adjust the value of the switch voltage VCE 341 that triggers the switch fault detector 325 assert clamp signal 334.  The larger the value of resistance RC1 337, the higher the level of switch voltage VCE 341 that triggers active clamping.  In other words, the higher the value for resistance RC1 337, the higher that the voltage VCE 341 that triggers switch fault detector 325 to assert the clamp signal 334.  
Please note that when power switch 302 should be OFF or turning off and overvoltage conditions are to be sensed, the input impedance of sense terminal SNS 318 is low.  Transistors M1 354, M2 355, M3 356 form a low impedance pathway to the return COM.  The value of resistance RC2 338 can be selected such that the impedance of resistance RC2 338 is much greater than the input impedance of the sense terminal SNS 318 during overvoltage detection.  For example, the input impedance of sense terminal SNS 318 during overvoltage detection may be approximately 4-5 kOhms and the impedance of resistance RC2 338 is approximately 22-82 kOhms.  In one example, resistance RC1 337 may be approximately 1-2 MOhms.  Such a relationship ensures that nearly all of the current that flows through resistance RC1 337 also flows into sense terminal SNS 318.  
As an aside, in the illustrated example, resistance RC2 338 is coupled to the return terminal COM 321.  Alternatively, resistance RC2 338 could be coupled to the emitter terminal, e.g., as shown in FIG. 1.  
FIG. 3B illustrates timing diagram 301 that illustrates various waveforms that can arise when power switch 302 is turning off and should be OFF.  In particular, waveforms for drive state signal 327, reference current signal IREF 358, sense current ISNS 361, clamp signal 334, and gate low current IGL 360 are shown.   Drive state signal 327 is a rectangular pulse waveform with logic high and logic low sections of varying durations.  In the illustrated example, logic high indicates that the power switch should be ON and logic low indicates that the power switch should be OFF.  
At time t0 362, drive state signal 327 transitions to a logic low value.  In response, switch fault detector 325 is coupled to detect overvoltage conditions and receives a sense current ISNS 361 representative of switch voltage VCE 341.  In response to drive state signal 327, current source 358 increases reference current IREF to a first threshold I1 365.  Further, drive signal generator 326 drives off switch 350 into conduction so that  gate low signal UL 330  turns OFF power switch 302.  As shown, gate low current IGL 360 increases to a value to turn off power switch 302.  Between time t0 362 and t1 363, sense current ISNS 361 - and the switch voltage VCE 341 that it represents-- is still relatively low and remains below reference current IREF 358.  As such, clamp signal 334 is substantially zero and the gate low current IGL 360 is substantially a constant, non-zero value.  
At time t1 363, the sense current ISNS 361 begins to rise, indicating that the switch voltage VCE 341 is also rising as power switch 302 turns OFF.  However, sense current ISNS 361 remains less than reference current IREF 358. As such, clamp signal 334 remains substantially equal to zero and gate low current IGL 360 is a substantially constant non-zero value.  
However, at time t2 364, sense current ISNS 361 reaches reference current IREF 358.  This indicates that power switch 302 is in an overvoltage condition.  Clamp signal 334 begins to increase and gate low current IGL 360 decreases.  In the illustrated waveforms, gate low current IGL 360 is an inverted version of clamp signal 334.  As the clamp signal 334 increases, the gate low current IGL 360 decreases.  The magnitude of the decrease in the gate low current IGL 360 is proportional (but generally not equal) to magnitude of the increase of the clamp signal 334.  At time t2 364, the increase in clamp signal 334 triggers current source 358 to increase reference current IREF 358 from the first threshold I1 365 to the second threshold I2 366.  The reference current IREF 358 reaches the second threshold I2 366 within a reference period TREF 367.  In one example, the first threshold I1 365 of reference current IREF 358 may have a lower value to avoid control overshoot.  In one example, the reference current IREF 358 may vary between 200uA to 800uA.  The value for the reference current IREF 358 may be selected to be high enough such that control scheme responds at sufficient speed but low enough to avoid high power dissipation.
Between times t2 364 and t4 387, switch fault detector 325 and drive signal generator 326 are actively controlling off switch 350 to clamp the switch voltage VCE 341 (as shown by the sense current ISNS 361.  In particular, between times t2 364 and t3 386, sense current ISNS 361 is greater than the reference current IREF 358, clamp signal 334 is increasing, and gate low current IGL 360 is decreasing.  At time t3 386, the sense current ISNS 361 reaches its peak value.  Clamp signal 334 also reaches its peak value and the gate low current IGL 360 has reached its lowest value.  In the illustrated implementation, the lowest value of gate low current IGL 360 is shown as zero.  This is coincidence and generally not the case.  The switch fault detector 325 and drive signal generator 326 need the time between times t2 364 and t3 38 to  bring switch voltage VCE 341 under control.  The active clamping that occurs allows the switch controller 306 to slowly decrease the switch voltage VCE 341.  Between time t3 386 and time t4 387, sense current ISNS 361 decreases but remains greater than the reference current IREF 358.  Clamp signal 334 is still non-zero but decreases from its peak value.  Gate low current IGL 360 increases from its valley value.  
At time t4 387, sense current ISNS 361 has fallen below  the reference current IREF 358 and remains so during the entire time that power switch 302 is OFF for the example shown.  Clamp signal 334 falls to zero and gate low current IGL 360 returns to the constant non-zero value.  After time t4 387, the gate voltage decreases to zero and the gate low current IGL 360 falls to zero.
In FIG. 3C, switch fault detector 325 and drive signal generator 326 are coupled and function as described above in reference to FIG. 3A.  However, FIG. 3C illustrates additional circuitry coupled to the sense terminal SNS 318.  As shown, a resistance 390 and a capacitance 345 are coupled together in parallel and in series with a Zener diode 347.  These components are coupled between sense terminal SNS 318 and return COM.  As shown, the parallel-coupled resistance 390 and capacitance 345 are coupled to the cathode of Zener diode 347 whereas the anode of the Zener diode 347 is coupled to return COM.   
In operation, Zener diode 347 disconnects capacitance 345 and resistance 390 from the SNS terminal 318 when the voltage VSNS at the SNS terminal 318 is less than the Zener voltage of Zener diode 347.  Capacitance 345 slows the rate of increase of voltage VSNS at the sense terminal SNS 318, whereas resistance 390 discharges capacitance 345.  During the transition between turn on and turn off of the power switch 302, there is some delay to the effective turn off transition due to the discharging of sense terminal SNS 318.  Further, Zener diode 347 disconnects capacitance 345 and resistance 390 when the drive state signal 327 indicates that the power switch 302 should be off (i.e., drive state signal 327 is logic low) and switch fault detector 325 is to sense overvoltage conditions.  As will be further discussed, during the turn on transition, switch fault detector 325 senses overcurrent and short-circuit conditions using sense voltage VSNS at sense terminal SNS 318).  Switch fault detector 325 includes a blanking circuit that prevents switch fault detector 325 from responding to false faults within a blanking time.  Capacitance 345 slows down the rate of increase of voltage VSNS at the SNS terminal 318 and effectively acts as an externally-set blanking time for switch fault detector 325.  Please note that switch fault detector 325 may also include an internal blanking time.  In some case, the internal blanking time of switch fault detector 325 may be set to a minimal level to operation with fast-switching power switches 302.  For example, the internal blanking time of switch fault detector 325 may be set to 500ns in view of SOA standards for SiC power switches 302.  However, such a relatively short blanking time may be too short for other power switches 302, such as, e.g., IGBTs.  For example, an IGBT power switch 30 may require about 1-1.5us before switch voltage VCE 341 begins to decrease.  A blanking time that is too short (e.g., 500ns) may trigger a false fault.  Capacitance 345 slows down the rate of increase of voltage VSNS at SNS terminal 318 and increases the effective blanking time.  
FIG. 4A illustrates an example of circuitry within switch fault detector 425 for detecting overcurrent or short circuit conditions of the switch controller 402.  The circuitry for detecting overcurrent or short circuit conditions in FIG. 4A can be combined with circuitry for detecting overcurrent and short circuit conditions as shown, e.g., in FIGS. 3A, 3C.  .  
The circuitry within switch controller 406 includes a transceiver 424, a drive signal generator 426, and a switch fault detector 425.  In the illustrated example,  transceiver 424 includes a latch 489 and an inverter 491.  Latch 489 includes two reset inputs R1 and R2.  Inverter 291 is coupled between the set input and the second reset input R2.  Transceiver 424 is coupled to receive a command signal CMD 488 to turn on or turn off the power switch 402.  Command signal CMD 488 may be received from the driver interface and represents a command from the system controller.  In one example, the command may be a rectangular pulse waveform with logic high and logic low sections of variable duration.  Transceiver 424 generates drive state signal 427 based on command signal CMD 488.  As shown, latch 489 receives command signal CMD 488 at its set input and receives an inverted version of the command signal CMD 488 at its second reset input R2.  A leading edge in the command signal CMD 488 may indicate that power switch 402 is to be turned on.  A trailing edge may indicate that power switch 402 is to be turned off.  In operation, latch 489 outputs a logic high value (i.e., drive state signal 427 is logic high) at the leading edge of the command signal CMD 488 and outputs a logic low value (i.e., drive state signal 427 is logic low) at the trailing edge of the command signal CMD 488.  Other implementations may of course use other forms of command signal CMD 488 and/or drive state signal 427 may be generated using other circuitry.  
Transceiver 424 is also coupled to receive a fault signal 433 from switch fault detector 425.  As shown,  fault signal 433 is received at the first reset input R1 of the latch 489.  As discussed further below, switch fault detector 425 asserts the fault signal 433 in response to a sensed overcurrent or short circuit condition.  In response to fault signal 433 being asserted, latch 489 resets and drive state signal 427 transitions to logic low.  
Drive signal generator 426 includes an on switch 449 and an off switch 450.  Both on switch 449 and off switch 450 are shown as n-type transistors.  One end of on switch 449 is coupled to source voltage VISO whereas the other end is coupled to gate high terminal GH 419.  On switch 449 is controlled by drive state signal 427 via driver 451.  In operation, when drive state signal 427 indicates that power switch 402 is to be turned ON (i.e., drive state signal 427 is logic high),  driver 451 controls on switch 449 to turn ON and provides a gate high signal UH 429 to the gate high terminal GH 419 and resistance 435.  Off switch 450 is also controlled off.  Drive signal 431 is substantially the same as gate high signal UH 429 and power switch 402 is turned ON.  
Off switch 450 is coupled between the gate low terminal GL 420 and return COM.  Off switch 450 is controlled by drive state signal 427 via inverter 485 and current source 448.  Inverter 485 receives drive state signal 427 and controls current source 448.  As shown, current source 448 is coupled to control off switch 450.  In operation, when the drive state signal 427 indicates that power switch 402 is to be turned OFF (i.e., drive state signal 427 is logic low), inverter 485 controls the current source 448 to provide enough current to turn on off switch 450.  Off switch 450 couples gate low terminal 420 to return COM and a gate low signal UL 430 flows through off switch 450 and resistance 436.  On switch 449 is OFF and power switch 402 is turned OFF.  The current into the gate low terminal 420 may be referred to as the gate low current IGL 460.  
The illustrated implementation of switch fault detector 425 includes transistors M1 454, M2 455, M3 456, and M4 457, a voltage source 469 that outputs a voltage V1, a comparator 470, and a blanking circuit 471.  Transistors M1 454, M2 455, M3 456, and M4 457 are identical to transistors M1 354, M2 355, M3 356, and M4 357 (FIG. 3A, 3C) and coupled together to form a current mirror that can be switched on or off depending on the state of drive state signal 427.  Comparator 470 includes an inverting input and a non-inverting input.  The inverting input is coupled to receive voltage V1 output by voltage source 469.  The non-inverting is coupled to sense terminal SNS 418 and receives voltage VSNS 418.  The output of comparator 470 is coupled to blanking circuit 471.  As discussed further below, blanking circuit 471 is coupled to blanks the output of comparator 470 for an internal blanking time after the power switch 402 turns ON.  The illustrated switch fault detector 425 shown is to sense overcurrent and/or short circuit conditions.  In response to detection of an overcurrent or short circuit condition, switch fault detector 425, transceiver 424, and drive signal generator 426 turn OFF power switch 402.  Switch fault detector 425 receives the sense signal at the sense terminal SNS 418.  For overcurrent and/or short circuit detection, the switch current IC 442 is read as a voltage signal, i.e., sense voltage VSNS 418.  Resistance RC1 437 is coupled between sense terminal SNS 418 and the collector/drain of the power switch 402.  Resistance RC2 438 is coupled to sense terminal SNS 418 and either return COM or emitter/source voltage VEE.  Resistances RC1 437 and RC2 438 form a voltage divider that provides a voltage at sense terminal VSNS 418.  Although only a single resistor is shown for RC1 437 and RC2 438, it should be appreciated that multiple resistors can be used. 
In operation, switch fault detector 425 receives drive state signal 427 at the gates of transistors M3 456 and M4 457.  In operation, the state of the drive state signal 427 indicates whether the switch fault detector 425 is to detect an overvoltage or an overcurrent/short circuit condition.  
When drive state signal 427 indicates that the power switch 402 is to be ON (i.e., when drive state signal 427 is logic high), switch fault detector 425 is coupled to sense overcurrent and/or short circuit conditions using voltage VSNS at sense terminal SNS 418.  With drive state signal 427 being logic high, transistor M3 456 is OFF and transistor M4 457 is ON. Transistors M1 454 and M2 455 do not operate as a current mirror.  Since transistors M1 454 and M2 455 do not operate as a current mirror, the impedance seen at sense terminal SNS 418 is the input impedance of comparator 470 and the input impedance of sense terminal SNS 418 is thus high.  Comparator 470 receives voltage SNS at the sense terminal SNS 418 and compares the sense voltage VSNS to the sum of voltage V1 and VEE.  If sense voltage VSNS exceeds the sum of voltage V1 and VEE, then comparator 470 outputs an indication of a fault.  The output of comparator 470 is received by blanking circuit 471.  Blanking circuit 417 blanks the output of comparator 470 for an internal blanking time after the power switch 402 turns ON.  After the internal blanking time has passed, the output of blanking circuit 471 includes any indication of a fault and in designated in the illustrated implementation as fault signal 433.  Thus, fault signal 433 is asserted when the sense voltage VSNS is greater than the sum of voltage V1 469 and VEE 468 after the internal blanking time has passed.  The asserted fault signal 433 resets latch 489 and drive state signal 427 transitions to a logic low value to turn off on switch 449 and turn on off switch 450.  In response, power switch 402 is turned off.
The values of resistances RC1 437 and RC2 438 are determined in part by the internal voltage reference V1 of voltage source 469 and the desired desaturation level of the power switch 402.  Further, sense terminal SNS 418 has a high input impedance which is in parallel with resistance RC2 438.  In the illustrated example of FIG. 4A, the value of resistance RC2 438 can be selected to adjust the desaturation level relative to the internal reference V1 of voltage source 469.  The greater the value of resistance RC2 438, the lower the desaturation level and the lower the value of the switch current IC 442 that triggers switch fault detector 425 to sense a fault.  
In FIG. 4B, switch fault detector 425, transceiver 424, and drive signal generator 426 are substantially the same as shown in FIG. 4A.  However, FIG. 4B includes a power switch 402 that includes a sense terminal 483 (shown in dashed lines).  Sense terminal 483 is a tap terminal of, e.g., an IGBT power switch 402 and outputs a current that is a small percentage of current ICE that flows through power switch 402.  Further, resistances RS1 439 and RS2 440 are coupled to sense terminal 483 to provide a sense signal.  In addition, resistance RC2 438 has been removed.
Sense terminal 482 of power switch 402 outputs a current IESNS 492.  Current IESNS 492 is a small percentage of switch current IC 442.  Resistances RS1 439 and RS2 440 are coupled together as a voltage divider to provide a sense voltage VSNS to the sense terminal SNS 418.  Sense voltage VSNS represents current IESNS 492.  As shown, resistance RS1 439 is coupled to the sense terminal 483 and the emitter/source of the power switch 402.  Resistance RS2 440 is coupled to the sense terminal 483 of the power switch 402 and the sense terminal SNS 418 of switch controller 406.    The voltage across resistance RS1 139 is proportional to the total switch current IC 142.  Resistance RS2 is used to couple the voltage across RS1 to the sense terminal SNS 118.  
As with RC1, RS1, and RS2 in FIG. 4A, resistance RS2 adjusts the desaturation level relative to the internal reference voltage V1.  Resistance RS2 couples a low voltage across RS1 to the sense terminal SNS 418.  The value of RS1 is generally less than 50 ohms, e.g., usually around 10-20 ohms.  Resistance RS2 is approximately 100kOhms.  Resistance RS2 440 adjusts the desaturation level for the power switch 402 relative to the internal reference voltage V1 of current source.  The greater the value of resistance RS2 440, the lower the desaturation level that triggers sensing of a fault by the switch fault detector 425.  Resistance RS1 439 converts current IESNS 492 into a voltage above the voltage range of the SOA of power switch 402.  In one example, the voltage range of power switch 402 may be from 0.2V to 0.6V for SOA compliance.  
FIG. 4C is a timing diagram 401 that illustrates various waveforms that can arise when power switch 402 is turning on and should be ON.  In particular, waveforms of drive state signal 427, sense voltage VSNS 418, and fault signal 433 are shown.  At time t0 462, drive state signal 427 transitions from logic low (indicating that power switch 402 is to be OFF) to logic high (indicating that power switch 402 is to be ON).  Sense voltage VSNS 418 - which represents switch current IC 442 - also increases.  Between time t0 462 and time t1 463,  sense voltage VSNS 418 remains below the sum of voltage V1 and emitter voltage VEE.  Fault signal 433 remains logic low (unasserted).  
At time t1 463, sense voltage VSNS 418 reaches the threshold set by than the sum of voltage V1 and emitter voltage VEE.  However, fault signal 433 remains logic low (unasserted) due to the internal blanking time TB set by the blanking circuit 471.    At time t2 464, sense voltage VSNS 418 remains greater than the threshold set by than the sum of voltage V1 and emitter voltage VEE and blanking time TB 471 has passed.  Fault signal 433 is asserted and transitions to a logic high value.  In response, drive state signal 427 transitions to a logic low value and the power switch 402 is turned off.  Switch current IC 442 decreases and the sense voltage VSNS 418 decreases.  In one example, the threshold set by voltage V1 and emitter voltage VEE may be between 200mV to 500mV.  The threshold may be selected to allow both Sense-IGBTs and MOSFETs to be monitored.
The dashed box shown in FIG. 4C illustrates the sense voltage VSNS 418 for FIGS. 4A and 4B.  
For FIG. 4A with resistance RC2 438 coupled to emitter VEE 464, the sense voltage VSNS 418 is substantially:
2020025444.tif 000018
For FIG. 4A with resistance RC2 438 coupled to return COM 421, the sense voltage VSNS 418 is substantially:
2020025444.tif 000019
For FIG. 4B, the sense voltage VSNS 418 is substantially: 
2020025444.tif 000020
In FIG. 4D switch fault detector 425, transceiver 424 and drive signal generator 426 are substantially the same as shown in FIGS. 4A, 4B. However, FIG. 4D includes additional circuitry coupled to the sense terminal SNS 418.  As shown, resistance 490 and capacitance 445 are coupled together in parallel.  The parallel-coupled resistance 490 and capacitance 445 are coupled in series with the Zener diode 447.  These component are coupled between sense terminal SNS 418 and the cathode of a Zener diode 447.  The anode of Zener diode 447 is coupled to return COM.
In operation, Zener diode 447 disconnects capacitance 445 from the SNS terminal 418 in response to voltage VSNS at the SNS terminal 418 falling below the Zener voltage of Zener diode 447.  Capacitance 445 slows down the increase of the voltage VSNS at the sense terminal SNS 418.  Resistance 490 discharges capacitance 445.  During the transition between ON and OFF states of power switch 402, there is some delay due to discharging sense terminal SNS 418.  Further, Zener diode 447 disconnects capacitance 445 and resistance 490 when drive state signal 427 indicates that the power switch 402 is to be off (i.e., when drive state signal 427 is logic low).  
During turn on, switch fault detector 425 senses overcurrent and short circuit conditions using sense voltage VSNS 418.  Blanking circuit 471 prevents switch fault detector 425 from responding to false faults within an internal blanking time TB.  Capacitance 450 slows down rate of increase of sense voltage VSNS 418.  As such, the effective blanking time of the switch fault detector 425 can be increased using external circuitry.  For example, the internal blanking time TB of the switch fault detector 425 may be set to 500ns to comply with SOA standards for a SiC power switch 402.  However, this blanking time of 500ns may be too short for IGBT power switches 402.  For example, an IGBT power switch 402 may require  1-1.5us before switch voltage VCE 441 begins to decrease.  An effective blanking time of 500ns may be too short a trigger a false fault.  Capacitance 445 slows the rate of increase of voltage VSNS 418 and increases the effective blanking time of switch fault detector 425.
FIGS. 5 illustrates an example inductive coupling between a transmitter 508 and a receiver 510 within an integrated circuit package.  The driver interface may be one example of the transmitter and the drive circuit may be one example of the receiver.  The inductive coupling shown in FIG. 5 may be one example of the communication link 114 discussed above (FIG. 1). 
In FIG. 5, the inductive coupling includes a transmit loop 511 and a receiver loop 513 that are defined in the lead frame 500 of the integrated circuit package. Lead frame 500 is disposed substantially within an encapsulated portion 563 of an integrated circuit package.  In the illustrated implementation, the lead frame 500 includes a first conductor including the transmit loop 511 and a second conductor including the receiver loop 513.  The second conductor of the lead frame is galvanically isolated from the first conductor.  Transmitter conductive loop 511 is disposed proximate to the receiver conductive loop 513 to provide a magnetically coupled communication link between the transmitter conductive loop 511 and the receiver conductive loop 513.  In addition, leads 551 and 552 are coupled to a respective die attach pad 553 and die attach pad 554.  Elements within the encapsulation 563 are disposed within the encapsulated portion of the integrated circuit package.  Further shown in FIG. 5 are transmitter 508, receiver 510, pads 555, 556, 558, and 557, and bond wires 559, 560, 561, and 562.  
In one example, transmitter 508 and receiver 510 are implemented as circuits in integrated circuit dice included within the encapsulated portion of the integrated circuit package.  Die attach pad 553, which is part of the first conductor of lead frame 560, is denoted by diagonal cross-hatching in FIG. 5 and denotes the portion of the lead frame 500 onto which transmitter 508 is mounted.  Similarly, die attach pad 554, which is part of the second conductor of lead frame 500, is shaded with diagonal cross-hatching in FIG. 5 and denotes the portion of the lead frame 500 onto which the receiver 510 is mounted.  In one example, the transmitter 508 and receiver 510 are attached to the respective isolated first and second conductors of the lead frame 500 utilizing an adhesive.  The adhesive may be non-conductive.  In another example, the adhesive may be conductive.  
Leads 551 and 552 denote portions of the lead frame 500 which may couple to circuits that are external to the integrated circuit package (in other words, outside of profile 563).  Although not shown, various bond wires may couple either the transmitter 508 or the receiver 510 to any of the leads 551 or 552.
The portion of lead frame 500 shaded by loosely packed dots in FIG. 5 corresponds to the transmitter conductive loop 511.  The portion of lead frame 500 and bond wires 559 and 560 complete the transmitter conductive loop 511.  Bond wire 559 and 560 are attached to the portion of lead frame 500 corresponding to the transmitter conductive loop 511 using wire bonding techniques.  Further, the bond wire 559 is coupled to transmitter 508 through pad 555 whereas bondwire 560 is coupled to the transmitter 508 through pad 556.
The portion of the lead frame 500 shaded by densely packed dots in FIG. 5 corresponds to the receiver conductive loop 513.  Bond wires 561 and 562 are attached to the portion of lead frame 500 corresponding to the receiver conduction loop 513 using wire bonding techniques.  Bond wires 561 and 562 couple the portion of the lead frame 500 corresponding to the receiver conduction loop 513 to the receiver 510 via pads 558 and 557, respectively.  By utilizing galvanically isolated magnetically coupled conductive loops of the lead frame to provide a communications link between the transmitter and, very little cost is added.  In addition, utilizing the lead frame may also reduce the overall size of the switch controller and the cost of the package.
As mentioned above, the driver interface may be one example of transmitter 508 while the drive circuit may be one example of the receiver 510.  The driver interface may send communications to the drive circuit, such as a command signal to turn ON or OFF the power switch, which is transmitted by the inner loop 511 (transmit loop 511) and received by the outer loop 513 (receiver loop 513).  The drive circuit can send communications to the driver interface, such as a fault signal, which is transmitted by the outer lop 513 (receiver loop 513) and received by the inner loop 511 (transmit loop 511).  As such, the inductive coupling shown in FIG. 5 may also be an example of bidirectional communication. 
FIG. 6 illustrates an example power converter 600 that includes switch controllers in accordance with examples of the present invention.  Power converter 600 provides electrical energy to a load 610.  Power converter 600 includes two power switches6 and 606 coupled in series.  In addition, power converter 600 receives an input voltage 602 (UIN).  Power converter 600 is designed to transfer electrical energy from the input to a load 610 by controlling the switching of power switches 604 and 606.  In different implementations, the power converter 600 can control voltage, current, or power levels of the energy output to the load.  
In the example shown in FIG. 6, the power switches 604 and 606 are n-channel IGBTs.  However, examples of the present invention can also be used in combination with other power switches.  For example, metal-oxide-semiconductor field-effect transistors (MOSFETs), bipolar transistors, injection enhancement gate transistors (IEGTs) and gate turn-off thyristors (GTOs) can be used.  In addition, the power converter 600 can be used with power switches which are based on gallium nitride (GaN) semiconductors or silicon carbide (SiC) semiconductors. 
Power switches 604 and 606 are each controlled by a first and second switch controllers 618, 620.  The first switch controller 618 and the second switch controller 620 may include the switch controller described above.  The first switch controller 618 and the second switch controller 620 provide a first and second gate driver signal 630 and 632 (UDR1, UDR2) which control the switching of the first and second IGBTs 604 and 606.  The two control circuits 618 and 620 can optionally be controlled by a system controller 614.  Such a system controller can include an input for receiving system input signals 616.  In the example shown in FIG. 6, two power semiconductor switches with a half-bridge configuration are illustrated.  However, other topologies can also be used. 
The above description of illustrated examples of the present invention, including what is described in the Abstract, are not intended to be exhaustive or to be limitation to the precise forms disclosed.  While specific embodiments of, and examples for, the invention are described herein for illustrative purposes, various equivalent modifications are possible without departing from the broader spirit and scope of the present invention.  Indeed, it is appreciated that the specific example voltages, currents, frequencies, power range values, times, etc., are provided for explanation purposes and that other values may also be employed in other embodiments and examples in accordance with the teachings of the present invention.  
These modifications can be made to examples of the invention in light of the above detailed description.  The terms used in the following claims should not be construed to limit the invention to the specific embodiments disclosed in the specification and the claims.  Rather, the scope is to be determined entirely by the following claims, which are to be construed in accordance with established doctrines of claim interpretation.  The present specification and figures are accordingly to be regarded as illustrative rather than restrictive.
Although the present invention is defined in the claims, it should be understood that the present invention can alternatively be defined in accordance with the following embodiments: 
Embodiment 1.           Driver circuitry for driving a power semiconductor switch, the power semiconductor switch having a control input and main terminals, the driver circuitry comprising:  control terminal driver circuitry configured to be coupled to the control input of the power semiconductor switch and provide a drive signal thereto;  a sense terminal configured to be coupled to a main terminal of the power semiconductor switch;  a first current comparator coupled to compare, during turn-off, a signal received from the sense terminal to a turn-off threshold and output a first signal representative of a result of the comparison, wherein the turn-off threshold represents a highest voltage of the main terminal during turn-off;  a second comparator coupled to compare, during turn-on, a signal received from the sense terminal to a turn-on threshold and output a second signal representative of a result of the comparison, wherein the turn-on threshold represents a highest voltage of the main terminal during turn-on.
Embodiment 2.           The driver circuitry of embodiment 1, further comprising switching circuitry switchable to couple the first current comparator to the sense terminal during turn-off and in the OFF state and decouple the first current comparator from the sense terminal during turn-on and in the ON state.
Embodiment 3.           The driver circuitry of embodiment 2, wherein the switching circuitry is coupled to receive a drive state signal indicative of whether the power semiconductor switch is to be in the OFF state or in the ON state.
Embodiment 4.           The driver circuitry of any preceding embodiment, wherein the turn-off threshold also represents the highest voltage of the main terminal in the OFF state; and the turn-on threshold also represents the highest voltage of the main terminal in the ON state.
Embodiment 5.           The driver circuitry of any preceding embodiment, wherein the control terminal driver circuitry is responsive to reduce a rate of turn-off in response to the first signal indicating that a voltage of the main terminal during turn-off exceeds the turn-off threshold. 
Embodiment 6.           The driver circuitry of any preceding embodiment, wherein: the driver circuitry further comprises a current mirror coupled between the sense terminal and the first comparator.  
Embodiment 7.           The driver circuitry of any preceding embodiment, further comprising timer circuitry to time a duration during which the second signal indicates that the signal received from the sense terminal exceeds the turn-on threshold during turn-on.
Embodiment 8.           The driver circuitry of any preceding embodiment, wherein the first comparator, the second comparator, and the switching circuitry are in a single semiconductor package, wherein the sense terminal is a terminal of the package.
Embodiment 9.           The driver circuitry of any preceding embodiment, wherein the turn-off threshold is a variable threshold. 
Embodiment 10.         The driver circuitry of any preceding embodiment, wherein an input impedance of the sense terminal is relatively lower during turn-off than during turn-on, for example, whereon the input impedance of the sense terminal is less than 200 kOhms during turn-off and greater than 10 MOhms during turn-on, for example, whereon the input impedance of the sense terminal is less than 10 kOhms during turn-off and greater than 100 MOhms during turn-on.  
Embodiment 11.         Driver circuitry for driving a power semiconductor switch, the power semiconductor switch having a control input and main terminals, the driver circuitry comprising:  control terminal driver circuitry configured to be coupled to the control input of the power semiconductor switch and provide a drive signal thereto;  a sense terminal configured to be coupled to a main terminal of the power semiconductor switch;  a current mirror coupled to the sense terminal to mirror a current input into the sense terminal during turn-off;  a first current comparator coupled to compare a current signal received from the current mirror to a first current threshold and output a first signal representative of a result of the comparison, wherein the first current threshold represents a highest voltage of the main terminal during turn-off;  a second comparator coupled to compare a signal received from the sense terminal to a turn-on threshold and output a second signal representative of a result of the comparison, wherein the turn-on threshold represents a highest voltage of the main terminal during turn-on.
Embodiment 12.         The driver circuitry of embodiment 11, further comprising switching circuitry switchable to couple the current mirror to the sense terminal during turn-off and in the OFF state and decouple the current mirror from the sense terminal during turn-on and in the ON state.
Embodiment 13.         The driver circuitry of embodiment 12, wherein the switching circuitry is coupled to receive a drive state signal indicative of whether the power semiconductor switch is to be in the OFF state or in the ON state.
Embodiment 14.         The driver circuitry of any one of embodiments 11 to 13, wherein:  the first current threshold also represents the highest voltage of the main terminal in the OFF state; and the turn-on threshold also represents the highest voltage of the main terminal in the ON state.
Embodiment 15.         The driver circuitry of any one of embodiments 11 to 14, wherein the control terminal driver circuitry is responsive to reduce a rate of turn-off in response to the first signal indicating that a voltage of the main terminal during turn-off exceeds the first current threshold. 
Embodiment 16.         The driver circuitry of any one of embodiments 11 to 15, further comprising timer circuitry to time a duration during which the second signal indicates that the signal received from the sense terminal exceeds the turn-on threshold during turn-on.
Embodiment 17.         The driver circuitry of any one of embodiments 11 to 16, wherein the first comparator, the second comparator, and the switching circuitry are in a single semiconductor package, wherein the sense terminal is a terminal of the package.
Embodiment 18.         The driver circuitry of any one of embodiments 11 to 17, wherein the first current threshold is a variable threshold. 
Embodiment 19.         The driver circuitry of any one of embodiments 11 to 18, wherein an input impedance of the sense terminal is relatively lower during turn-off than during turn-on, for example, whereon the input impedance of the sense terminal is less than 200 kOhms during turn-off and greater than 10 MOhms during turn-on, for example, whereon the input impedance of the sense terminal is less than 10 kOhms during turn-off and greater than 100 MOhms during turn-on.  
CLAIMS
1.                  Driver circuitry for driving a power semiconductor switch, the power semiconductor switch having a control input and main terminals, the driver circuitry comprising:
control terminal driver circuitry configured to be coupled to the control input of the power semiconductor switch and provide a drive signal thereto;
a sense terminal configured to be coupled to a main terminal of the power semiconductor switch;
a current mirror coupled to the sense terminal to mirror a current input into the sense terminal during turn-off;
a first current comparator coupled to compare a current signal received from the current mirror to a first current threshold and output a first signal representative of a result of the comparison, wherein the first current threshold represents a highest voltage of the main terminal during turn-off; and
a second comparator coupled to compare a signal received from the sense terminal to a turn-on threshold and output a second signal representative of a result of the comparison, wherein the turn-on threshold represents a highest voltage of the main terminal during turn-on.
2.                  The driver circuitry of claim 1, further comprising switching circuitry switchable to couple the current mirror to the sense terminal during turn-off and in the OFF state and decouple the current mirror from the sense terminal during turn-on and in the ON state.
3.                  The driver circuitry of claim 2, wherein the switching circuitry is coupled to receive a drive state signal indicative of whether the power semiconductor switch is to be in the OFF state or in the ON state.
4.                  The driver circuitry of any one of claims 1 to 3, wherein:
the first current threshold also represents the highest voltage of the main terminal in the OFF state; and 
the turn-on threshold also represents the highest voltage of the main terminal in the ON state.
5.                  The driver circuitry of any one of claims 1 to 4, wherein the control terminal driver circuitry is responsive to reduce a rate of turn-off in response to the first signal indicating that a voltage of the main terminal during turn-off exceeds the first current threshold. 
6.                  The driver circuitry of any one of claims 1 to 5, further comprising timer circuitry to time a duration during which the second signal indicates that the signal received from the sense terminal exceeds the turn-on threshold during turn-on.
7.                  The driver circuitry of any one of claims 1 to 6, wherein the first comparator, the second comparator, and the switching circuitry are in a single semiconductor package, wherein the sense terminal is a terminal of the package.
8.                  The driver circuitry of any one of claims 1 to 7, wherein the first current threshold is a variable threshold. 
9.                  The driver circuitry of any one of claims 1 to 8, wherein an input impedance of the sense terminal is relatively lower during turn-off than during turn-on, for example, whereon the input impedance of the sense terminal is less than 200 kOhms during turn-off and greater than 10 MOhms during turn-on, for example, whereon the input impedance of the sense terminal is less than 10 kOhms during turn-off and greater than 100 MOhms during turn-on.  
ABSTRACT
Driver circuitry for driving a power semiconductor switch is described.  The power semiconductor switch has a control input and main terminals.  The driver circuitry includes control terminal driver circuitry configured to be coupled to the control input of the power semiconductor switch and provide a drive signal thereto; a sense terminal configured to be coupled to a main terminal of the power semiconductor switch; a current mirror coupled to the sense terminal to mirror a current input into the sense terminal during turn-off; a first current comparator coupled to compare a current signal received from the current mirror to a first current threshold and output a first signal representative of a result of the comparison; and a second comparator coupled to compare a signal received from the sense terminal to a turn-on threshold and output a second signal representative of a result of the comparison.  The turn-on threshold represents a highest voltage of the main terminal during turn-on.  The first current threshold represents a highest voltage of the main terminal during turn-off.
2020025444.tif 000021
2020025444.tif 000022
2020025444.tif 000023
2020025444.tif 000024
2020025444.tif 000025
2020025444.tif 000026
2020025444.tif 000027
2020025444.tif 000028
2020025444.tif 000029
2020025444.tif 000030
2020025444.tif 000031