(57)【要約】      （修正有）【課題】小面積かつ低消費電力なハイブリッド型ＡＮＣ（Ａｃｔｉｖｅ  ｎｏｉｓｅ  ｃｏｎｔｒｏｌ）システムを提供する。【解決手段】ハイブリッド型ＡＮＣシステムＢは、第１サンプリングレートの第１ノイズキャンセル信号を出力するフィードバック型ＡＮＣ回路１２と、第２サンプリングレートの第２ノイズキャンセル信号を出力するフィードフォワード型ＡＮＣ回路１５と、入力された第１オーディオ信号をオーバーサンプリングして第２オーディオ信号として出力するインタポレータ１６と、第１ノイズキャンセル信号、第２ノイズキャンセル信号及び第２オーディオ信号を、クロック信号に同期させて出力する出力制御部２０と、出力制御部によって出力された各信号が入力される加算器１７と、加算器の出力信号をＤＡ変換して出力するＤＡＣ１８と、を備える。【選択図】図３
2020181046.tif 000002
【特許請求の範囲】
【請求項１】
第１サンプリングレートの第１ノイズキャンセル信号を出力するフィードバック型ＡＮＣ回路と、
第２サンプリングレートの第２ノイズキャンセル信号を出力するフィードフォワード型ＡＮＣ回路と、
入力された第１オーディオ信号をオーバーサンプリングして第２オーディオ信号として出力するインタポレータと、
前記第１ノイズキャンセル信号、前記第２ノイズキャンセル信号、及び前記第２オーディオ信号を、クロック信号に同期させて出力する出力制御部と、
前記出力制御部によって出力された前記第１ノイズキャンセル信号、前記出力制御部によって出力された前記第２ノイズキャンセル信号、及び前記出力制御部によって出力された前記第２オーディオ信号が入力される加算器と、
前記加算器の出力信号をＤＡ変換して出力するＤＡＣと、
を備えるハイブリッド型ＡＮＣシステムであって、
前記第１サンプリングレート及び前記第２サンプリングレートの少なくとも一方は、前記第２オーディオ信号のサンプリングレートのｎ倍であり、
ｎは２以上の整数である、ハイブリッド型ＡＮＣシステム。
【請求項２】
請求項１に記載のハイブリッド型ＡＮＣシステムであって、
前記ＤＡＣは、前記加算器の出力信号をＤＡ変換した後、前記第２オーディオ信号の折り返し成分を低減又は除去するＬＰＦを通過させてから出力する、ハイブリッド型ＡＮＣシステム。
【請求項３】
請求項１又は２に記載のハイブリッド型ＡＮＣシステムであって、
前記第１サンプリングレートは前記第２サンプリングレートと等しい、ハイブリッド型ＡＮＣシステム。
【請求項４】
請求項１から３のいずれか一項に記載のハイブリッド型ＡＮＣシステムであって、
前記第１サンプリングレート及び前記第２サンプリングレートの一方は、前記第２オーディオ信号のサンプリングレートと等しい、ハイブリッド型ＡＮＣシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ハイブリッド型ＡＮＣシステムに関する。
【背景技術】
【０００２】
ヘッドフォンなどのノイズ除去技術として、フィードフォワード型ＡＮＣ（Ａｃｔｉｖｅ  ｎｏｉｓｅ  ｃｏｎｔｒｏｌ）と、フィードバック型ＡＮＣがある。
【０００３】
フィードバック型ＡＮＣは、ヘッドフォンの内側に騒音用マイクがあり、騒音用マイクで収音した騒音信号の位相を反転した信号をスピーカーで出力し、帰還制御を行うことで、ヘッドフォン外部から侵入したノイズをキャンセルさせるものである。帰還制御を行っているため高いノイズキャンセル効果を持っているが、フィードバックループによる発振を考慮する必要がある。
【０００４】
フィードフォワード型ＡＮＣは、ヘッドフォンの外側に騒音用マイクがあり、騒音用マイクで収音した騒音信号に対してヘッドフォン外部から侵入したノイズ信号と同ゲインかつ位相を反転させた信号となるように処理し、この信号をスピーカーで出力し、耳に近いところでノイズをキャンセルさせるものである。フィードフォワード型は、ループがないため発振する可能性はなく安定度が高いが、ユーザー毎に耳の形状が異なるため高いノイズキャンセル効果を持っていない。
【０００５】
図１は、ハイブリッド型ＡＮＣシステムＡの概略構成を示すブロック図である。ハイブリッド型ＡＮＣシステムＡは、上記フィードバック型ＡＮＣとフィードフォワード型ＡＮＣを組み合わせたものである。フィードフォワード型ＡＮＣでキャンセルした残りのノイズをフィードバック型ＡＮＣでキャンセルさせることでさらに高いキャンセル効果を持つ。
【０００６】
詳細には、ハイブリッド型ＡＮＣシステムＡは、第１マイクロフォン１０と、第１ＡＤＣ（Analog-Digital Converter）１１と、第１ＡＮＣ回路１２と、第２マイクロフォン１３と、第２ＡＤＣ１４と、第２ＡＮＣ回路１５と、インタポレータ１６と、加算器１７と、ＤＡＣ（Digital-Analog Converter）１８と、スピーカ１９と、を備える。
【０００７】
第１マイクロフォン１０、第１ＡＤＣ１１、及び第１ＡＮＣ回路１２が、フィードバック型ＡＮＣを実施する。以下、第１ＡＮＣ回路１２が出力するノイズキャンセル信号を、第１ノイズキャンセル信号ともいう。また、第２マイクロフォン１３、第２ＡＤＣ１４、及び第２ＡＮＣ回路１５が、フィードフォワード型ＡＮＣを実施する。以下、第２ＡＮＣ回路１５が出力するノイズキャンセル信号を、第２ノイズキャンセル信号ともいう。
【０００８】
インタポレータ１６は、入力されたオーディオ信号をオーバーサンプリングする。以下、オーバーサンプリング前のオーディオ信号を第１オーディオ信号ともいい、オーバーサンプリング後のオーディオ信号を第２オーディオ信号ともいう。
【０００９】
加算器１７には、第１ＡＮＣ回路が出力する第１ノイズキャンセル信号と、第２ＡＮＣ回路が出力する第２ノイズキャンセル信号と、インタポレータ１６が出力する第２オーディオ信号と、が入力される。ＤＡＣ１８は、加算器１７によって出力されたデジタル信号をアナログ信号に変換して、スピーカ１９に出力する。
【００１０】
ここで、例えば特許文献１及び２に記載されるように、フィードバック型ＡＮＣ及びフィードフォワード型ＡＮＣのキャンセル効果を持たせることができる周波数帯域は、ＡＤＣ＋ＡＮＣ＋ＤＡＣの遅延時間に大きく影響される。ＡＤＣ＋ＡＮＣ＋ＤＡＣの遅延時間を短くするには、ＡＤＣ＋ＡＮＣ＋ＤＡＣのオーバーサンプリング周波数を上げることで可能となる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特許第４８８２７７３号
【特許文献２】特許第５３５２９５２号
【発明の概要】
【発明が解決しようとする課題】
【００１２】
図２は、従来技術のハイブリッド型ＡＮＣシステムＡの概略構成を示すブロック図である。図２のように、第１ＡＮＣ回路１２が出力する第１ノイズキャンセル信号と、第２ＡＮＣ回路１５が出力する第２ノイズキャンセル信号は、同じサンプリング周波数にする。また、オーディオ信号をノイズキャンセル信号と合成する場合は、オーディオ信号をノイズキャンセル信号と同じサンプリング周波数までオーバーサンプリングする必要がある。
【００１３】
ここで、ノイズキャンセルを行う帯域を広くするためには、ノイズキャンセル信号の生成遅延を短くする必要があり、これはノイズキャンセル信号のサンプリング周波数を上げることで対応可能である。
【００１４】
しかし、ノイズキャンセル信号のサンプリング周波数が上がると、ノイズキャンセル信号生成回路の面積及び消費電力が大きくなる。
【００１５】
また、オーディオ信号のオーバーサンプリング比もノイズキャンセル信号のサンプリング周波数に応じて、大きくしなければならず、この場合もインタポレータ回路の面積、及び消費電力は、オーバーサンプリング比が大きくなるほど増大する。
【００１６】
つまり、従来技術は、小面積かつ低消費電力なハイブリッド型ＡＮＣシステムを実現できないという問題がある。
【００１７】
本発明は、小面積かつ低消費電力なハイブリッド型ＡＮＣシステムを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一実施形態に係るハイブリッド型ＡＮＣシステムは、
第１サンプリングレートの第１ノイズキャンセル信号を出力するフィードバック型ＡＮＣ回路と、
第２サンプリングレートの第２ノイズキャンセル信号を出力するフィードフォワード型ＡＮＣ回路と、
入力された第１オーディオ信号をオーバーサンプリングして第２オーディオ信号として出力するインタポレータと、
前記第１ノイズキャンセル信号、前記第２ノイズキャンセル信号、及び前記第２オーディオ信号を、クロック信号に同期させて出力する出力制御部と、
前記出力制御部によって出力された前記第１ノイズキャンセル信号、前記第２ノイズキャンセル信号、及び前記第２オーディオ信号が入力される加算器と、
前記加算器の出力信号をＤＡ変換して出力するＤＡＣと、
を備えるハイブリッド型ＡＮＣシステムであって、
前記第１サンプリングレート及び前記第２サンプリングレートの少なくとも一方は、前記第２オーディオ信号のサンプリングレートのｎ倍であり、
ｎは２以上の整数である。
【発明の効果】
【００１９】
本発明の実施形態によれば、小面積かつ低消費電力なハイブリッド型ＡＮＣシステムが提供される。
【図面の簡単な説明】
【００２０】
【図１】ハイブリッド型ＡＮＣシステムの概略構成を示すブロック図である。
【図２】従来技術のハイブリッド型ＡＮＣシステムの概略構成を示すブロック図である。
【図３】本発明の実施形態１のハイブリッド型ＡＮＣシステムの概略構成を示すブロック図である。
【図４】本発明の実施形態１の各出力の周波数特性を示す図である。
【図５】本発明の実施形態１の各出力信号のタイミングチャートである。
【図６】本発明の実施形態２のハイブリッド型ＡＮＣシステムの概略構成を示すブロック図である。
【図７】本発明の実施形態２の各出力の周波数特性を示す図である。
【図８】本発明の実施形態２の各出力信号のタイミングチャートである。
【図９】本発明の実施形態３のハイブリッド型ＡＮＣシステムの概略構成を示すブロック図である。
【図１０】本発明の実施形態３の各出力の周波数特性を示す図である。
【図１１】本発明の実施形態３の各出力信号のタイミングチャートである。
【発明を実施するための形態】
【００２１】
＜実施形態１＞
（構成）
図３は、本発明の実施形態１のハイブリッド型ＡＮＣシステムＢの概略構成を示すブロック図である。実施形態１のハイブリッド型ＡＮＣシステムＢは、例えば図２に示すハイブリッド型ＡＮＣシステムＡと比較して、インタポレータ１６のオーバーサンプリング比が８倍である点、ＤＡＣ１８がデルタシグマ変調器１８１及びＬＰＦ（Low-Pass Filter）１８２を有する点、並びに、第１ＡＮＣ回路１２の出力信号である第１ノイズキャンセル信号及び第２ＡＮＣ回路１５の出力信号である第２ノイズキャンセル信号とオーバーサンプリング後のオーディオ信号との出力レートを合わせるための出力制御部２０をさらに備える点で相違している。出力制御部２０は、第１ＡＮＣ回路１２が出力する第１ノイズキャンセル信号を保持する第１フリップフロップ２０１と、第２ＡＮＣ回路１５が出力する第２ノイズキャンセル信号を保持する第２フリップフロップ２０２と、インタポレータ１６が出力する第２オーディオ信号を保持する第３フリップフロップ２０３を含んで構成されている。
【００２２】
（動作）
フィードバック側の第１ＡＤＣ１１は、第１マイクロフォン１０のアナログ出力信号に対して、サンプリングレートを３２Ｆｓに設定してＡＤ変換を行う。ＡＤ変換後のデジタル信号から、第１ＡＮＣ回路１２は、第１ノイズキャンセル信号をサンプリングレート３２Ｆｓで生成する。第１ノイズキャンセル信号は、出力制御部２０に入力される。第１フリップフロップ２０１は、クロック信号ＣＬＫに同期して第１ノイズキャンセル信号を取り込み、ＦＢ信号を出力する。ＦＢ信号は、図４（ア）のように、ＤＣ成分付近に信号成分が、３２Ｆｓ付近に折り返し成分がそれぞれ現れる。
【００２３】
フィードフォワード側の第２ＡＤＣ１４は、第２マイクロフォン１３のアナログ出力信号に対して、サンプリングレートを３２Ｆｓに設定してＡＤ変換を行う。ＡＤ変換後のデジタル信号から、第２ＡＮＣ回路１５は、第２ノイズキャンセル信号をサンプリングレート３２Ｆｓで生成する。第２ノイズキャンセル信号は、出力制御部２０に入力される。第２フリップフロップ２０２は、クロック信号ＣＬＫに同期して第２ノイズキャンセル信号を取り込み、ＦＦ信号を出力する。ＦＦ信号は、図４（イ）のように、ＤＣ成分付近に信号成分が、３２Ｆｓ付近に折り返し成分がそれぞれ現れる。
【００２４】
インタポレータ１６は、１Ｆｓの第１オーディオ信号から、８倍にオーバーサンプリングされた第２オーディオ信号を生成する。第２オーディオ信号は、出力制御部２０に入力される。第３フリップフロップ２０３は、クロック信号ＣＬＫに同期して第２オーディオ信号を取り込み、ＯＳ信号を出力する。ＯＳ信号は、４周期に１回値が更新されるため、図４（ウ）のように、ＤＣ成分付近に信号成分が、８Ｆｓの倍数の周波数付近に折り返し成分がそれぞれ現れる。上記のように、出力制御部２０によって、ＦＢ信号と、ＦＦ信号と、ＯＳ信号との間で出力レートを揃えることが可能となる。換言すると、出力制御部２０は、第１ノイズキャンセル信号、第２ノイズキャンセル信号、及び第２オーディオ信号を、クロック信号ＣＬＫに同期させて、ＦＢ信号、ＦＦ信号、及びＯＳ信号としてそれぞれ出力する。ＦＢ信号と、ＦＦ信号と、ＯＳ信号とが加算器１７に入力される。
【００２５】
加算器１７にて図５に示すタイミングチャートのように以下の動作を実施する。
1.  ３２ＦｓのＦＢ信号ＦＢ１及びＦＦ信号ＦＦ１と、８ＦｓのＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ１＋ＦＦ１＋Ｍ１を出力する。
2.  ３２ＦｓのＦＢ信号ＦＢ２及びＦＦ信号ＦＦ２と、８ＦｓのＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ２＋ＦＦ２＋Ｍ１を出力する。
3.  ３２ＦｓのＦＢ信号ＦＢ３及びＦＦ信号ＦＦ３と、８ＦｓのＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ３＋ＦＦ３＋Ｍ１を出力する。
4.  ３２ＦｓのＦＢ信号ＦＢ４及びＦＦ信号ＦＦ４と、８ＦｓのＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ４＋ＦＦ４＋Ｍ１を出力する。
5.  ３２ＦｓのＦＢ信号ＦＢ５及びＦＦ信号ＦＦ５と、８ＦｓのＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ５＋ＦＦ５＋Ｍ２を出力する。
6.  ３２ＦｓのＦＢ信号ＦＢ６及びＦＦ信号ＦＦ６と、８ＦｓのＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ６＋ＦＦ６＋Ｍ２を出力する。
7.  ３２ＦｓのＦＢ信号ＦＢ７及びＦＦ信号ＦＦ７と、８ＦｓのＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ７＋ＦＦ７＋Ｍ２を出力する。
8.  ３２ＦｓのＦＢ信号ＦＢ８及びＦＦ信号ＦＦ８と、８ＦｓのＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ８＋ＦＦ８＋Ｍ２を出力する。
9.  ３２ＦｓのＦＢ信号ＦＢ９及びＦＦ信号ＦＦ９と、８ＦｓのＯＳ信号Ｍ３を加算し、ＤＡＣ１８にＦＢ９＋ＦＦ９＋Ｍ３を出力する。
【００２６】
加算器１７の出力信号内には、図４（エ）のように、サンプリング周波数が異なる為に発生する第２オーディオ信号の折り返し成分が発生する。加算器１７の出力信号は、ＤＡＣ１８内のデルタシグマ変調器１８１に入力される。デルタシグマ変調器１８１の出力信号を、上記第２オーディオ信号の折り返し成分を低減又は除去可能な図４（オ）に示すような周波数特性であるアナログＬＰＦ１８２に通過させることで図４（カ）に示すような折り返しの無いアナログ信号に変換される。
【００２７】
上記構成により、サンプリング周波数が異なるオーディオ信号と、ノイズキャンセル信号の合成音声をユーザーに違和感なく聞かせることが可能となる。
【００２８】
（実施形態１の効果）
本実施形態１によれば、第１ノイズキャンセル信号及び第２ノイズキャンセル信号と、第２オーディオ信号と、を異なる周波数で合成するので、インタポレータ１６の面積及び消費電力を削減可能となる。詳細には、本実施形態１の構成において、インタポレータ１６のオーバーサンプリング比は８倍である。このため、例えば図２に示すようにオーバーサンプリング比を３２倍とする構成と比較して、オーバーサンプリング比を低減することができるので、インタポレータ１６の面積と消費電力が削減可能となる。
【００２９】
また、実施形態１の構成は、例えば第１ＡＮＣ回路１２及び第２ＡＮＣ回路１５それぞれのサンプリングレートを８Ｆｓにし、インタポレータ１６のオーバーサンプリング比を８倍とした場合と比較して、第１ＡＮＣ回路１２及び第２ＡＮＣ回路１５でナイキスト周波数を広げられるため、キャンセルできる周波数範囲を広げることが可能となる。その理由は、上述した特許文献１及び２に記載されるように、フィードバック型ＡＮＣ及びフィードフォワード型ＡＮＣのキャンセル効果を持たせることができる周波数帯域は、遅延時間に大きく影響されるところ、サンプリングレートを８Ｆｓよりも大きい３２Ｆｓにすることで遅延時間が短くなるからである。
【００３０】
＜実施形態２＞
（構成）
図６は、本発明の実施形態２のハイブリッド型ＡＮＣシステムＢの概略構成を示すブロック図である。実施形態２は、第１ＡＤＣ１１がサンプリングレートを８Ｆｓに設定してＡＤ変換を行う点、及び第１ＡＮＣ回路１２が第１ノイズキャンセル信号をサンプリングレート８Ｆｓで生成する点を除き、上述した実施形態１と同様である。
【００３１】
（動作）
フィードバック側の第１ＡＤＣ１１は、第１マイクロフォン１０のアナログ出力信号に対して、サンプリングレートを８Ｆｓに設定してＡＤ変換を行う。ＡＤ変換後のデジタル信号から、第１ＡＮＣ回路１２は、第１ノイズキャンセル信号をサンプリングレート８Ｆｓで生成する。第１ノイズキャンセル信号は、出力制御部２０に入力される。第１フリップフロップ２０１は、クロック信号ＣＬＫに同期して第１ノイズキャンセル信号を取り込み、ＦＢ信号を出力する。ＦＢ信号は、４周期に１回値が更新されるため、図７（ア）のように、ＤＣ成分付近に信号成分が、８Ｆｓの倍数の周波数付近に折り返し成分がそれぞれ現れる。
【００３２】
フィードフォワード側の第２ＡＤＣ１４は、第２マイクロフォン１３のアナログ出力信号に対して、サンプリングレートを３２Ｆｓに設定してＡＤ変換を行う。ＡＤ変換後のデジタル信号から、第２ＡＮＣ回路１５は、第２ノイズキャンセル信号をサンプリングレート３２Ｆｓで生成する。第２ノイズキャンセル信号は、出力制御部２０に入力される。第２フリップフロップ２０２は、クロック信号ＣＬＫに同期して第２ノイズキャンセル信号を取り込み、ＦＦ信号を出力する。ＦＦ信号は、図７（イ）のように、ＤＣ成分付近に信号成分が、３２Ｆｓ付近に折り返し成分がそれぞれ現れる。
【００３３】
インタポレータ１６は、１Ｆｓの第１オーディオ信号から、８倍にオーバーサンプリングされた第２オーディオ信号を生成する。第２オーディオ信号は、出力制御部２０に入力される。第３フリップフロップ２０３は、クロック信号ＣＬＫに同期して第２オーディオ信号を取り込み、ＯＳ信号を出力する。ＯＳ信号は、４周期に１回値が更新されるため、図７（ウ）のように、ＤＣ成分付近に信号成分が、８Ｆｓの倍数の周波数付近に折り返し成分がそれぞれ現れる。上記のように、出力制御部２０によって、ＦＢ信号と、ＦＦ信号と、ＯＳ信号との間で出力レートを揃えることが可能となる。換言すると、出力制御部２０は、第１ノイズキャンセル信号、第２ノイズキャンセル信号、及び第２オーディオ信号を、クロック信号ＣＬＫに同期させて、ＦＢ信号、ＦＦ信号、及びＯＳ信号としてそれぞれ出力する。ＦＢ信号と、ＦＦ信号と、ＯＳ信号とが加算器１７に入力される。
【００３４】
加算器１７にて図８に示すタイミングチャートのように以下の動作を実施する。
1.  ３２ＦｓのＦＦ信号ＦＦ１と、８ＦｓのＦＢ信号ＦＢ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＦ１＋ＦＢ１＋Ｍ１を出力する。
2.  ３２ＦｓのＦＦ信号ＦＦ２と、８ＦｓのＦＢ信号ＦＢ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＦ２＋ＦＢ１＋Ｍ１を出力する。
3.  ３２ＦｓのＦＦ信号ＦＦ３と、８ＦｓのＦＢ信号ＦＢ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＦ３＋ＦＢ１＋Ｍ１を出力する。
4.  ３２ＦｓのＦＦ信号ＦＦ４と、８ＦｓのＦＢ信号ＦＢ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＦ４＋ＦＢ１＋Ｍ１を出力する。
5.  ３２ＦｓのＦＦ信号ＦＦ５と、８ＦｓのＦＢ信号ＦＢ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＦ５＋ＦＢ２＋Ｍ２を出力する。
6.  ３２ＦｓのＦＦ信号ＦＦ６と、８ＦｓのＦＢ信号ＦＢ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＦ６＋ＦＢ２＋Ｍ２を出力する。
7.  ３２ＦｓのＦＦ信号ＦＦ７と、８ＦｓのＦＢ信号ＦＢ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＦ７＋ＦＢ２＋Ｍ２を出力する。
8.  ３２ＦｓのＦＦ信号ＦＦ８と、８ＦｓのＦＢ信号ＦＢ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＦ８＋ＦＢ２＋Ｍ２を出力する。
9.  ３２ＦｓのＦＦ信号ＦＦ９と、８ＦｓのＦＢ信号ＦＢ３及びＯＳ信号Ｍ３を加算し、ＤＡＣ１８にＦＦ９＋ＦＢ３＋Ｍ３を出力する。
【００３５】
加算器１７の出力信号内には、図７（エ）のように、サンプリング周波数が異なる為に発生する第２オーディオ信号とＦＢ信号それぞれの折り返し成分が発生する。加算器１７の出力信号は、ＤＡＣ１８内のデルタシグマ変調器１８１に入力される。デルタシグマ変調器１８１の出力信号を、上記第２オーディオ信号とＦＢ信号それぞれの折り返し成分を低減又は除去可能な図７（オ）示すような周波数特性であるアナログＬＰＦ１８２に通過させることで図７（カ）に示すような折り返しの無いアナログ信号に変換される。
【００３６】
上記構成により、サンプリング周波数が異なるオーディオ信号と、ノイズキャンセル信号の合成音声をユーザーに違和感なく聞かせることが可能となる。
【００３７】
（実施形態２の効果）
本実施形態２によれば、第１ノイズキャンセル信号及び第２オーディオ信号と、第２ノイズキャンセル信号と、を異なる周波数で合成するので、第１ＡＮＣ回路１２及びインタポレータ１６それぞれの面積及び消費電力を削減可能となる。詳細には、本実施形態２の構成において、インタポレータ１６のオーバーサンプリング比は８倍である。このため、例えば図２に示すようにオーバーサンプリング比を３２倍とする構成と比較して、オーバーサンプリング比を低減することができるので、インタポレータ１６の面積と消費電力を削減可能となる。また、本実施形態２の構成において、第１ＡＮＣ回路１２のサンプリングレートは８Ｆｓである。このため、例えば図３に示すようにサンプリングレートを３２Ｆｓとする実施形態１と比較して、サンプリングレートを低減することができるので、第１ＡＮＣ回路１２の面積と消費電力が削減可能となる。
【００３８】
また、実施形態２の構成は、例えば第１ＡＮＣ回路１２及び第２ＡＮＣ回路１５それぞれのサンプリングレートを８Ｆｓにし、インタポレータ１６のオーバーサンプリング比を８倍とした場合と比較して、第２ＡＮＣ回路１５でナイキスト周波数を広げられるため、第２ＡＮＣ回路１５でキャンセルできる周波数範囲を広げることが可能となる。
【００３９】
＜実施形態３＞
（構成）
図９は、本発明の実施形態３のハイブリッド型ＡＮＣシステムＢの概略構成を示すブロック図である。実施形態３は、第２ＡＤＣ１４がサンプリングレートを８Ｆｓに設定してＡＤ変換を行う点、及び第２ＡＮＣ回路１５が第２ノイズキャンセル信号をサンプリングレート８Ｆｓで生成する点を除き、上述した実施形態１と同様である。
【００４０】
（動作）
フィードバック側の第１ＡＤＣ１１は、第１マイクロフォン１０のアナログ出力信号に対して、サンプリングレートを３２Ｆｓに設定してＡＤ変換を行う。ＡＤ変換後のデジタル信号から、第１ＡＮＣ回路１２は、第１ノイズキャンセル信号をサンプリングレート３２Ｆｓで生成する。第１ノイズキャンセル信号は、出力制御部２０に入力される。第１フリップフロップ２０１は、クロック信号ＣＬＫに同期して第１ノイズキャンセル信号を取り込み、ＦＢ信号を出力する。ＦＢ信号は、図１０（ア）のように、ＤＣ成分付近に信号成分が、３２Ｆｓに折り返し成分がそれぞれ現れる。
【００４１】
フィードフォワード側の第２ＡＤＣ１４は、第２マイクロフォン１３のアナログ出力信号に対して、サンプリングレートを８Ｆｓに設定してＡＤ変換を行う。ＡＤ変換後のデジタル信号から、第２ＡＮＣ回路１５は、第２ノイズキャンセル信号をサンプリングレート８Ｆｓで生成する。第２ノイズキャンセル信号は、出力制御部２０に入力される。第２フリップフロップ２０２は、クロック信号ＣＬＫに同期して第２ノイズキャンセル信号を取り込み、ＦＦ信号を出力する。ＦＦ信号は、４周期に１回値が更新されるため、図１０（イ）のように、ＤＣ成分付近に信号成分が、８Ｆｓの倍数の周波数付近に折り返し成分がそれぞれ現れる。
【００４２】
インタポレータ１６は、１Ｆｓの第１オーディオ信号から、８倍にオーバーサンプリングされた第２オーディオ信号を生成する。第２オーディオ信号は、出力制御部２０に入力される。第３フリップフロップ２０３は、クロック信号ＣＬＫに同期して第２オーディオ信号を取り込み、ＯＳ信号を出力する。ＯＳ信号は、４周期に１回値が更新されるため、図１０（ウ）のように、ＤＣ成分付近に信号成分が、８Ｆｓの倍数の周波数付近に折り返し成分がそれぞれ現れる。上記のように、出力制御部２０によって、ＦＢ信号と、ＦＦ信号と、ＯＳ信号との間で出力レートを揃えることが可能となる。換言すると、出力制御部２０は、第１ノイズキャンセル信号、第２ノイズキャンセル信号、及び第２オーディオ信号を、クロック信号ＣＬＫに同期させて、ＦＢ信号、ＦＦ信号、及びＯＳ信号としてそれぞれ出力する。ＦＢ信号と、ＦＦ信号と、ＯＳ信号とが加算器１７に入力される。
【００４３】
加算器１７にて図１１に示すタイミングチャートのように以下の動作を実施する。
1.  ３２ＦｓのＦＢ信号ＦＢ１と、８ＦｓのＦＦ信号ＦＦ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ１＋ＦＦ１＋Ｍ１を出力する。
2.  ３２ＦｓのＦＢ信号ＦＢ２と、８ＦｓのＦＦ信号ＦＦ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ２＋ＦＦ１＋Ｍ１を出力する。
3.  ３２ＦｓのＦＢ信号ＦＢ３と、８ＦｓのＦＦ信号ＦＦ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ３＋ＦＦ１＋Ｍ１を出力する。
4.  ３２ＦｓのＦＢ信号ＦＢ４と、８ＦｓのＦＦ信号ＦＦ１及びＯＳ信号Ｍ１を加算し、ＤＡＣ１８にＦＢ４＋ＦＦ１＋Ｍ１を出力する。
5.  ３２ＦｓのＦＢ信号ＦＢ５と、８ＦｓのＦＦ信号ＦＦ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ５＋ＦＦ２＋Ｍ２を出力する。
6.  ３２ＦｓのＦＢ信号ＦＢ６と、８ＦｓのＦＦ信号ＦＦ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ６＋ＦＦ２＋Ｍ２を出力する。
7.  ３２ＦｓのＦＢ信号ＦＢ７と、８ＦｓのＦＦ信号ＦＦ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ７＋ＦＦ２＋Ｍ２を出力する。
8.  ３２ＦｓのＦＢ信号ＦＢ８と、８ＦｓのＦＦ信号ＦＦ２及びＯＳ信号Ｍ２を加算し、ＤＡＣ１８にＦＢ８＋ＦＦ２＋Ｍ２を出力する。
9.  ３２ＦｓのＦＢ信号ＦＢ９と、８ＦｓのＦＦ信号ＦＦ３及びＯＳ信号Ｍ３を加算し、ＤＡＣ１８にＦＢ９＋ＦＦ３＋Ｍ３を出力する。
【００４４】
加算器１７の出力信号内には、図１０（エ）のように、サンプリング周波数が異なる為に発生する第２オーディオ信号とＦＦ信号それぞれの折り返し成分が発生する。加算器１７の出力信号は、ＤＡＣ１８内のデルタシグマ変調器１８１に入力される。デルタシグマ変調器１８１の出力信号を、上記第２オーディオ信号とＦＦ信号それぞれの折り返し成分を低減又は除去可能な図１０（オ）示すような周波数特性であるアナログＬＰＦ１８２に通過させることで図１０（カ）に示すような折り返しの無いアナログ信号に変換される。
【００４５】
上記構成により、サンプリング周波数が異なるオーディオ信号と、ノイズキャンセル信号の合成音声をユーザーに違和感なく聞かせることが可能となる。
【００４６】
（実施形態３の効果）
本実施形態３によれば、第２ノイズキャンセル信号及び第２オーディオ信号と、第１ノイズキャンセル信号と、を異なる周波数で合成するので、第２ＡＮＣ回路１５及びインタポレータ１６それぞれの面積及び消費電力を削減可能となる。詳細には、本実施形態３の構成において、インタポレータ１６のオーバーサンプリング比は８倍である。このため、例えば図２に示すようにオーバーサンプリング比を３２倍とする構成と比較して、オーバーサンプリング比を低減することができるので、インタポレータ１６の面積と消費電力を削減可能となる。また、本実施形態３の構成において、第２ＡＮＣ回路１５のサンプリングレートは８Ｆｓである。このため、例えば図３に示すようにサンプリングレートを３２Ｆｓとする実施形態１と比較して、サンプリングレートを低減することができるので、第２ＡＮＣ回路１５の面積と消費電力が削減可能となる。
【００４７】
また、実施形態３の構成は、例えば第１ＡＮＣ回路１２及び第２ＡＮＣ回路１５それぞれのサンプリングレートを８Ｆｓにし、インタポレータ１６のオーバーサンプリング比を８倍とした場合と比較して、第１ＡＮＣ回路１２でナイキスト周波数を広げられるため、第１ＡＮＣ回路１２でキャンセルできる周波数範囲を広げることが可能となる。
【００４８】
本発明を諸図面及び実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形及び修正を行うことが容易であることに注意されたい。したがって、これらの変形及び修正は本発明の範囲に含まれることに留意されたい。例えば、各手段に含まれる機能等は論理的に矛盾しないように再配置可能であり、複数の手段を１つに組み合わせたり、或いは分割したりすることが可能である。
【００４９】
例えば、上述した実施形態１において、第１ノイズキャンセル信号のサンプリングレート（以下、第１サンプリングレートともいう。）及び第２ノイズキャンセル信号のサンプリングレート（以下、第２サンプリングレートともいう。）がそれぞれ３２Ｆｓであり、第２オーディオ信号のサンプリングレート（以下、第３サンプリングレートともいう。）が８Ｆｓである例について説明した。しかしながら、第１サンプリングレート、第２サンプリングレート、及び第３サンプリングレートそれぞれの値は、当該例に限られない。第１サンプリングレート及び第２サンプリングレートが、第３サンプリングレートのｎ倍（ただし、ｎは２以上の整数である。）であればよい。なお、第１サンプリングレートは第２サンプリングレートと等しい。
【００５０】
また、上述した実施形態２及び３において、第１サンプリングレート及び第２サンプリングレートのうち、一方が３２Ｆｓであり、他方が８Ｆｓであり、第３サンプリングレートが８Ｆｓである例について説明した。しかしながら、第１サンプリングレート、第２サンプリングレート、及び第３サンプリングレートそれぞれの値は、当該例に限られない。第１サンプリングレート及び第２サンプリングレートの一方が、第３サンプリングレートのｎ倍（ただし、ｎは２以上の整数である。）であればよい。なお、第１サンプリングレート及び第２サンプリングレートの他方は第３サンプリングレートと等しい。
【符号の説明】
【００５１】
Ａ、Ｂ    ハイブリッド型ＡＮＣシステム
１０    第１マイクロフォン
１１    第１ＡＤＣ
１２    第１ＡＮＣ回路
１３    第２マイクロフォン
１４    第２ＡＤＣ
１５    第２ＡＮＣ回路
１６    インタポレータ
１７    加算器
１８    ＤＡＣ
１８１    デルタシグマ変調器
１８２    ＬＰＦ
１９    スピーカ
２０    出力制御部
２０１    第１フリップフロップ
２０２    第２フリップフロップ
２０３    第３フリップフロップ
【図１】
2020181046.tif 000003
【図２】
2020181046.tif 000004
【図３】
2020181046.tif 000005
【図４】
2020181046.tif 000006
【図５】
2020181046.tif 000007
【図６】
2020181046.tif 000008
【図７】
2020181046.tif 000009
【図８】
2020181046.tif 000010
【図９】
2020181046.tif 000011
【図１０】
2020181046.tif 000012
【図１１】
2020181046.tif 000013