(57)【要約】  容量値の印加電界依存性上昇と誘電体膜の初期欠陥の双方を抑制できる２層ポリシリコン容量素子を製造する。リンイオンが注入された下部電極と、下部電極上に形成される誘電体膜と、この誘電体膜上に形成される、上部電極と、を含み、誘電体膜は、下部電極を形成するポリシリコン膜の一部を酸化して形成され、その表層部がエッチアウトされた熱酸化膜と、熱酸化膜上に形成される堆積酸化膜と、を含む。
2012120857.tif 000002
【特許請求の範囲】
【請求項１】
不純物が注入された第１ポリシリコン膜でなる下部電極と、
前記下部電極上に形成される誘電体膜と、
前記誘電体膜上に形成される第２ポリシリコン膜でなる上部電極と、
を含み、
前記誘電体膜は、
前記第１ポリシリコン膜の一部を酸化して形成され、その表面が深さ方向に一部除去される熱酸化膜と、当該熱酸化膜上に形成される堆積酸化膜と、を含むことを特徴とする半導体装置。
【請求項２】
基板上に形成されたフィールド酸化膜上に第１ポリシリコン膜を成膜する工程と、
前記第１ポリシリコン膜に不純物を注入する工程と、
前記第１ポリシリコン膜を酸化し、熱酸化膜を形成する工程と、
前記熱酸化膜の全面を深さ方向にエッチングする工程と、
前記エッチングされた熱酸化膜上に、堆積酸化膜を形成する工程と、
前記堆積酸化膜上に第２ポリシリコン膜を成膜する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
さらに、前記第２ポリシリコン膜と、前記熱酸化膜と、前記堆積酸化膜と、をパターニングして上部電極及び誘電体膜を形成する上部電極形成工程と、
前記第１ポリシリコン膜をパターニングして、下部電極を形成する下部電極形成工程と、
を含むことを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記熱酸化膜を形成する工程においては、
温度が１０５０℃の環境下で厚さが略１２ｎｍの熱酸化膜が成膜されることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
前記熱酸化膜をエッチングする工程においては、
ウェット５０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水、８０℃のＨＣＬ：Ｈ2Ｏ：Ｈ2Ｏ2＝１：５：１の塩酸過水、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液、または２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液のみによるウェットエッチングにより、前記熱酸化膜がその最表面から１ｎｍ以上、４ｎｍ以下の範囲でエッチアウトされることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項６】
前記堆積酸化膜を形成する工程においては、減圧ＣＶＤ法を用い、温度が６７０℃、圧力が１００Ｐａの環境下で厚さが略１０ｎｍの堆積酸化膜が成膜されることを特徴とする請求項２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低抵抗化されたポリシリコンと誘電体としてのシリコン酸化膜を有する半導体容量素子に係る半導体装置、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路の容量素子の一つに、２層ポリシリコンでなる容量素子（以下、２層ポリシリコン容量素子と記す）がある。２層ポリシリコン容量素子は、上部電極と下部電極とによって誘電体となるシリコン酸化膜を挟んだ構成を有している。
２層ポリシリコン容量素子の上部電極、下部電極には、リン等の不純物のドーピングによって低抵抗化されたポリシリコン膜が用いられることが多い。上部電極と下部電極との間のシリコン酸化膜は、一般的に、下部電極となったポリシリコン膜の一部を酸化して形成される。【０００３】
ただし、リン等の不純物を含むポリシリコン膜を直接熱酸化して形成されたシリコン酸化膜には、その内部に不純物が残留してしまい、２層ポリシリコン容量素子の耐圧を低下させる、あるいは初期欠陥を発生させる、といった欠点がある。
上記の欠点は、ポリシリコン膜にドーピングする不純物の濃度を低減することによって抑制される。ただし、不純物の濃度を低減すると、電極の空乏化を抑制できずに２層ポリシリコン容量素子の容量値の印加電界依存性が上昇してしまうという別の問題が生じることになる。【０００４】
容量値の印加電界依存性が低い２層ポリシリコン容量素子の従来技術としては、例えば、特許文献１に記載された「半導体装置の絶縁膜製造方法」がある。特許文献１に記載された半導体容量装置では、誘電体として熱シリコン酸化膜と減圧ＣＶＤ（Chemical Vapor Deposition）法で堆積されたシリコン酸化膜の積層構造が用いられている。
また、特許文献２に記載された半導体容量装置では、誘電体としてＣＶＤ法によって堆積されたシリコン窒化膜が用いられている。また、特許文献３に記載された半導体装置では、誘電体として減圧ＣＶＤ法によって堆積されたシリコン窒化膜が形成されている。さらに、特許文献４に記載された半導体容量装置では、誘電体としてノンドープアモルファスシリコンを熱酸化もしくは熱窒化したものが用いられている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平３−２８０４６６号公報
【特許文献２】特開平６−６９５２２号公報
【特許文献３】特開平５−２９１４９９号公報
【特許文献４】特開平２−７２６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１記載の発明は、熱シリコン酸化膜と堆積シリコン酸化膜を組み合わせて誘電体を形成しているため、堆積シリコン酸化膜には不純物が含まれず、誘電体全体の不純物濃度を抑制しているものの、熱シリコン酸化膜には不純物が多く含まれるため、欠陥は十分に抑制できない。
上記した特許文献２記載の発明は、堆積シリコン窒化膜が熱酸化により形成されたシリコン酸化膜に比べて堆積時に取込まれる水素起因の欠陥を多く含むため、耐圧の劣化が懸念される。【０００７】
上記した特許文献３記載の発明は、欠陥の多いシリコン窒化膜に加え、その上に堆積したリンドープポリシリコンの全てを熱酸化して得られるシリコン酸化膜を用いているため、ドープした量のリンが全て誘電体中に残留し、欠陥を引き起こす。
さらに、上記した特許文献４記載の発明は、ノンドープアモルファスシリコンを熱酸化する際に、下地のリンドープポリシリコンからノンドープアモルファスシリコンへのリンの拡散が十分なされないと、誘電体とポリシリコンとの界面付近のリン濃度が低下し、容量値の印加電界依存性が大きくなってしまうという欠点を有する。【０００８】
本発明は、上記した点に鑑みてなされたものであって、容量値の印加電界依存性上昇と初期欠陥の両方を抑制できる２層ポリシリコン容量素子として構成される半導体装置、半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記した課題を解決するため、本発明の一態様の半導体装置は、不純物が注入された第１ポリシリコン膜でなる下部電極（例えば図１に示した下部電極３ａ）と、前記下部電極上に形成される誘電体膜（例えば図１に示した誘電体膜１０）と、前記誘電体膜上に形成される第２ポリシリコン膜でなる上部電極（例えば図１に示した上部電極７ａ）と、を含み、前記誘電体膜は、前記下部電極の一部を酸化して形成され、その表面が深さ方向に一部除去される熱酸化膜（例えば図１に示した熱酸化膜５ａ）と、当該熱酸化膜上に形成される堆積酸化膜（例えば図１に示した堆積酸化膜６ａ）と、を含むことを特徴とする。【００１０】
本発明の他の態様の半導体装置の製造方法は、基板上に形成されたフィールド酸化膜上に第１ポリシリコン膜を成膜する工程と、前記第１ポリシリコン膜に不純物を注入する工程と（例えば図２−１（ａ）に示した工程）、前記第１ポリシリコン膜を酸化し、熱酸化膜を形成する工程（例えば図２−１（ｂ）に示した工程）と、前記熱酸化膜の全面を深さ方向にエッチングする工程（例えば図２−１（ｂ）に示した工程）と、前記エッチングされた熱酸化膜上に、堆積酸化膜を形成する工程（例えば図２−１（ｂ）に示した工程）と、前記堆積酸化膜上に第２ポリシリコン膜を成膜する工程（例えば図２−１（ｃ）に示した工程）と、を含むことを特徴とする。【００１１】
上記態様の半導体装置の製造方法において、さらに、前記第２ポリシリコン膜と、前記熱酸化膜と、前記堆積酸化膜と、をパターニングして上部電極及び誘電体膜を形成する上部電極形成工程（例えば図２−２（ｄ）に示した工程）と、前記第１ポリシリコン膜をパターニングして、下部電極を形成する下部電極形成工程（例えば図２−２（ｅ）に示した工程）と、を含むことが望ましい。
このような態様によれば、上記半導体装置の製造方法は、容量値の印加電界依存性上昇と初期欠陥の両方を抑制できる２層ポリシリコン容量素子として構成される半導体装置の製造方法を提供することができる。【００１２】
上記態様の半導体装置の製造方法において、前記熱酸化膜を形成する工程においては、温度が１０５０℃の環境下で厚さが略１２ｎｍの熱酸化膜が成膜されることが望ましい。
このような態様によれば、上記半導体装置の製造方法は、誘電体膜に最適な熱酸化膜の成膜条件を得ることができる。【００１３】
上記態様の半導体装置の製造方法は、前記熱酸化膜をエッチングする工程において、ウェット５０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水、８０℃のＨＣＬ：Ｈ2Ｏ：Ｈ2Ｏ2＝１：５：１の塩酸過水、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液、または２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液のみによるウェットエッチングにより、前記熱酸化膜が、その最表面から深さ方向に１ｎｍ以上、４ｎｍ以下の範囲でエッチアウトされることが望ましい。
このような態様によれば、上記半導体装置の製造方法は、誘電体膜に最適な熱酸化膜のウェットエッチング条件を得ることができる。【００１４】
上記態様の半導体装置の製造方法は、前記堆積酸化膜を形成する工程において、減圧ＣＶＤ法を用い、温度が６７０℃、圧力が１００Ｐａの環境下で厚さが略１０ｎｍの堆積酸化膜が成膜されることが望ましい。
このような態様によれば、上記半導体装置の製造方法は、誘電体膜に最適な堆積酸化膜の成膜条件を得ることができる。
【発明の効果】
【００１５】
本発明の発明者は、上記課題を解決するために鋭意研究を重ねた結果、ポリシリコン膜を成膜し、イオン注入法によりリンをポリシリコン膜に導入して低抵抗化した後、熱酸化による熱酸化膜を成膜した後、リンを高濃度に含む酸化膜表層部をフッ化水素水溶液でウェットエッチングし、さらに減圧ＣＶＤ法による堆積酸化膜で膜厚を補うことで電圧依存性の上昇と初期欠陥の双方が抑制できることを見出した。
以上のことから、本発明の一態様の半導体装置は、容量値の印加電界依存性上昇と初期欠陥の両方を抑制できる２層ポリシリコン容量素子として構成される半導体装置、半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態の半導体装置の構成を説明するための図である。
【図２−１】本発明の一実施形態の半導体装置の製造方法を工程の順を追って説明するための断面図である。
【図２−２】本発明の一実施形態の、図２−１に示した工程に続いて行われる半導体装置の製造方法を工程の順を追って説明するための断面図である。
【図３】本発明の効果を表すための、熱酸化膜ウェットエッチング量と初期欠陥密度を表すグラフである。
【図４】本発明の効果を表すための、誘電体中に占める堆積酸化膜厚と初期欠陥密度および電圧依存性を表すグラフである。
【図５】本発明の効果を表すための、誘電体構造毎の真性破壊寿命を表すグラフである。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施形態を具体的に説明する。
（半導体装置）
図１は、本実施形態の半導体装置の構成を説明するための図である。図示した半導体装置は、不純物としてリンイオン（Ｐ+）が注入されたポリシリコン膜でなる下部電極３ａと、この下部電極３ａ上に形成される誘電体膜１０と、誘電体膜１０上に形成される、不純物としてリンイオンが注入されたポリシリコン膜でなる上部電極７ａと、を含み、誘電体膜１０は、ポリシリコン膜の一部を酸化して形成された熱酸化膜でなる熱酸化膜５ａと、熱酸化膜５ａ上に形成される、堆積酸化膜でなる堆積酸化膜６ａと、を含んでいる。
【００１８】
本実施形態においては、熱酸化膜５ａの表層部がエッチングされている。ここで、本実施形態では、熱酸化膜５ａを、最表面から１ｎｍ以上エッチングし、エッチングされた部分を取り除く（エッチアウトする）ものとする。本実施形態では、エッチアウトされる熱酸化膜５ａの範囲を「表層部」と記す。
【００１９】
以上のことから、本実施形態のエッチアウトの最少量は、熱酸化膜５ａの最表面から１ｎｍとなる。また、本実施形態では、エッチアウトの最大量を、４ｎｍ以下とする。このような表層部の範囲の規定は、熱酸化膜のウェットエッチング量を１ｎｍ未満にすると、初期欠陥密度を十分に抑制することができず、また、初期欠陥の原因となるリンは一般的に酸化膜の深さ４ｎｍまで存在していることが分かっており、４ｎｍ以上エッチアウトしても欠陥密度は小さくならないと推定できるためである。
【００２０】
また、本実施形態において、堆積酸化膜は減圧ＣＶＤ法によって形成されることが好ましい。減圧ＣＶＤ法を用いることで、常圧法と比較して、膜質が良く、絶縁性に優れた堆積酸化膜を形成することができる。
本実施形態では、下部電極３ａをシリコン基板１に形成されたフィールド酸化膜２上に形成するものとする。なお、本実施形態で好ましく用いることのできる減圧ＣＶＤ法とは、常圧よりも低い圧力の環境下において行われるＣＶＤ法全般をいい、特に圧力の範囲を規定するものではない。
【００２１】
(半導体装置の製造方法)
次に、本実施形態の半導体装置の製造方法について説明する。
図２−１、図２−２の（ａ）〜（ｅ）は、本実施形態の半導体装置の製造方法を工程の順を追って説明するための断面図である。
図２−１（ａ）に示すように、本実施形態では、先ず、シリコン基板１に素子分離用のフィールド酸化膜２が形成される。そして、フィールド酸化膜２上に、図示しないノンドープポリシリコン膜が３６５ｎｍ成膜される。ノンドープポリシリコン膜上には、不純物注入（ドーピング）用の保護酸化膜４が減圧ＣＶＤ法によって形成される。保護酸化膜４の厚さは、１０ｎｍである。
【００２２】
次に、本実施形態では、保護酸化膜４の上からリンイオンが不純物としてドーピングされる。リンイオンのドーピングにより、フィールド酸化膜２上のノンドープポリシリコン膜は高濃度のリンイオンを含むポリシリコン膜３となる。このポリシリコン膜３が、後に下部電極３ａとなる。なお、本実施形態では、例えば、リンイオンは２０ｋｅＶ、１．４×Ｅ１６の条件でドーピングされるものとする。
【００２３】
次に、本実施形態では、図２-１（ｂ）に示すように、保護酸化膜４が除去される。保護酸化膜４の除去は、例えば、ＨＦ：Ｈ2Ｏ＝１：１９のフッ化水素水溶液による４０秒間の洗浄、８０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水による６００秒間の洗浄、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液による５０秒間の洗浄を連続して行うことによって行われる。
【００２４】
次に、本実施形態では、１０５０℃の酸素雰囲気中で１４秒間熱処理を行い、ポリシリコン膜３上に１２ｎｍの熱酸化膜５が形成される。形成された熱酸化膜５は、５０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水によって９００秒間、８０℃のＨＣＬ：Ｈ2Ｏ：Ｈ2Ｏ2＝１：５：１の塩酸過水によって６００秒間、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によって１４秒間洗浄される。ここで熱酸化膜５の洗浄によるウェットエッチング量は、ＬＣＲメーターを用いて、容量値として測定すると、１．７ｎｍであった。
【００２５】
洗浄後、熱酸化膜５上には堆積酸化膜６が１０ｎｍ形成される。堆積酸化膜６の形成は、６７０℃、１００Ｐａの条件下で減圧ＣＶＤ法によって行われる。次に、堆積酸化膜６は、１０５０℃の窒素雰囲気中で７０秒間熱処理される。  次に、図２−１（ｃ）に示すように、本実施形態では、堆積酸化膜６上に図示しないノンドープポリシリコン膜が３６５ｎｍ成膜される。成膜されたノンドープポリシリコン膜にも５０ｋｅＶ、７．０×Ｅ１５の条件下でリンイオンがドーピングされる。ドーピングにより、ノンドープポリシリコン膜は高濃度のリンイオンを含むポリシリコン膜７になる。
【００２６】
次に、図２−２（ｄ）に示すように、本実施形態では、熱酸化膜５、堆積酸化膜６、ポリシリコン膜７をフォトリソグラフィー及びエッチングによってパターニングする。パターニングにより、上部電極７ａ、熱酸化膜５ａ、堆積酸化膜６ａが形成される。続いて、図２−２（ｅ）に示すように、本実施形態では、ポリシリコン膜３をフォトリソグラフィー及びエッチングによってパターニングする。パターニングされたポリシリコン膜３は、下部電極３ａとなる。
【００２７】
以上の工程の後、図示しないソースドレインの形成領域に不純物がドーピングされる。このとき、上部電極７ａにドーピングされたリンイオンが活性化される。また、本実施形態で製造した半導体装置の初期欠陥密度は、プローバを用いて評価した結果、０．３０ｃｍ−２であった。
【００２８】
（実験例）
発明者は、図２−１（ｂ）に示した工程の、熱酸化膜５のエッチングの条件を変更して実験１〜３を行った。なお、熱酸化膜５のエッチング条件とは、本実施形態で行ったアンモニア過水、塩酸過水、フッ化水素水溶液による洗浄のうち、フッ化水素水溶液による洗浄（エッチング）の条件のみを指す。このため、実験１〜３においても、アンモニア過水及び塩酸過水による洗浄は、本実施形態と同様に行われる。以下、実験１〜３の熱酸化膜５のエッチング条件を記す。
【００２９】
（実験１）
実験１のエッチングの条件（エッチング条件１）は、以下のとおりである。
エッチャント：フッ化水素溶液
エッチャント組成：ＨＦ：Ｈ2Ｏ＝１：９９
エッチャント温度：２３℃
エッチング時間：２０秒間
実験１では、上記した本実施形態によって図２−１（ａ）、２−１（ｃ）〜図２−２(ｅ)の工程を実行した。そして、図２−１（ｂ）に示した熱酸化膜５のエッチングを、上記したエッチング条件１によって行って、半導体装置を製造した。実験１の熱酸化膜５のウェットエッチング量は、ＬＣＲメーターを用いた測定により、１．９ｎｍであることが分かった。また、本実施形態で製造した半導体装置の初期欠陥密度（製造直後の欠陥密度）は、プローバを用いた評価により、０．１２ｃｍ−２であることが分かった。
【００３０】
（実験２）
実験２のエッチングの条件（エッチング条件２）は、以下のとおりである。
エッチャント：フッ化水素溶液
エッチャント組成：ＨＦ：Ｈ2Ｏ＝１：９９
エッチャント温度：２３℃
エッチング時間：２６秒間
実験２では、上記した本実施形態によって図２−１（ａ）、２−１（ｃ）〜図２−２(ｅ)の工程を実行した。そして、図２−１（ｂ）に示した熱酸化膜５のエッチングを、上記したエッチング条件２によって行って、半導体装置を製造した。実験２の熱酸化膜５のウェットエッチング量は、ＬＣＲメーターを用いた測定により、２．３ｎｍであることが分かった。また、本実施形態で製造した半導体装置の初期欠陥密度は、プローバを用いた評価により、０．０６ｃｍ−２であることが分かった。
【００３１】
（実験３）
実験２のエッチングの条件（エッチング条件３）は、以下のとおりである。
エッチャント：フッ化水素溶液
エッチャント組成：ＨＦ：Ｈ2Ｏ＝１：９９
エッチャント温度：２３℃
エッチング時間：３４秒間
実験３では、上記した本実施形態によって図２−１（ａ）、２−１（ｃ）〜図２−２(ｅ)の工程を実行した。そして、図２−１（ｂ）に示した熱酸化膜５のエッチングを、上記したエッチング条件３によって行って、
半導体装置を製造した。実験３の熱酸化膜５のウェットエッチング量は、ＬＣＲメーターを用いた測定により、２．７ｎｍであることが分かった。また、本実施形態で製造した半導体装置の初期欠陥密度は、プローバを用いた評価により、０．０６ｃｍ−２であることが分かった。
【００３２】
（比較例）
また、発明者は、熱酸化膜５をエッチングすることなく本実施形態の半導体装置を形成した。この半導体装置を、本実施形態の半導体装置の効果を検証するための比較例とする。
図３は、実験１ないし３で形成された半導体装置の熱酸化膜５のウェットエッチング量と、初期欠陥密度との関係を比較例と併せて示したものである。図３の縦軸は初期欠陥密度を示し、横軸は熱酸化膜５のウェットエッチングの量を示している。
【００３３】
図３から明らかなように、本実施形態は、熱酸化膜の表層部をエッチアウトすることで、表層部をエッチアウトしない場合に比べ、初期欠陥密度を低減することができる。また、このときのウェットエッチング量を１ｎｍ以上とすることで初期欠陥密度をシリコン基板上に形成されるゲート酸化膜並みの1．０ｃｍ−２以下とすることができる。
【００３４】
図４は、実施形態１の半導体装置の誘電体膜に含まれる堆積酸化膜の割合と、初期欠陥密度および容量値電界依存性との関係を示す図である。図４の横軸は図１に示した誘電体膜１０のうちの堆積酸化膜６ａの割合を示していて、その左端は熱酸化膜単層５ａを誘電体膜１０とした場合（０．０）、右端は堆積酸化膜６ａ単層を誘電体膜１０とした場合（１．０）を示している。また、図４の左側の縦軸は初期欠陥密度を示し、右側の縦軸は容量値の電界依存性を示している。
【００３５】
つまり、図４中のプロットのうち、左端に示したプロット●は熱酸素膜５ａ単層を誘電膜１０とした場合の初期欠陥密度を示し、右端に示したプロット●は、堆積酸化膜６ａ単層を誘電体膜１０とした場合の初期欠陥密度を示している。また、図４中のプロットのうち、左端に示したプロット○は熱酸素膜５ａ単層を誘電膜１０とした場合の容量値電界依存性を示し、右端に示したプロット○は、堆積酸化膜６ａ単層を誘電体膜１０とした場合の容量値電界依存性を示している。
【００３６】
上記したプロットの間にあるプロット●は、熱酸化膜５ａと堆積酸化膜６ａとを５０％ずつ含む誘電体膜１０の初期欠陥密度を示し、プロット○は熱酸化膜５ａと堆積酸化膜６ａとを５０％ずつ含む誘電体膜１０の容量電界依存性を示している。なお、熱酸化膜５ａのエッチアウト量は、熱酸化膜５の表面から深さ方向に１．９ｎｍまでの範囲である。
【００３７】
図４から明らかなように、熱酸化膜５ａ単層では、初期欠陥密度が９．１０ｃｍ−２、容量電界依存性が−１３８ｐｐｍ／Ｅ２であった。また、堆積酸化膜６ａ単層では、初期欠陥密度が０．１０ｃｍ−２、容量電界依存性が−１３０ｐｐｍ／Ｅ２であった。また、誘電体膜１０中に堆積酸化膜６ａが５０％、熱酸化膜５ａが５０％含まれる場合、初期欠陥密度は０．１２ｃｍ−２、容量電界依存性は−１３３ｐｐｍ／Ｅ２であった。なお、容量電界依存性は、プローバを用いて評価した。
【００３８】
図４から明らかなように、熱酸化膜５ａと堆積酸化膜６ａとを５０％ずつ含むようにした場合、熱酸化によって誘電体膜１０中に取込まれた下部電極３ａ由来の高濃度のリンがウェットエッチングによって除去される。このため、下部電極３ａ表面近傍の不純物濃度を高く保つことができ、電圧印加時の電極の空乏化を抑制できる。すなわち、本実施形態によれば、容量値の印加電圧依存性上昇と初期欠陥の両方を抑制できる２層ポリシリコン容量素子となる半導体装置を得ることができる。
【００３９】
なお、図４によれば、堆積酸化膜６ａ単層で誘電体膜１０を形成した場合にも、下部電極３ａとなるポリシリコン中の不純物が誘電体膜１０に取り込まれないため、誘電体膜１０の耐圧の劣化を抑制することができる。ただし、堆積酸化膜６ａ単層を誘電体膜１０とした場合、以下に説明するように、信頼性が低下するという欠点がある。
【００４０】
図５は、誘電体膜１０中に占める堆積酸化膜６ａの割合と、２層容量素子の寿命との関係を示した図である。図５の横軸は図１に示した誘電体膜１０のうちの堆積酸化膜６ａの割合を示していて、その左端は熱酸化膜５ａ単層を誘電膜１０とする場合（０．０）、右端は堆積酸化膜６ａ単層を誘電膜とする場合（１．０）を示している。また、図５の縦軸は横軸に対応する組成の誘電体膜を用いた場合の本実施形態の半導体装置の寿命を示している。なお、半導体装置の寿命は、プローバを用いた実測に基づいて評価されたものである。
【００４１】
つまり、図５中のプロットのうち、左端に示したプロット●は熱酸素膜５ａ単層を誘電膜１０とした場合の本実施形態の半導体装置の寿命を示し、左端に示したプロット●は、堆積酸化膜６ａ単層を誘電体膜１０とした場合の寿命を示している。このプロットの間にあるプロット●は、熱酸化膜５ａと堆積酸化膜６ａとを５０％ずつ含む誘電体膜１０を用いた本実施形態の半導体装置の寿命を示している。なお、図５においても、熱酸化膜５ａは、その表面から深さ方向に１．９ｎｍの範囲までエッチアウトされている。
【００４２】
図５に示したように、熱酸化膜５ａ単層を誘電体膜１０とした場合の半導体装置の寿命は１９７year、堆積酸化膜６ａ単層を誘電体膜１０とした場合の寿命は１yearであった。さらに、熱酸化膜５ａと堆積酸化膜６ａとを５０％ずつ含む誘電体膜１０の寿命は、２７yearであった。以上のことから、堆積酸化膜６ａを誘電体膜１０とすると、半導体装置の真性破壊寿命の劣化が顕著（寿命１year）となり、信頼性の確保が困難となることが明らかである。
これに対し、本実施形態のように、熱酸化膜５ａと堆積酸化膜６ａの両方を含む誘電体膜１０を使用し、熱酸化膜の表層部をエッチアウトすること、容量値の印加電圧依存性上昇と初期欠陥の両方を抑制し、かつ真性破壊寿命の劣化を抑制した半導体装置を得ることができる。
【００４３】
以上説明した本実施形態の半導体装置、半導体装置の製造方法によれば、ポリシリコン膜に不純物を高濃度にドーピングしても誘電体膜全体の不純物濃度を抑えることができるので、容量値の印加電界依存性が上昇することを抑えることができる。また、誘電体全体を酸化膜によって形成することができるので、誘電体膜にシリコン窒化膜を用いるよりも誘電体膜の欠陥を少なくし、耐圧を向上させることができる。
【産業上の利用可能性】
【００４４】
以上説明した本発明は、低抵抗化されたポリシリコンと誘電体としてのシリコン酸化膜を有する２層ポリシリコン容量素子、この２層ポリシリコン容量素子の製造方法として好適である。
【符号の説明】
【００４５】
１  シリコン基板
２  フィールド酸化膜
３，７  ポリシリコン膜
３ａ  下部電極
４  保護酸化膜
５，５ａ  熱酸化膜
６，６ａ  堆積酸化膜
７ａ上部電極
１０  誘電体膜
【図１】
2012120857.tif 000003
【図２−１】
2012120857.tif 000004
【図２−２】
2012120857.tif 000005
【図３】
2012120857.tif 000006
【図４】
2012120857.tif 000007
【図５】
2012120857.tif 000008
【手続補正書】
【提出日】平成25年11月14日(2013.11.14)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されたフィールド酸化膜上に第１ポリシリコン膜を成膜する工程と、
前記第１ポリシリコン膜に不純物を注入する工程と、
前記第１ポリシリコン膜を酸化し、熱酸化膜を形成する工程と、
前記熱酸化膜の全面を深さ方向にウェットエッチングする工程と、
前記エッチングされた熱酸化膜上に、堆積酸化膜を形成する工程と、
前記堆積酸化膜上に第２ポリシリコン膜を成膜する工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱酸化膜をウェットエッチングする工程においては、
前記熱酸化膜がその最表面から１ｎｍ以上、４ｎｍ以下の範囲でエッチアウトされることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱酸化膜をウェットエッチングする工程においては、
アンモニア過水、塩酸過水及びフッ化水素水溶液による洗浄によりウェットエッチングすることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記熱酸化膜をウェットエッチングする工程においては、
５０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水、８０℃のＨＣＬ：Ｈ2Ｏ：Ｈ2Ｏ2＝１：５：１の塩酸過水、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によるウェットエッチングにより、前記熱酸化膜がその最表面から１ｎｍ以上、４ｎｍ以下の範囲でエッチアウトされることを特徴とする請求項２又は３に記載の半導体装置の製造方法。
【請求項５】
前記熱酸化膜を形成する工程においては、
温度が１０５０℃の環境下で厚さが略１２ｎｍの熱酸化膜が成膜されることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
さらに、前記第２ポリシリコン膜と、前記熱酸化膜と、前記堆積酸化膜と、をパターニングして上部電極及び誘電体膜を形成する上部電極形成工程と、
前記第１ポリシリコン膜をパターニングして、下部電極を形成する下部電極形成工程と、
を含むことを特徴とする請求項１〜５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記堆積酸化膜を形成する工程においては、減圧ＣＶＤ法を用い、温度が６７０℃、圧力が１００Ｐａの環境下で厚さが略１０ｎｍの堆積酸化膜が成膜されることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置の製造方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、低抵抗化されたポリシリコンと誘電体としてのシリコン酸化膜を有する半導体容量素子に係る半導体装置の製造方法に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明は、上記した点に鑑みてなされたものであって、容量値の印加電界依存性上昇と初期欠陥の両方を抑制できる２層ポリシリコン容量素子として構成される半導体装置の製造方法を提供することを目的とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記した課題を解決するため、本発明の一態様の半導体装置の製造方法は、基板上に形成されたフィールド酸化膜上に第１ポリシリコン膜を成膜する工程と、前記第１ポリシリコン膜に不純物を注入する工程と（例えば図２−１（ａ）に示した工程）、前記第１ポリシリコン膜を酸化し、熱酸化膜を形成する工程（例えば図２−１（ｂ）に示した工程）と、前記熱酸化膜の全面を深さ方向にウェットエッチングする工程（例えば図２−１（ｂ）に示した工程）と、前記エッチングされた熱酸化膜上に、堆積酸化膜を形成する工程（例えば図２−１（ｂ）に示した工程）と、前記堆積酸化膜上に第２ポリシリコン膜を成膜する工程（例えば図２−１（ｃ）に示した工程）と、を含むことを特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
上記態様の半導体装置の製造方法は、前記熱酸化膜をウェットエッチングする工程において、前記熱酸化膜がその最表面から１ｎｍ以上、４ｎｍ以下の範囲でエッチアウトされることが望ましい。
上記態様の半導体装置の製造方法は、前記熱酸化膜をウェットエッチングする工程において、アンモニア過水、塩酸過水及びフッ化水素水溶液による洗浄によりウェットエッチングすることが望ましい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
上記態様の半導体装置の製造方法は、前記熱酸化膜をウェットエッチングする工程において、５０℃のＮＨ3：Ｈ2Ｏ：Ｈ2Ｏ2＝１：１０：２のアンモニア過水、８０℃のＨＣＬ：Ｈ2Ｏ：Ｈ2Ｏ2＝１：５：１の塩酸過水、２３℃のＨＦ：Ｈ2Ｏ＝１：９９のフッ化水素水溶液によるウェットエッチングにより、前記熱酸化膜が、その最表面から深さ方向に１ｎｍ以上、４ｎｍ以下の範囲でエッチアウトされることが望ましい。
このような態様によれば、上記半導体装置の製造方法は、誘電体膜に最適な熱酸化膜のウェットエッチング条件を得ることができる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
上記態様の半導体装置の製造方法において、前記熱酸化膜を形成する工程においては、温度が１０５０℃の環境下で厚さが略１２ｎｍの熱酸化膜が成膜されることが望ましい。
このような態様によれば、上記半導体装置の製造方法は、誘電体膜に最適な熱酸化膜の成膜条件を得ることができる。
上記態様の半導体装置の製造方法において、さらに、前記第２ポリシリコン膜と、前記熱酸化膜と、前記堆積酸化膜と、をパターニングして上部電極及び誘電体膜を形成する上部電極形成工程（例えば図２−２（ｄ）に示した工程）と、前記第１ポリシリコン膜をパターニングして、下部電極を形成する下部電極形成工程（例えば図２−２（ｅ）に示した工程）と、を含むことが望ましい。
このような態様によれば、上記半導体装置の製造方法は、容量値の印加電界依存性上昇と初期欠陥の両方を抑制できる２層ポリシリコン容量素子として構成される半導体装置の製造方法を提供することができる。
上記態様の半導体装置の製造方法は、前記堆積酸化膜を形成する工程において、減圧ＣＶＤ法を用い、温度が６７０℃、圧力が１００Ｐａの環境下で厚さが略１０ｎｍの堆積酸化膜が成膜されることが望ましい。
このような態様によれば、上記半導体装置の製造方法は、誘電体膜に最適な堆積酸化膜の成膜条件を得ることができる。
【国際調査報告】
2012120857.tif 000009
2012120857.tif 000010
2012120857.tif 000011
2012120857.tif 000012