(57)【要約】  光電変換装置１０は、ｎ型単結晶シリコン基板２１と、ｎ型単結晶シリコン基板２１の一方の面上に積層されたＩＮ層２５と、ＩＮ層２５の一方の面上のＩＮ層２５が積層されていない領域に積層されると共に、ＩＮ層２５が積層された領域に重なった重なり領域２６*を有するように積層されたＩＰ層２６と、ＩＮ層２５と電気的に接続され重なり領域２６*上に亘って形成されたｎ側電極４０と、ｎ側電極４０から離間してＩＰ層２６と電気的に接続されるように形成されたｐ側電極５０とを備え、ＩＰ層２６は、ｎ側電極４０が形成された領域と、ｐ側電極５０が形成された領域との間に分離間隙６０が形成されている。
2012132729.tif 000002
【特許請求の範囲】
【請求項１】
結晶系半導体基板と、
前記結晶系半導体基板の一方の面上に積層された第１非晶質半導体層と、
前記結晶系半導体基板の前記面上の前記第１非晶質半導体層が積層されていない領域に積層されると共に、前記第１非晶質半導体層が積層された領域に重なった重なり領域を有するように積層された前記第１非晶質半導体層とは逆の導電型の層を含む第２非晶質半導体層と、
前記第１非晶質半導体層と電気的に接続され、前記第２非晶質半導体層の前記重なり領域上に亘って形成された第１電極と、
前記第１電極から離間して、前記第２非晶質半導体層と電気的に接続されるように形成された第２電極と、
を備え、
前記第２非晶質半導体層は、前記第１電極が形成された領域と前記第２電極が形成された領域との間に、分離間隙又は厚みが他の領域よりも薄くなった薄膜領域を有する光電変換装置。
【請求項２】
請求項１に記載の光電変換装置において、
前記第２非晶質半導体層は、絶縁層を介して前記第１非晶質半導体層上に積層されている光電変換装置。
【請求項３】
請求項１又は２に記載の光電変換装置において、
前記重なり領域上に、前記第１電極と前記第２電極とを離間する分離溝が形成されている光電変換装置。
【請求項４】
請求項３に記載の光電変換装置において、
前記分離間隙又は前記薄膜領域は、前記分離溝に沿って形成されている光電変換装置。
【請求項５】
結晶系半導体基板の一方の面上に、第１非晶質半導体層を積層する工程と、
前記結晶系半導体基板の前記面上の前記第１非晶質半導体層が積層されていない領域、及び前記第１非晶質半導体層が積層された領域の一部に亘って、前記第１非晶質半導体層とは逆の導電型の層を含む第２非晶質半導体層を積層する工程と、
前記第１非晶質半導体層上、及び前記第１非晶質半導体層上に重なった前記第２非晶質半導体層の重なり領域上に亘って、第１電極を形成すると共に、前記第１電極から離間した前記第２非晶質半導体層上に、第２電極を形成する電極形成工程と、
前記第１電極と前記第２電極との間に存在する前記第２非晶質半導体層の少なくとも一部を除去する除去工程と、
を含む光電変換装置の製造方法。
【請求項６】
請求項５に記載の光電変換装置の製造方法において、
前記第１非晶質半導体層上の一部に絶縁層を積層する工程をさらに含み、
前記第２非晶質半導体層を積層する工程では、前記絶縁層を介して前記第１非晶質半導体層上に前記第２非晶質半導体層を積層する光電変換装置の製造方法。
【請求項７】
請求項５又は６に記載の光電変換装置の製造方法において、
前記電極形成工程は、
前記第１非晶質半導体層上及び前記第２非晶質半導体層上に、前記第１電極及び前記第２電極を構成する少なくとも１層の導電層を形成する工程と、
前記第２型非晶質半導体層の前記重なり領域上で前記導電層を部分的に除去して、前記第１電極を構成する第１電極導電層と、前記第２電極を構成する第２電極導電層とに分離する工程と、
を含む光電変換装置の製造方法。
【請求項８】
請求項７に記載の光電変換装置の製造方法において、
前記除去工程では、前記第１電極導電層及び前記第２電極導電層をマスクとして、露出した前記第２非晶質半導体層の前記重なり領域の少なくとも一部を除去する光電変換装置の製造方法。
【請求項９】
請求項８に記載の光電変換装置の製造方法において、
前記除去工程では、前記第１電極導電層と前記第２電極導電層との間に沿って、露出した前記第２非晶質半導体層の前記重なり領域を除去する光電変換装置の製造方法。
【請求項１０】
請求項８又は９に記載の光電変換装置の製造方法において、
前記電極形成工程は、前記除去工程後に、前記第１電極導電層及び前記第２電極導電層をそれぞれシードとする電解めっきにより、前記各シード上にそれぞれ金属めっき層を形成する工程をさらに含む光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその製造方法に関する。
【背景技術】
【０００２】
特許文献１には、太陽電池の裏面側に、ｐ型半導体領域及びｐ側電極と、ｎ型半導体領域及びｎ側電極とが形成された所謂裏面接合型の太陽電池が提案されている。この裏面接合型の太陽電池によれば、受光面側に電極が存在しないため、太陽光の受光効率を高めて発電効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２００２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、裏面接合型の太陽電池については、光電変換効率の向上等の観点から未だ改良の余地がある。改良すべき点は、幾つか挙げられるが、ｐ型半導体領域及びｐ側電極と、ｎ型半導体領域及びｎ側電極との間の絶縁性を高めて、リーク電流を低減することは特に重要である。【０００５】
本発明は、斯かる点に鑑みて成されたものであり、その目的は、リーク電流を低減することができる光電変換装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る光電変換装置は、結晶系半導体基板と、結晶系半導体基板の一方の面上に積層された第１非晶質半導体層と、結晶系半導体基板の一方の面上の第１非晶質半導体層が積層されていない領域に積層されると共に、第１非晶質半導体層が積層された領域に重なった重なり領域を有するように積層された第１非晶質半導体層とは逆の導電型の層を含む第２非晶質半導体層と、第１非晶質半導体層と電気的に接続され第２非晶質半導体層の重なり領域上に亘って形成された第１電極と、第１電極から離間して第２非晶質半導体層と電気的に接続されるように形成された第２電極とを備え、第２非晶質半導体層は、第１電極が形成された領域と第２電極が形成された領域との間に分離間隙又は厚みが他の領域よりも薄くなった薄膜領域が形成されていることを特徴とする。【０００７】
本発明に係る光電変換装置の製造方法は、結晶系半導体基板の一方の面上に第１非晶質半導体層を積層する工程と、結晶系半導体基板の一方の面上の第１非晶質半導体層が積層されていない領域、及び第１非晶質半導体層が積層された領域の一部に亘って、第１非晶質半導体層とは逆の導電型の層を含む第２非晶質半導体層を積層する工程と、第１非晶質半導体層上及び第１非晶質半導体層上に重なった第２非晶質半導体層の重なり領域上に亘って、第１電極を形成すると共に、前記第１電極から離間した前記第２非晶質半導体層上に第２電極を形成する電極形成工程と、第１電極と第２電極との間に存在する第２非晶質半導体層の少なくとも一部を除去する除去工程とを含むことを特徴とする。
【発明の効果】
【０００８】
本発明の光電変換装置によれば、リーク電流を低減して、光電変換効率をさらに向上させることができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態である光電変換装置を裏面側から見た平面図である。
【図２】図１のＡ‐Ａ線断面図である。
【図３】図２のＢ部拡大図である。
【図４】図１において、ｎ側電極及びｐ側電極を省略し、ＩＮ非晶質シリコン層及びＩＰ非晶質シリコン層の平面形状パターンを示す図である。
【図５】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、中間生成物（分離間隙が未形成の光電変換部）の製造工程を示す図である。
【図６】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、中間生成物の製造工程を示す図である。
【図７】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、中間生成物の製造工程を示す図である。
【図８】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、中間生成物の製造工程を示す図である。
【図９】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、電極を構成する第１・第２導電層の形成工程を示す図である。
【図１０】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、電極を構成する第１・第２導電層の形成工程を示す図である。
【図１１】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ＩＰ非晶質シリコン層のエッチング工程を示す図である。
【図１２】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、電極を構成する第３導電層の形成工程を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を用いて、本発明の実施形態を詳細に説明する。以下の実施形態は、単なる例示である。本発明は、以下の実施形態に限定されない。また、実施形態において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法比率などは、現実の物体の寸法比率などとは異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１１】
まず初めに、図１〜図４を参照して、光電変換装置１０の構成を詳細に説明する。
【００１２】
図１は、光電変換装置１０を裏面側から見た平面図である。図１では、図面の明瞭化のため、ｎ側電極４０が形成された領域に低密度のドットを、ｐ側電極５０が形成された領域に高密度のドットをそれぞれ付する。図１に示すように、光電変換装置１０は、太陽光等の光を受光することでキャリア（電子及び正孔）を生成する光電変換部２０と、光電変換部２０の裏面側に形成されたｎ側電極４０及びｐ側電極５０とを備える。光電変換装置１０では、光電変換部２０で生成されたキャリアがｎ側電極４０及びｐ側電極５０によりそれぞれ収集される。そして、ｎ側電極４０及びｐ側電極５０に図示しない配線材を電気的に接続して光電変換装置１０をモジュール化することで、キャリアが電気エネルギーとして外部に取り出される。
【００１３】
ここで、「裏面」とは、装置の外部から光が入射する面である「受光面」と反対側の面を意味する。換言すれば、ｎ側電極４０及びｐ側電極５０が形成される面が裏面である。また、ｎ側電極４０とは、光電変換部２０のＩＮ非晶質シリコン層２５からキャリア（電子）を収集する電極である。一方、ｐ側電極５０とは、光電変換部２０のＩＰ非晶質シリコン層２６からキャリア（正孔）を収集する電極である。各電極は、複数のフィンガー電極部４１，５１と、対応する各フィンガー電極部を繋ぐバスバー電極部４２，５２とをそれぞれ有することが好適である。
【００１４】
光電変換部２０は、略正方形状の結晶系半導体基板であるｎ型単結晶シリコン基板２１を有する。結晶系半導体基板としては、例えば、ｎ型多結晶シリコン基板やｐ型の単結晶又は多結晶シリコン基板であってもよいが、本実施形態で例示するｎ型単結晶シリコン基板２１を用いることが好適である。
【００１５】
ｎ型単結晶シリコン基板２１は、発電層として機能し、例えば、１００〜３００μｍの厚みを有する。ｎ型単結晶シリコン基板２１の受光面には、テクスチャ構造（図示せず）を形成することが好適である。ここで、「テクスチャ構造」とは、表面反射を抑制し、光電変換部２０の光吸収量を増大させる凹凸構造である。テクスチャ構造の具体例としては、（１００）面を有する受光面に異方性エッチングを施すことによって得られるピラミッド状（四角錐状や四角錐台状）の凹凸構造が例示できる。
【００１６】
図２は、図１のＡ‐Ａ線断面図、即ちフィンガー電極部４１，５１を幅方向に切断した断面図である。図２に示すように、ｎ型単結晶シリコン基板２１の受光面側には、例えば、ｉ型非晶質シリコン膜２２と、ｎ型非晶質シリコン層２３と、保護層２４とが順に形成されることが好適である。ここで、ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３は、パッシベーション層として機能する。保護層２４は、パッシベーション層を保護すると共に、反射防止機能を有する。
【００１７】
ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３は、例えば、ｎ型単結晶シリコン基板２１の受光面の端縁領域を除く全域に積層されることが好適である。ｉ型非晶質シリコン層２２は、真性非晶質シリコンの薄膜層であって、例えば、０．１ｎｍ〜２５ｎｍ程度の厚みを有する。一方、ｎ型非晶質シリコン層２３は、例えば、リン（Ｐ）等がドープされた非晶質シリコンの薄膜層であって、２ｎｍ〜５０ｎｍ程度の厚みを有する。
【００１８】
保護層２４は、ｎ型非晶質シリコン層２３上の略全域に積層されることが好適である。保護層２４は、光透過性が高い材料から構成されることが好ましく、例えば、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、又は酸窒化ケイ素（ＳｉＯＮ）等からなる絶縁層であることが好ましい。これらのうち、ＳｉＮ層が特に好適である。保護層２４の厚みは、反射防止特性等を考慮して適宜変更できるが、例えば、８０ｎｍ〜１μｍ程度であることが好適である。
【００１９】
光電変換部２０において、ｎ型単結晶シリコン基板２１の裏面側には、例えば、第１非晶質半導体層であるＩＮ非晶質シリコン層２５（以下、ＩＮ層２５とする）と、第２非晶質半導体層であるＩＰ非晶質シリコン層２６（以下、ＩＰ層２６とする）と、絶縁層３１とがそれぞれ積層される。ＩＮ層２５、及びＩＰ層２６の大部分は、ｎ型単結晶シリコン基板２１の裏面上に直接積層される。一方、絶縁層３１は、ＩＮ層２５上の一部に積層される。
【００２０】
ＩＮ層２５は、ｎ型単結晶シリコン基板２１の裏面上に積層されるｉ型非晶質シリコン層２７と、ｉ型非晶質シリコン層２７上に積層されるｎ型非晶質シリコン層２８とを含むことが好適である。ｉ型非晶質シリコン層２７及びｎ型非晶質シリコン層２８は、例えば、それぞれ、ｉ型非晶質シリコンン層２２及びｎ型非晶質シリコン層２３と同様の組成、同様の厚みで形成することができる。
【００２１】
ＩＰ層２６は、主にｎ型単結晶シリコン基板２１の裏面上に積層されるｉ型非晶質シリコン層２９と、ｉ型非晶質シリコン層２９上に積層されるｐ型非晶質シリコン層３０とを含むことが好適である。ｉ型非晶質シリコン層２９は、例えば、ｉ型非晶質シリコン層２２、ｉ型非晶質シリコン層２７と同様の組成、同様の厚みで形成できる。一方、ｐ型非晶質シリコン層３０は、例えば、ボロン（Ｂ）等がドープされた非晶質シリコンの薄膜層であることが好ましい。ｐ型非晶質シリコン層３０の厚みは、例えば、２ｎｍ〜５０ｎｍ程度が好適である。
【００２２】
ＩＮ層２５及びＩＰ層２６は、光電変換効率等の観点から、一方向に沿って交互に繰り返し積層されることが好適である。また、ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上の広範囲に積層されることが好ましい。このため、ＩＮ層２５の一部とＩＰ層２６の一部とが互いに重なり合うように、例えば、一方の層が他方の層にオーバーラップして隙間なく積層されることが好適である。また、生産性の観点からも、このように積層されることが好ましい。
【００２３】
以下では、ＩＰ層２６がＩＮ層２５上に重なって積層される形態を例示する。そして、ＩＰ層２６において、ＩＮ層２５上に重なって積層された領域を「重なり領域２６*」（図３及び図４参照）と称して説明する。また、ＩＮ層２５及びＩＰ層２６が交互に繰り返し形成される方向を「ｘ方向」、ｘ方向に直交する方向を「ｙ方向」とする。
【００２４】
絶縁層３１は、ＩＮ層２５と、ＩＰ層２６の重なり領域２６*との間の少なくとも一部に設けられることが好適である。絶縁層３１は、ＩＮ層２５とＩＰ層２６との間の絶縁性を高める機能を有する。絶縁層３１としては、保護層２４と同様の組成、同様の厚みで形成でき、例えば、ＳｉＮ層が好適である。
【００２５】
絶縁層３１は、ＩＮ層２５上において、ＩＰ層２６が積層される領域の全域に亘って形成されることが特に好ましい。換言すると、ＩＰ層２６は、ＩＮ層２５上に直接積層されず、絶縁層３１上のみに積層される。一方、ＩＮ層２５において、ＩＰ層２６が積層されない領域上には、絶縁層３１を積層しないことが好ましい。これにより、ＩＮ層２５とＩＰ層２６との良好な絶縁性を確保しながら、ＩＮ層２５とｎ側電極４０との電気的な接続が可能になる。
【００２６】
以下では、重なり領域２６*とＩＮ層２５との間には、重なり領域２６*の全域に亘って絶縁層３１が存在するものとして説明する。
【００２７】
光電変換装置１０では、ｎ側電極４０は、ＩＮ層２５上に直接形成される。ただし、ＩＮ層２５上には重なり領域２６*が存在するため、ｎ側電極４０は、重なり領域２６*上にも形成される。つまり、電極面積を広くするため、また製造プロセスの簡略化等の観点から、ｎ側電極４０は、重なり領域２６*上にもある程度跨って形成される。ｐ側電極５０についても、ＩＰ層２６上の広範囲に形成されることが好ましく、重なり領域２６*上に亘って形成されることが好適である。
【００２８】
ｎ側電極４０とｐ側電極５０との間には、両電極を分離する分離溝６１が形成されている。分離溝６１は、ＩＰ層２６上に形成される。分離溝６１は、例えば、重なり領域２６*の近接領域上に形成してもよいが、絶縁性等の観点から、重なり領域２６*上に形成することが好適である。より好ましくは、重なり領域２６*に沿って分離溝６１を形成する。
【００２９】
ｎ側電極４０及びｐ側電極５０（フィンガー電極部・バスバー電極部）は、例えば、第１導電層４３，５３と、第２導電層４４，５４と、第３導電層４５，５５と、第４導電層４６，５６とをそれぞれ含む積層構造とすることが好適である。第２〜第４導電層は、金属層とすることが好ましい。例えば、第２導電層４４，５４を、めっき成長の起点となるシード層として、電解めっき法により第３導電層４５，５５及び第４導電層４６，５６を形成できる。一方、第１導電層４３，５３は、透明導電層（ＴＣＯ膜）とすることが好ましい。透明導電層は、光電変換部２０と金属層との接触を防止し、金属層との相互作用により反射率を高める機能を有する。
【００３０】
透明導電層（ＴＣＯ膜）は、例えば、多結晶構造を有する酸化インジウム（Ｉｎ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ2）、及び酸化チタン（ＴｉＯ2）等の金属酸化物のうち少なくとも１種を含んで構成されることが好ましい。これらの金属酸化物に、錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、セリウム（Ｃｅ）、ガリウム（Ｇａ）などのドーパントがドープされていてもよく、例えば、Ｉｎ2Ｏ3にＳｎがドープされたＩＴＯが特に好ましい。ドーパントの濃度は、０〜２０ｗｔ％とすることができる。透明導電層の厚みは、例えば、５０ｎｍ〜１００ｎｍ程度が好適である。
【００３１】
第２導電層〜第４導電層は、高い導電性を有し、且つ光の反射率が高い金属から構成されることが好ましい。各層を構成する金属としては、銀（Ａｇ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銅（Ｃｕ）、錫（Ｓｎ）などの金属又はそれらの１種以上を含む合金が例示できる。例えば、第２導電層４４，５４及び第３導電層４５，５５は、Ｃｕ層であることが好ましく、第４導電層４６，５６は、Ｓｎ層であることが好ましい。この場合、Ｓｎ層がＣｕ層の保護層として機能する。Ｃｕ層の厚みは、例えば、１０μｍ〜２０μｍ程度が好適である。Ｓｎ層の厚みは、１μｍ〜５μｍ程度が好適である。
【００３２】
ここで、図３及び図４を参照し、ＩＮ層２５及びＩＰ層２６の構成、特にＩＮ層２５とＩＰ層２６との境界領域の構成について詳説する。
【００３３】
図３は、図１において、ｎ側電極４０及びｐ側電極５０を省略し、ＩＮ層２５及びＩＰ層２６の平面形状パターンを示した図である。図３では、図面の明瞭化のため、一部を拡大している。また、ＩＮ層２５及びＩＰ層２６の露出した積層領域に、互いに角度の異なる実線ハッチングをそれぞれ付し、絶縁層３１で覆われたＩＮ層２５の積層領域に、破線ハッチングを付する。クロスハッチングが付された領域は、ＩＮ層２５とＩＰ層２６とが重なる領域、つまり重なり領域２６*である。図４は、図２のＢ部拡大図、即ちＩＮ層２５とＩＰ層２６との境界領域及びその近傍を拡大して示す図である。
【００３４】
図３及び図４に示すように、ＩＮ層２５及びＩＰ層２６は、例えば、互いに噛み合うように形成された櫛歯状、或いはストライプ状の積層形態を有する。ＩＮ層２５及びＩＰ層２６は、例えば、ｘ方向に沿って交互に繰り返し積層されることが好適である。また、ＩＮ層２５及びＩＰ層２６は、重なり領域２６*を形成しながら隙間なく積層されることが好ましい。
【００３５】
ＩＮ層２５は、例えば、ｙ方向に沿って延びた複数のＩＮ領域２５ａと、ＩＮ領域２５ａと交差して、各ＩＮ領域２５ａを繋ぐＩＮ領域２５ｂとを有するようにパターニングできる。ＩＮ領域２５ａは、例えば、ｘ方向に所定間隔をあけて互いに平行に形成されることが好適である。
【００３６】
ＩＰ層２６は、ＩＮ層２５と同様に、ｙ方向に沿って延びた複数のＩＰ領域２６ａと、ＩＰ領域２６ａと交差して、各ＩＰ領域２６ａを繋ぐＩＰ領域２６ｂとを有するようにパターニングできる。さらに、ＩＰ層２６は、例えば、ＩＮ層２５の露出領域を縁取るように形成された第３の領域であるＩＰ領域２６ｃを有することが好適である。
【００３７】
ＩＰ領域２６ａは、ＩＮ領域２５ａと同様に、ｘ方向に所定間隔をあけて互いに平行に複数形成されることが好適である。そして、各ＩＮ領域２５ａの間を埋めるように各ＩＰ領域２６ａを積層することで、上記のように、ＩＮ層２５（ＩＮ領域２５ａ）と、ＩＰ層２６（ＩＰ領域２６ａ）とが、ｘ方向に沿って交互に繰り返された積層形態が得られる。また、ＩＰ領域２６ａのｘ方向端縁領域を、ＩＮ領域２５ａのｘ方向端縁領域上にオーバーラップして積層することで、ｘ方向に複数の重なり領域２６*が形成される。
【００３８】
なお、ＩＮ領域２５ａの露出領域上には、例えば、ｎ側電極４０のフィンガー電極部４１が、ＩＮ領域２５ｂの露出領域上には、バスバー電極部４２がそれぞれ形成され、各電極部は重なり領域２６*上にも形成される。ｐ側電極５０では、例えば、フィンガー電極部５１がＩＰ領域２６ａ上に、バスバー電極部５２がＩＰ領域２６ｂ上にそれぞれ形成され、各電極部は重なり領域２６*上にも形成される。
【００３９】
ＩＮ層２５及びＩＰ層２６は、ｙ方向にも、ｎ型単結晶シリコン基板２１の裏面上に隙間なく積層されることが好適である。例えば、ＩＮ層２５とＩＰ層２６とのｙ方向の境界領域において、ＩＰ層２６の一部がＩＮ層２５上の一部にオーバーラップして積層されることが好適である。即ち、ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上の全域に積層できる。
【００４０】
ＩＮ層２５及びＩＰ層２６は、例えば、ｎ型単結晶シリコン基板２１の裏面上の端縁領域を除く全域に隙間なく積層されることが好適である。つまり、ＩＰ層２６の重なり領域２６*は、ＩＮ層２５とＩＰ層２６との境界領域に沿って形成されることが好適である。例えば、重なり領域２６*は、上記櫛歯状のパターンに対応して、ＩＮ領域２５ａ，２５ｂと、ＩＰ領域２６ａ，２６ｂとの境界領域に沿って、ｙ方向に凹凸を繰り返しながらｘ方向に延びた領域とすることが好ましい。
【００４１】
重なり領域２６*の幅は、特に限定されないが、例えば、３０μｍ〜５００μｍ程度であって、ＩＮ領域２５ａの幅の１／３程度とすることが好適である。ＩＮ領域２５ａの幅は、特に限定されないが、１００μｍ〜１．５ｍｍ程度とすることが好適である。各ＩＮ領域２５ａの間隔は、その幅よりも大きく設定でき、ＩＰ領域２６ａの幅は、例えば、ＩＮ領域２５ａの幅よりも大きく設定される。また、ＩＮ領域２５ｂ及びＩＰ領域２６ｂの幅は、例えば、ＩＰ領域２６ａの幅よりも大きく設定できる。
【００４２】
重なり領域２６*を含むＩＰ層２６には、ｎ側電極４０が形成された領域と、ｐ側電極５０が形成された領域とを分離する分離間隙６０が形成されることが好適である。或いは、ＩＰ層２６は、ｎ側電極４０が形成された領域と、ｐ側電極５０が形成された領域との間に、層の厚みが他の領域よりも薄くなった薄膜領域を形成することが好適である。
【００４３】
薄膜領域としては、例えば、エッチングプロセスによって、ＩＰ層２６のｐ型非晶質シリコン層３０が減膜された領域、又は上層のｐ型非晶質シリコン層３０が除去されて、下層のｉ型非晶質シリコン層２９が残存した領域等が例示できる。
【００４４】
ＩＰ層２６は、ｎ側電極４０が形成された領域と、ｐ側電極５０が形成された領域との間に、ｐ型非晶質シリコン層３０を有さないことが好適である。より好ましくは、上記のように、分離間隙６０を形成して各領域間を繋ぐＩＰ層２６を実質的に除去又は完全に除去する。分離間隙６０の形態は、特に限定されないが、例えば、線状に延びたスリット又は切り込みとすることが好適である。
【００４５】
分離間隙６０は、例えば、重なり領域２６*の近接領域に形成してもよいが、絶縁性やパッシベーション性の観点から、重なり領域２６*の範囲で形成することが好適である。重なり領域２６*とＩＮ層２５との間には絶縁層３１が存在するため、重なり領域２６*に分離間隙６０を形成すると、露出する層は絶縁層３１となる。換言すると、分離間隙６０の底は、絶縁層３１であり、ＩＮ層２５が露出することはない。
【００４６】
分離間隙６０は、例えば、重なり領域２６*の一部（例えば、ｙ方向）に沿って形成される。より好ましくは、重なり領域２６*の全長に亘って分離間隙６０を形成する。そして、ＩＰ層２６の重なり領域２６*は、分離間隙６０により隔てられた２つの領域を有することが好適である。
【００４７】
本実施形態では、分離間隙６０によって、ＩＰ層２６の重なり領域２６*が、ｐ側電極５０が形成されるＩＰ領域２６ａ，２６ｂと、ｎ側電極４０が形成されるＩＰ領域２６ｃとに分離されている。そして、ＩＰ領域２６ｃは、ＩＮ層２５の露出領域を縁取るように、例えば、分離間隙６０よりも狭い幅で形成されている。
【００４８】
また、分離間隙６０は、各電極を分離する分離溝６１の位置に合わせて形成されることが好適である。分離間隙６０は、分離溝６１に沿って、その全長に亘って形成されることが特に好適である。分離間隙６０及び分離溝６１の形成位置や幅は、例えば、後述のエッチング工程において適宜調整できる。分離溝６１の幅は、絶縁性を確保できる範囲で狭くすることが好ましく、例えば、１０μｍ〜２００μｍ程度が好適である。一方、分離間隙６０の幅は、特に限定されないが、例えば、重なり領域２６*の幅の１／３程度とすることが好適である。
【００４９】
本実施形態では、分離間隙６０の幅よりも分離溝６１の幅が狭く、分離間隙６０の一部を埋めるように各電極の第３・第４導電層（４５，４６，５５，５６）が存在する。一方、ｎ側電極４０の第１・第２導電層（４３，４４）と、ｐ側電極５０の第１・第２導電層（５３，５４）との間隔は、例えば、分離間隙６０の幅と同等である。これは、各電極の第１・第２導電層をマクスとする後述の製造プロセスに起因するものである。
【００５０】
次に、図５〜図１２を参照して、光電変換装置１０の製造方法を例示する。ここで、図５〜図８は、中間生成物１３（分離間隙６０が形成されていない光電変換部２０）の製造工程を示す図である。図９及び図１０は、第１導電層４３，５３及び第２導電層４４，５４の形成工程を示す図である。図１１は、分離間隙６０の形成工程を示す図である。図１２は、第３導電層４５，５５の形成工程を示す図である。
【００５１】
以下では、各電極を構成する第２導電層４４，５４をシード層として、電解めっきにより、第３導電層４５，５５及び第４導電層４６，５６を形成する工程を例示する。また、第２導電層４４，５４をマスクとして分離間隙６０を形成する工程を例示する。
【００５２】
まず、図５に示すように、例えば、清浄なｎ型単結晶シリコン基板２１を真空チャンバ内に設置して、プラズマ化学気相成長（ＰＥＣＶＤ）やスパッタリングにより、ｉ型非晶質シリコン層、ｎ型非晶質シリコン層、及び絶縁層（保護層）を順に積層する。本実施形態では、ｎ型単結晶シリコン基板２１の一方の面上に、ｉ型非晶質シリコン層２２、ｎ型非晶質シリコン層２３、及び保護層２４を順に積層し、他方の面上に、ｉ型非晶質シリコン層２７、ｎ型非晶質シリコン層２８、及び絶縁層３１を順に積層する。以下では、一方の面を「受光面１１」、他方の面を「裏面１２」として説明する。
【００５３】
ＰＥＣＶＤによるｉ型非晶質シリコン膜２２，２７の積層工程では、例えば、シランガス（ＳｉＨ4）を水素（Ｈ2）で希釈したものを原料ガスとして使用できる。また、ｎ型非晶質シリコン膜２３，２８の積層工程では、例えば、シラン（ＳｉＨ4）にホスフィン（ＰＨ3）を添加し、水素（Ｈ2）で希釈したものを原料ガスとして使用できる。シランガス（ＳｉＨ4）の希釈率を変化させることにより、ｉ型非晶質シリコン膜２２，２７及びｎ型非晶質シリコン膜２３，２８の膜質を変化させることができる。また、ホスフィン（ＰＨ3）の混合濃度を変化させることによって、ｎ型非晶質シリコン膜２３，２８のドーピング濃度を変化させることができる。
【００５４】
ｉ型非晶質シリコン層２２等を積層する前において、ｎ型単結晶シリコン基板２１の受光面１１にテクスチャ構造を形成しておくことが好適である。テクスチャ構造は、例えば、水酸化カリウム（ＫＯＨ）水溶液を用いて、（１００）面を異方性エッチングすることで形成できる。
【００５５】
続いて、図６に示すように、裏面１２上に積層された各層をパターニングする。まず、絶縁層３１を部分的にエッチングして除去する。除去する絶縁層３１の領域は、後工程でＩＰ層２６を積層する裏面１２上の領域である。絶縁層３１のエッチング工程では、例えば、スクリーン印刷やインクジェットによる塗工プロセス、又はフォトリソプロセス等により形成されたレジスト膜をマスクとして使用する。つまり、残したい絶縁層３１上にレジスト膜を形成する。絶縁層３１が、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、又は酸窒化ケイ素（ＳｉＯＮ）である場合は、例えば、フッ化水素（ＨＦ）水溶液を用いてエッチングできる。
【００５６】
絶縁層３１のエッチング終了後、例えば、レジスト膜を除去し、パターニングされた絶縁層３１をマスクとして、露出しているＩＮ層２５をエッチングする。ＩＮ層２５のエッチングは、例えば、水酸化ナトリウム（ＮａＯＨ）水溶液（例えば、１ｗｔ％  ＮａＯＨ水溶液）等のアルカリ性エッチング液を用いて行う。ＩＮ層２５を構成するｉ型非晶質シリコン層２７及びｎ型非晶質シリコン層２８のいずれもＮａＯＨ水溶液で除去できる。この工程により、裏面１２上にパターニングされたＩＮ層２５、絶縁層３１が形成される。
【００５７】
ＩＮ層２５、ＩＰ層２６、及び絶縁層３１のエッチングには、例えば、エッチングペーストや粘度が調整されたエッチングインクを用いることもできる。この場合には、スクリーン印刷やインクジェット等により、ＩＮ層２５等の除去した領域上にエッチングペーストを塗工する。
【００５８】
続いて、図７に示すように、例えば、裏面１２上の端縁領域を除く全域にＩＰ層２６を積層する。つまり、パターニングしたＩＮ層２５上にも絶縁層３１を介してＩＰ層２６が積層される。ＩＰ層２６は、ＩＮ層２５と同様に、ＰＥＣＶＤによってｉ型非晶質シリコン層２９及びｐ型非晶質シリコン層３０を順に成膜することで形成できる。ただし、ｐ型非晶質シリコン層３０の積層工程では、例えば、ＰＨ3の代わりに、ジボラン（Ｂ2Ｈ6）を原料ガスとして使用する。
【００５９】
続いて、図８に示すように、ＩＮ層２５上に積層されたＩＰ層２６をパターニングし、絶縁層３１を部分的に除去して中間生成物１３を得る。ここでは図示しないが、中間生成物１３のＩＮ層２５及びＩＰ層２６は、例えば、互いに噛み合う櫛歯状の平面形状パターンに形成できる。なお、中間生成物１３に分離間隙６０を形成してから、スクリーン印刷等によって各電極パターンを形成することもできる。ただし、生産性やパターニング精度等を考慮すれば、パターニングしたシード層をマスクとして分離間隙６０を形成することが好ましい。
【００６０】
この工程では、まず、ＩＮ層２５上に積層されたＩＰ層２６を部分的にエッチングして除去する。除去するＩＰ層２６の領域は、後工程でｎ側電極４０を形成するＩＮ層２５上の領域である。ＩＰ層２６のエッチング工程では、例えば、スクリーン印刷等によって形成されるレジスト膜をマスクとして使用し、ＮａＯＨ水溶液等のアルカリ性エッチング液を用いて行う。通常、ＩＰ層２６は、ＩＮ層２５よりもエッチングされ難いため、ＩＮ層２５のＮａＯＨ水溶液よりも高濃度のもの（例えば、１０ｗｔ％  ＮａＯＨ水溶液）、又はフッ硝酸（ＨＦ，ＨＮＯ3）（例えば、各々３０ｗｔ％）を用いることが好ましい。或いは、ＮａＯＨ水溶液を７０〜９０℃程度に加熱して用いること（熱アルカリ処理）も好ましい。なお、レジスト膜が形成されて保護された領域が、重なり領域２６*となる。
【００６１】
ＩＰ層２６のエッチング終了後、例えば、レジスト膜を除去し、パターニングされたＩＰ層２６をマスクとして使用し、ＨＦ水溶液を用いて露出している絶縁層３１をエッチングして除去する。絶縁層３１が除去されることでＩＮ層２５の一部が露出する。
【００６２】
続いて、図９に示すように、露出したＩＮ層２５上及びパターニングされたＩＰ層２６上に、第１の導電層１４及び第２の導電層１５を順に形成する。第１の導電層１４及び第２の導電層１５は、ＩＮ層２５上及びＩＰ層２６上の全域に積層されることが好適である。ここで、第１の導電層１４は、後工程でパターニングされて各電極の第１導電層４３，５３となる層であり、第２の導電層１５は、後工程でパターニングされて各電極の第２導電層４４，５４となる層である。
【００６３】
第１の導電層１４は、例えば、ＩＴＯ等の透明導電層であり、スパッタリングやＰＥＣＶＤによって形成することができる。第２の導電層１５は、例えば、Ｃｕ層等の金属層であり、第１導電層１１と同様の方法で形成できる。第１の導電層１４は、上記のように、５０ｎｍ〜１００ｎｍ程度の厚みで形成できる。第２の導電層１５は、例えば、５０ｎｍ〜１μｍ程度の厚みで形成することが好ましい。
【００６４】
続いて、図１０に示すように、第１の導電層１４及び第２の導電層１５をパターニングして、第１導電層４３，５３及び第２導電層４４，５４を形成する。第１の導電層１４及び第２の導電層１５は、例えば、スクリーン印刷等によって形成されるレジスト膜をマスクとして使用し、塩化第二鉄（ＦｅＣｌ3）及び塩酸（ＨＣｌ）を含有する水溶液を用いてエッチングすることができる。
【００６５】
エッチングされる第１の導電層１４及び第２の導電層１５の領域は、重なり領域２６*の直上領域であることが好ましい。また、エッチングされる領域は、重なり領域２６*に沿った線状の領域とすることが特に好適である。例えば、重なり領域２６*に沿った線状の領域を残して、レジスト膜を第１の導電層１４上及び第２の導電層１５上の全域に形成することが好適である。
【００６６】
また、この工程では、ｎ側電極４０を構成する各導電層（第１導電層４３・第２導電層４４）と、ｐ側電極５０を構成する各導電層（第１導電層５３・第２導電層５４）との間隔を、例えば、レジスト膜の形成パターンを調整することにより制御できる。この間隔は、後工程で形成される第３導電層４５，５５及び第４導電層４６，５６の横方向への成長を考慮して調整されることが好ましく、例えば、２００μｍ程度とすることが好ましい。
【００６７】
この工程により、ＩＰ層２６の重なり領域２６*の一部が露出するが、ＩＰ層２６は減膜されない。ゆえに、次に示す分離間隙６０（又は薄膜領域）を形成するためのＩＰ層２６の除去工程を別途設ける必要がある。
【００６８】
図１１は、ＩＰ層２６に分離間隙６０が形成された状態、つまり裏面側に第１導電層４３，５３及び第２導電層４４，５４が形成された光電変換部２０を示す。
図１１に示すように、ＩＰ層２６の重なり領域２６*をエッチングして除去し、重なり領域２６*に分離間隙６０を形成する。具体的には、第１の導電層１４及び第２の導電層１５のエッチング終了後、例えば、レジスト膜を除去し、第１導電層４３，５３及び第２導電層４４，５４をマスクとして、露出しているＩＰ層２６をエッチングする。ＩＰ層２６のエッチングは、上記のように、高濃度のＮａＯＨ水溶液や熱アルカリを用いて行うことができる。
【００６９】
この工程により、露出した領域のＩＰ層２６をエッチングして除去することで、ＩＰ層２６の重なり領域２６*を、ｐ側電極５０の第１導電層５３及び第２導電層５４が形成された領域（例えば、上記ＩＰ領域２６ａ，２６ｂ）と、ｎ側電極４０の第１導電層４３及び第２導電層４４が形成された領域（例えば、上記ＩＰ領域２６ｃ）とに分離できる。
【００７０】
また、この工程では、各電極を構成する第１導電層４３，５３及び第２導電層４４，５４をエッチングマスクとすることで、分離溝６１に沿って分離間隙６０が形成される。つまり、第１導電層４３（第２導電層４４）と、第１導電層５３（第２導電層５４）との隙間は、分離溝６１に対応するため、第１導電層４３と、第１導電層５３との間に沿って、露出した重なり領域２６*を除去することで、分離溝６１に沿った分離間隙６０となる。
【００７１】
また、この工程では、例えば、エッチング時間やエッチング液の濃度を調整することで、ＩＰ層２６の一部を残存させることができる。例えば、ＩＰ層２６を完全に除去せず、ＩＰ領域２６ａ，２６ｂと、ＩＰ領域２６ｃとの間に、ｐ型非晶質シリコン層３０が減膜された領域やｉ型非晶質シリコン層２９のみが残存する領域が形成されてもよい。
【００７２】
また、この工程は、第３導電層４５，５５の形成工程後に行うこともできる。この場合、第３導電層４５と第３導電層５５との間隔と、分離間隙６０の幅とを同等に設定することができる。ただし、生産性等を考慮すれば、第３導電層４５，５５の形成前に分離間隙６０を形成することが好適である。
【００７３】
続いて、図１２に示すように、第２導電層４４，５４上に、それぞれ第３導電層４５，５５を形成する。第３導電層４５，５５は、第２導電層４４，５４をそれぞれシード層として電解めっきにより形成できる。さらに、第４導電層４６，５６上に、例えば、Ｓｎ層等の金属層を電解めっきにより形成することで、光電変換部２０の裏面側に、ｎ側電極４０及びｐ側電極５０を備えた光電変換装置１０が得られる。
【００７４】
電解めっきは、例えば、ｎ側電極４０を構成する第２導電層４４と、ｐ側電極５０を構成する第２導電層５４とに同じ大きさの電流を流して行うことができる。この場合、第２導電層４４，５４上には、同じ質量の金属めっき層が形成される。ゆえに、ｐ側電極５０より積層面積が小さなｎ側電極４０において、第３導電層の厚みが厚くなる。つまり、同じ大きさの電流を流して電解めっきを行うことにより、ｎ側電極４０の厚みをｐ側電極５０の厚みよりも厚くすることができる。
【００７５】
以上のように、本実施形態の光電変換装置１０では、ＩＮ層２５とＩＰ層２６とが、例えば、ｎ型単結晶シリコン基板２１の裏面上の端縁領域を除く全域に、ＩＰ層２６の一部がＩＮ層２５上の一部にオーバーラップしながら隙間なく積層される。このため、ｎ側電極４０の一部が、ＩＰ層２６の重なり領域２６*上に亘って形成されている。光電変換装置１０では、ｎ側電極４０とｐ側電極５０とが形成されたＩＰ層２６に、ｎ側電極４０が形成された領域と、ｐ側電極５０が形成された領域とを分離する分離間隙６０を設けている。したがって、ＩＰ層２６の横方向に対する絶縁性が高まり、リーク電流を低減することが可能になる。光電変換装置１０は、受光面側に電極がなく受光効率が高い構造において、リーク電流を低減することで、光電変換効率をさらに向上させる。
【００７６】
また、光電変換装置１０では、ＩＰ層２６が絶縁層３１を介してＩＮ層２５上に積層される。これにより、ＩＮ層２５とＩＰ層２６との間の絶縁性が高まり、リーク電流をさらに低減することができる。また、絶縁層３１を設けることで、重なり領域２６*上に分離間隙６０を形成したときに露出する層が絶縁層３１となる。つまり、分離間隙６０を形成しても、ＩＮ層２５が露出することはない。
【００７７】
また、光電変換装置１０では、例えば、重なり領域２６*の直上に、ｎ側電極４０とｐ側電極５０とを分離する分離溝６１が形成され、この分離溝６１に沿って分離間隙６０が形成される。これにより、ｎ側電極４０とｐ側電極５０とを接続するＩＰ層２６を、両電極の間で完全に分断することができる。このため、ＩＮ層２５及びｎ側電極４０と、ＩＰ層２６及びｐ側電極５０との間の絶縁性がさらに高まり、リーク電流を大幅に低減することができる。
【００７８】
本実施形態は、本発明の目的を損なわない範囲で設計変更することができる。例えば、本実施形態では、ＩＰ層２６がＩＮ層２５上に重なって積層されるものとして説明したが、ＩＮ層２５がＩＰ層２６上に重なって積層される構成であってもよい。この場合、ＩＮ層２５に、ｎ側電極４０が形成された領域と、ｐ側電極５０が形成された領域とを分離する分離間隙が形成されることが好適である。
【符号の説明】
【００７９】
１０  光電変換装置、１１  受光面、１２  裏面、１３  中間生成物、１４  第１の導電層、１５  第２の導電層、２０  光電変換部、２１  ｎ型単結晶シリコン基板、２２，２７，２９  ｉ型非晶質シリコン層、２３，２８  ｎ型非晶質シリコン層、２４  保護層、２５  ＩＮ非晶質シリコン層（ＩＮ層）、２６  ＩＰ非晶質シリコン層（ＩＰ層）、３０  ｐ型非晶質シリコン層、３１  絶縁層、４０  ｎ側電極、４１，５１  フィンガー電極部、４２，５２  バスバー電極部、４３，５３  第１導電層、４４，５４  第２導電層、４５，５５  第３導電層、４６，５６  第４導電層、５０  ｐ側電極、６０  分離間隙、６１  分離溝。
【図１】
2012132729.tif 000003
【図２】
2012132729.tif 000004
【図３】
2012132729.tif 000005
【図４】
2012132729.tif 000006
【図５】
2012132729.tif 000007
【図６】
2012132729.tif 000008
【図７】
2012132729.tif 000009
【図８】
2012132729.tif 000010
【図９】
2012132729.tif 000011
【図１０】
2012132729.tif 000012
【図１１】
2012132729.tif 000013
【図１２】
2012132729.tif 000014
【国際調査報告】
2012132729.tif 000015
2012132729.tif 000016
2012132729.tif 000017
2012132729.tif 000018