(57)【要約】  本発明に係る半導体装置の一例は、電極パッド（４）の表面の一部を露出させる開口を有し、その開口を除いて電極パッド（４）の表面を覆う保護膜（１）と、その保護膜（１）の開口を通じて電極パッド（４）と電気的に接続し、かつ電極パッド（４）の領域の範囲において外部に露出する部分を有するバンプ（６）と、を備え、電極パッド（４）に、電気的特性検査のために電極パッド（４）に接触したプローブの痕（７）が形成されており、そのプローブの痕（７）が保護膜（１）の形成領域内に位置して保護膜（１）により被覆されたものである。
2012035688.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された電極パッドと、
前記電極パッドの表面の一部を露出させる開口を有し、その開口を除いて前記電極パッドの表面を覆う保護膜と、
前記保護膜の開口を通じて前記電極パッドと電気的に接続し、かつ前記電極パッドの領域の範囲において外部に露出する部分を有する外部接続端子と、
を備え、前記電極パッドには、電気的特性検査のために前記電極パッドに接触したプローブの痕が形成されており、
前記プローブの痕は前記保護膜の形成領域内あるいは前記保護膜の開口の端部直下に位置して前記保護膜により被覆されている
ことを特徴とする半導体装置。
【請求項２】
平面視において、前記外部接続端子の形成領域の範囲外に前記プローブの痕が形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
請求項１もしくは請求項２のいずれかに記載の半導体装置であって、
前記電極パッドの前記保護膜の開口から露出する領域の表面上から、前記保護膜の開口の周辺の前記保護膜上にかけて形成されたアンダーバリアメタルか、または、前記電極パッドの前記保護膜の開口から露出する領域の表面上にのみ形成されたアンダーバリアメタルをさらに備え、
前記アンダーバリアメタル上に前記外部接続端子が形成されている
ことを特徴とする半導体装置。
【請求項４】
前記プローブの痕が前記電極パッドの周縁部近傍に形成されていることを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
【請求項５】
前記プローブの痕が複数個形成されていることを特徴とする請求項１〜請求項４のいずれかに記載の半導体装置。
【請求項６】
請求項１〜請求項５のいずれかに記載の半導体装置であって、前記電極パッドを複数個備え、その複数個の電極パッドがマトリックス状に配列されていることを特徴とする半導体装置。
【請求項７】
前記プローブの痕が少なくとも２つ形成されており、前記保護膜の開口が、平面視において、２つのプローブの痕に挟まれるように配置されていることを特徴とする請求項１〜請求項６のいずれかに記載の半導体装置。
【請求項８】
実装基板と、前記実装基板に実装された請求項１〜請求項７のいずれかに記載の半導体装置とを備えることを特徴とする半導体装置ユニット。
【請求項９】
基板上に電極パッドを形成する工程と、
前記電極パッドにプローブを接触させて電気的特性検査を実施する工程と、
前記電極パッドの表面の一部を露出させる開口を有し、その開口を除いて前記電極パッドの表面を覆う保護膜を形成する工程と、
前記保護膜の開口を通じて前記電極パッドと電気的に接続し、かつ前記電極パッドの領域の範囲において外部に露出する部分を有する外部接続端子を形成する工程と、
を具備し、電気的特性検査を実施する工程において、前記電極パッドに前記プローブの痕が形成され、
前記保護膜を形成する工程において、前記プローブの痕が前記保護膜の形成領域内あるいは前記保護膜の開口の端部直下に位置して前記保護膜により被覆されるように、前記保護膜を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、突起状電極（所謂、バンプ。）等の外部接続端子を備える半導体装置、その半導体装置が実装された実装基板を備える半導体装置ユニット、および、その半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の実装技術分野では、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ又はＣｈｉｐ  Ｓｃａｌｅ  Ｐａｃｋａｇｅ）及びフリップチップ等のように半導体チップにバンプを形成することが行われている。バンプが形成される半導体装置は一般的にパッシベーション膜、バンプが接合されるアンダーバリアメタル（ＵＢＭ）及び半導体チップの最表面を保護する保護膜等を備えている。アンダーバリアメタルは、電極パッドとその電極パッドの上部に形成するバンプとの間の接合強度を高めるためのものである。バンプをアンダーバリアメタル上に形成する代表的な手法として、印刷方式、めっき方式及びバンプ材料搭載法等がある。【０００３】
半導体チップ上に形成されたバンプは、半導体チップと、その半導体チップが実装される樹脂基板とを電気的かつ機械的に接続するのに用いられる。【０００４】
半導体チップを樹脂基板に実装するのに先立ち、半導体チップの回路機能の電気的特性を確認する検査を行う必要がある。この検査の方法の一つとして、バンプにプローブを接触させて電気的特性を確認する方法がある。しかしながら、プローブを用いた検査では、プローブが接触した箇所に大小様々なプローブ痕が形成される。そのため、プローブをバンプに接触させて電気的特性を検査すると、バンプの表面に大小様々なプローブ痕が形成される。バンプの表面に形成されたプローブ痕は、半導体チップと樹脂基板との接続の信頼性を低下させる原因となる。例えば、半導体チップと樹脂基板の接続後、プローブ痕に起因してバンプ内にボイドが形成される懸念がある。プローブ痕の影響は、バンプのサイズが小さくなる程、顕著になる。【０００５】
一方、バンプに接触したプローブにはバンプ屑が付着する場合がある。そのため、プローブの洗浄が必要となる。プローブへのバンプ屑の付着は、バンプがはんだ組成の場合に特に顕著となることが知られている。【０００６】
こうしたことから、バンプを形成する前段階で、電極パッドにプローブを接触させて電気的特性の検査を実施し、その後、アンダーバリアメタル及びバンプを形成することが行われている。この方法によると、上述した、バンプの表面にプローブ痕が形成されるという問題や、プローブにバンプ屑が付着するという問題を回避できる。【０００７】
しかしながら、半導体チップの能動面に設けられて外部との電気信号伝達に用いられる電極パッドにプローブが機械的に接触すると、電極パッドの表面にプローブの圧痕が残る。したがって、プローブ痕が形成された電極パッド上にアンダーバリアメタルが形成され、そのアンダーバリアメタル上にバンプが形成されることになり、その結果、アンダーバリアメタルを介した電極パッドとバンプとの間の接合強度が低下して、バンプの接続不良が発生するという問題や、バンプの形状がばらつくという問題などが生じる。【０００８】
図２１は電極パッドの表面に形成されたプローブ痕の影響を説明するための断面図である。【０００９】
図２１において、１は保護膜、２はアンダーバリアメタル、３は保護膜、４は電極パッド、５はＳｉ基板、６はバンプ、７はプローブ痕である。【００１０】
電極パッド４はＳｉ基板５上に形成されており、第一保護膜３はＳｉ基板５及び電極パッド４の周縁部を保護する。第二保護膜１は電極パッド４の表面の一部を露出させる開口を有し、その開口の周縁から第一保護膜３までの範囲の電極パッド４の表面と第一保護膜３を被覆する。したがって、電極パッド４の領域を除いたＳｉ基板５の表面の全面および電極パッド４の周縁部には、第一保護膜３と第二保護膜１が二重に被覆されている。【００１１】
アンダーバリアメタル２は、電極パッド４の第二保護膜１から露出する領域の表面上に形成される。バンプ６は、アンダーバリアメタル２を介して、電極パッド４の第二保護膜１から露出する領域の表面上に形成される。プローブ痕７は、電気的特性の検査の際にプローブが電極パッド４に接触することにより形成される。【００１２】
図２１に例示するように、電極パッド４の第二保護膜１から露出する領域にプローブ痕７が形成されると、電極パッド４上に形成されるアンダーバリアメタル２の形状がプローブ痕７の形状から直接的に影響を受ける。そのため、アンダーバリアメタル２の形状不良が生じる。つまり、アンダーバリアメタル２とバンプ６との接合面に形状不良が生じる。よって、アンダーバリアメタル２を介した電極パッド４とバンプ６との間の接合強度が低下して、バンプの接続不良が発生する。また、プローブ痕７が第二保護膜１の近傍に形成された場合、バンプを形成する材料がプローブ痕７に流入して、バンプ６の形状がプローブ痕７から影響を受けることがある。つまり、バンプの形状ばらつきが生じることがある。【００１３】
こうしたことから、プローブを用いた電気的特性の検査後にバンプ６を形成するにあたり、プローブ痕７の影響を緩和又は防止することは、半導体装置の信頼性の向上のために大変重要である。【００１４】
プローブ痕の影響を避けるために、例えば、電極パッドの表面に、プローブを接触させるプローブ接触領域とその領域以外のプローブ非接触領域を設定し、プローブ接触領域にプローブを接触させて検査を実施した後、電極パッドを覆う絶縁膜を形成し、その絶縁膜にプローブ非接触領域を露出させる開口を形成し、その開口を通じて電極パッドに接続する再配線層を絶縁膜上に形成し、その再配線層の電極パッドの領域から外れた箇所にバンプを形成するという方法が提案されている（例えば、特許文献１参照。）。【００１５】
また、バンプ形成用電極の他に、そのバンプ形成用電極と接続する検査プローブ用電極をさらに設けて、バンプ形成用電極にプローブを接触させないようにする技術も提案されている（例えば、特許文献２参照）。この技術によれば、プローブ圧痕の影響を受けることなく安定的にバンプを形成できるようになる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２０１０−５０２２４号公報
【特許文献２】特開２００１−２８４３８３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
再配線層を用いる従来技術によれば、半導体チップの電気的特性の検査において電極パッドの表面に比較的大きなプローブ痕が形成された場合でも、再配線層を経て電極パッドに接続するバンプが、電極パッドの領域から外れた箇所に形成されるので、半導体装置の高い信頼性を確保できる。しかし、この技術では、プローブ痕の影響を避けるために、再配線層を形成する工程が別途必要となる。そのため、複雑なプロセスの追加と、再配線層を引き回すエリアの確保が求められる。また、プローブ痕が形成されている箇所の上方にも再配線層を形成する場合に、プローブ痕に付随して発生する電極パッドの盛り上がり部分の高さが、電極パッドを被覆している絶縁膜の膜厚を上回るときには、再配線層の形状に異常が生じる。さらに、プローブ痕の深さが電極パッドの下層に達した場合に、プローブ痕に付随して発生する電極パッドの盛り上がり部分と、再配線層の下部に形成されているアンダーバリアメタルとが接触すると、電極パッドの下層にメタルの拡散等が起こり、それによって深刻な半導体装置の機能不良や信頼性不良が生じる。【００１８】
一方、検査プローブ用電極を用いる従来技術では、バンプがプローブ痕の影響を受けないので、高い信頼性の半導体装置を得ることができる。しかし、この技術では、バンプ形成用電極の他に、検査プローブを当接させるための検査プローブ用電極を別途設けるため、バンプ形成用電極を形成する領域と検査プローブ用電極を形成する領域の両方を確保する必要がある。また、半導体チップと樹脂基板との電気的かつ機械的接続を確保するのに必要なバンプのサイズを確保する必要もある。そのため、この技術には、半導体チップの小サイズ化および電極の狭ピッチ化が進展するにつれて、スペース的な制約が大きくなるという問題がある。【００１９】
また、図２１に示すように、プローブ痕７上にアンダーバリアメタル２を形成する場合においても、プローブ痕７の深さが電極パッド４の下層に達すると、アンダーバリアメタル２から電極パッド４の下層にメタルの拡散等が起こり、それによって深刻な半導体装置の機能不良や信頼性不良が生じる。【００２０】
こうした観点から、電極パッド、保護膜、アンダーバリアメタル及びバンプ等から構成されるバンプ周辺構造自体に、簡便且つ効果的にプローブ痕の影響を緩和または防止することができる形状的な工夫を施すことが望ましい。【００２１】
本発明は、上記したいずれかの問題に鑑みてなされたものであり、容易にバンプの接続不良の発生を低減または防止して、半導体装置の信頼性を向上させることができる半導体装置、半導体装置ユニットおよび半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
本発明の半導体装置は、基板と、前記基板上に形成された電極パッドと、前記電極パッドの表面の一部を露出させる開口を有し、その開口を除いて前記電極パッドの表面を覆う保護膜と、前記保護膜の開口を通じて前記電極パッドと電気的に接続し、かつ前記電極パッドの領域の範囲において外部に露出する部分を有する外部接続端子と、を備え、前記電極パッドには、電気的特性検査のために前記電極パッドに接触したプローブの痕が形成されており、前記プローブの痕は前記保護膜の形成領域内あるいは前記保護膜の開口の端部直下に位置して前記保護膜により被覆されていることを特徴とする。【００２３】
本発明の半導体装置において、前記プローブの痕は、平面視したときに前記外部接続端子の形成領域の範囲外に形成されているのが好ましい。【００２４】
また、本発明の半導体装置は、前記電極パッドの前記保護膜の開口から露出する領域の表面上から、前記保護膜の開口の周辺の前記保護膜上にかけて形成されたアンダーバリアメタルか、または、前記電極パッドの前記保護膜の開口から露出する領域の表面上にのみ形成されたアンダーバリアメタルをさらに備えてもよい。前記外部接続端子は前記アンダーバリアメタル上に形成される。【００２５】
また、本発明の半導体装置において、前記プローブの痕は前記電極パッドの周縁部近傍に形成されているのが好ましい。【００２６】
また、本発明の半導体装置において、前記プローブの痕は複数個形成されていてもよい。【００２７】
また、本発明の半導体装置は、前記プローブの痕が少なくとも２つ形成されており、平面視したときに、前記保護膜の開口が、２つのプローブの痕に挟まれるように配置されていてもよい。【００２８】
また、本発明の半導体装置において、複数個の電極パッドがマトリックス状に配列されていてもよい。【００２９】
また、本発明の半導体装置ユニットは、前記した本発明の半導体装置と、その半導体装置が実装される実装基板と、を備えることを特徴とする。【００３０】
また、本発明の半導体装置の製造方法は、基板上に電極パッドを形成する工程と、前記電極パッドにプローブを接触させて電気的特性検査を実施する工程と、前記電極パッドの表面の一部を露出させる開口を有し、その開口を除いて前記電極パッドの表面を覆う保護膜を形成する工程と、前記保護膜の開口を通じて前記電極パッドと電気的に接続し、かつ前記電極パッドの領域の範囲において外部に露出する部分を有する外部接続端子を形成する工程と、を具備し、電気的特性検査を実施する工程において、前記電極パッドに前記プローブの痕が形成され、前記保護膜を形成する工程において、前記プローブの痕が前記保護膜の形成領域内あるいは前記保護膜の開口の端部直下に位置して前記保護膜により被覆されるように、前記保護膜を形成することを特徴とする。
【発明の効果】
【００３１】
本発明によれば、プローブの痕がバンプ周辺構造に与える影響を緩和または防止することができる。よって、容易にバンプの接続不良の発生を低減または防止して、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態における半導体装置のバンプ周辺構造を示す断面図である。
【図２】本発明の実施の形態における半導体装置のプローブ痕の位置の他例を示す断面図である。
【図３】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図４】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図５】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図６】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図７】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図８】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図９】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図１０】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図１１】本発明の実施の形態における半導体装置の保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【図１２】本発明の実施の形態における半導体装置のバンプ周辺構造の他例を示す断面図である。
【図１３】本発明の実施の形態における半導体装置のバンプ周辺構造の他例を示す断面図である。
【図１４】本発明の実施の形態における半導体装置のグリッド状に配置されたバンプを例示する平面図
【図１５】本発明の実施の形態における半導体装置ユニットの構成を示す要部断面図である。
【図１６】本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。
【図１７】本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。
【図１８】本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。
【図１９】本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。
【図２０】本発明の実施の形態における半導体装置の製造方法を説明するための工程断面図である。
【図２１】電極パッドの表面に形成されたプローブ痕の影響を説明するためのバンプ周辺構造の断面図である。
【発明を実施するための形態】
【００３３】
以下、本発明の一実施形態について図面を参照して説明する。
【００３４】
図１は本実施形態に係る半導体装置のバンプ周辺構造を示す断面図である。図１に示すように、本実施形態に係る半導体装置は、基板の一例であるＳｉ基板５と、Ｓｉ基板５上に形成された電極パッド４と、電極パッド４の表面の一部を露出させる開口を有し、その開口を除いて電極パッド４の表面を覆う保護膜１と、保護膜１の開口を通じて電極パッド４と電気的に接続し、かつ電極パッド４の領域の範囲において外部に露出する部分を有する外部接続端の一例であるバンプ６と、を備える。電極パッド４の表面には、電気的特性検査のために電極パッド４に接触したプローブの痕７が形成されており、そのプローブ痕７が保護膜１によって被覆されている。
【００３５】
以下、本実施形態に係る半導体装置について、さらに詳細に説明する。
【００３６】
Ｓｉ基板５には回路領域（図示せず）が形成されており、その回路領域は、Ｓｉ基板５の所定の位置に形成されている電極パッド４と電気的に接続されている。電極パッド４の材料には、例えばＡｌ等を用いることができる。
【００３７】
また、Ｓｉ基板５には、Ｓｉ基板５及び電極パッド４の周縁部を覆うことによりチップ表面を保護する第一保護膜３が形成されている。したがって電極パッド４は、その周縁部が第一保護膜３で覆われており、その周縁部以外の中央部を含む領域が第一保護膜３から露出している。このように第一保護膜３は、電極パッド４の一部を露出する第一開口部を有している。第一保護膜３の材料には、例えば窒化ケイ素（Ｓｉ３Ｎ４）等を用いることができる。なお、第一保護膜３は、電極パッド４の領域を除いたＳｉ基板５の表面の全面を被覆していればよく、必ずしも電極パッド４の周縁部の全部分を被覆する必要はない。
【００３８】
電極パッド４の第一保護膜３から露出している領域の表面には、Ｓｉ基板５に形成されている回路領域等の電気的特性の検査時にプローブが接触したことに起因するプローブ痕７が形成されている。
【００３９】
第二保護膜１は、電極パッド４の第一保護膜３から露出している表面のうちの一部を露出させる第二開口部を有し、その第二開口部の周縁から第一保護膜３までの範囲の電極パッド４の表面と第一保護膜３を被覆する。したがって、電極パッド４の領域を除いたＳｉ基板５の表面の全面および電極パッド４の周縁部には、第一保護膜３と第二保護膜１が二重に被覆されている。第二保護膜１の材料には、例えばポリイミド等を用いることができる。また、第二保護膜１は、プローブ痕７を被覆するように形成する。
【００４０】
第二保護膜１の第二開口部の周辺の形状は任意であり、図示するように、電極パッド４の露出領域に向かうほど第二保護膜１の厚みが薄くなる傾斜を設けてもよい。このような傾斜を設けることにより、電極パッド４の露出領域からその露出領域の周辺の第二保護膜１上にかけてアンダーバリアメタル２を形成した場合に、バンプ６とアンダーバリアメタル２との接合強度を強固なものとすることができる。
【００４１】
第二保護膜１から電極パッド４を露出させる面積については、バンプ６と電極パッド４との接続抵抗を所定の値以下にするために、一定値以上を確保する必要がある。そのため、電極パッド４のプローブ痕７が形成されていない領域を第二保護膜１から露出させたときに、バンプ６と電極パッド４との接続抵抗を所定の値以下にするのに必要な面積が確保されるように、プローブの接触を電極パッド４の周辺部近傍に集中させて電気検査を行うことが望ましい。例えば、第二保護膜１の第二開口部の中心を電極パッド４の中心と一致させる場合、プローブ痕７の位置が電極パッド４の中央部に近いほど、第二開口部の開口径が小さくなるのは自明であり、第二開口部の開口径が小さくなるのに伴い、バンプ６と電極パッド４との接続抵抗値も大きくなるものと推察できる。従って、バンプ６と電極パッド４との接続信頼性を保ちつつ、接続抵抗値を小さくするために、第一保護膜３の第一開口部の開口径は、電極パッド４の径の半分以上であることが好ましい。言い換えれば、プローブ痕７は、電極パッド４の中心点から外端部までの距離の１／２の地点から、電極パッド４の外端部までの間の領域に形成されることが好ましい。
【００４２】
電極パッド４の第二保護膜１から露出する領域の表面上およびその領域の周辺の第二保護膜１上にはアンダーバリアメタル２が形成され、そのアンダーバリアメタル２上に外部接続端子となるバンプ６が形成される。アンダーバリアメタル２はスパッタや蒸着等で形成してもよいし、めっき方式により形成してもよい。
【００４３】
本実施形態に係る半導体装置では、図１に示すように、プローブ痕（プローブ痕に付随して発生する電極パッドの盛り上がり部分も含む。以下、同じ。）７の全部分が第二保護膜１で被覆されるように、第二保護膜１の膜厚が設定されている。このようにすれば、図１に示すように、アンダーバリアメタル２が、プローブ痕７が形成されている領域上を覆う状態であっても、アンダーバリアメタル２の形状やバンプ６の形状に対するプローブ痕７の影響を緩和または防止することができる。よって、アンダーバリアメタル２を介した電極パッド４とバンプ６との間の接合強度を確保して、バンプの接続不良の発生を減少または防止することができる。また、バンプの形状ばらつきを抑制または防止することができる。したがって、バンプ６の接続等の信頼性を向上させることができる。なお、電極パッド４の領域を拡大することなく、バンプ６の接続等の信頼性を向上させることができるという効果もある。
【００４４】
なお、図２に示すように、プローブ痕７が第二保護膜１の第二開口部の端部直下に位置する場合であっても、第二保護膜１によってプローブ痕７の全部分が被覆されていれば、バンプ６の接続等の信頼性を向上させることができる。
【００４５】
さらには、プローブ痕７が第二保護膜１の第二開口部の端部直下に位置している場合に、プローブ痕７に対する第二保護膜１の被覆が不完全で、プローブ痕７の一部分が第二保護膜１の第二開口部内に露出している状態であったとしても、図２に示す状態に準ずる効果を期待できる。
【００４６】
次に、図３〜図１１を用いて第二保護膜１の第二開口部の形状とプローブ痕７の位置について説明する。図３〜図１１は本実施形態に係る半導体装置の第二保護膜の開口形状とプローブ痕の位置を例示する平面図である。
【００４７】
図３〜図５には、電極パッド４および第二保護膜１の第二開口部１１が共に八角形の場合を示している。また、図４には、２つのプローブ痕７に挟まれた位置に第二保護膜１の第二開口部１１が形成されている場合を示している。図５には、４つのプローブ痕７に囲まれた位置に第二保護膜１の第二開口部１１が形成されている場合を示している。
【００４８】
図６〜図８には、電極パッド４および第二保護膜１の第二開口部１１が共に円形の場合を示している。また、図７には、２つのプローブ痕７に挟まれた位置に第二保護膜１の第二開口部１１が形成されている場合を示している。図８には、４つのプローブ痕７に囲まれた位置に第二保護膜１の第二開口部１１が形成されている場合を示している。
【００４９】
図９〜図１１には、電極パッド４および第二保護膜１の第二開口部１１が共に四角形の場合を示している。また、図１０には、２つのプローブ痕７に挟まれた位置に第二保護膜１の第二開口部１１が形成されている場合を示している。図１１には、４つのプローブ痕７に囲まれた位置に第二保護膜１の第二開口部１１が形成されている場合を示している。
【００５０】
このように、電極パッド４及び第二保護膜１の第二開口部１１の形状とプローブ痕７の位置には様々なバリエーションが考えられ、図示したものに限定されるものではない。
【００５１】
続いて、図１２および図１３を用いて本実施形態に係る半導体装置のバンプ周辺構造の他例について説明する。
【００５２】
図１２は、プローブ痕７が形成されていない領域のみにバンプ６を形成した場合のバンプ周辺構造を例示する断面図である。
【００５３】
アンダーバリアメタル２やバンプ６に対するプローブ痕７の影響をさらに抑える手段として、図１２に例示するように、アンダーバリアメタル２及びバンプ６の形成領域がプローブ痕７が形成されている領域よりも内側となる構成としてもよい。
【００５４】
この構成によれば、アンダーバリアメタル２及びバンプ６の形成領域の下部にプローブ痕７が形成されないので、プローブ痕７に起因するバンプ６の接続不良等が発生しない。
【００５５】
また仮に、プローブ痕７に付随して発生する電極パッド４の盛り上がり部分の高さが第二保護膜１の膜厚を上回ったとしても、アンダーバリアメタル２及びバンプ６の形成領域の下部にプローブ痕７が形成されないので、アンダーバリアメタル２とバンプ６の形状不良は発生せず、プローブ痕７に起因するバンプ６の接続不良等が発生しない。さらに、アンダーバリアメタル２及びバンプ６の形成領域の下部にプローブ痕７が形成されないので、プローブ痕７に付随して発生する電極パッド４の盛り上がり部分とアンダーバリアメタル２との接触は起こらない。よって、プローブ痕７の深さが電極パッド４の下層に達した場合でも、アンダーバリアメタル２から電極パッド４の下層へのメタルの拡散等を防止することができる。
【００５６】
このように、アンダーバリアメタル２をプローブ痕７の上部に形成しない構成、あるいは、バンプ６及びアンダーバリアメタル２の形成領域の範囲外にプローブ痕７を形成する構成とすることにより、バンプの接続不良等の発生を防止することができる。
【００５７】
図１３は、第二保護膜１の第二開口部の領域内にのみバンプ６を形成した場合のバンプ周辺構造を例示する断面図である。
【００５８】
半導体チップと樹脂基板との電気的かつ機械的接続を確保するのに必要なバンプのサイズを、第二保護膜１の第二開口部の領域内において十分確保できる場合には、図１３に例示するように、第二保護膜１の第二開口部内に収まるようにアンダーバリアメタル２を形成し、そのアンダーバリアメタル２上にバンプ６を形成してもよい。
【００５９】
このように、電極パッド４の第二保護膜１から露出する領域の表面上にのみアンダーバリアメタル２を形成し、そのアンダーバリアメタル２上にバンプ６を形成すれば、プローブ痕７の影響を全く受けない状態でアンダーバリアメタル２やバンプ６を形成することが可能となる。
【００６０】
図１４は本実施形態に係る半導体装置のグリッド状に配置されたバンプを例示する平面図である。半導体装置には、外部接続端子としてのバンプ６を複数個形成することができる。例えば、図１４に例示するように、複数個のバンプ６をマトリックス状ないしはグリッド状に配列してもよい。
【００６１】
続いて、本実施形態に係る半導体装置ユニットについて説明する。図１５は、本実施形態に係る半導体装置ユニットの構成を示す要部断面図である。
【００６２】
図１５に例示するように、バンプ６が形成された半導体装置を実装基板９にフリップチップ実装し、半導体装置の下面をアンダーフィル８で封止することで、半導体装置ユニットを構成してもよい。この構成によれば、実装形態が高密度化された半導体装置ユニットを実現できる。さらに、既に述べたように、電極パッドの領域を拡大することなく、容易にバンプの接続不良の発生を低減または防止して、半導体装置の信頼性を向上させることができる半導体デバイスを実現できる。
【００６３】
以上説明した実施の形態によれば、例えば特許文献１で開示された半導体装置のように、再配線層を形成するための複雑なプロセス及び再配線層を引き回すエリアを確保することが不要となり、単純な構造及びプロセスで、電極パッドの領域を拡大することなく、バンプの接続不良の発生を低減または防止して、半導体装置の信頼性を向上させることができる。
【００６４】
すなわち本実施形態によれば、プローブ痕７が形成されている領域の上層に第二保護膜１が設けられているので、プローブ痕７の形状が、アンダーバリアメタル２やバンプ６の形状に与える影響を防止ないしは小さく抑制することができる。
【００６５】
さらに、プローブ痕７がアンダーバリアメタル２と直接接触しないので、仮にプローブ痕７の深さが電極パッド４の下層に達するものであったとしても、アンダーバリアメタル２と電極パッド４の下層との間にメタルの拡散等は起こりえない。したがって、接合信頼性の低化を抑制することができる。
【００６６】
さらに、図１２や図１３に示すバンプ周辺構造によれば、プローブ痕７に付随して発生する電極パッド４の盛り上がり部分の高さが第二保護膜１の膜厚を上回る場合でも、プローブ痕７が形成されている領域の上部にアンダーバリアメタル２及びバンプ６が存在しないので、仮にプローブ痕７の深さが電極パッド４の下層に達するものであったとしても、アンダーバリアメタル２と電極パッド４の下層との間にメタルの拡散等は起こりえない。
【００６７】
また本実施形態によれば、特許文献２で開示された半導体装置のように、バンプ形成用電極の他に、そのバンプ形成用電極に接続する検査プローブ用電極を設けることも不要となる。したがって本実施形態は、チップ面積の縮小を阻害するものではなく、限られたスペースの中で単純なプロセスにより、プローブ痕の影響を回避してバンプの接続不良の発生を減少または防止し、半導体装置の信頼性を向上させることができる。こうしたメリットは、今後、バンプの狭ピッチ化や小サイズ化が進むにつれて顕在化する。
【００６８】
続いて、本実施形態に係る半導体装置の製造方法の一例について、図１６〜図２０を参照しながら記述する。図１６〜図２０はそれぞれ本実施形態に係る半導体装置の製造工程の一部を示している。
【００６９】
まず、Ｓｉ基板５に回路領域を形成する。次に、Ｓｉ基板５のバンプ形成面側の表面に、回路領域と電気的に接続する電極パッド４を、アルミニウム等により形成する。その後、Ｓｉ基板５のバンプ形成面を電極パッド４も含めて覆う第一保護膜３を、Ｓｉ３Ｎ４等により形成する。
【００７０】
次に、図１６に示すように、第一保護膜３を選択的に除去して、電極パッド４の一部を露出する第一保護膜３の第一開口部を形成する。
【００７１】
次に、図１７に示すように、電極パッド４上にプローブ１０を接触させて、Ｓｉ基板５に形成した回路領域等の電気的特性の検査を実施する。その結果として、電極パッド４上にはプローブ痕７が形成される。この際、複数回の電気的特性検査により、電極パッド４上に形成されるプローブ痕７が複数個となる場合もある。
【００７２】
電気的特性の検査を行う際にプローブ１０を当接させる位置は、電極パッド４の第一保護膜３から露出する部分のうち、第一保護膜３の第一開口部の周縁近傍ないしは電極パッド４の周縁部近傍とするのが好ましい。このようにすれば、電極パッド４とアンダーバリアメタル２との接合面積の増大、ひいてはアンダーバリアメタル２とバンプ６との接合面積の増大を実現することができる。
【００７３】
プローブ１０は各種仕様のものを適用することができるが、例えば垂直型ニードルタイプのプローブを用いるのが、プローブ痕７の面積が小さくなるので好適である。電極パッド４上に形成されるプローブ痕７の形状（深さ・幅等）は様々であるが、例えば直径φ３μｍ、深さ０．５μｍ程度のプローブ痕７が、直径５０μｍ程度の第一保護膜３の第一開口部内に形成される。
【００７４】
電気的特性検査の実施後、スピンナを用いて、電極パッド４及び第一保護膜３の上に、すなわち電極パッド４の領域を含むＳｉ基板５のバンプ形成面の全面に、第二保護膜１として例えばポリイミドを均一に塗布する。次に、プリベーク（７０°Ｃで５０秒、９０°Ｃで５０秒及び１０５°Ｃで１１０秒）を行い、その後に、所定形状の第二開口部を形成できるパターンに露光する。次に、現像前ベーク（８０°Ｃで５０秒）を行い、その後に、現像及びキュア（１４０°Ｃで１７０秒及び３５０°Ｃで３６００秒）を順次行う。これらの処理を経て、図１８に示すように、電極パッド４の表面の少なくとも一部を露出させる第二開口部が第二保護膜１に形成される。したがって、第二保護膜１は、第二開口部を除いた電極パッド４の表面を覆う形状となる。
【００７５】
第二保護膜１の第二開口部を形成する際には、プローブ１０の接触により電極パッド４上に形成されたプローブ痕７が第二保護膜１の第二開口部の領域内に露出せず、第二保護膜１によって被覆されるようにする必要がある。したがって、プローブ痕７は第二保護膜１に覆われる位置にあることが必要である。なお、第二保護膜１は、ポリイミドに代えてベンゾオキサゾール又はシリコーン系の樹脂材料等を用いてもよい。
【００７６】
次に、図１９に示すように、厚さが１×１０−３ｍｍ〜７×１０−３ｍｍ程度のアンダーバリアメタル２を、スパッタや蒸着等の方法で形成する。アンダーバリアメタル２の形成領域は、レジストパターンの形状を操作することにより制御が可能である。図１９には、図１と同様に、電極パッド４の第二保護膜１から露出する領域の表面上から第二保護膜１の第二開口部の周辺の第二保護膜１上にかけてアンダーバリアメタル２を形成する場合を例示している。
【００７７】
図１に示すように、プローブ痕７の上方を覆うようにアンダーバリアメタル２を形成したとしても、プローブ痕７の形状的影響は、第二保護膜１の形成段階で緩和されて、アンダーバリアメタル２及びそのアンダーバリアメタル２上に形成されるバンプ６には、ほぼ及ばない。
【００７８】
さらに、図１２に例示するように、プローブ痕７の上方にアンダーバリアメタル２の形成領域が至らない構造にすると、アンダーバリアメタル２及びバンプ６が受けるプローブ痕７の形状的影響がさらに低減される。
【００７９】
あるいは、図１３に例示するように、第二保護膜１の第二開口部の領域内にのみアンダーバリアメタル２を形成し、そのアンダーバリアメタル２上にバンプ６を形成することにより、プローブ痕７の影響を完全に避けることができる。
【００８０】
図１３に例示するアンダーバリアメタル２の形成方法としては、前記したスパッタや蒸着に代えて、無電解めっきによる方法を用いるのが好適である。無電解めっきによってアンダーバリアメタル２を形成する場合には、電極パッド４の表面をソフトエッチングして酸化膜を除去した後、ジンケート処理液に浸漬して亜鉛粒子を析出させ、続いて、無電解ニッケル（Ｎｉ）めっき液に浸漬して電極パッド４の上に厚さが５×１０−３ｍｍ程度のＮｉ膜を形成する。この後、さらに無電解金（Ａｕ）めっき液に浸漬して、Ｎｉ膜の上に厚さが５×１０−５ｍｍ程度のフラッシュＡｕめっきを形成してもよい。なお、めっきによってアンダーバリアメタル２を形成する場合、めっき時間の増減等により容易に厚みの制御、ひいては形成領域の制御ができる。
【００８１】
少なくとも電極パッド４の第二保護膜１から露出する部分の表面にアンダーバリアメタル２を形成した後、図２０に示すように、アンダーバリアメタル２の上に外部接続端子となるバンプ６を形成する。バンプ６は、ボールマウント法、めっき法又はディスペンス法等の方法により形成できる。
【００８２】
例えば、ボールマウント法を用いる場合、アンダーバリアメタル２に対応する位置に開口部を有する厚さが０．０２ｍｍ〜０．０４ｍｍ程度の金属板からなる印刷マスクを準備する。Ｓｉ基板５のバンプ形成面の全体を印刷マスクによって覆った後、ゴム製又は金属製のスキージを用いて、アンダーバリアメタル２の表面にフラックスを印刷する。次に、アンダーバリアメタル２に対応する位置に開口部を有する搭載マスクを用いて、フラックスが印刷されたアンダーバリアメタル２の上にバンプ材料を設ける。次に、バンプ材料が設けられたＳｉ基板５を熱処理して、バンプ材料を溶融することによりバンプ材料をアンダーバリアメタル２と接合する。上記プロセスにおいて、アンダーバリアメタル２の上に印刷したフラックスは、バンプ材料の保持、及び再溶解（リフロー）時における酸化膜の除去の２つの機能を主に有する。このため、フラックスには、ロジン系又は水溶性フラックス等を用いることができ、特にハロゲンフリータイプのロジン系フラックスを用いるのが好ましい。バンプ材料は、錫、銀及び銅等のはんだ材料からなるはんだボール等が好ましいが、他の組成の材料を用いてもよい。バンプ材料の大きさは、径が０．０７ｍｍ〜０．１２５ｍｍ程度であることが好ましく、バンプ材料が球形でない場合には、長さと幅の平均値が０．０７ｍｍ〜０．１２５ｍｍ程度であることが好ましい。しかしながら、これに限定する必要は無い。
【００８３】
以上の工程により、電極パッド４の領域を拡大することなく、容易にバンプの接続不良の発生を減少または防止して、高い信頼性の半導体装置を実現することができる。
【００８４】
さらに、例えば上記のようにして得た半導体装置を樹脂基板等の実装基板にフリップチップ実装すると、バンプはみ出しが低減または防止された信頼性の高い半導体装置ユニットを得ることができる。
【００８５】
以上のような方法で製造した半導体装置及び半導体装置ユニットによると、アンダーバリアメタルの下層にプローブ痕が存在しないため、電極パッドの領域を拡大することなくプローブ痕の影響を緩和または防止することができ、容易にバンプの接続不良の発生を減少または防止して、半導体装置の信頼性を向上させることができる。
【００８６】
以上説明したように、本実施形態によれば、プローブ痕７を第二保護膜１で被覆し、少なくとも電極パッド４の第二保護膜１から露出する領域の表面上にアンダーバリアメタル２及びバンプ６を形成することにより、アンダーバリアメタル２とバンプ６の形状や、アンダーバリアメタル２とバンプ６の接合状態に対してプローブ痕７の形状が与える影響を小さく抑えることができる。
【００８７】
なお、本実施形態では、バンプと電極パッドとの間にアンダーバリアメタルを設ける構成を説明したが、バンプと電極パッドとの接合強度が確保できれば、アンダーバリアメタルを設けない構成とすることも可能である。
【００８８】
また、第二保護膜に基板表面の保護効果を持たせることにより、第一保護膜を省略することも可能である。
【００８９】
また、上記説明ではＳｉ基板から半導体装置を形成する場合を例に説明したが、基板にはＳｉ基板に限らず、ＧａＮ基板等、様々な半導体基板を用いることができる。
【産業上の利用可能性】
【００９０】
本発明にかかる半導体装置、半導体装置ユニットおよび半導体装置の製造方法は、電極パッドの領域を拡大することなく、容易にバンプの接続不良の発生を低減または防止して、半導体装置の信頼性を向上させることができ、特にアンダーバリアメタル、保護膜及びバンプを備える半導体装置、その半導体装置を用いた半導体装置ユニット、及びその半導体装置の製造方法等に有用である。
【図３】
2012035688.tif 000003
【図４】
2012035688.tif 000004
【図５】
2012035688.tif 000005
【図６】
2012035688.tif 000006
【図７】
2012035688.tif 000007
【図８】
2012035688.tif 000008
【図９】
2012035688.tif 000009
【図１０】
2012035688.tif 000010
【図１１】
2012035688.tif 000011
【図１４】
2012035688.tif 000012
【図１】
2012035688.tif 000013
【図２】
2012035688.tif 000014
【図１２】
2012035688.tif 000015
【図１３】
2012035688.tif 000016
【図１５】
2012035688.tif 000017
【図１６】
2012035688.tif 000018
【図１７】
2012035688.tif 000019
【図１８】
2012035688.tif 000020
【図１９】
2012035688.tif 000021
【図２０】
2012035688.tif 000022
【図２１】
2012035688.tif 000023
【国際調査報告】
2012035688.tif 000024
2012035688.tif 000025