(57)【要約】  可変遅延回路（１１１、１１２）は、所定の位相を有する第１信号に対して遅延値を可変に付加した第１遅延信号を出力する。ミキサ（１３０）は、可変遅延回路（１１１，１１２）により遅延が付加された第１信号及び所定の位相と異なる位相を有する第２信号の入力を受け、第１信号と第２信号の合成信号を出力する。ピーク電圧検出部（１４０）は、ミキサ（１３０）から出力された合成信号の振幅電圧の最大値を検出する。コンパレータ（１５０）は、ピーク電圧検出部（１４０）が検出した最大値が所定の電圧に一致するように可変遅延回路（１１１、１１２）が付加する遅延値を制御する。
2012131920.tif 000002
【特許請求の範囲】
【請求項１】
所定の位相を有する第１信号の入力を受け、該第１信号に対して遅延値を可変に付加した第１遅延信号を出力する第１遅延付加部と、
前記第１遅延信号及び前記所定の位相と異なる位相を有する第２信号の入力を受け、前記第１信号と前記第２信号の合成信号を出力する第１ミキサと、
前記第１ミキサから出力された合成信号の振幅電圧の最大値を検出する第１ピーク電圧検出部と、
前記第１ピーク電圧検出部が検出した最大値が所定の電圧に一致するように前記第１遅延付加部が付加する遅延値を制御する制御部と
を備えたことを特徴とする位相補正回路。
【請求項２】
前記第１信号は、第１の正転信号及び前記第１の正転信号の反転信号である第１の反転信号を有する第１差動信号であり、
前記第２信号は、前記第１の正転信号とは異なる位相を有する第２の正転信号及び前記第２の正転信号の反転信号である第２の反転信号を有する第２差動信号であり、
前記第１遅延付加部は、前記第１作動信号の入力を受け、前記第１の正転信号を遅延させる第１正転信号遅延付加部及び前記第１の反転信号を遅延させる第１反転信号遅延付加部を有し、前記第１遅延信号として前記第１の正転信号を遅延させた信号及び前記第１の反転信号を遅延させた信号の組である第１遅延差動信号を出力し、
前記第１ミキサは、第１の正転信号を前記第１正転信号遅延付加部により遅延させた信号と第２の正転信号との合成信号及び第１の反転信号を前記第１反転信号遅延付加部より遅延させた信号と第２の反転信号の合成信号を出力する
ことを特徴とする請求項１に記載の位相補正回路。
【請求項３】
前記制御部は、前記第１ピーク電圧検出部が検出した最大値が所定の電圧に一致するよう制御した時に、前記第１ピーク電圧検出部が検出した最大値が所定の電圧に一致するよう制御した制御情報を記憶し、記憶した制御情報に基づいて第１遅延付加部が付加する遅延値を制御することを特徴とする請求項１又は請求項２に記載の位相補正回路。
【請求項４】
前記第１ミキサの前段に設けられ、前記第２差動信号の入力を受け、前記第２の正転信号を遅延させる第２正転信号遅延付加部及び前記第２の反転信号を遅延させる第２反転信号遅延付加部を有し、前記第２の正転信号を遅延させた信号及び前記第２の反転信号を遅延させた信号の組である第２遅延差動信号を出力する第２遅延付加部と、
前記第１遅延付加部により遅延が付加された前記第１遅延差動信号又は前記第２遅延付加部により遅延が付加された前記第２遅延差動信号の一方の信号の正転と反転とを逆にした第３遅延差動信号、及び他方の信号の入力を受け、前記第３遅延差動信号の正転信号と前記他方の信号の正転信号との合成信号及び前記第３遅延差動信号の反転信号と他方の信号の反転信号の合成信号を出力する第２ミキサと、
前記第２ミキサから出力された合成信号の振幅電圧の最大値を検出する第２ピーク電圧検出部とをさらに備え、
前記制御部は、前記第１ピーク電圧検出部が検出した最大値と前記第２振幅ピーク電圧検出部が検出した最大値とが一致するように、前記第１遅延付加部が付加する遅延値及び前記第２遅延付加部が付加する遅延値を制御する
ことを特徴とする請求項２に記載の位相補正回路。
【請求項５】
前記第１ミキサは、第１受信部と第２受信部とを有し、
前記第１信号を第１受信部へ入力し第２信号を前記第２受信部へ入力する状態と、前記第１の正転信号と前記第１の反転信号とを入れ替えた前記第１信号を前記第２受信部へ入力し前記第２信号を前記第１受信部へ入力する状態とを切り替える切替部をさらに備え、
前記第１ミキサは、前記第１受信部に入力された信号に、合成信号の生成において当該信号が用いられる割合を示す第１の重みを与え、前記第２受信部に入力された信号に前記第１の重みを与え、重みを与えた各信号を合成して前記合成信号を生成し、
前記第１ピーク電圧検出部は、前記第１信号が前記第１受信部に入力され、且つ前記第２信号が前記第２受信部に入力された場合の合成信号である第１合成信号の振幅電圧の最大値を検出し、さらに、前記第１の正転信号と前記第１の反転信号とを入れ替えた前記第１信号が前記第２受信部に入力され、且つ前記第２信号が前記第１受信部に入力された場合の合成信号である第２合成信号の振幅電圧の最大値を検出し、
前記制御部は、前記第１合成信号の振幅電圧の最大値と前記第２合成信号の最大値とが一致するように、前記第１遅延付加部を制御する
ことを特徴とする請求項２に記載の位相補正回路。
【請求項６】
位相補正回路に対して、
所定の位相を有する第１信号を受信させ
前記第１信号に遅延値を付加した第１遅延信号を生成させ、
前記所定の位相と異なる位相を有する第２信号の入力を受信させ、
前記第１遅延信号と前記第２信号の合成信号を出力させ、
前記合成信号の振幅電圧の最大値を検出させ、
前記合成信号の振幅電圧の最大値が所定の電圧に一致するように前記第１信号に対して遅延値を付加させる
ことを特徴とする位相補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、位相補正回路及び位相補正方法に関する。
【背景技術】
【０００２】
近年のサーバの高速化要求に伴い、より高速に動作するインタフェースが要求されている。そして、インタフェースには、データの識別を行うクロックの位相の調整が必要な受信回路や送信回路が設けられている。そこで、より高速な動作に対応するため、受信回路及び送信回路には正確な位相調整を行うことが求められてきている。具体的には、例えば、高速に動作するシリアル通信回線における送信回路には、パラレルデータからシリアルデータへ変換する際のクロックとデータのタイミングに正確性が求められる。また、シリアル通信回線の受信回路では、データをサンプリングする際のクロックとデータのタイミングに正確性が求められる。そこで、受信回路及び送信回路には位相を制御する位相補正回路を有するクロック発生回路が設けられている。【０００３】
位相補正回路は、ＶＣＯ（Voltage  Controlled  Oscillator）から又はＶＣＯ出力を分周した分周器から、位相が異なる信号の入力を受ける。そして、位相補正回路は、受信した信号におけるデータとクロックの識別位相に対して電流量によって遅延を加えることで、所望の位相となるように制御を行う。【０００４】
この位相の異なる信号は、例えば、０°、９０°、１８０°、２７０°の位相を有する４つの信号などである。しかし、リングオシレータＶＣＯ又はＬＣ−ＶＣＯから正確な位相関係の信号を出力したとしても、ＶＣＯからミキサまでの配線構造及びバッファなどのばらつきにより、入力される信号は正確な位相関係にならない。すなわち、各信号における、０°、９０°、１８０°、２７０°という関係が不正確になってしまう。そこで、これらの位相関係を改善するために、位相補正回路により位相の制御が行われる。【０００５】
図１３は、位相関係が適切な場合の入力信号及び出力信号を表す図である。また、図１４は、Ｓｋｅｗのズレが発生している場合の入力信号及び出力信号を表す図である。ここで、Ｓｋｅｗのズレとは、入力されるクロック信号の位相関係が正確な状態をズレが無いＳｋｅｗとして、そのズレが無いＳｋｅｗの状態から位相がずれた状態になっている場合をいう。【０００６】
図１３において、実線は、０°及び１８０°の位相を有する入力信号による差動波形を表している。また、一点鎖線は、９０°及び２７０°の位相を有する入力信号による差動波形を表している。さらに、点線は、実線及び点線で表される２つの差動信号から生成された出力信号を表している。そして、紙面に向かって上から順に各グラフはそれぞれ出力信号の位相をπ／８、π／４、３π／８、３π／４、５π／４、７π／４ずらした状態を表している。そして、線９０１〜９０６は、閾値電圧を表している。そして、入力信号の位相関係が適切な場合には、出力信号の位相をどのように調整しても、点９１１〜９１６で表されるように、閾値電圧との交点が一定間隔で繰り返される。この場合、出力信号の位相を変化させた時の位相の変化量が一定であり、このようなクロックを用いれば、データの識別を正確に行える。【０００７】
これに対して、Ｓｋｅｗのズレが発生した場合、図１４に示すように、適正な位相であれば線９２０の位置に閾値電圧との交点が来るはずが、出力信号の位相がずれてしまい、閾値電圧との交点が適切な位置から位相差９２１や位相差９２２の分ずれてしまう。【０００８】
ここで、図１５−１及び図１５−２は、Ｓｋｅｗのズレが発生している場合の出力信号の位相を示す図である。図１５−１及び図１５−２はいずれも縦軸で出力信号の位相を表し、横軸で出力信号の位相を調整するためのコードを表している。ズレが無い場合は位相の変化量が一定であるので、図１５−１の線９３１や図１５−２の線９３３のようにコードに対応して位相の変化は直線的になる。しかし、位相にズレが発生し入力信号の位相が近づいた場合には、図１５−１の点線９３２のように線９３１から大きくずれてしまい、位相の変化量が一定でなくなる。また、位相にズレが発生し入力信号の位相が離れた場合にも、図１５−１の点線９３４のように線９３３から大きくずれてしまい、位相の変化量が一定でなくなる。すなわち、識別位相の可変量の精度が悪くなってしまう。【０００９】
従来、位相補正回路による移送の制御として、Ｄｕｔｙ（デューティ）が互いに反転された関係にある２つのクロック信号を生成して、クロックのＤｕｔｙを補正する技術が開示されている。また、フェーズロック状態を保持しながら、遅延量を変化させる技術が開示されている。ここで、Ｄｕｔｙは、例えば、クロックパルスのＨｉｇｈ幅とＬｏｗ幅の比率を表す。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００５−１３５５６７号公報
【特許文献２】特許第４３１００３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ここで、クロックのＤｕｔｙを補正する従来技術では、例えば、０°と１８０°の位相を有する差動信号におけるＤｕｔｙズレ、及び９０°と２７０°の位相を有する差動信号におけるＤｕｔｙズレは補正できる。しかし、０°及び１８０°の位相を有する差動信号と９０°及び２７０°の位相を有する差動信号との間のＳｋｅｗのズレを補正することは困難である。そして、各クロックのＳｋｅｗにズレが生じた場合、入力位相信号毎にクロックの所望の位相に対して異なる位相変化量が発生してしまう。言い換えれば、データを識別するクロックの位相のステップが細かくなったり荒くなったりしてしまう。そして、クロックの位相変化におけるステップが荒くなった分は、ジッタとなり、エラーレートが悪化するというおそれがあった。【００１２】
開示の技術は、上記に鑑みてなされたものであって、入力位相信号の位相の間隔の精度を向上させ、識別位相の可変量を高精度化する位相補正回路及び位相補正方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本願の開示する位相補正回路及び位相補正方法は、第１遅延付加部は、所定の位相を有する第１信号の入力を受け、該第１信号に対して遅延値を可変に付加した第１遅延信号を出力する。第１ミキサは、前記第１遅延信号及び前記所定の位相と異なる位相を有する第２信号の入力を受け、前記第１信号と前記第２信号の合成信号を出力する。第１ピーク電圧検出部は、前記第１ミキサから出力された合成信号の振幅電圧の最大値を検出する。制御部は、前記第１ピーク電圧検出部が検出した最大値が所定の電圧に一致するように前記第１遅延付加部が付加する遅延値を制御する。
【発明の効果】
【００１４】
本願の開示する位相補正回路及び位相補正方法の一つの態様によれば、入力位相信号の位相の間隔の精度が向上し、識別位相の可変量が高精度化するという効果を奏する。
【図面の簡単な説明】
【００１５】
【図１】図１は、実施例１に係る位相補正回路のブロック図である。
【図２】図２は、４位相クロックを発生するＬＣ−ＶＣＯを使用した回路の一例の図である。
【図３】図３は、ミキサの一例の回路図である。
【図４】図４は、出力振幅ピーク電圧の差による位相の変化について説明するための図である。
【図５】図５は、実施例１に係る位相補正回路におけるＳｋｅｗの補正処理のフローチャートである。
【図６】図６は、本実施例に係る位相補正回路を有する送信機及び受信機のブロック図である。
【図７】図７は、多相クロック生成回路のブロック図である。
【図８】図８は、位相調整クロック、多相クロック及び入力データのタイミングチャートである。
【図９】図９は、実施例２に係る位相補正回路のブロック図である。
【図１０−１】図１０−１は、Ｓｋｅｗのズレが無い状態の第１ピーク電圧と第２ピーク電圧を説明する図である。
【図１０−２】図１０−２は、Ｓｋｅｗのズレがある状態の第１ピーク電圧と第２ピーク電圧を説明する図である。
【図１１】図１１は、実施例３に係る位相補正回路のブロック図である。
【図１２】図１２は、実施例３に係る可変遅延回路の一例の図である。
【図１３】図１３は、位相関係が適切な場合の入力信号及び出力信号を表す図である。
【図１４】図１４は、Ｓｋｅｗのズレが発生している場合の入力信号及び出力信号を表す図である。
【図１５−１】図１５−１は、Ｓｋｅｗのズレが発生している場合の出力信号の位相を示す図である。
【図１５−２】図１５−２は、Ｓｋｅｗのズレが発生している場合の出力信号の位相を示す図である。
【発明を実施するための形態】
【００１６】
以下に、本願の開示する位相補正回路及び位相補正方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する位相補正回路及び位相補正方法が限定されるものではない。
【実施例１】
【００１７】
図１は、実施例１に係る位相補正回路のブロック図である。図１に示すように本実施例に係る位相補正回路は、入力端子１０１〜１０６、可変遅延回路１１１、１１２、固定遅延回路１１３、１１４、Ｄｕｔｙ補正部１２１、１２２、ミキサ１３０、ピーク電圧検出部１４０、コンパレータ１５０及び出力端子１６１、１６２を有している。【００１８】
入力端子１０１には、正弦波信号ＣＡが供給される。また、入力端子１０２には、正弦波信号ＣＡＸが供給される。ここで、信号ＣＡは、基準の位相として０°の位相を有するクロック信号である。また、信号ＣＡＸは、信号ＣＡの反転信号（相補信号）であり、１８０°の位相を有するクロック信号である。この信号ＣＡ及び信号ＣＡＸが、「第１信号」の一例にあたる。【００１９】
入力端子１０３には、正弦波信号ＣＢが供給される。また、入力端子１０４には、正弦波信号ＣＢＸが供給される。ここで、信号ＣＢは、９０°の位相を有するクロック信号である。また、信号ＣＢＸは、信号ＣＢの反転信号であり、２７０°の位相を有するクロック信号である。この信号ＣＢ及び信号ＣＢＸが、「第２信号」の一例にあたる。【００２０】
ここで、各端子に入力されるクロック信号の位相をそれぞれ、０°、９０°、１８０°、２７０°としたが、実際にはＤｕｔｙ及びＳｋｅｗのズレが生じている。ここで、Ｓｋｅｗのズレとは、入力されるクロック信号の位相関係が正確な状態をズレが無いＳｋｅｗとして、そのズレが無いＳｋｅｗの状態から位相がずれた状態になっている場合をいう。【００２１】
図２は、４位相クロックを発生するＬＣ−ＶＣＯを使用した回路の一例の図である。端子２０１へ９０°の位相を有する信号が供給される。また、端子２０２へ２７０°の位相を有する信号が供給される。また、端子２０３へ１８０°の位相を有する信号が供給される。また、端子２０４へ０°の位相を有する信号が供給される。そして、各信号は、図２の回路により、周波数の制御などが施された後、入力端子１０１〜１０４へ供給される。【００２２】
可変遅延回路１１１は、入力端子１０１に供給された信号ＣＡの入力を受ける。さらに、可変遅延回路１１１は、後述するコンパレータ１５０からの制御信号を受けて、遅延の増減を行う。そして、可変遅延回路１１１は、制御された遅延を信号ＣＡに与え位相をシフトする。例えば、＋ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１１は、現在の遅延量にΔＴを加算した遅延を信号ＣＡに与える。また、例えば、−ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１１は、現在の遅延量からΔＴを減算した遅延を信号ＣＡに与える。そして、可変遅延回路１１１は、遅延を与えた信号ＣＡをＤｕｔｙ補正部１２１へ出力する。【００２３】
可変遅延回路１１２は、入力端子１０２に供給された信号ＣＡＸの入力を受ける。さらに、可変遅延回路１１２は、後述するコンパレータ１５０からの制御信号を受けて、遅延の増減を行う。ここで、可変遅延回路１１２がコンパレータ１５０から受ける制御信号は、可変遅延回路１１１がコンパレータ１５０から受ける指示と同様である。そして、可変遅延回路１１２は、制御された遅延を信号ＣＡＸに与え位相をシフトする。例えば、＋ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１２は、現在の遅延量にΔＴを加算した遅延を信号ＣＡＸに与える。また、例えば、−ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１２は、現在の遅延量からΔＴを減算した遅延を信号ＣＡＸに与える。そして、可変遅延回路１１２は、遅延を与えた信号ＣＡＸをＤｕｔｙ補正部１２１へ出力する。この可変遅延回路１１１及び可変遅延回路１１２が「第１遅延付加部」の一例にあたる。【００２４】
固定遅延回路１１３は、入力端子１０３に供給された信号ＣＢの入力を受ける。そして、固定遅延回路１１３は、予め決められている遅延を信号ＣＢに与え、位相をシフトする。そして、固定遅延回路１１３は、遅延を与えた信号ＣＢをＤｕｔｙ補正部１２２へ出力する。【００２５】
固定遅延回路１１４は、入力端子１０４に供給された信号ＣＢＸの入力を受ける。そして、固定遅延回路１１４は、予め決められている遅延を信号ＣＢＸに与え、位相をシフトする。そして、固定遅延回路１１４は、遅延を与えた信号ＣＢをＤｕｔｙ補正部１２２へ出力する。【００２６】
Ｄｕｔｙ補正部１２１は、信号ＣＡの入力を可変遅延回路１１３から受ける。また、Ｄｕｔｙ補正部１２１は、信号ＣＡＸの入力を可変遅延回路１１４から受ける。そして、Ｄｕｔｙ補正部１２１は、信号ＣＡと信号ＣＡＸとのＤｕｔｙのズレを無くすように、補正を行う。そして、Ｄｕｔｙ補正部１２１は、Ｄｕｔｙを補償するように補正を施した信号ＣＡ及び信号ＣＡＸをミキサ１３０へ出力する。ここで、Ｄｕｔｙの補正は、例えば、差動クロック間（ＣＡとＣＡＸとの間、ＣＢとＣＢＸとの間）にインバータをクロスカップして接続する方法などで実現できる。【００２７】
Ｄｕｔｙ補正部１２２は、信号ＣＢの入力を可変遅延回路１１１から受ける。また、Ｄｕｔｙ補正部１２２は、信号ＣＢＸの入力を可変遅延回路１１２から受ける。そして、Ｄｕｔｙ補正部１２２は、信号ＣＢと信号ＣＢＸとのＤｕｔｙのズレを無くすように、補正を行う。そして、Ｄｕｔｙ補正部１２２は、Ｄｕｔｙを補償するように補正を施した信号ＣＢ及び信号ＣＢＸをミキサ１３０へ出力する。【００２８】
図３は、ミキサの一例の回路図である。本実施例に係るミキサ１３０は、図３に示すように、信号を合成する際に各信号に重み付けを行うための複数のスイッチが設けられている。ここで、重みとは、合成信号を生成するときにその信号をどの程度の割合で用いて生成を行うかを表す値である。スイッチ群１３１は、信号ＣＡ及び信号ＣＡＸに対して重み付けを行うスイッチであり、スイッチ群１３２は、信号ＣＢ及び信号ＣＢＸに対して重み付けを行うスイッチである。そして、定電流源１３３は、各スイッチを介して定電流を供給する。また、スイッチ群１３１及びスイッチ群１３２は、ミキサ１３０が受信するデジタルコードによって制御される。すなわち、デジタルコードによって、スイッチ群１３１及びスイッチ群１３２に含まれる各スイッチのＯＮ／ＯＦＦが決定される。そして、ＯＮされたスイッチが少ないほど供給される電流が少なくなり、信号の位相は早くなる。また、ＯＮされたスイッチが多いほど供給される電流が多くなり、信号の位相は遅くなる。【００２９】
ミキサ１３０は、信号ＣＡ及び信号ＣＡＸの入力をＤｕｔｙ補正部１２１から受ける。また、ミキサ１３０は、信号ＣＢ及び信号ＣＢＸの入力をＤｕｔｙ補正部１２２から受ける。ミキサ１３０は、位相補間を行うための制御信号であるデジタルコードの入力を受ける。このデジタルコードは、例えば、後述するように受信機内に設けられたデジタルフィルタなどから入力される。【００３０】
そして、ミキサ１３０は、０°の位相を有する信号ＣＡ及び９０°の位相を有する信号ＣＢに対してデジタルコードを用いてそれぞれに重み付けをする。そして、ミキサ１３０は、重み付けした信号ＣＡと信号ＣＢを足し合わせることで、出力信号ＣＯを生成する。また、ミキサ１３０は、１８０°の位相を有する信号ＣＡＸ及び２７０°の位相を有する信号ＣＢＸに対してデジタルコードを用いてそれぞれに重み付けをする。そして、ミキサ１３０は、重み付けした信号ＣＡＸと信号ＣＢＸを足し合わせることで、出力信号ＣＯＸを生成する。ここで、出力信号ＣＯＸは、出力信号ＣＯの反転信号である。このように、ミキサ１３０は、重み付けを行うことで、出力信号ＣＯ及び出力信号ＣＯＸの位相をずらすことができる。そして、ミキサ１３０は、出力信号ＣＯ及び出力信号ＣＯＸの位相をずらすことで、位相補間を行うことができる。本実施例では、ミキサ１３０は、９０°の位相の可変範囲を有する。【００３１】
ここで、Ｓｋｅｗのズレを補正する初期トレーニングの場合、デジタルコードは、信号ＣＡと信号ＣＡＸの重み付けを行う電流減からの電流と、信号ＣＢと信号ＣＢＸの重み付けを行う電流源からの電流とを一致させる制御を行うものが使用される。すなわち、ミキサ１３０は、スイッチ群１３１及びスイッチ群１３２でＯＮとなるスイッチの数を一致させる。ここで、本実施例では、説明の便宜上、信号ＣＡ及び信号ＣＡＸの差動対への電流と信号ＣＢ及び信号ＣＢＸの差動対への電流とを一致させたが、これに限らない。すなわち、各差動対に対して適当な電流を加えた場合の各Ｓｋｅｗのズレが発生していない状態での波形が特定できるのであれば、加える電流はどのような値でもよい。【００３２】
そして、ミキサ１３０は、出力信号ＣＯを出力端子１６１から出力する。また、ミキサ１３０は、出力信号ＣＯＸを出力端子１６２から出力する。さらに、ミキサ１３０は、出力信号ＣＯ及び出力信号ＣＯＸをピーク電圧検出部１４０へ出力する。このミキサ１３０が「第１ミキサ」の一例にあたる。【００３３】
ピーク電圧検出部１４０は、出力信号ＣＯ及び出力信号ＣＯＸの入力をミキサ１３０から受ける。そして、ピーク電圧検出部１４０は、出力信号ＣＯ及び出力信号ＣＯＸの振幅電圧の最大値である出力振幅電圧のピーク値（以下では、「出力振幅ピーク電圧」という。）を検出する。そして、ピーク電圧検出部１４０は、検出した出力振幅ピーク電圧（以下では、「検出電圧」という。）をコンパレータ１５０へ出力する。このピーク電圧検出部１４０が「第１ピーク電圧検出部」の一例にあたる。【００３４】
コンパレータ１５０は、Ｓｋｅｗのズレが無い場合の出力振幅ピーク電圧（以下では、「参照電圧」という。）の入力を受ける。また、コンパレータ１５０は、検出電圧の入力を受ける。そして、コンパレータ１５０は、検出電圧と参照電圧とを比較し、その差を算出する。そして、コンパレータ１５０は、算出した電位差をデジタル信号に変換し、可変遅延回路１１１及び可変遅延回路１１２へ出力する。【００３５】
ここで、図４を参照して、出力振幅ピーク電圧の差による位相の変化について説明する。図４は、出力振幅ピーク電圧の差による位相の変化について説明するための図である。図４のグラフ３００、３１０及び３２０は、縦軸で振幅電圧を表し、横軸で位相を表している。図４の紙面に向かって一番上のグラフであるグラフ３００はＳｋｅｗのズレが無い状態の振幅電力を表している。点線３０３は、Ｓｋｅｗのズレが無い状態の出力信号ＣＯ及び出力信号ＣＯＸの差動波形を表している。そして、点３３０で閾値電圧と点線３０３が交わっており、Ｓｋｅｗのズレの無い場合には、出力信号ＣＯ及び出力信号ＣＯＸの振幅電圧は位相３０１の位置で閾値電圧となる。そして、この点線３０３で表される差動波形の基になった、信号ＣＡ及び信号ＣＡＸの差動波形が実線３０４で表される。また、点線３０３で表される差動波形の基になった、信号ＣＢ及び信号ＣＢＸの差動波形が一点鎖線３０５で表される。ここで、点線３０３は、実線３０４と一点鎖線３０５とを合成した波形となっている。そして、点線３０３の出力振幅ピーク電圧が参照電圧となる。そして、参照電圧は、電位差３０２で表される。【００３６】
これに対して、図４の紙面に向かって真ん中のグラフであるグラフ３１０は位相差が小さくなるようにＳｋｅｗのズレが発生している状態の振幅電力を表している。点線３１３は、位相差が小さくなるようにＳｋｅｗのズレが発生している状態での出力信号ＣＯ及び出力信号ＣＯＸの差動波形を表している。この点線３１３で表される差動波形の基になった、信号ＣＡ及び信号ＣＡＸの差動波形が実線３１４で表される。また、点線３１３で表される差動波形の基になった、信号ＣＢ及び信号ＣＢＸの差動波形が一点鎖線３１５で表される。そして、実線３１４と一点鎖線３１５はグラフ３００の実線３０４と一点鎖線３０５と比べて、位相差が小さくなっている。また、点線３１３の出力ピーク電圧が電位差３１１で表される。この場合、電位差３１１は電位差３０２に比べて大きくなっている。すなわち、出力振幅ピーク電圧が参照電圧に比べて高くなっている。この場合、位相差３１２で表されるように、点線３１３の閾値電圧となる位相の位置が位相３０１に比べて遅れている。そのため、閾値電圧となる位相を基準の点線３０３に合わせるためには、合成波形である点線３１３の位相を進ませることになる。したがって、出力振幅ピーク電圧が参照電圧に比べて高い場合、信号ＣＡ及び信号ＣＡＸの遅延を増加させることで、閾値電圧となる位相が基準の点線３０３に近づく。【００３７】
さらに、図４の紙面に向かって一番下のグラフであるグラフ３２０は位相差が大きくなるようにＳｋｅｗのズレが発生している状態の振幅電力を表している。点線３２３は、位相差が大きくなるようにＳｋｅｗのズレが発生している状態での出力信号ＣＯ及び出力信号ＣＯＸの差動波形を表している。この点線３２３で表される差動波形の基になった、信号ＣＡ及び信号ＣＡＸの差動波形が実線３２４で表される。また、点線３２３で表される差動波形の基になった、信号ＣＢ及び信号ＣＢＸの差動波形が一点鎖線３２５で表される。そして、実線３２４と一点鎖線３２５はグラフ３００の実線３０４と一点鎖線３０５と比べて、位相差が大きくなっている。また、点線３２３の出力ピーク電圧が電位差３２１で表される。この場合、電位差３２１は電位差３０２に比べて小さくなっている。すなわち、出力振幅ピーク電圧が参照電圧に比べて低くなっている。この場合、位相差３２２で表されるように、点線３２３の閾値電圧となる位相の位置が位相３０１に比べて進んでいる。そのため、閾値電圧となる位相を基準の点線３０３に合わせるためには、合成波形である点線３２３の位相を遅らせることになる。したがって、出力振幅ピーク電圧が参照電圧に比べて低い場合、信号ＣＡ及び信号ＣＡＸの遅延を減少させることで、閾値電圧となる位相が基準の点線３０３に近づく。【００３８】
すなわち、コンパレータ１５０は、検出電圧が参照電圧に比べて高い場合には、信号ＣＡ及び信号ＣＡＸの遅延を増加させる制御信号を可変遅延回路１１１及び可変遅延回路１１２へ出力する。また、コンパレータ１５０は、検出電圧が参照電圧に比べて低い場合には、信号ＣＡ及び信号ＣＡＸの遅延を減少させる制御信号を可変遅延回路１１１及び可変遅延回路１１２へ出力する。ここで、本実施例では、可変遅延回路１１１及び可変遅延回路１１２に対してアナログで制御を行っているので、例えば、コンパレータ１５０は、遅延を与える制御コードを１つずつずらしていくことで、検出電圧と参照電圧とが一致するように制御する。【００３９】
ここで、本実施例では、可変遅延回路に対してアナログ制御を行う場合で説明したが、可変遅延回路はデジタル制御を受けるものでもよい。その場合、コンパレータ１５０は、例えば、電圧差とその電圧差を調整するコードを対応させて記憶しておき、検出電圧と参照電圧の差に対応するコードを可変遅延回路に送信する構成などが考えられる。【００４０】
さらに、出力振幅ピーク電圧と遅延量との関係について説明する。まず、信号ＣＡ及び信号ＣＡＸの差動対に対する重み付けの電流と信号ＣＢ及び信号ＣＢＸの差動対に対する重み付けの電流とを一致させた場合の電流をＩｒとする。さらに、信号ＣＡ及び信号ＣＡＸの差動対の電流をＩａ、ＣＢ及び信号ＣＢＸの差動対の電流をＩｂとする。Ｓｋｅｗのズレが無い状態の場合、Ｉａ＝Ｉｒ×ｓｉｎ（ｘ＋π／２）となる。また、Ｓｋｅｗのズレが無い状態の場合、Ｉｂ＝Ｉｒ×ｓｉｎ（ｘ）となる。そして、合成信号である出力信号ＣＯ及び出力信号ＣＯＸの差動対の電流をＩｏとすると、Ｉｏ＝Ｉａ＋Ｉｂとなる。すなわち、Ｉｏ＝２１／２×Ｉｒ×ｓｉｎ（ｘ＋φ）となる。そこで、出力信号ＣＯ及び出力信号ＣＯＸの差動対の電圧はＩｏ×Ｒとなる。したがって、Ｓｋｅｗのズレが無い場合の出力振幅ピーク電圧である参照電圧をＶｒｅｆとすると、Ｖｒｅｆ＝２１／２×Ｉｒ×Ｒとなる。そして、この場合にある電圧となる信号ＣＡの時間をＴ（Ｉａ）とし、同じ電圧となる信号ＣＢの時間をＴ（Ｉｂ）とすると、ＳｋｅｗはＴ（Ｉａ）−Ｔ（Ｉｂ）＝π／２となる。すなわち、Ｓｋｅｗのズレが無い状態では、Ｓｋｅｗはπ／２である。【００４１】
これに対して、検出電圧をＶｏとすると、Ｖｏ＞Ｖｒｅｆの場合、信号ＣＡ及び信号ＣＡＸの差動対と信号ＣＢ及び信号ＣＢＸの差動対との位相差が小さくなっている。この場合、Ｉａ＝Ｉｒ×ｓｉｎ（ｘ＋π／２）、Ｉｂ＝Ｉｒ×ｓｉｎ（ｘ＋ψ）となる。ここで、ψは信号ＣＡ及び信号ＣＡＸの差動対の位相と信号ＣＢ及び信号ＣＢＸの差動対の位相とが近づいた分の位相である。この場合、ＳｋｅｗはＴ（Ｉａ）−Ｔ（Ｉｂ）＝π／２−ψとなる。すなわち、Ｓｋｅｗのズレが無い状態に比べてＳｋｅｗのズレは−ψである。そこで、コンパレータ１５０は、出力信号ＣＯ及び出力信号ＣＯＸの位相をψ増やすように遅延を増加させる制御信号を可変遅延回路１１１及び可変遅延回路１１２へ出力する。【００４２】
また、Ｖｏ＜Ｖｒｅｆの場合、信号ＣＡ及び信号ＣＡＸの差動対と信号ＣＢ及び信号ＣＢＸの差動対との位相差が大きくなっている。この場合、Ｉａ＝Ｉｒ×ｓｉｎ（ｘ＋π／２）、Ｉｂ＝Ｉｒ×ｓｉｎ（ｘ−ψ）となる。ここで、ψは信号ＣＡ及び信号ＣＡＸの差動対の位相と信号ＣＢ及び信号ＣＢＸの差動対の位相とが離れた分の位相である。この場合、ＳｋｅｗはＴ（Ｉａ）−Ｔ（Ｉｂ）＝π／２＋ψとなる。すなわち、Ｓｋｅｗのズレが無い状態に比べてＳｋｅｗのズレは＋ψである。そこで、コンパレータ１５０は、出力信号ＣＯ及び出力信号ＣＯＸの位相をψ減らすように遅延を減らす制御信号を可変遅延回路１１１及び可変遅延回路１１２へ出力する。このコンパレータ１５０が、「制御部」の一例にあたる。【００４３】
次に、図５を参照して、本実施例に係る位相補正回路におけるＳｋｅｗの補正処理について説明する。図５は、実施例１に係る位相補正回路におけるＳｋｅｗの補正処理のフローチャートである。【００４４】
ミキサ１３０は、所定のデジタルコードを受けて、信号ＣＡ及び信号ＣＡＸの差動対と信号ＣＢ及び信号ＣＢＸの差動対に対する重み付けを行う電流源からの電流を一致させる（ステップＳ１０１）。【００４５】
次に、ミキサ１３０は、２つの差動クロックである信号ＣＡ及び信号ＣＡＸ、並びに信号ＣＢ及び信号ＣＢＸの入力を受ける（ステップＳ１０２）。【００４６】
次に、ミキサ１３０は、信号ＣＡと信号ＣＢの合成信号である出力信号ＣＯ、及び信号ＣＡＸと信号ＣＢＸとの合成信号である出力信号ＣＯＸを出力する（ステップＳ１０３）。【００４７】
ピーク電圧検出部１４０は、出力信号ＣＯ及び出力信号ＣＯＸをミキサ１３０から取得する。そして、ピーク電圧検出部１４０は、出力信号ＣＯ及び出力信号ＣＯＸの振幅電圧の最大値である出力振幅ピーク電圧を検出する（ステップＳ１０４）。【００４８】
コンパレータ１５０は、検出電圧をピーク電圧検出部１４０から取得する。そして、コンパレータ１５０は、検出電圧と参照電圧とを比較し、検出電圧と参照電圧が一致する（検出電圧＝参照電圧）か否かを判定する（ステップＳ１０５）。そして、検出電圧が参照電圧と一致している場合（ステップＳ１０５肯定）、コンパレータ１５０はＳｋｅｗの補正処理を終了する。【００４９】
これに対して、検出電圧と参照電圧が異なる場合（ステップＳ１０５否定）、コンパレータ１５０は、検出電圧が参照電圧より大きい（検出電圧＞参照電圧）か否かを判定する（ステップＳ１０６）。そして、検出電圧が参照電圧より大きい場合（ステップＳ１０６肯定）、コンパレータ１５０は、可変遅延回路１１１及び可変遅延回路１１２に対して遅延量を増加させる制御信号を出力し（ステップＳ１０７）、ステップＳ１０２へ戻る。【００５０】
これに対して、検出電圧が参照電圧より小さい場合（ステップＳ１０６否定）、コンパレータ１５０は、可変遅延回路１１１及び可変遅延回路１１２に対して遅延量を減少させる制御信号を出力し（ステップＳ１０８）、ステップＳ１０２へ戻る。【００５１】
図６は、本実施例に係る位相補正回路を有する送信機及び受信機のブロック図である。送信機４０１は、多相クロック生成回路４１１、ＦＦ４１２、プレドライバエッジ制御部４１３及びドライバ４１４を有している。また、受信機４０２は、多相クロック生成回路４２１、アンプ４２２、サンプラ４２３、デマルチプレクサ４２４及びデジタルフィルタ４２５を有している。【００５２】
多相クロック生成回路４１１は、基準クロックの入力を受ける。そして、多相クロック生成回路４１１は、異なる位相を有する複数のクロックを生成する。そして、多相クロック生成回路４１１は、生成したクロックをプレドライバエッジ制御部４１３へ出力する。【００５３】
ＦＦ（Flip  Flop）４１２は、データの入力を受ける。そして、データに一定期間の遅延を与えた後、プレドライバエッジ制御部４１３へ出力する。【００５４】
プレドライバエッジ制御部４１３は、位相の異なる複数のクロックの入力を多相クロック生成回路４１１から受ける。また、プレドライバエッジ制御部４１３は、データの入力をＦＦ４１２から受ける。そして、プレドライバエッジ制御部４１３は、入力されたクロックに同期して、データのエッジのタイミングを調整する。そして、プレドライバエッジ制御部４１３は、エッジのタイミングを調整したデータをドライバ４１４へ出力する。【００５５】
ドライバ４１４は、プレドライバエッジ制御部４１３から受信したデータを、通信回線４０３を介して、受信機４０２へ向けて送信する。通信回線４０３は、例えば、差動信号によりシリアル信号を伝送する通信回線などである。【００５６】
多相クロック生成回路４２１は、基準クロックの入力を受ける。ここで、送信機４０１内の基準クロックをＴｘＣｌｋとして、受信機４０２内の基準クロックをＲｘＣｌｋとすると、多相クロック生成回路４２１は、ＲｘＣｌｋの入力を受けることになる。ＲｘＣｌｋは、例えば、ＴｘＣｌｋと同じ周波数のクロックであり、受信機４０２側の水晶発振器などのリファレンスクロックをＰＬＬ（Phase  Locked  Loop）で逓倍することんなどにより得られる。ここで、ＴｘＣｌｋ及びＲｘＣｌｋのそれぞれの周波数は、ＲｘＣｌｋとは位相差信号を得ることができればよく、例えば、高い周波数であれば分周すればよい。したがって、ＴｘＣｌｋ及びＲｘＣｌｋのそれぞれの周波数は、異なっていても良い。【００５７】
また、多相クロック生成回路４２１は、デジタルコードの入力をデジタルフィルタ４２５から受ける。そして、多相クロック生成回路４２１は、受信したデジタルコードにより制御された電流を用いて基準クロックの各信号の位相を調整する。そして、多相クロック生成回路４２１は、位相の異なる複数のクロックである多相クロックを生成する。そして、多相クロック生成回路４２１は、生成した多相クロックをサンプラ４２３へ出力する。【００５８】
アンプ４２２は、送信機４０１から送られてきたデータを受信する。そして、アンプ４２２は、受信したデータを増幅する。そして、アンプ４２２は、増幅したデータをサンプラ４２３へ出力する。【００５９】
サンプラ４２３は、データの入力をアンプ４２２から受ける。また、サンプラ４２３は、位相の異なる複数のクロックの入力を多相クロック生成回路４２１から受ける。そして、サンプラ４２３は、受信したクロックに同期して、受信したデータをサンプリングする。そして、サンプラ４２３は、異なる位相でサンプリングされたデータをデマルチプレクサ４２４へ出力する。【００６０】
デマルチプレクサ４２４は、サンプラ４２３から受信した異なる位相でサンプリングされたデータをデータ分離する。【００６１】
デジタルフィルタ４２５は、サンプリングされたデータをデータ処理し、多相クロック生成回路４２１が生成するクロックと受信データとのタイミング関係に応じたデジタルコードを生成する。そして、デジタルフィルタ４２５は、生成したデジタルコードを多相クロック生成回路４２１へ出力する。【００６２】
そして、多相クロック生成回路４１１及び多相クロック生成回路４２１に、本実施例に係る位相補正回路が搭載される。そこで、多相クロック生成回路４２１の詳細について説明する。【００６３】
図７は、多相クロック生成回路のブロック図である。多相クロック生成回路４２１は、多相クロック生成部４３１、インターポレータ４３２及び遅延素子列４３３を有している。【００６４】
多相クロック生成部４３１は、出力する位相の数に合わせたＦＦが直列に配置されている。多相クロック生成部４２１は、基準クロックの入力を受ける。例えば、多相クロック生成回路４１１における多相クロック生成部４３１は、前述したＴｘＣｌｋの入力を受ける。また、多相クロック生成回路４２１における多相クロック生成部４３１は、前述したＲｘＣｌｋの入力を受ける。そして、多相クロック生成部４３１は、各ＦＦを順番に入力されたクロックを通過させることで、クロックに対して所定の遅延を順次与えていく。そして、多相クロック生成部４３１は、各ＦＦで遅延が与えられた状態の各クロックをそれぞれインターポレータ出力していく。本実施例では、多相クロック生成部４３１は、０°、９０°、１８０°、２７０°の４位相のクロックを出力する。【００６５】
インターポレータ４３２は、デジタルコードの入力をデジタルフィルタ４２５（図６参照）から受ける。また、インターポレータ４３２は、位相の異なる複数のクロックの入力を多相クロック生成部４３１から受ける。そして、インターポレータ４３２は、受信したクロックをそれぞれ異なる重み付けで足し合わせることで、受信したデジタルコードにより指示された位相に調整されたクロック（以下では、「位相調整クロック」と言う。）を生成する。そして、インターポレータ４３２は、生成した位相調整クロックを遅延素子列４３３へ出力する。本実施例に係る位相補正回路は、このインターポレータ４３２に搭載される。【００６６】
遅延素子列４３３は、位相調整クロックの入力をインターポレータ４３２から受ける。そして、遅延素子列４３３は、受信した位相調整クロックに同期させて、多相クロックを生成する。そして、遅延素子列４３３は、生成した多相クロックをサンプラ４２３へ出力する。【００６７】
ここで、図８は、位相調整クロック、多相クロック及び入力データのタイミングチャートである。図８は横軸に時間を表している。図８は、２組の位相調整クロックから４位相のクロックを発生する例である。【００６８】
インターポレータ４３２は、クロック４５０及びクロック４５２を遅延素子列４３３へ出力する。ここで、クロック４５０とクロック４５２は位相が９０°ずれている。このクロック４５０及びクロック４５２が位相調整クロックの一例である。【００６９】
そして、遅延素子列４３３は、クロック４５０を分周し、さらに位相をずらすことで、４つの異なる位相を有するクロックであるクロック群４５１を生成する。また、遅延素子列４３３は、クロック４５２を分周し、さらに位相をずらすことで、４つの異なる位相を有するクロックであるクロック群４５３を生成する。こで、クロック群４５１の各クロックとクロック群４５３の各クロックは、クロック４５０とクロック４５２との位相のズレと同じだけズレを有している。このクロック群４５１及びクロック群４５３に含まれるクロックが多相クロックの一例である。そして、遅延素子列４３３は、クロック群４５１及びクロック群４５３を出力する。【００７０】
図６におけるサンプラ４２３は、クロック群４５１及びクロック群４５３の入力を受ける。そして、サンプラ４２３は、クロック群４５１に含まれる各クロックをデータ認識用のクロックとする。すなわち、サンプラ４２３は、クロック群４５１に含まれる各クロックの立ち上がりでデータを認識する。また、サンプラ４２３は、クロック群４５３に含まれる各クロックをエッジ認識用のクロックとする。すなわち、サンプラ４２３は、クロック群４５３に含まれる各クロックの立ち上がりでデータのエッジを認識する。これにより、図８における、データ４５４の間隔Ｐ０〜Ｐ３で示されるように、データ認識のタイミングとエッジ認識のタイミングが等間隔で発生する。これにより、サンプラ４２３は、データ４５４を正確に認識することができる。【００７１】
以上に説明したように、本実施例に係る位相補正回路は、ミキサから出力された差動対の出力振幅ピーク電圧を検出し、その検出した出力振幅ピーク電圧とＳｋｅｗのズレが発生していない状態の出力振幅ピーク電圧との差を用いて、一方の差動対の遅延を調整している。これにより、入力された差動対間のＳｋｅｗのズレが補正され、入力位相信号の位相の間隔の精度を向上させ、識別位相の可変量を高精度化することができる。【００７２】
また、本実施例では、信号ＣＡ及び信号ＣＡＸの遅延を変更してＳｋｅｗを調整するように説明したが、信号ＣＢ及び信号ＣＢＸの遅延を変更してＳｋｅｗを調整してもよい。【００７３】
また本実施例では、各端子に入力される信号の位相をそれぞれ０°、９０°、１８０°、２７０°としたが、これは他の値であってもよい。さらに、本実施例では、入力クロックが４位相の場合で説明したが、これに限るものではなく、入力クロックが有する位相の数は他の値であってもよい。
【実施例２】
【００７４】
図９は、実施例２に係る位相補正回路のブロック図である。本実施例に係る位相補正回路は、ミキサをもう一つ加え、それぞれのミキサから出力された信号の出力振幅ピーク電圧を比較して、その電圧の差により遅延を調整することが実施例１と異なるものである。そこで、以下では、加えたミキサによる信号の生成及び出力振幅ピーク電圧の比較よる遅延量の制御について主に説明する。図９において、図１と同じ符号を有する各部は、特に説明の無い限り同じ機能を有するものとする。【００７５】
図９に示すように、本実施例に係る位相補正回路は、実施例１の補正回路にミキサ１３４及びピーク電圧検出部１４１をさらに有している。また、本実施例に係る位相補正回路は、実施例１の固定遅延回路１１３及び固定遅延回路１１４に代えて、可変遅延回路１１５及び可変遅延回路１１６を有している。【００７６】
可変遅延回路１１１は、実施例１と同様にコンパレータ１５０から受信した制御信号に合わせて遅延を信号ＣＡに与え、Ｄｕｔｙ補正部１２１へ出力する。また、可変遅延回路１１２は、実施例１と同様にコンパレータ１５０から受信した制御信号に合わせて遅延を信号ＣＡＸに与え、Ｄｕｔｙ補正部１２１へ出力する。【００７７】
可変遅延回路１１５は、入力端子１０４に供給された信号ＣＢの入力を受ける。さらに、可変遅延回路１１５は、後述するコンパレータ１５０からの制御信号を受けて、遅延の増減を行う。そして、可変遅延回路１１５は、制御された遅延を信号ＣＢに与え位相をシフトする。例えば、＋ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１５は、現在の遅延量にΔＴを加算した遅延を信号ＣＢに与える。また、例えば、−ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１５は、現在の遅延量からΔＴを減算した遅延を信号ＣＢに与える。そして、可変遅延回路１１５は、遅延を与えた信号ＣＢをＤｕｔｙ補正部１２２へ出力する。【００７８】
可変遅延回路１１６は、入力端子１０３に供給された信号ＣＢＸの入力を受ける。さらに、可変遅延回路１１６は、後述するコンパレータ１５０からの制御信号を受けて、遅延の増減を行う。ここで、可変遅延回路１１６がコンパレータ１５０から受ける制御信号は、可変遅延回路１１５がコンパレータ１５０から受ける指示と同様である。そして、可変遅延回路１１６は、制御された遅延を信号ＣＢＸに与え位相をシフトする。例えば、＋ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１６は、現在の遅延量にΔＴを加算した遅延を信号ＣＢＸに与える。また、例えば、−ΔＴの遅延を与える制御信号をコンパレータ１５０から受けた場合、可変遅延回路１１６は、現在の遅延量からΔＴを減算した遅延を信号ＣＢＸに与える。そして、可変遅延回路１１６は、遅延を与えた信号ＣＢＸをＤｕｔｙ補正部１２２へ出力する。この可変遅延回路１１５及び可変遅延回路１１６が、「第２遅延付加部」の一例にあたる。【００７９】
Ｄｕｔｙ補正部１２１は、信号ＣＡの入力を可変遅延回路１１１から受ける。また、Ｄｕｔｙ補正部１２１は、信号ＣＡＸの入力を可変遅延回路１１２から受ける。そして、Ｄｕｔｙ補正部１２１は、信号ＣＡと信号ＣＡＸとのＤｕｔｙのズレを無くすように、補正を行う。そして、Ｄｕｔｙ補正部１２１は、Ｄｕｔｙを補償するように補正を施した信号ＣＡ及び信号ＣＡＸをミキサ１３０へ出力する。また、Ｄｕｔｙ補正部１２１は、信号ＣＡをミキサ１３４における信号ＣＢＸ’としてミキサ１３４へ出力する。また、Ｄｕｔｙ補正部１２１は、信号ＣＡＸをミキサ１３４における信号ＣＢ’としてミキサ１３４へ出力する。【００８０】
Ｄｕｔｙ補正部１２２は、信号ＣＢの入力を可変遅延回路１１５から受ける。また、Ｄｕｔｙ補正部１２２は、信号ＣＢＸの入力を可変遅延回路１１６から受ける。そして、Ｄｕｔｙ補正部１２２は、信号ＣＢと信号ＣＢＸとのＤｕｔｙのズレを無くすように、補正を行う。そして、Ｄｕｔｙ補正部１２２は、Ｄｕｔｙを補償するように補正を施した信号ＣＢ及び信号ＣＢＸをミキサ１３０へ出力する。また、Ｄｕｔｙ補正部１２２は、信号ＣＢをミキサ１３４における信号ＣＡ’としてミキサ１３４へ出力する。また、Ｄｕｔｙ補正部１２２は、信号ＣＢＸをミキサ１３４における信号ＣＡＸ’としてミキサ１３４へ出力する。【００８１】
ミキサ１３４は、９０°の位相を有する信号を信号ＣＡ’として、また２７０°の位相を有する信号を信号ＣＡＸ’としてＤｕｔｙ補正部１２２からの入力を受ける。また、ミキサ１３４は、１８０°の位相を有する信号を信号ＣＢ’として、また０°の位相を有する信号を信号ＣＢＸ’としてＤｕｔｙ補正部１２１からの入力を受ける。さらに、ミキサ１３４は、位相補間を行うための制御信号であるデジタルコードの入力を受ける。このデジタルコードは、ミキサ１３０へ入力されるデジタルコードと同一である。【００８２】
そして、ミキサ１３４は、９０°の位相を有する信号ＣＡ’及び１８０°の位相を有する信号ＣＢ’に対してデジタルコードを用いてそれぞれに重み付けをする。そして、ミキサ１３４は、重み付けした信号ＣＡ’と信号ＣＢ’を足し合わせることで、出力信号ＣＯ’を生成する。また、ミキサ１３４は、２７０°の位相を有する信号ＣＡＸ’及び０°の位相を有する信号ＣＢＸ’に対してデジタルコードを用いてそれぞれに重み付けをする。そして、ミキサ１３４は、重み付けした信号ＣＡＸ’と信号ＣＢＸ’を足し合わせることで、出力信号ＣＯＸ’を生成する。ここで、出力信号ＣＯＸ’は、出力信号ＣＯ’の反転信号である。すなわち、ミキサ１３４では、ミキサ１３０で信号ＣＡ及び信号ＣＡＸの差動対に与えられた重み付けが、信号ＣＢ’及び信号ＣＢＸ’に与えられる。また、ミキサ１３４では、ミキサ１３０での信号ＣＡ及び信号ＣＡＸの差動対を反転した信号が信号ＣＡ’及び信号ＣＡＸ’となる。さらに、ミキサ１３４では、ミキサ１３０で信号ＣＢ及び信号ＣＢＸの差動対に与えられた重み付けが、信号ＣＡ’及び信号ＣＡＸ’に与えられる。【００８３】
このように、ミキサ１３４は、重み付けを行うことで、出力信号ＣＯ’及び出力信号ＣＯＸ’の位相をずらすことができる。そして、ミキサ１３０は、出力信号ＣＯ’及び出力信号ＣＯＸ’の位相をずらすことで、位相補間を行うことができる。本実施例では、ミキサ１３４は、９０°の位相の可変範囲を有する。すなわち、本実施例に係る位相補間装置は、ミキサ１３０とミキサ１３４により１８０°の位相の可変範囲を有することになる。【００８４】
ミキサ１３４は、生成した出力信号ＣＯ’を出力端子１６３から出力する。また、ミキサ１３４は、生成した出力信号ＣＯＸ’を出力端子１６４から出力する。さらに、ミキサ１３４は、出力信号ＣＯ’及び出力信号ＣＯＸ’をピーク電圧検出部１４１へ出力する。このミキサ１３４が、「第２ミキサ」の一例にあたる。【００８５】
ピーク電圧検出部１４０は、出力信号ＣＯ及び出力信号ＣＯＸの入力をミキサ１３０から受ける。そして、ピーク電圧検出部１４０は、出力信号ＣＯ及び出力信号ＣＯＸの出力振幅ピーク電圧を検出する。そして、ピーク電圧検出部１４０は、検出した出力振幅ピーク電圧をコンパレータ１５０へ出力する。【００８６】
ピーク電圧検出部１４１は、出力信号ＣＯ’及び出力信号ＣＯＸ’の入力をミキサ１３４から受ける。そして、ピーク電圧検出部１４１は、出力信号ＣＯ’及び出力信号ＣＯＸ’の出力振幅ピーク電圧を検出する。そして、ピーク電圧検出部１４１は、検出した出力振幅ピーク電圧をコンパレータ１５０へ出力する。このピーク電圧検出部１４１が、「第２ピーク電圧検出部」の一例にあたる。【００８７】
以下では、ピーク電圧検出部１４０が検出した検出電圧を第１ピーク電圧とよび、ピーク電圧検出部１４１が検出した検出電圧を第２ピーク電圧と呼ぶ。【００８８】
コンパレータ１５０は、第１ピーク電圧の入力をピーク電圧検出部１４０から受ける。また、コンパレータ１５０は、第２ピーク電圧の入力をピーク電圧検出部１４１から受ける。そして、コンパレータ１５０は、第１ピーク電圧と第２ピーク電圧とを比較する。【００８９】
図１０−１は、Ｓｋｅｗのズレが無い状態の第１ピーク電圧と第２ピーク電圧を説明する図である。図１０−１は、縦軸で振電圧を表し、横軸で位相を表している。点線５１１がミキサ１３０から出力された出力信号ＣＯ及び出力信号ＣＯＸの差動波形を表している。また、実線５１２がミキサ１３０に入力された信号ＣＡ及び信号ＣＡＸの差動波形を表している。また、一点鎖線５１３がミキサ１３０に入力された信号ＣＢ及び信号ＣＢＸの差動波形を表している。【００９０】
また、点線５２１がミキサ１３４から出力された出力信号ＣＯ’及び出力信号ＣＯＸ’の差動波形を表している。また、実線５２２がミキサ１３４に入力された信号ＣＡ’及び信号ＣＡＸ’の差動波形を表している。また、一点鎖線５２３がミキサ１３４に入力された信号ＣＢ’及び信号ＣＢＸ’の差動波形を表している。【００９１】
Ｓｋｅｗのズレが無い場合、第１ピーク電圧は電位差５０１で表される。そして、Ｓｋｅｗのズレが無い場合、第２ピーク電圧は電位差５０２で表される。そして、図１０−１に示されるように、電位差５０１と電位差５０２とは一致している。すなわち、Ｓｋｅｗのズレが無い場合には、第１ピーク電圧と第２ピーク電圧とが一致する。【００９２】
これに対して、図１０−２は、Ｓｋｅｗのズレがある状態の第１ピーク電圧と第２ピーク電圧を説明する図である。図１０−２は、縦軸で振電圧を表し、横軸で位相を表している。点線５３１がミキサ１３０から出力された出力信号ＣＯ及び出力信号ＣＯＸの差動波形を表している。また、点線５４１がミキサ１３４から出力された出力信号ＣＯ’及び出力信号ＣＯＸ’の差動波形を表している。図１０−２に示すように、Ｓｋｅｗのズレが有る場合には、第１ピーク電圧及び第２ピーク電圧のいずれか一方がＳｋｅｗのズレが無い場合の出力振幅ピーク電圧よりも低くなる。また、第１ピーク電圧及び第２ピーク電圧の他方がＳｋｅｗのズレが無い場合の出力振幅ピーク電圧よりも高くなる。例えば、図１０−２では、第１ピーク電圧は電位差５０３で表され、第２ピーク電圧は電位差５０４で表される。そして、電位差５０３は、電位差５０１及び電位差５０２よりも低い。また、電位差５０４は、電位差５０１及び電位差５０２よりも高い。そして、入力された信号の位相のＳｋｅｗが逆になると、第１ピーク電圧と第２ピーク電圧との関係も逆になる。【００９３】
そこで、第１ピーク電圧と第２ピーク電圧とが一致している状態がＳｋｅｗズレの無い場合なので、コンパレータ１５０は、第１ピーク電圧と第２ピーク電圧と一致するように、制御信号をＳｋｅｗ補正部１２１及びＳｋｅｗ補正部１２２へ出力する。【００９４】
具体的には、コンパレータ１５０は、第１ピーク電圧が高い場合には、信号ＣＡ及び信号ＣＡＸに与える遅延を増やし、信号ＣＢ及び信号ＣＢＸに与える遅延を減らす制御信号をＳｋｅｗ補正部１２１及びＳｋｅｗ補正部１２２へ出力する。また、第２ピーク電圧が高い場合には、信号ＣＡ及び信号ＣＡＸに与える遅延を減らし、信号ＣＢ及び信号ＣＢＸに与える遅延を増やす制御信号をＳｋｅｗ補正部１２１及びＳｋｅｗ補正部１２２へ出力する。【００９５】
以上に説明したように、本実施例に係る位相補正回路は、２つのミキサからの出力の出力振幅ピーク電圧を比較し、それが一致するように制御する。これにより、入力された差動対間のＳｋｅｗのズレが補正され、入力位相信号の位相の間隔の精度を向上させ、識別位相の可変量を高精度化することができる。外部から参照電圧の入力がなくてよいので、設計を容易にすることができる。さらに、１８０°の位相の可変範囲を有する場合、参照電圧を取得するための他の機構を設けなくてもよいので、サイズの増大を抑えることができる。
【実施例３】
【００９６】
図１１は、実施例３に係る位相補正回路のブロック図である。本実施例に係る位相補正回路は、ミキサに入力する信号を切り替えることで出力振幅ピーク電圧を比較のための信号を生成することが実施例１と異なるものである。そこで、以下では、比較のための信号の生成及び遅延量の制御について主に説明する。図１１において、図１と同じ符号を有する各部は、特に説明の無い限り同じ機能を有するものとする。【００９７】
本実施例に係る位相補正回路は、初期制御部１５１、遅延制御回路１５２、スイッチ１７１〜１７４及びセレクタ１８０を実施例１に加えた構成である。【００９８】
スイッチ１７１は、Ｓｋｅｗ補正部１２１が出力した０°の位相を有するクロック信号の経路を、ミキサ１３０へ信号ＣＡとして入力する経路又は信号ＣＢＸとして入力する経路のいずれかに切り替える。【００９９】
スイッチ１７２は、Ｓｋｅｗ補正部１２１が出力した９０°の位相を有するクロック信号の経路を、ミキサ１３０へ信号ＣＡＸとして入力する経路又は信号ＣＢとして入力する経路のいずれかに切り替える。【０１００】
スイッチ１７３は、Ｓｋｅｗ補正部１２２が出力した９０°の位相を有するクロック信号の経路を、ミキサ１３０へ信号ＣＡとして入力する経路又は信号ＣＢとして入力する経路のいずれかに切り替える。【０１０１】
スイッチ１７４は、Ｓｋｅｗ補正部１２１が出力した２７０°の位相を有するクロック信号の経路を、ミキサ１３０へ信号ＣＡＸとして入力する経路又は信号ＣＢＸとして入力する経路のいずれかに切り替える。【０１０２】
セレクタ１８０は、初期制御部１５１から信号をミキサ１３０へ入力する経路と、入力端子１０５から信号を入力する経路とを切り替える。【０１０３】
電源が入力され初期トレーニングが開始されると、初期制御部１５１は、セレクタ１８０を自己とミキサ１３０を結ぶ経路に切り替える。そして、初期制御部１５１は、信号ＣＡ及び信号ＣＡＸに対して重み付けをする電流と信号ＣＢ及び信号ＣＢＸに対して重み付けをする電流とを一致させるようミキサ１３０に指示する。【０１０４】
さらに、初期制御部１５１は、実際に出力として使用するクロック信号が出力されるように、スイッチ１７１〜スイッチ１７４を切り替える。本実施例では、初期制御部１５１は、０°の位相を有するクロック信号がミキサ１３０へ信号ＣＡとして入力される経路にスイッチ１７１を切り替える。また、初期制御部１５１は、１８０°の位相を有するクロック信号がミキサ１３０へ信号ＣＡＸとして入力される経路にスイッチ１７２を切り替える。また、初期制御部１５１は、９０°の位相を有するクロック信号がミキサ１３０へ信号ＣＢとして入力される経路にスイッチ１７３を切り替える。また、初期制御部１５１は、２７０°の位相を有するクロック信号がミキサ１３０へ信号ＣＢＸとして入力される経路にスイッチ１７３を切り替える。以下では、このスイッチ１７１〜スイッチ１７４の状態を第１スイッチ状態という。【０１０５】
そして、初期制御部１５１は、後述する遅延制御回路１５２から実際に出力される信号の出力振幅ピーク電圧の取得完了通知を受ける。そして、初期制御部１５１は、比較のための信号が出力されるように、スイッチ１７１〜スイッチ１７４を切り替える。本実施例では、初期制御部１５１は、０°の位相を有するクロック信号がミキサ１３０へ信号ＣＢＸとして入力される経路にスイッチ１７１を切り替える。また、初期制御部１５１は、１８０°の位相を有するクロック信号がミキサ１３０へ信号ＣＢとして入力される経路にスイッチ１７２を切り替える。また、初期制御部１５１は、９０°の位相を有するクロック信号がミキサ１３０へ信号ＣＡとして入力される経路にスイッチ１７３を切り替える。また、初期制御部１５１は、２７０°の位相を有するクロック信号がミキサ１３０へ信号ＣＡＸとして入力される経路にスイッチ１７３を切り替える。以下では、このスイッチ１７１〜スイッチ１７４の状態を第２スイッチ状態という。【０１０６】
そして、初期制御部１５１は、遅延の調整が完了すると、遅延制御回路１５２から遅延の調整完了の通知を受ける。そして、初期制御部１５１は、実際に出力として使用するクロック信号が出力されるようにスイッチ１７１〜スイッチ１７４を第１スイッチ状態に切り替える。さらに、初期制御部１５１は、入力端子１０５から信号がミキサ１３０へ入力される経路にセレクタ１８０を切り替える。この初期制御部１５１が、「切替部」の一例にあたる。【０１０７】
ミキサ１３０は、第１スイッチ状態では、０°の位相を有する信号ＣＡ、１８０°の位相を有する信号ＣＡＸ、９０°の位相を有する信号ＣＢ、２７０°の位相を有する信号ＢＸから、合成信号である信号ＣＯ及び信号ＣＯＸを生成する。そして、ミキサ１３０は、信号ＣＯ及び信号ＣＯＸをピーク電圧検出部１４０へ出力する。【０１０８】
ミキサ１３０は、第２スイッチ状態では、９０°の位相を有する信号ＣＡ、２７０°の位相を有する信号ＣＡＸ、０°の位相を有する信号をＣＢＸ、１８０°の位相を有する信号ＣＢから、合成信号である信号ＣＯ’’及び信号ＣＯＸ’’を生成する。そして、ミキサ１３０は、信号ＣＯ’’及び信号ＣＯＸ’’をピーク電圧検出部１４０へ出力する。【０１０９】
ピーク電圧検出部１４０は、第１スイッチ状態では、信号ＣＯ及び信号ＣＯＸの入力をミキサ１３０から受ける。そして、ピーク電圧検出部１４０は、信号ＣＯ及び信号ＣＯＸの出力振幅ピーク電圧を検出する。以下では、この出力振幅ピーク電圧を「使用出力ピーク電圧」という。そして、ピーク電圧検出部１４０は、使用出力ピーク電圧を遅延制御回路１５２へ出力する。【０１１０】
ピーク電圧検出部１４０は、第２スイッチ状態では、信号ＣＯ’’及び信号ＣＯＸ’’の入力をミキサ１３０から受ける。そして、ピーク電圧検出部１４０は、信号ＣＯ’’及び信号ＣＯＸ’’の出力振幅ピーク電圧を検出する。以下では、この出力振幅ピーク電圧を「比較ピーク電圧」という。そして、ピーク電圧検出部１４０は、比較ピーク電圧を遅延制御回路１５２へ出力する。【０１１１】
遅延制御回路１５２は、メモリなどの記憶装置を有している。また、遅延制御回路１５２は、Ａ／Ｄ（Analog  to  Digital）コンバータを有している。そして、遅延制御回路１５２は、初期トレーニング開始の通知を初期制御部１５１から受ける。そして、遅延制御回路１５２は、ピーク電圧検出部１４０から使用出力ピーク電圧の入力を受ける。そして、遅延制御回路１５２は、使用出力ピーク電圧をデジタル信号に変換し自己の記憶装置に記憶する。使用出力ピーク電圧を記憶すると、遅延制御回路１５２は、使用出力ピーク電圧の取得完了を初期制御部１５１へ通知する。【０１１２】
次に、遅延制御回路１５２は、ピーク電圧検出部１４０から比較ピーク電圧の入力を受ける。そして、遅延制御回路１５２は、比較ピーク電圧をデジタル信号に変換する。そして、遅延制御回路１５２は、記憶している使用出力ピーク電圧と受信した比較ピーク電圧とを比較する。そして、遅延制御回路１５２は、使用出力ピーク電圧と比較ピーク電圧とが一致するように可変遅延回路１１１及び可変遅延回路１１２を制御する。例えば、遅延制御回路１５２は、電圧差とその電圧差を調整するコードを対応させて記憶している。そして、遅延制御回路１５２は、検出電圧と参照電圧を比較し、電圧差を取得する。そして、遅延制御回路１５２は、取得した電圧差に対応するコードを選択する。そして、遅延制御回路１５２は、選択したコードを可変遅延回路１１１及び可変遅延回路１１２に送信する。そして、遅延制御回路１５２は、可変遅延回路１１１及び可変遅延回路１１２に設定した遅延量を記憶しておき、可変遅延回路１１１及び可変遅延回路１１２の遅延量を固定する。【０１１３】
図１２は、実施例３に係る可変遅延回路の一例の図である。本実施例では、可変遅延回路１１１及び可変遅延回路１１２に対してデジタル制御を行うため、可変遅延回路１１１及び可変遅延回路１１２として、図１２に示すようなデジタル制御を受ける可変遅延回路が用いられる。【０１１４】
インバータ６００は、端子６０１から入力されたクロック信号を用いて、端子６０２からクロック信号を出力する。また定電流源６１４は、ライン６１１〜６１３側からインバータ６００に定電流を与える回路である。また定電流源６２４は、ライン６２１〜６２３側からインバータ６００に定電流を与える回路である。【０１１５】
そして、遅延制御回路１５２からの制御信号がライン６１１〜６１３から入力され、指定されたスイッチがＯＮされる。また、遅延制御回路１５２からの制御信号の逆の信号、すなわち、スイッチのＯＮ／ＯＦＦを逆にした信号がライン６２１〜６２３から入力され、指定されたスイッチがＯＮされる。【０１１６】
そして、スイッチのＯＮ／ＯＦＦを調整することで、インバータ６００にかかる電流源の数が変更でき、インバータに入力される電流量が変化する。これにより、インバータ６００の駆動能力が変更でき、インバータ６００の駆動能力を制御することによりクロック信号線の充放電時間が変化し、それにしたがって遅延量を変化させることができる。【０１１７】
ここで、実施例１及び実施例２においても、可変遅延回路１１１及び可変遅延回路１１２に対してデジタル制御を行う場合には図１２に示す可変遅延回路を用いてもよい。【０１１８】
以上に説明したように、本実施例に係る位相補正回路は、１つのミキサで実際に使用する信号と比較用の信号を生成することができる。これにより、位相補正回路のサイズをより小さく抑えることができる。
【符号の説明】
【０１１９】
１０１〜１０６  入力端子
１１１、１１２  可変遅延補正回路
１１３、１１４  固定値円補正回路
１２１、１２２  Ｄｕｔｙ補正部
１３０、１３４  ミキサ
１４０、１４１  ピーク電圧検出部
１５０  コンパレータ
１５１  初期制御部
１５２  遅延制御回路
１６１〜１６４  出力端子
１７１〜１７４  セレクタ
１８０  セレクタ
４０１  送信機
４０２  受信機
４１１  多相クロック生成回路
４１２  ＦＦ
４１３  プレドライバエッジ制御部
４１４  ドライバ
４２１  多相クロック生成回路
４２２  アンプ
４２３  サンプラ
４２４  デマルチプレクサ
４２５  デジタルフィルタ
４３１  多相クロック生成部
４３２  インターポレータ
４３３  遅延素子列
【図１】
2012131920.tif 000003
【図２】
2012131920.tif 000004
【図３】
2012131920.tif 000005
【図４】
2012131920.tif 000006
【図５】
2012131920.tif 000007
【図６】
2012131920.tif 000008
【図７】
2012131920.tif 000009
【図８】
2012131920.tif 000010
【図９】
2012131920.tif 000011
【図１０−１】
2012131920.tif 000012
【図１０−２】
2012131920.tif 000013
【図１１】
2012131920.tif 000014
【図１２】
2012131920.tif 000015
【図１３】
2012131920.tif 000016
【図１４】
2012131920.tif 000017
【図１５−１】
2012131920.tif 000018
【図１５−２】
2012131920.tif 000019
【国際調査報告】
2012131920.tif 000020
2012131920.tif 000021