(57)【要約】  アクティブマトリクス基板（１００）に設けられた補助容量対向電極（２２）は、補助容量バスライン（１２）と補助容量を形成する第１部分（２２ｂ）と、第１部分（２２ｂ）とドレイン電極（２４）との間に位置する第２部分（２２ａ）と、第１部分（２２ｂ）を挟んで第２部分（２２ａ）と対向するように、第１部分（２２ｂ）から突出するように設けられた第３部分（２２ｃ）とを有する。第３部分（２２ｃ）は、ドレイン電極（２４）と電気的に接続された画素電極（３０）以外の画素電極とは重ならないように配置されている。
2012077646.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたゲートバスラインと、
前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、
前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するＴＦＴと、
前記ＴＦＴの前記ドレイン電極と電気的に接続された画素電極と、
前記ゲートバスラインまたは前記ソースバスラインと平行に設けられた補助容量バスラインと、
前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極と
を備えるアクティブマトリクス基板であって、
前記補助容量対向電極は、
前記補助容量バスラインと重畳し、実質的な補助容量を形成する第１部分と、
前記第１部分と前記ドレイン電極との間に位置する第２部分と、
前記第１部分を挟んで前記第２部分と対向するように、前記第１部分から突出するように設けられた第３部分であって、前記補助容量バスラインと重畳し、前記ＴＦＴの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第３部分と
を有するアクティブマトリクス基板。
【請求項２】
前記第３部分は、前記補助容量バスラインと重畳しない部分を含む請求項１に記載のアクティブマトリクス基板。
【請求項３】
前記補助容量バスラインは、前記ゲートバスラインと平行に延びるバスライン部分と、前記バスライン部分と交差する方向に設けられる分岐部分とを含み、
前記補助容量対向電極の前記第２部分と、前記補助容量バスラインの前記分岐部分とが重畳している請求項１または２に記載のアクティブマトリクス基板。
【請求項４】
前記補助容量バスラインのエッジにおける前記第３部分の幅は、前記補助容量バスラインのエッジにおける前記第２部分の幅と同一である請求項１から３のいずれかに記載のアクティブマトリクス基板。
【請求項５】
前記補助容量バスラインのエッジにおける前記第３部分の幅は、前記補助容量バスラインのエッジにおける前記第２部分の幅よりも大きい請求項１から３のいずれかに記載のアクティブマトリクス基板。
【請求項６】
前記補助容量バスラインは、前記第３部分が形成される位置に切り欠き部を有する請求項１から５のいずれかに記載のアクティブマトリクス基板。
【請求項７】
複数の画素が規定されており、
前記複数の画素のうちの少なくとも２つの画素において、前記第３部分が設けられる画素内での位置が異なっている請求項１から６のいずれかに記載のアクティブマトリクス基板。
【請求項８】
デルタ配列されている複数の画素が規定されており、
所定の画素に関連づけられた前記第３部分は、前記所定の画素に斜め方向に隣接する２つの画素の画素電極間に配置されている請求項１から６のいずれかに記載のアクティブマトリクス基板。
【請求項９】
前記ドレイン電極が前記ゲート電極に対して延びる方向と、前記第３部分が前記補助容量バスラインを突出する方向とが１８０°異なっている請求項１から８のいずれかに記載のアクティブマトリクス基板。
【請求項１０】
前記ドレイン電極が前記ゲート電極に対して延びる方向と１８０°異なっている方向に、前記補助容量バスラインを突出するように前記補助容量対向電極の第４部分が形成されている請求項１から９のいずれかに記載のアクティブマトリクス基板。
【請求項１１】
請求項１から１０のいずれかに記載のアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向するように配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた表示媒体層と
を備える表示装置。
【請求項１２】
前記表示媒体層は、液晶層であり、
前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方は、ブラックマトリクスを有しており、
前記補助容量対向電極の前記第３部分は、前記ブラックマトリクスと重畳する位置に設けられている請求項１１に記載の表示装置。
【請求項１３】
前記表示媒体層は、垂直配向型の液晶層であり、
前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方に、複数の液晶ドメインを形成するための配向規制構造が設けられている請求項１１または１２に記載の表示装置。
【請求項１４】
前記補助容量対向電極の前記第３部分は、前記配向規制構造と重畳する位置に設けられている請求項１３に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板およびこれを用いた表示装置に関し、特に、補助容量が設けられたＴＦＴ基板を備える表示装置に関する。
【背景技術】
【０００２】
薄型テレビ、パーソナルコンピュータの表示装置、ビデオ撮像装置の表示装置などとして、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）をスイッチング素子に用いるアクティブマトリクス型の液晶表示装置が広く利用されている。従来のＴＮ型液晶表示装置に加え、垂直配向モードであるＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードや、横電界モードであるＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードを利用した液晶表示装置などが開発されている。【０００３】
ＶＡモードの液晶表示装置としては、１つの画素の中に液晶の配向方向が互いに異なる複数のドメインが形成されるＭＶＡ（Ｍｕｌｔｉｄｏｍａｉｎ  Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置や、画素の中心部の電極上に形成されたリベット等を中心として液晶の配向方向を連続的に異ならせるＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ  Ｐｉｎｗｈｅｅｌ  Ａｌｉｇｎｍｅｎｔ）モードの液晶表示装置などが知られている。【０００４】
画素電極に所定の信号電圧を印加した後、この画素電極に新たな信号電圧を印加するまでの間、ＴＦＴのゲートにはＴＦＴをオン状態にする走査信号が印加されずＴＦＴはオフ状態になる。ＴＦＴがオフ状態の非選択期間において、画素電極の電位は略一定に保たれ、この電位に応じた表示が維持される。【０００５】
従来より、画素電極の電位を保持するための補助容量（蓄積容量）を液晶容量と並列に設けることが知られている。特許文献１には、ドレイン電極の延長部と補助容量電極（補助容量バスライン）との間に補助容量を形成する形態が示されている。ドレイン電極の延長部は、補助容量電極のエッジ（外縁）よりも内側の領域において補助容量電極と重畳するように設けられている。また、この表示装置では、補助容量電極が、画素電極の端部と重なるように延びており、画素電極との間にも補助容量が形成されている。【０００６】
特許文献２には、下層となる導電性配線の外縁内側の領域に絶縁膜を介して上層の導電部を形成することで補助容量を形成する技術が開示されている。下層配線のエッジの内側に形成する理由は、下層配線のエッジと交差するように上層の導電部が設けられると、この交差部分において電流のリークや導通が発生する可能性が高まるからである。【０００７】
特許文献３には、画素の開口率を低下させずに補助容量を設ける技術として、複数の副画素電極の間隙部に補助容量配線と補助容量電極とを形成することが記載されている。この文献においても、ドレイン電極から延長された補助容量電極を、その下層に設けられた補助容量配線のエッジより内側に設けることが記載されている。【０００８】
特許文献４および特許文献５にも、ＴＦＴのドレイン電極の延長部分が、補助容量バスライン（Ｃｓバスライン）と対向するように設けられた液晶表示装置が記載されている。ドレイン電極の延長部分は、Ｃｓ対向電極として機能し、絶縁膜を介して補助容量配線との間に補助容量を形成する。【０００９】
また、特許文献４および特許文献５に記載の液晶表示装置では、ドレイン電極から延長される部分が、下層の補助容量配線を越えて延びている。この延長部分は、制御容量電極として用いられ、フローティング状態の副画素電極と容量結合を為している。フローティング状態の副画素電極には、ドレイン電極と直接接続された他の副画素電極とは異なる電位が制御容量電極を介して印加される。このようにして１画素に含まれる２つの副画素電極のそれぞれに対して異なる電圧を印加する方法は、画素分割方式の一つとして知られている。配向状態の異なる液晶領域を１画素内に形成することで、視野角特性を改善することができる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】米国特許第７，４１７，６９１号明細書
【特許文献２】特開平４−３４２２３４号公報
【特許文献３】特開２００６−１５４０８０号公報
【特許文献４】特開２００６−３３０６３３号公報
【特許文献５】特開２００６−２０１３５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
ＴＦＴ基板は、基板上に、導電膜または絶縁膜を堆積させ、これらをパターニングする工程を繰り返し行うことで作製される。例えば、ＴＦＴ基板は次のようにして作製される。まず、ガラスなどの基板上に、金属膜から形成されるゲート電極、ゲートバスラインおよび補助容量バスラインが所定のパターンで設けられる。その後、ゲート絶縁膜を介して、所定の位置に半導体層が形成される。さらに、ソース電極を含むソースバスラインと、半導体膜上でソース電極に対向するように配置されたドレイン電極とが形成される。【００１２】
このとき、補助容量バスライン上の領域において、ゲート絶縁膜を介して、ドレイン電極の延長部としての補助容量対向電極（Ｃｓ対向電極）が形成される。その後、層間絶縁膜などを介して画素電極が設けられる。画素電極とドレイン電極またはＣｓ対向電極とは、例えば、層間絶縁膜に設けられたコンタクトホールを介して電気的に接続される。【００１３】
ゲート絶縁膜を介して補助容量バスライン上にＣｓ対向電極を形成する工程において、アライメントずれが生じることがある。このことによって、所望の大きさの補助容量が得られず、保持電圧や引き込み電圧（ＴＦＴの選択期間が終了した際の画素電極の電位の低下）の変動が生じることがあった。引き込み電圧の変動の大きさが画素によって大きく異なると、表示品位の低下を引き起こす。例えば、パターニング工程において、表示領域を複数回に分けて露光する場合、それぞれの露光領域でのアライメントずれ量が異なる場合がある。この場合、それぞれの露光領域で、引き込み電圧の変動量が異なることになる。特に、１画素のサイズが小さい場合には、補助容量全体に対するアライメントのずれに起因する補助容量変動の比率が大きくなるため、上記の問題が顕著であった。【００１４】
また、ＣｓバスラインとＣｓ対向電極（ドレイン電極延長部）とのアライメントがずれると、Ｃｓバスラインと同じパターニング工程でパターニングされるゲート電極と、Ｃｓ対向電極と同じパターニング工程でパターニングされるドレイン電極との間に形成される寄生容量Ｃｇｄの大きさも変動する。このことによっても、ＴＦＴがオフ状態に切り替わる際に生じる引き込み電圧の大きさにばらつきが生じる。【００１５】
また、上記特許文献４および５では、ドレイン電極の延長部分が、副画素電極と対向する部分にも存在し、副画素電極とのカップリング容量を形成するための制御容量電極を形成している。このため、アライメントずれが生じて、補助容量の大きさが変動した場合には、副画素電極との間に形成されるカップリング容量の１つの画素の総容量に対する比率が変動することになり、副画素電極の配置された部分の液晶に印加される電圧が変動することになる。その結果、所望の表示が行えないおそれがある。【００１６】
したがって、ＴＦＴ基板の製造プロセスにおいてアライメントずれが生じた場合にも、補助容量を適切に得ることができ、これによって表示品位の低下を防止するという課題があった。補助容量が適切に設けられていないと、ブロック状あるいは帯状の表示ムラやフリッカが発生する場合がある。【００１７】
本発明は上記課題を解決するためになされたものであり、その目的は、製造プロセスにおけるアライメントずれが生じた場合にも補助容量が適切に得られるアクティブマトリクス基板およびこれを用いることで表示品位が改良された表示装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の実施形態によるアクティブマトリクス基板は、基板と、前記基板上に設けられたゲートバスラインと、前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するＴＦＴと、前記ＴＦＴの前記ドレイン電極と電気的に接続された画素電極と、前記ゲートバスラインまたは、ソースバスラインと平行に設けられた補助容量バスラインと、前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極とを備え、前記補助容量対向電極は、前記補助容量バスラインと重畳し、実質的な補助容量を形成する第１部分と、前記第１部分と前記ドレイン電極との間に位置する第２部分と、前記第１部分を挟んで前記第２部分と対向するように、前記第１部分から突出するように設けられた第３部分であって、前記補助容量バスラインと重畳し、前記ＴＦＴの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第３部分とを有する。【００１９】
ある実施形態において、前記第３部分は、前記補助容量バスラインと重畳しない部分を含む。【００２０】
ある実施形態において、前記補助容量バスラインは、前記ゲートバスラインと平行に延びるバスライン部分と、前記バスライン部分と交差する方向に設けられる分岐部分とを含み、前記補助容量対向電極の前記第２部分と、前記補助容量バスラインの前記分岐部とが重畳している。【００２１】
ある実施形態において、前記補助容量バスラインのエッジにおける前記第３部分の幅は、前記補助容量バスラインのエッジにおける前記第２部分の幅と同一である。【００２２】
ある実施形態において、前記補助容量バスラインのエッジにおける前記第３部分の幅は、前記補助容量バスラインのエッジにおける前記第２部分の幅よりも大きい。【００２３】
ある実施形態において、前記補助容量バスラインは、前記第３部分が形成される位置に切り欠き部を有する。【００２４】
ある実施形態において、複数の画素が規定されており、前記複数の画素のうちの少なくとも２つの画素において、前記第３部分が設けられる画素内での位置が異なっている。【００２５】
ある実施形態において、デルタ配列されている複数の画素が規定されており、所定の画素に関連づけられた前記第３部分は、前記所定の画素に斜め方向に隣接する２つの画素の画素電極間に配置されている。【００２６】
ある実施形態において、前記ドレイン電極が前記ゲート電極に対して延びる方向と、前記第３部分が前記補助容量バスラインを突出する方向とが１８０°異なっている。【００２７】
ある実施形態において、前記ドレイン電極が前記ゲート電極に対して延びる方向と１８０°異なっている方向に、前記補助容量バスラインを突出するように前記補助容量対向電極の第４部分が形成されている。【００２８】
本発明の実施形態による表示装置は、上記のアクティブマトリクス基板と、前記アクティブマトリクス基板と対向するように配置された対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた表示媒体層とを備える。【００２９】
ある実施形態において、前記表示媒体層は液晶層であり、前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方はブラックマトリクスを有しており、前記補助容量対向電極の前記第３部分は、前記ブラックマトリクスと重畳する位置に設けられている。【００３０】
ある実施形態において、前記表示媒体層は垂直配向型の液晶層であり、前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方に、複数の液晶ドメインを形成するための配向規制構造が設けられている。【００３１】
ある実施形態において、前記補助容量対向電極の前記第３部分は、前記配向規制構造と重畳する位置に設けられている。
【発明の効果】
【００３２】
本発明の実施形態に係るアクティブマトリクス基板によれば、製造プロセスにおけるアライメントずれが生じた場合にも、適切な補助容量を得ることができる。また、このアクティブマトリクス基板を用いて作製される表示装置は、表示品位が良好である。
【図面の簡単な説明】
【００３３】
【図１】実施形態１のＴＦＴ基板を示す平面図である。
【図２】図１のＴＦＴ近傍を示す部分拡大図である。
【図３】図２に示すＴＦＴ基板のＹ−Ｙ’線に沿った断面図である。
【図４】比較例のＴＦＴ基板を示す平面図である。
【図５】コンタクトホールを示す図２のＸ−Ｘ’線に沿った断面図であり、（ａ）および（ｂ）はそれぞれ別の形態を示す。
【図６】実施形態１のＴＦＴ基板の変形例を示す平面図であり、（ａ）および（ｂ）はそれぞれ別の形態を示す。
【図７】実施形態２のＴＦＴ基板を示す平面図である。
【図８】図７のＴＦＴ近傍を示す部分拡大図である。
【図９】実施形態２のＴＦＴ基板の変形例を示す平面図である。
【図１０】実施形態２のＴＦＴ基板の４色画素に適応した形態を示す平面図である。
【図１１】実施形態３のＴＦＴ基板を示す平面図である。
【図１２】（ａ）は、１画素に対応する領域の近傍を示す図１１の部分拡大図であり、（ｂ）は、図１１に示すＴＦＴ基板のＺ−Ｚ’線に沿った断面図である。
【図１３】（ａ）は、実施形態４のＴＦＴ基板を示す平面図であり、（ｂ）は変形例を示す平面図である。
【図１４】（ａ）および（ｂ）は、実施形態４のＴＦＴ基板の別の形態を示す図であり、（ｂ）は（ａ）のＴＦＴ近傍を示す部分拡大図である。
【図１５】実施形態５の液晶表示装置を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図１６】実施形態５の液晶表示装置の別の形態を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図１７】実施形態６の液晶表示装置（画素２分割方式）を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図１８】実施形態６の液晶表示装置（画素３分割方式）を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図１９】実施形態６の液晶表示装置（画素２分割方式）の別の形態を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図２０】実施形態６の液晶表示装置（画素３分割方式）の別の形態を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図２１】実施形態７の液晶表示装置を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図２２】実施形態７の液晶表示装置の別の形態を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図２３】実施形態７の液晶表示装置のさらに別の形態を示す平面図であり、（ａ）はＴＦＴ基板および対向基板を示し、（ｂ）はＴＦＴ基板のみを示す。
【図２４】実施形態８のＴＦＴ基板を示す平面図である。
【図２５】実施形態８の変形例のＴＦＴ基板を示す平面図である。
【図２６】図２５に示すＴＦＴ基板のＡ−Ａ’線に沿った断面図である。
【発明を実施するための形態】
【００３４】
以下、図面を参照して、本発明の実施形態によるＴＦＴ基板および表示装置の構成を説明する。ただし、本発明は以下で説明する実施形態に限定されるものではない。
【００３５】
＜実施形態１＞
図１は、ＴＮ方式の液晶表示装置などに用いられる、実施形態１のＴＦＴ基板１００を示す。ＴＦＴ基板１００には画素がマトリクス状に設けられており、図１には、そのうちの１画素およびその周辺の領域のみが示されている。本実施形態において、１画素のサイズは約２７０μｍ×約９０μｍであり、画素が横長形状を有している。また、図２は、図１の部分拡大図であり、図３は、図２に示すＹ−Ｙ’線に沿った断面図である。
【００３６】
まず、図１〜図３を参照しながら、ＴＦＴ基板１００の構成を説明する。
【００３７】
ＴＦＴ基板１００は、水平方向に延びる複数のゲートバスライン（走査線）１０および複数の補助容量バスライン（Ｃｓバスライン）１２と、これらに交差するように垂直方向に延びる複数のソースバスライン（信号線）２０とを基板４０上に有している。Ｃｓバスライン１２は、隣接する２本のゲートバスライン１０間に配置される。また、隣接する２本のソースバスライン２０と、隣接する２本のＣｓバスライン１２とによって囲まれる領域に対応して画素電極３０が設けられている。
【００３８】
ゲートバスライン１０とソースバスライン２０との交差部近傍には、ＴＦＴ（薄膜トランジスタ）５が設けられている。ＴＦＴ５は、ゲートバスライン１０と一体的に形成されたゲート電極１０ａと、このゲート電極１０ａ上にゲート絶縁膜４２および半導体層４４を介して設けられたソース電極２０ａおよびドレイン電極２４とを有している。ソース電極２０ａは、ソースバスライン２０と一体的に形成され、Ｕ字型を有している。Ｕ字型のソース電極２０ａに挟まれるような形態で、ドレイン電極２４がソース電極２０ａに対向して設けられている。なお、ここで説明するＴＦＴの「ソース」および「ドレイン」という語は置き換え可能であり、例えば、本発明書において「ドレイン電極」と称される部分は、一般に「ソース電極」と呼ばれ得る。
【００３９】
ＴＦＴ基板１００は、ドレイン電極２４から延びる補助容量対向電極２２（以下、Ｃｓ対向電極と呼ぶことがある）を有している。Ｃｓ対向電極２２は、ドレイン電極２４と一体的に形成されている。また、Ｃｓ対向電極２２は、コンタクトホール２６を介して、画素電極３０と電気的に接続されており、これによりドレイン電極２４と画素電極３０とが導通している。
【００４０】
図２に示すように、Ｃｓ対向電極２２は、Ｃｓバスライン１２と重畳し補助容量を形成する容量部２２ｂ１、２２ｂ２（以下、まとめて容量部２２ｂということがある）と、ドレイン電極２４と容量部２２ｂとの間に位置する接続部２２ａと、接続部２２ａとの間に容量部２２ｂを挟むように配置された補償部２２ｃとを含む。補償部２２ｃは、容量部２２ｂを介して接続部２２ａと対向するように設けられている。図３に示すように、Ｃｓ対向電極２２の容量部２２ｂとＣｓバスライン１２との間にはゲート絶縁膜４２が介在しており、これらによって補助容量Ｃｃｓが形成されている。
【００４１】
画素電極３０は、図１および図２にそのエッジ３０Ｅが示されているように、本実施形態では、ＴＦＴ５を覆わないように切り欠き３０ｎが形成された平面形状を有する。また図３に示すように、画素電極３０は、ＴＦＴ５やＣｓ対向電極２２などを覆うように設けられた層間絶縁膜４６上に配置されている。画素電極３０は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）やＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）などからなる透明導電膜から形成される。また、画素電極３０上に、液晶分子の配向を制御するための配向膜４８が設けられていても良い。
【００４２】
複数のゲートバスライン１０及び複数のソースバスライン２０は、ここでは図示しない走査線駆動回路及び信号線駆動回路にそれぞれ接続されており、これらは制御回路によって制御される。走査線駆動回路からゲートバスライン１０に、ＴＦＴ５のオン−オフを切り替える走査信号（またはゲート信号）が供給される。また、信号線駆動回路から複数の信号線２０に表示信号（またはソース信号）が供給される。信号線２０に与えられる表示信号に基づいて、画素電極３０への印加電圧が決定される。
【００４３】
以下、ＴＦＴ基板１００の作製工程を図３を参照しながら説明する。
【００４４】
まず、ガラスなどからなる透明基板４０上に、ゲートバスライン１０およびＣｓバスライン１２が設けられる。これらは、例えば、基板４０上に、Ａｌ膜、Ｃｕ膜、Ｍｏ膜、Ｔｉ膜、Ｃｒ膜等、あるいはこれらの合金膜や多層金属膜（Ｔｉ−Ａｌ−Ｔｉ膜やＭｏ−Ａｌ膜）を蒸着させ、フォトリソグラフィ技術を用いてパターニングすることによって形成することができる。
【００４５】
次に、ＳｉＮｘ膜またはＳｉＯｘ膜などをＣＶＤ法などによって堆積させてゲート絶縁膜４２を形成する。ゲート絶縁膜４２の厚さは、例えば０．３〜０．７μｍである。その後、少なくともＴＦＴ５を形成する領域において、アモルファスシリコン（ａ−Ｓｉ）などからなる半導体層４４を島状に設ける。また、半導体層４４上のソース電極とドレイン電極に対応する部分には、リンがドープされたｎ＋アモルファスシリコン膜を設ける。半導体層４４にはＳｉＮｘなどからなるチャネル保護膜（図示せず）が設けられていても良い。
【００４６】
次に、ソースバスライン２０、ソース電極２０ａ、ドレイン電極２４、およびドレイン電極２４から延びるＣｓ対向電極２２を形成する。これらは、例えば、Ａｌ膜、Ｃｕ膜、Ｍｏ膜、Ｔｉ膜、Ｃｒ膜等、あるいはこれらの合金膜や多層金属膜（Ｍｏ−Ａｌ−Ｍｏ膜やＴｉ−Ａｌ膜）等を蒸着させ、これをフォトリソグラフィ技術を用いてパターニングすることによって形成することができる。
【００４７】
このようにしてパターニングによってドレイン電極２４やＣｓ対向電極２２を形成するときに、パターニングの精度などに応じて、アライメントのずれが生じることがある。以下、Ｃｓバスライン１２とＣｓ対向電極２２との間でアライメントずれが生じた場合に生じる問題点を説明する。
【００４８】
図４は、図１〜図３に示した実施形態とは異なり、Ｃｓ対向電極２２が、実質的な補助容量を形成する容量部２２ｂから突出する補償部２２ｃを有していない場合（比較例）を示す。図４からわかるように、Ｃｓ対向電極２２’に補償部２２ｃがない場合には、例えば、紙面上方向にＣｓ対向電極２２’のアライメントがずれた場合、ずれの大きさに応じて、接続部２２ａの一部がＣｓバスライン１２とさらに重畳することになる。したがって、補助容量は増加する。また、紙面下方向にアライメントがずれた場合には、補助容量は減少する。
【００４９】
このように、補償部２２ｃが設けられていない構成では、アライメントのずれに応じて、補助容量が変動する。例えば、ソース電極やドレイン電極などをパターニングする工程において、１つの表示領域を、複数のフォトマスクまたは１枚のフォトマスクを用いてステップ＆リピート方式で露光する方式、あるいは、複数のフォトマスクまたは１枚のフォトマスクを用いてスキャン露光を複数回行う方式等で分割露光する場合、それぞれの露光領域でのアライメントずれ量が異なる場合がある。この場合、露光領域の形状に対応して、補助容量の大きさが異なる領域が、ブロック状あるいは帯状に形成されることになる。また、分割露光を行わない場合でも、回転系のアライメントずれが生じる場合があり、また、スキャン露光の際には、基板ステージや光源等の移動時に位置ずれが生じる場合がある。このような場合に、段階的、あるいは部分的に補助容量の大きさが異なる領域が形成される。このようにして、液晶パネルにおいて、別個の画素で各々に関連づけられる補助容量の大きさが異なっていると、表示の品位が低下する。
【００５０】
一方で、本実施形態のように、補償部２２ｃが設けられている場合、アライメントのずれが生じたときにも、補助容量の変動は抑制される。これは、容量部２２ｂを挟んで、接続部２２ａと補償部２２ｃとが対向するように配置され、かつ、補償部２２ｃが、典型的には、Ｃｓバスライン１２と重畳しない領域にまで、Ｃｓバスライン１２を乗り越えるように形成されているからである。
【００５１】
より具体的に説明すると、接続部２２ａでの重畳部分が増加するように、図の上方向にアライメントずれが生じたときには、補償部２２ｃの重畳部分が減少することで補助容量の変動を抑える。反対に、接続部２２ａでの重畳部分が減少するようにアライメントずれが生じたときには、補償部２２ｃの重畳部分が増加することで補助容量の変動を抑える。したがって、アライメントずれの発生に関わらず、安定して所定の補助容量を得ることが可能である。
【００５２】
本実施形態では、Ｃｓ対向電極２２の補償部２２ｃは、Ｃｓバスライン１２を乗り越えるように形成されているが、Ｃｓバスライン１２のエッジと交差すると、その部分でリーク電流が発生しやすくなるので望ましくないと考えられてきた。したがって、従来、Ｃｓ対向電極は、Ｃｓバスラインのエッジの内側に形成されることが多かった（例えば特許文献１）。また、Ｃｓバスラインのエッジ部分のテーパ形状は、そのエッジ部分の上層に形成されたゲート絶縁膜とＣｓ対向電極の表面形状に影響を及ぼす。特に、Ｃｓ対向電極の表面を、反射率の高いＡｌなどで形成した場合、外光を反射しやすいので、Ｃｓバスラインのエッジ部分のテーパ形状が表示領域内でばらつくと、反射ムラとなって視認されることがある。そこで、外光反射ムラを抑制する理由でも、Ｃｓ対向電極はできるだけ、Ｃｓバスラインのエッジの内側に形成されることが好ましいと考えられていた。
【００５３】
しかしながら、以上に説明したように、Ｃｓバスライン１２のエッジを跨ぐようにＣｓ対向電極の補償部２２ｃを設ければ、アライメントずれによる補助容量の変動を好適に抑制することができる。このため、本実施形態では、Ｃｓバスライン１２のエッジ部と敢えて交差するように補償部２２ｃを設けるようにしている。
【００５４】
このようにして、補償部２２ｃを含む補助容量対向電極２２を、ドレイン電極２４の延長部として一体的に形成した後に、層間絶縁膜４６などを介して画素電極３０が形成される。本実施形態では、画素電極３０とドレイン電極２４とは、Ｃｓ対向電極２２の容量部２２ｂに配置されたコンタクトホール２６を介して、電気的に接続されている。
【００５５】
図５（ａ）および（ｂ）は、コンタクトホール２６の断面構造を示しており、図２のＸ−Ｘ’線に沿った断面図である。図示するように、基板４０上にはＣｓバスライン１２が設けられており、ＳｉＮｘなどからなるゲート絶縁膜４２（例えば厚さ０．３μｍ〜０．７μｍ）を介してＣｓ対向電極２２が設けられている。このＣｓ対向電極２２は、ＴＦＴ５のドレイン電極２４と一体的に形成されており、ソース信号に応じて電位が変化する。図５（ａ）には、Ｃｓ対向電極２２とゲート絶縁膜４２との間に半導体層４４が存在する場合が示されており、図５（ｂ）には、半導体層４４が存在しない場合が示されているが、いずれの構成であっても良い。
【００５６】
Ｃｓ対向電極２２は、層間絶縁膜４６に設けられたコンタクトホール２６を介して画素電極３０と電気的に接続されている。なお、層間絶縁膜４６は、例えば厚さ０．１〜０．７μｍの無機膜（ＳｉＮｘ、ＳｉＯｘなど）と、その上に設けられた厚さ１〜４μｍの有機膜（感光性アクリル系樹脂など）との２層から構成されていても良い。また、図５（ｂ）に示したように、半導体層を設けない構成では、ゲート絶縁膜４２の一部がコンタクトホール形成工程（エッチング工程）時において薄くなっていても良い。
【００５７】
再び図２を参照して、Ｃｓ対向電極２２のより具体的な構成を説明する。
【００５８】
本実施形態において、補助容量を補償するための補償部２２ｃは、接続部２２ａ（特に、Ｃｓバスライン１２へ乗り上げている部分）と略同じ幅（約４μｍ）で構成されている。このようにすれば、アライメントずれが生じた場合において、接続部２２ａの乗り上げ部でのＣｓバスライン１２との重畳面積の増加分と、補償部２２ｃでの重畳面積の減少分とが同等になるため、補助容量を好適に補償することができる。
【００５９】
また、補償部２２ｃの突出部分の長さは、予想されるアライメントずれの大きさを考慮すると、約１μｍ以上が好ましい。ただし、図からわかるように、補償部２２ｃは隣接する画素のＴＦＴに向かって延びているため、その突出分が長すぎるとＴＦＴ５との短絡を起こす可能性がある。このような点から、補償部２２ｃの長さは、必要最小限に設定されていることが好ましい。Ｃｓバスライン１２から突出している補償部２２ｃの長さは、例えば約２μｍに設定される。ただし、実際にアライメントずれが生じた場合、ＴＦＴ基板１００において補償部２２ｃの突出部分の長さは変化し得る。
【００６０】
本実施形態において、画素電極３０はＴＦＴ５の上方に切り欠き部３０ｎを有しており、これによって、画素電極３０と補償部２２ｃとの重畳が生じにくい。これらが重畳していると、補償部２２ｃと画素電極３０との間に寄生容量が形成されてしまい、隣接する画素での表示に悪影響を及ぼす可能性がある。この寄生容量が増大するにつれ、ある画素電極の電位の、隣接する画素電極の電位への影響が大きくなる。
【００６１】
例えば、所定の画素に印加する電圧の極性を３つのゲートバスライン毎に反転させる駆動方式を採用する場合を考える。上記寄生容量が大きいと、３つのゲートバスラインのうちの外側の２つのゲートバスラインによって駆動される画素において、液晶層に印加される電圧には、隣接する画素からの極性の異なる電圧が影響する。この結果、真ん中のゲートバスラインによって駆動される画素での液晶層への印加電圧との間に差が生じるという不具合が発生し得る。特に、本実施形態のように、３原色（ＲＧＢ）のカラーフィルタが縦方向に並ぶ形態では、同電圧を印加するように制御したときにも画素毎に保持される印加電圧に差が生じていると、グレー階調が特定の色に色付いて見えるという不具合が発生し得る。本実施形態では、補償部２２ｃ上方の画素電極３０は切り欠かれているので、このような不良は抑制される。
【００６２】
また、上述のようなアライメントずれが生じた場合において、例えば、図面において上方向にずれていると、ＴＦＴ５のゲート電極１０ａに対してドレイン電極２４が上方向にずれる。このとき、ゲート電極−ドレイン電極間の寄生容量Ｃｇｄは減少する。このようにして寄生容量Ｃｇｄの変動が生じ、画素ごとの寄生容量Ｃｇｄにばらつきが発生していると、フリッカや表示ムラなどの表示不良を引き起こすおそれがある。以下、寄生容量Ｃｇｄの変動がもたらす影響について説明する。
【００６３】
ひとつの画素の総容量（液晶容量（Ｃｌｃ）＋Ｃｃｓ＋Ｃｇｄ＋その他の寄生容量）に対するＣｇｄの大きさは、ＴＦＴの選択期間が終了した際の画素電極の電位低下（フィードスルー）の大きさに影響する。この電位低下の大きさは引き込み電圧と呼ばれる。画素ごとに引き込み電圧の大きさが異なると表示の品位が低下することがある。
【００６４】
引き込み電圧△Ｖｄは、△Ｖｄ＝Ｃｇｄ・（Ｖｇｈ−Ｖｇｌ）／（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ＋α）という式で表すことができる。ここで（Ｖｇｈ−Ｖｇｌ）は、ＴＦＴオン時の走査電圧（Ｖｇｈ）とＴＦＴオフ時の走査電圧（Ｖｇｌ）との差（ゲート電圧振幅）である。また、αはその他の寄生容量であり、たとえば、ソースバスライン−画素電極間の寄生容量等が含まれる。上記式から、引き込み電圧△Ｖｄを一定にするためには、Ｃｇｄが減少したときに、補助容量Ｃｃｓも減少することが好ましいことがわかる。また、Ｃｇｄが増加したときに、補助容量Ｃｃｓも増加することが好ましいことがわかる。
【００６５】
ドレイン電極２４のゲート電極１０ａへの突出方向と、Ｃｓ対向電極２２の接続部２２ａのＣｓバスライン１２への突出方向とが逆方向の場合、補償部２２ｃの有無によって引き込み電圧の大きさが変わる。補償部２２ｃが設けられていない場合、ゲート電極と逆側にドレイン電極のアライメントずれが生じると、Ｃｇｄが減少する一方でＣｃｓが増加する。したがって、引き込み電圧△Ｖｄは大きく減少することになる。また、これとは反対側にアライメントずれが生じたときには、Ｃｇｄが増加する一方でＣｃｓが減少するため、引き込み電圧△Ｖｄが大きく増加することになる。
【００６６】
これに対して、補償部２２ｃが設けられている場合、寄生容量Ｃｇｄが減少または増加するようにアライメントずれが生じたときにも補助容量Ｃｃｓの変動は抑制されている。したがって、引き込み電圧の変動は、補償部２２ｃが設けられていない場合に比べて低減される。
【００６７】
引き込み電圧の変動をより効果的に抑制するためには、図６（ａ）に示すように、補償部２２ｃを、接続部（乗り上げ部）２２ａよりも太くすれば良い。補償部２２ｃの幅を、接続部２２ａにおけるＣｓバスライン１２への乗り上げ部の幅より太くすることで、Ｃｇｄ変動に起因する引き込み電圧の変動をより確実に補償することができる。Ｃｇｄが減少するようにアライメントずれが生じたときにはＣｃｓも同様に減少し、かつ、Ｃｇｄが増加するようにアライメントずれが生じたときにはＣｃｓも同様に増加するからである。引き込み電圧の変動を抑えるために、例えば、図６（ａ）に示す例では、接続部２２ａの幅が約４μｍに設定されているのに対して、補償部２２ｃの幅は約１４μｍに設定されている。
【００６８】
また、図６（ｂ）に示すように、補償部２２ｃが設けられる領域において、Ｃｓバスライン１２の一部を切り欠いておいてもよく、例えば、約９μｍ（横）×約７．５μｍ（縦）の切り欠き部１２ｎを設けてもよい。このようにすることで、補償部２２ｃが隣接する画素のＴＦＴ５と近接しないように補償部２２ｃを設けることがより容易になる。上述のように、補償部２２ｃは、アライメントずれの大きさを考慮すると、数ミクロン程度だけＣｓバスライン１２から突き出ていれば足りる。このため、切り欠き部１２ｎによって、補償部２２ｃと、隣接画素のＴＦＴ５との距離を比較的長くすることが可能であり、電流リークの発生を防止して、製造の歩留まりを向上させることができる。
【００６９】
以上に説明したように、本実施形態のＴＦＴ基板１００では、アライメントずれが生じた場合にも所定の補助容量を安定して得ることができる。このように構成されたＴＦＴ基板１００を液晶表示装置に用いれば、良好な表示を行うことができる。
【００７０】
なお、液晶表示装置は、ＴＦＴ基板１００と対向基板との間に液晶層を封止することで作製可能である。このような液晶表示装置の作製方法には公知の技術を用いることができる。例えばＴＮモードやＶＡ（Ｖｅｒｔｉｃａｌ  Ａｌｉｇｎｍｅｎｔ：垂直配向）モードで動作する液晶表示装置などでは、対向基板に対向電極が設けられており、画素電極と対向電極とを用いて、これらの間に介在する液晶層に画素ごとに電圧を印加することにより表示を行う。
【００７１】
また、典型的には、対向基板にはカラーフィルタおよびＢＭ（ブラックマトリクス）が設けられている。図２には、対向基板上のＢＭが存在する領域が示されている。ブラックマトリクスは、一般に、対向基板の液晶層側の表面に、金属層または黒色樹脂層を用いて形成される。
【００７２】
本実施形態では、補助容量対向電極２２の補償部２２ｃを対向基板上のＢＭ配置部分に対応する位置に設けている。そのため、補償部２２ｃに起因する外光の反射ムラが視認されない。このＢＭは、ＴＦＴ５の外光遮光などのために元来設けられているものであり、上記の画素電極切り欠き部３０ｎにおける光漏れ防止や補償部２２ｃの遮光を目的として、新たに追加されたものではない。したがって、従来の液晶表示装置でも設けられていたＢＭを利用するだけであり、画素の開口率をより低下させるものではない。
【００７３】
＜実施形態２＞
図７および図８は、実施形態２のＴＦＴ基板２００を示す。本実施形態のＴＦＴ基板２００が、実施形態１のＴＦＴ基板１００と大きく異なる点は、画素（および画素電極）の形状が縦長であるという点である。また、実施形態２では、画素サイズが約５０μｍ×約１５０μｍであり比較的小さい。なお、簡単のため、実施形態１のＴＦＴ基板１００の構成要素と同様の機能を有する構成要素には同一の参照符号を付し説明を省略する。
【００７４】
図７に示すように、実施形態２では、Ｃｓバスライン１２の分岐部１２ｂが、ソースバスライン２０に沿って延びており、ドレイン電極２４の延長部分として形成されたＣｓ対向電極２２と重畳することで、補助容量Ｃｃｓが形成されている。
【００７５】
補償部２２ｃは、ソースバスライン２０の延設方向において接続部２２ａと整列しておらず、ソースバスライン２０から離れる方向にずれて配置されている。このようにして、隣接する画素のＴＦＴ５から補償部２２ｃをなるべく遠ざけることで、ＴＦＴ５との干渉が抑制される。
【００７６】
なお、補償部２２ｃを隣接する画素のＴＦＴ５から離すことで、補償部２２ｃと画素電極３０との距離は縮まる。ただし、本実施形態では縦長のストライプ状の画素構成であり、実施形態１とは異なり、上下方向に隣接する画素が異なる色に対応するものではない。さらに、画素に印加する電圧の極性を３つのゲートバスライン毎に反転させる駆動方式ではなく、上下に隣接する画素に対して、交互に極性を反転させる駆動方式を採用している。したがって、仮に、補償部２２ｃと画素電極３０との間の寄生容量がわずかに増大したとしても、グレー階調が特定の色に色付いて見えるという問題は生じない。
【００７７】
本実施形態においても、補償部２２ｃが設けられているので、アライメントずれが生じた場合にも、補助容量の変動を抑制することができる。上述のように、補償部２２ｃは、接続部２２ａと整列している必要はないが、これらは、容量部２２ｂを挟んで対向するように位置している。このような配置により、アライメントずれに対する適切な容量補償が実現される。
【００７８】
補助容量の補償は、画素サイズが小さいほど重要性が増す。フォトリソ工程におけるパターン形成の解像度、およびフォトマスクの最小線幅には限界があり、その最小線幅は、設計値でおよそ３μｍ程度である。そのため、画素サイズが小さくなっても（すなわち、補助容量が小さくなっても）、接続部２２ａの乗り上げ部分の幅は比例して幅細にすることができない。また、アライメントのずれの大きさも画素サイズに関わらず同じである。したがって、補助容量の総容量に対する相対的な補助容量変化量は、画素サイズが小さいほど大きい。
【００７９】
また、補償部２２ｃを、容量補償以外の目的に利用しても良い。例えば、Ｃｓバスライン１２を越えて突き出ている補償部２２ｃの長さを測定し、この測定値と設定値とを比較することでアライメントずれの大きさを測定することができる。このずれを低減するように製造プロセスの調整を行うことで、アライメントずれ自体を低減することが可能になる。
【００８０】
また、図９に示すように、補償部２２ｃの位置を画素ごとに変更することで、特定画素を示すマーカとして補償部２２ｃを利用することができる。図９に示す形態では、水平方向に隣接する３画素は、それぞれＲＧＢ（Ｒｅｄ、Ｇｒｅｅｎ、Ｂｌｕｅ）の各色に対応付けられている。これら３画素のそれぞれは、典型的には対向基板上に設けられるカラーフィルタの色に対応している。
【００８１】
この場合に、それぞれの色に関連付けて、Ｒの画素には補償部２２ｃＲが設けられ、Ｇの画素には補償部２２ｃＧが設けられ、Ｂの画素には補償部２２ｃＢが設けられる。これら補償部２２ｃＲ、２２ｃＧ、２２ｃＢの画素内における配置は、画素（色）ごとに異なっている。このようにしておくことで、対向基板と貼り合わせる前の段階のＴＦＴ基板において、どの色で不良が生じるかを容易に特定できる。
【００８２】
なお、図９には、隣接する３画素がＲＧＢの各色に対応づけられている場合を例示したが、隣接する４つの画素がＲＧＢＹ（Ｙｅｌｌｏｗ）やＲＧＢＷ（Ｗｈｉｔｅ）などに対応する場合であっても、同様にして、画素ごとに補償部の位置を変化させるように構成できる。また、各色に対応する画素が水平方向に順番に並んでいる必要はなく、所定のパターンで配置されていても良い。また、画素の色ごとに補償部の位置を変化させる配置は、本実施形態のＴＦＴ基板２００だけでなく、他の実施形態のＴＦＴ基板においても適用可能である。
【００８３】
図１０に、４色の画素に対応する形態を示す。図示するアクティブマトリクス基板２１０では、ＲＧＢＷの４色に対応する約１００μｍ×約１００μｍの正方形状の画素が設けられている。補償部２２ｃの画素内での位置は、画素の色ごとにそれぞれ異なっている。なお、図１０におけるＲＧＢＷの配置は一例として示されるものであり、任意に設定することができる。また、上述のように、Ｗの代わりにＹを用いても良く、他の色であっても良い。
【００８４】
＜実施形態３＞
図１１は、実施形態３のＴＦＴ基板３００を示す。本実施形態のＴＦＴ基板３００が実施形態１のＴＦＴ基板１００と異なる点は、画素がデルタ配列されていることと、ＶＡモードにおけるＣＰＡモードで動作する液晶表示装置に用いられるということである。なお、簡単のため、実施形態１のＴＦＴ基板１００の構成要素と同様の機能を有する構成要素には同一の参照符号を付し説明を省略する。
【００８５】
ＴＦＴ基板３００において、ソースバスライン２０は、図面の縦方向に沿って矩形波状に複数の折れ曲がり部分を有して延びており、デルタ配列する画素に対応している。また、Ｃｓバスライン１２は、画素領域の中央部まで延びる分岐部１２ｂを含む。この分岐部１２ｂと、Ｃｓ対向電極２２の容量部２２ｂとの間にも補助容量が形成されている。
【００８６】
また、ＣＰＡモードで動作させるために、ＴＦＴ基板３００に対向して配置される対向基板（図示せず）上の対向電極（図示せず）には、配向規制部５０が設けられている。図１１には、対向基板に設けられた配向規制部５０の位置が示されている。本実施形態において、対向基板上の配向規制部５０は、ＴＦＴ基板３００上のＴＦＴ５およびコンタクトホール２６に対応する位置にそれぞれ設けられている。
【００８７】
この配向規制部５０は、垂直配向型の液晶層において液晶分子の配向の方位を規制し、電圧印加時に液晶分子は所定領域内で配向規制部５０を中心に放射状に配向する。配向規制部５０は、例えば、正多角柱状または円柱状の突起構造であって良い。この突起構造は、例えば樹脂膜をパターニングすることによって得られ、高さ１．２μｍ程度に設けることができる。また、この突起構造として、液晶パネル全体にわたってセルギャップを均一にするために設けられた柱状のフォトスペーサを利用してもよい。さらに、配向規制部５０は突起構造である必要はなく、配向規制部５０を、対向電極に形成した円形や多角形の開口部とすることも可能である。
【００８８】
本実施形態においても、Ｃｓ対向電極２２の補償部２２ｃが、容量部２２ｂを挟んで、ドレイン電極２４との接続部２２ａとは反対側に設けられているので、アライメントずれが生じたときにも補助容量が補償される。この補償部２２ｃは、Ｃｓバスライン１２から１μｍ以上突き出ていることが好ましい。ただし、他の配線などとの短絡を防止するために、突き出し部分が長すぎることは望ましくなく、本実施形態では２μｍに設定されている。
【００８９】
また、図からわかるように、ＴＦＴ基板３００のように画素がデルタ配列している場合において、補償部２２ｃは、好ましくは隣接する２つの画素電極３０間に配置される。隣接する画素電極間の距離は、本実施形態では７μｍに設定されている。画素電極同士を適度に離間させることで、画素電極間の電流リークや、画素電極間で生じ得る寄生容量の大きさを低減することができる。この距離は、例えば４〜８μｍ程度に設定される。
【００９０】
さらに、図１２（ａ）に拡大して示すように、補償部２２ｃは、ソースバスライン２０に向かって延びており、これらの間でリーク電流が発生しないようにすることも重要である。ソースバスライン２０と補償部２２ｃとの間の距離は、３μｍ以上であることが望ましい。本実施形態では、この距離が９μｍに設定されている。補償部２２ｃの形状は、このような種々の設計上の条件を考慮して適切に選択され得る。
【００９１】
また、補助容量Ｃｃｓをより確実に補償するためには、補償部２２ｃの幅は接続部２２ａの幅に対して同等以上であることが望ましく、本実施形態では、双方の幅を４μｍに設定している。ただし、補償部２２ｃの幅はこれより大きくてもよく、例えば５μｍに設定される。
【００９２】
図６（ａ）を用いて上述したように、補償部２２ｃをより太くしておくことで、アライメントずれが生じたときにもＣｇｄの変動に起因するフリッカの発生や表示ムラなどを抑制することができる。本実施形態においても、ＴＦＴ５のドレイン電極２４のゲート電極１０ａに対する突出方向と、Ｃｓ対向電極２２の接続部２２ａのＣｓバスライン１２に対する方向（乗り上げ方向）とが逆向きである。例えば紙面上方向にアライメントがずれた場合、ゲート−ドレイン間の寄生容量Ｃｇｄは減少する。このとき、補償部２２ｃが設けられていないと、補助容量Ｃｃｓは増加する。そうすると、画素に関連づけられた全容量に対する寄生容量Ｃｇｄの大きさは大きく変動する。これに対し、より太い補償部２２ｃが設けられている場合には、寄生容量Ｃｇｄとともに補助容量Ｃｃｓも減少する。このことによって、全容量に対する寄生容量Ｃｇｄの大きさの変動は抑制される。ただし、補償部２２と画素電極３０が重畳すると、補償部２２ｃと隣接する画素電極３０との間に大きな寄生容量が形成されるため好ましくない。そのため、補償部２２ｃの幅は画素電極間の間隙より大きくないことが好ましい。本実施形態では画素電極間の距離が７μｍであるので、補償部２２ｃの幅は７μｍ以下であることが好ましい。
【００９３】
このように、画素電極３０の間隙部分に補償部２２ｃを設けることで、補償部２２ｃと画素電極３０との間に寄生容量が形成されることが防止される。本実施形態では、画素電極３０に切り欠き部を設けることなく、隣接する画素での表示に悪影響を及ぼすことが防止される。
【００９４】
また、この画素電極３０の間隙部分は、好適には、対向電極上に形成されるＢＭによって遮光される。一般的に、隣接する画素電極の間隙部分に対応する位置にＢＭが設けられることが多い。これは、ＴＦＴ基板と対向基板との貼り合わせ工程で位置ずれが生じたときにも混色が発生するのを防止するためである。本実施形態では、ノーマリブラックで表示を行うＣＰＡモードを採用しているので、ノーマリホワイトの場合のような極端な光漏れは生じない。ただし、画素端部では液晶の配向乱れが生じやすいため、ＢＭで遮光することでコントラストを向上させている。また、配向規制部５０から遠い部分では、液晶の応答が悪いため、残像の原因となる。ＢＭでこの領域を隠すことで残像対策にもなる。
【００９５】
図１２（ｂ）に、図１１に示すＴＦＴ基板３００のＺ−Ｚ’線に沿った断面を示す。ＴＦＴ基板３００では、層間絶縁膜４６に設けられたコンタクトホール２６において、Ｃｓ対向電極２２と画素電極３０とが接続されている。図１２（ｂ）からわかるように、本実施形態では、Ｃｓ対向電極２２と画素電極３０とが直接的に接続されている。なお、Ｃｓ対向電極２２は、導電性材料を多層構造とすることで形成されていても良い。例えば、Ｍｏ膜上にＡｌ合金膜が設けられた構造であってよい。
【００９６】
＜実施形態４＞
図１３（ａ）は、実施形態４のＴＦＴ基板４００を示す。また、図１３（ｂ）は、その変形例のＴＦＴ基板４０５を示す。
【００９７】
ＴＦＴ基板４００では、隣接する２本のソースバスライン２０と隣接する２本のゲートバスライン１０とによって囲まれる領域に対応して画素電極３０が配置されている。ゲートバスライン１０間に設けられたＣｓバスライン１２は、画素電極３０を横切るように延びている。なお、簡単のため、実施形態１のＴＦＴ基板１００の構成要素と同様の機能を有する構成要素には同一の参照符号を付し説明を省略する。
【００９８】
Ｃｓ対向電極２２の補償部２２ｃは、Ｃｓバスライン１２から突出するように形成されている。その突出の長さは１μｍ以上が好ましい。ただし、ＴＦＴ基板４００の補償部２２ｃは、画素電極３０と重畳する領域に存在する。このため、画素の開口率の低下や、反射ムラの発生の原因となり得る。このため、突出部が長すぎることは好ましくなく、例えば、２μｍ程度に設定される。
【００９９】
また、補償部２２ｃの幅は、接続部１２ａにおけるＣｓバスライン１２への乗り上げ部と同じ幅であれば、補助容量の変動が好適に抑制される。本実施形態では、これらが４μｍに設定されている。
【０１００】
本実施形態では、画素電極３０が２本のゲートバスライン１０に挟まれており、Ｃｓバスライン１２は、画素電極３０を横切るように形成されている。このため、補償部２２ｃに印加される電圧が、隣接する画素の電位に影響を与えることはない。
【０１０１】
また、図１３（ｂ）に示すように、補償部２２ｃを容量部２２ｂの角部に設けるようにしてもよい。この補償部２２ｃは、図面上方向に突出する部分に加え、図面右方向に突出する追加部分を有している。図１３（ａ）および（ｂ）に示す形態では、ＴＦＴ５のドレイン電極２４がゲート電極１０ａに対して延びる方向（ドレイン−ゲート方向）が図面において左方向である。この場合、例えば紙面右方向にドレイン電極２４やＣｓ対向電極２２がアライメントずれを起こした場合、Ｃｇｄが減少する。このときに、図１３（ｂ）に示したように、ドレイン−ゲート方向とは逆向きの右方向に補償部２２ｃの追加部分が形成されていれば、ＣｇｄとともにＣｃｓも減少するので、全体容量（Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ＋α）に対するＣｇｄの大きさの変動、すなわち引き込み電圧の変動を抑制することができる。なお、この追加部分は、必ずしも補償部２２ｃと一体的に形成されている必要はなく、別個に設けられていてもよい。
【０１０２】
図１４（ａ）および（ｂ）は、画素がデルタ配列されているＴＦＴ基板４１０を示す。ＴＦＴ基板４１０においても、画素電極３０が、隣接する２本のゲートバスライン１０間に挟まれている。また、Ｃｓバスライン１２は、画素の中央部分にまで延びる分岐部１２ｂを有している。
【０１０３】
Ｃｓ対向電極２２の補償部２２ｃは、分岐部１２ｂから約１．５μｍ突き出している。また、その幅ｄ２は、分岐部１２ｂへの乗り上げ部の幅ｄ１と同等に設定されており、ここでは約７μｍである。なお、Ｃｓ対向電極２２の接続部２２ａは、Ｃｓバスライン（分岐部１２ｂ）のエッジと約４５°の角度で交差しているが、図１４（ｂ）のｄ３で示す線幅（約５μｍ）ではなく、乗り上げ部（分岐部１２ｂのエッジとの交差部）の幅ｄ１と同等に補償部２２ｃの幅ｄ２を設定することで、アライメントずれに対する容量補償をより確実にすることができる。
【０１０４】
＜実施形態５＞
図１５（ａ）および（ｂ）は、ＭＶＡモードで動作する液晶表示装置５００を示す。図１５（ａ）には、ＴＦＴ基板および対向基板に設けられている構成要素が示されており、図１５（ｂ）には、ＴＦＴ基板側のみが示されている。ＴＦＴ基板と対向基板との間には垂直配向型の液晶層が封止されている。液晶層は負の誘電率異方性を有するネマティック液晶を含む。
【０１０５】
なお、図示しないが、対向基板には、典型的には、対向電極（共通電極）、カラーフィルタ、ブラックマトリクスなどが設けられている。また、対向基板およびＴＦＴ基板のそれぞれの液晶層側には、垂直配向型の配向膜が設けられており、液晶分子のプレチルト角が略垂直になるように液晶の配向を規制する。
【０１０６】
本実施形態においても、ＴＦＴ基板上のＣｓバスライン１２（および分岐部１２ｂ）とＣｓ対向電極２２とによって補助容量が形成されている。実施形態１〜４に示したＴＦＴ基板と同様に、ドレイン電極２４から延びるＣｓ対向電極２２は、その容量部２２ｂを挟むように接続部２２ａの反対側に補償部２２ｃが設けられた構成を有する。補償部２２ｃによって、アライメントずれに起因する補助容量の変動が補償される。
【０１０７】
また、ＴＦＴ基板上の画素電極３０には帯状スリット３０ｓが形成されており、対向基板上には線状のリブ５２がスリット３０ｓと略平行に延びるように設けられている。ＴＦＴ基板と対向基板とによって挟持される液晶層の液晶分子は、リブ５２とスリット３０ｓとによって配向が規制され、典型的には、リブ５２およびスリット３０ｓが延びる方向と垂直の方向に配向の方位が規定される。ただし、リブ５２およびスリット３０ｓのそれぞれの両側で液晶分子は互いに１８０°異なる方位に配向する。また、スリット３０ｓおよびリブ５２は、１画素内で、互いに直交する２方向に延びる部分を有している。この結果、１画素に電圧印加時の配向方位が異なる４つの液晶領域（液晶ドメイン）が形成される。これにより、良好な視野角特性を得ることができる。
【０１０８】
これらのリブ５２およびスリット３０ｓは、配向規制構造（ドメイン規制構造）と呼ばれる。ＭＶＡ型液晶表示装置において、配向規制構造としては、通常、電極に形成されたスリット（開口部）、あるいは、電極の液晶層側に形成された誘電体突起（リブ）が用いられている。
【０１０９】
本実施形態では、画素電極３０にスリット３０ｓが設けられているが、画素電極３０はスリット３０ｓによって分割されていない。つまり、１画素領域内において、ＴＦＴ５を介して画素全体にわたる画素電極３０に同じ電圧が印加される。また、画素電極３０とＣｓ対向電極２２とは略同電位に保持されるため、これらの間に容量は形成されない。
【０１１０】
Ｃｓ対向電極２２の補償部２２ｃは、対向基板のリブ５２に対応する位置に設けられている。リブ５２が設けられている領域は、透過率が低く、液晶分子の配向も他の領域とは異なる場合が多いため、表示に利用することが困難な領域である。補償部２２ｃをこの領域に配置しておけば、補償部２２ｃが設けられていない場合と比べて画素の開口率がさらに低下するということはない。また、反射ムラの発生も抑制される。
【０１１１】
次に、図１６（ａ）および（ｂ）を参照しながら、液晶表示装置５００の変形例の液晶表示装置５１０を説明する。液晶表示装置５１０が液晶表示装置５００と異なる点は、Ｃｓ対向電極２２の補償部２２ｃが、画素電極３０のスリット３０ｓに配置されている点である。
【０１１２】
このように補償部２２ｃは、接続部２２ａとの間に容量部２２ｂを挟むような任意の位置に設けられ得る。ただし、Ｃｓ対向電極２２のＣｓバスライン１２への乗り上げ部（接続部２２ａと容量部２２ｂとの境界部）における、アライメントずれによる重畳部分の増減を打ち消すように補償部２２ｃが機能する必要がある。
【０１１３】
このためには、本実施形態では次の条件を満たすようにして、補償部２２ｃがＣｓバスライン１２を突出していれば良い。乗り上げ部におけるＣｓバスライン１２のエッジの面内外向き法線方向（Ｃｓバスライン１２が存在しない側へのエッジ垂線の方向）をＡ方向とする。また、Ｃｓバスライン１２の他のエッジから補償部２２ｃが突出する場合の、当該他のエッジの面内外向き法線方向をＢ方向とする。このとき、Ａ方向とＢ方向とがなす角度が９０°より大きい場合には、補償部２２ｃは乗り上げ部での重畳面積の増減を補償し得る。本明細書では、このような関係を満たすとき、「補償部２２ｃは、接続部２２ａとの間に容量部２２ｂを挟む」あるいは「補償部２２ｃは、接続部２２ａと対向するように容量部２２ｂから突出する」などと表現する。
【０１１４】
典型的には、乗り上げ部での外向き法線方向（例えば、図面下方向）に対して、１８０°異なる外向き法線方向（例えば図面上方向）を持つＣｓバスラインエッジから補償部２２ｃが突出する。すなわち、接続部２２ａおよび補償部２２ｃでのＣｓバスラインエッジが互いに平行である場合において、Ｃｓ対向電極２２のドレイン電極２４側への突出方向と、補償部２２ｃの突き出し方向とが逆向きである。
【０１１５】
＜実施形態６＞
図１７（ａ）および（ｂ）は、ＭＶＡモードで動作する別の形態の液晶表示装置６００を示す。本実施形態の液晶表示装置６００では、画素分割が行われており、一画素内に副画素電極３０ａと副画素電極３０ｂとが存在している。ただし、本実施形態では、コンタクトホール２６ａおよび２６ｂのそれぞれを介していずれの副画素電極３０ａおよび３０ｂもＴＦＴ５のドレイン電極２４と電気的に接続されている。
【０１１６】
液晶表示装置６００においても、図１５に示した液晶表示装置５００と同様にＣｓ対向電極２２の補償部２２ｃが設けられていることで、アライメントずれの発生にかかわらず所望の補助容量を得ることが可能である。
【０１１７】
また、Ｃｓ対向電極２２の補償部２２ｃは、対向基板のリブ５２に対応する位置に設けられている。補償部２２ｃをこの領域に配置しておけば、補償部２２ｃによって画素の開口率がさらに低下するということは防止される。また、反射ムラの発生も抑制される。
【０１１８】
図１８（ａ）および（ｂ）に、画素を３つに分割した場合の液晶表示装置６０５を示す。液晶表示装置６０５では、一画素内に副画素電極３０ａ、副画素電極３０ｂおよび副画素電極３０ｃの３つの副画素電極が存在している。副画素電極３０ａと副画素電極３０ｂとは、画素の上下に分かれて配置されている。それぞれの副画素電極３０ａ、３０ｂ、３０ｃが、それぞれに対応して設けられたコンタクトホール２６ａ、２６ｂ、２６ｃによって、ＴＦＴ５のドレイン電極２４と接続している。このように画素が３分割されていることを除いて、液晶表示装置６０５は上記液晶表示装置６００と同様の構成を有する。
【０１１９】
次に、図１９（ａ）および（ｂ）に、変形例の液晶表示装置６１０を示す。液晶表示装置６１０では、画素分割がなされた形態において、補償部２２ｃが、副画素電極３０ａと副画素電極３０ｂとの間隙３０ｔに設けられている。この液晶表示装置６１０を３つの副画素に分割した形態の液晶表示装置６１５を図２０（ａ）および図２０（ｂ）に示す。
【０１２０】
以上に説明した液晶表示装置の各々において、アライメントずれが生じた場合にも補助容量の変動を補償することが可能であり、かつ、表示装置の開口率を低下させたり、反射ムラを増大させたりしないような位置（表示への寄与が低い位置）に補償部２２ｃが設けられているので、良好な表示を行うことができる。
【０１２１】
＜実施形態７＞
図２１（ａ）および（ｂ）は、実施形態７の液晶表示装置７００を示す。液晶表示装置７００でも画素分割が行われており、１画素内に副画素電極３０ａと副画素電極３０ｄとが設けられている。副画素電極３０ａは、コンタクトホール２６を介してＴＦＴのドレイン電極２４と接続されている。一方、副画素電極３０ｄは、いずれの配線とも直接的には接続されておらず、フローティング状態となっている。
【０１２２】
また、他の実施形態と同様に、ドレイン電極２４から延びるＣｓ対向電極２２が設けられており、Ｃｓバスライン１２との間に補助容量が形成されている。さらに、液晶表示装置７００では、Ｃｓ対向電極の接続部２２ａおよび補償部２２ｃのそれぞれに対して、フローティング状態の副画素電極３０ｄの下方に位置する一対の結合電極２８がそれぞれ接続されている。一対の結合電極２８は、それぞれが対向基板上に配向規制構造として設けられたリブ５２と重畳するように配置されている。なお本実施形態では、Ｃｓバスライン１２を挟んで結合電極２８を分割し、Ｃｓバスライン１２と結合電極２８とが重畳しないようにしている。これは、結合電極２８がＣｓバスライン１２（特にそのエッジ）と交差することを防止し、Ｃｓバスライン１２と結合電極２８の短絡不良の発生や、交差部分での反射ムラの発生の可能性をより低減するためである。
【０１２３】
補償部２２ｃは、フローティング状態の副画素電極３０ｄとは重畳しない部分に限定される。補償部２２ｃと結合電極２８とが一体的に形成されているような場合でも、フローティング状態の副画素電極３０ｄと重畳せず、かつ、Ｃｓバスライン１２から突き出している部分のみを補償部２２ｃとしている。このように、補償部２２ｃは、Ｃｓバスライン１２との間で実質的な補助容量を形成するとともに、フローティング状態の副画素電極３０ｄなど他の電極との間で形成される容量を、できるだけ小さくするべく設けられた部分である。
【０１２４】
この結合電極２８は、副画素電極３０ｄとの間に、結合容量を形成する。なお、結合電極２８と副画素電極３０ｄとの間には、図３に示した層間絶縁膜４６が設けられている。層間絶縁膜４６として、結合電極２８の面積を小さくするために、０．１〜０．４μｍ程度の膜厚で形成したＳｉＮｘ等の無機膜のみを用いる場合や、副画素電極３０ｄとソースバスライン２０およびゲートバスライン１０との寄生容量を小さくするために、無機膜上に、比誘電率の小さい（０．２〜０．４程度）有機膜を積層して用いる場合などがある。
【０１２５】
このような構成では、ＴＦＴ５と直接接続された副画素電極３０ａとは異なる電位が副画素電極３０ｄに印加される。このような構成は、例えば、特許文献４に記載されている。
【０１２６】
また、図１５に示した液晶表示装置５００等と同様に、本実施形態の液晶表示装置７００において補償部２２ｃは、対向基板上に配向規制構造として設けられたリブ５２と重畳するように配置されている。
【０１２７】
次に、図２２（ａ）および（ｂ）を参照して変形例の液晶表示装置７１０を説明する。
【０１２８】
液晶表示装置７１０では、補償部２２ｃが、ＴＦＴに直接接続された副画素電極３０ａと、フローティング状態の副画素電極３０ｄとの間の間隙に設けられている。上記液晶表示装置７００と同様に、副画素電極３０ｄは、結合電極２８との間に結合容量を形成している。
【０１２９】
これらの液晶表示装置において、補償部２２ｃは、ＴＦＴと直接接続された副画素電極３０ａと重畳している。補償部２２ｃと副画素電極３０ａとに印加される電圧の大きさは同じであるため、これらの間に補助容量が形成されることはない。
【０１３０】
さらに、図２３（ａ）および（ｂ）を参照して、別の形態の液晶表示装置７２０を説明する。液晶表示装置７２０が上記液晶表示装置７１０と異なる点は、補償部２２ｃと接続されている結合電極２９が設けられている点である。補償部２２ｃが容量部２２ｂから突き出すように形成されているので、この補償部２２ｃを結合電極２９との接続部として利用することができる。
【０１３１】
上述のように、補償部２２ｃは、補助容量バスライン１２との間で実質的な補助容量を形成するように設けられた部分であり、図２３（ａ）および（ｂ）に示すような形態においては、副画素電極３０ｄと重畳する部分（結合電極２９）は含まず、容量部２２ｂから突出し、副画素電極３０ａ、３０ｄの間に位置する部分である。
【０１３２】
以上に説明した何れの液晶表示装置においても、表示装置の開口率を低下させたり、反射ムラを増大させたりしないような位置に補償部２２ｃが設けられているので、良好な表示を行うことができる。
【０１３３】
＜実施形態８＞
本実施形態では、反射型の表示装置に適用されるアクティブマトリクス基板を説明する。また、このアクティブマトリクス基板は、反射型液晶表示装置に用いられるだけでなく、電子ペーパで採用されているマイクロカプセル型電気泳動方式などの反射型表示装置においても好適に用いられる。
【０１３４】
図２４は、実施形態８のＴＦＴ基板８００を示す。ＴＦＴ基板８００において１画素のサイズは約１００μｍ×約１００μｍの正方形状である。また、図１０に示した形態と同様に、ＴＦＴ基板８００は４色（Ｒ、Ｇ、Ｂ、Ｗ）の画素に対応した構成を有している。
【０１３５】
画素電極（反射電極）３０ｒは、Ａｌ膜やＡｌ−Ｍｏ積層膜やＮｉ膜などの反射膜を用いて形成されており、外光を反射する機能を有する。この反射膜上には、透明電極（ＩＴＯやＩＺＯ）が積層されていてもよい。
【０１３６】
画素電極（反射電極）下層である層間絶縁膜の表面には、数μｍ〜十数μｍ程度のサイズの凹凸が形成されていてもよい。この凹凸は、その上に形成される画素電極３０ｒの表面の形状を規定する。画素電極３０ｒの表面に微細な凹凸を形成することで、画素電極３０ｒでの光反射特性を向上させて、反射光の強度を均一に分散させることができ、より明るく品位の向上した表示を行うことが可能である。
【０１３７】
また画素電極３０ｒは、ゲートバスライン１０とソースバスライン２０を覆うように配置されている。これによって、バスライン配線材による反射ムラを抑制することができる。また、バスラインの電圧変化による影響を防止し、液晶の配向異常を抑制することができる。また、反射電極である画素電極３０ｒが、ＴＦＴ５ａ、５ｂを覆うように設けられているため、ＴＦＴ上には外光を遮光するためのＢＭを配置する必要がない。そのため、有効反射面積を大きくすることができる。
【０１３８】
本実施形態では、１画素に対してＴＦＴ５ａ、５ｂが２つ連続して設けられている。これは、画素に印加される電圧を保持している期間中（ＴＦＴ５ａ、５ｂのＯＦＦ状態中）にＴＦＴ５ａ、５ｂからリークする電流を低減するためである。ただし、他の実施形態で説明したようにＴＦＴが一つだけであってもよい。
【０１３９】
ＴＦＴ基板８００では、補償部２２ｃが右側に隣接する画素電極との間隙部に配置されている。補償部２２ｃは、容量部２２ｂを挟んでドレイン電極２４から延びる接続部２２ａと対向するように設けられている。他の実施形態と同様に、補償部２２ｃが設けられていることで、アライメントずれに起因する補助容量の変動を抑制することができる。また、ＴＦＴ基板８００においても、ドレイン電極２４がゲート電極１０ａに対して突き出す方向と、補償部２２ｃがＣｓバスライン１２を突き出る方向とが逆向きである。したがって、アライメントずれに起因する寄生容量Ｃｇｄの変動による引き込み電圧の変動を補償することができる。
【０１４０】
また、４色（Ｒ、Ｇ、Ｂ、Ｗ）の画素のそれぞれの色に対応するように、補償部２２ｃの位置が、画素の色ごとに変更されている。このことによって、図１０に示した形態と同様に、画素の色を示すマーカとして補償部２２ｃを利用することができる。
【０１４１】
以上には、ＴＦＴ基板８００を反射型液晶表示装置に用いる場合について説明したが、マイクロカプセル型電気泳動方式の電子ペーパに対してもＴＦＴ基板８００を用いることができる。以下、電子ペーパとして用いられるマイクロカプセル型電気泳動方式の表示装置に適用する形態を説明する。
【０１４２】
電子ペーパは、典型的には、ＴＦＴ基板と、これに対向して配置される対向基板との間にマイクロカプセル層が設けられた構成を有する。マイクロカプセルは数十〜数百μｍ径の透明樹脂である。マイクロカプセルの内部では、例えば正に帯電した白色粒子と負に帯電した黒色粒子とが透明な絶縁性の分散媒中に混入されている。マイクロカプセル層とは、上記マイクロカプセルの多数が配置された樹脂層である。このマイクロカプセル層の所定の領域に正または負の電圧を印加し、マイクロカプセル内の白色粒子および黒色粒子を電気泳動させることによって表示を行うことができる。
【０１４３】
ＴＦＴ基板８００を背面側基板として利用し、この背面側基板と観察者側基板（対向基板）との間にマイクロカプセル層を挟持させることで表示装置（電子ペーパ）として利用することができる。観察者側基板には、液晶表示装置と同様に、透明の共通電極（ＩＴＯやＩＺＯ等）が表示領域のほぼ全面に形成されている。観察者側基板は、樹脂基材（プラスチック基板）を用いて形成することができる。このような電子ペーパは、例えば、観察者側基板にマイクロカプセル層をコーティングにより配設し、これらの積層構造体をＴＦＴ基板８００と貼り合わせるようにして作製される。なお、電子ペーパに用いる場合には、ＴＦＴ基板８００に設けられる層間絶縁膜の表面に微細な凹凸を形成する必要はない。
【０１４４】
また、ＴＦＴ基板８００に設ける電極をＩＴＯやＩＺＯを用いて透明の画素電極とすることもできる。ＴＦＴ基板８００に透明画素電極を設ける場合、このＴＦＴ基板８００を観察者側基板として利用することも可能である。
【０１４５】
液晶表示装置と同様に、対向基板（樹脂基材／プラスチック基板）にカラーフィルタ層を形成してもよい。これによりカラー表示が可能になる。カラーフィルタ層を形成しない場合は、モノクローム表示となるが、カラー表示を行う場合と比べて光利用効率が高い。したがって、明るくコントラスト比の大きい表示を得ることができ、文字表示に特化した電子書籍などとして本発明の表示装置を用いる場合には好適である。
【０１４６】
また、ＴＦＴ基板８００もプラスチック基板を用いて作製することができる。プラスチックＴＦＴ基板を用いれば、厚さ０．５ｍｍ程度の電子ペーパを得ることも可能である。このようにして作製された電子ペーパは可撓性を有するため、様々な形態での使用が期待されている。
【０１４７】
次に、図２５を参照して、ＴＦＴ基板８００の変形例を説明する。変形例のＴＦＴ基板８１０では、補助容量バスライン１２がゲートバスライン１０と交差しており、ソースバスライン２０と平行な方向に延びている。
【０１４８】
ＴＦＴ基板８１０において、補助容量バスライン１２は、補助容量形成部分１２Ａと、ゲートバスライン１０との交差部１２Ｂとを有している。交差部１２Ｂは、隣接する画素のそれぞれに関連付けられた２つの補助容量形成部分１２Ａを電気的に接続している。補助容量形成部分１２Ａは、ＴＦＴ基板８００と同様に、ゲートバスライン１０と同じ層で形成されている。これに対し、ゲートバスライン１０との交差部１２Ｂは、ソースバスライン２０と同じ層（ゲート絶縁膜上）に形成されている。
【０１４９】
図２６は、補助容量バスライン１２における、補助容量形成部分１２Ａと交差部１２Ｂとの接続の形態を示す。図示するように、ゲート絶縁膜４２に形成されたコンタクトホール１６を介して補助容量形成部分１２Ａのそれぞれに対し交差部１２Ｂが電気的に接触することで、補助容量形成部分１２Ａの接続が行われている。
【０１５０】
このような構成では、ソースバスライン２０と補助容量バスライン１２とが交差していないので、これらに印加される信号電圧の干渉が防止される。したがって、ソースバスライン２０の負荷を低減でき、消費電力を低減できる。
【０１５１】
以上、本発明のアクティブマトリクス基板およびこれを用いた表示装置の実施形態について説明したが、本発明のアクティブマトリクス基板は、画素電極に関連付けられた補助容量を補償することが望まれる種々の表示装置において利用可能である。例えば、携帯用機器などにおいて用いられる半透過型液晶表示装置に適用することができる。また、共通電極を対向基板側ではなく、アクティブマトリクス基板側に形成する横電界モードの液晶表示装置にも適用することができる。また、電子ペーパに用いられる水平型電気泳動式の表示装置などにも適用することもできる。
【産業上の利用可能性】
【０１５２】
本発明の実施形態に係るアクティブマトリクス基板を用いた液晶表示装置は、液晶テレビ等の種々の液晶表示装置として広く用いられる。【０１５３】
また、液晶表示装置だけでなく、本発明の実施形態によるアクティブマトリクス基板は、他の表示装置、例えば、マイクロカプセル型電気泳動方式の電子ペーパなどでも用いられる。
【符号の説明】
【０１５４】
５  ＴＦＴ
１０  ゲートバスライン
１０ａ  ゲート電極
１２  補助容量バスライン
２０  ソースバスライン
２０ａ  ソース電極
２２  補助容量対向電極
２２ａ  接続部
２２ｂ  容量部
２２ｃ  補償部
２４  ドレイン電極
２６  コンタクトホール
３０  画素電極
３０Ｅ  画素電極エッジ
１００  アクティブマトリクス基板
【図１】
2012077646.tif 000003
【図２】
2012077646.tif 000004
【図３】
2012077646.tif 000005
【図４】
2012077646.tif 000006
【図５】
2012077646.tif 000007
【図６】
2012077646.tif 000008
【図７】
2012077646.tif 000009
【図８】
2012077646.tif 000010
【図９】
2012077646.tif 000011
【図１０】
2012077646.tif 000012
【図１１】
2012077646.tif 000013
【図１２】
2012077646.tif 000014
【図１３】
2012077646.tif 000015
【図１４】
2012077646.tif 000016
【図１５】
2012077646.tif 000017
【図１６】
2012077646.tif 000018
【図１７】
2012077646.tif 000019
【図１８】
2012077646.tif 000020
【図１９】
2012077646.tif 000021
【図２０】
2012077646.tif 000022
【図２１】
2012077646.tif 000023
【図２２】
2012077646.tif 000024
【図２３】
2012077646.tif 000025
【図２４】
2012077646.tif 000026
【図２５】
2012077646.tif 000027
【図２６】
2012077646.tif 000028
【手続補正書】
【提出日】平成25年6月20日(2013.6.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に設けられたゲートバスラインと、
前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、
前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するＴＦＴと、
前記ＴＦＴの前記ドレイン電極と電気的に接続された画素電極と、
前記ゲートバスラインまたは前記ソースバスラインと平行に設けられた補助容量バスラインと、
前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極と
を備えるアクティブマトリクス基板であって、
前記補助容量対向電極は、
前記補助容量バスラインと重畳し、実質的な補助容量を形成する第１部分と、
前記第１部分と前記ドレイン電極との間に位置する第２部分と、
前記第１部分を挟んで前記第２部分と対向するように、前記第１部分から突出するように設けられた第３部分であって、前記補助容量バスラインと重畳し、前記ＴＦＴの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第３部分と
を有し、
前記補助容量バスラインは、前記第３部分が形成される位置に切り欠き部を有する、アクティブマトリクス基板。
【請求項２】
基板と、
前記基板上に設けられたゲートバスラインと、
前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、
前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するＴＦＴと、
前記ＴＦＴの前記ドレイン電極と電気的に接続された画素電極と、
前記ゲートバスラインまたは前記ソースバスラインと平行に設けられた補助容量バスラインと、
前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極と
を備えるアクティブマトリクス基板であって、
前記補助容量対向電極は、
前記補助容量バスラインと重畳し、実質的な補助容量を形成する第１部分と、
前記第１部分と前記ドレイン電極との間に位置する第２部分と、
前記第１部分を挟んで前記第２部分と対向するように、前記第１部分から突出するように設けられた第３部分であって、前記補助容量バスラインと重畳し、前記ＴＦＴの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第３部分と
を有し、
デルタ配列されている複数の画素が規定されており、
所定の画素に関連づけられた前記第３部分は、前記所定の画素に斜め方向に隣接する２つの画素の画素電極間に配置されているアクティブマトリクス基板。
【請求項３】
前記第３部分は、前記補助容量バスラインと重畳しない部分を含む請求項１または２に記載のアクティブマトリクス基板。
【請求項４】
前記補助容量バスラインは、前記ゲートバスラインと平行に延びるバスライン部分と、前記バスライン部分と交差する方向に設けられる分岐部分とを含み、
前記補助容量対向電極の前記第２部分と、前記補助容量バスラインの前記分岐部分とが重畳している請求項１から３のいずれかに記載のアクティブマトリクス基板。
【請求項５】
前記補助容量バスラインのエッジにおける前記第３部分の幅は、前記補助容量バスラインのエッジにおける前記第２部分の幅と同一である請求項１から４のいずれかに記載のアクティブマトリクス基板。
【請求項６】
前記補助容量バスラインのエッジにおける前記第３部分の幅は、前記補助容量バスラインのエッジにおける前記第２部分の幅よりも大きい請求項１から４のいずれかに記載のアクティブマトリクス基板。
【請求項７】
複数の画素が規定されており、
前記複数の画素のうちの少なくとも２つの画素において、前記第３部分が設けられる画素内での位置が異なっている請求項１から６のいずれかに記載のアクティブマトリクス基板。
【請求項８】
前記ドレイン電極が前記ゲート電極に対して延びる方向と、前記第３部分が前記補助容量バスラインを突出する方向とが１８０°異なっている請求項１から７のいずれかに記載のアクティブマトリクス基板。
【請求項９】
前記ドレイン電極が前記ゲート電極に対して延びる方向と１８０°異なっている方向に、前記補助容量バスラインを突出するように、前記補助容量対向電極の第４部分が前記第３部分とは異なる部分として形成されている請求項１から８のいずれかに記載のアクティブマトリクス基板。
【請求項１０】
基板と、
前記基板上に設けられたゲートバスラインと、
前記基板上に前記ゲートバスラインと交差するように設けられたソースバスラインと、
前記ゲートバスラインと前記ソースバスラインとの交差部近傍に設けられたＴＦＴであって、前記ゲートバスラインと電気的に接続されたゲート電極と、前記ソースバスラインと電気的に接続されたソース電極と、ドレイン電極とを有するＴＦＴと、
前記ＴＦＴの前記ドレイン電極と電気的に接続された画素電極と、
前記ゲートバスラインまたは前記ソースバスラインと平行に設けられた補助容量バスラインと、
前記ドレイン電極と電気的に接続され、前記補助容量バスラインとの間に補助容量を形成する補助容量対向電極とを備えるアクティブマトリクス基板であって、
前記補助容量対向電極は、
前記補助容量バスラインと重畳し、実質的な補助容量を形成する第１部分と、
前記第１部分と前記ドレイン電極との間に位置する第２部分と、
前記第１部分を挟んで前記第２部分と対向するように、前記第１部分から突出するように設けられた第３部分であって、前記補助容量バスラインと重畳し、前記ＴＦＴの前記ドレイン電極と電気的に接続された前記画素電極以外の画素電極とは重畳しないように設けられた第３部分とを有するアクティブマトリクス基板と、
前記アクティブマトリクス基板と対向するように配置された対向基板と、
前記アクティブマトリクス基板と前記対向基板との間に設けられた表示媒体層とを備え、
前記表示媒体層は、液晶層であり、
前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方は、ブラックマトリクスを有しており、
前記補助容量対向電極の前記第３部分は、前記ブラックマトリクスと重畳する位置に設けられている表示装置。
【請求項１１】
前記表示媒体層は、垂直配向型の液晶層であり、
前記アクティブマトリクス基板および前記対向基板のうちの少なくとも一方に、複数の液晶ドメインを形成するための配向規制構造が設けられている請求項１０に記載の表示装置。
【請求項１２】
前記補助容量対向電極の前記第３部分は、前記配向規制構造と重畳する位置に設けられている請求項１１に記載の表示装置。
【国際調査報告】
2012077646.tif 000029
2012077646.tif 000030
2012077646.tif 000031
2012077646.tif 000032