(57)【要約】  炭化ケイ素単結晶基板１は、エピタキシャル成長によって形成された層を備え、グラフェンが複数積層されて形成されたグラフェン層１３と、グラフェン層１３の表面に形成され、エピタキシャル成長によって形成された第２炭化ケイ素層１４と、を有し、第２炭化ケイ素層１４と支持基板１１との間にグラフェン層１３が位置する。
2012099209.tif 000002
【特許請求の範囲】
【請求項１】
エピタキシャル成長によって形成された層を備える炭化ケイ素単結晶基板であって、
グラフェンが複数積層されて形成されたグラフェン層と、
前記グラフェン層の表面に形成され、エピタキシャル成長によって形成された炭化ケイ素層と、を有し、
前記炭化ケイ素層と前記炭化ケイ素単結晶基板との間にグラフェン層が位置する炭化ケイ素単結晶基板。
【請求項２】
前記炭化ケイ素単結晶基板の表面に形成され、エピタキシャル成長によって形成された基板側炭化ケイ素層を有し、
前記基板側炭化ケイ素層は、前記グラフェン層と前記炭化ケイ素単結晶基板との間に位置する請求項１に記載の炭化ケイ素単結晶基板。
【請求項３】
半絶縁性を有する炭化ケイ素単結晶からなる炭化ケイ素単結晶基板と、
グラフェンが複数積層されて形成されたチャネル層と、
前記チャネル層の表面に形成され、エピタキシャル成長よって形成されたドープ層と、
前記チャネル層が形成された前記ドープ層の表面とは反対側に位置する前記ドープ層の表面側に形成されたソース電極、ゲート電極及びドレイン電極と、を有し、
前記ドープ層と前記炭化ケイ素単結晶基板との間に前記チャネル層が位置する半導体素子。
【請求項４】
前記ドープ層は、炭化ケイ素単結晶又は炭化ケイ素多結晶からなる請求項３に記載の半導体素子。
【請求項５】
前記炭化ケイ素単結晶基板の表面に形成され、エピタキシャル成長によって形成されたバッファ層を有し、
前記バッファ層は、前記チャネル層と前記炭化ケイ素単結晶基板との間に位置する請求項３に記載の半導体素子。
【請求項６】
前記ソース電極及び前記ドレイン電極は、前記ドープ層の表面に形成され、
前記ソース電極と前記ドレイン電極と間には、前記ドープ層の表面を被覆する保護層が形成され、
前記ゲート電極は、前記保護層の表面に形成される請求項３に記載の半導体素子。
【請求項７】
化学気相成長法、化学気相蒸着、又は化学蒸着によって炭化ケイ素単結晶からなる炭化ケイ素単結晶基板の上に結晶層を形成する反応炉を備えた反応装置によって半導体素子を製造する半導体素子の製造方法であって、
同一の反応炉において、
前記炭化ケイ素単結晶基板の表面にエピタキシャル成長によって第１炭化ケイ素層を形成する工程と、
前記第１炭化ケイ素層の表面にグラフェンが複数積層されて形成されたグラフェン層を形成する工程と、
前記グラフェン層の表面にエピタキシャル成長によって第２炭化ケイ素層を形成する工程と
を有し、
前記第１炭化ケイ素層は、前記グラフェン層と前記炭化ケイ素単結晶基板との間に位置することを特徴とする半導体素子の製造方法。
【請求項８】
化学気相成長法、化学気相蒸着、又は化学蒸着により、半絶縁性を有する炭化ケイ素単結晶からなる炭化ケイ素単結晶基板と、グラフェンが複数積層されて形成されたチャネル層と、前記チャネル層の表面に形成され、エピタキシャル成長よって形成されたドープ層と、を有する半導体素子の製造方法であって、
前記炭化ケイ素単結晶基板上に、ケイ素源及び炭素源を含有する反応ガス及び水素キャリアガスを導入する工程と、
前記反応ガスが導入された後の反応系を温度：１４００℃〜１８００℃、真空度：１×１０−４〜１×１０−８ｍｂａｒ以下で２分〜１．５時間維持する工程と、
前記工程の後に、圧力が１ｍｂａｒ以上〜５００ｍｂａｒ以上になるように水素ガスと反応ガスとを再度導入する工程と
を有する半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化ケイ素単結晶基板、及び半導体素子の製造方法に関する。
【背景技術】
【０００２】
従来、炭化ケイ素単結晶からなる支持基板の上に、窒化ガリウムヘテロ膜（ＧａＮ膜）をエピタキシャル成長させた半導体素子は、高周波分野において適用されてきた（例えば、特許文献１参照）。高周波分野には、例えば、ＨＥＭＴ（高電子移動トランジスタ：High Electron Mobility TranＳiＳtor）、ＭＯＳＦＥＴ（Metel-Oxide-Ｓemiconductor Field-Effect TranＳiＳtor）などが挙げられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−２６５１２６号公報
【発明の概要】
【０００４】
しかしながら、近年の、通信機器の通信速度向上や、半導体レーザ装置の高性能化などの要求に伴って、スイッチング、整流、発振、増幅などに適用される半導体素子の更なる改良、特に高速動作性能の向上が望まれていた。
【０００５】
そこで、本発明は、このような状況に鑑みてなされたものであり、高速動作を実現する半導体素子として用いることが可能な炭化ケイ素単結晶基板、及び半導体素子の製造方法の提供を目的とする。
【０００６】
上述した課題を解決するため、本発明は、次の特徴を有している。本発明の特徴は、ピタキシャル成長によって形成された層を備える炭化ケイ素単結晶基板（炭化ケイ素単結晶基板１、支持基板１１）であって、グラフェンが複数積層されて形成されたグラフェン層（グラフェン層１３）と、前記グラフェン層の表面に形成され、エピタキシャル成長によって形成された炭化ケイ素層（第２炭化ケイ素層１４）と、を有し、前記炭化ケイ素層と前記炭化ケイ素単結晶基板との間にグラフェン層が位置することを要旨とする。
【０００７】
本発明の特徴に係る炭化ケイ素単結晶基板は、グラフェンが複数積層されて形成されたグラフェン層を有する。グラフェンの電気伝導度は、従来のイオン注入と活性化アニール工程との組み合わせによって炭化ケイ素の不純物を調整することによって得られるイオン注入層の電気伝導度に比べて高いため、応答速度を速めることができる。従って、半導体素子の高速動作を実現でき、半導体素子の性能向上に寄与することができる。
【０００８】
前記炭化ケイ素単結晶基板の表面に形成され、エピタキシャル成長によって形成された基板側炭化ケイ素層（第１炭化ケイ素層１２）を有し、前記基板側炭化ケイ素層は、前記グラフェン層と前記炭化ケイ素単結晶基板との間に位置してもよい。
【０００９】
また、本発明の半導体素子に係る特徴は、半絶縁性を有する炭化ケイ素単結晶からなる炭化ケイ素単結晶基板（支持基板１１１）と、グラフェンが複数積層されて形成されたチャネル層（チャネル層１１３）と、前記チャネル層の表面に形成され、エピタキシャル成長よって形成されたドープ層（ドープ層１１４）と、前記チャネル層が形成された前記ドープ層の表面とは反対側に位置する前記ドープ層の表面側に形成されたソース電極（ソース電極１２１）、ゲート電極（ゲート電極１２２）及びドレイン電極（ドレイン電極１２３）と、を有し、前記ドープ層と前記炭化ケイ素単結晶基板との間に前記チャネル層が位置することを要旨とする。
【００１０】
本発明の特徴によれば、ケイ素が含まれないグラフェン層が高電子移動層を形成するため、電子の移動度を高めることができる。これにより、半導体素子のスイッチング速度を向上させることができる。
【００１１】
前記ドープ層は、炭化ケイ素単結晶又は炭化ケイ素多結晶からなってもよい。
【００１２】
前記炭化ケイ素単結晶基板の表面に形成され、エピタキシャル成長によって形成されたバッファ層を有し、前記バッファ層は、前記チャネル層と前記炭化ケイ素単結晶基板との間に位置してもよい。
【００１３】
前記ソース電極及び前記ドレイン電極は、前記ドープ層の表面に形成され、前記ソース電極と前記ドレイン電極と間には、前記ドープ層の表面を被覆する保護層が形成され、前記ゲート電極は、前記保護層の表面に形成されてもよい。
【００１４】
また、発明の半導体素子の製造方法に係る特徴は、化学気相成長法、化学気相蒸着、又は化学蒸着によって炭化ケイ素単結晶からなる炭化ケイ素単結晶基板の上に結晶層を形成する反応炉を備えた反応装置によって半導体素子を製造する半導体素子の製造方法であって、同一の反応炉において、前記炭化ケイ素単結晶基板の表面にエピタキシャル成長によって第１炭化ケイ素層を形成する工程と、前記第１炭化ケイ素層の表面にグラフェンが複数積層されて形成されたグラフェン層を形成する工程と、前記グラフェン層の表面にエピタキシャル成長によって第２炭化ケイ素層を形成する工程とを有し、前記第１炭化ケイ素層は、前記グラフェン層と前記炭化ケイ素単結晶基板との間に位置することを要旨とする。
【００１５】
本発明の特徴に係る半導体素子の製造方法によれば、炭化ケイ素単結晶基板には、グラフェン層が形成される。グラフェンの電気伝導度は、従来のチャネル層の電気伝導度に比べて高いため、応答速度を速めることができる。したがって、半導体素子の高速動作を実現でき、半導体素子の性能向上に寄与することができる。
【００１６】
また、グラフェンは、ケイ素源を昇華させる昇華法によって炭化ケイ素単結晶の上に成膜できるため、上記第１炭化ケイ素層を形成する工程と、グラフェン層を形成する工程と、第２炭化ケイ素層を形成する工程とを、同一の反応炉において実行することができる。従って、製造工程をも効率化できる。
【００１７】
また、発明の半導体素子の製造方法に係る別の特徴は、化学気相成長法、化学気相蒸着、又は化学蒸着により、半絶縁性を有する炭化ケイ素単結晶からなる炭化ケイ素単結晶基板と、グラフェンが複数積層されて形成されたチャネル層と、前記チャネル層の表面に形成され、エピタキシャル成長よって形成されたドープ層と、を有する半導体素子の製造方法であって、前記炭化ケイ素単結晶基板上に、ケイ素源及び炭素源を含有する反応ガス及び水素キャリアガスを導入する工程と、前記反応ガスが導入された後の反応系を温度：１４００℃〜１８００℃、真空度：１×１０−４〜１×１０−８ｍｂａｒ以下で２分〜１．５時間維持する工程と、前記工程の後に、圧力が１ｍｂａｒ以上〜５００ｍｂａｒ以上になるように水素ガスと反応ガスとを再度導入する工程とを有することを要旨とする。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明の実施形態として示す炭化ケイ素単結晶基板の構造を説明する断面図である。
【図２】図２は、本発明の実施形態として示す半導体素子の製造方法を説明する図である。
【図３】図３は、本発明の別の実施形態として示す半導体素子の構造を説明する断面図である。
【図４】図４は、本発明の別の実施形態として示す半導体素子の構造を説明する断面図である。
【図５】図５は、本発明の別の実施形態として示す半導体素子の構造を説明する断面図である。
【図６】図６は、本発明の別の実施形態として示す半導体素子の製造方法を説明する図である。
【発明を実施するための形態】
【００１９】
本発明に係る炭化ケイ素単結晶基板、半導体素子、及び、半導体素子の製造方法の実施形態について、図面を参照しながら説明する。
【００２０】
なお、以下の図面の記載において、同一または類似の部分には、同一または類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率などは現実のものとは異なることに留意すべきである。したがって、具体的な寸法などは以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００２１】
［炭化ケイ素単結晶基板］
本発明に係る炭化ケイ素単結晶基板の実施形態について、図１及び図２を参照しながら説明する。
【００２２】
図１は、本発明の実施形態に係る炭化ケイ素単結晶基板１を説明する断面図である。炭化ケイ素単結晶基板１は、支持基板１１と、第１炭化ケイ素層１２と、グラフェン層１３と、第２炭化ケイ素層１４とを有する。実施形態では、炭化ケイ素単結晶基板１は、炭化ケイ素単結晶の支持基板１１の表面に、第１炭化ケイ素層１２と、グラフェン層１３と、第２炭化ケイ素層１４とをこの順番に有する。炭化ケイ素単結晶基板１は、エピタキシャル成長によって形成された層を備える。
【００２３】
支持基板１１は、半絶縁性または導電性の炭化ケイ素の単結晶から形成されている。
【００２４】
第１炭化ケイ素層１２は、支持基板１１の表面に形成される。第１炭化ケイ素層１２は、支持基板１１とグラフェン層１３との間に位置する。第１炭化ケイ素層１２は、支持基板１１とグラフェン層１３とに接する。第１炭化ケイ素層１２は、エピタキシャル成長によって形成される。第１炭化ケイ素層１２は、例えば、ドープ層とすることができる。実施形態では、第１炭化ケイ素層１２の厚みは、０．２μｍ〜２０μｍとすることができ、特に、０．５μｍとすることができる。
【００２５】
グラフェン層１３は、第１炭化ケイ素層１２の炭化ケイ素単結晶の支持基板１１が配置された表面とは反対側の表面に形成される。グラフェン層１３は、支持基板１１と第２炭化ケイ素層１４との間に位置する。本実施形態において、グラフェン層１３は、第１炭化ケイ素層１２と第２炭化ケイ素層１４とに接する。グラフェン層１３は、グラフェンが複数積層されて形成されている。グラフェン層１３は、複数のグラファイト単層膜から形成されている。グラフェンは、一層の炭素原子層で構成されている。すなわち、グラフェン層１３は、グラファイトがシート状に広がった２次元グラファイトシートから構成されている。グラフェン層１３の厚みは、量子効果が見られる膜厚である。例えば、グラフェン層の厚みは、１ｎｍ〜１０ｎｍとすることができる。グラフェン層１３の厚みは、５ｎｍ以下とすることができる。
【００２６】
第２炭化ケイ素層１４は、グラフェン層１３の第１炭化ケイ素層１２が配置された表面とは反対側の表面にエピタキシャル成長によって形成される。第２炭化ケイ素層１４は、炭化ケイ素の単結晶又は多結晶で形成されている。第２炭化ケイ素層１４は、グラフェン層１３の表面にエピタキシャル成長により形成されている。第２炭化ケイ素層１４の厚みは、１０ｎｍ〜２０ｎｍとすることができる。
【００２７】
上述の炭化ケイ素単結晶基板１は、半導体素子の一部に適用できる。例えば、炭化ケイ素単結晶基板１を高電子移動度トランジスタ（ＨＥＭＴ）に適用できる。この場合、支持基板１１は、半絶縁性の炭化ケイ素単結晶基板を構成し、第１炭化ケイ素層１２は、バッファ層を構成することができる。また、グラフェン層１３は、電子走行層であるチャネル層を構成することができる。第２炭化ケイ素層１４は、電子供給層であるドープ層を構成することができる。第２炭化ケイ素層１４の表面にソース電極、ゲート電極、ドレイン電極を形成することによって、炭化ケイ素単結晶基板１は、高電子移動度トランジスタ（ＨＥＭＴ）を構成することができる。
【００２８】
実施形態に係る炭化ケイ素単結晶基板１によれば、グラフェン層１３が形成されている。グラフェンの電気伝導度は、従来のイオン注入層の電気伝導度に比べて高いため、電気的な応答速度を速めることができる。従って、半導体素子の性能向上に寄与することができる。
【００２９】
［半導体素子］
本発明に係る半導体素子の実施形態について、図１から図６を参照しながら説明する。
【００３０】
（１）第１実施形態
（１．１）半導体素子の概略構成
本実施形態に係る半導体素子１は、支持基板１１、バッファ層１２、チャネル層１３及びドープ層１４を有する。半導体素子１は、上述した炭化ケイ素単結晶基板１と同様の構成である。すなわち、バッファ層１２は、上述した第１炭化ケイ素層１２である。チャネル層１３は、上述したグラフェン層１３である。ドープ層１４は、第２炭化ケイ素層１４である。
【００３１】
（１．２）半導体素子の製造方法
図２は、本発明の実施形態に係る半導体素子の製造方法を説明する図である。半導体素子１は、化学気相成長法、化学気相蒸着、又は化学蒸着により、炭化ケイ素の単結晶基板の上に、結晶層を形成する反応炉を備えた反応装置（ＣＶＤ装置）によって製造される。
【００３２】
本実施形態において、第１炭化ケイ素層１２、グラフェン層１３、第２炭化ケイ素層１４は、同一の反応炉において、支持基板１１の上に形成することができる。すなわち、同一の反応炉において、工程Ｓ１１、工程Ｓ１２、及び、工程Ｓ１３ができる。
【００３３】
工程Ｓ１１において、ＣＶＤ装置にセットされた炭化ケイ素単結晶の支持基板１１上に、反応ガスとキャリアガスとが導入される。本実施形態では、反応ガスは、ケイ素源としてシラン（ＳｉＨ４）を含むとともに炭素源としてメタン（Ｃ３Ｈ８）を含む。また、キャリアガスは、水素を含む。本実施形態において、支持基板１１は、半絶縁性を有する。
【００３４】
工程Ｓ１１において、炭化ケイ素単結晶の支持基板１１の表面にエピタキシャル成長によって第１炭化ケイ素層１２が形成される。
【００３５】
続いて、工程Ｓ１２において、反応ガスが導入された後、反応ガス及びキャリアガスの供給を停止し、反応系を温度：１４００℃〜１８００℃、真空度：１×１０−４ｍｂａｒ〜１×１０−８ｍｂａｒで２分〜１．５時間維持する。この工程Ｓ１２において、第１炭化ケイ素層１２のケイ素が昇華することによりｍ第１炭化ケイ素層１２の表面にグラフェン層１３が形成される。工程Ｓ１２において、グラフェン層１３が成長する。
【００３６】
工程Ｓ１２の後、工程Ｓ１３において、圧力が５ｍｂａｒ以上〜５００ｍｂａｒ以内になるように水素ガスと反応ガスとを再度導入し、１〜２分維持する。工程Ｓ１３において、グラフェン層１３の表面にエピタキシャル成長によって第２炭化ケイ素層１４が形成される。具体的には、工程Ｓ１３において、炭化ケイ素単結晶の支持基板１１が配置されたグラフェン層１３の表面とは反対側のグラフェン層１３の表面にエピタキシャル成長によって第２炭化ケイ素層１４が形成される。
【００３７】
以上の工程により、本実施形態に係る半導体素子１が製造される。
【００３８】
（１．３）作用・効果
実施形態に係る半導体素子１（炭化ケイ素単結晶基板１）によれば、グラフェン層１３が形成されている。グラフェンの電気伝導度は、従来のイオン注入層の電気伝導度に比べて高いため、電気的な応答速度を速めることができる。従って、半導体素子の性能向上に寄与することができる。
【００３９】
また、実施形態の製造方法では、グラフェンは、ケイ素源を昇華させる昇華法によって炭化ケイ素単結晶の上に成膜できるため、第１炭化ケイ素層１２を形成する工程と、グラフェン層１３を形成する工程と、第２炭化ケイ素層１４を形成する工程とを同一の反応炉において実行することができる。従って、半導体素子の性能向上に寄与することができるとともに、製造工程をも効率化できる。さらに、同一の反応炉において製造することができるため、不純物の混入を抑制できる。
【００４０】
（２）第２から第４実施形態
従来、半絶縁性の炭化ケイ素単結晶から作製された基板上にドープ層及びチャネル層が形成された半導体素子は、高周波スイッチ、パワーアンプ、ローノイズアンプなどの高周波分野において使用される。この半導体素子は、炭化ケイ素単結晶からなる支持基板の上に窒化ガリウム膜（ＧａＮ膜）や窒化アルミニウムガリウム膜（ＡｌＧａＮ膜）をエピタキシャル成長させることによって形成され、半導体レーザ装置に適用される（例えば、特開平１１−１０３１３４号公報参照）。
【００４１】
しかしながら、近年の、通信機器の通信速度向上や、半導体レーザ装置の高性能化などの要求に伴って、スイッチング、整流、発振、増幅などに適用される半導体素子の更なる改良が望まれている。
【００４２】
そこで、以下では、スイッチング速度を向上することができる半導体素子、及びこの半導体素子の製造方法を説明する。なお、上述した半導体素子１（炭化ケイ素単結晶基板１）と同様の構成は、適宜省略する。
【００４３】
（２．１）第２実施形態
図３は、本発明の第２実施形態に係る半導体素子２を説明する断面図である。本実施形態では、半導体素子２は、半絶縁性の支持基板１１１上に、主電流が流れる電子走行層であるチャネル層１１３と、電子供給層であるｎ型のドープ層１１４とが形成されている。また、ドープ層１１４において支持基板１１１が配置された表面の反対側の表面には、ソース電極１２１、ゲート電極１２２、ドレイン電極１２３が形成されている。半導体素子２は、高電子移動度トランジスタ（ＨＥＭＴ）を構成する。
【００４４】
支持基板１１１は、半絶縁性の炭化ケイ素の単結晶から形成されている。
【００４５】
チャネル層１１３は、支持基板１１１とドープ層１１４との間に位置する。本実施形態において、チャネル層１１３は、支持基板１１１とドープ層１１４とに接する。チャネル層１１３は、グラフェンが複数積層されて形成される。チャネル層１１３は、複数のグラファイト単層膜から形成されている。すなわち、チャネル層１１３は、グラファイトがシート状に広がった２次元グラファイトシートから構成されている。チャネル層１１３の厚みは、５ｎｍ以下とすることができる。
【００４６】
ドープ層１１４は、炭化ケイ素の単結晶又は多結晶で形成されている。ドープ層１１４は、チャネル層１１３の表面にエピタキシャル成長により形成されている。ドープ層１１４の厚みは、１０ｎｍ〜２０ｎｍ程度である。
【００４７】
ソース電極１２１、ゲート電極１２２、及びドレイン電極１２３は、チャネル層１１３が形成されたドープ層１１４の表面とは反対側に位置するドープ層１１４の表面側に形成される。本実施形態において、ソース電極１２１、ゲート電極１２２、及びドレイン電極１２３は、ドープ層１１４の表面に形成される。
【００４８】
ゲート電極１２２は、ドープ層１１４の表面に接触し、ショットキー接合を形成する。このとき、ドープ層１１４には、ショットキー接合の空乏層が形成される。
【００４９】
ソース電極１２１，ドレイン電極１２３は、ドープ層との間でオーミック接触を得るように形成される。ソース電極１２１及びドレイン電極１２３は、例えば、ＡｕＧｅ合金から構成される。
【００５０】
（２．２）第３実施形態
図４は、第３実施形態として示す半導体素子３の断面図である。半導体素子３は、支持基板１１１とチャネル層１１３（グラフェン層）との間に炭化ケイ素から形成されるバッファ層１１２が配置されている。すなわち、バッファ層１１２は、支持基板１１１とチャネル層１１３との間に位置する。バッファ層１１２は、バッファ層１１２は、支持基板１１１とチャネル層１１３とに接する。バッファ層１１２は、支持基板１１１の表面に炭化ケイ素がエピタキシャル成長することによって形成されている。バッファ層１１２は、アンドープ層である。実施形態では、バッファ層１１２の厚みは、０．１〜１．０μｍ程度である。
【００５１】
（２．３）第４実施形態
図５は、第４実施形態として示す半導体素子４の断面図である。半導体素子４は、ドープ層１１４の表面においてソース電極１２１とドレイン電極１２３の間には、ドープ層１１４の表面を被覆する保護層１１５が形成されている。半導体素子４では、ゲート電極１２２は、保護層１１５の表面に形成される。ソース電極１２１及びドレイン電極１２３は、ドープ層１１４の表面に形成される。半導体素子４では、支持基板１１１とチャネル層１１３（グラフェン層）との間に炭化ケイ素から形成されるバッファ層１１２が配置されているが、バッファ層１１２を備えなくてもよい。
【００５２】
（４）半導体素子の製造方法
図６は、本発明の実施形態に係る半導体素子の製造方法を説明する図である。以下では、バッファ層１１２を形成する半導体素子３を製造する製造方法について説明する。
【００５３】
半導体素子３は、化学気相成長法、化学気相蒸着、又は化学蒸着により、半絶縁性の炭化ケイ素の単結晶基板の上に、チャネル層とドープ層とを形成する反応炉を備えた反応装置（ＣＶＤ装置）によって製造される。
【００５４】
実施形態では、半導体素子３は、図６に示す一連の工程によって製造される。すなわち、工程Ｓ２１において、ＣＶＤ装置にセットされた炭化ケイ素単結晶の支持基板１１１上に、反応ガスと、キャリアガスとが導入される。実施形態では、反応ガスは、ケイ素源としてシラン（ＳｉＨ４）を含むとともに炭素源としてメタン（Ｃ３Ｈ８）を含む。また、キャリアガスは、水素を含む。
【００５５】
工程Ｓ２１において、炭化ケイ素単結晶の支持基板１１１の表面にエピタキシャル成長によってバッファ層１１２が形成される。
【００５６】
続いて、工程Ｓ２２において、反応ガスが導入された後、反応ガス及びキャリアガスの供給を停止し、反応系を温度：１４００℃〜１８００℃、真空度：１×１０−４〜１×１０−８ｍｂａｒ以下で、２分〜１．５時間維持する。この工程Ｓ２２において、チャネル層１１３（グラフェン層）が成長する。
【００５７】
工程Ｓ２２の後、工程Ｓ２３において、圧力が１ｍｂａｒ以上〜５００ｍｂａｒ以内になるように水素ガスと反応ガスとを再度導入し、１〜２分維持する。工程Ｓ２３において、チャネル層１１３（グラフェン層）の炭化ケイ素単結晶の支持基板１１１とは反対側の表面にエピタキシャル成長によって炭化ケイ素層が形成される。炭化ケイ素層は、ドープ層１１４を構成する。
【００５８】
工程Ｓ２３においてドープ層１１４が形成された後、工程Ｓ２４において、ソース電極１２１、ゲート電極１２２，ドレイン電極１２３は、スパッタリングによりドープ層１１４の表面に形成される。
【００５９】
（５）作用・効果
実施形態に係る半導体素子２，３，４によれば、チャネル層１１３がケイ素を含まれないグラフェン層で形成されており、グラフェン層が高電子移動層を形成するため、電子の移動度を高めることができ、半導体素子のスイッチング速度を向上させることができる。
【００６０】
また、半導体素子３，４では、支持基板１１１とチャネル層１１３（グラフェン層）との間に炭化ケイ素から形成されるバッファ層１１２が配置されている。
【００６１】
これにより、炭化ケイ素単結晶の支持基板１１１とチャネル層１１３（グラフェン層）との境界における結晶の品位の低下を防ぐことができる。
【００６２】
ドープ層１１４の表面においてソース電極１２１とドレイン電極１２３の間には、ドープ層１１４の表面を被覆する保護層１１５が形成されており、ゲート電極１２２は、保護層１１５の表面に形成される。保護層１１５が形成されることにより、デバイスの劣化を抑制できる。
【００６３】
［その他の実施形態］
上述したように、本発明の実施形態を通じて本発明の内容を開示したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００６４】
例えば、上述した炭化ケイ素単結晶基板１は、第１炭化ケイ素層１２を有していたが、これに限られない。例えば、支持基板１１とグラフェン層１３とが直接接してもよい。
【００６５】
本発明は、ここでは記載していない様々な実施の形態などを含むことは勿論である。したがって、本発明の技術的範囲は、上述の説明から妥当な請求の範囲に係る発明特定事項によってのみ定められるものである。
【００６６】
［実施例］
（１）炭化ケイ素単結晶基板
本発明に係る炭化ケイ素単結晶基板を作製し、性能を評価した。
【００６７】
（１−１）炭化ケイ素単結晶基板の作製
本発明に係る炭化ケイ素単結晶基板を、図２に示す一連の工程によって作製した。工程Ｓ１１において、炭化ケイ素単結晶の支持基板上に、反応ガスとしてシラン（ＳｉＨ４）ガスとメタン（Ｃ３Ｈ８）ガスと含む混合ガスを用いた。また、キャリアガスとしては、水素ガスを用いた。工程Ｓ１１により、第１炭化ケイ素層を作成した。第１炭化ケイ素層の層厚が６μｍまで成長したとき、反応ガスの供給を停止した。
【００６８】
工程Ｓ１２における反応系の条件は、下記の通りに設定した。
温度：１６５０℃
真空度：１×１０−５ｍｂａｒ
反応時間：１．０時間
【００６９】
また、工程Ｓ１３では、反応系の圧力が１００ｍｂａｒになるように水素ガスと反応ガスとを再度導入した。
【００７０】
（１−２）炭化ケイ素単結晶基板の評価
作製された実施例に係る炭化ケイ素単結晶基板の電気移動度をホール測定装置（ｖａｎ  ｄｅｒ  ｐａｕｗ測定法）によって測定した。その結果、実施例の電気移動度は、５００ｃｍ２／Ｖ・ｓであった。また、ＭＯＳＦＥＴなどの従来の方法で炭化ケイ素中に形成されるチャネル層の電気移動度は、１５ｃｍ２／Ｖ・ｓであった。従って、実施例の電気移動度は、従来のチャネル層の電気移動度に比べて優れていることが分かった。
【００７１】
（２）半導体素子
本発明に係る半導体素子を作製し、性能を評価した。
【００７２】
（２−１）半導体素子の製造
図６に示す一連の工程によって半導体素子を製造した。工程Ｓ２１に用いる反応ガスとして、シラン（ＳｉＨ４）ガスとメタン（Ｃ３Ｈ８）ガスと含む混合ガスを用いた。また、キャリアガスとしては、水素ガスを用いた。
【００７３】
工程Ｓ２２における反応系の条件は、下記の通りに設定した。  
温度：１６５０℃
真空度：１×１０−５ｍｂａｒ
反応時間：１．０時間
【００７４】
また、工程Ｓ２３では、反応系の圧力が１００ｍｂａｒになるように水素ガスと反応ガスとを再度導入した。
【００７５】
（２−２）移動度の測定
作製された半導体素子の移動度をホール測定装置（またはＶａｎ  Ｄｅｒ  Ｐａｕｗ測定法）によって測定した。その結果、図６に示す一連の工程によって製造された半導体素子の移動度は、５００ｃｍ２／Ｖ・ｓであった。一方、比較例として作製した半導体素子の移動度は、２０ｃｍ２／Ｖ・ｓであった。
【００７６】
したがって、本発明に係る半導体素子は、移動度が優れていることが判った。従って、本発明に係る半導体素子によれば、スイッチング速度を向上させることができる。
【００７７】
なお、日本国特許出願第２０１１−０１０９７１号（２０１１年１月２１日出願）及び日本国特許出願第２０１１−０２３０７６号（２０１１年２月４日出願）の全内容が、参照により、本願明細書に組み込まれている。
【産業上の利用可能性】
【００７８】
本発明によれば、高速動作を実現する半導体素子として用いることが可能な炭化ケイ素単結晶基板、及び半導体素子の製造方法を提供できる。また、本発明によれば、スイッチング速度を向上することができる半導体素子、及びこの半導体素子の製造方法の提供できる。
【図１】
2012099209.tif 000003
【図２】
2012099209.tif 000004
【図３】
2012099209.tif 000005
【図４】
2012099209.tif 000006
【図５】
2012099209.tif 000007
【図６】
2012099209.tif 000008
【国際調査報告】
2012099209.tif 000009
2012099209.tif 000010
2012099209.tif 000011
2012099209.tif 000012