(57)【要約】半導体スイッチ素子の駆動電力を十分に確保できるとともに、確実にターンオフさせることができる半導体スイッチ素子の駆動装置を提供する。駆動装置は、スイッチング素子（Ｑ１）を具備し、このスイッチング素子（Ｑ１）をオン・オフすることによって、所望の直流電圧を出力するコンバータ部（２）と、スイッチング素子（Ｑ１）のオン・オフを制御する制御部（１）と、コンバータ部（２）の出力によって充電されるコンデンサ（Ｃ１Ａ，Ｃ１Ｂ）と、コンデンサ（Ｃ１Ａ，Ｃ１Ｂ）に蓄積した電荷を用いて双方向スイッチ素子（４）のゲートに駆動電力を供給し、双方向スイッチ素子（４）をターンオンさせるターンオン回路（３１Ａ，３１Ｂ）と、制御部（１）がスイッチング素子（Ｑ１）のオン・オフ動作を停止させた場合に、コンデンサ（Ｃ１Ａ，Ｃ１Ｂ）を放電させて、双方向スイッチ素子（４）をターンオフさせるターンオフ回路（３２Ａ，３２Ｂ）とを備える。
2012096321.tif 000002
【特許請求の範囲】
【請求項１】
第１のスイッチング素子を具備し、この第１のスイッチング素子をオン・オフすることによって、所望の直流電圧を出力するコンバータ部と、
前記第１のスイッチング素子のオン・オフを制御する制御部と、
前記コンバータ部の出力によって充電される第１のコンデンサと、
前記第１のコンデンサに蓄積した電荷を用いて半導体スイッチ素子の制御端子に駆動電力を供給し、前記半導体スイッチ素子をターンオンさせるターンオン回路と、
前記制御部が前記第１のスイッチング素子のオン・オフ動作を停止させた場合に、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせるターンオフ回路と
を備えることを特徴とする半導体スイッチ素子の駆動装置。
【請求項２】
前記ターンオン回路は、一定の電流を出力するよう構成された定電流回路を備えることを特徴とする請求項１記載の半導体スイッチ素子の駆動装置。
【請求項３】
前記ターンオン回路は、ターンオン時のノイズを低減するための低ノイズ化回路をさらに備え、
前記低ノイズ化回路は、前記半導体スイッチ素子をターンオンさせる際に、当該半導体スイッチ素子の前記制御端子の入力インピーダンスを高くするよう構成された
ことを特徴とする請求項２記載の半導体スイッチ素子の駆動装置。
【請求項４】
前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子に印加される電圧の変化に基づいて、当該制御端子の入力インピーダンスを変化させるよう構成されたことを特徴とする請求項３記載の半導体スイッチ素子の駆動装置。
【請求項５】
前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子への駆動電力の供給を開始した時点から、所定時間経過後に、当該制御端子の入力インピーダンスを低くするよう構成されたことを特徴とする請求項３記載の半導体スイッチ素子の駆動装置。
【請求項６】
前記半導体スイッチ素子は、制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、
前記駆動装置は、一対の前記低ノイズ化回路を備え、
前記一対のトランジスタの前記制御端子の各々に、対応する前記低ノイズ化回路が接続される
ことを特徴とする請求項３乃至５いずれか記載の半導体スイッチ素子の駆動装置。
【請求項７】
前記定電流回路は、正の温度特性を有することを特徴とする請求項２乃至６記載の半導体スイッチ素子の駆動装置。
【請求項８】
前記定電流回路はツェナダイオードとトランジスタとを備え、前記定電流回路の正の温度特性は、前記ツェナダイオードと前記トランジスタとの温度特性差によって構成されることを特徴とする請求項７記載の半導体スイッチ素子の駆動装置。
【請求項９】
前記ターンオン回路は、前記半導体スイッチ素子の前記制御端子へ供給する電流が所定値を超えないように制限する電流制限回路を備えることを特徴とする請求項１記載の半導体スイッチ素子の駆動装置。
【請求項１０】
前記第１のコンデンサは、前記コンバータ部の出力端側に並列に接続された前段コンデンサからなり、
前記ターンオン回路は後段コンデンサを備え、
前記前段コンデンサは、前記後段コンデンサより前記コンバータ部の出力端側に配置され、
前記ターンオン回路は、前記前段コンデンサの両端電圧が所定電圧未満ではオフし、前記前段コンデンサの両端電圧が所定電圧以上になるとオンするスイッチ部を備え、
前記後段コンデンサは、前記スイッチ部を介して前記前段コンデンサに並列接続される
ことを特徴とする請求項１または９記載の半導体スイッチ素子の駆動装置。
【請求項１１】
前記制御部は、前記半導体スイッチのターンオン期間内に前記第１のスイッチング素子のオンデューティを変化させることによって、前記オンデューティを変化させる前後において、前記半導体スイッチの制御端子に供給される駆動電力を増大させることを特徴とする請求項１、９、１０のいずれか記載の半導体スイッチ素子の駆動装置。
【請求項１２】
前記ターンオフ回路は、前記第１のコンデンサに並列接続された第２のスイッチング素子を備え、前記第２のスイッチング素子がオンすることによって、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせた後、前記第１のコンデンサの両端電圧が所定電圧まで低下した時点で、前記第２のスイッチング素子をオフすることを特徴とする請求項１乃至１１いずれか記載の半導体スイッチ素子の駆動装置。
【請求項１３】
前記第２のスイッチング素子にツェナダイオードが直列接続され、前記ツェナダイオードと前記第２のスイッチング素子との直列回路が、前記第１のコンデンサに並列接続されることを特徴とする請求項１２記載の半導体スイッチ素子の駆動装置。
【請求項１４】
前記ターンオフ回路は、前記コンバータ部の出力端間に接続された第２のコンデンサと抵抗との並列回路と、この並列回路の両端電圧によって駆動されるデプレッション型の第３のスイッチング素子とを備えて、前記第１のコンデンサの放電電流は、前記第３のスイッチング素子のオン抵抗が小さいほど大きくなることを特徴とする請求項１乃至１３いずれか記載の半導体スイッチ素子の駆動装置。
【請求項１５】
前記抵抗にダイオードが直列接続され、前記抵抗と前記ダイオードとの直列回路が、前記第２のコンデンサに並列接続されることを特徴とする請求項１４記載の半導体スイッチ素子の駆動装置。
【請求項１６】
前記半導体スイッチ素子は、ワイドバンドギャップ半導体で構成されることを特徴とする請求項１乃至１５いずれか記載の半導体スイッチ素子の駆動装置。
【請求項１７】
前記半導体スイッチ素子は、制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、
前記第１のコンデンサと前記ターンオン回路と前記ターンオフ回路とを備える駆動部を、前記トランジスタ毎に設けた
ことを特徴とする請求項１乃至１６いずれか記載の半導体スイッチ素子の駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体スイッチ素子の駆動装置に関するものである。
【背景技術】
【０００２】
従来、電力供給の導通・遮断を切り替えるスイッチング素子として、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体スイッチ素子が知られている。【０００３】
ＭＯＳＦＥＴ、ＩＧＢＴを駆動するための駆動装置としては、トランスを用いた絶縁型のＤＣ／ＤＣコンバータが提案されている。【０００４】
例えば、日本国特許公開２００３−６９４０６号公報において開示されている半導体スイッチ素子の駆動装置は、図１７に示すように、ＩＧＢＴからなる複数のスイッチング素子Ｑ１０１を直列接続して高電圧半導体スイッチを構成している。さらに、ダイオードＤ１０１を、それぞれのスイッチング素子Ｑ１０１と逆並列に接続している。【０００５】
各スイッチング素子Ｑ１０１には、直流電圧バランスを維持するために、並列抵抗Ｒ１０１が接続されている。そして、ターンオフ時の電圧バランスを維持するために、ダイオードＤ１０３と、抵抗Ｒ１０２と、コンデンサＣ１０１とによって構成されているスナバ回路が接続されている。【０００６】
各スイッチング素子Ｑ１０１は、１次巻線Ｎ１０１を直列接続したパルストランスＴｒ１０１の２次巻線Ｎ１０２で駆動される。各パルストランスＴｒ１０１の２次巻線Ｎ１０２と、スイッチング素子Ｑ１０１のゲートとの間には、全波ブリッジ整流器ＤＢ１０１と、平滑コンデンサＣ１０２と、抵抗Ｒ１０３と、ダイオードＤ１０２と、ＰＮＰトランジスタＱ１０２とが接続されている。【０００７】
また、ブリッジ整流器ＤＢ１０１とスイッチング素子Ｑ１０１のコレクタとの間に、２端子トリガ素子Ｋ１０１と直列抵抗Ｒ１０４とが接続されている。そして、共振回路１０１が接続されたスイッチング素子Ｑ１０１のコレクタに、一定値以上の電圧が印加されると、２端子トリガ素子Ｋ１０１がブレークダウンして導通状態になり、各スイッチング素子Ｑ１０１のゲートに電圧を印加する。【０００８】
パルストランスＴｒ１０１の１次巻線Ｎ１０１は、プッシュプルトランスＴｒ１０２の２次巻線Ｎ２０２に直列接続されている。直流制御電源Ｅ１０１と、交互にオンする２つのＦＥＴからなるスイッチング素子Ｑ１０３、Ｑ１０４と、プッシュプルトランスＴｒ１０２のセンタタップ付き１次巻線Ｎ２０１とは、プッシュプルインバータを構成する。高周波パルス発生器１０２は、スイッチング素子Ｑ１０３、Ｑ１０４を交互にオンさせる互いに逆相である信号を発生するパルス発生器である。【０００９】
近年、スイッチング素子のさらなる高耐圧化、低オン抵抗化を図るために、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）のようにバンドギャップの大きいワイドギャップ半導体を用いたスイッチング素子が開発されている。ワイドギャップ半導体とは、例えば、シリコン（Ｓｉ）のバンドギャップ（１．１ｅＶ）の２倍以上のバンドギャップ（２．２ｅＶ以上）を有する半導体を指す。【００１０】
ワイドギャップ半導体であるＧａＮを用いた半導体スイッチＦＥＴ（Field-Effect Transistor）としては、ゲート部にｐｎ接合やショットキー接合を持ちノーマリーオフ特性を有するものが、報告されている。このような接合ゲート型のＦＥＴでは、ゲート−ソース間がダイオード構造となっており、電圧印加時にはゲート電流が流れる。このため、図１７に示す従来の回路構成の駆動装置を用いて駆動する場合、上記ゲート電流のためにダイオードＤ１０２が逆バイアス状態にならず、所望のスピードでターンオフしない虞があった。
【発明の開示】
【００１１】
本発明は、上記事由に鑑みてなされたものであり、その目的は、ゲート電流（駆動電流）を必要とする半導体スイッチ素子を駆動及びターンオフさせることができる駆動装置を提供することにある。
【００１２】
本発明の半導体スイッチ素子の駆動装置は、第１のスイッチング素子を具備し、この第１のスイッチング素子をオン・オフすることによって、所望の直流電圧を出力するコンバータ部と、前記第１のスイッチング素子のオン・オフを制御する制御部と、前記コンバータ部の出力によって充電される第１のコンデンサと、前記第１のコンデンサに蓄積した電荷を用いて半導体スイッチ素子の制御端子に駆動電力を供給し、前記半導体スイッチ素子をターンオンさせるターンオン回路と、前記制御部が前記第１のスイッチング素子のオン・オフ動作を停止させた場合に、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせるターンオフ回路とを備えることを特徴とする。
【００１３】
この発明において、前記ターンオン回路は、一定の電流を出力するよう構成された定電流回路を備えることが好ましい。
【００１４】
この発明において、前記ターンオン回路は、ターンオン時のノイズを低減するための低ノイズ化回路をさらに備え、前記低ノイズ化回路は、前記半導体スイッチ素子をターンオンさせる際に、当該半導体スイッチ素子の前記制御端子の入力インピーダンスを高くするよう構成されたことが好ましい。
【００１５】
この発明において、前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子に印加される電圧の変化に基づいて、当該制御端子の入力インピーダンスを変化させるよう構成されたことが好ましい。
【００１６】
この発明において、前記低ノイズ化回路は、さらに、前記半導体スイッチ素子の前記制御端子への駆動電力の供給を開始した時点から、所定時間経過後に、当該制御端子の入力インピーダンスを低くするよう構成されたことが好ましい。
【００１７】
この発明において、前記半導体スイッチ素子は、前記制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、前記駆動装置は、一対の前記低ノイズ化回路を備え、前記一対のトランジスタの前記制御端子の各々に、対応する前記低ノイズ化回路が接続されることが好ましい。
【００１８】
この発明において、前記定電流回路は、正の温度特性を有することが好ましい。
【００１９】
この発明において、前記定電流回路はツェナダイオードとトランジスタとを備え、前記定電流回路の正の温度特性は、前記ツェナダイオードと前記トランジスタとの温度特性差によって構成されることが好ましい。
【００２０】
この発明において、前記ターンオン回路は、前記半導体スイッチ素子の前記制御端子へ供給する電流が所定値を超えないように制限する電流制限回路を備えることが好ましい。
【００２１】
この発明において、前記第１のコンデンサは、前記コンバータ部の出力端側に並列に接続された前段コンデンサからなり、前記ターンオン回路は後段コンデンサを備え、前記前段コンデンサは、前記後段コンデンサより前記コンバータ部の出力端側に配置され、前記ターンオン回路は、前記前段コンデンサの両端電圧が所定電圧未満ではオフし、前記前段コンデンサの両端電圧が所定電圧以上になるとオンするスイッチ部を備え、前記後段コンデンサは、前記スイッチ部を介して前記前段コンデンサに並列接続されることが好ましい。
【００２２】
この発明において、前記制御部は、前記半導体スイッチのターンオン期間内に前記第１のスイッチング素子のオンデューティを変化させることによって、前記オンデューティを変化させる前後において、前記半導体スイッチの制御端子に供給される駆動電力を増大させることが好ましい。
【００２３】
この発明において、前記ターンオフ回路は、前記第１のコンデンサに並列接続された第２のスイッチング素子を備え、前記第２のスイッチング素子がオンすることによって、前記第１のコンデンサを放電させて、前記半導体スイッチ素子をターンオフさせた後、前記第１のコンデンサの両端電圧が所定電圧まで低下した時点で、前記第２のスイッチング素子をオフすることが好ましい。
【００２４】
この発明において、前記第２のスイッチング素子にツェナダイオードが直列接続され、前記ツェナダイオードと前記第２のスイッチング素子との直列回路が、前記第１のコンデンサに並列接続されることが好ましい。
【００２５】
この発明において、前記ターンオフ回路は、前記コンバータ部の出力端間に接続された第２のコンデンサと抵抗との並列回路と、この並列回路の両端電圧によって駆動されるデプレッション型の第３のスイッチング素子とを備えて、前記第１のコンデンサの放電電流は、前記第３のスイッチング素子のオン抵抗が小さいほど大きくなることが好ましい。
【００２６】
この発明において、前記抵抗にダイオードが直列接続され、前記抵抗と前記ダイオードとの直列回路が、前記第２のコンデンサに並列接続されることが好ましい。
【００２７】
この発明において、前記半導体スイッチ素子は、ワイドバンドギャップ半導体で構成されることが好ましい。
【００２８】
この発明において、前記半導体スイッチ素子は、制御端子を各々に設けた一対のトランジスタを直列接続して、双方向に導通可能に構成され、前記第１のコンデンサと前記ターンオン回路と前記ターンオフ回路とを備える駆動部を、前記トランジスタ毎に設けたことが好ましい。
【００２９】
以上説明したように、本発明では、ゲート駆動電流を必要とする半導体スイッチ素子を駆動及びターンオフさせることができるという効果がある。
【図面の簡単な説明】
【００３０】
【図１】実施形態１の半導体スイッチ素子の駆動装置の概略を示す構成図である。
【図２】同上の双方向スイッチ素子の構造を示す回路図である。
【図３】図３Ａ〜３Ｅは、同上の駆動装置の動作を示す波形図である。
【図４】同上の駆動装置の回路構成を示す構成図である。
【図５】図５Ａ〜５Ｊは、同上のターンオン回路による動作を説明するための波形図である。
【図６】同上の負荷の一例を示す回路図である。
【図７】図７Ａ〜７Ｄは、図４に示すターンオフ回路による動作を示す波形図である。
【図８】同上のターンオフ回路の別の構成を示す回路図である。
【図９】図９Ａ〜９Ｄは、図８に示すターンオフ回路による動作を示す波形図である。
【図１０】同上の双方向スイッチ素子の特性を示す特性図である。
【図１１】同上のターンオフ回路の別の構成を示す回路図である。
【図１２】図１２Ａ〜１２Ｄは、図１１に示すターンオフ回路による動作を示す波形図である。
【図１３】実施形態２の制御回路の構成を示す構成図である。
【図１４】図１４Ａ〜１４Ｅは、同上の制御回路の動作を示す波形図である。
【図１５】双方向スイッチ素子の動作を説明するための構成図である。
【図１６】ゲート−ソース間電圧とゲート電流との関係を示す特性図である。
【図１７】従来の半導体スイッチ素子の駆動装置の構成を示す構成図である。
【図１８】実施形態３のターンオン回路の構成を示すための構成図である。
【図１９】図１９Ａは、接合ゲート型のＦＥＴを駆動させるときの、駆動装置の動作を説明するための構成図、図１９Ｂは、接合ゲート型のＦＥＴの、ゲート−ソース間電圧と素子電流との関係の概略を示す特性図、図１９Ｃは、接合ゲート型のＦＥＴの、ゲート−ソース間電圧とゲート電流との関係の概略を示す特性図、である。
【図２０】実施形態３の半導体スイッチ素子の駆動装置及び双方向スイッチ素子の動作を説明するための特性図である。
【図２１】実施形態３のターンオン回路の別の構成を示すための構成図である。
【図２２】同上の駆動装置の構成を示すための構成図である。
【図２３】同上の定電流回路の構成を示す回路図である。
【発明を実施するための形態】
【００３１】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３２】
（実施形態１）
図１に、本実施形態における半導体スイッチ素子の駆動装置の概略構成を示す。本実施形態における駆動装置は、制御部１と、コンバータ部２と、駆動部３と、コンデンサＣ１Ａ，Ｃ１Ｂとを備え、半導体スイッチ素子である双方向スイッチ素子４を駆動する。なお、コンデンサＣ１Ａ，Ｃ１Ｂは、本発明の第１のコンデンサに相当する。
【００３３】
双方向スイッチ素子４は、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）のようにバンドギャップの大きいワイドギャップ半導体を用いたスイッチング素子である。そして、図２に示すように、双方向スイッチ素子４は、ゲート，ソース，ドレインを形成した一対のトランジスタ４１，４２を直列接続した双方向スイッチである。双方向スイッチ素子４は、トランジスタ４１，４２の各ゲートＧ１，Ｇ２（制御端子）に駆動電力が供給されることによって、トランジスタ４１，４２のドレイン−ソース間がオン（導通）し、トランジスタ４１，４２の直列回路の両端間がオンする。ここで、双方向スイッチ素子４において、外部負荷が接続されるトランジスタ４１の端子を出力端子Ｕ１、外部負荷が接続されるトランジスタ４２の端子を出力端子Ｕ２と称す。
【００３４】
制御部１は、発振器１１を備え、発振器１１は、外部からの制御信号Ｘ１に基づいて、コンバータ部２のスイッチング制御を行う高周波の駆動信号Ｖｐを出力する。
【００３５】
コンバータ部２は、一次巻線Ｎ１、二次巻線Ｎ２Ａ，Ｎ２Ｂを有するトランスＴｒ１を用いたフライバックコンバータで構成される。トランスＴｒ１の一次巻線Ｎ１には、Ｎ型のＭＯＳＦＥＴからなるスイッチング素子Ｑ１（第１のスイッチング素子）が直列接続され、一次巻線Ｎ１とスイッチング素子Ｑ１との直列回路には、動作電圧Ｖｄｄが印加されている。トランスＴｒ１の二次巻線Ｎ２Ａには整流用のダイオードＤ１Ａのアノードが接続され、トランスＴｒ１の二次巻線Ｎ２Ｂには、整流用のダイオードＤ１Ｂのアノードが接続される。そして、コンデンサＣ１Ａは、ダイオードＤ１Ａを介して二次巻線Ｎ２Ａの両端間に接続され、コンデンサＣ１Ｂは、ダイオードＤ１Ｂを介して二次巻線Ｎ２Ｂの両端間に接続される。
【００３６】
スイッチング素子Ｑ１は、発振器１１が出力する駆動信号Ｖｐによってオン・オフ駆動され、スイッチング素子Ｑ１のオン時において、一次巻線Ｎ１に流れる電流によってトランスＴｒ１に磁気エネルギーが蓄積される。そして、スイッチング素子Ｑ１がオフすると、トランスＴｒ１に蓄積されたエネルギーによって、二次巻線Ｎ２Ａ，Ｎ２Ｂに誘起電圧が発生し、ダイオードＤ１Ａ，Ｄ１Ｂを介してコンデンサＣ１Ａ，Ｃ１Ｂが充電される。このコンデンサＣ１Ａ，Ｃ１Ｂに蓄積された電荷が双方向スイッチ素子４のゲートＧ１，Ｇ２に駆動電力を供給する電力源となる。
【００３７】
駆動部３は、ターンオン回路３１Ａ，３１Ｂと、ターンオフ回路３２Ａ，３２Ｂとを備える。ターンオン回路３１Ａは、双方向スイッチ素子４のゲートＧ１に駆動電力を供給して、トランジスタ４１をターンオンさせ、ターンオフ回路３２Ａは、トランジスタ４１をターンオフさせる。さらに、ターンオン回路３１Ｂは、双方向スイッチ素子４のゲートＧ２に駆動電力を供給して、双方向スイッチ素子４のトランジスタ４２をターンオンさせ、ターンオフ回路３２Ｂは、トランジスタ４２をターンオフさせる。
【００３８】
トランジスタ４１のゲートＧ１は、ターンオン回路３１Ａのスイッチ部（後述）を介して、コンデンサＣ１Ａの正極側に接続されている。トランジスタ４１の出力端子Ｕ１は、コンデンサＣ１Ａの負極側に接続されている。
【００３９】
一方、トランジスタ４２のゲートＧ２は、ターンオン回路３２Ａのスイッチ部を介して、コンデンサＣ１Ｂの正極側に接続されている。トランジスタ４２の出力端子Ｕ２は、コンデンサＣ１Ｂの負極側に接続されている。
【００４０】
なお、二次巻線Ｎ２Ａ，Ｎ２Ｂ、ダイオードＤ１Ａ，Ｄ１Ｂ、コンデンサＣ１Ａ，Ｃ１Ｂを区別しない場合、二次巻線Ｎ２、ダイオードＤ１（第１のダイオード）、コンデンサＣ１と称す。また、ターンオン回路３１Ａ，３１Ｂ、ターンオフ回路３２Ａ，３２Ｂを区別しない場合、ターンオン回路３１、ターンオフ回路３２と称す。
【００４１】
次に、上記構成を備える駆動装置の概略動作を、図３Ａ〜３Ｅを用いて説明する。
【００４２】
ここで、図３Ａは、外部からの制御信号Ｘ１の波形、図３Ｂは、発振器１１が出力する駆動信号Ｖｐの波形、図３Ｃは、コンデンサＣ１の両端電圧Ｖｃ１の波形を示す。さらに、図３Ｄは、双方向スイッチ素子４のゲートＧ１（Ｇ２）−出力端子Ｕ１（Ｕ２）間に印加される駆動電圧Ｖｇ１，Ｖｇ２の波形、図３Ｅは、ターンオフ回路３２の状態を示す。
【００４３】
まず、制御部１は、外部からの制御信号Ｘ１に基づいて、発振器１１による駆動信号Ｖｐの出力動作を制御する。双方向スイッチ素子４をオン制御するときは、制御信号Ｘ１がＨレベルとなり、発振器１１が出力する駆動信号Ｖｐは、高周波のパルス波形となって、スイッチング素子Ｑ１のゲートに印加される。そして、スイッチング素子Ｑ１はオン・オフ駆動されて、コンバータ部２が直流電圧を出力し、コンデンサＣ１の両端電圧Ｖｃ１は電圧Ｖ１にまで増大する。
【００４４】
ターンオン回路３１は、コンデンサＣ１に蓄積された電荷を用いて双方向スイッチ素子４のゲートＧ１，Ｇ２に駆動電圧Ｖｇ１，Ｖｇ２を印加し、双方向スイッチ素子４はターンオンする。このとき、ターンオン回路３１は、双方向スイッチ素子４のゲートＧ１，Ｇ２に供給する駆動電流Ｉｇ１，Ｉｇ２が所定値を超えないように制限する電流制限機能を有している。
【００４５】
双方向スイッチ素子４を駆動するためには、図２に示すトランジスタ４１のゲートＧ１−出力端子Ｕ１間に駆動電圧Ｖｇ１を印加し、トランジスタ４２のゲートＧ２−出力端子Ｕ２間に駆動電圧Ｖｇ２を印加する必要がある。このとき、トランジスタ４１，４２のソース、ドレインは、電流の流れる方向によって決まる。
【００４６】
図１５は、トランジスタ４１，４２からなる双方向スイッチ素子４に抵抗性負荷Ｌｒを接続し、双方向スイッチ素子４と抵抗性の負荷Ｌｒとの直列回路の両端間に、直流電圧Ｖｃｃを発生する直流電圧源Ｅ１を接続した回路を例示する。本回路では、直流電圧Ｖｃｃの高電圧側は、負荷Ｌｒを介してトランジスタ４２（出力端子Ｕ２）に接続し、直流電圧Ｖｃｃの低電圧側は、トランジスタ４１（出力端子Ｕ１）に接続しており、トランジスタ４１，４２のドレイン、ソースは、図１５のようになる。すなわち、直流電圧Ｖｃｃの高電圧側から、トランジスタ４２のドレイン、ソース、トランジスタ４１のドレイン、ソースが順に形成される。このとき、トランジスタ４１は、ゲート−ソース間に駆動電圧Ｖｇ１が印加されるが、トランジスタ４２は、ゲート−ドレイン間に駆動電圧Ｖｇ２が印加されることになる。
【００４７】
そして、トランジスタ４１，４２のドレイン→ソース方向に流れる電流が小さい場合、トランジスタ４１，４２のドレイン−ソース間電圧は０に近く、トランジスタ４２のドレインとソースとはほぼ同電位になる。したがって、トランジスタ４２において、ゲート−ソース間電圧≒ゲート−ドレイン間電圧になり、トランジスタ４２のゲート−ソース間電圧は、駆動電圧Ｖｇ２にほぼ等しくなる。
【００４８】
しかし、トランジスタ４１，４２のドレイン→ソース方向に流れる電流が大きくなると、トランジスタ４２のドレイン−ソース間電圧が増大し、トランジスタ４２のソース電位はドレイン電位より低くなる。したがって、トランジスタ４２のゲート−ソース間電圧は、駆動電圧Ｖｇ２より大きくなる。例えば、駆動電圧Ｖｇ１＝Ｖｇ２＝３（Ｖ）、直流電圧Ｖｃｃ＝２（Ｖ）、トランジスタ４２のドレイン−ソース間電圧＝１（Ｖ）の場合、トランジスタ４２のゲート−ソース間電圧＝４（Ｖ）となり、駆動電圧Ｖｇ２＝３（Ｖ）より高くなる。
【００４９】
ここで、ゲート−ソース間電圧とゲート電流（駆動電流）との関係は、図１６に示すように、ゲート−ソース間電圧が上昇すると、ゲート電流が増大する特性を有している。したがって、トランジスタ４２のドレイン→ソース方向に流れる電流が大きくなると、ターンオン回路３１Ｂが双方向スイッチ素子４のゲートＧ２に供給する駆動電流Ｉｇ２が上昇し、ターンオン時のゲート駆動電力が増大してしまう。
【００５０】
また、直流電圧Ｖｃｃの極性を逆にした場合、トランジスタ４１，４２のドレイン、ソースは、図１５と逆になる。そして、トランジスタ４１のドレイン→ソース方向に流れる電流が大きくなると、ターンオン回路３１Ａが双方向スイッチ素子４のゲートＧ１に供給する駆動電流Ｉｇ１が上昇し、ターンオン時のゲート駆動電力が増大する。
【００５１】
そこで、駆動電流Ｉｇ１，Ｉｇ２が所定値を超えないように制限する電流制限機能をターンオン回路３１に設けている。これによって、双方向スイッチ素子４に大電流が流れた場合でも、双方向スイッチ素子４のゲート駆動電力を大きくすることなく、双方向スイッチ素子４をターンオンさせることが可能となる。
【００５２】
ターンオフ回路３２は、コンバータ部２が動作して、二次巻線Ｎ２の両端に所定値以上の電圧が発生しているときに、高インピーダンス状態となり、コンデンサＣ１の充電状態を維持する。
【００５３】
一方、双方向スイッチ素子４をオフ制御するときは、制御信号Ｘ１がＬレベルとなり、発振器１１が出力する駆動信号ＶｐはＬレベル一定となる。そして、スイッチング素子Ｑ１はオフ状態を維持し、コンバータ部２の出力電圧が「０」にまで低下する。
【００５４】
ターンオフ回路３２は、コンバータ部２が停止して、二次巻線Ｎ２の両端電圧が所定電圧より低下すると、低インピーダンス状態となり、コンデンサＣ１を放電させる。
【００５５】
コンデンサＣ１が放電して、コンデンサＣ１の両端電圧Ｖｃ１が「０」にまで低下すると、ターンオン回路３１が双方向スイッチ素子４のゲートＧ１，Ｇ２に印加する駆動電圧Ｖｇ１，Ｖｇ２も「０」にまで低下する。而して、双方向スイッチ素子４はターンオフする。
【００５６】
このように、トランスＴｒ１を用いて、制御部１と双方向スイッチ素子４との間を絶縁した駆動装置を構成することができる。
【００５７】
さらに、本実施形態では、二次側に設けたコンデンサＣ１に蓄積された電荷が双方向スイッチ素子４のゲートＧ１，Ｇ２に駆動電力を供給する電力源となるので、ターンオン回路３１は、双方向スイッチ素子４の駆動電力を十分に確保できる。
【００５８】
また、ターンオフ回路３２は、コンデンサＣ１を放電させることによって双方向スイッチ素子４をターンオフさせるので、双方向スイッチ素子４を確実にターンオフさせることができる。
【００５９】
次に、図４は、ターンオン回路３１、ターンオフ回路３２の具体回路構成を示す。
【００６０】
ターンオン回路３１は、ダイオードＤ１（コンデンサＣ１の正極側）に直列接続された抵抗Ｒ１２（第１の抵抗）とｐｎｐ形のトランジスタＱ１１（第１のトランジスタ）との直列回路を備え、トランジスタＱ１１のベースは、抵抗Ｒ１１（第２の抵抗）を介してコンデンサＣ１の負極側に接続される。さらに、コンデンサＣ１の正極側とトランジスタＱ１１のベースとの間には、ｐｎｐ形のトランジスタＱ１２（第２のトランジスタ）が接続される。また、双方向スイッチ素子４のゲートＧ１−出力端子Ｕ１間、ゲートＧ２−出力端子Ｕ２間には、コンデンサＣ１１、抵抗Ｒ１３（第３の抵抗）が並列接続される。
【００６１】
なお、図４において、コンデンサＣ１が、本発明の前段コンデンサに相当し、コンデンサＣ１１が、本発明の後段コンデンサに相当する。さらに、トランジスタＱ１１（及び抵抗Ｒ１１）が、前段コンデンサの両端電圧が所定電圧未満ではオフし、前段コンデンサの両端電圧が所定電圧以上になるとオンする本発明のスイッチ部に相当する。
【００６２】
以下、図４に示すターンオン回路３１の動作について、図５Ａ〜５Ｆを用いて説明する。
【００６３】
ここで、図５Ａは、発振器１１が出力する駆動信号Ｖｐの波形、図５Ｂは、コンデンサＣ１の両端電圧Ｖｃ１の波形を示す。さらに、図５Ｃは、双方向スイッチ素子４のゲートＧ１（Ｇ２）−出力端子Ｕ１（Ｕ２）間に印加される駆動電圧Ｖｇ１，Ｖｇ２の波形（コンデンサＣ１１の両端電圧の波形）を示す。さらに、図５Ｄ，５Ｅ，５Ｆは、双方向スイッチ素子４の両端間を流れる電流ＩＬ、双方向スイッチ素子４の両端間の電圧ＶＬ、双方向スイッチ素子４で発生するターンオン時のスイッチング損失ＰＬの各波形を示す。但し、電流ＩＬ、電圧ＶＬ、損失ＰＬの各波形は、図６に示すように、双方向スイッチ素子４に抵抗性負荷Ｌｒを接続し、双方向スイッチ素子４と抵抗性の負荷Ｌｒとの直列回路の両端間に、直流電圧Ｖｃｃを発生する直流電圧源Ｅ１を接続した場合の波形である。
【００６４】
まず、発振器１１が高周波のパルス波形からなる駆動信号Ｖｐをスイッチング素子Ｑ１のゲートに印加する。この駆動信号Ｖｐによってスイッチング素子Ｑ１はオン・オフ駆動されて、コンバータ部２が直流電圧を出力し、コンデンサＣ１の両端電圧Ｖｃ１は増大する。
【００６５】
そして、コンデンサＣ１の両端電圧Ｖｃ１は、トランジスタＱ１１のエミッタ−ベース間に印加され、両端電圧Ｖｃ１が約０．７Ｖを超えるまでは、トランジスタＱ１１がオフし、コンデンサＣ１１は充電されない。したがって、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は「０」であり、双方向スイッチ素子４はオフしている。
【００６６】
そして、コンデンサＣ１の両端電圧Ｖｃ１が約０．７Ｖを超えると、トランジスタＱ１１がオンし（図５中の時間ｔ１）、コンデンサＣ１に蓄積された電荷がコンデンサＣ１１に移動し、コンデンサＣ１１が充電される。このコンデンサＣ１１の両端電圧が、双方向スイッチ素子４のゲートＧ１，Ｇ２に印加される駆動電圧Ｖｇ１，Ｖｇ２となる。この駆動電圧Ｖｇ１，Ｖｇ２は、図５Ｃに示すように、時間ｔ１において、双方向スイッチ素子４のスレッショルド電圧より高い電圧Ｖ２から立ち上がる波形となり、双方向スイッチ素子４はターンオンする。
【００６７】
このように双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を変化させる構成において、双方向スイッチ素子４に抵抗性負荷Ｌｒを接続した場合（図６参照）、双方向スイッチ素子４の電流ＩＬ、電圧ＶＬの各波形は図５Ｄ，５Ｅのようになる。双方向スイッチ素子４に流れる電流ＩＬは、トランジスタＱ１１がオンする時間ｔ１において正の電流値Ｉ１から徐々に立ち上がる波形となる。双方向スイッチ素子４の両端間の電圧ＶＬは、時間ｔ１において直流電圧源Ｅ１の直流電圧Ｖｃｃより低い直流電圧Ｖ３から徐々に立ち下がる波形となる。
【００６８】
而して、双方向スイッチ素子４で発生するターンオン時のスイッチング損失ＰＬは、図５Ｆに示すように、トランジスタＱ１１がオンする時間ｔ１以降に発生する。
【００６９】
一方、図１７に示す従来の駆動装置を用いて、双方向スイッチ素子４をターンオンさせた場合の各部の波形を図５Ｇ〜５Ｊに示す。
【００７０】
双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が「０」から立ち上がり、駆動電圧Ｖｇ１，Ｖｇ２が双方向スイッチ素子４のスレッショルド電圧を超えると、双方向スイッチ素子４はオンする。この駆動電圧Ｖｇ１，Ｖｇ２の各波形は、図５Ｇに示すように、「０」から立ち上がる波形となる。
【００７１】
このように双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を「０」から変化させる構成において、双方向スイッチ素子４の電流ＩＬ、電圧ＶＬの各波形は図５Ｈ，５Ｉのようになる。双方向スイッチ素子４に流れる電流ＩＬは、「０」から徐々に立ち上がる波形となる。双方向スイッチ素子４の両端間の電圧ＶＬは、直流電圧源Ｅ１の直流電圧Ｖｃｃから徐々に立ち下がる波形となる。
【００７２】
而して、図１７に示す従来の駆動装置を用いた場合に双方向スイッチ素子４で発生するターンオン時のスイッチング損失ＰＬは、図５Ｊに示すように、図４に示す本実施形態の駆動装置を用いた場合のスイッチング損失ＰＬ（図５Ｆ）に比べて大きくなる。
【００７３】
したがって、図４に示す本実施形態の駆動装置（前段コンデンサ、スイッチ部、後段コンデンサを備えた駆動装置）を用いることによって、双方向スイッチ素子４のターンオン時におけるスイッチング損失ＰＬを、従来に比べて低減させることができる。
【００７４】
また、図４におけるトランジスタＱ１２、抵抗Ｒ１２は、双方向スイッチ素子４のゲートＧ１，Ｇ２へ供給する電流が所定値を超えないように制限する本発明の電流制限回路に相当しており、以下、この電流制限回路の動作について説明する。
【００７５】
双方向スイッチ素子４がターンオンした後、抵抗Ｒ１２、トランジスタＱ１１を通って、駆動電流Ｉｇ１，Ｉｇ２がゲートＧ１，Ｇ２へ供給される。そして、抵抗Ｒ１２には、駆動電流Ｉｇ１，Ｉｇ２に比例した電圧が発生し、抵抗Ｒ１２の両端電圧は、トランジスタＱ１２のエミッタ−ベース間に印加される。そして、駆動電流Ｉｇ１，Ｉｇ２が増加し、トランジスタＱ１２がオンすると、トランジスタＱ１２のコレクタ電流が抵抗Ｒ１１に流れ、抵抗Ｒ１１において電圧降下が発生する。すると、トランジスタＱ１１のベース−エミッタ間の電圧が上昇し、トランジスタＱ１１のコレクタ電流が減少する。
【００７６】
このように、双方向スイッチ素子４の駆動電流Ｉｇ１，Ｉｇ２が過剰に大きくなることを防止し、駆動電流Ｉｇ１，Ｉｇ２は一定電流以下に制限される。
【００７７】
したがって、双方向スイッチ素子４のゲート駆動電力を大きくすることなく、双方向スイッチ素子４をターンオンさせることが可能となる。
【００７８】
次に、ターンオフ回路３２（３２Ａ，３２Ｂ）の動作について、図７Ａ〜７Ｄを用いて説明する。
【００７９】
ターンオフ回路３２は、図４に示すように、二次巻線Ｎ２の一端にダイオードＤ２１（第２のダイオード）のカソードが接続され、ダイオードＤ２１のアノードと二次巻線Ｎ２の他端との間に、コンデンサＣ２１と抵抗Ｒ２２（第４の抵抗）との並列回路が接続されている。なお、コンデンサＣ２１と抵抗Ｒ２２との並列回路が、本発明の第２のコンデンサと抵抗との並列回路に相当する。
【００８０】
さらに、ダイオードＤ２１のアノードは、Ｎ型のＪＦＥＴからなるデプレッション型のスイッチング素子Ｑ２１のゲートに接続している。そして、スイッチング素子Ｑ２１のドレインは抵抗Ｒ２１（第５の抵抗）を介して双方向スイッチ素子４のゲートＧ１，Ｇ２に接続し、スイッチング素子Ｑ２１のソースは、二次巻線Ｎ２の他端に接続している。また、ｐｎｐ形のトランジスタＱ２２は、ベースがスイッチング素子Ｑ２１のドレインに接続し、エミッタが双方向スイッチ素子４のゲートＧ１，Ｇ２に接続し、コレクタが二次巻線Ｎ２の他端に接続している。なお、トランジスタＱ２２が、本発明の第２のスイッチング素子に相当し、スイッチング素子Ｑ２１が、本発明のデプレッション型の第３のスイッチング素子に相当する。
【００８１】
ここで、図７Ａは、外部からの制御信号Ｘ１の波形、図７Ｂは、双方向スイッチ素子４のゲートＧ１（Ｇ２）−出力端子Ｕ１（Ｕ２）間に印加される駆動電圧Ｖｇ１，Ｖｇ２の波形（コンデンサＣ１１の両端電圧の波形）を示す。さらに、図７Ｃは、スイッチング素子Ｑ２１のゲート−ソース間に印加される駆動電圧Ｖｇ２１、図７Ｄは、スイッチング素子Ｑ２１の駆動状態を示す。
【００８２】
Ｈレベルの制御信号Ｘ１が入力されて、コンバータ部２のスイッチング素子Ｑ１をオン・オフ駆動した場合、二次巻線Ｎ２の両端間に誘起電圧が発生する。この誘起電圧によってコンデンサＣ２１が充電され、スイッチング素子Ｑ２１は、コンデンサＣ２１の両端に発生する負電圧である駆動電圧Ｖｇ２１がゲートに印加されてオフする。スイッチング素子Ｑ２１がオフすると、トランジスタＱ２２もオフする。すなわち、ターンオフ回路３２は高インピーダンス状態となり、コンデンサＣ１，Ｃ１１は充電状態を維持する。
【００８３】
次に、Ｌレベルの制御信号Ｘ１が入力されて、コンバータ部２のスイッチング素子Ｑ１がオフした場合、二次巻線Ｎ２の両端間の電圧が「０」にまで低下し、コンデンサＣ２１が抵抗Ｒ２２を介して放電する。デプレッション型のスイッチング素子Ｑ２１は、放電後のコンデンサＣ２１の両端電圧（≒０）が駆動電圧Ｖｇ２１としてゲートに印加されてオンする。さらに、スイッチング素子Ｑ２１がオンすると、抵抗Ｒ２１の両端間に電圧が発生し、トランジスタＱ２２もオンする。すなわち、ターンオフ回路３２は低インピーダンス状態となり、コンデンサＣ１，Ｃ１１に充電されていた電荷は、スイッチング素子Ｑ２１、トランジスタＱ２２を介して放電される。
【００８４】
コンデンサＣ１，Ｃ１１が放電し、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が低下してスレッショルド電圧Ｖｓ１以下になると、双方向スイッチ素子４はオフする。そして、駆動電圧Ｖｇ１，Ｖｇ２がさらに低下すると、抵抗Ｒ２１の両端電圧も低下して、トランジスタＱ２２がオフし、コンデンサＣ１，Ｃ１１の放電経路がスイッチング素子Ｑ２１のみとなる（図７中の時間ｔ２）。而して、コンデンサＣ１，Ｃ１１の放電量が減少し、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が低下する傾きが小さくなるので（図７中の期間Ｔ１）、次にＨレベルの制御信号Ｘ１が入力された時点において、コンデンサＣ１，Ｃ１１には残電荷が蓄積している。そして、双方向スイッチ素子４を再びオンさせるために必要な電力が二次巻線Ｎ２から供給されるが、コンデンサＣ１，Ｃ１１には残留エネルギーが残っているため、二次巻線Ｎ２からの供給電力を抑制して、双方向スイッチ素子４を再びターンオンさせることができる。さらに、双方向スイッチ素子４のターンオンに要する時間を短くすることができ、スイッチング速度の高速化が可能となる。
【００８５】
さらに、図８に示すように、ターンオフ回路３２のトランジスタＱ２２のエミッタにツェナダイオードＺＤ２１（第１のツェナダイオード）を直列接続してもよい。ツェナダイオードＺＤ２１のアノードが、トランジスタＱ２２のエミッタに接続される。この場合、図７中の時間ｔ２における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２が、スレッショルド電圧Ｖｓ１近傍となるツェナ電圧（降伏電圧）を有するツェナダイオードＺＤ２１を用いる。例えば、双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２のスレッショルド電圧Ｖｓ１よりも、僅かに小さなツェナ電圧を有するツェナダイオードＺＤ２１を用いてもよい。ツェナダイオードＺＤ２１を用いることによって、コンデンサＣ１，Ｃ１１の残留エネルギーを大きくすることができるので、ターンオンに必要な駆動電力をより抑制し、さらにはスイッチング速度の一層の高速化が可能となる。
【００８６】
また、Ｌレベルの制御信号Ｘ１が入力されて、コンバータ部２のスイッチング素子Ｑ１がオフした場合、二次巻線Ｎ２の両端間の電圧が低下し、ターンオフ回路３２のコンデンサＣ２１は抵抗Ｒ２２を介して放電する。この放電時間は、コンデンサＣ２１と抵抗Ｒ２２との各定数による時定数で決定される。
【００８７】
したがって、図９Ａ〜９Ｄに示すように、制御信号Ｘ１がＨレベルからＬレベルに切り替わると、コンデンサＣ２１が放電し、スイッチング素子Ｑ２１の駆動電圧Ｖｇ２１が負電圧から「０」に向かって、コンデンサＣ２１と抵抗Ｒ２２との時定数で上昇する。そして、駆動電圧Ｖｇ２１が、スイッチング素子Ｑ２１のスレッショルド電圧Ｖｓ２を超えると、スイッチング素子Ｑ２１のオン抵抗が徐々に低下し、コンデンサＣ１，Ｃ１１からスイッチング素子Ｑ２１のドレインに流れる放電電流Ｉｑ２１が徐々に上昇する。この放電電流Ｉｑ２１は、トランジスタＱ２２のベース電流となるため、トランジスタＱ２２のコレクタ電流も徐々に上昇する。このように、コンデンサＣ１，Ｃ１１に充電されていた電荷は、スイッチング素子Ｑ２１、トランジスタＱ２２を介して、コンデンサＣ２１と抵抗Ｒ２２とによって決まる時定数で放電される。
【００８８】
而して、ターンオフ時における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は、小さい傾きで緩やかに低下する（図９中の期間Ｔ２）。
【００８９】
双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２とドレイン−ソース間のオン抵抗Ｒｏｎとの関係は、図１０に示す特性を有しており、駆動電圧Ｖｇ１，Ｖｇ２が０（Ｖ）から上昇する過程において、オン抵抗Ｒｏｎが急激に低下する領域Ｙ１が低電圧時に存在する。このオン抵抗Ｒｏｎの急激な変化は、双方向スイッチ素子４のドレイン−ソース間の電圧、ドレイン電流の急峻な変化を引き起こし、高調波ノイズが増大する要因となる。
【００９０】
そこで本実施形態では、上述のように、ターンオフ回路３２に、コンデンサＣ２１と抵抗Ｒ２２との並列回路（第２のコンデンサと抵抗との並列回路）とスイッチング素子Ｑ２１（第３のスイッチング素子）とを設けている。そして、ターンオフ時における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を、小さい傾きで緩やかに低下させることによって、双方向スイッチ素子４のオン抵抗の急激な変化を抑制し、高調波ノイズを低減させている。
【００９１】
また、図１１に示すように、ターンオフ回路３２の抵抗Ｒ２２にダイオードＤ２２（第３のダイオード）を直列接続し、抵抗Ｒ２２とダイオードＤ２２との直列回路を、コンデンサＣ２１に並列接続してもよい。ダイオードＤ２２は、コンデンサＣ２１の放電経路を順方向にして接続される。
【００９２】
図１２Ａ〜１２Ｄは、各部の波形を示しており、図１１に示すターンオフ回路３２（ダイオードＤ２２有り）を用いた場合の波形を実線で示し、図４に示すターンオフ回路３２（ダイオードＤ２２無し）を用いた場合の波形を一点鎖線で示す。
【００９３】
まず、図１１に示すターンオフ回路３２を用いた場合、制御信号Ｘ１がＨレベルからＬレベルに切り替わると、抵抗Ｒ２２およびダイオードＤ２２を介してコンデンサＣ２１が放電する。そして、スイッチング素子Ｑ２１の駆動電圧Ｖｇ２１（コンデンサＣ２１の両端電圧）が負電圧から「０」に向かって、コンデンサＣ２１と抵抗Ｒ２２との時定数で上昇する。このとき、ダイオードＤ２２を設けたことによって、スイッチング素子Ｑ２１の駆動電圧Ｖｇ２１は、ダイオードＤ２２がない場合（図４参照）に比べて、ダイオードＤ２２の順方向電圧Ｖｆ（約０．７Ｖ）だけ低くなる。したがって、コンデンサＣ１，Ｃ１１からスイッチング素子Ｑ２１のドレインに流れる放電電流Ｉｑ２１は、ダイオードＤ２２がない場合に比べて小さくなり、トランジスタＱ２２のコレクタ電流も、ダイオードＤ２２がない場合に比べて小さくなる。
【００９４】
而して、ターンオフ時における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は、ダイオードＤ２２がない場合に比べて、小さい傾きで緩やかに低下する。すなわち、双方向スイッチ素子４のオン抵抗の急激な変化をさらに抑制し、高調波ノイズをさらに低減させることが可能になる。
【００９５】
（実施形態２）
図１３は、本実施形態における制御回路（制御部）１の構成を示し、制御回路１は、発振器１２と、遅延回路１３と、Ｄ／Ａコンバータ１４と、コンパレータ１５とで構成される。
【００９６】
そして、図１４Ａ〜１４Ｅに示すように、発振器１２は、外部から入力される制御信号Ｘ１がＨレベルのとき、コンパレータ１５の非反転入力端子に対して正弦波信号Ｘ２を出力する。さらに、遅延回路１３は、制御信号Ｘ１がＬレベルの場合、Ｌレベルの信号を出力し、制御信号Ｘ１がＬレベルからＨレベルに切り替わった場合、制御信号Ｘ１の切替タイミングから遅延時間Ｔｄ遅れてＬレベルからＨレベルに切り替わる遅延信号Ｘ３を出力する。Ｄ／Ａコンバータ１４は、遅延信号Ｘ３がＬレベルの場合、閾値電圧Ｖ４の閾値信号Ｘ４（図１４Ｂ中の一点鎖線）を出力し、遅延信号Ｘ３がＨレベルの場合、閾値電圧Ｖ５の閾値信号Ｘ４を出力する。ここで、閾値電圧Ｖ４＞閾値電圧Ｖ５の大小関係に設定される。
【００９７】
コンパレータ１５は、正弦波信号Ｘ２と閾値信号Ｘ４とを比較し、比較結果に応じたデューティ比の駆動信号Ｖｐを、スイッチング素子Ｑ１のゲートに出力する。駆動信号Ｖｐは、制御信号Ｘ１がＨレベルに切り替わってから遅延時間Ｔｄが経過するまで、Ｈレベルの期間（オンデューティ）が短く、遅延時間Ｔｄが経過した後、Ｈレベルの期間（オンデューティ）が長くなる。
【００９８】
したがって、双方向スイッチ素子４のターンオン期間内にコンデンサＣ１Ａ（Ｃ１Ｂ）に供給されるエネルギーは、遅延時間Ｔｄが経過するまで抑制され、遅延時間Ｔｄが経過した後に増大する。
【００９９】
而して、図１４Ｅに示すように、ターンオン期間内における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２は、遅延時間Ｔｄが経過するまで、小さい傾きで緩やかに上昇する。そして、遅延時間Ｔｄが経過した後、大きい傾きで急激に上昇して、双方向スイッチ素子４のオン抵抗Ｒｏｎが十分に低くなる駆動電圧Ｖｇ０（図１０参照）まで達する。すなわち、双方向スイッチ素子４のターンオン期間内にスイッチング素子Ｑ１のオンデューティを変化させることによって、オンデューティを変化させる前後において、双方向スイッチ素子４のゲートに供給される駆動電力を増大させている。
【０１００】
このように、ターンオン期間内における双方向スイッチ素子４の駆動電圧Ｖｇ１，Ｖｇ２を、最初は徐々に上昇させることによって、双方向スイッチ素子４のオン抵抗の急激な変化を抑制し、高調波ノイズを低減させている。
【０１０１】
また、図１４Ｅの一点鎖線Ｚ１に示すように、駆動電圧Ｖｇ１，Ｖｇ２を、ターンオン時から小さい一定の傾きで直線状に駆動電圧Ｖｇ０まで上昇させた場合、ターンオンに要する時間が長くなってしまう。したがって、スイッチングの制御性が悪化し、さらにはスイッチング損失が増加する虞がある。
【０１０２】
そこで、本実施形態では、遅延時間Ｔｄが経過した後、駆動電圧Ｖｇ１，Ｖｇ２を大きい傾きで急激に上昇させることによって、ターンオンに要する時間を短縮させており、スイッチングの制御性の向上と、スイッチング損失の抑制を可能にしている。
【０１０３】
また、制御部１は、外部から入力されるデューティ信号に基づいて、スイッチング素子Ｑ１のゲートへ出力する駆動信号Ｖｐのデューティ比を可変制御してもよい。
【０１０４】
（実施形態３）
図１８に、本実施形態におけるターンオン回路３１の概略構成を示す。
【０１０５】
本実施形態のターンオン回路３１は、コンデンサＣ１（第１のコンデンサ；前段コンデンサ）に接続された定電流回路５１と、定電流回路５１に接続された低ノイズ化回路５２とを備える。本実施形態の低ノイズ化回路５２は、コンデンサＣ５１（後段コンデンサ）と、抵抗Ｒ５１（第６の抵抗）及びツェナダイオードＺＤ５１（第２のツェナダイオード）の並列回路と、からなる。コンデンサＣ５１は、定電流回路５１を介して、コンデンサＣ１に並列に接続されている。抵抗Ｒ５１とツェナダイオードＺＤ５１との並列回路は、定電流回路５１の出力端と双方向スイッチ素子４のゲートＧ１（Ｇ２）との間に、接続されている。詳しくは、ツェナダイオードＺＤ５１のカソードが定電流回路５１の出力端（コンデンサＣ５１の正極側）に接続され、ツェナダイオードＺＤ５１のアノードが双方向スイッチ素子４のゲートＧ１（Ｇ２）に接続されている。ツェナダイオードＺＤ５１としては、抵抗Ｒ５１の抵抗値と定電流回路５１の出力電流値の積よりも、小さなツェナ電圧を有するツェナダイオードを用いる。定電流回路５１は、コンデンサＣ１とコンデンサＣ５１との間に接続され、コンデンサＣ５１の正極側に一定の電流を出力するよう構成されている。定電流回路５１は、半導体スイッチ素子（双方向スイッチ素子４）の制御端子（ゲートＧ１（Ｇ２））へ供給する電流を一定にするよう構成されている。つまり、本実施形態のターンオン回路３１は、安定駆動時において、ゲートＧ１（Ｇ２）に一定の電流を出力するよう構成されている。
【０１０６】
ここで、接合ゲート型のＦＥＴを定電圧駆動するときの定電圧駆動装置Ｄｖの動作と、接合ゲート型のＦＥＴを定電流駆動するときの定電流駆動装置Ｄｉの動作について、図１９Ａ〜１９Ｃを参照して説明する。
【０１０７】
図１９Ａに示すような接合ゲート型のＦＥＴでは、ゲートＧ−ソースＳ間はダイオード構造となっている。そして、ＦＥＴパッケージでは、ソースＳ−出力端子Ｕ間に、ソース側の寄生抵抗Ｒｓ（例えば、半導体チップ上の配線抵抗や半導体パッケージの抵抗）が存在する。このため、ソースＳ−ドレインＤ間に電流（素子電流Ｉｄと称する）が流れているときには、素子電流Ｉｄに応じた電圧（Ｉｄ×Ｒｓ）が、寄生抵抗Ｒｓに発生する。従って、駆動電圧Ｖｇ（ゲートＧ−出力端子Ｕ間の電圧）とゲート−ソース間電圧Ｖｇｓ（ゲートＧ−ソースＳ間の電圧）との間の関係は、「Ｖｇ＝Ｖｇｓ＋Ｉｄ×Ｒｓ」と表される。
【０１０８】
また接合ゲート型のＦＥＴでは、図１９Ｂに示すように、ゲート−ソース間電圧Ｖｇｓの大きさに応じて、素子電流Ｉｄの最大値が決定される。図１９Ｂでは、ゲート−ソース間電圧ＶｇｓがＶｇｓ１，Ｖｇｓ２，Ｖｇｓ３（Ｖｇｓ１＜Ｖｇｓ２＜Ｖｇｓ３）のそれぞれの場合における、ドレイン−ソース間にかかる電圧Ｖｄｓ（横軸）と素子電流Ｉｄ（縦軸）との関係を表している。図１９Ｂに示すように、ゲート−ソース間電圧Ｖｇｓが高くなるほど、素子電流Ｉｄの最大値が大きくなる。
【０１０９】
また接合ゲート型のＦＥＴでは、図１９Ｃに示すように、ゲート−ソース間電圧Ｖｇｓが大きくなるほどゲート電流Ｉｇが増加する特性を有している。
【０１１０】
ここで、素子電流Ｉｄの最大値として、例えば「ＩＤ１」を確保する場合を考える。この場合には、図１９Ｂに示唆されるように、所定値以上のゲート−ソース間電圧Ｖｇｓを印加する必要がある。ここでは、このゲート−ソース間電圧Ｖｇｓの上記所定値を「Ｖａ１」とする。なお、ゲート−ソース間電圧Ｖｇｓが「Ｖａ１」のときのゲート電流Ｉｇは、図１９Ｃに示すように「Ｉａ１」である。
【０１１１】
図１９Ａ〜１９Ｃより、接合ゲート型のＦＥＴを定電圧駆動する時（駆動装置Ｄｖによって、ゲートＧ−出力端子Ｕ間に一定の駆動電圧を印加する時）に、素子電流Ｉｄの最大値として「ＩＤ１」を確保するためには、駆動電圧Ｖｇ（＝Ｖｇｓ＋Ｉｄ×Ｒｓ）を「Ｖａ１＋ＩＤ１×Ｒｓ」以上とする必要がある（つまり、素子電流Ｉｄの最大値として「ＩＤ１」を確保するためには、駆動装置Ｄｖの駆動電圧を少なくとも「Ｖａ１＋ＩＤ１×Ｒｓ」に設定する必要がある）。この定電圧駆動装置ＤｖでＦＥＴを駆動し、素子電流Ｉｄとして「ＩＤ１」を流すときには、駆動電力（ゲートで消費される電力）は「Ｐａ１≡Ｉａ１×（Ｖａ１＋ＩＤ１×Ｒｓ）」となる。
【０１１２】
また、この状態から、素子電流Ｉｄが減少して例えばほぼ「０」になると、寄生抵抗Ｒｓで発生する電圧はほぼ「０」になる。このとき、ゲート−ソース間電圧Ｖｇｓは、駆動装置Ｄｖの駆動電圧Ｖｇ＝Ｖａ１＋ＩＤ１×Ｒｓと等しくなる（即ち、ゲート−ソース間電圧Ｖｇｓは、ＩＤ１×Ｒｓだけ増加することになる）。従って、ゲート電流Ｉｇは、素子電流Ｉｄの減少に応じて図１９Ｃに示す特性曲線に従って指数関数的に増加し、「Ｉａ２（＞Ｉａ１）」となる。このときの駆動電力は、「Ｉａ２×（Ｖａ１＋ＩＤ１×Ｒｓ）」となり、「Ｐａ１」よりも大きくなる。
【０１１３】
つまり、ＦＥＴに素子電流Ｉｄとして「ＩＤ１」を流させることができる定電圧駆動装置Ｄｖでは、駆動電力は「Ｐａ１」以上になる。
【０１１４】
一方、接合ゲート型のＦＥＴを定電流駆動する時（駆動装置Ｄｉによって、ゲートに一定のゲート電流を流す時）には、ゲート−ソース間のダイオード構造は定電流でバイアスされる。よって、ゲート−ソース間電圧Ｖｇｓは素子電流Ｉｄに依存せず一定に保たれる。このため、ＦＥＴを定電流駆動するときに、素子電流Ｉｄの最大値として「ＩＤ１」を確保するためには、ゲート電流Ｉｇとして、ゲート−ソース間電圧Ｖｇｓが「Ｖａ１」となる電流「Ｉａ１」を流せばよいことになる。このとき、駆動装置ＤｉからＦＥＴ（ゲートＧ−出力端子Ｕ間）に印加される駆動電圧Ｖｇは「Ｖａ１＋Ｉｄ×Ｒｓ」となり、ドレイン電流Ｉｄが「ＩＤ１」のとき最大値「Ｖａ１＋ＩＤ１×Ｒｓ」となる。このときの駆動電力は、「Ｉａ１×（Ｖａ１＋ＩＤ１×Ｒｓ）＝Ｐａ１」である。
【０１１５】
また、素子電流Ｉｄが「ＩＤ１」よりも小さい場合には、駆動電力は「Ｉａ１×（Ｖａ１＋Ｉｄ×Ｒｓ）」となり、「Ｐａ１」よりも小さくなる。
【０１１６】
つまり、ＦＥＴに素子電流Ｉｄとして「ＩＤ１」を流させることができる定電流駆動装置Ｄｉでは、駆動電力は「Ｐａ１」以下になる。
【０１１７】
このように、定電流駆動のほうが、定電圧駆動よりも駆動電力を小さくすることができる。
【０１１８】
本実施形態のターンオン回路３１は、制御端子に一定の電流を出力するよう構成されているので、定電圧駆動の場合よりも駆動電力（消費電力）を低減することができる。
【０１１９】
また、本実施形態のターンオン回路３１は、低ノイズ化回路５２を備えている。以下、本実施形態のターンオン回路３１の動作について、図２０を用いて説明する。
【０１２０】
図２０の横軸は時間、縦軸は電圧を表す。図２０中において、“Ｘ”は、定電流回路５１からの出力電圧の時間変化を示す。図２０中において、“Ｙ”は、低ノイズ化回路５２からの出力電圧（即ち、駆動電圧Ｖｇ１（Ｖｇ２））の時間変化を示す。また、図２０中において、“Ｚ”は、双方向スイッチ素子４に抵抗性負荷Ｌｒを接続した場合（図６参照）における、双方向スイッチ素子４の両端間の電圧ＶＬの時間変化を示す。
【０１２１】
図２０の“Ｘ”に示すように、定電流回路５１からの出力電圧は、時間経過に応じてほぼ一定の傾きで増加する。
【０１２２】
一方、図２０中の“Ｙ”に示すように、低ノイズ化回路５２からの出力電圧は、双方向スイッチ素子４のスレッショルド電圧を超えるまではほぼ一定の傾きで増加する。駆動電圧Ｖｇ１（Ｖｇ２）がスレッショルド電圧を超えると、ドレイン−ソース間のオン抵抗Ｒｏｎが急激に低下するので（図１０参照）、高調波ノイズが増大する可能性がある。ここで、本実施形態のターンオン回路３１は、双方向スイッチ素子４のゲートチャージ特性により、駆動電圧Ｖｇ１（Ｖｇ２）が双方向スイッチ素子４のスレッショルド電圧に達したときに、駆動電圧Ｖｇ１（Ｖｇ２）の時間変化が小さくなる。又、本実施形態のターンオン回路３１は抵抗Ｒ５１を備えているので、駆動電圧Ｖｇ１，Ｖｇ２の時間変化が小さくなる期間を抵抗Ｒ５１により制御（すなわち、オン抵抗Ｒｏｎの時間変化量を抵抗Ｒ５１により制御）できる（図２０中の“Ａ”で示す領域）。従って、ターンオン時のノイズを低減することができる。
【０１２３】
つまり、本実施形態の低ノイズ化回路５２は、半導体スイッチ素子（双方向スイッチ素子４）をターンオンさせる際に制御端子（ゲートＧ１（Ｇ２））の入力インピーダンスを高くするよう構成されている。具体的には、本実施形態の低ノイズ化回路５２は、定電流回路５１の出力端側に直列接続された抵抗Ｒ５１と、定電流回路５１の出力端側で第１のコンデンサ（コンデンサＣ１）と並列に接続された、後段コンデンサ（コンデンサＣ５１）とを備える。この構成により、本実施形態では、ターンオン時のノイズを低減することができる。
【０１２４】
また、本実施形態の低ノイズ化回路５２は、半導体スイッチ素子の制御端子に印加される電圧の変化に応じて、当該制御端子の入力インピーダンスを変化させるよう構成されている。具体的には、本実施形態の低ノイズ化回路５２は、抵抗Ｒ５１に並列に接続されたツェナダイオードＺＤ５１をさらに備えている。従って、抵抗Ｒ５１に印加される電圧がツェナダイオードＺＤ５１のツェナ電圧を超えると、定電流回路５１からツェナダイオードＺＤ５１を通って電流が流れるようになる。つまり、ターンオン時点から十分に時間が経過した後（安定駆動時）では、定電流回路５１からの電流が、抵抗Ｒ５１とツェナダイオードＺＤ５１との並列回路を通って、ゲートＧ１（Ｇ２）に流れることになる。
【０１２５】
例えば、抵抗Ｒ５１として抵抗値が５．１ｋΩの抵抗を用い、定電流回路５１が５ｍＡの定電流を出力する場合を考える。ツェナダイオードＺＤ５１がない場合には、安定駆動時において、抵抗Ｒ５１で約２５Ｖの電圧が発生することになる。これに対し、例えばツェナ電圧が３．６ＶであるツェナダイオードＺＤ５１を用いた場合には、安定駆動時において、抵抗Ｒ５１で発生する電圧は約３．６Ｖとなる。従って、抵抗Ｒ５１での消費電力は、ツェナダイオードＺＤ５１がないときに比べて低減される。
【０１２６】
このように本実施形態では、ツェナダイオードＺＤ５１を設けることによって、安定駆動時の消費電力を低減することができる。
【０１２７】
なお、図２１に示すように、低ノイズ化回路５２として、定電流回路５１に直列接続された抵抗Ｒ５１と、抵抗Ｒ５１に並列に接続されたスイッチング素子Ｑ５１（第４のスイッチング素子）と、コンバータ部２の出力開始時点から所定時間経過後にスイッチング素子Ｑ５１をオフからオンに切り換える遅延回路５３と、からなる回路を用いてもよい。遅延回路５３は、コンバータ部２の出力開始時点から所定時間経過後に、スイッチング素子Ｑ５１をオフからオンに切り換えるよう構成されている。
【０１２８】
つまり、図２１に示す低ノイズ化回路５２は、図１８の例と同様に、半導体スイッチ素子（双方向スイッチ素子４）をターンオンさせる際に制御端子（ゲートＧ１（Ｇ２））の入力インピーダンスを高くするよう構成されている。
【０１２９】
また、図２１に示す低ノイズ化回路５２は、半導体スイッチ素子の制御端子への駆動電力の供給を開始した時点から、所定時間経過後に、制御端子の入力インピーダンスを低くするよう構成されている。具体的には、この例の低ノイズ化回路５２は、抵抗Ｒ５１に並列に接続されたスイッチング素子Ｑ５１と、コンバータ部２の出力開始時点から所定時間経過後にスイッチング素子Ｑ５１をオフからオンに切り換える遅延回路５３とを、さらに備える。
【０１３０】
この例でも、コンバータ部２の出力開始直後では、定電流回路５１からの電流は抵抗Ｒ５１を通ってゲートＧ１（Ｇ２）に流れる。従って、ターンオン時のノイズを低減することができる。また、安定駆動時には、定電流回路５１からの電流が、抵抗Ｒ５１とスイッチング素子Ｑ５１との並列回路を通ってゲートＧ１（Ｇ２）に流れることになる。従って、抵抗Ｒ５１での消費電力は、スイッチング素子Ｑ５１がないときに比べて低減される。
【０１３１】
従って、スイッチング素子Ｑ５１を設けることによって、安定駆動時の消費電力を低減することができる。
【０１３２】
なお、図２２に示すように、双方向スイッチ素子４の一対のトランジスタ４１，４２それぞれに対してターンオン回路３１（３１Ａ，３１Ｂ）を設けた駆動装置において、両方のターンオン回路３１Ａ，３１Ｂに、上記で説明した低ノイズ化回路５２（５２Ａ，５２Ｂ）を設けてもよい。つまり、半導体スイッチ素子（双方向スイッチ素子４）は、一対のトランジスタ４１，４２の制御端子の各々（ゲートＧ１，Ｇ２）に、対応する低ノイズ化回路５２（５２Ａ，５２Ｂ）が接続される。図１５に示すように、トランジスタ４２の出力端子Ｕ２が直流電圧Ｖｃｃの高電圧側に接続されている場合には、ハイサイド（高電圧側）の制御端子（ゲートＧ２）に接続される低ノイズ化回路５２Ｂは、双方向スイッチ素子４のハイサイドの出力端子Ｕ２と制御端子（ゲートＧ２）との間に接続される。また、ローサイド（低電圧側）の制御端子（ゲートＧ１）に接続される低ノイズ化回路５２Ａは、双方向スイッチ素子４のローサイドの出力端子Ｕ１と制御端子（ゲートＧ１）との間に接続される。これにより、駆動装置全体として、低ノイズ化を実現することができる。また、図２２には、低ノイズ化回路５２Ａ（５２Ｂ）として抵抗Ｒ５１Ａ（Ｒ５１Ｂ）とコンデンサＣ５１Ａ（Ｃ５１Ｂ）とだけを図示しているが、上記図１８，２１に示すツェナダイオードＺＤ５１やスイッチング素子Ｑ５１を設けてもよい。なお、図２２の例では、一対のトランジスタ４１，４２それぞれに対して、第１のコンデンサＣ１（Ｃ１Ａ，Ｃ１Ｂ）及びターンオフ回路３２（３２Ａ，３２Ｂ）も設けてある。
【０１３３】
本実施形態の定電流回路５１は、例えば図２３に示す回路で構成されていてもよい。すなわち、定電流回路５１は、ダイオードＤ１（コンデンサＣ１の正極側）に直列接続された抵抗Ｒ５２（第７の抵抗）とｐｎｐ形のトランジスタＱ５２（第３のトランジスタ）との直列回路を備える。トランジスタＱ５２のベースは、抵抗Ｒ５３を介してコンデンサＣ１の負極側に接続される。また、コンデンサＣ１の正極側とトランジスタＱ５２のベースとの間には、ツェナダイオードＺＤ５２（第３のツェナダイオード）が接続される。詳しくは、ツェナダイオードＺＤ５２のアノードがトランジスタＱ５２のベースに接続され、ツェナダイオードＺＤ５２のカソードがコンデンサＣ１の正極側に接続される。
【０１３４】
この定電流回路５１では、トランジスタＱ５２のエミッタ−ベース間電圧と抵抗Ｒ５２にかかる電圧との和が、ツェナダイオードＺＤ５２のツェナ電圧と等しくなる。従って、この定電流回路５１は、抵抗Ｒ５２の抵抗値をＲ、トランジスタＱ５２のエミッタ−ベース間電圧をＶｂｅ（約０．７Ｖ）、ツェナダイオードＺＤ５２のツェナ電圧をＶｚとすると、Ｉｇ＝（Ｖｚ−Ｖｂｅ）／Ｒの定電流を出力する。
【０１３５】
双方向スイッチ素子４のトランジスタ４１（４２）の駆動電圧Ｖｇ１（Ｖｇ２）は、トランジスタ４１（４２）のゲート部分のｐｎ接合に印加されるため、ゲートＧ１（Ｇ２）を定電流で駆動すると、温度に対して負の特性をもつ。すなわち、双方向スイッチ素子４のトランジスタ４１（４２）は、駆動電流Ｉｇ１（Ｉｇ２）が一定の条件において、温度が上昇すると駆動電圧Ｖｇ１（Ｖｇ２）が低下する。
【０１３６】
ここで、本実施形態の定電流回路５１は、トランジスタＱ５２とツェナダイオードＺＤ５２とを備えている。トランジスタのエミッタ−ベース間の温度特性は、約−２．０ｍＶ／℃であり、一方ツェナダイオードにおいてツェナ電圧が５Ｖ程度のものは、温度特性はほぼ０ｍＶ／℃になる。従って、本実施形態の定電流回路５１（図２３参照）では、温度が上昇すると、トランジスタＱ５２のエミッタ−ベース間電圧Ｖｂｅが減少する。これによって、温度が上昇すると、定電流回路５１から出力される電流の一定値が増大する。すなわち、本実施形態の定電流回路５１は、正の温度特性を有している。これにより、トランジスタ４１（４２）の駆動電圧Ｖｇ１（Ｖｇ２）の温度特性を補償することができる。
【０１３７】
つまり、本実施形態では、トランジスタＱ５２とツェナダイオードＺＤ５２とを用いて定電流回路５１を構成することで、簡単な構成で、双方向スイッチ素子４（トランジスタ４１，４２）の温度特性を補償することができる。
【符号の説明】
【０１３８】
１  制御部
２  コンバータ部
３  駆動部
４  双方向スイッチ素子（半導体スイッチ素子）
３１Ａ，３１Ｂ  ターンオン回路
３２Ａ，３２Ｂ  ターンオフ回路
Ｃ１Ａ，Ｃ１Ｂ  コンデンサ（第１のコンデンサ）
Ｑ１  スイッチング素子（第１のスイッチング素子）
【図１】
2012096321.tif 000003
【図２】
2012096321.tif 000004
【図３】
2012096321.tif 000005
【図４】
2012096321.tif 000006
【図５】
2012096321.tif 000007
【図６】
2012096321.tif 000008
【図７】
2012096321.tif 000009
【図８】
2012096321.tif 000010
【図９】
2012096321.tif 000011
【図１０】
2012096321.tif 000012
【図１１】
2012096321.tif 000013
【図１２】
2012096321.tif 000014
【図１３】
2012096321.tif 000015
【図１４】
2012096321.tif 000016
【図１５】
2012096321.tif 000017
【図１６】
2012096321.tif 000018
【図１７】
2012096321.tif 000019
【図１８】
2012096321.tif 000020
【図１９】
2012096321.tif 000021
【図２０】
2012096321.tif 000022
【図２１】
2012096321.tif 000023
【図２２】
2012096321.tif 000024
【図２３】
2012096321.tif 000025
【手続補正書】
【提出日】平成25年12月24日(2013.12.24)
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図１９
【補正方法】変更
【補正の内容】
【図１９】
2012096321.tif 000026
【国際調査報告】
2012096321.tif 000027
2012096321.tif 000028