(57)【要約】長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置とを備え、  長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データ、長さｋ×ｍ×Ｌビットの情報データを巡回加算装置に入力して算出したｋ×ｍビットのデータ、及び該ｋ×ｍビットのデータを符号化装置に入力して算出したｒ×ｍビットの冗長データを加えて（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する。
2012128309.tif 000002
【特許請求の範囲】
【請求項１】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置と、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置。
【請求項２】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した、最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置。
【請求項３】
請求項１または２に記載の誤り訂正符号化装置において、
前記巡回加算装置からの出力、又は前記符号化装置からの出力を出力する第１のスイッチと、
前記長さｋ×ｍ×Ｌビットの情報データと前記巡回加算装置からの出力のいずれかを前記符号化装置に入力する第２のスイッチと、を備え、
前記長さｋ×ｍ×Ｌビットの情報データが入力された前記巡回加算装置から前記第１のスイッチを介して前記ｋ×ｍビットのデータを出力し、
前記長さｋ×ｍ×Ｌビットの情報データを前記第２のスイッチを介して前記符号化装置に入力し、前記符号化装置で前記長さｒ×ｍ×Ｌビットの冗長データを生成して保持し、
前記第２のスイッチを切り替えて、前記巡回加算装置からの前記ｋ×ｍビットのデータを前記符号化装置に入力することで生成されたｒ×ｍビットの冗長データを、前記ｒ×ｍ×Ｌビットの冗長データに加えてｒ×ｍ×（Ｌ＋１）の冗長データを生成し、
前記第１のスイッチを切り替えることで、前記符号化装置からｒ×ｍ×（Ｌ＋１）の冗長データを出力する誤り訂正符号化装置。
【請求項４】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを巡回加算して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法。
【請求項５】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該擬似巡回型低密度パリティ検査符号の符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算を行って算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法。
【請求項６】
コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置として機能させ、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラム。
【請求項７】
コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置として機能させるためのプログラムであって、
前記コンピュータは、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルを、備え、
前記コンピュータを、長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正符号化プログラムに係わり、特に、情報データ系列を一定長のブロックに分割し、各ブロック毎独立に冗長データ系列を算出するブロック型の誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正符号化プログラムに関する。
【背景技術】
【０００２】
衛星通信、あるいは移動体通信システム等においては、所要電力の低減、アンテナの小型化などのシステム構成上の要件を満たすため、大きな符号化利得を有する誤り訂正符号化技術の導入が行われている。特に低密度パリティ検査符号は、大きな符号化利得を有する誤り訂正符号として知られており、衛星通信、あるいは移動体通信システム等の各種通信システム、及び磁気記録などの記憶装置への導入が進んでいる。【０００３】
低密度パリティ検査符号は、単に一つの誤り訂正符号化方式を示すのではなく、検査行列が疎である（行列中の成分のほとんどが0であり、1である成分の数が非常に少ない）という特徴をもった誤り訂正符号の総称である。サム・プロダクト（ｓｕｍ−ｐｒｏｄｕｃｔ）アルゴリズム、ミン・サム（ｍｉｎ−ｓｕｍ）アルゴリズムなどの繰り返し復号方式を用いることによって、誤りを訂正できることが知られている。疎な検査行列の選択によって、特にフレーム長を長く設定することにより、誤り訂正能力を示す指標である符号化利得を大きくできることが知られている（例えば非特許文献１、及び非特許文献２を参照）。【０００４】
フレーム長を長く設定することによって大きな符号化利得を得る可能性がある。しかしその一方で、パリティビットを生成する符号化処理とエラーが混在したデータからもとのデータを復元する復号処理に要する計算量、及びコストが大きくなるという問題点がある。この問題点に対し、検査行列に規則性を持たせることで処理を簡単化させる方法が知られており、このような低密度パリティ検査符号は擬似巡回型低密度パリティ検査符号と呼ばれている。【０００５】
下記の数１は擬似巡回型低密度パリティ検査符号の典型的な検査行列を表している。【０００６】
【数１】
2012128309.tif 000003
この検査行列はｒ×ｎのブロック行列であり（ｒとｎはｒ≦ｎとなる自然数（正の整数））、ブロック行列の各成分において、Ｐｉ，ｊはｍ×ｍの巡回置換行列あるいは零行列を表している（ｍは自然数、ｉは０からｒ−１の間の整数、ｊは０からｎ−１の間の整数）。数１の検査行列を持つ擬似巡回型低密度パリティ検査符号のフレーム長はｎ×ｍである。【０００７】
擬似巡回型低密度パリティ検査符号は数１の検査行列の持つ規則性（成分行列Ｐｉ，ｊの巡回性）を利用することによって符号化処理と前記のサム・プロダクト、あるいはミン・サムアルゴリズムを用いた復号処理を簡単化することができる。従って、前記巡回置換行列Ｐｉ，ｊ のサイズｍを大きくすることによって（サイズｍのことを段数と呼ぶ）、符号化、及び復号処理の複雑度を抑えつつフレーム長を長くすることが可能である。しかしながら、一般にこのような構成の低密度パリティ検査符号では、フレーム長の増加に伴った符号化利得の大きな増加が望めない。符号化利得増大のためには段数ｍに対してｎを大きくすることが望ましいが、その場合にはｎの増大に伴って符号化、復号処理が複雑化するという問題点がある。【０００８】
本願に係わる関連技術を開示するものとして、特許文献１にはＬＤＧＭ(Low Dencity Generation Matrix)構造を採用した検査行列生成方法についての記載があり（段落００３０、００３５等）、特許文献２には低密度パリティ検査符号を用いる誤り訂正符号化方法についての記載があり（段落００２３等）、特許文献３には低密度パリティ検査畳み込み符号（ＬＤＰＣ−ＣＣ）符号化器についての記載がある（段落００４８等）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開第２００７−０１８０６５号パンフレット（段落００３０、００３５等）
【特許文献２】国際公開第２００７−１３２６５６号パンフレット（段落００２３等）
【特許文献３】特開２００９−１７７７７５号公報
【非特許文献】
【００１０】
【非特許文献１】著者  ロバート  ギャラガ（Ｒｏｂｅｒｔ  Ｇａｌｌａｇｅｒ）題名  ロー・デンシティ  パリティ・チェック  コーズ（Ｌｏｗ−Ｄｅｎｓｉｔｙ  Ｐａｒｉｔｙ−Ｃｈｅｃｋ  Ｃｏｄｅｓ）発行元  アイトリプルイー  トランザクションズ  オン  インフォメーション  セオリー（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｔｈｅｏｒｙ）発行年月日  １９６２年１月説明頁  第２１頁から第２８頁
【非特許文献２】著者  ディー・ジェー・シー  マッカイ（Ｄ．Ｊ．Ｃ．  ＭａｃＫａｙ）題名  グット  エラー・コレクティング  コーズ  ベースト  オン  ベリー  スパース  メトリシィーズ（Ｇｏｏｄ  Ｅｒｒｏｒ−Ｃｏｒｒｅｃｔｉｎｇ  Ｃｏｄｅｓ  Ｂａｓｅｄ  ｏｎ  ｖｅｒｙ  ｓｐａｒｓｅ  ｍａｔｒｉｃｅｓ）発行元  アイトリプルイー  トランザクションズ  オン  インフォメーション  セオリー（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  Ｉｎｆｏｒｍａｔｉｏｎ  Ｔｈｅｏｒｙ）発行年月日１９９９年３月説明頁  第３９９頁から第４３１頁
【発明の概要】
【発明が解決しようとする課題】
【００１１】
低密度パリティ検査符号を含む誤り訂正符号化方式は、一般にフレーム長を長くするほど、より大きな符号化利得が得られるが、その一方で、フレーム長が非常に長い場合、その符号化と復号処理に多くの計算量を必要とし、符号化、及び復号装置が複雑化、大規模化する点が問題である。特に単純に擬似巡回型低密度パリティ検査符号の段数を大きくしてフレーム長を長くした場合には、フレーム長の増大に伴う符号化利得の改善度は少なく、本質的な解決には至らない。
［発明の目的］
本発明の典型的な目的の１つは、フレーム長が長く、大きな符号化利得を持つ誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正符号化プログラムを提供すると共に、フレーム長の短い前記擬似巡回型低密度パリティ検査符号と同程度となる、小規模かつ高速処理が可能な誤り訂正符号化装置、誤り訂正符号化方法および誤り訂正符号化プログラムを提供することにある。
【課題を解決するための手段】
【００１２】
本発明に係わる第１の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置と、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置である。【００１３】
本発明に係わる第２の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した、最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置である。【００１４】
本発明に係わる第３の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを巡回加算して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法である。【００１５】
本発明に係わる第４の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該擬似巡回型低密度パリティ検査符号の符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算を行って算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法である。【００１６】
本発明に係わる第５の態様(aspect)は、コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置として機能させ、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラムである。【００１７】
本発明に係わる第６の態様(aspect)は、コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置として機能させるためのプログラムであって、
前記コンピュータは、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルを、備え、
前記コンピュータを、長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラムである。
【発明の効果】
【００１８】
本発明によれば、フレーム長の増大によって符号化利得が大きく改善される効果がある。【００１９】
本発明に係わる装置では短いフレーム長の、構成が単純な該擬似巡回型低密度パリティ検査符号化装置とそれよりもさらに単純な構成の巡回加算装置を主な構成要素としており、フレーム長の増大に比例した回路規模の増大を伴うことなく、符号化利得の大きな符号化方法の提供が可能となる。
【図面の簡単な説明】
【００２０】
【図１】本発明に係わる誤り訂正符号化装置の一実施形態の構成を示すブロック図である。
【図２】伝送フレーム構成の一例を示す図である。
【図３】擬似巡回型低密度パリティ検査符号に関する符号化装置の一構成例を示すブロック図である。
【図４】巡回加算装置の一構成例を示すブロック図である。
【図５】本発明に係わる誤り訂正符号化装置に関する他の実施形態の一例を示すブロック図である。
【図６】本発明に係わる誤り訂正符号化装置の巡回加算装置と符号化装置の動作を示すフローチャートである。
【図７】本発明に係わるプログラムにより誤り訂正符号化装置として動作するコンピュータの一例を示す図である。
【図８】本実施形態の誤り訂正符号化装置を送信装置に用いた例を示すブロック図である。
【図９】図１に示した本発明に係わる誤り訂正符号化装置の一実施形態の変形例となる構成を示すブロック図である。
【発明を実施するための形態】
【００２１】
次に、本発明の実施の形態について図面を参照して詳細に説明する。 
【００２２】
図１は本発明の一実施形態の誤り訂正符号化装置全体の構成を示すブロック図である。図９は図１の構成において、スイッチ３に長さＫ×Ｌビットの情報データ系列を入力して出力できる構成としたものである。本実施形態の誤り訂正符号化装置は、長さＫ×Ｌビットの情報データ系列が入力され（Ｋ、Ｌは正整数であり、Ｋは正整数ｍの倍数であって、Ｋ＝ｋ×ｍであり、Ｌはｋ以下である）、該長さＫ×Ｌビットの情報データ系列から、長さＫ＋Ｒ×（Ｌ＋１）ビットの冗長データ系列を算出して出力する（Ｒはｍの倍数であって、正整数ｒに関して、Ｒ＝ｒ×ｍ）。図９ではさらにスイッチ１−３から情報データ系列を出力し、冗長データ系列と該情報データ系列とを併せて図２の形式の符号データ系列を生成するようにしたものである。図１の構成では、図１のスイッチ１−３から出力される冗長データ系列を情報データ系列に加えることで図２の形式の符号データ系列を生成することができる。以下、図９の構成について説明するが、スイッチ３から情報データ系列が出力される点を除いて図１の構成も同様に動作する。
【００２３】
図９に示すように本実施形態の誤り訂正符号化装置は、数１の検査行列を持つ、ｍ段擬似巡回型低密度パリティ検査符号の符号化装置１−１、排他的論理和とフィードバックシフトレジスタおよびセレクタからなる巡回加算装置１−２、及び入出力データ切替のためのスイッチ１−３，１−４を備えている。必要に応じて、スイッチ１−３の後段に、出力順序を並び替えて出力したり、計算による遅延調整に使用するバッファとして使用するメモリ（記憶装置）を付加してもよい。
【００２４】
符号化装置１−１は、長さＫの情報データ系列を、長さＮの系列に符号化し（Ｎ＝Ｋ＋Ｒであり、ｍの倍数であって、Ｎ＝ｎ×ｍ）、Ｒビットの冗長データを生成する。巡回加算装置１−２は、Ｋ×Ｌビットの情報データを入力し、Ｋビットのデータを出力する。巡回加算装置１−２からのＫビットの出力データを、スイッチ１−４を介して符号化装置１−１に入力することにより、Ｒビットの冗長データを生成することができる。
【００２５】
長さＫ×Ｌの情報データを、スイッチ１−３を介して出力する。長さＫ×Ｌの情報データを符号化装置１−１でＲ×Ｌの冗長データを生成して保持する。巡回加算装置１−２からのＫビットの出力データを、スイッチ１−３を介して出力する一方、スイッチ１−４を介して符号化装置１−１に入力する。符号化装置１−１にＫビットのデータ入力することでＲビットの冗長データを生成し、このＲビットの冗長データを保持されたＲ×Ｌの冗長データに加えることで、Ｒ×（Ｌ＋１）ビットの冗長データを符号化装置１−１からスイッチ１−３を介して出力する。こうして、出力された、長さＫ×Ｌの情報データ、巡回加算装置１−２より出力されるＫビットのデータ、及びＲ×（Ｌ＋１）ビットの冗長データにより図２の形式の符号データ系列（Ｋ＋Ｒ）×（Ｌ＋１）ビットを生成する。
【００２６】
図９において、スイッチ１−３は、長さＫ×Ｌの情報データ、Ｋビットのデータ、Ｒ×（Ｌ＋１）ビットの冗長データを切り換えて順次出力する。図１の構成では、スイッチ１−３は、Ｋビットのデータ、Ｒ×（Ｌ＋１）ビットの冗長データを切り換えて出力する。
【００２７】
図３は、本実施形態の誤り訂正符号化装置の構成要素である擬似巡回型低密度パリティ検査符号の符号化装置の一構成例を示すブロック図である。尚、ここでは説明を簡単にするため、擬似巡回型低密度パリティ検査符号に関する数１の検査行列について、その成分となる行列Ｐｉ，ｊの内（ｉは０からｒ−１の間の整数、ｊは０からｎ−１の間の整数）、左からｒ−１列ブロック分を次の数２の２重対角型にしたものとする。
【００２８】
【数２】
2012128309.tif 000004
ここで、Ｉはｍ×ｍ単位行列を表す。また、左からr番目の列ブロック（Ｐ０，ｋ，Ｐ１，ｋ，…，Ｐｒ−１，ｋ）Ｔについて、Ｐ０，ｋ＋Ｐ１，ｋ＋…＋Ｐｒ−１，ｋ＝Ｉ が成立するものとする。図３の装置は、最大ｋ×（ｒ−１）＋ｒ×（ｒ−１）／２個のｍビットのレジスタ３−１、最大ｋ×ｒ＋ｒ−１個のｍビットの巡回シフト回路３−２、３−３、最大ｒ個のセレクト回路３−４に加えて、排他的論理和回路３−５、メモリ３−６を備えている。
【００２９】
図４は、本実施形態の誤り訂正符号化処理装置の構成要素である巡回加算装置の一構成例を示すブロック図である。ｋ個のレジスタ４−１と排他的論理和回路４−２、及び巡回シフト回路４−３を備え、ｋブロックのデータを入力し（１ブロックはｍビット）、各々ｋ個のレジスタに保持されたｍビットデータと排他的論理和加算した後、レジスタに保持する。
【００３０】
［動作の説明］
図９に示した誤り訂正符号化装置の動作について説明する。図１に示した誤り訂正符号化装置の動作は長さＫ×Ｌビットの情報データ系列がスイッチ１−３から出力されない点を除いて同じである。図９に示した本実施形態の誤り訂正符号化装置は長さＫ×Ｌビットの情報データ系列を入力し、そのまま出力した後、それに引き続いて、誤り訂正符号化装置によって算出された長さＫ＋Ｒ×（Ｌ＋１）ビットの冗長系列を出力する。ここで、Ｋ、Ｒは正整数であり、正整数ｍ、ｋ、ｒによって、Ｋ＝ｋ×ｍ、Ｒ＝ｒ×ｍと表される。また、Ｌは該正整数ｋ以下の正整数である。情報系列と冗長系列を合わせたフレーム全体は図２に示したように、（Ｋ＋Ｒ）×（Ｌ＋１）ビットからなる。
【００３１】
図９に一構成例を示した誤り訂正符号化装置では、長さＫ×Ｌビットの情報系列を、最大Ｋビットずつ最少でＬ回に分けて入力することが可能であり、以下説明を簡単にするため、Ｋビット単位でＬ回に分けて入力・処理する場合について図６を用いて説明する。
【００３２】
Ｋ×Ｌビットの情報系列を一時点にＫビットずつ入力し、入力したＫビットデータをスイッチ１−３を通してに出力する。また入力したＫビットデータを、スイッチ１−４を通して擬似巡回型低密度パリティ検査符号の符号化装置１−１に入力すると共に、巡回加算装置１−２にも入力する（ステップＳ１１）。Ｌ時点後にＫ×Ｌビットの情報系列のすべての入力が終了した段階で、スイッチ１−３を中央の端子に切替えると共に、スイッチ１−４を下側の端子に切り替える。ここで、擬似巡回型低密度パリティ検査符号の符号化装置１−１にはＲ×Ｌの冗長データが生成され保持されている（ステップＳ１２）。次いで巡回加算装置１−２からＫビットの冗長データを出力し、スイッチ１−３を通して出力とすると共に、スイッチ１−４を経由して擬似巡回型低密度パリティ検査符号化の符号化装置１−１に入力する（ステップＳ１３)。入力されたＫビットの冗長データにより擬似巡回型低密度パリティ検査符号化装置１−１で生成されたＲビットの冗長データを、保持されていたＲ×Ｌの冗長データと加えることで、Ｒ×（Ｌ＋１）ビットの冗長データとなる。最後にスイッチ１−３を最下段に切替え、擬似巡回型低密度パリティ検査符号化装置１−１から、Ｒ×（Ｌ＋１）ビットの冗長データを出力する（ステップＳ１４）。先に出力されたＫ×Ｌビットデータ、Ｋビットの冗長データにＲ×（Ｌ＋１）ビットの冗長データを加えると（Ｋ＋Ｒ）×（Ｌ＋１）ビットの冗長系列となる（ステップＳ１５）。
【００３３】
図３の擬似巡回型低密度パリティ検査符号の符号化装置は、Ｋビットデータに対して、Ｒビットの冗長データを計算する。前記のようにＫ＝ｋ×ｍであり、Ｒ＝ｒ×ｍである。Ｋビットの入力データをｋブロックのデータｕ0, ｕ1, …, ｕｋ−１と表記し（１ブロックはｍビット）、Ｒビットの冗長データをｒブロックのデータｐ0, ｐ1, …, ｐｒ−１と表記する。
【００３４】
ｋブロックのデータｕ0, ｕ1, …, ｕｋ−１を図３の左上に示したｋ個の入力端子から入力し、入力された各ブロックは、巡回シフト回路３−２を通して巡回シフトされる。例えば、ブロックデータｕｉ＝ｕｉ,０ｕｉ,１…ｕｉ,ｍ−１は巡回シフト回路によって、次の数３に示すように巡回シフトされる（ｉは０からｋ−１の間の整数）。
【００３５】
【数３】
2012128309.tif 000005
数３におけるシフト量はｈであり（ｈは０からｍ−１の間の整数）、各シフト量は数２の検査行列の成分であるｍ×ｍ行列Ｐｉ，ｊ によって指定される。該成分行列Ｐｉ，ｊ は零行列か、もしくは数４に示した形の巡回置換行列である。
【００３６】
【数４】
2012128309.tif 000006
尚、数４の行列において空白部分は零とする。前記成分行列Ｐｉ，ｊ と図３中の巡回シフト回路３−２のシフト量の対応について説明する。ｖ（ｉ，ｊ）を該行列Ｐｉ，ｊ の最上段の行ベクトルの非零成分位置とする。該行列Ｐｉ，ｊ が数４の巡回置換行列の場合には、ｖ（ｉ，ｊ）＝ｈとする。また、Ｐｉ，ｊ が零行列の場合は、便宜上ｖ（ｉ，ｊ）＝０とする。
【００３７】
図３に一例を示した装置構成では、ｋ個の入力端子に沿って、図中の上段部に配置された巡回シフト回路３−２は全部でｋ×ｒ個あり、下段部に配置された巡回シフト回路３−３は全部でｒ−１個ある。
【００３８】
前記上段部に配置されたｋ×ｒ個の巡回シフト回路３−２について、入力端子に近い最左端の列に位置するｋ個の巡回シフト回路３−２におけるシフト量は、上から順にｖ（ｒ−１，０），ｖ（ｒ−１，１），…，ｖ（ｒ−１，ｋ−１）である。また左から２列目に位置するｋ個の巡回シフト回路におけるシフト量は、上から順位にｖ（０，０）−ｖ（ｒ−１，０），ｖ（０，１）−ｖ（ｒ−１，１），…，ｖ（０，ｋ−１）−ｖ（ｒ−１，ｋ−１）である。以下、左から第ｔ列目に位置するｋ個の巡回シフト回路におけるシフト量は、上から順にｖ（ｔ−２，０）−ｖ（ｔ−３，０），ｖ（ｔ−２，１）−ｖ（ｔ−３，１），…，ｖ（ｔ−２，ｋ−１）−ｖ（ｔ−３，ｋ−１）となる（ｔは３からｒの間の整数）。尚、シフト量が０である時は、恒等変換であるから、巡回シフト回路３−２を省略することができる。
【００３９】
また、前記下段部に配置されたｒ−１個の巡回シフト回路３−３におけるシフト量は、図３中の左から順に、ｖ´（０，ｋ），ｖ´（１，ｋ），…，ｖ´（ｒ−２，ｋ）である。尚、ｖ´（ｉ，ｋ）は、Ｐｉ，ｋ が零行列でない場合は前記のｖ（ｉ，ｋ）と同じであり（ｉは０からｒ−２の間の整数）、Ｐｉ，ｋ が零行列の場合は、図３において、対応する巡回シフト回路３−３は、入力にかかわらず零を出力するものとする（結線しないことと同じ）。
【００４０】
前記ｋブロックの入力データｕ0, ｕ1, …, ｕｋ−１は前記の方法で決定されたシフト量を持つ巡回シフト回路３−２によって順次巡回シフトされると共に、セレクタ３−４を通して、排他的論理和回路３−５によってビット毎に排他的論理和演算が施される。ここで、セレクタ３−４は、次段の排他的論理和回路３−５が前記巡回シフトに対応する前記行列Ｐｉ，ｊ が数４の巡回置換行列からなるものだけについて演算を行うように選択する。即ち、図３中最左端に位置するセレクタ３−５は、数２中の成分行列Ｐｒ―１，０，Ｐｒ―１，１，…，Ｐｒ―１，ｋ−１の中で、数４の形の巡回置換行列に対応する巡回シフト回路の出力のみを選択し、Ｐｒ―１，０，Ｐｒ―１，１，…，Ｐｒ―１，ｋ−１の中に零行列がある場合、零行列に対応する巡回シフト回路の出力は選択しない。また、図３中の左から２番目に配置されたセレクタについては、数２中の成分行列Ｐ０，０，Ｐ０，１，…，Ｐ０，ｋ−１の中で、数４の形の巡回置換行列に対応する巡回シフト回路の出力のみを選択し、Ｐ０，０，Ｐ０，１，…，Ｐ０，ｋ−１の中に零行列がある場合、零行列に対応する巡回シフト回路の出力は選択しない。以下同様に、図３中の左からｔ番目に配置されたセレクタについては、数２中の成分行列Ｐｔ−２，０，Ｐｔ−２，１，…，Ｐｔ−２，ｋ−１の中で、数４の形の巡回置換行列に対応する巡回シフト回路の出力のみを選択し、Ｐｔ−２，０，Ｐｔ−２，１，…，Ｐｔ−２，ｋ−１の中に零行列がある場合、零行列に対応する巡回シフト回路の出力は選択しない（ｔは３からｒの間の整数）。
【００４１】
以上に示した構成により、図３のｒ個のセレクタ３−４の出力に位置する排他的論理和回路３−５の出力は次の数５に示したｗ０，ｗ１，…，ｗｒ−１に一致する。
【００４２】
【数５】
2012128309.tif 000007
尚、前記ｒ個の排他的論理和回路３−５の内、左端の出力がｗｒ−１に一致し、左から２番目の出力がｗ０に一致する。以下、左からｔ番目の出力がｗｔ−２に一致する（ｔは３からｒの間の整数）。数５のｗ０，ｗ１，…，ｗｒ−１から、次に示す数６によって、ｒブロックからなる冗長データp0, p1, …, pｒ−1を算出する。
【００４３】
【数６】
2012128309.tif 000008
図３に示した装置の下段ｒ行からなるレジスタと巡回シフト回路３−３によって、ｐ0, ｐ1, …, ｐｒ−１を算出し、メモリ３−６に保持する。同様の操作をＬ回行うことで、Ｋ×Ｌビットの入力データに対して、Ｒ×Ｌビットの冗長データがメモリ３−６に保持される。
【００４４】
本実施形態の図９の装置に入力されたＫ×Ｌビットのデータを、擬似巡回型低密度パリティ検査符号の符号化化装置１−１（図３）に入力し、Ｒ×Ｌビットの冗長データを算出するのと同時に、前記Ｋ×Ｌビットの入力データを巡回加算装置１−２に入力する。
【００４５】
図４に一構成例を示した巡回加算装置では、図３の擬似巡回型低密度パリティ検査符号化装置と同様に、ｋブロックのデータｕ0, ｕ1, …, ｕｋ−１を入力する（１ブロック＝ｍビット）。該入力されたｋブロックのデータは、各々巡回シフト回路４−３によって巡回シフトされ、環状に結線されたｋ個のレジスタの各々に保持されたｍビットデータと排他的論理和演算された後、レジスタに保持される。尚、各レジスタの初期値は零とする。このようにＫ×ＬビットのデータをＫビット（＝ｋブロック）ずつ、Ｌ時点に渡って入力し、処理することにより、Ｋ×Ｌビットの入力データに対して算出されたｋブロックのデータが、図４中のｋ個のレジスタに保持される。
【００４６】
前記Ｋ×Ｌビットのデータを入力した後、図４の巡回加算装置におけるｋ個のレジスタに保持されたｋブロックのデータを、スイッチ１−３を通して本実施形態の誤り訂正符号化装置の出力とすると共に、スイッチ１−４を通して、擬似巡回型低密度パリティ検査符号化装置１−１（図３）へ入力する。図３に構成例を示した擬似巡回型低密度パリティ検査符号化装置の動作説明で説明した動作と全く同様にして、図４の巡回加算装置の出力であるｋブロックのデータからｒブロックの冗長データを算出し、メモリ３−６に保持する。該メモリ３−６に保持された冗長データ数はトータルＲ×（Ｌ＋１）ビットとなる。
【００４７】
前記図４の巡回加算装置のレジスタに保持されたｋブロックのデータを、スイッチ１−３を通して、図９の誤り訂正符号化装置の算出した冗長データの一部として出力した後、前記擬似巡回型低密度パリティ検査符号化装置内のメモリ３−６に保持された冗長データＲ×（Ｌ＋１）ビットを順次出力する。
【００４８】
以上の動作によって、本実施形態の符号化装置(図９）は、Ｋ×Ｌビットの情報データに対して、Ｋ＋Ｒ×（Ｌ＋１）ビットの冗長データを算出し、図２に一例を示したフレーム形式で出力する。
【００４９】
本発明の誤り訂正符号化装置の他の実施形態の一例を示すブロック図を図５に示す。図５の誤り訂正符号化装置は図９と同様に、擬似巡回型低密度パリティ検査符号化装置５−１、巡回加算装置５−２、切替スイッチ５−３，５−４を備え、さらにそれに加えて、行列データ保存テーブル５−６を備えた構成とする。
【００５０】
行列データ保存テーブル５−６は、数２に示した検査行列Ｈ の成分行列となる行列 Ｐｉ，ｊ から（ｉは０からｒ−１の間の整数、ｊは０からｋの間の整数）、前記の方法によって定まる巡回シフト回路３−２、３−３のシフト量と、セレクタ３−４の選択パターンを最大（Ｌ＋１）種類分保持し、さらに巡回加算装置(図４）における巡回シフト回路４−３のシフト量を最大Ｌ個分保持する。これらのデータを、擬似巡回型低密度パリティ検査符号化装置５−１および巡回加算装置５−２に供給する。
【００５１】
該擬似巡回型低密度パリティ検査符号化装置の構成、及び動作は、図３の一構成例を用いた説明と同様であり、入力データをｋブロック毎に処理し、ｒブロックのデータをメモリに保持する。ここで、行列データ保存テーブル５−６の設置により、巡回シフト回路３−２、３−３のシフト量とセレクタの選択パターンを固定化するのでなく、ｋブロック入力毎に、該シフト量と該セレクタ選択パターンを変えることが可能となる。これにより、さらに訂正能力に優れた誤り訂正符号の符号化装置とすることが可能となる。
【００５２】
巡回加算回路(図４）についても同様であり、ｋブロックのデータが入力される毎に、行列データ保存テーブル５−６に保持されたデータによって、巡回シフト回路４−３のシフト量を可変にすることで固定化された場合よりも、さらに訂正能力に優れた誤り訂正符号の符号化装置とすることが可能となる。
【００５３】
次に具体的な数値例を用いて、本実施形態の誤り訂正符号化装置(図９）について説明する。前記の正整数ｍ、ｋ、ｒ、Ｌを各々ｍ＝３１、ｋ＝３２、ｒ＝５、Ｌ＝３１とすると、Ｋ＝ｋ×ｍ＝３２×３１＝９９２、Ｒ＝ｒ×ｍ＝５×３１＝１５５であるから、本実施形態の誤り訂正符号化装置は、Ｋ×Ｌ＝９９２×３１＝３０７５２ビットの情報データに対して、Ｋ＋Ｒ×（Ｌ＋１）＝９９２＋１５５×３２＝５９５２ビットの冗長データを算出する。伝送フレームは、全部で３０７５２＋５９５２＝３６７０４ビットからなるため、本実施形態の符号化装置は（３６７０４，３０７５２）符号の符号化装置となる。伝送フレーム中の情報ビットの割合を示す符号化率は約８４％である。
【００５４】
本実施形態における擬似巡回型低密度パリティ検査符号化装置１−１は、Ｋ＝９９２ビットの情報に対し、１５５ビットの冗長データを算出するため、（１１４７，９９２）符号の符号化装置である。本実施形態による（３６７０４，３０７５２）符号の誤り訂正符号化装置は、１／３２の長さの該（１１４７，９９２）符号の符号化装置に巡回加算装置を備えた、単純な構成であり、フレーム長の増大に比例した回路規模の増大を伴うことなく、符号化利得の大きな符号化方法の提供が可能となる。該（３６７０４，３０７５２）符号は、前記のサム・プロダクト（ｓｕｍ−ｐｒｏｄｕｃｔ）アルゴリズム、ミン・サム（ｍｉｎ−ｓｕｍ）アルゴリズムなどの繰り返し復号方式を用いることによって、誤りを訂正でき、加法的白色雑音通信路において、二相位相変調方式を適用した場合、理論限界まで約0.9dBの非常に高い符号化利得を得ることができる。
【００５５】
以上により、本実施形態に係わる誤り訂正符号化装置は、符号化処理の高速化、符号化処理動作時における消費電力低下等の効果があり、人工衛星への搭載等、回路リソース、消費電力等に厳しい条件下での運用に効果を発揮する。
【００５６】
本実施形態に係わる誤り訂正符号化装置は専用ＩＣ等のハードウェアで構成される。しかし、図１又は図９に示す構成部の全部又は一部の機能をコンピュータを用いてソフトウェアで実現することもできる。すなわち、本発明はプログラムとして実現することができる。図７は本発明に係わるプログラムにより誤り訂正符号化装置として動作するコンピュータの一例を示す図である。
【００５７】
コンピュータをＣＰＵ１０４、ハードディスク等のディスク装置（ＲＯＭ等の記憶手段であってもよい）１０５、キーボード等の入力部１０１、ＲＡＭ等のメモリ１０３、液晶ディスプレイ等の表示部１０２で構成し、疑似巡回型低密度パリティ検査符号化装置１−１、巡回加算装置１−２の動作及びスイッチ１−３、１−４の切換動作をプログラムで記述し、このプログラムをハードディスク等のディスク装置１０５に記憶し、演算に必要な情報をＲＡＭ等のメモリ１０３に記憶し、ＣＰＵ１０４で当該プログラムを動作させることで、本実施形態の誤り訂正符号化装置の機能をプログラムで実現することができる。１０６は各部を接続するバスである。当該プログラムは、ＤＶＤ、ＣＤ−ＲＯＭ、ＵＳＢメモリ等のコンピュータ読み取り可能な記録媒体に記録し、ハードディスクにインストールすることで、コンピュータに読み込むことができる。
【００５８】
本実施形態では、符号化処理の高速化、符号化処理動作時における消費電力低下等の効果があり、人工衛星への搭載等、回路リソース、消費電力等に厳しい条件下での運用に効果を発揮する。図８は本実施形態の誤り訂正符号化装置を送信装置に用いた例を示すブロック図である。図８は伝送装置を示し、送信装置１、受信装置２、送信装置１と受信装置２とを接続する伝送路７からなる。この伝送装置は特開２０１１−２２３３９５号公報の図３に開示された構成であり、詳細は特開２０１１−２２３３９５号公報に開示されている。
【００５９】
入力されたHD-SDI信号は誤り訂正符号化装置１０−１〜１０−６のそれぞれ符号化される。この誤り訂正符号化装置１０−１〜１０−６に本実施形態の誤り訂正符号化装置を用いる。誤り訂正符号化装置１０−１〜１０−６で符号化されたHD-SDI信号は多重化装置１１で多重化され、送信機１２で、伝送路７を介して受信装置２に送信される。受信装置２では受信機で多重信号を分離し、誤り訂正復号装置２２−１〜２２−６で復号化される。なお、HD-SDI信号は、SMPTE（Society of Motion Picture and Television Engineers）の２９２Ｍｄｅ規格化されている、非圧縮のＨＤＴＶ映像と音声信号を多重化して伝送するシリアルデジタルインターフェース規格の信号である。なお、図８の構成例は本実施形態の誤り訂正符号化装置を送信装置に適用した一例を示すもので、特にかかる構成や用途に限定されるものではない。
【００６０】
また、上述した実施形態は、本発明の好適な実施形態ではあるが、上記実施形態のみに本発明の範囲を限定するものではなく、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。そのため、前述した各実施形態は単なる例示にすぎず、限定的に解釈されるべきではない。本発明の範囲は特許請求の範囲によって示すものであって、明細書や要約書の記載には拘束されない。さらに、特許請求の範囲の均等範囲に属する変形や変更はすべて本発明の範囲内のものである。
【００６１】
本願は、２０１１年３月２２日に出願された特願２０１１−０６２３７２号を基礎とする優先権を主張するものである。そして、特願２０１１−０６２３７２号に開示された全ての内容は本願の内容に含まれる。
【００６２】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下の構成には限られない。
【００６３】
（付記１）
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置と、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置。
【００６４】
（付記２）
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した、最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置。
【００６５】
（付記３）
付記１または２に記載の誤り訂正符号化装置において、
前記巡回加算装置からの出力、又は前記符号化装置からの出力を出力する第１のスイッチと、
前記長さｋ×ｍ×Ｌビットの情報データと前記巡回加算装置からの出力のいずれかを前記符号化装置に入力する第２のスイッチと、を備え、
前記長さｋ×ｍ×Ｌビットの情報データが入力された前記巡回加算装置から前記第１のスイッチを介して前記ｋ×ｍビットのデータを出力し、
前記長さｋ×ｍ×Ｌビットの情報データを前記第２のスイッチを介して前記符号化装置に入力し、前記符号化装置で前記長さｒ×ｍ×Ｌビットの冗長データを生成して保持し、
前記第２のスイッチを切り替えて、前記巡回加算装置からの前記ｋ×ｍビットのデータを前記符号化装置に入力することで生成されたｒ×ｍビットの冗長データを、前記ｒ×ｍ×Ｌビットの冗長データに加えてｒ×ｍ×（Ｌ＋１）の冗長データを生成し、
前記第１のスイッチを切り替えることで、前記符号化装置からｒ×ｍ×（Ｌ＋１）の冗長データを出力する誤り訂正符号化装置。
【００６６】
（付記４）
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを巡回加算して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データとを加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法。
【００６７】
（付記５）
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該擬似巡回型低密度パリティ検査符号の符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算を行って算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法。
【００６８】
（付記６）
コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置として機能させ、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラム。
【００６９】
（付記７）
コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置として機能させるためのプログラムであって、
前記コンピュータは、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルを、備え、
前記コンピュータを、長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットのデータと、該ｋ×ｍビットのデータを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラム。
【００７０】
（付記８）
付記１から３のいずれかの誤り訂正符号化装置を用いた送信装置。
【００７１】
（付記９）
請求項３に記載の誤り訂正符号化装置において、
前記第１のスイッチはさらに切り替えにより、前記長さｋ×ｍビットの情報データを出力する誤り訂正符号化装置。
【産業上の利用可能性】
【００７２】
本発明の活用例として、衛星通信における、所要電力の低減、あるいは光通信システムにおけるデータ伝送の長延化などのシステム構成上の要件を満たすための誤り訂正技術としての適用が挙げられる。
【符号の説明】
【００７３】
１−１  擬似巡回型低密度パリティ検査符号化装置
１−２  巡回加算装置
１−３，１−４  切替スイッチ
３−１  レジスタ
３−２，３−３  巡回シフト回路
３−４  セレクタ
３−５  排他的論理和回路
３−６  メモリ
４−１  レジスタ
４−２  排他的論理和
４−３  巡回シフト回路
５−１  擬似巡回型低密度パリティ検査符号化装置
５−２  巡回加算装置
５−３，５−４  切替スイッチ
５−６  行列データ保存テーブル
【図１】
2012128309.tif 000009
【図２】
2012128309.tif 000010
【図３】
2012128309.tif 000011
【図４】
2012128309.tif 000012
【図５】
2012128309.tif 000013
【図６】
2012128309.tif 000014
【図７】
2012128309.tif 000015
【図８】
2012128309.tif 000016
【図９】
2012128309.tif 000017
【手続補正書】
【提出日】平成25年9月20日(2013.9.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置と、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置。
【請求項２】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した、最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置。
【請求項３】
請求項１または２に記載の誤り訂正符号化装置において、
前記巡回加算装置からの出力、又は前記符号化装置からの出力を出力する第１のスイッチと、
前記長さｋ×ｍ×Ｌビットの情報データと前記巡回加算装置からの出力のいずれかを前記符号化装置に入力する第２のスイッチと、を備え、
前記長さｋ×ｍ×Ｌビットの情報データが入力された前記巡回加算装置から前記第１のスイッチを介して前記ｋ×ｍビットの冗長データを出力し、
前記長さｋ×ｍ×Ｌビットの情報データを前記第２のスイッチを介して前記符号化装置に入力し、前記符号化装置で前記長さｒ×ｍ×Ｌビットの冗長データを生成して保持し、
前記第２のスイッチを切り替えて、前記巡回加算装置からの前記ｋ×ｍビットの冗長データを前記符号化装置に入力することで生成されたｒ×ｍビットの冗長データを、前記ｒ×ｍ×Ｌビットの冗長データに加えてｒ×ｍ×（Ｌ＋１）の冗長データを生成し、
前記第１のスイッチを切り替えることで、前記符号化装置からｒ×ｍ×（Ｌ＋１）の冗長データを出力する誤り訂正符号化装置。
【請求項４】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを巡回加算して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法。
【請求項５】
情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該擬似巡回型低密度パリティ検査符号の符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算を行って算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記行列データ保存テーブルに保持したパラメータで指定した擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法。
【請求項６】
コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置として機能させ、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラム。
【請求項７】
コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置として機能させるためのプログラムであって、
前記コンピュータは、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルを、備え、
前記コンピュータを、長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明に係わる第１の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置と、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明に係わる第２の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、
ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した、最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化装置である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明に係わる第３の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを巡回加算して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
本発明に係わる第４の態様(aspect)は、情報データから、誤り訂正用の冗長データを算出する誤り訂正符号化装置の誤り訂正符号化方法であって、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置と、該擬似巡回型低密度パリティ検査符号の符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルと、を備え、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の擬似巡回型低密度パリティ検査符号の符号化をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算を行って算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記行列データ保存テーブルに保持したパラメータで指定した擬似巡回型低密度パリティ検査符号の符号化を適用して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出する誤り訂正符号化方法である。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明に係わる第５の態様(aspect)は、コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタ及び排他的論理和を有する巡回加算装置として機能させ、
長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラムである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
本発明に係わる第６の態様(aspect)は、コンピュータを、
長さｋ×ｍビットの情報データに対して、ｒ×ｍビットの冗長データを算出する擬似巡回型低密度パリティ検査符号の符号化装置と（ｋ、ｍ、ｒは正の整数）、ｋ×ｍビットのシフトレジスタと排他的論理和からなる巡回加算装置として機能させるためのプログラムであって、
前記コンピュータは、該符号化装置の演算方法を指定するパラメータと該巡回加算装置の演算方法を指定するパラメータを複数保持する行列データ保存テーブルを、備え、
前記コンピュータを、長さｋ×ｍ×Ｌビットの情報データに対して（Ｌはｋ以下の正整数）、該行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ＋１種類の符号化装置をＬ回適用して算出した長さｒ×ｍ×Ｌビットの冗長データと、該長さｋ×ｍ×Ｌビットの情報データを前記行列データ保存テーブルに予め保持したパラメータで指定した最大Ｌ種類の巡回加算装置に入力して算出したｋ×ｍビットの冗長データと、該ｋ×ｍビットの冗長データを前記行列データ保存テーブルに保持したパラメータで指定した符号化装置に入力して算出したｒ×ｍビットの冗長データと、を加えた長さ（ｒ×ｍ×（Ｌ＋１）＋ｋ×ｍ）ビットを冗長データとして算出するためのプログラムである。
【国際調査報告】
2012128309.tif 000018
2012128309.tif 000019