(57)【要約】  差動電流源は、ソースがそれぞれ電源に接続された２個のソーストランジスタと、２個のソーストランジスタのドレインにそれぞれ接続された第１端子および第２端子と、それぞれが出力端子である第３端子および第４端子と、を有するミキサ回路と、を備え、ミキサ回路は、ローカル信号に応じて、第１端子と第３端子を接続すると共に第２端子と第４端子を接続した第１接続状態と、第１端子と第４端子を接続すると共に第２端子と第３端子を接続した第２接続状態と、の間で接続状態を変化させ、１／ｆノイズを低減する。
2012124106.tif 000002
【特許請求の範囲】
【請求項１】
ソースがそれぞれ電源に接続された２個のソーストランジスタと、
前記２個のソーストランジスタのドレインにそれぞれ接続された第１端子および第２端子と、それぞれが出力端子である第３端子および第４端子と、を有するミキサ回路と、を備え、
前記ミキサ回路は、ローカル信号に応じて、前記第１端子と前記第３端子を接続すると共に前記第２端子と前記第４端子を接続した第１接続状態と、前記第１端子と前記第４端子を接続すると共に前記第２端子と前記第３端子を接続した第２接続状態と、の間で接続状態を変化させることを特徴とする差動電流源。
【請求項２】
一方の端子が前記第３端子および前記第４端子にそれぞれ接続され、他方の端子がそれぞれ当該差動電流源の出力端子として動作する２個のカスケードトランジスタを備える請求項１記載の差動電流源。
【請求項３】
前記ミキサ回路は、
前記第１端子と前記第３端子の間に接続された第１トランジスタと、
前記第２端子と前記第４端子の間に接続された第２トランジスタと、
前記第１端子と前記第４端子の間に接続された第３トランジスタと、
前記第２端子と前記第３端子の間に接続された第４トランジスタと、を備え、
前記ローカル信号は、差動ローカル信号であり、
前記差動ローカル信号の一方が、前記第１トランジスタおよび前記第２トランジスタのゲートに印加され、
前記差動ローカル信号の他方が、前記第３トランジスタおよび前記第４トランジスタのゲートに印加される請求項１または２記載の差動電流源。
【請求項４】
前記差動ローカル信号は、抵抗と容量を含むハイパスフィルタを介して、前記第１から第４トランジスタのゲートに印加される請求項３記載の差動電流源。
【請求項５】
前記ミキサ回路の前記第１から第４トランジスタは、前記２個のソーストランジスタと同じ極性のトランジスタである請求項１から４のいずれか１項記載の差動電流源。
【請求項６】
前記ミキサ回路の前記第１から第４トランジスタは、前記２個のソーストランジスタと異なる極性のトランジスタである請求項１から４のいずれか１項記載の差動電流源。
【請求項７】
前記第３端子と前記第４端子の間に接続された容量を備える請求項１から６のいずれか１項記載の差動電流源。
【請求項８】
前記２個のソーストランジスタおよび前記ミキサ回路の前記第１から第４トランジスタは、Ｎチャネルトランジスタである請求項５記載の差動電流源。
【請求項９】
前記２個のソーストランジスタは、Ｎチャネルトランジスタであり、前記ミキサ回路の前記第１から第４トランジスタはＰチャネルトランジスタである請求項６記載の差動電流源。
【請求項１０】
ソースがそれぞれ電源に接続された２個のソーストランジスタと、前記２個のソーストランジスタのドレインにそれぞれ接続された第１端子および第２端子と、それぞれが出力端子である第３端子および第４端子と、を有するミキサ回路と、を備え、前記ミキサ回路は、ローカル信号に応じて、前記第１端子と前記第３端子を接続すると共に前記第２端子と前記第４端子を接続した第１接続状態と、前記第１端子と前記第４端子を接続すると共に前記第２端子と前記第３端子を接続した第２接続状態と、の間で接続状態を変化させる差動電流源と、
一方の端子が前記第３端子および前記第４端子にそれぞれ接続され、他方の端子がそれぞれ前記差動電流源の出力端子として動作する２個のカスケードトランジスタと、
ゲートが前記２個のカスケードトランジスタのゲートと共通に接続された２個の参照トランジスタと、を備え、
前記２個の参照トランジスタの一方は、参照電源と前記第３端子の間に接続され、
前記２個の参照トランジスタの他方は、前記参照電源と前記第４端子の間に接続された差動カレントミラー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動電流源および差動カレントミラー回路に関する。
【背景技術】
【０００２】
アナログ回路では、電流源が広く使用される。【０００３】
図１は、ＮチャネルＭＯＳ（Ｎｃｈ）トランジスタを使用した一般的な電流源の回路図およびノイズ特性を示す図であり、（Ａ）が回路図を、（Ｂ）がノイズ特性を示す。【０００４】
図１の（Ａ）に電流源の一例を示す。電流源は、カスケード（直列）接続されたトランジスタＴｒｓおよびトランジスタＴｒｃを有する。ＴｒｓおよびＴｒｃは、Ｎｃｈトランジスタである。Ｔｒｓは、ソースが電源（ここではグランド）に接続され、Ｔｒｃは、ソースがＴｒｓのドレインに接続される。Ｔｒｓのゲートには所定の電圧Ｖ１が印加され、Ｔｒｃのゲートには所定の電圧Ｖ２が印加される。Ｔｒｃのドレインが電流源の出力端子である。このような電流源は、アナログ回路の電流源として広く使用されている。【０００５】
なお、Ｎｃｈトランジスタの代わりに、Ｐｃｈトランジスタが使用された電流源もある。以下、ＮチャネルＭＯＳ（Ｎｃｈ）を使用した電流源を例として説明を行う。【０００６】
図１の（Ｂ）に示すように、ＭＯＳトランジスタで形成される電流源は、出力に１／ｆノイズが発生することが知られている。図１の（Ｂ）において、破線はＭＯＳトランジスタのサイズが相対的に大きな場合の１／ｆノイズを、実線はＭＯＳトランジスタのサイズが相対的に小さな場合の１／ｆノイズを、それぞれ示す。【０００７】
このような電流源を使用する回路で必要な信号が低周波成分の場合、この１／ｆノイズは低周波で大きくなるため、ＳＮ比を劣化させる。１／ｆノイズは、一般的にトランジスタのゲート面積の１／２乗に反比例するため、１／ｆノイズを小さくするためには、ＭＯＳトランジスタのサイズを大きくする必要があった。これは、チップ面積を増大させ、コストアップにつながる。そのため、ＭＯＳトランジスタのサイズを大きくせずに１／ｆノイズを低減した電流源が要望されていた。【０００８】
一方、近年のアナログ回路では差動回路が主流であり、例えば差動型のＯＴＡ(Operational Transconductance Amplifier)を使用した回路では、差動電流源が使用される。【０００９】
図２は、一般的な差動電流源の回路図である。この差動電流源は、図２に示すように、電流Ｉｐを出力する第１のパスと、電流Ｉｍを出力する第２のパスと、を有する。第１のパスは、カスケード接続した２個のＮｃｈトランジスタＴｒ１およびＴｒ１ｃを有し、Ｔｒ１のソースが電源（ここではグランド）に接続され、Ｔｒ１ｃのドレインが差動電流源の一方の出力端子である。第２のパスは、カスケード接続した２個のＮｃｈトランジスタＴｒ２およびＴｒ２ｃを有し、Ｔｒ２のソースが電源（ここではグランド）に接続され、Ｔｒ２ｃのドレインが差動電流源の他方の出力端子である。バイアス回路１０は、Ｔｒ１およびＴｒ２のゲートに印加する第１バイアス電圧と、Ｔｒ１ｃおよびＴｒ２ｃのゲートに印加する第２バイアス電圧と、を発生する。言い換えれば、図２の差動電流源は、図１の単相の電流源を２つ並列に設けた構成を有する。【００１０】
図３は、差動電流源の使用例を示す図であり、（Ａ）が使用時の回路図であり、（Ｂ）が入力信号ＩｎｐおよびＩｎｍの電圧を、（Ｃ）が出力信号ＯｐおよびＯｍの電流を、示す。図３の（Ａ）に示すように、低電位側差動電流源１００は、並列に設けられた電流源１０１および１０２を有し、高電位側差動電流源２００は、並列に設けられた電流源２０１および２０２を有する。電流源１０１と電流源２０１の間に信号入力トランジスタが接続され、信号入力トランジスタのゲートに差動入力信号の正側電圧信号Ｉｎｐが印加され、信号入力トランジスタと電流源２０１の接続ノードから差動出力信号の負側電流信号Ｏｍが得られる。電流源１０２と電流源２０２の間に信号入力トランジスタが接続され、信号入力トランジスタのゲートに差動入力信号の負側電圧信号Ｉｎｍが印加され、信号入力トランジスタと電流源２０２の接続ノードから差動出力信号の正側電流信号Ｏｐが得られる。【００１１】
差動入力信号ＩｎｐおよびＩｎｍは、図３の（Ｂ）に示すように、差動電圧信号である。差動出力信号ＯｐおよびＯｍは、図３の（Ｃ）に示すように、差動電流信号である。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開平７−２２１５６６号公報
【特許文献２】特開２００９−２８４４２９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
図２に示すように、差動電流源は、単相電流源と同様の構成を有しており、ＭＯＳトランジスタに起因する１／ｆノイズが発生する。そのため、ＭＯＳトランジスタのサイズを大きくせずに１／ｆノイズを低減した差動電流源が要望されていた。【００１４】
実施形態によれば、回路構成により１／ｆノイズを低減した差動電流源が実現される。
【課題を解決するための手段】
【００１５】
発明の一観点によれば、ソースがそれぞれ電源に接続された２個のソーストランジスタと、２個のソーストランジスタのドレインにそれぞれ接続された第１端子および第２端子と、それぞれが出力端子である第３端子および第４端子と、を有するミキサ回路と、を有し、ミキサ回路は、ローカル信号に応じて、第１端子と第３端子を接続すると共に第２端子と第４端子を接続した第１接続状態と、第１端子と第４端子を接続すると共に第２端子と第３端子を接続した第２接続状態と、の間で接続状態を変化させる差動電流源が提供される。【００１６】
発明の別の観点によれば、ソースがそれぞれ電源に接続された２個のソーストランジスタと、２個のソーストランジスタのドレインにそれぞれ接続された第１端子および第２端子と、それぞれが出力端子である第３端子および第４端子と、を有するミキサ回路と、を有し、ミキサ回路は、ローカル信号に応じて、第１端子と第３端子を接続すると共に第２端子と第４端子を接続した第１接続状態と、第１端子と第４端子を接続すると共に第２端子と第３端子を接続した第２接続状態と、の間で接続状態を変化させる差動電流源と、一方の端子が第３端子および第４端子にそれぞれ接続され、他方の端子がそれぞれ差動電流源の出力端子として動作する２個のカスケードトランジスタと、ゲートが２個のカスケードトランジスタのゲートと共通に接続された２個の参照トランジスタと、を有し、２個の参照トランジスタの一方は、参照電流源と第３端子の間に接続され、２個の参照トランジスタの他方は、参照電流源と第４端子の間に接続された差動カレントミラー回路が提供される。
【発明の効果】
【００１７】
発明の観点によれば、ＭＯＳトランジスタのサイズを大きくせずに、回路構成により１／ｆノイズを低減した差動電流源が実現される。
【図面の簡単な説明】
【００１８】
【図１】図１は、ＮチャネルＭＯＳ（Ｎｃｈ）トランジスタを使用した一般的な電流源の回路図およびノイズ特性を示す図であり、（Ａ）が回路図を、（Ｂ）がノイズ特性を示す。
【図２】図２は、一般的な差動電流源の回路図である。
【図３】図３は、差動電流源の使用例を示す図であり、（Ａ）が使用時の回路図であり、（Ｂ）が差動入力信号の電圧を、（Ｃ）が差動出力信号の電流を、示す。
【図４】図４は、第１実施形態の差動電流源の回路図である。
【図５】図５は、第１実施形態の差動電流源の動作を説明する図である。
【図６】図６は、第１実施形態の差動電流源の動作原理を説明する図であり、（Ａ）は等価回路を、（Ｂ）は周波数変換後の周波数特性を、（Ｃ）は周波数変換前の周波数特性を、それぞれ示す。
【図７】図７は、比較例の差動電流源の回路図である。
【図８】図８は、第１実施形態の差動電流源と図７の回路を同サイズで構成した場合の、両回路のノイズ・シミュレーション結果を示す図である。
【図９】図９は、第１実施形態の差動電流源の使用例を示す図である。
【図１０】図１０は、第２実施形態の差動電流源の回路図である。
【図１１】図１１は、第３実施形態の差動電流源の回路図である。
【図１２】図１２は、第４実施形態の差動電流源の回路図である。
【図１３】図１３の（Ａ）は、第５実施形態の差動カレントミラー回路用電流源の回路図であり、（Ａ）は回路図を、（Ｂ）は一般的なカレントミラー回路用電流源の構成を示す。
【発明を実施するための形態】
【００１９】
図４は、第１実施形態の差動電流源の回路図である。第１実施形態の差動電流源は、低電位側の差動電流源である。
【００２０】
第１実施形態の差動電流源は、第１ソーストランジスタＴｒ１と、第２ソーストランジスタＴｒ２と、ミキサ回路２０と、ソースがミキサ（ＭＩＸＥＲ）回路２０と、第１カスケードトランジスタＴｒ１ｃと、第２カスケードトランジスタＴｒ２ｃと、バイアス回路１０と、を有する。バイアス回路１０の一例は、図２に示したバイアス回路と同じ構成を有する。
【００２１】
第１および第２ソーストランジスタＴｒ１、Ｔｒ２は、Ｎｃｈトランジスタで、ソースが低電位側電源（グランド）に接続されている。
【００２２】
ミキサ回路２０は、Ｔｒ１のドレインに接続される第１端子と、Ｔｒ２のドレインに接続される第２端子と、Ｔｒ１ｃのソースに接続される第３端子と、Ｔｒ２ｃのソースに接続される第４端子と、を有する。ミキサ回路２０は、第１端子と第３端子の間に接続された第１トランジスタＴｒ１１と、第２端子と第４端子の間に接続された第２トランジスタＴｒ１２と、第１端子と第４端子の間に接続された第３トランジスタＴｒ１３と、第２端子と第３端子の間に接続された第４トランジスタＴｒ１４と、を有する。Ｔｒ１１からＴｒ１４は、Ｎｃｈトランジスタである。
【００２３】
第１トランジスタＴｒ１１および第２トランジスタＴｒ１２のゲートには、差動ローカル信号の一方の信号ＬＯが印加される。第３トランジスタＴｒ１３および第４トランジスタＴｒ１４のゲートには、差動ローカル信号の他方の信号ＸＬＯが印加される。これにより、Ｔｒ１１およびＴｒ１２は、Ｔｒ１３およびＴｒ１４と逆相で動作する。言い換えれば、Ｔｒ１１およびＴｒ１２がオン（導通）状態の時には、Ｔｒ１３およびＴｒ１４はオフ（遮断）状態であり、Ｔｒ１１およびＴｒ１２がオフ状態の時には、Ｔｒ１３およびＴｒ１４はオン状態である。
【００２４】
差動ローカル信号は、第１実施形態の差動電流源を使用する回路が対象とする周波数範囲より、高い周波数であることが望ましい。
【００２５】
第１カスケードトランジスタＴｒ１ｃは、Ｎｃｈトランジスタであり、ソースがミキサ回路２０の第３端子に接続され、ドレインが差動電流源の出力端子として動作する。第２カスケードトランジスタＴｒ２ｃは、Ｎｃｈトランジスタであり、ソースがミキサ回路２０の第４端子に接続され、ドレインが差動電流源の出力端子として動作する。
【００２６】
このように、第１実施形態の差動電流源は、通常のカスケード接続された電流源を並列に設け、２個のソーストランジスタと２個のカスケードトランジスタの間に、ミキサ回路２０を挿入した構成を有する。ミキサ回路２０は、必要な信号帯域より高いローカル信号ＬＯ／ＸＬＯで駆動される。
【００２７】
図５は、第１実施形態の差動電流源の動作を説明する図である。
【００２８】
ローカル信号の一方の信号ＬＯが“Ｈ”で、他方の信号ＸＬＯが“Ｌ”の場合、図５の（Ａ）に示すように、Ｔｒ１１およびＴｒ１２がオン状態に、Ｔｒ１３およびＴｒ１４がオフ状態になる。これにより、Ｔｒ１、Ｔｒ１１およびＴｒ１ｃを通るパスが形成され、Ｔｒ１の電流は出力電流Ｉｐとして出力される。同時に、Ｔｒ２、Ｔｒ１２およびＴｒ２ｃを通るパスが形成され、Ｔｒ２の電流は出力電流Ｉｍとして出力される。
【００２９】
次に、ＬＯが“Ｌ”で、他方の信号ＸＬＯが“Ｈ”の場合、図５の（Ｂ）に示すように、Ｔｒ１１およびＴｒ１２がオフ状態に、Ｔｒ１３およびＴｒ１４がオン状態になる。これにより、Ｔｒ１、Ｔｒ１３およびＴｒ２ｃを通るパスが形成され、Ｔｒ１の電流は出力電流Ｉｍとして出力される。同時に、Ｔｒ２、Ｔｒ１４およびＴｒ１ｃを通るパスが形成され、Ｔｒ２の電流は出力電流Ｉｐとして出力される。
【００３０】
このように、ローカル信号の極性によって、Ｔｒ１とＴｒ２の電流が入れ替わって出力される。これを等価回路で表わすと図６の（Ａ）に示すようになる。Ｔｒ１およびＴｒ２から発生するノイズは、ミキサ回路２０を通してＩｐ、Ｉｍとして出力されることになる。したがって、Ｔｒ１およびＴｒ２から発生した図６の（Ｃ）に示した低周波領域の１／ｆノイズは、図６の（Ｂ）に示すように、ローカル信号ＬＯ／ＸＬＯの周波数に変換され、高周波側にシフトされる。これにより、低周波領域では１／ｆノイズが削減されるため低周波信号のＳＮ比が向上する。ノイズは信号帯域外の高周波に変換されるためＳＮ比の劣化を引き起こさない。
【００３１】
特許文献１は、カレントミラー回路の参照パスと動作パスの２つのパスにおいて、パスの接続を所定の周波数で切り換えることにより、トランジスタの閾値電圧の差による影響を低減したカレントミラー回路を記載している。
【００３２】
図７は、特許文献１に記載された構成を差動電流源に適用した場合に考えられる回路構成を示す図である。差動電流源の２つのパスは動作パスであるため、２つのパスをそれぞれ２重パスとして、接続を切り換えることが考えられる。そのため、素子数の増加を招くことになる。
【００３３】
これに対して、第１実施形態の差動電流源は、２つのパスは動作パスであるが、その接続を切り換えることが可能であることに着目したものであり、差動電流源における接続の切り換えを、少ない素子数で実現するものである。
【００３４】
例えば、図７に示すように、特許文献１に記載された構成を適用して、差動電流源の２つのパスをそれぞれ２重パスとして、接続を切り換えるミキサ回路を設ける場合、ミキサ回路のスイッチ・トランジスタは６個必要である。すなわち、差動電流源の一方について６個のトランジスタが必要になる。これに対して、第１実施形態では、差動電流源のミキサ回路は４個のトランジスタで構成され、差動電流源の一方については２個のトランジスタで構成できる。
【００３５】
また、図７に示す回路では、カスケードトランジスタ３３０から発生するノイズが出力電流に加算されてノイズが増加するという問題がある。これは、次のような動作のためである。
【００３６】
・Ｔｒ３３０ａに発生するノイズにより、ａとｃの電位がずれる。
【００３７】
・この電位差に起因する電流Ｉ＿ｎｏｉｓｅ＿ａが、スイッチング周期ごとに発生する。
【００３８】
・ｂとｄの間にも、Ｔｒ３３０ｂに発生するノイズに関係した電位差が発生する。
【００３９】
・この電位差に起因する電流Ｉ＿ｎｏｉｓｅ＿ｂが、スイッチング周期ごとに発生する。
【００４０】
・Ｉ＿ｎｏｉｓｅ＿ａとＩ＿ｎｏｉｓｅ＿ｂは、異なった電流パスの電流値であるため、ＩｐとＩｍにはＴｒ３３０ａおよびＴｒ３３０ｂに起因した差動ノイズ電流が出力される。言い換えれば、差動電流源の２つのパスをそれぞれ２重パスとした場合、接続の切り換えによるノイズの周波数変換は、それぞれの独立した２重パスで行うためである。
【００４１】
これに対して、第１実施形態の差動電流源では、Ｔｒ１と、Ｔｒ１１およびＴｒ１３と、の接続ノードにはＴｒ２ｃのノイズに起因する電位が発生し、Ｔｒ２と、Ｔｒ１２およびＴｒ１４と、の接続ノードにはＴｒ１ｃのノイズに起因する電位が発生する。しかし、ＩｐおよびＩｍには両方とも、上記の２つのノードの電位差に起因する同量のノイズ電流が出力されるため、Ｔｒ１ｃおよびＴｒ２ｃのノイズに起因した低周波の差動電流は発生しない。
【００４２】
図８は、第１実施形態の差動電流源と図７の回路を同サイズで構成した場合の、両回路のノイズ・シミュレーション結果を示す図であり、Ｐが第１実施形態の差動電流源の場合を、Ｑが図７の回路の場合を示す。図８で、Ｒは、第１実施形態の差動電流源でスイッチング周波数に現れる周波数変換されたノイズを示す。図８から、低周波数領域において、１／ｆノイズが低減されることが分かる。
【００４３】
図９は、第１実施形態の差動電流源の使用例を示す図である。参照番号１００で示す部分が、低電位側差動電流源として働く第１実施形態の差動電流源であり、２００が高電位側差動電流源であり、その間に、信号入力トランジスタＴｒｉｐおよびＴｒｉｍが接続される。Ｔｒｉｐのゲートには差動入力信号の一方Ｉｎｐが印加され、Ｔｒｉｍのゲートには差動入力信号の他方Ｉｎｍが印加される。出力Ｏｍは、高電位側差動電流源の一方の電流源２０１とＴｒｉｐの接続ノードから出力され、出力Ｏｐは、高電位側差動電流源の他方の電流源２０２とＴｒｉｍの接続ノードから出力される。
【００４４】
図１０は、第２実施形態の差動電流源の回路図である。
【００４５】
第２実施形態の差動電流源では、第１実施形態のミキサ回路２０のトランジスタを、ＰｃｈトランジスタＴｒ２１−Ｔｒ２４とし、差動ローカル信号ＬＯおよびＸＬＯを、ハイパスフィルタ３０を介してＴｒ２１−Ｔｒ２４に印加することが、第１実施形態と異なる。ハイパスフィルタ３０は、Ｔｒ２１およびＴｒ２２のゲートとグランドの間およびＴｒ２３およびＴｒ２４のゲートとグランドの間にそれぞれ接続された２個の抵抗と、Ｔｒ２１−Ｔｒ２４のゲートと抵抗の接続ノードにそれぞれ接続された２個の容量と、を有する。差動ローカル信号ＬＯおよびＸＬＯは、２個の容量の容量を介してそれぞれ供給される。
【００４６】
第１実施形態の差動電流源において、１／ｆノイズは、Ｔｒ１およびＴｒ２で主として発生するが、ミキサ回路２０の４個のＮｃｈトランジスタＴｒ１１−Ｔｒ１４でもある程度発生し、ノイズを増加させる。一般に、Ｎｃｈトランジスタで発生する１／ｆノイズの方が、Ｐｃｈトランジスタで発生する１／ｆノイズより大きいことが知られている。そこで、第２実施形態では、ミキサ回路２０のトランジスタを、ＰｃｈトランジスタＴｒ２１−Ｔｒ２４として、ノイズの発生を抑制している。
【００４７】
そのため、第２実施形態の差動電流源は、第１実施形態の差動電流源に比べて、ノイズが一層低減される。
【００４８】
図１１は、第３実施形態の差動電流源の回路図である。
【００４９】
第３実施形態の差動電流源では、第２実施形態において、ミキサ回路２０の第３端子と第４端子間、すなわち、Ｔｒ２１およびＴｒ２４とＴｒ１ｃの接続ノードと、Ｔｒ２２およびＴｒ２３とＴｒ２ｃの接続ノードと、の間に、容量Ｃを接続することが異なる。容量Ｃを設けることにより、ミキサ回路からのスイッチングノイズ（ローカルリーク）を削減することができる。
【００５０】
なお、第３実施形態の容量Ｃを設ける構成は、第１実施形態でも同様に有効である。
【００５１】
第１から第３実施形態の差動電流源は、低電位側差動電流源であったが、その構成は、高電位側差動電流源にも同様に適用可能である。
【００５２】
図１２は、第４実施形態の差動電流源の回路図である。第４実施形態の差動電流源は、高電位側差動電流源である。第４実施形態の差動電流源は、図４の第１実施形態の差動電流源において、トランジスタＴｒ１、Ｔｒ２、Ｔｒ１１−Ｔｒ１４、Ｔｒ１ｃおよびＴｒ２ｃを、ＮｃｈトランジスタからＰｃｈトランジスタに変更したことが異なる。バイアス回路１０’は、Ｐｃｈトランジスタに適合した電圧を発生する。
【００５３】
図１３の（Ａ）は、第５実施形態の差動カレントミラー回路の回路図であり、図１３の（Ｂ）は、一般的な折り返しカスケード型カレントミラー回路の構成を示す図である。
【００５４】
図１３の（Ｂ）に示すように、低電位側のカレントミラー回路は、共通トランジスタＴｒｘと、参照パストランジスタＴｒｒと、動作パストランジスタＴｒｃと、を有する。共通トランジスタＴｒｘは、Ｎｃｈトランジスタで、ソースがグランドに接続される。参照パストランジスタＴｒｒは、Ｎｃｈトランジスタで、ソースがＴｒｘのドレインに接続され、ドレインが参照電流パスに接続される。参照電流パスは、参照電流源に接続される。動作パストランジスタＴｒｃは、Ｎｃｈトランジスタで、ソースがＴｒｘのドレインに接続され、ドレインが動作パスに接続され、電流が出力される。
【００５５】
第５実施形態の差動カレントミラー回路は、第２実施形態の差動電流源において、カソードトランジスタＴｒ１ｃおよびＴｒ２ｃと並列に参照パストランジスタＴｒ１ｒおよびＴｒ２ｒを設けたことが第２実施形態と異なる。参照パストランジスタＴｒ１ｒおよびＴｒ２ｒのゲートには、バイアス回路１０で発生されたカソードトランジスタＴｒ１ｃおよびＴｒ２ｃのゲートに印加される電圧が共通に印加される。参照パストランジスタＴｒ１ｒは、第１の参照パスと、Ｔｒ１ｃと第３端子（Ｔｒ２１およびＴｒ２４）の接続ノードと、の間に接続される。参照パストランジスタＴｒ２ｒは、第２の参照パスと、Ｔｒ２ｃと第４端子（Ｔｒ２２およびＴｒ２３）の接続ノードと、の間に接続される。第１の参照パスには、第１の参照電流Ｉｒｅｆ＿ｐが流れ、第２の参照パスには、第２の参照電流Ｉｒｅｆ＿ｍが流れる。Ｔｒ１ｒが接続される第１の参照パスとＴｒ１ｃのドレインが接続されるパスがカレントミラー回路を形成し、Ｉｒｅｆ＿ｐとＩｐがカレントミラー信号の関係になる。Ｔｒ２ｒが接続される第２の参照パスとＴｒ２ｃのドレインが接続されるパスがカレントミラー回路を形成し、Ｉｒｅｆ＿ｍとＩｍがカレントミラー信号の関係になる。
【００５６】
図１３の（Ａ）の第５実施形態の差動カレントミラー回路を使用することにより、１／ｆノイズが小さいカレントミラー回路を構成できる。
【００５７】
以上、実施形態を説明したが、ここに記載したすべての例や条件は、発明および技術に適用する発明の概念の理解を助ける目的で記載されたものであり、特に記載された例や条件は発明の範囲を制限することを意図するものではなく、明細書のそのような例の構成は発明の利点および欠点を示すものではない。発明の実施形態を詳細に記載したが、各種の変更、置き換え、変形が発明の精神および範囲を逸脱することなく行えることが理解されるべきである。
【符号の説明】
【００５８】
１０    バイアス回路
２０    ミキサ回路
Ｔｒ１，Ｔｒ２    ソーストランジスタ
Ｔｒ１ｃ，Ｔｒ２ｃ    カソードトランジスタ
Ｔｒ１１−Ｔｒ１４    ミキサ回路トランジスタ
【図１】
2012124106.tif 000003
【図２】
2012124106.tif 000004
【図３】
2012124106.tif 000005
【図４】
2012124106.tif 000006
【図５】
2012124106.tif 000007
【図６】
2012124106.tif 000008
【図７】
2012124106.tif 000009
【図８】
2012124106.tif 000010
【図９】
2012124106.tif 000011
【図１０】
2012124106.tif 000012
【図１１】
2012124106.tif 000013
【図１２】
2012124106.tif 000014
【図１３】
2012124106.tif 000015
【国際調査報告】
2012124106.tif 000016
2012124106.tif 000017