(57)【要約】  安定動作が可能であり、低位相雑音な注入同期型周波数同期発振器を提供する。  本発明の注入同期型周波数同期発振器は、第１注入同期型信号制御発振器１４を具備する同期ループ１０と第２注入同期型信号制御発振器２０とからなる。第１注入同期型信号制御発振器１４は、発振周波数制御信号により出力周波数信号が可変され基準クロック信号は注入されない。第２注入同期型信号制御発振器２０は、同期ループ１０の基準クロック信号に対応する基準クロック信号が注入されると共に、第１注入同期型信号制御発振器１４への発振周波数制御信号と同じ発振周波数制御信号に対応する発振周波数制御信号が入力され、第１注入同期型信号制御発振器と同一の回路構成であり、所望の周波数信号を出力する。
2012132847.tif 000002
【特許請求の範囲】
【請求項１】
基準クロック信号が入力される同期ループであって、発振周波数制御信号により出力周波数信号が可変され、基準クロック信号は注入されない第１注入同期型信号制御発振器と、第１注入同期型信号制御発振器の出力と基準クロック信号を比較しその結果を発振周波数制御信号とするための比較器とを少なくとも具備する同期ループと、
前記周波数同期ループの基準クロック信号に対応する基準クロック信号が注入されると共に、第１注入同期型信号制御発振器への発振周波数制御信号と同じ発振周波数制御信号に対応する発振周波数制御信号が入力され、第１注入同期型信号制御発振器と同一の回路構成であり、所望の周波数信号を出力する第２注入同期型信号制御発振器と、
を具備することを特徴とする注入同期型周波数同期発振器。
【請求項２】
請求項１に記載の注入同期型周波数同期発振器において、前記第１及び第２注入同期型信号制御発振器は、それぞれリング型電圧制御発振器又はＬＣ型電圧制御発振器であることを特徴とする注入同期型周波数同期発振器。
【請求項３】
請求項１又は請求項２に記載の注入同期型周波数同期発振器において、前記第１及び第２注入同期型信号制御発振器は、それぞれ発振周波数制御信号が電圧である電圧制御発振器、又は電流である電流制御発振器からなることを特徴とする注入同期型周波数同期発振器。
【請求項４】
請求項１乃至請求項３の何れかに記載の注入同期型周波数同期発振器において、前記同期ループは、ＰＬＬ又はＦＬＬであることを特徴とする注入同期型周波数同期発振器。
【請求項５】
請求項４に記載の注入同期型周波数同期発振器において、前記同期ループは、アップダウンカウンタとデジタルアナログコンバータとを具備するＰＬＬ又はＦＬＬであることを特徴とする注入同期型周波数同期発振器。
【請求項６】
請求項１乃至請求項５の何れかに記載の注入同期型周波数同期発振器において、前記第２注入同期型信号制御発振器には、同期ループの基準クロック信号が、パルス発生器を介して注入されることを特徴とする注入同期型周波数同期発振器。
【請求項７】
請求項１乃至請求項６の何れかに記載の注入同期型周波数同期発振器であって、さらに、周波数誤差補償部を具備し、該周波数誤差補償部は、第１注入同期型信号制御発振器と第２注入同期型信号制御発振器との出力周波数信号の誤差を補償するために、第１注入同期型信号制御発振器への発振周波数制御信号と、第２注入同期型信号制御発振器への発振周波数制御信号とをオフセットすることを特徴とする注入同期型周波数同期発振器。
【請求項８】
請求項７に記載の注入同期型周波数同期発振器において、前記周波数誤差補償部は、第１注入同期型信号制御発振器への発振周波数制御信号と、第２注入同期型信号制御発振器への発振周波数制御信号とを間欠的にオフセットすることを特徴とする注入同期型周波数同期発振器。
【請求項９】
請求項８に記載の注入同期型周波数同期発振器において、前記周波数誤差補償部は、第１注入同期型信号制御発振器への発振周波数制御信号と、第２注入同期型信号制御発振器への発振周波数制御信号とを不定期に間欠的にオフセットすることを特徴とする注入同期型周波数同期発振器。
【請求項１０】
請求項１乃至請求項９の何れかに記載の注入同期型周波数同期発振器において、前記第２注入同期型信号制御発振器は、複数の注入同期型信号制御発振器からなり、所望の周波数信号がそれぞれの注入同期型信号制御発振器から出力されることを特徴とする注入同期型周波数同期発振器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は注入同期型周波数同期発振器に関し、特に、低位相雑音特性を有する注入同期型周波数同期発振器に関する。
【背景技術】
【０００２】
従来から、低位相雑音な水晶発振器を基準クロック信号として用いたＰＬＬが知られている。ＰＬＬに用いられる電圧制御発振器（ＶＣＯ）としては、ＬＣ型ＶＣＯやリング型ＶＣＯが存在する。ここで、ＬＣ型ＶＣＯの場合、位相雑音は低いが、コイルやコンデンサの物理的なサイズ制限により、小面積化するのに支障があった。リング型ＶＣＯの場合には、物理的なサイズを小さく構築できるため、小面積化には有利であった。しかしながら、リング型ＶＣＯを用いたＰＬＬの場合には、ＶＣＯ自体の位相雑音が支配的になってしまっていた。即ち、低位相雑音な水晶発振器を基準クロック信号として用いたとしても、リング型ＶＣＯの位相雑音の影響を受け、ＰＬＬの位相雑音が大きくなってしまっていた。【０００３】
ＰＬＬの位相雑音を低減するために、電圧制御発振器として、水晶発振器の信号を注入同期する注入同期型ＶＣＯを用いたものが知られている（非特許文献１、非特許文献２）。図１に、このような従来の注入同期型ＶＣＯを用いたＰＬＬの構成を説明するためのブロック図を示す。図示の通り、従来の注入同期型ＶＣＯを用いたＰＬＬは、位相比較器（ＰＦＤ）１とチャージポンプ（ＣＰ）２とローパスフィルタ（ＬＰＦ）３と注入同期型ＶＣＯ（ＩＬ−ＶＣＯ）４と分周器（／Ｎ）５とから構成されるＰＬＬ部と、注入同期型ＶＣＯ４に基準クロック信号を注入同期するためのパルス発生器６とから構成されている。位相比較器１に基準クロック信号と、注入同期型ＶＣＯ４からの帰還ループの信号を入力し、その位相差に基づく信号を注入同期型ＶＣＯ４の発振周波数制御信号として入力することで、出力周波数信号ｆ０を基準クロック信号に同期させている。そして、注入同期型ＶＣＯ４の位相雑音を低減するために、注入同期型ＶＣＯ４に基準周波数クロック信号をパルス発生器６を介して注入同期することにより、注入同期型ＶＣＯ４の位相雑音を改善しようとしている。
【先行技術文献】
【非特許文献】
【０００４】
【非特許文献１】Ｓ．Ｌｅｅ，ｅｔ  ａｌ．，「Ｌｏｗ−Ｐｈａｓｅ−Ｎｏｉｓｅ  ｗｉｄｅ−Ｆｒｅｑｕｅｎｃｙ−Ｒａｎｇｅ  Ｒｉｎｇ−ＶＣＯ−Ｂａｓｅｄ  Ｓｃａｌａｂｌｅ  ＰＬＬ  ｗｉｔｈ  Ｓｕｂｈａｒｍｏｎｉｃ  Ｉｎｊｅｃｔｉｏｎ  Ｌｏｃｋｉｎｇ  ｉｎ  ０．１８μｍ ＣＭＯS」、ＩＭＳ  ２０１０
【非特許文献２】Ｃ．−Ｆ．Ｌｉａｎｇ，ｅｔ  ａｌ．，「Ａｎ  Ｉｎｊｅｃｔｉｏｎ−Ｌｏｃｋｅｄ  Ｒｉｎｇ  ＰＬＬ  ｗｉｔｈ  Ｓｅｌｆ−Ａｌｉｇｎｅｄ  Ｉｎｊｅｃｔｉｏｎ  Ｗｉｎｄｏｗ」、ＩＳＳＣＣ  ２０１１
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１に示されるような従来技術では、注入同期が安定しない問題があった。この従来技術では、位相同期型ＶＣＯ４が基準クロック信号に同期しやすいように、即ちロックレンジに入るように、予め位相同期型ＶＣＯ４のフリーランの状態の発振周波数を調整している。これにより、基準クロック信号の逓倍の周波数である所望の出力周波数信号が得られるように調整されている。しかしながら、一度注入同期型ＶＣＯ４がロック状態になると、注入同期側に引きずられ、常に基準クロック信号の逓倍の周波数に固定されてしまうためＰＬＬが機能しなくなる。そして、例えば、温度特性や電源電圧の変動等で、位相同期型ＶＣＯ４のロックレンジがずれた場合、ロックレンジの端のほうで周波数が固定されることになってしまうため、ロックが外れやすい状態となる。しかしながら、従来技術では、周波数がずれロックレンジの端のほうでロックされた場合であっても、ＰＬＬが機能しないため、これを検知することはできない。そして、注入同期のロックが外れた段階で初めてＰＬＬが機能することになるため、注入同期が安定しない場合があった。これは、特に、クロック信号等を生成する場合には、無視できない問題であった。【０００６】
本発明は、斯かる実情に鑑み、安定動作が可能であり、低位相雑音な注入同期型周波数同期発振器を提供しようとするものである。また、小面積化も可能な注入同期型周波数同期発振器も提供可能である。
【課題を解決するための手段】
【０００７】
上述した本発明の目的を達成するために、本発明による注入同期型周波数同期発振器は、基準クロック信号が入力される同期ループであって、発振周波数制御信号により出力周波数信号が可変され、基準クロック信号は注入されない第１注入同期型信号制御発振器と、第１注入同期型信号制御発振器の出力と基準クロック信号を比較しその結果を発振周波数制御信号とするための比較器とを少なくとも具備する同期ループと、同期ループの基準クロック信号に対応する基準クロック信号が注入されると共に、第１注入同期型信号制御発振器への発振周波数制御信号と同じ発振周波数制御信号に対応する発振周波数制御信号が入力され、第１注入同期型信号制御発振器と同一の回路構成であり、所望の周波数信号を出力する第２注入同期型信号制御発振器と、を具備するものである。【０００８】
ここで、第１及び第２注入同期型信号制御発振器は、それぞれリング型電圧制御発振器又はＬＣ型電圧制御発振器であれば良い。【０００９】
また、第１及び第２注入同期型信号制御発振器は、それぞれ発振周波数制御信号が電圧である電圧制御発振器、又は電流である電流制御発振器からなれば良い。【００１０】
また、同期ループは、ＰＬＬ又はＦＬＬであれば良い。【００１１】
また、同期ループは、アップダウンカウンタとデジタルアナログコンバータとを具備するＰＬＬ又はＦＬＬであれば良い。【００１２】
また、第２注入同期型信号制御発振器には、同期ループの基準クロック信号が、パルス発生器を介して注入されれば良い。【００１３】
さらに、周波数誤差補償部を具備し、該周波数誤差補償部は、第１注入同期型信号制御発振器と第２注入同期型信号制御発振器との出力周波数信号の誤差を補償するために、第１注入同期型信号制御発振器への発振周波数制御信号と、第２注入同期型信号制御発振器への発振周波数制御信号とをオフセットしても良い。【００１４】
ここで、周波数誤差補償部は、第１注入同期型信号制御発振器への発振周波数制御信号と、第２注入同期型信号制御発振器への発振周波数制御信号とを間欠的にオフセットしても良い。また、不定期に間欠的にオフセットしても良い。【００１５】
また、第２注入同期型信号制御発振器は、複数の注入同期型信号制御発振器からなり、所望の周波数信号がそれぞれの注入同期型信号制御発振器から出力されるように構成されても良い。
【発明の効果】
【００１６】
本発明の注入同期型周波数同期発振器には、安定動作が可能であり、低位相雑音な注入同期型周波数同期発振器であるという利点がある。また、小面積化も可能であるという利点もある。
【図面の簡単な説明】
【００１７】
【図１】図１は、従来の注入同期型ＶＣＯを用いたＰＬＬの構成を説明するためのブロック図である。
【図２】図２は、本発明の注入同期型周波数同期発振器の構成を説明するためのブロック図である。
【図３】図３は、本発明の注入同期型周波数同期発振器の同期ループをデジタル制御とした例を説明するためのブロック図である。
【図４】図４は、本発明の注入同期型周波数同期発振器が周波数誤差補償部を有する例について説明するためのブロック図である。
【図５】図５は、本発明の注入同期型周波数同期発振器の低消費電力化された周波数誤差補償部について説明するためのブロック図である。
【図６】図６は、本発明の注入同期型周波数同期発振器の出力周波数信号を複数に分配する例を説明するためのブロック図である。
【発明を実施するための形態】
【００１８】
以下、本発明を実施するための形態を図示例と共に説明する。図２は、本発明の注入同期型周波数同期発振器の構成を説明するためのブロック図である。図示の通り、本発明の注入同期型周波数同期発振器は、同期ループ１０と、第２注入同期型信号制御発振器２０とから主に構成されている。
【００１９】
同期ループ１０には、基準クロック信号（Ｒｅｆ．Ｃｌｋ．）が入力されている。そして、同期ループ１０は、第１注入同期型信号制御発振器１４と、比較器１１とが主な構成要素である。比較器１１は、第１注入同期型信号制御発振器１４の出力と基準クロック信号を比較しその結果を発振周波数制御信号とするためのものである。図示例では、同期ループとして、ＰＬＬ（位相同期ループ）を、比較器として位相比較器（ＰＦＤ）を用いた例を説明している。図示の通り、同期ループ１０は、比較器１１（ＰＦＤ）とチャージポンプ（ＣＰ）１２とローパスフィルタ（ＬＰＦ）１３と第１注入同期型信号制御発振器１４と分周器（／Ｎ）１５とから構成されている。なお、チャージポンプ１２は、比較器１１に含まれるものとして考えても良い。比較器として位相を比較する位相比較器１１は、第１注入同期型信号制御発振器１４の出力と、基準クロック信号、具体的には、例えば水晶発振器からの低位相雑音信号の位相を比較し、位相差を発振周波数制御信号とするために用いられる。より具体的には、ＰＬＬの場合、第１注入同期型信号制御発振器１４からの帰還ループ信号を分周器１５によりＮ逓倍し、これを比較器１１に入力する。比較器１１では、基準クロック信号との位相を比較し、チャージポンプ１２で位相差信号をデジタル信号からアナログ信号に変換し、帰還ループにおける不要な周波数成分をカットするためのローパスフィルタ１３を介して位相差を第１注入同期型信号制御発振器１４の発振周波数制御信号として入力している。図示例の場合、第１注入同期型信号制御発振器１４は、注入同期型電圧制御発振器（ＩＬ−ＶＣＯ）である。
【００２０】
また、同期ループとしては、ＰＬＬ以外に例えばＦＬＬ（周波数同期ループ）を用いることも可能である。この場合、比較器としては、周波数比較器を用いる。周波数比較器は、分周器としてカウンタを用い、一定期間毎にリセットするように構成する。そのリセットのタイミングのときのカウンタの値を比較し、この結果を発振周波数制御信号として用いても良い。
【００２１】
第１注入同期型信号制御発振器１４は、発振周波数制御信号により出力周波数信号が可変されるものである。ここで、本発明の注入同期型周波数同期発振器においては、第１注入同期型信号制御発振器１４には、基準クロック信号は注入されていない。即ち、注入同期により発振周波数がロックされるものではなく、同期ループ１０によりロックされるものである。
【００２２】
そして、第２注入同期型信号制御発振器２０は、所望の周波数信号ｆ０を出力するものである。第２注入同期型信号制御発振器２０には、同期ループ１０の基準クロック信号に対応する基準クロック信号が注入されている。より具体的には、第２注入同期型信号制御発振器２０には、同期ループ１０に入力される基準クロック信号がパルス発生器２１を介して注入されている。ここで、パルス発生器２１は、入力された信号（正弦波信号）からパルス信号を生成するものである。パルス発生器２１によりデューティ比を下げ、ＯＮ動作時間の短いパルス信号を生成して第２注入同期型信号制御発振器２０に注入することで、スプリアスを低減している。
【００２３】
第２注入同期型信号制御発振器２０は、注入される基準クロック信号と同期した整数倍の周波数で発振が行われ、基準クロック信号と同程度の低位相雑音を有する出力周波数信号が得られるものである。また、本発明の重要なポイントとなるが、第２注入同期型信号制御発振器２０には、第１注入同期型信号制御発振器１４への発振周波数制御信号と同じ発振周波数制御信号が入力され、これにより出力周波数信号が可変される。即ち、第１注入同期型信号制御発振器１４への発振周波数制御信号が分岐されて第２注入同期型信号制御発振器２０へも入力されている。そして、第２注入同期型信号制御発振器２０は、第１注入同期型信号制御発振器と同一の回路構成である。第１及び第２注入同期型信号制御発振器をそれぞれ同一の回路構成とすることで、同じ発振周波数制御信号であれば同じような周波数信号を出力するように構成される。したがって、第１及び第２注入同期型信号制御発振器は、同期した状態となる。さらに、第２注入同期型信号制御発振器２０には、基準クロック信号が注入されているため、基準クロック信号と同程度の低位相雑音を有する出力周波数信号が得られることになる。なお、図示例では、第２注入同期型信号制御発振器２０も注入同期型電圧制御発振器（ＩＬ−ＶＣＯ）として示している。
【００２４】
即ち、本発明の注入同期型周波数同期発振器は、同じ構成の注入同期型信号制御発振器が２つ用いられ、同じ発振周波数制御信号により動作されるように構成されている。そして、第１注入同期型信号制御発振器１４には基準クロック信号が注入されず、同期ループ１０でロックさせつつ第２注入同期型信号制御発振器２０には基準クロック信号が注入されている。即ち、注入同期を行う信号制御発振器と、同期ループで用いられる信号制御発振器とを、２つに分けたものである。そして、第１注入同期型信号制御発振器１４を同期ループ１０でロックさせつつ、その発振周波数制御信号を、基準クロック信号が注入された第２注入同期型信号制御発振器２０に入力する。これにより、第２注入同期型信号制御発振器２０は高安定でありながら制御信号は常に最適となり、安定して動作するようになる。温度特性の変動や電源電圧の変動により一方の信号制御発振器のロックレンジが仮にずれたとしても、そのずれに合わせて発振周波数制御信号もずれていくため、その発振周波数制御信号により制御される他方の信号制御発振器も同じようにずれるので、結果として安定動作し続けることになる。
【００２５】
次に、上述のように構成された本発明の注入同期型周波数同期発振器の動作についてより具体的に説明する。例えば、基準クロック信号を４０ＭＨｚとし、所望の出力周波数信号を４００ＭＨｚとして説明する。なお、これらの具体的な周波数については、あくまでも一例であり、本発明ではこれらの数値に特に限定されるものではない。同期ループ１０は、基準クロック信号に対してロックしやすいように、ある程度広帯域にループを設計しておく。第１注入同期型信号制御発振器１４は、フリーランの状態で概ね４００ＭＨｚで発振するように構成される。そして、分周器１５により１／１０逓倍するようにし、同期ループ１０をロック状態とする。一方、第２注入同期型信号制御発振器２０は、フリーランの状態で概ね４００ＭＨｚで発振するように構成される。基準クロック信号が入力されると、同期ループ１０はロックされ基準クロック信号に同期し、４００ＭＨｚ近傍でロックした周波数信号が出力され、帰還ループを介して位相比較器１１に入力される。一方、第２注入同期型信号制御発振器２０にも基準クロック信号が入力され、基準クロック信号に同期する４００ＭＨｚ近傍の周波数信号が出力される。このとき、同期ループ１０の発振周波数制御信号、即ち、ローパスフィルタ１３の出力が、第２注入同期型信号制御発振器２０にも入力されているため、同期ループ１０が常に機能した状態のまま、第２注入同期型信号制御発振器２０は基準クロック信号と同様、高安定な発振器となるものである。
【００２６】
ここで、第１及び第２注入同期型信号制御発振器１４，２０は、それぞれリング型電圧制御発振器（リング型ＶＣＯ）で構成されても良い。ＬＣ型ＶＣＯでも良いが、ＬＣ型ＶＣＯの場合には受動素子のサイズ等によるサイズ制限がある。しかしながら、リング型ＶＣＯであれば複数のインバータを奇数個リング状に接続するものであり、小面積化が可能である。但し、リング型ＶＣＯは、一般的には位相雑音が高いため、一般的なＰＬＬに用いた場合にはＶＣＯ自体の位相雑音が支配的になってしまい、ＰＬＬの位相雑音が大きくなってしまっていたことは、上述の従来技術の欄で説明した通りである。しかしながら、本発明の注入同期型周波数同期発振器では、所望の周波数信号を出力する注入同期型信号制御発振器は、注入同期により基準クロック信号にリング型ＶＣＯがロックするため、基準クロック信号の位相雑音が支配的となるので、リング型ＶＣＯであっても、出力周波数信号の位相雑音を非常に低く抑えることが可能となる。
【００２７】
なお、注入同期型周波数同期発振器については、電圧制御発振器に限定されず、電流制御発振器であっても良い。出力信号の発振周波数や制御コードの線形性等により、適宜電流制御発振器を用いても良い。
【００２８】
上述の図示例では、同期ループとしてＰＬＬを用いた例を示した。しかしながら、本発明はこれに限定されず、上述のように、ＦＬＬ（周波数同期ループ）を用いることも可能である。また、第１注入同期型信号制御発振器の出力と基準クロック信号を比較し、その結果を発振周波数制御信号とするものであれば、例えばデジタルＰＬＬやデジタルＦＬＬ等であっても良い。即ち、位相差に応じて何らかのデジタルコード信号を出力し、このデジタルコード信号を発振周波数制御信号として用い、これに基づく発振周波数を出力する信号制御発振器を用いたものであっても良い。
【００２９】
図３に、本発明の注入同期型周波数同期発振器の同期ループをデジタル制御とした例を説明するためのブロック図を示す。図中、図２と同一の符号を付した部分は同一物を表しており、重複説明は省略する。
【００３０】
図示の通り、この例では、図２に示されるチャージポンプ１２やローパスフィルタ１３の代わりに、アップダウンカウンタ２２やデジタルアナログコンバータ（ＤＡＣ）２３が用いられている。この図示例では、比較器１１（ＰＦＤ）により分周器１５からの帰還ループ信号と基準クロック信号との位相を比較し、アップダウンカウンタ２２により周波数差や位相差に基づくカウンタ値を出力する。そして、このカウンタ値をＤＡＣ２３によりアナログ信号に変換し、発振周波数制御信号として第１及び第２注入同期型信号制御発振器１４，２０に入力すれば良い。
【００３１】
このように、ローパスフィルタ等で受動素子を用いない構成とすることにより、さらに小面積化が可能となる。
【００３２】
ここで、上述の図２や図３に示される例では、ローパスフィルタの出力やデジタルアナログコンバータの出力を分岐して発振周波数制御信号として２つの注入同期型信号制御発振器に入力するものを示した。しかしながら、本発明はこれに限定されず、例えば比較器の出力を分岐し、各分岐路にチャージポンプやローパスフィルタをそれぞれ設けたり、各分岐路にアップダウンカウンタやデジタルアナログコンバータをそれぞれ設けたりするものであっても良い。即ち、第１注入同期型信号制御発振器への発振周波数制御信号と同じ発振周波数制御信号に対応する発振周波数制御信号が入力されれば良く、完全に同一の制御信号でなければいけないというわけではない。なお、上述の図示例では、比較器１１にＰＦＤを用いた例を示したが、本発明はこれに限定されず、例えば周波数比較器を用いても良い。この場合、分周器としてカウンタを用い、一定期間毎にリセットするように構成し、そのリセットのタイミングのときのカウンタの値を比較した結果を発振周波数制御信号として用いても良い。
【００３３】
次に、本発明の注入同期型周波数同期発振器において、２つの注入同期型信号制御発振器のばらつきを補償する周波数誤差補償部を有する例について説明する。本発明の注入同期型周波数同期発振器では、２つの注入同期型信号制御発振器を用いるが、製造上のばらつきや各注入同期型信号制御発振器の配置位置の違い等により、発振周波数にずれが生ずる場合がある。このずれを補償する構成について、図４を用いて説明する。図４は、本発明の注入同期型周波数同期発振器が周波数誤差補償部を有する例について説明するためのブロック図である。図中、図３と同一の符号を付した部分は同一物を表している。この例では、第１注入同期型信号制御発振器１４と第２注入同期型信号制御発振器２０との出力周波数信号の誤差を補償するために、第１注入同期型信号制御発振器１４への発振周波数制御信号と、第２注入同期型信号制御発振器２０への発振周波数制御信号とをオフセットして出力周波数信号のずれを補償する周波数誤差補償部を有するものである。図３に示される例との違いは、マルチプレクサ（ＭＵＸ）３１と、アップダウンカウンタ３２と、デジタルアナログコンバータ（ＤＡＣ）３３と、スイッチ３４と、分周器（／Ｎ）３５とをさらに有している点である。これらを用いて、第１注入同期型信号制御発振器１４への発振周波数制御信号であるＤＡＣ２３の出力と、第２注入同期型信号制御発振器２０への発振周波数制御信号であるＤＡＣ３３の出力とを、オフセットして出力周波数信号のずれを補償するように構成している。即ち、図３に示される例では、同一のＤＡＣの出力を発振周波数制御信号として各信号制御発振器に入力していたが、図４に示される例では、２つのＤＡＣを用いてオフセットすることにより、出力周波数信号のずれを補償している。
【００３４】
以下、周波数誤差補償部の動作について説明する。まず、第１注入同期型信号制御発振器１４と第２注入同期型信号制御発振器２０とを、それぞれ発振周波数付近で動作させる。そして、ＭＵＸ３１により第２注入同期型信号制御発振器２０から分周器３５を介した帰還ループを選択する。このとき、スイッチ３４をオフにし、第２注入同期型信号制御発振器２０への比較器１１からの位相差信号を切る。この状態では、第２注入同期型信号制御発振器２０の出力周波数信号と第１注入同期型信号制御発振器１４からの帰還ループの信号が位相比較器１１に入力され、これらの位相差に基づきアップダウンカウンタ２２が動作することになり、第１及び第２注入同期型信号制御発振器１４，２０の発振周波数が揃うところまでＤＡＣ２３の出力電圧、即ち、発振周波数制御信号が変化する。この状態から、ＭＵＸ３１により基準クロック信号を比較器１１に入力するように設定すると共に、スイッチ３４をオンにする。これにより、ＤＡＣ２３とＤＡＣ３３の出力電圧は、第１注入同期型信号制御発振器１４と第２注入同期型信号制御発振器２０のばらつき分だけオフセットされた状態の発振周波数制御信号となる。即ち、この発振周波数制御信号を用いれば、各信号制御発振器１４，２０の出力周波数信号の誤差が補償される。なお、図示例でも、比較器１１としてＰＦＤを用いた例を示したが、本発明はこれに限定されず、例えば周波数比較器を用いても良い。
【００３５】
さらに、上述の周波数誤差補償部を低消費電力化する構成について説明する。図５は、本発明の注入同期型周波数同期発振器の低消費電力化された周波数誤差補償部について説明するためのブロック図である。図中、図４と同一の符号を付した部分は同一物を表している。図４に示される例とは、スイッチ３６を設けた点が異なる。このスイッチ３６を用いてアップダウンカウンタ２２，３２を間欠動作させることで、低消費電力化を図るものである。
【００３６】
以下、図示例における周波数誤差補償部の動作について説明する。図示例では、スイッチ３６をオン／オフ動作させることで、アップダウンカウンタ２２，３２を間欠動作させている。即ち、第１注入同期型信号制御発振器１４への発振周波数制御信号と、第２注入同期型信号制御発振器２０への発振周波数制御信号とを間欠的にオフセットするように構成している。スイッチ３６がオンのときは、図４で示される例と同様に、比較器からの位相差に基づきアップダウンカウンタ２２，３２が動作し、第１及び第２注入同期型信号制御発振器１４，２０の発振周波数が揃うところまでＤＡＣ２３，３３の出力電圧、即ち、発振周波数制御信号が変化する。この際、ＤＡＣ２３，３３の出力電圧は、第１注入同期型信号制御発振器１４と第２注入同期型信号制御発振器２０のばらつき分だけオフセットされた状態の発振周波数制御信号となる。また、スイッチ３６がオフの場合には、ＤＡＣ３３からは、スイッチ３６がオフとなる直前の発振周波数制御信号が出力され続ける。この際、アップダウンカウンタ２２，３２は動作していないため、低消費電力化が図れる。さらに、この際には第１注入同期型信号制御発振器１４も動作させる必要もない。したがって、このような構成とし、スイッチを所定の間隔でオン／オフ動作させることで間欠的にオフセットして出力周波数信号のずれを補償しつつ、低消費電力化が可能となる。ここで、スイッチ３６は、例えば同期ループの１０００〜１０ｘサイクル（ｘ≧３）のうち、１０〜１００サイクル程度でオンとなるようにすれば、誤差補償としては十分である。なお、ｘは十分大きい値であっても良い。また、間欠的にオフセットするタイミングは、一定の間隔である必要はない。不定期に間欠的にオフセットすることで、オフセットタイミング自体のスプリアスが出力周波数信号に乗るのを防止することも可能である。
【００３７】
さて、上述の図示例では、２つの注入同期型信号制御発振器を用いた例を説明したが、本発明の注入同期型周波数同期発振器では、より多くの注入同期型信号制御発振器を用いて、出力周波数信号を複数に分配するように構成しても良い。図６は、本発明の注入同期型周波数同期発振器の出力周波数信号を複数に分配する例を説明するためのブロック図である。図中、図２と同一の符号を付した部分は同一物を表している。図示の通り、この例では、図２に示した例の第２注入同期型信号制御発振器が複数の注入同期型信号制御発振器２０ａ，２０ｂ，２０ｃ・・・からなっている。これら複数の注入同期型信号制御発振器２０ａ，２０ｂ，２０ｃ・・・には、それぞれ第１注入同期型信号制御発振器への発振周波数制御信号と同じ発振周波数制御信号が入力されると共に、基準クロック信号がパルス発生器２１を介してそれぞれに注入されている。また、複数の注入同期型信号制御発振器２０ａ，２０ｂ，２０ｃ・・・には、ローパスフィルタ１３の出力である発振周波数制御信号が分岐されてそれぞれ入力されている。これにより、複数の注入同期型信号制御発振器２０ａ，２０ｂ，２０ｃ・・・からは、所望の周波数信号がそれぞれ出力されることになるため、所望の出力周波数信号を複数に分配することが可能となる。なお、図示例では、パルス発生器２１の出力を分岐して複数の注入同期型信号制御発振器２０ａ，２０ｂ，２０ｃ・・・に注入しているが、本発明はこれに限定されず、基準クロック信号を複数に分岐し、これを受ける複数のパルス発生器を設けて複数の注入同期型信号制御発生器に注入するようにしても良い。
【００３８】
なお、図６に示される例では、図２に示されるような構成の同期ループとしたが、本発明はこれに限定されず、図３に示されるような、アップダウンカウンタやＤＡＣを用いた構成であっても、所望の出力周波数を複数に分配する構成を適用可能である。
【００３９】
このような構成とすることで、例えば出力周波数信号が必要なブロックが離れた位置にある場合に、低周波数帯の信号ラインを離れたブロックまで引き延ばし、引き延ばした先のところで高周波数帯の周波数信号を出力することが可能となる。したがって、一般的に扱いの難しい高周波数帯の信号ラインを引きまわす必要がなくなり、安定した動作が可能となる。
【００４０】
なお、本発明の注入同期型周波数同期発振器は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【符号の説明】
【００４１】
１０    同期ループ
１１    位相比較器
１２    チャージポンプ
１３    ローパスフィルタ
１４    第１注入同期型信号制御発振器
１５，３５    分周器
２０    第２注入同期型信号制御発振器
２１    パルス発生器
２２，３２    アップダウンカウンタ
３４，３６    スイッチ
【図１】
2012132847.tif 000003
【図２】
2012132847.tif 000004
【図３】
2012132847.tif 000005
【図４】
2012132847.tif 000006
【図５】
2012132847.tif 000007
【図６】
2012132847.tif 000008
【国際調査報告】
2012132847.tif 000009
2012132847.tif 000010
2012132847.tif 000011