(57)【要約】  透明基板（１０）に各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極（１４ｂ）を有する複数のスイッチング素子と、各スイッチング素子を覆うように設けられ、無機絶縁膜（１５）及び有機絶縁膜（１６）が順に積層された層間絶縁膜（１７）と、層間絶縁膜（１７）上に設けられた容量電極（１８ａ）と、容量電極（１８ａ）を覆うように設けられた容量絶縁膜（１９）と、容量絶縁膜（１９）上に設けられ、容量電極（１８ａ）に対向して各副画素毎に補助容量（６）を構成し、容量電極（１８ａ）と絶縁状態で各スイッチング素子のドレイン電極（１４ｂ）にそれぞれ接続された複数の画素電極（２０ａ）とを備え、ドレイン電極（１４ｂ）及び容量電極（１８ａ）が有機絶縁膜（１６）から露出する無機絶縁膜（１５）を介して互いに重なる接続領域（Ｒ）を備えている。
2012105180.tif 000002
【特許請求の範囲】
【請求項１】
複数の副画素と、
互いに対向するように設けられたアレイ基板及び対向基板と、
上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、
上記アレイ基板が、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えた液晶表示パネルであって、
上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられていることを特徴とする液晶表示パネル。
【請求項２】
請求項１に記載された液晶表示パネルにおいて、
上記各画素電極には、上記接続領域に重なるように開口部が設けられていることを特徴とする液晶表示パネル。
【請求項３】
請求項１に記載された液晶表示パネルにおいて、
上記アレイ基板の上記接続領域では、上記透明基板上にゲート絶縁膜、上記ドレイン電極、無機絶縁膜、容量電極、容量絶縁膜及び各画素電極が順に積層されていることを特徴とする液晶表示パネル。
【請求項４】
複数の副画素と、
互いに対向するように設けられたアレイ基板及び対向基板と、
上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、
上記アレイ基板が、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備え、
上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられた液晶表示パネルを製造する方法であって、
上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、
上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする液晶表示パネルの製造方法。
【請求項５】
請求項４に記載された液晶表示パネルの製造方法において、
上記修正工程では、上記接続領域の端部及び該端部に隣接する該接続領域の外部に上記レーザー光を照射することを特徴とする液晶表示パネルの製造方法。
【請求項６】
複数の副画素と、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えたアレイ基板であって、
上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域を備えていることを特徴とするアレイ基板。
【請求項７】
複数の副画素と、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極と、
上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なるように設けられた接続領域とを備えたアレイ基板を製造する方法であって、
上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、
上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とするアレイ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル及びその製造方法、並びにアレイ基板及びその製造方法に関し、特に、液晶表示パネル及びそれを構成するアレイ基板における黒点化による欠陥修正技術に関するものである。
【背景技術】
【０００２】
液晶表示パネルは、例えば、画像の最小単位である各副画素毎に薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）などが設けられたＴＦＴアレイ基板と、ＴＦＴアレイ基板に対向するように設けられた対向基板と、ＴＦＴアレイ基板及び対向基板の間に設けられた液晶層とを備えている。【０００３】
ＴＦＴアレイ基板は、例えば、互いに平行に延びるように設けられた複数のゲート線と、各ゲート線の間にそれぞれ設けられ、互いに平行に延びるように配置された複数の容量線と、各ゲート線及び各容量線を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上に各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線と、各ゲート線及び各ソース線の交差部分毎にそれぞれ設けられた複数のＴＦＴと、各ＴＦＴ及び各ソース線を覆うように設けられた層間絶縁膜と、層間絶縁膜上にマトリクス状に設けられ、各ＴＦＴにそれぞれ接続された複数の画素電極とを備えている。【０００４】
ＴＦＴは、例えば、ガラス基板などの透明基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁膜と、ゲート絶縁膜上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに離間するように設けられたソース電極及びドレイン電極とを備えている。ここで、ゲート電極は、例えば、各ゲート線が側方に突出した部分である。また、ソース電極は、例えば、各ソース線が側方に突出した部分である。さらに、ドレイン電極は、層間絶縁膜に形成されたコンタクトホールを介して画素電極に接続されていると共に、ゲート絶縁膜を介して容量線と重なることにより、補助容量を構成している。【０００５】
液晶表示パネルでは、各副画素毎に設けられたＴＦＴにおいて、例えば、ソース電極及びドレイン電極の間に導電性を有する異物や膜残りなどが介在すると、ソース電極及びドレイン電極が短絡するおそれがある。そうなると、その副画素の画素電極には、ソース線からの表示信号が常に入力されるので、その副画素が輝点として検出され易くなってしまう。そのため、輝点が検出された副画素では、例えば、ドレイン電極を切断すると共に、切断されたドレイン電極の画素電極に接続された側とゲート線又は容量線とを接続することにより、輝点を黒点化する欠陥修正が行われることになる。【０００６】
例えば、特許文献１には、データバスライン（ソース線）からのデータ信号（表示信号）が印加されない欠陥画素の画素電極を有するＴＦＴ方式の液晶表示装置において、ゲートバスライン（ゲート線）に接続されているＴＦＴのゲート電極の部分に、光エネルギーを照射し、そのゲート電極と欠陥画素の画素電極とをドレイン電極を介して電気的に接続し、欠陥画素の画素電極にゲートバスラインの走査信号を入力する、欠陥画素の修正方法が開示されている。【０００７】
ここで、特許文献１のように、ドレイン電極とゲート線とを電気的に接続する修正方法では、液晶層の階調特性によっては輝点が黒点化せずに、中間調の輝点として検出される場合があるので、液晶表示パネルの製造では、ドレイン電極と容量線とを電気的に接続して黒点化する修正方法が主流になっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平９−１７９１４３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
ところで、上述した構成のＴＦＴアレイ基板では、各副画素に配置された遮光性の容量線により、低開口率になってしまうので、容量線を代わりに、層間絶縁膜及び各画素電極の間に透明な容量電極及び絶縁膜を順に配置させることにより、容量電極と、各画素電極と、それらの間の絶縁膜とにより補助容量を構成して、開口率を向上させた高開口率のＴＦＴアレイ基板が提案されている。【００１０】
しかしながら、この高開口率のＴＦＴアレイ基板では、層間絶縁膜が、比較的薄い無機絶縁膜と比較的厚い有機絶縁膜とを順に積層した積層膜により構成されていると、黒点化による欠陥修正を行う際に、透明基板側から接続箇所にレーザー光を照射しても、ドレイン電極と容量線に相当する容量電極とを電気的に接続することが困難である。これは、レーザー光の照射により、ドレイン電極の金属が層間絶縁膜中に飛散しても、層間絶縁膜を構成する有機絶縁膜が比較的厚いので、ドレイン電極の金属が容量線に相当する容量電極に到達しないためと考えられる。これに対して、上述した低開口率のＴＦＴアレイ基板では、透明基板側から接続箇所にレーザー光を照射すると、容量線の金属が比較的薄いゲート絶縁膜中に飛散してドレイン電極に到達することにより、ドレイン電極と容量線とが電気的に接続されて、黒点化による欠陥修正を行うことができる。【００１１】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、黒点化による欠陥修正において、ドレイン電極と容量電極とを確実に接続することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明は、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えるようにしたものである。【００１３】
具体的に本発明に係る液晶表示パネルは、複数の副画素と、互いに対向するように設けられたアレイ基板及び対向基板と、上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、上記アレイ基板が、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えた液晶表示パネルであって、上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられていることを特徴とする。【００１４】
上記の構成によれば、アレイ基板において、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、ソース電極及びドレイン電極の間で短絡が発生した副画素が輝点として検出された場合には、例えば、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、輝点が黒点化されるので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。【００１５】
上記各画素電極には、上記接続領域に重なるように開口部が設けられていてもよい。【００１６】
上記の構成によれば、各画素電極には、例えば、液晶層の配向を規制するための構造体として、接続領域に重なるように開口部が設けられているので、接続領域に対するレーザー光の照射による画素電極の損傷が抑制される。【００１７】
上記アレイ基板の上記接続領域では、上記透明基板上にゲート絶縁膜、上記ドレイン電極、無機絶縁膜、容量電極、容量絶縁膜及び各画素電極が順に積層されていてもよい。【００１８】
上記の構成によれば、アレイ基板の接続領域では、画素電極（最上層）／容量絶縁膜／容量電極／無機絶縁膜／ドレイン電極／ゲート絶縁膜／透明基板（最下層）の積層構造を有しているので、ドレイン電極及び容量電極が確実に接続可能な基板構造が具体的に構成される。【００１９】
また、本発明に係る液晶表示パネルの製造方法は、複数の副画素と、互いに対向するように設けられたアレイ基板及び対向基板と、上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、上記アレイ基板が、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備え、上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられた液晶表示パネルを製造する方法であって、上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする。【００２０】
上記の方法によれば、アレイ基板において、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、検出工程において、例えば、点灯検査により、ソース電極及びドレイン電極の間で短絡が発生した副画素が輝点として検出された場合には、修正工程において、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、輝点が黒点化されるので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。【００２１】
上記修正工程では、上記接続領域の端部及び該端部に隣接する該接続領域の外部に上記レーザー光を照射してもよい。【００２２】
上記の方法によれば、修正工程では、接続領域の端部及びそれに隣接する接続領域の外部にレーザー光を照射することにより、レーザー光の照射が接続領域だけに集中しないので、ドレイン電極の金属の過度の飛散が抑制され、ドレイン電極と容量電極とがいっそう確実に接続される。【００２３】
また、本発明に係るアレイ基板は、複数の副画素と、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えたアレイ基板であって、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域を備えていることを特徴とする。【００２４】
上記の構成によれば、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、ソース電極及びドレイン電極の間で短絡が発生した副画素が検出された場合には、例えば、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、黒点化されるので、アレイ基板の黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。【００２５】
また、本発明に係るアレイ基板の製造方法は、複数の副画素と、透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、上記層間絶縁膜上に設けられた容量電極と、上記容量電極を覆うように設けられた容量絶縁膜と、上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極と、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なるように設けられた接続領域とを備えたアレイ基板を製造する方法であって、上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする。【００２６】
上記の方法によれば、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、ドレイン電極及び容量電極が互いに重なる接続領域には、ドレイン電極及び容量電極の間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜が配置されずに、比較的薄い無機絶縁膜だけが配置される。そのため、検出工程において、光学的検査や電荷検出法による検査により、ソース電極及びドレイン電極の間で短絡が発生した副画素が検出された場合には、修正工程において、その短絡が発生した副画素において、ドレイン電極にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が層間絶縁膜（無機絶縁膜及び有機絶縁膜）中を飛散して、ドレイン電極が切断されると共に、ドレイン電極及び容量電極が無機絶縁膜を介して互いに重なる接続領域にレーザー光を透明基板側から照射することにより、ドレイン電極の金属が比較的薄い無機絶縁膜中を飛散して容量電極に容易に到達するので、切断されたドレイン電極の画素電極に接続された側と容量電極とが確実に接続される。これにより、短絡が発生した副画素では、画素電極が容量電極の電位（例えば、接地電位）に固定されて、黒点化されるので、アレイ基板の黒点化による欠陥修正において、ドレイン電極と容量電極とが確実に接続される。
【発明の効果】
【００２７】
本発明によれば、ドレイン電極及び容量電極の間の層間絶縁膜が無機絶縁膜及び有機絶縁膜を順に積層して形成され、ドレイン電極及び容量電極が有機絶縁膜から露出する無機絶縁膜を介して互いに重なる接続領域を備えているので、黒点化による欠陥修正において、ドレイン電極と容量電極とを確実に接続することができる。
【図面の簡単な説明】
【００２８】
【図１】図１は、実施形態１に係る液晶表示パネルの断面図である。
【図２】図２は、実施形態１に係る液晶表示パネルを構成するＴＦＴアレイ基板の各副画素の平面図である。
【図３】図３は、図２中のIII−III線に沿ったＴＦＴアレイ基板の断面図である。
【図４】図４は、ＴＦＴアレイ基板の各副画素に設けられた接続領域及びその近傍を拡大した平面図である。
【図５】図５は、図４中のV−V線に沿ったＴＦＴアレイ基板の断面図である。
【図６】図６は、修正工程における液晶表示パネルの断面図である。
【図７】図７は、図６の液晶表示パネルの修正工程後の断面図である。
【図８】図８は、実施形態２に係る液晶表示パネルを構成するＴＦＴアレイ基板の各副画素に設けられた接続領域及びその近傍を拡大した平面図である。
【図９】図９は、実施形態３に係る液晶表示パネルを構成するＴＦＴアレイ基板の各副画素に設けられた接続領域及びその近傍を拡大した平面図である。
【図１０】図１０は、図９中のX−X線に沿ったＴＦＴアレイ基板の断面図である。
【図１１】図１１は、実施形態４に係る修正工程におけるＴＦＴアレイ基板の断面図である。
【発明を実施するための形態】
【００２９】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
【００３０】
《発明の実施形態１》
図１〜図７は、本発明に係る液晶表示パネル及びその製造方法の実施形態１を示している。具体的に、図１は、本実施形態の液晶表示パネル５０の断面図である。また、図２は、液晶表示パネル５０を構成するＴＦＴアレイ基板３０ａの各副画素Ｐの平面図であり、図３は、図２中のIII−III線に沿ったＴＦＴアレイ基板３０ａの断面図である。さらに、図４は、ＴＦＴアレイ基板３０ａの各副画素Ｐに設けられた接続領域Ｒ及びその近傍を拡大した平面図であり、図５は、図４中のV−V線に沿ったＴＦＴアレイ基板３０ａの断面図である。
【００３１】
液晶表示パネル５０は、図１に示すように、互いに対向するように設けられたＴＦＴアレイ基板３０ａ及び対向基板４０と、ＴＦＴアレイ基板３０ａ及び対向基板４０の間に設けられた液晶層４５と、ＴＦＴアレイ基板３０ａ及び対向基板４０を互いに接着すると共に、ＴＦＴアレイ基板３０ａ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６とを備えている。ここで、液晶表示パネル５０では、図１に示すように、対向基板４０から突出するＴＦＴアレイ基板３０ａの表面に端子領域Ｔが規定さえ、シール材４６の内側に表示領域Ｄが規定されている。そして、表示領域Ｄでは、複数の副画素Ｐ（図２参照）がマトリクス状に配列されている。
【００３２】
ＴＦＴアレイ基板３０ａは、図２及び図３に示すように、透明基板１０と、透明基板１０上に互いに平行に延びるように設けられた複数のゲート線１１と、各ゲート線１１を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上に各ゲート線１１と直交する方向に互いに平行に延びるように設けられた複数のソース線１４と、各ゲート線１１及び各ソース線１４の交差部分毎、すなわち、各副画素Ｐ毎にそれぞれ設けられた複数のＴＦＴ５と、各ＴＦＴ５及び各ソース線１４を覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上に設けられた容量電極１８ａと、容量電極１８ａを覆うように設けられた容量絶縁膜１９と、容量絶縁膜１９上にマトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極２０ａと、各画素電極２０ａを覆うように設けられた配向膜（不図示）とを備えている。
【００３３】
ＴＦＴ５は、図２及び図３に示すように、透明基板１０上に設けられたゲート電極１１ａと、ゲート電極１１ａを覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上にゲート電極１１ａに重なるように島状に設けられた半導体層１３と、半導体層１３上に互いに離間するように設けられたソース電極１４ａ及びドレイン電極１４ｂとを備えている。
【００３４】
ゲート電極１１ａは、図２に示すように、各ゲート線１１が各副画素Ｐ毎に側方に突出した部分である。なお、本実施形態では、各ゲート線１１の側方に突出した部分からなるゲート電極１１ａを例示したが、このゲート電極は、線状に延びるゲート線１１の一部分であってもよい。
【００３５】
半導体層１３は、例えば、チャネル領域を有する真性アモルファスシリコン層（不図示）と、チャネル領域が露出するように真性アモルファスシリコン層上に設けられ、ソース電極１４ａ及びドレイン電極１４ｂにそれぞれ接続されたｎ＋アモルファスシリコン層（不図示）とを備えている。なお、本実施形態では、半導体層１３として、アモルファスシリコンを例示したが、半導体層１３は、例えば、ポリシリコンやＩｎ−Ｇａ−Ｚｎ−Ｏ系などの酸化物半導体であってもよい。
【００３６】
ソース電極１４ａは、図２に示すように、各ソース線１４が各副画素Ｐ毎に側方に突出した部分である。なお、本実施形態では、各ソース線１４の側方に突出した部分からなるソース電極１４ａを例示したが、このソース電極は、線状に延びるソース線１４の一部分であってもよい。
【００３７】
ドレイン電極１４ｂは、図２及び図３に示すように、容量電極１８ａと絶縁状態で、すなわち、容量電極１８ａを覆う容量絶縁膜１９に形成されたコンタクトホール１９ｃを介して、画素電極２０ａに接続されている。
【００３８】
容量電極１８ａは、図３〜図５に示すように、全ての副画素Ｐにわたって一体に形成され、各副画素Ｐ毎に、ドレイン電極１４ｂと画素電極２０ａとの接続部分で開口部１８ｃを有している。そして、容量電極１８ａは、図３及び図５に示すように、容量絶縁膜１９を介して、画素電極２０ａに対向することにより、各副画素Ｐ毎に補助容量６を構成している。また、容量電極１８ａは、図４に示すように、後述する有機絶縁膜１６の開口部１６ｃの図中左中部に突出している。
【００３９】
層間絶縁膜１７は、図３及び図５に示すように、透明基板１０側に設けられた無機絶縁膜１５と、無機絶縁膜１５に積層された有機絶縁膜１６とを備えている。ここで、有機絶縁膜１６は、図３〜図５に示すように、ドレイン電極１４ｂと画素電極２０ａとの接続部分において開口部１６ｃを有し、開口部１６ｃでは、無機絶縁膜１５が有機絶縁膜１６から露出している。そして、有機絶縁膜１６の開口部１６ｃでは、図４及び図５に示すように、ドレイン電極１４ｂ、及び容量電極１８ａの突出部分が無機絶縁膜１５を介して互いに重なることにより、接続領域Ｒ（図４中のハッチング部分参照）が構成されている。また、接続領域Ｒでは、図５に示すように、画素電極２０ａ（最上層）／容量絶縁膜１９／容量電極１８ａ／無機絶縁膜１５／ドレイン電極１４ｂ／ゲート絶縁膜１２／透明基板１０（最下層）の積層構造を有している。なお、図４では、図中全面に配置する画素電極（２０ａ）が省略されている。
【００４０】
対向基板４０は、例えば、透明基板（不図示）と、透明基板上に格子状に設けられたブラックマトリクス（不図示）と、ブラックマトリクスの各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの複数の着色層（不図示）と、ブラックマトリクス、各着色層を覆うように設けられた共通電極（不図示）と、共通電極上に柱状に設けられた複数のフォトスペーサ（不図示）と、共通電極及び各フォトスペーサを覆うように設けられた配向膜（不図示）とを備えている。
【００４１】
液晶層４５は、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００４２】
上記構成の液晶表示パネル５０は、ＴＦＴアレイ基板３０ａ上の各画素電極２０ａと対向基板４０上の共通電極との間に配置する液晶層４５に各副画素Ｐ毎に所定の電圧を印加して、液晶層４５の配向状態を変えることにより、各副画素Ｐにパネル内を透過する光の透過率を調整して、画像を表示するように構成されている。
【００４３】
次に、本実施形態の液晶表示パネル５０ａの製造方法について、図６及び図７を用いて説明する。ここで、本実施形態の液晶表示パネル５０ａの製造方法は、ＴＦＴアレイ基板製造工程、対向基板製造工程、液晶注入工程、検出工程及び修正工程を備える。なお、図６は、修正工程における液晶表示パネル５０の断面図であり、図７は、図６の液晶表示パネル５０に対して、修正工程を行った後の液晶表示パネル５０ａの断面図である。
【００４４】
＜ＴＦＴアレイ基板製造工程＞
まず、ガラス基板やプラスチック基板などの透明基板１０の基板全体に、例えば、スパッタリング法により、モリブデン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブデン膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ゲート線１１及びゲート電極１１ａを形成する。なお、本実施形態では、モリブデン膜を用いてゲート線１１及びゲート電極１１ａを形成する方法を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜などの金属膜、その合金膜や金属窒化膜、又はそれらの積層膜を用いて、ゲート線１１及びゲート電極１１ａを形成してもよい。
【００４５】
続いて、ゲート線１１及びゲート電極１１ａが形成された基板全体に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜（厚さ１００ｎｍ〜６００ｎｍ程度）を成膜して、ゲート絶縁膜１２を形成する。なお、本実施形態では、窒化シリコン膜を用いて、ゲート絶縁膜１２を形成する方法を例示したが、例えば、酸化シリコン膜（ＳｉＯｘ）、酸化窒化シリコン膜（ＳｉＯｘＮｙ、ｘ＞ｙ）、窒化酸化シリコン膜（ＳｉＮｘＯｙ、ｘ＞ｙ）などの単層膜、又はそれらの積層膜を用いて、ゲート絶縁膜１２を形成してもよい。
【００４６】
そして、ゲート絶縁膜１２が形成された基板全体に、例えば、プラズマＣＶＤ法により、真性アモルファスシリコン膜（厚さ１００ｎｍ程度）及びリンがドープされたｎ＋アモルファスシリコン膜（厚さ５０ｎｍ程度）を順に成膜した後に、真性アモルファスシリコン膜及びｎ＋アモルファスシリコン膜の積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、半導体層形成部（１３）を形成する。
【００４７】
さらに、半導体層形成部（１３）が形成された基板全体に、例えば、スパッタリング法により、チタン膜（厚さ２０ｎｍ〜１５０ｎｍ程度）及びアルミニウム膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜した後に、その金属積層膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成する。なお、本実施形態では、チタン膜及びアルミニウム膜の金属積層膜を用いて、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成する方法を例示したが、例えば、アルミニウム膜、タングステン膜、モリブデン膜、タンタル膜、クロム膜、チタン膜、銅膜などの金属膜、その合金膜や金属窒化膜、又はそれらの積層膜を用いて、ソース線１４、ソース電極１４ａ及びドレイン電極１４ｂを形成してもよい。
【００４８】
続いて、ソース電極１４ａ及びドレイン電極１４ｂをマスクとして、上記半導体層形成部のｎ＋アモルファスシリコン膜をエッチングすることにより、チャネル領域を形成して、半導体層１３及びそれを備えたＴＦＴ５を形成する。
【００４９】
そして、ＴＦＴ５が形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などの無機絶縁膜（１５）を厚さ３００ｎｍ程度で成膜する。
【００５０】
さらに、無機絶縁膜（１５）が成膜された基板全体に、例えば、スピンコート法又はスリットコート法により、感光性のアクリル樹脂などからなる感光性樹脂膜を厚さ２．０μｍ〜４．０μｍ程度に塗布した後に、その感光性樹脂膜に対して、露光、現像及びベーキングを行うことにより、開口部１６ｃを有する有機絶縁膜１６を形成する。
【００５１】
続いて、有機絶縁膜１６が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を厚さ５０ｎｍ〜２００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、開口部１８ｃを有する容量電極１８ａを形成する。
【００５２】
そして、容量電極１８ａが形成された基板全体に、例えば、プラズマＣＶＤ法により、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などの無機絶縁膜を厚さ３００ｎｍ程度で成膜した後に、その無機絶縁膜（１９）及び先に成膜した無機絶縁膜（１５）に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、無機絶縁膜１５及び有機絶縁膜１６からなる層間絶縁膜１７、並びにコンタクトホール１９ｃを有する容量絶縁膜１９を形成する。
【００５３】
さらに、層間絶縁膜１７及び容量絶縁膜１９が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜を厚さ５０ｎｍ〜２００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、画素電極２０ａを形成する。
【００５４】
最後に、画素電極２０ａが形成された基板全体に、例えば、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
【００５５】
以上のようにして、ＴＦＴアレイ基板３０ａを製造することができる。
【００５６】
＜対向基板製造工程＞
まず、ガラス基板やプラスチック基板などの透明基板の基板全体に、例えば、スピンコート法又はスリットコート法により、黒色に着色された感光性樹脂を塗布した後に、その塗布膜に対して、露光、現像及びベーキングを行うことにより、ブラックマトリクスを厚さ１．０μｍ程度に形成する。
【００５７】
続いて、上記ブラックマトリクスが形成された基板全体に、例えば、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布した後に、その塗布膜に対して、露光、現像及びベーキングを行うことにより、選択した色の着色層（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
【００５８】
そして、上記各着色層が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜を厚さ５０ｎｍ〜２００ｎｍ程度で成膜することにより、共通電極を形成する。
【００５９】
さらに、上記共通電極が形成された基板全体に、例えば、スピンコート法又はスリットコート法により、感光性のアクリル樹脂などからなる感光性樹脂膜を塗布した後に、その感光性樹脂膜に対して、露光、現像及びベーキングを行うことにより、フォトスペーサを厚さ４．０μｍ程度に形成する。
【００６０】
最後に、上記フォトスペーサが形成された基板全体に、例えば、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
【００６１】
以上のようにして、対向基板４０を製造することができる。
【００６２】
＜液晶注入工程＞
まず、例えば、上記対向基板製造工程で製造された対向基板４０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化の併用型樹脂などからなるシール材４６を枠状に印刷した後に、シール材４６の内側に液晶材料を滴下する。
【００６３】
続いて、上記液晶材料が滴下された対向基板４０と、上記ＴＦＴアレイ基板製造工程で製造されたＴＦＴアレイ基板３０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００６４】
さらに、上記貼合体に挟持されたシール材４６にＵＶ光を照射した後に、その貼合体を加熱することによりシール材４６を硬化させる。
【００６５】
最後に、上記シール材４６を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
【００６６】
以上のようにして、液晶表示パネル５０（検査前）を製造することができる。
【００６７】
＜検出工程＞
上記製造された液晶表示パネル５０において、各ゲート線１１に、バイアス電圧−１０Ｖ、周期１６．７ｍｓｅｃ、パルス幅５０μｓｅｃの＋１５Ｖのパルス電圧のゲート検査信号を入力して、全ての副画素ＰのＴＦＴ５をオン状態にすると共に、各ソース線１４に、１６．７ｍｓｅｃ毎に極性が反転する±２Ｖの電位のソース検査信号を入力することにより、各ＴＦＴ５を介して画素電極２０ａにソース検査信号を入力する。そして、同時に、対向基板４０の共通電極に直流で−１Ｖの電位の共通電極検査信号を入力することにより、ＴＦＴアレイ基板３０ａの各画素電極２０ａと対向基板４０の共通電極との間に配置する液晶層４５に電圧を印加して、各画素電極２０ａにより構成される各副画素Ｐが点灯状態になる。このとき、例えば、ノーマリブラックモード（電圧無印加時に黒表示）の液晶表示パネル５０では、表示画面が黒表示から白表示となる。ここで、膜残りなどにより、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓ（図２中の２点鎖線参照）が発生した副画素Ｐでは、ＴＦＴ５のオン／オフ制御に関係せず、画素電極２０ａにソース検査信号が常に入力されるので、その副画素Ｐは、黒表示の表示画面において輝点として検出される。
【００６８】
＜修正工程＞
上記検出工程で短絡Ｓが検出された場合には、その検出された副画素Ｐにおいて、図２及び図６に示すように、ドレイン電極１４ｂのＸ部にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、接続領域ＲのＹ部にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを接続する。ここで、図７の修正工程後の液晶表示パネル５０ａでは、互いに接続されたドレイン電極１４ｂ及び容量電極１８ａの符号をそれぞれ１４ｂａ及び１８ａａとし、それらの間に配置する無機絶縁膜１５の符号を１５ａとし、それらを備えたＴＦＴアレイ基板３０ａの符号を３０ａａとしている。また、レーザー光Ｌは、例えば、ＹＡＧ（Yttrium Aluminium Garnet）レーザーなどから、２．５μｍ×２．５μｍ程度のスポットサイズで出力されたものである。なお、接続領域Ｒは、その大きさが５μｍ×５μｍ程度以上あれば、接続領域Ｒにレーザー光を照射して、修正可能である。
【００６９】
以上のようにして、黒点化による欠陥修正が行われた液晶表示パネル５０ａを製造することができる。
【００７０】
以上説明したように、本実施形態の液晶表示パネル５０（５０ａ）及びその製造方法によれば、ＴＦＴアレイ基板３０ａにおいて、ドレイン電極１４ｂ及び容量電極１８ａの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ａが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、ドレイン電極１４ｂ及び容量電極１８ａが互いに重なる接続領域Ｒには、ドレイン電極１４ｂ及び容量電極１８ａの間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜１６が配置されずに、比較的薄い無機絶縁膜１５だけが配置される。そのため、検出工程において、点灯検査により、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓが発生した副画素Ｐが輝点として検出された場合には、修正工程において、その短絡Ｓが発生した副画素Ｐにおいて、ドレイン電極１４ｂにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が層間絶縁膜１７（無機絶縁膜１５及び有機絶縁膜１６）中を飛散して、ドレイン電極１４ｂが切断されると共に、ドレイン電極１４ｂ及び容量電極１８ａが無機絶縁膜１５を介して互いに重なる接続領域Ｒにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が比較的薄い無機絶縁膜１５中を飛散して容量電極１８ａに容易に到達するので、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを確実に接続することができる。これにより、短絡Ｓが発生した副画素Ｐでは、画素電極２０ａが容量電極１８ａの電位（例えば、接地電位）に固定されて、輝点を黒点化することができるので、液晶表示パネル５０（５０ａ）の黒点化による欠陥修正において、ドレイン電極１４ｂ（１４ｂａ）と容量電極１８ａ（１８ａａ）とを確実に接続することができる。
【００７１】
《発明の実施形態２》
図８は、本実施形態の液晶表示パネルを構成するＴＦＴアレイ基板３０ｂの各副画素Ｐに設けられた接続領域Ｒ及びその近傍を拡大した平面図である。ここで、図８では、図４と同様に、図中全面に配置する画素電極（２０ａ）が省略されている。なお、以下の各実施形態において、図１〜図７と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００７２】
上記実施形態１では、レーザー光Ｌを照射するＹ部の大部分が接続領域Ｒに含まれる液晶表示パネル５０（５０ａ）の製造方法を例示したが、本実施形態では、レーザー光Ｌを照射するＹ部の一部分が接続領域Ｒに含まれる液晶表示パネルの製造方法を例示する。
【００７３】
本実施形態の液晶表示パネルは、互いに対向するように設けられたＴＦＴアレイ基板３０ｂ（図８参照）及び対向基板４０（図１参照）と、ＴＦＴアレイ基板３０ｂ及び対向基板４０の間に設けられた液晶層４５（図１参照）と、ＴＦＴアレイ基板３０ｂ及び対向基板４０を互いに接着すると共に、ＴＦＴアレイ基板３０ｂ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６（図１参照）とを備えている。
【００７４】
ＴＦＴアレイ基板３０ｂは、透明基板１０（図３参照）と、透明基板１０上に互いに平行に延びるように設けられた複数のゲート線１１（図２参照）と、各ゲート線１１を覆うように設けられたゲート絶縁膜１２（図３参照）と、ゲート絶縁膜１２上に各ゲート線１１と直交する方向に互いに平行に延びるように設けられた複数のソース線１４（図２参照）と、各ゲート線１１及び各ソース線１４の交差部分毎にそれぞれ設けられた複数のＴＦＴ５（図２及び図３参照）と、各ＴＦＴ５及び各ソース線１４を覆うように設けられた層間絶縁膜１７（図３参照）と、層間絶縁膜１７上に設けられた容量電極１８ｂ（図８参照）と、容量電極１８ｂを覆うように設けられた容量絶縁膜１９（図３参照）と、容量絶縁膜１９上にマトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極２０ａ（図２及び図３参照）と、各画素電極２０ａを覆うように設けられた配向膜（不図示）とを備えている。
【００７５】
ＴＦＴアレイ基板３０ｂでは、図８に示すように、容量電極１８ｂが有機絶縁膜１６の開口部１６ｃの図中左下部に突出している。そして、有機絶縁膜１６の開口部１６ｃでは、図８に示すように、ドレイン電極１４ｂ、及び容量電極１８ｂの突出部分が無機絶縁膜１５を介して互いに重なることにより、接続領域Ｒ（図中のハッチング部分参照）が構成されている。
【００７６】
本実施形態のＴＦＴアレイ基板３０ｂ及びそれを備えた液晶表示パネルは、上記実施形態１のＴＦＴアレイ基板製造工程において、容量電極１８ａのパターン形状を変更すれば、製造することができる。そして、製造されたＴＦＴアレイ基板３０ｂを備えた液晶表示パネルに対して、上記実施形態１と同様に、検出工程を行い、短絡Ｓが検出された場合には、修正工程を行うことになる。具体的に、その修正工程では、短絡Ｓが検出された副画素Ｐにおいて、上記実施形態１と同様に、図２に示すように、ドレイン電極１４ｂのＸ部にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、図８に示すように、接続領域Ｒの図中右上部及びそれに隣接する接続領域Ｒの外部を含むＹ部にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ｂとを接続する。
【００７７】
以上説明したように、本実施形態のＴＦＴアレイ基板３０ｂを備えた液晶表示パネル及びその製造方法によれば、上記実施形態１と同様に、ＴＦＴアレイ基板３０ｂにおいて、ドレイン電極１４ｂ及び容量電極１８ｂの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ｂが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極１４ｂと容量電極１８ｂとを確実に接続することができる。
【００７８】
また、本実施形態のＴＦＴアレイ基板３０ｂを備えた液晶表示パネル及びその製造方法によれば、修正工程では、接続領域Ｒの端部及びそれに隣接する接続領域Ｒの外部にレーザー光Ｌを照射することにより、レーザー光Ｌの照射が接続領域Ｒだけに集中しないので、ドレイン電極１４ｂの金属の過度の飛散を抑制することができ、ドレイン電極１４ｂと容量電極１８ｂとをいっそう確実に接続することができる。
【００７９】
《発明の実施形態３》
図９は、本実施形態の液晶表示パネルを構成するＴＦＴアレイ基板３０ｃの各副画素Ｐに設けられた接続領域Ｒ及びその近傍を拡大した平面図であり、図１０は、図９中のX−X線に沿ったＴＦＴアレイ基板３０ｃの断面図である。
【００８０】
上記各実施形態では、接続領域Ｒに画素電極２０ａが重なっているＴＦＴアレイ基板３０ａ及び３０ｂを例示したが、本実施形態では、接続領域Ｒに画素電極２０ｂが重なっていないＴＦＴアレイ基板３０ｃを例示する。
【００８１】
本実施形態の液晶表示パネルは、互いに対向するように設けられたＴＦＴアレイ基板３０ｃ（図９及び図１０参照）及び対向基板４０（図１参照）と、ＴＦＴアレイ基板３０ｃ及び対向基板４０の間に設けられた液晶層４５（図１参照）と、ＴＦＴアレイ基板３０ｃ及び対向基板４０を互いに接着すると共に、ＴＦＴアレイ基板３０ｃ及び対向基板４０の間に液晶層４５を封入するために枠状に設けられたシール材４６（図１参照）とを備えている。
【００８２】
ＴＦＴアレイ基板３０ｃは、図９及び図１０に示すように、透明基板１０と、透明基板１０上に互いに平行に延びるように設けられた複数のゲート線１１（図２参照）と、各ゲート線１１を覆うように設けられたゲート絶縁膜１２と、ゲート絶縁膜１２上に各ゲート線１１と直交する方向に互いに平行に延びるように設けられた複数のソース線１４（図２参照）と、各ゲート線１１及び各ソース線１４の交差部分毎にそれぞれ設けられた複数のＴＦＴ５（図２及び図３参照）と、各ＴＦＴ５及び各ソース線１４を覆うように設けられた層間絶縁膜１７と、層間絶縁膜１７上に設けられた容量電極１８ｂと、容量電極１８ｂを覆うように設けられた容量絶縁膜１９と、容量絶縁膜１９上にマトリクス状に設けられ、各ＴＦＴ５にそれぞれ接続された複数の画素電極２０ｂと、各画素電極２０ｂを覆うように設けられた配向膜（不図示）とを備えている。
【００８３】
ＴＦＴアレイ基板３０ｃでは、図９に示すように、容量電極１８ｂが有機絶縁膜１６の開口部１６ｃの図中左下部に突出している。そして、有機絶縁膜１６の開口部１６ｃでは、図９及び図１０に示すように、ドレイン電極１４ｂ、及び容量電極１８ｂの突出部分が無機絶縁膜１５を介して互いに重なることにより、接続領域Ｒ（図９中のハッチング部分参照）が構成されている。
【００８４】
また、ＴＦＴアレイ基板３０ｃでは、図９及び図１０に示すように、接続領域Ｒに重なるように、画素電極２０ｂの開口部２０ｃが設けられている。ここで、画素電極２０ｂの開口部２０ｃは、液晶層４５の配向を規制するための構造体として機能するよう構成されている。
【００８５】
本実施形態のＴＦＴアレイ基板３０ｃ及びそれを備えた液晶表示パネルは、上記実施形態１のＴＦＴアレイ基板製造工程において、容量電極１８ａ及び画素電極２０ａのパターン形状を変更すれば、製造することができる。そして、製造されたＴＦＴアレイ基板３０ｃを備えた液晶表示パネルに対して、上記実施形態１と同様に、検出工程を行い、短絡Ｓが検出された場合には、修正工程を行うことになる。具体的に、その修正工程では、短絡Ｓが検出された副画素Ｐにおいて、上記実施形態１と同様に、図２に示すように、ドレイン電極１４ｂのＸ部にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、図９に示すように、接続領域Ｒの図中右上部及びそれに隣接する接続領域Ｒの外部を含むＹ部にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ｂに接続された側と容量電極１８ｂとを接続する。
【００８６】
以上説明したように、本実施形態のＴＦＴアレイ基板３０ｃを備えた液晶表示パネル及びその製造方法によれば、上記実施形態１及び２と同様に、ＴＦＴアレイ基板３０ｃにおいて、ドレイン電極１４ｂ及び容量電極１８ｂの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ｂが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、液晶表示パネルの黒点化による欠陥修正において、ドレイン電極１４ｂと容量電極１８ｂとを確実に接続することができる。
【００８７】
また、本実施形態のＴＦＴアレイ基板３０ｃを備えた液晶表示パネル及びその製造方法によれば、修正工程では、接続領域Ｒの端部及びそれに隣接する接続領域Ｒの外部にレーザー光Ｌを照射することにより、レーザー光Ｌの照射が接続領域Ｒだけに集中しないので、ドレイン電極１４ｂの金属の過度の飛散を抑制することができ、ドレイン電極１４ｂと容量電極１８ｂとをいっそう確実に接続することができる。
【００８８】
また、本実施形態のＴＦＴアレイ基板３０ｃを備えた液晶表示パネル及びその製造方法によれば、各画素電極２０ｂには、液晶層４５の配向を規制するための構造体として、接続領域Ｒに重なるように開口部２０ｃが設けられているので、接続領域Ｒに対するレーザー光Ｌの照射による画素電極２０ｂの損傷を抑制することができる。
【００８９】
《発明の実施形態４》
図１１は、本発明に係るＴＦＴアレイ基板及びその製造方法の実施形態を示している。具体的に、図１１は、本実施形態の修正工程におけるＴＦＴアレイ基板３０ａの断面図である。
【００９０】
上記各実施形態では、パネル状態で検出工程及び修正工程を行う液晶表示パネル及びその製造方法を例示したが、本実施形態では、基板状態で検出工程及び修正工程を行うＴＦＴアレイ基板３０ａ及びその製造方法を例示する。
【００９１】
本実施形態のＴＦＴアレイ基板３０ａは、上記実施形態１のＴＦＴアレイ基板３０ａと同一であるが、上記実施形態２のＴＦＴアレイ基板３０ｂや上記実施形態３のＴＦＴアレイ基板３０ｃであってもよい。
【００９２】
本実施形態のＴＦＴアレイ基板３０ａは、例えば、ＣＣＤ（Charge Coupled Device）カメラによる光学的検査や電荷検出法による検査により、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓが発生した副画素Ｐが検出することにより、検出工程を行い、短絡Ｓが検出された場合には、修正工程を行うことになる。具体的に、その修正工程では、短絡Ｓが検出された副画素Ｐにおいて、ドレイン電極１４ｂのＸ部（図２参照）にレーザー光Ｌを照射することにより、ドレイン電極１４ｂをＸ部で切断すると共に、図１１に示すように、接続領域ＲのＹ部（図４参照）にレーザー光Ｌを照射することにより、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを接続する（図７中のＴＦＴアレイ基板３０ａａ参照）。
【００９３】
以上説明したように、本実施形態のＴＦＴアレイ基板３０ａ及びその製造方法によれば、ドレイン電極１４ｂ及び容量電極１８ａの間の層間絶縁膜１７が無機絶縁膜１５及び有機絶縁膜１６を順に積層して形成され、ドレイン電極１４ｂ及び容量電極１８ａが有機絶縁膜１６から露出する無機絶縁膜１５を介して互いに重なる接続領域Ｒを備えているので、ドレイン電極１４ｂ及び容量電極１８ａが互いに重なる接続領域Ｒには、ドレイン電極１４ｂ及び容量電極１８ａの間を電気的に絶縁する絶縁膜として、比較的厚い有機絶縁膜１６が配置されずに、比較的薄い無機絶縁膜１５だけが配置される。そのため、検出工程において、光学的検査や電荷検出法による検査により、ソース電極１４ａ及びドレイン電極１４ｂの間で短絡Ｓが発生した副画素Ｐが検出された場合には、修正工程において、その短絡Ｓが発生した副画素Ｐにおいて、ドレイン電極１４ｂにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が層間絶縁膜１７（無機絶縁膜１５及び有機絶縁膜１６）中を飛散して、ドレイン電極１４ｂが切断されると共に、ドレイン電極１４ｂ及び容量電極１８ａが無機絶縁膜１５を介して互いに重なる接続領域Ｒにレーザー光Ｌを透明基板１０側から照射することにより、ドレイン電極１４ｂの金属が比較的薄い無機絶縁膜１５中を飛散して容量電極１８ａに容易に到達するので、切断されたドレイン電極１４ｂの画素電極２０ａに接続された側と容量電極１８ａとを確実に接続することができる。これにより、短絡Ｓが発生した副画素Ｐでは、画素電極２０ａが容量電極１８ａの電位（例えば、接地電位）に固定されて、黒点化されるので、ＴＦＴアレイ基板３０ａの黒点化による欠陥修正において、ドレイン電極１４ｂと容量電極１８ａとを確実に接続することができる。
【００９４】
なお、上記各実施形態では、ドレイン電極１４ｂを切断する修正方法を例示したが、ソース電極１４ａが切断可能な構造であれば、ドレイン電極１４ｂを切断する代わりに、ソース電極１４ａをその基部で切断してもよい。
【００９５】
また、上記各実施形態では、スイッチング素子として、ＴＦＴを例示したが、本発明は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor)などの他の３端子のスイッチング素子にも適用することができる。
【００９６】
また、上記各実施形態では、各画素が３つの副画素（赤、緑及び青）を有する液晶表示パネルを例示したが、本発明は、各画素が４つ以上の副画素（例えば、赤、緑、青及び白や赤、緑、青及び黄など）を有する液晶表示パネルにも適用することができる。
【００９７】
また、上記各実施形態では、複数の副画素がマトリクス状に配列されたアレイ基板及びそれを備えた液晶表示パネルを例示したが、本発明は、複数の副画素がデルタ状に配列されたアレイ基板及びそれを備えた液晶表示パネルにも適用することができる。
【００９８】
また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたＴＦＴアレイ基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶＴＦＴアレイ基板にも適用することができる。
【産業上の利用可能性】
【００９９】
以上説明したように、本発明は、黒点化による欠陥修正において、ドレイン電極と容量電極とを確実に接続するので、補助容量を有する表示パネルについて有用である。
【符号の説明】
【０１００】
Ｌ        レーザー光
Ｐ        副画素
Ｒ        接続領域
Ｓ        短絡
５        ＴＦＴ（スイッチング素子）
６        補助容量
１０      透明基板
１２      ゲート絶縁膜
１４ａ    ソース電極
１４ｂ    ドレイン電極
１５，１５ａ      無機絶縁膜
１６      有機絶縁膜
１７      層間絶縁膜
１８ａ，１８ｂ    容量電極
１９      容量絶縁膜
２０ａ，２０ｂ    画素電極
２０ｃ    開口部
３０ａ，３０ａａ，３０ｂ，３０ｃ    ＴＦＴアレイ基板
４０      対向基板
４５      液晶層
５０，５０ａ      液晶表示パネル
【図１】
2012105180.tif 000003
【図２】
2012105180.tif 000004
【図３】
2012105180.tif 000005
【図４】
2012105180.tif 000006
【図５】
2012105180.tif 000007
【図６】
2012105180.tif 000008
【図７】
2012105180.tif 000009
【図８】
2012105180.tif 000010
【図９】
2012105180.tif 000011
【図１０】
2012105180.tif 000012
【図１１】
2012105180.tif 000013
【手続補正書】
【提出日】平成25年1月24日(2013.1.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の副画素と、
互いに対向するように設けられたアレイ基板及び対向基板と、
上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、
上記アレイ基板が、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えた液晶表示パネルであって、
上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられていることを特徴とする液晶表示パネル。
【請求項２】
請求項１に記載された液晶表示パネルにおいて、
上記各画素電極には、上記接続領域に重なるように開口部が設けられていることを特徴とする液晶表示パネル。
【請求項３】
請求項１に記載された液晶表示パネルにおいて、
上記アレイ基板の上記接続領域では、上記透明基板上にゲート絶縁膜、上記ドレイン電極、無機絶縁膜、容量電極、容量絶縁膜及び各画素電極が順に積層されていることを特徴とする液晶表示パネル。
【請求項４】
請求項１乃至３の何れか１つに記載された液晶表示パネルにおいて、
上記各スイッチング素子は、酸化物半導体により構成された半導体層を備えた薄膜トランジスタであることを特徴とする液晶表示パネル。
【請求項５】
請求項４に記載された液晶表示パネルにおいて、
上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系であることを特徴とする液晶表示パネル。
【請求項６】
複数の副画素と、
互いに対向するように設けられたアレイ基板及び対向基板と、
上記アレイ基板及び対向基板の間に設けられた液晶層とを備え、
上記アレイ基板が、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備え、
上記アレイ基板には、上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域が設けられた液晶表示パネルを製造する方法であって、
上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、
上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とする液晶表示パネルの製造方法。
【請求項７】
請求項６に記載された液晶表示パネルの製造方法において、
上記修正工程では、上記接続領域の端部及び該端部に隣接する該接続領域の外部に上記レーザー光を照射することを特徴とする液晶表示パネルの製造方法。
【請求項８】
請求項６又は７に記載された液晶表示パネルの製造方法において、
上記各スイッチング素子は、酸化物半導体により構成された半導体層を備えた薄膜トランジスタであることを特徴とする液晶表示パネルの製造方法。
【請求項９】
請求項８に記載された液晶表示パネルの製造方法において、
上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系であることを特徴とする液晶表示パネルの製造方法。
【請求項１０】
複数の副画素と、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極とを備えたアレイ基板であって、
上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なる接続領域を備えていることを特徴とするアレイ基板。
【請求項１１】
請求項１０に記載されたアレイ基板において、
上記各スイッチング素子は、酸化物半導体により構成された半導体層を備えた薄膜トランジスタであることを特徴とするアレイ基板。
【請求項１２】
請求項１１に記載されたアレイ基板において、
上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系であることを特徴とするアレイ基板。
【請求項１３】
複数の副画素と、
透明基板に上記各副画素毎にそれぞれ設けられ、各々、互いに離間するように配置されたソース電極及びドレイン電極を有する複数のスイッチング素子と、
上記各スイッチング素子を覆うように設けられ、無機絶縁膜及び有機絶縁膜が順に積層された層間絶縁膜と、
上記層間絶縁膜上に設けられた容量電極と、
上記容量電極を覆うように設けられた容量絶縁膜と、
上記容量絶縁膜上に設けられ、上記容量電極に対向して上記各副画素毎に補助容量を構成し、該容量電極と絶縁状態で上記各スイッチング素子のドレイン電極にそれぞれ接続された複数の画素電極と、
上記ドレイン電極及び容量電極が上記有機絶縁膜から露出する上記無機絶縁膜を介して互いに重なるように設けられた接続領域とを備えたアレイ基板を製造する方法であって、
上記複数の副画素において、上記ソース電極及びドレイン電極の間で短絡が発生した副画素を検出する検出工程と、
上記検出工程で短絡が検出された副画素において、上記ドレイン電極にレーザー光を上記透明基板側から照射して該ドレイン電極を切断すると共に、上記接続領域にレーザー光を上記透明基板側から照射して、該切断されたドレイン電極の上記各画素電極に接続された側と上記容量電極とを接続する修正工程とを備えることを特徴とするアレイ基板の製造方法。
【請求項１４】
請求項１３に記載されたアレイ基板の製造方法において、
上記各スイッチング素子は、酸化物半導体により構成された半導体層を備えた薄膜トランジスタであることを特徴とするアレイ基板の製造方法。
【請求項１５】
請求項１４に記載されたアレイ基板の製造方法において、
上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系であることを特徴とするアレイ基板の製造方法。
【国際調査報告】
2012105180.tif 000014
2012105180.tif 000015