(57)【要約】  第１のチャネル（１００）と第２のチャネル（２００）との間の信号スキューを調整するチャネル間スキュー調整回路は、入力された第１のチャネルの信号を、離散的に可変の遅延量で遅延出力する位相調整回路（１）と、位相調整回路（１）の出力信号と第２のチャネル（２００）の信号とが入力され、これら二つの信号の位相差を検出するチャネル結合回路（３）と、チャネル結合回路（３）の検出結果に基づいて位相調整回路（１）における遅延量を制御する制御部（７）とを備えている。当該チャネル間スキュー調整回路は、送信側あるいは受信側のみでチャネル間の信号スキューを調整可能であり、低回路面積および低消費電力を達成する。
2012147258.tif 000002
【特許請求の範囲】
【請求項１】
第１のチャネルと第２のチャネルとの間の信号スキューを調整するチャネル間スキュー調整回路であって、
入力された前記第１のチャネルの信号を、離散的に可変の遅延量で遅延出力する位相調整回路と、
前記位相調整回路の出力信号と前記第２のチャネルの信号とが入力され、これら二つの信号の位相差を検出するチャネル結合回路と、
前記チャネル結合回路の検出結果に基づいて前記位相調整回路における遅延量を制御する制御部とを備えている
ことを特徴とするチャネル間スキュー調整回路。
【請求項２】
請求項１に記載のチャネル間スキュー調整回路において、
前記位相調整回路のＰＶＴばらつきを検出し、当該ＰＶＴばらつきを示すＰＶＴ情報を出力するＰＶＴばらつき検出回路と、
前記ＰＶＴ情報に基づいて、前記制御部から前記遅延調整回路に出力される制御値を補正して前記位相調整回路における遅延量を制御するＰＶＴばらつき補正回路とを備えている
ことを特徴とするチャネル間スキュー調整回路。
【請求項３】
請求項２に記載のチャネル間スキュー調整回路において、
入力された前記第２のチャネルの信号を、離散的に可変の遅延量で遅延出力するもう一つの位相調整回路を備え、
前記チャネル結合回路には、前記第２のチャネルの信号として前記もう一つの位相調整回路の出力信号が入力され、
前記ＰＶＴばらつき補正回路は、前記ＰＶＴ情報に基づいて、前記制御部から前記もう一つの遅延調整回路に出力される制御値を補正して前記もう一つの位相調整回路における遅延量を制御する
ことを特徴とするチャネル間スキュー調整回路。
【請求項４】
請求項２および３のいずれか一つに記載のチャネル間スキュー調整回路において、
前記ＰＶＴばらつき検出回路は、
入力された第１の信号を可変の遅延量で遅延させて第１の遅延信号を出力する遅延回路と、
前記第１の遅延信号がデータ信号として、前記第１の信号から所定量だけ位相がずれた第２の信号がクロック信号として、それぞれ入力されるフリップフロップと、
前記フリップフロップの出力に基づいて前記ＰＶＴ情報を決定する決定部とを有し、
前記遅延回路における遅延量が、前記決定部が決定したＰＶＴ情報によって制御される
ことを特徴とするチャネル間スキュー調整回路。
【請求項５】
請求項４に記載のチャネル間スキュー調整回路において、
前記ＰＶＴばらつき検出回路は、
前記第１の遅延信号を遅延させて第２の遅延信号を出力する遅延回路と、
前記第２の遅延信号がデータ信号として、前記第２の信号がクロック信号として、それぞれ入力されるフリップフロップとを有するものであり、
前記決定部は、前記二つのフリップフロップの出力に基づいて前記ＰＶＴ情報を決定する
ことを特徴とするチャネル間スキュー調整回路。
【請求項６】
請求項４および５のいずれか一つに記載のチャネル間スキュー調整回路において、
前記ＰＶＴばらつき検出回路は、
前記第２の信号として、入力された複数の信号の中からいずれか一つを選択するセレクタと、
前記セレクタと同じ内部遅延量を有し、入力された前記第１の信号を遅延出力するダミーセレクタとを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項７】
請求項１に記載のチャネル間スキュー調整回路において、
前記チャネル結合回路は、前記二つの信号のいずれか一方がデータ信号として、他方がクロック信号として、それぞれ入力されるフリップフロップを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項８】
請求項７に記載のチャネル間スキュー調整回路において、
前記チャネル結合回路は、前記データ信号の反転信号および前記クロック信号が、データ信号およびクロック信号としてそれぞれ入力されるフリップフロップを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項９】
請求項７に記載のチャネル間スキュー調整回路において、
前記チャネル結合回路は、前記データ信号と前記クロック信号とを互いに入れ替えて前記フリップフロップに入力するクロスバスイッチを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１０】
請求項１に記載のチャネル間スキュー調整回路において、
前記位相調整回路は、複数のインバータ回路が縦続接続されたインバータチェーンを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１１】
請求項１に記載のチャネル間スキュー調整回路において、
前記位相調整回路は、大きなステップで遅延量が可変の粗調整部と、小さなステップで遅延量が可変であり、前記粗調整部の出力信号を遅延させる微調整部とを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１２】
請求項１１に記載のチャネル間スキュー調整回路において、
前記微調整部は、並列接続された複数のインバータ回路のいずれかの活性および不活性が切り替え可能に構成された遅延回路を有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１３】
請求項１１に記載のチャネル間スキュー調整回路において、
前記微調整部は、フェーズインターポレータ回路を有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１４】
請求項１から１３のいずれか一つに記載のチャネル間スキュー調整回路を備えている
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネル間の信号スキューを調整する回路に関し、特に、ＬＶＤＳのようなパラレル伝送インターフェースに好適なチャネル間スキュー調整回路に関する。
【背景技術】
【０００２】
デジタルテレビ内部の各画像処理ＬＳＩの間や、画像処理ＬＳＩとディスプレイドライバとの間のデータ伝送を行うためのインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）が広く用いられている。近年、デジタルテレビは３Ｄ対応化や４Ｋ２Ｋ、８Ｋ４Ｋ対応化により情報伝送量が増大しており、ＬＶＤＳも更なる高速化、広帯域化が求められている。【０００３】
ＬＶＤＳはクロック信号（例えば、１３５ＭＨｚ×１本）と複数本のデータ信号（例えば、９４５Ｍｂｐｓ×２０本）を同時に伝送するインターフェースであり、クロックフォワードタイプ（ソースシンクロナス）のパラレル伝送インターフェースに属する。この種のインターフェースは、送信したクロック信号で複数本のデータ信号をラッチする構成であり、非常にシンプルな回路で構成できるが、クロック−データ間およびデータ−データ間のチャネル間スキューがボトルネックになり高速化には向かないと一般的に言われている。【０００４】
このチャネル間スキューの課題を解決するための１つの策として、データ信号のみを送信しクロック信号を送らないクロックエンベディッドタイプのインターフェースが存在する。この種のインターフェースは、各チャネル毎にデータ信号からクロック信号を抽出するので、チャネル間スキューの課題からは解放されるが、クロックリカバリ回路を受信側の各チャネルに搭載する必要があり、受信側の回路が非常に複雑で大面積、高コスト、大電力になってしまう。特にディスプレイドライバ等の受信チップはパネル側に配置されるため高耐圧の必要があるため通常微細プロセスは使えず面積が増大してしまう。【０００５】
そこで、クロックエンベデッドタイプではなくソースシンクロナス方式のインターフェースを用いて、なおかつチャネル間スキューの課題を解決する策として、送信回路から送信された各チャネルの信号を受信回路で受信してラッチした結果を送信回路にフィードバックし、受信側で各信号を正しくラッチできるように送信側の各信号の遅延調整を行っているものがある（例えば、特許文献１参照）。また、遅延調整前の各チャネルの信号に含まれるフレーム信号に基づいてデータ遅延回路における遅延量を制御することでチャネル間のスキューを調整しているものがある（例えば、特許文献２参照）。また、受信回路のチャネル間にアナログ回路構成の位相検知回路を設けて、チャネル間の位相差がなくなるようにアナログ遅延線の遅延量を調整しているものがある（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１８９６９８号公報
【特許文献２】特開平１１−３４１１０２号公報
【非特許文献】
【０００７】
【非特許文献１】Yuxiang Zheng, et al., “A 5Gb/s Automatic Sub-Bit Between-Pair Skew Compensator for Parallel Data Communications in 0.13um CMOS”, Digest of Symposium on VLSI Circuits, pp71-72, June, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＶＤＳに代表されるソースシンクロナス方式のパラレル伝送インターフェースに用いられるチャネル間スキュー調整回路には次のような要件が求められる。
（１）信号伝送方向が送信側から受信側への一方向のみであり、受信側から送信側へのフィードバック信号がないため、送信端あるいは受信端でチャネル間スキューのスペックを満たす必要がある。したがって、送信側あるいは受信側のみで自動的にスキュー調整できる仕組みが必要である。
（２）チャネル数が多いため、低面積、低電力にスキュー調整する必要がある。したがって、アナログ遅延線ではなくデジタル回路を用いてスキュー調整を行うことが望ましい。
（３）テレビジョン装置などのセットを組み上げる担当者が送受信を含めた最適設定をするために、チャネル毎にスキューが微調整できる必要がある。そのためには、プロセス、電圧、温度のＰＶＴばらつきを受けにくくして一定遅延を生成する機構が必要である。【０００９】
特許文献１に開示されたスキュー調整回路は、受信側からのフィードバック信号を必要とし、送信側のみでスキュー調整を行うことができない。一方、非特許文献１に開示されたスキュー調整回路は、受信側のみでスキュー調整を行っているものの、アナログ遅延線を用いているため、回路面積、消費電力の大きさが懸念される。また、特許文献２に開示されたスキュー調整回路は、フレーム信号をフィードフォワードして各チャネルの遅延量を制御しているため、データ遅延回路に特性ばらつきなどがある場合に、遅延調整後の各チャネルの信号の出力タイミングがずれてしまうおそれがある。さらに、上記のいずれの従来技術においても、遅延回路にＰＶＴばらつきがあると一定遅延を生成することが困難となり、スキュー調整の精度が劣化する。【００１０】
上記問題に鑑み、本発明は、送信側あるいは受信側のみでチャネル間の信号スキューを調整可能な低回路面積および低消費電力のチャネル間スキュー調整回路を提供することを主たる課題とする。さらに、ＰＶＴばらつきの影響を受けにくい高精度のチャネル間スキュー調整回路を提供することを従たる課題とする。
【課題を解決するための手段】
【００１１】
本発明の一局面に従うチャネル間スキュー調整回路は、第１のチャネルと第２のチャネルとの間の信号スキューを調整するチャネル間スキュー調整回路であって、入力された前記第１のチャネルの信号を、離散的に可変の遅延量で遅延出力する位相調整回路と、前記位相調整回路の出力信号と前記第２のチャネルの信号とが入力され、これら二つの信号の位相差を検出するチャネル結合回路と、前記チャネル結合回路の検出結果に基づいて前記位相調整回路における遅延量を制御する制御部とを備えている。【００１２】
これによると、位相調整回路における遅延量が離散的に可変であるため、位相調整回路はデジタル回路で実現することができ、チャネル間スキュー調整回路全体としての回路面積および消費電力を小さくすることができる。また、遅延出力された第１のチャネルの信号と第２のチャネルの信号との位相差に基づいて位相調整回路における遅延量が制御されるため、第１および第２のチャネルの信号のフィードバック信号が不要であるとともに、位相調整回路の特性ばらつきを考慮した遅延量の制御を行うことができる。【００１３】
さらに、上記チャネル間スキュー調整回路は、前記位相調整回路のＰＶＴばらつきを検出し、当該ＰＶＴばらつきを示すＰＶＴ情報を出力するＰＶＴばらつき検出回路と、前記ＰＶＴ情報に基づいて、前記制御部から前記遅延調整回路に出力される制御値を補正して前記位相調整回路における遅延量を制御するＰＶＴばらつき補正回路とを備えていてもよい。【００１４】
これによると、位相調整回路におけるＰＶＴばらつきが補正されるため、位相調整回路はＰＶＴばらつきに依らずに一定遅延を生成することができる。
【発明の効果】
【００１５】
本発明によると、送信側あるいは受信側のみでチャネル間の信号スキューの調整が可能な低回路面積かつ低消費電力のチャネル間スキュー調整回路を実現することができる。さらに、ＰＶＴばらつきの影響を受けにくくしてスキュー調整の精度を向上することができる。これにより、ＬＶＤＳのようなパラレル伝送インターフェースの更なる高速化が可能となる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施形態に係るチャネル間スキュー調整回路を搭載した送信装置の構成図である。
【図２】図２は、一例に係る位相調整回路の構成図である。
【図３】図３は、別例に係る位相調整回路の構成図である。
【図４】図４は、チャネル結合回路のバリエーションを示す図である。
【図５】図５は、ＰＶＴばらつき検出回路のバリエーションを示す図である。
【図６】図６は、ＰＶＴ情報探索の原理を説明する図である。
【図７】図７は、通常動作モードにおける各種信号のタイミングチャートである。
【図８】図８は、キャリブレーションモードにおける各種信号のタイミングチャートである。
【図９】図９は、キャリブレーションモードにおける動作フローチャートである。
【図１０】図１０は、あるチャネルの信号のエッジをスイープして最適制御値を探索する様子を示す模式図である。
【図１１】図１１は、ジッタを考慮した最適制御値の算出を説明する図である。
【図１２】図１２は、本発明の一実施形態に係るチャネル間スキュー調整回路を搭載した受信装置の構成図である。
【図１３】図１３は、一応用例に係るテレビジョン装置の概観図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態について図面を参照して詳しく説明する。
【００１８】
図１は、本発明の一実施形態に係るチャネル間スキュー調整回路を送信装置に搭載した例を示す。当該チャネル間スキュー調整回路は、位相調整回路１，２、チャネル結合回路３、多相クロック生成回路４、ＰＶＴばらつき検出回路５、ＰＶＴばらつき補正回路６、および制御部７を備えている。送信装置は、当該チャネル間スキュー調整回路、入力されたパラレルデータ信号をシリアルデータ信号に変換して信号ＴＤおよびその反転信号ＮＴＤからなるＬＶＤＳデータ信号を送信するデータ送信部１００（第１のチャネル）、およびクロック信号を生成して信号ＴＣＫおよびその反転信号ＮＴＣＫからなる差動クロック信号を送信するクロック送信部２００（第２のチャネル）を備えている。なお、便宜上、データ送信部１００は７：１のパラレル・シリアル変換を行って９４５ＭｂｐｓのＬＶＤＳデータ信号を送信し、クロック送信部２００は１３５ＭＨｚの差動クロック信号を送信するものとして説明する。
【００１９】
多相クロック生成回路４は、基準クロック信号ＲＥＦＣＫを受け、多相のクロック信号を出力する。具体的には、多相クロック生成回路４は、１３５ＭＨｚのクロック信号の１周期を１４相に分割したクロック信号ＰＨ１〜ＰＨ１４を生成する。特に図示しないが、多相クロック生成回路４は、位相比較器、チャージポンプ回路、ループフィルタ回路、多相ＶＣＯ（Voltage Controlled Oscillator）回路を備えたＰＬＬ（Phase Locked Loop）回路あるいはＤＬＬ（Delay Locked Loop）回路で実現可能である。なお、多相クロック生成回路４を設けずに、外部から多相クロック信号を受けるようにしてもよい。
【００２０】
データ送信部１００は、パラレル・シリアル変換回路１０２およびドライバ回路１０４を備えている。パラレル・シリアル変換回路１０２は、入力されたパラレルデータ信号ＰＤＡＴＡに対して、多相クロック生成回路４から出力されるＰＨ２，ＰＨ４，ＰＨ６，ＰＨ８，ＰＨ１０，ＰＨ１２，およびＰＨ１４を用いてパラレル・シリアル変換を行ってシリアルデータ信号ＳＤＡＴＡを出力する。ドライバ回路１０４は、位相調整回路１で遅延されたＳＤＡＴＡを受け、ＬＶＤＳデータ信号を出力する電流モードドライバである。ＴＤ／ＮＴＤ間には図示しない終端抵抗が挿入されており、ドライバ回路１０４から電流が供給されることで振幅が生成される。例えば、終端抵抗の抵抗値は１００Ωであり、ドライバ回路１０４が供給する電流は３．５ｍＡであり、３５０ｍＶの振幅が生成される。
【００２１】
クロック送信部２００は、クロック生成回路２０２およびドライバ回路２０４を備えている。クロック生成回路２０２は、多相クロック生成回路４から出力されるＰＨ２およびＰＨ１０を用いてデータレートの１／７の周波数を有するクロック信号ＣＫを生成する。ドライバ回路２０４は、位相調整回路２で遅延されたＣＫを受け、差動クロック信号を出力する電流モードドライバである。ドライバ回路２０４の構成は、ドライバ回路１０４の構成と同等である。
【００２２】
位相調整回路１，２は、入力された信号を、与えられた制御値に応じた遅延量で遅延出力する。位相調整回路１，２は、制御値に応じて遅延量が離散的に切り替わるように構成されており、出力信号の位相を微少に（例えば、１０ｐｓ刻み）にずらしていくことができる。
【００２３】
図２は、位相調整回路１の一構成例を示す。本例に係る位相調整回路１は、大きなステップで遅延量が可変の粗調整部１２、および小さなステップで遅延量が可変の微調整部１４を備え、制御信号ＳＥＬ［ｎ：０］によって遅延量を離散的に切り替えることができる。
【００２４】
粗調整部１２は、複数の遅延回路１２０を備えている。各遅延回路１２０は、入力端子ＩＮ１および出力端子ＯＵＴ１を有するインバータ回路１２２、入力端子ＩＮ２および出力端子ＯＵＴ２を有するインバータ回路１２４、および出力端子ＯＵＴ１と入力端子ＩＮ２との間に挿入され、与えられた制御信号に従ってスイッチング動作するスイッチ１２６を備えている。互いに隣接する二つの遅延回路１２０において、一方の出力端子ＯＵＴ１と他方の入力端子ＩＮ１とが接続されるとともに、一方の入力端子ＩＮ２と他方の出力端子ＯＵＴ２とが接続されている。
【００２５】
各遅延回路１２０にはＳＥＬ［ｎ：８］の各ビットが制御信号として与えられ、初段の遅延回路１２０にはＳＥＬ［ｎ］が、最終段の遅延回路１２０にはＳＥＬ［８］がそれぞれ与えられる。したがって、粗調整部１２における遅延量は、ＳＥＬ［ｎ］をスイッチ１２６が閉じる論理レベルに設定すると遅延回路１２０の１個分の遅延量に相当する最小遅延量となり、ＳＥＬ［８］を当該論理レベルに設定すると最大遅延量（本例の場合、遅延回路１２０のｎ−７個分の遅延量）となる。なお、遅延回路１２０の１個分の遅延量は、インバータ回路１２２における遅延量とインバータ回路１２４における遅延量との合計値に相当する。
【００２６】
微調整部１４は、複数の遅延回路１４０を備えており、粗調整部１２の出力信号をさらに遅延させる。各遅延回路１４０は、入力端子ＩＮおよび出力端子ＯＵＴを有するインバータ回路１４２、およびそれに並列接続されたインバータ回路１４４を備えている。インバータ回路１４４は、与えられた制御信号に応じて活性および不活性が切り替えられるようになっている。インバータ回路１４４が活性状態にあるとき、遅延回路１４０の駆動能力が増し、遅延量が小さくなる。一方、インバータ回路１４４が非活性状態にあるとき、遅延回路１４０の駆動能力が減り、遅延量が大きくなる。
【００２７】
各遅延回路１４０にはＳＥＬ［７：０］の各ビットが制御信号として与えられ、初段の遅延回路１４０にはＳＥＬ［７］が、最終段の遅延回路１４０にはＳＥＬ［０］がそれぞれ与えられる。例えば、微調整部１４における遅延量は、ＳＥＬ［７：０］の全ビットをインバータ回路１４４が活性化する論理レベルに設定すると最小遅延量となり、インバータ回路１４４が不活性化する論理レベルに設定すると最大遅延量となる。
【００２８】
図３は、位相調整回路１の別構成例を示す。本例に係る位相調整回路１もまた、大きなステップで遅延量が可変の粗調整部１２、および小さなステップで遅延量が可変の微調整部１４を備え、制御信号ＳＥＬ［ｎ：０］によって遅延量を離散的に切り替えることができる。
【００２９】
粗調整部１２は、複数の遅延回路１２０およびセレクタ１２１を備えている。各遅延回路１２０の構成は上述した通りである。ただし、互いに隣接する２個の遅延回路１２０には同じ制御信号が与えられ、これら２個の遅延回路１２０をペア回路として使用する。
【００３０】
各ペア回路にはＳＥＬ［ｎ：ｍ］の各ビットが制御信号として与えられ、初段のペア回路にはＳＥＬ［ｎ］が、最終段のペア回路にはＳＥＬ［ｍ］がそれぞれ与えられる。セレクタ１２１は、各ペア回路の入力端子ＩＮ１に入力される信号および出力端子ＯＵＴ２から出力される信号からなる各ペア信号を受け、与えられたＳＥＬ［ｎ：ｍ］に応じていずれか一つのペア信号を出力する。例えば、粗調整部１２における遅延量は、ＳＥＬ［ｎ］をスイッチ１２６が閉じる論理レベルに設定すると遅延回路１２０の１個分の最小遅延量となり、ＳＥＬ［ｍ］を当該論理レベルに設定すると最大遅延量（本例の場合、遅延回路１２０のｎ−ｍ＋１個分の遅延量）となる。
【００３１】
微調整部１４は、フェーズインターポレータ回路１４１を備えている。セレクタ１２１から出力されたペア信号はフェーズインターポレータ回路１４１の入力端子ＩＮ１，ＩＮ２にそれぞれ入力される。入力端子ＩＮ１に入力される信号と入力端子ＩＮ２に入力される信号との間には、常に遅延回路１２０の１個分の遅延量に相当する位相差がある。フェーズインターポレータ回路１４１は当該位相差を補間してさらに微細な位相差を生成する。例えば、フェーズインターポレータ回路１４１をＳＥＬ［ｍ−１：０］によって制御する場合、粗調整部１２から出力されたペア信号の位相差を２ｍ階調に分割してそのうちのいずれかの位相差を有する信号を出力端子ＯＵＴから出力することができる。フェーズインターポレータ回路１４１を用いると、図２に示したようなインバータチェーン構成の微調整部１４よりも信号通過段数を少なくすることができ、また、より細かな遅延を生成することができる。
【００３２】
なお、図２および図３のいずれの構成においても、微調整部１４における最大遅延量が遅延回路１２０の１個分の遅延量に相当するように粗調整部１２および微調整部１４をそれぞれ構成するとよい。これにより、位相調整回路１の全体として、遅延量のダイナミックレンジを広く確保しつつ、遅延回路１４０の１個分の遅延量を最小変化ステップとして遅延量を細かく調整することができる。位相調整回路２の構成は位相調整回路１と同等である。
【００３３】
図１に戻り、チャネル結合回路３は、位相調整回路１の出力信号および位相調整回路２の出力信号を受け、これら二つの信号の位相差を検出して信号ＯＵＴ＿ＦＦを出力する。すなわち、チャネル結合回路３は、位相調整後のＳＤＡＴＡ，ＣＫの位相関係を検出する。なお、チャネル結合回路３は、制御部７から出力されるキャリブレーションスタート信号ＣＡＬＩＢ＿ＥＮによってリセットがかけられるようになっている。
【００３４】
図４は、チャネル結合回路３のバリエーションを示す。例えば、図４（ａ）に示したように、チャネル結合回路３は、１個のフリップフロップ３２で構成することができる。フリップフロップ３２は、データ信号としてＳＤＡＴＡを、クロック信号としてＣＫを、それぞれ受け、ＯＵＴ＿ＦＦを出力する。また、フリップフロップ３２にはリセット信号としてＣＡＬＩＢ＿ＥＮが与えられる。
【００３５】
図４（ａ）の構成ではＳＤＡＴＡの立ち上がりエッジとＣＫの立ち上がりエッジとの位相差しか検出できないため、図４（ｂ）に示したように、ＳＤＡＴＡの反転信号がデータ信号として、ＣＫがクロック信号として、ＣＡＬＩＢ＿ＥＮがリセット信号として、それぞれ入力されるフリップフロップ３４を追加してもよい。図４（ｂ）の構成では、フリップフロップ３２，３４から出力される信号がＯＵＴ＿ＦＦを構成する。当該構成によると、ＳＤＡＴＡの立ち下がりエッジとＣＫの立ち上がりエッジとの位相差も検出することができる。
【００３６】
また、フリップフロップ３２，３４において、セットアップ時間とホールド時間とに差があることを考慮すると、データ入力とクロック入力とを互いに入れ替える必要がある。そこで、図４（ｃ）に示したように、図４（ａ）の構成にクロスバスイッチ３６を追加して、フリップフロップ３２のデータ入力とクロック入力とを互いに入れ替え可能にしてもよい。あるいは、図４（ｄ）に示したように、図４（ｂ）の構成にクロスバスイッチ３６を追加して、フリップフロップ３２，３４のそれぞれのデータ入力とクロック入力とを互いに入れ替え可能にしてもよい。
【００３７】
図１に戻り、ＰＶＴばらつき検出回路５は、位相調整回路１，２におけるＰＶＴばらつきを検出し、当該ＰＶＴばらつきを示すＰＶＴ情報を出力する。ＰＶＴ情報は、任意のビット幅のデジタルコードＰＶＴ＿ｃｏｄｅとして表すことができる。
【００３８】
図５は、ＰＶＴばらつき検出回路５のバリエーションを示す。例えば、図５（ａ）に示したように、ＰＶＴばらつき検出回路５は、遅延回路５１、フリップフロップ５２、および決定部５３で構成することができる。遅延回路５１は、多相クロック生成回路４から出力されるＰＨ１をＰＶＴ＿ｃｏｄｅに応じた遅延量で遅延させて遅延信号ＰＨ１＿ＢＤを出力する。特に図示しないが、遅延回路５１は、縦続接続された複数の遅延素子、およびＰＶＴ＿ｃｏｄｅをデコードして各遅延素子を制御するデコーダで構成することができる。フリップフロップ５２は、データ信号としてＰＨ１＿ＢＤを、クロック信号として多相クロック生成回路４から出力されるＰＨ２を、それぞれ受ける。決定部５３は、ＰＶＴ＿ｃｏｄｅを初期値から変化させてＰＨ１のエッジをスイープし、当該エッジがＰＨ２のエッジに達したときのＰＶＴ＿ｃｏｄｅを保持する。具体的には、決定部５３は、ＰＶＴ＿ｃｏｄｅを初期値から変化させてフリップフロップ５２の出力が変化するときのＰＶＴ＿ｃｏｄｅを探索し、見つけたＰＶＴ＿ｃｏｄｅを保持する。こうして保持されたＰＶＴ＿ｃｏｄｅが表す値は、プロセスがＳＳ（Ｎｃｈ：ｓｌｏｗ，Ｐｃｈ：ｓｌｏｗ）のときは小さくなり、プロセスがＦＦ（Ｎｃｈ：ｆａｓｔ，Ｐｃｈ：ｆａｓｔ）のときは大きくなる。すなわち、ＰＶＴ＿ｃｏｄｅは、プロセス情報を反映したものとなっている。
【００３９】
図５（ａ）の構成ではＰＨ１＿ＢＤなどにノイズが重畳された場合にフリップフロップ５２の出力の変化点を誤検出するおそれがある。そこで、図５（ｂ）に示したように、ＰＨ１＿ＢＤを遅延させて遅延信号ＰＨ１＿ＡＤを出力する遅延回路５４、およびデータ信号としてＰＨ１＿ＡＤが、クロック信号としてＰＨ２が、それぞれ入力されるフリップフロップ５５を追加してもよい。遅延回路５４として、例えば、位相調整回路１，２の粗調整部１２を構成する遅延回路１２０を用いるのが適当である。そして、図６に示したように、決定部５３は、ＰＶＴ＿ｃｏｄｅを初期値から変化させてフリップフロップ５２，５５の出力が不一致になるときのＰＶＴ＿ｃｏｄｅを探索し、見つけたＰＶＴ＿ｃｏｄｅを保持する。
【００４０】
ＰＨ１とＰＨ２との位相差が小さすぎるとＰＶＴ＿ｃｏｄｅの探索が困難となるため、ＰＨ２に代えてこれよりも位相が遅れたクロック信号を用いてもよい。例えば、図５（ｃ）に示したように、多相クロック生成回路４から出力されるＰＨ２，ＰＨ３，ＰＨ４，およびＰＨ５の中からいずれか一つを選択するセレクタ５６をさらに追加して、セレクタ５６の出力をフリップフロップ５２，５５のクロック信号として入力するようにしてもよい。ただし、セレクタ５６による信号遅延が生じるため、遅延回路５１の前段に、セレクタ５６と同じ内部遅延量を有するダミーセレクタ５７を設けて、セレクタ５６を通過する信号と同じ量だけＰＨ１を遅延させることが望ましい。ダミーセレクタ５７を遅延回路５１の後段に設けて、ＰＨ１＿ＢＤを遅延させるようにしてもよい。
【００４１】
図５の各構成に係るＰＶＴばらつき検出回路５によると、ＰＨ１のエッジのスイープ範囲が、多相クロック生成回路４が生成する多相クロックの最小位相差（ＰＨ１とＰＨ２とを用いる場合）あるいはその数倍程度（ＰＨ１とＰＨ５とを用いる場合）で済むため、最大スイープ時間を比較的短くすることができる。これにより、遅延回路５１を構成する遅延素子の個数やＰＶＴ＿ｃｏｄｅのビット幅を少なくすることができ、低回路面積でＰＶＴばらつき検知を実現することができる。
【００４２】
図１に戻り、制御部７は、位相調整回路１，２に対して、実現すべき遅延量を表した制御値ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫをそれぞれ出力する。位相調整回路１，２における遅延量は、単位変化ステップ（例えば、１０ｐｓ）の整数倍で決定され、ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫは、例えば、その乗数を表す整数値であり、０から６３までの値を取り得る。
【００４３】
ＰＶＴばらつきにより単位変化ステップの絶対量がばらつく。そこで、ＰＶＴばらつき補正回路６は、ＰＶＴばらつき検出回路５から出力されるＰＶＴ＿ｃｏｄｅに基づいて、ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫを補正して位相調整回路１，２における遅延量をそれぞれ制御する。
【００４４】
具体的には、ＰＶＴばらつき補正回路６は、ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫにＰＶＴ＿ｃｏｄｅを乗算して得られた制御値で位相調整回路１，２をそれぞれ制御する。ある絶対的な遅延量を実現する場合、プロセスがＳＳ（Ｎｃｈ：ｓｌｏｗ，Ｐｃｈ：ｓｌｏｗ）のときの制御値は小さくなり、プロセスがＦＦ（Ｎｃｈ：ｆａｓｔ，Ｐｃｈ：ｆａｓｔ）のときの制御値は大きくなる。すなわち、ＰＶＴばらつき補正回路６によって補正された制御値は、プロセス情報を反映したものとなっている。
【００４５】
次に、本実施形態に係るチャネル間スキュー調整回路の動作について説明する。図７は、通常動作モードにおける各種信号のタイミングチャートである。ＰＤＡＴＡ［６：０］はパラレルデータ信号であり、各ビット１３５Ｍｂｐｓのランダムデータがパラレル・シリアル変換回路１０２へ入力される。ＰＨ１〜ＰＨ１４は、多相クロック生成回路４が生成する１４相のクロック信号である。各クロック信号の周波数は１３５ＭＨｚであり、それぞれの立ち上がりエッジの間隔は１周期の１／１４、すなわち、５２５ｐｓずつずれている。このうち、ＰＨ２，ＰＨ４，ＰＨ６，ＰＨ８，ＰＨ１０，ＰＨ１２，およびＰＨ１４でＰＤＡＴＡ［６：０］の各ビット信号がラッチされてＳＤＡＴＡに変換される。ＳＤＡＴＡを示す信号波形中の数字はＰＤＡＴＡにおける対応ビット位置を表す。これら７つのクロック信号のエッジ間隔は１．０５ｎｓであり、９４５Ｍｂｐｓシリアルデータの最小時間幅（UI:Unit Interval）に相当する。ＳＤＡＴＡデータは差動出力データＴＤ／ＮＴＤに変換されて外部のケーブルやボード配線へと出力される。
【００４６】
クロック生成回路２０２は、ＰＨ２の立ち上がりエッジで立ち上がり、ＰＨ１０の立ち上がりエッジで立ち下がるクロック信号ＣＫを生成する。通常動作モードでは、チャネル結合回路３は停止制御されるため、ＯＵＴ＿ＦＦは常にＬレベルである。
【００４７】
一方、図８は、キャリブレーションモードにおける各種信号のタイミングチャートである。また、図９は、キャリブレーションモードにおける動作フローを示す。送信装置の電源が立ち上がって多相クロック生成回路４のロックが完了した後、キャリブレーションモードが開始される。まず、ＣＡＬＩＢ＿ＥＮをアクティブにすることでチャネル結合回路３のリセットを解除し、テストデータの入力を開始する。キャリブレーションモードでは、ＰＤＡＴＡ［６：０］のテストデータとして固定信号が入力される。なお、テスト容易化のために、ＣＫと周波数およびパターンが同じのデータ信号が生成されるような固定信号を入力する。また、キャリブレーションモードの開始にあたってＰＶＴばらつき検出回路５によりＰＶＴ情報を取得しておく。
【００４８】
次に、ＣＯＮＴ＿Ｄを０から６３までカウントアップして位相調整回路１における遅延量を１０ｐｓずつ増加させたときのＯＵＴ＿ＦＦの変化を記録する。このとき、ＣＯＮＴ＿ＣＫは中央値である３１に固定しておく。これは、ＣＫに対するＳＤＡＴＡの位相差を−３２０ｐｓから＋３２０ｐｓまでスイープさせて、位相調整回路１における遅延量を最適化する最適制御値を探索するためである。
【００４９】
図１０は、ＳＤＡＴＡのエッジをスイープして最適制御値を探索する様子を模式的に示す。チャネル結合回路３が図２（ａ）に示した構成の場合、ＯＵＴ＿ＦＦが１から０に変化したときのＣＯＮＴ＿Ｄが最適制御値である。チャネル結合回路３が図２（ｂ）に示した構成の場合、フリップフロップ３２の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、およびフリップフロップ３４の出力が１から０に変化したときのＣＯＮＴ＿Ｄの平均値が最適制御値である。チャネル結合回路３が図２（ｃ）に示した構成の場合、クロスバスイッチ３６をストレート接続してＯＵＴ＿ＦＦが１から０に変化したときのＣＯＮＴ＿Ｄ、およびクロスバスイッチ３６をクロス接続してＯＵＴ＿ＦＦが１から０に変化したときのＣＯＮＴ＿Ｄの平均値が最適制御値である。チャネル結合回路３が図２（ｄ）に示した構成の場合、クロスバスイッチ３６をストレート接続してフリップフロップ３２の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、およびフリップフロップ３４の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、ならびにクロスバスイッチ３６をクロス接続してフリップフロップ３２の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、およびフリップフロップ３４の出力が１から０に変化したときのＣＯＮＴ＿Ｄの平均値が最適制御値である。
【００５０】
ＣＫおよびＳＤＡＴＡにジッタが含まれることを考慮すると、上記探索を複数回実施することが望ましい。例えば、ＣＫの立ち上がりエッジとＳＤＡＴＡの立ち上がりエッジとのスキューを調整する場合、図１１（ａ）に示したように、ＳＤＡＴＡの立ち上がりエッジがＣＫの立ち上がりエッジとが重なるときのＣＯＮＴ＿Ｄの最大値をＭａｘ＿ｃｏｄｅ、最小値をＭｉｎ＿ｃｏｄｅとして、最適制御値Ｏｐｔｉｍｕｍ＿ｃｏｄｅは最大値と最小値の平均値として与えられる。また、例えば、ＣＫの立ち上がりエッジとＳＤＡＴＡの立ち下がりエッジとのスキューを調整する場合も同様に、図１１（ｂ）に示したように、ＳＤＡＴＡの立ち下がりエッジがＣＫの立ち上がりエッジとが重なるときのＣＯＮＴ＿Ｄの最大値をＭａｘ＿ｃｏｄｅ、最小値をＭｉｎ＿ｃｏｄｅとして、最適制御値Ｏｐｔｉｍｕｍ＿ｃｏｄｅは最大値と最小値の平均値として与えられる。
【００５１】
こうして算出されたＯｐｔｉｍｕｍ＿ｃｏｄｅは位相調整回路１における遅延量を最適化する制御値ＣＯＮＴ＿Ｄとして制御部７に設定される。その後、テストデータの入力を終了し、ＣＡＬＩＢ＿ＥＮをインアクティブにすることでチャネル結合回路３をリセットして、キャリブレーションモードは終了する。
【００５２】
なお、キャリブレーションは、送信装置の電源立ち上げ時の１回のみの実施ではなく、電源立ち上げ後に連続的に行うことも可能である。例えば、テレビジョン装置などでは、ブランキング期間においてキャリブレーションを行うようにすれば、通常の画像出力を乱すことなく連続的なキャリブレーションが可能である。
【００５３】
本実施形態に係るチャネル間スキュー調整回路は以下のように変形可能である。チャネル結合回路３に、ＳＤＡＴＡ，ＣＫに代えてＴＤ／ＮＴＤ，ＴＣＫ／ＮＴＣＫを入力するようにしてもよい。位相調整回路１のみでＣＫに対するＳＤＡＴＡの位相差を調整することができるため、位相調整回路２は省略可能である。位相調整回路１，２におけるＰＶＴばらつきが特に問題ないようであれば、ＰＶＴばらつき検出部５およびＰＶＴばらつき補正部６を省略してもよい。
【００５４】
また、スキュー調整対象のチャネル数は３以上であってもよい。例えば、ＬＶＤＳでは、クロック伝送部１チャネルとデータ伝送部５チャネルの組み合わせ（１ポート）が４個単位（４ポート）で使用されることがある。このような場合には、クロック伝送部と各データ伝送部との間にチャネル結合回路をそれぞれ設けて、クロック伝送部の信号と各データ伝送部の信号とのスキュー調整を行うようにすればよい。また、データ送信部どうし、あるいはクロック送信部どうしでスキュー調整を行ってもよい。
【００５５】
また、図１２に示したように、本実施形態に係るチャネル間スキュー調整回路は受信装置に搭載することもできる。具体的には、受信装置は、本実施形態に係るチャネル間スキュー調整回路、信号ＲＤおよびその反転信号ＮＲＤからなるＬＶＤＳデータ信号を受信してパラレルデータ信号ＰＤＡＴＡを生成するデータ受信部３００（第１のチャネル）、および信号ＲＣＫおよびその反転信号ＮＲＣＫからなる差動クロック信号を受信してクロック信号ＣＫＯＵＴを生成するクロック受信部４００（第２のチャネル）を備えている。クロック受信部４００は、差動クロック信号からクロック信号ＣＫを生成する差動アンプ４０２、および位相調整回路２で遅延されたＣＫから多相クロックおよびＣＫＯＵＴを生成するＰＬＬ回路４０４を備えている。データ受信部３００は、ＬＶＤＳデータ信号からシリアルデータ信号ＳＤＡＴＡを生成する差動アンプ３０２、および位相調整回路１で遅延されたＳＤＡＴＡを、ＰＬＬ回路４０４から出力される多相クロックを用いてＰＤＡＴＡに変換するシリアル・パラレル変換回路３０４を備えている。
【００５６】
＜応用例＞
図１３は、一応用例に係るテレビジョン装置の概観を示す。当該テレビジョン装置は、各種信号を送受信するためのインターフェース５０２，５０４を備えており、これらインターフェースどうしがＬＶＤＳケーブル５０６で接続されている。インターフェース５０２，５０４のいずれか一方が送信側、他方が受信側である。インターフェース５０２は上記実施形態に係るチャネル間スキュー調整回路１０を備えている。このように、上記実施形態に係るチャネル間スキュー調整回路は、テレビジョン装置における送受信インターフェースに好適である。
【００５７】
また、上記実施形態に係るチャネル間スキュー調整回路は、車載アプリケーションなどにも好適である。それ以外にも、半導体チップ内部の信号伝送（例えば、クロック伝送）において、２つ以上のクロック信号間のスキューを調整したい場合にも、上記実施形態に係るチャネル間スキュー調整回路を応用することができる。
【産業上の利用可能性】
【００５８】
本発明に係るチャネル間スキュー調整回路は、低回路面積かつ低消費電力で、送信側あるいは受信側のみでチャネル間の信号スキューの調整が可能であるため、ＬＶＤＳのようなパラレル伝送インターフェースに好適である。
【符号の説明】
【００５９】
１０    チャネル間スキュー調整回路
１      位相調整回路
１２    粗調整部
１２２  インバータ回路
１２４  インバータ回路
１４    微調整部
１４０  遅延回路
１４１  フェーズインターポレータ回路
１４２  インバータ回路
１４４  インバータ回路
２      位相調整回路（もう一つの位相調整回路）
３      チャネル結合回路
３２    フリップフロップ
３４    フリップフロップ
３６    クロスバスイッチ
５      ＰＶＴばらつき検出回路
５１    遅延回路
５２    フリップフロップ
５３    決定部
５４    遅延回路
５５    フリップフロップ
５６    セレクタ
５７    ダミーセレクタ
６      ＰＶＴばらつき補正回路
７      制御部
１００  データ送信部（第１のチャネル）
２００  クロック送信部（第２のチャネル）
３００  データ受信部（第１のチャネル）
４００  クロック受信部（第２のチャネル）
５００  デジタルテレビジョン装置（電子機器）
【図１】
2012147258.tif 000003
【図２】
2012147258.tif 000004
【図３】
2012147258.tif 000005
【図４】
2012147258.tif 000006
【図５】
2012147258.tif 000007
【図６】
2012147258.tif 000008
【図７】
2012147258.tif 000009
【図８】
2012147258.tif 000010
【図９】
2012147258.tif 000011
【図１０】
2012147258.tif 000012
【図１１】
2012147258.tif 000013
【図１２】
2012147258.tif 000014
【図１３】
2012147258.tif 000015
【手続補正書】
【提出日】平成25年9月5日(2013.9.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャネル間の信号スキューを調整する回路に関し、特に、ＬＶＤＳのようなパラレル伝送インターフェースに好適なチャネル間スキュー調整回路に関する。
【背景技術】
【０００２】
デジタルテレビ内部の各画像処理ＬＳＩの間や、画像処理ＬＳＩとディスプレイドライバとの間のデータ伝送を行うためのインターフェースとしてＬＶＤＳ（Low Voltage Differential Signaling）が広く用いられている。近年、デジタルテレビは３Ｄ対応化や４Ｋ２Ｋ、８Ｋ４Ｋ対応化により情報伝送量が増大しており、ＬＶＤＳも更なる高速化、広帯域化が求められている。
【０００３】
ＬＶＤＳはクロック信号（例えば、１３５ＭＨｚ×１本）と複数本のデータ信号（例えば、９４５Ｍｂｐｓ×２０本）を同時に伝送するインターフェースであり、クロックフォワードタイプ（ソースシンクロナス）のパラレル伝送インターフェースに属する。この種のインターフェースは、送信したクロック信号で複数本のデータ信号をラッチする構成であり、非常にシンプルな回路で構成できるが、クロック−データ間およびデータ−データ間のチャネル間スキューがボトルネックになり高速化には向かないと一般的に言われている。
【０００４】
このチャネル間スキューの課題を解決するための１つの策として、データ信号のみを送信しクロック信号を送らないクロックエンベディッドタイプのインターフェースが存在する。この種のインターフェースは、各チャネル毎にデータ信号からクロック信号を抽出するので、チャネル間スキューの課題からは解放されるが、クロックリカバリ回路を受信側の各チャネルに搭載する必要があり、受信側の回路が非常に複雑で大面積、高コスト、大電力になってしまう。特にディスプレイドライバ等の受信チップはパネル側に配置されるため高耐圧の必要があるため通常微細プロセスは使えず面積が増大してしまう。
【０００５】
そこで、クロックエンベデッドタイプではなくソースシンクロナス方式のインターフェースを用いて、なおかつチャネル間スキューの課題を解決する策として、送信回路から送信された各チャネルの信号を受信回路で受信してラッチした結果を送信回路にフィードバックし、受信側で各信号を正しくラッチできるように送信側の各信号の遅延調整を行っているものがある（例えば、特許文献１参照）。また、遅延調整前の各チャネルの信号に含まれるフレーム信号に基づいてデータ遅延回路における遅延量を制御することでチャネル間のスキューを調整しているものがある（例えば、特許文献２参照）。また、受信回路のチャネル間にアナログ回路構成の位相検知回路を設けて、チャネル間の位相差がなくなるようにアナログ遅延線の遅延量を調整しているものがある（例えば、非特許文献１参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１８９６９８号公報
【特許文献２】特開平１１−３４１１０２号公報
【非特許文献】
【０００７】
【非特許文献１】Yuxiang Zheng, et al., “A 5Gb/s Automatic Sub-Bit Between-Pair Skew Compensator for Parallel Data Communications in 0.13um CMOS”, Digest of Symposium on VLSI Circuits, pp71-72, June, 2010
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ＬＶＤＳに代表されるソースシンクロナス方式のパラレル伝送インターフェースに用いられるチャネル間スキュー調整回路には次のような要件が求められる。
（１）信号伝送方向が送信側から受信側への一方向のみであり、受信側から送信側へのフィードバック信号がないため、送信端あるいは受信端でチャネル間スキューのスペックを満たす必要がある。したがって、送信側あるいは受信側のみで自動的にスキュー調整できる仕組みが必要である。
（２）チャネル数が多いため、低面積、低電力にスキュー調整する必要がある。したがって、アナログ遅延線ではなくデジタル回路を用いてスキュー調整を行うことが望ましい。
（３）テレビジョン装置などのセットを組み上げる担当者が送受信を含めた最適設定をするために、チャネル毎にスキューが微調整できる必要がある。そのためには、プロセス、電圧、温度のＰＶＴばらつきを受けにくくして一定遅延を生成する機構が必要である。
【０００９】
特許文献１に開示されたスキュー調整回路は、受信側からのフィードバック信号を必要とし、送信側のみでスキュー調整を行うことができない。一方、非特許文献１に開示されたスキュー調整回路は、受信側のみでスキュー調整を行っているものの、アナログ遅延線を用いているため、回路面積、消費電力の大きさが懸念される。また、特許文献２に開示されたスキュー調整回路は、フレーム信号をフィードフォワードして各チャネルの遅延量を制御しているため、データ遅延回路に特性ばらつきなどがある場合に、遅延調整後の各チャネルの信号の出力タイミングがずれてしまうおそれがある。さらに、上記のいずれの従来技術においても、遅延回路にＰＶＴばらつきがあると一定遅延を生成することが困難となり、スキュー調整の精度が劣化する。
【００１０】
上記問題に鑑み、本発明は、送信側あるいは受信側のみでチャネル間の信号スキューを調整可能な低回路面積および低消費電力のチャネル間スキュー調整回路を提供することを主たる課題とする。さらに、ＰＶＴばらつきの影響を受けにくい高精度のチャネル間スキュー調整回路を提供することを従たる課題とする。
【課題を解決するための手段】
【００１１】
本発明の一局面に従うチャネル間スキュー調整回路は、第１のチャネルと第２のチャネルとの間の信号スキューを調整するチャネル間スキュー調整回路であって、入力された前記第１のチャネルの信号を、離散的に可変の遅延量で遅延出力する位相調整回路と、前記位相調整回路の出力信号と前記第２のチャネルの信号とが入力され、これら二つの信号の位相差を検出するチャネル結合回路と、前記チャネル結合回路の検出結果に基づいて前記位相調整回路における遅延量を制御する制御部とを備えている。
【００１２】
これによると、位相調整回路における遅延量が離散的に可変であるため、位相調整回路はデジタル回路で実現することができ、チャネル間スキュー調整回路全体としての回路面積および消費電力を小さくすることができる。また、遅延出力された第１のチャネルの信号と第２のチャネルの信号との位相差に基づいて位相調整回路における遅延量が制御されるため、第１および第２のチャネルの信号のフィードバック信号が不要であるとともに、位相調整回路の特性ばらつきを考慮した遅延量の制御を行うことができる。
【００１３】
さらに、上記チャネル間スキュー調整回路は、前記位相調整回路のＰＶＴばらつきを検出し、当該ＰＶＴばらつきを示すＰＶＴ情報を出力するＰＶＴばらつき検出回路と、前記ＰＶＴ情報に基づいて、前記制御部から前記位相調整回路に出力される制御値を補正して前記位相調整回路における遅延量を制御するＰＶＴばらつき補正回路とを備えていてもよい。
【００１４】
これによると、位相調整回路におけるＰＶＴばらつきが補正されるため、位相調整回路はＰＶＴばらつきに依らずに一定遅延を生成することができる。
【発明の効果】
【００１５】
本発明によると、送信側あるいは受信側のみでチャネル間の信号スキューの調整が可能な低回路面積かつ低消費電力のチャネル間スキュー調整回路を実現することができる。さらに、ＰＶＴばらつきの影響を受けにくくしてスキュー調整の精度を向上することができる。これにより、ＬＶＤＳのようなパラレル伝送インターフェースの更なる高速化が可能となる。
【図面の簡単な説明】
【００１６】
【図１】図１は、本発明の一実施形態に係るチャネル間スキュー調整回路を搭載した送信装置の構成図である。
【図２】図２は、一例に係る位相調整回路の構成図である。
【図３】図３は、別例に係る位相調整回路の構成図である。
【図４】図４は、チャネル結合回路のバリエーションを示す図である。
【図５】図５は、ＰＶＴばらつき検出回路のバリエーションを示す図である。
【図６】図６は、ＰＶＴ情報探索の原理を説明する図である。
【図７】図７は、通常動作モードにおける各種信号のタイミングチャートである。
【図８】図８は、キャリブレーションモードにおける各種信号のタイミングチャートである。
【図９】図９は、キャリブレーションモードにおける動作フローチャートである。
【図１０】図１０は、あるチャネルの信号のエッジをスイープして最適制御値を探索する様子を示す模式図である。
【図１１】図１１は、ジッタを考慮した最適制御値の算出を説明する図である。
【図１２】図１２は、本発明の一実施形態に係るチャネル間スキュー調整回路を搭載した受信装置の構成図である。
【図１３】図１３は、一応用例に係るテレビジョン装置の概観図である。
【発明を実施するための形態】
【００１７】
以下、本発明を実施するための形態について図面を参照して詳しく説明する。
【００１８】
図１は、本発明の一実施形態に係るチャネル間スキュー調整回路を送信装置に搭載した例を示す。当該チャネル間スキュー調整回路は、位相調整回路１，２、チャネル結合回路３、多相クロック生成回路４、ＰＶＴばらつき検出回路５、ＰＶＴばらつき補正回路６、および制御部７を備えている。送信装置は、当該チャネル間スキュー調整回路、入力されたパラレルデータ信号をシリアルデータ信号に変換して信号ＴＤおよびその反転信号ＮＴＤからなるＬＶＤＳデータ信号を送信するデータ送信部１００（第１のチャネル）、およびクロック信号を生成して信号ＴＣＫおよびその反転信号ＮＴＣＫからなる差動クロック信号を送信するクロック送信部２００（第２のチャネル）を備えている。なお、便宜上、データ送信部１００は７：１のパラレル・シリアル変換を行って９４５ＭｂｐｓのＬＶＤＳデータ信号を送信し、クロック送信部２００は１３５ＭＨｚの差動クロック信号を送信するものとして説明する。
【００１９】
多相クロック生成回路４は、基準クロック信号ＲＥＦＣＫを受け、多相のクロック信号を出力する。具体的には、多相クロック生成回路４は、１３５ＭＨｚのクロック信号の１周期を１４相に分割したクロック信号ＰＨ１〜ＰＨ１４を生成する。特に図示しないが、多相クロック生成回路４は、位相比較器、チャージポンプ回路、ループフィルタ回路、多相ＶＣＯ（Voltage Controlled Oscillator）回路を備えたＰＬＬ（Phase Locked Loop）回路あるいはＤＬＬ（Delay Locked Loop）回路で実現可能である。なお、多相クロック生成回路４を設けずに、外部から多相クロック信号を受けるようにしてもよい。
【００２０】
データ送信部１００は、パラレル・シリアル変換回路１０２およびドライバ回路１０４を備えている。パラレル・シリアル変換回路１０２は、入力されたパラレルデータ信号ＰＤＡＴＡに対して、多相クロック生成回路４から出力されるＰＨ２，ＰＨ４，ＰＨ６，ＰＨ８，ＰＨ１０，ＰＨ１２，およびＰＨ１４を用いてパラレル・シリアル変換を行ってシリアルデータ信号ＳＤＡＴＡを出力する。ドライバ回路１０４は、位相調整回路１で遅延されたＳＤＡＴＡを受け、ＬＶＤＳデータ信号を出力する電流モードドライバである。ＴＤ／ＮＴＤ間には図示しない終端抵抗が挿入されており、ドライバ回路１０４から電流が供給されることで振幅が生成される。例えば、終端抵抗の抵抗値は１００Ωであり、ドライバ回路１０４が供給する電流は３．５ｍＡであり、３５０ｍＶの振幅が生成される。
【００２１】
クロック送信部２００は、クロック生成回路２０２およびドライバ回路２０４を備えている。クロック生成回路２０２は、多相クロック生成回路４から出力されるＰＨ２およびＰＨ１０を用いてデータレートの１／７の周波数を有するクロック信号ＣＫを生成する。ドライバ回路２０４は、位相調整回路２で遅延されたＣＫを受け、差動クロック信号を出力する電流モードドライバである。ドライバ回路２０４の構成は、ドライバ回路１０４の構成と同等である。
【００２２】
位相調整回路１，２は、入力された信号を、与えられた制御値に応じた遅延量で遅延出力する。位相調整回路１，２は、制御値に応じて遅延量が離散的に切り替わるように構成されており、出力信号の位相を微少に（例えば、１０ｐｓ刻み）にずらしていくことができる。
【００２３】
図２は、位相調整回路１の一構成例を示す。本例に係る位相調整回路１は、大きなステップで遅延量が可変の粗調整部１２、および小さなステップで遅延量が可変の微調整部１４を備え、制御信号ＳＥＬ［ｎ：０］によって遅延量を離散的に切り替えることができる。
【００２４】
粗調整部１２は、複数の遅延回路１２０を備えている。各遅延回路１２０は、入力端子ＩＮ１および出力端子ＯＵＴ１を有するインバータ回路１２２、入力端子ＩＮ２および出力端子ＯＵＴ２を有するインバータ回路１２４、および出力端子ＯＵＴ１と入力端子ＩＮ２との間に挿入され、与えられた制御信号に従ってスイッチング動作するスイッチ１２６を備えている。互いに隣接する二つの遅延回路１２０において、一方の出力端子ＯＵＴ１と他方の入力端子ＩＮ１とが接続されるとともに、一方の入力端子ＩＮ２と他方の出力端子ＯＵＴ２とが接続されている。
【００２５】
各遅延回路１２０にはＳＥＬ［ｎ：８］の各ビットが制御信号として与えられ、初段の遅延回路１２０にはＳＥＬ［ｎ］が、最終段の遅延回路１２０にはＳＥＬ［８］がそれぞれ与えられる。したがって、粗調整部１２における遅延量は、ＳＥＬ［ｎ］をスイッチ１２６が閉じる論理レベルに設定すると遅延回路１２０の１個分の遅延量に相当する最小遅延量となり、ＳＥＬ［８］を当該論理レベルに設定すると最大遅延量（本例の場合、遅延回路１２０のｎ−７個分の遅延量）となる。なお、遅延回路１２０の１個分の遅延量は、インバータ回路１２２における遅延量とインバータ回路１２４における遅延量との合計値に相当する。
【００２６】
微調整部１４は、複数の遅延回路１４０を備えており、粗調整部１２の出力信号をさらに遅延させる。各遅延回路１４０は、入力端子ＩＮおよび出力端子ＯＵＴを有するインバータ回路１４２、およびそれに並列接続されたインバータ回路１４４を備えている。インバータ回路１４４は、与えられた制御信号に応じて活性および不活性が切り替えられるようになっている。インバータ回路１４４が活性状態にあるとき、遅延回路１４０の駆動能力が増し、遅延量が小さくなる。一方、インバータ回路１４４が非活性状態にあるとき、遅延回路１４０の駆動能力が減り、遅延量が大きくなる。
【００２７】
各遅延回路１４０にはＳＥＬ［７：０］の各ビットが制御信号として与えられ、初段の遅延回路１４０にはＳＥＬ［７］が、最終段の遅延回路１４０にはＳＥＬ［０］がそれぞれ与えられる。例えば、微調整部１４における遅延量は、ＳＥＬ［７：０］の全ビットをインバータ回路１４４が活性化する論理レベルに設定すると最小遅延量となり、インバータ回路１４４が不活性化する論理レベルに設定すると最大遅延量となる。
【００２８】
図３は、位相調整回路１の別構成例を示す。本例に係る位相調整回路１もまた、大きなステップで遅延量が可変の粗調整部１２、および小さなステップで遅延量が可変の微調整部１４を備え、制御信号ＳＥＬ［ｎ：０］によって遅延量を離散的に切り替えることができる。
【００２９】
粗調整部１２は、複数の遅延回路１２０およびセレクタ１２１を備えている。各遅延回路１２０の構成は上述した通りである。ただし、互いに隣接する２個の遅延回路１２０には同じ制御信号が与えられ、これら２個の遅延回路１２０をペア回路として使用する。
【００３０】
各ペア回路にはＳＥＬ［ｎ：ｍ］の各ビットが制御信号として与えられ、初段のペア回路にはＳＥＬ［ｎ］が、最終段のペア回路にはＳＥＬ［ｍ］がそれぞれ与えられる。セレクタ１２１は、各ペア回路の入力端子ＩＮ１に入力される信号および出力端子ＯＵＴ２から出力される信号からなる各ペア信号を受け、与えられたＳＥＬ［ｎ：ｍ］に応じていずれか一つのペア信号を出力する。例えば、粗調整部１２における遅延量は、ＳＥＬ［ｎ］をスイッチ１２６が閉じる論理レベルに設定すると遅延回路１２０の１個分の最小遅延量となり、ＳＥＬ［ｍ］を当該論理レベルに設定すると最大遅延量（本例の場合、遅延回路１２０のｎ−ｍ＋１個分の遅延量）となる。
【００３１】
微調整部１４は、フェーズインターポレータ回路１４１を備えている。セレクタ１２１から出力されたペア信号はフェーズインターポレータ回路１４１の入力端子ＩＮ１，ＩＮ２にそれぞれ入力される。入力端子ＩＮ１に入力される信号と入力端子ＩＮ２に入力される信号との間には、常に遅延回路１２０の１個分の遅延量に相当する位相差がある。フェーズインターポレータ回路１４１は当該位相差を補間してさらに微細な位相差を生成する。例えば、フェーズインターポレータ回路１４１をＳＥＬ［ｍ−１：０］によって制御する場合、粗調整部１２から出力されたペア信号の位相差を２ｍ階調に分割してそのうちのいずれかの位相差を有する信号を出力端子ＯＵＴから出力することができる。フェーズインターポレータ回路１４１を用いると、図２に示したようなインバータチェーン構成の微調整部１４よりも信号通過段数を少なくすることができ、また、より細かな遅延を生成することができる。
【００３２】
なお、図２および図３のいずれの構成においても、微調整部１４における最大遅延量が遅延回路１２０の１個分の遅延量に相当するように粗調整部１２および微調整部１４をそれぞれ構成するとよい。これにより、位相調整回路１の全体として、遅延量のダイナミックレンジを広く確保しつつ、遅延回路１４０の１個分の遅延量を最小変化ステップとして遅延量を細かく調整することができる。位相調整回路２の構成は位相調整回路１と同等である。
【００３３】
図１に戻り、チャネル結合回路３は、位相調整回路１の出力信号および位相調整回路２の出力信号を受け、これら二つの信号の位相差を検出して信号ＯＵＴ＿ＦＦを出力する。すなわち、チャネル結合回路３は、位相調整後のＳＤＡＴＡ，ＣＫの位相関係を検出する。なお、チャネル結合回路３は、制御部７から出力されるキャリブレーションスタート信号ＣＡＬＩＢ＿ＥＮによってリセットがかけられるようになっている。
【００３４】
図４は、チャネル結合回路３のバリエーションを示す。例えば、図４（ａ）に示したように、チャネル結合回路３は、１個のフリップフロップ３２で構成することができる。フリップフロップ３２は、データ信号としてＳＤＡＴＡを、クロック信号としてＣＫを、それぞれ受け、ＯＵＴ＿ＦＦを出力する。また、フリップフロップ３２にはリセット信号としてＣＡＬＩＢ＿ＥＮが与えられる。
【００３５】
図４（ａ）の構成ではＳＤＡＴＡの立ち上がりエッジとＣＫの立ち上がりエッジとの位相差しか検出できないため、図４（ｂ）に示したように、ＳＤＡＴＡの反転信号がデータ信号として、ＣＫがクロック信号として、ＣＡＬＩＢ＿ＥＮがリセット信号として、それぞれ入力されるフリップフロップ３４を追加してもよい。図４（ｂ）の構成では、フリップフロップ３２，３４から出力される信号がＯＵＴ＿ＦＦを構成する。当該構成によると、ＳＤＡＴＡの立ち下がりエッジとＣＫの立ち上がりエッジとの位相差も検出することができる。
【００３６】
また、フリップフロップ３２，３４において、セットアップ時間とホールド時間とに差があることを考慮すると、データ入力とクロック入力とを互いに入れ替える必要がある。そこで、図４（ｃ）に示したように、図４（ａ）の構成にクロスバスイッチ３６を追加して、フリップフロップ３２のデータ入力とクロック入力とを互いに入れ替え可能にしてもよい。あるいは、図４（ｄ）に示したように、図４（ｂ）の構成にクロスバスイッチ３６を追加して、フリップフロップ３２，３４のそれぞれのデータ入力とクロック入力とを互いに入れ替え可能にしてもよい。
【００３７】
図１に戻り、ＰＶＴばらつき検出回路５は、位相調整回路１，２におけるＰＶＴばらつきを検出し、当該ＰＶＴばらつきを示すＰＶＴ情報を出力する。ＰＶＴ情報は、任意のビット幅のデジタルコードＰＶＴ＿ｃｏｄｅとして表すことができる。
【００３８】
図５は、ＰＶＴばらつき検出回路５のバリエーションを示す。例えば、図５（ａ）に示したように、ＰＶＴばらつき検出回路５は、遅延回路５１、フリップフロップ５２、および決定部５３で構成することができる。遅延回路５１は、多相クロック生成回路４から出力されるＰＨ１をＰＶＴ＿ｃｏｄｅに応じた遅延量で遅延させて遅延信号ＰＨ１＿ＢＤを出力する。特に図示しないが、遅延回路５１は、縦続接続された複数の遅延素子、およびＰＶＴ＿ｃｏｄｅをデコードして各遅延素子を制御するデコーダで構成することができる。フリップフロップ５２は、データ信号としてＰＨ１＿ＢＤを、クロック信号として多相クロック生成回路４から出力されるＰＨ２を、それぞれ受ける。決定部５３は、ＰＶＴ＿ｃｏｄｅを初期値から変化させてＰＨ１のエッジをスイープし、当該エッジがＰＨ２のエッジに達したときのＰＶＴ＿ｃｏｄｅを保持する。具体的には、決定部５３は、ＰＶＴ＿ｃｏｄｅを初期値から変化させてフリップフロップ５２の出力が変化するときのＰＶＴ＿ｃｏｄｅを探索し、見つけたＰＶＴ＿ｃｏｄｅを保持する。こうして保持されたＰＶＴ＿ｃｏｄｅが表す値は、プロセスがＳＳ（Ｎｃｈ：ｓｌｏｗ，Ｐｃｈ：ｓｌｏｗ）のときは小さくなり、プロセスがＦＦ（Ｎｃｈ：ｆａｓｔ，Ｐｃｈ：ｆａｓｔ）のときは大きくなる。すなわち、ＰＶＴ＿ｃｏｄｅは、プロセス情報を反映したものとなっている。
【００３９】
図５（ａ）の構成ではＰＨ１＿ＢＤなどにノイズが重畳された場合にフリップフロップ５２の出力の変化点を誤検出するおそれがある。そこで、図５（ｂ）に示したように、ＰＨ１＿ＢＤを遅延させて遅延信号ＰＨ１＿ＡＤを出力する遅延回路５４、およびデータ信号としてＰＨ１＿ＡＤが、クロック信号としてＰＨ２が、それぞれ入力されるフリップフロップ５５を追加してもよい。遅延回路５４として、例えば、位相調整回路１，２の粗調整部１２を構成する遅延回路１２０を用いるのが適当である。そして、図６に示したように、決定部５３は、ＰＶＴ＿ｃｏｄｅを初期値から変化させてフリップフロップ５２，５５の出力が不一致になるときのＰＶＴ＿ｃｏｄｅを探索し、見つけたＰＶＴ＿ｃｏｄｅを保持する。
【００４０】
ＰＨ１とＰＨ２との位相差が小さすぎるとＰＶＴ＿ｃｏｄｅの探索が困難となるため、ＰＨ２に代えてこれよりも位相が遅れたクロック信号を用いてもよい。例えば、図５（ｃ）に示したように、多相クロック生成回路４から出力されるＰＨ２，ＰＨ３，ＰＨ４，およびＰＨ５の中からいずれか一つを選択するセレクタ５６をさらに追加して、セレクタ５６の出力をフリップフロップ５２，５５のクロック信号として入力するようにしてもよい。ただし、セレクタ５６による信号遅延が生じるため、遅延回路５１の前段に、セレクタ５６と同じ内部遅延量を有するダミーセレクタ５７を設けて、セレクタ５６を通過する信号と同じ量だけＰＨ１を遅延させることが望ましい。ダミーセレクタ５７を遅延回路５１の後段に設けて、ＰＨ１＿ＢＤを遅延させるようにしてもよい。
【００４１】
図５の各構成に係るＰＶＴばらつき検出回路５によると、ＰＨ１のエッジのスイープ範囲が、多相クロック生成回路４が生成する多相クロックの最小位相差（ＰＨ１とＰＨ２とを用いる場合）あるいはその数倍程度（ＰＨ１とＰＨ５とを用いる場合）で済むため、最大スイープ時間を比較的短くすることができる。これにより、遅延回路５１を構成する遅延素子の個数やＰＶＴ＿ｃｏｄｅのビット幅を少なくすることができ、低回路面積でＰＶＴばらつき検知を実現することができる。
【００４２】
図１に戻り、制御部７は、位相調整回路１，２に対して、実現すべき遅延量を表した制御値ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫをそれぞれ出力する。位相調整回路１，２における遅延量は、単位変化ステップ（例えば、１０ｐｓ）の整数倍で決定され、ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫは、例えば、その乗数を表す整数値であり、０から６３までの値を取り得る。
【００４３】
ＰＶＴばらつきにより単位変化ステップの絶対量がばらつく。そこで、ＰＶＴばらつき補正回路６は、ＰＶＴばらつき検出回路５から出力されるＰＶＴ＿ｃｏｄｅに基づいて、ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫを補正して位相調整回路１，２における遅延量をそれぞれ制御する。
【００４４】
具体的には、ＰＶＴばらつき補正回路６は、ＣＯＮＴ＿Ｄ，ＣＯＮＴ＿ＣＫにＰＶＴ＿ｃｏｄｅを乗算して得られた制御値で位相調整回路１，２をそれぞれ制御する。ある絶対的な遅延量を実現する場合、プロセスがＳＳ（Ｎｃｈ：ｓｌｏｗ，Ｐｃｈ：ｓｌｏｗ）のときの制御値は小さくなり、プロセスがＦＦ（Ｎｃｈ：ｆａｓｔ，Ｐｃｈ：ｆａｓｔ）のときの制御値は大きくなる。すなわち、ＰＶＴばらつき補正回路６によって補正された制御値は、プロセス情報を反映したものとなっている。
【００４５】
次に、本実施形態に係るチャネル間スキュー調整回路の動作について説明する。図７は、通常動作モードにおける各種信号のタイミングチャートである。ＰＤＡＴＡ［６：０］はパラレルデータ信号であり、各ビット１３５Ｍｂｐｓのランダムデータがパラレル・シリアル変換回路１０２へ入力される。ＰＨ１〜ＰＨ１４は、多相クロック生成回路４が生成する１４相のクロック信号である。各クロック信号の周波数は１３５ＭＨｚであり、それぞれの立ち上がりエッジの間隔は１周期の１／１４、すなわち、５２５ｐｓずつずれている。このうち、ＰＨ２，ＰＨ４，ＰＨ６，ＰＨ８，ＰＨ１０，ＰＨ１２，およびＰＨ１４でＰＤＡＴＡ［６：０］の各ビット信号がラッチされてＳＤＡＴＡに変換される。ＳＤＡＴＡを示す信号波形中の数字はＰＤＡＴＡにおける対応ビット位置を表す。これら７つのクロック信号のエッジ間隔は１．０５ｎｓであり、９４５Ｍｂｐｓシリアルデータの最小時間幅（UI:Unit Interval）に相当する。ＳＤＡＴＡデータは差動出力データＴＤ／ＮＴＤに変換されて外部のケーブルやボード配線へと出力される。
【００４６】
クロック生成回路２０２は、ＰＨ２の立ち上がりエッジで立ち上がり、ＰＨ１０の立ち上がりエッジで立ち下がるクロック信号ＣＫを生成する。通常動作モードでは、チャネル結合回路３は停止制御されるため、ＯＵＴ＿ＦＦは常にＬレベルである。
【００４７】
一方、図８は、キャリブレーションモードにおける各種信号のタイミングチャートである。また、図９は、キャリブレーションモードにおける動作フローを示す。送信装置の電源が立ち上がって多相クロック生成回路４のロックが完了した後、キャリブレーションモードが開始される。まず、ＣＡＬＩＢ＿ＥＮをアクティブにすることでチャネル結合回路３のリセットを解除し、テストデータの入力を開始する。キャリブレーションモードでは、ＰＤＡＴＡ［６：０］のテストデータとして固定信号が入力される。なお、テスト容易化のために、ＣＫと周波数およびパターンが同じのデータ信号が生成されるような固定信号を入力する。また、キャリブレーションモードの開始にあたってＰＶＴばらつき検出回路５によりＰＶＴ情報を取得しておく。
【００４８】
次に、ＣＯＮＴ＿Ｄを０から６３までカウントアップして位相調整回路１における遅延量を１０ｐｓずつ増加させたときのＯＵＴ＿ＦＦの変化を記録する。このとき、ＣＯＮＴ＿ＣＫは中央値である３１に固定しておく。これは、ＣＫに対するＳＤＡＴＡの位相差を−３２０ｐｓから＋３２０ｐｓまでスイープさせて、位相調整回路１における遅延量を最適化する最適制御値を探索するためである。
【００４９】
図１０は、ＳＤＡＴＡのエッジをスイープして最適制御値を探索する様子を模式的に示す。チャネル結合回路３が図２（ａ）に示した構成の場合、ＯＵＴ＿ＦＦが１から０に変化したときのＣＯＮＴ＿Ｄが最適制御値である。チャネル結合回路３が図２（ｂ）に示した構成の場合、フリップフロップ３２の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、およびフリップフロップ３４の出力が１から０に変化したときのＣＯＮＴ＿Ｄの平均値が最適制御値である。チャネル結合回路３が図２（ｃ）に示した構成の場合、クロスバスイッチ３６をストレート接続してＯＵＴ＿ＦＦが１から０に変化したときのＣＯＮＴ＿Ｄ、およびクロスバスイッチ３６をクロス接続してＯＵＴ＿ＦＦが１から０に変化したときのＣＯＮＴ＿Ｄの平均値が最適制御値である。チャネル結合回路３が図２（ｄ）に示した構成の場合、クロスバスイッチ３６をストレート接続してフリップフロップ３２の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、およびフリップフロップ３４の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、ならびにクロスバスイッチ３６をクロス接続してフリップフロップ３２の出力が１から０に変化したときのＣＯＮＴ＿Ｄ、およびフリップフロップ３４の出力が１から０に変化したときのＣＯＮＴ＿Ｄの平均値が最適制御値である。
【００５０】
ＣＫおよびＳＤＡＴＡにジッタが含まれることを考慮すると、上記探索を複数回実施することが望ましい。例えば、ＣＫの立ち上がりエッジとＳＤＡＴＡの立ち上がりエッジとのスキューを調整する場合、図１１（ａ）に示したように、ＳＤＡＴＡの立ち上がりエッジがＣＫの立ち上がりエッジとが重なるときのＣＯＮＴ＿Ｄの最大値をＭａｘ＿ｃｏｄｅ、最小値をＭｉｎ＿ｃｏｄｅとして、最適制御値Ｏｐｔｉｍｕｍ＿ｃｏｄｅは最大値と最小値の平均値として与えられる。また、例えば、ＣＫの立ち上がりエッジとＳＤＡＴＡの立ち下がりエッジとのスキューを調整する場合も同様に、図１１（ｂ）に示したように、ＳＤＡＴＡの立ち下がりエッジがＣＫの立ち上がりエッジとが重なるときのＣＯＮＴ＿Ｄの最大値をＭａｘ＿ｃｏｄｅ、最小値をＭｉｎ＿ｃｏｄｅとして、最適制御値Ｏｐｔｉｍｕｍ＿ｃｏｄｅは最大値と最小値の平均値として与えられる。
【００５１】
こうして算出されたＯｐｔｉｍｕｍ＿ｃｏｄｅは位相調整回路１における遅延量を最適化する制御値ＣＯＮＴ＿Ｄとして制御部７に設定される。その後、テストデータの入力を終了し、ＣＡＬＩＢ＿ＥＮをインアクティブにすることでチャネル結合回路３をリセットして、キャリブレーションモードは終了する。
【００５２】
なお、キャリブレーションは、送信装置の電源立ち上げ時の１回のみの実施ではなく、電源立ち上げ後に連続的に行うことも可能である。例えば、テレビジョン装置などでは、ブランキング期間においてキャリブレーションを行うようにすれば、通常の画像出力を乱すことなく連続的なキャリブレーションが可能である。
【００５３】
本実施形態に係るチャネル間スキュー調整回路は以下のように変形可能である。チャネル結合回路３に、ＳＤＡＴＡ，ＣＫに代えてＴＤ／ＮＴＤ，ＴＣＫ／ＮＴＣＫを入力するようにしてもよい。位相調整回路１のみでＣＫに対するＳＤＡＴＡの位相差を調整することができるため、位相調整回路２は省略可能である。位相調整回路１，２におけるＰＶＴばらつきが特に問題ないようであれば、ＰＶＴばらつき検出部５およびＰＶＴばらつき補正部６を省略してもよい。
【００５４】
また、スキュー調整対象のチャネル数は３以上であってもよい。例えば、ＬＶＤＳでは、クロック伝送部１チャネルとデータ伝送部５チャネルの組み合わせ（１ポート）が４個単位（４ポート）で使用されることがある。このような場合には、クロック伝送部と各データ伝送部との間にチャネル結合回路をそれぞれ設けて、クロック伝送部の信号と各データ伝送部の信号とのスキュー調整を行うようにすればよい。また、データ送信部どうし、あるいはクロック送信部どうしでスキュー調整を行ってもよい。
【００５５】
また、図１２に示したように、本実施形態に係るチャネル間スキュー調整回路は受信装置に搭載することもできる。具体的には、受信装置は、本実施形態に係るチャネル間スキュー調整回路、信号ＲＤおよびその反転信号ＮＲＤからなるＬＶＤＳデータ信号を受信してパラレルデータ信号ＰＤＡＴＡを生成するデータ受信部３００（第１のチャネル）、および信号ＲＣＫおよびその反転信号ＮＲＣＫからなる差動クロック信号を受信してクロック信号ＣＫＯＵＴを生成するクロック受信部４００（第２のチャネル）を備えている。クロック受信部４００は、差動クロック信号からクロック信号ＣＫを生成する差動アンプ４０２、および位相調整回路２で遅延されたＣＫから多相クロックおよびＣＫＯＵＴを生成するＰＬＬ回路４０４を備えている。データ受信部３００は、ＬＶＤＳデータ信号からシリアルデータ信号ＳＤＡＴＡを生成する差動アンプ３０２、および位相調整回路１で遅延されたＳＤＡＴＡを、ＰＬＬ回路４０４から出力される多相クロックを用いてＰＤＡＴＡに変換するシリアル・パラレル変換回路３０４を備えている。
【００５６】
＜応用例＞
図１３は、一応用例に係るテレビジョン装置の概観を示す。当該テレビジョン装置は、各種信号を送受信するためのインターフェース５０２，５０４を備えており、これらインターフェースどうしがＬＶＤＳケーブル５０６で接続されている。インターフェース５０２，５０４のいずれか一方が送信側、他方が受信側である。インターフェース５０２は上記実施形態に係るチャネル間スキュー調整回路１０を備えている。このように、上記実施形態に係るチャネル間スキュー調整回路は、テレビジョン装置における送受信インターフェースに好適である。
【００５７】
また、上記実施形態に係るチャネル間スキュー調整回路は、車載アプリケーションなどにも好適である。それ以外にも、半導体チップ内部の信号伝送（例えば、クロック伝送）において、２つ以上のクロック信号間のスキューを調整したい場合にも、上記実施形態に係るチャネル間スキュー調整回路を応用することができる。
【産業上の利用可能性】
【００５８】
本発明に係るチャネル間スキュー調整回路は、低回路面積かつ低消費電力で、送信側あるいは受信側のみでチャネル間の信号スキューの調整が可能であるため、ＬＶＤＳのようなパラレル伝送インターフェースに好適である。
【符号の説明】
【００５９】
１０    チャネル間スキュー調整回路
１      位相調整回路
１２    粗調整部
１２２  インバータ回路
１２４  インバータ回路
１４    微調整部
１４０  遅延回路
１４１  フェーズインターポレータ回路
１４２  インバータ回路
１４４  インバータ回路
２      位相調整回路（もう一つの位相調整回路）
３      チャネル結合回路
３２    フリップフロップ
３４    フリップフロップ
３６    クロスバスイッチ
５      ＰＶＴばらつき検出回路
５１    遅延回路
５２    フリップフロップ
５３    決定部
５４    遅延回路
５５    フリップフロップ
５６    セレクタ
５７    ダミーセレクタ
６      ＰＶＴばらつき補正回路
７      制御部
１００  データ送信部（第１のチャネル）
２００  クロック送信部（第２のチャネル）
３００  データ受信部（第１のチャネル）
４００  クロック受信部（第２のチャネル）
５００  デジタルテレビジョン装置（電子機器）
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１のチャネルと第２のチャネルとの間の信号スキューを調整するチャネル間スキュー調整回路であって、
入力された前記第１のチャネルの信号を、離散的に可変の遅延量で遅延出力する位相調整回路と、
前記位相調整回路の出力信号と前記第２のチャネルの信号とが入力され、これら二つの信号の位相差を検出するチャネル結合回路と、
前記チャネル結合回路の検出結果に基づいて前記位相調整回路における遅延量を制御する制御部とを備えている
ことを特徴とするチャネル間スキュー調整回路。
【請求項２】
請求項１に記載のチャネル間スキュー調整回路において、
前記位相調整回路のＰＶＴばらつきを検出し、当該ＰＶＴばらつきを示すＰＶＴ情報を出力するＰＶＴばらつき検出回路と、
前記ＰＶＴ情報に基づいて、前記制御部から前記位相調整回路に出力される制御値を補正して前記位相調整回路における遅延量を制御するＰＶＴばらつき補正回路とを備えている
ことを特徴とするチャネル間スキュー調整回路。
【請求項３】
請求項２に記載のチャネル間スキュー調整回路において、
入力された前記第２のチャネルの信号を、離散的に可変の遅延量で遅延出力するもう一つの位相調整回路を備え、
前記チャネル結合回路には、前記第２のチャネルの信号として前記もう一つの位相調整回路の出力信号が入力され、
前記ＰＶＴばらつき補正回路は、前記ＰＶＴ情報に基づいて、前記制御部から前記もう一つの位相調整回路に出力される制御値を補正して前記もう一つの位相調整回路における遅延量を制御する
ことを特徴とするチャネル間スキュー調整回路。
【請求項４】
請求項２および３のいずれか一つに記載のチャネル間スキュー調整回路において、
前記ＰＶＴばらつき検出回路は、
入力された第１の信号を可変の遅延量で遅延させて第１の遅延信号を出力する遅延回路と、
前記第１の遅延信号がデータ信号として、前記第１の信号から所定量だけ位相がずれた第２の信号がクロック信号として、それぞれ入力されるフリップフロップと、
前記フリップフロップの出力に基づいて前記ＰＶＴ情報を決定する決定部とを有し、
前記遅延回路における遅延量が、前記決定部が決定したＰＶＴ情報によって制御される
ことを特徴とするチャネル間スキュー調整回路。
【請求項５】
請求項４に記載のチャネル間スキュー調整回路において、
前記ＰＶＴばらつき検出回路は、
前記第１の遅延信号を遅延させて第２の遅延信号を出力する遅延回路と、
前記第２の遅延信号がデータ信号として、前記第２の信号がクロック信号として、それぞれ入力されるフリップフロップとを有するものであり、
前記決定部は、前記二つのフリップフロップの出力に基づいて前記ＰＶＴ情報を決定する
ことを特徴とするチャネル間スキュー調整回路。
【請求項６】
請求項４および５のいずれか一つに記載のチャネル間スキュー調整回路において、
前記ＰＶＴばらつき検出回路は、
前記第２の信号として、入力された複数の信号の中からいずれか一つを選択するセレクタと、
前記セレクタと同じ内部遅延量を有し、入力された前記第１の信号を遅延出力するダミーセレクタとを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項７】
請求項１に記載のチャネル間スキュー調整回路において、
前記チャネル結合回路は、前記二つの信号のいずれか一方がデータ信号として、他方がクロック信号として、それぞれ入力されるフリップフロップを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項８】
請求項７に記載のチャネル間スキュー調整回路において、
前記チャネル結合回路は、前記データ信号の反転信号および前記クロック信号が、データ信号およびクロック信号としてそれぞれ入力されるフリップフロップを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項９】
請求項７に記載のチャネル間スキュー調整回路において、
前記チャネル結合回路は、前記データ信号と前記クロック信号とを互いに入れ替えて前記フリップフロップに入力するクロスバスイッチを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１０】
請求項１に記載のチャネル間スキュー調整回路において、
前記位相調整回路は、複数のインバータ回路が縦続接続されたインバータチェーンを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１１】
請求項１に記載のチャネル間スキュー調整回路において、
前記位相調整回路は、大きなステップで遅延量が可変の粗調整部と、小さなステップで遅延量が可変であり、前記粗調整部の出力信号を遅延させる微調整部とを有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１２】
請求項１１に記載のチャネル間スキュー調整回路において、
前記微調整部は、並列接続された複数のインバータ回路のいずれかの活性および不活性が切り替え可能に構成された遅延回路を有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１３】
請求項１１に記載のチャネル間スキュー調整回路において、
前記微調整部は、フェーズインターポレータ回路を有する
ことを特徴とするチャネル間スキュー調整回路。
【請求項１４】
請求項１から１３のいずれか一つに記載のチャネル間スキュー調整回路を備えている
ことを特徴とする電子機器。
【国際調査報告】
2012147258.tif 000016
2012147258.tif 000017