(57)【要約】  ＧａＡｓやＣｄＴｅ等の化合物半導体で構成されていても、リーク電流の流れ込みを防止して、バックグラウンドを低減し、直線性を向上するとともに、入手容易で安価な読み出しチップをそのまま使用できるストリップ検出器を提供する。ストリップ検出器１００は、荷電粒子または放射線の位置測定を可能にするストリップ検出器であって、ＣｄＴｅ半導体またはＧａＡｓ半導体で構成された半導体基板を本体とし、ＤＣ結合された複数の読み出しチャネルで放射線の検出信号を読み出す検出部１１０と、検出部１１０の各読み出しチャネルに接続された複数の容量素子を有するＡＣ結合部１２０とを備える。このように、ＧａＡｓやＣｄＴｅ等の化合物半導体で構成されていても、ＡＣ結合による読み取りが可能であり、リーク電流の流れ込みを防止し、バックグラウンドを低減し、直線性を向上できる。
2012081109.tif 000002
【特許請求の範囲】
【請求項１】
荷電粒子または放射線の位置測定を可能にするストリップ検出器であって、
ＣｄＴｅ半導体またはＧａＡｓ半導体で構成された半導体基板を本体とし、ＤＣ結合された複数の読み出しチャネルで放射線の検出信号を読み出す検出部と、
前記検出部の各読み出しチャネルに接続された複数の容量素子を有するＡＣ結合部と、を備えることを特徴とするストリップ検出器。
【請求項２】
前記ＡＣ結合部は、前記複数の容量素子の誘電体がＳｉＯ２で構成され、これらが一体形成されていることを特徴とする請求項１記載のストリップ検出器。
【請求項３】
前記読み出しチャネルと前記容量素子とは、それぞれフリップチップ・ボンディングで接続されていることを特徴とする請求項１または請求項２記載のストリップ検出器。
【請求項４】
前記ＡＣ結合部は、ＡＣ結合型のシリコン・ストリップ検出器の読み出しチャネルであることを特徴とする請求項１から請求項３のいずれかに記載のストリップ検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、荷電粒子または放射線の位置測定を可能にするストリップ検出器に関する。
【背景技術】
【０００２】
半導体検出器では、ｐ型半導体とｎ型半導体とが接合されている（ｐｎ接合）。その接合面では拡散電流が流れ、接合面の両側に、空乏層と呼ばれるキャリアが全く存在しない領域が形成され、両側のフェルミレベルが等しくなるように電位差が生じる。荷電粒子または放射線がこの空乏層を通過する時、軌跡に沿って電子‐ホールペアが生成される。この生成された電子やホールを分離し、その電荷量を電極で読み出すことによって放射線の通過位置を測定できる。そして、このデバイスに逆バイアスを与えることで（１）電子とホールの再結合を防ぎ、（２）半導体内のキャリアを両電極に引き寄せて、多くの領域を空乏層化できる。【０００３】
半導体検出器は、シンチレーション検出器と比べ、放射線から電気信号への変換効率が高く、いわゆるシンチレーション効率による検出損失が生じないため、感度やエネルギー分解能に優れている。なお、Ｇｅ半導体検出器は動作に冷却を必要とするが、Ｓｉ半導体検出器は室温で動作可能である。従来、汎用半導体検出器として主にＳｉ半導体検出器が用いられ、これに対応してＳｉ半導体検出器用の読み出しチップ（ＡＳＩＣ）が用いられる。【０００４】
シリコン・ストリップ検出器（Ｓｉｌｉｃｏｎ Ｓｔｒｉｐ Ｄｅｔｅｃｔｏｒ：ＳＳＤ）は、ｎ型半導体ウェハーの表面にストリップ状に細長いＰ型半導体層を形成し、その上にアルミニウム電極を設けた構造の固体検出器であり、入射する荷電粒子または放射線の位置測定が可能である。【０００５】
このようなシリコン・ストリップ検出器については、たとえばＸ線を検出する装置が提案されている。特許文献１記載のＸ線回折装置は、Ｘ線検出器としてシリコン・ストリップ検出器を用いている。このＸ線検出器は検出素子と検出回路からなり、検出素子はＸ方向に細長く延びた複数の単位検出領域を備えている。このような構成により、受光側にモノクロメータを配置することなく、蛍光Ｘ線に起因するバックグラウンドを低減している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２０１０−０３８７２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
シリコン・ストリップ検出器には、半導体に直接電極を設けて、電流を直接読み出すＤＣ接合型と、半導体とアルミ電極との間に絶縁層（ＳｉＯ２膜）を挟んだＡＣ接合型がある。ＤＣ接合型の検出器は、読み出しチップに、大きなリーク電流が流れ込む場合があり、バックグラウンドの上昇や直線性（ｌｉｎｅａｒｉｔｙ）の低下を招き得る。読み出しチップを化合物半導体で作られたＤＣ接合型の検出器と組み合わせて、最適なパフォーマンスを引き出すためには、読み出しチップ（ＡＳＩＣ）自体を設計し直す必要がある。読み出しチップの設計には、膨大な費用がかかる。これに対しＡＣ接合型の検出器では、検出器内部で発生したリーク電流が、直接、読み出しチップに流れないため、リーク電流を考慮するとＡＣ接合型の検出器の方が好ましい。【０００８】
一方、ＧａＡｓやＣｄＴｅ等の化合物半導体検出器は、従来の半導体検出器と比べて、原子番号の大きい材料で形成され、高エネルギー領域でもその放射線吸収率を高くし、感度を高くすることができる。また、室温で動作できるという長所を有する。【０００９】
しかし、Ｓｉ半導体検出器の場合とは異なり、現在のところＧａＡｓやＣｄＴｅ等の化合物半導体で構成されるストリップ検出器は、ＤＣ接合型のものでなければ作製できない。そこで、ＤＣ結合型の検出器を用いることになるが、ＤＣ結合型の検出器ではリーク電流が大きくなる。また、そのためにバックグラウンドの上昇や直線性の低下が生じ、安価に入手できる従来のＡＣ結合型検出器用の読み出しチップを用いると、その性能を十分に引き出せない。【００１０】
本発明は、このような事情に鑑みてなされたものであり、ＧａＡｓやＣｄＴｅ等の化合物半導体で構成されていても、リーク電流の流れ込みを防止して、バックグラウンドを低減し、直線性を向上するとともに、入手容易で安価な読み出しチップをそのまま使用できるストリップ検出器を提供することを目的とする。
【課題を解決するための手段】
【００１１】
（１）上記の目的を達成するため、本発明に係るストリップ検出器は、荷電粒子または放射線の位置測定を可能にするストリップ検出器であって、ＣｄＴｅ半導体またはＧａＡｓ半導体で構成された半導体基板を本体とし、ＤＣ結合された複数の読み出しチャネルで放射線の検出信号を読み出す検出部と、前記検出部の各読み出しチャネルに接続された複数の容量素子を有するＡＣ結合部と、を備えることを特徴としている。【００１２】
このように、ＧａＡｓやＣｄＴｅ等の化合物半導体で構成されていても、ＡＣ結合による読み取りが可能であり、リーク電流の流れ込みを防止し、バックグラウンドを低減し、直線性を向上できる。【００１３】
（２）また、本発明に係るストリップ検出器は、前記ＡＣ結合部が、前記複数の容量素子の誘電体がＳｉＯ２で構成され、これらが一体形成されていることを特徴としている。このように、ＳｉＯ２を用いることで容易にＡＣ結合部を構成できる。たとえば、ＡＣ結合型のストリップ検出器の一部を利用できる。【００１４】
（３）また、本発明に係るストリップ検出器は、前記読み出しチャネルと前記容量素子とが、それぞれフリップチップ・ボンディングで接続されていることを特徴としている。これにより、たとえばＣｄＴｅ素子のように直接のワイヤ・ボンディングが困難な検出部に対しても接続が可能になる。【００１５】
（４）また、本発明に係るストリップ検出器は、前記ＡＣ結合部が、ＡＣ結合型のシリコン・ストリップ検出器の読み出しチャネルであることを特徴としている。これにより、シリコン・ストリップ検出器を用いて容易にＡＣ結合部を構成することができる。また、ＣｄＴｅ半導体またはＧａＡｓ半導体で構成された検出部とシリコン・ストリップ検出器との両方の使用が可能なデュアル検出器を実現できる。たとえば、低エネルギー側はシリコン検出器で検出し、高エネルギーの放射線はＣｄＴｅの検出部で検出することが可能である。
【発明の効果】
【００１６】
本発明によれば、ストリップ検出器がＧａＡｓやＣｄＴｅ等の化合物半導体で構成されていても、リーク電流の流れ込みを防止して、バックグラウンドを低減し、直線性を向上するとともに、入手容易で安価な読み出しチップをそのまま使用できる。
【図面の簡単な説明】
【００１７】
【図１】（ａ）、（ｂ）第１実施形態に係るストリップ検出器の構成を示す平面図および断面図である。
【図２】ＡＣ結合部の構成を示す断面図である。
【図３】（ａ）、（ｂ）第２実施形態に係るストリップ検出器の構成を示す平面図および断面図である。
【図４】ＡＣ結合部の構成を示す断面図である。
【図５】（ａ）、（ｂ）第２実施形態の変形例を示す模式図である。
【発明を実施するための形態】
【００１８】
次に、本発明の実施の形態について、図面を参照しながら説明する。説明の理解を容易にするため、各図面において同一の構成要素に対しては同一の参照番号を付し、重複する説明は省略する。
【００１９】
［第１実施形態］
図１（ａ）、（ｂ）は、それぞれストリップ検出器１００の構成を示す平面図および断面図である。また、図２は、ＡＣ結合部１２０の構成を示す断面図である。図２は、図１の（ａ）の１ｂによる断面図を示している。
【００２０】
ストリップ検出器１００は、荷電粒子または放射線の位置測定を可能にするストリップ検出器である。図１に示すように、ストリップ検出器１００は、検出部１１０、ＡＣ結合部１２０、ワイヤ・ボンディング４００およびＡＳＩＣ５００を備えている。
【００２１】
検出部１１０は、ＤＣ結合された複数の読み出しチャネルで放射線等の検出信号を読み出す。検出部１１０は、電極１１１、半導体基板１１４および電極１１５で構成されている。半導体基板１１４は、ＣｄＴｅ半導体またはＧａＡｓ半導体で構成されている。電極１１１と半導体基板１１４との間にはＳｃｈｏｔｔｋｙバリアによるダイオード構造が形成されている。電極１１１には、Ｉｎを用いることが好ましいが、ＡｌやＮｉを用いてもよい。一方、半導体基板１１４と電極１１５との間には、Ｏｈｍｉｃ接続が形成されている。電極１１５は、短冊状に分割され、ストリップ電極構造を形成している。電極１１５は、たとえばＰｔで形成されている。電極１１５には、リソグラフィーによる分割が可能な材料を用いることが好ましい。
【００２２】
検出部１１０には、上記のダイオード構造に対して逆バイアスが印加されており、効率的で確実な検出が可能となっている。検出部１１０には、たとえばＧａＡｓやＣｄＴｅ等の化合物半導体で半導体基板１１４が構成されたＤＣ結合型のストリップ検出器を用いることができる。なお、ストリップ検出器で１００は、ストリップ状の電極１１５と半導体基板１１４との接続により、ストリップ１本ずつが半導体検出器として機能する。
【００２３】
ＡＣ結合部１２０は、電極１２１、誘電体１２２、半導体ストリップ１２３および半導体基板１２４で構成されている。電極１２１は、半導体ストリップ１２３に沿ってストリップ形状に形成されている。電極１２１、誘電体１２２および半導体ストリップ１２３が、各読み出しストリップごとに容量素子を形成しており、これによりそれぞれの読み出しチャネルをＡＣ結合で接続することができる。
【００２４】
このように、ＡＣ結合部１２０は、検出部１１０の各ストリップの読み出しチャネルに接続された複数の容量素子を有する。したがって、検出部１１０がＧａＡｓやＣｄＴｅ等の化合物半導体で構成されたストリップ検出器であっても、ＡＣ結合による読み取りが可能である。その結果、リーク電流の流れ込みを防止し、バックグラウンドを低減し、直線性を向上できる。なお、ＡＣ結合部１２０には、ＡＣ接合型のシリコン・ストリップ検出器用の読み出しチップを用いることができる。
【００２５】
ＡＣ結合部１２０は、複数の容量素子の誘電体１２２がＳｉＯ２で構成され、これらが一体形成されている。このように、ＳｉＯ２を用いることで容易に容量素子を形成でき、ＡＣ結合部１２０を構成できる。たとえば、ＡＣ結合型のストリップ検出器の一部を利用できる。
【００２６】
読み出しチャネルを構成する電極１１５と容量素子を構成する半導体ストリップ１２３とは、それぞれフリップチップ・ボンディングで接続されていることが好ましい。これにより、たとえばＣｄＴｅ素子のように直接のワイヤ・ボンディングが困難な材料に対しても接続が可能になる。
【００２７】
図２に示す接合パッドｂｐ１に、ＤＣ接合型の検出部１１０からの出力を接続し、接合パッドｂｐ２に読み出しチップをワイヤ・ボンディングすることで、ＤＣ結合の読み出しチャネルをＡＣ接合に変換することができる。なお、フリップチップ・ボンディングは、スタッド／半田ボールを用いて行うことができる。
【００２８】
ワイヤ・ボンディング４００は、ＡＣ結合部１２０とＡＳＩＣ５００とを接続している。ＡＳＩＣ５００は、複数機能の回路を１つにまとめた増幅用集積回路であり、検出部１１０で検出された信号を適正な大きさに増幅し出力する。
【００２９】
［第２実施形態］
上記の実施形態では、ＡＣ結合された読み取りチャネルを構成するための専用のＡＣ結合部１２０が用いられているが、これに代えてＡＣ結合型のシリコン・ストリップ検出器の一部を利用してもよい。図３（ａ）、（ｂ）は、シリコン・ストリップ検出器をＡＣ結合部に利用したストリップ検出器２００の構成を示す平面図および断面図である。図４は、この場合のＡＣ結合部２２０の構成を示す断面図である。図４は、図３の（ａ）の３ｂによる断面図を示している。
【００３０】
図３に示すように、ストリップ検出器２００は、検出部１１０、ＡＣ結合部２２０、ワイヤ・ボンディング４００およびＡＳＩＣ５００を備えている。ＡＣ結合部２２０は、電極２２１、誘電体２２２、ｐ＋型半導体ストリップ２２３およびｎ型半導体基板２２４、ｎ＋型半導体層２２５および電極２２７で構成されている。電極２２１、誘電体２２２およびｐ＋型半導体ストリップ２２３が、各読み出しストリップごとに容量素子を形成しており、これによりそれぞれの読み出し経路をＡＣ結合で接続することができる。電極２２１は、Ｐ＋型半導体ストリップ２２３に沿ってストリップ形状に形成されている。一方、電極２２７は、ｎ＋型半導体層２２５上に一様に形成されている。
【００３１】
このように、ストリップ検出器２００は、ＡＣ結合部２２０をＡＣ結合型のシリコン・ストリップ検出器の読み出しチャネルで構成している。シリコン・ストリップ検出器を用いることで容易にＡＣ結合部２２０を構成することができる。
【００３２】
ＡＣ結合部２２０とシリコン・ストリップ検出器を１チップで構成し、ＣｄＴｅ等の化合物半導体検出器とフリップチップ・ボンディングしてストリップ検出器２００を構成してもよい。なお、シリコン・ストリップ検出器のストリップとＡＣ結合部のストリップを直交して配置し、２次元検出器を構成してもよい。
【００３３】
図５（ａ）、（ｂ）は、上記のストリップ検出器２００の変形例を示す模式図である。矢印は、荷電粒子または放射線の入射方向を示している。図５（ａ）、（ｂ）に示すように、ストリップ検出器２２０は、検出部１１０とＡＣ結合部２２０（シリコン・ストリップ検出器）のそれぞれの検出範囲が重ならないように読み出しチャネルをボンディングして構成されている。
【００３４】
このような構成により、用途に応じて検出部１１０またはＡＣ結合部２２０のいずれかを用いて選択的に入射線を検出できるようにすることができる。これにより、ＣｄＴｅ半導体またはＧａＡｓ半導体で構成された検出部１１０とシリコン・ストリップ検出器との両方の使用が可能なデュアル検出器を実現できる。たとえば、デュアル検出器を用い、低エネルギー側はシリコン検出器で検出し、高エネルギーの放射線はＣｄＴｅの検出部１１０で検出することが可能である。
【符号の説明】
【００３５】
１００  ストリップ検出器
１１０  検出部
１１１  電極
１１４  半導体基板
１１５  電極
１２０  ＡＣ結合部
１２１  電極
１２２  誘電体
１２３  半導体ストリップ
１２４  半導体基板
２００  ストリップ検出器
２２０  ＡＣ結合部
２２１  電極
２２２  誘電体
２２３  ｐ＋型半導体ストリップ
２２４  ｎ型半導体基板
２２５  ｎ＋型半導体層
２２７  電極
４００  ワイヤ・ボンディング
ｂｐ１、ｂｐ２  接合パッド
【図１】
2012081109.tif 000003
【図２】
2012081109.tif 000004
【図３】
2012081109.tif 000005
【図４】
2012081109.tif 000006
【図５】
2012081109.tif 000007
【国際調査報告】
2012081109.tif 000008
2012081109.tif 000009
2012081109.tif 000010
2012081109.tif 000011
2012081109.tif 000012