(57)【要約】【課題】電子デバイスとその製造方法において、周囲の温度変化により電子デバイスの電気的特性が変動するのを抑制すること。【解決手段】絶縁性基板３１と、絶縁性基板３１の上に形成された電極３３と、電極３３の上方に設けられ、該電極３３から発生する静電力により撓む弾性変形可能な可動上部電極３４とを備え、可動上部電極が形状記憶合金膜３８を含む電子デバイスによる。【選択図】図４
2012131911.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された第１の電極と、
前記第１の電極の上方に設けられ、弾性変形可能な可動部とを備え、
前記可動部が形状記憶合金膜を含むことを特徴とする電子デバイス。
【請求項２】
前記可動部は、第２の電極を含み、前記第１の電極と前記第２の電極間に発生する静電力により前記可動部が撓むことを特徴とする請求項１記載の電子デバイス。
【請求項３】
前記可動部は、第３の電極と第４の電極に挟まれた圧電素子を含み、前記圧電素子の撓みにより前記可動部が撓むことを特徴とする請求項１記載の電子デバイス。
【請求項４】
前記可動部は、拡散防止膜と酸化防止膜を備え、
前記形状記憶合金膜が、前記拡散防止膜と前記酸化防止膜によって挟まれたことを特徴とする請求項２に記載の電子デバイス。
【請求項５】
前記拡散防止膜と前記酸化防止膜の少なくとも一方はクロムを含むことを特徴とする請求項４に記載の電子デバイス。
【請求項６】
前記拡散防止膜と前記酸化防止膜の少なくとも一方は白金を含むことを特徴とする請求項４に記載の電子デバイス。
【請求項７】
前記形状記憶合金膜は、チタン膜とニッケル膜との積層膜、又は、チタン膜とニッケル膜との積層膜に対して熱処理を行った膜であることを特徴とする請求項２に記載の電子デバイス。
【請求項８】
前記可動部の一部が前記基板に機械的に接続され、
前記形状記憶合金膜が、前記一部から前記電極の上方に至る途中にのみ形成されたことを特徴とする請求項２に記載の電子デバイス。
【請求項９】
前記可動部は、前記形状記憶合金膜と金属膜とを含む積層膜であることを特徴とする請求項２に記載の電子デバイス。
【請求項１０】
前記金属膜は、前記積層膜の最下層又は最上層のいずれか、又は該最下層と該最上層の両方に形成されることを特徴とする請求項９に記載の電子デバイス。
【請求項１１】
前記形状記憶合金膜の変態温度は、５０℃よりも低い温度であることを特徴とする請求項１乃至請求項１０のいずれか１項に記載の電子デバイス。
【請求項１２】
前記可動部は、第１の金属膜と、前記形状記憶合金膜と、第２の金属膜とをこの順に形成してなることを特徴とする請求項２に記載の電子デバイス。
【請求項１３】
前記第１の電極は、キャパシタの下部電極であり、
前記可動部側に形成された電極のうち、前記第１の電極に最近接の電極は、前記キャパシタの上部電極であり、
前記可動部が撓むことにより前記キャパシタの容量が可変となることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の電子デバイス。
【請求項１４】
前記基板の上に、前記第１の電極から間隔をおいて形成された線路を更に有し、
前記可動部が撓むことにより、前記線路と前記最近接の電極との間の容量が可変となることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の電子デバイス。
【請求項１５】
前記基板上に形成された第１の導体パターンと、
前記基板上に、前記第１の導体パターンから間隔をおいて形成された第２の導体パターンとを更に有し、
前記可動部が撓んで前記第１の導体パターンと前記第２の導体パターンの各々に当接することにより、前記第１の導体パターンと前記第２の導体パターンとが前記可動部を介して電気的に接続されることを特徴とする請求項１乃至請求項１２のいずれか１項に記載の電子デバイス。
【請求項１６】
基板の上に第１の電極を形成する工程と、
前記基板と前記第１の電極の上に、上面が平坦な犠牲膜を形成する工程と、
前記犠牲膜の前記上面に、形状記憶合金膜を含む可動部を形成する工程と、
前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、
前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第１の電極から発生する静電力で撓むように弾性変形可能にする工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項１７】
前記可動部を形成する工程において、チタン膜とニッケル膜とを積層して前記形状記憶合金膜にすると共に、
前記熱処理により、前記チタン膜と前記ニッケル膜とを合金化することを特徴とする請求項１６に記載の電子デバイスの製造方法。
【請求項１８】
前記可動部を形成する工程は、
前記犠牲膜の前記上面の上方に拡散防止膜を形成する工程と、
前記第１の拡散防止膜の上に前記形状記憶合金膜を形成する工程と、
前記形状記憶合金膜の上に酸化防止膜を形成する工程とを有することを特徴とする請求項１６又は請求項１７に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子デバイスとその製造方法に関する。
【背景技術】
【０００２】
携帯電話等の電子機器では、搭載される電子デバイスの微細化と集積化を進めるべく、MEMS(Micro Electro Mechanical Systems)技術が採用されつつある。MEMS技術で作製される電子デバイスとしては、例えば、スイッチ素子や可変キャパシタがある。【０００３】
これらの電子デバイスでは、静電力等で金属薄膜を引き付けることにより、金属薄膜に可動部としての機能を担わせる。例えば、スイッチ素子では、金属薄膜をカンチレバーとして使用し、静電力によって撓んだカンチレバーを端子にコンタクトさせてスイッチングを行う。また、可変キャパシタでは、金属薄膜をキャパシタの可動電極として使用し、静電力の印加により電極同士の間隔を可変にする。【０００４】
可動部の撓みの量は、印加する静電力の大きさにより制御できる。そして、そのような可動部を備えた電子デバイスでは、周囲の温度が変化した場合であっても、印加すべき静電力の大きさが変動せず、常に同一の電気的特性が得られるのが好ましい。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平５−１９０６１７号公報
【特許文献２】特開２００６−５５９９１号公報
【特許文献３】特開平１−１７９２８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
電子デバイスとその製造方法において、周囲の温度変化により電子デバイスの電気的特性が変動するのを抑制することを目的とする。
【課題を解決するための手段】
【０００７】
以下の開示の一観点によれば、基板と、前記基板の上に形成された第１の電極と、前記第１の電極の上方に設けられ、弾性変形可能な可動部とを備え、前記可動部が形状記憶合金膜を含む電子デバイスが提供される。【０００８】
また、その開示の他の観点によれば、基板の上に第１の電極を形成する工程と、前記基板と前記第１の電極の上に、上面が平坦な犠牲膜を形成する工程と、前記犠牲膜の前記上面に、形状記憶合金膜を含む可動部を形成する工程と、前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第１の電極から発生する静電力で撓むように弾性変形可能にする工程とを有する電子デバイスの製造方法が提供される。
【図面の簡単な説明】
【０００９】
【図１】図１（ａ）、（ｂ）は、調査に使用した可変キャパシタの断面図である。
【図２】図２（ａ）、（ｂ）は、調査に使用したスイッチ素子の断面図である。
【図３】図３は、第１実施形態に係る可変キャパシタの斜視図である。
【図４】図４は、図３のI−I線に沿う断面図である。
【図５】図５（ａ）、（ｂ）は、第１実施形態に係る可変キャパシタの製造途中の断面図（その１）である。
【図６】図６（ａ）、（ｂ）は、第１実施形態に係る可変キャパシタの製造途中の断面図（その２）である。
【図７】図７（ａ）、（ｂ）は、第１実施形態に係る可変キャパシタの製造途中の断面図（その３）である。
【図８】図８（ａ）、（ｂ）は、第１実施形態に係る可変キャパシタの製造途中の断面図（その４）である。
【図９】図９（ａ）、（ｂ）は、第２実施形態に係る可変キャパシタの断面図である。
【図１０】図１０（ａ）、（ｂ）は、第３実施形態に係る可変キャパシタの断面図である。
【図１１】図１１（ａ）、（ｂ）は、第３実施形態に係る可変キャパシタの製造途中の断面図（その１）である。
【図１２】図１２（ａ）、（ｂ）は、第３実施形態に係る可変キャパシタの製造途中の断面図（その２）である。
【図１３】図１３は、第３実施形態に係る可変キャパシタの製造途中の断面図（その３）である。
【図１４】図１４は、第４実施形態に係るスイッチ素子の斜視図である。
【図１５】図１５は、図１４のII−II線に沿う断面図である。
【図１６】図１６（ａ）、（ｂ）は、第４実施形態に係るスイッチ素子の製造途中の断面図（その１）である。
【図１７】図１７（ａ）、（ｂ）は、第４実施形態に係るスイッチ素子の製造途中の断面図（その２）である。
【図１８】図１８（ａ）、（ｂ）は、第４実施形態に係るスイッチ素子の製造途中の断面図（その３）である。
【図１９】図１９（ａ）、（ｂ）は、第４実施形態に係るスイッチ素子の製造途中の断面図（その４）である。
【図２０】図２０（ａ）、（ｂ）は、第５実施形態に係るスイッチ素子の断面図である。
【図２１】図２１（ａ）、（ｂ）は、第６実施形態に係るスイッチ素子の断面図である。
【図２２】図２２（ａ）、（ｂ）は、第６実施形態に係るスイッチ素子の断面図（その１）である。
【図２３】図２３（ａ）、（ｂ）は、第６実施形態に係るスイッチ素子の断面図（その２）である。
【図２４】図２４は、第６実施形態に係るスイッチ素子の断面図（その３）である。
【図２５】図２５（ａ）、（ｂ）は、第７実施形態に係る可変キャパシタの製造途中の断面図（その１）である。
【図２６】図２６（ａ）、（ｂ）は、第７実施形態に係る可変キャパシタの製造途中の断面図（その２）である。
【図２７】図２７（ａ）、（ｂ）は、第７実施形態に係る可変キャパシタの製造途中の断面図（その３）である。
【図２８】図２８（ａ）、（ｂ）は、第７実施形態に係る可変キャパシタの製造途中の断面図（その４）である。
【図２９】図２９は、第７実施形態に係る可変キャパシタの製造途中の断面図（その５）である。
【図３０】図３０（ａ）、（ｂ）は、調査に使用したサンプルを模式的に示す断面図である。
【図３１】図３１は、形状記憶合金膜のDSC曲線（その１）である。
【図３２】図３２は、形状記憶合金膜のDSC曲線（その２）である。
【図３３】図３３は、環境温度の変化に伴なう可動上部電極の湾曲量の調査結果を示す図である。
【図３４】図３４（ａ）、（ｂ）は、第８実施形態に係る可変キャパシタの断面図である。
【図３５】図３５（ａ）、（ｂ）は、第８実施形態に係る可変キャパシタの製造途中の断面図（その１）である。
【図３６】図３６（ａ）、（ｂ）は、第８実施形態に係る可変キャパシタの製造途中の断面図（その２）である。
【図３７】図３７は、第８実施形態に係る可変キャパシタの製造途中の断面図（その３）である。
【図３８】図３８（ａ）、（ｂ）は、第９実施形態に係るスイッチ素子の断面図である。
【図３９】図３９（ａ）、（ｂ）は、第９実施形態に係るスイッチ素子の製造途中の断面図（その１）である。
【図４０】図４０（ａ）、（ｂ）は、第９実施形態に係るスイッチ素子の製造途中の断面図（その２）である。
【図４１】図４１（ａ）、（ｂ）は、第９実施形態に係るスイッチ素子の製造途中の断面図（その３）である。
【発明を実施するための最良の形態】
【００１０】
本実施形態の説明に先立ち、本願発明者が行った調査について説明する。【００１１】
MEMS技術で作製される電子デバイスには様々な可動部が形成される。そのような可動部を備えた電子デバイスとして可変キャパシタとスイッチ素子がある。【００１２】
このうち、可変キャパシタについて最初に説明する。【００１３】
図１（ａ）は可変キャパシタの断面図である。【００１４】
この可変キャパシタ１０は、絶縁性基板１、柱２、電極３、及び可動上部電極４を備える。【００１５】
絶縁性基板１は、例えばガラス基板であって、その上に成膜された金膜をパターニングすることで電極３が形成される。【００１６】
また、柱２は、接地電位に維持された金等の導電性材料よりなり、その上面に可動部として供される可動上部電極４が固定される。その可動上部電極４は、例えば、金膜等の単層の金属膜からなる。【００１７】
なお、可動上部電極４の下面に、厚さが５０nm〜２００nm程度の密着層を形成してもよい。【００１８】
このような可変キャパシタ１０では、電極３と可動上部電極４との間に容量Cが形成される。そして、容量Cの大きさを可変とすべく、柱２と可動上部電極４の電位を接地電位に維持しながら、電極３に正電位Vを印加して、電極３の周囲に静電界を発生させる。【００１９】
これにより、図１（ａ）の点線に示すように、電極３よりも電位が低い可動上部電極４が静電力で電極３側に引き付けられて撓むので、可動上部電極４と電極３との間隔D1が短くなり、静電位Vの印加前と比較して容量Cを大きくすることができる。【００２０】
容量Cの大きさは、正電位Vの大きさを微調整することにより、間隔D1を変化させることで制御できる。【００２１】
そして、理想的には、可変キャパシタ１０の周囲の温度が変化した場合でも、同じ大きさの正電位Vを電極３に与えたときに、常に同じ大きさの容量Cを得られるのが好ましい。例えば、温度変化があっても、正電位Vが印加されていないときに可動上部電極４が常に平坦であれば、平坦な状態から所定の撓み量を発生させるのに要する正電位Vも常に同じ大きさとなり、環境の如何を問わず容量Cを微調整できる。【００２２】
しかし、本願発明者の調査によれば、図１（ｂ）に示すように、可変キャパシタ１０の周囲の温度が上昇すると、可動上部電極４が絶縁性基板１から離れる方向に反ることが明らかとなった。これは、温度の上昇によって可動上部電極４が熱膨張するためと考えられる。【００２３】
このように熱により可動上部電極４が上方に反ると、図１（ａ）のように可動上部電極４が平坦な場合と比較して、基板１側に可動上部電極４を引き付けるのに要する正電位Vの大きさが大きくなる。【００２４】
そのため、図１（ａ）の場合と同じ正電位Vを電極３に印加しても、可動上部電極４と電極３との間隔D2が図１（ａ）における間隔D1よりも広くなり、正電位Vで容量Cの大きさを微調整するのが困難となる。【００２５】
また、熱膨張によって材料の塑性限界を超えて可動上部電極４が反ると、可動上部電極４が元の形状に戻らなくなり、可変キャパシタ１０が動作しなくなるという問題もある。【００２６】
これと同様の問題がスイッチ素子にも発生する。【００２７】
図２（ａ）は、MEMS技術で作製されたスイッチ素子の断面図である。【００２８】
このスイッチ素子２０は、絶縁性基板１、柱７、電極８、導体パターン９、接点１１、及びカンチレバー１２を備える。【００２９】
このうち、電極８と導体パターン９は、絶縁性基板１の上に成膜された金膜をパターニングすることで形成され得る。【００３０】
また、柱７は、接地電位に維持された金等の導電性材料よりなり、その上面に可動部として供されるカンチレバー１２が固定される。【００３１】
カンチレバー１２は、その一端が上下に可動な自由端となっており、当該自由端に導電性の接点１１を有する。【００３２】
このようなスイッチ素子２０では、電極８に正電位Vを与えることで電極８の周囲に静電界を生じさせ、静電力によりカンチレバー１２を基板１側に引き付ける。これにより、点線に示すように端子１１が導体パターン９に当接し、端子１１と導体パターン９との間でスイッチングが行われる。【００３３】
そのスイッチングの信頼性を高めるには、正電位Vを与えたときに導体パターン９に接点１１が確実に当接することが求められる。【００３４】
しかし、図２（ｂ）に示すように、スイッチ素子２０の周囲の温度が上昇すると、カンチレバー１２が熱膨張することにより、カンチレバー１２が絶縁性基板１から離れる方向に反ってしまう。こうなると、電極８に正電位Vを与えても、導体パターン９と接点１１との間に隙間が生じ、これらの間でスイッチングが行えなくなる危険性が高まる。【００３５】
更に、熱膨張によって材料の塑性限界を超えてカンチレバー１２が反ると、カンチレバー１２の形状が元に戻らずに、スイッチ素子２０をオン状態にできなくなるという問題もある。【００３６】
本願発明者は、このような調査結果に基づき、以下に説明するような各実施形態に想到した。【００３７】
（第１実施形態）
本実施形態では、以下のように電子デバイスとして可変キャパシタを作製する。【００３８】
図３は、本実施形態に係る可変キャパシタの斜視図である。【００３９】
この可変キャパシタ３０は、絶縁性基板３１、柱３２、電極３３、及び可動上部電極３４を備える。【００４０】
このうち、絶縁性基板３１の材料としては、不純物濃度が極めて低い高抵抗シリコン、ガラス、及びセラミックのいずれかを使用し得る。【００４１】
また、電極３３は、例えば高周波信号SRF用の線路として供され、その両側の絶縁性基板３１の上に柱３２が設けられる。なお、高周波信号SRF用の線路としては、CPW(coplanar waveguide)や、絶縁性基板３１の裏面に設けられた不図示のグランドパターンと協働するマイクロストリップラインがある。【００４２】
柱３２は、後述のように金メッキ等により形成される。そして、柱３２の上面には、可動部として供される可動上部電極３４の一部３４ａが上下に弾性変形可能な状態で固定され、可動上部電極３４が柱３２を介して基板３１に機械的に接続される。【００４３】
このような可変キャパシタ３０では、電極３３がキャパシタの下部電極の機能を兼ね、当該電極３３と上部可動電極３４との間に容量Cが形成される。【００４４】
その容量Cの大きさは、可動上部電極３４が点線のように撓んで電極３３との間隔Dを変えることで可変となる。その撓みにより、可動上部電極３４の中央部では、変形前と比較して約５μm〜１０μm程度の大きさだけ間隔Dが縮まる。【００４５】
なお、電極３３の上面に、撓んだ上部電極３４と接する誘電体膜を設けてもよい。その場合、誘電体膜に可動電極３４が接したときに電極３３に容量Cが付加された状態（ＯＮ状態）となる。そして、空気の誘電率はその誘電体膜の誘電率と比べると無視しうるので、誘電体膜から可動電極３４が離れたときに、電極３３から容量Cが除去された状態（ＯＦＦ状態）となる。なお、そのような誘電体膜としては、例えばアルミナ膜がある。【００４６】
本実施形態では、このように可動上部電極３４を撓ますため、電極３３に供給する高周波信号SRFに約３０V〜１００Vの正の直流バイアス電圧VDCを重畳し、その直流バイアス電圧VDCにより電極３３の周囲に静電界を発生させる。これにより、直流バイアス電圧VDCよりも電位が低い可動上部電極３４が静電力で電極３３に引き付けられ、可動上部電極３４を撓ますことが可能となる。【００４７】
そして、直流バイアス電圧VDCの大きさを変えることで、可動上部電極３４の撓みの量を調節して容量Cの大きさを制御でき、高周波信号SRF用の線路として供される電極３３のインピーダンス整合を行ったり、高周波信号SRFの変調を行うことが可能となる。【００４８】
なお、電極３３の上面に誘電体膜を形成する場合は、適当な値に定めた一定の直流バイアス電圧VDCをＯＮ、ＯＦＦすることで、容量CのＯＮ状態とＯＦＦ状態とをデジタル的に切り替えることができる。【００４９】
図４は、図３のI−I線に沿う断面図である。【００５０】
図４に示すように、可動上部電極３４は、金属膜３７と形状記憶合金膜３８とをこの順に積層してなる。なお、各膜３７、３８の積層順はこれに限定されず、可動上部電極３４の最上層と最下層のいずれか若しくは両方に金属膜３７を形成してもよい。【００５１】
その金属膜３７の材料としては、電気抵抗の小さい金属材料を使用するのが好ましく、本実施形態では金を使用する。なお、金に代えて、アルミニウムと銅のいずれかの純金属を金属膜３７の材料として使用してもよい。【００５２】
一方、形状記憶合金膜３８は、変態温度Tth以上の温度では変形を受けてもすぐさま元の形状を回復する性質を持ち、その回復力は純金属のそれに比べてはるかに強い。このような性質は超弾性とも呼ばれる。特に、変態温度が常温程度若しくは常温以下の形状記憶合金のことを超弾性合金と呼ぶこともある。【００５３】
本実施形態では、形状記憶合金膜３８の材料としてTiNi合金を使用し、予め形状記憶合金膜３８に平坦な形状を記憶させておく。そのTiNi合金の変態温度Tthは、合金中のTiとNiの原子数比により制御でき、本実施形態では変態温度Tthを室温（２５℃）以下、例えば−２０℃とする。なお、変態温度Tthが室温より多少高く３０℃〜５０℃程度であっても熱膨張の度合いが小さく機械的な弾性力で膨張が抑えられていれば特に問題はない。【００５４】
これにより、変態温度Tth（２５℃〜５０℃）程度若しくはそれ以上の温度で可変キャパシタ３０を使用すれば、形状記憶合金膜３８には常にもとの平坦な形状に戻ろうとする強い力が現れる。そのため、熱膨張によって金属膜３７が反ろうとしても、形状記憶合金膜３８がその反りを抑えるように機能し、周囲の温度変化によって可動上部電極３４に反りが発生するのを防止できる。【００５５】
その結果、周囲の温度が変化した場合でも、電極３３に印加する直流バイアス電圧VDCで可動上部電極３４の反り量を精密に制御でき、周囲の温度変化によらずに所定の容量Cを得ることができる。【００５６】
特に、形状記憶合金膜３８の反り防止の能力は、単位体積あたりの仕事に換算した場合、バイメタルと比較して２５倍以上もあるため、可動上部電極３４の反りの抑制に好適な膜である。【００５７】
なお、変態温度Tthは、形状記憶合金膜３８に常に回復力を発現させておくために、上記のように室温以下であるのが好ましい。但し、変態温度Tthが室温よりもある程度高くても、直流バイアス電圧VDCの公差内ですむ場合や、熱による変形が永久変形になる前の状態で平坦に戻る温度範囲内であれば、実用的には問題はない。【００５８】
また、高温環境下で可変キャパシタ３０を使用すると、熱膨張により金属膜３７が弾性限界を超えて塑性変形し、金属膜３７がもとの形に戻らなくなる場合がある。そのような場合でも、形状記憶合金膜３８の回復力で強制的に可動上部電極３４を平坦な形に戻すことができるように、熱膨張により金属膜３７が弾性限界を超える温度Tよりも低い温度に変態温度Tthを設定するのがより好ましい。【００５９】
また、可動上部電極３４は、形状記憶合金膜３８だけでなく金属膜３７も含むため、その金属膜３７によって可動上部電極３４の電気的抵抗を小さくすることができる。【００６０】
特に、本実施形態のように電極３３に高周波信号SRFを流す場合では、表皮効果によって可動上部電極３４の最下層である金属膜３７に高周波電流が流れるため、金属膜３７による抵抗低減の実益がある。【００６１】
なお、電極３３から発生する静電力は、形状記憶合金膜３８が元の形状に戻ろうとする力よりもはるかに強くなるように設定されるので、静電力による可動上部電極３４の撓みが形状記憶合金膜３８によって阻害されることはない。【００６２】
次に、本実施形態に係る可変キャパシタの製造方法について説明する。【００６３】
図５〜図８は、本実施形態に係る可変キャパシタの製造途中の断面図である。【００６４】
最初に、図５（ａ）に示すように、絶縁性基板３１の上にスパッタ法で電極３３として金膜等の純金属からなる導電膜を１μm〜３μmの厚さに形成する。【００６５】
また、電極３３の材料は純金属に限定されず、金やアルミニウム等に他の元素を微量に添加してなる合金であってもよい。なお、その金膜と絶縁性基板３１との間に密着膜としてチタン（Ti）膜を形成してもよい。【００６６】
そして、その電極３３の上に第１のレジストパターン４０を形成した後、電極３３を給電層にしながらレジストパターン４０の開口４０ａ内に柱３２として金メッキ膜を電解メッキ法で成長させる。【００６７】
柱３２の高さは特に限定されない。本実施形態では、５μm〜６μm程度の高さに柱３２を形成する。【００６８】
このように柱３２を形成した後、第１のレジストパターン４０は除去される。【００６９】
次いで、図５（ｂ）に示すように、イオンミリングにより電極３３をパターニングして、二つの柱３２の間に電極３３を線状に残す。なお、電極３３は柱３２の下にも残るが、柱３２の下の電極３３と、二つの柱３３の間の電極３３とは分離される。【００７０】
次に、図６（ａ）に示すように、柱３２の上に第２のレジストパターン４１を形成する。そして、第２のレジストパターン４１で柱３２の上面を保護しながら、電極３３と絶縁性基板３１の各々の上にシード層３９としてスパッタ法により銅膜を形成する。【００７１】
なお、電極３３の上に誘電体膜を形成する場合には、電極３３以外の領域をレジストパターンで保護しながら、スパッタ法等で誘電体膜としてアルミナ膜を１００nm〜５００nmの厚さに形成し、その後にシード層３９を形成すればよい。【００７２】
次いで、図６（ｂ）に示すように、シード層３９を給電層に使用する電解メッキ法により、柱３２以外の領域に犠牲膜４２として銅メッキ膜を柱３２と同じ高さまで成長させる。なお、犠牲膜４２の材料は銅に限定されず、シリコンであってもよい。【００７３】
また、このようにして形成された犠牲膜４２の上面は平坦となる。【００７４】
この後に、第２のレジストパターン４１を除去することにより、柱３２の上面をその周囲の犠牲膜４２から露出させる。【００７５】
続いて、図７（ａ）に示すように、犠牲膜４２の平坦な上面上と柱３２の上に金属膜３７としてスパッタ法により金膜を１μm〜２μｍ程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよい。【００７６】
また、金属膜３７と柱３２との密着性を向上させるために、金属膜３７の形成前に、予め柱３２や犠牲膜４２の上に密着膜としてチタン膜やクロム膜を形成してもよい。【００７７】
そして、その金属膜３７の上にスパッタ法でクロム膜を３００nm〜５００nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜４５とする。なお、そのクロム膜は、金属膜３７と柱３２との密着性を高める密着膜としての機能も兼ねており、そのような膜としてはクロム膜の他にチタン膜もある。また、クロム膜とチタン膜のいずれかと白金膜との積層膜も良好な導電性拡散防止膜４５となる。【００７８】
更に、導電性拡散防止膜４５の上に形状記憶合金膜３８としてスパッタ法でTiNi膜を形成する。【００７９】
形状記憶合金膜３８の膜厚は特に限定されないが、金属膜３７と同じ程度の厚さにするのが好ましく、本実施形態では１μm〜３μm程度とする。【００８０】
また、形状記憶合金膜３８を形成するときのスパッタ法では、TiNi合金からなるスパッタターゲットを用いると共に、スパッタガスとしてアルゴンガスを使用する。【００８１】
既述のように、形状記憶合金膜３８の変態温度Tthは膜中のTiとNiの原子数比で決まる。但し、形状記憶合金膜３８中のTiとNiの原子数比がスパッタターゲット中におけるのと同一になるとは限らないため、所定の原子数比を得るのに必要なスパッタターゲット中のTiとNiの原子数比を予め調査しておくのが好ましい。【００８２】
本実施形態では、そのような調査をした上で、変態温度Tthが室温以下、例えば−２０℃となるように、形状記憶合金膜３８におけるTiとNiの原子数比を調節する。【００８３】
次いで、形状記憶合金膜３８の上に導電性酸化防止膜４６としてスパッタ法でクロム膜を３００nm〜５００nm程度の厚さに形成する。【００８４】
導電性酸化防止膜４６は、大気中の酸素により形状記憶合金膜３８が酸化されるのを防止し、酸化により形状記憶合金膜３８の原子数比がずれてその変態温度Tthが変動するのを抑制するように機能する。【００８５】
一方、形状記憶合金膜３８の下の導電性拡散防止膜４５は、絶縁性基板３１中のシリコンや柱３２中の金等が形状記憶合金膜３８内に拡散するのを防止し、形状記憶合金膜３８にけるTiとNiの原子数比が変動するのを抑制する機能を有する。【００８６】
本願発明者の調査によれば、導電性拡散防止膜４５や導電性酸化防止膜４６として形成されるクロム膜や白金膜は、他の膜と比較して、TiNi膜に対する酸化防止や拡散防止に優れていることが判明した。【００８７】
ここまでの工程により、各膜３７、４５、３８、４６を積層してなる可動上部電極膜３４が形成されたことになる。【００８８】
なお、金属膜３７と形状記憶合金膜３８の形成順を上記とは逆にしてもよい。その場合は、下から順に、導電性拡散防止膜４５、形状記憶合金膜３８、導電性酸化防止膜４６、及び金属膜３７を形成すればよい。【００８９】
次に、図７（ｂ）に示すように、アルゴン等の不活性ガスの雰囲気内又は真空中で形状記憶合金膜３８に対して熱処理を施し、形状記憶合金膜３８に平坦な形状を記憶させる。【００９０】
このような熱処理は形状記憶処理とも呼ばれる。本実施形態では、基板温度を３５０℃〜５００℃、処理時間を３０分から６０分とする条件でこの熱処理を行う。【００９１】
また、その形状記憶処理を不活性ガスの雰囲気内又は真空中で行うことにより、形状記憶合金膜３８が酸化してその変態温度が予定していた温度からずれるのを防止できる。【００９２】
続いて、図８（ａ）に示すように、可動上部電極３４の上にフォトレジストを塗布し、それを露光、現像することにより、平面形状が矩形状の第２のレジストパターン４８を形成する。【００９３】
そして、第２のレジストパターン４８をマスクにしながら、アルゴンガスを使用するイオンミリングにより可動上部電極３４をパターニングし、可動上部電極３４の平面形状を矩形状に整形する。【００９４】
その後に、第２のレジストパターン４８は除去される。【００９５】
なお、本工程で可動上部電極３４をパターニングした後に、図７（ｂ）の形状記憶処理を行ってもよい。【００９６】
次に、図８（ｂ）に示すように、RIE(Reactive Ion Etching)又はウエットエッチングにより犠牲膜４２とシード層３９を除去する。【００９７】
犠牲膜４２がシリコン膜の場合は、RIEのエッチングガスとしてSF6ガスを使用することで、柱３２や可動上部電極膜３４等をエッチングせずに犠牲膜４２を除去することができる。【００９８】
また、犠牲膜４２が銅膜の場合には、エッチング液として塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかを使用することで、犠牲膜４２を除去することが可能である。【００９９】
このように犠牲膜４２を除去することで、可動上部電極３４が犠牲膜４２の拘束から開放され、電極３３から発生する静電力により下方に撓むことができるようになる。【０１００】
以上により、本実施形態に係る可変キャパシタ３０の基本構造が得られる。【０１０１】
（第２実施形態）
上記した第１実施形態では可変キャパシタについて説明した。本実施形態では、以下のようにして可変キャパシタの電気的特性を改善する。【０１０２】
図９（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの断面図である。なお、図９（ａ）、（ｂ）において、第１実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。【０１０３】
図９（ａ）に示すように、本実施形態に係る可変キャパシタ５０では、可動上部電極３４を第１の金属膜５１、形状記憶合金膜３８、及び第２の金属膜５２の積層膜とする。【０１０４】
このうち、第１の金属膜５１と第２の金属膜５２の材料としては、金、アルミニウム、及び銅等のように、形状記憶合金膜３８よりも電気抵抗の小さい純金属を使用する。【０１０５】
一方、形状記憶合金膜３８は、第１実施形態と同様にTiNi膜であり、変態温度Tth以上の温度で平坦な形状に戻るように形状記憶処理が施されている。その変態温度Tthは、室温（２５℃）程度若しくはそれ以下、例えば−２０℃である。【０１０６】
このような可変キャパシタ５０は第１実施形態と同様の製造方法で形成され、各膜５１、３８、５２を順に形成した後にそれらをイオンミリングによりパターニングすることで平面形状が矩形状の可動上部電極３４が得られる。【０１０７】
また、図９（ｂ）に示すように、本実施形態においても電極３３を流れる高周波信号SRFに直流バイアス電圧VDCを重畳することにより可動上部電極３４を撓ませ、可動上部電極３４と電極３３とで形成される容量Cの大きさを調節する。【０１０８】
ここで、電極３３に高周波信号SRFを供給すると、表皮効果によって可動上部電極３４の中央よりもその表層に優先的に電流が流れる。【０１０９】
本実施形態では、その表皮効果で電流が集中する可動上部電極３４の最上層と最下層に抵抗の低い金属膜５１、５２を設けたので、高周波信号SRFの減衰を低減でき、可変キャパシタ５０の電気的特性を第１実施形態よりも改善することができる。【０１１０】
（第３実施形態）
本実施形態では、以下のようにして可変キャパシタの電気的特性を更に改善する。【０１１１】
図１０（ａ）、（ｂ）は、本実施形態に係る可変キャパシタの断面図である。なお、図１０（ａ）、（ｂ）において、第１実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。【０１１２】
図１０（ａ）に示すように、本実施形態に係る可変キャパシタ６０でも、第１実施形態と同様に可動上部電極３４の一部３４ａが柱３２の上面に固定される。【０１１３】
但し、本実施形態では、可動上部電極３４において当該一部３４ａから電極３３の上方に至る途中にのみ形状記憶合金膜３８を形成する。【０１１４】
その可動上部電極３４の撓ませ方は第１実施形態と同様であり、図１０（ｂ）のように電極３３を流れる高周波信号SRFに正の直流バイアス電圧VDCを重畳することで静電力により可動上部電極３４を撓ませ、容量Cの大きさを調節する。【０１１５】
ここで、第１実施形態で説明したように、可変キャパシタ６０の周囲の温度が上昇すると金属膜３７が熱膨張し、金属膜３７が上方に反ろうとする。その反りが発生する場合に可動上部電極３４において最も応力が集中する部分は、柱３２に固定されている一部３４ａである。【０１１６】
よって、本実施形態のようにその一部３４ａを覆うように形状記憶合金膜３８を形成することで、熱膨張により金属膜３７が上方に反ろうとするのを形状記憶合金膜３８で抑制でき、直流バイアス電圧VDCがない状態において可動上部電極膜３４を平坦に維持できる。【０１１７】
しかも、電極３３の上方においては金属膜３７の上面から形状記憶合金膜３８が除去されているので、金属膜３７の上側全面に電気抵抗の高い形状記憶合金膜３８が存在する場合と比較して可動上部電極膜３４の電気抵抗を下げることができる。【０１１８】
その結果、第２実施形態よりも更に高周波信号SRFの減衰を低減でき、可変キャパシタ６０の電気的特性を高めることができるようになる。【０１１９】
次に、本実施形態に係る可変キャパシタ６０の製造方法について説明する。【０１２０】
図１１〜図１３は、本実施形態に係る可変キャパシタ６０の製造途中の断面図である。なお、これらの図において第１実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。【０１２１】
可変キャパシタ６０を製造するには、まず、第１実施形態で説明した図５（ａ）〜図６（ｂ）の工程を行った後、図１１（ａ）に示すように、犠牲膜４２の平坦な上面上と柱３２の上に金属膜３７としてスパッタ法により金膜を１μm〜２μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよい。【０１２２】
また、金属膜３７と柱３２との密着性を向上させるために、金属膜３７の形成前に、予め柱３２や犠牲膜４２の上に密着膜としてチタン膜やクロム膜を形成してもよい。【０１２３】
次いで、図１１（ｂ）に示すように、第２のレジストパターン４８をマスクにしながら、アルゴンガスを使用するイオンミリングにより金属膜３７をパターニングし、金属膜３７の平面形状を矩形状に整形する。【０１２４】
その後に、第２のレジストパターン４８は除去される。【０１２５】
次に、図１２（ａ）に示すように、金属膜３７と犠牲膜４２の各々の上にフォトレジストを塗布し、それを露光、現像することにより、柱３２の上方に窓５９ａを備えた第３のレジストパターン５９を形成する。【０１２６】
そして、その窓５９ａ内と第３のレジストパターン５９の上に、形状記憶合金膜３８としてスパッタ法でTiNi膜を１μm〜３μm程度の厚さに形成する。【０１２７】
形状記憶合金膜３８の変態温度Tthは、膜中のTiとNiの原子数比で定まる。その原子数比を適宜調節することで、本実施形態では変態温度Tthを室温程度又はそれ以下、例えば−２０℃とする。【０１２８】
次いで、図１２（ｂ）に示すように、第３のレジストパターン５９を除去することで形状記憶合金膜３８をリフトオフし、柱３２の上方にのみ形状記憶合金膜３８を残す。【０１２９】
ここまでの工程により、金属膜３７と形状記憶合金膜３８とを備えた可動上部電極３４が形成されたことになる。【０１３０】
その後、基板温度を３５０℃〜５００℃、処理時間を３０分〜６０分とする条件で形状記憶合金膜３８に対して形状記憶処理を行い、形状記憶合金膜３８に平坦な形状を記憶させる。【０１３１】
続いて、図１３に示すように、RIE又はウエットエッチングにより犠牲膜４２とシード層３９とを除去する。第１実施形態で説明したように、犠牲膜４２がシリコン膜の場合にはRIEのエッチングガスとしてSF6ガスを使用し、犠牲膜４２が銅膜の場合には、エッチング液として塩化第二鉄溶液等を使用する。【０１３２】
以上により、本実施形態に係る可変キャパシタ６０の基本構造が完成する。【０１３３】
（第４実施形態）
第１〜第３実施形態では可変キャパシタについて説明した。これに対し、本実施形態ではスイッチ素子について説明する。【０１３４】
図１４は、本実施形態に係るスイッチ素子７０の斜視図である。【０１３５】
このスイッチ素子７０は、絶縁性基板３１、柱７２、電極７３、第１及び第２の導体パターン７４、７５、カンチレバー７６、及び接点７７を備える。【０１３６】
このうち、絶縁性基板３１の材料としては、第１実施形態の可変キャパシタと同様に、不純物濃度が極めて低い高抵抗シリコン、ガラス、及びセラミックのいずれかを使用し得る。【０１３７】
また、第１の導体パターン７４と第２の導体パターン７５は、接点７７の下方において間隔をおいて隔てられており、例えば高周波信号の線路として供される。【０１３８】
柱７２は、後述のように金メッキ等により形成されるものであり、その上面には可動部として供されるカンチレバー７６が弾性変形可能な状態で設けられる。カンチレバー７６の一部７６ａは固定端として柱７２の上に固定されており、当該一部７６ａとは反対側の端部は上下に可動な自由端となっている。【０１３９】
本実施形態では、このようにカンチレバー７６が柱７２を介して基板３１に機械的に接続される。【０１４０】
また、柱７２とカンチレバー７６は、不図示の配線により高抵抗素子を経由して接地電位に維持される。また、カンチレバー７６と接点７７との間に不図示の絶縁層を設け、その絶縁層によってカンチレバー７６と接点７７とを互いに絶縁してもよい。【０１４１】
このようなスイッチ素子７０では、電極７３に約３０Vの正電位Vを付与することで、電極７３よりも電位が低いカンチレバー７６が基板３１側に引き付けられ、接点７７が各導体パターン７４、７５に当接する。これにより、各導体パターン７４、７５が接点７７を介して電気的に接続されてスイッチがオン状態になり、これらの導体パターン７４、７５間に電流が流れる。【０１４２】
図１５は、図１４のII−II線に沿う断面図である。【０１４３】
図１５に示すように、カンチレバー７６は、金属膜７８と形状記憶合金膜７９とをこの順に積層してなる。なお、各膜７８、７９の積層順はこれに限定されず、カンチレバー７６の最上層と最下層のいずれかに金属膜７８を形成すればよい。【０１４４】
その金属膜７８の材料としては、電気抵抗の小さい金属材料を使用するのが好ましく、本実施形態では金、アルミニウム、及び銅のいずれかの純金属を使用する。【０１４５】
一方、形状記憶合金膜７９は、例えばTiNi合金膜であって、形状記憶処理によって平坦な形状が予め記憶されている。TiNi合金の変態温度Tthは、合金中のTiとNiの原子数比により制御でき、本実施形態では変態温度Tthを室温（２５℃）程度又はそれ以下、例えば−２０℃とする。【０１４６】
これにより、変態温度Tth以上の温度でスイッチ素子７０を使用すれば、形状記憶合金膜７９には常にもとの平坦な形状に戻ろうとする強い力が現れる。そのため、熱膨張等によって金属膜７８が反ろうとしても、形状記憶合金膜７９がその反りを抑えるように機能し、周囲の温度変化によってカンチレバー７６に反りが発生するのを防止できる。【０１４７】
その結果、周囲の温度が変化した場合でも、電極７３に印加する正電位Vでカンチレバー７６を確実に基板３１側に引き付けることができ、スイッチをオン状態にすることができる。【０１４８】
第１実施形態で説明したように、形状記憶合金膜７９の反り防止の能力は、単位体積あたりの仕事に換算した場合、バイメタルと比較して２５倍以上もあると考えられるため、カンチレバー７６の反りの抑制に好適な膜である。【０１４９】
ここで、高温環境下でスイッチ素子７０を使用すると、熱膨張により金属膜７８が弾性限界を超えて塑性変形し、金属膜７８がもとの形に戻らなくなる場合がある。そのような場合でも、形状記憶合金膜７９の回復力で強制的にカンチレバー７６を平坦な形に戻すことができるように、熱膨張により金属膜７９が弾性限界を超える温度Tよりも低い温度に変態温度Tthを設定するのが好ましい。【０１５０】
また、カンチレバー７６は、形状記憶合金膜７９だけでなく金属膜７８も含むため、その金属膜７８によってカンチレバー７９の電気的抵抗を小さくすることができる。【０１５１】
特に、各導体パターン７４、７５（図１４）に高周波信号を流す場合では、表皮効果によってカンチレバー７６の最下層である金属膜７８に高周波電流が流れるため、金属膜７８による抵抗低減の実益がある。【０１５２】
なお、電極７３から発生する静電力は、形状記憶合金膜７９が元の形状に戻ろうとする力よりもはるかに強く設定するので、静電力を利用したスイッチング動作が形状記憶合金膜７９によって阻害されることはない。【０１５３】
次に、本実施形態に係るスイッチ素子の製造方法について説明する。【０１５４】
図１６〜図１９は、本実施形態に係るスイッチ素子の製造途中の断面図である。【０１５５】
まず、図１６（ａ）に示すように、絶縁性基板３１の上に金膜等の純金属からなる導電膜をスパッタ法で１μm〜２μm程度の厚さに形成し、それをパターニングして台座７１、電極７３、及び第１の導体パターン７４を形成する。【０１５６】
なお、本工程では、第２の導体パターン７５（図１４参照）も同時に形成される。【０１５７】
次いで、図１６（ｂ）に示すように、絶縁性基板３１、台座７１、電極７３、及び第１の導体パターン７４の各々の上にシード層８０として銅膜をスパッタ法で５００nm程度の厚さに形成する。【０１５８】
その後に、シード層８０の上にフォトレジストを塗布し、それを露光、現像することにより、第１の導体パターン７４の上方に窓８１ａを備えた第１のメッキレジスト８１を形成する。【０１５９】
次に、シード層８０を給電層にしながら、電解メッキにより窓８１ａ内に第１の犠牲膜８３として銅メッキ膜を形成する。そして、その銅メッキ膜が窓８１ａの途中の深さまで成長したところで第１の犠牲膜８３の形成を終え、引き続きシード層８０を給電層に使用しながら第１の犠牲膜８３の上に接点７７として電解金メッキ膜を形成する。【０１６０】
その接点７７の厚さは、例えば、０．５μm〜１μm程度である。【０１６１】
この後に、第１のメッキレジスト８１は除去される。【０１６２】
続いて、図１７（ａ）に示す断面構造を得るまでの工程について説明する。【０１６３】
まず、シード層８０と接点７７の上にフォトレジストを塗布し、それを露光、現像することにより第２のメッキレジスト８５を形成する。その第２のメッキレジスト８５は、台座７１の上方に窓８５ａを備える。【０１６４】
次に、窓８５ａから露出するシード層８０をエッチングした後、シード層８０に給電を行いながら、電解メッキにより窓８５ａ内の台座７１上に柱７２として金メッキ膜を成長させる。【０１６５】
柱７２の高さは特に限定されないが、本実施形態では３μm〜４μm程度の高さに柱７２ａを成長させる。【０１６６】
その後に、第２のメッキレジスト８５を除去する。【０１６７】
次いで、図１７（ｂ）に示すように、柱７２と端子７７の上に第３のメッキレジスト８２を形成する。そして、再びシード層８０を給電層に使用しながら、当該シード層８０の上に上面が平坦な銅メッキ膜を形成し、その銅メッキ膜を第２の犠牲膜８６とする。【０１６８】
その後に、第３のメッキレジスト８２を除去する。【０１６９】
次に、図１８（ａ）に示す断面構造を得るまでの工程について説明する。【０１７０】
まず、第２の犠牲膜８６の平坦な上面上と、柱７２と端子７７の各々の上に、金属膜７８としてスパッタ法により金膜を１μm〜２μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよいし、これらの積層膜を形成してもよい。【０１７１】
また、金属膜７８と柱７２との密着性を向上させるために、金属膜７８の形成前に、予め柱７２や第２の犠牲膜８６の上に密着膜としてチタン膜やクロム膜を形成してもよい。【０１７２】
次いで、金属膜７８の上にクロム膜を３００nm〜５００nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜８８とする。【０１７３】
更に、TiNi合金からなるスパッタターゲットを用いると共に、スパッタガスとしてアルゴンガスを使用して、導電性拡散防止膜８８の上に形状記憶合金膜７９としてスパッタ法でTiNi膜を形成する。【０１７４】
形状記憶合金膜７９の膜厚は特に限定されないが、金属膜７８と同じ程度の厚さにするのが好ましく、本実施形態では２μm〜３μm程度とする。【０１７５】
第１実施形態と同様に、本実施形態でも、変態温度Tthが室温程度又はそれ以下、例えば−２０℃となるように、形状記憶合金膜７９におけるTiとNiの原子数比を調節する。【０１７６】
次いで、形状記憶合金膜７９の上に導電性酸化防止膜８９としてスパッタ法でクロム膜を３００nm〜５００nm程度の厚さに形成する。【０１７７】
導電性酸化防止膜８９は、形状記憶合金膜７９が酸化してその変態温度Tthが変動するのを抑制するように機能する。なお、変態温度の変動が問題にならない場合には導電性酸化防止膜８９を省いてもよい。【０１７８】
一方、形状記憶合金膜７９の下の導電性拡散防止膜８８は、絶縁性基板３１中のシリコンや柱７２中の金等が形状記憶合金膜８８内に拡散するのを防止し、形状記憶合金膜７９にけるTiとNiの原子数比が変動するのを抑制する機能を有する。【０１７９】
次に、図１８（ｂ）に示すように、アルゴン等の不活性ガスの雰囲気内又は真空中で形状記憶合金膜７９に対して形状記憶処理を行い、形状記憶合金膜７９に平坦な形状を記憶させる。【０１８０】
その形状記憶処理の条件は特に限定されない。その条件としては、例えば、基板温度３５０℃〜５００℃、処理時間３０分〜６０分が採用される。【０１８１】
次いで、図１９（ａ）に示すように、形状記憶合金膜７９の上に第１のレジストパターン９３を形成する。そして、第１のレジストパターン９３をマスクにしながら、アルゴンガスを使用するイオンミリングにより形状記憶合金膜７９と金属膜７８とをパターニングし、これらの膜の平面形状を矩形状に整形する。【０１８２】
その後に、第１のレジストパターン９３を除去する。【０１８３】
ここまでの工程により、金属膜７８と形状記憶合金膜７９とを積層してなるカンチレバー７６が形成されたことになる。【０１８４】
この後は、図１９（ｂ）に示すように、シード層８０と各犠牲膜８３、８６をウエットエッチングにより除去する。各犠牲膜８３、８６が銅膜である場合、本工程で使用し得るエッチング液としては、塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかがある。【０１８５】
また、ウエットエッチングに代えて、RIEにより本工程を行ってもよい。【０１８６】
このように各犠牲膜８３、８６を除去することで、カンチレバー７６が犠牲膜８３、８６の拘束から開放され、電極７３から発生する静電力により下方に撓むことができるようになる。【０１８７】
以上により、本実施形態に係るスイッチ素子７０の基本構造が完成する。【０１８８】
（第５実施形態）
上記した第４実施形態ではスイッチ素子について説明した。本実施形態では、以下のようにしてスイッチ素子の電気的特性を改善する。【０１８９】
図２０（ａ）、（ｂ）は、本実施形態に係るスイッチ素子の断面図である。なお、図２０（ａ）、（ｂ）において、第４実施形態で説明したのと同じ要素には第４実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。【０１９０】
図２０（ａ）に示すように、本実施形態に係るスイッチ素子９０では、カンチレバー７６を第１の金属膜９１、形状記憶合金膜７９、及び第２の金属膜９２の積層膜とする。【０１９１】
このうち、第１の金属膜９１と第２の金属膜９２の材料としては、金、アルミニウム、及び銅等のように、形状記憶合金膜７９よりも電気抵抗の小さい純金属を使用する。【０１９２】
一方、形状記憶合金膜７９は、第４実施形態と同様にTiNi膜であり、変態温度Tth以上の温度で平坦な形状に戻るように形状記憶処理が施されている。その変態温度Tthは、室温（２５℃）程度若しくはそれ以下、例えば−２０℃である。【０１９３】
このようなスイッチ素子９０は第４実施形態と同様の製造方法で形成され、各膜９１、７９、９２を順に形成した後にそれらをイオンミリングによりパターニングすることで平面形状が矩形状のカンチレバー７６が得られる。【０１９４】
また、図２０（ｂ）に示すように、本実施形態においても電極７３に正電位Vを印加することによりカンチレバー７６を撓ませる。これにより、第１の導体パターン７４と第２の導体パターン７５（図１４参照）の各々に接点７７に当接し、各導体パターン７４、７５の間でスイッチがオン状態になる。【０１９５】
ここで、各導体パターン７４、７５に供給される信号が高周波信号の場合、スイッチがオン状態においては、表皮効果によってカンチレバー７６の中央よりもその表層に優先的に電流が流れる。【０１９６】
本実施形態では、その表皮効果で電流が集中するカンチレバー７６の最上層と最下層に抵抗の低い金属膜９１、９２を設けたので、高周波信号の減衰を低減してスイッチ素子９０の電気的特性を第４実施形態よりも改善することができる。【０１９７】
（第６実施形態）
本実施形態では、以下のようにしてスイッチ素子の電気的特性を更に改善する。【０１９８】
図２１（ａ）、（ｂ）は、本実施形態に係るスイッチ素子の断面図である。なお、図２１（ａ）、（ｂ）において、第４実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。【０１９９】
図２１（ａ）に示すように、本実施形態に係るスイッチ素子１００でも、第４実施形態と同様にカンチレバー７６の一部７６ａが柱７２の上面に固定される。【０２００】
但し、本実施形態では、カンチレバー７６において、当該一部７６ａから電極７３の上方に至る途中にのみ形状記憶合金膜７９を形成する。【０２０１】
カンチレバー７６の撓ませ方は第４実施形態と同様であり、図２１（ｂ）のように電極７３に正電位Vを与えることにより、静電力でカンチレバー７６を撓ませてスイッチングを行う。【０２０２】
ここで、スイッチ素子１００の周囲の温度が上昇したとき、熱膨張により金属膜７８が上方に反ろうとするが、その反りが原因でカンチレバー７６において最も応力が集中する部分は、柱７２に固定されている一部７６ａである。【０２０３】
そのため、本実施形態のようにその一部７６ａを覆うように形状記憶合金膜７９を形成することで、熱膨張で金属膜７８が上方に反ろうとするのを形状記憶合金膜７９で抑制でき、正電位Vが印加されていない状態においてカンチレバー７６を平坦に維持できる。【０２０４】
更に、接点７７の周囲においては金属膜７８の上面から形状記憶合金膜７９が除去されているので、金属膜７８の上側全面に電気抵抗の高い形状記憶合金膜７９が存在する場合と比較してカンチレバー７６の電気抵抗を下げることができる。【０２０５】
よって、各導電パターン７４、７５（図１４参照）に高周波信号を流し、表皮効果でカンチレバー７６に電流が流れる場合でも、その電流がカンチレバー７６内で減衰するのを防止でき、スイッチ素子１００の電気的特性を高めることができるようになる。【０２０６】
次に、このスイッチ素子１００の製造方法について説明する。【０２０７】
図２２〜図２４は、本実施形態に係るスイッチ素子１００の製造途中の断面図である。なお、これらの図において、第４実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。【０２０８】
スイッチ素子１００を製造するには、まず、第４実施形態で説明した図１６（ａ）〜図１７（ｂ）の工程を行う。【０２０９】
そして、図２２（ａ）に示すように、第２の犠牲膜８６の平坦な上面上と、柱７２と接点７７の各々の上に金属膜７８としてスパッタ法により金膜を１μm〜２μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよいし、これらの積層膜を形成してもよい。【０２１０】
更に、金属膜７８と柱７２との密着性を向上させるために、金属膜７８の形成前に、予め柱７２や第２の犠牲膜８６の上に密着膜としてチタン膜やクロム膜を形成してもよい。【０２１１】
次いで、図２２（ｂ）に示すように、第１のレジストパターン９３をマスクにしながら、アルゴンガスを使用するイオンミリングにより金属膜７８をパターニングし、金属膜７８の平面形状を矩形状に整形する。【０２１２】
その後に、第１のレジストパターン９３は除去される。【０２１３】
次に、図２３（ａ）に示すように、金属膜７８と第２の犠牲膜８６の各々の上にフォトレジストを塗布し、それを露光、現像することにより、柱７２の上方に窓９５ａを備えた第２のレジストパターン９５を形成する。【０２１４】
そして、その窓９５ａ内と第２のレジストパターン９５の上に、形状記憶合金膜７９としてスパッタ法でTiNi膜を１μm〜３μm程度の厚さに形成する。【０２１５】
その形状記憶合金膜７９中のTiとNiの原子数比を適宜調節し、本実施形態では形状記憶合金膜７９の変態温度Tthを室温以下、例えば−２０℃とする。【０２１６】
次いで、図２３（ｂ）に示すように、第２のレジストパターン９５を除去することで形状記憶合金膜７９をリフトオフし、柱７２の上方にのみ形状記憶合金膜７９を残す。【０２１７】
ここまでの工程により、金属膜７８と形状記憶合金膜７９とを備えたカンチレバー７６が形成されたことになる。【０２１８】
その後、基板温度を３５０℃〜５００℃、処理時間を３０分〜６０分とする条件で形状記憶合金膜７９に対して形状記憶処理を行い、形状記憶合金膜７９に平坦な形状を記憶させる。【０２１９】
次いで、図２４に示すように、塩化第二鉄溶液等のエッチング液を用いてシード層８０と各犠牲膜８３、８６をウエットエッチングにより除去する。【０２２０】
以上により、本実施形態に係るスイッチ素子１００の基本構造が完成する。【０２２１】
（第７実施形態）
本実施形態では、電子デバイスとして可変キャパシタを形成する。【０２２２】
第１実施形態では、図３に示したように、高周波信号SRFに直流バイアス電圧VDCを重畳することで、電極３３に対し、高周波信号SRF用の線路としての機能と可動上部電極３４を撓ますための駆動電極としての機能の両方を担わせた。【０２２３】
これに対し、本実施形態では、以下のように線路と駆動電極とを分離する。【０２２４】
図２５〜図２９は、本実施形態に係る可変キャパシタの製造途中の断面図である。【０２２５】
最初に、図２５（ａ）に示すように、セラミック基板等の絶縁性基板１０１を用意する。絶縁性基板１０１には銅を材料とする貫通配線１０６が設けられ、絶縁性基板１０１の裏面には銅膜等のグランド層１０２が形成される。【０２２６】
そして、その絶縁性基板１０１の上面に密着膜としてチタン（Ti）膜をスパッタ法で５０nm〜１００nm程度の厚さに形成した後、その上に金膜をスパッタ法で２００nm〜１０００nm程度の厚さに形成し、これら金膜とチタン膜とを導電膜１０３とする。【０２２７】
次に、図２５（ｂ）に示すように、不図示のレジストパターンをメッキレジストに使用するアディティブ法により、電解金メッキで柱１０８と線路１１０とを形成する。その線路１１０は、グランド層１０２と協働してマイクロストリップラインの一部となる。【０２２８】
なお、柱１０８の高さは５μm〜６μm程度であり、線路１１０の高さは２μm〜３μm程度である。このように高さの異なる二種類のパターンを形成するには、メッキレジストを形成し直して上記のアディティブ法を２回行えばよい。【０２２９】
また、線路１１０の形成に使用したメッキレジストが残存する状態でアルミナ膜等の誘電体膜１１２をスパッタ法で形成してもよい。誘電体膜１１２の形成後にそのメッキレジストを除去することで、線路１１０の上面のみに誘電体膜１１２を選択的に形成することができる。【０２３０】
なお、その誘電体膜１１２の膜厚は、例えば２００nm〜５００nm程度である。【０２３１】
続いて、図２６（ａ）に示すように、柱１０８と誘電体膜１１２の各々の上面を第１のレジストパターン１１５で保護しながらイオンミリングにより導電膜１０３をパターニングし、柱１０８と線路１１０の間に駆動電極１０３を形成する。【０２３２】
この後に、第１のレジストパターン１１５は除去される。【０２３３】
次いで、図２６（ｂ）に示すように、柱１０８の上面を第２のレジストパターン１２０で覆いながら絶縁性基板１０１の上側全面にシード層として不図示の銅膜をスパッタ法で５０nm〜１００nm程度の厚さに形成する。【０２３４】
そして、そのシード層を給電層にしながら電解銅メッキを行うことにより、犠牲膜１２１として上面が平坦な銅メッキ膜を柱１０８の高さまで成長させる。【０２３５】
その後、第２のレジストパターン１２０は除去される。【０２３６】
続いて、図２７（ａ）に示すように、犠牲膜１２１の平坦な上面上と柱１０８の上に、金属膜１２３としてスパッタ法で金膜を１μm〜２μm程度の厚さに形成する。なお、金属膜１２３を形成する前に、柱１０８と犠牲膜１２１の上に密着膜としてスパッタ法でチタン膜を５０nm〜１００nm程度の厚さに形成してもよい。【０２３７】
次に、図２７（ｂ）に示す断面構造を得るまでの工程について説明する。【０２３８】
まず、金属膜１２３の上に、スパッタ法でクロム膜を３００nm〜５００nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜１２４とする。【０２３９】
そして、導電性拡散防止膜１２４の上に、形状記憶合金膜１２５としてスパッタ法でチタン膜とニッケル膜を交互に複数積層する。この場合、チタン膜とニッケル膜の膜厚は、いずれも５nm〜１００nm程度である。また、このように積層して得られた形状記憶合金膜１２５の膜厚は１μm〜３μm程度である。【０２４０】
そして、形状記憶合金膜１２５における最終的なチタンとニッケルとの原子数比は、チタン膜とニッケル膜の各々の膜厚の比により調整し得る。【０２４１】
このようにチタン膜とニッケル膜との積層膜を形状記憶合金膜１２５とすることで、形状記憶合金膜の原子数比のコントロールが容易になる。【０２４２】
なお、上記の積層膜に代えて、チタンとニッケルの原子数比が調整された形状記憶合金のスパッタターゲットを利用して、形状記憶合金膜１２５として単層のTiNi合金をスパッタ法で形成してもよい。【０２４３】
その後、スパッタ法により形状記憶合金膜１２５の上に再びクロム膜を３００nm〜５００nm程度の厚さに形成し、そのクロム膜を導電性酸化防止膜１２６とする。【０２４４】
その導電性酸化防止膜１２６は、大気中の酸素により形状記憶合金膜１２５が酸化されるのを防止し、酸化により形状記憶合金膜１２５の原子数比がずれてその変態温度Tthが変動するのを抑制するように機能する。【０２４５】
一方、形状記憶合金膜１２５の下の導電性拡散防止膜１２４は、絶縁性基板１０１中のシリコンや柱１０８中の金等が形状記憶合金膜１２５内に拡散するのを防止し、形状記憶合金膜１２５にけるTiとNiの原子数比が変動するのを抑制する機能を有する。【０２４６】
ここまでの工程により、各膜１２３〜１２６を積層してなる可動上部電極１３０が形成されたことになる。【０２４７】
次いで、図２８（ａ）に示すように、真空炉における加熱で形状記憶合金膜１２５に対して形状記憶処理を行い、形状記憶合金膜１２５に平坦な形状を記憶させる。その形状記憶合金処理の条件としては、例えば、基板温度３００℃〜５００℃、処理時間３０分〜６０分が採用される。【０２４８】
また、この形状記憶合金処理は、形状記憶合金膜１２５に対する溶体化処理も兼ねており、形状記憶合金処理によって形状記憶合金膜１２５中のチタン膜とニッケル膜とが合金化する。【０２４９】
次に、図２８（ｂ）に示すように、可動上部電極１３０の上にフォトレジストを塗布し、それを露光、現像することにより、平面形状が矩形状の第３のレジストパターン１３１を形成する。【０２５０】
そして、第３のレジストパターン１３１をマスクにしながら、アルゴンガスを使用するイオンミリングにより可動上部電極１３０をパターニングし、可動上部電極１３０の平面形状を矩形状に整形する。【０２５１】
その後に、第３のレジストパターン１３１は除去される。【０２５２】
なお、このように可動上部電極１３１をパターニングした後に、上記の形状記憶処理（図２８（ａ）参照）を行ってもよい。【０２５３】
次に、図２９に示すように、ウエットエッチングにより犠牲膜１２１を除去する。銅を材料とする犠牲膜１２１は、エッチング液として塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかを使用することで選択的に除去することができる。【０２５４】
そして、このように犠牲膜１２１を除去することで、可動上部電極１３０が犠牲膜１２１の拘束から開放され、駆動電極１０３ａから発生する静電力により下方に撓むことができるようになる。【０２５５】
以上により、本実施形態に係る可変キャパシタ１４０の基本構造が得られる。【０２５６】
この可変キャパシタ１４０では、線路１１０と可動上部電極１３０との間に容量Cが形成され、可動上部電極１３０が下方に撓むことで線路１１０に付加される容量Cの大きさが可変となる。これにより、線路１１０の分布定数を変化させることが可能となり、高周波回路の電磁波伝播長を変化させることができる。このような可変キャパシタ１４０は、例えば、可変フィルタに好適に使用される。【０２５７】
また、本実施形態では、線路１１０とは別に駆動電極１０３ａを設け、その駆動電極１０３ａに直流電圧を印加して可動上部電極１３０を引き付けるための静電力を発生させる。よって、静電力を発生させるための直流電圧を線路１１０に印加する必要がなく、その直流電圧が原因で誘電体膜１１２がチャージアップするのを防止できる。【０２５８】
更に、誘電体膜１１２を形成しない場合でも、駆動電極１０３ａに印加する直流電圧をコントロールすることで線路１１０と可動上部電極１３０とが接触する危険性を低減できる。【０２５９】
また、本実施形態では、ニッケル膜とチタン膜との積層膜を形状記憶合金膜１２５とするので、ニッケル膜とチタン膜の膜厚の比を制御することで形状記憶合金膜１２５におけるニッケルとチタンの原子数比を簡単に制御することができる。【０２６０】
以下に、このようにして形成した形状記憶合金膜１２５の物性について本願発明者が行った調査について説明する。【０２６１】
図３０（ａ）、（ｂ）は、その調査に使用したサンプルを模式的に示す断面図である。【０２６２】
図３０（ａ）に示すように、この調査では、銅を材料とする犠牲膜１２１の上に導電性拡散防止膜１２４としてスパッタ法でクロム膜を形成した。【０２６３】
そして、その導電性拡散防止膜１２４の上に、厚さが１５nmのチタン膜１２５ａと厚さが１０nmのニッケル膜１２５ｂとを交互に積層して形状記憶合金膜１２５を形成した。【０２６４】
その形状記憶合金膜１２５においては、チタン膜１２５ａとニッケル膜１２５ｂと一組とし、チタン膜１２５ａとニッケル膜１２５ｂを１２０組積層した。これにより、形状記憶合金膜１２５のトータルの厚さは３μmとなり、形状記憶合金膜１２５における原子数比はTi:Ni＝４８:５２となる。【０２６５】
次いで、図３０（ｂ）に示すように、真空炉において形状記憶合金膜１２５に対して基板温度を３００℃〜５００℃、処理時間を３０分〜６０分とする条件で形状記憶処理を行った。上記のように、その形状記憶処理は、形状記憶合金膜１２５に対する溶体化処理も兼ねており、形状記憶合金処理によって複数のチタン膜１２５ａとニッケル膜１２５ｂの各々が合金化する。【０２６６】
図３１は、完成後のサンプルを昇温させることで得られた形状記憶合金膜１２５のDSC(Differential Scanning Calorimetry)曲線を示す図であって、横軸は温度（℃）を示し、縦軸は示唆熱量（mW）を示す。【０２６７】
図３１に示されるように、この形状記憶合金膜１２５は３８５℃で溶体化する。【０２６８】
また、図３２は、この形状記憶合金膜１２５の別のDSC曲線を示す図である。【０２６９】
図３２の下側のDSC曲線は、図３１のDSC曲線を得た後に形状記憶合金膜１２５を冷却することで得られたものであり、図３２の上側のDSC曲線は、その冷却後に再び形状記憶合金膜１２５を昇温させて得られたものである。【０２７０】
図３２に示されるように、形状記憶合金膜１２５は、Af点が３３℃でMs点が３１℃であり、ほぼ室温の変態温度を有することが明らかとなった。【０２７１】
次に、本願発明者が行った別の調査について説明する。【０２７２】
その調査では、環境温度の変化に伴なう可動上部電極１３０の湾曲量が調査された。その可動上部電極１３０の一部として形成される形状記憶合金膜１２５の膜厚は２μmであり、その変態温度は４７℃である。【０２７３】
また、比較例として、形状記憶合金膜１２５を形成せずに金属膜１２３のみを可動上部電極１３０としたサンプルも用意した。そのサンプルでは、金属膜１２３として厚さが１μmの金膜を形成した。なお、その金属膜１２３の下面には、密着膜として厚さが５０nmのチタン膜を形成した。【０２７４】
その調査結果を図３３に示す。【０２７５】
図３３の各グラフの横軸は、柱１０８（図２９参照）から基板横方向に測った可動上部電極１３０の長さ（μm）を示し、縦軸は、任意の基準点から基板垂直方向に測った可動上部電極１３０の高さ（μm）である。【０２７６】
なお、図３３では、本実施形態と比較例の各々において、室温のときから可動上部電極１３０の中央部が上方に変位した量を湾曲量Δで表している。【０２７７】
図３３に示すように、本実施形態では、室温〜１２０℃にわたって可動上部電極１３０の湾曲量Δは０μmである。【０２７８】
これに対し、比較例では、１２０℃のときに湾曲量Δが約９μmとなってしまっている。【０２７９】
このことから、本実施形態のように可動上部電極１３０の一部に形状記憶合金膜１２５を使用することが、環境温度の変化が原因の可動上部電極１３０の湾曲を抑制するのに有効であることが確かめられた。【０２８０】
（第８実施形態）
上記した第１〜第７実施形態では、静電力を利用して可動部を撓ませた。これに対し、本実施形態では、圧電素子により可動部を撓ませる。【０２８１】
図３４（ａ）、（ｂ）は、本実施形態に係る可変キャパシタ１７０の断面図である。なお、図３４（ａ）、（ｂ）において、第７実施形態で説明したのと同じ要素には同じ符号を付し、以下ではその説明を省略する。【０２８２】
図３４（ａ）に示すように、本実施形態に係る可変キャパシタ１７０は可動上部電極１６０を有する。【０２８３】
その可動上部電極１６０は、金属膜１２３、形状記憶合金膜１２５、上部金属膜１２７、第１の電極１５１、圧電素子１５２、及び第２の電極１５３をこの順に形成してなる。【０２８４】
これらのうち、圧電素子１５２としては、例えば厚さが約１μm〜２μm程度のPZT(lead zirconate titanate)膜を形成し得る。また、上部金属膜１２７の材料としては、金、アルミニウム、及び銅等のように、形状記憶合金膜１２５よりも電気抵抗の小さい純金属を使用する。【０２８５】
そして、第１の電極１５１と第２の電極１５３としては、いずれも厚さが約３００nm程度のプラチナ膜を形成し得る。【０２８６】
このような可変キャパシタ１７０では、図３４（ｂ）に示すように、第１の電極１５１に負の電圧を印加し、第２の電極１５３に正の電圧を印加することにより圧電素子１５２が撓む。そして、その圧電素子１５２の撓みによって可動上部電極１６０も撓み、可動上部電極１６０と線路１１０とで形成される容量Cの大きさを調節することができる。【０２８７】
更に、可動上部電極１６０が形状記憶合金膜１２５を有するため、熱膨張によって金属膜１２３、１２７が反ろうとしても形状記憶合金膜１２５がその反りを抑えるように機能し、周囲の温度変化によって可動上部電極１６０に反りが発生するのを防止できる。【０２８８】
その結果、周囲の温度が変化した場合でも、第１の電極１５１と第２の電極１５３との間の電位差により可動上部電極１６０の反り量を精密に制御でき、周囲の温度変化によらずに所定の容量Cを得ることができる。【０２８９】
次に、この可変キャパシタ１７０の製造方法について説明する。【０２９０】
図３５〜図３７は、本実施形態に係る可変キャパシタの製造途中の断面図である。【０２９１】
この可変キャパシタを製造するには、まず、第７実施形態で説明した図２５（ａ）〜図２８（ａ）の工程を行う。【０２９２】
なお、本実施形態では、上記のように圧電素子１５２を利用して可動上部電極１６０を撓ますため、静電力を発生させるための駆動電極１０３ａ（図２６（ａ）参照）は不要である。【０２９３】
更に、図２７（ｂ）を参照して説明したように、形状記憶合金膜１２５の下面と上面の各々には、導電性拡散防止膜１２４と導電性酸化防止膜１２６が形成される。【０２９４】
なお、その導電性酸化防止膜１２６は、後で形成される圧電素子１５２（図３４（ａ）参照）の構成原子が形状記憶合金膜１２５中に拡散するのを防止する拡散防止膜としての機能も兼ねる。【０２９５】
続いて、図３５（ｂ）に示すように、第２の金属膜１２７としてスパッタ法等で金膜を形成した後、図３６（ａ）に示すように、その第２の金属膜１２７の上に第３のレジストパターン１３１を形成する。【０２９６】
そして、第３のレジストパターン１３１をマスクにしがなら、イオンミリングにより金属膜１２３、形状記憶合金膜１２５、及び上部金属膜１２７の各々をパターニングする。【０２９７】
この後に、第３のレジストパターン１３１は除去される。【０２９８】
次に、図３６（ｂ）に示す断面構造を得るまでの工程について説明する。【０２９９】
まず、絶縁性基板１０１の上側全面に、第１の電極１５１としてプラチナ膜をスパッタ法で約３００nmの厚さに形成する。【０３００】
次いで、その第１の電極１５１の上に、ゾルゲル法でPZT塗膜を１μm〜２μmの厚さに形成し、そのPZT塗膜をランプアニールにより硬化させて、圧電素子１５２を形成する。【０３０１】
そして、圧電素子１５２の上にスパッタ法でプラチナ膜を約３００nmの厚さに形成し、そのプラチナ膜を第２の電極１５３とする。【０３０２】
その後に、第１の電極１５１、圧電素子１５２、及び第２の電極１５３をイオンミリング等によりパターニングする。【０３０３】
ここまでの工程により、形状記憶合金膜１２５と圧電素子１５２とを含む可動上部電極１６０が形成されたことになる。【０３０４】
次に、図３７に示すように、ウエットエッチングにより犠牲膜１２１を除去する。銅を材料とする犠牲膜１２１は、エッチング液として塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかを使用することで選択的に除去することができる。【０３０５】
そして、このように犠牲膜１２１を除去することで、可動上部電極１６０が犠牲膜１２１の拘束から開放され、圧電素子１５２によって可動上部電極１６０が下方に撓むことができるようになる。【０３０６】
以上により、本実施形態に係る可変キャパシタ１７０の基本構造が得られる。【０３０７】
（第９実施形態）
上記の第８実施形態では、圧電素子１５２と形状記憶合金膜１２５とを備えた可変キャパシタについて説明した。【０３０８】
これに対し、本実施形態では、圧電素子と形状記憶合金膜とを備えたスイッチ素子について説明する。【０３０９】
図３８（ａ）、（ｂ）は、本実施形態に係るスイッチ素子の断面図である。なお、図３８（ａ）、（ｂ）において、第５実施形態と第９実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。【０３１０】
図３８（ａ）に示すように、本実施形態に係るスイッチ素子１９０は、接点７７、カンチレバー１８０、及び絶縁体１８１を有する。【０３１１】
このうち、カンチレバー１８０は、第１の電極１５１、圧電素子１５２、第２の電極１５３、第１の金属膜９１、形状記憶合金膜７９、及び第２の金属膜９２をこの順に形成してなる。【０３１２】
また、絶縁体１８１はカンチレバー１８０の先端に設けられ、その絶縁体１８１の下面に接点７７が設けられる。【０３１３】
このようなスイッチ素子１９０は、図３８（ｂ）に示すように、第１の電極１５１に負の電圧を印加し、第２の電極１５３に正の電圧を印加することにより圧電素子１５２が撓む。そして、その圧電素子１５２の撓みによってカンチレバー１８０が絶縁性基板３１側に撓むため、第１の導体パターン７４に接点７７が当接し、スイッチ素子１９０がオン状態となる。【０３１４】
更に、カンチレバー１８０が形状記憶合金膜７９を有するため、熱膨張によって各金属膜９１、９２が絶縁性基板３１から離れる方向に反ろうとしても形状記憶合金膜７９がその反りを抑えるように機能する。【０３１５】
そのため、周囲の温度が変化した場合でも、第１の電極１５１と第２の電極１５３との間の電位差によりカンチレバー１８０の反り量を制御でき、周囲の温度変化によらずに接点７７と第１の導体パターン７４とを確実に接触させることができるようになる。【０３１６】
次に、このスイッチ素子１９０の製造方法について説明する。【０３１７】
図３９〜図４１は、本実施形態に係るスイッチ素子の製造途中の断面図である。【０３１８】
最初に、図３９（ａ）に示す断面構造を得るまでの工程について説明する。【０３１９】
まず、第４実施形態で説明した図１６（ａ）〜図１７（ｂ）の工程を行うことで、柱７２と接点７７の周囲を第２の犠牲膜８６で埋め込む。【０３２０】
なお、本実施形態では、第２の犠牲膜８６を形成する前に、接点７７の上に絶縁体１８１としてスパッタ法で選択的に酸化シリコン膜を形成しておく。【０３２１】
次に、柱７２、第２の犠牲膜８６、及び絶縁体１８１の各々の上に第１の電極１５１としてプラチナ膜をスパッタ法で約３００nmの厚さに形成する。【０３２２】
次いで、その第１の電極１５１の上に、ゾルゲル法でPZT塗膜を１μm〜２μmの厚さに形成し、そのPZT塗膜をランプアニールにより硬化させて、圧電素子１５２を形成する。【０３２３】
更に、圧電素子１５２の上にスパッタ法でプラチナ膜を約３００nmの厚さに形成し、そのプラチナ膜を第２の電極１５３とする。【０３２４】
続いて、図３９（ｂ）に示すように、第２の電極１５３の上に、第１の金属膜９１としてスパッタ法により金膜を１μm〜２μm程度の厚さに形成する。なお、金膜に代えて、アルミニウム膜や銅膜を形成してもよいし、これらの積層膜を形成してもよい。【０３２５】
そして、第１の金属膜９１の上にクロム膜を３００nm〜５００nm程度の厚さに形成し、そのクロム膜を導電性拡散防止膜８８とする。【０３２６】
更に、TiNi合金からなるスパッタターゲットを用いると共に、スパッタガスとしてアルゴンガスを使用して、導電性拡散防止膜８８の上に形状記憶合金膜７９としてスパッタ法でTiNi膜を２μm〜３μm程度の厚さに形成する。【０３２７】
その形状記憶合金膜７９は、膜中におけるTiとNiの原子数比を調節することで、変態温度Tthが室温程度又はそれ以下、例えば−２０℃とされる。【０３２８】
次いで、形状記憶合金膜７９の上に導電性酸化防止膜８９としてスパッタ法でクロム膜を３００nm〜５００nm程度の厚さに形成する。【０３２９】
次に、図４０（ａ）に示すように、アルゴン等の不活性ガスの雰囲気内又は真空中で形状記憶合金膜７９に対して形状記憶処理を行い、形状記憶合金膜７９に平坦な形状を記憶させる。【０３３０】
その形状記憶処理の条件は特に限定されない。その条件としては、例えば、基板温度３５０℃〜５００℃、処理時間３０分〜６０分が採用される。【０３３１】
続いて、図４０（ｂ）に示すように、形状記憶合金膜７９の上に第２の金属膜９２として金膜を形成する。【０３３２】
次に、図４１（ａ）に示すように、第２の金属膜９２の上に第１のレジストパターン９３を形成する。そして、第１のレジストパターン９３をマスクにしながら、アルゴンガスを使用するイオンミリングにより、第２の金属膜９２から第１の電極１５１までをパターニングし、カンチレバー１８０を形成する。【０３３３】
その後に、第１のレジストパターン９３を除去する。【０３３４】
この後は、図４１（ｂ）に示すように、シード層８０と各犠牲膜８３、８６をウエットエッチングにより除去する。各犠牲膜８３、８６が銅膜である場合、本工程で使用し得るエッチング液としては、塩化第二鉄溶液、酢酸と過酸化水素水との混合溶液、アンモニア銅錯体系の溶液等のいずれかがある。【０３３５】
また、ウエットエッチングに代えて、RIEにより本工程を行ってもよい。【０３３６】
このように各犠牲膜８３、８６を除去することで、カンチレバー１８０が犠牲膜８３、８６の拘束から開放され、圧電素子１５２によってカンチレバー１８０が下方に撓むことができるようになる。【０３３７】
以上により、本実施形態に係るスイッチ素子１９０の基本構造が完成する。
【図１】
2012131911.tif 000003
【図２】
2012131911.tif 000004
【図３】
2012131911.tif 000005
【図４】
2012131911.tif 000006
【図５】
2012131911.tif 000007
【図６】
2012131911.tif 000008
【図７】
2012131911.tif 000009
【図８】
2012131911.tif 000010
【図９】
2012131911.tif 000011
【図１０】
2012131911.tif 000012
【図１１】
2012131911.tif 000013
【図１２】
2012131911.tif 000014
【図１３】
2012131911.tif 000015
【図１４】
2012131911.tif 000016
【図１５】
2012131911.tif 000017
【図１６】
2012131911.tif 000018
【図１７】
2012131911.tif 000019
【図１８】
2012131911.tif 000020
【図１９】
2012131911.tif 000021
【図２０】
2012131911.tif 000022
【図２１】
2012131911.tif 000023
【図２２】
2012131911.tif 000024
【図２３】
2012131911.tif 000025
【図２４】
2012131911.tif 000026
【図２５】
2012131911.tif 000027
【図２６】
2012131911.tif 000028
【図２７】
2012131911.tif 000029
【図２８】
2012131911.tif 000030
【図２９】
2012131911.tif 000031
【図３０】
2012131911.tif 000032
【図３１】
2012131911.tif 000033
【図３２】
2012131911.tif 000034
【図３３】
2012131911.tif 000035
【図３４】
2012131911.tif 000036
【図３５】
2012131911.tif 000037
【図３６】
2012131911.tif 000038
【図３７】
2012131911.tif 000039
【図３８】
2012131911.tif 000040
【図３９】
2012131911.tif 000041
【図４０】
2012131911.tif 000042
【図４１】
2012131911.tif 000043
【手続補正書】
【提出日】平成25年9月5日(2013.9.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された第１の電極と、
前記第１の電極の上方に設けられ、弾性変形可能な可動部とを備え、
前記可動部が形状記憶合金膜を含むことを特徴とする電子デバイス。
【請求項２】
前記可動部は、第２の電極を含み、前記第１の電極と前記第２の電極間に発生する静電力により前記可動部が撓むことを特徴とする請求項１記載の電子デバイス。
【請求項３】
前記可動部は、第３の電極と第４の電極に挟まれた圧電素子を含み、前記圧電素子の撓みにより前記可動部が撓むことを特徴とする請求項１記載の電子デバイス。
【請求項４】
前記可動部は、拡散防止膜と酸化防止膜を備え、
前記形状記憶合金膜が、前記拡散防止膜と前記酸化防止膜によって挟まれたことを特徴とする請求項２に記載の電子デバイス。
【請求項５】
前記形状記憶合金膜は、チタン膜とニッケル膜との積層膜、又は、チタン膜とニッケル膜との積層膜に対して熱処理を行った膜であることを特徴とする請求項２に記載の電子デバイス。
【請求項６】
前記可動部の一部が前記基板に機械的に接続され、
前記形状記憶合金膜が、前記一部から前記電極の上方に至る途中にのみ形成されたことを特徴とする請求項２に記載の電子デバイス。
【請求項７】
前記可動部は、前記形状記憶合金膜と金属膜とを含む積層膜であることを特徴とする請求項２に記載の電子デバイス。
【請求項８】
前記形状記憶合金膜の変態温度は、５０℃よりも低い温度であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の電子デバイス。
【請求項９】
前記基板の上に、前記第１の電極から間隔をおいて形成された線路を更に有し、
前記可動部が撓むことにより、前記線路と前記最近接の電極との間の容量が可変となることを特徴とする請求項１乃至請求項８のいずれか１項に記載の電子デバイス。
【請求項１０】
基板の上に第１の電極を形成する工程と、
前記基板と前記第１の電極の上に、上面が平坦な犠牲膜を形成する工程と、
前記犠牲膜の前記上面に、形状記憶合金膜を含む可動部を形成する工程と、
前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、
前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第１の電極から発生する静電力で撓むように弾性変形可能にする工程と、
を有することを特徴とする電子デバイスの製造方法。
【請求項１１】
前記可動部を形成する工程において、チタン膜とニッケル膜とを積層して前記形状記憶合金膜にすると共に、
前記熱処理により、前記チタン膜と前記ニッケル膜とを合金化することを特徴とする請求項１０に記載の電子デバイスの製造方法。
【請求項１２】
前記可動部を形成する工程は、
前記犠牲膜の前記上面の上方に拡散防止膜を形成する工程と、
前記第１の拡散防止膜の上に前記形状記憶合金膜を形成する工程と、
前記形状記憶合金膜の上に酸化防止膜を形成する工程とを有することを特徴とする請求項１０又は請求項１１に記載の電子デバイスの製造方法。
【手続補正書】
【提出日】平成26年4月10日(2014.4.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上に形成された第１の電極と、
前記第１の電極の上方に設けられ、弾性変形可能な可動部とを備え、
前記可動部が形状記憶合金膜と金属膜とを含み、
前記形状記憶合金膜の変態温度は、前記可動部に含まれる前記金属膜が熱膨張により弾性限界を超える温度よりも低い温度であり、
前記可動部は、拡散防止膜と酸化防止膜を備え、
前記形状記憶合金膜が、前記拡散防止膜と前記酸化防止膜によって挟まれたことを特徴とする電子デバイス。
【請求項２】
前記可動部は、第２の電極を含み、前記第１の電極と前記第２の電極間に発生する静電力により前記可動部が撓むことを特徴とする請求項１記載の電子デバイス。
【請求項３】
前記可動部は、第３の電極と第４の電極に挟まれた圧電素子を含み、前記圧電素子の撓みにより前記可動部が撓むことを特徴とする請求項１記載の電子デバイス。
【請求項４】
前記形状記憶合金膜は、チタン膜とニッケル膜との積層膜、又は、チタン膜とニッケル膜との積層膜に対して熱処理を行った膜であることを特徴とする請求項２に記載の電子デバイス。
【請求項５】
前記可動部の一部が前記基板に機械的に接続され、
前記形状記憶合金膜が、前記一部から前記第１の電極の上方に至る途中にのみ形成されたことを特徴とする請求項２に記載の電子デバイス。
【請求項６】
前記形状記憶合金膜の変態温度は、５０℃よりも低い温度であることを特徴とする請求項１乃至請求項５のいずれか１項に記載の電子デバイス。
【請求項７】
前記基板の上に、前記第１の電極から間隔をおいて形成された線路を更に有し、
前記可動部が撓むことにより、前記線路と前記最近接の電極との間の容量が可変となることを特徴とする請求項１、請求項２、請求項４、及び請求項５のいずれか１項に記載の電子デバイス。
【請求項８】
基板の上に第１の電極を形成する工程と、
前記基板と前記第１の電極の上に、上面が平坦な犠牲膜を形成する工程と、
前記犠牲膜の前記上面に、形状記憶合金膜と金属膜とを含む可動部を形成する工程と、
前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、
前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第１の電極から発生する静電力で撓むように弾性変形可能にする工程と、
を有し、
前記形状記憶合金膜の変態温度は、前記可動部に含まれる前記金属膜が熱膨張により弾性限界を超える温度よりも低い温度であり、
前記可動部を形成する工程は、
前記犠牲膜の前記上面の上方に拡散防止膜を形成する工程と、
前記拡散防止膜の上に前記形状記憶合金膜を形成する工程と、
前記形状記憶合金膜の上に酸化防止膜を形成する工程とを有することを特徴とする電子デバイスの製造方法。
【請求項９】
前記可動部を形成する工程において、チタン膜とニッケル膜とを積層して前記形状記憶合金膜にすると共に、
前記熱処理により、前記チタン膜と前記ニッケル膜とを合金化することを特徴とする請求項８に記載の電子デバイスの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
以下の開示の一観点によれば、基板と、前記基板の上に形成された第１の電極と、前記第１の電極の上方に設けられ、弾性変形可能な可動部とを備え、前記可動部が形状記憶合金膜と金属膜とを含み、前記形状記憶合金膜の変態温度は、前記可動部に含まれる前記金属膜が熱膨張により弾性限界を超える温度よりも低い温度であり、前記可動部は、拡散防止膜と酸化防止膜を備え、前記形状記憶合金膜が、前記拡散防止膜と前記酸化防止膜によって挟まれた電子デバイスが提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
また、その開示の他の観点によれば、基板の上に第１の電極を形成する工程と、前記基板と前記第１の電極の上に、上面が平坦な犠牲膜を形成する工程と、前記犠牲膜の前記上面に、形状記憶合金膜と金属膜とを含む可動部を形成する工程と、前記可動部を前記平坦な上面上で熱処理することにより、前記形状記憶合金膜に平坦な形状を記憶させる工程と、前記熱処理の後、前記犠牲膜を除去することにより、前記可動部を前記第１の電極から発生する静電力で撓むように弾性変形可能にする工程とを有し、前記形状記憶合金膜の変態温度は、前記可動部に含まれる前記金属膜が熱膨張により弾性限界を超える温度よりも低い温度であり、前記可動部を形成する工程は、前記犠牲膜の前記上面の上方に拡散防止膜を形成する工程と、前記拡散防止膜の上に前記形状記憶合金膜を形成する工程と、前記形状記憶合金膜の上に酸化防止膜を形成する工程とを有する電子デバイスの製造方法が提供される。
【国際調査報告】
2012131911.tif 000044
2012131911.tif 000045
2012131911.tif 000046
2012131911.tif 000047
2012131911.tif 000048
2012131911.tif 000049
2012131911.tif 000050