(57)【要約】  本発明に係る直接変換回路（１００）は、３つの交流入力端子（１０１）と出力端子（１０２）との間に接続されている３つの交流スイッチ（１０４）を備える。交流スイッチ（１０４）は、対応する交流入力端子（１０１）と出力端子（１０２）との間に直列に接続された第１及び第２スイッチング素子（１０５）を含む。第１及び第２スイッチング素子（１０５）の各々は、ソース／ゲート間電圧が閾値電圧より高い場合、ソース／ドレイン間電圧の極性に応じてソース端子からドレイン端子へ又はドレイン端子からソース端子へ電流を流し、ソース／ゲート間電圧が閾値電圧以下の場合、ドレイン端子からソース端子への電流を遮断し、ドレイン／ゲート間電圧が閾値電圧以上の場合、ソース端子からドレイン端子に電流を流す。
2012077348.tif 000002
【特許請求の範囲】
【請求項１】
３相交流信号を、パルス幅変調を用いて１相交流信号に変換するための直接変換回路であって、
前記３相交流信号が供給される３つの交流入力端子と、
６つのゲート信号が入力される６つのゲート信号入力端子と、
前記１相交流信号を出力するための出力端子と、
各々が、前記３つの交流入力端子の各々と前記出力端子との間に接続されている３つの交流スイッチとを備え、
前記３つの交流スイッチの各々は、対応する前記交流入力端子と前記出力端子との間に直列に接続された第１及び第２スイッチング素子を含み、
前記第１及び第２スイッチング素子の各々は、
第１端子と第２端子とゲート端子とを有し、
前記第１端子の電圧を基準とした前記ゲート端子の電圧である第１電圧が閾値電圧より高い場合、前記第１端子と前記第２端子との間に印加される電圧の極性に応じて前記第１端子から前記第２端子へ又は前記第２端子から前記第１端子へ電流を流し、
前記第１電圧が前記閾値電圧以下の場合、前記第２端子から前記第１端子への電流を遮断し、
前記第１電圧が前記閾値電圧以下、かつ前記第２端子の電圧を基準にして前記ゲート端子の電圧が前記閾値電圧以上の場合、前記第１端子から前記第２端子に電流を流し、
前記直接変換回路は、さらに、
前記６つのゲート信号の各々と、前記３つの交流スイッチに含まれる６つの前記スイッチング素子の各々との組に対応し、対応する組のゲート信号に応じて、当該対応する組のスイッチング素子の前記第１端子と前記ゲート端子との間に電圧を供給する６つのプリドライブ回路とを備える
直接変換回路。
【請求項２】
前記第１及び第２スイッチング素子の前記第２端子は互いに接続されており、
前記第１スイッチング素子の前記第１端子は、前記出力端子に接続されており、
前記第２スイッチング素子の前記第１端子は、前記交流入力端子に接続されている
請求項１記載の直接変換回路。
【請求項３】
前記第１及び第２スイッチング素子の前記第１端子は互いに接続されており、
前記第１スイッチング素子の前記第２端子は前記出力端子に接続されており、
前記第２スイッチング素子の前記第２端子は、前記交流入力端子に接続されている
請求項１記載の直接変換回路。
【請求項４】
前記第１及び第２スイッチング素子の各々は、
半導体基板の上に形成された窒化物半導体で構成される半導体積層体と、
前記半導体積層体の上に互いに間隔をおいて形成されており、前記第１端子及び前記第２端子として機能する第１電極及び第２電極と、
前記第１電極と前記第２電極との間に形成されており、前記ゲート端子として機能するゲート電極とを備える
請求項１〜３のいずれか１項に記載の直接変換回路。
【請求項５】
前記交流スイッチは、
半導体基板の上に形成された窒化物半導体で構成される半導体積層体と、
前記半導体積層体の上に互いに間隔をおいて形成されており、前記第１及び第２スイッチング素子の各々の前記第１端子として機能する第１電極及び第２電極と、
前記第１電極と第２電極との間に形成されており、前記第１及び第２スイッチング素子の各々のゲート端子として機能する２つのゲート電極とを備える
請求項２記載の直接変換回路。
【請求項６】
前記スイッチング素子は、ＭＯＳＦＥＴである
請求項１〜３のいずれか１項に記載の直接変換回路。
【請求項７】
３相交流信号を、パルス幅変調を用いて１相交流信号に変換するマトリックスコンバータ制御装置であって、
請求項１〜６のいずれか１項に記載の直接変換回路を含むマトリックスコンバータと、
前記６つのゲート信号の元となるＰＷＭ制御信号を生成し、生成した前記ＰＷＭ制御信号を前記マトリックスコンバータへ供給するＰＷＭ制御部とを備える
マトリックスコンバータ制御装置。
【請求項８】
前記マトリックスコンバータ制御装置は、さらに、
前記３相交流信号の各相の電圧値を検出する入力電圧検出回路を備え、
前記マトリックスコンバータは、さらに、前記ＰＷＭ制御信号を用いて前記６つのゲート信号を生成することにより、前記直接変換回路を制御する駆動制御部を備え、
前記駆動制御部は、所定の期間ごとに、
前記入力電圧検出回路の検出結果を用いて、前記３相交流信号のうち電圧の絶対値が最も高い相の信号である第１相信号と、前記３相交流信号のうち前記第１相信号以外の第２相信号と、前記３相交流信号のうち前記第１相信号及び前記第２相信号以外の第３相信号とを判別し、
前記交流入力端子を介して前記第３相信号が供給される交流スイッチである第３交流スイッチを遮断状態とし、
前記交流入力端子を介して前記第１相信号が供給される交流スイッチである第１交流スイッチと、前記交流入力端子を介して前記第２相信号が供給される交流スイッチである第２交流スイッチとを用いて、前記第１相信号及び前記第２相信号から前記１相交流信号を生成する
請求項７記載のマトリックスコンバータ制御装置。
【請求項９】
前記駆動制御部は、前記第１相信号以外の２つの相の信号のうち、前記第２相信号と判別する信号を、所定の期間ごとに切り替える
請求項８記載のマトリックスコンバータ制御装置。
【請求項１０】
前記入力電圧検出回路は、さらに、前記第１相信号と前記第２相信号との差分の絶対値を示すＰＷＭ出力補正信号を生成し、
前記マトリックスコンバータ制御装置は、さらに、
前記ＰＷＭ出力補正信号に応じて、前記差分の絶対値が一定の場合に生成される１相交流信号に、前記直接変換回路が生成する１相交流信号が近づくように、前記ＰＷＭ制御信号を補正するためのＰＷＭゲイン補正信号を生成するＰＷＭゲイン補正回路を備え、
前記ＰＷＭ制御部は、前記ＰＷＭゲイン補正信号に応じて前記ＰＷＭ制御信号のデューティを補正する
請求項８又は９に記載のマトリックスコンバータ制御装置。
【請求項１１】
３相交流信号を、パルス幅変調を用いて２相交流信号に変換するマトリックスコンバータ制御装置であって、
各々が請求項１〜６のいずれか１項に記載の直接変換回路を含む第１及び第２マトリックスコンバータと、
ＰＷＭ制御部とを備え、
前記ＰＷＭ制御部は、
前記第１マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第１ＰＷＭ制御信号を生成し、生成した前記第１ＰＷＭ制御信号を前記第１マトリックスコンバータへ供給し、
前記第２マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第２ＰＷＭ制御信号を生成し、生成した前記第２ＰＷＭ制御信号を前記第２マトリックスコンバータへ供給する
マトリックスコンバータ制御装置。
【請求項１２】
３相交流信号を、パルス幅変調を用いて３相交流信号に変換するマトリックスコンバータ制御装置であって、
各々が請求項１〜６のいずれか１項に記載の直接変換回路を含む第１〜第３マトリックスコンバータと、
ＰＷＭ制御部とを備え、
前記ＰＷＭ制御部は、
前記第１マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第１ＰＷＭ制御信号を生成し、生成した前記第１ＰＷＭ制御信号を前記第１マトリックスコンバータへ供給し、
前記第２マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第２ＰＷＭ制御信号を生成し、生成した前記第２ＰＷＭ制御信号を前記第２マトリックスコンバータへ供給し、
前記第３マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第３ＰＷＭ制御信号を生成し、生成した前記第３ＰＷＭ制御信号を前記第３マトリックスコンバータへ供給する
マトリックスコンバータ制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直接変換回路及びマトリックスコンバータ制御装置に関し、特に、３相交流信号を、パルス幅変調を用いて１相交流信号に変換するための直接変換回路、及びそれを用いたマトリックスコンバータ制御装置に関する。
【背景技術】
【０００２】
図２１は、特許文献１等の多数の文献で引用されている直接変換方式（又はＡＣ直接方式とも言われる）のマトリックスコンバータ等に用いられる従来の直接変換回路の図である。【０００３】
図２１に示す従来の直接変換回路では正負両方の電圧極性に対する耐圧を有する交流スイッチＳ１〜Ｓ９を図２１に示すように配置構成している。【０００４】
この交流スイッチ（Ｓ１〜Ｓ９）は、図２１（ａ）に示すように、ダイオードとＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）とが互いに逆向きに並列接続された回路を２つ直列接続した構成である。または、この交流スイッチは、図２１（ｂ）に示すように逆耐圧能力のある２つのＩＧＢＴを逆向きに並列に接続した構成である。【０００５】
ＩＧＢＴは、高耐圧であり、かつ大電流駆動するデバイスのなかで導通損失が小さいことが特長である。そのため従来の直接変換方式（ＡＣ直接方式）のマトリックスコンバータでは、交流スイッチに用いられるスイッチング素子としてＩＧＢＴが用いられている。但し、ＩＧＢＴは片方向にしか電流が流せないことと、また逆方向の耐圧が弱いこととにより、図２１（ａ）のようにダイオードとＩＧＢＴとが互いに逆向きに並列接続された回路を２つ直列接続した構成が一般的である。また逆方向の耐圧を上げたＩＧＢＴも開発されている。これにより、図２１（ｂ）のようにＩＧＢＴチップを向かい合わせに逆並列に接続した逆阻止ＩＧＢＴ（ｒｅｖｅｒｓｅ  ｂｌｏｃｋｉｎｇ  ＩＧＢＴ）も交流スイッチとして使われている。【０００６】
一方で、ＩＢＧＴのようなシリコン系のパワースイッチング素子とは異なった窒化物半導体で構成されるパワースイッチング素子の開発が進められている。このパワースイッチング素子の特長を用いたインバータに関する技術が特許文献２等に開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−１３５４６２号公報
【特許文献２】特開２００９−１５９８１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記ＩＧＢＴを用いた直接変換回路は以下に説明する課題を有している。【０００９】
図２２Ａは、ＩＧＢＴのＩ−Ｖ特性を示す図である。図２２Ｂは、ダイオードのＩ−Ｖ特性を示す図である。【００１０】
ＩＧＢＴではコレクタ−エミッタ間にＰＮ接合が存在する。これにより、図２２Ａに図示されているように、ＩＧＢＴが電流を流す場合に、電流の大小にかかわらずコレクタ−エミッタ間にＰＮ接合によるオフセット電圧が生じる。また、図２２Ｂに示すように、同様にダイオードは、電流の大小によらず、ＶＦ電圧にオフセット電圧が生じる。【００１１】
従って、図２１（ａ）に示す交流スイッチの場合、このスイッチに流れる電流の大小にかかわらず、ダイオード及びＩＧＢＴの両方によるＰＮ接合オフセット電圧による導通損失が常に発生する。また、図２１（ｂ）に示す交流スイッチの場合においても、ＩＧＢＴのＰＮ接合オフセット電圧による導通損失が発生する。【００１２】
結果としてＩＧＢＴ及びダイオードを用いた交流スイッチでマトリックスコンバータの直接変換回路を構成した場合、交流スイッチを流れる電流が小さい領域においてでさえ、直接変換回路の損失には下限値が存在している。結果としてこのマトリックスコンバータの消費電力の下限が制限され、入力電力に対する出力電力の比率を示す効率には上限が課せられる。【００１３】
また、ＩＧＢＴでは少数キャリアの蓄積効果により、ＩＧＢＴのターンオフ動作時にテール電流が流れる。これにより、ターンオフ時のスイッチング損失が悪化する。そしてダイオードではダイオード内の少数キャリア蓄積効果によるリカバリー電流によりＩＧＢＴのターンオン動作時のスイッチング損失が悪化する。結果として、図２１（ａ）及び図２１（ｂ）に示す交流スイッチではスイッチング損失の下限が存在する。そして、これらの交流スイッチを用いてマトリックスコンバータの直接変換回路を構成した場合、このスイッチング損失がマトリックスコンバータの消費電力及び効率に悪影響を及ぼす。【００１４】
なお、上記の特許文献２では窒化物半導体をインバータに用いる技術が開示されているだけであり、当該特許文献２は、マトリックスコンバータに関するものではない。【００１５】
そこで、本発明は、損失を低減し、効率を向上できる直接変換回路、及びマトリックスコンバータ制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の一形態に係る直接変換回路は、３相交流信号を、パルス幅変調を用いて１相交流信号に変換するための直接変換回路であって、前記３相交流信号が供給される３つの交流入力端子と、６つのゲート信号が入力される６つのゲート信号入力端子と、前記１相交流信号を出力するための出力端子と、各々が、前記３つの交流入力端子の各々と前記出力端子との間に接続されている３つの交流スイッチとを備え、前記３つの交流スイッチの各々は、対応する前記交流入力端子と前記出力端子との間に直列に接続された第１及び第２スイッチング素子を含み、前記第１及び第２スイッチング素子の各々は、第１端子と第２端子とゲート端子とを有し、前記第１端子の電圧を基準とした前記ゲート端子の電圧である第１電圧が閾値電圧より高い場合、前記第１端子と前記第２端子との間に印加される電圧の極性に応じて前記第１端子から前記第２端子へ又は前記第２端子から前記第１端子へ電流を流し、前記第１電圧が前記閾値電圧以下の場合、前記第２端子から前記第１端子への電流を遮断し、前記第１電圧が前記閾値電圧以下、かつ前記第２端子の電圧を基準にして前記ゲート端子の電圧が前記閾値電圧以上の場合、前記第１端子から前記第２端子に電流を流し、前記直接変換回路は、さらに、前記６つのゲート信号の各々と、前記３つの交流スイッチに含まれる６つの前記スイッチング素子の各々との組に対応し、対応する組のゲート信号に応じて、当該対応する組のスイッチング素子の前記第１端子と前記ゲート端子との間に電圧を供給する６つのプリドライブ回路とを備える。【００１７】
この構成によれば、本発明の一形態に係る直接変換回路では、交流スイッチに用いられるスイッチング素子は、第１端子と第２端子との間に電流を流した場合、第１電圧にＩＧＢＴのようなＰＮ接合によるオフセット電圧が生じない。これにより、該スイッチング素子の導通損失は小さくできる。さらに、該交流スイッチは、ダイオードを持たなくてもよいので、該ダイオードによるオフセット電圧も生じない。これにより、該交流スイッチは導通損失を減らすことができる。さらに、ダイオードが減ることにより、直接変換回路の部品点数の削減と低コスト化と小型化とを実現できる。このように、本発明の一形態に係る直接変換回路は、損失を低減し、効率を向上できる。【００１８】
また、前記第１及び第２スイッチング素子の前記第２端子は互いに接続されており、前記第１スイッチング素子の前記第１端子は、前記出力端子に接続されており、前記第２スイッチング素子の前記第１端子は、前記交流入力端子に接続されていてもよい。【００１９】
また、前記第１及び第２スイッチング素子の前記第１端子は互いに接続されており、前記第１スイッチング素子の前記第２端子は前記出力端子に接続されており、前記第２スイッチング素子の前記第２端子は、前記交流入力端子に接続されていてもよい。【００２０】
また、前記第１及び第２スイッチング素子の各々は、半導体基板の上に形成された窒化物半導体で構成される半導体積層体と、前記半導体積層体の上に互いに間隔をおいて形成されており、前記第１端子及び前記第２端子として機能する第１電極及び第２電極と、前記第１電極と前記第２電極との間に形成されており、前記ゲート端子として機能するゲート電極とを備えてもよい。【００２１】
この構成によれば、本発明の一形態に係る直接変換回路は、スイッチング素子の少数キャリアの効果を少なくできる。これにより、該スイッチング素子では、ＩＧＢＴに存在するターンオフ時のテール電流もほとんど生じない。そのために、該直接変換回路は、スイッチング損失をより減らすことができる。また、該交流スイッチは、ダイオードリカバリー電流によるスイッチング損失の影響を排除できる。【００２２】
また、前記交流スイッチは、半導体基板の上に形成された窒化物半導体で構成される半導体積層体と、前記半導体積層体の上に互いに間隔をおいて形成されており、前記第１及び第２スイッチング素子の各々の前記第１端子として機能する第１電極及び第２電極と、前記第１電極と第２電極との間に形成されており、前記第１及び第２スイッチング素子の各々のゲート端子として機能する２つのゲート電極とを備えてもよい。【００２３】
この構成によれば、本発明の一形態に係る直接変換回路では、交流スイッチを一つの半導体チップで形成できるため、該交流スイッチのサイズを小さくできる。結果として、該直接変換回路をより小型化できる。【００２４】
また、前記スイッチング素子は、ＭＯＳＦＥＴであってもよい。【００２５】
また、本発明の一形態に係るマトリックスコンバータは、３相交流信号を、パルス幅変調を用いて１相交流信号に変換するマトリックスコンバータ制御装置であって、前記直接変換回路を含むマトリックスコンバータと、前記６つのゲート信号の元となるＰＷＭ制御信号を生成し、生成した前記ＰＷＭ制御信号を前記マトリックスコンバータへ供給するＰＷＭ制御部とを備えてもよい。【００２６】
この構成によれば、本発明の一形態に係るマトリックスコンバータ制御装置は、上記直接変換回路を適切に駆動する３相交流入力１相ＰＷＭ出力のマトリックスコンバータ動作を実現できる。【００２７】
また、前記マトリックスコンバータ制御装置は、さらに、前記３相交流入力信号の各相の電圧値を検出する入力電圧検出回路を備え、前記マトリックスコンバータは、さらに、前記ＰＷＭ制御信号を用いて前記６つのゲート信号を生成することにより、前記直接変換回路を制御する駆動制御部を備え、前記駆動制御部は、所定の期間ごとに、前記入力電圧検出回路の検出結果を用いて、前記３相交流信号のうち電圧の絶対値が最も高い相の信号である第１相信号と、前記３相交流信号のうち前記第１相信号以外の第２相信号と、前記３相交流信号のうち前記第１相信号及び前記第２相信号以外の第３相信号とを判別し、前記交流入力端子を介して前記第３相信号が供給される交流スイッチである第３交流スイッチを遮断状態とし、前記交流入力端子を介して前記第１相信号が供給される交流スイッチである第１交流スイッチと、前記交流入力端子を介して前記第２相信号が供給される交流スイッチである第２交流スイッチとを用いて、前記第１相信号及び前記第２相信号から前記１相交流信号を生成してもよい。【００２８】
この構成によれば、例えば、従来からあるＤＣ電源から任意の周波数の交流電力を取り出す既存の半ブリッジ・ＰＷＭインバータ制御装置の駆動システムから該マトリックスコンバータ制御装置へのシステム変更を容易にできる。【００２９】
また、前記駆動制御部は、前記第１相信号以外の２つの相の信号のうち、前記第２相信号と判別する信号を、所定の期間ごとに切り替えてもよい。【００３０】
また、前記入力電圧検出回路は、さらに、前記第１相信号と前記第２相信号との差分の絶対値を示すＰＷＭ出力補正信号を生成し、前記マトリックスコンバータ制御装置は、さらに、前記ＰＷＭ出力補正信号に応じて、前記差分の絶対値が一定の場合に生成される１相交流信号に、前記直接変換回路が生成する１相交流信号が近づくように、前記ＰＷＭ制御信号を補正するためのＰＷＭゲイン補正信号を生成するＰＷＭゲイン補正回路を備え、前記ＰＷＭ制御部は、前記ＰＷＭゲイン補正信号に応じて前記ＰＷＭ制御信号のデューティを補正してもよい。【００３１】
この構成によれば、本発明の一形態に係るマトリックスコンバータ制御装置は、より精度良く３相交流電源から任意の周波数の交流電力を取り出すことができる。【００３２】
また、本発明の一形態に係るマトリックスコンバータ制御装置は、３相交流信号を、パルス幅変調を用いて２相交流信号に変換するマトリックスコンバータ制御装置であって、各々が前記直接変換回路を含む第１及び第２マトリックスコンバータと、ＰＷＭ制御部とを備え、前記ＰＷＭ制御部は、前記第１マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第１ＰＷＭ制御信号を生成し、生成した前記第１ＰＷＭ制御信号を前記第１マトリックスコンバータへ供給し、前記第２マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第２ＰＷＭ制御信号を生成し、生成した前記第２ＰＷＭ制御信号を前記第２マトリックスコンバータへ供給してもよい。【００３３】
この構成によれば、本発明の一形態に係るマトリックスコンバータ制御装置では、上記直接変換回路を適切に駆動する３相交流入力２相ＰＷＭ出力のマトリックスコンバータ動作を実現できる。【００３４】
また、本発明の一形態に係るマトリックスコンバータ制御装置は、３相交流信号を、パルス幅変調を用いて３相交流信号に変換するマトリックスコンバータ制御装置であって、各々が前記直接変換回路を含む第１〜第３マトリックスコンバータと、ＰＷＭ制御部とを備え、前記ＰＷＭ制御部は、前記第１マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第１ＰＷＭ制御信号を生成し、生成した前記第１ＰＷＭ制御信号を前記第１マトリックスコンバータへ供給し、前記第２マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第２ＰＷＭ制御信号を生成し、生成した前記第２ＰＷＭ制御信号を前記第２マトリックスコンバータへ供給し、前記第３マトリックスコンバータに含まれる前記直接変換回路の前記６つのゲート信号の元となる第３ＰＷＭ制御信号を生成し、生成した前記第３ＰＷＭ制御信号を前記第３マトリックスコンバータへ供給してもよい。【００３５】
この構成によれば、本発明の一形態に係るマトリックスコンバータ制御装置では、上記直接変換回路を適切に駆動する３相交流入力３相ＰＷＭ出力のマトリックスコンバータ動作を実現できる。【００３６】
なお、本発明は、このような直接変換回路及びマトリックスコンバータ制御装置として実現できるだけでなく、マトリックスコンバータ制御装置に含まれる特徴的な手段をステップとする直接変換回路の駆動方法、又はマトリックスコンバータの制御方法として実現したり、そのような特徴的なステップをコンピュータに実行させるプログラムとして実現したりすることもできる。そして、そのようなプログラムは、ＣＤ−ＲＯＭ等の非一時的なコンピュータ読み取り可能な記録媒体、及びインターネット等の伝送媒体を介して流通させることができるのは言うまでもない。【００３７】
さらに、本発明は、このような直接変換回路又はマトリックスコンバータ制御装置の機能の一部又は全てを実現する半導体集積回路（ＬＳＩ）として実現できる。
【発明の効果】
【００３８】
本発明は、損失を低減し、効率を向上できる直接変換回路及びマトリックスコンバータ制御装置を提供できる。
【図面の簡単な説明】
【００３９】
【図１】図１は、本発明の第１の実施形態に係る直接変換回路の構成を示す図である。
【図２Ａ】図２Ａは、本発明の第１の実施形態に係るスイッチング素子の電流電圧特性を示す図である。
【図２Ｂ】図２Ｂは、本発明の第１の実施形態に係るスイッチング素子の電流電圧特性を示す図である。
【図２Ｃ】図２Ｃは、本発明の第１の実施形態に係るスイッチング素子の電流電圧特性を示す図である。
【図３Ａ】図３Ａは、本発明の第１の実施形態に係る交流スイッチの構成を示す図である。
【図３Ｂ】図３Ｂは、本発明の第１の実施形態に係る交流スイッチの動作状態を示す図である。
【図４Ａ】図４Ａは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｂ】図４Ｂは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｃ】図４Ｃは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｄ】図４Ｄは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｅ】図４Ｅは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｆ】図４Ｆは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｇ】図４Ｇは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図４Ｈ】図４Ｈは、本発明の第１の実施形態に係る直接変換回路の動作状態を示す図である。
【図５Ａ】図５Ａは、本発明の第１の実施形態に係る交流スイッチの変形例の構成を示す図である。
【図５Ｂ】図５Ｂは、本発明の第１の実施形態に係る交流スイッチの変形例の動作状態を示す図である。
【図６】図６は、本発明の第２の実施形態に係るスイッチング素子の断面図である。
【図７】図７は、本発明の第３の実施形態に係る交流スイッチの断面図である。
【図８】図８は、本発明の第４の実施形態に係るマトリックスコンバータ制御装置のブロック図である。
【図９】図９は、本発明の第４の実施形態に係るマトリックスコンバータ制御装置の動作時のタイミング波形を示す図である。
【図１０】図１０は、本発明の第４の実施形態に係るゲート制御回路等の回路図である。
【図１１】図１１は、一般的な半ブリッジ・ＰＷＭ出力インバータ制御装置のブロック図である。
【図１２Ａ】図１２Ａは、本発明の第４の実施形態に係るスイッチング素子の動作状態を示す図である。
【図１２Ｂ】図１２Ｂは、本発明の第４の実施形態に係るスイッチング素子の動作状態を示す図である。
【図１２Ｃ】図１２Ｃは、本発明の第４の実施形態に係るスイッチング素子の動作状態を示す図である。
【図１２Ｄ】図１２Ｄは、本発明の第４の実施形態に係るスイッチング素子の動作状態を示す図である。
【図１３】図１３は、本発明の第５の実施形態に係るマトリックスコンバータ制御装置のブロック図である。
【図１４】図１４は、本発明の第６の実施形態に係るマトリックスコンバータ制御装置のブロック図である。
【図１５】図１５は、一般的なＨブリッジ・ＰＷＭ出力インバータ制御装置のブロック図である。
【図１６】図１６は、本発明の第７の実施形態に係るマトリックスコンバータ制御装置のブロック図である。
【図１７】図１７は、本発明の第８の実施形態に係るマトリックスコンバータ制御装置のブロック図である。
【図１８Ａ】図１８Ａは、本発明の第８の実施形態に係るマトリックスコンバータ制御装置の過度解析シミュレーション結果を示す図である。
【図１８Ｂ】図１８Ｂは、本発明の第８の実施形態に係るマトリックスコンバータ制御装置の過度解析シミュレーション結果を示す図である。
【図１９】図１９は、一般的な３相・ＰＷＭインバータ制御装置のブロック図である。
【図２０】図２０は、本発明の第９の実施形態に係るマトリックスコンバータ制御装置のブロック図である。
【図２１】図２１は、従来の直接変換回路の構成を示す図である。
【図２２Ａ】図２２Ａは、ＩＧＢＴの電流電圧特性を示す図である。
【図２２Ｂ】図２２Ｂは、ダイオードの電流電圧特性を示す図である。
【発明を実施するための形態】
【００４０】
以下、本発明に係る、マトリックスコンバータに用いられる直接変換回路と該直接変換回路を駆動するマトリックスコンバータ制御装置とそれに用いられている該直接変換回路の駆動方法について順次、好適な実施形態を添付の図面を参照しつつ詳細に説明する。
【００４１】
なお、本発明は、以下の実施形態に記載した具体的な構成に限定されるものではなく、実施形態において説明する技術的思想と同様の技術的思想及び当技術分野における技術常識に基づいて構成されるものを含むものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。本発明は、請求の範囲だけによって限定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。
【００４２】
（第１の実施形態）
図１は、本発明に係る直接変換回路の第１の実施形態に係る直接変換回路の構成を示す図である。以下、この図１を用いて、本発明の第１の実施形態に係る直接変換回路の構成を説明する。
【００４３】
図１に示されている直接変換回路１００は、マトリックスコンバータ等で用いられる１相分の直接変換回路である。この直接変換回路１００は、３相交流信号が供給される３つの交流入力端子１０１Ｒ、１０１Ｓ、１０１Ｔと、１つの出力端子１０２と、６つのゲート信号が供給されるゲート信号入力端子１０３とを有する。なお、３つの交流入力端子１０１Ｒ、１０１Ｓ及び１０１Ｔを特に区別しない場合には、交流入力端子１０１と記す。
【００４４】
この直接変換回路１００は、ゲート信号入力端子１０３に供給されたゲート信号で制御される。そして、この直接変換回路１００は、交流入力端子１０１に供給された３相交流信号を、パルス幅変調を用いて１相交流信号に変換し、変換した１相交流信号を出力端子１０２へ出力する。言い換えると、この直接変換回路１００は、３相交流信号を、任意の周波数の１相交流信号に変換する。
【００４５】
また、直接変換回路１００は、３つの交流スイッチ１０４Ｒ、１０４Ｓ及び１０４Ｔと、６個のプリドライブ回路１０６と、レベルシフト回路１０７とを備える。なお、３つ交流スイッチ１０４Ｒ、１０４Ｓ及び１０４Ｔを特に区別しない場合には、交流スイッチ１０４と記す。
【００４６】
３つの交流スイッチ１０４は、３相交流入力端子１０１と出力端子１０２との間に接続されている。具体的には、交流スイッチ１０４Ｒは、交流入力端子１０１Ｒと出力端子１０２との間に接続されている。交流スイッチ１０４Ｓは、交流入力端子１０１Ｓと出力端子１０２との間に接続されている。交流スイッチ１０４Ｔは、交流入力端子１０１Ｔと出力端子１０２との間に接続されている。
【００４７】
各交流スイッチ１０４は、双方向に電流制御を行うことができる２つの制御端子（ゲート端子）を有する。この交流スイッチ１０４は、２つのゲート端子を有する双方向スイッチング素子であり、以下の特長を持つ１つのゲート端子を有する双方向スイッチング素子１０５を２つ組み合わせたものと等価である。
【００４８】
１つのゲート端子を有する双方向スイッチング素子１０５は、電流制御をするゲート端子とこの電流を流出入するための第１端子及び第２端子とを持つ。また、以下では、第１端子の一方をソース端子と呼び、他方をドレイン端子と呼ぶ。
【００４９】
また、このスイッチング素子１０５は、図２Ａ、図２Ｂ及び図２Ｃに図示される電流電圧特性を有する。以下にこれらの特性図の説明をする。
【００５０】
図２Ａ及び図２Ｂは、ソース端子電圧を基準としたゲート端子電圧の電圧であるゲート／ソース間電圧Ｖｇｓが閾値電圧Ｖｔｈより高い場合の、ドレイン端子とソース端子との間の電圧ＶＤＳと、ドレイン端子からソース端子へ又はソース端子からドレイン端子へ流れる電流ＩＤＳとの関係を示す図である。図２Ａ及び図２Ｂに示すように、電圧Ｖｇｓが閾値電圧Ｖｔｈより高い場合、スイッチング素子１０５は、電圧ＶＤＳの極性及び値に応じてソース端子からドレイン端子へ、又はドレインからソースへ電流ＩＤＳを流すことができる。
【００５１】
図２Ａ及び図２Ｂの電流電圧特性はＭＯＳＦＥＴのものと類似の特性である。特に図２Ｂに示す電流電圧特性を逆ＦＥＴ特性と呼ぶことにする。これらの図からわかるように、スイッチング素子１０５は、図２２Ａに図示されているＩＧＢＴの電流電圧特性のようなＰＮ接合によるオフセット電圧を持たない。
【００５２】
また、図２Ｃは、電圧Ｖｇｓが閾値電圧Ｖｔｈ以下の場合の、電圧ＶＤＳと電流ＩＤＳとの関係を示す図である。図２Ｃに図示されているように、電圧Ｖｇｓが閾値電圧Ｖｔｈ以下の場合にはドレイン端子からソース端子への電流は遮断される。また、この場合に、ドレイン端子電圧を基準としたゲート端子電圧が閾値電圧以上になるとソース端子からドレイン端子に電流を流すことができる特性を有する。この特性を逆導通特性と呼ぶ。
【００５３】
以上のようにスイッチング素子１０５は双方向に電流を流すことができ、かつＩＧＢＴのような電流電圧特性においてオフセット電圧を持たない双方向スイッチング素子である。
【００５４】
また、図１に示すように、交流スイッチ１０４は、２個のスイッチング素子１０５Ａ及び１０５Ｂを含む。なお、２個のスイッチング素子１０５Ａ及び１０５Ｂを特に区別しない場合にはスイッチング素子１０５と記す。
【００５５】
この２個のスイッチング素子１０５Ａ及び１０５Ｂのドレイン端子は互いに接続されている。また、スイッチング素子１０５Ｂのソース端子は出力端子１０２に接続されており、スイッチング素子１０５Ａのソース端子は交流入力端子１０１に接続されている。つまり、この２個のスイッチング素子１０５Ａ及び１０５Ｂは直列接続されている。
【００５６】
ゲート信号入力端子１０３には、６つのゲート信号が外部から供給される。
【００５７】
レベルシフト回路１０７は、ゲート信号入力端子１０３に入力された６つのゲート信号を６つのプリドライブ回路１０６に伝達する。なお、レベルシフト回路１０７は、ゲート信号入力端子１０３に入力された６つのゲート信号の電圧レベルを変更し、電圧レベルを変更した６つのゲート信号を６つのプリドライブ回路１０６に伝達してもよい。
【００５８】
６つのプリドライブ回路１０６の各々は、レベルシフト回路１０７により伝達される６つのゲート信号の各々、及び６つのスイッチング素子１０５の各々に対応して設けられている。各プリドライブ回路１０６は、レベルシフト回路１０７から伝達された、対応するゲート信号に応じて、対応するスイッチング素子１０５のソース端子とゲート端子との間に電圧を供給することにより当該スイッチング素子１０５を駆動する。
【００５９】
以下にこの直接変換回路１００の動作を説明するが、その前に１つの交流スイッチ１０４がどのように動作するかを説明し、その後で３つの交流スイッチ１０４で構成された１相分の直接変換回路１００がどうのようにして３相交流電源から１つの交流電流をスイッチング動作により生成するかを説明する。
【００６０】
図３Ａは、１個の交流スイッチ１０４とその駆動回路を示す図である。また、図３Ａでは、交流スイッチ１０４に対応する２個のプリドライブ回路１０６を、それぞれプリドライブ回路１０６Ａ及び１０６Ｂと記している。
【００６１】
プリドライブ回路１０６Ａは、スイッチング素子１０５Ａのゲート端子とソース端子との間にゲート電圧Ｖｇｓ１を供給する。プリドライブ回路１０６Ｂは、スイッチング素子１０５Ｂのゲート端子とソース端子との間にゲート電圧Ｖｇｓ２を供給する。具体的には、プリドライブ回路１０６Ａ及び１０６Ｂは、ゲート電圧Ｖｇｓ１又はＶｇｓ２として、０Ｖ又はスイッチング素子１０５の閾値電圧Ｖｔｈ以上の電圧Ｖｇを供給する。
【００６２】
図３Ｂは、交流スイッチ１０４の動作モードを示す図である。交流スイッチ１０４は、図３Ｂ（ａ）〜（ｄ）に示す４通りの動作モードを有する。各図の上側の図は交流スイッチ１０４の動作状態（設定状態）を示す図であり、下側の図は交流スイッチ１０４の等価の動作状態を示す図である。
【００６３】
図３Ｂ（ａ）は、スイッチング素子１０５Ａ及び１０５Ｂに電圧Ｖｇｓ１及びＶｇｓ２として共に電圧Ｖｇが供給されている場合の動作状態を示す図である。この場合、スイッチング素子１０５Ａ及び１０５Ｂは、図２Ａ及び図２Ｂに示す電流電圧特性で動作する。つまり、スイッチング素子１０５Ａ及び１０５Ｂは、ＭＯＳＦＥＴ等におけるいわゆる三極管領域で動作する。この場合、交流スイッチ１０４は、抵抗値Ｒｏｎを持つ抵抗を２つ直列接続したものと等価である。この等価動作状態を通電モードと呼ぶ。
【００６４】
図３Ｂ（ｂ）は、スイッチング素子１０５Ａに電圧Ｖｇｓ１として電圧Ｖｇが供給され、スイッチング素子１０５Ｂに電圧Ｖｇｓ２として０Ｖが供給されている場合の動作状態を示す図である。電圧Ｖｇが供給されているスイッチング素子１０５Ａは抵抗値Ｒｏｎを持つ抵抗と等価である。また、０Ｖが供給されているスイッチング素子１０５Ｂは、図２Ｃからわかるようにゲート端子及びソース端子をアノードとし、ドレイン端子をカソードとするダイオードと等価である。このダイオード表現の意味するところは、ゲート端子とソース端子との間に０Ｖが与えられたスイッチング素子１０５は、ソース端子からドレイン端子に向けてしか電流を流さないことを意味している。
【００６５】
この図３Ｂ（ｂ）のように出力端子１０２から交流入力端子１０１に電流を流す状態を逆導通モード１又はＳｏｕｒｃｅオフモードと呼ぶ。Ｓｏｕｒｃｅオフと命名したのは交流入力端子１０１から出力端子１０２へ電流を吐き出す状態を止めているからである。
【００６６】
また、図３Ｂ（ｃ）のように交流入力端子１０１から出力端子１０２に電流を流す状態を逆導通モード２又はＳｉｎｋオフモードと呼ぶ。Ｓｉｎｋオフと命名したのは出力端子１０２から交流入力端子１０１へ電流を引き込む状態を止めているからである。
【００６７】
図３Ｂ（ｄ）は、スイッチング素子１０５Ａ及び１０５Ｂに電圧Ｖｇｓ１及びＶｇｓ２として共に０Ｖが供給されている動作状態を示す図である。この場合、スイッチング素子１０５Ａ及び１０５Ｂは、交流入力端子１０１と出力端子１０２との間に２つのダイオードを逆向きに接続した回路と等価になる。この等価動作状態からわかるように交流入力端子１０１と出力端子１０２との間は導通特性がない。この状態をオフモードと呼ぶ。
【００６８】
次に３つの交流スイッチ１０４で構成された１相分の直接変換回路１００がどうのようにして３相交流信号から１相交流信号をスイッチング動作により生成するかを、図４Ａ〜図４Ｈを用いて説明する。
【００６９】
図４Ａ〜図４Ｈは、３つの交流スイッチ１０４を図３Ｂの下側に図示した交流スイッチ１０４の等価動作状態に置き換えて、３つの交流入力端子１０１に入力される３相交流電源から出力端子１０２にどうのようにして電流が連続的に流れるかの一例を示す図である。この説明は動作の一部を説明したものにしかすぎないが、マトリックスコンバータが３相交流電源から任意の周波数の交流信号を取り出す方法はここで説明されている動作を基本として、当該動作を応用しただけのものである。
【００７０】
図４Ａ〜図４Ｈを用いて、１相分の直接変換回路１００の３つの交流スイッチ１０４の一連の動作を説明する前に、直接変換回路１００に課せられた外的条件と、当該直接変換回路１００に対応したマトリックスコンバータ制御部から当該直接変換回路１００に要求される動作を説明する。なお、以下に述べる外的条件は動作を説明する上では適切なものであるが、実使用上の動作とは必ずしも一致していないことを留意の上、説明を続ける。
【００７１】
直接変換回路１００の各交流入力端子１０１には３相交流信号が印可される。また、ある一定の期間において、交流入力端子１０１Ｒ（以下、Ｒ端子とも記す）と交流入力端子１０１Ｓ（以下、Ｓ端子とも記す）には共に＋５０Ｖが印可され、交流入力端子１０１Ｔ（以下、Ｔ端子とも記す）には−１００Ｖが印可されているとする。またマトリックスコンバータが負荷を駆動する状態としては、この直接変換回路１００の出力端子１０２は負荷電流を引き込む状態とする。また、負荷は誘導性負荷のために時間的に連続して負荷電流が出力端子１０２に引き込まれるとする。この場合、マトリックスコンバータ制御部は、直接変換回路１００に対して、Ｔ端子の−１００Ｖの交流電源から負荷電流を駆動電流として引き込み、Ｒ端子及びＳ端子の＋５０Ｖの各交流電源に対してはかわるがわるに負荷電流を還流電流として引き込むような駆動制御を課す。なぜこのような駆動制御をするかは後述の他の実施形態で説明する。
【００７２】
駆動電流及び還流電流はＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）駆動するインバータが誘導性負荷を駆動するときの動作説明で用いられる技術用語である。負荷電流をある与えられた電流値にするためには、ＰＷＭ駆動のスイッチング周期のある期間だけ、負荷とインバータのスイッチング素子群との接続を通して、負荷を２つの電源間に挿入した状態にする。この時、負荷に流れる負荷電流は増加していく。この時の負荷電流を駆動電流と呼ぶ。
【００７３】
また、負荷電流を一定値に制御するためには、該ＰＷＭ駆動のスイッチング周期の残りの時間では、負荷と該インバータのスイッチング素子群との別の接続を通して、負荷の両端を２つの電源のうちいずれか１つの電源に短絡させた状態にし、負荷電流を減らすことが必要である。この状態での負荷に流れる負荷電流を還流電流と呼ぶ。
【００７４】
ＰＷＭ駆動のインバータでは負荷電流が駆動電流である期間と還流電流である期間とのデューティ比をＰＷＭ制御することにより負荷電流を制御している。マトリックスコンバータでも同じようにＰＷＭ制御することにより、負荷電流の電流値を時間と共に制御できる。これにより、負荷に任意の周波数及び大きさの電力を供給できる。
【００７５】
前述のマトリックスコンバータ制御部が直接変換回路に課する負荷駆動動作をより具体的に安定動作するための動きを整理すると、直接変換回路１００には以下のスイッチング動作が求められる。
【００７６】
（１）負荷電流を増加させるために、Ｔ端子と出力端子１０２とを接続して、Ｔ端子の交流電源（−１００Ｖ）に駆動電流を流し込む。
【００７７】
（２）負荷電流の流れをＴ端子の交流電源（−１００Ｖ）からＲ端子の交流電源（＋５０Ｖ）に切り換えることで、負荷電流を駆動電流状態から還流電流状態に変更する。これにより負荷電流値を制御する（還流電流状態では負荷電流は減少する。）。
【００７８】
（３）負荷電流を再度増加させるために、Ｔ端子と出力端子１０２とを接続して、Ｔ端子の交流電源（−１００Ｖ）に駆動電流を流し込む。
【００７９】
（４）負荷電流の流れをＴ端子の交流電源（−１００Ｖ）からＳ端子の交流電源（＋５０Ｖ）に切り換えることで、負荷電流を駆動電流状態から還流電流状態に変更する。これにより負荷電流値を制御する。
【００８０】
（５）ある一定期間、上記（１）から（４）の状態にして負荷電流を駆動電流状態と還流電流状態との間を繰り返し遷移させることで負荷電流値を制御する。
【００８１】
（６）上記（５）の負荷電流の制御において、負荷が誘導性負荷であるため、負荷電流が連続した電流を維持するように直接変換回路１００がスイッチング動作をすることが求められる。
【００８２】
（７）直接変換回路１００のスイッチング動作においてＲ端子、Ｓ端子、Ｔ端子の各相の交流電源が直接変換回路１００を介して双方向に電流が流せるモード、すなわち交流電源間が短絡するモードが一瞬たりとも無いことが求められる。
【００８３】
以下、図４Ａ〜図４Ｈに図示した直接変換回路１００の動作が、上記の要求されるスイッチング動作を満足することを説明する。つまり、直接変換回路１００は、マトリックスコンバータの直接変換回路として十分に動作するものであることを説明する。
【００８４】
図４Ａでは、交流スイッチ１０４Ｔが通電モードであり、Ｔ端子と出力端子１０２とが低抵抗で接続される。これにより、負荷電流が駆動電流としてＴ端子の交流電源（−１００Ｖ）に流れ込むことにより、負荷電流が増加する。この状態を交流スイッチ１０４Ｔによる駆動状態と呼ぶ。
【００８５】
図４Ｂ及び図４Ｃは、負荷電流を還流電流としてＲ端子の交流電源（＋５０Ｖ）に流し込むときの状態を示す図である。図４Ｃでは、交流スイッチ１０４Ｒが通電モードであり、Ｔ端子と出力端子１０２とが低抵抗で接続される。これにより、負荷電流が還流電流としてＲ端子の交流電源（＋５０Ｖ）に流れ込む。この状態を交流スイッチ１０４Ｒによる同期整流状態と呼ぶ。
【００８６】
図４Ｂでは、誘導性負荷のつながった出力端子１０２の接続先をＴ端子からＲ端子へ切り替える時の中間状態を示している。この状態ではＲ端子の交流電源（＋５０Ｖ）とＴ端子の交流電源（−１００Ｖ）とは２つの逆導通モードのダイオードでつながっているが、ダイオードの向きは２つの該ダイオードともアノードはＴ端子の−１００Ｖの交流電源側に接続されており、カソードはＲ端子の＋５０Ｖの交流電源側に接続されている。従って該ダイオードの逆耐圧がこの交流電源間の電圧差に対して十分にあれば、Ｒ端子とＴ端子とは絶縁状態である。また、Ｓ端子も、図示されているダイオードの向きにより出力端子１０２、Ｒ端子及びＴ端子とは絶縁されている。また、負荷電流は誘導性負荷を流れるので連続的な電流となる。また、図４Ｂでは出力端子１０２とＲ端子との間の交流スイッチ１０４Ｒのスイッチング素子１０５Ｂがオフして逆導通モード１となる。これにより、誘導性負荷の影響により負荷電流は出力端子１０２からＲ端子の交流電源（＋５０Ｖ）に還流電流として吸い込まれる。このように、Ｔ端子の交流電源（−１００Ｖ）と、Ｒ端子の交流電源（＋５０Ｖ）とが短絡することなしに、負荷電流を駆動電流から還流電流へ切り替えることができる。
【００８７】
ここで、インバータにおいて同じ出力端子を駆動する上ａｒｍのスイッチング素子と下ａｒｍのスイッチング素子とが同時にオン動作をすることによりインバータの（＋）電源から（−）電源に大電流が流れる状態を避けるために上ａｒｍと下ａｒｍのスイッチング素子を同時にオフさせる方法が用いられている。この上ａｒｍと下ａｒｍのスイッチング素子を同時にオフさせる期間はデッドタイム期間と呼ばれている。上記の図４Ｂの状態は、このデッドタイム期間と同様である。そのため、図４Ｂでの還流電流をデッドタイム時（ＤＴ時）還流電流と呼ぶ。
【００８８】
また、図４Ｂ及び図４Ｃでは負荷電流が還流電流状態であることにより負荷電流値は減少したが、負荷電流値をある一定値に制御するためには、再び負荷電流を駆動電流状態にして負荷電流値を増やす動作が必要となる。そのために、Ｒ端子に交流スイッチ１０４Ｒを介して接続されていた出力端子１０２は再び交流スイッチ１０４Ｔを介してＴ端子に接続される。これにより、誘導性負荷の負荷電流は出力端子１０２からＴ端子の交流電源（−１００Ｖ）に駆動電流として吸い込まれる。
【００８９】
図４Ｅはその状態を示した図である。図４Ｅでは、交流スイッチ１０４Ｔが通電モードであり、交流スイッチ１０４Ｔを介して出力端子１０２とＴ端子とが低抵抗状態で接続される。このように、上記の交流スイッチ１０４Ｔによる駆動状態に戻る。
【００９０】
図４Ｄは、図４Ｃから図４Ｅに状態が遷移する間の状態を示す図である。つまり、図４Ｄの状態は、誘導性負荷のつながった出力端子１０２の接続先をＲ端子からＴ端子へ切り替える時の中間状態を示している。この状態は図４Ｂと同じ状態で、Ｒ端子とＴ端子とは絶縁状態である。また、Ｓ端子も他の端子とは絶縁されている。また、図４Ｄにおいては交流スイッチ１０４Ｒのスイッチング素子１０５Ｂがオフして逆導通モード１となる。また、負荷電流は誘導性負荷を流れるために連続的な電流となるので、当該負荷電流は、出力端子１０２からＲ端子の交流電源（＋５０Ｖ）にデッドタイム時（ＤＴ時）還流電流として吸い込まれる。このように、Ｒ端子の交流電源（＋５０Ｖ）と、Ｔ端子の交流電源（−１００Ｖ）とが短絡することなしに、負荷電流を還流電流から駆動電流へ切り替えることができる。
【００９１】
また、図４Ｅでは負荷電流が駆動電流状態であることにより負荷電流値は増加したが、負荷電流値をある一定値に制御するためには、再び負荷電流を還流電流状態にして負荷電流値を減少させる動作が必要となる。そのために、Ｔ端子に交流スイッチ１０４Ｔを介して接続されていた出力端子１０２を、交流スイッチ１０４Ｓを介してＳ端子に接続する。これにより、誘導性負荷の負荷電流は出力端子１０２からＳ端子の交流電源（＋５０Ｖ）に還流電流として吸い込まれる。
【００９２】
図４Ｇはその状態を示した図である。図４Ｇでは、交流スイッチ１０４Ｓが通電モードであり、交流スイッチ１０４Ｓを介して出力端子１０２とＴ端子とが低抵抗状態で接続される。この状態を交流スイッチ１０４Ｓによる同期整流状態と呼ぶ。
【００９３】
図４Ｆは、図４Ｅから図４Ｇに状態が遷移する間の状態を示す図である。つまり、図４Ｇの状態は、誘導性負荷のつながった出力端子１０２の接続先をＴ端子からＳ端子へ切り替える時の中間状態を示している。この状態は図４Ｂ又は図４Ｄと類似の状態であるので、詳細な説明は省略し結果だけ述べる。この状態では、Ｔ端子とＳ端子とは絶縁状態であり、Ｒ端子は他の端子と絶縁されている。また、出力端子１０２とＳ端子との間の交流スイッチ１０４Ｓのスイッチング素子１０５Ｂがオフして逆導通モード１となる。また、負荷電流が誘導性負荷を流れるために、当該負荷電流は連続的な電流になる。よって、この負荷電流は、出力端子１０２からＳ端子の交流電源（＋５０Ｖ）にデッドタイム時（ＤＴ時）還流電流として吸い込まれる。このように、Ｔ端子の交流電源（−１００Ｖ）と、Ｓ端子の交流電源（＋５０Ｖ）とが短絡することなしに、負荷電流を駆動電流から還流電流へ切り替えることができる。
【００９４】
また、図４Ｇでは、負荷電流が還流電流状態であるのために負荷電流値は減少したが、負荷電流値をある一定値に制御するためには、再び負荷電流を駆動電流状態にして負荷電流値を増加させる動作が必要となる。この説明のために直接変換回路１００に課せられた外的条件として、ある一定の期間においてＲ端子及びＳ端子には共に＋５０Ｖが印可され、Ｔ端子には−１００Ｖが印可されている。この状態が継続している場合は、図４Ｇに示す交流スイッチ１０４Ｓによる同期整流状態から、再び、図４Ａに示す交流スイッチ１０４Ｔによる駆動状態へ戻る。
【００９５】
図４Ｈは、図４Ｇから図４Ａに状態が遷移する間の状態を示す図である。つまり、図４Ｈの状態は、誘導性負荷のつながった出力端子１０２の接続先をＳ端子からＴ端子へ切り替える時の中間状態を示している。この状態は図４Ｆと同じ状態で、Ｓ端子とＴ端子とは絶縁状態である。また、Ｒ端子は他の端子と絶縁されている。また、図４Ｈにおいては出力端子１０２とＳ端子との間の交流スイッチ１０４Ｓのスイッチング素子１０５Ｂがオフして逆導通モード１となる。また、負荷電流が誘導性負荷を流れるために当該負荷電流は連続的な電流となる。よって、当該負荷電流は出力端子１０２からＳ端子の交流電源（＋５０Ｖ）にデッドタイム時（ＤＴ時）還流電流として吸い込まれる。このように、Ｓ端子の交流電源（＋５０Ｖ）と、Ｔ端子の交流電源（−１００Ｖ）とが短絡することなしに、負荷電流を還流電流から駆動電流へ切り替えることができる。
【００９６】
また、前述の直接変換回路１００に課せられた外的条件は交流電源に関するものであり、この条件は時間経過により刻々と変化して行く。そのため、ある一定の期間においてＲ端子及びＳ端子には共に＋５０Ｖが印可され、Ｔ端子には−１００Ｖが印可されている状態である。この状態が別の状態に変わった場合は、図４Ｇの負荷電流は還流電流状態から図４Ａの交流スイッチ１０４Ｔによる駆動状態へは戻らず、その状態変化に応じて、別の駆動状態になる。従って、直接変換回路１００の外的条件が変化した場合、図４Ａ〜図４Ｈにおける図４Ｇ以降のスイッチング動作は、マトリックスコンバータの制御方法に応じて、図４Ｈから図４Ａを経由して図４Ｇまでに対応する別のスイッチング動作状態に変化する。
【００９７】
この別のスイッチング動作においても直接変換回路１００のスイッチング動作は、交流スイッチ１０４のスイッチング動作の順番が変わるだけで、基本的に図４Ａ〜図４Ｈで説明したものとの同じである。故に本発明の第１の実施形態に直接変換回路１００はマトリックスコンバータの直接変換回路として十分に実用的なものであることが説明できた。
【００９８】
上記で説明したように、交流スイッチ１０４として用いられるスイッチング素子１０５は、ドレイン端子とソース端子との間に電流を流した場合、ドレイン／ソース間電圧にＩＧＢＴのようなＰＮ接合によるオフセット電圧を有さない。これにより、該スイッチング素子１０５は、ＩＧＢＴに比べ、導通損失を小さくできる。従って該交流スイッチ１０４で構成された直接変換回路１００は、ＩＧＢＴで構成された直接変換回路に比べ導通損失を小さくできる。また、スイッチング素子１０５が有する図２Ｃで説明した逆導通特性により、交流スイッチ１０４はダイオードを持たない構成となる。従って該交流スイッチ１０４で構成された直接変換回路１００は、ダイオードによるＰＮ接合によるオフセット電圧もなく、これによる導通損失をなくすことができる。また、直接変換回路１００はダイオードのリカバリー電流によるスイッチング損失の影響も排除できるとともに、ダイオードが減ることにより部品点数の削減と低コスト化と小型化とを実現できる。
【００９９】
なお、本発明の第１の実施形態に係る交流スイッチ１０４として、図５Ａに図示されている構成を用いてもよい。図５Ａに示す交流スイッチ１０４では、スイッチング素子１０５Ａ及び１０５Ｂのソース端子同士が接続され、この２個のうち一方のもののドレイン端子が出力端子１０２にされ、もう一方のもののドレイン端子が交流入力端子１０１に接続されている。
【０１００】
また、図５Ｂは、図５Ａに示す交流スイッチ１０４の動作モードを示す図である。図５Ｂに示すように、図５Ａに示す交流スイッチ１０４は、図３Ａに示す交流スイッチ１０４と同様の働きをすることができる。
【０１０１】
なお、スイッチング素子１０５は、同期整流用ＭＯＳＦＥＴ等の双方向に電流を流せる既存のスイッチング素子であってもよい。この構成でも本発明の第１の実施形態に係る直接変換回路１００は、原理的に動作可能である。この場合も、スイッチング素子１０５のドレイン端子とソース端子との間に電流を流した場合のドレイン／ソース間電圧にＩＧＢＴのようなＰＮ接合によるオフセット電圧を有さないので該スイッチング素子１０５による導通損失を小さくできる。但し、これらの既存のデバイスではソースとドレインとの間に寄生のＰＮ接合ダイオードが存在し、リカバリー電流によるスイッチング損失が発生する点に注意が必要である。
【０１０２】
（第２の実施形態）
本発明の第２の実施形態は、上述したスイッチング素子１０５の具体的な構成の一例を説明する。本発明の第２の実施形態に係るスイッチング素子１０５は、半導体基板の上に形成された窒化物半導体で構成される半導体積層体と、半導体積層体の上に互いに間隔をおいて形成されたドレイン端子及びソース端子と、ドレイン端子とソース端子との間に形成されたゲート端子とを備える。このスイッチング素子１０５について図６を用いて説明する。
【０１０３】
図６は、本発明の第２の実施形態に係るスイッチング素子１０５の断面図である。図６に示すスイッチング素子１０５は、半導体基板の上に形成された窒化物半導体で構成されるノーマリオフ型のヘテロ接合ＦＥＴである。このスイッチング素子１０５は、シリコン基板２０１（半導体基板）と、バッファ層２０２と、半導体積層体２０３と、ソース電極２０６ａと、ドレイン電極２０６ｂと、保護膜２０７と、ゲート電極２０８と、コントロール層２０９と、配線２１０とを含む。また、半導体積層体２０３は、アンドープの窒化ガリウム層２０４と、ｎ型の窒化アルミニウムガリウム層２０５とを含む。
【０１０４】
バッファ層２０２は、シリコン基板２０１の上に形成されている。このバッファ層２０２は窒化アルミニウムと窒化ガリウムとが交互に積層された層である。
【０１０５】
半導体積層体２０３は、バッファ層２０２の上に形成されている。この半導体積層体２０３は、アンドープの窒化ガリウム層２０４と、ｎ型の窒化アルミニウムガリウム層２０５とを含む。ｎ型の窒化アルミニウムガリウム層２０５は、アンドープの窒化ガリウム層２０４の上に形成されている。この２つの層の間のヘテロ界面近傍には２次元電子ガスが発生する。これにより、当該ヘテロ界面付近のキャリア濃度が高くなる。この領域はＦＥＴのチャンネル領域と呼ばれる。
【０１０６】
ソース電極２０６ａは、ソース端子用のオーミック電極であり、ドレイン電極２０６ｂは、ドレイン端子用のオーミック電極である。これらのソース電極２０６ａ及びドレイン電極２０６ｂは、半導体積層体２０３の上に形成されており、チャンネル領域とオーミック接合する。また、ソース電極２０６ａ及びドレイン電極２０６ｂは配線２１０と接続されている。このソース電極２０６ａ及びドレイン電極２０６ｂは、本発明の第１電極及び第２電極に相当し、上記ソース端子及びドレイン端子として機能する。
【０１０７】
コントロール層２０９は、ＦＥＴ特性を制御するｐ型半導体層であり、ソース電極２０６ａとドレイン電極２０６ｂとの間の領域、かつｎ型の窒化アルミニウムガリウム層２０５の上に形成されている。
【０１０８】
ゲート電極２０８は、コントロール層２０９の上には形成されており、コントロール層２０９とオーミック接触している。このゲート電極２０８に与えられる電気信号により、ノーマリオフ型のヘテロ接合ＦＥＴすなわちスイッチング素子１０５のドレイン端子からソース端子へ流れる電流が制御される。つまり、このゲート電極２０８は、上記ゲート端子として機能する。
【０１０９】
ここで、図６に示すように、ドレイン電極２０６ｂからゲート電極２０８までの距離は、ソース電極２０６ａからゲート電極２０８までの距離より長い。これは、ドレイン端子とゲート端子との間の耐圧を、ソース端子とゲート端子との間の耐圧より大きくするためである。なお、このような窒化物半導体で構成されるノーマリオフ型のヘテロ接合ＦＥＴの形成方法についての詳細な説明は上記特許文献２に詳しく記載されているのでこれ以上の説明は省略する。
【０１１０】
図６に示すスイッチング素子１０５は、ＩＧＢＴのように高耐圧であり、かつ大電流駆動できるデバイスである。さらに、このスイッチング素子１０５は、ＩＧＢＴの電流電圧特性におけるＰＮ接合によるオフセット電圧を持たずに、図２Ａ及び図２Ｂで図示したような双方に電流を流す特性を有する。さらに、スイッチング素子１０５は、そのオン抵抗値Ｒｏｎを小さくでき、かつその面積を非常に小さくできる。さらに、スイッチング素子１０５は、図２Ｃに図示した逆導通特性をも有する。それに加え、スイッチング素子１０５は、少数キャリアによる蓄積効果がほとんどなく、ＩＧＢＴのようなターンオフ時のテール電流効果もほとんどない。
【０１１１】
故に、このスイッチング素子１０５を用いた交流スイッチ１０４で構成された直接変換回路１００は、従来のＩＧＢＴで構成された直接変換回路に比べ、導通損失を大幅に小さくできる。またダイオードがないため、ダイオードのリカバリー電流によるスイッチング損失の影響も排除できる。また、ダイオードが減ることにより、直接変換回路１００は、部品点数の削減と低コスト化と小型化とが可能となる。さらに、直接変換回路１００は、ＩＧＢＴに存在するターンオフ時のテール電流もほとんどないために、この効果によりＩＧＢＴで構成した直接変換回路よりさらにスイッチング損失をへらし、より高速にスイッチング動作できる。
【０１１２】
（第３の実施形態）
本発明の第３の実施形態では、上述した交流スイッチ１０４の具体的な構成の一例であって、上記第２の実施形態とは異なる例を説明する。本発明の第３の実施形態に係る交流スイッチ１０４は、半導体基板の上に形成された窒化物半導体で構成される半導体積層体と、半導体積層体の上に互いに間隔をおいて形成された第１出力端子及び第２出力端子と、第１出力端子と第２出力端子との間に形成された第１ゲート端子と第２ゲート端子を備える。この交流スイッチ１０４について図７を用いて説明する。
【０１１３】
図７は、本発明の第３の実施形態に係る交流スイッチ１０４の断面図である。この交流スイッチ１０４は、第２の実施形態で説明した、図６に図示したノーマリオフ型のヘテロ接合ＦＥＴを、２個直列に並べるとともに、そのＦＥＴのドレイン端子部分のチャンネル領域を共通にした構成である。
【０１１４】
この交流スイッチ１０４は、シリコン基板２１１（半導体基板）と、バッファ層２１２と、半導体積層体２１３と、オーミック電極２１６ａ及び２１６ｂと、保護膜２１７と、ゲート電極２１８ａ及び２１８ｂと、コントロール層２１９ａ及び２１９ｂと、配線２２０とを含む。
【０１１５】
バッファ層２１２は、シリコン基板２１１の上に形成されている。このバッファ層２１２は窒化アルミニウムと窒化ガリウムとを交互に積層された層である。
【０１１６】
半導体積層体２１３は、バッファ層２１２の上に形成されている。この半導体積層体２１３は、アンドープの窒化ガリウム層２１４と、ｎ型の窒化アルミニウムガリウム層２１５とを含む。ｎ型の窒化アルミニウムガリウム層２１５は、アンドープの窒化ガリウム層２１４の上に形成されている。この２つの層の間のヘテロ界面近傍には２次元電子ガスが発生する。これにより、当該ヘテロ界面付近のキャリア濃度が高くなる。この領域はＦＥＴのチャンネル領域と呼ばれる。
【０１１７】
オーミック電極２１６ａ及び２１６ｂは、半導体積層体２１３の上に形成されている。オーミック電極２１６ａは、第１の出力端子である第１のソース端子用のオーミック電極である。オーミック電極２１６ｂは、第２の出力端子である第２のソース端子用のオーミック電極である。このオーミック電極２１６ａ及び２１６ｂは、チャンネル領域とオーミック接合する。また、各オーミック電極２１６ａ及び２１６ｂは、配線２２０と接続されている。このオーミック電極２１６ａ及び２１６ｂは、本発明の第１電極及び第２電極に相当し、上記スイッチング素子１０５Ａ及び１０５Ｂのソース端子として機能する。
【０１１８】
コントロール層２１９ａ及び２１９ｂは、オーミック電極２１６ａとオーミック電極２１６ｂとの間の領域、かつｎ型の窒化アルミニウムガリウム層２１５の上に形成されている。このコントロール層２１９ａ及び２１９ｂは、ＦＥＴ特性を制御するｐ型半導体層である。
【０１１９】
ゲート電極２１８ａはコントロール層２１９ａの上に形成されており、ゲート電極２１８ｂは、コントロール層２１９ｂの上に形成されている。コントロール層２１９ａとゲート電極２１８ａとはオーミック接触しており、コントロール層２１９ｂとゲート電極２１８ｂとはオーミック接触している。このゲート電極２１８ａ及び２１８ｂは、交流スイッチ１０４の２つのゲート端子として機能する。
【０１２０】
前述したように、交流スイッチ１０４は１つのゲート端子を有するノーマリオフ型のヘテロ接合ＦＥＴを、２個直列に並べたうえで、そのＦＥＴのドレイン端子部分のチャンネル領域を共通にした構成である。ゲート電極２１８ａに与えられる電気信号に応じて、ゲート電極２１８ａを有する第１のノーマリオフ型のヘテロ接合ＦＥＴは、もう一つの第２のヘテロ接合ＦＥＴと共有しているドレイン領域からソース端子へ流れる電流を制御する。同様に、第２のゲート電極２１８ｂに与えられる電気信号に応じて、ゲート電極２１８ｂを有する第２のノーマリオフ型のヘテロ接合ＦＥＴは、もう一つの第１のヘテロ接合ＦＥＴと共有しているドレイン領域からソース端子へ流れる電流を制御する。
【０１２１】
なお、図７では、ゲート電極２１８ａからゲート電極２１８ｂまでの距離がゲート電極２１８ａからオーミック電極２１６ａまでの距離及びゲート電極２１８ｂからオーミック電極２１６ｂまでの距離より長い。これは、ゲート電極２１８ａとゲート電極２１８ｂとの間の領域は、先ほど説明したように、２つのヘテロ接合ＦＥＴを直列に接続したときの共有のドレイン領域であるためである。つまり、第２の実施形態で説明したように、ドレイン端子とゲート端子との間の耐圧のほうがソース端子とゲート端子との間の耐圧より大きいことが要求されているからである。また、このような窒化物半導体で構成されるノーマリオフ型のヘテロ接合ＦＥＴの形成方法についての詳細な説明は上記特許文献２に詳しく記載されているのでこれ以上の説明は省略する。
【０１２２】
図７のように形成された交流スイッチ１０４は、前述の第２の実施形態で説明した効果を有する。それに加え、第２の実施形態では２個のスイッチング素子１０５が必要であったが、第３の実施形態では１個のスイッチング素子を用いて交流スイッチを構成する。これにより、直接変換回路１００に用いられるスイッチング素子の個数が減るので、直接変換回路１００をより小型化できる。
【０１２３】
また、交流スイッチ１０４は、ドレイン領域を共有した構成のため、交流スイッチ１０４のサイズを、スイッチング素子１０５を２個直列に接続した場合のサイズに比べ、小さくできる。
【０１２４】
（第４の実施形態）
第４の実施形態では、上述した直接変換回路１００を駆動する方法及びこれらの直接変換回路１００を駆動するマトリックスコンバータ制御装置について説明する。具体的には、３相交流電圧から１相ＰＷＭ信号を出力する３相交流入力１相ＰＷＭ出力のマトリックスコンバータ制御装置について説明する。
【０１２５】
図８は、本発明の第４の実施形態に係るマトリックスコンバータ制御装置３００のブロック図である。
【０１２６】
図８に示すマトリックスコンバータ制御装置３００は、３相交流信号を、ＰＷＭを用いて１相交流信号に変換する。このマトリックスコンバータ制御装置３００は、入力電圧検出回路３１０と、ＰＷＭ制御部３２０と、３相交流入力１相ＰＷＭ出力のマトリックスコンバータ３３０とを備える。また、マトリックスコンバータ３３０は、直接変換回路１００と、駆動制御部３６０とを備える。
【０１２７】
ここで、入力電圧検出回路３１０、ＰＷＭ制御部３２０、及び駆動制御部３６０は、第１の実施形態で述べたマトリックスコンバータ制御部に相当する。
【０１２８】
入力電圧検出回路３１０は、交流入力端子１０１に供給される３相交流入力電圧を検出する。この入力電圧検出回路３１０は、３相交流入力電圧に応じてゲート制御回路３３２を制御するためのゲート制御信号を生成する。具体的には、入力電圧検出回路３１０は、３相交流入力信号の各相の電圧値を検出する。
【０１２９】
駆動制御部３６０は、ＰＷＭ制御信号を用いて６つのゲート信号を生成することにより、直接変換回路１００を制御する。
【０１３０】
具体的には、駆動制御部３６０は、所定の期間ごとに、入力電圧検出回路３１０の検出結果を用いて、３相交流信号のうち電圧の絶対値が最も高い相の信号である第１相信号と、３相交流信号のうち第１相信号以外の第２相信号と、３相交流信号のうち第１相信号及び第２相信号以外の第３相信号とを判別する。そして、駆動制御部３６０は、交流入力端子１０１を介して第３相信号が供給される交流スイッチ１０４である第３交流スイッチを遮断状態とする。また、駆動制御部３６０は、交流入力端子１０１を介して第１相信号が供給される交流スイッチ１０４である第１交流スイッチと、交流入力端子１０１を介して第２相信号が供給される交流スイッチ１０４である第２交流スイッチとを用いて、第１相信号及び第２相信号から１相交流信号を生成し、生成した１相交流信号を出力端子１０２へ出力する。
【０１３１】
また、駆動制御部３６０は、第１相信号以外の２つの相の信号のうち、第２相信号と判別する信号を、所定の期間ごとに切り替える。
【０１３２】
この駆動制御部３６０は、ゲート制御回路３３２と、ＰＷＭ駆動信号生成回路３３１とを備える。
【０１３３】
ＰＷＭ制御部３２０は、ＰＷＭ制御信号「ＰＷＭ」と、ＰＷＭ駆動タイミング信号「ＣＫ１２」を生成する。ＰＷＭ制御信号は、直接変換回路１００に供給される６つのゲート信号の元となる信号である。このＰＷＭ制御部３２０は、三角波を生成する三角波回路３２１と、比較器３２２とを備える。比較器３２２は、三角波回路３２１により生成された三角波と正弦波プロファイルとを比較することによりＰＷＭ制御信号を生成する。
【０１３４】
ＰＷＭ駆動信号生成回路３３１は、ＰＷＭ制御信号を用いてＰＷＭ駆動信号「ＬＧ」及び「ＵＧ」を生成する。
【０１３５】
ゲート制御回路３３２は、ＰＷＭ駆動信号「ＬＧ」及び「ＵＧ」とＰＷＭ駆動タイミング信号「ＣＫ１２」とゲート制御信号とに応じて６つのゲート信号を生成する。このゲート制御回路３３２は、下段ゲート制御回路３３５と、上段ゲート制御回路３３６とを含む。下段ゲート制御回路３３５は、ＰＷＭ駆動信号「ＬＧ」とＰＷＭ駆動タイミング信号「ＣＫ１２」とゲート制御信号とに応じて、３つのスイッチング素子１０５Ａに供給する３つのゲート信号を生成する。上段ゲート制御回路３３６は、ＰＷＭ駆動信号「ＵＧ」とＰＷＭ駆動タイミング信号「ＣＫ１２」とゲート制御信号とに応じて、３つのスイッチング素子１０５Ｂに供給する３つのゲート信号を生成する。
【０１３６】
図９は、図８に図示したマトリックスコンバータ制御装置３００の動作時のタイミング波形を示す図である。この図を用いてマトリックスコンバータ制御装置３００の動作を説明する。
【０１３７】
３相交流電源は文字通り交流であるため、経時的に電源電圧が変化する。図９ではこの交流電源の変化を時間的な変化でなく、電気角の変化で記述している。また、図９では紙面の制約上の理由で交流入力電源の電気角が０度から２１０度までの場合しか描かれていない。しかしながら、このマトリックスコンバータ制御装置３００の駆動方法の説明は、基本的には図９のタイミング図で３０度から１５０度の区間の動作説明をすれば、十分に理解できる。以後、この３０度から１５０度の区間について動作を説明する。
【０１３８】
図９の各信号の名称は図８に図示した信号名に対応している。図９の上側にある３つの正弦波波形はＲ端子、Ｓ端子、及びＴ端子に入力される３相交流電源の電圧波形である。この説明では各交流電源電圧は−１００Ｖから＋１００Ｖまでの範囲を正弦波状に変化し、各交流電源の位相は１２０度ずつずれているとしている。図９において、この３相の交流入力端子電圧の上に、１５０Ｖ近辺に破線で図示されている波形についてはこの後でマトリックスコンバータの制御方法の説明について使う波形である。この波形については、そこで説明する。
【０１３９】
３相の交流入力端子電圧の下にある「正弦波プロファイル」と「三角波」と「ＰＷＭ」と「ＣＫ１２」は図８に図示されているＰＷＭ制御部３２０に関する信号である。
【０１４０】
「正弦波プロファイル」は、実使用においてはこのマトリックスコンバータ３３０の出力端子１０２のＰＷＭ出力電圧の平均値を正弦波状に出力するための信号である。この信号と「三角波」とから比較器３２２を用いてＰＷＭ信号「ＰＷＭ」を生成する。「正弦波プロファイル」を任意の周波数の正弦波波形にすると、「ＰＷＭ」はそのデューティが「正弦波プロファイル」と同じ正弦波状のＰＷＭ信号となる。この実施形態の説明では、図９での説明をしやすくするために「正弦波プロファイル」は、「ＰＷＭ」のデューティがある固定値となるように、ＤＣ値としている。なお、この実施形態ではＰＷＭ信号「ＰＷＭ］を生成するために、ＰＷＭ制御部３２０に、「正弦波プロファイル」信号と「三角波」信号を導入しているが、必ずしもこのようにする必要はなく、デジタル的な信号処理でＰＷＭ信号「ＰＷＭ」を生成してもよい。
【０１４１】
「ＣＫ１２」は、図８に図示されているＰＷＭ制御部３２０で生成されるＰＷＭ駆動タイミング信号である。このＰＷＭ駆動タイミング信号「ＣＫ１２」は、ゲート制御回路３３２で生成されるゲート信号の制御に用いられる。また、このＰＷＭ駆動タイミング信号「ＣＫ１２」は、ＰＷＭ信号「ＰＷＭ」に同期して出力される。後で説明するが、マトリックスコンバータ制御装置３００の出力端子１０２から出力されるＰＷＭ出力は２回のＰＷＭ動作の出力をひとつのＰＷＭ出力と考えて制御されている。「ＣＫ１２］はこの２回のＰＷＭ動作を切り替えるために用いられる信号である。
【０１４２】
「ＵＧ」及び「ＬＧ］は、図８に図示されているＰＷＭ駆動信号生成回路３３１から出力されるＰＷＭ駆動信号であり、ＰＷＭ信号「ＰＷＭ」が波形整形された信号である。この「ＵＧ」及び「ＬＧ」は、図１１に図示されている通常の半ブリッジ・インバータ回路にも用いられるＰＷＭ信号である。なお、この半ブリッジ・インバータ回路については後で説明する。「ＵＧ」はインバータの上アームのスイッチング素子の駆動信号であり、「ＬＧ」はインバータの下アームのスイッチング素子の駆動信号である。
【０１４３】
「ＲＧ２」、「ＲＧ１」、「ＳＧ２」、「ＳＧ１」、「ＴＧ２」、「ＴＧ１」は図８に図示されている６つのスイッチング素子１０５の各ゲート電圧信号（ゲート／ソース間電圧）である。この後の説明と関連づけるために「ＲＧ２」、「ＳＧ２」及び「ＴＧ２」を下側ゲート電圧信号と呼び、「ＲＧ１」、「ＳＧ１」及び「ＴＧ１」を上側ゲート電圧信号と呼ぶ。
【０１４４】
「ＲＧ２」、「ＳＧ２」及び「ＴＧ２」は、上記の「ＣＫ１２」及び「ＬＧ」と、入力電圧検出回路３１０で生成されるゲート制御信号とを用いて、ゲート制御回路３３２で波形整形された信号である。この「ＲＧ２」、「ＳＧ２」及び「ＴＧ２」は、「ＬＧ］信号の立下りエッジのタイミングで波形整形されて出力される。
【０１４５】
「ＲＧ１」、「ＳＧ１」及び「ＴＧ１」は、上記の「ＣＫ１２」及び「ＵＧ」と、図８に図示されている入力電圧検出回路３１０で生成されたゲート制御信号とを用いて、ゲート制御回路３３２で波形整形された信号である。この「ＲＧ１」、「ＳＧ１」及び「ＴＧ１」は「ＵＧ］信号の立ち上りエッジのタイミングで波形整形されて出力される。
【０１４６】
ゲート電圧信号「ＲＧ２」、「ＲＧ１」、「ＳＧ２」、「ＳＧ１」、「ＴＧ２」、及び「ＴＧ１」が図９に図示されているようになると、マトリックスコンバータ３３０の出力端子１０２に出力されるＰＷＭ出力電圧は、図９に図示されている「出力端子電圧」のような波形となる。この図９の場合では、図４Ａ〜図４Ｈに図示されているように、負荷電流は出力端子１０２から吸い込まれるものと設定している。
【０１４７】
また、図９の「出力端子電圧」のＰＷＭ波形は、「正弦波プロファイル」をＤＣ値に設定した状態での、マトリックスコンバータの適切な出力波形となっている。「正弦波プロファイル」をＤＣ値に設定することで、「ＰＷＭ」のデューティをある固定値にできる。このように、本発明に係るマトリックスコンバータ制御装置３００が適切な制御動作をしていることがわかる。ちなみに、第１の実施形態において図４Ａ〜図４Ｈで説明した直接変換回路１００の動作は、図９では交流入力電気角の３０度から５０度直前の状態である。さらに話が逸脱するが、図９では、ＰＷＭ制御信号「ＰＷＭ」の周波数は、便宜上、交流電源の周波数の３６倍にしている。実際の使用では、一般的に「ＰＷＭ」の周波数は交流電源の周波数の１００倍以上となっている。
【０１４８】
図１０は、図８で図示されている入力電圧検出回路３１０、ＰＷＭ駆動信号生成回路３３１及びゲート制御回路３３２の具体的な構成を示す図である。この図１０を用いて、これらの動作を説明する。なお、各信号の極性は以下に例示する通りである必要は無く、技術の常識の範囲で極性は任意に設定してよい。
【０１４９】
入力電圧検出回路３１０は、交流入力端子１０１であるＲ端子、Ｓ端子及びＴ端子に入力される各交流電源電圧Ｒ、Ｓ及びＴの各々についてのゼロクロス検出部３１１Ｒ、３１１Ｓ及び３１１Ｔを備える。なお、ゼロクロス検出部３１１Ｒ、３１１Ｓ及び３１１Ｔを特に区別しない場合には、ゼロクロス検出部３１１と記す。このゼロクロス検出部３１１は、入力電圧が０Ｖ以上であればＨレベルを出力し、入力電圧が０Ｖ以下であればＬレベルを出力する。入力電圧検出回路３１０は、３つのゼロクロス検出部３１１を用いて、３相交流電源の各交流電源電圧のゼロクロスを検出して、各相に対応するゲート制御信号ＲＤ、ＳＤ及びＴＤをゲート制御回路３３２へ出力する。
【０１５０】
ＰＷＭ駆動信号生成回路３３１は図１０に図示されていないＰＷＭ制御部３２０から送られてきたＰＷＭ制御信号を、図１０に図示されている遅延回路で構成された回路で処理して、２つのＰＷＭ駆動信号「ＵＧ」及び「ＬＧ」を生成する。具体的には、図９に示すように、「ＵＧ」及び「ＬＧ」は「ＰＷＭ」に同期した信号である。また、「ＵＧ」及び「ＬＧ」は、その一方がＨレベル（アクティブ）の場合に、他方がＬレベル（非アクティブ）となる。また、「ＵＧ」及び「ＬＧ」の一方がＨレベルになる期間と、他方がＬレベルになる期間との間には、「ＵＧ」及び「ＬＧ」の両方がＬレベルになる期間が存在する。
【０１５１】
また、前述したように、「ＵＧ」及び「ＬＧ」は、この後で説明する、図１１に図示されている通常の半ブリッジ・インバータ回路に用いられるＰＷＭ駆動信号と同様である。「ＵＧ」はインバータの上アームのスイッチング素子の駆動信号であり、「ＬＧ」はインバータの下アームのスイッチング素子の駆動信号である。本発明の第４の実施形態に係るマトリックスコンバータ制御装置３００では「ＵＧ」及び「ＬＧ」は直接変換回路１００の交流スイッチ１０４を駆動するゲート電圧信号を生成するために用いられる。
【０１５２】
ゲート制御回路３３２は、図１０に図示されているように、３つの下段ゲート制御部３３７Ｒ、３３７Ｓ及び３３７Ｔと、３つの上段ゲート制御部３３８Ｒ、３３８Ｓ及び３３８Ｔとを備える。なお、下段ゲート制御部３３７Ｒ、３３７Ｓ及び３３７Ｔを特に区別しない場合には、下段ゲート制御部３３７と記す。同様に、上段ゲート制御部３３８Ｒ、３３８Ｓ及び３３８Ｔを特に区別しない場合には、上段ゲート制御部３３８と記す。
【０１５３】
３つの下段ゲート制御部３３７は３つとも同じ回路構成である。同じく３つの上段ゲート制御部３３８も３つとも同じ回路構成である。３つの下段ゲート制御部３３７は前述した直接変換回路１００の下側ゲート電圧信号「ＲＧ２」、「ＳＧ２」及び「ＴＧ２」の基となる下側ゲート信号「ＲＧ２ａ」、「ＳＧ２ａ」及び「ＴＧ２ａ」を生成する。同様に３つの上段ゲート制御部３３８は前述した直接変換回路１００の上側ゲート電圧信号「ＲＧ１」、「ＳＧ１」及び「ＴＧ１」の基となる上側ゲート信号「ＲＧ１ａ」、「ＳＧ１ａ」及び「ＴＧ１ａ」を生成する。
【０１５４】
各下段ゲート制御部３３７は、入力電圧検出回路３１０から供給されるゲート制御信号「ＲＤ」、「ＳＤ」及び「ＴＤ」と、ＰＷＭ制御部３２０から供給されるＰＷＭ駆動タイミング信号「ＣＫ１２」と、ＰＷＭ駆動信号生成回路３３１から供給されるＰＷＭ信号「ＬＧ」とを、図１０に図示されている回路で信号処理することで、下側ゲート信号「ＲＧ２ａ」、「ＳＧ２ａ」及び「ＴＧ２ａ」を生成する。ここで、下側ゲート信号「ＲＧ２ａ」、「ＳＧ２ａ」及び「ＴＧ２ａ」は、図９に示された下側ゲート電圧信号「ＲＧ２」、「ＳＧ２」及び「ＴＧ２」と同じタイミングで変化する信号である。
【０１５５】
同様に、各上段ゲート制御部３３８は、入力電圧検出回路３１０から供給されるゲート制御信号ＲＤ、ＳＤ及びＴＤと、ＰＷＭ制御部３２０から供給されるＰＷＭ駆動タイミング信号ＣＫ１２と、ＰＷＭ駆動信号生成回路３３１から供給されるＰＷＭ信号「ＵＧ」とを、図１０に図示されている回路で信号処理することで、上側ゲート信号ＲＧ１ａ、ＳＧ１ａ及びＴＧ１ａを生成する。この上側ゲート信号ＲＧ１ａ、ＳＧ１ａ及びＴＧ１ａは、図９に示された下側ゲート電圧信号ＲＧ１、ＳＧ１及びＴＧ１と同じタイミングで変化する信号である。
【０１５６】
以上のようにして図１０に図示された入力電圧検出回路３１０とＰＷＭ駆動信号生成回路３３１とゲート制御回路３３２は、図９に図示されたタイミング波形を実現する適切な実施形態であることがわかった。また、この実施形態からわかるように、本発明の第４の実施形態に係るマトリックスコンバータ制御装置３００は、本発明の第１の実施形態から第３の実施形態に係る直接変換回路１００を用いて、複雑なデジタル処理をすることなしに簡単なロジック回路でマトリックスコンバータ動作を実現できる。
【０１５７】
なお、図９に図示されたマトリックスコンバータ制御装置３００の出力波形は、本発明に係る直接変換回路１００を念頭においてマトリックスコンバータ３３０にこの直接変換回路１００の適用を考えた時に考案した波形図である。この考え方は、通常のインバータに、本発明の第１の実施形態に係る交流スイッチ１０４を適用した場合の考え方を基に、その考えを拡張することにより、達成したものである。この点について以下に説明をする。これにより、本発明に係る直接変換回路１００と、本発明に係るマトリックスコンバータの制御方法又はマトリックスコンバータ制御装置３００とを加え合わせることで、いかに簡単に、かつ直感的に、従来のインバータ制御装置又はインバータ駆動方法から新たなマトリックスコンバータ制御装置３００又はマトリックスコンバータ駆動方法が生み出せるかを理解できるはずである。
【０１５８】
図１１は従来からある半ブリッジ・ＰＷＭ出力のインバータ制御装置５００のブロック図である。このインバータ制御装置５００は、半ブリッジ・インバータ回路５１０と、ＰＷＭ制御部５２０と、ＰＷＭ駆動信号生成回路５３１とを備える。
【０１５９】
ここでは、半ブリッジ・インバータ回路５１０の出力段のスイッチング素子としてパワーＭＯＳＦＥＴ等のデバイスを想定している。該スイッチング素子に並列に接続されているダイオードはパワーＭＯＳＦＥＴ等に寄生するダイオード又は外付けのフリーホイール・ダイオードを意味している。これらのデバイスは、高電圧のＤＣ電源電圧が供給されるＤＣ入力端子Ｐと、低電圧のＤＣ電源電圧が供給されるＤＣ入力端子Ｎと、出力端子とに対して、図１１の半ブリッジ・インバータ回路５１０内に図示されているように接続される。
【０１６０】
ＰＷＭ制御部５２０は、図８に図示したマトリックスコンバータ制御装置３００のＰＷＭ制御部３２０に対して、ＰＷＭ駆動タイミング信号「ＣＫ１２」を生成する点を除けば、基本的には同じものである。
【０１６１】
ＰＷＭ駆動信号生成回路５３１は、図８に図示したＰＷＭ駆動信号生成回路３３１と同じものである。ＰＷＭ駆動信号生成回路５３１が生成するＰＷＭ信号「ＵＧ」は、半ブリッジ・インバータ回路５１０のレベルシフト回路と上アームのプリドライブ回路とを介して上アームのスイッチング素子のゲートを駆動する。これにより、上アームのスイッチング素子がオン動作する。その結果、出力端子は該上アームのスイッチング素子を介在してＤＣ入力端子Ｐに短絡した状態になる。
【０１６２】
ＰＷＭ駆動信号生成回路５３１により生成されるＰＷＭ信号「ＬＧ」は、半ブリッジ・インバータ回路５１０のレベルシフトと下アームのプリドライブ回路とを介して下アームのスイッチング素子のゲートを駆動する。これにより、下アームのスイッチング素子がオン動作する。その結果、出力端子は該下アームのスイッチング素子を介在してＤＣ入力端子Ｎに短絡した状態になる。
【０１６３】
該２つのスイッチング素子が同時にオン動作すると、上記ＤＣ入力端子ＰとＤＣ入力端子Ｎとが該２つスイッチング素子を介して短絡状態になるために、高電圧のＤＣ電源電圧から低電圧のＤＣ電源電圧へ大電流が流れる貫通状態に至る。この状態を防止するために該２つのスイッチング素子が同時にオフしている状態を経由して、２つのスイッチング素子のオンとオフとを切り換える。この２つのスイッチング素子のそれぞれオンとオフとの切り換り遷移時において該２つのスイッチング素子が同時にオフしている状態はデッドタイムと呼ばれる。この期間では、該２つのスイッチング素子はともにオフしているので出力端子に接続されている誘導性負荷の負荷電流は、上記のダイオードを経由して、ＤＣ入力端子Ｐ又はＤＣ入力端子Ｎに流れる。
【０１６４】
以上が、図１１に図示されている半ブリッジ・ＰＷＭ出力のインバータ制御装置５００の動作である。次に、図９に示すタイミング波形を見直して、そこから、本発明に係るマトリックスコンバータ制御装置３００と、図１１に図示されたインバータ制御装置５００における半ブリッジ・インバータ回路５１０との動作の関連性を考察する。
【０１６５】
図１２Ａ、図１２Ｂ、図１２Ｃ及び図１２Ｄはそれぞれ、図９において、交流入力電気角が３０度前後、４０度前後、９０度前後及び１００度前後でのスイッチング素子１０５の各ゲート状態を示す図である。
【０１６６】
図１２Ａにおいて、＋５０Ｖが印可されている端子Ｒを図１１の半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｐとみなして、−１００Ｖが印可されている端子Ｔを図１１の半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｎとみなす。そうすると、図１２Ａの状態は、図１１の半ブリッジ・インバータ回路５１０においてＤＣ入力端子Ｐに５０Ｖを印可し、ＤＣ入力端子Ｎには−１００Ｖを与えた場合での上記インバータ動作と等価であることが図３Ｂの説明からわかる。同様に図１２Ｂにおいても端子Ｒを端子Ｓに置き換えれば、この等価性が成り立つことが判る。
【０１６７】
図１２Ｃと図１２Ｄでは、＋１００Ｖが印可されている端子Ｒを図１１の半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｐとみなす。図１２Ｃの場合では−５０Ｖが印可されている端子Ｓを図１１の半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｎとみなす。図１２Ｄの場合では−５０Ｖが印可されている端子Ｔを図１１の半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｎとみなす。そうすると、図１２Ｃ及び図１２Ｄの状態は、図１１の半ブリッジ・インバータ回路５１０においてＤＣ入力端子Ｐに１００Ｖを印可し、ＤＣ入力端子Ｎには−５０Ｖを与えた場合での上記インバータ動作と等価であることが図３Ｂの説明からわかる。
【０１６８】
以上のことから、マトリックスコンバータを設計する上での第１の観点として判ったことは以下の通りである。
【０１６９】
（マトリックスコンバータ設計上の第１の観点）
本発明に係る直接変換回路１００を従来の半ブリッジ・インバータ回路５１０に置き換え、従来の半ブリッジ・インバータ回路５１０のＰＷＭ駆動信号「ＵＧ」及び「ＬＧ」を直接変換回路１００の６つのゲート端子にうちのある特定の２つのゲート端子に印可して、かつ他の４つのゲート端子の条件を適切に設定する手段が確立できたなら、３相交流電源のうち２相の交流電源を意図的に選択できる。そして、選択した電源間で半ブリッジ・インバータ回路５１０と同様の動作が可能となる。
【０１７０】
直接変換回路１００のこの６つのゲート端子の条件を常に適切に与える手段があれば、絶えず３相交流電源の正電圧の交流電源から負荷を駆動する電流を吐き出させ、かつ、３相交流電源の負電圧の交流電源に負荷電流を吸い込ませる動作を、直接変換回路１００を用いて実現できる。
【０１７１】
この第１の観点では、直接変換回路１００を用いて３相交流電源を半ブリッジ・インバータ回路５１０の２つのＤＣ電源のように利用して負荷電流を取り出せることは確認できた。しかし、３相交流電源は経時的に変化するために３相交流電源から取り出した２つの電源を、ＤＣ電源とみなせるように、当該２つの電源を選択して取り出す方法を確立する必要がある。これをマトリックスコンバータ設計上の第２の観点と考えると、以下の方法が電源の選択方法として直感的にも判りやすく、本発明ではこの方法を第２の観点として用いた。
【０１７２】
（マトリックスコンバータ設計上の第２の観点）
３相交流電源の全交流入力角３６０度を６０度毎の６つの領域にわけ、各領域での交流電源電圧の絶対値が最大の相を選択する。
【０１７３】
絶対値が最大の相の交流電源電圧が負電圧であるならば、その相を半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｎとなるように設定し、他の２相を交代にＤＣ入力端子Ｐとなるように電源を選択する。
【０１７４】
絶対値が最大の相の交流電源電圧が正電圧であるならば、その相を半ブリッジ・インバータ回路５１０のＤＣ入力端子Ｐとなるように設定し、他の２相を交代にＤＣ入力端子Ｎとなるように電源を選択する。
【０１７５】
この第２の観点を説明するために上記の図９を参照する。図９において、３相の交流入力端子電圧の上に、１５０Ｖ近辺に破線で図示されている波形は、上記の第２の観点を説明するための波形である。上記の第２の観点に基づいて３つの交流電源から２つの電源を選択して半ブリッジ・インバータ回路５１０と同様の動作をすれば、この仮想の半ブリッジ・インバータ回路のＤＣ入力端子ＰとＤＣ入力端子Ｎとの間の電圧差は点線波形の形状となる。言い換えるとこの点線波形は、該仮想インバータの電源電圧の平均値である。なお、この点線波形の電圧値は交流入力電気角に対して、完全なＤＣ値とはなっていないが、マトリックスコンバータとしては十分に動作可能なものである。また実際の使用では、一般的に負荷電流に対して電流量の負帰還動作をさせるので、この点線波形の電圧値が完全なＤＣ値となっていないことは問題とはならない。
【０１７６】
また、上記のＰＷＭ駆動タイミング信号ＣＫ１２は上記のマトリックスコンバータ設計上の第２の観点の半ブリッジ・インバータ回路５１０のＤＣ入力端子として３相の交流電源のうち、選択する２相を交互に入れ代えるために使われている。
【０１７７】
以上のように、第４の実施形態は、上記第１から第３の実施形態の直接変換回路を駆動する方法及びこれらの直接変換回路を駆動するマトリックスコンバータ制御装置に関するものであり、特に３相交流入力信号からＰＷＭを用いて１相交流出力信号を生成する３相交流入力１相ＰＷＭ出力マトリックスコンバータ制御装置に関するものであった。
【０１７８】
この第４の実施形態では、該直接変換回路１００がもつ上記マトリックスコンバータ設計上の第１の観点の特長を生かし、かつ上記マトリックスコンバータ設計上の第２の観点の３相交流電源の選択方法を取り入れた。これにより、図１１に図示した従来の半ブリッジ・ＰＷＭ出力インバータ制御装置５００に、図８で図示されている直接変換回路１００と簡単なロジック回路のゲート制御回路３３２と入力電圧検出回路３１０とをつけ加えただけのマトリックスコンバータ制御装置３００の構成で、簡単にかつ直感的に、既存の半ブリッジ・ＰＷＭインバータ制御装置５００の駆動システムから該マトリックスコンバータ制御装置３００へのシステム変更ができる。
【０１７９】
（第５の実施形態）
第５の実施形態では、上述した第４の実施形態に係るマトリックスコンバータ制御装置の変形例について説明する。
【０１８０】
図１３は、第５の実施形態に係るマトリックスコンバータ制御装置３０１のブロック図である。このマトリックスコンバータ制御装置３０１は、図８に図示された第４の実施形態に係るマトリックスコンバータ制御装置３００にＰＷＭゲイン補正回路３４０を付け加えた構成である。
【０１８１】
このマトリックスコンバータ制御装置３０１では、入力電圧検出回路３１０は、３相の交流入力の各入力振幅電圧の関係に応じてＰＷＭ出力補正信号３４１を生成する。具体的には、ＰＷＭ出力補正信号３４１は、３相交流信号のうち、最も絶対値が大きい第１相信号と、それ以外の第２相信号との差分の絶対値を示す。
【０１８２】
ＰＷＭゲイン補正回路３４０は、上記ＰＷＭ出力補正信号３４１に応じてＰＷＭゲイン補正信号３４２を生成する。このＰＷＭゲイン補正信号３４２は、ＰＷＭ出力補正信号３４１で示される差分の絶対値が一定の場合に生成される１相交流信号に、直接変換回路１００が生成する１相交流信号が近づくように、ＰＷＭ制御信号を補正するための信号である。
【０１８３】
ＰＷＭ制御部３２０は、ＰＷＭゲイン補正信号３４２に応じてＰＷＭ制御信号のＰＷＭデューティを補正する。
【０１８４】
この一連の動作は、図９において一番上に破線で図示されている、３つの交流電源から２つの電源を選択して半ブリッジ・インバータ回路動作をした時の仮想の半ブリッジ・インバータ回路の電源電圧の平均値を補正するように作用する。これにより、この仮想の半ブリッジ・インバータ回路の電源電圧の平均値を交流入力電気角に対してよりＤＣ値に近づけることができる。
【０１８５】
この仮想の半ブリッジ・インバータ回路の電源電圧の平均値に対する補正は、第４の実施形態の説明においても述べたが、一般的に負荷電流に対して電流量の負帰還動作をさせた場合はあまり重要でない。一方で、負荷電流に対して電流量の負帰還動作をさせないマトリックスコンバータの制御システムでは、負荷電流に交流電気角に対するリップルを減らす効果がある。
【０１８６】
（第６の実施形態）
第６の実施形態では、上記第１から第３の実施形態の直接変換回路１００を用いた３相交流電圧から２相ＰＷＭ信号を生成する３相交流入力２相ＰＷＭ出力のマトリックスコンバータ制御装置を説明する。なお、以下では、第４の実施形態との相違点を主に説明し、重複する説明は省略する。
【０１８７】
図１４は、本発明の第６の実施形態に係る３相交流入力２相ＰＷＭ出力のマトリックスコンバータ制御装置３０２のブロック図である。
【０１８８】
図１４に示すマトリックスコンバータ制御装置３０２は、３相交流信号を、パルス幅変調を用いて２相交流信号に変換する。このマトリックスコンバータ制御装置３０２は、入力電圧検出回路３１０と、ＰＷＭ制御部３２０と、３相交流入力２相ＰＷＭ出力のマトリックスコンバータ３５０とを備える。
【０１８９】
３相交流入力２相ＰＷＭ出力のマトリックスコンバータ３５０は、２個の３相交流入力１相ＰＷＭ出力のマトリックスコンバータ３３０Ｆ及び３３０Ｒを含む。これらのマトリックスコンバータ３３０Ｆ及び３３０Ｒは、図８に図示された３相交流入力１相ＰＷＭ出力のマトリックスコンバータ３３０と同様の構成である。マトリックスコンバータ制御装置３０２は、この２つのマトリックスコンバータ３３０Ｆ及び３３０Ｒの２つの出力端子間に接続されている負荷を駆動する。
【０１９０】
また、図１４に示す入力電圧検出回路３１０の機能は、図８に図示された入力電圧検出回路３１０と同様である。また、図１４に示すＰＷＭ制御部３２０は、図８に図示されたＰＷＭ制御部３２０に対して、マトリックスコンバータ３３０Ｆに供給するＰＷＭ制御信号ＦＰＷＭＣを生成し、マトリックスコンバータ３３０Ｒに供給するＰＷＭ制御信号ＲＰＷＭＣを生成する点が異なる。
【０１９１】
この構成により、本発明の第１から第３の実施形態に係る直接変換回路１００を適切に駆動する３相交流入力２相ＰＷＭ出力のマトリックスコンバータ制御装置３０２を実現できる。
【０１９２】
図１５は、従来からあるＤＣ電源から任意の周波数の交流電力を取り出す既存のＨブリッジ・ＰＷＭのインバータ制御装置５０１の構成を示すブロック図である。
【０１９３】
また、第６の実施形態に係るマトリックスコンバータ制御装置３０２は、図１５に図示するＨブリッジ・ＰＷＭのインバータ制御装置５０１の駆動システムからシステム変更を容易にできるという特長を有する。
【０１９４】
なお、このマトリックスコンバータ制御装置３０２の駆動方法は、図１５に図示するインバータ制御装置５０１の駆動方法と、第４の実施形態で説明したマトリックスコンバータ制御装置３００の駆動方法及び設計方法から容易に導き出せるので、詳細な説明は省略する。
【０１９５】
（第７の実施形態）
第７の実施形態では、上述した第６の実施形態に係るマトリックスコンバータ制御装置に、上述した第５の実施形態と同様の変形を行った場合について説明する。
【０１９６】
図１６は、本発明の第７の実施形態に係る３相交流入力２相ＰＷＭ出力のマトリックスコンバータ制御装置３０３のブロック図である。
【０１９７】
このマトリックスコンバータ制御装置３０３は図１４に図示された第６の実施形態に係るマトリックスコンバータ制御装置３０２にＰＷＭゲイン補正回路３４０を付け加えた構成である。
【０１９８】
このマトリックスコンバータ制御装置３０３では、入力電圧検出回路３１０は、３相の交流入力の各入力振幅電圧の関係に応じてＰＷＭ出力補正信号３４１を生成する。ＰＷＭゲイン補正回路３４０は、上記ＰＷＭ出力補正信号３４１に応じてＰＷＭ制御部３２０で生成されたＰＷＭ制御信号ＦＰＷＭＣ及びＲＰＷＭＣを補正するためのＰＷＭゲイン補正信号３４２を生成する。ＰＷＭ制御部３２０は、該ＰＷＭゲイン補正信号３４２に応じてＰＷＭ制御信号ＦＰＷＭＣ及びＲＰＷＭＣのＰＷＭデューティを補正する。
【０１９９】
この一連の動作は、図９において一番上に破線で図示されている、３つの交流電源から２つの電源を選択して半ブリッジ・インバータ回路動作をした時の仮想の半ブリッジ・インバータ回路の電源電圧の平均値を補正するように作用する。これにより、この仮想の半ブリッジ・インバータ回路の電源電圧の平均値を交流入力電気角に対してよりＤＣ値に近づけることができる。
【０２００】
この仮想の半ブリッジ・インバータ回路の電源電圧の平均値に対する補正は、第４の実施形態の説明においても述べたが、一般的に負荷電流に対して電流量の負帰還動作をさせた場合はあまり重要でない。一方で、負荷電流に対して電流量の負帰還動作をさせないマトリックスコンバータの制御システムでは、負荷電流に交流電気角に対するリップルを減らすことに効果がある。
【０２０１】
（第８の実施形態）
第８の実施形態では、上記第１から第３の実施形態に係る直接変換回路１００を用いた３相交流入力信号から３相ＰＷＭ信号を生成する３相交流入力３相ＰＷＭ出力のマトリックスコンバータ制御装置について説明する。
【０２０２】
図１７は、本発明の第８の実施形態に係る３相交流入力３相ＰＷＭ出力のマトリックスコンバータ制御装置３０４のブロック図である。
【０２０３】
図１７に示すマトリックスコンバータ制御装置３０４は、３相交流信号を、パルス幅変調を用いて３相交流信号に変換する。このマトリックスコンバータ制御装置３０４は、入力電圧検出回路３１０と、ＰＷＭ制御部３２０と、３相交流入力３相ＰＷＭ出力のマトリックスコンバータ３５１とを備える。
【０２０４】
３相交流入力３相ＰＷＭ出力のマトリックスコンバータ３５１は、３個の３相交流入力１相ＰＷＭ出力のマトリックスコンバータ３３０Ｕ、３３０Ｖ及び３３０Ｗを含む。これらのマトリックスコンバータ３３０Ｕ、３３０Ｖ及び３３０Ｗは、図８に図示された３相交流入力１相ＰＷＭ出力のマトリックスコンバータ３３０と同様の構成である。マトリックスコンバータ制御装置３０４は、この３つの３相交流入力１相ＰＷＭ出力のマトリックスコンバータ３３０Ｕ、３３０Ｖ及び３３０Ｗの３つの出力端子間に接続されている負荷を駆動する。
【０２０５】
また、図１７に示す入力電圧検出回路３１０の機能は、図８に図示された入力電圧検出回路３１０と同様である。また、図１７に示すＰＷＭ制御部３２０は、図８に図示されたＰＷＭ制御部３２０に対して、マトリックスコンバータ３３０Ｕに供給するＰＷＭ制御信号ＵＰＷＭＣを生成し、マトリックスコンバータ３３０Ｖに供給するＰＷＭ制御信号ＶＰＷＭＣを生成し、マトリックスコンバータ３３０Ｗに供給するＰＷＭ制御信号ＷＰＷＭＣを生成する点が異なる。
【０２０６】
このマトリックスコンバータ制御装置３０４の動作検証を、ＳＰＩＣＥを用いた過度解析シミュレーションで実施した結果を図１８Ａ及び図１８Ｂに図示する。
【０２０７】
過度解析のシミュレーションの解析検討時間を短くする関係で、シミュレーション条件を以下のようにしている。
【０２０８】
（１）ＰＷＭ制御信号のＰＷＭデューティを正弦波状に変化させる各相の正弦波プロファイルの周波数を４ＫＨｚに設定。
【０２０９】
（２）各相交流電源の周波数を２７８Ｈｚ、周期は３．６ｍｓｅｃに設定。交流電源電圧振幅は−２０Ｖ〜＋２０Ｖに設定。
【０２１０】
（３）ＰＷＭ駆動のキャリア周波数を５０ＫＨｚに設定。
【０２１１】
（４）Ｕ出力端子、Ｖ出力端子、Ｗ出力端子にＹ結線した３相の誘導性負荷の各相の負荷をＬ＝３ｍＨ、Ｒ＝１０Ωに設定。
【０２１２】
図１８Ａのシミュレーション結果は、図９におけるタイミング波形図における交流入力電気角が４０度から１００度の範囲に相当する。また、図１８Ｂは、図１８Ａの拡大図であり、図９における交流入力電気角５０度〜７０度のタイミング波形に相当する。
【０２１３】
また、図１８Ａ及び図１８Ｂにおいて、上段の波形は、Ｕ相、Ｖ相及びＷ相の正弦波プロファイルを示す。
【０２１４】
同図の中段の波形は、Ｕ相、Ｖ相及びＷ相の出力負荷電流を示す。ここで出力負荷電流とは、Ｕ出力端子、Ｖ出力端子及びＷ出力端子にＹ結線された３相の誘導性負荷に流れる負荷電流である。
【０２１５】
同図の下段は、Ｒ、Ｓ及びＴの３相交流電源電圧波形と、Ｕ出力端子、Ｖ出力端子及びＷ出力端子の出力電圧波形とを示す。
【０２１６】
図１８Ａ及び図１８Ｂに示すように、交流Ｒ、交流Ｓ及び交流Ｔの電源電圧が周波数２７８Ｈｚで正弦波状に変化しているにもかかわらず、Ｕ相、Ｖ相及びＷ相の出力負荷電流は、Ｕ相、Ｖ相及びＷ相の正弦波プロファイルの信号に追随して４ＫＨｚの周波数で正弦波状に変化にしている。またＵ出力端子、Ｖ出力端子及びＷ出力端子のＰＷＭ出力波形は図９で図示したものと、ほぼ同じ形状の波形となっている。以上のことから、この３相交流入力３相ＰＷＭ出力のマトリックスコンバータ制御装置３０４は適切に動作していることがわかる。
【０２１７】
この構成により、本発明の第１から第３の実施形態に係る直接変換回路１００を適切に駆動する３相交流入力３相ＰＷＭ出力のマトリックスコンバータ制御装置３０４を実現できる。
【０２１８】
図１９は、従来からあるＤＣ電源から任意の周波数の交流電力を取り出す既存のＨブリッジ・ＰＷＭのインバータ制御装置５０２の構成を示すブロック図である。
【０２１９】
また、第８の実施形態に係るマトリックスコンバータ制御装置３０４は、図１９に図示するインバータ制御装置５０２の駆動システムからシステム変更が容易にできるという特長を有する。
【０２２０】
なお、このマトリックスコンバータ制御装置３０４の駆動方法は、図１９に図示するインバータ制御装置５０２の駆動方法と、第４の実施形態で説明したマトリックスコンバータ制御装置３００の駆動方法及び設計方法から容易に導き出せるので、詳細な説明は省略する。
【０２２１】
（第９の実施形態）
第９の実施形態では、上述した第８の実施形態に係るマトリックスコンバータ制御装置に、上述した第５の実施形態と同様の変形を行った場合について説明する。
【０２２２】
図２０は、本発明の第９の実施形態に係る３相交流入力３相ＰＷＭ出力のマトリックスコンバータ制御装置３０５のブロック図である。
【０２２３】
このマトリックスコンバータ制御装置３０５は、図１７に図示された第８の実施形態に係るマトリックスコンバータ制御装置３０４にＰＷＭゲイン補正回路３４０を付け加えた構成である。
【０２２４】
このマトリックスコンバータ制御装置３０５では、入力電圧検出回路３１０は、３相の交流入力の各入力振幅電圧の関係に応じてＰＷＭ出力補正信号３４１を生成する。ＰＷＭゲイン補正回路３４０は上記ＰＷＭ出力補正信号３４１に応じてＰＷＭ制御部３２０で生成されるＰＷＭ制御信号ＵＰＷＭＣ、ＶＰＷＭＣ及びＷＰＷＭＣを補正するＰＷＭゲイン補正信号３４２を生成する。ＰＷＭ制御部３２０はＰＷＭゲイン補正信号３４２に応じてＰＷＭ制御信号ＵＰＷＭＣ、ＶＰＷＭＣ及びＷＰＷＭＣのＰＷＭデューティを補正する。
【０２２５】
この一連の動作は、図９において一番上に破線で図示されている、３つの交流電源から２つの電源を選択して半ブリッジ・インバータ回路動作をした時の仮想の半ブリッジ・インバータ回路の電源電圧の平均値を補正するように作用する。これにより、この仮想の半ブリッジ・インバータ回路の電源電圧の平均値を交流入力電気角に対してよりＤＣ値に近づけることができる。
【０２２６】
この仮想の半ブリッジ・インバータ回路の電源電圧の平均値に対する補正は、第４の実施形態の説明においても述べたが、一般的に負荷電流に対して電流量の負帰還動作をさせた場合はあまり重要でない。一方で、負荷電流に対して電流量の負帰還動作をさせないマトリックスコンバータの制御システムでは、負荷電流に交流電気角に対するリップルを減らすことに効果がある。
【０２２７】
以上、発明をある程度の詳細さをもって好適な実施形態について説明したが、この好適な実施形態の現開示内容は構成の細部において変化してしかるべきものであり、各要素の組合せや順序の変化は請求された発明の範囲及び思想を逸脱することなく実現し得るものである。
【０２２８】
また、上記実施形態に係る直接変換回路及びマトリックスコンバータ制御装置に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【０２２９】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【０２３０】
また、上記実施形態に係る、直接変換回路及びマトリックスコンバータ制御装置、及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。
【０２３１】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。さらに、上で示した論理回路の構成は本発明を具体的に説明するために例示するものであり、異なる構成の論理回路により同等の入出力関係を実現することも可能である。また、トランジスタ等のｎ型及びｐ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、構成要素間の接続関係は、本発明を具体的に説明するために例示するものであり、本発明の機能を実現する接続関係はこれに限定されない。
【産業上の利用可能性】
【０２３２】
本発明は、直接変換回路及び該直接変換回路を駆動させるマトリックスコンバータ制御装置に適用できる。
【符号の説明】
【０２３３】
１００  直接変換回路
１０１、１０１Ｒ、１０１Ｓ、１０１Ｔ  交流入力端子
１０２  出力端子
１０３  ゲート信号入力端子
１０４、１０４Ｒ、１０４Ｓ、１０４Ｔ  交流スイッチ
１０５、１０５Ａ、１０５Ｂ  スイッチング素子
１０６、１０６Ａ、１０６Ｂ  プリドライブ回路
１０７  レベルシフト回路
２０１、２１１  シリコン基板
２０２、２１２  バッファ層
２０３、２１３  半導体積層体
２０４、２１４  アンドープの窒化ガリウム層
２０５、２１５  ｎ型の窒化アルミニウムガリウム層
２０６ａ  ソース電極
２０６ｂ  ドレイン電極
２０７、２１７  保護膜
２０８、２１８ａ、２１８ｂ  ゲート電極
２０９、２１９ａ、２１９ｂ  コントロール層
２１０、２２０  配線
２１６ａ、２１６ｂ  オーミック電極
３００、３０１、３０２、３０３、３０４、３０５  マトリックスコンバータ制御装置
３１０  入力電圧検出回路
３１１、３１１Ｒ、３１１Ｓ、３１１Ｔ  ゼロクロス検出部
３２０、５２０  ＰＷＭ制御部
３２１  三角波回路
３２２  比較器
３３０、３３０Ｆ、３３０Ｒ、３３０Ｕ、３３０Ｖ、３３０Ｗ、３５０、３５１  マトリックスコンバータ
３３１、５３１  ＰＷＭ駆動信号生成回路
３３２  ゲート制御回路
３３５  下段ゲート制御回路
３３６  上段ゲート制御回路
３３７、３３７Ｒ、３３７Ｓ、３３７Ｔ  下段ゲート制御部
３３８、３３８Ｒ、３３８Ｓ、３３８Ｔ  上段ゲート制御部
３４０  ＰＷＭゲイン補正回路
３４１  ＰＷＭ出力補正信号
３４２  ＰＷＭゲイン補正信号
３６０  駆動制御部
５００、５０１、５０２  インバータ制御装置
５１０  半ブリッジ・インバータ回路
【図１】
2012077348.tif 000003
【図２Ａ】
2012077348.tif 000004
【図２Ｂ】
2012077348.tif 000005
【図２Ｃ】
2012077348.tif 000006
【図３Ａ】
2012077348.tif 000007
【図３Ｂ】
2012077348.tif 000008
【図４Ａ】
2012077348.tif 000009
【図４Ｂ】
2012077348.tif 000010
【図４Ｃ】
2012077348.tif 000011
【図４Ｄ】
2012077348.tif 000012
【図４Ｅ】
2012077348.tif 000013
【図４Ｆ】
2012077348.tif 000014
【図４Ｇ】
2012077348.tif 000015
【図４Ｈ】
2012077348.tif 000016
【図５Ａ】
2012077348.tif 000017
【図５Ｂ】
2012077348.tif 000018
【図６】
2012077348.tif 000019
【図７】
2012077348.tif 000020
【図８】
2012077348.tif 000021
【図９】
2012077348.tif 000022
【図１０】
2012077348.tif 000023
【図１１】
2012077348.tif 000024
【図１２Ａ】
2012077348.tif 000025
【図１２Ｂ】
2012077348.tif 000026
【図１２Ｃ】
2012077348.tif 000027
【図１２Ｄ】
2012077348.tif 000028
【図１３】
2012077348.tif 000029
【図１４】
2012077348.tif 000030
【図１５】
2012077348.tif 000031
【図１６】
2012077348.tif 000032
【図１７】
2012077348.tif 000033
【図１８Ａ】
2012077348.tif 000034
【図１８Ｂ】
2012077348.tif 000035
【図１９】
2012077348.tif 000036
【図２０】
2012077348.tif 000037
【図２１】
2012077348.tif 000038
【図２２Ａ】
2012077348.tif 000039
【図２２Ｂ】
2012077348.tif 000040
【国際調査報告】
2012077348.tif 000041
2012077348.tif 000042
2012077348.tif 000043