(57)【要約】  強磁性ホイスラー合金（１１１）面上にＩＶ族半導体（１１１）面を高品質にエピタキシャル成長させる技術を提供する。本願に係るスピン伝導構造の形成方法は、ミラー指数（１１１）とするＩＶ族半導体の基板上に、当該ＩＶ族半導体を組成の要素に含む単結晶の強磁性ホイスラー合金（Ｘ（３−ｘ）ＹｘＺ：ＺがＩＶ族半導体に相当する）を積層する第１の強磁性積層工程（Ｓ４１）と、強磁性ホイスラー合金を組成する要素のうち金属（Ｘ（３−ｘ）Ｙｘに相当する）の供給を停止する金属供給停止工程（Ｓ４２）と、ＩＶ族半導体面が最表面に形成された状態（Ｓ４３）で、強磁性ホイスラー合金を組成する要素のうちＩＶ族半導体（Ｚに相当する）の供給を停止する半導体供給停止工程（Ｓ４４）と、最表面に形成されたＩＶ族半導体面に、ＩＶ族半導体を積層する半導体積層工程（Ｓ４５）とを含むものである。【選択図】図４
2012081694.tif 000002
【特許請求の範囲】
【請求項１】
ＩＶ族半導体を組成の要素に含みミラー指数（１１１）面を成長面とする単結晶の強磁性ホイスラー合金に、ミラー指数（１１１）面を成長面とするＩＶ族半導体を積層した一の接合部が形成され、当該一の接合部において、前記強磁性ホイスラー合金の最表面が前記ＩＶ族半導体面となっている接合構造を少なくとも有することを特徴とするスピン伝導構造。
【請求項２】
請求項１に記載のスピン伝導構造において、
前記接合構造における最表面が原子レベルで複数層の前記ＩＶ族半導体面であり、前記最表面の全面に前記ＩＶ族半導体面が形成されていることを特徴とするスピン伝導構造。
【請求項３】
請求項１又は２に記載のスピン伝導構造において、
前記強磁性ホイスラー合金に積層されたＩＶ族半導体に、さらにミラー指数（１１１）面を成長面とする単結晶の強磁性ホイスラー合金を積層して他の接合部を形成することを特徴とするスピン伝導構造。
【請求項４】
請求項３に記載のスピン伝導構造を用いたメモリ素子であって、
前記スピン伝導構造の一方の強磁性ホイスラー合金の層におけるスピンの向きを固定し、他方の強磁性ホイスラー合金の層におけるスピンの向きを反転可能とし、前記スピン伝導構造の積層方向に電流を通電して前記各層のスピンの向きに応じた値を出力することを特徴とするメモリ素子。
【請求項５】
請求項４に記載のメモリ素子において、
前記ＩＶ族半導体の層にゲート電圧を印加し、当該ゲート電圧の値に応じた出力特性に基づく値を出力することを特徴とするメモリ素子。
【請求項６】
請求項３に記載のスピン伝導構造を用いたスピントランジスタであって、
前記ＩＶ族半導体の層にゲート電圧を印加し、前記スピン伝導構造における一方の強磁性ホイスラー合金の層をソース層とし、他方の強磁性ホイスラー合金の層をドレイン層とすることを特徴とするスピントランジスタ。
【請求項７】
ミラー指数（１１１）面を成長面とするＩＶ族半導体の基板上に、ミラー指数（１１１）面を成長面としＩＶ族半導体を組成の要素に含む単結晶の強磁性ホイスラー合金（Ｘ（３−ｘ）ＹｘＺ：ＺがＩＶ族半導体に相当する）を積層する第１の強磁性積層工程と、
前記強磁性積層工程において、前記強磁性ホイスラー合金を組成する要素のうち金属（Ｘ（３−ｘ）Ｙｘに相当する）の供給を停止する金属供給停止工程と、
前記金属供給停止工程により前記ＩＶ族半導体面が最表面となっている接合構造が少なくとも形成された状態で、前記強磁性ホイスラー合金を組成する要素のうちＩＶ族半導体（Ｚに相当する）の供給を停止する半導体供給停止工程と、
少なくとも前記最表面に形成されたＩＶ族半導体面に、前記ＩＶ族半導体を積層する半導体積層工程とを含むことを特徴とするスピン伝導構造の形成方法。
【請求項８】
請求項７に記載のスピン伝導構造の形成方法において、
前記半導体供給停止工程が、原子レベルで複数層の前記ＩＶ族半導体面が最表面に形成され、前記接合構造における最表面の全面に前記ＩＶ族半導体面が形成された状態で、前記ＩＶ族半導体の供給を停止することを特徴とするスピン伝導構造の形成方法。
【請求項９】
請求項７又は８に記載のスピン伝導構造の形成方法において、
前記第１の強磁性積層工程を基板温度が０℃以上、２００℃以下で行い、前記半導体積層工程を基板温度が３００℃以上、４００℃以下で行うことを特徴とするスピン伝導構造の形成方法。
【請求項１０】
請求項９に記載のスピン伝導構造の形成方法において、
前記半導体積層工程において、基板温度を一旦２００℃以上、４００℃未満にして原子レベルで前記ＩＶ族半導体を複数層積層した後に、基板温度を３００℃以上、４００℃以下にして前記ＩＶ族半導体を積層することを特徴とするスピン伝導構造の形成方法。
【請求項１１】
請求項７ないし１０のいずれかに記載のスピン伝導構造の形成方法において、
前記半導体積層工程で積層されたＩＶ族半導体に、さらにミラー指数（１１１）面を成長面とする前記強磁性ホイスラー合金を積層する第２の強磁性積層工程とを含むことを特徴とするスピン伝導構造の形成方法。
【請求項１２】
請求項７ないし１１のいずれかに記載のスピン伝導構造の形成方法において、
前記半導体供給停止工程の後に、ドーピング層を形成するドーピング工程を含むことを特徴とするスピン伝導構造の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強磁性金属／半導体／強磁性金属からなる全単結晶のスピン伝導構造及びそれを用いたスピン伝導素子等に関する。
【背景技術】
【０００２】
半導体を用いたＬＳＩ技術は、スケーリング則（ムーアの法則：微細化＝素子性能の向上）の物理的な限界に直面しつつあり、集積化や高速動作化に伴う消費電力の増大は、デジタル家電や携帯端末等の電子機器の最大の課題となっている。また、半導体素子にとっての致命的な欠点は、電源を切ると情報を失うという揮発性であり、素子を使用しない場合でも電源をオンにしておく必要があるため、電子機器の待機電力の増大が避けられない。そのため、ＣＭＯＳ技術に代わって高度情報化社会における中心を担う不揮発性で高性能の新しい超低消費電力デバイス（Ｂｅｙｏｎｄ  ＣＭＯＳ技術）の実現が望まれている。【０００３】
最近、磁気ランダムアクセスメモリ（ＭＲＡＭ）等の技術発展により、スピントロニクス素子と呼ばれる不揮発メモリスイッチング素子が、Ｂｅｙｏｎｄ  ＣＭＯＳ技術の一つとして注目されている。図１７に示すように、ＭＲＡＭの動作機構は、積層型の強磁性トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ：ＭＴＪ）に積層方向に電圧を印加した場合、強磁性ソース・ドレイン電極間に発現するスピン依存トンネル磁気抵抗効果（ＴＭＲ）によって、電流値が大きく変化することに依存している。すなわち、２つの強磁性電極の磁化配置が、平行又は反平行に従って出力電流値の大小が決定し、「１」又は「０」のメモリ動作（２値化）が不揮発性を有して実現する。【０００４】
この素子では、１素子で１ビットのメモリセルであり、多ビット化をするにはＭＴＪ素子の微細化による並列配置（高集積化）等が考えられる。しかし、ＭＴＪを構成する強磁性電極は、微細化及び薄膜化に伴って熱擾乱による磁化の不安定性が顕在化するため、微細化による多ビット化には限界が存在する。そのため、半導体をチャネルとしたスピントランジスタの開発が多ビット化に重要である。【０００５】
また、半導体スピントランジスタでは横型の構造を基本とするため、極低消費電力を狙った極短チャネル化、上述のＭＴＪのような積層の縦型構造からなる多くの金属スピントロニクス素子との効率的な融合及び３次元高集積化などが困難であり、構造面で克服すべき課題も山積している。【０００６】
半導体スピントランジスタに関する技術として、特許文献１に示す技術が開示されている。特許文献１に示す技術は、磁性体で形成された層を含んでいる第１のソースドレイン層と、前記第１のソースドレイン層上に形成されており、半導体で形成された層を含んでいる、チャネル層と、前記チャネル層上に形成されており、磁性体で形成された層を含んでいる、第２のソースドレイン層と、を含む突起構造と、前記チャネル層の側面に形成されたゲート絶縁膜と、前記ゲート絶縁膜の表面に形成されたゲート電極と、を具備することを特徴とする縦型スピントランジスタである。【０００７】
また、発明者により非特許文献１及び２に示す技術が開示されている。非特許文献１に示す技術は、単結晶の強磁性合金Ｆｅ３ＳｉとＩＶ族半導体Ｓｉの原子層制御界面を形成する技術であり、非特許文献２に示す技術は、Ｆｅ３Ｓｉ／Ｓｉ界面の伝導制御によるショットキー接合型の電気的スピン注入及び検出の技術である。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００８−２２６９０１号公報
【非特許文献】
【０００９】
【非特許文献１】K.Hamaya,  K.Ueda,  Y.Kishi,  Y.Ando,  T.Sadoh,  and  M.Miyao,  "Epitaxial  ferromagnetic  Fe3Si/Si(111)  structures  with  high-quality  heterointerfaces",  APPLIED  PHYSICS LETTERS,  AMERICAN  INSTITUTE  OF  PHYSICS,  Vol.93,  No.13,  29  September  2008
【非特許文献２】Y.ANDO, K.Hamaya, K.Kasahara, Y.Kishi, K.Ueda, K.Sawano, T.Sadoh, and M.Miyao, "Electrical injection and detection of spin-polarized electrons in sillicon throuh an Fe3Si/Si Schottky tunnel barrier",  APPLIED  PHYSICS LETTERS,  AMERICAN  INSTITUTE  OF  PHYSICS,  Vol.94,  182105,  5  May  2009
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１に示す技術は、半導体を磁性体で挟んだ縦型のスピントランジスタにおいて、半導体層の表面が（１００）面又は（１１０）面であることが記載されているが、その場合、強磁性金属と半導体との間で化合物が形成されてしまい、ヘテロ界面に欠陥や反応層が生じ、スピンの注入を効率的に行うことができない可能性があるという課題を有する。【００１１】
また、非特許文献１、２の技術により、ＩＶ族半導体に強磁性ホイスラー合金を高品質に成長させることが確立されているが、強磁性ホイスラー合金にＩＶ族半導体を高品質に成長させる技術が確立されていないため、高品質で無欠損のヘテロ界面を有する縦型スピンメモリ素子や縦型スピントランジスタを実現できていなかった。【００１２】
本発明は、強磁性ホイスラー合金（１１１）面上にＩＶ族半導体（１１１）面を高品質にエピタキシャル成長させる技術、及びその技術を利用した半導体素子を提供する。
【課題を解決するための手段】
【００１３】
本願に開示するスピン伝導構造は、ＩＶ族半導体を組成の要素に含みミラー指数（１１１）面を成長面とする単結晶の強磁性ホイスラー合金に、ミラー指数（１１１）面を成長面とするＩＶ族半導体を積層した一の接合部が形成され、当該一の接合部において、前記強磁性ホイスラー合金の最表面が前記ＩＶ族半導体面となっている接合構造を少なくとも有することを特徴とするものである。【００１４】
このように、本願に開示するスピン伝導構造においては、単結晶の強磁性ホイスラー合金（１１１）面に、ＩＶ族半導体（１１１）面を積層して接合部を形成し、当該接合部において、強磁性ホイスラー合金の最表面がＩＶ族半導体面となっている接合構造を少なくとも有するため、強磁性ホイスラー合金（１１１）上にＩＶ族半導体（１１１）が原子レベルでエピタキシャル成長することが可能となる。【００１５】
すなわち、強磁性ホイスラー合金（１１１）上にＩＶ族半導体（１１１）が原子レベルでエピタキシャル成長することで、本来ＩＶ族半導体の結晶化よりも安定であると予想されるシリサイド（ジャーマナイド）反応により金属と半導体とが結合した異種化合物が形成されることがなく、強磁性ホイスラー合金とＩＶ族半導体との間に高品質で無欠損、且つ平坦性を保ったヘテロ界面を形成することができると共に、強磁性ホイスラー合金とＩＶ族半導体との間で効率よくスピンを注入することができるという効果を奏する。【００１６】
本願に開示するスピン伝導構造は、前記接合構造における最表面が原子レベルで複数層の前記ＩＶ族半導体面であり、前記最表面の全面に前記ＩＶ族半導体面が形成されているものである。【００１７】
このように、本願に開示するスピン伝導構造においては、接合構造の最表面の全面がＩＶ族半導体面となっているため、このＩＶ族半導体面が良質な基板として機能し、接合構造の上にＩＶ族半導体を高品質に成長させることができるという効果を奏する。【００１８】
本願に開示するスピン伝導構造は、前記強磁性ホイスラー合金に積層されたＩＶ族半導体に、さらにミラー指数（１１１）面を成長面とする単結晶の強磁性ホイスラー合金を積層して他の接合部を形成することを特徴とするものである。【００１９】
このように、本願に開示するスピン伝導構造においては、強磁性ホイスラー合金に積層されたＩＶ族半導体に、さらに単結晶の強磁性ホイスラー合金（１１１）面を積層して接合部を形成するため、積層されたＩＶ族半導体（１１１）上に強磁性ホイスラー合金（１１１）が原子レベルでエピタキシャル成長することが可能となる。【００２０】
すなわち、ＩＶ族半導体（１１１）上に強磁性ホイスラー合金（１１１）が原子レベルでエピタキシャル成長することで、本来ＩＶ族半導体の結晶化よりも安定であると予想されるシリサイド（ジャーマナイド）反応により金属と半導体とが結合した異種化合物が形成されることがなく、高品質で無欠損、且つ平坦性を保ったヘテロ界面を有する強磁性ホイスラー合金（１１１）／ＩＶ族半導体（１１１）／強磁性ホイスラー合金（１１１）の縦型構造を形成することができると共に、強磁性ホイスラー合金とＩＶ族半導体との間で効率よくスピンを注入することを可能とする半導体素子（例えば、トランジスタ、メモリ等）に利用することができるという効果を奏する。【００２１】
また、前記一の接合部が高品質で無欠損、且つ平坦性を保ったヘテロ界面であることから、積層されたＩＶ族半導体（１１１）は、平坦な面を有する単結晶の基板として機能することができるため、単結晶の強磁性ホイスラー合金（１１１）を高精度にエピタキシャル成長させることが可能となる。【００２２】
本願に開示するメモリ素子は、前記スピン伝導構造を用いたメモリ素子であって、前記スピン伝導構造の一方の強磁性ホイスラー合金の層におけるスピンの向きを固定し、他方の強磁性ホイスラー合金の層におけるスピンの向きを反転可能とし、前記スピン伝導構造の積層方向に電流を通電して前記各層のスピンの向きに応じた値を出力することを特徴とするものである。【００２３】
このように、本願に開示するメモリ素子においては、前記スピン伝導構造の一方の強磁性ホイスラー合金の層におけるスピンの向きを固定し、他方の強磁性ホイスラー合金の層におけるスピンの向きを反転可能とし、前記スピン伝導構造の積層方向に電流を通電して前記各層のスピンの向きに応じた値を出力するため、強磁性金属／半導体／強磁性金属の縦型構造を用いたメモリ素子を実現することができるという効果を奏する。【００２４】
本願に開示するメモリ素子は、前記ＩＶ族半導体の層にゲート電圧を印加し、当該ゲート電圧の値に応じた出力特性に基づく値を出力することを特徴とするものである。【００２５】
このように、本願に開示するメモリ素子においては、ＩＶ族半導体の層にゲート電圧を印加し、当該ゲート電圧の値に応じた出力特性に基づく値を出力するため、メモリ素子を多値化することができると共に、回路構成を単純化して微細化することができるという効果を奏する。【００２６】
本願に開示するスピントランジスタは、前記スピン伝導構造を用いたスピントランジスタであって、前記ＩＶ族半導体の層にゲート電圧を印加し、前記スピン伝導構造における一方の強磁性ホイスラー合金の層をソース層とし、他方の強磁性ホイスラー合金の層をドレイン層とすることを特徴とするものである。【００２７】
このように、本願に開示するスピントランジスタにおいては、前記ＩＶ族半導体の層にゲート電圧を印加し、前記スピン伝導構造における一方の強磁性ホイスラー合金の層をソース層とし、他方の強磁性ホイスラー合金の層をドレイン層とするため、高品質で無欠損のヘテロ界面によりスピンの注入効率が格段に向上したスピントランジスタを実現することができるという効果を奏する。【００２８】
本願に開示するスピン伝導構造の形成方法は、ミラー指数（１１１）を成長面とするＩＶ族半導体の基板上に、ミラー指数（１１１）面を成長面としＩＶ族半導体を組成の要素に含む単結晶の強磁性ホイスラー合金（Ｘ（３−ｘ）ＹｘＺ：ＺがＩＶ族半導体に相当する）を積層する第１の強磁性積層工程と、前記強磁性積層工程において、前記強磁性ホイスラー合金を組成する要素のうち金属（Ｘ（３−ｘ）Ｙｘに相当する）の供給を停止する金属供給停止工程と、前記金属供給停止工程により前記ＩＶ族半導体面が最表面となっている接合構造が少なくとも形成された状態で、前記強磁性ホイスラー合金を組成する要素のうちＩＶ族半導体（Ｚに相当する）の供給を停止する半導体供給停止工程と、少なくとも前記最表面に形成されたＩＶ族半導体面に、前記ＩＶ族半導体を積層する半導体積層工程とを含むことを特徴とするものである。【００２９】
このように、本願に開示するスピン伝導構造の形成方法においては、ＩＶ族半導体（１１１）面の基板上に、単結晶の強磁性ホイスラー合金（１１１）面を積層し、強磁性ホイスラー合金を組成する要素のうち金属の供給を停止し、ＩＶ族半導体面が最表面となっている接合構造が少なくとも形成された状態で、強磁性ホイスラー合金を組成する要素のうちＩＶ族半導体の供給を停止し、少なくとも最表面に形成されたＩＶ族半導体面に、ＩＶ族半導体を積層するため、強磁性ホイスラー合金（１１１）上にＩＶ族半導体（１１１）の単結晶を原子レベルでエピタキシャル成長させることが可能となる。【００３０】
すなわち、強磁性ホイスラー合金（１１１）上にＩＶ族半導体（１１１）の単結晶を原子レベルでエピタキシャル成長させることで、本来ＩＶ族半導体の結晶化よりも安定であると予想されるシリサイド（ジャーマナイド）反応により金属と半導体とが結合した異種化合物が形成されることがなく、強磁性ホイスラー合金上に高品質で無欠損、且つ平坦性を保ったヘテロ界面を形成すると共に、強磁性ホイスラー合金とＩＶ族半導体との間で効率よくスピンを注入することができる単結晶のＩＶ族半導体を積層したスピン伝導構造を形成することができるという効果を奏する。【００３１】
本願に開示するスピン伝導構造の形成方法は、前記半導体供給停止工程が、原子レベルで複数層の前記ＩＶ族半導体面が最表面に形成され、前記接合構造における最表面の全面に前記ＩＶ族半導体面が形成された状態で、前記ＩＶ族半導体の供給を停止するものである。【００３２】
このように、本願に開示するスピン伝導構造の形成方法においては、接合構造の最表面の全面がＩＶ族半導体面となっているため、このＩＶ族半導体面が良質な基板として機能し、接合構造の上にＩＶ族半導体を高品質に成長させることができるという効果を奏する。【００３３】
本願に開示するスピン伝導構造の形成方法は、前記第１の強磁性積層工程を基板温度が０℃以上、２００℃以下で行い、前記半導体積層工程を基板温度が３００℃以上、４００℃以下で行うことを特徴とするものである。【００３４】
このように、本願に開示するスピン伝導構造の形成方法においては、第１の強磁性積層工程を基板温度が０℃以上、２００℃以下で行うため、基板と強磁性ホイスラー合金とが反応してしまうことを抑制しつつ、強磁性ホイスラー合金を原子レベルでエピタキシャル成長させることができるという効果を奏する。また、発明者らは強磁性ホイスラー合金の成長が完了した後は、基板と強磁性ホイスラー合金とが４００℃以下では反応しないという知見を得ていることから、３００℃以上、４００℃以下でＩＶ族半導体のエピタキシャル成長させても基板と強磁性ホイスラー合金とが反応してしまうことがなく、ＩＶ族半導体を効率よく成長させることができるという効果を奏する。さらに、第１の強磁性積層工程において、基板温度が０℃〜室温という非常に低温の場合であっても、基板と強磁性ホイスラー合金とが反応してしまうこと抑制しつつ、強磁性ホイスラー合金を原子レベルでエピタキシャル成長させることができるため、より精度が高い接合構造を形成することが可能になる。【００３５】
本願に開示するスピン伝導構造の形成方法は、前記半導体積層工程において、基板温度を一旦２００℃以上、４００℃未満にして原子レベルで前記ＩＶ族半導体を複数層積層した後に、基板温度を３００℃以上、４００℃以下にして前記ＩＶ族半導体を積層することを特徴とするものである。【００３６】
このように、本願に開示するスピン伝導構造の形成方法においては、半導体積層工程で基板温度をいきなり４００℃まで上げるのではなく、一旦２００℃以上、４００℃未満（より低温の２００℃が好ましい）で原子レベルで複数層（例えば、１ｎｍ程度）のＩＶ族半導体をエピタキシャル成長させてから、基板温度を３００℃以上、４００℃以下にして前記ＩＶ族半導体をエピタキシャル成長させるため、強磁性ホイスラー合金の表面における温度に不安定な部分を複数層のＩＶ族半導体で安定化させ、その後のＩＶ族半導体のエピタキシャル成長を、平坦性を保って効率よく安定的に行うことができるという効果を奏する。【００３７】
本願に開示するスピン伝導構造の形成方法は、前記半導体積層工程で積層されたＩＶ族半導体に、さらにミラー指数（１１１）面を成長面とする前記強磁性ホイスラー合金を積層する第２の強磁性積層工程とを含むことを特徴とするものである。【００３８】
このように、本願に開示するスピン伝導構造の形成方法においては、強磁性ホイスラー合金に積層されたＩＶ族半導体に、さらに単結晶の強磁性ホイスラー合金（１１１）面を積層するため、積層されたＩＶ族半導体（１１１）上に強磁性ホイスラー合金（１１１）が原子レベルでエピタキシャル成長することが可能となる。【００３９】
すなわち、強磁性ホイスラー合金（１１１）上にＩＶ族半導体（１１１）の単結晶を原子レベルでエピタキシャル成長させることで、本来ＩＶ族半導体の結晶化よりも安定であると予想されるシリサイド（ジャーマナイド）反応により金属と半導体とが結合した異種化合物が形成されることがなく、高品質で無欠損、且つ平坦性を保ったヘテロ界面を有する強磁性ホイスラー合金（１１１）／ＩＶ族半導体（１１１）／強磁性ホイスラー合金（１１１）の縦型構造を形成することができると共に、強磁性ホイスラー合金とＩＶ族半導体との間で効率よくスピンを注入することを可能とする半導体素子（例えば、トランジスタ、メモリ等）に利用することができるスピン伝導素子を形成することができるという効果を奏する。【００４０】
また、強磁性ホイスラー合金（１１１）／ＩＶ族半導体（１１１）の接合面が高品質で無欠損、且つ平坦性を保ったヘテロ界面であることから、積層されたＩＶ族半導体（１１１）は、平坦な面を有する単結晶の基板として機能することができるため、単結晶の強磁性ホイスラー合金（１１１）を高精度にエピタキシャル成長させることが可能となる。【００４１】
本願に開示するスピン伝導構造の形成方法は、前記半導体供給停止工程の後に、ドーピング層を形成するドーピング工程を含むことを特徴とするものである。【００４２】
このように、本願に開示するスピン伝導構造の形成方法においては、半導体供給停止工程の後に、ドーピング層を形成するドーピング工程を含むため、強磁性ホイスラー合金とＩＶ族半導体との間の界面におけるショットキー障壁幅を小さくして、強磁性ホイスラー合金とＩＶ族半導体との間にトンネル電流を流し易くすることでスピン注入効率を高め、超低消費電力のスピン伝導構造を実現することができるという効果を奏する。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施形態に係るスピン伝導構造を示す図である。
【図２】本発明の実施形態に係る強磁性ホイスラー合金とＩＶ族半導体の結晶格子の模式図である。
【図３】本発明の実施形態に係る強磁性ホイスラー合金とＩＶ族半導体の（１００）面、（１１１）面の原子配置を示す図である。
【図４】本発明の実施形態に係るスピン伝導構造の形成方法を示すフローチャートである。
【図５】本発明の実施形態に係るスピン伝導構造の形成方法を示す第１の図である。
【図６】本発明の実施形態に係るスピン伝導構造の形成方法を示す第２の図である。
【図７】本発明の実施形態に係るスピン伝導構造において最表面をＩＶ族半導体の単元素とした場合の図である。
【図８】本発明の実施形態に係るスピン伝導構造の形成方法を示す第３の図である。
【図９】本発明の実施形態に係るスピン伝導構造の形成方法を示す第４の図である。
【図１０】本発明の実施形態に係るスピン伝導構造の形成方法を示す第２のフローチャートである。
【図１１】本発明の実施形態に係るスピン伝導構造の形成方法を示す第５の図である。
【図１２】本発明の実施形態に係るスピン伝導構造を用いた半導体素子の模式図である。
【図１３】実施例においてＦｅ３Ｓｉの終端をＳｉ面とした場合とＦｅ面とした場合のスピン伝導構造を示す図である。
【図１４】図１３のスピン伝導構造の作製過程におけるＲＨＥＥＤパターンの測定結果を示す図である。
【図１５】実施例においてＦｅ３Ｓｉの最表面をＦｅ、ＦｅとＳｉが混在、Ｓｉとした場合のスピン伝導構造及び対応する最上層（Ｇｅ薄膜）のＲＨＥＥＤパターンの測定結果を示す図である。
【図１６】Ｆｅ３Ｓｉの最表面の全面をＳｉとした場合の接合部における顕微鏡写真の図である。
【図１７】従来のＭＲＡＭにおけるスピン素子の動作機構を示す図である。
【発明を実施するための最良の形態】
【００４４】
以下、本発明の実施の形態を説明する。本実施形態の全体を通して同じ要素には同じ符号を付けている。【００４５】
（本発明の実施形態）
本実施形態に係るスピン伝導構造及びその形成方法について、図１ないし図１２を用いて説明する。図１は、本実施形態に係るスピン伝導構造を示す図、図２は、本実施形態に係る強磁性ホイスラー合金とＩＶ族半導体の結晶格子の模式図、図３は、本実施形態に係る強磁性ホイスラー合金とＩＶ族半導体の（１００）面、（１１１）面の原子配置を示す図、図４は、本実施形態に係るスピン伝導構造の形成方法を示すフローチャート、図５は、本実施形態に係るスピン伝導構造の形成方法を示す第１の図、図６は、本実施形態に係るスピン伝導構造の形成方法を示す第２の図、図７は、本実施形態に係るスピン伝導構造において最表面をＩＶ族半導体の単元素とした場合の図、図８は、本実施形態に係るスピン伝導構造の形成方法を示す第３の図、図９は、本実施形態に係るスピン伝導構造の形成方法を示す第４の図、図１０は、本実施形態に係るスピン伝導構造の形成方法を示す第２のフローチャート、図１１は、本実施形態に係るスピン伝導構造の形成方法を示す第５の図、図１２は、本実施形態に係るスピン伝導構造を用いた半導体素子の模式図である。【００４６】
本実施形態に係るスピン伝導構造は、図１に示すような縦型構造であり、ＩＶ族半導体（ここでは、ＳｉＧｅ基板とする）基板１１上に強磁性ホイスラー合金（ここでは、Ｆｅ３Ｓｉとする）１２を積層し、積層された強磁性ホイスラー合金１２上にＳｉＧｅ半導体１３を積層し、さらに、ＳｉＧｅ半導体１３上に強磁性ホイスラー合金１４（ここでは、Ｆｅ３Ｓｉとする）を積層した構造である。【００４７】
ＳｉＧｅ（１１１）基板１１上にＦｅ３Ｓｉ（１１１）を高品質に積層する技術は、非特許文献１、２等に示すように発明者らにより確立されているため、詳細な説明は省略し、主にＦｅ３Ｓｉ（１１１）にＳｉＧｅ（１１１）を高品質に積層する技術について説明する。本実施形態においては、Ｆｅ３Ｓｉ（１１１）面とＳｉＧｅ（１１１）面の原子マッチングが極めて良好であることに着目し、低温ＭＢＥ（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ：分子線エピタキシー）法を利用して界面異種反応の究極的な低減を実現することで、Ｆｅ３Ｓｉ（１１１）面上にＳｉＧｅ（１１１）を高品質にエピタキシャル成長させて実現するものである。すなわち、本実施形態において形成されるＦｅ３Ｓｉ／ＳｉＧｅ／Ｆｅ３Ｓｉからなる図１の構造は、全単結晶の縦型スピン伝導素子として機能させることが可能となる。【００４８】
図２に、ＤＯ３規則化したＦｅ３Ｓｉの結晶構造２１とＳｉＧｅの結晶構造２２を示す。図２において、黒色で示す原子がＳｉ（又はＧｅ）の原子であり、白色で示す原子がＦｅの原子である。Ｆｅ３Ｓｉの結晶構造２１を（１１１）の断面２３で眺めると、（Ｆｅ×３＋Ｓｉ×１）という積層構造の周期となっている。これらＦｅ３ＳｉとＳｉＧｅの両材料間には格子不整合率が０〜４％存在している。また、図３に、Ｆｅ３ＳｉとＳｉＧｅの（１００）面と（１１１）面の原子配置を示す。図３（Ａ）は、Ｆｅ３Ｓｉ（１００）面の原子配置を示しており、図３（Ｂ）は、ＳｉＧｅ（１００）面の原子配置を示しており、図３（Ｃ）は、Ｆｅ３Ｓｉ（１１１）面の原子配置を示しており、図３（Ｄ）は、ＳｉＧｅ（１１１）面の原子配置を示している。黒色で示す原子がＳｉ（又はＧｅ）の原子であり、白色で示す原子がＦｅの原子である。図から明らかなように、（１００）面での原子マッチングは良好ではなく、仮にＦｅ面上にＳｉＧｅを成長しようとすれば、ＳｉＧｅの結晶化よりも安定なＦｅ／Ｓｉ（Ｇｅ）間のシリサイド（ジャーマナイド）反応から、ＦｅＳｉやＦｅＧｅのような異種化合物が形成されてしまう。【００４９】
Ｆｅ３ＳｉとＳｉＧｅとの間の接合部にこのような異種化合物が形成されてしまうと、そこを通るスピンが散乱されてしまい、効率よくスピンを注入することが困難となってしまう。そこで、本実施形態においては、図３（Ｃ）、（Ｄ）に示されるように、原子マッチングが極めて良好な（１１１）面を成長面としてＦｅ３Ｓｉ上にＳｉＧｅを結晶化させる。さらに、その際にはＳｉＧｅを成長させるためにＦｅ３Ｓｉの最表面をＳｉ面とする工夫を施す。すなわち、図２及び図３（Ｃ）、（Ｄ）からわかるように、ＳｉＧｅ（１１１）面と接合する可能性があるＦｅ３Ｓｉ（１１１）の原子面は、単元素のＦｅ面又は単元素のＳｉ面であることから、Ｆｅ３Ｓｉの最表面がＳｉ面となっている状態でＳｉＧｅ（１１１）を結晶化させる。【００５０】
以下に、本実施形態に係るスピン伝導構造の形成方法について、図４ないし図８を用いて説明する。図４のフローチャートにおいて、まず、Ｓｉ又はＧｅ（１１１）の基板に対して、第１の強磁性ホイスラー合金積層工程を行う（Ｓ４１）。この工程は、Ｓｉ又はＧｅ（１１１）の基板に対して、ＨＦ（フッ化水素酸）水溶液（ＨＦ：Ｈ２Ｏ＝１：４０）で洗浄後に、ＭＢＥ法室内にて４５０℃で２０分間の熱処理を行う。その後、ＭＢＥ法によりＦｅ３Ｓｉ（１１１）を成長させる（図５を参照）。このときの基板の温度は０℃以上、２００℃以下、より好ましくは０℃以上、１３０℃以下とし、クヌーセンセルを用いて、ＦｅとＳｉをそれぞれ２．１２ｎｍ／ｍｉｎ、１．２０ｎｍ／ｍｉｎの成長率で化学両論組成（３：１）を保って同時に蒸発させる。図５に示すように、この工程により、Ｓｉ又はＧｅ（１１１）の基板にＦｅ面×３、Ｓｉ面×１が周期的に繰り返されてＦｅ３Ｓｉが成長する。【００５１】
なお、各層を形成する過程において、全ての層が必ずしも図５に示すように単元素のＦｅ面又は単元素のＳｉ面にならず、ＦｅとＳｉの混在面も所定の確率で形成されることになるが、本実施形態においては、少なくとも図５に示す構造が形成されている領域があればよい。【００５２】
このとき、基板の温度が０℃以上、２００℃以下、より好ましくは０℃以上、１３０℃以下にすることで、Ｓｉ又はＧｅ（１１１）の基板とＦｅ３Ｓｉとが反応することなく、原子レベルでエピタキシャル成長することができる。そのため、高品質で無欠損、且つ平坦性を保ったヘテロ界面を実現することが可能となる。また、Ｆｅ３Ｓｉが成長して一旦結合が完了した後は、基板温度を４００℃まで上昇させてもＳｉ又はＧｅ（１１１）の基板とＦｅ３Ｓｉとが反応しないという知見が発明者らにより得られている。したがって、以降の処理では基板温度を４００℃程度まで上げることが可能である。【００５３】
ある程度の厚さまでＦｅ３Ｓｉが成長したら、金属組成供給停止工程を行う（Ｓ４２）。金属組成とは、Ｆｅ３ＳｉのうちＦｅの組成を指す。Ｆｅ組成の供給停止は、ＭＢＥ装置のシャッター制御で行う。金属組成の供給を停止することで、半導体組成（Ｓｉ組成）のみを蒸着し、Ｓｉ面を最表面とする（Ｓ４３）。Ｓｉ面が最表面となったら、半導体組成供給停止工程を行う（Ｓ４４）。すなわち、Ｓｉ組成の供給を停止する。Ｓｉ組成の供給停止は、ＭＢＥ装置のシャッター制御により行う。これにより、Ｆｅ３Ｓｉの成長が停止されてＦｅ３Ｓｉの成長が完了する（図６を参照）。図６に示すように、まずはＦｅの供給を停止した後に、Ｓｉの供給を停止するシャッター制御を行うことで、最表面がＳｉの状態でＦｅ３Ｓｉの成長を停止することができる。【００５４】
なお、上述したように、ここでも最表面が必ずしも図６に示すように単元素のＳｉ面にならず、Ｆｅが混在して形成される場合があるが、本実施形態においては、少なくとも図６に示す構造が形成されている領域があればよい。【００５５】
また、最表面にＦｅとＳｉが混在する場合があることから、最表面を完全なＳｉにするために、Ｓｉの供給停止のタイミングを調整するようにしてもよい。つまり、原子レベルで複数層（例えば、２〜３層）の単元素のＳｉを積層し、最表面の全面をＳｉ面とすることで、このＳｉ面が良質な基板として機能し、接合構造の上にＳｉＧｅを高品質に成長させることができる（図７を参照）。【００５６】
図６又は図７のように、Ｓｉ面が最表面となっている状態でＩＶ族半導体積層工程を行う（Ｓ４５）。ここでは、前ステップまでに積層されたＦｅ３Ｓｉ上にＳｉＧｅを成長させる。このとき、Ｆｅ３Ｓｉ側からのＳｉＧｅ層への原子拡散を防止するために、一旦低温（２００℃以上４００℃未満、より好ましくは２００℃程度）で成長させ（例えば、１ｎｍ程度）、その後３００℃以上、４００℃以下の温度でＳｉＧｅを成長させる。そうすることで、結晶構造の急峻な変化によらず、ＳｉＧｅの原子レベルでのエピタキシャル成長を実現することができる（図８を参照）。【００５７】
基板温度を４００℃程度にすることで、前述したようにＳｉ又はＧｅ（１１１）の基板とＦｅ３Ｓｉとの反応を抑制することができると共に、比較的ＳｉＧｅの成長を促進することができる。しかしながら、いきなり４００℃の基板温度でＳｉＧｅの成長を行うと、温度に対して不安定なＦｅ３Ｓｉの表面が平坦性を保てなくなってしまう。そこで、本実施形態では、上述したように一旦２００℃程度の低温でＳｉＧｅを１ｎｍ程度成長させることで表面を平坦化した状態で安定させる。つまり、この１ｎｍ程度のＳｉＧｅがキャップのような役割を果たす。その後、基板温度を４００℃まで上げてＳｉＧｅを成長させることで、平坦性を保ったまま効率よくＳｉＧｅを成長させることができる。【００５８】
ここで、図８に、Ｆｅ３ＳｉにＧｅ薄膜を成長させた場合の当該Ｇｅ薄膜のＲＨＥＥＤ（Ｒｅｆｌｅｃｔｉｏｎ  Ｈｉｇｈ  Ｅｎｅｒｇｙ  Ｅｌｅｃｔｒｏｎ  Ｄｉｆｆｒａｃｔｉｏｎ：反射高速電子回析）パターンを示す。パターンが示すように、Ｇｅ薄膜に関しては平坦性を保ちつつ単結晶成長が実現できていることがわかる。【００５９】
ＳｉＧｅがエピタキシャル成長してある程度積層されると、Ｓ４１と同様の方法で、第２の強磁性ホイスラー合金積層工程を行って（Ｓ４６）、処理を終了する（図９を参照）。以上の各工程を行うことで、図１に示すような全単結晶で縦型のスピン伝導構造を形成することができる。また、Ｆｅ３Ｓｉ（１１１）上にＳｉＧｅ（１１１）をエピタキシャル成長させることが可能となることで、本来ＳｉＧｅの結晶化よりも安定であると予想されるシリサイド反応によりＦｅとＳｉＧｅとが結合した異種化合物が形成されてしまうことを防止し、界面が高品質で無欠損、且つ平坦性を保ったヘテロ界面となり、スピンの注入効率が非常に高く、後述するスピンメモリ素子やスピントランジスタとして用いることが可能となる。【００６０】
なお、本実施形態に係るスピン伝導構造をメモリ素子やトランジスタとして用いるために、Ｆｅ３ＳｉとＳｉＧｅ界面のショットキー障壁幅をデルタドーピング手法を用いて制御できるようにしてもよい。デルタドーピング工程を含むスピン伝導構造の形成方法について、図１０及び図１１を用いて説明する。【００６１】
図４のフローチャートと異なるのは、ステップＳ９４で半導体組成供給停止工程を行った後に、ドーピング工程（Ｓ９５）を行うことである。すなわち、図１１に示すように、Ｓｉ面が最表面の状態で、且つＳｉＧｅ層が確実に成長できるような基板が数ｎｍ（ここでは、原子レベル３層で示している）形成された状態で、ドーピング層を１原子レベルで挿入する。ドーピング層が挿入されたら、その上にＳｉＧｅ層をエピタキシャル成長させるＳ９６のＩＶ族半導体積層工程を行う。その他の工程は、図４の場合と同様である。【００６２】
このようなドーピング層をＦｅ３ＳｉとＳｉＧｅとの界面に挿入することで、ショットキー障壁の幅を狭くすることができ、スピン偏極した電子を効率よく注入することができる。【００６３】
なお、本実施形態においては強磁性ホイスラー合金をＦｅ３Ｓｉとし、ＩＶ族半導体をＳｉＧｅとしているが、強磁性ホイスラー合金はＸ（３−ｘ）ＹｘＺの化学式からなるものであればよく、例えば、Ｘの組成として、鉄（Ｆｅ），コバルト（Ｃｏ），マンガン（Ｍｎ），ニッケル（Ｎｉ），ルテニウム（Ｒｕ），ロジウム（Ｒｈ）等、Ｙの組成として、マンガン（Ｍｎ），鉄（Ｆｅ），クロム（Ｃｒ），チタニウム（Ｔｉ），バナジウム（Ｖ）等、Ｚの組成として、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、シリコンゲルマニウム（ＳｉｙＧｅ（１−ｙ））等であってもよい。また、ｘの値は整数とは限らず小数であってもよく（例えば、小数の場合は、Ｆｅ２．５Ｍｎ０．５Ｓｉとなる）、また０（例えば、０の場合は、Ｆｅ３Ｓｉとなる）であってもよい。さらに、ｙの値には０〜１の間の小数が入る。【００６４】
また、半導体層にはＳｉＧｅ半導体１３を用いたが、Ｓｉ，Ｇｅ，ＳｉｘＧｅ（１−ｘ）（ｘは０〜１の間の小数とする）を用いるようにしてもよい。【００６５】
上記で説明したスピン伝導構造は、様々な半導体素子に適用することができる。例えば、図１２に、本実施形態に係るスピン伝導構造を用いたメモリ素子を示す。図１２（Ａ）は２値を出力するメモリ素子の模式図、図１２（Ｂ）は多値を出力するメモリ素子の模式図、図１２（Ｃ）は図１２（Ｂ）に示されるメモリの出力特性を示すグラフである。【００６６】
図１２（Ａ）は、第１のホイスラー合金層３１をスピンの向きが反転可能なフリー層とし、第２のホイスラー合金層３３をスピンの向きが固定された固定層とし、それら第１のホイスラー合金層３１と第２のホイスラー合金層３３とで、ＩＶ族半導体層３２を挟んだ構成となっている。この構成は、図１７と同様の原理で２値メモリとして機能することができる。すなわち、スピンが平行の場合には積層方向に大きな電流が流れ、スピンが反平行の場合には積層方向に小さな電流しか流れないことを利用して、２値の書き込みと読み込みを行う。【００６７】
図１２（Ｂ）は、図１２（Ａ）の構成に新たにゲート電圧を印加する電圧印加部３４を備える。つまり、ＩＶ族半導体層３２にゲート電圧を印加することで、ゲート電圧に応じた出力特性に基づく積層方向の電流値を複数得ることができ、多値メモリとして機能させることができる。すなわち、図１２（Ｃ）に示すように、ゲート電圧に応じてスピンが平行か反平行かによって異なる値の電流値を得ることができるため、多値メモリとして応用することができ、回路構成を単純化してメモリの微細化を実現することができる。【００６８】
また、本実施形態に係るスピン伝導構造は、例えばトランジスタとして機能させることも可能である。その場合は、一方のホイスラー合金層をソース層、他方のホイスラー合金層をドレイン層とし、ＩＶ族半導体層にゲート電圧を印加する構成となる。【００６９】
さらに、本実施形態のスピン伝導構造を用いたメモリ素子は、強磁性ホイスラー合金で半導体を挟んだ構造であることから、メモリとトランジスタの双方の機能を１つの素子で実現することが可能となる。すなわち、スピンの配向応じて情報を記憶する（メモリとしての機能）と共に、ゲート電圧の制御により読み出しの制御（トランジスタとしての機能）を実現することができるため、回路構成を単純化してメモリを微細化することが可能となる。【００７０】
このように、本実施形態のような強磁性体／半導体／強磁性体の縦型のスピン伝導構造を高品質に実現することで、様々な半導体素子に応用することが可能となる。また、本発明により、極短チャネル化による極低消費電力動作、縦型構造が主流である金属スピントロニクス素子との融合、３次元高集積化などが可能となる。
【実施例】
【００７１】
以下に、上記で説明したスピン伝導構造について行った実験について説明する。【００７２】
（１）Ｓｉ面を終端にした場合とＦｅ面を終端にした場合とのＲＨＥＥＤパターンの比較
本実施例においては、強磁性ホイスラー合金１２，１４としてＦｅ３Ｓｉ（以下、強磁性ホイスラー合金１２を第１のＦｅ３Ｓｉ、強磁性ホイスラー合金１４を第２のＦｅ３Ｓｉとする）を用い、ＳｉＧｅ半導体１３としてＧｅを用いた。また、第１のＦｅ３Ｓｉを成長させる基板としてＧｅを用いた。上記に示した形成方法に従って、第１のＦｅ３Ｓｉの終端がＳｉ面とした場合（図１３（Ａ）を参照）と、Ｆｅ面とした場合（図１３（Ｂ）を参照）とに分けてスピン伝導構造を形成し、各層の接合部形成後においてＲＨＥＥＤパターンを測定した。その結果を図１４に示す。【００７３】
図１４（Ａ）〜（Ｃ）は、終端をＳｉとした場合の各層の接合部におけるＲＨＥＥＤパターンを示し、図１４（Ｄ）〜（Ｆ）は、終端をＦｅとした場合の各層の接合部におけるＲＨＥＥＤパターンを示す。図１４（Ａ）は、Ｇｅ（１１１）基板上に第１のＦｅ３Ｓｉを室温で２５ｎｍ成長させて、終端をＳｉとした場合のＲＨＥＥＤパターンである。パターンから、終端のＳｉ面が平坦性を保ちつつ単結晶成長できていることがわかる。図１４（Ｂ）は、第１のＦｅ３Ｓｉの上にＧｅを２００℃〜４００℃で３６ｎｍ成長させた場合のＲＨＥＥＤパターンを示し、図１４（Ｃ）は、Ｇｅの上にさらに第２のＦｅ３Ｓｉを室温で１０ｎｍ成長させた場合のＲＨＥＥＤパターンを示している。図１４（Ｂ）、（Ｃ）の結果から、各層における接合部が平坦であるために、二次元単結晶成長できていることがわかる。【００７４】
一方、図１４（Ｄ）〜（Ｅ）では、成長後のＧｅ層及び第２のＦｅ３Ｓｉの層において、ＲＨＥＥＤパターンから平坦性を保った結晶成長ができていないことがわかる。これは、第１のＦｅ３Ｓｉの終端をＦｅとしたことに起因しており、この結果から本発明の格別な優位性が示される。【００７５】
（２）第１のＦｅ３Ｓｉの最表面をＦｅ、Ｓｉ＋Ｆｅの混在、Ｓｉとした場合のそれぞれのＲＨＥＥＤパターンの比較
図１５に、第１のＦｅ３Ｓｉの最表面をＦｅとした場合（図１５（Ａ））、ＦｅとＳｉが混在した場合（図１５（Ｂ））、Ｓｉとした場合（図１５（Ｃ））の接合部の図を示すと共に、それぞれの場合においてＧｅを成長させた後のＲＨＥＥＤパターンを示す（図１５（Ｄ）〜（Ｆ））。【００７６】
図１５（Ａ）及び（Ｄ）に示すように、第１のＦｅ３Ｓｉの最表面がＦｅの場合は、図１４の場合と同様に接合部における表面の平坦性が悪く、品質が悪いものとなっている。図１５（Ｂ）及び（Ｅ）の場合は、Ｓｉが最表面となっている領域が存在することから、最表面がＦｅの場合に比べると接合部における平坦性が良く、品質が向上している。しかしながら、最表面がＦｅとなっている領域も存在するため、多少の欠陥部分も存在している。図１５（Ｃ）及び（Ｆ）の場合は、Ｓｉの供給停止のタイミングを制御することで、Ｓｉが原子レベルで複数層積層され、接合部の最表面の全面がＳｉとなっており、接合部における平坦性が非常に良好で、品質が格段に向上している。【００７７】
つまり、本発明のように、Ｓｉの供給停止のタイミングを制御して原子レベルで複数層（例えば、２〜３層）の単元素のＳｉを積層し、最表面の全面をＳｉとすることで、Ｓｉ面が良質な基板として機能させ、接合構造の上にＧｅを高品質に成長させることが可能であることが明らかである。【００７８】
図１６に、図１５（Ｃ）及び（Ｆ）の場合における接合部の電子顕微鏡写真を示す。この写真からも明らかなように、第１のＦｅ３Ｓｉ層とＧｅ層とが極めて良好な平坦性を保ち、欠損箇所も皆無で高品質に積層されていることを視認することができる。
【符号の説明】
【００７９】
１１  ＩＶ族半導体基板
１２，１４  強磁性ホイスラー合金
１３  ＳｉＧｅ半導体
２１  結晶構造（Ｆｅ３Ｓｉ）
２２  結晶構造（ＳｉＧｅ）
２３  断面（１１１）
３１  第１のホイスラー合金層
３２  ＩＶ族半導体層
３３  第２のホイスラー合金層
３４  電圧印加部
【図１】
2012081694.tif 000003
【図２】
2012081694.tif 000004
【図３】
2012081694.tif 000005
【図４】
2012081694.tif 000006
【図５】
2012081694.tif 000007
【図６】
2012081694.tif 000008
【図７】
2012081694.tif 000009
【図８】
2012081694.tif 000010
【図９】
2012081694.tif 000011
【図１０】
2012081694.tif 000012
【図１１】
2012081694.tif 000013
【図１２】
2012081694.tif 000014
【図１３】
2012081694.tif 000015
【図１４】
2012081694.tif 000016
【図１５】
2012081694.tif 000017
【図１６】
2012081694.tif 000018
【図１７】
2012081694.tif 000019
【手続補正書】
【提出日】平成24年6月19日(2012.6.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ミラー指数（１１１）面を成長面とするＩＶ族半導体の基板上に、ミラー指数（１１１）面を成長面としＩＶ族半導体を組成の要素に含む単結晶の強磁性ホイスラー合金（Ｘ（３−ｘ）ＹｘＺ：ＺがＩＶ族半導体に相当する）を積層する第１の強磁性積層工程と、
前記強磁性積層工程において、前記強磁性ホイスラー合金を組成する要素のうち金属（Ｘ（３−ｘ）Ｙｘに相当する）の供給を停止する金属供給停止工程と、
前記金属供給停止工程により前記ＩＶ族半導体面が最表面となっている接合構造が少なくとも形成された状態で、前記強磁性ホイスラー合金を組成する要素のうちＩＶ族半導体（Ｚに相当する）の供給を停止する半導体供給停止工程と、
少なくとも前記最表面に形成されたＩＶ族半導体面に、前記ＩＶ族半導体を積層する半導体積層工程とを含むことを特徴とするスピン伝導構造の形成方法。
【請求項２】
請求項１に記載のスピン伝導構造の形成方法において、
前記半導体供給停止工程が、原子レベルで複数層の前記ＩＶ族半導体面が最表面に形成され、前記接合構造における最表面の全面に前記ＩＶ族半導体面が形成された状態で、前記ＩＶ族半導体の供給を停止することを特徴とするスピン伝導構造の形成方法。
【請求項３】
（削除）
【請求項４】
請求項１に記載のスピン伝導構造の形成方法において、
前記第１の強磁性積層工程を基板温度が０℃以上、２００℃以下で行い、前記半導体積層工程を基板温度が３００℃以上、４００℃以下で行うことを特徴とするスピン伝導構造の形成方法。
【請求項５】
請求項４に記載のスピン伝導構造の形成方法において、
前記半導体積層工程において、基板温度を一旦２００℃以上、４００℃未満にして原子レベルで前記ＩＶ族半導体を複数層積層した後に、基板温度を３００℃以上、４００℃以下にして前記ＩＶ族半導体を積層することを特徴とするスピン伝導構造の形成方法。
【請求項６】
請求項１に記載のスピン伝導構造の形成方法において、
前記半導体積層工程で積層されたＩＶ族半導体に、さらにミラー指数（１１１）面を成長面とする前記強磁性ホイスラー合金を積層する第２の強磁性積層工程とを含むことを特徴とするスピン伝導構造の形成方法。
【請求項７】
請求項１に記載のスピン伝導構造の形成方法において、
前記半導体供給停止工程の後に、ドーピング層を形成するドーピング工程を含むことを特徴とするスピン伝導構造の形成方法。
【請求項８】
ミラー指数（１１１）面を成長面とするＩＶ族半導体基板に、前記ＩＶ族半導体を組成の要素に含みミラー指数（１１１）面を成長面とする単結晶の強磁性ホイスラー合金を積層した積層構造を有し、当該積層構造における強磁性ホイスラー合金に、ミラー指数（１１１）面を成長面とするＩＶ族半導体を積層した一の接合部が形成され、当該一の接合部において、前記強磁性ホイスラー合金の要素に含まれる前記ＩＶ族半導体で構成されるＩＶ族半導体面で前記強磁性ホイスラー合金と前記ＩＶ族半導体とが接合している接合構造を少なくとも有し、前記強磁性ホイスラー合金に積層されたＩＶ族半導体に、さらにミラー指数（１１１）面を成長面とする単結晶の強磁性ホイスラー合金を積層して他の接合部が形成されていることを特徴とするスピン伝導構造。
【請求項９】
請求項８に記載のスピン伝導構造において、
前記接合構造における前記ＩＶ族半導体面が原子レベルで複数層に形成され、前記強磁性ホイスラー合金と前記ＩＶ族半導体との接合面の全面に前記ＩＶ族半導体面が形成されていることを特徴とするスピン伝導構造。
【請求項１０】
請求項８に記載のスピン伝導構造を用いたメモリ素子であって、
前記スピン伝導構造の一方の強磁性ホイスラー合金の層におけるスピンの向きを固定し、他方の強磁性ホイスラー合金の層におけるスピンの向きを反転可能とし、前記スピン伝導構造の積層方向に電流を通電して前記各層のスピンの向きに応じた値を出力することを特徴とするメモリ素子。
【請求項１１】
請求項１０に記載のメモリ素子において、
前記ＩＶ族半導体の層にゲート電圧を印加し、当該ゲート電圧の値に応じた出力特性に基づく値を出力することを特徴とするメモリ素子。
【請求項１２】
請求項８に記載のスピン伝導構造を用いたスピントランジスタであって、
前記ＩＶ族半導体の層にゲート電圧を印加し、前記スピン伝導構造における一方の強磁性ホイスラー合金の層をソース層とし、他方の強磁性ホイスラー合金の層をドレイン層とすることを特徴とするスピントランジスタ。
【国際調査報告】
2012081694.tif 000020
2012081694.tif 000021
2012081694.tif 000022
2012081694.tif 000023