(57)【要約】  スイッチング電源回路（１０１）は、トランス（T）と、第１スイッチング素子（Q1）と、第１の二次巻線（Ns1）の出力を整流平滑して第１出力電圧Vo1を発生する第１整流平滑回路と、第２の二次巻線（Ns2）の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路と、第１出力電圧Vo1に応じた帰還信号を発生する第１帰還回路（FB1）と、第１スイッチング制御回路（CNT1）と、を備えている。第２整流回路（CR2）は、第２の二次巻線（Ns2）の電圧Vi2が第２出力電圧Vo2より高く、且つ第２出力電圧Vo2が基準電圧回路Vrの電圧より低いとき整流スイッチ素子（Qs）をオンさせ、第２整流回路（CR2）を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより第２出力電圧Vo２を安定させる。これにより、第２出力部の出力電圧の高精度化を維持しつつ、回路構成を簡素化して、小型、低コスト化を図る。
2012073707.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、第１の二次巻線および第２の二次巻線を備えたトランスと、前記一次巻線に直列接続された第１スイッチング素子と、前記第１の二次巻線の出力を整流平滑して第１出力電圧を発生する第１整流平滑回路と、前記第２の二次巻線の出力を整流平滑して第２出力電圧を発生する第２整流平滑回路と、前記第１出力電圧に応じた帰還信号を発生する第１帰還回路と、前記帰還信号に基づいて前記第１スイッチング素子を制御するとともに前記第１出力電圧を安定させるスイッチング制御回路と、を備えたスイッチング電源回路において、
前記第２整流平滑回路の整流回路は、整流スイッチ素子と、入力電圧が前記第２出力電圧より高く、且つ前記第２出力電圧が所定電圧よりも低いときに前記整流スイッチ素子を導通させる駆動制御回路とを備え、
前記第２整流平滑回路の整流回路は、自身を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより前記第２出力電圧を安定させることを特徴とするスイッチング電源回路。
【請求項２】
前記第２整流平滑回路の整流回路には、前記整流スイッチ素子に対して直列接続され、前記第２の二次巻線の電圧を順方向に流す第２整流素子を備えた、請求項１に記載のスイッチング電源回路。
【請求項３】
前記第２整流平滑回路は、前記第２整流平滑回路の整流回路に流入する電流の立ち上がりを遅らせる二次側インダクタを備えた、請求項１または２に記載のスイッチング電源回路。
【請求項４】
前記二次側インダクタは前記トランスの漏れインダクタンスである、請求項３に記載のスイッチング電源回路。
【請求項５】
前記第２整流平滑回路の整流回路は、前記第２整流素子に対して電気的に並列にサージ電圧吸収用キャパシタを備えた、請求項１〜４のいずれかに記載のスイッチング電源回路。
【請求項６】
前記駆動制御回路は、前記第２整流平滑回路の整流回路が導通する際に前記トランスの巻線に発生する巻線電圧を用いて前記整流スイッチ素子を導通させる、請求項１〜５のいずれかに記載のスイッチング電源回路。
【請求項７】
前記巻線電圧を発生する巻線は、前記第２出力電圧を得るための電流を供給する前記トランスの前記第２の二次巻線である、請求項６に記載のスイッチング電源回路。
【請求項８】
前記巻線電圧を発生する巻線は、前記トランスの二次側に備えられた駆動巻線である、請求項７に記載のスイッチング電源回路。
【請求項９】
前記巻線電圧を発生する巻線は、前記トランスの二次側に備えられた極性の異なる二つの駆動巻線である、請求項８に記載のスイッチング電源回路。
【請求項１０】
前記第１の二次巻線と前記第２の二次巻線は逆極性の巻線である、請求項１〜９のいずれかに記載のスイッチング電源回路。
【請求項１１】
前記第１の二次巻線は、センタータップを備える二つの二次巻線で構成され、前記第１整流平滑回路はセンタータップ整流平滑回路である、請求項１〜９のいずれかに記載のスイッチング電源回路。
【請求項１２】
前記第１整流平滑回路は倍電圧整流回路である、請求項１〜９のいずれかに記載のスイッチング電源回路。
【請求項１３】
前記第１整流平滑回路は全波整流回路である、請求項１〜９のいずれかに記載のスイッチング電源回路。
【請求項１４】
前記第１の二次巻線と前記第２の二次巻線は互いに絶縁された別の巻線である、請求項１〜１３のいずれかに記載のスイッチング電源回路。
【請求項１５】
前記第２の二次巻線は複数備え、前記第２整流平滑回路は前記複数の二次巻線に接続された複数の整流平滑回路である、請求項１〜１４のいずれかに記載のスイッチング電源回路。
【請求項１６】
前記第２整流平滑回路の前記第２整流平滑回路の整流回路は、前記第２出力電圧が印加される負荷の電流が小さい場合は、順方向電流の導通時間を制限するように動作する、請求項１〜１５のいずれかに記載のスイッチング電源回路。
【請求項１７】
前記第２の二次巻線は、センタータップを備える二つの二次巻線で構成され、前記第２整流平滑回路の整流回路は二つのダイオードと一つの整流スイッチ素子を備え、前記二次巻線の電圧をセンタータップ整流する、請求項１〜１６のいずれかに記載のスイッチング電源回路。
【請求項１８】
前記第２整流平滑回路の整流回路は全波整流回路である、請求項１〜１６のいずれかに記載のスイッチング電源回路。
【請求項１９】
前記第２整流平滑回路の整流回路は倍電圧整流回路である、請求項１〜１６のいずれかに記載のスイッチング電源回路。
【請求項２０】
前記一次巻線とともに閉ループを構成する位置に接続された第２スイッチング素子を備え、前記スイッチング制御回路は、前記第１スイッチング素子と前記第２スイッチング素子とを短いデッドタイムを挟んで交互にオン・オフする、請求項１〜１９のいずれかに記載のスイッチング電源回路。
【請求項２１】
前記一次巻線に対して直列に、共振インダクタ、およびこの共振インダクタとともに共振回路を構成する共振キャパシタを備えた、請求項２０に記載のスイッチング電源回路。
【請求項２２】
前記共振キャパシタと前記第２スイッチング素子との直列回路が前記一次巻線と前記共振インダクタとの直列回路に対して並列に接続されて、前記閉ループが構成された、請求項２１に記載のスイッチング電源回路。
【請求項２３】
前記共振インダクタは前記トランスの漏れインダクタンスである、請求項２１または２２に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の出力部からそれぞれ電圧を出力するスイッチング電源回路に関し、特に、第１出力部の出力電圧に応じて一次側をフィードバック制御するフィードバック回路以外に第２出力部の出力電圧を安定化する回路を備えたスイッチング電源回路に関するものである。
【背景技術】
【０００２】
複数の出力部からそれぞれ電圧を出力するスイッチング電源回路が特許文献１〜３に開示されている。何れの特許文献も整流された電圧または整流平滑された電圧を入力して、コンバータの第１出力（主出力）とは別に第２出力（副出力）電圧を発生し、この第２出力電圧に応じて第２出力側のスイッチング素子を制御することにより第２出力電圧を調整するように構成されている。【０００３】
特許文献１に開示されたスイッチング電源回路は、トランスの一次側から二次側に電力を供給する期間が電流共振用コンデンサとトランスの漏洩インダクタンスで決まる共振周波数により決定される（特許文献１の段落［００３４］）。また、第２の出力ラインには、出力制御用スイッチング素子およびそのオン・オフのパルス幅を制御する出力制御回路が設けられている（特許文献１の段落［００２８］）。【０００４】
図１（Ａ）は特許文献１に示されているスイッチング電源回路の概略図、図１（Ｂ）は出力制御回路の内部のブロック図である。このスイッチング電源回路は、第２の整流平滑回路(17)を構成する第２の出力整流ダイオード(15)のカソードと第２の出力平滑コンデンサ(16)との間に出力制御用ＭＯＳ-ＦＥＴ(40)を接続し、第２の直流出力端子(18,19)と出力制御用ＭＯＳ-ＦＥＴ(40)のゲートとの間に第２の出力平滑コンデンサ(16)の電圧に基づいて出力制御用ＭＯＳ-ＦＥＴ(40)のオン・オフを制御する出力制御回路(41)を設けたものである。出力制御用ＭＯＳ-ＦＥＴ(40)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間に同期して且つ同一のスイッチング周波数でオン・オフ動作される。また、主制御回路(14)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間を固定すると共に、第１の整流平滑回路(9)の出力電圧Vo1に基づいて第２の主ＭＯＳ-ＦＥＴ(2)のオン期間を変化させることにより、第１の主ＭＯＳ-ＦＥＴ(1)のオン・デューティを制御する。【０００５】
図１（Ｂ）に示すように、出力制御回路(41)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン時にトランス(5)の第２の二次巻線(5c)に発生する電圧Vt22を検出する電圧変動検出回路(42)と、第２の出力平滑コンデンサ(16)の電圧Vo2を検出してその検出電圧と第２の出力電圧値を規定する基準電圧との誤差信号Ve2を出力する第２の出力電圧検出回路(43)と、電圧変動検出回路(42)の検出信号Vtdにより駆動され且つ第２の出力電圧検出回路(43)の誤差信号Ve2に基づいて制御されるデューティ比を有するパルス列信号Vptを出力するＰＷＭ制御回路(44)と、電圧変動検出回路(42)の検出信号Vtdによりセットされ且つＰＷＭ制御回路(44)のパルス列信号VptによりリセットされるＲＳフリップフロップ(45)と、ＲＳフリップフロップ(45)の出力信号により出力制御用ＭＯＳ-ＦＥＴ(40)のゲートに作動信号Vs2を付与する駆動回路(46)とから構成される。【０００６】
この構成により、第２出力電圧Vo2に応じて出力制御用ＭＯＳ-ＦＥＴ(40)がＰＷＭ制御され、第２出力電圧Vo2が安定化される。【０００７】
特許文献２に開示されたスイッチング電源回路は、パルス列のデューティサイクルを制御する二次側制御手段を備えた周波数変調器により、第１出力電圧を制御するものであり、パルス電圧波の数を間引いて第２出力電圧を制御するように構成されている。【０００８】
特許文献３に開示されたスイッチング電源回路は、メインのフィードバックを行っている出力系以外の出力系のトランスの二次巻線出力にスイッチ回路を設け、さらに出力電圧を検出し、パルス幅制御回路でパルス信号を発生させてこのパルス信号をメインのフィードバックを行っている出力系のパルス制御信号と同期させることにより、メインのフィードバックを行っている出力系以外の出力系のトランスの二次巻線出力のＯＮ幅を制御し、出力電圧を安定化するようにしたものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開ＷＯ２００６／０６１９２４号
【特許文献２】特開平３−７０６２号公報
【特許文献３】特開２０００−２１７３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１〜３に開示されているスイッチング電源回路においては、第２の出力電圧検出回路の誤差信号に基づいたデューティ比のパルス列信号を生成するためのＰＷＭ制御回路が必要であり、制御回路が全体に複雑である。【００１１】
そこで本発明は、第２出力部の出力電圧の高精度化を維持しつつ回路構成を簡素化して小型低コスト化を図ったスイッチング電源回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明のスイッチング電源回路の構成は特許請求の範囲に記載のとおりである。典型的には次のように構成される。【００１３】
請求項１に係るスイッチング電源装置は、一次巻線Np、第１の二次巻線Ns1および第２の二次巻線Ns2を備えたトランスと、前記一次巻線Npに直列接続された第１スイッチング素子Q1と、前記第１の二次巻線Ns1の出力を整流平滑して第１出力電圧Vo1を発生する第１整流平滑回路と、前記第２の二次巻線Ns2の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路と、前記第１出力電圧Vo1に応じた帰還信号を発生する第１帰還回路FB1と、前記帰還信号に基づいて前記第１スイッチング素子Q1を制御するとともに前記第１出力電圧Vo1を安定させるスイッチング制御回路CNT1と、を備えたスイッチング電源回路において、
前記第２整流平滑回路の整流回路CR2は、整流スイッチ素子Qsと、入力電圧が前記第２出力電圧Vo2より高く、且つ前記第２出力電圧Vo2が所定電圧よりも低いときに前記整流スイッチ素子Qsを導通させる駆動制御回路（Ds2，CNT2，FB2）とを備え、前記第２整流平滑回路の整流回路は、自身を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより前記第２出力電圧Vo2を安定させることを特徴とする。【００１４】
この構成により、次の効果を奏する。
(a)トランスの第２の二次巻線の出力を整流平滑する第２整流平滑回路への入力電圧（すなわち第２の二次巻線電圧）が第２出力電圧Vo2より高く、且つ第２出力電圧Vo2が所定電圧よりも低いときに整流スイッチ素子Qsが導通するので、整流スイッチ素子Qsを通って流れるパルス電流のパルス数が単位時間あたりにおいて制御されて第２出力電圧Vo2が高精度化される。【００１５】
(b)トランスに発生する電圧で整流スイッチ素子Qsが動作するので、整流スイッチ素子Qsの動作は第１スイッチング素子のスイッチングに同期した動作となる。そのため、同期信号の発生回路や伝達回路が不要であり、小型化を図ることができる。また、複数のスイッチング周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制することができる。【００１６】
(c)第２出力電圧Vo2が印加される負荷の電流の増大、減少に応答して整流スイッチ素子Qsが動作するので、負荷変化に対する高速応答が可能となる。【００１７】
(d)整流スイッチ素子Qsは、両端に電圧が印加されるタイミングより以前に整流スイッチ素子Qsをターンオンさせることにより、ＺＶＳ（ゼロ電圧スイッチ）動作となる。そのため、ターンオンの際のスイッチング損失およびノイズ、サージ電流が殆ど発生しない。これにともない発熱量が抑えられて電源装置の小型軽量化が図れる。また、ノイズの影響によるスイッチング動作の不安定性が無く、出力電圧の精度が維持できる。【００１８】
請求項２に係るスイッチング電源回路は、前記第２整流平滑回路の整流回路CR2に、前記整流スイッチ素子Qsに対して直列接続され、前記第２の二次巻線の電圧を順方向に流す第２整流素子Ds2を備える。この構成により、第２整流素子Ds2が非導通となってから整流スイッチ素子Qsがターンオフするので、ＺＣＳ（ゼロ電流スイッチ）動作となる。そのため、ターンオフの際のスイッチング損失およびノイズ、サージ電圧が殆ど発生しない。これにともない、整流スイッチ素子Qsに高耐圧性が不要となり、導通損失が少なく発熱量が抑えられて電源装置の小型軽量化が図れる。また、ノイズの影響によるスイッチング動作の不安定性が無く、出力電圧の精度が維持できる。【００１９】
請求項３に係るスイッチング電源回路は、前記第２整流平滑回路が、第２整流平滑回路の整流回路CR2に流入する電流の立ち上がりを遅らせる二次側インダクタLrs2を備えている。そのことによって、整流スイッチ素子Qsのターンオンの際に、二次側インダクタLrs2により第２整流平滑回路の整流回路CR2に流れる電流の立ち上がりが遅れ、第２整流平滑回路の整流回路CR2に電流が流れ始める前に整流スイッチ素子Qsは確実に導通させることができるので、ＺＶＳ（ゼロ電圧スイッチ）動作となる。そのため、ターンオンの際にもスイッチング損失が殆ど発生しない。【００２０】
請求項６に係るスイッチング電源回路は、前記駆動制御回路（Ds2，CNT2，FB2）が、例えば前記第２整流平滑回路の整流回路CR2の導通時に前記トランスの巻線に発生する巻線電圧を用いて前記整流スイッチ素子Qsを導通させる。この構成により、整流スイッチ素子Qsを駆動するための駆動制御用直流電源が不要となり、小型軽量化を図ることができる。また、直流電流による固定損失が発生しない為に高効率動作が可能となる。【００２１】
請求項１６に係るスイッチング電源回路は、前記第２整流平滑回路の前記第２整流平滑回路の整流回路CR2が、例えば前記第２出力電圧Vo2が印加される負荷の電流が小さい（軽負荷である）場合に順方向電流の導通時間を制限するように動作する。この構成により、順方向電流の導通時間が整流スイッチQsによって制限されて出力電圧Vo2の電圧上昇を抑制し、またリップル電圧が低減される。【００２２】
請求項２０に係るスイッチング電源回路は、前記一次巻線Npとともに閉ループを構成する位置に接続された第２スイッチング素子Q2を備え、前記スイッチング制御回路CNT1は、前記第１スイッチング素子Q1と前記第２スイッチング素子Q2とを短いデッドタイムを挟んで交互にオン・オフする。この構成により、第１スイッチング素子Q1および第２スイッチング素子Q2はＺＶＳ（ゼロ電圧スイッチング）動作を実現することができ、スイッチング損失を低減して高効率化を図ることができる。また、整流スイッチ素子Qsに流れる電流波形を半波の正弦波状の共振波形とした場合には、整流スイッチ素子Qsのオン、オフのタイミングの制約を緩和することができ、整流スイッチ素子Qsの駆動制御回路（Ds2，CNT2，FB2）の構成を簡素化できる。
【発明の効果】
【００２３】
本発明によれば、第２出力部の出力電圧の高精度化が維持されつつ回路構成が簡素化された小型低コストなスイッチング電源回路が構成できる。
【図面の簡単な説明】
【００２４】
【図１】図１（Ａ）は特許文献１に示されているスイッチング電源回路の概略図、図１（Ｂ）は出力制御回路の内部のブロック図である。
【図２】図２（Ａ）は第１の実施形態に係るスイッチング電源回路１０１の回路図である。図２（Ｂ）は、スイッチング電源回路１０１内の第２整流平滑回路の整流回路CR2の回路図である。
【図３】図３（Ａ）は第２の実施形態に係るスイッチング電源回路１０２の回路図である。図３（Ｂ）は第２整流平滑回路の整流回路CR2の具体的な回路構成を示す図である。
【図４】図４はスイッチング電源回路１０２の動作を示す主要な波形図である。
【図５】図５は第３の実施形態に係るスイッチング電源回路１０３の回路図である。
【図６】図６は第４の実施形態に係るスイッチング電源回路１０４の回路図である。
【図７】図７は第５の実施形態に係るスイッチング電源回路１０５の回路図である。
【図８】図８は第６の実施形態に係るスイッチング電源回路１０６の回路図である。
【図９】図９は第７の実施形態に係るスイッチング電源回路１０７の回路図である。
【図１０】図１０は第８の実施形態に係るスイッチング電源回路１０８の回路図である。
【図１１】図１１は第９の実施形態に係るスイッチング電源回路１０９の回路図である。
【図１２】図１２は第１０の実施形態に係るスイッチング電源回路１１０の回路図である。
【図１３】図１３は第１１の実施形態に係るスイッチング電源回路１１１の回路図である。
【図１４】図１４は第１２の実施形態に係るスイッチング電源回路１１２の回路図である。
【図１５】図１５は第１３の実施形態に係るスイッチング電源回路１１３の回路図である。
【図１６】図１６は第１４の実施形態に係るスイッチング電源回路１１４の回路図である。
【図１７】図１７は第１５の実施形態に係るスイッチング電源回路１１５の回路図である。
【図１８】図１８は第１６の実施形態に係るスイッチング電源回路１１６の回路図である。
【発明を実施するための形態】
【００２５】
《第１の実施形態》
図２（Ａ）は第１の実施形態に係るスイッチング電源回路１０１の回路図である。図２（Ｂ）は、スイッチング電源回路１０１内の第２整流平滑回路の整流回路（以下、「第２整流回路」）CR2の回路図である。
スイッチング電源回路１０１は、一次巻線Np、第１の二次巻線Ns1および第２の二次巻線Ns2を備えたトランスTと、一次巻線Npに直列接続された第１スイッチング素子Q1と、第１の二次巻線Ns1の出力を整流平滑して第１出力電圧Vo1を発生する第１整流平滑回路と、第２の二次巻線Ns2の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路と、第１出力電圧Vo1に応じた帰還信号を発生する第１帰還回路FB1と、この帰還信号に基づいて第１スイッチング素子Q1を制御するとともに第１出力電圧Vo1を安定させる第１スイッチング制御回路CNT1と、を備えている。
【００２６】
第１の二次巻線Ns1に接続されている第１整流素子Ds1およびキャパシタCo1によって前記第１整流平滑回路が構成されている。また、第２の二次巻線Ns2に接続されている整流スイッチ素子Qsおよび第２スイッチング制御回路CNT2によって第２整流回路CR2が構成され、この第２整流回路CR2とキャパシタCo2とによって前記第２整流平滑回路が構成されている。第２スイッチング制御回路CNT2は整流スイッチ素子Qsを制御する。
【００２７】
図２（Ｂ）に示すように、第２スイッチング制御回路CNT2は二つのコンパレータCP1，CP2、基準電圧回路Vr、およびＡＮＤゲートAN1を備えている。コンパレータCP1は、第２出力電圧Vo2が基準電圧回路Vrの電圧より低いときＨレベルを出力する。コンパレータCP2は、第２の二次巻線Ns2の電圧Vi2が第２出力電圧Vo2より高いときＨレベルを出力する。ＡＮＤゲートAN1はコンパレータCP1，CP2の出力が共にＨレベルであるときＨレベルを出力し、整流スイッチ素子Qsをオンさせる。
【００２８】
第１の実施形態によれば、特許文献１〜３に示されたようなＰＷＭ制御回路が不要であり、第２出力電圧を出力するための制御回路が簡素化できる。
【００２９】
また、第１スイッチング素子Q1がターンオフすると第２の二次巻線Ns2に逆極性の電圧が発生する。第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsがオンのときにはパルス電流が制限されずに流れる。整流スイッチ素子Qsがオフのときには、パルス電流は流れない。つまり整流スイッチ素子Qsのオン・オフを制御することでパルス電流のパルス数を制御して第２出力電圧Vo2を安定させることができる。
【００３０】
《第２の実施形態》
図３（Ａ）、図３（Ｂ）は第２の実施形態に係るスイッチング電源回路１０２の回路図である。図４はスイッチング電源回路１０２の動作を示す主要な波形図である。
【００３１】
スイッチング電源回路１０２は、一次巻線Np、第１の二次巻線Ns1および第２の二次巻線Ns2を備えたトランスTと、一次巻線Npに直列接続された第１スイッチング素子Q1と、一次巻線Npとともに閉ループを構成する位置に接続された第２スイッチング素子Q2と、第１スイッチング素子Q1と第２スイッチング素子Q2とを短いデッドタイムを挟んで交互にオン・オフする第１スイッチング制御回路CNT1と、第１帰還回路FB1を備えている。トランスTの一次側には、一次巻線Npに対して直列に共振インダクタLrおよび共振キャパシタCrを備えている。この共振インダクタLrと共振キャパシタCrとによって共振回路を構成している。
【００３２】
また、スイッチング電源回路１０２は、第１の二次巻線Ns1の出力を整流平滑して第１出力電圧Vo1を発生する第１整流平滑回路と、第２の二次巻線Ns2の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路を備えている。第１の二次巻線Ns1に接続されている第１整流素子Ds1およびキャパシタCo1によって第１整流平滑回路が構成されている。また、第２の二次巻線Ns2に接続されている第２整流回路CR2およびキャパシタCo2によって第２整流平滑回路が構成されている。第２整流回路CR2は整流スイッチ素子Qs、この整流スイッチ素子Qsを制御する第２スイッチング制御回路CNT2および帰還回路FB2を備えている。また、前記第２整流回路CR2は、整流スイッチ素子Qsに対して直列接続され、第２の二次巻線Ns2の電圧を順方向に流す第２整流素子Ds2を備えている。
【００３３】
第２整流平滑回路には、第２整流回路CR2に流入する電流の立ち上がりを遅らせる二次側インダクタLrs2を備えている。この二次側インダクタLrs2はトランスTの漏れインダクタンス、またはトランスTの第２の二次巻線Ns2に接続したインダクタである。第１整流平滑回路にはインダクタLrs1を備えている。このインダクタLrs1はトランスTの漏れインダクタンスである。
【００３４】
図３（Ａ）に示したスイッチング電源回路１０２の作用は次のとおりである。
第１スイッチング素子Q1および第２スイッチング素子Q2は第１スイッチング制御回路CNT1の制御により短いデッドタイムを挟んで交互にオン・オフされる。この時のスイッチング周波数は共振インダクタLrと共振キャパシタCrによる共振周波数に等しいかほぼ等しい。
【００３５】
第１スイッチング素子Q1がターンオフすると第１の二次巻線Ns1に逆極性の電圧が発生する。第１の二次巻線Ns1には、インダクタLrs1により緩やかに電流が立ち上がり、第１出力電圧Vo1が供給される。
【００３６】
第１帰還回路FB1は第１出力電圧Vo1と基準電圧との比較により生成した信号を第１スイッチング制御回路CNT1へ負帰還する。この制御により、第１出力電圧Vo1が印加される負荷に流れる負荷電流に関わらず、また入力電源Viの電圧変動に関わらず、第１出力電圧Vo1は所定電圧に保たれる。
【００３７】
一方、第１スイッチング素子Q1がターンオフすると第２の二次巻線Ns2にも逆極性の電圧が発生する。第２の二次巻線Ns2には、インダクタLrs2により緩やかに電流が立ち上がり、第２整流回路CR2で整流され、キャパシタCo2により平滑されて、第２出力電圧Vo2が供給される。このように第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにはパルス電流が流れる。
【００３８】
第２帰還回路FB2は第２出力電圧Vo2と基準電圧との比較により生成した信号を第２スイッチング制御回路CNT2へ負帰還する。第２帰還回路FB2および第２スイッチング制御回路CNT2による動作は次のとおりである。
【００３９】
出力電圧Vo2が基準電圧よりも低いときは、整流スイッチ素子Qsが導通状態となっていて、第２整流回路CR2は導通し、インダクタLrs2により緩やかに電流が立ち上がり、出力電圧Vo2が供給される。整流スイッチ素子Qsが導通状態であるため、第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsに流れるパルス電流は制限されない。出力電圧Vo2が基準電圧よりも高いときは、整流スイッチ素子Qsが非導通状態となっていて、第２整流回路CR2は非導通となり、第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにパルス電流は流れない。このように、整流スイッチ素子Qsの導通／非導通は第２出力電圧Vo2の電圧情報に基づいて制御される。
【００４０】
また、第２整流回路CR2に流れる電流の立ち上がりはインダクタLr2により遅れ、第２整流素子に電流が流れ始める前に整流スイッチ素子Qsは確実に導通している。
【００４１】
また、第２整流素子Ds2に流れる電流が逆方向電流となると、第２整流素子Ds2が逆バイアスになることによって電流が遮断された後、整流スイッチ素子Qsは非導通となる。
【００４２】
更に、トランスTに発生する電圧で整流スイッチ素子Qsが動作するため、第１スイッチング素子Q1および第２スイッチング素子Q2のスイッチング周波数に同期して整流スイッチ素子Qsが動作する。
【００４３】
図３（Ｂ）は図３（Ａ）に示した第２整流回路CR2の具体的な回路構成を示す図である。
図３（Ｂ）において、第２整流回路CR2内の第２帰還回路FB2の出力部にはフォトカプラの受光素子PCと対をなす発光素子を備えている。この第２整流回路CR2内の第２帰還回路FB2、第２整流素子Ds2および整流スイッチ素子Qs以外の回路が、図３（Ａ）中の第２スイッチング制御回路CNT2である。
【００４４】
スイッチング電源回路１０２の動作は次のとおりである。
(1)［第１スイッチング素子Q1のオン期間］
第２出力電圧Vo2が生じることによって、ツェナーダイオードDz、抵抗Rg、抵抗Rg2およびキャパシタCgからなる並列回路を介してキャパシタCbが充電される。
【００４５】
(2-1)［第２スイッチング素子Q2のオン期間（第２出力電圧Vo2が所定電圧より低く、第２整流回路CR2が導通状態のとき）］
第１スイッチング素子Q1がターンオフすると、第２の二次巻線Ns2の電圧は反転し、第２スイッチング素子Q2がターンオンする。キャパシタCbの電圧は抵抗Rg2とキャパシタCgからなる並列回路および抵抗Rgを介して整流スイッチ素子Qsのゲート・ソース間に加えられ、整流スイッチ素子Qsがターンオンする。インダクタLrs2によって電流は電圧より遅れて緩やかに立ち上がり、第２整流回路CR2は導通状態となって、キャパシタCo2が充電されながら第２出力電圧Vo2が供給される。このように第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにはパルス電流が制限されずに流れる。
【００４６】
第２スイッチング素子Q2がターンオフすると第２の二次巻線Ns2の電圧は反転し、第２整流素子Ds2は非導通となって、第２整流回路CR2は非導通状態となる。その後、第１スイッチング素子Q1がターンオンする。このときには、第２整流回路CR2が非導通状態となる前にトランジスタTrがオンすることはない。
【００４７】
(2-2)［第２スイッチング素子Q2のオン期間（第２出力電圧Vo2が所定電圧より高く、第２整流回路CR2が非導通状態のとき）］
第２出力電圧Vo2が所定電圧より高い場合は、受光素子PCのインピーダンスは小さくなる。
【００４８】
第１スイッチング素子Q1がターンオフすると、第２の二次巻線Ns2の電圧は反転し、第２スイッチング素子 Q2がターンオンする。
【００４９】
キャパシタCbの電圧により、ダイオードDp、受光素子PCおよび抵抗Rtを介してキャパシタCtが充電され、トランジスタTrのベース・エミッタ間電圧がしきい値電圧約0.6Vを超えるとトランジスタTrはオンとなり、整流スイッチ素子Qsのゲート・ソース間に電圧は加わらず、整流スイッチ素子Qsはオフとなって、第２整流回路CR2は非導通状態を維持する。そのため、第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにパルス電流は流れない。その後、第１スイッチング素子Q1がターンオンする。ダイオードDbeはキャパシタCtに逆電圧の充電を防止する。
【００５０】
第２出力電圧Vo2が印加される負荷の電流が通常負荷電流であるときには、図４に示したように、第２の二次巻線Ns2の電圧の立ち上がりで整流スイッチ素子Qsがターンオンする状態とターンオンしない状態（歯抜け状態）とが発生し、この歯抜け状態の発生頻度でパルス電流のパルス数を制御して第２出力電圧Vo2が安定化される。
【００５１】
第２出力電圧Vo2が印加される負荷の電流が小さい（軽負荷）の場合、キャパシタCtに対する充電時定数が小さくなって、整流スイッチ素子Qsのターンオン後、キャパシタCtの電圧は速やかに0.6Vに達してトランジスタTrがオンし、整流スイッチ素子Qsはターンオフする。すなわち、軽負荷では、スイッチ素子Qsのオン時間が短縮化される。そのため、図４に示したとおり、二次巻線Ns2の電圧が発生している期間内でスイッチ素子Qsがターンオフする。
【００５２】
このように通常負荷では、図４の通常負荷時の波形となり、軽負荷では、図４の軽負荷時の波形もしくは図４の通常負荷時の波形と軽負荷時の波形との混在の波形となる。
【００５３】
なお、二次巻線Ns2の電圧が発生している期間内でスイッチ素子QsがターンオフするとＺＣＳ動作（ゼロ電流スイッチ）とはならない場合があるが、軽負荷であって整流スイッチ素子Qsで遮断される電流値が小さいことから、ターンオフの際のスイッチング損失およびノイズは問題とならない。
【００５４】
第２の実施形態によれば、次の効果を奏する。
(a)トランスTの第２の二次巻線Ns2の電圧が第２出力電圧Vo2より高く、且つ第２出力電圧Vo2が所定電圧よりも低いときに整流スイッチ素子Qsが導通するので、整流スイッチ素子Qsを通って流れるパルス電流のパルス数が単位時間あたりにおいて制御されて第２出力電圧Vo2が高精度化される。
【００５５】
(b)整流スイッチ素子Qsのターンオンの際に、インダクタLrs2により第２整流回路CR2に流れる電流の立ち上がりが遅れ、第２整流回路CR2に電流が流れ始める前に整流スイッチ素子Qsは確実に導通させることができるので、ＺＶＳ（ゼロ電圧スイッチ）動作となる。また、第２整流素子Ds2が非導通となってから整流スイッチ素子Qsがターンオフするので、ＺＣＳ（ゼロ電流スイッチ）動作となる。そのため、ターンオンの際およびターンオフの際のスイッチング損失およびノイズ、サージ電圧が殆ど発生しない。これにともない、整流スイッチ素子Qsに高耐圧性が不要となり、導通損失の少ない（低耐圧の）素子を用いることで発熱量が抑えられて電源装置の小型軽量化が図れる。また、ノイズの影響によるスイッチング動作の不安定性が無く、出力電圧の精度が維持できる。
【００５６】
(c)トランスに発生する電圧で整流スイッチ素子Qsが動作するので、整流スイッチ素子Qsの動作を第１スイッチング素子のスイッチングに同期した動作となる。そのため、同期信号の発生回路や伝達回路が不要であり小型化を図ることができる。また、複数のスイッチング周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制することができる。
【００５７】
(d)第２出力電圧Vo2が印加される負荷の電流の増大、減少に応答して整流スイッチ素子Qsが動作するので、負荷変化に対する高速応答が可能となる。
【００５８】
(e)トランスTの第２の二次巻線Ns2に発生する交流電圧で整流スイッチ素子Qsが動作するため、駆動制御用の直流電源が不要であり、そのため小型軽量化を図ることができる。また、直流電源を設けることによる固定損失が発生しないため高効率動作が可能となる。
【００５９】
《第３の実施形態》
図５は第３の実施形態に係るスイッチング電源回路１０３の回路図である。このスイッチング電源回路１０３は、整流スイッチ素子QsをトランスTに設けた駆動巻線Nb1に発生する電圧を用いて駆動制御する例である。また、第２出力電圧Vo2は第１出力電圧Vo1よりも低い例である。
【００６０】
スイッチング電源回路１０３の動作は次のとおりである。
(1)［第２スイッチング素子Q2のオン期間（第２出力電圧Vo2が所定電圧より低く、第２整流回路CR2が導通状態のとき）］
第１スイッチング素子Q1がターンオフすると、駆動巻線Nb1の電圧は抵抗Rgを介して、整流スイッチ素子Qsのゲート・ソース間に電圧が印加され、整流スイッチ素子Qsがターンオンする。インダクタLrs2によって電流は電圧より遅れて緩やかに立ち上がり、第２整流回路CR2は導通状態となって、キャパシタCo2が充電されながら第２出力電圧Vo2が供給される。
【００６１】
第２スイッチング素子Q2がターンオフすると第２の二次巻線Ns2の電圧は反転し、第２整流素子Ds2は非導通となって、第２整流回路CR2は非導通状態となる。その後第１スイッチング素子Q1がターンオンする。
【００６２】
(2)［第２スイッチング素子Q2のオン期間（第２出力電圧Vo2が所定電圧より高く、第２整流回路CR2が非導通状態のとき）］
第２出力電圧Vo2が所定電圧より高い場合は、受光素子PCのインピーダンスは小さくなる。駆動巻線Nb1の電圧は、抵抗Rg2および受光素子PCを介してキャパシタCtが充電される。キャパシタCtの電圧がトランジスタTrのベース・エミッタ間のしきい値電圧約0.6Vを超えるとトランジスタTrはオンする。トランジスタTrがオンすると、整流スイッチ素子Qsのゲート・ソース間に電圧は加わらず、整流スイッチ素子Qsはオフとなって、第２整流回路CR2は非導通状態を維持する。その後、第１スイッチング素子Q1がターンオンする。
その他の作用は第２の実施形態と同様である。
【００６３】
第３の実施形態によれば、駆動巻線Nb1の電圧で整流スイッチ素子Qsを直接ターンオンさせることができるので、図３（Ｂ）に示したキャパシタCbは不要である。また、整流スイッチ素子Qsを駆動制御するのに適した電圧をトランスTに設けられた駆動巻線Nb1の巻数で設定できるため、最適なタイミングで整流スイッチ素子Qsを駆動でき、そのため損失をより低減できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００６４】
《第４の実施形態》
図６は第４の実施形態に係るスイッチング電源回路１０４の回路図である。このスイッチング電源回路１０４は、第２整流回路CR2において、第２整流素子Ds2と電気的に並列にサージ電圧吸収用キャパシタCsを備えている。その他の構成は第２の実施形態で示したものと同様である。
【００６５】
第４の実施形態によれば、入力電源Viの電圧や第２出力電圧Vo2が急に変化した場合などの過渡変化において、インダクタLrs2に流れる電流が整流スイッチ素子Qsにより急峻に遮断された際に整流スイッチ素子Qsの両端に発生するサージ電圧を抑制し、過大な電圧ストレスが発生するのを抑制できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００６６】
《第５の実施形態》
図７は第５の実施形態に係るスイッチング電源回路１０５の回路図である。このスイッチング電源回路１０５は、第１の二次巻線Ns1と第２の二次巻線Ns2を別の巻線として構成した例である。また、第１の二次巻線Ns1と第２の二次巻線Ns2とを逆極性の巻線として構成した例である。その他の構成は第２の実施形態で示したものと同様である。
【００６７】
第５の実施形態によれば、第１スイッチング素子Q1のオン期間では第１の二次巻線Ns1から第１出力電圧Vo1を得て、第２スイッチング素子Q2がオンの期間では第２整流回路CR2の導通時に、第２の二次巻線Ns2から出力電圧Vo2を得る。第２出力電圧Vo2の電圧は第２整流回路CR2で高精度に制御できる。また、第１スイッチング素子Q1および第２スイッチング素子Q2のいずれのオン期間においても一次側から二次側にエネルギーが伝送されるため、トランスの小型化が図れる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００６８】
《第６の実施形態》
図８は第６の実施形態に係るスイッチング電源回路１０６の回路図である。このスイッチング電源回路１０６は、トランスTに二つの第１の二次巻線Ns11，Ns12を備え、その出力に、ダイオードDs11，Ds12およびキャパシタCo1によるセンタータップ整流回路を構成したものである。その他の構成は第２の実施形態で示したものと同様である。
【００６９】
このように、第１の二次巻線にセンタータップ整流回路を構成することで、第１スイッチング素子Q1および第２スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーを伝送することができるため、トランスの小型化が図れる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００７０】
《第７の実施形態》
図９は第７の実施形態に係るスイッチング電源回路１０７の回路図である。このスイッチング電源回路１０７は、第１の二次巻線Ns1と第２の二次巻線Ns2とを絶縁された別の巻線として構成した例である。また、第１の二次巻線Ns1と第２の二次巻線Ns2を同じ極性の巻線として構成した例である。その他の構成は第２の実施形態で示したものと同様である。
【００７１】
第７の実施形態によれば、第１出力電圧Vo1と第２出力電圧Vo2を互いに絶縁された出力として得ることができる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００７２】
《第８の実施形態》
図１０は第８の実施形態に係るスイッチング電源回路１０８の回路図である。このスイッチング電源回路１０８は、第１の二次巻線Ns1にダイオードDs11，Ds12およびキャパシタCs1，Cs2による倍電圧整流回路を接続し、第２の二次巻線Ns2の電圧を第２整流回路CR2で制御する構成とした例である。その他の構成は第２の実施形態で示したものと同様である。
【００７３】
第８の実施形態によれば、第１スイッチング素子Q1および第２スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーが伝送されるため、トランスの小型化が図れる。また、第１出力電圧Vo1を得るための第１の二次巻線Ns1は一つの二次巻線で構成できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００７４】
《第９の実施形態》
図１１は第９の実施形態に係るスイッチング電源回路１０９の回路図である。このスイッチング電源回路１０９は、第１の二次巻線Ns1に、四つのダイオードDs1による全波整流回路を接続し、第２の二次巻線Ns2の電圧を第２整流回路CR2で制御する構成とした例である。その他の構成は第２の実施形態で示したものと同様である。
【００７５】
第９の実施形態によれば、第１スイッチング素子Q1および第２スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーが伝送されるため、トランスの小型化が図れる。また、第１出力電圧Vo1を得るための第１の二次巻線Ns1は一つの二次巻線で構成できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００７６】
《第１０の実施形態》
図１２は第１０の実施形態に係るスイッチング電源回路１１０の回路図である。このスイッチング電源回路１１０は、複数の二次側整流回路CR2、CR3、CR4を備えて構成した例である。その他の構成は第２の実施形態で示したものと同様である。
【００７７】
第１０の実施形態によれば、複数の整流回路CR2、CR3、CR4を備え、それらが個別に制御されるので、複数の第２出力電圧Vo2、Vo3、Vo4をそれぞれ高精度に制御できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００７８】
《第１１の実施形態》
図１３は第１１の実施形態に係るスイッチング電源回路１１１の回路図である。このスイッチング電源回路１１１は、第２整流回路CR2が2つのダイオードDs21、Ds22および一つの整流スイッチ素子Qsを備え、第２の二次巻線Ns21、Ns22の電圧をセンタータップ整流する構成とし、第２出力電圧Vo2を第２整流回路CR2で制御する構成とした例である。また、トランスTに駆動巻線Nb1，Nb2を備え、センタータップ整流した電圧信号を基に、整流スイッチ素子Qsを制御するように構成した例である。その他の構成は第２の実施形態および第３の実施形態で示したものと同様である。
【００７９】
第１１の実施形態によれば、第１の二次巻線Ns11とNs12、および第２の二次巻線Ns21とNs22は、それぞれセンタータップ整流回路とすることで、第１スイッチング素子Q1および第２スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーを伝送することができるため、トランスの小型化が図れる。
【００８０】
また、第１出力電圧Vo1および第２出力電圧Vo2におけるリップル電圧を低減できる。その他は第１〜第３の実施形態で述べた効果と同様の効果を奏する。
【００８１】
《第１２の実施形態》
図１４は第１２の実施形態に係るスイッチング電源回路１１２の回路図である。このスイッチング電源回路１１２は、第２整流回路CR2に四つのダイオードDs2と一つの整流スイッチ素子Qsを備え、第２の二次巻線Ns2の電圧を全波整流して出力電圧Vo2を得て、出力電圧Vo2を整流回路CR2で制御する構成とした例である。その他の構成は第２の実施形態で示したものと同様である。
【００８２】
第１２の実施形態によれば、第１の二次巻線Ns1は第１スイッチング素子Q1および第２スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーを伝送することができ、トランスTの小型化が図れる。また、第１電圧出力および第２電圧出力のそれぞれにおけるリップル電圧を低減できる。
【００８３】
第２の二次巻線Ns2の電圧は全波整流されるため、第２出力電圧Vo2におけるリップル電圧はさらに低減できる。
【００８４】
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００８５】
《第１３の実施形態》
図１５は第１３の実施形態に係るスイッチング電源回路１１３の回路図である。このスイッチング電源回路１１３は、第２整流回路CR2に二つのダイオードDs21、Ds22と二つの整流スイッチ素子Qs1，Qs2を備え、第２の二次巻線Ns2の電圧を倍電圧整流することによって第２出力電圧Vo2を得る構成とした例である。その他の構成は第２の実施形態で示したものと同様である。
【００８６】
第１３の実施形態によれば、第２の二次巻線Ns2の電圧は倍電圧整流されるため、第１の二次巻線Ns1は第１スイッチング素子Q1および第２スイッチング素子Q2のそれぞれのオン期間において一次側から二次側へエネルギーが伝送され、トランスTの小型化が図れる。また、第１電圧出力および第２電圧出力のそれぞれにおけるリップル電圧を低減できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００８７】
《第１４の実施形態》
図１６は第１４の実施形態に係るスイッチング電源回路１１４の回路図である。このスイッチング電源回路１１４は、第２〜第１３の実施形態で示した回路に比べて一次側の共振キャパシタCrの位置が異なる。すなわち、共振キャパシタCrと第２スイッチング素子Q2の直列回路が一次巻線NpとインダクタLrとの直列回路に対して並列接続されている。
【００８８】
第２〜第１３の実施形態ではトランスの一次側がハーフブリッジ構成であったのに対し、第１４の実施形態はフライバック＋アクティブクランプ回路というトポロジーである。すなわち、第２スイッチング素子Q2がクランプ素子として作用し、トランスTの励磁が強制的にリセットされて高電圧の発生が防止されるとともに変換効率が向上する。そのため、入力電圧の変化に対する出力電圧の制御特性が改善される。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【００８９】
《第１５の実施形態》
図１７は第１５の実施形態に係るスイッチング電源回路１１５の回路図である。このスイッチング電源回路１１５は、トランスTの一次側に第２スイッチング素子Q2を設けずにフライバックコンバータを構成した例である。
【００９０】
第１５の実施形態によれば、主スイッチング素子が単一であるので、電流容量が比較的低い小型のスイッチング電源回路に適する。
【００９１】
《第１６の実施形態》
図１８は第１６の実施形態に係るスイッチング電源回路１１６の回路図である。このスイッチング電源回路１１６は、トランスTの一次側に第２スイッチング素子Q2を設けずにフォワードコンバータを構成した例である。
【００９２】
第１６の実施形態によれば、主スイッチング素子が単一であるので、電流容量が比較的低い小型のスイッチング電源回路に適する。
【符号の説明】
【００９３】
AN1…ＡＮＤゲート
Cb，Cg…キャパシタ
CNT1…第１スイッチング制御回路
CNT2…第２スイッチング制御回路
Co1，Co2…キャパシタ
CP1，CP2…コンパレータ
Cr…共振キャパシタ
CR2…第２整流回路（第２整流平滑回路の整流回路）
Cs…サージ電圧吸収用キャパシタ
Cs1，Cs2…キャパシタ
Ct…キャパシタ
Dbe，Dp…ダイオード
Ds1…ダイオード（第１整流素子）
Ds11，Ds12…ダイオード
Ds2…ダイオード（第２整流素子）
Ds21…ダイオード
Dz…ツェナーダイオード
FB1…第１帰還回路
FB2…第２帰還回路
Lr…共振インダクタ
Lr2…インダクタ
Lrs1，Lrs2…二次側インダクタ
Nb1，Nb2…駆動巻線
Np…一次巻線
Ns1…第１の二次巻線
Ns11，Ns12…第１の二次巻線
Ns2…第２の二次巻線
Ns21…第２の二次巻線
PC…受光素子
Q1…第１スイッチング素子
Q2…第２スイッチング素子
Qs…整流スイッチ素子
Qs1，Qs2…整流スイッチ素子
Rg…抵抗
Rg2…抵抗
T…トランス
Tr…トランジスタ
Vi…入力電源
Vo1…第１出力電圧
Vo2…第２出力電圧
Vr…基準電圧回路
１０１〜１１６…スイッチング電源回路
【図１】
2012073707.tif 000003
【図２】
2012073707.tif 000004
【図３】
2012073707.tif 000005
【図４】
2012073707.tif 000006
【図５】
2012073707.tif 000007
【図６】
2012073707.tif 000008
【図７】
2012073707.tif 000009
【図８】
2012073707.tif 000010
【図９】
2012073707.tif 000011
【図１０】
2012073707.tif 000012
【図１１】
2012073707.tif 000013
【図１２】
2012073707.tif 000014
【図１３】
2012073707.tif 000015
【図１４】
2012073707.tif 000016
【図１５】
2012073707.tif 000017
【図１６】
2012073707.tif 000018
【図１７】
2012073707.tif 000019
【図１８】
2012073707.tif 000020
【国際調査報告】
2012073707.tif 000021
2012073707.tif 000022
2012073707.tif 000023
2012073707.tif 000024