(57)【要約】  本発明は、表示素子領域の外側に表示画素検査用のテスト領域を配置する際に、このテスト領域内の画素を駆動するための専用の駆動部を不要とし、画像表示装置における回路構成を簡略化することができるとともに、テスト領域にテスト信号を表示する際の制御を簡略化できる画像表示装置を提供する。  本発明の画像表示装置は、表示素子領域（２２）の外側にテスト領域（画素ＰＤｔ１−ＰＤｔ４）（２３）を設け、各画素（ＰＤｔ１−ＰＤｔ４）のゲートをゲート制御線（ＧＬ１）に共通接続する。また、同列の画素（ＰＤｔ１及びＰＤｔ２）のソース線をソース線（ＳＬｒ）に共通接続し、同列の画素（ＰＤｔ３及びＰＤｔ４）のソース線をソース線（ＳＬｒ＋１）に共通接続する。
2012108041.tif 000002
【特許請求の範囲】
【請求項１】
格子状に配置された複数の素子に画像を表示する表示素子領域と、
前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、
を備え、
前記テスト領域の素子には、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給される
ことを特徴とする画像表示装置。
【請求項２】
前記テスト領域の素子に表示する前記テスト信号を生成するテスト信号生成部と、
前記テスト領域の素子に表示する前記テスト信号と、前記表示素子領域に表示する画像信号とを切り替える信号切替部と、
前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する制御部と、
を備えることを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記テスト領域の素子は、
前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、
前記ゲート制御線と直交し、前記素子に表示するテスト信号を供給するソース線とを、
前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用する
ことを特徴とする請求項２に記載の画像表示装置。
【請求項４】
前記テスト信号は、
前記テスト領域の素子に表示する輝度を切り替える信号である
ことを特徴とする請求項１から請求項３のいずれか１項に記載の画像表示装置。
【請求項５】
前記テスト領域は、前記表示素子領域に隣接するように配置されるとともに前記表示素子領域の行方向に沿って所定数の素子が格子状に並べて設けられ、
前記テスト領域の素子のゲート制御線は、
前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のゲート制御線に接続され、
前記テスト領域の素子のソース線は、
前記テスト領域内の素子に隣接するとともに同じ列に並べて配置されている前記表示素子領域の素子のソース線に接続される
ことを特徴とする請求項１から請求項４のいずれか１項に記載の画像表示装置。
【請求項６】
前記テスト領域は、前記表示素子領域に隣接するように配置されるとともに前記表示素子領域の列方向に沿って所定数の素子が格子状に並べて設けられ、
前記テスト領域の素子のゲート制御線は、
前記テスト領域の素子に隣接するとともに前記テスト領域の素子と同じ行に並べて配置されている前記表示素子領域の素子のゲート制御線に接続され、
前記テスト領域の素子のソース線は、
前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のソース線に接続される
ことを特徴とする請求項１から請求項４のいずれか１項に記載の画像表示装置。
【請求項７】
表示素子領域が格子状に配置された複数の素子に画像を表示する過程と、
テスト領域が前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備える過程と、
を含み、
前記テスト領域の素子には、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給される過程
を含むことを特徴とする表示画像検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像等の高画質・高精細な画像を表示する画像表示装置及び表示画像検査方法に関する。
【背景技術】
【０００２】
医療機関でＸ線写真の画像を表示する場合など、患者の病巣などを識別するに当たり、微妙な輝度の違いを表示させて、読み取る必要がある。このため、医療用の画像表示装置においては、優れたグレースケール再現性が要求されている。医用画像と通信の標準規格としてＤＩＣＯＭ（Ｄｉｇｔａｌ  Ｉｍａｇｉｎｇ  ａｎｄ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｉｎ  Ｍｅｄｉｃｉｎｅ）が定められている。病院内外で異なる製造業者の、異なる種類のデジタル画像機器を、ネットワークや、画像記録媒体を介して相互に接続して、医用画像情報のやり取りや、データ伝送を可能とすることを目的としている。すなわち、ＤＩＣＯＭ規格に沿った表示装置では、どの装置で見ても医用画像の整合性を取ることが可能となる。【０００３】
ＤＩＣＯＭ規格では、表示装置のグレースケール再現性について定められており、グレースケール画像の表示のための標準表示関数が明記されている。人間の目は、画像の明るい領域よりも、暗い領域において相対的に高い感度を示す特性を持つため、この標準表示関数は非線形となる。そこで、ＤＩＣＯＭでは、平均的な観察者が識別可能な最小の輝度差を表すＪＮＤ（Ｊｕｓｔ  Ｎｏｔｉｃｅａｂｌｅ  Ｄｉｆｆｅｒｅｎｃｅ、最小弁別閥と呼ばれている）インデックスと輝度値との関係を測定し、この標準表示関数をグレースケール標準表示関数として定めている。このため、医用画像表示装置では、表示できる黒表示時の輝度値（黒輝度）と白表示時の輝度値（白輝度）とから、このグレースケール標準表示関数を求め、ＤＩＣＯＭに対応したグレースケール再現性を実現している。このＤＩＣＯＭに対応した表示装置として、ＪＮＤや、ＤＩＣＯＭガンマ特性に応じてＬＵＴ（Ｌｏｏｋ  Ｕｐ  Ｔａｂｌｅ）を求める技術が提案されている（例えば、特許文献1参照）。【０００４】
図５は、上述したＤＩＣＯＭ規格に合致したグレースケール再現性を実現する画像表示装置の構成を示すブロック図である。この図５に示す画像表示装置１Ａは、アクティブマトリクス駆動型の液晶表示装置であり、この画像表示装置１Ａは、映像信号処理部１１と、制御部１２と、テスト信号生成部１３と、駆動部１５と、テスト領域駆動部１６と、バックライト駆動部１７と、表示部２１Ａと、を有して構成される。【０００５】
図５に示す画像表示装置１Ａにおいて、映像信号処理部１１は、外部接続された映像信号発生装置等（図示せず）から映像信号が供給され、この供給された映像信号に対して必要な信号処理を施し、表示部２１Ａに出力する。また、この映像信号処理部１１では、ＤＩＣＯＭガンマ特性に従って、供給された映像信号のビデオレベルを変換する。また、表示部２１Ａは、通常の画像信号（画質検査用のテスト信号と対比する意味での画像信号）を表示する表示素子領域２２Ａと、後述する画質管理用のテスト信号を表示するテスト領域２３Ｂと、バックライト２４と、テスト領域２３Ｂの前面に設けられるセンサ部２５とを有している。表示部２１Ａ内の表示素子領域２２Ａ及びテスト領域２３Ｂ内の素子（画素）は、後述する駆動部１５及びテスト領域駆動部１６により表示駆動される。【０００６】
上記テスト領域２３Ｂは、表示素子領域２２Ａの外側に格子（マトリクス）状に配置される所定個数の素子（画素）で形成される領域であり、このテスト領域２３Ｂ内の画素にテスト信号が表示される。センサ部２５は、テスト領域２３Ｂの前面に設けられるフロントセンサであり、このセンサ部２５によりテスト領域２３Ｂ内に表示されるテスト信号の画像を検出し、その検出信号を制御部１２に出力する。なお、テスト領域２３Ｂとセンサ部２５とは、表示素子領域２２Ａの外枠内に隠されるようにして配置され、表示画面の前面側（ユーザ側）からは見えないようにして配置されている。【０００７】
テスト領域２３Ｂに表示されるテスト信号は、テスト信号生成部１３により生成される信号であり、例えば、全白信号や、中間階調信号（グレースケール信号）等である。このテスト信号をテスト領域２３Ｂに表示し、このテスト領域２３Ｂに表示された画像をセンサ部２５により検出することにより、供給される映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されているか否かを検出する。このセンサ部２５で検出された信号は制御部１２に向けて出力される。【０００８】
制御部１２は、センサ部２５からテスト領域２３Ｂの画像の検出信号が供給され、この検出信号を基に、映像信号処理部１１において映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、当該映像信号処理部１１における変換動作を制御する。
これにより、画像表示装置１Ａは、表示部２１Ａに画像を表示する際に、ＤＩＣＯＭ規格に合致したグレースケールの再現性を確保することができる。また、画像表示装置１Ａは、バックライト２４における輝度の経年変化を補正することができる。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００７−１１４４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
図６は、表示素子領域２２Ａとテスト領域２３Ｂの構成について示す図である。この図６に示すように、テスト領域２３Ｂは、通常の画像信号を表示する表示素子領域２２Ａの外側（この例では最上部）に、この表示素子領域２２Ａに隣接するようにして設けられている。この図に示すように、表示素子領域２２Ａは、行方向にｎ個、列方向にｍ個の素子（以下「画素」とも呼ぶ）を格子（マトリクス）状に配置して構成される。より具体的には、スイッチング素子（ＴＦＴ）のゲートに接続されるゲート制御線ＧＬ１〜ＧＬｎと、このゲート制御線ＧＬ１〜ＧＬｎに交差するように列方向に配列されたソース線（信号線）ＳＬ１〜ＳＬｍと、のそれぞれの交点にｎ×ｍ個の画素ＰＤ（及びスイッチング素子（ＴＦＴ））が配置される。この表示素子領域２２Ａ内の各画素ＰＤは、ゲート制御線ＧＬ１〜ＧＬｎと、ソース線ＳＬ１〜ＳＬｍを通して、駆動部１５により駆動される。この駆動部１５には、ゲート駆動回路１５Ａと、ソース駆動回路１５Ｂとが含まれる。【００１１】
ゲート駆動回路１５Ａは、ゲート制御線ＧＬ１〜ＧＬｎにゲート制御信号（ゲート線選択信号）を出力する回路である。また、ソース駆動回路１５Ｂは、ソース線（信号線）ＳＬ１〜ＳＬｍに画像の表示信号（通常の画像信号或いはテスト信号）を出力する回路である。このゲート駆動回路１５Ａとソース駆動回路１５Ｂにより、ゲート制御線ＧＬ１〜ＧＬｎとソース線ＳＬ１〜ＳＬｍとの各交点に配されたスイッチング素子（ＴＦＴ）を選択し、この選択したスイッチング素子（ＴＦＴ）に繋がる画素ＰＤに画像の表示信号を供給する。【００１２】
また、テスト領域２３Ｂは４つの画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４で構成されている。より具体的には、ゲート制御線ＧＬｘ１及びＧＬｘ２と、ソース線ＳＬｒ及びＳＬｒ＋１とのそれぞれの交点に、スイッチング素子（ＴＦＴ）及び画素ＰＤｔ１〜ＰＤｔ４とが配置されている。そして、テスト領域駆動部１６は、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４を駆動するための駆動回路であり、このテスト領域駆動部１６内のテスト領域ゲート駆動回路１６Ａによりゲート制御線ＧＬｘ１及びＧＬｘ２に出力されるゲート制御信号が生成される。このテスト領域２３Ｂとテスト領域駆動部１６の構成により、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４に対して、テスト領域駆動部１６からゲート制御線ＧＬｘ１及びＧＬｘ２を通してゲート制御信号が送られ、また、ソース駆動回路１５Ｂからソース線ＳＬｒ及びＳＬｒ＋１を通してテスト信号が送られる。【００１３】
以上説明したように、画像表示装置１Ａにおいては、テスト領域２３Ｂを設けるとともに、このテスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４に表示される画像をセンサ部２５により検出する。制御部１２は、センサ部２５からテスト領域２３Ｂの画像の検出信号が供給され、この検出信号を基に、映像信号処理部１１において映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、当該映像信号処理部１１における変換動作を制御する。【００１４】
しかしながら、画像表示装置１Ａにおいては、表示素子領域２２Ａを駆動する駆動部１５に加えて、さらにテスト領域２３Ｂを駆動するためのテスト領域駆動部１６を追加する必要がある。すなわち、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４を駆動するためのテスト領域ゲート駆動回路１６Ａ等が必要になる。さらには、テスト領域２３Ｂ内のスイッチング素子（ＴＦＴ）を駆動するためのゲート制御線ＧＬｘ１及びＧＬｘ２（テスト領域駆動部１６からテスト領域２３Ｂに至るまでの信号線）を表示部２１（より正確には液晶パネル上）に追加する必要がある。このため、画像表示装置１Ａにおける回路構成が複雑化し、また、テスト領域２３Ｂ内の画素ＰＤｔ１〜ＰＤｔ４を駆動するための制御が複雑化する。このため、画像表示装置１Ａの製造コストが上昇するという問題があった。【００１５】
このように、解決する課題は、表示素子領域の外側に表示画像検査用のテスト領域を配置する際に、このテスト領域内の画素を駆動するための専用の駆動部を不要とし、画像表示装置における回路構成を簡略化することができるとともに、テスト領域にテスト信号を表示する際の制御を簡略化できる、画像表示装置、及び表示画像検査方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明の画像表示装置は、格子状に配置された複数の素子に画像を表示する表示素子領域と、前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、を備え、前記テスト領域の素子には、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給されることを特徴とする。
【発明の効果】
【００１７】
本発明の画像表示装置においては、画像を表示する複数の素子が格子状に配列された表示素子領域の外側に、この表示素子領域の一の方向に沿って並べて設けられる所定数の素子を備えるテスト領域を設ける。このテスト領域の素子には、このテスト領域と並べて設けられている表示素子領域の素子に供給される制御信号と同じ制御信号を供給し、また、テスト領域の素子には、このテスト領域と並べて設けられている表示素子領域の素子に供給されるテスト信号と同じテスト信号を供給する。
これにより、表示素子領域の外側に表示画像の検査用のテスト領域を配置する際に、このテスト領域の素子を駆動するための専用の駆動部を省略することができ、回路構成を簡略化することができる。また、テスト領域にテスト信号を表示する際の制御を簡略化できる。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施形態に係わる画像表示装置の構成を示すブロック図である。
【図２】表示素子領域とテスト領域の構成を示す図である。
【図３】テスト領域及び表示素子領域におけるテスト信号の表示態様を示す図である。
【図４】テスト領域の他の実施態様を示す図である。
【図５】従来技術における画像表示装置の構成を示すブロック図である。
【図６】従来技術におけるテスト領域の構成を示す図である。
【発明を実施するための形態】
【００１９】
以下、本発明の実施の形態を、添付図面を参照して説明する。
図１は、本発明の実施形態に係わる画像表示装置の構成を示すブロック図である。図１に示す画像表示装置１は、上述したＤＩＣＯＭ規格に合致したグレースケール再現性を実現するアクティブマトリクス駆動型の液晶表示装置である。図１に示すように、画像表示装置１は、映像信号処理部１１と、制御部１２と、テスト信号生成部１３と、信号切替部１４と、駆動部１５と、バックライト駆動部１７と、表示部２１と、を有して構成される。この表示部２１は、液晶表示パネルであり、通常の画像信号（画質検査用のテスト信号と対比する意味での画像信号）を表示する表示素子領域２２と、テスト信号を表示するテスト領域２３と、バックライト２４と、センサ部２５と、を有している。
【００２０】
なお、図１に示す画像表示装置１は、図５に示す画像表示装置１Ａと比較して、図１に示す信号切替部１４が新たに追加され、また、図５に示すテスト領域駆動部１６を削除した点が異なる。また、図１に示すテスト領域２３内の画素の駆動方法が、図５に示すテスト領域２３Ｂ内の画素の駆動方法と異なる。他の構成については、図１に示す画像表示装置１と図５に示す画像表示装置１Ａとは同様な構成のものであり、このため、同一の構成部分には同一の符号を付している。
【００２１】
図１に示す画像表示装置１において、映像信号処理部１１は、外部接続された映像信号発生装置等（図示せず）から映像信号が供給され、この供給された映像信号に対して必要な信号処理（例えば、データフォーマット変換や、色変換等）を施す。また、この映像信号処理部１１は、ＤＩＣＯＭガンマ特性に従って、供給された映像信号のビデオレベルを変換して駆動部１５に出力する。この映像信号処理部１１は、供給された映像信号による入力画像のデータをＤＩＣＯＭガンマ特性に準じて変換させる元データとして、ＤＩＣＯＭガンマ特性に準じた出力輝度値と、入力画像の入力輝度値とを対応付けたＬＵＴ（ルックアップテーブル）１１Ａを有しており、このＬＵＴ（ルックアップテーブル）１１Ａを参照して、供給された映像信号のビデオレベルを変換する。
【００２２】
制御部１２は、画像表示装置１内の各処理部を統括して制御し、画像表示装置１に必要とされる処理機能を実現する。テスト信号生成部１３は、制御部１２により制御され、テスト領域２３に画像表示させるテスト信号（例えば、グレースケール信号等）を生成する。信号切替部１４は、供給される映像信号とテスト信号とのいずれかの信号を選択し、この選択した信号を駆動部１５に出力する。この信号切替部１４は、表示部２１内の表示素子領域２２に通常の画像信号を表示するタイミングにおいては映像信号を選択し、表示部２１内のテスト領域２３にテスト信号を表示するタイミングにおいてはテスト信号を選択して駆動部１５に出力する。駆動部１５は、ゲート駆動回路１５Ａと、ソース駆動回路１５Ｂを有しており、ゲート駆動回路１５Ａにより、表示素子領域２２及びテスト領域２３内の画素に対してゲート制御信号を出力し、ソース駆動回路１５Ｂにより、表示素子領域２２及びテスト領域２３内の画素に対してソース信号（画素に表示する信号）を出力する。
【００２３】
表示部２１は、通常の画像信号を表示する表示素子領域２２と、画質検査用のテスト信号を表示するテスト領域２３と、バックライト２４と、フロントセンサとなるセンサ部２５とを有している。表示素子領域２２は、図２に示すように、ｎ×ｍ個の画素が格子（マトリクス）状に配列されて構成される画素領域であり、通常の画像信号が表示される画素領域である。なお、より正確には、後述するように一部の画素にテスト信号が表示される。
【００２４】
テスト領域２３は、表示素子領域２２の外側に、一の方向（例えば、図２に示すＸ（行）方向）に沿って格子状に配置される所定個数（例えば、４個や、１６個等）の素子で形成される画素領域であり、このテスト領域２３内の画素にはテスト信号が表示される。また、センサ部２５がテスト領域２３の前面に設けられ、このセンサ部２５によりテスト領域２３内に表示される画像（テスト信号に対応する画像）を検出し、センサ部２５は、この検出信号を制御部１２に出力する。
【００２５】
なお、テスト領域２３内の画素（より正確には表示素子領域２２内の一部の画素を含む）とセンサ部２５とは、表示素子領域２２の外周部を覆うように設けられた筐体の外枠の内部に配置されている。それゆえ、テスト領域２３内の画素と表示素子領域２２内の一部の画素とセンサ部２５とは、表示部２１の正面、すなわち表示画面が表示されている側に位置するユーザ側からは見えないように隠されている。バックライト２４は、制御部１２により制御されるバックライト駆動部１７により駆動され、このバックライト駆動部１７は、制御部１２の指示に応じた輝度で発光するようにバックライト２４を駆動する。
【００２６】
上記構成において、制御部１２は、テスト信号生成部１３に制御指令を送り、このテスト信号生成部１３によりテスト信号を生成させる。このテスト信号は、例えば、全白信号や、複数段階のグレースケール信号等である。そして、このテスト信号をテスト領域２３に画像として表示させる際には、１画面分（１フレーム）の画像を表示する走査期間中において、このテスト領域２３にテスト信号を表示するタイミングに合わせて、信号切替部１４が、テスト信号生成部１３により生成されたテスト信号を選択する。信号切替部１４は、この選択したテスト信号を駆動部１５に出力し、駆動部１５は、このテスト信号をテスト領域２３に表示する。
【００２７】
センサ部２５は、テスト領域２３に表示されたテスト信号の画像（例えば、グレースケール画像の輝度）を検出し、センサ部２５は、この画像の検出信号を制御部１２に出力する。制御部１２は、センサ部２５からテスト領域２３に表示された画像の検出信号が供給され、この検出信号を基に、表示部２１に表示された映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されているか否かを判定する。そして、その映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されていない場合は、映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、すなわちグレースケール再現性が確保されるようにＬＵＴ１１Ａに保持されるテーブル値を補正する。これにより、画像表示装置１は、ＤＩＣＯＭ規格に合致したグレースケール再現性が確保されるように、映像信号処理部１１の動作を制御することができる。また、画像表示装置１は、センサ部２５から供給された検出信号を基に、バックライト２４における輝度の経年変化についても補正することができる。
【００２８】
なお、画像表示装置１は、ＣＰＵ、ＲＯＭ、ＲＡＭ、タイマ、及びカウンタ等を有するマイクロコントローラやマイクロコンピュータ等を有しており、この画像表示装置１において行われる処理の過程は、プログラムの形式でＲＯＭ等に記憶されており、このプログラムをＣＰＵが読み出して実行することによって、画像表示装置１に必要な処理機能が実現される。すなわち、映像信号処理部１１、制御部１２、テスト信号生成部１３、信号切替部１４、駆動部１５、バックライト駆動部１７、及び表示部２１等において行われる各処理の全部または１部の処理は、ＣＰＵがＲＯＭ等から上記プログラムを読み出して、情報の加工、演算処理を実行することにより、実現されるものである。
【００２９】
また、図２は、表示素子領域とテスト領域の構成を示す図である。この図２に示すように、テスト領域２３は、通常の画像信号を表示する表示素子領域２２の最上部側（Ｙ方向側）に付加された形状で形成される。表示素子領域２２は、行方向にｎ個、列方向にｍ個の画素ＰＤ（合計ｎ×ｍ個の画素ＰＤ）を格子状に配置して形成される。すなわち、表示素子領域２２は、ゲート制御線ＧＬ１〜ＧＬｎと、このゲート制御線ＧＬ１〜ＧＬｎに交差するように列方向に配列されたソース線（信号線）ＳＬ１〜ＳＬｍとのそれぞれの交点に画素ＰＤを配置して形成される。
【００３０】
ゲート駆動回路１５Ａは、ゲート制御線ＧＬ１〜ＧＬｎにゲート制御信号（ゲート選択信号）を出力する回路である。また、ソース駆動回路１５Ｂは、ソース線ＳＬ１〜ＳＬｍに画像の表示信号（通常の画像信号或いはテスト信号）を出力する回路である。このゲート駆動回路１５Ａとソース駆動回路１５Ｂとにより、ゲート制御線ＧＬ１〜ＧＬｎとソース線ＳＬ１〜ＳＬｍの各交点に配されたスイッチング素子（ＴＦＴ）を選択し、この選択したスイッチング素子（ＴＦＴ）に繋がる画素ＰＤに画像の表示信号（通常の画像信号或いはテスト信号）を供給する。
【００３１】
また、テスト領域２３は、４つの画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を格子状に配列して構成されている。このテスト領域２３内において、各画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４のスイッチング素子（ＴＦＴ）のゲートは共通接続されるとともに、表示素子領域２２内のゲート制御線ＧＬ１に接続されている。すなわち、各画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４のゲート制御線は、テスト領域２３に隣接する画素ＰＤｘ１、ＰＤｘ２のゲート制御線ＧＬ１に共通接続されている。
【００３２】
また、同じ列（Ｙ方向）に並ぶ２つの画素ＰＤｔ１及びＰＤｔ２のソース線は共通接続されるとともに、表示素子領域２２内のソース線ＳＬｒに接続されている。すなわち、２つの画素ＰＤｔ１及びＰＤｔ２のソース線は、テスト領域２３に隣接する表示素子領域２２内の画素ＰＤｘ１のソース線に共通接続されている。また、同じ列（Ｙ方向）に並ぶ２つの画素ＰＤｔ３及びＰＤｔ４のソース線は共通接続されるとともに、表示素子領域２２内のソース線ＳＬｒ＋１に接続される。すなわち、画素ＰＤｔ３及びＰＤｔ４のソース線は、テスト領域２３に隣接する表示素子領域２２内の画素ＰＤｘ２のソース線に共通接続されている。
【００３３】
従って、テスト領域２３内の同じ列（Ｙ方向）に並ぶ画素ＰＤｔ１及びＰＤｔ２と、この画素ＰＤｔ１及びＰＤｔ２と同じ列（Ｙ方向）に並ぶ表示素子領域２２内の画素ＰＤｘ１とは、同じゲート制御線ＧＬ１からの信号によりスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｒにより画像の表示信号（ここではテスト信号）が供給される。すなわち、テスト領域２３内の画素ＰＤｔ１及びＰＤｔ２には、表示素子領域２２内の画素ＰＤｘ１と同じテスト信号が表示される。
【００３４】
同様にして、テスト領域２３内の同じ列（Ｙ方向）に並ぶ画素ＰＤｔ３及びＰＤｔ４と、この画素ＰＤｔ３及びＰＤｔ４と同じ列に並ぶ表示素子領域２２内の画素ＰＤｘ２とは、同じゲート制御線ＧＬ１からの信号によりスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｒ＋１により画像の表示信号（ここではテスト信号）が供給される。すなわち、テスト領域２３内の画素ＰＤｔ３及びＰＤｔ４には、表示素子領域２２内の画素ＰＤｘ２と同じテスト信号が表示される。
【００３５】
従って、テスト信号生成部１３により生成されたテスト信号をテスト領域２３に画像として表示させる際には、１画面表示（１フレームの画像を表示）する走査期間中において、表示素子領域２２内の画素ＰＤｘ１及びＰＤｘ２のそれぞれが選択されるタイミングにおいて、当該画素ＰＤｘ１及びＰＤｘ２にテスト信号を画像として表示させることにより、テスト領域２３内の画素に同じテスト信号を画像として表示させることができる。すなわち、表示素子領域２２内の最上部の２つの画素ＰＤｘ１、ＰＤｘ２を利用して、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４にテスト信号を表示することができる。
【００３６】
これにより、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）が不要になり、回路構成を簡略化できる。また、画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動する信号線（ゲート制御線及びソース線）を、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２の信号線と共用化でき、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４に接続される信号配線を簡略化できるとともに、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４にテスト信号を表示させる際の制御が簡単になる。
【００３７】
なお、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４と、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２と、センサ部２５とは、表示素子領域２２の外周部を覆うように設けられた筐体の内部（以下「表示素子領域２２の外枠内」という。）に配置されており、表示画面の前面側（ユーザ）からは隠されて見えないようにして配置されている。すなわち、図２に示す態様では、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４と、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２との合計６個の画素が見えないように隠される。また、図２に示す態様では、テスト領域２３内に配置される画素が４つの場合を示しているが、より多数の画素を配置することができる。例えば、後述する図３に示すように１６個の画素を格子状に配置することができ、また、例えば、１６×１６個の画素を格子状に配置することもできる。
【００３８】
また、図３は、テスト領域及び表示素子領域におけるテスト信号の表示態様を示す図である。図３（Ａ）に示すように、テスト信号をテスト領域２３に画像として表示させる際には、１画面表示（１フレームの画像を表示）する走査期間Ｔ（垂直同期信号により規定される走査期間）おいて、前述の表示素子領域２２内の画素（テスト信号の表示に利用される画素）のそれぞれの画素が選択されるタイミングにおいて、テスト領域２３にテスト信号の画像を表示させる。
【００３９】
また、図３（Ｂ）は、図３（Ａ）に示すテスト領域２３の部分を拡大して示した図である。但し、この図３（Ｂ）では、テスト領域２３内に４×４個の画素（合計１６個の画素）を格子状に配置した例を示している。この図３（Ｂ）に示すように、テスト信号の表示に使用される表示素子領域２２内の画素（破線ａで囲まれる画素）のそれぞれが選択されるタイミングにおいて、当該表示素子領域２２内の画素にテスト信号を表示（破線ａ内の左側の素子から順番にテスト信号を表示）することにより、これに合わせて、テスト領域２３内の１６個の画素にテスト信号を表示（左側の列から４個ずつ順番にテスト信号を表示）することができる。
なお、前述したように、テスト領域２３内の画素と、表示素子領域２２内の画素（破線ａで囲まれる画素）とは、表示素子領域２２の外枠内に隠れるようにして配置されており、図３に示す例では、合計２０個の画素とセンサ部２５とが外枠内に隠される。
【００４０】
また、図４は、テスト領域の他の実施態様を示す図である。前述した図２に示す例では、表示素子領域２２の最上部側（Ｙ方向側）にテスト領域２３を配置する例を示したが、図４に示すように、表示素子領域２２の最端部側（Ｘ方向側）にテスト領域２３Ａを配置することもできる。
【００４１】
この図４に示すように、テスト領域２３Ａは、通常の画像信号を表示する表示素子領域２２の最端部側（Ｘ方向側）に付加された形状で形成される。このテスト領域２３Ａは、４つの画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を格子状に配列して構成されている。このテスト領域２３内において、各画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４のソース線は共通接続されるとともに、表示素子領域２２内のソース線ＳＬｍに接続される。そして、同じ行（Ｘ方向）に並ぶ２つの画素ＰＤｔ１及びＰＤｔ２のスイッチング素子（ＴＦＴ）のゲートは共通接続されるとともに、表示素子領域２２内のゲート制御線ＧＬｒに接続される。また、同じ行（Ｘ方向）に並ぶ２つの画素ＰＤｔ３及びＰＤｔ４のスイッチング素子（ＴＦＴ）のゲートは共通接続されるとともに、ゲート制御線ＧＬｒ＋１に接続される。
【００４２】
従って、テスト領域２３Ａ内の同じ行（Ｘ方向）に並ぶ画素ＰＤｔ１及びＰＤｔ２と、同じ行（Ｘ方向）に並ぶ表示素子領域２２内の画素ＰＤｘ１とは、同じゲート制御線ＧＬｒでスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｍにより画像の表示信号（ここではテスト信号）が与えられる。すなわち、テスト領域２３Ａ内の画素ＰＤｔ１及びＰＤｔ２には、表示素子領域２２内の画素ＰＤｘ１が駆動されるタイミングにおいて、この画素ＰＤｘ１と同じテスト信号が表示される。
【００４３】
同様にして、テスト領域２３Ａ内の同じ行（Ｘ方向）に並ぶ画素ＰＤｔ３及びＰＤｔ４と、同じ行（Ｘ方向）に並ぶ表示素子領域２２内の画素ＰＤｘ２とは、同じゲート制御線ＧＬｒ＋１により供給される制御信号によりスイッチング素子（ＴＦＴ）が制御され、また同じソース線ＳＬｍにより画像の表示信号（ここではテスト信号）が供給される。すなわち、テスト領域２３Ａ内の画素ＰＤｔ３及びＰＤｔ４には、表示素子領域２２内の画素ＰＤｘ２が駆動されるタイミングにおいて、この画素ＰＤｘ２と同じテスト信号が表示される。
【００４４】
従って、テスト信号をテスト領域２３Ａに画像として表示させる際には、１画面表示（１フレームの画像を表示）する走査期間中において、表示素子領域２２内の画素ＰＤｘ１及びＰＤｘ２のそれぞれが選択されるタイミングにおいて、当該画素ＰＤｘ１及びＰＤｘ２にテスト信号の画像を表示させることにより、テスト領域２３Ａ内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４についても同じテスト信号の画像を表示させることができる。
【００４５】
なお、テスト領域２３Ａ内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４と、表示素子領域２２内の画素ＰＤｘ１、ＰＤｘ２と、センサ部２５とは、表示素子領域２２の外枠内に配置されており、表示素子領域２２の前面側（ユーザ）からは隠れて見えないようにされている。
【００４６】
以上説明したように、上記実施形態の画像表示装置１においては、表示素子領域２２の外側に表示画像の画質を検査するためのテスト領域２３または２３Ａを配置する際に、このテスト領域内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動するための専用の駆動回路（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の画素（テスト領域２３に隣接し、テスト信号の表示に利用される画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線およびソース線）を用いることができるため、テスト領域２３内の画素に接続される信号配線を簡略化できる。また、テスト領域２３及び２３Ａ内の画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４にテスト信号を表示させる際の制御を簡略化できる。
【００４７】
なお、ここで、本発明と上述した実施形態との対応関係について補足して説明しておく。上記実施形態において、本発明における画像表示装置は、画像表示装置１が対応する。また、本発明における表示素子領域は、表示部２１内の表示素子領域２２が対応する。また、本発明におけるテスト領域は、表示部２１内のテスト領域２３及びテスト領域２３Ａが対応する。また、本発明における第１の駆動部は、駆動部１５内のゲート駆動回路１５Ａが対応し、本発明における第２の駆動部は、ソース駆動回路１５Ｂが対応する。
【００４８】
また、本発明におけるテスト信号生成部は、テスト信号生成部１３が対応し、本発明における信号切替部は、信号切替部１４が対応し、また、本発明における制御部は、制御部１２が対応する。また、本発明における表示素子領域内の画像を表示する素子は、表示素子領域２２内の画素（画素ＰＤ、画素ＰＤｘ１、ＰＤｘ２）が対応し、本発明におけるテスト領域の素子は、テスト領域２３及び２３Ａ内の画素（画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４）が対応する。また、本発明における表示素子領域の素子は、表示素子領域２２内の画素（画素ＰＤ、ＰＤｘ１、ＰＤｘ２）が対応する。
【００４９】
（１）そして、上記実施形態において、本発明の画像表示装置１は、格子状に配置された複数の素子に画像を表示する表示素子領域２２と、表示素子領域２２外に表示素子領域２２から、上記格子状に配列された表示素子領域２２の素子の一の配列方向（例えば、図２に示すＸ方向）に沿って並べて設けられる所定数の素子を備えるテスト領域２３と、を備え、テスト領域２３の素子（画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４）には、テスト領域２３と並べて設けられている上記表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）に供給される制御信号と同じ制御信号（ゲート制御信号）が、テスト領域２３と表示素子領域２２とをともに駆動する第１の駆動部（ゲート駆動回路１５Ａ）から供給され、テスト領域２３と並べて設けられている上記表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）に供給されるテスト信号と同じテスト信号が、テスト領域２３と表示素子領域２２とをともに駆動する第２の駆動部（ソース駆動回路１５Ｂ）から供給される。
【００５０】
このような構成の画像表示装置１においては、表示素子領域２２の外側に一の配列方向（例えば、図２に示すＸ方向）に沿って所定数の素子（画素ＰＤｔ１、ＰＤｔ２、ＰＤｔ３、ＰＤｔ４）が配列されるテスト領域２３を設ける。そして、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）には、このテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）と並べて設けられている表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）に供給される制御信号と同じ制御信号（ゲート信号）を供給し、また、同じ表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）に供給されるテスト信号（画素ＰＤｘ１、ＰＤｘの表示信号としてテスト信号を与える場合の当該テスト信号）と同じテスト信号を供給する。
【００５１】
これにより、表示素子領域２２の外側に表示画像の検査用のテスト領域２３を配置する際に、このテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線および信号線ソース線）を用いることができるため、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）に接続される信号配線を簡略化できるとともに、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示する際の制御を簡略化できる。
【００５２】
（２）また、上記実施形態において、本発明の画像表示装置１は、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に表示するテスト信号を生成するテスト信号生成部１３と、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に表示するテスト信号と、表示素子領域２２に表示する画像信号とを切り替える信号切替部１４と、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）と同じ制御信号（ゲート信号）が供給される表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）に、テスト信号を供給するように信号切替部１４を制御する制御部１２と、を備える。
【００５３】
このような構成の画像表示装置１においては、テスト信号生成部１３により、テスト領域２３に表示するテスト信号を生成する。このテスト信号は、例えば、全白信号や、複数段階のグレースケール信号等である。そして、制御部１２は、１画面表示（１フレームの画面表示）の走査期間中に、表示素子領域２２の素子（画素ＰＤｘ１及びＰＤｘ２）が選択されるタイミングにおいて、当該表示素子領域２２の素子（画素ＰＤｘ１及びＰＤｘ２）にテスト信号を表示させるように信号切替部１４を制御する。
【００５４】
これにより、表示素子領域２２の素子（画素ＰＤｘ１及びＰＤｘ２）にテスト信号を表示させることにより、同時にテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示させることができる。
【００５５】
（３）また、上記実施形態において、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）は、格子状に配列された表示素子領域２２の素子の一の配列方向（例えば、図２に示すＸ方向）に沿って素子（画素ＰＤｔ１〜ＰＤｔ４）のゲート（スイッチング素子（ＴＦＴ））を制御するゲート制御信号を供給するゲート制御線と、このゲート制御線と直交し、素子（画素ＰＤｔ１〜ＰＤｔ４）に表示するテスト信号を供給するソース線とを、同じ制御信号と同じテスト信号が供給される表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）と共用する。
【００５６】
このような構成の画像表示装置１においては、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）は、ゲート制御信号を供給するゲート制御線と、テスト信号を供給するソース線とを、同じゲート制御信号と同じテスト信号が供給される表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）と共用する。
これにより、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線およびソース線）を用いることができる。このため、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）への信号線の配線を簡略化できる。
【００５７】
（４）また、上記実施形態において、上記テスト信号は、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に表示する輝度を切り替える信号である。
これにより、テスト信号を、全白信号や、グレースケール信号等の輝度を切り替える信号とし、このテスト信号により表示される画像をセンサ部２５により検出することにより、制御部１２は、映像信号処理部１１において映像信号がＤＩＣＯＭガンマ特性に従って正しく変換されるように、当該映像信号処理部１１を制御することができる。このため、画像表示装置１は、供給される映像信号を表示部に表示する際に、ＤＩＣＯＭ規格に合致したグレースケール再現性を確保することができる。
【００５８】
（５）また、上記実施形態において、テスト領域２３は、表示素子領域２２に隣接するように配置されるとともに表示素子領域２２の行方向（図２に示すＸ方向）に沿って所定数の素子（画素ＰＤｔ１〜ＰＤｔ４）が格子状に並べて設けられ、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）のゲート制御線は、表示素子領域２２内の素子であってテスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接する素子（画素ＰＤｘ１、ＰＤｘ２）のゲート制御線に接続され、テスト領域２３の素子（画素ＰＤｔ１〜ＰＤｔ４）のソース線は、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接するとともに同じ列に並べて配置されている表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）のソース線に接続される。
【００５９】
これにより、表示素子領域２２の外側に表示画像の検査用のテスト領域２３を行方向（図２に示すＸ方向）に並べて配置する際に、このテスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線をソース線）を用いることができるため、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）に接続される信号配線を簡略化できるとともに、テスト領域２３内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示する際の制御を簡略化できる。
【００６０】
（６）また、上記実施形態において、テスト領域２３Ａは、表示素子領域２２に隣接するように配置されるとともに表示素子領域２２の列方向（図４に示すＹ方向）に沿って所定数の素子（画素ＰＤｔ１〜ＰＤｔ４）が格子状に並べて設けられ、テスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）のゲート制御線は、テスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接するとともにテスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）と同じ行に並べて配置されている表示素子領域２２の素子（画素ＰＤｘ１、ＰＤｘ２）のゲート制御線に接続され、テスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）のソース線は、表示素子領域２２内の素子であってテスト領域２３Ａの素子（画素ＰＤｔ１〜ＰＤｔ４）に隣接する素子（画素ＰＤｘ１、ＰＤｘ２）のソース線に接続される。
【００６１】
これにより、表示素子領域２２の外側に表示画像の検査用のテスト領域２３Ａを列方向（図４に示すＹ方向）に並べて配置する際に、このテスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動するための専用の駆動部（例えば、図５に示すテスト領域駆動部１６）を省略することができ、回路構成を簡略化することができる。また、テスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）を駆動する信号線（ゲート制御線およびソース線）として、表示素子領域２２内の素子（画素ＰＤｘ１、ＰＤｘ２）を駆動する信号線（ゲート制御線をソース線）を用いることができるため、テスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）に接続される信号配線を簡略化できるとともに、テスト領域２３Ａ内の素子（画素ＰＤｔ１〜ＰＤｔ４）にテスト信号を表示する際の制御を簡略化できる。
【００６２】
以上、本発明の実施の形態について説明したが、本発明の画像表示装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
【符号の説明】
【００６３】
１，１Ａ…画像表示装置
１１…映像信号処理部
１１Ａ…ＬＵＴ
１２…制御部
１３…テスト信号生成部
１４…信号切替部
１５…駆動部
１５Ａ…ゲート駆動回路
１５Ｂ…ソース駆動回路
１６…テスト領域駆動部
１７…バックライト駆動部
２１，２１Ａ…表示部
２２，２２Ａ…表示素子領域
２３，２３Ａ，２３Ｂ…テスト領域
２４…バックライト
２５…センサ部
ＧＬ１〜ＧＬｎ…ゲート制御線
ＳＬ１〜ＳＬｍ…ソース線
ＰＤ，ＰＤｔ１，ＰＤｔ２，ＰＤｔ３，ＰＤｔ４，ＰＤｘ１，ＰＤｘ２…画素（素子）
【図１】
2012108041.tif 000003
【図２】
2012108041.tif 000004
【図３】
2012108041.tif 000005
【図４】
2012108041.tif 000006
【図５】
2012108041.tif 000007
【図６】
2012108041.tif 000008
【手続補正書】
【提出日】平成25年11月8日(2013.11.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
格子状に配置された複数の素子によって画像を表示する表示素子領域と、
前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、
前記表示される画像の画質を管理するために前記テスト領域に画像を表示させるテスト信号を生成するテスト信号生成部と、
前記テスト信号と、前記表示素子領域に画像を表示する画像信号とを切り替える信号切替部と、
前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する制御部と、
を備え、
前記テスト領域の素子には、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給され、
前記テスト領域の素子は、
前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、
前記ゲート制御線と直交し、前記素子に表示させるテスト信号を供給するソース線とを、
前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用する
ことを特徴とする画像表示装置。
【請求項２】
前記テスト領域は、前記表示素子領域に隣接するように配置されるとともに前記表示素子領域の行方向に沿って所定数の素子が格子状に並べて設けられ、
前記テスト領域の素子のゲート制御線は、
前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のゲート制御線に接続され、
前記テスト領域の素子のソース線は、
前記テスト領域内の素子に隣接するとともに同じ列に並べて配置されている前記表示素子領域の素子のソース線に接続される
ことを特徴とする請求項１に記載の画像表示装置。
【請求項３】
前記テスト領域は、前記表示素子領域に隣接するように配置されるとともに前記表示素子領域の列方向に沿って所定数の素子が格子状に並べて設けられ、
前記テスト領域の素子のゲート制御線は、
前記テスト領域の素子に隣接するとともに前記テスト領域の素子と同じ行に並べて配置されている前記表示素子領域の素子のゲート制御線に接続され、
前記テスト領域の素子のソース線は、
前記表示素子領域内の素子であって前記テスト領域の素子に隣接する素子のソース線に接続される
ことを特徴とする請求項１又は請求項２に記載の画像表示装置。
【請求項４】
表示素子領域が格子状に配置された複数の素子によって画像を表示する過程と、
テスト領域が前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備える過程と、
前記表示される画像の画質を管理するために前記テスト領域に画像を表示させるテスト信号を生成する過程と、
信号切替部が、前記テスト信号と、前記表示素子領域に画像を表示する画像信号とを切り替える過程と、
前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する過程と、
前記テスト領域の素子には、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、
前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給される過程と、
前記テスト領域の素子は、
前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、
前記ゲート制御線と直交し、前記素子に表示させるテスト信号を供給するソース線とを、
前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用する過程と
を含むことを特徴とする表示画像検査方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
本発明の画像表示装置は、格子状に配置された複数の素子によって画像を表示する表示素子領域と、前記表示素子領域外に前記表示素子領域から、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って並べて設けられる所定数の素子を備えるテスト領域と、前記表示される画像の画質を管理するために前記テスト領域に画像を表示させるテスト信号を生成するテスト信号生成部と、前記テスト信号と、前記表示素子領域に画像を表示する画像信号とを切り替える信号切替部と、前記テスト領域の素子と前記同じ制御信号が供給される前記表示素子領域の素子に、前記テスト信号を供給するように前記信号切替部を制御する制御部と、を備え、前記テスト領域の素子には、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給される制御信号と同じ制御信号が、前記テスト領域と前記表示素子領域とをともに駆動する第１の駆動部から供給され、前記テスト領域と並べて設けられている前記表示素子領域の素子に供給されるテスト信号と同じテスト信号が、前記テスト領域と前記表示素子領域とをともに駆動する第２の駆動部から供給され、前記テスト領域の素子は、前記格子状に配列された前記表示素子領域の素子の一の配列方向に沿って前記素子のゲートを制御するゲート制御信号を供給するゲート制御線と、前記ゲート制御線と直交し、前記素子に表示させるテスト信号を供給するソース線とを、前記同じ制御信号と前記同じテスト信号が供給される前記表示素子領域の素子と共用することを特徴とする。
【国際調査報告】
2012108041.tif 000009
2012108041.tif 000010
2012108041.tif 000011
2012108041.tif 000012