(57)【要約】抵抗が変化する金属酸化物層が一対の電極により挟まれて形成された抵抗変化素子であって、金属酸化物層が、電流経路の形成により抵抗変化を起こす一対の抵抗変化層と、抵抗変化層により挟まれて、電流経路の分岐を抑制する分岐抑制層と、を含む。
2012127735.tif 000002
【特許請求の範囲】
【請求項１】
抵抗が変化する金属酸化物層が一対の電極により挟まれて形成された抵抗変化素子であって、
前記金属酸化物層が、
電流経路の形成により抵抗変化を起こす一対の抵抗変化層と、
前記抵抗変化層により挟まれて、前記電流経路の分岐を抑制する分岐抑制層と、を含むことを特徴とする抵抗変化素子。
【請求項２】
請求項１に記載の抵抗変化素子であって、
抵抗変化層及び分岐抑制層は、Ｎｉ、Ｃｕ、Ｃｏのうちの少なくとも１つの金属元素を第１金属元素として、当該第１金属元素の酸化物を含み、かつ、
分岐抑制には、３価以上のイオンとなる第２金属元素が添加されて、当該第２金属元素と第１金属元素との部分置換が行われていることを特徴とする抵抗変化素子。
【請求項３】
請求項２に記載の抵抗変化素子であって、
前記第２金属元素は、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏのうちの少なくとも１つの金属元素であることを特徴とする抵抗変化素子。
【請求項４】
請求項３に記載の抵抗変化素子であって、
前記第２金属元素の添加量は、０．０１ｍｏｌ％〜５０ｍｏｌ％であることを特徴とする抵抗変化素子。
【請求項５】
請求項１乃至４のいずれか１項に記載の抵抗変化素子であって、
前記抵抗変化層の膜厚は、０．１〜３ｎｍの範囲に設定されていることを特徴とする抵抗変化素子。
【請求項６】
請求項１乃至４のいずれか１項に記載の抵抗変化素子であって、
前記抵抗変化層の膜厚は、０．１〜１ｎｍの範囲に設定されていることを特徴とする抵抗変化素子。
【請求項７】
請求項１乃至６のいずれか１項に記載の抵抗変化素子であって、
前記電極、前記金属酸化物層、前記電極を積層してなる積層体を挟むように設けられて、これらに含まれる元素の拡散を規制するバリア層を設けたことを特徴とする抵抗変化素子。
【請求項８】
請求項１乃至７のいずれか１項に記載の抵抗変化素子と、
前記抵抗変化素子と接続されたトランジスタと、を備えて、
前記抵抗変化素子により前記トランジスタへの電流を制限し、または前記トランジスタの動作状態を記憶することを特徴とする半導体記憶装置。
【請求項９】
請求項８に記載の半導体記憶装置であって、
前記抵抗変化素子を覆うバリア性絶縁体を設けたことを特徴とする半導体記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、抵抗変化素子及び半導体記憶装置に関し、特に抵抗変化型の不揮発性の抵抗変化素子及び半導体記憶装置に関する。
【背景技術】
【０００２】
現在市場で主流となっている不揮発性メモリには、フラッシュメモリやＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）メモリ等に代表されるように、チャネル上に形成された絶縁膜に電荷を蓄えることで半導体トランジスタの閾値電圧を変化させる技術が用いられている。
このような不揮発性メモリの大容量化を進めるためには、素子構造は更に微細化される必要がある。しかし、今日の微細加工技術は、殆ど加工限界等に達している。従って、単体の半導体トランジスタを更に微細化することでさえも困難な状況にある。
そこで、トランジスタには読み書きするメモリセルの選択機能（スイッチ素子）だけを担わせ、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）にように記憶素子とスイッチ素子とを分離した構造にすることで、大容量化を進めることが検討されている。
このとき、スイッチ素子や記憶素子として、何らかの電気的刺激を与えることで電気抵抗値が２値以上に変化する抵抗変化素子の利用が考えられる。
しかし、抵抗変化素子を記憶素子として用いる場合と、配線間の開閉を行うスイッチ素子として用いる場合とでは、求められる電気特性が異なる。
即ち、記憶素子に用いる場合は、抵抗変化素子は記憶素子を選択するトランジスタやダイオードといった能動素子と直列に接続されるため、低抵抗状態では約１ｋΩの抵抗値を示せば良いが、高抵抗状態では約１００ｋΩの抵抗値を示すことが要求される。即ち、抵抗変化素子は、オン状態とオフ状態とで、抵抗値が２桁変化する必要がある。
これに対し、抵抗変化素子を図９のような配線Ｌ１，Ｌ２間に設けてスイッチＳｗを構成した場合は、抵抗変化素子は、低抵抗状態では配線抵抗と同等の抵抗値（例えば１００Ω以下）が要求され、高抵抗状態では信号を確実に遮断するために１００ＭΩ以上の高い抵抗値が要求される。
従って、用途に応じた電気特性を示すように、抵抗変化素子は製造される必要がある。
抵抗変化素子には、種々の構造が提案されている。図１０は、電極で金属酸化物を挟んだ金属／金属酸化物／金属（以下、ＭＩＭ型と呼ぶ）構造の抵抗変化素子５０の模式断面図である。この抵抗変化素子５０は、ＰｔやＲｕ等の電極５２、５３との間に抵抗変化特性を持つ金属酸化膜５１が配置されている。そして、電極５２、５３間に、外部から所定の電圧・電流刺激が印加されることにより、抵抗状態が切替えられる。なお、抵抗状態は、電源を切っても不揮発的に維持される。
金属酸化膜５１としては、ＮｉＯ（ニッケル酸化物）を用いることが開示されている（非特許文献１参照）。また、金属酸化膜５１として、Ｔｉ酸化物、Ｈｆ酸化物、Ｚｒ酸化物、Ｚｎ酸化物、Ｗ酸化物、Ｃｏ酸化物及びＮｂ酸化物を用いることが提案されている（特許文献１参照）。
図１１は、ＭＩＭ型の抵抗変化素子の電流電圧特性の一例を示した図である。図１１（ａ）は高抵抗なオフ状態のときにＶｔ１以上の電圧を印加して低抵抗なオン状態に変化させた際の抵抗変化素子の電気特性を示し、図１１（ｂ）はオン状態のときにＶｔ２以上を印加して高抵抗なオフ状態に変化させた際の電気特性を示している。
このような抵抗変化素子において、低抵抗状態における電流経路は、電極面内全体に分布して形成されるわけではなく、局所的に形成される。そして、その経路の直径は、約数ｎｍ、大きくても数１０ｎｍである。
【特許文献１】特開２００８−１６６７６８号公報
【非特許文献１】ソリッドステイトエレクトロニクス第７巻、７８５〜７９７頁、（Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ，Ｖｏｌ．７，Ｐ．７８５−７９７，１９６４．）
【発明の概要】
【発明が解決しようとする課題】
【０００３】
しかしながら、特許文献１や非特許文献１にかかる構成では、電流経路の抵抗値、即ち、オン・オフ状態における抵抗値に大きなバラツキが生じる問題があった。
そこで、本発明の主目的は、オン・オフ状態の抵抗値のバラツキを抑制した抵抗変化素子及び半導体記憶装置を提供することである。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明にかかる抵抗変化素子は、抵抗が変化する金属酸化物層が一対の電極により挟まれて形成された抵抗変化素子であって、金属酸化物層が、電流経路の形成により抵抗変化を起こす一対の抵抗変化層と、抵抗変化層により挟まれて、電流経路の分岐を抑制する分岐抑制層と、を含むことを特徴とする。
【発明の効果】
【０００５】
本発明によれば、分岐抑制層を設けたので、抵抗変化素子がオン状態又はオフ状態に遷移しても、遷移した際の抵抗値のバラツキが抑制できる。
【図面の簡単な説明】
【０００６】
図１は、本発明の実施形態にかかる抵抗変化素子を用いた半導体記憶装置の断面図である。
図２は、実施形態にかかる抵抗変化素子の断面図である。
図３は、実施形態にかかる抵抗変化素子の製造手順を示したフローチャートである。
図４は、実施形態にかかる金属酸化物膜のＸ線回折データである。
図５は、実施形態にかかる金属酸化物膜に関連する金属酸化膜として純粋なＮｉＯ膜を用いて製造された抵抗変化素子の電圧電流特性を示す図である。
図６は、実施形態にかかる金属酸化物膜を用いて製造された抵抗変化素子の電圧電流特性を示す図である。
図７は、実施形態にかかるＮｉＯにＡｌ又はＣｏを添加した金属酸化膜により製造した抵抗変化素子の初期抵抗を示す図である。
図８は、実施形態にかかるＮｉＯにＡｌ又はＣｏを添加した金属酸化膜により製造した抵抗変化素子のフォーミング電圧を示す図である。
図９は、関連技術の説明に適用される抵抗変化素子の利用形態の一例を説明する図である。
図１０は、関連技術の説明に適用される抵抗変化素子の構成を説明する図である。
図１１は、関連技術の説明に適用される抵抗変化素子の電流電圧特性の一例を示す図で、（ａ）は高抵抗なオフ状態からの遷移、（ｂ）はオン状態からの遷移を示す特性図である。
【発明を実施するための最良の形態】
【０００７】
本発明の実施の形態を説明する。抵抗変化素子は、配線間の相互接続を制御するスイッチとして用いてもよく、記憶素子として用いてもよい。以下の実施形態の説明においては、スイッチとして機能させる場合を例に説明する。
図１は、本発明の実施形態にかかる抵抗変化素子を用いた半導体記憶装置の断面図である。この半導体記憶装置２は、トランジスタ３と、抵抗変化素子４とを主要構成として備える。
トランジスタ３は、Ｓｉ等の半導体基板上に形成され、その上に層間絶縁膜３１（３１ａ、３１ｂ、３１ｃ）が形成されている。また、トランジスタ３のソース３２、ドレイン３３は、層間絶縁膜３１ａ，３１ｂを貫通して設けられたＷ、Ａｌ、Ｃｕ等の金属を含む配線３４ａ、３４ｂに接続されている。そして、層間絶縁膜３１ｂの上に、配線３４ｂを介してトランジスタ３と接続された抵抗変化素子４が形成されている。
抵抗変化素子４は、バリア性絶縁体４１により覆われて、配線３４ｂと配線４２とに接続されている。
図２は、抵抗変化素子４の詳細断面図である。抵抗変化素子４は、下部電極部１５、金属酸化物層１７、上部電極部１９を順次積層することによって形成されている。
下部電極部１５はバリア層１５ｂ及び下部電極１５ａを含み、上部電極部１９は上部電極１９ａ及びバリア層１９ｂを含んでいる。また、金属酸化物層１７は、抵抗変化層１７ａ、分岐抑制層１７ｂ、抵抗変化層１７ｃを含んでいる。抵抗変化層１７ａと抵抗変化層１７ｃとは、同じ組成である。
次に、上記抵抗変化素子４の詳細構成を製造方法と共に説明する。図３は、抵抗変化素子４の製造手順を示したフローチャートである。
ステップＳ１：先ず、層間絶縁膜３１ｂから配線３４の上に、バリア層１５ｂ、下部電極１５ａが形成される。バリア層１５ｂは、ＴｉＮ、ＴａＮ、ＷＮ、ＭｏＮ等の少なくとも１つを含む。また、下部電極１５ａは、Ｎｉ、Ｃｕ、Ｃｏ等の元素（以下、第１金属元素と記載する）のうち少なくとも１つの金属元素を含む。
ステップＳ２：次に、抵抗変化層１７ａが形成される。抵抗変化層１７ａは、第１金属元素の酸化物を含む。
ステップＳ３：抵抗変化層１７ａの上に分岐抑制層１７ｂが形成される。分岐抑制層１７ｂは、抵抗変化層１７ａに含まれるＮｉ、Ｃｕ、Ｃｏ等の第１金属元素のいずれかが、３価以上のイオンとなりうるＡｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏ等の元素（以下、第２金属元素と記載する）のいずれかにより置換されている。
ステップＳ４：その後、分岐抑制層１７ｂの上に抵抗変化層１７ｃが形成される。
抵抗変化層１７ａ、分岐抑制層１７ｂ、抵抗変化層１７ｃは、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法、ゾルゲル法を用いて形成することができる。例えば、ＣＶＤ法により分岐抑制層１７ｂを形成する際には、第１金属元素、第２金属元素を含む原料を同時に反応槽に供給して形成する。また、スパッタリング法を用いる場合は、所望の組成比となるように、第１金属元素、第２金属元素が混合され、かつ、酸化物として焼結されたターゲットを用いる。
分岐抑制層１７ｂに含まれる第２金属元素量は、低抵抗状態における抵抗値を変化させない量であり、例えば０．０１ｍｏｌ％〜５０ｍｏｌ％が好ましい。
第１金属元素のみを含む抵抗変化層１７ｃの膜厚は、０．１〜３ｎｍが好ましい。また、抵抗変化層１７ａの膜厚は０．１〜１ｎｍであることが好ましい。
ステップＳ５：このようにして、金属酸化物層１７が形成された後、下部電極部１５と同様の方法で、上部電極部１９が形成される。
ステップＳ６：そして、フォトリソグラフィ及び、ドライエッチング等を用いて抵抗変化素子４のパターンにパターニングする。
ステップＳ７：その後、バリア性絶縁体４１を形成する。このバリア性絶縁体４１により、抵抗変化素子４は覆われる。バリア層１５ｂ、１９ｂ及びバリア性絶縁体４１は、抵抗変化素子４に含まれる元素の拡散を抑制する作用をなし、Ｓｉ３Ｎ４、ＳｉＣＮ、ＳｉＣ、Ａｌ２Ｏ３等が用いられる。
このように、本発明にかかる抵抗変化素子４は、抵抗変化層１７ａ，１７ｃで分岐抑制層１７ｂを挟んで設けられている。
初期状態の抵抗変化素子４に電圧が印可されると、電流経路の芽（電流経路の始まり）が形成され、この芽が成長することにより電流経路が形成される。以下、電流路の形成に必要とされる電圧をフォーミング電圧という。そして、初期の高抵抗状態から最初に低抵抗状態に遷移させる操作をフォーミング処理と記載する。
即ち、フォーミング電圧を抵抗変化素子に印加すると、電流経路の芽が発生する。そして、この芽又は成長中の電流経路に、正孔や電子が注入する。注入されたキャリアにより、経路先端における電界が強くなる（電界集中が生じる）。この電界集中により、電流経路が継続して成長して、電極に到達する。しかし、電界集中した状態はエネルギー的に高い状態であるので、エネルギーの分散が生じる。即ち、電流経路の分岐が起きる。電流経路の分岐が起きると、分岐状態に応じた低抵抗状態となる。そこで、本実施形態では、かかる電流経路の分岐を抑制するための分岐抑制層１７ｂが設けられている。
分岐抑制層１７ｂは、Ｎｉ、Ｃｕ、Ｃｏ等の第１金属元素を含む抵抗変化層１７ａ，１７ｃと同じ材料を母材として、３価以上のイオンとなることができるＡｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｗ、Ｍｏ等の第２金属元素を添加材として形成されている。そして、この第２金属元素により、第１金属元素が置換される。
第１金属元素が第２金属元素により置換されることにより、この置換サイトに欠損が生じる。これにより発生した正孔量は減少するので、電流経路の分岐が抑制されると考えられる。
図４は、第２金属元素により第１金属元素が置換されたことを示すＸ線回折データである。なお、第２金属元素の添加量は、数ｍｏｌ％（例えば、５ｍｏｌ％）が好ましい。
この分岐抑制層１７ｂは、上部電極１９ａに接してはいけない。接した場合には、フォーミング処理が困難になるからである。このため、分岐抑制層１７ｂは、上部電極１９ａから０．１ｎｍ〜３ｎｍ程度の離れていることが好ましい。そして、本実施形態では、上述したように、抵抗変化層１７ｃの膜厚は、この寸法が確保できるように、０．１ｎｍ〜３ｎｍに設定されている。
また、分岐抑制層１７ｂは下部電極１５ａに接してもいけない。下部電極１５ａに正電圧を印加して、フォーミング処理を行う場合、フォーミングに必要な電流経路の芽は、添加物が無い方が多い。分岐抑制層１７ｂが下部電極１５ａに接するとフォーミング処理に必要な電圧が高くなるため、これらは接していないことが重要である。
このような電流経路の分岐抑制効果を、物性的観点から、以下のように解釈することができる。図１に示すような２つの配線Ｌ１と配線Ｌ２との接続状態を切替えるために、図２に示すような抵抗変化素子５０を設けた。
この抵抗変化素子をスイッチとして利用するためには、抵抗変化素子は大きなオン・オフ抵抗比を示すと共に、適切な動作電圧で抵抗値状態が変えられる必要がある。特に、初期の高抵抗状態から最初に低抵抗状態に変化させるために必要な電圧（以下、フォーミング電圧ＶＦと記載する）が動作上最も高い電圧となるので、このフォーミング電圧ＶＦが小さい必要がある。
図５は、金属酸化膜として純粋なＮｉＯ膜を用いて製造された公知のＭＩＭ型抵抗変化素子における典型的な電圧電流特性を示している。これに対し、図６は、本発明にかかるＭＩＭ型抵抗素子の電圧電流特性を示している。以下、図５の特性を示す抵抗変化素子を公知の抵抗変化素子と記載し、図６の特性を示す抵抗変化素子を本発明の抵抗変化素子と記載する。
図５と図６の特性図から、本発明の抵抗変化素子の初期抵抗は、公知の抵抗変化素子の初期抵抗より高く、かつ、フォーミング電圧ＶＦは、本発明の抵抗変化素子と公知の抵抗変化素子とで略同値である。この違いは、上述した分岐抑制層によるものと考えられる。
図７及び図８は、ＮｉＯにＣｏ（コバルト）を添加した金属酸化膜により製造した本発明の抵抗変化素子と、ＮｉＯにＡｌ（アルミニューム）を添加した金属酸化膜により製造した公知の抵抗変化素子との初期抵抗Ｒｉｎ及びフォーミング電圧ＶＦを添加量に対して示した図である。なお、図７及び図８において横軸は添加物質（Ａｌ又はＣｏ）に対するＮｉのｍｏｌ％を示している。各金属酸化膜の膜厚（ＮｉＯ層の膜厚に略相当する）は２０ｎｍである。
Ａｌを添加した場合には、図７に示すように、数ｍｏｌ％の添加で初期抵抗Ｒｉｎを高くすることができるが、図８に示すようにフォーミング電圧ＶＦも極めて大きくなってしまう。
これに対して、Ｃｏを添加した場合には、Ａｌを添加した場合と同様に初期抵抗Ｒｉｎを高めることができる。但し、初期抵抗Ｒｉｎの増加量は、Ａｌを添加した場合の方が少し大きい。ところが、室温におけるフォーミング電圧ＶＦは、Ｃｏを添加した場合とＡｌを添加した場合とで殆ど変化していない。
第１金属元素（この説明では、Ｎｉとする）を含む分岐抑制層１７ｂの母材は、ＮｉＯ結晶構造である。このＮｉ元素を第２金属元素が置換することによって、置換サイトの周囲で酸素イオンとのイオン結合性が高まり、結晶構造が安定化する。従って、電流経路の成長に必要なＮｉイオン（Ｎｉ欠損）の移動が生じ難くなり、電流経路の分岐が抑制される。また、添加元素である第２金属元素によってＮｉ元素等の第１金属元素の欠損が生じても、分岐抑制層１７ｂの内部で電荷中性条件が満たされ易くなるので、正孔の発生が抑制される。このことは、電流経路の分岐を促進する正孔量が抑制されることを意味し、結果として電流経路の分岐が抑制される。電流経路の分岐が抑制されることにより、電流経路は最も電界集中している方向に偏った成長が起きる。これにより、電流経路は分岐することなく上部電極に到達する。
以上説明したように、分岐抑制層により、電流経路の分岐が抑制されるので、高抵抗状態及び低抵抗状態における特性値が安定した抵抗変化素子が得られる。
なお、本願発明は上記実施形態（及び実施例）に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１１年３月１８日に出願された日本出願特願２０１１−０６０３２７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０００８】
２  半導体記憶装置
３  トランジスタ
４  抵抗変化素子
１５  下部電極部
１５ａ  下部電極
１６ｂ  バリア層
１７  金属酸化物層
１７ａ  抵抗変化層
１７ｂ  分岐抑制層
１７ｃ  抵抗変化層
１９  上部電極部
１９ａ  上部電極
１９ｂ  バリア層
４１  バリア性絶縁体
【図１】
2012127735.tif 000003
【図２】
2012127735.tif 000004
【図３】
2012127735.tif 000005
【図４】
2012127735.tif 000006
【図５】
2012127735.tif 000007
【図６】
2012127735.tif 000008
【図７】
2012127735.tif 000009
【図８】
2012127735.tif 000010
【図９】
2012127735.tif 000011
【図１０】
2012127735.tif 000012
【図１１】
2012127735.tif 000013
【国際調査報告】
2012127735.tif 000014
2012127735.tif 000015