(57)【要約】  室温で動作可能であり、論理素子とメモリとを兼ね備えた不揮発論理演算回路を構成可能な不揮発論理演算素子１０００の提供。  第１入力端子ＩＮ１と第２入力端子ＩＮ２と出力端子ＯＵＴ１に接続され、演算層１１０と第１非磁性層１２０と参照層１３０を備え、前記第１入力端子ＩＮ１と前記第２入力端子ＩＮ２の信号の論理演算結果を前記出力端子ＯＵＴ１から出力する演算部１と、第３入力端子ＩＮａに接続され、制御層２１０を備えた制御部２と、を備え、前記制御部２は、前記演算部１の近傍に配置されて磁気的相互作用を及ぼす。
2012093701.tif 000002
【特許請求の範囲】
【請求項１】
第１入力端子と第２入力端子と出力端子に接続され、演算層と第１非磁性層と参照層を備え、前記第１入力端子と前記第２入力端子の信号の論理演算結果を前記出力端子から出力する演算部と、
第３入力端子に接続され、制御層を備えた制御部と、
を備え、前記制御部は、前記演算部の近傍に配置される、不揮発論理演算デバイス。
【請求項２】
前記演算層が、垂直磁気異方性を有する強磁性体を含む、請求項１記載の不揮発論理演算デバイス。
【請求項３】
前記制御部は、前記演算部に磁気的相互作用を及ぼす、請求項１又は２記載の不揮発論理演算デバイス。
【請求項４】
前記磁気相互作用が、静磁相互作用である、請求項３記載の不揮発論理演算デバイス。
【請求項５】
前記演算層が、
第１磁化固定領域、
第２磁化固定領域、
第３磁化固定領域、
第４磁化固定領域、及び、
磁化自由領域を備え、
前記第１磁化固定領域が前記第１入力端子に接続され、
前記第３磁化固定領域が前記第２入力端子に接続される、請求項１乃至４のいずれか１項に記載の不揮発論理演算デバイス。
【請求項６】
前記演算層が、三叉路を二つ有する平面形状を有する請求項５記載の不揮発論理演算デバイス。
【請求項７】
前記演算層の近傍に配置される第１磁化固定層を備えた請求項５記載の不揮発論理演算デバイス。
【請求項８】
前記演算層に隣接して第３非磁性層を備え、
前記第３非磁性層に隣接して、前記演算層とは反対側に、第３磁化固定層を備えた請求項１乃至４のいずれか１項に記載の不揮発論理演算デバイス。
【請求項９】
前記制御層に隣接して第２非磁性層を備え、
前記第２非磁性層に隣接して前記制御層とは反対側に第２磁化固定層を備えている、請求項１乃至８のいずれか１項に記載の不揮発論理演算デバイス。
【請求項１０】
前記制御層が、垂直磁気異方性又は面内磁気異方性を有する強磁性体を含む請求項９記載の不揮発論理演算デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願についての記載）
本発明は、日本国特許出願：特願２０１１−００１０８６号（２０１１年１月６日出願）の優先権主張に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
本発明は、不揮発論理演算デバイスに関し、特に磁性体を利用した不揮発論理演算デバイスに関する。
【背景技術】
【０００２】
書き換え可能な論理素子（デバイス）であるリコンフィギャラブル・ロジック（Ｒｅｃｏｎｆｉｇｕｒａｂｌｅ  Ｌｏｇｉｃ）として各種デバイスが提案、実用化されている。その一例として、半導体チップ上に基本論理ブロックをアレイ状に配し、論理の再構成を可能としたフィールド・プログラマブル・ゲート・アレイ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ：ＦＰＧＡ）が実用化されている。【０００３】
ＦＰＧＡの一例として、例えば特許文献１（特開平９−１４８４４０号公報）には、論理機能を変更可能に構成された複数の可変論理ブロックと、配線接続を変更可能に構成された複数の可変配線回路とを半導体チップ上にて縦方向および横方向にそれぞれ互い違いに配置するとともに、可変論理ブロック上方には、該可変論理ブロックには接続されず他の用途に用いられる配線を形成するようにした可変論理集積回路が開示されている。【０００４】
別の関連技術として、例えば特許文献２（特開２００６−３２９５１号公報）には、整合レジスタの材料が、単一極性型抵抗可変特性を有するプログラマブル抵抗材料で構成されており、参照レジスタと整合レジスタを備える抵抗ブリッジ回路網と、パルス帰還回路とを備え、抵抗ブリッジ回路網は、参照レジスタと整合レジスタの抵抗状態を比較し、その差を示す比較信号を生成し、パルス帰還回路は、抵抗ブリッジ回路網に接続され、参照レジスタの抵抗値に対し整合レジスタの抵抗値を修正するために、比較信号に応じて単一極性の電気パルス信号を供給し、整合レジスタの抵抗値を参照レジスタの抵抗値に対し可逆的に調整する単一極性型抵抗可変ＰＣＭＯレジスタ調整回路が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１４８４４０号公報
【特許文献２】特開２００６−３２９５１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
以下に関連技術の分析を与える。【０００７】
上記特許文献１に記載の可変論理集積回路のようなＦＰＧＡでは、その構成情報はＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）に格納される。ＳＲＡＭは揮発性メモリであるため、電源オフ時にその構成情報を保持しておくには、別途、例えばフラッシュメモリのような不揮発性記憶装置（電気的にプログラム及び消去可能な不揮発性メモリ）を併せて設ける必要がある。このため、併設する不揮発メモリの分だけ、デバイス（チップ）の面積が大きくなるという問題がある。【０００８】
可変論理集積回路において、併設する不揮発メモリによるチップ面積の増大という課題を解決するための手法として、例えばＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）やＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）のような不揮発メモリによって、ＳＲＡＭを置き換える手法が考えられる。【０００９】
しかし、ＳＲＡＭを置き換えてＦｅＲＡＭを用いる場合、書き換え回数に制限があるという問題がある。また、ＳＲＡＭを置き換えてＭＲＡＭを用いる場合、セルサイズが大きいという問題がある。このため、チップ面積の増大の解消とはならない。【００１０】
また、併設する不揮発メモリによる面積増大の問題を解決する他の手法として、論理素子とメモリとを兼ね備えた素子で不揮発論理演算回路を構成することが考えられる。この手法を実現することができれば、不揮発メモリでＳＲＡＭを置き換える上述の手法よりも、素子をコンパクトに構成することが可能になる。【００１１】
この手法の一例である上記特許文献２の単一極性型抵抗可変ＰＣＭＯレジスタ調整回路は、ソース／ドレインに強磁性体を配したＳｐｉｎ  ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ−Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を用いた再構成可能な不揮発論理演算回路である。しかし、Ｓｐｉｎ  ＭＯＳＦＥＴは、磁性体から半導体へのスピン注入効率の悪さから、室温での安定した動作が困難である、という問題がある。【００１２】
したがって本発明の目的は、室温で動作可能であり、論理素子とメモリとを兼ね備えた不揮発論理演算回路を構成可能な不揮発論理演算素子を提供することにある。
【課題を解決するための手段】
【００１３】
本発明のいくつかの視点の１つによれば、第１入力端子と第２入力端子と出力端子に接続され、演算層と第１非磁性層と参照層を備え、前記第１入力端子と前記第２入力端子の信号の論理演算結果を前記出力端子から出力する演算部と、第３入力端子に接続され、制御層を備えた制御部と、を備え、前記制御部は、前記演算部の近傍に配置される、不揮発論理演算素子が提供される。一実施形態によれば、前記制御部は、前記演算部に対して磁気的相互作用を及ぼすことができる範囲内に配置される。
【発明の効果】
【００１４】
本発明によれば、室温で動作可能であり、論理素子とメモリとを兼ね備えた不揮発論理演算回路を構成可能な不揮発論理演算素子を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施形態に係る不揮発論理演算素子の基本構成要素を模式的に示す図である。
【図２Ａ】本発明の一実施形態の不揮発論理演算素子を模式的に示す斜視図である。
【図２Ｂ】本発明の一実施形態の不揮発論理演算素子を模式的に示す平面図である。
【図２Ｃ】本発明の一実施形態の不揮発論理演算素子を模式的に示す断面図である。
【図３Ａ】本発明の一実施形態の演算層の構成を説明する平面図である。
【図３Ｂ】本発明の一実施形態の演算層の構成を説明する平面図である。
【図４Ａ】本発明の一実施形態の演算層の動作（初期状態“０”で（０，０）入力）を説明する図である。
【図４Ｂ】本発明の一実施形態の演算層の動作（初期状態“０”で（０，１）入力）を説明する図である。
【図４Ｃ】本発明の一実施形態の演算層の動作（初期状態“０”で（１，０）入力）を説明する図である。
【図４Ｄ】本発明の一実施形態の演算層の動作（初期状態“０”で（１，１）入力）を説明する図である。
【図５Ａ】本発明の一実施形態の演算層の動作（初期状態“１”で（０，０）入力）を説明する図である。
【図５Ｂ】本発明の一実施形態の演算層の動作（初期状態“１”で（０，１）入力）を説明する図である。
【図５Ｃ】本発明の一実施形態の演算層の動作（初期状態“１”で（１，０）入力）を説明する図である。
【図５Ｄ】本発明の一実施形態の演算層の動作（初期状態“１”で（１，１）入力）を説明する図である。
【図６Ａ】本発明の一実施形態の演算層の動作（緩和後、＋ｚ磁場）を説明する図である。
【図６Ｂ】本発明の一実施形態の演算層の動作（緩和後、＋ｚ磁場）を説明する図である。
【図６Ｃ】本発明の一実施形態の演算層の動作（緩和後、＋ｚ磁場）を説明する図である。
【図６Ｄ】本発明の一実施形態の演算層の動作（緩和後、＋ｚ磁場）を説明する図である。
【図７Ａ】本発明の一実施形態の演算層の動作（緩和後、−ｚ磁場）を説明する図である。
【図７Ｂ】本発明の一実施形態の演算層の動作（緩和後、−ｚ磁場）を説明する図である。
【図７Ｃ】本発明の一実施形態の演算層の動作（緩和後、−ｚ磁場）を説明する図である。
【図７Ｄ】本発明の一実施形態の演算層の動作（緩和後、−ｚ磁場）を説明する図である。
【図８Ａ】本発明の一実施形態の動作の真理値表を示す図である。
【図８Ｂ】本発明の一実施形態の動作の真理値表を示す図である。
【図９Ａ】本発明の一実施形態の動作（制御層）を説明する図である。
【図９Ｂ】本発明の一実施形態の動作（制御層）を説明する図である。
【図１０Ａ】本発明の一実施形態の動作（読み出し動作）を説明する図である。
【図１０Ｂ】本発明の一実施形態の動作（読み出し動作）を説明する図である。
【図１１】本発明の一実施例のシミュレーション結果（初期状態）を示す図である。
【図１２】本発明の一実施例のシミュレーション結果（電流導入時、電流密度と磁化状態）を示す図である。
【図１３】本発明の一実施例のシミュレーション結果（電流オフ後）を示す図である。
【図１４】本発明の一実施例の回路ブロック構成を示す図である。
【図１５Ａ】本発明の実施形態の第１の変形例の構成を模式的に示す断面図である。
【図１５Ｂ】本発明の実施形態の第１の変形例の構成を模式的に示す平面図である。
【図１６Ａ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１６Ｂ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１６Ｃ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１６Ｄ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１７Ａ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１７Ｂ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１７Ｃ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１７Ｄ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１８Ａ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１８Ｂ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１８Ｃ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１８Ｄ】本発明の実施形態の第１の変形例の動作を説明する図である。
【図１９】本発明の実施形態の第２の変形例の構成を模式的に示す断面図である。
【図２０】本発明の実施形態の第２の変形例の構成を模式的に示す断面図である。
【図２１】本発明の実施形態の第２の変形例の構成を模式的に示す断面図である。
【図２２】本発明の実施形態の第３の変形例の構成を模式的に示す斜視図である。
【図２３Ａ】本発明の実施形態の第３の変形例の構成を模式的に示す斜視図である。
【図２３Ｂ】本発明の実施形態の第３の変形例の構成を模式的に示す平面図である。
【図２３Ｃ】本発明の実施形態の第３の変形例の構成を模式的に示す断面図である。
【図２４Ａ】本発明の実施形態の第４の変形例の構成を模式的に示す斜視図である。
【図２４Ｂ】本発明の実施形態の第４の変形例の構成を模式的に示す平面図である。
【図２４Ｃ】本発明の実施形態の第４の変形例の構成を模式的に示す断面図である。
【図２５Ａ】本発明の実施形態の第５の変形例を説明する平面図である。
【図２５Ｂ】本発明の実施形態の第５の変形例を説明する平面図である。
【発明を実施するための形態】
【００１６】
本発明のいくつかの実施形態について説明する。いくつかの実施形態において、不揮発論理演算素子は、基本構成として、第１入力端子と第２入力端子と出力端子に接続され、演算層と第１非磁性層と参照層を備え、前記第１入力端子と前記第２入力端子の信号の論理演算結果を前記出力端子から出力する演算部と、第３入力端子に接続され、制御層を備えた制御部と、を備え、前記制御部は、前記演算部の近傍に配置される。
【００１７】
また、いくつかの実施形態において、前記演算層が、垂直磁気異方性を有する強磁性体を含む。
【００１８】
さらに、いくつかの実施形態において、前記制御部は、前記演算部に磁気的相互作用を及ぼす（近傍→磁気的相互作用）。いくつかの実施形態において、前記磁気相互作用が、静磁相互作用である。例えば前記制御部は、前記演算部から離間して配置してよく、前記演算部に対して磁気的相互作用を及ぼすことができる範囲内に配置される。
【００１９】
さらにまた、いくつかの実施形態において、前記演算層が、第１乃至第４磁化固定領域、及び、磁化自由領域を備え、前記第１磁化固定領域が前記第１入力端子に接続され、前記第３磁化固定領域が前記第２入力端子に接続される構成としてもよい（演算層が磁壁移動仕様）。
【００２０】
いくつかの実施形態において、前記演算層が、三叉路を二つ有する平面形状を有する構成としてもよい。
【００２１】
いくつかの実施形態において、前記演算層の近傍に配置される第１磁化固定層を備えた構成としてもよい。
【００２２】
あるいは、いくつかの実施形態において、前記演算層に隣接して第３非磁性層を備え、前記第３非磁性層に隣接して、前記演算層とは反対側に、第３磁化固定層を備えた構成としてもよい（演算層がスピン注入仕様）。
【００２３】
いくつかの実施形態において、前記制御層に隣接して第２非磁性層を備え、前記第２非磁性層に隣接して前記制御層とは反対側に第２磁化固定層を備えた構成としてもよい（演算層がスピン注入仕様）。
【００２４】
いくつかの実施形態において、前記制御層は、垂直磁気異方性を有する強磁性体を含む構成としてもよい。あるいは、前記制御層が、面内磁気異方性を有する強磁性体を含む構成としてもよい。
【００２５】
いくつかの実施形態において、前記制御層が、第５磁化固定領域と、第６磁化固定領域と、第２磁化自由領域を備えた構成としてもよい（制御層が磁壁移動仕様）。
【００２６】
いくつかの実施形態において、前記制御層の近傍に、第４磁化固定層が配置される構成としてもよい。
【００２７】
以下、いくつかの例示的な実施形態について添付図面を参照して説明する。
【００２８】
図１は、本発明の一実施形態の不揮発論理演算素子の基本構成要素を模式的に示す図である。図１を参照すると、この不揮発論理演算素子１０００は、演算部１と制御部２を備えている。演算部１は、第１入力端子ＩＮ１と第２入力端子ＩＮ２と出力端子ＯＵＴ１を備えている。制御部２は、第３入力端子ＩＮａを備え、演算部１に対して、磁気的相互作用（ｍａｇｎｅｔｉｃ  ｉｎｔｅｒａｃｔｉｏｎ）Ｍ．Ｉ．を及ぼす構成とされている。
【００２９】
制御部２は、演算部１に対して、磁気的相互作用Ｍ．Ｉ．を及ぼすことができるように、演算部１の近傍に配置される。制御部２と演算部１の間隙（スペース）は、好ましくは１００ｎｍ以下である。磁気的相互作用Ｍ．Ｉ．の具体的な形態については、後述される。
【００３０】
図２Ａは、図１の実施形態の不揮発論理演算素子１０００の構成の一例を模式的に示す斜視図である。図２Ｂは、図１の実施形態の不揮発論理演算素子１０００の構成の一例を模式的に示す平面図である。図２Ｃは、図２Ｂに示された平面図におけるＡ−Ａ’線の断面構成を模式的に示している。なお、図２Ａ乃至図２Ｃに示されているｘ−ｙ−ｚ座標系において、ｚ軸は基板垂直方向に対応し、ｘ−ｙ軸は基板平面に平行方向に対応するものとする。
【００３１】
図２Ａを参照すると、演算部１は、演算層１１０、第１非磁性層１２０、参照層１３０、第１磁化固定層１４０を備え、演算層１１０、第１非磁性層１２０、参照層１３０は積層構造を構成し、また、第１磁化固定層１４０と演算層１１０は積層構造を構成している。ＩＮ１は第１入力端子、／ＩＮ１は第１入力端子とは相補の信号を入力する相補第１入力端子、ＩＮ２は第２入力端子、／ＩＮ２は第２入力端子とは相補の信号を入力する相補第２入力端子、ＯＵＴ１は出力端子である。
【００３２】
制御部２は、演算部１に近い側から、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０を積層構造として備えている。制御層２１０の上には導電層２９０が配設されている。ＩＮａは第３入力端子、／ＩＮａは第３入力端子とは相補の信号を入力する相補第３入力端子である。
【００３３】
演算層１１０、参照層１３０、第１磁化固定層１４０、制御層２１０、第２磁化固定層２３０は、いずれも強磁性体から構成される。
【００３４】
図２Ｃの断面図では、これらの層の磁化の取りうる方向が白抜き矢印で示されている。
【００３５】
図２Ａ〜図２Ｃに示された例では、演算層１１０は、垂直磁気異方性を有する強磁性体から構成されることが好ましい。
【００３６】
演算層１１０は、磁化が固定された領域（磁化固定領域）と、磁化が反転可能な領域（磁化自由領域）を有する。この演算層１１０の構造については後述される。演算層１１０の磁化自由領域の上に第１非磁性層１２０、参照層１３０の積層構造が配設され、演算層１１０の磁化固定領域の下に第１磁化固定層１４０を備えている。
【００３７】
第１非磁性層１２０は非磁性体（強磁性体でない物質、常磁性体、半磁性体）から構成される。第１非磁性層１２０は、絶縁体から構成されることが好ましい。第１非磁性層１２０は、演算層１１０のうちの反転可能な磁化を有する領域（磁化自由領域：図２Ｃの上向きと下向き（Ｚ軸±方向）の矢印で示される）に隣接して設けられる。
【００３８】
参照層１３０は、強磁性体から構成される。参照層１３０は、垂直磁気異方性を有する強磁性体から構成されることが好ましい。参照層１３０の磁化の方向は固定されている（図２Ｃの上向き矢印）。また参照層１３０は、第１非磁性層１２０に隣接して、演算層１１０とは反対側に設けられる。
【００３９】
第１非磁性層１２０が非磁性体から構成される場合、演算層１１０、第１非磁性層１２０、参照層１３０の間で、磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ；  ＭＴＪ）が形成される。
【００４０】
なお、参照層１３０は、図２Ａ、図２Ｂでは、単に簡単化のため、単層の強磁性体として示されているが、好ましくは、複数の強磁性体からなる積層膜からなる。積層膜として、特に、強磁性体、非磁性体、強磁性体の順で積層され、２層の強磁性体の磁化方向を反対方向に配列する、反平行結合（積層フェリ結合）していることが好ましい。強磁性体の中間層をなし積層フェリ結合を発現する非磁性体として、例えば遷移金属Ｒｕ、Ｒｈなどが知られている。
【００４１】
第１磁化固定層１４０も強磁性体から構成される。ただし、第１磁化固定層１４０は必須ではない（無くてもよい）。第１磁化固定層１４０は、演算層１１０の磁化方向が固定された領域（磁化固定領域）に隣接して配設される。第１磁化固定層１４０は、この磁化固定領域の磁化の方向を所定の方向に向けた状態で固定する役割を有する。
【００４２】
制御層２１０は、強磁性体から構成される。図２Ａ乃至図２Ｃにおいて、制御層２１０は、垂直磁気異方性を有する強磁性体から構成されることが好ましい。制御層２１０は、演算層１１０の近傍に配置される。
【００４３】
不揮発論理演算素子１０００において、制御部２は、演算部１に対して、磁気的相互作用Ｍ．Ｉ．を及ぼすように配設されている。磁気的相互作用Ｍ．Ｉ．は、制御層２１０の磁化によって齎される。図２Ｃにおいて、制御層２１０からの漏洩磁界Ｈｓｔｒａｙが、この磁気的相互作用Ｍ．Ｉ．に対応する。すなわち、制御層２１０からの漏洩磁界Ｈｓｔｒａｙが演算層１１０に対して影響を及ぼすように構成されている。
【００４４】
第２非磁性層２２０は、非磁性体から構成される。なお、第２非磁性層２２０は、絶縁体でもよいし、金属でもよい。第２非磁性層２２０は、制御層２１０に隣接して設けられる。
【００４５】
第２磁化固定層２３０は、強磁性体から構成される。図２Ａ、図２Ｃの例では、第２磁化固定層２３０は、好ましくは、垂直磁気異方性を有する強磁性体から構成される。第２磁化固定層２３０は、第２非磁性層２２０に隣接して制御層２１０とは反対側に設けられる。
【００４６】
図２Ａ乃至図２Ｃにおいては、第１入力端子ＩＮ１、第２入力端子ＩＮ２は、演算層１１０に接続され、出力端子ＯＵＴ１は、参照層１３０に接続され、第３入力端子ＩＮａは、第２磁化固定層２３０に接続される。
【００４７】
制御層２１０は、導電層２９０を介して、外部の配線（不図示）に接続される。
【００４８】
図２Ａ乃至図２Ｃにおいて、演算層１１０は、第１入力端子ＩＮ１、第２入力端子ＩＮ２の他に、相補第１入力端子／ＩＮ１、相補第２入力端子／ＩＮ２に接続されている。
【００４９】
導電層２９０は、相補第３入力端子／ＩＮａに接続されている。
【００５０】
図２Ａ乃至図２Ｃの実施形態には示されていないが、外部配線とのコンタクトのために、上述の各層と端子の間には電極層が設けられることが好ましい。この場合の電極層は、導電体から構成される。
【００５１】
図３Ａ、図３Ｂは、図２Ａ乃至図２Ｃに示した演算層１１０の構成を示す平面図である。演算層１１０の構成について、図３Ａと図３Ｂを参照して詳細に説明する。なお、図３Ａと図３Ｂにおいて、演算層１１０は、垂直磁気異方性を有する強磁性体により構成されるものとする。演算層１１０は、第１、第２、第３、第４の磁化固定領域１１１、１１２、１１３、１１４と、磁化自由領域１１５を有している。
【００５２】
第１乃至第４の磁化固定領域１１１〜１１４において、磁化の方向は固定されており、磁化自由領域１１５において、磁化の方向は反転可能である。
【００５３】
第１磁化固定領域１１１と第２磁化固定領域１１２の磁化は互いに反平行方向に固定されている。第１磁化固定領域１１１の磁化は＋ｚ方向（紙面の裏側から表側）、第２磁化固定領域１１２の磁化は−ｚ方向（紙面の表側から裏側）に固定されている。第３磁化固定領域１１３と第４磁化固定領域１１４の磁化は互いに反平行方向に固定されている。第３磁化固定領域１１３の磁化は＋ｚ方向、第４磁化固定領域１１４の磁化は−ｚ方向に固定されている。
【００５４】
磁化自由領域１１５の磁化は＋ｚ方向または−ｚ方向のいずれかの方向を取り得る。第１磁化固定領域１１１、第２磁化固定領域１１２、第３磁化固定領域１１３、第４磁化固定領域１１４はいずれも磁化自由領域１１５に当接している。そのために、演算層１１０は、その平面形状が、三叉路を二つ有する形状をとっており、アルファベットのＨ型形状である。
【００５５】
演算層１１０は、磁化自由領域１１５の磁化方向に応じて二つの状態をとり得る。図３Ａ、図３Ｂはそれぞれの状態を示している。すなわち、磁化自由領域１１５の磁化の方向は、図３Ａにおいては、＋ｚ方向（紙面上向き）、図３Ｂにおいては、−ｚ方向（紙面下向き）である。特に制限されないが、本明細書では、図３Ａ、図３Ｂの二つの磁化状態を、それぞれ、当該不揮発論理演算素子における“０”状態、“１”状態と定義する。なお、図３Ａ、図３Ｂにおいて、第１磁化固定領域１１１、第２磁化固定領域１１２、第３磁化固定領域１１３、第４磁化固定領域１１４は、前述したように、それぞれ第１入力端子ＩＮ１、相補第１入力端子／ＩＮ１、第２入力端子ＩＮ２、相補第２入力端子／ＩＮ２に接続されている。
【００５６】
次に、不揮発論理演算素子１０００の動作方法について説明する。
【００５７】
特に制限されないが、不揮発論理演算装置１０００は、二つの入力信号に対してＮＡＮＤ（否定論理積）演算、またはＮＯＲ（否定論理和）演算を行うものとする。
【００５８】
入力信号は第１入力端子ＩＮ１、ＩＮ１と相補の第１入力端子／ＩＮ１、第２入力端子ＩＮ２、ＩＮ２と相補の第２入力端子／ＩＮ２を通して演算層１１０に導入される。ＮＡＮＤ演算とＮＯＲ演算のどちらを行うかは、制御層２１０の状態で決定される。それぞれの入力信号が入力されたとき、制御層２１０の状態に応じて、演算層１１０の磁化状態は、図３Ａ、図３Ｂのいずれかの状態に収束する。演算層１１０の磁化状態は、演算層１１０、第１非磁性層１２０、参照層１３０からなる積層構造体における抵抗差として出力信号に変換される。
【００５９】
演算層１１０における演算動作について説明する。演算層１１０には、第１入力端子ＩＮ１、相補の第１入力端子／ＩＮ１、第２入力端子ＩＮ２、相補の第２入力端子／ＩＮ２を介して入力信号が導入される。第１入力端子ＩＮ１と相補な第１入力端子／ＩＮ１には、互いに相補な信号が入力され、第２入力端子ＩＮ２と相補な第２入力端子／ＩＮ２には、互いに相補な信号が入力される。すなわち、第１入力端子ＩＮ１に“０”が入力される時には相補第１入力端子／ＩＮ１には“１”が入力され、第１入力端子ＩＮ１に“１”が入力される時には相補第１入力端子／ＩＮ１には“０”が入力される。第２入力端子ＩＮ２についても同様である。
【００６０】
図４Ａ、図４Ｂ、図４Ｃ、図４Ｄ、及び図５Ａ、図５Ｂ、図５Ｃ、図５Ｄは、それぞれ、第１入力端子ＩＮ１、第２入力端子ＩＮ２に、（０，０）、（０，１）、（１，０）、（１，１）の信号が入力されて、一定時間が経過した後での磁化の状態を模式的に示している。なお、第１入力端子ＩＮ１、第２入力端子ＩＮ２の上記入力信号に対応して、相補第１入力端子／ＩＮ１、相補第２入力端子／ＩＮ２には、（／ＩＮ１、／ＩＮ２）＝（１、１）、（１、０）、（０、１）、（０、０）が入力される。
【００６１】
図４Ａ〜図４Ｄは、初期状態が、図３Ａの“０”状態である場合であり、図５Ａ〜図５Ｄは、初期状態が図３Ｂの“１”状態である場合を示している。なお、図４Ａ〜図４Ｄ、及び図５Ａ〜図５Ｄでは、電子ｅ−の流れの方向が破線矢印で示されている。これらの電子の流れによって、演算層１１０内では、電流誘起磁壁移動が起こる。すなわち、電子の流れの方向に磁壁が移動する。電流誘起磁壁移動における磁壁の移動速度は約５０ｍ／ｓである。従って、素子の代表的なサイズを５０ｎｍ（ナノメートル）とすると、１ｎａｎｏ（ナノ）秒の時間スケールで、磁壁の移動は完了し、ある磁区状態に収束する。具体的な磁区状態は、以下の４種類である。
【００６２】
（１）図４Ａ、図５Ａに示されるように、第１入力端子ＩＮ１と第２入力端子ＩＮ２のそれぞれに（０，０）が入力された場合には、磁化自由領域１１５の全域の磁化が−ｚ方向を向く。
【００６３】
（２）図４Ｂ、図５Ｂに示されるように、第１入力端子ＩＮ１、第２入力端子ＩＮ２のそれぞれに（０，１）が入力された場合には、磁化自由領域１１５内に＋ｚ方向に磁化した領域と−ｚ方向に磁化した領域が形成される。
【００６４】
（３）図４Ｃ、図５Ｃに示されるように、第１入力端子ＩＮ１、第２入力端子ＩＮ２のそれぞれに（１，０）が入力された場合には、磁化自由領域１１５内に＋ｚ方向に磁化した領域と−ｚ方向に磁化した領域が形成される。
【００６５】
（４）図４Ｄ、図５Ｄに示されるように、第１入力端子ＩＮ１、第２入力端子ＩＮ２のそれぞれに（１，１）が入力された場合には、磁化自由領域１１５の全域が＋ｚ方向を向く。
【００６６】
これら４種類の磁区状態から、外部磁場が印加された状態で緩和したときに最終的に実現する磁区状態が、図６Ａ〜図６Ｄ、図７Ａ〜図７Ｄに示されている。図６Ａ〜図６Ｄは、＋ｚ方向に磁場が印加された状態を示しており、図７Ａ〜図７Ｄは、−ｚ方向に磁場が印加された状態を示している。
【００６７】
図４Ａ、図５Ａに示された磁区状態から、＋ｚ方向に適当な大きさの磁場が印加された状態で入力電流が切断された場合、磁化自由領域１１５の磁化は、図６Ａに示されるように、−ｚ方向を向いた状態で変化しない。これは、磁化自由領域１１５内には、もともと−ｚ方向に磁化した磁区しか存在しないためである。従って、図３Ｂに示された“１”状態が実現する。
【００６８】
図４Ｂ、図５Ｂに示された磁区状態から、＋ｚ方向に適当な大きさの磁場が印加された状態で入力電流が切断された場合、磁化自由領域１１５の磁化は、図６Ｂに示されるように、＋ｚ方向を向いた状態が実現される。これは、磁化自由領域１１５内にはもともと、＋ｚ方向を向いた磁区と−ｚ方向を向いた磁区が存在しており、その境界に磁壁が＋ｚ方向の磁場によって移動するためである。従って、図３Ａに示された“０”状態が実現する。
【００６９】
図４Ｃ、図５Ｃに示された磁区状態から、＋ｚ方向に適当な大きさの磁場が印加された状態で、入力電流が切断された場合、磁化自由領域１１５の磁化は、図６Ｃに示されるように、＋ｚ方向を向いた状態が実現される。これは、磁化自由領域１１５内にはもともと＋ｚ方向を向いた磁区と−ｚ方向を向いた磁区が存在し、その境界に磁壁が＋ｚ方向の磁場によって移動するためである。従って、図３Ａに示された“０”状態が実現する。
【００７０】
図４Ｄ、図５Ｄに示された磁区状態から、＋ｚ方向に適当な大きさの磁場が印加された状態で、入力電流が切断された場合、磁化自由領域１１５の磁化は、図６Ｄに示されるように、＋ｚ方向を向いた状態で変化しない。これは、磁化自由領域１１５内には、もともと＋ｚ方向に磁化した磁区しか存在しないためである。従って、図３Ａに示された“０”状態が実現する。
【００７１】
同様な原理から、図４Ａ、図５Ａに示された磁区状態から、−ｚ方向に適当な大きさの磁場が印加された状態で入力電流が切断された場合には、図７Ａに示されるように、図３Ｂの“１”状態が実現する。
【００７２】
図４Ｂ、図５Ｂに示された磁区状態から、−ｚ方向に適当な大きさの磁場が印加された状態で入力電流が切断された場合には、図７Ｂに示されるように、図３Ｂの“１”状態が実現する。
【００７３】
図４Ｃ、図５Ｃに示された磁区状態から、−ｚ方向に適当な大きさの磁場が印加された状態で入力電流が切断された場合には、図７Ｃに示されるように、図３Ｂの“１”状態が実現する
【００７４】
図４Ｄ、図５Ｄに示された磁区状態から、−ｚ方向に適当な大きさの磁場が印加された状態で入力電流が切断された場合には、図７Ｄに示されるように、図３Ａの“０”状態が実現する。
【００７５】
図８Ａ、図８Ｂは、図６Ａ乃至図６Ｄ、図７Ａ乃至図７Ｄの実施形態における磁区状態の変化を示す真理値表である。図８Ａは、＋ｚ方向に適当な大きさの外部磁場が印加された状態において、第１入力端子ＩＮ１に導入される信号、第２入力端子ＩＮ２に導入される信号に対する最終的な磁区状態（図６Ａ乃至図６Ｄ）を示している。図８Ｂは、−ｚ方向に適当な大きさの外部磁場が印加された状態での、第１入力端子ＩＮ１に導入される信号、第２入力端子ＩＮ２に導入される信号に対する最終的な磁区状態（図７）を示している。図８Ａは、ＮＯＲ演算に対応し、図８ＢはＮＡＮＤ演算に対応していることがわかる。
【００７６】
なお、磁区状態を緩和する際のｚ方向の磁場の大きさについては、好ましくは、例えば以下のように設定される。
【００７７】
磁化自由領域１１５内において＋ｚ、−ｚの両方向の磁区が存在する場合に磁壁移動が起こる磁場（磁壁移動磁場）以上が必要である。一方で、＋ｚ（−ｚ）方向の磁場の大きさに関しては、磁化自由領域１１５内に、−ｚ（あるいは＋ｚ）方向の磁区しか存在しない場合に、その部分を反転させる磁場（反転核生成磁場）以下である必要がある。したがって、前述の「適当な大きさの磁場」とは、より詳細には、
磁壁移動磁場以上、且つ、反転核生成磁場以下
とされる。一般的に、磁壁移動磁場は数１０〜数１００エールステッド、反転核生成磁場は、数１００〜数１００００エールステッドである。
【００７８】
磁化自由領域１１５に、−ｚ（＋ｚ）方向の磁区しか存在しない場合でも、第１磁化固定領域１１１（第２磁化固定領域１１２）と磁化自由領域１１５の境界、及び、第３磁化固定領域１１３（第４磁化固定領域１１４）と磁化自由領域１１５の境界には、磁壁は存在する。従って、これらの状態において、＋ｚ（−ｚ）方向の磁場が印加された場合に、これらの磁壁が移動してしまわないためには、以下の二つの要件（Ｉ）、（ＩＩ）のいずれかを満たす必要がある。
【００７９】
（Ｉ）±ｚ方向の外部磁場が第１磁化固定領域１１１（第２磁化固定領域１１２）と磁化自由領域１１５の境界、及び、第３磁化固定領域１１３（第４磁化固定領域１１４）と磁化自由領域１１５の境界において、十分弱いことである。
【００８０】
第１磁化固定領域１１１（第２磁化固定領域１１２）と磁化自由領域１１５の境界、及び第３磁化固定領域１１３（第４磁化固定領域１１４）と磁化自由領域１１５の境界において±ｚ方向の外部磁場が十分弱ければ、該境界に形成される磁壁は、磁場によって移動しない。
【００８１】
（ＩＩ）第１磁化固定領域１１１（第２磁化固定領域１１２）と磁化自由領域１１５の境界、及び第３磁化固定領域１１３（第４磁化固定領域１１４）と磁化自由領域１１５の境界において、磁壁が十分に強くピニングされていることである。
【００８２】
磁壁のピニングが強ければ、±ｚ方向の磁場が印加されていても、磁壁移動は起こらない。なお、このために、第１磁化固定領域１１１（第２磁化固定領域１１２）と磁化自由領域１１５の境界、及び第３磁化固定領域１１３（第４磁化固定領域１１４）と磁化自由領域１１５の境界が磁壁のピンサイト（ピニングサイト）となるように形成する方法については後述される。
【００８３】
図４Ａ乃至図４Ｄ、図５Ａ乃至図５Ｄに示された実施形態の電流誘起磁壁移動の過程では、±ｚ方向の外部磁場が印加されていても構わない。これは、電流誘起磁壁移動は、±ｚ方向の磁場が印加された状態でも同様に起こり得ることが実験的に確認されているためである。
【００８４】
従って、図４Ａ乃至図４Ｄ、図５Ａ乃至図５Ｄの実施形態における、電流誘起磁壁移動が起こる過程と、図６Ａ乃至図６Ｄ、図７Ａ乃至図７Ｄの実施形態における、外部磁場中で磁区状態を緩和する過程は、いずれも同じ外部磁場下において行うことが出来る。すなわち、定常的に外部磁場が印加された状態でも、図４Ａ乃至図４Ｄから図７Ａ乃至図７Ｄに示された磁区状態の変化が実現される。
【００８５】
次に、不揮発論理演算素子１０００の論理状態の変更について、図９Ａ乃至図９Ｂを参照して説明する。ここで、「論理状態」とは、不揮発論理演算素子１０００（図１）が、ＮＯＲ演算を行う状態、ＮＡＮＤ演算を行う状態のいずれかに対応する。不揮発論理演算素子１０００の論理状態（ＮＯＲ演算／ＮＡＮＤ演算）は、制御部２の状態（制御層２１０の磁化の方向）によって決定される。制御層２１０の磁化の方向は、第３入力端子ＩＮａと相補第３入力端子／ＩＮａの間で電流を導入することにより変えることができる。
【００８６】
図９Ａ、図９Ｂは、図２Ｃに示した実施形態の制御部２の断面図において、第３入力端子ＩＮａに“０”、“１”がそれぞれ入力された場合の磁化の状態を模式的に示している。
【００８７】
図９Ａに示されるように、第３入力端子ＩＮａに“０”が入力された場合、相補第３入力端子／ＩＮａが“１”となり、伝導電子（ｅ−）は第３入力端子ＩＮａから第２磁化固定層２３０、第２非磁性層２２０、制御層２１０、導電層２９０を介して相補第３入力端子／ＩＮａへと流れる（電流の向きは伝導電子（ｅ−）と逆方向である）。このとき、制御層２１０には、第２磁化固定層２３０から＋ｚ方向のスピンが供給され、制御層２１０は＋ｚ方向に磁化する。
【００８８】
同様に、図９Ｂに示されるように、第３入力端子ＩＮａに“１”に入力された場合、相補第３入力端子／ＩＮａが“０”となり、伝導電子（ｅ−）は、相補第３入力端子／ＩＮａから導電層２９０、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０を介して第３入力端子ＩＮａへと流れる（電流の向きは伝導電子（ｅ−）と逆方向である）。このとき、制御層２１０には、第２磁化固定層２３０から−ｚ方向のスピンが供給され、制御層２１０は−ｚ方向に磁化する。
【００８９】
図９Ａの状態では、制御層２１０の上部は、＋ｚ方向の漏洩磁場＋Ｈｚが形成される。従って、この付近に演算層１１０が配置された場合、図６Ａ乃至図６Ｄに示されるように、第１入力端子ＩＮ１と第２入力端子ＩＮ２の二つの信号のＮＯＲ演算が行われる。
【００９０】
また図９Ｂの状態では、制御層２１０の上部は−ｚ方向の漏洩磁場−Ｈｚが形成される。従って、この付近に演算層１１０が配置された場合、図７Ａ乃至図７Ｄに示されるように、第１入力端子ＩＮ１と第２入力端子ＩＮ２の二つの信号のＮＡＮＤ演算が行われる。
【００９１】
次に、不揮発論理演算素子１０００における演算結果の出力の仕方、すなわち読み出しについて説明する。なお、ここでは、第１非磁性層１２０は絶縁体から構成され、演算層１１０、第１非磁性層１２０、参照層１３０はＭＴＪを構成し、トンネル磁気抵抗効果を発現するものとして説明する。
【００９２】
図１０Ａ、図１０Ｂは、図２Ｃに示した実施形態の演算部１の断面構成において、演算層１１０における演算が終了した後の当該ＭＴＪの磁化状態を模式的に示している。なお、演算層１１０の磁化方向が白抜き矢印で示されているが、これは演算層１１０のうちの磁化自由領域１１５の磁化の方向を代表している。
【００９３】
図１０Ａの状態においては、当該ＭＴＪは平行磁化配置（非磁性体の両側の二つの強磁性体の磁化が平行）となっている。従って、低抵抗状態が実現される。一方、図１０Ｂの状態においては、当該ＭＴＪは反平行磁化配置（非磁性体の両側の二つの強磁性体の磁化が反平行）となっている。従って、高抵抗状態が実現される。このように、演算層１１０の磁化自由領域１１５の磁化の方向は、当該ＭＴＪの抵抗の差として出力される。
【００９４】
次に上述の演算動作のシミュレーションによる計算結果を説明する。シミュレーションの計算においては、図１１に示されるようなパターン、及び、初期状態を用いた。なお、図１１の状態は、図３Ｂに示された“１”状態に相当している。
【００９５】
図１２の（ａ）、（ｂ）、（ｃ）、（ｄ）は、第１入力端子ＩＮ１、第２入力端子ＩＮにそれぞれ（０，０）、（０，１）、（１，０）、（１，１）が入力されたときの電流密度の分布の計算結果を示している。電子ｅ−の流れが白抜き矢印で示されている。
【００９６】
図１２の（ｅ）、（ｆ）、（ｇ）、（ｈ）は、それぞれ、図１２（ａ）、（ｂ）、（ｃ）、（ｄ）に示された電流密度分布で電流を導入したときの電流導入時の磁化の状態を示している。なお、シミュレーション計算においては、１×１０８（Ａ／ｃｍ２）程度の電流密度を用いた。図１２に示された計算結果は、図５Ａ乃至図５Ｄの模式図と一致している。
【００９７】
図１３の（ａ）、（ｂ）、（ｃ）、（ｄ）は、図１２の（ｅ）、（ｆ）、（ｇ）、（ｈ）の状態から＋ｚ方向に磁場が印加された状態で緩和した結果を示している。図１３の（ｅ）、（ｆ）、（ｇ）、（ｈ）は、図１２の（ｅ）、（ｆ）、（ｇ）、（ｈ）の状態から−ｚ方向に磁場が印加された状態で緩和した結果を示している。
【００９８】
図１３の（ａ）、（ｂ）、（ｃ）、（ｄ）に示された計算結果は、それぞれ、図６Ａ、図６Ｂ、図６Ｃ、図６Ｄと一致し、図１３の（ｅ）、（ｆ）、（ｇ）、（ｈ）はに示された計算結果は、それぞれ、図７Ａ、図７Ｂ、図７Ｃ、図７Ｄと一致している。
【００９９】
次に、不揮発論理演算素子１０００を用いた論理ゲートの回路構成について説明する。図１４は、本実施の形態における論理ゲートの一例を示すブロック図である。図１４を参照すると、論理ゲート３は、制御回路９００、不揮発論理演算素子１０００、参照素子８００、及び比較器７００を備える。
【０１００】
制御回路９００は、論理入力、論理制御値を電流に変換するためのスイッチ（不図示）を含む。制御回路９００は、不図示の制御データに応答して、該制御データに対応する大きさ及び向きを有する書込み電流を生成して不揮発論理演算素子１０００の第３入力端子ＩＮａ３に供給する。また制御回路９００は、不図示の第１入力データ及び第２入力データの供給（制御回路９００の外部から供給される）に応答して、第１入力データ、第２入力データに対応する大きさ及び向きを有する書込み電流を生成して、不揮発論理演算素子１０００の第１入力端子ＩＮ１、第２入力端子ＩＮ２に供給する。制御回路９００は、読み出し時に、第１入力端子ＩＮ１または第２入力端子ＩＮ２と出力端子ＯＵＴ１と間に出力用の読み出し電流を流す。
【０１０１】
不揮発論理演算素子１０００の動作は、図４Ａ乃至図１０Ｂを参照して説明した通りである。すなわち、第３の入力端子ＩＮａからの制御回路９００への入力データに対応した書き込み電流の入力に基づいて、読み出し電流の供給により、出力データとしての出力電流（又は出力電圧）を出力する。
【０１０２】
参照素子８００は、例えば、ＭＴＪを有するＴＭＲ（Ｔｕｎｎｅｌ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）素子である。ＭＴＪ参照素子８００は、適当な参照抵抗Ｒｒｅｆを有し、制御回路９００の制御により参照抵抗Ｒｒｅｆに対応した参照電流（又は参照電圧）を出力する。
【０１０３】
比較器７００は、不揮発論理演算素子１０００の出力データを示す出力電流（又は出力電圧）と参照電流（又は参照電圧）とを比較して、比較結果を出力データ（バイナリ値）として出力する。
【０１０４】
以上のようにして、不揮発論理演算素子１０００を所望の論理回路に設定すると共に、不揮発論理演算素子１０００への入力データの入力、及び不揮発論理演算素子１０００からの出力データの出力を実行することが可能となる。
【０１０５】
次に演算層１１０、第１非磁性層１２０、参照層１３０、第１磁化固定層１４０、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０に用いることのできる材料について説明する。
【０１０６】
演算層１１０は、前述の通り、垂直磁気異方性を有する強磁性体により構成されることが好ましい。具体的には、Ｆｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ−Ｐｄ合金、Ｔｂ−Ｆｅ−Ｃｏ合金、Ｇｄ−Ｆｅ−Ｃｏ合金、Ｔｂ−Ｆｅ合金、Ｔｂ−Ｃｏ合金、Ｇｄ−Ｆｅ合金、Ｇｄ−Ｃｏ合金、Ｃｏ−Ｃｒ−Ｐｔ合金、Ｃｏ−Ｒｅ−Ｐｔ合金、Ｃｏ−Ｒｕ−Ｐｔ合金、Ｃｏ−Ｗ合金などの合金系材料のほか、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｃｕ積層膜、Ｃｏ／Ａｇ積層膜、Ｃｏ／Ａｕ積層膜、Ｆｅ／Ｐｔ積層膜、Ｆｅ／Ｐｄ積層膜、Ｆｅ／Ａｕ積層膜などの交互積層膜が例示される。特にこの中で、Ｃｏ／Ｎｉ積層は制御性の高い電流誘起磁壁移動が実現できることが確認されており、Ｃｏ／Ｎｉ積層膜が磁化自由領域１１５の好適な材料として挙げられる。
【０１０７】
第１非磁性層１２０は、絶縁性材料により構成されることが好ましい。具体的には、Ｍｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｔｉ−Ｏなどが例示される。
【０１０８】
参照層１３０は、例えば垂直磁気異方性を有する強磁性体から構成される。参照層１３０に用いることのできる材料は、演算層１１０に用いることのできる材料として例示したものと重複するので省略する。ただし、参照層１３０は磁化が安定して固定されていることが求められるので、なるべくハードな磁性体であることが好ましい。この点で、Ｆｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜などが好適である。また、参照層１３０の磁化方向は、一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために前述のように、参照層１３０は、積層フェリ結合を有する積層構造とすることが好ましい。すなわち、参照層１３０は、例えば強磁性体／Ｒｕ／強磁性体というような積層構成を有することが好適である。
【０１０９】
また参照層１３０は、面内磁気異方性を有する強磁性体で構成してもよい。この場合、任意の磁性体を用いることができる。代表的にはＣｏ−Ｆｅなどが挙げられる。なお、参照層１３０に面内磁気異方性を有する材料を用いた場合の実施の形態の例は、後に第４の変形例として説明される。
【０１１０】
第１磁化固定層１４０は、例えば垂直磁気異方性を有する強磁性体から構成される。第１磁化固定層１４０に用いることのできる材料は、演算層１１０に用いることのできる材料として例示したものと重複するので省略する。ただし、第１磁化固定層１４０は磁化が安定して固定されていることが求められることから、なるべくハードな磁性体であることが好ましい。この点でＦｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜などが好適である。
【０１１１】
制御層２１０は、例えば垂直磁気異方性を有する強磁性体から構成される。制御層２１０に用いることのできる材料（垂直磁気異方性を有する強磁性体）は、演算層１１０に用いることのできる材料として例示したものと重複するので省略する。
【０１１２】
なお、本実施の形態においては、制御層２１０は、スピン注入磁化反転のフリー層として機能する。スピン注入磁化反転の反転電流を小さくするためには、用いる材料のダンピング定数が小さいことが好ましい。この点で、制御層２１０には、Ｃｏ／Ｎｉ積層膜、Ｃｏ／Ｐｄ積層膜Ｐｄを含有した合金などが好適である。
【０１１３】
第２非磁性層２２０には、様々な材料を用いることができる。例えば第２非磁性層２２０に絶縁体を用いた場合、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０の間でＭＴＪが形成される。この場合、第２非磁性層２２０に用いることができる材料としては、Ｍｇ−Ｏ、Ａｌ−Ｏ、Ａｌ−Ｎ、Ｔｉ−Ｏなどが例示される。
【０１１４】
あるいは、第２非磁性層２２０には、金属系の材料を用いることもできる。この場合、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０の間でＧＭＲ（Ｇｉａｎｔ  Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ）構成が形成される。ＧＭＲ構成を形成する場合、第２非磁性層２２０には、例えばＣｕ、Ａｕ、Ａｇなどを用いることができる。
【０１１５】
第２磁化固定層２３０は、例えば垂直磁気異方性を有する強磁性体から構成される。この場合、第２磁化固定層２３０に用いることのできる材料は、演算層１１０に用いることのできる材料として例示したものと重複するので省略する。ただし、第２磁化固定層２３０は磁化が安定して固定されていることが求められることから、なるべくハードな磁性体であることが好ましい。この点でＦｅ−Ｐｔ合金、Ｆｅ−Ｐｄ合金、Ｃｏ−Ｐｔ合金、Ｃｏ／Ｐｔ積層膜、Ｃｏ／Ｐｄ積層膜などが好適である。また、第２磁化固定層２３０の磁化方向は一方向に固定されている必要があり、さらに外部への漏洩磁界が小さいことが好ましい。このために、前述のように、第２磁化固定層２３０には、積層フェリ結合を有する積層構造とすることが好ましい。すなわち、第２磁化固定層２３０は、例えば強磁性体／Ｒｕ／強磁性体というような積層構成を有することが好適である。
【０１１６】
本発明の実施形態の作用効果を説明する。
【０１１７】
本発明の実施形態の不揮発論理演算素子１０００は、制御部に入力する制御データを変更することで、論理を再構成することができる。すなわち、本実施の形態の不揮発論理演算素子１０００は、再構成可能な論理回路を実現することができる。
【０１１８】
不揮発論理演算素子１０００は、構成情報（制御データ）を制御部２、特に制御層２１０（図２Ａ、図２Ｃ参照）に格納している。制御部２は、ＧＭＲ素子又はＴＭＲ素子を用いた不揮発メモリとみることができる。この不揮発論理演算素子１０００（不揮発メモリ）を用いることで、電源オフ時に構成情報を保持しておくＳＲＡＭを有する必要がない。したがって、ＦＰＧＡで問題となる併設する不揮発メモリによる面積増大を解決することができる。
【０１１９】
不揮発論理演算素子１０００は、演算部１、制御部２がＧＭＲ素子又はＴＭＲ素子のような磁気抵抗素子を用いている。しかし、演算部１、制御部２は、全体として、論理素子と不揮発メモリとを兼ね備えた素子として機能している。このため、磁気抵抗素子を用いていても、全体として、素子のサイズを小さく抑えることができる。
【０１２０】
また磁気抵抗素子は、室温動作が可能であることから、不揮発論理演算素子１０００は室温で動作可能である。
【０１２１】
本発明のいくつかの実施形態において、不揮発論理演算素子１０００として、たとえば以下に説明される変形例がある。
【０１２２】
＜第１の変形例＞
前記した実施の形態においては、演算部１は、演算層１１０と第１非磁性層１２０と参照層１３０から構成され、演算層１１０における電流誘起磁壁移動と磁場誘起磁壁移動を利用することで論理演算を行う。不揮発論理演算素子における演算部１の形式は、この限りではない。本発明のいくつかの実施形態においては、例えば、演算部１における演算の方法として、電流誘起磁壁移動ではなく、スピン注入磁化反転を利用してもよい。以下、説明する。
【０１２３】
図１５Ａ、図１５Ｂは、前記実施形態の不揮発論理演算素子１０００の第１の変形例の構成を模式的に示す図である。図１５Ａは、演算部１の断面構成を模式的に示す図である、図１５Ｂは、演算部１の平面構成を模式的に示す図である。図１５Ａ、図１５Ｂのような構成を用いることによって、スピン注入による磁化反転と磁場誘起磁壁移動を利用した論理演算が実現できる。
【０１２４】
図１５Ａに示すように、演算部１は、演算層１１０と、第１非磁性層１２０と、参照層１３０と、第３磁化固定層１５０と、第３非磁性層１６０から構成される。
【０１２５】
演算層１１０は、強磁性体から構成される。演算層１１０は、全域にわたって磁化が反転可能な磁化自由領域を有する。演算層１１０は共通端子ＣＯＭに接続される。
【０１２６】
第１非磁性層１２０は、非磁性体から構成される。第１非磁性層１２０は演算層１１０の一部に隣接して設けられる。
【０１２７】
参照層１３０は、強磁性体から構成される。参照層１３０の磁化方向は固定されている。参照層１３０は、第１非磁性層１２０に隣接して、演算層１１０とは反対側に設けられる。参照層１３０は出力端子ＯＵＴ１に接続される。
【０１２８】
第３非磁性層１６０は、非磁性体から構成される。第３非磁性層１６０は、少なくとも二つ設けられ、いずれも演算層１１０の別の一部（参照層１３０の配置領域と異なる領域）に隣接して設けられる。図１５Ａに示すように、第３非磁性層１６０は二つ設けられている。
【０１２９】
第３磁化固定層１５０は、強磁性体から構成される。第３磁化固定層１５０の磁化方向は固定されている。第３磁化固定層１５０は、第３非磁性層１６０に隣接して、演算層１１０とは反対側に設けられる。第３磁化固定層１５０は第３非磁性層１６０と同数設けられる。図１５Ａ、図１５Ｂに示すように、第３磁化固定層１５０は二つ設けられている。第３磁化固定層１５０は、第１入力端子ＩＮ１、第２入力端子ＩＮ２に接続される。図１５Ａ、１５Ｂの例においては、二つの第３磁化固定層１５０の磁化の方向は、互いに平行方向に固定されている。図１５Ａ、図１５Ｂの場合、−ｚ方向に固定されている。
【０１３０】
次に、第１の変形例の不揮発論理演算素子１０００の動作について説明する。図１６Ａ乃至図１６Ｄは、図１５Ａの断面図における演算動作を模式的に示した図である。図４Ａ乃至図４Ｄまたは図５Ａ乃至図５Ｄに対応する。図４Ａ乃至図４Ｄまたは図５Ａ乃至図５Ｄでは、演算動作として、演算層１１０内に電流を導入した時に起こる電流誘起磁壁移動を利用した例を示したが、図１６Ａ乃至図１６Ｄでは、スピン注入磁化反転を利用した演算動作が示されている。
【０１３１】
図１６Ａ乃至図１６Ｄは、それぞれ、第１入力端子ＩＮ１、第２入力端子ＩＮ２に、（０，０）、（０，１）、（１，０）、（１，１）が入力された場合の磁化状態を示している。なお、第１入力端子ＩＮ１、第２入力端子ＩＮ２に対して共通端子ＣＯＭは相補的に動作する。すなわち、第１入力端子ＩＮ１に“０”が入力される場合には、共通端子ＣＯＭに“１”が入力され、第１入力端子ＩＮ１に“１”が入力される場合には、共通端子ＣＯＭに“０”が入力される。同様に、第２入力端子ＩＮ２に“０”が入力される場合には、共通端子ＣＯＭに“１”が入力され、第２入力端子ＩＮ２に“１”が入力される場合には、共通端子ＣＯＭに“０”が入力される。図１６Ａ乃至図１６Ｄにおいて、伝導電子（ｅ−）の破線矢印は電子の流れを表している（電流の向きはｅ−と逆方向）。
【０１３２】
図１６Ａ乃至図１６Ｄに示されるように、（０，０）、（０，１）、（１，０）、（１，１）の入力信号に対して、演算層１１０はそれぞれ、
全て下向き（−ｚ方向）に磁化した状態（図１６Ａ）、
上向きの磁区と下向きの磁区が存在する状態（図１６Ｂ）、
上向きの磁区と下向きの磁区が存在する状態（図１６Ｃ）、
全て上向き（＋ｚ方向）に磁化した状態（図１６Ｄ）
が実現される。
【０１３３】
次に図１６Ａ乃至図１６Ｄに示された状態から、＋ｚ方向、−ｚ方向の外部磁場下で緩和したときの磁化状態が、それぞれ図１７Ａ乃至図１７Ｄ、図１８Ａ乃至図１８Ｄに示されている。
【０１３４】
図１７Ａ乃至図１７Ｄに示されるように、＋ｚ方向の磁場下で緩和した場合には、ＮＯＲ動作が実現される。また図１８Ａ乃至図１８Ｄに示されるように、−ｚ方向の磁場下で緩和した場合には、ＮＡＮＤ動作が実現していることがわかる。
【０１３５】
なお、図１６Ａ乃至図１６Ｄに示した入力信号を導入するステップにおいては、第１入力端子ＩＮ１と第２入力端子ＩＮ２の導入のタイミングは同時であってもよいし、逐次的でもよい（時間的に前後にずらしてもよい）。
【０１３６】
第１の変形例における論理状態の変更、及び出力（読み出し）については、前記実施の形態と同様であるため、その説明を省略する。
【０１３７】
第１の変形例では、演算の際、第１入力端子ＩＮ１、第２入力端子ＩＮ２と、共通端子ＣＯＭの間で電流を導入する例を示したが、共通端子ＣＯＭを設けずに、出力端子ＯＵＴ１が共通端子ＣＯＭの役割を兼ねるようにしても良い。
【０１３８】
第１非磁性層１２０、参照層１３０はそれぞれ、第３非磁性層１６０、第３磁化固定層１５０と同時に形成することも可能である。
【０１３９】
＜第２の変形例＞
次に、さらに別の実施形態として、第２の変形例について説明する。図１９、図２０、図２１は、不揮発論理演算素子の第２の変形例の構造を模式的に示している。第２の変形例は、制御部２の形式に関する。なお、図１９、図２０、図２１はいずれも、不揮発論理演算素子１００１の断面構成を模式的に示す図である。
【０１４０】
前記実施の形態において、制御部２は、制御層２１０と第２非磁性層２２０と第２磁化固定層２３０から構成され、これらのレイヤー間でのスピン注入磁化反転を利用して制御層２１０の磁化方向を反転させることで、制御部２の状態、すなわち当該不揮発論理演算素子１０００の論理状態を変更する構成とされている。そして、制御層２１０と第２磁化固定層２３０は垂直磁気異方性を有する強磁性体から構成されている。
【０１４１】
不揮発論理演算素子おける制御部２の形式は、かかる構成にのみ限定されるものではない。図１９、図２０に示されるように、不揮発論理演算素子１００１において、制御層２１０、第２磁化固定層２３０は、面内磁気異方性を有する構成としてもよい。
【０１４２】
また、スピン注入磁化反転ではなく、図２１に示されるように、電流誘起磁壁移動を利用してもよい。
【０１４３】
図１９に示した不揮発論理演算素子１００１において、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０は、演算層１１０に対してｘ−ｙ面内で中心がずれるようにして設けられている。図１９の例では、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０の積層構造は、演算層１１０に対して＋ｘ方向にずれて設けられている。この場合、制御層２１０からの漏洩磁界Ｈｓｔｒａｙは、演算層１１０においては、±ｚ方向の成分を持つため、前記実施の形態と同様な論理演算が可能となる。
【０１４４】
図２０に示した不揮発論理演算素子１００１においては、制御層２１０、第２磁化固定層２３０は面内磁気異方性を有する強磁性体から構成され、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０の積層構造が、複数組設けられている。図２０の例では、制御層２１０、第２非磁性層２２０、第２磁化固定層２３０の積層構造が異なる領域に二つ設けられている。また制御層２１０、第２非磁性層２２０、第２磁化固定層２３０の積層構造の各セットは、演算層１１０に対して、ｘ−ｙ面内で中心がずれるようにして設けられている。図２０の例では、二つの積層構造のうちの一方は演算層１１０に対して−ｘ方向にずれ、他方は演算層１１０に対して＋ｘ方向にずれて設けられている。
【０１４５】
二つの積層構造のうち一方の第２磁化固定層２３０は、第３入力端子ＩＮａに接続され、他方の第２磁化固定層２３０は相補第３入力端子／ＩＮａに接続される。二つの積層構造の第２磁化固定層２３０の磁化が平行方向（図２０では−ｘ方向）に固定されているとき、第３入力端子ＩＮａと相補第３入力端子／ＩＮａの間に電流を流すと、二つの制御層２１０の磁化は互いに反平行方向を向く。従って、二つの制御層２１０は、演算層１１０に対して、±ｚ方向の漏洩磁場を印加することになる。
【０１４６】
図２１に示された実施の形態においては、制御層２１０は、垂直磁気異方性を有する強磁性体から構成され、両端部が第４磁化固定層２４０に隣接している。第４磁化固定層２４０は二つ設けられており、それらは互いに反平行方向に固定された磁化を有する。
【０１４７】
制御層２１０の両端部は、二つの第４磁化固定層２４０によって、互いに反平行方向に固定されており、制御層２１０の両端部の間に磁化方向が可変な領域が設けられる。
【０１４８】
制御層２１０における両端部の磁化方向が固定された領域を第５磁化固定領域２１１、第６磁化固定領域２１２とし、その間の磁化方向が可変な領域を、第２磁化自由領域２１３とする。
【０１４９】
第５磁化固定領域２１１と第６磁化固定領域２１２はそれぞれ第４磁化固定層２４０を介して第３入力端子ＩＮａと相補第３入力端子／ＩＮａに接続されている。第３入力端子ＩＮａと相補第３入力端子／ＩＮａの間で電流を導入することにより、制御層２１０内で電流誘起磁壁移動が起こり、第２磁化自由領域２１３の磁化の方向を反転させることができる。従って、制御層２１０から演算層１１０に、±ｚ方向の漏洩磁場Ｈｓｔｒａｙを印加することができる。
【０１５０】
＜第３の変形例＞
次に、さらに別の実施形態として、第３の変形例について説明する。図２２、図２３Ａ乃至２３Ｃは、不揮発論理演算素子１０００の第３の変形例の構造を模式的に示している。第３の変形例（実施形態）は、演算層１１０における磁化固定領域の磁化の固定、磁壁のピニング、及び第１磁化固定層１４０の位置に関する。
【０１５１】
図２Ａ、図２Ｂ、図２Ｃを参照して説明した前記実施の形態においては、第１磁化固定層１４０が演算層１１０に対して基板側（−ｚ方向）に位置して隣接する構成とされている。しかしながら、演算層１１０に対する第１磁化固定層１４０の配置は、任意性がある。例えば図２２に示されるように、演算層１１０に対して基板とは反対側（＋ｚ方向）に位置して演算層１１０に隣接する構成としていてもよい。また第１磁化固定層１４０は、演算層１１０の磁化固定領域の磁化を固定できればよく、必ずしも隣接していなくてもよい（間隙あるいは別の層があってもよい）。
【０１５２】
前述したように、演算層１１０においては、磁壁のピンサイトが形成されてもよい。そして、この磁壁のピンサイトを形成するためには、第１磁化固定層１４０を利用することができる。
【０１５３】
図２３Ａ乃至図２３Ｃは、この具体的な構造を模式的に示している。図２３Ａは斜視図、図２３Ｂは平面図、図２３Ｃは図２３ＢのＡ−Ａ’線の断面構成を模式的に示す図である。図２３Ａ乃至図２３Ｃにおいて、第１磁化固定層１４０の外周に沿って、演算層１１０に段差ＳＴＥＰが形成されている。この段差ＳＴＥＰは、磁壁のピンサイトとして機能させることができる。また単に段差を形成するためであれば、第１磁化固定層１４０は強磁性体である必要はなく、任意の材料を用いることができる。
【０１５４】
＜第４の変形例＞
さらに、別の実施形態として、第４の変形例について説明する。図２４Ａ乃至２４Ｃは、不揮発論理演算素子１０００の第４の変形例の構造を模式的に示している。第４の変形例は、読み出し方法に関する。図２４Ａは斜視図を、図２４Ｂは平面図を、図２４Ｃは図２４ＢのＡ−Ａ’線の断面を示している。図２４Ａ乃至図２４Ｃでは、不揮発論理演算素子１０００のうちの演算部１のみが示されている。
【０１５５】
演算層１１０から情報を読み出すために、第１非磁性層１２０と参照層１３０が設けられる。前記実施形態では、第１非磁性層１２０と参照層１３０は、演算層１１０に隣接して設けられる場合について示されてきた。
【０１５６】
第４の変形例においては、センサ層１１９が新たに設けられる。さらに、コンタクト層１１８が設けられることが好ましい。演算層１１０の上に、コンタクト層１１８、センサ層１１９、第１非磁性層１２０、参照層１３０が、この順に積層され、これらによって磁気トンネル接合（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ；ＭＴＪ）が形成される。センサ層１１９の重心は、好ましくは、演算層１１０の磁化自由領域１１５の重心に対してｘ−ｙ面内でずれて設けられる。このずれの方向（ｙ方向）を第１の方向と定義する。
【０１５７】
センサ層１１９、参照層１３０は、面内方向に磁気異方性を有する強磁性体から構成される。また、センサ層１１９の磁気異方性の方向は、面内方向において任意である。
【０１５８】
一方、参照層１３０の磁化は、実質的に一方向に固定されている。この方向は、第１の方向に平行方向であることが望ましい。図２４Ａ乃至２４Ｃの例では、このうち第１の方向がｙ方向、すなわち演算層１１０の長手方向に直交する方向である例が示されている。ただし、第１の方向には任意性があり、例えばｘ方向であってもよい。
【０１５９】
第４の変形例によれば、磁化自由領域１１５の垂直方向の磁化の方向で記憶された情報を、センサ層１１９、第１非磁性層１２０、参照層１３０から構成される面内磁化を有するＭＴＪによって読み出すことができる。
【０１６０】
例えば、磁化自由領域１１５が上方向（＋ｚ方向）に磁化した“０”状態においては、センサ層１１９の磁化は、磁化自由領域１１５の上方向（＋ｚ方向）の磁化によって生ずる漏れ磁束によって、ｙ軸正方向を向く。これはセンサ層１１９が磁化自由領域１１５の上側（＋ｚ軸正方向）に配置され、且つ、センサ層１１９の重心が磁化自由領域１１５に対してｙ軸の正の方向（＋ｙ方向）にずれて設けられているためである。これによって、センサ層１１９と参照層１３０の磁化は、互いに平行となり、このＭＴＪは低抵抗状態となる。
【０１６１】
一方、磁化自由領域１１５が下方向（−ｚ方向）に磁化した“１”状態においては、センサ層１１９の磁化は、磁化自由領域１１５の下方向の磁化によって生ずる漏れ磁束によって、ｙ軸負方向を向く。これによって、センサ層１１９と参照層１３０の磁化は、互いに反平行となり、このＭＴＪは高抵抗状態となる。
【０１６２】
このようにして、磁化自由領域１１５の垂直方向の磁化として記憶された情報は、面内磁化を有するセンサ層１１９の磁化に伝達され、面内磁化から構成されるＭＴＪによって読み出すことができる。面内磁化によって構成されるＭＴＪでは、一般的に、高い磁気抵抗効果比（ＭＲ比）を得ることができる。これによって大きな読み出し信号を得ることができる。
【０１６３】
センサ層１１９と参照層１３０は、面内方向の磁気異方性を有する材料により構成される。具体的には、Ｃｏ−Ｆｅ−Ｂなどが例示される。
【０１６４】
第１非磁性層１２０は、非磁性体により構成されることが好ましい。具体的にはＭｇ−Ｏなどが例示される。
【０１６５】
＜第５の変形例＞
次に、さらに別の実施形態として、第５の変形例について説明する。図２５Ａ乃至２５Ｂは、不揮発論理演算素子１０００の第５の変形例の構成を模式的に示している。第５の変形例は、演算層１１０の形状に関する。図２５Ａと図２５Ｂは、それぞれ、演算層１１０の平面図である。本実施形態の不揮発論理演算素子において、演算層１１０の形状には任意性がある。例えば図２５Ａに示されるように、磁化自由領域１１５の中央部１１６（Ｈ型形状の横棒領域の中央部）において、ｙ方向の幅が狭くなるように形成されていてもよい。
【０１６６】
あるいは、図２５Ｂに示されるように、磁化自由領域１１５のｘ方向の幅が狭くなるように形成されていてもよい。
【０１６７】
特に制限されるものでないが、図２５Ｂに示す平面形状においては、第１、第２磁化固定領域１１１、１１２の第３、第４磁化固定領域１１３、１１４にそれぞれ相対する側の辺（内側辺）と反対側の辺（外側辺）は、磁化自由領域１１５の反対側の端部から磁化自由領域１１５（Ｈ型形状の横線）に近づくにしたがって窄められ（テーパ形状を有する）、第１、第２磁化固定領域１１１、１１２の外側辺にそれぞれ面一で連なる磁化自由領域１１５の端部（図２５Ｂの左側端部）が凹部１１７を有し、第３、第４磁化固定領域１１３、１１４の第１、第２磁化固定領域１１１、１１２にそれぞれ相対する辺（内側辺）と反対側の辺（外側辺）は、磁化自由領域１１５の反対側の端部から磁化自由領域１１５に近づくにしたがって窄められ（テーパ形状を有する）、第３、第４磁化固定領域１１３、１１４の外側辺に面一で連なる磁化自由領域１１５の端部（図２５Ｂの右側端部）が凹部１１７を有する。
【０１６８】
演算動作として、電流誘起磁壁移動を用いる場合、図４Ａ乃至図４Ｄ、図５Ａ乃至図５Ｄに示された動作を、より高歩留まりで行うためには、例えば磁化自由領域１１５の中央部において、電流密度があまり低下しないように形状を設計したり、あるいは、余計なピンサイトが形成されないような形状に設計したりすることが有効である。
【０１６９】
図２５Ａ、図２５Ｂは、その点で良好な動作が期待できる形状である。この他、ノッチ（切欠き）などを設けて、磁壁のピンサイトを意図的に形成してもよい。
【産業上の利用可能性】
【０１７０】
本発明の適用例として、携帯電話、携帯情報端末、モバイルパソコンやＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔｓ）に使用される論理演算装置や、自動車などに使用される論理演算装置内蔵のマイコンが挙げられる。【０１７１】
前記したいくつかの実施形態の一部又は全部は以下のようにも付記されるが、以下には限られない。【０１７２】
（付記１）
第１入力端子と第２入力端子と出力端子に接続され、演算層と第１非磁性層と参照層を備え、前記第１入力端子と前記第２入力端子の信号の論理演算結果を前記出力端子から出力する演算部と、
第３入力端子に接続され、制御層を備えた制御部と、
を備え、
前記制御部は、前記演算部の近傍に配置される、不揮発論理演算デバイス。  【０１７３】
（付記２）
前記演算層が、垂直磁気異方性を有する強磁性体を含む、付記１記載の不揮発論理演算デバイス。【０１７４】
（付記３）
前記制御部は、前記演算部に磁気的相互作用を及ぼす、付記１又は２記載の不揮発論理演算デバイス。前記第３の入力端子に入力する信号に応じて、前記制御部は、前記演算部に互いに異なった第１、第２の磁気的相互作用を与え、前記演算部において、前記第１入力端子と前記第２入力端子の信号に対して異なった論理演算を行う。【０１７５】
（付記４）
前記磁気相互作用が静磁相互作用である、付記３記載の不揮発論理演算デバイス。【０１７６】
（付記５）
前記演算層が、
第１磁化固定領域、
第２磁化固定領域、
第３磁化固定領域、
第４磁化固定領域、及び、
磁化自由領域を備え、  
前記第１磁化固定領域が前記第１入力端子に接続され、
前記第３磁化固定領域が前記第２入力端子に接続される、付記１乃至４のいずれかに記載の不揮発論理演算デバイス。【０１７７】
（付記６）
前記演算層が、三叉路を二つ有する平面形状を有する付記５記載の不揮発論理演算デバイス。【０１７８】
（付記７）
前記演算層の近傍に配置される第１磁化固定層を備えた付記５記載の不揮発論理演算デバイス。【０１７９】
（付記８）
前記演算層に隣接して第３非磁性層を備え、前記第３非磁性層に隣接して、前記演算層とは反対側に、第３磁化固定層を備えた付記１乃至４のいずれかに記載の不揮発論理演算デバイス。【０１８０】
（付記９）
前記制御層に隣接して第２非磁性層を備え、前記第２非磁性層に隣接して前記制御層とは反対側に第２磁化固定層を備えている、付記１乃至８のいずれかに記載の不揮発論理演算デバイス。【０１８１】
（付記１０）
前記制御層が、垂直磁気異方性を有する強磁性体を含む付記９記載の不揮発論理演算デバイス。【０１８２】
（付記１１）
前記制御層が、面内磁気異方性を有する強磁性体を含む付記９記載の不揮発論理演算デバイス。【０１８３】
（付記１２）
前記制御層が、第５磁化固定領域と、第６磁化固定領域と、第２磁化自由領域を備える付記１乃至８のいずれかに記載の不揮発論理演算デバイス。【０１８４】
（付記１３）
前記制御層の近傍に、第４磁化固定層が配置される付記１２記載の不揮発論理演算デバイス。【０１８５】
（付記１４）
前記演算部において、
前記演算層と前記参照層は、垂直磁気異方性を有する強磁性体から構成され、
前記演算層は、磁化が反転可能な磁化自由領域を有し、
前記第１非磁性層は、非磁性体から構成され、前記演算層の前記磁化自由領域に隣接して設けられ、
前記参照層は、磁化の方向は固定されており、前記第１非磁性層に隣接して前記演算層とは反対側に設けられ、
前記演算層、前記第１非磁性層、及び前記参照層が積層構造をなす付記１記載の不揮発論理演算デバイス（図２Ａ、図２Ｂ、図２Ｃ）。【０１８６】
（付記１５）
前記制御部が、前記制御層、第２非磁性層、及び、第２磁化固定層を備え、
前記制御層、前記第２磁化固定層は、垂直磁気異方性を有する強磁性体から構成され、
前記制御層は導電層に接続され、前記演算層の前記磁化自由領域と所定の間隙で離間して対向配置され、
前記第２非磁性層は、非磁性体から構成され、前記制御層に隣接して前記導電層とは反対側に設けられ、
前記第２磁化固定層は、前記第２非磁性層に隣接して前記制御層とは反対側に設けられ、前記制御層、前記第２非磁性層及び前記第２磁化固定層が積層構造をなす、付記１４記載の不揮発論理演算デバイス（図２Ａ、図２Ｂ、図２Ｃ）。【０１８７】
（付記１６）
前記演算層が、平面形状として、前記磁化自由領域にそれぞれ隣接し、且つ、互いに離間して配置されており、磁化が同一方向に固定された少なくとも二つの磁化固定領域を有し、
前記第１入力端子と前記第２入力端子とは、前記二つの磁化固定領域にそれぞれ接続され、
前記第３入力端子は、前記制御部の前記第２磁化固定層に接続される、付記１４又は１５記載の不揮発論理演算デバイス（図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、図３Ｂ）。【０１８８】
（付記１７）
前記演算部において、
前記演算層と前記参照層は、垂直磁気異方性を有する強磁性体から構成され、
前記演算層は、磁化が反転可能な磁化自由領域を有し、
前記第１非磁性層は、非磁性体から構成され、前記演算層の前記磁化自由領域に隣接して設けられ、
前記参照層は、磁化の方向は固定されており、前記第１非磁性層に隣接して前記演算層とは反対側に設けられ、
前記演算層、前記第１非磁性層、及び前記参照層が積層構造をなし、
前記制御部が、前記制御層、第２非磁性層、及び、第２磁化固定層を備え、
前記制御層、前記第２磁化固定層は、垂直磁気異方性を有する強磁性体から構成され、
前記制御層は導電層に接続され、前記演算層の前記磁化自由領域と所定の間隙で離間して対向配置され、
前記第２非磁性層は、非磁性体から構成され、前記制御層に隣接して前記導電層とは反対側に設けられ、
前記第２磁化固定層は、前記第２非磁性層に隣接して前記制御層とは反対側に設けられ、前記制御層、前記第２非磁性層及び前記第２磁化固定層が積層構造をなし、
前記演算層が、平面形状として、前記磁化自由領域にそれぞれ隣接し、且つ、互いに離間して配置されており、磁化が同一方向に固定された少なくとも二つの磁化固定領域を有し、
前記第１入力端子と前記第２入力端子とは、前記二つの磁化固定領域にそれぞれ接続され、
前記第３入力端子は、前記制御部の前記第２磁化固定層に接続される、付記１記載の不揮発論理演算デバイス（図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、図３Ｂ）。【０１８９】
（付記１８）
前記演算層は、その平面形状が、平行な二本の縦線領域と、前記二本の縦線領域と交わる一本の横線領域からなるＨ型形状を有し、
前記横線領域に対して一側に位置する前記二本の縦線領域の第１、第３の領域は、それぞれ、磁化が固定された第１、第３の磁化固定領域とされ、
前記横線領域に対して前記一側と反対側に位置する前記二本の縦線領域の第２、第４の領域は、それぞれ、磁化が固定された第２、第４の磁化固定領域とされ、
前記横線領域が、磁化が反転可能な前記磁化自由領域とされ、
前記第１入力端子と、前記第１入力端子と相補的に動作する相補第１入力端子は、前記第１磁化固定領域と前記第２の磁化固定領域にそれぞれ接続され、
前記第２入力端子と、前記第２入力端子と相補的に動作する相補第２入力端子とは、前記第３磁化固定領域と前記第４の磁化固定領域にそれぞれ接続され、
前記第３入力端子は、前記第２磁化固定層に接続して設けられ、前記第３入力端子と相補的に動作する相補第２入力端子は前記導電層に接続され、
付記１７記載の不揮発論理演算デバイス（図３Ａ、図３Ｂ)。【０１９０】
（付記１９）
前記演算層の前記磁化固定領域の磁化を固定化する第１の磁化固定化層を備えた付記１６乃至１８のいずれかに記載の不揮発論理演算デバイス。【０１９１】
（付記２０）
前記第１の磁化固定化層を、前記演算層に対して、基板と反対側に備えた付記１９記載の不揮発論理演算デバイス（図２２）。【０１９２】
（付記２１）
前記第１磁化固定領域と前記第２磁化固定領域の磁化は互いに反平行方向に固定されており、前記第３磁化固定領域と前記第４磁化固定領域の磁化は互いに反平行方向に固定され、前記第１磁化固定領域と前記第３磁化固定領域とは磁化が同一方向に固定されている、付記１７又は１８に記載の不揮発論理演算デバイス（図３Ａ、図３Ｂ）。【０１９３】
（付記２２）
前記演算部が、
前記演算層の磁化が反転可能な磁化自由領域の上に、前記第１非磁性層、前記参照層の積層構造を備え、
前記演算層と前記参照層は、垂直磁気異方性を有する強磁性体から構成され、
前記第１非磁性層は非磁性体から構成され、前記演算層の前記磁化自由領域に隣接して設けられ、
前記参照層の磁化の方向は固定されており、前記第１非磁性層に隣接して前記演算層とは反対側に設けられ、
前記演算層は、その平面形状が、平行な二本の縦線領域と、前記二本の縦線領域と交わる一本の横線領域からなるＨ型形状を有し、
前記横線領域に対して一側に位置する前記二本の縦線領域の第１、第３の領域は、それぞれ、磁化が固定された第１、第３の磁化固定領域とされ、
前記横線領域に対して前記一側と反対側に位置する前記二本の縦線領域の第２、第４の領域は、それぞれ、磁化が固定された第２、第４の磁化固定領域とされ、
前記横線領域が、磁化が反転可能な前記磁化自由領域とされ、
前記制御部は、前記制御層、第２非磁性層、第２磁化固定層の積層構造を備え、
前記制御と前記第２磁化固定層は、垂直磁気異方性を有する強磁性体から構成され、
前記制御層は、導電層に接続され、前記演算層の前記磁化自由領域と所定の間隙で離間して対向配置され、
前記第２非磁性層は、非磁性体から構成され、前記制御層に隣接して前記導電層とは反対側に設けられ、
前記第２磁化固定層は、前記第２非磁性層に隣接して前記制御層とは反対側に設けられ、
前記第１入力端子と、前記第１入力端子と相補的に動作する相補第１入力端子は、前記第１磁化固定領域と前記第２の磁化固定領域にそれぞれ接続され、
前記第２入力端子と、前記第２入力端子と相補的に動作する相補第２入力端子とは、前記第３磁化固定領域と前記第４の磁化固定領域にそれぞれ接続され、
前記第３入力端子は、前記第２磁化固定層に接続して設けられ、前記第３入力端子と相補的に動作する相補第２入力端子は、前記導電層に接続され、
前記第１磁化固定領域と前記第２磁化固定領域の磁化は、互いに反平行方向に固定されており、
前記第３磁化固定領域と前記第４磁化固定領域の磁化は、互いに反平行方向に固定され、
前記第１磁化固定領域と前記第３磁化固定領域とは磁化が同一方向に固定されている、付記１記載の不揮発論理演算デバイス（図２Ａ、図２Ｂ、図２Ｃ、図３Ａ、図３Ｂ)。【０１９４】
（付記２３）
前記演算層、前記第１非磁性層、前記参照層はＭＴＪ（Ｍａｇｎｅｔｉｃ  Ｔｕｎｎｅｌ  Ｊｕｎｃｔｉｏｎ）を構成し、トンネル磁気抵抗効果を発現する付記１４乃至２２のいずれかに記載の不揮発論理演算デバイス。【０１９５】
（付記２４）
前記第１及び第２入力端子と、前記第３入力端子の信号値による前記制御層の状態に応じて、前記演算層の磁化状態は二つの状態のいずれかに収束し、前記演算層の磁化状態は、前記演算層、前記第１非磁性層、前記参照層からなる積層構造体における抵抗差として出力信号に変換される付記２３記載の不揮発論理演算デバイス（図１０Ａ、図１０Ｂ）。【０１９６】
（付記２５）
前記制御層の磁化の方向は、前記第３入力端子と前記相補第３入力端子間の電流の向きによって切り替えられる付記１６、１８、２２のいずれかに記載の不揮発論理演算デバイス（図９Ａ、図９Ｂ）。【０１９７】
（付記２６）
制御信号に応答して書込み電流を生成して、付記１乃至２５のいずれかに記載の前記不揮発論理演算デバイスの前記第３入力端子に供給し、第１入力データ、第２入力データに応答して書き込み信号を生成して、前記不揮発論理演算デバイスの第１入力端子、前記第２入力端子に供給し、
前記第１入力端子又は前記第２入力端子と、前記出力端子と間に出力用の読み出し信号供給する制御回路と、
参照抵抗を有し、前記制御回路の制御により前記参照抵抗に対応した参照信号を出力する参照素子と、
付記１乃至２５のいずれかに記載の前記不揮発論理演算デバイスと、
前記不揮発論理演算デバイスの出力端子からの出力信号と前記参照信号とを比較して比較結果を２値信号として出力する比較器と、を備えた論理回路装置（図１４）。【０１９８】
（付記２７）
前記演算部は、前記演算層の上に設けられた前記第１非磁性層と、前記参照層の積層構造を備え、
前記第１非磁性層は、非磁性体から構成され、前記演算層に隣接して設けられ、
前記参照層は、強磁性体から構成され、磁化方向は固定され、前記第１非磁性層に隣接して前記演算層とは反対側に配設され、
前記演算層の上に設けられた、第３磁化固定層と第３非磁性層の積層構造を少なくとも二つ備え、
前記第３非磁性層は、非磁性体から構成され、前記第３非磁性層は前記演算層に隣接して設けられ、
前記第３磁化固定層は、強磁性体から構成され、磁化方向は固定され、前記第３非磁性層に隣接して、前記演算層とは反対側に設けられ、
前記演算層は、垂直磁気異方性を有する強磁性体から構成され、全域にわたって反転可能な磁化を有し、前記演算層は、前記積層構造とは反対側で前記第１共通端子に接続され、
二つの前記第３磁化固定層に、前記第１、第２入力端子が接続される付記１の不揮発論理演算デバイス（図１５Ａ、図１５Ｂ）。【０１９９】
（付記２８）
前記第１の入力端子又は第２の入力端子に入力される信号と前記共通端子に入力される信号は相補とされる、付記２７記載の不揮発論理演算デバイス（図１５Ａ）。【０２００】
（付記２９）
前記制御部が、前記制御層、第２非磁性層、第２磁化固定層を備え、
前記制御部において、前記制御層、前記第２磁化固定層は、面内磁気異方性を有する強磁性体から構成され、
前記制御層は、導電層に接続され、前記演算層の前記磁化自由領域と所定の間隙で離間して対向配置され、
前記第２非磁性層は、非磁性体から構成され、前記制御層に隣接しては前記導電層とは反対側に設けられ、
前記第２磁化固定層は、前記第２非磁性層に隣接して前記制御層とは反対側に設けられ、
前記制御層、前記第２非磁性層、及び前記第２磁化固定層が積層構造をなし、前記積層構造は、前記演算層の積層構造に対して、中心をずらして配設される、付記１４記載の不揮発論理演算デバイス（図１９)。【０２０１】
（付記３０）
前記制御層、前記第２非磁性層、及び前記第２磁化固定層からなる積層構造の複数有し、
二つの前記積層構造の前記第２磁化固定層に前記第１、第２の入力端子が接続される、付記１又は１４記載の不揮発論理演算デバイス（図２０）。【０２０２】
（付記３１）
前記第１磁化固定層の外周の少なくとも一部に対応して前記演算層に段差を備えた付記１９記載の不揮発論理演算デバイス（図２３Ａ、図２３Ｂ、図２３Ｃ）。【０２０３】
（付記３２）
前記演算部が、前記演算層の上に、センサ層、前記第１非磁性層、前記参照層の順に隣接して設けられた積層構造を備え、前記センサ層の重心は、前記演算層の磁化自由領域の重心に対して面内でずれて設けられ、
前記センサ層、前記参照層は、面内方向に磁気異方性を有する強磁性体から構成され、
前記センサ層の磁気異方性の方向は面内方向において任意とされ、
前記参照層の磁化は一方向に固定され、
前記演算層の前記磁化自由領域の垂直方向の磁化の方向で記憶された情報を、前記センサ層、前記第１非磁性層、前記参照層から構成される、面内磁化を有するＭＴＪによって読み出す付記１４記載の不揮発論理演算デバイス（図２４Ａ、図２４Ｂ、図２４Ｃ）。【０２０４】
（付記３３）
前記演算層は、その平面形状が、平行な二本の縦線領域と、前記二本の縦線領域と交わる一本の横線領域からなるＨ型形状を有し、
前記横線領域に対して一側に位置する前記二本の縦線領域の第１、第３の領域は、それぞれ、磁化が固定された第１、第３の磁化固定領域とされ、
前記横線領域に対して前記一側と反対側に位置する前記二本の縦線領域の第２、第４の領域は、それぞれ、磁化が固定された第２、第４の磁化固定領域とされ、
前記横線領域が、磁化が反転可能な前記磁化自由領域とされ、
前記横線領域の長手方向中央部の幅が狭められている、付記１４記載の不揮発論理演算デバイス（図２５Ａ）。【０２０５】
（付記３４）
前記演算層は、その平面形状が、平行な二本の縦線領域と、前記二本の縦線領域と交わる一本の横線領域からなるＨ型形状を有し、
前記横線領域に対して一側に位置する前記二本の縦線領域の第１、第３の領域は、それぞれ、磁化が固定された第１、第３の磁化固定領域とされ、
前記横線領域に対して前記一側と反対側に位置する前記二本の縦線領域の第２、第４の領域は、それぞれ、磁化が固定された第２、第４の磁化固定領域とされ、
前記横線領域が、磁化が反転可能な前記磁化自由領域とされ、
前記第１、第２の磁化固定領域の前記第３、第４の磁化固定領域にそれぞれ相対する側の辺と反対側の辺と連なる前記横線領域の第１の端部が凹部を有し、前記第３、第４の磁化固定領域の前記第１、第２の磁化固定領域にそれぞれ相対する側の辺と反対側の辺に連なる前記横線領域の第２の端部が凹部を有する付記１４記載の不揮発論理演算デバイス（図２５Ｂ）。【０２０６】
（付記３５）
前記第１、第２の磁化固定領域の前記第３、第４の磁化固定領域にそれぞれ相対する側の辺と反対側の辺は、前記横線領域と反対側の端部から前記横線領域に近づくにしたがい窄められ、前記横線領域の前記第１の端部は前記第１、第２の磁化固定領域の前記反対側の辺と面一で連なり、
前記第３、第４の磁化固定領域の前記第１、第２の磁化固定領域にそれぞれ相対する側の辺と反対側の辺は、前記横線領域と反対側の端部から前記横線領域に近づくにしたがい窄められ、前記横線領域の前記第２の端部は前記第３、第４の磁化固定領域の前記反対側の辺と面一で連なる付記３４記載の不揮発論理演算デバイス（図２５Ｂ）。【０２０７】
（付記３６）
前記演算層は、その平面形状が、平行な二本の縦線領域と、前記二本の縦線領域と交わる一本の横線領域からなるＨ型形状を有し、
前記横線領域に対して一側に位置する前記二本の縦線領域の第１、第３の領域は、それぞれ、磁化が固定された第１、第３の磁化固定領域とされ、
前記横線領域に対して前記一側と反対側に位置する前記二本の縦線領域の第２、第４の領域は、それぞれ、磁化が固定された第２、第４の磁化固定領域とされ、
前記横線領域が、磁化が反転可能な前記磁化自由領域とされ、所定箇所に切欠きを有する付記１４記載の不揮発論理演算デバイス。【０２０８】
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む）の多様な組み合せ乃至選択が可能であることは勿論である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【符号の説明】
【０２０９】
１  演算部
２  制御部
３  論理ゲート
１１０  演算層
１１１  第１の磁化固定領域
１１２  第２の磁化固定領域
１１３  第３の磁化固定領域
１１４  第４の磁化固定領域
１１５  磁化自由領域
１１６  中央部
１１７  凹部
１１８  コンタクト層
１１９  センサ層
１２０  第１非磁性層
１３０  参照層
１４０  第１磁化固定層
１５０  第３磁化固定層
１６０  第３非磁性層
２１０  制御層
２１１  第５磁化固定領域
２１２  第６磁化固定領域
２１３  第２磁化自由領域
２２０  第２非磁性層
２３０  第２磁化固定層
２４０  第４磁化固定層
２９０  導電層
７００  比較器
８００  参照素子
９００  制御回路
１０００、１００１  不揮発論理演算素子
【図１】
2012093701.tif 000003
【図２Ａ】
2012093701.tif 000004
【図２Ｂ】
2012093701.tif 000005
【図２Ｃ】
2012093701.tif 000006
【図３Ａ】
2012093701.tif 000007
【図３Ｂ】
2012093701.tif 000008
【図４Ａ】
2012093701.tif 000009
【図４Ｂ】
2012093701.tif 000010
【図４Ｃ】
2012093701.tif 000011
【図４Ｄ】
2012093701.tif 000012
【図５Ａ】
2012093701.tif 000013
【図５Ｂ】
2012093701.tif 000014
【図５Ｃ】
2012093701.tif 000015
【図５Ｄ】
2012093701.tif 000016
【図６Ａ】
2012093701.tif 000017
【図６Ｂ】
2012093701.tif 000018
【図６Ｃ】
2012093701.tif 000019
【図６Ｄ】
2012093701.tif 000020
【図７Ａ】
2012093701.tif 000021
【図７Ｂ】
2012093701.tif 000022
【図７Ｃ】
2012093701.tif 000023
【図７Ｄ】
2012093701.tif 000024
【図８Ａ】
2012093701.tif 000025
【図８Ｂ】
2012093701.tif 000026
【図９Ａ】
2012093701.tif 000027
【図９Ｂ】
2012093701.tif 000028
【図１０Ａ】
2012093701.tif 000029
【図１０Ｂ】
2012093701.tif 000030
【図１１】
2012093701.tif 000031
【図１２】
2012093701.tif 000032
【図１３】
2012093701.tif 000033
【図１４】
2012093701.tif 000034
【図１５Ａ】
2012093701.tif 000035
【図１５Ｂ】
2012093701.tif 000036
【図１６Ａ】
2012093701.tif 000037
【図１６Ｂ】
2012093701.tif 000038
【図１６Ｃ】
2012093701.tif 000039
【図１６Ｄ】
2012093701.tif 000040
【図１７Ａ】
2012093701.tif 000041
【図１７Ｂ】
2012093701.tif 000042
【図１７Ｃ】
2012093701.tif 000043
【図１７Ｄ】
2012093701.tif 000044
【図１８Ａ】
2012093701.tif 000045
【図１８Ｂ】
2012093701.tif 000046
【図１８Ｃ】
2012093701.tif 000047
【図１８Ｄ】
2012093701.tif 000048
【図１９】
2012093701.tif 000049
【図２０】
2012093701.tif 000050
【図２１】
2012093701.tif 000051
【図２２】
2012093701.tif 000052
【図２３Ａ】
2012093701.tif 000053
【図２３Ｂ】
2012093701.tif 000054
【図２３Ｃ】
2012093701.tif 000055
【図２４Ａ】
2012093701.tif 000056
【図２４Ｂ】
2012093701.tif 000057
【図２４Ｃ】
2012093701.tif 000058
【図２５Ａ】
2012093701.tif 000059
【図２５Ｂ】
2012093701.tif 000060
【国際調査報告】
2012093701.tif 000061
2012093701.tif 000062
2012093701.tif 000063
2012093701.tif 000064