(57)【要約】本発明の電源回路設計システムは、基板上に実装された半導体集積回路およびその他の部品とを接続する電源回路の設計情報に基づき、半導体集積回路における電圧変動の特性である電源電圧変動特性を導出する電源電圧変動導出手段と、電源回路において、電源電圧変動特性が許容される条件である電源変動条件と半導体集積回路の回路構造あるいは動作の少なくとも一方の変更指針を備える判定基準データベースと、電源電圧変動特性と電源変動条件とを比較し、電源電圧変動特性が電源変動条件を満たしているかどうか判定する電源電圧変動判定手段と、電源電圧変動特性が電源変動条件を満たさなかった場合、変更指針に従って半導体集積回路の構造及び動作の少なくとも一方の変更を行い、変更した半導体集積回路の設計情報を電源電圧変動導出手段へ出力する回路構造変更手段を備え、変更指針は、半導体集積回路のサイズ変更をともなわないものであることを特徴とする。
2012049988.tif 000002
【特許請求の範囲】
【請求項１】
基板上に実装された半導体集積回路およびその他の部品とを接続する電源回路の設計情報に基づき、前記半導体集積回路における電圧変動の特性である電源電圧変動特性を導出する電源電圧変動導出手段と
前記電源回路において、前記電源電圧変動特性が許容される条件である電源変動条件と前記半導体集積回路の回路構造あるいは動作の少なくとも一方の変更指針を備える判定基準データベースと
前記電源電圧変動特性と前記電源変動条件とを比較し、前記電源電圧変動特性が前記電源変動条件を満たしているかどうか判定する電源電圧変動判定手段と
前記電源電圧変動特性が前記電源変動条件を満たさなかった場合、前記変更指針に従って前記半導体集積回路の構造及び動作の少なくとも一方の変更を行い、変更した前記半導体集積回路の設計情報を前記電源電圧変動導出手段へ出力する回路構造変更手段を備え、
前記変更指針は、前記半導体集積回路のサイズ変更をともなわないものであることを特徴とする電源回路設計システム。
【請求項２】
前記電源電圧変動導出手段は、
前記設計情報から前記電源回路における等価回路モデルを生成する等価回路モデル生成手段と、
前記等価回路モデルを解析して前記電源電圧変動特性を導出する演算手段とを備える電源電圧変動解析手段を備えることを特徴とする請求項１記載の電源回路設計システム。
【請求項３】
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の複数の回路ブロックが動作する割合を変更する回路動作割合変更手段を備えていることを特徴とする請求項１乃至２に記載の電源回路設計システム。
【請求項４】
前記回路構造変更手段として、
前記変更指針に基づき、前記半導体集積回路内の動作している複数の回路ブロックのそれぞれの動作タイミングを変更し、前記複数の回路ブロックに流れる電流同士のタイミングをずらす回路動作タイミング変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
【請求項５】
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の複数の回路ブロックと接続する電源端子とグランド端子の数を変更する電源配線子構造変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
【請求項６】
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の動作している回路ブロックと動作していない回路ブロックとの位置を変更する回路位置変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
【請求項７】
前記回路位置変更手段は、前記複数の回路ブロックと接続する電源端子とグランド端子に近い位置に、前記動作している回路ブロックの位置を変更し、
前記電源端子と前記グランド端子に遠い位置に、前記動作していない回路ブロックの位置を変更することを特徴とする付記９に記載の電源回路設計システム。
【請求項８】
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の複数の回路ブロックの動作信号を変更する動作信号変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
【請求項９】
前記動作信号変更手段は、
前記複数の回路ブロックの動作信号の立ち上がり時間および立ち下がり時間を長くすることを特徴とする請求項８に記載の電源回路設計システム。
【請求項１０】
前記電源回路の設計情報を備える記憶装置を設け、
前記電源電圧変動導出手段は、記憶装置に設けられた前記電源回路の設計情報に基づいて、電源電圧変動特性を導出することを特徴とする請求項１乃至２に記載の電源回路設計システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はコンデンサ等の受動部品と共にプリント配線基板（以下、「ＰＣＢ」と記述）に実装される半導体集積回路（以下、「ＬＳＩ」と記述）おいて、ＬＳＩを含めたＰＣＢの電源回路が、電圧変動などのノイズ特性を考慮した上で、ＬＳＩが安定に動作する構造を導出する電源回路設計システム、及び電源回路設計方法に関する。
【背景技術】
【０００２】
ＬＳＩが搭載されたＰＣＢでは、ＬＳＩの動作によって生じる電流がＰＣＢの電源を流れることによりＰＣＢの電源電圧が変動し、その電圧変動によりＬＳＩが正常動作しないという構造的な問題が存在している。そのため、ＬＳＩを正常動作させる為に、ＬＳＩを含めたＰＣＢの電源回路に流れる電流（以下、「電源電流」とも記述）を低下させる、もしくは電源回路のインピーダンスを低下させるといった、電源回路電圧変動を抑制する試みが行なわれている。
例えば、特許文献１には、電圧降下（変動）を検出する回路と、電圧を追加するレギュレート回路とをＬＳＩ（ブロック）に内蔵した構造が記載されている。電圧降下検出回路は、ＬＳＩの動作時に生じる電圧降下量を算出し、その電圧降下量を電圧レギュレート回路にフィードバックする。ＬＳＩは、上記２つの回路を内蔵し、電圧降下により生じた電圧をレギュレート回路の動作電圧とすることで、安定な電源電圧を供給する半導体集積回路設計装置が記載されている。
また特許文献２は、ノイズを解析する手段と、ノイズレベルが所定範囲内であるかを判定する手段と、ノイズが所定範囲外のとき、ＬＳＩの回路ブロック内にバイパスコンデンサを追加する手段とを有する半導体集積回路設計装置が記載されている。
特徴としては、データベースの情報からノイズ解析を行うノイズ解析手段と、ノイズ量が所定の範囲を超える場合、ＬＳＩの中のノイズ発生量が所定の範囲を超える論理ゲートを探す論理ゲート選択手段と、前記選択された論理ゲートに、電源ノイズ及び基板ノイズ低減用のバイパスコンデンサを追加するバイパスコンデンサ追加手段を有していることが挙げられる。
これらの手段により、データベースからの情報を用い、ノイズ源となりうるノイズ量が大きい論理ゲート回路の近くに、ノイズを低減する為のバイパスコンデンサを追加することが出来、効率よくノイズを抑制することが出来る。
また、ノイズの所定の範囲を設定しておくことにより、バイパスコンデンサを近くに追加するべき論理ゲートが自動的に見つかるので、一連の自動的な流れにより、ノイズに対して安定に設計されたＬＳＩの構造が提供されるとある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００３−１２４３３５号公報
【特許文献２】特開２００４−０８６８８１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１及び２に記載されている技術は、ＬＳＩ回路ブロック内に対策部品を設けるスペースが必要となる。つまり特許文献１は、電圧降下検出回路と電圧レギュレート回路を内蔵するスペースが必要であり、また特許文献２は、バイパスコンデンサを設置する為のスペースがそれぞれ必要となる。
そのため特許文献１及び２に記載した技術は、ＬＳＩ内に最初から余分なスペースを内蔵させるためにチップサイズを拡大する必要があり、装置の小型化という点で問題があった。
本発明の目的は、上記問題を解決する電源回路設計システム、及び電源回路設計方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電源回路設計システムは、基板上に実装された半導体集積回路およびその他の部品を接続する電源回路の設計情報に基づき、半導体集積回路における電圧変動の特性である電源電圧変動特性を導出する電源電圧変動導出手段と、電源回路において、電源電圧変動特性が許容される条件である電源変動条件と半導体集積回路の回路構造あるいは動作の少なくとも一方の変更指針を備える判定基準データベースと、電源電圧変動特性と電源変動条件とを比較し、電源電圧変動特性が電源変動条件を満たしているかどうか判定する電源電圧変動判定手段と、電源電圧変動特性が電源変動条件を満たさなかった場合、変更指針に従って半導体集積回路の構造及び動作の少なくとも一方の変更を行い、変更した半導体集積回路の設計情報を電源電圧変動導出手段へ出力する回路構造変更手段を備え、変更指針は、半導体集積回路のサイズ変更をともなわないものであることを特徴とする。
【発明の効果】
【０００６】
チップサイズの拡大を行わずに、電圧変動に対して安定した電源回路を設計することができる。
【図面の簡単な説明】
【０００７】
図１は、第１の実施形態のシステム構成を示した図である。
図２は、第１の実施形態のフローチャートを示した図である。
図３は、部品が実装されたＰＣＢの構造の一例である。
図４は、第２の実施形態のシステム構成を示した図である。
図５は、第２、３、４、５、６、７及び８の実施の形態のフローチャートを示した図である。
図６は、ＰＣＢの等価回路モデルの一例である。
図７は、電源電圧変動特性としての電圧変動特性の一例である。
図８は、第３の実施形態のシステム構成を示した図である。
図９は、回路動作割合変更処理のフローチャートを示した図である。
図１０Ａは、変更前のＬＳＩの回路構造を示した図である。
図１０Ｂは、変更後のＬＳＩの回路構造を示した図である。
図１１Ａは、回路動作の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図１１Ｂは、回路動作の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図１１Ｃは、回路動作変更前と回路動作変更後の電源電圧波形を示した図である。
図１２は、第４の実施形態のシステム構成を示した図である。
図１３は、回路動作タイミング変更処理のフローチャートを示した図である。
図１４Ａは、変更前のＬＳＩの回路構造と各ブロックに流れる電流波形を示した図である。
図１４Ｂは、変更後のＬＳＩの回路構造と各ブロックに流れる電流波形を示した図である。
図１５Ａは、回路動作の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図１５Ｂは、回路動作の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図１５Ｃは、回路動作変更前と回路動作変更後の電源電圧波形を示した図である。
図１６は、第５の実施形態のシステム構成を示した図である。
図１７は、電源配線構造変更処理のフローチャートを示した図である。
図１８Ａは、変更前のＬＳＩの回路構造を示した図である。
図１８Ｂは、変更後のＬＳＩの回路構造を示した図である。
図１９Ａは、回路構造の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図１９Ｂは、回路構造の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図１９Ｃは、回路構造変更前と回路構造変更後の電源電圧波形を示した図である。
図２０は、第６の実施形態のシステム構成を示した図である。
図２１は、回路位置変更処理のフローチャートを示した図である。
図２２Ａは、変更前のＬＳＩの回路構造を示した図である。
図２２Ｂは、変更後のＬＳＩの回路構造を示した図である。
図２３Ａは、回路構造の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図２３Ｂは、回路構造の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図２３Ｃは、回路構造変更前と回路構造変更後の電源電圧波形を示した図である。
図２４は、第７の実施形態のシステム構成を示した図である。
図２５は、動作信号変更処理のフローチャートを示した図である。
図２６Ａは、変更前のＬＳＩの回路構造と各ブロックに流れる電流波形を示した図である。
図２６Ｂは、変更後のＬＳＩの回路構造と各ブロックに流れる電流波形を示した図である。
図２７Ａは、回路動作の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図２７Ｂは、回路動作の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を示した図である。
図２７Ｃは、回路動作変更前と回路動作変更後の電源電圧波形を示した図である。
図２８は、第８の実施形態のシステム構成を示した図である。
図２９は、等価回路モデル作成処理のフローチャートを示した図である。
図３０は、等価回路モデル作成処理内の基板等価回路モデル作成処理のフローチャートを示した図である。
図３１は、等価回路モデル作成処理内のＬＳＩ等価回路モデル作成処理のフローチャートを示した図である。
図３２Ａは、基板の断面構造を示した図である。
図３２Ｂは、マイクロストリップ配線の断面構造を示した図である。
図３３Ａは、ソルバ処理によって生成された電源供給回路の単位長さ辺りの等価回路モデルを示す図である。
図３３Ｂは、電源が基板構造である場合の等価回路モデル構造を示した図である。
図３３Ｃは、電源が配線構造である場合の等価回路モデル構造を示した図である。
図３４Ａは、ＬＳＩの等価回路モデル構造を示した図である。
図３４Ｂは、ＬＳＩの等価回路モデル構造を示した図である。
図３５Ａは、ＬＳＩ全体を等価回路モデルで表現した図である。
図３５Ｂは、ＬＳＩ内を分割したモデルが複数結合したモデルで表現した図である。
図３６Ａは、ＬＳＩの動作部分モデルに流れる電源電流の時間波形を示した図である。
図３６Ｂは、電源電流の周波数特性を示す図である。
図３７は、第１０の実施形態のシステム構成を示した図である。
図３８は、第１１の実施形態のシステム構成を示した図である。
図３９は、第１２の実施形態のシステム構成を示した図である。
図４０は、第１３の実施形態のシステム構成を示した図である。
図４１は、第１４の実施形態のシステム構成を示した図である。
【発明を実施するための形態】
【０００８】
〔第１の実施形態〕以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
〔構成の説明〕図１に、第１の実施の形態のシステム構成を示す。本実施形態における電源回路設計システムは、入力装置１と電源電圧変動導出手段２と、電源変動条件判定手段３と、判定基準データベース４と、回路構造／動作変更手段５と、出力装置６とを備えている。
入力装置１は、ＬＳＩを実装したＰＣＢを構成する回路の設計情報とデータベースを備えた入力情報を電源電圧変動導出手段２に入力する機能を有する。
電源電圧変動導出手段２は、ＰＣＢ上の電源上において生じる電圧変動の特性である電源電圧変動特性を導出する機能を有する。
電源変動条件判定手段３は、ＬＳＩに実装されたＰＣＢの電源回路が安定に設計されているかを自動的に判定する。具体的には電源変動条件判定手段３は、電源電圧変動導出手段２において導出された電源電圧変動特性と、判定基準データベース４に備えられている電源変動条件とを比較し、電源電圧変動特性が電源変動条件を満たしているかどうかを判定する機能を有する。
電源電圧変動特性として挙げられるものは、電源−ＧＮＤ間の電圧変動の時間波形特性があるが、これに限定されない。例えば、電源電圧変動特性として、電圧変動の周波数特性等などでも評価を行ってもよく、電源電圧変動導出手段２はそれらのうちどれか一つの特性を求める。
判定基準データベース４は、電源電圧変動特性における限界値を示す電源変動条件を備えており、あらかじめ複数の電源電圧変動特性の電源変動条件を備えていてもよい。
電源変動条件判定手段３が電源電圧変動特性と電源変動条件との比較を行い、条件を満たさないと判定した場合、回路構造／動作変更手段５は、電源変動条件を満たす為に、ＬＳＩの構造および動作の少なくとも一方を変更する操作を行う。
回路構造／動作変更手段５が行うＬＳＩの回路構造および動作の変更仕様は、判定基準データベース４内に電源変動条件とセットで設けられ、電源電圧特性が電源変動条件を満たさない場合、指針に基づいて変更が行われても良い。以下、「回路構造／動作の変更」を略して『変更』と述べることもある。なお回路構造／動作変更手段５は、変更処理として、具体的なＬＳＩの変更を行うものであるが、この変更は、ＬＳＩのサイズ変更を伴わないものである。
電源電圧変動導出手段２は、構造あるいは動作が変更されたＬＳＩが実装されたＰＣＢの電源電圧変動特性の導出を行う。そして再度、電源変動条件判定手段３は、構造あるいは動作が変更されたＬＳＩが実装されたＰＣＢの電源回路が安定に設計されているかを自動的に判定する、という操作を繰り返す。
電源変動条件判定手段３は、ＰＣＢの電源回路が電源変動条件を満たすと判定された場合、電源変動条件判定手段３における結果を出力装置６に出力する機能を有する。
〔動作の説明〕図２は本発明の本実施形態の処理を示したフローチャートである。この処理について、以下詳細に説明を行う。
Ｓ１において、入力装置１は、回路設計情報の入力処理を行う。ここで入力される情報は、図３に示されるようにＬＳＩ６１、直流電源６２、チップコンデンサ６３などの受動部品が実装された電源回路を構成しているＰＣＢの場合、そのレイアウトや実装されるＬＳＩその他の部品等、電源回路における電圧変動特性を導出するのに必要な情報である。次にＳ２に処理を進める。
Ｓ２おいて、電源電圧変動導出手段２は、入力装置１から入力された回路設計情報に基づき、電源電圧変動特性の導出処理を行う。上記処理により、ＰＣＢにおける電源電圧変動特性が導出される。次にＳ３に処理を進める。
Ｓ３において、電源変動条件判定手段３は、導出された電源電圧変動特性と判定基準データベースに設けられている電源変動条件との比較処理を行う。次にＳ４に処理を進める。
Ｓ４において、電源変動条件判定手段３は、電源電圧変動特性と判定基準データベース４内に備えられた電源変動条件との比較処理を行い、ＰＣＢの電源回路が安定に設計されているかどうかを判定する。判定基準を満たさないと判定された場合、Ｓ５に処理を進める。
Ｓ５において、回路構造／動作変更手段５は、予め判定基準データベース４に用意されている変更指針を自動的に抽出し、その指針に従い自動的に変更処理としてＬＳＩ及びそれを実装したＰＣＢの回路構造及び動作の変更を行う。変更されたＬＳＩ及びそれを実装したＰＣＢのデータは自動的に入力され、Ｓ２に処理を進め、再度変更されたＬＳＩの情報を用いて改めて電源電圧変動特性を導出するという操作を繰り返す。
なお、回路構造／動作変更手段５は、ＬＳＩのサイズ変更を伴わずにＬＳＩの変更処理を行い、ＬＳＩの変更処理に合わせたＰＣＢの変更処理も同時に行う。
Ｓ４において、電源変動条件判定手段３が導出した電源電圧変動特性と、電源変動条件との比較を行い、判定基準を満たすと判定した場合、Ｓ６に処理を進める。
Ｓ６において、一連の処理を行った結果を出力装置６に出力する。
〔効果の説明〕次に本実施形態における効果について説明を行う。上記構成により、本実施形態は電源変動条件、及びＬＳＩの構造／動作変更指針を用意することにより、ＰＣＢの電源回路が電圧変動に対し安定に設計されているかの判断が容易にできるようになる。また、ＬＳＩを実装したＰＣＢの電源回路の設計を、電圧変動に対し安定になるように容易に行うことができる。
またＳ５におけるＬＳＩの回路構造／動作の変更処理は、ＬＳＩのサイズ変更を伴わない回路構造／動作の変更であるため、ＬＳＩの構造／動作変更の際に余計なスペースを必要としない。そのため、高密度に実装したＬＳＩのチップサイズや実装面積の拡大を行わずに、ＬＳＩを実装したＰＣＢの電源回路を電圧変動に対し安定に設計することができる。
〔第２実施形態〕次に、第２の実施形態について図面を参照して詳細に説明する。
〔構成の説明〕図４に示すように、本実施形態の電源回路設計システムは、電源電圧変動導出手段２として、電源電圧変動解析手段７を備えている。
本実施形態における電源電圧変動手段７は、第１の実施形態における電源電圧変動導出手段２に対応している。
図４に示すように、電源電圧変動解析手段７は、入力装置１から入力される回路の設計情報からＰＣＢの電源回路の等価回路モデルを生成する等価回路モデル生成手段８と、生成された等価回路モデルを用いて、電源電圧変動特性を導出する演算手段９とを備える。なお、等価回路モデル生成手段８は、基板等価回路モデル作成手段とＬＳＩ等価回路モデル作成手段とを備えている。
基板等価回路モデル作成手段は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースに基づいてプリント基板の等価回路モデル（以下、「基板等価回路モデル」とも記述）を作成する。
この基板等価回路モデル作成手段は、基板の断面構造や材質、レイアウト等の情報を入力することによって、基板のベタ層や配線等の等価回路モデルを作成することが可能である、フィールドソルバを備えていても良い。
一方、ＬＳＩ等価回路モデル作成手段は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベースから図３４ＡまたはＢに記述されるようなＬＳＩの等価回路モデルを作成する。
演算手段９は、ＳＰＩＣＥに代表されるような回路解析エンジンや、電磁界解析エンジン等が備えられているとしてよく、必要な電源電圧変動特性の解析が実行される。
〔動作の説明〕次に、本実施形態における動作の説明を行う。図５は本実施形態における処理を示したフローチャートである。
本実施形態におけるフローチャートは、第１の実施形態におけるフローチャートのＳ２の電源電圧変動特性導出処理の変わりに、等価回路モデル生成処理を行うＳ７と、回路解析処理を行うＳ８とを設けた構成である。以下、本実施形態における動作について詳細に説明を行う。
Ｓ１において、入力装置１は、回路設計情報の入力処理を行う。ここで入力される情報は、図３に示されるようなＬＳＩやその他部品が実装された電源回路を構成しているＰＣＢの場合、そのレイアウトや実装されるＬＳＩその他の部品等、電源回路における電圧変動特性を導出するのに必要な情報である。次にＳ７に処理を進める。
Ｓ７において、等価回路モデル生成手段８は、等価回路モデル生成処理として、入力装置１から入力された回路設計情報に基づき、ＬＳＩが実装されたＰＣＢの電源系全体を示す等価回路モデル（以下、「電源系等価回路モデル」）を作成する。次に、Ｓ８に処理を進める。
Ｓ８において、演算手段９は、回路解析処理として、図６に例示されたようなＰＣＢの電源系等価回路モデルを用いて回路の特性解析を行う。そして演算手段９は、図７に示すような電源電圧変動特性を導出する。次に、Ｓ３に処理を進める。
Ｓ３において、電源変動条件判定手段３は、導出した電圧変動特性が、判定基準データベース４より読み込まれる電源変動条件を満たしているか自動判定を行う。
ここで電源変動条件判定手段３は、図７に示すように以下の２つの条件を満たしているか判定する。１つ目は、電源変動条件の直流電圧ＶＣＣより降下する値がΔＶＤＬ以内という条件である。２つ目は、ＬＳＩのスイッチング動作が生じる時間（ｅｘ．ｔ＝０）から電圧変動が収まるまでの戻り時間（例えばスイッチング動作が生じてから電圧変動の幅が１％以内になるまでの時間）がΔｔＲＬ以内という条件である。
Ｓ３において、電源変動条件判定手段３は、例えば図７に示すＬＳＩのある観測点（例えば図６における７６）における電源電圧波形Ａの特性４１を解析する。電源電圧波形Ａの戻り時間ΔｔＣＡはΔｔＲＬより短く、ｔＣＡ＜ΔｔＲＬという条件は満たしている。しかし、電圧降下値ΔＶＤＡはΔＶＤＬより大きく、ΔＶＤＡ＜ΔＶＤＬという条件を満たしていない。そのため、電源電圧波形Ａは判定基準を満たしていないと解析され、ＬＳＩは安定動作しないと判定される。
一方、図７に示すＬＳＩの別の観測点における電源電圧波形Ｂの特性４２を解析する。電源伝圧波形Ｂの電圧降下値ΔＶＤＢはΔＶＤＬより小さく、ΔＶＤＢ＜ΔＶＤＬという条件は満たしている。しかし、戻り時間ｔＣＢはΔｔＲＬより長く、ｔＣＢ＜ΔｔＲＬという条件を満たしていない。この場合でもＬＳＩは安定動作をしないと判定される。
なお、ここでの電源変動条件として電圧降下値と戻り時間の両者で検討することにしたが、電圧降下値だけが条件になっている場合等も考えられる。その場合、ＬＳＩのある観測点における電源電圧波形Ｂの特性４２においては、電圧降下値ΔＶＤＢはΔＶＤＢ＜ΔＶＤＬという条件は満たしているので、ＬＳＩは安定動作をすると判断されることになる。
また、図６は、図３で例示されたようなＰＣＢの電源回路モデルにおいて、電源電圧特性として図示された点（この場合はＬＳＩの電源分配回路とパッケージの接続点であり、図３の６６、図６の７６）での電圧変動をモニターしている。しかし、別のモニター点（例えば電源プレーンの端における電源−グランド間の電圧）での電圧値において、電源変動条件が設定されていても良い。
こうして、電源変動条件判定手段３は、図３で例示されたようなＰＣＢの電源系等価回路モデルを回路解析処理（Ｓ８）行うことで、電源電圧変動特性比較処理（Ｓ３）を実行する。次に、Ｓ４に処理を進める。
Ｓ４において、電源変動条件判定手段３は、判定基準を満たすかどうかの判定処理を行う。電源変動条件判定手段３は、判定処理において電源電圧変動特性が判定基準を満たさない場合、Ｓ９に処理を進める。
Ｓ９において、回路構造／動作変更手段５は、具体的なＬＳＩの変更を行う。なお、このＬＳＩの変更は、ＬＳＩのサイズ変更を伴わないものである。
具体的なＬＳＩの変更処理は、例えばＬＳＩ内の回路ブロックの動作割合を変更する回路動作割合変更処理や、ＬＳＩ内の複数の回路ブロックの動作タイミングを変更する回路動作タイミング処理、ＬＳＩ内の電源配線とパッケージの構造を変更する電源配線構造変更処理などがある。上記の処理については、第３の実施形態以降で詳細に説明を行う。しかし、ＬＳＩの変更処理は、これに限定されず、その他の具体的な回路構造どの変更処理が行われてもよい。（第６，７の実施形態に記載）
またＳ９における上記の変更手法選択処理によっては、選択される具体的な回路構造および動作の変更処理のバリエーションが増える。しかしフローチャートは、図５に限定されるものではない。
また、Ｓ９における回路構造／動作変更処理は、基本的には判定基準データベース４内に用意された回路構造や動作変更指針によって自動的に行われ、その処理の結果に従い回路構造および動作の変更処理が行われる。
変更された回路構造は、再び等価回路モデル生成処理（Ｓ７）に入力され、再度、回路解析処理（Ｓ８）、電源電圧変動特性比較処理（Ｓ３）、及び判定処理（Ｓ４）の一連の処理が実行される。
上記に記載の一連の処理は、Ｓ４の判定処理において、電源電圧変動特性が判定基準を満たすまで繰り返される。判定基準を満たさず、Ｓ９において回路構造／動作変更処理を１度でも行った場合にＳ４において判定基準を満たすまで様々な変更処理を順序だてて行い、変更指針を判定基準データベースにおいて準備する。その結果、Ｓ４の判定処理において判定基準を満たすまで、自動的に変更処理（Ｓ９）が行われ、安定な電源を持つＰＣＢの構造を得ることができる。
上記の本実施形態における一連の処理を行い、Ｓ４における判定処理により電源電圧変動特性が判定基準を満たすと判定されたとき、判定結果が出力装置６に出力する。また同時に、ＣＡＤデータ（Ｓ１０１）や、ＬＳＩ設計情報（Ｓ１０２）に出力してもよい。
〔効果の説明〕次に本実施形態における効果について説明を行う。上記構成により、本実施形態は電源変動条件、及びＬＳＩの構造変更指針を用意することにより、ＰＣＢの電源回路が電圧変動に対し安定に設計されているかの判断が容易にできるようになる。また、ＬＳＩを実装したＰＣＢの電源回路の設計を、電圧変動に対し安定して容易に行うことができる。
さらに、ＬＳＩ及びＰＣＢの特性を再現した等価回路モデルを用いて解析を行うことにより、電源回路が電圧変動に対し安定に設計されているかどうかを、現実的な時間で容易に判定することが可能となる。また、電源電圧変動特性を絶対量で導出することが可能であり、定量的な評価及び対策を行うことが可能になる。
またＳ９におけるＬＳＩの変更処理は、ＬＳＩ内の回路ブロックの動作状態の変更や電源構造の変更等であり、変更の際にＬＳＩ内に余計なスペースを必要としない。そのため、高密度実装のＬＳＩでもチップサイズや実装面積の拡大を生じさせずに、ＬＳＩが実装されたＰＣＢの電源回路を電圧変動に対し安定に設計することが可能になる。
〔第３の実施形態〕次に第３の実施形態について説明を行う。
〔構成の説明〕図８に示すように、本実施形態が第２の実施形態と異なる点は、回路構造／動作変更手段５として回路動作割合変更手段５１を備えている点である。それ以外の構造、接続関係は、第２の実施形態と同様である。
回路動作割合変更手段５１は、判定基準データベース４内に用意された変更指針に基づき、ＬＳＩ内部の回路ブロックの動作割合を変更する機能を有する。
〔動作の説明〕次に、本実施形態における動作について説明を行う。
図９は、Ｓ９における回路構造／動作変更処理（図５に記載）の具体的なＬＳＩの変更処理の一例を示す回路動作割合変更処理（Ｓ１０）のフローチャートである。
Ｓ４において、電源変動条件判定手段３が、電源電圧変動特性と判定基準データベース４内に備えられた電源変動条件と比較処理を行い、判定基準を満たさないと判定された場合、Ｓ２７に処理を進める。
Ｓ２７において、回路動作割合変更手段５１は、ＬＳＩ動作割合変更処理として、判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の回路ブロックの動作割合を変更する。次に、Ｓ２８に処理を進める。
Ｓ２８において、回路動作割合変更手段５１は、ＬＳＩ回路動作変更処理としてＬＳＩ内の動作割合を、動作する回路ブロックと動作しない回路ブロックの変更、及びそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、回路動作の変更を行う。
図１０は、ＬＳＩ内の回路ブロックの動作割合を変更する場合の、具体的な処理の一例である。ＬＳＩ８１内には、電源端子８３とグランド端子８４に接続されている回路ブロック８２が複数存在している。ここで、回路構造の変更前である図１０Ａでは、回路ブロックのうち４割が動作（Ａｃｔｉｖｅ）しており、残りの６割が非動作（Ｓｔａｔｉｃ）の状態である。
上記の『動作』とは、スイッチング動作（ＯＮ−ＯＦＦを一定周期で繰り返す）のことである。『動作する回路ブロック』とは、常にスイッチング動作を（回路のクロックに合わせて）行う回路ブロックのことを示す。また『非動作の回路ブロック』は、クロックよりも長い周期でスイッチング動作、またはランダムに動作する回路ブロックのことを示す。
なおＬＳＩ内には、電源−ＧＮＤ間に接続されているが、信号が入力されないなどの理由により、スイッチング動作を行わない回路ブロックも存在している。そこで『非動作の回路ブロック』は、上記のスイッチング動作を行わない回路ブロックも含んでいる。
Ｓ４において判定基準を満たさないと判断されると、回路構造／動作変更手段５は、判定基準データベース４内に用意された変更指針に従い、図１０Ｂに示すように回路ブロックの動作割合を４割→２割へと変更させる。
なお、ここでは回路ブロックの動作割合を変更する例として４割から２割に変更した例を示したがこれに限定されず、動作の割合を減少できるものであればよい。なお、ＬＳＩ内部は、要求される動作と比較して、余分な動作を行っている回路ブロックが存在していることがある。本実施形態では、上記の場合などには、ＬＳＩの動作への影響を抑えるために、主に余分な動作を行っている回路ブロックの動作割合を変更する。
〔効果の説明〕次に、本実施形態における効果について説明を行う。図１１は、ＬＳＩの等価回路モデル及び電源電圧変動波形を示す。回路動作の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を図１１Ａに示す。一方、回路動作の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を図１１Ｂに示す。
上記の回路構造変更により、電源電流波形ＩはＩ’となり、それぞれのピーク値がＩＰ＞ＩＰ’となり、ＬＳＩの電源端子に流れる電流は小さくなる。また、ＬＳＩ内部の等価容量ＣはＣ’となり、Ｃ＜Ｃ’となるため、ＬＳＩの電源回路のインピーダンスは小さくなる。
ここに、ＬＳＩ内部の等価容量がＣからＣ′に変更した理由を説明する。回路ブロックは基本的に電源−グランド間に接続されており、回路ブロックを構成するトランジスタは容量成分を備えている。ここで非動作の回路ブロックは、回路ブロックが殆ど動作しない（ＯＮ−ＯＦＦの状態が変わらない）ため、時間が経っても変動しない、ほぼ安定した容量（キャパシタ）とみなすことが出来る。従って、非動作の回路ブロックの割合が増えれば、電源−グランド間の容量の割合が増加するとみなすことができる。
このＬＳＩの回路動作変更により、図１１Ｃに示したように回路動作変更前の電源電圧波形９１は回路動作変更後の電源電圧波形９２に変更され、ΔＶＤ１がΔＶＤ２に減少する。その結果、ΔＶＤ１＞ΔＶＤ２となり、判定基準を満たす方向へと特性を変更する。尚、Ｃ＜Ｃ’の関係が成り立つため、電圧変動の戻り時間であるΔｔＣ２がΔｔＣ１より大きくなる可能性があるので、戻り時間が判定基準を超えないように注意する必要がある。
ただし、回路ブロックの動作割合が小さくなれば電源電圧変動は小さくなるものの、ＬＳＩには基本的な動作を行うための、回路ブロックの最低限の動作数が必要である。それよりも動作割合を小さくした場合、ＬＳＩが動作しなくなる可能性がある。
そこで判定基準データベース４内に用意された変更指針として、変更が可能な制限を持った変更指針（この例においては、”動作割合が２割以上であるように動作割合を小さくする”といったもの）を用意しておき、その変更指針に従いＬＳＩ内の回路ブロックの割合を変更するような処理にすれば、ＬＳＩが動作しない危険性を除去した上で、回路動作割合変更処理（Ｓ１０）を行うことができる。
また本実施形態におけるＬＳＩの回路構造の変更処理は、ＬＳＩ内の回路ブロックの動作割合の変更であり、変更の際にＬＳＩ内に余計なスペースを必要としない。そのため、高密度実装のＬＳＩでもチップサイズや実装面積の拡大を生じさせずに、ＬＳＩの実装されたＰＣＢの電源回路を電圧変動に対し安定に設計することが可能になる。
〔第４の実施形態〕次に、第４の実施形態について説明を行う。
〔構成の説明〕図１２に示すように、本実施形態が第２の実施形態と異なる点は、回路構造／動作変更手段５として、回路動作タイミング変更手段５２を備えている点である。それ以外の構造、接続関係は、第１の実施形態と同様である。
回路動作タイミング変更手段５２は、判定基準データベース４内に用意された変更指針に基づき、ＬＳＩ内部の回路ブロックの動作タイミングを変更する機能を有する。
〔動作の説明〕次に、本実施形態における動作について説明を行う。
図１３は、Ｓ９における回路構造／動作変更処理（図５に記載）の具体的なＬＳＩの回路動作の変更処理の一例を示す回路動作タイミング変更処理（Ｓ１１）のフローチャートである。
Ｓ４において、電源変動条件判定手段３は、電源電圧変動特性と、判定基準データベース４内に備えられた電源変動条件との比較処理を行い、判定基準を満たしていないと判定された場合、Ｓ２９に処理を進める。
Ｓ２９において、回路動作タイミング変更手段５２は、判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の回路ブロックの動作タイミングを変更するＬＳＩ動作タイミング変更処理を行う。次に、Ｓ３０に処理を進める。
Ｓ３０において、回路動作タイミング変更手段５２は、ＬＳＩ回路動作の変更処理として、ＬＳＩ内の動作タイミングを変更する。つまり、ＬＳＩ内の個々の回路ブロックと動作タイミングの変更、及びそれらに関連する電源分配回路やパッケージの情報などを、自動的に選択し、変更を行う。
図１４は、ＬＳＩ内の回路ブロックの動作タイミングを変更する場合の、具体的な変更処理の一例である。回路ブロック８２は、ＬＳＩ８１の内部に設けられており、電源端子８３とグランド端子８４と接続している。
図１４Ａは変更前であり、回路ブロックのうち４割が動作（Ａｃｔｉｖｅ）しており、残りの６割が非動作（Ｓｔａｔｉｃ）の状態である。動作している第１回路ブロック８５と第２回路ブロック８６の電源電流を、それぞれＩ１、Ｉ２とすると、Ｉ１とＩ２は同タイミングで動作している。
Ｓ４において、判定基準を満たさないと判断された場合、Ｓ２９において判定基準データベース４内に用意された変更指針に従い、図１４Ｂに記載のように動作している第１回路ブロック８５と第２回路ブロック８６との動作タイミングを変更させて、Ｉ１とＩ２の流れるタイミングをずらす。
〔効果の説明〕次に、本実施形態における効果の説明を行う。図１５にはＬＳＩの等価回路モデル及び電源電圧変動波形を示す。回路動作の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を図１５Ａに示す。一方、回路動作の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を図１５Ｂに示す。
このとき、図１５Ｂにおける電源電流波形Ｉ’’は、それぞれの回路ブロックの電流波形Ｉ１とＩ２とを合計したものとなる。回路動作変更前の電源電流波形Ｉと、回路動作変更後の電流波形Ｉ’’とは流れる電流量（電荷量）は変わらない。しかし電源電流波形Ｉ’’は、Ｉ１とＩ２はタイミングがずれていることにより、電源電流波形Ｉ’’のピーク値ＩＰ’’はＩＰより小さくなる（ＩＰ＞ＩＰ’’）。その結果、ＬＳＩの電源端子に流れる電流のピーク値も小さくなり、電流の高周波成分も抑制されることになる。
また、図１５ＢにおけるＬＳＩ内部の等価容量Ｃ’’は、それぞれの回路ブロックの内部の等価容量Ｃ１とＣ２の合計となり、Ｃ＝Ｃ’’である。（Ｃ＝Ｃ１＋Ｃ２）
このＬＳＩの回路動作変更により、図１５Ｃに示したように回路動作変更前の電源電圧波形９１は回路動作変更後の電源電圧波形９３に変更され、ΔＶＤ１がΔＶＤ３に減少する。その結果、ΔＶＤ１＞ΔＶＤ３となり、判定基準を満たす方向へと特性を変更する。尚、Ｃ＝Ｃ’’の関係が成り立ち、基本的に電源回路のインピーダンスの変更は無いが、電流波形のピーク値が小さくなり高周波成分も抑制されるので、電圧変動の戻り時間は一般的にΔｔＣ１＞ΔｔＣ３になる。
ただし、回路ブロックの動作タイミングのずれが大きくなれば、電源電流波形のピーク値も小さくなり電源電圧変動は小さくなるが、ＬＳＩ内の回路ブロック毎のタイミングのずれ（遅延）にはＬＳＩが正常動作する為の許容値が存在するため、ずれ（遅延）はＬＳＩの誤動作を引き起こさない許容値の範囲に設定する必要がある。
そこで判定基準データベース４は、変更が可能な制限を持った変更指針を備えている。つまり変更指針は、回路ブロックの動作タイミングのずれがＬＳＩの正常動作することが確認されている許容値以下（例えば‘‘動作（Ａｃｔｉｖｅ）している回路ブロック同士のタイミングのずれの最大値は動作信号の周期の１／１０以下’’等）であり、かつ回路ブロックの動作タイミングをできるだけ大きくすることができる変更指針である。その変更指針（この例においては‘‘動作（Ａｃｔｉｖｅ）している回路ブロック同士のタイミングのずれを動作信号の周期の１／１０以下になるようにずらす’’）に従いＬＳＩ内の回路ブロックの動作タイミングを変更するような処理にすれば、ＬＳＩが誤動作する危険性を除去した上で、回路動作タイミング変更処理（Ｓ１１）を行うことができる。
また本実施形態におけるＬＳＩの変更処理は、ＬＳＩ内の回路ブロックの動作状態の変更であり、変更の際にＬＳＩ内に余計なスペースを必要としない。そのため、高密度実装のＬＳＩでもチップサイズや実装面積の拡大を生じさせずに、ＬＳＩが実装されたＰＣＢの電源回路を電圧変動に対し安定に設計することが可能になる。
〔第５の実施形態〕次に、第５の実施形態について説明を行う。
〔構成の説明〕図１６に示すように、本実施形態が第２の実施形態と異なる点は、回路構造／動作変更手段５として、電源配線構造変更手段５３を備えている点である。それ以外の構造、接続関係は、第１の実施形態と同様である。
電源配線構造変更手段５３は、判定基準データベース４内に用意された変更指針に基づき、ＬＳＩ内部の電源配線構造を変更する機能を有する。
〔動作の説明〕次に、本実施形態における動作について説明を行う。
図１７は、Ｓ９における回路構造変更処理（図５に記載）の具体的なＬＳＩの回路構造の変更処理の一例を示す電源配線構造変更処理（Ｓ１２）のフローチャートである。
Ｓ４において、電源変動条件判定手段３は、電源電圧変動特性と、判定基準データベース４内に備えられた電源変動条件とを比較処理を行い、判定基準を満たさないと判定された場合、Ｓ３１に処理を進める。
Ｓ３１において、電源配線構造変更手段５３は、電源配線構造変更処理として、判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の電源配線構造を変更する。次に、Ｓ３２に処理を進める。
Ｓ３２において、電源配線構造変更手段５３は、ＬＳＩ回路構造変更処理として、ＬＳＩ内部の電源配線を変更する。つまり、ＬＳＩ内の回路ブロックとそれらに関連する電源分配回路の構造の変更、及びそれらに関連するＬＳＩ内全体の電源分配回路やパッケージの情報などを自動的に選択し、回路構造の変更を行う。そして変更されたＬＳＩ内部及びパッケージの電源系の回路構造の入力情報を導出する。次に、Ｓ３３に処理を進める。
Ｓ３３において、電源配線構造変更手段５３は、基板構造変更処理として、ＬＳＩの電源回路構造の変更に対応して基板の構造を変更し、その構造情報を導出する。
図１８は、ＬＳＩ内の電源配線構造を変更する場合の、具体的な回路構造の変更処理の一例である。ＬＳＩ８１内には、電源端子８３とグランド端子８４とに接続されている回路ブロック８２が存在している。図１８Ａでは、電源端子８３とグランド端子８４とが一端子ずつの構造になっている。
Ｓ４において、電源変動条件判定手段３が判定基準を満たさないと判断した場合、電源配線構造変更手段５３は、判定基準データベース４内に用意された変更指針に従い、図１８Ｂに示すように、電源端子８３とグランド端子８４の配線をそれぞれ２端子ずつとする。
ＬＳＩと基板とを接続するパッケージ部分は、ＬＳＩの種類により基本的に端子の数は決められている。また、端子は、電源、グランド、信号の３種類に振り分けられている。図１８に示す、本実施形態では、ＬＳＩの全体における端子の数を増加させるのではなく、全端子における電源とグランドの端子の割合を増やす。そのため、電源・グランドの端子を増やしても、ＬＳＩのサイズは大きくなることはない。
〔効果の説明〕次に、本実施形態における効果の説明を行う。図１９にはＬＳＩの等価回路モデル及び電源電圧変動波形を示す。回路構造の変更前のＬＳＩの等価回路モデルと電源電圧変動波形を図１９Ａに示す。一方、回路構造の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を図１９Ｂに示す。ＬＳＩ内の電源分配回路とパッケージを含めた電源配線のインピーダンスＺは減少しＺ’となる。（Ｚ＞Ｚ’）その結果、電源回路のインピーダンスは小さくなる。
このＬＳＩの回路構造変更により、図１９Ｃに示したように回路構造変更前の電源電圧波形９１は回路構造変更後の電源電圧波形９４に変更され、ΔＶＤ１は、減少しΔＶＤ４となる。（ΔＶＤ１＞ΔＶＤ４）その結果、判定基準を満たす方向へと特性を変更することが出来る。尚、Ｚ＞Ｚ’の関係は、電源分配回路やインダクタンス成分が小さくなったためであり、電圧変動の戻り時間は一般的にΔｔＣ１＞ΔｔＣ４になる。
ただし、電源端子を増やして電源分配回路のインピーダンスを小さくすれば電源電圧変動は小さくなるが、ＬＳＩの端子数には限界がある。必要な信号端子数などから全端子の内、電源及びグランドに使用できる端子数は制限されており、その制限数を超えてＬＳＩ内の電源及びグランドの端子数を大きくすることは出来ない。
そこで判定基準データベース４内に用意された変更指針として、変更が可能な制限を持った変更指針（この例においては、”電源端子及びグランド端子数の合計が４端子以下になるように、電源及びグランドの端子数を大きくする”といったもの）を用意する。その変更指針に従い、電源配線構造変更手段５３は、ＬＳＩの電源及びグランド端子を変更するような処理にすれば、ＬＳＩの端子の制限を考慮した上で、電源配線構造変更処理（Ｓ１２）を行うことができる。
また本実施形態におけるＬＳＩの回路構造の変更処理は、ＬＳＩ内の回路ブロックに接続する端子の変更であり、変更の際にＬＳＩ内に余計なスペースを必要としない。そのため、高密度実装のＬＳＩでもチップサイズや実装面積の拡大を生じさせずに、ＬＳＩの実装されたＰＣＢの電源を電圧変動に対し安定に設計することが可能になる。
〔第６の実施形態〕次に、第６の実施形態について説明を行う。
〔構成の説明〕図２０に示すように、本実施形態が第２の実施形態と異なる点は、回路構造／動作変更手段５として、回路位置変更手段５４を備えている点である。それ以外の構造、接続関係は、第２の実施形態と同様である。
回路位置変更手段５４は、判定基準データベース４内に用意された変更指針に基づき、ＬＳＩ内部の回路位置を変更する機能を有する。
〔動作の説明〕次に、本実施形態における動作について説明を行う。
図２１は、Ｓ９における回路構造変更処理（図５に記載）の具体的なＬＳＩの変更処理の一例を示す回路位置変更処理（Ｓ１３）のフローチャートである。
Ｓ４において、電源変動条件判定手段３が電源電圧変動特性と、判定基準データベース４内に備えられた電源変動条件とを比較処理を行い、判定基準を満たさないと判定された場合、Ｓ４３に処理を進める。
Ｓ４３において、回路位置変更手段５４は、ＬＳＩ回路位置変更処理として、判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の回路ブロックの位置を変更する。次に、Ｓ４４に処理を進める。
Ｓ４４において、回路位置変更手段５４は、ＬＳＩ回路構造変更処理として、ＬＳＩ内部の回路位置を変更する。つまり、ＬＳＩ内の回路ブロックの配置の変更、及びそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、回路構造の変更を行う。そして変更されたＬＳＩ内部及びパッケージの電源系の回路構造の入力情報を導出する。次に、Ｓ４５に処理を進める。
Ｓ４５において、回路位置変更手段５４は、変更処理として、ＬＳＩの電源回路構造の変更に対応した基板構造の変更を行い、その構造情報を導出する。
図２２は、ＬＳＩ内の回路ブロックの位置を変更する場合の、具体的な回路構造の変更処理の一例である。ＬＳＩ８１内には、電源端子８３とグランド端子８４に接続されている回路ブロック８２が存在している状態である。
ここで図２２Ａに示した場合では、電源端子８３及びグランド端子８４に近い回路ブロック８８が非動作（Ｓｔａｔｉｃ）の状態であり、電源端子８３及びグランド端子８４に遠い回路ブロック８７が動作（Ａｃｔｉｖｅ）している状態である。この場合、Ａｃｔｉｖｅな回路ブロックが電源端子８３及びグランド端子８４から遠いと、電源分配回路のインピーダンスは大きくなる傾向にある。
そこで、本実施形態では、Ｓ４の判定処理において判定基準を満たさないと判断された場合、判定基準データベース４内に用意された変更指針に従い、回路位置の変更を行う。上記の回路位置の変更は、図２２Ｂに示すように、電源端子８３とグランド端子８４に近い回路ブロック８８を動作（Ａｃｔｉｖｅ）している状態に、電源端子８３及びグランド端子８４に遠い回路ブロック８７を非動作（Ｓｔａｔｉｃ）の状態にする変更である。
〔効果の説明〕次に、本実施形態における効果について説明を行う。図２３にはＬＳＩの等価回路モデル及び電源電圧変動波形を示す。変更前のＬＳＩの等価回路モデルと電源電圧変動波形を図２３Ａに示す。一方、回路構造の変更後のＬＳＩの等価回路モデルと電源電圧変動波形を図２３Ｂに示す。
図２３Ｂに示すように、動作（Ａｃｔｉｖｅ）させる回路ブロックを、電源端子８３及びグランド端子８４に近い位置に変更すると、ＬＳＩ内の電源分配回路とパッケージを含めた電源配線のインピーダンスＺは減少しＺ’’となる。（Ｚ＞Ｚ’’）その結果、電源回路のインピーダンスは小さくなる。
このＬＳＩの動作変更により、図２３Ｃに示したように変更前の電源電圧波形９１は回路構造変更後の電源電圧波形９５に変更する。そしてΔＶＤ１は減少しΔＶＤ５となり（ΔＶＤ１＞ΔＶＤ５）、判定基準を満たす方向へと特性を変更することが出来る。尚、Ｚ＞Ｚ’の関係は、電源分配回路のインダクタンス成分が小さくなったためであり、電圧変動の戻り時間は一般的にΔｔＣ１＞ΔｔＣ５になる。
しかし、Ａｃｔｉｖｅな回路ブロックの位置を電源端子及びグランド端子に近づけることによって電源分配回路のインピーダンスを小さくすれば電源電圧変動は小さくなるが、信号配線が長くなる等の電源系以外での問題が生じる可能性がある。上記の問題を生じるような制限（例えば”信号配線長を０．５ｍｍ以上長くしない”等）を超えて、ＬＳＩ内の回路ブロックの位置を変更することは出来ない。
そこで、判定基準データベース４内に用意された変更指針として、変更が可能な制限を持った変更指針（この例においては、信号配線長を０．５ｍｍ以上長くしないように、動作させる回路ブロックの位置を変更する”といったもの）を用意する。その変更指針に基づく、変更処理を行えば、電源系以外（例えば”信号配線長”）での制限を考慮した上で、回路位置変更処理（Ｓ１３）を行うことができる。
また本実施形態におけるＬＳＩの変更処理は、ＬＳＩ内の回路ブロックの位置の変更であり、変更の際にＬＳＩ内に余計なスペースを必要としない。そのため、高密度実装のＬＳＩでもチップサイズや実装面積の拡大を生じさせずに、ＬＳＩの実装されたＰＣＢの電源を電圧変動に対し安定に設計することが可能になる。
〔第７の実施形態〕次に、第７の実施形態について説明を行う。
〔構成の説明〕図２４に示すように、本実施形態が第２の実施形態と異なる点は、回路構造／動作変更手段５として、動作信号変更手段５５を備えている点である。それ以外の構造、接続関係は、第２の実施形態と同様である。
動作信号変更手段５５は、判定基準データベース４内に用意された変更指針に基づき、ＬＳＩ内部の動作信号を変更する機能を有する。
〔動作の説明〕次に、本実施形態における動作について説明を行う。
図２５は、Ｓ９における回路動作変更処理（図５に記載）の具体的なＬＳＩの変更処理の一例を示す動作信号変更処理（Ｓ１４）のフローチャートである。
Ｓ４において、電源変動条件判定手段３が電源電圧変動特性と、判定基準データベース４内に備えられた電源変動条件との比較処理を行い、判定基準を満たさないと判定された場合、Ｓ４６に処理を進める。
Ｓ４６において、動作信号変更手段５５は、ＬＳＩ動作信号変更処理として、判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内の動作する回路ブロックの動作信号波形を変更する。次に、Ｓ４７に処理を進める。
Ｓ４７において、動作信号変更手段５５は、ＬＳＩ回路動作の変更処理として、ＬＳＩ内の動作信号が変更する。つまり、ＬＳＩ内の回路ブロックの動作信号波形の変更、及びＬＳＩ内の回路ブロックとそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、変更を行う。
図２６は、ＬＳＩ内の回路ブロックの動作信号を変更する場合の、具体的な回路動作の変更処理の一例である。ＬＳＩ８１内には、電源端子８３とグランド端子８４に接続されている回路ブロック８２が存在している。回路構造の変更前の図２６Ａでは、動作している第１回路ブロック８５と第２回路ブロック８６は動作信号８９に従い、電源端子に電流波形９０を流すという動作を行っている。
そこで、本実施形態では、Ｓ４の判定処理において判定基準を満たさないと判断された場合、判定基準データベース４内に用意された変更指針に従い、動作信号の変更を行う。図２６Ｂに示すように第１回路ブロック８５と第２回路ブロック８６の動作信号８９の立ち上がり時間および立ち下がり時間を長くすることによって、電源電流波形９０の波形に変更する。
〔効果の説明〕次に、本実施形態における効果について説明を行う。図２７にはＬＳＩの等価回路モデル及び電源電圧変動波形を示す。変更前のＬＳＩの等価回路モデルと電源電圧変動波形を図２７Ａに示す。一方、変更後のＬＳＩの等価回路モデルと電源電圧変動波形を図２７Ｂに示す。
このとき、図２７Ｂにおける電源電流波形Ｉ’’’は、変更前の電源電流波形Ｉと比較して電流量（電荷量）は変わらないが、立ち上がりおよび立ち下がりの時間が長くなっているため、ピーク値が小さくなりＩＰ＞ＩＰ’’’となる。その結果、ＬＳＩの電源端子に流れる電流のピーク値は小さくなり、電流の高周波成分も抑制される。
このＬＳＩの動作信号変更により、図２７Ｃに示したように変更前の電源電圧波形９１は回路動作変更後の電源電圧波形９６に変更され、ΔＶＤ１はΔＶＤ６に減少し（ΔＶＤ１＞ΔＶＤ６）、判定基準を満たす方向へと特性を変更することが出来る。尚、この変更により、基本的に電源回路のインピーダンスの変更は無いが、電流波形のピーク値が小さくなり高周波成分も抑制されるので、電圧変動の戻り時間であるΔｔＣ１は、短くなりΔｔＣ６となる。（ΔｔＣ１＞ΔｔＣ６）
ただし、回路ブロックの動作信号の立ち上がり及び立ち下がり時間が大きくなれば電源電流波形のピーク値も小さくなり電源電圧変動は小さくなるが、ＬＳＩ内の回路ブロック毎の信号遅延が大きくなり、信号遅延はＬＳＩが正常動作する為の許容値が存在する。そのため、その許容値（例えば、“回路ブロックの動作信号の立ち上がり時間及び立ち下り時間は、動作信号の周期の１／４以下”等）を超えてＬＳＩ内の回路ブロックの動作信号の立ち上がり時間及び立ち下がり時間を大きくすると、ＬＳＩが誤動作する可能性がある。
そこで、判定基準データベース４内に用意された変更指針は、変更が可能な制限を持った変更指針（この例においては、‘‘回路ブロックの動作信号の立ち上がり時間及び立ち下がり時間を、動作信号の周期の１／４以下になるようにして、回路ブロックの動作信号の立ち上がり時間及び立ち下り時間を大きくする’’いったもの）を用意する。その変更指針に従いＬＳＩ内の回路ブロックの動作信号を変更するような処理にすれば、ＬＳＩが誤動作する危険性を除去した上で、動作信号変更処理（Ｓ１４）が行われることになる。
Ｓ１４におけるＬＳＩの動作信号の変更処理は、ＬＳＩ内の回路ブロックの動作信号の立ち上がり時間と、立ち下がり時間の変更であり、変更の際にＬＳＩ内に余計なスペースを必要としない。そのため、高密度実装のＬＳＩでもチップサイズや実装面積の拡大を生じさせずに、ＬＳＩの実装されたＰＣＢの電源を電圧変動に対し安定に設計することが可能になる。
〔第８の実施形態〕次に、本発明の第８の形態について図面を参照して詳細に説明する。
〔構成の説明〕図２８に示すように、本実施形態が第２の実施形態と異なる点は、各入力情報及びデータベースが記憶された記憶装置１０を備えた点である。それ以外の構造、接続関係は、第２の実施形態と同様である。
記憶装置１０内は、ＬＳＩデータベース１２とＣＡＤデータ及び部品データベース１１と判定基準データベース４とを備えている。
ＬＳＩデータベース１２は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベースを備えている。
ＣＡＤデータ及び部品データベース１１は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品のデータベースを備えている。
〔作用・効果の説明〕本実施形態では、図５のフローチャートにおいて基板等価回路モデルを生成する為の回路の設計情報を、記憶装置１０から自動的に抽出することができる。つまり入力装置１が回路の設計情報を入力する代わりに、必要に応じて記憶装置１０内にあるＣＡＤデータ及び部品データベース１１やＬＳＩデータベース１２から必要なデータを自動的に抽出することができる。
ＣＡＤデータ及び部品データベース１１は、配線幅や、配線ルートのＸＹ２軸座標によるルート指定や、配線全長等の情報を含んでいる。さらに、接続先の部品名称や型番などの情報を含んでいる。従って、接続先の部品名称から、ＣＡＤデータ及び部品データベース１１の中で、その部品の等価回路モデルを探索し、モデルを選択することができる。上記の動作は、図３０におけるＳ１０３とＳ１０４に相当する。
また入力されたＣＡＤデータ及び部品データベース１１と連動し、記憶装置１０内にある複数のＬＳＩの設計情報、及びＬＳＩデータベース１２、及び複数の判定基準データベース４から、ＬＳＩに関する必要なデータを抽出することも可能である。上記の動作は、図３１におけるＳ１０５に相当する。
さらにＬＳＩデータベース１２から電源回路に接続されるＬＳＩの名称、パッケージのデータ等を自動的に抽出する。そしてＬＳＩデータベース１２から、必要なＬＳＩの全回路設計情報とパッケージや電源分配回路の情報等が含まれたＬＳＩデータベース、及びその電源回路における電源変動条件の情報が自動的に選択され入力される。
上記の場合、入力装置１は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。
また、Ｓ４において電源変動条件判定手段３が得た結果を、ＣＡＤデータ及び部品データベース１１の中に出力することできる。この処理は図５におけるＳ１０１に相当し、電源配線構造変更処理（Ｓ１２）による基板構造の変更処理を行った結果を出力している処理は図１７におけるＳ１０９に相当する。
具体的にはＣＡＤデータ及び部品データベース１１には、ＣＡＤ上に表示されたＰＣＢの電源回路における基板の電源配線や、接続されている対策部品の情報に、このままの状態で安定か、安定でなかったので回路構造を変更した、といった情報が書き込まれる。
上記構成にすることにより、例えばＣＡＤデータを表示した場合、ユーザーは、電源回路を構成する部分を観測するとその情報が出力されるような構造にすれば、その電源回路が電圧変動に対し元々安定であったか、回路構造の変更を行い安定な構造になっているのかを容易に判断することができる。
また、図２８の電源変動条件判定手段３によって得られた結果を、記憶装置１０内にあるＬＳＩ設計情報＋ＬＳＩデータベース１２の中に出力することも可能である。上記の処理は図５におけるＳ１０２に相当し、電源配線構造変更処理（Ｓ１２）による半導体集積回路の構造または動作の変更処理を行った結果を出力している処理は図１７におけるＳ１０８に相当する。
Ｓ９の回路動作変更処理において、ＬＳＩの回路構造変更処理の情報を、ＬＳＩデータベース１２のなかに出力することができる。具体的には、ＣＡＤデータにリンクするＬＳＩやパッケージの情報に、このままの状態で安定か、安定でなかったので回路構造を変更した、といった情報が書き込まれる。このように情報が書き変えられることにより、設計者側がパッケージを含めたＬＳＩに対しどのような対策を行えば良いかの具体的な指針も得ることができる。
〔第９の実施形態〕次に、第９の実施形態について説明を行う。
本実施形態は、Ｓ１とＳ７における等価回路モデル生成処理（図５）の動作を詳細に説明したものである。それ以外の構造、接続関係は、第２の実施形態と同様である。以下、本実施形態では、Ｓ１とＳ７（図５）における等価回路モデル生成処理を、図２９に記載のＳ１３〜Ｓ１７を用いて説明する。
〔動作の説明〕Ｓ１３において、入力装置１は、基板情報入力処理として、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報及び部品データベースを入力する。次にＳ１４に処理を進める。
Ｓ１４において、等価回路モデル生成手段８は、基板等価回路モデル生成処理として、ＬＳＩを除く実装される受動部品を含めた基板等価回路モデルを生成する。次にＳ１５に処理を進める。
Ｓ１５において、入力装置１は、ＬＳＩ情報入力処理として、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース、追加される容量セルの情報等を入力する。次に、Ｓ１６に処理を進める。
Ｓ１６において、等価回路モデル生成手段８は、ＬＳＩ等価回路モデル生成処理を行い、入力された情報からＬＳＩの電源に流れる電流や等価アドミタンス、ＬＳＩ電源配線のインピーダンス等、ＬＳＩの電源系の特性を見積もったＬＳＩ等価回路モデルを生成する。次にＳ１７に処理を進める。
このとき、ＬＳＩ等価回路モデルとしては、図３５Ａに示したような簡易構成のモデルと、図３５Ｂに示すように位置情報や解析する周波数範囲を考慮して分割されたＬＳＩ内を分割したモデル等が考えられ、構造の選択もデータベース内に記載されているとする。
Ｓ１７において、等価回路モデル生成手段８は、電源系等価回路モデル生成処理として、生成された基板等価回路モデルとＬＳＩ等価回路モデルを結合し、電源系等価回路モデルを生成する。
ここで、基板等価回路モデルの生成（Ｓ１３→Ｓ１４）と、ＬＳＩ等価回路モデルの生成（Ｓ１５→Ｓ１６）の処理の順序は逆になっても良い。また、先に基板情報入力処理（Ｓ１３）とＬＳＩ情報入力処理（Ｓ１５）が行われてから、基板等価回路モデル生成処理（Ｓ１４）とＬＳＩ等価回路モデル生成処理（Ｓ１５）が行われるような順序を選択しても良い。
ここで図３０は、等価回路モデル生成手段８内の、基板等価回路モデルを作成する手段がフィールドソルバを備えている場合、Ｓ１３からＳ１４における基板等価回路モデル生成処理の具体的処理を示したフローチャートである。
Ｓ１８において、入力装置１は、基板電源系の構造入力処理として、プリント基板における基板の電源系の構造情報を入力する。入力される具体的な情報は、図３に示すようなＬＳＩその他部品が実装されて電源供給系回路を構成しているＰＣＢを例に取ると、基板電源配線６４のレイアウト情報及び層構造である。次に、Ｓ１９に処理を進める。
基板が図３２Ａに例示するようなベタ構造であった場合、構造情報とは基板の電源層２１、グランド層２２、絶縁層２３の層構成２４と寸法、及びそれぞれの導電率（σ）や比誘電率（εｒ）、誘電正接（ｔａｎδ）などの構造、材料特性に関する数値である。
一方、図３２Ｂに示されるようなマイクロストリップ配線の構造をしていた場合、構造情報とは層構成２４及び線幅２５の線幅２６、線長を含めた各部の寸法と、それぞれの材料特性に関する数値である。
層構成及び各部の寸法は、プリント配線基板の設計ＣＡＤシステムで持っている情報から抽出することが可能である。また図３２は、ある配線パターンの基板の構成（断面図）であるが、ここで材料定数の代わりに例えば銅などの材料名を入力し、内部のデータベースから導電率に置き換えるなどの処理を行うことも可能である。こうして、基板の電源供給回路の電気的等価回路を求めるのに必要な各部のパラメータ、及び部品のデータベースが入力される。
次にＳ１９において、等価回路モデル生成手段８は、ソルバ処理として、基板電源系の等価回路モデルの作成を行う。この処理は、等価回路モデル生成手段８内に備えられたフィールドソルバによって行われる。ここで行われる処理とは、プリント配線基板における配線パターンの物理的な寸法、材料定数及び層構成等のパラメータをもとに、ＳＰＩＣＥなどの回路シミュレータで使用するための、抵抗、インダクタンス、キャパシタンス、コンダクタンスで表した単位長さあたりの集中定数もしくは分布定数で表現された等価回路モデルを作成する処理である。次に、Ｓ２０に処理を進める。
このフィールドソルバとして、ＰＥＥＣ（Ｐａｒｔｉａｌ  Ｅｌｅｍｅｎｔ  Ｅｑｕｉｖａｌｅｎｔ  Ｃｉｒｃｕｉｔ）法やＦＥＭ（Ｆｉｎｉｔｅ  Ｅｌｅｍｅｎｔ  Ｍｅｔｈｏｄ）法等を適用した電磁界解析エンジンが備えられているとしてよい。この処理が行われ得られた電源供給回路の単位長さ辺りの等価回路モデルの一例を図３３Ａに示す。
このモデルは集中定数で定義されており、配線の単位長さ辺りの抵抗、インダクタンス、容量、コンダクタンスの値はそれぞれ、ＲＵ、ＬＵ、ＣＵ、ＧＵとなっている。またＲＵ及びＬＵはモデルの単位長さ辺りのインピーダンスＺＵを表し、ＣＵ及び１／ＧＵはモデルの単位長さ辺りのアドミタンスＹＵを表している。
もし図３２Ａのように電源供給回路がベタプレーン構造をしていた場合には、この単位長さ辺りのモデルを図３３Ｂのように組み合わせ、ベタプレーン構造を表現する。一方、図３２Ｂのように電源供給回路が配線構造をしていた場合、この単位長さ辺りのモデルを図３３Ｃのようにラダー状に組み合わせ、配線構造を表現する。
上記のように記述された単位長さ辺りのモデルが寸法分接続されることにより、基板の電源供給回路の等価回路モデルが生成されるが、勿論集中定数記述では無く分布定数記述で表現されていても構わない。
次に、Ｓ２０において、入力装置１は、部品データ入力処理として、実装されているＬＳＩ以外の部品のデータベースを入力する。図３は、ＬＳＩ６１と直流電源６２とを電源配線６４とで接続しているＰＣＢであり、電源配線６４に対策部品であるチップコンデンサ６３が接続している。ここで入力される具体的な情報は、直流電源６２及びチップコンデンサ６３のデータベースであり、ここではデータベース内に各部品の等価回路モデルが入力される。次に、Ｓ２１に処理を進める。
次に、Ｓ２１において、等価回路モデル生成手段８は、モデル結合処理として、Ｓ１９のソルバ処理により生成された基板電源における基板単体の等価回路モデルと、各部品の等価回路モデルを、実際のＰＣＢのレイアウトに合わせて結合する。こうして、ＰＣＢにおける基板等価回路モデルが生成される。
なお、処理の順番としては、部品データ入力処理（Ｓ２０）が最初に行われた後、基板電源系の構造情報の入力処理（Ｓ１８）とソルバ処理（Ｓ１９）が行われても良く、先に基板電源系の構造情報の入力処理（Ｓ１８）と部品データ入力処理（Ｓ２０）が同時に行なわれた後にソルバ処理（Ｓ１９）が行われても良い。
図３１は、図２９におけるＬＳＩ等価回路モデルの生成（Ｓ１５⇒Ｓ１６）の具体的処理を示したフローチャートである。
Ｓ２２において、入力装置１は、ＬＳＩ情報入力処理として、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩの内部を構成している部品のデータベース等を入力する。次に、Ｓ２３に、処理を進める。
Ｓ２３において、等価回路モデル生成手段８は、動作部分モデル生成処理として、ＬＳＩの設計情報からＬＳＩの電源端子に流れる電流を等価的に流せるように記述されたＬＳＩの動作部分のモデル３１を生成する。次に、Ｓ２４に処理を進める。
ここで生成されるＬＳＩの動作部分のモデル３１は、図３４に記述されているように電流源で記述することも出来るが、同等の電流を流すトランジスタで記述されていても良い。
ここで、ＬＳＩの動作部分のモデル３１、もしくはトランジスタ記述されたモデルで等価的に流れる電源電流の波形の一例を図３６Ａに示す。この波形は時間変動する電流波形を表したものであるが、必要に応じて、図３６Ｂに記述されたような周波数特性を示す波形に変換しても良い。
これらの波形の変換は、フーリエ変換、もしくは逆フーリエ変換によって容易に変換は可能である。また、電源回路の電圧の周波数特性を求める場合には、必要に応じて、簡単であるため周波数が変動しても一定の振幅を示す交流電源波形に置き換えても良い。
Ｓ２４において、等価回路モデル生成手段８は、アドミタンスモデル生成処理として、ＬＳＩ内の等価的なアドミタンスを表現したアドミタンスモデルを生成する。ここで生成される図３４に例示したＬＳＩのアドミタンスモデル３２は、容量や抵抗で構成されたモデルで表現出来るが、等価的なトランジスタ記述されたモデルで記述されていても良い。次に、Ｓ２５に処理を進める。
Ｓ２５において、等価回路モデル生成手段８は、電源分配回路モデル生成処理として、ＬＳＩの電源分配回路モデルを生成する。ここで生成される電源分配回路モデルは、ＬＳＩの動作部分モデル３１とＬＳＩのアドミタンスモデル３２とを合わせたＬＳＩ等価回路モデルと、ＬＳＩの２種類の電源端子（電源端子、ＧＮＤ端子）間に接続されるモデルである。なお図３に例示したＰＣＢにおいては、ＬＳＩ内の電源配線のモデルだけではなく、パッケージのモデルを含むものとしても良い。次に、Ｓ２６に処理を進める。
この電源分配回路モデルの構造としては、図３５Ａに例示したように簡単なインダクタンスのモデル３３で表現しても良いが、状況に応じて図３５Ｂに例示したように複数の回路ブロックが結合して構成される等価回路によって表現された構造になっていても良い。
上記の電源分配回路モデルは、データベース内に等価回路モデルを用意しておき、それを読み込んでも良い。もしくは構造や材料定数と言ったパラメータである入力情報から、等価回路モデル生成手段８内に備えられたフィールドソルバによるソルバ処理によって作成するような方法を選択しても良い。
Ｓ２６において、等価回路モデル生成手段８は、モデル結合処理として、作成されたＬＳＩの動作部分モデルとアドミタンスモデルと電源分配回路モデルを結合させ、図３５に例示されるようなＬＳＩの等価回路モデルを生成する。こうして、ＰＣＢに実装されるＬＳＩの等価回路モデルが生成される。なお、各モデルの作成処理（Ｓ２３、Ｓ２４、Ｓ２５）の順番は、適宜前後させることも可能である。
こうした過程を経て、図５における等価回路モデル生成処理（Ｓ７）により、図３のＰＣＢの電源回路モデルの一例は、図６のようになる。
なお、図２９に示す基板等価回路モデルの生成（Ｓ１３→Ｓ１４）の処理によって、図６における基板電源配線モデル７４、直流電源モデル７５、チップコンデンサモデル７３が作成される。
また図２９におけるＬＳＩ等価回路モデルの生成（Ｓ１５→Ｓ１６）により、図６に示す電源分配回路モデル７９と、ＬＳＩの動作部分のモデルであるＬＳＩ電流源７７と、ＬＳＩの非動作部分のモデルでありＬＳＩ内部容量７８で構成されるＬＳＩの電源系の等価回路モデルのＬＳＩ電源モデル７１、及びパッケージモデル７２が作成される。
図２９の電源系等価回路モデル生成処理（Ｓ１７）により、これらのモデルが結合され、ＰＣＢの電源系等価回路モデルが生成される。
〔効果の説明〕上記構造により、ＬＳＩ及びＰＣＢの特性を再現した等価回路モデルを用いて解析を行うことにより、電源回路が電圧変動に対し安定に設計されているかどうかを、容易に判定することができる。また電源電圧変動特性は、絶対量で導出することが可能であり、定量的な評価及び対策を行うことが可能になる。
また本実施形態は、上記の結果により、どれだけのマージンを持った設計となっているか、またどの周波数範囲で問題があるか等を絶対量で評価することが可能となる。またＰＣＢの電源回路の等価回路モデルの生成処理、電源電圧変動特性の解析処理、及びＬＳＩが安定に動作するように設計されているかどうかの判定処理は入力したデータに対し一定の処理を行わせるだけであるので、自動化が可能である。
そのため本実施形態は、ＬＳＩやプリント基板配線について深い知識を有さない人間でも、容易に電源回路が電源変動に対し安定に設計されているかどうかの判定を行うことが出来る。
また、ＬＳＩの等価回路モデルの作成手法及び装置は、既存の技術を流用することが可能である。そのため、市販用の基板の等価回路モデル作成用のフィールドソルバや回路解析ツールを利用することが可能であり、本実施形態におけるシステムは容易に構築すること可能である。
またＰＣＢ上の一種類の電源系において、その電源回路が安定に設計されているかどうかの判定、もしくは安定に動作する電源回路の構造へ自動的に変更することが可能である。そのため、順次、他の電源系にも同じ処理を繰り返すことで、ＰＣＢ上の全ての電源系において、電源回路が安定に設計されているかどうかの判定、もしくは安定な電源回路の構造への変更を、自動的に実行することも可能になる。
〔第１０の実施形態〕次に、本発明の第１０の形態について図面を参照して詳細に説明する。
〔構成の説明〕図３７に示すように、本実施形態が第３の実施形態と異なる点は、各入力情報及びデータベースが記憶された記憶装置１０を備えた点である。それ以外の構造、接続関係は、第３の実施形態と同様である。
記憶装置１０内は、ＬＳＩデータベース１２とＣＡＤデータ及び部品データベース１１と判定基準データベース４とを備えている。
ＬＳＩデータベース１２は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベースを備えている。
ＣＡＤデータ及び部品データベース１１は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品のデータベースを備えている。
〔作用・効果の説明〕
本実施形態では、図９のフローチャートにおいてＬＳＩの回路構造及び動作を変更する為に必要な回路の設計情報を、記憶装置１０から自動的に抽出することができる。つまり入力装置１が回路の設計情報を入力する代わりに、必要に応じて記憶装置１０内にあるＬＳＩデータベース１２から必要なデータを自動的に抽出することができる。
Ｓ２７として、回路動作割合変更手段５１は、記憶装置１０内にある判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の回路ブロックの動作割合を変更するＬＳＩ動作割合変更処理を行う。その際に、記憶装置１０内にある複数のＬＳＩの設計情報、及びＬＳＩデータベース１２より、必要とされるデータが入力され、ＬＳＩ内部の回路ブロックの動作割合が自動的に変更される。次に、Ｓ２８に処理を進める。上記の場合、入力装置１は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。
Ｓ２８において、回路動作割合変更手段５１は、ＬＳＩ回路動作変更処理としてＬＳＩ内の動作割合を、動作する回路ブロックと動作しない回路ブロックの変更、及びそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、回路動作の変更を行う。そして回路動作割合変更手段５１は、変更されたＬＳＩの設計情報をＬＳＩデータベース１２に入力し直す。
このＬＳＩデータベース１２からのデータの読み出し、及びデータの書き込みの処理は、図９のＳ１０６に相当する。
上記構成にすることにより、自動的に記憶装置１０内にあるＬＳＩデータベース１２の情報が書き変えられることで、設計者側がＬＳＩ内の回路ブロックの動作割合をどのように変更すれば良いかの具体的な指針も得ることが出来る。
〔第１１の実施形態〕次に、本発明の第１１の形態について図面を参照して詳細に説明する。
〔構成の説明〕図３８に示すように、本実施形態が第４の実施形態と異なる点は、各入力情報及びデータベースが記憶された記憶装置１０を備えた点である。それ以外の構造、接続関係は、第４の実施形態と同様である。
記憶装置１０内は、ＬＳＩデータベース１２とＣＡＤデータ及び部品データベース１１と判定基準データベース４とを備えている。
ＬＳＩデータベース１２は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベースを備えている。
ＣＡＤデータ及び部品データベース１１は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品のデータベースを備えている。
〔作用・効果の説明〕
本実施形態では、図１３のフローチャートにおいてＬＳＩの回路構造及び動作を変更する為の回路の設計情報を、記憶装置１０から自動的に抽出することができる。つまり入力装置１が回路の設計情報を入力する代わりに、必要に応じて記憶装置１０内にあるＬＳＩデータベース１２から必要なデータを自動的に抽出することができる。
Ｓ２９として、回路動作タイミング変更手段５２は、記憶装置１０内にある判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の複数の回路ブロックの動作するタイミングを変更するＬＳＩ動作タイミング変更処理を行う。その際に、記憶装置１０内にある複数のＬＳＩの設計情報、及びＬＳＩデータベース１２より、必要とされるデータが入力され、ＬＳＩ内部の回路ブロックの動作のタイミングが自動的に変更される。次に、Ｓ３０に処理を進める。上記の場合、入力装置１は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。
Ｓ３０において、回路動作タイミング変更手段５２は、ＬＳＩ回路動作タイミング変更処理としてＬＳＩ内の個々の回路ブロックと動作タイミングの変更、及びそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、回路動作の変更を行う。そして回路動作タイミング変更手段５２は、変更されたＬＳＩの設計情報をＬＳＩデータベース１２に入力し直す。
このＬＳＩデータベース１２からのデータの読み出し、及びデータの書き込みの処理は、図１３のＳ１０７に相当する。
上記構成にすることにより、自動的に記憶装置１０内にあるＬＳＩデータベース１２の情報が書き変えられることで、設計者側がＬＳＩ内の個々の回路ブロックの動作するタイミングをどのように変更すれば良いかの具体的な指針も得ることが出来る。
〔第１２の実施形態〕次に、本発明の第１２の形態について図面を参照して詳細に説明する。
〔構成の説明〕図３９に示すように、本実施形態が第５の実施形態と異なる点は、各入力情報及びデータベースが記憶された記憶装置１０を備えた点である。それ以外の構造、接続関係は、第５の実施形態と同様である。
記憶装置１０内は、ＬＳＩデータベース１２とＣＡＤデータ及び部品データベース１１と判定基準データベース４とを備えている。
ＬＳＩデータベース１２は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベースを備えている。
ＣＡＤデータ及び部品データベース１１は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品のデータベースを備えている。
〔作用・効果の説明〕本実施形態では、図１７のフローチャートにおいてＬＳＩの回路構造及び動作を変更する為の回路の設計情報を、記憶装置１０から自動的に抽出することができる。つまり入力装置１が回路の設計情報を入力する代わりに、必要に応じて記憶装置１０内にあるＣＡＤデータ及び部品データベース１１、及びＬＳＩデータベース１２から必要なデータを自動的に抽出することができる。
Ｓ３１として、電源配線構造変更手段５３は、記憶装置１０内にある判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の電源配線構造を変更する電源配線構造変更処理を行う。その際に、記憶装置１０内にあるＣＡＤデータ及び部品データベース１１、及び複数のＬＳＩの設計情報、及びＬＳＩデータベース１２より、必要とされるデータが入力され、ＬＳＩの電源配線構造が自動的に変更される。次に、Ｓ３２に処理を進める。上記の場合、入力装置１は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。
Ｓ３２において、電源配線構造変更手段５３は、ＬＳＩ回路構造変更処理として、ＬＳＩ内部の電源配線を変更する。つまり、ＬＳＩ内の回路ブロックとそれらに関連する電源分配回路の構造の変更、及びそれらに関連するＬＳＩ内全体の電源分配回路やパッケージの情報などを自動的に選択し、回路構造の変更を行う。そして変更されたＬＳＩ内部及びパッケージの電源系の回路構造の入力情報を導出する。次に、Ｓ３３に処理を進める。
Ｓ３３において、電源配線構造変更手段５３は、基板構造変更処理として、ＬＳＩの電源回路構造の変更に対応して基板の構造を自動的に変更し、回路構造の変更を行う。そして電源配線構造変更手段５３は、変更されたＬＳＩ及びそれを搭載したＰＣＢの設計情報をＬＳＩデータベース１２及びＣＡＤデータ及び部品データベース１１に入力し直す。
このＬＳＩデータベース１２からのデータの読み出し、及びデータの書き込みの処理は、図１７のＳ１０８に相当し、ＣＡＤデータ及び部品データベース１１からのデータの読み出し、及びデータの書き込みの処理は、図１７のＳ１０９に相当する。
上記構成にすることにより、自動的に記憶装置１０内にあるＬＳＩデータベース１２の情報、及びＣＡＤデータ及び部品データベース１１が書き変えられることで、設計者側がＬＳＩ内の回路ブロックに接続された電源配線の構造をどのように変更すれば良いかの具体的な指針も得ることが出来る。
〔第１３の実施形態〕次に、本発明の第１３の形態について図面を参照して詳細に説明する。
〔構成の説明〕図４０に示すように、本実施形態が第６の実施形態と異なる点は、各入力情報及びデータベースが記憶された記憶装置１０を備えた点である。それ以外の構造、接続関係は、第６の実施形態と同様である。
記憶装置１０内は、ＬＳＩデータベース１２とＣＡＤデータ及び部品データベース１１と判定基準データベース４とを備えている。
ＬＳＩデータベース１２は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベースを備えている。
ＣＡＤデータ及び部品データベース１１は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品のデータベースを備えている。
〔作用・効果の説明〕
本実施形態では、図２１のフローチャートにおいてＬＳＩの回路構造及び動作を変更する為の回路の設計情報を、記憶装置１０から自動的に抽出することができる。つまり入力装置１が回路の設計情報を入力する代わりに、必要に応じて記憶装置１０内にあるＣＡＤデータ及び部品データベース１１、及びＬＳＩデータベース１２から必要なデータを自動的に抽出することができる。
Ｓ４３として、ＬＳＩ回路位置変更手段５４は、記憶装置１０内にある判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内部の回路ブロックの位置を変更するＬＳＩ回路位置変更処理を行う。その際に、記憶装置１０内にあるＣＡＤデータ及び部品データベース１１、及び複数のＬＳＩの設計情報、及びＬＳＩデータベース１２より、必要とされるデータが入力され、ＬＳＩ内部の回路構造及び電源配線構造が自動的に変更される。次に、Ｓ４４に処理を進める。上記の場合、入力装置１は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。
Ｓ４４において、回路位置変更手段５４は、ＬＳＩ回路構造変更処理として、ＬＳＩ内部の回路位置を変更する。つまり、ＬＳＩ内の回路ブロックの配置の変更、及びそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、回路構造の変更を行う。そして変更されたＬＳＩ内部及びパッケージの電源系の回路構造の入力情報を導出する。次に、Ｓ４５に処理を進める。
Ｓ４５において、回路位置変更手段５４は、変更処理として、ＬＳＩの電源回路構造の変更に対応した基板構造の変更を行い、変更されたＬＳＩ及びそれを搭載したＰＣＢの設計情報をＬＳＩデータベース１２及びＣＡＤデータ及び部品データベース１１に入力し直す。
このＬＳＩデータベース１２からのデータの読み出し、及びデータの書き込みの処理は、図２１のＳ１１１に相当し、ＣＡＤデータ及び部品データベース１１からのデータの読み出し、及びデータの書き込みの処理は、図２１のＳ１１２に相当する。
上記構成にすることにより、自動的に記憶装置１０内にあるＬＳＩデータベース１２の情報、及びＣＡＤデータ及び部品データベース１１が書き変えられることで、設計者側がＬＳＩ内の回路ブロックの配置を、どのように変更すれば良いかの具体的な指針も得ることが出来る。
〔第１４の実施形態〕次に、本発明の第１４の形態について図面を参照して詳細に説明する。
〔構成の説明〕図４１に示すように、本実施形態が第７の実施形態と異なる点は、各入力情報及びデータベースが記憶された記憶装置１０を備えた点である。それ以外の構造、接続関係は、第７の実施形態と同様である。
記憶装置１０内は、ＬＳＩデータベース１２とＣＡＤデータ及び部品データベース１１と判定基準データベース４とを備えている。
ＬＳＩデータベース１２は、ＬＳＩの全回路接続情報やレイアウト情報、ＬＳＩの動作情報等の設計情報、及びＬＳＩを構成している部品のデータベースを備えている。
ＣＡＤデータ及び部品データベース１１は、ＰＣＢのレイアウト及び断面構造、及び実装される部品の情報等である基板の設計情報であるＣＡＤデータ及び部品のデータベースを備えている。
〔作用・効果の説明〕本実施形態では、図２５のフローチャートにおいてＬＳＩの回路構造及び動作を変更する為の回路の設計情報を、記憶装置１０から自動的に抽出することができる。つまり入力装置１が回路の設計情報を入力する代わりに、必要に応じて記憶装置１０内にあるＬＳＩデータベース１２から必要なデータを自動的に抽出することができる。
Ｓ４６として、動作信号変更手段５５は、記憶装置１０内にある判定基準データベース４内に用意された変更指針に従い、ＬＳＩ内の動作する回路ブロックの動作信号波形を変更するＬＳＩ動作信号変更処理を行う。その際に、記憶装置１０内にある複数のＬＳＩの設計情報、及びＬＳＩデータベース１２より、必要とされるデータが入力され、ＬＳＩ内の回路ブロックの動作信号波形が自動的に変更される。次に、Ｓ４７に処理を進める。上記の場合、入力装置１は使用しなくても良いし、入力を開始する為のアクションを入力する為だけに使用しても良い。
Ｓ４７において、動作信号変更手段５５は、ＬＳＩ回路動作の変更処理として、ＬＳＩ内の回路ブロックの動作信号波形の変更、及びＬＳＩ内の回路ブロックとそれらに関連する電源分配回路やパッケージの情報などを自動的に選択し、回路動作の変更を行う。そして動作信号変更手段５５は、変更されたＬＳＩの設計情報をＬＳＩデータベース１２に入力し直す。
このＬＳＩデータベース１２からのデータの読み出し、及びデータの書き込みの処理は、図２５のＳ１１３に相当する。
上記構成にすることにより、自動的に記憶装置１０内にあるＬＳＩデータベース１２の情報が書き変えられることで、設計者側がＬＳＩ内の動作する回路ブロックの動作信号波形をどのように変更すれば良いかの具体的な指針も得ることが出来る。
〔付記１〕
基板上に実装された半導体集積回路およびその他の部品とを接続する電源回路の設計情報に基づき、前記半導体集積回路における電圧変動の特性である電源電圧変動特性を導出する電源電圧変動導出手段と
前記電源回路において、前記電源電圧変動特性が許容される条件である電源変動条件と前記半導体集積回路の回路構造あるいは動作の少なくとも一方の変更指針を備える判定基準データベースと
前記電源電圧変動特性と前記電源変動条件とを比較し、前記電源電圧変動特性が前記電源変動条件を満たしているかどうか判定する電源電圧変動判定手段と
前記電源電圧変動特性が前記電源変動条件を満たさなかった場合、前記変更指針に従って前記半導体集積回路の構造及び動作の少なくとも一方の変更を行い、変更した前記半導体集積回路の設計情報を前記電源電圧変動導出手段へ出力する回路構造変更手段を備え、
前記変更指針は、前記半導体集積回路のサイズ変更をともなわないものであることを特徴とする電源回路設計システム。
〔付記２〕
前記電源電圧変動導出手段は、
前記設計情報から前記電源回路における等価回路モデルを生成する等価回路モデル生成手段と、
前記等価回路モデルを解析して前記電源電圧変動特性を導出する演算手段とを備える電源電圧変動解析手段を備えることを特徴とする付記１記載の電源回路設計システム。
〔付記３〕
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の複数の回路ブロックが動作する割合を変更する回路動作割合変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
〔付記４〕
前記回路動作割合変更手段は、
前記動作している回路ブロックが動作する割合を小さくすることを特徴とする付記３に記載の電源回路設計システム。
〔付記５〕
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の動作している複数の回路ブロックのそれぞれの動作タイミングを変更し、前記複数の回路ブロックに流れる電流同士のタイミングをずらす回路動作タイミング変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
〔付記６〕
前記回路動作タイミング変更手段は、
前記動作している複数の回路ブロック同士の動作するタイミングのずれを大きくすることを特徴とする付記５に記載の電源回路設計システム。
〔付記７〕
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の複数の回路ブロックと接続する電源端子とグランド端子の数を変更する電源配線子構造変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
〔付記８〕
前記電源配線構造変更手段は、
前記複数の回路ブロックに接続される、前記半導体集計回路の有する全端子における、前記電源端子と前記グランド端子の割合を大きくする
ことを特徴とする付記７に記載の電源回路設計システム。
〔付記９〕
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の動作している回路ブロックと動作していない回路ブロックとの位置を変更する回路位置変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
〔付記１０〕
前記回路位置変更手段は、前記複数の回路ブロックと接続する電源端子とグランド端子に近い位置に、前記動作している回路ブロックの位置を変更し、
前記電源端子と前記グランド端子に遠い位置に、前記動作していない回路ブロックの位置を変更することを特徴とする付記９に記載の電源回路設計システム。
〔付記１１〕
前記回路構造変更手段として、前記変更指針に基づき、前記半導体集積回路内の複数の回路ブロックの動作信号を変更する動作信号変更手段を備えていることを特徴とする付記１乃至２に記載の電源回路設計システム。
〔付記１２〕
前記動作信号変更手段は、
前記複数の回路ブロックの動作信号の立ち上がり時間および立ち下がり時間を長くすることを特徴とする付記１１に記載の電源回路設計システム。
〔付記１３〕
前記電源回路の設計情報を備える記憶装置を設け、
前記電源電圧変動導出手段は、記憶装置に設けられた前記電源回路の設計情報に基づいて、電源電圧変動特性を導出することを特徴とする付記１乃至２に記載の電源回路設計システム。
〔付記１４〕
基板上に実装された半導体集積回路およびその他の部品とを接続する電源回路の設計情報の入力を行い、
前記設計情報に基づき、前記半導体集積回路における電圧変動の特性である電源電圧変動特性の導出を行い、
前記電源電圧変動特性とその許容される条件である電源変動条件とを比較する電源電圧変動比較処理を行い、
前記電源回路が前記電源電圧変動特性に対して条件を満たしているかどうかを判定する電源電圧特性判定処理を行い、
前記電源電圧特性判定処理において条件を満たさなかった場合、予め用意されている変更指針に従って半導体集積回路構造の変更を行い、変更した前記半導体集積回路の設計情報において再び前記電源電圧変動特性導出処理を行わせ、
前記変更指針は、前記半導体集積回路のサイズ変更をともなわないものであることを特徴とする電源回路設計方法。
〔付記１５〕
基板上に実装された半導体集積回路およびその他の部品とを接続する電源回路の設計情報を入力する回路設計情報入力処理と
前記設計情報に基づき、前記半導体集積回路における電圧変動の特性である電源電圧変動特性を導出する電源電圧変動特性導出処理と
前記電源電圧変動特性とその許容される条件である電源変動条件とを比較する電源電圧変動比較処理と、
前記電源回路が前記電源電圧変動特性に対して条件を満たしているかどうかを判定する電源電圧特性判定処理と
前記電源電圧特性判定処理において条件を満たさなかった場合、予め用意されている変更指針に従って半導体集積回路構造の変更を行い、変更した前記半導体集積回路の設計情報において再び前記電源電圧変動特性導出処理を行わせる回路構造変更処理とをコンピューターに実行させ、
前記変更指針は、前記半導体集積回路のサイズ変更をともなわないものであることを特徴とするプログラム。
以上、本発明を上記実施の形態及び実施例に即して説明したが、本発明は、上記実施の形態、及び実施例の構成のみに限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことはもちろんである。
なお、この出願は、２０１０年１０月１４日に出願された日本出願特願２０１０−２３１４０４を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０００９】
１    入力装置
２    電源電圧変動導出手段
３    電源変動条件判定手段
４    判定基準データベース
５    回路構造／動作変更手段
６    出力装置
７    電源電圧変動解析手段
８    等価回路モデル生成手段
９    演算手段
１０    記憶装置
１１    ＣＡＤデータ及び部品データベース
１２    ＬＳＩデータベース
２１    電源層
２２    グランド層
２３    絶縁層
２４    層構成
２５    線幅
３１    ＬＳＩの動作部分のモデル
３２    ＬＳＩのアドミタンスモデル
３３    インダクタンスのモデル
４１    電源電圧波形Ａの特性
４２    電源電圧波形Ｂの特性
５１    回路動作割合変更手段
５２    回路動作タイミング変更手段
５３    電源配線構造変更手段
５４    回路位置変更手段
５５    動作信号変更手段
６１    ＬＳＩ
６２    直流電源
６３    チップコンデンサ
６４    電源配線
７１    ＬＳＩ電源モデル
７２    パッケージモデル
７３    チップコンデンサモデル
７４    基板電源配線モデル
７５    直流電源モデル
７６    観測点
７７    ＬＳＩ電流源
７８    ＬＳＩ内部容量
７９    電源分配回路モデル
８２    回路ブロック
８３    電源端子
８４    グランド端子
８５    第１回路ブロック
８６    第２回路ブロック
９４、９５    回路構造変更後の電源電圧波形
９２、９３、９６    回路動作変更後の電源電圧波形
【図１】
2012049988.tif 000003
【図２】
2012049988.tif 000004
【図３】
2012049988.tif 000005
【図４】
2012049988.tif 000006
【図５】
2012049988.tif 000007
【図６】
2012049988.tif 000008
【図７】
2012049988.tif 000009
【図８】
2012049988.tif 000010
【図９】
2012049988.tif 000011
【図１０Ａ】
2012049988.tif 000012
【図１０Ｂ】
2012049988.tif 000013
【図１１Ａ】
2012049988.tif 000014
【図１１Ｂ】
2012049988.tif 000015
【図１１Ｃ】
2012049988.tif 000016
【図１２】
2012049988.tif 000017
【図１３】
2012049988.tif 000018
【図１４Ａ】
2012049988.tif 000019
【図１４Ｂ】
2012049988.tif 000020
【図１５Ａ】
2012049988.tif 000021
【図１５Ｂ】
2012049988.tif 000022
【図１５Ｃ】
2012049988.tif 000023
【図１６】
2012049988.tif 000024
【図１７】
2012049988.tif 000025
【図１８Ａ】
2012049988.tif 000026
【図１８Ｂ】
2012049988.tif 000027
【図１９Ａ】
2012049988.tif 000028
【図１９Ｂ】
2012049988.tif 000029
【図１９Ｃ】
2012049988.tif 000030
【図２０】
2012049988.tif 000031
【図２１】
2012049988.tif 000032
【図２２Ａ】
2012049988.tif 000033
【図２２Ｂ】
2012049988.tif 000034
【図２３Ａ】
2012049988.tif 000035
【図２３Ｂ】
2012049988.tif 000036
【図２３Ｃ】
2012049988.tif 000037
【図２４】
2012049988.tif 000038
【図２５】
2012049988.tif 000039
【図２６Ａ】
2012049988.tif 000040
【図２６Ｂ】
2012049988.tif 000041
【図２７Ａ】
2012049988.tif 000042
【図２７Ｂ】
2012049988.tif 000043
【図２７Ｃ】
2012049988.tif 000044
【図２８】
2012049988.tif 000045
【図２９】
2012049988.tif 000046
【図３０】
2012049988.tif 000047
【図３１】
2012049988.tif 000048
【図３２Ａ】
2012049988.tif 000049
【図３２Ｂ】
2012049988.tif 000050
【図３３Ａ】
2012049988.tif 000051
【図３３Ｂ】
2012049988.tif 000052
【図３３Ｃ】
2012049988.tif 000053
【図３４Ａ】
2012049988.tif 000054
【図３４Ｂ】
2012049988.tif 000055
【図３５Ａ】
2012049988.tif 000056
【図３５Ｂ】
2012049988.tif 000057
【図３６Ａ】
2012049988.tif 000058
【図３６Ｂ】
2012049988.tif 000059
【図３７】
2012049988.tif 000060
【図３８】
2012049988.tif 000061
【図３９】
2012049988.tif 000062
【図４０】
2012049988.tif 000063
【図４１】
2012049988.tif 000064
【国際調査報告】
2012049988.tif 000065
2012049988.tif 000066