(57)【要約】  冗長化された複数の半導体回路の夫々は、モニタトランジスタを一体に有し、イネーブル信号が供給されることによって通電される。各半導体回路に対応したモニタ回路は、モニタトランジスタのコレクタ電流を検出するとともに、当該コレクタ電流が所定の閾値を下回るとアラーム信号を出力する。変動予測回路は、各半導体回路につき通電時に検出されたコレクタ電流の時間当たりの変化率を算出する。順序決定回路は、変動予測回路によって算出された変化率が大きい順に各半導体回路の識別番号を順序決定レジスタに格納する。順序決定レジスタは、初期には先頭の識別番号を出力し、各モニタ回路がアラーム信号を出力する毎に、次順位の識別番号を出力する。半導体回路選択デコーダは、順位決定レジスタが出力した識別番号が示す半導体回路にイネーブル信号を供給する。
2012056574.tif 000002
【特許請求の範囲】
【請求項１】
冗長化された半導体回路を順次通電させることで現用の半導体回路を切り替える切替装置であって、
各半導体回路と夫々一体に形成されたモニタ部と、
前記各モニタ部の物理特性の時間当たりの変化量が大きい順に、各半導体回路の順序が設定された順序設定部と、
前記各モニタ部の物理特性を計測し、計測した物理特性の値と所定の閾値との大小関係が逆転すると切替信号を出力するモニタ回路と、
初期状態では前記順序設定部に先頭であることが設定された半導体回路を通電させ、その後、前記モニタ回路が切替信号を出力する毎に、それまで通電させてた半導体回路に対する通電を中止し、前記順序決定部に次順位であることが設定された半導体回路を通電させる通電指示回路と
を備えたことを特徴とする半導体回路の切替装置。
【請求項２】
前記各モニタ部の物理特性の時間当たりの変化量を計測する変化量計測回路と、
前記各モニタ部につき前記変化量計測手段によって計測された変化量が大きい順に、前記順序設定部に各半導体回路の順序を設定する順序設定回路とを
更に備えたことを特徴とする請求項１に記載の半導体回路の切替装置。
【請求項３】
前記順序設定部は、各半導体回路の順序に従って各半導体回路の識別情報が格納されたシフトレジスタであり、前記モニタ回路が切替信号を出力する毎に、前記シフトレジスタに格納された順序における次順位の半導体回路の識別情報を、前記通電回路に通知する請求項１又は２に記載の半導体回路の切替装置。
【請求項４】
冗長化された半導体回路を順次通電させることで現用の半導体回路を切り替える切替方法であって、
各半導体回路と夫々一体に形成されたモニタ部の物理特性の時間当たりの変化量を計測し、
前記各モニタ部につき計測された変化量が大きい順に、各半導体回路の順序を決定し、
前記各モニタ部の物理特性を計測し、
計測した物理特性の値と所定の閾値との大小関係が逆転すると切替信号を出力し、
初期状態では前記順序における先頭の半導体回路を通電させ、その後、前記切替信号が出力される毎に、それまで通電させてた半導体回路に対する通電を中止し、前記順序における次順位の半導体回路を通電させることを特徴とする半導体回路の切替方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路の切替技術に、関する。
【背景技術】
【０００２】
化合物半導体製のデバイスは、高速性に優れる反面、経時変動する性質があるので、所定の性能を発揮できる寿命が短い。同様の問題は、程度の差こそあれ、シリコン等、化合物以外の材料からなる素子でも生じ得る。そこで、当初現用されていた素子の寿命が尽きて使用不可能になっても、当該素子が用いられている電子システムが動作を継続できるように、素子を冗長化する構成が検討されている。一般的な冗長化構成では、当初現用されていた素子の寿命が尽きると、切替装置が、予備の素子を通電させて、予備の素子に動作を引き継がせる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３１１６０８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、素子の経時変動は、熱に因っても生じるので、予備の素子は、非通電時においても、現用の素子等の周辺回路素子が発する熱に因って劣化してしまう。そして、図１１に示すように、素子の劣化速度は、非通電時の方が通電時よりも遅く、通電時における劣化速度が速ければ非通電時における劣化速度も速く（Ａ）、通電時における劣化速度が遅ければ非通電時における劣化速度も遅い（Ｂ）傾向にある。ただし、素子の劣化の進行速度は固体毎にバラツキがあるので、非通電時における予備の素子の劣化速度が通電されている現用素子の劣化速度に近い事もあり得る。このような素子の非通電時における劣化については、従来、素子を冗長化する際に考慮されていなかった。その為、図１２に示すように、現用の素子（図１１（Ｂ）に示す劣化速度が遅い特性を有するもの）が寿命に達した時点で、予備の素子（図１１（Ａ）に示す劣化速度が速い特性を有するもの）の寿命が殆ど残っていない事態も生じ得た。【０００５】
本案は、システム全体としての寿命を最も長期にわたって維持できる順序で冗長化された素子を切り替える事を、課題とする。
【課題を解決するための手段】
【０００６】
本案の切替装置又は切替方法によって切り替えられる冗長化された複数の素子は、夫々、一体に形成されたモニタ部を有する。そして、本案による切替装置ないし切替方法を実施する手段は、各モニタ部につき計測された物理特性の変化量の大きい順に設定された各素子の順序に従って、初期状態では先頭の素子を通電させる。その後、本案による切替装置ないし切替方法を実施する手段は、各モニタ部の物理特性を計測し、計測した物理特性の値と所定の閾値との大小関係が逆転すると切替信号を出力する。本案による切替装置ないし切替方法を実施する手段は、このようにして切替信号を出力する毎に、それまで通電させてた素子に対する通電を中止し、次順位の素子を通電させる。
【発明の効果】
【０００７】
開示の仕組みによると、システム全体としての寿命を最も長期にわたって維持できる順序で冗長化された素子を切り替えることができる。
【図面の簡単な説明】
【０００８】
【図１】冗長構成を採る素子の切替装置の概略構成を示すブロック図
【図２】モニタ回路の詳細構成を示す論理回路図
【図３】電流センス回路の詳細構成を示す回路図
【図４】変動予測回路の詳細構成を示すブロック図
【図５】順序決定回路の詳細構成を示す論理回路図
【図６】図１における信号の流れを示す信号図
【図７】図２における信号の流れを示す信号図
【図８】図４における信号の流れを示す信号図
【図９】図５における信号の流れを示す信号図
【図１０】二つの素子の非通電時と通電時の経時変動の遷移を示すグラフ
【図１１】実施形態による切替がなされた場合における現用及び予備の素子の経時変動の遷移を示すグラフ
【図１２】図１１とは逆の順序で切替が行われた場合における現用及び予備の素子の経時変動の遷移を示すグラフ
【発明を実施するための形態】
【０００９】
以下、冗長化された素子の切替装置及び切替方法の実施の形態を、説明する。以下に説明する例は、切替対象の素子として、経時変動の速度がシリコン半導体製の半導体回路よりも速い化合物半導体製の半導体回路を用いた例である。既存の半導体回路製造プロセスによると、一枚のウェハの上に、フォトリソグラフィー手法を用いて多数の半導体回路のパターンが同一の素材を用いて同時に形成され、各半導体回路パターン形成箇所が半導体回路チップとして切り出される。従って、同一のウェハ上に形成された各半導体回路同士，並びに、同一の半導体回路を構成する各回路素子（トランジスタ，ダイオード，抵抗等）同士の経時変動の特性（通電時及び非通電時の経時変動の傾向）は、同一である。他方、別のウェハから切り出された半導体回路同士の間では、素材の材質の微妙な相違や半導体回路製造プロセスの微妙な相違に依り、経時変動の特性に差が生じてしまう。
【００１０】
図１は、冗長化された素子として同一構成を有する複数（ｎ個，但し、図では３枚を表示）の半導体回路１０を内蔵した電子システム１を例示する概略ブロック図である。また、図６は、図１における信号の流れを示す信号図である。
【００１１】
図１に示すように、冗長化された各半導体回路１０の一部には、モニタ回路１０ａが一体に形成されている。即ち、当該モニタ回路１０ａを構成する回路（図２及び図３）は、半導体回路１０の本体部分１０ｂと同じ半導体製造プロセスにより、一体に形成されたものである。ここで、半導体回路１０の本体部分１０ｂは、半導体回路１０におけるモニタ回路１０ａ以外の部分をいう。但し、モニタ回路１０ａと本体部分１０ｂとは、相互に独立して機能するが、電源の供給は共通になされる。即ち、図６に示されるように、モニタ回路１０ａと本体部分１０ｂには、イネーブル端子１０ｃにイネーブル信号（ＥＮ）が供給している間だけ通電され、イネーブル信号（ＥＮ）が供給されていない間は非通電状態となる。従って、各半導体回路１０に対してイネーブル信号（ＥＮ）を選択的に供給することにより、各半導体回路１０の本体部分１０ｂを順次切り替えて使用することができる。なお、図６に示されたイネーブル信号を示す記号（ＥＮ）に付された“ｎ”は、当該信号に関連する半導体回路の識別番号を示す数値であり、配線の接続関係から決定される。記号“ｎ”の意味は、図６等における“ｉＭＯＮ＿ｎ”，“ＡＬＭ＿ｎ”，図９等における“Ｄｉｆｆ＿ｎ”においても同様である。
【００１２】
各半導体回路のモニタ回路１０ａは、経年変動に因って変化する電圧信号（ｉＭＯＮ＿ｎ）を出力するとともに、当該電圧信号を閾値と比較することによって半導体回路１０の本体部分１０ｂの寿命が尽きたことを示す警告信号（ＡＬＭ＿ｎ）を出力する回路である。
【００１３】
図２は、モニタ回路１０ａの回路構成を示すブロック図であり、図７は、図２における信号の流れを示す信号図である。
【００１４】
図２において、モニタトランジスタ２０は、ｎｐｎ型のバイポーラトランジスタであり、モニタ部の一例である。モニタトランジスタ２０のベース端子はベース電流センス回路２１を通じ、コレクタ端子はコレクタ電流センス回路２２を通じ、夫々、半導体回路外に設けられた図示せぬ電源に接続されている。当該電源の電圧は、ベース電流センス回路２１での電圧降下分を引いても、モニタトランジスタ２０のＶＢＥ（ベース・エミッタ間電圧）よりも十分に大きいので、公知の指数関数特性を示すベース電流Ｉｂが、当該モニタトランジスタ２０のベース端子に流入する。また、ベース電流Ｉｂの値に当該モニタトランジスタ２０の直流電流増幅率ｈＦＥを乗じた大きさのコレクタ電流Ｉｃが、コレクタ電流センス回路２２を通じて、当該モニタトランジスタ２０のコレクタ端子に流入する。半導体回路１０を構成する化合物半導体材料の経時変動は、主として直流電流増幅率ｈＦＥの低下に現れる。即ち、化合物半導体材料の経時変動が進むと、電源電圧が一定であることを前提として、ベース電流Ｉｂは若干量のみ低下するに止まるが、コレクタ電流Ｉｃは、ベース電流Ｉｂと比較して大きく低下する。従って、両電流Ｉｂ，Ｉｃの比（ｈＦＥ）を算出することにより、経時変動の程度を表す数値を得ることができる。
【００１５】
図３は、各電流センス回路２１，２２の具体的回路構成を示す回路図である。図３において、Ｒｍは測定対象電流Ｉｂ，Ｉｃが流れる電線の途中に介在された抵抗であるので、抵抗Ｒｍの両端子間には、測定対象電流Ｉｂ，Ｉｃに比例した電位差が生じる。そこで、減算器２８は、抵抗Ｒｍの両端の電位（電圧降下前の電位Ｖ１，及び、電圧降下後の電位Ｖ２）に基づいて、電位差Ｖｉｘ（＝Ｖ１−Ｖ２）を出力する。
【００１６】
図２に戻り、両電流センス回路２１，２２の出力Ｖｉｂ，Ｖｉｃは、モニタ信号ｉＭＯＮ［ｋ］＿ｎとして、変動予測回路１１に入力される。ここで、ｋは０又は１であり、ｋ＝０はＶｉｂを意味し、ｋ＝１はＶｉｃを意味する。なお、以下では、ｋ＝０の場合の値とｋ＝１の場合の値とを併せて、ｉＭＯＮ［０：１］＿ｎと表記することもある。また、ベース電流センス回路２１の出力Ｖｉｂは、比較回路２３の反転入力端子にも入力され、コレクタ電流センス回路２２の出力Ｖｉｃは、比較回路２４の反転入力端子にも入力される。比較回路２３の非反転入力端子には、閾値電圧発生回路２５により、半導体回路の経時変動が進んで本体部分１０ｂが正常に動作できなくなった場合におけるベース電流Ｉｂに比例した電圧Ｖｉｂが、閾値電圧として入力される。同様に、比較回路２４の非反転入力端子には、閾値電圧発生回路２６により、半導体回路１０の経時変動が進んで本体部分１０ｂが正常に動作できなくなった場合におけるコレクタ電流Ｉｃに比例した電圧Ｖｉｃが、閾値電圧として入力される。従って、半導体回路１０の経時変動が進むにつれて両電位差Ｖｉｂ，Ｖｉｃが降下していき、やがて、本体部分１０ｂが正常に動作できなくなる状態にまで達すると、各電位差Ｖｉｂ，Ｖｉｃが夫々に対応した閾値電圧を下回る。すると、各比較器２３，２４からＨレベルの信号が出力され、ＯＲ回路２７を通じて、アラーム信号ＡＬＭ＿ｎとして出力される。
【００１７】
なお、正確な経年変動の測定のためには、上述したモニタ回路１０ａを構成する各回路素子のうちモニタトランジスタ２０以外の回路素子については、経年変動をの少ない材料から形成されても良い。そのため、モニタトランジスタ２０が、半導体回路１０と一体に化合物半導体材料から形成される一方、他の回路素子は、経年変動の少ない材料，例えばシリコン半導体材料から形成されて半導体回路１０に外付けされても良い。
【００１８】
図１に戻り、各半導体回路１０のモニタ回路１０ａから出力されたモニタ信号ｉＭＯＮ［０：１］＿ｎは、変動予測回路１１に入力される。変動予測回路１１は、電子システム１に最初に主電源が投入された時に機能する回路であり、後述する順次決定回路１２の順序決定レジスタ４１を初期設定する為の信号Ｄｉｆｆ＿ｎを、順次予測回路１１に供給する。図８に示されるように、変動予測回路１１は、各半導体回路１０に対応して計ｎ個備えられている。図４に示されるように、各変動予測回路１１は、Ａ／Ｄ変換器３０，割算回路３１，インターバルカウンタ３２，アドレスデコーダ３３，初期値レジスタ３４，ΔＴレジスタ３５，引算回路３６及び結果レジスタ３７を、有している。
【００１９】
Ａ／Ｄ変換回路３０は、対応する半導体回路１０のモニタ回路１０ａから出力された一対のアナログのモニタ信号ｉＭＯＮ［０：１］＿ｎを、デジタル信号に変換する。
【００２０】
割算回路３１は、デジタル信号に変換された一対のモニタ信号ｉＭＯＮ［０：１］相互の比を算出する。即ち、割算回路３１は、対応する半導体回路１０のモニタ回路１０ａを構成するモニタトランジスタ２０の増幅率（ｈＦＥ＝Ｉｃ／Ｉｂ）を算出する。
【００２１】
インターバルカウンタ３２は、電子システム１に最初に主電源が投入された時点からカウントアップを開始し、上記時点からの経過時間に対応したカウント値をアドレスデコーダ３３に入力する。
【００２２】
アドレスデコーダ３３は、入力されたカウント値をデコードすることによりアドレス値に変換し、アドレス値が初期値（＃０）であるタイミングで、初期値レジスタ３４に対してイネーブル信号ＥＮを出力する。また、アドレスデコーダ３３は、初期値レジスタ３４にイネーブル信号ＥＮを出力してから所定時間（ΔT）経過後にアドレス値が所定値（＃Ｎ）に達すると、ΔＴレジスタ３５に対してイネーブル信号ＥＮを出力する。さらに、アドレスデコーダ３３は、アドレス値が初期値（＃０）であるタイミングから一定期間（即ち、アドレス値が＃Ｎを若干上回るまでの期間）、各半導体回路１０に対してイネーブル信号（Ｉｎｉ＿ＥＮ）を入力する。その結果、アドレス値が初期値（＃０）であるタイミングからアドレス値が＃Ｎを若干上回るまでの上記一定期間、全ての半導体回路１０が作動されるので、ほぼ同条件にて、変動予測の為の実測値を得ることができる。
【００２３】
初期値レジスタ３４は、アドレスデコーダ３３からイネーブル信号ＥＮが入力された時点で、割算回路３１から入力されている増幅率の値（ｈＦＥ）を格納する。同様に、ΔＴレジスタ３５は、アドレスデコーダ３３からイネーブル信号ＥＮが入力された時点で、割算回路３１から入力されている増幅率の値（ｈＦＥ）を格納する。
【００２４】
引算回路３６は、初期値レジスタ３４に格納されている増幅率の値（ｈＦＥ）からΔＴレジスタ３５に格納されている増幅率の値（ｈＦＥ）を引き算することにより、ΔＴの間における経時変動の変動量の大きさを示す値Ｄｉｆｆ＿ｎを、結果レジスタ３７に格納する。
【００２５】
結果レジスタ３７は、変動予測回路１１が機能している限り、一旦格納されたＤｉｆｆ＿ｎを保持し且つ出力し続ける。以上に説明した各モニタ回路１０ａ中の電流センス回路２１，２２，及び各変動予測回路１１が、変化量計測回路の一例である。
【００２６】
図２に戻り、順序決定回路１２は、各変動予測回路１１から出力されたＤｉｆｆ＿ｎの大きさの相関に基づいて、各半導体回路１０の切替順序を決定し、各半導体回路１０のモニタ回路１０ａからアラーム信号ＡＬＭ＿ｎが出力される毎に、現用の半導体回路１０を切替える回路である。図５に示すように、順序決定回路１２は、順位回路４０，各半導体回路１０毎に備えられた微分回路４２，ＯＲ回路４３，順位決定レジスタ４１，及び半導体回路選択デコーダ４４を、有する。なお、図９は、順序決定回路１２を構成する各回路に入出力される信号を示す信号図である。
【００２７】
順位回路４０は、各半導体回路１０に対応した変動予測回路１１から出力されたＤｉｆｆ＿ｎの大きさを相互に比較して、Ｄｉｆｆ＿ｎが大きい順に、半導体回路の優先順序を決定するプライオリティエンコーダである。順位回路４０が決定した優先順序orderは、順序決定レジスタ４１に入力される。順位回路４０は、順序設定回路の一例である。
【００２８】
各微分回路４２は、夫々に対応した半導体回路１０のモニタ回路１０ａから出力されたアラーム信号ＡＬＭ＿ｎを微分し、当該アラーム信号ＡＬＭ＿ｎが最初に立ち上がったタイミングで、信号パルスを出力する。従って、モニタ回路１０ａに含まれる二つの比較回路２３，２４のうち何れか一方の出力がＨレベルになった時点で、微分回路４２はパルス信号を出力するが、その後は、微分回路４２への入力はＨレベルに維持されるので、もはや、パルス信号は出力されない。
【００２９】
ＯＲ回路４３は、各微分回路４２の出力の論理和を出力するが、初期設定時を除き、複数の半導体回路１０が同時に通電されることはない為複数の微分回路４２が同時にパルス信号を出力することはないので、通常のＯＲ回路４３に置き換えられても良い。ＯＲ回路４３の出力端子は、順次決定レジスタ４１のイネーブル端子に接続されている。以上に説明した各モニタ回路１０ａ中のモニタトランジスタ２０以外の部分，順序決定回路１２中の各微分回路４２及びＯＲ回路４３が、モニタ回路の一例である。
【００３０】
順序決定レジスタ４１は、順位回路４０によって入力された各半導体回路の優先順序に沿って、各半導体回路１０の識別番号を順番に保持するシフトレジスタであり、初期状態においては、先頭の半導体回路１０（変動量が最大の半導体回路１０）の識別番号を出力する。その後、ＯＲ回路４３からイネーブル端子にパルス信号が入力されると、順序決定レジスタ４１は、次の順番の識別番号を出力する。以後、順序決定レジスタ４１から出力される半導体回路１０の識別番号は、ＯＲ回路４３からイネーブル端子にパルス信号が入力される毎に、格納している順番に沿って切り替えられる。順序決定レジスタ４１から出力された半導体回路１０の識別番号は、半導体回路選択デコーダ４４に入力される。順序決定レジスタ４１は、順序設定部の一例である。
【００３１】
半導体回路選択デコーダ４４は、各半導体回路１０のイネーブル端子に夫々接続されたｎ個の出力端子を有し、順序決定レジスタ４１から入力された識別番号が示す半導体回路１０に接続された出力端子から、イネーブル信号を出力する。半導体回路選択デコーダ４４は、通電指示回路の一例である。
【００３２】
以上により、順序決定回路１２は、初期状態においては、優先順序が先頭である半導体回路１０（変動量が最大の半導体回路１０）に対してイネーブル信号を出力し、当該半導体回路１０を現用とする。その後、当該半導体回路１０の寿命が尽きて、当該半導体回路のモニタ回路１０ａからアラーム信号ＡＬＭ＿ｎが出力されると、順序決定回路１２は、当該半導体回路１０へのイネーブル信号を停止する。当該半導体回路１０へのイネーブル信号停止とともに、順序決定回路１２は、優先順序が次順位である半導体回路１０（変動量が次に大きい半導体回路１０）に対してイネーブル信号を出力し、後者の半導体回路１０を現用とする。以後、現用の半導体回路１０が寿命に達する毎に、順序決定回路１２は、イネーブル信号を供給する半導体回路１０を、優先順序に従って切り替えていく。
【００３３】
以上の仕組みにより、システムが実際に使用されるに先立って、各半導体回路１０（素子）と一体に形成されたモニタ回路１０ａ中のモニタトランジスタ（モニタ部）の電気的特性が計測される。そして、計測された電気的特性の時間当たりの変化量が大きい順に、各半導体回路１０（素子）の使用順序が決定される。そして、初期状態では、図９に示すように、劣化速度が速い特性を有する半導体回路１０（図１１（Ａ）参照）が当初現用として決定されて通電がなされる。その後、通電がなされている半導体回路１０（素子）の電気的特性の値と所定の閾値との大小関係が逆転する毎に、劣化速度が遅い特性を有する予備の半導体回路１０（図１１（ａ）参照）が新たに現用に切り替えられて通電される。従って、変化量が大きい為寿命が短いと予想される半導体回路１０（素子）ほど先に通電されて使用され、その間、変化量が小さい為寿命が長いと予想される半導体回路１０（素子）は、非通電のままであるので、特性変動の速度を抑制されている。従って、寿命が長い半導体回路１０（素子）が通電された時点でも、当該半導体回路１０（素子）の寿命が未だ十分に残っているので、システム全体としての寿命を長期にわたって維持できる。
【００３４】
図１において、各半導体回路１０は、１つの半導体素子に統合して搭載されてもよい。その半導体素子に、変動予測回路１１および順序決定回路１２も搭載してもよい。
【００３５】
図１において、各半導体回路１０は、１つのプリント板に搭載されてもよい。そのプリント板に、変動予測回路１１および順序決定回路１２も搭載してもよい。
【００３６】
本例において、モニタ回路１０ａは、コレクタ電流Ｉｃ及びベース電流Ｉｂを測定し、変動予測回路１１は、両電流値の比である増幅率（ｈＦＥ）の時間当たりの変化量を算出し、順序決定回路１２は、変化量の大きい順に各半導体回路１０の優先順位を決定した。しかし、本例において、半導体回路１０の経年変動を予測するために計測される物理特性は、モニタトランジスタ２０の増幅率に限られない。例えば、電源電圧が一定であり、且つ、ベース電流Ｉｂの経年変動が小さいという前提下では、コレクタ電流Ｉｃの値そのものが用いられても良い。その場合、変動予測回路１１は、コレクタ電流Ｉｃの時間当たりの変化量を算出すれば良い。要するに、半導体回路１０の経年変動を予測するために計測される物理特性としては、経年変動に伴って測定値が変化していくものであれば良い。
【００３７】
なお、モニタ回路１０ａによって計測される物理特性に依っては、バイポーラトランジスタ以外の素子が、モニタ部としてのモニタ用トランジスタ２０に代用されて良い。例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）がモニタ部として用いられても良い。
【００３８】
また、本例において、モニタ回路１０ａは、コレクタ電流Ｉｃ及びベース電流Ｉｂを夫々敷値と比較して、各電流Ｉｃ，Ｉｂが閾値を超えた場合にアラーム信号（ＡＬＭ＿ｎ）を発する。しかし、本例において、切替信号を発するために閾値と比較される物理特性は、両電流Ｉｃ，Ｉｂに限られない。例えば、上述した増幅率（ｈＦＥ）が閾値と比較されても良い。また、モニタトランジスタ２０の経年変動に因って主に変動するのはコレクタ電流Ｉｃであるので、コレクタ電流Ｉｃのみが閾値と比較されても良い。要するに、半導体回路１０の経年変動を実測するために計測される物理特性としては、経年変動に伴って測定値が変化していくものであれば良い。また、計測される物理特性に依っては、計測値が閾値を上回った時にアラーム信号（ＡＬＭ）が出力されても良い。
【００３９】
さらに、発光ダイオードや半導体レーザーのような発光素子やフォトダイオード，フォトトランジスタのような受光素子においては、経年変動に因り光物性が変動する。同様に、ＣＣＤ（Charge Coupled Device），ＭＯＳ（Metal Oxide Semiconductor）イメージセンサのような撮像素子でも、経年変動に因り光物性が変動する。そのため、これら光半導体デバイスが冗長化されて順次切り替えられて用いられる場合，モニタ部として、例えば発光素子と受光素子とを組み合わせたフォトカプラが用いられ、当該フォトカプラを構成する受光素子の検出電流の変化量が測定されても良い。冗長化された素子自体が光半導体デバイスでない場合であっても、モニタ部として、上記フォトカプラのような光半導体デバイスが用いられても良い。
【００４０】
また、本例において、変動予測回路１１の全体，及び、順序決定回路１２中の順位回路４０は、順序決定レジスタ４１に半導体回路１０の優先順序が設定された後においては無用となる。そこで、変動予測回路１１及び順位回路４０は、他の回路部品から着脱自在に構成され、順序決定レジスタ４１に半導体回路１０の優先順序が設定された後においては、電子システム１から取り外されても良い。その場合、例えば、電子システム１の工場出荷前に順序決定レジスタ４１に半導体回路１０の優先順序が設定されるならば、工場から出荷される電子システム１には、変動予測回路１１及び順位回路４０が含まれないこととなる。しかし、変動予測回路１１及び順位回路４０を含む状態で電子システム１が出荷されるならば、電子システム１を最初に起動した時点で初めて順序決定レジスタ４１に優先順序が設定可能になるので、出荷後起動時までの経年劣化の影響を回避できる。
【００４１】
また、本例において、各半導体回路１０の優先順序は順序決定レジスタ４１に登録されているので、順序設定部としての構成がシンプルとなる。しかし、構成が複雑でも許容されるならば、例えば、モニタ回路が出力する切替信号の数をカウントし、カウント値に対応したアドレスに基づいてメモリから機能素子の識別番号を読み出す仕組みであっても良い。
【００４２】
また、本例において、冗長化された素子としての半導体回路１０が電子システム１に含まれるものとして説明された。電子システム１は、例えば、プラント制御，通信制御，電力制御，若しくは機械制御用の制御回路，電源回路，情報処理回路，信号処理回路，センサ，記憶装置，通信装置，表示装置等である。
【符号の説明】
【００４３】
１０    半導体回路
１０ａ  モニタ回路
１１    変動予測回路
１２    順位決定回路
２０    モニタトランジスタ
４０    順位回路
４１    順位決定レジスタ
４４    半導体回路選択デコーダ
【図１】
2012056574.tif 000003
【図２】
2012056574.tif 000004
【図３】
2012056574.tif 000005
【図４】
2012056574.tif 000006
【図５】
2012056574.tif 000007
【図６】
2012056574.tif 000008
【図７】
2012056574.tif 000009
【図８】
2012056574.tif 000010
【図９】
2012056574.tif 000011
【図１０】
2012056574.tif 000012
【図１１】
2012056574.tif 000013
【図１２】
2012056574.tif 000014
【国際調査報告】
2012056574.tif 000015
2012056574.tif 000016
2012056574.tif 000017
2012056574.tif 000018