(57)【要約】  高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器（２１）であって、入力信号を増幅し、高出力の信号を出力する回路である高出力経路（１０ａ）と、入力信号を増幅し、中出力の信号を出力する回路である中出力経路（１００ａ）とを備える。高出力経路（１０ａ）は、入力信号を増幅する高出力用アンプ（１１ａ）と、高出力用アンプ（１１ａ）の出力ノードに接続された出力整合回路（１３ａ）と、出力整合回路（１３ａ）の出力ノードに接続されたスイッチ素子（１４ａ）とを含む。中出力経路（１００ａ）は、入力信号を増幅する中出力用アンプ（１１１）と、中出力用アンプ（１１１）の出力ノードと出力整合回路（１３ａ）の出力ノードとの間に接続されたスイッチ素子（１１４）とを含む。
2012098863.tif 000002
【特許請求の範囲】
【請求項１】
高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器であって、
前記入力信号を増幅し、第１電力の信号を出力する回路である第１出力経路と、
前記入力信号を増幅し、第２電力の信号を出力する回路である第２出力経路とを備え、
前記第１出力経路は、
前記入力信号を増幅する第１アンプと、
前記第１アンプの出力ノードに接続された第１出力整合回路と、
前記第１出力整合回路の出力ノードに接続された第１スイッチ素子とを含み、
前記第２出力経路は、
前記入力信号を増幅する第２アンプと、
前記第２アンプの出力ノードと前記第１スイッチ素子の出力ノードとの間に接続された第２スイッチ素子とを含む
高周波電力増幅器。
【請求項２】
前記第１電力は、前記第２電力より大きく、
前記第１アンプ及び前記第２アンプは、トランジスタで構成され、
前記第１アンプを構成するトランジスタのセルサイズは、第２アンプを構成するトランジスタのセルサイズより大きい
請求項１に記載の高周波電力増幅器。
【請求項３】
前記第１出力整合回路の入力インピーダンスは、前記第２スイッチ素子の入力インピーダンスより低い
請求項１に記載の高周波電力増幅器。
【請求項４】
前記第１出力整合回路の出力インピーダンスは、前記第２アンプの出力インピーダンスと等しい
請求項１に記載の高周波電力増幅器。
【請求項５】
前記第２スイッチ素子は、複数段接続されたトランジスタから構成される
請求項１に記載の高周波電力増幅器。
【請求項６】
前記第２スイッチ素子は、トランジスタと抵抗との並列接続から構成される回路が、複数個、直列に接続されて構成されている
請求項５に記載の高周波電力増幅器。
【請求項７】
前記第１スイッチ素子及び前記第２スイッチ素子は、トランジスタで構成され、
前記第１スイッチ素子のサイズは、前記第２スイッチ素子のサイズより大きい
請求項１に記載の高周波電力増幅器。
【請求項８】
さらに、前記入力信号が入力される入力端子を備え、
前記第２出力経路はさらに、前記入力端子と前記第２アンプの入力ノードとの間に接続された第３スイッチ素子を備える
請求項１に記載の高周波電力増幅器。
【請求項９】
前記第１出力経路はさらに、前記入力端子と前記第１アンプの入力ノードとの間に接続された第４スイッチ素子を備える
請求項８に記載の高周波電力増幅器。
【請求項１０】
さらに、
前記第１スイッチ素子の出力ノードと前記第２スイッチ素子の出力ノードとに接続された出力端子を備える
請求項１に記載の高周波電力増幅器。
【請求項１１】
さらに、
当該高周波電力増幅器からの出力信号を出力するための出力端子と、
前記第１スイッチ素子の出力ノードと前記第２スイッチ素子との接続点と、前記出力端子との間に接続されたコンデンサとを備える
請求項１に記載の高周波電力増幅器。
【請求項１２】
当該高周波電力増幅器は、異なる周波数帯域に対応した複数の前記第１出力経路を備える
請求項１に記載の高周波電力増幅器。
【請求項１３】
前記第１アンプは、前記第１出力整合回路と前記第１スイッチ素子とを介して出力端子に接続され、前記第２アンプは、前記第２スイッチ素子を介して出力端子に接続されていることを特徴とする請求項１に記載の高周波電力増幅器。
【請求項１４】
前記第１アンプの出力インピーダンス及び前記第１出力経路における前記第１出力整合回路の入力インピーダンスは約５Ωであり、前記第１出力経路における前記第１出力整合回路の出力インピーダンス及び前記第２アンプの出力インピーダンスは約５０Ωであることを特徴とする請求項１に記載の高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅器に関し、特に、携帯電話端末をはじめとする移動体通信の送信に好適な広帯域高周波電力増幅器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機などの移動体通信器について、通信容量の確保及び国際ローミングのため、複数の周波数帯域を使用するマルチバンド化の要求が強くなってきている。現在主流の通信システムは、ＧＳＭ（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式を使用した第二世代、及びＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式を採用した第三世代の２つの通信方式である。これらの通信システムの送信に使用される周波数帯域は、１９２０ＭＨｚ−１９８０ＭＨｚのＢａｎｄＩ、１８５０ＭＨｚ−１９１０ＭＨｚのＢａｎｄＩＩ、１７１０ＭＨｚ−１７８５ＭＨｚのＢａｎｄＩＩＩ、１７１０ＭＨｚ−１７５５ＭＨｚのＢａｎｄＩＶ、８２４ＭＨｚ−８４９ＭＨｚのＢａｎｄＶ、８３０ＭＨｚ−８４０ＭＨｚのＢａｎｄＶＩ、８８０ＭＨｚ−９１５ＭＨｚのＢａｎｄＶＩＩＩ、１７４９．９ＭＨｚ−１７８４．９ＭＨｚのＢａｎｄＩＸ、１４２７．９ＭＨｚ−１４５２．９ＭＨｚのＢａｎｄＸＩ等が存在する。通信方式及び通信周波数の組み合わせは携帯電話機が使用される地域によって異なる。【０００３】
このようなマルチバンド携帯電話機では、小型・軽量・長時間通話を実現するために、バッテリーの小型化に加えて、電力消費量のウエイトが高い送信用電力増幅器の高効率化（省電力化）も重要となる。携帯電話端末用の送信用電力増幅器は、高周波特性と電力変換効率に優れるＧａＡｓ高周波トランジスタが主に用いられている。このＧａＡｓ高周波トランジスタには、大別して、電界効果型トランジスタ（以下、ＦＥＴと記す。）とヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴと記す。）とがある。【０００４】
Ｗ−ＣＤＭＡをはじめとするＣＤＭＡ方式では、基地局に到達する高周波電力がほぼ等しくなるように、基地局までの距離や周辺環境に応じて、携帯端末のアンテナから出力する高周波電力を制御する手法が用いられている。一般的には、基地局までの距離が遠い場合には、アンテナからの出力は高く、逆に、その距離が近い場合には、アンテナからの出力は低い。アンテナからの出力は、ＰＡ（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）モジュール（以下、「高周波電力増幅器」という。）の出力を制御することにより行われる。アンテナからの出力は、相対的に低く抑えられて使用される場合が多く、低出力条件における高周波電力増幅器の高効率化を実現することは、電力消費量を低減するために極めて重要なことである。しかしながら、高周波電力増幅器においては、高出力時に電力効率が最も高くなるように設計されている。このために、その出力電力以下においては電力効率が低下する。【０００５】
中出力時及び低出力時の効率を改善する技術として、要求される出力電力に応じて使用する出力経路を切替える高周波電力増幅器が提案されている（特許文献１）。図９は、特許文献１に開示されている高周波電力増幅器２９のブロック図である。【０００６】
以下、この図を参照しながら従来の高周波電力増幅器２９を説明する。なお、以降、同じ要素には同一の符号を付与して説明を行う。この高周波電力増幅器２９は、入力端子１と、出力端子２と、バイアス・制御回路３と、高出力経路１０と、中出力経路１００と、低出力経路１１０と、出力整合回路１３とを備える。【０００７】
まず、高出力経路１０の動作を説明する。入力端子１から入力された高周波電力は入力整合回路１２を通過して高出力用アンプ１１に入力され増幅される。高出力用アンプ１１で増幅された高周波電力の信号は、出力整合回路１３を通過して出力端子２から出力される。【０００８】
次に、中出力経路１００の動作を説明する。入力端子１から入力された高周波電力の信号は入力整合回路１１２を通過して中出力用アンプ１１１に入力される。中出力用アンプ１１１で増幅された高周波電力の信号は、出力整合回路１１３、スイッチ素子１１４、出力整合回路１３を順に通過して出力端子２から出力される。【０００９】
次に、低出力経路１１０の動作を説明する。入力端子１から入力された高周波電力の信号は入力整合回路２１２を通過して低出力用アンプ２１１に入力される。低出力用アンプ２１１で増幅された高周波電力の信号は、出力整合回路２１３、スイッチ素子２１４、出力整合回路１１３、スイッチ素子１１４、出力整合回路１３を順に通過して出力端子２から出力される。なお、入力端子１から入力された高周波電力の信号が３つの出力経路１０、１００及び１１０のいずれで増幅されるかは、バイアス・制御回路３による各アンプ１１、１１１及び２１１へのバイアス電流の制御、及び、スイッチ素子１１４及び２１４への制御により、決定される。【００１０】
このようにして、従来の高周波電力増幅器２９では、要求される出力電力に応じて使用する出力経路が切り替えられる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許出願公開第２００７／０２２２５２３号明細書
【発明の概要】
【００１２】
しかしながら、上記従来の高周波電力増幅器２９の回路構成では、中出力経路１００における出力整合回路１１３及び低出力経路１１０における出力整合回路２１３が必要になるという問題がある。つまり、高出力経路１０の非常に低い出力インピーダンスに応じて、他の出力経路（中出力経路１００及び低出力経路１１０）における出力インピーダンスを最適化するために、それら中出力経路１００及び低出力経路１１０に出力整合回路１１３及び２１３を設けなければならない。各々の出力整合回路１１３及び２１３には、最低でも２つ以上の部品が必要である。一般に、高周波用の整合回路はインダクタやコンデンサで構成されるが、インダクタやコンデンサがもつ周波数特性のために、整合回路の周波数帯域が限定される。そのために、周波数に応じてインダクタやコンデンサの値を最適化しなければならないため、マルチバンド化においては、バンド毎に中出力や低出力の経路（つまり、バンド毎の整合回路）が必要となる。もし、広帯域化のために３つ以上の多数の部品で整合回路を構成した場合には、回路規模がさらに増大し、損失もさらに増大するため、電力効率が低下する。
【００１３】
本発明は、上述の課題に鑑み、回路規模を大きくすることなく、複数の電力の中から選択された一つの電力をもつ信号を出力することができる高周波電力増幅器を提供する。
【００１４】
本発明の高周波電力増幅器の一態様は、高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器であって、入力信号を増幅し、第１電力の信号を出力する回路である第１出力経路と、入力信号を増幅し、第２電力の信号を出力する回路である第２出力経路とを備え、第１出力経路は、入力信号を増幅する第１アンプと、第１アンプの出力ノードに接続された第１出力整合回路と、第１出力整合回路の出力ノードに接続された第１スイッチ素子とを含み、第２出力経路は、入力信号を増幅する第２アンプと、第２アンプの出力ノードと第１出力整合回路の出力ノードとの間に接続された第２スイッチ素子とを含む。これにより、第１出力経路における第１出力整合回路の出力ノードと、第２出力経路における第２アンプの出力ノードとが接続（スイッチ素子を介して接続）されるので、第１アンプと第２アンプの出力電力の相違に対応する出力インピーダンスの違いは、１個の出力整合回路（第１出力整合回路）によって吸収され得る。よって、第２出力経路においては、第２アンプの出力インピーダンスを変換するための出力整合回路が不要となり、回路規模が縮小される。さらに、第２出力経路には、周波数特性を有するインダクタ及びコンデンサから構成される出力整合回路を設ける必要がないことから、広帯域な増幅回路が実現される。
【００１５】
ここで、第１電力及び第２電力の関係の一例として、第１電力が第２電力より大きく、第１アンプ及び第２アンプがトランジスタで構成され、第１アンプを構成するトランジスタのセルサイズが第２アンプを構成するトランジスタのセルサイズより大きくなるように構成してもよい。このときには、第１出力整合回路の入力インピーダンスは、第２スイッチ素子の入力インピーダンスより低くなるように構成したり、第１スイッチ素子及び第２スイッチ素子がトランジスタで構成され、第１スイッチ素子のサイズが第２スイッチ素子のサイズより大きくなるように構成してもよい。これにより、第１出力整合回路の出力インピーダンスが第２アンプの出力インピーダンスと等しくなり、第１出力整合回路の出力インピーダンスと第２アンプの出力インピーダンスとが整合されるので、確実に、第２アンプの出力ノードに出力整合回路を設けることが不要となる。
【００１６】
また、第２スイッチ素子は、複数段接続されたトランジスタから構成されるのが好ましい。具体的には、第２スイッチ素子は、トランジスタと抵抗との並列接続から構成される回路が、複数個、直列に接続されて構成されているのが好ましい。これにより、第１出力経路の出力端子と第２出力経路の第２アンプとの間のアイソレーションを高く維持することができ、第１電力の出力時における出力効率が高く維持される。
【００１７】
また、さらに、入力信号が入力される入力端子を備え、第２出力経路はさらに、入力端子と第２アンプの入力ノードとの間に接続された第３スイッチ素子をそなえてもよい。このとき、第１出力経路はさらに、入力端子と第１アンプの入力ノードとの間に接続された第４スイッチ素子を備えるのが好ましい。これにより、第１出力経路の入力ノードと第２出力経路の入力ノードにおけるアイソレーションを高く維持することができ、入力信号の電力がロスなく、確実に、所望の出力経路に入力される。
【００１８】
また、さらに、第１スイッチ素子の出力ノードと第２スイッチ素子の出力ノードとに接続された出力端子を備えてもよい。このとき、さらに、当該高周波電力増幅器からの出力信号を出力するための出力端子と、第１スイッチ素子の出力ノードと第２スイッチ素子との接続点と、出力端子との間に接続されたコンデンサとを備えるのが好ましい。これにより、第１アンプ又は第２アンプから出力された信号のうち、交流成分だけが出力端子から出力される。
【００１９】
また、当該高周波電力増幅器は、異なる周波数帯域に対応した複数の第１出力経路を備えてもよい。これにより、マルチバンドで、かつ、２つの電力出力に対応した高周波電力増幅器が実現される。
【００２０】
本発明は、要求される出力電力に応じて、複数の出力経路の一つを選択して動作する高周波電力増幅器において、回路規模を小さくすることが可能である。よって、高周波電力増幅器において複数の出力経路を切り替えることが必要とされるマルチバンドの携帯電話機が普及してきた今日において、本発明の実用的価値は極めて高い。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の第１の実施形態に係る高周波電力増幅器のブロック図である。
【図２】図２は、本発明の第１の実施形態に係る高周波電力増幅器の回路図である。
【図３】図３は、本発明の第２の実施形態に係る高周波電力増幅器のブロック図である。
【図４】図４は、本発明の第２の実施形態に係る高周波電力増幅器の回路図である。
【図５】図５は、本発明の第３の実施形態に係る高周波電力増幅器のブロック図である。
【図６】図６は、本発明の第４の実施形態に係る高周波電力増幅器のブロック図である。
【図７】図７は、本発明の第５の実施形態に係る高周波電力増幅器のブロック図である。
【図８】図８は、本発明の第６の実施形態に係る高周波電力増幅器のブロック図である。
【図９】図９は、従来技術の高周波電力増幅器のブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明に係る高周波電力増幅器の実施の形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１は本発明の第１の実施形態に係る高周波電力増幅器２１のブロック図である。図２は第１の実施形態に係る高周波電力増幅器２１の回路構成の一例を示す図である。この高周波電力増幅器２１は、高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器である。入力信号が入力される入力端子１ａと、入力端子１ａに入力された入力信号を増幅し、第１電力（ここでは、高出力電力）の信号を出力する回路である第１出力経路としての高出力経路１０ａとを備える。さらに、入力端子１ａに入力された入力信号を増幅し、第２電力（ここでは、中出力電力）の信号を出力する回路である第２出力経路としての中出力経路１００ａとを備える。さらに、高出力経路１０ａ及び中出力経路１００ａからの出力信号を選択的に出力するための出力端子２ａと、高出力経路１０ａ及び中出力経路１００ａを選択的に動作させる制御をするバイアス・制御回路３ａとを備える。
【００２４】
高出力経路１０ａは、入力端子１ａに接続された第４スイッチ素子としてのスイッチ素子１５ａと、スイッチ素子１５ａの出力ノードに接続された入力整合回路１２ａと、入力整合回路１２ａの出力ノードに接続された第１アンプとしての高出力用アンプ１１ａとを含む。さらに、高出力用アンプ１１ａの出力ノードに接続された第１出力整合回路としての出力整合回路１３ａと、出力整合回路１３ａの出力ノードに接続された第１スイッチ素子としてのスイッチ素子１４ａとを含む。
【００２５】
中出力経路１００ａは、入力端子１ａに接続された第３スイッチ素子としてのスイッチ素子１１５と、スイッチ素子１１５の出力ノードに接続された入力整合回路１１２とを含む。さらに、入力整合回路１１２の出力ノードに接続された第２アンプとしての中出力用アンプ１１１と、中出力用アンプ１１１の出力ノードと出力整合回路１３ａ（ここでは、スイッチ素子１４ａ）の出力ノードとの間に接続された第２スイッチ素子としてのスイッチ素子１１４とを含む。
【００２６】
バイアス・制御回路３ａは、高出力経路１０ａ及び中出力経路１００ａを選択的に動作させる制御をする回路である。具体的には、高出力経路１０ａを動作させる場合には、バイアス・制御回路３ａは、高出力用アンプ１１ａに適切なバイアス電流を供給することで高出力用アンプ１１ａを動作させるともに、スイッチ素子１４ａ及び１５ａをオンさせ、他のアンプ及びスイッチ素子をオフさせる。一方、中出力経路１００ａを動作させる場合には、バイアス・制御回路３ａは、中出力用アンプ１１１に適切なバイアス電流を供給することで中出力用アンプ１１１を動作させるともに、スイッチ素子１１４及び１１５をオンさせ、他のアンプ及びスイッチ素子をオフさせる。
【００２７】
以上のように構成された本実施形態における高周波電力増幅器２１の動作は、次の通りである。
【００２８】
まず、高出力経路１０ａの動作を説明する。高出力経路１０ａでは、入力端子１ａから入力された高周波電力の信号は、スイッチ素子１５ａと入力整合回路１２ａを通過して高出力用アンプ１１ａに入力される。高出力用アンプ１１ａで増幅された高周波電力の信号は、出力整合回路１３ａ、スイッチ素子１４ａを介して出力端子２ａから出力される。
【００２９】
なお、高出力経路１０ａの動作時には、バイアス・制御回路３ａによる制御により、スイッチ素子１４ａ及び１５ａ、高出力用アンプ１１ａがオン動作となり、他のスイッチ素子及びアンプはオフ状態である。高出力用アンプ（ＨＢＴ）１１ａのベース端子には、バイアス・制御回路３ａが接続されており、そのベースに電流が供給される。
【００３０】
次に、中出力経路１００ａの動作を説明する。入力端子１ａから入力された高周波電力の信号はスイッチ素子１１５と入力整合回路１１２を通過して中出力用アンプ１１１に入力される。中出力用アンプ１１１で増幅された高周波電力の信号は、スイッチ素子１１４を介して出力端子２ａから出力される。
【００３１】
なお、中出力経路１００ａの動作時には、中出力用アンプ（ＨＢＴ）１１１のベース端子には、バイアス・制御回路３ａが接続されており、そのベースに電流が供給される。ここで、中出力用アンプ１１１のセルサイズは、出力に応じて最適されており、高出力用アンプ１１ａに比べて小さい。入力端子１ａから入力された高周波電力の信号を中出力経路１００で増幅させる時は、スイッチ素子１１５、１１４、中出力用アンプ１１１がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。
【００３２】
なお、高出力経路１０ａに設けられたスイッチ素子１４ａのサイズ（具体的には、トランジスタのゲート幅）は、より大きな電力を通過させるために、中出力経路１００ａに設けられたスイッチ素子１１４のサイズより大きい。
【００３３】
本実施形態の高周波電力増幅器２１の回路を図２に示す。具体的には、この例において、０ｄＢｍ〜２０ｄＢｍ程度の電力出力の範囲を「中出力」の範囲とし、２１ｄＢｍ〜３０ｄＢｍ程度の電力出力の範囲を「高出力」の範囲としている。出力端子２ａにおける出力インピーダンスは、５０Ωであり、５０Ωの負荷（アンテナ等）に接続される。
【００３４】
高出力用アンプ１１ａは、本実施形態では、ＨＢＴであり、動作時には、バイアス・制御回路３ａからバイアス電流（動作点の設定）により、その出力インピーダンスが５Ωに設定されている。出力整合回路１３ａは、インダクタとコンデンサとから構成され、入力インピーダンスが５Ωで、かつ、出力インピーダンスが５０Ωのインピーダンス変換器である。中出力用アンプ１１１は、本実施形態では、ＨＢＴであり、動作時には、バイアス・制御回路３ａからバイアス電流（動作点の設定）により、その出力インピーダンスが５０Ωに設定されている。なお、アンプにおける出力電力Ｐ、出力信号の振幅電圧Ｖ及び出力インピーダンスＺｏｕｔの間には、Ｐ＝Ｖ２／Ｚｏｕｔの関係、つまり、出力信号の振幅電圧Ｖが一定とすると、出力電力Ｐと出力インピーダンスＺｏｕｔとは反比例の関係にある。したがって、本実施形態では、高出力用アンプ１１ａの出力インピーダンスは５Ωに設定され、中出力用アンプ１１１の出力インピーダンスは５０Ωに設定されている。
【００３５】
このように、本実施形態の高周波電力増幅器２１では、中出力用アンプ１１１の出力インピーダンスが５０Ωに設定され、高周波電力増幅器２１（つまり、出力整合回路１３ａ）の出力インピーダンス（５０Ω）と整合しているので、中出力用アンプ１１１の出力ノードには、出力整合回路が設けられていない。これにより、中出力経路１００ａに出力整合回路が不要となる分だけ、高周波電力増幅器２１の回路規模が縮小される。
【００３６】
また、スイッチ素子１４ａ、１５ａ及び１１５は、本実施形態では、ＦＥＴである。スイッチ素子１１４は、本実施形態では、複数段（ここでは、３段）接続されたＦＥＴから構成される。具体的には、スイッチ素子１１４は、ＦＥＴと抵抗との並列接続から構成される回路が、３個、直列に接続されて構成されている。なお、本図では、スイッチ素子１４ａとスイッチ素子１１４との接続点と出力端子２ａとの間に、電圧切断（ＡＣカップリング）用のコンデンサ４ａが接続されている。
【００３７】
高出力用アンプ１１ａを構成するＨＢＴのコレクタはコレクタ電源端子６ａより３．５Ｖの電圧が供給される。高出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ａより制御信号０Ｖが印加されるため、スイッチ素子１１４はオフ状態となる。また、スイッチ素子１４ａを構成するＦＥＴのゲートにはバイアス・制御回路３ａより３．５Ｖの制御電圧が印加され、スイッチ素子１４ａがオン動作する。
【００３８】
高出力動作時（つまり、２８ｄＢｍの電力を出力する場合）、スイッチ素子１４ａの出力ノードには約８Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１１４は、閾値−０．７Ｖのディプレッション型のＦＥＴが３個で構成される。つまり、スイッチ素子１１４として、電圧切断用のコンデンサ４ａと中出力用アンプ１１１との間に、３段直列に、ＦＥＴと抵抗との並列回路が接続される。このようなスイッチ素子１１４の構成により、高出力経路の出力電圧８Ｖが１／３に分圧されて、スイッチ素子１１４を構成する各ＦＥＴのソース・ドレイン間に印加されるので、電圧切断用のコンデンサ４ａと中出力用アンプ１１１との間には、十分なアイソレーションをとることができる。
【００３９】
一方、中出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ａより制御信号３．５Ｖが印加されるため、スイッチ素子１１４はオン動作する。また、スイッチ素子１４ａを構成するＦＥＴのゲートにはバイアス・制御回路３ａより０Ｖの制御電圧が印加され、スイッチ素子１４ａはオフ動作する。中出力動作時（つまり、１８ｄＢｍの電力を出力する場合）、スイッチ素子１１４の出力ノードには約２．５Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１４ａは、閾値−０．７Ｖのディプレッション型のＦＥＴで構成される。これは、電圧切断用のコンデンサ４ａと高出力用アンプ１１ａとの間に一段のＦＥＴを接続すれば、それらの間には、十分なアイソレーションをとることができるからである。
【００４０】
以上のように、本実施形態における高周波電力増幅器２１では、中出力経路１００ａを構成する中出力用アンプ１１１の出力インピーダンスが、出力端子２ａに要求される出力インピーダンス（５０Ω）と整合しているので、中出力用アンプ１１１と出力端子２ａとの間に出力整合回路が設けられていない。これにより、本実施形態における高周波電力増幅器２１は、中出力経路１００ａに出力整合回路を設けた従来の高周波電力増幅器に比べ、回路規模が小さくなる。さらに、本実施形態における高周波電力増幅器２１によれば、中出力経路１００ａに周波数依存をもつ出力整合回路を設ける必要がないので、広帯域化と中出力時の電力効率が向上される。
【００４１】
（第２の実施形態）
図３は本発明の第２の実施形態に係る高周波電力増幅器２２のブロック図である。図４は第２の実施形態に係る高周波電力増幅器２２の回路構成の一例を示す図である。本実施形態における高周波電力増幅器２２は、基本的には、第１の実施形態と同様の構成を備えるが、異なる２つの周波数帯域に対応した２つの高出力経路１０ａ及び１０ｂを備える点で、第１の実施形態における高周波電力増幅器２１と異なる。以下、第１の実施形態と異なる点について、説明する。
【００４２】
高出力経路１０ｂは、高出力経路１０ａとは異なる周波数帯域の信号を増幅する回路である。入力端子１ａに接続された第４スイッチ素子としてのスイッチ素子１５ｂと、スイッチ素子１５ｂの出力ノードに接続された入力整合回路１２ｂと、入力整合回路１２ｂの出力ノードに接続された第１アンプとしての高出力用アンプ１１ｂとを含む。さらに、高出力用アンプ１１ｂの出力ノードに接続された第１出力整合回路としての出力整合回路１３ｂと、出力整合回路１３ｂの出力ノードに接続された第１スイッチ素子としてのスイッチ素子１４ｂとを含む。
【００４３】
中出力経路１００ａは、２つの高出力経路１０ａ及び１０ｂに対応する２つの周波数帯域の信号を増幅することができる、中出力用の広帯域な増幅経路である。
【００４４】
バイアス・制御回路３ｂは、高出力経路１０ａ及び１０ｂ並びに中出力経路１００ａを選択的に動作させる制御をする回路である。具体的には、高出力経路１０ｂを動作させる場合には、バイアス・制御回路３ｂは、高出力用アンプ１１ｂに適切なバイアス電流を供給することで高出力用アンプ１１ｂを動作させるともに、スイッチ素子１４ｂ及び１５ｂをオンさせ、他のアンプ及びスイッチ素子をオフさせる。高出力経路１０ａを動作させる場合、及び、中出力経路１００ａを動作させる場合については、第１の実施形態と同様である。
【００４５】
以上のように構成された本実施形態における高周波電力増幅器２２の動作は、次の通りである。まず、高出力経路の動作を説明する。高出力経路１０ａでは、入力端子１ａから入力された高周波電力の信号は、スイッチ素子１５ａと入力整合回路１２ａを通過して高出力用アンプ１１ａに入力される。高出力用アンプ１１ａで増幅された高周波電力の信号は、出力整合回路１３ａ、スイッチ素子１４ａ、電圧切断用のコンデンサ４ａを介して出力端子２ａから出力される。
【００４６】
なお、高出力経路１０ａの動作時には、バイアス・制御回路３ｂによる制御により、スイッチ素子１５ａ、１４ａ、高出力用アンプ１１ａ、がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。高出力用アンプ（ＨＢＴ）１１ａのベース端子には、バイアス・制御回路３ｂが接続されており、そのベースに電流を供給される。
【００４７】
一方、高出力経路１０ｂは、バイアス・制御回路３ｂによる制御の下で、高出力経路１０ａと異なる周波数の高周波信号が入力端子１ａに入力された場合に動作する。高周波電力の信号は、スイッチ素子１５ｂと入力整合回路１２ｂを通過して高出力用アンプ１１ｂに入力される。高出力用アンプ１１ｂで増幅された高周波電力の信号は、出力整合回路１３ｂ、スイッチ素子１４ｂ、電圧切断用のコンデンサ４ａを介して出力端子２ａから出力される。
【００４８】
なお、高出力経路１０ｂの動作時には、バイアス・制御回路３ｂによる制御により、スイッチ素子１５ｂ、１４ｂ、高出力用アンプ１１ｂ、がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。高出力用アンプ（ＨＢＴ）１１ｂのベース端子には、バイアス・制御回路３ｂが接続されており、そのベースに電流を供給される。
【００４９】
次に、中出力経路１００ａの動作を説明する。入力端子１ａから入力された高周波電力の信号はスイッチ素子１１５と入力整合回路１１２を通過して中出力用アンプ１１１に入力される。中出力用アンプ１１１で増幅された高周波電力の信号は、スイッチ素子１１４、電圧切断用のコンデンサ４ａを順に通過して出力端子２ａから出力される。
【００５０】
なお、中出力経路１００ａの動作時には、中出力用アンプ（ＨＢＴ）１１１のベース端子には、バイアス・制御回路３ｂが接続されており、そのベースに電流を供給される。ここで、中出力用アンプ１１１のセルサイズは、出力に応じて最適されており、高出力用アンプ１１ａ及び１１ｂに比べて小さい。入力端子１ａから入力された高周波電力の信号を中出力経路１００で増幅させる時は、スイッチ素子１１５、１１４、中出力用アンプ１１１がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。つまり、中出力経路１００ａを動作させるときは、高出力経路１０ａに対応した周波数の高周波信号が入力端子１ａに入力された場合であっても、高出力経路１０ｂに対応した周波数の高周波信号が入力端子１ａに入力された場合であっても、スイッチ素子１１５、１１４、中出力用アンプ１１１がオン状態となり、他のスイッチ素子、及びアンプはオフ状態である。
【００５１】
本発明の第２の実施形態の高周波電力増幅器２２の回路を図４に示す。具体的には、この例において、０ｄＢｍ〜２０ｄＢｍ程度の電力出力の範囲を「中出力」の範囲とし、２１ｄＢｍ〜３０ｄＢｍ程度の電力出力の範囲を「高出力」の範囲としている。出力端子２ａにおける出力インピーダンスは、５０Ωであり、５０Ωの負荷（アンテナ等）に接続される。
【００５２】
高出力用アンプ１１ｂは、本実施形態では、ＨＢＴであり、動作時には、バイアス・制御回路３ｂからバイアス電流（動作点の設定）により、その出力インピーダンスが５Ωに設定されている。出力整合回路１３ｂは、インダクタとコンデンサとから構成され、入力インピーダンスが５Ωで、かつ、出力インピーダンスが５０Ωのインピーダンス変換器である。
【００５３】
なお、本実施形態では、スイッチ素子１５ａ、１５ｂは、１個のＦＥＴであるが、スイッチ素子１４ａ及び１４ｂは、スイッチ素子１１４と同様に、複数段（ここでは、３段）接続されたＦＥＴから構成される。
【００５４】
高出力用アンプ１１ａ及び１１ｂを構成するＨＢＴのコレクタはコレクタ電源端子６ａ及び６ｂより３．５Ｖの電圧が供給される。高出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ｂより制御信号０Ｖが印加されるため、スイッチ素子１１４はオフ状態となる。また、スイッチ素子１４ａ及び１４ｂを構成する３個のＦＥＴのゲートには、入力信号の周波数に応じて、選択的（スイッチ素子１４ａ及び１４ｂの一方）に、バイアス・制御回路３ｂより３．５Ｖの制御電圧が印加され、スイッチ素子１４ａ又は１４ｂがオン動作する。
【００５５】
高出力経路１０ａによる高出力動作時（つまり、２８ｄＢｍの電力を出力する場合）、スイッチ素子１４ａの出力ノードには約８Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１１４は、閾値−０．７Ｖのディプレッション型のＦＥＴが３個で構成される。つまり、スイッチ素子１１４として、電圧切断用のコンデンサ４ａと中出力用アンプ１１１の間に３段直列に、ＦＥＴと抵抗との並列回路が接続される。このようなスイッチ素子１１４の構成により、高出力経路の出力電圧８Ｖが１／３に分圧されて、スイッチ素子１１４を構成する各ＦＥＴのソース・ドレイン間に印加されるので、電圧切断用のコンデンサ４ａと中出力用アンプ１１１との間には、十分なアイソレーションをとることができる。このように、高出力経路１０ａが動作している場合には、高出力経路１０ｂは、中出力経路１００ａと同様に、オフ状態である。スイッチ素子１４ｂは、スイッチ素子１１４と同様の構成を有し、３段直列、ＦＥＴと抵抗との並列回路が接続された構成を有する。これにより、電圧切断用のコンデンサ４ａと高出力用アンプ１１ｂとの間についても、十分なアイソレーションがとれる。
【００５６】
なお、高出力経路１０ｂの動作時については、高出力経路１０ａと異なった周波数が入力されることを除いて、その動作は、高出力経路１０ａの動作と同様なため、その説明を省略する。
【００５７】
一方、中出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ｂより制御信号３．５Ｖが印加されるため、スイッチ素子１１４はオン動作する。また、スイッチ素子１４ａを構成する３個のＦＥＴ及びスイッチ素子１４ｂを構成する３個のＦＥＴのゲートにはバイアス・制御回路３ｂより０Ｖの制御電圧が印加され、スイッチ素子１４ａ及び１４ｂはオフ動作する。中出力動作時（つまり、１８ｄＢｍの電力を出力する場合）、スイッチ素子１１４の出力ノードには約２．５Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１４ａ及び１４ｂは、閾値−０．７Ｖのディプレッション型のＦＥＴ３個で構成される。このように、電圧切断用のコンデンサ４ａと高出力用アンプ１１ａとの間、及び、電圧切断用のコンデンサ４ａと高出力用アンプ１１ｂとの間に、３段のＦＥＴが接続されているため、それらの間には、十分なアイソレーションをとることができる。
【００５８】
このように、本実施形態における高周波電力増幅器２２では、中出力経路１００ａには、中出力用アンプ（トランジスタ）１１１のコレクタに容量やインダクタで構成された整合回路がないため、中出力経路１００ａで増幅する信号の周波数が限定されない。よって、高出力経路１０ａに対応した周波数の信号だけでなく、高出力経路１０ｂに対応した周波数の信号についても、中出力経路１００ａで増幅が出来るため、中出力経路１００ａは、広帯域の使用が可能である。
【００５９】
（第３の実施形態）
図５は本発明の第３の実施形態に係る高周波電力増幅器２３のブロック図である。本実施形態における高周波電力増幅器２３は、基本的には、第１及び第２の実施形態と同様の構成を備えるが、異なるＭ（≧３）個の周波数帯域に対応したＭ個の高出力経路１０ａ、１０ｂ、〜１０ｚを備える点で、１個の高出力経路を備える第１の実施形態、及び、２個の高出力経路を備える第２の実施形態と異なる。つまり、本実施形態の構成は、第１及び第２の実施形態と比較して、高出力経路の個数が異なる。
【００６０】
したがって、高出力経路の高出力用アンプ１１ａ、１１ｂ、〜１１ｚに入力される高周波信号の周波数は夫々異なる。
【００６１】
中出力経路１００ａは、Ｍ個の高出力経路１０ａ、１０ｂ、〜１０ｚに対応するＭ個の周波数帯域の信号を増幅することができる中出力用の広帯域な増幅経路である。
【００６２】
バイアス・制御回路３ｃは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ａを選択的に動作させる制御をする回路である。制御対象の高出力経路が増加している点だけ、第２の実施形態と異なる。
【００６３】
以上のように構成された本実施形態における高周波電力増幅器２３の動作は、高出力経路が増加している点を除いて第２の実施形態と同様であるため、その説明を省略する。
【００６４】
（第４の実施形態）
図６は本発明の第４の実施形態に係る高周波電力増幅器２４のブロック図である。本実施形態における高周波電力増幅器２４は、基本的には、第３の実施形態と同様の構成を備える。しかし、高出力経路１０ａ、１０ｂ、〜１０ｚ（つまり、異なるＭ個の周波数帯域）に対応したＭ個の出力端子２ａ、２ｂ、〜２ｚを備える点で、１個の出力端子２ａを備える第３の実施形態と異なる。本実施形態の構成は、第３の実施形態と比較して、出力端子の個数が異なる。
【００６５】
中出力経路１００ｂは、第３の実施形態と同様に、Ｍ個の高出力経路１０ａ、１０ｂ、〜１０ｚに対応するＭ個の周波数帯域の信号を増幅することができる中出力用の広帯域な増幅経路であるが、Ｍ個の出力端子２ａ、２ｂ、〜２ｚに対応したＭ個のスイッチ素子１１４ａ、１１４ｂ、〜１１４ｚとを含む点で、第３の実施形態における中出力経路１００ａと異なる。
【００６６】
バイアス・制御回路３ｄは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ｂを選択的に動作させる制御をする回路である。このバイアス・制御回路３ｄは、中出力経路１００ｂを動作させる場合には、第３の実施形態における制御に加えて、入力された周波数（Ｍ個の周波数帯域のいずれか）に応じて、対応するスイッチ素子１１４ａ、１１４ｂ、〜１１４ｚのいずれかをオンさせる制御をする。
【００６７】
以上のように構成された本実施形態における高周波電力増幅器２４の動作は、中出力経路１００ｂを選択した場合に、対応するスイッチ素子１１４ａ、１１４ｂ、〜１１４ｚのいずれかをオンさせる制御が追加される点を除いて、第３の実施形態と同様であるため、その説明を省略する。
【００６８】
（第５の実施形態）
図７は本発明の第５の実施形態に係る高周波電力増幅器２５のブロック図である。本実施形態における高周波電力増幅器２５は、基本的には、第４の実施形態と同様の構成を備えるが、高出力経路１０ａ、１０ｂ、〜１０ｚ（つまり、異なるＭ個の周波数帯域）に対応したＭ個の入力端子１ａ、１ｂ、〜１ｚを備える点で、１個の入力端子１ａを備える第４の実施形態と異なる。本実施形態の構成は、第４の実施形態と比較して、入力端子の個数が異なる。
【００６９】
中出力経路１００ｃは、第４の実施形態と同様に、Ｍ個の高出力経路１０ａ、１０ｂ、〜１０ｚに対応するＭ個の周波数帯域の信号を増幅することができる中出力用の広帯域な増幅経路であるが、Ｍ個の入力端子１ａ、１ｂ、〜１ｚに対応したＭ個のスイッチ素子１１５ａ、１１５ｂ、〜１１５ｚを含む点で、第４の実施形態における中出力経路１００ｂと異なる。
【００７０】
バイアス・制御回路３ｅは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ｃを選択的に動作させる制御をする回路である。このバイアス・制御回路３ｅは、中出力経路１００ｃを動作させる場合には、第４の実施形態における制御に加えて、入力された周波数（Ｍ個の周波数帯域のいずれか）に応じて、対応するスイッチ素子１１５ａ、１１５ｂ、〜１１５ｚのいずれかをオンさせる制御をする。
【００７１】
以上のように構成された本実施形態における高周波電力増幅器２５の動作は、中出力経路１００ｃを選択した場合に、対応するスイッチ素子１１５ａ、１１５ｂ、〜１１５ｚのいずれかをオンさせる制御が追加される点を除いて、第４の実施形態と同様であるため、その説明省略する。
【００７２】
（第６の実施形態）
図８は本発明の第６の実施形態に係る高周波電力増幅器２６のブロック図である。本実施形態における高周波電力増幅器２６は、基本的には、第５の実施形態と同様の構成を備える。しかし、各高出力経路１０ａ、１０ｂ、〜１０ｚがＭ個の入力用のスイッチ素子１５ａ、１５ｂ、〜１５ｚを備える点で、各高出力経路１０ａ、１０ｂ、〜１０ｚが入力用のスイッチ素子を備えない第５の実施形態と異なる。本実施形態では、高出力経路１０ａ、１０ｂ、〜１０ｚと中出力経路１００ｃのアイソレーションをより高くするため、入力端子１ａ、１ｂ、〜１ｚと高出力経路１０ａ、１０ｂ、〜１０ｚの入力整合回路１２ａ、１２ｂ、〜１２ｚとの間に、スイッチ素子１５ａ、１５ｂ、〜１５ｚが夫々接続されている。
【００７３】
バイアス・制御回路３ｆは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ｃを選択的に動作させる制御をする回路である。このバイアス・制御回路３ｆは、高出力経路１０ａ、１０ｂ、〜１０ｚを動作させる場合には、第５の実施形態における制御に加えて、入力された周波数（Ｍ個の周波数帯域のいずれか）に応じて、対応するスイッチ素子１５ａ、１５ｂ、〜１５ｚのいずれかをオンさせる制御をする。
【００７４】
以上のように構成された本実施形態における高周波電力増幅器２５の動作は、高出力経路１０ａ、１０ｂ、〜１０ｚを選択した場合に、対応するスイッチ素子１５ａ、１５ｂ、〜１５ｚのいずれかをオンさせる制御が追加される点を除いて、第５の実施形態と同様であるため、その省略する。
【００７５】
以上、本発明に係る高周波電力増幅器について、第１〜第６の実施形態を用いて説明したが、本発明は、このような実施形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施形態の構成要素を任意に組み合わせて実現される形態も、本発明に含まれる。
【００７６】
また、上記実施の形態では、高周波電力増幅器は、高出力経路と中出力経路とから構成されたが、従来の高周波電力増幅器のように、低出力経路を備えてもよい。その低出力経路は、従来の低出力経路と同様の構成であってもよいし、上記実施形態における中出力経路と同様の構成（出力整合回路をもたない構成）であってもよい。
【００７７】
また、上記実施形態では、高出力用アンプの出力インピーダンス及び高出力経路における出力整合回路の入力インピーダンスが５Ωであり、高出力経路における出力整合回路の出力インピーダンス及び中出力用アンプの出力インピーダンスが５０Ωであったが、本発明は、このようなインピーダンスに限定されるものではない。例えば、高出力経路における出力整合回路の出力インピーダンス及び中出力用アンプの出力インピーダンスが７５Ωであってもよい。高出力経路における出力整合回路の出力インピーダンスと、中出力用アンプの出力インピーダンスとが整合している限り、中出力経路における出力整合回路が不要になり、本発明の目的が達成されるからである。
【産業上の利用可能性】
【００７８】
本発明は、高周波電力増幅器として、特に、中出力経路において広帯域かつ高効率化を実現することができので、携帯電話端末をはじめとする移動体通信の送信装置に用いられる高周波電力増幅器として有用である。
【符号の説明】
【００７９】
１，１ａ，１ｂ，１ｚ    入力端子
２，２ａ，２ｂ，２ｚ    出力端子
３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ    バイアス・制御回路
４ａ，４ｂ，４ｚ    コンデンサ
６ａ，６ｂ，６ｚ    コレクタ電源端子
１０，１０ａ，１０ｂ，１０ｚ    高出力経路
１１，１１ａ，１１ｂ，１１ｚ    高出力用アンプ
１２，１２ａ，１２ｂ，１２ｚ    入力整合回路
１１２，２１２    入力整合回路
１３，１３ａ，１３ｂ，１３ｚ，１１３，２１３    出力整合回路
１４ａ，１４ｂ，１４ｚ    スイッチ素子
１５ａ，１５ｂ，１５ｚ    スイッチ素子
１１４，１１４ａ，１１４ｂ，１１４ｚ    スイッチ素子
１１５，１１５ａ，１１５ｂ，１１５ｚ    スイッチ素子
２１４    スイッチ素子
２１，２２，２３，２４，２５，２６，２９    高周波電力増幅器
１００，１００ａ，１００ｂ，１００ｃ    中出力経路
１１０    低出力経路
１１１    中出力用アンプ
２１１    低出力用アンプ
【図１】
2012098863.tif 000003
【図２】
2012098863.tif 000004
【図３】
2012098863.tif 000005
【図４】
2012098863.tif 000006
【図５】
2012098863.tif 000007
【図６】
2012098863.tif 000008
【図７】
2012098863.tif 000009
【図８】
2012098863.tif 000010
【図９】
2012098863.tif 000011
【手続補正書】
【提出日】平成25年6月13日(2013.6.13)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅器に関し、特に、携帯電話端末をはじめとする移動体通信の送信に好適な広帯域高周波電力増幅器に関するものである。
【背景技術】
【０００２】
近年、携帯電話機などの移動体通信器について、通信容量の確保及び国際ローミングのため、複数の周波数帯域を使用するマルチバンド化の要求が強くなってきている。現在主流の通信システムは、ＧＳＭ（登録商標）（Ｇｌｏｂａｌ  Ｓｙｓｔｅｍ  ｆｏｒ  Ｍｏｂｉｌｅ  Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）方式を使用した第二世代、及びＣＤＭＡ（Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）方式を採用した第三世代の２つの通信方式である。これらの通信システムの送信に使用される周波数帯域は、１９２０ＭＨｚ−１９８０ＭＨｚのＢａｎｄＩ、１８５０ＭＨｚ−１９１０ＭＨｚのＢａｎｄＩＩ、１７１０ＭＨｚ−１７８５ＭＨｚのＢａｎｄＩＩＩ、１７１０ＭＨｚ−１７５５ＭＨｚのＢａｎｄＩＶ、８２４ＭＨｚ−８４９ＭＨｚのＢａｎｄＶ、８３０ＭＨｚ−８４０ＭＨｚのＢａｎｄＶＩ、８８０ＭＨｚ−９１５ＭＨｚのＢａｎｄＶＩＩＩ、１７４９．９ＭＨｚ−１７８４．９ＭＨｚのＢａｎｄＩＸ、１４２７．９ＭＨｚ−１４５２．９ＭＨｚのＢａｎｄＸＩ等が存在する。通信方式及び通信周波数の組み合わせは携帯電話機が使用される地域によって異なる。
【０００３】
このようなマルチバンド携帯電話機では、小型・軽量・長時間通話を実現するために、バッテリーの小型化に加えて、電力消費量のウエイトが高い送信用電力増幅器の高効率化（省電力化）も重要となる。携帯電話端末用の送信用電力増幅器は、高周波特性と電力変換効率に優れるＧａＡｓ高周波トランジスタが主に用いられている。このＧａＡｓ高周波トランジスタには、大別して、電界効果型トランジスタ（以下、ＦＥＴと記す。）とヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴと記す。）とがある。
【０００４】
Ｗ−ＣＤＭＡをはじめとするＣＤＭＡ方式では、基地局に到達する高周波電力がほぼ等しくなるように、基地局までの距離や周辺環境に応じて、携帯端末のアンテナから出力する高周波電力を制御する手法が用いられている。一般的には、基地局までの距離が遠い場合には、アンテナからの出力は高く、逆に、その距離が近い場合には、アンテナからの出力は低い。アンテナからの出力は、ＰＡ（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）モジュール（以下、「高周波電力増幅器」という。）の出力を制御することにより行われる。アンテナからの出力は、相対的に低く抑えられて使用される場合が多く、低出力条件における高周波電力増幅器の高効率化を実現することは、電力消費量を低減するために極めて重要なことである。しかしながら、高周波電力増幅器においては、高出力時に電力効率が最も高くなるように設計されている。このために、その出力電力以下においては電力効率が低下する。
【０００５】
中出力時及び低出力時の効率を改善する技術として、要求される出力電力に応じて使用する出力経路を切替える高周波電力増幅器が提案されている（特許文献１）。図９は、特許文献１に開示されている高周波電力増幅器２９のブロック図である。
【０００６】
以下、この図を参照しながら従来の高周波電力増幅器２９を説明する。なお、以降、同じ要素には同一の符号を付与して説明を行う。この高周波電力増幅器２９は、入力端子１と、出力端子２と、バイアス・制御回路３と、高出力経路１０と、中出力経路１００と、低出力経路１１０と、出力整合回路１３とを備える。
【０００７】
まず、高出力経路１０の動作を説明する。入力端子１から入力された高周波電力信号は入力整合回路１２を通過して高出力用アンプ１１に入力され増幅される。高出力用アンプ１１で増幅された高周波電力の信号は、出力整合回路１３を通過して出力端子２から出力される。
【０００８】
次に、中出力経路１００の動作を説明する。入力端子１から入力された高周波電力の信号は入力整合回路１１２を通過して中出力用アンプ１１１に入力される。中出力用アンプ１１１で増幅された高周波電力の信号は、出力整合回路１１３、スイッチ素子１１４、出力整合回路１３を順に通過して出力端子２から出力される。
【０００９】
次に、低出力経路１１０の動作を説明する。入力端子１から入力された高周波電力の信号は入力整合回路２１２を通過して低出力用アンプ２１１に入力される。低出力用アンプ２１１で増幅された高周波電力の信号は、出力整合回路２１３、スイッチ素子２１４、出力整合回路１１３、スイッチ素子１１４、出力整合回路１３を順に通過して出力端子２から出力される。なお、入力端子１から入力された高周波電力の信号が３つの出力経路１０、１００及び１１０のいずれで増幅されるかは、バイアス・制御回路３による各アンプ１１、１１１及び２１１へのバイアス電流の制御、及び、スイッチ素子１１４及び２１４への制御により、決定される。
【００１０】
このようにして、従来の高周波電力増幅器２９では、要求される出力電力に応じて使用する出力経路が切り替えられる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許出願公開第２００７／０２２２５２３号明細書
【発明の概要】
【００１２】
しかしながら、上記従来の高周波電力増幅器２９の回路構成では、中出力経路１００における出力整合回路１１３及び低出力経路１１０における出力整合回路２１３が必要になるという問題がある。つまり、高出力経路１０の非常に低い出力インピーダンスに応じて、他の出力経路（中出力経路１００及び低出力経路１１０）における出力インピーダンスを最適化するために、それら中出力経路１００及び低出力経路１１０に出力整合回路１１３及び２１３を設けなければならない。各々の出力整合回路１１３及び２１３には、最低でも２つ以上の部品が必要である。一般に、高周波用の整合回路はインダクタやコンデンサで構成されるが、インダクタやコンデンサがもつ周波数特性のために、整合回路の周波数帯域が限定される。そのために、周波数に応じてインダクタやコンデンサの値を最適化しなければならないため、マルチバンド化においては、バンド毎に中出力や低出力の経路（つまり、バンド毎の整合回路）が必要となる。もし、広帯域化のために３つ以上の多数の部品で整合回路を構成した場合には、回路規模がさらに増大し、損失もさらに増大するため、電力効率が低下する。
【００１３】
本発明は、上述の課題に鑑み、回路規模を大きくすることなく、複数の電力の中から選択された一つの電力をもつ信号を出力することができる高周波電力増幅器を提供する。
【００１４】
本発明の高周波電力増幅器の一態様は、高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器であって、入力信号を増幅し、第１電力の信号を出力する回路である第１出力経路と、入力信号を増幅し、第２電力の信号を出力する回路である第２出力経路とを備え、第１出力経路は、入力信号を増幅する第１アンプと、第１アンプの出力ノードに接続された第１出力整合回路と、第１出力整合回路の出力ノードに接続された第１スイッチ素子とを含み、第２出力経路は、入力信号を増幅する第２アンプと、第２アンプの出力ノードと第１出力整合回路の出力ノードとの間に接続された第２スイッチ素子とを含む。これにより、第１出力経路における第１出力整合回路の出力ノードと、第２出力経路における第２アンプの出力ノードとが接続（スイッチ素子を介して接続）されるので、第１アンプと第２アンプの出力電力の相違に対応する出力インピーダンスの違いは、１個の出力整合回路（第１出力整合回路）によって吸収され得る。よって、第２出力経路においては、第２アンプの出力インピーダンスを変換するための出力整合回路が不要となり、回路規模が縮小される。さらに、第２出力経路には、周波数特性を有するインダクタ及びコンデンサから構成される出力整合回路を設ける必要がないことから、広帯域な増幅回路が実現される。
【００１５】
ここで、第１電力及び第２電力の関係の一例として、第１電力が第２電力より大きく、第１アンプ及び第２アンプがトランジスタで構成され、第１アンプを構成するトランジスタのセルサイズが第２アンプを構成するトランジスタのセルサイズより大きくなるように構成してもよい。このときには、第１出力整合回路の入力インピーダンスは、第２スイッチ素子の入力インピーダンスより低くなるように構成したり、第１スイッチ素子及び第２スイッチ素子がトランジスタで構成され、第１スイッチ素子のサイズが第２スイッチ素子のサイズより大きくなるように構成してもよい。これにより、第１出力整合回路の出力インピーダンスが第２アンプの出力インピーダンスと等しくなり、第１出力整合回路の出力インピーダンスと第２アンプの出力インピーダンスとが整合されるので、確実に、第２アンプの出力ノードに出力整合回路を設けることが不要となる。
【００１６】
また、第２スイッチ素子は、複数段接続されたトランジスタから構成されるのが好ましい。具体的には、第２スイッチ素子は、トランジスタと抵抗との並列接続から構成される回路が、複数個、直列に接続されて構成されているのが好ましい。これにより、第１出力経路の出力端子と第２出力経路の第２アンプとの間のアイソレーションを高く維持することができ、第１電力の出力時における出力効率が高く維持される。
【００１７】
また、さらに、入力信号が入力される入力端子を備え、第２出力経路はさらに、入力端子と第２アンプの入力ノードとの間に接続された第３スイッチ素子をそなえてもよい。このとき、第１出力経路はさらに、入力端子と第１アンプの入力ノードとの間に接続された第４スイッチ素子を備えるのが好ましい。これにより、第１出力経路の入力ノードと第２出力経路の入力ノードにおけるアイソレーションを高く維持することができ、入力信号の電力がロスなく、確実に、所望の出力経路に入力される。
【００１８】
また、さらに、第１スイッチ素子の出力ノードと第２スイッチ素子の出力ノードとに接続された出力端子を備えてもよい。このとき、さらに、当該高周波電力増幅器からの出力信号を出力するための出力端子と、第１スイッチ素子の出力ノードと第２スイッチ素子との接続点と、出力端子との間に接続されたコンデンサとを備えるのが好ましい。これにより、第１アンプ又は第２アンプから出力された信号のうち、交流成分だけが出力端子から出力される。
【００１９】
また、当該高周波電力増幅器は、異なる周波数帯域に対応した複数の第１出力経路を備えてもよい。これにより、マルチバンドで、かつ、２つの電力出力に対応した高周波電力増幅器が実現される。
【００２０】
本発明は、要求される出力電力に応じて、複数の出力経路の一つを選択して動作する高周波電力増幅器において、回路規模を小さくすることが可能である。よって、高周波電力増幅器において複数の出力経路を切り替えることが必要とされるマルチバンドの携帯電話機が普及してきた今日において、本発明の実用的価値は極めて高い。
【図面の簡単な説明】
【００２１】
【図１】図１は、本発明の第１の実施形態に係る高周波電力増幅器のブロック図である。
【図２】図２は、本発明の第１の実施形態に係る高周波電力増幅器の回路図である。
【図３】図３は、本発明の第２の実施形態に係る高周波電力増幅器のブロック図である。
【図４】図４は、本発明の第２の実施形態に係る高周波電力増幅器の回路図である。
【図５】図５は、本発明の第３の実施形態に係る高周波電力増幅器のブロック図である。
【図６】図６は、本発明の第４の実施形態に係る高周波電力増幅器のブロック図である。
【図７】図７は、本発明の第５の実施形態に係る高周波電力増幅器のブロック図である。
【図８】図８は、本発明の第６の実施形態に係る高周波電力増幅器のブロック図である。
【図９】図９は、従来技術の高周波電力増幅器のブロック図である。
【発明を実施するための形態】
【００２２】
以下、本発明に係る高周波電力増幅器の実施の形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１は本発明の第１の実施形態に係る高周波電力増幅器２１のブロック図である。図２は第１の実施形態に係る高周波電力増幅器２１の回路構成の一例を示す図である。この高周波電力増幅器２１は、高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器である。入力信号が入力される入力端子１ａと、入力端子１ａに入力された入力信号を増幅し、第１電力（ここでは、高出力電力）の信号を出力する回路である第１出力経路としての高出力経路１０ａとを備える。さらに、入力端子１ａに入力された入力信号を増幅し、第２電力（ここでは、中出力電力）の信号を出力する回路である第２出力経路としての中出力経路１００ａとを備える。さらに、高出力経路１０ａ及び中出力経路１００ａからの出力信号を選択的に出力するための出力端子２ａと、高出力経路１０ａ及び中出力経路１００ａを選択的に動作させる制御をするバイアス・制御回路３ａとを備える。
【００２４】
高出力経路１０ａは、入力端子１ａに接続された第４スイッチ素子としてのスイッチ素子１５ａと、スイッチ素子１５ａの出力ノードに接続された入力整合回路１２ａと、入力整合回路１２ａの出力ノードに接続された第１アンプとしての高出力用アンプ１１ａとを含む。さらに、高出力用アンプ１１ａの出力ノードに接続された第１出力整合回路としての出力整合回路１３ａと、出力整合回路１３ａの出力ノードに接続された第１スイッチ素子としてのスイッチ素子１４ａとを含む。
【００２５】
中出力経路１００ａは、入力端子１ａに接続された第３スイッチ素子としてのスイッチ素子１１５と、スイッチ素子１１５の出力ノードに接続された入力整合回路１１２とを含む。さらに、入力整合回路１１２の出力ノードに接続された第２アンプとしての中出力用アンプ１１１と、中出力用アンプ１１１の出力ノードと出力整合回路１３ａ（ここでは、スイッチ素子１４ａ）の出力ノードとの間に接続された第２スイッチ素子としてのスイッチ素子１１４とを含む。
【００２６】
バイアス・制御回路３ａは、高出力経路１０ａ及び中出力経路１００ａを選択的に動作させる制御をする回路である。具体的には、高出力経路１０ａを動作させる場合には、バイアス・制御回路３ａは、高出力用アンプ１１ａに適切なバイアス電流を供給することで高出力用アンプ１１ａを動作させるともに、スイッチ素子１４ａ及び１５ａをオンさせ、他のアンプ及びスイッチ素子をオフさせる。一方、中出力経路１００ａを動作させる場合には、バイアス・制御回路３ａは、中出力用アンプ１１１に適切なバイアス電流を供給することで中出力用アンプ１１１を動作させるともに、スイッチ素子１１４及び１１５をオンさせ、他のアンプ及びスイッチ素子をオフさせる。
【００２７】
以上のように構成された本実施形態における高周波電力増幅器２１の動作は、次の通りである。
【００２８】
まず、高出力経路１０ａの動作を説明する。高出力経路１０ａでは、入力端子１ａから入力された高周波電力の信号は、スイッチ素子１５ａと入力整合回路１２ａを通過して高出力用アンプ１１ａに入力される。高出力用アンプ１１ａで増幅された高周波電力の信号は、出力整合回路１３ａ、スイッチ素子１４ａを介して出力端子２ａから出力される。
【００２９】
なお、高出力経路１０ａの動作時には、バイアス・制御回路３ａによる制御により、スイッチ素子１４ａ及び１５ａ、高出力用アンプ１１ａがオン動作となり、他のスイッチ素子及びアンプはオフ状態である。高出力用アンプ（ＨＢＴ）１１ａのベース端子には、バイアス・制御回路３ａが接続されており、そのベースに電流が供給される。
【００３０】
次に、中出力経路１００ａの動作を説明する。入力端子１ａから入力された高周波電力の信号はスイッチ素子１１５と入力整合回路１１２を通過して中出力用アンプ１１１に入力される。中出力用アンプ１１１で増幅された高周波電力の信号は、スイッチ素子１１４を介して出力端子２ａから出力される。
【００３１】
なお、中出力経路１００ａの動作時には、中出力用アンプ（ＨＢＴ）１１１のベース端子には、バイアス・制御回路３ａが接続されており、そのベースに電流が供給される。ここで、中出力用アンプ１１１のセルサイズは、出力に応じて最適されており、高出力用アンプ１１ａに比べて小さい。入力端子１ａから入力された高周波電力の信号を中出力経路１００ａで増幅させる時は、スイッチ素子１１５、１１４、中出力用アンプ１１１がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。
【００３２】
なお、高出力経路１０ａに設けられたスイッチ素子１４ａのサイズ（具体的には、トランジスタのゲート幅）は、より大きな電力を通過させるために、中出力経路１００ａに設けられたスイッチ素子１１４のサイズより大きい。
【００３３】
本実施形態の高周波電力増幅器２１の回路を図２に示す。具体的には、この例において、０ｄＢｍ〜２０ｄＢｍ程度の電力出力の範囲を「中出力」の範囲とし、２１ｄＢｍ〜３０ｄＢｍ程度の電力出力の範囲を「高出力」の範囲としている。出力端子２ａにおける出力インピーダンスは、５０Ωであり、５０Ωの負荷（アンテナ等）に接続される。
【００３４】
高出力用アンプ１１ａは、本実施形態では、ＨＢＴであり、動作時には、バイアス・制御回路３ａからバイアス電流（動作点の設定）により、その出力インピーダンスが５Ωに設定されている。出力整合回路１３ａは、インダクタとコンデンサとから構成され、入力インピーダンスが５Ωで、かつ、出力インピーダンスが５０Ωのインピーダンス変換器である。中出力用アンプ１１１は、本実施形態では、ＨＢＴであり、動作時には、バイアス・制御回路３ａからバイアス電流（動作点の設定）により、その出力インピーダンスが５０Ωに設定されている。なお、アンプにおける出力電力Ｐ、出力信号の振幅電圧Ｖ及び出力インピーダンスＺｏｕｔの間には、Ｐ＝Ｖ２／Ｚｏｕｔの関係、つまり、出力信号の振幅電圧Ｖが一定とすると、出力電力Ｐと出力インピーダンスＺｏｕｔとは反比例の関係にある。したがって、本実施形態では、高出力用アンプ１１ａの出力インピーダンスは５Ωに設定され、中出力用アンプ１１１の出力インピーダンスは５０Ωに設定されている。
【００３５】
このように、本実施形態の高周波電力増幅器２１では、中出力用アンプ１１１の出力インピーダンスが５０Ωに設定され、高周波電力増幅器２１（つまり、出力整合回路１３ａ）の出力インピーダンス（５０Ω）と整合しているので、中出力用アンプ１１１の出力ノードには、出力整合回路が設けられていない。これにより、中出力経路１００ａに出力整合回路が不要となる分だけ、高周波電力増幅器２１の回路規模が縮小される。
【００３６】
また、スイッチ素子１４ａ、１５ａ及び１１５は、本実施形態では、ＦＥＴである。スイッチ素子１１４は、本実施形態では、複数段（ここでは、３段）接続されたＦＥＴから構成される。具体的には、スイッチ素子１１４は、ＦＥＴと抵抗との並列接続から構成される回路が、３個、直列に接続されて構成されている。なお、本図では、スイッチ素子１４ａとスイッチ素子１１４との接続点と出力端子２ａとの間に、電圧切断（ＡＣカップリング）用のコンデンサ４ａが接続されている。
【００３７】
高出力用アンプ１１ａを構成するＨＢＴのコレクタはコレクタ電源端子６ａより３．５Ｖの電圧が供給される。高出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ａより制御信号０Ｖが印加されるため、スイッチ素子１１４はオフ状態となる。また、スイッチ素子１４ａを構成するＦＥＴのゲートにはバイアス・制御回路３ａより３．５Ｖの制御電圧が印加され、スイッチ素子１４ａがオン動作する。
【００３８】
高出力動作時（つまり、２８ｄＢｍの電力を出力する場合）、スイッチ素子１４ａの出力ノードには約８Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１１４は、閾値−０．７Ｖのディプレッション型のＦＥＴが３個で構成される。つまり、スイッチ素子１１４として、電圧切断用のコンデンサ４ａと中出力用アンプ１１１との間に、３段直列に、ＦＥＴと抵抗との並列回路が接続される。このようなスイッチ素子１１４の構成により、高出力経路の出力電圧８Ｖが１／３に分圧されて、スイッチ素子１１４を構成する各ＦＥＴのソース・ドレイン間に印加されるので、電圧切断用のコンデンサ４ａと中出力用アンプ１１１との間には、十分なアイソレーションをとることができる。
【００３９】
一方、中出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ａより制御信号３．５Ｖが印加されるため、スイッチ素子１１４はオン動作する。また、スイッチ素子１４ａを構成するＦＥＴのゲートにはバイアス・制御回路３ａより０Ｖの制御電圧が印加され、スイッチ素子１４ａはオフ動作する。中出力動作時（つまり、１８ｄＢｍの電力を出力する場合）、スイッチ素子１１４の出力ノードには約２．５Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１４ａは、閾値−０．７Ｖのディプレッション型のＦＥＴで構成される。これは、電圧切断用のコンデンサ４ａと高出力用アンプ１１ａとの間に一段のＦＥＴを接続すれば、それらの間には、十分なアイソレーションをとることができるからである。
【００４０】
以上のように、本実施形態における高周波電力増幅器２１では、中出力経路１００ａを構成する中出力用アンプ１１１の出力インピーダンスが、出力端子２ａに要求される出力インピーダンス（５０Ω）と整合しているので、中出力用アンプ１１１と出力端子２ａとの間に出力整合回路が設けられていない。これにより、本実施形態における高周波電力増幅器２１は、中出力経路１００ａに出力整合回路を設けた従来の高周波電力増幅器に比べ、回路規模が小さくなる。さらに、本実施形態における高周波電力増幅器２１によれば、中出力経路１００ａに周波数依存をもつ出力整合回路を設ける必要がないので、広帯域化と中出力時の電力効率が向上される。
【００４１】
（第２の実施形態）
図３は本発明の第２の実施形態に係る高周波電力増幅器２２のブロック図である。図４は第２の実施形態に係る高周波電力増幅器２２の回路構成の一例を示す図である。本実施形態における高周波電力増幅器２２は、基本的には、第１の実施形態と同様の構成を備えるが、異なる２つの周波数帯域に対応した２つの高出力経路１０ａ及び１０ｂを備える点で、第１の実施形態における高周波電力増幅器２１と異なる。以下、第１の実施形態と異なる点について、説明する。
【００４２】
高出力経路１０ｂは、高出力経路１０ａとは異なる周波数帯域の信号を増幅する回路である。入力端子１ａに接続された第４スイッチ素子としてのスイッチ素子１５ｂと、スイッチ素子１５ｂの出力ノードに接続された入力整合回路１２ｂと、入力整合回路１２ｂの出力ノードに接続された第１アンプとしての高出力用アンプ１１ｂとを含む。さらに、高出力用アンプ１１ｂの出力ノードに接続された第１出力整合回路としての出力整合回路１３ｂと、出力整合回路１３ｂの出力ノードに接続された第１スイッチ素子としてのスイッチ素子１４ｂとを含む。
【００４３】
中出力経路１００ａは、２つの高出力経路１０ａ及び１０ｂに対応する２つの周波数帯域の信号を増幅することができる、中出力用の広帯域な増幅経路である。
【００４４】
バイアス・制御回路３ｂは、高出力経路１０ａ及び１０ｂ並びに中出力経路１００ａを選択的に動作させる制御をする回路である。具体的には、高出力経路１０ｂを動作させる場合には、バイアス・制御回路３ｂは、高出力用アンプ１１ｂに適切なバイアス電流を供給することで高出力用アンプ１１ｂを動作させるともに、スイッチ素子１４ｂ及び１５ｂをオンさせ、他のアンプ及びスイッチ素子をオフさせる。高出力経路１０ａを動作させる場合、及び、中出力経路１００ａを動作させる場合については、第１の実施形態と同様である。
【００４５】
以上のように構成された本実施形態における高周波電力増幅器２２の動作は、次の通りである。まず、高出力経路の動作を説明する。高出力経路１０ａでは、入力端子１ａから入力された高周波電力の信号は、スイッチ素子１５ａと入力整合回路１２ａを通過して高出力用アンプ１１ａに入力される。高出力用アンプ１１ａで増幅された高周波電力の信号は、出力整合回路１３ａ、スイッチ素子１４ａ、電圧切断用のコンデンサ４ａを介して出力端子２ａから出力される。
【００４６】
なお、高出力経路１０ａの動作時には、バイアス・制御回路３ｂによる制御により、スイッチ素子１５ａ、１４ａ、高出力用アンプ１１ａ、がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。高出力用アンプ（ＨＢＴ）１１ａのベース端子には、バイアス・制御回路３ｂが接続されており、そのベースに電流を供給される。
【００４７】
一方、高出力経路１０ｂは、バイアス・制御回路３ｂによる制御の下で、高出力経路１０ａと異なる周波数の高周波信号が入力端子１ａに入力された場合に動作する。高周波電力の信号は、スイッチ素子１５ｂと入力整合回路１２ｂを通過して高出力用アンプ１１ｂに入力される。高出力用アンプ１１ｂで増幅された高周波電力の信号は、出力整合回路１３ｂ、スイッチ素子１４ｂ、電圧切断用のコンデンサ４ａを介して出力端子２ａから出力される。
【００４８】
なお、高出力経路１０ｂの動作時には、バイアス・制御回路３ｂによる制御により、スイッチ素子１５ｂ、１４ｂ、高出力用アンプ１１ｂ、がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。高出力用アンプ（ＨＢＴ）１１ｂのベース端子には、バイアス・制御回路３ｂが接続されており、そのベースに電流を供給される。
【００４９】
次に、中出力経路１００ａの動作を説明する。入力端子１ａから入力された高周波電力の信号はスイッチ素子１１５と入力整合回路１１２を通過して中出力用アンプ１１１に入力される。中出力用アンプ１１１で増幅された高周波電力の信号は、スイッチ素子１１４、電圧切断用のコンデンサ４ａを順に通過して出力端子２ａから出力される。
【００５０】
なお、中出力経路１００ａの動作時には、中出力用アンプ（ＨＢＴ）１１１のベース端子には、バイアス・制御回路３ｂが接続されており、そのベースに電流を供給される。ここで、中出力用アンプ１１１のセルサイズは、出力に応じて最適されており、高出力用アンプ１１ａ及び１１ｂに比べて小さい。入力端子１ａから入力された高周波電力の信号を中出力経路１００で増幅させる時は、スイッチ素子１１５、１１４、中出力用アンプ１１１がオン動作となり、他のスイッチ素子、及びアンプはオフ状態である。つまり、中出力経路１００ａを動作させるときは、高出力経路１０ａに対応した周波数の高周波信号が入力端子１ａに入力された場合であっても、高出力経路１０ｂに対応した周波数の高周波信号が入力端子１ａに入力された場合であっても、スイッチ素子１１５、１１４、中出力用アンプ１１１がオン状態となり、他のスイッチ素子、及びアンプはオフ状態である。
【００５１】
本発明の第２の実施形態の高周波電力増幅器２２の回路を図４に示す。具体的には、この例において、０ｄＢｍ〜２０ｄＢｍ程度の電力出力の範囲を「中出力」の範囲とし、２１ｄＢｍ〜３０ｄＢｍ程度の電力出力の範囲を「高出力」の範囲としている。出力端子２ａにおける出力インピーダンスは、５０Ωであり、５０Ωの負荷（アンテナ等）に接続される。
【００５２】
高出力用アンプ１１ｂは、本実施形態では、ＨＢＴであり、動作時には、バイアス・制御回路３ｂからバイアス電流（動作点の設定）により、その出力インピーダンスが５Ωに設定されている。出力整合回路１３ｂは、インダクタとコンデンサとから構成され、入力インピーダンスが５Ωで、かつ、出力インピーダンスが５０Ωのインピーダンス変換器である。
【００５３】
なお、本実施形態では、スイッチ素子１５ａ、１５ｂは、１個のＦＥＴであるが、スイッチ素子１４ａ及び１４ｂは、スイッチ素子１１４と同様に、複数段（ここでは、３段）接続されたＦＥＴから構成される。
【００５４】
高出力用アンプ１１ａ及び１１ｂを構成するＨＢＴのコレクタはコレクタ電源端子６ａ及び６ｂより３．５Ｖの電圧が供給される。高出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ｂより制御信号０Ｖが印加されるため、スイッチ素子１１４はオフ状態となる。また、スイッチ素子１４ａ及び１４ｂを構成する３個のＦＥＴのゲートには、入力信号の周波数に応じて、選択的（スイッチ素子１４ａ及び１４ｂの一方）に、バイアス・制御回路３ｂより３．５Ｖの制御電圧が印加され、スイッチ素子１４ａ又は１４ｂがオン動作する。
【００５５】
高出力経路１０ａによる高出力動作時（つまり、２８ｄＢｍの電力を出力する場合）、スイッチ素子１４ａの出力ノードには約８Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１１４は、閾値−０．７Ｖのディプレッション型のＦＥＴが３個で構成される。つまり、スイッチ素子１１４として、電圧切断用のコンデンサ４ａと中出力用アンプ１１１の間に３段直列に、ＦＥＴと抵抗との並列回路が接続される。このようなスイッチ素子１１４の構成により、高出力経路の出力電圧８Ｖが１／３に分圧されて、スイッチ素子１１４を構成する各ＦＥＴのソース・ドレイン間に印加されるので、電圧切断用のコンデンサ４ａと中出力用アンプ１１１との間には、十分なアイソレーションをとることができる。このように、高出力経路１０ａが動作している場合には、高出力経路１０ｂは、中出力経路１００ａと同様に、オフ状態である。スイッチ素子１４ｂは、スイッチ素子１１４と同様の構成を有し、３段直列、ＦＥＴと抵抗との並列回路が接続された構成を有する。これにより、電圧切断用のコンデンサ４ａと高出力用アンプ１１ｂとの間についても、十分なアイソレーションがとれる。
【００５６】
なお、高出力経路１０ｂの動作時については、高出力経路１０ａと異なった周波数が入力されることを除いて、その動作は、高出力経路１０ａの動作と同様なため、その説明を省略する。
【００５７】
一方、中出力電力を得る場合、スイッチ素子１１４を構成する３個のＦＥＴのゲートにはバイアス・制御回路３ｂより制御信号３．５Ｖが印加されるため、スイッチ素子１１４はオン動作する。また、スイッチ素子１４ａを構成する３個のＦＥＴ及びスイッチ素子１４ｂを構成する３個のＦＥＴのゲートにはバイアス・制御回路３ｂより０Ｖの制御電圧が印加され、スイッチ素子１４ａ及び１４ｂはオフ動作する。中出力動作時（つまり、１８ｄＢｍの電力を出力する場合）、スイッチ素子１１４の出力ノードには約２．５Ｖの電圧振幅をもつ信号が出力される。スイッチ素子１４ａ及び１４ｂは、閾値−０．７Ｖのディプレッション型のＦＥＴ３個で構成される。このように、電圧切断用のコンデンサ４ａと高出力用アンプ１１ａとの間、及び、電圧切断用のコンデンサ４ａと高出力用アンプ１１ｂとの間に、３段のＦＥＴが接続されているため、それらの間には、十分なアイソレーションをとることができる。
【００５８】
このように、本実施形態における高周波電力増幅器２２では、中出力経路１００ａには、中出力用アンプ（トランジスタ）１１１のコレクタにコンデンサやインダクタで構成された整合回路がないため、中出力経路１００ａで増幅する信号の周波数が限定されない。よって、高出力経路１０ａに対応した周波数の信号だけでなく、高出力経路１０ｂに対応した周波数の信号についても、中出力経路１００ａで増幅が出来るため、中出力経路１００ａは、広帯域の使用が可能である。
【００５９】
（第３の実施形態）
図５は本発明の第３の実施形態に係る高周波電力増幅器２３のブロック図である。本実施形態における高周波電力増幅器２３は、基本的には、第１及び第２の実施形態と同様の構成を備えるが、異なるＭ（≧３）個の周波数帯域に対応したＭ個の高出力経路１０ａ、１０ｂ、〜１０ｚを備える点で、１個の高出力経路を備える第１の実施形態、及び、２個の高出力経路を備える第２の実施形態と異なる。つまり、本実施形態の構成は、第１及び第２の実施形態と比較して、高出力経路の個数が異なる。
【００６０】
したがって、高出力経路の高出力用アンプ１１ａ、１１ｂ、〜１１ｚに入力される高周波信号の周波数は夫々異なる。
【００６１】
中出力経路１００ａは、Ｍ個の高出力経路１０ａ、１０ｂ、〜１０ｚに対応するＭ個の周波数帯域の信号を増幅することができる中出力用の広帯域な増幅経路である。
【００６２】
バイアス・制御回路３ｃは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ａを選択的に動作させる制御をする回路である。制御対象の高出力経路が増加している点だけ、第２の実施形態と異なる。
【００６３】
以上のように構成された本実施形態における高周波電力増幅器２３の動作は、高出力経路が増加している点を除いて第２の実施形態と同様であるため、その説明を省略する。
【００６４】
（第４の実施形態）
図６は本発明の第４の実施形態に係る高周波電力増幅器２４のブロック図である。本実施形態における高周波電力増幅器２４は、基本的には、第３の実施形態と同様の構成を備える。しかし、高出力経路１０ａ、１０ｂ、〜１０ｚ（つまり、異なるＭ個の周波数帯域）に対応したＭ個の出力端子２ａ、２ｂ、〜２ｚを備える点で、１個の出力端子２ａを備える第３の実施形態と異なる。本実施形態の構成は、第３の実施形態と比較して、出力端子の個数が異なる。
【００６５】
中出力経路１００ｂは、第３の実施形態と同様に、Ｍ個の高出力経路１０ａ、１０ｂ、〜１０ｚに対応するＭ個の周波数帯域の信号を増幅することができる中出力用の広帯域な増幅経路であるが、Ｍ個の出力端子２ａ、２ｂ、〜２ｚに対応したＭ個のスイッチ素子１１４ａ、１１４ｂ、〜１１４ｚとを含む点で、第３の実施形態における中出力経路１００ａと異なる。
【００６６】
バイアス・制御回路３ｄは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ｂを選択的に動作させる制御をする回路である。このバイアス・制御回路３ｄは、中出力経路１００ｂを動作させる場合には、第３の実施形態における制御に加えて、入力された周波数（Ｍ個の周波数帯域のいずれか）に応じて、対応するスイッチ素子１１４ａ、１１４ｂ、〜１１４ｚのいずれかをオンさせる制御をする。
【００６７】
以上のように構成された本実施形態における高周波電力増幅器２４の動作は、中出力経路１００ｂを選択した場合に、対応するスイッチ素子１１４ａ、１１４ｂ、〜１１４ｚのいずれかをオンさせる制御が追加される点を除いて、第３の実施形態と同様であるため、その説明を省略する。
【００６８】
（第５の実施形態）
図７は本発明の第５の実施形態に係る高周波電力増幅器２５のブロック図である。本実施形態における高周波電力増幅器２５は、基本的には、第４の実施形態と同様の構成を備えるが、高出力経路１０ａ、１０ｂ、〜１０ｚ（つまり、異なるＭ個の周波数帯域）に対応したＭ個の入力端子１ａ、１ｂ、〜１ｚを備える点で、１個の入力端子１ａを備える第４の実施形態と異なる。本実施形態の構成は、第４の実施形態と比較して、入力端子の個数が異なる。
【００６９】
中出力経路１００ｃは、第４の実施形態と同様に、Ｍ個の高出力経路１０ａ、１０ｂ、〜１０ｚに対応するＭ個の周波数帯域の信号を増幅することができる中出力用の広帯域な増幅経路であるが、Ｍ個の入力端子１ａ、１ｂ、〜１ｚに対応したＭ個のスイッチ素子１１５ａ、１１５ｂ、〜１１５ｚを含む点で、第４の実施形態における中出力経路１００ｂと異なる。
【００７０】
バイアス・制御回路３ｅは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ｃを選択的に動作させる制御をする回路である。このバイアス・制御回路３ｅは、中出力経路１００ｃを動作させる場合には、第４の実施形態における制御に加えて、入力された周波数（Ｍ個の周波数帯域のいずれか）に応じて、対応するスイッチ素子１１５ａ、１１５ｂ、〜１１５ｚのいずれかをオンさせる制御をする。
【００７１】
以上のように構成された本実施形態における高周波電力増幅器２５の動作は、中出力経路１００ｃを選択した場合に、対応するスイッチ素子１１５ａ、１１５ｂ、〜１１５ｚのいずれかをオンさせる制御が追加される点を除いて、第４の実施形態と同様であるため、その説明を省略する。
【００７２】
（第６の実施形態）
図８は本発明の第６の実施形態に係る高周波電力増幅器２６のブロック図である。本実施形態における高周波電力増幅器２６は、基本的には、第５の実施形態と同様の構成を備える。しかし、各高出力経路１０ａ、１０ｂ、〜１０ｚがＭ個の入力用のスイッチ素子１５ａ、１５ｂ、〜１５ｚを備える点で、各高出力経路１０ａ、１０ｂ、〜１０ｚが入力用のスイッチ素子を備えない第５の実施形態と異なる。本実施形態では、高出力経路１０ａ、１０ｂ、〜１０ｚと中出力経路１００ｃのアイソレーションをより高くするため、入力端子１ａ、１ｂ、〜１ｚと高出力経路１０ａ、１０ｂ、〜１０ｚの入力整合回路１２ａ、１２ｂ、〜１２ｚとの間に、スイッチ素子１５ａ、１５ｂ、〜１５ｚが夫々接続されている。
【００７３】
バイアス・制御回路３ｆは、高出力経路１０ａ、１０ｂ、〜１０ｚ及び中出力経路１００ｃを選択的に動作させる制御をする回路である。このバイアス・制御回路３ｆは、高出力経路１０ａ、１０ｂ、〜１０ｚを動作させる場合には、第５の実施形態における制御に加えて、入力された周波数（Ｍ個の周波数帯域のいずれか）に応じて、対応するスイッチ素子１５ａ、１５ｂ、〜１５ｚのいずれかをオンさせる制御をする。
【００７４】
以上のように構成された本実施形態における高周波電力増幅器２６の動作は、高出力経路１０ａ、１０ｂ、〜１０ｚを選択した場合に、対応するスイッチ素子１５ａ、１５ｂ、〜１５ｚのいずれかをオンさせる制御が追加される点を除いて、第５の実施形態と同様であるため、その説明を省略する。
【００７５】
以上、本発明に係る高周波電力増幅器について、第１〜第６の実施形態を用いて説明したが、本発明は、このような実施形態に限定されるものではない。本発明の主旨を逸脱しない範囲で、各実施形態に対して当業者が思いつく各種変形を施して得られる形態や、各実施形態の構成要素を任意に組み合わせて実現される形態も、本発明に含まれる。
【００７６】
また、上記実施の形態では、高周波電力増幅器は、高出力経路と中出力経路とから構成されたが、従来の高周波電力増幅器のように、低出力経路を備えてもよい。その低出力経路は、従来の低出力経路と同様の構成であってもよいし、上記実施形態における中出力経路と同様の構成（出力整合回路をもたない構成）であってもよい。
【００７７】
また、上記実施形態では、高出力用アンプの出力インピーダンス及び高出力経路における出力整合回路の入力インピーダンスが５Ωであり、高出力経路における出力整合回路の出力インピーダンス及び中出力用アンプの出力インピーダンスが５０Ωであったが、本発明は、このようなインピーダンスに限定されるものではない。例えば、高出力経路における出力整合回路の出力インピーダンス及び中出力用アンプの出力インピーダンスが７５Ωであってもよい。高出力経路における出力整合回路の出力インピーダンスと、中出力用アンプの出力インピーダンスとが整合している限り、中出力経路における出力整合回路が不要になり、本発明の目的が達成されるからである。
【産業上の利用可能性】
【００７８】
本発明は、高周波電力増幅器として、特に、中出力経路において広帯域かつ高効率化を実現することができるので、携帯電話端末をはじめとする移動体通信の送信装置に用いられる高周波電力増幅器として有用である。
【符号の説明】
【００７９】
１，１ａ，１ｂ，１ｚ  入力端子
２，２ａ，２ｂ，２ｚ  出力端子
３，３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ  バイアス・制御回路
４ａ，４ｂ，４ｚ  コンデンサ
６ａ，６ｂ，６ｚ  コレクタ電源端子
１０，１０ａ，１０ｂ，１０ｚ  高出力経路
１１，１１ａ，１１ｂ，１１ｚ  高出力用アンプ
１２，１２ａ，１２ｂ，１２ｚ  入力整合回路
１１２，２１２  入力整合回路
１３，１３ａ，１３ｂ，１３ｚ，１１３，２１３  出力整合回路
１４ａ、１４ｂ，１４ｚ  スイッチ素子
１５ａ，１５ｂ，１５ｚ  スイッチ素子
１１４，１１４ａ，１１４ｂ，１１４ｚ  スイッチ素子
１１５，１１５ａ，１１５ｂ，１１５ｚ  スイッチ素子
２１４  スイッチ素子
２１，２２，２３，２４，２５，２６，２９  高周波電力増幅器
１００，１００ａ，１００ｂ，１００ｃ  中出力経路
１１０  低出力経路
１１１  中出力用アンプ
２１１  低出力用アンプ
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
高周波の入力信号を増幅し、複数の電力の中から選択された一つの電力をもつ信号を出力する高周波電力増幅器であって、
前記入力信号を増幅し、第１電力の信号を出力する回路である第１出力経路と、
前記入力信号を増幅し、第２電力の信号を出力する回路である第２出力経路とを備え、
前記第１出力経路は、
前記入力信号を増幅する第１アンプと、
前記第１アンプの出力ノードに接続された第１出力整合回路と、
前記第１出力整合回路の出力ノードに接続された第１スイッチ素子とを含み、
前記第２出力経路は、
前記入力信号を増幅する第２アンプと、
前記第２アンプの出力ノードと前記第１スイッチ素子の出力ノードとの間に接続された第２スイッチ素子とを含む
高周波電力増幅器。
【請求項２】
前記第１電力は、前記第２電力より大きく、
前記第１アンプ及び前記第２アンプは、トランジスタで構成され、
前記第１アンプを構成するトランジスタのセルサイズは、第２アンプを構成するトランジスタのセルサイズより大きい
請求項１に記載の高周波電力増幅器。
【請求項３】
前記第１出力整合回路の入力インピーダンスは、前記第２スイッチ素子の入力インピーダンスより低い
請求項１に記載の高周波電力増幅器。
【請求項４】
前記第１出力整合回路の出力インピーダンスは、前記第２アンプの出力インピーダンスと等しい
請求項１に記載の高周波電力増幅器。
【請求項５】
前記第２スイッチ素子は、複数段接続されたトランジスタから構成される
請求項１に記載の高周波電力増幅器。
【請求項６】
前記第２スイッチ素子は、トランジスタと抵抗との並列接続から構成される回路が、複数個、直列に接続されて構成されている
請求項５に記載の高周波電力増幅器。
【請求項７】
前記第１スイッチ素子及び前記第２スイッチ素子は、トランジスタで構成され、
前記第１スイッチ素子のサイズは、前記第２スイッチ素子のサイズより大きい
請求項１に記載の高周波電力増幅器。
【請求項８】
さらに、前記入力信号が入力される入力端子を備え、
前記第２出力経路はさらに、前記入力端子と前記第２アンプの入力ノードとの間に接続された第３スイッチ素子を備える
請求項１に記載の高周波電力増幅器。
【請求項９】
前記第１出力経路はさらに、前記入力端子と前記第１アンプの入力ノードとの間に接続された第４スイッチ素子を備える
請求項８に記載の高周波電力増幅器。
【請求項１０】
さらに、
前記第１スイッチ素子の出力ノードと前記第２スイッチ素子の出力ノードとに接続された出力端子を備える
請求項１に記載の高周波電力増幅器。
【請求項１１】
さらに、
当該高周波電力増幅器からの出力信号を出力するための出力端子と、
前記第１スイッチ素子の出力ノードと前記第２スイッチ素子との接続点と、前記出力端子との間に接続されたコンデンサとを備える
請求項１に記載の高周波電力増幅器。
【請求項１２】
当該高周波電力増幅器は、異なる周波数帯域に対応した複数の前記第１出力経路を備える
請求項１に記載の高周波電力増幅器。
【請求項１３】
前記第１アンプは、前記第１出力整合回路と前記第１スイッチ素子とを介して出力端子に接続され、前記第２アンプは、前記第２スイッチ素子を介して出力端子に接続されていることを特徴とする請求項１に記載の高周波電力増幅器。
【請求項１４】
前記第１アンプの出力インピーダンス及び前記第１出力経路における前記第１出力整合回路の入力インピーダンスは約５Ωであり、前記第１出力経路における前記第１出力整合回路の出力インピーダンス及び前記第２アンプの出力インピーダンスは約５０Ωであることを特徴とする請求項１に記載の高周波電力増幅器。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2012098863.tif 000012
【図２】
2012098863.tif 000013
【図３】
2012098863.tif 000014
【図４】
2012098863.tif 000015
【図５】
2012098863.tif 000016
【図６】
2012098863.tif 000017
【図７】
2012098863.tif 000018
【図８】
2012098863.tif 000019
【図９】
2012098863.tif 000020
【国際調査報告】
2012098863.tif 000021
2012098863.tif 000022
2012098863.tif 000023
2012098863.tif 000024