(57)【要約】  圧電デバイスの製造方法は、基板（１）上に圧電体（４）を形成する圧電体形成工程（Ｓ３）と、圧電体形成工程の後、基板（１）における圧電体（４）の形成側とは反対側の面を研磨する研磨工程（Ｓ７）とを有している。圧電体形成工程では、配向方向が基板（１）の面に対して（００１）方向となるように、基板（１）上に圧電体（４）を形成する。
2012039266.tif 000002
【特許請求の範囲】
【請求項１】
基板上に圧電体を形成する圧電体形成工程と、
前記圧電体形成工程の後、前記基板における前記圧電体の形成側とは反対側の面を研磨する研磨工程とを有しており、
前記圧電体形成工程では、配向方向が前記基板の面に対して（００１）方向となるように、前記基板上に圧電体を形成することを特徴とする圧電デバイスの製造方法。
【請求項２】
前記圧電体形成工程において、前記基板の直径をＤｍｍとし、前記基板の厚さをｔｍｍとしたときに、Ａ＝ｔ２／Ｄが０．００１よりも大きいことを特徴とする請求項１に記載の圧電デバイスの製造方法。
【請求項３】
前記圧電体形成工程において、Ａ＝ｔ２／Ｄが０．００２よりも大きいことを特徴とする請求項２に記載の圧電デバイスの製造方法。
【請求項４】
前記圧電体は、菱面体晶であり、（１１１）方向に分極していることを特徴とする請求項１から３のいずれかに記載の圧電デバイスの製造方法。
【請求項５】
前記圧電体は、正方晶であり、（００１）方向に分極していることを特徴とする請求項１から３のいずれかに記載の圧電デバイスの製造方法。
【請求項６】
前記基板は、シリコン基板であることを特徴とする請求項１から５のいずれかに記載の圧電デバイスの製造方法。
【請求項７】
前記圧電体形成工程では、前記基板上に前記圧電体を成膜することを特徴とする請求項１から６のいずれかに記載の圧電デバイスの製造方法。
【請求項８】
前記圧電体形成工程は、前記基板と前記圧電体とを接合する接合工程を含んでいることを特徴とする請求項１から６のいずれかに記載の圧電デバイスの製造方法。
【請求項９】
請求項１から８のいずれかに記載の圧電デバイスの製造方法によって製造されたことを特徴とする圧電デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に圧電体を形成した圧電デバイスと、その圧電デバイスの製造方法とに関するものである。
【背景技術】
【０００２】
従来から、駆動素子やセンサなどの電気機械変換素子として、ＰＺＴ（チタンジルコン酸鉛）などの圧電体が用いられている。一方、近年の装置の小型化、高密度化、低コスト化などの要求に応えて、Ｓｉ（シリコン）基板を用いたＭＥＭＳ（Micro  Electro  Mechanical  Systems）素子が増加している。ＭＥＭＳ素子に圧電体を応用すれば、例えばインクジェットヘッド、超音波センサ、赤外線センサ、周波数フィルタなど、種々のデバイスを作製することができる。【０００３】
ＭＥＭＳ素子を作製するために一般的に用いられるＳｉ基板は、半導体の製造に使用される基板と同じであり、その厚さは、国際規格（ＳＥＭＩ）でサイズ（直径）ごとに定められている。【０００４】
しかし、上述した種々のデバイスでは、半導体の製造に使用される標準的な厚さの基板よりも薄い基板を必要とすることが多い。これは、以下の利点が得られることによる。圧電体とＳｉ基板とをバイメタル構造のダイヤフラムとして用いるインクジェットヘッドや超音波センサでは、基板を薄くすることで変位量が拡大し、出力や感度が向上する。また、焦電効果を用いて熱線を検出する赤外線センサでは、基板を薄くすることで感度と応答性が向上する。さらに、表面弾性波を利用した周波数フィルタでは、基板を薄くすることで小型化が可能となる。【０００５】
一般に、基板の薄型化には、研磨（機械的、化学機械的）が用いられている。また、圧電体を基板上に成膜する方法としては、ＣＶＤ法などの化学的な方法、スパッタ法やイオンプレーティング法などの物理的な方法、ゾルゲル法などの液相での成長法が知られている。ここで、最終製品として、薄い基板上に圧電体を形成したデバイスを作製するにあたり、先に基板を研磨して薄型化してから圧電体を形成する手法では、圧電体形成前の基板が薄いために、基板に反りが発生しやすくなる。基板の反りが大きいと、圧電体の形成時の温度や圧力に分布が生じ、圧電定数（変位量）に面内分布が生じる。つまり、圧電定数が面内でばらつく。したがって、このような圧電定数の面内バラツキを抑えるためには、先に基板上に圧電体を形成した後、基板を研磨して薄型化する必要がある。例えば特許文献１では、圧電基板とＳｉ基板とを接合した後、それぞれの基板を切削、研磨することで、デバイスの薄型化を図っている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−２９７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところが、圧電体を形成した基板を研磨する際に、圧電体の配向方向が適切に設定されていないと、圧電体に圧力がかかったときに、粒界に亀裂が入る、結晶表面が押しつぶされるなどの損傷が生じる。また、結晶格子の変形によって圧電定数が低下するなどの特性劣化も確認されている。以下、この点についてより詳しく説明する。【０００８】
図８は、圧電体の結晶構造を模式的に示している。圧電体は、結晶がペロブスカイト型構造を採るときに良好な圧電効果を発現することが知られている。ペロブスカイト型構造とは、例えばＰｂ（Ｚｒｘ，Ｔｉ１-ｘ）Ｏ３の正方晶では、正方晶の各頂点にＰｂ原子が位置し、体心にＴｉ原子またはＺｒ原子が位置し、各面心にＯ原子が位置する構造である。【０００９】
また、図９は、ＰＺＴの結晶状態を示す断面図である。ＰＺＴとＳｉとは、結晶の格子定数が異なるため、Ｓｉ基板上に成膜されたＰＺＴは、複数の結晶粒１０１が柱状に寄り集まった多結晶状態となる。隣り合う結晶粒１０１・１０１の間には、結晶粒界１０１ａが形成される。【００１０】
図１０は、ＰＺＴの結晶構造と分極方向とを示す説明図である。ＰＺＴは、ＰＴＯとＰＺＯとの混晶であり、前者の比率が高いときには正方晶となり、後者の比率が高いときには菱面体晶となる。正方晶では、中心のＴｉまたはＺｒのイオンが（００１）方向に偏位し、同方向に分極する。一方、菱面体晶では、中心のＴｉまたはＺｒのイオンが（１１１）方向に偏位し、同方向に分極する。後者が前者より分極が大きいため、この方向を用いると、圧電体の変位が最大となる。つまり、図１１に示すように、基板２０１上の圧電体２０２には、基板２０１の面に垂直に電界が印加されるため、この方向（基板２０１に垂直な方向）に圧電体２０２の（１１１）方向を配置することにより、圧電体２０２の変位を最大にすることができる。なお、図１１では、圧電体２０２の上下の電極の図示を省略している。【００１１】
ところが、図１１のように圧電体２０２を配向すると、圧電体２０２の各結晶格子の角が表面に並ぶため、基板２０１の研磨の際に、圧電体２０２に対して基板２０１の面に垂直方向に圧力が加わったときに、格子の境界を起点として亀裂が入りやすく、また、格子の角がつぶれやすくなる。さらに、上記圧力によって結晶の対角方向の寸法が圧縮され、結晶格子の形状が変化すると、イオンの電荷バランスが変化する。これは、結果として、圧電定数の低下を招く。【００１２】
本発明は、上記の問題点を解決するためになされたもので、その目的は、配向方向を適切に設定して基板上に圧電体を形成することにより、その後に基板を研磨するときの圧力による圧電体の損傷や変形を回避でき、これによって、薄型でありながら、圧電特性の劣化を抑えた圧電デバイスおよびその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
本発明の圧電デバイスの製造方法は、基板上に圧電体を形成する圧電体形成工程と、前記圧電体形成工程の後、前記基板における前記圧電体の形成側とは反対側の面を研磨する研磨工程とを有しており、前記圧電体形成工程では、配向方向が前記基板の面に対して（００１）方向となるように、前記基板上に圧電体を形成することを特徴としている。
【発明の効果】
【００１４】
本発明によれば、薄型でありながら、圧電特性の劣化を抑えた圧電デバイスを実現することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明の実施の形態に係る圧電デバイスの製造時の流れを、各製造工程での断面図とともに示す説明図である。
【図２】基板上に圧電体を成膜するスパッタ装置の概略の構成を示す断面図である。
【図３】上記圧電デバイスをダイヤフラムに応用したときの構成を示す平面図である。
【図４】図３のＡ−Ａ’線矢視断面図である。
【図５】本実施の形態に係る圧電体の基板に対する配向方向を示す説明図である。
【図６】係数Ａと圧電定数の面内分布との関係を示す説明図である。
【図７】圧電体としてＰＭＮを用いた圧電デバイスの製造時の流れを、各製造工程での断面図とともに示す説明図である。
【図８】圧電体としてのＰＺＴの結晶構造を模式的に示す説明図である。
【図９】ＰＺＴの結晶状態を示す断面図である。
【図１０】ＰＺＴの結晶構造と分極方向とを示す説明図である。
【図１１】分極方向が基板の面に対して垂直となるように、菱面体晶のＰＺＴを基板上に形成した後に基板を研磨したときの状態を説明するための説明図である。
【発明を実施するための形態】
【００１６】
本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。
【００１７】
〔１．製造方法について〕
図１は、本実施形態に係る圧電デバイスの製造時の流れを、各製造工程での断面図とともに示している。まず、Ｓｉからなる基板１上に、ＳｉＯ２からなる熱酸化膜２を形成する（Ｓ１）。なお、基板１の厚みは、基板サイズ（直径）により異なるが、例えば４００〜６００μｍ程度であり、後述するように半導体の製造用として国際規格（ＳＥＭＩ規格）で定められたものを用いることができる。熱酸化膜２は、基板１の保護および絶縁の目的で形成されるものであり、基板１を１５００℃程度で加熱することにより形成され、その厚みは例えば０．１μｍ程度である。
【００１８】
続いて、熱酸化膜２上に、ＴｉおよびＰｔを順にスパッタ法で成膜し、下部電極３を形成する（Ｓ２）。Ｔｉは、ＳｉＯ２とＰｔとの密着性を向上させるためのものであり、その膜厚は、例えば０．０２μｍ程度である。また、Ｐｔの厚みは、例えば０．１μｍ程度である。
【００１９】
次に、下部電極３上にＰＺＴをスパッタ法で成膜し、圧電体４を形成する（Ｓ３；圧電体形成工程）。ＰＺＴの厚みは、用途によって異なるが、例えばセンサやフィルタでは１μｍ以下、アクチュエータでは１〜５μｍ程度である。なお、圧電体４の成膜方法の詳細については後述する。このとき、ＰＺＴは、Ｐｔとの格子定数の差が大きいため、多結晶で成長する。
【００２０】
続いて、圧電体４の上に、ＴｉおよびＡｕを順にスパッタ法で成膜し、上部電極５を形成する（Ｓ４）。Ｔｉは、ＰＺＴとＡｕとの密着性を向上させるためのものであり、その膜厚は、例えば０．０２μｍ程度である。また、Ａｕの厚みは、例えば０．１μｍ程度である。
【００２１】
さらに、上部電極５の上に、レジスト剤などの保護層６を塗布し（Ｓ５）、その後、支持板７となるＳｉ基板を貼り付ける（Ｓ６）。支持板７は、基板１を研磨する際の土台となるものであり、研磨する基板１よりも一回り大きく、厚みも大きい。
【００２２】
次に、支持板７上に設置された基板１を研磨装置にセットして、基板１における圧電体４が設けられた側とは反対側の面を研磨する（Ｓ７；研磨工程）。このときの基板１の薄肉化には、機械的研磨や化学機械的研磨を用いることができる。なお、研磨する量が大きい場合には、研削などにより最終寸法近くまで粗く落としてから研磨すればよい。
【００２３】
所定の厚さまで基板１を研磨した後、保護層６を薬液で除去して支持板７を取り去る（Ｓ８）。これにより、圧電体４が成膜された基板１を薄型化した圧電デバイス１０を作製することができる。なお、基板１の厚さの詳細については後述する。
【００２４】
〔２．圧電体の成膜方法について〕
次に、上述したＳ３の工程における圧電体４の成膜方法の詳細について説明する。図２は、圧電体４を成膜するスパッタ装置の概略の構成を示す断面図である。圧電体４は、例えば高周波マグネトロンスパッタリング法により成膜することができる。
【００２５】
まず、所定の組成比に調合したＰＺＴ材料の粉末を混合、焼成、粉砕し、ターゲット皿１２に充填してプレス機で加圧することにより、ターゲット１１を作製する。そして、このターゲット皿１２をマグネット１３上に設置し、その上にカバー１４を設置する。このマグネット１３とその下にある高周波電極１５は、絶縁体１６によって真空チャンバー１７と絶縁されている。また、高周波電極１５は、高周波電源１８と接続されている。
【００２６】
次に、基板１を、基板加熱ヒーター１９上に設置する。そして、真空チャンバー１７内を排気し、基板加熱ヒーター１９によって基板１を６００℃まで加熱する。加熱後、バルブ２０および２１を開け、スパッタガスであるＡｒとＯ２を所定の割合でノズル２２より真空チャンバー１７内に導入し、真空度を所定値に保つ。ターゲット１１に高周波電源１８より高周波電力を投入し、プラズマを発生させることにより、基板１上に圧電体４としてのＰＺＴ層を成膜することができる。
【００２７】
このように、基板１上に圧電体４を成膜によって形成することにより、一般的な成膜装置を用いて圧電体４を形成（成膜）することができる。
【００２８】
〔３．圧電デバイスの応用例について〕
図３は、本実施形態で作製した圧電デバイス１０をダイヤフラム（振動板）に応用したときの構成を示す平面図であり、図４は、図３のＡ−Ａ’線矢視断面図である。圧電体４は、基板１の必要な領域に、２次元の千鳥状に複数個配置されている。基板１において圧電体４の形成領域に対応する領域は、厚さ方向の一部が断面円形（円筒状）で除去された凹部１ａとなっており、基板１における凹部１ａの上部（凹部１ａの底部側）には、薄い板状の領域１ｂが残っている。下部電極３および上部電極５は、図示しない配線により、外部の制御回路と接続されている。
【００２９】
制御回路から、所定の圧電体４を挟む下部電極３および上部電極５に電気信号を印加することにより、所定の圧電体４のみを駆動することができる。つまり、圧電体４の上下の電極に所定の電界を加えると、圧電体４が図４における左右方向に伸縮し、バイメタルの効果によって圧電体４および基板１の領域１ｂが上下に湾曲する。したがって、基板１の凹部１ａに気体や液体を充填すると、圧電デバイス１０をポンプとして用いることができる。
【００３０】
また、所定の圧電体４の電荷量を下部電極３および上部電極５を介して検出することにより、圧電体４の変形量を検出することもできる。つまり、音波や超音波により、圧電体４が振動すると、上記と反対の効果によって上下の電極間に電界が発生するため、このときの電界の大きさや検出信号の周波数を検出することにより、圧電デバイス１０をセンサとして用いることもできる。
【００３１】
〔４．圧電体の配向方向について〕
次に、基板１上に形成する圧電体４の配向方向について説明する。図５は、本実施形態における圧電体４の基板１に対する配向方向を示す説明図である。なお、図５では、圧電体４の上下の電極（上部電極５、下部電極３）の図示を省略している。
【００３２】
ＰＺＴからなる圧電体４がＰＴＯ過多となる組成比の場合には、結晶は正方晶となり、分極方向は（００１）方向となる。この場合、圧電体４を基板１の表面に対して（００１）方向に配向するように成膜することにより、結晶の上面を基板と平行に配置することができる。
【００３３】
一方、圧電体４がＰＺＯ過多となる組成比の場合には、結晶は菱面体晶となり、分極方向は（１１１）方向となる。この場合でも、圧電体４を基板１の表面に対して（００１）方向に配向するように成膜することにより、結晶の上面を基板と平行に配置することができる。
【００３４】
ここで、ＰＺＴの配向性の制御には、温度やガスの圧力など成膜条件を調節する、下部電極３の構成材料であるＴｉやＰｔの配向性を工夫する、下部電極３の材料や結晶構造を工夫する、下部電極３とＰＺＴ（圧電体４）との間に配向を制御する中間層（配向制御層）を設ける、などの既知の方法を用いることが有効である。具体的には、下部電極３として（１１１）方向に自己配向したＰｔを用いる、基板１として、ＰＺＴと格子定数の近いＭｇＯなどの単結晶基板を用いる、下部電極３と圧電体４との間に、ＬａＮｉＯ３、ＰｔＴｉＯ３、ＰｂＬａＴｉＯ３などの配向制御層を設ける等の手法を採用することができる。いずれの手法も、下地層の格子定数を所望の配向方向（上記では（００１）方向）のＰＺＴと揃えることで、ＰＺＴの（００１）配向を実現している。
【００３５】
本実施形態のように、配向方向が基板１の面に対して（００１）方向となるように、圧電体４を基板１上に形成することにより、図５に示すように、圧電体４の結晶格子の上面が基板１に平行に位置することになる。これにより、基板１の研磨時に圧電体４に圧力がかかっても、圧電体４の結晶格子の複数の原子が均等に圧力を受けることになり、結晶格子の境界を起点として亀裂が入りにくく、結晶格子もつぶれにくくなる。また、結晶格子の変形が抑えられるため、圧電定数の低下も回避できる。なお、圧電定数とは、単位電圧あたりの変位量（ｍ／Ｖ）を示す値であり、圧電定数が大きいほど、圧電体としての特性が高くなる。したがって、基板１上に圧電体４を形成した後、基板１を研磨して薄型の圧電デバイス１０を作製する場合でも、圧電特性の劣化を抑えることができる。
【００３６】
なお、正方晶の場合は、基板面に垂直な方向に菱面体晶の（１１１）方向を配向する図１１の構成と比較して、若干の特性低下は生じるが、研磨による特性劣化が無いため、圧電特性を安定化することができる。
【００３７】
また、本実施形態のように、菱面体晶でも（００１）方向に配向する場合、分極方向は（１１１）方向であり、基板面に対して傾く。この場合、基板１に垂直な方向に電界を印加すると、分極方向が垂直に近づくように回転し、格子が上下に細長く伸びる。これにより、従来の圧電効果と同等の変位を得ることができる（ドメインエンジニアリング効果）。なお、基板研磨時の圧力の影響を回避できる点は、正方晶の場合と同様である。
【００３８】
また、半導体の製造に用いられるＳｉ基板の厚さは、後述する規格で決められているため、基板１として、半導体の製造に用いられるものと同じＳｉ基板を用いて薄型の圧電デバイス１０を作製する場合には、Ｓｉ基板を研磨して薄型化することが必要となる。このことから、本実施形態の圧電デバイス１０の製造方法は、基板１としてＳｉ基板を用いて薄型の圧電デバイス１０を作製する場合に特に有効であると言える。
【００３９】
〔５．基板の厚さについて〕
基板１として用いたＳｉ基板は、成膜時の平坦性、熱分布の均一性、取り扱い時の機械強度を確保するため、圧電体４の成膜時には一定の厚さが必要とされる。容易に入手可能な半導体の製造に使用されるＳｉ基板の厚さは、国際規格（ＳＥＭＩ規格）で定められており、これを表１に示す。なお、これらのＳｉ基板は、円盤状のウェハであり、その直径ごとに厚さが定められている。
【００４０】
【表１】
2012039266.tif 000003
【００４１】
表１に示した厚さよりも基板が薄いと、取り扱い時の強度が不足するだけでなく、圧電体の成膜時に基板の反りや温度分布が生じ、圧電特性がばらつく原因となり得る。
【００４２】
そこで、直径の異なる２種類の基板（７５ｍｍ、１５０ｍｍ）を用意し、それぞれの基板の厚みを３種類に変化させて圧電体を成膜したときの圧電定数の面内分布を調べた。その結果を表２に示す。
【００４３】
【表２】
2012039266.tif 000004
【００４４】
なお、圧電定数の面内分布とは、圧電体の面内での変位量のバラツキを示すものであり、（変位量の最小値／変位量の最大値）×１００（％）で示される。したがって、変位量のバラツキが小さいほど、圧電定数の面内分布は高くなる。ここでは、円形のウェハの中心とその中心から上下左右に位置する点の合計５点で変位量の最小値および最大値を測定したが、上記５点に加えて、中心と上下左右の点との間の中間点４つを増やし、合計９点で変位量の最小値および最大値を測定してもよい。なお、変位量の測定の仕方としては、例えば、実際にデバイスを圧力室などに加工して変位量を測定する、圧電定数と相関のある誘電率を測定する、測定箇所から短冊状の小片を切り出して曲げ変形量を測定する、などの方法を用いることができる。
【００４５】
また、基板の直径をＤｍｍとし、厚さをｔｍｍとしたときの以下の式（１）で示されるＡの値（以下、係数Ａと記載する）を求めたところ、この係数Ａと圧電定数の面内分布との間に一定の関係があることを見い出した。図６は、係数Ａと圧電定数の面内分布との関係を示している。
Ａ＝ｔ２／Ｄ        ・・・（１）
【００４６】
ここで、係数Ａは、基板の反り量ｘに関連する値であり、単位はｍｍである。後述するように、係数Ａが大きいほど（Ｄに対してｔが大きいほど）、基板の反り量ｘが小さいので、逆に、係数Ａが小さく、基板の反り量ｘが大きい厚さの基板、つまり、Ｄに対してｔの小さい基板（薄い基板）がデバイスの最終形態として求められる場合には、薄い基板上に圧電体を形成するのではなく、基板上に圧電体を（００１）配向で形成した後に基板を研磨して薄型化するという本実施形態の製造方法を採用し、基板の反り量ｘが小さい状態で圧電体を形成しておくことにより、圧電特性のバラツキを抑えることができる（圧電定数の面内分布を高めることができる）。
【００４７】
以下、係数Ａと基板の反り量ｘとの関係と、本実施形態の製造方法を適用する際の基準となる係数Ａの範囲について説明する。なお、以下では、特に断らない限り、便宜上、Ｄおよびｔの単位はメートル（ｍ）とする。
【００４８】
基板の反り量ｘ（ｍ）は、膜（圧電体）が持っている力Ｆ（Ｎ）と、基板を曲げるときの剛性ｋ（Ｎ／ｍ）とで決まる。また、基板の剛性ｋは、ヤング率をＥ（Ｐａ）、ポアソン比をｖとして、以下の式で表わされる。
ｋ＝（Ｅ・ｔ３）／（１２（１−ｖ２））
【００４９】
また、膜が持っている力Ｆは、膜応力ｓ（Ｐａ＝Ｎ／ｍ２）に断面積Ｄ・ｔ（ｍ２）を掛け合わせたものとなる。
【００５０】
したがって、基板の反り量ｘは、
ｘ＝Ｆ／ｋ＝（ｓ・Ｄ・ｔ）・（１２（１−ｖ２））／（Ｅ・ｔ３）
＝（ｓ／Ｅ）・（１２（１−ｖ２））・（Ｄ／ｔ２）
で表わされることになり、Ｄ／ｔ２に比例する値となる。これは、ｔ２／Ｄが大きいほど、基板の反り量ｘが小さいことを示す。
【００５１】
よって、Ｄおよびｔの単位をｍｍに戻し、基板の直径をＤｍｍとし、厚さをｔｍｍとした場合でも、係数Ａ（単位はｍｍ）＝ｔ２／Ｄが大きいほど、基板の反り量ｘは小さいと言える。図６のように、係数Ａが大きいほど、圧電定数の面内分布が高いのは（変位量の面内バラツキが小さいのは）、上記のように、係数Ａが大きいほど、圧電体を成膜したときの基板の反り量ｘが小さいからである。
【００５２】
ここで、圧電定数の面内分布の許容値は、適用される製品やその仕様値により異なるが、インクジェットヘッドや超音波センサなど、多数のチャネルを備えた面積の大きなデバイスでは、圧電定数の面内分布は８０〜９０％以上が一般的な許容値であり、赤外線センサや周波数フィルタなどの単一のチャネルで面積の小さなデバイスでは、圧電定数の面内分布は５０〜７０％以上が一般的な許容値であると考えられる。
【００５３】
したがって、図６より、圧電体を成膜する際の基板の係数Ａの値としては、前者の応用例では概ね０．００２よりも大きいことが必要であり、後者の応用例では０．００１よりも大きいことが必要であると言える。したがって、デバイスに求められる基板の厚みが、これらの係数Ａから算出される値以下である場合には、係数Ａから算出される値よりも大きな厚さの基板に圧電体を先に形成した後に、基板を研磨して所望の厚みにする（薄型化する）必要がある。
【００５４】
そこで、本実施形態では、Ａ＝ｔ２／Ｄが０．００２ｍｍよりも大きい基板１上に圧電体４を（００１）配向で形成した後、所望の厚さまで基板１を研磨して薄型化する。これにより、基板の反りおよびそれに伴う圧電特性の劣化を回避することができ、最終形態としてＡ＝ｔ２／Ｄが０．００２ｍｍ以下の基板が要求される場合であっても、圧電特性の良好な圧電デバイスを実現することができる。つまり、最初からＡ＝ｔ２／Ｄが０．００２ｍｍ以下の基板を用いて圧電体を形成した場合には、基板の反り量の増大により、圧電定数の面内分布が８０％以下に低下するが（図６参照）、上記した本実施形態の製造方法を採用することにより、研磨前の基板１の係数Ａに応じた圧電定数の面内分布（例えば８０％以上）を実現することができる。したがって、この場合は、圧電定数の面内分布８０％以上が要求される、インクジェットヘッドや超音波センサに好適な薄型の圧電デバイスを実現できる。
【００５５】
また、デバイスの最終形態として、圧電定数の面内分布５０％以上が要求される場合であれば、Ａ＝ｔ２／Ｄが０．００１ｍｍよりも大きい基板を用いて、上記と同様に、基板１上に圧電体４を（００１）配向で形成した後、所望の厚さまで基板１を研磨して薄型化することにより、研磨前の基板１の係数Ａに応じた圧電定数の面内分布（５０％以上）を実現することができる。したがって、この場合は、圧電定数の面内分布５０％以上が要求される、赤外線センサや周波数フィルタに好適な薄型の圧電デバイスを実現できる。
【００５６】
したがって、本実施形態において、基板上に圧電体を形成するときの基板のＡ＝ｔ２／Ｄは、最終的に得たいデバイスによって異なるが、０．００１ｍｍよりも大きいことが好ましく、０．００２ｍｍよりも大きいことがさらに好ましい。
【００５７】
以下、具体的な実験例を説明する。この実験例では、直径の異なる２種類のＳｉ基板（直径７５ｍｍ、厚さ３８０μｍと、直径１５０ｍｍ、厚さ６７５μｍ）の上に圧電体としてのＰＺＴを成膜した。このときの成膜条件は、以下の通りである。
基板材料：Ｓｉ／ＳｉＯ２／Ｔｉ／Ｐｔ（１１１）配向
膜厚：Ｔｉ３０ｎｍ、Ｐｔ１００ｎｍ、ＰＺＴ３μｍ
基板温度：５５０℃
圧力：０．５Ｐａ
成膜速度：２μｍ／ｈ
【００５８】
その結果、正方晶構造で（００１）に配向したＰＺＴの薄膜が形成された。圧電定数の面内分布を測定したところ、直径７５ｍｍの基板では８０％、直径１５０ｍｍの基板では９８％であった。その後、直径７５ｍｍの基板を厚さ１５０μｍまで、直径１５０ｍｍの基板を厚さ３００μｍまで研磨したが、圧電定数の面内分布に変化は見られなかった。なお、この研磨の際には、グラインダーによる機械的研磨により厚みを落とし、その後、ＳｉＯ２をベースにしたコロイダルシリカを砥粒に用いた液体状の研磨材で化学機械的研磨を行った。
【００５９】
〔６．他の製造方法について〕
ＰＺＴのＺｒ、Ｔｉの元素をＭｇ、Ｎｂに置き換えたＰＭＮ（マグネシウムニオブ酸鉛）や、Ｚｎに置き換えたＰＺＮ（亜鉛ニオブ酸鉛）など、いわゆるリラクサ材料と呼ばれる物質の単結晶を圧電体として用いると、ＰＺＴよりもさらに大きな圧電特性が得られる。しかし、このような単結晶とＳｉとは、結晶の格子定数が異なるため、Ｓｉ基板上に単結晶を成長させることはできない。したがって、リラクサ材料を圧電体として薄型の圧電デバイスを得るためには、圧電体と基板とを接合し、その後、基板を研磨して薄型化する必要がある。なお、結晶でないバルク状態の圧電体を用いる場合も、上記と同様に、両者を接合後、基板を研磨して薄型化する必要がある。
【００６０】
そこで、以下では、圧電体と基板とを接合して圧電デバイスを得る際の製造方法について説明する。
【００６１】
図７は、圧電体としてＰＭＮを用いた圧電デバイスの製造時の流れを、各製造工程での断面図とともに示している。まず、Ｓｉからなる基板３１を用意し（Ｓ１１）、基板３１の上に、ＴｉおよびＡｕを順にスパッタ法で成膜し、接合層としての金属膜３２を形成する（Ｓ１２）。なお、基板３１の厚みは、基板サイズ（直径）により異なるが、例えば４００〜６００μｍ程度である。Ｔｉは、ＳｉとＡｕとの密着性を向上させるためのものであり、その膜厚は、例えば０．０２μｍ程度である。Ａｕの厚みは、例えば０．１μｍ〜０．５μｍ程度である。
【００６２】
一方、圧電体４１は、ＰＭＮであり、単結晶材料から５００μｍ程度の厚さに切り出されている（Ｓ１３）。このとき、圧電体４１の配向方向は、圧電体４１における基板３１との接合側の面（金属膜４２の形成側の面）に対して（００１）方向となっている。この圧電体４１上にＴｉおよびＡｕを順にスパッタ法で成膜し、接合層と下部電極とを兼ねた金属膜４２を形成する（Ｓ１４）。ＴｉおよびＡｕの厚みは、基板３１上の金属膜３２と同程度である。
【００６３】
次に、金属膜３２における基板３１とは反対側の面をプラズマ処理し、金属膜３２の表面（接合面）を活性化する（Ｓ１５）。同様に、金属膜４２における圧電体４１とは反対側の面をプラズマ処理し、金属膜４２の表面（接合面）を活性化する（Ｓ１６）。そして、両者の接合面を対向させ、両基板を加熱、加圧して接合する（Ｓ１７）。このときの接合温度は、例えば２００〜４００℃であり、圧力は、例えば０．１〜１ＭＰａである。
【００６４】
続いて、圧電体４１における金属膜４２とは反対側の面に、レジスト剤などの保護層４３を塗布し（Ｓ１８）、さらにその上に、Ｓｉ基板からなる支持板４４を貼り付ける（Ｓ１９）。支持板４４は、基板３１を研磨する際の土台となるものであり、研磨する基板３１よりも一回り大きく、厚みも大きい。
【００６５】
支持板４４上に設置された基板３１を研磨装置にセットして、基板３１における圧電体４１が設けられた側とは反対側の面を研磨する（Ｓ２０）。このときの基板３１の薄肉化には、機械的研磨や化学機械的研磨を用いることができる。なお、研磨する量が大きい場合には、研削などにより最終寸法近くまで粗く落としてから研磨すればよい。所定の厚さまで基板３１を研磨した後、保護層４３を薬液で除去して支持板４４を取り去る（Ｓ２１）。
【００６６】
次に、圧電体４１における金属膜４２が設けられた側と反対側の面を研磨する（Ｓ２２）。なお、このときの研磨方法は、Ｓ１８〜Ｓ２１までの工程と全く同様の手法で行われる。すなわち、基板３１における金属膜３２とは反対側の面に、レジスト剤などの保護層を塗布し（Ｓ１８に対応）、さらにその上に、支持板を貼り付け（Ｓ１９に対応）、この支持板と圧電体４１とを研磨装置にセットして、圧電体４１における金属膜４２が設けられた側とは反対側の面を研磨する。
【００６７】
最後に、圧電体４２の研磨面、すなわち、圧電体４２における金属膜４２が設けられた側とは反対側の面に、ＴｉおよびＡｕの各層を成膜し、上部電極４５を形成する（Ｓ２３）。このときのＴｉの厚みは、例えば０．０２μｍ程度であり、Ａｕの厚みは、例えば０．１μｍ程度である。これにより、圧電体４１が形成された基板３１を薄型化した圧電デバイス１０’を作製することができる。
【００６８】
以上のように、Ｓ１１〜Ｓ１７までの工程を、基板３１上に圧電体４１を形成する圧電体形成工程とすると、この圧電体形成工程は、Ｓ１７の工程、すなわち、基板３１と圧電体４１とを接合する接合工程を含んでいる。これにより、単結晶材料（例えばリラクサ材料）など、基板３１上に直接成膜することができない材料を圧電体４１として用いる場合でも、基板３１と圧電体４１との（金属膜３２、金属膜４２を介しての）接合によって、基板３１上に圧電体４１を形成することができる。
【００６９】
また、接合時の圧力、接合面の平坦性、加熱による基板３１の反りなどを防止するためには、基板３１、圧電体４１ともに所定の厚さが必要となるが、圧電体４１の変位量の増大、デバイスの感度向上、小型化等のためには、基板３１を薄くする要求がある。また、圧電体４１をＭＥＭＳに利用するには、圧電体４１も薄くする必要がある。これは、（１）成膜、フォトリソグラフィーなど半導体プロセス技術を用いた高精度な加工が可能となり、小型化、高密度化を実現できる、（２）大面積のウェハに一括加工できるため、コストを低減できる、（３）電気機械の変換効率が向上し、駆動素子の特性やセンサの感度が向上する、などの利点があるからである。
【００７０】
上記のように基板３１の面に対して（００１）方向に配向するように圧電体４１を基板３１に接合することにより、圧電体４１として単結晶を用いる場合でも、Ｓ２０での基板３１の研磨時に、圧電体４１の亀裂やつぶれを回避することができる。また、圧電体４１の結晶格子の平面部分が基板面と平行となるため、圧電体４１を研磨するＳ２２の工程においても、圧電体４１の亀裂やつぶれを回避することができ、圧電体４１の研磨中の欠けやこぼれの懸念も払拭される。よって、デバイスの薄型化が容易となる。
【００７１】
以上、本実施形態の圧電デバイスの製造方法は、基板上に圧電体を形成する圧電体形成工程と、この圧電体形成工程の後、基板における圧電体の形成側とは反対側の面を研磨する研磨工程とを有しており、圧電体形成工程では、配向方向が基板の面に対して（００１）方向となるように、基板上に圧電体を形成する。これにより、薄型で圧電特性の劣化を抑えた圧電デバイスを実現することができる。
【産業上の利用可能性】
【００７２】
本発明は、例えばインクジェットヘッド、超音波センサ、赤外線センサ、周波数フィルタなどの種々のデバイスに利用可能であり、特に、小型化、薄型化が要求されるデバイスに利用可能である。
【符号の説明】
【００７３】
１      基板（シリコン基板）
４      圧電体
３１      基板（シリコン基板）
４１      圧電体
【図１】
2012039266.tif 000005
【図２】
2012039266.tif 000006
【図３】
2012039266.tif 000007
【図４】
2012039266.tif 000008
【図５】
2012039266.tif 000009
【図６】
2012039266.tif 000010
【図７】
2012039266.tif 000011
【図８】
2012039266.tif 000012
【図９】
2012039266.tif 000013
【図１０】
2012039266.tif 000014
【図１１】
2012039266.tif 000015
【手続補正書】
【提出日】平成24年4月2日(2012.4.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
圧電デバイスの製造方法であって、
前記圧電デバイスを構成する基板上に圧電体を形成する圧電体形成工程と、
前記圧電体形成工程の後、前記基板における前記圧電体の形成側とは反対側の面を、前記基板が前記圧電デバイスに求められる所望の厚さとなるまで研磨する研磨工程とを有しており、
前記圧電体形成工程では、配向方向が前記基板の面に対して（００１）方向となるように、前記基板上に圧電体を形成することを特徴とする圧電デバイスの製造方法。
【請求項２】
前記圧電体形成工程において、前記基板の直径をＤｍｍとし、前記基板の厚さをｔｍｍとしたときに、Ａ＝ｔ2／Ｄが０．００１よりも大きいことを特徴とする請求項１に記載の圧電デバイスの製造方法。
【請求項３】
前記圧電体形成工程において、Ａ＝ｔ2／Ｄが０．００２よりも大きいことを特徴とする請求項２に記載の圧電デバイスの製造方法。
【請求項４】
前記圧電体は、菱面体晶であり、（１１１）方向に分極していることを特徴とする請求項１から３のいずれかに記載の圧電デバイスの製造方法。
【請求項５】
前記圧電体は、正方晶であり、（００１）方向に分極していることを特徴とする請求項１から３のいずれかに記載の圧電デバイスの製造方法。
【請求項６】
前記基板は、シリコン基板であることを特徴とする請求項１から５のいずれかに記載の圧電デバイスの製造方法。
【請求項７】
前記圧電体形成工程では、前記基板上に前記圧電体を成膜することを特徴とする請求項１から６のいずれかに記載の圧電デバイスの製造方法。
【請求項８】
前記圧電体形成工程は、前記基板と前記圧電体とを接合する接合工程を含んでいることを特徴とする請求項１から６のいずれかに記載の圧電デバイスの製造方法。
【請求項９】
請求項１から８のいずれかに記載の圧電デバイスの製造方法によって製造されたことを特徴とする圧電デバイス。
【国際調査報告】
2012039266.tif 000016
2012039266.tif 000017
2012039266.tif 000018
2012039266.tif 000019