(57)【要約】  本発明のＰＷＭ信号生成回路は、初期デューティ値と、目標デューティ値と、初期デューティ値が目標デューティ値に至るまでの傾きを指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づきＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部(１０)と、ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部（２０）と、周期設定値に応じた周期とデューティ制御信号の値に応じたデューティ比のＰＷＭ信号をクロック信号に基づき生成する出力制御部（３０）と、を有し、デューティ設定部（１０）は、クロック信号のクロック数が周期設定値に達した回数が傾き設定値に達する毎に初期デューティ値を目標デューティ値まで増加させる。
2012132221.tif 000002
【特許請求の範囲】
【請求項１】
ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、
周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、
前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、
前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティの値を前記目標デューティ比の値まで増加させるＰＷＭ信号生成回路。
【請求項２】
前記デューティ設定部は、
前記クロック信号のクロック数が前記周期設定値に達した回数をカウントして第１のカウント値を生成する第１のカウンタと、
前記第１のカウント値が前記傾き設定値に達したことに応じて、前記第１のカウント値をカウント開始値にリセットすると共に、前記初期デューティ比の値を増加させる第１の比較器と、
前記初期デューティ比の値と前記目標デューティ比の値との大小関係を示す選択信号を生成する第２の比較器と、
前記初期デューティ比の値より前記目標デューティ比の値の方が小さいことを前記選択信号が示している場合に前記初期デューティ比の値を出力し、前記初期デューティ比の値が前記目標デューティ比の値以上であること前記選択信号を示している場合に前記目標デューティ値を出力する選択回路と、
を有する請求項１に記載のＰＷＭ信号生成回路。
【請求項３】
前記デューティ設定部は、
前記初期デューティ比の値を格納する初期デューティレジスタと、
前記目標デューティ比の値を格納する目標デューティレジスタと、
前記傾き設定値を格納する傾きレジスタと、を有し、
前記周期設定部は、
前記周期設定値を格納する周期レジスタを有する請求項１又は２に記載のＰＷＭ信号生成回路。
【請求項４】
前記出力制御部は、
前記クロック信号のクロック数をカウントして第２のカウント値を生成する第２のカウンタと、
前記周期設定値と、前記第２のカウント値と、が入力され、前記第２のカウント値が前記周期設定値に達したことに応じて、前記第２のカウント値をカウント開始値にリセットすると共に、周期開始を通知する周期開始信号を出力する第３の比較器と、
前記デューティ制御信号で示されるデューティ比を示す値に前記第２のカウント値が達したことに応じて、前記ＰＷＭ信号の論理レベルの切り換えを指示する切り換え信号を出力する第４の比較器と、
前記周期開始信号に応じて前記ＰＷＭ信号の論理レベルを開始論理レベルとし、前記切り換え信号に応じて前記ＰＷＭ信号の論理レベルを前記開始論理レベルとは逆の論理レベルとなる終了論理レベルとするＰＷＭ信号生成器と、
を有する請求項１乃至３のいずれか１項に記載のＰＷＭ信号生成回路。
【請求項５】
前記ＰＷＭ信号生成器は、ＰＷＭ出力ゲート信号が入力され、前記ＰＷＭ信号ゲート信号の論理レベルに応じて前記ＰＷＭ信号を出力するか否かを切り換える請求項４に記載のＰＷＭ信号生成回路。
【請求項６】
前記ＰＷＭ信号生成回路は、
前記デューティ設定部を複数個有し、
前記出力制御部は、それぞれが、複数のデューティ設定部が出力するデューティ制御信号で示されるデューティ比の値に対応するデューティ比を有する複数のＰＷＭ信号を生成する請求項１乃至５のいずれか１項に記載のＰＷＭ信号生成回路。
【請求項７】
外部に設けられた制御対象回路にＰＷＭ信号を出力するプロセッサシステムであって、
前記プロセッサシステムで用いられるプログラム及び設定値を格納するメモリと、
ＰＷＭ信号生成ユニットと、
演算コアと、を有し、
前記ＰＷＭ信号生成ユニットは、
前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、
周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、
前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、
前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティ比の値を前記目標デューティ比の値まで増加させ、
前記演算コアは、
前記プログラム及び前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を生成して、前記ＰＷＭ信号生成ユニットに与えるプロセッサシステム。
【請求項８】
前記演算コアは、ＰＷＭ信号生成開始信号を出力し、
前記ＰＷＭ信号生成ユニットは、前記ＰＷＭ信号生成開始信号に応じて前記ＰＷＭ信号の生成を開始する請求項７に記載のプロセッサシステム。
【請求項９】
前記制御対象回路内のノードに生成される電圧のレベルを示す計測値の時系列情報を生成する出力モニタユニットを有し、
前記出力モニタユニットは、前記ＰＷＭ信号生成開始信号に応じて前記計測値の時系列情報の生成を開始する請求項８に記載のプロセッサシステム。
【請求項１０】
前記演算コアは、
前記計測値の時系列情報の最終値が予め設定された目標下限値を下回っている場合、前記目標デューティ比の値を増加させ、
前記計測値の時系列情報の最終値が予め設定された目標上限値を上回っている場合、前記目標デューティ比の値を減少させ、
前記計測値の時系列情報の開始時点から前記測定値が前記目標下限値を最初に上回るまでの時間が予め設定された立ち上がり時間より短い場合、前記初期デューティ比の値を増加させ、
前記計測値の時系列情報の開始時点から前記測定値が前記目標下限値を最初に上回るまでの時間が予め設定された立ち上がり時間より長い場合、前記初期デューティ比の値を減少させ、
前記計測値が前記目標下限値を最初に上回った後再度前記目標下限値を下回った場合、前記傾き設定値を増加させ、
前記計測値が前記目標上限値を最初に上回った後再度前記目標上限値を下回った場合、前記傾き設定値を減少させ、
前記メモリに格納されている設定値に含まれる前記目標デューティ比の値、初期デューティ比の値及び前記傾き設定値を更新する請求項９に記載のプロセッサシステム。
【請求項１１】
前記演算コアは、前記ＰＷＭ信号生成開始信号を出力する毎に前記メモリから前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を前記ＰＷＭ信号生成ユニットに与える請求項８乃至１０のいずれか１項に記載のプロセッサシステム。
【請求項１２】
前記演算コアは、前記ＰＷＭ信号生成開始信号により前記ＰＷＭ信号生成ユニットが前記ＰＷＭ信号を間欠的出力するように制御する請求項８乃至１１のいずれか１項に記載のプロセッサシステム。
【請求項１３】
外部に設けられた回路から与えられる制御信号を受信するＩＯユニットを有し、
前記演算コアは、前記ＩＯユニットを介して得た前記制御信号に基づき前記ＰＷＭ信号生成ユニットによる前記ＰＷＭ信号の出力の開始及び停止を指示するＰＷＭ出力ゲート信号を生成し、前記ＰＷＭ出力ゲート信号により前記ＰＷＭ信号生成ユニットが前記ＰＷＭ信号を出力する間隔を制御し、前記ＰＷＭ信号の出力の開始指示を行う毎に前記メモリから前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を前記ＰＷＭ信号生成ユニットに与える請求項７に記載のプロセッサシステム。
【請求項１４】
前記制御対象回路は、スイッチング動作により出力電圧の電圧レベルを制御する電源回路である請求項７乃至１３のいずれか１項に記載のプロセッサシステム。
【請求項１５】
前記電源回路は、ＬＥＤ素子を駆動する請求項１４に記載のプロセッサシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＷＭ信号生成回路及びプロセッサシステムに関し、特にＰＷＭ信号のデューティを徐々に大きくするソフトスタート機能を有するＰＷＭ信号生成回路及びプロセッサシステムに関する。
【背景技術】
【０００２】
近年、様々な回路でＰＷＭ（Pulse Width Modulation）信号が多く用いられている。例えば、スイッチング電源回路では、ＰＷＭ信号を用いてスイッチング動作を行う。このとき、ＰＷＭ信号のパルス幅を可変することでスイッチング電源回路が生成する出力電圧の電圧レベルを制御することができる。ここで、スイッチング電源回路においてＰＷＭ信号を用いる場合に、ＰＷＭ信号の開始時点のデューティ比を小さく設定し、時間の経過と共にデューティ比を大きくするソフトスタート制御を行うと、出力電圧の立ち上がり波形を整形する事ができる。【０００３】
このようにソフトスタート制御を用いてＰＷＭ信号を生成するＰＷＭ信号生成回路について多くの提案がなされている。このようなＰＷＭ信号生成回路の一例が特許文献１に開示されている。特許文献１に開示されているスイッチング電源のソフトスタート方法では、スイッチング電源回路の出力電圧ＶＯＵＴの電圧レベルをモニタしながら生成するＰＷＭ信号のデューティ比を徐々に大きくする。しかしながら、特許文献１に記載のスイッチング電源のソフトスタート方法では、基準電圧Ｖｒｅｆと出力電圧ＶＯＵＴとの差分を常時計算しなければならず、プロセッサの演算処理によりこの差分計算を行うとした場合、プロセッサに高い演算能力が必要になる問題がある。【０００４】
そこで、スイッチング電源回路等の制御対象回路の出力電圧をモニタすることなくＰＷＭ信号のソフトスタート制御を実現するＰＷＭ信号生成回路が特許文献２、３に開示されている。【０００５】
特許文献２では、論理回路に対して各種設定信号を与えてＰＷＭ信号を生成する（特許文献２の図１〜図３）。このとき、特許文献２では、特許文献２の図７に示す回路によりソフトスタート制御を実現する。特許文献２の図７に示す回路は、動作開始直後は、ＤＦＦ５の出力値を"０Ｈ"とし信号ＥＮ１を"Ｌ"とする。出力値"０Ｈ"及び信号ＰＭ１ＯＮＳの"Ｌ"によりゲート６１２の出力は"Ｈ"となり、ＤＦＦ５の出力値"０Ｈ"を"１Ｈ"に変更してＣＢ１５に送り、装置内部でオン幅が"１Ｈ"であるのと同様の演算を行う。信号ＰＭ１は"Ｌ"から"Ｈ"に変化するが信号ＥＮ１は"Ｌ"なのでゲート２０５により信号ＰＷＭ１は"Ｌ"を維持する。信号ＰＭ１ＯＮＳの"Ｈ"、信号ＲＤＷＮ１の"Ｌ"により、ＤＦＦ５の出力値は"０Ｈ"のままＣＢ１５に入力される。その後所定の演算を経てＤＦＦ５のレジスタ値は"１Ｈ"に更新され、オン幅出力制御部６１の信号ＥＮ１も"Ｈ"に変化しＰＷＭ信号が出力される。【０００６】
また、特許文献３では、スイッチング電源のソフトスタート回路が開示されている。このソフトスタート回路は、三角波発生回路と誤差増幅器とＰＷＭコンパレータを有し、通常時は該ＰＷＭコンパレータにより該三角波発生回路の三角波振幅出力と基準（比較）電圧としての該誤差増幅器の出力電圧を比較してＰＷＭパルスを得るスイッチング電源において、電源起動時に前記三角波発生回路の三角波振幅の上／下限値を設定する抵抗網とスイッチから成る上／下限値設定部と同じ手段を用いた抵抗網群とスイッチ群のソフトスタート基準値設定部と、該スイッチ群の切り換えのための三角波発生回路の三角波周期を計数して複数の任意のソフトスタート時間を得る計数回路とを有する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００４−２９７９８５号公報
【特許文献２】特開平９−７４７３７号公報
【特許文献３】特開２００２−２１８７３７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述したように、特許文献２、３では、スイッチング電源等の出力電圧をモニタすることなくＰＷＭ信号のソフトスタート制御を実現することができる。しかしながら、特許文献２の図１１、あるいは、特許文献３の図６を参照すると、特許文献２、３では、いずれもＰＷＭ信号の生成処理を開始してから、実際にＰＷＭ信号が出力されるまでに所定の時間を要する（例えば、特許文献２の図１１のタイミングｔ４までの期間、特許文献３の図６の期間ｔｓｏｆｔ１）。すなわち、特許文献２、３では、ＰＷＭ信号の生成開始後に即座にＰＷＭ信号を出力することができず、ＰＷＭ信号の供給先の回路を停止状態から動作状態への切り換えタイミングを最適制御できない問題（例えば、動作状態への移行タイミングが制限される等）がある。
【課題を解決するための手段】
【０００９】
本発明にかかるＰＷＭ信号生成回路の一態様は、ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティの値を前記目標デューティ比の値まで増加させる。【００１０】
本発明にかかるプロセッサシステムの一態様は、外部に設けられた制御対象回路にＰＷＭ信号を出力するプロセッサシステムであって、前記プロセッサシステムで用いられるプログラム及び設定値を格納するメモリと、ＰＷＭ信号生成ユニットと、演算コアと、を有し、前記ＰＷＭ信号生成ユニットは、前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティ比の値を前記目標デューティ比の値まで増加させ、前記演算コアは、前記プログラム及び前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を生成して、前記ＰＷＭ信号生成ユニットに与える。【００１１】
本発明にかかるＰＷＭ信号生成回路及びプロセッサシステムでは、それぞれが固定的な値を示す初期デューティ設定信号、目標デューティ設定信号、傾き設定信号及び周期設定信号に基づき、ＰＷＭ信号を生成する。これにより、本発明かかる本発明にかかるＰＷＭ信号生成回路及びプロセッサシステムでは、ＰＷＭ信号の生成を開始した直後からＰＷＭ信号を生成可能になる。また、本発明にかかるＰＷＭ信号生成回路及びプロセッサシステムでは、クロック信号に基づきＰＷＭ信号を生成する。このとき、本発明にかかるＰＷＭ信号生成回路及びプロセッサシステムでは、このクロック信号に基づき初期デューティ比の値を更新する。これにより、本発明にかかるＰＷＭ信号生成回路及びプロセッサシステムでは、ＰＷＭ信号の生成開始後にデューティ比を時間と共に変化させ、ソフトスタート制御を行うことが可能になる。
【発明の効果】
【００１２】
本発明にかかるＰＷＭ信号生成回路及びプロセッサシステムによれば、ソフトスタート制御されたＰＷＭ信号を生成処理の開始直後から出力することができる。
【図面の簡単な説明】
【００１３】
【図１】本発明が適用されるプロセッサシステムのブロック図である。
【図２Ａ】図１に示したプロセッサシステムにより制御される電源回路の例を示す回路図である。
【図２Ｂ】図１に示したプロセッサシステムにより制御される電源回路の例を示す回路図である。
【図２Ｃ】図１に示したプロセッサシステムにより制御される電源回路の例を示す回路図である。
【図２Ｄ】図１に示したプロセッサシステムにより制御される電源回路の例を示す回路図である。
【図３】実施の形態１にかかるＰＷＭ信号生成回路のブロック図である。
【図４】実施の形態１にかかるＰＷＭ信号生成回路の動作を示すタイミングチャートである。
【図５】実施の形態１にかかるＰＷＭ信号生成回路で用いられる初期デューティ値及び目標デューティ値と、電源回路の出力電圧との関係を示す第１のタイミングチャートである。
【図６】実施の形態１にかかるＰＷＭ信号生成回路で用いられる初期デューティ値及び目標デューティ値と、電源回路の出力電圧との関係を示す第２のタイミングチャートである。
【図７】実施の形態１にかかるＰＷＭ信号生成回路で用いられる初期デューティ値及び目標デューティ値と、電源回路の出力電圧との関係を示す第３のタイミングチャートである。
【図８】実施の形態１にかかるＰＷＭ信号生成回路で用いられる傾き設定値と、電源回路の出力電圧との関係を示す第４のタイミングチャートである。
【図９】実施の形態１にかかるＰＷＭ信号生成回路で用いられる傾き設定値と、電源回路の出力電圧との関係を示す第５のタイミングチャートである。
【図１０】実施の形態２にかかるＰＷＭ信号生成回路のブロック図である。
【図１１】実施の形態２おいて用いられる出力モニタユニットの第１の例の詳細なブロック図である。
【図１２】実施の形態２おいて用いられる出力モニタユニットの第２の例の詳細なブロック図である。
【図１３】図１１で示した出力モニタユニットを用いた出力電圧検出結果を示す第１のタイミングチャートである。
【図１４】図１１で示した出力モニタユニットを用いた出力電圧検出結果を示す第２のタイミングチャートである。
【図１５】図１１で示した出力モニタユニットを用いた出力電圧検出結果を示す第３のタイミングチャートである。
【図１６】実施の形態２おいて説明するソフトスタート制御における設定の設定手順を示すフローチャートである。
【図１７】実施の形態３にかかるＰＷＭ信号生成回路のブロック図である。
【図１８】実施の形態３にかかるＰＷＭ信号生成回路により生成されるＰＷＭ信号及び当該ＰＷＭ信号に基づき電源回路が生成する出力電圧を示すタイミングチャートである。
【図１９】実施の形態４にかかるＰＷＭ信号生成回路のブロック図である。
【発明を実施するための形態】
【００１４】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。
【００１５】
まず、本発明の詳細な実施の形態を説明する前に、本発明が適用されるプロセッサシステムの概要について説明する。なお、本発明は、以下で説明するプロセッサシステムに適用されるものではあるが、説明するプロセッサシステムは一例であり、他のプロセッサシステムに本発明を適用することも可能である。
【００１６】
本発明が適用されるプロセッサシステムＭＣＵの概略図を図１に示す。図１に示すように、本発明にかかるプロセッサシステムＭＣＵは、メモリＭＥＭ、演算コアＰＥ、クロック生成ユニットＣＧ、ＰＷＭ信号生成ユニットＰＧ、出力モニタユニットＭＯＮ、ＩＯユニットＩＯＵ、周辺回路ＰＥＲＩを有する。なお、図１では、プロセッサシステムＭＣＵにより制御される制御対象回路ＰＷＲを示した。この制御対象回路ＰＷＲは、例えば、電源回路であり、ＰＷＭ信号生成ユニットＰＧにより生成されるＰＷＭ信号に基づき電源電圧を昇圧した昇圧電圧、あるいは、電源電圧を降圧した降圧電圧を生成し、生成した電圧を他の回路に供給する電源とする。
【００１７】
メモリＭＥＭは、プロセッサシステムＭＣＵにより用いられるプログラム及びプロセッサシステムＭＣＵを動作させるために用いられる設定値等が格納される。演算コアＰＥは、メモリＭＥＭに格納されたプログラム又は外部から読み込んだプログラムに基づくプロセッサシステムＭＣＵに求められる具体的な処理を行う。クロック生成ユニットＣＧは、プロセッサシステムＭＣＵ内の各回路ブロックで利用されるクロック信号を生成する。また、クロック生成ユニットＣＧで生成されたクロック信号は、外部に出力されても良い。なお、プロセッサシステムＭＣＵ内で利用されるクロック信号は、外部の回路から供給することも可能である。
【００１８】
ＰＷＭ信号生成ユニットＰＧは、外部に出力するＰＷＭ信号を生成する。このＰＷＭ信号生成ユニットＰＧは、例えば、プロセッサシステムＭＣＵのタイマ機能を利用することで実現することもできる。また、ＰＷＭ信号生成ユニットＰＧは、タイマ機能とは別の機能回路として実装されていても良い。
【００１９】
出力モニタユニットＭＯＮは、外部回路のノードの電圧をモニタする。そして、出力モニタユニットＭＯＮは、アナログ値を有する電圧をデジタル値に変換する。出力モニタユニットＭＯＮは、プロセッサシステムＭＣＵ内に外部から得られた電圧値の電圧レベルをデジタル値として伝達する。図１の例では、外部に設けられた電源回路の出力電圧をモニタし、当該出力電圧レベルに応じたデジタル値をプロセッサシステムＭＣＵに取り込むことができる。この出力モニタユニットＭＯＮは、アナログデジタル変換器（例えば、ＡＤＣ（Analog Digital Converter））、コンパレータ回路等のアナログ値をデジタル値に変換可能な回路により構成することができる。
【００２０】
ＩＯユニットＩＯＵは、外部に設けられた回路との間で通信を行い、プロセッサシステムＭＣＵに対する制御信号等の受信、あるいは、プロセッサシステムＭＣＵの処理結果の送信等を行う。ＩＯユニットＩＯＵの具体的な例としては、ＳＰＩユニット、ＵＡＲＴユニット等が考えられる。なお、ＳＰＩユニットは、３線又は４線のシリアル通信であるＳＰＩ（System Packet Interface）規格の通信を行う。また、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）ユニットは、調歩同期方式によるシリアル信号をパラレル信号に変換し、また、その逆方向の変換を行う。
【００２１】
周辺回路ＰＥＲＩは、上述した回路ブロック以外の回路であって、演算コアＰＥにより利用される回路ブロックを含む。周辺回路ＰＥＲＩとしては、例えば、タイマユニット、ウォッチドッグタイマユニット、ＤＭＡ（Direct Memory Access）ユニット、低電圧検出ユニット、パワーオンリセット（ＰＯＲ）ユニット等が考えられる。
【００２２】
なお、本発明が適用されるプロセッサシステムＭＣＵでは、演算コアＰＥ、メモリＭＥＭ、ＰＷＭ信号生成ユニットＰＧ、ＰＷＭ信号生成ユニットＰＧ、出力モニタユニットＭＯＮ、ＩＯユニットＩＯＵ、周辺回路ＰＥＲＩがバスにより相互により接続される構成となっている。また、図示してはいないが、プロセッサシステムＭＣＵには、他の回路から電源が供給される。ここまでに説明したプロセッサシステムＭＣＵは、本発明が適用されるプロセッサシステムの一例を示したものであり、例えば、メモリＭＥＭに格納するプログラム及びデータはシステムの仕様により適宜変更可能である。また、回路ブロック間の接続は、例えば、複数のバスを介して接続される構成であっても良く、バスを介さずに演算コアＰＥと、他の回路ブロックと、が直接接続される構成であっても良い。
【００２３】
プロセッサシステムＭＣＵは、ＰＷＭ信号を生成し、制御対象回路ＰＷＲに与えることができる。そして、プロセッサシステムＭＣＵは、このＰＷＭ信号のデューティ、あるいは、ＰＷＭ信号の生成タイミング等を制御対象回路中のノードの電圧、他の回路から与えられる制御信号等により制御することができる。そこで、プロセッサシステムＭＣＵが生成するＰＷＭ信号の利用形態を明確にするために制御対象回路ＰＷＲの一例である電源回路について説明する。以下で説明する電源回路は、負荷回路としてＬＥＤ（Light Emitting Diode）を駆動するが、負荷回路は、ＬＥＤに限らず、一般的な回路であても良い。
【００２４】
図２Ａ〜図２ＤにＬＥＤを駆動する電源回路の例を示す。なお、図２Ａ〜図２Ｄでは、電源回路にＰＷＲの符号を付す。また、図２Ａ〜図２Ｄで示す電源回路ＰＷＲでは、スイッチング動作を行う出力トランジスタにＮＭＯＳトランジスタを用いるが、この出力トランジスタは、ＰＭＯＳトランジスタで構成することもでき、また、ＰＮＰトランジスタ或いはＮＰＮトランジスタで構成することもできる。
【００２５】
図２Ａに示す電源回路ＰＷＲは、降圧型の電源回路である。電源回路ＰＷＲは、ＮＭＯＳトランジスタＯＭ、インダクタＬ、ダイオードＤｉ、コンデンサＣ、抵抗Ｒｍを有する。ＮＭＯＳトランジスタＯＭのドレインは入力電圧Ｖｉｎが与えられる電源端子に接続され、ソースはダイオードＤｉのカソードに接続される。また、ＮＭＯＳトランジスタＯＭのゲートにはＰＷＭ信号が与えられ、ＮＭＯＳトランジスタＯＭはＰＷＭ信号の電圧レベルに応じてスイッチング動作を行う。ダイオードＤｉのアノードは、接地端子に接続される。ＮＭＯＳトランジスタＯＭのソースとダイオードＤｉのカソードとの間のノードには、インダクタＬの一端が接続される。インダクタＬの他端と接地端子との間にはコンデンサＣが接続される。そして、コンデンサＣの一端とインダクタＬの他端との間のノードにコンデンサＣに蓄積された電荷量に応じた出力電圧ＶＯＵＴが生成される。また、コンデンサＣに蓄積された電荷は出力電流ＩＯＵＴとしてＬＥＤに供給される。また、ＬＥＤのカソードと接地端子との間には、抵抗Ｒｍが接続される。この抵抗Ｒｍには、ＬＥＤに流れる出力電流ＩＯＵＴが流れる。つまり、抵抗Ｒｍの両端には、出力電流ＩＯＵＴと抵抗Ｒｍの抵抗値とに応じた電圧が生じる。この電圧は、出力電流モニタ電圧としてプロセッサシステムＭＣＵの出力モニタユニットＭＯＮに与えられる。そして、プロセッサシステムＭＣＵは、出力電流モニタ電圧の電圧レベルが一定になるようなデューティ比、あるいは、周波数を有するＰＷＭ信号を生成する。つまり、図２Ａに示す電源回路ＰＷＲを用いた場合、プロセッサシステムＭＣＵと電源回路ＰＷＲは、ＬＥＤを定電流で駆動する回路を構成する。
【００２６】
図２Ｂに示す電源回路ＰＷＲは、昇圧型の電源回路である。電源回路ＰＷＲは、ＮＭＯＳトランジスタＯＭ、インダクタＬ、ダイオードＤｉ、コンデンサＣ、抵抗Ｒｍを有する。インダクタの一端は、入力電圧Ｖｉｎが与えられる電源端子に接続される。ＮＭＯＳトランジスタＯＭのドレインはインダクタＬの他端に接続され、ソースは接地端子に接続される。また、ＮＭＯＳトランジスタＯＭのゲートにはＰＷＭ信号が与えられ、ＮＭＯＳトランジスタＯＭはＰＷＭ信号の電圧レベルに応じてスイッチング動作を行う。ダイオードＤｉのアノードは、インダクタＬの他端とＮＭＯＳトランジスタＯＭのドレインとの間のノードに接続される。ダイオードＤｉのカソードと接地端子との間にはコンデンサＣが接続される。そして、コンデンサＣの一端とダイオードＤｉのカソードとの間のノードにコンデンサＣに蓄積された電荷量に応じた出力電圧ＶＯＵＴが生成される。また、コンデンサＣに蓄積された電荷は出力電流ＩＯＵＴとしてＬＥＤに供給される。また、ＬＥＤのカソードと接地端子との間には、抵抗Ｒｍが接続される。この抵抗Ｒｍには、ＬＥＤに流れる出力電流ＩＯＵＴが流れる。つまり、抵抗Ｒｍの両端には、出力電流ＩＯＵＴと抵抗Ｒｍの抵抗値とに応じた電圧が生じる。この電圧は、出力電流モニタ電圧としてプロセッサシステムＭＣＵの出力モニタユニットＭＯＮに与えられる。そして、プロセッサシステムＭＣＵは、出力電流モニタ電圧の電圧レベルが一定になるようなデューティ比、あるいは、周波数を有するＰＷＭ信号を生成する。つまり、図２Ｂに示す電源回路ＰＷＲを用いた場合、プロセッサシステムＭＣＵと電源回路ＰＷＲは、ＬＥＤを定電流で駆動する回路を構成する。
【００２７】
図２Ｃに示す電源回路ＰＷＲは、降圧型の電源回路である。電源回路ＰＷＲは、ＮＭＯＳトランジスタＯＭ、インダクタＬ、ダイオードＤｉ、コンデンサＣ、抵抗Ｒｍ１、Ｒｍ２を有する。ＮＭＯＳトランジスタＯＭのドレインは入力電圧Ｖｉｎが与えられる電源端子に接続され、ソースはダイオードＤｉのカソードに接続される。また、ＮＭＯＳトランジスタＯＭのゲートにはＰＷＭ信号が与えられ、ＮＭＯＳトランジスタＯＭはＰＷＭ信号の電圧レベルに応じてスイッチング動作を行う。ダイオードＤｉのアノードは、接地端子に接続される。ＮＭＯＳトランジスタＯＭのソースとダイオードＤｉのカソードとの間のノードには、インダクタＬの一端が接続される。インダクタＬの他端と接地端子との間にはコンデンサＣが接続される。そして、コンデンサＣの一端とインダクタＬの他端との間のノードにコンデンサＣに蓄積された電荷量に応じた出力電圧ＶＯＵＴが生成される。また、コンデンサＣに蓄積された電荷は出力電流ＩＯＵＴとしてＬＥＤに供給される。また、ＬＥＤと並列するように、抵抗Ｒｍ１、Ｒｍ２が直列に接続される。つまり、抵抗Ｒｍ１、Ｒｍ２の両端には、ＬＥＤの両端に印加される出力電圧ＶＯＵＴが与えられる。そして、出力電圧ＶＯＵＴを２つの抵抗の抵抗比により分圧した出力電圧モニタ電圧を抵抗Ｒｍ１と抵抗Ｒｍ２の間のノードから出力する。この電圧は、出力電圧モニタ電圧としてプロセッサシステムＭＣＵの出力モニタユニットＭＯＮに与えられる。そして、プロセッサシステムＭＣＵは、出力電圧モニタ電圧の電圧レベルが一定になるようなデューティ比、あるいは、周波数を有するＰＷＭ信号を生成する。つまり、図２Ｃに示す電源回路ＰＷＲを用いた場合、プロセッサシステムＭＣＵと電源回路ＰＷＲは、ＬＥＤを定電圧で駆動する回路を構成する。
【００２８】
図２Ｄに示す電源回路ＰＷＲは、昇圧型の電源回路である。電源回路ＰＷＲは、ＮＭＯＳトランジスタＯＭ、インダクタＬ、ダイオードＤｉ、コンデンサＣ、抵抗Ｒｍ１、Ｒｍ２を有する。インダクタの一端は、入力電圧Ｖｉｎが与えられる電源端子に接続される。ＮＭＯＳトランジスタＯＭのドレインはインダクタＬの他端に接続され、ソースは接地端子に接続される。また、ＮＭＯＳトランジスタＯＭのゲートにはＰＷＭ信号が与えられ、ＮＭＯＳトランジスタＯＭはＰＷＭ信号の電圧レベルに応じてスイッチング動作を行う。ダイオードＤｉのアノードは、インダクタＬの他端とＮＭＯＳトランジスタＯＭのドレインとの間のノードに接続される。ダイオードＤｉのカソードと接地端子との間にはコンデンサＣが接続される。そして、コンデンサＣの一端とダイオードＤｉのカソードとの間のノードにコンデンサＣに蓄積された電荷量に応じた出力電圧ＶＯＵＴが生成される。また、コンデンサＣに蓄積された電荷は出力電流ＩＯＵＴとしてＬＥＤに供給される。また、ＬＥＤと並列するように、抵抗Ｒｍ１、Ｒｍ２が直列に接続される。つまり、抵抗Ｒｍ１、Ｒｍ２の両端には、ＬＥＤの両端に印加される出力電圧ＶＯＵＴが与えられる。そして、出力電圧ＶＯＵＴを２つの抵抗の抵抗比により分圧した出力電圧モニタ電圧を抵抗Ｒｍ１と抵抗Ｒｍ２の間のノードから出力する。この電圧は、出力電圧モニタ電圧としてプロセッサシステムＭＣＵの出力モニタユニットＭＯＮに与えられる。そして、プロセッサシステムＭＣＵは、出力電圧モニタ電圧の電圧レベルが一定になるようなデューティ比、あるいは、周波数を有するＰＷＭ信号を生成する。つまり、図２Ｄに示す電源回路ＰＷＲを用いた場合、プロセッサシステムＭＣＵと電源回路ＰＷＲは、ＬＥＤを定電圧で駆動する回路を構成する。
【００２９】
上記したプロセッサシステムＭＣＵの説明は、本発明が適用されるプロセッサシステムの全体的な構成を説明するためのものである。しかし、本発明の実施の形態の説明では、上記のプロセッサシステムＭＣＵの説明において説明しなかった構成要素についても適宜追加する。また、追加した当該構成要素についての説明も加える。
【００３０】
本発明は、プロセッサシステムＭＣＵのＰＷＭ信号生成ユニットＰＧに特徴の一つを有する。そこで、図３にＰＷＭ信号生成ユニットＰＧに含まれるＰＷＭ信号生成回路１のブロック図を示す。図３に示すように、ＰＷＭ信号生成回路１は、デューティ設定部１０、周期設定部２０、出力制御部３０を有する。また、ＰＷＭ信号生成回路１には、クロック信号、初期デューティ設定信号、目標デューティ設定信号、傾き設定信号及び周期設定信号が入力される。初期デューティ設定信号、目標デューティ設定信号、傾き設定信号及び周期設定信号は、本実施の形態では、プロセッサシステムＭＣＵの演算コアＰＥから与えられるものとするが、他の回路から与えられるものであっても良い。
【００３１】
初期デューティ設定信号は、ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する。目標デューティ設定信号は、ＰＷＭ信号の目標デューティ比の値を指定する。傾き設定信号は、初期デューティ比から前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する。
【００３２】
デューティ設定部１０は、初期デューティ設定信号、目標デューティ設定信号及び傾き設定信号に基づきＰＷＭ信号の１周期毎のＰＷＭ信号のデューティ比を指定するデューティ制御信号ＤＵＴを生成する。このとき、デューティ設定部１０は、クロック信号のクロック数が周期設定信号の値に達した回数が傾き設定信号の値に達する毎に初期デューティ比の値を目標デューティ比の値まで増加させる。本実施の形態では、クロック信号のクロック数が周期設定信号の値に達した回数は、後述する周期開始信号ＣＲＳ１のパルス数をカウントすることで得る。
【００３３】
より具体的には、デューティ設定部１０は、第１のカウンタ１２、第１の比較器１３、第２の比較器１６、選択回路１７を有する。さらに、デューティ設定部１０は、傾きレジスタ１１、初期デューティレジスタ１４、目標デューティレジスタ１５を有する。傾きレジスタ１１は、傾き設定信号により与えられる傾き設定値ＳＬＰを格納する。初期デューティレジスタ１４は、初期デューティ設定信号により与えられる初期デューティ比の値（以下、初期デューティ値ＳＲＴと称す）を格納する。目標デューティレジスタ１５は、目標デューティ設定信号により与えられる目標デューティ比の値（以下、目標デューティ値ＴＧＴと称す）を格納する。
【００３４】
第１のカウンタ１２は、クロック信号のクロック数が周期設定信号の値に達した回数すなわち周期開始信号ＣＲＳ１のパルス数をカウントして第１のカウント値ＣＮＴ１を生成する。第１の比較器１３は、第１のカウント値ＣＮＴ１が傾き設定値に達したことに応じて、第１のカウント値ＣＮＴ１をカウント開始値にリセットすると共に、初期デューティ比の値を増加させる。より具体的には、第１の比較器１３は、第１のカウント値ＣＮＴ１が傾き設定値に達したことに応じて、第１のカウンタ１２に与える第１のリセット信号ＣＬＲ１をアサートする。そして、第１のカウンタ１２は、第１のリセット信号ＣＬＲ１がアサートされたことに応じて第１のカウント値ＣＮＴ１をカウント開始値（例えば、１）にリセットする。また、第１の比較器１３は、第１のカウント値ＣＮＴ１が傾き設定値ＳＬＰに達したことに応じて初期デューティ値ＳＲＴを増加させる加算指示信号ＡＤＤをアサートする。そして、初期デューティレジスタ１４は、加算指示信号ＡＤＤがアサートされたことに応じて格納している初期デューティ値ＳＲＴを増加させる（例えば、格納されている初期デューティ値ＳＲＴに１を加算して、初期デューティ値ＳＲＴを更新する）。
【００３５】
第２の比較器１６は、初期デューティレジスタ１４に格納された初期デューティ値ＳＲＴと目標デューティレジスタ１５に格納された目標デューティ値ＴＧＴとの大小関係を示す選択信号ＳＥＬを生成する。より具体的には、第２の比較器１６は、初期デューティ値ＳＲＴより目標デューティ値の方が小さい場合、選択信号ＳＥＬを第１の論理レベル（例えば、０）とする。また、第２の比較器１６は、初期デューティ値ＳＲＴが目標デューティ値ＴＧＴ以上である場合、選択信号ＳＥＬを第２の論理レベル（例えば、１）とする。
【００３６】
選択回路１７は、選択信号ＳＥＬの論理レベルに応じて初期デューティ値ＳＲＴと目標デューティ値ＴＧＴとのいずれか一方をデューティ制御信号ＤＵＴとして出力する。より具体的には、選択回路１７は、選択信号ＳＥＬが０を示す場合には初期デューティ値ＳＲＴをデューティ制御信号ＤＵＴとして出力する、選択回路１７は、選択信号ＳＥＬが１を示す場合には目標デューティ値ＴＧＴをデューティ制御信号ＤＵＴとして出力する。
【００３７】
周期設定部２０は、周期設定信号に基づきＰＷＭ信号の１周期の長さを示す周期設定値ＴＲＭを出力する。より具体的には、周期設定部２０は、周期レジスタ２１を有する。周期レジスタ２１は、周期設定信号により示される周期設定値ＴＲＭを格納する。そして、周期設定部２０は、周期レジスタ２１に格納された周期設定値ＴＲＭを出力する。
【００３８】
出力制御部３０は、周期設定値に応じた周期とデューティ制御信号の値に応じたデューティ比のＰＷＭ信号をクロック信号に基づき生成する。出力制御部３０は、第２のカウンタ３１、第３の比較器３２、第４の比較器３３、ＰＷＭ信号生成器３４を有する。
【００３９】
第２のカウンタ３１は、クロック信号のクロック数をカウントして第２のカウント値ＣＮＴ２を生成する。第３の比較器３２は、周期設定値ＴＲＭと、第２のカウント値ＣＮＴ２と、が入力される。そして、第３の比較器３２は、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭに達したことに応じて、第２のカウント値ＣＮＴ２をカウント開始値にリセットすると共に、周期開始を通知する周期開始信号ＣＲＳ１を出力する。より具体的には、第２の比較器３２は、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭに達したことに応じて、第２のカウンタ３１に与える第２のリセット信号ＣＬＲ２をアサートする。そして、第２のカウンタ３１は、第２のリセット信号ＣＬＲ２がアサートされたことに応じて第２のカウント値ＣＮＴ２をカウント開始値（例えば、１）にリセットする。
【００４０】
第４の比較器３３は、デューティ制御信号ＤＵＴで示されるデューティ比を示す値に第２のカウント値ＣＮＴ２が達したことに応じて、ＰＷＭ信号の論理レベルの切り換えを指示する切り換え信号ＣＲＳ２を出力する。
【００４１】
ＰＷＭ信号生成器３４は、周期開始信号ＣＲＳ１に応じて出力信号（ＰＷＭ信号）の論理レベルを開始論理レベルとし、切り換え信号ＣＲＳ２に応じてＰＷＭ信号の論理レベルを開始論理レベルとは逆の論理レベルとなる終了論理レベルとする。本実施の形態では、出力するＰＷＭ信号の１周期の開始時点での論理レベル（開始論理レベル）を１とし、ＰＷＭ信号の１周期の終了時点での論理レベル（終了論理レベル）を０とする。
【００４２】
続いて、実施の形態１にかかるＰＷＭ信号生成回路１の動作について説明する。ＰＷＭ信号生成回路１は、初期デューティ設定信号、目標デューティ設定信号、傾き設定信号及び周期設定信号により、初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ、傾き設定値ＳＬＰ、周期設定値ＴＲＭが対応するレジスタに格納されたことに応じてＰＷＭ信号の生成処理を開始する。このＰＷＭ信号生成回路が、これらの設定値に応じてＰＷＭ信号を生成する動作を示すタイミングチャートを図４に示す。図４に示すように、ＰＷＭ信号生成回路１は、クロック信号に同期してＰＷＭ信号の生成処理を進める。
【００４３】
図４に示すタイミングチャートでは、タイミングｔ１において、初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ、傾き設定値ＳＬＰ、周期設定値ＴＲＭが対応するレジスタに格納される。図４に示す動作例では、タイミングｔ１において、初期デューティ値ＳＲＴとして１が設定され、目標デューティ値ＴＧＴとして３が設定され、傾き設定値ＳＬＰとして２が設定され、周期設定値ＴＲＭとして４が設定される。そして、これら設定値がレジスタに設定されたことに応じて第１のカウンタ１２が周期開始信号ＣＲＳ１のパルス数のカウントを開始し、第２のカウンタ３１がクロック信号のクロック数のカウントを開始する。
【００４４】
タイミングｔ１では、初期デューティ値ＳＲＴが目標デューティ値ＴＧＴよりも小さいため、第２の比較器１６は、選択信号ＳＥＬを０とする。これにより、タイミングｔ１では、選択回路１７は、デューティ制御信号ＤＵＴとして初期デューティ値ＳＲＴ（図４に示す例では、１）を出力する。このデューティ制御信号ＤＵＴの値は、タイミングｔ１における第２のカウント値ＣＮＴ２と同じであるため、次のクロック信号が入力されるまでの間、第４の比較器３３は、切り換え信号ＣＲＳ２をハイレベルとする。そして、第２のカウント値ＣＮＴ２が２に遷移したことに応じて、第４の比較器３３は切り換え信号ＣＲＳ２をロウレベルとする。切り換え信号ＣＲＳ２の立ち下がりに応じて、ＰＷＭ信号生成器３４は、ＰＷＭ信号をハイレベルからロウレベルに切り換える。続いて、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭ（図４に示す例では、４）に達すると第３の比較器３２は、第２のカウント値ＣＮＴ２が４である期間、周期開始信号ＣＲＳ１をハイレベルとする。また、第３の比較器３２は、第２のカウント値ＣＮＴ２が４である期間、第２のリセット信号ＣＬＲ２をアサート（例えば、ハイレベル）とする。この第２のリセット信号ＣＬＲ２に応じてタイミングｔ２で第２のカウント値ＣＮＴ２がカウント初期値（例えば、１）にリセットされる。また、タイミングｔ２では、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭと一致しなくなるため、周期開始信号ＣＲＳ１がロウレベルに切り替わる。そして、ＰＷＭ信号生成器３４は、周期開始信号ＣＲＳ１の立ち下がりエッジに応じてＰＷＭ信号を初期論理レベル（例えば、ハイレベル）とする。
【００４５】
続いて、タイミングｔ２〜ｔ３の期間において、第２のカウント値ＣＮＴ２はクロック信号に応じてカウント値が１から４まで遷移する。この第２のカウント値ＣＮＴ２の値の遷移に応じて、出力制御部３０ではタイミングｔ１〜ｔ２の動作が繰り返される。
【００４６】
一方、第１のカウント値ＣＮＴ１は、タイミングｔ２でリセットされることなくタイミングｔ１〜ｔ３の期間において周期開始信号ＣＲＳ１を継続してカウントする。つまり、第１のカウント値ＣＮＴ１は、タイミングｔ１〜ｔ３の期間において値が１から２まで遷移する。そして、第１のカウント値ＣＮＴ１が傾き設定値ＳＬＰ（図４に示す例では、２）に達すると、第１のカウント値ＣＮＴ１が２である期間に第１の比較器１３は、第１のリセット信号ＣＬＲ１及び加算指示信号ＡＤＤをアサートする（ハイレベルとする）。そして、第１のリセット信号ＣＬＲ１がアサートされたことに応じて第１のカウント値ＣＮＴ１がカウント初期値（例えば、１）にリセットされる。また、タイミングｔ３では、第１のカウント値ＣＮＴ１と傾き設定値ＳＬＰとが不一致となるため、第１の比較器１３は、加算指示信号ＡＤＤをネゲートする。そして、加算指示信号ＡＤＤがネゲートされたことに応じて、初期デューティレジスタ１４では初期デューティ値ＳＲＴを１つ加算した値で初期デューティ値ＳＲＴを更新する。
【００４７】
なお、タイミングｔ１〜ｔ３において、第１のカウント値ＣＮＴ１が傾き設定値ＳＬＰに達するまでの期間は、加算指示信号ＡＤＤがネゲートされているため初期デューティ値ＳＲＴは同じ値を維持する。そのため、タイミングｔ１〜ｔ３の期間は、デューティ制御信号ＤＵＴで示される値は同じ値を維持する。つまり、タイミングｔ１〜ｔ３の期間は、ＰＷＭ信号のデューティ比は同じである。
【００４８】
続いて、タイミングｔ３では、初期デューティ値ＳＲＴが目標デューティ値ＴＧＴよりも小さいため、第２の比較器１６は、選択信号ＳＥＬを０とする。これにより、タイミングｔ３では、選択回路１７は、デューティ制御信号ＤＵＴとして初期デューティ値ＳＲＴ（図４に示す例では、２）を出力する。そして、第２のカウント値ＣＮＴ２が２に遷移して、第２のカウント値ＣＮＴ２とデューティ制御信号ＤＵＴの値とが一致すると、次のクロック信号が入力されるまでの間、第４の比較器３３は、切り換え信号ＣＲＳ２をハイレベルとする。そして、第２のカウント値ＣＮＴ２が３に遷移したことに応じて、第４の比較器３３は切り換え信号ＣＲＳ２をロウレベルとする。切り換え信号ＣＲＳ２の立ち下がりに応じて、ＰＷＭ信号生成器３４は、ＰＷＭ信号をハイレベルからロウレベルに切り換える。続いて、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭ（図４に示す例では、４）に達すると第３の比較器３２は、第２のカウント値ＣＮＴ２が４である期間、周期開始信号ＣＲＳ１をハイレベルとする。また、第３の比較器３２は、第２のカウント値ＣＮＴ２が４である期間、第２のリセット信号ＣＬＲ２をアサート（例えば、ハイレベル）する。この第２のリセット信号ＣＬＲ２に応じてタイミングｔ４で第２のカウント値ＣＮＴ２がカウント初期値（例えば、１）にリセットされる。また、タイミングｔ４では、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭと一致しなくなるため、周期開始信号ＣＲＳ１がロウレベルに切り替わる。そして、ＰＷＭ信号生成器３４は、周期開始信号ＣＲＳ１の立ち下がりエッジに応じてＰＷＭ信号を初期論理レベル（例えば、ハイレベル）とする。
【００４９】
続いて、タイミングｔ４〜ｔ５の期間において、第２のカウント値ＣＮＴ２はクロック信号に応じてカウント値が１から４まで遷移する。この第２のカウント値ＣＮＴ２の値の遷移に応じて、出力制御部３０ではタイミングｔ３〜ｔ４の動作が繰り返される。
【００５０】
一方、第１のカウント値ＣＮＴ１は、タイミングｔ４でリセットされることなくタイミングｔ３〜ｔ５の期間において周期開始信号ＣＲＳ１を継続してカウントする。つまり、第１のカウント値ＣＮＴ１は、タイミングｔ３〜ｔ５の期間において値が１から２まで遷移する。そして、第１のカウント値ＣＮＴ１が傾き設定値ＳＬＰ（図４に示す例では、２）に達すると、第１のカウント値ＣＮＴ１が２である期間に第１の比較器１３は、第１のリセット信号ＣＬＲ１及び加算指示信号ＡＤＤをアサートする（ハイレベルとする）。そして、第１のリセット信号ＣＬＲ１がアサートされたことに応じて第１のカウント値ＣＮＴ１がカウント初期値（例えば、１）にリセットされる。また、タイミングｔ５では、第１のカウント値ＣＮＴ１と傾き設定値ＳＬＰとが不一致となるため、第１の比較器１３は、加算指示信号ＡＤＤをネゲートする。そして、加算指示信号ＡＤＤがネゲートされたことに応じて、初期デューティレジスタ１４では初期デューティ値ＳＲＴを１つ加算した値で初期デューティ値ＳＲＴを更新する。
【００５１】
なお、タイミングｔ３〜ｔ５において、第１のカウント値ＣＮＴ１が傾き設定値ＳＬＰに達するまでの期間は、加算指示信号ＡＤＤがネゲートされているため初期デューティ値ＳＲＴは同じ値を維持する。そのため、タイミングｔ３〜ｔ５の期間は、デューティ制御信号ＤＵＴで示される値は同じ値を維持する。つまり、タイミングｔ３〜ｔ５の期間は、ＰＷＭ信号のデューティ比は同じである。タイミングｔ３〜ｔ５の期間では、デューティ制御信号ＤＵＴの値がタイミングｔ１〜ｔ３の期間よりも大きくなるため、ＰＷＭ信号のデューティ比は、タイミングｔ１〜ｔ３で生成されるものよりタイミングｔ３〜ｔ５で生成されるものの方が大きくなる。
【００５２】
続いて、タイミングｔ５では、初期デューティ値ＳＲＴが目標デューティ値ＴＧＴと一致するため、第２の比較器１６は、選択信号ＳＥＬを１とする。これにより、タイミングｔ５では、選択回路１７は、デューティ制御信号ＤＵＴとして目標デューティ値ＴＧＴ（図４に示す例では、３）を出力する。そして、第２のカウント値ＣＮＴ２が３に遷移して、第２のカウント値ＣＮＴ２とデューティ制御信号ＤＵＴの値とが一致すると、次のクロック信号が入力されるまでの間、第４の比較器３３は、切り換え信号ＣＲＳ２をハイレベルとする。そして、第２のカウント値ＣＮＴ２が４に遷移したことに応じて、第４の比較器３３は切り換え信号ＣＲＳ２をロウレベルとする。切り換え信号ＣＲＳ２の立ち下がりに応じて、ＰＷＭ信号生成器３４は、ＰＷＭ信号をハイレベルからロウレベルに切り換える。続いて、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭ（図４に示す例では、４）に達すると第３の比較器３２は、第２のカウント値ＣＮＴ２が４である期間、周期開始信号ＣＲＳ１をハイレベルとする。また、第３の比較器３２は、第２のカウント値ＣＮＴ２が４である期間、第２のリセット信号ＣＬＲ２をアサート（例えば、ハイレベル）する。この第２のリセット信号ＣＬＲ２に応じてタイミングｔ６で第２のカウント値ＣＮＴ２がカウント初期値（例えば、１）にリセットされる。また、タイミングｔ６では、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭと一致しなくなるため、周期開始信号ＣＲＳ１がロウレベルに切り替わる。そして、ＰＷＭ信号生成器３４は、周期開始信号ＣＲＳ１の立ち下がりエッジに応じてＰＷＭ信号を初期論理レベル（例えば、ハイレベル）とする。
【００５３】
続いて、タイミングｔ６〜ｔ７の期間において、第２のカウント値ＣＮＴ２はクロック信号に応じてカウント値が１から４まで遷移する。この第２のカウント値ＣＮＴ２の値の遷移に応じて、出力制御部３０ではタイミングｔ５〜ｔ６の動作が繰り返される。
【００５４】
一方、第１のカウント値ＣＮＴ１は、タイミングｔ６でリセットされることなくタイミングｔ５〜ｔ７の期間において周期開始信号ＣＲＳ１を継続してカウントする。つまり、第１のカウント値ＣＮＴ１は、タイミングｔ５〜ｔ７の期間において値が１から２まで遷移する。そして、第１のカウント値ＣＮＴ１が傾き設定値ＳＬＰ（図４に示す例では、２）に達すると、第１のカウント値ＣＮＴ１が２である期間に第１の比較器１３は、第１のリセット信号ＣＬＲ１及び加算指示信号ＡＤＤをアサートする（ハイレベルとする）。そして、第１のリセット信号ＣＬＲ１がアサートされたことに応じて第１のカウント値ＣＮＴ１がカウント初期値（例えば、１）にリセットされる。また、タイミングｔ５では、第１のカウント値ＣＮＴ１と傾き設定値ＳＬＰとが不一致となるため、第１の比較器１３は、加算指示信号ＡＤＤをネゲートする。そして、加算指示信号ＡＤＤがネゲートされたことに応じて、初期デューティレジスタ１４では初期デューティ値ＳＲＴを１つ加算した値で初期デューティ値ＳＲＴを更新する。
【００５５】
なお、タイミングｔ５以降の期間では、初期デューティ値ＳＲＴが増加しても、目標デューティ値ＴＧＴが初期デューティ値ＳＲＴ以下の値を維持する。そのため、タイミングｔ５以降の期間は、デューティ制御信号ＤＵＴで示される値は同じ値（目標ディーティ値ＴＧＴ）を維持する。つまり、タイミングｔ５以降の期間は、ＰＷＭ信号のデューティ比は同じである。タイミングｔ５以降の期間では、デューティ制御信号ＤＵＴの値がタイミングｔ３〜ｔ５の期間よりも大きくなる。そのため、ＰＷＭ信号のデューティ比は、タイミングｔ３〜ｔ５で生成されるものよりタイミングｔ５以降で生成されるものの方が大きくなる。
【００５６】
ここで、実施の形態１にかかるＰＷＭ信号生成回路１により生成されるＰＷＭ信号を電源回路（例えば、図２Ｂの電源回路ＰＷＲ）に与えた場合におけるＰＷＭ信号のソフトスタート制御と出力電圧との関係を図５〜図９に示す。そして、図５〜図９を参照して実施の形態１にかかるＰＷＭ信号生成回路１で利用される初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ及び傾き設定値ＳＬＰと出力電圧との関係について説明する。なお、図５〜図７に示す例では、目標デューティ値ＴＧＴ及び傾き設定値ＳＬＰを一定とし、図５、図８、図９に示す例では、初期デューティ値ＳＲＴ及び目標デューティ値ＳＲＴを一定とした。
【００５７】
図５に示す第１のタイミングチャートは、初期デューティ値ＳＲＴ及び目標デューティ値ＴＧＴの値が適切に設定されている場合の出力電圧の立ち上がり波形を示すものである。図５に示す例では、ＰＷＭ信号の生成開始から出力電圧が目標下限値ＶＲＥＦ１に達するまでに時間ＴＳＳ１を有する。そして、出力電圧は、目標下限値ＶＲＥＦ１を超えた後に目標下限値ＶＲＥＦ１と目標上限値ＶＲＥＦ２との間の電圧レベルで安定する。
【００５８】
図６に示す第２のタイミングチャートは、初期デューティ値ＳＲＴを第１のタイミングチャートで示す例よりも小さくしたものである。この場合、傾き設定値ＳＬＰが図５に示す例と同じであるため、出力電圧が目標下限値ＶＲＥＦ１に達するまでにかかる時間ＴＳＳ２は、図５のＴＳＳ１より長くなる。このとき、時間ＴＳＳ２が規格値よりも長くなると問題が生じる。
【００５９】
図７に示す第３のタイミングチャートは、初期デューティ値ＳＲＴを第１のタイミングチャートで示す例よりも大きくしたものである。この場合、傾き設定値ＳＬＰが図５に示す例と同じであるため、出力電圧が目標下限値ＶＲＥＦ１に達するまでにかかる時間ＴＳＳ２は、図５のＴＳＳ１より短くなる。しかし、この場合、図７に示すように、出力電圧が目標上限値ＶＲＥＦ２を超える期間がある。つまり、図７に示す例では、出力電圧が立ち上がり時にオーバーシュートを起こす問題がある。
【００６０】
図８に示す第４のタイミングチャートは、傾き設定値ＳＬＰを第１のタイミングチャートで示す例よりも小さくしたものである。この場合、傾き設定値ＳＬＰが図５に示す例とよりも小さいため、出力電圧が目標下限値ＶＲＥＦ１に達するまでにかかる時間ＴＳＳ４は、図５のＴＳＳ１より長くなる。また、この場合、図８に示すように、出力電圧が目標下限値ＶＲＥＦ１を超えた後、再度、目標下限値ＶＲＥＦ１を下回る期間がある。つまり、図８に示す例では、出力電圧が立ち上がり時にアンダーシュートを起こす問題がある。
【００６１】
図９に示す第５のタイミングチャートは、傾き設定値ＳＬＰを第１のタイミングチャートで示す例よりも大きくしたものである。この場合、傾き設定値ＳＬＰが図５に示す例とよりも大きいため、出力電圧が目標下限値ＶＲＥＦ１に達するまでにかかる時間ＴＳＳ５は、図５のＴＳＳ１より短くなる。しかし、この場合、図９に示すように、出力電圧が目標上限値ＶＲＥＦ２を超える期間がある。つまり、図９に示す例では、出力電圧が立ち上がり時にオーバーシュートを起こす問題がある。
【００６２】
出力電圧を安定して立ち上げる場合、出力電圧が図５に示すような立ち上がり波形となるように、予めとなるように初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ及び傾き設定値ＳＬＰを設定する。これら設定値は、予めＰＷＭ信号生成回路１を用いて出力電圧を測定し、最適値を求めることで最適化が可能である。なお、目標デューティ値ＴＧＴを増減することで出力電圧の最終的な電圧レベルを増減することができる。
【００６３】
上記説明より、実施の形態１にかかるＰＷＭ信号生成回路１は、初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ、傾き設定値ＳＬＰ、周期設定値ＴＲＭが設定されたことに応じてＰＷＭ信号の生成を開始する。このとき、実施の形態１にかかるＰＷＭ信号生成回路１では、これら設定値から直接ＰＷＭ信号のデューティ比を決定する。つまり、ＰＷＭ信号生成回路１は、ＰＷＭ信号の生成開始に当たりＰＷＭ信号のデューティ比を計算によらず決定することができる。また、ＰＷＭ信号生成回路１では、アナログ電圧として供給される基準電圧等を必要としたいため、これらの電圧の立ち上がりを待つことなくＰＷＭ信号の生成を開始することができる。このようなことから、ＰＷＭ信号生成回路１では、ＰＷＭ信号の生成開始直後よりＰＷＭ信号を生成することができる。
【００６４】
また、実施の形態１にかかるＰＷＭ信号生成回路１は、クロック信号に同期してＰＷＭ信号を生成すると共に、クロック信号のカウント数に応じてＰＷＭ信号のデューティ比を可変する。ここで、ＰＷＭ信号生成回路１では、デューティ比を可変する場合に、クロック数のカウント値に応じて値を更新する処理を行うのみである。このようなことから、ＰＷＭ信号生成回路１では、演算にかかる処理を簡略化しながら、ＰＷＭ信号のソフトスタート制御が可能である。
【００６５】
また、実施の形態１にかかるＰＷＭ信号生成回路１では、初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ、傾き設定値ＳＬＰの設定値を変更することで、電源回路等が出力する電圧の立ち上がり特性を最適化することができる。図２Ａ〜図２Ｄで示すように、電源回路が駆動する負荷回路がＬＥＤであった場合、出力電圧のオーバーシュートはＬＥＤの寿命を短くする問題がある。また、ＬＥＤを駆動する出力電圧にアンダーシュートが発生した場合、ちらつき等の原因となる問題がある。しかしながら、実施の形態１にかかるＰＷＭ信号生成回路１では、ＰＷＭ信号の立ち上がり波形を設定値により最適化することができるため、制御対象回路（電源回路及び負荷回路）における上記問題を容易に解決することができる。
【００６６】
また、実施の形態１にかかるＰＷＭ信号生成回路１は、カウンタ、レジスタ、比較器、選択回路など回路規模の小さな回路により構成することができる。これにより、実施の形態１にかかるＰＷＭ信号生成回路１は、回路規模及びチップ面積を削減することができる。
【００６７】
実施の形態２
実施の形態２では、実施の形態１にかかるＰＷＭ信号生成動作で用いた初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ、傾き設定値ＳＬＰ等を自動的に調節する方法について説明する。なお、実施の形態２にかかる設定値の調整方法では、図１に示した演算コアＰＥ、出力モニタユニットＭＯＮ、メモリＭＥＭ、ＰＷＭ信号生成ユニットＰＧを利用する。また、実施の形態２では、ＰＷＭ信号生成ユニットＰＧとしてＰＷＭ信号生成回路２を用いる。
【００６８】
図１０に実施の形態２にかかるＰＷＭ信号生成回路２のブロック図を示す。図１０に示すように、ＰＷＭ信号生成回路２は、実施の形態１にかかるＰＷＭ信号生成回路１にＰＷＭ信号生成開始信号に基づく動作制御機能を追加したものである。ＰＷＭ信号生成回路２では、第１のカウンタ１２に代えて第１のカウンタ１２ａが設けられ、第２のカウンタ３１に代えて第２のカウンタ３１ａが設けられる。
【００６９】
第１のカウンタ１２ａは、クロック信号のクロック数が周期設定信号の値に達した回数すなわち周期開始信号ＣＲＳ１のパルス数をカウントして第１のカウント値ＣＮＴ１を生成する。また、第１のカウンタ１２ａは、第１のクリア信号ＣＬＲ１がアサートされたことに応じて第１のカウント値ＣＮＴ１をカウント開始値にリセットする。さらに、第１のカウンタ１２ａは、ＰＷＭ信号生成開始信号がアサートされた場合、クロック信号のクロック数のカウント動作を行い、ＰＷＭ信号生成開始信号がネゲートされた場合、クロック信号のクロック数のカウント動作を停止する。
【００７０】
第２のカウンタ３１ａは、クロック信号のクロック数をカウントして第２のカウント値ＣＮＴ２を生成する。また、第２のカウンタ３１ａは、第２のクリア信号ＣＬＲ２がアサートされたことに応じて第２のカウント値ＣＮＴ２をカウント開始値にリセットする。さらに、第２のカウンタ３１ａは、ＰＷＭ信号生成開始信号がアサートされた場合、クロック信号のクロック数のカウント動作を行い、ＰＷＭ信号生成開始信号がネゲートされた場合、クロック信号のクロック数のカウント動作を停止する。
【００７１】
ＰＷＭ信号生成回路２は、第１のカウンタ１２ａ及び第２のカウンタ３１ａが停止している場合、クロック信号のカウント動作が行われないためＰＷＭ信号の生成を停止する。一方、ＰＷＭ信号生成回路２は、第１のカウンタ１２ａ及び第２のカウンタ３１ａが動作している場合、クロック信号のカウント動作に応じてＰＷＭ信号を生成する。つまり、ＰＷＭ信号生成開始信号は、ＰＷＭ信号生成回路２のＰＷＭ信号の生成処理の開始と停止とを制御する信号である。なお、実施の形態２では、ＰＷＭ信号生成開始信号は、演算コアＰＥがアサートとネゲートとを制御する信号であるものとする。
【００７２】
また、出力モニタユニットＭＯＮの詳細なブロック図を図１１、図１２に示す。図１１は、出力モニタユニットＭＯＮの一例を示すものである。図１１に示す出力モニタユニット４０は、コンパレータＣＯＭＰ１、ＣＯＭＰ２、時系列情報格納レジスタ４１を有する。
【００７３】
コンパレータＣＯＭＰ１は、正転入力端子に制御対象回路（例えば、電源回路ＰＷＲ）から得られるモニタ電圧が入力され、反転入力端子に目標下限値ＶＲＥＦ１が入力される。そして、コンパレータＣＯＭＰ１は、モニタ電圧が目標下限値ＶＲＥＦ１よりも大きい場合に出力信号（例えば、下限検出信号）をハイレベルとする。
【００７４】
コンパレータＣＯＭＰ２は、正転入力端子に電源回路ＰＷＲから得られるモニタ電圧が入力され、反転入力端子に目標上限値ＶＲＥＦ２が入力される。そして、コンパレータＣＯＭＰ２は、モニタ電圧が目標上限値ＶＲＥＦ２よりも大きい場合に出力信号（例えば、上限検出信号）をハイレベルとする。
【００７５】
時系列情報格納レジスタ４１は、クロック信号（例えば、ＰＷＭ信号生成回路２に与えられるクロック信号と同様の信号）と、ＰＷＭ信号生成開始信号が入力される。そして、時系列情報格納レジスタ４１は、ＰＷＭ信号生成開始信号がアサートされている期間において、クロック信号をサンプリングクロックとして、下限検出信号及び上限検出信号の論理レベルを蓄積する。つまり、時系列情報格納レジスタ４１には、ＰＷＭ信号生成開始信号がアサートされた時点を開始時点とし、ＰＷＭ信号生成開始信号がネゲートされた時点を終了時点とした計測値の時系列情報が生成される。この時系列情報は、演算コアＰＥにより参照される。
【００７６】
また、図１２に出力モニタユニットＭＯＮの別の形態を示すブロック図を示す。図１２に示す出力モニタユニット５０は、Ａ／Ｄコンバータ５１、時系列情報格納レジスタ５２を有する。
【００７７】
Ａ／Ｄコンバータ５１は、電源回路ＰＷＲから得られたモニタ電圧の電圧レベルに対応したモニタ電圧値信号を出力する。このモニタ電圧値信号は、デジタル信号であり、モニタ電圧の電圧レベルを示す値を有する。
【００７８】
時系列情報格納レジスタ５２は、クロック信号（例えば、ＰＷＭ信号生成回路２に与えられるクロック信号と同様の信号）と、ＰＷＭ信号生成開始信号が入力される。そして、時系列情報格納レジスタ４１は、ＰＷＭ信号生成開始信号がアサートされている期間において、クロック信号をサンプリングクロックとして、モニタ電圧値信号の値を蓄積する。つまり、時系列情報格納レジスタ５２には、ＰＷＭ信号生成開始信号がアサートされた時点を開始時点とし、ＰＷＭ信号生成開始信号がネゲートされた時点を終了時点とした計測値の時系列情報が生成される。この時系列情報は、演算コアＰＥにより参照される。
【００７９】
ここで、出力モニタユニットＭＯＮとして出力モニタユニット４０を用いた場合のモニタ電圧の検出結果について説明する。図１３〜図１５に電源回路に生成される出力電圧の立ち上がり波形と、当該出力電圧の立ち上がり波形をモニタした場合の上限検出信号と下限検出信号の変化と、の関係を示すタイミングチャートを示す。
【００８０】
図１３に示す第１のタイミングチャートは、出力電圧のオーバーシュート及びアンダーシュートが目標下限値ＶＲＥＦ１と目標上限値ＶＲＥＦ２とで決まる所定の範囲内に収まっている場合のタイミングチャートを示す。図１３に示す例では、ＰＷＭ信号生成開始信号がアサートされてから時間ＴＳＳが経過した後に出力電圧が目標下限値ＶＲＥＦ１を超える。そのため、ＰＷＭ信号生成開始信号がアサートされてから時間ＴＳＳが経過した後に下限検出信号が立ち上がる。その後、下限検出信号は、ハイレベルを維持する。一方、出力電圧は目標上限値ＶＲＥＦ２を上回ることがないため、上限検出信号はロウレベルを維持する。
【００８１】
図１４に示す第２のタイミングチャートは、出力電圧のオーバーシュートが発生している場合のタイミングチャートを示す。図１４に示す例では、ＰＷＭ信号生成開始信号がアサートされてから時間ＴＳＳが経過した後に出力電圧が目標下限値ＶＲＥＦ１を超える。そのため、ＰＷＭ信号生成開始信号がアサートされてから時間ＴＳＳが経過した後に下限検出信号が立ち上がる。その後、下限検出信号は、ハイレベルを維持する。一方、上限検出信号は、出力電圧が目標上限値ＶＲＥＦ２を上回る期間に相当する期間においてハイレベルとなる。
【００８２】
図１５に示す第３のタイミングチャートは、出力電圧のアンダーシュートが発生している場合のタイミングチャートを示す。図１５に示す例では、ＰＷＭ信号生成開始信号がアサートされてから時間ＴＳＳが経過した後に出力電圧が目標下限値ＶＲＥＦ１を超える。そのため、ＰＷＭ信号生成開始信号がアサートされてから時間ＴＳＳが経過した後に下限検出信号が立ち上がる。その後、出力電圧が、目標下限値を下回る。そのため、下限検出信号は、出力電圧が目標下限値を下回る期間に相当する期間ロウレベルとなる。そして、再度、出力電圧が目標下限値ＶＲＥＦ１を上回ると、下限検出信号はハイレベルとなる。一方、出力電圧は目標上限値ＶＲＥＦ２を上回ることがないため、上限検出信号はロウレベルを維持する。
【００８３】
図１３〜図１５に示すように、出力モニタユニット４０では、出力電圧の変動に応じて下限検出信号及び上限検出信号の論理レベルが変化する。そして、出力モニタユニット４０は、時系列情報格納レジスタに下限検出信号及び上限検出信号の論理レベルを時系列に蓄積することで出力電圧の時間変化を記録する。そして、計測値の時系列情報を演算コアＰＥが参照することで、演算コアＰＥは、出力電圧の変動が適切なものであるか否か、また、設定値のうちどのパラメータを変更すべきかを判断することができる。
【００８４】
そこで、以下では、演算コアにおける設定値の調整処理について説明する。図１６に、実施の形態２における調整方法の手順を示すフローチャートを示す。演算コアＰＥでは、図１６に示すフローチャートに沿った処理を行う。図１６に示す例では、演算コアＰＥがテストモードとなる期間において設定値の調整を行う。しかし、設定値の調整タイミングは、例えば、プロセッサシステムＭＣＵの起動処理の一つとして行っても良く、常時行うとしても良い。
【００８５】
図１６に示すように、テストモードが開始されると、演算コアＰＥは、ＰＷＭ信号生成回路２を動作させるための設定値（例えば、初期デューティ値等）をメモリＭＥＭから読み出し、読み出した値をＰＷＭ信号生成回路２のレジスタに格納する（ステップＳ１）。
【００８６】
続いて、演算コアＰＥは、ＰＷＭ信号生成開始信号をアサートし、所定時間後にＰＷＭ信号生成開始信号をネゲートする（ステップＳ２）。これにより、所定時間の間、ＰＷＭ信号生成回路２はＰＷＭ信号を生成する。また、出力モニタユニット４０は、時系列情報格納レジスタ４１に出力電圧を計測した計測値の時系列情報を生成する。その後、演算コアＰＥは、時系列情報格納レジスタ４１から時系列情報を取得する（ステップＳ３）。
【００８７】
続いて、演算コアＰＥは、取得した時系列情報のうち最終期間の値を参照し、下限検出信号の最終期間の値がロウレベルであるか否かを判断する（ステップＳ４）。ステップＳ４において、下限検出信号の最終期間の値がロウレベルであった場合、目標デューティ値を増加させる（ステップＳ５）。そして、演算コアＰＥは、増加させた目標デューティ値にてメモリＭＥＭに格納されている目標デューティ値を更新する（ステップＳ６）。その後、演算コアＰＥは、ステップＳ１〜Ｓ３の処理を再度実行する。
【００８８】
ステップＳ４で下限検出信号の最終期間の値がロウレベルであった場合、演算コアＰＥは、上限検出信号の最終期間の値がハイレベルであるか否かを判断する（ステップＳ７）。ステップＳ７において、上限検出信号の最終期間の値がハイレベルであった場合、目標デューティ値を減少させる（ステップＳ８）。そして、演算コアＰＥは、減少させた目標デューティ値にてメモリＭＥＭに格納されている目標デューティ値を更新する（ステップＳ６）。その後、演算コアＰＥは、ステップＳ１〜Ｓ３の処理を再度実行する。
【００８９】
ステップＳ７で上限検出信号の最終期間の値がロウレベルであった場合、演算コアＰＥは、立ち上がり時間ＴＳＳが規定の範囲より長いか否かを判断する（ステップＳ９）。ステップＳ９において、立ち上がり時間ＴＳＳが規定の範囲より長い場合、初期デューティ値を増加させる（ステップＳ１０）。そして、演算コアＰＥは、増加させた初期デューティ値にてメモリＭＥＭに格納されている初期デューティ値を更新する（ステップＳ６）。その後、演算コアＰＥは、ステップＳ１〜Ｓ３の処理を再度実行する。
【００９０】
ステップＳ９で立ち上がり時間ＴＳＳが規定の範囲よりも短かった場合、演算コアＰＥは、立ち上がり時間ＴＳＳが規定の範囲より短いか否かを判断する（ステップＳ１１）。ステップＳ１１において、立ち上がり時間ＴＳＳが規定の範囲より短い場合、初期デューティ値を減少させる（ステップＳ１２）。そして、演算コアＰＥは、減少させた初期デューティ値にてメモリＭＥＭに格納されている初期デューティ値を更新する（ステップＳ６）。その後、演算コアＰＥは、ステップＳ１〜Ｓ３の処理を再度実行する。
【００９１】
ステップＳ１１で立ち上がり時間ＴＳＳが規定の範囲より長かった場合、演算コアＰＥは、下限検出信号がハイレベルとなった後にロウレベルとなる期間の有無について判断する（ステップＳ１３）。ステップＳ１３において、下限検出信号がハイレベルとなった後にロウレベルとなる期間があった場合、傾き設定値を増加させる（ステップＳ１４）。そして、演算コアＰＥは、増加させた傾き設定値にてメモリＭＥＭに格納されている傾き設定値を更新する（ステップＳ６）。その後、演算コアＰＥは、ステップＳ１〜Ｓ３の処理を再度実行する。
【００９２】
ステップＳ１３で下限検出信号がハイレベルとなった後にロウレベルとなる期間がなかった場合、演算コアＰＥは、上限検出信号がハイレベルとなる期間の有無について判断する（ステップＳ１５）。ステップＳ１５において、上限検出信号がハイレベルとなる期間があった場合、傾き設定値を減少させる（ステップＳ１６）。そして、演算コアＰＥは、減少させた傾き設定値にてメモリＭＥＭに格納されている傾き設定値を更新する（ステップＳ６）。その後、演算コアＰＥは、ステップＳ１〜Ｓ３の処理を再度実行する。
【００９３】
そして、ステップＳ４、Ｓ７、Ｓ９、Ｓ１１、Ｓ１３、Ｓ１５の全てのステップをパスするとテストモードが終了する。このようにして、テストモードを終了した場合、調整後の設定値に基づき動作するＰＷＭ信号生成回路２により生成されたＰＷＭ信号を受けて生成された出力電圧は、オーバーシュート及びアンダーシュートを生じることなく、電圧値が目標下限値ＶＲＥＦ１と目標上限値ＶＲＥＦ２の範囲内となる。つまり、出力電圧は、図１３に示す立ち上がり波形となる。
【００９４】
上記説明より、実施の形態２にかかる調整方法を経て決定された設定値に基づき動作するＰＷＭ信号生成回路２は、制御対象回路の動作を理想の動作状態とするＰＷＭ信号を生成することができる。
【００９５】
また、実施の形態２にかかる調整方法を実行可能なプロセッサシステムＭＣＵによって、ＬＥＤを駆動する電源回路を制御した場合、ＬＥＤの寿命を延ばすことができる。ＬＥＤは経年劣化により特性が変化する。そのため、ＬＥＤを固定的な設定値に基づき生成されたＰＷＭ信号に基づき制御した場合、輝度の低下等の劣化が生じる。しかし、実施の形態２にかかる調整方法を適宜実行しながらＬＥＤを駆動するためのＰＷＭ信号を生成することで、ＬＥＤの特性劣化を補う出力電圧を生成することができる。このように、ＬＥＤの特性劣化を補う出力電圧を生成することで、ＬＥＤの寿命を実質的に延長することができる。
【００９６】
また、実施の形態２にかかる設定値の調整方法により更新された設定値は、メモリＭＥＭに格納される。そのため、プロセッサシステムＭＣＵを再起動したときに、このメモリＭＥＭから設定値を読み出すことで、再起動後のプロセッサシステムＭＣＵは、最適化されて設定値によりＰＷＭ信号生成回路２を設定値を調整することなく最適化された状態で動作を開始することができる。
【００９７】
実施の形態３
実施の形態３にかかるＰＷＭ信号生成回路３のブロック図を図１７に示す。図１７に示すように、実施の形態３にかかるＰＷＭ信号生成回路３は、実施の形態１にかかるＰＷＭ信号生成回路１のＰＷＭ信号生成器３４に代えてＰＷＭ信号生成器３４ａが用いられる。図１７では、このＰＷＭ信号生成器３４ａを有する出力制御部には３０ａの符号を付した。
【００９８】
ＰＷＭ信号生成器３４ａには、周期設定信号ＣＲＳ１、切り換え信号ＣＲＳ２に加えてＰＷＭ出力ゲート信号が入力される。ＰＷＭ信号生成器３４ａは、ＰＷＭ出力ゲート信号がアサートされるとＰＷＭ信号生成器３４と同じ動作を行う。一方、ＰＷＭ出力ゲート信号がネゲートされるとＰＷＭ信号生成器３４ａは、ＰＷＭ信号の生成を停止する。
【００９９】
ＰＷＭ出力ゲート信号は、演算コアＰＥによりアサートとネゲートとが切り換えられる。また、演算コアＰＥは、ＰＷＭ出力ゲート信号をアサートする時点で、ＰＷＭ信号生成回路３の傾きレジスタ１１に格納される傾き設定値と、初期デューティレジスタ１４に格納される初期デューティ値と、目標デューティレジスタ１５に格納される目標デューティ値と、周期レジスタ２１に格納される周期設定値と、をメモリＭＥＭから読み出した設定値により設定する。
【０１００】
続いて、実施の形態３にかかるＰＷＭ信号生成回路３の動作について説明する。図１８に実施の形態３にかかるＰＷＭ信号生成回路３の動作を示すタイミングチャートを示す。図１８に示すように実施の形態３にかかるＰＷＭ信号生成回路３は、タイミングｔ１１においてＰＷＭ出力ゲート信号がアサートされるとＰＷＭ信号の生成を開始する。このとき生成されるＰＷＭ信号はソフトスタート制御がなされている。また、ソフトスタート制御されたＰＷＭ信号に基づき生成される電源回路の出力電圧は、オーバーシュート及びアンダーシュートを生じることなく立ち上がる。
【０１０１】
続いて、タイミングｔ１２においてＰＷＭ出力ゲート信号がネゲートされるとＰＷＭ信号生成回路３はＰＷＭ信号の出力を停止し、電源回路の出力電圧が低下する。
【０１０２】
続いて、タイミングｔ１３において、再度、ＰＷＭ出力ゲート信号がアサートされると、ＰＷＭ信号生成回路３は、ソフトスタート制御されたＰＷＭ信号を生成する。そして、生成されたＰＷＭ信号に基づき電源回路の出力電圧が立ち上がる。
【０１０３】
図１８に示すように、ＰＷＭ信号生成回路３は、ＰＷＭ出力ゲート信号を間欠的にアサートすることでＰＷＭ信号を間欠的に生成する。この間欠間隔は、ＰＷＭ出力ゲート信号のアサート期間ＴＨとネゲート期間ＴＬとの比により決定することができる。また、ＰＷＭ信号生成回路３では、ＰＷＭ信号の生成が再開されるごとにソフトスタート制御によりＰＷＭ信号を生成する。
【０１０４】
電源回路が駆動する負荷回路がＬＥＤであった場合、ＰＷＭ出力ゲート信号のアサート期間ＴＨとネゲート期間ＴＬとの比を制御することで、調光を行うことができる。ＬＥＤの輝度は、点灯時間の積分値で制御できるためである。
【０１０５】
上記説明より、実施の形態３にかかるＰＷＭ信号生成回路３を用いることで、ＬＥＤの調光制御が可能となる。このとき、実施の形態３にかかるＰＷＭ信号生成回路３は、ＰＷＭ出力ゲート信号をアサートする毎にソフトスタート制御によるＰＷＭ信号を生成する。これにより、電源回路の出力信号は、いずれの立ち上がりタイミングにおいてもオーバーシュート及びアンダーシュートを生じることなく立ち上がる。このような制御を行うことで、ＬＥＤに過電圧が印加されることを防止し、ＬＥＤの劣化を防止することができる。
【０１０６】
また、プロセッサシステムＭＣＵのＩＯユニットＩＯＵを介して外部に設けられた回路から制御信号（例えば、調光制御信号）を受信し、受信した調光制御信号に基づき演算コアＰＥがＰＷＭ出力ゲート信号のアサート期間ＴＨとネゲート期間ＴＬとの比を制御することもできる。このような構成とすることで、実施の形態３にかかるＰＷＭ信号生成回路３を有するプロセッサシステムＭＣＵでは、外部から指示に基づきＬＥＤの調光を行うことが可能になる。
【０１０７】
実施の形態４
実施の形態４にかかるＰＷＭ信号生成回路４のブロック図を図１９に示す。図１９に示すようにＰＷＭ信号生成回路４は、デューティ設定部１０ａ、１０ｂ、周期設定部２０、出力制御部３０ｂを有する。周期設定部２０は、実施の形態１の周期設定部と同じものであるため、ここでは説明を省略する。
【０１０８】
デューティ設定部１０ａ、１０ｂは、実施の形態１のデューティ設定部１０と同じ構成を有するものであるが、それぞれ独立した設定信号が入力される。図１９に示す例では、デューティ設定部１０ａには、第１の傾き設定信号、第１の初期デューティ設定信号、第１の目標デューティ設定信号が入力される。デューティ設定部１０ｂには、第２の傾き設定信号、第２の初期デューティ設定信号、第２の目標デューティ設定信号が入力される。そして、デューティ設定部１０ａ、１０ｂは、それぞれ独立した値を有する設定信号に基づき、独立した値を有するデューティ制御信号ＤＵＴ１、ＤＵＴ２を出力する。
【０１０９】
出力制御部３０ｂは、実施の形態１の出力制御部３０に第５の比較器３５を追加し、ＰＷＭ信号生成器３４に代えてＰＷＭ信号生成器３４ｂを有する。第５の比較器３５は、デューティ制御信号ＤＵＴ２で示されるデューティ比を示す値に第２のカウント値ＣＮＴ２が達したことに応じて、ＰＷＭ信号の論理レベルの切り換えを指示する切り換え信号ＣＲＳ３を出力する。なお、第４の比較器３３は、実施の形態１の第４の比較器３３に相当するものであるが、デューティ制御信号ＤＵＴに相当する信号としてデューティ制御信号ＤＵＴ１が入力される。
【０１１０】
ＰＷＭ信号生成器３４ｂは、周期開始信号ＣＲＳ１に応じて第１のＰＷＭ信号の論理レベルを開始論理レベルとし、切り換え信号ＣＲＳ２に応じてＰＷＭ信号の論理レベルを開始論理レベルとは逆の論理レベルとなる終了論理レベルとする。また、ＰＷＭ信号生成器３４ｂは、周期開始信号ＣＲＳ１に応じて第２のＰＷＭ信号の論理レベルを開始論理レベルとし、切り換え信号ＣＲＳ３に応じてＰＷＭ信号の論理レベルを開始論理レベルとは逆の論理レベルとなる終了論理レベルとする。本実施の形態では、出力するＰＷＭ信号の１周期の開始時点での論理レベル（開始論理レベル）を１とし、ＰＷＭ信号の１周期の終了時点での論理レベル（終了論理レベル）を０とする。
【０１１１】
つまり、出力制御部３０ｂは、それぞれが、複数のデューティ設定部が出力するデューティ制御信号で示されるデューティ比の値に対応するデューティ比を有する複数のＰＷＭ信号を生成する。
【０１１２】
実施の形態４にかかるＰＷＭ信号生成回路４は、上記構成により、同じ周期を有し、互いに独立したデューティ比を有する第１、第２のＰＷＭ信号を生成する。このＰＷＭ信号生成回路４の動作は、出力される信号が２つに増加するのみであり実質的な動作は実施の形態１にかかるＰＷＭ信号生成回路１と同じであるため、ここでは説明を省略する。
【０１１３】
上記説明より、実施の形態４にかかるＰＷＭ信号生成回路４は、デューティ比の設定及びＰＷＭ信号のソフトスタート制御の設定を独立して行うことが可能である。また、上記説明では、出力するＰＷＭ信号の数を２つとしたが、ＰＷＭ信号生成回路１からＰＷＭ信号生成回路４への変更と同じルールを適用して３つのＰＷＭ信号を生成することができる。近年、ＬＥＤを利用した照明装置では、３色のそれぞれに対応するＬＥＤを用いることがある。このような場合に、複数のＬＥＤの特性にばらつきが生じることがある。しかし、ＰＷＭ信号生成回路４を用いることで複数のＰＷＭ信号の特性をそれぞれ独立して設定することができる。そのため、ＰＷＭ信号生成回路４を利用することで、１組の発光素子として利用される複数のＬＥＤの間のばらつきを補正して複数のＬＥＤの特性を均一化することが可能である。
【０１１４】
また、実施の形態４にかかるＰＷＭ信号生成回路４に対して、実施の形態２にかかるＰＷＭ信号生成回路の設定値の調整方法を適用することもできる。さらに。実施の形態４にかかるＰＷＭ信号生成回路３のＰＷＭ信号の間欠出力機能を追加することもできる。特に、ＰＷＭ信号生成回路３のＰＷＭ信号の間欠出力機能を追加することで、３つのＬＥＤの輝度をそれぞれ調整し、調光のみならず、調色を行うことも可能である。
【０１１５】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施の形態２にかかる設定値の調整方法においていずれのパラメータから設定するかは、仕様により適宜変更することが可能である。
【０１１６】
この出願は、２０１１年３月２８日に出願された日本出願特願２０１１−０７０４３７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【符号の説明】
【０１１７】
１〜４    信号生成回路
１０、１０ａ、１０ｂ    デューティ設定部
１１    傾きレジスタ
１２、１２ａ、３１、３１ａ    カウンタ
１３、１６、３２、３３、３５    比較器
１４    初期デューティレジスタ
１５    目標デューティレジスタ
１７    選択回路
２０    周期設定部
２１    周期レジスタ
３０、３０ａ、３０ｂ    出力制御部
３４、３４ａ、３４ｂ    信号生成器
４０、５０    出力モニタユニット
４１、５２    時系列情報格納レジスタ
５１    Ａ／Ｄコンバータ
Ｃ    コンデンサ
Ｌ    インダクタ
Ｄｉ    ダイオード
Ｒ    抵抗
ＯＭ    トランジスタ
ＭＣＵ    プロセッサシステム
ＭＥＭ    メモリ
ＭＯＮ    出力モニタユニット
ＰＥ    演算コア
ＰＥＲＩ    周辺回路
ＰＧ    ＰＷＭ信号生成ユニット
ＣＧ    クロック生成ユニット
【図１】
2012132221.tif 000003
【図２Ａ】
2012132221.tif 000004
【図２Ｂ】
2012132221.tif 000005
【図２Ｃ】
2012132221.tif 000006
【図２Ｄ】
2012132221.tif 000007
【図３】
2012132221.tif 000008
【図４】
2012132221.tif 000009
【図５】
2012132221.tif 000010
【図６】
2012132221.tif 000011
【図７】
2012132221.tif 000012
【図８】
2012132221.tif 000013
【図９】
2012132221.tif 000014
【図１０】
2012132221.tif 000015
【図１１】
2012132221.tif 000016
【図１２】
2012132221.tif 000017
【図１３】
2012132221.tif 000018
【図１４】
2012132221.tif 000019
【図１５】
2012132221.tif 000020
【図１６】
2012132221.tif 000021
【図１７】
2012132221.tif 000022
【図１８】
2012132221.tif 000023
【図１９】
2012132221.tif 000024
【手続補正書】
【提出日】平成25年8月30日(2013.8.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、
前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、
周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、
前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、
前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティ比の値を前記目標デューティ比の値まで増加させるＰＷＭ信号生成回路。
【請求項２】
前記デューティ設定部は、
前記クロック信号のクロック数が前記周期設定値に達した回数をカウントして第１のカウント値を生成する第１のカウンタと、
前記第１のカウント値が前記傾き設定値に達したことに応じて、前記第１のカウント値をカウント開始値にリセットすると共に、前記初期デューティ比の値を増加させる第１の比較器と、
前記初期デューティ比の値と前記目標デューティ比の値との大小関係を示す選択信号を生成する第２の比較器と、
前記初期デューティ比の値より前記目標デューティ比の値の方が小さいことを前記選択信号が示している場合に前記初期デューティ比の値を出力し、前記初期デューティ比の値が前記目標デューティ比の値以上であること前記選択信号を示している場合に前記目標デューティ比の値を出力する選択回路と、
を有する請求項１に記載のＰＷＭ信号生成回路。
【請求項３】
前記デューティ設定部は、
前記初期デューティ比の値を格納する初期デューティレジスタと、
前記目標デューティ比の値を格納する目標デューティレジスタと、
前記傾き設定値を格納する傾きレジスタと、を有し、
前記周期設定部は、
前記周期設定値を格納する周期レジスタを有する請求項１又は２に記載のＰＷＭ信号生成回路。
【請求項４】
前記出力制御部は、
前記クロック信号のクロック数をカウントして第２のカウント値を生成する第２のカウンタと、
前記周期設定値と、前記第２のカウント値と、が入力され、前記第２のカウント値が前記周期設定値に達したことに応じて、前記第２のカウント値をカウント開始値にリセットすると共に、周期開始を通知する周期開始信号を出力する第３の比較器と、
前記デューティ制御信号で示されるデューティ比を示す値に前記第２のカウント値が達したことに応じて、前記ＰＷＭ信号の論理レベルの切り換えを指示する切り換え信号を出力する第４の比較器と、
前記周期開始信号に応じて前記ＰＷＭ信号の論理レベルを開始論理レベルとし、前記切り換え信号に応じて前記ＰＷＭ信号の論理レベルを前記開始論理レベルとは逆の論理レベルとなる終了論理レベルとするＰＷＭ信号生成器と、
を有する請求項１乃至３のいずれか１項に記載のＰＷＭ信号生成回路。
【請求項５】
前記ＰＷＭ信号生成器は、ＰＷＭ出力ゲート信号が入力され、前記ＰＷＭ信号ゲート信号の論理レベルに応じて前記ＰＷＭ信号を出力するか否かを切り換える請求項４に記載のＰＷＭ信号生成回路。
【請求項６】
前記ＰＷＭ信号生成回路は、
前記デューティ設定部を複数個有し、
前記出力制御部は、それぞれが、複数のデューティ設定部が出力するデューティ制御信号で示されるデューティ比の値に対応するデューティ比を有する複数のＰＷＭ信号を生成する請求項１乃至５のいずれか１項に記載のＰＷＭ信号生成回路。
【請求項７】
外部に設けられた制御対象回路にＰＷＭ信号を出力するプロセッサシステムであって、
前記プロセッサシステムで用いられるプログラム及び設定値を格納するメモリと、
ＰＷＭ信号生成ユニットと、
演算コアと、を有し、
前記ＰＷＭ信号生成ユニットは、
前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、
周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、
前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、
前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティ比の値を前記目標デューティ比の値まで増加させ、
前記演算コアは、
前記プログラム及び前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を生成して、前記ＰＷＭ信号生成ユニットに与えるプロセッサシステム。
【請求項８】
前記演算コアは、ＰＷＭ信号生成開始信号を出力し、
前記ＰＷＭ信号生成ユニットは、前記ＰＷＭ信号生成開始信号に応じて前記ＰＷＭ信号の生成を開始する請求項７に記載のプロセッサシステム。
【請求項９】
前記制御対象回路内のノードに生成される電圧のレベルを示す計測値の時系列情報を生成する出力モニタユニットを有し、
前記出力モニタユニットは、前記ＰＷＭ信号生成開始信号に応じて前記計測値の時系列情報の生成を開始する請求項８に記載のプロセッサシステム。
【請求項１０】
前記演算コアは、
前記計測値の時系列情報の最終値が予め設定された目標下限値を下回っている場合、前記目標デューティ比の値を増加させ、
前記計測値の時系列情報の最終値が予め設定された目標上限値を上回っている場合、前記目標デューティ比の値を減少させ、
前記計測値の時系列情報の開始時点から前記計測値が前記目標下限値を最初に上回るまでの時間が予め設定された立ち上がり時間より短い場合、前記初期デューティ比の値を増加させ、
前記計測値の時系列情報の開始時点から前記計測値が前記目標下限値を最初に上回るまでの時間が予め設定された立ち上がり時間より長い場合、前記初期デューティ比の値を減少させ、
前記計測値が前記目標下限値を最初に上回った後再度前記目標下限値を下回った場合、前記傾き設定値を増加させ、
前記計測値が前記目標上限値を最初に上回った後再度前記目標上限値を下回った場合、前記傾き設定値を減少させ、
前記メモリに格納されている設定値に含まれる前記目標デューティ比の値、初期デューティ比の値及び前記傾き設定値を更新する請求項９に記載のプロセッサシステム。
【請求項１１】
前記演算コアは、前記ＰＷＭ信号生成開始信号を出力する毎に前記メモリから前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を前記ＰＷＭ信号生成ユニットに与える請求項８乃至１０のいずれか１項に記載のプロセッサシステム。
【請求項１２】
前記演算コアは、前記ＰＷＭ信号生成開始信号により前記ＰＷＭ信号生成ユニットが前記ＰＷＭ信号を間欠的出力するように制御する請求項８乃至１１のいずれか１項に記載のプロセッサシステム。
【請求項１３】
外部に設けられた回路から与えられる制御信号を受信するＩＯユニットを有し、
前記演算コアは、前記ＩＯユニットを介して得た前記制御信号に基づき前記ＰＷＭ信号生成ユニットによる前記ＰＷＭ信号の出力の開始又は停止を指示するＰＷＭ出力ゲート信号を生成し、前記ＰＷＭ出力ゲート信号により前記ＰＷＭ信号生成ユニットが前記ＰＷＭ信号を出力する間隔を制御し、前記ＰＷＭ信号の出力の開始指示を行う毎に前記メモリから前記設定値を読み出して前記初期デューティ設定信号、前記目標デューティ設定信号、前記傾き設定信号及び前記周期設定信号を前記ＰＷＭ信号生成ユニットに与える請求項７に記載のプロセッサシステム。
【請求項１４】
前記制御対象回路は、スイッチング動作により出力電圧の電圧レベルを制御する電源回路である請求項７乃至１３のいずれか１項に記載のプロセッサシステム。
【請求項１５】
前記電源回路は、ＬＥＤ素子を駆動する請求項１４に記載のプロセッサシステム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明にかかるＰＷＭ信号生成回路の一態様は、ＰＷＭ信号を生成するＰＷＭ信号生成回路であって、前記ＰＷＭ信号の生成開始時の初期デューティ比の値を指定する初期デューティ設定信号と、前記ＰＷＭ信号の目標デューティ比の値を指定する目標デューティ設定信号と、前記初期デューティ比が前記目標デューティ比に至るまでのデューティ比の変化率を指定する傾き設定値を指定する傾き設定信号と、クロック信号と、に基づき前記ＰＷＭ信号の１周期毎のデューティ比を指定するデューティ制御信号を生成するデューティ設定部と、周期設定信号に基づき前記ＰＷＭ信号の１周期の長さを示す周期設定値を出力する周期設定部と、前記周期設定値に応じた周期と前記デューティ制御信号の値に応じたデューティ比の前記ＰＷＭ信号を前記クロック信号に基づき生成する出力制御部と、を有し、前記デューティ設定部は、前記クロック信号のクロック数が前記周期設定値に達した回数が前記傾き設定値に達する毎に前記初期デューティ比の値を前記目標デューティ比の値まで増加させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
第２のカウンタ３１は、クロック信号のクロック数をカウントして第２のカウント値ＣＮＴ２を生成する。第３の比較器３２は、周期設定値ＴＲＭと、第２のカウント値ＣＮＴ２と、が入力される。そして、第３の比較器３２は、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭに達したことに応じて、第２のカウント値ＣＮＴ２をカウント開始値にリセットすると共に、周期開始を通知する周期開始信号ＣＲＳ１を出力する。より具体的には、第３の比較器３２は、第２のカウント値ＣＮＴ２が周期設定値ＴＲＭに達したことに応じて、第２のカウンタ３１に与える第２のリセット信号ＣＬＲ２をアサートする。そして、第２のカウンタ３１は、第２のリセット信号ＣＬＲ２がアサートされたことに応じて第２のカウント値ＣＮＴ２をカウント開始値（例えば、１）にリセットする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
ここで、実施の形態１にかかるＰＷＭ信号生成回路１により生成されるＰＷＭ信号を電源回路（例えば、図２Ｂの電源回路ＰＷＲ）に与えた場合におけるＰＷＭ信号のソフトスタート制御と出力電圧との関係を図５〜図９に示す。そして、図５〜図９を参照して実施の形態１にかかるＰＷＭ信号生成回路１で利用される初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ及び傾き設定値ＳＬＰと出力電圧との関係について説明する。なお、図５〜図７に示す例では、目標デューティ値ＴＧＴ及び傾き設定値ＳＬＰを一定とし、図５、図８、図９に示す例では、初期デューティ値ＳＲＴ及び目標デューティ値ＴＧＴを一定とした。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正の内容】
【００６０】
図８に示す第４のタイミングチャートは、傾き設定値ＳＬＰを第１のタイミングチャートで示す例よりも小さくしたものである。この場合、傾き設定値ＳＬＰが図５に示す例よりも小さいため、出力電圧が目標下限値ＶＲＥＦ１に達するまでにかかる時間ＴＳＳ４は、図５のＴＳＳ１より長くなる。また、この場合、図８に示すように、出力電圧が目標下限値ＶＲＥＦ１を超えた後、再度、目標下限値ＶＲＥＦ１を下回る期間がある。つまり、図８に示す例では、出力電圧が立ち上がり時にアンダーシュートを起こす問題がある。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００６２
【補正方法】変更
【補正の内容】
【００６２】
出力電圧を安定して立ち上げる場合、出力電圧が図５に示すような立ち上がり波形となるように、予め初期デューティ値ＳＲＴ、目標デューティ値ＴＧＴ及び傾き設定値ＳＬＰを設定する。これら設定値は、予めＰＷＭ信号生成回路１を用いて出力電圧を測定し、最適値を求めることで最適化が可能である。なお、目標デューティ値ＴＧＴを増減することで出力電圧の最終的な電圧レベルを増減することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正の内容】
【００６９】
第１のカウンタ１２ａは、クロック信号のクロック数が周期設定信号の値に達した回数すなわち周期開始信号ＣＲＳ１のパルス数をカウントして第１のカウント値ＣＮＴ１を生成する。また、第１のカウンタ１２ａは、第１のリセット信号ＣＬＲ１がアサートされたことに応じて第１のカウント値ＣＮＴ１をカウント開始値にリセットする。さらに、第１のカウンタ１２ａは、ＰＷＭ信号生成開始信号がアサートされた場合、クロック信号のクロック数のカウント動作を行い、ＰＷＭ信号生成開始信号がネゲートされた場合、クロック信号のクロック数のカウント動作を停止する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
第２のカウンタ３１ａは、クロック信号のクロック数をカウントして第２のカウント値ＣＮＴ２を生成する。また、第２のカウンタ３１ａは、第２のリセット信号ＣＬＲ２がアサートされたことに応じて第２のカウント値ＣＮＴ２をカウント開始値にリセットする。さらに、第２のカウンタ３１ａは、ＰＷＭ信号生成開始信号がアサートされた場合、クロック信号のクロック数のカウント動作を行い、ＰＷＭ信号生成開始信号がネゲートされた場合、クロック信号のクロック数のカウント動作を停止する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
時系列情報格納レジスタ５２は、クロック信号（例えば、ＰＷＭ信号生成回路２に与えられるクロック信号と同様の信号）と、ＰＷＭ信号生成開始信号が入力される。そして、時系列情報格納レジスタ５２は、ＰＷＭ信号生成開始信号がアサートされている期間において、クロック信号をサンプリングクロックとして、モニタ電圧値信号の値を蓄積する。つまり、時系列情報格納レジスタ５２には、ＰＷＭ信号生成開始信号がアサートされた時点を開始時点とし、ＰＷＭ信号生成開始信号がネゲートされた時点を終了時点とした計測値の時系列情報が生成される。この時系列情報は、演算コアＰＥにより参照される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００９６
【補正方法】変更
【補正の内容】
【００９６】
また、実施の形態２にかかる設定値の調整方法により更新された設定値は、メモリＭＥＭに格納される。そのため、プロセッサシステムＭＣＵを再起動したときに、このメモリＭＥＭから設定値を読み出すことで、再起動後のプロセッサシステムＭＣＵは、最適化されて設定値によりＰＷＭ信号生成回路２の設定値を調整することなく最適化された状態で動作を開始することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正の内容】
【０１１０】
ＰＷＭ信号生成器３４ｂは、周期開始信号ＣＲＳ１に応じて第１のＰＷＭ信号の論理レベルを開始論理レベルとし、切り換え信号ＣＲＳ２に応じて第１のＰＷＭ信号の論理レベルを開始論理レベルとは逆の論理レベルとなる終了論理レベルとする。また、ＰＷＭ信号生成器３４ｂは、周期開始信号ＣＲＳ１に応じて第２のＰＷＭ信号の論理レベルを開始論理レベルとし、切り換え信号ＣＲＳ３に応じて第２のＰＷＭ信号の論理レベルを開始論理レベルとは逆の論理レベルとなる終了論理レベルとする。本実施の形態では、出力するＰＷＭ信号の１周期の開始時点での論理レベル（開始論理レベル）を１とし、ＰＷＭ信号の１周期の終了時点での論理レベル（終了論理レベル）を０とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
また、実施の形態４にかかるＰＷＭ信号生成回路４に対して、実施の形態２にかかるＰＷＭ信号生成回路の設定値の調整方法を適用することもできる。さらに。実施の形態３にかかるＰＷＭ信号生成回路３のＰＷＭ信号の間欠出力機能を追加することもできる。特に、ＰＷＭ信号生成回路３のＰＷＭ信号の間欠出力機能を追加することで、３つのＬＥＤの輝度をそれぞれ調整し、調光のみならず、調色を行うことも可能である。
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2012132221.tif 000025
【手続補正１４】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2012132221.tif 000026
【手続補正１５】
【補正対象書類名】図面
【補正対象項目名】図１７
【補正方法】変更
【補正の内容】
【図１７】
2012132221.tif 000027
【国際調査報告】
2012132221.tif 000028
2012132221.tif 000029
2012132221.tif 000030
2012132221.tif 000031