(57)【要約】  有機ＥＬ表示パネル（１）であって、ゲートがコンデンサ（２４）に接続されドレインが有機ＥＬ素子（２５）に接続されたｐ型駆動トランジスタ（２２）と、ゲートがコンデンサ（２４）に接続されソースが有機ＥＬ素子（２５）に接続されたｎ型駆動トランジスタ（２３）と、ｐ型駆動トランジスタ（２２）に第１電圧を印加する第１電源線（１４）と、ｎ型駆動トランジスタに第１電圧より高い第２電圧を印加する第２電源線（１３）とを備え、ｐ型駆動トランジスタ（２２）は、有機ＥＬ素子（２５）の電流−電圧特性における所定電流値に対応する第１ゲート電圧値がデータ電圧の最小電圧となる特性を有し、ｎ型駆動トランジスタ（２３）は、所定電流値に対応する第２ゲート電圧値が、有機ＥＬ素子（２５）の最小電流値に対応する第３ゲート電圧値より大きい電圧値である特性を有する。
2012063285.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬ素子と、
第１電極と第２電極とを有し、データ電圧に対応した電圧を保持するコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、
前記データ電圧を供給するためのデータ線と、
前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサに前記電圧を保持させるためのスイッチングトランジスタと、
前記第１駆動トランジスタのソース電極に第１電源電圧を印加する第１電源線と、
前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を印加する第２電源線とを備え、
前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、
前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタである
有機ＥＬ表示パネル。
【請求項２】
前記第１駆動トランジスタの電流−電圧特性における、前記有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値は、前記第３のゲート電圧値より小さい
請求項１に記載の有機ＥＬ表示パネル。
【請求項３】
さらに、
映像データを変換データ信号に変換する変換回路と、
前記変換回路から入力される前記変換データ信号を前記データ電圧に変換するＤＡ変換回路を含み、前記データ電圧を前記データ線に供給するデータ線駆動回路とを備える
請求項２に記載の有機ＥＬ表示パネル。
【請求項４】
前記変換回路は、
前記変換データ信号に対応する前記データ電圧が、前記第１駆動トランジスタの電流−電圧特性における前記第１のゲート電圧値から前記第４のゲート電圧値までの範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が小さくなるよう前記変換データ信号に変換し、
前記変換データ信号に対応する前記データ電圧が、前記第２駆動トランジスタの電流−電圧特性における前記第２のゲート電圧値以上の範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が大きくなるよう前記変換データ信号に変換する
請求項３に記載の有機ＥＬ表示パネル。
【請求項５】
さらに、
前記スイッチングトランジスタの導通及び非導通を制御する走査信号を、走査線を介して前記スイッチングトランジスタに出力する走査線駆動回路を備える
請求項３に記載の有機ＥＬ表示パネル。
【請求項６】
前記有機ＥＬ素子、前記コンデンサ、前記第１駆動トランジスタ、及び前記第２駆動トランジスタを含む画素回路が、マトリクス状に配置されている
請求項５に記載の有機ＥＬ表示パネル。
【請求項７】
さらに、
前記データ線駆動回路及び前記走査線駆動回路を制御する制御回路を備え、
前記制御回路は、
前記走査線駆動回路によって、前記マトリクス状のある一ラインにおける各画素回路に含まれる前記スイッチングトランジスタをＯＮ制御するタイミングと、
前記データ線駆動回路によって、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給するタイミングとの同期をとる制御を行う
請求項６に記載の有機ＥＬ表示パネル。
【請求項８】
前記データ線駆動回路は、前記制御回路からの同期信号の入力によって、前記走査線駆動回路から前記マトリクス状のある一ラインにおける各画素回路に前記走査信号を出力するタイミングと同期させて、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給する
請求項７に記載の有機ＥＬ表示パネル。
【請求項９】
請求項１から請求項８のいずれか１項に記載の有機ＥＬ表示パネルを備えた有機ＥＬ表示装置。
【請求項１０】
有機ＥＬ素子と、
第１電極と第２電極とを有し、データ電圧に対応する電圧を保持するコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、
前記データ電圧を供給するためのデータ線と、
前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサの第１電極に前記データ電圧を保持させるためのスイッチングトランジスタと、
前記第１駆動トランジスタのソース電極に第１電源電圧を設定する第１電源線と、
前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を設定する第２電源線と、
映像データを変換データ信号に変換する変換回路と、
前記変換回路から入力される前記変換データ信号を前記データ電圧に変換するＤＡ変換回路を含み、前記データ電圧を前記データ線に供給する前記データ線駆動回路とを備え、
前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、
前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタである、
有機ＥＬ表示パネルの駆動方法であって、
前記変換回路は、
前記変換データ信号に対応する前記データ電圧が、前記第１駆動トランジスタの電流−電圧特性における前記第１のゲート電圧値から、有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値までの範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が小さくなるように変換する第１変換ステップと、
前記変換データ信号に対応する前記データ電圧が、前記第２駆動トランジスタの電流−電圧特性における前記第２のゲート電圧値以上の範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が大きくなるように変換する第２変換ステップとを含む
有機ＥＬ表示パネルの駆動方法。
【請求項１１】
有機ＥＬ素子と、
第１電極と第２電極とを有し、データ電圧に対応する電圧を保持するコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第１駆動トランジスタと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第２駆動トランジスタと、
前記データ電圧を供給するためのデータ線と、
前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサの第１電極に前記データ電圧を保持させるためのスイッチングトランジスタと、
前記第１駆動トランジスタのソース電極に第１電源電圧を設定する第１電源線と、
前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より低い第２電源電圧を設定する第２電源線とを備え、
前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最大電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタであり、
前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より小さい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタである
有機ＥＬ表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示パネル及びその駆動方法に関し、特にアクティブマトリクス型の駆動回路を用いた有機ＥＬ表示パネル及びその駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示パネルとして、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示パネルが知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示パネルは、液晶表示パネルに必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示パネルとして実用化が期待されている。また、有機ＥＬ表示パネルに用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。【０００３】
有機ＥＬ表示パネルでは、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。【０００４】
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動ＴＦＴのゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動ＴＦＴに入力する。この駆動ＴＦＴによって有機ＥＬ素子が駆動されるものをアクティブマトリクス型の有機ＥＬ表示パネルと呼ぶ。【０００５】
アクティブマトリクス型の有機ＥＬ表示パネルは、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示パネルとは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。この点で、アクティブマトリクス型の駆動方式は、大画面及び高精細度の表示パネルを実現する上で有利である。【０００６】
一方、電流駆動型の有機ＥＬ素子を用いた有機ＥＬ表示パネルは、各画素の有する有機ＥＬ素子に電流が流れることにより発光動作を行うことから、電圧駆動型の素子である液晶素子と比較して表示パネルの消費電力が増大する傾向にある。特に、大画面化及び高精細化に伴い表示パネルの消費電力は増大する。【０００７】
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の消費電力を低減する回路構成が開示されている。【０００８】
図１７は、特許文献１に記載された有機ＥＬ表示装置の有する画素回路の具体的な回路構成の一例を示す回路図である。同図に示されるように、発光画素１００Ａは、走査線１１１からの走査信号により発光画素１００Ａが選択されたときに、データ線１１２の電圧を保持容量素子１２４ｂに書込むための選択トランジスタ１２１ｂと、保持容量素子１２４ｂと、保持容量素子１２４ｂの保持電圧に応じた駆動電流を、高輝度用電源線１１３または低輝度用電源線１１４から基準電源線１１５へ流すｐ型駆動トランジスタ１２２と、当該駆動電流が流れることにより発光する有機ＥＬ素子１２５とを備える。以上の画素構成は、通常の画素回路に備わる構成である。【０００９】
さらに、発光画素１００Ａは、高輝度用電源線１１３からの高輝度用電源電圧をオン／オフするスイッチングトランジスタ１２３と、低輝度用電源線１１４からの低輝度用電源電圧をオン／オフするダイオード１２６と、一端が高輝度用電源線１１３に接続され他端がスイッチングトランジスタ１２３のゲートに接続された保持容量素子１２４ａと、ゲートが走査線１１１に接続され、走査線１１１からの走査信号によって発光画素１００Ａが選択されたとき制御信号ＶＥＬＳをスイッチングトランジスタ１２３のゲートに入力する選択トランジスタ１２１ａとを備える。スイッチングトランジスタ１２３のソースと、ダイオード１２６のカソードとは共通接続されており、その共通接続点にｐ型駆動トランジスタ１２２のソースが接続されている。【００１０】
上述した、スイッチングトランジスタ１２３、選択トランジスタ１２１ａ、保持容量素子１２４ａ及びダイオード１２６は、ｐ型駆動トランジスタ１２２に供給する画素電源電圧として、高輝度用の電源電圧と低輝度用の電源電圧のいずれを使用するかを切り換えるための電源電圧切り換え手段を構成する。【００１１】
上記回路構成において、高輝度用の電源電圧が選択されるときは、書込み期間において、走査信号および制御信号ＶＥＬＳが同時にハイレベルとなる。この場合には、スイッチングトランジスタ１２３がオンし、高輝度用の電源電圧が、ｐ型駆動トランジスタ１２２のソースに供給される。このとき、ダイオード１２６は、アノード電位が低輝度用の電源電圧となり、カソード電位が高輝度用の電源電圧となるため、逆バイアス状態となって自動的にオフし、低輝度用電源線１１４からの電源電圧は遮断される。【００１２】
一方、低輝度用の電源電圧が選択されるときは、書込み期間において、走査信号のみがハイレベルとなり、制御信号ＶＥＬＳはローレベルを維持する。この場合には、スイッチングトランジスタ１２３はオフし、高輝度用電源線１１３からの電源電圧は遮断される。このとき、ダイオード１２６は順バイアスされてオンし、低輝度用の電源電圧がｐ型駆動トランジスタ１２２のソースに供給される。【００１３】
以上のように、図１７に記載された回路構成では、制御信号ＶＥＬＳにより、スイッチングトランジスタ１２３をオン／オフすることで、ダイオード１２６をオン／オフする。【００１４】
ここで、制御信号ＶＥＬＳは、走査線１１１が接続された走査線駆動回路により、以下のようにして電圧レベルが決定されている。例えば、全表示階調が２５６階調で表現されるような場合、発光画素１００Ａの階調信号値が、１２８階調値を基準値とした場合に、高階調側に属するときは、高輝度用の電源電圧を選択するよう制御信号ＶＥＬＳをハイレベルとし、低階調側に属するときは、低輝度用の電源電圧を選択するよう制御信号ＶＥＬＳをローレベルとする。【００１５】
上記構成により、特許文献１に記載された有機ＥＬ表示装置は、高輝度用の電源電圧と低輝度用電源電圧を設け、制御信号ＶＥＬＳによって、画素電圧を画素回路毎に個別に切り換え制御し、これにより、画質の低下を確実に防止しつつ、併せて低消費電力化を図るという回路構成を有している。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００８−８９７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１に記載された有機ＥＬ表示装置では、低階調表示時に使用する画素電源として低電源電圧を選択するために、通常の画素回路に必須な回路構成に加え、電源電圧切換え手段として、発光画素ごとに、選択トランジスタ１２１ａ、保持容量素子１２４ａ及びダイオード１２６が必要である。また、制御信号ＶＥＬＳをスイッチングトランジスタ１２３のゲートに印加するための制御線を、走査線駆動回路から別途設けなければならない。これらの回路部品及び配線のため、画素回路の回路規模が大きくなってしまい、表示パネルの高精細化にとって不都合となる。【００１８】
また、走査線駆動回路は、発光画素ごとに、制御信号ＶＥＬＳの電圧レベルを切り換えなければならず、駆動回路からの出力信号の電圧切り換えの負荷が増大してしまう。【００１９】
上記課題に鑑み、本発明は、発光画素の微細化及び高精細化が進行しても、画素回路の素子数を大幅に増加させることなく、簡単な画素回路構成により、低消費電力を実現する有機ＥＬ表示パネル及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の一態様に係る有機ＥＬ表示パネルは、有機ＥＬ素子と、第１電極と第２電極とを有し、データ電圧に対応した電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、前記データ電圧を供給するためのデータ線と、前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサに前記電圧を保持させるためのスイッチングトランジスタと、前記第１駆動トランジスタのソース電極に第１電源電圧を印加する第１電源線と、前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を印加する第２電源線とを備え、前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであることを特徴とする。
【発明の効果】
【００２１】
本発明の有機ＥＬ表示パネル及びその駆動方法によれば、低消費電力化のため発光画素ごとに駆動トランジスタの個数を２個必要とするが、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、また、２個の駆動トランジスタに対応してデータ線及び選択トランジスタの各々を２個ずつ配置することなく、駆動トランジスタの個数を１個増加することで、データ電圧に応じて高電圧電源線と低電圧電源線とが自動的に選択される。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、省エネの画素回路を実現することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施の形態に係る有機ＥＬ表示パネルの機能ブロック図である。
【図２】図２は、本発明の実施の形態に係る発光画素の回路図である。
【図３】図３は、有機ＥＬ素子の電流−電圧特性を模式的に表したグラフである。
【図４】図４は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性を表すグラフである。
【図５Ａ】図５Ａは、本発明の実施の形態に係るｐ型駆動トランジスタの電流−電圧特性を表すグラフである。
【図５Ｂ】図５Ｂは、本発明の実施の形態に係るｎ型駆動トランジスタの電流−電圧特性を表すグラフである。
【図６】図６は、本発明の実施の形態に係る変換回路の変換特性を表すグラフである。
【図７Ａ】図７Ａは、本発明の実施の形態に係る有機ＥＬ表示パネルにおける各種信号の流れを表す図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動タイミングチャートである。
【図８】図８は、本発明の実施の形態に係る有機ＥＬ表示パネルの有する各回路の動作フローの関係を表す図である。
【図９】図９は、本発明の実施の形態に係る発光画素回路の動作フローチャートである。
【図１０】図１０は、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動動作を詳細に説明する駆動タイミングチャートの一例である。
【図１１】図１１は、本発明の実施の形態に係る変換回路の変換特性の一例を表すグラフである。
【図１２】図１２は、本発明の実施の形態に係る隣接行における発光画素の回路状態を表す図である。
【図１３】図１３は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性の一例を表すグラフである。
【図１４】図１４は、本発明の実施の形態に係る変形例を示す発光画素の回路図である。
【図１５】図１５は、本発明の実施の形態に係る変形例を示す発光画素の有する２つの駆動トランジスタの電流−電圧特性を表すグラフである。
【図１６】図１６は、本発明の有機ＥＬ表示パネルを内蔵した薄型フラットＴＶの外観図である。
【図１７】図１７は、特許文献１に記載された有機ＥＬ表示装置の有する画素回路の具体的な回路構成の一例を示す回路図である。
【発明を実施するための形態】
【００２３】
上記目的を達成するために、本発明の一態様に係る有機ＥＬ表示パネルは、有機ＥＬ素子と、第１電極と第２電極とを有し、データ電圧に対応した電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、前記データ電圧を供給するためのデータ線と、前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサに前記電圧を保持させるためのスイッチングトランジスタと、前記第１駆動トランジスタのソース電極に第１電源電圧を印加する第１電源線と、前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を印加する第２電源線とを備え、前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタである。
【００２４】
本態様によると、電源電圧の異なる２本の電源線が設けられ、データ電圧に応じて第１電源線と第２電源線とが使い分けられることとなる。そのため、いずれのデータ電圧に対しても最大値として準備されている高電源電圧を供給するのではなく、正確な輝度での発光のために高電源電圧が必要なデータ電圧の場合にのみ、高電源電圧を使用することになる。その結果、いずれのデータ電圧に対しても高電源電圧を供給する場合に比較し、大幅に消費電力を節約できる。
【００２５】
また、本態様によると、電源線を２本設けて、データ電圧に応じて第１電源線と第２電源線とが選択されるに際し、有機ＥＬ素子を駆動する駆動トランジスタとしてｐ型の第１駆動トランジスタとｎ型の第２駆動トランジスタという、相互に極性が反転した駆動トランジスタが設けられている。そして、第１電源線にはｐ型の第１駆動トランジスタのソース電極が接続され、第２電源線にはｎ型の第２駆動トランジスタのドレイン電極が接続されている。
【００２６】
その上で、第１駆動トランジスタは、有機ＥＬ素子の電流−電圧特性における所定の電流値が第１ドレイン電流として流れるときのゲート電圧が最小電圧となり、第１ドレイン電流が上記所定の電流値より小さくなる程第１ドレイン電流を流すためのゲート電圧値が大きくなるような電流−電圧特性を持つトランジスタである。一方、第２駆動トランジスタは、上記所定の電流値が第２ドレイン電流として流れるときのゲート電圧値が、有機ＥＬ素子を流れる最小電流値に対応するゲート電圧値より大きい電圧値であり、第２ドレイン電流が上記所定の電流値より大きくなる程第２ドレイン電流を流すためのゲート電圧値が大きくなるような電流−電圧特性を持つトランジスタである。なお、有機ＥＬ素子を流れる最小電流値とは、ダイオード特性を有する有機ＥＬ素子において、閾値電圧を超えて順方向電流が流れ始めるときの電流値であり、有機ＥＬ素子が発光を開始する電流である。
【００２７】
これにより、駆動トランジスタの個数は１個増加するものの、第１電源線と第２電源線との切り換え回路を増設することなく、また、２個の駆動トランジスタごとにデータ線及びスイッチングトランジスタを配設することなく、駆動トランジスタの個数を１個増加することで、データ電圧に応じて第１電源線と第２電源線とを使い分けることが可能となる。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、低消費電力化が図られた省エネの画素回路を実現できる。
【００２８】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記第１駆動トランジスタの電流−電圧特性における、前記有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値は、前記第３のゲート電圧値より小さいことが好ましい。
【００２９】
本態様によると、ｐ型の第１駆動トランジスタによる第１ドレイン電流を流すためのゲート電圧の範囲と、ｎ型の第２駆動トランジスタによる第２ドレイン電流を流すためのゲート電圧の範囲とが重ならず、完全に分離される。これにより、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、全範囲のデータ電圧において、いずれか一方のみの駆動トランジスタから供給されるドレイン電流により有機ＥＬ素子を発光させることが可能となる。
【００３０】
また、本発明の一態様に係る有機ＥＬ表示パネルは、さらに、映像データを変換データ信号に変換する変換回路と、前記変換回路から入力される前記変換データ信号を前記データ電圧に変換するＤＡ変換回路を含み、前記データ電圧を前記データ線に供給するデータ線駆動回路とを備えることが好ましい。
【００３１】
本態様では、データ線駆動回路は、映像データにそのまま対応するデータ電圧を入力するのではなく、変換回路を介して所定の変換を行った変換データ信号をアナログ変換することで得られるデータ電圧をデータ線に供給する。
【００３２】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記変換回路は、前記変換データ信号に対応する前記データ電圧が、前記第１駆動トランジスタの電流−電圧特性における前記第１のゲート電圧値から前記第４のゲート電圧値までの範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が小さくなるよう前記変換データ信号に変換し、前記変換データ信号に対応する前記データ電圧が、前記第２駆動トランジスタの電流−電圧特性における前記第２のゲート電圧値以上の範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が大きくなるよう前記変換データ信号に変換することが好ましい。
【００３３】
本態様によると、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子を駆動する場合であっても、映像データを変換して得られる変換データ信号に対応するデータ電圧の範囲に応じて、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００３４】
これにより、変換データ信号に対応するデータ電圧が、第１駆動トランジスタの電流−電圧特性において、上記所定の電流値に対応する第１のゲート電圧値から有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値までの範囲の場合と、第２駆動トランジスタの電流−電圧特性において、上記所定の電流値に対応する第２のゲート電圧値以上の範囲の場合とで、映像データに対応する変換データ信号を増減させる制御が異なるが、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子を駆動する場合であっても、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００３５】
また、本発明の一態様に係る有機ＥＬ表示パネルは、さらに、前記スイッチングトランジスタの導通及び非導通を制御する走査信号を、走査線を介して前記スイッチングトランジスタに出力する走査線駆動回路を備えることが好ましい。
【００３６】
本態様によれば、発光画素へのデータ電圧の供給タイミングは、走査線駆動回路から走査線を介してスイッチングトランジスタに出力される走査信号により決定される。
【００３７】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記有機ＥＬ素子、前記コンデンサ、前記第１駆動トランジスタ、及び前記第２駆動トランジスタを含む画素回路が、マトリクス状に配置されていてもよい。
【００３８】
これにより、駆動トランジスタの個数は各画素回路にて１個増加するたけで、データ電圧に応じて第１電源線と第２電源線とを使い分けることが可能となる。その結果、マトリクス状に配置された発光画素を有する表示パネル全体として、回路素子を大幅に増加させることなく、簡易な構成により表示パネルを実現できる。
【００３９】
また、本発明の一態様に係る有機ＥＬ表示パネルは、さらに、前記データ線駆動回路及び前記走査線駆動回路を制御する制御回路を備え、前記制御回路は、前記走査線駆動回路によって、前記マトリクス状のある一ラインにおける各画素回路に含まれる前記スイッチングトランジスタをＯＮ制御するタイミングと、前記データ線駆動回路によって、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給するタイミングとの同期をとる制御を行ってもよい。
【００４０】
本態様によれば、データ線駆動回路からのデータ電圧の供給タイミングと、走査線駆動回路からの走査信号の供給タイミングとの同期が行順次にとられる。これにより、パネル発光の行順次走査が実現される。
【００４１】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記データ線駆動回路は、前記制御回路からの同期信号の入力によって、前記走査線駆動回路から前記マトリクス状のある一ラインにおける各画素回路に前記走査信号を出力するタイミングと同期させて、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給してもよい。
【００４２】
本態様によれば、変換回路をデータ線駆動回路の前段に配置して映像信号に応じてデータ電圧の変換傾向を変える場合であっても、走査信号と同期させて変換後のデータ電圧をデータ線駆動回路から出力させることが可能となる。
【００４３】
また、本発明は、このような特徴的な手段を備える有機ＥＬ表示パネルとして実現することができるだけでなく、有機ＥＬ表示パネルを備えた有機ＥＬ表示装置として実現することができる。
【００４４】
また、本発明は、このような特徴的な手段を備える有機表示パネルとして実現することができるだけでなく、有機ＥＬ表示パネルに含まれる特徴的な手段をステップとする有機ＥＬ表示パネルの駆動方法として実現することができる。
【００４５】
また、本発明の一態様に係る有機ＥＬ表示パネルは、有機ＥＬ素子と、第１電極と第２電極とを有し、データ電圧に対応する電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第１駆動トランジスタと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第２駆動トランジスタと、前記データ電圧を供給するためのデータ線と、前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサの第１電極に前記データ電圧を保持させるためのスイッチングトランジスタと、前記第１駆動トランジスタのソース電極に第１電源電圧を設定する第１電源線と、前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より低い第２電源電圧を設定する第２電源線とを備え、前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最大電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタであり、前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より小さい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタであってもよい。
【００４６】
本態様によれば、有機ＥＬ素子のカソード側に駆動トランジスタが接続された回路構成においても、有機ＥＬ素子のアノード側に駆動トランジスタが接続された回路構成を有する有機ＥＬ表示パネルと同様の効果が奏される。
【００４７】
（実施の形態）
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００４８】
図１は、本発明の実施の形態に係る有機ＥＬ表示パネルの機能ブロック図である。同図における有機ＥＬ表示パネル１は、制御回路２と、走査線駆動回路３と、データ線駆動回路４と、電源供給回路５と、表示部６と、変換回路７とを備える。
【００４９】
表示部６は、マトリクス状に配置された複数の発光画素６Ａを備える。データ電圧Ｖｄａｔａは、発光画素列ごとに配置されたデータ線を介して発光画素６Ａに供給される。走査信号ＳＣＡＮは、発光画素行ごとに配置された走査線を介して発光画素６Ａに供給される。
【００５０】
走査線駆動回路３は、行ごとに配置された走査線へ走査信号ＳＣＡＮを行順次に出力することにより、発光画素６Ａの有する回路素子を駆動する。走査信号ＳＣＡＮは、発光画素６Ａの有するスイッチングトランジスタの導通及び非導通を切り換える信号である。具体的には、走査線駆動回路３は、制御回路２からのスタートパルス信号の入力により、走査信号ＳＣＡＮを発光画素６Ａへ供給する。
【００５１】
データ線駆動回路４は、列ごとに配置されたデータ線へ映像信号に基づいたデータ電圧を出力することにより、発光画素の有する回路素子を駆動する。具体的には、データ線駆動回路４は、制御回路２からの同期信号の入力により、走査線駆動回路３から発光画素６Ａへ走査信号を行順次に出力するタイミングと同期させて、データ電圧を発光画素６Ａへ供給する。また、データ線駆動回路４は、変換回路７から入力されるデジタル信号である変換データ信号を、アナログ信号であるデータ電圧に変換するＤＡ（デジタル／アナログ）変換回路を含む。
【００５２】
制御回路２は、走査線駆動回路３から出力される走査信号ＳＣＡＮの出力タイミングを制御する。また、制御回路２は、データ線駆動回路４から出力されるデータ電圧を出力するタイミングを制御する。具体的には、外部から入力された映像信号により、走査線駆動回路３に対してスタートパルス信号を出力することにより発光画素６Ａのスイッチングトランジスタを導通状態とするタイミングを制御する。また、データ線駆動回路４に対して同期信号を出力することにより、データ線駆動回路４から出力されるデータ電圧を供給するタイミングと、走査信号ＳＣＡＮの出力タイミングとの同期をとる制御を行う。
【００５３】
電源供給回路５は、各電源線を介し、全ての発光画素６Ａへ定電源電圧を供給する。
【００５４】
変換回路７は、外部から入力された映像信号の輝度情報である映像データを変換データ信号に変換する。具体的な変換方式は、図６を用いて後述する。
【００５５】
図２は、本発明の実施の形態に係る発光画素の回路図である。同図に記載された発光画素６Ａは、選択トランジスタ２１と、ｐ型駆動トランジスタ２２と、ｎ型駆動トランジスタ２３と、コンデンサ２４と、有機ＥＬ素子２５とを備える。また、発光画素列ごとに、データ線１２が配置され、発光画素行ごとに、走査線１１が配置されている。さらに、全ての発光画素６Ａに対して、第１電源線１４と、第２電源線１３と、基準電源線１５と、参照電源線１６とが配置されている。また、第１電源線１４、第２電源線１３、基準電源線１５及び参照電源線１６は、それぞれ、他の発光画素にも接続されており、電源供給回路５に接続されている。また、第２電源線１３に設定された高電圧ＶＤＤ１は、第１電源線１４に設定された低電圧ＶＤＤ２よりも高く設定されており、第１電源線１４及び第２電源線１３とも、基準電源線１５よりも高い電位に設定されている。
【００５６】
データ線１２は、データ線駆動回路４に接続され、発光画素６Ａを含む画素列に属する各発光画素へ接続されている。これにより、データ線１２を介して、発光強度を決定するデータ電圧Ｖｄａｔａが発光画素６Ａに供給される。
【００５７】
走査線１１は、走査線駆動回路３に接続され、発光画素６Ａを含む画素行に属する各発光画素に接続されている。これにより、走査線１１を介して、データ電圧Ｖｄａｔａを書き込むタイミングを示す走査信号ＳＣＡＮが発光画素６Ａに供給される。
【００５８】
選択トランジスタ２１は、ゲート電極が走査線１１に接続され、ソース電極及びドレイン電極の一方がｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のゲート電極に接続されたスイッチングトランジスタである。選択トランジスタ２１は、走査線１１からの走査信号ＳＣＡＮにより、データ線１２とコンデンサ２４との導通及び非導通を切り換えることでコンデンサ２４にデータ電圧に対応した電圧を保持させる。選択トランジスタ２１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００５９】
ｐ型駆動トランジスタ２２は、ゲート電極がコンデンサ２４の第１電極に接続され、ドレイン電極が有機ＥＬ素子２５のアノード電極に接続され、ソース電極が第１電源線１４に接続されている。上記接続関係により、ｐ型駆動トランジスタ２２は、コンデンサ２４に保持された電圧に応じて第１ドレイン電流を有機ＥＬ素子２５に供給することで有機ＥＬ素子２５を発光させる。ｐ型駆動トランジスタ２２は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。ここで、第１ドレイン電流は、ｐ型駆動トランジスタ２２を介して第１電源線１４から基準電源線１５に流れる電流である。
【００６０】
ｎ型駆動トランジスタ２３は、ゲート電極がコンデンサ２４の第１電極に接続され、ソース電極が有機ＥＬ素子２５のアノード電極に接続され、ドレイン電極が第２電源線１３に接続されている。上記接続関係により、ｎ型駆動トランジスタ２３は、コンデンサ２４に保持された電圧に応じて第２ドレイン電流を有機ＥＬ素子２５に供給することで有機ＥＬ素子２５を発光させる。ｎ型駆動トランジスタ２３は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。ここで、第２ドレイン電流は、ｎ型駆動トランジスタ２３を介して第２電源線１３から基準電源線１５に流れる電流である。
【００６１】
有機ＥＬ素子２５は、アノード電極がｐ型駆動トランジスタ２２のドレイン電極及びｎ型駆動トランジスタ２３のソース電極に接続され、カソード電極が基準電源線１５に接続された発光素子である。上記接続関係により、有機ＥＬ素子２５は、ｐ型駆動トランジスタ２２の第１ドレイン電流またはｎ型駆動トランジスタ２３の第２ドレイン電流が流れることにより発光する。
【００６２】
コンデンサ２４は、第１電極がｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のゲート電極に接続され、第２電極が参照電源線１６に接続され、データ電圧に対応した電圧を保持する。例えば、選択トランジスタ２１がオフ状態となった後に、ｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のゲート−ソース間電圧を安定的に保持し、第１及び第２ドレイン電流を安定化する機能を有する。
【００６３】
ここで、ｐ型駆動トランジスタ２２が供給する第１ドレイン電流及びｎ型駆動トランジスタ２３が供給する第２ドレイン電流は、有機ＥＬ素子２５の電流−電圧特性における所定の電流値を閾値として、選択的に有機ＥＬ素子２５を流れるように設定されている。つまり、各表示階調において、第１ドレイン電流及び第２ドレイン電流のいずれか一方が有機ＥＬ素子２５を流れることでいずれかのドレイン電流が有機ＥＬ素子２５の発光電流となっている。発光画素６Ａでは、例えば、低発光電流領域では、ｐ型駆動トランジスタ２２がオン状態となり第１ドレイン電流を発光電流として流す。また、高発光電流領域では、ｎ型駆動トランジスタ２３がオン状態となり第２ドレイン電流を発光電流として流す。このため、低発光電流領域では、低電圧ＶＤＤ２が設定されている第１電源線１４から第１ドレイン電流が有機ＥＬ素子２５に流れる。よって、低発光電流領域における表示動作では、第２電源線１３からドレイン電流を流す場合と比較して低消費電力化が図られる。
【００６４】
つまり、通常の発光画素回路と比較して、本発明の実施の形態に係る発光画素６Ａでは、駆動トランジスタの個数は１個増加するものの、第１電源線１４と第２電源線１３との切り換え回路を増設することなく、また、２個の駆動トランジスタごとにデータ線及び選択トランジスタを配設することなく、駆動トランジスタの個数を１個増加することでで、データ電圧に応じて第１電源線１４と第２電源線１３とを使い分けることが可能となる。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、低消費電力化が図られた省エネの画素回路を実現できる。
【００６５】
以下では、本発明の有機ＥＬ表示パネル１において、第１電源線１４と第２電源線１３との切り換え回路を増設することなく、表示階調に応じて第１ドレイン電流及び第２ドレイン電流の選択が実現されるための構成を説明する。
【００６６】
図３は、有機ＥＬ素子の電流−電圧特性を模式的に表したグラフである。同図において、横軸は有機ＥＬ素子のアノード−カソード間への印加電圧を表し、縦軸は順方向電流を表す。同図に示されるように、有機ＥＬ素子２５の電流−電圧特性はダイオード特性となる。所定の閾値電圧以上の電圧をアノード−カソード間へ印加すると順方向電流が流れ始め、電圧増加に伴い電流が単調増加していく。
【００６７】
ここで、本発明の実施の形態に係る有機ＥＬ表示パネル１では、有機ＥＬ素子２５の電流−電圧特性において、所定の電流値Ｉａが定義される。有機ＥＬ素子２５が発光する電流Ｉａを境界電流として、Ｉａより大きい電流領域では、高電圧の電源電圧を供給する第２電源線１３及びｎ型駆動トランジスタ２３を経由して有機ＥＬ素子２５に発光電流を流し、Ｉａ以下の電流領域では、低電圧の電源電圧を供給する第１電源線１４及びｐ型駆動トランジスタ２２を経由して有機ＥＬ素子２５に発光電流を流す。
【００６８】
次に、Ｉａを閾値として第１ドレイン電流及び第２ドレイン電流のいずれかを有機ＥＬ素子２５に流すためのｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３の電流−電圧特性を説明する。
【００６９】
図４は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性を表すグラフである。同図において、横軸はデータ電圧Ｖｄａｔａ、つまり、駆動トランジスタのゲート電極に印加される電圧を表し、縦軸は駆動トランジスタのドレイン電流Ｉｄを表す。また、第１のゲート電圧値はＶＬ２であり、第２のゲート電圧値はＶＨ１であり、第３のゲート電圧値はＶＨ０であり、第４のゲート電圧値はＶＬ１である。
【００７０】
ｐ型駆動トランジスタ２２は、図３に示された有機ＥＬ素子２５の電流−電圧特性における電流Ｉａを第１ドレイン電流として流すときの第１のゲート電圧値ＶＬ２が表示階調を表現するデータ電圧の範囲における最小電圧となり、第１ドレイン電流が電流Ｉａより小さくなる程、第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第１ドレイン電流が小さくなる電流−電圧特性を有している。
【００７１】
一方、ｎ型駆動トランジスタ２３は、電流Ｉａを第２ドレイン電流として流すときの第２のゲート電圧値ＶＨ１が、有機ＥＬ素子２５に流す最小電流値Ｉｍｉｎに対応する第３のゲート電圧値ＶＨ０より大きい電圧値であり、第２ドレイン電流が電流Ｉａより大きくなる程、第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第２ドレイン電流が大きくなる電流−電圧特性を有している。また、ｎ型駆動トランジスタ２３は、ゲート電圧値ＶＨ２のとき、第２ドレイン電流として電流Ｉｂを流す。ここで、電流値Ｉｍｉｎとは、図４に示された電流−電圧特性における横軸上の電流値であり、当該電流値より小さい電流は発光電流として無視できるものである。
【００７２】
なお、ｐ型駆動トランジスタ２２の電流−電圧特性における、有機ＥＬ素子に流す最小電流値Ｉｍｉｎに対応する第４のゲート電圧値ＶＬ１は、第３のゲート電圧値ＶＨ０より小さく設定されていることが好ましい。
【００７３】
これによりｐ型駆動トランジスタ２２による第１ドレイン電流を流すためのゲート電圧の範囲と、ｎ型駆動トランジスタ２３による第２ドレイン電流を流すためのゲート電圧の範囲とが重ならず、完全に分離される。これにより、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、全範囲のデータ電圧において、いずれか一方のみの駆動トランジスタから供給されるドレイン電流により有機ＥＬ素子２５を発光させることが可能となる。
【００７４】
また、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差は、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差よりも小さいことが好適である。さらに、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差はできるだけ小さい方が好適である。
【００７５】
有機ＥＬ素子２５に供給するドレイン電流は、ｐ型駆動トランジスタ２２のゲート電極に第４のゲート電圧値ＶＬ１に対応するゲート電圧が印加されることで第１ドレイン電流が流れ始め、第１ドレイン電流が大きくなるにつれて、ゲート電圧は第１のゲート電圧値ＶＬ２まで小さくなる。そして、第１ドレイン電流値が所定の電流値Ｉａになると、ｎ型駆動トランジスタ２３のゲート電極に第２のゲート電圧値ＶＨ１に対応する電圧が印加されることで、第２ドレイン電流が流れ始める。即ち、ｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３の双方とも電流を流さない電圧の範囲は、第４のゲート電圧値ＶＬ１と第２のゲート電圧値ＶＨ１との間に対応する電圧範囲である。この範囲を小さくすること、つまり、当該範囲におけるｎ型駆動トランジスタ２３の電流−電圧特性の傾きを急峻にすることで、第２のゲート電圧値ＶＨ１はできるだけ低電圧側（ＶＨ１’→ ＶＨ１）に設定することができるので、第２駆動トランジスタに流れる第２ドレイン電流を流すための電圧を小さくでき、消費電力を低減することができる。
【００７６】
また、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差は、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差よりも大きいことが好適である。ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差をｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差よりも大きくすることで、低階調域での表示可能階調数を増やすことができる。以下にその理由を述べる。
【００７７】
ｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のそれぞれのゲート電極に印加されるデータ電圧は、所定の最小分解能をもって印加される。例えば、０．０１Ｖを最小分解能とすると、０．０１Ｖ単位でデータ電圧を入力することが可能となる。そこで、例えば、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差を０．５Ｖと設定し、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差を１Ｖと設定した場合を想定する。この場合、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差間ではＩａ以下のドレイン電流範囲で５０階調を割り当てることが可能であるのに対して、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差間では、同様のドレイン電流範囲で１００階調を割り当てることが可能となる。本実施の形態に係る有機ＥＬ表示パネル１では、所定の電流値Ｉａ以下では、ｐ型駆動トランジスタ２２を流れる第１ドレイン電流が、有機ＥＬ素子２５に流れる。従って、ｎ型駆動トランジスタ２３の階調数ではなく、ｐ型駆動トランジスタ２２の階調数により低階調域での電流制御が行われる。これにより、所定の電流値Ｉａ以下でのドレイン電流範囲における階調数を多く設定できることで、有機ＥＬ素子２５の低階調域における出力可能階調も増加する。特に、人間の目は低階調域における輝度の感度が高いため、低階調域における表示可能階調が増加することにより、表示装置の表現可能色の品質を上げることができる。
【００７８】
次に、上述したｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３の電流−電圧特性における電圧を、ゲート−ソース間電圧により表現する。
【００７９】
図５Ａは、本発明の実施の形態に係るｐ型駆動トランジスタの電流−電圧特性を表すグラフである。ｐ型駆動トランジスタ２２のゲート電極に印加されたゲート電圧値に対して、ゲート−ソース間電圧Ｖｇｓは、ゲート電圧値からソース電極の電圧であるＶＤＤ２を減じた値となる。よって、ｐ型駆動トランジスタ２２の第１ドレイン電流を流すデータ電圧の範囲と、Ｖｇｓの範囲とを同じ（ＶＬ１−ＶＬ２）に設定することが可能となる。
【００８０】
以上、図４、図５Ａ及び図５Ｂに示される駆動トランジスタの特性より、ｐ型駆動トランジスタ２２の第１ドレイン電流を有機ＥＬ素子２５に流すためのデータ電圧の範囲として、ＶＬ１〜ＶＬ２を設定し、ｎ型駆動トランジスタ２３の第２ドレイン電流を有機ＥＬ素子２５に流すためのデータ電圧の範囲として、ＶＨ１〜ＶＨ２を設定することにより、ドレイン電流がＩａ以下の範囲では、ｐ型駆動トランジスタ２２の第１ドレイン電流を有機ＥＬ素子の発光電流とし、ドレイン電流がＩａより大きい範囲では、ｎ型駆動トランジスタ２３の第２ドレイン電流を有機ＥＬ素子２５の発光電流として流し分けることが可能となる。
【００８１】
次に、上述したデータ電圧の範囲であるＶＬ１〜ＶＬ２及びＶＨ１〜ＶＨ２により、有機ＥＬ素子２５の発光電流を表示階調に応じて連続的に流すための変換回路７の機能について説明する。変換回路７は、外部から入力された映像データを変換データ信号ＶＴに変換する。
【００８２】
図６は、本発明の実施の形態に係る変換回路の変換特性を表すグラフである。同図に記載されたグラフにおいて、横軸は変換回路７に入力される映像データを表し、縦軸は変換回路７から出力される変換データ信号ＶＴを表す。映像データは、例えば、２５６階調（０〜２５５）の輝度を表現するためのデジタルデータである。グラフの変換特性は、表示階調が低階調（０）〜所定の中間階調（例えば１２７階調）までは、表示階調の増加に伴い、ＶＴがＶＬ１〜ＶＬ２の範囲で単調減少している。また、表示階調が所定の中間階調（例えば１２８階調）〜高階調までは、表示階調の増加に伴い、ＶＴがＶＨ１〜ＶＨ２の範囲で単調増加している。
【００８３】
また、変換回路７から出力されたＶＴはデータ線駆動回路４のＤＡ変換回路４１に入力され、アナログ信号としてのデータ電圧へと変換される。本実施の形態では、データ線駆動回路４は、映像データにそのまま対応するデータ電圧を出力するのではなく、変換回路７を介して所定の変換を行った変換データ信号を、アナログ変換することで得られるデータ電圧をデータ線に供給する。
【００８４】
つまり、変換回路７は、変換データ信号ＶＴに対応するデータ電圧が、ｐ型駆動トランジスタ２２の電流−電圧特性におけるＶＬ２〜ＶＬ１までの範囲の場合、当該範囲に対応する映像データの表示階調が上がるに従ってデータ電圧が小さくなるよう、映像データから変換データ信号ＶＴに変換する。一方、変換データ信号ＶＴに対応するデータ電圧が、ｎ型駆動トランジスタ２３の電流−電圧特性におけるＶＨ１以上の範囲の場合、当該範囲に対応する映像データの表示階調が上がるに従ってデータ電圧が大きくなるよう、映像データから変換データ信号ＶＴに変換する。
【００８５】
有機ＥＬ表示パネル１は、上述した変換特性のテーブルを、例えば、内蔵メモリに記憶している。変換回路７は、上記メモリから変換特性のテーブルを読み出し、当該テーブルにより映像データを変換データ信号に変換する。
【００８６】
本態様によると、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子を駆動する場合であっても、映像データを変換して得られる変換データ信号に対応するデータ電圧の範囲に応じて、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００８７】
これにより、変換データ信号ＶＴに対応するデータ電圧が、ｐ型駆動トランジスタ２２の電流−電圧特性におけるＶＬ２〜ＶＬ１までの範囲の場合と、ｎ型駆動トランジスタ２３の電流−電圧特性におけるＶＨ１以上の範囲の場合とで、映像データに対応する変換データ信号を増減させる制御が異なるが、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子２５を駆動する場合であっても、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００８８】
以降では、本発明の有機ＥＬ表示パネルに映像信号が入力され、有機ＥＬ表示パネルが表示動作するまでの有機ＥＬ表示パネルの駆動方法及び各種信号の流れを説明する。
【００８９】
図７Ａは、本発明の実施の形態に係る有機ＥＬ表示パネルにおける各種信号の流れを表す図である。映像信号は、同期信号及び映像データから構成される。
【００９０】
同期信号は、垂直同期信号Ｖ、水平同期信号Ｈ及びＤＥ（Ｄｉｓｐｌａｙ  Ｅｎａｂｌｅ）信号から構成され、それらの同期信号は制御回路２に入力される。制御回路２は、上記同期信号を受け、走査線駆動回路３に対してスタートパルス信号を出力することにより走査線駆動回路３から出力される走査信号ＳＣＡＮの出力タイミングを制御し、データ線駆動回路４に対して同期信号を出力することにより、データ線駆動回路４から出力されるデータ電圧を供給するタイミングと、走査信号ＳＣＡＮの出力タイミングとの同期をとる制御を行う。
【００９１】
映像データは、各発光画素６Ａの有機ＥＬ素子２５を発光させるためのデジタル輝度情報信号であり、変換回路７に入力される。変換回路７は、図６に示される変換特性のように、映像データを変換データ信号ＶＴに変換してデータ線駆動回路４に出力する。データ線駆動回路４は、内蔵するＤＡ変換回路４１によりデジタルの変換データ信号ＶＴをアナログのデータ電圧に変換して発光画素６Ａへと出力する。
【００９２】
図７Ｂは、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動タイミングチャートである。同図には、上から順に、垂直同期信号Ｖ、水平同期信号Ｈ、ＤＥ信号、映像データ、変換データ信号ＶＴ、スタートパルス信号、１行目の走査信号ＳＣＡＮ＿１、２行目の走査信号ＳＣＡＮ＿２、３行目の走査信号ＳＣＡＮ＿３、及び最終行の走査信号ＳＣＡＮ＿Ｅの信号が時系列で表示されている。
【００９３】
まず、垂直同期信号Ｖにより、１フレームの書き込みタイミングが決定され、水平同期信号Ｈにより、各発光画素行への書き込みタイミングが決定される。
【００９４】
次に、スタートパルス信号により、行順次に走査信号ＳＣＡＮがハイレベルとなり、ＤＥ信号に同期して変換データ信号ＶＴから変換されたデータ電圧が、データ線に出力される。
【００９５】
以下、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動方法を説明する。
【００９６】
図８は、本発明の実施の形態に係る有機ＥＬ表示パネルの有する各回路の動作フローの関係を表す図である。同図には、有機ＥＬ表示パネル１の有する制御回路２、走査線駆動回路３、データ線駆動回路４及び変換回路７を主体とした動作及びそれらの動作の関係が示されている。
【００９７】
まず、外部から映像信号が入力され、有機ＥＬ表示パネル１は、映像信号を構成する映像データを変換回路７に入力し（Ｓ０１）、同期信号を制御回路２に入力する（Ｓ２１）。
【００９８】
次に、変換回路７は、図６で示された変換特性に基づき、入力された映像データを変換データ信号ＶＴに変換する（Ｓ０２）。そして、変換回路７は、変換した変換データ信号ＶＴをデータ線駆動回路４へ出力する（Ｓ０３）。
【００９９】
一方、同期信号が入力された制御回路２は、入力された同期信号を構成するＤＥ信号からスタートパルス信号を生成する（Ｓ２２）。
【０１００】
次に、制御回路２は、ＤＥ信号をデータ線駆動回路４へ出力するとともに、生成したスタートパルス信号を走査線駆動回路３へ出力する（Ｓ２３）。
【０１０１】
次に、ＤＥ信号が入力されたデータ線駆動回路４は、内蔵するＤＡ変換回路４１により、変換回路７から出力された変換データ信号ＶＴをデータ電圧Ｖｄａｔａに変換する（Ｓ１１）。
【０１０２】
次に、データ線駆動回路４は、ＤＥ信号に同期した変換データ信号ＶＴから順に、ＤＡ変換されたデータ電圧を、データ線ごと、走査順となるよう各データドライバに設定する（Ｓ１２）。
【０１０３】
一方、スタートパルス信号が入力された走査線駆動回路３は、当該スタートパルス信号によりＳＣＡＮ信号を生成する（Ｓ３１）。
【０１０４】
次に、走査線駆動回路３は、生成した走査信号ＳＣＡＮを走査線ごとに出力する（Ｓ３２）。
【０１０５】
データ線駆動回路４は、走査線駆動回路３から出力された走査信号ＳＣＡＮによりハイレベルとなっている走査線に接続された発光画素のデータ電圧を出力する（Ｓ１３）。
【０１０６】
最後に、走査線駆動回路３は、ステップＳ１３でハイレベルとした走査線をローレベルとする（Ｓ３３）。
【０１０７】
以下では、走査線駆動回路３から走査信号ＳＣＡＮが入力され、データ線駆動回路４からデータ電圧Ｖｄａｔａが入力された発光画素の回路動作を説明する。
【０１０８】
図９は、本発明の実施の形態に係る発光画素回路の動作フローチャートである。
【０１０９】
まず、走査信号ＳＣＡＮにより走査線１１がハイレベルとなり、発光画素６Ａの選択トランジスタ２１が導通状態となる（Ｓ４１）。
【０１１０】
次に、データ線駆動回路４からデータ線１２に発光画素６Ａのデータ電圧が出力される（Ｓ４２）。
【０１１１】
ステップＳ４１及びステップＳ４２により、発光画素６Ａのコンデンサ２４にデータ電圧に対応した電圧が保持される（Ｓ４３）。
【０１１２】
次に、走査信号ＳＣＡＮにより走査線１１がローレベルとなり、発光画素６Ａの選択トランジスタ２１が非導通状態となる（Ｓ４４）。
【０１１３】
次に、印加されたデータ電圧の大きさに応じて自動的に、ｐ型駆動トランジスタ２２またはｎ型駆動トランジスタ２３がオン状態となる（Ｓ４５）。
【０１１４】
ステップＳ４５で、ｐ型駆動トランジスタ２２がオン状態となった場合、低電圧ＶＤＤ２を電源電圧として第１電源線１４からｐ型駆動トランジスタ２２を介して第１ドレイン電流が有機ＥＬ素子２５に流れる（Ｓ４７）。一方、ステップＳ４５で、ｎ型駆動トランジスタ２３がオン状態となった場合、高電圧ＶＤＤ１を電源電圧として第２電源線１３からｎ型駆動トランジスタ２３を介して第２ドレイン電流が有機ＥＬ素子２５に流れる（Ｓ４６）。
【０１１５】
ステップＳ４６またはステップＳ４７により、有機ＥＬ素子２５がデータ電圧に対応して発光する。
【０１１６】
図１０は、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動動作を詳細に説明する駆動タイミングチャートの一例である。同図に示された駆動タイミングチャートは、図７Ｂに示された駆動タイミングチャートの同じデータ線の４画素の４水平期間分を抜粋し、具体的なデータ電圧値を設定したものである。１行目〜４行目に対応する映像データを、それぞれ、Ｄ１〜Ｄ４としている。また、Ｄ１〜Ｄ４に対応する変換データ信号ＶＴ及びデータ電圧を、それぞれ、Ｖ１〜Ｖ４としている。また、データ電圧Ｖ１〜Ｖ４により有機ＥＬ素子２５に流れるドレイン電流を、それぞれ、Ｉｄ１〜Ｉｄ４としている。
【０１１７】
映像データＤ１〜Ｄ４は、それぞれ、図１１に示された変換特性により変換データ信号ＶＴ及びデータ電圧に変換される。
【０１１８】
図１１は、本発明の実施の形態に係る変換回路の変換特性の一例を表すグラフである。同図に記載されたように、映像データＤ１〜Ｄ４は、低階調であるＤ１から高階調であるＤ４まで順次、階調が高くなっている。Ｄ１及びＤ２は、映像データが高階調になるほどデータ電圧が低くなる変換特性領域が使用されて、それぞれ、Ｖ１及びＶ２に変換される。一方、Ｄ３及びＤ４は、映像データが高階調になるほどデータ電圧が高くなる変換特性領域が使用されて、それぞれ、Ｖ３及びＶ４に変換される。
【０１１９】
図１２は、本発明の実施の形態に係る隣接行における発光画素の回路状態を表す図である。同図には、上述した映像データＤ１〜Ｄ４に対応したデータ電圧Ｖ１〜Ｖ４が、それぞれ１行目の発光画素〜４行目の発光画素へ書き込まれた場合の、ドレイン電流が流れる経路が示されている。
【０１２０】
また、図１３は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性の一例を表すグラフである。同図には、２つの駆動トランジスタにより実現された発光画素の電流−電圧変換特性が示されている。また、上述したデータ電圧Ｖ１〜Ｖ４が、それぞれ１行目の発光画素〜４行目の発光画素へ書き込まれた場合の、ドレイン電流Ｉｄ１〜Ｉｄ４の大きさが示されている。
【０１２１】
図１１〜図１３に示されたグラフは、低階調の映像データＤ１及びＤ２が、それぞれ、変換回路７によりＶ１及びＶ２に変換され、Ｖ１及びＶ２がＶＬ２〜ＶＬ１の範囲であることから低電圧ＶＤＤ２を電源電圧としてｐ型駆動トランジスタ２２から有機ＥＬ素子２５へと、それぞれ、第１ドレイン電流Ｉｄ１及びＩｄ２が流れることを示している。また、高階調の映像データＤ３及びＤ４が、それぞれ、変換回路７によりＶ３及びＶ４に変換され、Ｖ３及びＶ４がＶＨ１〜ＶＨ２の範囲であることから高電圧ＶＤＤ１を電源電圧としてｎ型駆動トランジスタ２３から有機ＥＬ素子２５へと、それぞれ、第２ドレイン電流Ｉｄ３及びＩｄ４が流れることを示している。
【０１２２】
再び、図１０に戻って駆動タイミングチャートを説明する。映像データＤ１〜Ｄ４が、それぞれ、変換データ信号及びデータ電圧Ｖ１〜Ｖ４に変換され、変換されたデータ電圧Ｖ１〜Ｖ４が、１行目〜４行目の走査信号ＳＣＡＮ１〜ＳＣＡＮ４と同期して各行の発光画素へ書き込まれ、当該書き込み動作完了時以降から各発光画素でドレイン電流Ｉｄ１〜Ｉｄ４が発生し、有機ＥＬ素子２５が発光する。上記動作により、１フレーム期間での、１行目〜４行目の発光画素に発生する消費電力Ｐ１〜Ｐ４は、以下のように表される。
【０１２３】
Ｐ１＝Ｉｄ１×ＶＤＤ２          （式１）
Ｐ２＝Ｉｄ２×ＶＤＤ２          （式２）
Ｐ３＝Ｉｄ３×ＶＤＤ１          （式３）
Ｐ４＝Ｉｄ４×ＶＤＤ１          （式４）
【０１２４】
上記式１〜式４によれば、低階調の映像データＤ１及びＤ２についての表示動作では、低電圧ＶＤＤ２を印加する第１電源線１４が使用される。ここで、全階調の映像データに対応したドレイン電流を１つの駆動トランジスタで流すような従来の回路構成の場合には、高電圧ＶＤＤ１を印加する第２電源線１３が常に使用されることになる。両者を比較した場合、本発明の有機ＥＬ表示パネル１のように、２つの駆動トランジスタが配置され表示階調により電源線を使い分けた場合の方が、低階調の映像データＤ１及びＤ２を表示させるときの消費電力が低減される点で、パネル全体の低消費電力化が図られる。
【０１２５】
以上、実施の形態について説明してきたが、本発明に係る有機ＥＬ表示パネルは、上述した実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る有機ＥＬ表示パネルを内蔵した有機ＥＬ表示装置も本発明に含まれる。
【０１２６】
例えば、上記実施の形態では、２つの駆動トランジスタのソース電極またはドレイン電極が、有機ＥＬ素子２５のアノード電極と接続され、２つの駆動トランジスタの方が有機ＥＬ素子２５よりも高電位側に配置された構成をとっているが、本発明は当該構成に限られない。以下、上記実施の形態にて示された発光画素６Ａの回路構成の変形例を説明する。
【０１２７】
図１４は、本発明の実施の形態に係る変形例を示す発光画素の回路図である。同図に示された発光画素６Ｂは、有機ＥＬ素子４５のカソード電極と２つの駆動トランジスタのソース電極またはドレイン電極とが接続され、２つの駆動トランジスタの方が有機ＥＬ素子４５よりも低電位側に配置された構成をとっている点のみが、実施の形態で示された発光画素６Ａと異なる。
【０１２８】
図１４に記載された発光画素６Ｂを備える有機ＥＬ表示パネルは、上述した実施の形態に係る有機ＥＬ表示パネル１と同様の効果を奏するものである。以下、発光画素６Ａの構成と同じ点は説明を省略し、異なる点を中心に説明する。
【０１２９】
図１４に記載された発光画素６Ｂは、選択トランジスタ２１と、ｎ型駆動トランジスタ４２と、ｐ型駆動トランジスタ４３と、コンデンサ２４と、有機ＥＬ素子４５とを備える。また、発光画素列ごとに、データ線１２が配置され、発光画素行ごとに、走査線１１が配置されている。
【０１３０】
さらに、全ての発光画素６Ｂに対して、第１電源線３４と、第２電源線３３と、基準電源線３５と、参照電源線１６とが配置されている。また、第１電源線３４、第２電源線３３、基準電源線１５及び参照電源線１６は、それぞれ、他の発光画素にも接続されており、電源供給回路５に接続されている。また、第１電源線３４に設定された高電圧ＶＥＥ２は、第２電源線３３に設定された低電圧ＶＥＥ１よりも高く設定されており、第２電源線３３及び第１電源線３４とも、基準電源線よりも低い電位に設定されている。
【０１３１】
選択トランジスタ２１は、ゲート電極が走査線１１に接続され、ソース電極及びドレイン電極の一方がｎ型駆動トランジスタ４２及びｐ型駆動トランジスタ４３のゲート電極に接続されたスイッチングトランジスタである。
【０１３２】
ｎ型駆動トランジスタ４２は、ゲート電極がコンデンサ２４の第１電極に接続され、ドレイン電極が有機ＥＬ素子４５のカソード電極に接続され、ソース電極が第１電源線３４に接続されている。上記接続関係により、ｎ型駆動トランジスタ４２は、コンデンサ２４に保持された電圧に応じて第１ドレイン電流を有機ＥＬ素子４５に供給することで有機ＥＬ素子４５を発光させる。ｎ型駆動トランジスタ４２は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。ここで、本変形例において、第１ドレイン電流は、ｎ型駆動トランジスタ４２を介して基準電源線３５から第１電源線３４に流れる電流である。
【０１３３】
ｐ型駆動トランジスタ４３は、ゲート電極がコンデンサ２４の第１電極に接続され、ソース電極が有機ＥＬ素子４５のカソード電極に接続され、ドレイン電極が第２電源線３３に接続されている。上記接続関係により、ｐ型駆動トランジスタ４３は、コンデンサ２４に保持された電圧に応じて第２ドレイン電流を有機ＥＬ素子４５に供給することで有機ＥＬ素子４５を発光させる。ｐ型駆動トランジスタ４３は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。ここで、本変形例において、第２ドレイン電流は、ｐ型駆動トランジスタ４３を介して基準電源線３５から第２電源線３３に流れる電流である。
【０１３４】
有機ＥＬ素子４５は、カソード電極がｎ型駆動トランジスタ４２のドレイン電極及びｐ型駆動トランジスタ４３のソース電極に接続され、アノード電極が基準電源線３５に接続された発光素子である。上記接続関係により、有機ＥＬ素子４５は、ｎ型駆動トランジスタ４２の第１ドレイン電流またはｐ型駆動トランジスタ４３の第２ドレイン電流が流れることにより発光する。
【０１３５】
コンデンサ２４は、第１電極がｎ型駆動トランジスタ４２及びｐ型駆動トランジスタ４３のゲート電極に接続され、第２電極が参照電源線１６に接続され、データ電圧に対応した電圧を保持する。
【０１３６】
ここで、ｎ型駆動トランジスタ４２が供給する第１ドレイン電流及びｐ型駆動トランジスタ４３が供給する第２ドレイン電流は、有機ＥＬ素子２５の電流−電圧特性における所定の電流値を閾値として、選択的に有機ＥＬ素子４５を流れるように設定されている。つまり、各表示階調において、第１ドレイン電流及び第２ドレイン電流のいずれか一方が、有機ＥＬ素子４５を流れることでいずれかのドレイン電流が有機ＥＬ素子２５の発光電流となっている。発光画素６Ｂでは、例えば、低発光電流領域では、ｎ型駆動トランジスタ４２がオン状態となり第１ドレイン電流を発光電流として流す。また、高発光電流領域では、ｐ型駆動トランジスタ４３がオン状態となり第２ドレイン電流を発光電流として流す。このため、低発光電流領域では、基準電源線３５から低電圧ＶＥＥ１が設定されている第２電源線３３へと第１ドレイン電流が有機ＥＬ素子４５に流れる。よって、低発光電流領域における表示動作では、第１電源線３４へとドレイン電流を流す場合と比較して低消費電力化が図られる。
【０１３７】
つまり、通常の発光画素回路と比較して、発光画素６Ｂでは、駆動トランジスタの個数は１個増加するものの、第１電源線３４と第２電源線３３との切り換え回路を増設することなく、また、２個の駆動トランジスタごとにデータ線及び選択トランジスタを配設することなく、駆動トランジスタの個数を１個増加することでで、データ電圧に応じて第１電源線３４と第２電源線３３とを使い分けることが可能となる。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、低消費電力化が図られた省エネの画素回路を実現できる。
【０１３８】
図１５は、本発明の実施の形態に係る変形例を示す発光画素の有する２つの駆動トランジスタの電流−電圧特性を表すグラフである。ここで、本変形例では、第１のゲート電圧値はＶＬ２であり、第２のゲート電圧値はＶＨ１であり、第３のゲート電圧値はＶＨ０であり、第４のゲート電圧値はＶＬ１である。
【０１３９】
ｎ型駆動トランジスタ４２は、図３に示された有機ＥＬ素子の電流−電圧特性における電流Ｉａを第１ドレイン電流として流すときの第１のゲート電圧値ＶＬ２が表示階調を表現するデータ電圧の範囲における最大電圧となり、第１ドレイン電流が電流Ｉａより小さくなる程、第１ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第１ドレイン電流が大きくなる電流−電圧特性を有している。
【０１４０】
一方、ｐ型駆動トランジスタ４３は、電流Ｉａを第２ドレイン電流として流すときの第２のゲート電圧値ＶＨ１が、有機ＥＬ素子４５に流す最小電流値Ｉｍｉｎに対応する第３のゲート電圧値ＶＨ０より小さい電圧値であり、第２ドレイン電流が電流Ｉａより大きくなる程、第２ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第２ドレイン電流が小さくなる電流−電圧特性を有している。ここで、電流値Ｉｍｉｎとは、図１５に示された電流−電圧特性における横軸上の電流値であり、当該電流値より小さい電流は発光電流として無視できるものである。
【０１４１】
なお、ｎ型駆動トランジスタ４２の電流−電圧特性における、最小電流値Ｉｍｉｎに対応する第４のゲート電圧値ＶＬ１は、第３のゲート電圧値ＶＨ０より大きく設定されていることが好ましい。
【０１４２】
これによりｎ型駆動トランジスタ４２による第１ドレイン電流を流すためのゲート電圧の範囲と、ｐ型駆動トランジスタ４３による第２ドレイン電流を流すためのゲート電圧の範囲とが重ならず、完全に分離される。これにより、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、全範囲のデータ電圧において、いずれか一方のみの駆動トランジスタから供給されるドレイン電流により有機ＥＬ素子４５を発光させることが可能となる。
【０１４３】
また、例えば、本発明に係る有機ＥＬ表示パネルは、図１６に記載されたような薄型フラットＴＶに内蔵される。本発明に係る有機ＥＬ表示パネルが内蔵されることにより、低消費電力かつ高精度な画像表示が可能な薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１４４】
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
【符号の説明】
【０１４５】
１    有機ＥＬ表示パネル
２    制御回路
３    走査線駆動回路
４    データ線駆動回路
５    電源供給回路
６    表示部
６Ａ、６Ｂ、１００Ａ    発光画素
７    変換回路
１１、１１１    走査線
１２、１１２    データ線
１３、３３    第２電源線
１４、３４    第１電源線
１５、３５、１１５    基準電源線
１６    参照電源線
２１、１２１ａ、１２１ｂ    選択トランジスタ
２２、４３、１２２    ｐ型駆動トランジスタ
２３、４２    ｎ型駆動トランジスタ
２４    コンデンサ
２５、４５、１２５    有機ＥＬ素子
４１    ＤＡ変換回路
１１３    高輝度用電源線
１１４    低輝度用電源線
１２３    スイッチングトランジスタ
１２４ａ、１２４ｂ    保持容量素子
１２６    ダイオード
【図１】
2012063285.tif 000003
【図２】
2012063285.tif 000004
【図３】
2012063285.tif 000005
【図４】
2012063285.tif 000006
【図５Ａ】
2012063285.tif 000007
【図５Ｂ】
2012063285.tif 000008
【図６】
2012063285.tif 000009
【図７Ａ】
2012063285.tif 000010
【図７Ｂ】
2012063285.tif 000011
【図８】
2012063285.tif 000012
【図９】
2012063285.tif 000013
【図１０】
2012063285.tif 000014
【図１１】
2012063285.tif 000015
【図１２】
2012063285.tif 000016
【図１３】
2012063285.tif 000017
【図１４】
2012063285.tif 000018
【図１５】
2012063285.tif 000019
【図１６】
2012063285.tif 000020
【図１７】
2012063285.tif 000021
【手続補正書】
【提出日】平成23年4月5日(2011.4.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ表示パネル及びその駆動方法に関し、特にアクティブマトリクス型の駆動回路を用いた有機ＥＬ表示パネル及びその駆動方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示パネルとして、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示パネルが知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示パネルは、液晶表示パネルに必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示パネルとして実用化が期待されている。また、有機ＥＬ表示パネルに用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。
【０００３】
有機ＥＬ表示パネルでは、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。
【０００４】
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動ＴＦＴのゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動ＴＦＴに入力する。この駆動ＴＦＴによって有機ＥＬ素子が駆動されるものをアクティブマトリクス型の有機ＥＬ表示パネルと呼ぶ。
【０００５】
アクティブマトリクス型の有機ＥＬ表示パネルは、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示パネルとは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。この点で、アクティブマトリクス型の駆動方式は、大画面及び高精細度の表示パネルを実現する上で有利である。
【０００６】
一方、電流駆動型の有機ＥＬ素子を用いた有機ＥＬ表示パネルは、各画素の有する有機ＥＬ素子に電流が流れることにより発光動作を行うことから、電圧駆動型の素子である液晶素子と比較して表示パネルの消費電力が増大する傾向にある。特に、大画面化及び高精細化に伴い表示パネルの消費電力は増大する。
【０００７】
特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の消費電力を低減する回路構成が開示されている。
【０００８】
図１７は、特許文献１に記載された有機ＥＬ表示装置の有する画素回路の具体的な回路構成の一例を示す回路図である。同図に示されるように、発光画素１００Ａは、走査線１１１からの走査信号により発光画素１００Ａが選択されたときに、データ線１１２の電圧を保持容量素子１２４ｂに書込むための選択トランジスタ１２１ｂと、保持容量素子１２４ｂと、保持容量素子１２４ｂの保持電圧に応じた駆動電流を、高輝度用電源線１１３または低輝度用電源線１１４から基準電源線１１５へ流すｐ型駆動トランジスタ１２２と、当該駆動電流が流れることにより発光する有機ＥＬ素子１２５とを備える。以上の画素構成は、通常の画素回路に備わる構成である。
【０００９】
さらに、発光画素１００Ａは、高輝度用電源線１１３からの高輝度用電源電圧をオン／オフするスイッチングトランジスタ１２３と、低輝度用電源線１１４からの低輝度用電源電圧をオン／オフするダイオード１２６と、一端が高輝度用電源線１１３に接続され他端がスイッチングトランジスタ１２３のゲートに接続された保持容量素子１２４ａと、ゲートが走査線１１１に接続され、走査線１１１からの走査信号によって発光画素１００Ａが選択されたとき制御信号ＶＥＬＳをスイッチングトランジスタ１２３のゲートに入力する選択トランジスタ１２１ａとを備える。スイッチングトランジスタ１２３のソースと、ダイオード１２６のカソードとは共通接続されており、その共通接続点にｐ型駆動トランジスタ１２２のソースが接続されている。
【００１０】
上述した、スイッチングトランジスタ１２３、選択トランジスタ１２１ａ、保持容量素子１２４ａ及びダイオード１２６は、ｐ型駆動トランジスタ１２２に供給する画素電源電圧として、高輝度用の電源電圧と低輝度用の電源電圧のいずれを使用するかを切り換えるための電源電圧切り換え手段を構成する。
【００１１】
上記回路構成において、高輝度用の電源電圧が選択されるときは、書込み期間において、走査信号および制御信号ＶＥＬＳが同時にハイレベルとなる。この場合には、スイッチングトランジスタ１２３がオンし、高輝度用の電源電圧が、ｐ型駆動トランジスタ１２２のソースに供給される。このとき、ダイオード１２６は、アノード電位が低輝度用の電源電圧となり、カソード電位が高輝度用の電源電圧となるため、逆バイアス状態となって自動的にオフし、低輝度用電源線１１４からの電源電圧は遮断される。
【００１２】
一方、低輝度用の電源電圧が選択されるときは、書込み期間において、走査信号のみがハイレベルとなり、制御信号ＶＥＬＳはローレベルを維持する。この場合には、スイッチングトランジスタ１２３はオフし、高輝度用電源線１１３からの電源電圧は遮断される。このとき、ダイオード１２６は順バイアスされてオンし、低輝度用の電源電圧がｐ型駆動トランジスタ１２２のソースに供給される。
【００１３】
以上のように、図１７に記載された回路構成では、制御信号ＶＥＬＳにより、スイッチングトランジスタ１２３をオン／オフすることで、ダイオード１２６をオン／オフする。
【００１４】
ここで、制御信号ＶＥＬＳは、走査線１１１が接続された走査線駆動回路により、以下のようにして電圧レベルが決定されている。例えば、全表示階調が２５６階調で表現されるような場合、発光画素１００Ａの階調信号値が、１２８階調値を基準値とした場合に、高階調側に属するときは、高輝度用の電源電圧を選択するよう制御信号ＶＥＬＳをハイレベルとし、低階調側に属するときは、低輝度用の電源電圧を選択するよう制御信号ＶＥＬＳをローレベルとする。
【００１５】
上記構成により、特許文献１に記載された有機ＥＬ表示装置は、高輝度用の電源電圧と低輝度用電源電圧を設け、制御信号ＶＥＬＳによって、画素電圧を画素回路毎に個別に切り換え制御し、これにより、画質の低下を確実に防止しつつ、併せて低消費電力化を図るという回路構成を有している。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００８−８９７２６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
しかしながら、特許文献１に記載された有機ＥＬ表示装置では、低階調表示時に使用する画素電源として低電源電圧を選択するために、通常の画素回路に必須な回路構成に加え、電源電圧切換え手段として、発光画素ごとに、選択トランジスタ１２１ａ、保持容量素子１２４ａ及びダイオード１２６が必要である。また、制御信号ＶＥＬＳをスイッチングトランジスタ１２３のゲートに印加するための制御線を、走査線駆動回路から別途設けなければならない。これらの回路部品及び配線のため、画素回路の回路規模が大きくなってしまい、表示パネルの高精細化にとって不都合となる。
【００１８】
また、走査線駆動回路は、発光画素ごとに、制御信号ＶＥＬＳの電圧レベルを切り換えなければならず、駆動回路からの出力信号の電圧切り換えの負荷が増大してしまう。
【００１９】
上記課題に鑑み、本発明は、発光画素の微細化及び高精細化が進行しても、画素回路の素子数を大幅に増加させることなく、簡単な画素回路構成により、低消費電力を実現する有機ＥＬ表示パネル及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明の一態様に係る有機ＥＬ表示パネルは、有機ＥＬ素子と、第１電極と第２電極とを有し、データ電圧に対応した電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、前記データ電圧を供給するためのデータ線と、前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサに前記電圧を保持させるためのスイッチングトランジスタと、前記第１駆動トランジスタのソース電極に第１電源電圧を印加する第１電源線と、前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を印加する第２電源線とを備え、前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであることを特徴とする。
【発明の効果】
【００２１】
本発明の有機ＥＬ表示パネル及びその駆動方法によれば、低消費電力化のため発光画素ごとに駆動トランジスタの個数を２個必要とするが、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、また、２個の駆動トランジスタに対応してデータ線及び選択トランジスタの各々を２個ずつ配置することなく、駆動トランジスタの個数を１個増加することで、データ電圧に応じて高電圧電源線と低電圧電源線とが自動的に選択される。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、省エネの画素回路を実現することが可能となる。
【図面の簡単な説明】
【００２２】
【図１】図１は、本発明の実施の形態に係る有機ＥＬ表示パネルの機能ブロック図である。
【図２】図２は、本発明の実施の形態に係る発光画素の回路図である。
【図３】図３は、有機ＥＬ素子の電流−電圧特性を模式的に表したグラフである。
【図４】図４は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性を表すグラフである。
【図５Ａ】図５Ａは、本発明の実施の形態に係るｐ型駆動トランジスタの電流−電圧特性を表すグラフである。
【図５Ｂ】図５Ｂは、本発明の実施の形態に係るｎ型駆動トランジスタの電流−電圧特性を表すグラフである。
【図６】図６は、本発明の実施の形態に係る変換回路の変換特性を表すグラフである。
【図７Ａ】図７Ａは、本発明の実施の形態に係る有機ＥＬ表示パネルにおける各種信号の流れを表す図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動タイミングチャートである。
【図８】図８は、本発明の実施の形態に係る有機ＥＬ表示パネルの有する各回路の動作フローの関係を表す図である。
【図９】図９は、本発明の実施の形態に係る発光画素回路の動作フローチャートである。
【図１０】図１０は、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動動作を詳細に説明する駆動タイミングチャートの一例である。
【図１１】図１１は、本発明の実施の形態に係る変換回路の変換特性の一例を表すグラフである。
【図１２】図１２は、本発明の実施の形態に係る隣接行における発光画素の回路状態を表す図である。
【図１３】図１３は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性の一例を表すグラフである。
【図１４】図１４は、本発明の実施の形態に係る変形例を示す発光画素の回路図である。
【図１５】図１５は、本発明の実施の形態に係る変形例を示す発光画素の有する２つの駆動トランジスタの電流−電圧特性を表すグラフである。
【図１６】図１６は、本発明の有機ＥＬ表示パネルを内蔵した薄型フラットＴＶの外観図である。
【図１７】図１７は、特許文献１に記載された有機ＥＬ表示装置の有する画素回路の具体的な回路構成の一例を示す回路図である。
【発明を実施するための形態】
【００２３】
上記目的を達成するために、本発明の一態様に係る有機ＥＬ表示パネルは、有機ＥＬ素子と、第１電極と第２電極とを有し、データ電圧に対応した電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、前記データ電圧を供給するためのデータ線と、前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサに前記電圧を保持させるためのスイッチングトランジスタと、前記第１駆動トランジスタのソース電極に第１電源電圧を印加する第１電源線と、前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を印加する第２電源線とを備え、前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタである。
【００２４】
本態様によると、電源電圧の異なる２本の電源線が設けられ、データ電圧に応じて第１電源線と第２電源線とが使い分けられることとなる。そのため、いずれのデータ電圧に対しても最大値として準備されている高電源電圧を供給するのではなく、正確な輝度での発光のために高電源電圧が必要なデータ電圧の場合にのみ、高電源電圧を使用することになる。その結果、いずれのデータ電圧に対しても高電源電圧を供給する場合に比較し、大幅に消費電力を節約できる。
【００２５】
また、本態様によると、電源線を２本設けて、データ電圧に応じて第１電源線と第２電源線とが選択されるに際し、有機ＥＬ素子を駆動する駆動トランジスタとしてｐ型の第１駆動トランジスタとｎ型の第２駆動トランジスタという、相互に極性が反転した駆動トランジスタが設けられている。そして、第１電源線にはｐ型の第１駆動トランジスタのソース電極が接続され、第２電源線にはｎ型の第２駆動トランジスタのドレイン電極が接続されている。
【００２６】
その上で、第１駆動トランジスタは、有機ＥＬ素子の電流−電圧特性における所定の電流値が第１ドレイン電流として流れるときのゲート電圧が最小電圧となり、第１ドレイン電流が上記所定の電流値より小さくなる程第１ドレイン電流を流すためのゲート電圧値が大きくなるような電流−電圧特性を持つトランジスタである。一方、第２駆動トランジスタは、上記所定の電流値が第２ドレイン電流として流れるときのゲート電圧値が、有機ＥＬ素子を流れる最小電流値に対応するゲート電圧値より大きい電圧値であり、第２ドレイン電流が上記所定の電流値より大きくなる程第２ドレイン電流を流すためのゲート電圧値が大きくなるような電流−電圧特性を持つトランジスタである。なお、有機ＥＬ素子を流れる最小電流値とは、ダイオード特性を有する有機ＥＬ素子において、閾値電圧を超えて順方向電流が流れ始めるときの電流値であり、有機ＥＬ素子が発光を開始する電流である。
【００２７】
これにより、駆動トランジスタの個数は１個増加するものの、第１電源線と第２電源線との切り換え回路を増設することなく、また、２個の駆動トランジスタごとにデータ線及びスイッチングトランジスタを配設することなく、駆動トランジスタの個数を１個増加することで、データ電圧に応じて第１電源線と第２電源線とを使い分けることが可能となる。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、低消費電力化が図られた省エネの画素回路を実現できる。
【００２８】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記第１駆動トランジスタの電流−電圧特性における、前記有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値は、前記第３のゲート電圧値より小さいことが好ましい。
【００２９】
本態様によると、ｐ型の第１駆動トランジスタによる第１ドレイン電流を流すためのゲート電圧の範囲と、ｎ型の第２駆動トランジスタによる第２ドレイン電流を流すためのゲート電圧の範囲とが重ならず、完全に分離される。これにより、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、全範囲のデータ電圧において、いずれか一方のみの駆動トランジスタから供給されるドレイン電流により有機ＥＬ素子を発光させることが可能となる。
【００３０】
また、本発明の一態様に係る有機ＥＬ表示パネルは、さらに、映像データを変換データ信号に変換する変換回路と、前記変換回路から入力される前記変換データ信号を前記データ電圧に変換するＤＡ変換回路を含み、前記データ電圧を前記データ線に供給するデータ線駆動回路とを備えることが好ましい。
【００３１】
本態様では、データ線駆動回路は、映像データにそのまま対応するデータ電圧を入力するのではなく、変換回路を介して所定の変換を行った変換データ信号をアナログ変換することで得られるデータ電圧をデータ線に供給する。
【００３２】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記変換回路は、前記変換データ信号に対応する前記データ電圧が、前記第１駆動トランジスタの電流−電圧特性における前記第１のゲート電圧値から前記第４のゲート電圧値までの範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が小さくなるよう前記変換データ信号に変換し、前記変換データ信号に対応する前記データ電圧が、前記第２駆動トランジスタの電流−電圧特性における前記第２のゲート電圧値以上の範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が大きくなるよう前記変換データ信号に変換することが好ましい。
【００３３】
本態様によると、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子を駆動する場合であっても、映像データを変換して得られる変換データ信号に対応するデータ電圧の範囲に応じて、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００３４】
これにより、変換データ信号に対応するデータ電圧が、第１駆動トランジスタの電流−電圧特性において、上記所定の電流値に対応する第１のゲート電圧値から有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値までの範囲の場合と、第２駆動トランジスタの電流−電圧特性において、上記所定の電流値に対応する第２のゲート電圧値以上の範囲の場合とで、映像データに対応する変換データ信号を増減させる制御が異なるが、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子を駆動する場合であっても、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００３５】
また、本発明の一態様に係る有機ＥＬ表示パネルは、さらに、前記スイッチングトランジスタの導通及び非導通を制御する走査信号を、走査線を介して前記スイッチングトランジスタに出力する走査線駆動回路を備えることが好ましい。
【００３６】
本態様によれば、発光画素へのデータ電圧の供給タイミングは、走査線駆動回路から走査線を介してスイッチングトランジスタに出力される走査信号により決定される。
【００３７】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記有機ＥＬ素子、前記コンデンサ、前記第１駆動トランジスタ、及び前記第２駆動トランジスタを含む画素回路が、マトリクス状に配置されていてもよい。
【００３８】
これにより、駆動トランジスタの個数は各画素回路にて１個増加するたけで、データ電圧に応じて第１電源線と第２電源線とを使い分けることが可能となる。その結果、マトリクス状に配置された発光画素を有する表示パネル全体として、回路素子を大幅に増加させることなく、簡易な構成により表示パネルを実現できる。
【００３９】
また、本発明の一態様に係る有機ＥＬ表示パネルは、さらに、前記データ線駆動回路及び前記走査線駆動回路を制御する制御回路を備え、前記制御回路は、前記走査線駆動回路によって、前記マトリクス状のある一ラインにおける各画素回路に含まれる前記スイッチングトランジスタをＯＮ制御するタイミングと、前記データ線駆動回路によって、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給するタイミングとの同期をとる制御を行ってもよい。
【００４０】
本態様によれば、データ線駆動回路からのデータ電圧の供給タイミングと、走査線駆動回路からの走査信号の供給タイミングとの同期が行順次にとられる。これにより、パネル発光の行順次走査が実現される。
【００４１】
また、本発明の一態様に係る有機ＥＬ表示パネルは、前記データ線駆動回路は、前記制御回路からの同期信号の入力によって、前記走査線駆動回路から前記マトリクス状のある一ラインにおける各画素回路に前記走査信号を出力するタイミングと同期させて、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給してもよい。
【００４２】
本態様によれば、変換回路をデータ線駆動回路の前段に配置して映像信号に応じてデータ電圧の変換傾向を変える場合であっても、走査信号と同期させて変換後のデータ電圧をデータ線駆動回路から出力させることが可能となる。
【００４３】
また、本発明は、このような特徴的な手段を備える有機ＥＬ表示パネルとして実現することができるだけでなく、有機ＥＬ表示パネルを備えた有機ＥＬ表示装置として実現することができる。
【００４４】
また、本発明は、このような特徴的な手段を備える有機表示パネルとして実現することができるだけでなく、有機ＥＬ表示パネルに含まれる特徴的な手段をステップとする有機ＥＬ表示パネルの駆動方法として実現することができる。
【００４５】
また、本発明の一態様に係る有機ＥＬ表示パネルは、有機ＥＬ素子と、第１電極と第２電極とを有し、データ電圧に対応する電圧を保持するコンデンサと、ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第１駆動トランジスタと、ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第２駆動トランジスタと、前記データ電圧を供給するためのデータ線と、前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサの第１電極に前記データ電圧を保持させるためのスイッチングトランジスタと、前記第１駆動トランジスタのソース電極に第１電源電圧を設定する第１電源線と、前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より低い第２電源電圧を設定する第２電源線とを備え、前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最大電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタであり、前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より小さい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタであってもよい。
【００４６】
本態様によれば、有機ＥＬ素子のカソード側に駆動トランジスタが接続された回路構成においても、有機ＥＬ素子のアノード側に駆動トランジスタが接続された回路構成を有する有機ＥＬ表示パネルと同様の効果が奏される。
【００４７】
（実施の形態）
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００４８】
図１は、本発明の実施の形態に係る有機ＥＬ表示パネルの機能ブロック図である。同図における有機ＥＬ表示パネル１は、制御回路２と、走査線駆動回路３と、データ線駆動回路４と、電源供給回路５と、表示部６と、変換回路７とを備える。
【００４９】
表示部６は、マトリクス状に配置された複数の発光画素６Ａを備える。データ電圧Ｖｄａｔａは、発光画素列ごとに配置されたデータ線を介して発光画素６Ａに供給される。走査信号ＳＣＡＮは、発光画素行ごとに配置された走査線を介して発光画素６Ａに供給される。
【００５０】
走査線駆動回路３は、行ごとに配置された走査線へ走査信号ＳＣＡＮを行順次に出力することにより、発光画素６Ａの有する回路素子を駆動する。走査信号ＳＣＡＮは、発光画素６Ａの有するスイッチングトランジスタの導通及び非導通を切り換える信号である。具体的には、走査線駆動回路３は、制御回路２からのスタートパルス信号の入力により、走査信号ＳＣＡＮを発光画素６Ａへ供給する。
【００５１】
データ線駆動回路４は、列ごとに配置されたデータ線へ映像信号に基づいたデータ電圧を出力することにより、発光画素の有する回路素子を駆動する。具体的には、データ線駆動回路４は、制御回路２からの同期信号の入力により、走査線駆動回路３から発光画素６Ａへ走査信号を行順次に出力するタイミングと同期させて、データ電圧を発光画素６Ａへ供給する。また、データ線駆動回路４は、変換回路７から入力されるデジタル信号である変換データ信号を、アナログ信号であるデータ電圧に変換するＤＡ（デジタル／アナログ）変換回路を含む。
【００５２】
制御回路２は、走査線駆動回路３から出力される走査信号ＳＣＡＮの出力タイミングを制御する。また、制御回路２は、データ線駆動回路４から出力されるデータ電圧を出力するタイミングを制御する。具体的には、外部から入力された映像信号により、走査線駆動回路３に対してスタートパルス信号を出力することにより発光画素６Ａのスイッチングトランジスタを導通状態とするタイミングを制御する。また、データ線駆動回路４に対して同期信号を出力することにより、データ線駆動回路４から出力されるデータ電圧を供給するタイミングと、走査信号ＳＣＡＮの出力タイミングとの同期をとる制御を行う。
【００５３】
電源供給回路５は、各電源線を介し、全ての発光画素６Ａへ定電源電圧を供給する。
【００５４】
変換回路７は、外部から入力された映像信号の輝度情報である映像データを変換データ信号に変換する。具体的な変換方式は、図６を用いて後述する。
【００５５】
図２は、本発明の実施の形態に係る発光画素の回路図である。同図に記載された発光画素６Ａは、選択トランジスタ２１と、ｐ型駆動トランジスタ２２と、ｎ型駆動トランジスタ２３と、コンデンサ２４と、有機ＥＬ素子２５とを備える。また、発光画素列ごとに、データ線１２が配置され、発光画素行ごとに、走査線１１が配置されている。さらに、全ての発光画素６Ａに対して、第１電源線１４と、第２電源線１３と、基準電源線１５と、参照電源線１６とが配置されている。また、第１電源線１４、第２電源線１３、基準電源線１５及び参照電源線１６は、それぞれ、他の発光画素にも接続されており、電源供給回路５に接続されている。また、第２電源線１３に設定された高電圧ＶＤＤ１は、第１電源線１４に設定された低電圧ＶＤＤ２よりも高く設定されており、第１電源線１４及び第２電源線１３とも、基準電源線１５よりも高い電位に設定されている。
【００５６】
データ線１２は、データ線駆動回路４に接続され、発光画素６Ａを含む画素列に属する各発光画素へ接続されている。これにより、データ線１２を介して、発光強度を決定するデータ電圧Ｖｄａｔａが発光画素６Ａに供給される。
【００５７】
走査線１１は、走査線駆動回路３に接続され、発光画素６Ａを含む画素行に属する各発光画素に接続されている。これにより、走査線１１を介して、データ電圧Ｖｄａｔａを書き込むタイミングを示す走査信号ＳＣＡＮが発光画素６Ａに供給される。
【００５８】
選択トランジスタ２１は、ゲート電極が走査線１１に接続され、ソース電極及びドレイン電極の一方がｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のゲート電極に接続されたスイッチングトランジスタである。選択トランジスタ２１は、走査線１１からの走査信号ＳＣＡＮにより、データ線１２とコンデンサ２４との導通及び非導通を切り換えることでコンデンサ２４にデータ電圧に対応した電圧を保持させる。選択トランジスタ２１は、例えば、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。
【００５９】
ｐ型駆動トランジスタ２２は、ゲート電極がコンデンサ２４の第１電極に接続され、ドレイン電極が有機ＥＬ素子２５のアノード電極に接続され、ソース電極が第１電源線１４に接続されている。上記接続関係により、ｐ型駆動トランジスタ２２は、コンデンサ２４に保持された電圧に応じて第１ドレイン電流を有機ＥＬ素子２５に供給することで有機ＥＬ素子２５を発光させる。ｐ型駆動トランジスタ２２は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。ここで、第１ドレイン電流は、ｐ型駆動トランジスタ２２を介して第１電源線１４から基準電源線１５に流れる電流である。
【００６０】
ｎ型駆動トランジスタ２３は、ゲート電極がコンデンサ２４の第１電極に接続され、ソース電極が有機ＥＬ素子２５のアノード電極に接続され、ドレイン電極が第２電源線１３に接続されている。上記接続関係により、ｎ型駆動トランジスタ２３は、コンデンサ２４に保持された電圧に応じて第２ドレイン電流を有機ＥＬ素子２５に供給することで有機ＥＬ素子２５を発光させる。ｎ型駆動トランジスタ２３は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。ここで、第２ドレイン電流は、ｎ型駆動トランジスタ２３を介して第２電源線１３から基準電源線１５に流れる電流である。
【００６１】
有機ＥＬ素子２５は、アノード電極がｐ型駆動トランジスタ２２のドレイン電極及びｎ型駆動トランジスタ２３のソース電極に接続され、カソード電極が基準電源線１５に接続された発光素子である。上記接続関係により、有機ＥＬ素子２５は、ｐ型駆動トランジスタ２２の第１ドレイン電流またはｎ型駆動トランジスタ２３の第２ドレイン電流が流れることにより発光する。
【００６２】
コンデンサ２４は、第１電極がｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のゲート電極に接続され、第２電極が参照電源線１６に接続され、データ電圧に対応した電圧を保持する。例えば、選択トランジスタ２１がオフ状態となった後に、ｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のゲート−ソース間電圧を安定的に保持し、第１及び第２ドレイン電流を安定化する機能を有する。
【００６３】
ここで、ｐ型駆動トランジスタ２２が供給する第１ドレイン電流及びｎ型駆動トランジスタ２３が供給する第２ドレイン電流は、有機ＥＬ素子２５の電流−電圧特性における所定の電流値を閾値として、選択的に有機ＥＬ素子２５を流れるように設定されている。つまり、各表示階調において、第１ドレイン電流及び第２ドレイン電流のいずれか一方が有機ＥＬ素子２５を流れることでいずれかのドレイン電流が有機ＥＬ素子２５の発光電流となっている。発光画素６Ａでは、例えば、低発光電流領域では、ｐ型駆動トランジスタ２２がオン状態となり第１ドレイン電流を発光電流として流す。また、高発光電流領域では、ｎ型駆動トランジスタ２３がオン状態となり第２ドレイン電流を発光電流として流す。このため、低発光電流領域では、低電圧ＶＤＤ２が設定されている第１電源線１４から第１ドレイン電流が有機ＥＬ素子２５に流れる。よって、低発光電流領域における表示動作では、第２電源線１３からドレイン電流を流す場合と比較して低消費電力化が図られる。
【００６４】
つまり、通常の発光画素回路と比較して、本発明の実施の形態に係る発光画素６Ａでは、駆動トランジスタの個数は１個増加するものの、第１電源線１４と第２電源線１３との切り換え回路を増設することなく、また、２個の駆動トランジスタごとにデータ線及び選択トランジスタを配設することなく、駆動トランジスタの個数を１個増加することでで、データ電圧に応じて第１電源線１４と第２電源線１３とを使い分けることが可能となる。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、低消費電力化が図られた省エネの画素回路を実現できる。
【００６５】
以下では、本発明の有機ＥＬ表示パネル１において、第１電源線１４と第２電源線１３との切り換え回路を増設することなく、表示階調に応じて第１ドレイン電流及び第２ドレイン電流の選択が実現されるための構成を説明する。
【００６６】
図３は、有機ＥＬ素子の電流−電圧特性を模式的に表したグラフである。同図において、横軸は有機ＥＬ素子のアノード−カソード間への印加電圧を表し、縦軸は順方向電流を表す。同図に示されるように、有機ＥＬ素子２５の電流−電圧特性はダイオード特性となる。所定の閾値電圧以上の電圧をアノード−カソード間へ印加すると順方向電流が流れ始め、電圧増加に伴い電流が単調増加していく。
【００６７】
ここで、本発明の実施の形態に係る有機ＥＬ表示パネル１では、有機ＥＬ素子２５の電流−電圧特性において、所定の電流値Ｉａが定義される。有機ＥＬ素子２５が発光する電流Ｉａを境界電流として、Ｉａより大きい電流領域では、高電圧の電源電圧を供給する第２電源線１３及びｎ型駆動トランジスタ２３を経由して有機ＥＬ素子２５に発光電流を流し、Ｉａ以下の電流領域では、低電圧の電源電圧を供給する第１電源線１４及びｐ型駆動トランジスタ２２を経由して有機ＥＬ素子２５に発光電流を流す。
【００６８】
次に、Ｉａを閾値として第１ドレイン電流及び第２ドレイン電流のいずれかを有機ＥＬ素子２５に流すためのｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３の電流−電圧特性を説明する。
【００６９】
図４は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性を表すグラフである。同図において、横軸はデータ電圧Ｖｄａｔａ、つまり、駆動トランジスタのゲート電極に印加される電圧を表し、縦軸は駆動トランジスタのドレイン電流Ｉｄを表す。また、第１のゲート電圧値はＶＬ２であり、第２のゲート電圧値はＶＨ１であり、第３のゲート電圧値はＶＨ０であり、第４のゲート電圧値はＶＬ１である。
【００７０】
ｐ型駆動トランジスタ２２は、図３に示された有機ＥＬ素子２５の電流−電圧特性における電流Ｉａを第１ドレイン電流として流すときの第１のゲート電圧値ＶＬ２が表示階調を表現するデータ電圧の範囲における最小電圧となり、第１ドレイン電流が電流Ｉａより小さくなる程、第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第１ドレイン電流が小さくなる電流−電圧特性を有している。
【００７１】
一方、ｎ型駆動トランジスタ２３は、電流Ｉａを第２ドレイン電流として流すときの第２のゲート電圧値ＶＨ１が、有機ＥＬ素子２５に流す最小電流値Ｉｍｉｎに対応する第３のゲート電圧値ＶＨ０より大きい電圧値であり、第２ドレイン電流が電流Ｉａより大きくなる程、第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第２ドレイン電流が大きくなる電流−電圧特性を有している。また、ｎ型駆動トランジスタ２３は、ゲート電圧値ＶＨ２のとき、第２ドレイン電流として電流Ｉｂを流す。ここで、電流値Ｉｍｉｎとは、図４に示された電流−電圧特性における横軸上の電流値であり、当該電流値より小さい電流は発光電流として無視できるものである。
【００７２】
なお、ｐ型駆動トランジスタ２２の電流−電圧特性における、有機ＥＬ素子に流す最小電流値Ｉｍｉｎに対応する第４のゲート電圧値ＶＬ１は、第３のゲート電圧値ＶＨ０より小さく設定されていることが好ましい。
【００７３】
これによりｐ型駆動トランジスタ２２による第１ドレイン電流を流すためのゲート電圧の範囲と、ｎ型駆動トランジスタ２３による第２ドレイン電流を流すためのゲート電圧の範囲とが重ならず、完全に分離される。これにより、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、全範囲のデータ電圧において、いずれか一方のみの駆動トランジスタから供給されるドレイン電流により有機ＥＬ素子２５を発光させることが可能となる。
【００７４】
また、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差は、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差よりも小さいことが好適である。さらに、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差はできるだけ小さい方が好適である。
【００７５】
有機ＥＬ素子２５に供給するドレイン電流は、ｐ型駆動トランジスタ２２のゲート電極に第４のゲート電圧値ＶＬ１に対応するゲート電圧が印加されることで第１ドレイン電流が流れ始め、第１ドレイン電流が大きくなるにつれて、ゲート電圧は第１のゲート電圧値ＶＬ２まで小さくなる。そして、第１ドレイン電流値が所定の電流値Ｉａになると、ｎ型駆動トランジスタ２３のゲート電極に第２のゲート電圧値ＶＨ１に対応する電圧が印加されることで、第２ドレイン電流が流れ始める。即ち、ｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３の双方とも電流を流さない電圧の範囲は、第４のゲート電圧値ＶＬ１と第２のゲート電圧値ＶＨ１との間に対応する電圧範囲である。この範囲を小さくすること、つまり、当該範囲におけるｎ型駆動トランジスタ２３の電流−電圧特性の傾きを急峻にすることで、第２のゲート電圧値ＶＨ１はできるだけ低電圧側（ＶＨ１’→ ＶＨ１）に設定することができるので、第２駆動トランジスタに流れる第２ドレイン電流を流すための電圧を小さくでき、消費電力を低減することができる。
【００７６】
また、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差は、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差よりも大きいことが好適である。ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差をｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差よりも大きくすることで、低階調域での表示可能階調数を増やすことができる。以下にその理由を述べる。
【００７７】
ｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３のそれぞれのゲート電極に印加されるデータ電圧は、所定の最小分解能をもって印加される。例えば、０．０１Ｖを最小分解能とすると、０．０１Ｖ単位でデータ電圧を入力することが可能となる。そこで、例えば、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差を０．５Ｖと設定し、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差を１Ｖと設定した場合を想定する。この場合、ｎ型駆動トランジスタ２３の第２のゲート電圧値ＶＨ１と第３のゲート電圧値ＶＨ０との電位差間ではＩａ以下のドレイン電流範囲で５０階調を割り当てることが可能であるのに対して、ｐ型駆動トランジスタ２２の第４のゲート電圧値ＶＬ１と第１のゲート電圧値ＶＬ２との電位差間では、同様のドレイン電流範囲で１００階調を割り当てることが可能となる。本実施の形態に係る有機ＥＬ表示パネル１では、所定の電流値Ｉａ以下では、ｐ型駆動トランジスタ２２を流れる第１ドレイン電流が、有機ＥＬ素子２５に流れる。従って、ｎ型駆動トランジスタ２３の階調数ではなく、ｐ型駆動トランジスタ２２の階調数により低階調域での電流制御が行われる。これにより、所定の電流値Ｉａ以下でのドレイン電流範囲における階調数を多く設定できることで、有機ＥＬ素子２５の低階調域における出力可能階調も増加する。特に、人間の目は低階調域における輝度の感度が高いため、低階調域における表示可能階調が増加することにより、表示装置の表現可能色の品質を上げることができる。
【００７８】
次に、上述したｐ型駆動トランジスタ２２及びｎ型駆動トランジスタ２３の電流−電圧特性における電圧を、ゲート−ソース間電圧により表現する。
【００７９】
図５Ａは、本発明の実施の形態に係るｐ型駆動トランジスタの電流−電圧特性を表すグラフである。ｐ型駆動トランジスタ２２のゲート電極に印加されたゲート電圧値に対して、ゲート−ソース間電圧Ｖｇｓは、ゲート電圧値からソース電極の電圧であるＶＤＤ２を減じた値となる。よって、ｐ型駆動トランジスタ２２の第１ドレイン電流を流すデータ電圧の範囲と、Ｖｇｓの範囲とを同じ（ＶＬ１−ＶＬ２）に設定することが可能となる。
【００８０】
以上、図４、図５Ａ及び図５Ｂに示される駆動トランジスタの特性より、ｐ型駆動トランジスタ２２の第１ドレイン電流を有機ＥＬ素子２５に流すためのデータ電圧の範囲として、ＶＬ１〜ＶＬ２を設定し、ｎ型駆動トランジスタ２３の第２ドレイン電流を有機ＥＬ素子２５に流すためのデータ電圧の範囲として、ＶＨ１〜ＶＨ２を設定することにより、ドレイン電流がＩａ以下の範囲では、ｐ型駆動トランジスタ２２の第１ドレイン電流を有機ＥＬ素子の発光電流とし、ドレイン電流がＩａより大きい範囲では、ｎ型駆動トランジスタ２３の第２ドレイン電流を有機ＥＬ素子２５の発光電流として流し分けることが可能となる。
【００８１】
次に、上述したデータ電圧の範囲であるＶＬ１〜ＶＬ２及びＶＨ１〜ＶＨ２により、有機ＥＬ素子２５の発光電流を表示階調に応じて連続的に流すための変換回路７の機能について説明する。変換回路７は、外部から入力された映像データを変換データ信号ＶＴに変換する。
【００８２】
図６は、本発明の実施の形態に係る変換回路の変換特性を表すグラフである。同図に記載されたグラフにおいて、横軸は変換回路７に入力される映像データを表し、縦軸は変換回路７から出力される変換データ信号ＶＴを表す。映像データは、例えば、２５６階調（０〜２５５）の輝度を表現するためのデジタルデータである。グラフの変換特性は、表示階調が低階調（０）〜所定の中間階調（例えば１２７階調）までは、表示階調の増加に伴い、ＶＴがＶＬ１〜ＶＬ２の範囲で単調減少している。また、表示階調が所定の中間階調（例えば１２８階調）〜高階調までは、表示階調の増加に伴い、ＶＴがＶＨ１〜ＶＨ２の範囲で単調増加している。
【００８３】
また、変換回路７から出力されたＶＴはデータ線駆動回路４のＤＡ変換回路４１に入力され、アナログ信号としてのデータ電圧へと変換される。本実施の形態では、データ線駆動回路４は、映像データにそのまま対応するデータ電圧を出力するのではなく、変換回路７を介して所定の変換を行った変換データ信号を、アナログ変換することで得られるデータ電圧をデータ線に供給する。
【００８４】
つまり、変換回路７は、変換データ信号ＶＴに対応するデータ電圧が、ｐ型駆動トランジスタ２２の電流−電圧特性におけるＶＬ２〜ＶＬ１までの範囲の場合、当該範囲に対応する映像データの表示階調が上がるに従ってデータ電圧が小さくなるよう、映像データから変換データ信号ＶＴに変換する。一方、変換データ信号ＶＴに対応するデータ電圧が、ｎ型駆動トランジスタ２３の電流−電圧特性におけるＶＨ１以上の範囲の場合、当該範囲に対応する映像データの表示階調が上がるに従ってデータ電圧が大きくなるよう、映像データから変換データ信号ＶＴに変換する。
【００８５】
有機ＥＬ表示パネル１は、上述した変換特性のテーブルを、例えば、内蔵メモリに記憶している。変換回路７は、上記メモリから変換特性のテーブルを読み出し、当該テーブルにより映像データを変換データ信号に変換する。
【００８６】
本態様によると、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子を駆動する場合であっても、映像データを変換して得られる変換データ信号に対応するデータ電圧の範囲に応じて、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００８７】
これにより、変換データ信号ＶＴに対応するデータ電圧が、ｐ型駆動トランジスタ２２の電流−電圧特性におけるＶＬ２〜ＶＬ１までの範囲の場合と、ｎ型駆動トランジスタ２３の電流−電圧特性におけるＶＨ１以上の範囲の場合とで、映像データに対応する変換データ信号を増減させる制御が異なるが、相互に極性が反転した２個の駆動トランジスタを用いて有機ＥＬ素子２５を駆動する場合であっても、映像データの最小値から最大値までの全領域に対応したデータ電圧を生成できる。
【００８８】
以降では、本発明の有機ＥＬ表示パネルに映像信号が入力され、有機ＥＬ表示パネルが表示動作するまでの有機ＥＬ表示パネルの駆動方法及び各種信号の流れを説明する。
【００８９】
図７Ａは、本発明の実施の形態に係る有機ＥＬ表示パネルにおける各種信号の流れを表す図である。映像信号は、同期信号及び映像データから構成される。
【００９０】
同期信号は、垂直同期信号Ｖ、水平同期信号Ｈ及びＤＥ（Ｄｉｓｐｌａｙ  Ｅｎａｂｌｅ）信号から構成され、それらの同期信号は制御回路２に入力される。制御回路２は、上記同期信号を受け、走査線駆動回路３に対してスタートパルス信号を出力することにより走査線駆動回路３から出力される走査信号ＳＣＡＮの出力タイミングを制御し、データ線駆動回路４に対して同期信号を出力することにより、データ線駆動回路４から出力されるデータ電圧を供給するタイミングと、走査信号ＳＣＡＮの出力タイミングとの同期をとる制御を行う。
【００９１】
映像データは、各発光画素６Ａの有機ＥＬ素子２５を発光させるためのデジタル輝度情報信号であり、変換回路７に入力される。変換回路７は、図６に示される変換特性のように、映像データを変換データ信号ＶＴに変換してデータ線駆動回路４に出力する。データ線駆動回路４は、内蔵するＤＡ変換回路４１によりデジタルの変換データ信号ＶＴをアナログのデータ電圧に変換して発光画素６Ａへと出力する。
【００９２】
図７Ｂは、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動タイミングチャートである。同図には、上から順に、垂直同期信号Ｖ、水平同期信号Ｈ、ＤＥ信号、映像データ、変換データ信号ＶＴ、スタートパルス信号、１行目の走査信号ＳＣＡＮ＿１、２行目の走査信号ＳＣＡＮ＿２、３行目の走査信号ＳＣＡＮ＿３、及び最終行の走査信号ＳＣＡＮ＿Ｅの信号が時系列で表示されている。
【００９３】
まず、垂直同期信号Ｖにより、１フレームの書き込みタイミングが決定され、水平同期信号Ｈにより、各発光画素行への書き込みタイミングが決定される。
【００９４】
次に、スタートパルス信号により、行順次に走査信号ＳＣＡＮがハイレベルとなり、ＤＥ信号に同期して変換データ信号ＶＴから変換されたデータ電圧が、データ線に出力される。
【００９５】
以下、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動方法を説明する。
【００９６】
図８は、本発明の実施の形態に係る有機ＥＬ表示パネルの有する各回路の動作フローの関係を表す図である。同図には、有機ＥＬ表示パネル１の有する制御回路２、走査線駆動回路３、データ線駆動回路４及び変換回路７を主体とした動作及びそれらの動作の関係が示されている。
【００９７】
まず、外部から映像信号が入力され、有機ＥＬ表示パネル１は、映像信号を構成する映像データを変換回路７に入力し（Ｓ０１）、同期信号を制御回路２に入力する（Ｓ２１）。
【００９８】
次に、変換回路７は、図６で示された変換特性に基づき、入力された映像データを変換データ信号ＶＴに変換する（Ｓ０２）。そして、変換回路７は、変換した変換データ信号ＶＴをデータ線駆動回路４へ出力する（Ｓ０３）。
【００９９】
一方、同期信号が入力された制御回路２は、入力された同期信号を構成するＤＥ信号からスタートパルス信号を生成する（Ｓ２２）。
【０１００】
次に、制御回路２は、ＤＥ信号をデータ線駆動回路４へ出力するとともに、生成したスタートパルス信号を走査線駆動回路３へ出力する（Ｓ２３）。
【０１０１】
次に、ＤＥ信号が入力されたデータ線駆動回路４は、内蔵するＤＡ変換回路４１により、変換回路７から出力された変換データ信号ＶＴをデータ電圧Ｖｄａｔａに変換する（Ｓ１１）。
【０１０２】
次に、データ線駆動回路４は、ＤＥ信号に同期した変換データ信号ＶＴから順に、ＤＡ変換されたデータ電圧を、データ線ごと、走査順となるよう各データドライバに設定する（Ｓ１２）。
【０１０３】
一方、スタートパルス信号が入力された走査線駆動回路３は、当該スタートパルス信号によりＳＣＡＮ信号を生成する（Ｓ３１）。
【０１０４】
次に、走査線駆動回路３は、生成した走査信号ＳＣＡＮを走査線ごとに出力する（Ｓ３２）。
【０１０５】
データ線駆動回路４は、走査線駆動回路３から出力された走査信号ＳＣＡＮによりハイレベルとなっている走査線に接続された発光画素のデータ電圧を出力する（Ｓ１３）。
【０１０６】
最後に、走査線駆動回路３は、ステップＳ１３でハイレベルとした走査線をローレベルとする（Ｓ３３）。
【０１０７】
以下では、走査線駆動回路３から走査信号ＳＣＡＮが入力され、データ線駆動回路４からデータ電圧Ｖｄａｔａが入力された発光画素の回路動作を説明する。
【０１０８】
図９は、本発明の実施の形態に係る発光画素回路の動作フローチャートである。
【０１０９】
まず、走査信号ＳＣＡＮにより走査線１１がハイレベルとなり、発光画素６Ａの選択トランジスタ２１が導通状態となる（Ｓ４１）。
【０１１０】
次に、データ線駆動回路４からデータ線１２に発光画素６Ａのデータ電圧が出力される（Ｓ４２）。
【０１１１】
ステップＳ４１及びステップＳ４２により、発光画素６Ａのコンデンサ２４にデータ電圧に対応した電圧が保持される（Ｓ４３）。
【０１１２】
次に、走査信号ＳＣＡＮにより走査線１１がローレベルとなり、発光画素６Ａの選択トランジスタ２１が非導通状態となる（Ｓ４４）。
【０１１３】
次に、印加されたデータ電圧の大きさに応じて自動的に、ｐ型駆動トランジスタ２２またはｎ型駆動トランジスタ２３がオン状態となる（Ｓ４５）。
【０１１４】
ステップＳ４５で、ｐ型駆動トランジスタ２２がオン状態となった場合、低電圧ＶＤＤ２を電源電圧として第１電源線１４からｐ型駆動トランジスタ２２を介して第１ドレイン電流が有機ＥＬ素子２５に流れる（Ｓ４７）。一方、ステップＳ４５で、ｎ型駆動トランジスタ２３がオン状態となった場合、高電圧ＶＤＤ１を電源電圧として第２電源線１３からｎ型駆動トランジスタ２３を介して第２ドレイン電流が有機ＥＬ素子２５に流れる（Ｓ４６）。
【０１１５】
ステップＳ４６またはステップＳ４７により、有機ＥＬ素子２５がデータ電圧に対応して発光する。
【０１１６】
図１０は、本発明の実施の形態に係る有機ＥＬ表示パネルの駆動動作を詳細に説明する駆動タイミングチャートの一例である。同図に示された駆動タイミングチャートは、図７Ｂに示された駆動タイミングチャートの同じデータ線の４画素の４水平期間分を抜粋し、具体的なデータ電圧値を設定したものである。１行目〜４行目に対応する映像データを、それぞれ、Ｄ１〜Ｄ４としている。また、Ｄ１〜Ｄ４に対応する変換データ信号ＶＴ及びデータ電圧を、それぞれ、Ｖ１〜Ｖ４としている。また、データ電圧Ｖ１〜Ｖ４により有機ＥＬ素子２５に流れるドレイン電流を、それぞれ、Ｉｄ１〜Ｉｄ４としている。
【０１１７】
映像データＤ１〜Ｄ４は、それぞれ、図１１に示された変換特性により変換データ信号ＶＴ及びデータ電圧に変換される。
【０１１８】
図１１は、本発明の実施の形態に係る変換回路の変換特性の一例を表すグラフである。同図に記載されたように、映像データＤ１〜Ｄ４は、低階調であるＤ１から高階調であるＤ４まで順次、階調が高くなっている。Ｄ１及びＤ２は、映像データが高階調になるほどデータ電圧が低くなる変換特性領域が使用されて、それぞれ、Ｖ１及びＶ２に変換される。一方、Ｄ３及びＤ４は、映像データが高階調になるほどデータ電圧が高くなる変換特性領域が使用されて、それぞれ、Ｖ３及びＶ４に変換される。
【０１１９】
図１２は、本発明の実施の形態に係る隣接行における発光画素の回路状態を表す図である。同図には、上述した映像データＤ１〜Ｄ４に対応したデータ電圧Ｖ１〜Ｖ４が、それぞれ１行目の発光画素〜４行目の発光画素へ書き込まれた場合の、ドレイン電流が流れる経路が示されている。
【０１２０】
また、図１３は、本発明の実施の形態に係る２つの駆動トランジスタの電流−電圧特性の一例を表すグラフである。同図には、２つの駆動トランジスタにより実現された発光画素の電流−電圧変換特性が示されている。また、上述したデータ電圧Ｖ１〜Ｖ４が、それぞれ１行目の発光画素〜４行目の発光画素へ書き込まれた場合の、ドレイン電流Ｉｄ１〜Ｉｄ４の大きさが示されている。
【０１２１】
図１１〜図１３に示されたグラフは、低階調の映像データＤ１及びＤ２が、それぞれ、変換回路７によりＶ１及びＶ２に変換され、Ｖ１及びＶ２がＶＬ２〜ＶＬ１の範囲であることから低電圧ＶＤＤ２を電源電圧としてｐ型駆動トランジスタ２２から有機ＥＬ素子２５へと、それぞれ、第１ドレイン電流Ｉｄ１及びＩｄ２が流れることを示している。また、高階調の映像データＤ３及びＤ４が、それぞれ、変換回路７によりＶ３及びＶ４に変換され、Ｖ３及びＶ４がＶＨ１〜ＶＨ２の範囲であることから高電圧ＶＤＤ１を電源電圧としてｎ型駆動トランジスタ２３から有機ＥＬ素子２５へと、それぞれ、第２ドレイン電流Ｉｄ３及びＩｄ４が流れることを示している。
【０１２２】
再び、図１０に戻って駆動タイミングチャートを説明する。映像データＤ１〜Ｄ４が、それぞれ、変換データ信号及びデータ電圧Ｖ１〜Ｖ４に変換され、変換されたデータ電圧Ｖ１〜Ｖ４が、１行目〜４行目の走査信号ＳＣＡＮ１〜ＳＣＡＮ４と同期して各行の発光画素へ書き込まれ、当該書き込み動作完了時以降から各発光画素でドレイン電流Ｉｄ１〜Ｉｄ４が発生し、有機ＥＬ素子２５が発光する。上記動作により、１フレーム期間での、１行目〜４行目の発光画素に発生する消費電力Ｐ１〜Ｐ４は、以下のように表される。
【０１２３】
Ｐ１＝Ｉｄ１×ＶＤＤ２          （式１）
Ｐ２＝Ｉｄ２×ＶＤＤ２          （式２）
Ｐ３＝Ｉｄ３×ＶＤＤ１          （式３）
Ｐ４＝Ｉｄ４×ＶＤＤ１          （式４）
【０１２４】
上記式１〜式４によれば、低階調の映像データＤ１及びＤ２についての表示動作では、低電圧ＶＤＤ２を印加する第１電源線１４が使用される。ここで、全階調の映像データに対応したドレイン電流を１つの駆動トランジスタで流すような従来の回路構成の場合には、高電圧ＶＤＤ１を印加する第２電源線１３が常に使用されることになる。両者を比較した場合、本発明の有機ＥＬ表示パネル１のように、２つの駆動トランジスタが配置され表示階調により電源線を使い分けた場合の方が、低階調の映像データＤ１及びＤ２を表示させるときの消費電力が低減される点で、パネル全体の低消費電力化が図られる。
【０１２５】
以上、実施の形態について説明してきたが、本発明に係る有機ＥＬ表示パネルは、上述した実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本発明に係る有機ＥＬ表示パネルを内蔵した有機ＥＬ表示装置も本発明に含まれる。
【０１２６】
例えば、上記実施の形態では、２つの駆動トランジスタのソース電極またはドレイン電極が、有機ＥＬ素子２５のアノード電極と接続され、２つの駆動トランジスタの方が有機ＥＬ素子２５よりも高電位側に配置された構成をとっているが、本発明は当該構成に限られない。以下、上記実施の形態にて示された発光画素６Ａの回路構成の変形例を説明する。
【０１２７】
図１４は、本発明の実施の形態に係る変形例を示す発光画素の回路図である。同図に示された発光画素６Ｂは、有機ＥＬ素子４５のカソード電極と２つの駆動トランジスタのソース電極またはドレイン電極とが接続され、２つの駆動トランジスタの方が有機ＥＬ素子４５よりも低電位側に配置された構成をとっている点のみが、実施の形態で示された発光画素６Ａと異なる。
【０１２８】
図１４に記載された発光画素６Ｂを備える有機ＥＬ表示パネルは、上述した実施の形態に係る有機ＥＬ表示パネル１と同様の効果を奏するものである。以下、発光画素６Ａの構成と同じ点は説明を省略し、異なる点を中心に説明する。
【０１２９】
図１４に記載された発光画素６Ｂは、選択トランジスタ２１と、ｎ型駆動トランジスタ４２と、ｐ型駆動トランジスタ４３と、コンデンサ２４と、有機ＥＬ素子４５とを備える。また、発光画素列ごとに、データ線１２が配置され、発光画素行ごとに、走査線１１が配置されている。
【０１３０】
さらに、全ての発光画素６Ｂに対して、第１電源線３４と、第２電源線３３と、基準電源線３５と、参照電源線１６とが配置されている。また、第１電源線３４、第２電源線３３、基準電源線１５及び参照電源線１６は、それぞれ、他の発光画素にも接続されており、電源供給回路５に接続されている。また、第１電源線３４に設定された高電圧ＶＥＥ２は、第２電源線３３に設定された低電圧ＶＥＥ１よりも高く設定されており、第２電源線３３及び第１電源線３４とも、基準電源線よりも低い電位に設定されている。
【０１３１】
選択トランジスタ２１は、ゲート電極が走査線１１に接続され、ソース電極及びドレイン電極の一方がｎ型駆動トランジスタ４２及びｐ型駆動トランジスタ４３のゲート電極に接続されたスイッチングトランジスタである。
【０１３２】
ｎ型駆動トランジスタ４２は、ゲート電極がコンデンサ２４の第１電極に接続され、ドレイン電極が有機ＥＬ素子４５のカソード電極に接続され、ソース電極が第１電源線３４に接続されている。上記接続関係により、ｎ型駆動トランジスタ４２は、コンデンサ２４に保持された電圧に応じて第１ドレイン電流を有機ＥＬ素子４５に供給することで有機ＥＬ素子４５を発光させる。ｎ型駆動トランジスタ４２は、ｎ型の薄膜トランジスタ（ｎ型ＴＦＴ）で構成される。ここで、本変形例において、第１ドレイン電流は、ｎ型駆動トランジスタ４２を介して基準電源線３５から第１電源線３４に流れる電流である。
【０１３３】
ｐ型駆動トランジスタ４３は、ゲート電極がコンデンサ２４の第１電極に接続され、ソース電極が有機ＥＬ素子４５のカソード電極に接続され、ドレイン電極が第２電源線３３に接続されている。上記接続関係により、ｐ型駆動トランジスタ４３は、コンデンサ２４に保持された電圧に応じて第２ドレイン電流を有機ＥＬ素子４５に供給することで有機ＥＬ素子４５を発光させる。ｐ型駆動トランジスタ４３は、ｐ型の薄膜トランジスタ（ｐ型ＴＦＴ）で構成される。ここで、本変形例において、第２ドレイン電流は、ｐ型駆動トランジスタ４３を介して基準電源線３５から第２電源線３３に流れる電流である。
【０１３４】
有機ＥＬ素子４５は、カソード電極がｎ型駆動トランジスタ４２のドレイン電極及びｐ型駆動トランジスタ４３のソース電極に接続され、アノード電極が基準電源線３５に接続された発光素子である。上記接続関係により、有機ＥＬ素子４５は、ｎ型駆動トランジスタ４２の第１ドレイン電流またはｐ型駆動トランジスタ４３の第２ドレイン電流が流れることにより発光する。
【０１３５】
コンデンサ２４は、第１電極がｎ型駆動トランジスタ４２及びｐ型駆動トランジスタ４３のゲート電極に接続され、第２電極が参照電源線１６に接続され、データ電圧に対応した電圧を保持する。
【０１３６】
ここで、ｎ型駆動トランジスタ４２が供給する第１ドレイン電流及びｐ型駆動トランジスタ４３が供給する第２ドレイン電流は、有機ＥＬ素子２５の電流−電圧特性における所定の電流値を閾値として、選択的に有機ＥＬ素子４５を流れるように設定されている。つまり、各表示階調において、第１ドレイン電流及び第２ドレイン電流のいずれか一方が、有機ＥＬ素子４５を流れることでいずれかのドレイン電流が有機ＥＬ素子２５の発光電流となっている。発光画素６Ｂでは、例えば、低発光電流領域では、ｎ型駆動トランジスタ４２がオン状態となり第１ドレイン電流を発光電流として流す。また、高発光電流領域では、ｐ型駆動トランジスタ４３がオン状態となり第２ドレイン電流を発光電流として流す。このため、低発光電流領域では、基準電源線３５から低電圧ＶＥＥ１が設定されている第２電源線３３へと第１ドレイン電流が有機ＥＬ素子４５に流れる。よって、低発光電流領域における表示動作では、第１電源線３４へとドレイン電流を流す場合と比較して低消費電力化が図られる。
【０１３７】
つまり、通常の発光画素回路と比較して、発光画素６Ｂでは、駆動トランジスタの個数は１個増加するものの、第１電源線３４と第２電源線３３との切り換え回路を増設することなく、また、２個の駆動トランジスタごとにデータ線及び選択トランジスタを配設することなく、駆動トランジスタの個数を１個増加することでで、データ電圧に応じて第１電源線３４と第２電源線３３とを使い分けることが可能となる。その結果、発光画素の回路素子を大幅に増加させることなく、簡易な構成により、低消費電力化が図られた省エネの画素回路を実現できる。
【０１３８】
図１５は、本発明の実施の形態に係る変形例を示す発光画素の有する２つの駆動トランジスタの電流−電圧特性を表すグラフである。ここで、本変形例では、第１のゲート電圧値はＶＬ２であり、第２のゲート電圧値はＶＨ１であり、第３のゲート電圧値はＶＨ０であり、第４のゲート電圧値はＶＬ１である。
【０１３９】
ｎ型駆動トランジスタ４２は、図３に示された有機ＥＬ素子の電流−電圧特性における電流Ｉａを第１ドレイン電流として流すときの第１のゲート電圧値ＶＬ２が表示階調を表現するデータ電圧の範囲における最大電圧となり、第１ドレイン電流が電流Ｉａより小さくなる程、第１ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第１ドレイン電流が大きくなる電流−電圧特性を有している。
【０１４０】
一方、ｐ型駆動トランジスタ４３は、電流Ｉａを第２ドレイン電流として流すときの第２のゲート電圧値ＶＨ１が、有機ＥＬ素子４５に流す最小電流値Ｉｍｉｎに対応する第３のゲート電圧値ＶＨ０より小さい電圧値であり、第２ドレイン電流が電流Ｉａより大きくなる程、第２ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を有している。言い換えれば、ゲート電圧が大きくなる程第２ドレイン電流が小さくなる電流−電圧特性を有している。ここで、電流値Ｉｍｉｎとは、図１５に示された電流−電圧特性における横軸上の電流値であり、当該電流値より小さい電流は発光電流として無視できるものである。
【０１４１】
なお、ｎ型駆動トランジスタ４２の電流−電圧特性における、最小電流値Ｉｍｉｎに対応する第４のゲート電圧値ＶＬ１は、第３のゲート電圧値ＶＨ０より大きく設定されていることが好ましい。
【０１４２】
これによりｎ型駆動トランジスタ４２による第１ドレイン電流を流すためのゲート電圧の範囲と、ｐ型駆動トランジスタ４３による第２ドレイン電流を流すためのゲート電圧の範囲とが重ならず、完全に分離される。これにより、高電圧電源線と低電圧電源線との切り換え回路を増設することなく、全範囲のデータ電圧において、いずれか一方のみの駆動トランジスタから供給されるドレイン電流により有機ＥＬ素子４５を発光させることが可能となる。
【０１４３】
また、例えば、本発明に係る有機ＥＬ表示パネルは、図１６に記載されたような薄型フラットＴＶに内蔵される。本発明に係る有機ＥＬ表示パネルが内蔵されることにより、低消費電力かつ高精度な画像表示が可能な薄型フラットＴＶが実現される。
【産業上の利用可能性】
【０１４４】
本発明は、特に、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイに有用である。
【符号の説明】
【０１４５】
１    有機ＥＬ表示パネル
２    制御回路
３    走査線駆動回路
４    データ線駆動回路
５    電源供給回路
６    表示部
６Ａ、６Ｂ、１００Ａ    発光画素
７    変換回路
１１、１１１    走査線
１２、１１２    データ線
１３、３３    第２電源線
１４、３４    第１電源線
１５、３５、１１５    基準電源線
１６    参照電源線
２１、１２１ａ、１２１ｂ    選択トランジスタ
２２、４３、１２２    ｐ型駆動トランジスタ
２３、４２    ｎ型駆動トランジスタ
２４    コンデンサ
２５、４５、１２５    有機ＥＬ素子
４１    ＤＡ変換回路
１１３    高輝度用電源線
１１４    低輝度用電源線
１２３    スイッチングトランジスタ
１２４ａ、１２４ｂ    保持容量素子
１２６    ダイオード
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
有機ＥＬ素子と、
第１電極と第２電極とを有し、データ電圧に対応した電圧を保持するコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、
前記データ電圧を供給するためのデータ線と、
前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサに前記電圧を保持させるためのスイッチングトランジスタと、
前記第１駆動トランジスタのソース電極に第１電源電圧を印加する第１電源線と、
前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を印加する第２電源線とを備え、
前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、
前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタである
有機ＥＬ表示パネル。
【請求項２】
前記第１駆動トランジスタの電流−電圧特性における、前記有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値は、前記第３のゲート電圧値より小さい
請求項１に記載の有機ＥＬ表示パネル。
【請求項３】
さらに、
映像データを変換データ信号に変換する変換回路と、
前記変換回路から入力される前記変換データ信号を前記データ電圧に変換するＤＡ変換回路を含み、前記データ電圧を前記データ線に供給するデータ線駆動回路とを備える
請求項２に記載の有機ＥＬ表示パネル。
【請求項４】
前記変換回路は、
前記変換データ信号に対応する前記データ電圧が、前記第１駆動トランジスタの電流−電圧特性における前記第１のゲート電圧値から前記第４のゲート電圧値までの範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が小さくなるよう前記変換データ信号に変換し、
前記変換データ信号に対応する前記データ電圧が、前記第２駆動トランジスタの電流−電圧特性における前記第２のゲート電圧値以上の範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が大きくなるよう前記変換データ信号に変換する
請求項３に記載の有機ＥＬ表示パネル。
【請求項５】
さらに、
前記スイッチングトランジスタの導通及び非導通を制御する走査信号を、走査線を介して前記スイッチングトランジスタに出力する走査線駆動回路を備える
請求項３に記載の有機ＥＬ表示パネル。
【請求項６】
前記有機ＥＬ素子、前記コンデンサ、前記第１駆動トランジスタ、及び前記第２駆動トランジスタを含む画素回路が、マトリクス状に配置されている
請求項５に記載の有機ＥＬ表示パネル。
【請求項７】
さらに、
前記データ線駆動回路及び前記走査線駆動回路を制御する制御回路を備え、
前記制御回路は、
前記走査線駆動回路によって、前記マトリクス状のある一ラインにおける各画素回路に含まれる前記スイッチングトランジスタをＯＮ制御するタイミングと、
前記データ線駆動回路によって、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給するタイミングとの同期をとる制御を行う
請求項６に記載の有機ＥＬ表示パネル。
【請求項８】
前記データ線駆動回路は、前記制御回路からの同期信号の入力によって、前記走査線駆動回路から前記マトリクス状のある一ラインにおける各画素回路に前記走査信号を出力するタイミングと同期させて、前記ある一ラインにおける各画素回路に前記データ線を介して前記データ電圧を供給する
請求項７に記載の有機ＥＬ表示パネル。
【請求項９】
請求項１から請求項８のいずれか１項に記載の有機ＥＬ表示パネルを備えた有機ＥＬ表示装置。
【請求項１０】
有機ＥＬ素子と、
第１電極と第２電極とを有し、データ電圧に対応する電圧を保持するコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第１駆動トランジスタと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のアノード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第２駆動トランジスタと、
前記データ電圧を供給するためのデータ線と、
前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサの第１電極に前記データ電圧を保持させるためのスイッチングトランジスタと、
前記第１駆動トランジスタのソース電極に第１電源電圧を設定する第１電源線と、
前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より高い第２電源電圧を設定する第２電源線と、
映像データを変換データ信号に変換する変換回路と、
前記変換回路から入力される前記変換データ信号を前記データ電圧に変換するＤＡ変換回路を含み、前記データ電圧を前記データ線に供給する前記データ線駆動回路とを備え、
前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最小電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタであり、
前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より大きい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が大きくなるような電流−電圧特性を持つトランジスタである、
有機ＥＬ表示パネルの駆動方法であって、
前記変換回路は、
前記変換データ信号に対応する前記データ電圧が、前記第１駆動トランジスタの電流−電圧特性における前記第１のゲート電圧値から、有機ＥＬ素子に流す最小電流値に対応する第４のゲート電圧値までの範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が小さくなるように変換する第１変換ステップと、
前記変換データ信号に対応する前記データ電圧が、前記第２駆動トランジスタの電流−電圧特性における前記第２のゲート電圧値以上の範囲の場合、当該範囲に対応する前記映像データの表示階調が上がるに従って変換後のデータ電圧が大きくなるように変換する第２変換ステップとを含む
有機ＥＬ表示パネルの駆動方法。
【請求項１１】
有機ＥＬ素子と、
第１電極と第２電極とを有し、データ電圧に対応する電圧を保持するコンデンサと、
ゲート電極が前記コンデンサの第１電極に接続され、ドレイン電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第１ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｎ型の第１駆動トランジスタと、
ゲート電極が前記コンデンサの第１電極に接続され、ソース電極が前記有機ＥＬ素子のカソード電極に接続され、前記コンデンサに保持された前記電圧に応じた第２ドレイン電流を前記有機ＥＬ素子に供給することにより前記有機ＥＬ素子を発光させるｐ型の第２駆動トランジスタと、
前記データ電圧を供給するためのデータ線と、
前記データ線と前記コンデンサとの導通及び非導通を切り換えることにより前記コンデンサの第１電極に前記データ電圧を保持させるためのスイッチングトランジスタと、
前記第１駆動トランジスタのソース電極に第１電源電圧を設定する第１電源線と、
前記第２駆動トランジスタのドレイン電極に前記第１電源電圧より低い第２電源電圧を設定する第２電源線とを備え、
前記第１駆動トランジスタは、前記有機ＥＬ素子の電流−電圧特性における所定の電流値に対応する第１のゲート電圧値が前記データ電圧における最大電圧となり、前記第１ドレイン電流が前記所定の電流値より小さくなる程、前記第１ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタであり、
前記第２駆動トランジスタは、前記所定の電流値に対応する第２のゲート電圧値が、前記有機ＥＬ素子に流す最小電流値に対応する第３のゲート電圧値より小さい電圧値であり、前記第２ドレイン電流が前記所定の電流値より大きくなる程、前記第２ドレイン電流を流すためのゲート電圧が小さくなるような電流−電圧特性を持つトランジスタである
有機ＥＬ表示パネル。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2012063285.tif 000022
【図２】
2012063285.tif 000023
【図３】
2012063285.tif 000024
【図４】
2012063285.tif 000025
【図５Ａ】
2012063285.tif 000026
【図５Ｂ】
2012063285.tif 000027
【図６】
2012063285.tif 000028
【図７Ａ】
2012063285.tif 000029
【図７Ｂ】
2012063285.tif 000030
【図８】
2012063285.tif 000031
【図９】
2012063285.tif 000032
【図１０】
2012063285.tif 000033
【図１１】
2012063285.tif 000034
【図１２】
2012063285.tif 000035
【図１３】
2012063285.tif 000036
【図１４】
2012063285.tif 000037
【図１５】
2012063285.tif 000038
【図１６】
2012063285.tif 000039
【図１７】
2012063285.tif 000040
【国際調査報告】
2012063285.tif 000041
2012063285.tif 000042
2012063285.tif 000043
2012063285.tif 000044