(57)【要約】  本発明に係る半導体装置は、ｎ型ＭＩＳトランジスタを有し、ｎ型ＭＩＳトランジスタは、半導体基板（１１）における素子分離領域（１２）に囲まれたの第１の活性領域（１１ａ）と、第１の調整用金属を含む第１の高誘電率絶縁膜（１５ａ）を有する第１のゲート絶縁膜（１６ａ）と、第１のゲート絶縁膜上に形成された第１のゲート電極（１９ａ）とを有する。第１の高誘電率絶縁膜（１５ａ）における一端部が第１の素子分離部（１２Ｘ）上に突き出す突き出し量は、第１のゲート電極（１９ａ）における端部が第１の素子分離部（１２Ｘ）上に突き出す突き出し量に比べて小さい。
2012132225.tif 000002
【特許請求の範囲】
【請求項１】
ｎ型ＭＩＳトランジスタを備えた半導体装置であって、
前記ｎ型ＭＩＳトランジスタは、
半導体基板における素子分離領域に囲まれた第１の活性領域と、
前記第１の活性領域上及び前記素子分離領域上に形成され、第１の調整用金属を含む第１の高誘電率絶縁膜を有する第１のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極とを備え、
前記第１の高誘電率絶縁膜は、前記第１の活性領域のゲート幅方向の一端に隣接する前記素子分離領域における第１の素子分離部上に突き出している一端部を有し、前記第１の高誘電率絶縁膜のゲート幅方向の一側面は、前記第１の素子分離部上に位置し、
前記第１のゲート電極は、前記第１の素子分離部上に突き出している端部を有し、
前記第１の高誘電率絶縁膜における前記一端部が前記第１の素子分離部上に突き出す突き出し量は、前記第１のゲート電極における前記端部が前記第１の素子分離部上に突き出す突き出し量に比べて小さいことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の調整用金属はランタンであることを特徴とする半導体装置。
【請求項３】
請求項１又は２に記載の半導体装置において、
前記第１の高誘電率絶縁膜における前記一端部が前記第１の素子分離部上に突き出す突き出し量は、１０ｎｍ以上で且つ５０ｎｍ以下であり、
前記第１のゲート電極における前記端部が前記第１の素子分離部上に突き出す突き出し量は、６０ｎｍ以上で且つ１５０ｎｍ以下であることを特徴とする半導体装置。
【請求項４】
請求項１〜３のいずれか１項に記載の半導体装置において、
前記半導体装置は、ｐ型ＭＩＳトランジスタをさらに備え、
前記ｐ型ＭＩＳトランジスタは、
前記半導体基板における前記素子分離領域に囲まれ、前記第１の活性領域との間に前記第１の活性領域のゲート幅方向の他端に隣接する前記素子分離領域における第２の素子分離部を挟んで設けられた第２の活性領域と、
前記第２の活性領域上及び前記素子分離領域上に形成され、第２の調整用金属を含む第２の高誘電率絶縁膜を有する第２のゲート絶縁膜と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極とを備え、
前記第１のゲート電極と前記第２のゲート電極とは、前記第２の素子分離部上において、互いに接続していることを特徴とする半導体装置。
【請求項５】
請求項４に記載の半導体装置において、
前記第２の調整用金属はアルミニウムであることを特徴とする半導体装置。
【請求項６】
請求項４又は５に記載の半導体装置において、
前記第１の高誘電率絶縁膜は、前記第２の素子分離部上に突き出している他端部を有し、前記第１の高誘電率絶縁膜のゲート幅方向の他側面は、前記第２の素子分離部上に位置し、
前記第１の活性領域のゲート幅方向の前記他端から前記第１の高誘電率絶縁膜のゲート幅方向の前記他側面までの距離は、前記第２の活性領域のゲート幅方向の他端から前記第１の高誘電率絶縁膜のゲート幅方向の前記他側面までの距離に比べて小さいことを特徴とする半導体装置。
【請求項７】
請求項６に記載の半導体装置において、
前記第１の高誘電率絶縁膜における前記他端部が前記第２の素子分離部上に突き出す突き出し量は、前記第１の高誘電率絶縁膜における前記一端部が前記第１の素子分離部上に突き出す突き出し量と同じであることを特徴とする半導体装置。
【請求項８】
請求項６又７に記載の半導体装置において、
前記第２の高誘電率絶縁膜は、第１の部分を有し、
前記第１の部分は、前記第２の素子分離部上、前記第２の活性領域上、及び前記第２の活性領域のゲート幅方向の一端に隣接する前記素子分離領域における第３の素子分離部上に形成され、
前記第１の部分は、前記第２の素子分離部上において、前記第１の高誘電率絶縁膜における前記他端部と隣接していることを特徴とする半導体装置。
【請求項９】
請求項４〜８のいずれか１項に記載の半導体装置において、
前記第２の高誘電率絶縁膜は、第２の部分を有し、
前記第２の部分は、前記第１の素子分離部と前記第１のゲート電極における前記端部との間に形成され、
前記第２の部分は、前記第１の素子分離部上において、前記第１の高誘電率絶縁膜における前記一端部と隣接していることを特徴とする半導体装置。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体装置において、
前記第１のゲート電極は、前記第１のゲート絶縁膜上に形成された金属含有膜と、前記金属含有膜上に形成されたシリコン膜とを有し、
前記金属含有膜における端部が前記第１の素子分離部上に突き出す突き出し量と前記シリコン膜における端部が前記第１の素子分離部上に突き出す突き出し量とは、同じであることを特徴とする半導体装置。
【請求項１１】
請求項４〜７のいずれか１項に記載の半導体装置において、
前記第２の高誘電率絶縁膜は、前記第２の活性領域のゲート幅方向の一端に隣接する前記素子分離領域における第３の素子分離部上に突き出している一端部を有し、
前記第２のゲート電極は、前記第３の素子分離部上に突き出している端部を有し、
前記第２の高誘電率絶縁膜における前記一端部が前記第３の素子分離部上に突き出す突き出し量は、前記第２のゲート電極における前記端部が前記第３の素子分離部上に突き出す突き出し量に比べて小さいことを特徴とする半導体装置。
【請求項１２】
請求項１１に記載の半導体装置において、
前記第１の高誘電率絶縁膜は、前記第２の素子分離部上に突き出している他端部を有し、
前記第２の高誘電率絶縁膜は、前記第２の活性領域のゲート幅方向の他端に隣接する前記第２の素子分離部上に突き出している他端部を有し、
前記第１の高誘電率絶縁膜における前記他端部と前記第２の高誘電率絶縁膜における前記他端部とは、前記第２の素子分離部上において、互いに離間していることを特徴とする半導体装置。
【請求項１３】
請求項１〜７、１１、１２のいずれか１項に記載の半導体装置において、
前記第１のゲート電極は、前記第１の高誘電率絶縁膜の上面、及び前記第１の高誘電率絶縁膜のゲート幅方向の前記一側面を覆うように形成され、
前記第１の高誘電率絶縁膜のゲート幅方向の前記一側面は、前記第１のゲート電極と接していることを特徴とする半導体装置。
【請求項１４】
請求項１〜７、１１〜１３のいずれか１項に記載の半導体装置において、
前記第１のゲート電極は、前記第１のゲート絶縁膜上に形成された金属含有膜と、前記金属含有膜上に形成されたシリコン膜とを有し、
前記金属含有膜における端部が前記第１の素子分離部上に突き出す突き出し量と前記シリコン膜における端部が前記第１の素子分離部上に突き出す突き出し量とは、同じであり、
前記金属含有膜は、前記第１の高誘電率絶縁膜の上面、及び前記第１の高誘電率絶縁膜のゲート幅方向の前記一側面を覆うように形成され、
前記第１の高誘電率絶縁膜のゲート幅方向の前記一側面は、前記金属含有膜と接していることを特徴とする半導体装置。
【請求項１５】
請求項１〜７のいずれか１項に記載の半導体装置において、
前記第１のゲート電極は、前記第１のゲート絶縁膜上に形成された金属含有膜と、前記金属含有膜上に形成されたシリコン膜とを有し、
前記金属含有膜における端部が前記第１の素子分離部上に突き出す突き出し量は、前記シリコン膜における端部が前記第１の素子分離部上に突き出す突き出し量に比べて小さいことを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記金属含有膜における前記端部が前記第１の素子分離部上に突き出す突き出し量は、前記第１の高誘電率絶縁膜における前記一端部が前記第１の素子分離部上に突き出す突き出し量と同じであることを特徴とする半導体装置。
【請求項１７】
請求項１５又は１６に記載の半導体装置において、
前記シリコン膜は、前記金属含有膜の上面、前記第１の素子分離部上に位置する前記金属含有膜のゲート幅方向の一側面、及び前記第１の高誘電率絶縁膜のゲート幅方向の前記一側面を覆うように形成され、
前記第１の高誘電率絶縁膜のゲート幅方向の前記一側面及び前記金属含有膜のゲート幅方向の前記一側面は、前記シリコン膜と接していることを特徴とする半導体装置。
【請求項１８】
請求項４〜７のいずれか１項に記載の半導体装置において、
前記第１のゲート電極は、前記第１のゲート絶縁膜上に形成された第１の金属含有膜と、前記第１の金属含有膜上に形成された第１のシリコン膜とを有し、
前記第２のゲート電極は、前記第２のゲート絶縁膜上に形成された第２の金属含有膜と、前記第２の金属含有膜上に形成された第２のシリコン膜とを有し、
前記第１のシリコン膜と前記第２のシリコン膜とは、前記第２の素子分離部上において、互いに接続して一体化形成されている一方、前記第１の金属含有膜と前記第２の金属含有膜とは、前記第２の素子分離部上において、互いに接続せずに離間していることを特徴とする半導体装置。
【請求項１９】
半導体基板における第１の活性領域上に第１のゲート絶縁膜を介して形成された第１のゲート電極を有するｎ型ＭＩＳトランジスタを備えた半導体装置の製造方法であって、
前記半導体基板に素子分離領域に囲まれた前記第１の活性領域を形成する工程（ａ）と、
前記第１の活性領域上及び前記素子分離領域上に、第１の調整用金属を含む第１の高誘電率絶縁膜を有する前記第１のゲート絶縁膜を形成する工程（ｂ）と、
前記第１のゲート絶縁膜上に前記第１のゲート電極を形成する工程（ｃ）とを備え、
前記工程（ｂ）において、前記第１の高誘電率絶縁膜は、前記第１の活性領域のゲート幅方向の一端に隣接する前記素子分離領域における第１の素子分離部上に突き出している一端部を有し、
前記工程（ｃ）において、前記第１のゲート電極は、前記第１の素子分離部上に突き出している端部を有し、
前記第１の高誘電率絶縁膜における前記一端部が前記第１の素子分離部上に突き出す突き出し量は、前記第１のゲート電極における前記端部が前記第１の素子分離部上に突き出す突き出し量に比べて小さいことを特徴とする半導体装置の製造方法。
【請求項２０】
請求項１９に記載の半導体装置の製造方法において、
前記半導体装置は、前記半導体基板における第２の活性領域上に第２のゲート絶縁膜を介して形成された第２のゲート電極を有するｐ型ＭＩＳトランジスタをさらに備え、
前記工程（ａ）は、前記半導体基板における前記素子分離領域に囲まれ、前記第１の活性領域との間に前記第１の活性領域のゲート幅方向の他端に隣接する前記素子分離領域における第２の素子分離部を挟んで設けられた前記第２の活性領域を形成する工程を含み、
前記工程（ｂ）は、前記第２の活性領域上及び前記素子分離領域上に、第２の調整用金属を含む第２の高誘電率絶縁膜を有する前記第２のゲート絶縁膜を形成する工程を含み、
前記工程（ｃ）は、前記第２のゲート絶縁膜上に前記第２のゲート電極を形成する工程を含み、
前記工程（ｃ）において、前記第１のゲート電極と前記第２のゲート電極とは、前記第２の素子分離部上において、互いに接続していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、高誘電率絶縁膜を有するゲート絶縁膜を備えた電界効果トランジスタ（ＭＩＳＦＥＴ：Ｍｅｔａｌ―Ｉｎｓｕｌａｔｏｒ―Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ―Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
従来、大規模集積回路（ＬＳＩ:Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｅｄ  ｃｉｒｃｕｉｔ）の高集積化及び高速化に伴い、ＭＩＳＦＥＴ（以下、「ＭＩＳトランジスタ」という）の微細化が進められている。ＭＩＳトランジスタの微細化に伴い、ゲート絶縁膜の膜厚を薄膜化することが求められている。【０００３】
そこで、近年、ゲートリークを増加させることなく、ゲート絶縁膜の酸化膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ  Ｏｘｉｄｅ  Ｔｈｉｃｋｎｅｓｓ）を薄膜化するために、ゲート絶縁膜として、従来のシリコン酸化膜及びシリコン酸窒化膜に代えて、高誘電率絶縁膜を用いる手法が提案されている。「高誘電率絶縁膜」とは、酸化シリコン及び酸窒化シリコンよりも高い比誘電率を持つ誘電体からなる絶縁膜であり、誘電体として、例えば、ハフニウム（Ｈｆ）を含む金属酸化物等が挙げられる。【０００４】
ゲート絶縁膜として高誘電率絶縁膜を用い、ゲート電極として従来のポリシリコン膜のみを用いた場合、ＭＩＳトランジスタの閾値電圧を十分に低下させることができない。そこで、ゲート絶縁膜として、閾値電圧を調整するためのランタン（Ｌａ）又はアルミニウム（Ａｌ）等の金属を含む高誘電率絶縁膜を用い、ゲート電極として、金属含有膜又は金属含有膜とシリコン膜との積層膜を用いる技術が提案されている（例えば特許文献１参照）。ｎ型ＭＩＳトランジスタの場合、Ｌａを含むＨｆ系膜をゲート絶縁膜として用いることにより、ｎ型ＭＩＳトランジスタの閾値電圧を低くすることができる。一方、ｐ型ＭＩＳトランジスタの場合、Ａｌを含むＨｆ系膜をゲート絶縁膜として用いることにより、ｐ型ＭＩＳトランジスタの閾値電圧を低くすることができる。【０００５】
以下に、従来の半導体装置の構成について、図１０Ａ〜図１０Ｃを参照しながら説明する。図１０Ａは、従来の半導体装置の構成を示す平面図である。図１０Ｂは、従来の半導体装置の構成を示すゲート幅方向の断面図である。図１０Ｃは、従来の半導体装置の構成を示すゲート長方向の断面図である。具体的には、図１０Ｂは、図１０Ａに示す１０Ｂ−１０Ｂ線における断面図である。図１０Ｃにおける左側（ＮＴＲ）は、図１０Ａに示す１０ＣＮ−１０ＣＮ線における断面図である。図１０Ｃにおける右側（ＰＴＲ）は、図１０Ａに示す１０ＣＰ−１０ＣＰ線における断面図である。なお、図１０Ａにおいて、活性領域、ゲート絶縁膜における高誘電率絶縁膜及びゲート電極におけるシリコン膜のみを図示し、その他の構成要素の図示を省略している。【０００６】
図１０Ａ〜図１０Ｃに示すように、従来の半導体装置は、ｎ型ＭＩＳトランジスタと、ｐ型ＭＩＳトランジスタとを備えている。【０００７】
ｎ型ＭＩＳトランジスタは、半導体基板１０１におけるｎ型トランジスタ領域ＮＴＲに形成されたｐ型ウェル領域１０３ａと、半導体基板１０１（ｐ型ウェル領域１０３ａ）における素子分離領域１０２に囲まれた活性領域１０１ａとを有する。ｎ型ＭＩＳトランジスタは、活性領域１０１ａ上及び素子分離領域１０２上に形成されたゲート絶縁膜１０６ａと、ゲート絶縁膜１０６ａ上に形成されたゲート電極１０９ａとを有する。ｎ型ＭＩＳトランジスタは、活性領域１０１ａにおけるゲート電極１０９ａの側方下に形成されたｎ型エクステンション領域１１０ａと、ゲート電極１０９ａの側面上に形成されたサイドウォール１１１ａとを有する。ｎ型ＭＩＳトランジスタは、活性領域１０１ａにおけるサイドウォール１１１ａの外側方下に形成されたｎ型ソースドレイン領域１１２ａを有する。【０００８】
ゲート絶縁膜１０６ａは、シリコン酸化膜１０４ａと、Ｌａを含む高誘電率絶縁膜１０５ａとを有している。ゲート電極１０９ａは、窒化チタン膜（ＴｉＮ膜）１０７ａと、ポリシリコン膜１０８ａとを有している。【０００９】
ｐ型ＭＩＳトランジスタは、半導体基板１０１におけるｐ型トランジスタ領域ＰＴＲに形成されたｎ型ウェル領域１０３ｂと、半導体基板１０１（ｎ型ウェル領域１０３ｂ）における素子分離領域１０２に囲まれた活性領域１０１ｂとを有する。ｐ型ＭＩＳトランジスタは、活性領域１０１ｂ上及び素子分離領域１０２上に形成されたゲート絶縁膜１０６ｂと、ゲート絶縁膜１０６ｂ上に形成されたゲート電極１０９ｂとを有する。ｐ型ＭＩＳトランジスタは、活性領域１０１ｂにおけるゲート電極１０９ｂの側方下に形成されたｐ型エクステンション領域１１０ｂと、ゲート電極１０９ｂの側面上に形成されたサイドウォール１１１ｂとを有する。ｐ型ＭＩＳトランジスタは、活性領域１０１ｂにおけるサイドウォール１１１ｂの外側方下に形成されたｐ型ソースドレイン領域１１２ｂを有する。【００１０】
ゲート絶縁膜１０６ｂは、シリコン酸化膜１０４ｂと、Ａｌを含む高誘電率絶縁膜１０５ｂとを有している。ゲート電極１０９ｂは、ＴｉＮ膜１０７ｂと、ポリシリコン膜１０８ｂとを有している。【００１１】
ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタは、デュアルゲート電極を有するＣＭＩＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを構成している。活性領域１０１ａと活性領域１０１ｂとは、それらの間に素子分離部を挟んで、互いに分離されている。ゲート電極１０９ａとゲート電極１０９ｂとは、素子分離部上において、互いに接続して一体化形成されている。「素子分離部」とは、素子分離領域１０２における活性領域１０１ａと活性領域１０１ｂとの間に位置する部分をいう。【００１２】
図１０Ｂに示すように、高誘電率絶縁膜１０５ａのゲート幅方向の一側面１０５ａｘは、ゲート電極１０９ａのゲート幅方向の側面と一致している。高誘電率絶縁膜１０５ａのゲート幅方向の他側面１０５ａｙは、素子分離部の中央上に位置している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２０１０−２７２５９６号公報
【発明の概要】
【００１４】
ｎ型ＭＩＳトランジスタは、閾値電圧を調整するための例えばＬａ等の金属（以下、「ｎ型調整用金属」と称す）を含む高誘電率絶縁膜を有するゲート絶縁膜を有する。ｐ型ＭＩＳトランジスタは、閾値電圧を調整するための例えばＡｌ等の金属（以下、「ｐ型調整用金属」と称す）を含む高誘電率絶縁膜を有するゲート絶縁膜を有する。ｎ型ＭＩＳトランジスタ、及びｐ型ＭＩＳトランジスタの各々について、本願発明者が鋭意検討を重ねた結果、以下のことを新たに見出している。
【００１５】
半導体装置の微細化に伴い、ゲート幅を狭くすることが必要とされる。しかしながら、ｎ型ＭＩＳトランジスタの場合、ゲート幅が狭くなるに従って、ｎ型ＭＩＳトランジスタの閾値電圧が高くなるという問題が発生する。一方、ｐ型ＭＩＳトランジスタの場合、ゲート幅が狭くなるに従って、ｐ型ＭＩＳトランジスタの閾値電圧が僅かに高くなることはあるものの、ｎ型ＭＩＳトランジスタに比べて、閾値電圧が高くなる度合いが小さく、あまり問題視されない。
【００１６】
本発明は、ｎ型調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を備えたｎ型ＭＩＳトランジスタを有する半導体装置において、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【００１７】
ｎ型調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を有するｎ型ＭＩＳトランジスタの場合、ゲート幅が狭くなるに従って、ｎ型ＭＩＳトランジスタの閾値電圧が高くなる要因について、本願発明者が鋭意検討を重ねた結果、以下の知見を得ている。
【００１８】
高誘電率絶縁膜の形成後に行う熱処理（例えばソースドレイン注入領域に含まれる不純物を活性化させるための熱処理等）時に、酸素（例えば素子分離領域等に含まれる酸素）が、Ｌａを含む高誘電率絶縁膜及びＡｌを含む高誘電率絶縁膜中に拡散して、Ｌａ及びＡｌと反応する。
【００１９】
具体的には、ｎ型ＭＩＳトランジスタの場合、図１０Ｂに示すように、高誘電率絶縁膜１０５ａは、素子分離領域１０２に接して形成されている。このため、熱処理時に、高誘電率絶縁膜１０５ａにおける素子分離領域１０２と接触する部分を通じて、素子分離領域１０２に含まれる酸素が、高誘電率絶縁膜１０５ａに拡散して、高誘電率絶縁膜１０５ａに含まれるＬａと反応する。
【００２０】
ｐ型ＭＩＳトランジスタの場合、図１０Ｂに示すように、高誘電率絶縁膜１０５ｂは、素子分離領域１０２と接して形成されている。このため、熱処理時に、高誘電率絶縁膜１０５ｂにおける素子分離領域１０２と接触する部分を通じて、素子分離領域１０２に含まれる酸素が、高誘電率絶縁膜１０５ｂに拡散して、高誘電率絶縁膜１０５ｂに含まれるＡｌと反応する。
【００２１】
Ｌａを含む高誘電率絶縁膜中に拡散する酸素拡散量は、Ｌａを含む高誘電率絶縁膜が素子分離領域と接触する接触面積に依存し、接触面積が大きくなるに従って、酸素拡散量が増加する。同様に、Ａｌを含む高誘電率絶縁膜中に拡散する酸素拡散量は、Ａｌを含む高誘電率絶縁膜が素子分離領域と接触する接触面積に依存し、接触面積が大きくなるに従って、酸素拡散量が増加する。
【００２２】
Ｌａを含む高誘電率絶縁膜は、Ａｌを含む高誘電率絶縁膜に比べて酸素が拡散し易い。これは、以下の理由による。
【００２３】
Ｌａ酸化物の標準生成自由エネルギーは、−３２２ｋｃａｌであり、Ａｌ酸化物の標準生成自由エネルギーは、−２６７ｋｃａｌである。このように、Ｌａ酸化物の標準生成自由エネルギーは、Ａｌ酸化物の標準生成自由エネルギーに比べて負に大きい。このことから判るように、ＬａはＡｌに比べて酸素と反応し易い。よって、Ｌａを含む高誘電率絶縁膜は、Ａｌを含む高誘電率絶縁膜に比べて酸素が拡散し易い。「Ｌａ酸化物（又はＡｌ酸化物）の標準生成自由エネルギー」とは、Ｌａ（又はＡｌ）からＬａ酸化物（又はＡｌ酸化物）を生成するときの自由エネルギーの変化量をいう。即ち、反応後のＬａ酸化物（又はＡｌ酸化物）の自由エネルギーから、反応前のＬａ（又はＡｌ）の自由エネルギーを差し引いた変化量をいう。
【００２４】
従って、Ｌａを含む高誘電率絶縁膜中に拡散する酸素拡散量は、Ａｌを含む高誘電率絶縁膜中に拡散する酸素拡散量に比べて多い。
【００２５】
酸素が、Ｌａを含む高誘電率絶縁膜中に拡散して、Ｌａと反応すると、ｎ型ＭＩＳトランジスタの閾値電圧が高くなる。
【００２６】
具体的には、ｎ型ＭＩＳトランジスタの場合、熱処理時に、高誘電率絶縁膜１０５ａにおける素子分離領域１０２と接触する部分を通じて、素子分離領域１０２に含まれる酸素が、高誘電率絶縁膜１０５ａに拡散する。そして、高誘電率絶縁膜１０５ａに含まれるＬａと反応する。これにより、ゲート絶縁膜１０６ａにおける活性領域１０１ａ上に形成された部分（以下、「活性領域対応部分」と称す）における、素子分離領域１０２の近傍に位置する部分が負の電荷を帯びた状態となる。言い換えれば、活性領域対応部分におけるゲート幅方向の両端部が、負の電荷を帯びた状態となる。これにより、活性領域１０１ａの表面における、ゲート絶縁膜１０６ａにおける負の電荷を帯びた部分の直下に位置する部分、言い換えれば、活性領域１０１ａの表面におけるゲート幅方向の両端部に、正孔が誘起される。その結果、ｎ型ＭＩＳトランジスタにおける正孔が誘起された部分の閾値電圧が局所的に高くなり、延いては、ｎ型ＭＩＳトランジスタ全体の閾値電圧が高くなる。
【００２７】
ゲート幅が狭くなるに従って、活性領域対応部分における負の電荷を帯びた部分が占める割合（負の電荷を帯びた部分／活性領域対応部分）が高くなる。言い換えれば、活性領域１０１ａの表面における正孔が誘起された部分が占める割合（正孔が誘起された部分／活性領域１０１ａの表面）が高くなる。そのため、ｎ型ＭＩＳトランジスタの閾値電圧が高くなる。「ゲート幅」とは、活性領域１０１ａの表面のゲート幅方向の幅をいう。
【００２８】
ｐ型ＭＩＳトランジスタの場合、熱処理時に、高誘電率絶縁膜１０５ｂにおける素子分離領域１０２と接触する部分を通じて、素子分離領域１０２に含まれる酸素が、高誘電率絶縁膜１０５ｂに拡散して、高誘電率絶縁膜１０５ｂに含まれるＡｌと反応する。しかしながら、Ｌａを含む高誘電率絶縁膜中に拡散する酸素拡散量は、Ａｌを含む高誘電率絶縁膜中に拡散する酸素拡散量に比べて多い。言い換えれば、ｐ型ＭＩＳトランジスタの場合、ｎ型ＭＩＳトランジスタの場合に比べて、高誘電率絶縁膜中に拡散する酸素拡散量が少ない。このため、ｐ型ＭＩＳトランジスタの閾値電圧は僅かに高くなることはあるものの、ｎ型ＭＩＳトランジスタに比べて、閾値電圧が高くなる度合いが小さい。
【００２９】
本発明は、本願発明者が得た以上の知見に基づいて成されたものである。具体的には、本発明に係る半導体装置は、ｎ型ＭＩＳトランジスタを備えた半導体装置である。ｎ型ＭＩＳトランジスタは、半導体基板における素子分離領域に囲まれた第１の活性領域を有する。ｎ型ＭＩＳトランジスタは、第１の活性領域上及び素子分離領域上に形成され、第１の調整用金属を含む第１の高誘電率絶縁膜を有する第１のゲート絶縁膜を有する。ｎ型ＭＩＳトランジスタは、第１のゲート絶縁膜上に形成された第１のゲート電極を有する。第１の高誘電率絶縁膜は、第１の活性領域のゲート幅方向の一端に隣接する素子分離領域における第１の素子分離部上に突き出している一端部を有する。第１の高誘電率絶縁膜のゲート幅方向の一側面は、第１の素子分離部上に位置する。第１のゲート電極は、第１の素子分離部上に突き出している端部を有する。第１の高誘電率絶縁膜における一端部が第１の素子分離部上に突き出す突き出し量は、第１のゲート電極における端部が第１の素子分離部上に突き出す突き出し量に比べて小さい。
【００３０】
これにより、第１の高誘電率絶縁膜が素子分離領域上に突き出す突き出し量を小さくすることができるため、従来のｎ型ＭＩＳトランジスタに比べて、第１の高誘電率絶縁膜が素子分離領域と接触する接触面積を小さくすることができる。このため、素子分離領域に含まれる酸素が第１の高誘電率絶縁膜中に拡散する酸素拡散量を低減することができる。従って、半導体装置の微細化に伴い、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止することができる。
【００３１】
本発明に係る半導体装置において、第１の調整用金属はランタンであることが好ましい。
【００３２】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１の高誘電率絶縁膜における一端部が第１の素子分離部上に突き出す突き出し量は、１０ｎｍ以上で且つ５０ｎｍ以下である。第１のゲート電極における端部が第１の素子分離部上に突き出す突き出し量は、６０ｎｍ以上で且つ１５０ｎｍ以下である。
【００３３】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、半導体装置は、ｐ型ＭＩＳトランジスタをさらに有する。ｐ型ＭＩＳトランジスタは、半導体基板における素子分離領域に囲まれ、第１の活性領域との間に第１の活性領域のゲート幅方向の他端に隣接する素子分離領域における第２の素子分離部を挟んで設けられた第２の活性領域を有する。ｐ型ＭＩＳトランジスタは、第２の活性領域上及び素子分離領域上に形成され、第２の調整用金属を含む第２の高誘電率絶縁膜を有する第２のゲート絶縁膜を有する。ｐ型ＭＩＳトランジスタは、第２のゲート絶縁膜上に形成された第２のゲート電極を有する。第１のゲート電極と第２のゲート電極とは、第２の素子分離部上において、互いに接続している。
【００３４】
本発明に係る半導体装置において、第２の調整用金属はアルミニウムであることが好ましい。
【００３５】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１の高誘電率絶縁膜は、第２の素子分離部上に突き出している他端部を有する。第１の高誘電率絶縁膜のゲート幅方向の他側面は、第２の素子分離部上に位置する。第１の活性領域のゲート幅方向の他端から第１の高誘電率絶縁膜のゲート幅方向の他側面までの距離は、第２の活性領域のゲート幅方向の他端から第１の高誘電率絶縁膜のゲート幅方向の他側面までの距離に比べて小さい。
【００３６】
このようにすると、第１の高誘電率絶縁膜における他端部が第２の素子分離部上に突き出す突き出し量を、第１の活性領域のゲート幅方向の他端から第２の素子分離部の中央までの距離に比べて小さくすることができる。これにより、第１の高誘電率絶縁膜が素子分離領域上に突き出す突き出し量をさらに小さくすることができる。
【００３７】
さらに好ましくは、本発明に係る半導体装置において、第１の高誘電率絶縁膜における他端部が第２の素子分離部上に突き出す突き出し量は、第１の高誘電率絶縁膜における一端部が第１の素子分離部上に突き出す突き出し量と同じ（「同程度」も含む）である。
【００３８】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第２の高誘電率絶縁膜は、第１の部分を有する。第１の部分は、第２の素子分離部上、第２の活性領域上、及び第２の活性領域のゲート幅方向の一端に隣接する素子分離領域における第３の素子分離部上に形成される。第１の部分は、第２の素子分離部上において、第１の高誘電率絶縁膜における他端部と隣接している。
【００３９】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第２の高誘電率絶縁膜は、第２の部分を有する。第２の部分は、第１の素子分離部と第１のゲート電極における端部との間に形成される。第２の部分は、第１の素子分離部上において、第１の高誘電率絶縁膜における一端部と隣接している。
【００４０】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１のゲート電極は、第１のゲート絶縁膜上に形成された金属含有膜と、金属含有膜上に形成されたシリコン膜とを有する。金属含有膜における端部が第１の素子分離部上に突き出す突き出し量とシリコン膜における端部が第１の素子分離部上に突き出す突き出し量とは、同じ（「同程度」も含む）である。
【００４１】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第２の高誘電率絶縁膜は、第２の活性領域のゲート幅方向の一端に隣接する素子分離領域における第３の素子分離部上に突き出している一端部を有する。第２のゲート電極は、第３の素子分離部上に突き出している端部を有する。第２の高誘電率絶縁膜における一端部が第３の素子分離部上に突き出す突き出し量は、第２のゲート電極における端部が第３の素子分離部上に突き出す突き出し量に比べて小さい。
【００４２】
これにより、第２の高誘電率絶縁膜が素子分離領域上に突き出す突き出し量を小さくすることができるため、従来のｐ型ＭＩＳトランジスタに比べて、第２の高誘電率絶縁膜が素子分離領域と接触する接触面積を小さくすることができる。このため、素子分離領域に含まれる酸素が第２の高誘電率絶縁膜中に拡散する酸素拡散量を低減することができる。従って、ｐ型ＭＩＳトランジスタの閾値電圧が僅かに高くなることを防止することができる。
【００４３】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１の高誘電率絶縁膜は、第２の素子分離部上に突き出している他端部を有する。第２の高誘電率絶縁膜は、第２の活性領域のゲート幅方向の他端に隣接する第２の素子分離部上に突き出している他端部を有する。第１の高誘電率絶縁膜における他端部と第２の高誘電率絶縁膜における他端部とは、第２の素子分離部上において、互いに離間している。
【００４４】
さらに好ましくは、本発明に係る半導体装置において、第１のゲート電極は、第１の高誘電率絶縁膜の上面、及び第１の高誘電率絶縁膜のゲート幅方向の一側面を覆うように形成され、第１の高誘電率絶縁膜のゲート幅方向の一側面は、第１のゲート電極と接している。
【００４５】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１のゲート電極は、第１のゲート絶縁膜上に形成された金属含有膜と、金属含有膜上に形成されたシリコン膜とを有する。金属含有膜における端部が第１の素子分離部上に突き出す突き出し量とシリコン膜における端部が第１の素子分離部上に突き出す突き出し量とは、同じ（「同程度」も含む）である。金属含有膜は、第１の高誘電率絶縁膜の上面、及び第１の高誘電率絶縁膜のゲート幅方向の一側面を覆うように形成される。第１の高誘電率絶縁膜のゲート幅方向の一側面は、金属含有膜と接している。
【００４６】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１のゲート電極は、第１のゲート絶縁膜上に形成された金属含有膜と、金属含有膜上に形成されたシリコン膜とを有する。金属含有膜における端部が第１の素子分離部上に突き出す突き出し量は、シリコン膜における端部が第１の素子分離部上に突き出す突き出し量に比べて小さい。
【００４７】
さらに好ましくは、本発明に係る半導体装置において、金属含有膜における端部が第１の素子分離部上に突き出す突き出し量は、第１の高誘電率絶縁膜における一端部が第１の素子分離部上に突き出す突き出し量と同じ（「同程度」も含む）である。
【００４８】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、シリコン膜は、金属含有膜の上面、第１の素子分離部上に位置する金属含有膜のゲート幅方向の一側面、及び第１の高誘電率絶縁膜のゲート幅方向の一側面を覆うように形成される。第１の高誘電率絶縁膜のゲート幅方向の一側面及び金属含有膜のゲート幅方向の一側面は、シリコン膜と接している。
【００４９】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置において、第１のゲート電極は、第１のゲート絶縁膜上に形成された第１の金属含有膜と、第１の金属含有膜上に形成された第１のシリコン膜とを有する。第２のゲート電極は、第２のゲート絶縁膜上に形成された第２の金属含有膜と、第２の金属含有膜上に形成された第２のシリコン膜とを有する。第１のシリコン膜と第２のシリコン膜とは、第２の素子分離部上において、互いに接続して一体化形成されている。第１の金属含有膜と第２の金属含有膜とは、第２の素子分離部上において、互いに接続せずに離間している。
【００５０】
本発明に係る半導体装置の製造方法は、半導体基板における第１の活性領域上に第１のゲート絶縁膜を介して形成された第１のゲート電極を有するｎ型ＭＩＳトランジスタを有する半導体装置の製造方法である。半導体装置の製造方法は、半導体基板に素子分離領域に囲まれた第１の活性領域を形成する工程（ａ）を有する。半導体装置の製造方法は、第１の活性領域上及び素子分離領域上に、第１の調整用金属を含む第１の高誘電率絶縁膜を有する第１のゲート絶縁膜を形成する工程（ｂ）を有する。半導体装置の製造方法は、第１のゲート絶縁膜上に第１のゲート電極を形成する工程（ｃ）を有する。工程（ｂ）において、第１の高誘電率絶縁膜は、第１の活性領域のゲート幅方向の一端に隣接する素子分離領域における第１の素子分離部上に突き出している一端部を有する。工程（ｃ）において、第１のゲート電極は、第１の素子分離部上に突き出している端部を有する。第１の高誘電率絶縁膜における一端部が第１の素子分離部上に突き出す突き出し量は、第１のゲート電極における端部が第１の素子分離部上に突き出す突き出し量に比べて小さい。
【００５１】
これにより、第１の高誘電率絶縁膜が素子分離領域上に突き出す突き出し量を小さくすることができるため、従来のｎ型ＭＩＳトランジスタに比べて、第１の高誘電率絶縁膜が素子分離領域と接触する接触面積を小さくすることができる。このため、第１の高誘電率絶縁膜の形成後に行う熱処理（例えばソースドレイン注入領域に含まれる不純物を活性化させるための熱処理等）時に、素子分離領域に含まれる酸素が第１の高誘電率絶縁膜中に拡散する酸素拡散量を低減することができる。従って、半導体装置の微細化に伴い、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止することができる。
【００５２】
さらに好ましくは、以下の構成とする。すなわち、本発明に係る半導体装置の製造方法において、半導体装置は、半導体基板における第２の活性領域上に第２のゲート絶縁膜を介して形成された第２のゲート電極を有するｐ型ＭＩＳトランジスタをさらに有する。工程（ａ）は、半導体基板における素子分離領域に囲まれ、第１の活性領域との間に第１の活性領域のゲート幅方向の他端に隣接する素子分離領域における第２の素子分離部を挟んで設けられた第２の活性領域を形成する工程を含む。工程（ｂ）は、第２の活性領域上及び素子分離領域上に、第２の調整用金属を含む第２の高誘電率絶縁膜を有する第２のゲート絶縁膜を形成する工程を含む。工程（ｃ）は、第２のゲート絶縁膜上に第２のゲート電極を形成する工程を含む。工程（ｃ）において、第１のゲート電極と第２のゲート電極とは、第２の素子分離部上において、互いに接続している。
【００５３】
本発明に係る半導体装置及びその製造方法によると、半導体装置の微細化に伴い、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止することができる。
【図面の簡単な説明】
【００５４】
【図１Ａ】図１Ａは、本発明の第１の実施形態に係る半導体装置の構成を示す平面図である。
【図１Ｂ】図１Ｂは、本発明の第１の実施形態に係る半導体装置の構成を示すゲート幅方向の断面図である。
【図１Ｃ】図１Ｃは、本発明の第１の実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。
【図２Ａ】図２Ａは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図２Ｂ】図２Ｂは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図２Ｃ】図２Ｃは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図３Ａ】図３Ａは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図３Ｂ】図３Ｂは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図３Ｃ】図３Ｃは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図４Ａ】図４Ａは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の断面図である。
【図４Ｂ】図４Ｂは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の断面図である。
【図４Ｃ】図４Ｃは、本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の断面図である。
【図５Ａ】図５Ａは、本発明の第２の実施形態に係る半導体装置の構成を示す平面図である。
【図５Ｂ】図５Ｂは、本発明の第２の実施形態に係る半導体装置の構成を示すゲート幅方向の断面図である。
【図５Ｃ】図５Ｃは、本発明の第２の実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。
【図６Ａ】図６Ａは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図６Ｂ】図６Ｂは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図６Ｃ】図６Ｃは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図７Ａ】図７Ａは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図７Ｂ】図７Ｂは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図７Ｃ】図７Ｃは、本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図８Ａ】図８Ａは、本発明の第３の実施形態に係る半導体装置の構成を示す平面図である。
【図８Ｂ】図８Ｂは、本発明の第３の実施形態に係る半導体装置の構成を示すゲート幅方向の断面図である。
【図８Ｃ】図８Ｃは、本発明の第３の実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。
【図９Ａ】図９Ａは、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図９Ｂ】図９Ｂは、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図９Ｃ】図９Ｃは、本発明の第３の実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。
【図１０Ａ】図１０Ａは、従来の半導体装置の構成を示す平面図である。
【図１０Ｂ】図１０Ｂは、従来の半導体装置の構成を示すゲート幅方向の断面図である。
【図１０Ｃ】図１０Ｃは、従来の半導体装置の構成を示すゲート長方向の断面図である。
【発明を実施するための形態】
【００５５】
以下に、本発明の各実施形態について、図面を参照しながら説明する。
【００５６】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の構成について、図１Ａ〜図１Ｃを参照しながら説明する。図１Ａは、本実施形態に係る半導体装置の構成を示す平面図である。図１Ｂは、本実施形態に係る半導体装置の構成を示すゲート幅方向の断面図である。図１Ｃは、本実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。具体的には、図１Ｂは、図１Ａに示す１Ｂ−１Ｂ線における断面図である。図１Ｃにおける左側（ＮＴＲ）は、図１Ａに示す１ＣＮ−１ＣＮ線における断面図である。図１Ｃにおける右側（ＰＴＲ）は、図１Ａに示す１ＣＰ−１ＣＰ線における断面図である。なお、図１Ａにおいて、活性領域、ゲート絶縁膜における高誘電率絶縁膜及びゲート電極におけるシリコン膜のみを図示し、その他の構成要素の図示を省略している。
【００５７】
図１Ａ〜図１Ｃに示すように、本実施形態に係る半導体装置は、ｎ型ＭＩＳトランジスタと、ｐ型ＭＩＳトランジスタとを有する。
【００５８】
ｎ型ＭＩＳトランジスタは、半導体基板１１におけるｎ型トランジスタ領域ＮＴＲに形成されたｐ型ウェル領域１３ａと、半導体基板１１（ｐ型ウェル領域１３ａ）における素子分離領域１２に囲まれた活性領域１１ａとを有する。ｎ型ＭＩＳトランジスタは、活性領域１１ａ上及び素子分離領域１２上に形成されたゲート絶縁膜１６ａと、ゲート絶縁膜１６ａ上に形成されたゲート電極１９ａとを有する。ｎ型ＭＩＳトランジスタは、活性領域１１ａにおけるゲート電極１９ａの側方下に形成されたｎ型エクステンション領域２１ａと、ゲート電極１９ａの側面上に形成された断面形状がＩ字状のオフセットスペーサ２０ａとを有する。ｎ型ＭＩＳトランジスタは、ゲート電極１９ａの側面上にオフセットスペーサ２０ａを介して形成されたサイドウォール２４ａと、活性領域１１ａにおけるサイドウォール２４ａの外側方下に形成されたｎ型ソースドレイン領域２５ａとを有する。
【００５９】
ゲート絶縁膜１６ａは、活性領域１１ａ上に接して形成された下地膜１４ａと、下地膜１４ａ上及び素子分離領域１２上に形成され且つｎ型調整用金属（例えばＬａ）を含む高誘電率絶縁膜１５ａとを有している。ゲート電極１９ａは、ゲート絶縁膜１６ａ上に形成された金属含有膜１７ａと、金属含有膜１７ａ上に形成されたシリコン膜１８ａとを有している。サイドウォール２４ａは、断面形状がＬ字状の内側サイドウォール２２ａと、内側サイドウォール２２ａ上に形成された外側サイドウォール２３ａとを有している。
【００６０】
ｐ型ＭＩＳトランジスタは、半導体基板１１におけるｐ型トランジスタ領域ＰＴＲに形成されたｎ型ウェル領域１３ｂと、半導体基板１１（ｎ型ウェル領域１３ｂ）における素子分離領域１２に囲まれた活性領域１１ｂとを有する。ｐ型ＭＩＳトランジスタは、活性領域１１ｂ上及び素子分離領域１２上に形成されたゲート絶縁膜１６ｂと、ゲート絶縁膜１６ｂ上に形成されたゲート電極１９ｂとを有する。ｐ型ＭＩＳトランジスタは、活性領域１１ｂにおけるゲート電極１９ｂの側方下に形成されたｐ型エクステンション領域２１ｂと、ゲート電極１９ｂの側面上に形成された断面形状がＩ字状のオフセットスペーサ２０ｂとを有する。ｐ型ＭＩＳトランジスタは、ゲート電極１９ｂの側面上にオフセットスペーサ２０ｂを介して形成されたサイドウォール２４ｂと、活性領域１１ｂにおけるサイドウォール２４ｂの外側方下に形成されたｐ型ソースドレイン領域２５ｂとを有する。
【００６１】
ゲート絶縁膜１６ｂは、活性領域１１ｂ上に接して形成された下地膜１４ｂと、下地膜１４ｂ上及び素子分離領域１２上に形成され且つｐ型調整用金属（例えばＡｌ）を含む高誘電率絶縁膜１５ｂとを有している。ゲート電極１９ｂは、ゲート絶縁膜１６ｂ上に形成された金属含有膜１７ｂと、金属含有膜１７ｂ上に形成されたシリコン膜１８ｂとを有している。サイドウォール２４ｂは、断面形状がＬ字状の内側サイドウォール２２ｂと、内側サイドウォール２２ｂ上に形成された外側サイドウォール２３ｂとを有している。
【００６２】
図１Ｂに示すように、素子分離領域１２は、第１の素子分離部１２Ｘと、第２の素子分離部１２Ｙと、第３の素子分離部１２Ｚとを有している。
【００６３】
本明細書において、素子分離領域１２における「第２の素子分離部１２Ｙ」とは、活性領域１１ａと活性領域１１ｂとの間に位置する部分をいう。素子分離領域１２における「第１の素子分離部１２Ｘ」とは、活性領域１１ａを挟んで第２の素子分離部１２Ｙと対向する部分をいう。素子分離領域１２における「第３の素子分離部１２Ｚ」とは、活性領域１１ｂを挟んで第２の素子分離部１２Ｙと対向する部分をいう。
【００６４】
ｎ型ＭＩＳトランジスタ及びｐ型ＭＩＳトランジスタは、デュアルゲート電極を有するＣＭＩＳトランジスタを構成している。
【００６５】
活性領域１１ａと活性領域１１ｂとは、それらの間に第２の素子分離部１２Ｙを挟んで、互いに分離されている。
【００６６】
ゲート電極１９ａとゲート電極１９ｂとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。具体的には、金属含有膜１７ａと金属含有膜１７ｂとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。シリコン膜１８ａとシリコン膜１８ｂとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。
【００６７】
オフセットスペーサ２０ａとオフセットスペーサ２０ｂとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。サイドウォール２４ａとサイドウォール２４ｂとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。
【００６８】
本実施形態では、説明を判り易くするために、一体化形成された金属含有膜１７ａ及び金属含有膜１７ｂのうち、ｎ型トランジスタ領域ＮＴＲ（即ち、第２の素子分離部１２Ｙの中央よりも左側）に形成された部分を、金属含有膜１７ａとする。ｐ型トランジスタ領域ＰＴＲ（即ち、第２の素子分離部１２Ｙの中央よりも右側）に形成された部分を、金属含有膜１７ｂとする。しかし、説明をわかりやすくするために区別したに過ぎず（図１Ｂに示す点線参照）、金属含有膜１７ａと金属含有膜１７ｂとの間に、明確な境界は存在していない。同様に、シリコン膜１８ａとシリコン膜１８ｂとの間、オフセットスペーサ２０ａとオフセットスペーサ２０ｂとの間、及びサイドウォール２４ａとサイドウォール２４ｂとの間に、明確な境界は存在していない。
【００６９】
高誘電率絶縁膜１５ａは、活性領域１１ａ（下地膜１４ａ）上及び第１、第２の素子分離部１２Ｘ、１２Ｙ上に形成されている。高誘電率絶縁膜１５ａは、第１の素子分離部１２Ｘ上に突き出す一端部、及び第２の素子分離部１２Ｙ上に突き出す他端部を有している。高誘電率絶縁膜１５ａのゲート幅方向の一側面１５ａｘは、第１の素子分離部１２Ｘ上に位置している。一方、高誘電率絶縁膜１５ａのゲート幅方向の他側面１５ａｙは、第２の素子分離部１２Ｙ上に位置している。
【００７０】
高誘電率絶縁膜１５ｂは、活性領域１１ｂ（下地膜１４ｂ）上及び第２、第３の素子分離部１２Ｙ、１２Ｚ上に形成された第１の部分１５ｂ１（特に、図１Ａ参照）を有する。高誘電率絶縁膜１５ｂは、第１の素子分離部１２Ｘとゲート電極１９ａとの間に形成された第２の部分１５ｂ２（特に、図１Ａ参照）を有している。
【００７１】
高誘電率絶縁膜１５ｂにおける第１の部分１５ｂ１と、高誘電率絶縁膜１５ｂにおける第２の部分１５ｂ２との間には、高誘電率絶縁膜１５ａが挟み込まれている。高誘電率絶縁膜１５ｂにおける第１の部分１５ｂ１は、高誘電率絶縁膜１５ａとオフセットスペーサ２０ｂとの間に挟み込まれている。高誘電率絶縁膜１５ｂにおける第２の部分１５ｂ２は、高誘電率絶縁膜１５ａとオフセットスペーサ２０ａとの間に挟み込まれている。
【００７２】
高誘電率絶縁膜１５ｂにおける第１の部分１５ｂ１は、第２の素子分離部１２Ｙ上において、高誘電率絶縁膜１５ａにおける他端部と隣接している。高誘電率絶縁膜１５ｂにおける第２の部分１５ｂ２は、第１の素子分離部１２Ｘ上において、高誘電率絶縁膜１５ａにおける一端部と隣接している。高誘電率絶縁膜１５ａのゲート幅方向の他側面１５ａｙは、高誘電率絶縁膜１５ｂにおける第１の部分１５ｂ１と接している。高誘電率絶縁膜１５ａのゲート幅方向の一側面１５ａｘは、高誘電率絶縁膜１５ｂにおける第２の部分１５ｂ２と接している。
【００７３】
ゲート電極１９ａは、第１の素子分離部１２Ｘ上に突き出す端部を有している。ゲート電極１９ｂは、第３の素子分離部１２Ｚ上に突き出す端部を有している。ゲート電極１９ａのゲート幅方向の側面１９ａｘは、第１の素子分離部１２Ｘ上に位置している。ゲート電極１９ｂのゲート幅方向の側面１９ｂｘは、第３の素子分離部１２Ｚ上に位置している。
【００７４】
一体化形成された金属含有膜１７ａ及び金属含有膜１７ｂは、高誘電率絶縁膜１５ａの上面上、及び高誘電率絶縁膜１５ｂの上面上に形成されている。高誘電率絶縁膜１５ｂは、第１の部分１５ｂ１と第２の部分１５ｂ２との間に高誘電率絶縁膜１５ａを挟み込むように形成されている。一体化形成された金属含有膜１７ａ及び金属含有膜１７ｂのゲート幅方向の両側面のうち、一方の側面は、オフセットスペーサ２０ａと接している。他方の側面は、オフセットスペーサ２０ｂと接している。
【００７５】
一体化形成されたシリコン膜１８ａ及びシリコン膜１８ｂは、一体化形成された金属含有膜１７ａ及び金属含有膜１７ｂの上面上に形成されている。
【００７６】
デュアルゲート電極は、一体化形成されたゲート電極１９ａ及びゲート電極１９ｂを有する。デュアルゲート電極におけるゲート幅方向の両端部のうち、一方の端部と第１の素子分離部１２Ｘとの間には、高誘電率絶縁膜１５ｂにおける第２の部分１５ｂ２が介在している。他方の端部と第３の素子分離部１２Ｚとの間、及びデュアルゲート電極におけるｐｎ境界部と第２の素子分離部１２Ｙとの間には、高誘電率絶縁膜１５ｂにおける第１の部分１５ｂ１の一部が介在している。デュアルゲート電極における「ｐｎ境界部」とは、第２の素子分離部１２Ｙ上に形成された部分をいう。
【００７７】
高誘電率絶縁膜１５ａにおける一端部が第１の素子分離部１２Ｘ上に突き出す突き出し量（以下、「高誘電率絶縁膜１５ａにおける一端部の突き出し量」と称す）は、ゲート電極１９ａにおける端部が第１の素子分離部１２Ｘ上に突き出す突き出し量（以下、「ゲート電極１９ａにおける端部の突き出し量」と称す）に比べて小さい。
【００７８】
本明細書において、「高誘電率絶縁膜１５ａにおける一端部の突き出し量」とは、活性領域１１ａのゲート幅方向の一端から、高誘電率絶縁膜１５ａのゲート幅方向の一側面１５ａｘまでの距離をいう。「ゲート電極１９ａにおける端部の突き出し量」とは、活性領域１１ａのゲート幅方向の一端から、ゲート電極１９ａのゲート幅方向の側面１９ａｘまでの距離をいう。活性領域１１ａのゲート幅方向の「一端」とは、第１の素子分離部１２Ｘと隣接する端をいう。
【００７９】
高誘電率絶縁膜１５ａにおける一端部の突き出し量と、高誘電率絶縁膜１５ａにおける他端部が第２の素子分離部１２Ｙ上に突き出す突き出し量（以下、「高誘電率絶縁膜１５ａにおける他端部の突き出し量」と称す）とは、例えば同じ（「同程度」も含む）である。
【００８０】
本明細書において、「高誘電率絶縁膜１５ａにおける他端部の突き出し量」とは、活性領域１１ａのゲート幅方向の他端から、高誘電率絶縁膜１５ａのゲート幅方向の他側面１５ａｙまでの距離をいう。活性領域１１ａのゲート幅方向の「他端」とは、第２の素子分離部１２Ｙと隣接する端をいう。
【００８１】
高誘電率絶縁膜１５ａにおける一端部の突き出し量及び高誘電率絶縁膜１５ａにおける他端部の突き出し量は、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。ゲート電極１９ａにおける端部の突き出し量は、例えば６０ｎｍ以上で且つ１５０ｎｍ以下である。
【００８２】
活性領域１１ａのゲート幅方向の他端から高誘電率絶縁膜１５ａのゲート幅方向の他側面１５ａｙまでの距離（言い換えれば、高誘電率絶縁膜１５ａにおける他端部の突き出し量）は、活性領域１１ｂのゲート幅方向の他端から高誘電率絶縁膜１５ａのゲート幅方向の他側面１５ａｙまでの距離に比べて小さい。言い換えれば、高誘電率絶縁膜１５ａにおける他端部の突き出し量は、活性領域１１ａのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に比べて小さい。
【００８３】
本明細書において、活性領域１１ｂのゲート幅方向の「他端」とは、第２の素子分離部１２Ｙと隣接する端をいう。
【００８４】
金属含有膜１７ａにおける端部が第１の素子分離部１２Ｘ上に突き出す突き出し量と、シリコン膜１８ａにおける端部が第１の素子分離部１２Ｘ上に突き出す突き出し量とは、例えば同じ（「同程度」も含む）である。金属含有膜１７ｂにおける端部が第３の素子分離部１２Ｚ上に突き出す突き出し量と、シリコン膜１８ｂにおける端部が第３の素子分離部１２Ｚ上に突き出す突き出し量とは、例えば同じ（「同程度」も含む）である。
【００８５】
本実施形態に係る半導体装置によると、ゲート電極１９ａにおける端部の突き出し量に依存することなく、ゲート電極１９ａにおける端部の突き出し量に比べて、高誘電率絶縁膜１５ａにおける一端部の突き出し量を小さくすることができる。さらに、高誘電率絶縁膜１５ａにおける他端部の突き出し量は、活性領域１１ａのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に依存しない。そのため、活性領域１１ａのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に比べて、高誘電率絶縁膜１５ａにおける他端部の突き出し量を小さくすることができる。
【００８６】
これにより、高誘電率絶縁膜１５ａが素子分離領域１２上に突き出す突き出し量を小さくすることができる。このため、図１０Ａ〜図１０Ｃに示すような従来のｎ型ＭＩＳトランジスタに比べて、高誘電率絶縁膜１５ａが素子分離領域１２と接触する接触面積を小さくすることができる。このため、素子分離領域１２に含まれる酸素が高誘電率絶縁膜１５ａ中に拡散する酸素拡散量を低減することができる。従って、半導体装置の微細化に伴い、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止することができる。
【００８７】
なお、本実施形態の場合、図１０Ａ〜図１０Ｃに示すような従来のｐ型ＭＩＳトランジスタに比べて、高誘電率絶縁膜１５ｂが素子分離領域１２と接触する接触面積が大きくなる。しかしながら、既述の通り、ｐ型ＭＩＳトランジスタの場合、ｎ型ＭＩＳトランジスタの場合に比べて、高誘電率絶縁膜中に拡散する酸素拡散量が少ない。このため、ｐ型ＭＩＳトランジスタの閾値電圧が僅かに高くなるに留まる。
【００８８】
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図２Ａ〜図２Ｃ、図３Ａ〜図３Ｃ及び図４Ａ〜図４Ｃを参照しながら説明する。図２Ａ〜図３Ｃは、本実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。図４Ａ〜図４Ｃは、本実施形態に係る半導体装置の製造方法を工程順に示すゲート長方向の断面図である。図３Ａ〜図３Ｃに示す工程は、それぞれ、図４Ａ〜図４Ｃに示す工程と対応している。
【００８９】
まず、図２Ａに示すように、例えばシリコンからなる半導体基板１１に、例えば酸化シリコン（ＳｉＯ２）からなる素子分離領域１２を形成する。これにより、半導体基板１１におけるｎ型トランジスタ領域ＮＴＲには、素子分離領域１２に囲まれた活性領域１１ａが形成される。それと共に、半導体基板１１におけるｐ型トランジスタ領域ＰＴＲには、素子分離領域１２に囲まれた活性領域１１ｂが形成される。ゲート幅方向の断面図において、活性領域１１ａ及び活性領域１１ｂによって素子分離領域１２は第１の素子分離部１２Ｘ、第２の素子分離部１２Ｙ、第３の素子分離部１２Ｚに区別することができる。その後、半導体基板１１におけるｎ型トランジスタ領域ＮＴＲに、ｐ型ウェル領域１３ａを形成する。一方、半導体基板１１におけるｐ型トランジスタ領域ＰＴＲに、ｎ型ウェル領域１３ｂを形成する。
【００９０】
次に、半導体基板１１の表面を熱酸化する。これにより、活性領域１１ａ上に、酸化シリコンからなる下地膜１４Ａを形成する。それと共に、活性領域１１ｂ上に、酸化シリコンからなる下地膜１４Ｂを形成する。その後、半導体基板１１上の全面に、高誘電率絶縁膜１５Ｘ、ｐ型調整用金属を含むｐ型調整用金属膜１５Ｙ及び保護膜３１を順次形成する。下地膜１４Ａ、１４Ｂの膜厚は、例えば０．８ｎｍ〜１．２ｎｍ程度である。高誘電率絶縁膜１５Ｘの膜厚は、例えば１ｎｍ〜２ｎｍ程度である。ｐ型調整用金属膜１５Ｙの膜厚は、例えば０．８ｎｍ〜１．５ｎｍ程度である。保護膜３１の膜厚は、例えば５ｎｍ〜２０ｎｍ程度である。高誘電率絶縁膜１５Ｘは、例えばハフニウム酸化物（ＨｆＳｉＯ、ＨｆＳｉＯＮ、ＨｆＯ、ＨｆＯＮ、ＨｆＺｒＯ又はＨｆＺｒＯＮ等）からなる絶縁膜である。ｐ型調整用金属膜１５Ｙは、ｐ型調整用金属、例えばＡｌを含むアルミニウム酸化膜（Ａｌ２Ｏ３膜）である。保護膜３１は、例えば窒化チタン（ＴｉＮ）からなる。
【００９１】
次に、図２Ｂに示すように、フォトリソグラフィ及びエッチングにより、保護膜３１及びｐ型調整用金属膜１５Ｙにおける活性領域１１ａ上に形成された部分を除去する。これにより、底面に高誘電率絶縁膜１５Ｘが露出する開口部３２を形成する。開口部３２のゲート幅方向の開口幅は、活性領域１１ａの表面のゲート幅方向の幅よりも大きい。距離Ｘ１、Ｘ２は、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。
【００９２】
次に、図２Ｃに示すように、半導体基板１１上の全面に、ｎ型調整用金属を含むｎ型調整用金属膜１５Ｚを形成する。これにより、高誘電率絶縁膜１５Ｘにおける開口部３２の底面に露出する部分上には、ｎ型調整用金属膜１５Ｚが形成される。ｎ型調整用金属膜１５Ｚの膜厚は、例えば１．５ｎｍ〜２．５ｎｍ程度である。ｎ型調整用金属膜１５Ｚは、ｎ型調整用金属、例えばＬａを含むランタン酸化膜（ＬａＯ膜）である。
【００９３】
次に、図３Ａ及び図４Ａに示すように、半導体基板１１に対して例えば７００℃程度の熱処理を行う。これにより、ｎ型調整用金属膜１５Ｚ中のｎ型調整用金属（例えばＬａ）を高誘電率絶縁膜１５Ｘ中に拡散させて、ｎ型調整用金属を含む高誘電率絶縁膜１５Ａを形成する。それと共に、ｐ型調整用金属膜１５Ｙ中のｐ型調整用金属（例えばＡｌ）を高誘電率絶縁膜１５Ｘ中に拡散させて、ｐ型調整用金属を含む高誘電率絶縁膜１５Ｂを形成する。このとき、保護膜３１により、高誘電率絶縁膜１５Ｘにおける保護膜３１下に形成された部分中に、ｎ型調整用金属膜１５Ｚ中のｎ型調整用金属（例えばＬａ）が拡散されることを防止することができる。高誘電率絶縁膜１５Ａのゲート幅方向の幅は、後に形成される高誘電率絶縁膜（図３Ｂ：１５ａ参照）のゲート幅方向の幅と実質的に同一である。その後、残存するｎ型調整用金属膜１５Ｚ及び残存するｐ型調整用金属膜１５Ｙ並びに保護膜３１を除去する。
【００９４】
このようにして、下地膜１４Ａ、下地膜１４Ｂ、高誘電率絶縁膜１５Ａ、及び高誘電率絶縁膜１５Ｂを有するゲート絶縁膜用膜１６が形成される。高誘電率絶縁膜１５Ａは、そのゲート幅方向の幅が高誘電率絶縁膜（図３Ｂ：１５ａ参照）のゲート幅方向の幅と実質的に同一となるように設定されている。
【００９５】
次に、図３Ａ及び図４Ａに示すように、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜用膜１６上に、例えば窒化チタン又は窒化タンタル（ＴａＮ）からなる金属含有膜１７を形成する。その後、例えばＣＶＤ法により、金属含有膜１７上に、例えばポリシリコンからなるシリコン膜１８を形成する。金属含有膜１７の膜厚は、例えば５ｎｍ〜２０ｎｍ程度である。シリコン膜１８の膜厚は、例えば４０ｎｍ〜８０ｎｍ程度である。このようにして、ゲート絶縁膜用膜１６上に、金属含有膜１７及びシリコン膜１８を有するゲート電極用膜１９が形成される。
【００９６】
次に、図３Ｂ及び図４Ｂに示すように、フォトリソグラフィにより、ゲート電極用膜１９上に、ゲート電極パターン形状を有するレジストパターン（図示省略）を形成する。その後、レジストパターンをマスクとして、例えばドライエッチングにより、ゲート電極用膜１９及びゲート絶縁膜用膜１６を順次パターニングする。ゲート電極用膜１９は金属含有膜１７及びシリコン膜１８を有し、ゲート絶縁膜用膜１６は下地膜１４Ａ、１４Ｂ及び高誘電率絶縁膜１５Ａ、１５Ｂを有する。その後、レジストパターンを除去する。これにより、活性領域１１ａ上には、下地膜１４ａ及びｎ型調整用金属を含む高誘電率絶縁膜１５ａを有するゲート絶縁膜１６ａを介して、金属含有膜１７ａ及びシリコン膜１８ａを有するゲート電極１９ａが形成される。それと共に、活性領域１１ｂ上には、下地膜１４ｂ及びｐ型調整用金属を含む高誘電率絶縁膜１５ｂを有するゲート絶縁膜１６ｂを介して、金属含有膜１７ｂ及びシリコン膜１８ｂを有するゲート電極１９ｂが形成される。
【００９７】
次に、図３Ｃ及び図４Ｃに示すように、半導体基板１１上の全面に、窒化シリコン（ＳｉＮ）からなるオフセットスペーサ用膜を形成する。その後、オフセットスペーサ用膜に対して、例えば異方性ドライエッチングを行う。これにより、ゲート電極１９ａの側面上に、断面形状がＩ字状のオフセットスペーサ２０ａを形成する。それと共に、ゲート電極１９ｂの側面上に、断面形状がＩ字状のオフセットスペーサ２０ｂを形成する。
【００９８】
その後、ゲート電極１９ａ及びオフセットスペーサ２０ａをマスクとして、例えば砒素（Ａｓ）等のｎ型不純物のイオン注入を行う。これにより、活性領域１１ａにおけるゲート電極１９ａの側方下に、ｎ型エクステンション注入領域２１Ａ（特に、図４Ｃ参照）を形成する。一方、ゲート電極１９ｂ及びオフセットスペーサ２０ｂをマスクとして、例えばフッ化ボロン（ＢＦ2）等のｐ型不純物のイオン注入を行う。これにより、活性領域１１ｂにおけるゲート電極１９ｂの側方下に、ｐ型エクステンション注入領域２１Ｂ（特に、図４Ｃ参照）を形成する。
【００９９】
次に、例えばＣＶＤ法により、半導体基板１１上の全面に、例えば酸化シリコンからなる内側サイドウォール用膜、及び例えば窒化シリコンからなる外側サイドウォール用膜を順次形成する。その後、外側サイドウォール用膜及び内側サイドウォール用膜に対して、例えば異方性ドライエッチングを順次行う。これにより、図１Ｂ及び図１Ｃに示すように、ゲート電極１９ａの側面上に、オフセットスペーサ２０ａを介して、断面形状がＬ字状の内側サイドウォール２２ａ及び外側サイドウォール２３ａを有するサイドウォール２４ａを形成する。それと共に、ゲート電極１９ｂの側面上に、オフセットスペーサ２０ｂを介して、断面形状がＬ字状の内側サイドウォール２２ｂ及び外側サイドウォール２３ｂを有するサイドウォール２４ｂを形成する。
【０１００】
その後、ゲート電極１９ａ及びサイドウォール２４ａをマスクとして、例えば砒素等のｎ型不純物のイオン注入を行う。これにより、活性領域１１ａにおけるサイドウォール２４ａの外側方下に、ｎ型ソースドレイン注入領域を形成する。一方、ゲート電極１９ｂ及びサイドウォール２４ｂをマスクとして、例えばボロン（Ｂ）等のｐ型不純物のイオン注入を行う。これにより、活性領域１１ｂにおけるサイドウォール２４ｂの外側方下に、ｐ型ソースドレイン注入領域を形成する。
【０１０１】
その後、半導体基板１１に対して、例えば１０００℃程度の熱処理を行う。これにより、図１Ｃに示すように、ｎ型エクステンション注入領域２１Ａに含まれるｎ型不純物を活性化して、ｎ型エクステンション領域２１ａを形成する。それと共に、ｎ型ソースドレイン注入領域に含まれるｎ型不純物を活性化して、ｎ型ソースドレイン領域２５ａを形成する。それと共に、ｐ型エクステンション注入領域２１Ｂに含まれるｐ型不純物を活性化して、ｐ型エクステンション領域２１ｂを形成する。それと共に、ｐ型ソースドレイン注入領域に含まれるｐ型不純物を活性化して、ｐ型ソースドレイン領域２５ｂを形成する。
【０１０２】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【０１０３】
本実施形態に係る半導体装置の製造方法によると、図３Ａに示すように、そのゲート幅方向の幅が、後に形成される高誘電率絶縁膜１５ａのゲート幅方向の幅と実質的に同一となるように設定された高誘電率絶縁膜１５Ａを形成した後に、図３Ｂに示すように、ゲート電極１９ａを形成する。言い換えれば、高誘電率絶縁膜１５ａのゲート幅方向の幅を決定した後に、ゲート電極１９ａのゲート幅方向の幅を決定する。
【０１０４】
このため、ゲート電極１９ａにおける端部の突き出し量に依存することなく、高誘電率絶縁膜１５ａにおける一端部の突き出し量を独自に決定できる。そのため、高誘電率絶縁膜１５ａにおける一端部の突き出し量をゲート電極１９ａにおける端部の突き出し量に比べて小さくすることができる。さらに、活性領域１１ａのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に依存することなく、高誘電率絶縁膜１５ａにおける他端部の突き出し量を独自に決定できる。そのため、高誘電率絶縁膜１５ａにおける他端部の突き出し量を、活性領域１１ａのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に比べて小さくすることができる。
【０１０５】
これにより、高誘電率絶縁膜１５ａが素子分離領域１２上に突き出す突き出し量を小さくすることができる。そのため、図１０Ａ〜図１０Ｃに示すような従来のｎ型ＭＩＳトランジスタに比べて、高誘電率絶縁膜１５ａが素子分離領域１２と接触する接触面積を小さくすることができる。このため、高誘電率絶縁膜１５Ａの形成後に行う熱処理（例えばソースドレイン注入領域に含まれる不純物を活性化させるための熱処理等）時に、素子分離領域１２に含まれる酸素が高誘電率絶縁膜１５ａ中に拡散する酸素拡散量を低減することができる。従って、半導体装置の微細化に伴い、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止することができる。
【０１０６】
なお、本実施形態では、ゲート電極１９ａにおけるシリコン膜１８ａ上、ｎ型ソースドレイン領域２５ａ上、ゲート電極１９ｂにおけるシリコン膜１８ｂ上、及びｐ型ソースドレイン領域２５ｂ上に、それぞれ、シリサイド層を形成してもよい。
【０１０７】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の構成について、図５Ａ〜図５Ｃを参照しながら説明する。図５Ａは、本実施形態に係る半導体装置の構成を示す平面図である。図５Ｂは、本実施形態に係る半導体装置の構成を示すゲート幅方向の断面図である。図５Ｃは、本実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。具体的には、図５Ｂは、図５Ａに示す５Ｂ−５Ｂ線における断面図である。図５Ｃにおける左側（ＮＴＲ）は、図５Ａに示す５ＣＮ−５ＣＮ線における断面図である。図５Ｃにおける右側（ＰＴＲ）は、図５Ａに示す５ＣＰ−５ＣＰ線における断面図である。なお、図５Ａにおいて、活性領域、ゲート絶縁膜における高誘電率絶縁膜及びゲート電極におけるシリコン膜のみを図示し、その他の構成要素の図示を省略している。図５Ａ〜図５Ｃにおいて、第１の実施形態における構成要素と同様の構成要素には、図１Ａ〜図１Ｃに示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態と同様の説明を適宜省略する。
【０１０８】
第１の実施形態と本実施形態とは、次の点が異なる。第１に、高誘電率絶縁膜１５ｂの形状と高誘電率絶縁膜１５ｄの形状とが互いに異なる。第２に、高誘電率絶縁膜１５ｂの形状と高誘電率絶縁膜１５ｄの形状とが互いに異なることに伴い、一体化形成された金属含有膜１７ａ及び金属含有膜１７ｂの形状と、一体化形成された金属含有膜１７ｃ及び金属含有膜１７ｄの形状とが、互いに異なる。
【０１０９】
図５Ｂに示すように、高誘電率絶縁膜１５ｄは、活性領域１１ｂ（下地膜１４ｂ）上及び第２、第３の素子分離部１２Ｙ、１２Ｚ上に形成されている。高誘電率絶縁膜１５ｄは、第３の素子分離部１２Ｚ上に突き出す一端部、及び第２の素子分離部１２Ｙ上に突き出す他端部を有している。高誘電率絶縁膜１５ｄのゲート幅方向の一側面１５ｄｘは、第３の素子分離部１２Ｚ上に位置している。一方、高誘電率絶縁膜１５ｄのゲート幅方向の他側面１５ｄｙは、第２の素子分離部１２Ｙ上に位置している。
【０１１０】
高誘電率絶縁膜１５ａにおける他端部と高誘電率絶縁膜１５ｄにおける他端部とは、第２の素子分離部１２Ｙ上において、互いに離間している。高誘電率絶縁膜１５ａにおける一端部は、第１の素子分離部１２Ｘ上において、オフセットスペーサ２０ａと離間している。高誘電率絶縁膜１５ｄにおける一端部は、第３の素子分離部１２Ｚ上において、オフセットスペーサ２０ｂと離間している。
【０１１１】
ゲート電極１９ｃは、第１の素子分離部１２Ｘ上に突き出す端部を有している。ゲート電極１９ｄは、第３の素子分離部１２Ｚ上に突き出す端部を有している。ゲート電極１９ｃのゲート幅方向の側面１９ｃｘは、第１の素子分離部１２Ｘ上に位置している。ゲート電極１９ｄのゲート幅方向の側面１９ｄｘは、第３の素子分離部１２Ｚ上に位置している。
【０１１２】
金属含有膜１７ｃと金属含有膜１７ｄとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。一体化形成された金属含有膜１７ｃ及び金属含有膜１７ｄのゲート幅方向の両側面のうち、一方の側面は、オフセットスペーサ２０ａと接している。他方の側面は、オフセットスペーサ２０ｂと接している。
【０１１３】
金属含有膜１７ｃは、高誘電率絶縁膜１５ａの上面、並びに高誘電率絶縁膜１５ａのゲート幅方向の一側面１５ａｘ及び他側面１５ａｙを覆うように形成されている。金属含有膜１７ｄは、高誘電率絶縁膜１５ｄの上面、並びに高誘電率絶縁膜１５ｄのゲート幅方向の一側面１５ｄｘ及び他側面１５ｄｙを覆うように形成されている。
【０１１４】
高誘電率絶縁膜１５ａのゲート幅方向の一側面１５ａｘ及び他側面１５ａｙは、ゲート電極１９ｃにおける金属含有膜１７ｃと接している。高誘電率絶縁膜１５ｄのゲート幅方向の一側面１５ｄｘ及び他側面１５ｄｙは、ゲート電極１９ｄにおける金属含有膜１７ｄと接している。
【０１１５】
一体化形成されたシリコン膜１８ａ及びシリコン膜１８ｂは、一体化形成された金属含有膜１７ｃ及び金属含有膜１７ｄの上面上に形成されている。
【０１１６】
一体化形成されたゲート電極１９ｃ及びゲート電極１９ｄを有するデュアルゲート電極におけるゲート幅方向の両端部のうち、一方の端部と第１の素子分離部１２Ｘとの間には、高誘電率絶縁膜が介在せず、一方の端部の下面は、第１の素子分離部１２Ｘと接している。他方の端部と第３の素子分離部１２Ｚとの間には、高誘電率絶縁膜が介在せず、他方の端部の下面は、第３の素子分離部１２Ｚと接している。デュアルゲート電極におけるｐｎ境界部と第２の素子分離部１２Ｙとの間には、高誘電率絶縁膜が介在せず、ｐｎ境界部の下面は、第２の素子分離部１２Ｙと接している。
【０１１７】
高誘電率絶縁膜１５ａにおける一端部の突き出し量は、ゲート電極１９ｃにおける端部の突き出し量に比べて小さい。高誘電率絶縁膜１５ａにおける一端部の突き出し量と、高誘電率絶縁膜１５ａにおける他端部の突き出し量とは、例えば同じ（「同程度」も含む）である。高誘電率絶縁膜１５ａにおける一端部の突き出し量及び高誘電率絶縁膜１５ａにおける他端部の突き出し量は、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。ゲート電極１９ｃにおける端部の突き出し量は、例えば６０ｎｍ以上で且つ１５０ｎｍ以下である。
【０１１８】
高誘電率絶縁膜１５ｄにおける一端部が第３の素子分離部１２Ｚ上に突き出す突き出し量（以下、「高誘電率絶縁膜１５ｄにおける一端部の突き出し量」と称す）は、ゲート電極１９ｄにおける端部が第３の素子分離部１２Ｚ上に突き出す突き出し量（以下、「ゲート電極１９ｄにおける端部の突き出し量」と称す）に比べて小さい。
【０１１９】
高誘電率絶縁膜１５ｄにおける一端部の突き出し量と、高誘電率絶縁膜１５ｄにおける他端部が第２の素子分離部１２Ｙ上に突き出す突き出し量（以下、「高誘電率絶縁膜１５ｄにおける他端部の突き出し量」と称す）とは、例えば同じ（「同程度」も含む）である。
【０１２０】
高誘電率絶縁膜１５ｄにおける一端部の突き出し量及び高誘電率絶縁膜１５ｄにおける他端部の突き出し量は、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。ゲート電極１９ｄにおける端部の突き出し量は、例えば６０ｎｍ以上で且つ１５０ｎｍ以下である。
【０１２１】
活性領域１１ｂのゲート幅方向の他端から高誘電率絶縁膜１５ｄのゲート幅方向の他側面１５ｄｙまでの距離（言い換えれば、高誘電率絶縁膜１５ｄにおける他端部の突き出し量）は、活性領域１１ａのゲート幅方向の他端から高誘電率絶縁膜１５ｄのゲート幅方向の他側面１５ｄｙまでの距離に比べて小さい。言い換えれば、高誘電率絶縁膜１５ｄにおける他端部の突き出し量は、活性領域１１ｂのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に比べて小さい。
【０１２２】
金属含有膜１７ｃにおける端部が第１の素子分離部１２Ｘ上に突き出す突き出し量と、シリコン膜１８ａにおける端部が第１の素子分離部１２Ｘ上に突き出す突き出し量とは、例えば同じ（「同程度」も含む）である。金属含有膜１７ｄにおける端部が第３の素子分離部１２Ｚ上に突き出す突き出し量と、シリコン膜１８ｂにおける端部が第３の素子分離部１２Ｚ上に突き出す突き出し量とは、例えば同じ（「同程度」も含む）である。
【０１２３】
本明細書において、「高誘電率絶縁膜１５ｄにおける一端部の突き出し量」とは、活性領域１１ｂのゲート幅方向の一端から、高誘電率絶縁膜１５ｄのゲート幅方向の一側面１５ｄｘまでの距離をいう。「高誘電率絶縁膜１５ｄにおける他端部の突き出し量」とは、活性領域１１ｂのゲート幅方向の他端から、高誘電率絶縁膜１５ｄのゲート幅方向の他側面１５ｄｙまでの距離をいう。「ゲート電極１９ｄにおける端部の突き出し量」とは、活性領域１１ｂのゲート幅方向の一端から、ゲート電極１９ｄのゲート幅方向の側面１９ｄｘまでの距離をいう。活性領域１１ｂのゲート幅方向の「一端」とは、第３の素子分離部１２Ｚと隣接する端をいう。活性領域１１ｂのゲート幅方向の「他端」とは、第２の素子分離部１２Ｙと隣接する端をいう。
【０１２４】
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図６Ａ〜図６Ｃ及び図７Ａ〜図７Ｃを参照しながら説明する。図６Ａ〜図７Ｃは、本実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。なお、図６Ａ〜図７Ｃにおいて、第１の実施形態における構成要素と同様の構成要素には、図２Ａ〜図４Ｃに示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態と同様の説明を適宜省略する。
【０１２５】
まず、第１の実施形態における図２Ａに示す工程と同様の工程を行う。これにより、図２Ａに示す構成と同様の構成を得る。
【０１２６】
次に、図６Ａに示すように、フォトリソグラフィ及びエッチングにより、保護膜３１及びｐ型調整用金属膜１５Ｙにおけるｎ型トランジスタ領域ＮＴＲに形成された部分を順次除去する。これにより、高誘電率絶縁膜１５Ｘにおけるｐ型トランジスタ領域ＰＴＲに形成された部分上に、ｐ型調整用金属膜１５Ｙ及び保護膜３１を残存させる。
【０１２７】
次に、図６Ｂに示すように、半導体基板１１上の全面に、ｎ型調整用金属膜１５Ｚを形成する。これにより、高誘電率絶縁膜１５Ｘにおけるｎ型トランジスタ領域ＮＴＲに形成された部分上には、ｎ型調整用金属膜１５Ｚが形成される。ｎ型調整用金属膜１５Ｚの膜厚は、例えば１．５ｎｍ〜２．５ｎｍ程度である。ｎ型調整用金属膜１５Ｚは、ｎ型調整用金属、例えばＬａを含むランタン酸化膜（ＬａＯ膜）である。
【０１２８】
次に、図６Ｃに示すように、半導体基板１１に対して、例えば７００℃程度の熱処理を行う。これにより、ｎ型調整用金属膜１５Ｚ中のｎ型調整用金属（例えばＬａ）を高誘電率絶縁膜１５Ｘ中に拡散させて、ｎ型調整用金属を含む高誘電率絶縁膜１５Ａを形成する。それと共に、ｐ型調整用金属膜１５Ｙ中のｐ型調整用金属（例えばＡｌ）を高誘電率絶縁膜１５Ｘ中に拡散させて、ｐ型調整用金属を含む高誘電率絶縁膜１５Ｄを形成する。このとき、保護膜３１により、高誘電率絶縁膜１５Ｘにおける保護膜３１下に形成された部分中に、ｎ型調整用金属膜１５Ｚ中のｎ型調整用金属（例えばＬａ）が拡散されることを防止することができる。その後、残存するｎ型調整用金属膜１５Ｚ及び残存するｐ型調整用金属膜１５Ｙ並びに保護膜３１を除去する。このようにして、下地膜１４Ａ、１４Ｂ及び高誘電率絶縁膜１５Ａ、１５Ｄを有するゲート絶縁膜用膜１６が形成される。
【０１２９】
次に、図７Ａに示すように、フォトリソグラフィ及びエッチングにより、高誘電率絶縁膜１５Ａ、１５Ｄをパターニングする。これにより、高誘電率絶縁膜１５Ａａ、１５Ｄｄが形成される。
【０１３０】
高誘電率絶縁膜１５Ａａのゲート幅方向の幅は、後に形成される高誘電率絶縁膜（図７Ｃ：１５ａ参照）のゲート幅方向の幅と実質的に同一である。言い換えれば、突き出し量Ｙ１ａ及び突き出し量Ｙ２ａは、それぞれ、高誘電率絶縁膜１５ａにおける一端部の突き出し量及び高誘電率絶縁膜１５ａにおける他端部の突き出し量と実質的に同一である。高誘電率絶縁膜１５Ｄｄのゲート幅方向の幅は、後に形成される高誘電率絶縁膜（図７Ｃ：１５ｄ参照）のゲート幅方向の幅と実質的に同一である。言い換えれば、突き出し量Ｙ１ｂ及び突き出し量Ｙ２ｂは、それぞれ、高誘電率絶縁膜１５ｄにおける一端部の突き出し量及び高誘電率絶縁膜１５ｄにおける他端部の突き出し量と実質的に同一である。突き出し量Ｙ１ａと、突き出し量Ｙ２ａと、突き出し量Ｙ１ｂと、突き出し量Ｙ２ｂとは、例えば同じ（「同程度」も含む）であり、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。
【０１３１】
なお、高誘電率絶縁膜１５Ａａのゲート長方向の幅は、少なくとも、後に形成されるゲート電極（図７Ｃ：１９ａ参照）のゲート長よりも大きければよい。例えば活性領域１１ａの表面を完全に覆うように高誘電率絶縁膜１５Ａａが形成されることが望ましい。同様に、高誘電率絶縁膜１５Ｄｄのゲート長方向の幅は、少なくとも、後に形成されるゲート電極（図７Ｃ：１９ｄ参照）のゲート長よりも大きければよく、例えば活性領域１１ｂの表面を完全に覆うように高誘電率絶縁膜１５Ｄｄが形成されることが望ましい。
【０１３２】
このようにして、下地膜１４Ａと高誘電率絶縁膜１５Ａａとを有するゲート絶縁膜用膜１６Ａが形成される。高誘電率絶縁膜１５Ａａは、そのゲート幅方向の幅が高誘電率絶縁膜（図７Ｃ：１５ａ参照）のゲート幅方向の幅と実質的に同一となるように設定されている。また、下地膜１４Ｂと高誘電率絶縁膜１５Ｄｄとを有するゲート絶縁膜用膜１６Ｄが形成される。高誘電率絶縁膜１５Ｄｄは、そのゲート幅方向の幅が高誘電率絶縁膜（図７Ｃ：１５ｄ参照）のゲート幅方向の幅と実質的に同一となるように設定されている。
【０１３３】
次に、図７Ｂに示すように、例えばＣＶＤ法により、半導体基板１１上に、高誘電率絶縁膜１５Ａａ、１５Ｄｄを覆うように、例えば窒化チタン又は窒化タンタルからなる金属含有膜１７を形成する。その後、例えばＣＶＤ法により、金属含有膜１７上に、例えばポリシリコンからなるシリコン膜１８を形成する。金属含有膜１７の膜厚は、例えば５ｎｍ〜２０ｎｍ程度である。シリコン膜１８の膜厚は、例えば４０ｎｍ〜８０ｎｍ程度である。このようにして、金属含有膜１７及びシリコン膜１８を有するゲート電極用膜１９が形成される。
【０１３４】
次に、図７Ｃに示すように、フォトリソグラフィにより、ゲート電極用膜１９上に、ゲート電極パターン形状を有するレジストパターン（図示省略）を形成する。その後、レジストパターンをマスクとして、例えばドライエッチングにより、ゲート電極用膜１９、ゲート絶縁膜用膜１６Ａ、ゲート絶縁膜用膜１６Ｄを順次パターニングする。ゲート電極用膜１９は、金属含有膜１７及びシリコン膜１８を有している。ゲート絶縁膜用膜１６Ａは、下地膜１４Ａ及び高誘電率絶縁膜１５Ａａを有している。ゲート絶縁膜用膜１６Ｄは、下地膜１４Ｂ及び高誘電率絶縁膜１５Ｄｄを有している。その後、レジストパターンを除去する。これにより、活性領域１１ａ上には、下地膜１４ａ及びｎ型調整用金属を含む高誘電率絶縁膜１５ａを有するゲート絶縁膜１６ａを介して、金属含有膜１７ｃ及びシリコン膜１８ａを有するゲート電極１９ｃが形成される。それと共に、活性領域１１ｂ上には、下地膜１４ｂ及びｐ型調整用金属を含む高誘電率絶縁膜１５ｄを有するゲート絶縁膜１６ｄを介して、金属含有膜１７ｄ及びシリコン膜１８ｂを有するゲート電極１９ｄが形成される。
【０１３５】
なお、図７Ｃはゲート幅方向の断面図であるため図示されないが、第１の実施形態における図４Ｂ、即ち、ゲート長方向の断面図から以下のことが判る。すなわち、下地膜１４Ａ及び高誘電率絶縁膜１５Ａａにおけるゲート長方向の両端部が除去されて、そのゲート長方向の幅が下地膜１４Ａ及び高誘電率絶縁膜１５Ａａのゲート長方向の幅よりも小さい下地膜１４ａ及び高誘電率絶縁膜１５ａが形成される。同様に、下地膜１４Ｂ及び高誘電率絶縁膜１５Ｄｄにおけるゲート長方向の両端部が除去されて、そのゲート長方向の幅が下地膜１４Ｂ及び高誘電率絶縁膜１５Ｄｄのゲート長方向の幅よりも小さい下地膜１４ｂ及び高誘電率絶縁膜１５ｄが形成される。
【０１３６】
次に、第１の実施形態における図３Ｃ及び図４Ｃに示す工程以降の工程と同様の工程を行う。これにより、オフセットスペーサ２０ａ、２０ｂ、ｎ型エクステンション領域２１ａ、ｐ型エクステンション領域２１ｂ、サイドウォール２４ａ、２４ｂ、ｎ型ソースドレイン領域２５ａ及びｐ型ソースドレイン領域２５ｂを形成する。
【０１３７】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【０１３８】
本実施形態に係る半導体装置及びその製造方法によると、第１の実施形態と同様の効果を得ることができる。
【０１３９】
さらに、以下の効果を得ることができる。
【０１４０】
図７Ａに示すように、そのゲート幅方向の幅が、後に形成される高誘電率絶縁膜１５ｄのゲート幅方向の幅と実質的に同一となるように設定された高誘電率絶縁膜１５Ｄｄを形成した後に、図７Ｃに示すように、ゲート電極１９ｄを形成する。言い換えれば、高誘電率絶縁膜１５ｄのゲート幅方向の幅を決定した後に、ゲート電極１９ｄのゲート幅方向の幅を決定する。
【０１４１】
このため、ゲート電極１９ｄにおける端部の突き出し量に依存することなく、高誘電率絶縁膜１５ｄにおける一端部の突き出し量を独自に決定できる。そのため、高誘電率絶縁膜１５ｄにおける一端部の突き出し量をゲート電極１９ｄにおける端部の突き出し量に比べて小さくすることができる。さらに、活性領域１１ｂのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に依存することなく、高誘電率絶縁膜１５ｄにおける他端部の突き出し量を独自に決定できる。そのため、高誘電率絶縁膜１５ｄにおける他端部の突き出し量を、活性領域１１ｂのゲート幅方向の他端から第２の素子分離部１２Ｙの中央までの距離に比べて小さくすることができる。
【０１４２】
これにより、高誘電率絶縁膜１５ｄが素子分離領域１２上に突き出す突き出し量を小さくすることができるため、図１０Ａ〜図１０Ｃに示すような従来のｐ型ＭＩＳトランジスタに比べて、高誘電率絶縁膜１５ｄが素子分離領域１２と接触する接触面積を小さくすることができる。このため、高誘電率絶縁膜１５Ｄの形成後に行う熱処理時に、素子分離領域１２に含まれる酸素が高誘電率絶縁膜１５ｄ中に拡散する酸素拡散量を低減することができる。従って、ｐ型ＭＩＳトランジスタの閾値電圧が僅かに高くなることを防止することができる。
【０１４３】
さらに、以下の効果を得ることができる。
【０１４４】
本実施形態では、図６Ｂに示すように、ｎ型調整用金属膜１５Ｚとｐ型調整用金属膜１５Ｙとが互いに接触するｎｐ接触面を、第２の素子分離部１２Ｙの中央の直上に位置させて、活性領域１１ａ及び活性領域１１ｂの直上から離した状態で、熱処理を行う。
【０１４５】
例えば、熱処理時に、Ｌａの拡散速度とＡｌの拡散速度との差異に起因して、ｐ型調整用金属膜１５Ｙに含まれるｐ型調整用金属（例えばＡｌ）が、高誘電率絶縁膜１５Ｘにおけるｐ型調整用金属膜１５Ｙの側方下に拡散されることがあったとする。しかし、ｎｐ接触面を活性領域１１ａの直上から離した状態で熱処理を行うため、ｐ型調整用金属（例えばＡｌ）が、高誘電率絶縁膜１５Ｘにおける活性領域１１ａの直上に形成された部分に拡散されることを防止することができる。従って、ｎ型ＭＩＳトランジスタの閾値電圧を安定させることができる。同様に、ｎｐ接触面を活性領域１１ｂの直上から離した状態で熱処理を行うため、ｎ型調整用金属膜１５Ｚに含まれるｎ型調整用金属（例えばＬａ）が、高誘電率絶縁膜１５Ｘにおける活性領域１１ｂの直上に形成された部分に拡散されることを防止することができる。従って、ｐ型ＭＩＳトランジスタの閾値電圧を安定させることができる。
【０１４６】
さらに、以下の効果を得ることができる。
【０１４７】
本実施形態では、図６Ｃに示すように、熱処理により、高誘電率絶縁膜１５Ａを形成した後に、図７Ａに示すように、高誘電率絶縁膜１５Ａをパターニングして、高誘電率絶縁膜１５Ａａを形成する。高誘電率絶縁膜１５Ａａは、突き出し量Ｙ１ａ及び突き出し量Ｙ２ａが、それぞれ、高誘電率絶縁膜１５ａにおける一端部の突き出し量及び高誘電率絶縁膜１５ａにおける他端部の突き出し量と実質的に同一となるように設定されている。このように、熱処理後に、高誘電率絶縁膜１５ａにおける一端部の突き出し量及び高誘電率絶縁膜１５ａにおける他端部の突き出し量を決定する。
【０１４８】
例えば、Ｌａの拡散速度とＡｌの拡散速度との差異に起因して、高誘電率絶縁膜１５Ａと高誘電率絶縁膜１５Ｄとの境界面が、ｎｐ接触面の直下（言い換えれば、第２の素子分離部１２Ｙの中央の直上）に位置せずに、第２の素子分離部１２Ｙの中央よりも左側上（又は右側上）に位置することがあったとする。しかし、熱処理後に、高誘電率絶縁膜１５ａにおける他端部の突き出し量を決定するため、高誘電率絶縁膜１５ａにおける他端部の突き出し量が、設計量よりも短くなる（又は長くなる）ことを防止することができる。従って、高誘電率絶縁膜１５ａにおける他端部の突き出し量が、設計量よりも短くなる（又は長くなる）ことにより、ｎ型ＭＩＳトランジスタの閾値電圧が、設計電圧よりも低くなる（又は高くなる）ことを防止できる。これにより、ｎ型ＭＩＳトランジスタの閾値電圧をさらに安定させることができる。
【０１４９】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の構成について、図８Ａ〜図８Ｃを参照しながら説明する。図８Ａは、本実施形態に係る半導体装置の構成を示す平面図である。図８Ｂは、本実施形態に係る半導体装置の構成を示すゲート幅方向の断面図である。図８Ｃは、本実施形態に係る半導体装置の構成を示すゲート長方向の断面図である。具体的には、図８Ｂは、図８Ａに示す８Ｂ−８Ｂ線における断面図である。図８Ｃにおける左側（ＮＴＲ）は、図８Ａに示す８ＣＮ−８ＣＮ線における断面図である。図８Ｃにおける右側（ＰＴＲ）は、図８Ａに示す８ＣＰ−８ＣＰ線における断面図である。なお、図８Ａにおいて、活性領域、ゲート電極における金属含有膜及びシリコン膜のみを図示し、その他の構成要素の図示を省略している。図８Ａ〜図８Ｃにおいて、第２の実施形態における構成要素と同様の構成要素には、図５Ａ〜図５Ｃに示す符号と同一の符号を付す。従って、本実施形態では、第２の実施形態と同様の説明を適宜省略する。
【０１５０】
第２の実施形態と本実施形態とは、次の点が異なる。第１に、第２の実施形態では、金属含有膜１７ｃと金属含有膜１７ｄとが一体化形成されているのに対し、本実施形態では、金属含有膜１７ｅと金属含有膜１７ｆとが離間している。第２に、金属含有膜１７ｅと金属含有膜１７ｆとが離間していることに伴い、一体化形成されたシリコン膜１８ａ及びシリコン膜１８ｂの形状と、一体化形成されたシリコン膜１８ｅ及びシリコン膜１８ｆの形状とが互いに異なる。
【０１５１】
図８Ｂに示すように、金属含有膜１７ｅは、高誘電率絶縁膜１５ａの上面上に形成されている。金属含有膜１７ｆは、高誘電率絶縁膜１５ｄの上面上に形成されている。金属含有膜１７ｅと金属含有膜１７ｆとは、第２の素子分離部１２Ｙ上において、互いに接続せずに離間している。金属含有膜１７ｅは、第１の素子分離部１２Ｘ上において、オフセットスペーサ２０ａと離間している。金属含有膜１７ｆは、第３の素子分離部１２Ｚ上において、オフセットスペーサ２０ｂと離間している。
【０１５２】
シリコン膜１８ｅとシリコン膜１８ｆとは、第２の素子分離部１２Ｙ上において、互いに接続して一体化形成されている。シリコン膜１８ｅのゲート幅方向の側面（ゲート電極１９ｅのゲート幅方向の側面１９ｅｘ参照）は、オフセットスペーサ２０ａと接している。シリコン膜１８ｆのゲート幅方向の側面（ゲート電極１９ｆのゲート幅方向の側面１９ｆｘ参照）は、オフセットスペーサ２０ｂと接している。
【０１５３】
シリコン膜１８ｅは、金属含有膜１７ｅの上面、金属含有膜１７ｅのゲート幅方向の一側面１７ｅｘ及び他側面１７ｅｙ、並びに高誘電率絶縁膜１５ａのゲート幅方向の一側面及び他側面を覆うように形成されている。シリコン膜１８ｆは、金属含有膜１７ｆの上面、金属含有膜１７ｆのゲート幅方向の一側面１７ｆｘ及び他側面１７ｆｙ、並びに高誘電率絶縁膜１５ｄのゲート幅方向の一側面及び他側面を覆うように形成されている。
【０１５４】
高誘電率絶縁膜１５ａのゲート幅方向の一側面及び他側面は、ゲート電極１９ｅにおけるシリコン膜１８ｅと接している。高誘電率絶縁膜１５ｄのゲート幅方向の一側面及び他側面は、ゲート電極１９ｆにおけるシリコン膜１８ｆと接している。
【０１５５】
金属含有膜１７ｅのゲート幅方向の一側面１７ｅｘ及び他側面１７ｅｙは、ゲート電極１９ｅにおけるシリコン膜１８ｅと接している。金属含有膜１７ｆのゲート幅方向の一側面１７ｆｘ及び他側面１７ｆｙは、ゲート電極１９ｆにおけるシリコン膜１８ｆと接している。
【０１５６】
一体化形成されたシリコン膜１８ｅ及びシリコン膜１８ｆにおけるゲート幅方向の両端部は以下のようになっている。すなわち、一方の端部と第１の素子分離部１２Ｘとの間には、金属含有膜及び高誘電率絶縁膜が介在せず、一方の端部の下面は、第１の素子分離部１２Ｘと接している。そして、他方の端部と第３の素子分離部１２Ｚとの間には、金属含有膜及び高誘電率絶縁膜が介在せず、他方の端部の下面は、第３の素子分離部１２Ｚと接している。また、一体化形成されたシリコン膜１８ｅ及びシリコン膜１８ｆにおけるｐｎ境界部と第２の素子分離部１２Ｙとの間には、金属含有膜及び高誘電率絶縁膜が介在せず、ｐｎ境界部の下面は、第２の素子分離部１２Ｙと接している。一体化形成されたシリコン膜１８ｅ及びシリコン膜１８ｆにおける「ｐｎ境界部」とは、第２の素子分離部１２Ｙ上に形成された部分をいう。
【０１５７】
金属含有膜１７ｅは、その平面形状が、高誘電率絶縁膜１５ａの平面形状と実質的に同一である。言い換えれば、金属含有膜１７ｅのゲート幅方向の幅及びゲート長方向の幅は、それぞれ、高誘電率絶縁膜１５ａのゲート幅方向の幅及びゲート長方向の幅と実質的に同一である。金属含有膜１７ｆは、その平面形状が、高誘電率絶縁膜１５ｄの平面形状と実質的に同一である。言い換えれば、金属含有膜１７ｆのゲート幅方向の幅及びゲート長方向の幅は、それぞれ、高誘電率絶縁膜１５ｄのゲート幅方向の幅及びゲート長方向の幅と実質的に同一である。
【０１５８】
金属含有膜１７ｅにおける一端部が第１の素子分離部１２Ｘ上に突き出す突き出し量（以下、「金属含有膜１７ｅにおける一端部の突き出し量」と称す）は、高誘電率絶縁膜１５ａにおける一端部の突き出し量と同じ（「同程度」も含む）であり、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。一方、金属含有膜１７ｅにおける他端部が第２の素子分離部１２Ｙ上に突き出す突き出し量（以下、「金属含有膜１７ｅにおける他端部の突き出し量」と称す）は、高誘電率絶縁膜１５ａにおける他端部の突き出し量と同じ（「同程度」も含む）であり、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。金属含有膜１７ｅにおける一端部の突き出し量と、金属含有膜１７ｅにおける他端部の突き出し量とは、例えば同じ（「同程度」も含む）である。
【０１５９】
金属含有膜１７ｆにおける一端部が第３の素子分離部１２Ｚ上に突き出す突き出し量（以下、「金属含有膜１７ｆにおける一端部の突き出し量」と称す）は、高誘電率絶縁膜１５ｄにおける一端部の突き出し量と同じ（「同程度」も含む）であり、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。一方、金属含有膜１７ｆにおける他端部が第２の素子分離部１２Ｙ上に突き出す突き出し量（以下、「金属含有膜１７ｆにおける他端部の突き出し量」と称す）は、高誘電率絶縁膜１５ｄにおける他端部の突き出し量と同じ（「同程度」も含む）であり、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。金属含有膜１７ｆにおける一端部の突き出し量と、金属含有膜１７ｆにおける他端部の突き出し量とは、例えば同じ（「同程度」も含む）である。
【０１６０】
金属含有膜１７ｅにおける一端部の突き出し量は、シリコン膜１８ｅにおける端部が第１の素子分離部１２Ｘ上に突き出す突き出し量（以下、「シリコン膜１８ｅにおける端部の突き出し量」と称す）に比べて小さい。シリコン膜１８ｅにおける端部の突き出し量は、例えば６０ｎｍ以上で且つ１５０ｎｍ以下である。
【０１６１】
金属含有膜１７ｆにおける一端部の突き出し量は、シリコン膜１８ｆにおける端部が第３の素子分離部１２Ｚ上に突き出す突き出し量（以下、「シリコン膜１８ｆにおける端部の突き出し量」と称す）に比べて小さい。シリコン膜１８ｆにおける端部の突き出し量は、例えば６０ｎｍ以上で且つ１５０ｎｍ以下である。
【０１６２】
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図９Ａ〜図９Ｃを参照しながら説明する。図９Ａ〜図９Ｃは、本実施形態に係る半導体装置の製造方法を工程順に示すゲート幅方向の断面図である。なお、図９Ａ〜図９Ｃにおいて、第２の実施形態における構成要素と同様の構成要素には、図６Ａ〜図７Ｃに示す符号と同一の符号を付す。従って、本実施形態では、第２の実施形態と同様の説明を適宜省略する。
【０１６３】
まず、第２の実施形態における図６Ａ〜図６Ｃに示す工程と同様の工程を行う。これにより、図６Ｃに示す構成と同様の構成を得る。
【０１６４】
次に、図９Ａに示すように、例えばＣＶＤ法により、ゲート絶縁膜用膜１６上に、例えば窒化チタン又は窒化タンタルからなる金属含有膜１７を形成する。金属含有膜１７の膜厚は、例えば５ｎｍ〜２０ｎｍ程度である。
【０１６５】
次に、図９Ｂに示すように、フォトリソグラフィ及びエッチングにより、金属含有膜１７及び高誘電率絶縁膜１５Ａ、１５Ｄを順次パターニングする。これにより、高誘電率絶縁膜１５Ａａ、１５Ｄｄ及び金属含有膜１７Ｅ、１７Ｆが形成される。
【０１６６】
高誘電率絶縁膜１５Ａａ及び金属含有膜１７Ｅのゲート幅方向の幅は、それぞれ、後に形成される高誘電率絶縁膜（図９Ｃ：１５ａ参照）及び金属含有膜（図９Ｃ：１７ｅ参照）のゲート幅方向の幅と実質的に同一である。高誘電率絶縁膜１５Ｄｄ及び金属含有膜１７Ｆのゲート幅方向の幅は、それぞれ、後に形成される高誘電率絶縁膜（図９Ｃ：１５ｄ参照）及び金属含有膜（図９Ｃ：１７ｆ参照）のゲート幅方向の幅と実質的に同一である。高誘電率絶縁膜１５Ａａの平面形状と金属含有膜１７Ｅの平面形状とは、実質的に同一である。高誘電率絶縁膜１５Ｄｄの平面形状と金属含有膜１７Ｆの平面形状とは、実質的に同一である。突き出し量Ｙ１ａと、突き出し量Ｙ２ａと、突き出し量Ｙ１ｂと、突き出し量Ｙ２ｂとは、例えば同じ（「同程度」も含む）であり、例えば１０ｎｍ以上で且つ５０ｎｍ以下である。
【０１６７】
なお、高誘電率絶縁膜１５Ａａ及び金属含有膜１７Ｅのゲート長方向の幅は、少なくとも、後に形成されるゲート電極（図９Ｃ：１９ｅ参照）のゲート長よりも大きければよい。例えば活性領域１１ａの表面を完全に覆うように高誘電率絶縁膜１５Ａａ及び金属含有膜１７Ｅが形成されることが望ましい。同様に、高誘電率絶縁膜１５Ｄｄ及び金属含有膜１７Ｆのゲート長方向の幅は、少なくとも、後に形成されるゲート電極（図９Ｃ：１９ｆ参照）のゲート長よりも大きければよい。例えば活性領域１１ｂの表面を完全に覆うように高誘電率絶縁膜１５Ｄｄ及び金属含有膜１７Ｆが形成されることが望ましい。
【０１６８】
このようにして、ゲート絶縁膜用膜１６Ａとゲート絶縁膜用膜１６Ｄが形成される。ゲート絶縁膜用膜１６Ａは、下地膜１４Ａと、そのゲート幅方向の幅が高誘電率絶縁膜（図９Ｃ：１５ａ参照）のゲート幅方向の幅と実質的に同一となるように設定された高誘電率絶縁膜１５Ａａとを有する。ゲート絶縁膜用膜１６Ｄは、下地膜１４Ｂと、そのゲート幅方向の幅が高誘電率絶縁膜（図９Ｃ：１５ｄ参照）のゲート幅方向の幅と実質的に同一となるように設定された高誘電率絶縁膜１５Ｄｄとを有する。ゲート絶縁膜用膜１６Ａ上には、その平面形状が高誘電率絶縁膜１５Ａａの平面形状と実質的に同一の金属含有膜１７Ｅが形成されている。ゲート絶縁膜用膜１６Ｄ上には、その平面形状が高誘電率絶縁膜１５Ｄｄの平面形状と実質的に同一の金属含有膜１７Ｆが形成されている。
【０１６９】
次に、図９Ｃに示すように、例えばＣＶＤ法により、半導体基板１１上に、高誘電率絶縁膜１５Ａａ、１５Ｄｄ及び金属含有膜１７Ｅ、１７Ｆを覆うように、例えばポリシリコンからなるシリコン膜を形成する。シリコン膜の膜厚は、例えば４０ｎｍ〜８０ｎｍ程度である。このようにして、金属含有膜１７Ｅ、１７Ｆ及びシリコン膜を有するゲート電極用膜が形成される。
【０１７０】
次に、図９Ｃに示すように、フォトリソグラフィにより、シリコン膜上に、ゲート電極パターン形状を有するレジストパターン（図示省略）を形成する。その後、レジストパターンをマスクとして、例えばドライエッチングにより、ゲート電極用膜、ゲート絶縁膜用膜１６Ａ及びゲート絶縁膜用膜１６Ｄを順次パターニングする。ゲート電極用膜は、金属含有膜１７Ｅ、１７Ｆ及びシリコン膜を有する。ゲート絶縁膜用膜１６Ａは、下地膜１４Ａ及び高誘電率絶縁膜１５Ａａを有する。ゲート絶縁膜用膜１６Ｄは、下地膜１４Ｂ及び高誘電率絶縁膜１５Ｄｄを有する。その後、レジストパターンを除去する。これにより、活性領域１１ａ上には、下地膜１４ａ及びｎ型調整用金属を含む高誘電率絶縁膜１５ａを有するゲート絶縁膜１６ａを介して、金属含有膜１７ｅ及びシリコン膜１８ｅを有するゲート電極１９ｅが形成される。それと共に、活性領域１１ｂ上には、下地膜１４ｂ及びｐ型調整用金属を含む高誘電率絶縁膜１５ｄを有するゲート絶縁膜１６ｄを介して、金属含有膜１７ｆ及びシリコン膜１８ｆを有するゲート電極１９ｆが形成される。
【０１７１】
なお、図９Ｃは、ゲート幅方向の断面図であるため、図示されないが、第１の実施形態における図４Ｂ、即ち、ゲート長方向の断面図から判るように、下地膜１４Ａ、高誘電率絶縁膜１５Ａａ及び金属含有膜１７Ｅにおけるゲート長方向の両端部が除去される。そして、そのゲート長方向の幅が下地膜１４Ａ、高誘電率絶縁膜１５Ａａ及び金属含有膜１７Ｅのゲート長方向の幅よりも小さい下地膜１４ａ、高誘電率絶縁膜１５ａ及び金属含有膜１７ｅが形成される。同様に、下地膜１４Ｂ、高誘電率絶縁膜１５Ｄｄ及び金属含有膜１７Ｆにおけるゲート長方向の両端部が除去される。そして、そのゲート長方向の幅が下地膜１４Ｂ、高誘電率絶縁膜１５Ｄｄ及び金属含有膜１７Ｆのゲート長方向の幅よりも小さい下地膜１４ｂ、高誘電率絶縁膜１５ｄ及び金属含有膜１７ｆが形成される。
【０１７２】
次に、第１の実施形態における図３Ｃ及び図４Ｃに示す工程以降の工程と同様の工程を行う。これにより、オフセットスペーサ２０ａ、２０ｂ、ｎ型エクステンション領域２１ａ、ｐ型エクステンション領域２１ｂ、サイドウォール２４ａ、２４ｂ、ｎ型ソースドレイン領域２５ａ及びｐ型ソースドレイン領域２５ｂを形成する。
【０１７３】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【０１７４】
本実施形態に係る半導体装置及びその製造方法によると、第２の実施形態と同様の効果を得ることができる。
【０１７５】
なお、本実施形態では、高誘電率絶縁膜１５ａ、１５ｄのゲート幅方向の幅と金属含有膜１７ｅ、１７ｆのゲート幅方向の幅とが、実質的に同一である場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。製造ばらつきにより、高誘電率絶縁膜のゲート幅方向の幅と金属含有膜のゲート幅方向の幅とが、互いに異なる可能性がある。具体的には例えば、図９Ｂに示すような金属含有膜１７及び高誘電率絶縁膜１５Ａ、１５Ｄに対して行うパターニング時に、高誘電率絶縁膜１５Ａａ、１５Ｄｄのゲート幅方向の幅と金属含有膜１７Ｅ、１７Ｆのゲート幅方向の幅との間に、差異が生じる可能性がある。
【産業上の利用可能性】
【０１７６】
以上に説明したように、本発明は、ゲート幅が狭くなることがあっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止することができ、ｎ型調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を備えたｎ型ＭＩＳトランジスタを有する半導体装置及びその製造方法に有用である。
【符号の説明】
【０１７７】
１１，１０１    半導体基板
１１ａ，１１ｂ，１０１ａ，１０１ｂ    活性領域
１２，１０２    素子分離領域
１２Ｘ    第１の素子分離部
１２Ｙ    第２の素子分離部
１２Ｚ    第３の素子分離部
１３ａ，１０３ａ    ｐ型ウェル領域
１３ｂ，１０３ｂ    ｎ型ウェル領域
１４Ａ，１４Ｂ    下地膜
１４ａ，１４ｂ    下地膜
１５Ｘ    高誘電率絶縁膜
１５Ｙ    ｐ型調整用金属膜
１５Ｚ    ｎ型調整用金属膜
１５Ａ，１５Ａａ    高誘電率絶縁膜（ｎ型調整用金属を含む）
１５Ｂ，１５Ｄ，１５Ｄｄ    高誘電率絶縁膜（ｐ型調整用金属を含む）
１５ａ，１０５ａ    高誘電率絶縁膜（ｎ型調整用金属を含む）
１５ｂ，１５ｄ，１０５ｂ    高誘電率絶縁膜（ｐ型調整用金属を含む）
１６    ゲート絶縁膜用膜
１６Ａ，１６Ｄ    ゲート絶縁膜用膜
１６ａ，１６ｂ，１６ｄ，１０６ａ，１０６ｂ    ゲート絶縁膜
１７，１７Ｅ，１７Ｆ    金属含有膜
１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅ，１７ｆ    金属含有膜
１８    シリコン膜
１８ａ，１８ｂ，１８ｅ，１８ｆ    シリコン膜
１９    ゲート電極用膜
１９ａ，１９ｂ，１９ｃ，１９ｄ，１９ｅ，１９ｆ，１０９ａ，１０９ｂ    ゲート電極
２０ａ，２０ｂ    オフセットスペーサ
２１ａ，１１０ａ    ｎ型エクステンション領域
２１ｂ，１１０ｂ    ｐ型エクステンション領域
２２ａ，２２ｂ    内側サイドウォール
２３ａ，２３ｂ    外側サイドウォール
２４ａ，２４ｂ，１１１ａ，１１１ｂ    サイドウォール
２５ａ，１１２ａ    ｎ型ソースドレイン領域
２５ｂ，１１２ｂ    ｐ型ソースドレイン領域
３１    保護膜
３２    開口部
１５ａｘ，１５ｄｘ，１０５ａｘ    一側面
１５ａｙ，１５ｄｙ，１０５ａｙ    他側面
１７ｅｘ，１７ｆｘ    一側面
１７ｅｙ，１７ｆｙ    他側面
１９ａｘ，１９ｂｘ，１９ｃｘ，１９ｄｘ，１９ｅｘ，１９ｆｘ    側面
Ｘ１，Ｘ２    距離
Ｙ１ａ，Ｙ１ｂ，Ｙ２ａ，Ｙ２ｂ    突き出し量
【図１Ａ】
2012132225.tif 000003
【図１Ｂ】
2012132225.tif 000004
【図１Ｃ】
2012132225.tif 000005
【図２Ａ】
2012132225.tif 000006
【図２Ｂ】
2012132225.tif 000007
【図２Ｃ】
2012132225.tif 000008
【図３Ａ】
2012132225.tif 000009
【図３Ｂ】
2012132225.tif 000010
【図３Ｃ】
2012132225.tif 000011
【図４Ａ】
2012132225.tif 000012
【図４Ｂ】
2012132225.tif 000013
【図４Ｃ】
2012132225.tif 000014
【図５Ａ】
2012132225.tif 000015
【図５Ｂ】
2012132225.tif 000016
【図５Ｃ】
2012132225.tif 000017
【図６Ａ】
2012132225.tif 000018
【図６Ｂ】
2012132225.tif 000019
【図６Ｃ】
2012132225.tif 000020
【図７Ａ】
2012132225.tif 000021
【図７Ｂ】
2012132225.tif 000022
【図７Ｃ】
2012132225.tif 000023
【図８Ａ】
2012132225.tif 000024
【図８Ｂ】
2012132225.tif 000025
【図８Ｃ】
2012132225.tif 000026
【図９Ａ】
2012132225.tif 000027
【図９Ｂ】
2012132225.tif 000028
【図９Ｃ】
2012132225.tif 000029
【図１０Ａ】
2012132225.tif 000030
【図１０Ｂ】
2012132225.tif 000031
【図１０Ｃ】
2012132225.tif 000032
【国際調査報告】
2012132225.tif 000033
2012132225.tif 000034
2012132225.tif 000035
2012132225.tif 000036