(57)【要約】  方向性結合器において、寄生インダクタンスが存在しても良好なアイソレーション特性を得ながら、大型化を抑制する。伝送線路型の方向性結合器（２０Ａ）は、主線路（２１）と、電界結合と磁界結合とにより主線路（２１）に結合する副線路（２２）とを備える。主線路（２１）は信号入力ポート（ＲＦｉｎ）と信号出力ポート（ＲＦｏｕｔ）とを有し、副線路（２２）はカップリングポート（ＣＰＬ）とアイソレーションポート（ＩＳＯ）とを有する。ここで、信号出力ポート（ＲＦｏｕｔ）とカップリングポート（ＣＰＬ）とは、いずれか一方のみに直列容量が接続される。
2012063887.tif 000002
【特許請求の範囲】
【請求項１】
信号入力ポートと信号出力ポートとを有する主線路と、
カップリングポートとアイソレーションポートとを有し、電界結合と磁界結合とにより前記主線路に結合する副線路と、を備え、
前記信号出力ポートと前記カップリングポートとは、いずれか一方のみ直列容量が接続される、方向性結合器。
【請求項２】
所望の周波数で前記信号出力ポートの寄生インダクタンスと共振する容量値Ｃ１、所望の周波数で前記カップリングポートの寄生インダクタンスと共振する容量値Ｃ２として、前記直列容量の容量値が前記容量値Ｃ１以下、または前記容量値Ｃ２以下に設定された、請求項１に記載の方向性結合器。
【請求項３】
所望の周波数で前記信号出力ポートの寄生インダクタンスと共振する容量値Ｃ１、所望の周波数で前記カップリングポートの寄生インダクタンスと共振する容量値Ｃ２として、前記直列容量の容量値が次式を満足する容量値Ｃｘに設定された、請求項２に記載の方向性結合器。
Ｃｘ=１／（１／Ｃ１+１／Ｃ２）
【請求項４】
前記信号出力ポートと前記カップリングポートとのうち、前記カップリングポートのみに前記直列容量が接続された、請求項１〜３のいずれかに記載の方向性結合器。
【請求項５】
前記主線路、前記副線路、及び、前記直列容量の電極パターンが薄膜プロセスにより形成された、請求項１〜４のいずれかに記載の方向性結合器。
【請求項６】
前記主線路と前記副線路との少なくとも一方を、前記直列容量を構成する電極として利用した、請求項１〜５のいずれかに記載の方向性結合器。
【請求項７】
前記主線路と前記副線路と前記直列容量を構成する電極が形成された半絶縁性基板を備える、請求項１〜６のいずれかに記載の方向性結合器。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、方向性結合器に関し、特に伝送線路型の方向性結合器の特性改善に関する。
【背景技術】
【０００２】
従来、高周波信号の測定などの用途に方向性結合器が用いられている（例えば、特許文献１参照。）。【０００３】
図１（Ａ）は、携帯電話装置等のＲＦ送信回路１００のブロック図である。ＲＦ送信回路１００は、アンテナ１１１、方向性結合器１２０Ａ、送信電力増幅器１１３、変調回路１１２、および自動利得制御回路１１４を備える。方向性結合器１２０Ａは伝送線路型のものであり、主線路１２１と結合線路（副線路）１２２とを備える。主線路１２１はアンテナ１１１と送信電力増幅器１１３との間に接続される。自動利得制御回路１１４は方向性結合器１２０Ａの副線路１２２に接続され、主線路１２１と結合する副線路１２２からの信号に基づいて送信電力増幅器１１３を制御する。【０００４】
図１（Ｂ）は、方向性結合器１２０Ａの等価回路図である。ここで、方向性結合器１２０Ａは、主線路１２１と副線路１２２との相互インダクタンスＭの結合係数が１の理想的な回路としている。主線路１２１は信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとを有し、副線路１２２はカップリングポートＣＰＬとアイソレーションポートＩＳＯとを有する。主線路１２１と副線路１２２とは、両線路間の分布容量Ｃにより互いに電界結合するとともに相互インダクタンスＭにより互いに磁界結合する。【０００５】
主線路１２１において信号入力ポートＲＦｉｎから信号Ｓ１が入力されると、結合容量Ｃによる電界結合によって、副線路２２でカップリングポートＣＰＬの方向に信号Ｓ２が、アイソレーションポートＩＳＯの方向に信号Ｓ３が伝搬する。また、相互インダクタンスＭによる磁界結合によって、副線路２２とグランド（ＧＮＤ）とによる閉ループでアイソレーションポートＩＳＯからカップリングポートＣＰＬの方向に信号Ｓ４、信号Ｓ５が伝搬する。【０００６】
この理想的な等価回路では、カップリングポートＣＰＬに流れる信号Ｓ２，Ｓ４は、ともに信号Ｓ１に対して＋９０°の位相であり、位相が揃う。このため、カップリングポートＣＰＬからは信号Ｓ２と信号Ｓ４の電力を加算した信号が出力されることになる。一方、アイソレーションポートＩＳＯに流れる信号Ｓ３，Ｓ５は、信号Ｓ３が信号Ｓ１に対して＋９０°の位相であり、信号Ｓ５が信号Ｓ１に対して−９０°の位相であり、信号Ｓ３と信号Ｓ５は位相が逆相である。このため、アイソレーションポートＩＳＯでは信号Ｓ３と信号Ｓ５の電力が打ち消しあって信号が出力されないことになる。【０００７】
図２は、方向性結合器１２０Ａの周波数特性とアイソレーション特性とを例示する図である。図２（Ａ）に示す周波数特性では、全周波数帯域に亘って挿入損失はほぼ０であり、またカップリングポートＣＰＬの結合量に比べてアイソレーションポートＩＳＯのアイソレーションが極めて小さく、高い方向性が得られている。また図２（Ｂ）に示すアイソレーション特性はアイソレーションポートＩＳＯから出力される信号を極座標表示したものであり、周波数に関係なく常にほぼ０になっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０４４３０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述の理想的な方向性結合器１２０Ａでは、相互インダクタンスＭの結合係数が１であり、アイソレーションポートＩＳＯでは電界結合による信号と磁界結合による信号とが逆相で打ち消しあう。しかしながら、実際の方向性結合器では、相互インダクタンスＭの結合係数を上述のように１にすることは困難であり、通常は引き回し配線やワイヤ等による寄生インダクタンスが存在する。【００１０】
図３は実際の方向性結合器１２０Ｂにおける寄生インダクタンスの影響を説明する図である。図３（Ａ）には方向性結合器１２０Ｂの等価回路を示している。この方向性結合器１２０Ｂでは、主線路１２１の信号出力ポートＲＦｏｕｔに寄生インダクタンスＬ１が、副線路１２２のカップリングポートＣＰＬに寄生インダクタンスＬ２が発生している。図３（Ｂ）、図３（Ｃ）には、寄生インダクタンスＬ１＝0.5nH、Ｌ２＝1.0nHとした場合の方向性結合器１２０Ｂの周波数特性とアイソレーション特性とを示している。この場合、副線路１２２において電界結合により発生する信号と磁界結合により発生する信号とは位相遅れが生じ、アイソレーションポートＩＳＯには両信号の加算では相殺されない信号が発生する。そして、十分なアイソレーションや方向性が確保できないことになる。なお、信号入力ポートＲＦｉｎやアイソレーションポートＩＳＯにも寄生インダクタンスが発生することがあるが、それらの寄生インダクタンスは、方向性結合器のアイソレーション特性や方向性をほとんど劣化させることがなく、ここではそれらの発生はないものとみなす。【００１１】
ところで、高周波回路においては寄生インダクタンスに直列共振する直列容量を接続することにより、寄生インダクタンスの影響を抑制する技術が知られている。そこで、上述の方向性結合器１２０Ｂにおいても、寄生インダクタンスＬ１，Ｌ２に対して直列容量を接続することが考えられる。【００１２】
図４は、寄生インダクタンスに直列容量を接続した構成の方向性結合器１２０Ｃについて説明する図である。方向性結合器１２０Ｃでは、主線路１２１にインダクタンスＬ１（＝0.5nH）と所望の周波数（約2.0GHz）で直列共振する直列容量Ｃ１（=14pF）を挿入し、副線路１２２にインダクタンスＬ２（＝1.0nH）と所望の周波数（約2.0GHz）で直列共振する直列容量Ｃ２（=6pF）を挿入している。この場合、各寄生インダクタンスと直列容量とが直列共振する周波数（約2.0GHz）では、アイソレーションと方向性とが改善したものになっている。【００１３】
ただし、このように直列容量を挿入した回路構成では、直列容量Ｃ１，Ｃ２の分だけ方向性結合器１２０Ｃ全体としてのデバイスサイズが大型化することになる。特に、信号出力ポートＲＦｏｕｔでの外部回路とのインピーダンス整合を考えれば、信号出力ポートＲＦｏｕｔの寄生インダクタンスＬ１は小さくなるように回路設計する必要があり、その場合、その寄生インダクタンスＬ１に共振する直列容量Ｃ１は大容量で極めて大型のものになってしまう。このため、直列容量Ｃ１によってデバイスサイズの大型化が招かれることになる。【００１４】
そこで、この発明は、寄生インダクタンスが存在しても良好なアイソレーション特性が得られ、大型化を抑制できる構成の方向性結合器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この発明は伝送線路型の方向性結合器に関し、主線路と、電界結合と磁界結合とにより主線路に結合する副線路とを備える。主線路は信号入力ポートと信号出力ポートとを有し、副線路はカップリングポートとアイソレーションポートとを有する。ここで、信号出力ポートとカップリングポートとは、いずれか一方のみ直列容量が接続される。【００１６】
この構成では、信号出力ポートとカップリングポートとのいずれか一方のみに直列容量を接続することで、アイソレーションおよび方向性を改善でき、また、両方に直列容量を接続する場合よりもデバイスサイズの大型化を抑制できる。【００１７】
上記方向性結合器では、所望の周波数で信号出力ポートの寄生インダクタンスと共振する容量値Ｃ１、所望の周波数でカップリングポートの寄生インダクタンスと共振する容量値Ｃ２として、直列容量の容量値は容量値Ｃ１以下、または容量値Ｃ２以下に設定すると好適である。より好ましくは、直列容量の容量値は次式を満足する容量値Ｃｘに設定すると好適である。
Ｃｘ=１／（１／Ｃ１+１／Ｃ２）)
直列容量として容量値Ｃ１や容量値Ｃ２を挿入すると、アイソレーションおよび方向性を改善することができるが、アイソレーションおよび方向性は、容量値Ｃ１や容量値Ｃ２よりも小さな容量値Ｃｘに近いほど改善される。その上、容量値が小さいほど直列容量を小型化でき、デバイスサイズの抑制に寄与する。【００１８】
上記方向性結合器では、信号出力ポートとカップリングポートとのうち、カップリングポートのみ直列容量が接続されると好適である。これにより、信号出力ポートに直列容量が挿入されることがなく、挿入損失の増大を防ぐことができる。【００１９】
上記方向性結合器は、主線路、副線路、及び直列容量が薄膜プロセスにより形成されていると好ましい。薄膜プロセスにより方向性結合器を作成することで、各部品の位置ばらつきを抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられる。【００２０】
上記方向性結合器は、主線路と副線路との少なくとも一方を、直列容量を構成する電極として利用すると好ましい。この構成では、直列容量を構成する電極及び主線路、並びに副線路を一括して形成することができるので、従来の製造プロセスに追加されるプロセス数を低減できる。また、直列容量の電極面積の分だけデバイスサイズが大型化することを防ぐことができる。【００２１】
上記方向性結合器は、半絶縁性基板を用いると、損失が小さく、方向性結合器の挿入損失を低減でき望ましい。また、その場合には、方向性結合器に他の能動素子を混載してデバイスの小型化や低価格化などを進めることができる。
【発明の効果】
【００２２】
この発明によれば、主線路や副線路に寄生インダクタンスが存在しても、信号出力ポートとカップリングポートの一方にのみ直列容量を挿入して、良好なアイソレーション特性と方向性が得られる。また、その場合、２つの直列容量を用いずに１つの直列容量のみを用いるためデバイスサイズの大型化を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】ＲＦ送信回路に設けられる伝送線路型の方向性結合器について説明する図である。
【図２】図１の方向性結合器の周波数特性とアイソレーション特性とについて説明する図である。
【図３】伝送線路形の方向性結合器における寄生インダクタンスの影響について説明する図である。
【図４】伝送線路形の方向性結合器における寄生インダクタンスに共振する直列容量の影響について説明する図である。
【図５】本発明の第１の実施形態に係る方向性結合器について説明する図である。
【図６】従来構成と本願構成について周波数特性を比較した表である。
【図７】本発明の第２の実施形態に係る方向性結合器について説明する図である。
【図８】本発明の第３の実施形態に係る方向性結合器について説明する図である。
【図９】方向性結合器の実施例を説明する図である。
【図１０】方向性結合器の製造に係る薄膜プロセスの実施例を説明する図である。
【図１１】方向性結合器の他の実施例を説明する図である。
【図１２】方向性結合器の他の実施例を説明する図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態に係る伝送線路型の方向性結合器の概略構成及び動作について説明する。
【００２５】
《第１の実施形態》
図５（Ａ）は、本発明の第１の実施形態に係る伝送線路型の方向性結合器２０Ａの等価回路図である。
【００２６】
方向性結合器２０Ａは、主線路２１と副線路２２とを備える。主線路２１と副線路２２とはそれぞれインダクタンスＬを有し、互いに線路間の分布容量Ｃによって容量結合するとともに、相互インダクタンスＭによって磁界結合する。主線路２１は信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとを有する。副線路２２はカップリングポートＣＰＬとアイソレーションポートＩＳＯとを有する。副線路２２において、カップリングポートＣＰＬでは電界結合による信号と磁界結合による信号とが同位相で強めあい、アイソレーションポートＩＳＯでは電界結合による信号と磁界結合による信号とが逆位相で弱めあう。
【００２７】
理想的な方向性結合器であれば相互インダクタンスＭと分布容量Ｃとを適切に調整することで、カップリングポートＣＰＬの出力が信号入力ポートＲＦｉｎの入力電力に対して＋９０°の位相成分のみとなる。また、アイソレーションポートＩＳＯの出力がほぼ０になる。しかしながら、実際には相互インダクタンスＭの結合係数は１にならず、主線路２１に線路自体のインダクタンスＬとともに配線などによる寄生インダクタンスＬ１が存在し、また、副線路２２には線路自体のインダクタンスＬとともに寄生インダクタンスＬ２が存在することになる。
【００２８】
このため、副線路２２に生じる磁界結合による信号と電界結合による信号には、寄生インダクタンスに起因する位相遅れが生じ、アイソレーションポートＩＳＯの出力電力を電界結合、磁界結合で完全に打ち消しあうことができず、アイソレーション特性の劣化が発生することになる。
【００２９】
そこで、本実施形態では副線路２２において寄生インダクタンスＬ２に対して直列に直列容量Ｃｘを挿入している。ここで直列容量Ｃｘは、前述の方向性結合器１２０Ｃ（図４参照。）に設けた直列容量Ｃ１，Ｃ２を直列接続した場合の容量値と等しいものとしている。則ち、直列容量Ｃｘは下記式を満足するものにしている。なお、直列容量Ｃ１，Ｃ２はそれぞれ寄生インダクタンスＬ１，Ｌ２に直列共振する容量値である。
Ｃｘ=１／（１／Ｃ１+１／Ｃ２）)｛＝１／（１／１４＋１／６）＝４．２｝
これにより、この方向性結合器２０Ａは、所望の周波数（約2.0GHz）におけるアイソレーションおよび方向性が、寄生インダクタンスＬ１，Ｌ２が存在するにも関わらず、改善されることになる。図５（Ｂ）は方向性結合器２０Ａの周波数特性を例示する図であり、図５（Ｃ）はそのアイソレーション特性を極座標表示した図である。方向性結合器２０Ａの周波数特性において、信号出力ポートＲＦｏｕｔでの挿入損失は全周波数帯域に亘りほぼ０であり、アイソレーションポートＩＳＯでのアイソレーションは周波数約2.0GHzで共振により大幅に改善されている。そして、この周波数約2.0GHzでは、カップリングポートＣＰＬにおける結合量とアイソレーションの比である方向性も大幅に改善されている。
【００３０】
このように、この方向性結合器２０Ａでは、カップリングポートＣＰＬに直列容量Ｃｘを挿入することで、アイソレーション特性および方向性を改善することができる。図６に、方向性結合器２０Ａと従来構成との周波数2.0GHzでの周波数特性の比較を示す。方向性結合器２０Ａは、理想的な回路構成の方向性結合器１２０Ａに比べて、アイソレーションと方向性に若干の劣化があるが、いずれも実用限度となる３０ｄＢよりも十分に大きく、実用可能な特性を実現できている。一方、寄生インダクタンスによる悪影響のある方向性結合器１２０Ｂに比べて、アイソレーションと方向性とが改善されていて、特に方向性が実用限度となる３０ｄＢを上回るほど大幅に改善されている。また、各寄生容量に直列共振する直列容量Ｃ１，Ｃ２を設ける方向性結合器１２０Ｃに比べて、直列容量Ｃ１，Ｃ２よりも小型の直列容量Ｃｘを１つのみ設けるために、デバイスサイズが大型化することを抑制できている。その上、直列容量Ｃｘは直列容量Ｃ１，Ｃ２よりも小容量で小型なものになるため、この点でも小型化に適している。したがって、カップリングポートＣＰＬに直列容量Ｃｘを挿入する方向性結合器２０Ａでは、寄生インダクタンスの影響を回避しながら、デバイスサイズの大型化を大幅に抑制することが可能である。
【００３１】
なお、信号出力ポートＲＦｏｕｔのみに寄生インダクタンスＬ１が発生した場合は、カップリングポートＣＰＬに寄生インダクタンスＬ１と共振する直列容量Ｃ１を追加すると好適である。また、カップリングポートＣＰＬのみに寄生インダクタンスＬ２が発生した場合は、カップリングポートＣＰＬに寄生インダクタンスＬ２と共振する直列容量Ｃ２を追加すると好適である。これらの場合でも、上記実施形態と同様に、アイソレーションと方向性とを改善することができる。
【００３２】
《第２の実施形態》
次に、第２の実施形態に係る方向性結合器２０Ｂについて説明する。図７（Ａ）は方向性結合器２０Ｂの等価回路図であり、方向性結合器２０ＢはカップリングポートＣＰＬにのみ直列容量Ｃｘ’（=Ｃ２=6pF）を挿入した構成である。
【００３３】
この構成では、図７（Ｂ），７（Ｃ）の周波数特性やアイソレーション特性が示すように、直列容量Ｃｘ’による共振周波数が所望の周波数（約2.0GHz）からずれて、アイソレーションと方向性との改善効果は限定されたものになり、ある程度のアイソレーションと方向性との改善しか期待できない。しかしながら、少なくとも信号出力ポートＲＦｏｕｔに従来設けていた直列容量Ｃ１が省かれるので、直列容量Ｃ１の分だけデバイスサイズを抑制でき、また、主線路２１への直列容量Ｃ１の挿入による挿入損失の劣化も抑制することができる。このため、前述の方向性結合器２０Ａのように直列容量Ｃ１と直列容量Ｃ２とを直列接続したものと等価な容量値Ｃｘを接続するほうが好適であると考えられる。
【００３４】
《第３の実施形態》
次に、第３の実施形態に係る方向性結合器２０Ｃについて説明する。図８（Ａ）は方向性結合器２０Ｃの等価回路図であり、方向性結合器２０Ｃは信号出力ポートＲＦｏｕｔにのみ直列容量Ｃｘ（=4.2pF）を挿入した構成である。
【００３５】
この構成では、図８（Ｂ），８（Ｃ）の周波数特性やアイソレーション特性が示すように、直列容量Ｃｘによる共振周波数は所望の周波数（約2.0GHz）になり、ある程度のアイソレーションと方向性との改善が期待できる。また、少なくともカップリングポートＣＰＬに従来設けていた直列容量Ｃ２が省かれるので、直列容量Ｃ２の分だけデバイスサイズを抑制できる。ただし、主線路２１への直列容量Ｃｘの挿入により、若干の挿入損失の劣化が生じてしまう。そのため、前述の方向性結合器２０ＡのようにカップリングポートＣＰＬ側に直列容量を接続するほうが好適であると考えられる。
【００３６】
《実施例１》
次に、本発明の方向性結合器の製造方法について説明する。図９（Ａ）は方向性結合器２０Ｄのパターン図であり、図９（Ｂ）は図９（Ａ）に示すＢ−Ｂ’断面での断面図である。
【００３７】
方向性結合器２０Ｄは、半絶縁性基板２４上に、主線路２１、副線路２２、信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、およびアイソレーションポートＩＳＯを備えている。また、各ポートを露出させる開口を設けた誘電体膜２３を、半絶縁性基板２４上に積層している。そして、カップリングポートＣＰＬの露出する開口から誘電体膜２３上に上面電極２５を設け、上面電極２５の端部の矩形領域を副線路２２の端部の矩形領域に重ならせることにより、直列容量Ｃｘを形成している。信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、及びアイソレーションポートＩＳＯは、ワイヤ等により外部回路に接続される。
【００３８】
図１０は、方向性結合器２０Ｄの製造プロセスを説明する模式図である。
【００３９】
方向性結合器２０Ｄは、デバイスを複数配列可能で、ＧａＡｓ（ガリウムヒ素）等の誘電体損失が小さい材料を用いたウエハ（基板）を用いて製造する。図には、ウェハ上の個別デバイス形性領域を半絶縁性基板２４として示している。
【００４０】
まず、図１０（Ｂ）に示すように、半絶縁性基板２４上に方向性結合器２０Ｄの主線路２１、副線路２２、信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、およびアイソレーションポートＩＳＯを、薄膜プロセスを用いて形成する。なお、主線路２１、信号入力ポートＲＦｉｎ、および信号出力ポートＲＦｏｕｔは互いに導通するようにＡｕまたはＡｌからなる一体のパターンで形成する。また、副線路２２およびアイソレーションポートＩＳＯも互いに導通するようにＡｕまたはＡｌからなる一体のパターンで形成する。カップリングポートＣＰＬは副線路２２から離間したパターンとしてＡｕまたはＡｌからなるパターンで形成する。
【００４１】
薄膜プロセスでは、蒸着、スパッタリング、またはメッキ等により、電極材を全面に形成した後、フォトリソグラフィプロセスによりレジスト膜を形成し、不要な電極材をエッチングにより除去する。または、先にフォトリソグラフィプロセスによりレジスト膜のパターンを形成した後、蒸着、スパッタリング、またはメッキ等によりレジスト膜パターン以外の部分に電極材を堆積させ、最後にレジスト膜を剥離（リフトオフ）することによって電極パターンを形成する。このような薄膜プロセスによれば、各電極の位置ばらつきを１０μｍ以下に抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられ、方向性結合器の歩留まりを向上させることができる。
【００４２】
なお、薄膜プロセスによりデバイスを製造する場合、基板材料としてシリコンを使用することが一般的であるが、シリコン基板は半導体基板であるため損失が大きく、本発明の方向性結合器に使用すると、主線路での挿入損失が増加する。これに対して、ＧａＡｓ等の損失が小さい材料により作成された半絶縁性基板２４を用いることで、挿入損失を低減できる。
【００４３】
次に、図１０（Ｃ）に示すように、信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、およびアイソレーションポートＩＳＯを露出させる４つの開口を設けて、誘電体膜２３を半絶縁性基板２４上に成膜する。開口の形性には、エッチングプロセスを採用することができる。
【００４４】
続いて、図１０（Ｄ）に示すように、誘電体膜２３の表面に上面電極２５を薄膜プロセスにより形成する。上面電極２５はカップリングポートＣＰＬが露出する開口から、副線路２２の一端の矩形領域まで至るパターンで形成する。これにより、上面電極２５と副線路２２との対向する領域を、直列容量Ｃｘとすることができ、方向性結合器２０Ｄのアイソレーションや方向性を改善することが可能になる。
【００４５】
《実施例２》
次に、本発明の方向性結合器の他の実施例について説明する。図１１（Ａ）は方向性結合器２０Ｅのパターン図であり、図１１（Ｂ）は方向性結合器２０Ｅの図１１（Ａ）に示すＢ−Ｂ’断面での断面図である。この方向性結合器２０Ｅは、副線路２２および上面電極２５において、直列容量Ｃｘとなる矩形領域を周囲よりも大面積な形状に拡大している。このような構成とすれば、直列容量Ｃｘの容量値を比較的大きくすることが容易となる。
【００４６】
《実施例３》
次に、本発明の方向性結合器の他の実施例について説明する。図１２（Ａ）は方向性結合器２０Ｆのパターン図であり、図１２（Ｂ）は方向性結合器２０Ｆの図１２（Ａ）に示すＢ−Ｂ’断面での断面図である。この方向性結合器２０Ｆは、直列容量Ｃｘの容量値を比較的大きく確保するために、副線路２２の線路形状はそのままに、上面電極２５を副線路２２に重なる線路状とすることにより、直列容量Ｃｘとなる矩形領域を大面積にしている。このような構成とすれば、デバイスサイズの大型化を招くことなく、直列容量Ｃｘの容量値を確保することができる。
【００４７】
以上に示した各実施形態や各実施例のように本発明は多様な構成で実施でき、本発明の範囲は上述の実施形態の記載に制限されるものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４８】
ＣＰＬ…カップリングポート
ＩＳＯ…アイソレーションポート
ＲＦｉｎ…信号入力ポート
ＲＦｏｕｔ…信号出力ポート
２０Ａ〜２０Ｆ…方向性結合器
２１…主線路
２２…副線路
２３…誘電体膜
２４…半絶縁性基板
２５…上面電極
【図１】
2012063887.tif 000003
【図２】
2012063887.tif 000004
【図３】
2012063887.tif 000005
【図４】
2012063887.tif 000006
【図５】
2012063887.tif 000007
【図６】
2012063887.tif 000008
【図７】
2012063887.tif 000009
【図８】
2012063887.tif 000010
【図９】
2012063887.tif 000011
【図１０】
2012063887.tif 000012
【図１１】
2012063887.tif 000013
【図１２】
2012063887.tif 000014
【手続補正書】
【提出日】平成25年4月23日(2013.4.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、方向性結合器に関し、特に伝送線路型の方向性結合器の特性改善に関する。
【背景技術】
【０００２】
従来、高周波信号の測定などの用途に方向性結合器が用いられている（例えば、特許文献１参照。）。
【０００３】
図１（Ａ）は、携帯電話装置等のＲＦ送信回路１００のブロック図である。ＲＦ送信回路１００は、アンテナ１１１、方向性結合器１２０Ａ、送信電力増幅器１１３、変調回路１１２、および自動利得制御回路１１４を備える。方向性結合器１２０Ａは伝送線路型のものであり、主線路１２１と結合線路（副線路）１２２とを備える。主線路１２１はアンテナ１１１と送信電力増幅器１１３との間に接続される。自動利得制御回路１１４は方向性結合器１２０Ａの副線路１２２に接続され、主線路１２１と結合する副線路１２２からの信号に基づいて送信電力増幅器１１３を制御する。
【０００４】
図１（Ｂ）は、方向性結合器１２０Ａの等価回路図である。ここで、方向性結合器１２０Ａは、主線路１２１と副線路１２２との相互インダクタンスＭの結合係数が１の理想的な回路としている。主線路１２１は信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとを有し、副線路１２２はカップリングポートＣＰＬとアイソレーションポートＩＳＯとを有する。主線路１２１と副線路１２２とは、両線路間の分布容量Ｃにより互いに電界結合するとともに相互インダクタンスＭにより互いに磁界結合する。
【０００５】
主線路１２１において信号入力ポートＲＦｉｎから信号Ｓ１が入力されると、結合容量Ｃによる電界結合によって、副線路１２２でカップリングポートＣＰＬの方向に信号Ｓ２が、アイソレーションポートＩＳＯの方向に信号Ｓ３が伝搬する。また、相互インダクタンスＭによる磁界結合によって、副線路１２２とグランド（ＧＮＤ）とによる閉ループでアイソレーションポートＩＳＯからカップリングポートＣＰＬの方向に信号Ｓ４、信号Ｓ５が伝搬する。
【０００６】
この理想的な等価回路では、カップリングポートＣＰＬに流れる信号Ｓ２，Ｓ４は、ともに信号Ｓ１に対して＋９０°の位相であり、位相が揃う。このため、カップリングポートＣＰＬからは信号Ｓ２と信号Ｓ４の電力を加算した信号が出力されることになる。一方、アイソレーションポートＩＳＯに流れる信号Ｓ３，Ｓ５は、信号Ｓ３が信号Ｓ１に対して＋９０°の位相であり、信号Ｓ５が信号Ｓ１に対して−９０°の位相であり、信号Ｓ３と信号Ｓ５は位相が逆相である。このため、アイソレーションポートＩＳＯでは信号Ｓ３と信号Ｓ５の電力が打ち消しあって信号が出力されないことになる。
【０００７】
図２は、方向性結合器１２０Ａの周波数特性とアイソレーション特性とを例示する図である。図２（Ａ）に示す周波数特性では、全周波数帯域に亘って挿入損失はほぼ０であり、またカップリングポートＣＰＬの結合量に比べてアイソレーションポートＩＳＯのアイソレーションが極めて小さく、高い方向性が得られている。また図２（Ｂ）に示すアイソレーション特性はアイソレーションポートＩＳＯから出力される信号を極座標表示したものであり、周波数に関係なく常にほぼ０になっている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−０４４３０３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
上述の理想的な方向性結合器１２０Ａでは、相互インダクタンスＭの結合係数が１であり、アイソレーションポートＩＳＯでは電界結合による信号と磁界結合による信号とが逆相で打ち消しあう。しかしながら、実際の方向性結合器では、相互インダクタンスＭの結合係数を上述のように１にすることは困難であり、通常は引き回し配線やワイヤ等による寄生インダクタンスが存在する。
【００１０】
図３は実際の方向性結合器１２０Ｂにおける寄生インダクタンスの影響を説明する図である。図３（Ａ）には方向性結合器１２０Ｂの等価回路を示している。この方向性結合器１２０Ｂでは、主線路１２１の信号出力ポートＲＦｏｕｔに寄生インダクタンスＬ１が、副線路１２２のカップリングポートＣＰＬに寄生インダクタンスＬ２が発生している。図３（Ｂ）、図３（Ｃ）には、寄生インダクタンスＬ１＝0.5nH、Ｌ２＝1.0nHとした場合の方向性結合器１２０Ｂの周波数特性とアイソレーション特性とを示している。この場合、副線路１２２において電界結合により発生する信号と磁界結合により発生する信号とは位相遅れが生じ、アイソレーションポートＩＳＯには両信号の加算では相殺されない信号が発生する。そして、十分なアイソレーションや方向性が確保できないことになる。なお、信号入力ポートＲＦｉｎやアイソレーションポートＩＳＯにも寄生インダクタンスが発生することがあるが、それらの寄生インダクタンスは、方向性結合器のアイソレーション特性や方向性をほとんど劣化させることがなく、ここではそれらの発生はないものとみなす。
【００１１】
ところで、高周波回路においては寄生インダクタンスに直列共振する直列容量を接続することにより、寄生インダクタンスの影響を抑制する技術が知られている。そこで、上述の方向性結合器１２０Ｂにおいても、寄生インダクタンスＬ１，Ｌ２に対して直列容量を接続することが考えられる。
【００１２】
図４は、寄生インダクタンスに直列容量を接続した構成の方向性結合器１２０Ｃについて説明する図である。方向性結合器１２０Ｃでは、主線路１２１にインダクタンスＬ１（＝0.5nH）と所望の周波数（約2.0GHz）で直列共振する直列容量Ｃ１（=14pF）を挿入し、副線路１２２にインダクタンスＬ２（＝1.0nH）と所望の周波数（約2.0GHz）で直列共振する直列容量Ｃ２（=6pF）を挿入している。この場合、各寄生インダクタンスと直列容量とが直列共振する周波数（約2.0GHz）では、アイソレーションと方向性とが改善したものになっている。
【００１３】
ただし、このように直列容量を挿入した回路構成では、直列容量Ｃ１，Ｃ２の分だけ方向性結合器１２０Ｃ全体としてのデバイスサイズが大型化することになる。特に、信号出力ポートＲＦｏｕｔでの外部回路とのインピーダンス整合を考えれば、信号出力ポートＲＦｏｕｔの寄生インダクタンスＬ１は小さくなるように回路設計する必要があり、その場合、その寄生インダクタンスＬ１に共振する直列容量Ｃ１は大容量で極めて大型のものになってしまう。このため、直列容量Ｃ１によってデバイスサイズの大型化が招かれることになる。
【００１４】
そこで、この発明は、寄生インダクタンスが存在しても良好なアイソレーション特性が得られ、大型化を抑制できる構成の方向性結合器を提供することを目的とする。
【課題を解決するための手段】
【００１５】
この発明は伝送線路型の方向性結合器に関し、主線路と、電界結合と磁界結合とにより主線路に結合する副線路とを備える。主線路は信号入力ポートと信号出力ポートとを有し、副線路はカップリングポートとアイソレーションポートとを有する。ここで、信号出力ポートとカップリングポートとは、いずれか一方のみ直列容量が接続される。
【００１６】
この構成では、信号出力ポートとカップリングポートとのいずれか一方のみに直列容量を接続することで、アイソレーションおよび方向性を改善でき、また、両方に直列容量を接続する場合よりもデバイスサイズの大型化を抑制できる。
【００１７】
上記方向性結合器では、所望の周波数で信号出力ポートの寄生インダクタンスと共振する容量値Ｃ１、所望の周波数でカップリングポートの寄生インダクタンスと共振する容量値Ｃ２として、直列容量の容量値は容量値Ｃ１以下、または容量値Ｃ２以下に設定すると好適である。より好ましくは、直列容量の容量値は次式を満足する容量値Ｃｘに設定すると好適である。
Ｃｘ=１／（１／Ｃ１+１／Ｃ２）
直列容量として容量値Ｃ１や容量値Ｃ２を挿入すると、アイソレーションおよび方向性を改善することができるが、アイソレーションおよび方向性は、容量値Ｃ１や容量値Ｃ２よりも小さな容量値Ｃｘに近いほど改善される。その上、容量値が小さいほど直列容量を小型化でき、デバイスサイズの抑制に寄与する。
【００１８】
上記方向性結合器では、信号出力ポートとカップリングポートとのうち、カップリングポートのみ直列容量が接続されると好適である。これにより、信号出力ポートに直列容量が挿入されることがなく、挿入損失の増大を防ぐことができる。
【００１９】
上記方向性結合器は、主線路、副線路、及び直列容量が薄膜プロセスにより形成されていると好ましい。薄膜プロセスにより方向性結合器を作成することで、各部品の位置ばらつきを抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられる。
【００２０】
上記方向性結合器は、主線路と副線路との少なくとも一方を、直列容量を構成する電極として利用すると好ましい。この構成では、直列容量を構成する電極及び主線路、並びに副線路を一括して形成することができるので、従来の製造プロセスに追加されるプロセス数を低減できる。また、直列容量の電極面積の分だけデバイスサイズが大型化することを防ぐことができる。
【００２１】
上記方向性結合器は、半絶縁性基板を用いると、損失が小さく、方向性結合器の挿入損失を低減でき望ましい。また、その場合には、方向性結合器に他の能動素子を混載してデバイスの小型化や低価格化などを進めることができる。
【発明の効果】
【００２２】
この発明によれば、主線路や副線路に寄生インダクタンスが存在しても、信号出力ポートとカップリングポートの一方にのみ直列容量を挿入して、良好なアイソレーション特性と方向性が得られる。また、その場合、２つの直列容量を用いずに１つの直列容量のみを用いるためデバイスサイズの大型化を抑制することができる。
【図面の簡単な説明】
【００２３】
【図１】ＲＦ送信回路に設けられる伝送線路型の方向性結合器について説明する図である。
【図２】図１の方向性結合器の周波数特性とアイソレーション特性とについて説明する図である。
【図３】伝送線路形の方向性結合器における寄生インダクタンスの影響について説明する図である。
【図４】伝送線路形の方向性結合器における寄生インダクタンスに共振する直列容量の影響について説明する図である。
【図５】本発明の第１の実施形態に係る方向性結合器について説明する図である。
【図６】従来構成と本願構成について周波数特性を比較した表である。
【図７】本発明の第２の実施形態に係る方向性結合器について説明する図である。
【図８】本発明の第３の実施形態に係る方向性結合器について説明する図である。
【図９】方向性結合器の実施例を説明する図である。
【図１０】方向性結合器の製造に係る薄膜プロセスの実施例を説明する図である。
【図１１】方向性結合器の他の実施例を説明する図である。
【図１２】方向性結合器の他の実施例を説明する図である。
【発明を実施するための形態】
【００２４】
以下、本発明の実施形態に係る伝送線路型の方向性結合器の概略構成及び動作について説明する。
【００２５】
《第１の実施形態》
図５（Ａ）は、本発明の第１の実施形態に係る伝送線路型の方向性結合器２０Ａの等価回路図である。
【００２６】
方向性結合器２０Ａは、主線路２１と副線路２２とを備える。主線路２１と副線路２２とはそれぞれインダクタンスＬを有し、互いに線路間の分布容量Ｃによって容量結合するとともに、相互インダクタンスＭによって磁界結合する。主線路２１は信号入力ポートＲＦｉｎと信号出力ポートＲＦｏｕｔとを有する。副線路２２はカップリングポートＣＰＬとアイソレーションポートＩＳＯとを有する。副線路２２において、カップリングポートＣＰＬでは電界結合による信号と磁界結合による信号とが同位相で強めあい、アイソレーションポートＩＳＯでは電界結合による信号と磁界結合による信号とが逆位相で弱めあう。
【００２７】
理想的な方向性結合器であれば相互インダクタンスＭと分布容量Ｃとを適切に調整することで、カップリングポートＣＰＬの出力が信号入力ポートＲＦｉｎの入力電力に対して＋９０°の位相成分のみとなる。また、アイソレーションポートＩＳＯの出力がほぼ０になる。しかしながら、実際には相互インダクタンスＭの結合係数は１にならず、主線路２１に線路自体のインダクタンスＬとともに配線などによる寄生インダクタンスＬ１が存在し、また、副線路２２には線路自体のインダクタンスＬとともに寄生インダクタンスＬ２が存在することになる。
【００２８】
このため、副線路２２に生じる磁界結合による信号と電界結合による信号には、寄生インダクタンスに起因する位相遅れが生じ、アイソレーションポートＩＳＯの出力電力を電界結合、磁界結合で完全に打ち消しあうことができず、アイソレーション特性の劣化が発生することになる。
【００２９】
そこで、本実施形態では副線路２２において寄生インダクタンスＬ２に対して直列に直列容量Ｃｘを挿入している。ここで直列容量Ｃｘは、前述の方向性結合器１２０Ｃ（図４参照。）に設けた直列容量Ｃ１，Ｃ２を直列接続した場合の容量値と等しいものとしている。則ち、直列容量Ｃｘは下記式を満足するものにしている。なお、直列容量Ｃ１，Ｃ２はそれぞれ寄生インダクタンスＬ１，Ｌ２に直列共振する容量値である。
Ｃｘ=１／（１／Ｃ１+１／Ｃ２）｛＝１／（１／１４＋１／６）＝４．２｝
これにより、この方向性結合器２０Ａは、所望の周波数（約2.0GHz）におけるアイソレーションおよび方向性が、寄生インダクタンスＬ１，Ｌ２が存在するにも関わらず、改善されることになる。図５（Ｂ）は方向性結合器２０Ａの周波数特性を例示する図であり、図５（Ｃ）はそのアイソレーション特性を極座標表示した図である。方向性結合器２０Ａの周波数特性において、信号出力ポートＲＦｏｕｔでの挿入損失は全周波数帯域に亘りほぼ０であり、アイソレーションポートＩＳＯでのアイソレーションは周波数約2.0GHzで共振により大幅に改善されている。そして、この周波数約2.0GHzでは、カップリングポートＣＰＬにおける結合量とアイソレーションの比である方向性も大幅に改善されている。
【００３０】
このように、この方向性結合器２０Ａでは、カップリングポートＣＰＬに直列容量Ｃｘを挿入することで、アイソレーション特性および方向性を改善することができる。図６に、方向性結合器２０Ａと従来構成との周波数2.0GHzでの周波数特性の比較を示す。方向性結合器２０Ａは、理想的な回路構成の方向性結合器１２０Ａに比べて、アイソレーションと方向性に若干の劣化があるが、いずれも実用限度となる３０ｄＢよりも十分に大きく、実用可能な特性を実現できている。一方、寄生インダクタンスによる悪影響のある方向性結合器１２０Ｂに比べて、アイソレーションと方向性とが改善されていて、特に方向性が実用限度となる３０ｄＢを上回るほど大幅に改善されている。また、各寄生インダクタンスに直列共振する直列容量Ｃ１，Ｃ２を設ける方向性結合器１２０Ｃに比べて、直列容量Ｃ１，Ｃ２よりも小型の直列容量Ｃｘを１つのみ設けるために、デバイスサイズが大型化することを抑制できている。その上、直列容量Ｃｘは直列容量Ｃ１，Ｃ２よりも小容量で小型なものになるため、この点でも小型化に適している。したがって、カップリングポートＣＰＬに直列容量Ｃｘを挿入する方向性結合器２０Ａでは、寄生インダクタンスの影響を回避しながら、デバイスサイズの大型化を大幅に抑制することが可能である。
【００３１】
なお、信号出力ポートＲＦｏｕｔのみに寄生インダクタンスＬ１が発生した場合は、カップリングポートＣＰＬに寄生インダクタンスＬ１と共振する直列容量Ｃ１を追加すると好適である。また、カップリングポートＣＰＬのみに寄生インダクタンスＬ２が発生した場合は、カップリングポートＣＰＬに寄生インダクタンスＬ２と共振する直列容量Ｃ２を追加すると好適である。これらの場合でも、上記実施形態と同様に、アイソレーションと方向性とを改善することができる。
【００３２】
《第２の実施形態》
次に、第２の実施形態に係る方向性結合器２０Ｂについて説明する。図７（Ａ）は方向性結合器２０Ｂの等価回路図であり、方向性結合器２０ＢはカップリングポートＣＰＬにのみ直列容量Ｃｘ’（=Ｃ２=6pF）を挿入した構成である。
【００３３】
この構成では、図７（Ｂ），７（Ｃ）の周波数特性やアイソレーション特性が示すように、直列容量Ｃｘ’による共振周波数が所望の周波数（約2.0GHz）からずれて、アイソレーションと方向性との改善効果は限定されたものになり、ある程度のアイソレーションと方向性との改善しか期待できない。しかしながら、少なくとも信号出力ポートＲＦｏｕｔに従来設けていた直列容量Ｃ１が省かれるので、直列容量Ｃ１の分だけデバイスサイズを抑制でき、また、主線路２１への直列容量Ｃ１の挿入による挿入損失の劣化も抑制することができる。このため、前述の方向性結合器２０Ａのように直列容量Ｃ１と直列容量Ｃ２とを直列接続したものと等価な容量値Ｃｘを接続するほうが好適であると考えられる。
【００３４】
《第３の実施形態》
次に、第３の実施形態に係る方向性結合器２０Ｃについて説明する。図８（Ａ）は方向性結合器２０Ｃの等価回路図であり、方向性結合器２０Ｃは信号出力ポートＲＦｏｕｔにのみ直列容量Ｃｘ（=4.2pF）を挿入した構成である。
【００３５】
この構成では、図８（Ｂ），８（Ｃ）の周波数特性やアイソレーション特性が示すように、直列容量Ｃｘによる共振周波数は所望の周波数（約2.0GHz）になり、ある程度のアイソレーションと方向性との改善が期待できる。また、少なくともカップリングポートＣＰＬに従来設けていた直列容量Ｃ２が省かれるので、直列容量Ｃ２の分だけデバイスサイズを抑制できる。ただし、主線路２１への直列容量Ｃｘの挿入により、若干の挿入損失の劣化が生じてしまう。そのため、前述の方向性結合器２０ＡのようにカップリングポートＣＰＬ側に直列容量を接続するほうが好適であると考えられる。
【００３６】
《実施例１》
次に、本発明の方向性結合器の製造方法について説明する。図９（Ａ）は方向性結合器２０Ｄのパターン図であり、図９（Ｂ）は図９（Ａ）に示すＢ−Ｂ’断面での断面図である。
【００３７】
方向性結合器２０Ｄは、半絶縁性基板２４上に、主線路２１、副線路２２、信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、およびアイソレーションポートＩＳＯを備えている。また、各ポートを露出させる開口を設けた誘電体膜２３を、半絶縁性基板２４上に積層している。そして、カップリングポートＣＰＬの露出する開口から誘電体膜２３上に上面電極２５を設け、上面電極２５の端部の矩形領域を副線路２２の端部の矩形領域に重ならせることにより、直列容量Ｃｘを形成している。信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、及びアイソレーションポートＩＳＯは、ワイヤ等により外部回路に接続される。
【００３８】
図１０は、方向性結合器２０Ｄの製造プロセスを説明する模式図である。
【００３９】
方向性結合器２０Ｄは、デバイスを複数配列可能で、ＧａＡｓ（ガリウムヒ素）等の誘電体損失が小さい材料を用いたウエハ（基板）を用いて製造する。図には、ウェハ上の個別デバイス形性領域を半絶縁性基板２４として示している。
【００４０】
まず、図１０（Ｂ）に示すように、半絶縁性基板２４上に方向性結合器２０Ｄの主線路２１、副線路２２、信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、およびアイソレーションポートＩＳＯを、薄膜プロセスを用いて形成する。なお、主線路２１、信号入力ポートＲＦｉｎ、および信号出力ポートＲＦｏｕｔは互いに導通するようにＡｕまたはＡｌからなる一体のパターンで形成する。また、副線路２２およびアイソレーションポートＩＳＯも互いに導通するようにＡｕまたはＡｌからなる一体のパターンで形成する。カップリングポートＣＰＬは副線路２２から離間したパターンとしてＡｕまたはＡｌからなるパターンで形成する。
【００４１】
薄膜プロセスでは、蒸着、スパッタリング、またはメッキ等により、電極材を全面に形成した後、フォトリソグラフィプロセスによりレジスト膜を形成し、不要な電極材をエッチングにより除去する。または、先にフォトリソグラフィプロセスによりレジスト膜のパターンを形成した後、蒸着、スパッタリング、またはメッキ等によりレジスト膜パターン以外の部分に電極材を堆積させ、最後にレジスト膜を剥離（リフトオフ）することによって電極パターンを形成する。このような薄膜プロセスによれば、各電極の位置ばらつきを１０μｍ以下に抑制できるので、方向性結合器の電気的特性のばらつきは非常に小さく抑えられ、方向性結合器の歩留まりを向上させることができる。
【００４２】
なお、薄膜プロセスによりデバイスを製造する場合、基板材料としてシリコンを使用することが一般的であるが、シリコン基板は半導体基板であるため損失が大きく、本発明の方向性結合器に使用すると、主線路での挿入損失が増加する。これに対して、ＧａＡｓ等の損失が小さい材料により作成された半絶縁性基板２４を用いることで、挿入損失を低減できる。
【００４３】
次に、図１０（Ｃ）に示すように、信号入力ポートＲＦｉｎ、信号出力ポートＲＦｏｕｔ、カップリングポートＣＰＬ、およびアイソレーションポートＩＳＯを露出させる４つの開口を設けて、誘電体膜２３を半絶縁性基板２４上に成膜する。開口の形性には、エッチングプロセスを採用することができる。
【００４４】
続いて、図１０（Ｄ）に示すように、誘電体膜２３の表面に上面電極２５を薄膜プロセスにより形成する。上面電極２５はカップリングポートＣＰＬが露出する開口から、副線路２２の一端の矩形領域まで至るパターンで形成する。これにより、上面電極２５と副線路２２との対向する領域を、直列容量Ｃｘとすることができ、方向性結合器２０Ｄのアイソレーションや方向性を改善することが可能になる。
【００４５】
《実施例２》
次に、本発明の方向性結合器の他の実施例について説明する。図１１（Ａ）は方向性結合器２０Ｅのパターン図であり、図１１（Ｂ）は方向性結合器２０Ｅの図１１（Ａ）に示すＢ−Ｂ’断面での断面図である。この方向性結合器２０Ｅは、副線路２２および上面電極２５において、直列容量Ｃｘとなる矩形領域を周囲よりも大面積な形状に拡大している。このような構成とすれば、直列容量Ｃｘの容量値を比較的大きくすることが容易となる。
【００４６】
《実施例３》
次に、本発明の方向性結合器の他の実施例について説明する。図１２（Ａ）は方向性結合器２０Ｆのパターン図であり、図１２（Ｂ）は方向性結合器２０Ｆの図１２（Ａ）に示すＢ−Ｂ’断面での断面図である。この方向性結合器２０Ｆは、直列容量Ｃｘの容量値を比較的大きく確保するために、副線路２２の線路形状はそのままに、上面電極２５を副線路２２に重なる線路状とすることにより、直列容量Ｃｘとなる矩形領域を大面積にしている。このような構成とすれば、デバイスサイズの大型化を招くことなく、直列容量Ｃｘの容量値を確保することができる。
【００４７】
以上に示した各実施形態や各実施例のように本発明は多様な構成で実施でき、本発明の範囲は上述の実施形態の記載に制限されるものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００４８】
ＣＰＬ…カップリングポート
ＩＳＯ…アイソレーションポート
ＲＦｉｎ…信号入力ポート
ＲＦｏｕｔ…信号出力ポート
２０Ａ〜２０Ｆ…方向性結合器
２１…主線路
２２…副線路
２３…誘電体膜
２４…半絶縁性基板
２５…上面電極
【国際調査報告】
2012063887.tif 000015
2012063887.tif 000016
2012063887.tif 000017
2012063887.tif 000018