(57)【要約】  ギルバート乗算コアを構成するバイポーラトランジスタの特性が悪くても、演算精度が悪化しないようにする。  ギルバート乗算コア１０１とその線形化回路１０２とを備えたアナログ乗算部１００Ａと、補正電流生成回路３とからなる。その補正電流生成回路３は、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１〜Ｑ４と同じ電流増幅率αを持つ第１のレプリカトランジスタであるバイポーラトランジスタＱ７のエミッタに、定電流源３０１によってバイアス電流である定電流Ｉ０を流し、そのコレクタ側にα・Ｉ０の電流を生成する。その電流をＭＯＳトランジスタ３０５〜３０８を介して補正電流である電流α・Ｉ０として出力し、ギルバート乗算コア１０１の一方の入力信号±Ｋ１・Ｖｙに対してそれぞれ加算して、そのバイアス電流成分である定電流Ｉ０を電流α・Ｉ０に補正することにより、乗算結果である出力信号における電流増幅率αの影響を除去する。
2012147784.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を少なくとも１つ有し、前記差動トランジスタ対の結合されたエミッタを第１の入力端子とし、前記差動トランジスタ対の２つのベースを第２の入力端子対とし、前記差動トランジスタ対の２つのコレクタを出力端子対とする乗算コアと、
前記第２の入力端子対にそれぞれエミッタが接続された一対のバイポーラトランジスタからなる線形化トランジスタ対を有し、前記線形化トランジスタ対の各ベース及び各コレクタをそれぞれ所定の電源に接続した線形化回路と、
前記差動トランジスタ対の各バイポーラトランジスタの電流増幅率に応じた補正電流を前記第２の入力端子対に加算する補正電流生成回路と、
を備えたことを特徴とするアナログ乗算回路。
【請求項２】
前記補正電流生成回路は、前記差動トランジスタ対の各バイポーラトランジスタのレプリカである第１のレプリカトランジスタを有し、前記第１のレプリカトランジスタのエミッタへ所定のバイアス電流を流すことで前記第１のレプリカトランジスタのコレクタから得られる電流に基づいて前記補正電流を生成すること、
を特徴とする請求項１に記載のアナログ乗算回路。
【請求項３】
前記補正電流生成回路は、前記線形化トランジスタ対の各バイポーラトランジスタのレプリカである第２のレプリカトランジスタを有し、
前記第２のレプリカトランジスタのエミッタを前記第１のレプリカトランジスタのベースに接続し、前記第２のレプリカトランジスタのコレクタとベースをそれぞれ所定の電源に接続したこと、
を特徴とする請求項２に記載のアナログ乗算回路。
【請求項４】
前記補正電流生成回路は、
前記乗算コア及び前記線形化回路のレプリカであり、前記第１及び第２の入力端子、並びに前記出力端子それぞれのレプリカである第１及び第２のレプリカ入力端子、並びにレプリカ出力端子を有するレプリカ乗算部と、
前記レプリカ出力端子からの出力に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路と、
前記第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた前記期待信号を前記比較回路に入力する前記する設定回路と、
前記補正電流と当該補正電流のレプリカ電流であり前記第２のレプリカ入力端子対に加算されるレプリカ補正電流とを生成する補正電流出力回路と、
を備え、
前記補正電流出力回路は、前記試行出力信号が前記期待信号と等しくなるように前記比較結果信号に応じて前記補正電流及び前記レプリカ補正電流を増減すること、
を特徴とする請求項１に記載のアナログ乗算回路。
【請求項５】
前記乗算コアは２つの前記差動トランジスタ対を有し、２つの前記差動トランジスタ対それぞれの結合されたエミッタを前記第１の入力端子対とし、２つの前記差動トランジスタ対相互間で２つのベース同士を互いに結合して前記第２の入力端子対とし、２つの前記差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して前記出力端子対とすること、
を特徴とする請求項１から請求項４のいずれか一項に記載のアナログ乗算回路。
【請求項６】
請求項１から請求項４のいずれか一項に記載のアナログ乗算回路を備え、
前記第１の入力端子に直流制御信号を入力し、
前記第２の入力端子に入力信号を入力し、
前記出力端子の出力信号に基づいて可変信号を得ること、
を特徴とする可変ゲインアンプ。
【請求項７】
請求項５に記載のアナログ乗算回路を備え、
前記第１の入力端子又は前記第２の入力端子のいずれか一方に振幅が一定な交番信号を入力し、他方に被検波信号を入力し、
前記出力端子の出力信号に基づいて検波信号を得ること、
を特徴とする検波回路。
【請求項８】
外部から印加された物理量を電気信号に変換する振動子と、参照信号を出力する参照信号生成回路と、前記参照信号に基づいて前記振動子を発振させる発振回路と、該発振回路からの発振信号に基づいて前記振動子からの出力信号を検波する検波回路と、を有する物理量センサにおいて、
前記検波回路が請求項７に記載の検波回路であって、前記交番信号が前記発振信号であり、前記被検波信号が前記振動子からの出力信号であること、
を特徴とする物理量センサ。
【請求項９】
前記補正電流生成回路は、前記参照信号に基づいて前記補正電流を生成すること、
を特徴とする請求項８に記載の物理量センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ギルバート乗算コア等の乗算コアを用いたアナログ乗算回路と、それを応用した検波回路及び可変ゲインアンプと、その検波回路を使用した振動型角速度センサ等の物理量センサに関するものである。
【背景技術】
【０００２】
振動型角速度センサに代表される物理量センサにおいては、一般にそのセンサ素子の出力信号を検波して信号成分を取り出すために検波回路が必要である。そのような検波回路として、アナログ乗算回路であるギルバート乗算器を用いた検波回路が知られている（例えば、特許文献１）。【０００３】
ギルバート乗算器（ギルバート乗算コア）は、一般に４個のバイポーラトランジスタにより形成された双差動回路を備え、２つの入力信号の積に比例した信号を出力する。バイポーラトランジスタを用いたギルバート乗算器には、バイポーラトランジスタの指数特性から生じる非線形性の問題がある。そのため、ギルバート乗算コアにおける非線形成分を抑圧して線形化するための前処理を行う回路を設けたアナログ乗算回路も知られている（例えば、非特許文献１）。【０００４】
このような従来のギルバート乗算コアを用いたアナログ乗算回路の一例を、図９によって説明する。このアナログ乗算回路１００は、ギルバート乗算コア１０１と線形化回路１０２とによって構成されている。【０００５】
ギルバート乗算コア１０１は、一対のバイポーラトランジスタＱ１，Ｑ２と一対のバイポーラトランジスタＱ３，Ｑ４とからなる４個のバイポーラトランジスタによって形成された双差動回路を備える。ギルバート乗算コア１０１はそれぞれ前記トランジスタ対のエミッタ共通接続点であるＴａ，Ｔｂからなる第１の入力端子対に入力される第１の入力信号と、それぞれベース共通接続点であるＴｃ，Ｔｄからなる第２の入力端子対に入力される第２の入力信号との積に比例した差動電流による出力信号を、それぞれコレクタ共通接続点であるＴｅ，Ｔｆからなる出力端子対から出力する。【０００６】
線形化回路１０２は、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１〜Ｑ４の指数特性から生じる非線形成分を逆双曲線関数（tanh−１）によって抑圧して線形化するための前処理を行うＩ−Ｖ変換回路である。線形化回路１０２はギルバート乗算コア１０１の第２の入力端子対Ｔｃ，Ｔｄの各端子と負電源（−Ｖ）との間に、それぞれダイオード接続した（すなわちベースとコレクタとを直接接続した）線形化トランジスタである一対のバイポーラトランジスタＱ５，Ｑ６を電流が流れる向きに対して順方向に接続して構成される。【０００７】
このアナログ乗算回路１００によって、いずれも電圧信号である２つの入力信号ＶｙとＶｘとの積を得る際には、入力信号ＶｙをＶ−Ｉ変換回路１１０によって、変換係数Ｋ１で正負の電流信号（＋Ｋ１・Ｖｙ）と（−Ｋ１・Ｖｙ）とからなる差動電流に変換する。その差動電流はその成分それぞれに定電流源２ａ，２ｂによってバイアス電流Ｉ０を加えられて、バイアス電流を含む差動電流（Ｉ０±Ｋ１・Ｖｙ）とされ、これがギルバート乗算コア１０１の第２の入力端子対Ｔｃ，Ｔｄに入力される。その際、差動電流（Ｉ０±Ｋ１・Ｖｙ）は線形化回路１０２により次式で表される差動電圧信号Ｖｉに変換されてギルバート乗算コア１０１に入力される。ＶＴはいわゆる熱電圧である。
Ｖｉ＝２・ＶＴ・tanh−１（Ｋ１・Ｖｙ／Ｉ０）【０００８】
一方、入力信号Ｖｘは、Ｖ−Ｉ変換回路１２０によって、変換係数Ｋ２で正負の電流信号（＋Ｋ２・Ｖｘ）と（−Ｋ２・Ｖｘ）とからなる差動電流に変換される。その差動電流はその成分それぞれに定電流源２ｃ，２ｄによってバイアス電流Ｉｂを加えられて、バイアス電流を含む差動電流（Ｉｂ±Ｋ２・Ｖｘ）とされ、ギルバート乗算コア１０１の第１の入力端子対Ｔａ，Ｔｂに入力される。【０００９】
それによって、ギルバート乗算コア１０１の出力端子対Ｔｅ，Ｔｆから乗算結果として差動電流Ｉ４（対応する正負の電流）が出力される。Ｉ−Ｖ変換回路１５０は当該差動電流Ｉ４を変換係数Ｋ５で電圧に変換して次式で表される出力電圧Ｖout を出力する。
Ｖout＝２・Ｋ１・Ｋ２・Ｋ５・（Ｖｘ・Ｖｙ／Ｉ０）【００１０】
上式の右辺の係数“２”は正負の成分それぞれを変換することにより電圧が２倍となることに対応する因子である。この因子“２”及び変換係数Ｋ１，Ｋ２，Ｋ５をまとめてＫとすれば、上の式は次のように書き直せる。なお、バイアス電流Ｉｂはキャンセルされるので最終的なＶoutの式には表れない。
Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）【００１１】
Ｉ０は定電流源によるバイアス電流であるから、出力電圧Ｖout は２つの入力信号の積Ｖｘ・Ｖｙに比例する。Ｋ／Ｉ０＝１になるように設定すれば、Ｖout＝Ｖｘ・Ｖｙとなる。このようにして、２つの入力信号の積を得ることができる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−１９１８４０号公報
【非特許文献】
【００１３】
【非特許文献１】ANALYSIS  AND  DESIGN  OF  ANALOG  INTEGRATED  CIRCUIT（2nd Edition）  Paul  R.  Gray  /  Robert  G.  Meyer,  John  Wiley  and  Sons,  Inc.  1984  （p.596−600）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
このようなアナログ乗算回路による乗算結果は、ギルバート乗算コアを構成するバイポーラトランジスタの電流増幅率α（α=コレクタ電流ＩＣ／エミッタ電流ＩＥ）の影響を受け、α（α＜１）に応じて低下し、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）・αとなる。【００１５】
しかし、通常このような乗算回路には性能のよいバイポーラ・ジャンクショントランジスタが使用される。そのようなトランジスタでは、僅かなベース電流分がロスになるだけなので、α＝ＩＣ／ＩＥは極めて１に近い。また、αの値が製造プロセスや環境温度によってあまり変動しないため、一定の係数と見做すことができる。よってこの場合には乗算結果におけるαの影響は殆ど問題にならない。【００１６】
しかし、用途によって、信号処理の帯域や雑音特性などの都合で、あるいは周辺回路のＣＭＯＳ素子と共通の基板に同時に作製したい場合など、比較的特性の劣るラテラルＰＮＰトランジスタや、標準的なＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタが使用されることがある。【００１７】
図１０に、そのようなＣＭＯＳプロセスによって作製されるラテラル・バイポーラトランジスタの一例を模式的断面図で示す。【００１８】
このラテラル・バイポーラトランジスタ５はｐ型半導体基板５０の表面に形成される。ｐ型半導体基板５０の表面側にｎウェル５１が形成され、さらにそのｎウェル５１の表面付近にｎリッチ部５２と２箇所のｐリッチ部５３，５４とが形成される。そのｎリッチ部５２にベースＢ、一方のｐリッチ部５３にエミッタＥ、他方のｐリッチ部５４にラテラルコレクタ（正規のコレクタ）Ｃの各電極が形成され、これによって、ＰＮＰ型のラテラル・バイポーラトランジスタ５が構成される。しかし、この素子構造では、p型半導体基板５０自体が寄生コレクタとなり、トランジスタ５のバーチカルコレクタＣ′として機能してしまう。【００１９】
そのため、このラテラル・バイポーラトランジスタ５を回路記号図で表すと図１１に示すようになり、バーチカルコレクタＣ′に不要な電流（寄生コレクタ電流）ＩＣ′が流れる。電流ＩＣ′の量、あるいは電流ＩＣ′とラテラルコレクタＣに流れるコレクタ電流ＩＣとの比率は、ＣＭＯＳプロセス及び環境温度などに依存して変動するため、電流増幅率α＝ＩＣ／ＩＥも変動する。ｎ型半導体基板上にＮＰＮ型のラテラル・バイポーラトランジスタを形成した場合も同様である。【００２０】
すなわち、このようなＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタは電流増幅特性が充分でない、つまり電流増幅率αの１からの低下量が大きくなるため、電流増幅率αの絶対値に占める製造誤差の割合が大きくなり、電流増幅率αは製造誤差の影響により変動しやすくなる。さらに電流増幅率αは温度によっても変動してしまう。これらの変動は制御困難である。【００２１】
そのため、このようなラテラル・バイポーラトランジスタを前述したようなアナログ乗算回路のギルバート乗算コアを構成するバイポーラトランジスタとして使用した場合、電流増幅率αによる乗算係数が予測不能に変動し、その結果として演算精度が悪化するという問題があった。【００２２】
一般的なバイポーラ・ジャンクショントランジスタを使用した場合でも、電流増幅特性が充分でないもの（特性があまりよくないもの）であると、電流増幅率αが温度等に依存して変動し、同様の問題が発生する。【００２３】
このようなアナログ乗算回路を検波回路として使用した場合には検波精度が低下し、その検波回路を使用した振動型角速度センサ等の物理量センサにおいては、角速度等の物理量の検出精度が低下することになる。【００２４】
なお、この問題は乗算コアがギルバート乗算コアである場合に限らず、エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対からなる乗算コアを用いたアナログ乗算回路においても、同様な問題が発生する。それを、可変ゲインアンプとして使用する場合には、意図しないゲイン変動が生じる等の問題が生じることになる。【００２５】
この発明は上記の問題を解決するためになされたものであり、ＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタや特性が充分にはよくはないバイポーラ・ジャンクショントランジスタ等を、乗算コアを構成するバイポーラトランジスタとして使用した場合でも、その乗算コアによるアナログ乗算回路の演算精度が悪化しないようにすることを目的とする。【００２６】
また、乗算コアを備えたアナログ乗算回路を使用する検波回路の検波精度、及びその検波回路を使用した物理量センサの検出精度も低下しないようにすること、あるいはアナログ乗算回路を使用する可変ゲインアンプの増幅精度が低下しないようにすることも目的とする。
【課題を解決するための手段】
【００２７】
この発明によるアナログ乗算回路は、上記の目的を達成するため、エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を少なくとも１つ有し、その差動トランジスタ対の結合されたエミッタを第１の入力端子とし、上記差動トランジスタ対の２つのベースを第２の入力端子対とし、上記差動トランジスタ対の２つのコレクタを出力端子対とする乗算コアと、上記第２の入力端子対にそれぞれエミッタが接続された一対のバイポーラトランジスタからなる線形化トランジスタ対を有し、その線形化トランジスタ対の各ベースと各コレクタとをそれぞれ所定の電源に接続した線形化回路と、上記差動トランジスタ対の各バイポーラトランジスタの電流増幅率に応じた補正電流を上記第２の入力端子対に加算する補正電流生成回路と、を備えたことを特徴とする。【００２８】
上記補正電流生成回路は、上記差動トランジスタ対の各バイポーラトランジスタのレプリカである第１のレプリカトランジスタを有し、その第１のレプリカトランジスタのエミッタへ所定のバイアス電流を流すことで上記第１のレプリカトランジスタのコレクタから得られる電流に基づいて上記補正電流を生成するとよい。【００２９】
上記補正電流生成回路はさらに、上記線形化トランジスタ対の各バイポーラトランジスタのレプリカである第２のレプリカトランジスタを有し、その第２のレプリカトランジスタのエミッタを上記第１のレプリカトランジスタのベースに接続し、上記第２のレプリカトランジスタのコレクタとベースをそれぞれ所定の電源に接続するとなおよい。【００３０】
上記乗算コアは２つの上記差動トランジスタ対を有し、その２つの差動トランジスタ対それぞれの結合されたエミッタを第１の入力端子対とし、２つの差動トランジスタ対相互間で２つのベース同士を互いに結合して上記第２の入力端子対とし、２つの差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して上記出力端子対とするとよい。【００３１】
上記補正電流生成回路は、前記乗算コア及び前記線形化回路のレプリカであり、前記第１及び第２の入力端子、並びに前記出力端子それぞれのレプリカである第１及び第２のレプリカ入力端子、並びにレプリカ出力端子を有するレプリカ乗算部と、前記レプリカ出力端子からの出力に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路と、前記第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた前記期待信号を前記比較回路に入力する前記する設定回路と、前記補正電流と当該補正電流のレプリカであり前記第２のレプリカ入力端子対に加算されるレプリカ補正電流とを生成する補正電流出力回路と、を備え、前記補正電流出力回路は、前記試行出力信号が前記期待信号と等しくなるように前記比較結果信号に応じて前記補正電流及び前記レプリカ補正電流を増減するものであってもよい。【００３２】
この発明による可変ゲインアンプは、上記乗算コアが１つの上記差動トランジスタ対を有する上記いずれかのアナログ乗算回路を備え、上記第１の入力端子に直流制御信号を入力し、上記第２の入力端子に入力信号を入力し、上記出力端子の出力信号に基づいて可変信号を得るようにしたことを特徴とする。【００３３】
この発明による検波回路は、上記乗算コアが２つの上記差動トランジスタ対を有する上記いずれかのアナログ乗算回路を備え、上記第１の入力端子又は上記第２の入力端子のいずれか一方に振幅が一定な交番信号を入力し、他方に被検波信号を入力し、上記出力端子の出力信号に基づいて検波信号を得ることを特徴とする。【００３４】
この発明による物理量センサは、外部から印加された物理量を電気信号に変換する振動子と、参照信号を出力する参照信号生成回路と、その参照信号に基づいて上記振動子を発振させる発振回路と、その発振回路からの発振信号に基づいて上記振動子からの出力信号を検波する検波回路とを有する。【００３５】
そして、その検波回路がこの発明による上記検波回路であって、上記交番信号が上記発振信号であり、上記被検波信号が上記振動子からの出力信号である。【００３６】
この物理量センサにおいて、前記補正電流生成回路は、前記参照信号に基づいて前記補正電流を生成するとなおよい。
【発明の効果】
【００３７】
乗算コアを構成するバイポーラトランジスタの電流増幅率（α）が予測不能に変動する場合、その乗算コアによって２つの入力信号ＶｘとＶｙとを乗算した出力電圧Ｖoutは、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）・αとなる。この発明によるアナログ乗算回路は、補正電流生成回路によりαに応じて増加する補正電流を生成し、当該補正電流を乗算コアの一方の入力信号に加えることで、乗算コアの一方の入力信号のバイアス電流成分（Ｉ０）を、電流増幅率（α）を乗じた電流（αＩ０）に補正する。これにより、乗算コアによって２つの入力信号ＶｘとＶｙとを乗算した出力電圧Ｖoutは、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／（α・Ｉ０））・αとなる。【００３８】
従って、分母と分子のαが相殺され、Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）となり、乗算結果である出力電圧Ｖoutは、電流増幅率αの影響を受けなくなり、常に精度よく乗算を行うことができる。【００３９】
この発明による検波回路は、この発明によるアナログ乗算回路を使用して、交番信号と対象信号とを２つの入力信号とするアナログ乗算によって検波を行うため、常に高精度な検波を行うことができる。この発明による可変ゲインアンプは、この発明によるアナログ乗算回路を使用して、制御信号と入力信号とのアナログ乗算による出力信号に基づいて可変信号を得るため、常に精度よく可変増幅することができる。【００４０】
この発明による物理量センサは、この発明による上記検波回路を使用して、振動子による外部から印加された物理量に応じた出力信号を対象信号とし、振動子を振動させる発振信号を上記交番信号として、上記対象信号を検波して物理量を検出するので、常に高精度で物理量を検出することができる。
【図面の簡単な説明】
【００４１】
【図１】この発明によるアナログ乗算回路及び検波回路の一実施形態を示す回路図である。
【図２】この発明による物理量センサの一実施形態の全体構成を示すブロック図である。
【図３】図２に示した物理量センサの検波回路の構成例を示す回路図である。
【図４】図３における補正電流生成回路の構成例を示す回路図である。
【図５】図３における第１、第２のＶ−Ｉ変換回路の構成例を示す回路図である。
【図６】この発明によるアナログ乗算回路の他の例及び可変ゲインアンプの実施形態を示す回路図である。
【図７】図１に示したアナログ乗算回路のブロック図である。
【図８】この発明によるアナログ乗算回路のさらに他の例の実施形態を示す概略のブロック図である。
【図９】従来のギルバート乗算コアを用いたアナログ乗算回路の一例を示す回路図である。
【図１０】ＣＭＯＳプロセスによって作製されるラテラル・バイポーラトランジスタの一例を示す模式的断面図である。
【図１１】ＣＭＯＳプロセスによって作製されるラテラル・バイポーラトランジスタの電流増幅率を説明するための回路記号図である。
【発明を実施するための形態】
【００４２】
以下、この発明によるアナログ乗算回路、検波回路及び物理量センサの各実施形態を、添付図面の図１〜図５を用いて説明する。
【００４３】
〔アナログ乗算回路の実施形態：図１〕
先ず、この発明によるアナログ乗算回路及び検波回路の一実施形態を図１によって説明する。なお、図１において、前述した図９と対応する部分には同一の符号を付してあり、それらの重複する説明は省略する。
【００４４】
この図１に示すアナログ乗算回路１は、アナログ乗算部１００Ａと補正電流生成回路３とからなる。そのアナログ乗算部１００Ａの構成は、図９によって説明した従来のアナログ乗算回路１００と同じく、ギルバート乗算コア１０１と線形化回路１０２とを備えている。このアナログ乗算部１００Ａのギルバート乗算コア１０１を構成する４個のバイポーラトランジスタＱ１〜Ｑ４は、図１０によって説明したＣＭＯＳプロセスによって作製したラテラル・バイポーラトランジスタや特性があまりよくないバイポーラ・ジャンクショントランジスタ等を使用している。
【００４５】
但し、アナログ乗算回路１を構成するバイポーラトランジスタは同じ製造プロセスで作製した同じ構造の素子で、なるべく特性が揃ったものであることが望ましい。これは周知の半導体レイアウト技術、すなわち、同一寸法のトランジスタ素子を多数配置し、そのうちの隣り合う素子同士を使用するといった手法により実現することが可能である。半導体製造プロセスの誤差によって、トランジスタ素子特性の絶対値や温度変化量はチップ毎に異なるが、このようにチップ内の幾何学的な配置を考慮することで、回路内で使用する素子同士の相対的な特性は高い精度で一致させることが可能となる。
【００４６】
ギルバート乗算コア１０１は、それぞれエミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を２組有し、その２つの差動トランジスタ対それぞれの結合されたエミッタを第１の入力端子対Ｔａ，Ｔｂとし、２つの差動トランジスタ対相互間で２つのベース同士を互いに結合して第２の入力端子対Ｔｃ，Ｔｄとし、２つの差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して出力端子対Ｔｅ，Ｔｆとした乗算コアである。
【００４７】
線形化回路１０２は、上記差動トランジスタ対の第２の入力端子対Ｔｃ，Ｔｄにそれぞれエミッタが接続されたバイポーラトランジスタＱ５，Ｑ６からなる線形化トランジスタ対を有し、その線形化トランジスタ対の各ベースと各コレクタとをそれぞれ所定の電源に接続したＩ−Ｖ変換回路である。
【００４８】
補正電流生成回路３は、上記差動トランジスタ対の各バイポーラトランジスタＱ１〜Ｑ４の電流増幅率αに応じた補正電流を第２の入力端子対Ｔｃ，Ｔｄに加算する補正電流を生成する回路である。
【００４９】
この図１に示すアナログ乗算回路の、Ｖ−Ｉ変換回路１１０に振幅が一定な交番信号である電圧信号Ｖｙを入力し、Ｖ−Ｉ変換回路１２０に電圧信号Ｖｙと同じ周波数で振幅が変化する被検波信号である電圧信号Ｖｘを入力することで、アナログ乗算回路１により検波回路を構成することができる。
【００５０】
アナログ乗算回路１は被検波信号である電圧信号Ｖｘの振幅に応じた検波信号としてＩ−Ｖ変換回路１５０から電圧信号を出力する。
【００５１】
ここで、ギルバート乗算コア１０１の双差動回路を形成する４個のバイポーラトランジスタ（以下「バイポーラトランジスタ」を単に「トランジスタ」と称す）Ｑ１〜Ｑ４の接続関係を具体的に説明する。
【００５２】
このギルバート乗算コア１０１は、一対のトランジスタＱ１，Ｑ２からなる第１の差動トランジスタ対１０１ａと、一対のトランジスタＱ３，Ｑ４からなる第２の差動トランジスタ対１０１ｂとによって構成されている。
【００５３】
そして、トランジスタＱ１及びＱ２のエミッタ同士が共通接続されて第１の入力端子対の一方の入力端子Ｔａを形成し、トランジスタＱ３及びＱ４のエミッタ同士が共通接続されて第１の入力端子対の他方の入力端子Ｔｂを形成する。トランジスタＱ１及びＱ４のベース同士が共通接続されて第２の入力端子対の一方の入力端子Ｔｃを形成し、トランジスタＱ２及びＱ３のベース同士が共通接続されて第２の入力端子対の他方の入力端子Ｔｄを形成する。
【００５４】
さらに、トランジスタＱ１及びＱ３のコレクタ同士が共通接続されて出力端子対の一方の出力端子Ｔｅを形成し、トランジスタＱ２及びＱ４のコレクタ同士が共通接続されて出力端子対の他方の出力端子Ｔｆを形成している。
【００５５】
補正電流生成回路３は、ギルバート乗算コア１０１を構成するトランジスタＱ１〜Ｑ４と同じ電流増幅率α（α＝ＩＣ／ＩＥ）を持つトランジスタＱ７と、そのトランジスタＱ７にバイアス電流を与える回路とによって、ギルバート乗算コア１０１の一方の入力信号（入力端子Ｔｃ，Ｔｄ側の入力信号）のバイアス電流成分である定電流Ｉ０を、上記電流増幅率αを乗じた電流α・Ｉ０に補正するための補正電流を生成する回路である。
【００５６】
その補正電流生成回路３が生成した補正電流によってギルバート乗算コア１０１の２つの入力信号のうち一方を補正することにより、ギルバート乗算コア１０１の出力電圧Ｖoutにおける、ギルバート乗算コア１０１を構成するトランジスタＱ１〜Ｑ４の電流増幅率αの影響を除去する。
【００５７】
補正電流生成回路３についてさらに詳しく説明すると、トランジスタＱ７は、ギルバート乗算コア１０１を構成するトランジスタＱ１〜Ｑ４と同じ電流増幅率αを持つバイポーラトランジスタである第１のレプリカトランジスタである。トランジスタＱ７のエミッタは定電流源３０１を通して正電源（＋Ｖ）に接続され、コレクタは定電流源３０２を通して負電源（−Ｖ）に接続される。また、トランジスタＱ７のベースと負電源（−Ｖ）との間にダイオード接続したトランジスタＱ８が、電流が流れる向きに対して順方向に接続されている。
【００５８】
そのトランジスタＱ８は、アナログ乗算部１００Ａの線形化回路１０２を構成するトランジスタＱ５，Ｑ６と同じ構造及び特性のバイポーラトランジスタである第２のレプリカトランジスタであるのが望ましい。このトランジスタ素子についても、前述した半導体レイアウト技術を適用することによって実現することが可能である。
【００５９】
さらに、トランジスタＱ７のべースとトランジスタＱ８のエミッタとの接続点ｐを、定電流源３０３を通して正電源（＋Ｖ）に接続し、トランジスタＱ７のコレクタと定電流源３０２との接続点ｑを、ダイオード接続したＰチャネルＭＯＳトランジスタ（以下「ＰＭＯＳ」と略称する）３０４を介して正電源（＋Ｖ）に接続している。
【００６０】
そのＰＭＯＳ３０４には、ＰＭＯＳ３０５がカレントミラー接続されている（すなわち、ＰＭＯＳ３０４，３０５のゲート同士及びソース同士がそれぞれ共通に接続されている）。ＰＭＯＳ３０５のドレインは、ダイオード接続されたＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」と略称する）３０６を介して負電源（−Ｖ）に接続される。ＮＭＯＳ３０６には、２個のＮＭＯＳ３０７，３０８がそれぞれカレントミラー接続されている（すなわち、ＮＭＯＳ３０６〜３０８のゲート同士及びソース同士がそれぞれ共通に接続されている）。これらのカレントミラー回路は、電流コピーの精度を高めるためにカスコード化してもよい。
【００６１】
その２個のＮＭＯＳ３０７，３０８の各ドレインが、それぞれ定電流Ｉ０を流す定電流源３０９，３１０を介して正電源（＋Ｖ）に接続されている。そのＮＭＯＳ３０７，３０８それぞれのドレインと定電流源３０９，３１０との接続点ｇ，ｈから、それぞれ補正電流出力線３１１，３１２を引き出している。その補正電流出力線３１１は、アナログ乗算部１００Ａのギルバート乗算コア１０１の入力端子ＴｄとトランジスタＱ５のエミッタ及びＶ−Ｉ変換回路１１０の正側出力ラインとの接続点ｒに接続される。補正電流出力線３１２は、同様にギルバート乗算コア１０１の入力端子ＴｃとトランジスタＱ６のエミッタ及びＶ−Ｉ変換回路１１０の負側出力ラインとの接続点ｓに接続される。
【００６２】
定電流源３０１は、ギルバート乗算コア１０１の第２の入力端子対Ｔｃ，Ｔｄに入力される差動電流のバイアス電流に相当する定電流Ｉ０をトランジスタＱ７のエミッタに流し、これによりギルバート乗算コア１０１のトランジスタＱ１〜Ｑ４の電流経路のレプリカの電流経路を形成している。
【００６３】
また、定電流源３０３も上記バイアス電流に相当する定電流Ｉ０を、ダイオード接続されたトランジスタＱ８のエミッタに流し、これにより線形化回路１０２のトランジスタＱ５，Ｑ６の電流経路のレプリカの電流経路を形成している。
【００６４】
この補正電流生成回路３によれば、トランジスタＱ７のエミッタには定電流Ｉ０が流れる。一方、トランジスタＱ７のコレクタに流れる電流は、定電流Ｉ０から、ベース電流及び図１０、図１１で説明したようなバーチカルコレクタＣ′に流れる電流分だけ減少して、そのときの電流増幅率αに応じたコレクタ電流である電流α・Ｉ０が接続点ｑに流れ込む。接続点ｑから負電源（−Ｖ）へは定電流源３０２によって定電流Ｉ０が流されるので、正電源（＋Ｖ）から接続点ｑへは、ＰＭＯＳ３０４を通して電流（１−α）・Ｉ０が流れる。
【００６５】
この電流（１−α）・Ｉ０がＰＭＯＳ３０４にカレントミラー接続されたＰＭＯＳ３０５にコピーされ、ＰＭＯＳ３０５及びそれに直列に接続されたＮＭＯＳ３０６にも電流（１−α）・Ｉ０が流れる。それが、ＮＭＯＳ３０６にカレントミラー接続されたＮＭＯＳ３０７，３０８にコピーされて、それらにも電流（１−α）・Ｉ０が流れる。
【００６６】
そのＮＭＯＳ３０７，３０８それぞれのドレインと定電流源３０９，３１０との接続点ｇ，ｈには、それぞれ定電流源３０９，３１０から定電流Ｉ０が流れ込んでいるため、補正電流出力線３１１，３１２には、Ｉ０−（１−α）・Ｉ０＝α・Ｉ０の補正電流が出力される。
【００６７】
この２つの補正電流である電流α・Ｉ０は補正電流出力線３１１，３１２によってアナログ乗算部１００Ａの前述した接続点ｒ，ｓにそれぞれ流入され、Ｖ−Ｉ変換回路１１０から出力される±Ｋ１・Ｖｙに加算される。
【００６８】
それによって、接続点ｒ，ｓから線形化回路１０２のトランジスタＱ５，Ｑ６に流れ込む差動電流は、α・Ｉ０±Ｋ１・Ｖｙになる。
【００６９】
すなわち、ギルバート乗算コア１０１の第２の入力端子対の各入力端子Ｔｃ，Ｔｄへの入力用の差動電流のバイアス電流である定電流Ｉ０が、電流増幅率αを乗じた電流α・Ｉ０に補正される。
【００７０】
この差動電流（α・Ｉ０±Ｋ１・Ｖｙ）が、線形化回路１０２によって、次式で与えられる電圧信号Ｖｉに変換されて、第２の入力端子対の各入力端子Ｔｃ，Ｔｄに入力される。
Ｖｉ＝２・ＶＴ・tanh−１（Ｋ１・Ｖｙ／（α・Ｉ０））
【００７１】
すると、ギルバート乗算コア１０１によって電圧信号ＶｘとＶｙとを乗算したとき、出力端子Ｔｅ，Ｔｆから出力される差動電流をＩ−Ｖ変換回路１５０によって電圧信号に変換した出力電圧Ｖoutは、「発明が解決しようとする課題」の項に記載した次式においてＩ０をα・Ｉ０に置き換えた式で表される。
Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）・α
【００７２】
具体的には、上の式におけるＩ０をα・Ｉ０に置き換えると次式が得られる。
Ｖout＝Ｋ・｛Ｖｘ・Ｖｙ／（α・Ｉ０）｝・α
【００７３】
右辺の分母と分子のαは相殺されるので、
Ｖout＝Ｋ・（Ｖｘ・Ｖｙ／Ｉ０）
となり、乗算結果である出力電圧Ｖoutは、電流増幅率αの影響を受けなくなり、常に精度よく乗算を行うことができる。
【００７４】
なお、上記の各式におけるＫは、背景技術の項で説明したように、Ｖ−Ｉ変換回路１１０及び１２０の変換係数をそれぞれＫ１，Ｋ２とし、Ｉ−Ｖ変換回路１５０の変換係数をＫ５とすると、次式で表される一定の係数である。
Ｋ＝２・Ｋ２・Ｋ２・Ｋ５
【００７５】
この実施形態の検波回路では、電圧信号Ｖｙは振幅が一定であるから、Ｉ−Ｖ変換回路１５０が出力する電圧信号（出力電圧Ｖout）として、被検波信号である電圧信号Ｖｘの振幅に応じた検波信号を、ギルバート乗算コア１０１を構成するトランジスタＱ１〜Ｑ４の電流増幅率αの影響を受けることなく精度よく得ることができる。
【００７６】
アナログ乗算部１００Ａのその他の機能は、図９によって説明したアナログ乗算回路１００の機能と同じであるから、説明を省略する。なお、このアナログ乗算回路１における各バイポーラトランジスタＱ１〜Ｑ８は、全てＰＮＰ型を使用しているが、ＮＰＮ型のバイポーラトランジスタを使用しても、電流の向きが反対になるだけでその動作原理は同じである。
【００７７】
〔物理量センサと検波回路の実施形態：図２〜図５〕
次に、上述したアナログ乗算回路を使用したこの発明による物理量センサと検波回路の実施形態について、図２〜図５を用いて説明する。
【００７８】
（１）全体構成説明：図２
まず、図２によって、この発明による物理量センサの一実施形態の全体構成について説明する。図２に示す物理量センサは、センサ素子１０と、発振回路２０と、検出回路３０と、参照信号生成回路４０とによって構成した振動型の角速度センサである。
【００７９】
センサ素子１０は、例えば音叉形状に形成した圧電材料の表面に金属電極を配置して構成した、回転角速度を検知するジャイロ振動子であり、駆動部１１と検出部１２とを備えている。このセンサ素子１０は、発振回路２０によって発振駆動され、その振動中に回転角速度を受けると、微弱な交流信号をセンサ素子出力Ｓ１２として検出部１２から出力する。
【００８０】
参照信号生成回路４０は、後述のＡＧＣ制御回路のための基準信号を生成する回路であり、ここでは周囲温度や電源電圧に依存しないほぼ一定の電圧である参照信号Ｓ４１を生成する定電圧回路を用いる。
【００８１】
発振回路２０は、センサ素子１０に対し、モニタ回路２１及び可変ゲインアンプ２２によって発振ループを形成しており、いわゆるＡＧＣ機能を有する発振回路である。そのため、この発振回路２０はＡＧＣ制御回路２３を備えており、センサ素子１０の励振電流の実効値が参照信号Ｓ４１と等しくなるように可変ゲインアンプ２２のゲインを制御する機能を有している。また発振回路２０はセンサ素子１０の励振電流を、モニタ回路２１により電圧信号に変換する。
【００８２】
この構成では、ＡＧＣ制御回路２３によってセンサ素子１０の発振制御がなされ、モニタ回路２１が出力する発振信号Ｓ２１は、参照信号Ｓ４１に基づいた振幅を有する交流信号となる。この発振信号Ｓ２１は、後述する検波回路３２での乗算に用いる信号としても利用される。
【００８３】
検出回路３０は、増幅回路３１と、検波回路３２と、フィルタ回路３３とによって構成されている。増幅回路３１はセンサ素子１０の検出部１２からの出力信号であるセンサ素子出力Ｓ１２を増幅する。検波回路３２は増幅回路３１の出力信号である増幅信号Ｓ３１に含まれる角速度信号成分を検波する。フィルタ回路３３は検波回路３２の出力信号Ｓ３２（つまり、検波信号）を増幅及び平滑化して、物理量センサの出力信号Ｓ３０として出力する。これらのうち検波回路３２は、増幅回路３１の出力信号である増幅信号Ｓ３１と前述の発振信号Ｓ２１とをアナログ的に乗算するアナログ乗算回路を備えており、上述のアナログ乗算回路を利用する。
【００８４】
発振回路２０及び検出回路３０は、正電源（＋Ｖ）と負電源（−Ｖ）とに接続することにより動作する集積回路であり、同一の半導体基板上に構成することが可能である。
【００８５】
ここで、検波回路３２による乗算検波について簡単に説明する。一般に、振幅がそれぞれＡ、Ｂである同じ周波数かつ同じ位相の正弦波同士を乗算すると次式のようになる。
（Ａ・ｓｉｎθ）・（Ｂ・ｓｉｎθ）＝Ａ・Ｂ・（１−ｃｏｓ２θ）／２
【００８６】
θは時間に比例した位相角（θ＝ω・ｔ）とみなせば、上記の乗算からは元の信号の２倍の周波数の信号と直流信号との２つの成分が得られることが三角関数の性質から理解される。この信号を低周波のみを通過するフィルタ回路３３を通すことによってＡ・Ｂ／２という大きさの直流信号が得られる。発振信号Ｓ２１と増幅信号Ｓ３１とはいずれも同じ周波数の信号である。例えば、Ａがほぼ一定である信号と、Ｂが印加される回転角速度に比例するような信号とを選び、前式で表されるような演算操作を行えば、回転角速度に比例した信号が得られる。次に説明する検波回路３２は、この原理を用いて検波を行うものである。
【００８７】
（２）検波回路の構成の説明：図３
次に、図２に示した物理量センサにおける検波回路３２の構成について図３を用いて説明する。なお、この図３において、図１及び図９と対応する部分には同一の符号を付してあり、それらについての重複する説明は省略する。
【００８８】
この検波回路３２は、第１、第２、第３のＶ−Ｉ変換回路１１０，１２０，１３０と、定電流源２ｃ，２ｄと、アナログ乗算部１００Ａ及び補正電流生成回路３００を備えたアナログ乗算回路１Ａと、Ｉ−Ｖ変換回路１５０と、移相回路１６０とによって構成されている。
【００８９】
この検波回路３２は、発振信号Ｓ２１及び増幅信号Ｓ３１をそれぞれ電流信号へ変換するための第１のＶ−Ｉ変換回路１１０及び第２のＶ−Ｉ変換回路１２０（図１におけるＶ−Ｉ変換回路１１０，１２０と同じ）を備えている。これらのＶ−Ｉ変換回路には出力形式が差動出力のものを用いる。この第１、第２のＶ−Ｉ変換回路１１０，１２０の構成については後述する。
【００９０】
第１のＶ−Ｉ変換回路１１０には、発振信号Ｓ２１を移相回路１６０を介して入力している。これは先に示した乗算検波の式のように、乗算する信号同士の位相を揃えるためである。その移相回路１６０によって位相調整した信号を発振信号Ｓ２１′と表している。この発振信号Ｓ２１′は前述のＡＧＣ制御回路２３の動作によって振幅が一定に制御された正弦波の交番信号であり、図１及び図９における電圧信号Ｖｙによる入力信号に相当するので、図３及び以下の説明における差動電流の値を示す記号中では、この発振信号Ｓ２１′の電圧値をＶｙと表す。
【００９１】
第１のＶ−Ｉ変換回路１１０は、その電圧値Ｖｙの発振信号Ｓ２１′を変換係数Ｋ１で、差動電流（±Ｋ１・Ｖｙ）に変換して出力する。
【００９２】
第２のＶ−Ｉ変換回路１２０に入力する増幅信号Ｓ３１は、交番信号である発振信号Ｓ２１′と同じ周波数で振動する正弦波の被検波信号であり、図１及び図９における電圧信号Ｖｘによる入力信号に相当するので、以下の差動電流の値を示す記号中ではこの増幅信号Ｓ３１の電圧値をＶｘと表す。
【００９３】
第２のＶ−Ｉ変換回路１２０は、その電圧値Ｖｘの増幅信号Ｓ３１を変換係数Ｋ２で、差動電流（±Ｋ２・Ｖｘ）に変換して出力する。
【００９４】
なお、定電流源２ｃ，２ｄは、第２のＶ−Ｉ変換回路１２０が出力する差動電流（±Ｋ２・Ｖｘ）にバイアス電流Ｉｂを加えて、バイアス電流を含む差動電流（Ｉｂ±Ｋ２・Ｖｘ）にする。
【００９５】
説明の便宜上これらの定電流源２ｃ，２ｄを、第２のＶ−Ｉ変換回路１２０と別に示しているが、これら定電流源は第２のＶ−Ｉ変換回路１２０内に設けてもよいし、これらの定電流源を含めて、それぞれ入力信号をバイアス電流を含む差動電流に変換するＶ−Ｉ変換回路と称してもよい。
【００９６】
第３のＶ−Ｉ変換回路１３０は、参照信号Ｓ４１（電圧値をＶｒとする）を変換係数Ｋ３で出力電流Ｉｒ（Ｉｒ＝Ｋ３・Ｖｒ＞０）に変換する回路である。この出力電流Ｉｒは、図１における補正電流生成回路３内の定電流源３０１等による定電流Ｉ０に相当するが、参照信号Ｓ４１の電圧値Ｖｒに応じて変化する。
【００９７】
補正電流生成回路３００は前述したように、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１〜Ｑ４の電流増幅率αが温度等によって変動しても乗算結果が変動しないように、一方の入力信号のバイアス電流値を補正するための回路である。
【００９８】
この実施形態における補正電流生成回路３００は、第３のＶ−Ｉ変換回路１３０の出力電流Ｉｒに、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１〜Ｑ４の電流増幅率αと同等の電流増幅率αを乗じて補正した電流α・Ｉｒを、補正電流出力線３２１，３２２から出力し、アナログ乗算部１００Ａの接続点ｒ，ｓに加える。その詳細については、図４によって後述する。
【００９９】
Ｉ−Ｖ変換回路１５０は、アナログ乗算回路１Ａのアナログ乗算部１００Ａからの差動電流による出力信号Ｉ４を変換係数Ｋ５で電圧信号に変換する回路である。図３に示すＩ−Ｖ変換回路１５０は、ＰＭＯＳ１５１Ａ，１５１Ｂ，１５２Ａ，１５２ＢとＮＭＯＳ１５３Ａ，１５３Ｂ，１５４Ａ，１５４Ｂによる、いわゆる折り返しカスコード回路により差動電流入力を単相の電流信号に変換し、さらに変換抵抗１５６とオペアンプ１５５とによりＩ−Ｖ変換して、被検波信号の振幅に応じた出力電圧Ｖoutを出力する構成にしている。変換抵抗１５６はポリシリコン抵抗などの線形抵抗素子で構成する。その抵抗値をＲ５とすると、Ｋ５＝Ｒ５である。
【０１００】
ここで、発振信号Ｓ２１′である電圧信号Ｖｙによる入力信号を第１のＶ−Ｉ変換回路１１０によって変換した差動電流（±Ｋ１・Ｖｙ）に加算するバイアス電流として、参照信号Ｓ４１（電圧値Ｖｒ）に応じた電流（α・Ｉｒ）を使用する理由を説明する。
【０１０１】
アナログ乗算による検波をするためには、被検波信号と同一周波数でかつ振幅が一定の交番信号が必要である。振動型の物理量センサにおいては、振動体の励振レベルを、定電圧回路などを使った参照信号に基づいて一定レベルに制御する、いわゆるＡＧＣ制御が行われているため、その制御された発振信号を乗算用の交番信号として用いている。しかし、実際には参照信号は温度変化によって変化する。
【０１０２】
被検波信号であるセンサ素子出力Ｓ１２を増幅した増幅信号Ｓ３１は、角速度のほかに振動体であるセンサ素子１０の励振レベルにも比例するため、単純に被検波信号（増幅信号Ｓ３１）と発振信号Ｓ２１を位相調整した発振信号Ｓ２１′とを乗算すると、参照信号Ｓ４１が二乗された成分が検波出力信号（出力電圧Ｖout）に現れることになる。よって、参照信号の誤差に起因して検波出力信号に大きな誤差が生じることとなる。これは近年物理量センサに求められている、広い使用温度範囲での高精度化を実現するうえで妨げになってしまう。
【０１０３】
そこで、この物理量センサではこの問題を解決するため、上述のように参照信号Ｓ４１を入力とする第３のＶ−Ｉ変換回路１３０と、その出力電流Ｉｒをアナログ乗算部１００Ａの一方の入力信号となる差動電流（±Ｋ１・Ｖｙ）に加算する加算回路とを設ける。これによって、参照信号の電圧変動による出力信号の変動が低減される。
【０１０４】
この実施形態ではさらに、ギルバート乗算コア１０１を構成するトランジスタＱ１〜Ｑ４の電流増幅率αの影響を除去するために、出力電流Ｉｒを補正電流生成回路３００によって補正した電流α・Ｉｒをアナログ乗算部１００Ａの一方の入力信号への加算電流としている。
【０１０５】
そのため、アナログ乗算部１００Ａの線形化回路１０２を構成する一方のトランジスタＱ５のエミッタには、第１のＶ−Ｉ変換回路１１０の正の出力電流（＋Ｋ１・Ｖｙ）に参照信号Ｓ４１をもとに生成した電流α・Ｉｒを加えた電流（α・Ｉｒ＋Ｋ１・Ｖｙ）が流れ込む構成となっている。
【０１０６】
同様に、線形化回路１０２を構成する他方のトランジスタＱ６のエミッタには、第１のＶ−Ｉ変換回路１１０の負の出力電流（反転出力電流）（−Ｋ１・Ｖｙ）に参照信号Ｓ４１をもとに生成した電流α・Ｉｒを加えた電流（α・Ｉｒ−Ｋ１・Ｖｙ）が流れ込む構成になっている。
【０１０７】
この実施形態において、上述の加算回路は、第１のＶ−Ｉ変換回路１１０の各出力電流と補正電流生成回路３００の各出力電流とのそれぞれの和を生成する部分に相当し、第１のＶ−Ｉ変換回路１１０と補正電流生成回路３００との各出力端子同士の接続点ｒと接続点ｓとにおける結線が当該加算回路に相当する。これは、電流信号の加算は結線によって行えるためである。
【０１０８】
トランジスタＱ５とトランジスタＱ６はいずれもダイオード接続となっており、これらのベース及びコレクタは負電源（−Ｖ）に接続している。
【０１０９】
トランジスタＱ５のエミッタは、ギルバート乗算コア１０１のトランジスタＱ１及びＱ４のベース同士を接続した入力端子Ｔｃに接続している。またトランジスタＱ６のエミッタは、ギルバート乗算コア１０１のトランジスタＱ２及びＱ３のベース同士を接続した入力端子Ｔｄに接続している。
【０１１０】
一方、ギルバート乗算コア１０１のトランジスタＱ１及びＱ２のエミッタ同士が接続した入力端子Ｔａには、第２のＶ−Ｉ変換回路１２０の正の出力電流（＋Ｋ２・Ｖｘ）にバイアス電流Ｉｂを加えた電流（Ｉｂ＋Ｋ２・Ｖｘ）が流れ込む構成になっている。同様に、ギルバート乗算コア１０１のトランジスタＱ３及びＱ４のエミッタ同士が接続した入力端子Ｔｂには、第２のＶ−Ｉ変換回路１２０の負の出力電流（反転出力電流）（−Ｋ２・Ｖｘ）にバイアス電流Ｉｂを加えた電流（Ｉｂ−Ｋ２・Ｖｘ）が流れ込む構成になっている。バイアス電流Ｉｂは、バイアス電流源である定電流源２ｃ，２ｄにより生成される。
【０１１１】
バイアス電流Ｉｂ、出力電流Ｉｒは、入力信号が正負のいずれの値をとっても、乗算コアのバイポーラトランジスタに流れる電流が負になってカットオフしないようにする目的でＶ−Ｉ変換回路１２０，１３０の出力電流に加えている。よって、バイアス電流Ｉｂの値は入力信号である被検波信号すなわち電圧信号Ｖｘの範囲に応じて設定される。
【０１１２】
ギルバート乗算コア１０１のトランジスタＱ１及びＱ３のコレクタ同士が接続した出力端子Ｔｅと、トランジスタＱ２及びＱ４のコレクタ同士が接続した出力端子Ｔｆとが、発振信号Ｓ２１′と増幅信号Ｓ３１との乗算結果の出力信号Ｉ４を出力する出力端子対を構成している。Ｉ−Ｖ変換回路１５０は出力端子対Ｔｅ，Ｔｆから出力される差動電流を、前述したように電圧信号に変換して出力電圧Ｖoutを出力する。
【０１１３】
（３）補正電流生成回路の説明：図４
図３における補正電流生成回路３００の構成及びその動作を図４によって説明する。
【０１１４】
この図４に示す補正電流生成回路３００は、図１における補正電流生成回路３と基本的な構成は共通しており、共通する部分には同一の符号を付し、それらの詳細な説明は省略する。
【０１１５】
この補正電流生成回路３００は、前述したように、第３のＶ−Ｉ変換回路１３０が参照信号Ｓ４１（電圧値Ｖｒ）を電流信号に変換した正の出力電流Ｉｒを入力される。第３のＶ−Ｉ変換回路１３０の変換係数をＫ３とすると、Ｉｒ＝Ｋ３・Ｖｒである。
【０１１６】
そして、この第３のＶ−Ｉ変換回路１３０の出力電流Ｉｒを、図１の補正電流生成回路３における定電流源３０１による定電流Ｉ０に代えて、第１のレプリカトランジスタであるトランジスタＱ７のエミッタに流す。そのトランジスタＱ７のベースは、補正電流生成回路３と同様に、第２のレプリカトランジスタであるダイオード接続されたトランジスタＱ８のエミッタと定電流源３０３との接続点ｐに接続されている。
【０１１７】
さらに、図１の補正電流生成回路３におけるカレントミラー接続したＰＭＯＳ３０４及びＰＭＯＳ３０５を、電流コピーの精度を高めるためにカスコード化したカレントミラー回路に変えた点が、補正電流生成回路３と異なるだけである。
【０１１８】
そのカレントミラー回路は、正電源（＋Ｖ）と、トランジスタＱ７のコレクタと定電流源３０２との接続点ｑとの間に、ＰＭＯＳ３１５Ａ，３１６Ａ及びＮＭＯＳ３１７Ａをカスコード接続し、それらＭＯＳトランジスタそれぞれに、カスコード接続したＰＭＯＳ３１５Ｂ，３５２Ｂ及びＮＭＯＳ３１７Ｂをカレントミラー接続して構成している。
【０１１９】
そのＮＭＯＳ３１７ＢのソースがＮＭＯＳ３０６を介して負電源（−Ｖ）に接続されている。そのＮＭＯＳ３０６にはＮＭＯＳ３０７，３０８がカレントミラー接続される。
【０１２０】
そして、ＮＭＯＳ３０７のドレインと定電流源３０９との接続点ｇと、ＮＭＯＳ３０８のドレインと定電流源３１０との接続点ｈから、それぞれ補正電流出力線３２１，３２２が引き出される。
【０１２１】
この補正電流生成回路３００において、第１のレプリカトランジスタであるトランジスタＱ７のエミッタに出力電流Ｉｒを流すと、そのトランジスタＱ７の電流増幅率α（α＜１）に応じたα・Ｉｒのコレクタ電流が流れる。当該コレクタ電流はトランジスタＱ７のコレクタとＮＭＯＳ３１７Ａのソースとの接続点ｑに流れ込み、また接続点ｑから負電源（−Ｖ）へは定電流源３０２によって定電流Ｉ０が流されるので、ＰＭＯＳ３１５Ａ，３１６Ａ及びＮＭＯＳ３１７Ａの直列回路には、電流（Ｉ０−α・Ｉｒ）が流れる。それによって、ＰＭＯＳ３１５Ｂ，３１６Ｂ及びＮＭＯＳ３１７Ｂ，３０６の直列回路にも同量の電流（Ｉ０−α・Ｉｒ）が流れ、ＮＭＯＳ３０６とカレントミラー接続された、ＮＭＯＳ３０７，３０８にも電流（Ｉ０−α・Ｉｒ）が流れる。
【０１２２】
ＮＭＯＳ３０７，３０８それぞれのドレインと定電流源３０９，３１０との接続点ｇ，ｈには、それぞれ定電流源３０９，３１０から定電流Ｉ０が流れ込んでいるため、補正電流出力線３２１，３２２に出力される電流はそれぞれ、Ｉ０−（Ｉ０−α・Ｉｒ）＝α・Ｉｒとなる。これら電流が補正電流兼バイアス電流としてアナログ乗算部１００Ａへ供給される。
【０１２３】
（４）Ｖ−Ｉ変換回路の構成の説明：図５
次に、図３に示した検波回路３２に用いる第１のＶ−Ｉ変換回路１１０及び第２のＶ−Ｉ変換回路１２０の構成について、図５によって説明する。これらのＶ−Ｉ変換回路は互いに同じ構成であって、ＭＯＳトランジスタと抵抗素子とを利用したトランスコンダクタンスアンプであり、ＰＭＯＳ２０１〜２０７と、ＮＭＯＳ２１１〜２１７と、変換抵抗２２０と、テール電流源２３０とによって構成されている。
【０１２４】
ＰＭＯＳ２０２のゲート端子はＶ−Ｉ変換回路の入力端子ＩＮである。ＰＭＯＳ２０１，２０２、ＮＭＯＳ２１１，２１２及びテール電流源２３０は、ＰＭＯＳ２０１，２０２を入力素子とし、ＮＭＯＳ２１１，２１２をそれぞれ負荷素子とした差動対回路を構成する。ＰＭＯＳ２０２のゲート端子はその差動対回路の非反転入力端子、またＰＭＯＳ２０１のゲート端子は反転入力端子に相当し、この差動対回路へのバイアス電流供給をテール電流源２３０によって行う。
【０１２５】
ＮＭＯＳ２１１とＮＭＯＳ２１２は、それぞれダイオード接続とし、ＮＭＯＳ２１２へ流れた電流値はカレントミラーでＮＭＯＳ２１４へ所定値倍コピーされ、またＮＭＯＳ２１１へ流れた電流値はＮＭＯＳ２１３，ＰＭＯＳ２０３を介してＰＭＯＳ２０４へ所定値倍コピーされる。ＰＭＯＳ２０４及びＮＭＯＳ２１４のドレイン端子同士が接続され、この端子に反転入力端子に相当するＰＭＯＳ２０１のゲート端子と変換抵抗２２０の一端とを接続する。変換抵抗２２０の他端は信号グラウンドに接地する。なお、変換抵抗２２０はポリシリコン抵抗などの線形抵抗素子で構成する。
【０１２６】
さらに、ＰＭＯＳ２０４に流れる電流値はカレントミラー接続でＰＭＯＳ２０７へコピーされ、ＮＭＯＳ２１４に流れる電流値はカレントミラー接続でＮＭＯＳ２１７へコピーされる。ＰＭＯＳ２０７及びＮＭＯＳ２１７のドレイン端子同士が接続されて、その接続点に出力端子ＩＯＵＴが設けられる。
【０１２７】
ＮＭＯＳ２１１へ流れた電流値はカレントミラーでＮＭＯＳ２１６へ所定値倍コピーされ、またＮＭＯＳ２１２へ流れた電流値はＮＭＯＳ２１５，ＰＭＯＳ２０５を介してＰＭＯＳ２０６へ所定値倍コピーされる。ＰＭＯＳ２０６及びＮＭＯＳ２１６のドレイン端子同士が接続されて、その接続点に反転出力端子ＩＯＵＴＢが設けられる。
【０１２８】
このように接続することによって、ＰＭＯＳ２０１〜２０４及びＮＭＯＳ２１１〜２１４は、変換抵抗２２０の非接地側の一端を出力と見立てた電圧フォロワとして動作し、入力端子ＩＮへ入力した信号と同じ信号が変換抵抗２２０の一端に現れる。さらに変換抵抗２２０へ流れる電流は残りのＭＯＳトランジスタによってコピーされ、出力端子ＩＯＵＴからは入力信号電圧を変換抵抗２２０の抵抗値で除した値の電流が出力される。そして反転出力端子ＩＯＵＴＢからは、出力端子ＩＯＵＴから出力される電流とは絶対値が等しく方向が逆の電流が出力される。
【０１２９】
このＶ−Ｉ変換回路は、入力電圧をＶ、出力電流をＩとした場合には次の関係が成り立つように動作する。
Ｉ＝±Ｋ・Ｖ
【０１３０】
上式におけるＫは変換係数であり（図９及び図１における出力電圧Ｖoutの式におけるＫとは異なる）、変換抵抗２２０の抵抗値の逆数となる。図３における第１のＶ−Ｉ変換回路１１０ではこの変換係数をＫ１とし、第２のＶ−Ｉ変換回路１２０ではこの変換係数をＫ２としている。複号“±”は、それぞれ出力端子（正出力端子）と反転出力端子（負出力端子）の出力電流に相当する。
【０１３１】
ここで説明したＶ−Ｉ変換回路は、図３における第１のＶ−Ｉ変換回路１１０及び第２のＶ−Ｉ変換回路１２０に用いる構成である。第３のＶ−Ｉ変換回路１３０の構成については特に図示はしないが、シングルエンド出力なのでＰＭＯＳ２０７及びＮＭＯＳ２１７に流れる電流値をカレントミラー接続でコピーする回路と、反転出力端子ＩＯＵＴＢは不要になる。
【０１３２】
（５）物理量センサの動作説明：図２及び図３
次に、図２及び図３を用いてこの実施形態の物理量センサの動作について説明する。
【０１３３】
図２に示した物理量センサに正負の電源電圧を印加すると、参照信号生成回路４０は参照信号Ｓ４１を出力し、発振回路２０は参照信号Ｓ４１に基づく所定の電流値でセンサ素子１０の駆動部１１を交流駆動する。その際ＡＧＣ制御がなされるため、発振信号Ｓ２１には参照信号Ｓ４１に基づく振幅を有した交流電圧が出力される。
【０１３４】
この状態で物理量センサに回転角速度を印加すると、回転角速度に応じた振幅を持つ交流信号がセンサ素子出力Ｓ１２に現れる。検出回路３０はこのセンサ素子出力Ｓ１２を増幅しつつ電圧信号に変換し、増幅信号Ｓ３１として検波回路３２へ入力する。検波回路３２にはさらに参照信号Ｓ４１と発振信号Ｓ２１とが入力されている。検波回路３２は次に述べるようにアナログ乗算検波を行い、次段のフィルタ回路３３によって平滑化処理がなされる。結果として物理量センサは、印加した回転角速度に比例した電圧の出力信号Ｓ３０をフィルタ回路３３から出力する。
【０１３５】
ここで、この実施形態の物理量センサの検波回路３２の動作について図３を用いて説明する。発振信号Ｓ２１を移相回路１６０により位相調整した発振信号Ｓ２１′の電圧値をＶｙ、増幅信号Ｓ３１の電圧値をＶｘ、参照信号Ｓ４１の電圧値をＶｒとする。ＶｙとＶｘは同じ周波数で且つ同じ位相の正弦波信号（Ａ・ｓｉｎθの形式で表される）である。
【０１３６】
参照信号Ｓ４１の電圧値Ｖｒと第３のＶ−Ｉ変換回路１３０の出力電流Ｉｒとの関係は、第３のＶ−Ｉ変換回路１３０の変換係数をＫ３（変換抵抗の抵抗値をＲ３とするとＫ３＝１／Ｒ３）とすると、次式で表すことができる。
Ｉｒ＝Ｋ３・Ｖｒ＝Ｖｒ／Ｒ３
【０１３７】
また、第１のＶ−Ｉ変換回路１１０の変換係数をＫ１（図５に示した変換抵抗２２０の抵抗値をＲ１とすると、Ｋ１＝１／Ｒ１）とし、第２のＶ−Ｉ変換回路１２０の変換係数をＫ２（図５に示した変換抵抗２２０の抵抗値をＲ２とすると、Ｋ２＝１／Ｒ２）として、アナログ乗算部１００Ａの第１の入力端子対Ｔａ，Ｔｂに流れ込む電流信号をＩ１とし、第２の入力端子対Ｔｃ，Ｔｄに接続された線形化回路１０２のトランジスタＱ５，Ｑ６に流れ込む電流信号をＩ２とすると、それらの電流信号Ｉ１，Ｉ２は次式のようになる。
Ｉ１＝Ｉｂ±Ｋ２・Ｖｘ
Ｉ２＝α・Ｉｒ±Ｋ１・Ｖｙ
【０１３８】
なお複号“±”は、差動電流信号の正負それぞれに相当する。
【０１３９】
さらに、アナログ乗算部１００Ａの出力電流をＩ４とすると、Ｉ４は次式のようになる。
Ｉ４＝｛（Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）／（α・Ｉｒ）｝・α
【０１４０】
ここでＩ−Ｖ変換回路１５０の変換係数をＫ５（図３に示した変換抵抗１５６の抵抗値をＲ５とするとＫ５＝Ｒ５）とすると、Ｉ−Ｖ変換回路１５０の出力信号Ｓ３２（つまり、検波出力信号）である出力電圧Ｖoutは次式のようになる。
Ｖout＝｛２・Ｒ５・（Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）／（α・Ｉｒ）｝・α
＝｛２・Ｒ５・（Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）｝／Ｉｒ
【０１４１】
この式が示すように、ギルバート乗算コア１０１を構成するバイポーラトランジスタＱ１〜Ｑ４の電流増幅率αは、分子と分母で相殺されるためその影響が無くなる。従って、これらの素子に、ＣＭＯＳプロセスで製造したラテラル・バイポーラトランジスタのような電流増幅率αが温度等によって変動するトランジスタを使用しても、その影響を受けずに精度のよい検波出力を得ることができる。
【０１４２】
また、前述したように、Ｉｒ＝Ｖｒ／Ｒ３であるから、上式におけるＩｒにＶｒ／Ｒ３を代入すると、出力電圧Ｖoutは次式になる。
Ｖout ＝｛２・（Ｒ３・Ｒ５・Ｋ１・Ｋ２）・（Ｖｘ・Ｖｙ）｝／Ｖｒ
【０１４３】
この式において、Ｒ３，Ｒ５，Ｋ１，Ｋ２の積は一定であるから、２・（Ｒ３・Ｒ５・Ｋ１・Ｋ２）＝Ｋ０（一定の係数）とおくと、出力電圧Ｖoutは次式で表される。
Ｖout ＝Ｋ０・（Ｖｘ・Ｖｙ）／Ｖｒ
【０１４４】
上式中のＶｙは、発振信号Ｓ２１′の電圧値であるから発振信号Ｓ２１の電圧値と同じである。発振信号Ｓ２１は、図２におけるＡＧＣ制御回路２３により発振振幅の制御がなされた信号であり、ＡＧＣ制御の基準である参照信号Ｓ４１の電圧値Ｖｒに依存（比例）する（Ｖｙ∝Ｖｒ）。
【０１４５】
また、Ｖｘは、センサ素子１０の検出部１２から得られた角速度信号を増幅した増幅信号Ｓ３１の電圧値である。従って、この増幅信号Ｓ３１は、印加された角速度の強さに比例するが、角速度を検知するためにセンサ素子１０の駆動部１１を励振する強さにも比例する。すなわち参照信号Ｓ４１の電圧値Ｖｒにも比例する（Ｖｘ∝Ｖｒ）。
【０１４６】
そのため、Ｉ−Ｖ変換回路１５０の出力信号Ｓ３２である出力電圧Ｖoutを表す上式に含まれる積Ｋ・（Ｖｘ・Ｖｙ）は、印加された角速度に比例し、かつ参照信号Ｓ４１の電圧値Ｖｒの二乗に比例することになる。しかし、この実施形態では、上述したようにＶout＝Ｋ・（Ｖｘ・Ｖｙ）／Ｖｒになるので、分母のＶｒによってＶｘ・Ｖｙの一方のＶｒ比例分が相殺され、出力電圧Ｖoutは参照信号Ｓ４１の電圧値Ｖｒに比例するだけになる。
【０１４７】
この出力電圧Ｖoutを図２に示したフィルタ回路３３で平滑化した、物理量センサの出力信号Ｓ３０も同様に電圧値Ｖｒに単純に比例する。
【０１４８】
すなわち、この実施形態によれば、物理量センサの出力信号Ｓ３０の参照信号Ｓ４１に対する依存性を１次程度に抑えることができることが分かる。この特性自体は、従来のスイッチによる検波回路を用いた物理量センサと同様の性質であるが、この実施形態の物理量センサは当該特性に加えて、アナログ乗算検波を用いたことによる利点を有している。すなわち、この実施形態の物理量センサにおいて検波対象とする信号成分は発振周波数と同じ周波数成分のみであるので、外部振動等に起因するそれ以外の周波数成分をもつノイズが仮に被検波信号に含まれたとしても、当該ノイズ成分はアナログ乗算検波により直流よりも充分高い周波数に周波数変換され、次段のフィルタ回路３３により容易に除去可能である。
【０１４９】
従って、物理量センサにこの実施形態に示したようなアナログ乗算回路による検波回路を採用することにより、参照電圧の変動による出力信号の影響が小さく、かつ外来振動によるノイズにも強い高精度の物理量センサを実現することが可能になる。
【０１５０】
さらに、Ｋ０に因子として含まれるＫ１、Ｋ２、Ｋ３は各Ｖ−Ｉ変換回路１１０，１２０，１３０における変換係数であり、この実施形態のようにこの変換係数を、線形抵抗素子による変換抵抗の抵抗値を元に決定する構成としておくことで、変換係数Ｋ３と変換係数Ｋ１又はＫ２との間で温度係数や半導体プロセス変動などを相殺することも可能になる。同様に、Ｉ−Ｖ変換回路１５０を構成する変換抵抗１５６にも同じ線形抵抗素子を用いることによって、その抵抗値Ｒ５と変換係数Ｋ２又はＫ１との間で温度係数や半導体プロセス変動を相殺することも可能になる。
【０１５１】
第１のＶ−Ｉ変換回路１１０、第２のＶ−Ｉ変換回路１２０及び第３のＶ−Ｉ変換回路１３０それぞれに用いる変換抵抗の値Ｒ１、Ｒ２及びＲ３を用いると、出力電圧Ｖoutを表す上の式は次のように書き直される。
Ｖout ＝２・｛（Ｒ３・Ｒ５）／（Ｒ１・Ｒ２）｝・｛（Ｖｘ・Ｖｙ）／Ｖｒ｝
【０１５２】
上式から、第１〜第３のＶ−Ｉ変換回路１１０，１２０，１３０及びＩ−Ｖ変換回路１５０の変換抵抗として全て同一の材質からなる線形抵抗素子を用いることによって、Ｖ−Ｉ変換回路１１０，１２０，１３０及びＩ−Ｖ変換回路１５０で生じる変換誤差を相殺する効果が得られることが分かる。
【０１５３】
なお、この実施形態では、参照信号の成分をアナログ乗算回路の入力へ加算する構成を、参照信号及び乗算の入力信号からＶ−Ｉ変換により生成された電流信号を加算する電流加算の方式としたが、これに限定されない。参照信号及び乗算の入力信号を電圧信号の状態で加算を行い、その後にＶ−Ｉ変換する電圧加算の方式にしても、本実施形態と同様な効果が得られる。電圧信号の加算は、オペアンプと抵抗素子とを使ったよく知られた電圧加算回路によって行うことができる。
【０１５４】
また、この実施形態では、ＡＧＣ制御に用いる参照信号を電圧信号であると仮定したが、参照信号が電流信号である場合は、第３のＶ−Ｉ変換回路１３０が不要であることは明らかである。
【０１５５】
この実施形態では、乗算される２つの入力信号の一方であるセンサ素子の駆動回路から得られる発振信号に対して参照信号を加算したが、これとは逆でもよい。すなわち、２つの入力信号の他方であるセンサ素子出力を増幅した増幅信号に対して参照信号を加算し、その加算信号と発振信号とを乗算コアへ入力するように構成してもよく、そのようにしても上述の実施形態と同様の動作をする。これは乗算順序が交換可能であることからも明らかである。
【０１５６】
なお、図３によって説明した検波回路３２において、第３のＶ−Ｉ変換回路１３０と補正電流生成回路３００とに代えて、図１における２系統の補正電流である電流α・Ｉ０を出力する補正電流生成回路３を用いることもできる。
【０１５７】
その場合は、Ｉ−Ｖ変換回路１５０の出力電圧Ｖoutは次式によって得られる。
Ｖout＝２・α・Ｒ５・Ｋ１・Ｋ２・Ｖｘ・Ｖｙ／（α・Ｉ０）
＝２・Ｒ５・Ｋ１・Ｋ２・Ｖｘ・Ｖｙ／Ｉ０
【０１５８】
この場合も、電圧信号ＶｘとＶｙとの乗算結果である出力電圧Ｖoutは、電流増幅率αの影響を受けなくなる。そして、被検波信号である電圧信号Ｖｘの振幅に応じた検波信号を、ギルバート乗算コア１０１を構成するトランジスタＱ１〜Ｑ４の電流増幅率αの影響を受けることなく精度よく得ることができる。
【０１５９】
〔アナログ乗算回路の他の例と可変ゲインアンプの実施形態：図６〕
次に、この発明によるアナログ乗算回路の他の例と、このアナログ乗算回路を備える可変ゲインアンプの実施形態を図６によって説明する。この図６において、図３と対応する部分には同一の符号を付してあり、それらの説明は省略する。
【０１６０】
この実施形態におけるアナログ乗算回路１Ｂは、アナログ乗算部１００Ｂと補正電流生成回路３とからなる。そのアナログ乗算部１００Ｂは、乗算コア１０５と線形化回路１０２とによって構成されている。
【０１６１】
乗算コア１０５は、エミッタ結合した一対のバイポーラトランジスタであるトランジスタＱ１，Ｑ２からなる差動トランジスタ対であり、その差動トランジスタ対の結合されたエミッタを第１の入力端子Ｔａとし、それらトランジスタのベースを第２の入力端子対Ｔｃ，Ｔｄとし、それらトランジスタのコレクタを出力端子対Ｔｅ，Ｔｆとする。この乗算コア１０５はギルバート乗算コアではない。
【０１６２】
補正電流生成回路３は、図１で説明した補正電流生成回路３と同じ回路であり、定電流Ｉ０を、乗算コア１０５を構成するトランジスタＱ１，Ｑ２と同じ特性を有する第１のレプリカのトランジスタＱ７の電流増幅率αによって補正して、２系統の補正電流（バイアス電流を兼ねる）α・Ｉ０を出力する。
【０１６３】
この実施形態の可変ゲインアンプ４２は、第２の入力端子４３に入力される入力信号Ｓｉ（電圧値Ｖｙ）のゲインを、第１の入力端子４４に入力される直流の制御信号Ｓｃ（電圧値Ｖｘ）に応じて制御する回路である。
【０１６４】
そのため、上述したアナログ乗算回路１Ｂに加えて、入力信号Ｓｉ（電圧値Ｖｙ）を±Ｉｙ＝±Ｋ１・Ｖｙで表される差動電流（±Ｉｙ）に変換する第１のＶ−Ｉ変換回路１１０と、制御信号Ｓｃ（電圧値Ｖｘ）をＩｘ＝Ｋ２・Ｖｘで表される正のみの出力電流Ｉｘに変換する第２のＶ−Ｉ変換回路１２０Ａと、アナログ乗算回路１Ｂにおける乗算コア１０５の出力信号を電圧信号に変換するＩ−Ｖ変換回路１５０とを備えている。
【０１６５】
第２のＶ−Ｉ変換回路１２０Ａは、図５に示したＶ−Ｉ変換回路から、反転出力端子ＩＯＵＴＢとその反転出力電流を生成するための回路を除いた回路である。
【０１６６】
第２のＶ−Ｉ変換回路１２０Ａからの出力電流Ｉｘは乗算コア１０５の第１の入力端子に入力される。第１のＶ−Ｉ変換回路１１０からの差動電流（±Ｉｙ）と補正電流生成回路３００Ａからの補正電流である電流α・Ｉ０とは加算され、加算結果の差動電流は線形化回路１０２によって電圧信号Ｖｉ分の電圧差を有する差動信号に変換され、当該差動信号は乗算コア１０５の第２の入力端子対に入力される。Ｉ−Ｖ変換回路１５０は出力電圧Ｖoutとして、入力信号Ｓｉを制御信号Ｓｃによって制御されたゲインで増幅した電圧信号を与える。
【０１６７】
以下にこの実施形態の作用をさらに詳細に説明する。
【０１６８】
乗算コア１０５において、トランジスタＱ１，Ｑ２のベースからなる第２の入力端子対Ｔｃ，Ｔｄに印加される電圧差はＶｉである。トランジスタＱ１のべース電流をＩＢ１、コレクタ電流をＩＣ１とし、トランジスタＱ２のべース電流をＩＢ２、コレクタ電流をＩＣ２とすると、次式が成立する。ＶＴはいわゆる熱電圧である。
【数１】
2012147784.tif 000003
【０１６９】
また、第２のＶ−Ｉ変換回路１２０Ａから乗算コア１０５の第１の入力端子Ｔａに流れ込む出力電流Ｉｘは、トランジスタＱ１，Ｑ２のエミッタ電流ＩＥ１，ＩＥ２の和であるから、次式が成立する。
【数２】
2012147784.tif 000004
【０１７０】
よって、出力電流ΔＩは、次式により得られる。
【数３】
2012147784.tif 000005
【０１７１】
一方、線形化回路１０２のトランジスタＱ５，Ｑ６はそれぞれダイオード接続されているので、トランジスタＱ５のエミッタ電圧をＶ１、トランジスタＱ６のエミッタ間電圧をＶ２とすると次式が成立する。Ｉｓはいわゆる逆方向飽和電流である。
【数４】
2012147784.tif 000006
【０１７２】
この式からＶｉについての次式が得られる。
【数５】
2012147784.tif 000007
【０１７３】
これらの結果から、Ｉ−Ｖ変換回路１５０の出力電圧Ｖoutは、変換抵抗１５６の抵抗値をＲ５とすると、次式によって得られる。
【数６】
2012147784.tif 000008
【０１７４】
この式の右辺の最後の変形において、電流増幅率αは分子と分母で相殺されて無くなる。
【０１７５】
Ｉｘ＝Ｋ２・Ｖｘ、Ｉｙ＝Ｋ１・Ｖｙであるから、上の式はさらに以下のように書き直せる。
Ｖout＝Ｒ５・Ｋ１・Ｋ２・Ｖｘ・Ｖｙ／Ｉ０
【０１７６】
Ｒ５・Ｋ１・Ｋ２は一定であり、Ｉ０は定電流であるから、出力電圧ＶoutはＶｘ・Ｖｙに比例する。すなわち、電圧信号ＶｘとＶｙの乗算結果である出力電圧Ｖoutは、乗算コア１０５を構成するトランジスタＱ１，Ｑ２の電流増幅率αの影響を受けず、常に精度よく乗算を行うことができる。
【０１７７】
この実施形態の可変ゲインアンプ４２では、入力信号Ｓｉを制御信号Ｓｃによって制御されたゲインで増幅した電圧信号である出力電圧Ｖoutを、乗算コア１０５を構成するトランジスタＱ１，Ｑ２の電流増幅率αの影響を受けることなく精度よく得ることができる。
【０１７８】
可変ゲインアンプ４２を、図２に示した物理量センサにおける発振回路２０の可変ゲインアンプ２２として使用することも可能である。
【０１７９】
〔アナログ乗算回路のさらに他の例の実施形態：図８〕
既に述べたように、本発明によるアナログ乗算回路は、補正電流生成回路により、アナログ乗算部のトランジスタの電流増幅率αに応じて増加する補正電流を生成し、当該補正電流を乗算コアの一方の入力信号に加える点に回路構成に関する特徴を有し、これにより、アナログ乗算部を構成するトランジスタの電流増幅率αが温度等で変動しても、乗算結果が当該変動の影響を受けなくなる効果が得られる。
【０１８０】
図７は図１に示したアナログ乗算回路のブロック図である。上述したように、当該アナログ乗算回路１において補正電流生成回路３は、トランジスタＱ１〜Ｑ４のレプリカトランジスタであるトランジスタＱ７やトランジスタＱ５，Ｑ６のレプリカトランジスタであるトランジスタＱ８を用いて、αに応じて増加する補正電流としてα・Ｉ０を生成する。このような補正電流生成回路３の回路構成は、補正電流を生成する回路の一例であり、本発明に係るアナログ乗算回路は、電流増幅率αに応じて増加する補正電流を生成する、他の補正電流生成回路を用いることもできる。
【０１８１】
図８は補正電流生成回路３とは異なる回路構成を有する補正電流生成回路を用いたアナログ乗算回路の一例の概略のブロック図である。図８において、上述したものと同一の構成要素には同一の符号を付し、それらについての重複する説明は省略する。
【０１８２】
この実施形態の補正電流生成回路４００は、レプリカ乗算コア４０１、レプリカ線形化回路４０２、第１の入力電流生成回路４０３、第２の入力電流生成回路４０４、Ｉ−Ｖ変換回路４０５、比較器４０６、期待信号入力回路４０７及び補正電流出力回路４０８を備える。
【０１８３】
レプリカ乗算コア４０１は乗算コア１０５のレプリカであり、乗算コア１０５と同じ回路構成であり、乗算コア１０５の第１及び第２の入力端子対、並びに出力端子対に対応して第１及び第２のレプリカ入力端子対、並びにレプリカ出力端子対を有する。また、レプリカ乗算コア４０１を構成するトランジスタは、乗算コア１０５を構成するトランジスタＱ１〜Ｑ４と同じ電流増幅率αを持つレプリカトランジスタである。
【０１８４】
レプリカ線形化回路４０２は線形化回路１０２のレプリカである。すなわち、レプリカ線形化回路４０２は、レプリカ乗算コア４０１の第２のレプリカ入力端子対の各端子と負電源（−Ｖ）との間に、それぞれダイオード接続した（すなわちベースとコレクタとを直接接続した）線形化トランジスタである一対のバイポーラトランジスタを電流が流れる向きに対して順方向に接続して構成される。レプリカ線形化回路４０２を構成するそれら一対のバイポーラトランジスタは線形化回路１０２を構成するトランジスタＱ５，Ｑ６と同じ特性のレプリカトランジスタである。
【０１８５】
レプリカ乗算コア４０１とレプリカ線形化回路４０２はアナログ乗算部１００Ａのレプリカであるアナログ乗算部４１０（レプリカ乗算部）を構成する。
【０１８６】
第１の入力電流生成回路４０３、第２の入力電流生成回路４０４及び期待信号入力回路４０７は、第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた期待信号を比較器４０６に入力する設定回路を構成する。
【０１８７】
例えば、第１の入力電流生成回路４０３は所定の入力電圧Ｖｕ１を差動電流に変換するＶ−Ｉ変換回路とすることができ、当該差動電流はレプリカ乗算コア４０１の第２のレプリカ入力端子対に供給される。同様に例えば、第２の入力電流生成回路４０４は所定の入力電圧Ｖｕ２を差動電流に変換するＶ−Ｉ変換回路とすることができ、当該差動電流はレプリカ乗算コア４０１の第１のレプリカ入力端子対に供給される。
【０１８８】
第１及び第２の入力電流生成回路４０３，４０４を構成するＶ−Ｉ変換回路はそれぞれＶ−Ｉ変換回路１１０，１２０と同じ回路構成とするのが好適である。例えば、第１及び第２の入力電流生成回路４０３，４０４は入力電圧Ｖｕ１,Ｖｕ２を外部から入力される。また、第１及び第２の入力電流生成回路４０３，４０４はそれらの内部にて、予め定められた入力電圧Ｖｕ１,Ｖｕ２を生成し、それら電圧をＶ−Ｉ変換してもよい。
【０１８９】
期待信号入力回路４０７は入力電圧Ｖｕ１,Ｖｕ２が表す入力値同士の積に応じた期待信号を比較器４０６に入力する。期待信号は、入力電圧Ｖｕ１,Ｖｕ２に対してレプリカ乗算コア４０１が与える出力値の期待値を表す信号である。例えば、図８に示す補正電流生成回路４００において、期待信号入力回路４０７は、比較器４０６の入力に接続され電圧Ｖｓを外部から印加される端子である。この場合、電圧Ｖｓは入力電圧Ｖｕ１,Ｖｕ２に基づいてユーザ等により生成され、当該端子に印加される。また、期待信号入力回路４０７は外部から入力される信号に基づいて電圧Ｖｓを生成する回路であってもよい。また、期待信号入力回路４０７はその内部にて、予め定められた入力電圧Ｖｕ１,Ｖｕ２に対応して予め定められた電圧Ｖｓを期待信号として生成する回路であってもよい。
【０１９０】
Ｉ−Ｖ変換回路４０５及び比較器４０６は、レプリカ乗算コア４０１が入力電圧Ｖｕ１,Ｖｕ２が表す入力値同士の乗算結果として出力する差動電流に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路を構成する。
【０１９１】
Ｉ−Ｖ変換回路４０５はレプリカ乗算コア４０１から出力される差動電流を試行出力信号である電圧Ｖｕ３に変換して、比較器４０６に入力する。比較器４０６は電圧Ｖｕ３を電圧Ｖｓと比較し、それらの大小関係を示す比較結果信号を出力する。
【０１９２】
補正電流出力回路４０８は補正電流ＩＣＲ１と当該補正電流のレプリカであるレプリカ補正電流ＩＣＲ２とを生成する。補正電流ＩＣＲ１は上述の実施形態と同様、乗算コア１０５の第２の入力端子対に加算される補正電流である。一方、レプリカ補正電流ＩＣＲ２はレプリカ乗算コア４０１の第２のレプリカ入力端子対に加算される。補正電流ＩＣＲ１及びレプリカ補正電流ＩＣＲ２それぞれ２系統ずつ生成され、それら合わせて４系統の電流値は同一である。
【０１９３】
補正電流出力回路４０８は、試行出力信号である電圧Ｖｕ３を期待信号である電圧Ｖｓに等しくするように比較結果信号に応じてレプリカ補正電流ＩＣＲ２を増減すると共に、そのレプリカ補正電流ＩＣＲ２と同じ大きさの補正電流ＩＣＲ１を生成する。
【０１９４】
この実施形態では、補正電流生成回路４００は、乗算コア１０５及び線形化回路１０２からなるアナログ乗算部１００Ａのトランジスタの電流増幅率αに変動が生じても、アナログ乗算部１００Ａのレプリカであるアナログ乗算部４１０が正しい結果を与えるようにレプリカ補正電流ＩＣＲ２をフィードバック制御し、そのフィードバック制御の結果を補正電流ＩＣＲ１として乗算コア１０５の第２の入力端子対に加算することで、アナログ乗算部１００Ａも正しい乗算結果を与えるように調整される。
【０１９５】
なお、アナログ乗算部１００Ａに生じる電流増幅率α以外の変動もアナログ乗算部４１０に同様に生じる。よって、この実施形態の補正電流生成回路４００は電流増幅率α以外の変動の影響を除去した乗算結果を得ることが可能である。
【０１９６】
図８に示すアナログ乗算回路を例えば、図２に示したような物理量センサの検波回路に用いることもできる。図２の検波回路によれば、補正電流を参照信号の電圧値Ｖｒに比例する電流値とすることで、電圧信号Ｖｘ，Ｖｙの電圧値が参照信号の電圧値Ｖｒに比例する場合の出力電圧ＶoutのＶｒ依存性を弱める（Ｖｒに対する比例に留める）ことができることを上に説明した。図８に示す補正電流生成回路４００において電圧Ｖｓ及び入力電圧Ｖｕ１,Ｖｕ２を電圧値Ｖｒに比例する電圧値を有する電圧信号にすることで、補正電流出力回路４０８からは電圧値Ｖｒに比例する補正電流が出力され、これにより、物理量センサの出力電圧Ｖoutに参照信号の変動分が現れることを抑制する上述の効果が得られる。
【０１９７】
以上、この発明の好ましい実施形態について説明したが、この発明はこれらに限定されるものではなく、各実施形態の構成を適宜追加又は省略したり、変更したりすることができることは勿論である。また、矛盾しない範囲で各実施形態の構成を組合せることもできる。
【０１９８】
この発明によるアナログ乗算回路は一般的な検波回路や、角速度センサ以外の物理量センサにおける検波回路にも使用できる。それらの検波回路では、図３に示した実施形態におけるような参照信号の入力を不要とする場合があり、その場合、第３のＶ−Ｉ変換回路１３０は不要になる。従って、図１又は図６に示したような検波回路を使用すればよい。
【産業上の利用可能性】
【０１９９】
この発明によるアナログ乗算回路と検波回路及び物理量センサあるいは可変ゲインアンプは、上述したように振動型の角度センサに使用して極めて有効である。また、この発明によるアナログ乗算回路と検波回路及び物理量センサあるいは可変ゲインアンプは、加速度センサや磁気センサなど、角速度センサ以外の各種の物理量センサにも使用できる。また、この発明によるアナログ乗算回路を用いた検波回路は、電波時計において標準時の電波信号を受信する受信ＩＣ中の検波回路など、各種の検波回路にも使用でき、同期検波回路に限らずヘテロダイン検波回路にも使用できる。【０２００】
さらに、この発明によるアナログ乗算回路は、２つの信号の積を出力する純粋な算術用途にも勿論使用できるし、周波数逓倍器やＰＬＬ回路の位相比較器などにも使用できる。
【図１】
2012147784.tif 000009
【図２】
2012147784.tif 000010
【図３】
2012147784.tif 000011
【図４】
2012147784.tif 000012
【図５】
2012147784.tif 000013
【図６】
2012147784.tif 000014
【図７】
2012147784.tif 000015
【図８】
2012147784.tif 000016
【図９】
2012147784.tif 000017
【図１０】
2012147784.tif 000018
【図１１】
2012147784.tif 000019
【手続補正書】
【提出日】平成24年8月30日(2012.8.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
エミッタ結合した一対のバイポーラトランジスタからなる差動トランジスタ対を少なくとも１つ有し、前記差動トランジスタ対の結合されたエミッタを第１の入力端子とし、前記差動トランジスタ対の２つのベースを第２の入力端子対とし、前記差動トランジスタ対の２つのコレクタを出力端子対とする乗算コアと、
前記第２の入力端子対にそれぞれエミッタが接続された一対のバイポーラトランジスタからなる線形化トランジスタ対を有し、前記線形化トランジスタ対の各ベース及び各コレクタをそれぞれ所定の電源に接続した線形化回路と、
電流増幅率をエミッタ電流に対するコレクタ電流の比で定義し、前記差動トランジスタ対の各バイポーラトランジスタの当該電流増幅率に応じた補正電流を前記第２の入力端子対に加算する補正電流生成回路と、
を備えたことを特徴とするアナログ乗算回路。
【請求項２】
前記補正電流生成回路は、前記差動トランジスタ対の各バイポーラトランジスタのレプリカである第１のレプリカトランジスタを有し、前記第１のレプリカトランジスタのエミッタへ所定のバイアス電流を流すことで前記第１のレプリカトランジスタのコレクタから得られる電流に基づいて前記補正電流を生成すること、
を特徴とする請求項１に記載のアナログ乗算回路。
【請求項３】
前記補正電流生成回路は、前記線形化トランジスタ対の各バイポーラトランジスタのレプリカである第２のレプリカトランジスタを有し、
前記第２のレプリカトランジスタのエミッタを前記第１のレプリカトランジスタのベースに接続し、前記第２のレプリカトランジスタのコレクタとベースをそれぞれ所定の電源に接続したこと、
を特徴とする請求項２に記載のアナログ乗算回路。
【請求項４】
前記補正電流生成回路は、
前記乗算コア及び前記線形化回路のレプリカであり、前記第１及び第２の入力端子、並びに前記出力端子それぞれのレプリカである第１及び第２のレプリカ入力端子、並びにレプリカ出力端子を有するレプリカ乗算部と、
前記レプリカ出力端子からの出力に応じた試行出力信号を期待信号と比較し比較結果信号を出力する比較回路と、
前記第１及び第２のレプリカ入力端子それぞれに所定の予備入力値に応じた信号を入力し、かつ当該入力値の積を表す所定の期待値に応じた前記期待信号を前記比較回路に入力する前記する設定回路と、
前記補正電流と当該補正電流のレプリカ電流であり前記第２のレプリカ入力端子対に加算されるレプリカ補正電流とを生成する補正電流出力回路と、
を備え、
前記補正電流出力回路は、前記試行出力信号が前記期待信号と等しくなるように前記比較結果信号に応じて前記補正電流及び前記レプリカ補正電流を増減すること、
を特徴とする請求項１に記載のアナログ乗算回路。
【請求項５】
前記乗算コアは２つの前記差動トランジスタ対を有し、２つの前記差動トランジスタ対それぞれの結合されたエミッタを前記第１の入力端子対とし、２つの前記差動トランジスタ対相互間で２つのベース同士を互いに結合して前記第２の入力端子対とし、２つの前記差動トランジスタ対相互間で２つのコレクタ同士を互いに結合して前記出力端子対とすること、
を特徴とする請求項１から請求項４のいずれか一項に記載のアナログ乗算回路。
【請求項６】
請求項１から請求項４のいずれか一項に記載のアナログ乗算回路を備え、
前記第１の入力端子に直流制御信号を入力し、
前記第２の入力端子に入力信号を入力し、
前記出力端子の出力信号に基づいて可変信号を得ること、
を特徴とする可変ゲインアンプ。
【請求項７】
請求項５に記載のアナログ乗算回路を備え、
前記第１の入力端子又は前記第２の入力端子のいずれか一方に振幅が一定な交番信号を入力し、他方に被検波信号を入力し、
前記出力端子の出力信号に基づいて検波信号を得ること、
を特徴とする検波回路。
【請求項８】
外部から印加された物理量を電気信号に変換する振動子と、参照信号を出力する参照信号生成回路と、前記参照信号に基づいて前記振動子を発振させる発振回路と、該発振回路からの発振信号に基づいて前記振動子からの出力信号を検波する検波回路と、を有する物理量センサにおいて、
前記検波回路が請求項７に記載の検波回路であって、前記交番信号が前記発振信号であり、前記被検波信号が前記振動子からの出力信号であること、
を特徴とする物理量センサ。
【請求項９】
前記補正電流生成回路は、前記参照信号に基づいて前記補正電流を生成すること、
を特徴とする請求項８に記載の物理量センサ。
【国際調査報告】
2012147784.tif 000020
2012147784.tif 000021
2012147784.tif 000022
2012147784.tif 000023