(57)【要約】  基板（１）上に形成されたゲート電極（２）と、ゲート電極（２）を覆って形成されたゲート絶縁膜（３）と、ゲート絶縁膜（３）上に形成され、チャネル領域を有する半導体層（４）と、半導体層（４）の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層（５）と、半導体層（４）とチャネル保護層（５）との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンはチャネル保護層（５）の有機材料に由来するカーボンである界面層（６）と、半導体層（４）と電気的に接続されるソース電極（８ｓ）及びドレイン電極（８ｄ）とを含む。
2012117718.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記ゲート電極を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、
前記酸化物半導体層の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有する保護層と、
前記酸化物半導体層と前記保護層との間に、前記保護層に接して形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含む、
薄膜半導体装置。
【請求項２】
前記界面層のカーボン濃度は、前記保護層のカーボン濃度よりも高い、
請求項１記載の薄膜半導体装置。
【請求項３】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１又は請求項２記載の薄膜半導体装置。
【請求項４】
前記界面層は硫黄を含む、
請求項１から請求項３のいずれか１項に記載の薄膜半導体装置。
【請求項５】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項４記載の薄膜半導体装置。
【請求項６】
前記界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上である、
請求項１から請求項５のいずれか１項に記載の薄膜半導体装置。
【請求項７】
前記界面層の厚みは、１ｎｍ以上、５ｎｍ以下である、
請求項１から請求項６のいずれか１項に記載の薄膜半導体装置。
【請求項８】
基板上に形成されたゲート電極と、
前記ゲート電極を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、
前記酸化物半導体層の一部の上方に形成され、有機材料を含有する保護層と、
前記酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含み、
前記酸化物半導体層において上方に前記保護層が形成されていない部分のキャリア濃度は、前記酸化物半導体層において上方に前記保護層が形成されている部分のキャリア濃度よりも高い、
薄膜半導体装置。
【請求項９】
前記保護層は、前記チャネル領域の上方のみに形成される、
請求項８に記載の薄膜半導体装置。
【請求項１０】
さらに、前記酸化物半導体層と前記保護層との間に、前記保護層に接して形成された界面層を含み、
前記保護層は、シリコン、酸素及びカーボンを含有し、
前記界面層は、カーボンを主成分として含み、その主成分であるカーボンは前記保護層に由来するカーボンであり、
前記界面層のカーボン濃度は、前記保護層のカーボン濃度よりも大きい、
請求項８又は請求項９記載の薄膜半導体装置。
【請求項１１】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、
前記酸化物半導体層の上方に、シリコン、酸素及びカーボンを含む有機材料を塗布して保護層を形成する工程と、
前記保護層を焼成し、前記酸化物半導体層と前記保護層の間に、前記保護層に接して、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する工程と、
前記酸化物半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、を含む、
薄膜半導体装置の製造方法。
【請求項１２】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１１記載の薄膜半導体装置の製造方法。
【請求項１３】
前記界面層は硫黄を含む、
請求項１１又は請求項１２記載の薄膜半導体装置の製造方法。
【請求項１４】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１３記載の薄膜半導体装置の製造方法。
【請求項１５】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、
前記酸化物半導体層の一部の上方に、有機材料を塗布して保護層を形成する工程と、
前記酸化物半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、
前記ソース電極及び前記ドレイン電極と前記保護層の上に、絶縁膜を形成する工程と、
前記酸化物半導体層をアニールする工程とを含む、
薄膜半導体装置の製造方法。
【請求項１６】
前記保護層を形成する工程において、前記保護層を前記チャネル領域の上方のみに形成する、
請求項１５記載の薄膜半導体装置の製造方法。
【請求項１７】
さらに、前記保護層を焼成し、前記酸化物半導体層と前記保護層の間に、前記保護層に接する界面層を形成する工程を含み、
前記保護層は、シリコン、酸素及びカーボンを含有し、
前記界面層は、カーボンを主成分として含み、その主成分であるカーボンは前記保護層に由来するカーボンであり、
前記界面層のカーボン濃度は、前記保護層のカーボン濃度よりも大きい、
請求項１５又は請求項１６記載の薄膜半導体装置の製造方法。
【請求項１８】
基板上に形成されたゲート電極と、
前記ゲート電極が形成された前記基板を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、チャネル領域を有する結晶シリコン薄膜と、
前記チャネル領域を含む前記結晶シリコン薄膜上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、
前記結晶シリコン薄膜のチャネル領域と前記チャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記チャネル領域の上方に前記チャネル保護層を介して形成されたソース電極と、
前記チャネル領域の上方に前記チャネル保護層を介して前記ソース電極と対向配置されたドレイン電極と、を含む、
薄膜半導体装置。
【請求項１９】
前記界面層に含まれるカーボンの濃度は、前記結晶シリコン薄膜に含まれる不純物としてのカーボンの濃度の５０倍以上である、
請求項１８記載の薄膜半導体装置。
【請求項２０】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１８記載の薄膜半導体装置。
【請求項２１】
前記界面層は硫黄を含む、
請求項１８から請求項２０のいずれか１項に記載の薄膜半導体装置。
【請求項２２】
前記界面層に含まれる硫黄の濃度は、前記結晶シリコン薄膜に含まれる不純物としての硫黄の濃度の１００倍以上である、
請求項２１記載の薄膜半導体装置。
【請求項２３】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項２１記載の薄膜半導体装置。
【請求項２４】
前記界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上である、
請求項１８から請求項２３のいずれか１項に記載の薄膜半導体装置。
【請求項２５】
前記界面層の厚みは、１ｎｍ以上、５ｎｍ以下である、
請求項１８から請求項２４のいずれか１項に記載の薄膜半導体装置。
【請求項２６】
前記結晶シリコン薄膜に含まれる所定のチャネル領域は、多結晶性シリコン薄膜である、
請求項１８から請求項２５のいずれか１項に記載の薄膜半導体装置。
【請求項２７】
さらに、前記結晶シリコン薄膜と前記チャネル保護層との間に形成された非結晶シリコン薄膜を有する、
請求項１８から請求項２６のいずれか１項に記載の薄膜半導体装置。
【請求項２８】
ガラス基板を準備する第１工程と、
前記ガラス基板上にゲート電極を形成する第２工程と、
前記ゲート電極が形成された前記ガラス基板を覆ってゲート絶縁膜を形成する第３工程と、
前記ゲート絶縁膜上にチャネル領域を有する結晶シリコン薄膜を形成する第４工程と、
前記結晶シリコン薄膜に含まれる前記チャネル領域上に、所定の塗布方式によりシリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第５工程と、
前記チャネル保護層を焼成することにより、前記チャネル領域における前記結晶シリコン薄膜と前記チャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第６工程と、
前記チャネル領域の上方に前記チャネル保護層を介してソース電極とドレイン電極とを対向させて形成する第７工程と、を含む、
薄膜半導体装置の製造方法。
【請求項２９】
前記界面層に含まれるカーボンの濃度は、前記結晶シリコン薄膜に含まれる不純物としてのカーボンの濃度の５０倍以上である、
請求項２８記載の薄膜半導体装置の製造方法。
【請求項３０】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項２８記載の薄膜半導体装置の製造方法。
【請求項３１】
前記界面層は硫黄を含む、
請求項２８から請求項３０のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項３２】
前記界面層に含まれる硫黄の濃度は、前記結晶シリコン薄膜に含まれる不純物としての硫黄の濃度の１００倍以上である、
請求項３１記載の薄膜半導体装置の製造方法。
【請求項３３】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項３１記載の薄膜半導体装置の製造方法。
【請求項３４】
前記第４工程は、前記結晶シリコン薄膜から水素が抜ける温度で行われ、一方、前記第５工程から前記７工程までの工程は、前記結晶シリコン薄膜から前記水素が抜けない温度で行われる、
請求項２８から請求項３３のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項３５】
前記結晶シリコン薄膜から前記水素が抜ける前記温度とは４００℃以上の温度であり、
前記結晶シリコン薄膜から前記水素が抜けない前記温度とは３００℃以下の温度である、
請求項３４記載の薄膜半導体装置の製造方法。
【請求項３６】
前記チャネル保護層に含有される有機材料は、水素プラズマ処理によって削られる性質のものであり、
前記第５工程から前記第６工程により前記チャネル保護層及び前記界面層が形成される前に、前記結晶シリコン薄膜に含まれる前記チャネル領域を前記水素プラズマ処理によって水素化処理する工程を含む、
請求項２８から請求項３５のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項３７】
前記水素プラズマ処理は、水素ガスを原料ガスとして高周波電力により水素プラズマを発生させ、前記水素プラズマを前記結晶シリコン薄膜に照射することで行われ、
前記高周波電力の投入電力の電力パワー密度は０．２から０．８［Ｗ／ｃｍ２］である、
請求項３６記載の薄膜半導体装置の製造方法。
【請求項３８】
前記水素プラズマ処理は、水素ガスを原料ガスとして水素プラズマを発生させ、前記水素プラズマを前記結晶シリコン薄膜に照射することで行われ、
前記水素プラズマを発生させるときの電極設定温度は、２５０℃から３５０℃である、
請求項３６記載の薄膜半導体装置の製造方法。
【請求項３９】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する結晶シリコン薄膜を形成する工程と、
前記チャネル領域上に、カーボンを含む有機材料を塗布して保護層を形成する工程と、
前記結晶シリコン薄膜の上方にソース電極及びドレイン電極を形成する工程と、を含み、
前記保護層に含有される有機材料は、水素プラズマによって削られる性質のものであり、
前記結晶シリコン薄膜を形成する工程と前記保護層を形成する工程との間に、水素プラズマによって前記結晶シリコン薄膜に対して水素化処理を行う工程を含む、
薄膜半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜半導体装置及びその製造方法に関し、特に、アクティブマトリクス方式の有機ＥＬ表示装置に用いられる薄膜半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
液晶表示装置又は有機ＥＬ（Ｅｌｅｃｔｒｏ  Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置等のアクティブマトリクス駆動型の表示装置では、薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）と呼ばれる薄膜半導体装置が用いられる。【０００３】
一般的に、薄膜半導体装置には、低コスト化が可能なＴＦＴとして、ゲート電極がチャネル層（半導体層）よりも基板側にあるボトムゲート型のＴＦＴが用いられている（特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開平７−２７３３４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
近年、表示装置の大型化や高精細化が進むにつれて、ＴＦＴの高性能化が求められている。また、ＴＦＴの性能は、半導体層の近傍に配置された層の影響を受ける。【０００６】
本発明は、半導体層の近傍に配置される層を工夫し、より高性能な薄膜半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明に係る薄膜半導体装置の一態様は、基板上に形成されたゲート電極と、ゲート電極を覆って形成されたゲート絶縁膜と、ゲート絶縁膜の上方に形成され、チャネル領域を有する半導体層と、半導体層の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有する保護層と、半導体層と保護層の間に、保護層に接して形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、半導体層と電気的に接続するソース電極、及びドレイン電極と、を含むことを特徴とする。【０００８】
また、本発明に係る薄膜半導体装置の他の一態様は、基板上に形成されたゲート電極と、ゲート電極を覆って形成されたゲート絶縁膜と、ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、酸化物半導体層の一部の上方に形成され、有機材料を含有する保護層と、酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含み、酸化物半導体層において上方に保護層が形成されていない部分のキャリア濃度は、酸化物半導体層において上方に保護層が形成されている部分のキャリア濃度よりも高いことを特徴とする。
【発明の効果】
【０００９】
本発明によれば、より高性能の薄膜半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【００１０】
【図１】図１は、本発明の実施の形態１に係る薄膜半導体装置の構成を模式的に示した断面図である。
【図２Ａ】図２Ａは、本発明の実施の形態１の変形例１に係る薄膜半導体装置の構成を模式的に示した断面図である。
【図２Ｂ】図２Ｂは、本発明の実施の形態１の変形例２に係る薄膜半導体装置の構成を模式的に示した断面図である。
【図３Ａ】図３Ａは、本発明の実施の形態１に係る薄膜半導体装置の製造方法における基板準備工程を模式的に示した断面図である。
【図３Ｂ】図３Ｂは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるゲート電極形成工程を模式的に示した断面図である。
【図３Ｃ】図３Ｃは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した断面図である。
【図３Ｄ】図３Ｄは、本発明の実施の形態１に係る薄膜半導体装置の製造方法における非結晶シリコン薄膜形成工程を模式的に示した断面図である。
【図３Ｅ】図３Ｅは、本発明の実施の形態１に係る薄膜半導体装置の製造方法における非結晶シリコン薄膜の結晶化工程を模式的に示した断面図である。
【図３Ｆ】図３Ｆは、本発明の実施の形態１に係る薄膜半導体装置の製造方法における水素プラズマ処理工程を模式的に示した断面図である。
【図３Ｇ】図３Ｇは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるチャネル保護層用膜形成工程を模式的に示した断面図である。
【図３Ｈ】図３Ｈは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるチャネル保護層用膜のプリベーク工程を模式的に示した断面図である。
【図３Ｉ】図３Ｉは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるチャネル保護層のパターニング工程を模式的に示した断面図である。
【図３Ｊ】図３Ｊは、本発明の実施の形態１に係る薄膜半導体装置の製造方法における界面層除去工程を模式的に示した断面図である。
【図３Ｋ】図３Ｋは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるチャネル保護層のポストベーク工程を模式的に示した断面図である。
【図３Ｌ】図３Ｌは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるコンタクト層用膜形成工程を模式的に示した断面図である。
【図３Ｍ】図３Ｍは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるソースドレイン金属膜形成工程を模式的に示した断面図である。
【図３Ｎ】図３Ｎは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるソース電極及びドレイン電極のパターニング工程を模式的に示した断面図である。
【図３Ｏ】図３Ｏは、本発明の実施の形態１に係る薄膜半導体装置の製造方法におけるコンタクト層及び半導体層のパターニング工程を模式的に示した断面図である。
【図４Ａ】図４Ａは、本発明の実施の形態１に係る薄膜半導体装置の製造方法によって作製した薄膜半導体装置における図１の破線で囲まれる領域Ａの断面ＴＥＭ像である。
【図４Ｂ】図４Ｂは、図４Ａの破線で囲まれる領域Ｂの断面構造を説明するための模式図である。
【図５Ａ】図５Ａは、本発明の実施の形態１の変形例３に係る薄膜半導体装置の断面図である。
【図５Ｂ】図５Ｂは、図５Ａに示す薄膜半導体装置を構成する膜中に含まれる炭素及び硫黄の濃度分布を示す図である。
【図６Ａ】図６Ａは、従来例に係る薄膜半導体装置の作用を説明するための図である。
【図６Ｂ】図６Ｂは、本発明の実施の形態１に係る薄膜半導体装置の作用を説明するための図である。
【図７Ａ】図７Ａは、本発明の実施の形態１に係る薄膜半導体装置において、チャネル保護層を形成した後に水素プラズマ処理を行った場合における水素プラズマ処理前後の半導体層の状態を示す図である。
【図７Ｂ】図７Ｂは、本発明の実施の形態１に係る薄膜半導体装置において、チャネル保護層を形成する前に水素プラズマ処理を行った場合における水素プラズマ処理前後の半導体層の状態を示す図である。
【図８Ａ】図８Ａは、ベーク温度が３００℃の場合における薄膜半導体装置の電流電圧特性を示す図である。
【図８Ｂ】図８Ｂは、ベーク温度が３５０℃の場合における薄膜半導体装置の電流電圧特性を示す図である。
【図９】図９は、ＲＦパワー密度を変化させた場合において、μ−ＰＣＤ法によって薄膜半導体装置のキャリアのライフタイムを測定したときの測定結果を示す図である。
【図１０Ａ】図１０Ａは、図９の「Ｘ」の試料における薄膜半導体装置の電流電圧特性を示す図である。
【図１０Ｂ】図１０Ｂは、図９の「Ｙ」の試料における薄膜半導体装置の電流電圧特性を示す図である。
【図１０Ｃ】図１０Ｃは、図９の「Ｚ」の試料における薄膜半導体装置の電流電圧特性を示す図である。
【図１１】図１１は、水素プラズマ処理時の電極設定温度を変化させた場合において、μ−ＰＣＤ法によって薄膜半導体装置のキャリアのライフタイムを測定したときの測定結果を示す図である。
【図１２】図１２は、本発明の実施の形態２に係る薄膜半導体装置の構成を模式的に示した断面図である。
【図１３Ａ】図１３Ａは、本発明の実施の形態２に係る薄膜半導体装置の製造方法における基板準備工程を模式的に示した断面図である。
【図１３Ｂ】図１３Ｂは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるゲート電極形成工程を模式的に示した断面図である。
【図１３Ｃ】図１３Ｃは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるゲート絶縁膜形成工程を模式的に示した断面図である。
【図１３Ｄ】図１３Ｄは、本発明の実施の形態２に係る薄膜半導体装置の製造方法における半導体層（透明アモルファス酸化物半導体）形成工程を模式的に示した断面図である。
【図１３Ｅ】図１３Ｅは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるチャネル保護層用膜形成工程を模式的に示した断面図である。
【図１３Ｆ】図１３Ｆは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるチャネル保護層用膜のプリベーク工程を模式的に示した断面図である。
【図１３Ｇ】図１３Ｇは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるチャネル保護層のパターニング工程を模式的に示した断面図である。
【図１３Ｈ】図１３Ｈは、本発明の実施の形態２に係る薄膜半導体装置の製造方法における界面層除去工程を模式的に示した断面図である。
【図１３Ｉ】図１３Ｉは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるチャネル保護層のポストベーク工程を模式的に示した断面図である。
【図１３Ｊ】図１３Ｊは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるコンタクト層用膜形成工程を模式的に示した断面図である。
【図１３Ｋ】図１３Ｋは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるソースドレイン金属膜形成工程を模式的に示した断面図である。
【図１３Ｌ】図１３Ｌは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるソース電極及びドレイン電極のパターニング工程を模式的に示した断面図である。
【図１３Ｍ】図１３Ｍは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるコンタクト層及び半導体層のパターニング工程を模式的に示した断面図である。
【図１３Ｎ】図１３Ｎは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるパッシベーション膜形成工程を模式的に示した断面図である。
【図１３Ｏ】図１３Ｏは、本発明の実施の形態２に係る薄膜半導体装置の製造方法におけるアニール工程を模式的に示した断面図である。
【図１４Ａ】図１４Ａは、半導体層に酸化物半導体を用いた従来例に係る薄膜半導体装置の作用を説明するための図である。
【図１４Ｂ】図１４Ｂは、本発明の実施の形態２に係る薄膜半導体装置の作用を説明するための図である。
【図１５】図１５は、本発明の実施の形態２の変形例に係る薄膜半導体装置の製造方法を説明するための図である。
【図１６】図１６は、本発明の実施の形態２の他の変形例に係る薄膜半導体装置の構成を模式的に示した断面図である。
【図１７】図１７は、本発明の実施の形態３に係る有機ＥＬディスプレイの一部切り欠き斜視図である。
【図１８】図１８は、本発明の実施の形態３に係る薄膜半導体装置を用いた画素の回路構成を示す図である。
【発明を実施するための形態】
【００１１】
本発明に係る第１の薄膜半導体装置の一態様は、基板上に形成されたゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、酸化物半導体層の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有する保護層と、酸化物半導体層と保護層との間に、保護層に接して形成され、カーボンを主成分として含み、その主成分であるカーボンは有機材料に由来するカーボンである界面層と、酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含むものである。
【００１２】
本態様によれば、チャネル領域における酸化物半導体層の酸素欠損を抑制することができるので、ＴＦＴ特性の劣化を抑制することができる。また、酸化物半導体層と保護層との間にカーボンを主成分として含む界面層が形成されているので、チャネル領域における酸化物半導体層の酸素欠損を一層抑制することができる。さらに、保護層からの過剰なカーボンの拡散を抑制することができるので、酸化物半導体内の不純物準位を低減することができる。従って、オフ時のリーク電流を低減した薄膜半導体装置を提供することができる。
【００１３】
さらに、本発明に係る第１の薄膜半導体装置の一態様において、界面層のカーボン濃度は、保護層のカーボン濃度よりも高いことが好ましい。
【００１４】
本態様によれば、上記のリーク電流をさらに低減させることができる。
【００１５】
さらに、本発明に係る第１の薄膜半導体装置の一態様において、界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００１６】
本態様によれば、界面層における上記のリーク電流を低減させる効果を確実に発現させることができる。
【００１７】
さらに、本発明に係る第１の薄膜半導体装置の一態様において、界面層は硫黄を含むことが好ましい。
【００１８】
本態様によれば、界面層に含まれる硫黄によって、上記のリーク電流をさらに低減させることができる。
【００１９】
さらに、本発明に係る第１の薄膜半導体装置の一態様において、界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００２０】
本態様によれば、界面層における上記のリーク電流を低減させる効果を確実に発現させることができる。
【００２１】
さらに、本発明に係る第１の薄膜半導体装置の一態様において、界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上であることが好ましい。
【００２２】
本態様によれば、界面層の絶縁性を高めることができるので、界面層における上記のリーク電流を一層低減させることができる。
【００２３】
さらに、本発明に係る第１の薄膜半導体装置の一態様において、界面層の厚みは、１ｎｍ以上５ｎｍ以下であることが好ましい。
【００２４】
本態様によれば、カーボンを主成分として含む保護層を形成するときに、膜厚が１ｎｍ〜５ｎｍ程度の界面層を形成することができる。
【００２５】
また、本発明に係る第２の薄膜半導体装置の一態様は、基板上に形成されたゲート電極と、前記ゲート電極を覆って形成されたゲート絶縁膜と、前記ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、前記酸化物半導体層の一部の上方に形成され、有機材料を含有する保護層と、前記酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含み、酸化物半導体層において上方に保護層が形成されていない部分のキャリア濃度は、酸化物半導体層において上方に保護層が形成されている部分のキャリア濃度よりも高い、ものである。
【００２６】
本態様によれば、チャネル領域における酸化物半導体層の酸素欠損を抑制することができるので、ＴＦＴ特性の劣化を抑制することができる。また、酸化物半導体層における保護層が形成されていない部分は、キャリア濃度が高く低抵抗化されているので、コンタクト抵抗を低減することができる。従って、オン特性に優れた薄膜半導体装置を実現することができる。
【００２７】
さらに、本発明に係る第２の薄膜半導体装置の一態様において、保護層は、前記チャネル領域の上方のみに形成されていてもよい。
【００２８】
本態様によれば、酸化物半導体層における保護層が形成されていない部分と保護膜が形成されている部分とにおいて、セルフアラインでキャリアの濃度差を生じさせることができる。
【００２９】
さらに、本発明に係る第２の薄膜半導体装置の一態様において、酸化物半導体層と保護層との間に、保護層に接して形成された界面層を含み、保護層は、シリコン、酸素及びカーボンを含有し、界面層は、カーボンを主成分として含み、その主成分であるカーボンは保護層に由来するカーボンであり、界面層のカーボン濃度は、保護層のカーボン濃度よりも大きいことが好ましい。
【００３０】
本態様によれば、酸化物半導体層と保護層との間にカーボンを主成分として含む界面層が形成されているので、チャネル領域における酸化物半導体層の酸素欠損を一層抑制することができる。
【００３１】
また、本発明に係る薄膜半導体装置の第１の製造方法の一態様は、基板を準備する工程と、基板上にゲート電極を形成する工程と、ゲート電極を覆ってゲート絶縁膜を形成する工程と、ゲート絶縁膜上の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、酸化物半導体層の上方に、シリコン、酸素及びカーボンを含む有機材料を塗布して保護層を形成する工程と、保護層を焼成し、酸化物半導体層と保護層の間に、保護層に接して、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する工程と、酸化物半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、を含む。
【００３２】
本態様によれば、チャネル領域における酸化物半導体層の酸素欠損を抑制することができるので、ＴＦＴ特性に優れた薄膜半導体装置を提供することができる。また、シリコン、酸素及びカーボンを含む有機材料からなる保護層を焼成することによって、酸化物半導体層と保護層との界面に保護層の有機材料に由来するカーボンを含む界面層を形成することができる。これにより、保護層からの過剰なカーボンの拡散を抑制することができるので、酸化物半導体内の不純物準位を低減することができる。従って、オフ時のリーク電流を低減した薄膜半導体装置を提供できる。
【００３３】
さらに、本発明に係る薄膜半導体装置の第１の製造方法の一態様において、界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００３４】
本態様によれば、界面層における上記のリーク電流を低減させる効果を確実に発現させることができる。
【００３５】
さらに、本発明に係る薄膜半導体装置の第１の製造方法の一態様において、界面層は硫黄を含むことが好ましい。
【００３６】
本態様によれば、界面層に含まれる硫黄によって、上記のリーク電流をさらに低減させることができる。
【００３７】
さらに、本発明に係る薄膜半導体装置の第１の製造方法の一態様において、界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００３８】
本態様によれば、界面層における上記のリーク電流を低減させる効果を確実に発現させることができる。
【００３９】
また、本発明に係る薄膜半導体装置の第２の製造方法の一態様は、基板を準備する工程と、基板上にゲート電極を形成する工程と、ゲート電極を覆ってゲート絶縁膜を形成する工程と、ゲート絶縁膜上の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、酸化物半導体層の一部の上方に、有機材料を塗布して保護層を形成する工程と、酸化物半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極と保護層の上に、絶縁膜を形成する工程と、酸化物半導体層をアニールする工程とを含む。
【００４０】
本態様によれば、チャネル領域における酸化物半導体層の酸素欠損を抑制することができるので、ＴＦＴ特性に優れた薄膜半導体装置を提供することができる。
【００４１】
さらに、本発明に係る薄膜半導体装置の第２の製造方法の一態様では、保護層を形成する工程において、保護層をチャネル領域の上方のみに形成してもよい。
【００４２】
本態様によれば、酸化物半導体層における保護層が形成されていない部分と保護膜が形成されている部分とにおいて、セルフアラインでキャリアの濃度差を生じさせることができる。
【００４３】
さらに、本発明に係る薄膜半導体装置の第２の製造方法の一態様において、保護層を焼成し、酸化物半導体層と保護層の間に、保護層に接する界面層を形成する工程を含み、保護層は、シリコン、酸素及びカーボンを含有し、界面層は、カーボンを主成分として含み、その主成分であるカーボンは保護層に由来するカーボンであり、界面層のカーボン濃度は、保護層のカーボン濃度よりも大きいことが好ましい。
【００４４】
本態様によれば、酸化物半導体層と保護層との間にカーボンを主成分として含む界面層が形成されているので、チャネル領域における酸化物半導体層の酸素欠損を一層抑制することができる。さらに、界面層によって、保護層中の過剰なカーボンの拡散を低減することができるので、酸化物半導体層の不純物による準位を低下させることができる。従って、オフ時のリーク電流を抑制することができる薄膜半導体装置を提供することができる。
【００４５】
本発明に係る第３の薄膜半導体装置の一態様は、基板上に形成されたゲート電極と、ゲート電極が形成された基板を覆って形成されたゲート絶縁膜と、ゲート絶縁膜上に形成され、チャネル領域を有する結晶シリコン薄膜と、チャネル領域を含む前記結晶シリコン薄膜上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、結晶シリコン薄膜のチャネル領域とチャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、チャネル領域の上方にチャネル保護層を介して形成されたソース電極と、チャネル領域の上方にチャネル保護層を介してソース電極と対向配置されたドレイン電極と、を含むものである。
【００４６】
本態様によれば、結晶シリコン薄膜とチャネル保護層との間にカーボンを主成分として含む界面層が形成されているので、チャネル領域上部の抵抗値を増加させることができる。これにより、結晶シリコン薄膜のバックチャネル領域におけるキャリア移動度を低下させることができるとともに、チャネル保護層から結晶シリコン薄膜への固定電荷の移動を低下させることができる。従って、オフ時のリーク電流を抑制することができる。
【００４７】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、界面層に含まれるカーボンの濃度は、結晶シリコン薄膜に含まれる不純物としてのカーボンの濃度の５０倍以上であることが好ましい。また、本発明に係る第３の薄膜半導体装置の一態様において、界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００４８】
本態様によれば、界面層における上記のキャリア移動度を低下させる効果を確実に発現させることができる。
【００４９】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、界面層は硫黄を含むことが好ましい。
【００５０】
本態様によれば、界面層に含まれる硫黄によって、上記のキャリア移動度をさらに低下させることができる。
【００５１】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、界面層に含まれる硫黄の濃度は、結晶シリコン薄膜に含まれる不純物としての硫黄の濃度の１００倍以上であることが好ましい。また、本発明に係る第３の薄膜半導体装置の一態様において、界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００５２】
本態様によれば、界面層における上記のキャリア移動度を低下させる効果を確実に発現させることができる。
【００５３】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上であることが好ましい。
【００５４】
本態様によれば、界面層の絶縁性を高めることができるので、界面層における上記のキャリア移動度を一層低下させることができる。
【００５５】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、界面層の厚みは、１ｎｍ以上５ｎｍ以下であることが好ましい。
【００５６】
本態様によれば、カーボンを主成分として含むチャネル保護層を形成するときに、膜厚が１ｎｍ〜５ｎｍ程度の界面層を形成することができる。
【００５７】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、結晶シリコン薄膜に含まれる所定のチャネル領域は、多結晶性シリコン薄膜であることが好ましい。
【００５８】
本態様によれば、オフ特性にも優れた薄膜半導体装置を得ることができる。
【００５９】
さらに、本発明に係る第３の薄膜半導体装置の一態様において、結晶シリコン薄膜とチャネル保護層との間に形成された非結晶シリコン薄膜を有することが好ましい。
【００６０】
本態様によれば、オン特性及びオフ特性に優れた薄膜半導体装置を得ることができる。
【００６１】
また、本発明に係る薄膜半導体装置の第３の製造方法の一態様は、ガラス基板を準備する第１工程と、ガラス基板上にゲート電極を形成する第２工程と、ゲート電極が形成されたガラス基板を覆ってゲート絶縁膜を形成する第３工程と、ゲート絶縁膜上にチャネル領域を有する結晶シリコン薄膜を形成する第４工程と、結晶シリコン薄膜に含まれるチャネル領域上に、所定の塗布方式によりシリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第５工程と、チャネル保護層を焼成することにより、チャネル領域における結晶シリコン薄膜とチャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第６工程と、チャネル領域の上方に前記チャネル保護層を介してソース電極とドレイン電極とを対向させて形成する第７工程と、を含むものである。
【００６２】
本態様によれば、シリコン、酸素及びカーボンを含む有機材料からなるチャネル保護層を焼成することによって、結晶シリコン薄膜とチャネル保護層との界面にチャネル保護層の有機材料に由来するカーボンを含む界面層を形成することができる。これにより、チャネル領域上部の抵抗値を増加させることができるので、結晶シリコン薄膜のバックチャネル領域におけるキャリア移動度を低下させることができるとともに、チャネル保護層から結晶シリコン薄膜への固定電荷の移動を低下させることができる。従って、オフ時のリーク電流を抑制することができる。
【００６３】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、界面層に含まれるカーボンの濃度は、結晶シリコン薄膜に含まれる不純物としてのカーボンの濃度の５０倍以上であることが好ましい。また、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００６４】
本態様によれば、界面層における上記のキャリア移動度を低下させる効果を確実に発現させることができる。
【００６５】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、界面層は硫黄を含むことが好ましい。
【００６６】
本態様によれば、界面層に含まれる硫黄によって、上記のキャリア移動度をさらに低下させることができる。
【００６７】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、界面層に含まれる硫黄の濃度は、結晶シリコン薄膜に含まれる不純物としての硫黄の濃度の１００倍以上であることが好ましい。また、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。
【００６８】
本態様によれば、界面層における上記のキャリア移動度を低下させる効果を確実に発現させることができる。
【００６９】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、第４工程は、結晶シリコン薄膜から水素が抜ける温度で行われ、一方、第５工程から７工程までの工程は、結晶シリコン薄膜から水素が抜けない温度で行われることが好ましい。この場合、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、結晶シリコン薄膜から水素が抜ける温度とは４００℃以上の温度であり、結晶シリコン薄膜から水素が抜けない温度とは３００℃以下の温度であることが好ましい。
【００７０】
本態様によれば、第５工程から第７工程までの工程、すなわち、チャネル保護層を形成する工程以降の工程における処理は、結晶シリコン薄膜から水素が抜けない温度で行われる。これにより、結晶シリコン薄膜におけるシリコン原子のダングリングボンドに結合した水素が抜けて再びダングリングボンドが発生するということを防止することができる。
【００７１】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、チャネル保護層に含有される有機材料は、水素プラズマ処理によって削られる性質のものであり、第５工程から第６工程によりチャネル保護層及び界面層が形成される前に、結晶シリコン薄膜に含まれるチャネル領域を水素プラズマ処理によって水素化処理する工程を含むことが好ましい。
【００７２】
本態様によれば、結晶シリコン薄膜に対する水素プラズマ処理がチャネル保護層を形成する前に行われる。これにより、水素プラズマがチャネル保護層のカーボンを削ることに消費されることを抑制することができるので、結晶シリコン薄膜のダングリングボンドの水素終端が不十分となってしまうことを防止することができる。
【００７３】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、水素プラズマ処理は、水素ガスを原料ガスとして高周波電力により水素プラズマを発生させ、水素プラズマを結晶シリコン薄膜に照射することで行われ、高周波電力の投入電力の電力パワー密度は０．２から０．８［Ｗ／ｃｍ２］であることが好ましい。
【００７４】
本態様によれば、オフ特性だけではなくオン特性にも優れた薄膜半導体装置を得ることができる。
【００７５】
さらに、本発明に係る薄膜半導体装置の第３の製造方法の一態様において、水素プラズマ処理は、水素ガスを原料ガスとして水素プラズマを発生させ、水素プラズマを結晶シリコン薄膜に照射することで行われ、水素プラズマを発生させるときの電極設定温度は、２５０℃から３５０℃であることが好ましい。
【００７６】
本態様によれば、オフ特性だけではなくオン特性にも優れた薄膜半導体装置を得ることができる。
【００７７】
また、本発明に係る薄膜半導体装置の第４の製造方法の一態様は、基板を準備する工程と、基板上にゲート電極を形成する工程と、ゲート電極を覆ってゲート絶縁膜を形成する工程と、ゲート絶縁膜上の上方に、チャネル領域を有する結晶シリコン薄膜を形成する工程と、チャネル領域上に、カーボンを含む有機材料を塗布して保護層を形成する工程と、結晶シリコン薄膜の上方にソース電極及びドレイン電極を形成する工程と、を含み、保護層に含有される有機材料は、水素プラズマによって削られる性質のものであり、結晶シリコン薄膜を形成する工程と保護層を形成する工程との間に、水素プラズマによって結晶シリコン薄膜に対して水素化処理を行う工程を含むものである。
【００７８】
本態様によれば、結晶シリコン薄膜に対する水素プラズマ処理がチャネル保護層を形成する前に行われる。これにより、水素プラズマがチャネル保護層のカーボンを削ることに消費されることを抑制することができるので、結晶シリコン薄膜のダングリングボンドの水素終端が不十分となってしまうことを防止することができる。
【００７９】
以下、本発明に係る薄膜半導体装置及び薄膜半導体装置の製造方法について、実施の形態に基づいて説明する。なお、以下で説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、本発明は、請求の範囲だけによって特定される。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、本発明の課題を達成するのに必ずしも必要ではないが、より好ましい形態を構成するものとして説明される。なお、各図は、模式図であり、必ずしも厳密に図示したものではない。また、各図において、同じ構成要素には同じ符号を付している。
【００８０】
（実施の形態１）
まず、本発明の実施の形態１に係る薄膜半導体装置１０及び薄膜半導体装置１０の製造方法について説明する。
【００８１】
（薄膜半導体装置１０の構成）
本発明の実施の形態１に係る薄膜半導体装置１０の構成について、図１を用いて説明する。図１は、本発明の実施の形態１に係る薄膜半導体装置１０の構成を模式的に示した断面図である。
【００８２】
図１に示すように、本発明の実施の形態１に係る薄膜半導体装置１０は、ボトムゲート型の薄膜トランジスタ装置であって、基板１と、基板１の上方に順次形成された、ゲート電極２、ゲート絶縁膜３、半導体層４及びチャネル保護層５と、半導体層４及びチャネル保護層５の界面に形成された界面層６と、半導体層４の上方に形成された一対のコンタクト層７並びに一対のソース電極８ｓ及びドレイン電極８ｄとを備える。
【００８３】
本実施の形態に係る薄膜半導体装置１０は、半導体層上にチャネル保護層が形成されたチャネル保護型の薄膜トランジスタ装置である。チャネル保護型の薄膜トランジスタ装置は半導体層を薄膜化することができるので、チャネルエッチング型の薄膜トランジスタ装置に比べて寄生抵抗成分を低減することができ、オン特性を向上させることができる。
【００８４】
以下、本実施の形態に係る薄膜半導体装置１０の各構成要素について詳述する。
【００８５】
基板１は、例えば、石英ガラス、無アルカリガラス、高耐熱性ガラス等のガラス材料からなるガラス基板である。なお、ガラス基板の中に含まれるナトリウムやリン等の不純物が半導体層４に侵入することを防止するために、基板１上にシリコン窒化膜（ＳｉＮｘ）、酸化シリコン（ＳｉＯｙ）又はシリコン酸窒化膜（ＳｉＯｙＮｘ）等からなるアンダーコート層を形成してもよい。また、アンダーコート層は、レーザーアニールなどの高温熱処理プロセスにおいて、基板１への熱の影響を緩和させる役割を担うこともある。アンダーコート層の膜厚は、例えば、１００ｎｍ〜２０００ｎｍ程度とする。
【００８６】
ゲート電極２は、基板１の上方に所定形状でパターン形成される。ゲート電極２は、導電性材料及びその合金等の単層構造又は多層構造とすることができ、例えば、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、チタン（Ｔｉ）、クロム（Ｃｒ）、及びモリブデンタングステン（ＭｏＷ）等によって構成することができる。ゲート電極の膜厚は、例えば、２０ｎｍ〜５００ｎｍ程度とすることができる。
【００８７】
ゲート絶縁膜３は、ゲート電極２上に形成され、本実施の形態では、ゲート電極２を覆うように基板１上の全面に形成される。ゲート絶縁膜３は、例えば、酸化シリコン（ＳｉＯｙ）、窒化シリコン（ＳｉＮｘ）、シリコン酸窒化膜（ＳｉＯｙＮｘ）、酸化アルミニウム（ＡｌＯｚ）、酸化タンタル（ＴａＯｗ）の単層膜又はこれらの積層膜等によって構成することができる。積層膜としては、例えば、酸化シリコン膜と窒化シリコン膜との２層構造とすることができる。本実施の形態では、半導体層４として結晶シリコン薄膜を用いているので、ゲート絶縁膜３としては酸化シリコンを含むことが好ましい。これは、ＴＦＴにおける良好な閾値電圧特性を維持するためには半導体層４とゲート絶縁膜３との界面状態を良好なものにすることが好ましく、これには酸化シリコンが適しているからである。ゲート絶縁膜の膜厚は、例えば、５０ｎｍ〜３０ｎｍとすることができる。
【００８８】
半導体層４は、ゲート絶縁膜３上に形成される半導体膜であって、ゲート電極２の電圧によってキャリアの移動が制御される領域であるチャネル領域を有する。本実施の形態における半導体層４は、結晶性の組織構造を有する結晶シリコン薄膜であり、微結晶シリコン薄膜又は多結晶シリコン薄膜からなる。また、多結晶シリコン薄膜の半導体層４は、非晶質シリコン（アモルファスシリコン）を結晶化することにより形成することができる。この多結晶性シリコン薄膜は、アモルファスシリコンと結晶性シリコンとの混晶構造を有するシリコン薄膜とすることができる。この場合、優れたオン特性を得るために、少なくとも半導体層４の所定のチャネル領域については、結晶性シリコンの割合が多い膜で構成されていることが好ましい。半導体層４の膜厚は、例えば、２０ｎｍ〜１００ｎｍ程度とすることができる。また、多結晶性シリコン薄膜中の結晶シリコンの粒径は、例えば、５ｎｍ〜１０００ｎｍ程度であり、結晶シリコン薄膜には、上記のような平均結晶粒径が１００ｎｍ以上の多結晶、あるいは、平均結晶粒径が１０ｎｍ〜１００ｎｍのマイクロクリスタル（μｃ）と呼ばれる微結晶も含まれる。
【００８９】
チャネル保護層５は、半導体層４のチャネル領域を保護する保護膜であって、半導体層４のチャネル領域の上方に形成される。本実施の形態において、チャネル保護層５は、一対のコンタクト層７を形成するときのエッチング処理時において、半導体層４のチャネル領域がエッチングされてしまうことを防止するためのチャネルエッチングストッパ（ＣＥＳ）層として機能する。すなわち、コンタクト層７を形成するときのエッチングによってチャネル保護層５の上部がエッチングされる。ここで、チャネル保護層５の膜厚（チャネルエッチングでエッチングされていない部分）は、例えば、３００ｎｍ〜１０００ｎｍとする。チャネル保護層５の膜厚の下限は、チャネルエッチングによるマージン及びチャネル保護層中の固定電荷の影響を抑制することから決まる。また、チャネル保護層の上限は、段差の増大に伴うプロセスの信頼性低下を抑制することから決まる。
【００９０】
また、チャネル保護層５は、シリコン、酸素及びカーボンを含む有機材料を主として含有する有機材料からなる有機材料層であり、酸化シリコンや窒化シリコン等の無機材料を主成分とする無機材料層ではない。なお、チャネル保護層５は、絶縁性を有し、一対のコンタクト層７同士は電気的に接続されていない。
【００９１】
本実施の形態において、チャネル保護層５は、塗布型のチャネル保護層であって、感光性塗布型の有機材料をパターニング及び固化することによって形成することができる。チャネル保護層５の形成するための有機材料は、例えば、有機樹脂材料、界面活性剤、溶媒及び感光剤からなる。
【００９２】
有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン等の中の１種又は複数種からなる感光性又は非感光性の有機樹脂材料を用いることができる。界面活性剤としては、シロキサン等のシリコン化合物からなる界面活性剤を用いることができる。溶媒としては、プロピレングリコールモノメチルエーテルアセテート又は１，４−ジオキサン等の有機溶媒を用いることができる。また、感光剤としては、下記の化学式で表されるナフトキノンジアジト等のポジ型感光剤を用いることができる。なお、感光剤には、炭素及び硫黄が含まれている。
【００９３】
【化１】
2012117718.tif 000003
【００９４】
チャネル保護層５を形成するための有機材料は、スピンコート法等の塗布法によって塗布形成することができる。あるいは、液滴吐出法、又は、スクリーン印刷やオフセット印刷等の所定のパターンを形成することができる印刷法等によって所定形状の有機材料を選択的に形成することもできる。
【００９５】
界面層６は、結晶シリコン薄膜からなる半導体層４とチャネル保護層５との間に形成される絶縁性を有する絶縁層である。なお、界面層６の比抵抗は、２×１０６［Ω・ｃｍ］以上とすることが好ましい。界面層６は、半導体層４のチャネル領域上にチャネル保護層５を形成するときに生成される層であって、半導体層４のチャネル領域とチャネル保護層５との界面に生成される。
【００９６】
また、界面層６は、カーボン（炭素）を主成分として含み、その主成分であるカーボンはチャネル保護層５を構成する有機材料に由来するカーボンである。すなわち、界面層６の主成分であるカーボンには、チャネル保護層５を形成するための有機材料に含まれるカーボンが含まれている。さらに、本実施の形態において、界面層６には硫黄も含まれている。なお、界面層６の詳細構成については後述する。
【００９７】
一対のコンタクト層７は、不純物を高濃度に含む非晶質半導体層からなり、半導体層４のチャネル領域の上方にチャネル保護層５を介して形成される。また、一対のコンタクト層７は、所定の間隔をあけて対向配置される。
【００９８】
本実施の形態において、一対のコンタクト層７のそれぞれは、チャネル保護層５及び半導体層４に跨るようにして形成され、チャネル保護層５の上部と側面、界面層６の側面、及び、半導体層４の上面を覆うように形成される。また、一対のコンタクト層７は、例えば、アモルファスシリコンに不純物としてリン（Ｐ）がドープされたｎ型半導体層であって、１×１０１９［ａｔｍ／ｃｍ３］以上の高濃度の不純物を含むｎ＋層である。コンタクト層７の膜厚は、例えば、５ｎｍ〜１００ｎｍとすることができる。
【００９９】
一対のソース電極８ｓ及びドレイン電極８ｄは、それぞれ半導体層４のチャネル領域の上方にチャネル保護層５を介して形成され、本実施の形態では、一対のコンタクト層７上に形成される。また、一対のソース電極８ｓ及びドレイン電極８ｄは、所定の間隔をあけて対向配置される。ソース電極８ｓ及びドレイン電極８ｄは、半導体層４と電気的に接続されている。すなわち、ゲート電極２に電圧が印加されると、ソース電極８ｓ及びドレイン電極８ｄから半導体層４にキャリアが移動する。
【０１００】
本実施の形態において、ソース電極８ｓ及びドレイン電極８ｄは、それぞれ導電性材料及び合金等の単層構造又は多層構造であり、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、チタン（Ｔｉ）及びクロム（Ｃｒ）等の材料により構成される。本実施の形態では、ソース電極８ｓ及びドレイン電極８ｄは、ＭｏＷ／Ａｌ／ＭｏＷの三層構造によって形成されている。ソース電極及びドレイン電極の膜厚は、例えば、１００ｎｍ〜５００ｎｍ程度とすることができる。
【０１０１】
本実施の形態に係る薄膜半導体装置１０は、以上のようにして構成されているが、例えば、図２Ａに示すように構成することもできる。図２Ａは、本発明の実施の形態１の変形例１に係る薄膜半導体装置１０Ａの構成を模式的に示した断面図である。なお、図２Ａにおいて、図１に示す構成要素と同じ構成要素については同じ符号を付している。
【０１０２】
図２Ａに示すように、本変形例に係る薄膜半導体装置１０Ａは、図１の薄膜半導体装置１０に対して、一対のコンタクト層７とソース電極８ｓ及びドレイン電極８ｄとの間に、一対の非結晶シリコン層７Ａが形成されたものである。
【０１０３】
一対の非結晶シリコン層７Ａは、半導体層４のチャネル領域の上方にチャネル保護層５を介して形成される。また、一対の非結晶シリコン層７Ａは、所定の間隔をあけて対向配置される。
【０１０４】
非結晶シリコン層７Ａは、非晶質シリコン（アモルファスシリコン）層であって、意図的な不純物のドーピングが行われていないｉ層である。従って、非結晶シリコン層７Ａは、不純物がドープされたコンタクト層７と比べて電気抵抗が高い。なお、非結晶シリコン層７Ａは、不純物ドープが行われていないが、自然に含まれる不純物は存在する。非結晶シリコン層７Ａの不純物濃度としては、１×１０１７［ａｔｍ／ｃｍ３］以下である。
【０１０５】
このような非結晶シリコン層７Ａの導入はオフ電流の低減を図ることを目的としたものであり、半導体層４よりもバンドギャップエネルギーが大きい材料を導入する。非結晶シリコン層７Ａのバンドギャップエネルギーとしては、１．６０〜１．９０ｅＶの材料を用いることが好ましい。また、非結晶シリコン層７Ａとコンタクト層７との間に、さらにコンタクト層７よりも不純物濃度の低い不純物がドープされた層を導入してもよい。あるいは、コンタクト層７の不純物は、非結晶シリコン層７Ａに向かって濃度が漸次低下するようなプロファイルが形成されていてもよい。これらにより、非結晶シリコン層７Ａとコンタクト層７との間における不純物濃度プロファイルの変化を緩やかにすることにより、ドレイン領域での電界が緩和され、オフ電流をさらに低減することができる。
【０１０６】
なお、本実施の形態において、一対の非結晶シリコン層７Ａは、チャネル保護層５及び半導体層４に跨るようにして形成され、チャネル保護層５の上部と側面、界面層６の側面、及び、半導体層４の上面を覆うように形成される。また、一対の非結晶シリコン層７Ａ上には、一対のコンタクト層７が形成される。
【０１０７】
また、本実施の形態に係る薄膜半導体装置１０は、図２Ｂに示すように構成することもできる。図２Ｂは、本発明の実施の形態１の変形例２に係る薄膜半導体装置１０Ｂの構成を模式的に示した断面図である。なお、図２Ｂにおいて、図１に示す構成要素と同じ構成要素については同じ符号を付している。
【０１０８】
図２Ｂに示すように、本変形例に係る薄膜半導体装置１０Ｂは、チャネル層となる半導体層４Ｂを、結晶シリコン薄膜４ａ（第１チャネル層）と非結晶シリコン薄膜４ｂ（第２チャネル層）との積層構造としたものである。すなわち、本変形例に係る薄膜半導体装置１０Ｂは、図１の薄膜半導体装置１０において、結晶シリコン薄膜からなる半導体層４の上に非結晶シリコン薄膜（アモルファスシリコン）が形成されたものである。
【０１０９】
また、本変形例において、非結晶シリコン薄膜４ｂは、結晶シリコン薄膜４ａとチャネル保護層５との間に形成されており、界面層６は、非結晶シリコン薄膜４ｂとチャネル保護層５との界面に形成される。
【０１１０】
本変形例によれば、オン特性及びオフ特性に優れた薄膜半導体装置を実現することができる。
【０１１１】
（薄膜半導体装置１０の製造方法）
以下、本発明の実施の形態１に係る薄膜半導体装置１０の製造方法について、図３Ａ〜図３Ｏを用いて説明する。図３Ａ〜図３Ｏは、本発明の実施の形態１に係る薄膜半導体装置１０の製造方法における各工程の構成を模式的に示した断面図である。
【０１１２】
まず、図３Ａに示すように、基板１としてガラス基板を準備する。なお、ゲート電極２を形成する前に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）等によって基板１上にシリコン窒化膜、シリコン酸化膜、及びシリコン酸窒化膜などからなるアンダーコート層を形成してもよい。
【０１１３】
次に、図３Ｂに示すように、基板１上に所定形状のゲート電極２を形成する。例えば、基板１上にＭｏＷからなるゲート金属膜をスパッタによって成膜し、フォトリソグラフィー法及びウェットエッチング法を用いてゲート金属膜をパターニングすることにより、所定形状のゲート電極２を形成することができる。ＭｏＷのウェットエッチングは、例えば、リン酸（ＨＰＯ４）、硝酸（ＨＮＯ３）、酢酸（ＣＨ３ＣＯＯＨ）及び水を所定の配合で混合した薬液を用いて行うことができる。
【０１１４】
次に、図３Ｃに示すように、ゲート電極２が形成された基板１を覆ってゲート絶縁膜３を形成する。例えば、ゲート電極２を覆うようにして酸化シリコンからなるゲート絶縁膜３をプラズマＣＶＤ等によって成膜する。酸化シリコンは、例えば、シランガス（ＳｉＨ４）と亜酸化窒素ガス（Ｎ２Ｏ）とを所定の濃度比で導入することで成膜することができる。
【０１１５】
次に、図３Ｄに示すように、ゲート絶縁膜３上に、アモルファスシリコン（非晶質シリコン）からなる非結晶シリコン薄膜４αを成膜する。非結晶シリコン薄膜４αは、プラズマＣＶＤ等によって成膜することができる。非結晶シリコン薄膜４αの成膜条件としては、例えば、シランガス（ＳｉＨ４）と水素ガス（Ｈ２）とを所定の濃度比で導入することで成膜することができる。
【０１１６】
次に、非結晶シリコン薄膜４αから水素が抜ける温度である４００℃以上の温度で脱水素アニール処理を行った後、５００℃〜９００℃の温度によって非結晶シリコン薄膜４αをアニールして、非結晶シリコン薄膜４αを結晶化させる。これにより、図３Ｅに示すように、ゲート絶縁膜３上に、チャネル領域を有する結晶シリコン薄膜４ｐを形成することができる。なお、本実施の形態では、エキシマレーザを用いたレーザアニールによって、非結晶シリコン薄膜４αの結晶化を行ったが、結晶化の方法としては、波長３７０〜９００ｎｍ程度のパルスレザーを用いたレーザーアニール法、波長３７０〜９００ｎｍ程度の連続発振レーザーを用いたレーザーアニール法、又は、急速熱処理（ＲＴＰ）によるアニール法を用いても構わない。あるいは、非結晶シリコン薄膜を結晶化するのではなく、ＣＶＤによる直接成長などの方法によって結晶シリコン薄膜を成膜してもよい。
【０１１７】
次に、図３Ｆに示すように、結晶シリコン薄膜４ｐに対して水素プラズマ処理を行うことにより、結晶シリコン薄膜４ｐのシリコン原子に対して水素化処理を行う。水素プラズマ処理は、例えばＨ２、Ｈ２／アルゴン（Ａｒ）等の水素ガスを含むガスを原料として高周波（ＲＦ）電力により水素プラズマを発生させて、当該水素プラズマを結晶シリコン薄膜４ｐに照射することにより行われる。
【０１１８】
この水素プラズマ処理によって、シリコン原子のダングリングボンド（欠陥）が水素終端される。つまり、シリコン原子のダングリングボンドが水素と結合する。これにより、結晶シリコン薄膜４ｐの結晶欠陥密度が低減して結晶性が向上する。
【０１１９】
なお、この水素プラズマ処理は、プラズマ雰囲気中に水素イオン（Ｈ＋）と水素ラジカル（Ｈ＊）を含む水素プラズマを発生させるものであり、発生させた水素イオンと水素ラジカルとが結晶シリコン薄膜４ｐ内に入り込んでいくことにより、結晶シリコン薄膜４ｐを構成するシリコン原子のダングリングボンドが水素終端される。
【０１２０】
次に、図３Ｇに示すように、所定の塗布方式によって、チャネル保護層５を形成するための所定の有機材料を塗布して、結晶シリコン薄膜４ｐに含まれるチャネル領域上にチャネル保護層用膜５Ｆを形成する。例えば、所定の有機材料を結晶シリコン薄膜４ｐ上に塗布及びスピンコートやスリットコートすることによってチャネル保護層用膜５Ｆを結晶シリコン薄膜４ｐの全面に形成することができる。チャネル保護層用膜５Ｆの膜厚は、有機材料の粘度やコーティング条件（回転数、ブレードの速度など）で制御することができる。
【０１２１】
なお、チャネル保護層用膜５Ｆの所定の有機材料としては、シリコン、酸素及びカーボンを含む上述の感光性塗布型の有機材料を用いることができる。
【０１２２】
次に、図３Ｈに示すように、チャネル保護層用膜５Ｆに対してプリベークを行ってチャネル保護層用膜５Ｆを仮焼成する。例えば、約１１０℃の温度で約６０秒間の加熱を行う。これにより、チャネル保護層用膜５Ｆに含まれる溶剤が気化する。
【０１２３】
このとき、チャネル保護層用膜５Ｆの焼成によって、同図に示すように、半導体層４のチャネル領域における結晶シリコン薄膜４ｐとチャネル保護層用膜５Ｆとの界面に界面層６が生成される。このように生成される界面層６は、カーボンを主成分として含むものであり、その主成分であるカーボンは半導体層４上に形成されたチャネル保護層用膜５Ｆの有機材料に由来するカーボンである。
【０１２４】
次に、図３Ｉに示すように、チャネル保護層用膜５Ｆとして感光性有機材料を用いているので、チャネル保護層用膜５Ｆに対してチャネル保護層５を形成する部分を規定するフォトマスクを用いて露光及び現像を行うことによって、結晶シリコン薄膜４ｐのチャネル領域となる部分の上に所定形状のチャネル保護層５を形成することができる。なお、現像液としては、ＴＭＡＨ（Ｔｅｔｒａ  Ｍｅｔｈｙｌ  Ａｍｍｏｎｉｕｍ  Ｈｙｄｒｏｘｙｄｅ）の２．３８％水溶液を用いることができる。
【０１２５】
なお、感光性有機材料を用いない場合、フォトリソグラフィー法及びウェットエッチング法によってチャネル保護層用膜５Ｆをパターニングすることにより、結晶シリコン薄膜４ｐ上に所定形状のチャネル保護層５を形成してもよい。
【０１２６】
なお、図３Ｉに示すように、チャネル保護層５をパターン形成するときの現像処理によって界面層６が除去されず、チャネル保護層５に覆われていない領域の界面層６が露出する。
【０１２７】
次に、図３Ｊに示すように、露出する界面層６を除去する。例えば、ＣＦ４やＯ２によるドライエッチング又はＤＨＦ（希フッ酸）によるウェットエッチングによって、露出する界面層６を除去することができる。これにより、チャネル保護層５に覆われていない結晶シリコン薄膜４ｐが露出する。
【０１２８】
次に、図３Ｋに示すように、パターン形成されたチャネル保護層５に対してポストベークを行ってチャネル保護層５を本焼成する。例えば、２８０℃〜３００℃の温度で約１時間の加熱を行う。これにより、チャネル保護層５中の有機成分の一部が気化、分解して、膜質が改善される。
【０１２９】
次に、図３Ｌに示すように、チャネル保護層５を覆うようにして結晶シリコン薄膜４ｐ上に、コンタクト層７となるコンタクト層用膜７Ｆを形成する。例えば、プラズマＣＶＤによって、リン等の５価元素の不純物をドープしたアモルファスシリコンからなるコンタクト層用膜７Ｆを成膜する。
【０１３０】
次に、図３Ｍに示すように、コンタクト層用膜７Ｆ上に、ソース電極８ｓ及びドレイン電極８ｄとなるソースドレイン金属膜８Ｆを形成する。例えば、スパッタによって、ＭｏＷ／Ａｌ／ＭｏＷの三層構造のソースドレイン金属膜８Ｆを成膜する。
【０１３１】
そして、同図に示すように、所定形状のソース電極８ｓ及びドレイン電極８ｄを形成するために、ソースドレイン金属膜８Ｆ上にレジスト材料を塗布し、露光及び現像を行って、所定形状にパターニングされたレジストＲを形成する。
【０１３２】
次に、レジスト９をマスクとしてウェットエッチングを施してソースドレイン金属膜８Ｆをパターニングすることにより、図３Ｎに示すように、所定形状のソース電極８ｓ及びドレイン電極８ｄを形成する。なお、このとき、コンタクト層用膜７Ｆがエッチングストッパとして機能する。その後、レジストＲを除去する。これにより、結晶シリコン薄膜４ｐのチャネル領域の上方にソース電極８ｓ及びドレイン電極８ｄを形成することができる。
【０１３３】
次に、図３Ｏに示すように、ソース電極８ｓ及びドレイン電極８ｄをマスクとしてドライエッチングを施すことにより、コンタクト層用膜７Ｆ及び結晶シリコン薄膜４ｐを島状にパターニングする。これにより、所定形状の一対のコンタクト層７及び半導体層４を形成することができる。ドライエッチングの条件としては、塩素系ガスを用いるとよい。また、コンタクト層用膜７Ｆ及び結晶シリコン薄膜４ｐの島状のパターニングは、ソース電極８ｓ及びドレイン電極８ｄをウェットエッチングした後に、レジストマスクを用いたドライエッチングにより行ってもよい。
【０１３４】
このようにして、本発明の実施の形態１に係る薄膜半導体装置１０を製造することができる。なお、本実施の形態では、チャネル保護層５に覆われていない部分の界面層６を除去したが、この部分の界面層６は除去しなくてもよい。但し、界面層６を除去した方が、界面層６を除去しない場合と比べてオン特性を向上させることができる。また、図示しないが、薄膜半導体装置１０の全体を覆うように、ＳｉＮ等からなるパッシベーション膜を形成してもよい。
【０１３５】
（薄膜半導体装置１０の界面層の構成）
次に、上記のように製造された本実施の形態に係る薄膜半導体装置１０における界面層６の構成について、図４Ａ及び図４Ｂを用いて説明する。図４Ａは、上記の製造方法によって作製した薄膜半導体装置１０（図１の破線で囲まれる領域Ａの部分）における断面ＴＥＭ像である。また、図４Ｂは、図４Ａの破線で囲まれる領域Ｂの断面構造を説明するための模式図である。
【０１３６】
図４Ａに示すように、上記のようにして薄膜半導体装置１０を製造すると、結晶シリコン薄膜からなる半導体層４とチャネル保護層５との界面に薄膜の界面層６が形成されていることが分かる。また、図４Ａから、膜厚が２ｎｍ程度の界面層６が形成されていることが分かる。
【０１３７】
界面層６は、上述のように、チャネル保護層５を加熱固化する際に生成される層であり、本実施の形態では、図４Ｂに示すように、界面層６の半導体層４側は、チャネル保護層用膜５Ｆの材料に含まれる界面活性剤のシリコン化合物と、半導体層４のシリコン原子とが結合した状態となっていると考えられる。
【０１３８】
具体的には、図４Ｂに示すように、界面層６と半導体層４との界面は、界面活性剤のＹ−Ｓｉ−（Ｏ）３と結晶シリコン薄膜のＳｉとが結合し、Ｓｉ−Ｏ−Ｓｉ結合が存在する状態となっている。なお、Ｙ−Ｓｉ−（Ｏ）３におけるＹは、有機材料と反応結合する官能基であって、アミノ基、エポキシ基、メタクリル基、ビニル基又はメルカプト基等である。
【０１３９】
また、界面層６のチャネル保護層５側に、ＳｉＯＣ系ポリマー（少なくともＳｉ、Ｏ、Ｃを主成分元素として形成された薄膜）及びＳ（硫黄）系ポリマー（構成元素としてＳｉ、Ｏ、Ｃ、Ｓを含有する薄膜）が存在する状態となっている。ＳｉＯＣ系ポリマーは、チャネル保護層用膜５Ｆの材料に含まれる界面活性剤のシリコン化合物と感光性有機樹脂材料に含まれるカーボンとがポリマー化したものと考えられる。また、Ｓ系ポリマーは、チャネル保護層用膜５Ｆの有機材料に含まれる感光剤、界面活性剤及び感光剤がポリマー化した薄膜であると考えられる。
【０１４０】
このように、界面層６は、Ｓｉ−Ｏ−Ｓｉ結合とポリマーとが複合的にマトリクス状となった構成であると考えられる。また、界面層６の上には、バルクのＳｉＯＣ系ポリマーからなるチャネル保護層５が存在する。
【０１４１】
なお、界面層６が半導体層４及びチャネル保護層５のいずれとも異なる材料で構成されることは、図４Ａからも明らかである。すなわち、図４ＡのＴＥＭ像に示されるように、半導体層４とチャネル保護層５との間にはコントラストの異なる層が確認できる。ＴＥＭ像においてコントラストの違いは材料の密度が異なることを表しており、異なる層が存在することを意味する。従って、半導体層４とチャネル保護層５との間に、これらの層とは異なる層として界面層６が存在している。
【０１４２】
次に、本実施の形態に係る薄膜半導体装置における炭素（Ｃ）及び硫黄（Ｓ）の濃度分布について、図５Ａ及び図５Ｂを用いて説明する。図５Ａは、上記の炭素及び硫黄の濃度分布を測定するにあたって製造した本発明の実施の形態１の変形例３に係る薄膜半導体装置１０Ｃの断面図である。また、図５Ｂは、図５Ａに示す薄膜半導体装置１０Ｃを構成する膜中に含まれる炭素及び硫黄の濃度分布を示す図であって、図５Ａの矢印Ｄに示される厚み（深さ）方向における元素濃度を二次イオン質量分析法（ＳＩＭＳ）によって測定してプロットしたものである。
【０１４３】
図５Ａに示される薄膜半導体装置１０Ｃは、図２Ａに示される非結晶シリコン層７Ａを有する薄膜半導体装置１０Ａにおいて、チャネル保護層５に覆われていない部分の界面層６を除去しなかった場合の構成である。
【０１４４】
図５Ａに示される薄膜半導体装置１０Ｃにおいて、同図の矢印Ｄの位置において矢印Ｄの深さ方向に従って炭素及び硫黄の濃度を測定すると、すなわち、コンタクト層７、非結晶シリコン層７Ａ、界面層６及び半導体層４の順に炭素及び硫黄の濃度を測定すると、図５Ｂに示す測定結果となる。なお、図５Ｂにおいて、「１２Ｃ」及び「３２Ｓ」で示す曲線は、それぞれ炭素及び硫黄の濃度分布を表している。
【０１４５】
図５Ｂに示すように、界面層６は他の層と比べて炭素濃度及び硫黄濃度が高くなっており、界面層６に含まれる炭素濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であり、また、界面層６に含まれる硫黄濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であることが分かる。
【０１４６】
さらに、界面層６に含まれる炭素濃度は、半導体層４に含まれる不純物としての炭素濃度の５０倍以上であることも分かる。また、界面層６に含まれる硫黄濃度は、半導体層４に含まれる不純物としての硫黄濃度の１００倍以上であることも分かる。
【０１４７】
なお、図５Ｂの測定結果は、図５Ａに示される薄膜半導体装置１０Ｃに対するものであるが、図１、図２Ａ及び図２Ｂに示される薄膜半導体装置１０、１０Ａ、１０Ｂにおいても図５Ｂと同様の測定結果を得ることができる。
【０１４８】
（薄膜半導体装置１０の作用効果）
次に、本発明の本実施の形態に係る薄膜半導体装置１０の作用効果について、図６Ａ及び図６Ｂを用いて説明する。図６Ａは、従来例に係る薄膜半導体装置１００の作用を説明するための図である。図６Ｂは、図１に示す本発明の実施の形態１に係る薄膜半導体装置１０の作用を説明するための図である。
【０１４９】
図６Ａに示すように、従来に係る薄膜半導体装置１００は、半導体層１０４のチャネル領域上に、酸化シリコン等の無機材料からなるチャネル保護層１０５が形成されたものである。図６Ａに示す従来に係る薄膜半導体装置１００のように、チャネル保護層１０５を酸化シリコン等の無機材料によって形成すると、チャネル保護層１０５に正の固定電荷が発生する。このため、固定電荷によってチャネル保護層１０５の下の半導体層１０４（チャネル保護層１０５と半導体層１０４との界面）に微弱な電圧（Ｖｆ）が印加される。この場合、固定電荷による電圧（Ｖｆ）が、半導体層１０４層におけるバックチャネルの閾値電圧（Ｖｂｃ）以上になってしまうと、薄膜半導体装置１００のオフ時において、寄生トランジスタが動作して半導体層１０４のバックチャネルを介してリーク電流が流れる。特に、半導体層１０４として結晶シリコン薄膜を用いた場合、チャネル保護層１０５と半導体層１０４との界面においてキャリア移動度が高くなることから、オフ時のリーク電流が増大する傾向にある。このように、チャネル保護層として無機材料を用いた従来の薄膜半導体装置では、オフ電流が高くなってオフ特性が低下するという問題がある。
【０１５０】
そこで、本願発明者等は、図６Ｂに示される薄膜半導体装置１０のように、チャネル保護層５として有機材料を用いることによって、半導体層４とチャネル保護層５との間にカーボンを主成分とする界面層６を形成することとした。
【０１５１】
このように形成された界面層６は、カーボンを主成分としているので、半導体層４（結晶シリコン薄膜）と比較してより多くのカーボンを含有している。半導体層４（結晶シリコン薄膜）とチャネル保護層５との界面にはカーボンを主成分とする界面層６が存在するので、当該界面層６がキャリアの移動をブロックする障壁として機能する。すなわち、半導体層４のチャネル領域の上層部における抵抗値を増加させることができる。これにより、半導体層４のバックチャネル領域でのキャリア移動度を低下させることができる。
【０１５２】
さらに、チャネル保護層５と半導体層４との界面に界面層６が介在することにより、図５Ｂに示すように、仮にチャネル保護層５に固定電荷が発生した場合であっても、界面層６はチャネル保護層５から固定電荷が半導体層４に移動することをブロックする障壁としても機能する。これにより、半導体層４への固定電荷の影響を低減することもできる。
【０１５３】
以上のように、本発明の実施の形態１に係る薄膜半導体装置１０によれば、半導体層４とチャネル保護層５との間にカーボンを主成分として含む界面層６が形成されているので、半導体層４のバックチャネル領域でのキャリア移動度を低下させることができるとともに、チャネル保護層５から半導体層４への固定電荷の移動を低下させることができる。これにより、オフ時のリーク電流を抑制することができるので、薄膜半導体装置のオフ特性を向上させることができる。つまり、チャネル保護層が有機材料によって形成された薄膜半導体装置は、チャネル保護層が無機材料によって形成された薄膜半導体装置と比べて、チャネル保護層の正の固定電荷が増大してリーク電流も増大すると考えられるが、本発明では、半導体層４とチャネル保護層５との間にカーボンを主成分とする界面層６を形成することによって、リーク電流を抑制している。
【０１５４】
さらに、本実施の形態に係る薄膜半導体装置１０によれば、チャネル保護層５を有機材料によって形成するので、チャネル保護層５を低温且つ塗布プロセスで形成することができる。これにより、簡便な設備及び低コストで、優れたＴＦＴ特性を有する薄膜半導体装置を得ることができる。
【０１５５】
また、本実施の形態に係る薄膜半導体装置１０において、界面層６に含まれる炭素濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であり、また、半導体層４に含まれる不純物としての炭素濃度の５０倍以上であることが好ましい。これにより、界面層６における上記のキャリア移動度を低下させる効果を確実に発現させることができる。
【０１５６】
また、本実施の形態に係る薄膜半導体装置１０では、界面層６に硫黄が含まれていることが好ましい。界面層６に含まれる硫黄は、チャネル保護層用膜５Ｆの有機材料の感光剤に含まれる硫黄である。すなわち、界面層６に含まれる硫黄は、チャネル保護層用膜５Ｆの有機材料に由来する。硫黄は、カーボン及び酸素に比べて原子半径が大きいため、キャリアの移動を妨げる効果がカーボン及び酸素に比べて大きい。従って、界面層６に硫黄が含まれていることにより、上記のキャリア移動度をさらに低下させることができ、薄膜半導体装置のオフ特性を一層向上させることができる。
【０１５７】
さらに、本実施の形態に係る薄膜半導体装置１０において、界面層６に含まれる硫黄濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であり、また、半導体層４に含まれる不純物としての硫黄濃度の１００倍以上であることが好ましい。これにより、界面層６における上記のキャリア移動度を低下させる効果を確実に発現させることができる。
【０１５８】
また、本実施の形態に係る薄膜半導体装置１０において、界面層６は、比抵抗が２×１０６［Ω・ｃｍ］以上の絶縁性を有することが好ましい。これにより、界面層６における上記のキャリア移動度を一層低下させることができる。
【０１５９】
また、本実施の形態のように、結晶シリコン薄膜４ｐ（半導体層４）に対して水素プラズマ処理を行うことが好ましい。結晶シリコン薄膜を半導体層（チャネル層）とする薄膜半導体装置では、アニールによって結晶化されたままの状態の結晶シリコン薄膜は、シリコンの結晶粒界及び各結晶粒内部において多数のダングリングボンドが存在する。ダングリングボンドは、欠陥となってキャリアをトラップしたり界面準位に悪影響を及ぼしたりして、キャリア移動度の劣化又はオン特性やオフ特性の劣化の原因となり、薄膜半導体装置のＴＦＴ特性が劣化する。このため、ダングリングボンドを低減させるために、水素プラズマ等を用いてダングリングボンドを水素終端させることが好ましい。このように、ダングリングボンドの水素終端化を行うことにより、半導体薄膜装置のＴＦＴ特性が劣化することを抑制することができる。
【０１６０】
さらに、結晶シリコン薄膜４ｐに対する水素プラズマ処理は、本実施の形態のようにチャネル保護層５を形成する前に行うことが好ましく、本実施の形態では、多結晶シリコン薄膜を形成する工程とチャネル保護層を形成する工程との間に行っている。この点について、以下説明する。
【０１６１】
まず、本願発明者等は、有機材料のチャネル保護層５について鋭意検討した結果、有機材料からなるチャネル保護層５に対して水素プラズマ処理を行うと、発生させた水素プラズマによってチャネル保護層５に含有するカーボンが削られてしまうということをつきとめた。すなわち、有機材料のチャネル保護層５に対して水素プラズマ処理を行うと、上記のように結晶シリコン薄膜のシリコン原子のダングリングボンドを水素終端させるために発生させた水素プラズマが、水素プラズマ（水素）が、チャネル保護層５によって消費されてしまい、半導体層４の結晶シリコン薄膜に届かない場合があるということが分かった。また、この場合、チャネル保護層５の膜中に感光剤（ナフトキノンジアジト等）が残っている場合は、さらに、チャネル保護層５と水素プラズマとが反応しやすいことも分かった。
【０１６２】
一方、二酸化シリコン等の無機材料によってチャネル保護層を形成した場合、水素プラズマ処理による水素プラズマは、チャネル保護層の無機材料（二酸化シリコン）によって消費されずにチャネル保護層を通過することから、水素原子がチャネル保護層の下の半導体層にまで届くということも分かった。
【０１６３】
そこで、本願発明者等は、結晶シリコン薄膜に対して水素プラズマ処理を行う工程の順序について検討した。この点について、図７Ａ及び図７Ｂを用いて説明する。図７Ａは、本発明の実施の形態１に係る薄膜半導体装置１０において、チャネル保護層５を形成した後に水素プラズマ処理を行った場合における水素プラズマ処理前後の半導体層４の状態を示す図である。また、図７Ｂは、本発明の実施の形態１に係る薄膜半導体装置１０において、チャネル保護層５を形成する前に水素プラズマ処理を行った場合における水素プラズマ処理前後の半導体層４の状態を示す図である。
【０１６４】
まず、チャネル保護層５を形成した後に水素プラズマ処理を行った場合について、図７Ａを用いて説明する。図７Ａに示すように、水素プラズマ処理前において、チャネル保護層５下の半導体層４（結晶シリコン薄膜）の状態は、欠陥密度が１．２×１０１８［ｓｐｉｎｓ／ｃｍ３］であり、水素濃度が１［％］以下であった。
【０１６５】
その後、水素プラズマ処理により水素化処理を行うと、チャネル保護層５下以外の半導体層４（結晶シリコン薄膜）の状態は、欠陥密度が１．９×１０１７［ｓｐｉｎｓ／ｃｍ３］で、水素濃度が３［％］程度となり、ダングリングボンドが低減し、水素終端化されていることが分かる。一方、チャネル保護層５下の半導体層４（結晶シリコン薄膜）の状態は、欠陥密度が１．２×１０１８［ｓｐｉｎｓ／ｃｍ３］で、水素濃度が１［％］程度であり、ダングリングボンドは水素プラズマ処理前と変わらない状態である。これは、上述のとおり、チャネル保護層５のカーボンによって水素プラズマが消費されているからであると考えられる。
【０１６６】
このように、チャネル保護層５を形成した後に水素プラズマ処理を行うと、チャネル保護層５の下に位置する領域とチャネル保護層５の下以外に位置する領域とで、半導体層４の水素化の状態が異なることになる。
【０１６７】
これに対して、図７Ｂに示すように、チャネル保護層５を形成する前に水素プラズマ処理を行った場合、水素プラズマ処理前における半導体層４（結晶シリコン薄膜）の状態は、欠陥密度が１．２×１０１８［ｓｐｉｎｓ／ｃｍ３］で、水素濃度が１［％］以下であったが、水素プラズマ処理後における半導体層４（結晶シリコン薄膜）の状態は、欠陥密度が１．９×１０１７［ｓｐｉｎｓ／ｃｍ３］で、水素濃度が３［％］程度となり、半導体層４の全領域においてダングリングボンドが低減して水素終端化されていることが分かる。
【０１６８】
従って、結晶シリコン薄膜４ｐに対する水素プラズマ処理の工程は、チャネル保護層５を形成する前に行うことが好ましい。
【０１６９】
さらに、この水素プラズマ処理を行った後の工程では、半導体層４（結晶シリコン薄膜４ｐ）から水素が抜けない温度である３００℃以下の温度で行うことが好ましい。この点について、図８Ａ及び図８Ｂを用いて説明する。図８Ａは、ベーク温度が３００℃の場合における薄膜半導体装置の電流電圧特性を示す図である。また、図８Ｂは、ベーク温度が３５０℃の場合における薄膜半導体装置の電流電圧特性を示す図である。なお、図８Ａ及び図８Ｂにおいて、縦軸は、ドレイン電流を示しており、横軸はゲート電圧を示している。また、図８Ａ及び図８Ｂにおいて、０．１Ｖ、５Ｖ、１０Ｖはソース−ドレイン間のバイアスを示しており、各図において、それぞれのバイアス印加時の電流電圧特性を示している。
【０１７０】
図８Ａに示すように、チャネル保護層用膜５Ｆをポストベークするときのベーク温度を３００℃とすると、良好なオン特性及びオフ特性が得られていることが分かる。一方、図８Ｂに示すように、ベーク温度を３５０℃に上げると、サブスレッショル・スイング値（Ｓ値）が劣化し、ＴＦＴ特性が劣化していることが分かる。なお、Ｓ値とは、ゲート絶縁膜の容量と半導体層の容量とで算出される値である。この場合、半導体層の容量は半導体層における水素の抜けによって変化すると考えられる。
【０１７１】
このように、図８Ａ及び図８Ｂに示すように、ベーク温度が３００℃を超えると半導体層から水素が抜けてダングリングボンドが増加し、ＴＦＴ特性が劣化する。これは、水素プラズマ処理によってダングリングボンドの水素化処理が行われた後に、３００℃を超える温度の高温処理が行われると、終端させた水素がシリコンとの結合から抜けて再度ダングリングボンドが発生してしまうからである。なお、同様に、水素プラズマ処理を行った後は、ポストベーク時以外でも３００℃を超える高温処理を行うことは好ましくない。従って、水素プラズマ処理を行った後の工程では、３００℃以下の温度を保つことが好ましい。
【０１７２】
以上のように、チャネル保護層５を形成する前に水素化処理を行うとともに、その後の工程の温度を３００℃以下とすることにより、ダングリングボンドは水素終端されたままの状態となる。これにより、チャネル保護層５を形成した後の製造工程の熱処理の温度を３００℃以下に保てば、水素が抜けて再度ダングリングボンドが発生することを防止することができる。従って、キャリアの移動度及びオン特性やオフ特性に優れたチャネル保護型の薄膜半導体装置を簡便な製造工程でかつ低温で製造することができる。
【０１７３】
また、本実施の形態において、水素プラズマ処理における高周波電力の投入電力の電力パワー密度は、０．２〜０．８［Ｗ／ｃｍ２］とすることが好ましい。この点について、図９及び図１０Ａ〜図１０Ｃを用いて説明する。図９は、ＲＦパワー密度を変化させた場合において、μ−ＰＣＤ法によって薄膜半導体装置のキャリアのライフタイムを測定したときの測定結果を示す図である。また、図１０Ａ〜図１０Ｃは、それぞれ、図９の「Ｘ」、「Ｙ」、「Ｚ」の各試料における薄膜半導体装置の電流電圧特性を示す図である。
【０１７４】
図９において、縦軸は、強度を表しており、高い数値ほどキャリアのライフタイムが長いこと、すなわち、ダングリングボンド数が少なく欠陥密度が低いことを示している。横軸は、水素プラズマ処理をする時に投入する高周波電力の電力パワー密度（ＲＦパワー密度）を示している。また、図１０Ａ〜図１０Ｃにおいて、縦軸は、ドレイン電流を示しており、横軸はゲート電圧を示している。なお、図１０Ａ〜図１０Ｃにおいて、０．１Ｖ、５Ｖ、１０Ｖはソース−ドレイン間のバイアスを示しており、各図において、それぞれのバイアスを印加した時の電流電圧特性を示している。
【０１７５】
図９に示すように、ＲＦパワー密度を大きくしていくと、キャリアのライフタイムが長くなることが分かる。これは、ＲＦパワー密度が大きくなると、発生する水素ラジカルの量も多くなり、結晶シリコン薄膜がより水素化されていくからであるためと考えられる。
【０１７６】
一方、ＲＦパワー密度を高くしすぎると、キャリアのライフタイムが短くなることが分かる。これは、水素ラジカルが半導体層等の膜をエッチングする作用があり、これにより、半導体層に欠陥が発生してライフタイムが低下するからである。
【０１７７】
実際に、図９の「Ｘ」、「Ｙ」、「Ｚ」の各試料における薄膜半導体装置の電流電圧特性を測定してみると、図１０Ａに示すように、「Ｘ」の試料における薄膜半導体装置は、オン特性もオフ特性も良好であることが分かる。一方、図１０Ｂに示すように、「Ｙ」の試料における薄膜半導体装置は、オン特性もオフ特性も低下していることが分かる。これは、水素化されていないため、キャリア移動度が向上していないためである。また、図１０Ｃに示すように、「Ｚ」の試料における薄膜半導体装置は、オン特性は良好であるが、オフ特性が低下していることが分かる。これは、膜中に欠陥が形成され、欠陥起因のリーク電流が増加したためであると考えられる。
【０１７８】
従って、図９のμ−ＰＣＤの測定結果に示されるように、ライフタイムのばらつきやマージンを考慮して縦軸の値が９０％以上とすることが好ましいと考えられるので、水素プラズマ処理を行うときのＲＦパワー密度は、０．２〜０．８［Ｗ／ｃｍ２］とすることが好ましい。
【０１７９】
さらに、水素プラズマ処理時において、水素プラズマを発生させるときの下部電極の設定温度は、２５０℃から３５０℃とすることが好ましい。この点について、図１１を用いて説明する。図１１は、水素プラズマ処理時の電極設定温度を変化させた場合において、μ−ＰＣＤ法によって薄膜半導体装置のキャリアのライフタイムを測定したときの測定結果を示す図である。
【０１８０】
図１１において、縦軸は、強度を表しており、高い数値ほどキャリアのライフタイムが長いことを示している。また、図１１において、横軸は、水素プラズマ処理を行う時の電極設定温度を示している。
【０１８１】
図１１に示すように、図９と同様に、縦軸の値が９０％以上とすることが好ましいと考えられるので、水素プラズマを発生させるときの電極設定温度は、２５０℃〜３５０℃とすることが好ましい。
【０１８２】
（実施の形態２）
次に、本発明の実施の形態２に係る薄膜半導体装置２０及び薄膜半導体装置２０の製造方法について説明する。
【０１８３】
（薄膜半導体装置２０の構成）
本発明の実施の形態２に係る薄膜半導体装置２０の構成について、図１２を用いて説明する。図１２は、本発明の実施の形態２に係る薄膜半導体装置２０の構成を模式的に示した断面図である。なお、図１２において、図１に示す構成要素と同じ構成要素には同じ符号を付しており、詳しい説明は省略又は簡略化する。
【０１８４】
図１２に示すように、本発明の実施の形態２に係る薄膜半導体装置２０は、実施の形態１と同様に、チャネル保護型でボトムゲート型の薄膜トランジスタ装置であって、基板１と、基板１の上方に順次形成された、ゲート電極２、ゲート絶縁膜３、半導体層４及びチャネル保護層５と、半導体層４及びチャネル保護層５の界面に形成された界面層６と、半導体層４の上方に形成された一対のコンタクト層７並びに一対のソース電極８ｓ及びドレイン電極８ｄと、パッシベーション膜９とを備える。
【０１８５】
本実施の形態における半導体層４は、実施の形態１と同様に、ゲート絶縁膜３上に形成される半導体膜であって、ゲート電極２の電圧によってキャリアの移動が制御される領域であるチャネル領域を有する。
【０１８６】
但し、本実施の形態における半導体層４と実施の形態１における半導体層４とは材料が異なっている。すなわち、実施の形態１における半導体層４は結晶シリコン薄膜によって形成されていたのに対して、本実施の形態における半導体層４は酸化物半導体層によって形成されている。具体的には、本実施の形態における半導体層４（酸化物半導体層）は、ＩｎＧａＺＯＸ（ＩＧＺＯ）等の透明アモルファス酸化物半導体（ＴＡＯＳ：Ｔｒａｎｓｐａｒｅｎｔ  ａｍｏｒｐｈｏｕｓ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）によって形成されている。透明アモルファス酸化物半導体は、低温成膜が可能であるため、プラスチックやフィルム等の基板上に形成することができる。なお、ＴＡＯＳ膜としては、ＩｎＧａＺｎＯ系の材料に限定されるものではなく、例えば、ＩｎＺｎＯ、ＺｎＯ、ＩｎＨｆＺｎＯ、ＩｎＡｌＺｎＯ、ＳｎＺｎＯ、ＳｎＧａＺｎＯ、などを用いてもよい。
【０１８７】
また、本実施の形態における界面層６は、実施の形態１と同様に、チャネル保護層５に接して形成され、カーボンを主成分として含み、その主成分であるカーボンはチャネル保護層５を構成する有機材料に由来するカーボンである。また、本実施の形態における界面層６にも硫黄が含まれている。なお、本実施の形態における界面層６も、実施の形態１と同様に、チャネル保護層５を加熱固化する際に生成される。
【０１８８】
但し、本実施の形態における半導体層４にはシリコンが含まれていないので、本実施の形態における界面層６は、実施の形態１における界面層６とは原子の結合状態が若干異なっていると考えられる。本実施の形態においても、界面層６のカーボン濃度は、チャネル保護層５のカーボン濃度よりも大きくなっている。
【０１８９】
なお、本実施の形態においても、界面層６に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。また、界面層６に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上であることが好ましい。また、界面層６の比抵抗は、２×１０６［Ω・ｃｍ］以上であることが好ましい。また、界面層６の厚みは、１ｎｍ以上５ｎｍ以下であることが好ましい。
【０１９０】
また、本実施の形態において、パッシベーション膜９は、全体を覆うようにして、チャネル保護層５、ソース電極８ｓ及びドレイン電極８ｄの上に形成されている。パッシベーション膜９は、ＳｉＮ等の無機材料からなる絶縁膜であり、プラズマＣＶＤ等によって成膜することができる。
【０１９１】
なお、本実施の形態において、チャネル保護層５は、半導体層４のチャネル領域の上方のみに形成されている。
【０１９２】
（薄膜半導体装置２０の製造方法）
次に、本発明の実施の形態２に係る薄膜半導体装置２０の製造方法について、図１３Ａ〜図１３Ｏを用いて説明する。図１３Ａ〜図１３Ｏは、本発明の実施の形態２に係る薄膜半導体装置２０の製造方法における各工程の構成を模式的に示した断面図である。
【０１９３】
まず、図１３Ａ〜図１３Ｃに示すように、実施の形態１の図３Ａ〜図３Ｃと同様に、基板１としてガラス基板を準備し（図１３Ａ）、基板１上に所定形状のゲート電極２を形成し（図１３Ｂ）し、ゲート電極２を覆ってゲート絶縁膜３を形成する（図１３Ｃ）。
【０１９４】
次に、図１３Ｄに示すように、ゲート絶縁膜３上に、ＩＧＺＯ等の透明アモルファス酸化物半導体４Ｔを成膜する。
【０１９５】
次に、図１３Ｅ及び図１３Ｆに示すように、実施の形態１の図３Ｇ及び図３Ｈと同様に、透明アモルファス酸化物半導体４Ｔ上にチャネル保護層用膜５Ｆを形成し（図３Ｇ）、チャネル保護層用膜５Ｆをプリベークし（図３Ｈ）を行う。このとき、透明アモルファス酸化物半導体４Ｔとチャネル保護層用膜５Ｆとの界面に界面層６が生成される。このように生成される界面層６は、実施の形態１と同様に、カーボンを主成分として含むものであり、その主成分であるカーボンはチャネル保護層用膜５Ｆの有機材料に由来するカーボンである。
【０１９６】
次に、図１３Ｇ〜図１３Ｌに示すように、実施の形態１の図３Ｉ及び図３Ｎと同様に、チャネル保護層用膜５Ｆを露光及び現像することによって所定形状のチャネル保護層５を形成し（図１３Ｇ）、露出する界面層６を除去し（図１３Ｈ）、チャネル保護層５をポストベークし（図１３Ｉ）、チャャネル保護層５を覆うように透明アモルファス酸化物半導体４Ｔ上にコンタクト層用膜７Ｆし（図１３Ｊ）、コンタクト層用膜７Ｆ上にソースドレイン金属膜８Ｆを形成し（図１３Ｋ）、レジストＲを用いて所定形状のソース電極８ｓ及びドレイン電極８ｄをパターン形成する（図１３Ｌ）。
【０１９７】
次に、図１３Ｍに示すように、コンタクト層用膜７Ｆ及び透明アモルファス酸化物半導体４Ｔを島状にパターニングすることにより、所定形状の一対のコンタクト層７及び半導体層４を形成する。
【０１９８】
次に、図１３Ｎに示すように、全体を覆うようにして、チャネル保護層５、ソース電極８ｓ及びドレイン電極８ｄの上に、絶縁膜としてＳｉＮ等からなるパッシベーション膜９をプラズマＣＶＤによって成膜する。
【０１９９】
次に、図１３Ｏに示すように、半導体層４（透明アモルファス酸化物半導体）に含有する酸素を安定化させるためにアニールを行う。例えば、３００℃〜３５０℃で、大気中（酸素雰囲気中）で１時間のアニールを行う。これにより、大気中の酸素が透明アモルファス酸化物半導体に導入されて透明アモルファス酸化物半導体の酸素欠損が解消し、安定した半導体層４（透明アモルファス酸化物半導体）を得ることができる。
【０２００】
このようにして、本発明の実施の形態２に係る薄膜半導体装置２０を製造することができる。
【０２０１】
なお、本実施の形態でも、チャネル保護層５に覆われていない部分の界面層６は除去しなくてもよい。また、本実施の形態において、この半導体層４（透明アモルファス酸化物半導体）を安定化させるためのアニールはパッシベーション膜９を形成した後に行ったが、これに限るものではない。但し、この半導体層４を安定化させるためのアニールは、本実施の形態のように、パッシベーション膜９を形成した後に行うことが好ましい。
【０２０２】
（薄膜半導体装置２０の作用効果）
次に、本発明の本実施の形態に係る薄膜半導体装置１０の作用効果について、本発明に至った経緯も含めて図１４Ａ及び図１４Ｂを用いて説明する。図１４Ａは、従来例に係る薄膜半導体装置２００の作用を説明するための図である。図１４Ｂは、図１２に示す本発明の実施の形態２に係る薄膜半導体装置２０の作用を説明するための図である。
【０２０３】
図１４Ａに示すように、従来に係る薄膜半導体装置２００は、透明アモルファス酸化物半導体からなる半導体層２０４と、半導体層２０４上に形成された酸化シリコン（無機材料）からなるチャネル保護層２０５と、全体を覆うように形成されたＳｉＮからなるパッシベーション膜２０９とを備える。
【０２０４】
ここで、薄膜半導体装置における半導体層（チャネル層）は、一般的には実施の形態１のようにシリコン薄膜によって形成されることが多い。シリコンからなる半導体層は、シリコンの１元素、あるいは、水素終端された場合は、シリコンと水素との２元素によって構成される。
【０２０５】
一方、図１４Ａに示される薄膜半導体装置２００のように、半導体層２０４が酸化物半導体層によって構成されている場合、当該半導体２０４は、シリコンからなる半導体層と比べて多くの元素によって構成される。例えばＩＧＺＯからなる半導体層では、インジウム（Ｉｎ）とガリウム（Ｇａ）と亜鉛（Ｚｎ）と酸素（Ｏ）との４元素によって構成されている。このため、酸化物半導体層からなる半導体層は、シリコンからなる半導体層と比べて元素のばらつきが問題となりやすく、特に、不純物としての水素や水素還元による酸素の欠損が大きな問題となって、ＴＦＴ特性に影響を及ぼす。
【０２０６】
例えば、図１４Ａに示すように、プラズマＣＶＤでＳｉＮを成膜することでパッシベーション膜２０９を形成すると、パッシベーション膜９には水素が含まれているので、半導体層２０４を構成する透明アモルファス酸化物半導体の酸素含有量を安定化させるための加熱プロセス等によってパッシベーション膜９内の水素が拡散する。このとき、図１４Ａのように、チャネル保護層２０５が酸化シリコン等の無機材料によって構成されていると、パッシベーション膜９の水素はチャネル保護層２０５を通過して半導体層２０４に拡散する。これにより、半導体層２０４を構成する透明アモルファス酸化物半導体が水素還元されて、当該透明アモルファス酸化物半導体に酸素欠損が生じる。この結果、閾値電圧がシフト等してＴＦＴ特性が劣化したり、ＴＦＴとして動作しなくなる等で信頼性が低下したりする。
【０２０７】
他方、実施の形態１で説明したように、本願発明者等は、有機材料からなる塗布型のチャネル保護層５に対して水素プラズマ処理を行うと、発生させた水素プラズマによってチャネル保護層５に含有するカーボンが削られてしまうということをつきとめた。すなわち、水素プラズマ（水素）が、有機材料からなるチャネル保護層５によって消費されるということをつきとめた。これにより、有機材料からなる塗布型のチャネル保護層５は、水素プラズマ（水素原子）の拡散を抑制することができるという知見を得ることができた。
【０２０８】
本願発明者等は、この知見に基づいて、半導体層が透明アモルファス酸化物半導体によって構成された薄膜半導体装置において、有機材料からなる塗布型のチャネル保護層を形成することによって、透明アモルファス酸化物半導体の水素還元による酸素欠損を防止することができるという着想を得た。すなわち、有機材料からなるチャネル保護層に、半導体層をエッチングから保護するエッチング保護の役割と、水素の拡散を防止する水素バリア防止の役割とを担わせるという新たな着想を得ることができた。
【０２０９】
例えば、図１４Ｂに示すように、本実施の形態に係る薄膜半導体装置２０では、チャネル保護層５がカーボン等を含む有機材料によって構成されているので、パッシベーション膜９から水素はチャネル保護層５のカーボンを削ることに消費される。これにより、パッシベーション膜９の水素がチャネル保護層５を通過することを抑制することができるので、半導体層４への水素拡散を抑制することができる。この結果、半導体層４を構成する透明アモルファス酸化物半導体が水素還元されることがなくなるので、透明アモルファス酸化物半導体には酸素欠損が生じない。従って、閾値電圧がシフト等してＴＦＴ特性が劣化したり信頼性が低下したりするということを抑制することができる。
【０２１０】
以上のように、本発明の実施の形態２に係る薄膜半導体装置２０によれば、有機材料からなる塗布型のチャネル保護層５が、エッチング保護層としての機能を有するとともに水素バリア防止層としての機能を有するので、半導体層４を構成する透明アモルファス酸化物半導体の水素還元を抑制することができる。これにより、透明アモルファス酸化物半導体の酸素欠損を抑制することができるので、ＴＦＴ特性の劣化及び信頼性の低下を抑制することができる。
【０２１１】
さらに、本実施の形態でも、実施の形態１と同様に、チャネル保護層５と半導体層４との界面に界面層６が形成されている。上述のとおり、バルクのチャネル保護層５と界面層６との間にはカーボンの濃度差が生じており、界面層６のカーボン濃度は、チャネル保護層５のカーボン濃度に比べて高くなっている。一般的に、拡散現象は濃度が大きい領域から小さい領域に向かって生じるので、水素は、カーボン濃度の高い界面層４からカーボン濃度の低いチャネル保護層５に向かって拡散すると考えられる。すなわち、界面層６が形成されることで、界面層６から半導体層４への水素拡散を抑制することができると予測される。このように、界面層６を形成することによって、透明アモルファス酸化物半導体からなる半導体層４の水素還元を一層抑制することができる。
【０２１２】
さらに、本実施の形態では、半導体層４のゲート長方向の長さが、ゲート電極２及びチャネル保護層５のゲート長方向の長さよりも長くなっており、半導体層４の両端部はチャネル保護層５（ゲート電極２）が形成されていない部分となっている。つまり、半導体層４は、上方にチャネル保護層５が形成されている部分である中央部と、上方にチャネル保護層５が形成されていない部分であるサイド部（中央部の両側部分）とからなる。サイド部は、ソース電極８ｓ及びドレイン電極８ｄとチャネル領域とのコンタクト部として機能する。そして、サイド部の上にはチャネル保護層５が形成されていないので、サイド部は水素拡散の影響を受けることになり、サイド部における透明アモルファス酸化物半導体が水素還元して酸素欠損が生じる。これにより、サイド部のキャリア濃度を高くすることができるので、サイド部における透明アモルファス酸化物半導体を低抵抗化することができる。これにより、サイド部のコンタクト抵抗を小さくすることができるので、オン特性に優れた薄膜半導体装置を実現することができる。
【０２１３】
このように、本実施の形態では、半導体層４におけるチャネル保護層５が形成されていない部分（サイド部）のキャリア濃度は、半導体層４におけるチャネル保護層５が形成されている部分（中央部）のキャリア濃度よりも高くなっている。この場合、半導体層４のサイド部のキャリア濃度は、１×１０１７［個／ｃｍ３］以上であり、半導体層４の中央部のキャリア濃度は、１×１０１７［個／ｃｍ３］未満である。これにより、酸化物半導体層における保護層が形成されていない部分の抵抗値を金属の抵抗値に近づけることができるので、酸化物半導体層における保護層が形成されていない部分を低抵抗化することができる。
【０２１４】
また、本実施の形態では、半導体層４の中央部とサイド部とにおけるキャリア濃度差は、例えば、半導体層４（透明アモルファス酸化物半導体）に含有する酸素を安定化させるためのアニール工程におけるパッシベーション膜９の水素拡散によって、結果として生じさせているが、これに限らない。
【０２１５】
例えば、図１５の（ａ）に示すように、半導体層４（透明アモルファス酸化物半導体４Ｔ）の上に所定形状のチャネル保護層５をパターン形成した後に、図１５の（ｂ）に示すように、水素プラズマ処理等を施すことによって、半導体層４における中央部４Ｔ１とサイド部４Ｔ２とでキャリアの濃度差を生じさせることができる。すなわち、チャネル保護層５が存在する部分では水素プラズマ（水素）がチャネル保護層５で消費されるので、チャネル保護層５の下方の半導体層４は水素還元しない（あるいは水素還元が抑制される）。一方、チャネル保護層５が存在しない部分では水素プラズマ（水素）が半導体層４に到達して半導体層４が水素還元する。これにより、半導体層４における中央部とサイド部とにおいて、意図的にキャリア濃度差を設定することができる。このように、半導体層４の一部の上方にチャネル保護層５を形成することによって、半導体層４におけるチャネル保護層５が形成されていない部分（サイド部）と、半導体層４におけるチャネル保護層５が形成されている部分（中央部）とにおいて、セルフアラインでキャリア濃度差を生じさせることができる。なお、図１５では、半導体層４のチャネル領域の上方のみにチャネル保護層５が形成されている。つまり、半導体層４のチャネル領域内外においてセルフアラインでキャリア濃度差を生じさせることができる。なお、ここでは、水素プラズマ処理によるキャリア濃度分布の形成方法について示したが、図１３Ｈの工程後のソース・ドレイン電極形成時の成膜条件を最適化することで、保護膜に被覆されていない部分（ソース・ドレイン領域）にダメージ（欠陥）が生じ、前記ソース・ドレイン領域を低抵抗化することも可能である。
【０２１６】
また、本実施の形態では、界面層６を形成したが、図１６に示すように、界面層６は必ずしも形成する必要はない。これは、ＴＡＯＳはＳｉに比べてバンドギャップが大きいため、実施の形態１のようなバックチャネル伝導に起因するオフ特性の低下が起きにくいと考えられるからである。但し、界面層６を形成することにより、上述のように、界面層６が形成されない場合と比べて、酸化物半導体からなる半導体層４の水素還元を一層抑制することができる。さらに、界面層６によって、チャネル保護層５からの過剰なカーボンの拡散を抑制することもできるので、半導体層４における酸化物半導体内の不純物準位を低減することができる。これにより、オフ時のリーク電流を低減することができるので、オフ特性を向上させることができる。
【０２１７】
また、本実施の形態でも、実施の形態１と同様に、界面層６に含まれる炭素濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上、又は、半導体層４に含まれる不純物としての炭素濃度の５０倍以上であることが好ましい。これにより、酸化物半導体内の不純物準位をさらに低減することができるので、リーク電流を一層低減させることができる。
【０２１８】
また、本実施の形態でも、実施の形態１と同様に、界面層６に硫黄が含まれていることが好ましい。界面層６に含まれる硫黄は、チャネル保護層用膜５Ｆの有機材料の感光剤に含まれる硫黄である。これにより、実施の形態１と同様に、リーク電流をさらに低減させることができ、薄膜半導体装置のオフ特性を一層向上させることができる。
【０２１９】
また、本実施の形態でも、実施の形態１と同様に、界面層６に含まれる硫黄濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上、又は、半導体層４に含まれる不純物としての硫黄濃度の１００倍以上であることが好ましい。これにより、リーク電流をさらに低減させることができる。
【０２２０】
また、本実施の形態でも、実施の形態１と同様に、界面層６は、比抵抗が２×１０６［Ω・ｃｍ］以上の絶縁性を有することが好ましい。これにより、リーク電流をさらに低減させることができる。
【０２２１】
また、本実施の形態でも、実施の形態１と同様に、チャネル保護層５が有機材料によって形成されている。これにより、チャネル保護層５を低温且つ塗布プロセスで形成することができるので、簡便な設備及び低コストで、優れたＴＦＴ特性を有する薄膜半導体装置を得ることができる。
【０２２２】
（実施の形態３）
次に、本発明の実施の形態３に係る表示装置について、図１７を用いて説明する。本実施の形態は、上記の実施の形態１、２に係る薄膜半導体装置を表示装置に適用した例である。なお、本実施の形態では、有機ＥＬ表示装置への適用例について説明する。
【０２２３】
図１７は、本発明の実施の形態３に係る有機ＥＬ表示装置の一部切り欠き斜視図である。本実施の形態において、上述の薄膜半導体装置１０等は、有機ＥＬ表示装置におけるアクティブマトリクス基板のスイッチングトランジスタ又は駆動トランジスタとして用いることができる。
【０２２４】
図１７に示すように、本実施の形態に係る有機ＥＬ表示装置３０は、アクティブマトリクス基板３１と、アクティブマトリクス基板３１上にマトリクス状に配置された複数の画素３２と、複数の画素３２のそれぞれに対応して形成された有機ＥＬ素子３３と、画素３２の行方向に沿って形成された複数のゲート線３７と、画素３２の列方向に沿って形成された複数のソース線３８と、ソース線３８と並行して形成された電源線３９（不図示）とを備える。有機ＥＬ素子３３は、アクティブマトリクス基板３１上に順次積層された、陽極３４、有機ＥＬ層３５及び陰極３６（透明電極）を有する。また、有機ＥＬ層３５は、電子輸送層、発光層、正孔輸送層等の各層が積層されて構成されている。
【０２２５】
なお、本実施の形態に係る有機ＥＬ表示装置２０では、画素２２を選択するためのスイッチングトランジスタとして薄膜半導体装置１０が設けられている。
【０２２６】
次に、上記有機ＥＬ表示装置３０における画素３２の回路構成について、図１８を用いて説明する。図１８は、本発明の実施の形態３に係る薄膜半導体装置を用いた画素の回路構成を示す図である。
【０２２７】
図１８に示すように、各画素３２は、直交するゲート線３７とソース線３８とによって区画されており、駆動トランジスタ４１と、スイッチングトランジスタ４２と、有機ＥＬ素子３３と、コンデンサ４４とを備える。駆動トランジスタ４１は、有機ＥＬ素子３３を駆動するトランジスタであり、また、スイッチングトランジスタ４２は、画素３２を選択するためのトランジスタである。
【０２２８】
駆動トランジスタ４１において、ゲート電極４１Ｇがスイッチングトランジスタ４２のドレイン電極４２Ｄに接続され、ソース電極４１Ｓが中継電極（不図示）を介して有機ＥＬ素子３３のアノードに接続され、ドレイン電極４１Ｄが電源線３９に接続される。
【０２２９】
また、スイッチングトランジスタ４２において、ゲート電極４２Ｇは走査線３７に接続され、ソース電極４２Ｓは映像信号線３８に接続され、ドレイン電極４２Ｄはコンデンサ４３及び駆動トランジスタ４１のゲート電極４１Ｇに接続されている。
【０２３０】
この構成において、ゲート線３７にゲート信号が入力されて、スイッチングトランジスタ４２がオン状態になると、ソース線３８を介して供給された映像信号電圧がコンデンサ４３に書き込まれる。そして、コンデンサ４３に書き込まれた映像信号電圧は、１フレーム期間を通じて保持される。この保持された映像信号電圧により、駆動トランジスタ４１のコンダクタンスがアナログ的に変化し、発光階調に対応した駆動電流が、有機ＥＬ素子３３のアノードからカソードへと流れて有機ＥＬ素子３３が発光する。これにより、所定の画像を表示することができる。
【０２３１】
以上、本発明の実施の形態に係る表示装置について説明したが、本発明はこれに限定されない。例えば、本実施の形態では、有機ＥＬ素子を用いた有機ＥＬ表示装置について説明したが、本発明は、液晶表示素子等、アクティブマトリクス基板が用いられる他の表示素子を備えた表示装置にも適用することもできる。
【０２３２】
また、以上説明した本発明の実施の形態に係る表示装置については、フラットパネルディスプレイとして利用することができ、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示パネルを有するあらゆる電子機器に適用することができる。
【０２３３】
以上、本発明に係る薄膜半導体装置及びその製造方法について、実施の形態に基づいて説明したが、本発明は、上記の実施の形態に限定されるものではない。例えば、各実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本発明に含まれる。
【産業上の利用可能性】
【０２３４】
本発明に係る薄膜半導体装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの表示装置、又はその他薄膜半導体装置を有する様々な電気機器に広く利用することができる。
【符号の説明】
【０２３５】
１  基板
２、４１Ｇ、４２Ｇ  ゲート電極
３  ゲート絶縁膜
４、４Ｂ、１０４  半導体層
４α、４ｂ  非結晶シリコン薄膜
４ｐ、４ａ  結晶シリコン薄膜
５、１０５  チャネル保護層
５Ｆ  チャネル保護層用膜
６  界面層
７  コンタクト層
７Ｆ  コンタクト層用膜
７Ａ  非結晶シリコン層
８ｓ、４１Ｓ、４２Ｓ  ソース電極
８ｄ、４１Ｄ、４２Ｄ  ドレイン電極
８Ｆ  ソースドレイン金属膜
１０、１０Ａ、１０Ｂ、１０Ｃ、１００  薄膜半導体装置
３０  有機ＥＬ表示装置
３１  アクティブマトリクス基板
３２  画素
３３  画素回路
３４  陽極
３５  有機ＥＬ層
３６  陰極
３７  ソース線
３８  ゲート線
３９  電源線
４１  駆動トランジスタ
４２  スイッチングトランジスタ
４３  有機ＥＬ素子
４４  コンデンサ
【図１】
2012117718.tif 000004
【図２Ａ】
2012117718.tif 000005
【図２Ｂ】
2012117718.tif 000006
【図３Ａ】
2012117718.tif 000007
【図３Ｂ】
2012117718.tif 000008
【図３Ｃ】
2012117718.tif 000009
【図３Ｄ】
2012117718.tif 000010
【図３Ｅ】
2012117718.tif 000011
【図３Ｆ】
2012117718.tif 000012
【図３Ｇ】
2012117718.tif 000013
【図３Ｈ】
2012117718.tif 000014
【図３Ｉ】
2012117718.tif 000015
【図３Ｊ】
2012117718.tif 000016
【図３Ｋ】
2012117718.tif 000017
【図３Ｌ】
2012117718.tif 000018
【図３Ｍ】
2012117718.tif 000019
【図３Ｎ】
2012117718.tif 000020
【図３Ｏ】
2012117718.tif 000021
【図４Ａ】
2012117718.tif 000022
【図４Ｂ】
2012117718.tif 000023
【図５Ａ】
2012117718.tif 000024
【図５Ｂ】
2012117718.tif 000025
【図６Ａ】
2012117718.tif 000026
【図６Ｂ】
2012117718.tif 000027
【図７Ａ】
2012117718.tif 000028
【図７Ｂ】
2012117718.tif 000029
【図８Ａ】
2012117718.tif 000030
【図８Ｂ】
2012117718.tif 000031
【図９】
2012117718.tif 000032
【図１０Ａ】
2012117718.tif 000033
【図１０Ｂ】
2012117718.tif 000034
【図１０Ｃ】
2012117718.tif 000035
【図１１】
2012117718.tif 000036
【図１２】
2012117718.tif 000037
【図１３Ａ】
2012117718.tif 000038
【図１３Ｂ】
2012117718.tif 000039
【図１３Ｃ】
2012117718.tif 000040
【図１３Ｄ】
2012117718.tif 000041
【図１３Ｅ】
2012117718.tif 000042
【図１３Ｆ】
2012117718.tif 000043
【図１３Ｇ】
2012117718.tif 000044
【図１３Ｈ】
2012117718.tif 000045
【図１３Ｉ】
2012117718.tif 000046
【図１３Ｊ】
2012117718.tif 000047
【図１３Ｋ】
2012117718.tif 000048
【図１３Ｌ】
2012117718.tif 000049
【図１３Ｍ】
2012117718.tif 000050
【図１３Ｎ】
2012117718.tif 000051
【図１３Ｏ】
2012117718.tif 000052
【図１４Ａ】
2012117718.tif 000053
【図１４Ｂ】
2012117718.tif 000054
【図１５】
2012117718.tif 000055
【図１６】
2012117718.tif 000056
【図１７】
2012117718.tif 000057
【図１８】
2012117718.tif 000058
【手続補正書】
【提出日】平成24年9月3日(2012.9.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記ゲート電極を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、
前記酸化物半導体層の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有する保護層と、
前記酸化物半導体層と前記保護層との間に、前記保護層に接して形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含み、
前記酸化物半導体層の表面の少なくとも一部が、前記保護層及び前記界面層に覆われていない、
薄膜半導体装置。
【請求項２】
前記保護層は、有機樹脂材料、界面活性剤及び感光剤を含む、
請求項１記載の薄膜半導体装置。
【請求項３】
前記界面層の密度は、前記保護層の密度よりも高い、
請求項１又は請求項２記載の薄膜半導体装置。
【請求項４】
前記界面層のカーボン濃度は、前記保護層のカーボン濃度よりも高い、
請求項１から請求項３のいずれか１項に記載の薄膜半導体装置。
【請求項５】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１から請求項４のいずれか１項に記載の薄膜半導体装置。
【請求項６】
基板上に形成されたゲート電極と、
前記ゲート電極を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成され、チャネル領域を有する酸化物半導体層と、
前記酸化物半導体層の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有する保護層と、
前記酸化物半導体層と前記保護層との間に、前記保護層に接して形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記酸化物半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含み、
前記界面層は硫黄を含む、
薄膜半導体装置。
【請求項７】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項６記載の薄膜半導体装置。
【請求項８】
前記界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上である、
請求項１から請求項７のいずれか１項に記載の薄膜半導体装置。
【請求項９】
前記界面層の厚みは、１ｎｍ以上、５ｎｍ以下である、
請求項１から請求項８のいずれか１項に記載の薄膜半導体装置。
【請求項１０】
（削除）
【請求項１１】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、
前記酸化物半導体層の上方に、シリコン、酸素及びカーボンを含む有機材料を塗布して保護層を形成する工程と、
前記保護層を焼成し、前記酸化物半導体層と前記保護層の間に、前記保護層に接して、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する工程と、
前記酸化物半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、を含み、
前記酸化物半導体層の表面の少なくとも一部が、前記保護層及び前記界面層に覆われていない、
薄膜半導体装置の製造方法。
【請求項１２】
前記保護層は、有機樹脂材料、界面活性剤及び感光剤を含む、
請求項１１記載の薄膜半導体装置の製造方法。
【請求項１３】
前記界面層の密度は、前記保護層の密度よりも高い、
請求項１１又は請求項１２記載の薄膜半導体装置の製造方法。
【請求項１４】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１１から請求項１３のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項１５】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する酸化物半導体層を形成する工程と、
前記酸化物半導体層の上方に、シリコン、酸素及びカーボンを含む有機材料を塗布して保護層を形成する工程と、
前記保護層を焼成し、前記酸化物半導体層と前記保護層の間に、前記保護層に接して、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する工程と、
前記酸化物半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、を含み、
前記界面層は硫黄を含む、
薄膜半導体装置の製造方法。
【請求項１６】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１５記載の薄膜半導体装置の製造方法。
【請求項１７】
（削除）
【請求項１８】
基板上に形成されたゲート電極と、
前記ゲート電極が形成された前記基板を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、チャネル領域を有する結晶シリコン薄膜と、
前記チャネル領域を含む前記結晶シリコン薄膜上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、
前記結晶シリコン薄膜のチャネル領域と前記チャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記チャネル領域の上方に前記チャネル保護層を介して形成されたソース電極と、
前記チャネル領域の上方に前記チャネル保護層を介して前記ソース電極と対向配置されたドレイン電極と、を含み、
前記酸化物半導体層の表面の少なくとも一部が、前記保護層及び前記界面層に覆われていない、
薄膜半導体装置。
【請求項１９】
前記保護層は、有機樹脂材料、界面活性剤及び感光剤を含む、
請求項１８記載の薄膜半導体装置。
【請求項２０】
前記界面層の密度は、前記保護層の密度よりも高い、
請求項１８又は請求項１９記載の薄膜半導体装置。
【請求項２１】
前記界面層に含まれるカーボンの濃度は、前記結晶シリコン薄膜に含まれる不純物としてのカーボンの濃度の５０倍以上である、
請求項１８記載の薄膜半導体装置。
【請求項２２】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項２１記載の薄膜半導体装置。
【請求項２３】
基板上に形成されたゲート電極と、
前記ゲート電極が形成された前記基板を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成され、チャネル領域を有する結晶シリコン薄膜と、
前記チャネル領域を含む前記結晶シリコン薄膜上に形成され、シリコン、酸素及びカーボンを含む有機材料を含有するチャネル保護層と、
前記結晶シリコン薄膜のチャネル領域と前記チャネル保護層との界面に形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記チャネル領域の上方に前記チャネル保護層を介して形成されたソース電極と、
前記チャネル領域の上方に前記チャネル保護層を介して前記ソース電極と対向配置されたドレイン電極と、を含み、
前記界面層は硫黄を含む、
薄膜半導体装置。
【請求項２４】
前記界面層に含まれる硫黄の濃度は、前記結晶シリコン薄膜に含まれる不純物としての硫黄の濃度の１００倍以上である、
請求項２３記載の薄膜半導体装置。
【請求項２５】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項２３記載の薄膜半導体装置。
【請求項２６】
前記界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上である、
請求項１８から請求項２５のいずれか１項に記載の薄膜半導体装置。
【請求項２７】
前記界面層の厚みは、１ｎｍ以上、５ｎｍ以下である、
請求項１８から請求項２６のいずれか１項に記載の薄膜半導体装置。
【請求項２８】
ガラス基板を準備する第１工程と、
前記ガラス基板上にゲート電極を形成する第２工程と、
前記ゲート電極が形成された前記ガラス基板を覆ってゲート絶縁膜を形成する第３工程と、
前記ゲート絶縁膜上にチャネル領域を有する結晶シリコン薄膜を形成する第４工程と、
前記結晶シリコン薄膜に含まれる前記チャネル領域上に、所定の塗布方式によりシリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第５工程と、
前記チャネル保護層を焼成することにより、前記チャネル領域における前記結晶シリコン薄膜と前記チャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第６工程と、
前記チャネル領域の上方に前記チャネル保護層を介してソース電極とドレイン電極とを対向させて形成する第７工程と、を含み、
前記酸化物半導体層の表面の少なくとも一部が、前記保護層及び前記界面層に覆われていない、
薄膜半導体装置の製造方法。
【請求項２９】
前記保護層は、有機樹脂材料、界面活性剤及び感光剤を含む、
請求項２８記載の薄膜半導体装置の製造方法。
【請求項３０】
前記界面層の密度は、前記保護層の密度よりも高い、
請求項２８又は請求項２９記載の薄膜半導体装置の製造方法。
【請求項３１】
前記界面層に含まれるカーボンの濃度は、前記結晶シリコン薄膜に含まれる不純物としてのカーボンの濃度の５０倍以上である、
請求項２８記載の薄膜半導体装置の製造方法。
【請求項３２】
前記界面層に含まれるカーボンの濃度は、５×１０２０［ａｔｏｍｓ／ｃｍ３］以上である、
請求項３１記載の薄膜半導体装置の製造方法。
【請求項３３】
ガラス基板を準備する第１工程と、
前記ガラス基板上にゲート電極を形成する第２工程と、
前記ゲート電極が形成された前記ガラス基板を覆ってゲート絶縁膜を形成する第３工程と、
前記ゲート絶縁膜上にチャネル領域を有する結晶シリコン薄膜を形成する第４工程と、
前記結晶シリコン薄膜に含まれる前記チャネル領域上に、所定の塗布方式によりシリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第５工程と、
前記チャネル保護層を焼成することにより、前記チャネル領域における前記結晶シリコン薄膜と前記チャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第６工程と、
前記チャネル領域の上方に前記チャネル保護層を介してソース電極とドレイン電極とを対向させて形成する第７工程と、を含み、
前記界面層は硫黄を含む、
薄膜半導体装置の製造方法。
【請求項３４】
前記界面層に含まれる硫黄の濃度は、前記結晶シリコン薄膜に含まれる不純物としての硫黄の濃度の１００倍以上である、
請求項３３記載の薄膜半導体装置の製造方法。
【請求項３５】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項３３記載の薄膜半導体装置の製造方法。
【請求項３６】
ガラス基板を準備する第１工程と、
前記ガラス基板上にゲート電極を形成する第２工程と、
前記ゲート電極が形成された前記ガラス基板を覆ってゲート絶縁膜を形成する第３工程と、
前記ゲート絶縁膜上にチャネル領域を有する結晶シリコン薄膜を形成する第４工程と、
前記結晶シリコン薄膜に含まれる前記チャネル領域上に、所定の塗布方式によりシリコン、酸素及びカーボンを含む有機材料を塗布してチャネル保護層を形成する第５工程と、
前記チャネル保護層を焼成することにより、前記チャネル領域における前記結晶シリコン薄膜と前記チャネル保護層との界面に、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する第６工程と、
前記チャネル領域の上方に前記チャネル保護層を介してソース電極とドレイン電極とを対向させて形成する第７工程と、を含み、
前記チャネル保護層に含有される有機材料は、水素プラズマ処理によって削られる性質のものであり、
前記第５工程から前記第６工程により前記チャネル保護層及び前記界面層が形成される前に、前記結晶シリコン薄膜に含まれる前記チャネル領域を前記水素プラズマ処理によって水素化処理する工程を含む、
薄膜半導体装置の製造方法。
【請求項３７】
前記水素プラズマ処理は、水素ガスを原料ガスとして高周波電力により水素プラズマを発生させ、前記水素プラズマを前記結晶シリコン薄膜に照射することで行われ、
前記高周波電力の投入電力の電力パワー密度は０．２から０．８［Ｗ／ｃｍ２］である、
請求項３６記載の薄膜半導体装置の製造方法。
【請求項３８】
前記水素プラズマ処理は、水素ガスを原料ガスとして水素プラズマを発生させ、前記水素プラズマを前記結晶シリコン薄膜に照射することで行われ、
前記水素プラズマを発生させるときの電極設定温度は、２５０℃から３５０℃である、
請求項３６記載の薄膜半導体装置の製造方法。
【請求項３９】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する結晶シリコン薄膜を形成する工程と、
前記チャネル領域上に、カーボンを含む有機材料を塗布して保護層を形成する工程と、
前記結晶シリコン薄膜の上方にソース電極及びドレイン電極を形成する工程と、を含み、
前記保護層に含有される有機材料は、水素プラズマによって削られる性質のものであり、
前記結晶シリコン薄膜を形成する工程と前記保護層を形成する工程との間に、水素プラズマによって前記結晶シリコン薄膜に対して水素化処理を行う工程を含む、
薄膜半導体装置の製造方法。
【手続補正書】
【提出日】平成25年7月22日(2013.7.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記ゲート電極を覆って形成されたゲート絶縁膜と、
前記ゲート絶縁膜の上方に形成され、チャネル領域を有する半導体層と、
前記半導体層の上方に形成され、シリコン、酸素及びカーボンを含む有機材料を含有する保護層と、
前記半導体層と前記保護層との間に、前記保護層に接して形成され、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層と、
前記半導体層と電気的に接続されるソース電極、及びドレイン電極と、を含み、
前記界面層は硫黄を含む、
薄膜半導体装置。
【請求項２】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項１に記載の薄膜半導体装置。
【請求項３】
前記界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上である、
請求項１又は請求項２に記載の薄膜半導体装置。
【請求項４】
前記界面層の厚みは、１ｎｍ以上、５ｎｍ以下である、
請求項１から請求項３のいずれか１項に記載の薄膜半導体装置。
【請求項５】
前記界面層に含まれる硫黄の濃度は、前記半導体層に含まれる不純物としての硫黄の濃度の１００倍以上である、
請求項１から請求項４のいずれか１項に記載の薄膜半導体装置。
【請求項６】
前記界面層の密度は、前記保護層の密度よりも高い、
請求項１から請求項５のいずれか１項に記載の薄膜半導体装置。
【請求項７】
前記界面層に含まれるカーボンの濃度は、前記半導体層に含まれる不純物としてのカーボンの濃度の５０倍以上である、
請求項１から請求項６のいずれか１項に記載の薄膜半導体装置。
【請求項８】
前記半導体層は、酸化物半導体又は結晶シリコン薄膜である、
請求項１から請求項７のいずれか１項に記載の薄膜半導体装置。
【請求項９】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する半導体層を形成する工程と、
前記半導体層の上方に、シリコン、酸素及びカーボンを含む有機材料を塗布して保護層を形成する工程と、
前記保護層を焼成し、前記半導体層と前記保護層の間に、前記保護層に接して、カーボンを主成分として含み、その主成分であるカーボンは前記有機材料に由来するカーボンである界面層を形成する工程と、
前記半導体層と電気的に接続されるソース電極及びドレイン電極を形成する工程と、を含み、
前記界面層は硫黄を含む、
薄膜半導体装置の製造方法。
【請求項１０】
前記界面層に含まれる硫黄の濃度は、５×１０１９［ａｔｏｍｓ／ｃｍ３］以上である、
請求項９記載の薄膜半導体装置の製造方法。
【請求項１１】
前記界面層の比抵抗は、２×１０６［Ω・ｃｍ］以上である、
請求項９又は請求項１０に記載の薄膜半導体装置の製造方法。
【請求項１２】
前記界面層の厚みは、１ｎｍ以上、５ｎｍ以下である、
請求項９から請求項１１のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項１３】
前記界面層に含まれる硫黄の濃度は、前記半導体層に含まれる不純物としての硫黄の濃度の１００倍以上である、
請求項９から請求項１２のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項１４】
前記界面層の密度は、前記保護層の密度よりも高い、
請求項９から請求項１３のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項１５】
前記界面層に含まれるカーボンの濃度は、前記半導体層に含まれる不純物としてのカーボンの濃度の５０倍以上である、
請求項９から請求項１４のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項１６】
前記半導体層は、酸化物半導体又は結晶シリコン薄膜である、
請求項９から請求項１５のいずれか１項に記載の薄膜半導体装置の製造方法。
【請求項１７】
前記半導体層は、結晶シリコン薄膜であり、
前記保護層に含有される有機材料は、水素プラズマ処理によって削られる性質のものであり、
前記保護層及び前記界面層が形成される前に、前記結晶シリコン薄膜に含まれる前記チャネル領域を前記水素プラズマ処理によって水素化処理する工程を含む、
請求項９に記載の薄膜半導体装置の製造方法。
【請求項１８】
基板を準備する工程と、
前記基板上にゲート電極を形成する工程と、
前記ゲート電極を覆ってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上の上方に、チャネル領域を有する結晶シリコン薄膜を形成する工程と、
前記チャネル領域上に、カーボンを含む有機材料を塗布して保護層を形成する工程と、
前記結晶シリコン薄膜の上方にソース電極及びドレイン電極を形成する工程と、を含み、
前記保護層に含有される有機材料は、水素プラズマによって削られる性質のものであり、
前記結晶シリコン薄膜を形成する工程と前記保護層を形成する工程との間に、水素プラズマによって前記結晶シリコン薄膜に対して水素化処理を行う工程を含む、
薄膜半導体装置の製造方法。
【国際調査報告】
2012117718.tif 000059
2012117718.tif 000060
2012117718.tif 000061
2012117718.tif 000062