(57)【要約】  トランスの一次側に接続されたスイッチング回路の駆動周波数を一定とし、二次側の出力を可変とする電源装置であって、トランス５と、直流電源２の端子間に接続された２つの第１スイッチ素子Ｑ１，Ｑ２の直列回路と、一方の第１スイッチ素子Ｑ２の両端部とトランス５の一次巻き線Ｎｐとの間に接続されたＬＣ共振回路と、トランス５の二次巻き線Ｎｓ１，Ｎｓ２に接続され、整流作用と位相制御作用を有する双方向性の第２スイッチ素子Ｑ３，Ｑ４と、第１スイッチ素子Ｑ１，Ｑ２及び第２スイッチ素子Ｑ３，Ｑ４に位相差を有するゲート駆動信号を入力する制御回路６を備える。【選択図】図１
2012053307.tif 000002
【特許請求の範囲】
【請求項１】
複合共振型ハーフブリッジコンバータを備えた出力可変の電源装置であって、
前記複合共振型ハーフブリッジコンバータは、
トランスと、
直流電源の端子間に接続された２つの第１スイッチ素子の直列回路と、
一方の前記第１スイッチ素子の両端部と前記トランスの一次巻き線との間に接続されたＬＣ共振回路と、
前記トランスの二次巻き線に接続され、整流作用と位相制御作用を有する双方向性の第２スイッチ素子と、
前記第１スイッチ素子及び前記第２スイッチ素子に位相差を有するゲート駆動信号を入力する制御回路を有し、
前記トランスの二次巻き線出力を可変とすることを特徴とする電源装置。
【請求項２】
前記第２スイッチ素子は、前記トランスの二次巻き線に流れる電流に対して順方向及び逆方向の２つのチャンネル及びそれに対応する第１ゲート及び第２ゲートを有し、
前記制御回路は、前記順方向のチャンネルに、前記第１スイッチ素子に入力される駆動信号に対して所定の位相差を有する第１ゲート駆動信号を入力して前記位相制御作用を実現し、前記逆方向のチャンネルに第２ゲート駆動信号を入力して同期整流を実現させることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御回路は、前記第２ゲート駆動信号の立上がりを前記第１ゲート駆動信号の立上がりに対してタイミングを遅らせ、前記第２ゲート駆動信号の立下がりを前記第１ゲート駆動信号の立下がりに対してタイミングを早くすることを特徴とする請求項２に記載の電源装置。
【請求項４】
前記第２ゲート駆動信号の立下がりは、前記第１スイッチ素子に入力される駆動信号の立下がりよりも早いことを特徴とする請求項３に記載の電源装置。
【請求項５】
前記第２スイッチ素子は２つの前記第１スイッチ素子に対応して２つ設けられており、前記制御回路は、２つの前記第１スイッチ素子に対応して２つの前記第２スイッチ素子を交互に駆動することを特徴とする請求項１乃至請求項４のいずれか一項に記載の電源装置。
【請求項６】
前記第２スイッチ素子は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有するスイッチ素子であることを特徴とする請求項１乃至請求項５のいずれか一項に記載の電源装置。
【請求項７】
前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された独立した第１ゲート駆動回路及び第２ゲート駆動回路を含み、
前記制御回路は、前記第１ゲート駆動回路に、前記第１ゲート駆動信号を発生させる第１駆動パルス信号を入力し、前記第２ゲート駆動回路に、前記第１ゲート駆動信号とは波形の異なる前記第２ゲート駆動信号を発生させる第２駆動パルス信号を入力することを特徴とする請求項２乃至請求項６のいずれか一項に記載の電源装置。
【請求項８】
前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された独立した第１ゲート駆動回路及び第２ゲート駆動回路を含み、
前記制御回路は、前記第１ゲート駆動回路に、前記第１ゲート駆動信号を発生させる駆動パルス信号を入力すると共に、前記第２ゲート駆動回路に、前記第２ゲート駆動信号を発生させるために、位相調整回路を介して前記駆動パルス信号を入力することを特徴とする請求項２乃至請求項６のいずれか一項に記載の電源装置。
【請求項９】
前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された独立した第１ゲート駆動回路及び第２ゲート駆動回路を含み、
前記制御回路は、前記第１ゲート駆動回路に、前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第２ゲート駆動回路に駆動電力のみを入力し、
前記第２ゲート駆動回路は、前記第１ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第１ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記駆動電力を用いて第２ゲート駆動信号を発生させることを特徴とする請求項２乃至請求項６のいずれか一項に記載の電源装置。
【請求項１０】
前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された第１ゲート駆動回路及び第２ゲート駆動回路を含み、
前記第１ゲート駆動回路及び前記第２ゲート駆動回路は、それぞれトランスで絶縁され、前記第１ゲート駆動回路のトランスの一次側と前記第２ゲート駆動回路のトランスの一次側が共通化されており、
前記制御回路は、前記第１ゲート駆動回路にのみ前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、
前記第２ゲート駆動回路は、前記第１ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第１ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記トランスの二次側に発生した電力を用いて第２ゲート駆動信号を発生させることを特徴とする請求項２乃至請求項６のいずれか一項に記載の電源装置。
【請求項１１】
前記制御回路は、前記第２スイッチ素子の端子間に接続されたスナバ回路と、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された第１ゲート駆動回路及び第２ゲート駆動回路を含み、
前記制御回路は、前記第１ゲート駆動回路の入力端子に対してのみ前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、
前記第２スイッチ素子の第２ゲートには、前記スナバ回路から得られる電力を用いて前記第２ゲート駆動信号を発生させる第２ゲート駆動回路が接続され、
前記第２ゲート駆動回路は、前記第１ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記電圧検出回路が、前記第１ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記スナバ回路から得られた電力を用いて前記第２ゲート駆動信号を発生させることを特徴とする請求項２乃至請求項６のいずれか一項に記載の電源装置。
【請求項１２】
前記第２スイッチ素子と直列にトランスの一次巻き線が接続され、
前記第２スイッチ素子の第１ゲートには、ゲート駆動回路が接続され、
前記トランスの二次巻き線が前記第２スイッチ素子の第２ゲートに接続され、
前記制御回路は、前記ゲート駆動回路にのみ、前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、
前記トランスに流れる電流によって、直接前記第２ゲート駆動信号が発生されることを特徴とする請求項２乃至請求項６のいずれか一項に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合共振型ハーフブリッジコンバータを備えた出力可変型の電源装置に関する。
【背景技術】
【０００２】
図１４は、複合共振型ハーフブリッジコンバータ（ＬＬＣコンバータ）を備えた出力可変型の電源装置５０の基本的な構成を示す。また、図１５は、その電源装置５０の各部における信号などの波形を示す。図１４に示すように、電源装置５０において、トランス５１の一次巻き線Ｎｐ５０側に２つのスイッチ素子Ｑ５１及びＱ５２などで構成された複合共振型ハーフブリッジコンバータ（スイッチング回路）が接続されている。また、トランス５１の二次巻き線Ｎｓ５１，Ｎｓ５２側には、それぞれ整流用のダイオードＤ５３及びＤ５４が接続されている。【０００３】
図１５に示すように、スイッチ素子Ｑ５１及びＱ５２のゲートには、デッドオフ時間（スイッチ素子Ｑ５１及びＱ５２が共にオフしている期間）を挟んで交互に駆動信号Ｖｇ５１及びＶｇ５２が入力され、それによって、一次巻き線Ｎｐ５０に交流電流が流れる。ここで、コンデンサＣｉの電圧をＶＣｉとする。トランス５１の一次巻き線Ｎｐ５０には、インダクタＬｒ及びコンデンサＣｖ及びＣｉで構成された共振回路が接続されているので、スイッチ素子Ｑ５１及びＱ５２を介して一次巻き線Ｎｐ５０に流れる電流は、ＩＱ５１及びＩＱ５２のような波形を有する。この電流ＩＱ５１及びＩＱ５２の波形に着目すると、期間ΔＴの間ほとんど電流値が変化しておらず、事実上直流とみなされる。そのため、期間ΔＴの間、トランス５１の二次側巻き線Ｎｓ５１及びＮｓ５２にはほとんど電流が流れず、ダイオードＤ５３及びＤ５４に流れる電流は、ＩＤ５３及びＩＤ５４のように間欠的な波形を有する。期間ΔＴを電力非伝達期間と呼ぶ。【０００４】
ここで、直流電源５２の電圧、すなわち、入力電圧をＶＩＮと、トランス５１の二次巻き線Ｎｓ１及びＮｓ２からダイオードＤ５３及びＤ５４を介して負荷５３に印加される電圧、すなわち、出力電圧Ｖｏｕｔは以下のように表される。なお、ｎはトランス５１の巻数比（降圧）、Ｌｐはトランス５１の励磁インダクタンス、Ｌｒはトランス５１の漏れインダクタンス、Ｃは共振用の直列接続されたコンデンサの容量、ΔＴは電力非伝達期間である。
【数１】
2012053307.tif 000003
【０００５】
ここで、電力非伝達期間ΔＴを長くすれば、出力電圧ＶＯＵＴは高くなり、電力非伝達期間ΔＴを短くすれば、出力電圧ＶＯＵＴは低くなる。従って、この電力非伝達期間ΔＴを制御することにより、この電源装置５０からの出力電圧を変化させることができる。この電力非伝達期間ΔＴを制御するためには、スイッチ素子Ｑ５１及びＱ５２のゲートに印加される駆動信号Ｖｇ５１及びＶｇ５２をオン／オフするタイミング、すなわちパルス信号の周波数（又は周期）を変化させればよい。【０００６】
この電源装置５０は、比較的簡単な回路構成でありながら、高効率で出力電圧を制御できるため、様々な電気機器のスイッチング電源として利用されている。しかしながら、広範囲に出力電圧を制御させるには、上記パルス信号の周波数を大きく変化させなければならないが、電力非伝達期間ΔＴ＝０が制御可能な限界である。また、デッドオフ時間が短くなると、スイッチ素子Ｑ５１及びＱ５２が同時にオンしている可能性が高くなる。その結果、負荷５３に流れる電流が零にはならず、ゼロボルトスイッチの条件が崩れ、ソフトスイッチングが実現できない可能性がある。【０００７】
図１６は、例えば先行技術文献１において提案されている、より広い範囲で出力電圧の制御を行うための複合共振型ハーフブリッジコンバータを備えた電源装置５０’の構成を示す。図１７は、その電源装置５０’の各部における信号などの波形を示す。図１６に示すように、トランス５１の二次側のダイオードＤ５３及びＤ５４には、スイッチ素子Ｑ５３及びＱ５４が直列に接続されている。この電源装置５０’は、トランス５１の二次側に接続されたスイッチ素子Ｑ５３及びＱ５４により位相制御を行う。図１７において、Ｖｇ５１〜Ｖｇ５４は、それぞれスイッチ素子Ｑ５１〜Ｑ５４のゲートに入力される駆動信号の波形及びタイミングを示す。また、ＶＱ５１〜ＶＱ５４は、それぞれスイッチ素子Ｑ５１〜Ｑ５４の電圧を示す。スイッチ素子Ｑ５１〜Ｑ５４は、例えばＭＯＳＦＥＴなどのスイッチ素子が想定されており、ＭＯＳＦＥＴは寄生ダイオード及び寄生容量を有している。なお、駆動信号Ｖｇ５１〜Ｖｇ５４は、それぞれ後述する駆動信号Ｖｇ１，Ｖｇ２，Ｖｇ３ａ及びＶｇ４ａに相当する。【０００８】
この電源装置５０’では、トランス５１の一次側のスイッチング回路の駆動周波数を一定とし、一次側のスイッチ素子Ｑ５１及びＱ５２のオン／オフのタイミングに対してスイッチ素子Ｑ５３及びＱ５４のオン／オフのタイミングをずらせている。このタイミングのずれ量に応じて、トランスの二次側に発生される電圧波形のデューティ比が変化するので、広範囲に出力制御を行うことができる。【０００９】
また、図１６に示す電源装置５０’は、トランス５１の一次側のスイッチング回路の駆動周波数が一定であり、図１４に示す電源装置５０と比較して、スイッチング回路による損失はほとんど増加しない。しかしながら、電源装置５０’では、トランス５１の二次側の整流用ダイオードＤ５３及びＤ５３に接続されたスイッチ素子Ｑ５３及びＱ５４による損失が増加する。特に、スイッチ素子Ｑ５３及びＱ５４による損失は、整流用ダイオードＤ５３及びＤ５３による損失と同程度であるため、単純に二次側の損失が２倍程度になる。
【先行技術文献】
【非特許文献】
【００１０】
【非特許文献１】八釣  成功、藤原  耕二、石原  好之、戸高  俊之，”二次側スイッチによるハーフブリッジ共振形コンバータ”，電気情報通信学会技報，vol.108，no.150，EE2008-13，pp.7-11，2008年7月．
【発明の概要】
【００１１】
本発明は、トランスの一次側に接続されたスイッチング回路の駆動周波数を一定とし、二次側の整流回路による損失を増加させず又は低減させつつ、複合共振型ハーフブリッジコンバータを備えた出力可変型の電源装置を提供することを目的とする。
【００１２】
本発明の一態様に係る複合共振型ハーフブリッジコンバータを備えた電源装置は、トランスと、直流電源の端子間に接続された２つの第１スイッチ素子の直列回路と、前記第１スイッチ素子の一方の両端部と前記トランスの一次巻き線との間に接続されたＬＣ共振回路と、前記トランスの二次巻き線に接続され、整流作用と位相制御作用を有する双方向性の第２スイッチ素子と、前記第１スイッチ素子及び前記第２スイッチ素子に位相差を有するゲート駆動信号を入力する制御回路を有することを特徴とする。
【００１３】
このような構成によれば、複合共振型ハーフブリッジコンバータを備えた電源装置において、トランスの二次側に設けられる整流ダイオード及びＭＯＳＦＥＴの直列回路（図１６参照）を２つのゲートを有する双方向スイッチ素子に置き換えている。そのため、従来のものに比べてトランスの二次側の部品点数を減らすことができると共に、スイッチ素子による損失を低減することができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の一実施形態に係る複合共振型ハーフブリッジコンバータを備えた出力可変型の電源装置の構成を示す図。
【図２】上記電源装置における双方向スイッチ素子を駆動するためのゲート駆動回路の構成を示す図。
【図３】上記双方向スイッチの等価回路を示す図。
【図４】図３に示す双方向スイッチ素子の電圧・電流特性を示す図。
【図５】上記電源装置の各スイッチ素子に入力される駆動信号の波形を示す図であって、（ａ）はダイオード特性を活用した場合の波形図、（ｂ）は同期整流と同様の機能をする場合の波形図。
【図６】デュアルゲート型の双方向スイッチ素子の構成を示す平面図。
【図７】図６におけるＡ−Ａ断面図。
【図８】上記実施形態におけるゲート駆動回路の他の構成例を示す図。
【図９】上記実施形態におけるゲート駆動回路のさらに他の構成例を示す図。
【図１０】上記実施形態におけるゲート駆動回路のさらに他の構成例を示す図。
【図１１】上記実施形態におけるゲート駆動回路の他の構成例を示す図。
【図１２】上記実施形態におけるゲート駆動回路の他の構成例を示す図。
【図１３】図１２に示すゲート駆動回路の変形例を示す図。
【図１４】従来の出力可変型の電源装置の基本的な構成を示す図。
【図１５】図１４に示す電源装置の各部における信号波形を示す図。
【図１６】他の従来の出力可変型の電源装置の構成を示す図。
【図１７】図１６に示す電源装置の各部における信号波形を示す図。
【発明を実施するための形態】
【００１５】
本発明の一実施形態に係る複合共振型ハーフブリッジコンバータを備えた出力可変型の電源装置について説明する。図１は、本実施形態に係る電源装置１の構成を示す。電源装置１において、トランス５の一次巻き線Ｎｐ側に、例えばＭＯＳＦＥＴなどの２つの第１スイッチ素子Ｑ１及びＱ２などで構成された複合共振型ハーフブリッジコンバータ（スイッチング回路）が接続されている。直流電源２は、このスイッチング回路に接続されている。一方、トランス５の二次巻き線Ｎｓ側には、それぞれ第２スイッチ素子Ｑ３及びＱ４が接続されている。第２スイッチ素子Ｑ３は、図１６に示す従来例におけるダイオードＤ５３とスイッチ素子Ｑ５３を兼ね、同期整流回路と同様の効果が得られる。また、第２スイッチ素子Ｑ４は、ダイオードＤ５４とスイッチ素子Ｑ５４を兼ねる。そのため、第２スイッチ素子Ｑ３，Ｑ４として、ゲートを２つ備えたデュアルゲート型スイッチ素子を用いている。
【００１６】
第２スイッチ素子Ｑ３及びＱ４の一方のゲート（第１ゲート）には、第１スイッチ素子Ｑ１及びＱ２のゲート信号Ｖｇ１及びＶｇ２と同期した位相制御信号が入力され、他方のゲート（第２ゲート）は同期整流と同等の効果が得られるように制御される。負荷３は、第２スイッチ素子Ｑ３及びＱ４に接続されている。なお、後述するように、これら第２スイッチ素子Ｑ３及びＱ４は、寄生ダイオードを有していないスイッチ素子である。また、第２スイッチ素子Ｑ３及びＱ４は、それぞれゲートを２つ有しており、デュアルゲート型スイッチ素子と呼ばれる。
【００１７】
第２スイッチ素子Ｑ３及びＱ４の等価回路を図３に示す。第２スイッチ素子Ｑ３及びＱ４は、（等価回路上）２つのＭＯＳＦＥＴＱ１１及びＱ１２を、寄生ダイオードＤ１１とＤ１２の向きが逆になるように接続したような構造を有している。構造上、寄生ダイオードＤ１１及びＤ１２は存在しないが、ゲートバイアスに拘わらず、ダイオードと同逆方向特性が得られる。なお、Ｃ１１及びＣ１２は寄生容量を示す。図４は、図３に示す双方向性の第２スイッチ素子Ｑ２及びＱ３の等価回路のうち片方を取り出し、その電圧・電流特性を示したものである。ゲート電圧をＶｇｓとして順バイアスを加えると、このスイッチ素子の順方向特性はトランジスタ特性を示し、逆方向特性はゲートバイアスに拘わらず、ダイオード特性を示す。なお、ゲートの順バイアス電圧が高いほど、上記ダイオード特性は図中右側にシフトする傾向を示す。その結果、オン電圧が低下し、あたかも同期整流のごとき効果が得られる。
【００１８】
第１スイッチ素子Ｑ１及びＱ２と第２スイッチ素子Ｑ３及びＱ４には、それぞれ、図５（ａ）及び（ｂ）に示すような駆動信号Ｖｇ１，Ｖｇ２，Ｖｇ３ａ，Ｖｇ３ｂ，Ｖｇ４ａ，Ｖｇ４ｂが入力される。図５（ａ）は、第２スイッチ素子Ｑ３及びＱ４の第２ゲートにバイアスを与えず、常にＬｏｗレベルを維持することで得られるダイオード特性を活用する事例を示す。図４に示すように、ダイオード特性としては、オン電圧Ｖｆが高いものの、ゲートバイアス回路を要しないので、簡単な回路構成が可能である。また、図５（ｂ）は、第２スイッチ素子Ｑ３及びＱ４がダイオードとして機能する期間に、それらの第２ゲートにバイアスを加えて、オン電圧Ｖｆを低減し、あたかも同期整流を行ったのと同様の効果を得る事例を示す。図５（ｂ）において、駆動信号Ｖｇ３ａ及びＶｇ４ａが第１スイッチ素子Ｑ１及びＱ２のゲート信号Ｖｇ１及びＶｇ２と同期した位相制御信号（第１ゲート駆動信号）であり、駆動信号Ｖｇ３ｂ及びＶｇ４ｂが同期整流用の駆動信号（第２ゲート駆動信号）である。駆動信号Ｖｇ１及びＶｇ２は、図１５に示す従来例と同様に、同じ波形を有しており、デッドオフ時間を挟んで交互に出力される。それによって、第１スイッチ素子Ｑ１とＱ２が交互にオン／オフし、トランス５の一次側巻き線Ｎｐには交流電流が流れる。基本的に、これらの駆動信号Ｖｇ１，Ｖｇ２，Ｖｇ３ａ，Ｖｇ３ｂ，Ｖｇ４ａ，Ｖｇ４ｂは制御回路６から出力されるものとして説明するが、後述するように、これらの全てが制御回路６から出力されるとは限らない。また、ゲート駆動回路がトランスで絶縁されている場合は、そのトランスの二次側に、整流後のこれらの駆動信号Ｖｇ１，Ｖｇ２，Ｖｇ３ａ，Ｖｇ３ｂ，Ｖｇ４ａ，Ｖｇ４ｂが発生されるように、そのトランスの一次側には所定周波数のパルス信号が入力される。さらに、作図上の都合により、制御回路６と第１スイッチ素子Ｑ１及びＱ２と第２スイッチ素子Ｑ３及びＱ４のゲートとの結線は省略する。
【００１９】
一方、第２スイッチ素子Ｑ３，Ｑ４は、位相制御用の第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａが入力されている間だけ導通する。その間、第２ゲート駆動信号Ｖｇ３ｂ及びＶｇ４ｂが入力されなければ、第２スイッチ素子Ｑ３，Ｑ４のダイオード特性はオン電圧が高いので損失が大きくなり、構成は簡単ながら、従来例に対して有利とはいえない。従って、第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａが入力されている間、一時的にでも第２ゲート駆動信号Ｖｇ３ｂ及びＶｇ４ｂを入力すれば、同期整流と同様な効果によってダイオード特性による損失を低減することができる。もしも、第２ゲート駆動信号Ｖｇ３ｂ及びＶｇ４ｂの期間を第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａの期間と同じにしたとすると、寄生ダイオードＤ１１による損失を最大限に低減することができる。ところが、同期整流を行った場合、ゲートを順バイアスするので、逆方向にも導通して出力が短絡する恐れがあり、第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａの期間中に、必ず逆方向の電流が流れる期間が存在する。そのため、逆方向の電流が流れると予想される期間では、同期整流動作を停止して、本来のダイオード機能に戻す必要がある。そのため、第２ゲート駆動信号Ｖｇ３ｂ及びＶｇ４ｂの幅を第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａの幅よりも短く設定する必要がある。
【００２０】
第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａと駆動信号Ｖｇ１及びＶｇ２の位相差φを変化させることによって、出力を可変とすることができる。また、第２ゲート信号Ｖｇ３ｂ及びＶｇ４ｂの立上がりを第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａの立上がりに対してΔｔ１だけ遅らせると共に、第２ゲート信号Ｖｇ３ｂ及びＶｇ４ｂの立下がりを第１ゲート駆動信号Ｖｇ３ａ及びＶｇ４ａの立下がりに対してΔｔ２だけ早めることにより、同期整流による二次短絡現象を回避することができる。なお、第２ゲート信号Ｖｇ３ｂ及びＶｇ４ｂの立下がりは、駆動信号Ｖｇ１及びＶｇ２の立下がりよりも早いことを条件とする。
【００２１】
図２は、第２スイッチ素子Ｑ３及びＱ４の２つのゲートＧ１及びＧ２に駆動信号を入力するためのゲート駆動回路の一構成例を示す。図２に示す構成例では、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１及び第２ゲートＧ２に対して、それぞれ独立した同じ構成を有する第１ゲート駆動回路２１及び第２ゲート駆動回路２２がそれぞれ接続されている。この場合、制御回路６は、第１ゲート駆動回路２１の入力端子２１ａに対して上記第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａを入力し、第２ゲート駆動回路２２の入力端子２２ａに対して上記第２駆動信号Ｖｇ３ｂ又はＶｇ４ｂを入力する。なお、第１ゲート駆動回路２１及び第２ゲート駆動回路２２は、それぞれトランス２１ｂ及び２２ｂで絶縁されているので、実際には、これらのゲート駆動信号Ｖｇ３ａ〜Ｖｇ４ｂを発生させるような所定周波数のパルス信号列が入力される。以下の説明において、ゲート駆動信号Ｖｇ３ａ〜Ｖｇ４ｂと区別するために、ゲート駆動信号Ｖｇ３ａ〜Ｖｇ４ｂを発生させるためのパルス信号列を駆動パルス信号と呼ぶ。
【００２２】
次に、第２スイッチ素子Ｑ３，Ｑ４として用いられるスイッチ素子の具体例について説明する。図６及び７は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する双方向スイッチ素子３００の構成を示す。図６は双方向スイッチ素子３００の構成を示す平面図であり、図７はＡ−Ａ断面図である。なお、この双方向スイッチ素子３００は、２つの電極Ｄ１及びＤ２間に２つのゲートＧ１及びＧ２が設けられているので、デュアルゲート型と呼ばれている。
【００２３】
図６及び７に示すように、横型のデュアルゲートトランジスタ構造の双方向スイッチ素子３００は、耐圧を維持する箇所を１箇所とした損失の少ない双方向素子を実現する構造である。すなわち、ドレイン電極Ｄ１及びＤ２はそれぞれＧａＮ層に達するように形成され、ゲート電極Ｇ１及びＧ２はそれぞれＡｌＧａＮ層の上に形成されている。ゲート電極Ｇ１，Ｇ２に電圧が印加されていない状態では、ゲート電極Ｇ１，Ｇ２の直下のＡｌＧａＮ／ＧａＮヘテロ界面に生じる２次元電子ガス層に電子の空白地帯が生じ、電流は流れない。一方、ゲート電極Ｇ１，Ｇ２に電圧が印加されると、ドレイン電極Ｄ１からＤ２に向かって（又はその逆に）ＡｌＧａＮ／ＧａＮヘテロ界面に電流が流れる。ゲート電極Ｇ１とＧ２の間は、耐電圧を必要とし、一定の距離を設ける必要があるが、ドレイン電極Ｄ１とゲート電極Ｇ１の間及びドレイン電極Ｄ２とゲート電極Ｇ２の間は耐電圧を必要としない。そのため、ドレイン電極Ｄ１とゲート電極Ｇ１及びドレイン電極Ｄ２とゲート電極Ｇ２とが、絶縁層Ｉｎを介して重複していてもよい。なお、この構成の素子はドレイン電極Ｄ１，Ｄ２の電圧を基準として制御する必要があり、２つのゲート電極Ｇ１，Ｇ２にそれぞれ駆動信号を入力する必要がある（そのため、デュアルゲートトランジスタ構造と呼ぶ）。このＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有する双方向スイッチ素子３００は、ＭＯＳＦＥＴに比べて導通抵抗が小さく、スイッチ素子の導通時における損失がとても小さいという特徴を有している。
【００２４】
図８は、ゲート駆動回路の他の構成例を示す。図８に示す構成例では、図２に示す構成例と同様に、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１及び第２ゲートＧ２に対して、それぞれ独立した同じ構成を有する第１ゲート駆動回路２１及び第２ゲート駆動回路２２が接続されている。但し、第２ゲート駆動回路２２の入力端子２２ａは、立上がり／立下がりタイミング回路２３を介して、第１ゲート駆動回路２１の入力端子２１ａに接続されている。この場合、制御回路６は、第１ゲート駆動回路２１の入力端子２１ａに対してのみ、上記第１駆動信号Ｖｇ３ａ又はＶｇ４ａを発生させるような駆動パルス信号を入力する。それによって、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１には、第１駆動信号Ｖｇ３ａ又はＶｇ４ａが入力される。一方、第２ゲート駆動回路２２の入力端子２２ａには、立上がり／立下がりタイミング調整回路２３によって遅延された上記駆動パルス信号が入力される。それによって、第２スイッチ素子Ｑ３，Ｑ４の第２ゲートＧ２には、第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａ対して立上がり／立下がりタイミングが調整された第２ゲート駆動信号Ｖｇ３ｂ又はＶｇ４ｂが入力される。
【００２５】
図９は、ゲート駆動回路のさらに他の構成例を示す。図９に示す構成例では、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１及び第２ゲートＧ２に対して、それぞれ構成の異なる第１ゲート駆動回路２1及び第２ゲート駆動回路２２’が接続されている。第１ゲート駆動回路２1は、上記図２又は図８に示す第１ゲート駆動回路２1とほぼ同じ構成である。制御回路６は、第１ゲート駆動回路２１の入力端子２１ａに対してのみ、上記第１駆動信号Ｖｇ３ａ又はＶｇ４ａを発生させるような駆動パルス信号を入力する。それによって、第２スイッチ素子Ｑ３，Ｑ４の第１ゲートＧ１には、第１駆動信号Ｖｇ３ａ又はＶｇ４ａが入力される。一方、第２ゲート駆動回路２２’は、第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａの電圧を検出する電圧検出回路２４を備え、制御回路６は、ゲート駆動回路２２’の入力端子２２ａに対して所定周波数のパルス信号列である搬送波（電力）を入力する。電圧検出回路２４が、第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａの電圧が所定の電圧降下を示したことを検出すると、ゲートドライバ２２ｃを導通させる。それによって、トランス２２ｂの二次側に発生した第２ゲート駆動信号Ｖｇ３ｂ又はＶｇ４ｂがゲートＧ２に入力される。この電圧降下に要する時間が位相差φとΔｔ１の和に相当し、さらに、上記電圧降下を検出する電圧検出回路２４の高精度化によって、実質的にΔｔ２の設定も可能である。
【００２６】
図１０は、図９に示すゲート駆動回路の変形例を示す。図１０に示す変形例では、第１ゲート駆動回路２1のトランス２１ｂと第２ゲート駆動回路２２’のトランス２２ｂの一次側が共通化されている。制御回路６は、第１ゲート駆動回路２１の入力端子２１ａに対してのみ、上記第１駆動信号Ｖｇ３ａ又はＶｇ４ａを発生させるような駆動パルス信号を入力する。それによって、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１には、第１駆動信号Ｖｇ３ａ又はＶｇ４ａが入力される。また、電圧検出回路２４が第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａの電圧が所定の電圧降下を示したことを検出すると、ゲートドライバ２２ｃの出力がハイレベルになる。それによって、第２ゲート駆動回路２２’のトランス２２ｂの二次側に発生した第２ゲート駆動信号Ｖｇ３ｂ又はＶｇ４ｂが第２ゲートＧ２に入力される。この場合、制御回路６は、第２ゲート駆動回路２２’に対して所定周波数のパルス信号である搬送波（電力）を入力する必要がなくなる。
【００２７】
図１１は、ゲート駆動回路の他の構成例を示す。図１１に示す構成例では、第２スイッチ素子Ｑ３又はＱ４の端子間にコンデンサ、抵抗及びダイオードで構成されたスナバ回路２５が接続されている。第２スイッチ素子Ｑ３，Ｑ４の第１ゲートＧ１には、上記各構成例と同様の第１ゲート駆動回路２1が接続されている。制御回路６は、第１ゲート駆動回路２１の入力端子２１ａに対してのみ、上記第１駆動信号Ｖｇ３ａ又はＶｇ４ａを発生させるような駆動パルス信号を入力する。それによって、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１には、第１駆動信号Ｖｇ３ａ又はＶｇ４ａが入力される。第２スイッチ素子Ｑ３又はＱ４の第２ゲートＧ２には、スナバ回路２５から得られる電力を用いて同期用の駆動信号を発生させる第２ゲート駆動回路２２”が接続されている。第２ゲート駆動回路２２”は、第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａの電圧を検出する電圧検出回路２４を備えている。電圧検出回路２４が、第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａの電圧が所定の電圧降下を検出すると、ゲートドライバ２２ｃの出力がハイレベルになり、スナバ回路２５から得られた電力を用いて同期用の第２駆動信号が第２ゲートＧ２に入力される。
【００２８】
図１２は、ゲート駆動回路の他の構成例を示す。図１２に示す構成例では、第２スイッチ素子Ｑ３又はＱ４と直列にトランス２６の一次巻き線が接続されており、トランス２６の二次巻き線が第２スイッチ素子Ｑ３又はＱ４の第２ゲートＧ２に接続されている。また、第２スイッチ素子Ｑ３，Ｑ４の第１ゲートＧ１には、上記各構成例と同様の（第１）ゲート駆動回路２1が接続されている。制御回路６は、ゲート駆動回路２１の入力端子２１ａに対してのみ、上記第１ゲート駆動信号Ｖｇ３ａ又はＶｇ４ａを発生させるような駆動パルス信号を入力する。それによって、第２スイッチ素子Ｑ３又はＱ４の第１ゲートＧ１には、第１駆動信号Ｖｇ３ａ又はＶｇ４ａが入力される。この場合、電源装置１の二次側に接続されたトランス２６に流れる電流によって、直接同期用の第２ゲート駆動信号が発生され、入力される。
【００２９】
図１３は、図１２に示すゲート駆動回路の変形例を示す。図１３に示す変形例では、トランス２６と第２スイッチ素子Ｑ３又はＱ４の第２ゲートＧ２の間に、波形成形回路２７が接続されている。図１２に示す構成例では、第２スイッチ素子Ｑ３又はＱ４の第２ゲートＧ２に入力される第２ゲート駆動信号の波形は略円弧状又は略楕円弧状となるが、図１３に示す変形例では、第２ゲート駆動信号の波形を矩形状とすることができる。
【００３０】
以上説明したように、本発明によれば、複合共振型ハーフブリッジコンバータを備えた電源装置において、トランスの二次側に設けられる整流ダイオード及びＭＯＳＦＥＴの直列回路（図１６参照）を２つのゲートを有する双方向スイッチ素子に置き換えている。そのため、従来のものに比べてトランスの二次側の部品点数を減らすことができると共に、スイッチ素子による損失を低減することができる。また、第１ゲートに入力される第１ゲート駆動信号を、ブリッジ回路を構成するスイッチ素子の駆動信号に対して位相差φを設けて可変駆動すると共に、第２ゲートに入力される第２ゲート駆動信号を、第１ゲートに入力される第１ゲート駆動信号よりも遅いタイミングで立上げ、早いタイミングで立下げている。そのため、安定した同期整流機能が得られる。なお、出力を変える場合でも、コンバータを一定の周波数で駆動させることができるので、複合共振によるソフトスイッチング条件を維持することができる。その結果、損失の少ないスイッチング動作を可能とする複合共振型ハーフブリッジコンバータの特徴を損ねることなく、さらに小型高効率で安価な出力可変型電源装置を実現することができる。
【００３１】
なお、本発明に係る複合共振型ハーフブリッジコンバータを備えた電源装置は、上記実施形態の構成に限定されるものではなく、少なくとも、トランスと、直流電源の端子間に接続された２つの第１スイッチ素子の直列回路と、前記第１スイッチ素子の一方の両端部と前記トランスの一次巻き線との間に接続されたＬＣ共振回路と、前記トランスの二次巻き線に接続され、整流作用と位相制御作用を有する双方向性の第２スイッチ素子と、前記第１スイッチ素子及び前記第２スイッチ素子に位相差を有するゲート駆動信号を入力する制御回路を備えていればよい。
【００３２】
上記構成において、前記第２スイッチ素子は、前記トランスの二次巻き線に流れる電流に対して順方向及び逆方向の２つのチャンネル及びそれに対応する第１ゲート及び第２ゲートを有し、前記制御回路は、前記順方向のチャンネルに、前記第１スイッチ素子に入力される駆動信号に対して所定の位相差を有する第１ゲート駆動信号を入力して前記位相制御作用を実現し、前記逆方向のチャンネルに第２ゲート駆動信号を入力して同期整流を実現させることが好ましい。
【００３３】
また、前記制御回路は、前記第２ゲート駆動信号の立上がりを前記第１ゲート駆動信号の立上がりに対してタイミングを遅らせ、前記第２ゲート駆動信号の立下がりを前記第１ゲート駆動信号の立下がりに対してタイミングを早くすることが好ましい。
【００３４】
また、前記第２ゲート駆動信号の立下がりは、前記第１スイッチ素子に入力される駆動信号の立下がりよりも早いことが好ましい。
【００３５】
また、前記第２スイッチ素子は２つの前記第１スイッチ素子に対応して２つ設けられており、前記制御回路は、２つの前記第１スイッチ素子に対応して２つの前記第２スイッチ素子を交互に駆動することが好ましい。
【００３６】
また、前記第２スイッチ素子は、ＧａＮ／ＡｌＧａＮを用いた横型トランジスタ構造を有するスイッチ素子であることが好ましい。
【００３７】
また、前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された独立した第１ゲート駆動回路及び第２ゲート駆動回路を含み、前記制御回路は、前記第１ゲート駆動回路に、前記第１ゲート駆動信号を発生させる第１駆動パルス信号を入力し、前記第２ゲート駆動回路に、前記第１ゲート駆動信号とは波形の異なる前記第２ゲート駆動信号を発生させる第２駆動パルス信号を入力することが好ましい。
【００３８】
または、前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された独立した第１ゲート駆動回路及び第２ゲート駆動回路を含み、前記制御回路は、前記第１ゲート駆動回路に、前記第１ゲート駆動信号を発生させる駆動パルス信号を入力すると共に、前記第２ゲート駆動回路に、前記第２ゲート駆動信号を発生させるために、位相調整回路を介して前記駆動パルス信号を入力することが好ましい。
【００３９】
または、前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された独立した第１ゲート駆動回路及び第２ゲート駆動回路を含み、前記制御回路は、前記第１ゲート駆動回路に、前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第２ゲート駆動回路に駆動電力のみを入力し、前記第２ゲート駆動回路は、前記第１ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第１ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記駆動電力を用いて第２ゲート駆動信号を発生させることが好ましい。
【００４０】
または、前記制御回路は、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された第１ゲート駆動回路及び第２ゲート駆動回路を含み、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートには、それぞれ第１ゲート駆動回路及び第２ゲート駆動回路が接続され、前記第１ゲート駆動回路及び前記第２ゲート駆動回路は、それぞれトランスで絶縁され、前記第１ゲート駆動回路のトランスの一次側と前記第２ゲート駆動回路のトランスの一次側が共通化されており、前記制御回路は、前記第１ゲート駆動回路にのみ前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第２ゲート駆動回路は、前記第１ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記第１ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記トランスの二次側に発生した電力を用いて第２ゲート駆動信号を発生させることが好ましい。
【００４１】
または、前記制御回路は、前記第２スイッチ素子の端子間に接続されたスナバ回路と、前記第２スイッチ素子の前記第１ゲート及び前記第２ゲートにそれぞれ接続された第１ゲート駆動回路及び第２ゲート駆動回路を含み、前記制御回路は、前記第１ゲート駆動回路の入力端子に対してのみ前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、前記第２スイッチ素子の第２ゲートには、前記スナバ回路から得られる電力を用いて前記第２ゲート駆動信号を発生させる第２ゲート駆動回路が接続され、前記第２ゲート駆動回路は、前記第１ゲート駆動信号の電圧を検出する電圧検出回路を備え、前記電圧検出回路が、前記第１ゲート駆動信号の電圧が所定の電圧降下を示したときに、前記スナバ回路から得られた電力を用いて前記第２ゲート駆動信号を発生させることが好ましい。
【００４２】
または、前記第２スイッチ素子と直列にトランスの一次巻き線が接続され、前記第２スイッチ素子の第１ゲートには、ゲート駆動回路２1が接続され、前記トランスの二次巻き線が前記第２スイッチ素子の第２ゲートに接続され、前記制御回路は、前記ゲート駆動回路にのみ、前記第１ゲート駆動信号を発生させる駆動パルス信号を入力し、前記トランスに流れる電流によって、直接前記第２ゲート駆動信号が発生されることが好ましい。
【００４３】
本願は日本国特許出願２０１０−２３４５１７に基づいており、その内容は、上記特許出願の明細書及び図面を参照することによって結果的に本願発明に合体されるべきものである。また、本願発明は、添付した図面を参照した実施の形態により十分に記載されているけれども、さまざまな変更や変形が可能であることは、この分野の通常の知識を有するものにとって明らかであろう。それゆえ、そのような変更及び変形は、本願発明の範囲を逸脱するものではなく、本願発明の範囲に含まれると解釈されるべきである。
【図１】
2012053307.tif 000004
【図２】
2012053307.tif 000005
【図３】
2012053307.tif 000006
【図４】
2012053307.tif 000007
【図５】
2012053307.tif 000008
【図６】
2012053307.tif 000009
【図７】
2012053307.tif 000010
【図８】
2012053307.tif 000011
【図９】
2012053307.tif 000012
【図１０】
2012053307.tif 000013
【図１１】
2012053307.tif 000014
【図１２】
2012053307.tif 000015
【図１３】
2012053307.tif 000016
【図１４】
2012053307.tif 000017
【図１５】
2012053307.tif 000018
【図１６】
2012053307.tif 000019
【図１７】
2012053307.tif 000020
【国際調査報告】
2012053307.tif 000021
2012053307.tif 000022