(57)【要約】低歪み且つ効率的な増幅を行うことを可能とする。  電力増幅器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、検出結果を前記信号変換手段へ出力するＤＣレベル検出手段と、を備え、前記信号変換手段は、前記ＤＣレベル検出手段から入力した前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
2012046668.tif 000002
【特許請求の範囲】
【請求項１】
信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、
前記デジタル信号を増幅するスイッチングアンプと、
前記アナログ信号を増幅するリニアアンプと、
前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、検出結果を前記信号変換部へ出力するＤＣレベル検出手段と、
を備え、
前記信号変換手段は、前記ＤＣレベル検出部から入力した前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整することを特徴とする電力増幅器。
【請求項２】
増幅対象の入力信号を第１の信号と第２の信号に分配する信号分配手段と、
前記第１の信号からデジタル信号を生成し、前記デジタル信号を増幅するスイッチングアンプモジュールと、
前記第２の信号を増幅するとともに、増幅しようとする信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するリニアアンプモジュールと、
前記スイッチングアンプモジュールで増幅された信号と前記リニアアンプモジュールで増幅された信号とを合成した信号を出力する信号出力端子と、
を備え、
前記スイッチングアンプモジュールは、前記ＤＣレベルが実質的にゼロとなるように前記デジタル信号の生成に関する信号生成パラメータを調整することを特徴とする電力増幅器。
【請求項３】
前記信号分配手段は、前記第１の信号と前記第２の信号の相対的な遅延量の調整を行うことを特徴とする請求項２記載の電力増幅器。
【請求項４】
前記信号分配手段における前記遅延量の調整は、前記リニアアンプモジュールの出力信号と前記スイッチングアンプモジュールの出力信号の位相差を実質的にゼロとする調整であることを特徴とする請求項３記載の電力増幅器。
【請求項５】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号を増幅するリニアアンプと、
一方の端子が前記リニアアンプの出力に接続し、他方の端子が前記信号出力端子に接続する抵抗器と、
前記リニアアンプと前記抵抗器が繋がれたノードと、前記抵抗器と前記信号出力端子が繋がれたノードの電位差を検出し、検出結果を出力する減算器と、
前記減算器から入力した電位差からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力増幅器。
【請求項６】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号とフィードバック信号の差を増幅するオペアンプと、
前記オペアンプの出力信号を増幅するバッファアンプと、
前記バッファアンプの出力信号を増幅する出力段回路と、
前記出力段回路の出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
前記バッファアンプの出力信号を入力し、前記出力段回路の出力電流と相似の出力電流波形を発生させるカレントミラー回路と、
前記カレントミラー回路の出力電流を電圧に変換する抵抗器と、
前記抵抗器によって電圧に変換された前記カレントミラー回路の出力信号からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力増幅器。
【請求項７】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号とフィードバック信号の差を出力する減算器と、
前記減算器の出力信号から低周波成分を取り除くハイパスフィルタと、
前記ハイパスフィルタの出力信号を増幅するリニアアンプと、
前記リニアアンプの出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
前記減算器の出力信号からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力増幅器。
【請求項８】
前記位相差は、前記リニアアンプモジュールによって検出され、該検出結果は、位相差情報として前記信号分配手段に送信され、前記信号分配手段は、前記位相差情報に基づいて前記遅延量の調整を行うことを特徴とする請求項４記載の電力増幅器。
【請求項９】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号を増幅するリニアアンプと、
一方の端子が前記リニアアンプの出力に接続し、他方の端子が前記信号出力端子に接続する抵抗器と、
前記リニアアンプと前記抵抗器が繋がれたノードと、前記抵抗器と前記信号出力端子が繋がれたノードの電位差を検出し、検出結果を出力する減算器と、
前記減算器から入力した電位差からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
前記抵抗器の両端で観測される信号の位相差を検出し、位相差情報として前記信号分配手段へ出力する遅延量検出器と、
を備えることを特徴とする請求項８記載の電力増幅器。
【請求項１０】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号とフィードバック信号の差を出力する減算器と、
前記減算器の出力信号から低周波成分を取り除くローパスフィルタと、
該ローパスフィルタの出力信号を増幅して外部に出力するリニアアンプと、
該リニアアンプの出力を片方の端子に接続し、他方の端子から信号を外部に出力する抵抗器と、
該抵抗器の出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
前記減算器の出力信号からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と
前記抵抗器の両端で観測される信号の位相差を検出し、位相差情報として前記信号分配手段へ出力する遅延量検出器と、
を備えることを特徴とする請求項８記載の電力増幅器。
【請求項１１】
前記スイッチングアンプモジュールは、
フィードバック信号から、前記信号分配手段から出力される前記第１の信号を引いた信号を出力する第１の減算器と、
前記第１の減算器の出力信号を増幅する第１の固定利得増幅器と、
前記第１の固定利得増幅器の出力信号を時間積分する積分器と、
前記リニアアンプモジュールから供給される前記ＤＣレベル情報に基づいて決まる利得に基づいて、前記第１の信号を増幅する可変利得増幅器と、
前記可変利得増幅器の出力信号から前記積分器の出力信号を引いた値を出力する第２の減算器と、
任意のヒステリシス幅Ｖｈｙｓを有し、前記第２の減算器の出力信号を入力して、直前の状態がＨｉｇｈでかつ入力信号の電位が−（Ｖｈｙｓ／２）以下になったときはＬｏｗの信号を出力し、直前の状態がＬｏｗでかつ入力信号の電位が＋（Ｖｈｙｓ／２）以上になったときはＨｉｇｈの信号を出力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号を増幅し、前記フィードバック信号として前記第１の減算器へ出力する第２の固定利得増幅器と、
前記ヒステリシスコンパレータの出力信号を電力増幅するスイッチングアンプと、
該スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
を備えることを特徴とする請求項２〜１０のいずれか１項に記載の電力増幅器。
【請求項１２】
前記スイッチングアンプモジュールは、
第１のフィードバック信号から、前記信号分配手段から出力される前記第１の信号を引いた信号を出力する第１の減算器と、
前記第１の減算器の出力信号を増幅する固定利得増幅器と、
前記固定利得増幅器の出力信号を時間積分する積分器と、
前記リニアアンプモジュールから供給される前記ＤＣレベル情報に基づいて決まる利得に基づいて、前記第１の信号を増幅する第１の可変利得増幅器と、
前記第１の可変利得増幅器の出力信号から前記積分器の出力信号を引いた値を出力する第２の減算器と、
任意のヒステリシス幅Ｖｈｙｓをもち、前記第２の減算器の出力信号を入力して、直前の状態がＨｉｇｈでかつ入力信号の電位が−（Ｖｈｙｓ／２）以下になったときはＬｏｗの信号を出力し、直前の状態がＬｏｗでかつ入力信号の電位が＋（Ｖｈｙｓ／２）以上になったときはＨｉｇｈの信号を出力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号を、第２のフィードバック信号に基づいて決まる利得で増幅し、前記第１のフィードバック信号として前記第１の減算器へ出力する第２の可変利得増幅器と、
前記ヒステリシスコンパレータの出力信号を電力増幅するスイッチングアンプと、
前記スイッチングアンプの電源電圧を監視し、該電源電圧の値に応じて前記第２のフィードバック信号を生成する電位検出器と、
前記スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
を備えることを特徴とする請求項２〜１０のいずれか１項に記載の電力増幅器。
【請求項１３】
前記スイッチングアンプモジュールは、
前記リニアアンプモジュールから供給される前記ＤＣレベル情報に基づいて決まる利得に基づいて、前記信号分配手段から出力される前記第１の信号を増幅する可変利得増幅器と、
前記可変利得増幅器の出力信号を１ビット変調信号に変換する１ビット変調器と、
前記１ビット変調器の出力信号を電力増幅するスイッチングアンプと、
前記スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
を備えることを特徴とする請求項２〜１０のいずれか１項に記載の電力増幅器。
【請求項１４】
前記信号分配手段は、前記第１の信号の帯域を調整することを特徴とする請求項２〜１３のいずれか１項に記載の電力増幅器。
【請求項１５】
前記帯域調整は、ローパスフィルタにより、特定の閾値よりも高い周波数信号を除去する調整であることを特徴とする請求項１４記載の電力増幅器。
【請求項１６】
高周波変調信号と振幅変調信号とを生成するベースバンド信号変換回路と、
前記高周波変調信号を増幅する高周波電力増幅器と、
前記振幅変調信号を入力信号として入力し、出力信号を前記高周波電力増幅器の電源として供給する電源変調器と
を備え、
前記電源変調器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、
前記デジタル信号を増幅するスイッチングアンプと、
前記アナログ信号を増幅するリニアアンプと、
前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、検出結果を前記信号変換手段へ出力するＤＣレベル検出手段と、
を備え、
前記信号変換手段は、前記ＤＣレベル検出手段から入力した前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整することを特徴とする高周波電力増幅器。
【請求項１７】
信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成し、
スイッチングアンプにより前記デジタル信号を増幅し、
リニアアンプにより前記アナログ信号を増幅し、
前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、
前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整する
ことを特徴とする増幅制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力増幅器、高周波電力増幅装置、および増幅制御方法に関する。
【背景技術】
【０００２】
近年の携帯電話などの無線通信に採用されている変調方式は、高い周波数利用効率を有すると同時に大きなピーク電力対平均電力比（ＰＡＰＲ：Ｐｅａｋ  ｔｏ  Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）も有している。無線通信の分野で以前から使用されているＡＢ級アンプを用いて振幅変調を行う信号を増幅するには、線形性を維持するために十分なバックオフをとる必要がある。一般的には、このバックオフは少なくともＰＡＰＲと同程度必要となる。これに対して、ＡＢ級アンプの効率は、出力飽和時に最大となり、バックオフが大きくなるほど低下する。このため、ＰＡＰＲの大きな高周波変調信号ほど電力増幅器の電力効率を上げることが難しくなる。
このようなＰＡＰＲの大きな変調信号を高効率に増幅する電力増幅器として、ポーラ変調型電力増幅器がある。ポーラ変調型電力増幅器では、無線通信に用いられる高周波変調信号を、振幅と位相の極座標成分から生成する。図１５は、非特許文献１に記載されているポーラ変調型電力増幅器の構成図である。該増幅器は、高周波変調信号入力端子１０１と、振幅信号入力端子１０２と、電源変調器１０３と、高周波電力増幅器１０４と、高周波変調信号出力端子１０５と、で構成されている。また、電源変調器１０３は、リニアアンプ１０６と、減算器１０７と、電流検出抵抗１０８と、ヒステリシスコンパレータ１０９と、スイッチングアンプ１１０と、インダクタ１１１と、電力供給端子１１２で構成されている。
高周波変調信号入力端子１０１からは、振幅変調や位相変調が施された高周波変調信号が入力され、高周波電力増幅器１０４へと送られる。振幅信号変調端子１０２からは、高周波変調信号入力端子１０１から入力された高周波変調信号のうちの振幅信号が入力される。振幅信号変調端子１０２から入力された信号は、電源変調器１０３で高効率に増幅され、電力供給端子１１２から高周波電力増幅器１０４の電源として供給される。高周波電力増幅器１０４は、高周波変調信号入力端子１０１から入力された信号を増幅し、高周波変調信号出力端子１０５へと出力する。
電源変調器１０３は、入力信号を高効率かつ低歪に増幅するために、スイッチングアンプ１０６とリニアアンプ１１０を併設する構造になっている。振幅信号変調端子１０２から入力された振幅信号はリニアアンプ１０６に入力される。
リニアアンプ１０６は出力インピーダンスが低く、入力された信号を線形増幅して出力する。リニアアンプ１０６から出力された信号は電流検出抵抗１０８を介して電力供給端子１１２に送られる。
減算器１０７は電流検出抵抗１０８の両端に接続されており、リニアアンプ１０６の出力信号の電圧から電力供給端子１１２の電圧を引いた値を出力する。このとき、減算器１０７の入力は高インピーダンスになっているため、減算器１０７がリニアアンプ１０６の出力信号と電力供給端子１１２に供給されている電力を大きく消費することは無い。
また、電流検出抵抗１０８はインピーダンスが低く設定されており、電流検出抵抗１０８の両端に掛かる電圧は電力供給端子１１２に掛かる電圧に比べて無視できるほど小さい。
減算器１０７の出力信号はヒステリシスコンパレータ１０９に入力される。ヒステリシスコンパレータ１０９は入力信号の正負判定をし、結果をスイッチングアンプ１１０に出力する。ただし、ヒステリシスコンパレータ１０９には、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ）があり、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が−Ｖ＿ｈｙｓ／２以下になったときに出力がＬｏｗに反転する。
スイッチングアンプ１１０に入力された信号は増幅され、インダクタ１１１を介して電力供給端子１１２に出力される。このとき、スイッチングアンプ１１０からインダクタ１１１を介して供給される電流は、リニアアンプ１０６から電流検出抵抗１０８を介して供給される電流と合成されて電力供給端子１１２へと送られる。
上記の電源変調器１０３では、リニアアンプ１０６の線形性とスイッチングアンプ１１０の効率の二つの利点を併せ持つ。これは、電源変調器１０３では、出力電圧は低出力インピーダンスのリニアアンプ１０６が決め、出力電流の大半は高効率なスイッチングアンプ１１０から供給されているためである。電力供給端子１１２から出力される電流は、リニアアンプ１０６の出力電流とスイッチングアンプ１１０の出力電流の合計である。電力供給端子１１２の電位は出力インピーダンスが低いリニアアンプ１０６によって決められる。電力供給端子１１２の電位を目標の値に保つために、リニアアンプ１０６からは電流が供給される。リニアアンプ１０６の出力電流を電流検出抵抗１０８とヒステリシスコンパレータ１０９で検出し、リニアアンプ１０６の出力電流が過大にならないようにスイッチングアンプ１１０からの供給電流を調整する。以上の方式を取ることにより、電力供給端子１１２から出力される電流の殆どがスイッチングアンプ１１０から供給され、リニアアンプ１０６の出力電流はスイッチングアンプ１１０の誤差成分を補正するだけで済む。
また、図１５に記載された非特許文献１と同様に、スイッチングアンプとリニアアンプを連動させる電源変調器を用いた例が特許文献１に記載されている。
図１６は、特許文献１に記載の高周波電力増幅器の構成図である。該高周波電力増幅器は、高周波変調信号入力端子２０１、エンベロープディテクタ２０２、リミッタ２０３、電源変調器２０４、高周波電力増幅器２０５、高周波変調信号出力端子２０６で構成されている。また、電源変調器２０４は、デルタ変調器２０７、スイッチングアンプ２０８、ローパスフィルタ２０９、オペアンプ２１０、アッテネータ２１１、加算器２１２、電力供給端子２１３で構成されている。
高周波変調信号入力端子２０１からは、振幅変調や位相変調が施された高周波変調信号が入力され、エンベロープディテクタ２０２とリミッタ２０３へと送られる。エンベロープディテクタ２０２は入力された高周波変調信号から振幅変調成分のみを取り出し、電源変調器２０４へと出力する。電源変調器２０４は、エンベロープディテクタ２０２から入力された信号を高効率に増幅し、電力供給端子２１３から高周波電力増幅器２０５の電源として供給する。リミッタ２０３は高周波変調信号入力端子２０１から入力された信号から振幅変調成分を取り除き、高周波電力増幅器２０５へと出力する。高周波電力増幅器２０５はリミッタ２０３から入力された信号と電力供給端子２１３から供給された信号の積を増幅し、高周波変調信号出力端子２０６から出力する。
電源変調器２０４は、図１５の電源変調器１０３と同様に、入力信号を高効率かつ低歪に増幅するためにスイッチングアンプ２０８とオペアンプ２１０を併設する構造になっている。エンベロープディテクタ２０２から出力された信号は、デルタ変調器２０７とオペアンプ２１０に入力される。デルタ変調器２０７は、エンベロープディテクタ２０２から入力された信号と後段のスイッチングアンプ２０８出力からのフィードバック信号を元に１ビット信号を作成し、スイッチングアンプ２０８へと出力する。スイッチングアンプ２０８は、デルタ変調器２０７からの入力信号を増幅し、ローパスフィルタ２０９へと出力すると同時にデルタ変調器２０７へフィードバック信号として返す。ローパスフィルタ２０９は、スイッチングアンプ２０８から入力した信号から高周波ノイズを取り除き、加算器２１２へと出力する。一方、オペアンプ２１０は、エンベロープディテクタ２０２から入力した信号からアッテネータ２１１を介して入力した信号を減算した信号を増幅し、加算器２１２へと出力する。
加算器２１２は、ローパスフィルタ２０９の出力信号とオペアンプ２１０の出力信号とを加算し、アッテネータ２１１と電力供給端子２１３へと出力する。アッテネータ２１１は加算器２１２の出力信号を減衰してオペアンプ２１０へ出力する。
図１６の電源変調器２０４では、図１５の電源変調器１０３と同様に、オペアンプ２１０がスイッチングアンプ２０８の誤差成分を補正している。したがって、オペアンプ２１０の消費電力は低く、電力供給端子２１３から高周波電力増幅器２０５へと供給する電力の殆どはスイッチングアンプ２０８から供給される。
なお、非特許文献１の電源変調器１０３および特許文献１電源変調器２０４は、単体で電力増幅器として使用することもできる。例えば、モータ駆動用の電力増幅器として用いることもできる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−２１５１５８号公報
【非特許文献】
【０００４】
【非特許文献１】Ｄｏｎａｌｄ  Ｆ．Ｋｉｍｂａｌ、Ｊｉｎｈｏ  Ｊｅｏｎｇ、Ｃｈｉｎ  Ｈｓｉａ、Ｐａｕｌ  Ｄｒａｘｌｅｒ、Ｓａｎｄｒｏ  Ｌａｎｆｒａｎｃｏ、Ｗａｌｔｅｒ  Ｎａｇｙ、Ｋｅｖｉｎ  Ｌｉｎｔｈｉｃｕｍ、Ｌａｗｒｅｎｃｅ  Ｅ．Ｌａｒｓｏｎ、Ｐｅｔｅｒ  Ｍ．Ａｓｂｅｃｋ著、「Ｈｉｇｈ−Ｅｆｆｉｃｉｅｎｃｙ  Ｅｎｖｅｌｏｐｅ−Ｔｒａｃｋｉｎｇ  Ｗ−ＣＤＭＡ  Ｂａｓｅ−Ｓｔａｔｉｏｎ  Ａｍｐｌｉｆｉｅｒ  Ｕｓｉｎｇ  ＧａＮ  ＨＦＥＴｓ」、ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＭＩＣＲＯＷＡＶＥ  ＴＨＥＯＲＹ  ＡＮＤ  ＴＥＣＨＮＩＱＵＥＳ、ＶＯＬ．５４、ＮＯ．１１、ＮＯＶＥＭＢＥＲ  ２００６、ｐｐ．３８４８−３８５６
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、非特許文献１および特許文献１に開示された各電源変調器は各々に問題を抱えている。
非特許文献１の電源変調器１０３は、高速な信号を増幅しようとすると効率が劣化するという問題を有する。リニアアンプ１０６の出力電流が減算器１０７で検出されヒステリシスコンパレータ１０９を介してスイッチングアンプ１１０で増幅されるまでの経路で動作遅延が存在する場合、次の様なことが発生することがある。即ちスイッチングアンプ１１０の動作がリニアアンプ１０６の動作に追従できなくなることがある。このため、高速な信号を増幅する場合、リニアアンプ１０６はスイッチングアンプ１１０の動作遅延を補正する形で動作することになる。結果として、効率が低いリニアアンプ１０６の出力電力が増え、電源変調器１０３全体の効率が劣化する。
一方、特許文献１の電源変調器２０４は、スイッチングアンプ２０８とオペアンプ２１０の利得に誤差が有る場合に効率が低下するという問題を有する。この効率低下は、スイッチングアンプ２０８とオペアンプ２１０の動作遅延量が異なる場合や、デルタ変調器２０７とスイッチングアンプ２０８の合計の利得とオペアンプ２１０の利得の間に誤差が有る場合に発生する。このような誤差は、スイッチングアンプ２０７とオペアンプ２１０の双方で別々にフィードバックを取っているため、原理的に必ず発生する。ここで、スイッチングアンプ２０８とオペアンプ２１０は双方とも電圧源として動作している。電圧源が出力電圧を決める際、出力したい電圧を発生させるのに必要な電流を流す。理想的な電圧源から出力される電流には制限が無く、無限の電流を流すことができる。２つの理想電圧源が１つのノードの電圧をそれぞれ異なる電圧に固定しようとした場合、２つの電圧源は、無限の電流を出し合って双方が求める電圧に持って行こうと作用する。実際の回路では、それぞれの電圧源が、自分たちの限界の電流まで流して、双方が欲しい電圧に固定しようとする。従って、上記誤差により、加算器２１２において双方の出力を合成した際に大電流が流れ、電力損失が生じる虞がある。
（発明の目的）
本発明は、低歪み且つ高効率な増幅を行うことが可能な電力増幅器、高周波電力増幅装置、および増幅制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の電力増幅器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、検出結果を前記信号変換手段へ出力するＤＣレベル検出手段と、を備え、前記信号変換手段は、前記ＤＣレベル検出手段から入力した前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
また、本発明の別の電力増幅器は、増幅対象の入力信号を第１の信号と第２の信号に分配する信号分配手段と、前記第１の信号からデジタル信号を生成し、前記デジタル信号を増幅するスイッチングアンプモジュールと、前記第２の信号を増幅するとともに、増幅しようとする信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するリニアアンプモジュールと、前記スイッチングアンプモジュールで増幅された信号と前記リニアアンプモジュールで増幅された信号とを合成した信号を出力する信号出力端子と、を備え、前記スイッチングアンプモジュールは、前記ＤＣレベルが実質的にゼロとなるように前記デジタル信号の生成に関する信号生成パラメータを調整する。
本発明の高周波電力増幅器は、高周波変調信号と振幅変調信号とを生成するベースバンド信号変換回路と、前記高周波変調信号を増幅する高周波電力増幅器と、前記振幅変調信号を入力信号として入力し、出力信号を前記高周波電力増幅器の電源として供給する電源変調器と、を備え、前記電源変調器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、前記デジタル信号を増幅するスイッチングアンプと、前記アナログ信号を増幅するリニアアンプと、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、検出結果を前記信号変換手段へ出力するＤＣレベル検出手段と、を備え、前記信号変換手段は、前記ＤＣレベル検出手段から入力した前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
本発明の増幅制御方法は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成し、スイッチングアンプにより前記デジタル信号を増幅し、リニアアンプにより前記アナログ信号を増幅し、前記リニアアンプで増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整する。
【発明の効果】
【０００７】
本発明によれば、低歪み且つ効率的な増幅を行うことが可能となる。
【図面の簡単な説明】
【０００８】
【図１】本発明の第１の実施形態に係る電力増幅器の構成例を示すブロック図である。
【図２】本発明の第２の実施形態に係る高周波電力増幅装置の構成例を示すブロック図である。
【図３】本発明の第３の実施形態に係る電力増幅器の構成例を示すブロック図である。
【図４】図３に示す電力増幅器に組み込み可能な信号分配器の第１の構成例を示すブロック図である。
【図５】図３に示す電力増幅器に組み込み可能な信号分配器の第２の構成例を示すブロック図である。
【図６】図３に示す電力増幅器に組み込み可能なリニアアンプモジュールの第１の構成例を示すブロック図である。
【図７】図３に示す電力増幅器に組み込み可能なリニアアンプモジュールの第２の構成例を示すブロック図である。
【図８】図３に示す電力増幅器に組み込み可能なリニアアンプモジュールの第３の構成例を示すブロック図である。
【図９】図３に示す電力増幅器に組み込み可能なスイッチングアンプモジュ−ルの第１の構成例を示すブロック図である。
【図１０】図３に示す電力増幅器に組み込み可能なスイッチングアンプモジュールの第２の構成例を示すブロック図である。
【図１１】図３に示す電力増幅器に組み込み可能なスイッチングアンプモジュールの第３の構成例を示すブロック図である。
【図１２】本発明の第４の実施形態に係る電力増幅器の構成例を示すブロック図である。
【図１３】図１２に示す電力増幅器に組み込み可能なリニアアンプモジュールの第１の構成例を示すブロック図である。
【図１４】図１２に示す電力増幅器に組み込み可能なリニアアンプモジュールの第２の構成例を示すブロック図である。
【図１５】非特許文献１に記載の高周波電力増幅器（ポーラ変調型電力増幅器）の構成図である。
【図１６】特許文献１に記載の高周波電力増幅器の構成図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（第１の実施の形態）
［第１の実施形態］
図１は、本発明の第１の実施形態に係る電力増幅器３００の構成例を示すブロック図である。電力増幅器３００は、信号入力端子３０１と、信号変換器３０２（信号変換部）と、デジタル信号出力端子３０３と、ＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）フィードバック端子３０４と、アナログ信号出力端子３０５と、を備える。さらに、電力増幅器３００は、スイッチングアンプ３０６と、ローパスフィルタ３０７と、ＤＣレベル検出器３０８（ＤＣレベル検出部）と、リニアアンプ３０９と、信号出力端子３１０と、を備える。
信号入力端子３０１は、増幅対象の信号を入力する。信号変換器３０２は、所定の信号生成パラメータに基づいて、信号入力端子３０１から入力された入力信号から、スイッチングアンプ３０６で増幅するデジタル信号とリニアアンプ３０９で増幅するアナログ信号を生成する。このとき、信号変換器３０２は、リニアアンプ３０９が増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベル（ＤＣレベル検出器３０８の検出結果）が実質的にゼロ（もちろん、真にゼロの場合も含む）となるように、上記信号生成パラメータを調整する。信号変換器３０２は、上記ＤＣレベルに関する情報を、ＤＣフィードバック端子３０４を介してＤＣレベル検出器３０８から入力する。ここで、本実施形態では、スイッチングアンプ３０６とリニアアンプ３０９の利得の誤差を検出するための一手段として、ＤＣレベルの検出を採用している。ＤＣレベルには、スイッチングアンプ３０６とリニアアンプ３０９の利得の違いが反映されている。また、検出する情報をＤＣとした理由は、検出が比較的容易であるからである。ＤＣレベルが０の時は、利得の誤差が無い状態となる。なお、本実施形態および以降説明する第２〜第４の実施形態において、ＤＣレベルとは、完全なＤＣ状態だけでなく、実質的にＤＣの状態（すなわち、ＤＣ近傍の周波数が十分低い信号）も含むものとする。
デジタル信号は、デジタル信号出力端子３０３からスイッチングアンプ３０６へ出力される。アナログ信号は、アナログ信号出力端子３０５からリニアアンプ３０９へ出力される。スイッチングアンプ３０６は、デジタル信号出力端子３０３から入力したデジタル信号を増幅する。増幅されたデジタル信号のうちの特定の閾値よりも高い周波数信号（例えば、高周波ノイズ）は、ローパスフィルタ３０７によって除去される。リニアアンプ３０９は、アナログ信号出力端子３０５から入力したアナログ信号を増幅する。このとき、ＤＣレベル検出器３０８は、リニアアンプ３０９で増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、ＤＣフィードバック端子３０４へ出力する。ローパスフィルタ３０７から出力された信号とリニアアンプ３０９から出力された信号は、合成された後に信号出力端子３１０から出力される。
まず、スイッチングアンプ３０６で増幅する信号とリニアアンプ３０９で増幅する信号を信号変換器３０２で同時に生成する。そして、スイッチングアンプ３０６の出力信号とリニアアンプ３０９の出力信号の位相のずれを、デジタル信号とアナログ信号を信号変換器３０２から出力するタイミングを調整することで矯正する。これにより、スイッチングアンプ３０６およびリニアアンプ３０９が、それぞれの入力信号を増幅する際に発生する動作遅延の影響を排除することが可能になる。
つぎに、ＤＣレベル検出器３０８は、リニアアンプ３０９が増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを測定する。これによりＤＣレベル検出器３０８は、スイッチングアンプ３０６とリニアアンプ３０９の利得の誤差を検知し、検知した誤差を信号変換器３０２へフィードバックする。信号変換器３０２は、スイッチングアンプ３０６とリニアアンプ３０９が増幅する信号の生成パラメータを修正する。これにより、スイッチングアンプ３０６とリニアアンプ３０９の利得の誤差を矯正することが可能になる。
すなわち、以上説明した第１の実施形態によれば、スイッチングアンプ３０６とリニアアンプ３０９の動作の誤差を矯正することが可能になるため、高効率かつ低歪な電力増幅器を構成することができる。
なお、上記誤差矯正はリアルタイムで常に行う必要は無く、断続的なフィードバックを行えばよい。例えば、ＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）信号の振幅変調信号の増幅に使う場合は、誤差を検知して信号変換器の生成パラメータのリフレッシュを行う作業を、１フレーム分に相当する１０ミリ秒おきに行うなどが考えられる。リアルタイムのフィードバックが無くなることにより、フィードバックループの位相遅延に起因する発振が起こりにくくなり、広帯域化が容易になる。
また、図１において、ローパスフィルタ３０７は必須ではなく、スイッチングアンプ３０６の出力をそのままリニアアンプ３０９の出力と合成することができる。
［第２の実施形態］
図２は、本発明の第２の実施形態に係る高周波電力増幅装置４００の構成例を示すブロック図である。高周波電力増幅装置４００は、ベースバンド信号変換回路４０１と、振幅信号出力端子４０２と、第１の高周波変調信号出力端子４０３と、第２の高周波変調信号出力端子４０６と、電源変調器４０４と、高周波電力増幅器４０５と、を備える。電源変調器４０４は、第１の実施形態の電力増幅器３００と同じ構成である。
ベースバンド信号変換回路４０１は、ベースバンド信号から変換した高周波変調信号を第１の高周波変調信号出力端子４０３から出力し、高周波変調信号の振幅変調成分を振幅信号出力端子４０２から出力する。振幅信号出力端子４０２は、電源変調器４０４の信号入力端子３０１と接続されている。電源変調器４０４は入力信号を増幅し、増幅した信号を信号出力端子３１０から出力する。信号出力端子３１０から出力された信号は、高周波電力増幅器４０５の電源として供給される。第１の高周波変調信号出力端子４０３から出力された信号は、高周波電力増幅器４０５へと入力される。高周波電力増幅器４０５は、第１の高周波変調信号出力端子４０３から入力された信号を増幅し、第２の高周波変調信号出力端子４０６へと出力する。
以上説明した第２の実施形態によれば、第１の実施形態の電力増幅器３００を、高周波電力増幅器４０５の電源変調器として使用している。従って、高周波電力増幅器４０５においても低歪み且つ高効率な増幅を行うことが可能となる。
なお、第２の実施形態において、第１の高周波変調信号出力端子４０３から出力される高周波変調信号は、振幅変調成分を取り除いた信号でも良い。このとき、高周波電力増幅器４０５が常に飽和動作するように入力信号を調整する必要が有る。このような調整を行うと、高周波電力増幅器４０５からは、第１の高周波変調信号出力端子４０３から供給される信号と電源変調器４０４から電源として供給される信号の積が出力される。
［第３の実施形態］
図３は、本発明の第３の実施形態に係る電力増幅器５００の構成例を示すブロック図である。電力増幅器５００は、信号入力端子５０１と、信号変換器３０２と、リニアアンプモジュール５０３と、スイッチングアンプモジュール５０４と、信号出力端子５０５と、を備える。
信号入力端子５０１は、増幅対象の入力信号を入力する。信号変換器３０２は、信号分配器５０２（信号分配部）と、１ビット信号生成器５１０と、を備える。信号分配器５０２は、入力信号を２つの信号（第１の信号および第２の信号）に分配する。その後信号分配器５０２は、分配した２つの信号の相対的な遅延量や信号帯域の調整を行った後に、一方の信号（第１の信号）をスイッチングアンプモジュール５０４へ出力し、他方の信号（第２の信号）をリニアアンプモジュール５０３へ出力する。１ビット信号生成器５１０は、第１の信号から１ビット信号を生成する。
リニアアンプモジュール５０３は、ＤＣレベル検出器３０８（ＤＣレベル検出部）と、リニアアンプ３０９とを備える。リニアアンプ３０９は、信号分配器５０２から入力した第２の信号を増幅して出力する。ＤＣレベル検出器３０８は、リニアアンプ３０９で増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、制御信号として１ビット信号生成器５１０へと供給する。
スイッチングアンプモジュール５０４は、スイッチングアンプ３０６と、ローパスフィルタ３０７と、を備える。スイッチングアンプ３０６は、１ビット信号生成器５１０から出力された１ビット信号を増幅する。増幅された１ビット信号のうちの特定の閾値よりも高い周波数信号（例えば、高周波ノイズ）は、ローパスフィルタ３０７によって除去される。ローパスフィルタ３０７から出力された信号とリニアアンプモジュール５０３から出力された信号は、合成された後に信号出力端子５０５から出力される。
１ビット信号生成器５１０は、第１の信号から１ビット信号を生成する際、ＤＣレベル検出器３０８から供給される制御信号（ＤＣレベル）に基づいて、１ビット信号生成に関する信号生成パラメータを調整する。具体的には、１ビット信号生成器５１０は、ＤＣレベルが実質的にゼロとなるように信号生成パラメータを調整する。
なお、以上の説明では、１ビット信号生成器５１０は信号変換器３０２に含まれる場合を例に挙げたがこれに限定されない。１ビット信号生成器５１０は、例えば、スイッチングアンプモジュール５０４に含まれてもよい。
以下、信号分配器５０２、リニアアンプモジュール５０３、およびスイッチングアンプモジュール５０４の各々の構成について詳細に説明する。
まず、信号分配器５０２の構成について説明する。信号分配器５０２は、リニアアンプモジュール５０３へ出力する信号とスイッチングアンプモジュール５０４へ出力する信号との相対的な遅延量の調整や、信号帯域の調整を行う。信号分配器５０２は、例えば、以下で説明する信号分配器５０２Ａ（図４参照）、あるいは、信号分配器５０２Ｂ（図５参照）とすることができる。
図４は、図３に示す電力増幅器５００に組み込み可能な信号分配器５０２Ａの構成例を示すブロック図である。信号分配器５０２Ａは、第１の信号と第２の信号との相対的な遅延量の調整のみを行う信号分配器である。信号分配器５０２Ａは、遅延調整器６０１を備える。遅延調整器６０１は、入力信号を２つの信号（第１の信号および第２の信号）に分配し、２つに分配した信号の相対的な遅延量を調整する。相対的な遅延量が調整された２つの信号のうちの第１の信号はスイッチングアンプモジュール５０４へ出力され、第２の信号はリニアアンプモジュール５０３へ出力される。
遅延調整器６０１で調整する相対的な遅延量は、次のように決定される。即ちリニアアンプモジュール５０３で信号増幅する際に発生する伝送遅延とスイッチングアンプモジュール５０４で信号増幅する際に発生する伝送遅延との相対的な差によって発生する位相差を実質的にゼロに補正するように決める。ここで、実質的にゼロとは、真にゼロの場合も含む。
図５は、図３に示す電力増幅器５００に組み込み可能な信号分配器５０２Ｂの構成例を示すブロック図である。信号分配器５０２Ｂは、スイッチングアンプモジュール５０４へ出力する第１の信号とリニアアンプモジュール５０３へ出力する第２信号との相対的な遅延量の調整に加え、信号帯域の調整を行う信号分配器である。信号分配器５０２Ｂは、遅延調整器７０１と、ローパスフィルタ７０２と、を備える。遅延調整器７０１は、入力信号を２つの信号（第１の信号および第２の信号）に分配し、２つに分配した信号の相対的な遅延量を調整する。相対的な遅延量が調整された２つの信号のうちの第１の信号はローパスフィルタ７０２を介してスイッチングアンプモジュール５０４へ出力され、第２の信号はリニアアンプモジュール５０３へ出力される。ローパスフィルタ７０２は信号帯域の調整を行う。具体的には、ローパスフィルタ７０２は、信号のうちの特定の閾値よりも高い周波数信号を除去する。一般的に、スイッチングアンプは、高速に動作させようとすると電力効率が落ちる特性を有すると言われている。そこで、スイッチングアンプモジュール５０４に入力される信号を低周波とすることで、スイッチングアンプの動作を遅くさせ、電力効率が低下するのを防止している。
遅延調整器７０１で調整される相対的な遅延量は、下記によって発生する位相差を実質的にゼロに補正するように決める。位相差はリニアアンプモジュール５０３で信号増幅する際に発生する伝送遅延と、ローパスフィルタ７０２を介してスイッチングアンプモジュール５０４で信号増幅する際に発生する伝送遅延との相対的な遅延量の差によって発生する。ここで、実質的にゼロとは、真にゼロの場合も含む。
次いで、リニアアンプモジュール５０３の構成について説明する。リニアアンプモジュール５０３は、例えば、以下で説明するリニアアンプモジュール５０３Ａ（図６参照）、リニアアンプモジュール５０３Ｂ（図７参照）、あるいは、リニアアンプモジュール５０３Ｃ（図８参照）とすることができる。
図６は、図３に示す電力増幅器５００に組み込み可能なリニアアンプモジュール５０３Ａの構成例を示すブロック図である。リニアアンプモジュール５０３Ａは、リニアアンプ８０１と、電流検出抵抗８０２と、減算器８０３と、ＤＣ電位検出器８０４（ＤＣレベル検出部）と、を備える。
リニアアンプ８０１は、信号分配器５０２から供給された第２の信号を増幅し、電流検出抵抗８０２を介して信号出力端子５０５へ出力する。
減算器８０３は、リニアアンプ８０１と電流検出抵抗８０２が繋がれたノードと、電流検出抵抗８０２と信号出力端子５０５が繋がれたノードとの電位差を検出し、ＤＣ電位検出器８０４へ送る。
ＤＣ電位検出器８０４は、減算器８０３から入力された電位差からＤＣ電位（ＤＣレベル）を検出し、制御信号として１ビット信号生成器５１０（図３参照）へ出力する。１ビット信号生成器５１０は、このＤＣ電位が実質的にゼロ（もちろん、真にゼロの場合も含む）と成るように信号生成パラメータを調整する。
図７は、図３に示す電力増幅器５００に組み込み可能なリニアアンプモジュール５０３Ｂの構成例を示すブロック図である。リニアアンプモジュール５０３Ｂは、オペアンプ９０１と、バッファ段回路９０２と、カレントミラー回路９０３と、出力段回路９０４と、電流検出抵抗９０５と、ＤＣ電位検出器９０６（ＤＣレベル検出部）と、アッテネータ９０７と、を備える。
オペアンプ９０１は、信号分配器５０２から供給された第２の信号からアッテネータ９０７を介して供給されるフィードバック信号を引いた値を増幅し、バッファ段回路９０２へと出力する。
バッファ段回路９０２は、オペアンプ９０１からの入力信号を増幅し、カレントミラー回路９０３と出力段回路９０４に出力する。また、バッファ段回路９０２は、カレントミラー回路９０３と出力段回路９０４のゲートバイアス回路としても働く。
出力段回路９０４は、バッファ段回路９０２からの入力信号を増幅し、信号出力端子５０５へと出力する。
アッテネータ９０７は出力段回路９０４の出力信号を減衰し、オペアンプ９０１へフィードバック信号として供給する。
カレントミラー回路９０３は、出力段回路９０４のカレントミラーとして動作する。したがって、カレントミラー回路９０３の出力電流と出力段回路９０４の出力電流の比は、常に一定となっている。
電流検出抵抗９０５は、カレントミラー回路９０３の出力電流を検出し、電圧に変換する。
ＤＣ電位検出器９０６は、電流検出抵抗９０５によって電圧に変換されたカレントミラー回路９０３の出力信号からＤＣ成分（ＤＣレベル）を検出し、制御信号として１ビット信号生成器５１０（図３参照）へと出力する。１ビット信号生成器５１０は、このＤＣ成分が実質的にゼロ（もちろん、真にゼロの場合も含む）と成るように信号生成パラメータを調整する。
図８は、図３に示す電力増幅器５００に組み込み可能なリニアアンプモジュール５０３Ｃの構成例を示すブロック図である。リニアアンプモジュール５０３Ｃは、減算器１００１と、ＤＣ電位検出器１００２（ＤＣレベル検出部）と、ハイパスフィルタ１００３と、リニアアンプ１００４と、アッテネータ１００５と、を備える。
減算器１００１は、信号分配器５０２から供給された第２の信号からアッテネータ１００５を介して供給されるフィードバック信号を引いた信号を出力する。
ＤＣ電位検出器１００２は、減算器１００１の出力信号からＤＣ成分（ＤＣレベル）を検出し、制御信号として１ビット信号生成器５１０（図３参照）へと出力する。１ビット信号生成器５１０は、このＤＣ成分が実質的にゼロ（もちろん、真にゼロの場合も含む）と成るように信号生成パラメータを調整する。
ハイパスフィルタ１００３は、減算器１００１の出力信号から低周波成分を取り除き、リニアアンプ１００４へと出力する。
リニアアンプ１００４は、ハイパスフィルタ１００３の出力信号を増幅し、信号出力端子５０５へと出力する。
アッテネータ１００５は、リニアアンプ１００４の出力信号を減衰し、減算器１００１へフィードバック信号として供給する。
スイッチングアンプモジュール５０４は、リニアアンプモジュール５０３から供給された制御信号を使用し、信号増幅のパラメータを変更する機能を有する。
次いで、スイッチングアンプモジュール５０４の構成について説明する。スイッチングアンプモジュール５０４は、例えば、以下で説明するスイッチングアンプモジュール５０４Ａ（図９参照）、スイッチングアンプモジュール５０４Ｂ（図１０参照）、あるいは、スイッチングアンプモジュール５０４Ｃ（図１１参照）とすることができる。なお、これらのスイッチングアンプモジュール５０４Ａ〜５０４Ｃは、１ビット信号生成器５１０の機能を含むものとする。従って、これらのスイッチングアンプモジュール５０４Ａ〜５０４Ｃは、リニアアンプモジュール５０３（例えば、上記したリニアアンプモジュール５０３Ａ〜５０３Ｃ）から制御信号（ＤＣレベル）を受信し、１ビット信号生成に関する信号生成パラメータを調整する。
図９は、図３に示す電力増幅器５００に組み込み可能なスイッチングアンプモジュール５０４Ａの構成例を示すブロック図である。スイッチングアンプモジュール５０４Ａは、減算器１１０１、１１０６と、固定利得増幅器１１０２、１１０４と、積分器１１０３と、可変利得増幅器１１０５と、ヒステリシスコンパレータ１１０７と、スイッチングアンプ１１０８と、ローパスフィルタ１１０９と、を備える。
減算器１１０１は、固定利得増幅器１１０４の出力信号から、信号分配器５０２から出力される第１の信号を引いた信号を、固定利得増幅器１１０２へと出力する。
固定利得増幅器１１０２は、減算器１１０１からの出力信号を増幅し、積分器１１０３へと出力する。
積分器１１０３は、固定利得増幅器１１０２からの出力信号を時間積分し、減算器１１０６へ出力する。
可変利得増幅器１１０５は、信号分配器５０２から供給される第１の信号を増幅し、減算器１１０６へ出力する。このとき、可変利得増幅器１１０５の利得は、リニアアンプモジュール５０３から供給される制御信号に基づいて決まる。
減算器１１０６は、可変利得増幅器１１０５の出力信号から積分器１１０３の出力信号を引いた値を、ヒステリシスコンパレータ１１０７へと出力する。
ヒステリシスコンパレータ１１０７は入力信号の正負判定をして出力する。ただし、ヒステリシスコンパレータ１１０７には、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ）がある。ヒステリシスコンパレータ１１０７において、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が−Ｖ＿ｈｙｓ／２以下になったときに出力がＬｏｗに反転する。
固定利得増幅器１１０４は、ヒステリシスコンパレータ１１０７の出力信号を増幅し、減算器１１０１へ出力する。
スイッチングアンプ１１０８は、ヒステリシスコンパレータ１１０７の出力信号を増幅し、ローパスフィルタ１１０９を介して出力端子５０５へと出力する。
図１０は、図３に示す電力増幅器５００に組み込み可能なスイッチングアンプモジュール５０４Ｂの構成例を示すブロック図である。スイッチングアンプモジュール５０４Ｂは、減算器１２０１、１２０６と、固定利得増幅器１２０２と、積分器１２０３と、可変利得増幅器１２０４、１２０５と、を備える。更に、スイッチングアンプモジュール５０４Ｂは、ヒステリシスコンパレータ１２０７と、スイッチングアンプ１２０８と、ローパスフィルタ１２０９と、電位検出器１２１０と、を備える。
減算器１２０１は、可変利得増幅器１２０４の出力信号から信号分配器５０２から出力される第１の信号を引いた信号を、固定利得増幅器１２０２へと出力する。
固定利得増幅器１２０２は、減算器１２０１からの出力信号を増幅し、積分器１２０３へと出力する。
積分器１２０３は、固定利得増幅器１２０２からの出力信号を時間積分し、減算器１２０６へ出力する。
可変利得増幅器１２０５は、信号分配器５０２から供給される第１の信号を増幅し、減算器１２０６へ出力する。このとき、可変利得増幅器１２０５の利得は、リニアアンプモジュール５０３から供給される制御信号に基づいて決まる。
減算器１２０６は、可変利得増幅器１２０５の出力信号から積分器１２０３の出力信号を引いた値を、ヒステリシスコンパレータ１２０７へと出力する。
ヒステリシスコンパレータ１２０７は入力信号の正負判定をして出力する。ただし、ヒステリシスコンパレータ１２０７には、直前の出力状態を保持する機能とヒステリシス幅（Ｖ＿ｈｙｓ）がある。ヒステリシスコンパレータ１２０７において、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ／２以上になったときに出力がＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が−Ｖ＿ｈｙｓ／２以下になったときに出力がＬｏｗに反転する。
スイッチングアンプ１２０８は、ヒステリシスコンパレータ１２０７の出力信号を増幅し、ローパスフィルタ１２０９を介して信号出力端子５０５へと出力する。
電位検出器１２１０は、スイッチングアンプ１２０８の電源電圧を測定し、測定電圧に基づいた制御信号を可変利得増幅器１２０４へ出力する。
可変利得増幅器１２０４は、ヒステリシスコンパレータ１２０７の出力信号を増幅し、減算器１２０１へ出力する。このとき、可変利得増幅器１２０４の利得は、電位検出器１２１０から供給される制御信号に基づいて決まる。
図１１は、図３に示す電力増幅器５００に組み込み可能なスイッチングアンプモジュール５０４Ｃの構成例を示すブロック図である。スイッチングアンプモジュール５０４Ｃは、可変利得増幅器１３０１と、１ビット変調器１３０２と、スイッチングアンプ１３０３と、ローパスフィルタ１３０４と、を備える。
可変利得増幅器１３０１は、信号分配器５０２から供給される第１の信号を増幅して１ビット変調器１３０２へと出力する。このとき、可変利得増幅器１３０１の利得は、リニアアンプモジュール５０３から供給される制御信号に基づいて決まる。
１ビット変調器１３０２は、可変利得増幅器１３０１の出力信号を１ビット信号に変換し、スイッチングアンプ１３０３へ出力する。ここで、１ビット変換器１３０２は、デルタシグマ変調器やＰＷＭ（Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）変調器などを想定している。
スイッチングアンプ１３０３は、１ビット変換器１３０２の出力信号を増幅し、ローパスフィルタ１３０４を介して信号出力端子５０５へと出力する。
以上説明した第３の実施形態の電力増幅器５００は、第１の実施形態の電力増幅器３００と同様に、スイッチングアンプとリニアアンプの動作の誤差を矯正することが可能になるため、高効率かつ低歪な電力増幅器を構成することができる。
さらに、第３の実施形態では、スイッチングアンプとリニアアンプの利得の誤差の矯正に加え、両アンプへ出力する信号の相対的な遅延量や信号帯域の調整が行われる。従って、スイッチングアンプとリニアアンプの動作の誤差による効率の低下をより一層確実に防ぐことが可能となる。
また、図３において、ローパスフィルタ３０７は必須ではなく、スイッチングアンプ３０６の出力をそのままリニアアンプ３０９の出力と合成することができる。
［第４の実施形態］
図１２は、本発明の第４の実施形態に係る電力増幅器１４００の構成例を示すブロック図である。電力増幅器１４００は、信号入力端子１４０１と、信号変換器３０２と、リニアアンプモジュール１４０３と、スイッチングアンプモジュール１４０４と、信号出力端子１４０５と、を備える。
信号入力端子１４０１は、増幅対象の信号を入力する。信号変換器３０２は、遅延調整器１４０２（信号分配部）と、１ビット信号生成器５１０と、を備える。遅延調整器１４０２は、入力信号を２つの信号（第１の信号および第２の信号）に分配し、２つに分配した信号の相対的な遅延量を調整する。
相対的な遅延量を調整された２つの信号のうちの第１の信号はスイッチングアンプモジュール１４０４へ出力され、第２の信号はリニアアンプモジュール１４０３へ出力される。
なお、遅延調整器１４０２で調整する相対的な遅延量は、リニアアンプモジュール１４０３の出力信号とスイッチングアンプモジュール１４０４の出力信号との位相差を実質的にゼロ（もちろん、真にゼロの場合も含む）にするように決めるものとする。リニアアンプモジュール１４０３の出力信号とスイッチングアンプモジュール１４０４の出力信号の位相差の情報は、第２の制御信号（位相差情報）として、リニアアンプモジュール１４０３から与えられる。
リニアアンプモジュール１４０３は、ＤＣレベル検出器３０８（ＤＣレベル検出部）と、リニアアンプ３０９と、遅延量検出器１４１９と、を備える。リニアアンプ３０９は、遅延調整器１４０２から入力された第２の信号を増幅して出力する。ＤＣレベル検出器３０８は、リニアアンプ３０９で増幅する信号および増幅した信号のうちの少なくとも一方の信号のＤＣレベルを検出し、第１の制御信号（ＤＣレベル情報）として１ビット信号生成器５１０へ供給する。遅延量検出器１４１０は、リニアアンプモジュール１４０３とスイッチングアンプモジュール１４０４の出力信号の位相差を検出し、第２の制御信号として遅延調整器１４０２へ出力する。
スイッチングアンプモジュール１４０４は、スイッチングアンプ３０６とローパスフィルタ３０７とを備える。スイッチングアンプ３０６は、１ビット信号生成器５１０からから入力した１ビット信号を増幅する。増幅された１ビット信号のうちの特定の閾値よりも高い周波数信号（例えば、高周波ノイズ）は、ローパスフィルタ３０７によって除去される。ローパスフィルタ３０７から出力された信号とリニアアンプモジュール１４０３から出力された信号は、合成された後に信号出力端子５０５から出力される。
尚、第４の実施形態において、スイッチングアンプモジュール１４０４は、例えば、第３の実施形態に使用されているスイッチングアンプモジュール５０４Ａ（図９参照）、５０４Ｂ（図１０参照）、あるいは５０４Ｃ（図１１参照）のいずれかとすることができる。
リニアアンプモジュール１４０３は、例えば、以下で説明するリニアアンプモジュール１４０３Ａ（図１３参照）、あるいはリニアアンプモジュール１４０３Ｂ（図１４参照）とすることができる。
図１３は、図１２に示す電力増幅器１４００に組み込み可能なリニアアンプモジュール１４０３Ａの構成例を示すブロック図である。リニアアンプモジュール１４０３Ａは、リニアアンプ１５０１と、電流検出抵抗１５０２と、減算器１５０３と、遅延量検出器１５０４と、ＤＣ電位検出器１５０５（ＤＣレベル検出部）と、を備える。
リニアアンプ１４０１は遅延調整器１４０２から供給された第２の信号を増幅し、電流検出抵抗１５０２を介して信号出力端子１４０５へ出力する。
減算器１５０３は、リニアアンプ１５０１と電流検出抵抗１５０２が繋がれたノードと、電流検出抵抗１５０２と信号出力端子１４０５が繋がれたノードとの電位差を検出し、ＤＣ電位検出器１５０５へ送る。
ＤＣ電位検出器１５０５は、減算器１５０３から入力された電位差からＤＣ電位（ＤＣレベル）を検出し、第１の制御信号として１ビット信号生成器５１０（図１２参照）へと出力する。１ビット信号生成器５１０は、このＤＣ電位が実質的にゼロ（もちろん、真にゼロの場合も含む）と成るように信号生成パラメータを調整する。ここで、１ビット信号生成器５１０の機能がスイッチングアンプモジュール１４０４に含まれる場合（例えば、図９〜図１１に記載のスイッチングアンプモジュール）、第１の制御信号は、スイッチングアンプモジュール１４０４へ出力される。
遅延量検出器１５０４は、リニアアンプ１５０１と電流検出抵抗１５０２が繋がれたノードと、電流検出抵抗１５０２と信号出力端子１４０５が繋がれたノードの波形の位相差を検出し、第２の制御信号として遅延調整器１４０２へ出力する。
図１４は、図１２に示す電力増幅器１４００に組み込み可能なリニアアンプモジュール１４０３Ｂの構成例を示すブロック図である。リニアアンプモジュール１４０３Ｂは、減算器１６０１と、ＤＣ電位検出器１６０２（ＤＣレベル検出部）と、ハイパスフィルタ１６０３と、リニアアンプ１６０４と、アッテネータ１６０５と、抵抗１６０６と、遅延量検出器１６０７を有する。
減算器１６０１は、遅延調整器１４０２から供給された第２の信号からアッテネータ１６０５を介して供給されるフィードバック信号を引いた信号を出力する。
ＤＣ電位検出器１６０２は、減算器１６０１の出力信号からＤＣ成分を検出し、第１の制御信号として１ビット信号生成器５１０へと出力する。１ビット信号生成器５１０は、このＤＣ電位が実質的にゼロ（もちろん、真にゼロの場合も含む）と成るように信号生成パラメータを調整する。ここで、１ビット信号生成器５１０の機能がスイッチングアンプモジュール１４０４に含まれる場合（例えば、図９〜図１１に記載のスイッチングアンプモジュール）、第１の制御信号は、スイッチングアンプモジュール１４０４へ出力される。
ハイパスフィルタ１６０３は、減算器１６０１の出力信号から低周波成分を取り除き、リニアアンプ１６０４へと出力する。リニアアンプ１６０４は、ハイパスフィルタ１６０３の出力信号を増幅し、抵抗１６０６を介して信号出力端子１４０５へと出力する。
アッテネータ１６０５は、抵抗１６０６と信号出力端子１４０５が繋がれたノードの信号を減衰し、減算器１６０１へフィードバック信号として供給する。
遅延量検出器１６０７は、リニアアンプ１６０４と抵抗１６０６が繋がれたノードと、抵抗１６０６と信号出力端子１４０５が繋がれたノードの波形の位相差を検出し、第２の制御信号として遅延調整器１４０２へ出力する。
以上説明した第４の実施形態の電力増幅器１４００は、第１の実施形態の電力増幅器３００と同様に、スイッチングアンプとリニアアンプの動作の誤差を矯正することが可能になるため、高効率かつ低歪な電力増幅器を構成することができる。
さらに、第４の実施形態では、第３の実施形態と同様に、スイッチングアンプとリニアアンプの利得の誤差の矯正に加え、両アンプへ出力する信号の相対的な遅延量や信号帯域の調整が行われる。従って、スイッチングアンプとリニアアンプの動作の誤差による効率の低下をより確実に防ぐことが可能となる。
さらに、第４の実施形態において、両アンプへ出力する信号の相対的な遅延量は、両アンプの出力信号の位相差に基づいて決定される。従って、より実環境に即した高精度な調整を行うことができ、結果としてより効率的な増幅処理を実行することが可能となる。
また、図１２において、ローパスフィルタ３０７は必須ではなく、スイッチングアンプ３０６の出力をそのままリニアアンプ３０９の出力と合成することができる。
なお、第３の実施形態の電力増幅器５００および第４の実施形態の電力増幅器１４００は、第１の実施形態の電力増幅器３００と同様に、第２の実施形態の電源変調器４０４のように高周波電力増幅器の電源回路として使用することができる。
以上の実施形態は各々他の実施形態と組み合わせることができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１０年１０月５日に出願された日本出願特願２０１０−２２５５６７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【産業上の利用可能性】
【００１０】
本発明は、電力増幅器、高周波電力増幅装置、および増幅制御方法に関するものであり、産業上の利用可能性を有する。
【符号の説明】
【００１１】
３００、５００、１４００    電力増幅器
３０２    信号変換器
３０６    スイッチングアンプ
３０７    ローパスフィルタ
３０８    ＤＣレベル検出器
３０９    リニアアンプ
４００    高周波電力増幅装置
４０１    ベースバンド信号変換回路
４０４    電源変調器
４０５    高周波電力増幅器
５０２、５０２Ａ、５０２Ｂ    信号分配器
５０３、５０３Ａ〜５０３Ｃ、１４０３、１４０３Ａ、１４０３Ｂ    リニアアンプモジュール
５０４、５０４Ａ〜５０４Ｃ、１４０４    スイッチングアンプモジュール
５１０    １ビット信号生成器
６０１、７０１、１４０２    遅延調整器
８０４、９０６、１００２、１５０５、１６０２    ＤＣ電位検出器
９０２    バッファ段回路
９０３    カレントミラー回路
９０４    出力段回路
１００３、１６０３    ハイパスフィルタ
１１０２、１１０４、１２０２    固定利得増幅器
１１０３、１２０３    積分器
１１０５、１２０４、１２０５、１３０１    可変利得増幅器
１２１０    電位検出器
１３０２    １ビット変調器
１４１０、１５０４、１６０７    遅延量検出器
１６０６    抵抗
【図１】
2012046668.tif 000003
【図２】
2012046668.tif 000004
【図３】
2012046668.tif 000005
【図４】
2012046668.tif 000006
【図５】
2012046668.tif 000007
【図６】
2012046668.tif 000008
【図７】
2012046668.tif 000009
【図８】
2012046668.tif 000010
【図９】
2012046668.tif 000011
【図１０】
2012046668.tif 000012
【図１１】
2012046668.tif 000013
【図１２】
2012046668.tif 000014
【図１３】
2012046668.tif 000015
【図１４】
2012046668.tif 000016
【図１５】
2012046668.tif 000017
【図１６】
2012046668.tif 000018
【手続補正書】
【提出日】平成24年1月27日(2012.1.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
増幅対象の入力信号を第１の信号と第２の信号に分配する信号分配手段と、
前記第１の信号からデジタル信号を生成し、前記デジタル信号を増幅するスイッチングアンプモジュールと、
前記第２の信号を増幅するとともに、増幅した信号の電流のＤＣレベルを検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するリニアアンプモジュールと、
前記スイッチングアンプモジュールで増幅された信号と前記リニアアンプモジュールで増幅された信号とを合成した信号を出力する信号出力端子と、
を備え、
前記スイッチングアンプモジュールは、前記ＤＣレベルが実質的にゼロとなるように前記デジタル信号の生成に関する信号生成パラメータを調整することを特徴とする電力増幅器。
【請求項３】
前記信号分配手段は、前記第１の信号と前記第２の信号の相対的な遅延量の調整を行うことを特徴とする請求項２記載の電力増幅器。
【請求項４】
前記信号分配手段における前記遅延量の調整は、前記リニアアンプモジュールの出力信号と前記スイッチングアンプモジュールの出力信号の位相差を実質的にゼロとする調整であることを特徴とする請求項３記載の電力増幅器。
【請求項５】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号を増幅するリニアアンプと、
一方の端子が前記リニアアンプの出力に接続し、他方の端子が前記信号出力端子に接続する抵抗器と、
前記リニアアンプと前記抵抗器が繋がれたノードと、前記抵抗器と前記信号出力端子が繋がれたノードの電位差を検出し、検出結果を出力する減算器と、
前記減算器から入力した電位差からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力増幅器。
【請求項６】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号とフィードバック信号の差を増幅するオペアンプと、
前記オペアンプの出力信号を増幅するバッファアンプと、
前記バッファアンプの出力信号を増幅する出力段回路と、
前記出力段回路の出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
前記バッファアンプの出力信号を入力し、前記出力段回路の出力電流と相似の出力電流波形を発生させるカレントミラー回路と、
前記カレントミラー回路の出力電流を電圧に変換する抵抗器と、
前記抵抗器によって電圧に変換された前記カレントミラー回路の出力信号からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力増幅器。
【請求項７】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号とフィードバック信号の差を出力する減算器と、
前記減算器の出力信号から低周波成分を取り除くハイパスフィルタと、
前記ハイパスフィルタの出力信号を増幅するリニアアンプと、
前記リニアアンプの出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
前記減算器の出力信号からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
を備えることを特徴とする請求項２〜４のいずれか１項に記載の電力増幅器。
【請求項８】
前記位相差は、前記リニアアンプモジュールによって検出され、該検出結果は、位相差情報として前記信号分配手段に送信され、前記信号分配手段は、前記位相差情報に基づいて前記遅延量の調整を行うことを特徴とする請求項４記載の電力増幅器。
【請求項９】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号を増幅するリニアアンプと、
一方の端子が前記リニアアンプの出力に接続し、他方の端子が前記信号出力端子に接続する抵抗器と、
前記リニアアンプと前記抵抗器が繋がれたノードと、前記抵抗器と前記信号出力端子が繋がれたノードの電位差を検出し、検出結果を出力する減算器と、
前記減算器から入力した電位差からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と、
前記抵抗器の両端で観測される信号の位相差を検出し、位相差情報として前記信号分配手段へ出力する遅延量検出器と、
を備えることを特徴とする請求項８記載の電力増幅器。
【請求項１０】
前記リニアアンプモジュールは、
前記信号分配手段から供給される前記第２の信号とフィードバック信号の差を出力する減算器と、
前記減算器の出力信号から低周波成分を取り除くローパスフィルタと、
該ローパスフィルタの出力信号を増幅して外部に出力するリニアアンプと、
該リニアアンプの出力を片方の端子に接続し、他方の端子から信号を外部に出力する抵抗器と、
該抵抗器の出力信号を減衰し、前記フィードバック信号を生成するアッテネータと、
前記減算器の出力信号からＤＣ電位を検出し、ＤＣレベル情報として前記スイッチングアンプモジュールへ出力するＤＣ電位検出器と
前記抵抗器の両端で観測される信号の位相差を検出し、位相差情報として前記信号分配手段へ出力する遅延量検出器と、
を備えることを特徴とする請求項８記載の電力増幅器。
【請求項１１】
前記スイッチングアンプモジュールは、
フィードバック信号から、前記信号分配手段から出力される前記第１の信号を引いた信号を出力する第１の減算器と、
前記第１の減算器の出力信号を増幅する第１の固定利得増幅器と、
前記第１の固定利得増幅器の出力信号を時間積分する積分器と、
前記リニアアンプモジュールから供給される前記ＤＣレベル情報に基づいて決まる利得に基づいて、前記第１の信号を増幅する可変利得増幅器と、
前記可変利得増幅器の出力信号から前記積分器の出力信号を引いた値を出力する第２の減算器と、
任意のヒステリシス幅Ｖｈｙｓを有し、前記第２の減算器の出力信号を入力して、直前の状態がＨｉｇｈでかつ入力信号の電位が−（Ｖｈｙｓ／２）以下になったときはＬｏｗの信号を出力し、直前の状態がＬｏｗでかつ入力信号の電位が＋（Ｖｈｙｓ／２）以上になったときはＨｉｇｈの信号を出力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号を増幅し、前記フィードバック信号として前記第１の減算器へ出力する第２の固定利得増幅器と、
前記ヒステリシスコンパレータの出力信号を電力増幅するスイッチングアンプと、
該スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
を備えることを特徴とする請求項２〜１０のいずれか１項に記載の電力増幅器。
【請求項１２】
前記スイッチングアンプモジュールは、
第１のフィードバック信号から、前記信号分配手段から出力される前記第１の信号を引いた信号を出力する第１の減算器と、
前記第１の減算器の出力信号を増幅する固定利得増幅器と、
前記固定利得増幅器の出力信号を時間積分する積分器と、
前記リニアアンプモジュールから供給される前記ＤＣレベル情報に基づいて決まる利得に基づいて、前記第１の信号を増幅する第１の可変利得増幅器と、
前記第１の可変利得増幅器の出力信号から前記積分器の出力信号を引いた値を出力する第２の減算器と、
任意のヒステリシス幅Ｖｈｙｓをもち、前記第２の減算器の出力信号を入力して、直前の状態がＨｉｇｈでかつ入力信号の電位が−（Ｖｈｙｓ／２）以下になったときはＬｏｗの信号を出力し、直前の状態がＬｏｗでかつ入力信号の電位が＋（Ｖｈｙｓ／２）以上になったときはＨｉｇｈの信号を出力するヒステリシスコンパレータと、
前記ヒステリシスコンパレータの出力信号を、第２のフィードバック信号に基づいて決まる利得で増幅し、前記第１のフィードバック信号として前記第１の減算器へ出力する第２の可変利得増幅器と、
前記ヒステリシスコンパレータの出力信号を電力増幅するスイッチングアンプと、
前記スイッチングアンプの電源電圧を監視し、該電源電圧の値に応じて前記第２のフィードバック信号を生成する電位検出器と、
前記スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
を備えることを特徴とする請求項２〜１０のいずれか１項に記載の電力増幅器。
【請求項１３】
前記スイッチングアンプモジュールは、
前記リニアアンプモジュールから供給される前記ＤＣレベル情報に基づいて決まる利得に基づいて、前記信号分配手段から出力される前記第１の信号を増幅する可変利得増幅器と、
前記可変利得増幅器の出力信号を１ビット変調信号に変換する１ビット変調器と、
前記１ビット変調器の出力信号を電力増幅するスイッチングアンプと、
前記スイッチングアンプの出力信号から高周波のノイズを除去した信号を出力するローパスフィルタと、
を備えることを特徴とする請求項２〜１０のいずれか１項に記載の電力増幅器。
【請求項１４】
前記信号分配手段は、前記第１の信号の帯域を調整することを特徴とする請求項２〜１３のいずれか１項に記載の電力増幅器。
【請求項１５】
前記帯域調整は、ローパスフィルタにより、特定の閾値よりも高い周波数信号を除去する調整であることを特徴とする請求項１４記載の電力増幅器。
【請求項１６】
高周波変調信号と振幅変調信号とを生成するベースバンド信号変換回路と、
前記高周波変調信号を増幅する高周波電力増幅器と、
前記振幅変調信号を入力信号として入力し、出力信号を前記高周波電力増幅器の電源として供給する電源変調器と
を備え、
前記電源変調器は、信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成する信号変換手段と、
前記デジタル信号を増幅するスイッチングアンプと、
前記アナログ信号を増幅するリニアアンプと、
前記リニアアンプで増幅した信号の電流のＤＣレベルを検出し、検出結果を前記信号変換手段へ出力するＤＣレベル検出手段と、
を備え、
前記信号変換手段は、前記ＤＣレベル検出手段から入力した前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整することを特徴とする高周波電力増幅器。
【請求項１７】
信号生成パラメータに基づいて、増幅対象の入力信号からデジタル信号とアナログ信号とを生成し、
スイッチングアンプにより前記デジタル信号を増幅し、
リニアアンプにより前記アナログ信号を増幅し、
前記リニアアンプで増幅した信号の電流のＤＣレベルを検出し、
前記ＤＣレベルが実質的にゼロとなるように前記信号生成パラメータを調整する
ことを特徴とする増幅制御方法。
【国際調査報告】
2012046668.tif 000019
2012046668.tif 000020
2012046668.tif 000021
2012046668.tif 000022