(57)【要約】  雰囲気耐性が高く、かつ酸化物ＴＦＴの特性を劣化させない保護膜を提供する。基板１０の上面には、ゲート電極１１、ゲート絶縁膜１２、酸化物半導体膜からなるチャネル層１３、ソース電極１４ｓおよびドレイン電極１４ｄがこの順に積層された酸化物ＴＦＴが形成されており、酸化物ＴＦＴの上部には、酸化物ＴＦＴの特性変動を抑制するための保護膜１５が形成されている。保護膜１５は、低密度の酸窒化シリコン膜からなる下層保護膜１５Ｌと、高密度の酸窒化シリコン膜または窒化シリコン膜からなる上層保護膜１５Ｕとで構成されている。下層保護膜１５Ｌは、チャネル層１３の上部とその近傍の領域を覆うように形成され、その端部を含めた全体が上層保護膜１５Ｕによって覆われている。
2012063614.tif 000002
【特許請求の範囲】
【請求項１】
基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、
前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、
前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成された第１酸窒化シリコン膜と、前記基板の前記第１酸窒化シリコン膜よりも上部に形成され、前記第１酸窒化シリコン膜よりも膜密度が高い第２酸窒化シリコン膜または窒化シリコン膜とを含んだ多層膜からなることを特徴とする半導体装置。
【請求項２】
前記第１酸窒化シリコン膜は、膜密度が２．４５ｇ／ｃｍ３未満であり、前記第２酸窒化シリコン膜または窒化シリコン膜は、膜密度が２．４５ｇ／ｃｍ３以上であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１酸窒化シリコン膜は、膜中の窒素と酸素の総量に対する窒素の割合が３４ａｔｍ％未満であり、前記第２酸窒化シリコン膜は、膜中の窒素と酸素の総量に対する窒素の割合が３４ａｔｍ％以上であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１酸窒化シリコン膜は、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満であり、前記第２酸窒化シリコン膜は、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１酸窒化シリコン膜の膜厚は、２０ｎｍ以上であることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第１酸窒化シリコン膜は、その端部を含めた全体が前記第２酸窒化シリコン膜で覆われていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記ソース、ドレイン電極は、前記チャネル層よりも上層に配置され、前記第１酸窒化シリコン膜は、前記ソース、ドレイン電極よりも上層に配置され、前記第２酸窒化シリコン膜または前記窒化シリコン膜は、前記第１酸窒化シリコン膜よりも上層に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記第１酸窒化シリコン膜は、前記チャネル層よりも上層に配置され、前記ソース、ドレイン電極は、前記第１酸窒化シリコン膜よりも上層に配置され、前記第２酸窒化シリコン膜または前記窒化シリコン膜は、前記ソース、ドレイン電極よりも上層に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項９】
前記チャネル層は、前記ソース、ドレイン電極よりも上層に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項１０】
前記酸化物半導体膜は、Ｉｎ、Ｚｎ、Ｃｄ、Ａｌ、Ｇａ、Ｓｉ、Ｓｎ、Ｃｅ、Ｇｅ、Ｈｆのうち、いずれか一種以上の元素が酸素と結合した酸化物からなることを特徴とする請求項１記載の半導体装置。
【請求項１１】
基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、
前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、
前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成され、かつ膜の成長方向に沿って密度が連続的に増加する酸窒化シリコン膜で構成されていることを特徴とする半導体装置。
【請求項１２】
前記酸窒化シリコン膜は、前記チャネル層の上面と接する領域の膜密度が２．４５ｇ／ｃｍ３未満であり、最表面の膜密度が２．４５ｇ／ｃｍ３以上であることを特徴とする請求項１１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を有する半導体装置に関し、特に、酸化物半導体をチャネル層に用いた薄膜トランジスタの上部に雰囲気耐性の高い保護膜を形成した半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（以下、単にＴＦＴと言う）は、素子面積が小さく、省スペースであることから、携帯電話、ノートパソコン、ＰＤＡといった各種携帯電子装置における表示装置駆動用トランジスタとして使用されている。【０００３】
従来、ＴＦＴの大部分は、アモルファスシリコンや多結晶シリコンに代表されるシリコン系半導体により作製されていた。これは、従来の半導体装置の製造工程・製造技術を用いてＴＦＴを作製できるメリットがあるためである。【０００４】
しかしながら、従来の製造工程・製造技術を用いてＴＦＴを作製する場合は、処理温度が３５０℃以上になるため、利用できる基板材料に制約が生じる。特に、フレキシブルな樹脂基板は、耐熱温度が３５０℃以下のものが多いため、従来の製造工程・製造技術を用いてこれらの基板上にＴＦＴを形成することは困難である。【０００５】
そこで、最近では、金属酸化物からなる半導体（酸化物半導体）をチャネル層に用いたＴＦＴ（以下、単に酸化物ＴＦＴと言う）の研究開発が進められている。【０００６】
酸化物ＴＦＴは、低温で成膜が可能な金属酸化物でチャネル層を構成するので、フレキシブルな樹脂基板の上に回路を形成する際に用いるＴＦＴの有力候補の一つと考えられている。【０００７】
また、酸化物ＴＦＴは、アモルファスシリコンをチャネル層に用いた従来のＴＦＴに比べて大電流を流すことができるという利点も有している。さらに、多結晶シリコンをチャネル層に用いたＴＦＴに比べ、素子間のばらつきが小さいという利点も有している。【０００８】
しかしその反面、酸化物半導体は、シリコン系半導体に比べて雰囲気中の成分（水分、酸素など）に起因する特性の変動が大きいという問題点がある。そこで、酸化物ＴＦＴの特性変動を抑制するために、酸化物ＴＦＴの表面を雰囲気耐性の高い保護膜で覆う必要がある。雰囲気耐性の高い保護膜としては、量産性を考慮した場合、ＣＶＤ法あるいはスパッタリング法で堆積可能なシリコン系絶縁材料（ＳｉＯ、ＳｉＮ、ＳｉＯＮなど）を用いるのが理想的である。【０００９】
例えば特許文献１（特開２０１０−０７３８９４号公報）には、酸化物ＴＦＴを覆う保護膜として、酸化シリコン系絶縁膜（酸素透過膜）上に窒化シリコン系絶縁膜（酸素障害膜）を積層した２層絶縁膜が開示されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−０７３８９４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
上記特許文献１によれば、酸化物ＴＦＴは、チャネル層の酸素欠損に起因する特性の劣化が生じることがあり、その場合には、大気中または酸素を導入した雰囲気中で熱処理を行い、チャネル層に酸素を供給することによって特性を回復させる必要がある、とされている。【００１２】
ところが、チャネル層を覆う保護膜が酸素を通し難い絶縁膜（例えば窒化シリコン膜）で構成されている場合には、上記した熱処理を行ったとしても酸素がチャネル層にまで拡散しないので、特性が回復しない。他方、保護膜が酸素を通し易い絶縁膜（例えば酸化シリコン膜）で構成されている場合には、酸素がチャネル層にまで拡散するので、酸素欠損に起因する特性変動を回復させることができる。しかし、この場合は、酸素だけでなく水分などもチャネル層に拡散してしまうので、保護膜が本来の役割を果たさなくなってしまう。【００１３】
そこで、上記特許文献１では、酸化物ＴＦＴを覆う保護膜を酸化シリコン系絶縁膜（酸素透過膜）と窒化シリコン系絶縁膜（酸素障害膜）の２層構造とし、上記熱処理時に酸素透過膜の端部を通じて膜内に侵入した酸素をチャネル層に拡散させることで、酸素欠陥を補うようにしている。また、ＴＦＴの動作時には、酸素障害膜が障害となってチャネル層から外部への酸素の拡散が抑制されるので、酸素欠損を抑制することも可能となる。【００１４】
しかしながら、本発明者らが上記した２層構造の保護膜を有する酸化物ＴＦＴを高湿雰囲気中に長時間放置する試験を行ったところ、酸化物ＴＦＴの特性が劣化してしまった。これは、上層の保護膜が雰囲気耐性の高い窒化シリコン膜で構成されている場合でも、下層の保護膜が酸化シリコン膜で構成されている場合には、上層の保護膜を透過した微量の水分が下層の保護膜を透過して酸化物ＴＦＴに達し、酸化物ＴＦＴの特性を劣化させたためと推定される。また、上記保護膜の場合、下層の保護膜の端部が上層の保護膜で覆われておらず、この端部から下層の保護膜内に酸素が侵入できる構造になっているため、この端部から酸素と共に水分が浸入し易いことも一因と推定される。【００１５】
他方、酸化物ＴＦＴを覆う保護膜を雰囲気耐性の高い窒化シリコン膜のみで構成した場合には、チャネル層を構成する酸化物半導体の酸素が欠損し、チャネル層が導体化してしまうことも本発明者らの実験により明らかとなった。これは、窒化シリコン膜のような高密度な絶縁膜は、高いエネルギーで成膜を行う必要があるが、チャネル層の表面に窒化シリコン膜を直接堆積すると、チャネル層の表面が高エネルギーの粒子やプラズマに曝されて酸化物半導体が酸素欠損を引き起こすためである。【００１６】
本発明の目的は、雰囲気耐性が高く、しかも酸化物ＴＦＴの特性を劣化させることのない保護膜を提供することにある。【００１７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【００１８】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。【００１９】
本発明の好ましい一態様である半導体装置は、基板の上面に薄膜トランジスタが形成され、前記薄膜トランジスタの上部に保護膜が形成された半導体装置であって、
前記薄膜トランジスタは、前記基板の上面に形成されたゲート電極と、前記ゲート電極の上部に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上部に形成された酸化物半導体膜からなるチャネル層と、前記チャネル層に電気的に接続されたソース、ドレイン電極とを備え、
前記保護膜は、少なくとも一部が前記チャネル層の上面と接するように形成された第１酸窒化シリコン膜と、前記基板の前記第１酸窒化シリコン膜よりも上部に形成され、前記第１酸窒化シリコン膜よりも膜密度が高い第２酸窒化シリコン膜または窒化シリコン膜とを含んだ多層膜からなるものである。
【発明の効果】
【００２０】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。【００２１】
雰囲気耐性が高く、しかも酸化物ＴＦＴの特性を劣化させることのない保護膜を提供することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施の形態１である酸化物ＴＦＴを示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１のＢ−Ｂ線断面図である。
【図４】本発明の実施の形態１である酸化物ＴＦＴの製造方法を示す断面図である。
【図５】図４に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図６】図５に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図７】図６に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図８】図７に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図９】図８に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図１０】図９に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図１１】図１０に続く酸化物ＴＦＴの製造方法を示す断面図である。
【図１２】本発明の実施の形態１である酸化物ＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１３】比較例である酸化物ＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１４】比較例である酸化物ＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１５】比較例である酸化物ＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１６】比較例である酸化物ＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【図１７】本発明の実施の形態１の別例である酸化物ＴＦＴを示す平面図である。
【図１８】図１７のＣ−Ｃ線断面図である。
【図１９】図１７のＤ−Ｄ線断面図である。
【図２０】本発明の実施の形態２である酸化物ＴＦＴを示す平面図である。
【図２１】図２０のＥ−Ｅ線断面図である。
【図２２】図２０のＦ−Ｆ線断面図である。
【図２３】本発明の実施の形態３である酸化物ＴＦＴを示す平面図である。
【図２４】図２３のＧ−Ｇ線断面図である。
【図２５】図２３のＨ−Ｈ線断面図である。
【図２６】本発明の実施の形態４である酸化物ＴＦＴを示す断面図である。
【図２７】本発明の実施の形態４の別例である酸化物ＴＦＴを示す断面図である。
【図２８】本発明の薄膜トランジスタを使用したＲＦＩＤタグの概略構成を示す図である。
【図２９】本発明の薄膜トランジスタを使用した半導体装置のアレイ構成の一例を示す回路ブロック図である。
【図３０】図２９に示すアレイを適用したアクティブマトリクス型液晶表示装置の概略図である。
【発明を実施するための形態】
【００２３】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
【００２４】
（実施の形態１）
図１は、本実施の形態の酸化物ＴＦＴを示す平面図、図２は、図１のＡ−Ａ線断面図、図３は、図１のＢ−Ｂ線断面図である。
【００２５】
本実施の形態は、ボトムゲート／トップコンタクト型酸化物ＴＦＴに適用したものである。ここで、ボトムゲートとは、ゲート電極がチャネル層（酸化物半導体膜）よりも下層に配置された構造を意味し、トップコンタクトとは、ソース電極およびドレイン電極がチャネル層よりも上層に配置された構造を意味している。
【００２６】
図１〜図３に示すように、本実施の形態の酸化物ＴＦＴは、絶縁性の基板１０の上面にゲート電極１１、ゲート絶縁膜１２、チャネル層１３、ソース電極１４ｓおよびドレイン電極１４ｄをこの順に積層した構成になっている。そして、酸化物ＴＦＴの上部には、雰囲気中の成分（水分、酸素など）に起因する酸化物ＴＦＴの特性変動を抑制するための保護膜１５が形成されている。
【００２７】
上記保護膜１５は、下層保護膜１５Ｌの上部に上層保護膜１５Ｕを積層した２層の絶縁膜で構成されている。下層保護膜１５Ｌは、酸窒化シリコン（ＳｉＯＮ）膜で構成されており、上層保護膜１５Ｕは、下層保護膜１５Ｌを構成する酸窒化シリコン膜に比べて窒素の組成比が高い高密度の酸窒化シリコン膜、または酸窒化シリコン膜よりも高密度な膜である窒化シリコン（ＳｉＮ）膜で構成されている。
【００２８】
上記下層保護膜１５Ｌは、チャネル層１３の上部とその近傍の領域を覆うように形成されており、その一部はチャネル層１３の上面と直接接している。一方、上層保護膜１５Ｕは、基板１０の表面のほぼ全体を覆うように形成されている。従って、下層保護膜１５Ｌは、その端部を含めた全体が上層保護膜１５Ｕで覆われ、大気と接触しないようになっている。
【００２９】
上層保護膜１５Ｕの上部には、上層保護膜１５Ｕを貫通するコンタクトホール１６を通じてドレイン電極１４ｄに電気的に接続された上層配線１７が形成されている。図示は省略するが、上層保護膜１５Ｕの上部には、上層保護膜１５Ｕを貫通するコンタクトホールを通じてソース電極１４ｓに電気的に接続された上層配線も形成されている場合もある。
【００３０】
本実施の形態のボトムゲート／トップコンタクト型酸化物ＴＦＴは、以下の方法によって製造される。
【００３１】
まず、図４に示すように、絶縁性の基板１０を用意する。基板１０の材料としては、Ｓｉ（シリコン）、サファイア、石英、ガラス、フレキシブルなプラスチックフィルムなどを例示することができる。プラスチックフィルムの材料としては、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルイミド、ポリアクリレート、ポリイミド、ポリカーボネート、セルローストリアセテート、セルロースアセテートプロピオネートなどを例示することができる。また、必要に応じて上記した各種材料や金属フィルムの表面に絶縁コーティング層を設けたものを使用することもできる。
【００３２】
次に、図５に示すように、基板１０の上面に導電膜を堆積し、続いてこの導電膜をパターニングすることによって、ゲート電極１１を形成する。ゲート電極１１を構成する導電膜としては、Ｍｏ（モリブデン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ａｌ（アルミニウム）、Ｃｕ（銅）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ｔａ（タンタル）、Ａｇ（銀）、Ｃｏ（コバルト）、Ｚｎ、Ａｕ（金）、Ｐｔ（白金）などような金属の単層膜、これらの金属を含む合金膜、これらの金属の積層膜を例示することができる。また、ＩＴＯ（Ｉｎ−Ｓｎ−Ｏ：インジウム錫酸化物）、Ａｌ、Ｇａ、ＩｎまたはＢ（ボロン）などを添加したＺｎＯ（酸化亜鉛）のような導電性金属酸化物膜や、これらの導電性金属酸化物と前記金属との積層膜を使用することもできる。さらに、ＴｉＮ（窒化チタン）のような導電性金属窒化物の単層膜、導電性金属窒化物と前記金属との積層膜などを使用することもできる。
【００３３】
上記した各種導電膜は、ＣＶＤ法、スパッタリング法、蒸着法などにより堆積し、パターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。
【００３４】
次に、図６に示すように、上記ゲート電極１１が形成された基板１０の上面にゲート絶縁膜１２を形成する。
【００３５】
ゲート絶縁膜１２を構成する絶縁膜としては、酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、Ｙ２Ｏ３（酸化イットリウム）膜、ＨｆＯ２（酸化ハフニウム）膜、ＹＳＺ（イットリア安定化ジルコニア）膜、有機系高分子絶縁膜などを例示することができる。有機系高分子絶縁膜の材料としては、ポリイミド誘導体、ベンゾシクロブテン誘導体、フォトアクリル誘導体、ポリスチレン誘導体、ポリビニルフェノール誘導体、ポリエステル誘導体、ポリカーボネート誘導体、ポリエステル誘導体、ポリ酢酸ビニル誘導体、ポリウレタン誘導体、ポリスルフォン誘導体、アクリレート樹脂、アクリル樹脂、エポキシ樹脂、パリレンなどを例示することができる。また、これらの絶縁膜の堆積は、ＣＶＤ法、スパッタリング法、蒸着法、塗布法などにより行う。
【００３６】
次に、図７に示すように、上記ゲート絶縁膜１２の上部に酸化物半導体膜を堆積した後、この酸化物半導体膜をパターニングすることによって、チャネル層１３を形成する。チャネル層１３を構成する酸化物半導体としては、Ｉｎ、Ｚｎ、Ｃｄ（カドミウム）、Ａｌ、Ｇａ、Ｓｉ、Ｓｎ、Ｃｅ（セリウム）、Ｇｅ（ゲルマニウム）、Ｈｆのうち、いずれか一種以上の元素が酸素と結合した酸化物を例示することができる。
【００３７】
酸化物半導体膜の堆積は、スパッタリング法、ＣＶＤ法、パルスレーザーデポジション（Pulsed Laser Deposition：ＰＬＤ）法、塗布法、印刷法、共蒸着法などにより行い、その膜厚は５ｎｍ〜５０ｎｍ程度とする。また、酸化物半導体膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングにより行う。さらに、チャネル層１３を形成した後、必要に応じて不純物をドーピングしたり、基板１０にアニール処理を施したりしてもよい。
【００３８】
次に、図８に示すように、上記チャネル層１３の上部に導電膜を堆積した後、フォトレジスト膜をマスクに用いたドライエッチングまたはウェットエッチングでこの導電膜をパターニングすることにより、ソース電極１４ｓおよびドレイン電極１４ｄを形成する。導電膜としては、前述したゲート電極１１を構成する各種導電膜を例示することができる。また、導電膜の堆積は、電子ビーム蒸着法、スパッタリング法、ＣＶＤ法などにより行う。
【００３９】
次に、図９に示すように、ソース電極１４ｓおよびドレイン電極１４ｄの上部にＣＶＤ法またはスパッタリング法で酸窒化シリコン膜を堆積した後、この酸窒化シリコン膜をパターニングすることにより、チャネル層１３の上部とその近傍の領域を覆う下層保護膜１５Ｌを形成する。酸窒化シリコン膜のパターニングは、フォトレジスト膜をマスクに用いたドライエッチング、またはドライエッチングとウェットエッチングの組み合わせにより行う。
【００４０】
下層保護膜１５Ｌは、一例として膜密度が２．４５ｇ／ｃｍ３未満、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％未満、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満の酸窒化シリコン膜で構成する。また、下層保護膜１５Ｌを構成する酸窒化シリコン膜の膜厚は、高エネルギーの粒子やプラズマの侵入に起因するダメージを防ぐため、少なくとも２０ｎｍ以上とすることが好ましい。
【００４１】
次に、図１０に示すように、下層保護膜１５Ｌの上部にＣＶＤ法またはスパッタリング法で酸窒化シリコン膜または窒化シリコン膜を堆積することにより、基板１０の表面の全体を覆う上層保護膜１５Ｕを形成する。
【００４２】
上層保護膜１５Ｕは、一例として膜密度が２．４５ｇ／ｃｍ３以上、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％以上（１００ａｔｍ％のときが窒化シリコン膜）、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上の酸窒化シリコン膜または窒化シリコン膜で構成する。
【００４３】
なお、下層保護膜１５Ｌを形成する工程と上層保護膜１５Ｕを形成する工程との間に、必要に応じて加熱や光照射などの処理を加えてもよい。これは、製造途中の酸化物ＴＦＴにエネルギーを与え、チャネル層１３、下層保護膜１５Ｌ、およびそれらの界面から水分などの余剰物を除去するためである。
【００４４】
次に、図１１に示すように、フォトレジスト膜をマスクとして上層保護膜１５Ｕをドライエッチングすることにより、ドレイン電極１４ｄに達するコンタクトホール１６を形成する。図示は省略するが、このとき、必要に応じてソース電極１４ｓに達するコンタクトホールも同時に形成する。これらのコンタクトホール１６は、下層保護膜１５Ｌが形成されていない領域に配置し、コンタクトホール１６の側壁に下層保護膜１５Ｌが露出しないようにする。
【００４５】
その後、上層保護膜１５Ｕの上部に堆積した導電膜をパターニングして上層配線１７を形成することにより、図１〜図３に示した酸化物ＴＦＴが完成する。上層配線１７を構成する導電膜としては、ゲート電極１１を構成する導電膜として例示した金属膜や導電性金属酸化物膜、導電性金属窒化物膜を例示することができる。
【００４６】
図１２は、本実施の形態の酸化物ＴＦＴのＩｄ（ドレイン電流）−Ｖｇ（ゲート電圧）特性を示すグラフである。
【００４７】
ここでは、下層保護膜１５Ｌとして、膜密度＝２．４０ｇ／ｃｍ３、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）＝３１ａｔｍ％、膜中の水素濃度＝０．８×１０２２ａｔｍ／ｃｍ３、膜厚＝２０ｎｍの酸窒化シリコン膜を用いた。また、上層保護膜１５Ｕとして、膜密度＝２．４５ｇ／ｃｍ３、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）＝３４ａｔｍ％、膜中の水素濃度＝１．５×１０２２ａｔｍ／ｃｍ３の酸窒化シリコン膜を用いた。
【００４８】
膜密度の測定は、リガク製ＧＸＲ３００を用いたＸ線反射率測定により行い、膜中の窒素の割合は、Ｐｈｉｌｉｐｓ製ＰＷ２８００を用いた蛍光Ｘ線分析により測定した。また、膜中の水素濃度は、ＵＬＶＡＣ−ＰＨＩ製ＰＨＩ  ＡＤＥＰＴ−１０１０を用いた二次イオン質量分析法(ＳＩＭＳ：Secondary Ion Mass Spectrometry)により測定し、膜厚は、ファイブラボ製ＭＡＲＹ−１０２を用いた単波長エリプソメトリーまたは電子顕微鏡観察により測定した。
【００４９】
上記酸化物ＴＦＴを高湿環境で５００時間以上放置した後に特性を測定したところ、製造直後に測定した特性と同じであった。これにより、上記保護膜１５は、雰囲気耐性が十分に高いことが明らかとなった。
【００５０】
図１３〜図１６は、比較のために作製した酸化物ＴＦＴのＩｄ−Ｖｇ特性を示すグラフである。
【００５１】
図１３は、保護膜を１層の酸化シリコン膜のみで構成した酸化物ＴＦＴのＩｄ−Ｖｇ特性である。この場合、初期特性は良好であったが、高湿環境で２４時間放置したところ、酸化物ＴＦＴの特性が大きく劣化してしまった。すなわち、この保護膜は、雰囲気耐性が不十分であった。
【００５２】
図１４は、保護膜を特許文献１と同様の構成にした酸化物ＴＦＴのＩｄ−Ｖｇ特性である。すなわち、保護膜を酸化シリコン膜（下層保護膜）と窒化シリコン膜（上層保護膜）の２層構造とした場合のＩｄ−Ｖｇ特性である。
【００５３】
この場合、初期特性は、保護膜を１層の酸化シリコン膜のみで構成した酸化物ＴＦＴ（図１３）と同じく良好であったが、高湿環境に放置したところ、時間の経過と共に特性が劣化していった。この保護膜の雰囲気耐性は、１層の酸化シリコン膜のみで構成された保護膜よりも向上したが、まだ不十分であった。
【００５４】
図１５は、保護膜を１層の高密度酸窒化シリコン膜（図１２の上層保護膜１５Ｕと同一組成の酸窒化シリコン膜）のみで構成した酸化物ＴＦＴのＩｄ−Ｖｇ特性である。この場合は、酸窒化シリコン膜を成膜する際のエネルギーが高過ぎたため、保護膜を１層の窒化シリコン膜のみで構成した場合と同様、チャネル層１３を構成する酸化物半導体が酸素欠損を引き起し、チャネル層１３が導体化してしまった。
【００５５】
図１６は、保護膜を１層の低密度酸窒化シリコン膜（図１２の下層保護膜１５Ｌと同一組成の酸窒化シリコン膜）のみで構成した酸化物ＴＦＴのＩｄ−Ｖｇ特性である。図１３、図１４の場合と同様、初期特性は、良好であったが、高湿環境に放置したところ、時間の経過と共に特性が劣化していった。この保護膜の雰囲気耐性は、図１３、図１４の保護膜よりも向上したが、まだ不十分であった。
【００５６】
以上のことから、酸化物ＴＦＴの保護膜としては、低密度の酸窒化シリコン膜からなる下層保護膜１５Ｌと、高密度の酸窒化シリコン膜（窒化シリコン膜を含む）からなる上層保護膜１５Ｕとの積層構造が最適であり、これにより、酸化物ＴＦＴの雰囲気耐性を大幅に向上できることが判明した。
【００５７】
なお、図１〜図３に示した酸化物ＴＦＴの下層保護膜１５Ｌは、チャネル層１３の上部全体を覆う構成になっているが、図１７（平面図）、図１８（図１７のＣ−Ｃ線断面図）、図１９（図１７のＤ−Ｄ線断面図）に示すように、下層保護膜１５Ｌがチャネル層１３の上部の一部を覆う構成にしてもよい。
【００５８】
また、図１〜図３に示した酸化物ＴＦＴは、下層保護膜１５Ｌの上部に上層保護膜１５Ｕを積層した２層の絶縁膜で保護膜１５を構成しているが、３層以上の絶縁膜で保護膜１５を構成することもできる。
【００５９】
この場合は、チャネル層１３と接する最下層の保護膜を、膜密度が２．４５ｇ／ｃｍ３未満、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％未満、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満の酸窒化シリコン膜で構成する。また、最上層の保護膜を、密度が２．４５ｇ／ｃｍ３以上、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％以上、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上の酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記２層の保護膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い１層または複数層の酸窒化シリコン膜を挟み込めばよい。
【００６０】
（実施の形態２）
図２０は、本実施の形態の酸化物ＴＦＴを示す平面図、図２１は、図２０のＥ−Ｅ線断面図、図２２は、図２０のＦ−Ｆ線断面図である。
【００６１】
前記実施の形態１の酸化物ＴＦＴは、ソース電極１４ｓおよびドレイン電極１４ｄの上部に２層の絶縁膜（下層保護膜１５Ｌおよび上層保護膜１５Ｕ）を形成した。これに対し、本実施の形態の酸化物ＴＦＴは、２層の絶縁膜（下層保護膜１５Ｌおよび上層保護膜１５Ｕ）の間にソース電極１４ｓおよびドレイン電極１４ｄを挟み込んだ構成になっている。２層の絶縁膜（下層保護膜１５Ｌおよび上層保護膜１５Ｕ）の密度、膜中の窒素の割合、膜中の水素濃度は、前記実施の形態１と同じである。
【００６２】
本実施の形態の酸化物ＴＦＴを製造する場合は、まず、前記実施の形態１と同じ方法で基板１０の上面にゲート電極１１、ゲート絶縁膜１２、チャネル層１３をこの順に形成する。次に、チャネル層１３の上部に低密度の酸窒化シリコン膜を堆積した後、この酸窒化シリコン膜をエッチングして下層保護膜１５Ｌを形成する。
【００６３】
次に、下層保護膜１５Ｌの上部に導電膜を堆積した後、この導電膜をエッチングすることにより、ソース電極１４ｓおよびドレイン電極１４ｄを形成する。その後、ソース電極１４ｓおよびドレイン電極１４ｄの上部に高密度の酸窒化シリコン膜または窒化シリコン膜を堆積することによって、上層保護膜１５Ｕを形成する。
【００６４】
このように、ソース電極１４ｓおよびドレイン電極１４ｄの下層に下層保護膜１５Ｌを配置した場合は、ソース電極１４ｓおよびドレイン電極１４ｄを構成する導電膜をエッチングする際、チャネル層１３の表面が下層保護膜１５Ｌで覆われているので、チャネル層１３の表面がエッチングによるダメージを受けることがない。すなわち、下層保護膜１５Ｌがエッチングストッパ層として機能するので、チャネル層１３のダメージに起因する酸化物ＴＦＴの特性劣化を防ぐことができる。
【００６５】
また、本実施の形態によれば、低密度の酸窒化シリコン膜をドライエッチングして下層保護膜１５Ｌを形成する際、基板バイアスやプラズマパワーを上げることにより、ソース電極１４ｓまたはドレイン電極１４ｄと接する領域のチャネル層１３の酸素を欠損させて低抵抗化することができる。これにより、ソース電極１４ｓとチャネル層１３とのコンタクト抵抗、およびドレイン電極１４ｄとチャネル層１３とのコンタクト抵抗を下げることができるので、酸化物ＴＦＴの高性能化を図ることができる。
【００６６】
なお、本実施の形態においても、膜密度、膜中の窒素の割合、膜中の水素濃度が互いに異なる３層以上の酸窒化シリコン膜で保護膜１５を構成することができる。この場合も、最下層は、膜密度が最も低い酸窒化シリコン膜で構成し、最上層は、膜密度が最も高い酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記２層の酸窒化シリコン膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い１層または複数層の酸窒化シリコン膜を挟み込めばよい。
【００６７】
（実施の形態３）
図２３は、本実施の形態の酸化物ＴＦＴを示す平面図、図２４は、図２３のＧ−Ｇ線断面図、図２５は、図２３のＨ−Ｈ線断面図である。
【００６８】
本実施の形態は、ボトムゲート／ボトムコンタクト型酸化物ＴＦＴに適用したものである。ここで、ボトムコンタクトとは、ソース電極１４ｓおよびドレイン電極１４ｄがチャネル層１３よりも下層に配置された構造を意味している。
【００６９】
本実施の形態の酸化物ＴＦＴの製造方法は、ソース電極１４ｓおよびドレイン電極１４ｄを形成する工程とチャネル層１３を形成する工程の順番が逆になった以外は、前記実施の形態１と同一である。
【００７０】
本実施の形態によれば、ソース電極１４ｓおよびドレイン電極１４ｄを形成する際にチャネル層１３のダメージに配慮する必要がないので、ソース電極１４ｓおよびドレイン電極１４ｄを構成する導電膜の材料、成膜方法および加工方法の選択幅を広げることができる。
【００７１】
なお、本実施の形態においても、膜密度、膜中の窒素の割合、膜中の水素濃度が互いに異なる３層以上の酸窒化シリコン膜で保護膜１５を構成することができる。この場合も、最下層は、膜密度が最も低い酸窒化シリコン膜で構成し、最上層は、膜密度が最も高い酸窒化シリコン膜または窒化シリコン膜で構成する。そして、上記２層の酸窒化シリコン膜の間に、膜密度、膜中の窒素の割合、膜中の水素濃度が上記最下層の酸窒化シリコン膜よりも高く、かつ最上層の酸窒化シリコン膜よりも低い１層または複数層の酸窒化シリコン膜を挟み込めばよい。
【００７２】
（実施の形態４）
図２６は、本実施の形態の酸化物ＴＦＴを示す断面図である。前記実施の形態１〜３では、酸化物ＴＦＴを覆う保護膜１５を複数層の絶縁膜で構成したが、本実施の形態の保護膜１５Ｓは、膜の成長方向（基板１０の上面に垂直な方向）に沿って密度、窒素の割合、水素濃度が連続的に増加する１層の酸窒化シリコン膜で構成されている。
【００７３】
上記保護膜１５Ｓを構成する酸窒化シリコン膜は、チャネル層１３と接する領域の膜密度が２．４５ｇ／ｃｍ３未満、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％未満、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３未満となっており、大気と接する最表面の膜密度が２．４５ｇ／ｃｍ３以上、膜中の窒素の割合（Ｎ／Ｏ＋Ｎ）が３４ａｔｍ％以上、膜中の水素濃度が１．５×１０２２ａｔｍ／ｃｍ３以上となっている。また、保護膜１５Ｓの最表面付近は、実質的に酸素を含まない膜である窒化シリコン膜となっていてもよい。
【００７４】
上記のような酸窒化シリコン膜は、例えばモノシラン（ＳｉＨ４）＋アンモニア（ＮＨ３）＋Ｏ２からなる反応ガスを用いたＣＶＤ法で膜を堆積する際、Ｏ２ガスに対するアンモニアガスの割合を次第に高くすることによって形成することができる。また別の例では、モノシラン（ＳｉＨ４）＋窒素（Ｎ２）＋Ｏ２からなる反応ガスを用いたＣＶＤ法で膜を堆積する際に、Ｏ２ガスに対するＮ２ガスの割合を次第に高くすることによって形成することもできる。
【００７５】
膜密度が連続的に変化する酸窒化シリコン膜で構成された本実施の形態の保護膜１５Ｓは、膜密度が互いに異なる複数層の酸窒化シリコン膜で構成された前記実施の形態１〜３の保護膜１５に比べて応力の急激な変化を抑制できることから、膜の剥離などによる酸化物ＴＦＴの劣化を抑制することができる。
【００７６】
本実施の形態は、図２６に示したようなボトムゲート／トップコンタクト型酸化物ＴＦＴのみならず、図２７に示すようなボトムゲート／ボトムコンタクト型酸化物ＴＦＴにも適用できることは勿論である。
【００７７】
（実施の形態５）
図２８は、前記実施の形態１〜４で説明した本発明の酸化物ＴＦＴを使用してアンテナ共振回路２１、整流器２２、変調器２３、デジタル回路２４などを構成したＲＦＩＤタグ２０の概略構成を示している。
【００７８】
ＲＦＩＤタグ２０は、例えば１３．５６ＭＨｚの高周波を使って外部のリーダ／ライタ２５と無線で通信を行うことができるようになっている。また、酸化物ＴＦＴのチャネル層を構成する酸化物半導体（１３）は、透明材料であることから、ＩＣチップ内にほとんど透明な回路を形成することができる。
【００７９】
例えば、ＩＣチップの電極および配線をＩＴＯなどの透明導電膜で構成し、回路素子を本発明の酸化物ＴＦＴで構成することにより、例えば１３．５６ＭＨｚの高周波（ＲＦ）で送受信を行う透明な無線ＩＣタグを作製することができる。このような無線ＩＣタグは、従来のＲＦＩＤタグとは異なり、ＩＣチップやアンテナがほぼ透明であることから、フィルムやカードに取り付けた場合、フィルムやカードにあらかじめ印刷された意匠を損なうことがない。
【００８０】
（実施の形態６）
図２９は、前記実施の形態１〜４で説明した本発明の酸化物ＴＦＴを使用した半導体装置のアレイ構成の一例を示す回路ブロック図である。本実施の形態の半導体装置は、本発明の酸化物ＴＦＴを含む素子を基板３０上にアレイ状に配置した構成になっている。上記酸化物ＴＦＴをアレイ内の各素子のスイッチングトランジスタや駆動用トランジスタに用いることはもちろん、この酸化物ＴＦＴのゲート電極（１１）と接続されるゲート配線３１に信号を送るゲート線駆動回路３２や、この酸化物ＴＦＴのソース電極（１４ｓ）と接続されるデータ配線３３に信号を送るデータ線駆動回路３４を構成するトランジスタに用いてもよい。この場合、各素子の酸化物ＴＦＴとゲート線駆動回路３２あるいはデータ線駆動回路３４内の酸化物ＴＦＴを並行して形成することができる。
【００８１】
アクティブマトリクス型液晶表示装置に上述したアレイを適用する場合、各素子は、例えば、図３０に示すような構成になる。図中のｘ方向に延在するゲート配線３１に走査信号が供給されると、ＴＦＴ３５がオンし、このオンされたＴＦＴ３５を通して、図中のｙ方向に延在するデータ配線３３からの映像信号が画素電極３６に供給される。
【００８２】
なお、ゲート配線３１は、図中のｙ方向に並設され、データ配線３３は、図中のｘ方向に並設され、隣接する一対のゲート配線３１と隣接する一対のデータ配線３３とで囲まれた領域（画素領域）に画素電極３６が配置されている。この場合、例えば、データ配線３３がソース電極と電気的に接続され、画素電極３６がドレイン電極と電気的に接続される。あるいは、データ配線３３がソース電極を兼ねてもよい。また、液晶表示装置に限らず、有機ＥＬ表示装置などに上述したアレイを適用してもよい。この場合、画素回路を構成するトランジスタに酸化物ＴＦＴを適用する。さらには、上述したアレイを記憶素子に適用し、選択トランジスタに酸化物ＴＦＴを適用してもよい。
【００８３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【００８４】
本発明は、酸化物ＴＦＴを有する半導体装置に適用することができる。
【符号の説明】
【００８５】
１０  基板
１１  ゲート電極
１２  ゲート絶縁膜
１３  チャネル層
１４ｄ  ドレイン電極
１４ｓ  ソース電極
１５、１５Ｓ  保護膜
１５Ｌ  下層保護膜
１５Ｕ  上層保護膜
１６  コンタクトホール
１７  上層配線
２０  ＲＦＩＤタグ
２１  アンテナ共振回路
２２  整流器
２３  変調器
２４  デジタル回路
２５  リーダ／ライタ
３０  基板
３１  ゲート配線
３２  ゲート線駆動回路
３３  データ配線
３４  データ線駆動回路
３５  ＴＦＴ
３６  画素電極
【図１】
2012063614.tif 000003
【図２】
2012063614.tif 000004
【図３】
2012063614.tif 000005
【図４】
2012063614.tif 000006
【図５】
2012063614.tif 000007
【図６】
2012063614.tif 000008
【図７】
2012063614.tif 000009
【図８】
2012063614.tif 000010
【図９】
2012063614.tif 000011
【図１０】
2012063614.tif 000012
【図１１】
2012063614.tif 000013
【図１２】
2012063614.tif 000014
【図１３】
2012063614.tif 000015
【図１４】
2012063614.tif 000016
【図１５】
2012063614.tif 000017
【図１６】
2012063614.tif 000018
【図１７】
2012063614.tif 000019
【図１８】
2012063614.tif 000020
【図１９】
2012063614.tif 000021
【図２０】
2012063614.tif 000022
【図２１】
2012063614.tif 000023
【図２２】
2012063614.tif 000024
【図２３】
2012063614.tif 000025
【図２４】
2012063614.tif 000026
【図２５】
2012063614.tif 000027
【図２６】
2012063614.tif 000028
【図２７】
2012063614.tif 000029
【図２８】
2012063614.tif 000030
【図２９】
2012063614.tif 000031
【図３０】
2012063614.tif 000032
【国際調査報告】
2012063614.tif 000033
2012063614.tif 000034
2012063614.tif 000035
2012063614.tif 000036