(57)【要約】  スイッチング電源回路（１０１）は、第２の二次巻線（Ns2）の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路を備え、第２の二次巻線（Ns2）に接続されている第２整流回路（CR2）およびキャパシタ（Co2）によって第２整流平滑回路が構成されている。第２スイッチング制御回路（CNT2）は、第２の二次巻線（Ns2）に発生する交流巻線電圧で動作し、整流スイッチ素子（Qs）の制御端子に接続されたスイッチ手段（Tr）を動作させる時定数回路（PC,Ct）と、第２出力電圧Vo2を検出して時定数回路へ帰還する第２帰還回路（FB2）とを備えている。これにより、第２出力部の出力電圧の高精度化を維持しつつ二次側のスイッチ制御回路の簡素化およびそれにともなう小型軽量化を図る。
2012073706.tif 000002
【特許請求の範囲】
【請求項１】
一次巻線、第１の二次巻線および第２の二次巻線を備えたトランスと、前記一次巻線に直列接続された主スイッチング素子と、前記第１の二次巻線の出力を整流平滑して第１出力電圧を発生する第１整流平滑回路と、前記第２の二次巻線の出力を整流平滑して第２出力電圧を発生する第２整流平滑回路と、前記第１出力電圧に応じた帰還信号を発生する第１帰還回路と、前記帰還信号に基づいて前記主スイッチング素子を制御するとともに前記第１出力電圧を安定させる第１スイッチング制御回路と、を備えたスイッチング電源回路において、
前記第２整流平滑回路は第２整流回路を備え、
前記第２整流回路は、整流スイッチ素子と、前記整流スイッチ素子を制御する第２スイッチング制御回路とを備え、
前記第２スイッチング制御回路は、前記トランスに設けられた第２の二次巻線または前記トランスに設けられた駆動巻線に発生する交流巻線電圧で動作し、前記整流スイッチ素子の制御端子に接続されたスイッチ手段を動作させる時定数回路と、前記第２出力電圧を検出して前記時定数回路へ帰還する第２帰還回路とを備えた、スイッチング電源回路。
【請求項２】
前記第２整流回路は、自身を通って流れるパルス電流のパルス数を単位時間あたりにおいて制御することにより、前記第２出力電圧を安定させることを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
前記時定数回路は、前記第２帰還回路の出力によってインピーダンスが変化する可変インピーダンス素子と、この可変インピーダンス素子を介して充電され、前記スイッチ手段へ制御電圧を与えるキャパシタとを含む、請求項１または２に記載のスイッチング電源回路。
【請求項４】
前記交流巻線電圧を発生する巻線は前記第２の二次巻線であり、
前記交流巻線電圧が負電圧となる期間に前記第２出力電圧からの電荷の供給により充電し、前記交流巻線電圧が正電圧となる期間に放電するブートキャパシタを備えた、請求項１〜３のいずれかに記載のスイッチング電源回路。
【請求項５】
前記第２スイッチング制御回路は、前記第２出力電圧を整流して前記ブートキャパシタに電荷を供給するブートダイオードを備える、請求項１〜４のいずれかに記載のスイッチング電源回路。
【請求項６】
前記ブートダイオードとして、前記第２出力電圧と前記整流スイッチ素子の制御端子との間に接続されたダイオードを備える、請求項５に記載のスイッチング電源回路。
【請求項７】
前記ブートダイオードはツェナーダイオードである請求項６に記載のスイッチング電源回路。
【請求項８】
前記第２スイッチング制御回路は、前記ブートキャパシタから前記整流スイッチ素子の制御端子までの経路に、前記ブートキャパシタの電荷の放電時定数を定めて、前記整流スイッチ素子のターンオンを遅延させるターンオン遅延回路を備え、
前記ターンオン遅延回路は、キャパシタと抵抗との直列回路で構成された、請求項１〜７のいずれかに記載のスイッチング電源回路。
【請求項９】
前記第２スイッチング制御回路は、前記スイッチ手段の導通状態を保持するための電流を供給するキャパシタと、このキャパシタに前記ブートキャパシタから電荷を整流して供給するダイオードを備える、請求項１〜８のいずれかに記載のスイッチング電源回路。
【請求項１０】
前記交流巻線電圧を発生する巻線は、前記トランスに設けられた駆動巻線である、請求項１〜９のいずれかに記載のスイッチング電源回路。
【請求項１１】
前記第２スイッチング制御回路は、前記スイッチ手段の導通状態を保持するための電流を供給するキャパシタと、このキャパシタに前記駆動巻線から電荷を整流して供給するダイオードを備える、請求項１〜１０のいずれかに記載のスイッチング電源回路。
【請求項１２】
前記スイッチ手段は、小信号用トランジスタで構成される、請求項１〜１１のいずれかに記載のスイッチング電源回路。
【請求項１３】
前記小信号用トランジスタの制御端子に過大な負電圧が印加されるのを防止するために逆並列ダイオードが接続された、請求項１〜１２のいずれかに記載のスイッチング電源回路。
【請求項１４】
前記スイッチ手段は、小信号用のトランジスタとトランジスタとの２段のトランジスタで構成される、請求項１〜１３のいずれかに記載のスイッチング電源回路。
【請求項１５】
前記第２スイッチング制御回路は、前記第２出力電圧が印加される負荷の電流が所定値より小さい状態で、前記交流巻線電圧の正電圧の期間内で前記整流スイッチ素子をターンオフさせ、前記負荷の電流が前記所定値を超える状態で、前記交流巻線電圧の正電圧の期間に前記整流スイッチ素子をオンさせるかオフ状態を維持するかの制御を行う、請求項１〜１４のいずれかに記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の出力部からそれぞれ電圧を出力するスイッチング電源回路に関し、特に、第１出力部の出力電圧に応じて一次側をフィードバック制御するフィードバック回路以外に第２出力部の出力電圧を安定化する回路を備えたスイッチング電源回路に関するものである。
【背景技術】
【０００２】
複数の出力部からそれぞれ電圧を出力するスイッチング電源回路が特許文献１〜３に開示されている。何れの特許文献も整流された電圧または整流平滑された電圧を入力して、コンバータの第１出力（主出力）とは別に第２出力（副出力）電圧を発生し、この第２出力電圧に応じて第２出力側のスイッチング素子を制御することにより第２出力電圧を調整するように構成されている。【０００３】
特許文献１に開示されたスイッチング電源回路は、トランスの一次側から二次側に電力を供給する期間が電流共振用コンデンサとトランスの漏洩インダクタンスで決まる共振周波数により決定される（特許文献１の段落［００３４］）。また、第２の出力ラインには、出力制御用スイッチング素子およびそのオン・オフのパルス幅を制御する出力制御回路が設けられている（特許文献１の段落［００２８］）。【０００４】
図１（Ａ）は特許文献１に示されているスイッチング電源回路の概略図、図１（Ｂ）は出力制御回路の内部のブロック図である。このスイッチング電源回路は、第２の整流平滑回路(17)を構成する第２の出力整流ダイオード(15)のカソードと第２の出力平滑コンデンサ(16)との間に出力制御用ＭＯＳ-ＦＥＴ(40)を接続し、第２の直流出力端子(18,19)と出力制御用ＭＯＳ-ＦＥＴ(40)のゲートとの間に第２の出力平滑コンデンサ(16)の電圧に基づいて出力制御用ＭＯＳ-ＦＥＴ(40)のオン・オフを制御する出力制御回路(41)を設けたものである。出力制御用ＭＯＳ-ＦＥＴ(40)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間に同期して且つ同一のスイッチング周波数でオン・オフ動作される。また、主制御回路(14)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン期間を固定すると共に、第１の整流平滑回路(9)の出力電圧Vo1に基づいて第２の主ＭＯＳ-ＦＥＴ(2)のオン期間を変化させることにより、第１の主ＭＯＳ-ＦＥＴ(1)のオン・デューティを制御する。【０００５】
図１（Ｂ）に示すように、出力制御回路(41)は、第１の主ＭＯＳ-ＦＥＴ(1)のオン時にトランス(5)の第２の二次巻線(5c)に発生する電圧Vt22を検出する電圧変動検出回路(42)と、第２の出力平滑コンデンサ(16)の電圧Vo2を検出してその検出電圧と第２の出力電圧値を規定する基準電圧との誤差信号Ve2を出力する第２の出力電圧検出回路(43)と、電圧変動検出回路(42)の検出信号Vtdにより駆動され且つ第２の出力電圧検出回路(43)の誤差信号Ve2に基づいて制御されるデューティ比を有するパルス列信号Vptを出力するＰＷＭ制御回路(44)と、電圧変動検出回路(42)の検出信号Vtdによりセットされ且つＰＷＭ制御回路(44)のパルス列信号VptによりリセットされるＲＳフリップフロップ(45)と、ＲＳフリップフロップ(45)の出力信号により出力制御用ＭＯＳ-ＦＥＴ(40)のゲートに作動信号Vs2を付与する駆動回路(46)とから構成される。【０００６】
この構成により、第２出力電圧Vo2に応じて出力制御用ＭＯＳ-ＦＥＴ(40)がＰＷＭ制御され、第２出力電圧Vo2が安定化される。【０００７】
特許文献２に開示されたスイッチング電源回路は、パルス列のデューティサイクルを制御する二次側制御手段を備えた周波数変調器により、第１出力電圧を制御するものであり、パルス電圧波の数を間引いて第２出力電圧を制御するように構成されている。【０００８】
特許文献３に開示されたスイッチング電源回路は、メインのフィードバックを行っている出力系以外の出力系のトランスの二次巻線出力にスイッチ回路を設け、さらに出力電圧を検出し、パルス幅制御回路でパルス信号を発生させてこのパルス信号をメインのフィードバックを行っている出力系のパルス制御信号と同期させることにより、メインのフィードバックを行っている出力系以外の出力系のトランスの二次巻線出力のＯＮ幅を制御し、出力電圧を安定化するようにしたものである。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】国際公開ＷＯ２００６／０６１９２４号
【特許文献２】特開平３−７０６２号公報
【特許文献３】特開２０００−２１７３５６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
特許文献１〜３に開示されているスイッチング電源回路においては、次のような解決すべき課題があった。
二次側のスイッチング制御回路をロジック回路で構成した場合、
・ロジック回路を動作させるための直流電源電圧が必要である。
・コンバータの主スイッチング素子のスイッチング周波数に同期して動作させるための同期回路が必要である。
・デューティ比を有するパルス列信号を出力するＰＷＭ制御回路が必要である。
これらにより電源装置は複雑化し小型軽量化の妨げになる。【００１１】
そこで本発明は、第２出力部の出力電圧の高精度化を維持しつつ二次側のスイッチ制御回路の簡素化およびそれにともなう小型軽量化を図ったスイッチング電源回路を提供することを目的としている。
【課題を解決するための手段】
【００１２】
本発明のスイッチング電源回路の構成は特許請求の範囲に記載のとおりである。典型的には次のように構成される。【００１３】
請求項１に係るスイッチング電源回路は、一次巻線Np、第１の二次巻線Ns1および第２の二次巻線Ns2を備えたトランスと、前記一次巻線Npに直列接続された主スイッチング素子Q1と、前記第１の二次巻線Ns1の出力を整流平滑して第１出力電圧Vo1を発生する第１整流平滑回路と、前記第２の二次巻線Ns2の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路と、前記第１出力電圧Vo1に応じた帰還信号を発生する第１帰還回路FB1と、前記帰還信号に基づいて前記主スイッチング素子Q1を制御するとともに前記第１出力電圧Vo1を安定させる第１スイッチング制御回路CNT1と、を備えたスイッチング電源回路において、
前記第２整流平滑回路は第２整流回路CR2を備え、
前記第２整流回路CR2は、整流スイッチ素子Qsと、前記整流スイッチ素子Qsを制御する第２スイッチング制御回路CNT2とを備え、
前記第２スイッチング制御回路CNT2は、前記トランスに設けられた第２の二次巻線Ns2または前記トランスに設けられた駆動巻線Nbに発生する交流巻線電圧で動作し、前記整流スイッチ素子Qsの制御端子に接続されたスイッチ手段Trを動作させる時定数回路(PC,Ct)と、前記第２出力電圧Vo2を検出して前記時定数回路へ帰還する第２帰還回路FB2とを備える。【００１４】
この構成により、次の効果を奏する。
(a)第２スイッチ制御回路CNT2は、トランスに設けられた第２の二次巻線Ns2またはトランスに設けられた駆動巻線Nbに発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するので、第２スイッチ制御回路CNT2を動作させるための直流電源電圧が不要である。【００１５】
また、主スイッチング素子Q1のスイッチング周波数に同期して動作させるための同期回路が不要である。【００１６】
(b)交流巻線電圧で動作する時定数回路を用いることで、パルス列信号を出力するＰＷＭ制御のロジック回路が不要である。【００１７】
(c)整流スイッチ素子Qsの制御により第２出力電圧Vo2は高精度な電圧となり、複数の出力電圧を高精度に制御することができる。【００１８】
(d)整流スイッチ素子Qsは、スイッチング周波数に同期して動作させることにより、複数の周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制することができる。【００１９】
請求項４に係るスイッチング電源回路は、前記交流巻線電圧を発生する巻線が前記第２の二次巻線Ns2であり、前記交流巻線電圧が負電圧となる期間に前記第２出力電圧Vo2からの電荷の供給により充電され、前記交流巻線電圧が正電圧となる期間に放電されるブートキャパシタCbを備える。この構成により、トランスに特別な駆動巻線を設ける必要がなく、トランスを小型軽量化ができる。【００２０】
請求項５に係るスイッチング電源回路は、前記第２スイッチング制御回路CNT2が、前記第２出力電圧Vo2を整流して前記ブートキャパシタCbに電荷を供給するブートダイオードDbを備える。この構成により、ブートダイオードDbを介して電荷を供給してキャパシタCbを充電することで、充電経路のインピーダンスを小さくすることができ、充電スピードを速くすることができる。【００２１】
請求項８に係るスイッチング電源回路は、前記第２スイッチング制御回路CNT2が、前記ブートキャパシタCbから前記整流スイッチ素子Qsの制御端子までの経路に、前記ブートキャパシタCbの電荷の放電時定数を定めて前記整流スイッチ素子Qsのターンオンを遅延させるターンオン遅延回路を備え、前記ターンオン遅延回路がキャパシタCgと抵抗Rgとの直列回路で構成されている。【００２２】
この構成により、ターンオン遅延回路による遅延量を定めることで適切なタイミングで整流スイッチ素子Qsをターンオンさせることができ、ＺＣＳ（ゼロ電流スイッチ）動作によりスイッチング損失を低減できる。【００２３】
請求項９に係るスイッチング電源回路は、前記第２スイッチング制御回路CNT2が、前記スイッチ手段Trの導通状態を保持するための電流を供給するキャパシタCeと、このキャパシタCeに前記ブートキャパシタCbから電荷を整流して供給するダイオードDpを備える。【００２４】
この構成により、ダイオードDpを介して電荷を供給してキャパシタCeを充電することで、充電経路のインピーダンスを小さくすることができ、充電スピードを速くできる。【００２５】
請求項１０に係るスイッチング電源回路は、前記交流巻線電圧を発生する巻線が、前記トランスに設けられた駆動巻線Nbである。この構成により、第２スイッチング制御回路CNT2を動作させるための直流電源電圧が不要となる。【００２６】
請求項１１に係るスイッチング電源回路は、前記第２スイッチング制御回路CNT2が、前記スイッチ手段Trの導通状態を保持するための電流を供給するキャパシタCeと、このキャパシタCeに前記駆動巻線Nbから電荷を整流して供給するダイオードDpを備える。【００２７】
この構成により、ダイオードDpを介して電荷を供給してキャパシタCeを充電することで、充電経路のインピーダンスを小さくすることができ、充電スピードを速くできる。【００２８】
請求項１５に係るスイッチング電源回路は、前記第２スイッチング制御回路CNT2は、前記第２出力電圧Vo2が印加される負荷の電流が所定値より小さい（軽負荷）状態で、前記交流巻線電圧の正電圧の期間内で前記整流スイッチ素子Qsをターンオフさせ、前記負荷の電流が前記所定値を超える（重負荷）状態で、前記交流巻線電圧の正電圧の期間に前記整流スイッチ素子Qsをオンさせるかオフ状態を維持するかの制御を行う。【００２９】
この構成により、軽負荷では整流スイッチ素子Qsの導通時間が制御されて出力電圧Vo2の電圧上昇が抑制され、重負荷では整流スイッチ素子Qsのターンオフがゼロ電流で行われるので（ＺＣＳ動作により）スイッチング損失の発生が抑制される。
【発明の効果】
【００３０】
本発明によれば、第２出力部の出力電圧の高精度化が維持されつつ回路構成が簡素化された小型低コストなスイッチング電源回路が構成できる。
【図面の簡単な説明】
【００３１】
【図１】図１（Ａ）は特許文献１に示されているスイッチング電源回路の概略図、図１（Ｂ）は出力制御回路の内部のブロック図である。
【図２】図２（Ａ）、図２（Ｂ）は第１の実施形態に係るスイッチング電源回路１０１の回路図である。
【図３】図３はスイッチング電源回路１０１の動作を示す主要な波形図である。
【図４】図４は第２の実施形態に係るスイッチング電源回路１０２の主要部の回路図である。
【図５】図５は第３の実施形態に係るスイッチング電源回路１０３の主要部の回路図である。
【図６】図６は第４の実施形態に係るスイッチング電源回路１０４の回路図である。
【発明を実施するための形態】
【００３２】
《第１の実施形態》
図２（Ａ）、図２（Ｂ）は第１の実施形態に係るスイッチング電源回路１０１の回路図である。図３はスイッチング電源回路１０１の動作を示す主要な波形図である。
【００３３】
スイッチング電源回路１０１は、一次巻線Np、第１の二次巻線Ns1および第２の二次巻線Ns2を備えたトランスTと、一次巻線Npに直列接続された第１スイッチング素子（特許請求の範囲に記載の主スイッチング素子）Q1と、一次巻線Npとともに閉ループを構成する位置に接続された第２スイッチング素子Q2と、第１スイッチング素子Q1と第２スイッチング素子Q2とを短いデッドタイムを挟んで交互にオン・オフする第１スイッチング制御回路CNT1と、第１帰還回路FB1を備えている。トランスTの一次側には、一次巻線Npに対して直列に共振インダクタLrおよび共振キャパシタCrを備えている。この共振インダクタLrと共振キャパシタCrとによって共振回路を構成している。
【００３４】
また、スイッチング電源回路１０１は、第１の二次巻線Ns1の出力を整流平滑して第１出力電圧Vo1を発生する第１整流平滑回路と、第２の二次巻線Ns2の出力を整流平滑して第２出力電圧Vo2を発生する第２整流平滑回路を備えている。第１の二次巻線Ns1に接続されているダイオードDs1およびキャパシタCo1によって第１整流平滑回路が構成されている。また、第２の二次巻線Ns2に接続されている第２整流回路CR2およびキャパシタCo2によって第２整流平滑回路が構成されている。第２整流回路CR2は整流スイッチ素子Qs、この整流スイッチ素子Qsを制御する第２スイッチング制御回路CNT2および帰還回路FB2を備えている。また、前記第２整流回路CR2は、整流スイッチ素子Qsに対して直列接続され、第２の二次巻線Ns2の電圧を順方向に流すダイオードDs2を備えている。
【００３５】
図２（Ａ）に示したスイッチング電源回路１０１の作用は次のとおりである。
第１スイッチング素子Q1および第２スイッチング素子Q2は第１スイッチング制御回路CNT1の制御により短いデッドタイムを挟んで交互にオン・オフされる。この時のスイッチング周波数は共振インダクタLrと共振キャパシタCrによる共振周波数に等しいかほぼ等しい。
【００３６】
第１スイッチング素子Q1がターンオフすると第１の二次巻線Ns1に逆極性の電圧が発生し、ダイオードDs1がオンし、キャパシタCo1で平滑されて、第１出力電圧Vo1が供給される。
【００３７】
第１帰還回路FB1は第１出力電圧Vo1と基準電圧との比較により生成した信号を第１スイッチング制御回路CNT1へ負帰還する。この制御により、第１出力電圧Vo1が印加される負荷に流れる負荷電流に関わらず、また入力電源Viの電圧変動に関わらず、第１出力電圧Vo1は所定電圧に保たれる。
【００３８】
一方、第１スイッチング素子Q1がターンオフすると第２の二次巻線Ns2にも逆極性の電圧が発生する。この電圧が第２整流回路CR2で整流され、キャパシタCo2により平滑されて、第２出力電圧Vo2が供給される。このように第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにはパルス電流が流れる。
【００３９】
第２帰還回路FB2は第２出力電圧Vo2と基準電圧との比較により生成した信号を第２スイッチング制御回路CNT2へ負帰還する。第２帰還回路FB2および第２スイッチング制御回路CNT2による動作は次のとおりである。
【００４０】
出力電圧Vo2が基準電圧よりも低いときは、整流スイッチ素子Qsが導通状態となっていて、第２整流回路CR2は導通し、キャパシタCo2で平滑されて出力電圧Vo2が供給される。整流スイッチ素子Qsが導通状態であるため、第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsに流れるパルス電流は制限されない。出力電圧Vo2が基準電圧よりも高いときは、整流スイッチ素子Qsが非導通状態となっていて、第２整流回路CR2は非導通となり、第１スイッチング素子Q1のオフ期間において整流スイッチ素子Qsにパルス電流は流れない。このように整流スイッチ素子Qsの導通／非導通は第２出力電圧Vo2の電圧情報に基づいて制御される。
【００４１】
また、ダイオードDs2に流れる電流が逆方向電流となると、ダイオードDs2が逆バイアスになることによって電流が遮断された後、整流スイッチ素子Qsは非導通となる。
【００４２】
更に、トランスTに発生する電圧で整流スイッチ素子Qsが動作するため、第１スイッチング素子Q1および第２スイッチング素子Q2のスイッチング周波数に同期して整流スイッチ素子Qsが動作する。
【００４３】
図２（Ｂ）は図２（Ａ）に示した第２整流回路CR2の具体的な回路構成を示す図である。この第２整流回路CR2内の第２帰還回路FB2、ダイオードDs2および整流スイッチ素子Qs以外の回路が、図２（Ａ）中の第２スイッチング制御回路CNT2である。
【００４４】
図２（Ｂ）において、第２整流回路CR2内の第２帰還回路FB2の出力部にはフォトカプラの受光素子PC（フォトトランジスタ）と対をなす発光素子を備えている。第２整流回路CR2内にはブートキャパシタCbが備えられている。第２整流回路CR2内において受光素子PC、抵抗RtおよびキャパシタCtにより時定数回路が構成されている。受光素子PC（フォトトランジスタ）と抵抗Rtとによって可変インピーダンス回路が構成されている。また、キャパシタCgおよび抵抗Rg，Rg2，Rgsによってターンオン遅延回路が構成されている。
【００４５】
第２の二次巻線Ns2に発生する交流巻線電圧が負電圧となる期間に、第２出力電圧Vo2からの供給によりブートキャパシタCbに電荷が充電され、交流巻線電圧が正電圧となる期間に、ブートキャパシタCbの電荷が放電される。
【００４６】
前記キャパシタCtの電圧は小信号トランジスタ（特許請求の範囲に記載のスイッチ手段）Trに印加され、このトランジスタTrによって整流スイッチ素子Qsのゲート電位が制御される。
【００４７】
また、ダイオードDbeと受光素子PC（フォトトランジスタ）との直列回路に対してキャパシタCeが並列に接続されている。このキャパシタCeは小信号トランジスタTrのオン状態を保持するための保持電流を供給する直流電圧源として作用する。
【００４８】
前記ダイオードDbeはキャパシタCtに逆電圧の充電を防止する。ツェナーダイオードDzは整流スイッチ素子Qsのゲート電位を制限して整流スイッチ素子Qsの破壊を防止する。
【００４９】
図２（Ｂ）に示したスイッチング電源回路１０１の動作は次のとおりである。
(1)  ［第１スイッチング素子Q1のオン期間］
第２整流回路CR2は非導通の状態となる。第２出力電圧Vo2は、ツェナーダイオードDz、抵抗Rg、抵抗Rg2とおよびCgを介してブートキャパシタCbを充電する。
【００５０】
(2)  ［第２スイッチング素子Q2のオン期間（第２出力電圧Vo2が所定電圧より低く、第２整流回路CR2が導通の場合）］
この期間は、時定数回路の可変インピーダンス回路の値に応じて以下の三つの場合がある。
【００５１】
(2-1)  第２スイッチング素子Q2のオン期間中に整流スイッチ素子Qsがターンオフする場合（軽負荷時）、
第１スイッチング素子Q1がターンオフすると第２の二次巻線Ns2の電圧は反転し、第２スイッチング素子Q2がターンオンする。
【００５２】
ブートキャパシタCbの電圧（分圧電圧）は、抵抗Rg2、Cgおよび抵抗Rgを介して整流スイッチ素子Qsのゲート・ソース間に与えられ、整流スイッチ素子Qsはターンオンする。
このとき、ブートキャパシタCbの電荷により受光素子PCと抵抗Rtを介してキャパシタCtは充電される。
【００５３】
キャパシタCtの両端がトランジスタTrの閾値電圧（約0.6V）に達するとトランジスタTrはオンする。トランジスタTrがオンすると整流スイッチ素子Qsはターンオフする。
【００５４】
第２の二次巻線Ns2の電圧が反転し、ダイオードDs2に逆電圧が印加されると、第２整流回路CR2は非導通となって、第１スイッチング素子Q1がターンオンする。
【００５５】
(2-2)  第２スイッチング素子Q2のオン期間中に整流スイッチ素子Qsがオン状態を維持する場合、
第１スイッチング素子Q1がターンオフすると第２の二次巻線Ns2の電圧は反転し、第２スイッチング素子Q2がターンオンする。
【００５６】
ブートキャパシタCbの電圧（分圧電圧）は、抵抗Rg2、キャパシタCgおよび抵抗Rgを介して、整流スイッチ素子Qsのゲート・ソース間に与えられ、整流スイッチ素子Qsはターンオンする。整流スイッチ素子Qsが導通している期間において、整流スイッチ素子Qsにはパルス電流が制限されずに流れる。
このとき、ブートキャパシタCbの電荷により受光素子PCと抵抗Rtを介してキャパシタCtは充電される。
キャパシタCtの両端がトランジスタTrの閾値電圧（約0.6V）に達するまでにダイオードDs2に逆電圧が印加されると、第２整流回路CR2は非導通となる。
【００５７】
第２の二次巻線Ns2の電圧が反転し、ダイオードDs2に逆電圧が印加されると、第２整流回路CR2は非導通となって、第１スイッチング素子Q1がターンオンする。
【００５８】
(2-3)  第２スイッチング素子Q2のオン期間中に整流スイッチ素子Qsがオフ状態を維持する場合、
第１スイッチング素子Q1がターンオフすると第２の二次巻線Ns2の電圧は反転し、第２スイッチング素子Q2がターンオンする。
【００５９】
ブートキャパシタCbの電圧は、抵抗Rg2、キャパシタCgおよび抵抗Rgを介して、整流スイッチ素子Qsのゲート・ソース間に電圧を与えるときにトランジスタTrがオン状態となっている場合は、整流スイッチ素子Qsはオフ状態を維持する。整流スイッチ素子Qsが非導通であるため、整流スイッチ素子Qsにパルス電流は流れない。
【００６０】
第２の二次巻線Ns2の電圧が反転し、ダイオードDs2に逆電圧が印加されると、第２整流回路CR2は非導通となって、第１スイッチング素子Q1がターンオンする。
上記(1)と(2)｛(2-1),(2-2),(2-3)のいずれか｝の動作を繰り返す。
【００６１】
第２出力電圧Vo2が印加される負荷の電流が通常負荷電流であるときには、図３に示したように、第２の二次巻線Ns2の電圧の立ち上がりで整流スイッチ素子Qsがターンオンする状態（上記(2-2)）とターンオンしない状態（歯抜け状態）（上記(2-3)）とが発生し、この歯抜け状態の発生頻度でパルス電流のパルス数を制御して第２出力電圧Vo2が安定化される。
【００６２】
第２出力電圧Vo2が印加される負荷の電流が小さい（軽負荷）の場合、キャパシタCtに対する充電時定数が小さくなって、整流スイッチ素子Qsのターンオン後、キャパシタCtの電圧は速やかに0.6Vに達してトランジスタTrがオンし、整流スイッチ素子Qsはターンオフする（上記(2-1)の状態）。すなわち、軽負荷ではスイッチ素子Qsのオン時間が短縮化される。そのため、図３に示したとおり、二次巻線Ns2の電圧が発生している期間内でスイッチ素子Qsがターンオフする。
【００６３】
このように通常負荷では、図３の通常負荷時の波形となり、軽負荷では、図３の軽負荷時の波形もしくは、図３の通常負荷時の波形と軽負荷時の波形との混在の波形となる。
【００６４】
なお、二次巻線Ns2の電圧が発生している期間内でスイッチ素子QsがターンオフするとＺＣＳ（ゼロ電流スイッチ）動作とはならない場合があるが、軽負荷であって整流スイッチ素子Qsで遮断される電流値が小さいことから、ターンオフ時のスイッチング損失およびノイズは問題とならない。
【００６５】
第１の実施形態によれば、次の効果を奏する。
(a)第２スイッチング制御回路CNT2は、第２出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するため、第２スイッチング制御回路CNT2を動作させるための直流電源電圧が不要である。
【００６６】
(b)第２スイッチング制御回路CNT2は、第２出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するため、第２スイッチング制御回路CNT2を動作させるための駆動巻線を設ける必要がない。
【００６７】
(c)第２スイッチング制御回路CNT2は、第２出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を用いて、整流スイッチ素子Qsを駆動制御するため、第１スイッチング素子Q1および第２スイッチング素子Q2のスイッチング周波数に同期して動作させるための同期回路が不要である。
【００６８】
(d)ターンオン遅延回路の作用により、整流スイッチ素子Qsのターンオンをゼロ電圧スイッチング（ＺＶＳ）させることができ、スイッチング損失が低減できる。
【００６９】
(e)デューティ比を有するパルス列信号を出力するPWM制御のロジック回路が不要である。
【００７０】
(f)整流スイッチ素子Qsの制御により、整流スイッチ素子Qsを通って流れるパルス電流のパルス数が単位時間あたりにおいて制御されて第２出力電圧Vo2は高精度な電圧となり、複数の出力電圧を高精度に制御できる。
【００７１】
(g)軽負荷時には、整流スイッチ素子Qsのオン時間を制御してパルス幅を制御し、重負荷時には、整流スイッチ素子Qsをオン状態またはオフ状態のいずれかになるように動作モードを切り替えて制御することで、軽負荷での第２出力電圧Vo2の電圧上昇を抑制し、重負荷での第２出力電圧Vo2の電圧低下を抑制することができ、出力電圧Vo2の電圧精度を高めることが可能となる。また、重負荷での動作では、整流スイッチ素子QsのターンオフはＺＣＳ（ゼロ電流スイッチング）動作となるため、スイッチング損失が殆ど発生しない。
【００７２】
(h)整流スイッチ素子Qsは、第１スイッチング素子Q1および第２スイッチング素子Q2のスイッチング周波数に同期して動作するので、複数の周波数が混在することによる干渉がなく、音鳴りやノイズの発生を抑制できる。
【００７３】
(i)トランジスタTrを制御するための電荷をキャパシタCeに蓄えることができ、受光素子PCのインピーダンスの変化に対する応答性が高まる。これにより、整流スイッチ素子Qsの制御応答性を高めることができ、整流スイッチ素子Qsのオン時間の短縮方向の制御範囲が拡がる。その結果、より広い範囲で軽負荷に対応できる。すなわち軽負荷時の電圧上昇およびリップル電圧の増加が抑制できる。
【００７４】
《第２の実施形態》
図４は第２の実施形態に係るスイッチング電源回路１０２の主要部の回路図である。図４においてはトランスTの第２の二次巻線Ns2に繋がる回路についてのみ表している。トランスTの一次巻線および第１の二次巻線に繋がる回路については第１の実施形態で図２（Ｂ）に示した回路と同じである。
【００７５】
第２の実施形態では、整流スイッチ素子Qsのゲート・ソース間にPNPトランジスタTr2を接続し、このトランジスタTr2に小信号用のNPNトランジスタTr1を接続している。
【００７６】
第２の実施形態によれば、整流スイッチ素子Qsを駆動する能力が高く、二段のトランジスタによる高い増幅率により、整流スイッチ素子Qsを確実にターンオフさせることができる。その他の作用は第１の実施形態と同様である。
【００７７】
《第３の実施形態》
図５は第３の実施形態に係るスイッチング電源回路１０３の主要部の回路図である。図５においてはトランスTの第２の二次巻線Ns2に繋がる回路についてのみ表している。トランスTの一次巻線および第１の二次巻線に繋がる回路については第１の実施形態で図２（Ｂ）に示した回路と同じである。
【００７８】
第３の実施形態では、ブートキャパシタCbを直接に充電するブートダイオードDbを備えている。
【００７９】
第３の実施形態によれば、ブートキャパシタCbへの充電インピーダンス（充電時定数）が小さく、短い充電時間でブートキャパシタCbを充電できる。その他の作用は第１の実施形態と同様である。
【００８０】
《第４の実施形態》
図６は第４の実施形態に係るスイッチング電源回路１０４の回路図である。第１〜第３の実施形態では、第２出力電圧を供給する自身の二次巻線Ns2に発生する交流巻線電圧を基に整流スイッチ素子Qsをオン／オフ制御する例を示したが、第４の実施形態は、トランスTに設けた駆動巻線Nbに発生する電圧を用いて整流スイッチ素子Qsを駆動制御する。
【００８１】
図６において、第１スイッチング素子Q1がターンオフすると、駆動巻線Nbの電圧はキャパシタCg、抵抗Rg2，Rg，Rgsを介して、整流スイッチ素子Qsのゲート・ソース間に電圧が印加され、整流スイッチ素子Qsがターンオンする。
【００８２】
駆動巻線Nbの電圧（分圧電圧）は、キャパシタCg、抵抗Rg2，Rt、ダイオードDpおよび受光素子PCを介してキャパシタCtに与えられる。キャパシタCtの電圧がトランジスタTrのベース・エミッタ間のしきい値電圧約0.6Vを超えるとトランジスタTrはオンする。
その他の作用は第２の実施形態と同様である。
【００８３】
第４の実施形態によれば、駆動巻線Nbの電圧で整流スイッチ素子Qsを直接ターンオンさせることができるので、図２（Ｂ）等に示したブートキャパシタCbは不要である。また、整流スイッチ素子Qsを駆動制御するのに適した電圧をトランスTに設けられた駆動巻線Nbの巻数で設定できるため、最適なタイミングで整流スイッチ素子Qsを駆動でき、そのため損失をより低減できる。
その他は第１・第２の実施形態で述べた効果と同様の効果を奏する。
【符号の説明】
【００８４】
Cb…ブートキャパシタ
Ce，Cg…キャパシタ
CNT1…第１スイッチング制御回路
CNT2…第２スイッチング制御回路
Co1，Co2…キャパシタ
Cr…共振キャパシタ
CR2…第２整流回路
Ct…キャパシタ
Db…ブートダイオード
Dbe…ダイオード
Dp…ダイオード
Ds1…ダイオード（第１整流素子）
Ds2…ダイオード（第２整流素子）
Dz…ツェナーダイオード
FB1…第１帰還回路
FB2…第２帰還回路
Lr…共振インダクタ
Nb…駆動巻線
Np…一次巻線
Ns1…第１の二次巻線
Ns2…第２の二次巻線
PC…受光素子
Q1…第１スイッチング素子（主スイッチング素子）
Q2…第２スイッチング素子
Qs…整流スイッチ素子
Rg，Rg2，Rgs，Rt…抵抗
T…トランス
Tr…トランジスタ（スイッチ手段）
Tr1，Tr2…トランジスタ
Vi…入力電源
Vo1…第１出力電圧
Vo2…第２出力電圧
１０１〜１０４…スイッチング電源回路
【図１】
2012073706.tif 000003
【図２】
2012073706.tif 000004
【図３】
2012073706.tif 000005
【図４】
2012073706.tif 000006
【図５】
2012073706.tif 000007
【図６】
2012073706.tif 000008
【国際調査報告】
2012073706.tif 000009
2012073706.tif 000010
2012073706.tif 000011
2012073706.tif 000012