(57)【要約】  高利得化と広帯域化を両立（すなわち、ゲート・ドレイン間容量の低減と、ソース・ドレイン間容量の低減を両立）することを課題とする。電子が走行するＧａＮチャネル層（３）と、ＧａＮチャネル層に２次元電子ガスを形成するために、ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層（４）と、ゲート電極（８）、ソース電極（６）、およびドレイン電極（７）とを備え、ゲート電極（８）とドレイン電極（７）との間であり、かつバリア層（４）の一部と接するように設けられた、分極を持った材料によるプレート（２０）をさらに備える。
2012063329.tif 000002
【特許請求の範囲】
【請求項１】
電子が走行するＧａＮチャネル層と、
前記ＧａＮチャネル層に２次元電子ガスを形成するために、前記ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層と、
ゲート電極、ソース電極、およびドレイン電極と
を備える半導体装置において、
前記ゲート電極と前記ドレイン電極との間であり、かつ前記バリア層の一部と接するように設けられた、分極を持った材料によるプレート
をさらに備えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ゲート電極は、前記バリア層に接する部分の長さが上部より短くなっているＴ型構造を有し、
前記プレートの一部は、前記ゲート電極の前記上部の下に配置されている
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記プレートは、前記ソース電極と配線接続されている
ことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記プレートは、２つ以上の部分に分割されて設けられている
ことを特徴とする半導体装置
【請求項５】
請求項１に記載の半導体装置において、
前記プレートは、窒化物半導体、あるいはＰｂＴｉＯ３系またはＰＺＴ系の焦電体のいずれか１つ以上の材料で構成されている
ことを特徴とする半導体装置
【請求項６】
電子が走行するＧａＮチャネル層と、
前記ＧａＮチャネル層に２次元電子ガスを形成するために、前記ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層と、
ゲート電極、ソース電極、およびドレイン電極と
を備え、
前記ゲート電極と前記ドレイン電極との間であり、かつ前記バリア層の一部と接するように設けられた、分極を持った材料によるプレート
をさらに備える半導体装置の製造方法であって、
前記バリア層を製造する工程の後に、前記バリア層と同じ製造装置内で大気に晒すことなく前記プレートを製造する工程を備える
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＧａＮに代表される窒化物半導体の高電子移動度トランジスタ装置（ＨＥＭＴ）を使った増幅器の利得、帯域特性を向上させる構造を備えた半導体装置、および半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
ＧａＮに代表される窒化物半導体を利用したＨＥＭＴ（ＧａＮ  ＨＥＭＴ）の構造が、知られている（例えば、非特許文献１参照）。そこで、この非特許文献１に掲載されたＧａＮ−Ｂａｓｅｄ  ＲＦ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ａｍｐｌｉｆｉｅｒｓを例にとり、以下に説明する。【０００３】
増幅器の重要な性能の１つに利得がある。利得は、相互コンダクタンス（ｇｍ）とゲート・ドレイン間容量（Ｃｇｄ）との比に比例する。そこで、Ｃｇｄを低減することが利得向上につながる。【０００４】
Ｃｇｄを低減する方法として、非特許文献１のＦｉｇ．５（ｂ）に掲載されたソースフィールドプレート（ＳＦＰ）を用いる方法がある。これは、ゲートとドレインの間にソースと同電位の電極を置く方法である。この従来の方法によれば、ゲートとドレインを結ぶ電気力線の一部が、フィールドプレートに向かうため、ゲートとドレインの間の電気力線が減少し、Ｃｇｄが低減する。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】「ＧａＮ−Ｂａｓｅｄ  ＲＦ  Ｐｏｗｅｒ  Ｄｅｖｉｃｅｓ  ａｎｄ  Ａｍｐｌｉｆｉｅｒｓ」、Ｐｒｏｃｅｅｄｉｎｇｓ  ｏｆ  ｔｈｅ  ＩＥＥＥ、９６巻、２号、ｐ．２８７（２００８年）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来技術には、以下のような課題がある。
この従来の方法によれば、ゲートとドレインの間の電気力線は減少するものの、フィールドプレートとドレインを結ぶ電気力線は増加する。ここで、フィールドプレートは、ソースと電位が同じであるため、ソース・ドレイン間容量（Ｃｄｓ）が増加する結果となる。【０００７】
Ｃｄｓが増加すると、増幅器の帯域が制限される。また、ＳＦＰを用いない場合には、Ｃｄｓは増加しないものの、Ｃｇｄが低減できない。以上のことから、従来のＧａＮ  ＨＥＭＴを用いた半導体装置では、高利得化と広帯域化を両立（すなわち、Ｃｇｄ低減とＣｄｓ低減を両立）することが、困難であった。【０００８】
マイクロ波増幅器では、幅広い周波数帯域の信号を高い利得で増幅させることが求められる。しかしながら、従来のＧａＮ  ＨＥＭＴを用いた半導体装置では、利得を向上させるためにＣｇｄを低減させると、その結果としてＣｄｓが増加してしまい、利得と帯域の両立が難しかった。【０００９】
本発明は、前記のような課題を解決するためになされたものであり、高利得化と広帯域化を両立（すなわち、ゲート・ドレイン間容量の低減と、ソース・ドレイン間容量の低減を両立）することのできるＧａＮ  ＨＥＭＴを用いた半導体装置、および半導体装置の製造方法を得ることを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係る半導体装置は、電子が走行するＧａＮチャネル層と、ＧａＮチャネル層に２次元電子ガスを形成するために、ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層と、ゲート電極、ソース電極、およびドレイン電極とを備える半導体装置において、ゲート電極とドレイン電極との間であり、かつバリア層の一部と接するように設けられた、分極を持った材料によるプレートをさらに備えるものである。【００１１】
本発明に係る半導体装置の製造方法は、電子が走行するＧａＮチャネル層と、ＧａＮチャネル層に２次元電子ガスを形成するために、ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層と、ゲート電極、ソース電極、およびドレイン電極とを備え、ゲート電極とドレイン電極との間であり、かつバリア層の一部と接するように設けられた、分極を持った材料によるプレートをさらに備える半導体装置の製造方法であって、バリア層を製造する工程の後に、バリア層と同じ製造装置内で大気に晒すことなくプレートを製造する工程を備えるものである。
【発明の効果】
【００１２】
本発明に係る半導体装置、および半導体装置の製造方法によれば、ゲート電極とドレイン電極との間であり、かつバリア層の一部と接するように設けられた、分極を持った材料によるプレートをさらに備えることにより、高利得化と広帯域化を両立（すなわち、Ｃｇｄ低減とＣｄｓ低減を両立）することのできるＧａＮ  ＨＥＭＴを用いた半導体装置、および半導体装置の製造方法を得ることができる。
【図面の簡単な説明】
【００１３】
【図１】ソースフィールドプレートのないＧａＮ  ＨＥＭＴを用いた従来の半導体装置の断面図である。
【図２】図１に示したＧａＮ  ＨＥＭＴを用いた従来の半導体装置における電位分布を示した図である。
【図３】本発明の実施の形態１におけるＧａＮ  ＨＥＭＴを用いた半導体装置の断面図である。
【図４】本発明の実施の形態１の図３に示したＧａＮ  ＨＥＭＴを用いた半導体装置における電位分布を示した図である。
【図５】本発明の実施の形態１の半導体装置におけるＧａＮプレートの寸法の定義を示す説明図である。
【図６】本発明の実施の形態１の半導体装置におけるＣｇｄと距離との関係を示した図である。
【図７】本発明の実施の形態１の半導体装置におけるＣｄｓと距離との関係を示した図である。
【図８】本発明の実施の形態１の半導体装置におけるＣｇｄと長さとの関係を示した図である。
【図９】本発明の実施の形態１の半導体装置におけるＣｄｓと距離との関係を示した図である。
【図１０】本発明の実施の形態１の半導体装置におけるＣｇｄと厚さとの関係を示した図である。
【図１１】本発明の実施の形態１の半導体装置におけるＣｄｓと厚さとの関係を示した図である。
【図１２】本発明の実施の形態２におけるＧａＮ  ＨＥＭＴを用いた半導体装置の断面図である。
【図１３】本発明の実施の形態３におけるＧａＮ  ＨＥＭＴを用いた半導体装置の断面図である。
【図１４】本発明の実施の形態３におけるＧａＮ  ＨＥＭＴを用いた半導体装置の平面図である。
【図１５】本発明の実施の形態４における半導体装置の製造方法を示す説明図である。
【図１６】本発明の実施の形態４における半導体装置の製造方法を示す説明図である。
【図１７】本発明の実施の形態４における半導体装置の製造方法を示す説明図である。
【図１８】本発明の実施の形態４における半導体装置の製造方法を示す説明図である。
【図１９】本発明の実施の形態４における半導体装置の製造方法を示す説明図である。
【発明を実施するための形態】
【００１４】
以下、本発明の半導体装置、および半導体装置の製造方法の好適な実施の形態につき図面を用いて説明する。
【００１５】
実施の形態１．
利得Ｇは、Ｃｇｄを低減することで改善でき、周波数帯域Ｗは、Ｃｄｓを低減することで改善できることが知られている。容量（ＣｇｄやＣｄｓ）は、ＧａＮ  ＨＥＭＴ内に形成される電位の分布の様子で、その大きさがわかる。例えば、Ｃｇｄであれば、ゲートとドレインの間の電位分布で、等電位線が密となっている領域に容量が発生すると考えられる。
【００１６】
そこで、デバイスシミュレーションでＧａＮ  ＨＥＭＴの断面における電位分布を計算した。図１は、ソースフィールドプレートのないＧａＮ  ＨＥＭＴを用いた従来の半導体装置の断面図である。図１における従来の半導体装置は、基板１、バッファ２、ＧａＮチャネル３、ＡｌＧａＮバリア４、ｎ型の高濃度不純物（ｎ＋）領域５、ソース電極６、ドレイン電極７、ゲート電極８、および保護膜９で構成されている。
【００１７】
実際には、素子分離領域、配線などがあるが、図１では、省略している。また、図１では、ゲート・ドレイン間容量１０（Ｃｇｄに相当）、およびソース・ドレイン間容量１１（Ｃｄｓに相当）が、模式的に図示されている。
【００１８】
また、図２は、図１に示したＧａＮ  ＨＥＭＴを用いた従来の半導体装置における電位分布を示した図である。図２に示すように、電位分布は、ドレイン側のゲート電極横で密になっている。ドレイン側のＡｌＧａＮの下に形成される２次元電子ガスは、ドレイン電位とほぼ同じであるので、ゲート電極横の密な部分が、Ｃｇｄに対応する。また、ゲート電極下にも密な部分がある。ソース側の２次元電子ガスは、ソース電位とほぼ同じであるため、この領域がＣｄｓに対応すると考えられる。
【００１９】
そこで、この両方の密な領域の電位分布を疎にすることで、ＣｇｄとＣｄｓを同時に低減できると考えられる。電位は、電荷によって変化するので、ＣｇｄとＣｄｓの境界領域付近に、固定電荷を置くことで、電位分布を疎にすることができる。そこで、本発明では、この固定電荷として、ＧａＮやＡｌＧａＮなどの窒化物半導体や、ＰｂＴｉＯ３系やＰＺＴ系の焦電体が持つ分極を利用した。
【００２０】
図３は、本発明の実施の形態１におけるＧａＮ  ＨＥＭＴを用いた半導体装置の断面図である。図３における本実施の形態１の半導体装置は、基板１、バッファ２、ＧａＮチャネル３、ＡｌＧａＮバリア４、ｎ型の高濃度不純物（ｎ＋）領域５、ソース電極６、ドレイン電極７、ゲート電極８、保護膜９、およびＧａＮプレート２０で構成されている。実際には、素子分離領域、配線などがあるが、本発明の動作とは関連がないため、図３では、省略している。
【００２１】
この図３に示した本実施の形態１における半導体装置は、先の図１に示した従来の半導体装置と比較すると、ＧａＮプレート２０をさらに備えている点が異なっている。また、本発明の半導体装置は、単体の増幅器としても利用できるが、ＭＭＩＣを構成するトランジスタとしても利用可能である。
【００２２】
基板１は、サファイア、ＳｉＣ、Ｓｉ、ＧａＮ基板などが用いられる。特に、熱伝導率の良好な半絶縁性ＳｉＣ基板が、一般的に利用されるが、半導体基板として非常に一般的なＳｉ基板も、よく用いられている。
【００２３】
バッファ２は、基板１とＧａＮチャネル３との間に挿入される層で、ＧａＮチャネル３の結晶性を向上させること、および電子をＧａＮチャネル３に閉じ込めることを目的に、ＡｌＮ、ＡｌＧａＮ、ＧａＮ／ＩｎＧａＮ、ＡｌＮ／ＡｌＧａＮなどの様々な構造が用いられる。
【００２４】
ＡｌＧａＮバリア４は、ＧａＮチャネル３の上部に設けられている。このＡｌＧａＮバリア４も、単層のＡｌＧａＮ以外に、組成、膜厚、不純物濃度の異なる複数のＡｌＧａＮ、ＡｌＧａＮとＧａＮやＡｌＮとの組合せであっても、本発明の効果を得ることができる。
【００２５】
ｎ＋領域５は、ソースとドレインのコンタクト抵抗を低減する目的でソース電極６およびドレイン電極７のそれぞれの下に形成されている。なお、本発明では、ソース電極６およびドレイン電極７に対してオーミック性のコンタクトが形成できれば、このｎ＋領域５は、無くても効果が得られる。
【００２６】
次に、本実施の形態１における半導体装置の動作について説明する。本実施の形態１では、ゲート電極８とドレイン電極７と間であり、かつＡｌＧａＮバリア４の上に、分極（固定電荷）を持つＧａＮプレート２０を配置している。
【００２７】
図４は、本発明の実施の形態１の図３に示したＧａＮ  ＨＥＭＴを用いた半導体装置における電位分布を示した図である。先の図２に示した従来の電位分布と比較すると、ＧａＮプレート２０をさらに備えることで、このＧａＮプレート２０の周囲の電位が疎になっていることがわかる。
【００２８】
先の図２における従来のＣｇｄ、Ｃｄｓの起源となる領域について、図４における電位分布を見ると、図４中の点線の楕円で示したＡの領域では、電位が広がっていることでＣｇｄが低減できており、図４中の点線の楕円で示したＢの領域でも、同様に、電位が広がっていることでＣｄｓが低減できていることがわかる。
【００２９】
すなわち、先の図２における電位の密な領域に、ＧａＮプレート２０を置くことで、その部分の電位が広がり、ＣｇｄとＣｄｓの両方が低減できることがわかる。このＧａＮプレート２０は、ＡｌＧａＮバリア４上に接するように配置することで、余分な寄生容量の発生を抑制することができる。
【００３０】
また、高周波で動作するＧａＮ  ＨＥＭＴでは、Ｔ型のゲート電極８が用いられる。図３に示すように、ＧａＮプレート２０の一部がＴ型のゲート電極８の下にあると、より効果的にＣｇｄとＣｄｓの両方を低減させることができる。
【００３１】
次に、ＧａＮプレート２０による、より具体的な効果を示すために、デバイスシミュレーションにより、Ｃｇｄ、Ｃｄｓを計算した。図５は、本発明の実施の形態１の半導体装置におけるＧａＮプレート２０の寸法の定義を示す説明図である。距離、長さ、および厚さは、以下のように定義される。
距離：Ｔ型のゲート電極８の根元部分とＧａＮプレート２０との間隔
長さ：図５におけるＧａＮプレート２０の横方向の寸法
厚さ：図５におけるＧａＮプレート２０の縦方向の寸法
【００３２】
次に、これら３つのパラメータ（距離、長さ、厚さ）のうち、２つのパラメータを固定とし、残りの１つのパラメータを可変としたときのＣｇｄ、Ｃｄｓの計算結果について、図６〜図１１を用いて説明する。
【００３３】
（１）距離を可変としたときのＣｇｄ、Ｃｄｓの計算結果
図６は、本発明の実施の形態１の半導体装置におけるＣｇｄと距離との関係を示した図である。また、図７は、本発明の実施の形態１の半導体装置におけるＣｄｓと距離との関係を示した図である。なお、この図６、図７に示した計算結果は、長さを０．８μｍに固定し、厚さを４６ｎｍに固定した場合に、距離を可変とした結果を示したものである。また、従来技術との比較のために、ＧａＮプレート２０のない従来の構造についても、▲印として示している。
【００３４】
図６、図７の計算結果から明らかなように、ＧａＮプレート２０を備えることで、Ｃｇｄ、Ｃｄｓとも、従来の値より低い値が得られている。従って、ＧａＮプレート２０を備えた構造で増幅器を作製することで、高利得特性と広帯域特性の両立が期待できる。
【００３５】
図６の計算結果を参照すると、Ｃｇｄは、距離がゲートから離れるほど増加し、従来の値に近づく傾向がわかる。また、図７の計算結果を参照すると、Ｃｄｓは、２μｍ近辺で減少している傾向がわかる。さらに、図６、図７の傾向から分かるように、ＣｇｄとＣｄｓは、トレードオフの関係になっている。このため、増幅器の目標性能によって、適切な距離を適用すればよい。
【００３６】
Ｃｇｄに関しては、図６の結果から判断すると、距離が３μｍ以下であれば、Ｃｇｄを低減させるという本発明の効果が得られる。さらに、図７によるＣｄｓを考慮すると、Ｃｄｓの値が増加する手前の２μｍまでが、より望ましいといえる。
【００３７】
（２）長さを可変としたときのＣｇｄ、Ｃｄｓの計算結果
図８は、本発明の実施の形態１の半導体装置におけるＣｇｄと長さとの関係を示した図である。また、図９は、本発明の実施の形態１の半導体装置におけるＣｄｓと距離との関係を示した図である。なお、この図８、図９に示した計算結果は、距離を０．１μｍに固定し、厚さを４６ｎｍに固定した場合に、長さを可変とした結果を示したものである。また、従来技術との比較のために、ＧａＮプレート２０のない従来の構造についても、▲印として示している。
【００３８】
図８、図９の計算結果から明らかなように、ＧａＮプレート２０を備えることで、Ｃｇｄ、Ｃｄｓとも、長さを長くするほど、従来の値より低い値が得られている。ただし、長さが２μｍ以上では、減少する割合が鈍っている。さらに、長さが０．４μｍ以下では、従来値に対する減少率が１０％以下である。このことから、ＣｇｄとＣｄｓをともに低減させるという本発明の効果を十分得るには、長さを０．４〜２μｍに設定することが適当であると考えられる。
【００３９】
（３）厚さを可変としたときのＣｇｄ、Ｃｄｓの計算結果
図１０は、本発明の実施の形態１の半導体装置におけるＣｇｄと厚さとの関係を示した図である。また、図１１は、本発明の実施の形態１の半導体装置におけるＣｄｓと厚さとの関係を示した図である。なお、この図１０、図１１に示した計算結果は、距離を０．１μｍに固定し、長さを０．８μｍに固定した場合に、厚さを可変とした結果を示したものである。また、従来技術との比較のために、ＧａＮプレート２０のない従来の構造についても、▲印として示している。
【００４０】
図１０、図１１の計算結果から明らかなように、ＧａＮプレート２０を備えることによる厚さに関する感度は、距離、長さに関する感度と比べて、小さい傾向にある。なお、Ｔ型のゲート電極８の下にＧａＮプレート２０を設置する場合には、その厚さは薄い方がよく、図１０、図１１からは、厚さが４０ｎｍ以下でも十分効果が得られることがわかる。
【００４１】
以上のように、実施の形態１によれば、ゲート電極とドレイン電極との間であり、かつバリア層の一部と接するように設けられた、分極を持った材料によるプレートをさらに備えた半導体装置を構成している。この結果、高利得化と広帯域化を両立（すなわち、Ｃｇｄ低減とＣｄｓ低減を両立）することのできるＧａＮ  ＨＥＭＴを用いた半導体装置を得ることができる。
【００４２】
なお、本実施の形態１においては、ＧａＮで作製したＧａＮプレート２０を例にして、その効果を説明した。しかしながら、本発明は、このようなＧａＮプレート２０に限定されるものではない。電位を変化させるには、ＧａＮでなくてもよく、固定電荷、すなわち分極がある材料であればよい。このため、ＧａＮ以外の窒化物半導体である、例えば、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮ、ＡｌＩｎＧａＮなどであっても、同様の効果が得られる。
【００４３】
また、プレートは、焦電体（ＰｂＣａＴｉＯ３、ＰｂＴｉＯ３−Ｌａ２／３ＴｉＯ３などのＰｂＴｉＯ３系、あるいは、Ｐｂ（Ｔｉ、Ｚｒ）Ｏ３−Ｐｂ（Ｓｎ１／２Ｓｂ１／２）Ｏ３などのＰＺＴ系）であってもよい。また、プレートは、結晶であっても、多結晶、アモルファスであってもかまわない。さらに、これらを複数組み合わせたプレートを用いた場合にも、同様の効果が得られる。
【００４４】
また、ＧａＮプレート２０の不純物濃度は一定としていたが、ＧａＮプレートの不純物濃度は、不均一でもかまわない。さらに、本実施の形態１におけるＧａＮプレート２０は、ゲート電極８とは接していない。このため、ゲート電極８の下をエッチングするゲートリセスに対しても、ＧａＮプレート２０を適用することが可能である。
【００４５】
実施の形態２．
先の実施の形態１では、ＧａＮプレート２０が１つの場合について説明した。これに対して、本実施の形態２では、複数のＧａＮプレート２０を用いる場合について説明する。
【００４６】
図１２は、本発明の実施の形態２におけるＧａＮ  ＨＥＭＴを用いた半導体装置の断面図である。図１２における本実施の形態２の半導体装置は、基板１、バッファ２、ＧａＮチャネル３、ＡｌＧａＮバリア４、ｎ型の高濃度不純物（ｎ＋）領域５、ソース電極６、ドレイン電極７、ゲート電極８、保護膜９、および複数のＧａＮプレート２０で構成されている。
【００４７】
この図１２に示した本実施の形態２における半導体装置は、先の図３に示した実施の形態１における半導体装置と比較すると、ＧａＮプレート２０が２つの部分に分割されて設けられている点が異なっている。このように、ＧａＮプレート２０を２つ以上の部分に分割した場合にも、先の実施の形態１と同様の効果を得ることができる。
【００４８】
以上のように、実施の形態２によれば、ゲート電極とドレイン電極との間であり、かつバリア層の一部と接するように設けられた、分極を持った材料による複数のプレートをさらに備えた半導体装置を構成している。この結果、先の実施の形態１と同様に、高利得化と広帯域化を両立（すなわち、Ｃｇｄ低減とＣｄｓ低減を両立）することのできるＧａＮ  ＨＥＭＴを用いた半導体装置を得ることができる。
【００４９】
実施の形態３．
先の実施の形態１、２では、ＧａＮプレート２０の電位を固定していない場合について説明した。これに対して、本実施の形態３では、ＧａＮプレート２０の電位を固定する場合について説明する。
【００５０】
例えば、ＧａＮプレート２０は、ソース電極６と配線接続し、ソース電位としてもかまわない。図１３は、本発明の実施の形態３におけるＧａＮ  ＨＥＭＴを用いた半導体装置の断面図である。図３における本実施の形態１の半導体装置は、基板１、バッファ２、ＧａＮチャネル３、ＡｌＧａＮバリア４、ｎ型の高濃度不純物（ｎ＋）領域５、ソース電極６、ドレイン電極７、ゲート電極８、保護膜９、ＧａＮプレート２０、および配線２１で構成されている。
【００５１】
また、図１４は、本発明の実施の形態３におけるＧａＮ  ＨＥＭＴを用いた半導体装置の平面図である。特に、図１４の平面図に示すように、ソース電極６からの配線２１を、活性領域の周りに形成することで、ゲート電極８とソース電極６で形成される余分な容量を少なくすることができる。
【００５２】
以上のように、実施の形態３によれば、先の実施の形態１、２の構成に対して、さらに、プレートの電位を固定する配線構造を備えている。この結果、先の実施の形態１、２と同様に、高利得化と広帯域化を両立（すなわち、Ｃｇｄ低減とＣｄｓ低減を両立）することのできるＧａＮ  ＨＥＭＴを用いた半導体装置を得ることができる。また、例えば、プレートとソース電極とを配線接続することで、ゲート電極とソース電極で形成される余分な容量を少なくできるというさらなる効果を得ることができる。
【００５３】
実施の形態４．
先の実施の形態１〜３では、本発明に係る半導体装置の構造およびその動作について説明するとともに、デバイスシミュレーションによる計算結果から、その有効性を実証した。これに対して、本実施の形態４では、本発明に係る半導体装置の製造方法について説明する。
【００５４】
図１５〜図１９は、本発明の実施の形態４における半導体装置の製造方法を示す説明図である。なお、本実施の形態４では、先の実施の形態１で示した図３の構成を得るための製造方法について、図１５〜図１９を用いて具体的に説明する。
【００５５】
まず、図１５に示すように、基板１の上に、バッファ２、ＧａＮチャネル３、ＡｌＧａＮバリア４、さらにＧａＮプレート２０を、順次、結晶成長させる。結晶成長には、ＭＯＣＶＤ、ＭＢＥ法を用いることができる。
【００５６】
また、ＧａＮプレート２０を他の層とは異なる作製方法（例えば、プラズマＣＶＤ、スパッタ、蒸着など）で形成する場合は、ＡｌＧａＮバリア４までを結晶成長させた後に、行えばよい。
【００５７】
次に、図１６に示すように、ＧａＮプレート２０を、その一部を残して除去する。この除去処理は、写真製版とプラズマや化学的なエッチングを利用することで、実現できる。化学的なエッチングを利用する際には、例えば、塩素ガス、Ａｒガスの混合ガスをプラズマ状態にして照射することで、エッチングすることが可能である。また、エッチングマスクとしては、レジスト、ＳｉＯやＳｉＮが利用できる。
【００５８】
次に、図１７に示すように、後の工程で作成するソース電極６、ドレイン電極７のそれぞれの下にのみ、選択的にｎ＋領域５を形成する。この形成処理としては、Ｓｉイオンを注入し、高温熱処理でＳｉイオンを電気的に活性化するイオン注入技術が利用できる。
【００５９】
次に、図１８に示すように、ｎ＋領域５の上にソース電極６、ドレイン電極７をそれぞれ形成する。写真製版、リフトオフで電極を選択的に形成した後、熱処理することで、良好なオーミック電極が形成できる。
【００６０】
最後に、図１９に示すように、ゲート電極８および保護膜９や配線（図示せず）などを形成することで、先の実施の形態１における図３に示した半導体装置を作製することができる。
【００６１】
以上のように、実施の形態４によれば、既存の製造装置を用いて、本願発明の技術的特徴であるプレート（ＧａＮプレート）を、ゲート電極とドレイン電極との間であり、かつ前記バリア層の一部と接するような位置に容易に作り込むことができる。
【００６２】
なお、本実施の形態４では、ＧａＮプレート２０をエッチングした（図１６）後に、ｎ＋領域５とソース電極６、ドレイン電極７を形成（図１７、１８）する場合について説明した。しかしながら、ｎ＋領域５とソース電極６、ドレイン電極７を先に形成（図１７、１８）した後、ＧａＮプレート２０をエッチングしてもよい。また、十分なオーミック特性が得られるならば、ｎ＋領域５の形成（図１７）は、省略することができる。
【００６３】
また、先の実施の形態３で説明した配線２１を有する構造を作製するには、図１５〜図１９までの一連の工程を行った後、ソース電極６とＧａＮプレート２０を配線２１により接続すればよい。この際には、写真製版、リフトオフを用いることで、配線２１を作製可能である。
【図１】
2012063329.tif 000003
【図２】
2012063329.tif 000004
【図３】
2012063329.tif 000005
【図４】
2012063329.tif 000006
【図５】
2012063329.tif 000007
【図６】
2012063329.tif 000008
【図７】
2012063329.tif 000009
【図８】
2012063329.tif 000010
【図９】
2012063329.tif 000011
【図１０】
2012063329.tif 000012
【図１１】
2012063329.tif 000013
【図１２】
2012063329.tif 000014
【図１３】
2012063329.tif 000015
【図１４】
2012063329.tif 000016
【図１５】
2012063329.tif 000017
【図１６】
2012063329.tif 000018
【図１７】
2012063329.tif 000019
【図１８】
2012063329.tif 000020
【図１９】
2012063329.tif 000021
【手続補正書】
【提出日】平成24年2月20日(2012.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子が走行するＧａＮチャネル層と、
前記ＧａＮチャネル層に２次元電子ガスを形成するために、前記ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層と、
ゲート電極、ソース電極、およびドレイン電極と
を備える半導体装置において、
前記ゲート電極と前記ドレイン電極との間であり、かつ前記バリア層の一部と接し、前記ゲート電極に接していないように設けられた、分極を持った材料によるプレート
をさらに備えることを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記ゲート電極は、前記バリア層に接する部分の長さが上部より短くなっているＴ型構造を有し、
前記プレートの一部は、前記ゲート電極の前記上部の下に配置されている
ことを特徴とする半導体装置。
【請求項３】
請求項１に記載の半導体装置において、
前記プレートは、前記ソース電極と配線接続されている
ことを特徴とする半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記プレートは、２つ以上の部分に分割されて設けられている
ことを特徴とする半導体装置
【請求項５】
請求項１に記載の半導体装置において、
前記プレートは、窒化物半導体、あるいはＰｂＴｉＯ３系またはＰＺＴ系の焦電体のいずれか１つ以上の材料で構成されている
ことを特徴とする半導体装置
【請求項６】
電子が走行するＧａＮチャネル層と、
前記ＧａＮチャネル層に２次元電子ガスを形成するために、前記ＧａＮチャネル層の上部に設けられたＩｎ、Ａｌ、Ｇａのいずれか１つ以上とＮを含むバリア層と、
ゲート電極、ソース電極、およびドレイン電極と
を備え、
前記ゲート電極と前記ドレイン電極との間であり、かつ前記バリア層の一部と接し、前記ゲート電極に接していないように設けられた、分極を持った材料によるプレート
をさらに備える半導体装置の製造方法であって、
前記バリア層を製造する工程の後に、前記バリア層と同じ製造装置内で大気に晒すことなく前記プレートを製造する工程を備える
ことを特徴とする半導体装置の製造方法。
【国際調査報告】
2012063329.tif 000022
2012063329.tif 000023
2012063329.tif 000024
2012063329.tif 000025
2012063329.tif 000026
2012063329.tif 000027
2012063329.tif 000028