(57)【要約】  層間絶縁層（１０２）に形成されたビアホール（１０４）の下部開口（１０５）を覆うように形成された電流制御素子（１００）であって、ビアホールの下部開口の下部に、かつ下部開口の全部を覆うように形成された腐食抑制層（１０６）と、腐食抑制層の下に形成され、腐食抑制層と異なる材料で構成される第２電極層（１０８）と、第２電極層の下に形成され、第２電極層と物理的に接触する電流制御層（１１０）と、電流制御層の下に形成され、電流制御層と物理的に接触する第１電極層（１１２）と、を備え、第１電極層と電流制御層と第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成する。
2012035786.tif 000002
【特許請求の範囲】
【請求項１】
下部配線を形成するステップと、
前記下部配線と電気的に接続されるように第１電極層を形成するステップと、
前記第１電極層の上に、前記第１電極層と物理的に接触するように電流制御層を形成するステップと、
前記電流制御層の上に、前記電流制御層と物理的に接触するように第２電極層を形成するステップと、
前記第２電極層の上に、前記第２電極層と異なる材料で腐食抑制層を形成するステップと、
前記腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、
前記層間絶縁層中に、その下部開口の全部が前記腐食抑制層上に開口するようにビアホールを形成するステップと、
前記ビアホールの内部を水を含む洗浄液で洗浄するステップと、
を有する、電流制御素子の製造方法。
【請求項２】
下部配線を形成するステップと、
前記下部配線と電気的に接続されるように第１電極層を形成するステップと、
前記第１電極層の上に、前記第１電極層と物理的に接触するように電流制御層を形成するステップと、
前記電流制御層の上に、前記電流制御層と物理的に接触するように第２電極層を形成するステップと、
前記第２電極層の上に、前記第２電極層と異なる材料で腐食抑制層を形成するステップと、
前記腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、
前記層間絶縁層中に、その下部開口において前記腐食抑制層が露出し、第２電極層が露出しないように溝を形成するステップと、
前記溝の内部を水を含む洗浄液で洗浄するステップと、
を有する、電流制御素子の製造方法。
【請求項３】
前記ビアホールを形成するステップは、前記腐食抑制層が、前記層間絶縁層の厚み方向から見て、前記ビアホールの下部開口の全外周において外側にはみ出るように、ビアホールを形成するものである、請求項１に記載の電流制御素子の製造方法。
【請求項４】
前記腐食抑制層を形成するステップは、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項５】
前記腐食抑制層を形成するステップは、０以上の標準電極電位を有する材料で腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項６】
前記腐食抑制層を形成するステップは、貴金属により腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項７】
前記腐食抑制層を形成するステップは、導電性を有する金属酸化物により腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項８】
前記第１電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものであり、
前記電流制御層を形成するステップは、窒化シリコンにより電流制御層を形成するものであり、
第２電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項９】
請求項１または２に記載の電流制御素子の製造方法により電流制御素子を形成するステップと、
前記電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子を形成するステップとを有する、不揮発性記憶素子の製造方法。
【請求項１０】
層間絶縁層に形成されたビアホールの下部開口を覆うように形成された電流制御素子であって、
前記ビアホールの下部開口の下部に、かつ前記下部開口の全部を覆うように形成された腐食抑制層と、
前記腐食抑制層の下に形成され、前記腐食抑制層と異なる材料で構成される第２電極層と、
前記第２電極層の下に形成され、前記第２電極層と物理的に接触する電流制御層と、
前記電流制御層の下に形成され、前記電流制御層と物理的に接触する第１電極層と、を備え、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、
前記第１電極層と下部配線とが電気的に接続されている、電流制御素子。
【請求項１１】
下部配線と、
前記下部配線と電気的に接続された第１電極層と、
前記第１電極層上に形成され、前記第１電極層と物理的に接触する電流制御層と、
前記電流制御層上に形成され、前記電流制御層と物理的に接触する第２電極層と、
前記第２電極層上に形成され、前記第２電極層と異なる材料で構成される腐食抑制層と、
その下部開口において前記腐食抑制層が露出するように層間絶縁層中に形成された溝を充填するように構成された上部配線と、を備え、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、
前記第２電極層は、前記腐食抑制層を介して前記上部配線と電気的に接続され、
前記第２電極層と前記上部配線とが物理的に接触しない、電流制御素子。
【請求項１２】
前記腐食抑制層が、前記層間絶縁層の厚み方向から見て、前記ビアホールの下部開口の全外周において外側にはみ出るように形成されている、請求項１０に記載の電流制御素子。
【請求項１３】
前記第２電極層を構成する材料の標準電極電位よりも、前記腐食抑制層を構成する材料の標準電極電位の方が高い、請求項１０または１１に記載の電流制御素子。
【請求項１４】
前記腐食抑制層を構成する材料の標準電極電位が０以上である、請求項１０または１１に記載の電流制御素子。
【請求項１５】
前記腐食抑制層を構成する材料が貴金属である、請求項１０または１１に記載の電流制御素子。
【請求項１６】
前記腐食抑制層を構成する材料が導電性を有する金属酸化物である、請求項１０または１１に記載の電流制御素子。
【請求項１７】
前記第１電極層と前記第２電極層とが、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により構成され、
前記電流制御層が窒化シリコンにより構成される、請求項１０または１１に記載の電流制御素子。
【請求項１８】
前記下部配線と電気的に接続することで帯電するように構成されている、請求項１０または１１に記載の電流制御素子。
【請求項１９】
請求項１０乃至１８のいずれかに記載の電流制御素子と、
前記電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子と
を備える、不揮発性記憶素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、印加電圧に対して双方向の整流特性を有する電流制御素子、該電流制御素子を備えた不揮発性記憶素子に関する。
【背景技術】
【０００２】
近年、デジタル技術の進展に伴って携帯情報機器や情報家電等の電子機器が、より一層高機能化している。電子機器の高機能化に伴い、使用される不揮発性記憶装置の大規模化、高集積化、高速化が急速に進んでおり、またその用途も急速に拡大している。【０００３】
その中でも、抵抗変化素子をアレイ状に配置する形態の不揮発性記憶装置が提案され、大規模化、高集積化、高速化が期待されている。【０００４】
抵抗変化素子には、１回だけ書き込み可能なものと書き換え可能なものとがある。書き換え可能な抵抗変化素子には２種類ある。１つは、同じ極性の２種類の電気的パルスを印加することで高抵抗状態から低抵抗状態への変化（以下、低抵抗化）と低抵抗状態から高抵抗状態への変化（以下、高抵抗化）が生じる抵抗変化素子で、一般にユニポーラ型（あるいはモノポーラ型）の抵抗変化素子と呼ばれる。もう１つは、異なる極性の２種類の電気的パルスを印加することで低抵抗化と高抵抗化が生じる抵抗変化素子で、一般にバイポーラ型の抵抗変化素子と呼ばれる。【０００５】
抵抗変化素子をアレイ状に配置したメモリ装置では、一般的に抵抗変化素子に直列にトランジスタや整流素子などの電流制御素子を接続し、迂回電流による書き込みディスターブおよび隣接するメモリセル間のクロストークなどを防止することで、確実なメモリ動作が実現される。【０００６】
一般的に、ユニポーラ型の抵抗変化素子は、高抵抗化および低抵抗化するために、同極性で大きさの異なる２種類の電圧を用いることができる。電流制御素子としてダイオードを用いる場合、単方向型のダイオード（一方向の電圧極性において、非線形な電圧電流特性［オン・オフ特性］を有するダイオード、実質的に一方向にしか電流を流さないダイオード）を利用できる。よって、抵抗変化素子と電流制御素子とからなるメモリセルの構造を簡潔化しうる。ただし、ユニポーラ型の抵抗変化素子は、リセット（高抵抗化）時に電気的パルスのパルス幅が大きく、動作速度が遅くなるという問題がある。【０００７】
一方、バイポーラ型の抵抗変化素子は、高抵抗化および低抵抗化の両方でパルス幅の短い電気的パルスを用いることができ、ユニポーラ型の抵抗変化素子と比べて高速動作が可能であるという利点がある。しかし、高抵抗化および低抵抗化するために、極性の異なる２種類の電圧を用いる必要がある。電流制御素子としてダイオードを用いる場合、双方向型のダイオード（両方向の電圧極性において、非線形な電圧電流特性［オン・オフ特性］を有するダイオード、両方向に電流を流すことのできるダイオード）が必要となる。【０００８】
特許文献１は、電流制御素子として双方向型のダイオード（以下、「双方向ダイオード」とも呼ぶ）を抵抗変化素子に直列に接続したメモリセルをもつクロスポイント型のメモリ装置を開示する。双方向型（バイポーラ型）のダイオードとしては、例えば、ＭＩＭダイオード（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ；金属−絶縁体−金属）、ＭＳＭダイオード（Ｍｅｔａｌ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｍｅｔａｌ；金属−半導体−金属）や、特許文献１に示されるようなバリスタが知られている。【０００９】
図１４は、一般的な双方向ダイオードの電圧電流特性図である。以下、図１４を参照しつつ、双方向ダイオードの特性と、求められる性能について説明する。ＭＩＭダイオード、ＭＳＭダイオード、バリスタ等の双方向ダイオードは、非線形の電圧電流特性を示し、電極材料や電極間にはさむ材料を最適化することにより電圧電流特性を実質的に対称化できる。すなわち、正の印加電圧に対する電流の変化と、負の印加電圧に対する電流の変化とが、原点０に対して実質的に点対称となるような双方向ダイオードを実現できる。【００１０】
双方向ダイオードでは、印加電圧が第１の臨界電圧（図１４における範囲Ａの下限電圧）以下でありかつ第２の臨界電圧（図１４における範囲Ｂの上限電圧）以上である範囲（つまり、図１４における範囲Ｃ）では電気抵抗が非常に高く、第１の臨界電圧を超えるか、又は、第２の臨界電圧を下回ると、電気抵抗が急激に低下する。即ち、これらの二端子素子は、印加電圧が第２の臨界電圧以上でありかつ第１の臨界電圧以下である場合にほとんど電流を流さず、印加電圧が第１の臨界電圧を超えるか第２の臨界電圧を下回る場合に大電流が流すという、非線形の電気抵抗特性（整流特性）を有している。【００１１】
よって、双方向型のダイオードを抵抗変化素子に直列に接続してメモリセルを構成することで、バイポーラ動作を行う高速なクロスポイント型の不揮発性記憶装置を実現することができる。【００１２】
ところで、抵抗変化型の記憶装置では、抵抗変化素子に電気的パルスを印加することによって、抵抗変化素子を高抵抗化あるいは低抵抗化し、各抵抗状態を各データ（例えば、０及び１）に対応させることにより、抵抗変化素子にデータを書き込む。その際、通常は抵抗変化素子に比較的大きな電流を流す必要がある。以下、抵抗変化素子を高抵抗化あるいは低抵抗化するために必要な電流を、抵抗変化電流と呼ぶ。【００１３】
例えば、特許文献１で開示されているメモリ装置では、抵抗変化素子へデータを書き込む時に、双方向ダイオードであるバリスタに、３００００Ａ／ｃｍ2（０．８μｍ×０．８μｍの電極面積で約２００μＡ）以上の電流密度で電流を流すとされている。【００１４】
抵抗変化型の記憶装置に用いられる双方向ダイオードは、抵抗変化電流よりも大きい電流を流す能力（許容電流）を要求される。双方向ダイオードの許容電流が抵抗変化電流に満たないと、素子の抵抗状態は変化せず、動作不良の原因となる。【００１５】
すなわち、抵抗変化素子に対してデータを書き込み、あるいは読み出す場合に、選択されたメモリセルについては図１４の範囲ＡまたはＢ（双方向ダイオードのＯＮ状態）を使用すると同時に、選択されていないメモリセルについては範囲Ｃ（双方向ダイオードのＯＦＦ状態）を利用して漏れ電流（ＯＦＦ電流）を抑制する必要がある。漏れ電流を十分に抑制できないと、選択されたメモリセルに対するデータの書き込みあるいは読み出しが正常に行えなくなってしまう。【００１６】
特許文献２は、半導体層が非晶質シリコン、多結晶シリコン、ＩｎＯｘ、ＺｎＯ等の材料で形成され、半導体層とショットキー接触を形成する電極がＰｔ、Ａｕ、Ａｇ、ＴｉＮ、Ｔａ、Ｒｕ、ＴａＮ等の貴金属或いは金属化合物、及び、類似の材料で形成される双方向ショットキーダイオードを開示する。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００６−２０３０９８号公報
【特許文献２】特開２００７−１５８３２５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、従来の双方向ショットキーダイオードでは、実際に製造すると、電圧電流特性が個々のダイオードの間でばらつき、低電流不良素子が発生するという問題があった。正常な素子では２Ｖ印加時に約１００μＡ程度の電流が流れるが、不良素子では、２Ｖ印加時に１ｎＡ程度しか流れない。このように素子間のばらつきが大きく、電流駆動能力が低い素子が発生すると、モジュールとして抵抗変化型記憶装置に組み込んだ際、電流駆動能力が低いダイオード素子と接続された抵抗変化素子では、抵抗状態は変化せず素子の動作不良が発生する。【００１９】
本発明は、かかる課題に対応するものであり、抵抗変化型の不揮発性記憶装置に用いることのできる双方向型の電流制御素子（印加電圧に対して良好な双方向性の整流特性を有する素子）およびこれを用いた不揮発性記憶素子もしくは不揮発性記憶装置において、電圧電流特性が個々の電流制御素子の間でばらつくという問題を抑制することを目的とする。
【課題を解決するための手段】
【００２０】
本発明者らは、上記課題、特に、許容電流の大きな双方向ダイオードにおいて、電圧電流特性が個々のダイオードの間でばらつくという問題を解決すべく鋭意検討した。その結果、製造工程中にダイオードの電極が腐食することにより、双方向ダイオードの電圧電流特性がばらつき、電流駆動能力の低い素子が発生することが分かった。よって、例えば、ビアホール内部に形成されるコンタクトプラグの下面と、ダイオードの上部電極との間に、導電性の腐食抑制層を設けることにより、特性のばらつきを抑制できる。【００２１】
すなわち上述した課題を解決するために、本発明の電流制御素子の製造方法は、下部配線を形成するステップと、下部配線と電気的に接続されるように第１電極層を形成するステップと、第１電極層の上に、第１電極層と物理的に接触するように電流制御層を形成するステップと、電流制御層の上に、電流制御層と物理的に接触するように第２電極層を形成するステップと、第２電極層の上に、第２電極層と異なる材料で腐食抑制層を形成するステップと、腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、層間絶縁層中に、その下部開口の全部が腐食抑制層上に開口するようにビアホールを形成するステップと、ビアホールの内部を水を含む洗浄液で洗浄するステップと、を有する。【００２２】
かかる構成では、ダイオードの第２電極層(上部電極層)が腐食抑制層により保護され、第２電極層がビアホールの底部に露出することがない。ダイオードの第２電極に接続されるコンタクトプラグを形成する際、ビアホール内部を洗浄しても、第２電極層は腐食抑制層により保護されるため腐食せず、電圧電流特性が個々の電流制御素子の間でばらつくという問題を回避することができる。【００２３】
また、本発明の電流制御素子の他の製造方法は、下部配線を形成するステップと、下部配線と電気的に接続されるように第１電極層を形成するステップと、第１電極層の上に、第１電極層と物理的に接触するように電流制御層を形成するステップと、電流制御層の上に、電流制御層と物理的に接触するように第２電極層を形成するステップと、第２電極層の上に、第２電極層と異なる材料で腐食抑制層を形成するステップと、腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、層間絶縁層中に、その下部開口において腐食抑制層が露出するように溝を形成するステップと、溝の内部を水を含む洗浄液で洗浄するステップと、を有する。【００２４】
かかる構成では、ダイオードの第２電極層(上部電極層)が腐食抑制層により保護され、第２電極層が溝の底部に露出することがない。ダイオードの第２電極に接続される上部配線を形成する際、溝内部を洗浄しても、第２電極層は腐食抑制層により保護されるため腐食せず、電圧電流特性が個々の電流制御素子の間でばらつくという問題を回避することができる。【００２５】
上記電流制御素子の製造方法において、ビアホールを形成するステップは、腐食抑制層が、層間絶縁層の厚み方向から見て、ビアホールの下部開口の全外周において外側にはみ出るように、ビアホールを形成するものであってもよい。【００２６】
上記電流制御素子の製造方法において、腐食抑制層を形成するステップは、第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で腐食抑制層を形成するものであってもよい。【００２７】
上記電流制御素子の製造方法において、腐食抑制層を形成するステップは、０以上の標準電極電位を有する材料で腐食抑制層を形成するものであってもよい。【００２８】
上記電流制御素子の製造方法において、腐食抑制層を形成するステップは、貴金属により腐食抑制層を形成するものであってもよい。【００２９】
上記電流制御素子の製造方法において、腐食抑制層を形成するステップは、導電性を有する金属酸化物により腐食抑制層を形成するものであってもよい。【００３０】
上記電流制御素子の製造方法において、第１電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものであり、電流制御層を形成するステップは、窒化シリコンにより電流制御層を形成するものであり、第２電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものであってもよい。【００３１】
また、本発明の不揮発性記憶素子の製造方法は、上記電流制御素子の製造方法により電流制御素子を形成するステップと、電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子を形成するステップとを有する。【００３２】
本発明に係る電流制御素子は、層間絶縁層に形成されたビアホールの下部開口を覆うように形成された電流制御素子であって、前記ビアホールの下部開口の下部に、かつ前記下部開口の全部を覆うように形成された腐食抑制層と、前記腐食抑制層の下に形成され、前記腐食抑制層と異なる材料で構成される第２電極層と、前記第２電極層の下に形成され、前記第２電極層と物理的に接触する電流制御層と、前記電流制御層の下に形成され、前記電流制御層と物理的に接触する第１電極層と、を備え、前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、前記第１電極層と下部配線とが電気的に接続されている。【００３３】
かかる構成では、ダイオードの第２電極層(上部電極層)が腐食抑制層により保護され、第２電極層がビアホールの底部に露出することがない。ダイオードの第２電極に接続されるコンタクトプラグを形成する際、ビアホール内部を洗浄しても、第２電極層は腐食抑制層により保護されるため腐食せず、電圧電流特性が個々の電流制御素子の間でばらつくという問題を回避することができる。【００３４】
なお、「下部開口」とは、ビアホールの上下両端に形成される２つの開口のうち、下側の開口をいい、「下部開口の下部」とは、かかる下側の開口の下方を意味する。【００３５】
また、本発明の他の電流制御素子は、下部配線と、下部配線と電気的に接続された第１電極層と、第１電極層上に形成され、第１電極層と物理的に接触する電流制御層と、電流制御層上に形成され、電流制御層と物理的に接触する第２電極層と、第２電極層上に形成され、第２電極層と異なる材料で構成される腐食抑制層と、その下部開口において腐食抑制層が露出するように層間絶縁層中に形成された溝を充填するように構成された上部配線と、を備え、第１電極層と電流制御層と第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、第２電極層は、腐食抑制層を介して上部配線と電気的に接続され、第２電極層と上部配線とが物理的に接触しない。【００３６】
かかる構成では、ダイオードの第２電極層(上部電極層)が腐食抑制層により保護され、第２電極層が溝の底部に露出することがない。ダイオードの第２電極に接続される上部配線を形成する際、溝内部を洗浄しても、第２電極層は腐食抑制層により保護されるため腐食せず、電圧電流特性が個々の電流制御素子の間でばらつくという問題を回避することができる。【００３７】
上記電流制御素子において、腐食抑制層が、層間絶縁層の厚み方向から見て、ビアホールの下部開口の全外周において外側にはみ出るように形成されていてもよい。【００３８】
上記電流制御素子において、第２電極層を構成する材料の標準電極電位よりも、腐食抑制層を構成する材料の標準電極電位の方が高くてもよい。【００３９】
上記電流制御素子において、腐食抑制層を構成する材料の標準電極電位が０以上であってもよい。【００４０】
上記電流制御素子において、腐食抑制層を構成する材料が貴金属であってもよい。【００４１】
上記電流制御素子において、腐食抑制層を構成する材料が導電性を有する金属酸化物であってもよい。【００４２】
上記電流制御素子において、第１電極層と第２電極層とが、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により構成されていてもよい。【００４３】
上記電流制御素子において、電流制御層が窒化シリコンにより構成されていてもよい。【００４４】
上記電流制御素子は、下部配線と電気的に接続することで帯電するように構成されていてもよい。【００４５】
本発明の不揮発性記憶素子は、上記電流制御素子と、該電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子とを備える。【００４６】
本発明の不揮発性記憶装置は，上記不揮発性記憶素子がマトリクス状に配置されたメモリアレイと、メモリアレイから少なくとも一つの不揮発性記憶素子を選択する選択回路と、選択回路により選択された不揮発性記憶素子に極性の異なる２種類の電気的パルスを印加することにより、不揮発性記憶素子に含まれる抵抗変化素子の抵抗状態を、高抵抗状態と低抵抗状態との間で可逆的に変化させる書き込み回路と、を備える。【００４７】
本発明の上記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
【発明の効果】
【００４８】
本発明は上記のような構成を有し、抵抗変化型の不揮発性記憶装置に用いることのできる双方向型の電流制御素子（印加電圧に対して良好な双方向性の整流特性を有する素子）およびこれを用いた不揮発性記憶素子もしくは不揮発性記憶装置は、電圧電流特性が個々の電流制御素子の間でばらつくという問題を抑制することができる。
【図面の簡単な説明】
【００４９】
【図１Ａ】図１Ａは、第１実施形態にかかる電流制御素子の概略構成の一例を示した断面図である。
【図１Ｂ】図１Ｂは、第１実施形態にかかる電流制御素子の概略構成の一例を層間絶縁層の厚み方向から見た平面図である。
【図２】図２は、窒化タンタル電極を用いたＭＳＭダイオード素子の概略構造の一例を示す模式図である。
【図３】図３は、図２のＭＳＭダイオード素子の電圧電流特性を示す図である。
【図４Ａ】図４Ａは、第１実施形態に係る電流制御素子の製造方法の一例において、第１電極層を形成するステップを示す図である。
【図４Ｂ】図４Ｂは、第１実施形態に係る電流制御素子の製造方法の一例において、第１電極層の上に、第１電極層と物理的に接触するように電流制御層を形成するステップを示す図である。
【図４Ｃ】図４Ｃは、第１実施形態に係る電流制御素子の製造方法の一例において、電流制御層の上に、電流制御層と物理的に接触するように第２電極層を形成するステップを示す図である。
【図５Ａ】図５Ａは、第１実施形態に係る電流制御素子の製造方法の一例において、第２電極層の上に、第２電極層と異なる材料で腐食抑制層を形成するステップを示す図である。
【図５Ｂ】図５Ｂは、第１実施形態に係る電流制御素子の製造方法の一例において、第１電極層と電流制御層と第２電極層と腐食抑制層とをパターニングするステップを示す図である。
【図５Ｃ】図５Ｃは、第１実施形態に係る電流制御素子の製造方法の一例において、腐食抑制層を覆うように層間絶縁層を形成するステップを示す図である。
【図６Ａ】図６Ａは、第１実施形態に係る電流制御素子の製造方法の一例において、層間絶縁層に、その下部開口の全部が腐食抑制層により覆われるようにビアホールを形成するステップを示す図である。
【図６Ｂ】図６Ｂは、第１実施形態に係る電流制御素子の製造方法の一例において、水を含む洗浄液でビアホールの内部を洗浄するステップを示す図である。
【図６Ｃ】図６Ｃは、第１実施形態に係る電流制御素子の製造方法の一例において、ビアホールの内部にコンタクトプラグを形成するステップを示す図である。
【図７Ａ】図７Ａは、実験例１で測定された、配線パターン１における電圧電流特性を示す図である。
【図７Ｂ】図７Ｂは、実験例１で測定された、配線パターン２における電圧電流特性を示す図である。
【図８Ａ】図８Ａは、実験例１における配線パターン２の電流制御素子の断面を観察した結果を示す走査型電子顕微鏡写真である。
【図８Ｂ】図８Ｂは、図８Ａをトレースした図である。
【図９Ａ】図９Ａは、実験例２における電流制御素子の観察結果を示す、断面の走査型電子顕微鏡写真である。
【図９Ｂ】図９Ｂは図９ＡのPoint1およびPoint2における走査型オージェ電子分光分析装置による測定スペクトルである。
【図１０Ａ】図１０Ａは、実験例３で測定された、腐食抑制層を設けた電流制御素子の電圧電流特性を示す図である。
【図１０Ｂ】図１０Ｂは、実験例３で測定された、腐食抑制層を設けない電流制御素子の電圧電流特性を示す図である。
【図１１Ａ】図１１Ａは、実験例３における電流制御素子の断面を観察した結果を示す走査型電子顕微鏡写真である。
【図１１Ｂ】図１１Ｂは、図１１Ａをトレースした図である。
【図１２】図１２は、実験例４で測定された電圧電流特性を示す図である。
【図１３Ａ】図１３Ａは、第１実施形態の変形例に係る不揮発性記憶素子の概略構成の一例を示す断面図である。
【図１３Ｂ】図１３Ｂは、図１３Ａの等価回路図である。
【図１４】図１４は、一般的な双方向ダイオードの電圧電流特性図である。
【図１５Ａ】図１５Ａは、第２実施形態に係る電流制御素子の概略構成の一例を示した図であって、図１５ＣのＡ−Ａ‘線に沿って切った断面図である。
【図１５Ｂ】図１５Ｂは、第２実施形態に係る電流制御素子の概略構成の一例を示した図であって、図１５ＣのＢ−Ｂ‘線に沿って切った断面図である。
【図１５Ｃ】図１５Ｃは、第２実施形態に係る電流制御素子の概略構成の一例を示した図であって、層間絶縁層の厚み方向から見た平面図である。
【図１６Ａ】図１６Ａは、第２実施形態に係る電流制御素子の製造方法の一例において、第１電極層を形成するステップを示す図である。
【図１６Ｂ】図１６Ｂは、第２実施形態に係る電流制御素子の製造方法の一例において、第１電極層の上に、第１電極層と物理的に接触するように電流制御層を形成するステップを示す図である。
【図１６Ｃ】図１６Ｃは、第２実施形態に係る電流制御素子の製造方法の一例において、電流制御層の上に、電流制御層と物理的に接触するように第２電極層を形成するステップを示す図である。
【図１７Ａ】図１７Ａは、第２実施形態に係る電流制御素子の製造方法の一例において、第２電極層の上に、第２電極層と異なる材料で腐食抑制層を形成するステップを示す図である。
【図１７Ｂ】図１７Ｂは、第２実施形態に係る電流制御素子の製造方法の一例において、第１電極層と電流制御層と第２電極層と腐食抑制層とをパターニングするステップを示す図である。
【図１７Ｃ】図１７Ｃは、第２実施形態に係る電流制御素子の製造方法の一例において、腐食抑制層を覆うように層間絶縁層を形成するステップを示す図である。
【図１８Ａ】図１８Ａは、第２実施形態に係る電流制御素子の製造方法の一例において、層間絶縁層中に、その下部開口において腐食抑制層が露出するように溝を形成するステップを示す図である。
【図１８Ｂ】図１８Ｂは、第２実施形態に係る電流制御素子の製造方法の一例において、水を含む洗浄液で溝の内部を洗浄するステップを示す図である。
【図１８Ｃ】図１８Ｃは、第２実施形態に係る電流制御素子の製造方法の一例において、溝の内部に上部配線を形成するステップを示す図である。
【図１９Ａ】図１９Ａは、第２実施形態の変形例に係る不揮発性記憶素子の概略構成の一例を示す断面図である。
【図１９Ｂ】図１９Ｂは、図１９Ａの等価回路図である。
【発明を実施するための形態】
【００５０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００５１】
（第１実施形態）
［構成］
図１は、本発明の実施の形態に係る電流制御素子の概略構成の一例を示した図であって、図１Ａは断面図、図１Ｂは層間絶縁層の厚み方向から見た平面図である。
【００５２】
図１Ａに示すように、電流制御素子１００は、層間絶縁層１０２に形成されたビアホール１０４の下部開口を覆うように形成された電流制御素子であって、ビアホール１０４の下部開口１０５の全部を覆うように形成された腐食抑制層１０６と、腐食抑制層１０６の下に形成され、腐食抑制層１０６と異なる材料で構成される第２電極層１０８（ここでは上部電極１０８）と、第２電極層１０８の下に形成され、第２電極層１０８と物理的に接触する電流制御層１１０と、電流制御層１１０の下に形成され、電流制御層１１０と物理的に接触する第１電極層１１２（ここでは下部電極１１２）と、を備え、第１電極層１１２と電流制御層１１０と第２電極層１０８とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成する。
【００５３】
図１Ｂに示すように、腐食抑制層１０６が、層間絶縁層１０２の厚み方向から見て、ビアホール１０４の下部開口１０５の全外周において外側にはみ出るように形成されているのが好ましい。
【００５４】
第２電極層１０８を構成する材料の標準電極電位（標準水素電極を基準（０Ｖ）とする電位）よりも、腐食抑制層１０６を構成する材料の標準電極電位の方が高いことが好ましい。つまり、腐食抑制層１０６を構成する材料は第２電極層１０８を構成する材料よりも酸化されにくい材料で構成されることが好ましい。あるいは、腐食抑制層１０６を構成する材料は第２電極層１０８を構成する材料よりも耐腐食性が高い材料で構成されることが好ましい。また、腐食抑制層１０６を構成する材料の標準電極電位が０以上であることが好ましい。腐食抑制層１０６は、導電性材料で構成されることが好ましく、より好適にはイリジウム（標準電極電位：１．１６Ｖ）で構成される。腐食抑制層１０６を構成する材料は、貴金属であってもよく、導電性を有し、第２電極層１０８を構成する材料の標準電極電位よりも高い標準電極電位を有する金属酸化物（例えば、ＩｒＯ２、ＭｏＯ２、ＲｕＯ２等の金属酸化物）であってもよい。
【００５５】
基板には、シリコン単結晶基板または半導体基板を用いることができるが、これらに限定されるわけではない。電流制御素子１００は比較的低い基板温度で形成することが可能であるため、樹脂材料などの上に電流制御素子１００を形成することができる。
【００５６】
ビアホール１０４の内部には、コンタクトプラグ１１４が形成されていてもよい。
【００５７】
腐食抑制層１０６と、ビアホール１０４の内部のコンタクトプラグ１１４とが、下部開口１０５において物理的に接触する。第２電極層１０８は、例えば、腐食抑制層１０６とコンタクトプラグ１１４とを介して、上部配線（図示せず）へと接続されうる。
【００５８】
第１電極層１１２と第２電極層１０８とは、それぞれ、電流制御層１１０を構成する材料より仕事関数(work function)が大きい材料で構成され、腐食抑制層を構成する材料は貴金属であることが好ましい。例えば、電流制御層１１０が窒化シリコンにより構成される場合、第１電極層１１２と第２電極層１０８とは、それぞれ、窒化タンタル、窒化チタン、及びタングステンからなる群より選ばれた少なくとも一つの材料より構成されていてもよい。また、第１電極層１１２と第２電極層１０８とは、それぞれ、電流制御層１１０を構成する材料より仕事関数が大きい金属酸化物で構成されていてもよい。
【００５９】
一例としては、電流制御層１１０が窒化シリコン（ＳｉＮｘ、ｘの値は０＜ｘ≦０．８５を満足する）で構成され、第１電極層１１２が窒化タンタル（ＴａＮ、ＴａとＮとのモル比はＴａ：Ｎ＝１：１が好ましい）で構成され、第２電極層１０８が窒化タンタル（ＴａＮ、ＴａとＮとのモル比はＴａ：Ｎ＝１：１、標準電極電位は０．４８Ｖが好ましい）で構成される。
【００６０】
かかる構成では、第１電極層１１２と電流制御層１１０との間でショットキー接触が形成され、第２電極層１０８と電流制御層１１０との間でショットキー接触が形成されることにより、電流制御素子１００はＭＳＭダイオードとして機能する。ＭＳＭダイオードは、両方向の電圧極性において、電圧の絶対値が小さい時には抵抗が大きく、電圧の絶対値が所定の値を超えて大きくなると急激に抵抗が小さくなる非線形な電圧電流特性［オン・オフ特性］を有するダイオードであり、両方向に電流を流すことができる。
【００６１】
ＳｉＮｘにおけるｘの値はＳｉ原子１モルに対する窒素原子のモル数であって、窒化の程度（組成比）を示す。ＳｉＮｘの電気伝導特性はｘの値によって大きく変化する。具体的には、いわゆる化学量論組成（ｘ＝１．３３、つまりＳｉ３Ｎ４）では絶縁体であるが、これより窒素の比率を小さくすると（即ち、ｘの値を小さくすると）ＳｉＮｘは次第に半導体として振舞うようになる。ＭＳＭダイオードは金属電極間に半導体をはさんだ構造であり、金属と半導体層のショットキー接合で形成でき、ＭＩＭダイオードより高い電流供給能力が期待できる。
【００６２】
ＭＳＭダイオードやＭＩＭダイオードは、バリスタのように結晶粒界等の特性を使用しないので、製造工程中の熱履歴等に左右されにくく、ばらつきの少ない電流制御素子を得ることが期待できる。
【００６３】
このようにＭＳＭダイオードの電流制御層１１０にＳｉＮｘを利用した場合、電流制御層１１０に接する第１電極層１１２および第２電極層１０８は、ＳｉＮｘと良好なショットキー界面が得られる窒化タンタルで構成するのが好ましい。窒化タンタルはＣｕ配線とも整合性がよいため、本件発明者らは窒化タンタルで構成された電極について鋭意検討を行った。
【００６４】
図２は、窒化タンタル電極を用いたＭＳＭダイオード素子１０１の概略構造の一例を示す模式図である。図３は、図２のＭＳＭダイオード素子の電圧電流特性を示す図である。図２において、ＭＳＭダイオード素子１０１と、図１の電流制御素子１００とで共通する要素については、同一の符号および名称を付して説明を省略する。ＭＳＭダイオード素子１０１の電流制御層１１０を構成するＳｉＮｘにおけるｘは０．３、電流制御層１１０の厚さは１０ｎｍで、第１電極層１１２と電流制御層１１０とが接する部分の大きさ、および、第１電極層１１２と第２電極層１０８とが接する部分の大きさは、いずれも０．５μｍ×０．５μｍであった。図３に示すように、１．７５Ｖの電圧において３００μＡ以上の電流値を確保できた。この時の電流密度は１２００００Ａ／ｃｍ２であった。以上の結果から、窒化タンタルからなる電極と、ＳｉＮｘからなる電流制御層とを組み合わせることで、許容電流（電流駆動能力）の大きな双方向型のＭＳＭダイオード素子が得られることが分かった。
【００６５】
［製造方法］
図４、図５、図６は、本発明の第１実施形態に係る電流制御素子の製造方法の一例を示した図である。以下、図４、図５、図６を参照しつつ、本実施形態に係る電流制御素子の製造方法を説明する。
【００６６】
まず、図４Ａに示すように、例えば単結晶シリコンからなる基板（図示せず）の上に下部配線１１８を形成し、下部配線１１８を覆うように、例えばＳｉＯ２で構成された厚さ２００ｎｍの層間絶縁層１１５を熱酸化法により形成し、層間絶縁層１１５を貫通して下部配線１１８に達するようにコンタクトプラグ１１６を形成し、コンタクトプラグ１１６の上端面を覆うように、例えばＴａＮからなる厚さ１００ｎｍの第１電極層１１２を、Ｔａターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングすることにより、形成する（第１電極層を形成するステップ）。
【００６７】
次に、図４Ｂに示すように、第１電極層１１２の上に、第１電極層１１２と物理的に接触するように、例えばＳｉＮｘからなる厚さ１０ｎｍの電流制御層１１０を、多結晶シリコンターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングすることにより、形成する（第１電極層の上に、第１電極層と物理的に接触するように電流制御層を形成するステップ）。ＳｉＮｘにおけるｘの値は、スパッタ条件（アルゴンと窒素とのガス流量比等）を変えることにより変化させうる。
【００６８】
次に、図４Ｃに示すように、電流制御層１１０の上に、電流制御層１１０と物理的に接触するように、例えばＴａＮからなる厚さ５０ｎｍの第２電極層１０８を、Ｔａターゲットをアルゴンと窒素との混合ガス雰囲気の下でスパッタリングすることにより、形成する（電流制御層の上に、電流制御層と物理的に接触するように第２電極層を形成するステップ）。
【００６９】
次に、図５Ａに示すように、第２電極層１０８の上に、第２電極層１０８と異なる材料（例えば、イリジウム）の腐食抑制層１０６を、例えばスパッタ法により、形成する（第２電極層の上に、第２電極層と異なる材料で腐食抑制層を形成するステップ）。なお、第１電極層１１２、電流制御層１１０、第２電極層１０８、腐食抑制層１０６の形成方法は特に限定されず、スパッタ法でなくてもよい。
【００７０】
次に、図５Ｂに示すように、第１電極層１１２と電流制御層１１０と第２電極層１０８と腐食抑制層１０６とをパターニングする（第１電極層と電流制御層と第２電極層と腐食抑制層とをパターニングするステップ）。
【００７１】
次に、図５Ｃに示すように、腐食抑制層１０６、第２電極層１０８、電流制御層１１０、及び第１電極層１１２を覆うように、例えばＳｉＯ２からなり腐食抑制層１０６上の最終仕上がり膜厚が２００ｎｍとなるよう層間絶縁層１０２を、形成する（腐食抑制層を覆うように層間絶縁層を形成するステップ）。
【００７２】
次に、図６Ａに示すように、層間絶縁層１０２に、その下部開口の全部が腐食抑制層１０６により覆われるようにビアホール１０４を形成する（層間絶縁層に、その下部開口の全部を腐食抑制層上に開口するようにビアホールを形成するステップ）。
【００７３】
次に、図６Ｂに示すように、ビアホール１０４の内部を水を含む溶媒（洗浄液）で洗浄する（ビアホールの内部を水を含む溶媒で洗浄するステップ）。
【００７４】
次に、図６Ｃに示すように、ビアホール１０４の内部にコンタクトプラグ１１４を形成する（ビアホールの内部にコンタクトプラグを形成するステップ）。具体的には、例えば、密着層としてＴｉが１０ｎｍ、配線の主材料であるＷのバリア層としてＴｉＮが１０ｎｍ、ＣＶＤ法により順次形成された後、ＣＶＤ法によりビアホール１０４の内部をタングステンで埋め込む。なお、タングステンの代わりに、例えば銅を用いてもよい。その場合は銅に対するバリア層（例えばＴａやＴａＮ）を先に形成する。
【００７５】
なお、図５Ｂのステップ（第１電極層１１２と電流制御層１１０と第２電極層１０８と腐食抑制層１０６とをパターニングするステップ）において同時に（同じマスクで）パターンニングすることは必須ではない。例えば、第１電極層１１２や電流制御層１１０や第２電極層１０８や腐食抑制層１０６をそれぞれ形成する時に各層毎にパターニングすることとしてもよい。この場合には、第１電極層１１２と電流制御層１１０と第２電極層１０８と腐食抑制層１０６とがまとめてパターニングされず、図５Ｂのステップが不要となる。
【００７６】
また、図６Ｃでビアホール１０４の内部に形成されるのは、必ずしもビアホール内に埋め込まれ、表面を平坦化されたコンタクトプラグ１１４である必要はなく、通常のビア（配線の一部がビアホール内で下層の配線と接続したもの）が形成されてもよい。
【００７７】
［実験例１］
実験例１では、下部電極に接続される配線（フローティング配線、接地されていない下部配線）の面積が異なる２種類の構成（配線パターン１、配線パターン２）について複数の電流制御素子を作成し、電圧電流特性を確認した。
【００７８】
まず、Ｓｉ基板上にアルミニウムを堆積させてパターニングにより下部配線１１８を形成した。配線パターン１では、下部配線１１８の面積を約６９μｍ２とした。配線パターン２では、下部配線１１８の面積を約６７００μｍ２とした。
【００７９】
該下部配線１１８の形成された基板上に、ＳｉＯ２からなる層間絶縁層１１５（下部配線上の最終膜厚：２００ｎｍ）を形成した。その後、マスクとエッチングにより、底部に配線が露出するように、直径０．２６μｍの下部ビアホールを形成し下部ビアホールをドライエッチングにより形成し、ドライエッチングで生じたポリマーのエッチング残渣を、弱フッ酸系洗浄液を用いて除去した。下部ビアホールが形成された状態で、（汚染物質を除去する目的で、）ウェハの表面と裏面に純水によるスピン洗浄を実施した。その後、チタン（Ｔｉ）と、窒化チタン（ＴｉＮ）をこの順に堆積させ、さらにその内部をタングステン（Ｗ）により充填して下部コンタクトプラグ１１６を形成した。
【００８０】
層間絶縁層１１５および下部コンタクトプラグ１１６の上端面をＣＭＰにより同一平面上に露出させたあと、窒化チタン（ＴｉＮ、厚さ２０ｎｍ）、窒化タンタル（ＴａＮ、ＴａとＮとのモル比はＴａ：Ｎ＝１：１、厚さ１００ｎｍ、第１電極層１１２）、窒化シリコン（ＳｉＮｘ、ＳｉとＮとのモル比はＳｉ：Ｎ＝１：０．３、厚さ１０ｎｍ、電流制御層１１０）、窒化タンタル（ＴａＮ、ＴａとＮとのモル比はＴａ：Ｎ＝１：１、厚さ５０ｎｍ、第２電極層１０８）をこの順に堆積させた。下部コンタクトプラグ１１６に重なるように、０．５μｍ×０．５μｍの正方形にパターニングすることにより電流制御素子（ＭＳＭダイオード）を形成した。
【００８１】
さらに、電流制御素子を覆うように、ＳｉＯ２からなる層間絶縁層１０２（厚さ６００ｎｍ）を形成した。その後、マスクとエッチングにより、底部に電流制御素子の第２電極層１０８が露出するように、直径０．２６μｍの上部ビアホール１０４をドライエッチングにより形成し、ドライエッチングで生じたポリマーのエッチング残渣を、弱フッ酸系洗浄液を用いて除去した。電流制御素子の上部電極１０８上にビアホール１０４が形成された状態で（汚染物質を除去する目的で）、ウェハの表面と裏面を水によるスピン洗浄を実施した。その後、チタン（Ｔｉ）と、窒化チタン（ＴｉＮ）をこの順に堆積させ、さらにその内部をタングステン（Ｗ）により充填してコンタクトプラグ１１４を形成した。最後に、アルミニウムを堆積させてパターニングすることにより上部配線を形成した。
【００８２】
以上の方法で、配線パターン１および配線パターン２のそれぞれについて、１枚のウエハ上に４４個の電流制御素子を形成し、それぞれの素子について電圧電流特性を測定した。配線パターン１については、電流を１０−８Ａ、１０−７Ａ、５×１０−７Ａ、１０−６Ａ、５×１０−６Ａ、１０−５Ａ、２×１０−５Ａ、５×１０−５Ａ、１０−４Ａと変化させ、下部(第１)電極１１２と上部(第２)電極１０８との間の電圧を測定した。配線パターン２については、同じ電流でも電圧が４４個の素子の間で大きくばらついたため、電圧を０．２５Ｖ、０．５Ｖ、０．７５Ｖ、１Ｖ、１．２５Ｖ、１．５Ｖ、１．７５Ｖ、２Ｖとして、下部電極と上部電極との間の電流を測定した。
【００８３】
図７Ａ及び図７Ｂは、実験例１で作成し、測定された電圧電流特性を示す図であり、図７Ａは配線パターン１における電圧電流特性を示す図、図７Ｂは配線パターン２における電圧電流特性を示す図である。
【００８４】
図７Ａ及び図７Ｂに示すように、配線パターン１では電圧電流特性がほぼ均一であったのに対し、配線パターン２では４４個の素子の間で電圧電流特性に大きなばらつきが見られた。また、２Ｖで１０−９Ａ以下というように、電圧を上げても電流があまり流れない素子（電流の駆動能力が低い素子）もいくつか見られた。
【００８５】
配線パターン２において電圧電流特性に大きなばらつきが生じた原因を検討するために、素子の断面を、走査型電子顕微鏡を用いて観察した。
【００８６】
図８は、実験例１における配線パターン２の電流制御素子の断面を観察した結果であって、図８Ａは走査型電子顕微鏡写真、図８Ｂは図８Ａをトレースした図である。
【００８７】
図８において、１００２が層間絶縁層（ＳｉＯ２）、１００４がタングステン領域（Ｗ）、１００６がバリア層（ＴｉＮ）、１００８が密着層（Ｔｉ）、１０１０が上部電極（ＴａＮ）のうちの変色した部分、１０１２が上部電極（ＴａＮ）のうちの変色していない部分、１０１４は電流制御層（ＳｉＮｘ）、１０１６は下部電極（ＴａＮ）、１０１８はバリア層（ＴｉＮ）、１０２０が密着層（Ｔｉ）、１０２２がバリア層（ＴｉＮ）、１０２４がタングステン領域（Ｗ）である。
【００８８】
図８に示すように、配線パターン２の電流制御素子では、上部ビアホールの近傍において、上部電極１０８（ＴａＮ）が変色しており、ＴａＮが変質していると想像された。かかる変質により、上部電極１０８の抵抗値などがばらついた結果、電圧電流特性が大きくばらついたと推察された。
【００８９】
［実験例２］
実験例２では、実験例１において上部電極に変質が生じた原因を検討するために、素子の断面を走査型オージェ電子分光分析装置（ＳＡＭ：Scanning Auger Microprobe）を用いて測定した。実験例２では、実験例１の配線パターン２と同様の構成であって、実験例１と同様の製造方法を用いて作成したサンプルのうち、電圧電流特性が特に悪かったもの（測定困難だったもの）について測定を行った。電圧電流特性が悪いサンプルは、上部電極１０８の変質がより激しいと考えられたからである。
【００９０】
図９は、実験例２における電流制御素子の観察結果を示す図である。図９Ａは断面の走査型電子顕微鏡写真、図９Ｂは図９ＡのPoint1およびPoint2における走査型オージェ電子分光分析装置による測定スペクトルを示している。図９Ｂにおいて、横軸は放出されたオージェ電子の運動エネルギー(Kinetic Energy)、縦軸はその相対的な強度(Intensity)である。
【００９１】
図９Ａに示すように、実験例２で測定したサンプルは、上部電極の変質がより激しく、本来であれば図中のＢの位置にある上部電極１０８の上端面が、場所によって図中のＡの位置にまで盛り上がっていることが分かる。また、上部電極１０８のうち、変色している部分１０１０は、ビアホール１０４の底面よりもさらに外側にまで広がっていることが分かる。このような変質の状態を見ると、変質はビアホール１０４を形成する時のドライエッチングによるものではなく、ビアホール１０４を形成した後の、ビアホール洗浄に由来するものと推察される。
【００９２】
図９Ｂに示すように、酸素をほとんど含まない領域（コンタクトプラグ）であるPoint1で測定したスペクトルの酸素のピーク（１）に比べ、上部電極１０８の変色した部分１０１０であるPoint2で測定したスペクトルの酸素のピーク（２）はより大きかった。このことから、上部電極１０８の変色部分１０１０は、酸化されたことにより変質しているものと推察された。
【００９３】
Ｔａでは表面に酸化皮膜による不動態を形成することによって、耐食性が向上することが知られている。しかしながら、コンタクト形成時には、ＴａＮの酸化層やＴａ酸化物の皮膜は高抵抗層となるため、除去しなければならない。酸化皮膜をもたないＴａは腐食しやすく、ビアホール１０４内の洗浄時の水洗プロセスでＴａ酸化物が形成されたと考えられる。
【００９４】
電流制御素子の製造においては、上部ビアホール１０４を洗浄する時点で、上部電極１０８が、下部電極１１２や下部コンタクトプラグ１１６を介して、下部配線１１８と電気的に接続されている。実験例２や、実験例１の配線パターン２では、下部配線１１８の面積が大きく、帯電しやすくなっている。下部配線１１８に蓄積された荷電は、上部電極１０８にまで流れ込み、上部電極１０８を帯電させる。加えて、上部ビアホール１０４内を洗浄液で洗浄するために、帯電と水と酸素とが複合的に作用して金属表面に局部電池が生じ、上部電極１０８が酸化され、変質が進行すると考えられる。
【００９５】
Ｔａ酸化の総反応式は、
２Ｔａ＋５Ｈ２Ｏ＋５/２Ｏ２  →  ２Ｔａ（ＯＨ）５
化学反応式は
２Ｔａ  →  ２Ｔａ５＋＋１０ｅ-  （アノード反応）
５/２Ｏ２＋５Ｈ２Ｏ＋１０ｅ-  →  １０（ＯＨ）-  （カソード反応）
酸化されたＴａおよびＴａＮは２Ｔａ（ＯＨ）５や、ＴａＯＮを形成し、電流制御素子の上部電極１０８の電気抵抗が高くなる。その結果、電圧電流特性がばらつく。
【００９６】
実用化されたデバイスの製造プロセスにおいても、上部ビアホール１０４を洗浄する時点で、素子と電気的に接続された下部配線１１８の面積が大きくなり、帯電しやすくなることはしばしばあることである。大面積の下部配線１１８が原因となって、電流制御素子の上部電極１０８の変質が生じやすくなり、電圧電流特性のばらつきが大きくなるとすれば、実用化されたデバイスの製造プロセスにおいて深刻な問題となる虞がある。かかる問題を解決するためには、上部電極１０８の酸化による変質を抑制する必要がある。
【００９７】
実験例１および実験例２の配線パターン２は、下部配線１１８として大きなパッドを有する構成であったが、パッドではなく、長い配線がフローティング配線（接地されていない配線）となっている場合でも同様な問題が生じうる。
【００９８】
そこで本発明者らは、上部電極１０８の上に、酸化されにくい材料を腐食抑制層１０６として配置し、上部電極１０８を保護することで、かかる問題が解決しうることに想到した。
【００９９】
一般に標準電極電位は酸化されやすさの一つの指標として用いられ、この値が大きければ酸化されにくく、小さければ酸化されやすいことを意味する。Ｔａの標準電極電位は−０．６(Ｖ)であり、水素の電位より電極電位が低く、酸化されやすいと推察された。
【０１００】
腐食抑制層１０６の材料としては、導電性を有し、かつ酸化されにくい材料が好適である。具体的には、上部電極１０８の材料よりも酸化還元電位（標準電極電位）が高い材料であることが好ましく、例えば、標準電極電位が０以上である材料や、貴金属（白金、パラジウム、イリジウム等）が好適に用いられる。
【０１０１】
また、腐食抑制層１０６の材料として、すでに酸化されているいために酸化されにくいものを用いてもよい。例えば、導電性を有する、ＩｒＯ２、ＭｏＯ２、ＲｕＯ２等の金属酸化物、や貴金属を含む化合物を用いてもよい。
【０１０２】
以下、腐食抑制層１０６の有無による電圧電流特性のばらつきの違いを検討した結果を実験例３として説明する。
【０１０３】
［実験例３］
実験例３の電流制御素子では、下部配線１１８を、実験例１の配線パターン２と同様の構成とした。実験例３における電流制御素子の製造方法は、上部電極１０８となる窒化タンタルの層を堆積させた後、電流制御素子をパターニングする前に、腐食抑制層１０６となるイリジウム（Ｉｒ）の層を堆積させた他は、実験例１と同様とした。実験例３における電流制御素子の構成は、上部電極１０８の上にイリジウムからなる腐食抑制層１０６が配設されている他は、実験例１と同様とした。腐食抑制層１０６の厚さは３０ｎｍであった。
【０１０４】
実験例３においても、１枚のウエハ上に４４個の電流制御素子を形成して、それぞれの素子について電圧電流特性を測定した。
【０１０５】
図１０は、実験例３で測定された電圧電流特性を示す図であり、図１０Ａは腐食抑制層１０６を設けた電流制御素子の電圧電流特性を示す図、図１０Ｂは腐食抑制層を設けない電流制御素子の電圧電流特性を示す図である。なお、図１０Ｂは図７Ｂと同じ図である。
【０１０６】
図１０Ａに示すように、腐食抑制層１０６を設けることにより、電流制御素子の電圧電流特性のばらつきは劇的に小さくなった。
【０１０７】
図１１は、実験例３における電流制御素子の断面を観察した結果であって、図１１Ａは走査型電子顕微鏡写真、図１１Ｂは図１１Ａをトレースした図である。
【０１０８】
図１１において、１１０２が層間絶縁層（ＳｉＯ２）、１１０４がタングステン領域（Ｗ）、１１０６がバリア層（ＴｉＮ）、１１０８が密着層（Ｔｉ）、１１１０が腐食抑制層（Ｉｒ）、１１１２が上部電極（ＴａＮ）、１１１４は電流制御層（ＳｉＮｘ）、１１１６は下部電極（ＴａＮ）、１１１８はバリア層（ＴｉＮ）、１１２０が密着層（Ｔｉ）、１１２２がバリア層（ＴｉＮ）、１１２４がタングステン領域（Ｗ）である。
【０１０９】
図１１に示すように、実験例３の素子では、上部電極１０８に図６で見られたような変色した部分がない。このことから、実験例３において、上部電極１０８の変質が抑制されていることが分かる。上部ビアホール１０４の底には腐食抑制層１０６（Ｉｒ）が露出しており、ビアホール１０４は上部電極１０８（ＴａＮ）の上面に達していない。すなわち、上部ビアホール１０４の内部を洗浄する時には、上部電極１０８が腐食抑制層１０６により保護される。その結果、上部電極１０８の酸化による変質が抑制されたと考えられる。
【０１１０】
［実験例４］
次に、実験例３と同様の構成であって、電流制御層１１０を構成するＳｉＮｘのｘの値を変化させた場合の整流特性を検討した。電流制御層１１０（ＳｉＮｘ層）の厚さは１０ｎｍ、ｘの値は０．３、０．４５、０．６とした。
【０１１１】
図１２は、実験例４で測定された電圧電流特性を示す図である。
【０１１２】
素子の電流値が２００μＡ（電流密度：８００００Ａ／ｃｍ２）の時、ＳｉＮｘにおけるｘの値が、ｘ＝０．３では２Ｖ、ｘ＝０．４５では２．４５Ｖ、ｘ＝０．６では３.１５Ｖと、それぞれで良好な双方向型ダイオード（両方の電圧極性において、非線形なオン・オフ特性を有する）特性が得られた。
【０１１３】
［変形例］
図１３は、本発明の第１実施形態の変形例に係る不揮発性記憶素子の概略構成の一例を示す図であって、図１３Ａは断面図、図１３Ｂは等価回路図である。
【０１１４】
図１３に示すように、本実施形態の電流制御素子を、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子１５０（例えば、下部電極１２０、抵抗変化層１２１、上部電極１２２とからなる）と組み合わせることにより、つまり、双方向型の電流制御素子として利用することにより、バイポーラ型の抵抗変化素子１５０を用いたクロスポイント型の不揮発性記憶素子１６０を実現することができる。
【０１１５】
電流制御素子の第１電極層１１２と抵抗変化素子１５０の上部電極１２２とは、コンタクトプラグ１１６で接続されている。抵抗変化素子１５０の下部電極１２０と下部配線１１８とは、コンタクトプラグ１１９で接続されている。下部配線１１８は例えばワード線、上部配線１０３は例えばビット線としうる。
【０１１６】
バイポーラ型の不揮発性記憶素子１６０は、異なる極性の２つの閾値電圧で抵抗変化を制御する。本実施形態で形成した電流制御素子は、ＳｉＮｘの組成（窒素の濃度）を変えること（電極と半導体層の電位障壁を変化させること）によって電圧電流特性を調整できるので、抵抗変化素子に合わせた電圧電流特性（ＯＮ・ＯＦＦ領域の設定）を容易に実現できる。
【０１１７】
抵抗変化素子１５０は、抵抗変化層１２１を下部電極１２０と上部電極１２２とで挟む構造となっている。抵抗変化層１２１として酸素不足型のタンタル酸化物（以下、Ｔａ酸化物と表記）を用いる。ここで、酸素不足型のＴａ酸化物とは、化学量論的な組成を有するタンタル酸化物と比較して酸素の含有量（原子比：総原子数に占める酸素原子数の割合）が少ないタンタル酸化物をいう。通常、化学量論的な組成を有する酸化物は、絶縁体、あるいは非常に高い抵抗値を有する。Ｔａ酸化物の場合、化学量論的な酸化物の組成はＴａ２Ｏ５であって、ＴａとＯの原子数の比率（Ｏ／Ｔａ）は２．５である。したがって、酸素不足型のＴａ酸化物において、ＴａとＯの原子比は０より大きく、２．５より小さいことになる。
【０１１８】
また、抵抗変化層１２１を挟む上部電極１２２にはイリジウム（Ｉｒ）を、下部電極１２０には窒化タンタル（ＴａＮ）を使用する。抵抗変化素子１５０は、バイポーラ型の抵抗変化素子である。
【０１１９】
上記Ｔａ酸化物からなる抵抗変化層１２１に、所定の極性の異なる電気パルス（電圧の絶対値が所定値である極性の異なる電気パルス）を印加すると、低抵抗状態と高抵抗状態との間で抵抗値が可逆的に遷移する。すなわち、下部電極１２０を基準として上部電極１２２に、電圧の絶対値が第１の値であり第１の極性を有する第１の電気パルスを印加すると、抵抗変化素子１５０は低抵抗状態（下部電極１２０と上部電極１２２との間の電気抵抗が小さい状態）から高抵抗状態（下部電極１２０と上部電極１２２との間の電気抵抗が大きい状態）に変化し、下部電極１２０を基準として上部電極１２２に、電圧の絶対値が第２の値（第１の値と等しくてもよく、異なっていてもよい）であり第１の極性と異なる第２の極性を有する第２の電気パルスを印加すると高抵抗状態から低抵抗状態に変化する。これをバイポーラ型の抵抗変化と呼び、バイポーラ型の抵抗変化素子を、バイポーラ型（双方向型）の電流制御素子と組み合わせることで、本変形例の不揮発性記憶素子１６０を構成できる。
【０１２０】
なお、抵抗変化層１２１は酸素不足型のＴａ酸化物に限定されるわけではなく、ニッケル（Ｎｉ）、ニオブ（Ｎｂ）、チタン（Ｔｉ）、ジルコン（Ｚｒ）、ハフニウム（Ｈｆ）、コバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、クロム（Ｃｒ）等の遷移金属の酸素不足型の酸化膜を抵抗変化層に使用しても良い。また、抵抗変化素子の下部電極１２０および上部電極１２２は、Ｉｒの他にＰｔ、Ｐｄ、Ａｇ、Ｃｕ等のほか、それらの合金を用いてもよい。また、電流制御素子は抵抗変化素子の下に配置してもよい。
【０１２１】
（第２実施形態）
［構成］
図１５は、本発明の実施の形態に係る電流制御素子の概略構成の一例を示した図であって、図１５Ａは図１５ＣのＡ−Ａ‘線に沿って切った断面図、図１５Ｂは図１５ＣのＢ−Ｂ‘線に沿って切った断面図、図１５Ｃは、層間絶縁層の厚み方向から見た平面図である。
【０１２２】
図１５Ａおよび図１５Ｂに示すように、電流制御素子２００は、下部配線２１８と、下部配線２１８と電気的に接続された第１電極層２１２と、第１電極層２１２上に形成され、第１電極層２１２と物理的に接触する電流制御層２１０と、電流制御層２１０上に形成され、電流制御層２１０と物理的に接触する第２電極層２０８と、第２電極層２０８上に形成され、第２電極層と異なる材料で構成される腐食抑制層２０６と、その下部開口２０５において腐食抑制層２０６が露出するように層間絶縁層２０２中に形成された溝２０４を充填するように構成された上部配線２１４と、を備え、第１電極層２１２と電流制御層２１０と第２電極層２０８とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、第２電極層２０８は、腐食抑制層２０６を介して上部配線２１４と電気的に接続され、第２電極層２０８と上部配線２１４とが物理的に接触しないように構成されている。
【０１２３】
図１５Ａおよび図１５Ｂに示す例では、上部配線２１４と腐食抑制層２０６とは物理的に接触し、腐食抑制層２０６と第２電極層２０８とは物理的に接触している。下部配線２１８と、第１電極層２１２とは、コンタクトプラグ２１６により電気的に接続されているが、コンタクトプラグ２１６は必須ではなく、省略されてもよい。また、下部配線２１８と、第１電極層２１２とを同一部材によって構成してもよい。
【０１２４】
「溝」とは、細長い線状の開口をいう。一本の溝の下側には、複数の電流制御素子２００が形成されていることが好ましい。
【０１２５】
図１５Ｃに示す例では、腐食抑制層２０６が、層間絶縁層２０２の厚み方向から見て、上部配線２１４の短手方向において上部配線２１４の外側にはみ出るように形成されているが、腐食抑制層２０６が、層間絶縁層２０２の厚み方向から見て、上部配線２１４によって完全に覆われていてもよい。あるいは、上部配線２１４が、層間絶縁層２０２の厚み方向から見て、腐食抑制層２０６の短手方向の外側に向かってはみ出すように形成されていてもよい。
【０１２６】
図１５Ｃに例示するように、本実施形態の電流制御素子は、第１平面において第１方向に沿って互いに平行に延びる複数の下部配線２１８と、第１平面と平行な第２平面において第１方向と交差する第２方向に沿って互いに平行に延びる複数の上部配線２１４との間の立体交差点のそれぞれに形成されていてもよい。
【０１２７】
上部配線２１４は、例えば、Ｃｕを主成分とする導電層により構成されうる。上部配線の幅及び厚さは、例えば、２５０ｎｍ及び３００ｎｍとしうる。
【０１２８】
第１電極層２１２と、電流制御層２１０と、第２電極層２０８と、腐食抑制層２０６と、層間絶縁層２０２と、下部配線２１８と、コンタクトプラグ２１６とについては、第１実施形態における第１電極層１１２と、電流制御層１１０と、第２電極層１０８と、腐食抑制層１０６と、層間絶縁層１０２と、下部配線１１８と、コンタクトプラグ１１６と同様の構成とすることができるので、詳細な説明は省略する。
【０１２９】
［製造方法］
図１６、図１７、図１８は、本発明の第２実施形態に係る電流制御素子の製造方法の一例を示した図である。以下、図１６、図１７、図１８を参照しつつ、本実施形態に係る電流制御素子の製造方法を説明する。
【０１３０】
図１６Ａ、図１６Ｂ、図１６Ｃ、図１７Ａ、図１７Ｂ、図１７Ｃに示す工程は、第１実施形態において図４Ａ、図４Ｂ、図４Ｃ、図５Ａ、図５Ｂ、図５Ｃに示した工程と同様としうるので、詳細な説明を省略する。
【０１３１】
図１７Ｃに示す工程の後、図１８Ａに示すように、層間絶縁層２０２に、その下部開口において腐食抑制層２０６が露出し、第２電極２０８が露出しないように溝２０４を形成する（層間絶縁層に、その下部開口において腐食抑制層が露出するように溝を形成するステップ）。このとき、基板から溝２０４の底までの高さは一定であり、かつ、基板から腐食抑制層２０６の上端面までの高さと一致することが好ましい。
【０１３２】
次に、図１８Ｂに示すように、水を含む洗浄液で溝２０４の内部を洗浄する（水を含む洗浄液で溝の内部を洗浄するステップ）。
【０１３３】
次に、図１８Ｃに示すように、溝２０４の内部に上部配線２１４を形成する（溝の内部に上部配線を形成するステップ）。具体的には、例えば、密着層としてＴｉが１０ｎｍ、配線の主材料であるＷのバリア層としてＴｉＮが１０ｎｍ、ＣＶＤ法により順次形成された後、ＣＶＤ法によりビアホール１０４の内部をタングステンで埋め込む。なお、タングステンの代わりに、例えば銅を用いてもよい。その場合は銅に対するバリア層（例えばＴａやＴａＮ）を先に形成する。なお、図１８Ｃに示すステップは必須ではなく、省略されてもよい。
【０１３４】
［変形例］
図１９は、本発明の第２実施形態の変形例に係る不揮発性記憶素子の概略構成の一例を示す図であって、図１９Ａは断面図、図１９Ｂは等価回路図である。
【０１３５】
図１９に示すように、本変形例では、本実施形態の電流制御素子を、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子２５０（例えば、下部電極２２０、抵抗変化層２２１、上部電極とからなる）と組み合わせる。かかる構成では、本実施形態の電流制御素子を双方向型の電流制御素子として利用することにより、バイポーラ型の抵抗変化素子２５０を用いたクロスポイント型の不揮発性記憶素子２６０を実現することができる。
【０１３６】
電流制御素子の第１電極層２１２と抵抗変化素子２５０の上部電極とは、同一部材で構成されている。すなわち、第１電極層２１２を抵抗変化素子２５０の上部電極としても機能させている。なお、第１電極層２１２と、抵抗変化素子２５０の上部電極とを別部材としてもよい。さらに、第１電極層２１２と、抵抗変化素子２５０の上部電極との間にコンタクトプラグを配設してもよい。抵抗変化素子２５０の下部電極２２０と下部配線２１８とは、コンタクトプラグ２１９で接続されているが、コンタクトプラグ２１９は省略してもよい。下部配線２１８は例えばワード線、上部配線２１４は例えばビット線としうる。
【０１３７】
バイポーラ型の不揮発性記憶素子２６０において、上記以外の構成は、第１実施形態の変形例における不揮発性記憶素子１６０と同様としうる。よって、詳細な説明を省略する。
【０１３８】
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態の創出がなされ得る。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
【産業上の利用可能性】
【０１３９】
本発明の電流制御素子、不揮発性記憶素子は、パーソナルコンピュータおよび携帯型電話機などの種々の電子機器に用いられる不揮発性の記憶装置などに有用である。
【符号の説明】
【０１４０】
１００  電流制御素子
１０２  層間絶縁層
１０３  上部配線
１０４  ビアホール
１０５  下部開口
１０６  腐食抑制層
１０８  第２電極層
１１０  電流制御層
１１２  第１電極層
１１４  コンタクトプラグ
１１５  層間絶縁層
１１６  コンタクトプラグ
１１８  下部配線
１１９  コンタクトプラグ
１２０  下部電極
１２１  抵抗変化層
１２２  上部電極
１５０  抵抗変化素子
１６０  不揮発性記憶素子
【図１Ａ】
2012035786.tif 000003
【図１Ｂ】
2012035786.tif 000004
【図２】
2012035786.tif 000005
【図３】
2012035786.tif 000006
【図４Ａ】
2012035786.tif 000007
【図４Ｂ】
2012035786.tif 000008
【図４Ｃ】
2012035786.tif 000009
【図５Ａ】
2012035786.tif 000010
【図５Ｂ】
2012035786.tif 000011
【図５Ｃ】
2012035786.tif 000012
【図６Ａ】
2012035786.tif 000013
【図６Ｂ】
2012035786.tif 000014
【図６Ｃ】
2012035786.tif 000015
【図７Ａ】
2012035786.tif 000016
【図７Ｂ】
2012035786.tif 000017
【図８Ｂ】
2012035786.tif 000018
【図９Ｂ】
2012035786.tif 000019
【図１０Ａ】
2012035786.tif 000020
【図１０Ｂ】
2012035786.tif 000021
【図１１Ｂ】
2012035786.tif 000022
【図１２】
2012035786.tif 000023
【図１３Ａ】
2012035786.tif 000024
【図１３Ｂ】
2012035786.tif 000025
【図１４】
2012035786.tif 000026
【図１５Ａ】
2012035786.tif 000027
【図１５Ｂ】
2012035786.tif 000028
【図１５Ｃ】
2012035786.tif 000029
【図１６Ａ】
2012035786.tif 000030
【図１６Ｂ】
2012035786.tif 000031
【図１６Ｃ】
2012035786.tif 000032
【図１７Ａ】
2012035786.tif 000033
【図１７Ｂ】
2012035786.tif 000034
【図１７Ｃ】
2012035786.tif 000035
【図１８Ａ】
2012035786.tif 000036
【図１８Ｂ】
2012035786.tif 000037
【図１８Ｃ】
2012035786.tif 000038
【図１９Ａ】
2012035786.tif 000039
【図１９Ｂ】
2012035786.tif 000040
【図８Ａ】
2012035786.tif 000041
【図９Ａ】
2012035786.tif 000042
【図１１Ａ】
2012035786.tif 000043
【手続補正書】
【提出日】平成24年2月13日(2012.2.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下部配線を形成するステップと、
前記下部配線と電気的に接続されるように第１電極層を形成するステップと、
前記第１電極層の上に、前記第１電極層と物理的に接触するように電流制御層を形成するステップと、
前記電流制御層の上に、前記電流制御層と物理的に接触するように第２電極層を形成するステップと、
前記第２電極層の上に、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で腐食抑制層を形成するステップと、
前記腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、
前記層間絶縁層中に、その下部開口の全部が前記腐食抑制層上に開口するようにビアホールを形成するステップと、
前記ビアホールの内部を水を含む洗浄液で洗浄するステップと、
を有する、電流制御素子の製造方法。
【請求項２】
下部配線を形成するステップと、
前記下部配線と電気的に接続されるように第１電極層を形成するステップと、
前記第１電極層の上に、前記第１電極層と物理的に接触するように電流制御層を形成するステップと、
前記電流制御層の上に、前記電流制御層と物理的に接触するように第２電極層を形成するステップと、
前記第２電極層の上に、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で腐食抑制層を形成するステップと、
前記腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、
前記層間絶縁層中に、その下部開口において前記腐食抑制層が露出し、第２電極層が露出しないように溝を形成するステップと、
前記溝の内部を水を含む洗浄液で洗浄するステップと、
を有する、電流制御素子の製造方法。
【請求項３】
前記ビアホールを形成するステップは、前記腐食抑制層が、前記層間絶縁層の厚み方向から見て、前記ビアホールの下部開口の全外周において外側にはみ出るように、ビアホールを形成するものである、請求項１に記載の電流制御素子の製造方法。
【請求項４】
（削除）
【請求項５】
前記腐食抑制層を形成するステップは、０以上の標準電極電位を有する材料で腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項６】
前記腐食抑制層を形成するステップは、貴金属により腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項７】
前記腐食抑制層を形成するステップは、導電性を有する金属酸化物により腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項８】
前記第１電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものであり、
前記電流制御層を形成するステップは、窒化シリコンにより電流制御層を形成するものであり、
第２電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項９】
請求項１または２に記載の電流制御素子の製造方法により電流制御素子を形成するステップと、
前記電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子を形成するステップとを有する、不揮発性記憶素子の製造方法。
【請求項１０】
層間絶縁層に形成されたビアホールの下部開口を覆うように形成された電流制御素子であって、
前記ビアホールの下部開口の下部に、かつ前記下部開口の全部を覆うように形成された腐食抑制層と、
前記腐食抑制層の下に形成され、前記腐食抑制層を構成する材料の標準電極電位よりも低い標準電極電位を有する材料で構成される第２電極層と、
前記第２電極層の下に形成され、前記第２電極層と物理的に接触する電流制御層と、
前記電流制御層の下に形成され、前記電流制御層と物理的に接触する第１電極層と、を備え、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、
前記第１電極層と下部配線とが電気的に接続されている、電流制御素子。
【請求項１１】
下部配線と、
前記下部配線と電気的に接続された第１電極層と、
前記第１電極層上に形成され、前記第１電極層と物理的に接触する電流制御層と、
前記電流制御層上に形成され、前記電流制御層と物理的に接触する第２電極層と、
前記第２電極層上に形成され、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で構成される腐食抑制層と、
その下部開口において前記腐食抑制層が露出するように層間絶縁層中に形成された溝を充填するように構成された上部配線と、を備え、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、
前記第２電極層は、前記腐食抑制層を介して前記上部配線と電気的に接続され、
前記第２電極層と前記上部配線とが物理的に接触しない、電流制御素子。
【請求項１２】
前記腐食抑制層が、前記層間絶縁層の厚み方向から見て、前記ビアホールの下部開口の全外周において外側にはみ出るように形成されている、請求項１０に記載の電流制御素子。
【請求項１３】
（削除）
【請求項１４】
前記腐食抑制層を構成する材料の標準電極電位が０以上である、請求項１０または１１に記載の電流制御素子。
【請求項１５】
前記腐食抑制層を構成する材料が貴金属である、請求項１０または１１に記載の電流制御素子。
【請求項１６】
前記腐食抑制層を構成する材料が導電性を有する金属酸化物である、請求項１０または１１に記載の電流制御素子。
【請求項１７】
前記第１電極層と前記第２電極層とが、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により構成され、
前記電流制御層が窒化シリコンにより構成される、請求項１０または１１に記載の電流制御素子。
【請求項１８】
前記下部配線と電気的に接続することで帯電するように構成されている、請求項１０または１１に記載の電流制御素子。
【請求項１９】
請求項１０乃至１８のいずれかに記載の電流制御素子と、
前記電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子と
を備える、不揮発性記憶素子。
【請求項２０】
前記電流制御層を形成するステップは、半導体により電流制御層を形成するものであり、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードを構成する、請求項１または２に記載の電流制御素子の製造方法。
【請求項２１】
前記電流制御層は半導体で構成され、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードを構成する、請求項１０または１１に記載の電流制御素子の製造方法。
【手続補正書】
【提出日】平成25年3月13日(2013.3.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
下部配線を形成するステップと、
前記下部配線と電気的に接続されるように第１電極層を形成するステップと、
前記第１電極層の上に、前記第１電極層と物理的に接触するように電流制御層を形成するステップと、
前記電流制御層の上に、前記電流制御層と物理的に接触するように第２電極層を形成するステップと、
前記第２電極層の上に、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で腐食抑制層を形成するステップと、
前記腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、
前記層間絶縁層中に、その下部開口の全部が前記腐食抑制層上に開口するようにビアホールを形成するステップと、
前記ビアホールの内部を水を含む洗浄液で洗浄するステップと、
を有する、電流制御素子の製造方法。
【請求項２】
下部配線を形成するステップと、
前記下部配線と電気的に接続されるように第１電極層を形成するステップと、
前記第１電極層の上に、前記第１電極層と物理的に接触するように電流制御層を形成するステップと、
前記電流制御層の上に、前記電流制御層と物理的に接触するように第２電極層を形成するステップと、
前記第２電極層の上に、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で腐食抑制層を形成するステップと、
前記腐食抑制層、第２電極層、電流制御層、及び第１電極層を覆うように層間絶縁層を形成するステップと、
前記層間絶縁層中に、その下部開口において前記腐食抑制層が露出し、第２電極層が露出しないように溝を形成するステップと、
前記溝の内部を水を含む洗浄液で洗浄するステップと、
を有する、電流制御素子の製造方法。
【請求項３】
前記ビアホールを形成するステップは、前記腐食抑制層が、前記層間絶縁層の厚み方向から見て、前記ビアホールの下部開口の全外周において外側にはみ出るように、ビアホールを形成するものである、請求項１に記載の電流制御素子の製造方法。
【請求項４】
前記腐食抑制層を形成するステップは、０以上の標準電極電位を有する材料で腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項５】
前記腐食抑制層を形成するステップは、貴金属により腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項６】
前記腐食抑制層を形成するステップは、導電性を有する金属酸化物により腐食抑制層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項７】
前記第１電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものであり、
前記電流制御層を形成するステップは、窒化シリコンにより電流制御層を形成するものであり、
第２電極層を形成するステップは、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により第１電極層を形成するものである、請求項１または２に記載の電流制御素子の製造方法。
【請求項８】
請求項１または２に記載の電流制御素子の製造方法により電流制御素子を形成するステップと、
前記電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子を形成するステップとを有する、不揮発性記憶素子の製造方法。
【請求項９】
層間絶縁層に形成されたビアホールの下部開口を覆うように形成された電流制御素子であって、
前記ビアホールの下部開口の下部に、かつ前記下部開口の全部を覆うように形成された腐食抑制層と、
前記腐食抑制層の下に形成され、前記腐食抑制層を構成する材料の標準電極電位よりも低い標準電極電位を有する材料で構成される第２電極層と、
前記第２電極層の下に形成され、前記第２電極層と物理的に接触する電流制御層と、
前記電流制御層の下に形成され、前記電流制御層と物理的に接触する第１電極層と、を備え、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、
前記第１電極層と下部配線とが電気的に接続されている、電流制御素子。
【請求項１０】
下部配線と、
前記下部配線と電気的に接続された第１電極層と、
前記第１電極層上に形成され、前記第１電極層と物理的に接触する電流制御層と、
前記電流制御層上に形成され、前記電流制御層と物理的に接触する第２電極層と、
前記第２電極層上に形成され、前記第２電極層を構成する材料の標準電極電位よりも高い標準電極電位を有する材料で構成される腐食抑制層と、
その下部開口において前記腐食抑制層が露出するように層間絶縁層中に形成された溝を充填するように構成された上部配線と、を備え、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードおよびＭＩＭダイオードのいずれか一方を構成し、
前記第２電極層は、前記腐食抑制層を介して前記上部配線と電気的に接続され、
前記第２電極層と前記上部配線とが物理的に接触しない、電流制御素子。
【請求項１１】
前記腐食抑制層が、前記層間絶縁層の厚み方向から見て、前記ビアホールの下部開口の全外周において外側にはみ出るように形成されている、請求項９に記載の電流制御素子。
【請求項１２】
前記腐食抑制層を構成する材料の標準電極電位が０以上である、請求項９または１０に記載の電流制御素子。
【請求項１３】
前記腐食抑制層を構成する材料が貴金属である、請求項９または１０に記載の電流制御素子。
【請求項１４】
前記腐食抑制層を構成する材料が導電性を有する金属酸化物である、請求項９または１０に記載の電流制御素子。
【請求項１５】
前記第１電極層と前記第２電極層とが、窒化タンタルと窒化チタンとタングステンと金属酸化物からなる群より選ばれた少なくとも一つの材料により構成され、
前記電流制御層が窒化シリコンにより構成される、請求項９または１０に記載の電流制御素子。
【請求項１６】
前記下部配線と電気的に接続することで帯電するように構成されている、請求項９または１０に記載の電流制御素子。
【請求項１７】
請求項９乃至１６のいずれかに記載の電流制御素子と、
前記電流制御素子と直列に接続され、極性の異なる２種類の電気的パルスが印加されることにより高抵抗状態と低抵抗状態とを可逆的に変化するバイポーラ型の抵抗変化素子と
を備える、不揮発性記憶素子。
【請求項１８】
前記電流制御層を形成するステップは、半導体により電流制御層を形成するものであり、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードを構成する、請求項１または２に記載の電流制御素子の製造方法。
【請求項１９】
前記電流制御層は半導体で構成され、
前記第１電極層と前記電流制御層と前記第２電極層とでＭＳＭダイオードを構成する、請求項９または１０に記載の電流制御素子の製造方法。
【国際調査報告】
2012035786.tif 000044
2012035786.tif 000045