(57)【要約】  窒化物半導体装置は、基板１の上に順次形成された、第１の窒化物半導体層（３）、第２の窒化物半導体層（４）、第３の窒化物半導体層（５）及び第４の窒化物半導体層（６）を有している。第３の窒化物半導体層（５）における第４の窒化物半導体層（６）との界面の近傍にキャリアが蓄積されたチャネルが形成される。第２の窒化物半導体層（４）は、第３の窒化物半導体層（５）よりもバンドギャップが大きい。第１の窒化物半導体層（３）は、そのバンドギャップが第２の窒化物半導体層（４）のバンドギャップと同等かそれよりも大きく、且つ、第２の窒化物半導体層（４）よりも高濃度の炭素が導入されている。
2012066701.tif 000002
【特許請求の範囲】
【請求項１】
基板の上に順次形成された、第１の窒化物半導体層、第２の窒化物半導体層、第３の窒化物半導体層及び第４の窒化物半導体層を備え、
前記第３の窒化物半導体層における前記第４の窒化物半導体層との界面の近傍にキャリアが蓄積されたチャネルが形成され、
前記第２の窒化物半導体層は、前記第３の窒化物半導体層よりもバンドギャップが大きく、
前記第１の窒化物半導体層は、そのバンドギャップが前記第２の窒化物半導体層のバンドギャップと同等かそれよりも大きく、且つ、前記第２の窒化物半導体層よりも高濃度の炭素が導入されている窒化物半導体装置。
【請求項２】
請求項１において、
前記第１の窒化物半導体層及び前記第２の窒化物半導体層は、組成にアルミニウムを含む窒化物半導体装置。
【請求項３】
請求項２において、
前記第４の窒化物半導体層は、前記第１の窒化物半導体層よりも高い組成比のアルミニウムを含む窒化物半導体装置。
【請求項４】
請求項１において、
前記第４の窒化物半導体層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、
前記第４の窒化物半導体層の上における前記ソース電極及びドレイン電極の間の領域に形成されたゲート電極とをさらに備えている窒化物半導体装置。
【請求項５】
請求項４において、
前記第４の窒化物半導体層と前記ゲート電極との間に形成されたｐ型の第５の窒化物半導体層をさらに備えている窒化物半導体装置。
【請求項６】
請求項４において、
前記第４の窒化物半導体層と前記ゲート電極との間に形成された絶縁膜をさらに備えている窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物半導体装置に関し、特にトランジスタ構造を有する窒化物半導体装置に関する。
【背景技術】
【０００２】
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）若しくは窒化インジウム（ＩｎＮ）又はそれらの混晶を主成分とする窒化物半導体（III族窒化物半導体）は、ワイドバンドギャップ半導体であり、絶縁破壊電界が大きく、また、シリコン系半導体又はガリウム砒素（ＧａＡｓ）系の化合物半導体と比べて電子の飽和ドリフト速度が大きい。このため、高い電子移動度を得られると共に、高耐圧化が可能である。さらに、面方位の（０００１）面を主面とする窒化アルミニウムガリウム（ＡｌＧａＮ）と窒化ガリウム（ＧａＮ）等とのヘテロ界面には、自発分極及びピエゾ分極により電荷が生じる。ヘテロ界面におけるシートキャリア濃度は、これら分極の効果によって、特にドーピングを行わなくても１×１０１３ｃｍ−２以上となる。このため、ヘテロ界面における２次元電子ガス（２ Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）を利用して、電流密度が大きいヘテロ接合電界効果トランジスタ（Ｈｅｔｅｒｏ-ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＨＦＥＴ）を実現することができる。【０００３】
図１２に、ＡｌＧａＮ／ＧａＮからなるヘテロ構造を有する従来の電界効果型トランジスタ（ＨＦＥＴ）の断面構成を示す（例えば、特許文献１を参照。）。【０００４】
図１２に示すように、第１の従来例に係る窒化物半導体を用いたＨＦＥＴは、基板１０１の上に、低温で成長したＧａＮからなる低温バッファ層１０２、ＧａＮ又はＡｌＧａＮからなる高抵抗バッファ層１０３、アンドープＧａＮ層１０５及びアンドープＡｌＧａＮ層１０６が順次形成されている。アンドープＡｌＧａＮ層１０６の上には、それぞれＴｉ層及びＡｌ層からなるソース電極１０８及びドレイン電極１１０が互いに間隔をおいて形成されている。アンドープＡｌＧａＮ層１０６の上におけるソース電極１０８及びドレイン電極１１０の間の領域には、Ｎｉ層、Ｐｔ層及びＡｕ層からなるゲート電極１０９が形成されている。また、図示はしていないが、各電極を含めアンドープＡｌＧａＮ層１０６を覆うように、窒化シリコン（ＳｉＮ）からなるパシベーション膜が形成されている。【０００５】
このような構造を持つＨＦＥＴは、アンドープＡｌＧａＮ層１０６とアンドープＧａＮ層１０５との界面に生成する２次元電子ガスがチャネルとして利用される。例えば、ソース電極１０８とドレイン電極１１０との間に所定の電圧を印加すると、チャネル内の電子がソース電極１０８からドレイン電極１１０に向かって移動する。このとき、ゲート電極１０９に加える電圧（バイアス）を制御して、該ゲート電極１０９の直下の空乏層の厚さを変化させることにより、ソース電極１０８からドレイン電極１１０へ移動する電子、すなわちドレイン電流を制御することが可能となる。【０００６】
窒化物半導体を用いたＨＦＥＴにおいては、電流コラプスと呼ばれる現象が観測され、デバイスの動作時に問題を引き起こすことが知られている。電流コラプスは、例えばゲートをオフにしている間は、ソース・ドレイン間及びドレイン・基板間等に強い電界が印加され、その後、ゲート電極１０９をオンにしても、ソース・ドレイン間のチャネル電流が減少し、オン抵抗が増大するという現象として観測される。特許文献１においては、オン状態におけるソース・ドレイン間の電圧を０Ｖ〜１０Ｖ及び０Ｖ〜３０Ｖで掃引し、得られる電流値の比の値を電流コラプス値と定義している。また、高抵抗バッファ層１０３の炭素濃度を１０１７／ｃｍ−３以上且つ１０２０／ｃｍ−３以下とし、さらに、２次元電子ガス層から高抵抗バッファ層１０３までの厚さ（以下、チャネル層と呼ぶ）を０．０５μｍ以上とすれば、電流コラプスの値は実用上問題がないレベルとなることを記載している。一方、高抵抗バッファ層１０３の炭素濃度を１０１７／ｃｍ−３以上とし、チャネル層の厚さを１μｍ以下とすれば、商用電源の場合に必要とされる耐圧４００Ｖ以上も確保できるとされている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−２５１１４４号公報
【特許文献２】特開２００６−３３９５６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
前記の従来例は、電流コラプスをオン状態での電圧掃引による測定により定義し、チャネル層の厚さの下限値等を設定している。【０００９】
しかしながら、前記の従来例においては、炭素濃度が低いチャネル層を厚くすると、横方向（基板の主面に平行な方向）のリーク電流が増加してしまうため、消費電力が上昇し、且つ信頼性が悪化するという問題が生じる。【００１０】
また、横方向のリーク電流を抑えるためにチャネル層を薄くすると、特許文献１にあるように、炭素濃度が高い高抵抗バッファ層がチャネル層に近づくことになるため、電流コラプスの抑制効果が劣化するという問題が生じる。【００１１】
すなわち、前記従来のＨＦＥＴは、リーク電流の低減と電流コラプスの低減との両立が困難である。【００１２】
本発明は、前記の問題に鑑み、窒化物半導体装置において、電流コラプスを抑制し、且つ横方向のリーク電流を低減できる電界効果トランジスタを実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１３】
前記の目的を達成するため、本発明は、窒化物半導体装置を、基板の上に順次形成された、第１の窒化物半導体層、第２の窒化物半導体層、第３の窒化物半導体層及び第４の窒化物半導体層を備え、第３の窒化物半導体層における第４の窒化物半導体層との界面の近傍にキャリアが蓄積されたチャネルが形成され、第２の窒化物半導体層は、第３の窒化物半導体層よりもバンドギャップが大きく、第１の窒化物半導体層は、そのバンドギャップが第２の窒化物半導体層のバンドギャップと同等かそれよりも大きく、且つ、第２の窒化物半導体層よりも高濃度の炭素が導入されている構成とする。【００１４】
本発明の窒化物半導体装置によると、第２の窒化物半導体層は第３の窒化物半導体層よりもバンドギャップが大きいため、第３の窒化物半導体層から第２の窒化物半導体層に向かう電子は、第３の窒化物半導体層と第２の窒化物半導体層との間のバンドギャップの差によって、第２の窒化物半導体層及び第１の窒化物半導体層に到達しにくくなる。また、第２の窒化物半導体層は、第１の窒化物半導体層と比べて炭素濃度が低いため、第３の窒化物半導体層と同様に電子がトラップされにくいので、電力コラプスが増大しにくくなる。また、第１の窒化物半導体層は、そのバンドギャップが第２の窒化物半導体層のバンドギャップと同等かそれよりも大きいため、第１の窒化物半導体層と第２の窒化物半導体層との界面での自発分極又はピエゾ分極による２次元電子ガスの発生を抑えることができる。さらに、第１の窒化物半導体層は、第２の窒化物半導体層と比べて炭素濃度が高いため、第１の窒化物半導体層の抵抗が上昇して、本発明の窒化物半導体装置における耐圧が向上する。【００１５】
本発明の窒化物半導体装置において、第１の窒化物半導体層及び第２の窒化物半導体層は、組成にアルミニウムを含むことが好ましい。【００１６】
このようにすると、第１の窒化物半導体層及び第２の窒化物半導体層のバンドギャップを第３の窒化物半導体層のバンドギャップよりも容易に大きくすることができる。【００１７】
この場合に、第４の窒化物半導体層は、第１の窒化物半導体層よりも高い組成比のアルミニウムを含むことが好ましい。【００１８】
このようにすると、第３の窒化物半導体層における第４の窒化物半導体層との界面の近傍に、２次元電子ガスを確実に生成することができる。【００１９】
本発明の窒化物半導体装置は、第４の窒化物半導体層の上に互いに間隔をおいて形成されたソース電極及びドレイン電極と、第４の窒化物半導体層の上におけるソース電極及びドレイン電極の間の領域に形成されたゲート電極とをさらに備えていてもよい。【００２０】
この場合に、本発明の窒化物半導体装置は、第４の窒化物半導体層とゲート電極との間に形成されたｐ型の第５の窒化物半導体層をさらに備えていてもよい。【００２１】
またこの場合に、本発明の窒化物半導体装置は、第４の窒化物半導体層とゲート電極との間に形成された絶縁膜をさらに備えていてもよい。
【発明の効果】
【００２２】
本発明に係る半導体装置によると、横方向のリーク電流の低減と、電流コラプスの抑制とを両立した窒化物半導体装置を実現することができる。
【図面の簡単な説明】
【００２３】
【図１】図１は本発明の第１の実施形態に係る窒化物半導体装置を示す模式的な断面図である。
【図２】図２（ａ）及び図２（ｂ）は本発明の第１の実施形態に係る窒化物半導体装置におけるエネルギーバンド図を示し、図２（ａ）はゲート領域の縦方向のエネルギーバンド図であり、図２（ｂ）はゲート領域とソース領域との間の縦方向のエネルギーバンド図である。
【図３】図３（ａ）〜図３（ｅ）は本発明の第１の実施形態に係る窒化物半導体装置の製造方法を示す工程順の模式的な断面図である。
【図４】図４は第２の従来例に係る窒化物半導体装置を示す模式的な断面図である。
【図５】図５は本発明の第１の実施形態に係る窒化物半導体装置におけるリーク電流とＲｏｎ比との関係を第２の従来例を比較例として示すグラフである。
【図６】図６は第２の従来例に係る窒化物半導体装置におけるＳＩＭＳの測定結果を示すグラフである。
【図７】図７は本発明の第１の実施形態に係る窒化物半導体装置におけるＳＩＭＳの測定結果を示すグラフである。
【図８】図８は本発明の第２の実施形態に係る窒化物半導体装置を示す模式的な断面図である。
【図９】図９（ａ）〜図９（ｃ）は本発明の第２の実施形態に係る窒化物半導体装置の製造方法を示す工程順の模式的な断面図である。
【図１０】図１０は本発明の第３の実施形態に係る窒化物半導体装置を示す模式的な断面図である。
【図１１】図１１（ａ）〜図１１（ｄ）は本発明の第３の実施形態に係る窒化物半導体装置の製造方法を示す工程順の模式的な断面図である。
【図１２】図１２は第１の従来例に係る窒化物半導体装置を示す模式的な断面図である。
【発明を実施するための形態】
【００２４】
（第１の実施形態）
本発明の第１の実施形態について図１及び図２を参照しながら説明する。
【００２５】
図１に示すように、第１の実施形態に係るヘテロ接合電界効果トランジスタ（ＨＦＥＴ）は、基板１の主面上に順次形成された、窒化物半導体からなるバッファ層２、第１の窒化物半導体層３、第２の窒化物半導体層４、第３の窒化物半導体層５及び第４の窒化物半導体層６を有している。第４の窒化物半導体層６の上には、ｐ型ＧａＮからなるコントロール層１２が形成され、該コントロール層１２の上には、高濃度ｐ型ＧａＮからなるコンタクト層１３が形成されている。
【００２６】
コンタクト層１３の上には、オーミック電極であるゲート電極９が形成されている。また、第４の窒化物半導体層６の上におけるコントロール層１２のゲート長方向の両側には、コントロール層１２から間隔をおいた領域に、それぞれ第４の窒化物半導体層６とのオーミック電極であるソース電極８及びドレイン電極１０が形成されている。
【００２７】
図２（ａ）に、第１の実施形態に係るＨＦＥＴにおけるゲート領域の縦方向（基板の深さ方向）のエネルギーバンドを示す。
【００２８】
図２（ａ）に示すように、第３の窒化物半導体層５と第４の窒化物半導体層６との界面において、自発分極及びピエゾ分極により生じた電荷のために、伝導帯（Ｅｃ）に溝（窪み）が形成される。しかし、ゲート領域には、コントロール層１２が存在することによって、第３の窒化物半導体層５と第４の窒化物半導体層６とのエネルギーレベルが引き上げられる。このため、第３の窒化物半導体層５と第４の窒化物半導体層６との界面における伝導帯（Ｅｃ）の溝がフェルミレベル（Ｅｆ）よりも高い位置となるので、ゲート電極にバイアスを印加していない状態では、ゲート領域に２次元電子ガスが発生することがない。これにより、第１の実施形態に係るＨＦＥＴはノーマリオフ状態となる。
【００２９】
一方、図２（ｂ）に示すように、ゲート領域を除く領域、例えばゲート領域とソース領域との間の領域においては、コントロール層１２が存在しないため、２次元電子ガス７が形成される。以上の特性により、ゲート電極９に正バイアスを印加すると、ソース・ドレイン間に大電流を流すことが可能となる。
【００３０】
なお、基板１は、サファイア（単結晶Ａｌ２Ｏ３）、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）又はグラファイト（Ｃ）等の、結晶成長が可能な表面を持ち、且つ結晶品質が良好な窒化物半導体を結晶成長できる材料からなる基板であればよい。また、結晶品質を向上させるために、基板表面又はその内部に凹凸加工が施された基板であってもよい。
【００３１】
基板１の主面上に形成されるバッファ層２は、基板１の主面に現れる材料の結晶情報を引き継ぐことができる窒化物半導体を用いればよく、例えばＡｌＧａＮからなる単層構造又は多層構造を用いることができる。また、基板１にシリコン（Ｓｉ）を用いた場合に、バッファ層２には、緩衝層として、シリコン基板上の各窒化物半導体層に内在する応力を緩和する効果を有する層を含んでいてもよい。緩衝層は、例えば、ＡｌＧａＮからなる単層構造、より好ましくは応力を緩和する多層構造である。応力を緩和する多層構造には、例えば、互いに組成が異なる複数のＡｌＧａＮ層からなる超格子構造がある。超格子構造によって応力の緩和が起こり、窒化物半導体層に生じる反りを低減することができる。また、超格子構造又は多層構造の内部にバンドギャップが小さい層が含まれると、該バンドギャップが小さい層において自発分極及びピエゾ分極によって２次元電子ガス（２ＤＥＧ）が発生しやすくなる。このように、２ＤＥＧが発生すると、バッファ層２の内部でリーク電流が発生して耐圧が著しく低下する。このため、超格子構造においては、２ＤＥＧを発生させないように、バンドギャップが小さい層の抵抗値を上げる必要がある。例えば、バンドギャップが小さい層の炭素濃度を高くすることによって、その抵抗値を上げることができる。
【００３２】
バッファ層２の上に形成される第１の窒化物半導体層３は、ＡｌｘＧａ１−ｘＮ（但し、０≦ｘ＜１）からなる化合物によって構成される層である。ここでは、第１の窒化物半導体層３に炭素を高濃度にドープすることにより、該第１の窒化物半導体層３の抵抗が大きくなって、ＨＦＥＴの耐圧の向上が可能となる。
【００３３】
第１の窒化物半導体層３の上に形成される第２の窒化物半導体層４は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）からなる化合物によって構成される。第２の窒化物半導体層４は、第３の窒化物半導体層５よりもバンドギャップが大きいことから、第３の窒化物半導体層５から基板１側へのリーク電流が低減される。また、第２の窒化物半導体層４は、ドープされる炭素濃度が低濃度であることから、電子のトラップが少なくなり、電流コラプスが低減される。なお、第１の窒化物半導体層３のバンドギャップは、第２の窒化物半導体層４のバンドギャップと同等かそれよりも大きくてもよい。
【００３４】
第２の窒化物半導体層４の上に形成される第３の窒化物半導体層５は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０≦ｙ＜１、０≦ｘ＋ｙ＜１）からなる。第３の窒化物半導体層５は、第２の窒化物半導体層４よりもバンドギャップが小さい。第３の窒化物半導体層５と第２の窒化物半導体層４との界面は、バンドギャップの差が存在するが、急峻に変化させてもよく、また、緩やかに変化させてもよい。また、第３の窒化物半導体層５と第２の窒化物半導体層４とのそれぞれのバンドギャップの間に相当する複数の層によって、段階的にバンドギャップを変化させてもよい。
【００３５】
第３の窒化物半導体層５の上に形成される第４の窒化物半導体層６は、ＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（但し、０≦ｘ＜１、０＜ｙ＜１、０＜ｘ＋ｙ≦１）からなる。第３の窒化物半導体層５は、第４の窒化物半導体層６よりもバンドギャップが小さい半導体であり、自発分極及びピエゾ分極により、第３の窒化物半導体層５と第４の窒化物半導体層６との界面において、２次元電子ガス（２ＤＥＧ）７が形成される。なお、第４の窒化物半導体層におけるＡｌ組成が０．１を下回ると、２ＤＥＧが適切に発生しない。また、Ａｌ組成が大きくなるとクラックが発生し易くなるため、第４の窒化物半導体層におけるＡｌ組成は０．１〜０．５程度が望ましい。第３の窒化物半導体層５は、電子の移動度を高くするために、低ドーパントであることが望ましく、高電圧化でキャリアが存在する場合に移動度が高くなるため、第３の窒化物半導体層５は低抵抗の層となる。なお、第３の窒化物半導体層５の層厚が厚い場合は、電極に高電圧を印加すると、横方向のリーク電流が発生する。
【００３６】
以下、前記のように構成された第１の実施形態に係る窒化物半導体からなるＨＦＥＴの製造方法について図３を参照しながら説明する。
【００３７】
まず、図３（ａ）に示すように、結晶成長装置を用いて、例えば高抵抗シリコンよりなる基板１の上に、それぞれ窒化物半導体からなる、バッファ層２、第１の窒化物半導体層３、第２の窒化物半導体層４、第３の窒化物半導体層５、第４の窒化物半導体層６、コントロール層１２及びコンタクト層１３を順次成長する。
【００３８】
具体的には、例えば、シリコンよりなる基板１の主面をバッファードフッ酸により洗浄して、主面上の自然酸化膜を除去し、その後、基板１を結晶成長装置に投入する。結晶成長装置は、高品質な窒化物半導体が成長できる装置が望ましく、分子線エピタキシャル成長（ＭＢＥ：molecular beam epitaxy）法、有機金属気相エピタキシャル成長（ＭＯＶＰＥ：metal-organic vapor phase epitaxy又はＭＯＣＶＤ：metal-organic chemical vapor deposition）法、又はハイドライド気相エピタキシャル成長（ＨＶＰＥ：hydride vapor phase epitaxy）法等を用いることができる。ここでは、ＭＯＣＶＤ法を例に説明する。
【００３９】
表面が洗浄された基板１を結晶成長装置に投入した後、基板１の表面をアンモニア（ＮＨ３）又は有機金属を含まない水素（Ｈ２）若しくは窒素（Ｎ２）雰囲気で高温のサーマルクリーニングを行う。続いて、トリメチルアルミニウム（ＴＭＡ）及びアンモニアガスを供給することにより、高炭素濃度の第１の窒化アルミニウム層を形成する。このとき、成長時におけるIII族原料に対するＶ族（窒素）原料の比であるＶ／III比の値を適切に調整することにより、炭素濃度を高くすることができる。第１の窒化アルミニウム層を所定の厚さに形成し、その後、Ｖ／III比の値を前述の場合よりも高く適切に調整することにより、低炭素濃度の第２の窒化アルミニウム層を形成する。次に、Ｖ／III比の値を適切に調節して、炭素濃度が高いＡｌＧａＮ層を形成する。ＡｌＧａＮ層は、炭素濃度を上げることにより高抵抗化できるため、ＨＦＥＴの高耐圧化が可能となる。続いて、ＡｌＧａＮ層の上に、平均のＡｌ組成が上記のＡｌＧａＮ層よりも低いＡｌＧａＮ層及びＡｌＮ層からなる超格子構造を形成する。このように、バッファ層２に超格子構造を設けることにより、上層の窒化物半導体層における応力を緩和できるため、各窒化物半導体層の反り及びクラックを低減できるという効果を奏する。
【００４０】
続いて、バッファ層２の上に、第１の窒化物半導体層３として、Ｖ／III比の値を適切に調節して、炭素濃度が高いＡｌＧａＮ層を形成する。
【００４１】
続いて、第１の窒化物半導体層３の上に、第２の窒化物半導体層４として、Ｖ／III比の値を適切に調整して、炭素濃度が低いアンドープのＡｌＧａＮ層を形成する。ここで、第１の窒化物半導体層３におけるＡｌ組成は、超格子構造における平均Ａｌ組成よりも低く、第２の窒化物半導体層４におけるＡｌ組成と等しいか高いことが望ましい。
【００４２】
続いて、第２の窒化物半導体層４の上に、第３の窒化物半導体層５として、Ｖ／III比の値を適切に調整して、炭素濃度が低いアンドープのＧａＮ層を形成する。
【００４３】
続いて、第３の窒化物半導体層５の上に、第４の窒化物半導体層６として、Ｖ／III比の値を適切に調整して、炭素濃度が低いアンドープのＡｌＧａＮ層を形成する。
【００４４】
次に、第４の窒化物半導体層６の上に、コントロール層１２として、例えばｐ型のドーパント源にビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いてＭｇのドープを行って、ｐ型ＧａＮ層を形成する。
【００４５】
続いて、コントロール層１２の上に、コンタクト層１３として、ｐ型ＧａＮ層よりも高濃度にＭｇをドープしたｐ型ＧａＮ層を形成する。
【００４６】
以上の各窒化物半導体層を連続して成長した後に、基板１を結晶成長装置から取り出す。
【００４７】
各層の炭素濃度の調整の方法としては、Ｖ／III比の値を低くするか、５００℃〜１０００℃程度の低い温度で成膜することにより、供給源である有機金属の炭素を取り込むことによって、炭素濃度を上げる方法がある。また、四臭化炭素（ＣＢｒ４）、エタン（ＣＨ４）又はメタン（Ｃ２Ｈ６）等の炭素供給源を用いて炭素を積極的にドープする方法がある。
【００４８】
次に、図３（ｂ）に示すように、リソグラフィ法により、コンタクト層１３の上に、ゲート電極形成領域をマスクする第１のレジスト膜（図示せず）をパターニングして形成する。続いて、ドライエッチング装置により、三塩化ホウ素（ＢＣｌ３）又は塩素（Ｃｌ２）等のガスを用い、第１のレジスト膜をマスクとして、コンタクト層１３、及びコントロール層１２の上部を除去して、第４の窒化物半導体層６を露出する。その後、第１のレジスト膜を除去する。
【００４９】
次に、図３（ｃ）に示すように、プラズマＣＶＤ装置等を用いて、露出した第４の窒化物半導体層６を含むコンタクト層１３の上に絶縁膜１１を全面的に形成する。
【００５０】
次に、図３（ｄ）に示すように、リソグラフィ法により、絶縁膜１１の上に、ソース電極及びドレイン電極の各形成領域の上側部分に開口部を持つ第２のレジスト膜（図示せず）をパターニングして形成する。その後、ドライエッチング装置により、第２のレジスト膜をマスクとして絶縁膜１１を選択的に除去する。続いて、蒸着装置により、第２のレジスト膜から露出する第４の窒化物半導体層６を含め第２のレジスト膜の上にオーミック電極用金属膜を形成する。その後、リフトオフ法により、第２のレジスト膜及びその上のオーミック電極用金属膜の不要部分を除去することにより、ソース電極８及びドレイン電極１０を形成する。
【００５１】
次に、図３（ｅ）に示すように、リソグラフィ法により、絶縁膜１１の上に、ゲート電極形成領域の上側部分に開口部を持つ第３のレジスト膜（図示せず）をパターニングして形成する。その後、ドライエッチング装置により、第３のレジスト膜をマスクとして絶縁膜１１を選択的に除去する。続いて、蒸着装置により、第３のレジスト膜から露出するコンタクト層１３を含め第３のレジスト膜の上にｐ側オーミック電極用金属膜を形成する。その後、リフトオフ法により、第３のレジスト膜及びその上のｐ側オーミック電極用金属膜の不要部分を除去することにより、ゲート電極９を形成する。
【００５２】
以上の製造方法により、第１の実施形態で示したヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）が形成できる。
【００５３】
次に、図４に示す第２の従来例に係るＨＦＥＴのデバイス特性と、第１の実施形態に係るＨＦＥＴのデバイス特性とを比較する。なお、図４に示すＨＦＥＴは、特許文献２に記載されている。図４に示すように、第２の従来例に係るＨＦＥＴは、第１の窒化物半導体層３の上に第３の窒化物半導体層５が形成されており、第２の窒化物半導体層４を有さない。
【００５４】
まず、横方向（基板の主面に平行な方向）のリーク電流として、それぞれゲート電圧を０Ｖとし、ドレイン電圧を５５０Ｖとしたときのソース・ドレイン間の電流を測定する。
【００５５】
次に、電流コラプスの影響が大きい場合には、トランジスタのスイッチング動作時のオン抵抗が悪化（増大）する傾向が見られることから、それぞれ電流コラプスの評価として以下の測定を行う。まず、ゲート電圧を０Ｖとし、ドレイン電圧を２５０Ｖに印加し、その後、４．５Ｖのゲート電圧を印加した直後のオン抵抗を測定して、直流動作時のオン抵抗との比の値を評価する。オン抵抗比の値が大きいほど、電流コラプスの影響が大きいと判定できる。
【００５６】
図５にソース・ドレイン間のリーク電流とオン抵抗比の値との評価結果を示す。評価したＨＦＥＴは、第１の実施形態に係るＨＦＥＴと、第２の従来例に係るＨＦＥＴと、第２の従来例に係るＨＦＥＴにおける第３の窒化物半導体の膜厚を１．５倍にしたＨＦＥＴとである。これによると、第１の実施形態に係るＨＦＥＴは、第２の従来例に係るＨＦＥＴと比べ、ソース・ドレイン間のリーク電流及びオン抵抗比の値が低減しており、特性が良化していることが分かる。また、第２の従来例に係るＨＦＥＴにおける第３の窒化物半導体の膜厚を１．５倍にしたＨＦＥＴは、第２の従来例に係るＨＦＥＴと比べ、オン抵抗比の値は低下するものの、ソース・ドレイン間のリーク電流の値が増加しており、両者がトレードオフの関係を有していることが分かる。
【００５７】
図６に第２の従来例に係るＨＦＥＴにおけるＳＩＭＳ（secondary ion mass spectrometry）の測定結果を示す。図６から分かるように、ＧａＮからなる第３の窒化物半導体層５における炭素濃度は、測定限界程度（約１×１０１６／ｃｍ３）であり、ＡｌＧａＮからなる第１の窒化物半導体層３の炭素濃度は、７×１０１８／ｃｍ３であることが分かる。すなわち、第２の従来例に係る第１の窒化物半導体層３は、この炭素によって高抵抗化されている。
【００５８】
図７に第１の実施形態に係るＨＦＥＴにおけるＳＩＭＳの測定結果を示す。図７から分かるように、ＧａＮからなる第３の窒化物半導体層５及びＡｌＧａＮからなる第２の窒化物半導体層４は、共に測定限界程度の炭素濃度であり、ＡｌＧａＮからなる第１の窒化物半導体層３は、従来構造と同等の７×１０１８／ｃｍ３の炭素濃度を有している。従来構造と第１の実施形態とは、いずれも高炭素濃度層である第１の窒化物半導体層３の深さ方向の位置が等しいにも拘わらず、第１の実施形態においては、従来構造と比べて、ソース・ドレイン間のリーク電流が低減し、且つ電流コラプスを抑制できることが分かる。
【００５９】
（第２の実施形態）
以下、本発明の第２の実施形態について図８を参照しながら説明する。図８において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６０】
図８に示すように、第２の実施形態に係る窒化物半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）であり、例えば高抵抗シリコンからなる基板１の主面上に、バッファ層２及び第１の窒化物半導体層３を介在させて第２の窒化物半導体層４と能動層とが形成されている。能動層は、第２の窒化物半導体層４の上に順次形成された第３の窒化物半導体層５及び第４の窒化物半導体層６からなる。
【００６１】
第４の窒化物半導体層６の上には、ショットキー電極であるゲート電極９と、該ゲート電極９の両側にそれぞれ間隔をおいた、オーミック電極であるソース電極８及びドレイン電極１０とが形成されている。
【００６２】
以下、前記のように構成された第２の実施形態に係るＨＥＭＴの製造方法について図９を参照しながら説明する。
【００６３】
まず、図９（ａ）に示すように、第１の実施形態と同様にＭＯＣＶＤ装置等の結晶成長装置を用いて、基板１の上に、窒化物半導体からなるバッファ層２、第１の窒化物半導体層３、第２の窒化物半導体層４、第３の窒化物半導体層５及び第４の窒化物半導体層６を順次成長する。
【００６４】
次に、図９（ｂ）に示すように、リソグラフィ法により、第４の窒化物半導体層６の上に、ソース電極及びドレイン電極の各形成領域の上側部分に開口部を持つ第１のレジスト膜（図示せず）をパターニングして形成する。続いて、蒸着装置により、第１のレジスト膜から露出する第４の窒化物半導体層６を含め第１のレジスト膜の上にオーミック電極用金属膜を形成する。その後、リフトオフ法により、第１のレジスト膜及びその上のオーミック電極用金属膜の不要部分を除去することにより、ソース電極８及びドレイン電極１０を形成する。ここで、オーミック電極用金属膜には、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）を用いることができる。
【００６５】
次に、図９（ｃ）に示すように、リソグラフィ法により、第４の窒化物半導体層６の上に、ゲート電極形成領域の上側部分に開口部を持つ第２のレジスト膜（図示せず）をパターニングして形成する。続いて、蒸着装置により、第２のレジスト膜から露出する第４の窒化物半導体層６を含め第２のレジスト膜の上に、ショットキー電極用金属膜である、白金（Ｐｔ）膜及び金（Ａｕ）膜を順次形成する。その後、リフトオフ法により、第２のレジスト膜及びその上のショットキー電極用金属膜の不要部分を除去することにより、ゲート電極９を形成する。
【００６６】
以上の製造方法により、第２の実施形態に係るＨＥＭＴが形成できる。
【００６７】
第２の実施形態に係るＨＥＭＴにおいても、第１の窒化物半導体層３と第３の窒化物半導体層５との間に、第３の窒化物半導体層５よりもバンドギャップが大きく、且つ第１の窒化物半導体層３よりも炭素濃度が低い第２の窒化物半導体層４を形成しているため、第１の実施形態に係るＨＦＥＴと同様に、電流コラプスの抑制と横方向のリーク電流の低減が可能となる。
【００６８】
（第３の実施形態）
以下、本発明の第３の実施形態について図１０を参照しながら説明する。図１０において、図１に示す構成部材と同一の構成部材には同一の符号を付すことにより説明を省略する。
【００６９】
図１０に示すように、第３の実施形態に係る窒化物半導体装置は、ゲート絶縁膜を有する金属−絶縁膜−半導体接合（ＭＩＳ：metal insulator semiconductor）型のヘテロ接合電界効果トランジスタ（ＨＦＥＴ）である。
【００７０】
具体的には、例えば高抵抗シリコンからなる基板１の主面上に、バッファ層２、第１の窒化物半導体層３、第２の窒化物半導体層４、第３の窒化物半導体層５及び第４の窒化物半導体層６が順次形成されている。
【００７１】
第４の窒化物半導体層６の上には、オーミック電極であるソース電極８及びドレイン電極１０が互いに間隔をおいて形成されている。また、第４の窒化物半導体層６上であって、ソース電極８及びドレイン電極１０の間の領域にゲート絶縁膜１４が形成されており、該ゲート絶縁膜１４の上にはゲート電極９が形成されている。
【００７２】
ここで、ゲート絶縁膜１４の形成材料には、例えば窒化シリコン（ＳｉＮ）又は酸化シリコン（ＳｉＯ２）を用いることができる。
【００７３】
第２の実施形態に係るＨＥＭＴと比べ、第３の実施形態に係るＭＩＳ型ＨＦＥＴは、ゲート電極と第４の窒化物半導体層６との間にゲート絶縁膜１４を設けているため、相互コンダクタンスが向上すると共に、高濃度のシートキャリアを誘起することができる。
【００７４】
以下、前記のように構成された第３の実施形態に係るＭＩＳ型ＨＦＥＴの製造方法について図１１を参照しながら説明する。
【００７５】
まず、図１１（ａ）に示すように、第２の実施形態と同様にＭＯＣＶＤ装置等の結晶成長装置を用いて、基板１の上に、窒化物半導体からなるバッファ層２、第１の窒化物半導体層３、第２の窒化物半導体層４、第３の窒化物半導体層５及び第４の窒化物半導体層６を順次成長する。続いて、プラズマＣＶＤ装置等を用いて、第４の窒化物半導体層６の上に、ゲート絶縁膜１４を成膜する。ゲート絶縁膜１４は、酸化シリコン又は窒化シリコンからなり、第４の窒化物半導体層６との界面に欠陥が少ないことが望ましい。また、ゲート絶縁膜１４は、結晶成長装置内で、第４の窒化物半導体層６の上に連続して成膜してもよい。
【００７６】
次に、図１１（ｂ）に示すように、リソグラフィ法により、ゲート絶縁膜１４の上に、ソース電極及びドレイン電極の各形成領域の上側部分に開口部を持つ第１のレジスト膜（図示せず）をパターニングして形成する。その後、ドライエッチング装置により、第１のレジスト膜をマスクとしてゲート絶縁膜１４を選択的に除去する。
【００７７】
次に、図１１（ｃ）に示すように、蒸着装置により、第１のレジスト膜から露出する第４の窒化物半導体層６を含め第１のレジスト膜の上にオーミック電極用金属膜を形成する。その後、リフトオフ法により、第１のレジスト膜及びその上のオーミック電極用金属膜の不要部分を除去することにより、ソース電極８及びドレイン電極１０を形成する。ここで、オーミック電極用金属膜には、例えばチタン（Ｔｉ）及びアルミニウム（Ａｌ）を用いることができる。
【００７８】
次に、図１１（ｄ）に示すように、リソグラフィ法により、ゲート絶縁膜１４の上に、ゲート電極形成領域の上側部分に開口部を持つ第２のレジスト膜（図示せず）をパターニングして形成する。その後、蒸着装置により、第２のレジスト膜から露出するゲート絶縁膜１４を含め第２のレジスト膜の上にショットキー電極用金属膜を形成する。その後、リフトオフ法により、第２のレジスト膜及びその上のショットキー電極用金属膜の不要部分を除去することにより、ゲート電極９を形成する。ショットキー電極用金属膜には、白金（Ｐｔ）及び金（Ａｕ）を用いることができる。
【００７９】
以上の製造方法により、第３の実施形態に係るＭＩＳ型ＨＦＥＴが形成できる。
【００８０】
第３の実施形態に係るＭＩＳ型ＨＦＥＴにおいても、第１の窒化物半導体層３と第３の窒化物半導体層５との間に、第３の窒化物半導体層５よりもバンドギャップが大きく、且つ第１の窒化物半導体層３よりも炭素濃度が低い第２の窒化物半導体層４を形成しているため、第１の実施形態に係るＨＦＥＴと同様に、電流コラプスの抑制と横方向のリーク電流の低減が可能となる。
【産業上の利用可能性】
【００８１】
本発明に係る窒化物半導体装置は、電流コラプスを抑制し且つ横方向のリーク電流を低減でき、ＨＦＥＴ及びＨＥＭＴ等の電界効果トランジスタ等として有用である。
【符号の説明】
【００８２】
１    基板
２    バッファ層
３    第１の窒化物半導体層
４    第２の窒化物半導体層
５    第３の窒化物半導体層
６    第４の窒化物半導体層
７    ２次元電子ガス
８    ソース電極
９    ゲート電極
１０  ドレイン電極
１１  絶縁膜
１２  コントロール層
１３  コンタクト層
１４  ゲート絶縁膜
【図１】
2012066701.tif 000003
【図２】
2012066701.tif 000004
【図３】
2012066701.tif 000005
【図４】
2012066701.tif 000006
【図５】
2012066701.tif 000007
【図６】
2012066701.tif 000008
【図７】
2012066701.tif 000009
【図８】
2012066701.tif 000010
【図９】
2012066701.tif 000011
【図１０】
2012066701.tif 000012
【図１１】
2012066701.tif 000013
【図１２】
2012066701.tif 000014
【国際調査報告】
2012066701.tif 000015
2012066701.tif 000016
2012066701.tif 000017
2012066701.tif 000018