(57)【要約】  薄膜トランジスタ基板の製造方法あって、絶縁基板（１０ａ）上にゲート電極（１１ａａ）を形成する工程と、ゲート電極（１１ａ）を覆うように窒化シリコン膜からなる第１ゲート絶縁層（１２ａ）を形成した後、第１ゲート絶縁層（１２ａ）の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層（１２ａ）上に酸化シリコン膜からなる第２ゲート絶縁層（１２ｂ）を形成する工程と、第２ゲート絶縁層（１２ｂ）上に酸化物半導体層（１２ａ）を形成する工程とを備える。
2012124281.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板と、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁層と、該ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、
前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、該第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、前記第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、前記第１ゲート絶縁層と前記第２ゲート絶縁層とにより構成された前記ゲート絶縁層を形成するゲート絶縁層形成工程と、
該第２ゲート絶縁層上に前記酸化物半導体層を形成する半導体層形成工程と、
を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記表面処理は、プラズマ処理により発生した前記酸素ラジカルを供給する処理であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記半導体層形成工程後、前記酸化物半導体層のチャネル領域に該チャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなることを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成されていることを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
請求項１〜請求項７のいずれか１項に記載の製造方法により製造された薄膜トランジスタ基板。
【請求項９】
請求項８に記載の前記薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向して配置された対向基板と、
前記薄膜トランジスタ基板及び前記対向基板の間に設けられた表示媒体層と
を備えることを特徴とする表示装置。
【請求項１０】
前記表示媒体層が液晶層であることを特徴とする請求項９に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。【０００３】
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。【０００４】
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わって、移動度に優れた酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する。）を用いたＴＦＴが提案されている。【０００５】
この酸化物半導体層を用いたＴＦＴでは、一般に、ゲート絶縁層として、ＣＶＤ法で成膜される窒化シリコン膜が使用されている。しかし、ゲート絶縁層に窒化シリコン膜を使用すると、ゲート絶縁層上に設けられた酸化物半導体層と窒化シリコン膜との界面に、不純物準位や固定電荷が形成されやすいため、ＴＦＴの閾値電圧に変動が生じ、結果として、ＴＦＴ特性が低下するという問題があった。【０００６】
そこで、酸化物半導体層とゲート絶縁層との界面特性を向上させるための薄膜トランジスタ基板が提案されている。より具体的には、酸化物半導体層とゲート絶縁層との間に、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる界面安定化層を設けた薄膜トランジスタ基板が開示されている。そして、このような界面安定化層を設けることにより、酸化物半導体層の界面特性を向上することができると記載されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上記特許文献１に記載の薄膜トランジスタ基板では、界面安定化層を形成するための成膜装置が別個に必要となるため、コストアップになるという問題があった。【０００９】
また、酸化物半導体層を使用する場合、窒化シリコン膜の代わりに、酸化物半導体層との界面において、窒化シリコン膜に比し不純物準位や固定電荷といった電荷トラップが形成され難いと考えられる酸化シリコン膜を使用することも考えられる。【００１０】
しかし、アモルファスシリコンを用いた従来の薄膜トランジスタ基板の製造工程においては、酸化シリコン膜を成膜するための成膜装置が設けられていないため、酸化物半導体層を用いた薄膜トランジスタ基板を製造する際に、酸化シリコン膜を形成するための別個の成膜装置を設ける必要があり、コストアップになるという問題があった。【００１１】
そこで、本発明は上述の問題に鑑みてなされたものであり、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、絶縁基板上にゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、第１ゲート絶縁層と第２ゲート絶縁層とにより構成されたゲート絶縁層を形成するゲート絶縁層形成工程と、第２ゲート絶縁層上に酸化物半導体層を形成する半導体層形成工程とを少なくとも備えることを特徴とする。【００１３】
同構成によれば、酸化物半導体層と酸化シリコン膜からなる第２ゲート絶縁層との界面における不純物準位や固定電荷の形成を防止することが可能になる。その結果、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。【００１４】
また、例えば、プラズマ装置により、第１ゲート絶縁層を形成する場合、第１ゲート絶縁層を形成する際に使用するプラズマ装置に供給する原料ガスを変更することにより、第２ゲート絶縁層を形成することができるため、酸化シリコン膜からなる第２ゲート絶縁層を形成するために、別個の成膜装置を設ける必要がなく、コストアップを抑制することが可能になる。【００１５】
本発明の薄膜トランジスタ基板の製造方法においては、表面処理は、プラズマ処理により発生した酸素ラジカルを供給する処理であってもよい。【００１６】
同構成によれば、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。【００１７】
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであってもよい。【００１８】
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。【００１９】
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであってもよい。【００２０】
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。【００２１】
本発明の薄膜トランジスタ基板の製造方法においては、半導体層形成工程後、酸化物半導体層のチャネル領域にチャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えてもよい。【００２２】
同構成によれば、酸化物半導体層上にソース電極及びドレイン電極を形成する工程において、エッチングによりパターンニングして、ソース電極、ドレイン電極を形成する際に、酸化物半導体層のチャネル領域をエッチングしないように保護することが可能になる。【００２３】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなってもよい。【００２４】
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。【００２５】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成されていてもよい。【００２６】
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。【００２７】
本発明の薄膜トランジスタ基板は、本発明の薄膜トランジスタ基板の製造方法により製造されたものである。【００２８】
同構成によれば、本発明の薄膜トランジスタ基板の製造方法と同じ効果を有する薄膜トランジスタ基板を得ることが可能になる。【００２９】
また、本発明の薄膜トランジスタ基板は、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することができ、コストアップを抑制することができるという優れた特性を備えている。従って、本発明の薄膜トランジスタ基板は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
【発明の効果】
【００３０】
本発明によれば、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図である。
【図２】本発明の実施形態に係る薄膜トランジスタ基板の平面図である。
【図３】本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図である。
【図４】図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
【図５】ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
【図６】ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
【図７】対向基板の製造工程を断面で示す説明図である。
【図８】本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
【図９】一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層の表面に対してプラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
【図１０】本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。
【図１１】本発明の実施形態に係る薄膜トランジスタのストレスによる閾値変化を示す図である。
【図１２】本発明の実施形態に係る薄膜トランジスタ基板の変形例を示す断面図である
【発明を実施するための形態】
【００３２】
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
【００３３】
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
【００３４】
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３２とを備えている。
【００３５】
また、液晶表示装置５０では、図１に示すように、シール材３２の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
【００３６】
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａと、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７とを備えている。また、薄膜トランジスタ基板２０ａは、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
【００３７】
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
【００３８】
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁層１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁層１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
【００３９】
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
【００４０】
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
【００４１】
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
【００４２】
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
【００４３】
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
【００４４】
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
【００４５】
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
【００４６】
また、本実施形態においては、図４に示すように、酸化物半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
【００４７】
対向基板３０は、後述する図７（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
【００４８】
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００４９】
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
【００５０】
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
【００５１】
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
【００５２】
また、本実施形態においては、図４に示すように、ゲート絶縁層１２は、絶縁基板１０ａ上にゲート電極１１ａａを覆うように設けられた第１ゲート絶縁層１２ａと、第１ゲート絶縁層１２ａ上に設けられ、酸化物半導体層１３ａと接する第２ゲート絶縁層１２ｂとにより構成されている。
【００５３】
第１ゲート絶縁層１２ａは、窒化シリコン膜（ＳｉＮｘ）により形成されており、第２ゲート絶縁層１２ｂは、酸化シリコン膜（ＳｉＯｘ）により形成されている。そして、本実施形態においては、第２ゲート絶縁層１２ｂは、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理を施すことにより形成される構成となっている。
【００５４】
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図５〜図７を用いて説明する。図５、図６は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図７は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
【００５５】
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
【００５６】
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
【００５７】
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜５００ｎｍの厚さで形成する構成としても良い。
【００５８】
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
【００５９】
＜ゲート絶縁層形成工程＞
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
【００６０】
次いで、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理により発生した酸素ラジカル（Ｏ２−）を供給して表面処理を行うことにより、図５（ｃ）に示すように、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成する。
【００６１】
図８は、本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
【００６２】
プラズマ装置３３は、図８に示すように、プラズマ発生室（真空容器）３４と、プラズマ発生室３４の内部に設けられたプラズマ放電発生部３５とを備えている。そして、プラズマ装置３３は、図５（ｂ）に示す被処理基板２６の第１ゲート絶縁層１２ａの表面に酸素ラジカルを供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００６３】
プラズマ放電発生部３５は、図８に示すように、プラズマ発生室３４内で上下方向に互いに対向するように配置されたカソード電極（電源電極）３７とアノード電極（接地電極）３６とからなる一対の電極を有している。なお、アノード電極３６とカソード電極３７は、プラズマ発生室３４において、電気的に絶縁され、互いに平行となるように設置されている。
【００６４】
また、プラズマ発生室３４の外部には、図８に示すように、プラズマ放電発生部３５に電力を供給する高周波電源４２と、原料ガス４１をプラズマ発生室３４内に供給するガス供給部４３と、プラズマ発生室３４内のガスを排出するガス排出部３８とが設けられている。また、プラズマ発生室３４には、アノード電極３６とカソード電極３７との間に、原料ガス４１を導入するためのガス供給管３９が形成されている。
【００６５】
そして、アノード電極３６とカソード電極３７との間にプラズマ２７を発生させ、発生したプラズマ２７により、アノード電極３６とカソード電極３７との間において、原料ガス（本実施形態においては、一酸化二窒素ガス）４１の解離が促進されることにより、ラジカル（酸素ラジカル）が生成される。
【００６６】
即ち、本実施形態においては、原料ガス４１のプラズマによる分解により酸素ラジカルを発生させる構成としている。
【００６７】
そして、このように生成された酸素ラジカルを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面にまで拡散させて、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００６８】
より具体的には、アノード電極３６上に被処理基板２６を装着して真空ポンプ等でプラズマ発生室３４の内部を減圧にした状態で、ガス供給部４３から原料ガス４１をプラズマ発生室３４に導入し、原料ガス４１の導入とともに高周波電源４２を駆動させてアノード電極３６とカソード電極３７との間に高周波電圧を印加することにより、発生した電界による気体の絶縁破壊によってグロー放電現象として原料ガス４１のプラズマ状態を生じさせる。これにより、カソード電極３７の近傍において比較的強い電界が形成されるカソードシース部や、その付近において、原料ガス４１の解離が促進されて酸素ラジカルが生成される。そして、このように生成された酸素ラジカルが、被処理基板２６にまで拡散し、被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給されることにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００６９】
なお、本実施形態においては、このプラズマ装置３３は、上述のプラズマＣＶＤ法により窒化シリコン膜を成膜して、第１ゲート絶縁層１２ａを形成する際にも使用されるものである。従って、プラズマ装置３３に供給する原料ガスを変更することにより、第２ゲート絶縁層１２ｂを形成することができるため、第２ゲート絶縁層１２ｂを形成するために、別個の装置を設ける必要がなく、コストアップを抑制することが可能になる。
【００７０】
図９は、一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層１２ａの表面に対して常圧プラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
【００７１】
図９に示すように、処理時間が長くなるにつれて、形成される酸化シリコン膜の膜厚も大きくなるが、３〜５ｎｍの厚みを有する酸化シリコン膜を形成するためには、比較的短時間（４０〜１８０秒）の処理を行えば良いことが判る。なお、このように処理時間が短い場合、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
【００７２】
また、本実施形態においては、酸化シリコン膜（第２ゲート絶縁層１２ｂ）の厚みが３〜５ｎｍであることが好ましい。これは、厚みが３ｎｍ未満の場合は、酸化シリコン膜の膜厚にバラツキが生じ、ＴＦＴ特性の低下を効果的に抑制することが困難になるという不都合が生じる場合があるためである。また、厚みが５ｎｍよりも大きい場合は、処理時間が長くなるという不都合が生じる場合があるためである。
【００７３】
即ち、上記従来技術の薄膜トランジスタ基板においては、スパッタリング法により、５０〜５０００Åの厚みを有する界面安定化層を成膜する構成であるが、界面安定化層の厚みが５０〜１００Åと薄い場合は、界面安定化層の膜厚が不均一になり、ＴＦＴ特性の低下を良好に抑制することが困難になるという問題があった。
【００７４】
一方、本実施形態においては、酸化シリコン膜の厚みを３〜５ｎｍに設定することにより、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
【００７５】
＜半導体層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
【００７６】
この際、本実施形態においては、第２ゲート絶縁層１２ｂが、酸化シリコン膜により形成されているため、窒化シリコン膜からなるゲート絶縁層上に酸化物半導体層を設ける場合と異なり、酸化物半導体層と酸化シリコン膜との界面における不純物準位や固定電荷の形成を防止することが可能になる。従って、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
【００７７】
＜チャネル保護層形成工程＞
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
【００７８】
＜ソースドレイン形成工程＞
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
【００７９】
即ち、本工程では、半導体層形成工程で形成された酸化物半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
【００８０】
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
【００８１】
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素系ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
【００８２】
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
【００８３】
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
【００８４】
＜画素電極形成工程＞
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
【００８５】
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
【００８６】
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
【００８７】
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
【００８８】
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
【００８９】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
【００９０】
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
【００９１】
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図７（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
【００９２】
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
【００９３】
以上のようにして、対向基板３０を作製することができる。
【００９４】
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
【００９５】
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
【００９６】
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００９７】
そして、上記貼合体において挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
【００９８】
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
【００９９】
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
【０１００】
図１０は、本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。また、図１１は、本発明の実施形態に係る薄膜トランジスタのストレス評価試験結果を示す図である。
【０１０１】
なお、図１０においては、ゲート電圧（Ｖｇ）を−２０〜３０Ｖの範囲で変化させ、ドレインとソースとの間の電位差（Ｖｄｓ）を１０Ｖに設定して測定を行った。また、図１１においては、基板温度を６０℃、ソース電圧及びドレイン電圧を０Ｖに設定した状態で、ゲート電圧（Ｖｇ）を＋３０Ｖ、または−３０Ｖに変化させて測定を行った。
【０１０２】
図１０に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧が低く、オン電流（例えば、Ｖｇ＝２０Ｖでのドレイン電流）が高く、Ｓ値（Ｖｇ＜Ｖｔｈ領域において、ドレイン電流が１桁増加するＶｇの値であって、ΔＶｇ／Δｌｏｇ（Ｉｄ）[単位：Ｖ／decade]により計算される値）が小さく、また、ヒステリシスも小さいことが判る。従って、本発明のゲート絶縁層１２を使用することにより、ＴＦＴ５ａの特性が良好になることが判る。
【０１０３】
また、図１１に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧の変化量（ΔＶth）が小さく、ＴＦＴ５ａの信頼性が良好になることが判る。
【０１０４】
以上に説明した本実施形態によれば、以下の効果を得ることができる。
【０１０５】
（１）本実施形態においては、ゲート電極１１ａａを覆うように窒化シリコン膜からなる第１ゲート絶縁層１２ａを形成した後、第１ゲート絶縁層１２ａの表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することにより、第１ゲート絶縁層１２ａと第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を形成する構成としている。また、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する構成としている。従って、酸化物半導体層１３ａと酸化シリコン膜からなる第２ゲート絶縁層１２ｂとの界面における不純物準位や固定電荷の形成を防止することが可能になるため、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
【０１０６】
（２）また、酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するために、別個の成膜装置を設ける必要がないため、コストアップを抑制することが可能になる。
【０１０７】
（３）本実施形態においては、第１ゲート絶縁層１２ａの表面処理を行う際に、プラズマ処理により発生した酸素ラジカルを供給する構成としている。従って、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
【０１０８】
（４）本実施形態においては、一酸化二窒素ガスのプラズマによる分解により酸素ラジカルを発生させる構成としている。従って、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【０１０９】
（５）本実施形態においては、酸化物半導体層１３ａを形成した後、酸化物半導体層１３ａのチャネル領域Ｃにチャネル領域Ｃを保護するチャネル保護層２５を形成する構成としている。従って、ソース電極１６ａａ及びドレイン電極１６ｂを形成する工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
【０１１０】
（６）本実施形態においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成される構成としている。従って、ＴＦＴ５ａにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
【０１１１】
なお、上記実施形態は以下のように変更しても良い。
【０１１２】
上記実施形態においては、プラズマの原料ガスとして一酸化二窒素を使用する構成としたが、一酸化二窒素の代わりに、酸素ガスを使用する構成としてもよい。この場合も、上述の実施形態の場合と同様に、原料ガスである酸素ガスのプラズマ状態が生じ、これにより、酸素ガスの解離が促進されて高密度のラジカル（酸素ラジカル）が原料ガス中に生成される。そして、酸素ラジカルを含む原料ガスを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することができる。
【０１１３】
また、上述の一酸化二窒素を使用する場合と同様に、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【０１１４】
また、上記実施形態においては、チャネル保護層２５を設ける構成としたが、図１２に示すように、薄膜トランジスタ基板２０ａにおいて、当該チャネル保護層２５を設けないチャネルエッチ構造を採用する構成としてもよい。
【０１１５】
また、上記実施形態においては、酸化物半導体層１３ａとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜を使用したが、酸化物半導体層１３ａはこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層１３ａは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
【０１１６】
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
【０１１７】
また、上記実施形態においては、表示装置として液晶表示装置に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
【産業上の利用可能性】
【０１１８】
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置が挙げられる。
【符号の説明】
【０１１９】
５ａ    薄膜トランジスタ
１０ａ    絶縁基板
１１ａａ    ゲート電極
１２    ゲート絶縁層
１２ａ    第１ゲート絶縁層
１２ｂ    第２ゲート絶縁層
１３ａ    酸化物半導体層
１６ａａ    ソース電極
１６ｂ    ドレイン電極
１７    層間絶縁膜
１８    平坦化膜
１９ａ    画素電極
２０ａ    薄膜トランジスタ基板
２５    チャネル保護層
２６    被処理基板
３０    対向基板
３１    プラズマ装置
３３    プラズマ発生ユニット（プラズマ発生手段）
４０    液晶層（表示媒体層）
４１    原料ガス（酸素ガス）
５０    液晶表示装置
Ｃ    チャネル領域
Ｃａ    開口部
【図１】
2012124281.tif 000003
【図２】
2012124281.tif 000004
【図３】
2012124281.tif 000005
【図４】
2012124281.tif 000006
【図５】
2012124281.tif 000007
【図６】
2012124281.tif 000008
【図７】
2012124281.tif 000009
【図８】
2012124281.tif 000010
【図９】
2012124281.tif 000011
【図１０】
2012124281.tif 000012
【図１１】
2012124281.tif 000013
【図１２】
2012124281.tif 000014
【手続補正書】
【提出日】平成25年1月25日(2013.1.25)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていてもよい。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁層と、該ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、
前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、該第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、前記第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、前記第１ゲート絶縁層と前記第２ゲート絶縁層とにより構成された前記ゲート絶縁層を形成するゲート絶縁層形成工程と、
該第２ゲート絶縁層上に前記酸化物半導体層を形成する半導体層形成工程と、
を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記表面処理は、プラズマ処理により発生した前記酸素ラジカルを供給する処理であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記半導体層形成工程後、前記酸化物半導体層のチャネル領域に該チャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなることを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていることを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
請求項１〜請求項７のいずれか１項に記載の製造方法により製造された薄膜トランジスタ基板。
【請求項９】
請求項８に記載の前記薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向して配置された対向基板と、
前記薄膜トランジスタ基板及び前記対向基板の間に設けられた表示媒体層と
を備えることを特徴とする表示装置。
【請求項１０】
前記表示媒体層が液晶層であることを特徴とする請求項９に記載の表示装置。
【手続補正書】
【提出日】平成25年4月5日(2013.4.5)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
【０００３】
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
【０００４】
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わって、移動度に優れた酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する。）を用いたＴＦＴが提案されている。
【０００５】
この酸化物半導体層を用いたＴＦＴでは、一般に、ゲート絶縁層として、ＣＶＤ法で成膜される窒化シリコン膜が使用されている。しかし、ゲート絶縁層に窒化シリコン膜を使用すると、ゲート絶縁層上に設けられた酸化物半導体層と窒化シリコン膜との界面に、不純物準位や固定電荷が形成されやすいため、ＴＦＴの閾値電圧に変動が生じ、結果として、ＴＦＴ特性が低下するという問題があった。
【０００６】
そこで、酸化物半導体層とゲート絶縁層との界面特性を向上させるための薄膜トランジスタ基板が提案されている。より具体的には、酸化物半導体層とゲート絶縁層との間に、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる界面安定化層を設けた薄膜トランジスタ基板が開示されている。そして、このような界面安定化層を設けることにより、酸化物半導体層の界面特性を向上することができると記載されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上記特許文献１に記載の薄膜トランジスタ基板では、界面安定化層を形成するための成膜装置が別個に必要となるため、コストアップになるという問題があった。
【０００９】
また、酸化物半導体層を使用する場合、窒化シリコン膜の代わりに、酸化物半導体層との界面において、窒化シリコン膜に比し不純物準位や固定電荷といった電荷トラップが形成され難いと考えられる酸化シリコン膜を使用することも考えられる。
【００１０】
しかし、アモルファスシリコンを用いた従来の薄膜トランジスタ基板の製造工程においては、酸化シリコン膜を成膜するための成膜装置が設けられていないため、酸化物半導体層を用いた薄膜トランジスタ基板を製造する際に、酸化シリコン膜を形成するための別個の成膜装置を設ける必要があり、コストアップになるという問題があった。
【００１１】
そこで、本発明は上述の問題に鑑みてなされたものであり、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、絶縁基板上にゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、第１ゲート絶縁層と第２ゲート絶縁層とにより構成されたゲート絶縁層を形成するゲート絶縁層形成工程と、第２ゲート絶縁層上に酸化物半導体層を形成する半導体層形成工程とを少なくとも備えることを特徴とする。
【００１３】
同構成によれば、酸化物半導体層と酸化シリコン膜からなる第２ゲート絶縁層との界面における不純物準位や固定電荷の形成を防止することが可能になる。その結果、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
【００１４】
また、例えば、プラズマ装置により、第１ゲート絶縁層を形成する場合、第１ゲート絶縁層を形成する際に使用するプラズマ装置に供給する原料ガスを変更することにより、第２ゲート絶縁層を形成することができるため、酸化シリコン膜からなる第２ゲート絶縁層を形成するために、別個の成膜装置を設ける必要がなく、コストアップを抑制することが可能になる。
【００１５】
本発明の薄膜トランジスタ基板の製造方法においては、表面処理は、プラズマ処理により発生した酸素ラジカルを供給する処理であってもよい。
【００１６】
同構成によれば、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
【００１７】
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであってもよい。
【００１８】
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【００１９】
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであってもよい。
【００２０】
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【００２１】
本発明の薄膜トランジスタ基板の製造方法においては、半導体層形成工程後、酸化物半導体層のチャネル領域にチャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えてもよい。
【００２２】
同構成によれば、酸化物半導体層上にソース電極及びドレイン電極を形成する工程において、エッチングによりパターンニングして、ソース電極、ドレイン電極を形成する際に、酸化物半導体層のチャネル領域をエッチングしないように保護することが可能になる。
【００２３】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなってもよい。
【００２４】
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。
【００２５】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていてもよい。
【００２６】
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
【００２７】
本発明の薄膜トランジスタ基板の製造方法においては、第２ゲート絶縁層の厚みが３〜５ｎｍであってもよい。
【００２８】
同構成によれば、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
【００２９】
本発明の薄膜トランジスタ基板は、本発明の薄膜トランジスタ基板の製造方法により製造されたものである。
【００３０】
同構成によれば、本発明の薄膜トランジスタ基板の製造方法と同じ効果を有する薄膜トランジスタ基板を得ることが可能になる。
【００３１】
また、本発明の薄膜トランジスタ基板は、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することができ、コストアップを抑制することができるという優れた特性を備えている。従って、本発明の薄膜トランジスタ基板は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
【発明の効果】
【００３２】
本発明によれば、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図である。
【図２】本発明の実施形態に係る薄膜トランジスタ基板の平面図である。
【図３】本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図である。
【図４】図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
【図５】ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
【図６】ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
【図７】対向基板の製造工程を断面で示す説明図である。
【図８】本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
【図９】一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層の表面に対してプラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
【図１０】本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。
【図１１】本発明の実施形態に係る薄膜トランジスタのストレスによる閾値変化を示す図である。
【図１２】本発明の実施形態に係る薄膜トランジスタ基板の変形例を示す断面図である
【発明を実施するための形態】
【００３４】
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
【００３５】
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
【００３６】
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３２とを備えている。
【００３７】
また、液晶表示装置５０では、図１に示すように、シール材３２の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
【００３８】
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａと、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７とを備えている。また、薄膜トランジスタ基板２０ａは、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
【００３９】
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
【００４０】
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁層１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁層１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
【００４１】
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
【００４２】
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
【００４３】
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
【００４４】
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
【００４５】
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
【００４６】
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
【００４７】
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
【００４８】
また、本実施形態においては、図４に示すように、酸化物半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
【００４９】
対向基板３０は、後述する図７（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
【００５０】
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００５１】
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
【００５２】
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
【００５３】
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
【００５４】
また、本実施形態においては、図４に示すように、ゲート絶縁層１２は、絶縁基板１０ａ上にゲート電極１１ａａを覆うように設けられた第１ゲート絶縁層１２ａと、第１ゲート絶縁層１２ａ上に設けられ、酸化物半導体層１３ａと接する第２ゲート絶縁層１２ｂとにより構成されている。
【００５５】
第１ゲート絶縁層１２ａは、窒化シリコン膜（ＳｉＮｘ）により形成されており、第２ゲート絶縁層１２ｂは、酸化シリコン膜（ＳｉＯｘ）により形成されている。そして、本実施形態においては、第２ゲート絶縁層１２ｂは、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理を施すことにより形成される構成となっている。
【００５６】
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図５〜図７を用いて説明する。図５、図６は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図７は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
【００５７】
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
【００５８】
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
【００５９】
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜５００ｎｍの厚さで形成する構成としても良い。
【００６０】
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
【００６１】
＜ゲート絶縁層形成工程＞
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
【００６２】
次いで、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理により発生した酸素ラジカル（Ｏ２−）を供給して表面処理を行うことにより、図５（ｃ）に示すように、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成する。
【００６３】
図８は、本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
【００６４】
プラズマ装置３３は、図８に示すように、プラズマ発生室（真空容器）３４と、プラズマ発生室３４の内部に設けられたプラズマ放電発生部３５とを備えている。そして、プラズマ装置３３は、図５（ｂ）に示す被処理基板２６の第１ゲート絶縁層１２ａの表面に酸素ラジカルを供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００６５】
プラズマ放電発生部３５は、図８に示すように、プラズマ発生室３４内で上下方向に互いに対向するように配置されたカソード電極（電源電極）３７とアノード電極（接地電極）３６とからなる一対の電極を有している。なお、アノード電極３６とカソード電極３７は、プラズマ発生室３４において、電気的に絶縁され、互いに平行となるように設置されている。
【００６６】
また、プラズマ発生室３４の外部には、図８に示すように、プラズマ放電発生部３５に電力を供給する高周波電源４２と、原料ガス４１をプラズマ発生室３４内に供給するガス供給部４３と、プラズマ発生室３４内のガスを排出するガス排出部３８とが設けられている。また、プラズマ発生室３４には、アノード電極３６とカソード電極３７との間に、原料ガス４１を導入するためのガス供給管３９が形成されている。
【００６７】
そして、アノード電極３６とカソード電極３７との間にプラズマ２７を発生させ、発生したプラズマ２７により、アノード電極３６とカソード電極３７との間において、原料ガス（本実施形態においては、一酸化二窒素ガス）４１の解離が促進されることにより、ラジカル（酸素ラジカル）が生成される。
【００６８】
即ち、本実施形態においては、原料ガス４１のプラズマによる分解により酸素ラジカルを発生させる構成としている。
【００６９】
そして、このように生成された酸素ラジカルを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面にまで拡散させて、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００７０】
より具体的には、アノード電極３６上に被処理基板２６を装着して真空ポンプ等でプラズマ発生室３４の内部を減圧にした状態で、ガス供給部４３から原料ガス４１をプラズマ発生室３４に導入し、原料ガス４１の導入とともに高周波電源４２を駆動させてアノード電極３６とカソード電極３７との間に高周波電圧を印加することにより、発生した電界による気体の絶縁破壊によってグロー放電現象として原料ガス４１のプラズマ状態を生じさせる。これにより、カソード電極３７の近傍において比較的強い電界が形成されるカソードシース部や、その付近において、原料ガス４１の解離が促進されて酸素ラジカルが生成される。そして、このように生成された酸素ラジカルが、被処理基板２６にまで拡散し、被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給されることにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００７１】
なお、本実施形態においては、このプラズマ装置３３は、上述のプラズマＣＶＤ法により窒化シリコン膜を成膜して、第１ゲート絶縁層１２ａを形成する際にも使用されるものである。従って、プラズマ装置３３に供給する原料ガスを変更することにより、第２ゲート絶縁層１２ｂを形成することができるため、第２ゲート絶縁層１２ｂを形成するために、別個の装置を設ける必要がなく、コストアップを抑制することが可能になる。
【００７２】
図９は、一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層１２ａの表面に対して常圧プラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
【００７３】
図９に示すように、処理時間が長くなるにつれて、形成される酸化シリコン膜の膜厚も大きくなるが、３〜５ｎｍの厚みを有する酸化シリコン膜を形成するためには、比較的短時間（４０〜１８０秒）の処理を行えば良いことが判る。なお、このように処理時間が短い場合、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
【００７４】
また、本実施形態においては、酸化シリコン膜（第２ゲート絶縁層１２ｂ）の厚みが３〜５ｎｍであることが好ましい。これは、厚みが３ｎｍ未満の場合は、酸化シリコン膜の膜厚にバラツキが生じ、ＴＦＴ特性の低下を効果的に抑制することが困難になるという不都合が生じる場合があるためである。また、厚みが５ｎｍよりも大きい場合は、処理時間が長くなるという不都合が生じる場合があるためである。
【００７５】
即ち、上記従来技術の薄膜トランジスタ基板においては、スパッタリング法により、５０〜５０００Åの厚みを有する界面安定化層を成膜する構成であるが、界面安定化層の厚みが５０〜１００Åと薄い場合は、界面安定化層の膜厚が不均一になり、ＴＦＴ特性の低下を良好に抑制することが困難になるという問題があった。
【００７６】
一方、本実施形態においては、酸化シリコン膜の厚みを３〜５ｎｍに設定することにより、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
【００７７】
＜半導体層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
【００７８】
この際、本実施形態においては、第２ゲート絶縁層１２ｂが、酸化シリコン膜により形成されているため、窒化シリコン膜からなるゲート絶縁層上に酸化物半導体層を設ける場合と異なり、酸化物半導体層と酸化シリコン膜との界面における不純物準位や固定電荷の形成を防止することが可能になる。従って、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
【００７９】
＜チャネル保護層形成工程＞
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
【００８０】
＜ソースドレイン形成工程＞
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
【００８１】
即ち、本工程では、半導体層形成工程で形成された酸化物半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
【００８２】
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
【００８３】
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素系ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
【００８４】
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
【００８５】
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
【００８６】
＜画素電極形成工程＞
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
【００８７】
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
【００８８】
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
【００８９】
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
【００９０】
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
【００９１】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
【００９２】
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
【００９３】
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図７（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
【００９４】
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
【００９５】
以上のようにして、対向基板３０を作製することができる。
【００９６】
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
【００９７】
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
【００９８】
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【００９９】
そして、上記貼合体において挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
【０１００】
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
【０１０１】
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
【０１０２】
図１０は、本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。また、図１１は、本発明の実施形態に係る薄膜トランジスタのストレス評価試験結果を示す図である。
【０１０３】
なお、図１０においては、ゲート電圧（Ｖｇ）を−２０〜３０Ｖの範囲で変化させ、ドレインとソースとの間の電位差（Ｖｄｓ）を１０Ｖに設定して測定を行った。また、図１１においては、基板温度を６０℃、ソース電圧及びドレイン電圧を０Ｖに設定した状態で、ゲート電圧（Ｖｇ）を＋３０Ｖ、または−３０Ｖに変化させて測定を行った。
【０１０４】
図１０に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧が低く、オン電流（例えば、Ｖｇ＝２０Ｖでのドレイン電流）が高く、Ｓ値（Ｖｇ＜Ｖｔｈ領域において、ドレイン電流が１桁増加するＶｇの値であって、ΔＶｇ／Δｌｏｇ（Ｉｄ）[単位：Ｖ／decade]により計算される値）が小さく、また、ヒステリシスも小さいことが判る。従って、本発明のゲート絶縁層１２を使用することにより、ＴＦＴ５ａの特性が良好になることが判る。
【０１０５】
また、図１１に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧の変化量（ΔＶth）が小さく、ＴＦＴ５ａの信頼性が良好になることが判る。
【０１０６】
以上に説明した本実施形態によれば、以下の効果を得ることができる。
【０１０７】
（１）本実施形態においては、ゲート電極１１ａａを覆うように窒化シリコン膜からなる第１ゲート絶縁層１２ａを形成した後、第１ゲート絶縁層１２ａの表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することにより、第１ゲート絶縁層１２ａと第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を形成する構成としている。また、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する構成としている。従って、酸化物半導体層１３ａと酸化シリコン膜からなる第２ゲート絶縁層１２ｂとの界面における不純物準位や固定電荷の形成を防止することが可能になるため、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
【０１０８】
（２）また、酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するために、別個の成膜装置を設ける必要がないため、コストアップを抑制することが可能になる。
【０１０９】
（３）本実施形態においては、第１ゲート絶縁層１２ａの表面処理を行う際に、プラズマ処理により発生した酸素ラジカルを供給する構成としている。従って、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
【０１１０】
（４）本実施形態においては、一酸化二窒素ガスのプラズマによる分解により酸素ラジカルを発生させる構成としている。従って、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【０１１１】
（５）本実施形態においては、酸化物半導体層１３ａを形成した後、酸化物半導体層１３ａのチャネル領域Ｃにチャネル領域Ｃを保護するチャネル保護層２５を形成する構成としている。従って、ソース電極１６ａａ及びドレイン電極１６ｂを形成する工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
【０１１２】
（６）本実施形態においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成される構成としている。従って、ＴＦＴ５ａにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
【０１１３】
なお、上記実施形態は以下のように変更しても良い。
【０１１４】
上記実施形態においては、プラズマの原料ガスとして一酸化二窒素を使用する構成としたが、一酸化二窒素の代わりに、酸素ガスを使用する構成としてもよい。この場合も、上述の実施形態の場合と同様に、原料ガスである酸素ガスのプラズマ状態が生じ、これにより、酸素ガスの解離が促進されて高密度のラジカル（酸素ラジカル）が原料ガス中に生成される。そして、酸素ラジカルを含む原料ガスを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することができる。
【０１１５】
また、上述の一酸化二窒素を使用する場合と同様に、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【０１１６】
また、上記実施形態においては、チャネル保護層２５を設ける構成としたが、図１２に示すように、薄膜トランジスタ基板２０ａにおいて、当該チャネル保護層２５を設けないチャネルエッチ構造を採用する構成としてもよい。
【０１１７】
また、上記実施形態においては、酸化物半導体層１３ａとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜を使用したが、酸化物半導体層１３ａはこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層１３ａは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
【０１１８】
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
【０１１９】
また、上記実施形態においては、表示装置として液晶表示装置に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
【産業上の利用可能性】
【０１２０】
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置が挙げられる。
【符号の説明】
【０１２１】
５ａ    薄膜トランジスタ
１０ａ    絶縁基板
１１ａａ    ゲート電極
１２    ゲート絶縁層
１２ａ    第１ゲート絶縁層
１２ｂ    第２ゲート絶縁層
１３ａ    酸化物半導体層
１６ａａ    ソース電極
１６ｂ    ドレイン電極
１７    層間絶縁膜
１８    平坦化膜
１９ａ    画素電極
２０ａ    薄膜トランジスタ基板
２５    チャネル保護層
２６    被処理基板
３０    対向基板
３１    プラズマ装置
３３    プラズマ発生ユニット（プラズマ発生手段）
４０    液晶層（表示媒体層）
４１    原料ガス（酸素ガス）
５０    液晶表示装置
Ｃ    チャネル領域
Ｃａ    開口部
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁層と、該ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法であって、
前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、該第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、前記第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成することにより、前記第１ゲート絶縁層と前記第２ゲート絶縁層とにより構成された前記ゲート絶縁層を形成するゲート絶縁層形成工程と、
該第２ゲート絶縁層上に前記酸化物半導体層を形成する半導体層形成工程と、
を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記表面処理は、プラズマ処理により発生した前記酸素ラジカルを供給する処理であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記半導体層形成工程後、前記酸化物半導体層のチャネル領域に該チャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなることを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていることを特徴とする請求項６に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
前記第２ゲート絶縁層の厚みが３〜５ｎｍであることを特徴とする請求項１〜請求項７のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項９】
請求項１〜請求項８のいずれか１項に記載の製造方法により製造された薄膜トランジスタ基板。
【請求項１０】
請求項９に記載の前記薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向して配置された対向基板と、
前記薄膜トランジスタ基板及び前記対向基板の間に設けられた表示媒体層と
を備えることを特徴とする表示装置。
【請求項１１】
前記表示媒体層が液晶層であることを特徴とする請求項１０に記載の表示装置。
【手続補正書】
【提出日】平成25年5月23日(2013.5.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタに関し、特に、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置に関する。
【背景技術】
【０００２】
アクティブマトリクス基板では、画像の最小単位である各画素毎に、スイッチング素子として、例えば、薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）が設けられている。
【０００３】
一般的なボトムゲート型のＴＦＴは、例えば、絶縁基板上に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上にゲート電極に重なるように島状に設けられた半導体層と、半導体層上に互いに対峙するように設けられたソース電極及びドレイン電極とを備えている。
【０００４】
また、近年、アクティブマトリクス基板では、画像の最小単位である各画素のスイッチング素子として、アモルファスシリコンの半導体層を用いた従来の薄膜トランジスタに代わって、移動度に優れた酸化物半導体の半導体層（以下、「酸化物半導体層」とも称する。）を用いたＴＦＴが提案されている。
【０００５】
この酸化物半導体層を用いたＴＦＴでは、一般に、ゲート絶縁層として、ＣＶＤ法で成膜される窒化シリコン膜が使用されている。しかし、ゲート絶縁層に窒化シリコン膜を使用すると、ゲート絶縁層上に設けられた酸化物半導体層と窒化シリコン膜との界面に、不純物準位や固定電荷が形成されやすいため、ＴＦＴの閾値電圧に変動が生じ、結果として、ＴＦＴ特性が低下するという問題があった。
【０００６】
そこで、酸化物半導体層とゲート絶縁層との界面特性を向上させるための薄膜トランジスタ基板が提案されている。より具体的には、酸化物半導体層とゲート絶縁層との間に、３.０〜８.０ｅＶのバンドギャップを有する酸化物からなる界面安定化層を設けた薄膜トランジスタ基板が開示されている。そして、このような界面安定化層を設けることにより、酸化物半導体層の界面特性を向上することができると記載されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１６３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上記特許文献１に記載の薄膜トランジスタ基板では、界面安定化層を形成するための成膜装置が別個に必要となるため、コストアップになるという問題があった。
【０００９】
また、酸化物半導体層を使用する場合、窒化シリコン膜の代わりに、酸化物半導体層との界面において、窒化シリコン膜に比し不純物準位や固定電荷といった電荷トラップが形成され難いと考えられる酸化シリコン膜を使用することも考えられる。
【００１０】
しかし、アモルファスシリコンを用いた従来の薄膜トランジスタ基板の製造工程においては、酸化シリコン膜を成膜するための成膜装置が設けられていないため、酸化物半導体層を用いた薄膜トランジスタ基板を製造する際に、酸化シリコン膜を形成するための別個の成膜装置を設ける必要があり、コストアップになるという問題があった。
【００１１】
そこで、本発明は上述の問題に鑑みてなされたものであり、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明の薄膜トランジスタ基板の製造方法は、絶縁基板と、絶縁基板に設けられたゲート電極と、ゲート電極を覆うように設けられたゲート絶縁層と、ゲート絶縁層上に設けられ、ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法あって、絶縁基板上にゲート電極を形成するゲート電極形成工程と、ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなり、厚みが３〜５ｎｍである第２ゲート絶縁層を形成することにより、第１ゲート絶縁層と第２ゲート絶縁層とにより構成されたゲート絶縁層を形成するゲート絶縁層形成工程と、第２ゲート絶縁層上に酸化物半導体層を形成する半導体層形成工程とを少なくとも備えることを特徴とする。
【００１３】
同構成によれば、酸化物半導体層と酸化シリコン膜からなる第２ゲート絶縁層との界面における不純物準位や固定電荷の形成を防止することが可能になる。その結果、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することが可能になる。
【００１４】
また、例えば、プラズマ装置により、第１ゲート絶縁層を形成する場合、第１ゲート絶縁層を形成する際に使用するプラズマ装置に供給する原料ガスを変更することにより、第２ゲート絶縁層を形成することができるため、酸化シリコン膜からなる第２ゲート絶縁層を形成するために、別個の成膜装置を設ける必要がなく、コストアップを抑制することが可能になる。
【００１５】
また、第２ゲート絶縁層の厚みが３〜５ｎｍであるため、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
【００１６】
本発明の薄膜トランジスタ基板の製造方法においては、表面処理は、プラズマ処理により発生した酸素ラジカルを供給する処理であってもよい。
【００１７】
同構成によれば、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
【００１８】
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであってもよい。
【００１９】
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【００２０】
本発明の薄膜トランジスタ基板の製造方法においては、表面処理の時間が４０秒〜１８０秒であってもよい。
【００２１】
同構成によれば、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
【００２２】
本発明の薄膜トランジスタ基板の製造方法においては、酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであってもよい。
【００２３】
同構成によれば、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【００２４】
本発明の薄膜トランジスタ基板の製造方法においては、半導体層形成工程後、酸化物半導体層のチャネル領域にチャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えてもよい。
【００２５】
同構成によれば、酸化物半導体層上にソース電極及びドレイン電極を形成する工程において、エッチングによりパターンニングして、ソース電極、ドレイン電極を形成する際に、酸化物半導体層のチャネル領域をエッチングしないように保護することが可能になる。
【００２６】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなってもよい。
【００２７】
同構成によれば、これらの材料からなる酸化物半導体層は、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。
【００２８】
本発明の薄膜トランジスタ基板の製造方法においては、酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていてもよい。
【００２９】
同構成によれば、薄膜トランジスタにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
【００３０】
本発明の薄膜トランジスタ基板は、本発明の薄膜トランジスタ基板の製造方法により製造されたものである。
【００３１】
同構成によれば、本発明の薄膜トランジスタ基板の製造方法と同じ効果を有する薄膜トランジスタ基板を得ることが可能になる。
【００３２】
また、本発明の薄膜トランジスタ基板は、薄膜トランジスタの閾値電圧の変動を抑制して、薄膜トランジスタの特性の低下を効果的に抑制することができ、コストアップを抑制することができるという優れた特性を備えている。従って、本発明の薄膜トランジスタ基板は、薄膜トランジスタ基板と、薄膜トランジスタ基板に対向して配置された対向基板と、薄膜トランジスタ基板及び対向基板の間に設けられた表示媒体層とを備える表示装置に好適に使用できる。また、本発明の表示装置は、表示媒体層が液晶層である表示装置に好適に使用できる。
【発明の効果】
【００３３】
本発明によれば、酸化物半導体層を用いた薄膜トランジスタ基板において、閾値電圧の変動を抑制して、ＴＦＴ特性の低下を効果的に抑制することができるとともに、コストアップを抑制することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図である。
【図２】本発明の実施形態に係る薄膜トランジスタ基板の平面図である。
【図３】本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図である。
【図４】図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
【図５】ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
【図６】ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図である。
【図７】対向基板の製造工程を断面で示す説明図である。
【図８】本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
【図９】一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層の表面に対してプラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層上に酸化シリコン膜からなる第２ゲート絶縁層を形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
【図１０】本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。
【図１１】本発明の実施形態に係る薄膜トランジスタのストレスによる閾値変化を示す図である。
【図１２】本発明の実施形態に係る薄膜トランジスタ基板の変形例を示す断面図である
【発明を実施するための形態】
【００３５】
（第１の実施形態）
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。尚、本発明は以下の実施形態に限定されるものではない。
【００３６】
図１は、本発明の実施形態に係る薄膜トランジスタ基板を有する液晶表示装置の断面図であり、図２は、本発明の実施形態に係る薄膜トランジスタ基板の平面図である。また、図３は、本発明の実施形態に係る薄膜トランジスタ基板の画素部及び端子部を拡大した平面図であり、図４は、図３中のＡ−Ａ線に沿った薄膜トランジスタ基板の断面図である。
【００３７】
液晶表示装置５０は、図１に示すように、互いに対向するように設けられた表示装置用基板である薄膜トランジスタ基板２０ａ及び他の表示装置用基板である対向基板３０と、薄膜トランジスタ基板２０ａ及び対向基板３０の間に設けられた表示媒体層である液晶層４０とを備えている。また、液晶表示装置５０は、薄膜トランジスタ基板２０ａ及び対向基板３０を互いに接着するとともに、薄膜トランジスタ基板２０ａ及び対向基板３０の間に液晶層４０を封入するために枠状に設けられたシール材３２とを備えている。
【００３８】
また、液晶表示装置５０では、図１に示すように、シール材３２の内側の部分に画像表示を行う表示領域Ｄが規定され、薄膜トランジスタ基板２０ａの対向基板３０から突出する部分に端子領域Ｔが規定されている。
【００３９】
薄膜トランジスタ基板２０ａは、図２、図３及び図４に示すように、絶縁基板１０ａと、表示領域Ｄにおいて、絶縁基板１０ａ上に互いに平行に延びるように設けられた複数の走査配線１１ａと、各走査配線１１ａの間にそれぞれ設けられ、互いに平行に延びる複数の補助容量配線１１ｂとを備えている。また、薄膜トランジスタ基板２０ａは、各走査配線１１ａと直交する方向に互いに平行に延びるように設けられた複数の信号配線１６ａと、各走査配線１１ａ及び各信号配線１６ａの交差部分毎、すなわち、各画素毎にそれぞれ設けられた複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた層間絶縁膜１７とを備えている。また、薄膜トランジスタ基板２０ａは、層間絶縁膜１７上にマトリクス状に設けられ、各ＴＦＴ５ａにそれぞれ接続された複数の画素電極１９ａと、各画素電極１９ａを覆うように設けられた配向膜（不図示）とを備えている。
【００４０】
走査配線１１ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のゲート端子領域Ｔｇに引き出され、そのゲート端子領域Ｔｇにおいて、ゲート端子１９ｂに接続されている。
【００４１】
補助容量配線１１ｂは、図３に示すように、補助容量幹線１６ｃ及び中継配線１１ｄを介して補助容量端子１９ｄに接続されている。ここで、補助容量幹線１６ｃは、ゲート絶縁層１２に形成されたコンタクトホールＣｃを介して補助容量配線１１ｂに接続されているとともに、ゲート絶縁層１２に形成されたコンタクトホールＣｄを介して中継配線１１ｄに接続されている。
【００４２】
信号配線１６ａは、図２及び図３に示すように、端子領域Ｔ（図１参照）のソース端子領域Ｔｓに中継配線１１ｃとして引き出され、そのソース端子領域Ｔｓにおいて、ソース端子１９ｃに接続されている。
【００４３】
ここで、信号配線１６ａは、図３に示すように、ゲート絶縁層１２に形成されたコンタクトホールＣｂを介して中継配線１１ｃに接続されている。
【００４４】
ＴＦＴ５ａは、ボトムゲート構造を有しており、図３及び図４に示すように、絶縁基板１０ａ上に設けられたゲート電極１１ａａと、ゲート電極１１ａａを覆うように設けられたゲート絶縁層１２と、ゲート絶縁層１２上でゲート電極１１ａａに重なるように島状に設けられたチャネル領域Ｃを有する酸化物半導体層１３ａとを備えている。また、ＴＦＴ５ａは、酸化物半導体層１３ａ上にゲート電極１１ａａに重なるとともにチャネル領域Ｃを挟んで互いに対峙するように設けられたソース電極１６ａａ及びドレイン電極１６ｂとを備えている。
【００４５】
ここで、酸化物半導体層１３ａのチャネル領域Ｃ上には、ソース電極１６ａａ及びドレイン電極１６ｂ（即ち、ＴＦＴ５ａ）を覆う層間絶縁膜１７が設けられている。
【００４６】
また、ゲート電極１１ａａは、図３に示すように、走査配線１１ａの側方への突出した部分である。また、ソース電極１６ａａは、図３に示すように、信号配線１６ａの側方への突出した部分であり、図４に示すように、第１導電層１４ａ及び第２導電層１５ａの積層膜により構成されている。
【００４７】
さらに、ドレイン電極１６ｂは、図３及び図４に示すように、第１導電層１４ｂ及び第２導電層１５ｂの積層膜により構成され、層間絶縁膜１７に形成されたコンタクトホールＣａを介して画素電極１９ａに接続されている。また、ドレイン電極１６ｂは、ゲート絶縁層１２を介して補助容量配線１１ｂと重なることにより補助容量を構成している。
【００４８】
また、酸化物半導体層１３ａは、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜により形成されている。
【００４９】
また、本実施形態においては、図４に示すように、酸化物半導体層１３ａのチャネル領域Ｃに、当該チャネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５が設けられている。このチャネル保護層２５を設けることにより、後述するソースドレイン形成工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
【００５０】
対向基板３０は、後述する図７（ｃ）に示すように、絶縁基板１０ｂと、絶縁基板１０ｂ上に格子状に設けられたブラックマトリクス２１並びにブラックマトリクス２１の各格子間にそれぞれ設けられた赤色層、緑色層及び青色層などの着色層２２を有するカラーフィルター層とを備えている。また、対向基板３０は、そのカラーフィルター層を覆うように設けられた共通電極２３と、共通電極２３上に設けられたフォトスペーサ２４と、共通電極２３を覆うように設けられた配向膜（不図示）とを備えている。
【００５１】
液晶層４０は、例えば、電気光学特性を有するネマチックの液晶材料などにより構成されている。
【００５２】
上記構成の液晶表示装置５０では、各画素において、ゲートドライバ（不図示）からゲート信号が走査配線１１ａを介してゲート電極１１ａａに送られて、ＴＦＴ５ａがオン状態になったときに、ソースドライバ（不図示）からソース信号が信号配線１６ａを介してソース電極１６ａａに送られて、半導体層１３ａ及びドレイン電極１６ｂを介して、画素電極１９ａに所定の電荷が書き込まれる。
【００５３】
この際、薄膜トランジスタ基板２０ａの各画素電極１９ａと対向基板３０の共通電極２３との間において電位差が生じ、液晶層４０、すなわち、各画素の液晶容量、及びその液晶容量に並列に接続された補助容量に所定の電圧が印加される。
【００５４】
そして、液晶表示装置５０では、各画素において、液晶層４０に印加する電圧の大きさによって液晶層４０の配向状態を変えることにより、液晶層４０の光透過率を調整して画像が表示される。
【００５５】
また、本実施形態においては、図４に示すように、ゲート絶縁層１２は、絶縁基板１０ａ上にゲート電極１１ａａを覆うように設けられた第１ゲート絶縁層１２ａと、第１ゲート絶縁層１２ａ上に設けられ、酸化物半導体層１３ａと接する第２ゲート絶縁層１２ｂとにより構成されている。
【００５６】
第１ゲート絶縁層１２ａは、窒化シリコン膜（ＳｉＮｘ）により形成されており、第２ゲート絶縁層１２ｂは、酸化シリコン膜（ＳｉＯｘ）により形成されている。そして、本実施形態においては、第２ゲート絶縁層１２ｂは、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理を施すことにより形成される構成となっている。
【００５７】
次に、本実施形態の液晶表示装置５０の製造方法の一例について、図５〜図７を用いて説明する。図５、図６は、ＴＦＴ及び薄膜トランジスタ基板の製造工程を断面で示す説明図であり、図７は、対向基板の製造工程を断面で示す説明図である。なお、本実施形態の製造方法は、薄膜トランジスタ基板作製工程、対向基板作製工程及び液晶注入工程を備える。
【００５８】
まず、ＴＦＴ及び薄膜トランジスタ基板作製工程について説明する。
【００５９】
＜ゲート電極形成工程＞
まず、ガラス基板、シリコン基板、耐熱性を有するプラスチック基板などの絶縁基板１０ａの基板全体に、スパッタリング法により、例えば、モリブテン膜（厚さ１５０ｎｍ程度）などを成膜した後に、そのモリブテン膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図３、図５（ａ）に示すように、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄを形成する。
【００６０】
なお、本実施形態では、ゲート電極１１ａａを構成する金属膜として、単層構造のモリブテン膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜、チタン膜、銅膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりゲート電極１１ａａを、５０ｎｍ〜５００ｎｍの厚さで形成する構成としても良い。
【００６１】
また、上記プラスチック基板を形成する材料としては、例えば、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリエーテルサルフォン樹脂、アクリル樹脂、及びポリイミド樹脂を使用することができる。
【００６２】
＜ゲート絶縁層形成工程＞
まず、走査配線１１ａ、ゲート電極１１ａａ、補助容量配線１１ｂ、並びに中継配線１１ｃ，１１ｄが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜（厚さ２００ｎｍ〜５００ｎｍ程度）を成膜して、図５（ｂ）に示すように、ゲート電極１１ａａ、及び補助容量配線１１ｂを覆うように第１ゲート絶縁層１２ａを形成する。
【００６３】
次いで、窒化シリコンからなる第１ゲート絶縁層１２ａの表面に対してプラズマ処理により発生した酸素ラジカル（Ｏ２−）を供給して表面処理を行うことにより、図５（ｃ）に示すように、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成する。
【００６４】
図８は、本発明の実施形態に係るプラズマ装置の全体構成を示す断面図である。
【００６５】
プラズマ装置３３は、図８に示すように、プラズマ発生室（真空容器）３４と、プラズマ発生室３４の内部に設けられたプラズマ放電発生部３５とを備えている。そして、プラズマ装置３３は、図５（ｂ）に示す被処理基板２６の第１ゲート絶縁層１２ａの表面に酸素ラジカルを供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００６６】
プラズマ放電発生部３５は、図８に示すように、プラズマ発生室３４内で上下方向に互いに対向するように配置されたカソード電極（電源電極）３７とアノード電極（接地電極）３６とからなる一対の電極を有している。なお、アノード電極３６とカソード電極３７は、プラズマ発生室３４において、電気的に絶縁され、互いに平行となるように設置されている。
【００６７】
また、プラズマ発生室３４の外部には、図８に示すように、プラズマ放電発生部３５に電力を供給する高周波電源４２と、原料ガス４１をプラズマ発生室３４内に供給するガス供給部４３と、プラズマ発生室３４内のガスを排出するガス排出部３８とが設けられている。また、プラズマ発生室３４には、アノード電極３６とカソード電極３７との間に、原料ガス４１を導入するためのガス供給管３９が形成されている。
【００６８】
そして、アノード電極３６とカソード電極３７との間にプラズマ２７を発生させ、発生したプラズマ２７により、アノード電極３６とカソード電極３７との間において、原料ガス（本実施形態においては、一酸化二窒素ガス）４１の解離が促進されることにより、ラジカル（酸素ラジカル）が生成される。
【００６９】
即ち、本実施形態においては、原料ガス４１のプラズマによる分解により酸素ラジカルを発生させる構成としている。
【００７０】
そして、このように生成された酸素ラジカルを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面にまで拡散させて、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００７１】
より具体的には、アノード電極３６上に被処理基板２６を装着して真空ポンプ等でプラズマ発生室３４の内部を減圧にした状態で、ガス供給部４３から原料ガス４１をプラズマ発生室３４に導入し、原料ガス４１の導入とともに高周波電源４２を駆動させてアノード電極３６とカソード電極３７との間に高周波電圧を印加することにより、発生した電界による気体の絶縁破壊によってグロー放電現象として原料ガス４１のプラズマ状態を生じさせる。これにより、カソード電極３７の近傍において比較的強い電界が形成されるカソードシース部や、その付近において、原料ガス４１の解離が促進されて酸素ラジカルが生成される。そして、このように生成された酸素ラジカルが、被処理基板２６にまで拡散し、被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給されることにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するように構成されている。
【００７２】
なお、本実施形態においては、このプラズマ装置３３は、上述のプラズマＣＶＤ法により窒化シリコン膜を成膜して、第１ゲート絶縁層１２ａを形成する際にも使用されるものである。従って、プラズマ装置３３に供給する原料ガスを変更することにより、第２ゲート絶縁層１２ｂを形成することができるため、第２ゲート絶縁層１２ｂを形成するために、別個の装置を設ける必要がなく、コストアップを抑制することが可能になる。
【００７３】
図９は、一酸化二窒素を原料ガスとして使用し、第１ゲート絶縁層１２ａの表面に対して常圧プラズマにより発生した酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成した場合の処理時間と酸化シリコン膜の膜厚との関係を示す図である。
【００７４】
図９に示すように、処理時間が長くなるにつれて、形成される酸化シリコン膜の膜厚も大きくなるが、３〜５ｎｍの厚みを有する酸化シリコン膜を形成するためには、比較的短時間（４０〜１８０秒）の処理を行えば良いことが判る。なお、このように処理時間が短い場合、単位時間当たりに処理できる基板の数を増加させることができるため、生産性が向上するとともに、製造コストを抑制することができる。
【００７５】
また、本実施形態においては、酸化シリコン膜（第２ゲート絶縁層１２ｂ）の厚みが３〜５ｎｍであることが好ましい。これは、厚みが３ｎｍ未満の場合は、酸化シリコン膜の膜厚にバラツキが生じ、ＴＦＴ特性の低下を効果的に抑制することが困難になるという不都合が生じる場合があるためである。また、厚みが５ｎｍよりも大きい場合は、処理時間が長くなるという不都合が生じる場合があるためである。
【００７６】
即ち、上記従来技術の薄膜トランジスタ基板においては、スパッタリング法により、５０〜５０００Åの厚みを有する界面安定化層を成膜する構成であるが、界面安定化層の厚みが５０〜１００Åと薄い場合は、界面安定化層の膜厚が不均一になり、ＴＦＴ特性の低下を良好に抑制することが困難になるという問題があった。
【００７７】
一方、本実施形態においては、酸化シリコン膜の厚みを３〜５ｎｍに設定することにより、酸化シリコン膜の膜厚のバラツキに起因するＴＦＴ特性の低下という不都合を生じることなく、生産性を向上させることが可能になる。
【００７８】
＜半導体層形成工程＞
その後、スパッタリング法により、例えば、酸化インジウムガリウム亜鉛からなる酸化物半導体膜（厚さ３０ｎｍ〜１００ｎｍ程度）を成膜し、その後、その酸化物半導体膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図５（ｄ）に示すように、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する。
【００７９】
この際、本実施形態においては、第２ゲート絶縁層１２ｂが、酸化シリコン膜により形成されているため、窒化シリコン膜からなるゲート絶縁層上に酸化物半導体層を設ける場合と異なり、酸化物半導体層と酸化シリコン膜との界面における不純物準位や固定電荷の形成を防止することが可能になる。従って、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
【００８０】
＜チャネル保護層形成工程＞
次いで、酸化物半導体層１３ａが形成された基板全体に、プラズマＣＶＤ法により、例えば、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜などを成膜する。その後、レジストをマスクとしてフォトリソグラフィ、エッチング及びレジストの剥離洗浄を行うことにより、図５（ｅ）に示すように、酸化物半導体層１３ａのチャネル領域Ｃに当該チェネル領域Ｃを保護するためのチャネル保護層（エッチングストッパ層）２５を厚さ５０〜１００ｎｍ程度に形成する。
【００８１】
＜ソースドレイン形成工程＞
さらに、酸化物半導体層１３ａが形成された基板全体に、スパッタリング法により、例えば、チタン膜（厚さ３０ｎｍ〜１５０ｎｍ）及び銅膜（厚さ５０ｎｍ〜４００ｎｍ程度）などを順に成膜する。その後、その銅膜に対してフォトリソグラフィ及びウエットエッチングを行うとともに、そのチタン膜に対してドライエッチング、並びにレジストの剥離洗浄を行うことにより、図５（ｆ）に示すように、信号配線１６ａ（図３参照）、ソース電極１６ａａ、ドレイン電極１６ｂ及び補助容量幹線１６ｃ（図３参照）を形成するとともに、半導体層１３ａのチャネル領域Ｃを露出させる。
【００８２】
即ち、本工程では、半導体層形成工程で形成された酸化物半導体層１３ａ上に、ドライエッチングによりソース電極１６ａａ及びドレイン電極１６ｂを形成し、酸化物半導体層１３ａのチャネル領域Ｃを露出させる。
【００８３】
なお、本実施形態では、ソース電極１６ａａ及びドレイン電極１６ｂを構成する金属膜として、積層構造のチタン膜及び銅膜を例示したが、例えば、アルミニウム膜、タングステン膜、タンタル膜、クロム膜等の金属膜、または、これらの合金膜や金属窒化物による膜によりソース電極１６ａａ及びドレイン電極１６ｂを形成する構成としても良い。
【００８４】
また、エッチング加工としては、上述のドライエッチングまたはウェットエッチングのどちらを使用しても良いが、大面積基板を処理する場合は、ドライエッチングを使用する方が好ましい。エッチングガスとしては、ＣＦ４、ＮＦ３、ＳＦ６、ＣＨＦ３等のフッ素系ガス、Ｃｌ２、ＢＣｌ３、ＳｉＣｌ４、ＣＣｌ４等の塩素系ガス、酸素系ガス等を使用することができ、ヘリウムやアルゴン等の不活性ガスを添加する構成としても良い。
【００８５】
＜層間絶縁膜形成工程＞
次いで、ソース電極１６ａａ及びドレイン電極１６ｂが形成された（即ち、ＴＦＴ５ａが形成された）基板の全体に、プラズマＣＶＤ法により、例えば、酸化シリコン膜を成膜し、図６（ａ）に示すように、ＴＦＴ５ａを覆う（即ち、酸化物半導体層１３ａ、ソース電極１６ａａ及びドレイン電極１６ｂを覆う）層間絶縁膜１７を厚さ４００ｎｍ程度に形成する。
【００８６】
＜開口部形成工程＞
次いで、層間絶縁膜１７に対して、露光及び現像を行うことにより、図６（ｂ）に示すように、層間絶縁膜１７に、ドレイン電極１６ｂに達するコンタクトホールＣａを形成する。
【００８７】
＜画素電極形成工程＞
最後に、層間絶縁膜１７が形成された基板全体に、スパッタリング法により、例えば、インジウム錫酸化物からなるＩＴＯ膜（厚さ５０ｎｍ〜２００ｎｍ程度）などの透明導電膜を成膜した後に、その透明導電膜に対して、フォトリソグラフィ、ウエットエッチング及びレジストの剥離洗浄を行うことにより、図４に示すように、画素電極１９ａ、ゲート端子１９ｂ、ソース端子１９ｃ及び補助容量端子１９ｄ（図３参照）を形成する。
【００８８】
この際、図４に示すように、画素電極１９ａは、コンタクトホールＣａの表面を覆うように、層間絶縁膜１７の表面上に形成される。
【００８９】
なお、画素電極１９ａは、透過型の液晶表示装置５０を形成する場合は、酸化タングステンを含むインジウム酸化物やインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物やインジウム錫酸化物等を使用することができる。また、上述のインジウム錫酸化物（ＩＴＯ）以外に、インジウム亜鉛酸化物（ＩＺＯ）、酸化ケイ素を含有するインジウム錫酸化物（ＩＴＳＯ）等を使用することもできる。
【００９０】
また、反射型の液晶表示装置５０を形成する場合は、反射性を有する金属薄膜として、チタン、タングステン、ニッケル、金、白金、銀、アルミニウム、マグネシウム、カルシウム、リチウム、及びこれらの合金からなる導電膜を使用し、この金属薄膜を画素電極１９ａとして使用する構成とすることができる。
【００９１】
以上のようにして、図４に示す薄膜トランジスタ基板２０ａを作製することができる。
【００９２】
＜対向基板作製工程＞
まず、ガラス基板などの絶縁基板１０ｂの基板全体に、スピンコート法又はスリットコート法により、例えば、黒色に着色された感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、ブラックマトリクス２１を厚さ１．０μｍ程度に形成する。
【００９３】
次いで、ブラックマトリクス２１が形成された基板全体に、スピンコート法又はスリットコート法により、例えば、赤色、緑色又は青色に着色された感光性樹脂を塗布する。その後、その塗布膜を露光及び現像することにより、図７（ａ）に示すように、選択した色の着色層２２（例えば、赤色層）を厚さ２．０μｍ程度に形成する。そして、他の２色についても同様な工程を繰り返して、他の２色の着色層２２（例えば、緑色層及び青色層）を厚さ２．０μｍ程度に形成する。
【００９４】
さらに、各色の着色層２２が形成された基板上に、スパッタリング法により、例えば、ＩＴＯ膜などの透明導電膜を堆積することにより、図７（ｂ）に示すように、共通電極２３を厚さ５０ｎｍ〜２００ｎｍ程度に形成する。
【００９５】
最後に、共通電極２３が形成された基板全体に、スピンコート法又はスリットコート法により、感光性樹脂を塗布した後に、その塗布膜を露光及び現像することにより、図７（ｃ）に示すように、フォトスペーサ２４を厚さ４μｍ程度に形成する。
【００９６】
以上のようにして、対向基板３０を作製することができる。
【００９７】
＜液晶注入工程＞
まず、上記薄膜トランジスタ基板作製工程で作製された薄膜トランジスタ基板２０ａ、及び上記対向基板作製工程で作製された対向基板３０の各表面に、印刷法によりポリイミドの樹脂膜を塗布した後に、その塗布膜に対して、焼成及びラビング処理を行うことにより、配向膜を形成する。
【００９８】
次いで、例えば、上記配向膜が形成された対向基板３０の表面に、ＵＶ（ultraviolet）硬化及び熱硬化併用型樹脂などからなるシール材を枠状に印刷した後に、シール材の内側に液晶材料を滴下する。
【００９９】
さらに、上記液晶材料が滴下された対向基板３０と、上記配向膜が形成された薄膜トランジスタ基板２０ａとを、減圧下で貼り合わせた後に、その貼り合わせた貼合体を大気圧に開放することにより、その貼合体の表面及び裏面を加圧する。
【０１００】
そして、上記貼合体において挟持されたシール材にＵＶ光を照射した後に、その貼合体を加熱することによりシールを硬化させる。
【０１０１】
最後に、上記シール材を硬化させた貼合体を、例えば、ダイシングにより分断することにより、その不要な部分を除去する。
【０１０２】
以上のようにして、本実施形態の液晶表示装置５０を製造することができる。
【０１０３】
図１０は、本発明の実施形態に係る薄膜トランジスタにおけるドレイン・ソース電流（Ｉｄｓ）とゲート電圧（Ｖｇ）との関係を示すＩｄｓ−Ｖｇ特性図である。また、図１１は、本発明の実施形態に係る薄膜トランジスタのストレス評価試験結果を示す図である。
【０１０４】
なお、図１０においては、ゲート電圧（Ｖｇ）を−２０〜３０Ｖの範囲で変化させ、ドレインとソースとの間の電位差（Ｖｄｓ）を１０Ｖに設定して測定を行った。また、図１１においては、基板温度を６０℃、ソース電圧及びドレイン電圧を０Ｖに設定した状態で、ゲート電圧（Ｖｇ）を＋３０Ｖ、または−３０Ｖに変化させて測定を行った。
【０１０５】
図１０に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧が低く、オン電流（例えば、Ｖｇ＝２０Ｖでのドレイン電流）が高く、Ｓ値（Ｖｇ＜Ｖｔｈ領域において、ドレイン電流が１桁増加するＶｇの値であって、ΔＶｇ／Δｌｏｇ（Ｉｄ）[単位：Ｖ／decade]により計算される値）が小さく、また、ヒステリシスも小さいことが判る。従って、本発明のゲート絶縁層１２を使用することにより、ＴＦＴ５ａの特性が良好になることが判る。
【０１０６】
また、図１１に示すように、窒化シリコン膜により形成された第１ゲート絶縁層１２ａと酸化シリコン膜により形成された第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を使用した場合、酸化シリコン膜により形成されたゲート絶縁層を使用した場合と同様に、窒化シリコン膜により形成されたゲート絶縁層を使用する場合に比し、閾値電圧の変化量（ΔＶth）が小さく、ＴＦＴ５ａの信頼性が良好になることが判る。
【０１０７】
以上に説明した本実施形態によれば、以下の効果を得ることができる。
【０１０８】
（１）本実施形態においては、ゲート電極１１ａａを覆うように窒化シリコン膜からなる第１ゲート絶縁層１２ａを形成した後、第１ゲート絶縁層１２ａの表面に対して酸素ラジカルを供給して表面処理を行い、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することにより、第１ゲート絶縁層１２ａと第２ゲート絶縁層１２ｂとにより構成されたゲート絶縁層１２を形成する構成としている。また、第２ゲート絶縁層１２ｂ上に酸化物半導体層１３ａを形成する構成としている。従って、酸化物半導体層１３ａと酸化シリコン膜からなる第２ゲート絶縁層１２ｂとの界面における不純物準位や固定電荷の形成を防止することが可能になるため、ＴＦＴ５ａの閾値電圧の変動を抑制して、ＴＦＴ５ａの特性の低下を効果的に抑制することが可能になる。
【０１０９】
（２）また、酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成するために、別個の成膜装置を設ける必要がないため、コストアップを抑制することが可能になる。
【０１１０】
（３）本実施形態においては、第１ゲート絶縁層１２ａの表面処理を行う際に、プラズマ処理により発生した酸素ラジカルを供給する構成としている。従って、プラズマ処理により酸素ラジカルを発生させるため、簡単な方法で酸素ラジカルを発生させることできる。
【０１１１】
（４）本実施形態においては、一酸化二窒素ガスのプラズマによる分解により酸素ラジカルを発生させる構成としている。従って、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【０１１２】
（５）本実施形態においては、酸化物半導体層１３ａを形成した後、酸化物半導体層１３ａのチャネル領域Ｃにチャネル領域Ｃを保護するチャネル保護層２５を形成する構成としている。従って、ソース電極１６ａａ及びドレイン電極１６ｂを形成する工程において、エッチングによりパターンニングして、ソース電極１６ａａ、ドレイン電極１６ｂを形成する際に、酸化物半導体層１３ａのチャネル領域Ｃをエッチングしないように保護することが可能になる。
【０１１３】
（６）本実施形態においては、酸化物半導体層が、酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる酸化物半導体膜により形成される構成としている。従って、ＴＦＴ５ａにおいて、高移動度、低オフ電流という良好な特性を得ることができる。
【０１１４】
なお、上記実施形態は以下のように変更しても良い。
【０１１５】
上記実施形態においては、プラズマの原料ガスとして一酸化二窒素を使用する構成としたが、一酸化二窒素の代わりに、酸素ガスを使用する構成としてもよい。この場合も、上述の実施形態の場合と同様に、原料ガスである酸素ガスのプラズマ状態が生じ、これにより、酸素ガスの解離が促進されて高密度のラジカル（酸素ラジカル）が原料ガス中に生成される。そして、酸素ラジカルを含む原料ガスを被処理基板２６に形成された第１ゲート絶縁層１２ａの表面に供給することにより、第１ゲート絶縁層１２ａの一部を酸化シリコンに変えて、第１ゲート絶縁層１２ａ上に酸化シリコン膜からなる第２ゲート絶縁層１２ｂを形成することができる。
【０１１６】
また、上述の一酸化二窒素を使用する場合と同様に、簡単な方法で、酸素ラジカルを発生させることが可能になる。
【０１１７】
また、上記実施形態においては、チャネル保護層２５を設ける構成としたが、図１２に示すように、薄膜トランジスタ基板２０ａにおいて、当該チャネル保護層２５を設けないチャネルエッチ構造を採用する構成としてもよい。
【０１１８】
また、上記実施形態においては、酸化物半導体層１３ａとして、酸化インジウムガリウム亜鉛（ＩＧＺＯ）等からなる酸化物半導体膜を使用したが、酸化物半導体層１３ａはこれに限定されず、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、カドミウム（Ｃｄ）のうち少なくとも１種を含む金属酸化物からなる材料を用いても良い。これらの材料からなる酸化物半導体層１３ａは、アモルファスであっても移動度が高いため、スイッチング素子のオン抵抗を小さくすることができる。従って、データ読み出し時の出力電圧の差が大きくなり、Ｓ／Ｎ比を向上させることができる。例えば、ＩＧＺＯ（Ｉｎ-Ｇａ-Ｚｎ-Ｏ）の他に、ＩｎＧａＯ３（ＺｎＯ）５、ＭｇｘＺｎ１−ｘＯ、ＣｄｘＺｎ１−ｘＯ、ＣｄＯ等の酸化物半導体膜を挙げることができる。
【０１１９】
また、１族元素、１３族元素、１４族元素、１５族元素、または１７族元素のうち１種、または複数種の不純物元素が添加されたＺｎＯの非晶質状態、多結晶状態、または非晶質状態と多結晶状態が混在する微結晶状態のもの、あるいは上記不純物が添加されていないものを使用することもできる。
【０１２０】
また、上記実施形態においては、表示装置として液晶表示装置に係るものについて示したが、表示装置は、有機ＥＬ（organic electro luminescence）、電気泳動（electrophoretic）、ＰＤ（plasma display；プラズマディスプレイ）、ＰＡＬＣ（plasma addressed liquid crystal display；プラズマアドレス液晶ディスプレイ）、無機ＥＬ（inorganic electro luminescence）、ＦＥＤ（field emission display；電界放出ディスプレイ）、又はＳＥＤ（surface-conduction electron-emitter display；表面電界ディスプレイ）等に係る表示装置であってもよい。
【産業上の利用可能性】
【０１２１】
本発明の活用例としては、酸化物半導体の半導体層を用いた薄膜トランジスタ基板の製造方法およびその方法により製造された薄膜トランジスタ基板、表示装置が挙げられる。
【符号の説明】
【０１２２】
５ａ    薄膜トランジスタ
１０ａ    絶縁基板
１１ａａ    ゲート電極
１２    ゲート絶縁層
１２ａ    第１ゲート絶縁層
１２ｂ    第２ゲート絶縁層
１３ａ    酸化物半導体層
１６ａａ    ソース電極
１６ｂ    ドレイン電極
１７    層間絶縁膜
１８    平坦化膜
１９ａ    画素電極
２０ａ    薄膜トランジスタ基板
２５    チャネル保護層
２６    被処理基板
３０    対向基板
３１    プラズマ装置
３３    プラズマ発生ユニット（プラズマ発生手段）
４０    液晶層（表示媒体層）
４１    原料ガス（酸素ガス）
５０    液晶表示装置
Ｃ    チャネル領域
Ｃａ    開口部
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
絶縁基板と、絶縁基板に設けられたゲート電極と、該ゲート電極を覆うように設けられたゲート絶縁層と、該ゲート絶縁層上に設けられ、前記ゲート電極に重なるように設けられたチャネル領域を有する酸化物半導体層とを備えた薄膜トランジスタ基板の製造方法であって、
前記絶縁基板上に前記ゲート電極を形成するゲート電極形成工程と、
前記ゲート電極を覆うように窒化シリコン膜からなる第１ゲート絶縁層を形成した後、該第１ゲート絶縁層の表面に対して酸素ラジカルを供給して表面処理を行い、前記第１ゲート絶縁層上に酸化シリコン膜からなり、厚みが３〜５ｎｍである第２ゲート絶縁層を形成することにより、前記第１ゲート絶縁層と前記第２ゲート絶縁層とにより構成された前記ゲート絶縁層を形成するゲート絶縁層形成工程と、
該第２ゲート絶縁層上に前記酸化物半導体層を形成する半導体層形成工程と、
を少なくとも備えることを特徴とする薄膜トランジスタ基板の製造方法。
【請求項２】
前記表面処理は、プラズマ処理により発生した前記酸素ラジカルを供給する処理であることを特徴とする請求項１に記載の薄膜トランジスタ基板の製造方法。
【請求項３】
前記酸素ラジカルは、一酸化二窒素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項４】
前記表面処理の時間が４０秒〜１８０秒であることを特徴とする請求項３に記載の薄膜トランジスタ基板の製造方法。
【請求項５】
前記酸素ラジカルは、酸素ガスのプラズマによる分解により発生させたものであることを特徴とする請求項２に記載の薄膜トランジスタ基板の製造方法。
【請求項６】
前記半導体層形成工程後、前記酸化物半導体層のチャネル領域に該チャネル領域を保護するチャネル保護層を形成するチャネル保護層形成工程を更に備えることを特徴とする請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項７】
前記酸化物半導体層が、インジウム(Ｉｎ)、ガリウム(Ｇａ)、アルミニウム（Ａｌ）、銅（Ｃｕ）、亜鉛(Ｚｎ)、マグネシウム（Ｍｇ）、及びカドミウム（Ｃｄ）からなる群より選ばれる少なくとも１種を含む金属酸化物からなることを特徴とする請求項１〜請求項６のいずれか１項に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
前記酸化物半導体層が、酸化インジウムガリウム亜鉛からなる酸化物半導体膜により形成されていることを特徴とする請求項７に記載の薄膜トランジスタ基板の製造方法。
【請求項９】
請求項１〜請求項８のいずれか１項に記載の製造方法により製造された薄膜トランジスタ基板。
【請求項１０】
請求項９に記載の前記薄膜トランジスタ基板と、
前記薄膜トランジスタ基板に対向して配置された対向基板と、
前記薄膜トランジスタ基板及び前記対向基板の間に設けられた表示媒体層と
を備えることを特徴とする表示装置。
【請求項１１】
前記表示媒体層が液晶層であることを特徴とする請求項１０に記載の表示装置。
【国際調査報告】
2012124281.tif 000015
2012124281.tif 000016