(57)【要約】  電力変換装置を構成するパワー半導体スイッチング素子が同時に状態変化することによる電磁ノイズの増加を抑制することができる電力変換装置の制御方法及び電力変換装置を提供する。パワー半導体スイッチング素子に入力されるオン・オフパルスの状態変化を検出し、何れか２つのオン・オフパルスの状態変化のタイミングが一致した場合に、状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させる。
2012039094.tif 000002
【特許請求の範囲】
【請求項１】
複数のパワー半導体スイッチング素子を備えた電力変換装置の制御方法において、
各パワー半導体スイッチング素子に入力されるオン・オフパルスの、状態変化を検出し、いずれかのオン・オフパルスの状態変化タイミングが一致した場合に、当該状態変化が一致したいずれか一方のパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。
【請求項２】
請求項１に記載の電力変換装置の制御方法において、
前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、
前記電力変換回路の出力電圧を司る複数相の電圧指令値について異なる２つの相の電圧指令値が一致し、かつ、当該一致した電圧指令値と前記搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化タイミングが一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。
【請求項３】
請求項１または２に記載の電力変換装置の制御方法において、前記遅延出力するオン・オフパルスは、オフのパルスであることを特長とする電力変換装置の制御方法。
【請求項４】
請求項１または２に記載の電力変換装置の制御方法において、前記遅延出力するオン・オフパルスは、オンのパルスであることを特徴とする電力変換装置の制御方法。
【請求項５】
複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置において、
前記電圧指令回路が出力する各相の電圧指令値と、前記搬送波と、前記パルス分配回路から出力される前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスとが入力され、前記電圧指令回路が出力する複数相の電圧指令値について異なる２つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記搬送波とを比較して、当該電圧指令値と前記搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させ、パルスエッジを調整したオン・オフ信号として、前記駆動回路へ出力するタイミング調整回路を備えたことを特徴とする電力変換装置。
【請求項６】
請求項５に記載の電力変換装置において、
前記タイミング調整回路は、異なる２つの相の電圧指令値を順次比較して電圧指令値の一致を検出する電圧指令値一致検出部と、該電圧指令値一致検出部で前記電圧指令値の一致を検出したときに、当該電圧指令値と前記搬送波のレベルとの一致を検出する指令値・搬送波一致検出部と、該指令値・搬送波一致検出部で前記電圧指令値と前記搬送波レベルの一致を検出したときに、該当する異なる相の一方に相当するオン・オフパルスの状態変化を遅延させる状態変化遅延部とを備えていることを特徴とする電力変換装置。
【請求項７】
複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置において、
前記パルス分配回路から出力される前記各パワー半導体スイッチング素子に対するオン・オフパルスが入力され、各オン・オフパルスの状態変化を個別に検出する複数の状態変化検出部と、各状態変化検出部で状態変化が一致するオン・オフパルスが検出されたときに、検出されたオン・オフパルスの何れかの状態変化を遅延させる状態変化遅延部とを備えたことを特徴とする電力変換装置。
【請求項８】
請求項５乃至７の何れか１項に記載の電力変換装置において、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路とを１つのパッケージに格納してインテリジェントパワーモジュールとして構成したことを特徴とする電力変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電力変換装置およびその制御方法に関するものであって、電力変換装置を構成するパワー半導体素子のスイッチング時に発生する電磁ノイズを抑制する技術に関するものである。
【背景技術】
【０００２】
モータ駆動用インバータなどの電力変換装置では、パワー半導体素子をスイッチングさせることにより、負荷であるモータを制御するための電力を出力している。
ここで、パワー半導体素子としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）やＭＯＳ−ＦＥＴ（金属酸化膜半導体−電界効果トランジスタ）などの自己消弧形のパワー半導体素子が知られている。以下においてはＩＧＢＴを用いて説明する。【０００３】
電力変換装置には、ＩＧＢＴのようなパワー半導体素子を、１つのパッケージに格納したパワー半導体モジュールを用いる。
そして、複数のＩＧＢＴと、これを駆動するための駆動回路、過電流などの異常状態からＩＧＢＴを保護するための保護回路、駆動回路のための絶縁電源を１つのパッケージに格納し、モジュールとしてパッケージングした、いわゆるインテリジェント・パワー・モジュール(以下ＩＰＭという)が実用化されている。【０００４】
図８は、ＩＰＭの外観を示す図である。樹脂製の容器２００は、高電圧、大電流の主回路部分との接続のための主端子２ａ，２ｂを備えている。また、容器２００の内部に格納され、図示しないＩＧＢＴの駆動回路へ、外部からＩＧＢＴを駆動するためのオン・オフ信号や駆動回路への駆動電源を接続するための制御端子２ｃが設けられている。
図１０は、モータ駆動用インバータの回路構成を示す図である。図１０において、１は商用電源を整流するなどして得られる直流電源、２はＩＰＭ、５は負荷としてのモータである。【０００５】
直流電源１の正負極間にＩＰＭ２が接続されている。ＩＰＭ２の内部では、正負極間（端子２ａの間）にパワー半導体素子としてＩＧＢＴ３Ｕ，３Ｘが２個直列に接続されており、それぞれには還流ダイオード（ＦＷＤ）４Ｕ，４Ｘが逆並列に接続されている。この直列回路は負荷の相数分（例えば三相モータ用であれば３回路）が並列に電源間に接続される。【０００６】
図１０では、負荷５が三相であるので、ＩＧＢＴ３Ｕ，３Ｘ、ＦＷＤ４Ｕ，４Ｘと並列にＩＧＢＴ３Ｖ，３Ｙ，３Ｗ，３Ｚ、ＦＷＤ４Ｖ，４Ｙ，４Ｗ，４Ｚが接続される。そして、これらの上下直列に接続されたＩＧＢＴを交互にスイッチングさせることにより、直流電源１の直流電力を任意の周波数、電圧の交流電力に変換して端子２ｂより出力する。【０００７】
モータ５には、この端子２ｂから出力される交流電力が供給され、負荷としてのモータ５が可変速駆動される。なお、図１０において、６はスナバコンデンサ、７は駆動回路である。また、２ａ，２ｂ，２ｃは、それぞれ図８に示したＩＰＭ２の容器２００の端子に対応する。
また、各ＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）のゲートに供給されるオン・オフ信号パターンは、一般的にＰＷＭ制御によって行われる。各ＩＧＢＴを駆動するためのオン・オフ信号は、ＩＰＭ２の外部の制御回路で生成される。【０００８】
図１０において、２０はＩＰＭ２の外部に設けられる制御回路であり、８〜１０はＩＰＭ２（モータ駆動用インバータ回路）が出力すべき各相の出力電圧指令値Ｖｕ、Ｖｖ及びＶｗを出力する電圧指令回路であり、これら電圧指令回路８〜１０の出力電圧指令値Ｖｕ、Ｖｖ及びＶｗと搬送波生成回路１２から出力される搬送波ＣＷとを比較器１１により比較し、ＰＷＭパターンを決定する。このＰＷＭパターンをパルス分配回路１３により、各ＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）へのオン・オフ信号（パルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１）として生成し、ＩＰＭ２の端子２ｃへ送出される。【０００９】
図９は、上述したＰＷＭパターンを生成する方法のタイムチャートである。三相インバータでは、電圧指令回路８、９及び１０から出力される位相が１２０°異なる三つの出力電圧指令値Ｖｕ、Ｖｖ及びＶｗと搬送波生成回路１２から出力される搬送波ＣＷとの大小比較が行われる（図９（ａ）参照）。搬送波ＣＷに対し、出力電圧指令値である正弦波のレベルが大きい場合にはその相の上アームのＩＧＢＴにはオン信号が与えられ、下アームのＩＧＢＴにはオフ信号が与えられる。【００１０】
例えば、Ｕ相の出力電圧指令値Ｖｕと搬送波ＣＷとを比較し、Ｕ相出力電力指令値Ｖｕが搬送波ＣＷより大きい場合には、上アームを構成するＩＧＢＴ３Ｕにはオン信号が与えられ、同相の下アームを構成するＩＧＢＴ３Ｘにはオフ信号が与えられる。
同様に、Ｖ相、Ｗ相に関しても同様の比較が行われ、それぞれの相のＩＧＢＴ３Ｖ，３Ｙ，３Ｗ，３Ｚに与えるオン・オフパターンが決定される。【００１１】
このような、オン・オフ信号はＩＰＭ２の端子２ｃに入力され、このオン・オフ信号を駆動回路７によりＩＧＢＴが駆動できるように増幅し、各ＩＧＢＴを駆動する。直列に接続されたＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）が上下交互にオン・オフすることによって、直流電源１の直流電力を、制御された周波数・電圧の交流電力としてモータ５に供給する。【００１２】
ここで、図１０に示すようなモータ駆動用インバータでは、ＩＰＭ２内部でＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）が高圧大電流の直流電源をスイッチングする。このため、スイッチングする際に発生する電磁ノイズが増大するという問題点がある。電磁ノイズが発生すると、モータ駆動用インバータの近傍に設置されている他機器が誤動作したり、ラジオなどに雑音が入ったりするなどの悪影響を及ぼすことがある。このような悪影響を抑制するため、モータ駆動用インバータなどの電力変換装置を構成するＩＧＢＴのスイッチング特性には低ノイズであることが要求される。【００１３】
図７は、電磁ノイズの発生原因の概念図であり、図７（ａ）は、ＩＰＭ２のＵ相を概念的に示す図である。
図１０に示すように、ＩＰＭの直流端子２ａ間には、各相のＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）がスイッチングする際に発生するスパイク電圧を抑制する目的で低インピーダンスのコンデンサ（スナバコンデンサ）６が接続されている。このスナバコンデンサ６の容量と、配線上に存在する寄生インダクタンス成分、さらには、ＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）やＦＷＤ（４Ｘ〜４Ｗ，４Ｘ〜４Ｚ）のＰＮ接合部容量によりＬＣ直列共振回路が形成されている。ＩＧＢＴ・ＦＷＤがスイッチングすることにより、この直列共振回路に共振が発生し、図７（ａ）に点線で示すような高周波の共振電流が流れてしまう。この高周波の共振電流により発生する磁界がノイズの原因となる。【００１４】
また、ＩＰＭ２では、電流容量を得るために、各相のＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）とＦＷＤ（４Ｘ〜４Ｗ，４Ｘ〜４Ｚ）を複数の素子を並列に接続して構成する場合がある。
図７（ｂ）は、Ｕ相を構成する各素子を２組ずつ並列に接続した場合を示すものである。すなわち、図７（ｂ）のＩＧＢＴ３Ｘ１，３Ｘ２が図７（ａ）３ｘに相当する。他の素子も同様である。
図７（ｂ）では、ＩＧＢＴ３Ｘ１，３Ｘ２は同じタイミングでオン・オフするため、点線で示すように、高周波の共振電流も２経路で流れ、直流端子２ａ間で重畳される。このため、図７（ａ）の場合に比して、電磁ノイズが増大しやすくなる。【００１５】
一般的に、上述した高周波の電流を抑制するためには、ＩＧＢＴのスイッチング速度を遅くすることが有効である。ここで、ＩＧＢＴのスイッチング速度とは、ＩＧＢＴがオフの状態からオンの状態へ遷移するまでの時間、ならびにオンの状態からオフの状態へ遷移するまでの時間を指す。スイッチング速度を遅くすると、オンからオフ（オフからオン）にゆるやかに変化するため、高周波の共振電流は発生しにくくなる。しかしながら、スイッチングの損失が増大するという別の問題があるため、過度にスイッチング速度を遅くすることはできない。【００１６】
また、スイッチング速度を抑制したとしてもある相のＩＧＢＴまたはＦＷＤと他の相のＩＧＢＴまたはＦＷＤが同時にスイッチングした場合には、電磁ノイズが更に増加するという問題がある。
この多相同時スイッチングは、複数相の電圧指令値が同値となる場合に発生する。図９では（Ａ）点および（Ｂ）点で発生する。（Ａ）点では、Ｕ相の電圧指令波形と、Ｖ相の電圧指令波形が同値となり、この電圧指令値と搬送波と大小比較が行われると、図１０のＵ相ＩＧＢＴ（３Ｕ）とＶ相ＩＧＢＴ（３Ｖ）に同時にオン信号、Ｘ相ＩＧＢＴ（３Ｘ）とＹ相ＩＧＢＴ（３Ｙ）に同時にオフ信号が与えられる。【００１７】
一方、同様に（Ｂ）点ではＵ相電圧指令とＷ相電圧指令が同値となるため、Ｕ相ＩＧＢＴ（３Ｕ）とＷ相ＩＧＢＴ（３Ｗ）およびＸ相ＩＧＢＴ（３Ｘ）とＺ相ＩＧＢＴ（３Ｚ）に同時にスイッチング信号が与えられることとなる。
図８は、多相同時スイッチングの波形図である。例えば、図６の（Ａ）点に示すように、Ｕ相ＩＧＢＴ（３Ｕ）が図１１（ａ）に示すようにターンオン、Ｙ相ＩＧＢＴ（３Ｙ）が図１１（ｂ）に示すようにターンオフ動作を同時に行うと、それぞれ単独でのスイッチングで発生する場合の高周波共振電流が重畳することにより、図１１（ｅ）に示すように、高周波の共振電流ピークが大きくなり、結果として電磁ノイズが増加するという現象が発生する。【００１８】
ここで、電力変換装置（インバータ装置）の電圧指令値がゼロであって、上アームのオン指令時間と下アームのオン指令時間との時間差が各相同じ場合に、パルスを調整して上アーム側素子および下アーム側素子の同時スイッチングを回避する技術が知られている（特許文献１）。
【先行技術文献】
【特許文献】
【００１９】
【特許文献１】特開２００８−２３６８８９号公報（図１等）
【発明の概要】
【発明が解決しようとする課題】
【００２０】
しかし、特許文献１に記載された従来技術では電力変換装置の電圧指令値がゼロである場合に適用されるものであって、同時スイッチングにより発生するノイズを低減するものであるが、電力変換装置を通常使用する際の運転条件では、ノイズ抑制の効果はない。また、電力変換装置の複数相の上アーム側素子が同時にスイッチングした場合にもノイズ低減効果が得られないという問題点がある。【００２１】
本発明の目的は、電力変換装置（これに適用するＩＰＭ）の内部でスイッチ素子であるパワー半導体素子が高圧大電流の直流電源をスイッチングする際に、電磁ノイズの発生を抑制する電力変換装置およびその制御方法を提供することにある。
【課題を解決するための手段】
【００２２】
本発明に係る電力変換装置の制御方法の第１の態様は、複数のパワー半導体スイッチング素子を備えた電力変換装置の制御方法において、各パワー半導体スイッチング素子に入力されるオン・オフパルスの状態変化を検出し、いずれかのオン・オフパルスの状態変化タイミングが一致した場合に、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させる。【００２３】
このとき、前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、前記電力変換回路の出力電圧を司る複数相の電圧指令について異なる２つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記オン・オフパルスを生成するための搬送波のレベルとが一致している場合に、前記２つの相のオン・オフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させる。【００２４】
また、本発明に係る電力変換装置の第１の態様は、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置である。そして、前記電圧指令回路が出力する各相の電圧指令値と、前記搬送波と、前記パルス分配回路から出力される前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスとが入力され、前記電圧指令回路が出力する複数相の電圧指令値について異なる２つの相の電圧指令値が一致し、かつ、当該電圧指令値と前記搬送波とを比較して、当該電圧指令値と前記搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化が一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させ、パルスエッジを調整したオン・オフ信号として、前記駆動回路へ出力するタイミング調整回路を備えている。【００２５】
また、本発明に係る電力変換装置の第２の態様は、複数のパワー半導体スイッチング素子をブリッジ接続した電力変換回路と、前記パワー半導体スイッチング素子を駆動する駆動回路と、前記電力変換回路の出力電圧を司る各相の電圧指令値を出力する電圧指令回路と、前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するため搬送波を出力する搬送波生成回路と、前記電圧指令値と前記搬送波とを比較した比較信号に基づいて前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを出力するパルス分配回路とを備えた電力変換装置である。そして、前記パルス分配回路から出力される前記各パワー半導体スイッチング素子に対するオン・オフパルスが入力され、各オン・オフパルスの状態変化を個別に検出する複数の状態変化検出部と、各状態変化検出部で状態変化が一致するオン・オフパルスが検出されたときに、検出されたオン・オフパルスの何れかの状態変化を遅延させる状態変化遅延部とを備えている。
【発明の効果】
【００２６】
本発明によれば、電力変換装置の複数相のスイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】図１のタイミング調整回路で実行するパルス調整処理のフローチャートである。
【図３】本発明の実施形態におけるスイッチングの波形図である。
【図４】本発明の第２の実施形態を示す回路図である。
【図５】図４のタイミング調整回路で実行するパルス調整処理を示すフローチャートである。
【図６】図５の状態変化検出処理を示すフローチャートである。
【図７】電磁ノイズの発生原因の概念図である。
【図８】ＩＰＭの外観を示す図である。
【図９】ＰＷＭパターンを生成する方法のタイムチャートである。
【図１０】モータ駆動用インバータの回路構成を示す図である。
【図１１】多相同時スイッチングの波形図である
【発明を実施するための形態】
【００２８】
以下、図に沿って本発明を実施するための最良の形態を説明する。
図１は本発明の実施形態を説明する回路ブロック図、図２はパルス調整処理のフローチャート、図３はその動作を説明するためのタイミング図である。なお、図１において、図１０と同様の構成には同じ符号を付して説明を省略する。
図１において、３０はＩＰＭ２の外部に設けられる制御回路であり、制御回路３０は、タイミング調整回路１４を備えている。タイミング調整回路１４には、パルス分配回路１３の出力と各相の電圧指令回路８〜１０から出力される出力電圧指令値Ｖｕ、Ｖｖ及びＶｗと搬送波生成回路１２が入力されている。
【００２９】
制御回路３０において、パルス分配回路１３からは、図１０の例と同様にオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１が出力される。この出力信号、すなわちＩＧＢＴのゲートのオン・オフ信号は、各相の出力電圧指令値Ｖｕ、Ｖｖ及びＶｗと搬送波ＣＷとを比較器１１により比較し、この比較器１１の比較結果に基づいてパルス分配回路１３により、各ＩＧＢＴ（３Ｕ〜３Ｗ，３Ｘ〜３Ｚ）へのオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１として生成される。このオン・オフパルスには、ＩＰＭ２の上下アームを構成するＩＧＢＴ（ＩＧＢＴ３Ｕと３Ｘ、３Ｖと３Ｙ、３Ｗと３Ｚ）が同時にオンとならないように、パルス分配回路１３において、デットタイムが調整されて、タイミング調整回路１４へ送出される。
【００３０】
このタイミング調整回路１４は、図１に示すように、電圧指令値一致検出部１４ａ、指令値・搬送波一致検出部１４ｂ及び状態変化遅延部１４ｃを備えている。
ここで、電圧指令値一致検出部１４ａは、異なる２相の電圧指令値を順次比較して、電圧指令値の一致を検出する。また、指令値・搬送波一致検出部１４ｂは、電圧指令値一致検出部１４ａで異なる２相の電圧指令値の一致を検出したときに、一致した電圧指令値と搬送波のレベルとの一致を検出する。さらに、状態変化遅延部１４ｃは、指令値・搬送は一致検出部で前記電圧指令値と搬送波レベルの一致を検出したときに、該当する異なる２相の一方に相当するオン・オフパルスの状態変化を遅延させる。
【００３１】
つまり、タイミング調整回路１４では、入力された各相（三相インバータであれば、ＵＶＷ相およびＸＹＺ相の６相）のオン・オフパルスの立ち上りおよび立下りエッジすなわち状態変化を相互に監視する。何れか２つのオン・オフパルスのエッジが一致した場合、すなわち同時スイッチングのタイミングでは、オンまたはオフのタイミングをずらすことによって同時スイッチング（オンと他相のオン、オンと他相のオフ、オフと他相のオン、オフと他相のオフ）を回避する動作を行う。
【００３２】
例えば、図３では、図１１で説明したようにスイッチングパルスのオンまたはオフが同時入力された場合（図９の（Ａ）点に示すように、Ｕ相ＩＧＢＴ３Ｕにターンオン、Ｙ相ＩＧＢＴ３Ｙにターンオフを同時に行うようなパルスが到来した場合）で説明する。図３（ａ）に示すように、Ｕ相のオンパルスを遅延させる。図３（ｂ）のＹ相のターンオフが終了した後にＵ相をターンオンさせるように動作する。このようにすることにより、図３（ａ）のＵ相のターンオンと同図（ｂ）のＹ相のターンオフとの同時スイッチングを避けることができる。同時スイッチングが回避されると、同時スイッチングによってそれぞれ発生していたノイズが重畳されることなく、図３（ｅ）に示すようにノイズ波形が分散される。その結果、ノイズの大きさ（ピーク）は、図１１（ｅ）に比べて小さくすることができる。
【００３３】
また、同時にオフ信号が入力された場合においても、一方のオフを遅延させることによって同時オフを回避させるようにパルスを調整すればよい。
次に、スイッチングパルスのオンあるいはオフのタイミングが同時となって入力された場合のパルスの調整方法について、マイクロコンピュータ等の演算処理装置を含んで構成されるタイミング調整回路１４で実行する図２のフローチャートを用いて説明する。
【００３４】
図２において、ステップＳ１では、Ｕ相の電圧指令値Ｖｕ（図９のＶｕ参照）とＶ相の電圧指令値Ｖｖ（図９のＶｖ参照）の比較を行なう。Ｕ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致していない場合は後述のステップ４に進む。Ｕ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致している場合は、ステップＳ２に進む。
ステップＳ２では一致している電圧指令値Ｖｕ又はＶｖと搬送波ＣＷのレベルとを比較する。ステップＳ１でＵ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致しているので、この電圧指令値Ｖｕ又はＶｖと搬送波（図９のＣＷ参照）のレベルが一致しているか否かを判定する。そして、一致していない場合は後述のステップ４に進む。一致している場合はステップＳ３へ進む。
【００３５】
ステップＳ３では、Ｕ相もしくはＶ相のオン・オフパルスＰＵ１もしくはＰＵ２のどちらかのエッジを所定時間（例えば０．５ないし１マイクロ秒程度）後ろにシフトして状態変化を遅延させる。ここで、パルスエッジのシフト（遅延）時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。
【００３６】
また、シフトするオン・オフパルスはＵ相のものでもＶ相のものでもよいが、たとえば、Ｖ相に対してはＵ相、Ｗ相に対してはＶ相、Ｕ相に対してはＷ相などのように予め定めておけばよい。この例ではＵ相のオン・オフパルスＰＵ１をシフトして調整パルスＰＵ２とした。
なお、Ｕ相とはデットタイムが調整され、Ｕ相のオン・オフパルスＰＵ１とは反対の論理値のＸ相のオン・オフパルスＰＸ１についても、デットタイムの期間が短縮されないように、同様にエッジがシフトされて状態変化が遅延される。
【００３７】
この例では、タイミング調整回路１４からは、パルスＰＶ１，ＰＹ１は、パルスのエッジをシフトせずに調整パルスＰＶ２，ＰＹ２として出力され、パルスＰＵ１，ＰＸ１は、エッジがシフトされ、調整パルスＰＵ２，ＰＸ２として出力される。
以下、同様に、図２のステップＳ４において、Ｖ相の電圧指令Ｖｖ（図９のＶｖ参照）とＷ相の電圧指令値Ｖｗ（図９のＶｗ参照）との比較を行なう。Ｖ相とＷ相の電圧指令値Ｖｖ，Ｖｗが一致していない場合は後述のステップ７に進む。Ｖ相とＷ相の電圧指令値Ｖｖ，Ｖｗが一致している場合は、ステップＳ５に進む。
【００３８】
ステップＳ５では電圧指令値Ｖｖ又はＶｗと搬送波ＣＷのレベルとを比較する。ステップＳ４でＶ相とＷ相の電圧指令値Ｖｖ，Ｖｗが一致しているので、この電圧指令値Ｖｖ又はＶｗと搬送波（図９のＣＷ参照）のレベルとが一致しているか否かを判定する。そして、一致していない場合は後述のステップ７に進む。一致している場合はステップＳ６へ進む。
【００３９】
ステップＳ６では、Ｖ相もしくはＷ相のオン・オフパルスＰＶ１もしくはＰＷ１のどちらかのエッジを所定時間（例えば０．５ないし１マイクロ秒程度）後ろにシフトして状態変化を遅延させる。ここで、パルスエッジのシフト（遅延）時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。
【００４０】
同様に、図２のステップＳ７において、Ｗ相の電圧指令値Ｖｗ（図９のＶｗ参照）とＵ相の電圧指令値Ｖｕ（図９のＶｕ参照）との比較を行なう。Ｗ相とＵ相の電圧指令値Ｖｗ，Ｖｖが一致していない場合はパルス調整処理を終了する。Ｗ相とＵ相の電圧指令値Ｖｗ，Ｖｕが一致している場合は、ステップＳ８に進む。
ステップＳ８では電圧指令値Ｖｗ又はＶｕと搬送波ＣＷのレベルとを比較する。ステップＳ７でＷ相とＵ相の電圧指令値Ｖｗ，Ｖｕが一致しているので、この電圧指令値Ｖｗ又はＶｕと搬送波ＣＷ（図９のＣＷ参照）が一致しているか否かを判定する。そして、一致していない場合はパルス調整処理を終了する。一致している場合はステップＳ９へ進む。
【００４１】
ステップＳ９では、Ｗ相もしくはＵ相のオン・オフパルスＰＷ１もしくはＰＵ１のどちらかのエッジを所定時間（例えば０．５ないし１マイクロ秒程度）後ろにシフトして遅延させる。ここで、パルスエッジのシフト（遅延）時間は、同時スイッチングによるノイズの重畳を回避し、かつ、電力変換装置の出力電圧値に影響が出ない範囲とする。
【００４２】
図９から明らかなように、例えばＵ相とＶ相の電圧指令Ｖｕ，Ｖｖが一致している場合、Ｗ相の電圧指令値ＶｗがＵ相（又はＶ相）の電圧指令値Ｖｕ（又はＶｖ）と一致することはない。したがって、図２のステップＳ３でパルスエッジをシフトする処理をした場合、ステップＳ４，ステップＳ７の判定は、ともに「Ｎ（一致しない）」となって、パルス調整処理を終了することになる。
【００４３】
この図２において、ステップＳ１、Ｓ４、Ｓ７の処理が電圧指令値一致検出部１４ａに対応し、ステップＳ２、Ｓ５及びＳ８の処理が指令値・搬送波一致検出部に対応し、ステップＳ３、Ｓ６及びＳ９の処理が状態変化遅延部１４ｃに対応している。
タイミング調整回路１４では、このようにしてパルスの調整処理を行なって、パルス分配回路１３から入力されたオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１を、パルスエッジを調整したオン・オフパルスＰＵ２，ＰＶ２，ＰＷ２，ＰＸ２，ＰＹ２，ＰＺ２として出力する。
【００４４】
このように、上記第１の実施形態では、３相を例にとると、異なる２つの第ｉ相及び第ｊ相（ｉはＵ，Ｖ，Ｗ、ｊはＶ，Ｗ，Ｕ）の電圧指令値Ｖｉ及びＶｊが一致するか否かを検出し、両者が一致しているときに、電圧指令値Ｖｉ又はＶｊと搬送波ＣＷのレベルとが一致するか否かを判定し、両者が一致しているときに、前述した図９の（Ａ）又は（Ｂ）のように第ｉ相及び第ｊ相のオン・オフパルスＰｉ１，Ｐｊ１のオンからオフへの立下がりエッジ、オフからオンへの立上がりエッジが一致するものと判定し、すなわち状態変化が同時に発生したものと判断することができる。そして、オン・オフパルスＰｉ１又はＰｊ１のエッジを後方へシフトさせて状態変化を遅延させる。このため、電力変換装置の複数相のパワー半導体スイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。
【００４５】
なお、上記の例では、ハード的に電圧指令値である正弦波とキャリア波を比較してＰＷＭ変調を行ったが、ソフトウェア的に電圧ベクトルの切り替わりを監視することで同時スイッチングを避けるように、スイッチングのタイミングを調整することが可能である。
【００４６】
次に、本発明の第２の実施形態を図４〜図６について説明する。
この第２の実施形態は、パルス分配回路１３から出力されるオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１の状態変化が一致するか否かを直接検出するようにしたものである。
すなわち、第２の実施形態では、図４に示すようにタイミング調整回路１４にパルス分配回路１３から出力されるオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１のみが入力されている。
【００４７】
このタイミング調整回路１４は、状態変化検出部１５と遅延出力部１６とを備えている。状態変化検出部１５は、パルス分配回路１３から入力されたオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１のオンからオフへ又はオフからオンへの状態変化が生じたか否かを検出し、状態変化を生じたパルス数を計数する。遅延出力回路１６は、状態変化検出部で状態変化が一致するオン・オフパルスが検出されたときに、検出されたオン・オフパルスの何れかを前述したシフト（遅延）時間分遅延させて出力する。
【００４８】
そして、タイミング調整回路１４では、まず、図５に示すパルス調整処理を所定時間（例えば１マイクロ秒）毎のタイマ割込処理として実行する。
このパルス調整処理では、まず、ステップＳ１１で、パルス分配回路１３から出力されるオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１を読込む。
次いで、ステップＳ１２に移行して、オン・オフパルスＰＵ１について状態変化が生じたか否かを検出するパルスＰＵ１状態変化検出処理を実行する。
【００４９】
このパルスＰＵ１状態変化検出処理は、図６に示すように、まず、ステップＳ３１で、オン・オフパルスＰＵ１が前回の状態から状態変化したか否かを判定する。この状態変化の検出は、オン・オフパルスＰＵ１の前回のタイマ割込時のオン・オフ状態を記憶しておき、オンからオフに変化したとき、又はオフからオンに変化したときに状態変化があったものと判断する。ステップＳ３１の状態変化がなかったときにはそのままタイマ割込処理を終了して図５のステップＳ１３へ移行する。
【００５０】
一方、ステップＳ３１の判定結果が、オン・オフパルスＰＵ１が状態変化したときには、ステップＳ３２へ移行する。このステップＳ３２では、状態変化がオフからオンへの移行であるかを判定し、オフからオンへの移行であるときには、ステップＳ３３に移行する。
このステップＳ３３では、オフからオンへの移行すなわち立上がりエッジを表す状態フラグＦＵ１を“１”にセットしてからステップＳ３４に移行する。
【００５１】
このステップＳ３４では、状態変化を生じた回数を計数する変数Ｎを“１”だけインクリメントしてからタイマ割込処理を終了して前記図５のステップＳ１３に移行する。
また、前記ステップＳ３２の判定結果が、オンからオフへの状態変化ではなくオンからオフへの状態変化であるときには、ステップＳ３５に移行して、オフへの移行すなわち立下がりエッジを表す状態フラグＦＵ２を“１”にセットしてから前記ステップＳ３４に移行して、変数Ｎを“１”だけインクリメントする。
【００５２】
また、図５に戻って、ステップＳ１３では、オン・オフパルスＰＶ１について状態変化があっか否かを検出する図６と同様のパルスＰＶ１状態変化検出処理を実行してからステップＳ１４に移行する。
このステップＳ１４では、オン・オフパルスＰＷ１について状態変化があっか否かを検出する図６と同様のパルスＰＷ１状態変化検出処理を実行してからステップＳ１５に移行する。
【００５３】
このステップＳ１５では、オン・オフパルスＰＸ１について状態変化があっか否かを検出する図６と同様のパルスＰＸ１状態変化検出処理を実行してからステップＳ１６に移行する。
このステップＳ１６では、オン・オフパルスＰＹ１について状態変化があっか否かを検出する図６と同様のパルスＰＹ１状態変化検出処理を実行してからステップＳ１７に移行する。
このステップＳ１７では、オン・オフパルスＰＺ１について状態変化があっか否かを検出する図６と同様のパルスＰＺ１状態変化検出処理を実行してからステップＳ１８に移行する。
【００５４】
このステップＳ１８では、各状態変化検出処理でインクリメントされる変数Ｎが２であるか否かを判定し、変数Ｎが２未満であるときには、状態変化が一致するオン・オフパルスは存在しないものと判断してステップＳ２２に移行する。このステップＳ２２では、各状態変化検出処理における状態フラグＦＵ１〜ＦＺ２を“０”にリセットし、次いでステップＳ２３に移行して、変数Ｎを“０”にクリアしてからタイマ割込処理を終了する。
【００５５】
一方、ステップＳ１８の判定結果が、変数Ｎが“２”であるときには、同一タイミングで状態変化が一致しているオン・オフパルスが存在するものと判断して、ステップＳ２４に移行する。
このステップＳ２４では、オンからオフへ状態変化したオン・オフパルスすなわち立下がりエッジとなるオン・オフパルスが存在するか否か判定する。この判定は、“１”にセットされている状態フラグＦｋ２（ｋ＝Ｕ，Ｖ，Ｗ，Ｘ，Ｙ，Ｚ）が存在するか否かを判定することにより行う。
【００５６】
このステップＳ２４の判定結果が、“１”にセットされている状態フラグＦｋ２が存在する場合には、ステップＳ２５に移行して、“１”にセットされている状態フラグＦｋ２が２つであるか否かを判定する。この判定結果が、“１”にセットされている状態フラグＦｋ２が１個であるときにはステップＳ２６に移行して、該当する状態フラグＦｋ２に対応するオン・オフパルスＰｋ１を遅延対象パルスＰｍ１として設定してからステップＳ２８に移行する。
【００５７】
また、ステップＳ２５の判定結果が、“１”にセットされている状態フラグＦｋ２が２つであるときには、ステップＳ２７に移行して、２つの状態フラグＦｋ２に対応する２つのオン・オフパルスから何れか１つを選択する。この選択条件としては例えばＰＵ１に近いオン・オフパルスを選択し、選択したオン・オフパルスを遅延対象パルスＰｍ１として設定してからステップＳ２８に移行する。
【００５８】
ステップＳ２８では、ステップＳ２６又はＳ２７で設定されている遅延対象パルスＰｍ１とそのオン・オフ反転信号となるオン・オフパルスＰｎ１を前述した所定シフト（遅延）時間だけ遅延させて出力する遅延出力処理を行ってから前記ステップＳ２２に移行する。
【００５９】
また、ステップＳ２４の判定結果が、“１”にセットされている状態フラグＦｋ２が存在しないときには、“１”にセットされている状態フラグＦｋ１が２つあるものと判断してステップＳ２９に移行し、２つの状態フラグＦｋ１に対応する２つのオン・オフパルスから何れか１つを選択する。この選択条件としては例えばＰＵ１に近いオン・オフパルスを選択し、選択したオン・オフパルスを遅延対象パルスＰｍ１として設定してから前記ステップＳ２８に移行する。
【００６０】
この図５のパルス調整処理において、ステップＳ１１〜Ｓ１７の処理及び図６の処理が状態変化検出部１５に対応し、ステップＳ１８〜Ｓ２９の処理が状態変化遅延部１６に対応している。
この第２の実施形態によると、タイミング調整回路１４で、パルス分配回路１３から入力されるオン・オフパルスＰＵ１，ＰＶ１，ＰＷ１，ＰＸ１，ＰＹ１，ＰＺ１の状態変化を監視する。そして、異なる位相の２つのオン・オフパルスで同時に状態変化が生じたときに、何れか１つのオン・オフパルス例えばオンからオフに状態変化するオン・オフパルスすなわち立下がりエッジを有するオン・オフパルスが存在する場合には、このオンからオフに状態変化するオン・オフパルスを選択し、選択したオン・オフパルスとオン・オフが反転しているオン・オフパルスとについて遅延出力処理を行うので、インバータ回路で２つのＩＧＢＴが同時に状態変化することを確実に防止することができる。
【００６１】
このため、前述した第１の実施形態と同様に、電力変換装置の複数相のパワー半導体スイッチ素子が同時にオンまたはオフすることを回避し、電磁ノイズの発生を抑制することができる。
また、上記第２の実施形態によると、タイミング調整回路１４で、パルス分配回路１３から入力されるデッドタイムを考慮したオン・オフパルスに基づいて状態変化の一致を検出するので、複数相のパワー半導体スイッチが同時にオン又はオフすることをより確実に回避することができる。
【００６２】
なお、上記第２の実施形態においては、オンからオフに移行する状態変化すなわち立下がりエッジを有するオン・オフパルスを優先的に遅延出力処理する場合について説明したが、これに限定されるものではなく、オフからオンに移行する状態変化すなわち立上がりエッジを有するオン・オフパルスを優先的に遅延出力処理するようにしてもよい。
【００６３】
また、本説明では、入力されるパルスのオン・オフの立ち上り、立下りエッジを基準としてパルス幅の調整を行っているが、本発明の目的は、ＩＧＢＴの同時スイッチングを回避するということである。したがって、ＩＧＢＴ自身のスイッチング時間、および内蔵されている駆動回路の伝達遅延時間が無視できない場合には、その遅延時間分を含めた上で立ち上がり、立下りエッジの一致すなわち状態変化を判断するようにしても良い。
【００６４】
また、パルスの遅延時間については、通常のＩＧＢＴなどのスイッチング時間は100ns程度であり、スイッチングの際に発生する上述の高周波共振電流の減衰時間は数us程度であるため、これの程度のパルスを調整することにより、電流が重畳することにより生じるノイズの増加を防止することができる。
さらに、上記実施形態では負荷の相数が３である場合について説明したが、これに限定されるものではなく、４相以上の負荷についても本発明を適用することができる。
【符号の説明】
【００６５】
１：直流電源
２：ＩＰＭ
５：負荷としてのモータ
８，９，１０：電圧指令回路
１２：搬送波生成回路
１１：比較器
１３：パルス分配回路
１４：タイミング調整回路
２０，３０：制御回路
２００：樹脂製の容器
２ａ，２ｂ：主端子
２ｃ：制御端子
【図１】
2012039094.tif 000003
【図２】
2012039094.tif 000004
【図３】
2012039094.tif 000005
【図４】
2012039094.tif 000006
【図５】
2012039094.tif 000007
【図６】
2012039094.tif 000008
【図７】
2012039094.tif 000009
【図８】
2012039094.tif 000010
【図９】
2012039094.tif 000011
【図１０】
2012039094.tif 000012
【図１１】
2012039094.tif 000013
【手続補正書】
【提出日】平成25年2月6日(2013.2.6)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
一方、同様に（Ｂ）点ではＵ相電圧指令とＷ相電圧指令が同値となるため、Ｕ相ＩＧＢＴ（３Ｕ）とＷ相ＩＧＢＴ（３Ｗ）およびＸ相ＩＧＢＴ（３Ｘ）とＺ相ＩＧＢＴ（３Ｚ）に同時にスイッチング信号が与えられることとなる。
図１１は、多相同時スイッチングの波形図である。例えば、図９の（Ａ）点に示すように、Ｕ相ＩＧＢＴ（３Ｕ）が図１１（ａ）に示すようにターンオン、Ｙ相ＩＧＢＴ（３Ｙ）が図１１（ｂ）に示すようにターンオフ動作を同時に行うと、それぞれ単独でのスイッチングで発生する場合の高周波共振電流が重畳することにより、図１１（ｅ）に示すように、高周波の共振電流ピークが大きくなり、結果として電磁ノイズが増加するという現象が発生する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
以下、図に沿って本発明を実施するための最良の形態を説明する。
図１は本発明の実施形態を説明する回路ブロック図、図２はパルス調整処理のフローチャート、図３はその動作を説明するための波形図である。なお、図１において、図１０と同様の構成には同じ符号を付して説明を省略する。
図１において、３０はＩＰＭ２の外部に設けられる制御回路であり、制御回路３０は、タイミング調整回路１４を備えている。タイミング調整回路１４には、パルス分配回路１３の出力と各相の電圧指令回路８〜１０から出力される出力電圧指令値Ｖｕ、Ｖｖ及びＶｗと搬送波生成回路１２の搬送波ＣＷが入力されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
このタイミング調整回路１４は、図１に示すように、電圧指令値一致検出部１４ａ、指令値・搬送波一致検出部１４ｂ及び状態変化遅延部１４ｃを備えている。
ここで、電圧指令値一致検出部１４ａは、異なる２相の電圧指令値を順次比較して、電圧指令値の一致を検出する。また、指令値・搬送波一致検出部１４ｂは、電圧指令値一致検出部１４ａで異なる２相の電圧指令値の一致を検出したとき０に、一致した電圧指令値と搬送波のレベルとの一致を検出する。さらに、状態変化遅延部１４ｃは、指令値・搬送波一致検出部で前記電圧指令値と搬送波レベルの一致を検出したときに、該当する異なる２相の一方に相当するオン・オフパルスの状態変化を遅延させる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
図２において、ステップＳ１では、Ｕ相の電圧指令値Ｖｕ（図９のＶｕ参照）とＶ相の電圧指令値Ｖｖ（図９のＶｖ参照）の比較を行なう。Ｕ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致していない場合は後述のステップＳ４に進む。Ｕ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致している場合は、ステップＳ２に進む。
ステップＳ２では一致している電圧指令値Ｖｕ又はＶｖと搬送波ＣＷのレベルとを比較する。ステップＳ１でＵ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致しているので、この電圧指令値Ｖｕ又はＶｖと搬送波（図９のＣＷ参照）のレベルが一致しているか否かを判定する。そして、一致していない場合は後述のステップＳ４に進む。一致している場合はステップＳ３へ進む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３７
【補正方法】変更
【補正の内容】
【００３７】
この例では、タイミング調整回路１４からは、パルスＰＶ１，ＰＹ１は、パルスのエッジをシフトせずに調整パルスＰＶ２，ＰＹ２として出力され、パルスＰＵ１，ＰＸ１は、エッジがシフトされ、調整パルスＰＵ２，ＰＸ２として出力される。
以下、同様に、図２のステップＳ４において、Ｖ相の電圧指令Ｖｖ（図９のＶｖ参照）とＷ相の電圧指令値Ｖｗ（図９のＶｗ参照）との比較を行なう。Ｖ相とＷ相の電圧指令値Ｖｖ，Ｖｗが一致していない場合は後述のステップＳ７に進む。Ｖ相とＷ相の電圧指令値Ｖｖ，Ｖｗが一致している場合は、ステップＳ５に進む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
ステップＳ５では電圧指令値Ｖｖ又はＶｗと搬送波ＣＷのレベルとを比較する。ステップＳ４でＶ相とＷ相の電圧指令値Ｖｖ，Ｖｗが一致しているので、この電圧指令値Ｖｖ又はＶｗと搬送波（図９のＣＷ参照）のレベルとが一致しているか否かを判定する。そして、一致していない場合は後述のステップＳ７に進む。一致している場合はステップＳ６へ進む。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
図９から明らかなように、例えばＵ相とＶ相の電圧指令値Ｖｕ，Ｖｖが一致している場合、Ｗ相の電圧指令値ＶｗがＵ相（又はＶ相）の電圧指令値Ｖｕ（又はＶｖ）と一致することはない。したがって、図２のステップＳ３でパルスエッジをシフトする処理をした場合、ステップＳ４，ステップＳ７の判定は、ともに「Ｎ（一致しない）」となって、パルス調整処理を終了することになる。
【手続補正８】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項２
【補正方法】変更
【補正の内容】
【請求項２】
請求項１に記載の電力変換装置の制御方法において、
前記複数のパワー半導体スイッチング素子はブリッジ接続されて電力変換回路を構成するものであって、
前記電力変換回路の出力電圧を司る複数相の電圧指令値について異なる２つの相の電圧指令値が一致し、かつ、当該一致した電圧指令値と前記パワー半導体スイッチング素子をオン・オフするためのオン・オフパルスを生成するための搬送波のレベルとが一致している場合に、前記オン・オフパルスの状態変化タイミングが一致していると判断し、当該状態変化が一致したいずれか一方のオン・オフパルスの状態変化を遅延させることを特徴とする電力変換装置の制御方法。
【国際調査報告】
2012039094.tif 000014
2012039094.tif 000015
2012039094.tif 000016
2012039094.tif 000017