(57)【要約】露光期間Ｔ＿Ｅの前半期間の時刻ｔ０において、φＴＸ＝ＶＬに設定され、転送トランジスタＴＸのゲートが閉じられている。そのため、ＰＤはリニア特性で信号電荷を蓄積する。露光期間Ｔ＿Ｅの後半期間（期間ｔｉｎｔ＿ｌｏｇ）の時刻ｔ１において、φＴＸ＝ＶＭに設定され、転送トランジスタＴＸのゲートが半開にされる。これにより、ＰＤは信号電荷をリニアログ特性で蓄積する。そして、期間ｔｉｎｔ＿ｌｏｇを長くすることで対数特性部の感度を上げる。
2012073448.tif 000002
【特許請求の範囲】
【請求項１】
低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性を持つ画素回路を備える固体撮像装置であって、
前記画素回路は、入射光量に応じた信号電荷を蓄積するフォトダイオードと、浮遊拡散層と、前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送トランジスタとを備え、
被写体を露光する露光期間において複数の電圧を前記転送トランジスタのゲートに印加することで、前記対数特性部の感度を変化させる制御部を備える固体撮像装置。
【請求項２】
前記制御部は、前記露光期間の少なくとも最後の期間において、前記転送トランジスタのゲートに中間電圧を印加して前記ゲートを半開させ、前記中間電圧を印加する期間を変えることで前記対数特性部の感度を変化させる請求項１記載の固体撮像装置。
【請求項３】
前記制御部は、前記露光期間を２つの期間に分け、前半期間において前記ゲートを閉める電圧を前記ゲートに印加し、後半期間において前記中間電圧を前記ゲートに印加する請求項２記載の固体撮像装置。
【請求項４】
前記制御部は、前記露光期間において、前記ゲートに第１中間電圧を印加して前記ゲートを半開させた後、前記ゲートに第１中間電圧よりも大きい第２中間電圧を印加して前記ゲートを更に開き、前記第２中間電圧を印加する期間を変える制御並びに第１中間電圧及び第２中間電圧の電圧差を変える制御の少なくとも一方を行うことで、前記対数特性部の感度を変化させる請求項１記載の固体撮像装置。
【請求項５】
前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在すると判定した場合、前記明るい被写体が存在しないと判定した場合に比べて、前記中間電圧を印加する期間を短くする請求項２又は３記載の固体撮像装置。
【請求項６】
前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在すると判定した場合、前記明るい被写体が存在しないと判定した場合に比べて前記第２中間電圧を印加する期間を長くする制御、並びに前記明るい被写体が存在しないと判定した場合に比べて前記電圧差を小さくする制御の少なくともいずれか一方を行う請求項４記載の固体撮像装置。
【請求項７】
前記画素回路は、複数存在し、
前記制御部は、各画素回路から出力される画素信号の平均値に基づいて、前記明るい被写体の存在の有無を判定する請求項５又は６記載の固体撮像装置。
【請求項８】
前記画素回路は、複数存在し、
前記制御部は、各画素回路から出力される画素信号のヒストグラムに基づいて、前記明るい被写体の存在の有無を判定する請求項５又は６記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低輝度光入射時には線形特性、高輝度光入射時には対数特性の光電変換特性を持つ画素回路を備える固体撮像装置に関するものである。
【背景技術】
【０００２】
近年、埋込型の光電変換素子（以下、「ＰＤ」と記述する。）を備えた画素回路を備える固体撮像装置が知られている。このような固体撮像装置においては、露光期間中に転送トランジスタを導通状態と非導通状態との中間状態で駆動させ、ＰＤに蓄積される信号電荷を対数的に圧縮し、ダイナミックレンジを広げることが行われている（例えば、特許文献１）。【０００３】
つまり、高輝度光入射時にはＰＤがサブスレショルド状態になり、信号電荷の一部を浮遊拡散層（以下、「ＦＤ」と記述する。）に流しつつ信号電荷を蓄積する。これにより、ＰＤは対数特性を持つ。一方、低輝度光入射時にはＰＤがサブスレショルド状態にならず、信号電荷を全て蓄積する。これにより、ＰＤは線形特性を持つ。よって、画素回路の光電変換特性は、変極点を境に、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部との２つの特性（リニアログ特性）を持つことになる。【０００４】
しかしながら、特許文献１では、光電変換特性の対数特性部の感度を制御することについての記載が全く行われていない。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００６−５０５４４号公報
【発明の概要】
【０００６】
本発明の目的は、リニアログ特性の対数特性部の感度を制御することができる固体撮像装置を提供することである。
【０００７】
本発明の一局面による固体撮像装置は、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性を持つ画素回路を備える固体撮像装置であって、前記画素回路は、入射光量に応じた信号電荷を蓄積するフォトダイオードと、浮遊拡散層と、前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送トランジスタとを備え、被写体を露光する露光期間において複数の電圧を前記転送トランジスタのゲートに印加することで、前記対数特性部の感度を変化させる制御部を備える。
【図面の簡単な説明】
【０００８】
【図１】本発明の実施の形態における固体撮像装置の全体構成図である。
【図２】図１に示す画素回路の回路図である。
【図３】露光期間の全期間において転送トランジスタを中間電圧で駆動させた場合の画素回路のタイミングチャートである。
【図４】図３のタイミングチャートに従って駆動される画素回路の光電変換特性を示したグラフである。
【図５】図３の時刻ｔ０に対応する画素回路のエネルギーバンド図である。
【図６】図３の時刻ｔ１に対応する画素回路のエネルギーバンド図である。
【図７】図３の時刻ｔ２に対応する画素回路のエネルギーバンド図である。
【図８】図３の時刻ｔ３に対応する画素回路のエネルギーバンド図である。
【図９】図３の時刻ｔ４に対応する画素回路のエネルギーバンド図である。
【図１０】図１に示すカラムＡＤＣの回路図である。
【図１１】図１０に示すカラムＡＤＣのタイミングチャートである。
【図１２】図２に示す画素回路において感度を変えたときの光電変換特性を示したグラフである。
【図１３】本発明の実施の形態１における転送トランジスタのタイミングチャートである。
【図１４】図１３（ａ）、（ｂ）、（ｃ）のφＴＸで転送トランジスタを駆動させたときの画素回路ＧＣの光電変換特性Ｃ（ａ）、Ｃ（ｂ）、Ｃ（ｃ）である。
【図１５】露光期間の前半期間をφＴＸ＝ＶＬにし、後半期間をφＴＸ＝ＶＭにして転送トランジスタを駆動した際の画素回路のタイミングチャートである。
【図１６】図１５の時刻ｔ０に対応する画素回路のエネルギーバンド図である。
【図１７】図１５の時刻ｔ１に対応する画素回路のエネルギーバンド図である。
【図１８】図１５の時刻ｔ２に対応する画素回路のエネルギーバンド図である。
【図１９】図１５の時刻ｔ３に対応する画素回路のエネルギーバンド図である。
【図２０】図１５の時刻ｔ４に対応する画素回路のエネルギーバンド図である。
【図２１】図１５の時刻ｔ５に対応する画素回路のエネルギーバンド図である。
【図２２】本発明の実施の形態２における転送トランジスタのタイミングチャートである。
【図２３】図１３の（ａ）、（ｂ）、（ｃ）のφＴＸで転送トランジスタを駆動させたときの画素回路の光電変換特性Ｃ（ａ）、Ｃ（ｂ）、Ｃ（ｃ）である。
【図２４】露光期間の前半期間をφＴＸ＝ＶＭ１にし、後半期間をφＴＸ＝ＶＭ２にして転送トランジスタを駆動した際の画素回路のタイミングチャートである。
【図２５】図２４の時刻ｔ０に対応する画素回路のエネルギーバンド図である。
【図２６】図２４の時刻ｔ１に対応する画素回路のエネルギーバンド図である。
【発明を実施するための形態】
【０００９】
（実施の形態１）
図１は、本発明の実施の形態における固体撮像装置の全体構成図である。図１に示すように固体撮像装置は、列並列型ＡＤ変換方式（カラムＡＤ変換方式）のＣＭＯＳ（Complementary  Metal  Oxide  Semiconductor）型の固体撮像装置であって、画素アレイ部１、ローデコーダ２、カラムＡＤＣアレイ部３、カラムデコーダ４、ＰＬＬ５、タイミングジェネレータ（以下、「ＴＧ」と記述する。）６、ＤＡＣ７、センスアンプ８、ランプ生成回路９、シリアライザ１０、クロック端子１１、制御端子１２、出力端子１３、及び制御部１４を備えている。
【００１０】
本実施の形態では、画素アレイ部１〜出力端子１３は、１チップに集積化されており、固体撮像素子を構成している。但し、これは一例であり、画素アレイ部１〜制御部１４までを１チップに集積化して固体撮像素子を構成してもよい。
【００１１】
画素アレイ部１は、Ｍ（Ｍは２以上の正の整数）行×Ｎ（Ｎは２以上の正の整数）列にマトリックス状に配列された複数の画素回路ＧＣ（図略）により構成されている。なお、図１の例では、画素回路ＧＣは、１４行×１７列でマトリックス状に配列されている。
【００１２】
ローデコーダ２は、例えば、垂直走査回路と、ドライバ回路とを備えている。垂直走査回路は、例えば、シフトレジスタにより構成され、ＴＧ６から出力される垂直同期信号に同期して、画素アレイ部１の各行をサイクリックに選択することで、画素アレイ部１を垂直走査する。
【００１３】
ドライバ回路は、画素制御信号を生成し、垂直走査回路により選択された行に属する各画素回路ＧＣに画素制御信号を出力することで、各画素回路ＧＣを駆動させる。
【００１４】
カラムＡＤＣアレイ部３は、画素アレイ部１の各列に対応するＮ個のカラムＡＤＣ３１を備えている。カラムＡＤＣ３１は、画素アレイ部１の各列に対応する垂直信号線Ｌ＿１を介して各列の画素回路ＧＣと接続され、垂直走査回路により選択された行の画素回路ＧＣからノイズ信号及びシグナル信号を読み出す。そして、カラムＡＤＣ３１は、読み出したノイズ信号及びシグナル信号に対して相関二重サンプリング処理を行って映像信号を取得する。そして、カラムＡＤＣ３１は、取得した映像信号に対してアナログデジタル変換処理を行い、デジタルの映像信号を保持する。
【００１５】
カラムデコーダ４は、例えばシフトレジスタにより構成され、ＴＧ６から出力される水平同期信号に同期した列選択信号を出力することで、１水平走査期間において、各列のカラムＡＤＣ３１をサイクリックに選択し、カラムＡＤＣアレイ部３を水平走査し、各列のカラムＡＤＣ３１が保持するデジタルの映像信号をセンスアンプ８に順次に出力させる。
【００１６】
ＰＬＬ５は、クロック端子１１を介して外部の装置（例えば、制御部１４）から供給されるクロック信号（ＳＹＳＣＬＫ）を逓倍し、ＴＧ６に出力する。本実施の形態において、クロック端子１１には、例えば、５４ＭＨｚのクロック信号が供給され、ＰＬＬ５は、この５４ＭＨｚのクロック信号を２逓倍して、１０８ＭＨｚのクロック信号をＴＧ６に供給する。
【００１７】
ＴＧ６は、ＰＬＬ５から供給されるクロック信号に従って、垂直同期信号及び水平同期信号等の、固体撮像装置を制御するうえで必要となるタイミング信号を生成し、固体撮像装置の全体制御を司る。
【００１８】
また、ＴＧ６は、タイミング信号の設定値等を記憶するためのレジスタを備えている。なお、レジスタは、制御端子１２を介して接続される外部の装置（例えば制御部１４）と例えばシリアル通信することによって設定値が書き込まれる。ここで、設定値としては、例えば後述する転送トランジスタＴＸ（図２参照）を導通状態と非導通状態との中間状態で駆動し、転送トランジスタＴＸのゲートを半開するための中間電圧の値を定めるための設定値等が含まれる。
【００１９】
本実施の形態では、画素アレイ部１は、例えばＲ（赤），Ｇ（緑），Ｂ（青）等の複数の色成分の映像信号を取得するための複数種類の画素回路ＧＣが、ベイヤー配列等の所定の配列方式に従って、規則的に配列されている。よって、ＴＧ６は、レジスタに画素回路ＧＣの種類毎の中間電圧を規定する予め定められた設定値を記憶している。そして、ＴＧ６は、画素回路ＧＣの種類に応じた設定値により規定される中間電圧によって各画素回路ＧＣが駆動されるように、ＤＡＣ７及びローデコーダ２を制御する。
【００２０】
具体的には、ＴＧ６は、画素アレイ部１の各行各列にどの種類の画素回路ＧＣが配列されているかを予め記憶している。ローデコーダ２がある１行を選択した場合、ＴＧ６は、その行の各列にどの種類の画素回路ＧＣが配列されているかを特定し、特定した種類に応じた設定値をＤＡＣ７に出力する。
【００２１】
そして、ＴＧ６は、設定値をＤＡＣ７にデジタルアナログ変換させる。デジタルアナログ変換された設定値はローデコーダ２に入力される。ローデコーダ２は、ＴＧ６の制御の下、入力された設定値によって規定される中間電圧を、選択した各列の画素回路ＧＣの転送トランジスタＴＸ（図２参照）に出力する。
【００２２】
このように、種類に応じた中間電圧で画素回路ＧＣを駆動することで、各画素回路ＧＣは、自身の種類に応じた適切なダイナミックレンジを得ることができる。
【００２３】
ＤＡＣ（デジタルアナログコンバータ）７は、ＴＧ６から出力されるデジタルの信号をアナログの信号に変換して、ローデコーダ２に供給する。例えば、ＤＡＣ７は、ＴＧ６から出力される中間電圧を規定するための設定値を、アナログ信号に変換して中間電圧を生成し、ローデコーダ２に供給する。
【００２４】
ランプ生成回路９は、ランプ信号を生成して、各カラムＡＤＣ３１に出力する。センスアンプ８は、カラムＡＤＣアレイ部３から水平信号線Ｌ＿２を介して出力されるデジタルの映像信号を増幅し、シリアライザ１０に出力する。本実施の形態では、カラムＡＤＣ３１は、１４ビットのデジタルの映像信号を生成し、各ビットの信号の位相を１８０度ずらし、位相が１８０度ずらされた信号と、位相がずらされていない信号とからなる合計２８個の信号をセンスアンプ８に出力する。よって、カラムＡＤＣアレイ部３とセンスアンプ８とを接続する水平信号線Ｌ＿２は、合計２８本となる。そして、センスアンプ８は、２８本の水平信号線Ｌ＿２を流れる信号をそれぞれ増幅して、各信号の波形を成形してシリアライザ１０に出力する。
【００２５】
シリアライザ１０は、例えば、ＬＶＤＳ（Low  Voltage  Differential  Signalings）規格に準拠したシリアライザにより構成され、センスアンプ８から２８本の水平信号線Ｌ＿２を介してパラレルで出力される信号を差動増幅して１４ビットの信号とし、シリアルに変換して出力端子１３に出力する。出力端子１３は、シリアライザ１０からの信号を制御部１４に出力する。
【００２６】
制御部１４は、例えば専用のハードウエア回路により構成され、露光期間において複数の電圧を転送トランジスタＴＸのゲートに印加することで（図２参照）、対数特性の感度を変化させる。ここで、制御部１４は、例えば複数種類の設定値を制御端子１２を介してＴＧ６のレジスタに書き込む。そして、ＴＧ６は書き込まれた設定値に従った中間電圧をＤＡＣ７及びローデコーダ２を介して転送トランジスタＴＸのゲートに印加する。なお、制御部１４の詳細については後述する。
【００２７】
図２は、図１に示す画素回路ＧＣの回路図である。図２に示すように画素回路ＧＣは、光電変換素子（以下、「ＰＤ」と記述する。）、転送トランジスタ（以下、「ＴＸ」と記述する。）、リセットトランジスタ（以下、「ＲＳＴ」と記述する。）、増幅トランジスタ（以下、「ＳＦ」と記述する。）、及び行選択トランジスタ（以下、「ＳＥＬ」と記述する。）を備える、ＣＭＯＳの画素回路ＧＣにより構成されている。
【００２８】
ＰＤは被写体からの光を受光し、受光した光量に応じた信号電荷を発生し、寄生容量で蓄積する。ここで、ＰＤはアノードがＴＸのソースに接続され、アノードに駆動電圧であるＰＶＳＳが入力される。
【００２９】
ＴＸは、例えばｎＭＯＳ（Negative  Channel  Metal  Oxide  Semiconductor）により構成され、ＰＤにより蓄積された信号電荷を浮遊拡散層（以下、「ＦＤ」floating diffusionと記述する。）に転送する。ＴＸのゲートには、ＴＸを導通状態、非導通状態、及び中間状態で駆動するための信号（以下、「φＴＸ」と記述する。）が入力される。ＴＸのドレインは、ＦＤに接続されている。φＴＸがゼロ電圧又は負電圧（以下、「ＶＬ」と記述する。）になるとＴＸのゲートが閉じてＴＸが非導通状態なる。また、φＴＸが中間電圧（以下、「ＶＭ」と記述する。）になると、ＴＸのゲートが半開してＴＸが導通状態と非導通状態との中間状態になる。また、φＴＸがハイレベルの電圧（以下、「ＶＨ」と記述する。）になると、ＴＸのゲートが開いてＴＸが導通状態になる。
【００３０】
ＦＤは、ＰＤから転送された信号電荷を蓄積する。これにより、ＦＤには信号電荷に応じた電圧が現れる。
【００３１】
ＲＳＴは、例えばｎＭＯＳにより構成され、ゲートにＲＳＴを導通状態又は非導通状態にするための信号であるφＲＳＴが入力され、ドレインに駆動電圧であるＰＶＤＤが入力され、ソースがＦＤを介してＳＦのゲートに接続されている。φＲＳＴ＝ＶＨになると、ＲＳＴが導通状態となり、φＲＳＴ＝ＶＬになると、ＲＳＴが非導通状態になる。
【００３２】
そして、ＲＳＴは、導通状態になるとＦＤの信号電荷を排出して、ＦＤをリセットする。なお、ＰＶＤＤ、ＰＶＳＳは図略の電圧源から出力され、φＲＳＴは、ローデコーダ２から出力される。
【００３３】
ＳＦは、例えばｎＭＯＳにより構成され、ゲートがＦＤを介してＴＸ及びＲＳＴに接続され、ドレインに駆動電圧であるＰＶＤＤが入力され、ソースがＳＥＬに接続されている。そして、ＳＦはＦＤに現れる電圧を電流増幅してＳＥＬに出力する。
【００３４】
ＳＥＬは、例えばｎＭＯＳにより構成され、ゲートに行選択信号であるφＶＳＥＮが入力され、ドレインがＳＦに接続され、ソースが垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ３１に接続されている。そして、ＳＥＬは、ＳＦにより電流増幅された電圧を出力信号として、垂直信号線Ｌ＿１を介して対応する列のカラムＡＤＣ３１に出力する。ここで、φＶＳＥＮはローデコーダ２から出力される。
【００３５】
図３は、露光期間Ｔ＿Ｅの全期間において転送トランジスタＴＸを中間電圧で駆動させた場合の画素回路ＧＣのタイミングチャートである。なお、露光期間とは、被写体を露光する期間であり、ＰＤは被写体からの信号電荷を蓄積する。図３に示すように画素回路ＧＣは、露光期間Ｔ＿Ｅと、読出期間Ｔ＿Ｒとがサイクリックに繰り返され、露光期間Ｔ＿Ｅにおいて蓄積した信号電荷に応じたシグナル信号を出力する。
【００３６】
露光期間Ｔ＿Ｅでは、時刻ｔ０に示すように、φＴＸ＝ＶＭとされている。そのため、ＰＤは高輝度光入射時にはサブスレショルド状態となり、ＦＤに信号電荷を流しつつ信号電荷を蓄積する。これにより、リニアログ特性が実現される。
【００３７】
なお、露光期間Ｔ＿Ｅでは、ＦＤはＲＳＴにより常時リセットされるため、ＰＤから流れ出る信号電荷を絶えず排出し、信号電荷を蓄積しない。そのため、ＦＤの電圧は絶えずＰＶＤＤを維持する。また、露光期間Ｔ＿ＥではφＶＳＥＮ＝ＶＬであるため、画素回路ＧＣからカラムＡＤＣ３１にシグナル信号は出力されない。
【００３８】
露光期間Ｔ＿Ｅが終了され、読出期間Ｔ＿Ｒが開始されると、φＲＳＴ＝ＶＬにされ、ＲＳＴはＦＤのリセットを終了し、φＴＸ＝ＶＬにされ、ＴＸは非導通状態となる。
【００３９】
時刻ｔ１において、φＶＳＥＮ＝ＶＨであり、ＳＥＬが導通状態にされている。これにより、垂直信号線Ｌ＿１からは、ＦＤに現れるノイズレベルの電圧Ｖ＿ｎがＳＦで電流増幅され、ノイズ信号としてカラムＡＤＣ３１に出力される。ここで、ＦＤの電圧が、ＰＶＤＤから電圧Ｖ＿ｎに下がっているのは、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によるものであるが、ＦＤのｋｔｃノイズの影響も含まれている。このｋｔｃノイズは画素回路ＧＣ毎にばらついているため、ノイズ信号は画素回路ＧＣ毎にバラツキを持つ。なお、ＦＤの電圧は、蓄積する信号電荷量が増大するにつれて低下する。
【００４０】
時刻ｔ２において、φＶＳＥＮ＝ＶＬであり、ＳＥＬが非導通状態であり、ノイズ信号の出力が停止されている。また、時刻ｔ２において、φＴＸ＝ＶＨにされ、ＴＸが導通状態となり、ＰＤの信号電荷がＦＤに転送される。
【００４１】
これにより、ＦＤの電圧はＦＤに転送される信号電荷に応じて低下し、シグナルレベルの電圧Ｖ＿ｓとなる。
【００４２】
時刻ｔ３において、φＶＳＥＮ＝ＶＨであり、ＦＤの電圧Ｖ＿ｓがＳＦで電流増幅され、シグナル信号として、垂直信号線Ｌ＿１を介してカラムＡＤＣ３１に出力されている。出力されたシグナル信号は、カラムＡＤＣ３１によりノイズ信号との差分がとられ、映像信号が生成される。ここで、映像信号は、ＦＤのノイズレベルの電圧Ｖ＿ｎと、シグナルレベルの電圧Ｖ＿ｓとの差分に相当する値を有している。よって、ノイズ信号とシグナル信号との差分をとることで、シグナル信号に含まれるノイズ成分が除去された映像信号が得られるのである。
【００４３】
読出期間Ｔ＿Ｒが終了すると、再度、φＲＳＴ＝ＶＨ、φＶＳＥＮ＝ＶＬ、φＴＸ＝ＶＭとされ、次のフレームの映像信号を得るための露光期間Ｔ＿Ｅが開始される。
【００４４】
図４は、図３のタイミングチャートに従って駆動される画素回路ＧＣの光電変換特性を示したグラフである。図４において、縦軸は線形軸であり画素回路ＧＣから出力される映像信号を示し、横軸は対数軸であり、光電変換素子ＰＤに入射する入射光の強度を示している。
【００４５】
このグラフから分かるように、光電変換特性は、変曲点Ｐ１を境に低輝度領域が線形（リニア）特性を示す線形特性部Ｄ１と、高輝度領域が対数（ログ）特性を示す対数特性部Ｄ２とからなるリニアログ特性を持つ。なお、図４のグラフにおいて、線形特性部Ｄ１がカーブを描いて上昇し、対数特性部Ｄ２がほぼ直線状に上昇しているのは、横軸を対数軸としたからである。
【００４６】
図５から図９は、図３の時刻ｔ０から時刻ｔ４に対応する画素回路ＧＣのエネルギーバンド図である。図５〜図９に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。
【００４７】
図５に示す時刻ｔ０において、φＲＳＴ＝ＶＨとされているため、ＦＤはＲＳＴによってリセットされ、ＰＶＤＤの電圧を維持する。また、φＴＸ＝ＶＭに設定されているため、ＰＤとＦＤとの間にはエネルギー障壁ＥＳが発生する。ＰＤが蓄積する信号電荷量が一定の値未満の場合、ＰＤに蓄積された信号電荷は、エネルギー障壁ＥＳを乗り越えることができないため、ＰＤからＦＤに移動できない。そのため、第１層Ｌ１の信号電荷は入射光量に対して線形特性となる。
【００４８】
一方、ＰＤが蓄積する信号電荷量が一定の値以上になると、信号電荷はエネルギー障壁ＥＳを乗り越えてＰＤからＦＤに移動することができる。これにより、ＰＤはサブスレショルド状態となり、ＦＤに信号電荷を漏らしつつ信号電荷を蓄積する。その結果、第２層Ｌ２の信号電荷は入射光量に対して対数特性となる。これにより、時刻ｔ０に示す露光期間Ｔ＿Ｅではリニアログ特性が実現される。
【００４９】
図６に示す時刻ｔ１において、露光期間Ｔ＿Ｅが終了したため、φＴＸ＝ＶＬとされ、ＴＸが非導通状態となる。そのため、エネルギー障壁ＥＳが高くなり、信号電荷はＰＤからＦＤに移動することができなくなる。
【００５０】
時刻ｔ１では、ＦＤのリセットが終了しているため、主にφＲＳＴをＶＨからＶＬに変化させたことによるＦＤとＲＳＴとの間の寄生容量の影響によって、ＦＤの電圧がＰＶＤＤから電圧Ｖ＿ｎに低下している。そして、時刻ｔ１では、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｎがＳＦで電流増幅され、電流増幅された電圧Ｖ＿ｎがＳＥＬを介して垂直信号線Ｌ＿１からノイズ信号として出力される。
【００５１】
図７に示す時刻ｔ２において、φＴＸ＝ＶＨとされＴＸが導通状態とされる。これにより、エネルギー障壁ＥＳが無くなり、ＰＤからＦＤに信号電荷が転送される。そして、ＦＤは第１層Ｌ１及び第２層Ｌ２からなる信号電荷を蓄積し、電圧が電圧Ｖ＿ｎから電圧Ｖ＿ｓに低下する。
【００５２】
図８に示す時刻ｔ３において、φＴＸ＝ＶＬとされＴＸが非導通状態とされる。そして、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｓがＳＦにより電流増幅され、電流増幅された電圧Ｖ＿ｓがＳＥＬを介して垂直信号線Ｌ＿１からシグナル信号として出力される。
【００５３】
図９に示す時刻ｔ４において、読出期間Ｔ＿Ｒが終了して露光期間Ｔ＿Ｅが開始されたため、φＴＸ＝ＶＭとされ、ＴＸが中間状態となって再度露光が行われている。また、時刻ｔ４において、φＲＳＴ＝ＶＨとされたため、ＦＤの電圧が再度ＰＶＤＤに上がっている。
【００５４】
図１０は、図１に示すカラムＡＤＣ３１の回路図である。カラムＡＤＣは、上流側から順番に、ＣＤＳ回路４１、クランプ部４２、比較部４３、及びラッチ回路４４を備えている。ＣＤＳ回路４１は、反転アンプ（以下、「ＡＭＰ」と記述する。）、コンデンサＣＩＮ，ＣＦ、及びスイッチＳＷ１を備えている。
【００５５】
ＡＭＰの入力ノードＩ＿１はコンデンサＣＩＮを介して垂直信号線Ｌ＿１と接続されている。ＡＭＰの入出力ノード間には、コンデンサＣＦが接続されている。コンデンサＣＦにはスイッチＳＷ１が並列接続されている。コンデンサＣＩＮの垂直信号線Ｌ＿１側の端子はノードＶＰＩＸである。
【００５６】
クランプ部４２は、コンデンサＣ０及びスイッチＳＷ２を備える。φＣＬがハイレベルになるとスイッチＳＷ２がオンし、ノードＢＢの電圧がクランプ電圧ＶＣＬでクランプされる。
【００５７】
比較部４３は、スイッチＳＷ３，ＳＷ４，ＳＷ５，ＳＷ６、コンパレータＣＯＭＰ１（以下、「ＣＯＭＰ１」と記述する。）、コンパレータＣＯＭＰ２（以下、「ＣＯＭＰ２」と記述する。）、コンデンサＣ１，Ｃ２を備えている。
【００５８】
スイッチＳＷ３は、ノードＢＢ及びノードＣＣ間に接続されている。スイッチＳＷ４は一端がノードＣＣに接続され、他端がランプ信号（以下、「ＶＲＡＭＰ」と記述する。）の電圧源に接続される。
【００５９】
ＣＯＭＰ１は入力ノード（以下、「ノードＤＤ」と記述する。）がコンデンサＣ１を介してノードＣＣに接続されている。ＣＯＭＰ１の入出力ノード間にはスイッチＳＷ５が接続されている。ＣＯＭＰ１の出力ノードはコンデンサＣ２を介してＣＯＭＰ２に接続されている。ＣＯＭＰ２の入出力ノード間にはスイッチＳＷ６が接続されている。ＣＯＭＰ２の出力ノードは、インバータＩ１を介してラッチ回路４４が接続されている。ラッチ回路４４は、最上位ビットがＤ０、最下位ビットがＤ（ｎ）のｎ＋１ビットのデジタルの映像信号を保持する、ｎ＋１ビットのラッチ回路である。本実施の形態では、例えばｎ＝１３が採用され、ラッチ回路４４は１４ビットの映像信号を保持する。
【００６０】
図１１は、図１０に示すカラムＡＤＣ３１のタイミングチャートである。なお、図１１に示す時刻ｔ１，ｔ３は図３の同時刻に対応している。
【００６１】
読出期間Ｔ＿Ｒが開始されると、画素回路ＧＣからノイズ信号が出力される。これにより、ノードＶＰＩＸの電圧はノイズレベルＬＶ＿ｎに上昇する（時刻ｔ１）。なお、ノイズレベルＬＶ＿ｎの電圧はＣＤＳ回路４１で保持される。
【００６２】
次に、φＰＲＳＴ，φＣＬ，φＳ１，φＳ２がそれぞれ、一定時間、ハイレベルとなり、ＣＤＳ回路４１、クランプ部４２、及びＣＯＭＰ１，ＣＯＭＰ２がそれぞれリセットされる。これにより、ノードＡＡの電圧はＶＴＨ（ＡＭＰ）となり、ノードＢＢ，ＣＣの電圧はＶＣＬとなり、ノードＤＤの電圧はＶＴＨ（ＣＯＭＰ１）となる。
【００６３】
次に、画素回路ＧＣからシグナル信号が出力されると、ノードＶＰＩＸの電圧がΔＶだけ低下してシグナルレベルＬＶ＿ｓとなる（時刻ｔ３）。
【００６４】
ノードＶＰＩＸのΔＶ分の電圧の低下に応じて、ノードＡＡ，ＢＢ，ＣＣ，ＤＤの電圧がそれぞれ上昇する。具体的には、ノードＡＡ，ＢＢはΔＶ×ＣＩＮ／ＣＦ上昇する。ノードＣＣ，ＤＤはΔＶ×（ＣＩＮ／ＣＦ）×Ｃ０／（Ｃ０＋Ｃ１）上昇する。つまり、ＣＤＳ回路４１により、ノイズ信号とシグナル信号との差分がとられ、この差分を示すΔＶに応じた電圧がノードＡＡ〜ノードＤＤに現れる。
【００６５】
次に、φＳＨがローレベル、φＳＨＸがハイレベルとなり、スイッチＳＷ３がオン、スイッチＳＷ４がオフし、ＶＲＡＭＰの入力が開始される（時刻ＴＴ１）。
【００６６】
また、時刻ＴＴ１になると、カウンタ４５のカウント動作が開始される。そして、時刻ＴＴ２において、ノードＤＤの電圧がＶＴＨ（ＣＯＭＰ１）を超えると、ＣＯＭＰ１の出力が反転し、その反転に応じて、インバータＩ１からの出力信号であるＣＯＭＰＯＵＴが反転する。
【００６７】
ＣＯＭＰＯＵＴが反転すると、ラッチ回路４４はそのときのカウント値をラッチする。時刻ＴＴ１において、ノードＣＣの電圧は、ΔＶ×（ＣＩＮ／ＣＦ）×Ｃ０／（Ｃ０＋Ｃ１）から、ＶＲＡＭＰの入力開始時の電圧Ｖａ分低下するため、このときのノードＣＣのレベルはΔＶに応じた値を持つ。したがって、時刻ＴＴ１〜時刻ＴＴ２の期間はΔＶに応じた値を持つ。そのため、ＶＲＡＭＰが入力されてから、ＣＯＭＰＯＵＴが反転するまでの時間をカウントすることで、ΔＶに応じたデジタル値、つまり、映像信号のデジタル値を得ることができる。
【００６８】
図１２は、図２に示す画素回路ＧＣにおいて感度を変えたときの光電変換特性を示したグラフである。図１２において、縦軸は線形軸であり画素回路ＧＣから出力される映像信号を示し、横軸は対数軸であり、光電変換素子ＰＤに入射する入射光の強度を示している。
【００６９】
光電変換特性Ｃ（ａ）は図４に示す感度が標準に設定された画素回路ＧＣの光電変換特性である。光電変換特性Ｃ（ａ）において、線形特性部Ｄ１（ａ）の感度を上げたい場合、例えば、ｉ）カラムＡＤＣ３１のゲインを上げる、ｉｉ）カラムＡＤＣ３１の入力レンジを小さくする、ｉｉｉ）ＡＤ変換後の映像信号にデジタルゲインを加える等が考えられる。
【００７０】
ここで、ｉ）を実現するには、図１０に示すＣＩＮ／ＣＦを増大させればよい。ｉｉ）を実現するには図１１に示すＶＲＡＭＰの振幅を小さくすればよい。ＶＲＡＭＰの振幅を小さくするには、Ｖｂ−Ｖａの差を小さくすればよい。ｉｉｉ）を実現するには、ＡＤ変換された映像信号を取り込んだ制御部１４がデジタルの映像信号を所定倍（例えば２倍、３倍）すればよい。
【００７１】
例えば、光電変換特性Ｃ（ａ）に２倍のゲインを与えた場合を考える。この場合、光電変換特性Ｃ（ｂ）が得られる。光電変換特性Ｃ（ｂ）に示すように、単に光電変換特性Ｃ（ａ）に２倍のゲインを与えてしまうと、線形特性部Ｄ１（ａ）だけでなく対数特性部Ｄ２（ａ）の感度も上がってしまう。そのため、光電変換特性Ｃ（ｂ）のダイナミックレンジＤＭ（ｂ）は光電変換特性Ｃ（ａ）のダイナミックレンジＤＭ（ａ）よりも低下してしまう。
【００７２】
そこで、本実施の形態では、対数特性部Ｄ２の感度のみを可変にし、光電変換特性Ｃ（ｃ）を得ている。光電変換特性Ｃ（ｃ）では、線形特性部Ｄ１（ｃ）の傾きは、線形特性部Ｄ１（ａ）の傾きの２倍になり、線形特性部Ｄ１（ｃ）の感度が線形特性部Ｄ１（ａ）の２倍になっている。一方、対数特性部Ｄ２（ｃ）の傾きは対数特性部Ｄ２（ａ）の傾きの１／２になり、対数特性部Ｄ２（ｃ）の感度が対数特性部Ｄ２（ａ）の感度の１／２になっている。
【００７３】
そのため、光電変換特性Ｃ（ｃ）のダイナミックレンジＤＭ（ｃ）が増大し、光電変換特性Ｃ（ａ）のダイナミックレンジＤＭ（ａ）と同じになっている。これを実現するために、本実施の形態では、制御部１４は、上述したように、φＴＸ＝ＶＭの印加時間を変化させている。
【００７４】
図１３は、本発明の実施の形態１におけるＴＸのタイミングチャートである。ＶＤは１フレームの露光期間Ｔ＿Ｅの開始タイミングを示している。（ａ）は感度を変化させない場合を示し、（ｂ）は感度を（ａ）よりも低くした場合、（ｃ）は感度を（ｂ）よりも低くした場合を示している。なお、読出期間Ｔ＿Ｒは露光期間Ｔ＿Ｅよりも大幅に短いため、図１３では、読出期間Ｔ＿Ｒの図示を省略し、各フレームの露光期間Ｔ＿Ｅを繋げて記載している。
【００７５】
図１３（ａ）では、１フレームの露光期間Ｔ＿Ｅにおいて、常にφＴＸ＝ＶＭであり、ＴＸのゲートには、常に中間電圧ＶＭが印加される。
【００７６】
一方、図１３（ｂ）、（ｃ）では、１フレームの露光期間Ｔ＿Ｅの前半期間においてφＴＸ＝ＶＬにされ、転送トランジスタＴＸのゲートは閉じられ、後半期間において、φＴＸ＝ＶＭにされ、転送トランジスタＴＸのゲートは半開にされる。
【００７７】
図１４は、図１３（ａ）、（ｂ）、（ｃ）のφＴＸでＴＸを駆動させたときの画素回路ＧＣの光電変換特性Ｃ（ａ）、Ｃ（ｂ）、Ｃ（ｃ）である。
【００７８】
図１４に示すように、光電変換特性Ｃ（ａ）から光電変換特性Ｃ（ｃ）の順で対数特性部Ｄ２（ａ）〜（ｃ）の傾きが減少し、感度が下がっていることが分かる。つまり、露光期間Ｔ＿Ｅにおいて、φＴＸ＝ＶＭの期間が長くなるにつれて、対数特性部Ｄ２の傾きが増大し、感度が上がっていることが分かる。
【００７９】
図１５は、露光期間Ｔ＿Ｅの前半期間をφＴＸ＝ＶＬにし、後半期間をφＴＸ＝ＶＭにしてＴＸを駆動した際の画素回路ＧＣのタイミングチャートである。
【００８０】
露光期間Ｔ＿Ｅの前半期間の時刻ｔ０において、φＴＸ＝ＶＬに設定され、ＴＸのゲートが閉じられている。そのため、ＰＤはリニア特性で信号電荷を蓄積する。
【００８１】
露光期間Ｔ＿Ｅの後半期間の時刻ｔ１において、φＴＸ＝ＶＭに設定され、転送トランジスタＴＸのゲートが半開にされる。これにより、ＰＤは信号電荷をリニアログ特性で蓄積する。図１５の期間ｔｉｎｔ＿ｌｏｇが後半期間であり、転送トランジスタＴＸのゲートが半開にされている。読出期間Ｔ＿Ｒの動作は図３と同じである。
【００８２】
次の露光期間Ｔ＿Ｅの前半期間の時刻ｔ５において、φＴＸ＝ＶＬにされ、ＴＸのゲートが閉められる。これにより、露光期間Ｔ＿Ｅの前半期間では、ゲートを閉めた状態でＴＸが駆動される。
【００８３】
図１６から図２１は図１５の時刻ｔ０から時刻ｔ５に対応する画素回路ＧＣのエネルギーバンド図である。図１６〜図２１に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。
【００８４】
以下、図１６〜図２１を用いて、期間ｔｉｎｔ＿ｌｏｇと対数特性部Ｄ２の感度との関係について説明する。
【００８５】
図１６に示す時刻ｔ０において、φＴＸ＝ＶＬであり、ＴＸのゲートが閉じられているため、ＰＤとＦＤとの間には大きなエネルギー障壁ＥＳが発生する。そのため、ＰＤに蓄積された信号電荷はエネルギー障壁ＥＳを乗り越えることができず、ＰＤからＦＤに移動できない。よって、入射光量に対して線形特性である第１層Ｌ１のみからなる信号電荷がＰＤに蓄積される。この状態で、被写体の輝度が高い場合、ＰＤは飽和状態となる。
【００８６】
図１７に示す時刻ｔ１において、φＴＸ＝ＶＭであり、転送トランジスタＴＸのゲートが半開になる。これにより、エネルギー障壁ＥＳが小さくなり、ＰＤの上部に蓄積されていた信号電荷は、ＦＤの方へ漏れ出ていく。
【００８７】
ＰＤからＦＤへの信号電荷の漏れ出しは、瞬時に起こるわけではなく、一定時間を要し、時間応答性がある。そのため、期間ｔｉｎｔ＿ｌｏｇの時間に応じて、露光期間Ｔ＿Ｅの終了時に最終的にＰＤに残る信号電荷の量が異なってくる。ここで、期間ｔｉｎｔ＿ｌｏｇが増大するほど、最終的にＰＤに残る対数特性の信号電荷の量が、本来、ＰＤに蓄積されるべき対数特性の信号電荷の量に近づく。そのため、期間ｔｉｎｔ＿ｌｏｇが長くなるにつれて、対数特性部Ｄ２の傾きが増大し、対数特性部Ｄ２の感度が高くなる。一方、期間ｔｉｎｔ＿ｌｏｇが短くなるにつれて、最終的にＰＤに残る対数特性の信号電荷の量が、本来、ＰＤに蓄積されるべき対数特性の信号電荷の量から離れる。そのため、期間ｔｉｎｔ＿ｌｏｇが短くなるにつれて、対数特性部Ｄ２の傾きが減少し、対数特性部Ｄ２の感度が低くなる。
【００８８】
そこで、実施の形態１では、制御部１４は、被写体の輝度を求め、被写体の輝度が高くなるにつれて期間ｔｉｎｔ＿ｌｏｇを短くして、対数特性部Ｄ２の感度を低下させてダイナミックレンジを確保する。一方、制御部１４は、被写体の輝度が低くなるにつれて期間ｔｉｎｔ＿ｌｏｇを長くして、対数特性部Ｄ２の感度を上げている。
【００８９】
なお、制御部１４は、被写体の輝度と期間ｔｉｎｔ＿ｌｏｇとの関係を予め定めた関数やＬＵＴを用いて、期間ｔｉｎｔ＿ｌｏｇを求めればよい。そして、求めた期間ｔｉｎｔ＿ｌｏｇでＴＸを駆動するための制御信号をＴＧ６に出力すればよい。この制御信号を受けたＴＧ６は、制御部１４により求められた期間ｔｉｎｔ＿ｌｏｇを持つφＴＸでＴＸが駆動されるようにローデコーダ２を制御すればよい。
【００９０】
ここで、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号の平均値を被写体の輝度として算出すればよい。また、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号のヒストグラムを求め、このヒストグラムの最大のピークを被写体の輝度として算出すればよい。
【００９１】
図１８に示す時刻ｔ２において、図６の時刻ｔ１のときと同様、露光期間Ｔ＿Ｅが終了したため、φＴＸ＝ＶＬとされ、ＴＸが非導通状態となる。そのため、エネルギー障壁ＥＳが高くなり、信号電荷はＰＤからＦＤに移動することができなくなる。
【００９２】
図１９に示す時刻ｔ３において、図７に示す時刻ｔ２と同様、φＴＸ＝ＶＨとされ、ＴＸが導通状態とされる。これにより、エネルギー障壁ＥＳが無くなり、ＰＤからＦＤに信号電荷が転送される。
【００９３】
図２０に示す時刻ｔ４において、図９に示す時刻ｔ４と同様、φＴＸ＝ＶＬとされＴＸが非導通状態とされる。そして、φＶＳＥＮ＝ＶＨとされ、電圧Ｖ＿ｓがＳＦにより電流増幅され、電流増幅された電圧Ｖ＿ｓがＳＥＬを介して垂直信号線Ｌ＿１からシグナル信号として出力される。
【００９４】
図２１に示す時刻ｔ５において、読出期間Ｔ＿Ｒが終了して露光期間Ｔ＿Ｅが開始されたため、φＴＸ＝ＶＨとされ、ＴＸが非導通状態となって再度露光が行われている。ここで、φＴＸ＝ＶＨとされているため、φＴＸ＝ＶＭとされた図９の時刻ｔ４の場合と比べて、エネルギー障壁ＥＳが高くなっていることが分かる。
【００９５】
このように、本実施の形態では、露光期間Ｔ＿Ｅの前半期間はφＴＸ＝ＶＬとされ、露光期間Ｔ＿Ｅの後半期間はφＴＸ＝ＶＭとされる。そして、被写体の輝度が高いときは期間ｔｉｎｔ＿ｌｏｇが短くされてダイナミックレンジが確保される。一方、被写体の輝度が低いときは、期間ｔｉｎｔ＿ｌｏｇが長くされて感度が高くされる。そのため、感度の上昇とダイナミックレンジの確保との両立を図ることができる。
【００９６】
（実施の形態２）
次に、実施の形態２の固体撮像装置について説明する。実施の形態２の固体撮像装置は、露光期間Ｔ＿Ｅに中間電圧（以下、「ＶＭ１」と記述する。）及び中間電圧（以下、「ＶＭ２」と記述する。）を印加したことを特徴とする。なお、本実施の形態において、実施の形態１と同一のものは説明を省略する。
【００９７】
図２２は、本発明の実施の形態２におけるＴＸのタイミングチャートである。（ａ）は感度を変化させない場合を示し、（ｂ）は感度を（ａ）よりも高くした場合、（ｃ）は感度を（ｂ）よりも高くした場合を示している。なお、読出期間Ｔ＿Ｒは露光期間Ｔ＿Ｅよりも大幅に短いため、図２２では、読出期間Ｔ＿Ｒの図示を省略し、各フレームの露光期間Ｔ＿Ｅを繋げて記載している。
【００９８】
（ａ）では、１フレームの露光期間Ｔ＿Ｅにおいて、常にφＴＸ＝ＶＭ２であり、転送トランジスタＴＸのゲートには、常にＶＭ２が印加される。
【００９９】
一方、図２２の（ｂ）、（ｃ）では、１フレームの露光期間Ｔ＿Ｅの前半期間においてφＴＸ＝ＶＭ１にされ、後半期間においてφＴＸ＝ＶＭ２にされている。
【０１００】
ここで、ＶＭ１＜ＶＭ２である。そのため、前半期間、後半期間ともＴＸのゲートは半開にされているが、後半期間の方が前半期間よりもゲートが大きく開いている。なお、ＶＭ２は、画素回路ＧＣの光電変換特性の変曲点Ｐ１を目的の値にするための中間電圧である。
【０１０１】
図２３は、図２２（ａ）、（ｂ）、（ｃ）のφＴＸでＴＸを駆動させたときの画素回路ＧＣの光電変換特性Ｃ（ａ）、Ｃ（ｂ）、Ｃ（ｃ）である。
【０１０２】
図２３に示すように、光電変換特性Ｃ（ａ）から光電変換特性Ｃ（ｃ）の順で対数特性部Ｄ２（ａ）〜Ｄ２（ｃ）の傾き増大し、感度が上がっていることが分かる。つまり、露光期間Ｔ＿Ｅにおいて、φＴＸ＝ＶＭ２の期間が短くなるにつれて、対数特性部Ｄ２の傾きが増大し、感度が上がっていることが分かる。
【０１０３】
図２４は、露光期間Ｔ＿Ｅの前半期間をφＴＸ＝ＶＭ１にし、後半期間をφＴＸ＝ＶＭ２にしてＴＸを駆動した際の画素回路ＧＣのタイミングチャートである。
【０１０４】
露光期間Ｔ＿Ｅの前半期間の時刻ｔ０において、φＴＸ＝ＶＭ１に設定され、ＴＸのゲートが半開にされている。そのため、ＰＤはリニアログ特性で信号電荷を蓄積する。
【０１０５】
露光期間の後半期間の時刻ｔ１において、φＴＸ＝ＶＭ２に設定され、ＴＸのゲートが前半期間よりも更に開いた状態で半開にされる。これにより、ＰＤは信号電荷をリニアログ特性で蓄積する。図２４の期間ｔｌｏｇ＿ｓｅｃが後半期間である。読出期間Ｔ＿Ｒの動作は図３と同じである。
【０１０６】
次の露光期間Ｔ＿Ｅの前半期間の時刻ｔ５において、φＴＸ＝ＶＭ１にされ、ＴＸのゲートが半開にされる。これにより、露光期間Ｔ＿Ｅの前半期間では、ゲートが半開された状態でＴＸが駆動される。
【０１０７】
図２５、図２６は図２４の時刻ｔ０，時刻ｔ１に対応する画素回路ＧＣのエネルギーバンド図である。図２５、図２６に示すエネルギーバンド図は、下側に向かうにつれて電圧が高いことを示している。なお、図２４に示す時刻ｔ２，ｔ３，ｔ４のエネルギーバンド図は、実施の形態１と同一であるため説明を省く。
【０１０８】
以下、図２５、図２６を用いて、期間ｔｌｏｇ＿ｓｅｃと対数特性部Ｄ２の感度との関係について説明する。
【０１０９】
図２５に示す時刻ｔ０において、φＴＸ＝ＶＭ１であり、ＴＸのゲートが半開とされ、ＰＤとＦＤとの間にエネルギー障壁ＥＳが発生している。この状態では、被写体の輝度が高い場合は、ＰＤはＶＭ１で定まるサブスレショルド状態となり、リニアログ特性で信号電荷を蓄積する。また、この状態では、ＰＤはＶＭ１より下の第１層Ｌ１に属する信号電荷を線形特性で蓄積し、ＶＭ１より上側の第２層Ｌ２に属する信号電荷を対数特性で蓄積している。
【０１１０】
図２６に示す時刻ｔ１において、φＴＸ＝ＶＭ２であり、ＴＸのゲートが時刻ｔ０のときよりも更に開いた半開状態にされる。これにより、エネルギー障壁ＥＳは時刻ｔ０のときよりも低くなる。
【０１１１】
この状態になると、ＶＭ２よりも上側の層に属する信号電荷は、ＦＤの方へ漏れ出していくが、この信号電荷の漏れ出しは瞬時に起こるわけではなく、ある程度の時間応答性を有している。
【０１１２】
そのため、期間ｔｌｏｇ＿ｓｅｃが短いと、第２層Ｌ２に属する信号電荷は、ＶＭ１及びＶＭ２間の層Ｌ１´に蓄積されている信号電荷の上にのることになる。この層Ｌ１´に属する信号電荷は時刻ｔ０において第１層Ｌ１に属していた信号電荷である。
【０１１３】
期間ｔｌｏｇ＿ｓｅｃが長くなるにつれて、層Ｌ１´の信号電荷はＦＤ側に漏れ出して層Ｌ１´は対数特性になっていき、第２層Ｌ２に吸収され、やがて消滅するが、期間ｔｌｏｇ＿ｓｅｃが短ければ、対数特性のようにふるまって第２層Ｌ２のオフセットとなる。そのため、期間ｔｌｏｇ＿ｓｅｃが短ければ、露光期間Ｔ＿Ｅの終了時において、ＰＤに残存する信号電荷のうち、対数特性で蓄積された信号電荷の成分が増し、対数特性部Ｄ２の感度が高くなるのである。
【０１１４】
また、ＶＭ１とＶＭ２との差が大きい場合も、同様に、対数特性部Ｄ２の感度を高くすることができる。つまり、ＶＭ１とＶＭ２との差が大きければ、それだけ、層Ｌ１´の高さが増すため、第２層Ｌ２のオフセットが増える。よって、露光期間Ｔ＿Ｅの終了時において、ＰＤに残存する信号電荷のうち、対数特性で蓄積された信号電荷の成分が増し、対数特性部Ｄ２の感度が高くなるのである。
【０１１５】
以上のことから、対数特性部Ｄ２の感度は、期間ｔｌｏｇ＿ｓｅｃの長さと、ＶＭ２及びＶＭ１の電圧差とに依存するのである。
【０１１６】
そこで、制御部１４は、実施の形態１と同様にして被写体の輝度を求め、被写体の輝度が高くなるにつれて、期間ｔｌｏｇ＿ｓｅｃを長くする制御、並びにＶＭ１を上げてＶＭ１及びＶＭ２の電圧差を小さくする制御の少なくともいずれか一方を実行することで、対数特性部Ｄ２の感度を下げ、ダイナミックレンジを確保する。
【０１１７】
一方、制御部１４は、被写体の輝度が低くなるにつれて、期間ｔｌｏｇ＿ｓｅｃを短くする制御、並びにＶＭ１を下げてＶＭ１及びＶＭ２の電圧差を大きくする制御の少なくともいずれか一方を実行することで、対数特性部Ｄ２の感度を上げている。
【０１１８】
ここで、制御部１４は、被写体の輝度と期間ｔｌｏｇ＿ｓｅｃとの関係を予め定めた関数やＬＵＴを用いて、期間ｔｌｏｇ＿ｓｅｃを求めればよい。又は、被写体の輝度と期間ＶＭ１との関係を予め定めた関数やＬＵＴを用いて、ＶＭ１を求めればよい。そして、求めた期間ｔｌｏｇ＿ｓｅｃ又はＶＭ１でＴＸを駆動するための制御信号をＴＧ６に出力すればよい。この制御信号を受けたＴＧ６は、制御部１４により求められた期間ｔｌｏｇ＿ｓｅｃ，ＶＭ１を持つφＴＸでＴＸが駆動されるようにローデコーダ２を制御すればよい。
【０１１９】
なお、実施の形態２において、露光期間Ｔ＿Ｅを３つの期間に分け、１つ目の期間をφＴＸ＝ＶＬ、２つ目の期間をφＴＸ＝ＶＭ１、３つ目の期間をφＴＸ＝ＶＭ２にしてもよい。φＴＸ＝ＶＬの期間を設けることで、ＴＸの暗電流に起因する信号電荷がＦＤに蓄積されることを防止することができる。
【０１２０】
このように、実施の形態２では、露光期間Ｔ＿Ｅにおいて、φＴＸ＝ＶＭ１とした後、φＴＸ＝ＶＭ２とし、被写体の輝度に応じてＶＭ２を印加する期間を変える制御、並びにＶＭ１及びＶＭ２の電圧差を変える制御の少なくともいずれか一方が行われている。そのため、感度の増大とダイナミックレンジの確保との両立を図ることができる。
【０１２１】
（実施の形態３）
実施の形態３は、明るい被写体の存在の有無を判定し、実施の形態１の手法を用いて、明るい被写体が存在する場合は感度を下げる制御を行い、明るい被写体が存在しない場合は感度を上げる制御を行うことを特徴としている。
【０１２２】
なお、本実施の形態において、実施の形態１、２と同じものは説明を省略する。本実施の形態では、制御部１４は、明るい被写体が存在すると判定した場合、明るい被写体が存在しないと判定した場合に比べて、期間ｔｉｎｔ＿ｌｏｇを短くする。これにより、対数特性部Ｄ２の感度が低くなり、ダイナミックレンジが確保される。
【０１２３】
一方、制御部１４は、明るい被写体が存在しないと判定した場合、明るい被写体が存在すると判定した場合に比べて、期間ｔｉｎｔ＿ｌｏｇを長くする。これにより、対数特性部Ｄ２の感度が高くなる。
【０１２４】
具体的には、制御部１４は、明るい被写体が存在すると判定した場合、期間ｔｉｎｔ＿ｌｏｇを、明るい被写体が存在する場合において予め定められた期間Ｔ＿ｄｏｗｎに設定する。一方、制御部１４は、明るい被写体が存在しないと判定した場合、期間ｔｉｎｔ＿ｌｏｇを、明るい被写体が存在しない場合において予め定められた期間Ｔ＿ｕｐに設定すればよい。ここで、期間Ｔ＿ｕｐ＞期間Ｔ＿ｄｏｗｎである。そのため、明るい被写体が存在する場合は、期間ｔｉｎｔ＿ｌｏｇが短くなり、感度を下げてダイナミックレンジを確保し、明るい被写体が存在しない場合は、期間ｔｉｎｔ＿ｌｏｇが長くなり、感度を上げることができる。
【０１２５】
なお、制御部１４は、明るい被写体が存在しないと判定した場合、露光期間Ｔ＿Ｅの全期間を期間ｔｉｎｔ＿ｌｏｇとしてもよい。こうすることで、明るい被写体が存在しない場合の感度を最大限に高めることができる。
【０１２６】
ここで、制御部１４は、各画素回路ＧＣから出力される映像信号の平均値に基づいて、明るい被写体の存在の有無を判定すればよい。
【０１２７】
具体的には、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号の平均値を求め、この平均値を規定値Ｖ＿ｔｈ１と比較し、平均値が規定値Ｖ＿ｔｈ１以上の場合、明るい被写体が存在すると判定し、平均値が規定値Ｖ＿ｔｈ１未満の場合、明るい被写体が存在していないと判定すればよい。
【０１２８】
規定値Ｖ＿ｔｈ１としては、図４に示す対数特性部Ｄ２の高輝度側の所定のレベルを採用すればよい。
【０１２９】
また、制御部１４は、画素アレイ部１を構成する全部又は一部の画素回路ＧＣから出力される映像信号のヒストグラムを求め、このヒストグラムに基づいて、被写体が明るいか否かを判定してもよい。この場合、制御部１４は、横軸に映像信号の階調値、縦軸に頻度を規定する映像信号のヒストグラムのグラフを求め、このグラフから最も高階調側にあるピークを特定し、そのピークの階調値が規定値Ｖ＿ｔｈ２以上であれば、被写体が明るいと判定し、そのピークの階調値が規定値Ｖ＿ｔｈ２未満であれば、被写体が暗いと判定すればよい。
【０１３０】
規定値Ｖ＿ｔｈ２としては、図４に示す規定値Ｖ＿ｔｈ１を採用してもよいし、規定値Ｖ＿ｔｈ１よりも多少低い値を採用してもよいし、規定値Ｖ＿ｔｈ１よりも多少高い値を採用してもよい。
【０１３１】
また、制御部１４は、ヒストグラムにおいて、規定値Ｖ＿ｔｈ１よりも高い階調値の頻度の合計値を求め、この合計値が規定値Ｖ＿ｔｈ３以上であれば、明るい被写体が存在すると判定し、この合計値が規定値Ｖｔｈ＿３未満であれば、明るい被写体が存在しないと判定してもよい。ここで、規定値Ｖ＿ｔｈ３としては、例えば、画素アレイ部１を構成する全画素回路ＧＣの個数に対して、規定値Ｖ＿ｔｈ１以上の階調値の映像信号を出力した画素回路ＧＣの個数が所定の割合（例えば、９０％、８０％）となるような値を採用すればよい。
【０１３２】
このように、本実施の形態では、明るい被写体が存在する場合はダイナミックレンジを確保し、明るい被写体が存在しない場合は感度を上げることができる。
【０１３３】
（実施の形態４）
実施の形態４は、明るい被写体の存在の有無を判定し、実施の形態２の手法を用いて、明るい被写体が存在する場合は感度を下げる制御を行い、明るい被写体が存在しない場合は感度を上げる制御を行うことを特徴としている。なお、本実施の形態において、実施の形態１〜３と同一のものは説明を省略する。
【０１３４】
本実施の形態において、制御部１４は、実施の形態３と同じ手法を用いて明るい被写体の存在の有無を判定する。そして、制御部１４は、明るい被写体の存在の有無を判定し、明るい被写体が存在すると判定した場合、明るい被写体が存在しないと判定した場合に比べて、期間ｔｌｏｇ＿ｓｅｃを長くする。
【０１３５】
具体的には、制御部１４は、明るい被写体が存在すると判定した場合、期間ｔｌｏｇ＿ｓｅｃを所定の期間Ｔ＿ｕｐに設定する。一方、制御部１４は、明るい被写体が存在しないと判定した場合、期間ｔｌｏｇ＿ｓｅｃを所定の期間Ｔ＿ｄｏｗｎに設定する。ここで、期間Ｔ＿ｕｐ＞期間Ｔ＿ｄｏｗｎである。
【０１３６】
よって、明るい被写体が存在する場合、期間ｔｌｏｇ＿ｓｅｃが期間Ｔ＿ｕｐに設定されて、φＴＸ＝ＶＭ２の期間が増大し、対数特性部Ｄ２の感度が下がる。一方、明るい被写体が存在しない場合、期間ｔｌｏｇ＿ｓｅｃが期間Ｔ＿ｄｏｗｎに設定され、φＴＸ＝ＶＭ２の期間が減少し、対数特性部Ｄ２の感度が上がる。
【０１３７】
なお、制御部１４は、明るい被写体が存在すると判定した場合、ＶＭ１及びＶＭ２の電圧差を、明るい被写体が存在しないと判定した場合に比べて小さくしてもよい。一方、制御部１４は、明るい被写体が存在しないと判定した場合、ＶＭ１及びＶＭ２の電圧差を、明るい被写体が存在すると判定した場合に比べて大きくしてもよい。具体的には、変曲点Ｐ１を所望の値にするためにＶＭ２は固定とされているので、明るい被写体が存在する場合は、ＶＭ１の値を明るい被写体が存在しない場合に比べて大きな値ＶＭ１＿ｂｉｇに設定し、ＶＭ１及びＶＭ２の電圧差を小さくすればよい。一方、明るい被写体が存在しない場合は、ＶＭ１の値を値ＶＭ１＿ｓｍａｌｌに設定し、ＶＭ１及びＶＭ２の電圧差を大きくすればよい。なお、値ＶＭ１＿ｂｉｇとしては、ダイナミックレンジを確保する上で予め定められた好適な値を採用すればよい。また、値ＶＭ１＿ｓｍａｌｌとしては、対数特性部Ｄ２の感度を上げるうえで予め定められた好適な値を採用すればよい。
【０１３８】
なお、本実施の形態において、期間ｔｌｏｇ＿ｓｅｃを変える制御とＶＭ１及びＶＭ２の電圧差を変える制御とを組み合わせても良い。
【０１３９】
このように、本実施の形態によれば、実施の形態３と同様の効果を得ることができる。
【０１４０】
上述した固体撮像装置の技術的特徴は下記のようにまとめることができる。
【０１４１】
（１）本発明による固体撮像装置は、低輝度側が線形特性を示す線形特性部と、高輝度側が対数特性を示す対数特性部とを備えるリニアログ特性を持つ画素回路を備える固体撮像装置であって、前記画素回路は、入射光量に応じた信号電荷を蓄積するフォトダイオードと、浮遊拡散層と、前記フォトダイオードに蓄積された信号電荷を前記浮遊拡散層に転送する転送トランジスタとを備え、被写体を露光する露光期間において複数の電圧を前記転送トランジスタのゲートに印加することで、前記対数特性部の感度を変化させる制御部を備える。
【０１４２】
この構成によれば、露光期間中に複数種類の電圧が転送トランジスタのゲートに印加されている。そのため、線形特性部の感度は維持させて、対数特性部の感度のみを制御することができる。そのため、被写体の輝度が高い場合は、対数特性部の感度を下げて画素回路のダイナミックレンジを確保し、被写体の感度が低い場合は、対数特性部の感度を上げることができる。
【０１４３】
（２）前記制御部は、前記露光期間の少なくとも最後の期間において、前記転送トランジスタのゲートに中間電圧を印加して前記ゲートを半開させ、前記中間電圧を印加する期間を変えることで前記対数特性部の感度を変化させることが好ましい。
【０１４４】
この構成によれば、露光期間の少なくとも最後の期間において、転送トランジスタのゲートに中間電圧が印加されてゲートが半開にされる。そして、中間電圧を印加する期間を変えることで対数特性部の感度が変化されている。ここで、露光期間において、中間電圧を印加する期間が長くなると、露光期間の終了時において、光電変換素子に最終的に残存している信号電荷は本来持つべき対数特性の信号電荷の量に近づくことになる。そのため、中間電圧を印加する期間を長くすることで、対数特性部の感度を上げることができる。
【０１４５】
なお、少なくとも最後の期間とは、露光期間を複数の期間に区分した場合の最後の期間を指している。例えば、露光期間を前半期間と後半期間との２つの期間に区分した場合は後半期間が少なくとも最後の期間に該当することになる。
【０１４６】
（３）前記制御部は、前記露光期間を２つの期間に分け、前半期間において前記ゲートを閉める電圧を前記ゲートに印加し、後半期間において前記中間電圧を前記ゲートに印加することが好ましい。
【０１４７】
この構成によれば、露光期間の前半期間において転送トランジスタのゲートが閉められているため、転送トランジスタのゲートの電極下部の基板層と絶縁層との界面で発生する暗電流を抑制することができる。
【０１４８】
（４）前記制御部は、前記露光期間において、前記ゲートに第１中間電圧を印加して前記ゲートを半開させた後、前記ゲートに第１中間電圧よりも大きい第２中間電圧を印加して前記ゲートを更に開き、前記第２中間電圧を印加する期間を変える制御並びに第１中間電圧及び第２中間電圧の電圧差を変える制御の少なくとも一方を行うことで、前記対数特性部の感度を変化させることが好ましい。
【０１４９】
この構成によれば、露光期間の途中で第１中間電圧から第２中間電圧に切り替えられるため、ゲートが更に開いた状態にされる。そのため、露光期間の終了時において、光電変換素子に残存する信号電荷のうち、対数特性の信号電荷の成分を増大させることができ、対数特性部の感度を上げることができる。
【０１５０】
ここで、第２中間電圧を印加する期間を短くする、又は第１中間電圧及び第２中間電圧の電圧差を大きくすると、対数特性の信号電荷の成分を増大させ、対数特性部の感度を上げることができる。一方、第２中間電圧を印加する期間を長くする、又は前記電圧差を小さくすると、対数特性の信号電荷の成分を減少させ、対数特性部の感度を下げることができる。したがって、第２中間電圧を印加する時間を変える制御及び電圧差を変える制御の少なくとも一方を行うことで、対数特性部の感度を変化させることができる。
【０１５１】
（５）前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在すると判定した場合、前記明るい被写体が存在しないと判定した場合に比べて、前記中間電圧を印加する期間を短くすることが好ましい。
【０１５２】
この構成によれば、明るい被写体が存在する場合は、中間電圧を印加する期間が短くされるため、対数特性部の感度が下がり、ダイナミックレンジを確保することができる。一方、明るい被写体が存在しない場合は、中間電圧を印加する期間が長くされるため、対数特性部の感度を上げることができる。
【０１５３】
（６）前記制御部は、明るい被写体の存在の有無を判定し、前記明るい被写体が存在すると判定した場合、前記明るい被写体が存在しないと判定した場合に比べて前記第２中間電圧を印加する期間を長くする制御、並びに前記明るい被写体が存在しないと判定した場合に比べて前記電圧差を小さくする制御の少なくともいずれか一方を行うことが好ましい。
【０１５４】
この構成によれば、明るい被写体が存在する場合は、明るい被写体が存在しない場合に比べて第２中間電圧を印加する期間が短くされる制御、又は、電圧差が小さくされる制御の少なくともいずれか一方が行われるため、対数特性部の感度が下がり、ダイナミックレンジを確保することができる。一方、明るい被写体が存在しない場合は、明るい被写体が存在する場合に比べて第２中間電圧を印加する期間が長くされる制御、又は、電圧差が大きくされる制御の少なくともいずれか一方が行われるため、対数特性部の感度を上げることができる。
【０１５５】
（７）前記画素回路は、複数存在し、前記制御部は、各画素回路から出力される画素信号の平均値に基づいて、前記明るい被写体の存在の有無を判定することが好ましい。
【０１５６】
この構成によれば、明るい被写体の存在の有無を精度良く判定することができる。
【０１５７】
（８）前記画素回路は、複数存在し、前記制御部は、各画素回路から出力される画素信号のヒストグラムに基づいて、前記明るい被写体の存在の有無を判定することが好ましい。
【０１５８】
この構成によれば、明るい被写体の存在の有無を精度良く判定することができる。
【図１】
2012073448.tif 000003
【図２】
2012073448.tif 000004
【図３】
2012073448.tif 000005
【図４】
2012073448.tif 000006
【図５】
2012073448.tif 000007
【図６】
2012073448.tif 000008
【図７】
2012073448.tif 000009
【図８】
2012073448.tif 000010
【図９】
2012073448.tif 000011
【図１０】
2012073448.tif 000012
【図１１】
2012073448.tif 000013
【図１２】
2012073448.tif 000014
【図１３】
2012073448.tif 000015
【図１４】
2012073448.tif 000016
【図１５】
2012073448.tif 000017
【図１６】
2012073448.tif 000018
【図１７】
2012073448.tif 000019
【図１８】
2012073448.tif 000020
【図１９】
2012073448.tif 000021
【図２０】
2012073448.tif 000022
【図２１】
2012073448.tif 000023
【図２２】
2012073448.tif 000024
【図２３】
2012073448.tif 000025
【図２４】
2012073448.tif 000026
【図２５】
2012073448.tif 000027
【図２６】
2012073448.tif 000028
【国際調査報告】
2012073448.tif 000029
2012073448.tif 000030