(57)【要約】  光電変換装置１０は、ｎ型単結晶シリコン基板２１と、ｎ型単結晶シリコン基板２１の裏面上に形成されたＩＮ層２５及びＩＰ層２６と、ｎ側下地層４３、ｎ側主導電層４４、及びｎ側保護層４５を含むｎ側電極４０と、ｐ側下地層５３、ｐ側主導電層５４、及びｐ側保護層５５を含むｐ側電極５０とを備え、ｎ側主導電層４４は、ｎ側下地層４３の側面を覆わないように形成されると共に、ｎ側保護層４５により側面が被覆され、ｐ側電極５０は、ｐ側下地層５３の側面を覆わないように形成されると共に、ｐ側保護層５５により側面が被覆されている。
2012132854.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の一方の面上に形成されたｐ型領域及びｎ型領域と、
前記ｐ型領域上に形成されたｐ側下地層、該ｐ側下地層上に形成されたｐ側主導電層、及び該ｐ側主導電層上に形成されたｐ側保護層を含むｐ側電極と、
前記ｎ側領域上に形成されたｎ側下地層、該ｎ側下地層上に形成されたｎ側主導電層、及び該ｎ側主導電層上に形成されたｎ側保護層を含むｎ側電極と、
を備え、
前記ｐ側主導電層は、前記ｐ側下地層の側面を覆わないように形成されると共に、前記ｐ側保護層により側面が被覆され、
前記ｎ側主導電層は、前記ｎ側下地層の側面を覆わないように形成されると共に、前記ｎ側保護層により側面が被覆されている光電変換装置。
【請求項２】
請求項１に記載の光電変換装置において、
前記ｐ側及びｎ側下地層は、透明導電層であり、
前記ｐ側及びｎ側主導電層、及び前記ｐ側及びｎ側保護層は、金属層である光電変換装置。
【請求項３】
請求項２に記載の光電変換装置において、
前記ｐ側及びｎ側主導電層は、Ｃｕ層であり、
前記ｐ側及びｎ側保護層は、Ｓｎ層である光電変換装置。
【請求項４】
請求項１〜３のいずれか１に記載の光電変換装置において、
前記半導体基板は、結晶系半導体基板であり、
前記ｐ型領域及び前記ｎ型領域は、それぞれｐ型非晶質半導体及びｎ型非晶質半導体からなる層を含んで構成されている光電変換装置。
【請求項５】
請求項４に記載の光電変換装置において、
前記ｐ型領域と前記ｎ型領域とが部分的に重なって形成された重なり部を有し、
前記重なり部上に、前記ｐ側電極と前記ｎ側電極とを分離する分離溝が形成されている光電変換装置。
【請求項６】
請求項５に記載の光電変換装置において、
前記重なり部では、絶縁層を介して前記ｐ型領域と前記ｎ型領域とが重なり合っている光電変換装置。
【請求項７】
半導体基板の一方の面上に、ｐ型領域及びｎ型領域を形成する工程と、
分離溝で互いに分離されたｐ側電極及びｎ側電極を形成する工程であり、前記ｐ型領域上に前記ｐ側電極を、前記ｎ型領域上に前記ｎ側電極をそれぞれ形成する電極形成工程と、
を有し、
前記電極形成工程は、
前記ｐ型領域上及び前記ｎ型領域上に、下地層及び第１主導電層を形成する工程と、
前記第１主導電層の前記分離溝に対応する領域上に、レジスト膜を形成する工程と、
前記レジスト膜が形成された前記第１主導電層をシード層とする電解めっきにより、互いに分離されたｐ側第２主導電層及びｎ側第２主導電層をそれぞれ形成する工程と、
前記レジスト膜を除去して、前記第１主導電層及び前記下地層をそれぞれエッチングし、ｐ側第１主導電層及びｎ側第１主導電層と、ｐ側下地層及びｎ側下地層とをそれぞれ形成する工程と、
前記ｐ側第２主導電層及び前記ｎ側第２主導電層を覆うように、電解めっきによりｐ側保護層及びｎ側保護層をそれぞれ形成する工程と、
を含む光電変換装置の製造方法。
【請求項８】
半導体基板の一方の面上に、ｐ型領域及びｎ型領域を形成する工程と、
分離溝で互いに分離されたｐ側電極及びｎ側電極を形成する工程であり、前記ｐ型領域上に前記ｐ側電極を、前記ｎ型領域上に前記ｎ側電極をそれぞれ形成する電極形成工程と、
を有し、
前記電極形成工程は、
前記ｐ型領域上及び前記ｎ型領域上に、下地層及び第１主導電層を形成する工程と、
前記第１主導電層をシード層とする電解めっきにより第２主導電層を形成する工程と、
前記分離溝に対応する領域を残して前記第２主導電層上に、レジスト膜を形成する工程と、
前記レジスト膜で保護されていない領域の前記第２主導電層、前記第１主導電層、及び前記下地層をそれぞれエッチングし、ｐ側第２主導電層及びｎ側第２主導電層と、ｐ側第１主導電層及びｎ側第１主導電層と、ｐ側下地層及びｎ側下地層とをそれぞれ形成する工程と、
前記レジスト膜を除去して、前記ｐ側第２主導電層及び前記ｎ側第２主導電層を覆うように、電解めっきによりｐ側保護層及びｎ側保護層をそれぞれ形成する工程と、
を含む光電変換装置の製造方法。
【請求項９】
請求項７又は８に記載の光電変換装置の製造方法において、
前記第１主導電層をエッチングして前記ｐ側第１主導電層及び前記ｎ側第１主導電層を形成した後、前記第１主導電層のエッチングと異なる条件で、前記下地層をエッチングして前記ｐ側下地層及び前記ｎ側下地層を形成する光電変換装置の製造方法。
【請求項１０】
請求項７〜９のいずれか１に記載の光電変換装置の製造方法において、
前記下地層は、透明導電層であり、
前記第１主導電層及び前記第２主導電層は、Ｃｕ層であり、
前記ｐ側及びｎ側保護層は、Ｓｎ層である光電変換装置の製造方法。
【請求項１１】
請求項７〜１０のいずれか１に記載の光電変換装置の製造方法において、
前記半導体基板は、結晶系半導体基板であり、
前記ｐ型領域及び前記ｎ型領域は、それぞれｐ型非晶質半導体及びｎ型非晶質半導体からなる層を含んで構成されている光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換装置及びその製造方法に関する。
【背景技術】
【０００２】
環境負荷の小さなエネルギー源として、太陽電池等の光電変換装置が大いに注目されている。太陽電池等の光電変換装置では、光電変換効率を如何に向上させるかが重要な課題である。このような状況に鑑みて、太陽電池の裏面側にｐ型半導体領域及びｎ型半導体領域が形成され、ｐ側電極とｎ側電極とが分離溝によって電気的に分離された所謂裏面接合型の太陽電池が提案されている（特許文献１参照）。この裏面接合型の太陽電池によれば、受光面側に電極が存在しないため、光の受光効率を高めて発電効率を向上させることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２００２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
裏面接合型の太陽電池における電極の構造や形成方法では、低コストで簡便な手段により、電極間の隙間をできるだけ小さくして集電効率や透過光の反射効率を高めながら、電極間の絶縁性に優れた光電変換装置を開発することが重要である。
【課題を解決するための手段】
【０００５】
本発明に係る光電変換装置は、半導体基板と、半導体基板の一方の面上に形成されたｐ型領域及びｎ型領域と、ｐ型領域上に形成されたｐ側下地層、該ｐ側下地層上に形成されたｐ側主導電層、及び該ｐ側主導電層上に形成されたｐ側保護層を含むｐ側電極と、ｎ型領域上に形成されたｎ側下地層、該ｎ側下地層上に形成されたｎ側主導電層、及び該ｎ側主導電層上に形成されたｎ側保護層を含むｎ側電極とを備え、ｐ側主導電層は、ｐ側下地層の側面を覆わないように形成されると共に、ｐ側保護層により側面が被覆され、ｎ側主導電層は、ｎ側下地層の側面を覆わないように形成されると共に、ｎ側保護層により側面が被覆されていることを特徴とする。【０００６】
本発明に係る光電変換装置の製造方法は、半導体基板の一方の面上に、ｐ型領域及びｎ型領域を形成する工程と、分離溝で互いに分離されたｐ側電極及びｎ側電極を形成する工程であり、ｐ型領域上にｐ側電極を、ｎ型領域上にｎ側電極をそれぞれ形成する電極形成工程とを有し、電極形成工程は、ｐ型領域上及びｎ型領域上に、下地層及び第１主導電層を形成する工程と、第１主導電層の分離溝に対応する領域上にレジスト膜を形成する工程と、レジスト膜が形成された第１主導電層をシード層とする電解めっきによりレジスト膜で互いに分離されたｐ側第２主導電層及びｎ側第２主導電層をそれぞれ形成する工程と、レジスト膜を除去して該レジスト膜で保護されていた領域の第１主導電層及び下地層をそれぞれエッチングし、ｐ側第１主導電層及びｎ側第１主導電層と、ｐ側下地層及びｎ側下地層とをそれぞれ形成する工程と、ｐ側第２主導電層及びｎ側第２主導電層を覆うように、電解めっきによりｐ側保護層及びｎ側保護層をそれぞれ形成する工程と、を含むことを特徴とする。【０００７】
或いは、電極形成工程は、ｐ型領域上及びｎ型領域上に下地層及び第１主導電層を形成する工程と、第１主導電層をシード層とする電解めっきにより第２主導電層を形成する工程と、分離溝に対応する領域を残して第２主導電層上にレジスト膜を形成する工程と、レジスト膜で保護されていない領域の第２主導電層、第１主導電層、及び下地層をそれぞれエッチングし、ｐ側第２主導電層及びｎ側第２主導電層と、ｐ側第１主導電層及びｎ側第１主導電層と、ｐ側下地層及びｎ側下地層とをそれぞれ形成する工程と、レジスト膜を除去してｐ側第２主導電層及びｎ側第２主導電層を覆うように、電解めっきによりｐ側保護層及びｎ側保護層をそれぞれ形成する工程と、を含むことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、低コストで簡便な手段によって、電極間の隙間を小さくした場合であっても電極間の絶縁性を良好に維持することができる。電極間の隙間を小さくして電極面積を拡大することにより、例えば、集電効率や透過光の反射効率を高めることができ、光電変換効率をさらに向上させることが可能になる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態である光電変換装置を裏面側から見た平面図である。
【図２】図１のＡ‐Ａ線断面図である。
【図３】図１において、ｎ側電極及びｐ側電極を省略し、ＩＮ非晶質シリコン層及びＩＰ非晶質シリコン層の平面形状パターンを示す図である。
【図４】図２のＢ部拡大図である。
【図５】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、光電変換部の製造工程を示す図である。
【図６】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、光電変換部の製造工程を示す図である。
【図７】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、光電変換部の製造工程を示す図である。
【図８】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、光電変換部の製造工程を示す図である。
【図９】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１０】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１１】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１２】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１３】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１４】本発明の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１５】本発明の他の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１６】本発明の他の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【図１７】本発明の他の実施形態である光電変換装置の製造方法を説明するための断面図であって、ｎ側電極及びｐ側電極の形成工程を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を用いて、本発明の実施形態を詳細に説明する。
以下の実施形態は、単なる例示である。本発明は、以下の実施形態に限定されない。また、実施形態において参照する図面は、模式的に記載されたものであり、図面に描画された物体の寸法比率などは、現実の物体の寸法比率などとは異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
【００１１】
まず初めに、図１〜図４を参照して、光電変換装置１０の構成を詳細に説明する。
【００１２】
図１は、光電変換装置１０を裏面側から見た平面図である。図１に示すように、光電変換装置１０は、太陽光等の光を受光することでキャリア（電子及び正孔）を生成する光電変換部２０と、光電変換部２０の裏面側に形成されたｎ側電極４０及びｐ側電極５０とを備える。光電変換装置１０では、光電変換部２０で生成されたキャリアがｎ側電極４０及びｐ側電極５０によりそれぞれ収集される。ここで、「裏面」とは、装置の外部から光が入射する面である「受光面」と反対側の面を意味する。換言すれば、ｎ側電極４０及びｐ側電極５０が形成される面が裏面である。
【００１３】
ｎ側電極４０及びｐ側電極５０は、複数のフィンガー電極部４１，５１と、対応する各フィンガー電極部を繋ぐバスバー電極部４２，５２とをそれぞれ有することが好適である。そして、各電極のバスバー電極部４２，５２に図示しない配線材を電気的に接続して光電変換装置１０をモジュール化することで、キャリアが電気エネルギーとして外部に取り出される。
【００１４】
光電変換部２０は、結晶系半導体基板であるｎ型単結晶シリコン基板２１を有する。結晶系半導体基板としては、例えば、ｎ型多結晶シリコン基板やｐ型の単結晶又は多結晶シリコン基板であってもよいが、本実施形態で例示するｎ型単結晶シリコン基板２１を用いることが好適である。
【００１５】
ｎ型単結晶シリコン基板２１は、発電層として機能し、例えば、１００〜３００μｍの厚みを有する。ｎ型単結晶シリコン基板２１の受光面には、テクスチャ構造（図示せず）を形成することが好適である。ここで、「テクスチャ構造」とは、表面反射を抑制し、光電変換部２０の光吸収量を増大させる凹凸構造である。テクスチャ構造の具体例としては、（１００）面を有する受光面に異方性エッチングを施すことによって得られるピラミッド状（四角錐状や四角錐台状）の凹凸構造が例示できる。
【００１６】
図２は、図１のＡ‐Ａ線断面図、即ちフィンガー電極部４１，５１を幅方向に切断した断面図である。図２に示すように、ｎ型単結晶シリコン基板２１の受光面側には、ｉ型非晶質シリコン膜２２と、ｎ型非晶質シリコン層２３と、保護層２４とが順に形成される。ここで、ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３は、パッシベーション層として機能する。保護層２４は、パッシベーション層を保護すると共に、反射防止機能を有する。
【００１７】
ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３は、ｎ型単結晶シリコン基板２１の受光面の端縁領域を除く全域に積層されることが好適である。ｉ型非晶質シリコン層２２は、真性非晶質シリコンの薄膜層であって、例えば、０．１ｎｍ〜２５ｎｍ程度の厚みを有する。一方、ｎ型非晶質シリコン層２３は、例えば、リン（Ｐ）等がドープされた非晶質シリコンの薄膜層であって、２ｎｍ〜５０ｎｍ程度の厚みを有する。
【００１８】
保護層２４は、ｎ型非晶質シリコン層２３上の略全域に積層される。保護層２４は、光透過性が高い材料から構成されることが好ましく、例えば、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、又は酸窒化ケイ素（ＳｉＯＮ）等が用いられる。本実施形態では、保護層２４として、ＳｉＮ層を形成する。保護層２４の厚みは、反射防止特性等を考慮して適宜変更できるが、例えば、８０ｎｍ〜１μｍ程度であることが好適である。
【００１９】
光電変換部２０において、ｎ型単結晶シリコン基板２１の裏面側には、ｎ型領域を形成するＩＮ非晶質シリコン層２５（以下、ＩＮ層２５とする）と、ｐ型領域を形成するＩＰ非晶質シリコン層２６（以下、ＩＰ層２６とする）とがそれぞれ積層される。ＩＮ層２５の表面とＩＰ層２６とは、絶縁層３１によって絶縁される。ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上に直接積層される。一方、絶縁層３１は、ＩＮ層２５上の一部に積層される。
【００２０】
ＩＮ層２５は、ｎ型単結晶シリコン基板２１の裏面上に積層されるｉ型非晶質シリコン層２７と、ｉ型非晶質シリコン層２７上に積層されるｎ型非晶質シリコン層２８とを含む。ｉ型非晶質シリコン層２７及びｎ型非晶質シリコン層２８は、それぞれ、ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３と同様の組成、同様の厚みで形成することができる。
【００２１】
ＩＰ層２６は、主にｎ型単結晶シリコン基板２１の裏面上に積層されるｉ型非晶質シリコン層２９と、ｉ型非晶質シリコン層２９上に積層されるｐ型非晶質シリコン層３０とを含む。ｉ型非晶質シリコン層２９は、例えば、ｉ型非晶質シリコン層２２、ｉ型非晶質シリコン層２７と同様の組成、同様の厚みで形成できる。ｐ型非晶質シリコン層３０は、ボロン（Ｂ）等がドープされた非晶質シリコンの薄膜層である。ｐ型非晶質シリコン層３０の厚みは、例えば、２ｎｍ〜５０ｎｍ程度が好適である。
【００２２】
ＩＮ層２５及びＩＰ層２６は、光電変換効率等の観点から、裏面に平行な一方向に沿って交互に形成されることが好適である。また、ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上の広範囲を覆うように形成されることが好ましい。このため、ＩＮ層２５の一部とＩＰ層２６の一部とが互いに重なり合うように、例えば、一方の層が他方の層にオーバーラップして隙間なく積層されることが好適である。
【００２３】
以下では、ＩＰ層２６がＩＮ層２５上に重なって積層される形態を例示する。そして、ＩＮ層２５とＩＰ層２６とが重なり合う部分を「重なり部２６*」と称して説明する。
【００２４】
絶縁層３１は、重なり部２６*において、ＩＮ層２５の表面とＩＰ層２６との間の少なくとも一部に設けられることが好適である。絶縁層３１は、ＩＮ層２５とＩＰ層２６との間の絶縁性を高める機能を有する。絶縁層３１としては、例えば、保護層２４と同様の組成、同様の厚みで形成できる。特に、ＳｉＮ層とすることが好適である。
【００２５】
絶縁層３１は、ＩＮ層２５上において、ＩＰ層２６が積層される領域の全域、即ち重なり部２６*に亘って形成される。ＩＮ層２５において、ＩＰ層２６が積層されない領域上には、絶縁層３１を積層しない。
【００２６】
ここで、図３を参照し、ＩＮ層２５及びＩＰ層２６の構成について詳説する。以下では、ＩＮ層２５及びＩＰ層２６が交互に形成される裏面に平行な方向を「ｘ方向」、ｘ方向に直交する裏面に平行な方向を「ｙ方向」とする。
【００２７】
図３は、図１において、ｎ側電極４０及びｐ側電極５０を省略し、ＩＮ層２５及びＩＰ層２６の平面形状パターンを示した図である。図３では、図面の明瞭化のため、一部を拡大している。また、ＩＮ層２５及びＩＰ層２６の露出した積層領域に、互いに角度の異なる実線ハッチングをそれぞれ付する。ＩＮ層２５の積層領域において、絶縁層３１を介してＩＰ層２６が積層された領域には、破線ハッチングを付する。クロスハッチングが付された領域が重なり部２６*である。
【００２８】
図３に示すように、ＩＮ層２５及びＩＰ層２６は、例えば、互いに噛み合うように形成された櫛歯状、或いはストライプ状の積層形態を有する。ＩＮ層２５及びＩＰ層２６は、ｘ方向に沿って交互に形成される。また、ＩＮ層２５及びＩＰ層２６は、重なり部２６*を形成しながら隙間なく積層されることが好ましい。
【００２９】
ＩＮ層２５は、例えば、ｙ方向に沿って延びた複数のＩＮ領域２５ａと、ＩＮ領域２５ａと交差して、複数のＩＮ領域２５ａを繋ぐＩＮ領域２５ｂとを有する。ＩＮ領域２５ａは、例えば、ｘ方向に所定間隔をあけて互いに平行に形成されることが好適である。
【００３０】
ＩＰ層２６は、ＩＮ層２５と同様に、ｙ方向に沿って延びた複数のＩＰ領域２６ａと、ＩＰ領域２６ａと交差して、複数のＩＰ領域２６ａを繋ぐＩＰ領域２６ｂとを有する。
【００３１】
ＩＰ領域２６ａは、ＩＮ領域２５ａと同様に、ｘ方向に所定間隔をあけて互いに平行に複数形成される。そして、各ＩＮ領域２５ａの間を埋めるように各ＩＰ領域２６ａを積層することで、上記のように、ＩＮ層２５（ＩＮ領域２５ａ）と、ＩＰ層２６（ＩＰ領域２６ａ）とが、ｘ方向に沿って交互に形成される。また、ＩＰ領域２６ａのｘ方向端縁領域を、ＩＮ領域２５ａのｘ方向端縁領域上に積層することで、ｘ方向に複数の重なり部２６*が形成される。
【００３２】
ＩＮ層２５及びＩＰ層２６は、ｙ方向にも、ｎ型単結晶シリコン基板２１の裏面上に隙間なく積層されることが好適である。例えば、ＩＮ層２５とＩＰ層２６とのｙ方向の境界領域において、ＩＰ層２６の一部がＩＮ層２５上の一部に積層されることが好適である。即ち、ＩＮ層２５及びＩＰ層２６は、ｎ型単結晶シリコン基板２１の裏面上の全域に積層される。
【００３３】
重なり部２６*の幅は、例えば、３０μｍ〜５００μｍ程度であって、ＩＮ領域２５ａの幅の１／３程度とすることが好適である。ＩＮ領域２５ａの幅は、１００μｍ〜１．５ｍｍ程度とすることが好適である。各ＩＮ領域２５ａの間隔は、その幅よりも大きく設定でき、ＩＰ領域２６ａの幅は、例えば、ＩＮ領域２５ａの幅よりも大きく設定される。また、ＩＮ領域２５ｂ及びＩＰ領域２６ｂの幅は、例えば、ＩＰ領域２６ａの幅よりも大きく設定できる。
【００３４】
ここで、図１〜図３に加えて、図４を適宜参照し、ｎ側電極４０及びｐ側電極５０の構成について詳説する。図４は、図２のＢ部拡大図、ｎ側電極４０及びｐ側電極５０との境界位置及びその近傍を拡大して示す図である。
【００３５】
ｎ側電極４０は、光電変換部２０のＩＮ非晶質シリコン層２５からキャリア（電子）を収集する電極である。ｎ側電極４０は、ＩＮ層２５上に直接形成される。ｐ側電極５０は、光電変換部２０のＩＰ非晶質シリコン層２６からキャリア（正孔）を収集する電極である。ｐ側電極５０は、ＩＰ層２６上に直接形成される。本実施形態では、ＩＰ層２６の積層面積の方が、ＩＮ層２５の積層面積よりも広く、これに対応して、ｐ側電極５０の積層面積の方が、ｎ側電極４０の積層面積よりも広くなる。
【００３６】
ｎ側電極４０とｐ側電極５０との間には、両電極を分離する分離溝６０が形成されている。分離溝６０は、ＩＰ層２６上に形成されることが好適である。分離溝６０は、重なり部２６*上に形成することが好適である。
【００３７】
ｎ側電極４０では、例えば、フィンガー電極部４１がＩＮ領域２５ａの露出領域上に、バスバー電極部４２がＩＮ領域２５ｂの露出領域上にそれぞれ形成され、各電極部は重なり部２６*上にも形成される。一方、ｐ側電極５０では、例えば、フィンガー電極部５１がＩＰ領域２６ａ上に、バスバー電極部５２がＩＰ領域２６ｂ上にそれぞれ形成され、各電極部は重なり部２６*上にも形成される。
【００３８】
ｎ側電極４０は、ＩＮ層２５上に形成されたｎ側下地層４３と、ｎ側下地層４３上に形成されたｎ側主導電層４４と、ｎ側主導電層４４上に形成されたｎ側保護層４５とを含む積層構造とする。ｐ側電極５０は、ＩＰ層２６上に形成されたｐ側下地層５３と、ｐ側下地層５３上に形成されたｐ側主導電層５４と、ｐ側主導電層５４上に形成されたｐ側保護層５５とを含む積層構造とする。
【００３９】
主導電層４４，５４及び保護層４５，５５は、金属層とし、下地層４３，５３は、透明導電層（ＴＣＯ膜）とすることが好ましい。透明導電層は、光電変換部２０と金属層との接触を防止し、金属層と半導体との合金化を防いで入射光の反射率を高める機能を有する。
【００４０】
透明導電層（ＴＣＯ膜）は、例えば、多結晶構造を有する酸化インジウム（Ｉｎ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ2）、及び酸化チタン（ＴｉＯ2）等の金属酸化物のうち少なくとも１種を含んで構成されることが好ましい。これらの金属酸化物に、錫（Ｓｎ）、亜鉛（Ｚｎ）、タングステン（Ｗ）、アンチモン（Ｓｂ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）、セリウム（Ｃｅ）、ガリウム（Ｇａ）などのドーパントがドープされていてもよく、例えば、Ｉｎ2Ｏ3にＳｎがドープされたＩＴＯが特に好ましい。ドーパントの濃度は、０〜２０ｗｔ％とすることができる。透明導電層の厚みは、例えば、５０ｎｍ〜１００ｎｍ程度が好適である。
【００４１】
金属層は、高い導電性を有し、且つ光の反射率が高い金属から構成されることが好ましい。また、電解めっきにより形成可能な金属層とすることが特に好適である。具体的には、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの金属又はそれらの１種以上を含む合金が例示できる。
【００４２】
主導電層４４，５４は、例えば、導電性や反射率、材料コスト等の観点から、Ｃｕ層とすることが特に好適である。Ｃｕ層の厚みは、例えば、１０μｍ〜２０μｍ程度が好適である。また、ｎ側主導電層４４は、ｎ側下地層４３上に形成されるｎ側第１主導電層４４ａと、ｎ側第１主導電層４４ａをシード層として電解めっきにより形成されるｎ側第２主導電層４４ｂとで構成されることが好適である。同様に、ｐ側主導電層５４は、ｐ側第１主導電層５４ａと、ｐ側第２主導電層５４ｂとで構成されることが好適である。ここで、「シード層」とは、めっき成長の際に電流を流す層を意味し、各シード層上にそれぞれ第２主導電層４４ｂ，５４ｂが形成される。
【００４３】
図４に示すように、ｎ側主導電層４４は、ｎ側下地層４３の側面を覆わないように形成される。同様に、ｐ側主導電層５４は、ｐ側下地層５３の側面を覆わないように形成される。
【００４４】
保護層４５，５５は、例えば、Ｃｕ層の酸化を防止して導電性の低下を防止する機能を有する。保護層４５，５５としては、酸化による導電率の変化が少なく、且つ安価なＳｎ層を用いることが好適であるが、Ｃｕよりも酸化し難いＡｇ層やＡｕ層を用いることもできる。保護層４５，５５の厚みは、例えば、１μｍ〜５μｍ程度が好適である。
【００４５】
ｎ側主導電層４４は、ｎ側保護層４５により側面が被覆されていることが好適である。同様に、ｐ側主導電層５４は、ｐ側保護層５５により側面が被覆されていることが好ましい。
【００４６】
次に、図５〜図１７を参照して、光電変換装置１０の製造方法を例示する。
【００４７】
図５〜図１４は、製造工程の第１の例を示す断面図である。図１５〜図１７は、製造工程の第２の例を示す断面図である。図５〜図１７は、図２と同様に、フィンガー電極部４１，５１を幅方向に切断した断面図である。
【００４８】
まず、図５〜図８を参照し、光電変換部２０の製造工程について説明する。
【００４９】
図５に示すように、ｎ型単結晶シリコン基板２１を真空チャンバ内に設置して、プラズマ化学気相成長（ＰＥＣＶＤ）やスパッタリングにより、ｉ型非晶質シリコン層、ｎ型非晶質シリコン層、及び絶縁層（保護層）を順に積層する。本実施形態では、ｎ型単結晶シリコン基板２１の受光面１１上に、ｉ型非晶質シリコン層２２、ｎ型非晶質シリコン層２３、及び保護層２４を順に積層し、裏面１２上に、ｉ型非晶質シリコン層２７、ｎ型非晶質シリコン層２８、及び絶縁層３１を順に積層する。
【００５０】
ＰＥＣＶＤによるｉ型非晶質シリコン膜２２，２７の積層工程では、例えば、シランガス（ＳｉＨ4）を水素（Ｈ2）で希釈したものを原料ガスとして使用する。また、ｎ型非晶質シリコン膜２３，２８の積層工程では、例えば、シラン（ＳｉＨ4）にホスフィン（ＰＨ3）を添加し、水素（Ｈ2）で希釈したものを原料ガスとして使用する。
【００５１】
ｉ型非晶質シリコン層２２等を積層する前において、ｎ型単結晶シリコン基板２１の受光面１１にテクスチャ構造を形成することが好適である。テクスチャ構造は、例えば、水酸化カリウム（ＫＯＨ）水溶液を用いて、（１００）面を異方性エッチングすることで形成できる。
【００５２】
続いて、図６に示すように、裏面１２上に積層された各層をパターニングする。まず、絶縁層３１を部分的にエッチングして除去する。絶縁層３１のエッチング工程では、例えば、スクリーン印刷やインクジェットによる塗工プロセス、又はフォトリソプロセス等により形成されたレジスト膜をマスクとして使用する。絶縁層３１が、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（ＳｉＮ）、又は酸窒化ケイ素（ＳｉＯＮ）である場合は、例えば、フッ化水素（ＨＦ）水溶液を用いてエッチングできる。
【００５３】
絶縁層３１のエッチング終了後、例えば、レジスト膜を除去し、パターニングされた絶縁層３１をマスクとして、露出しているＩＮ層２５をエッチングする。ＩＮ層２５のエッチングは、例えば、水酸化ナトリウム（ＮａＯＨ）水溶液（例えば、１ｗｔ％  ＮａＯＨ水溶液）等のアルカリ性エッチング液を用いて行う。この工程により、裏面１２上にパターニングされたＩＮ層２５、絶縁層３１が形成される。
【００５４】
ＩＮ層２５、ＩＰ層２６、及び絶縁層３１のエッチングには、例えば、エッチングペーストや粘度が調整されたエッチングインクを用いることもできる。この場合には、スクリーン印刷やインクジェット等により、ＩＮ層２５等の除去した領域上にエッチングペーストを塗工する。
【００５５】
続いて、図７に示すように、裏面１２上の端縁領域を除く全域にＩＰ層２６を積層する。つまり、パターニングしたＩＮ層２５上にも絶縁層３１を介してＩＰ層２６が積層される。ＩＰ層２６は、ＩＮ層２５と同様に、ＰＥＣＶＤによってｉ型非晶質シリコン層２９及びｐ型非晶質シリコン層３０を順に成膜することで形成できる。ただし、ｐ型非晶質シリコン層３０の積層工程では、例えば、ＰＨ3の代わりに、ジボラン（Ｂ2Ｈ6）を原料ガスとして使用する。
【００５６】
続いて、図８に示すように、ＩＮ層２５上に積層されたＩＰ層２６をパターニングし、絶縁層３１を部分的に除去して光電変換部２０を得る。この工程では、まず、ＩＮ層２５上に積層されたＩＰ層２６を部分的にエッチングして除去する。除去するＩＰ層２６の領域は、後工程でｎ側電極４０を形成するＩＮ層２５上の領域である。ＩＰ層２６のエッチング工程では、例えば、スクリーン印刷等によって形成されるレジスト膜をマスクとして使用し、ＮａＯＨ水溶液等のアルカリ性エッチング液を用いて行う。この工程では、レジスト膜が形成されて保護された領域が、ＩＰ層２６の重なり部２６*と、ＩＮ層２５が除去された領域とになる。
【００５７】
ＩＰ層２６は、通常、ＩＮ層２５よりもエッチングされ難いため、ＩＮ層２５のＮａＯＨ水溶液よりも高濃度のもの（例えば、１０ｗｔ％  ＮａＯＨ水溶液）、又はフッ硝酸（ＨＦ，ＨＮＯ3）（例えば、各々３０ｗｔ％）を用いることが好ましい。或いは、ＮａＯＨ水溶液を７０〜９０℃程度に加熱して用いること（熱アルカリ処理）も好ましい。
【００５８】
次に、ＩＰ層２６のエッチング終了後、レジスト膜を除去し、パターニングされたＩＰ層２６をマスクとして使用し、ＨＦ水溶液を用いて露出している絶縁層３１をエッチングして除去する。そして、絶縁層３１の一部が除去されることで、ＩＮ層２５の一部が露出する。
【００５９】
次に、図９〜図１４を参照し、電極形成工程について説明する。
【００６０】
図９に示すように、ＩＮ層２５上及びＩＰ層２６上に、下地層１３及び第１主導電層１４を順に形成する。下地層１３及び第１主導電層１４は、ＩＮ層２５上及びＩＰ層２６上の全域に積層される。
【００６１】
続いて、図１０に示すように、第１主導電層１４上において、分離溝６０に対応する領域上にレジスト膜１００を形成する。レジスト膜１００は、重なり部２６*に対応する第１主導電層１４の領域上に沿って形成される。
【００６２】
レジスト膜１００の厚みは、後工程で形成されるｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂの厚みに応じて調整される。例えば、第２主導電層４４ｂ，５４ｂの横方向への成長を防止する観点からは、第２主導電層４４ｂ，５４ｂより厚くレジスト膜１００を形成することが好適である。具体的には、１０μｍ〜２０μｍ程度が好適である。レジスト膜１００の幅は、ｎ側保護層４５及びｐ側保護層５５同士が接触しない範囲で小さい方が好ましく、例えば、１０〜２００μｍ程度が好適である。
【００６３】
続いて、図１１に示すように、レジスト膜１００が形成された第１主導電層１４をシード層として電解めっきにより、ｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂを形成する。ここで、めっき層が、レジスト膜１００により区分けされて形成されるため、めっき層が分離されて第２主導電層４４ｂ，５４ｂが得られる。また、この工程では、第１主導電層１４がパターニングされていないため、めっき処理時に流れる電流の面密度が等しくなり、第２主導電層４４ｂ，５４ｂの厚みは同程度となる。
【００６４】
続いて、図１２に示すように、レジスト膜１００を除去する。レジスト膜１００を除去することで、分離溝１６が得られる。ここで、分離溝１６とは、第２主導電層４４ｂ，５４ｂを分離する溝であり、後工程でその一部が保護層４５，５５により埋められる。
【００６５】
続いて、図１３に示すように、ｎ側第２主導電層４４ｂ及びｐ側第２主導電層５４ｂをマスクとして第１主導電層１４を部分的にエッチングする。これにより、分離溝１６の底において第１主導電層１４が分断され、互いに分離されたｎ側第１主導電層４４ａ及びｐ側第１主導電層５４ａが形成される。第１主導電層１４は、例えば、塩化第二鉄（Ｆｅ2Ｃｌ3）水溶液を用いてエッチングできる。
【００６６】
この工程により、ｎ側第１主導電層４４ａ及びｎ側第２主導電層４４ｂを含むＣｕ層であるｎ側主導電層４４と、ｐ側第１主導電層５４ａ及びｐ側第２主導電層５４ｂを含むＣｕ層であるｐ側主導電層５４が得られる。また、この工程により、透明導電層である下地層１３の一部が、例えば、重なり部２６*に沿って露出する。
【００６７】
続いて、図１４に示すように、ｎ側主導電層４４及びｐ側主導電層５４をマスクとして、露出した下地層１３をエッチングする。これにより、分離溝１６の底において下地層１３が分断され、互いに分離されたｎ側下地層４３及びｐ側下地層５３が形成される。下地層１３は、例えば、塩化水素（ＨＣｌ）水溶液やシュウ酸水溶液を用いてエッチングできる。
【００６８】
この工程では、ｎ側主導電層４４及びｐ側主導電層５４がエッチングされない条件、例えば、塩化第二鉄（Ｆｅ2Ｃｌ3）等が含まれないエッチング液を用いて、下地層１３のエッチングが行われる。そして、Ｃｕ層をマスクとするため、ｎ側下地層４３及びｐ側下地層５３の間隔と、ｎ側主導電層４４及びｐ側主導電層５４の間隔とが同等になる。
【００６９】
最後に、ｎ側主導電層４４及びｐ側主導電層５４をシード層として電解めっきにより、Ｓｎ層であるｎ側保護層４５及びｐ側保護層５５をそれぞれ形成する。これにより、図２に示す光電変換装置１０が得られる。保護層４５，５５は、ｎ側主導電層４４及びｐ側主導電層５４の側面を含む露出した面の全体を被覆して形成される。なお、保護層４５，５５は、例えば、１μｍ以上の厚みで形成された場合、横方向への成長により、下地層４３，５３の側面も被覆する。
【００７０】
以上、本実施形態の光電変換装置１０では、ｎ側主導電層４４、ｐ側主導電層５４は、ＩＮ層２５上又はＩＰ層２６上に、下地層４３，５３を介して積層されており、ＩＮ層２５又はＩＰ層２６と直接接触していない。これにより、主導電層４４，５４を構成する金属が、例えば、ＩＮ層２５又はＩＰ層２６に拡散することを防止でき、欠陥準位の発生を抑制できる。
【００７１】
また、光電変換装置１０では、ｎ側主導電層４４がｎ側保護層４５により、ｐ側主導電層５４がｐ側保護層５５により、それぞれ側面を含む露出した面の全体が被覆されている。これにより、例えば、主導電層４４，５４を構成するＣｕ等の金属が酸化して導電率が低下することを防止できる。
【００７２】
また、本実施形態の製造方法では、分離溝６０の位置に合わせて形成したレジスト膜１００を用いて、分離溝６０の幅を確保した状態で電解めっきを行うことにより、ｎ側主導電層４４とｐ側主導電層５４とを分離して形成できる。このため、横方向へのＣｕめっき層の成長を考慮してシード層の間隔を広く設定する必要がない。つまり、電極間の絶縁性を良好に維持しながら、分離溝６０の幅を小さくして電極面積を拡大できる。
【００７３】
ここで、図１５〜図１７を参照し、光電変換装置１０の製造方法の他の例について説明する。図１５〜図１７は、電極形成工程の一部を示す図である。
【００７４】
図９に示すように、露出したＩＮ層２５上及びパターニングされたＩＰ層２６上に、下地層１３及び第１主導電層１４を順に形成した後、図１５に示すように、第１主導電層１４上の全域に第２主導電層１５を形成してもよい。第２主導電層１５は、例えば、Ｃｕ層であり、第１主導電層１４をシード層とする電解めっきにより形成される。
【００７５】
続いて、図１６に示すように、分離溝６０に対応する領域を除く第２主導電層１５上の全域にレジスト膜１０１を形成する。この工程では、例えば、重なり部２６*に沿った線状の領域を残して、第２主導電層１５上にレジスト膜１０１を形成する。レジスト膜１０１は、例えば、スクリーン印刷等により形成できる。
【００７６】
続いて、図１７に示すように、レジスト膜１０１をマスクとして、レジスト膜１０１により保護されていない露出した第１主導電層１４及び第２主導電層１５を部分的にエッチングして除去する。これにより、第１主導電層１４及び第２主導電層１５が分断されて分離溝１６が形成され、分離溝１６により互いに分離されたｎ側主導電層４４及びｎ側保護層４５が得られる。第１主導電層１４及び第２主導電層１５のエッチングは、上記のように、塩化第二鉄（Ｆｅ2Ｃｌ3）水溶液を用いて行うことができる。
【００７７】
続いて、レジスト膜１０１を除去することで、図１３に示す状態となる。下地層１３のエッチング以降の工程については、上述の通りである。
【００７８】
図１５〜図１７に示す方法では、ＩＮ層２５上及びＩＰ層２６上の全域にＣｕめっき層を形成してから分離することにより、ｎ側主導電層４４とｐ側主導電層５４を形成できる。この方法によっても、各電極に対応してパターニングした各Ｃｕシード層を用いてＣｕめっき層を形成する場合のように、横方向へのＣｕめっき層の成長を考慮して各シード層の間隔を広く設定する必要がない。つまり、電極間の絶縁性を良好に維持しながら、分離溝６０の幅を小さくして電極面積を拡大できる。
【００７９】
本実施形態は、本発明の目的を損なわない範囲で設計変更することができる。
【００８０】
例えば、本実施形態では、ＩＮ層２５を積層してからＩＰ層２６を積層するものとして説明したが、ＩＰ層２６を先に積層してもよい。この場合、ＩＰ層２６上の一部に、ＩＮ層２５の一部が重なって積層された構成とすることが好適である。
【００８１】
また、本実施形態では、ｎ型単結晶シリコン基板２１の裏面１２上に、ＩＮ層２５とＩＰ層２６とを、例えば、互いに噛み合う櫛歯状パターンで積層して、ｎ型領域及びｐ型領域を形成したが、ドーパントを熱拡散させて各領域を形成してもよい。例えば、裏面１２上の一の領域にｎ型ドーパントを熱拡散させて高ドープのｎ型領域を形成し、他の領域にｐ型ドーパントを熱拡散させてｐ型領域を形成してもよい。
【符号の説明】
【００８２】
１０  光電変換装置、１１  受光面、１２  裏面、１３  下地層、１４  第１主導電層、１５  第２主導電層、１６  分離溝、２０  光電変換部、２１  ｎ型単結晶シリコン基板、２２，２７，２９  ｉ型非晶質シリコン層、２３，２８  ｎ型非晶質シリコン層、２４  保護層、２５  ＩＮ非晶質シリコン層（ＩＮ層）、２６  ＩＰ非晶質シリコン層（ＩＰ層）、３０  ｐ型非晶質シリコン層、３１  絶縁層、４０  ｎ側電極、４１，５１  フィンガー電極部、４２，５２  バスバー電極部、４３  ｎ側下地層、４４  ｎ側主導電層、４４ａ  ｎ側第１主導電層、４４ｂ  ｎ側第２主導電層、４５  ｎ側保護層、５０  ｐ側電極、５３  ｐ側下地層、５４  ｐ側主導電層、５４ａ  ｐ側第１主導電層、５４ｂ  ｐ側第２主導電層、５５  ｐ側保護層、６０  分離溝、１００，１０１  レジスト膜。
【図１】
2012132854.tif 000003
【図２】
2012132854.tif 000004
【図３】
2012132854.tif 000005
【図４】
2012132854.tif 000006
【図５】
2012132854.tif 000007
【図６】
2012132854.tif 000008
【図７】
2012132854.tif 000009
【図８】
2012132854.tif 000010
【図９】
2012132854.tif 000011
【図１０】
2012132854.tif 000012
【図１１】
2012132854.tif 000013
【図１２】
2012132854.tif 000014
【図１３】
2012132854.tif 000015
【図１４】
2012132854.tif 000016
【図１５】
2012132854.tif 000017
【図１６】
2012132854.tif 000018
【図１７】
2012132854.tif 000019
【国際調査報告】
2012132854.tif 000020
2012132854.tif 000021