(57)【要約】  工程を煩雑にすることなく最上面が平坦化され、かつ色ムラを抑制するなど光学特性を向上することが可能な光学変換素子（ＰＤ）を有する半導体装置の製造方法は、半導体基板（ＳＵＢ）の主表面の、光電変換素子（ＰＤ）が形成された有効チップ領域（ＡＡ）と、有効チップ外領域（ＮＡＡ）との双方において最上層金属層（ＡＬ３）が形成される。有効チップ領域（ＡＡ）内の最上層金属層（ＡＬ３）がパターニングされ、かつ有効チップ外領域（ＮＡＡ）全体の最上層金属層（ＡＬ３）が除去される。有効チップ領域（ＡＡ）においてパターニングされた最上層金属層（ＡＬ３）を覆うように有効チップ領域（ＡＡ）と有効チップ外領域（ＮＡＡ）との双方に層間絶縁層（ＩＩ４）が形成される。有効チップ領域（ＡＡ）内においてパターニングされた最上層金属層（ＡＬ３）の真上に位置する層間絶縁層（ＩＩ４）の上面の一部が選択的にエッチングされることにより除去された上で、層間絶縁層（ＩＩ４）の上面が平坦化される。
2012141003.tif 000002
【特許請求の範囲】
【請求項１】
有効チップ領域（ＡＡ）と、有効チップ外領域（ＮＡＡ）とを有するウエハ状態の半導体基板（ＳＵＢ）の少なくとも前記有効チップ領域（ＡＡ）内の主表面に光電変換素子（ＰＤ）を形成する工程と、
前記光電変換素子（ＰＤ）が形成された前記半導体基板（ＳＵＢ）の前記主表面の上方において、前記有効チップ領域（ＡＡ）と前記有効チップ外領域（ＮＡＡ）との双方に最上層金属層（ＡＬ３）を形成する工程と、
前記有効チップ領域（ＡＡ）内の前記最上層金属層（ＡＬ３）をパターニングし、かつ前記有効チップ外領域（ＮＡＡ）全体の前記最上層金属層（ＡＬ３）を除去する工程と、
前記有効チップ領域（ＡＡ）においてパターニングされた前記最上層金属層（ＡＬ３）を覆うように前記有効チップ領域（ＡＡ）と前記有効チップ外領域（ＮＡＡ）との双方に層間絶縁層（ＩＩ４）を形成する工程と、
前記有効チップ領域（ＡＡ）内においてパターニングされた前記最上層金属層（ＡＬ３）の真上に位置する前記層間絶縁層（ＩＩ４）の上面の一部を選択的にエッチングすることにより除去する工程と、
前記エッチングにより選択的に除去された前記層間絶縁層（ＩＩ４）の上面を平坦化する工程とを備えた、半導体装置の製造方法。
【請求項２】
前記層間絶縁層（ＩＩ４）の上面の一部を選択的にエッチングすることにより除去する工程は、前記層間絶縁層（ＩＩ４）上にポジ型のプリエッチング用フォトレジストのパターン（ＲＳＰ１）を形成し、前記プリエッチング用フォトレジストの前記パターン（ＲＳＰ１）をマスクとして、前記有効チップ領域（ＡＡ）内においてパターニングされた前記最上層金属層（ＡＬ３）の真上に位置する前記層間絶縁層（ＩＩ４）の上面の一部を選択的にエッチングすることにより行なわれる、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記有効チップ領域（ＡＡ）内の前記最上層金属層（ＡＬ３）をパターニングし、かつ前記有効チップ外領域（ＮＡＡ）全体の前記最上層金属層（ＡＬ３）を除去する工程は、
前記最上層金属層（ＡＬ３）の上に金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）を形成する工程と、
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）内の部分を露光する工程と、
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ外領域（ＮＡＡ）内の部分を露光する工程と、
前記有効チップ領域（ＡＡ）内と前記有効チップ外領域（ＮＡＡ）内との前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）が露光された後に、前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）内の部分と前記有効チップ外領域（ＮＡＡ）内の部分とを同時に現像する工程とを含む、請求項１に記載の半導体装置の製造方法。
【請求項４】
前記有効チップ領域（ＡＡ）内の前記最上層金属層（ＡＬ３）をパターニングし、かつ前記有効チップ外領域（ＮＡＡ）全体の前記最上層金属層（ＡＬ３）を除去する工程は、
前記最上層金属層（ＡＬ３）の上に金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）を形成する工程と、
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）内の部分を露光する工程と、
前記有効チップ領域（ＡＡ）内の前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）が露光された後に、前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）内の部分を現像する工程と、
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ外領域（ＮＡＡ）内の部分を露光する工程と、
前記有効チップ外領域（ＮＡＡ）内の前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）が露光された後に、前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ外領域（ＮＡＡ）内の部分を現像する工程とを含み、
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）内の部分を現像する工程と、前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ外領域（ＮＡＡ）内の部分を現像する工程とは互いに別工程で行なわれる、請求項１に記載の半導体装置の製造方法。
【請求項５】
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）内の部分を露光する工程は、前記有効チップ領域（ＡＡ）内の前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の一部を露光する第１のフォトマスク（ＭＫ１ａ）を用いて行なわれ、
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ外領域（ＮＡＡ）内の部分を露光する工程は、前記有効チップ外領域（ＮＡＡ）内の前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の全部を露光する第２のフォトマスク（ＭＫ２ａ）を用いて行なわれる、請求項３に記載の半導体装置の製造方法。
【請求項６】
前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ外領域（ＮＡＡ）内の部分を露光する工程は、ステッパのブラインド（ＢＬＤ）により前記有効チップ外領域（ＮＡＡ）以外の部分を遮光して露光を行なうことにより、前記有効チップ外領域（ＮＡＡ）全体の前記金属層用フォトレジスト（ＲＳＰ１，ＲＳＰ２）を露光する工程を含む、請求項３に記載の半導体装置の製造方法。
【請求項７】
有効チップ領域（ＡＡ）と、有効チップ外領域（ＮＡＡ）とを有するウエハ状態の半導体基板（ＳＵＢ）の少なくとも前記有効チップ領域（ＡＡ）内の主表面に光電変換素子（ＰＤ）を形成する工程と、
前記光電変換素子（ＰＤ）が形成された前記半導体基板（ＳＵＢ）の前記主表面の上方において、前記有効チップ領域（ＡＡ）と前記有効チップ外領域（ＮＡＡ）との双方に最上層金属層（ＡＬ３）を形成する工程と、
前記有効チップ領域（ＡＡ）内および前記有効チップ外領域（ＮＡＡ）の双方の前記最上層金属層（ＡＬ３）をパターニングする工程と、
前記有効チップ領域（ＡＡ）と前記有効チップ外領域（ＮＡＡ）とにおいてパターニングされた前記最上層金属層（ＡＬ３）を覆うように層間絶縁層（ＩＩ４）を形成する工程と、
前記層間絶縁層（ＩＩ４）上にネガ型のプリエッチング用フォトレジスト（ＲＳＮ１，ＲＳＮ２）を形成し、前記プリエッチング用フォトレジスト（ＲＳＮ１，ＲＳＮ２）の前記有効チップ領域（ＡＡ）および前記有効チップ外領域（ＮＡＡ）を選択的に露光し、かつ前記プリエッチング用フォトレジスト（ＲＳＮ１，ＲＳＮ２）の前記半導体基板（ＳＵＢ）の外縁部を周辺露光した後に前記プリエッチング用フォトレジスト（ＲＳＮ１，ＲＳＮ２）を現像してパターニングする工程と、
パターニングされた前記プリエッチング用フォトレジスト（ＲＳＮ１）をマスクとして、前記有効チップ領域（ＡＡ）内および前記有効チップ外領域（ＮＡＡ）の双方において、パターニングされた前記最上層金属層（ＡＬ３）の真上に位置する前記層間絶縁層（ＩＩ４）の上面の一部を、選択的にエッチングすることにより除去する工程と、
前記エッチングにより選択的に除去された前記層間絶縁層（ＩＩ４）の上面を平坦化する工程とを備えた、半導体装置の製造方法。
【請求項８】
前記周辺露光は、ステッパのブラインド（ＢＬＤ）により前記外縁部以外を遮光して行なわれる、請求項７に記載の半導体装置の製造方法。
【請求項９】
前記外縁部のうち最外部である外縁から最も離れた位置は、前記有効チップ外領域（ＮＡＡ）内の前記最上層金属層（ＡＬ３）であって前記半導体基板（ＳＵＢ）の前記外縁の最も近くに位置する前記最上層金属層（ＡＬ３）より０．５ｍｍ以上、前記外縁から離れている、請求項７に記載の半導体装置の製造方法。
【請求項１０】
有効チップ領域（ＡＡ）と、有効チップ外領域（ＮＡＡ）とを有するウエハ状態の半導体基板（ＳＵＢ）の少なくとも前記有効チップ領域（ＡＡ）内の主表面に光電変換素子（ＰＤ）を形成する工程と、
前記光電変換素子（ＰＤ）が形成された前記半導体基板（ＳＵＢ）の前記主表面の上方において、前記有効チップ領域（ＡＡ）と前記有効チップ外領域（ＮＡＡ）との双方に最上層金属層（ＡＬ３）を形成する工程と、
前記有効チップ領域（ＡＡ）内および前記有効チップ外領域（ＮＡＡ）の双方の前記最上層金属層（ＡＬ３）をパターニングする工程と、
前記有効チップ領域（ＡＡ）と前記有効チップ外領域（ＮＡＡ）とにおいてパターニングされた前記最上層金属層（ＡＬ３）を覆うように層間絶縁層（ＩＩ４）を形成する工程と、
前記層間絶縁層（ＩＩ４）上にポジ型のプリエッチング用フォトレジスト（ＲＳＰ１，ＲＳＰ２）を形成し、前記プリエッチング用フォトレジスト（ＲＳＰ１，ＲＳＰ２）の前記有効チップ領域（ＡＡ）および前記有効チップ外領域（ＮＡＡ）を選択的に露光する工程とを備え、
前記有効チップ外領域（ＮＡＡ）の前記選択的露光の際には、ステッパのブラインド（ＢＬＤ）により前記半導体基板（ＳＵＢ）の外縁から前記有効チップ外領域（ＮＡＡ）の所定の部分までを遮光して露光を行なうことにより、前記有効チップ外領域（ＮＡＡ）内の前記最上層金属層（ＡＬ３）であって前記有効チップ領域（ＡＡ）に隣り合うよう位置する前記最上層金属層（ＡＬ３）の真上に位置する前記プリエッチング用フォトレジスト（ＲＳＰ１，ＲＳＰ２）が露光され、さらに
露光された前記プリエッチング用フォトレジスト（ＲＳＰ１，ＲＳＰ２）を現像してパターニングする工程と、
パターニングされた前記プリエッチング用フォトレジスト（ＲＳＰ１）をマスクとして前記層間絶縁層（ＩＩ４）をエッチングすることにより、前記有効チップ領域（ＡＡ）内においてパターニングされた前記最上層金属層（ＡＬ３）の真上に位置する前記層間絶縁層（ＩＩ４）の上面の一部、および前記有効チップ外領域（ＮＡＡ）内の前記最上層金属層（ＡＬ３）であって前記有効チップ領域（ＡＡ）に隣り合うよう位置する前記最上層金属層（ＡＬ３）の真上に位置する前記層間絶縁層（ＩＩ４）の上面の一部を選択的にエッチングすることにより除去する工程と、
前記エッチングにより選択的に除去された前記層間絶縁層（ＩＩ４）の上面を平坦化する工程とを備えた、半導体装置の製造方法。
【請求項１１】
主表面を有する半導体基板（ＳＵＢ）と、
前記半導体基板（ＳＵＢ）の前記主表面に形成された光電変換素子（ＰＤ）と、
前記半導体基板（ＳＵＢ）の主表面の上方に配置された最上層金属配線（ＡＬ３）とを備え、
前記光電変換素子（ＰＤ）を含む有効チップ領域（ＡＡ）と、前記有効チップ領域（ＡＡ）とは別の領域に配置された有効チップ外領域（ＮＡＡ）とを有し、
前記最上層金属配線（ＡＬ３）は、前記有効チップ領域（ＡＡ）に形成されており、かつ前記有効チップ外領域（ＮＡＡ）に形成されていない、半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、フォトダイオードなどの光電変換素子を含む半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
デジタルカメラの特にデジタル一眼レフに使われるイメージセンサは、たとえばシリコンなどの半導体基板からなるチップの主表面上に形成される。イメージセンサを構成する半導体基板とマイクロレンズとの距離が、チップの主表面上の位置（チップの主表面の中央部または外縁の近傍）に応じて変化することがある。この変化により、半導体基板の主表面の中央部のうち、イメージセンサを構成するフォトダイオードなどの光学変換素子が多数配置されるセンサエリア（フォトダイオード部）と、センサエリアの外側であり周辺回路が配置される領域（周辺回路部）との間で、回路を構成する積層構造の最上面に段差が生じる。この段差は、フォトダイオード部と周辺回路部との間で、積層構造の最上層として形成される金属配線の、平面視における占有率が異なることに起因する。【０００３】
具体的には、上記フォトダイオード部よりも周辺回路部の方が、一般に最上層の金属配線の占有率が高い。これは特に周辺回路部における最上層の金属配線は、入射される光がフォトダイオード部の光電変換素子へ進入することを抑制する遮光効果を有するためである。【０００４】
上記のように、半導体基板とマイクロレンズとの距離がばらつけば、イメージセンサが形成する画像にムラが発生する可能性がある。したがって、当該ムラを抑制するためには、半導体基板とマイクロレンズとの距離を、チップの主表面上の位置にかかわらず、ほぼ一定にすることが好ましい。言い換えれば、フォトダイオード部と周辺回路部との間における最上面の段差を小さくして、最上面をより平坦にすることが好ましい。【０００５】
たとえば特開２００９−１３０３１８号公報（特許文献１）においては、センサエリアの周辺部（外側）において、層間絶縁層に溝を形成して溝に金属配線を埋め込み、その金属配線の上に最上層の遮光用の金属配線を形成している。このような構成とすることにより、周辺部における最上層の金属配線をより低い位置に配置し、周辺部とセンサエリアとの積層構造の最上面の段差を小さくしている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００９−１３０３１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
特開２００９−１３０３１８号公報に開示される方法を用いても、当該段差を小さくし、画像のムラを小さくするなどの光学特性を向上することは可能である。しかしながら上記の方法においては、層間絶縁層に、配線を埋め込むための溝を形成する工程がなされる。このため当該溝を形成する工程がなされない場合に比べて、工程が煩雑となる可能性がある。【０００８】
本発明は、以上の問題に鑑みなされたものである。その目的は、工程を煩雑にすることなく最上面が平坦化され、かつ色ムラを抑制するなど光学特性を向上することが可能な光学変換素子を有する半導体装置、およびその製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一実施例による半導体装置の製造方法は以下の構成を備えている。
まず有効チップ領域と、有効チップ外領域とを有するウエハ状態の半導体基板の少なくとも有効チップ領域内の主表面に光電変換素子が形成される。上記光電変換素子が形成された半導体基板の主表面の上方において、有効チップ領域と有効チップ外領域との双方に最上層金属層が形成される。上記有効チップ領域内の最上層金属層がパターニングされ、かつ有効チップ外領域全体の最上層金属層が除去される。上記有効チップ領域においてパターニングされた最上層金属層を覆うように有効チップ領域と有効チップ外領域との双方に層間絶縁層が形成される。上記有効チップ領域内においてパターニングされた最上層金属層の真上に位置する層間絶縁層の上面の一部が選択的にエッチングされることにより除去される。上記エッチングにより選択的に除去された層間絶縁層の上面が平坦化される。【００１０】
本発明の他の実施例による半導体装置の製造方法は以下の構成を備えている。
まず有効チップ領域と、有効チップ外領域とを有するウエハ状態の半導体基板の少なくとも有効チップ領域内の主表面に光電変換素子が形成される。上記光電変換素子が形成された半導体基板の主表面の上方において、有効チップ領域と有効チップ外領域との双方に最上層金属層が形成される。上記有効チップ領域内および有効チップ外領域の双方の最上層金属層がパターニングされる。上記有効チップ領域と有効チップ外領域とにおいてパターニングされた最上層金属層を覆うように層間絶縁層が形成される。上記層間絶縁層上にネガ型のプリエッチング用フォトレジストを形成し、上記プリエッチング用フォトレジストの有効チップ領域および有効チップ外領域が選択的に露光され、かつプリエッチング用フォトレジストの半導体基板の外縁部を周辺露光した後にプリエッチング用フォトレジストが現像されパターニングされる。パターニングされたプリエッチング用フォトレジストをマスクとして、有効チップ領域内および有効チップ外領域の双方において、パターニングされた最上層金属層の真上に位置する層間絶縁層の上面の一部が選択的にエッチングされることにより除去される。上記エッチングにより選択的に除去された層間絶縁層の上面が平坦化される。【００１１】
本発明のさらに他の実施例による半導体装置の製造方法は以下の構成を備えている。
まず有効チップ領域と、有効チップ外領域とを有するウエハ状態の半導体基板の少なくとも有効チップ領域内の主表面に光電変換素子が形成される。上記光電変換素子が形成された半導体基板の主表面の上方において、有効チップ領域と有効チップ外領域との双方に最上層金属層が形成される。上記有効チップ領域内および有効チップ外領域の双方の最上層金属層がパターニングされる。上記有効チップ領域と有効チップ外領域とにおいてパターニングされた最上層金属層を覆うように層間絶縁層が形成される。上記層間絶縁層上にポジ型のプリエッチング用フォトレジストを形成し、プリエッチング用フォトレジストの有効チップ領域および有効チップ外領域が選択的に露光される。上記有効チップ外領域の選択的露光の際には、ステッパのブラインドにより半導体基板の外縁から有効チップ外領域の所定の部分までを遮光して露光を行なうことにより、有効チップ外領域内の最上層金属層であって有効チップ領域に隣り合うよう位置する最上層金属層の真上に位置するプリエッチング用フォトレジストが露光される。さらに露光されたプリエッチング用フォトレジストが現像されパターニングされる。パターニングされたプリエッチング用フォトレジストをマスクとして層間絶縁層がエッチングされる。上記有効チップ領域内においてパターニングされた最上層金属層の真上に位置する層間絶縁層の上面の一部、および有効チップ外領域内の最上層金属層であって有効チップ領域に隣り合うよう位置する最上層金属層の真上に位置する層間絶縁層の上面の一部が選択的にエッチングされることにより除去される。上記エッチングにより選択的に除去された層間絶縁層の上面が平坦化される。【００１２】
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の主表面に形成された光電変換素子と、半導体基板の主表面の上方に配置された最上層金属配線とを備える。上記光電変換素子を含む有効チップ領域と、有効チップ領域とは別の領域に配置された有効チップ外領域とを有する。上記最上層金属配線は、有効チップ領域に形成されており、かつ有効チップ外領域に形成されていない。
【発明の効果】
【００１３】
本発明の一実施例の製造方法においては、有効チップ外領域における最上層金属層が除去される。このため、最上層金属層の上に位置する層間絶縁層の上面を平坦化するために、当該層間絶縁層の一部がプリエッチングされても、有効チップ外領域の最上層金属層がエッチングされることがない。したがって、工程を煩雑にしたり、有効チップ外領域の最上層金属層から異物を発生させることなく、最上層の層間絶縁層の上面が平坦化される。その結果、光学特性が向上された光学変換素子を有する半導体装置を提供することができる。【００１４】
本発明の他の実施例の製造方法においては、ネガ型のフォトレジストをマスクとして、最上層の層間絶縁層上の、外縁部のネガ型フォトレジストが露光されるため、最上層の層間絶縁層は外縁部においてプリエッチングされない。このため、有効チップ外領域の最上層金属層が外縁部においてエッチングされ、異物を発生することが抑制される。したがって、工程を煩雑にしたり、有効チップ外領域の最上層金属層から異物を発生させることなく、最上層の層間絶縁層の上面が平坦化される。その結果、光学特性が向上された光学変換素子を有する半導体装置を提供することができる。【００１５】
本発明のさらに他の実施例の製造方法においては、最上層の層間絶縁層上のポジ型のプリエッチング用フォトレジストを現像する際に、有効チップ外領域のうち、有効チップ領域に隣り合う位置のみが露光され、有効チップ外領域の外縁部における層間絶縁層はプリエッチングされない。このため有効チップ外領域の特に外縁部の層間絶縁層のエッチングに伴い、有効チップ外領域の最上層金属層がエッチングされることが抑制される。また有効チップ外領域のうち有効チップ領域に隣り合う位置の層間絶縁層はプリエッチング時に除去される。このため有効チップ外領域の最上層の層間絶縁層がまったくプリエッチングされない場合に比べて、層間絶縁層の上面を平坦化した後に、有効チップ領域における層間絶縁層の上面に段差が形成されることが抑制される。【００１６】
本実施例によれば、有効チップ外領域に最上層金属層が形成されない半導体装置が形成される。このため、最上層金属層の上に層間絶縁層が形成され、当該層間絶縁層の上面の一部がエッチングにより除去されても、有効チップ外領域の最上層金属層がエッチングされることがない。したがって、工程を煩雑にしたり、有効チップ外領域の最上層金属層から異物を発生させることなく、最上層の層間絶縁層の上面が平坦化される。その結果、光学特性が向上された光学変換素子を有する半導体装置を提供することができる。
【図面の簡単な説明】
【００１７】
【図１】本実施の形態１に係る半導体装置であってウエハの状態を示す概略平面図である。
【図２】図１中の丸点線「ＩＩ」で囲まれた領域の概略拡大平面図である。
【図３】図１中の丸点線「ＩＩＩ」で囲まれた領域に対応した、本実施の形態１に係る有効チップ領域と有効チップ外領域との半導体装置の構成を示す概略断面図である。
【図４】本発明の実施の形態１における半導体装置の製造方法の第１工程を示す概略断面図である。
【図５】本発明の実施の形態１における半導体装置の製造方法の第２工程を示す概略断面図である。
【図６】本発明の実施の形態１における半導体装置の製造方法の第３工程を示す概略断面図である。
【図７】本発明の実施の形態１における半導体装置の製造方法の第４工程を示す概略断面図である。
【図８】本発明の実施の形態１における半導体装置の製造方法の第５工程を示す概略断面図である。
【図９】本発明の実施の形態１における半導体装置の製造方法の第６工程を示す概略断面図である。
【図１０】本発明の実施の形態１における半導体装置の製造方法の第７工程を示す概略断面図である。
【図１１】本発明の実施の形態１における半導体装置の製造方法の第８工程を示す概略断面図である。
【図１２】本発明の実施の形態１における半導体装置の製造方法の第９工程を示す概略断面図である。
【図１３】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図５に相当する工程を示す概略断面図である。
【図１４】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図６に相当する工程を示す概略断面図である。
【図１５】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図７に相当する工程を示す概略断面図である。
【図１６】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図８に相当する工程を示す概略断面図である。
【図１７】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図９に相当する工程を示す概略断面図である。
【図１８】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図１０および図１１に相当する工程を示す概略断面図である。
【図１９】本発明の実施の形態１の第１の比較例における半導体装置の製造方法の、図１２に相当する工程を示す概略断面図である。
【図２０】本発明の実施の形態１の第２の比較例における半導体装置の製造方法の、図８に相当する工程を示す概略断面図である。
【図２１】本発明の実施の形態１の第２の比較例における半導体装置の製造方法の、図９に相当する工程を示す概略断面図である。
【図２２】本発明の実施の形態１の第２の比較例における半導体装置の製造方法の、図１０および図１１に相当する工程を示す概略断面図である。
【図２３】本発明の実施の形態１の第２の比較例における半導体装置の製造方法の、図１２に相当する工程を示す概略断面図である。
【図２４】本発明の実施の形態２における半導体装置の製造方法の、図４に続く工程を示す概略断面図である。
【図２５】本発明の実施の形態２における半導体装置の製造方法の、図２４に続く工程を示す概略断面図である。
【図２６】本発明の実施の形態２における半導体装置の製造方法の、図２５に続く工程を示す概略断面図である。
【図２７】本発明の実施の形態３において用いられる露光装置の平面図である。
【図２８】本発明の実施の形態３において用いられる露光装置が半導体ウエハを露光する態様を示す概略断面図である。
【図２９】本発明の実施の形態３における半導体装置の製造方法の、図４に相当する工程を示す概略断面図である。
【図３０】本発明の実施の形態３における半導体装置の製造方法の、図５に相当する工程を示す概略断面図である。
【図３１】本発明の実施の形態３における半導体装置の製造方法の、図２５に相当する工程を示す概略断面図である。
【図３２】本実施の形態４に係る有効チップ領域と有効チップ外領域との半導体装置の構成を示す概略断面図である。
【図３３】本発明の実施の形態４における半導体装置の製造方法の、図８に相当する工程を示す概略断面図である。
【図３４】本発明の実施の形態４における半導体装置の製造方法の、図３３に続く工程を示す概略断面図である。
【図３５】本発明の実施の形態４において、半導体ウエハを周辺露光する態様を示す概略断面図である。
【図３６】本発明の実施の形態４における半導体装置の製造方法の、図３４に続く工程を示す概略断面図である。
【図３７】本発明の実施の形態４における半導体装置の製造方法の、図３５に続く工程を示す概略断面図である。
【図３８】本実施の形態５に係る半導体装置であってウエハの状態を示す概略平面図である。
【図３９】本発明の実施の形態５における半導体装置の製造方法の、図８に相当する工程を示す概略断面図である。
【図４０】本発明の実施の形態５における半導体装置の製造方法の、図３９に続く工程を示す概略断面図である。
【図４１】本発明の実施の形態５における半導体装置の製造方法の、図４０に続く工程を示す概略断面図である。
【図４２】本発明の実施の形態５における半導体装置の製造方法の、図４１に続く工程を示す概略断面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず、本実施の形態としてウエハ状態の半導体装置について説明する。
【００１９】
図１を参照して、半導体ウエハＳＷには、有効チップ領域ＡＡと有効チップ外領域ＮＡＡとを有している。有効チップ領域ＡＡは半導体ウエハＳＷの中央部に配置され、複数のイメージセンサ用のチップ領域ＩＭＣが形成されている。複数のチップ領域ＩＭＣの各々は矩形の平面形状を有し、行列状に配置されている。有効チップ領域ＡＡの外部に配置された有効チップ外領域ＮＡＡには、チップ領域ＩＭＣと同等の構成を有する領域（破線で示す領域）が形成されているが、その領域は、半導体ウエハＳＷの外周縁により矩形の一部が切り取られた平面形状を有している。
【００２０】
図２を参照して、有効チップ領域ＡＡに配置される複数のチップ領域ＩＭＣの各々は、光電変換素子としてたとえばフォトダイオードの形成領域ＰＤＲと、フォトダイオードを制御するための周辺回路の形成領域ＰＣＲとを有している。形成領域ＰＣＲは、形成領域ＰＤＲのたとえば両側に形成されている。また複数のチップ領域ＩＭＣの間には、ダイシングライン領域ＤＬＲが形成されている。このダイシングライン領域ＤＬＲに、アライメントマークが配置されている。このダイシングライン領域ＤＬＲで半導体ウエハＳＷがダイシングされることにより、半導体ウエハＳＷは複数個の半導体チップに分割されている。
【００２１】
次に、有効チップ領域ＡＡおよび有効チップ外領域ＮＡＡのそれぞれにおける半導体装置の構成について説明する。
【００２２】
図３を参照して、本実施の形態のイメージセンサは、有効チップ領域ＡＡの形成領域ＰＤＲ（フォトダイオード部）のフォトダイオードＰＤ（光電変換素子）と、形成領域ＰＣＲ（周辺回路部）の制御用トランジスタＣＴＲとを有する構成である。
【００２３】
具体的には、本イメージセンサは、たとえばシリコンからなる半導体基板ＳＵＢのｎ-領域ＮＴＲに形成されている。フォトダイオード部と周辺回路部とは、半導体基板ＳＵＢの表面に形成されたフィールド酸化膜ＦＯにより互いに平面視において分離されている。また有効チップ領域ＡＡと有効チップ外領域ＮＡＡとは、半導体基板ＳＵＢの表面に形成されたフィールド酸化膜ＦＯにより互いに平面視において分離されている。
【００２４】
フォトダイオードＰＤは、ｐ型ウェル領域ＰＷＲ１とｎ型不純物領域ＮＰＲとにより構成されている。ｐ型ウェル領域ＰＷＲ１はフォトダイオード部内の半導体基板ＳＵＢの表面に形成されている。ｎ型不純物領域ＮＰＲはｐ型ウェル領域ＰＷＲ１内の半導体基板ＳＵＢの表面に形成されており、ｐ型ウェル領域ＰＷＲ１とｐｎ接合を構成している。
【００２５】
フォトダイオード部には、転送用トランジスタＳＷＴＲなどのＭＩＳ（Metal  Insulator  Semiconductor）トランジスタも形成されている。特に転送用トランジスタＳＷＴＲは、１対のソース／ドレイン領域ＮＰＲ、ＮＮＲ、ＮＲと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥとを有している。１対のｎ型ソース／ドレイン領域ＮＰＲとＮＮＲ、ＮＲとの各々は、ｐ型ウェル領域ＰＷＲ１内の半導体基板ＳＵＢの表面に互いに間隔をおいて配置されている。１対のｎ型ソース／ドレイン領域ＮＰＲ、ＮＮＲ、ＮＲの一方の領域は、フォトダイオードＰＤのｎ型不純物領域ＮＰＲと一体となっており、互いに電気的に接続されている。１対のソース／ドレイン領域ＮＰＲ、ＮＮＲ、ＮＲの他方の領域は、高濃度領域としてのｎ+不純物領域ＮＲとＬＤＤ（Lightly  Doped  Drain）としてのｎ型不純物領域ＮＮＲとを有している。１対のソース／ドレイン領域ＮＰＲとＮＮＲ、ＮＲとに挟まれる半導体基板ＳＵＢの表面の上にはゲート絶縁膜ＧＩを挟んでゲート電極ＧＥが形成されている。
【００２６】
また、ｐ型ウェル領域ＰＷＲ１内の半導体基板ＳＵＢの表面には、上層配線と接続するためｐ+不純物領域ＰＲが形成されている。
【００２７】
フォトダイオードＰＤを覆うように半導体基板ＳＵＢの表面上には絶縁層が形成されている。この絶縁層の一方端はゲート電極ＧＥの一方上に乗り上げている。また上記絶縁層の残渣としてゲート電極ＧＥの他方の側壁には側壁絶縁層が形成されている。
【００２８】
周辺回路部における、半導体基板ＳＵＢの表面には、たとえばｐ型ウェル領域ＰＷＲ２が形成されている。このｐ型ウェル領域ＰＷＲ２には、複数のフォトダイオードＰＤの動作を制御するための制御素子が形成されており、この制御素子はたとえばＭＩＳトランジスタＣＴＲを含んでいる。
【００２９】
このＭＩＳトランジスタＣＴＲは、１対のｎ型ソース／ドレイン領域ＮＮＲ、ＮＲと、ゲート絶縁膜ＧＩと、ゲート電極ＧＥとを有している。１対のｎ型ソース／ドレイン領域ＮＮＲ、ＮＲの各々は、互いに間隔をあけて半導体基板ＳＵＢの表面に形成されている。１対のｎ型ソース／ドレイン領域ＮＮＲ、ＮＲの各々は、たとえば高濃度領域としてのｎ型不純物領域ＮＲとＬＤＤとしてのｎ型不純物領域ＮＮＲとを有している。
【００３０】
１対のｎ型ソース／ドレイン領域ＮＮＲ、ＮＲに挟まれる半導体基板ＳＵＢの表面の上にはゲート絶縁膜ＧＩを挟んでゲート電極ＧＥが形成されている。ゲート電極ＧＥの側壁には、側壁絶縁層が形成されている。
【００３１】
フォトダイオード部と周辺回路部との各ＭＩＳトランジスタのゲート電極ＧＥの材質はたとえば不純物がドープされた多結晶シリコンからなっていてもよく、またたとえばＴｉＮなどの金属からなっていてもよい。
【００３２】
有効チップ領域ＡＡ（フォトダイオード部ＰＤＲ、周辺回路部ＰＣＲ）および有効チップ外領域ＮＡＡの各々において、半導体基板ＳＵＢの表面上には、上記の素子（フォトダイオードＰＤ、ＭＩＳトランジスタＳＷＴＲ、ＣＴＲ）上を覆うように層間絶縁層ＩＩ１が形成されている。有効チップ領域ＡＡのフォトダイオード部、周辺回路部、および有効チップ外領域ＮＡＡにおいては、層間絶縁層ＩＩ１上に、パターニングされた１層目の金属配線ＡＬ１が形成されている。この１層目の金属配線ＡＬ１は、特に有効チップ領域ＡＡにおいて、層間絶縁層ＩＩ１のコンタクトホール内を埋め込む導電層Ｃ１を通じて、たとえばｐ+不純物領域ＰＲまたはｎ+不純物領域ＮＲに電気的に接続されている。
【００３３】
金属配線ＡＬ１を覆うように層間絶縁層ＩＩ１上には層間絶縁層ＩＩ２が形成されている。有効チップ領域ＡＡのフォトダイオード部、周辺回路部、および有効チップ外領域ＮＡＡにおいては、層間絶縁層ＩＩ２上に、パターニングされた２層目の金属配線ＡＬ２が形成されている。この２層目の金属配線ＡＬ２は、特に有効チップ領域ＡＡにおいて、層間絶縁層ＩＩ２のスルーホール内を埋め込む導電層Ｔ１を通じて１層目の金属配線ＡＬ１と電気的に接続されている。
【００３４】
図３においては有効チップ領域ＡＡにおける金属配線ＡＬ１，ＡＬ２と有効チップ外領域ＮＡＡにおける金属配線ＡＬ１，ＡＬ２とは同一のパターンが形成されている。すなわち有効チップ外領域ＮＡＡにおいても有効チップ領域ＡＡのフォトダイオード部および周辺回路部と同様の金属配線ＡＬ１，ＡＬ２のパターンが周期的に形成されている。また有効チップ外領域ＮＡＡにおいても有効チップ領域（周辺回路部）と同様の制御用トランジスタＣＴＲが形成されている。しかし有効チップ外領域ＮＡＡにおいては、金属配線ＡＬ１と金属配線ＡＬ２とが導電層Ｔ１を通じて電気的に接続されていなくてもよい。そもそも図３においては有効チップ外領域ＮＡＡにおいても金属配線ＡＬ１，ＡＬ２が形成されているが、金属配線ＡＬ１，ＡＬ２は有効チップ外領域ＮＡＡには形成されていなくてもよい。
【００３５】
金属配線ＡＬ２を覆うように層間絶縁層ＩＩ２上には層間絶縁層ＩＩ３が形成されている。有効チップ領域ＡＡにおいては、層間絶縁層ＩＩ３上に、パターニングされた３層目の金属配線ＡＬ３が形成されている。この３層目の金属配線ＡＬ３は、層間絶縁層ＩＩ３のスルーホール内を埋め込む導電層Ｔ２を通じて２層目の金属配線ＡＬ２と電気的に接続されている。
【００３６】
本実施の形態においては金属配線ＡＬ３は、複数形成される金属配線のうち最上層に形成されている。最上層金属配線としての金属配線ＡＬ３は、有効チップ領域ＡＡには形成されているが、有効チップ外領域ＮＡＡには形成されていない。つまり有効チップ外領域ＮＡＡにおいても層間絶縁層ＩＩ２上には層間絶縁層ＩＩ３が形成されているが、有効チップ外領域ＮＡＡにおいては、層間絶縁層ＩＩ３上に金属配線ＡＬ３が形成されていない。
【００３７】
有効チップ領域の金属配線ＡＬ３を覆うように、層間絶縁層ＩＩ３上には層間絶縁層ＩＩ４が形成されている。層間絶縁層ＩＩ４は、有効チップ領域ＡＡ、有効チップ外領域ＮＡＡともに形成されている。この層間絶縁層ＩＩ４上にはパッシベーション膜ＰＡＳＦが形成されている。このパッシベーション膜ＰＡＳＦ上であって、フォトダイオードＰＤの真上には集光レンズＬＳが配置されている。この集光レンズＬＳは光を集めてフォトダイオードＰＤに照射するためのものである。
【００３８】
上記において、金属配線ＡＬ１〜ＡＬ３はアルミニウムなどの金属材料からなることが好ましいが、アルミニウムの代わりに銅などの金属材料からなってもよい。層間絶縁層ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４はたとえばシリコン酸化膜よりなっており、金属材料よりなる金属配線ＡＬ１〜ＡＬ３とはエッチング選択比（たとえば導電層Ｔ１，Ｔ２などを形成するための層間絶縁層ＩＩ２，ＩＩ３のエッチング時におけるエッチング選択比）の異なる材料からなっている。さらに導電層Ｃ１，Ｔ１，Ｔ２は、層間絶縁層に形成されたスルーホールがタングステンなどの金属材料により充填された構成を有することが好ましい。また図示されないが、導電層Ｃ１，Ｔ１，Ｔ２を形成する上記スルーホールの側壁や底壁にはバリアメタルが形成されてもよい。
【００３９】
また図３にはフォトダイオード部のフォトダイオードＰＤやスイッチング素子ＳＷＴＲ、周辺回路部の制御用トランジスタＣＴＲなどが１つずつ図示されている。しかし実際にはたとえば図１および図２に示す、区分された個々のチップ領域ＩＭＣ中に複数のフォトダイオードＰＤやスイッチング素子ＳＷＴＲなどが、互いに間隔をおいて配置されている。
【００４０】
次に図３に示す、本実施の形態の半導体装置の製造方法について図４〜図１１を用いて説明する。なお以下においては、図３に示す層間絶縁層ＩＩ３および、層間絶縁層ＩＩ３よりも下側の各層の形成方法についての詳細な説明は省略するため、図４〜図１１において上記各層は図３に比べて図示が簡略化されている。また以下においてはフォトダイオード部と周辺回路部とをまとめて有効チップ領域と記載している。
【００４１】
図４を参照して、シリコンやゲルマニウムなど、使用時に照射する光の波長に応じて異なる半導体材料からなる半導体基板ＳＵＢの表面に、図３に示すフォトダイオードＰＤや層間絶縁層ＩＩ１〜ＩＩ３（図４中ではこれらをまとめて層間絶縁層ＩＩと図示）、金属配線ＡＬ１，ＡＬ２、導電層Ｔ１，Ｔ２などが形成された後、有効チップ領域と有効チップ外領域との双方の全体において、層間絶縁層ＩＩ３の上面上を覆うように金属膜ＡＬ３が形成される。金属膜ＡＬ３は、後述するパターニングにより図３の最上層金属配線ＡＬ３となる最上層金属層であり、たとえばスパッタリングにより形成される。なお最上層金属配線である金属配線ＡＬ３は、金属配線ＡＬ１，ＡＬ２よりも厚く、たとえば６００ｎｍ以上となるように形成されることが好ましい。
【００４２】
有効チップ領域、有効チップ外領域ともに、最上層金属層ＡＬ３の上に金属層用フォトレジストＲＳＰ１，ＲＳＰ２が形成される。ここで形成されるフォトレジストは、露光時に光が照射された領域が現像により溶解される、いわゆるポジ型のフォトレジストである。
【００４３】
次にフォトマスクＭＫ１ａ（第１のフォトマスク）を通して、有効チップ領域におけるポジ型フォトレジスト（金属層用フォトレジスト）が露光される。フォトマスクＭＫ１ａは、たとえばガラス製のベース体ＢＳ１ａの表面上に、たとえばクロムからなる遮光用のパターンＰＴａが形成された、パターニング用の製品マスクである。図４においてはフォトマスクＭＫ１ａのパターンＰＴａにより光の照射を受けない領域のポジ型フォトレジストをＲＳＰ１により、フォトマスクＭＫ１ａのパターンＰＴａの影響を受けずに光が照射される領域のポジ型フォトレジストをＲＳＰ２により、それぞれ表記している。なおこのとき、有効チップ外領域は露光されないことが好ましい。
【００４４】
図５を参照して、次にフォトマスクＭＫ２ａ（第２のフォトマスク）を用いて、有効チップ外領域におけるポジ型フォトレジストが露光される。フォトマスクＭＫ２ａはたとえばガラス製のベース体ＢＳ２ａのみからなり、クロムなどからなる遮光用のパターンは形成されていない特殊マスクである。このため有効チップ外領域のフォトレジストはその全体が光の照射を受け、ポジ型フォトレジストＲＳＰ２となる。なおこのとき、有効チップ領域は露光されないことが好ましい。
【００４５】
以上においては有効チップ領域のフォトレジストが露光された後、有効チップ外領域のフォトレジストが露光されている。しかし有効チップ外領域のフォトレジストが露光された後、有効チップ領域のフォトレジストが露光されてもよい。
【００４６】
図６を参照して、有効チップ領域内と有効チップ外領域内とのポジ型フォトレジストが露光された後に、ポジ型フォトレジストの有効チップ領域内の部分と有効チップ外領域内の部分とが同時に現像される。この処理により有効チップ領域および有効チップ外領域において、ポジ型フォトレジストＲＳＰ２が溶解し、ポジ型フォトレジストＲＳＰ１が残存する。つまり有効チップ外領域のポジ型フォトレジストはすべて除去され、ポジ型フォトレジストＲＳＰ１のパターンが形成される。
【００４７】
図７を参照して、パターニングされたポジ型フォトレジストＲＳＰ１をマスクとして、最上層金属層ＡＬ３がパターニングされる。この処理により、有効チップ領域内の最上層金属層ＡＬ３がパターニングされ、最上層金属配線ＡＬ３が形成され、かつ有効チップ外領域全体の最上層金属層ＡＬ３が除去される。その後フォトレジストＲＳＰ１が除去される。
【００４８】
図８を参照して、層間絶縁層ＩＩ３および最上層金属配線ＡＬ３を覆うように、有効チップ領域と有効チップ外領域との双方の全体に層間絶縁層ＩＩ４が形成される。層間絶縁層ＩＩ４はたとえばシリコン酸化膜からなり、たとえばＣＶＤ（Chemical  Vapor  Deposition）法を用いて形成される。層間絶縁層ＩＩ４の最上面は、金属配線ＡＬ３上の領域においてそれ以外の領域に比べて上方に盛り上がるように形成される。層間絶縁層ＩＩ４は、たとえば６００ｎｍ以上の厚みを有することが好ましい。
【００４９】
有効チップ領域、有効チップ外領域ともに、層間絶縁層ＩＩ４上にポジ型フォトレジストが形成される。ここでのポジ型フォトレジストＲＳＰ１，ＲＳＰ２は、層間絶縁層ＩＩ４の上面を平坦化する工程を行なう前に、当該上面の一部を選択的にエッチングすることにより除去する、いわゆるプリエッチングのために形成されるフォトレジストである。
【００５０】
次にフォトマスクＭＫ１ｂを用いて、有効チップ領域におけるポジ型フォトレジストが選択的に露光される。フォトマスクＭＫ１ｂは、たとえばガラス製のベース体ＢＳ１ｂの表面上に、たとえばクロムからなる遮光用のパターンＰＴｂが形成された、パターニング用の製品マスクである。フォトマスクＭＫ１ｂのパターンＰＴｂは、概ね有効チップ領域の金属配線ＡＬ３と平面視において重ならない領域に形成されることが好ましい。言い換えれば、概ね金属配線ＡＬ３と平面視において重なる領域（金属配線ＡＬ３の真上に位置する領域）のポジ型フォトレジストは露光を受けてフォトレジストＲＳＰ２となるように設計されることが好ましい。
【００５１】
なおこのとき、有効チップ外領域のポジ型フォトレジストは露光されないことが好ましい。このため図８においては有効チップ外領域のポジ型フォトレジストはその全体がＲＳＰ１となっている。
【００５２】
図９を参照して、有効チップ領域内と有効チップ外領域内との双方においてポジ型フォトレジストが現像され、ポジ型フォトレジストＲＳＰ２は溶解し、ポジ型フォトレジストＲＳＰ１が残存する。このとき有効チップ外領域の全体においてポジ型フォトレジストＲＳＰ１が残存する。
【００５３】
図１０を参照して、パターニングされたポジ型フォトレジストＲＳＰ１（プリエッチング用フォトレジスト）のパターンをマスクとして、有効チップ領域内において層間絶縁層ＩＩ４がパターニングされる。するとポジ型フォトレジストＲＳＰ１が残存しない領域において層間絶縁層ＩＩ４の上面の一部が選択的にエッチングされ、その上面がより深いＩＩ４ａに形成される。この処理が上記のいわゆるプリエッチングと呼ばれるものである。
【００５４】
プリエッチングにより層間絶縁層ＩＩ４の上面がエッチングされるのは、有効チップ領域においてパターニングされた金属配線ＡＬ３の真上に位置する領域の層間絶縁層ＩＩ４であることが好ましい。これは上記のように、有効チップ領域内において金属配線ＡＬ３がパターニングされた領域の真上において概ねフォトレジストＲＳＰ２が露光されるように設計されるためである。
【００５５】
層間絶縁層ＩＩ４の上面は、金属配線ＡＬ３の真上に位置する領域において、他の領域よりも上方に盛り上がるように形成される。したがって金属配線ＡＬ３の真上に位置する層間絶縁層ＩＩ４の上面の一部が選択的にプリエッチングされることにより、層間絶縁層ＩＩ４の上面の段差を少なくすることができる。このため後工程において層間絶縁層ＩＩ４の上面をより平坦に加工することができる。ただし金属配線ＡＬ３の真上に位置する層間絶縁層ＩＩ４の上面の一部に、選択的にプリエッチングされない領域を含んでもよい。
【００５６】
一方、有効チップ外領域においては層間絶縁層ＩＩ４の全体がフォトレジストＲＳＰ１で覆われている。このため層間絶縁層ＩＩ４はプリエッチングされない。図１１を参照して、その後フォトレジストＲＳＰ１が除去される。
【００５７】
図１２を参照して、有効チップ領域および有効チップ外領域の全体において、図１０のプリエッチングにより層間絶縁層ＩＩ４の上面がたとえばＣＭＰ（Chemical  Mechanical  Polishing）により研磨され、平坦化される。以後、パッシベーション膜ＰＡＳＦおよびレンズＬＳ（図３参照）が形成されることにより、図３に示すイメージセンサを有する半導体ウエハＳＷ（半導体装置）が形成される。パッシベーション膜ＰＡＳＦおよびレンズＬＳの形成方法については、詳細な説明を省略する。
【００５８】
次に、本実施の形態の比較例である図１３〜図２３を参照しながら、本実施の形態の作用効果を説明する。
【００５９】
図１３を参照して、本実施の形態の第１の比較例においては、図３に示すイメージセンサを有する半導体装置を形成するにあたり、図４と同様の工程がなされた後、フォトマスクＭＫ２ａを用いて、有効チップ外領域におけるポジ型フォトレジストが露光される。ただし第１の比較例においては、フォトマスクＭＫ２ａはフォトマスクＭＫ１ａと同様に、たとえばガラス製のベース体ＢＳ２ａの表面上に、たとえばクロムからなる遮光用のパターンＰＴａが形成された、パターニング用の製品マスクである。なお図１３の工程は、図４の工程の前になされてもよいし、図４の工程と同時になされてもよい。
【００６０】
図１４を参照して、図６の工程と同様に有効チップ領域内と有効チップ外領域内とのポジ型フォトレジストＲＳＰ１，ＲＳＰ２が同時に現像される。すると有効チップ領域内と有効チップ外領域内との双方において、ポジ型フォトレジストＲＳＰ１のパターンが形成される。図１５を参照して、図７の工程と同様に、図１４のポジ型フォトレジストＲＳＰ１のパターンをマスクとして、最上層金属層ＡＬ３がパターニングされ、その後フォトレジストＲＳＰ１が除去される。
【００６１】
ここで半導体ウエハの外縁（平面視において半導体基板ＳＵＢの最も外側の縁）の近傍に金属配線ＡＬ３のパターンが残存すれば、たとえば当該部分に半導体ウエハを固定するための部材が装着されることにより金属配線ＡＬ３が削れ、異物を発生する可能性がある。このため、半導体ウエハの外縁から一定距離（たとえば１．５ｍｍ以上）の範囲の領域のフォトレジストは除去される。
【００６２】
図１６を参照して、図８の工程と同様に層間絶縁層ＩＩ４が形成される。有効チップ領域、有効チップ外領域ともに、層間絶縁層ＩＩ４上に、層間絶縁層ＩＩ４の上面をプリエッチングするためのポジ型フォトレジストが形成される。
【００６３】
次にフォトマスクＭＫ１ｂを用いて、有効チップ領域におけるポジ型フォトレジストが選択的に露光される。またフォトマスクＭＫ２ｂを用いて、有効チップ外領域におけるポジ型フォトレジストが選択的に露光される。フォトマスクＭＫ２ｂは、たとえばガラス製のベース体ＢＳ２ｂの表面上に、たとえばクロムからなる遮光用のパターンＰＴｂが形成された、パターニング用の製品マスクである。なお有効チップ領域と有効チップ外領域との露光の順序は任意である。
【００６４】
図１７を参照して、図９の工程と同様に有効チップ領域内と有効チップ外領域内とのポジ型フォトレジストＲＳＰ１，ＲＳＰ２が現像される。図１８を参照して、フォトレジストＲＳＰ２が溶解した領域において図１０の工程と同様に層間絶縁層ＩＩ４の一部がパターニング（プリエッチング）され、その上面がＩＩ４ａまで深くなる。図１１の工程と同様にフォトレジストＲＳＰ１が除去された後、図１９を参照して、図１２の工程と同様にＣＭＰにより層間絶縁層ＩＩ４の上面が平坦化される。
【００６５】
このように有効チップ領域と有効チップ外領域との境界近傍においては、最上層の層間絶縁層ＩＩ４の一部において、最上面から一定の厚み分の領域を予備的にエッチング（プリエッチング）した後に、ＣＭＰにより当該上面が平坦化される。以上の処理により、層間絶縁層ＩＩ４の最上面における平坦化がなされ、有効チップ領域と有効チップ外領域との境界近傍における層間絶縁層ＩＩ４の最上面の段差を小さくすることができる。有効チップ領域において隣接するチップ領域ＩＭＣ（図２参照）の間においても同様の処理を行なうことにより、各チップ領域の層間絶縁層ＩＩ４の最上面の平坦性を保つことにより、イメージセンサの画像のムラなどを抑制することができる。
【００６６】
ところが第１の比較例においては上記のように、有効チップ外領域においても層間絶縁層ＩＩ４のプリエッチングがなされる。このため図１８に示すように、半導体ウエハの最外縁の近傍において層間絶縁層ＩＩ４の上面ＩＩ４ａが他の領域より深くに達する。この状態で図１９に示すＣＭＰがなされると、上記外縁の近傍においては層間絶縁層ＩＩ４の上面がさらに深くまで研磨されその最上面がＩＩ４ｂに達する。すると層間絶縁層ＩＩ４の下の金属配線ＡＬ３は、その最外部において最上面に露出するように研磨され、金属配線ＡＬ３の異物を発生する可能性がある。
【００６７】
上記の不具合を抑制するためには、以下に示す本実施の形態の第２の比較例のように、有効チップ外領域におけるプリエッチングを中止することにより、有効チップ外領域の最上面がプリエッチングにより深く研磨されることを抑制することが好ましい。このようにすれば、ＣＭＰの際に有効チップ外領域の最外部において層間絶縁層ＩＩ４の上部が過剰に研磨されないようにすることが。
【００６８】
図２０を参照して、本実施の形態の第２の比較例においては、第１の比較例と同様に、有効チップ領域と有効チップ外領域との双方に金属配線ＡＬ３のパターンが形成される。その後、図８の工程と同様に層間絶縁層ＩＩ４が形成される。ポジ型フォトレジストが形成された後、有効チップ領域のみフォトマスクＭＫ１ｂによりポジ型フォトレジストが露光される。有効チップ外領域のポジ型フォトレジストは露光されない。
【００６９】
図２１を参照して、図９の工程と同様に有効チップ領域内と有効チップ外領域内とのポジ型フォトレジストＲＳＰ１，ＲＳＰ２が現像される。ここで有効チップ外領域の全体においてフォトレジストＲＳＰ１が残存する。
【００７０】
図２２を参照して、図１０の工程と同様に層間絶縁層ＩＩ４の一部がパターニング（プリエッチング）された後、図１１の工程と同様にポジ型フォトレジストＲＳＰ１が除去される。
【００７１】
図２３を参照して、図１２の工程と同様にＣＭＰにより層間絶縁層ＩＩ４の上面が平坦化される。このとき有効チップ領域部と有効チップ外領域部との境界近傍において、層間絶縁層ＩＩ４の上面に段差ＬＤＦが生じる。これは有効チップ外領域においては図２２において層間絶縁層ＩＩ４がまったくプリエッチングされないため、有効チップ外領域において有効チップ領域よりも層間絶縁層ＩＩ４をＣＭＰで削るべき厚み（領域）が増加するためである。有効チップ外領域において有効チップ領域よりも層間絶縁層ＩＩ４を削るべき量が多いため、図２３に示すように有効チップ外領域の層間絶縁層ＩＩ４の最上面が有効チップ領域の層間絶縁層ＩＩ４の最上面よりも高くなるように、段差ＬＤＦが生じる。このため特に有効チップ領域と有効チップ外領域との境界近傍において、有効チップ領域のイメージセンサに画像のムラなどが発生する可能性がある。
【００７２】
そこで本実施の形態のように、有効チップ領域のみに最上層金属配線ＡＬ３を形成した上に最上層層間絶縁層ＩＩ４を形成し、有効チップ領域の層間絶縁層ＩＩ４のみプリエッチングを施す。このようにすれば、有効チップ外領域においては最上層金属配線ＡＬ３がまったく配置されないため、たとえば図９に示すように、有効チップ外領域においては、相対的に有効チップ領域より層間絶縁層ＩＩ４の最上面が低い位置に形成される。その後図１０に示すように有効チップ領域の層間絶縁層ＩＩ４のみプリエッチングを施しても、図１１に示すように有効チップ領域と有効チップ外領域との、ＣＭＰにおいて削るべき層間絶縁層ＩＩ４の量（厚み）の差が（たとえば図２２の場合に比べて）小さくなる。このため図１２の工程において有効チップ領域と有効チップ外領域との層間絶縁層ＩＩ４をＣＭＰ処理することにより、有効チップ領域と有効チップ外領域との間の段差を少なくすることができる。
【００７３】
また有効チップ外領域には金属配線ＡＬ３がまったく形成されないため、有効チップ外領域の層間絶縁層ＩＩ４は（プリエッチングしなくても）その最上面は概ね平坦であり、その上下方向の高さはプリエッチングがなされた後の有効チップ領域の最上面ＩＩ４ａとほぼ同じである。このため有効チップ領域の層間絶縁層ＩＩ４のみ選択的にプリエッチングすることにより、続くＣＭＰ工程において、有効チップ領域と有効チップ外領域との間に段差を生じることなく、より平坦に加工することができる。
【００７４】
さらに有効チップ外領域には金属配線ＡＬ３がまったく形成されないため、ＣＭＰなどの後工程において有効チップ外領域の外縁の近傍における、金属配線ＡＬ３に起因する異物の発生が抑制される。
【００７５】
以上より本実施の形態によれば、有効チップ外領域の外縁の近傍における金属配線ＡＬ３に起因する異物を生じることなく、最上層層間絶縁層の最上面を平坦化することができる。その結果、有効チップ領域の最外部のイメージセンサの光学特性の劣化を抑制することができる。
【００７６】
（実施の形態２）
本実施の形態は、実施の形態１と比較して、最上層金属配線ＡＬ３をパターニングする手順において異なっている。以下、本実施の形態の半導体装置の製造方法について、図２４〜図２６を用いて説明する。なおここでは、実施の形態１の製造方法と異なる点においてのみ説明する。
【００７７】
図２４を参照して、本実施の形態の製造方法においては、図４の工程と同様に、有効チップ領域における金属配線ＡＬ３上のポジ型フォトレジストが、製品マスクであるフォトマスクＭＫ１ａを通して露光された後、直ちに現像され、有効チップ領域の金属配線ＡＬ３がパターニングされる。なおこのとき、有効チップ外領域は露光されないことが好ましい。
【００７８】
図２５を参照して、次に、図５の工程と同様に、有効チップ外領域における金属配線ＡＬ３上のポジ型フォトレジストの全体が、特殊マスクであるフォトマスクＭＫ２ａを通じて露光される。このとき有効チップ領域は露光されないことが好ましい。
【００７９】
図２６を参照して、その後、有効チップ外領域のポジ型フォトレジストが現像により溶解される。その後は、図７と同様に有効チップ外領域全体の最上層金属層ＡＬ３が除去され、以後は実施の形態１と同様に、図８〜図１２と同様の工程がなされる。すなわち本実施の形態においては、ポジ型フォトレジストの有効チップ領域内の部分を現像する工程と、ポジ型フォトレジストの有効チップ外領域内の部分を現像する工程とは互いに別工程で行なわれる。
【００８０】
なお以上においては、有効チップ領域が露光、現像された後に、有効チップ外領域が露光、現像されている。しかし有効チップ外領域を露光、現像した後に有効チップ領域が露光、現像されてもよい。パッシベーション膜ＰＡＳＦやレンズＬＳなどを形成することにより、図３に示す、実施の形態１と同様の態様を有する半導体装置が形成される。
【００８１】
本実施の形態においては、上記以外は実施の形態１とほぼ同じであるため、図２４〜図２６において実施の形態１と同一の要素については同一の符号を付し、その説明を繰り返さない。
【００８２】
次に本実施の形態の作用効果について説明する。
実施の形態１においては、最上層金属層ＡＬ３をパターニングする際には、最上層金属層ＡＬ３上に形成したポジ型フォトレジストを、有効チップ領域内または有効チップ外領域のいずれか一方において露光した後、これを現像する前に、有効チップ領域内または有効チップ外領域のいずれか他方において露光する。そしてその後、有効チップ領域内と有効チップ外領域内との双方のポジ型フォトレジストを同時に現像する。
【００８３】
これに対して実施の形態２においては、当該ポジ型フォトレジストを、有効チップ領域内または有効チップ外領域のいずれか一方において露光および現像し、下部の配線層ＡＬ３がパターニングされた後、有効チップ領域内または有効チップ外領域のいずれか他方において露光および現像する。つまり実施の形態１と比較して実施の形態２においては、露光から現像、パターニングまでの時間が短くなる。
【００８４】
最上層金属層ＡＬ３をパターニングする際に、実施の形態１においては、有効チップ領域および有効チップ外領域を先に露光した上で、有効チップ領域および有効チップ外領域をまとめて現像するため、実施の形態２に比べて作業効率が高くなる。しかし実施の形態１のように有効チップ領域の露光から有効チップ領域の金属層ＡＬ３のパターニングまでの時間が長いと、平面視において金属層ＡＬ３がパターニングにより除去される領域にばらつきが発生する可能性がある。そこで本実施の形態のように各領域に露光から金属層ＡＬ３のパターニングまでの時間を短くすることにより、平面視において金属層ＡＬ３がパターニングにより除去される領域の、たとえば形状および寸法のばらつきを抑制することができる。
【００８５】
本発明の実施の形態２は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態２について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００８６】
（実施の形態３）
本実施の形態は、実施の形態１と比較して、有効チップ外領域のポジ型フォトレジストを露光する領域を調整する方法において異なっている。
【００８７】
図２７を参照して、本実施の形態においては、ポジ型フォトレジストが露光される領域が、たとえば露光装置に内蔵されるステッパ（縮小投影型露光装置）のブラインド機能により調整される。具体的には、図２７および図２８を参照して、ブラインドＢＬＤと呼ばれる遮光板と平面視において重なる非露光領域ＮＥＰにおいては、たとえ露光エリアであっても、光源からの光がブラインドＢＬＤにより遮られ、フォトマスクＭＫや半導体ウエハＳＷに届かない。一方、ブラインドＢＬＤと平面視において重ならない露光領域ＥＸＰにおいては、光源からの光がフォトマスクＭＫに届き、さらにパターンＰＴと平面視において重ならなければ、当該光が半導体ウエハＳＷに届く。
【００８８】
なお上記において、ガラス製のベース体ＢＳとクロムなどのパターンＰＴとからなるフォトマスクＭＫは、フォトマスクＭＫ１ａとフォトマスクＭＫ２ａとをまとめて説明するためのものである。
【００８９】
以下、本実施の形態の半導体装置の製造方法について、図２９〜図３１を用いて説明する。なおここでは、実施の形態１および実施の形態２の製造方法と異なる点においてのみ説明する。
【００９０】
図２９を参照して、最上層金属層ＡＬ３をパターニングする際に、実施の形態１における図４の工程と同様に、フォトマスクＭＫ１ａを通して、有効チップ領域における最上層金属層ＡＬ３上のポジ型フォトレジスト（金属層用フォトレジスト）が露光される。ただしここでは、光が供給される露光エリアがブラインドＢＬＤによって、有効チップ領域のフォトマスクＭＫ１ａ全体に光が供給され、有効チップ外領域にはまったく光が供給されないように調製されてもよい。
【００９１】
図３０を参照して、実施の形態１における図５の工程と同様に、有効チップ外領域におけるポジ型フォトレジストの全体が露光される。ただしフォトマスクＭＫ２ａを用いず、ブラインドＢＬＤにより、有効チップ外領域の全体が露光され、有効チップ外領域以外の部分（たとえば有効チップ領域）は遮光されるように調整される。以後は実施の形態１と同様に、図６〜図１２と同様の工程がなされる。
【００９２】
図３１を参照して、実施の形態２における図２５の工程と同様に、有効チップ領域の金属配線ＡＬ３がパターニングされた後に、ブラインドＢＬＤにより有効チップ外領域全体のフォトレジストが露光されるように調整され、露光処理がなされる。以後は実施の形態２と同様に、図２６および図８〜図１２と同様の工程がなされる。パッシベーション膜ＰＡＳＦやレンズＬＳなどを形成することにより、図３に示す、実施の形態１と同様の態様を有する半導体装置が形成される。
【００９３】
本実施の形態においては、上記以外は実施の形態１とほぼ同じであるため、図２９〜図３１において実施の形態１と同一の要素については同一の符号を付し、その説明を繰り返さない。
【００９４】
次に、本実施の形態の作用効果について説明する。
実施の形態１および実施の形態２においては、専らフォトマスクにより、半導体ウエハＳＷ上において露光される領域が制御される。これに対して本実施の形態においては、フォトマスクおよびブラインドＢＬＤを併用することにより、半導体ウエハＳＷ上において露光される領域が制御される。特に有効チップ外領域においては、金属配線ＡＬ３上のポジ型フォトレジストの全体が露光される。そのためブラインドＢＬＤを用いることにより、フォトマスクＭＫ２ａを用いることなく、有効チップ外領域の全体のフォトレジストを露光し、有効チップ領域のフォトレジストを露光しないように、露光領域を制御することができる。したがって有効チップ外領域の最上層金属層ＡＬ３をパターニング（除去）するためのフォトマスクＭＫ２ａが不要となる分だけ、半導体ウエハＳＷの製造コストが削減される。
【００９５】
本発明の実施の形態３は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態３について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【００９６】
（実施の形態４）
本実施の形態は、実施の形態１と比較して、最上層の金属配線の構成および、用いられるフォトレジストならびにパターニング方法において異なっている。以下、本実施の形態の半導体装置の構成について、図３２を用いて説明する。なおここでは、実施の形態１の半導体装置と異なる点についてのみ説明する。
【００９７】
図３２を参照して、本実施の形態の半導体装置としてのイメージセンサは、図３に示す実施の形態１の半導体装置と大筋で同様の構成を備えている。ただし図３２においては、有効チップ外領域ＮＡＡにおいても、有効チップ領域ＡＡと同様に、最上層の金属配線ＡＬ３が配置されている点において、図３と異なる。なお図３２においては最上層の金属配線ＡＬ３とその下側の金属配線ＡＬ２および金属配線ＡＬ１とが導電層Ｔ１を通じて電気的に接続されていないが、これらは導電層Ｔ１，Ｔ２を通じて電気的に接続されてもよい。
【００９８】
次に、本実施の形態の半導体装置の製造方法について、図３３〜図３７を用いて説明する。なおここでは、実施の形態１の製造方法と異なる点においてのみ説明する。
【００９９】
図３３を参照して、本実施の形態においては、有効チップ領域と有効チップ外領域との双方において、最上層金属層がパターニングされ、最上層金属配線ＡＬ３が形成される。したがって図示されないが、本実施の形態においては、有効チップ外領域の最上層金属層ＡＬ３をパターニングするフォトマスクＭＫ２ａ（図５参照）は、有効チップ領域の最上層金属層ＡＬ３をパターニングするフォトマスクＭＫ１ａ（図４参照）と同様に、たとえばガラス製のベース体ＢＳ１ａの表面上に、たとえばクロムからなる遮光用のパターンが形成された製品マスクである。有効チップ領域のフォトマスクＭＫ１ａと有効チップ外領域のフォトマスクＭＫ２ａとが一体であり、有効チップ領域の最上層金属層ＡＬ３と有効チップ外領域の最上層金属層ＡＬ３との上に形成される、最上層金属層ＡＬ３のパターニング用のポジ型フォトレジストが同時に露光、現像されてもよい。また、有効チップ領域の最上層金属層ＡＬ３と有効チップ外領域の最上層金属層ＡＬ３とが同時にパターニングされてもよい。
【０１００】
次に、図８の工程と同様に層間絶縁層ＩＩ４が形成され、有効チップ領域、有効チップ外領域ともに、層間絶縁層ＩＩ４上に、層間絶縁層ＩＩ４の上面をプリエッチングするためのネガ型フォトレジストが形成される。
【０１０１】
次にフォトマスクＭＫ１ｃを用いて、有効チップ領域におけるネガ型フォトレジストが選択的に露光される。フォトマスクＭＫ１ｃは、たとえばガラス製のベース体ＢＳ１ｃの表面上に、たとえばクロムからなる遮光用のパターンＰＴｃが形成された、パターニング用の製品マスクである。フォトマスクＭＫ１ｃのパターンＰＴｃは、概ね有効チップ領域の金属配線ＡＬ３と平面視において重なる領域（金属配線ＡＬ３の真上に位置する領域）に形成されることが好ましい。言い換えれば、概ね金属配線ＡＬ３と平面視において重ならない領域のネガ型フォトレジストは露光を受けてフォトレジストＲＳＮ２となるように設計されることが好ましい。
【０１０２】
またフォトマスクＭＫ２ｃを用いて、有効チップ外領域におけるネガ型フォトレジストが選択的に露光される。フォトマスクＭＫ２ｃは、たとえばガラス製のベース体ＢＳ２ｃの表面上に、たとえばクロムからなる遮光用のパターンＰＴｃが形成された、パターニング用の製品マスクである。なお有効チップ領域と有効チップ外領域との露光の順序は任意である。
【０１０３】
ここで層間絶縁層ＩＩ４上のフォトレジストはネガ型フォトレジストであるため、ポジ型フォトレジストとは逆に、光が照射される領域においてネガ型フォトレジストＲＳＮ１となり、光の照射を受けない領域においてネガ型フォトレジストＲＳＮ２となる。
【０１０４】
図３４を参照して、有効チップ外領域の外縁部のネガ型フォトレジストが露光（周辺露光）される。この周辺露光は実施の形態３と同様の、露光装置に内蔵されるステッパ（縮小投影型露光装置）のブラインドＢＬＤにより、有効チップ外領域の外縁部以外の領域を遮光することにより行われることが好ましい。ここで有効チップ外領域の外縁部以外の領域とは、平面視において有効チップ外領域のうち外縁部よりも半導体基板ＳＵＢの外縁から内側に離れた領域を意味する。図３４においては、有効チップ外領域の外縁側が露光エリアとなっており、露光エリアのうち有効チップ外領域の外縁部以外が遮光され、有効チップ外領域のなかでも最も外縁に近い外縁部のみが露光される態様となっている。
【０１０５】
半導体基板ＳＵＢが周辺露光される領域（外縁部）のうち、半導体基板ＳＵＢの最外部である外縁から最も離れた位置は、有効チップ外領域内の最上層金属配線ＡＬ３であって半導体基板ＳＵＢの外縁の最も近くに位置する最上層金属配線ＡＬ３より０．５ｍｍ以上、外縁から離れていることが好ましい。言い換えれば周辺露光される領域（外縁部）は、半導体基板ＳＵＢの外縁から、有効チップ外領域において最も外側に配置される（最も半導体基板ＳＵＢの外縁に近い）最上層金属配線ＡＬ３の最も外側の位置ＥＡよりも平面視において半導体基板ＳＵＢの内側に０．５ｍｍ以上の距離までの領域までを、占めることが好ましい。また半導体基板ＳＵＢの外縁から、有効チップ外領域における最上層金属配線ＡＬ３の最も外側の位置ＥＡまでの距離は１．５ｍｍ以上であることが好ましい。したがって半導体基板ＳＵＢの外縁からの距離が２．０ｍｍ以上の位置よりも、半導体基板ＳＵＢの外縁に近い領域において周辺露光がなされることが好ましい。
【０１０６】
図３５を参照して、図３４のように露光装置のブラインドＢＬＤを利用して、有効チップ外領域の外縁部のみ露光する際には、たとえば平面視において円形を有する回転台の上に半導体ウエハＳＷが載置されることが好ましい。
【０１０７】
回転台は、下部の回転軸を中心にして図３５の矢印の方向に回転する。回転台の上に載置された半導体ウエハＳＷの上に、たとえば図３３および図３４に示すようにネガ型フォトレジストＲＳＮ１，ＲＳＮ２が形成される。図３５においては半導体ウエハＳＷ上のネガ型フォトレジストＲＳＮ１，ＲＳＮ２をまとめてネガ型フォトレジストＲＳ１，ＲＳ２と図示する。
【０１０８】
回転台の回転に伴い半導体ウエハＳＷが回転すれば、半導体ウエハＳＷの外縁部の真上に固定するように設置された露光装置の光源およびブラインドＢＬＤにより、半導体ウエハＳＷの外縁部（周辺露光領域）のみが露光される。ここでは上記光源により露光されるフォトレジストをＲＳ１、露光されないフォトレジストをＲＳ２と表記する。
【０１０９】
図３６を参照して、図３４に示す周辺露光の後に、有効チップ領域内と有効チップ外領域内との双方においてネガ型フォトレジストが現像され、ネガ型フォトレジストＲＳＮ２は溶解し、ネガ型フォトレジストＲＳＮ１が残存する。
【０１１０】
図３７を参照して、パターニングされたネガ用フォトレジストＲＳＮ１（プリエッチング用フォトレジスト）のパターンをマスクとして、有効チップ領域および有効チップ外領域の双方において層間絶縁層ＩＩ４の上面が選択的にパターニングされる。するとネガ型フォトレジストＲＳＮ１が残存しない領域において層間絶縁層ＩＩ４の上面の一部が選択的にエッチング（プリエッチング）され、その上面がより深いＩＩ４ａに形成される。
【０１１１】
プリエッチングにより層間絶縁層ＩＩ４の上面がエッチングされるのは、有効チップ領域および有効チップ外領域の双方において、パターニングされた金属配線ＡＬ３の真上に位置する領域の層間絶縁層ＩＩ４であることが好ましい。これは上記のように、有効チップ領域において金属配線ＡＬ３がパターニングされた領域の真上において概ねフォトレジストＲＳＮ２が露光されないように設計されるためである。ただし金属配線ＡＬ３の真上に位置する層間絶縁層ＩＩ４の上面の一部に、選択的にプリエッチングされない領域を含んでもよい。
【０１１２】
以後は実施の形態１と同様にフォトレジストＲＳＮ１の除去および図１２と同様の工程がなされる。パッシベーション膜ＰＡＳＦおよびレンズＬＳ（図３２参照）が形成されることにより、図３２に示すイメージセンサを有する半導体ウエハＳＷ（半導体装置）が形成される。
【０１１３】
本実施の形態においては、上記以外は実施の形態１とほぼ同じであるため、図３２〜図３７において実施の形態１と同一の要素については同一の符号を付し、その説明を繰り返さない。
【０１１４】
次に本実施の形態の作用効果について説明する。
本実施の形態においては、有効チップ領域と有効チップ外領域との双方に最上層金属配線ＡＬ３のパターンが形成される。しかし最上層金属配線ＡＬ３を覆う層間絶縁層ＩＩ４が、ネガ型のフォトレジストＲＳＮ１，ＲＳＮ２によりエッチングされる。
【０１１５】
ネガ型のフォトレジストは露光された領域において残存する性質を有する。このため、ネガ型のフォトレジストが形成された半導体基板ＳＵＢの外縁部が露光されれば、層間絶縁層ＩＩ４をパターニングするフォトマスクＭＫ２ｃの有するパターンにかかわらず、外縁部の層間絶縁層ＩＩ４上のフォトレジストは露光され、エッチング後にフォトレジストのパターンとして残存する。したがって、外縁部の層間絶縁層ＩＩ４はネガ型フォトレジストＲＳＮ１のパターンに保護され、有効チップ外領域の層間絶縁層ＩＩ４がプリエッチングされても、最上層金属配線ＡＬ３の最外部ＥＡ近傍がエッチングされることが抑制される。
【０１１６】
以上より本実施の形態は、層間絶縁層のパターニングにネガ型フォトレジストを用いて有効チップ外領域の最外部が露光されることにより、チップ外領域において最上層金属配線が形成されかつ最上層の層間絶縁層がプリエッチングされたとしても、最上層金属配線のエッチングを抑制することができる。したがって、本実施の形態によれば、層間絶縁層のプリエッチングにより、ＣＭＰ処理後の層間絶縁層の最上面の段差の発生を抑制しつつ、金属配線に起因する異物の発生を抑制しながら、最上層の層間絶縁層の最上面を平坦化することができる。
【０１１７】
また本実施の形態においては、周辺露光の際にステッパのブラインドＢＬＤを用いて有効チップ外領域の外縁部以外の領域を遮光（外縁部のみを露光）することにより、周辺露光の際に露光すべき領域を高精度に制御することができる。周辺露光すべき領域は、最上層金属配線ＡＬ３の最外部ＥＡより０．５ｍｍ以上、半導体基板ＳＵＢの内側まで設けられるため、最上層金属配線ＡＬ３を保護するための層間絶縁層ＩＩ４を、半導体基板ＳＵＢの外縁から十分に内側の領域まで広がるように形成することができる。
【０１１８】
また本実施の形態においては、ベース体のみを有する特殊マスクを用いないため、特殊マスクの製造コストの発生を抑制することができる。さらに特殊マスクを用いず最上層金属層ＡＬ３がパターニングされることにより、最上層金属層ＡＬ３の寸法精度が向上する。
【０１１９】
本発明の実施の形態４は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態４について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【０１２０】
（実施の形態５）
本実施の形態は、実施の形態１と比較して、最上層の金属配線の構成およびパターニング方法において異なっている。まず、本実施の形態としてのウエハ状態の半導体装置の構成について説明する。
【０１２１】
図３８を参照して、本実施の形態の半導体ウエハＳＷは、図１に示す実施の形態１の半導体ウエハＳＷと大筋で同様の構成を有している。ただし本実施の形態においては、有効チップ領域ＡＡと有効チップ外領域ＮＡＡとの境界の近傍に特別露光領域ＬＬが形成されている。具体的には特別露光領域ＬＬとは、有効チップ外領域のうち有効チップ領域と隣り合う領域であり、有効チップ外領域のうち有効チップ領域に最も近い領域である。
【０１２２】
特別露光領域ＬＬは、最上層の層間絶縁層ＩＩ４をパターニングする際に、有効チップ外領域において選択的に露光される領域である。本実施の形態において形成されるイメージセンサは、図３２に示すように有効チップ外領域においても最上層の金属配線ＡＬ３のパターンが配置された構成を有する。以下、本実施の形態の半導体装置の製造方法について、図３９〜図４２を用いて説明する。なおここでは、実施の形態１の半導体装置と異なる点についてのみ説明する。
【０１２３】
図３９を参照して、本実施の形態においては、実施の形態４の図３３と同様に、有効チップ領域と有効チップ外領域との双方において、最上層金属層がパターニングされ、最上層金属配線ＡＬ３が形成される。次に、図８の工程と同様に層間絶縁層ＩＩ４が形成され、有効チップ領域、有効チップ外領域ともに、層間絶縁層ＩＩ４上に、層間絶縁層ＩＩ４の上面をプリエッチングするためのポジ型フォトレジストが形成される。
【０１２４】
次にフォトマスクＭＫ１ｂを用いて、有効チップ領域におけるポジ型フォトレジストが選択的に露光される。またフォトマスクＭＫ２ｂを用いて、有効チップ外領域におけるポジ型フォトレジストが選択的に露光される。なお有効チップ領域と有効チップ外領域との露光の順序は任意である。
【０１２５】
ここで有効チップ外領域におけるポジ型フォトレジストを選択的に露光する際には、実施の形態３と同様の、露光装置に内蔵されるステッパ（縮小投影型露光装置）のブラインドＢＬＤにより、有効チップ外領域におけるポジ型フォトレジストが露光される領域が特定されることが好ましい。ここでは半導体基板ＳＵＢの外縁から有効チップ外領域の所定の部分まで（半導体基板ＳＵＢの外縁から所定の距離の範囲内の領域）を遮光して露光することが好ましい。すなわち、ブラインドＢＬＤにより、有効チップ外領域のうち有効チップ領域と隣り合うよう位置する領域の真上に位置するポジ型フォトレジストのみ露光されることが好ましい。具体的には、有効チップ外領域のうち、有効チップ領域との境界からの距離が１ｍｍ以内の領域のみ選択的に露光されるように、ブラインドＢＬＤが調整されることが好ましい。
【０１２６】
図４０を参照して、図９に示す工程と同様に、有効チップ領域内と有効チップ外領域内との双方においてポジ型フォトレジストが現像され、ポジ型フォトレジストＲＳＰ２は溶解し、ポジ型フォトレジストＲＳＰ１が残存する。ポジ型フォトレジストＲＳＰ１のパターンは、有効チップ外領域においては、有効チップ領域と隣り合うよう位置する（有効チップ領域との距離が１ｍｍ以内の）領域の一部のみにおいてポジ型フォトレジストＲＳＰ２が溶解し、それ以外の領域においてはポジ型フォトレジストＲＳＰ１が残存する。
【０１２７】
図４１を参照して、パターニングされたポジ型フォトレジストＲＳＰ１（プリエッチング用フォトレジスト）のパターンをマスクとして、有効チップ領域内と有効チップ外領域内との双方において層間絶縁層ＩＩ４がパターニングされる。このとき有効チップ領域においてパターニングされた金属配線ＡＬ３の真上に位置する領域の層間絶縁層ＩＩ４がエッチングされることが好ましい。また有効チップ外領域においては、有効チップ領域に隣り合うよう位置する金属配線ＡＬ３の真上に位置する層間絶縁層ＩＩ４の上面の一部が選択的にエッチングされることが好ましい。したがって有効チップ外領域においては、有効チップ領域に隣り合うよう位置する領域のみにおいて、層間絶縁層ＩＩ４の上面の一部がプリエッチングされることが好ましい。当該プリエッチングされた層間絶縁層ＩＩ４の上面はＩＩ４ａとなる。その後フォトレジストＲＳＰ１が除去される。
【０１２８】
図４２を参照して、図１２に示す工程と同様に、有効チップ領域および有効チップ外領域の全体において、たとえばＣＭＰにより層間絶縁層ＩＩ４の上面が平坦化される。パッシベーション膜ＰＡＳＦやレンズＬＳなどを形成することにより、図３２に示す、実施の形態４と同様の態様を有する半導体装置が形成される。
【０１２９】
本実施の形態においては、上記以外は実施の形態１とほぼ同じであるため、図３９〜図４２において実施の形態１と同一の要素については同一の符号を付し、その説明を繰り返さない。
【０１３０】
次に、本実施の形態の作用効果について説明する。
本実施の形態においては、有効チップ領域と有効チップ外領域との双方に最上層金属配線ＡＬ３のパターンが形成される。しかし有効チップ外領域においては、有効チップ領域と隣り合うよう位置する金属配線ＡＬ３の真上に位置するポジ型フォトレジストＲＳＰ２のみ露光され、他の領域のポジ型フォトレジストＲＳＰ１は露光されない。このため有効チップ外領域の層間絶縁層ＩＩ４は、有効チップ領域と隣り合うよう位置する金属配線ＡＬ３の真上の領域においてのみエッチングされ、有効チップ外領域の他の領域の層間絶縁層ＩＩ４はエッチングされず残存する。
【０１３１】
このため、有効チップ外領域の一部の層間絶縁層ＩＩ４がプリエッチングされる際に、有効チップ外領域の外縁の近傍における層間絶縁層ＩＩ４は、その上のポジ型フォトレジストＲＳＰ１に保護される。したがって、有効チップ外領域の一部の層間絶縁層ＩＩ４がプリエッチングされる際に、その下の金属配線ＡＬ３の一部がエッチングされ、異物が発生する不具合を抑制することができる。
【０１３２】
また本実施の形態においては、有効チップ外領域においても、有効チップ領域に近い一部の領域において、層間絶縁層ＩＩ４の上面がプリエッチングされる。このため図４２に示すＣＭＰの際に、有効チップ外領域のうち有効チップ領域に近い領域において、層間絶縁層ＩＩ４を削るべき厚み（領域）が、たとえば図２３に示す本実施の形態の第２の比較例のように有効チップ外領域において層間絶縁層ＩＩ４がまったくプリエッチングされない場合に比べて減少する。なお本実施の形態においても、有効チップ外領域のうち、有効チップ領域に近い領域の一部以外の領域においては、たとえば図２２に示す本実施の形態の第２の比較例と同様に、層間絶縁層ＩＩ４の上面はまったくプリエッチングされない。
【０１３３】
したがって本実施の形態においては、図４２に示すＣＭＰの際に、たとえば図２３のように有効チップ外領域において層間絶縁層ＩＩ４がまったくプリエッチングされない場合に比べて、段差ＬＤＦが形成される位置が半導体基板ＳＵＢの外縁に近い側に移動する。以上より、本実施の形態においては、少なくとも有効チップ領域の全体において、層間絶縁層ＩＩ４の上面を平坦化処理した後の平坦度を高めることができ、フォトダイオードＰＤの光学特性を向上することができる。有効チップ外領域には段差ＬＤＦが形成されたとしても、フォトダイオードＰＤが存在しないため、有効チップ外領域の段差ＬＤＦはイメージセンサの光学特性に大きな影響を及ぼさない。
【０１３４】
以上より本実施の形態は、半導体基板ＳＵＢの外縁の近傍において層間絶縁層ＩＩ４の保護により最上層金属配線のエッチングが抑制されるとともに、有効チップ外領域においても有効チップ領域に近い層間絶縁層ＩＩ４がプリエッチングされることにより、少なくとも有効チップ領域における層間絶縁層の最上面の平坦度を高めることができる。
【０１３５】
また本実施の形態においては、ベース体のみを有する特殊マスクを用いないため、特殊マスクの製造コストの発生を抑制することができる。さらに特殊マスクを用いず最上層金属層ＡＬ３がパターニングされることにより、最上層金属層ＡＬ３の寸法精度が向上する。
【０１３６】
本発明の実施の形態５は、以上に述べた各点についてのみ、本発明の実施の形態１と異なる。すなわち、本発明の実施の形態５について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態１に順ずる。
【０１３７】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【０１３８】
本発明は、光学変換素子を有する半導体装置およびその製造方法に特に有利に適用され得る。
【符号の説明】
【０１３９】
ＡＡ  有効チップ領域、ＡＬ１  金属配線、ＢＳ，ＢＳ１ａ，ＢＳ２ａ，ＢＳ１ｂ，ＢＳ２ｂ，ＢＳ１ｃ，ＢＳ２ｃ  ベース体、Ｃ１，Ｔ１，Ｔ２  導電層、ＣＴＲ  制御用トランジスタ、ＤＬＲ  ダイシングライン領域、ＥＡ  最上層金属配線最外部、ＥＸＰ  露光領域、ＦＯ  フィールド酸化膜、ＧＥ  ゲート電極、ＧＩ  ゲート絶縁膜、ＩＩ１，ＩＩ２，ＩＩ３，ＩＩ４  層間絶縁層、ＩＭＣ  チップ領域、ＬＤＦ  段差、ＬＬ  特別露光領域、ＭＫ１ａ，ＭＫ２ａ，ＭＫ１ｂ，ＭＫ２ｂ，ＭＫ１ｃ，ＭＫ２ｃ  フォトマスク、ＮＡＡ  有効チップ外領域、ＮＥＰ  非露光領域、ＮＮＲ，ＮＲ  ｎ型領域、ＮＰＲ  ｎ型不純物領域、ＮＴＲ  ｎ-領域、ＰＡＳＦ  パッシベーション膜、ＰＣＲ，ＰＤＲ  形成領域、ＰＤ  フォトダイオード、ＰＲ  ｐ型領域、ＰＴ，ＰＴａ，ＰＴｂ，ＰＴｃ  パターン、ＰＷＲ１，ＰＷＲ２  ｐ型ウェル領域、ＲＳＮ１，ＲＳＮ２  ネガ型フォトレジスト、ＲＳＰ１，ＲＳＰ２  ポジ型フォトレジスト、ＳＷ  半導体ウエハ、ＳＵＢ  半導体基板、ＳＷＴＲ  転送用トランジスタ。
【図１】
2012141003.tif 000003
【図２】
2012141003.tif 000004
【図３】
2012141003.tif 000005
【図４】
2012141003.tif 000006
【図５】
2012141003.tif 000007
【図６】
2012141003.tif 000008
【図７】
2012141003.tif 000009
【図８】
2012141003.tif 000010
【図９】
2012141003.tif 000011
【図１０】
2012141003.tif 000012
【図１１】
2012141003.tif 000013
【図１２】
2012141003.tif 000014
【図１３】
2012141003.tif 000015
【図１４】
2012141003.tif 000016
【図１５】
2012141003.tif 000017
【図１６】
2012141003.tif 000018
【図１７】
2012141003.tif 000019
【図１８】
2012141003.tif 000020
【図１９】
2012141003.tif 000021
【図２０】
2012141003.tif 000022
【図２１】
2012141003.tif 000023
【図２２】
2012141003.tif 000024
【図２３】
2012141003.tif 000025
【図２４】
2012141003.tif 000026
【図２５】
2012141003.tif 000027
【図２６】
2012141003.tif 000028
【図２７】
2012141003.tif 000029
【図２８】
2012141003.tif 000030
【図２９】
2012141003.tif 000031
【図３０】
2012141003.tif 000032
【図３１】
2012141003.tif 000033
【図３２】
2012141003.tif 000034
【図３３】
2012141003.tif 000035
【図３４】
2012141003.tif 000036
【図３５】
2012141003.tif 000037
【図３６】
2012141003.tif 000038
【図３７】
2012141003.tif 000039
【図３８】
2012141003.tif 000040
【図３９】
2012141003.tif 000041
【図４０】
2012141003.tif 000042
【図４１】
2012141003.tif 000043
【図４２】
2012141003.tif 000044
【国際調査報告】
2012141003.tif 000045
2012141003.tif 000046
2012141003.tif 000047
2012141003.tif 000048