(57)【要約】  表面実装可能な小型のチップ状のものであっても、突入電流耐性に優れた抵抗素子を提供する。  抵抗素子（１）の素子本体（２）を、主成分が、化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６（Ｍは希土類元素であるＳｍ、Ｇｄ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹから選ばれる少なくとも１種）で示されるＭｎ化合物で構成され、上記化学式において、ｘ、ｙおよびｚは、それぞれ、０．０５≦ｘ≦０．４、０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件を満たす、半導体セラミックで構成する。
2012056796.tif 000002
【特許請求の範囲】
【請求項１】
主成分が、化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６（Ｍは希土類元素であるＳｍ、Ｇｄ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹから選ばれる少なくとも１種）で示されるＭｎ化合物で構成され、
前記化学式において、ｘ、ｙおよびｚは、それぞれ、０．０５≦ｘ≦０．４、０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件を満たす、
半導体セラミック。
【請求項２】
素子本体と、前記素子本体の少なくとも一部を挟んで形成される少なくとも１対の電極とを備える、抵抗素子であって、
前記素子本体が請求項１に記載の半導体セラミックから構成される、
抵抗素子。
【請求項３】
突入電流を抑制するためのサーミスタ素子として用いられる、請求項２に記載の抵抗素子。
【請求項４】
前記素子本体はチップ状をなし、前記電極は、互いに対向するように、前記素子本体の各端面上に形成される、請求項２または３に記載の抵抗素子。
【請求項５】
前記素子本体はチップ状をなし、前記電極は、互いに対向するように、前記素子本体の内部に形成される、請求項２または３に記載の抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体セラミックおよびそれを用いて構成される抵抗素子に関するもので、特に、突入電流を抑制するためのサーミスタ素子として有利に用いられる抵抗素子に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある抵抗素子として、たとえばＮＴＣサーミスタがある。たとえば特許文献１には、温度補償用サーミスタまたは突入電流抑制用サーミスタ（パワーサーミスタ）として用いられるＮＴＣサーミスタの素子本体を構成する組成物として、マンガン、銅、カルシュウムと、コバルトまたはニッケルの少なくとも一つを含む酸化物組成物に対し、ホウケイ酸ガラスを添加したものが記載されている。【０００３】
このように、従来の温度補償用サーミスタまたは突入電流抑制用サーミスタにおいては、Ｍｎ−Ｃｏベースのスピネル構造を有するサーミスタ材料が広く用いられている。【０００４】
一般に、突入電流抑制のため、図１０に示すような回路が使用される。図１０には、突入電流抑制用のパワーサーミスタを備える電気機器がブロック図で示されている。【０００５】
図１０を参照して、電気機器１１は、交流電源１２によって駆動される負荷回路１３を備え、交流電源１２は、整流器１４を介して、負荷回路１３へ電力を供給するようにされている。この電力供給のための電源ライン１５と直列に、突入電流抑制用のパワーサーミスタ１６が接続される。また、平滑コンデンサ１７が負荷回路１３と並列に接続されている。【０００６】
従来、上記パワーサーミスタ１６として、ＮＴＣサーミスタがしばしば用いられている。ＮＴＣサーミスタは、一般的な固定抵抗体と異なり、電源オフ時から電源オン直後では、高い抵抗を示し、電源オン後は、自己発熱によって抵抗が低下する。したがって、ＮＴＣサーミスタによれば、温度変化によっても抵抗値がほとんど変わらない一般的な固定抵抗体と比較して、低消費電力化できる利点がある。【０００７】
図１０に示した回路についての動作をより具体的に説明すると、（１）交流電源１２からの電源投入時に平滑コンデンサ１７の急速充電に伴い発生する突入電流を、ＮＴＣサーミスタからなるパワーサーミスタ１６の初期抵抗Ｒ２５（２５℃の抵抗値）で抑制する。（２）負荷回路１３に定常電流が流れた後は、パワーサーミスタ１６は自己発熱により抵抗値が減少する。（３）パワーサーミスタ１６が低抵抗化することで、定常電流が流れたときの電力損失を固定抵抗体に比べて少なくでき、その結果、消費電力を抑制することができる。【０００８】
したがって、パワーサーミスタ１６に関し、室温での待機時（電源オフ時）の抵抗値と定常電流が流れたときの抵抗値との差が大きい（Ｂ定数が大きい）ほど、より優れた突入電流抑制効果が得られ、また、定常状態の消費電力をより抑制することが可能となる。【０００９】
パワーサーミスタは、ＡＣアダプタなどの電源装置に広く使用されている。このような用途の場合、突入電流の大きなエネルギーに耐えるためには、パワーサーミスタとしては、通常、体積の大きい単板状のリード端子付きのものが使用されている。しかしながら、単板状のリード端子付きのパワーサーミスタは、回路の低背化、小型化の要求に必ずしも適うものではなく、また、実装コストなどの点で不利である。よって、パワーサーミスタのＳＭＤ化（表面実装部品化）が強く望まれている。【００１０】
しかし、特許文献１に記載のような既存のスピネル系サーミスタ材料を用いて、パワーサーミスタをＳＭＤ対応小型チップデバイスとした場合、突入電流により素子破壊が発生し、突入電流対策素子として機能しないという問題に遭遇し、未だＳＭＤ対応小型パワーサーミスタは実現されていないのが現状である。つまり、既存材料では、体積が大きな素子でないと、突入電流に耐えることができないということである。【００１１】
これにはいくつかの理由が考えられる。【００１２】
その一つとして、既存のスピネル系サーミスタ材料では、比抵抗が比較的高く、Ｂ定数が最大でも４０００程度の値しか得られないことが挙げられる。一般的に、絶縁体および半導体は、温度の上昇に伴い、抵抗が変化するＮＴＣ（負の温度係数）特性を示し、比抵抗が高いほど、温度に対して抵抗が大きく変化し、比抵抗の小さいものは、金属に近づくため、温度依存性が小さくなる傾向がある。つまり、比抵抗の高いものはＢ定数が大きく、低いものはＢ定数が小さくなる。理想的には、比抵抗が低く、Ｂ定数が大きいものが適しているが、既存材料ではこれらを両立させることは困難である。【００１３】
したがって、既存のパワーサーミスタでは、ホッピング伝導が支配的なやや比抵抗が高く、Ｂ定数が３０００くらいのサーミスタ材料を選択しながら、デバイスとしての抵抗を下げるために、電極間の距離を短くしかつ電極の対向面積を大きくするといった対策が講じられていた。その結果、従来のパワーサーミスタは、たとえば円板型の大きなデバイスとなっている。【００１４】
しかし、突入電流が流れ込んだ場合、そのエネルギーを徐々に熱に変換しながら素子抵抗を下げて突入電流を吸収しているが、Ｂ定数が３０００程度であるため、それほど大きく抵抗を低下させることができない。その結果、素子の体積が小さくなると、熱エネルギーにより素子破壊が起きたり、あるいは、大きな突入電流により素子破壊が起きたりしてしまう。【００１５】
このようなことから、ＳＭＤ対応可能な小型パワーサーミスタを実現するためには、比抵抗が比較的小さく、Ｂ定数が大きいという両立の難しい２つの条件を最低限、満足し得る新しい材料が必要となる。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００１−１０２２０４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
そこで、この発明の目的は、ＳＭＤ対応可能な小型の抵抗素子であっても、優れた突入電流耐性を与えることができるサーミスタ材料としての半導体セラミック、およびこの半導体セラミックを用いて構成される抵抗素子を提供しようとすることである。
【課題を解決するための手段】
【００１８】
この発明は半導体セラミックにまず向けられる。この発明に係る半導体セラミックは、主成分が、化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６（Ｍは希土類元素であるＳｍ、Ｇｄ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹから選ばれる少なくとも１種）で示されるＭｎ化合物で構成され、上記化学式において、ｘ、ｙおよびｚは、それぞれ、０．０５≦ｘ≦０．４、０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件を満たすことを特徴としている。【００１９】
この発明は、また、素子本体と、素子本体の少なくとも一部を挟んで形成される少なくとも１対の電極とを備える、抵抗素子にも向けられる。この発明に係る抵抗素子は、素子本体がこの発明に係る半導体セラミックから構成されることを特徴としている。【００２０】
この発明に係る抵抗素子は、好ましくは、突入電流を抑制するためのサーミスタ素子として用いられる。【００２１】
この発明に係る抵抗素子において、素子本体はチップ状をなすことが好ましい。この場合、電極は、互いに対向するように、素子本体の各端面上に形成されても、素子本体の内部に形成されてもよい。
【発明の効果】
【００２２】
この発明に係る半導体セラミックによれば、比抵抗が比較的小さく、Ｂ定数が大きいという２つの条件を満足させることができる。したがって、この半導体セラミックを用いると、体積が小さいＳＭＤ対応の抵抗素子を実現することができる。また、素子本体の体積を小さくしても、既存のサーミスタ材料を用いた抵抗素子と比較して、圧倒的に高い突入電流耐性を実現することができる。【００２３】
これは、以下の理由によるものと推測される。【００２４】
この発明に係る半導体セラミックは、主成分が、化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６で示されるＭｎ化合物で構成されている。このようなＭｎ化合物は、従来から知られているように、ある特定の温度で急激に抵抗が変化するＣＴＲ（Critical Temperature Resistance）特性を示す、すなわち、Ｂ定数が大きい。【００２５】
これに加えて、この発明において規定される組成範囲とすることにより、ＣＴＲ特性を低下させることなく、突入電流印加時の素子発熱および素子放熱の良好なバランスを実現し、突入電流を抑制しながら素子破壊を抑制することができる。【００２６】
つまり、この発明に係る半導体セラミックを用いれば、定常状態（室温近傍）では電荷整列型絶縁体といわれる高い比抵抗を示し、突入電流抑制素子として機能し、突入電流が印加され素子が発熱した際には電荷整列型絶縁体から金属状態へと変化し、急激に比抵抗が低下して、大きな突入電流を流すことが可能となり、突入電流を吸収し、たとえば体積が２０ｍｍ３以下の素子本体を備える小型の抵抗素子であっても、高い突入電流耐性および突入電流抑制効果を実現することができる。
【図面の簡単な説明】
【００２７】
【図１】この発明の第１の実施形態による抵抗素子１を示す断面図である。
【図２】この発明の第２の実施形態による抵抗素子５を示す断面図である。
【図３】実験例１において得られた試料１に係る半導体セラミックについての抵抗の温度依存性およびＢ定数を示す図である。
【図４】実験例１において得られた試料１７に係る半導体セラミックについての突入電流耐性を示す図である。
【図５】実験例１において得られた試料２０に係る半導体セラミックについての突入電流耐性を示す図である。
【図６】実験例２において得られた化学式（Ｎｄ１−ｘＧｄｘ）ｙＢａｚＭｎ２Ｏ６でｘ＝０．３０、ｙ，ｚ＝０．７５とされた試料に係る半導体セラミックについての抵抗の温度依存性およびＢ定数を示す図である。
【図７】実験例２において得られた化学式（Ｎｄ１−ｘＧｄｘ）ｙＢａｚＭｎ２Ｏ６でｘ＝０．３０、ｙ，ｚ＝１．００とされた試料に係る半導体セラミックについての抵抗の温度依存性およびＢ定数を示す図である。
【図８】実験例２において得られた化学式（Ｎｄ１−ｘＧｄｘ）ｙＢａｚＭｎ２Ｏ６でｘ＝０．３０、ｙ，ｚ＝１．２５とされた試料に係る半導体セラミックについての抵抗の温度依存性およびＢ定数を示す図である。
【図９】実験例２において得られた試料について、化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６におけるｙおよびｚの範囲と突入電流耐性および抑制効果との関係を説明するための図である。
【図１０】従来から用いられている突入電流抑制用のパワーサーミスタ１６を備える電気機器１１のブロック図である。
【発明を実施するための形態】
【００２８】
図１を参照して、この発明の第１の実施形態による抵抗素子１について説明する。
【００２９】
抵抗素子１は、半導体セラミックからなるチップ状の素子本体２と、互いに対向するように素子本体２の相対向する端面上に形成される１対の電極３および４とを備えている。
【００３０】
次に、図２に示した第２の実施形態による抵抗素子５について説明すると、抵抗素子５は、半導体セラミックからなるチップ状の素子本体６と、互いに対向するように素子本体６の内部に形成される１対の内部電極７および８と、内部電極７および８にそれぞれ電気的に接続されるように素子本体６の相対向する端面上に形成される１対の外部電極９および１０とを備えている。
【００３１】
これら抵抗素子１および５は、図示しない配線基板上に表面実装され、突入電流を抑制するためのサーミスタ素子、すなわちパワーサーミスタとして有利に用いられる。好ましくは、素子本体２および６は、その体積が２０ｍｍ３以下とされる。
【００３２】
なお、図２に示した構造は、通常、図１に示した構造では素子抵抗が所望の値より高くなりすぎた場合に素子抵抗を下げるために採用される。
【００３３】
上記の抵抗素子１または５における素子本体２または６を構成する半導体セラミックは、その主成分が、化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６（Ｍは希土類元素であるＳｍ、Ｇｄ、Ｅｕ、Ｔｂ、Ｄｙ、Ｈｏ、ＥｒおよびＹから選ばれる少なくとも１種）で示されるＭｎ化合物で構成される。そして、上記化学式において、ｘ、ｙおよびｚは、それぞれ、０．０５≦ｘ≦０．４、０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件を満たすように選ばれる。
【００３４】
図１に示した抵抗素子１に備える素子本体２を製造するため、出発原料の準備、仮焼、シート成形、積層、脱脂、本焼成、再酸化の各工程が実施され、図２に示した抵抗素子５に備える素子本体６の場合には、さらに内部電極印刷工程が実施されるが、特に、本焼成工程では、酸素分圧が１×１０−６ＭＰａ〜５×１０−１２ＭＰａに制御されることが好ましい。これによって、本焼成工程の比較的低温時に酸素欠陥が生じ、その結果、比較的短時間で効率良く、Ａサイトでの（Ｎｄ，Ｍ）とＢａとの整列を実現できることが本件発明者によって見出されている。また、その後に実施される再酸化処理についても、短時間化が図れることもわかっている。
【００３５】
次に、素子本体２または６の所定の面上に、たとえば、Ａｇを導電成分とする導電性ペーストを焼き付けることによって、電極３および４または外部電極９および１０が形成され、抵抗素子１または５が完成される。
【００３６】
以下、この発明を実験例に基づいて、より具体的に説明する。
【００３７】
［実験例１］
出発原料として、高純度（３Ｎ以上）の炭酸バリウム（ＢａＣＯ３）および酸化マンガン（Ｍｎ３Ｏ４）を準備するとともに、希土類元素Ｎｄを含む化合物である水酸化ネオジウム（Ｎｄ（ＯＨ）３）、ならびに他の希土類元素Ｍの酸化物である、酸化サマリウム（Ｓｍ２Ｏ３）、酸化ユウロビウム（Ｅｕ２Ｏ３）、酸化ガドリニウム（Ｇｄ２Ｏ３）、酸化テルビウム（Ｔｂ４Ｏ７）、酸化ジスプロシウム（Ｄｙ２Ｏ３）、酸化ホルミウム（Ｈｏ２Ｏ３）、酸化エルビウム（Ｅｒ２Ｏ３）および酸化イットリウム（Ｙ２Ｏ３）を準備した。
【００３８】
次に、これら出発原料が、焼成後において表１〜表８に示す組成となるように秤量し、純水および分散剤を加え、直径２ｍｍのＰＳＺボールを用いて２４時間粉砕・混合処理を行なった。
【００３９】
次に、上記の出発原料を含む粉砕・混合処理後のスラリーを乾燥させ、造粒を行なった後、大気中において、８００℃の温度で２時間仮焼した。
【００４０】
次に、得られた仮焼粉に、トルエン、エキネンおよび分散剤を加え、直径５ｍｍのＰＳＺボールを用いて２４時間粉砕処理を行ない、次いで、可塑剤およびバインダを添加して、さらに１２時間混合処理を行ない、シート成形用のスラリーを作製した。
【００４１】
次に、上記スラリーにドクターブレード法を適用して、厚み２５μｍおよび５０μｍのグリーンシートを作製し、積層、圧着、カットの各工程を経て、未焼成の素子本体を得た。なお、後述する工程を経て得られた素子抵抗が８Ωを超える場合には、図２に示した構造を得るため、積層工程において、Ｐｄ内部電極を印刷したグリーンシートを積層するようにした。
【００４２】
次に、上記未焼成の素子本体を、大気中において、４５０℃の温度で２時間脱脂処理した後、Ｈ２／Ｈ２Ｏ／Ｎ２雰囲気中において、１３００℃の温度で１２時間本焼成した。
【００４３】
次いで、直径０．５ｍｍのＰＳＺ粉、研磨粉および水を用いて、バレル処理を行なった後、酸素雰囲気中において、６００℃の温度で２４時間再酸化熱処理し、素子本体を得た。
【００４４】
次に、上記素子本体の両端面に、Ａｇペーストを塗布し、大気中において８００℃の温度で焼付け処理を行なうことによって、電極を形成し、各試料となる抵抗素子を得た。ここで、各試料となる抵抗素子は、３２２５サイズ（３．２ｍｍ×２．５ｍｍ×２．５ｍｍ）のものと、２０１２サイズ（２．０ｍｍ×１．２ｍｍ×１．２ｍｍ）のものとの２種類であった。なお、セラミックの収縮率の違いにより、試料によっては素子サイズが若干異なる（±０．５ｍｍ程度）が、突入電流耐性にはほとんど影響がないことを確認している。
【００４５】
このようにして得られた抵抗素子について、抵抗測定器（ケースレー  ２４３０）と温度槽（Despatch  製）とを使用して、４端子法で抵抗の温度依存性評価を行なった。１０℃刻みで測定した抵抗の温度依存性から、次式を用いて、温度が変化した際にどれくらい抵抗が変化したかを示す指標であるＢ定数を算出した。
【００４６】
Ｂ定数＝ln（Ｒ１／Ｒ２）／（１／Ｔ１−１／Ｔ２）
ただし、Ｒ１、Ｒ２は、それぞれ、Ｔ１、Ｔ２の温度［Ｋ］で測定した抵抗値［Ω］である。
【００４７】
この実験例で得られた試料を代表して、試料１についての抵抗の温度依存性およびＢ定数が、図３に示されている。図３に示すように、主成分がＡサイトにおいて（Ｎｄ，Ｍ）とＢａとが整列したダブルペロブスカイト構造を有するＭｎ化合物で構成された半導体セラミックは、ある温度にて急激に抵抗が低下するＣＴＲ特性を示す。これは、転移温度以下では、電荷整列絶縁体という特殊な状態にあって、キャリアが凍結された状態であるが、温度上昇に伴い、電荷整列状態が崩れ、一気にキャリアが動けるようになるため、急激な抵抗変化を示すことによる。
【００４８】
図示しないが、試料１以外の試料であっても、図３に示したものと実質的に同様の傾向が現れることが確認されている。なお、試料１はこの発明の範囲外の試料である。
【００４９】
表１〜表８において、「転移温度」は、Ｂ定数が最も高くなる温度を示している。
【００５０】
次に、各試料について、まず、室温で初期抵抗を測定し、その後、ＡＣ２４０Ｖ、位相９０°、保護抵抗１３００Ωの条件にて、突入電流耐性試験を実施した。突入電流耐性試験では、上記条件で試料に突入電流を後述する各負荷容量条件で５回印加し、印加後１分間放置して再度抵抗を測定し、この抵抗が初期抵抗の±２５％以内であった場合は合格と判定し、初期抵抗の±２５％を超えた場合は不合格と判定とした。負荷容量については、１５μＦ、２２μＦ、３３μＦ、４７μＦ、６８μＦ、１００μＦ、１５０μＦ、２２０μＦと次第に大きくして、合格判定であった最大負荷容量を、突入電流耐性の指標となる最大許容負荷容量とした。この最大許容負荷容量が表１〜表８に示されている。
【００５１】
また、１５０μＦの負荷容量時に、試料に流れる突入電流をオシロスコープで計測し、回路を短絡した場合に流れる１２０Ａの電流に対してどの程度の抑制効果が得られたかを、
突入電流抑制効果［％］＝（試料に流れる突入電流［Ａ］／１２０［Ａ］）×１００
の式に基づいて求めた。その結果が表１〜表８に示されている。
【００５２】
なお、表１〜表８において、「突入電流抑制効果（％）」の欄に記入された「−」は、最大許容負荷容量が小さくて、突入電流抑制効果を測定できなかったことを意味している。
【００５３】
この発明では、最大許容負荷容量が１００μＦ以上、かつ突入電流抑制効果が２０％以上を合格と判定とし、それ以外を不合格と判定とした。なお、従来から知られているＭｎ系スピネル化合物によれば、２０１２サイズでは最大許容負荷容量は４７μＦ以下であることを確認している。
【００５４】
【表１】
2012056796.tif 000003
【００５５】
【表２】
2012056796.tif 000004
【００５６】
【表３】
2012056796.tif 000005
【００５７】
【表４】
2012056796.tif 000006
【００５８】
【表５】
2012056796.tif 000007
【００５９】
【表６】
2012056796.tif 000008
【００６０】
【表７】
2012056796.tif 000009
【００６１】
【表８】
2012056796.tif 000010
【００６２】
表１〜表８において、＊を付した試料は、この発明の範囲外のものである。この発明の範囲内の試料は、（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６において、ｙ＝１、ｚ＝１であり、ｘに関して、０．０５≦ｘ≦０．４の条件を満足している。
【００６３】
表１〜表８から明らかなように、この発明の範囲内の試料であれば、３２２５サイズおよび２０１２サイズのいずれでも、最大許容負荷容量が１００μＦ以上、かつ突入電流抑制効果が２０％以上といった特性を得ることができる。
【００６４】
代表して、この発明の範囲内の試料１７とこの発明の範囲外の試料２０とについての２０１２サイズ素子の突入電流試験結果を、それぞれ、図４および図５に示す。
【００６５】
まず、図４からわかるように、試料１７では、負荷容量を大きくして大きな突入電流を加えても、ほとんど抵抗変化をせず、優れた耐性を実現できている。他方、図５に示すように、試料２０では、小さな負荷容量でも、抵抗が大きく変化し、極度に抵抗が上昇する。この試料２０の耐性は、従来から知られているＭｎ系スピネル化合物と同程度である。
【００６６】
上記のことから、この発明を適用すれば、従来の大きな単板形状のサーミスタ素子と同等の突入電流耐性および抑制効果を、３２２５サイズまたは２０１２サイズといったＳＭＤ化が可能な小型チップで実現することが可能となり、抵抗素子を用いた電子機器の小型化および低背化が可能となることがわかる。
【００６７】
表１に示した試料１は、この発明の範囲外であるｘ＝０の試料である。試料１によれば、最大許容負荷容量が２２０μＦを実現しているものの、突入電流抑制効果が１０％未満と非常に小さくなっている。これは、抵抗が急激に低下する温度、すなわち転移温度が１０℃と低いために、突入電流印加時の初期段階で低抵抗化して突入電流を素通りさせてしまうためであると考えられる。
【００６８】
また、ｘ＞０．４の試料では、抵抗値は８Ωと調整されているものの、従来から知られているＭｎ系スピネル化合物と同等程度の突入電流耐性しか得ることができなかった。原因は明らかではないが、抵抗が急峻に変化する転移温度が高いため、突入電流をまともに吸収してしまい、素子発熱により素子破壊が引き起こされたものと推測される。ただし、転移温度が同じものでも、突入電流耐性が異なることもあり、転移温度だけで突入電流耐性が決まっているわけではなく、転移温度および比抵抗、さらに熱伝導率のすべてが合わさって、突入電流耐性に影響しているものと考えられる。
【００６９】
以上のことから、この発明によれば、ＳＭＤ化が可能な小型チップにおいて、大きな単板形状のサーミスタ素子と同等の突入電流耐性および抑制効果を実現することが可能となるが、これは、前述のとおり、主として、この発明に係る半導体セラミックが有する材料系に起因するＣＴＲ特性が寄与しているものと考えられ、それを適切な組成、転移温度、抵抗へと制御することにより、一層優れた特性が実現されたものと考えられる。
【００７０】
［実験例２］
実験例２では、半導体セラミックの主成分組成を示す化学式（Ｎｄ１−ｘＭｘ）ｙＢａｚＭｎ２Ｏ６におけるｙおよびｚを変えた試料を作製し、実験例１の同様の評価を行なった。
【００７１】
この実験例２において作製した試料についての上記化学式におけるＭおよびその量ｘが表９に示されている。ｘは、すべての試料について、この発明の範囲内の０．０５≦ｘ≦０．４という条件を満たしている。また、実験例２において作製した試料についての上記化学式におけるｙおよびｚについては、図９において「○」または「×」が位置する座標（ｙ，ｚ）によって示されている。
【００７２】
【表９】
2012056796.tif 000011
【００７３】
この実験例２においても、実験例１の場合と同様、２０１２サイズ試料において、突入電流耐性が１００μＦ以上かつ突入電流抑制効果が２０％以上を合格と判定とし、それ以外を不合格と判定した。
【００７４】
図６、図７および図８には、作製した試料を代表する３つの試料についての抵抗の温度依存性およびＢ定数が示されている。図６は、Ｍ：Ｇｄ、ｘ＝０．３０、ｙ＝０．７５、ｚ＝０．７５の試料のものを示し、図７は、Ｍ：Ｇｄ、ｘ＝０．３０、ｙ＝１．００、ｚ＝１．００の試料のものを示し、図８は、Ｍ：Ｇｄ、ｘ＝０．３０、ｙ＝１．２５、ｚ＝１．２５の試料のものを示している。
【００７５】
図６〜図８を比較すると、図７に示したｙ＝１．００、ｚ＝１．００の試料が最も大きなＢ定数を示し、温度に対して急峻に抵抗が変化する特性を示している。他方、図６に示した試料または図８に示した試料のように、この発明の範囲を規定する０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件から外れるｙ，ｚ＝０．７５、またはｙ，ｚ＝１．２５としても、Ｂ定数は９０００に達し、一般的なＭｎ系スピネルＮＴＣサーミスタ材料のＢ定数の倍以上の大きなＢ定数を実現している。
【００７６】
しかし、突入電流耐性が１００μＦ以上かつ突入電流抑制効果が２０％以上を実現できる、ｙおよびｚの範囲を調べてみると、図９に示すような結果となった。図９において、「○」は突入電流耐性が１００μＦ以上かつ突入電流抑制効果が２０％以上の条件を満たした試料を示し、「×」は上記条件を満たさなかった試料を示している。
【００７７】
図９に示すように、０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件を満たす組成範囲の試料において、突入電流耐性が１００μＦ以上かつ突入電流抑制効果が２０％以上を実現することができた。それ以外の試料では、Ｂ定数は大きな値を示しても、突入電流耐性が極度に低下した。
【００７８】
この実験例２からわかるように、この発明の範囲内であれば、希土類元素Ｍの種類および量ｘに関係なく、０．８０≦ｙ≦１．２および０．８０≦ｚ≦１．２の条件で高い突入電流耐性と突入電流抑制効果とを実現できる。この理由については、未だ明確になっていないが、ｙまたはｚが１から離れるに従って異相がより多く偏析したり、Ａサイトの整列性が起こり、局部に電流が集中したりすることによって、耐性が低下した可能性が考えられる。このことは、希土類元素Ｍの種類および量ｘが変わることによる、転移温度の変化や、図６〜図８に示したようなＢ定数の変化が、突入電流耐性にあまり影響していないことからも強く窺える。
【符号の説明】
【００７９】
１，５  抵抗素子
２，６  素子本体
３，４  電極
７，８  内部電極
９，１０  外部電極
【図１】
2012056796.tif 000012
【図２】
2012056796.tif 000013
【図３】
2012056796.tif 000014
【図４】
2012056796.tif 000015
【図５】
2012056796.tif 000016
【図６】
2012056796.tif 000017
【図７】
2012056796.tif 000018
【図８】
2012056796.tif 000019
【図９】
2012056796.tif 000020
【図１０】
2012056796.tif 000021
【国際調査報告】
2012056796.tif 000022
2012056796.tif 000023
2012056796.tif 000024
2012056796.tif 000025