(57)【要約】複数のブランチが時分割多重された時分割多重信号を、１つの高周波回路で処理する場合であっても、ブランチ間リークを軽減することができる時分割受信機及び時分割受信方法を提供する。時分割受信機１００Ａにおいて、ミキサ１２０−１，１２０−２は、複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートする。時分割分離部１３０−１，１３０−２は、ミキサ１２０−１，１２０−２でダウンコンバートされた時分割多重信号を各ブランチに分離する。残留電荷初期化部１６０は、ミキサ１２０−１，１２０−２と時分割分離部１３０−１，１３０−２との間の経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。
2012090409.tif 000002
【特許請求の範囲】
【請求項１】
複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートするミキサと、
前記ミキサでダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離する分離部と、
前記ミキサと前記分離部との間の経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する初期化部と、
を具備する時分割受信機。
【請求項２】
前記第１ブランチ信号と前記第２ブランチ信号との間に無信号期間を有する前記時分割多重信号を生成する生成部を、更に具備し、
前記初期化部は、前記無信号期間に、前記電荷を初期化する、
請求項１に記載の時分割受信機。
【請求項３】
前記無信号期間は、前記第１ブランチ信号又は前記第２ブランチ信号の通過ゲイン特性及び受信特性に基づいて、決定される、
請求項１に記載の時分割受信機。
【請求項４】
前記ミキサは、差動システムの正相信号を処理する第１ミキサと、前記差動システムの逆相信号を処理する第２ミキサとを具備し、
前記初期化部は、前記無信号期間に、前記第１ミキサの出力経路と前記第２ミキサの出力経路とを接続するスイッチを具備する、
請求項２に記載の時分割受信機。
【請求項５】
前記初期化部は、電圧源と、前記無信号期間に、前記電圧源と前記ミキサの出力経路とを接続するスイッチを具備する、
請求項２に記載の時分割受信機。
【請求項６】
前記ミキサは、サンプラ及びスイッチドキャパシタフィルタを有するダイレクトサンプリングミキサであり、
前記初期化部は、前記サンプラと前記スイッチドキャパシタフィルタとの間の経路、又は、前記スイッチドキャパシタフィルタと前記分離部との間の経路のうち、少なくとも一方の経路に発生する寄生容量に、前記第１ブランチ信号が通過した時に残留する電荷を、前記第２ブランチ信号が通過する前に初期化する、
請求項１に記載の時分割受信機。
【請求項７】
複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートし、
ダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離し、
ダウンコンバートされた前記時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する、
時分割受信方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、時分割多重された信号の受信処理を行う時分割受信機及び時分割受信方法に関する。
【背景技術】
【０００２】
近年、ＭＩＭＯ（Multiple Input Multiple Output）技術が確立し、ＭＩＭＯ技術は、多くの無線規格に用いられている。ＭＩＭＯ技術を実現させるためには、複数の高周波回路が必要になる。そのため、回路規模または消費電力は、高周波回路の数が増えるにともない増加する。そこで、回路規模や消費電力の増加を抑えるには、１つの高周波回路を時分割で使用することによって、複数のブランチ（ストリームともいう）に対する処理が可能な時分割システムを実現させる必要が出てきた。【０００３】
特許文献１及び特許文献２には、ＲＦ（Radio Frequency）回路を時分割で使用する技術が記載されている。特許文献１には、ミキサにより構成される時分割受信機のＲＦ回路が記載されている。また、特許文献２には、ダイレクトサンプリングミキサ（Direct Sampling Mixer：ＤＳＭ）の技術が記載されている。【０００４】
上記に代表される時分割受信機をＭＩＭＯシステムに用いる場合は、ブランチ間リークが、ＭＩＭＯシステムの受信特性に大きな影響があることがわかってきた。そのため、受信特性を劣化させないために、ＭＩＭＯシステムでは、時分割受信機のブランチ間リークをできるだけ小さくさせる必要がある。ブランチ間リークとは、ブランチ間で信号が混ざってしまうことである。ブランチ間リークは、時分割受信機において、時分割で使用する高周波回路が、周波数特性を有する素子を備えることによって発生する。【０００５】
この周波数特性は、寄生容量により形成される。そのため、理想的には、高周波回路に寄生容量が発生しなければ、周波数特性は形成されず、ブランチ間リークも発生しない。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００６−１３５８１４号公報
【特許文献２】米国特許第２００３／００３５４９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、実際の高周波回路を構成する素子には、寄生容量が存在し、周波数特性を完全に無くすことは非常に困難である。そのため、寄生容量を有する素子をブランチ間で兼用する場合、ブランチ切り替え前の信号成分が寄生容量に電荷として充電され、充電された電荷がブランチ切り替え後に影響を与えている。この結果、上記時分割受信機では、ブランチ間リークが発生し、ＭＩＭＯ復号処理が困難となり、ＭＩＭＯシステムの受信特性が劣化するという課題があった。この課題は、時分割受信機を、より高速で広帯域な無線伝送システムに適応させようとすると、より顕著にあらわれてくる事がわかっている。そのため、高速な時分割受信機を実現させるためには、ブランチ間リークの緩和は必要不可欠な技術であると考えられる。【０００８】
本発明の目的は、複数のブランチが時分割多重された時分割多重信号を、１つの高周波回路で処理する場合であっても、ブランチ間リークを軽減することができる時分割受信機及び時分割受信方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明の時分割受信機は、複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートするミキサと、前記ミキサでダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離する分離部と、前記ミキサと前記分離部との間の経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する初期化部と、を具備する構成を採る。【００１０】
本発明の時分割受信方法は、複数のブランチ信号が時分割多重された時分割多重信号をダウンコンバートし、ダウンコンバートされた前記時分割多重信号を各ブランチ信号に分離し、ダウンコンバートされた前記時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。
【発明の効果】
【００１１】
本発明によれば、複数のブランチが時分割多重された時分割多重信号を、１つの高周波回路で処理する場合であっても、ブランチ間リークを軽減することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明を適用する時分割受信機の構成を示すブロック図
【図２】制御信号生成回路から供給される制御信号を示す図
【図３】本発明の実施の形態１に係る時分割受信機の構成を示すブロック図
【図４】制御信号生成回路から供給される制御信号を示す図
【図５】時分割兼用信号ラインにおいて発生する寄生容量を概念的に示した図
【図６】実施の形態１に係る残留電荷初期化部の内部構成を示す図
【図７】正相回路及び逆相回路の寄生容量の電荷を示す図
【図８】実施の形態１に係る時分割受信機の寄生容量に残留する電荷を示す図
【図９】本発明を適用する時分割受信機の寄生容量に残留する電荷を示す図
【図１０】実施の形態１に係る時分割受信機の別の構成を示すブロック図
【図１１】実施の形態１に係る時分割受信機の更に別の構成を示すブロック図
【図１２】実施の形態１に係る時分割受信機の更に別の構成を示すブロック図
【図１３】実施の形態１に係る時分割受信機の更に別の構成を示すブロック図
【図１４】本発明の実施の形態２に係る時分割受信機の構成を示すブロック図
【図１５】時分割兼用信号ラインにおいて発生する寄生容量を概念的に示した図
【図１６】実施の形態２に係る残留電荷初期化部の内部構成を示す図
【図１７】本発明を適用する時分割受信機受信機の構成を示すブロック図
【図１８】制御信号生成回路から供給される制御信号を示す図
【図１９】ＳＣＦの内部構成を示す図
【図２０】本発明の実施の形態３に係る時分割受信機受信機の構成を示すブロック図
【図２１】制御信号生成回路から供給される制御信号を示す図
【図２２】時分割兼用信号ラインにおいて発生する寄生容量を概念的に示した図
【図２３】実施の形態３に係る時分割受信機の別の構成を示すブロック図
【図２４】実施の形態３に係る時分割受信機の更に別の構成を示すブロック図
【図２５】実施の形態３に係る時分割受信機の更に別の構成を示すブロック図
【図２６】実施の形態３に係る時分割受信機の更に別の構成を示すブロック図
【図２７】本発明の実施の形態４に係る時分割受信機の構成を示すブロック図
【図２８】本発明を適用する時分割受信機の構成を示すブロック図
【図２９】本発明の実施の形態５に係る時分割受信機の構成を示すブロック図
【図３０】所望信号及び折り返し信号のスペクトルを示す図
【図３１】実施の形態５に係る別の時分割受信機の構成を示すブロック図
【図３２】実施の形態５に係る時分割受信機の更に別の構成を示すブロック図
【図３３】実施の形態５に係る時分割受信機の更に別の構成を示すブロック図
【図３４】実施の形態５に係る時分割受信機の更に別の構成を示すブロック図
【図３５】実施の形態５に係る更に別の時分割受信機の構成を示すブロック図
【図３６】ブランチ数が３の場合の制御信号の一例を示す図
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００１４】
（実施の形態１）
図１は、本発明を適用する時分割受信機の構成を示すブロック図である。なお、図１の時分割受信機１００は、第１ブランチ及び第２ブランチを１系統に時分割多重する、ブランチ数が２の構成を採る。
【００１５】
図１において、時分割受信機１００は、時分割多重部１１０、ミキサ１２０、時分割分離部１３０、及び、制御信号生成回路１４０を有する。
【００１６】
制御信号生成回路１４０は、時分割多重部１１０及び時分割分離部１３０に制御信号（クロック）を供給する。具体的には、制御信号生成回路１４０は、ＳＷ１、ＳＷ２を生成し、時分割多重部１１０及び時分割分離部１３０に供給する。なお、図２は、制御信号生成回路１４０から供給される制御信号ＳＷ１、ＳＷ２を示す図である。
【００１７】
また、制御信号生成回路１４０は、ローカル信号ＬＯｐを生成する。そして、制御信号生成回路１４０は、ローカル信号ＬＯｐをミキサ１２０に供給する。
【００１８】
時分割多重部１１０は、入力端子１１１、１１２を有する。入力端子１１１には、第１ブランチの高周波信号が入力される。また、入力端子１１２には、第２ブランチの高周波信号が入力される。
【００１９】
時分割多重部１１０は、ＳＷ１、ＳＷ２に応じて、第１、第２ブランチの高周波信号を時分割多重して、１系統の時分割多重信号を生成する。具体的には、時分割多重部１１０は、ＳＷ１がアクティブの期間に、入力端子１１１から入力される第１ブランチの高周波信号をミキサ１２０に出力する。また、時分割多重部１１０は、ＳＷ２がアクティブの期間に、入力端子１１２から入力される第２ブランチの高周波信号をミキサ１２０に出力する。ここで、ブランチ切り替え速度は、高周波信号のシンボルレート以上の速度にする必要がある。このようにして、時分割多重部１１０は、時分割多重信号を生成し、ミキサ１２０に出力する。
【００２０】
ミキサ１２０は、ローカル信号ＬＯｐを用いて時分割多重信号に対して周波数変換（ダウンコンバート）を行い、ベースバンド帯域の時分割多重信号（以下、ベースバンド信号と略記する）を生成し、時分割分離部１３０に出力する。
【００２１】
時分割分離部１３０は、出力端子１３１、１３２を有する。そして、時分割分離部１３０は、ＳＷ１、ＳＷ２に応じて、ベースバンド信号を第１、第２ブランチに分離する。具体的には、時分割分離部１３０は、ＳＷ１がアクティブの期間に、ベースバンド信号を出力端子１３１に出力する。また、時分割分離部１３０は、ＳＷ２がアクティブの期間に、ベースバンド信号を出力端子１３２に出力する。このように、時分割分離部１３０は、時分割多重部１１０と同じブランチ切り替え速度で、ベースバンド信号を第１、第２ブランチに分離する。
【００２２】
以上、本発明を適用する時分割受信機１００の構成について説明した。次に、本実施の形態に係る時分割受信機について説明する。
【００２３】
図３は、本実施の形態に係る時分割受信機１００Ａの構成を示すブロック図である。なお、図３において、図１と共通する構成部分には、図１と同一の符号を付して説明を省略する。
【００２４】
図３において、時分割受信機１００Ａは、時分割多重部１１０、ミキサ１２０−１、１２０−２、時分割分離部１３０−１、１３０−２、制御信号生成回路１４０Ａ、逆相信号生成部１５０、及び、残留電荷初期化部１６０を有する。
【００２５】
なお、図３において、ミキサ１２０−１、時分割分離部１３０−１は、差動システムにおける正相信号を処理する。また、ミキサ１２０−２、時分割分離部１３０−２は、差動システムにおける逆相信号を処理する。以下、正相信号を処理する処理部をまとめて正相回路といい、逆相信号を処理する処理部をまとめて逆相回路という。
【００２６】
また、図３において、時分割多重部１１０とミキサ１２０−１との間の経路、及び、逆相信号生成部１５０とミキサ１２０−２との間の経路は、それぞれ時分割兼用信号ライン１７０−１、１７０−２と呼ぶ。また、ミキサ１２０−１と時分割分離部１３０−１との間の経路（ミキサ１２０−１の出力経路）は、時分割兼用信号ライン１８０−１と呼ぶ。また、ミキサ１２０−２と時分割分離部１３０−２との間の経路（ミキサ１２０−２の出力経路）は、時分割兼用信号ライン１８０−２と呼ぶ。
【００２７】
制御信号生成回路１４０Ａは、時分割多重部１１０、時分割分離部１３０−１、１３０−２及び残留電荷初期化部１６０に制御信号を供給する。具体的には、制御信号生成回路１４０Ａは、ＳＷ１、ＳＷ２、ＳＷｃの制御信号を生成する。そして、制御信号生成回路１４０Ａは、ＳＷ１、ＳＷ２を時分割多重部１１０及び時分割分離部１３０−１、１３０−２に供給する。また、制御信号生成回路１４０Ａは、ＳＷｃを残留電荷初期化部１６０に供給する。また、制御信号生成回路１４０Ａは、ローカル信号ＬＯｐを生成し、ミキサ１２０−１、１２０−２に供給する。なお、図４は、制御信号生成回路１４０Ａから供給される制御信号ＳＷ１、ＳＷ２、ＳＷｃを示す図である。ＳＷ１、ＳＷ２、ＳＷｃの詳細については、後述する。
【００２８】
また、制御信号生成回路１４０Ａは、ローカル信号ＬＯｐを生成する。そして、制御信号生成回路１４０Ａは、ローカル信号ＬＯｐをミキサ１２０−１、１２０−２に供給する。
【００２９】
時分割多重部１１０は、ＳＷ１、ＳＷ２に応じて、第１、第２ブランチの高周波信号を時分割多重して、１系統の時分割多重信号を生成する。具体的には、ＳＷ１がアクティブの期間に、時分割多重部１１０は、第１ブランチの高周波信号をミキサ１２０−１及び逆相信号生成部１５０に出力する。また、ＳＷ２がアクティブの期間に、時分割多重部１１０は、第２ブランチの高周波信号をミキサ１２０−１及び逆相信号生成部１５０に出力する。なお、ＳＷ１、ＳＷ２がともにアクティブでない期間（すなわち、ＳＷｃがアクティブの期間）には、時分割多重部１１０は、ミキサ１２０−１及び逆相信号生成部１５０に何も出力しない。
【００３０】
逆相信号生成部１５０は、時分割多重信号の位相を反転させて、逆相の時分割多重信号を生成し、ミキサ１２０−２に出力する。
【００３１】
ミキサ１２０−１、１２０−２は、ミキサ１２０と同様に、ローカル信号ＬＯｐを用いて時分割多重信号に対して周波数変換（ダウンコンバート）を行い、ベースバンド帯域の時分割多重信号（ベースバンド信号）を生成する。具体的には、ミキサ１２０−１は、正相の時分割多重信号をダウンコンバートし、正相のベースバンド信号を生成する。また、ミキサ１２０−２は、逆相の時分割多重信号をダウンコンバートし、逆相のベースバンド信号を生成する。正相のベースバンド信号は、時分割兼用信号ライン１８０−１を経由して、時分割分離部１３０−１に出力される。逆相のベースバンド信号は、時分割兼用信号ライン１８０−２を経由して、時分割分離部１３０−２に出力される。
【００３２】
時分割分離部１３０−１、１３０−２は、時分割分離部１３０と同様に、出力端子１３１、１３２を有する。そして、時分割分離部１３０−１、１３０−２は、ＳＷ１、ＳＷ２に応じて、ベースバンド信号を第１、第２ブランチに分離する。具体的には、時分割分離部１３０−１、１３０−２は、ＳＷ１がアクティブの期間に、ベースバンド信号を出力端子１３１に出力する。また、時分割分離部１３０−１、１３０−２は、ＳＷ２がアクティブの期間に、ベースバンド信号を出力端子１３２に出力する。このように、時分割分離部１３０−１、１３０−２は、時分割多重部１１０と同じブランチ切り替え速度で、時分割多重信号を第１、第２ブランチに分離する。
【００３３】
残留電荷初期化部１６０は、時分割受信機１００Ａの寄生容量に残留する電荷を初期化する。
【００３４】
ここでは、時分割受信機１００Ａにおいて発生する寄生容量について説明する。上述したように、時分割兼用信号ライン１７０−１、１７０−２、ミキサ１２０−１、１２０−２、時分割兼用信号ライン１８０−１、１８０−２は、第１及び第２ブランチで兼用される。以下では、第１及び第２ブランチで兼用される時分割兼用信号ライン１７０−１、１７０−２、ミキサ１２０−１、１２０−２、時分割兼用信号ライン１８０−１、１８０−２を、時分割兼用部と呼ぶ。
【００３５】
時分割兼用部に周波数特性を有する素子が存在する場合は、上述したように、当該素子で寄生容量が発生し、発生した寄生容量に起因して、ブランチ間リークが増加する。ここでは、時分割兼用部のうち、周波数特性を有する素子、すなわち、寄生容量が発生する素子について検討する。
【００３６】
厳密に言うと、時分割兼用信号ライン１７０−１、１７０−２、ミキサ１２０−１、１２０−２、時分割兼用信号ライン１８０−１、１８０−２は、全て、周波数特性を有している。しかし、ミキサ１２０−１、１２０−２がダウンコンバートする際に用いるＬＯ（Local）周波数とブランチ切り替え速度とは、大きく異なる。例えば、ＬＯ周波数は、約２ＧＨｚ程度であるのに対し、ブランチ切り替え速度は、約１００ＭＨｚ程度である。つまり、時分割受信機１００Ａにおいて、ミキサ１２０−１、１２０−２は、単に、第１周波数から第２周波数に周波数シフトするための素子と考えられる。そして、ブランチ切り替え速度は、ＬＯ周波数に比べ極めて遅いので、ミキサ１２０−１、１２０−２における周波数特性は考慮しなくてよいと考えられる。つまり、ミキサ１２０−１、１２０−２における寄生容量は、考慮しなくてよいと考えられる。また、時分割兼用信号ライン１７０−１、１７０−２を通過する第１及び第２ブランチの信号の周波数は高周波数であるため、ミキサ１２０−１、１２０−２と同様に周波数特性は、考慮しなくてよいと考えられる。
【００３７】
一方、時分割兼用信号ライン１８０−１、１８０−２は、ダウンコンバート後のベースバンド信号が通過する。ベースバンド信号の周波数は、低周波数であり、例えば、５ＭＨｚ程度である。そのため、ベースバンド信号の周波数は、高周波信号の周波数に比べ、ブランチ切り替え速度に近いため、時分割兼用信号ライン１８０−１、１８０−２における周波数特性は考慮する必要があると考えられる。そのため、時分割兼用信号ライン１８０−１、１８０−２において、寄生容量が発生すると考えられる。
【００３８】
図５は、時分割兼用信号ライン１８０−１、１８０−２において発生する寄生容量を概念的に示した図である。図５において、寄生容量１９０−１、１９０−２は、時分割兼用信号ライン１８０−１、１８０−２において発生する寄生容量である。寄生容量１９０−１、１９０−２には、ブランチ切り替え前の信号成分が残留する。
【００３９】
そこで、本実施の形態では、時分割受信機１００Ａは、時分割兼用信号ライン１８０−１、１８０−２（ミキサ１２０−１、１２０−２の出力経路）に残留電荷初期化部１６０を接続させた。そして、本実施の形態では、残留電荷初期化部１６０が、寄生容量１９０−１、１９０−２に残留する電荷（以下、残留電荷という）を初期化するようにした。
【００４０】
図６は、残留電荷初期化部１６０の内部構成及び接続を示す図である。
【００４１】
残留電荷初期化部１６０は、スイッチ１６１を有する。
【００４２】
スイッチ１６１の接続先のうち、一方は、正相回路のミキサ１２０−１の出力経路に接続され、他方は、逆相回路のミキサ１２０−２の出力経路に接続される。
【００４３】
そして、スイッチ１６１は、ＳＷｃに応じて、ＯＮ／ＯＦＦし、これにより、正相回路と逆相回路とが導通又は非導通状態となる。具体的には、ＳＷｃがアクティブの期間では、スイッチ１６１はＯＮし、正相回路と逆相回路とは導通になる。また、ＳＷｃが非アクティブの期間では、スイッチ１６１はＯＦＦし、正相回路と逆相回路とは非導通になる。
【００４４】
次に、制御信号生成回路１４０Ａから出力される制御信号について、図４を用いて説明する。
【００４５】
図４において、ＳＷ１は、時分割多重部１１０及び時分割分離部１３０−１、１３０−２が、第１ブランチを選択するための制御信号である。また、ＳＷ２は、時分割多重部１１０及び時分割分離部１３０−１、１３０−２が、第２ブランチを選択するための制御信号である。
【００４６】
上述したように、第１、第２ブランチを切り替えるためのＳＷ１、ＳＷ２は、時分割多重部１１０と時分割分離部１３０−１、１３０−２とで同じ制御信号である。なお、ＳＷ１、ＳＷ２の速度は、シンボルレートより高速である。
【００４７】
また、図４に示したように、ＳＷ１とＳＷ２とは、同時にはアクティブにならず、また、ＳＷ１、ＳＷ２がともに非アクティブになる期間が存在する。ＳＷ１、ＳＷ２がともに非アクティブになる期間では、時分割多重信号が無信号となる期間である。そして、ＳＷ１、ＳＷ２がともに非アクティブになり、時分割多重信号が無信号となる期間（以下、「無信号期間」という）は、ＳＷｃのアクティブ期間である。残留電荷初期化部１６０は、ＳＷｃのアクティブ期間、すなわち、無信号期間に、寄生容量１９０−１、１９０−２に充電された電荷（残留電荷）を初期化する。
【００４８】
ＳＷｃのアクティブ期間は、この残留電荷を初期化するために必要な時間が割り当てられるべきである。しかし、寄生容量には、充電が開始された初期に、多くの電荷が移動する。そのため、残留電荷の初期化は、実際に残留電荷が充電される期間よりも短い期間だけ、残留電荷を初期化して減少させた場合においても、ブランチ間リークを軽減する効果が得られる。したがって、ＳＷｃのアクティブ期間は、残留電荷を完全に初期化するために必要な時間よりも短くてもよい。
【００４９】
また、ＳＷｃのアクティブ期間は、ＳＷ１及びＳＷ２がともに非アクティブである期間（無信号期間）となるので、ＳＷｃのアクティブ期間が長くなると、ＳＷ１又はＳＷ２のアクティブ期間が短くなる。そして、ＳＷ１又はＳＷ２のアクティブ期間を短くすることは、アクティブ期間が短くなったブランチの信号の通過ゲイン特性を劣化させる要因となる。一方、ＳＷｃのアクティブ期間を短くすることは、残留電荷を充分に初期化することができなくなり、ブランチ間リーク特性を劣化させることになる。したがって、ＳＷｃのアクティブ期間は、通過ゲイン特性とブランチ間リーク特性との間のトレードオフを考慮して決定する必要がある。
【００５０】
次に、残留電荷初期化部１６０の動作について説明する。
【００５１】
図７は、差動システムの正相回路及び逆相回路の寄生容量に、一般的に充電される電荷（残留電荷）を示す図である。図７から分かるように、正相回路と逆相回路の残留電荷は、対称性を有している。そのため、正相回路と逆相回路とが導通することにより、正相回路及び逆相回路の残留電荷は、相殺される。
【００５２】
図８は、本実施の形態における時分割受信機１００Ａの寄生容量１９０−１、１９０−２に充電された電荷（残留電荷）を示す図である。
【００５３】
残留電荷初期化部１６０は、ＳＷｃがアクティブの期間に、残留電荷を初期化する。具体的には、ＳＷｃがアクティブの期間に、スイッチ１６１がＯＮし、正相回路と逆相回路とが導通する（差動間ショート）。この結果、寄生容量１９０−１、１９０−２に充電された電荷（残留電荷）は、相殺されて、残留電荷が初期化される。
【００５４】
上述したように、ＳＷｃのアクティブ期間は、ＳＷ１のアクティブ期間とＳＷ２のアクティブ期間との間に設けられている。そして、このＳＷｃのアクティブ期間で、差動間ショートが行われる。これにより、時分割受信機１００Ａは、寄生容量１９０−１、１９０−２に充電された電荷（残留電荷）が初期化された後に、ブランチ切り替え後の信号が時分割兼用信号ライン１８０−１、１８０−２を通過することになる。そのため、時分割受信機１００Ａは、ブランチ切り替え後の信号と、ブランチ切り替え前の信号とが混在するのを回避することができ、ブランチ間リークを軽減することができる。これにより、時分割受信機１００Ａは、ＭＩＭＯ受信特性の劣化を抑制することができるようになる。
【００５５】
一方、図９は、図３の時分割受信機１００の正相回路及び逆相回路の寄生容量に充電される電荷（残留電荷）を示す図である。つまり、図９は、残留電荷を初期化しない場合の例を示す。なお、図９において、実線は、時分割受信機１００のブランチ切り替え前後の残留電荷を示す。また、図９において、点線は、時分割受信機１００の時分割兼用部が周波数特性を有さない理想的な時分割受信機の場合における、ブランチ切り替え後の残留電荷を示す。
【００５６】
時分割受信機１００では、第１ブランチから第２ブランチに切り替えられた後、寄生容量に第１ブランチの信号成分が残留したままの状態で、第２ブランチの信号が入力される。そのため、図９の実線に示すように、残留電荷は、ブランチ切り替え後の残留電荷が大きく、第１、第２ブランチの信号成分が混在していることが分かる。
【００５７】
このように、図８と図９との比較より、本実施の形態に係る時分割受信機１００Ａは、ブランチ間リークを軽減することができ、ＭＩＭＯ受信特性の劣化を抑制することができる。
【００５８】
以上のように、残留電荷初期化部１６０は、時分割多重信号が通過する経路に発生する残留電荷を、ブランチ切り替え毎に初期化する。具体的には、時分割受信機１００Ａは、差動システムにおいて、時分割多重信号が通過する経路に発生する残留電荷を差動間で相殺させる。残留電荷初期化部１６０において、スイッチ１６１は、ＳＷｃのアクティブ期間、すなわち、無信号期間に、ミキサ１２０−１の出力経路とミキサ１２０−２の出力経路とを接続する。これにより、時分割受信機１００Ａは、正相回路の寄生容量１９０−１に残留する電荷と、逆相回路の寄生容量１９０−２に残留する電荷とをキャンセルさせる。このようにして、残留電荷初期化部１６０は、上記出力経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。これにより、時分割受信機１００Ａは、ブランチ間リークを減少させることができる。
【００５９】
なお、一般に、差動システムにおいて、正相回路と逆相回路とは、基本的に対称性を有しているが、必ずしも厳密に完全な対称性を持っているとは限らない。そのため、時分割受信機１００Ａは、必ずしも残留電荷を完全に初期化できるとは限らない。しかし、正相回路と逆相回路とが完全な対称性を持っていない場合においても、時分割受信機１００Ａは、極めて簡単な構成で、ブランチ間リークの緩和効果を得ることができる。
【００６０】
図１０は、本実施の形態に係る時分割受信機の別の構成を示すブロック図である。なお、図１０において、図３と共通する構成部分には、図３と同一の符号を付して説明を省略する。図３の時分割受信機１００Ａは、時分割多重部１１０の後段に逆相信号生成部１５０を有する。これに対し、図１０の時分割受信機１００Ｂは、時分割多重部１１０−１、１１０−２の前段に逆相信号生成部１５０−１、１５０−２を有する。時分割多重部１１０−１、１１０−２、及び、逆相信号生成部１５０−１、１５０−２の動作は、時分割多重部１１０、及び、逆相信号生成部１５０とそれぞれ同様のため説明を省略する。
【００６１】
また、図１１は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図１１において、図３と共通する構成部分には、図３と同一の符号を付して説明を省略する。図１１の時分割受信機１００Ｃは、図３の時分割受信機１００Ａに対して、制御信号生成回路１４０Ａに代えて制御信号生成回路１４０Ｂを有し、逆相信号生成部１５０を削除した構成を採る。
【００６２】
制御信号生成回路１４０Ｂは、制御信号生成回路１４０Ａと同様に、ＳＷ１、ＳＷ２、ＳＷｃの制御信号、及び、ローカル信号ＬＯｐを生成する。更に、制御信号生成回路１４０Ｂは、ローカル信号ＬＯｐの位相を反転したローカル信号ＬＯＮを生成し、ローカル信号ＬＯＮをミキサ１２０−２に供給する。これにより、ミキサ１２０−２からは、逆相のベースバンド信号が出力される。
【００６３】
また、図１２は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図１２において、図１０と共通する構成部分には、図１０と同一の符号を付して説明を省略する。図１２の時分割受信機１００Ｄは、図１０の時分割受信機１００Ｂに対して、逆相信号生成部１５０−１，１５０−２を削除した構成を採る。図１２の時分割受信機１００Ｄは、第１，第２ブランチの正相信号と、第１，第２ブランチの逆相信号とがそれぞれ入力される場合の構成例である。
【００６４】
また、図１３は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図１３において、図１０と共通する構成部分には、図１０と同一の符号を付して説明を省略する。図１３の時分割受信機１００Ｅは、図１０の時分割受信機１００Ｂに対して、制御信号生成回路１４０Ａに代えて制御信号生成回路１４０Ｂを有し、逆相信号生成部１５０−１，１５０−２を削除した構成を採る。図１３の時分割受信機１００Ｅにおいて、制御信号生成回路１４０Ｂは、ローカル信号ＬＯｐの位相を反転したローカル信号ＬＯＮを、ミキサ１２０−２に供給する。これにより、ミキサ１２０−２からは、逆相のベースバンド信号が出力される。
【００６５】
なお、本実施の形態では、時分割で兼用して使用する高周波回路がミキサにより構成される時分割受信機１００に、本発明を適用する場合について説明した。しかし、本発明が適用可能な時分割受信機１００の構成は、これに限らない。これ以外の受信機においても、受信機が残留電荷初期化部１６０を設けることで、同様の効果を得ることができる。これらについては、実施の形態３以降で説明する。
【００６６】
（実施の形態２）
図１４は、本発明の実施の形態に係る時分割受信機の構成を示すブロック図である。なお、図１４において、図３と共通する構成部分には、図３と同一の符号を付して説明を省略する。図１４の時分割受信機２００は、図３の時分割受信機１００Ａに対して、残留電荷初期化部１６０に代えて、残留電荷初期化部２１０−１、２１０−２を有する。
【００６７】
また、図１５は、時分割兼用信号ライン１８０−１、１８０−２において発生する寄生容量を概念的に示した図である。図１５において、寄生容量１９０−１、１９０−２は、時分割兼用信号ライン１８０−１、１８０−２において発生する寄生容量である。寄生容量１９０−１、１９０−２には、ブランチ切り替え前の信号成分が残留する。
【００６８】
図１６は、本実施の形態に係る残留電荷初期化部２１０−１（２１０−２）の内部構成及び接続を示す図である。本実施の形態に係る残留電荷初期化部２１０−１（２１０−２）は、電荷付与部（電圧源）２１１及びスイッチ１６１を有する。
【００６９】
スイッチ１６１は、実施の形態１と同様に、ＳＷｃがアクティブの期間にＯＮし、これにより、正相（逆相）回路と電荷付与部２１１とが導通する。また、スイッチ１６１は、実施の形態１と同様に、ＳＷｃが非アクティブの期間にＯＦＦし、これにより、正相（逆相）回路と電荷付与部２１１とが非導通となる。
【００７０】
電荷付与部２１１は、導通時に、寄生容量１９０−１（１９０−２）に対して電荷を供給し、寄生容量１９０−１（１９０−２）の電荷を基準電荷レベルにする。このようにして、残留電荷初期化部２１０−１（２１０−２）は、寄生容量１９０−１（１９０−２）に充電されていた電荷を初期化する。
【００７１】
以上のように、残留電荷初期化部２１０−１（２１０−２）は、電荷付与部２１１及びスイッチ１６１を有する。そして、スイッチ１６１は、ブランチ切り替え毎に、電荷付与部２１１とミキサ１２０−１（１２０−２）の出力経路との接続又は非接続を制御する。具体的には、スイッチ１６１は、ＳＷｃのアクティブ期間、すなわち、無信号期間に、電荷付与部２１１とミキサ１２０−１（１２０−２）の出力経路とを接続する。そして、電荷付与部２１１は、導通時に、寄生容量１９０−１（１９０−２）に対して電荷を供給する。このようにして、残留電荷初期化部２１０−１（２１０−２）は、上記出力経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。これにより、時分割受信機２００は、ブランチ間リークを減少させることができる。
【００７２】
また、電荷付与部２１１が、安定して電荷を供給することができる電圧源である場合、時分割受信機２００は、実施の形態１に係る時分割受信機１００Ａ、１００Ｂに比べ、より精度よくブランチ間リークを緩和させることができる。
【００７３】
また、本実施の形態は、差動システムはもちろんのこと、非差動システムに対しても適応することができる。ただし、本実施の形態は、安定して電荷を供給することができる電荷付与部２１１を用意する場合、実施の形態１に比べ、高いブランチ間リークの緩和性能を得ることができるが、回路インパクトは大きい。
【００７４】
（実施の形態３）
実施の形態１、２では、高周波回路がミキサにより構成される時分割受信機に対して、本発明を適用する場合について説明した。本実施の形態では、高周波回路がＤＳＭから構成される時分割受信機に、本発明を適用する場合について説明する。
【００７５】
図１７は、本発明を適用する時分割受信機の構成を示すブロック図である。なお、図１７において、図１と共通する構成部分には、同一の符号を付して説明を省略する。図１７の時分割受信機３００は、高周波回路がＤＳＭにより構成される時分割受信機である。
【００７６】
図１７において、時分割受信機３００は、時分割多重部１１０、時分割分離部１３０、ＴＡ（Transconductance Amplifier：電圧電流変換器）３１０、サンプラ３２０、ヒストリキャパシタ部３３０、ＳＣＦ（Switched Capacity Filter）３４０、バッファキャパシタ部３５０、及び、制御信号生成回路３６０を有する。
【００７７】
制御信号生成回路３６０は、時分割多重部１１０、時分割分離部１３０、ヒストリキャパシタ部３３０、ＳＣＦ３４０、及び、バッファキャパシタ部３５０に制御信号を供給する。
【００７８】
具体的には、制御信号生成回路３６０は、ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、Ｓ０〜Ｓ３の制御信号を生成する。そして、制御信号生成回路３６０は、ＳＷ１１、ＳＷ１２を、時分割多重部１１０及びヒストリキャパシタ部３３０に供給する。また、制御信号生成回路３６０は、ＳＷ２１、ＳＷ２２を、バッファキャパシタ部３５０及び時分割分離部１３０に供給する。また、制御信号生成回路３６０は、Ｓ０〜Ｓ３をＳＣＦ３４０に供給する。なお、図１８は、制御信号生成回路３６０から供給される制御信号ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、Ｓ０〜Ｓ３を示す図である。これら制御信号の詳細については、後述する。
【００７９】
また、制御信号生成回路３６０は、ローカル信号ＬＯｐを生成する。そして、制御信号生成回路３６０は、ローカル信号ＬＯｐをサンプラ３２０に供給する。
【００８０】
ＴＡ３１０は、時分割多重信号を電圧信号から電流信号に変換し、アナログＲＦ電流信号として、サンプラ３２０に出力する。
【００８１】
サンプラ３２０は、例えばＦＥＴ（Field Effect Transistor）で構成され、ローカル信号ＬＯｐを用いて、アナログＲＦ電流信号をサンプリングし、周波数変換（ダウンコンバート）を行う。
【００８２】
ＴＡ３１０及びサンプラ３２０から出力される信号は電流信号であり、電流信号は、時分割分離部１３０に出力される。以後の処理においてもこの電流信号に対して操作が行われる。
【００８３】
ヒストリキャパシタ部３３０は、スイッチ３３１、３３３、及び、Ｃｈ（ヒストリキャパシタ）３３２、３３４を有する。
【００８４】
スイッチ３３１、３３３は、それぞれ、ＳＷ１１、ＳＷ１２に応じて、ＯＮ／ＯＦＦする。具体的には、スイッチ３３１は、ＳＷ１１がアクティブの期間にＯＮし、ＳＷ１１が非アクティブの期間にＯＦＦする。また、スイッチ３３３は、ＳＷ１２がアクティブの期間にＯＮし、ＳＷ１２が非アクティブの期間にＯＦＦする。
【００８５】
Ｃｈ３３２は、第１ブランチ用のヒストリ容量であり、Ｃｈ３３４は、第２ブランチ用のヒストリ容量である。
【００８６】
このように、サンプラ３２０の出力経路には、第１ブランチ用のＣｈ３３２と第２ブランチ用のＣｈ３３４が用意される。これらの容量は、スイッチ３３１、３３３によって、サンプラ３２０の出力経路との接続又は非接続が制御される。
【００８７】
ＳＣＦ３４０は、Ｓ０〜Ｓ３に応じて、後述のローテートキャパシタの充電及び放電を繰り返し、サンプラ３２０から出力された電流信号にフィルタ処理を施し、フィルタ処理後の信号を時分割分離部１３０に出力する。ＳＣＦ３４０の詳細構成については、後述する。
【００８８】
バッファキャパシタ部３５０は、スイッチ３５１、３５３、及び、Ｃｂ（バッファキャパシタ）３５２、３５４を有する。
【００８９】
スイッチ３５１、３５３は、それぞれ、ＳＷ２１、ＳＷ２２に応じて、ＯＮ／ＯＦＦする。具体的には、スイッチ３５１は、ＳＷ２１がアクティブの期間にＯＮし、ＳＷ２１が非アクティブの期間にＯＦＦする。また、スイッチ３５３は、ＳＷ２２がアクティブの期間にＯＮし、ＳＷ２２が非アクティブの期間にＯＦＦする。
【００９０】
Ｃｂ３５２は、第１ブランチ用のバッファ容量であり、Ｃｂ３５４は、第２ブランチ用のバッファ容量である。
【００９１】
このように、ＳＣＦ３４０の出力経路には、第１ブランチ用のＣｂ３５２と第２ブランチ用のＣｂ３５４が用意される。これらの容量は、スイッチ３５１、３５３によって、ＳＣＦ３４０の出力経路との接続又は非接続が制御される。
【００９２】
図１９は、図１７のＳＣＦ３４０の内部の詳細構成の一例を示す図である。
【００９３】
図１９に示すように、ＳＣＦ３４０は、入出力間が４つの経路に分かれている。経路１は、スイッチ４１０、４１２、４１３、４１４、及び、Ｃｒ（ローテートキャパシタ）４１１から構成される。また、経路２は、スイッチ４２０、４２２、４２３、４２４、及び、Ｃｒ４２１から構成される。また、経路３は、スイッチ４３０、４３２、４３３、４３４、及び、Ｃｒ４３１から構成される。また、経路４は、スイッチ４４０、４４２、４４３、４４４、及び、Ｃｒ４４１から構成される。ここで、スイッチ４１０、４２０、４３０、４４０は、入力制御用のスイッチである。また、スイッチ４１２、４２２、４３２、４４２は、放電用のスイッチである。また、スイッチ４１３、４２３、４３３、４４３は、プリチャージ電圧供給用のスイッチである。また、スイッチ４１４、４２４、４３４、４４４は、出力制御用のスイッチである。
【００９４】
このように、ＳＣＦ３４０には、全く同様の構成が４経路分、存在している。そして、各スイッチは、制御信号生成回路３６０から供給されるＳ０〜Ｓ３により制御される。
【００９５】
次に、ＳＣＦ３４０の動作について説明する。ＳＣＦ３４０の４つ経路は、それぞれ４つのステートを繰り返している。各経路における処理は同様のため、経路１について説明する。
【００９６】
１つ目のステートは、スイッチ４１２がＯＮになることで、Ｃｒ４１１の電荷が放電される。
【００９７】
次に、２つ目のステートは、スイッチ４１３がＯＮになり、プリチャージ電圧が、Ｃｒ４１１に初期電荷として供給される。
【００９８】
次に、３つ目のステートは、スイッチ４１０がＯＮになることで、入力信号を取り込み、Ｃｒ４１１とＳＣＦ３４０の前段のヒストリキャパシタ部３３０との間で電荷共有を行う。
【００９９】
最後に、４つ目のステートは、スイッチ４１４がＯＮになり、Ｃｒ４１１とＳＣＦ３４０の後段のバッファキャパシタ部３５０との間で電荷共有が行われる。
【０１００】
他の経路の動作は、この４つのステートを１ステートずつずらした処理が、残りの３経路で実施される。そして、本実施の形態は、ヒストリキャパシタ部３３０内のＣｈとＳＣＦ３４０内のＣｒとの間、さらに、ＳＣＦ３４０内のＣｒとバッファキャパシタ部３５０内のＣｂとの間で、電荷共有が行われる。これにより、ＳＣＦ３４０は、２次のＩＩＲ（Infinite Impulse Response）フィルタを形成する。
【０１０１】
なお、図１８において、ＳＷ１１、ＳＷ１２は、時分割多重部１１０、及び、ヒストリキャパシタ部３３０のスイッチ３３１、３３３に供給される制御信号である。また、ＳＷ２１、ＳＷ２２は、時分割分離部１３０、及び、バッファキャパシタ部３５０のスイッチ３５１、３３３に供給される制御信号である。
【０１０２】
ＳＷ１１及びＳＷ２１のアクティブ期間では、第１ブランチが選択されて、ＳＷ１２及びＳＷ２２のアクティブ期間では、第２ブランチが選択される。なお、ＳＷ１１及びＳＷ１２に対して、ＳＷ２１及びＳＷ２２が１タイムサイクル遅延しているのは、ＳＣＦ３４０において入力信号が１タイムサイクル遅延するからである。
【０１０３】
以上、本発明を適用する時分割受信機３００の構成について説明した。時分割受信機３００では、サンプラ３２０の出力経路（ＳＣＦ３４０の入力経路）及びＳＣＦ３４０の出力経路に、寄生容量が発生する。そのため、時分割受信機３００では、ブランチ切り替え前の信号成分が、これら寄生容量に残留することにより発生する電荷（残留電荷）の影響を受け、ブランチ間リークが発生する。そこで、本実施の形態では、高周波回路がＤＳＭにより構成される場合に、ブランチ間リークを軽減することができる時分割受信機について説明する。
【０１０４】
図２０は、本実施の形態に係る時分割受信機３００Ａの構成を示すブロック図である。なお、図２０において、図１７と共通する構成部分には、図１７と同一の符号を付して説明を省略する。
【０１０５】
図２０において、時分割受信機３００Ａは、時分割多重部１１０、ＴＡ３１０、サンプラ３２０−１、３２０−２、逆相信号生成部１５０、ヒストリキャパシタ部３３０−１、３３０−２、ＳＣＦ３４０−１、３４０−２、バッファキャパシタ部３５０−１、３５０−２、残留電荷初期化部３７０−１、３７０−２、制御信号生成回路３６０Ａ、及び、時分割分離部１３０−１、１３０−２を有する。
【０１０６】
なお、図２０において、サンプラ３２０−１、ヒストリキャパシタ部３３０−１、ＳＣＦ３４０−１、及び、バッファキャパシタ部３５０−１は、差動システムにおける正相信号を処理する。また、サンプラ３２０−２、ヒストリキャパシタ部３３０−２、ＳＣＦ３４０−２、及び、バッファキャパシタ部３５０−２は、差動システムにおける逆相信号を処理する。以下、正相信号を処理する処理部をまとめて正相回路といい、逆相信号を処理する処理部をまとめて逆相回路という。
【０１０７】
また、図２０において、サンプラ３２０−１とＳＣＦ３４０−１との間の経路（ＳＣＦ３４０−１の入力経路）は、時分割兼用信号ライン３９０−１と呼ぶ。また、サンプラ３２０−２とＳＣＦ３４０−２との間の経路（ＳＣＦ３４０−２の入力経路）は、時分割兼用信号ライン３９０−２と呼ぶ。また、ＳＣＦ３４０−１と時分割分離部１３０−１との間の経路（ＳＣＦ３４０−１の出力経路）は、時分割兼用信号ライン３９０−３と呼ぶ。また、ＳＣＦ３４０−２と時分割分離部１３０−２との間の経路（ＳＣＦ３４０−２の出力経路）は、時分割兼用信号ライン３９０−４と呼ぶ。そして、寄生容量は、これら時分割兼用信号ライン３９０−１、３９０−２、３９０−３、３９０−４で、発生する。
【０１０８】
制御信号生成回路３６０Ａは、時分割多重部１１０、時分割分離部１３０−１、１３０−２、ヒストリキャパシタ部３３０−１、３３０−２、ＳＣＦ３４０−１、３４０−２、バッファキャパシタ部３５０−１、３５０−２、残留電荷初期化部３７０−１、３７０−２に制御信号を供給する。
【０１０９】
具体的には、制御信号生成回路３６０Ａは、ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、ＳＷｃ１、ＳＷｃ２、Ｓ０〜Ｓ３を生成する。そして、制御信号生成回路３６０Ａは、ＳＷ１１、ＳＷ１２を、時分割多重部１１０及びヒストリキャパシタ部３３０−１、３３０−２に供給する。また、制御信号生成回路３６０Ａは、ＳＷ２１、ＳＷ２２を、バッファキャパシタ部３５０−１、３５０−２及び時分割分離部１３０−１、１３０−２に供給する。また、制御信号生成回路３６０Ａは、ＳＷｃ１を残留電荷初期化部３７０−１に供給する。また、制御信号生成回路３６０Ａは、ＳＷｃ２を残留電荷初期化部３７０−２に供給する。また、制御信号生成回路３６０Ａは、Ｓ０〜Ｓ３をＳＣＦ３４０−１、３４０−２に供給する。なお、図２１は、制御信号生成回路３６０Ａから供給されるＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、ＳＷｃ１、ＳＷｃ２、Ｓ０〜Ｓ３の制御信号を示す図である。これら制御信号の詳細については、後述する。
【０１１０】
また、制御信号生成回路３６０Ａは、ローカル信号ＬＯｐを生成する。そして、制御信号生成回路３６０Ａは、ローカル信号ＬＯｐをサンプラ３２０−１、３２０−２に供給する。
【０１１１】
逆相信号生成部１５０は、ＴＡ３１０から出力される電流信号の位相を反転させて、逆相の時分割多重信号を生成し、サンプラ３２０−２に出力する。
【０１１２】
サンプラ３２０−１、３２０−１は、サンプラ３２０と同様に、ローカル信号ＬＯｐを用いて、アナログＲＦ電流信号をサンプリングし、周波数変換（ダウンコンバート）を行う。
【０１１３】
ヒストリキャパシタ部３３０−１、３３０−２は、ヒストリキャパシタ部３３０と同様に、スイッチ３３１、３３３、及び、Ｃｈ３３２、３３４を有する。そして、スイッチ３３１、３３３は、Ｓ１１、Ｓ１２に応じて、サンプラ３２０−１，３２０−２の出力経路と、第１ブランチ用のＣｈ３３２又は第２ブランチ用のＣｈ３３４との接続又は非接続を切り替える。
【０１１４】
ＳＣＦ３４０−１、３４０−２は、ＳＣＦ３４０と同様の構成を採る。そして、ＳＣＦ３４０−１は、Ｓ０〜Ｓ３に応じて、ローテートキャパシタの充放電を繰り返し、正相の電流信号にフィルタ処理を施して、フィルタ処理後の信号を時分割分離部１３０−１に出力する。また、ＳＣＦ３４０−２は、Ｓ０〜Ｓ３に応じて、ローテートキャパシタの充放電を繰り返し、逆相の電流信号にフィルタ処理を施して、フィルタ処理後の信号を時分割分離部１３０−２に出力する。
【０１１５】
バッファキャパシタ部３５０−１、３５０−２は、バッファキャパシタ部３５０と同様に、スイッチ３５１、３５３、及び、Ｃｂ３５２、３５４を有する。そして、スイッチ３５１、３５３は、ＳＷ２１、ＳＷ２２に応じて、ＳＣＦ３４０−１、３４０−２の出力経路と、第１ブランチ用のＣｂ３５２又は第２ブランチ用のＣｂ３５４との接続又は非接続を切り替える。
【０１１６】
時分割分離部１３０−１、１３０−２は、時分割分離部１３０と同様に、ＳＷ２１、ＳＷ２２に応じて、ベースバンド帯域の時分割多重信号（ベースバンド信号）を第１、第２ブランチに分離する。具体的には、時分割分離部１３０−１、１３０−２は、ＳＷ２１がアクティブの期間に、ベースバンド信号を出力端子１３１に出力する。また、時分割分離部１３０−１、１３０−２は、ＳＷ２２がアクティブの期間に、ベースバンド信号を出力端子１３２に出力する。
【０１１７】
残留電荷初期化部３７０−１、３７０−２は、時分割受信機３００Ａの寄生容量に残留する電荷を初期化する。
【０１１８】
図２２は、時分割受信機３００Ａにおいて発生する寄生容量を概念的に示した図である。図２２において、寄生容量３８０−１、３８０−２、３８０−３、３８０−４は、時分割受信機３００Ａにおいて発生する寄生容量である。寄生容量３８０−１、３８０−２、３８０−３、３８０−４には、ブランチ切り替え前の信号成分が残留する。
【０１１９】
そこで、本実施の形態に係る時分割受信機３００Ａは、ＳＣＦ３４０−１、３４０−２の前段及び後段に、残留電荷初期化部３７０−１、３７０−２を設けた。なお、残留電荷初期化部３７０−１、３７０−２の内部構成は、残留電荷初期化部１６０と同様であるため、図示及び説明を省略する。
【０１２０】
すなわち、本実施の形態では、残留電荷初期化部３７０−１が、ＳＣＦ３４０−１、３４０−２の前段で発生する寄生容量３８０−１、３８０−２に充電される電荷（残留電荷）を初期化（相殺）するようにした。また、残留電荷初期化部３７０−２が、ＳＣＦ３４０−１、３４０−２の後段で発生する寄生容量３８０−３、３８０−４に充電される電荷（残留電荷）を初期化（相殺）するようにした。
【０１２１】
次に、制御信号生成回路３６０Ａから出力される制御信号について、図２１を用いて説明する。
【０１２２】
図２１において、ＳＷ１１、ＳＷ１２は、時分割多重部１１０、及び、ヒストリキャパシタ部３３０のスイッチ３３１、３３３に供給される制御信号である。また、ＳＷ２１、ＳＷ２２は、時分割分離部１３０、及び、バッファキャパシタ部３５０のスイッチ３５１、３３３に供給される制御信号である。また、ＳＷｃ１、ＳＷｃ２は、残留電荷初期化部３７０−１、３７０−２のスイッチ１６１を制御するための制御信号である。ＳＷｃ１、ＳＷｃ２がアクティブの期間に、残留電荷初期化部３７０−１、３７０−２のスイッチ１６１はＯＮし、正相回路と逆相回路とが導通する（差動間ショート）。この結果、正相回路及び逆相回路の寄生容量に充電された電荷（残留電荷）は、相殺されて、残留電荷が初期化される。
【０１２３】
なお、本実施の形態で用いる制御信号（図２１参照）と、図１８の制御信号とは、以下の点で異なる。図２１の制御信号において、ＳＷ１１のアクティブ期間とＳＷ１２のアクティブ期間との間、及び、ＳＷ２１のアクティブ期間とＳＷ２２のアクティブ期間との間に、非アクティブ期間が設けられている。一方、図１８の制御信号において、ＳＷ１１のアクティブ期間とＳＷ１２のアクティブ期間との間、及び、ＳＷ２１のアクティブ期間とＳＷ２２のアクティブ期間との間には、非アクティブ期間はない。
【０１２４】
そして、ＳＷｃ１は、ＳＷ１１及びＳＷ１２の非アクティブ期間のみアクティブとなる。また、ＳＷｃ２は、ＳＷ２１及びＳＷ２２が非アクティブの期間のみアクティブとなる。なお、ＳＷｃ１及びＳＷｃ２のアクティブ期間は、実施の形態１で述べたように、通過ゲイン特性と、ブランチ間リーク特性との間のトレードオフを考慮して決定される。
【０１２５】
なお、以上の説明では、時分割受信機３００Ａが、ＳＣＦ３４０−１の前段及び後段のそれぞれに、残留電荷初期化部３７０−１、３７０−２を有する場合について示したが、これに限らない。時分割受信機３００Ａは、どちらか一方の残留電荷初期化部を有する場合においても、ブランチ間リークを軽減するという効果を得ることができる。
【０１２６】
以上のように、残留電荷初期化部３７０−１は、サンプラ３２０−１とＳＣＦ３４０−１との間の経路、及び、サンプラ３２０−２とＳＣＦ３４０−２との間の経路に接続される。そして、残留電荷初期化部３７０−１は、ＳＷｃ１がアクティブの期間（無信号期間）に、これら経路を接続する。残留電荷初期化部３７０−２は、ＳＣＦ３４０−１と時分割分離部１３０−１の間の経路、及び、ＳＣＦ３４０−２と時分割分離部１３０−２の間の経路に接続される。そして、残留電荷初期化部３７０−２は、ＳＷｃ２がアクティブの期間（無信号期間）に、これら経路を接続する。このようにして、残留電荷初期化部３７０−１、３７０−２は、時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。この結果、時分割受信機３００Ａは、ブランチ間リークを減少させることができる。
【０１２７】
図２３は、本実施の形態に係る時分割受信機の別の構成を示すブロック図である。なお、図２３において、図２０と共通する構成部分には、図２０と同一の符号を付して説明を省略する。図２０の時分割受信機３００Ａは、時分割多重部１１０の後段に逆相信号生成部１５０を有した。これに対し、図２３の時分割受信機３００Ｂは、時分割多重部１１０−１、１１０−２の前段に逆相信号生成部１５０−１、１５０−２を有する。なお、時分割多重部１１０−１、１１０−２、及び、逆相信号生成部１５０−１、１５０−２の動作は、時分割多重部１１０、及び、逆相信号生成部１５０とそれぞれ同様のため説明を省略する。また、ＴＡ３１０−１、３１０−２の動作は、ＴＡ３１０とそれぞれ同様のため説明を省略する。
【０１２８】
時分割受信機３００Ｂにおいて、残留電荷初期化部３７０−１は、サンプラ３２０−１とＳＣＦ３４０−１との間の経路、及び、サンプラ３２０−２とＳＣＦ３４０−２との間の経路に接続される。そして、残留電荷初期化部３７０−１は、ＳＷｃ１がアクティブの期間（無信号期間）に、これら経路を接続する。残留電荷初期化部３７０−２は、ＳＣＦ３４０−１と時分割分離部１３０−１の間の経路、及び、ＳＣＦ３４０−２と時分割分離部１３０−２の間の経路に接続される。そして、残留電荷初期化部３７０−２は、ＳＷｃ２がアクティブの期間（無信号期間）に、これら経路を接続する。このようにして、残留電荷初期化部３７０−１、３７０−２は、時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。この結果、時分割受信機３００Ｂは、ブランチ間リークを減少させることができる。
【０１２９】
また、図２４は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図２４において、図２０と共通する構成部分には、図２０と同一の符号を付して説明を省略する。図２４の時分割受信機３００Ｃは、図２０の時分割受信機３００Ａに対して、制御信号生成回路３６０Ａに代えて制御信号生成回路３６０Ｂを有し、逆相信号生成部１５０を削除した構成を採る。
【０１３０】
制御信号生成回路３６０Ｂは、制御信号生成回路３６０Ａと同様に、ＳＷ１１、ＳＷ１２、ＳＷ２１、ＳＷ２２、ＳＷｃ１、ＳＷｃ２、Ｓ０〜Ｓ３の制御信号、及び、ローカル信号ＬＯｐを生成する。更に、制御信号生成回路３６０Ｂは、ローカル信号ＬＯｐの位相を反転したローカル信号ＬＯＮを生成し、ローカル信号ＬＯＮをサンプラ３２０−２に供給する。これにより、サンプラ３２０−２からは、逆相のベースバンド信号が出力される。
【０１３１】
また、図２５は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図２５において、図２３と共通する構成部分には、図２３と同一の符号を付して説明を省略する。図２５の時分割受信機３００Ｄは、図２３の時分割受信機３００Ｂに対して、逆相信号生成部１５０−１，１５０−２を削除した構成を採る。図２５の時分割受信機３００Ｄは、第１，第２ブランチの正相信号と、第１，第２ブランチの逆相信号とがそれぞれ入力される場合の構成例である。
【０１３２】
また、図２６は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図２６において、図２３と共通する構成部分には、図２３と同一の符号を付して説明を省略する。図２６の時分割受信機３００Ｅは、図２３の時分割受信機３００Ｂに対して、制御信号生成回路３６０Ａに代えて制御信号生成回路３６０Ｂを有し、逆相信号生成部１５０−１，１５０−２を削除した構成を採る。図２６の時分割受信機３００Ｅにおいて、制御信号生成回路３６０Ｂは、ローカル信号ＬＯｐの位相を反転したローカル信号ＬＯＮを、サンプラ３２０−２に供給する。これにより、サンプラ３２０−２からは、逆相のベースバンド信号が出力される。
【０１３３】
（実施の形態４）
図２７は、本実施の形態に係る時分割受信機５００の構成を示すブロック図である。なお、図２７において、図２０と共通する構成部分には、図２０と同一の符号を付して説明を省略する。図２７の時分割受信機５００は、図２０の時分割受信機３００Ａに対して、残留電荷初期化部３７０−１、３７０−２に代えて、残留電荷初期化部５１０−１、５１０−２、５２０−１、５２０−２を有する。
【０１３４】
残留電荷初期化部５１０−１、５１０−２、５２０−１、５２０−２は、残留電荷初期化部２１０−１、２１０−２と同様の構成を採り（図１６参照）、スイッチ１６１及び電荷付与部２１１を有する。
【０１３５】
残留電荷初期化部５１０−１（５１０−２）において、スイッチ１６１は、ＳＷｃ１がアクティブの期間にＯＮし、これにより、正相（逆相）回路と電荷付与部２１１とが導通する。また、残留電荷初期化部５１０−１（５１０−２）において、スイッチ１６１は、ＳＷｃ１が非アクティブの期間にＯＦＦし、これにより、正相（逆相）回路と電荷付与部２１１とが非導通となる。
【０１３６】
また、残留電荷初期化部５２０−１（５２０−２）において、スイッチ１６１は、ＳＷｃ２がアクティブの期間にＯＮし、これにより、正相（逆相）回路と電荷付与部２１１とが導通する。また、残留電荷初期化部５２０−１（５２０−２）において、スイッチ１６１は、ＳＷｃ２が非アクティブの期間ではＯＦＦし、これにより、正相（逆相）回路と電荷付与部２１１とが非導通となる。
【０１３７】
残留電荷初期化部５１０−１、５１０−２、５２０−１、５２０−２の電荷付与部２１１は、導通時に、寄生容量に対して電荷を供給して、寄生容量の電荷を基準電荷レベルにする。このようにして、残留電荷初期化部５１０−１（５１０−２）は、サンプラ３２０−１、３２０−２の出力経路に発生する残留電荷を初期化する。また、残留電荷初期化部５２０−１（５２０−２）は、ＳＣＦ３４０−１（３４０−２）の出力経路に発生する残留電荷を初期化する。
【０１３８】
以上のように、残留電荷初期化部５１０−１は、サンプラ３２０−１とＳＣＦ３４０−１との間の経路に接続される。そして、残留電荷初期化部５１０−１は、ＳＷｃ１がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。また、残留電荷初期化部５２０−１は、ＳＣＦ３４０−１と時間分割部１３０−１との間の経路に接続される。そして、残留電荷初期化部５２０−１は、ＳＷｃ２がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。また、残留電荷初期化部５１０−２は、サンプラ３２０−２とＳＣＦ３４０−２との間の経路に接続される。そして、残留電荷初期化部５１０−２は、ＳＷｃ１がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。また、残留電荷初期化部５２０−２は、ＳＣＦ３４０−２と時間分割部１３０−２との間の経路に接続される。そして、残留電荷初期化部５２０−２は、ＳＷｃ２がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。このようにして、残留電荷初期化部５１０−１、５１０−２、５２０−１、５２０−２は、時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。この結果、時分割受信機５００は、ブランチ間リークを減少させることができる。
【０１３９】
また、電荷付与部２１１が、安定して電荷を供給することができる電圧源である場合、時分割受信機５００は、実施の形態３に係る時分割受信機３００Ａに比べ、より精度よくブランチ間リークを緩和させることができる。
【０１４０】
また、本実施の形態は、差動システムはもちろんのこと、非差動システムに対しも適応することができる。ただし、本実施の形態は、安定して電荷を供給することができる電荷付与部２１１を用意する場合、実施の形態３に比べ、高いブランチ間リークの緩和性能を得ることができるが、回路インパクトは大きい。
【０１４１】
（実施の形態５）
図２８は、本発明を適用する時分割受信機の構成を示すブロック図である。なお、図２８において、図１７と共通する構成部分については、同一の符号を付して説明を省略する。図２８の時分割受信機６００は、図１７の時分割受信機３００に対して、バッファキャパシタ部３５０に代えてバッファキャパシタ部６１０を有する。
【０１４２】
図２８において、時分割受信機６００は、時分割多重部１１０、時分割分離部１３０、ＴＡ３１０、サンプラ３２０、ヒストリキャパシタ部３３０、ＳＣＦ３４０、バッファキャパシタ部６１０、及び、制御信号生成回路３６０を有する。
【０１４３】
バッファキャパシタ部６１０は、Ｃｂ６１１、６１２を有する。これに対し、バッファキャパシタ部３５０は、Ｃｂ３５２、３５４及びスイッチ３５１、３５３を有する。すなわち、バッファキャパシタ部６１０は、バッファキャパシタ部３５０に比べ、スイッチ３５１、３５３がない分、部品点数が少ない。そのため、時分割受信機６００は、時分割受信機３００に比べ、回路規模を小さくすることができる。
【０１４４】
Ｃｂ６１１は、ＳＷ２１のアクティブ期間に、ＳＣＦ３４０内のＣｒと接続される。Ｃｂ６１２は、ＳＷ２２のアクティブ期間に、ＳＣＦ３４０内のＣｒと接続される。これにより、本実施の形態は、第１及び第２ブランチに対し、ＩＩＲフィルタ処理がそれぞれ行われる。
【０１４５】
以上、本発明を適用する時分割受信機６００の構成について説明した。
【０１４６】
次に、本発明の実施の形態に係る時分割受信機６００Ａについて説明する。
【０１４７】
図２９は、本実施の形態に係る時分割受信機６００Ａの構成を示すブロック図である。なお、図２９において、図２８と共通する構成部分には、図２８と同一の符号を付して説明を省略する。
【０１４８】
図２９において、時分割受信機６００Ａは、時分割多重部１１０、ＴＡ３１０、サンプラ３２０−１、３２０−２、逆相信号生成部１５０、ヒストリキャパシタ部３３０−１、３３０−２、ＳＣＦ３４０−１、３４０−２、残留電荷初期化部３７０−１、３７０−２、制御信号生成回路３６０Ａ、時分割分離部１３０−１、１３０−２、及び、バッファキャパシタ部６１０−１、６１０−２を有する。なお、バッファキャパシタ部６１０−１、６１０−２の構成及び動作は、バッファキャパシタ部６１０と同様のため説明を省略する。
【０１４９】
ここでは、図２０の時分割受信機３００Ａと、図２９の時分割受信機６００Ａとの違いについて説明する。
【０１５０】
時分割受信機３００Ａにおいて、ＳＷ２１又はＳＷ２２の非アクティブ期間（すなわち、ＳＷｃ２のアクティブ期間）に、出力端子１３１、１３２には信号が出力されない（ゼロＰａｄｄｉｎｇ）。そのため、時分割受信機３００Ａでは、出力端子１３１及び出力端子１３２が、全く信号を出力しない期間が発生する。この結果、時分割受信機３００Ａからは、ブランチ切り替え速度の間隔で発生する折り返し信号が出力される。
【０１５１】
時分割受信機６００Ａにおいて、ＳＷ２１又はＳＷ２２の非アクティブ期間（すなわち、ＳＷｃ２のアクティブ期間）に、出力端子１３１、１３２には、時分割受信機３００Ｂと同様に、信号が出力されない。しかし、出力端子１３１、１３２にそれぞれ接続されるＣｂ６１１、６１２は、直前の第１、２ブランチのベースバンド信号を保持している。そのため、時分割受信機６００Ａでは、ＳＷ２１又はＳＷ２２の非アクティブ期間（すなわち、ＳＷｃ２のアクティブ期間）においても、バッファキャパシタ部６１０−１、６１０−２から、信号が出力される。この結果、時分割受信機６００Ａは、折り返し信号を抑制することができる。
【０１５２】
図３０は、所望信号及び折り返し信号のスペクトルを示す図である。図３０Ａは、時分割受信機３００Ａの所望信号及び折り返し信号のスペクトルを示す図である。図３０Ｂは、時分割受信機６００Ａの所望信号及び折り返し信号のスペクトルを示す図である。図３０Ａと図３０Ｂから分かるように、時分割受信機３００Ａに比べ時分割受信機６００Ａの方が、所望信号スペクトルを基準とした折り返し信号スペクトルが小さい。
【０１５３】
これは、時分割分離部１３０の後段に設けたバッファキャパシタ部６１０のＣｂ６１１、６１２が、第１又は第２ブランチの信号が何も入力されない期間において、直前のブランチの信号成分を保持することによる。
【０１５４】
このような構成により、Ｃｂ６１１、６１２のうち、時分割分離部１３０−１（１３０−２）から信号が何も出力されないブランチに接続されるＣｂには、直前の信号成分の電荷が保持される。これにより、バッファキャパシタ部６１０からの出力電圧は、直前の信号成分が通過した状態と同じ電圧となる。この結果、時分割受信機６００Ａは、時分割受信機３００Ａに比べ、出力信号に含まれる折り返し信号を抑制することができる。そのため、時分割受信機６００Ａは、折り返し信号を除去するために、時分割受信機６００Ａの後段に必要なフィルタの要求特性を緩和することができる。
【０１５５】
以上のように、残留電荷初期化部３７０−１は、サンプラ３２０−１とＳＣＦ３４０−１との間の経路、及び、サンプラ３２０−２とＳＣＦ３４０−２との間の経路に接続される。そして、残留電荷初期化部３７０−１は、ＳＷｃ１がアクティブの期間（無信号期間）に、これら経路を接続する。残留電荷初期化部３７０−２は、ＳＣＦ３４０−１と時分割分離部１３０−１の間の経路、及び、ＳＣＦ３４０−２と時分割分離部１３０−２の間の経路に接続される。そして、残留電荷初期化部３７０−２は、ＳＷｃ２がアクティブの期間（無信号期間）に、これら経路を接続する。このようにして、残留電荷初期化部３７０−１、３７０−２は、時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。この結果、時分割受信機６００Ａは、ブランチ間リークを減少させることができる。
【０１５６】
また、図３１は、本実施の形態に係る別の時分割受信機の構成を示すブロック図である。図３１において、時分割受信機６００Ｂは、逆相信号生成部１５０−１、１５０−２、時分割多重部１１０−１、１１０−２、ＴＡ３１０−１、３１０−２、サンプラ３２０−１、３２０−２、ヒストリキャパシタ部３３０−１、３３０−２、ＳＣＦ３４０−１、３４０−２、残留電荷初期化部３７０−１、３７０−２、制御信号生成回路３６０Ａ、時分割分離部１３０−１、１３０−２、及び、バッファキャパシタ部６１０−１、６１０−２を有する。
【０１５７】
時分割受信機６００Ｂにおいて、残留電荷初期化部３７０−１は、サンプラ３２０−１とＳＣＦ３４０−１との間の経路、及び、サンプラ３２０−２とＳＣＦ３４０−２との間の経路に接続される。そして、残留電荷初期化部３７０−１は、ＳＷｃ１がアクティブの期間（無信号期間）に、これら経路を接続する。残留電荷初期化部３７０−２は、ＳＣＦ３４０−１と時分割分離部１３０−１の間の経路、及び、ＳＣＦ３４０−２と時分割分離部１３０−２の間の経路に接続される。そして、残留電荷初期化部３７０−２は、ＳＷｃ２がアクティブの期間（無信号期間）に、これら経路を接続する。このようにして、残留電荷初期化部３７０−１、３７０−２は、時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。この結果、時分割受信機６００Ｂは、ブランチ間リークを減少させることができる。
【０１５８】
また、図３２は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図３２において、図２９と共通する構成部分には、図２９と同一の符号を付して説明を省略する。図３２の時分割受信機６００Ｃは、図２９の時分割受信機６００Ａに対して、制御信号生成回路３６０Ａに代えて制御信号生成回路３６０Ｂを有し、逆相信号生成部１５０を削除した構成を採る。図３２の時分割受信機６００Ｃにおいて、制御信号生成回路３６０Ｂは、ローカル信号ＬＯｐの位相を反転したローカル信号ＬＯＮを、サンプラ３２０−２に供給する。これにより、サンプラ３２０−２からは、逆相のベースバンド信号が出力される。
【０１５９】
また、図３３は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図３３において、図３１と共通する構成部分には、図３１と同一の符号を付して説明を省略する。図３３の時分割受信機６００Ｄは、図３１の時分割受信機６００Ｂに対して、逆相信号生成部１５０−１，１５０−２を削除した構成を採る。図３３の時分割受信機６００Ｄは、第１，第２ブランチの正相信号と、第１，第２ブランチの逆相信号とがそれぞれ入力される場合の構成例である。
【０１６０】
また、図３４は、本実施の形態に係る時分割受信機の更に別の構成を示すブロック図である。なお、図３４において、図３１と共通する構成部分には、図３１と同一の符号を付して説明を省略する。図３４の時分割受信機６００Ｅは、図３１の時分割受信機６００Ｂに対して、制御信号生成回路３６０Ａに代えて制御信号生成回路３６０Ｂを有し、逆相信号生成部１５０−１，１５０−２を削除した構成を採る。図３４の時分割受信機６００Ｅにおいて、制御信号生成回路３６０Ｂは、ローカル信号ＬＯｐの位相を反転したローカル信号ＬＯＮを、サンプラ３２０−２に供給する。これにより、サンプラ３２０−２からは、逆相のベースバンド信号が出力される。
【０１６１】
また、図３５は、本実施の形態に係る更に別の時分割受信機の構成を示すブロック図である。図３５において、時分割受信機６００Ｆは、時分割多重部１１０、ＴＡ３１０、サンプラ３２０−１、３２０−２、逆相信号生成部１５０、ヒストリキャパシタ部３３０−１、３３０−２、ＳＣＦ３４０−１、３４０−２、残留電荷初期化部５１０−１、５１０−２、５２０−１、５２０−２、制御信号生成回路３６０Ａ、時分割分離部１３０−１、１３０−２、及び、バッファキャパシタ部６１０−１、６１０−２を有する。
【０１６２】
時分割受信機６００Ｆにおいて、残留電荷初期化部５１０−１は、サンプラ３２０−１とＳＣＦ３４０−１との間の経路に接続される。そして、残留電荷初期化部５１０−１は、ＳＷｃ１がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。また、残留電荷初期化部５２０−１は、ＳＣＦ３４０−１と時間分割部１３０−１との間の経路に接続される。そして、残留電荷初期化部５２０−１は、ＳＷｃ２がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。また、残留電荷初期化部５１０−２は、サンプラ３２０−２とＳＣＦ３４０−２との間の経路に接続される。そして、残留電荷初期化部５１０−２は、ＳＷｃ１がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。また、残留電荷初期化部５２０−２は、ＳＣＦ３４０−２と時間分割部１３０−２との間の経路に接続される。そして、残留電荷初期化部５２０−２は、ＳＷｃ２がアクティブの期間（無信号期間）に、電荷付与部２１１と当該経路とを接続する。このようにして、残留電荷初期化部５１０−１、５１０−２、５２０−１、５２０−２は、時分割多重信号が通過する経路に発生する寄生容量に、第１ブランチ信号が通過した時に残留する電荷を、第２ブランチ信号が通過する前に初期化する。この結果、時分割受信機６００Ｆは、ブランチ間リークを減少させることができる。
【０１６３】
時分割受信機６００Ｂ、６００Ｃ、６００Ｄ、６００Ｅ、６００Ｆは、時分割受信機６００Ａと同様に、時分割分離部１３０−１、１３０−２の後段にバッファキャパシタ部６１０を設ける。そのため、時分割受信機６００Ｃは、後段のフィルタに要求される特性を緩和することができる。
【０１６４】
以上、各実施の形態について説明した。
【０１６５】
なお、以上の説明では、ブランチ数が２の場合を例に説明したが、ブランチ数は２に限定されない。本発明は、ブランチ数が３以上のストリームを時分割多重する場合にも適用することができる。図３６は、ブランチ数が３の場合の各制御信号の一例を示す図である。ブランチ数が３の場合にも、時分割多重部は、各ブランチの間に無信号期間を有する時分割多重信号を生成し、残留電荷初期化部が、当該無信号期間に残留電荷を初期化するようにすればよい。
【０１６６】
２０１０年１２月２８日出願の特願２０１０−２９２７１６の日本出願に含まれる明細書、図面および要約書の開示内容は、すべて本願に援用される。
【産業上の利用可能性】
【０１６７】
本発明に係る時分割受信機及び時分割受信方法は、同時に複数ブランチの高周波信号を受信する必要があるＭＩＭＯシステムにおける受信機等として有用である。
【符号の説明】
【０１６８】
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ，２００，３００，３００Ａ，３００Ｂ，３００Ｃ，３００Ｄ，３００Ｅ，５００，６００，６００Ａ，６００Ｂ，６００Ｃ，６００Ｄ，６００Ｅ，６００Ｆ  時分割受信機
１１０，１１０−１，１１０−２  時分割多重部
１１１，１１２  入力端子
１２０，１２０−１，１２０−２  ミキサ
１３０，１３０−１，１３０−２  時分割分離部
１３１，１３２  出力端子
１４０，１４０Ａ，１４０Ｂ，３６０，３６０Ａ，３６０Ｂ  制御信号生成回路
１５０，１５０−１，１５０−２  逆相信号生成部
１６０，２１０−１，２１０−２，３７０−１，３７０−２，５１０−１，５１０−２，５２０−１，５２０−２  残留電荷初期化部
１６１，３３１，３３３，３５１，３５３，４１０，４１２，４１３，４１４，４２０，４２２，４２３，４２４，４３０，４３２，４３３，４３４，４４０，４４２，４４３，４４４  スイッチ
１７０−１，１７０−２，１８０−１，１８０−２，３９０−１，３９０−２、３９０−３，３９０−４  時分割兼用信号ライン
１９０−１，１９０−２，３８０−１，３８０−２、３８０−３，３８０−４  寄生容量
２１１  電荷付与部
３１０，３１０−１，３１０−２  ＴＡ
３２０，３２０−１，３２０−２  サンプラ
３３０，３３０−１，３３０−２  ヒストリキャパシタ部
３４０，３４０−１，３４０−２  ＳＣＦ
３５０，３５０−１，３５０−２，５１０−１，５１０−２，６１０−１，６１０−２  バッファキャパシタ部
３３２，３３４  Ｃｈ
３５２，３５４，６１１，６１２  Ｃｂ
４１１，４２１，４３１，４４１  Ｃｒ
【図１】
2012090409.tif 000003
【図２】
2012090409.tif 000004
【図３】
2012090409.tif 000005
【図４】
2012090409.tif 000006
【図５】
2012090409.tif 000007
【図６】
2012090409.tif 000008
【図７】
2012090409.tif 000009
【図８】
2012090409.tif 000010
【図９】
2012090409.tif 000011
【図１０】
2012090409.tif 000012
【図１１】
2012090409.tif 000013
【図１２】
2012090409.tif 000014
【図１３】
2012090409.tif 000015
【図１４】
2012090409.tif 000016
【図１５】
2012090409.tif 000017
【図１６】
2012090409.tif 000018
【図１７】
2012090409.tif 000019
【図１８】
2012090409.tif 000020
【図１９】
2012090409.tif 000021
【図２０】
2012090409.tif 000022
【図２１】
2012090409.tif 000023
【図２２】
2012090409.tif 000024
【図２３】
2012090409.tif 000025
【図２４】
2012090409.tif 000026
【図２５】
2012090409.tif 000027
【図２６】
2012090409.tif 000028
【図２７】
2012090409.tif 000029
【図２８】
2012090409.tif 000030
【図２９】
2012090409.tif 000031
【図３０】
2012090409.tif 000032
【図３１】
2012090409.tif 000033
【図３２】
2012090409.tif 000034
【図３３】
2012090409.tif 000035
【図３４】
2012090409.tif 000036
【図３５】
2012090409.tif 000037
【図３６】
2012090409.tif 000038
【国際調査報告】
2012090409.tif 000039
2012090409.tif 000040