(57)【要約】  マスク層（３１）に形成された第１の開口部を経由したイオン注入によって第１の不純物領域（１２３）が形成される。マスク層（３１）が設けられたエッチングストップ層上にスペーサ層（３２）を堆積することによって、マスク層（３１）およびスペーサ層（３２）を有するマスク部（３０）が形成される。スペーサ層（３２）を異方的にエッチングすることによって、マスク部（３０）に、第２の側壁によって取り囲まれた第２の開口部（Ｐ２）が形成される。第２の開口部（Ｐ２）を経由したイオン注入によって第２の不純物領域（１２４）が形成される。第２の側壁は、第２の深さ（Ｄ２）と同じ高さ（ＨＴ）に渡って、表面（ＳＯ）に対する角度（ＡＷ）が９０°±１０°である。これにより、不純物領域の広がりの精度を高めることができる。
2012086257.tif 000002
【特許請求の範囲】
【請求項１】
表面（ＳＯ）を有する炭化珪素基板（９０）を準備する工程と、
前記炭化珪素基板の前記表面上にエッチングストップ層（５０）を形成する工程と、
前記エッチングストップ層上にマスク層（３１）を堆積する工程と、
前記マスク層に、第１の側壁（Ｓ１）によって取り囲まれた第１の開口部（Ｐ１）を形成する工程と、
前記第１の開口部を経由したイオン注入によって、前記炭化珪素基板中に前記表面から第１の深さ（Ｄ１）まで、第１導電型を有する第１の不純物領域（２３）を形成する工程と、
前記第１の不純物領域を形成する工程の後に、前記マスク層が設けられた前記エッチングストップ層上にスペーサ層（３２）を堆積することによって、前記マスク層および前記スペーサ層を有するマスク部（３０）を形成する工程とを備え、
前記スペーサ層は前記第１の開口部内において前記第１の側壁および前記エッチングストップ層を覆い、さらに
前記第１の開口部内の前記スペーサ層を異方的にエッチングすることによって、前記マスク部に、第２の側壁（Ｓ２）によって取り囲まれた第２の開口部（Ｐ２）を形成する工程と、
前記第２の開口部を経由したイオン注入によって、前記炭化珪素基板中に前記表面から前記第１の深さよりも小さい第２の深さ（Ｄ２）まで、前記第１導電型と異なる第２導電型を有する第２の不純物領域（２４）を形成する工程とを備え、
前記第２の側壁は、前記第２の深さと同じ高さに渡って、前記表面に対する角度（ＡＷ）が９０°±１０°である、炭化珪素半導体装置の製造方法。
【請求項２】
前記第２の不純物領域を形成する工程の後に、前記マスク部を除去する工程をさらに備える、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項３】
前記マスク部を除去する工程の後に、前記炭化珪素基板上にゲート絶縁膜およびゲート電極を形成する工程をさらに備える、請求項２に記載の炭化珪素半導体装置の製造方法。
【請求項４】
前記第１の側壁は、前記第１の深さと同じ高さに渡って、前記表面に対する角度が９０°±１０°である、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項５】
前記第２の不純物領域を形成する工程におけるイオン注入角度（ＡＩ）は、０°以上６°以下である、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項６】
前記第２の側壁は、前記表面に対する角度が９０°±１０°である部分を含み、前記部分の高さは０．５μｍ以上２．５μｍ以下である、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項７】
前記第２の不純物領域を形成する工程におけるイオン注入角度は３°以上６°以下であり、
前記炭化珪素基板の表面は、六方晶の（０−３３−８）面である、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項８】
前記第２の不純物領域を形成する工程におけるイオン注入角度は０°であり、
前記炭化珪素基板の表面は、イオン注入におけるチャネリング現象を防止するように六方晶の｛０００１｝面から３°以上傾いている、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項９】
前記マスク層は酸化珪素およびポリシリコンのいずれかから作られている、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項１０】
前記スペーサ層は酸化珪素およびポリシリコンのいずれかから作られている、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項１１】
前記エッチングストップ層の材料は前記マスク層の材料と異なる、請求項１に記載の炭化珪素半導体装置の製造方法。
【請求項１２】
前記エッチングストップ層は、窒化珪素層、ポリシリコン層、酸化珪素層、窒化酸化珪素層、およびチタン層の少なくともいずれかを含む、請求項１１に記載の炭化珪素半導体装置の製造方法。
【請求項１３】
前記エッチングストップ層の厚さは１０ｎｍ以上５００ｎｍ以下である、請求項１２に記載の炭化珪素半導体装置の製造方法。
【請求項１４】
前記エッチングストップ層はチタン層を含み、
前記エッチングストップ層と前記炭化珪素基板との間に、酸化珪素およびポリシリコンのいずれかから作られた下地層（５１）をさらに備える、請求項１１に記載の炭化珪素半導体装置の製造方法。
【請求項１５】
前記炭化珪素基板中において前記表面と前記第１の不純物領域とをつなぐ第３の不純物領域（１２５）を形成する工程をさらに備え、前記第３の不純物領域は、前記第１導電型を有し、かつ前記第１の不純物領域の不純物濃度よりも高い不純物濃度を有する、請求項１に記載の炭化珪素半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は炭化珪素半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の製造においては、半導体基板に選択的に不純物領域を形成する工程が必要である。たとえばｎチャネル型ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｅｉｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）が製造される場合、ｎｐｎ構造を得るために、ｎ型半導体基板上に部分的にｐ型不純物領域を形成し、さらにこのｐ型不純物領域上に部分的にｎ型不純物領域を形成する工程がしばしば行われる。すなわち互いに広がりの異なる二重の不純物領域が形成される。シリコン基板が用いられる場合、拡散によって不純物領域の広がりを調整することができるので、これを利用した二重拡散法が広く用いられている。一方、炭化珪素基板が用いられる場合、不純物の拡散係数が小さいことから、拡散によって不純物領域の広がりを調整することは困難である。つまりイオン注入が行われた領域が、活性化アニールを経て、ほぼそのまま不純物領域となる。よって二重拡散法を用いることができない。このため、たとえば特開平６−１５１８６０号公報（特許文献１）によれば、端面に傾斜面を有するゲート電極をマスクとしてイオン注入が行われる。イオン注入における不純物イオンの飛程が加速電圧により制御できることを利用して、所望の不純物領域が形成される。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平６−１５１８６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上記方法では、不純物領域の広がりが、ゲート電極の傾斜面の形成の精度に大きく依存する。このため不純物領域の広がりの誤差が大きくなってしまう。【０００５】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、不純物領域の広がりの精度を高めることができる、炭化珪素半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の炭化珪素半導体装置の製造方法によれば、以下の工程が行われる。
表面を有する炭化珪素基板が準備される。炭化珪素基板の表面上にエッチングストップ層が形成される。エッチングストップ層上にマスク層が堆積される。マスク層に、第１の側壁によって取り囲まれた第１の開口部が形成される。第１の開口部を経由したイオン注入によって、炭化珪素基板中に表面から第１の深さまで、第１導電型を有する第１の不純物領域が形成される。第１の不純物領域を形成する工程の後に、マスク層が設けられたエッチングストップ層上にスペーサ層を堆積することによって、マスク層およびスペーサ層を有するマスク部が形成される。スペーサ層は第１の開口部内において第１の側壁およびエッチングストップ層を覆う。第１の開口部内のスペーサ層を異方的にエッチングすることによって、マスク部に、第２の側壁によって取り囲まれた第２の開口部が形成される。第２の開口部を経由したイオン注入によって、炭化珪素基板中に表面から第１の深さよりも小さい第２の深さまで、第１導電型と異なる第２導電型を有する第２の不純物領域が形成される。第２の側壁は、第２の深さと同じ高さに渡って、表面に対する角度が９０°±１０°である。なお「９０°±１０°」とは、８０°以上１００°以下を意味する。【０００７】
上記製造方法によれば、マスク部の第２の側壁は、第２の不純物領域の第２の深さと同じ高さに渡って、炭化珪素基板の表面に対する角度が９０°±１０°、すなわち略垂直である。これにより、第２の不純物領域の形成のためのイオン注入の際に、第２の側壁近傍において第２の側壁の傾斜のためにマスク部の厚さが薄くなる領域がほとんどなくなる。よって第２の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入を抑えることができる。これにより、マスク部によって被覆された部分に不純物領域がほとんど形成されないようにすることができる。よって第２の不純物領域の広がりの精度を高めることができる。【０００８】
好ましくは、第２の不純物領域が形成された後にマスク部が除去される。これにより、炭化珪素基板のうちマスク部によって覆われていた部分を露出することができる。さらに好ましくは、マスク部が除去された後に、炭化珪素基板上にゲート絶縁膜およびゲート電極が形成される。これにより、第１および第２の不純物領域の形成のためのイオン注入に晒されることによる変質のないゲート絶縁膜およびゲート電極を形成することができる。【０００９】
好ましくは、第１の側壁は、第１の深さと同じ高さに渡って、表面に対する角度が９０°±１０°である。これにより、第１の不純物領域の形成のためのイオン注入の際に、第１の側壁近傍において第１の側壁の傾斜のためにマスク部の厚さが薄くなる領域がほとんどなくなる。よって第１の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入を抑えることができる。これにより、マスク部によって被覆された部分に不純物領域がほとんど形成されないようにすることができる。よって第１の不純物領域の広がりの精度を高めることができる。【００１０】
好ましくは、第２の不純物領域を形成する工程におけるイオン注入角度は、０°以上６°以下である。すなわちイオン注入は、炭化珪素基板の表面に対して略垂直に行われる。これにより、イオン注入角度がより大きい場合に比して、第２の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入をより抑えることができる。【００１１】
好ましくは、第２の側壁は、炭化珪素基板の表面に対する角度が９０°±１０°である部分を含み、この部分の高さは０．５μｍ以上２．５μｍ以下である。この高さが０．５μｍ以上であることによって、マスク部を経由しての炭化珪素基板中へのイオンの侵入をより抑えることができる。この高さが２．５μｍ以下であることによって、より薄いマスク部を用いることができるので、マスク部の応力に起因した炭化珪素基板の反りを抑えることができる。【００１２】
第２の不純物領域を形成する工程におけるイオン注入角度が３°以上６°以下であり、かつ、炭化珪素基板の表面が六方晶の（０−３３−８）面であってもよい。炭化珪素基板の表面が六方晶の（０−３３−８）面であることによって、表面におけるキャリアのチャネル移動度を高めることができる。またイオン注入角度が３°以上であることによって、注入されたイオンの炭化珪素基板中でのチャネリングを抑制することができる。【００１３】
第２の不純物領域を形成する工程におけるイオン注入角度が０°であり、かつ、炭化珪素基板の表面が、イオン注入におけるチャネリング現象を防止するように六方晶の｛０００１｝面から３°以上傾いていてもよい。イオン注入角度が０°であることによって、第２の側壁近傍におけるマスク部を経由しての炭化珪素基板中へのイオンの侵入をより抑えることができる。【００１４】
好ましくはマスク層は、酸化珪素およびポリシリコンのいずれかから作られている。好ましくはスペーサ層は、酸化珪素およびポリシリコンのいずれかから作られている。【００１５】
好ましくはエッチングエッチングストップ層の材料は前記マスク層の材料と異なる。より好ましくは、エッチングストップ層は、窒化珪素層、ポリシリコン層、酸化珪素層、窒化酸化珪素層、およびチタン層の少なくともいずれかを含む。さらに好ましくはエッチングストップ層の厚さは１０ｎｍ以上５００ｎｍ以下である。前記エッチングストップ層がチタン層を含む場合、好ましくはエッチングストップ層としてのチタン層と炭化珪素基板との間に、酸化珪素およびポリシリコンのいずれかから作られた下地層が設けられる。
【発明の効果】
【００１６】
以上の説明から明らかなように、本発明によれば、不純物領域の広がりの精度を高めることができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施の形態１における炭化珪素半導体装置の構成を概略的に示す一部断面図である。
【図２】図１の炭化珪素半導体装置の製造方法の第１工程を概略的に示す一部断面図である。
【図３】図１の炭化珪素半導体装置の製造方法の第２工程を概略的に示す一部断面図である。
【図４】図１の炭化珪素半導体装置の製造方法の第３工程を概略的に示す一部断面図である。
【図５】図１の炭化珪素半導体装置の製造方法の第４工程を概略的に示す一部断面図である。
【図６】図１の炭化珪素半導体装置の製造方法の第５工程を概略的に示す一部断面図である。
【図７】図１の炭化珪素半導体装置の製造方法の第６工程を概略的に示す一部断面図である。
【図８】図１の炭化珪素半導体装置の製造方法の第７工程を概略的に示す一部断面図である。
【図９】図１の炭化珪素半導体装置の製造方法の第８工程を概略的に示す一部断面図である。
【図１０】図１の炭化珪素半導体装置の製造方法の第９工程を概略的に示す一部断面図である。
【図１１】図１の炭化珪素半導体装置の製造方法の第１０工程を概略的に示す一部断面図である。
【図１２】図１の炭化珪素半導体装置の製造方法の第１１工程を概略的に示す一部断面図である。
【図１３】図１の炭化珪素半導体装置の製造方法の第１２工程を概略的に示す一部断面図である。
【図１４】図１の炭化珪素半導体装置の製造方法の第１３工程を概略的に示す一部断面図である。
【図１５】図１の炭化珪素半導体装置の製造方法の第１４工程を概略的に示す一部断面図である。
【図１６】図１２の一部拡大図である。
【図１７】図３の工程の変形例を概略的に示す部分断面図である。
【図１８】本発明の実施の形態２における炭化珪素半導体装置の構成を概略的に示す部分断面図である。
【図１９】本発明の実施の形態２における炭化珪素半導体装置の製造方法の第１工程を概略的に示す部分断面図である。
【図２０】本発明の実施の形態２における炭化珪素半導体装置の製造方法の第２工程を概略的に示す部分断面図である。
【図２１】本発明の実施の形態２における炭化珪素半導体装置の製造方法の第３工程を概略的に示す部分断面図である。
【図２２】本発明の実施の形態３における炭化珪素半導体装置の構成を概略的に示す一部断面図である。
【図２３】図２２の炭化珪素半導体装置の製造方法の第１３工程を概略的に示す一部断面図である。
【図２４】図２２の炭化珪素半導体装置の製造方法の第１４工程を概略的に示す一部断面図である。
【図２５】図２２の炭化珪素半導体装置の製造方法の第１５工程を概略的に示す一部断面図である。
【図２６】図２２の炭化珪素半導体装置の製造方法の第１６工程を概略的に示す一部断面図である。
【図２７】図２２の炭化珪素半導体装置の製造方法の第１７工程を概略的に示す一部断面図である。
【図２８】図２２の炭化珪素半導体装置の製造方法の第１８工程を概略的に示す一部断面図である。
【発明を実施するための形態】
【００１８】
以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１に示すように、本実施の形態の炭化珪素半導体装置は、ＭＯＳＦＥＴ１００であり、具体的には、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ  Ｉｍｐｌａｎｔｅｄ  ＭＯＳＦＥＴ）である。ＭＯＳＦＥＴ１００は、エピタキシャル基板９０、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。エピタキシャル基板９０は、単結晶基板８０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、およびｎ+領域１２４を有する。ＭＯＳＦＥＴ１００の平面形状（図１の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。
【００１９】
単結晶基板８０およびバッファ層１２１はｎ型の導電型を有する。単結晶基板８０は、好ましくは炭化珪素から作られている。バッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。またバッファ層１２１の厚さは、たとえば０．５μｍである。
【００２０】
耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型の炭化珪素からなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０15ｃｍ-3である。
【００２１】
エピタキシャル基板９０の表面ＳＯには、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。また表面ＳＯには、各ｐ領域１２３の内部に位置するようにｎ+領域１２４が形成されている。表面ＳＯ上においてｐ領域１２３は、ｎ+領域１２４および耐圧保持層１２２の間に挟まれ、かつ酸化膜１２６を介してゲート電極１１０に覆われたチャネル領域を有する。チャネル領域はチャネル長ＣＬを有する。
【００２２】
表面ＳＯにおいて複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ+領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ+領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。よって酸化膜１２６のうちその上部にゲート電極１１０が形成された部分はゲート絶縁膜としての機能を有する。また、ｎ+領域１２４上にはソース電極１１１が形成されている。ソース電極１１１の一部はｐ領域１２３に接してもよい。ソース電極１１１上には上部ソース電極１２７が形成されている。
【００２３】
次にＭＯＳＦＥＴ１００の製造方法について説明する。
図２に示すように、表面ＳＯを有するエピタキシャル基板９０（炭化珪素基板）が準備される。具体的には、単結晶基板８０の主面上にバッファ層１２１が形成され、バッファ層１２１上に耐圧保持層１２２が形成される。バッファ層１２１は、導電型がｎ型の炭化珪素からなり、その厚さは、たとえば０．５μｍとされる。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3とされる。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3とされる。
【００２４】
図３に示すように、エピタキシャル基板９０の表面ＳＯ上にエッチングストップ層５０が形成される。好ましくは、エッチングストップ層５０の材料は、後述するマスク層３１（図４）の材料と異なる。好ましくはエッチングストップ層５０は窒化珪素層またはチタン層である。チタン層の厚さは、たとえば５０ｎｍ以上２００ｎｍ以下である。
【００２５】
図４に示すように、エッチングストップ層５０上にマスク層３１が堆積される。好ましくはマスク層３１は、酸化珪素およびポリシリコンのいずれかから作られる。
【００２６】
図５に示すように、マスク層３１上にフォトレジストパターン４０が形成される。
図６に示すように、フォトレジストパターン４０をマスクとした異方性エッチングＥ１により、マスク層３１がパターニングされる。残留したフォトレジストパターン４０が除去される。
【００２７】
図７に示すように、上記エッチングによってマスク層３１に、側壁Ｓ１（第１の側壁）によって取り囲まれた開口部Ｐ１（第１の開口部）が形成される。
【００２８】
図８に示すように、開口部Ｐ１を経由したイオン注入Ｊ１によって、エピタキシャル基板９０中に表面ＳＯから深さＤ１（第１の深さ）まで、ｐ型（第１導電型）を有するｐ領域１２３（第１の不純物領域）が形成される。
【００２９】
図９に示すように、その後、マスク層３１が設けられたエッチングストップ層５０上にスペーサ層３２を堆積することによって、マスク層３１およびスペーサ層３２を有するマスク部３０が形成される。スペーサ層３２は開口部Ｐ１内において側壁Ｓ１およびエッチングストップ層５０を覆う。好ましくはスペーサ層３２は、酸化珪素およびポリシリコンのいずれかから作られる。
【００３０】
図１０に示すように、開口部Ｐ１内のスペーサ層３２が異方性エッチングＥ２によりパターニングされる。
【００３１】
図１１に示すように、これによりマスク部３０に、側壁Ｓ２（第２の側壁）によって取り囲まれた開口部Ｐ２（第２の開口部）が形成される。
【００３２】
図１２に示すように、開口部Ｐ２を経由したイオン注入Ｊ２によって、エピタキシャル基板９０中に表面ＳＯから深さＤ１よりも小さい深さＤ２（第２の深さ）まで、ｎ型（第２導電型）を有するｎ+領域１２４（第２の不純物領域）が形成される。図１６にさらに詳しく示すように、側壁Ｓ２（図１１）のうち、高さＨＴに渡る部分Ｓ２Ｌの全体は、表面ＳＯに対する角度ＡＷが９０°±１０°であり、好ましくは９０°±５°である。高さＨＴは深さＤ２と同じ、またはそれ以上である。
【００３３】
上記のように側壁Ｓ２は、表面ＳＯに対する角度ＡＷが９０°±１０°である部分を含む。この部分の高さは、好ましくは０．５μｍ以上２．５μｍ以下である。
【００３４】
また表面ＳＯに対する角度ＡＷが９０°±５°である部分を側壁Ｓ２が含む場合、この部分の高さは、好ましくは０．５μｍ以上２．５μｍ以下である。
【００３５】
好ましくは、側壁Ｓ１（図７）は、深さＤ１（図８）と同じ高さに渡って、表面ＳＯに対する角度が９０°±１０°であり、好ましくは９０°±５°である。
【００３６】
好ましくは、図１６に示すように、イオン注入Ｊ２（図１２）におけるイオンビームの進行方向ＩＬと、表面ＳＯの法線ＮＬとの角度、すなわちイオン注入角度ＡＩは、０°以上６°以下である。ｎ+領域１２４を形成する工程におけるイオン注入角度ＡＩが３°以上６°以下であり、かつ、エピタキシャル基板９０の表面ＳＯが六方晶の（０−３３−８）面であってもよい。またｎ+領域１２４を形成する工程におけるイオン注入角度ＡＩが０°であり、かつ、エピタキシャル基板９０の表面ＳＯが、イオン注入におけるチャネリング現象を防止するように六方晶の｛０００１｝面から３°以上６°以下傾いていてもよい。
【００３７】
さらに図１３に示すように、その後、マスク部３０およびエッチングストップ層５０が除去される。また活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
【００３８】
図１４に示すように、エピタキシャル基板９０上に、ゲート絶縁膜としての機能を有することになる酸化膜１２６が形成される。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ+領域１２４との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。
【００３９】
その後、窒化アニール工程が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、およびｎ+領域１２４の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
【００４０】
図１５に示すように、ソース電極１１１が、以下のように形成される。
酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ+領域１２４上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ+領域１２４と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
【００４１】
なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
【００４２】
再び図１を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、単結晶基板８０の裏面（図中、下面）上にドレイン電極１１２が形成される。
【００４３】
以上によりＭＯＳＦＥＴ１００（図１）が得られる。
本実施の形態によれば、図１６に示すように、マスク部３０の側壁Ｓ２（図１１）は、ｎ+領域１２４の深さＤ２と同じ高さＨＴに渡って、エピタキシャル基板９０の表面ＳＯに対する角度ＡＷが９０°±１０°である。これにより、ｎ+領域１２４の形成のためのイオン注入の際に、側壁Ｓ２近傍において側壁Ｓ２の傾斜のためにマスク部３０の厚さが薄くなる領域がほとんどなくなる。よって側壁Ｓ２近傍におけるマスク部３０を経由してのエピタキシャル基板９０中へのイオンの侵入を抑えることができる。これにより、マスク部３０によって被覆された部分にｎ+領域１２４がほとんど形成されないようにすることができる。よってｎ+領域１２４の広がりの精度を高めることができる。特に、チャネル長ＣＬ（図１）の精度を高めることができる。
【００４４】
好ましくは、ｎ+領域１２４が形成された後にマスク部３０が除去される。これにより、エピタキシャル基板９０のうちマスク部３０によって覆われていた部分を露出することができる。さらに好ましくは、マスク部３０が除去された後に、エピタキシャル基板９０上に酸化膜１２６（ゲート絶縁膜）およびゲート電極１１０が形成される。これにより、ｐ領域１２３およびｎ+領域１２４の形成のためのイオン注入に晒されることによる変質のないゲート絶縁膜およびゲート電極を形成することができる。
【００４５】
好ましくは、側壁Ｓ１（図７）は、深さＤ１と同じ高さに渡って、表面ＳＯに対する角度が９０°±１０°である。これにより、ｐ領域１２３の形成のためのイオン注入の際に、側壁Ｓ１近傍において側壁Ｓ１の傾斜のためにマスク部３０の厚さが薄くなる領域がほとんどなくなる。よって側壁Ｓ１近傍におけるマスク部３０を経由してのエピタキシャル基板９０中へのイオンの侵入を抑えることができる。これにより、マスク部３０によって被覆された部分にｐ領域１２３がほとんど形成されないようにすることができる。よってｐ領域１２３の広がりの精度を高めることができる。
【００４６】
好ましくは、図１６に示すように、ｎ+領域１２４を形成する工程におけるイオン注入角度ＡＩは、０°以上６°以下である。これにより、イオン注入角度がより大きい場合に比して、側壁Ｓ２（図１１）近傍におけるマスク部３０を経由してのエピタキシャル基板９０中へのイオンの侵入をより抑えることができる。
【００４７】
好ましくは、側壁Ｓ２（図１１）は、図１６に示すように、エピタキシャル基板９０の表面ＳＯに対する角度ＡＷが９０°±１０°である部分を含み、この部分の高さは０．５μｍ以上２．５μｍ以下である。この高さが０．５μｍ以上であることによって、マスク部３０を経由してのエピタキシャル基板９０中へのイオンの侵入をより抑えることができる。この高さが２．５μｍ以下であることによって、マスク部３０の応力に起因した炭化珪素基板の反りを抑えることができる。
【００４８】
ｎ+領域１２４を形成する工程におけるイオン注入角度ＡＩ（図１６）が３°以上６°以下であり、かつ、エピタキシャル基板９０の表面ＳＯが六方晶の（０−３３−８）面であってもよい。エピタキシャル基板９０の表面ＳＯが六方晶の（０−３３−８）面であることによって、表面ＳＯにおけるキャリアのチャネル移動度を高めることができる。またイオン注入角度ＡＩが３°以上であることによって、注入されたイオンのエピタキシャル基板９０中でのチャネリングを抑制することができる。
【００４９】
ｎ+領域１２４を形成する工程におけるイオン注入角度ＡＩ（図１６）が０°であり、かつ、エピタキシャル基板９０の表面ＳＯが、イオン注入におけるチャネリング現象を防止するように六方晶の｛０００１｝面から３°以上傾いていてもよい。イオン注入角度ＡＩが０°であることによって、側壁Ｓ２近傍におけるマスク部３０を経由してのエピタキシャル基板９０中へのイオンの侵入をより抑えることができる。
【００５０】
なお図３の工程の変形例として、エッチングストップ層５０としてのチタン層とエピタキシャル基板９０との間に、酸化珪素およびポリシリコンのいずれかから作られた下地層５１（図１７）が設けられてもよい。下地層５１により、チタン層、すなわち金属層によるエピタキシャル基板９０の汚染を防止することができる。
【００５１】
また本実施の形態においてエッチングストップ層として窒化珪素層またはチタン層が例示されているが、エッチングストップ層の構成はこれに限定されるものではない。エッチングストップ層は、たとえば、窒化珪素層、ポリシリコン層、酸化珪素層、窒化酸化珪素層、およびチタン層のいずれであってもよく、またこれらの層の少なくともいずれかを含む積層体から作られた層であってもよく、またこれらの層の２つ以上を含む積層体から作られた層であってもよい。エッチングストップ層の厚さの下限は、好ましくは１０ｎｍであり、より好ましくは３０ｎｍであり、さらに好ましくは５０ｎｍである。またエッチングストップ層の厚さの上限は、好ましくは５００ｎｍであり、より好ましくは４００ｎｍであり、さらに好ましくは３００ｎｍである。
【００５２】
（実施の形態２）
図１８に示すように、本実施の形態の炭化珪素半導体装置は、ＭＯＳＦＥＴ２００であり、具体的には、縦型ＤｉＭＯＳＦＥＴである。ＭＯＳＦＥＴ２００はｎ+領域１２４（図１）の代わりにｎ+領域１２４ａおよびｎ+領域１２４ｂを有する。ｎ+領域１２４ａおよびｎ+領域１２４ｂは、表面ＳＯ上において互いに間隔を空けて配置されている。ｎ+領域１２４ａおよびｎ+領域１２４ｂの間のｐ領域１２３は、表面ＳＯに達しており、かつソース電極１１１に接している。
【００５３】
次にＭＯＳＦＥＴ２００の製造方法について説明する。なお実施の形態１における製造方法のうち図９の工程までは、本実施の形態においても同様に行われる。
【００５４】
図１９に示すように、開口部Ｐ１内において、側壁Ｓ１から離れて配置されるようにスペーサ層３２上にフォトレジストパターン４１が形成される。
【００５５】
図２０に示すように、開口部Ｐ１内のスペーサ層３２が、フォトレジストパターン４１をマスクとして、異方性エッチングＥ２によりパターニングされる。残留したフォトレジストパターン４１が除去される。
【００５６】
図２１に示すように、開口部Ｐ２のうちスペーサ層３２が除去されている部分を経由したイオン注入Ｊ２によって、ｎ型（第２導電型）を有するｎ+領域（第２の不純物領域）１２４ａおよび１２４ｂが形成される。なおｎ+領域１２４ａおよび１２４ｂの各々の深さはｎ+領域１２４（図１６）の深さＤ２と同じであり、また本実施の形態においてもイオン注入Ｊ２の際に実施の形態１と同様に側壁Ｓ２は部分Ｓ２Ｌ（図１６）を有する。
【００５７】
なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。
【００５８】
本実施の形態によれば、図１８に示すように、ｎ+領域１２４ａおよびｎ+領域１２４ｂの間のｐ領域１２３は、表面ＳＯに達しており、かつソース電極１１１に接している。この構成により、ｐ領域１２３の電位が安定化される。
【００５９】
またｎ+領域１２４ａおよびｎ+領域１２４ｂを分離するためのマスクは、マスク層３１のパターニング（図６）とは独立して形成される。よってマスク層３１のパターニングの難易度が高くなることはない。
【００６０】
（実施の形態３）
図２２に示すように、本実施の形態のＭＯＳＦＥＴ３００のエピタキシャル基板９０はｐ+領域１２５（第３の不純物領域）を有する。ｐ+領域１２５は、表面ＳＯとｐ領域１２３とをつないでいる。またｐ+領域１２５の不純物濃度は、ｐ領域１２３の不純物濃度よりも高い。好ましくはｐ+領域１２５は、ｎ+領域１２４を貫いてｐ領域１２３へ至るように形成されている。ソース電極１１１は、ｎ+領域１２４およびｐ+領域１２５上に形成されている。
【００６１】
実施の形態１と同様に、表面ＳＯ上においてｐ領域１２３は、チャネル長ＣＬを有するチャネル領域をなしている。チャネル長ＣＬは好ましくは０．１μｍ以上１．５μｍ以下である。
【００６２】
次にＭＯＳＦＥＴ３００の製造方法について説明する。なお製造方法の前半は、実施の形態１の第１〜第１２工程（図２〜図１３）とほぼ同様であるため、その説明を省略する。
【００６３】
図２３に示すように、表面ＳＯ上に、エッチングストップ層５０ａが形成される。エッチングストップ層５０ａの形成は、上述したエッチングストップ層５０と同様に形成され得る。次にエッチングストップ層５０ａ上にマスク層３１ａが形成される。マスク層３１ａは、上述したマスク層３１と同様に形成され得る。
【００６４】
図２４に示すように、マスク層３１ａに開口部が形成される。この開口部は、平面視（図２４の上方からの視野）においてエッチングストップ層５０ａの一部を露出している。エッチングストップ層５０ａのうちこの開口部によって露出された部分は、この開口部によって露出されていない部分に取り囲まれている。次にこの開口部を経由したイオン注入Ｊ３がエピタキシャル基板９０中へ行われる。
【００６５】
図２５に示すように、上記のイオン注入によってエピタキシャル基板９０中にｐ+領域１２５が形成される。
【００６６】
図２６に示すように、その後、マスク層３１ａおよびエッチングストップ層５０ａが除去される。また活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。なおこのアニール工程が行われることで、図１３の工程におけるアニールは省略され得る。
【００６７】
図２７および図２８のそれぞれに示すように、図１４および図１５の工程とほぼ同様の工程が行われる。
【００６８】
以上によりＭＯＳＦＥＴ３００（図２２）が得られる。
本実施の形態によれば、ｐ領域１２３がｐ+領域１２５によってソース電極１１１に接続されることで、ｐ領域１２３の電位が安定化される。
【００６９】
なお本実施の形態の製造方法の前半においては、実施の形態１の図２〜図１３の工程とほぼ同様の工程が行われたが、代わりに、実施の形態２の図１９〜図２１の工程とほぼ同様の工程が行われてもよい。この場合は、ｎ+領域１２４ａおよび１２４ｂ（図２１）の間にｐ+領域１２５が形成され得る。
【００７０】
上記各実施の形態において、ｐ型とｎ型とが入れ替えられてもよい。また上記各実施の形態においては炭化珪素基板としてエピタキシャル基板９０が用いられるが、代わりに、炭化珪素単結晶基板が用いられてもよい。
【００７１】
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００７２】
３０  マスク部、３１，３１ａ  マスク層、３２  スペーサ層、４０，４１  フォトレジストパターン、５０，５０ａ  エッチングストップ層、５１  下地層、８０  単結晶基板、９０  エピタキシャル基板（炭化珪素基板）、１００，２００，３００  ＭＯＳＦＥＴ（炭化珪素半導体装置）、１１０  ゲート電極、１１１  ソース電極、１１２  ドレイン電極、１２１  バッファ層、１２２  耐圧保持層、１２３  ｐ領域（第１の不純物領域）、１２４，１２４ａ，１２３ｂ  ｎ+領域（第２の不純物領域）、１２５  ｐ+領域、１２６  酸化膜、１２７  上部ソース電極、ＡＷ  角度、Ｐ１  開口部（第１の開口部）、Ｐ２  開口部（第２の開口部）、ＳＯ  表面、Ｓ１  側壁（第１の側壁）、Ｓ２  側壁（第２の側壁）。
【図１】
2012086257.tif 000003
【図２】
2012086257.tif 000004
【図３】
2012086257.tif 000005
【図４】
2012086257.tif 000006
【図５】
2012086257.tif 000007
【図６】
2012086257.tif 000008
【図７】
2012086257.tif 000009
【図８】
2012086257.tif 000010
【図９】
2012086257.tif 000011
【図１０】
2012086257.tif 000012
【図１１】
2012086257.tif 000013
【図１２】
2012086257.tif 000014
【図１３】
2012086257.tif 000015
【図１４】
2012086257.tif 000016
【図１５】
2012086257.tif 000017
【図１６】
2012086257.tif 000018
【図１７】
2012086257.tif 000019
【図１８】
2012086257.tif 000020
【図１９】
2012086257.tif 000021
【図２０】
2012086257.tif 000022
【図２１】
2012086257.tif 000023
【図２２】
2012086257.tif 000024
【図２３】
2012086257.tif 000025
【図２４】
2012086257.tif 000026
【図２５】
2012086257.tif 000027
【図２６】
2012086257.tif 000028
【図２７】
2012086257.tif 000029
【図２８】
2012086257.tif 000030
【国際調査報告】
2012086257.tif 000031
2012086257.tif 000032
2012086257.tif 000033
2012086257.tif 000034