(57)【要約】  第１の差動符号化回路１は、ｎ行の並列入力データを差動符号化してｎ行の並列出力データを生成する。第２の差動符号化回路２は、ｎ行の並列入力データを差動符号化してｎ行の並列出力データを生成する。多重化回路３は、第１の差動符号化回路１の並列出力データと第２の差動符号化回路２の並列出力データを交互に多重して出力する。
2012077155.tif 000002
【特許請求の範囲】
【請求項１】
並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、
ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、
ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、
前記第１の差動符号化回路の並列出力データと前記第２の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えることを特徴とした並列差動符号化回路。
【請求項２】
第２の差動符号化回路のｎ行目の出力データと、第１の差動符号化回路のｎ行目の出力データとを選択する第１の選択回路と、
前記第１の差動符号化回路のｎ行目の出力データと、前記第２の差動符号化回路のｎ行目の出力データを遅延させた出力データとを選択する第２の選択回路とを備え、
前記第１の差動符号化回路では、前記第１の選択回路の出力を遅延させて１行目の入力データと差動符号化し、
前記第２の差動符号化回路では、前記第２の選択回路の出力を１行目の入力データと差動符号化することを特徴とする請求項１記載の並列差動符号化回路。
【請求項３】
並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、
ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、
ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、
ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第３の差動符号化回路と、
ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第４の差動符号化回路と、
前記第１の差動符号化回路の並列出力データと前記第２の差動符号化回路の並列出力データと前記第３の差動符号化回路の並列出力データと前記第４の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えることを特徴とする並列差動符号化回路。
【請求項４】
並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、
２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、
２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、
前記第１の差動符号化回路の並列出力データと前記第２の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えることを特徴とした並列差動符号化回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、光ファイバ伝送装置、無線送受信機などの通信装置に使用される、並列差動符号化回路に関するものである。
【背景技術】
【０００２】
近年、光通信システムにおいて、超高速大容量の信号伝送を実現する方式としてDifferential Quadrature Phase Shift Keying（ＤＱＰＳＫ）等の位相変調技術やDual-Polarized Quadrature Phase Shift Keying（ＤＰ−ＱＰＳＫ）等のデジタルコヒーレント技術が積極的に研究されている。また伝送距離の更なる延伸化を目指し、伝送する交互のシンボルに異なる直交偏波を用いるAlternate Polarization Differential Phase Shift keying（Ａｐｏｌ−ＤＰＳＫ）といった方式も検討されている。【０００３】
光ＤＰＳＫ、ＤＱＳＰＫ方式では、受信機に、伝送する前後のシンボル間位相差を検出する遅延干渉計を利用した検波器を使用する。このため、送信機にて、予め送信データを位相差に割り当てる差動符号化回路またはプリコーダと呼ばれる回路が必要となる。また、デジタルコヒーレント方式においては、受信機が持つローカル光にて受信光の位相を検出するが、送信側での絶対位相が不明であり、データが復元できない。これを解消するため初期位相が不明でもデータ復元できる差動符号化を利用することもある。【０００４】
例えば、従来のAlternate Polarization Differential Phase Shift keying（Ａｐｏｌ−ＤＰＳＫ）方式では、１シンボル毎に直交する偏波を使用することにより、自己位相変調といった非線形効果による信号劣化への耐性を強めている。このシステムにおける受信機では１シンボルおきに受信される同一偏波の光信号を遅延干渉させてデータを抽出する必要がある。このため、通常のＤＰＳＫ方式では前後１シンボル間の光信号位相差にデータを割り当てる差動符号化を実施するのに対し、Ａｐｏｌ−ＤＰＳＫ方式では２シンボル間での差動符号化回路を使用する必要がある。【０００５】
差動符号化処理は高速デジタル回路で実現されるが、位相差を演算するために直前に出力した光信号位相の情報を遅延素子にて保持しなければならない。このため、差動符号化回路中にシンボルレートで動作するフィードバックパスが存在することになる。光通信ではビットレートが４０Ｇｂｐｓ、１００Ｇｂｐｓと超高速であるため、このフィードバックパスは数十ＧＨｚで動作することが求められ、実装が非常に困難になるという問題があった。【０００６】
この問題に対応するために、高速動作する様々な差動符号化回路が考案されている。例えば、特許文献１では差動符号化回路を並列展開することで、デジタル回路の動作速度を低減し、一般的なＬＳＩプロセスでのデジタル回路実装を可能にするという回路作成技術が開示されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特許第３０１１２３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記特許文献１に記載されたような並列差動符号化回路では、差動符号化処理されたデータが多重後１シンボル毎に出力される。このため、Ａｐｏｌ−ＤＰＳＫ方式、Ａｐｏｌ−ＤＱＰＳＫ方式のような２ビット遅延検波を必要とする長距離伝送用フォーマットには対応できないという問題点があった。【０００９】
この発明は、かかる問題を解決するためになされたもので、長距離伝送用フォーマットに適した並列差動符号化回路を得ることを目的としている。
【課題を解決するための手段】
【００１０】
この発明に係る並列差動符号化回路は、並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、第１の差動符号化回路の並列出力データと第２の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えたものである。
【発明の効果】
【００１１】
これにより、長距離伝送用フォーマットに適した並列差動符号化回路を得ることができる。
【図面の簡単な説明】
【００１２】
【図１】この発明の実施の形態１の並列差動符号化回路を示す構成図である。
【図２】ＤＰＳＫ方式における送信データと光位相との関係を示すタイミングチャートである。
【図３】この発明の実施の形態１の並列差動符号化回路の動作を示すタイミングチャートである。
【図４】この発明の実施の形態１の並列差動符号化回路により生成された多重化シリアル出力の受信機処理動作を示すタイミングチャートである。
【図５】この発明の実施の形態２の並列差動符号化回路を示す構成図である。
【図６】この発明の実施の形態３の並列差動符号化回路を示す構成図である。
【図７】この発明の実施の形態４の並列差動符号化回路を示す構成図である。
【図８】この発明の実施の形態４の並列差動符号化回路における差動符号化回路が持つ論理回路を示す回路図である。
【発明を実施するための形態】
【００１３】
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による並列差動符号化回路を示す構成図である。
本実施の形態の並列差動符号化回路は、第１の差動符号化回路１、第２の差動符号化回路２、多重化回路３を備えている。第１の差動符号化回路１および第２の差動符号化回路２は、それぞれＤＰＳＫ用差動符号化回路である。第１の差動符号化回路１は、２行の並列入力データＩ１，Ｉ２から演算して、２行の並列出力データＯ１，Ｏ２を出力する。第１の差動符号化回路１は、排他的論理和回路１ａ，１ｂと遅延素子１ｃとから構成され、排他的論理和回路１ｂからの並列出力データＯ２を遅延素子１ｃにて遅延させ、排他的論理和回路１ａで、並列入力データＩ１との排他的論理和演算を行うフィードバックパスを持つ。第２の差動符号化回路２の構成も第１の差動符号化回路１と同様であり、２行の並列入力データＩ３、Ｉ４から演算して、２行の並列出力データＯ３，Ｏ４を出力する。第２の差動符号化回路２においても、排他的論理和回路２ａ，２ｂと遅延素子２ｃとから構成され、排他的論理和回路２ｂからの並列出力データＯ４を遅延素子２ｃにて遅延させ、排他的論理和回路２ａで、並列入力データＩ３との排他的論理和演算を行うフィードバックパスを持つ。多重化回路３は、４系統の並列出力信号を時間多重する４：１ＭＵＸであり、４倍の速度で並列出力データＯ１，Ｏ３，Ｏ２，Ｏ４の順にシリアル出力ＳＯに出力する。
【００１４】
図２は一般的なＤＰＳＫ方式における送信データ並びに光位相との関係を説明するタイミングチャートであり、図３は実施の形態１の動作を説明するためのタイミングチャートである。
ＤＰＳＫ方式では送信データを位相変調器にて変調する送信光位相の位相差に割り当てる。例えば図２では送信データの‘０’を位相変化なし、‘１’を位相反転とみなすと、送信データ系列“０１１０１０１１０１１１０１００００１０”に対して、１シンボル差動符号化後のデータ系列は“０１００１１０１１０１００１１１１１００”となる。位相変調器で‘０’を位相‘０’なし、‘１’を位相‘π’へ変換すると送信光位相系列は“００π００ππ０ππ０π００πππππ００”となる。受信機では遅延検波により位相差が検出されることから、もし前後シンボルが“００”、“ππ”ならば検出位相は“０”、もし“０π”、“π０”ならば検出位相は“π”となる。このことから、図２の例では遅延検波後検出位相は“０ππ０π０ππ０πππ０π００００π０”となる。これを電気信号に変換し、データを復元すると、元の送信データ系列と等しい“０１１０１０１１０１１１０１００００１０”が得られる。
【００１５】
図１において、例えば送信データ系列“００１０１０１０００１１００００００１０”を先頭から順に繰り返し並列入力データＩ１，Ｉ２，Ｉ３，Ｉ４に“０１０００”、“１０１１０”、“１１１０１”、“００１００”として入力するとする。この時、差動符号化回路で演算された結果の並列データ出力Ｏ１，Ｏ２，Ｏ３，Ｏ４は、図３に示す通りそれぞれ“０００１０”、“１０１００”、“１０１０１”、“１０００１”となる。このデータが多重化回路３にて多重化され、シリアル出力ＳＯから“０１１１０００００１１０１００００１０１”の順に出力される。
【００１６】
図３にて示される多重化出力を位相変調器にて変調し、２シンボル遅延検波器にて位相差を検出した場合の系列を図４に示す。これを時分割分離して、“１０００”、“１０１００”、“１１０１”、“００１００”と戻すことで、元の送信データ系列を復元できる。なお、位相変調器や２シンボル遅延検波器および時分割分離する構成についてはその図示を省略している。
【００１７】
また、ＤＰＳＫ方式に対応した差動符号化回路は本実施の形態１に示した排他的論理和と遅延素子の接続方法以外でも実現でき、本実施の形態１の効果は図１に示す構成だけに限られるものではない。
【００１８】
以上説明したように、この実施の形態１の並列差動符号化回路においては、並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、第１の差動符号化回路の並列出力データと第２の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えたので、２シンボル遅延検波に対応した差動符号化を実現することができ、ＡＰｏｌ−ＤＰＳＫ方式による光信号の伝送距離延伸化が可能となる。
【００１９】
実施の形態２．
図５は、実施の形態２における並列差動符号化回路の構成図である。
実施の形態２の並列差動符号化回路は、第１の差動符号化回路１０、第２の差動符号化回路２０、多重化回路３０を備えている。第１の差動符号化回路１０および第２の差動符号化回路２０は、実施の形態１と同様に、それぞれ排他的論理和回路１０ａ，１０ｂ、遅延素子１０ｃおよび排他的論理和回路２０ａ，２０ｂ、遅延素子２０ｃを備えていると共に、選択回路１０ｄおよび２０ｄをそれぞれ備えている。ここで、排他的論理和回路１０ａ，１０ｂ、遅延素子１０ｃと排他的論理和回路２０ａ，２０ｂ、遅延素子２０ｃの構成は、実施の形態１の排他的論理和回路１ａ，１ｂ、遅延素子１ｃと排他的論理和回路２ａ，２ｂ、２ｃと同様である。
【００２０】
選択回路１０ｄは、第２の差動符号化回路２０における排他的論理和回路２０ｂの並列出力データＯ４と、第１の差動符号化回路１０における排他的論理和回路１０ｂの並列出力データＯ２とを選択し、その選択出力を遅延素子１０ｃに与えるための回路である。また、選択回路２０ｄは、第２の差動符号化回路２０における排他的論理和回路２０ｂの並列出力データＯ４を遅延素子２０ｃで遅延させたデータと、第１の差動符号化回路１０における排他的論理和回路１０ｂの並列出力データＯ２とを選択し、その選択出力を排他的論理和回路２０ａに与えるための回路である。また、多重化回路３０は、実施の形態１の多重化回路３と同様に、４系統の並列出力信号を時間多重する４：１ＭＵＸであり、４倍の速度で並列出力データＯ１，Ｏ３，Ｏ２，Ｏ４の順にシリアル出力ＳＯに出力する。
【００２１】
このように構成された実施の形態２では、第１の差動符号化回路１０における選択回路１０ｄが並列出力データＯ４側を選択し、第２の差動符号化回路２０における選択回路２０ｄが並列出力データＯ２側を選択することにより、多重化回路３０で多重した後のシリアル出力ＳＯとして１シンボル遅延差動符号化された信号を出力することができる。なお、選択回路１０ｄが並列出力データＯ２側を選択し、選択回路２０ｄが並列出力データＯ４側（遅延素子２０ｃの出力データ側）を選択することにより実施の形態１と同等の２シンボル遅延差動符号化回路構成を得ることができる。
【００２２】
以上説明したように、この実施の形態２の並列差動符号化回路では、第２の差動符号化回路のｎ行目の出力データと、第１の差動符号化回路のｎ行目の出力データとを選択する第１の選択回路と、第１の差動符号化回路のｎ行目の出力データと、第２の差動符号化回路のｎ行目の出力データを遅延させた出力データとを選択する第２の選択回路とを備え、第１の差動符号化回路では、第１の選択回路の出力を遅延させて１行目の入力データと差動符号化し、第２の差動符号化回路では、第２の選択回路の出力を１行目の入力データと差動符号化するようにしたので、２シンボル遅延差動符号化を用いるＡＰｏｌ−ＤＰＳＫ方式並びに１シンボル遅延差動符号化を用いる通常のＤＰＳＫ方式の両方に対応が可能であり、同一のＬＳＩやＦＰＧＡ内にて回路を共有化して、回路規模の削減並びに消費電力の抑制を達成することができる。
【００２３】
実施の形態３．
図６は、実施の形態３の並列差動符号化回路を示す構成図である。
実施の形態３の並列差動符号化回路は、第１の差動符号化回路１００、第２の差動符号化回路２００、第３の差動符号化回路３００、第４の差動符号化回路４００を備えている。これら第１の差動符号化回路１００〜第４の差動符号化回路４００は、それぞれ実施の形態１における第１の差動符号化回路１や第２の差動符号化回路２と同様のＤＰＳＫ用差動符号化回路であり、２行の並列入力データＩ１〜Ｉ８から演算して、２行の並列出力データＯ１〜Ｏ８を出力する。即ち、第１の差動符号化回路１００は、排他的論理和回路１００ａ，１００ｂと遅延素子１００ｃで構成され、第２の差動符号化回路２００は、排他的論理和回路２００ａ，２００ｂと遅延素子２００ｃで構成され、第３の差動符号化回路３００は、排他的論理和回路３００ａ，３００ｂと遅延素子３００ｃで構成され、第４の差動符号化回路４００は、排他的論理和回路４００ａ，４００ｂと遅延素子４００ｃで構成されている。また、多重化回路５００は、８系統の並列出力信号を時間多重する８：１ＭＵＸであり、８倍の速度でＯ１，Ｏ３，Ｏ５，Ｏ７，Ｏ２，Ｏ４，Ｏ６，Ｏ８の順にシリアル出力ＳＯに出力する。
【００２４】
次に、実施の形態３の動作について説明する。
第１の差動符号化回路１００〜第４の差動符号化回路４００は、それぞれ２行の並列入力データＩ１とＩ２、Ｉ３とＩ４、Ｉ５とＩ６、Ｉ７とＩ８から演算して、２行の並列出力データＯ１とＯ２、Ｏ３とＯ４、Ｏ５とＯ６、Ｏ７とＯ８を出力する。多重化回路５００は、Ｏ１，Ｏ３，Ｏ５，Ｏ７，Ｏ２，Ｏ４，Ｏ６，Ｏ８の順にシリアル出力ＳＯに出力する。これにより、シリアル出力ＳＯには、４シンボル遅延検波器で送信データに復号される、４シンボル差動符号化信号が出力される。
【００２５】
以上説明したように、実施の形態３の並列差動符号化回路によれば、並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第３の差動符号化回路と、ｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、ｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第４の差動符号化回路と、第１の差動符号化回路の並列出力データと第２の差動符号化回路の並列出力データと第３の差動符号化回路の並列出力データと第４の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えたので、４つの差動符号化回路の出力を多重化出力することから、４シンボル差動符号化信号を作成することができ、例えば、受信機において４シンボル離れた信号同士による遅延検波を行う、雑音を抑制することが可能な伝送方式を用いることが可能で、伝送距離を伸ばすことができるといった効果がある。
【００２６】
実施の形態４．
図７は、２シンボル遅延に対応した実施の形態４の並列差動符号化回路を示す構成図である。
実施の形態４の並列差動符号化回路は、第１の差動符号化回路４と第２の差動符号化回路５と、多重化回路６とを備えている。第１の差動符号化回路４は、ＤＱＰＳＫ用差動符号化回路であり、２行２組の並列入力データＩ１（Ｉ１Ｉ，Ｉ１Ｑ）、Ｉ２（Ｉ２Ｉ，Ｉ２Ｑ）から演算して、２行２組の並列出力データＯ１（Ｏ１Ｉ，Ｏ１Ｑ）、Ｏ２（Ｏ２Ｉ，Ｏ２Ｑ）を出力する。第１の差動符号化回路４は、論理回路４ａ，４ｂと遅延素子４ｃとから構成され、２組の並列出力データＯ２（Ｏ２Ｉ，Ｏ２Ｑ）を遅延素子４ｃにて遅延させ、２組並列入力データＩ１（Ｉ１Ｉ，Ｉ１Ｑ）との差動符号化演算を行うフィードバックパスを持つ。
【００２７】
第２の差動符号化回路５は、ＤＱＰＳＫ用差動符号化回路であり、２行２組の並列入力データＩ３（Ｉ３Ｉ，Ｉ３Ｑ）、Ｉ４（Ｉ４Ｉ，Ｉ４Ｑ）から演算して、２行２組の並列出力データＯ３（Ｏ３Ｉ，Ｏ３Ｑ）、Ｏ４（Ｏ４Ｉ，Ｏ４Ｑ）を出力する。第２の差動符号化回路５も、第１の差動符号化回路４と同様に論理回路５ａ，５ｂと遅延素子５ｃから構成され、２組の並列出力データＯ４（Ｏ４Ｉ，Ｏ４Ｑ）を遅延素子５ｃにて遅延させ、２組の並列入力データＩ３（Ｉ３Ｉ，Ｉ３Ｑ）との差動符号化演算を行うフィードバックパスを持つ。多重化回路６は、４系統の並列出力信号を時間多重する４：１ＭＵＸであり、４倍の速度でＯ１Ｉ，Ｏ１Ｑ、Ｏ３Ｉ，Ｏ３Ｑ、Ｏ２Ｉ，Ｏ２Ｑ、Ｏ４Ｉ，Ｏ４Ｑの順に２組のシリアル出力ＳＯ（ＳＯＩ，ＳＯＱ）に出力する。
【００２８】
図８に論理回路４ａ，４ｂ、５ａ，５ｂの詳細を示す。
図示の論理回路はＡＮＤ回路とＯＲ回路とからなり、ＤＱＰＳＫ方式では２組の入力信号ＩＩ，ＩＱを２組の遅延素子からのフィードバック信号ＤＩ，ＤＱまたは隣接出力信号を入力として、ＤＱＰＳＫ用位相変調器の正相成分、直交成分に出力するための出力データＯＩ，ＯＱを演算する。
【００２９】
図７にて生成されたシリアル出力ＳＯＩ，ＳＯＱは、実施の形態１と同様に２シンボル差動符号化信号となり、ＤＱＰＳＫデコーダで使用される２シンボル遅延検波器にて元の送信データ系列を復号できる。
【００３０】
また、ＤＱＰＳＫ方式に対応した差動符号化回路は本実施の形態４に示した回路の接続方法以外でも実現でき、本実施の形態４の効果は図７に示す構成だけに限られるものではない。
【００３１】
以上説明したように、この実施の形態４の並列差動符号化回路によれば、並列入力データを差動符号化して、並列出力データを生成する並列差動符号化回路であって、２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第１の差動符号化回路と、２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列入力データを差動符号化して、２ビットを組とするｎ（２≦ｎ、ｎは整数）行の並列出力データを生成する第２の差動符号化回路と、第１の差動符号化回路の並列出力データと第２の差動符号化回路の並列出力データを交互に多重して出力する多重化回路を備えたので、２シンボル遅延検波に対応した差動符号化を実現することができ、ＡＰｏｌ−ＤＱＰＳＫ方式による光信号の伝送距離延伸化が可能となる。
【００３２】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
【産業上の利用可能性】
【００３３】
以上のように、この発明に係る並列差動符号化回路は、Ａｐｏｌ−ＤＰＳＫ方式、Ａｐｏｌ−ＤＱＰＳＫ方式のような２ビット遅延検波を必要とする長距離伝送用フォーマットには対応するための構成に関するものであり、光ファイバ伝送装置や無線送受信機などの通信装置に用いるのに適している。
【符号の説明】
【００３４】
１，４，１０，１００  第１の差動符号化回路、２，５，２０，２００  第２の差動符号化回路、３，６，３０  多重化回路、１０ｄ，２０ｄ  選択回路、３００  第３の差動符号化回路、４００  第４の差動符号化回路、５００  多重化回路。
【図１】
2012077155.tif 000003
【図２】
2012077155.tif 000004
【図３】
2012077155.tif 000005
【図４】
2012077155.tif 000006
【図５】
2012077155.tif 000007
【図６】
2012077155.tif 000008
【図７】
2012077155.tif 000009
【図８】
2012077155.tif 000010
【国際調査報告】
2012077155.tif 000011
2012077155.tif 000012