(57)【要約】  Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含むＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法において、前記二次焼成処理を４５０℃〜５８０℃の温度雰囲気下で行う。これにより静電容量が１ｎＦ程度の低容量であってもＥＳＤの吸収性能が良好なＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサを実現する。
2012093575.tif 000002
【特許請求の範囲】
【請求項１】
Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、
前記二次焼成処理を４５０℃〜５８０℃の温度雰囲気下で行うことを特徴とする積層型半導体セラミックコンデンサの製造方法。
【請求項２】
前記仮焼処理における仮焼温度が、前記一次焼成処理における焼成温度よりも高いことを特徴とする請求項１記載の積層型半導体セラミックコンデンサの製造方法。
【請求項３】
前記仮焼粉末作製工程では、ＳｒサイトとＴｉサイトの配合モル比ｍが０．９９０≦ｍ≦１．０１０の範囲となるように前記Ｓｒ化合物及びＴｉ化合物を秤量することを特徴とする請求項１又は請求項２記載の積層型半導体セラミックコンデンサの製造方法。
【請求項４】
前記熱処理粉末作製工程では、Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）となるようにアクセプタ化合物を秤量することを特徴とする請求項１乃至請求項３のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
【請求項５】
低融点酸化物を、Ｔｉ元素１００モルに対し０．１モル以下の範囲で添加することを特徴とする請求項１乃至請求項４のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
【請求項６】
請求項１乃至請求項５のいずれかに記載の製造方法を使用して製造されたことを特徴とする積層型半導体セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックに関し、より詳しくはＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して製造された積層型半導体セラミックコンデンサに関する。
【背景技術】
【０００２】
近年のエレクトロニクス技術の発展に伴い、携帯電話やノート型パソコン等の携帯用電子機器や、自動車などに搭載される車載用電子機器の普及と共に、電子機器の小型化、多機能化が求められている。【０００３】
一方、電子機器の小型化、多機能化を実現するために、各種ＩＣ、ＬＳＩなどの半導体素子が多く用いられるようになってきており、それに伴って電子機器のノイズ耐力が低下しつつある。【０００４】
そこで、従来より、半導体素子の電源ラインにバイパスコンデンサとしてフィルムコンデンサ、積層型セラミックコンデンサ、積層型半導体セラミックコンデンサなどを配し、これにより電子機器のノイズ耐力を確保することが行われている。【０００５】
特に、カーナビやカーオーディオ、車載ＥＣＵ等では、静電容量が１ｎＦ程度のコンデンサを外部端子に接続し、これにより高周波ノイズを吸収することが広く行われている。【０００６】
しかしながら、これらのコンデンサは、高周波ノイズの吸収に対しては優れた性能を示すが、コンデンサ自体は高電圧パルスや静電気を吸収する機能を有さない。このため斯かる高電圧パルスや静電気が電子機器内に侵入すると、電子機器の誤動作や半導体素子の破損を招くおそれがある。特に、静電容量が１ｎＦ程度の低容量になると、ＥＳＤ（Electro-Static Discharge：「静電気放電」）耐圧が極端に低くなり(例えば、２ｋＶ〜４ｋＶ程度)、コンデンサそのものの破損を招くおそれがある。【０００７】
そこで、従来では、図３に示すように、外部端子１０１と半導体素子１０２とを接続する電源ライン１０３にバイパスコンデンサ１０４を配すると共に、該バイパスコンデンサ１０４と並列に、例えばツェナーダイオード１０５を接続することが広く行われている。ツェナーダイオード１０５は、バイパスコンデンサ１０４を保護すると共に半導体素子１０２を保護する役割を担い、これによりＥＳＤ耐圧を確保すると共に、半導体素子１０２をも保護している。【０００８】
しかしながら、上述のようにバイパスコンデンサ１０４に対し並列にツェナーダイオード１０５を設けた場合は、部品個数が増加しコスト高を招く上に、設置スペースを確保しなければならず、デバイスの大型化を招くおそれがある。【０００９】
一方、ＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサは、バリスタ特性を有することが知られており、一定の電圧以上の電圧が印加されると大きな電流が流れることから、ＥＳＤ対策品としても注目されている。【００１０】
したがって、この種の積層型半導体セラミックコンデンサが、ＥＳＤに対する耐性だけではなく、半導体素子１０２の保護をも担うことができれば、従来のコンデンサとツェナーダイオードに代え、図４に示すように、１個の積層型半導体セラミックコンデンサ１０６のみで賄うことができる。そしてこれにより、部品点数の削減や低コスト化と共に、設計の標準化も容易となり、付加価値を有するコンデンサの提供が可能となる。【００１１】
そして、特許文献１では、ドナー化合物を含むセラミック素原料を、ＳｒサイトとＴｉサイトの配合モル比ｍが１．０００＜ｍ≦１．０２０の範囲となるように秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）となるようにアクセプタ化合物を秤量し、該アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、弱還元雰囲気下、大気雰囲気下、又は酸化雰囲気下で二次焼成処理を行う焼成工程とを含むバリスタ機能付き積層型半導体セラミックコンデンサの製造方法が提案されている。【００１２】
この特許文献１では、一次焼成処理を仮焼温度（１３００〜１４５０℃）よりも低い焼成温度（例えば、１１００〜１３００℃）で行い、その後の二次焼成処理を６００〜９００℃の焼成温度で行うことにより、絶縁性やＥＳＤ耐圧が良好で薄層化・小型化が可能なＳｒＴｉＯ３系粒界絶縁型のバリスタ機能付き積層型半導体セラミックコンデンサを得ている。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】国際公開２００８／００４３８９号（請求項８、段落番号〔００７２〕〜〔００８２〕）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、特許文献１のバリスタ機能付き積層型半導体セラミックコンデンサは、ＥＳＤ耐圧が３０ｋＶ以上と高いものの、ＥＳＤに対する吸収性能が未だ不十分であるという問題点があった。【００１５】
本発明はこのような事情に鑑みなされたものであって、静電容量が１ｎＦ程度の低容量であってもＥＳＤの吸収性能が良好な積層型半導体セラミックコンデンサを得ることができるＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して得られた積層型半導体セラミックコンデンサを提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明者は、上記目的を達成するためにＳｒＴｉＯ３系粒界絶縁型の積層型半導体セラミックコンデンサについて鋭意研究を行ったところ、焼成工程における一次焼成後の二次焼成（再酸化処理）を４５０〜５８０℃の低温で行うことにより、ピーク電圧を抑制することができ、これによりＥＳＤに対する吸収性能が良好な積層型半導体セラミックコンデンサを得ることができるという知見を得た。【００１７】
本発明はこれらの知見に基づきなされたものであって、本発明に係る積層型半導体セラミックコンデンサの製造方法は、Ｓｒ化合物、Ｔｉ化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、前記二次焼成処理を４５０℃〜５８０℃の温度雰囲気下で行うことを特徴としている。【００１８】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼処理における仮焼温度が、前記一次焼成処理における焼成温度よりも高いのが好ましい。【００１９】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼粉末作製工程では、ＳｒサイトとＴｉサイトの配合モル比ｍが０．９９０≦ｍ≦１．０１０の範囲となるように前記Ｓｒ化合物及びＴｉ化合物を秤量するのが好ましい。【００２０】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記熱処理粉末作製工程では、Ｔｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）となるようにアクセプタ化合物を秤量するのが好ましい。【００２１】
また、本発明の積層型半導体セラミックコンデンサの製造方法は、低融点酸化物を、Ｔｉ元素１００モルに対し０．１モル以下の範囲で添加するのが好ましい。【００２２】
また、本発明に係る積層型半導体セラミックコンデンサは、上記製造方法を使用して製造されたことを特徴としている。
【発明の効果】
【００２３】
本発明の積層型半導体セラミックコンデンサの製造方法によれば、二次焼成処理を４５０℃〜５８０℃の温度雰囲気下で行うので、低温で再酸化処理が行われることとなり、これによりピーク電圧を抑制することができ、静電容量が１ｎＦ程度に低容量化しても、ＥＳＤに対する吸収性能が良好な積層型半導体セラミックコンデンサを得ることが可能となる。【００２４】
また、本発明の積層型半導体セラミックコンデンサによれば、上記製造方法を使用して製造されているので、静電容量が１ｎＦ程度に低容量化してもＥＳＤに対する吸収性能が良好であり、コンデンサとツェナーダイオードと併用した場合に比べても遜色のないＥＳＤ耐性を得ることができる。したがって、コンデンサとツェナーダイオードとの機能を１素子で担うことができ、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
【図面の簡単な説明】
【００２５】
【図１】本発明に係る製造方法により製造された積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。
【図２】実施例で使用したＥＳＤの電圧波形測定装置の電気回路図である。
【図３】電源ラインに配されたバイパスコンデンサにツェナーダイオードを並列接続した場合の電気回路図である。
【図４】積層型半導体セラミックコンデンサを電源ラインに接続した場合の電気回路図である。
【発明を実施するための形態】
【００２６】
次に、本発明の実施の形態を詳説する。
【００２７】
図１は本発明に係る積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。
【００２８】
この積層型半導体セラミックコンデンサは、部品素体１と、該部品素体１の両端部に形成された外部電極３ａ、３ｂとを備えている。
【００２９】
部品素体１は、複数の半導体セラミック層１ａ〜１ｇと複数の内部電極層２ａ〜２ｆとが交互に積層されて焼成された積層焼結体からなり、内部電極層２ａ、２ｃ、２ｅは、部品素体１の一方の端面に露出すると共に、一方の外部電極３ａと電気的に接続され、内部電極層２ｂ、２ｄ、２ｆは、部品素体１の他方の端面に露出すると共に、他方の外部電極３ｂと電気的に接続されている。
【００３０】
上記半導体セラミック層１ａ〜１ｇは、主成分がＳｒＴｉＯ３系材料からなり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、粒界層中に存在しており、結晶粒子同士が粒界層を介して静電容量を形成する。そしてこれら半導体セラミック層１ａ〜１ｇが内部電極層２ａ、２ｃ、２ｅと内部電極層２ｂ、２ｄ、２ｆとの対向面間で直列に、或いは並列に繋げることで、全体として所望の静電容量を得ている。
【００３１】
そして、上記積層型半導体セラミックコンデンサは、後述するように、焼成工程における一次焼成後の二次焼成を４５０〜５８０℃の低温雰囲気で行っており、これによりＥＳＤの吸収性能を飛躍的に向上させることが可能となる。
【００３２】
すなわち、粒界絶縁型の積層型半導体セラミックコンデンサでは、焼成工程は、通常、一次焼成処理と二次焼成処理の２段階に分けて行われる。一次焼成処理は、還元雰囲気下で行なわれ、これによりセラミックは半導体化される。そして二次焼成処理は大気雰囲気下で行なわれ、半導体化されたセラミックが再酸化される。すなわち、この二次焼成処理では、酸素が結晶粒界に拡散されて結晶粒界に絶縁層（粒界絶縁層）を形成し、結晶粒界にはショットキー障壁が形成される。
【００３３】
しかるに、この二次焼成処理を低温雰囲気で行なうことにより、結晶粒界に形成されるショットキー障壁高さが低くなり、その結果バリスタ電圧を低下させることが可能となる。このようにバリスタ電圧が低下すると放電時における積層型半導体セラミックコンデンサの抵抗が低下することから、ピーク電圧（印加電圧に対し本積層型半導体セラミックコンデンサで抑制した後の最大電圧）を抑制することが可能となり、これによりＥＳＤの吸収性能を飛躍的に向上させることができる。
【００３４】
そしてそのためには二次焼成処理の焼成温度を５８０℃以下で行う必要がある。一方、二次焼成処理の焼成温度が４５０℃未満に低下すると、結晶粒界の酸化を十分に行なうことができず、所望の粒界絶縁層を形成するのが困難となって静電容量が過度に増大するおそれがある。
【００３５】
したがって、二次焼成処理の焼成温度は４５０〜５８０℃の範囲に設定する必要がある。
【００３６】
そして、このように二次焼成処理を４５０〜５８０℃の焼成温度に設定して行なうことにより、製造された積層型半導体セラミックコンデンサは、ＥＳＤに対する吸収性能が飛躍的に向上させることが可能となる。これによりコンデンサとツェナーダイオードとを併用した場合に比べても、遜色がない程度にまでＥＳＤ耐性を向上させることができる。すなわち、積層型半導体セラミックコンデンサ１素子で良好なＥＳＤ耐性を得ることができ、コンデンサ機能の破損から保護されると共に、接続される半導体素子をも保護することが可能となる。
【００３７】
さらに、このように積層型半導体セラミックコンデンサ１素子でコンデンサとツェナーダイオードの機能を担うことができることから、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
【００３８】
尚、本実施の形態では、ＳｒサイトとＴｉサイトとの配合モル比ｍは、０．９９０≦ｍ≦１．０１０となるように調製するのが好ましい。
【００３９】
すなわち、Ｓｒを化学量論組成よりも過剰に含有させることにより、結晶粒子に固溶されずに結晶粒界に析出したＳｒが粒成長を抑制し、これにより微粒の結晶粒子が得られる。そして結晶粒子が微粒化することによって結晶粒界に酸素が行き届きやすくなり、ショットキー障壁の形成を促進し、良好な絶縁抵抗を確保することができる。
【００４０】
ただし、配合モル比ｍは１．０１０を超えると、結晶粒子に固溶されなかったＳｒの結晶粒界への析出が増加し、粒界絶縁層の厚みが過度に厚くなって静電容量の過度の低下を招くおそれがある。
【００４１】
一方、Ｔｉを化学量論組成よりも過剰に含有させた場合は、結晶粒子が若干粗大化し、絶縁抵抗は低下傾向となるものの、製品間でバラツキが生じることもなく十分に実用性に耐えうる絶縁抵抗を確保でき、しかもＥＳＤ耐圧も良好に維持することができる。
【００４２】
ただし、配合モル比ｍが０．９９０未満になると、結晶粒子の平均粒径が過度に粗大化して絶縁性の低下が顕著となり、しかもＥＳＤ耐圧も低下する。
【００４３】
したがって、配合モル比ｍは０．９９０≦ｍ≦１．０１０となるように調製するのが好ましい。
【００４４】
ドナー元素は、還元雰囲気で焼成処理を行ってセラミックを半導体化するために結晶粒子中に固溶させているが、その含有量は特に限定されない。ただし、ドナー元素がＴｉ元素１００モルに対し０．２モル未満の場合は静電容量の過度の低下を招くおそれがある。一方、ドナー元素がＴｉ元素１００モルに対し１．２モルを超えると焼成温度の許容温度幅が狭くなるおそれがある。
【００４５】
したがって、ドナー元素の含有モル量はＴｉ元素１００モルに対し０．２〜１．２モル、好ましくは０．４〜１．０モルがよい。
【００４６】
そして、このようなドナー元素としては、特に限定されるものではなく、例えば、Ｌａ、Ｎｄ、Ｓｍ、Ｄｙ、Ｎｂ、及びＴａ等を使用することができる。
【００４７】
また、上述したようにアクセプタ元素を粒界絶縁層中に存在させることにより、粒界絶縁層は、電気的に活性化するエネルギー準位（粒界準位）を形成してショットキー障壁の形成を促進し、これにより絶縁抵抗が向上し、良好な絶縁性を有する積層型半導体セラミックコンデンサを得ることができる。ただし、アクセプタ元素の含有モル量がＴｉ元素１００モルに対し０．５モルを超えると、ＥＳＤ耐圧の低下を招き、好ましくない。
【００４８】
したがって、アクセプタ元素の含有モル量をＴｉ元素１００モルに対し０．５モル以下（ただし、０モルを含まず。）が好ましい。
【００４９】
そして、このようなアクセプタ元素としては、特に限定されるものではないが、Ｍｎ、Ｃｏ、Ｎｉ、Ｃｒ等を使用することができ、特にＭｎが好んで使用される。
【００５０】
また、上記半導体セラミック１中に、Ｔｉ元素１００モルに対し、０．１モル以下の範囲で低融点酸化物を添加するのも好ましく、このような低融点酸化物を添加することにより、焼結性を向上させることができると共に上記アクセプタ元素の結晶粒界への偏析を促進することができる。
【００５１】
尚、低融点酸化物の含有モル量を上記範囲としたのは、その含有モル量がＴｉ元素１００モルに対し、０．１モルを超えると静電容量の過度の低下を招き、所望の電気特性が得られないおそれがあるからである。
【００５２】
また、低融点酸化物としては、特に限定されるものではなく、ＳｉＯ２、Ｂやアルカリ金属元素（Ｋ、Ｌｉ、Ｎａ等）を含有したガラスセラミック、銅−タングステン塩等を使用することができるが、ＳｉＯ２が好んで使用される。
【００５３】
次に、上記積層型半導体セラミックコンデンサの製造方法の一実施の形態を説明する。
【００５４】
まず、セラミック素原料としてＳｒＣＯ３等のＳｒ化合物、ＬａやＳｍ等のドナー元素を含有したドナー化合物、及び、例えば比表面積が１０ｍ２／ｇ以上（平均粒径：約０．１μｍ以下）のＴｉＯ２等、微粒のＴｉ化合物をそれぞれ用意し、所定量秤量する。
【００５５】
次いで、この秤量物に所定量（例えば、１〜３重量部）の分散剤を添加し、ＰＳＺ（Partially Stabilized Zirconia；「部分安定化ジルコニア」）ボール等の粉砕媒体及び純水と共にボールミルに投入し、該ボールミル内で十分に湿式混合してスラリーを作製する。
【００５６】
次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、所定温度（例えば、１２５０℃〜１４００℃）で２時間程度、仮焼処理を施し、ドナー元素が固溶した仮焼粉末を作製する。
【００５７】
次いで、さらにＭｎやＣｏ等のアクセプタ元素の含有モル量が、Ｔｉ元素１００モルに対し、０．５モル以下となるようにアクセプタ化合物を秤量し、必要に応じてＳｉＯ２等の低融点酸化物の含有モル量がＴｉ元素１００モルに対し０〜０．１モルとなるように秤量する。次いでこれらアクセプタ化合物及び低融点酸化物に対し前記仮焼粉末及び純水並びに必要に応じて分散剤を添加し、再度前記粉砕媒体と共にボールミルに投入し、該ボールミル内で十分に湿式で混合する。そしてその後、蒸発乾燥させ、大気雰囲気下、所定温度（例えば、５００〜７００℃）で５時間程度、熱処理を行い、熱処理粉末を作製する。
【００５８】
次に、この熱処理粉末にトルエン、アルコール等の有機溶媒や有機バインダ、消泡剤、表面改質剤等を適宜添加して十分に湿式で混合し、これによりセラミックスラリーを得る。
【００５９】
次に、ドクターブレード法、リップコータ法、ダイコータ法等の成形加工法を使用してセラミックスラリーに成形加工を施し、焼成後の厚みが所定厚み（例えば、３〜４μｍ程度）となるようにセラミックグリーンシートを作製する。
【００６０】
次いで、内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷法、グラビア印刷法、又は真空蒸着法、スパッタリング法などを用いた転写等を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成する。
【００６１】
尚、内部電極用導電性ペーストに含有される導電性材料としては特に限定されるものではないが、ＮｉやＣｕ等の良導電性を有する卑金属材料を使用するのが好ましい。
【００６２】
次いで、導電膜が形成されたセラミックグリーンシートを所定方向に複数枚積層すると共に、導電膜の形成されていない外層用のセラミックグリーンシートを積層した後、圧着し、所定寸法に切断して積層体を作製する。
【００６３】
そしてこの後、大気雰囲気下、３００〜５００℃の温度で２時間程度、脱バインダ処理を行なう。次いで、Ｈ２ガスとＮ２ガスが所定の流量比（例えば、Ｈ２／Ｎ２＝０．０２５／１００〜１／１００）となるように還元雰囲気とされた焼成炉を使用し、該焼成炉内で、１２００〜１２５０℃の温度で２時間程度、一次焼成を行い、積層体を半導体化する。
【００６４】
このように仮焼処理における仮焼温度（１２５０〜１４００℃）を、一次焼成処理における焼成温度（１２００〜１２５０℃）よりも高くすることで、一次焼成処理において結晶粒子の粒成長が促進されることがほとんどなく、結晶粒子が粗大化するのを抑制することができる。
【００６５】
そして、このように積層体を半導体化した後、大気雰囲気下、４５０〜５８０℃の低温で１時間程度、二次焼成を行い半導体セラミックに再酸化処理を施し、これにより内部電極２が埋設された積層焼結体からなる部品素体１が作製される。この再酸化処理によって酸素が結晶粒界に分散され、粒界絶縁層が形成されるが、４５０〜５８０℃の低温で再酸化処理を行っているため、粒界絶縁層の厚みは薄く、このためショットキー障壁高さも低く、バリスタ電圧、延いてはピーク電圧を低下させることができる。
【００６６】
次に、部品素体１の両端部に外部電極用導電性ペーストを塗布し、焼付処理を行い、外部電極３ａ、３ｂを形成し、これにより積層型半導体セラミックコンデンサが製造される。
【００６７】
尚、外部電極３ａ、３ｂの形成方法として、印刷、真空蒸着、又はスパッタリング等で形成してもよい。また、未焼成の積層体の両端部に外部電極用導電性ペーストを塗布した後、積層体と同時に焼成処理を施すようにしてもよい。
【００６８】
外部電極用導電性ペーストに含有される導電性材料についても特に限定されるものではないが、Ｇａ、Ｉｎ、Ｎｉ、Ｃｕ等の材料を使用するのが好ましく、さらに、これらの電極上にＡｇ電極を形成することも可能である。
【００６９】
このように本実施の形態では、二次焼成における焼成温度を４５０〜５８０℃の低温で行うことにより、結晶粒界に拡散されて形成される粒界絶縁層の厚みは薄く、このため結晶粒界に形成されるショットキー障壁高さも低く、バリスタ電圧を低下させることが可能となる。そして、このようにバリスタ電圧が低下すると放電時における積層型半導体セラミックコンデンサの抵抗が低下し、その結果、ピーク電圧を抑制することが可能となり、これによりＥＳＤの吸収性能を飛躍的に向上させることができる。すなわち、コンデンサとツェナーダイオードとを併用した場合に比べても遜色がない程度までＥＳＤ耐性を向上させることができ、積層型半導体セラミックコンデンサ１素子で良好なＥＳＤ耐性を確保することができる。
【００７０】
具体的には、静電容量が１ｎＦ程度に低容量化しても、３０ｋＶ以上のＥＳＤ耐圧を有し、バリスタ電圧が７５Ｖ以下、ピーク電圧は８５Ｖ以下となり、ＥＳＤの吸収特性に優れた積層型半導体セラミックコンデンサを得ることが可能となる。
【００７１】
また、このように積層型半導体セラミックコンデンサ１素子でコンデンサとツェナーダイオードの機能を担うことができることから、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
【００７２】
尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、固溶体を固相法で作製しているが、固溶体の作製方法は特に限定されるものではなく、例えば水熱合成法、ゾル・ゲル法、加水分解法、共沈法等任意の方法を使用することができる。
【００７３】
次に、本発明の実施例を具体的に説明する。
【実施例】
【００７４】
〔試料の作製〕
セラミック素原料としてＳｒＣＯ３、比表面積が３０ｍ２／ｇ（平均粒径：約３０ｎｍ）のＴｉＯ２、及びドナー化合物としてのＬａＣｌ３を用意した。そして、Ｌａの含有量がＴｉ元素１００モルに対し０．８モルとなるようにＬａＣｌ３を秤量し、さらにＳｒサイトとＴｉサイトとの配合モル比ｍ（＝Ｓｒサイト／Ｔｉサイト）が１．００８となるようにＳｒＣＯ３及びＴｉＯ２を秤量した。【００７５】
次いで、これらの秤量物１００重量部に対し３重量部のポリカルボン酸アンモニウム塩を分散剤として添加した後、粉砕媒体として直径２ｍｍのＰＳＺボール及び純水と共にボールミルに投入し、該ボールミル内で１６時間湿式混合してスラリーを作製した。【００７６】
次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、１４００℃の温度で２時間仮焼処理を施し、ドナー元素が結晶粒子に固溶した仮焼粉末を得た。【００７７】
次に、アクセプタ元素としてのＭｎ元素の含有量が、Ｔｉ元素１００モルに対し０．３モルとなるようにＭｎＣｌ２溶液を前記仮焼粉末に添加し、さらにＴｉ元素１００モルに対するＳｉＯ２の含有モル量が０．１モルとなるようにテトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４）を添加し、次いで、再び直径２ｍｍのＰＳＺボール及び純水と共にボールミルに投入し、該ボールミル内で１６時間湿式混合した。尚、本実施例では、ＭｎＣｌ２溶液を仮焼粉末に添加しているが、Ｍｎゾル溶液を添加してもよい。【００７８】
そしてこの後、蒸発乾燥させ、大気雰囲気下、６００℃で５時間、熱処理を行い、熱処理粉末を得た。【００７９】
次に、トルエン、アルコール等の有機溶媒、及び分散剤を前記熱処理粉末に適量添加し、再び直径２ｍｍのＰＳＺボールと共にボールミルに投入し、該ボールミル内にて湿式で１６時間混合した。そしてこの後、有機バインダとしてのポリビニルビチラール（ＰＶＢ）や可塑剤としてのジオクチルフタレート（ＤＯＰ）を適量添加し、湿式で２４時間混合処理を行い、これによりセラミックスラリーを作製した。【００８０】
次に、リップコータ法を使用してこのセラミックスラリーに成形加工を施し、厚みが約３．２μｍのセラミックグリーンシートを作製した。次いで、Ｎｉを主成分とする内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成した。【００８１】
次いで、導電膜の形成されたセラミックグリーンシートを所定方向に１０枚積層した後、導電膜の形成されていない外層用のセラミックグリーンシートを上下に付与し、その後厚みが０．６ｍｍ程度となるように熱圧着し、セラミックグリーンシートと内部電極とが交互に積層されたブロック体を得た。【００８２】
そしてこの後、このブロック体を所定寸法に切断して積層体とし、該積層体を大気雰囲気中、温度４００℃で２時間脱バインダ処理を行なった。次いで、Ｈ２：Ｎ２＝１：１００の流量比に調製された還元雰囲気下、１２５０℃の温度で２時間、積層体に一次焼成を施し、積層体を半導体化した。【００８３】
次に、大気雰囲気下、４００〜８００℃の温度で１時間、二次焼成を行って再酸化処理を施し、これにより粒界に酸素を分散させて粒界絶縁層を形成し、その後、端面を研磨して部品素体を作製した。【００８４】
次いで、この部品素体の両端面にスパッタリングを施し、Ｎｉ−Ｃｒ層、Ｎｉ−Ｃｕ層、Ａｇ層からなる三層構造の外部電極を形成した。次いで、電解めっきを施し、外部電極の表面にＮｉ皮膜及びＳｎ皮膜を順次形成し、これにより試料番号１〜８の試料を作製した。尚、得られた各試料の外径寸法は、長さＬ：１．０ｍｍ、幅Ｗ：０．５ｍｍ、厚みＴ：０．５ｍｍであった。【００８５】
〔試料の評価〕
次に、試料番号１〜８の各試料について、インピーダンスアナライザ（アジレント・テクノロジー社製：ＨＰ４１９４Ａ）を使用し、周波数１ｋＨｚ、電圧１Ｖの条件で静電容量を測定した。【００８６】
また、試料番号１〜８の各試料について、１ｍＡの直流電流を通電して端子間電圧を測定し、バリスタ電圧を求めた。【００８７】
さらに、試料番号１〜８の各試料について、イミュニティ試験規格であるＩＥＣ６１０００−４−２（国際規格）に準拠し、電圧波形（吸収波形）をオシロスコープで測定し、ピーク電圧を求めた。【００８８】
図２はＥＳＤの電圧波形測定装置の電気回路図である。【００８９】
すなわち、放電抵抗Ｒ１と充電抵抗Ｒ２との間の接続点に電源Ｖと並列に充電コンデンサＣが接続されている。また、電源Ｖと放電抵抗Ｒ１との間にスィッチＳ１が介装され、充電抵抗Ｒ２の出力側にスィッチＳ２が設けられ、出力端子間に試料１１が介装されている。【００９０】
充電コンデンサＣの静電容量を１５０ｐＦ、放電抵抗Ｒ１を３３０Ωとし、充電コンデンサＣに８ｋＶの電圧を印加して、試料番号１〜８の各試料１１について放電試験を行った。そして、各試料１１について電圧波形をオシロスコープで測定し、オシロスコープの測定結果からピーク電圧を読み取った。【００９１】
表１は試料番号１〜８の二次焼成温度及び測定結果を示している。【００９２】
【表１】
2012093575.tif 000003
【００９３】
試料番号８は、二次焼成温度が８００℃と高いため、内部電極が酸化され、このため静電容量を測定することができなかった。【００９４】
試料番号６及び７は、二次焼成温度が６００〜７００℃と高いため、ピーク電圧が１５０Ｖ以上と高くなった。【００９５】
一方、試料番号１は、二次焼成温度が４００℃と低すぎるため、結晶粒界の酸化が十分でなく、静電容量が１５ｎＦと増大した。【００９６】
これに対し試料番号２〜５は、二次焼成温度が４５０〜５８０℃と本発明範囲内であるため、ピーク電圧を６５〜８５Ｖに低下させることができ、ＥＳＤの吸収特性が向上することが分かった。特に二次焼成温度が低下するに伴いピーク電圧も低下することが分かった。すなわち、二次焼成温度が低下すると結晶粒界に分散されて形成される粒界絶縁層の厚みも薄く、その結果、結晶粒界に形成されるショットキー障壁高さも低く、このためバリスタ電圧が低下する。そしてバリスタ電圧が低下すると、放電試験時に試料１１（図２参照）の抵抗が低下することから、ピーク電圧も低下したものと思われる。
【産業上の利用可能性】
【００９７】
静電容量が１ｎＦ程度の低容量品であっても、ＥＳＤに対する吸収性能が良好な積層型半導体セラミックコンデンサを得ることができ、コンデンサ機能とツェナー機能とを１素子で実現することが可能となる。
【符号の説明】
【００９８】
１ａ〜１ｇ  半導体セラミック層
【図１】
2012093575.tif 000004
【図２】
2012093575.tif 000005
【図３】
2012093575.tif 000006
【図４】
2012093575.tif 000007
【国際調査報告】
2012093575.tif 000008
2012093575.tif 000009
2012093575.tif 000010
2012093575.tif 000011