(57)【要約】  電源回路は、入力信号を増幅する第１の電力増幅器と、第１の電力増幅器の出力信号から予め設定された第１のカットオフ周波数よりも低い周波成分を除去するハイパスフィルタと、第１の電力増幅器の出力信号の電流値を検出する電流検出器と、入力信号と電流検出器の出力信号を合成する合成信号生成回路と、合成信号生成回路の出力信号を増幅する第２の電力増幅器と、第２の電力増幅器の出力信号から予め設定された第２のカットオフ周波数よりも高い周波成分を除去するローパスフィルタと、ハイパスフィルタの出力信号とローパスフィルタの出力信号とを電流合成して出力する信号出力端子とを有する。
2012144392.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する第１の電力増幅器と、
前記第１の電力増幅器の出力信号から予め設定された第１のカットオフ周波数よりも低い周波成分を除去するハイパスフィルタと、
前記第１の電力増幅器の出力信号の電流値を検出する電流検出器と、
前記入力信号と前記電流検出器の出力信号を合成する合成信号生成回路と、
前記合成信号生成回路の出力信号を増幅する第２の電力増幅器と、
前記第２の電力増幅器の出力信号から予め設定された第２のカットオフ周波数よりも高い周波成分を除去するローパスフィルタと、
前記ハイパスフィルタの出力信号と前記ローパスフィルタの出力信号とを電流合成して出力する信号出力端子と、
を有する電源回路。
【請求項２】
前記ハイパスフィルタの第１のカットオフ周波数が、前記ローパスフィルタの第２のカットオフ周波数と等しい、または前記ローパスフィルタの第２のカットオフ周波数よりも低い請求項１記載の電源回路。
【請求項３】
少なくとも前記第１の電力増幅器及び前記ハイパスフィルタの合計利得と、少なくとも前記第２の電力増幅器及び前記ローパスフィルタの合計利得とが等しい請求項１または２記載の電源回路。
【請求項４】
前記第１の電力増幅器はリニアアンプであり、
前記第２の電力増幅器はスイッチングアンプである請求項１から３のいずれか１項記載の電源回路。
【請求項５】
前記電流検出器は、
前記ハイパスフィルタの出力に接続され、前記第１の電力増幅器の出力信号の電流値を、前記ハイパスフィルタを介して検出する請求項１から４のいずれか１項記載の電源回路。
【請求項６】
前記電流検出器は、
前記第１の電流増幅器と前記ハイパスフィルタとの間に設けられ、前記第１の電力増幅器の出力信号の電流値を直接検出する請求項１から４のいずれか１項記載の電源回路。
【請求項７】
前記合成信号生成回路は、
前記入力信号をデジタル信号に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力信号を任意の利得で増幅する増幅器と、
前記増幅器の出力信号を、所定の基準電圧を中心値とした信号に変換するレベルシフト回路と、
前記レベルシフト回路の出力信号と、前記電流検出器の出力信号とを加算する加算器と、
前記加算器の出力信号と前記基準電圧とを比較し、前記基準電圧よりも前記加算器の出力信号が大きいときはＨｉｇｈを出力し、前記基準電圧よりも前記加算器の出力信号が小さいときはＬｏｗを出力するコンパレータと、
を有し、
前記第２の電力増幅器は、
前記コンパレータの出力信号が入力される請求項１から６のいずれか１項記載の電源回路。
【請求項８】
前記第１の電力増幅器及び前記合成信号生成回路の前段に前置信号処理回路が設けられ、
前記前置信号処理回路は、前記入力信号に対して所定の信号処理を行い、該信号処理後の信号を前記第１の電力増幅器と前記合成信号生成回路へ分配する請求項１から７のいずれか１項記載の電源回路。
【請求項９】
前記前置信号処理回路は、
前記入力信号を２系統に分割し、それぞれに所定の遅延時間を付与して出力する遅延調整器を備え、
前記遅延調整器は、
遅延時間を付与した２系統の出力信号のうち、一方を前記第１の電力増幅器に出力し、他方を前記合成信号生成回路に出力する請求項８記載の電源回路。
【請求項１０】
高周波変調信号を増幅する電力増幅器と、
前記高周波変調信号の振幅成分である振幅信号を入力信号とする、請求項１から９のいずれか１項に記載の電源回路と、
を有し、
前記電源回路の出力信号が前記電力増幅器に電源として供給される高周波電力増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源回路に関する。
【背景技術】
【０００２】
近年の携帯電話機等の無線通信システムでは、例えばＯＦＤＭ（orthogonal  frequency-division  multiplexing）等のように高い周波数利用効率を実現できる変調方式が採用されている。このような変調方式を採用した無線通信システムでは、無線信号に振幅変調成分及び位相変調成分が含まれるようになるため、該無線信号のピーク電力対平均電力比（ＰＡＰＲ:  Peak  to  Average  Power  Ratio）が大きくなる。無線通信システムで従来から使用されているＡＢ級アンプを用いて振幅変調成分を有する高周波変調信号を増幅する場合、線形性を維持するためには十分なバックオフを確保する必要がある。一般的には、このバックオフは少なくともＰＡＰＲと同程度必要になる。【０００３】
これに対して、ＡＢ級アンプの効率は、飽和動作時に最大となり、バックオフが大きくなるほど低下する。そのため、ＰＡＰＲが大きい高周波変調信号ほど電力増幅器の電力効率を向上させることが困難になる。【０００４】
このようなＰＡＰＲが大きい高周波変調信号を高効率に増幅する電力増幅器としては、ポーラ変調型の電力増幅器が知られている。ポーラ変調型の電力増幅器は、上述した振幅及び位相の極座標成分を含む高周波変調信号の増幅に用いられる。【０００５】
図１は、非特許文献１に記載された背景技術のポーラ変調型の電力増幅器の構成を示す回路図である。【０００６】
図１に示す電力増幅器は、高周波変調信号入力端子１１０１、振幅信号入力端子１１０２、電源回路１１０３、高周波電力増幅器１１０４及び高周波変調信号出力端子１１０５を有する。電源回路１１０３は、リニアアンプ１１０６、減算器１１０７、電流検出抵抗１１０８、ヒステリシスコンパレータ１１０９、スイッチングアンプ１１１０、インダクタ１１１１及び電力供給端子１１１２を備える。【０００７】
高周波変調信号入力端子１１０１には、振幅変調及び位相変調された高周波変調信号が入力される。【０００８】
振幅信号入力端子１１０２には、高周波変調信号入力端子１１０１に入力される高周波変調信号の振幅成分である振幅信号が入力される。振幅信号入力端子１１０２に入力された振幅信号は電源回路１１０３で増幅され、電力供給端子１１１２を介して高周波電力増幅器１１０４に電源として供給される。高周波電力増幅器１１０４は、高周波変調信号入力端子１１０１に入力された高周波変調信号を増幅し、高周波変調信号出力端子１１０５から出力する。【０００９】
図１に示す電源回路１１０３は、入力信号を高効率かつ低歪で増幅するために、スイッチングアンプ１１１０及びリニアアンプ１１０６を備えた構成である。振幅信号入力端子１１０２に入力された振幅信号はリニアアンプ１１０６によって線形増幅されて出力される。リニアアンプ１１０６には出力インピーダンスが低い線形アンプが用いられる。リニアアンプ１１０６で増幅された信号は電流検出抵抗１１０８を介して電力供給端子１１１２から出力される。【００１０】
減算器１１０７は、電流検出抵抗１１０８の両端に接続され、リニアアンプ１１０６の出力電圧と電力供給端子１１１２の電圧の差を示す信号を出力する。減算器１１０７は、入力インピーダンスが高いため、リニアアンプ１１０６から出力される電力を大きく消費することは無い。電流検出抵抗１１０８には、低インピーダンスの抵抗器が用いられ、電流検出抵抗１１０８の両端に発生する電圧は、電力供給端子１１１２の電圧と比べて無視できるほど小さい。【００１１】
減算器１１０７の出力信号はヒステリシスコンパレータ１１０９に入力される。ヒステリシスコンパレータ１１０９は、入力信号の正負を判定し、その判定結果（パルス信号）をスイッチングアンプ１１１０に出力する。ヒステリシスコンパレータ１１０９は、直前の出力状態を保持する機能及びヒステリシス特性（ヒステリシス幅Ｖ＿ｈｙｓ）を有する。そのため、ヒステリシスコンパレータ１１０９の出力は、直前の出力がＬｏｗの時は入力信号がＶ＿ｈｙｓ／２以上になったときにＨｉｇｈに反転する。一方、ヒステリシスコンパレータ１１０９の出力は、直前の出力がＨｉｇｈの時は入力信号が−Ｖ＿ｈｙｓ／２以下になったときにＬｏｗに反転する。【００１２】
スイッチングアンプ１１１０は、ヒステリシスコンパレータ１１０９から入力された信号を増幅し、インダクタ１１１１を介して電力供給端子１１１２へ供給する。このとき、スイッチングアンプ１１１０からインダクタ１１１１を介して出力された電流は、リニアアンプ１１０６から電流検出抵抗１１０８を介して出力された電流と合成されて電力供給端子１１１２から出力される。【００１３】
図１に示した電源回路１１０３は、リニアアンプ１１０６による線形性とスイッチングアンプ１１１０による高効率性の二つの利点を併せ持つ増幅器である。これは、電源回路１１０３の出力電圧は、低出力インピーダンスであるリニアアンプ１１０６の出力電圧で決定され、出力電流の大半は高効率なスイッチングアンプ１１１０から出力されるからである。電力供給端子１１１２から出力される電流は、リニアアンプ１１０６の出力電流とスイッチングアンプ１１１０の出力電流の合計となる。電力供給端子１１１２の電圧は出力インピーダンスが低いリニアアンプ１１０６によって決定される。リニアアンプ１１０６は、電力供給端子１１１２の電圧が目標値で維持されるように電力供給端子１１１２に電流を出力する。リニアアンプ１１０６の出力電流は電流検出抵抗１１０８及び減算器１１０７で検出され、リニアアンプ１１０６の出力電流が過大とならないように、ヒステリシスコンパレータ１１０９によってスイッチングアンプ１１１０から出力される電流が調整される。このような構成では、電力供給端子１１１２から出力される電流の殆どがスイッチングアンプ１１１０から供給されるため、リニアアンプ１１０６はスイッチングアンプ１１１０の誤差成分を補正するだけで済む。【００１４】
図２は、非特許文献２に記載された背景技術の電源回路の構成を示す回路図である。【００１５】
図２に示す電源回路は、信号入力端子１２０１、リニアアンプ１２０２、電流検出器１２０３、増幅器１２０４、１２０５及び１２０７、加算器１２０６、ＰＷＭ（Pulse  Width  Modulation）変調器１２０８、スイッチングアンプ１２０９、インダクタ１２１０、並びに信号出力端子１２１１を有する。【００１６】
信号入力端子１２０１には、不図示の高周波電力増幅器に入力される高周波変調信号の振幅成分である振幅信号が入力される。信号入力端子１２０１に入力された信号は、リニアアンプ１２０２及び増幅器１２０４にそれぞれ供給される。【００１７】
リニアアンプ１２０２は、信号入力端子１２０１を介して入力された信号を線形増幅し、信号出力端子１２１１へ出力する。電流検出器１２０３は、リニアアンプ１２０２の出力電流を検出し、その値を示す信号を出力する。【００１８】
増幅器１２０４は、信号入力端子１２０１を介して入力された信号の振幅を調整して出力する。増幅器１２０５は、電流検出器１２０３で検出された信号の振幅を調整して出力する。加算器１２０６は、増幅器１２０４の出力信号と増幅器１２０５の出力信号とを加算して出力する。増幅器１２０７は、加算器１２０６から出力された信号の振幅を調整して出力する。ＰＷＭ変調器１２０８は、増幅器１２０７の出力信号をＰＷＭ変調し、１ビット信号に変換して出力する。【００１９】
スイッチングアンプ１２０９は、ＰＷＭ変調器１２０８の出力信号を増幅し、インダクタ１２１０を介して信号出力端子１２１１へ供給する。スイッチングアンプ１２０９の出力信号はリニアアンプ１２０２の出力信号と電流合成される。図２に示す電源回路は、非特許文献１に記載された電源回路をベースに、スイッチングアンプをＰＷＭ変調器で制御する構成に変更した構成である。【００２０】
上述したポーラ変調型の電力増幅器が備える電源回路は、ＤＣ（Direct  Current）信号から高周波信号までの広い周波数帯域の信号を効率よく増幅できることが望ましい。【００２１】
しかしながら、図１に示した電源回路１１０３は、増幅可能な信号の周波数帯域幅を広げることが困難である。図１に示す電源回路１１０３では、入力された信号がまずリニアアンプ１１０６で増幅される。したがって、リニアアンプ１１０６で増幅できない周波数の信号が後段の回路に出力されることはない。すなわち、電源回路１１０３で増幅可能な信号の周波数帯域幅は、実質的にリニアアンプ１１０６で増幅できる信号の周波数帯域幅で決まってしまう。そのため、電源回路１１０３で増幅可能な信号の周波数帯域幅を広げるためには、広い周波数帯域幅で所要の利得が得られるリニアアンプ１１０６を用いる必要がある。リニアアンプ１１０６の動作周波数を広帯域化させることは不可能ではないが、使用できる部品が限定され、またそれに伴ってコストも増大するため、採用することが困難である。【００２２】
一方、リニアアンプ１１０６の動作周波数を広帯域化できても、そのようなリニアアンプ１１０６を有する電源回路１１０３では電力効率が低下する問題が生じる。例えば図１に示したスイッチングアンプ１１１０で増幅する矩形信号には、非常に高い周波数成分が含まれる。そのため、スイッチングアンプ１１１０は、矩形信号に含まれる高周波数成分でも十分な利得を有する必要がある。しかしながら、広帯域化されたリニアアンプ１１０６よりもさらに高い周波数で動作するスイッチングアンプ１１１０を実現するのは困難であり、リニアアンプ１１０６で増幅可能な周波数帯域幅を拡大しても、高周波領域においてスイッチングアンプ１１１０がリニアアンプ１１０６の出力信号に追従できなくなる。【００２３】
そのため、スイッチングアンプ１１１０が追従できない周波数領域では、スイッチングアンプ１１１０よりも効率が劣るリニアアンプ１１０６の出力電力が増大して電源回路１１０３全体の効率が低下する。【００２４】
また、スイッチングアンプ１１１０では、スイッチング動作時にトランジスタの寄生容量を充放電することで電力損失が増大する問題もある。トランジスタの寄生容量に対する充放電で発生する電力損失は、トランジスタのオン・オフ頻度、すなわちスイッチング周波数に比例する。そのため、図１に示した電源回路１１０３では、増幅可能な信号の周波数帯域幅の拡大と電力効率の向上とを同時に達成することが困難である。【００２５】
一方、図２に示した電源回路でも、図１に示した電源回路１１０３と同様の問題がある。【００２６】
図２に示した電源回路では、増幅器１２０４がリニアアンプ１２０２と併設されているため、スイッチングアンプ１２０９に入力される信号はリニアアンプ１２０２で増幅された信号だけに依存しない。しかしながら、リニアアンプ１２０２の出力が電流検出器１２０３を介して信号出力端子１２１１と接続されているため、リニアアンプ１２０２の周波数特性が図２に示す電源回路全体の周波数特性に反映される。これは、通常、電流検出器１２０３は、リニアアンプ１２０２と信号出力端子１２１１間を低損失で接続する値に設定されるため、リニアアンプ１２０２の出力が信号出力端子１２１１と直接接続されている構成と実質的に同じだからである。【００２７】
したがって、図２に示した電源回路においても、リニアアンプ１２０２で増幅できる周波数帯域幅が、実質的に電源回路全体で増幅できる周波数帯域幅となる。よって、図２に示した電源回路も、図１に示した電源回路１１０３と同様に、増幅可能な信号の周波数帯域幅の拡大と電力効率の向上とを同時に達成することが困難である。
【先行技術文献】
【非特許文献】
【００２８】
【非特許文献１】Donald  F．  Kimbal,  Jinho  Jeong,  Chin  Hsia,  Paul  Draxler,  Sandro  Lanfranco,  Walter  Nagy,  Kevin  Linthicum,  Lawrence  E.  Larson,  Peter  M.  Asbeck,  ”High-Efficiency  Envelope-Tracking  W-CDMA  Base-Station  Amplifier  Using  GaN  HFETs”,  IEEE  TRANSACTIONS,  ON  MICROWAVE  THEORY  AND  TECHNIQUES,  VOL.  54,  NO.  11,  NOVEMBER  2006,  pp.  3848-3856
【非特許文献２】Tae-Woo  Kwak,  Min-Chul  Lee,  Bae-Kun  Choi,  Hanh-Phuc  Le,  Gyu-Hyeong  Cho,  “A  2W  CMOS  Hybrid  Switching  Amplitude  Modulator  for  EDGE  Polar  Transmitters”,  IEEE  International  Solid-Stage  Circuits  Conference  2007,  pp.  518-519
【発明の概要】
【００２９】
そこで本発明は、周波数帯域幅が広く、かつ電力効率に優れる電源回路を提供することを目的とする。
【００３０】
上記目的を達成するため本発明の電源回路は、入力信号を増幅する第１の電力増幅器と、
前記第１の電力増幅器の出力信号から予め設定された第１のカットオフ周波数よりも低い周波成分を除去するハイパスフィルタと、
前記第１の電力増幅器の出力信号の電流値を検出する電流検出器と、
前記入力信号と前記電流検出器の出力信号を合成する合成信号生成回路と、
前記合成信号生成回路の出力信号を増幅する第２の電力増幅器と、
前記第２の電力増幅器の出力信号から予め設定された第２のカットオフ周波数よりも高い周波成分を除去するローパスフィルタと、
前記ハイパスフィルタの出力信号と前記ローパスフィルタの出力信号とを電流合成して出力する信号出力端子と、
を有する。
【図面の簡単な説明】
【００３１】
【図１】図１は、非特許文献１に記載された背景技術のポーラ変調型の電力増幅器の構成を示す回路図である。
【図２】図２は、非特許文献２に記載された背景技術の電源回路の構成を示す回路図である。
【図３】図３は、第１の実施の形態の電源回路の構成例を示すブロック図である。
【図４】図４は、第２の実施の形態の電源回路の構成例を示すブロック図である。
【図５】図５は、図４に示したハイパスフィルタ及びローパスフィルタのカットオフ周波数の設計方法を示すグラフである。
【図６】図６は、図４に示した合成信号生成回路の第１構成例を示すブロック図である。
【図７】図７は、図４に示した合成信号生成回路の第２構成例を示すブロック図である。
【図８】図８は、図４に示した合成信号生成回路の第３構成例を示すブロック図である。
【図９】図９は、第３の実施の形態の電源回路の構成例を示すブロック図である。
【図１０】図１０は、第４の実施の形態の電源回路の構成例を示すブロック図である。
【図１１】図１１は、第５の実施の形態の電源回路の構成例を示すブロック図である。
【図１２】図１２は、図１１に示した電源回路が備える前置信号処理回路の構成例を示すブロック図である。
【図１３】図１３は、第６の実施の形態の高周波電力増幅器の構成例を示すブロック図である。
【発明を実施するための形態】
【００３２】
次に本発明について図面を用いて説明する。
（第１の実施の形態）
図３は、第１の実施の形態の電源回路の構成例を示すブロック図である。
【００３３】
図３に示すように、第１の実施の形態の電源回路１０は、信号入力端子１２、第１の電力増幅器１４、ハイパスフィルタ１６、第２の電力増幅器１８、ローパスフィルタ２０及び信号出力端子２２を有する。
【００３４】
信号入力端子１２には、増幅対象の信号（例えば高周波変調信号の振幅成分である振幅信号）が入力される。
【００３５】
第１の電力増幅器１４及び第２の電力増幅器１８は、信号入力端子１２に入力された信号をそれぞれ増幅する。
【００３６】
ハイパスフィルタ１６は、第１の電力増幅器１４で増幅された信号のうち、所定のカットオフ周波数（第１のカットオフ周波数）よりも低い低周波成分を遮断し、高周波成分のみ有する信号を出力する。ローパスフィルタ２０は、第２の電力増幅器１８で増幅された信号のうち、所定のカットオフ周波数（第２のカットオフ周波数）よりも高い高周波成分を遮断し、低周波成分のみ有する信号を出力する。ハイパスフィルタ１６の出力信号とローパスフィルタ２０の出力信号とは電流合成されて信号出力端子２２から出力される。
【００３７】
第１の電力増幅器１４にはＡ級またはＢ級等のリニアアンプを用いればよい。また、第２の電力増幅器１８にはＤ級等のスイッチングアンプを用いればよい。一般に、Ａ級またはＢ級アンプは、Ｄ級アンプよりも高い周波数信号の電力増幅を比較的容易に実現することが可能であり、Ｄ級アンプは、Ａ級またはＢ級アンプよりも低い周波数信号を高効率で電力増幅することが可能である。
【００３８】
第１の実施の形態によれば、２つの電力増幅器を併用する電源回路１０において、２つの電力増幅器が増幅する信号の周波数帯域を分割し、一方の電力増幅器を低周波増幅用とし、他方の電力増幅器を高周波増幅用とすることで、電源回路１０の広帯域化が可能となる。
【００３９】
さらに、２つの電力増幅器で増幅する信号の周波数帯域を分割することで、第２の電力増幅器１８、すなわちスイッチングアンプの動作周波数を低く抑えることができる。そのため、スイッチングアンプが動作しない周波数領域において、効率性に劣るリニアアンプの出力電力が増大して電源回路１０全体の効率を低下させる要因を排除できる。
【００４０】
したがって、周波数帯域幅が広く、かつ電力効率に優れる電源回路１０が得られる。
【００４１】
なお、ハイパスフィルタ１６のカットオフ周波数は、ローパスフィルタ２０のカットオフ周波数以下に設定されていることが好ましい。すなわち、ハイパスフィルタ１６とローパスフィルタ２０のカットオフ周波数が等しい、あるいはハイパスフィルタ１６のカットオフ周波数がローパスフィルタ２０のカットオフ周波数よりも低く、各フィルタの通過帯域がオーバーラップしていることが好ましい。
【００４２】
ハイパスフィルタ１６とローパスフィルタ２０のカットオフ周波数が一致しない、あるいはハイパスフィルタ１６とローパスフィルタ２０の通過帯域がオーバーラップしないように設定されている場合、２つのフィルタのカットオフ周波数間において、電源回路１０の出力インピーダンスが高くなる。なお、以下では、ハイパスフィルタ１６とローパスフィルタ２０のカットオフ周波数が一致しない、あるいはハイパスフィルタ１６とローパスフィルタ２０の通過帯域がオーバーラップしないように設定されていることを、「各フィルタの通過帯域が完全に分離されている」と称す。
【００４３】
電源回路１０は、増幅対象となる信号の全ての周波数帯域において電圧源として動作することが期待される回路であるため、出力インピーダンスが高くなる周波数領域が存在すると致命的な欠陥となる。したがって、ハイパスフィルタ１６とローパスフィルタ２０の通過帯域を完全に分離する設計は、電源回路１０の実用性を損ねることになる。
【００４４】
また、図３に示す電源回路１０では、第１の電力増幅器１４及びハイパスフィルタ１６の合計利得と、第２の電力増幅器１８及びローパスフィルタ２０の合計利得とを一致させることがより好ましい。上述したように第１の電力増幅器１４及び第２の電力増幅器１８は、入力信号の周波数帯域を分割して増幅するため、２つの増幅経路の利得が一致していないと、信号入力端子１２に入力される信号と信号出力端子２２から出力される信号とが相似形にならなくなってしまうからである。
（第２の実施の形態）
図４は、第２の実施の形態の電源回路の構成例を示すブロック図である。
【００４５】
図４に示すように、第２の実施の形態の電源回路１０１は、信号入力端子１０２、第１の電力増幅器１０３、ハイパスフィルタ１０４、電流検出器１０５、合成信号生成回路１０６、第２の電力増幅器１０７、ローパスフィルタ１０８及び信号出力端子１０９を有する。
【００４６】
信号入力端子１０２には、増幅対象の信号（例えば高周波変調信号の振幅成分である振幅信号）が入力される。
【００４７】
第１の電力増幅器１０３は、信号入力端子１０２に入力された信号を増幅する。
【００４８】
ハイパスフィルタ１０４は、第１の電力増幅器１０３で増幅された信号のうち、所定のカットオフ周波数（第１のカットオフ周波数）以下の低周波成分を遮断し、高周波成分のみ有する信号を出力する。
【００４９】
電流検出器１０５は、ハイパスフィルタ１０４から出力された信号の電流値を検出し、その値を示す信号を出力する。
【００５０】
合成信号生成回路１０６は、電流検出器１０５で検出された第１の電力増幅器１０３の出力電流を示す信号と、信号入力端子１０２に入力された信号とを合成して出力する。
【００５１】
第２の電力増幅器１０７は、合成信号生成回路１０６から出力された信号を増幅する。
【００５２】
ローパスフィルタ１０８は、第２の電力増幅器１０７で増幅された信号のうち、所定のカットオフ周波数（第２のカットオフ周波数）以上の高周波成分を遮断し、低周波成分のみ有する信号を出力する。
【００５３】
ハイパスフィルタ１０４の出力信号とローパスフィルタ１０８の出力信号とは電流合成されて信号出力端子１０９から出力される。
【００５４】
本実施形態の電源回路１０１において、第１の電力増幅器１０３及び第２の電力増幅器１０７は、それぞれ電圧源として動作する。第１の電力増幅器１０３及び第２の電力増幅器１０７の出力インピーダンスはそれぞれ低いものとする。また、ハイパスフィルタ１０４及びローパスフィルタ１０８は予め決められた通過帯域内において低損失であるものとする。
【００５５】
また、本実施形態の電源回路１０１では、電流検出器１０５、合成信号生成回路１０６、第２の電力増幅器１０７及びローパスフィルタ１０８から成る増幅経路にてフィードバック回路が形成されている。このフィードバック回路は、スイッチングアンプ１０７を電流源として動作させと共に、電源回路１０１の動作を安定させる。
【００５６】
上記のフィードバック回路の効果を説明するために、フィードバック回路が無い場合の電源回路１０１の動作について説明する。
【００５７】
上述したフィードバック回路が無い場合、出力インピーダンスが低い複数の電力増幅器の出力信号を低損失で合成するのが非常に難しくなる。これは、第１の電力増幅器１０３及び第２の電力増幅器１０７が独立して動作する回路であり、それぞれの回路が連動するように制御されていないためである。
【００５８】
例えば、第１の電力増幅器１０３の出力信号と第２の電力増幅器１０７の出力信号の電圧差をｄＶとし、第１の電力増幅器１０３の出力インピーダンスと第２の電力増幅器１０７の出力インピーダンスの合計をＲとする。このとき、第１の電力増幅器１０３と第２の電力増幅器１０７間にはｄＶ／Ｒの電流が流れる。ここで、第１の電力増幅器１０３及び第２の電力増幅器１０７の出力インピーダンスがそれぞれ低いと、第１の電力増幅器１０３と第２の電力増幅器１０７間には大きな電流が流れることになる。この第１の電力増幅器１０３と第２の電力増幅器１０７間に流れる電流は、信号出力端子１０９から外部へ出力されることなく、電源回路１０１の電力損失となる。
【００５９】
第１の電力増幅器１０３の出力信号と第２の電力増幅器１０７の出力信号の電圧差ｄＶの発生は、現実の電子回路では無くすことが困難である。電圧差ｄＶは、トランジスタや抵抗器等の製造ばらつきや寄生成分を完全に無くすと共に、利得差や伝搬遅延の差も全て無くさない限り発生する。また、製造ばらつきや寄生成分で発生する電圧差ｄＶを管理することは困難である。この問題は、第１の電力増幅器１０３の出力にハイパスフィルタ１０４が接続され、第２の電力増幅器１０７の出力にローパスフィルタ１０８が接続されている場合でも同様である。
【００６０】
ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域がオーバーラップする場合、オーバーラップする周波数帯域内において同様の電力損失が発生する。
【００６１】
一方、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域が完全に分離されている場合、上記の電力損失の問題は発生しない。これは、全ての周波数帯域において出力インピーダンスの合計Ｒが大きい場合に相当するためである。
【００６２】
しかしながら、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域を完全に分離すると、２つのフィルタのカットオフ周波数間において、電源回路１０１の出力インピーダンスが高くなる。
【００６３】
電源回路１０１は、増幅対象となる信号の全ての周波数帯域において電圧源として動作することが期待される回路であるため、出力インピーダンスが高くなる周波数領域が存在すると致命的な欠陥となる。したがって、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域を完全に分離する設計は、電源回路１０１の実用性を損ねることになる。
【００６４】
図４に示す電源回路１０１が備えるフィードバック回路は、この問題を解決するためのものである。図５に示すグラフは、第１の電力増幅器１０３及びハイパスフィルタ１０４で構成される増幅経路、並びに合成信号生成回路１０６、第２電力増幅器１０７及びローパスフィルタ１０８で構成される増幅経路の利得の周波数特性をそれぞれ示している。より具体的には、各増幅経路における利得とカットオフ周波数の関係、並びにフィードバック回路の周波数帯域を示している。各増幅経路の利得のカットオフ周波数は、ハイパスフィルタ１０４及びローパスフィルタ１０８のカットオフ周波数によって決まる。
【００６５】
また、図５に示す例では、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域がオーバーラップしている周波数領域において、２つの増幅経路の利得が一致するように、第１の電力増幅器１０３、合成信号生成回路１０６及び第２の電力増幅器１０７の利得がそれぞれ設定されている。さらに、ハイパスフィルタ１０４のカットオフ周波数が、ローパスフィルタ１０８のカットオフ周波数よりも低い周波数に設定されている。
【００６６】
図４に示した電源回路１０１では、電流検出器１０５によって第１の電力増幅器１０３の出力電流を検出し、この電流値が最小となるように、合成信号生成回路１０６によって第２の電力増幅器１０７の出力電位を制御する。したがって、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域がオーバーラップしている周波数領域では、信号出力端子１０９の出力電圧を決定しているのは第１の電力増幅器１０３であり、第２の電力増幅器１０７は第１の電力増幅器１０３の動作に追従していることになる。
【００６７】
このようなフィードバック制御を行っても上記電圧差ｄＶは発生するが、その電圧差は、トランジスタや抵抗等の製造ばらつきや寄生成分ではなく、上記フィードバック回路の利得によって決まる。そのため、フィードバック回路により第１の電力増幅器１０３と第２の電力増幅器１０７の動作を連動させることが可能であり、第１の電力増幅器１０３と第２の電力増幅器１０７間に流れる電流（ｄＶ／Ｒ）の値を制御できる。
【００６８】
ところで、図４に示した電源回路１０１では、ハイパスフィルタ１０４の通過帯域のうち、ローパスフィルタ１０８の通過帯域と重ならない周波数領域では、第１の電力増幅器１０３が出力インピーダンスの低い電圧源として動作し、出力端子１０９から出力される電圧を決定する。同様に、ローパスフィルタ１０８の通過帯域のうち、ハイパスフィルタ１０４の通過帯域と重ならない周波数領域では、第２の電力増幅器１０７が出力インピーダンスの低い電圧源として動作し、信号出力端子１０９から出力される電圧を決定する。このような周波数領域において、第１の電力増幅器１０３及び第２の電力増幅器１０７は、各々の動作周波数帯域で入力信号を増幅するだけであり、上記フィードバック回路の動作には寄与しない。したがって、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域にオーバーラップを設けない場合は上記フィードバック制御が不要である。すなわち、上記フィードバック回路は、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域にオーバーラップが存在する場合、すなわち第１の電力増幅器１０３と第２の電力増幅器１０７とがそれぞれ低い出力インピーダンスで動作している周波数領域で発生する問題点（電圧差ｄＶによる電力消費）を解消するためのものである。
【００６９】
なお、第１の実施の形態と同様に、第１の電力増幅器１０３にはＡ級またはＢ級等のリニアアンプを用いればよく、第２の電力増幅器１０７にはＤ級等のスイッチングアンプを用いればよい。一般に、Ａ級またはＢ級アンプはＤ級アンプよりも高い周波数信号の電力増幅を比較的容易に実現することが可能であり、Ｄ級アンプはＡ級またはＢ級アンプよりも低い周波数信号を高効率で電力増幅することが可能である。
【００７０】
第２の実施の形態によれば、第１の実施の形態と同様に、２つの電力増幅器が増幅する信号の周波数帯域を分割し、一方の電力増幅器を低周波増幅用とし、他方の電力増幅器を高周波増幅用とすることで、２種類の電力増幅器の長所をそれぞれ容易に得ることができる。そのため、周波数帯域幅が広く、かつ電力効率に優れる電源回路１０１が得られる。このことは、後述する第３〜第５の実施の形態についても同様である。
【００７１】
図４に示した合成信号生成回路１０６の主な機能は、信号入力端子１０２に入力された信号と電流検出器１０５の出力信号とを加算して出力することである。このとき、合成信号生成回路１０６は、合成する２つの信号の比率を調整する機能を有する。また、第２の電力増幅器１０７としてＤ級等のスイッチングアンプを用いる場合、合成信号生成回路１０６は、加算後の信号を１ビットのパルスパターンに変換する機能も有する。
【００７２】
図６は、図４に示した合成信号生成回路の第１構成例を示すブロック図である。
【００７３】
図６に示すように、第１構成例の合成信号生成回路３０１は、アナログデジタル変換回路３０２、増幅器３０３、レベルシフト回路３０４、加算器３０５及びコンパレータ３０６を備える。
【００７４】
アナログデジタル変換回路３０２は、信号入力端子１０２に入力された信号（アナログ信号）をデジタル信号に変換して出力する。
【００７５】
増幅器３０３は、アナログデジタル変換回路３０２の出力信号の振幅を調整して出力する。
【００７６】
レベルシフト回路３０４は、増幅器３０３から出力された信号のＤＣ電位を調整する。図６に示す合成信号生成回路３０１では、増幅器３０３から出力された信号のＤＣ電位とコンパレータ３０６に入力される信号のＤＣ電位とが一致しない場合がある。レベルシフト回路３０４は、増幅器３０３から出力された信号のＤＣ電位の中心値を、コンパレータ３０６の基準電位に一致させる。例えば、増幅器３０３の出力信号が０Ｖと１Ｖの１ビット信号であり、コンパレータ３０６の基準電位が０Ｖである場合、レベルシフト回路３０４は、０Ｖを中心とする振幅が−０．５Ｖ〜０．５Ｖのパルス信号を出力する。
【００７７】
加算器３０５は、レベルシフト回路３０４の出力信号と電流検出器１０５の出力信号とを加算して出力する。
【００７８】
コンパレータ３０６は、加算器３０５の出力信号と予め決められた基準電位とを比較し、基準電位よりも加算器３０５の出力信号が大きい場合はＨｉｇｈを出力し、基準電位よりも加算器３０５の出力信号が小さい場合はＬｏｗを出力する。コンパレータ３０６の出力信号は第２の電力増幅器１０７に供給される。
【００７９】
なお、アナログデジタル変換器３０２には、１ビットのパルスパターンを出力する周知のデルタシグマ変換器等を用いればよい。コンパレータ３０６には、ヒステリシス特性（ヒステリシス幅Ｖ＿ｈｙｓ）を有するヒステリシスコンパレータを用いてもよい。ヒステリシスコンパレータは、直前の出力がＬｏｗの時は入力信号が基準電位に対してＶ＿ｈｙｓ／２以上になったときに出力をＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が基準電位に対して−Ｖ＿ｈｙｓ／２以下になったときに出力をＬｏｗに反転する。
【００８０】
図７は、図４に示した合成信号生成回路の第２構成例を示すブロック図である。
【００８１】
図７に示すように、第２構成例の合成信号生成回路４０１は、アナログデジタル変換回路４０２、レベルシフト回路４０３、増幅器４０４、加算器４０５及びコンパレータ４０６を備える。
【００８２】
アナログデジタル変換回路４０２は、信号入力端子１０２に入力された信号（アナログ信号）をデジタル信号に変換して出力する。
【００８３】
レベルシフト回路４０３は、アナログデジタル変換回路４０２から出力された信号のＤＣ電位を調整する。図７に示す合成信号生成回路４０１では、アナログデジタル変換回路４０２から出力された信号のＤＣ電位とコンパレータ４０６に入力される信号のＤＣ電位とが一致しない場合がある。レベルシフト回路４０３は、アナログデジタル変換回路４０２から出力された信号のＤＣ電位の中心値を、コンパレータ４０６の基準電位に一致させる。例えば、アナログデジタル変換回路４０２の出力信号が０Ｖと１Ｖの１ビット信号であり、コンパレータ４０６の基準電位が０Ｖである場合、レベルシフト回路４０３は、０Ｖを中心とする振幅が−０．５Ｖ〜０．５Ｖのパルス信号を出力する。
【００８４】
増幅器４０４は、図４に示した電流検出器１０５から出力された信号の振幅を、加算器４０５による加算で必要な振幅に適宜調整して出力する。なお、増幅器４０４は無くてもよい。
【００８５】
加算器４０５は、レベルシフト回路４０３の出力信号と増幅器４０４の出力信号とを加算して出力する。
【００８６】
コンパレータ４０６は、加算器４０５の出力信号と予め決められた基準電位とを比較し、基準電位よりも加算器４０５の出力信号が大きい場合はＨｉｇｈを出力し、基準電位よりも加算器４０５の出力信号が小さい場合はＬｏｗを出力する。コンパレータ４０６の出力信号は第２の電力増幅器１０７に供給される。
【００８７】
なお、アナログデジタル変換器４０２には、１ビットのパルスパターンを出力する周知のデルタシグマ変換器等を用いればよい。コンパレータ４０６には、ヒステリシス特性（ヒステリシス幅Ｖ＿ｈｙｓ）を有するヒステリシスコンパレータを用いてもよい。ヒステリシスコンパレータは、直前の出力がＬｏｗの時は入力信号が基準電位に対してＶ＿ｈｙｓ／２以上になったときに出力をＨｉｇｈに反転し、直前の出力がＨｉｇｈの時は入力信号が基準電位に対して−Ｖ＿ｈｙｓ／２以下になったときに出力をＬｏｗに反転する。
【００８８】
図８は、図４に示した合成信号生成回路の第３構成例を示すブロック図である。
【００８９】
図８に示すように、第３構成例の合成信号生成回路５０１は、増幅器５０２、加算器５０３及びアナログデジタル変換回路５０４を備える。
【００９０】
増幅器５０２は、図４に示した電流検出器１０５から出力された信号の振幅を、加算器５０３による加算で必要な振幅に適宜調整して出力する。なお、増幅器５０２は無くてもよい。
【００９１】
加算器５０３は、信号出力端子１０２に入力された信号と増幅器５０２の出力信号とを加算して出力する。
【００９２】
アナログデジタル変換回路５０４は、加算器５０３の出力信号（アナログ信号）をデジタル信号に変換して出力する。アナログデジタル変換回路５０４の出力信号は第２の電力増幅器１０７に供給される。アナログデジタル変換器５０４には、１ビットのパルスパターンを出力する周知のデルタシグマ変換器等を用いればよい。
【００９３】
なお、第２の実施の形態で示したフィードバック制御は、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域がオーバーラップしている場合だけでなく、ハイパスフィルタ１０４のカットオフ周波数とローパスフィルタ１０８のカットオフ周波数とが等しい場合でも有効である。
【００９４】
上述したように、ハイパスフィルタ１０４とローパスフィルタ１０８の通過帯域にオーバーラップがない場合、上記フィードバック制御は不要である。但し、その場合でも電源回路１０１に図４に示した電流検出器１０５及び合成信号生成回路１０６を備えていても問題はない。
【００９５】
また、第２の実施の形態の電源回路１０１においても、第１の実施形態と同様に、第１の電力増幅器１０３とハイパスフィルタ１０４の合計利得と、第２の電力増幅器１０７とローパスフィルタ１０８の合計利得とを一致させることがより好ましい。但し、これらの合計利得が一致していなくても当初の目的は達成される。
（第３の実施の形態）
図９は、第３の実施の形態の電源回路の構成例を示すブロック図である。
【００９６】
図９に示すように、第３の実施の形態の電源回路６０１は、信号入力端子６０２、第１の電力増幅器６０３、電流検出器６０５、ハイパスフィルタ６０４、合成信号生成回路６０６、第２の電力増幅器６０７、ローパスフィルタ６０８及び信号出力端子６０９を有する。
【００９７】
信号入力端子６０２には、増幅対象の信号（例えば高周波変調信号の振幅成分である振幅信号）が入力される。
【００９８】
第１の電力増幅器６０３は、信号入力端子６０２に入力された信号を増幅する。
【００９９】
電流検出器６０５は、第１の電力増幅器６０３から出力された信号の電流値を検出し、その値を示す信号を出力する。
【０１００】
ハイパスフィルタ６０４は、第１の電力増幅器６０３で増幅された信号のうち、所定のカットオフ周波数以下の低周波成分を遮断し、高周波成分のみ有する信号を出力する。
【０１０１】
合成信号生成回路６０６は、電流検出器６０５で検出された第１の電力増幅器６０３の出力電流を示す信号と、信号入力端子６０２に入力された信号とを合成して出力する。
【０１０２】
第２の電力増幅器６０７は、合成信号生成回路６０６から出力された信号を増幅する。
【０１０３】
ローパスフィルタ６０８は、第２の電力増幅器６０７で増幅された信号のうち、所定のカットオフ周波数以上の高周波成分を遮断し、低周波成分のみ有する信号を出力する。
【０１０４】
ハイパスフィルタ６０４の出力信号とローパスフィルタ６０８の出力信号とは電流合成されて信号出力端子６０９から出力される。
【０１０５】
図９に示す第３の実施の形態の電源回路６０１は、図４に示した第２の実施の形態の電流検出器１０５とハイパスフィルタ１０４の位置を入れ替えた構成である。このように電流検出器１０５とハイパスフィルタ１０４の位置を入れ替えても、第２の実施の形態の電源回路１０１と同様に動作する。
【０１０６】
図９に示す合成信号生成回路６０６には、第２の実施の形態と同様に、図６〜図８に示した合成信号生成回路３０１、４０１、５０１が使用できる。
（第４の実施の形態）
図１０は、第４の実施の形態の電源回路の構成例を示すブロック図である。
【０１０７】
図１０に示すように、第４の実施の形態の電源回路７０１は、信号入力端子７０２、第１の電力増幅器７０３、ハイパスフィルタ７０４、電流検出器７０５、第１のローパスフィルタ７１０、合成信号生成回路７０６、第２の電力増幅器７０７、第２のローパスフィルタ７０８及び信号出力端子７０９を有する。
【０１０８】
信号入力端子７０２には、増幅対象の信号（例えば高周波変調信号の振幅成分である振幅信号）が入力される。
【０１０９】
第１の電力増幅器７０３は、信号入力端子７０２に入力された信号を増幅し、ハイパスフィルタ７０４を介して信号出力端子７０９へ出力する。
【０１１０】
電流検出器７０５は、ハイパスフィルタ７０４から出力された信号の電流値を検出し、その値を示す信号を出力する。
【０１１１】
第１のローパスフィルタ７１０は、電流検出器７０５で検出された第１の電力増幅器７０３の出力電流を示す信号から高周波成分を除去する。
【０１１２】
合成信号生成回路７０６は、第１のローパスフィルタ７１０の出力信号と信号入力端子７０２に入力された信号とを合成して出力する。
【０１１３】
第２の電力増幅器７０７は、合成信号生成回路７０６から出力された信号を増幅し、第２のローパスフィルタ７０８を介して信号出力端子７０９へ出力する。ハイパスフィルタ７０４から出力された信号と第２のローパスフィルタ７０８から出力された信号とは電流合成されて信号出力端子７０９から出力される。
【０１１４】
第４の実施の形態の電源回路７０１は、図４に示した第２の実施の形態の電源回路１０１が備える電流検出器１０５と合成信号生成回路１０６間にローパスフィルタが挿入された構成である。
【０１１５】
図４に示した第２の実施の形態の電源回路１０１では、電流検出器１０５、合成信号生成回路１０６、第２の電力増幅器１０７及びローパスフィルタ１０８から成る増幅経路にてフィードバック回路が形成されている。このフィードバック回路において増幅する信号の帯域を決めるのはローパスフィルタ１０８であり、ローパスフィルタ１０８の帯域外ではフィードバックが有効ではない。
【０１１６】
図１０に示す第４の実施の形態の電源回路７０１は、電流検出器７０５、第１のローパスフィルタ７１０、合成信号生成回路７０６、第２の電力増幅器７０７及び第２のローパスフィルタ７０８から成る増幅経路にてフィードバック回路が形成されている。
【０１１７】
このように電流検出器７０５と合成信号生成回路７０６間に第１のローパスフィルタ７１０を挿入することで、合成信号生成回路７０６に供給する信号から第２の電力増幅器７０７の増幅動作で不要な高周波成分を除去できる。そのため、フィードバック制御の精度を向上させることができる。
【０１１８】
なお、第４の実施の形態の電源回路７０１は、図９に示した第３の実施の形態の電源回路６０１と同様に、ハイパスフィルタ７０４と電流検出器７０５の位置を逆にしてもよい。その場合、第１の電力増幅器７０３の後段に電流検出器７０５を配置し、その後段にハイパスフィルタ７０４を配置すればよい。このような構成でも電流検出器７０５と合成信号生成回路７０６間に第１のローパスフィルタ７１０を配置すればよい。
【０１１９】
図１０に示す合成信号生成回路７０６には、第２の実施の形態と同様に、図６〜図８に示した合成信号生成回路３０１、４０１、５０１が使用できる。
（第５の実施の形態）
図１１は、第５の実施の形態の電源回路の構成例を示すブロック図である。
【０１２０】
図１１に示すように、第５の実施の形態の電源回路８０１は、前置信号処理回路８１０、信号入力端子８０２、第１の電力増幅器８０３、ハイパスフィルタ８０４、電流検出器８０５、合成信号生成回路８０６、第２の電力増幅器８０７、ローパスフィルタ８０８及び信号出力端子８０９を有する。
【０１２１】
信号入力端子８０２には、増幅対象の信号（例えば高周波変調信号の振幅成分である振幅信号）が入力される。
【０１２２】
前置信号処理回路８１０は、信号入力端子８０２に入力された信号を、後段の第１の電力増幅器８０３及び第２の電力増幅器８０７における信号増幅に適した信号処理を実行し、第１の電力増幅器８０３及び合成信号生成回路８０６へそれぞれ出力する。信号増幅に適した信号処理とは、以下でも詳細に説明するが、各増幅経路へ分配する信号の相対的な遅延時間を調整する処理、帯域制御処理（ローパスフィルタ９０３とハイパスフィルタ９０４による帯域制御処理）等を指す。
【０１２３】
第１の電力増幅器８０３は、前置信号処理回路８１０から出力された信号を増幅し、ハイパスフィルタ８０４を介して信号出力端子８０９へ出力する。
【０１２４】
電流検出器８０５は、ハイパスフィルタ８０４から出力された信号の電流値を検出し、その値を示す信号を出力する。
【０１２５】
合成信号生成回路８０６は、電流検出器８０５で検出された第１の電力増幅器８０３の出力電流を示す信号と前置信号処理回路８１０から出力された信号とを合成して出力する。
【０１２６】
第２の電力増幅器８０７は、合成信号生成回路８０６から出力された信号を増幅し、ローパスフィルタ８０８を介して信号出力端子８０９へ出力する。このとき、ハイパスフィルタ８０４の出力信号とローパスフィルタ８０８の出力信号とは電流合成されて信号出力端子８０９から出力される。
【０１２７】
前置信号処理回路８１０における信号処理は、主に信号の帯域制限（フィルタリング）と後段の増幅経路で発生する遅延量の補正である。
【０１２８】
図１２は、図１１示した前置信号処理回路の構成例を示したブロック図である。
【０１２９】
図１２に示すように、前置信号処理回路９０１は、遅延調整器９０２、ローパスフィルタ９０３及びハイパスフィルタ９０４を備える。
【０１３０】
遅延調整器９０２は、入力信号をローパスフィルタ９０３とハイパスフィルタ９０４とに分配する。遅延調整器９０２は、ローパスフィルタ９０３とハイパスフィルタ９０４へ分配する信号の相対的な遅延時間を調整する。
【０１３１】
ローパスフィルタ９０３は、遅延調整器９０２の出力信号から高周波成分を除去し、図１１に示した合成信号生成回路８０６へ出力する。ハイパスフィルタ９０４は、遅延調整器９０２の出力信号から低周波成分を除去し、第１の電力増幅器８０３へ出力する。
【０１３２】
図１２に示す遅延調整器９０２は、ハイパスフィルタ８０４及びローパスフィルタ８０８から出力される２つの信号の位相を一致させる。遅延調整器９０２で分配される一方の信号はハイパスフィルタ９０４、第１の電力増幅器８０３、ハイパスフィルタ８０４及び電流検出器８０５を含む第１の増幅経路へ供給され、遅延調整器９０２で分配される他方の信号はローパスフィルタ９０３、合成信号生成回路８０５、第２の電力増幅器８０７及びローパスフィルタ８０８を含む第２の増幅経路へ供給される。
【０１３３】
遅延調整器９０２は、一方の信号が第１の増幅経路を介して信号出力端子８０９から出力されるまでの遅延時間と、他方の信号が第２の増幅経路を介して信号出力端子８０９から出力されるまでの遅延時間とが一致するように、第１の増幅経路及び第２の増幅経路へ出力する信号の遅延時間を補正する。このような補正を行うことで、第１の増幅経路から出力された信号と第２の増幅経路から出力された信号の位相差を、電力効率や線形性に影響を与えない程度にまで小さくする。
【０１３４】
前置信号処理回路９０１を備える図１１に示す電源回路８０１は、信号出力端子８０９から出力される信号が０Ｖになることが無い場合において、電力効率を高めることが可能である。例えば、信号出力端子８０９の出力信号の振幅が、最大Ｖ＿ｍａｘであり、最小Ｖ＿ｍｉｎ（Ｖ＿ｍｉｎ＞０）である場合、第１の電力増幅器８０３のバイアス電圧は、最も低い場合でＶ＿ｍａｘ−Ｖ＿ｍｉｎであればよい。これは、前置信号処理回路９０１が備えるハイパスフィルタ９０４によってＤＣ近傍の周波数成分が除去されることで、第１の電力増幅器８０３の出力信号が、０ボルトを中心としたピーク・ツウ・ピーク（peak  to  peak）でＶ＿ｍａｘ−Ｖ＿ｍｉｎボルトの信号になるためである。
【０１３５】
一方、前置信号処理回路９０１にハイパスフィルタ９０４を備えない構成では、第１の電力増幅器８０３として、０ボルトからＶ＿ｍａｘボルトの信号を出力する能力が必要になるため、第１の電力増幅器８０３では最低でもＶ＿ｍａｘボルトのバイアス電圧が必要になる。第１の電力増幅器８０３として用いるＡ級またはＢ級の増幅器は、出力電力が同じ場合、バイアス電圧が低いほど効率がよくなる。そのため、前置信号処理回路９０１を備える図１１に示す電源回路８０１では、第１の電力増幅器８０３の電力効率が向上するため、電源回路８０１全体の電力効率を向上させることができる。
【０１３６】
なお、前置信号処理回路９０１は、ハイパスフィルタ９０４に代えてレベルシフト回路を備える構成でもよい。レベルシフト回路には、後段の第１の電力増幅器８０３から出力されるＶ＿ｍａｘボルト〜Ｖ＿ｍｉｎボルトの振幅信号を、任意の電位を中心とするＶ＿ｍａｘ〜Ｖ＿ｍｉｎボルトの振幅信号に調整する機能を備えていればよい。その場合、第１の電力増幅器８０３からは、例えば中心電圧が（Ｖ＿ｍａｘ−Ｖ＿ｍｉｎ）／２ボルトであり、振幅がＶ＿ｍａｘ〜Ｖ＿ｍｉｎボルトの信号を出力させればよい。
【０１３７】
また、前置信号処理回路９０１は、ローパスフィルタ９０３及びハイパスフィルタ９０４のうち、いずれか一方または両方が無い構成でもよい。この場合も、遅延調整器９０２は、後段の第１の電力増幅器８０３を含む増幅経路と第２の電力増幅器８０７を含む増幅経路との位相が一致するように各増幅経路に出力する信号の遅延時間を調整すればよい。
【０１３８】
また、図１１に示した第４の実施の形態の電源回路８０１は、第２の実施の形態の電源回路３０１のように、ハイパスフィルタ８０４と電流検出器８０５の位置を逆にした構成としてもよい。
【０１３９】
また、第４の実施の形態の電源回路８０１は、第３の実施の形態の電源回路７０１と同様に、電流検出器８０５と合成信号生成回路８０５との間にローパスフィルタを挿入してもよい。
【０１４０】
図１１に示す合成信号生成回路８０６には、第２の実施の形態と同様に、図６〜図８に示した合成信号生成回路３０１、４０１、５０１が使用できる。
（第６の実施の形態）
図１３は、第６の実施の形態の高周波電力増幅器の構成例を示すブロック図である。
【０１４１】
図１３に示すように、第６の実施の形態の高周波電力増幅器は、電源回路１００１、信号入力端子１００２、信号出力端子１００３、高周波変調信号入力端子１００４、高周波電力増幅器１００５及び高周波変調信号出力端子１００６を有する。
【０１４２】
高周波変調信号入力端子１００４には、振幅変調及び位相変調された高周波変調信号が入力される。
【０１４３】
電源回路１００１には、高周波変調信号入力端子１００４へ入力される高周波変調信号の振幅成分である振幅信号が信号入力端子１００２を介して入力される。
【０１４４】
信号入力端子１００２に入力された振幅信号は電源回路１００１で増幅され、信号出力端子１００３を介して高周波電力増幅器１００５に電源として供給される。
【０１４５】
高周波電力増幅器１００５は、高周波変調信号入力端子１００４に入力された高周波変調信号を増幅し、高周波変調信号出力端子１００６から出力する。
【０１４６】
図１３に示す電源回路１００１には、第１〜第５の実施の形態で示した電源回路１０、１０１、６０１、７０１または８０１を用いればよい。
【０１４７】
本実施形態の高周波電力増幅器は、周波数帯域幅が広く、かつ電力効率に優れる、第１〜第５の実施の形態で示した電源回路１０、１０１、６０１、７０１または８０１を備えることで、広帯域の高周波変調信号を高効率で増幅できる。
【０１４８】
なお、図１３に示す高周波変調信号入力端子１００４には、振幅変調及び位相変調された高周波変調信号ではなく、振幅変調されていない（振幅が一定の）高周波変調信号を入力してもよい。その場合、高周波電力増幅器１００５は、信号入力端子１００２に入力され、増幅された振幅信号が電源回路１００１から電源電圧として供給されるため、該電源電圧にしたがって常に飽和動作する。すなわち、高周波変調信号出力端子１００６からは該増幅後の振幅信号で振幅変調された高周波変調信号が出力される。
【０１４９】
また、高周波変調信号入力端子１００４に入力する信号は、電源回路１００１による遅延を補正するために、信号入力端子１００２に入力する振幅信号に対して遅延させてもよい。
【０１５０】
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細は本願発明のスコープ内で当業者が理解し得る様々な変更が可能である。
【０１５１】
この出願は、２０１１年４月２１日に出願された特願２０１１−０９５３１２号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
【０１５２】
（付記１）
本発明の他の実施形態の電源回路は、入力信号を増幅する第１の電力増幅器と、前記第１の電力増幅器の出力信号から予め設定された第１のカットオフ周波数よりも低い周波成分を除去する第１のハイパスフィルタと、前記第１の電力増幅器の出力信号の電流値を検出する電流検出器と、前記入力信号と前記電流検出器の出力信号を合成する合成信号生成回路と、前記合成信号生成回路の出力信号を増幅する第２の電力増幅器と、前記第２の電力増幅器の出力信号から予め設定された第２のカットオフ周波数よりも高い周波成分を除去する第１のローパスフィルタと、を有し、前記第１のハイパスフィルタの出力信号と前記第１のローパスフィルタの出力信号とを電流合成して出力し、前記第１のハイパスフィルタと前記第１のローパスフィルタの通過帯域内の周波数信号に対する、前記第１の電力増幅器、前記第１のハイパスフィルタ及び前記電流検出器を含む第１の増幅経路の利得と、前記合成信号生成回路、前記第２の電力増幅器及び前記第１のローパスフィルタを含む第２の増幅経路の利得とが一致し、前記第１のハイパスフィルタのカットオフ周波数が前記第１のローパスフィルタのカットオフ周波数よりも低い周波数に設定された電源回路である。
【０１５３】
（付記２）
前記電流検出器は、前記第１のハイパスフィルタの出力に接続されており、前記電流検出器が、前記第１の電力増幅器の出力信号の電流値を、前記第１のハイパスフィルタを介して検出する、付記１に記載の電源回路。
【０１５４】
（付記３）
前記電流検出器は、前記第１の電流増幅器と前記第１のハイパスフィルタ間に配置され、前記電流検出器が、前記第１の電力増幅器の出力信号の電流値を直接検出する、付記１に記載の電源回路。
【０１５５】
（付記４）
前記合成信号生成回路は、前記入力信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換回路の出力信号を所定の利得で増幅する増幅器と、前記増幅器の出力信号を所定の基準電圧を中心値とした信号に変換するレベルシフト回路と、前記レベルシフト回路の出力信号と前記電流検出器の出力信号とを加算する加算器と、前記加算器の出力信号と前記基準電圧とを比較し、前記基準電圧よりも前記加算器の出力信号が大きいときはＨｉｇｈを出力し、前記基準電圧よりも前記加算器の出力信号が小さいときはＬｏｗを出力するコンパレータと、を有し、前記第２の電力増幅器に前記コンパレータの出力信号が入力される、付記２または３に記載の電源回路。
【０１５６】
（付記５）
前記合成信号生成回路は、前記入力信号をデジタル信号に変換するアナログデジタル変換回路と、前記アナログデジタル変換信号の出力信号を、所定の基準電圧を中心値とした信号に変換するレベルシフト回路と、前記電流検出器の出力信号を所定の利得で増幅する増幅器と、前記レベルシフト回路の出力信号と前記増幅器の出力信号とを加算する加算器と、前記加算器の出力信号と前記基準電圧とを比較し、前記基準電圧よりも前記加算器の出力信号が大きいときはＨｉｇｈを出力し、前記基準電圧よりも前記加算器の出力信号が小さいときはＬｏｗを出力するコンパレータと、を有し、前記第２の電力増幅器に前記コンパレータの出力信号が入力される、付記２または３に記載の電源回路。
【０１５７】
（付記６）
前記コンパレータは、所定のヒステリシス幅Ｖｈｙｓ１を有し、前記加算器の出力信号を入力とし、直前の状態がＨｉｇｈでかつ前記入力信号の電位が基準電圧に比べて−（Ｖｈｙｓ１／２）以下になったときはＬｏｗを出力し、直前の状態がＬｏｗでかつ前記入力信号の電位が基準電圧に比べて＋（Ｖｈｙｓ１／２）以上になったときはＨｉｇｈを出力するヒステリシスコンパレータである、付記４または５に記載の電源回路。
【０１５８】
（付記７）
前記アナログデジタル変換回路は、１ビットのパルスパターンを出力する、付記４から６のいずれか１項に記載の電源回路。
【０１５９】
（付記８）
前記合成信号生成回路は、前記電流検出器の出力信号を所定の利得で増幅する増幅器と、前記入力信号と前記増幅器の出力信号とを加算する加算器と、前記加算器の出力信号を１ビットのパルスパターンに変換するアナログデジタル変換回路と、を有し、前記アナログデジタル変換回路の出力信号が前記第２の電力増幅器に出力される、付記２または付記３に記載の電源回路。
【０１６０】
（付記９）
前記電流検出器と前記合成信号生成回路間に配置される第２のローパスフィルタを備え、前記第２のローパスフィルタは、前記電流検出器の出力信号から予め設定されたカットオフ周波数よりも高い周波成分を除去し、前記合成信号生成回路へ出力する、付記２から８のいずれか1項に記載の電源回路。
【０１６１】
（付記１０）
前記第１の電力増幅器と前記合成信号生成回路の前段に配置される前置信号処理回路を備え、前記前置信号処理回路が、前記入力信号に所定の信号処理を行い、該信号処理後の信号を前記第１の電力増幅器と前記合成信号生成回路へ分配する、付記２から９のいずれか1項に記載の電源回路。
【０１６２】
（付記１１）
前記前置信号処理回路は、前記入力信号を２系統に分割し、それぞれに所定の遅延時間を付与して出力する遅延調整器を備え、前記遅延調整器は、遅延時間を付与した２系統の出力信号のうち、一方を前記第１の電力増幅器に出力し、他方を前記合成信号生成回路に出力する、付記１０に記載の電源回路。
【０１６３】
（付記１２）
前記前置信号処理回路は、前記遅延調整器と前記第１の電力増幅器間に配置される第２のハイパスフィルタを備え、前記第２のハイパスフィルタは、前記遅延調整器の出力信号から予め設定されたカットオフ周波数よりも低い周波成分を除去し、前記第１の電力増幅器へ出力する、付記１１に記載の電源回路。
【０１６４】
（付記１３）
前記前置信号処理回路は、前記遅延調整器と前記第１の電力増幅器間に配置されるレベルシフト回路を備え、前記レベルシフト回路は、前記遅延調整器の出力信号から一定値ずらした信号を前記第１の電力増幅器へ出力する、付記１１に記載の電源回路。
【０１６５】
（付記１４）
前記前置信号処理回路は、前記遅延調整器と前記合成信号生成回路間に配置される第３のローパスフィルタを備え、前記第３のローパスフィルタは、前記遅延調整器の出力信号から予め設定されたカットオフ周波数よりも高い周波成分を除去し、前記合成信号生成回路へ出力する、付記１１から１３のいずれか1項に記載の電源回路。
【０１６６】
（付記１５）
前記遅延調整器は、入力信号を２系統に分割し、それぞれの出力に付与する遅延時間によって、前記前置信号処理回路、前記第１の電力増幅器、前記第１のハイパスフィルタ及び前記電流検出器で構成される第１の増幅経路の遅延時間と、前記前置信号処理回路、前記合成信号生成回路、前記第２の電力増幅器及び前記第１のローパスフィルタで構成される第２の増幅経路の遅延時間とを一致させる、付記１１から１４のいずれか１項に記載の電源回路。
【０１６７】
（付記１６）
情報通信で使用される高周波変調信号を増幅する電力増幅器と、前記高周波変調信号の振幅成分を入力信号とする、付記２から１５の何れかに記載の電源回路とを有し、前記電源回路の出力信号が前記電力増幅器の電源として供給される、高周波電力増幅器。
【図１】
2012144392.tif 000003
【図２】
2012144392.tif 000004
【図３】
2012144392.tif 000005
【図４】
2012144392.tif 000006
【図５】
2012144392.tif 000007
【図６】
2012144392.tif 000008
【図７】
2012144392.tif 000009
【図８】
2012144392.tif 000010
【図９】
2012144392.tif 000011
【図１０】
2012144392.tif 000012
【図１１】
2012144392.tif 000013
【図１２】
2012144392.tif 000014
【図１３】
2012144392.tif 000015
【手続補正書】
【提出日】平成25年10月10日(2013.10.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
入力信号を増幅する第１の電力増幅器と、
前記第１の電力増幅器の出力信号から予め設定された第１のカットオフ周波数よりも低い周波成分を除去するハイパスフィルタと、
前記第１の電力増幅器の出力信号の電流値を検出する電流検出器と、
前記入力信号と前記電流検出器の出力信号を合成する合成信号生成回路と、
前記合成信号生成回路の出力信号を増幅する第２の電力増幅器と、
前記第２の電力増幅器の出力信号から予め設定された第２のカットオフ周波数よりも高い周波成分を除去する第１のローパスフィルタと、
を有し、
前記ハイパスフィルタの第１のカットオフ周波数が前記第１のローパスフィルタの第２のカットオフ周波数よりも低い周波数に設定され、
前記ハイパスフィルタと前記第１のローパスフィルタの通過帯域がオーバーラップしている周波数領域において、前記第１の電力増幅器、前記ハイパスフィルタ及び前記電流検出器を含む第１の増幅経路の利得と、前記合成信号生成回路、前記第２の電力増幅器及び前記第１のローパスフィルタを含む第２の増幅経路の利得とが一致し、
前記ハイパスフィルタの出力信号と前記第１のローパスフィルタの出力信号とを電流合成して出力する電源回路。
【請求項２】
前記電流検出器は、
前記ハイパスフィルタの出力に接続され、前記第１の電力増幅器の出力信号の電流値を、前記ハイパスフィルタを介して検出する請求項１記載の電源回路。
【請求項３】
前記電流検出器は、
前記第１の電流増幅器と前記ハイパスフィルタとの間に設けられ、前記第１の電力増幅器の出力信号の電流値を直接検出する請求項１記載の電源回路。
【請求項４】
前記合成信号生成回路は、
前記入力信号をデジタル信号に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力信号を所定の利得で増幅する増幅器と、
前記増幅器の出力信号を、所定の基準電圧を中心値とした信号に変換するレベルシフト回路と、
前記レベルシフト回路の出力信号と、前記電流検出器の出力信号とを加算する加算器と、
前記加算器の出力信号と前記基準電圧とを比較し、前記基準電圧よりも前記加算器の出力信号が大きいときはＨｉｇｈを出力し、前記基準電圧よりも前記加算器の出力信号が小さいときはＬｏｗを出力するコンパレータと、
を有し、
前記第２の電力増幅器は、
前記コンパレータの出力信号が入力される請求項１から３のいずれか１項記載の電源回路。
【請求項５】
前記合成信号生成回路は、
前記入力信号をデジタル信号に変換するアナログデジタル変換回路と、
前記アナログデジタル変換回路の出力信号を、所定の基準電圧を中心値とした信号に変換するレベルシフト回路と、
前記電流検出器の出力信号を所定の利得で増幅する増幅器と、
前記レベルシフト回路の出力信号と、前記増幅器の出力信号とを加算する加算器と、
前記加算器の出力信号と前記基準電圧とを比較し、前記基準電圧よりも前記加算器の出力信号が大きいときはＨｉｇｈを出力し、前記基準電圧よりも前記加算器の出力信号が小さいときはＬｏｗを出力するコンパレータと、
を有し、
前記第２の電力増幅器は、
前記コンパレータの出力信号が入力される請求項１から３のいずれか１項記載の電源回路。
【請求項６】
前記合成信号生成回路は、
前記電流検出器の出力信号を所定の利得で増幅する増幅器と、
前記入力信号と前記増幅器の出力信号とを加算する加算器と、
前記加算器の出力信号を１ビットのパルスパターンに変換するアナログデジタル変換回路と、
を有し、
前記第２の電力増幅器は、
前記アナログデジタル変換回路の出力信号が入力される請求項１から３のいずれか１項記載の電源回路。
【請求項７】
前記電流検出器と前記合成信号生成回路間に配置される第２のローパスフィルタをさらに有し、
前記第２のローパスフィルタは、
前記電流検出器の出力信号から予め設定されたカットオフ周波数よりも高い周波成分を除去し、前記合成信号生成回路へ出力する請求項１から６のいずれか１項記載の電源回路。
【請求項８】
前記第１の電力増幅器と前記合成信号生成回路の前段に配置される前置信号処理回路を備え、
前記前置信号処理回路は、前記入力信号に対して所定の信号処理を行い、該信号処理後の信号を前記第１の電力増幅器と前記合成信号生成回路へ分配する請求項１から７のいずれか1項記載の電源回路。
【請求項９】
前記前置信号処理回路は、
前記入力信号を２系統に分割し、それぞれに所定の遅延時間を付与して出力する遅延調整器を備え、
前記遅延調整器は、
遅延時間を付与した２系統の出力信号のうち、一方を前記第１の電力増幅器に出力し、他方を前記合成信号生成回路に出力する請求項８に記載の電源回路。
【請求項１０】
高周波変調信号を増幅する電力増幅器と、
前記高周波変調信号の振幅成分である振幅信号を入力信号とする、請求項１から９のいずれか１項に記載の電源回路と、
を有し、
前記電源回路の出力信号が前記電力増幅器の電源として供給される高周波電力増幅器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
上記目的を達成するため本発明の電源回路は、入力信号を増幅する第１の電力増幅器と、
前記第１の電力増幅器の出力信号から予め設定された第１のカットオフ周波数よりも低い周波成分を除去するハイパスフィルタと、
前記第１の電力増幅器の出力信号の電流値を検出する電流検出器と、
前記入力信号と前記電流検出器の出力信号を合成する合成信号生成回路と、
前記合成信号生成回路の出力信号を増幅する第２の電力増幅器と、
前記第２の電力増幅器の出力信号から予め設定された第２のカットオフ周波数よりも高い周波成分を除去する第１のローパスフィルタと、
を有し、
前記ハイパスフィルタの第１のカットオフ周波数が前記第１のローパスフィルタの第２のカットオフ周波数よりも低い周波数に設定され、
前記ハイパスフィルタと前記第１のローパスフィルタの通過帯域がオーバーラップしている周波数領域において、前記第１の電力増幅器、前記ハイパスフィルタ及び前記電流検出器を含む第１の増幅経路の利得と、前記合成信号生成回路、前記第２の電力増幅器及び前記第１のローパスフィルタを含む第２の増幅経路の利得とが一致し、
前記ハイパスフィルタの出力信号と前記第１のローパスフィルタの出力信号とを電流合成して出力する構成である。
【国際調査報告】
2012144392.tif 000016
2012144392.tif 000017
2012144392.tif 000018
2012144392.tif 000019