(57)【要約】  ランプ生成回路（１３０）は、アナログデジタル変換回路（１２０）の比較動作の前に、参照信号（Ｖｒ）の電圧を参照信号（Ｖｒ）とアナログ入力信号（Ｖｓ１〜Ｖｓｎ）との電圧差を補償する比較器設定電圧（ＶＲ）に変更し、比較動作開始とともに、比較器設定電圧（ＶＲ）を基点としてランプ信号を出力する参照電圧生成部（１３４）を備えており、かつ、比較動作の前に、比較器設定電圧（ＶＲ）に所定の強調電圧（ＶＡ）を加える機能を有している。
2012143982.tif 000002
【特許請求の範囲】
【請求項１】
シングルスロープ型のアナログデジタル変換回路に、所定の傾きをもって時間的に傾斜するランプ信号を参照信号として出力するランプ生成回路であって、
前記アナログデジタル変換回路は、一方の入力端に前記参照信号を受けるとともに、他方の入力端にアナログ入力信号を受ける比較器を有しており、前記比較器による比較動作の結果に基づいて、前記アナログ入力信号をデジタル信号に変換するものであり、
前記ランプ生成回路は、
前記比較動作の前に、前記参照信号の電圧を、前記比較器の前記２つの入力端の電圧差を補償する比較器設定電圧に変更し、前記比較動作の開始とともに、前記比較器設定電圧を基点として前記ランプ信号を出力する参照電圧生成部を備えており、かつ、
前記比較動作の前に、前記比較器設定電圧に所定の強調電圧を加える機能を有している
ことを特徴とするランプ生成回路。
【請求項２】
請求項１記載のランプ生成回路において、
前記強調電圧を加えた後、前記比較器設定電圧に戻してから前記ランプ信号を出力する機能を有している
ことを特徴とするランプ生成回路。
【請求項３】
請求項１記載のランプ生成回路において、
前記比較器設定電圧および前記強調電圧のそれぞれを独立して制御する機能を有している
ことを特徴とするランプ生成回路。
【請求項４】
請求項１記載のランプ生成回路において、
前記比較動作開始前における前記参照信号電圧の前記比較器設定電圧への変更および前記強調電圧を加える変更から、前記ランプ信号の出力開始までの期間を変更する機能を有している
ことを特徴とするランプ生成回路。
【請求項５】
請求項１〜４のうちいずれか１項記載のランプ生成回路において、
前記アナログデジタル変換回路は、
前記比較器の比較時間を計数するカウンタを有しており、前記カウンタによる計数結果に基づいて、前記デジタル信号を生成するものであり、
前記ランプ生成回路は、
前記アナログデジタル変換回路が有するカウンタの計数開始時刻に対する、前記ランプ信号の出力開始時刻を変更する機能を有している
ことを特徴とするランプ生成回路。
【請求項６】
請求項１または５に記載のランプ生成回路において、
前記参照電圧生成部の出力電圧が所定電圧になった時から、前記比較器の前記一方の入力端における電圧が前記所定電圧になる時までの時間差を測定する時間差測定部と、
前記時間差測定部によって測定された、前記ランプ信号の出力期間の初期における前記時間差である第１の時間差と、前記ランプ信号の傾斜が安定したときにおける前記時間差である第２の時間差とを比較する時間差比較部と、
前記時間差比較部による比較結果に基づいて、前記第１の時間差と前記第２の時間差とが一致するように、前記強調電圧を制御する強調電圧制御部とを備えている
ことを特徴とするランプ生成回路。
【請求項７】
請求項１または５に記載のランプ生成回路において、
前記参照電圧生成部の出力電圧を測定する出力電圧測定部と、
前記比較器の前記一方の入力端における電圧を測定する参照電圧測定部と、
前記参照電圧生成部の出力電圧が所定電圧になった時から、前記比較器の前記一方の入力端における電圧が前記所定電圧になる時までの時間差を測定する時間差測定部と、
前記ランプ信号の出力期間の初期における所定時に、前記出力電圧測定部によって測定された第１の電圧と、前記所定時から前記時間差測定部によって測定された前記時間差が経過した時に、前記参照電圧測定部によって測定された第２の電圧とを比較する電圧比較部と、
前記電圧比較部による比較結果に基づいて、前記第１の電圧と前記第２の電圧とが一致するように、前記強調電圧を制御する強調電圧制御部とを備えている
ことを特徴とするランプ生成回路。
【請求項８】
請求項１，６または７のいずれか１項記載のランプ生成回路と、
光電変換素子を含む単位画素が行列状に２次元配置されるとともに、前記単位画素の行列状配置に対して列毎に列信号線が配線されている画素アレイ部と、
前記画素アレイ部の前記各単位画素を行毎に選択制御し、この制御結果を前記列信号線に出力する行走査手段と、
前記単位画素の列毎に設けられており、それぞれが前記行走査手段から前記列信号線を介して出力されたアナログ信号を前記アナログ入力信号として受け、前記デジタル信号を出力する複数の前記アナログデジタル変換回路とを備えている
ことを特徴とするイメージセンサー。
【請求項９】
請求項８記載のイメージセンサーと、
前記イメージセンサーをシリアル制御信号によって制御するとともに、前記イメージセンサーの前記各アナログデジタル変換回路から出力された前記デジタル信号に基づいて、映像信号処理を行うデジタル映像処理装置とを備えている
ことを特徴とする撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーおよび撮像装置に関するものであり、特に、このイメージセンサーおよび撮像素子が有するシングルスロープ型（または、積分型、カウンタ型とも呼ばれる）のアナログデジタル変換回路（以下ＡＤＣ（Analog-to-Digital Converter)と表記）に参照信号を出力するランプ生成回路に関するものである。
【背景技術】
【０００２】
従来より、イメージセンサーの画素配列の各列にそれぞれＡＤＣを設け、水平走査期間内に画素配列一行分の画素出力信号のＡＤ（Analog-to-Digital）変換を一度に処理する列並列ＡＤ変換方式のイメージセンサーが開発され、利用されている。この列並列ＡＤ変換方式では、画素ピッチで決まる各列の面積的な制約から、比較的回路規模が小さいシングルスロープ型ＡＤＣが一般的によく用いられる（例えば特許文献１）。シングルスロープ型ＡＤＣは、カウンタのカウント値と相関を持ったランプ信号を参照信号としてＡＤＣの比較器に入力させ、アナログ入力信号（画素出力信号）とこの参照信号とが一致した時点でのカウント値に基づいて、ＡＤ変換結果をデジタル信号として出力する。【０００３】
図１２は従来のイメージセンサーの構成例を示すブロック図である。【０００４】
列並列ＡＤＣ（シングルスロープ型ＡＤＣ）６２０は、比較器６６０（６６１〜６６ｐ）（ｐは自然数）とカウンタ６７０（６７１〜６７ｐ）とを備えている。そして、列並列ＡＤＣ６２０は、比較器６６０において、ランプ生成回路６３０から出力された参照信号Ｖｒと画素配列６１０から出力された画素信号Ｖｓ１〜Ｖｓｐとを比較し、カウンタ６７０（６７１〜６７ｐ）による比較結果Ｖｃ１〜Ｖｃｐのカウント結果に基づいて、ＡＤ変換結果（デジタル信号）を出力する。【０００５】
イメージセンサーに搭載される列並列ＡＤＣ６２０は、一般的にデジタルＣＤＳ（Correlated Double Sampling：相関二重サンプリング）と呼ばれる一連の動作によってＡＤ変換を行う。デジタルＣＤＳとは、画素信号Ｖｓ１〜ＶｓｐのリセットレベルのＡＤ変換と信号レベルのＡＤ変換との２回のＡＤ変換を行い、その差分を画素信号Ｖｓ１〜ＶｓｐのＡＤ変換結果とすることにより、画素配列６１０の画素や比較器６６０の特性のばらつきに起因する固定パターンノイズを抑制するものである。【０００６】
図１３のタイミングチャートを用いてデジタルＣＤＳの動作を具体的に説明する。【０００７】
まず、時刻Ｔ３０から時刻Ｔ３１の期間において、画素配列６１０からは画素信号Ｖｓｘ（ｘ＝１〜ｐ）として、リセットレベル電圧Ｖ１が出力される。また、ランプ生成回路６３０が出力する参照信号Ｖｒは、予め制御回路６４０により設定されている初期電圧ＶＩに設定される。この状態において、制御回路６４０は、リセット信号ＣＲＳＴを“Ｌ”に設定し、比較器６６０をリセットする。具体的には、比較器６６ｘ（ｘ＝１〜ｐ）は、例えば図１４に示すように、入力容量３ａ，３ｂを備えた差動アンプと入力容量３ｃを備えたインバータ（ＩＮＶ）アンプ３ｉとで構成されている。そして、リセット信号ＣＲＳＴが入力されると、差動トランジスタ３ｄ，３ｅのゲートとドレインとの間およびＩＮＶアンプ３ｉの入出力は、リセットトランジスタ３ｆ，３ｇ，３ｈによってショートされ、比較器６６ｘはバランス状態にリセットされる。【０００８】
時刻Ｔ３１から時刻Ｔ３２の期間において、制御回路６４０は、比較器出力初期化制御信号Ｓｒを駆動する。すると、ランプ生成回路６３０は、参照信号Ｖｒを初期電圧ＶＩから比較器初期化電圧ＶＲに変更し、この電圧を保持する。ここで、比較器初期化電圧ＶＲとは、比較器６６ｘの初期化後の参照信号Ｖｒと画素信号Ｖｓｘとの電圧差（すなわち比較動作）を補償する、予め制御回路６４０によって設定されている初期電圧ＶＩより補償電圧だけ高い電圧である。これにより、比較器６６ｘ（ｘ＝１〜ｐ）は、バランスした状態から比較結果Ｖｃｘ（ｘ＝１〜ｐ）が“Ｈ”の状態に確定（初期化）される。【０００９】
時刻Ｔ３２において、制御回路６４０はカウンタ用クロックＣＫの駆動を開始し、参照信号Ｖｒは、比較器初期化電圧ＶＲを基点とした傾斜状のランプ信号となる。ランプ信号出力の開始とともに、カウンタ６７ｘ（ｘ＝１〜ｐ）は、初期カウント値からダウンカウントを開始し、１回目のＡＤ変換に係る比較動作が開始される。【００１０】
時刻Ｔ３３において、比較器６６ｘにおける参照信号Ｖｒと画素信号Ｖｓｘ（リセットレベル電圧Ｖ１）とが一致すると、比較結果Ｖｃｘは“Ｌ”に転じ、カウンタ６７ｘはダウンカウントを停止し、そのときのカウント値（カウント幅Ｖｄ）を保持する。【００１１】
時刻Ｔ３４から時刻Ｔ３５の期間において、制御回路６４０は、再度比較器出力初期化制御信号Ｓｒを駆動する。すると、ランプ生成回路６３０は、再び参照信号Ｖｒを比較器初期化電圧ＶＲに変更し、これにより、比較結果Ｖｃｘ（ｘ＝１〜ｐ）が“Ｈ”の状態に初期化される。また、画素配列６１０からは、リセットレベル電圧Ｖ２に変更された画素信号Ｖｓｘが出力され、状態が安定するまで待機する。【００１２】
時刻Ｔ３５において、制御回路６４０はカウンタ用クロックＣＫの駆動を開始し、参照信号Ｖｒは、比較器初期化電圧ＶＲを基点とした傾斜状のランプ信号となる。そして、ランプ信号出力の開始とともに、カウンタ６７ｘは、１回目のＡＤ変換で保持されたカウント値を基点としてアップカウントを開始し、２回目のＡＤ変換に係る比較動作が開始される。【００１３】
時刻Ｔ３６において、比較器６６ｘにおける参照信号Ｖｒと画素信号Ｖｓｘ（リセットレベル電圧Ｖ２）とが一致すると、比較結果Ｖｃｘは“Ｌ”に転じ、カウンタ６７ｘはアップカウントを停止し、そのときのカウント値を保持する。この時刻Ｔ３３におけるカウント値と時刻Ｔ３６におけるカウント値との差分は、１回目のＡＤ変換と２回目のＡＤ変換との差分値に等しく、すなわち画素信号Ｖｓｘの振幅の差分（Ｖ１−Ｖ２）のＡＤ変換結果となる。【００１４】
ところで、近年では、デジタルカメラシステムにおいて、画素数の増加が一段と進んでいる。また、ハイビジョン動画撮影機能の搭載などにより、イメージセンサー駆動の高速化が進んでいる。この高速化において、上述したデジタルＣＤＳを用いたＡＤ変換には下記の課題があり、課題解決のための技術が提案されている。【００１５】
例えば、上記高速化に伴い、クロックの立ち上がりと立ち下がりの両エッジのタイミングを用いるＤＤＲ（Double-Data-Rate）方式が用いられる。上記の例（特許文献１）において、クロック信号線は、ランプ生成回路６３０とカウンタ６７０とに共通のクロックを供給している。そのため、長距離にわたってクロック信号線が引き回されることとなる。そして、このクロックの周波数が高くなると配線抵抗や配線容量に起因する負荷によって、クロック波形の鈍りやデューティー比の劣化が起こり、ＡＤ変換のＤＮＬ（Differential Non-Linearity）特性が劣化するという課題がある。【００１６】
そこで、特許文献２では、ランプ生成回路に供給するクロックを分周してその周波数を低下させ、ランプ生成回路の出力信号にローパスフィルタ（ＬＰＦ（Ｌow Pass Filter））を挿入し、ランプ信号波形を平滑化するという技術が開示されている。これにより、クロック波形の鈍りやデューティー比の劣化に起因するＤＮＬ特性劣化を防ぐことができる。【００１７】
また、上述のように、デジタルＣＤＳのＡＤ変換は、２回のＡＤ変換によって実現されているが、高速駆動の観点からは、ＡＤ変換期間をできるだけ短縮できることが好ましい。【００１８】
そこで、特許文献３では、デジタルＣＤＳのＡＤ変換期間を短縮する技術として、ランプ波発生期間（例えば図１３のダウンカウント期間およびアップカウント期間）のなかで、ランプ波の線形期間を広げる技術が開示されている。具体的には、ランプ生成回路の出力部はバッファにより駆動されており、かつ多数のＡＤＣが接続されている。そして、このランプ生成回路の出力部に設けられたバッファの入力部には、グリッジノイズを平滑化するためのＬＰＦが設けられている。このグリッジ平滑用ＬＰＦの時定数を切替えることにより、ランプ波出力開始時の鈍りが改善される。【００１９】
また、特許文献４では、ランプ波発生器の高速応答性を改善する技術として、ランプ波と方形波とを同じタイミングで加算することにより、高速なランプ波発生を可能とする技術が開示されている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００６−３４００４４号公報
【特許文献２】特開２００９−０７７１７２号公報
【特許文献３】米国特許出願公開第２０１０／０２７１２４８号明細書
【特許文献４】特開２００６−３３７１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述の従来技術において、特に参照信号に対して、配線の引き回しや画素数の増加に伴うＡＤＣの増加による参照信号に対する入力負荷の増加などによる過大な負荷がついた場合において、正確なＡＤ変換とＡＤ変換期間の短縮との両立を考えたときには、未解決の課題がある。【００２２】
例えば、特許文献２の構成では、クロックの分周とＬＰＦの挿入とにより、高速クロックの波形鈍りによる線形性の劣化を抑制することができるが、ランプ波出力開始時における波形の鈍りを助長することとなり、ＡＤ変換期間の短縮は難しい。【００２３】
また、特許文献３の構成では、グリッジ平滑用ＬＰＦの時定数の切替えにより、ランプ生成回路の出力バッファの入力部では、ランプ波形の立ち上がり応答は俊敏となるが、出力バッファの出力後の配線の引き回しやＡＤＣの入力負荷による波形の鈍りの問題は避けられない。【００２４】
また、特許文献４は、ランプ波発生器の出力波形の立ち上がり応答を改善させる技術ではあるが、方形波発生部および波形加算部などの回路規模が大きく、イメージセンサーおよび撮像装置に搭載する際にはデメリットが大きい。さらに、特許文献３の技術と同様に、出力負荷の増大（配線の引き回しやＡＤＣの入力負荷）による波形の鈍りの問題は避けられない。【００２５】
以下、図１５〜図１７を用いて、ランプ生成回路の出力負荷の増大（配線の引き回しやＡＤＣの入力負荷）による波形の鈍りの問題について具体的に説明する。【００２６】
図１５は従来のイメージセンサーに搭載された列並列ＡＤＣ６２０のデジタルＣＤＳの１回目のＡＤ変換動作時の参照信号Ｖｒ（Ｖｒｅ）の過渡特性を示した図である。【００２７】
時刻Ｔ４０において、ランプ生成回路６３０から出力される参照信号Ｖｒは、初期電圧ＶＩから比較器初期化電圧ＶＲに変更される。そして、時刻Ｔ４１において、比較器初期化電圧ＶＲを基点として、所定の傾きをもって時間的に傾斜するランプ信号が参照信号Ｖｒとして出力される。しかしながら、参照信号配線経路の負荷および多数の共通接続された列並列ＡＤＣ６２０の比較器６６０（６６１〜６６ｐ）の負荷により、例えばランプ生成回路６３０から最も遠い列の比較器６６ｐの入力部における参照信号Ｖｒｅは、図１５の太い実線で示したような過渡特性を示す信号となり、この参照信号Ｖｒｅが比較器６６ｐに伝達される。【００２８】
ここで、ＡＤ変換が正確に行われるためには、カウンタ６７０の１カウント期間に対する参照信号Ｖｒｅが変化する電圧幅が一定（すなわち、参照信号Ｖｒｅの傾斜が直線領域に達している）必要がある。しかしながら、図１５において、参照信号Ｖｒｅの傾斜が直線領域に達するのはＡ点であり、Ａ点までの間はＡＤ変換が正確に行われていない。【００２９】
ただし、図１５の例では、参照信号Ｖｒｅが初期電圧ＶＩになる以前に直線領域に達しているため、デジタルＣＤＳの１回目のＡＤ変換は正しく行われる。【００３０】
具体的には、デジタルＣＤＳの１回目のＡＤ変換は、入射光量による変動がほとんど無い画素信号のリセットレベルを変換するものであり、かつ比較器６６０は、図１４に示すような入力容量３ａ，３ｂを備えた構成である。そして、比較器６６０が一旦初期化されてから比較動作を行うため、理想的には列並列ＡＤＣ６２０に入力される参照信号Ｖｒｅが図１５における初期電圧ＶＩに等しくなる時点で比較が完了する。したがって、画素信号Ｖｓｘと参照信号Ｖｒｅとが一致した時点での参照信号Ｖｒｅのランプ波形の傾斜が直線領域に達していればよい。すなわち、図１５の例では、参照信号Ｖｒｅが初期電圧ＶＩになる以前に直線領域に達しているため、デジタルＣＤＳの１回目のＡＤ変換は正しく行われる。【００３１】
図１６は図１５の参照信号Ｖｒと参照信号Ｖｒｅとの差分特性を示した図である。この差分が一定値になった時刻が直線領域に達した時点とみなすことができ、図１５同様にＡ点において直線領域に達しているといえる。【００３２】
しかしながら、さらに高速化した場合（例えば図１５における比較器初期化電圧ＶＲの出力期間（Ｔ４０〜Ｔ４１の期間）を短縮した場合）、ランプ生成回路６３０がランプ信号の出力を開始する時刻での参照信号Ｖｒｅは、Ｃ点よりも低い電圧（比較器初期化電圧ＶＲから離れた電圧）から遷移を始めることとなる。すなわち、直線領域に達するまでの期間はＡ点よりも遅くなる。【００３３】
また、イメージセンサーの画素数が増加した場合においても、同様な課題が発生するとともに、接続される列並列ＡＤＣ６２０の比較器６６０や配線の増加に起因する負荷の増大による参照信号Ｖｒｅの遅延が更に大きくなることが考えられる。したがって、図１５において、参照信号Ｖｒｅの電圧が初期電圧ＶＩになったときに、参照信号Ｖｒｅが直線領域に達していない状態が起こりえることとなる。【００３４】
次に、このような状態がＡＤ変換特性に及ぼす影響を詳しく説明する。【００３５】
図１７は図１５の状態における参照信号Ｖｒｅの電圧波形とＡＤ変換特性との関係を示した図である。図１７において、例えばデジタルＣＤＳの２回目のＡＤ変換時の画素信号の信号レベルが暗時（電圧としてはリセットレベルに近い電圧）のときには、比較完了時点（Ｄ点）のランプ信号の傾斜が理想よりも緩やかな状態であり、１カウント期間に対する参照信号Ｖｒｅの変化が小さくなっている。つまり、ＡＤ変換のカウント数が大きくなり、ＡＤ変換ゲインは理想より高い状態となる（Ｆ点）。一方、標準時（一般的には数百ｍＶ程度）のときには、比較完了時点（Ｅ点）のランプ信号の傾斜が理想の参照信号（参照信号Ｖｒ）と等しいため、ＡＤ変換ゲインは理想と等しい（Ｇ点）。【００３６】
上記より、参照信号Ｖｒｅの電圧が初期電圧ＶＩに到達した時点において、参照信号Ｖｒｅが直線領域に達していないと、画素信号Ｖｓｘの振幅が小さい範囲において、列並列ＡＤＣ６２０のリニアリティーが劣化することとなる。【００３７】
上記の点に鑑み、本発明は、シングルスロープ型ＡＤＣのＡＤ変換において、特に参照信号に対して、配線の引き回しやＡＤＣの入力負荷などによる過大な負荷がついた場合においても、正確なＡＤ変換を可能にしながら、ＡＤ変換に要する時間を短縮することを可能とするランプ生成回路を提供することを目的とする。
【課題を解決するための手段】
【００３８】
本発明の一態様は、シングルスロープ型のアナログデジタル変換回路に、所定の傾きをもって時間的に傾斜するランプ信号を参照信号として出力するランプ生成回路であって、前記アナログデジタル変換回路は、一方の入力端に前記参照信号を受けるとともに、他方の入力端にアナログ入力信号を受ける比較器を有しており、前記比較器による比較動作の結果に基づいて、前記アナログ入力信号をデジタル信号に変換するものである。そして、前記ランプ生成回路は、前記比較動作の前に、前記参照信号の電圧を、前記比較器の前記２つの入力端の電圧差を補償する比較器設定電圧に変更し、前記比較動作の開始とともに、前記比較器設定電圧を基点として前記ランプ信号を出力する参照電圧生成部を備えており、かつ、前記比較動作の前に、前記比較器設定電圧に所定の強調電圧を加える機能を有しているものである。【００３９】
これにより、アナログデジタル変換回路（ＡＤＣ）の比較動作の前に、参照信号の電圧は、ＡＤＣの比較器の２つの入力端の電圧差を補償する、すなわち比較動作を補償する比較器設定電圧に変更されるとともに、所定の強調電圧が加えられ、この電圧が参照信号として出力される。これにより、比較器の２つの入力端の電圧差を補償することによる比較器の比較動作の補償だけでなく、配線の引き回しやＡＤＣの入力負荷などによる過大な負荷がついた場合においても、ＡＤＣの比較器の入力部における参照信号の立ち上がりをサポートすることができる。これにより、ランプ生成回路の出力部とＡＤＣの比較器の入力部とにおけるランプ信号の傾斜がほぼ等しくなるまでの期間を短縮することができる。すなわち、正確なＡＤ変換を可能にしながら、ＡＤ変換に要する時間を短縮することができる。【００４０】
そして、前記態様のランプ生成回路は、前記比較動作開始前における前記参照信号電圧の前記比較器設定電圧への変更および前記強調電圧を加える変更から、前記ランプ信号の出力開始までの期間を変更する機能を有しているのが好ましい。【００４１】
これにより、強調電圧を加えてからランプ信号の出力を開始するまでの期間の長さの制御を、強調電圧の電圧値の制御と組み合わせて行うことができる。これにより、ＡＤ変換期間を最短時間にチューニングすることが可能となる。【００４２】
また、前記アナログデジタル変換回路は、前記比較器の比較時間を計数するカウンタを有しており、前記カウンタによる計数結果に基づいて、前記デジタル信号を生成するものとしてもよい。そして、前記態様のランプ生成回路は、前記アナログデジタル変換回路が有するカウンタの計数開始時刻に対する、前記ランプ信号の出力開始時刻を変更する機能を有しているのが好ましい。【００４３】
これにより、強調電圧を加えてからランプ信号の出力を開始するまでの期間の長さを制御するとともに、ＡＤＣが有するカウンタの計数開始時刻に対してランプ信号の出力開始時刻を設定することができる。これにより、ランプ生成回路が出力するランプ波形の傾斜が緩やかな場合（すなわちＡＤ変換ゲインが高い場合）において、ＡＤＣの比較器に入力される参照信号の振幅が小さいときに、一定のダウンカウント期間内でＡＤ変換が終了しないことを、起こりにくくすることが可能となる。【００４４】
また、前記態様のランプ生成回路は、前記参照電圧生成部の出力電圧が所定電圧になった時から、前記比較器の前記一方の入力端における電圧が前記所定電圧になる時までの時間差を測定する時間差測定部と、前記時間差測定部によって測定された、前記ランプ信号の出力期間の初期における前記時間差である第１の時間差と、前記ランプ信号の傾斜が安定したときにおける前記時間差である第２の時間差とを比較する時間差比較部と、前記時間差比較部による比較結果に基づいて、前記第１の時間差と前記第２の時間差とが一致するように、前記強調電圧を制御する強調電圧制御部とを備えていてもよい。【００４５】
これにより、ランプ生成回路の出力電圧と比較器の一方の入力端における電圧との所定電圧になる時までの時間差を、ランプ信号の出力期間の初期とランプ信号の傾斜が安定したときとのそれぞれにおいて測定し、この測定された時間差を比較した結果に基づいて、強調電圧を制御する。すなわち、この時間差の比較結果に基づいたフィードバック制御が可能となる。これにより、例えば撮像装置の画像出力が無効である期間などを利用して、上記の動作を繰り返し実施することにより、強調電圧を最適な値に制御することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきも抑える効果が得られる。【００４６】
また、前記態様のランプ生成回路は、前記参照電圧生成部の出力電圧を測定する出力電圧測定部と、前記比較器の前記一方の入力端における電圧を測定する参照電圧測定部と、前記参照電圧生成部の出力電圧が所定電圧になった時から、前記比較器の前記一方の入力端における電圧が前記所定電圧になる時までの時間差を測定する時間差測定部と、前記ランプ信号の出力期間の初期における所定時に、前記出力電圧測定部によって測定された第１の電圧と、前記所定時から前記時間差測定部によって測定された前記時間差が経過した時に、前記参照電圧測定部によって測定された第２の電圧とを比較する電圧比較部と、前記電圧比較部による比較結果に基づいて、前記第１の電圧と前記第２の電圧とが一致するように、前記強調電圧を制御する強調電圧制御部とを備えていてもよい。【００４７】
これにより、ランプ信号の出力期間の初期における所定時に測定された第１の電圧と、第１の電圧を測定した所定時から時間差測定部を用いて測定した時間差が経過した時に測定した第２の電圧との比較結果に基づいて、強調電圧を制御する。すなわち、この第１の電圧と第２の電圧との比較結果に基づいたフィードバック制御が可能となる。これにより、例えば撮像装置の画像出力が無効である期間などを利用して、上記の動作を繰り返し実施することにより、強調電圧を最適な値に制御することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきも抑える効果が得られる。
【発明の効果】
【００４８】
本発明によれば、シングルスコープ型のＡＤＣに、ランプ信号を参照信号として出力するランプ生成回路において、特に信号伝達経路に過大な負荷が存在する場合においても、正確なＡＤ変換を可能にしながら、ＡＤ変換に要する時間を短縮することができる。【００４９】
特に、イメージセンサーに搭載されている列並列ＡＤＣ（シングルスコープ型のＡＤＣ）に本発明を適用することにより、ダウンカウントのＡＤ変換期間が大幅に短縮可能となり、画素数が増加しても高速駆動が可能となる。
【図面の簡単な説明】
【００５０】
【図１】各実施形態に係る撮像装置を模式的に示すブロック図である。
【図２】各実施形態に係るイメージセンサーを模式的に示すブロック図である。
【図３】第１の実施形態に係るランプ生成回路の参照信号波形の一例を示す図である。
【図４】第１の実施形態に係るランプ生成回路における参照信号の遅延前後の差分特性を示す図である。
【図５】第１の実施形態に係るランプ生成回路の構成例および周辺回路の接続例を示す図である。
【図６】第１の実施形態に係る時間差測定部の動作を説明するための図である。
【図７】（ａ）は第１の実施形態に係る参照電圧生成部の構成の一例、（ｂ）は参照電圧生成部の動作を説明するための図である。
【図８】第１の実施形態に係る参照電圧生成部の他の構成例を示す図である。
【図９】第１の実施形態に係る参照電圧生成部の他の構成例を示す図である。
【図１０】第２の実施形態に係るランプ生成回路の構成例および周辺回路の接続例を示す図である。
【図１１】第２の実施形態に係る電圧測定部および時間差測定部の動作を説明するための図である。
【図１２】従来のイメージセンサーの構成例を示すブロック図である。
【図１３】従来のイメージセンサーの動作を説明するためのタイミングチャートである。
【図１４】従来のＡＤＣが有する比較器の内部回路の一例を示す図である。
【図１５】従来のランプ生成回路の参照信号波形の一例を示す図である。
【図１６】従来のランプ生成回路における参照信号の遅延前後の差分特性を示す図である。
【図１７】従来のランプ生成回路における参照信号とＡＤＣのＡＤ変換特性との関係を説明するための図である。
【発明を実施するための形態】
【００５１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５２】
ここで、デジタルＣＤＳのＡＤ変換は、２回のＡＤ変換から構成されているが、２回目のＡＤ変換は、画素信号の信号レベルを変換するため、入射光量に応じて様々な電圧振幅の信号を変換する必要があり、システム的にはＡＤ変換期間としては、ＡＤＣの全量子カウント分の期間が必要となる。これに対して、１回目のＡＤ変換は、全画素においてほぼ等しいリセットレベルの変換であるため、ダウンカウント幅のばらつきを包括する範囲でダウンカウント期間を短く規定することが可能である。そのため、以下の各実施形態では、デジタルＣＤＳにおいて２回行うＡＤ変換のうち、入射光量による変動がほとんど無い画素信号のリセットレベルを変換する１回目に係るＡＤ変換に着目し、この１回目のＡＤ変換動作時間の短縮について説明を行うものとする。なお、正確なＡＤ変換の実施という点においては、以下の実施形態を実施することにより、デジタルＣＤＳの１回目のＡＤ変換とともに、２回目のＡＤ変換においても効果がある。
【００５３】
＜第１の実施形態＞
図１は第１の実施形態に係る撮像装置を模式的に示すブロック図である。図１において、撮像装置は、イメージセンサー１００と、デジタル映像処理装置２００とを備えている。
【００５４】
デジタル映像処理装置２００は、マイコンＣＰＵ２０１を有しており、マイコンＣＰＵ２０１からのシリアル制御信号Ｄ（ｍ−１：０）（ｍは２以上の自然数）によってイメージセンサー１００を制御するとともに、イメージセンサー１００から入力したデジタル信号（ＡＤＣ出力信号）に基づいて、映像信号処理を行う。
【００５５】
図２は第１の実施形態に係るイメージセンサー１００を模式的に示すブロック図である。図２において、イメージセンサー１００は、画素配列１１０と、列並列ＡＤＣ（シングルスロープ型ＡＤＣ）１２０と、ランプ生成回路１３０と、制御回路１４０と、制御レジスタ１５０とを備えている。
【００５６】
画素配列１１０は、フォトダイオードとアンプで構成された単位画素が行列状に２次元配置されたものであり、選択された一行に属するｎ個（ｎは自然数）の単位画素のそれぞれにおいて光電変換された画素信号Ｖｓ１〜Ｖｓｎを同時に並列に出力する。
【００５７】
本実施形態では、列並列ＡＤＣ１２０として、シングルスロープ型のＡＤＣを用いている。列並列ＡＤＣ１２０は、後述する比較器１６０（１６１〜１６ｎ）とカウンタ１７０（１７１〜１７ｎ）とを備えている（図５参照）。ランプ生成回路１３０からの参照信号Ｖｒ（Ｖｒｅ）と画素配列１１０から出力されるアナログ入力信号である画素信号Ｖｓ１〜Ｖｓｎとをそれぞれの比較器１６０（１６１〜１６ｎ）により比較し、画素信号Ｖｓ１〜Ｖｓｎと参照信号Ｖｒ（Ｖｒｅ）とが一致した時点（後述する比較結果Ｖｃ１〜Ｖｃｎが反転した時点）におけるカウント値に基づいて、ＡＤ変換結果（デジタル信号）を出力する動作を行う。
【００５８】
イメージセンサー１００において、マイコンＣＰＵ２０１から出力されたシリアル制御信号Ｄ（ｍ−１：０）は、制御レジスタ１５０を介して、制御回路１４０に入力される。制御回路１４０は、ランプ生成回路１３０および列並列ＡＤＣ１２０を制御する。ランプ生成回路１３０は、制御回路１４０からの制御信号を受けて、所定の傾きをもって時間的に傾斜するランプ信号を参照信号Ｖｒとして出力する。
【００５９】
図３は本実施形態に係る参照信号において、ランプ生成回路１３０の出力部における参照信号Ｖｒ（以降参照信号Ｖｒとする）、およびランプ生成回路１３０から最も遠い列の列並列ＡＤＣ１２０の比較器１６ｎの入力部における参照信号Ｖｒｅ（以降参照信号Ｖｒｅとする）の過渡特性の例を示した図である。図３において、細線が参照信号Ｖｒを示しており、太線が参照信号Ｖｒｅを示している。時刻Ｔ１０において、ランプ生成回路１３０は、制御回路１４０からの制御信号に基づいて、参照信号Ｖｒを初期電圧ＶＩから比較器初期化電圧ＶＲに強調電圧ＶＡを加えた比較器初期化電圧ＶＥに変更する。時刻Ｔ１０から時刻Ｔ１１の期間において、ランプ生成回路１３０からは、継続して比較器初期化電圧ＶＥを出力する。このとき、参照信号Ｖｒｅは、接続されている負荷による過渡特性の影響を受けて、太線のような変化を示している。そして、ランプ生成回路１３０からランプ信号を参照信号Ｖｒとして出力する時刻Ｔ１１において、ランプ生成回路１３０は参照信号Ｖｒを比較器初期化電圧ＶＥから比較器初期化電圧ＶＲに変更し、ランプ信号を参照信号Ｖｒとして出力する。すると、このとき、参照信号Ｖｒｅは、比較器初期化電圧ＶＲより電圧ΔＶだけ高いランプ開始電圧Ｖｒｓに達している（図３のＢ点）。なお、定性的には、図３においてＢ点に達する時刻を早めたい場合は、ランプ信号の出力を開始する時刻と後述する列並列ＡＤＣ１２０のカウンタ１７０のカウントを開始する時刻とを早めるとともに、強調電圧ＶＡを高くする、すなわち比較器初期化電圧ＶＥを高くすることで実現できる。
【００６０】
なお、図３において、参照信号Ｖｒの比較器初期化電圧ＶＲへの変更、および強調電圧ＶＡを加える変更は同時に行われているが、参照信号Ｖｒを比較器初期化電圧ＶＲに変更する時刻と強調電圧ＶＡを加える時刻とがずれていてもかまわない。
【００６１】
図４は各時刻における参照信号Ｖｒと、参照信号Ｖｒｅとの差分を示した図である。従来の構成においては差分が直線の領域となるのはＡ点であったのに対して、本実施形態では、Ａ’点においてほぼ直線の領域に入っており、直線の領域が広がっていることが分かる。
【００６２】
以下、その具体的な手段について説明する。
【００６３】
まず、ランプ信号を参照信号Ｖｒとして出力する時に、参照信号Ｖｒと参照信号Ｖｒｅとの電圧の差分を直線の領域とするために必要な電圧であるランプ開始電圧Ｖｒｓを導出する。
【００６４】
ここで、参照信号Ｖｒの配線経路、および列並列ＡＤＣ１２０の比較器１６０の入力負荷による伝達遅延時間をτとし、ランプ波形（ランプ信号）の傾斜をＧｒとすると、直線領域の任意の時刻における電圧差ΔＶｒは、
ΔＶｒ＝τ・Ｇｒ    ・・・（式１）
となる。図３において、ランプ生成回路１３０がランプ信号の出力を開始する時（時刻Ｔ１１）の参照信号Ｖｒは、比較器初期化電圧ＶＲである。したがって、そのときのＶｒｓは、下式２で求められる。
【００６５】
Ｖｒｓ＝ＶＲ−ΔＶｒ
＝ＶＲ−τ・Ｇｒ    ・・・(式２）
上式２の結果より、比較器初期化電圧ＶＲおよびランプ信号の傾斜Ｇｒは既知であるため、ランプ開始電圧Ｖｒｓを求めるためには、伝達遅延時間τまたは電圧差ΔＶｒの実測値がわかればよい。
【００６６】
また、図３の例では、ランプ波形は下り電圧方向なので、
Ｇｒ＜０
∴  Ｖｒｓ＞ＶＲ    ・・・（式３）
となる。上式３の結果より、ランプ生成回路１３０がランプ信号の出力を開始する時刻Ｔ１１において、参照信号Ｖｒｅをランプ開始電圧Ｖｒｓに一致させるためには、必然的に、図３において、従来の比較器初期化電圧ＶＲを、ＶＥ＞Ｖｒｓとなる比較器初期化電圧ＶＥに変更する必要がある。
【００６７】
ここで、図３の参照信号Ｖｒにおいて、比較器初期化電圧ＶＥを維持している期間が十分確保できれば、比較器初期化電圧ＶＥ＝Ｖｒｓとすることによって、ランプ生成回路１３０がランプ波形を開始する時点（時刻Ｔ１１）において、参照信号Ｖｒｅの電圧をランプ開始電圧Ｖｒｓに容易に一致させることができる。しかしながら、列並列ＡＤＣ１２０のＡＤ変換に要する時間を短縮するためには、参照信号Ｖｒｅの電圧とランプ開始電圧Ｖｒｓとが一致するまでの時間を短縮する必要があり、強調電圧ＶＡ（比較器初期化電圧ＶＥ）を制御するのが好ましい。
【００６８】
さらに、参照信号Ｖｒの経路に係る負荷のばらつきなどに起因して、比較器初期化電圧ＶＥ（強調電圧ＶＡ）とランプ開始電圧Ｖｒｓとを計算によって一致させることは困難である。
【００６９】
そこで、例えば、撮像装置の画像出力が無効である期間（例えば電源立ち上げ後や垂直ブランキング期間など）を利用し、ランプ生成回路１３０が参照信号Ｖｒとしてランプ信号の出力を開始する時の参照信号Ｖｒｅの電圧を測定し、この参照信号Ｖｒｅの電圧がランプ開始電圧Ｖｒｓと一致するように比較器初期化電圧ＶＥ（強調電圧ＶＡ）を制御するキャリブレーションを行ってから、有効画像期間に入るようにする方法が考えられる。
【００７０】
また、例えば、参照信号Ｖｒと参照信号Ｖｒｅとが所定電圧になる時までの時間差を、ランプ信号の出力期間の初期とランプ信号の傾斜が安定したときとのそれぞれにおいて測定し、この測定された時間差を比較した結果に基づいて、比較器初期化電圧ＶＥを制御するキャリブレーションが考えられる。以下では、この時間差の測定結果によるフィードバック制御を用いた比較器初期化電圧ＶＥの制御についての例を示す。
【００７１】
図５は第１の実施形態に係るランプ生成回路１３０の構成例および周辺回路の接続例を示す図である。
【００７２】
ランプ生成回路１３０は、時間差測定部１３１と、時間差比較部１３２と、強調電圧制御部１３３と、参照電圧生成部１３４とを備えている。
【００７３】
列並列ＡＤＣ１２０は、ｎ列（ｎは自然数）のＡＤＣであるものとし、比較器１６０（１６１〜１６ｎ）とカウンタ１７０（１７１〜１７ｎ）とを備えている。比較器１６０（１６１〜１６ｎ）は、それぞれ一方の入力端に入力された参照信号Ｖｒｍ，Ｖｒｅと他方の入力端に入力された画素信号Ｖｓ１〜Ｖｓｎとを比較する。カウンタ１７０（１７１〜１７ｎ）は、比較器１６０（１６１〜１６ｎ）の比較時間である、カウンタ１７０の計数開始時刻から比較器１６０の出力が反転するまでの時間を計数し、その結果に基づいたアナログデジタル変換結果を、デジタル信号として出力する。ここで、参照信号Ｖｒｍとは、各比較器１６１〜１６（ｎ−１）の一方の入力端に入力される参照信号を指すものとする。
【００７４】
制御回路１４０は、リセット信号ＣＲＳＴを比較器１６０に供給するとともに、比較器１６０の出力状態を初期化するタイミングを、参照信号Ｖｒを介して規定する制御信号Ｓｒを、ランプ生成回路１３０に供給する。また、参照信号Ｖｒにおける傾斜状のランプ信号出力期間とカウンタ１７０のカウント値との相関をとるためのカウンタ用クロックＣＫをカウンタ１７０に供給するとともに、ランプ信号生成に用いるランプ生成用クロックＣＫｒをランプ生成回路１３０に供給する。また、時間差測定部１３１にタイミング信号Ｔ１，Ｔ２を供給する。
【００７５】
ここで、ランプ生成回路１３０の出力部から列並列ＡＤＣ１２０の比較器１６０（１６１〜１６ｎ）の各入力部までの配線経路には、配線抵抗および配線容量が存在している。そして、ランプ生成回路１３０から最も離れた列に位置する比較器１６ｎの入力に接続されている参照信号Ｖｒｅは、参照信号Ｖｒに対して最も遅延時間が大きい。
【００７６】
そこで、時間差測定部１３１は、この最も遅延の大きい参照信号Ｖｒｅと、参照信号Ｖｒとの時間差を、傾斜状のランプ信号期間の初期時点における時刻Ｔ１および安定点における時刻Ｔ２の２点において測定し、それぞれの時間差Δｔ１および時間差Δｔ２を、時間差比較部１３２に出力する。なお、上記において、参照信号Ｖｒｅと参照信号Ｖｒとの時間差を測定したが、他の列に位置する比較器１６０の入力部における参照信号Ｖｒｍと、参照信号Ｖｒとの時間差を測定してもかまわない。ただし、参照信号Ｖｒｅと参照信号Ｖｒとの時間差を測定するのが好ましい。
【００７７】
図６は上述の時刻Ｔ１，Ｔ２および時間差Δｔ１，Δｔ２の関係の一例を示す図である。図６において、点線が参照信号Ｖｒを示しており、実線が参照信号Ｖｒｅを示している。また、参照信号Ｖｒの傾きは負の傾きであるものとして説明する。
【００７８】
時刻Ｔ１において、時間差測定部１３１は、参照信号Ｖｒの電圧を参照信号電圧Ｖｒ１として保持し、ランプ生成用クロックＣＫｒによる内部カウントおよび参照信号電圧Ｖｒ１と参照信号Ｖｒｅとの比較を開始する。そして、時間差測定部１３１は、Ｖｒｅ≦Ｖｒ１となった時の内部カウント値から、参照信号Ｖｒおよび参照信号Ｖｒｅが参照信号電圧Ｖｒ１となる時間差である時間差Δｔ１を時間差比較部１３２に出力する。そして、時間差比較部１３２は、時間差測定部１３１から出力された時間差Δｔ１を保持する。
【００７９】
同様に、時刻Ｔ２において、時間差測定部１３１は、参照信号Ｖｒの電圧を参照信号電圧Ｖｒ２として保持し、ランプ生成用クロックＣＫｒによる内部カウントおよび参照信号電圧Ｖｒ２と参照信号Ｖｒｅとの比較を開始する。そして、時間差測定部１３１は、Ｖｒｅ≦Ｖｒ２となった時の内部カウント値から、参照信号Ｖｒおよび参照信号Ｖｒｅが参照信号電圧Ｖｒ２となる時間差である時間差Δｔ２を時間差比較部１３２に出力する。そして、時間差比較部１３２は、時間差測定部１３１から出力された時間差Δｔ２を保持する。
【００８０】
時間差比較部１３２は、時間差Δｔ１と時間差Δｔ２との比較を行い、比較結果を強調電圧制御部１３３に出力する。強調電圧制御部１３３は、時間差比較部１３２からの比較結果に基づいて、参照電圧生成部１３４の比較器初期化電圧ＶＥ（強調電圧ＶＡ）を変更する。例えば、強調電圧制御部１３３は、Δｔ１＜Δｔ２の場合は、比較器初期化電圧ＶＥを上昇させる一方、Δｔ１＞Δｔ２の場合は、比較器初期化電圧ＶＥを下降させる変更を行う。ここで、強調電圧制御部１３３の制御状態の更新は、リセット信号ＣＲＳＴによる比較器１６０のリセット(初期化）と同様に一連のＡＤ変換動作毎に行われるようにするのが好ましい。
【００８１】
以上の動作を、撮像装置の画像出力が無効な期間などで繰り返し行うことにより、比較器初期化電圧ＶＥ（強調電圧ＶＡ）を最適な設定にすることができる。
【００８２】
ここで、時刻Ｔ１は、理想的な参照信号Ｖｒの波形であれば、ランプ生成用クロックＣＫｒの開始した時点に設定される。しかしながら、実際の参照信号Ｖｒの波形は、ランプ生成回路１３０の出力インピーダンスなどの影響により既に波形が鈍っているため、ランプ生成用クロックＣＫｒの開始した時点からある程度時間が経過した時刻に時刻Ｔ１を設定するのが好ましい。
【００８３】
図７（ａ）は参照電圧生成部１３４の構成の一例を示すブロック図である。参照電圧生成部１３４は、制御切替部３００と、カウンタ３０１と、ＤＡＣ（Digital-to-Analog Converter）３０２とを備えている。また、図７（ｂ）は参照信号Ｖｒの変化を模式的に示した図である。
【００８４】
図７（ｂ）の時刻Ｔ２１より前において、制御切替部３００は、制御回路１４０から入力した制御信号（初期電圧（ＶＩ）設定信号）に基づいて、ＤＡＣ３０２を介して、参照信号Ｖｒを初期電圧ＶＩに設定する。そして、時刻Ｔ２１において、制御切替部３００は、強調電圧制御部１３３から入力した制御信号（強調電圧（ＶＥ（ＶＡ））設定信号）に基づいて、ＤＡＣ３０２を介して、参照信号Ｖｒを初期電圧ＶＩから強調電圧ＶＡを加えた比較器初期化電圧ＶＥに変更する。制御回路１４０が時刻Ｔ２２にランプ生成用クロックＣＫｒの供給を開始すると、カウンタ３０１は、制御回路１４０から入力した比較器出力初期化電圧（ＶＲ）設定コードをカウントの初期値に設定し、ＤＡＣ３０２は参照信号Ｖｒを比較器初期化電圧ＶＲに変更する。その後、ＤＡＣ３０２は、その電圧ＶＲを基点として、カウンタ３０１のカウント値に基づいて、ランプ信号を参照信号Ｖｒとして出力する。
【００８５】
このとき、図５において、制御回路１４０はカウンタ１７０に対して、カウンタ用クロックＣＫの供給を開始し、カウンタ１７０はカウントを開始する。具体的には、カウンタ１７０は、カウンタ用クロックＣＫを用いて、画素配列１１０からの画素信号Ｖｓ１〜Ｖｓｎと参照信号Ｖｒｍ，Ｖｒｅとの比較器１６０（１６１〜１６ｎ）による比較結果が反転するまでの時間をカウントする。
【００８６】
強制電圧制御部１３３は、アップダウンカウンタを備えるものであり、時間差比較部１３２の比較結果に基づいて、制御切替部３００に出力するデジタルコードを加減制御することにより、比較器初期化電圧ＶＥの調整を実現する。なお、強制電圧制御部１３３は、比較器初期化電圧ＶＥの調整を行う構成であれば上記に限定されず、参照電圧生成部１３４の構成に併せて構成が変わるものであり、別の構成となってもかまわない。
【００８７】
図８および図９は参照電圧生成部１３４の他の構成例を示す回路図である。
【００８８】
図８は抵抗ラダー（強調電圧用抵抗ラダー４００および初期電圧用抵抗ラダー４０１）の分圧タップをラダー選択制御回路４０２によって選択し、所望の参照信号Ｖｒを出力する方式の一例である。そして、初期電圧ＶＩは、制御回路１４０からの制御信号（初期電圧（ＶＩ）選択信号）によって選択された初期電圧用抵抗ラダー４０１の分圧タップで設定される。また、比較器初期化電圧ＶＥは、強調電圧制御部１３３からの制御信号（強調電圧（ＶＥ）選択信号）によって選択された強調電圧用抵抗ラダー４００の分圧タップで設定される。このとき、比較器初期化電圧ＶＲは、所定の固定電圧である。なお、比較器初期化電圧ＶＲは、予め設定された電圧ＶＲを用いてもよいし、外部から電圧ＶＲを設定するものとしてもよい。そして、ランプ生成用クロックＣＫｒによって、初期電圧用抵抗ラダー４０１の分圧タップを電圧Ｖｒｅｆ側に向かって順次選択切替えし、ランプ信号を参照信号Ｖｒとして出力する。
【００８９】
図９は電流参照型ＤＡＣを用いた方式の一例である。初期電圧ＶＩ、比較器初期化電圧ＶＲおよび強調電圧ＶＡを加えた比較器初期化電圧ＶＥは、制御回路１４０および強調電圧制御部１３３から受けたそれぞれの制御信号に基づいて、出力バイアス抵抗５００を制御することによって設定される。そして、ランプ生成用クロックＣＫｒを受けたカウンタ５０１のカウント値に基づいて、電流源のスイッチ５０２をオンオフ制御し、所定の傾きをもって時間的に傾斜するランプ信号を参照信号Ｖｒとして出力する。なお、所定の傾きをもって時間的に傾斜するランプ信号は、滑らかなスロープ状の波形であっても、階段状の波形であってもよく、所定の傾きをもって時間的に傾斜する信号であればよい。
【００９０】
以上のように、本実施形態では、参照信号Ｖｒと参照信号Ｖｒｅとが所定の電圧となる時間差を比較し、この比較結果に基づいてキャリブレーションを実施することにより、参照信号Ｖｒに対して過大な負荷がついた場合においても、参照信号Ｖｒと参照信号Ｖｒｅとの差分を直線領域に早く到達させることができる。これにより、参照信号Ｖｒと参照信号Ｖｒｅとの差分の直線領域が広がり、ＡＤ変換の時間を短縮できるとともに、ＡＤ変換時間を短縮した場合においても正確なＡＤ変換を実現することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきを抑える効果が得られる。
【００９１】
なお、図７（ｂ）において、カウンタ１７０は、ランプ信号出力を開始した時刻Ｔ２２からカウンタ用クロックＣＫの供給を受けて比較器出力のカウントを開始するものとしたが、ランプ生成用クロックＣＫｒの供給開始から時間Δｔ１遅らせてカウントを開始させるのが好ましい。これにより、ランプ信号の出力時における参照信号Ｖｒと、同等の電圧値となった参照信号Ｖｒｅからカウンタ１７０のカウントを開始することができるため、ダウンカウント範囲を有効に活用することができる。
【００９２】
また、本実施形態において、時間差測定部１３１の内部カウントの方向について、デジタルＣＤＳにおいて２回行うＡＤ変換の１回目と２回目とのアップダウンを切替える機能を備えさせ、強調電圧制御部１３３において、時間差測定部１３１から出力する時間差Δｔ１，Δｔ２をそれぞれ累積加算するようにしてもよい。そして、このとき、強調電圧制御部１３３は、上記の累積加算結果に基づいて、比較器初期化電圧ＶＥを調整する。このとき、時間差比較部１３２は必要としない。すなわち、時間差比較部１３２を削除した状態において、本実施形態と同様の効果を得ることができる。
【００９３】
＜第２の実施形態＞
図１０は第２の実施形態に係るランプ生成回路の構成例および周辺回路の接続例を示す図である。図１０において図５と共通の構成要素には図５と同一の符号を付しており、ここではその詳細な説明を省略する。
【００９４】
図１０のランプ生成回路１３０Ａにおいて、図５と異なるのは、時間差比較部１３２に代えて電圧比較部１３７を備えており、さらに、電圧測定部１３５および参照電圧測定部１３６を備えている点である。ここで、比較器初期化電圧ＶＥを制御するキャリブレーションは、撮像装置の画像出力が無効な期間などで繰り返し行われるが、以下では、１回目に行われるキャリブレーションを１サイクル目、２回目に行われるキャリブレーションを２サイクル目と呼ぶものとする。
【００９５】
図１１を参照しながら、ランプ生成回路１３０Ａの動作を説明する。
【００９６】
１サイクル目において、時間差測定部１３１は、第１の実施形態と同様に、参照信号Ｖｒと参照信号Ｖｒｅとの時間差を測定する。本実施形態では、安定点における時刻Ｔ２における時間差Δｔを測定し、参照電圧測定部１３６に出力する。
【００９７】
次に、２サイクル目において、電圧測定部１３５は、傾斜状のランプ信号期間の初期時点における時刻Ｔ１の参照信号Ｖｒの参照信号電圧Ｖｒ１を測定し、電圧比較部１３７に出力する。
【００９８】
参照電圧測定部１３６は、時刻Ｔ１に時間差測定部１３１から出力された時間差Δｔを加えた時刻（Ｔ１＋Δｔ）における参照信号Ｖｒｅの参照信号電圧Ｖｒ１’を測定し、電圧比較部１３７に出力する。
【００９９】
電圧比較部１３７は、参照信号電圧Ｖｒ１と参照信号電圧Ｖｒ１’とを比較し、比較結果を強調電圧制御部１３３に出力する。そして、強調電圧制御部１３３は、電圧比較部１３７から出力された比較結果に基づいて、参照電圧生成部１３４の比較器初期化電圧ＶＥを調整する。例えば、強調電圧制御部１３３は、Ｖｒ１＜Ｖｒ１’の場合は、比較器初期化電圧ＶＥを上昇させる一方、Ｖｒ１＞Ｖｒ１’の場合は、比較器初期化電圧ＶＥを下降させる調整を行う。
【０１００】
３サイクル目以降は、２サイクル目の動作を、撮像装置の画像出力が無効な期間などで繰り返し行うことにより、比較器初期化電圧ＶＥを最適な設定にすることができる。なお、３サイクル目以降に、２サイクル目の動作に交えて１サイクル目の動作を行ってもよい。例えば、３サイクル目以降で１サイクル目の動作と２サイクル目の動作とを交互に行ってもよい。
【０１０１】
以上のように、本実施形態では、所定の点における参照信号Ｖｒと参照信号Ｖｒｅとの電圧差を比較し、この比較結果に基づいてキャリブレーションを実施することにより、参照信号Ｖｒに対して過大な負荷がついた場合においても、参照信号Ｖｒと参照信号Ｖｒｅとの差分を直線領域に早く到達させることができる。これにより、参照信号Ｖｒと参照信号Ｖｒｅとの差分の直線領域が広がり、ＡＤ変換の時間を短縮できるとともに、ＡＤ変換時間を短縮した場合においても正確なＡＤ変換を実現することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきを抑える効果が得られる。
【０１０２】
ここで、ｎ列のＡＤＣ（比較器１６０）に関して、各列間の配線抵抗および配線容量が均等となるように参照信号配線の物理パターン設計を行えば、各列間の遅延時間は均一となり、全列にわたって直線性の改善効果が得られる。すなわち、第１および第２の実施形態における参照信号Ｖｒと参照信号Ｖｒｅとの時間差および電圧差に基づく比較器初期化電圧ＶＥの制御によって、ｎ列のＡＤＣの全列にわたる直線性の改善効果が得られる。
【０１０３】
なお、以上の説明において、ランプ生成回路１３０，１３０Ａから出力される参照信号Ｖｒのランプ信号は電圧の下り方向であるものとしたが、上式２におけるランプ信号の傾斜Ｇｒは正でもよく、ランプ信号は電圧の登り方向でも同様の効果が得られる。
【０１０４】
また、比較器初期化電圧ＶＲと強調電圧ＶＡとはそれぞれ独立して可変できるようにするのが好ましい。
【０１０５】
また、ランプ生成回路１３０，１３０Ａは、比較器１６０の比較動作開始前において、参照信号Ｖｒの電圧を比較器初期化電圧ＶＥへ変更した時からランプ信号の出力開始までの期間を変更する機能を備えているのが好ましい。そして、比較器初期化電圧ＶＥへ変更した時からランプ信号の出力開始までの期間の制御と、比較器初期化電圧ＶＥの電圧制御とを組み合わせて行うのが好ましい。これにより、ＡＤ変換期間を最短時間にチューニングすることが可能となる。
【０１０６】
また、ランプ生成回路１３０は、カウンタ１７０の計数開始時刻に対して、ランプ信号を参照信号Ｖｒとして出力する出力開始時刻を変更する機能を備えているのが好ましい。すると、前記の期間変更によって、比較器初期化電圧ＶＥへの変更からランプ信号の出力開始までの期間を制御するとともに、カウンタ１７０の計数開始時刻に対してランプ信号の出力開始時刻を設定することができる。これにより、ランプ生成回路１３０が出力するランプ信号（ランプ波形）の傾斜が緩やかな場合（すなわちＡＤ変換ゲインが高い場合）において、比較器１６０に入力される参照信号Ｖｒｍ，Ｖｒｅの振幅が小さいときに、一定のダウンカウント期間内でＡＤ変換が終了しないことが起こりにくいようにすることができる。
【０１０７】
具体的には、上記のようなランプ信号傾斜が緩やかな場合において、比較器１６０に入力される参照信号Ｖｒｍ，Ｖｒｅの振幅が小さいときには、比較器１６０が比較一致を検知してからカウンタ１７０への比較結果Ｖｃｘを伝達するまでの応答時間が長くなる可能性がある。そのため、設定されたゲイン（ランプ波形の傾斜）によっては、一定のダウンカウント期間内でＡＤ変換が終了しない場合がある。このようなとき、例えば、カウンタ１７０のカウント開始時刻に対して、ランプ波形の開始時刻を大幅に早める、すなわち参照信号Ｖｒが強調電圧ＶＡを加えた比較器初期化電圧ＶＥ（または比較器初期化電圧ＶＲ）を維持する期間を、例えばゼロに近いような短い設定にする。そして、比較器１６０が比較一致を検知する時間を早めるとともに、比較器初期化電圧ＶＥの電圧値とカウンタ１７０の開始時刻を調整する。これにより、ダウンカウント期間内でＡＤ変換が終了しないという問題を改善することができる。
【産業上の利用可能性】
【０１０８】
本発明に係るランプ生成回路は、参照信号の信号経路に過大な負荷が存在する場合に、高速駆動したときにおいても、高精度なＡＤ変換を必要とするシングルスロープ型ＡＤＣに参照信号を供給する回路として利用することができる。【０１０９】
したがって、例えばデジタルカメラ用のイメージセンサーに搭載される列並列ＡＤＣなどに特に有用である。また、本発明に係るイメージセンサーは、例えばデジタルカメラ用のイメージセンサーとして有用である。
【符号の説明】
【０１１０】
１００    イメージセンサー
１１０    画素配列（画素アレイ部）
１２０    列並列ＡＤＣ（アナログデジタル変換回路）
１３０，１３０Ａ    ランプ生成回路
１３１    時間差測定部
１３２    時間差比較部
１３３    強調電圧制御部
１３４    参照電圧生成部
１３５    電圧測定部（出力電圧測定部）
１３６    参照電圧測定部
１３７    電圧比較部
１６０    比較器
１７０    カウンタ
２００    デジタル映像処理装置
Ｖｒ，Ｖｒｅ，Ｖｒｍ    参照信号
Ｖｓ１〜Ｖｓｎ    画素信号（アナログ入力信号）
ＶＲ    比較器初期化電圧（比較器設定電圧）
ＶＡ    強調電圧
ＶＥ    強調電圧を加えた比較器初期化電圧
Δｔ１    時間差（第１の時間差）
Δｔ２    時間差（第２の時間差）
Ｖｒ１    参照信号電圧（第１の電圧）
Ｖｒ１’    参照信号電圧（第２の電圧）
Δｔ    時間差
Ｄ（ｍ−１：０）    シリアル制御信号
【図１】
2012143982.tif 000003
【図２】
2012143982.tif 000004
【図３】
2012143982.tif 000005
【図４】
2012143982.tif 000006
【図５】
2012143982.tif 000007
【図６】
2012143982.tif 000008
【図７】
2012143982.tif 000009
【図８】
2012143982.tif 000010
【図９】
2012143982.tif 000011
【図１０】
2012143982.tif 000012
【図１１】
2012143982.tif 000013
【図１２】
2012143982.tif 000014
【図１３】
2012143982.tif 000015
【図１４】
2012143982.tif 000016
【図１５】
2012143982.tif 000017
【図１６】
2012143982.tif 000018
【図１７】
2012143982.tif 000019
【手続補正書】
【提出日】平成25年9月11日(2013.9.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサーおよび撮像装置に関するものであり、特に、このイメージセンサーおよび撮像素子が有するシングルスロープ型（または、積分型、カウンタ型とも呼ばれる）のアナログデジタル変換回路（以下ＡＤＣ（Analog-to-Digital Converter)と表記）に参照信号を出力するランプ生成回路に関するものである。
【背景技術】
【０００２】
従来より、イメージセンサーの画素配列の各列にそれぞれＡＤＣを設け、水平走査期間内に画素配列一行分の画素出力信号のＡＤ（Analog-to-Digital）変換を一度に処理する列並列ＡＤ変換方式のイメージセンサーが開発され、利用されている。この列並列ＡＤ変換方式では、画素ピッチで決まる各列の面積的な制約から、比較的回路規模が小さいシングルスロープ型ＡＤＣが一般的によく用いられる（例えば特許文献１）。シングルスロープ型ＡＤＣは、カウンタのカウント値と相関を持ったランプ信号を参照信号としてＡＤＣの比較器に入力させ、アナログ入力信号（画素出力信号）とこの参照信号とが一致した時点でのカウント値に基づいて、ＡＤ変換結果をデジタル信号として出力する。
【０００３】
図１２は従来のイメージセンサーの構成例を示すブロック図である。
【０００４】
列並列ＡＤＣ（シングルスロープ型ＡＤＣ）６２０は、比較器６６０（６６１〜６６ｐ）（ｐは自然数）とカウンタ６７０（６７１〜６７ｐ）とを備えている。そして、列並列ＡＤＣ６２０は、比較器６６０において、ランプ生成回路６３０から出力された参照信号Ｖｒと画素配列６１０から出力された画素信号Ｖｓ１〜Ｖｓｐとを比較し、カウンタ６７０（６７１〜６７ｐ）による比較結果Ｖｃ１〜Ｖｃｐのカウント結果に基づいて、ＡＤ変換結果（デジタル信号）を出力する。
【０００５】
イメージセンサーに搭載される列並列ＡＤＣ６２０は、一般的にデジタルＣＤＳ（Correlated Double Sampling：相関二重サンプリング）と呼ばれる一連の動作によってＡＤ変換を行う。デジタルＣＤＳとは、画素信号Ｖｓ１〜ＶｓｐのリセットレベルのＡＤ変換と信号レベルのＡＤ変換との２回のＡＤ変換を行い、その差分を画素信号Ｖｓ１〜ＶｓｐのＡＤ変換結果とすることにより、画素配列６１０の画素や比較器６６０の特性のばらつきに起因する固定パターンノイズを抑制するものである。
【０００６】
図１３のタイミングチャートを用いてデジタルＣＤＳの動作を具体的に説明する。
【０００７】
まず、時刻Ｔ３０から時刻Ｔ３１の期間において、画素配列６１０からは画素信号Ｖｓｘ（ｘ＝１〜ｐ）として、リセットレベル電圧Ｖ１が出力される。また、ランプ生成回路６３０が出力する参照信号Ｖｒは、予め制御回路６４０により設定されている初期電圧ＶＩに設定される。この状態において、制御回路６４０は、リセット信号ＣＲＳＴを“Ｌ”に設定し、比較器６６０をリセットする。具体的には、比較器６６ｘ（ｘ＝１〜ｐ）は、例えば図１４に示すように、入力容量３ａ，３ｂを備えた差動アンプと入力容量３ｃを備えたインバータ（ＩＮＶ）アンプ３ｉとで構成されている。そして、リセット信号ＣＲＳＴが入力されると、差動トランジスタ３ｄ，３ｅのゲートとドレインとの間およびＩＮＶアンプ３ｉの入出力は、リセットトランジスタ３ｆ，３ｇ，３ｈによってショートされ、比較器６６ｘはバランス状態にリセットされる。
【０００８】
時刻Ｔ３１から時刻Ｔ３２の期間において、制御回路６４０は、比較器出力初期化制御信号Ｓｒを駆動する。すると、ランプ生成回路６３０は、参照信号Ｖｒを初期電圧ＶＩから比較器初期化電圧ＶＲに変更し、この電圧を保持する。ここで、比較器初期化電圧ＶＲとは、比較器６６ｘの初期化後の参照信号Ｖｒと画素信号Ｖｓｘとの電圧差（すなわち比較動作）を補償する、予め制御回路６４０によって設定されている初期電圧ＶＩより補償電圧だけ高い電圧である。これにより、比較器６６ｘ（ｘ＝１〜ｐ）は、バランスした状態から比較結果Ｖｃｘ（ｘ＝１〜ｐ）が“Ｈ”の状態に確定（初期化）される。
【０００９】
時刻Ｔ３２において、制御回路６４０はカウンタ用クロックＣＫの駆動を開始し、参照信号Ｖｒは、比較器初期化電圧ＶＲを基点とした傾斜状のランプ信号となる。ランプ信号出力の開始とともに、カウンタ６７ｘ（ｘ＝１〜ｐ）は、初期カウント値からダウンカウントを開始し、１回目のＡＤ変換に係る比較動作が開始される。
【００１０】
時刻Ｔ３３において、比較器６６ｘにおける参照信号Ｖｒと画素信号Ｖｓｘ（リセットレベル電圧Ｖ１）とが一致すると、比較結果Ｖｃｘは“Ｌ”に転じ、カウンタ６７ｘはダウンカウントを停止し、そのときのカウント値（カウント幅Ｖｄ）を保持する。
【００１１】
時刻Ｔ３４から時刻Ｔ３５の期間において、制御回路６４０は、再度比較器出力初期化制御信号Ｓｒを駆動する。すると、ランプ生成回路６３０は、再び参照信号Ｖｒを比較器初期化電圧ＶＲに変更し、これにより、比較結果Ｖｃｘ（ｘ＝１〜ｐ）が“Ｈ”の状態に初期化される。また、画素配列６１０からは、リセットレベル電圧Ｖ２に変更された画素信号Ｖｓｘが出力され、状態が安定するまで待機する。
【００１２】
時刻Ｔ３５において、制御回路６４０はカウンタ用クロックＣＫの駆動を開始し、参照信号Ｖｒは、比較器初期化電圧ＶＲを基点とした傾斜状のランプ信号となる。そして、ランプ信号出力の開始とともに、カウンタ６７ｘは、１回目のＡＤ変換で保持されたカウント値を基点としてアップカウントを開始し、２回目のＡＤ変換に係る比較動作が開始される。
【００１３】
時刻Ｔ３６において、比較器６６ｘにおける参照信号Ｖｒと画素信号Ｖｓｘ（リセットレベル電圧Ｖ２）とが一致すると、比較結果Ｖｃｘは“Ｌ”に転じ、カウンタ６７ｘはアップカウントを停止し、そのときのカウント値を保持する。この時刻Ｔ３３におけるカウント値と時刻Ｔ３６におけるカウント値との差分は、１回目のＡＤ変換と２回目のＡＤ変換との差分値に等しく、すなわち画素信号Ｖｓｘの振幅の差分（Ｖ１−Ｖ２）のＡＤ変換結果となる。
【００１４】
ところで、近年では、デジタルカメラシステムにおいて、画素数の増加が一段と進んでいる。また、ハイビジョン動画撮影機能の搭載などにより、イメージセンサー駆動の高速化が進んでいる。この高速化において、上述したデジタルＣＤＳを用いたＡＤ変換には下記の課題があり、課題解決のための技術が提案されている。
【００１５】
例えば、上記高速化に伴い、クロックの立ち上がりと立ち下がりの両エッジのタイミングを用いるＤＤＲ（Double-Data-Rate）方式が用いられる。上記の例（特許文献１）において、クロック信号線は、ランプ生成回路６３０とカウンタ６７０とに共通のクロックを供給している。そのため、長距離にわたってクロック信号線が引き回されることとなる。そして、このクロックの周波数が高くなると配線抵抗や配線容量に起因する負荷によって、クロック波形の鈍りやデューティー比の劣化が起こり、ＡＤ変換のＤＮＬ（Differential Non-Linearity）特性が劣化するという課題がある。
【００１６】
そこで、特許文献２では、ランプ生成回路に供給するクロックを分周してその周波数を低下させ、ランプ生成回路の出力信号にローパスフィルタ（ＬＰＦ（Ｌow Pass Filter））を挿入し、ランプ信号波形を平滑化するという技術が開示されている。これにより、クロック波形の鈍りやデューティー比の劣化に起因するＤＮＬ特性劣化を防ぐことができる。
【００１７】
また、上述のように、デジタルＣＤＳのＡＤ変換は、２回のＡＤ変換によって実現されているが、高速駆動の観点からは、ＡＤ変換期間をできるだけ短縮できることが好ましい。
【００１８】
そこで、特許文献３では、デジタルＣＤＳのＡＤ変換期間を短縮する技術として、ランプ波発生期間（例えば図１３のダウンカウント期間およびアップカウント期間）のなかで、ランプ波の線形期間を広げる技術が開示されている。具体的には、ランプ生成回路の出力部はバッファにより駆動されており、かつ多数のＡＤＣが接続されている。そして、このランプ生成回路の出力部に設けられたバッファの入力部には、グリッジノイズを平滑化するためのＬＰＦが設けられている。このグリッジ平滑用ＬＰＦの時定数を切替えることにより、ランプ波出力開始時の鈍りが改善される。
【００１９】
また、特許文献４では、ランプ波発生器の高速応答性を改善する技術として、ランプ波と方形波とを同じタイミングで加算することにより、高速なランプ波発生を可能とする技術が開示されている。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２００６−３４００４４号公報
【特許文献２】特開２００９−０７７１７２号公報
【特許文献３】米国特許出願公開第２０１０／０２７１２４８号明細書
【特許文献４】特開２００６−３３７１３９号公報
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述の従来技術において、特に参照信号に対して、配線の引き回しや画素数の増加に伴うＡＤＣの増加による参照信号に対する入力負荷の増加などによる過大な負荷がついた場合において、正確なＡＤ変換とＡＤ変換期間の短縮との両立を考えたときには、未解決の課題がある。
【００２２】
例えば、特許文献２の構成では、クロックの分周とＬＰＦの挿入とにより、高速クロックの波形鈍りによる線形性の劣化を抑制することができるが、ランプ波出力開始時における波形の鈍りを助長することとなり、ＡＤ変換期間の短縮は難しい。
【００２３】
また、特許文献３の構成では、グリッジ平滑用ＬＰＦの時定数の切替えにより、ランプ生成回路の出力バッファの入力部では、ランプ波形の立ち上がり応答は俊敏となるが、出力バッファの出力後の配線の引き回しやＡＤＣの入力負荷による波形の鈍りの問題は避けられない。
【００２４】
また、特許文献４は、ランプ波発生器の出力波形の立ち上がり応答を改善させる技術ではあるが、方形波発生部および波形加算部などの回路規模が大きく、イメージセンサーおよび撮像装置に搭載する際にはデメリットが大きい。さらに、特許文献３の技術と同様に、出力負荷の増大（配線の引き回しやＡＤＣの入力負荷）による波形の鈍りの問題は避けられない。
【００２５】
以下、図１５〜図１７を用いて、ランプ生成回路の出力負荷の増大（配線の引き回しやＡＤＣの入力負荷）による波形の鈍りの問題について具体的に説明する。
【００２６】
図１５は従来のイメージセンサーに搭載された列並列ＡＤＣ６２０のデジタルＣＤＳの１回目のＡＤ変換動作時の参照信号Ｖｒ（Ｖｒｅ）の過渡特性を示した図である。
【００２７】
時刻Ｔ４０において、ランプ生成回路６３０から出力される参照信号Ｖｒは、初期電圧ＶＩから比較器初期化電圧ＶＲに変更される。そして、時刻Ｔ４１において、比較器初期化電圧ＶＲを基点として、所定の傾きをもって時間的に傾斜するランプ信号が参照信号Ｖｒとして出力される。しかしながら、参照信号配線経路の負荷および多数の共通接続された列並列ＡＤＣ６２０の比較器６６０（６６１〜６６ｐ）の負荷により、例えばランプ生成回路６３０から最も遠い列の比較器６６ｐの入力部における参照信号Ｖｒｅは、図１５の太い実線で示したような過渡特性を示す信号となり、この参照信号Ｖｒｅが比較器６６ｐに伝達される。
【００２８】
ここで、ＡＤ変換が正確に行われるためには、カウンタ６７０の１カウント期間に対する参照信号Ｖｒｅが変化する電圧幅が一定（すなわち、参照信号Ｖｒｅの傾斜が直線領域に達している）必要がある。しかしながら、図１５において、参照信号Ｖｒｅの傾斜が直線領域に達するのはＡ点であり、Ａ点までの間はＡＤ変換が正確に行われていない。
【００２９】
ただし、図１５の例では、参照信号Ｖｒｅが初期電圧ＶＩになる以前に直線領域に達しているため、デジタルＣＤＳの１回目のＡＤ変換は正しく行われる。
【００３０】
具体的には、デジタルＣＤＳの１回目のＡＤ変換は、入射光量による変動がほとんど無い画素信号のリセットレベルを変換するものであり、かつ比較器６６０は、図１４に示すような入力容量３ａ，３ｂを備えた構成である。そして、比較器６６０が一旦初期化されてから比較動作を行うため、理想的には列並列ＡＤＣ６２０に入力される参照信号Ｖｒｅが図１５における初期電圧ＶＩに等しくなる時点で比較が完了する。したがって、画素信号Ｖｓｘと参照信号Ｖｒｅとが一致した時点での参照信号Ｖｒｅのランプ波形の傾斜が直線領域に達していればよい。すなわち、図１５の例では、参照信号Ｖｒｅが初期電圧ＶＩになる以前に直線領域に達しているため、デジタルＣＤＳの１回目のＡＤ変換は正しく行われる。
【００３１】
図１６は図１５の参照信号Ｖｒと参照信号Ｖｒｅとの差分特性を示した図である。この差分が一定値になった時刻が直線領域に達した時点とみなすことができ、図１５同様にＡ点において直線領域に達しているといえる。
【００３２】
しかしながら、さらに高速化した場合（例えば図１５における比較器初期化電圧ＶＲの出力期間（Ｔ４０〜Ｔ４１の期間）を短縮した場合）、ランプ生成回路６３０がランプ信号の出力を開始する時刻での参照信号Ｖｒｅは、Ｃ点よりも低い電圧（比較器初期化電圧ＶＲから離れた電圧）から遷移を始めることとなる。すなわち、直線領域に達するまでの期間はＡ点よりも遅くなる。
【００３３】
また、イメージセンサーの画素数が増加した場合においても、同様な課題が発生するとともに、接続される列並列ＡＤＣ６２０の比較器６６０や配線の増加に起因する負荷の増大による参照信号Ｖｒｅの遅延が更に大きくなることが考えられる。したがって、図１５において、参照信号Ｖｒｅの電圧が初期電圧ＶＩになったときに、参照信号Ｖｒｅが直線領域に達していない状態が起こりえることとなる。
【００３４】
次に、このような状態がＡＤ変換特性に及ぼす影響を詳しく説明する。
【００３５】
図１７は図１５の状態における参照信号Ｖｒｅの電圧波形とＡＤ変換特性との関係を示した図である。図１７において、例えばデジタルＣＤＳの２回目のＡＤ変換時の画素信号の信号レベルが暗時（電圧としてはリセットレベルに近い電圧）のときには、比較完了時点（Ｄ点）のランプ信号の傾斜が理想よりも緩やかな状態であり、１カウント期間に対する参照信号Ｖｒｅの変化が小さくなっている。つまり、ＡＤ変換のカウント数が大きくなり、ＡＤ変換ゲインは理想より高い状態となる（Ｆ点）。一方、標準時（一般的には数百ｍＶ程度）のときには、比較完了時点（Ｅ点）のランプ信号の傾斜が理想の参照信号（参照信号Ｖｒ）と等しいため、ＡＤ変換ゲインは理想と等しい（Ｇ点）。
【００３６】
上記より、参照信号Ｖｒｅの電圧が初期電圧ＶＩに到達した時点において、参照信号Ｖｒｅが直線領域に達していないと、画素信号Ｖｓｘの振幅が小さい範囲において、列並列ＡＤＣ６２０のリニアリティーが劣化することとなる。
【００３７】
上記の点に鑑み、本発明は、シングルスロープ型ＡＤＣのＡＤ変換において、特に参照信号に対して、配線の引き回しやＡＤＣの入力負荷などによる過大な負荷がついた場合においても、正確なＡＤ変換を可能にしながら、ＡＤ変換に要する時間を短縮することを可能とするランプ生成回路を提供することを目的とする。
【課題を解決するための手段】
【００３８】
本発明の一態様は、シングルスロープ型のアナログデジタル変換回路に、所定の傾きをもって時間的に傾斜するランプ信号を参照信号として出力するランプ生成回路であって、前記アナログデジタル変換回路は、一方の入力端に前記参照信号を受けるとともに、他方の入力端にアナログ入力信号を受ける比較器を有しており、前記比較器による比較動作の結果に基づいて、前記アナログ入力信号をデジタル信号に変換するものである。そして、前記ランプ生成回路は、前記比較動作の前に、前記参照信号の電圧を、前記比較器の前記２つの入力端の電圧差を補償する比較器設定電圧に変更し、前記比較動作の開始とともに、前記比較器設定電圧を基点として前記ランプ信号を出力する参照電圧生成部を備えており、かつ、前記比較動作の前に、前記比較器設定電圧に所定の強調電圧を加える機能を有しているものである。
【００３９】
これにより、アナログデジタル変換回路（ＡＤＣ）の比較動作の前に、参照信号の電圧は、ＡＤＣの比較器の２つの入力端の電圧差を補償する、すなわち比較動作を補償する比較器設定電圧に変更されるとともに、所定の強調電圧が加えられ、この電圧が参照信号として出力される。これにより、比較器の２つの入力端の電圧差を補償することによる比較器の比較動作の補償だけでなく、配線の引き回しやＡＤＣの入力負荷などによる過大な負荷がついた場合においても、ＡＤＣの比較器の入力部における参照信号の立ち上がりをサポートすることができる。これにより、ランプ生成回路の出力部とＡＤＣの比較器の入力部とにおけるランプ信号の傾斜がほぼ等しくなるまでの期間を短縮することができる。すなわち、正確なＡＤ変換を可能にしながら、ＡＤ変換に要する時間を短縮することができる。
【００４０】
そして、前記態様のランプ生成回路は、前記比較動作開始前における前記参照信号電圧の前記比較器設定電圧への変更および前記強調電圧を加える変更から、前記ランプ信号の出力開始までの期間を変更する機能を有しているのが好ましい。
【００４１】
これにより、強調電圧を加えてからランプ信号の出力を開始するまでの期間の長さの制御を、強調電圧の電圧値の制御と組み合わせて行うことができる。これにより、ＡＤ変換期間を最短時間にチューニングすることが可能となる。
【００４２】
また、前記アナログデジタル変換回路は、前記比較器の比較時間を計数するカウンタを有しており、前記カウンタによる計数結果に基づいて、前記デジタル信号を生成するものとしてもよい。そして、前記態様のランプ生成回路は、前記アナログデジタル変換回路が有するカウンタの計数開始時刻に対する、前記ランプ信号の出力開始時刻を変更する機能を有しているのが好ましい。
【００４３】
これにより、強調電圧を加えてからランプ信号の出力を開始するまでの期間の長さを制御するとともに、ＡＤＣが有するカウンタの計数開始時刻に対してランプ信号の出力開始時刻を設定することができる。これにより、ランプ生成回路が出力するランプ波形の傾斜が緩やかな場合（すなわちＡＤ変換ゲインが高い場合）において、ＡＤＣの比較器に入力される参照信号の振幅が小さいときに、一定のダウンカウント期間内でＡＤ変換が終了しないことを、起こりにくくすることが可能となる。
【００４４】
また、前記態様のランプ生成回路は、前記参照電圧生成部の出力電圧が所定電圧になった時から、前記比較器の前記一方の入力端における電圧が前記所定電圧になる時までの時間差を測定する時間差測定部と、前記時間差測定部によって測定された、前記ランプ信号の出力期間の初期における前記時間差である第１の時間差と、前記ランプ信号の傾斜が安定したときにおける前記時間差である第２の時間差とを比較する時間差比較部と、前記時間差比較部による比較結果に基づいて、前記第１の時間差と前記第２の時間差とが一致するように、前記強調電圧を制御する強調電圧制御部とを備えていてもよい。
【００４５】
これにより、ランプ生成回路の出力電圧と比較器の一方の入力端における電圧との所定電圧になる時までの時間差を、ランプ信号の出力期間の初期とランプ信号の傾斜が安定したときとのそれぞれにおいて測定し、この測定された時間差を比較した結果に基づいて、強調電圧を制御する。すなわち、この時間差の比較結果に基づいたフィードバック制御が可能となる。これにより、例えば撮像装置の画像出力が無効である期間などを利用して、上記の動作を繰り返し実施することにより、強調電圧を最適な値に制御することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきも抑える効果が得られる。
【００４６】
また、前記態様のランプ生成回路は、前記参照電圧生成部の出力電圧を測定する出力電圧測定部と、前記比較器の前記一方の入力端における電圧を測定する参照電圧測定部と、前記参照電圧生成部の出力電圧が所定電圧になった時から、前記比較器の前記一方の入力端における電圧が前記所定電圧になる時までの時間差を測定する時間差測定部と、前記ランプ信号の出力期間の初期における所定時に、前記出力電圧測定部によって測定された第１の電圧と、前記所定時から前記時間差測定部によって測定された前記時間差が経過した時に、前記参照電圧測定部によって測定された第２の電圧とを比較する電圧比較部と、前記電圧比較部による比較結果に基づいて、前記第１の電圧と前記第２の電圧とが一致するように、前記強調電圧を制御する強調電圧制御部とを備えていてもよい。
【００４７】
これにより、ランプ信号の出力期間の初期における所定時に測定された第１の電圧と、第１の電圧を測定した所定時から時間差測定部を用いて測定した時間差が経過した時に測定した第２の電圧との比較結果に基づいて、強調電圧を制御する。すなわち、この第１の電圧と第２の電圧との比較結果に基づいたフィードバック制御が可能となる。これにより、例えば撮像装置の画像出力が無効である期間などを利用して、上記の動作を繰り返し実施することにより、強調電圧を最適な値に制御することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきも抑える効果が得られる。
【発明の効果】
【００４８】
本発明によれば、シングルスロープ型のＡＤＣに、ランプ信号を参照信号として出力するランプ生成回路において、特に信号伝達経路に過大な負荷が存在する場合においても、正確なＡＤ変換を可能にしながら、ＡＤ変換に要する時間を短縮することができる。
【００４９】
特に、イメージセンサーに搭載されている列並列ＡＤＣ（シングルスロープ型のＡＤＣ）に本発明を適用することにより、ダウンカウントのＡＤ変換期間が大幅に短縮可能となり、画素数が増加しても高速駆動が可能となる。
【図面の簡単な説明】
【００５０】
【図１】各実施形態に係る撮像装置を模式的に示すブロック図である。
【図２】各実施形態に係るイメージセンサーを模式的に示すブロック図である。
【図３】第１の実施形態に係るランプ生成回路の参照信号波形の一例を示す図である。
【図４】第１の実施形態に係るランプ生成回路における参照信号の遅延前後の差分特性を示す図である。
【図５】第１の実施形態に係るランプ生成回路の構成例および周辺回路の接続例を示す図である。
【図６】第１の実施形態に係る時間差測定部の動作を説明するための図である。
【図７】（ａ）は第１の実施形態に係る参照電圧生成部の構成の一例、（ｂ）は参照電圧生成部の動作を説明するための図である。
【図８】第１の実施形態に係る参照電圧生成部の他の構成例を示す図である。
【図９】第１の実施形態に係る参照電圧生成部の他の構成例を示す図である。
【図１０】第２の実施形態に係るランプ生成回路の構成例および周辺回路の接続例を示す図である。
【図１１】第２の実施形態に係る電圧測定部および時間差測定部の動作を説明するための図である。
【図１２】従来のイメージセンサーの構成例を示すブロック図である。
【図１３】従来のイメージセンサーの動作を説明するためのタイミングチャートである。
【図１４】従来のＡＤＣが有する比較器の内部回路の一例を示す図である。
【図１５】従来のランプ生成回路の参照信号波形の一例を示す図である。
【図１６】従来のランプ生成回路における参照信号の遅延前後の差分特性を示す図である。
【図１７】従来のランプ生成回路における参照信号とＡＤＣのＡＤ変換特性との関係を説明するための図である。
【発明を実施するための形態】
【００５１】
以下、本発明の実施形態について図面を参照しながら説明する。
【００５２】
ここで、デジタルＣＤＳのＡＤ変換は、２回のＡＤ変換から構成されているが、２回目のＡＤ変換は、画素信号の信号レベルを変換するため、入射光量に応じて様々な電圧振幅の信号を変換する必要があり、システム的にはＡＤ変換期間としては、ＡＤＣの全量子カウント分の期間が必要となる。これに対して、１回目のＡＤ変換は、全画素においてほぼ等しいリセットレベルの変換であるため、ダウンカウント幅のばらつきを包括する範囲でダウンカウント期間を短く規定することが可能である。そのため、以下の各実施形態では、デジタルＣＤＳにおいて２回行うＡＤ変換のうち、入射光量による変動がほとんど無い画素信号のリセットレベルを変換する１回目に係るＡＤ変換に着目し、この１回目のＡＤ変換動作時間の短縮について説明を行うものとする。なお、正確なＡＤ変換の実施という点においては、以下の実施形態を実施することにより、デジタルＣＤＳの１回目のＡＤ変換とともに、２回目のＡＤ変換においても効果がある。
【００５３】
＜第１の実施形態＞
図１は第１の実施形態に係る撮像装置を模式的に示すブロック図である。図１において、撮像装置は、イメージセンサー１００と、デジタル映像処理装置２００とを備えている。
【００５４】
デジタル映像処理装置２００は、マイコンＣＰＵ２０１を有しており、マイコンＣＰＵ２０１からのシリアル制御信号Ｄ（ｍ−１：０）（ｍは２以上の自然数）によってイメージセンサー１００を制御するとともに、イメージセンサー１００から入力したデジタル信号（ＡＤＣ出力信号）に基づいて、映像信号処理を行う。
【００５５】
図２は第１の実施形態に係るイメージセンサー１００を模式的に示すブロック図である。図２において、イメージセンサー１００は、画素配列１１０と、列並列ＡＤＣ（シングルスロープ型ＡＤＣ）１２０と、ランプ生成回路１３０と、制御回路１４０と、制御レジスタ１５０とを備えている。
【００５６】
画素配列１１０は、フォトダイオードとアンプで構成された単位画素が行列状に２次元配置されたものであり、選択された一行に属するｎ個（ｎは自然数）の単位画素のそれぞれにおいて光電変換された画素信号Ｖｓ１〜Ｖｓｎを同時に並列に出力する。
【００５７】
本実施形態では、列並列ＡＤＣ１２０として、シングルスロープ型のＡＤＣを用いている。列並列ＡＤＣ１２０は、後述する比較器１６０（１６１〜１６ｎ）とカウンタ１７０（１７１〜１７ｎ）とを備えている（図５参照）。ランプ生成回路１３０からの参照信号Ｖｒ（Ｖｒｅ）と画素配列１１０から出力されるアナログ入力信号である画素信号Ｖｓ１〜Ｖｓｎとをそれぞれの比較器１６０（１６１〜１６ｎ）により比較し、画素信号Ｖｓ１〜Ｖｓｎと参照信号Ｖｒ（Ｖｒｅ）とが一致した時点（後述する比較結果Ｖｃ１〜Ｖｃｎが反転した時点）におけるカウント値に基づいて、ＡＤ変換結果（デジタル信号）を出力する動作を行う。
【００５８】
イメージセンサー１００において、マイコンＣＰＵ２０１から出力されたシリアル制御信号Ｄ（ｍ−１：０）は、制御レジスタ１５０を介して、制御回路１４０に入力される。制御回路１４０は、ランプ生成回路１３０および列並列ＡＤＣ１２０を制御する。ランプ生成回路１３０は、制御回路１４０からの制御信号を受けて、所定の傾きをもって時間的に傾斜するランプ信号を参照信号Ｖｒとして出力する。
【００５９】
図３は本実施形態に係る参照信号において、ランプ生成回路１３０の出力部における参照信号Ｖｒ（以降参照信号Ｖｒとする）、およびランプ生成回路１３０から最も遠い列の列並列ＡＤＣ１２０の比較器１６ｎの入力部における参照信号Ｖｒｅ（以降参照信号Ｖｒｅとする）の過渡特性の例を示した図である。図３において、細線が参照信号Ｖｒを示しており、太線が参照信号Ｖｒｅを示している。時刻Ｔ１０において、ランプ生成回路１３０は、制御回路１４０からの制御信号に基づいて、参照信号Ｖｒを初期電圧ＶＩから比較器初期化電圧ＶＲに強調電圧ＶＡを加えた比較器初期化電圧ＶＥに変更する。時刻Ｔ１０から時刻Ｔ１１の期間において、ランプ生成回路１３０からは、継続して比較器初期化電圧ＶＥを出力する。このとき、参照信号Ｖｒｅは、接続されている負荷による過渡特性の影響を受けて、太線のような変化を示している。そして、ランプ生成回路１３０からランプ信号を参照信号Ｖｒとして出力する時刻Ｔ１１において、ランプ生成回路１３０は参照信号Ｖｒを比較器初期化電圧ＶＥから比較器初期化電圧ＶＲに変更し、ランプ信号を参照信号Ｖｒとして出力する。すると、このとき、参照信号Ｖｒｅは、比較器初期化電圧ＶＲより電圧ΔＶだけ高いランプ開始電圧Ｖｒｓに達している（図３のＢ点）。なお、定性的には、図３においてＢ点に達する時刻を早めたい場合は、ランプ信号の出力を開始する時刻と後述する列並列ＡＤＣ１２０のカウンタ１７０のカウントを開始する時刻とを早めるとともに、強調電圧ＶＡを高くする、すなわち比較器初期化電圧ＶＥを高くすることで実現できる。
【００６０】
なお、図３において、参照信号Ｖｒの比較器初期化電圧ＶＲへの変更、および強調電圧ＶＡを加える変更は同時に行われているが、参照信号Ｖｒを比較器初期化電圧ＶＲに変更する時刻と強調電圧ＶＡを加える時刻とがずれていてもかまわない。
【００６１】
図４は各時刻における参照信号Ｖｒと、参照信号Ｖｒｅとの差分を示した図である。従来の構成においては差分が直線の領域となるのはＡ点であったのに対して、本実施形態では、Ａ’点においてほぼ直線の領域に入っており、直線の領域が広がっていることが分かる。
【００６２】
以下、その具体的な手段について説明する。
【００６３】
まず、ランプ信号を参照信号Ｖｒとして出力する時に、参照信号Ｖｒと参照信号Ｖｒｅとの電圧の差分を直線の領域とするために必要な電圧であるランプ開始電圧Ｖｒｓを導出する。
【００６４】
ここで、参照信号Ｖｒの配線経路、および列並列ＡＤＣ１２０の比較器１６０の入力負荷による伝達遅延時間をτとし、ランプ波形（ランプ信号）の傾斜をＧｒとすると、直線領域の任意の時刻における電圧差ΔＶｒは、
ΔＶｒ＝τ・Ｇｒ    ・・・（式１）
となる。図３において、ランプ生成回路１３０がランプ信号の出力を開始する時（時刻Ｔ１１）の参照信号Ｖｒは、比較器初期化電圧ＶＲである。したがって、そのときのＶｒｓは、下式２で求められる。
【００６５】
Ｖｒｓ＝ＶＲ−ΔＶｒ
＝ＶＲ−τ・Ｇｒ    ・・・(式２）
上式２の結果より、比較器初期化電圧ＶＲおよびランプ信号の傾斜Ｇｒは既知であるため、ランプ開始電圧Ｖｒｓを求めるためには、伝達遅延時間τまたは電圧差ΔＶｒの実測値がわかればよい。
【００６６】
また、図３の例では、ランプ波形は下り電圧方向なので、
Ｇｒ＜０
∴  Ｖｒｓ＞ＶＲ    ・・・（式３）
となる。上式３の結果より、ランプ生成回路１３０がランプ信号の出力を開始する時刻Ｔ１１において、参照信号Ｖｒｅをランプ開始電圧Ｖｒｓに一致させるためには、必然的に、図３において、従来の比較器初期化電圧ＶＲを、ＶＥ＞Ｖｒｓとなる比較器初期化電圧ＶＥに変更する必要がある。
【００６７】
ここで、図３の参照信号Ｖｒにおいて、比較器初期化電圧ＶＥを維持している期間が十分確保できれば、比較器初期化電圧ＶＥ＝Ｖｒｓとすることによって、ランプ生成回路１３０がランプ波形を開始する時点（時刻Ｔ１１）において、参照信号Ｖｒｅの電圧をランプ開始電圧Ｖｒｓに容易に一致させることができる。しかしながら、列並列ＡＤＣ１２０のＡＤ変換に要する時間を短縮するためには、参照信号Ｖｒｅの電圧とランプ開始電圧Ｖｒｓとが一致するまでの時間を短縮する必要があり、強調電圧ＶＡ（比較器初期化電圧ＶＥ）を制御するのが好ましい。
【００６８】
さらに、参照信号Ｖｒの経路に係る負荷のばらつきなどに起因して、比較器初期化電圧ＶＥ（強調電圧ＶＡ）とランプ開始電圧Ｖｒｓとを計算によって一致させることは困難である。
【００６９】
そこで、例えば、撮像装置の画像出力が無効である期間（例えば電源立ち上げ後や垂直ブランキング期間など）を利用し、ランプ生成回路１３０が参照信号Ｖｒとしてランプ信号の出力を開始する時の参照信号Ｖｒｅの電圧を測定し、この参照信号Ｖｒｅの電圧がランプ開始電圧Ｖｒｓと一致するように比較器初期化電圧ＶＥ（強調電圧ＶＡ）を制御するキャリブレーションを行ってから、有効画像期間に入るようにする方法が考えられる。
【００７０】
また、例えば、参照信号Ｖｒと参照信号Ｖｒｅとが所定電圧になる時までの時間差を、ランプ信号の出力期間の初期とランプ信号の傾斜が安定したときとのそれぞれにおいて測定し、この測定された時間差を比較した結果に基づいて、比較器初期化電圧ＶＥを制御するキャリブレーションが考えられる。以下では、この時間差の測定結果によるフィードバック制御を用いた比較器初期化電圧ＶＥの制御についての例を示す。
【００７１】
図５は第１の実施形態に係るランプ生成回路１３０の構成例および周辺回路の接続例を示す図である。
【００７２】
ランプ生成回路１３０は、時間差測定部１３１と、時間差比較部１３２と、強調電圧制御部１３３と、参照電圧生成部１３４とを備えている。
【００７３】
列並列ＡＤＣ１２０は、ｎ列（ｎは自然数）のＡＤＣであるものとし、比較器１６０（１６１〜１６ｎ）とカウンタ１７０（１７１〜１７ｎ）とを備えている。比較器１６０（１６１〜１６ｎ）は、それぞれ一方の入力端に入力された参照信号Ｖｒｍ，Ｖｒｅと他方の入力端に入力された画素信号Ｖｓ１〜Ｖｓｎとを比較する。カウンタ１７０（１７１〜１７ｎ）は、比較器１６０（１６１〜１６ｎ）の比較時間である、カウンタ１７０の計数開始時刻から比較器１６０の出力が反転するまでの時間を計数し、その結果に基づいたアナログデジタル変換結果を、デジタル信号として出力する。ここで、参照信号Ｖｒｍとは、各比較器１６１〜１６（ｎ−１）の一方の入力端に入力される参照信号を指すものとする。
【００７４】
制御回路１４０は、リセット信号ＣＲＳＴを比較器１６０に供給するとともに、比較器１６０の出力状態を初期化するタイミングを、参照信号Ｖｒを介して規定する制御信号Ｓｒを、ランプ生成回路１３０に供給する。また、参照信号Ｖｒにおける傾斜状のランプ信号出力期間とカウンタ１７０のカウント値との相関をとるためのカウンタ用クロックＣＫをカウンタ１７０に供給するとともに、ランプ信号生成に用いるランプ生成用クロックＣＫｒをランプ生成回路１３０に供給する。また、時間差測定部１３１にタイミング信号Ｔ１，Ｔ２を供給する。
【００７５】
ここで、ランプ生成回路１３０の出力部から列並列ＡＤＣ１２０の比較器１６０（１６１〜１６ｎ）の各入力部までの配線経路には、配線抵抗および配線容量が存在している。そして、ランプ生成回路１３０から最も離れた列に位置する比較器１６ｎの入力に接続されている参照信号Ｖｒｅは、参照信号Ｖｒに対して最も遅延時間が大きい。
【００７６】
そこで、時間差測定部１３１は、この最も遅延の大きい参照信号Ｖｒｅと、参照信号Ｖｒとの時間差を、傾斜状のランプ信号期間の初期時点における時刻Ｔ１および安定点における時刻Ｔ２の２点において測定し、それぞれの時間差Δｔ１および時間差Δｔ２を、時間差比較部１３２に出力する。なお、上記において、参照信号Ｖｒｅと参照信号Ｖｒとの時間差を測定したが、他の列に位置する比較器１６０の入力部における参照信号Ｖｒｍと、参照信号Ｖｒとの時間差を測定してもかまわない。ただし、参照信号Ｖｒｅと参照信号Ｖｒとの時間差を測定するのが好ましい。
【００７７】
図６は上述の時刻Ｔ１，Ｔ２および時間差Δｔ１，Δｔ２の関係の一例を示す図である。図６において、点線が参照信号Ｖｒを示しており、実線が参照信号Ｖｒｅを示している。また、参照信号Ｖｒの傾きは負の傾きであるものとして説明する。
【００７８】
時刻Ｔ１において、時間差測定部１３１は、参照信号Ｖｒの電圧を参照信号電圧Ｖｒ１として保持し、ランプ生成用クロックＣＫｒによる内部カウントおよび参照信号電圧Ｖｒ１と参照信号Ｖｒｅとの比較を開始する。そして、時間差測定部１３１は、Ｖｒｅ≦Ｖｒ１となった時の内部カウント値から、参照信号Ｖｒおよび参照信号Ｖｒｅが参照信号電圧Ｖｒ１となる時間差である時間差Δｔ１を時間差比較部１３２に出力する。そして、時間差比較部１３２は、時間差測定部１３１から出力された時間差Δｔ１を保持する。
【００７９】
同様に、時刻Ｔ２において、時間差測定部１３１は、参照信号Ｖｒの電圧を参照信号電圧Ｖｒ２として保持し、ランプ生成用クロックＣＫｒによる内部カウントおよび参照信号電圧Ｖｒ２と参照信号Ｖｒｅとの比較を開始する。そして、時間差測定部１３１は、Ｖｒｅ≦Ｖｒ２となった時の内部カウント値から、参照信号Ｖｒおよび参照信号Ｖｒｅが参照信号電圧Ｖｒ２となる時間差である時間差Δｔ２を時間差比較部１３２に出力する。そして、時間差比較部１３２は、時間差測定部１３１から出力された時間差Δｔ２を保持する。
【００８０】
時間差比較部１３２は、時間差Δｔ１と時間差Δｔ２との比較を行い、比較結果を強調電圧制御部１３３に出力する。強調電圧制御部１３３は、時間差比較部１３２からの比較結果に基づいて、参照電圧生成部１３４の比較器初期化電圧ＶＥ（強調電圧ＶＡ）を変更する。例えば、強調電圧制御部１３３は、Δｔ１＜Δｔ２の場合は、比較器初期化電圧ＶＥを上昇させる一方、Δｔ１＞Δｔ２の場合は、比較器初期化電圧ＶＥを下降させる変更を行う。ここで、強調電圧制御部１３３の制御状態の更新は、リセット信号ＣＲＳＴによる比較器１６０のリセット(初期化）と同様に一連のＡＤ変換動作毎に行われるようにするのが好ましい。
【００８１】
以上の動作を、撮像装置の画像出力が無効な期間などで繰り返し行うことにより、比較器初期化電圧ＶＥ（強調電圧ＶＡ）を最適な設定にすることができる。
【００８２】
ここで、時刻Ｔ１は、理想的な参照信号Ｖｒの波形であれば、ランプ生成用クロックＣＫｒの開始した時点に設定される。しかしながら、実際の参照信号Ｖｒの波形は、ランプ生成回路１３０の出力インピーダンスなどの影響により既に波形が鈍っているため、ランプ生成用クロックＣＫｒの開始した時点からある程度時間が経過した時刻に時刻Ｔ１を設定するのが好ましい。
【００８３】
図７（ａ）は参照電圧生成部１３４の構成の一例を示すブロック図である。参照電圧生成部１３４は、制御切替部３００と、カウンタ３０１と、ＤＡＣ（Digital-to-Analog Converter）３０２とを備えている。また、図７（ｂ）は参照信号Ｖｒの変化を模式的に示した図である。
【００８４】
図７（ｂ）の時刻Ｔ２１より前において、制御切替部３００は、制御回路１４０から入力した制御信号（初期電圧（ＶＩ）設定信号）に基づいて、ＤＡＣ３０２を介して、参照信号Ｖｒを初期電圧ＶＩに設定する。そして、時刻Ｔ２１において、制御切替部３００は、強調電圧制御部１３３から入力した制御信号（強調電圧（ＶＥ（ＶＡ））設定信号）に基づいて、ＤＡＣ３０２を介して、参照信号Ｖｒを初期電圧ＶＩから強調電圧ＶＡを加えた比較器初期化電圧ＶＥに変更する。制御回路１４０が時刻Ｔ２２にランプ生成用クロックＣＫｒの供給を開始すると、カウンタ３０１は、制御回路１４０から入力した比較器出力初期化電圧（ＶＲ）設定コードをカウントの初期値に設定し、ＤＡＣ３０２は参照信号Ｖｒを比較器初期化電圧ＶＲに変更する。その後、ＤＡＣ３０２は、その電圧ＶＲを基点として、カウンタ３０１のカウント値に基づいて、ランプ信号を参照信号Ｖｒとして出力する。
【００８５】
このとき、図５において、制御回路１４０はカウンタ１７０に対して、カウンタ用クロックＣＫの供給を開始し、カウンタ１７０はカウントを開始する。具体的には、カウンタ１７０は、カウンタ用クロックＣＫを用いて、画素配列１１０からの画素信号Ｖｓ１〜Ｖｓｎと参照信号Ｖｒｍ，Ｖｒｅとの比較器１６０（１６１〜１６ｎ）による比較結果が反転するまでの時間をカウントする。
【００８６】
強調電圧制御部１３３は、アップダウンカウンタを備えるものであり、時間差比較部１３２の比較結果に基づいて、制御切替部３００に出力するデジタルコードを加減制御することにより、比較器初期化電圧ＶＥの調整を実現する。なお、強調電圧制御部１３３は、比較器初期化電圧ＶＥの調整を行う構成であれば上記に限定されず、参照電圧生成部１３４の構成に併せて構成が変わるものであり、別の構成となってもかまわない。
【００８７】
図８および図９は参照電圧生成部１３４の他の構成例を示す回路図である。
【００８８】
図８は抵抗ラダー（強調電圧用抵抗ラダー４００および初期電圧用抵抗ラダー４０１）の分圧タップをラダー選択制御回路４０２によって選択し、所望の参照信号Ｖｒを出力する方式の一例である。そして、初期電圧ＶＩは、制御回路１４０からの制御信号（初期電圧（ＶＩ）選択信号）によって選択された初期電圧用抵抗ラダー４０１の分圧タップで設定される。また、比較器初期化電圧ＶＥは、強調電圧制御部１３３からの制御信号（強調電圧（ＶＥ）選択信号）によって選択された強調電圧用抵抗ラダー４００の分圧タップで設定される。このとき、比較器初期化電圧ＶＲは、所定の固定電圧である。なお、比較器初期化電圧ＶＲは、予め設定された電圧ＶＲを用いてもよいし、外部から電圧ＶＲを設定するものとしてもよい。そして、ランプ生成用クロックＣＫｒによって、初期電圧用抵抗ラダー４０１の分圧タップを電圧Ｖｒｅｆ側に向かって順次選択切替えし、ランプ信号を参照信号Ｖｒとして出力する。
【００８９】
図９は電流参照型ＤＡＣを用いた方式の一例である。初期電圧ＶＩ、比較器初期化電圧ＶＲおよび強調電圧ＶＡを加えた比較器初期化電圧ＶＥは、制御回路１４０および強調電圧制御部１３３から受けたそれぞれの制御信号に基づいて、出力バイアス抵抗５００を制御することによって設定される。そして、ランプ生成用クロックＣＫｒを受けたカウンタ５０１のカウント値に基づいて、電流源のスイッチ５０２をオンオフ制御し、所定の傾きをもって時間的に傾斜するランプ信号を参照信号Ｖｒとして出力する。なお、所定の傾きをもって時間的に傾斜するランプ信号は、滑らかなスロープ状の波形であっても、階段状の波形であってもよく、所定の傾きをもって時間的に傾斜する信号であればよい。
【００９０】
以上のように、本実施形態では、参照信号Ｖｒと参照信号Ｖｒｅとが所定の電圧となる時間差を比較し、この比較結果に基づいてキャリブレーションを実施することにより、参照信号Ｖｒに対して過大な負荷がついた場合においても、参照信号Ｖｒと参照信号Ｖｒｅとの差分を直線領域に早く到達させることができる。これにより、参照信号Ｖｒと参照信号Ｖｒｅとの差分の直線領域が広がり、ＡＤ変換の時間を短縮できるとともに、ＡＤ変換時間を短縮した場合においても正確なＡＤ変換を実現することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきを抑える効果が得られる。
【００９１】
なお、図７（ｂ）において、カウンタ１７０は、ランプ信号出力を開始した時刻Ｔ２２からカウンタ用クロックＣＫの供給を受けて比較器出力のカウントを開始するものとしたが、ランプ生成用クロックＣＫｒの供給開始から時間Δｔ１遅らせてカウントを開始させるのが好ましい。これにより、ランプ信号の出力時における参照信号Ｖｒと、同等の電圧値となった参照信号Ｖｒｅからカウンタ１７０のカウントを開始することができるため、ダウンカウント範囲を有効に活用することができる。
【００９２】
また、本実施形態において、時間差測定部１３１の内部カウントの方向について、デジタルＣＤＳにおいて２回行うＡＤ変換の１回目と２回目とのアップダウンを切替える機能を備えさせ、強調電圧制御部１３３において、時間差測定部１３１から出力する時間差Δｔ１，Δｔ２をそれぞれ累積加算するようにしてもよい。そして、このとき、強調電圧制御部１３３は、上記の累積加算結果に基づいて、比較器初期化電圧ＶＥを調整する。このとき、時間差比較部１３２は必要としない。すなわち、時間差比較部１３２を削除した状態において、本実施形態と同様の効果を得ることができる。
【００９３】
＜第２の実施形態＞
図１０は第２の実施形態に係るランプ生成回路の構成例および周辺回路の接続例を示す図である。図１０において図５と共通の構成要素には図５と同一の符号を付しており、ここではその詳細な説明を省略する。
【００９４】
図１０のランプ生成回路１３０Ａにおいて、図５と異なるのは、時間差比較部１３２に代えて電圧比較部１３７を備えており、さらに、電圧測定部１３５および参照電圧測定部１３６を備えている点である。ここで、比較器初期化電圧ＶＥを制御するキャリブレーションは、撮像装置の画像出力が無効な期間などで繰り返し行われるが、以下では、１回目に行われるキャリブレーションを１サイクル目、２回目に行われるキャリブレーションを２サイクル目と呼ぶものとする。
【００９５】
図１１を参照しながら、ランプ生成回路１３０Ａの動作を説明する。
【００９６】
１サイクル目において、時間差測定部１３１は、第１の実施形態と同様に、参照信号Ｖｒと参照信号Ｖｒｅとの時間差を測定する。本実施形態では、安定点における時刻Ｔ２における時間差Δｔを測定し、参照電圧測定部１３６に出力する。
【００９７】
次に、２サイクル目において、電圧測定部１３５は、傾斜状のランプ信号期間の初期時点における時刻Ｔ１の参照信号Ｖｒの参照信号電圧Ｖｒ１を測定し、電圧比較部１３７に出力する。
【００９８】
参照電圧測定部１３６は、時刻Ｔ１に時間差測定部１３１から出力された時間差Δｔを加えた時刻（Ｔ１＋Δｔ）における参照信号Ｖｒｅの参照信号電圧Ｖｒ１’を測定し、電圧比較部１３７に出力する。
【００９９】
電圧比較部１３７は、参照信号電圧Ｖｒ１と参照信号電圧Ｖｒ１’とを比較し、比較結果を強調電圧制御部１３３に出力する。そして、強調電圧制御部１３３は、電圧比較部１３７から出力された比較結果に基づいて、参照電圧生成部１３４の比較器初期化電圧ＶＥを調整する。例えば、強調電圧制御部１３３は、Ｖｒ１＜Ｖｒ１’の場合は、比較器初期化電圧ＶＥを上昇させる一方、Ｖｒ１＞Ｖｒ１’の場合は、比較器初期化電圧ＶＥを下降させる調整を行う。
【０１００】
３サイクル目以降は、２サイクル目の動作を、撮像装置の画像出力が無効な期間などで繰り返し行うことにより、比較器初期化電圧ＶＥを最適な設定にすることができる。なお、３サイクル目以降に、２サイクル目の動作に交えて１サイクル目の動作を行ってもよい。例えば、３サイクル目以降で１サイクル目の動作と２サイクル目の動作とを交互に行ってもよい。
【０１０１】
以上のように、本実施形態では、所定の点における参照信号Ｖｒと参照信号Ｖｒｅとの電圧差を比較し、この比較結果に基づいてキャリブレーションを実施することにより、参照信号Ｖｒに対して過大な負荷がついた場合においても、参照信号Ｖｒと参照信号Ｖｒｅとの差分を直線領域に早く到達させることができる。これにより、参照信号Ｖｒと参照信号Ｖｒｅとの差分の直線領域が広がり、ＡＤ変換の時間を短縮できるとともに、ＡＤ変換時間を短縮した場合においても正確なＡＤ変換を実現することができる。さらに、前記電圧経路の負荷が個体間でばらついた場合においても、フィードバック制御を用いることにより、ＡＤ変換特性を良好に保ちながら、特性のばらつきを抑える効果が得られる。
【０１０２】
ここで、ｎ列のＡＤＣ（比較器１６０）に関して、各列間の配線抵抗および配線容量が均等となるように参照信号配線の物理パターン設計を行えば、各列間の遅延時間は均一となり、全列にわたって直線性の改善効果が得られる。すなわち、第１および第２の実施形態における参照信号Ｖｒと参照信号Ｖｒｅとの時間差および電圧差に基づく比較器初期化電圧ＶＥの制御によって、ｎ列のＡＤＣの全列にわたる直線性の改善効果が得られる。
【０１０３】
なお、以上の説明において、ランプ生成回路１３０，１３０Ａから出力される参照信号Ｖｒのランプ信号は電圧の下り方向であるものとしたが、上式２におけるランプ信号の傾斜Ｇｒは正でもよく、ランプ信号は電圧の登り方向でも同様の効果が得られる。
【０１０４】
また、比較器初期化電圧ＶＲと強調電圧ＶＡとはそれぞれ独立して可変できるようにするのが好ましい。
【０１０５】
また、ランプ生成回路１３０，１３０Ａは、比較器１６０の比較動作開始前において、参照信号Ｖｒの電圧を比較器初期化電圧ＶＥへ変更した時からランプ信号の出力開始までの期間を変更する機能を備えているのが好ましい。そして、比較器初期化電圧ＶＥへ変更した時からランプ信号の出力開始までの期間の制御と、比較器初期化電圧ＶＥの電圧制御とを組み合わせて行うのが好ましい。これにより、ＡＤ変換期間を最短時間にチューニングすることが可能となる。
【０１０６】
また、ランプ生成回路１３０は、カウンタ１７０の計数開始時刻に対して、ランプ信号を参照信号Ｖｒとして出力する出力開始時刻を変更する機能を備えているのが好ましい。すると、前記の期間変更によって、比較器初期化電圧ＶＥへの変更からランプ信号の出力開始までの期間を制御するとともに、カウンタ１７０の計数開始時刻に対してランプ信号の出力開始時刻を設定することができる。これにより、ランプ生成回路１３０が出力するランプ信号（ランプ波形）の傾斜が緩やかな場合（すなわちＡＤ変換ゲインが高い場合）において、比較器１６０に入力される参照信号Ｖｒｍ，Ｖｒｅの振幅が小さいときに、一定のダウンカウント期間内でＡＤ変換が終了しないことが起こりにくいようにすることができる。
【０１０７】
具体的には、上記のようなランプ信号傾斜が緩やかな場合において、比較器１６０に入力される参照信号Ｖｒｍ，Ｖｒｅの振幅が小さいときには、比較器１６０が比較一致を検知してからカウンタ１７０への比較結果Ｖｃｘを伝達するまでの応答時間が長くなる可能性がある。そのため、設定されたゲイン（ランプ波形の傾斜）によっては、一定のダウンカウント期間内でＡＤ変換が終了しない場合がある。このようなとき、例えば、カウンタ１７０のカウント開始時刻に対して、ランプ波形の開始時刻を大幅に早める、すなわち参照信号Ｖｒが強調電圧ＶＡを加えた比較器初期化電圧ＶＥ（または比較器初期化電圧ＶＲ）を維持する期間を、例えばゼロに近いような短い設定にする。そして、比較器１６０が比較一致を検知する時間を早めるとともに、比較器初期化電圧ＶＥの電圧値とカウンタ１７０の開始時刻を調整する。これにより、ダウンカウント期間内でＡＤ変換が終了しないという問題を改善することができる。
【産業上の利用可能性】
【０１０８】
本発明に係るランプ生成回路は、参照信号の信号経路に過大な負荷が存在する場合に、高速駆動したときにおいても、高精度なＡＤ変換を必要とするシングルスロープ型ＡＤＣに参照信号を供給する回路として利用することができる。
【０１０９】
したがって、例えばデジタルカメラ用のイメージセンサーに搭載される列並列ＡＤＣなどに特に有用である。また、本発明に係るイメージセンサーは、例えばデジタルカメラ用のイメージセンサーとして有用である。
【符号の説明】
【０１１０】
１００    イメージセンサー
１１０    画素配列（画素アレイ部）
１２０    列並列ＡＤＣ（アナログデジタル変換回路）
１３０，１３０Ａ    ランプ生成回路
１３１    時間差測定部
１３２    時間差比較部
１３３    強調電圧制御部
１３４    参照電圧生成部
１３５    電圧測定部（出力電圧測定部）
１３６    参照電圧測定部
１３７    電圧比較部
１６０    比較器
１７０    カウンタ
２００    デジタル映像処理装置
Ｖｒ，Ｖｒｅ，Ｖｒｍ    参照信号
Ｖｓ１〜Ｖｓｎ    画素信号（アナログ入力信号）
ＶＲ    比較器初期化電圧（比較器設定電圧）
ＶＡ    強調電圧
ＶＥ    強調電圧を加えた比較器初期化電圧
Δｔ１    時間差（第１の時間差）
Δｔ２    時間差（第２の時間差）
Ｖｒ１    参照信号電圧（第１の電圧）
Ｖｒ１’    参照信号電圧（第２の電圧）
Δｔ    時間差
Ｄ（ｍ−１：０）    シリアル制御信号
【国際調査報告】
2012143982.tif 000020
2012143982.tif 000021
2012143982.tif 000022
2012143982.tif 000023