(57)【要約】  ｎ型単結晶シリコン基板１８の受光面上にｉ型非晶質シリコン層１６及びｎ型非晶質シリコン層１４を形成する第１工程と、ｎ型単結晶シリコン基板１８の裏面上にｉ型非晶質シリコン層２２ａ及びｎ型非晶質シリコン層２３ａを形成する第２工程と、第１工程と第２工程を終えた後に、ｎ型非晶質シリコン層１４及びｎ型非晶質シリコン層２３ａ上に保護層を形成する第３工程と、を備える。
2012132995.tif 000002
【特許請求の範囲】
【請求項１】
結晶系半導体基板の受光面上に第１非晶質系半導体層を形成する第１工程と、
前記結晶系半導体基板の裏面上に第２非晶質系半導体層を形成する第２工程と、
前記第１工程と前記第２工程を終えた後に、前記第１非晶質系半導体層及び前記第２非晶質系半導体層上に保護層を形成する第３工程と、
を備えることを特徴とする光電変換素子の製造方法。
【請求項２】
請求項１に記載の光電変換素子の製造方法において、
前記第３工程は、
前記第２非晶質系半導体層上に保護層を形成した後に前記第１非晶質系半導体層上に保護層を形成することを特徴とする光電変換素子の製造方法。
【請求項３】
請求項１または請求項２に記載の光電変換素子の製造方法において、
前記結晶系半導体基板は、ｎ型であり、
前記第１非晶質系半導体層は、
前記結晶系半導体基板の受光面上に形成される第１のｉ型非晶質系半導体層と、
前記第１のｉ型非晶質系半導体層上に形成される第１のｎ型非晶質系半導体層と、
を有し、
前記第２非晶質系半導体層は、
前記結晶系半導体基板の裏面上に形成される第２のｉ型非晶質系半導体層と、
前記第２のｉ型非晶質系半導体層上に形成される第２のｎ型非晶質系半導体層と、
を有することを特徴とする光電変換素子の製造方法。
【請求項４】
請求項３に記載の光電変換素子の製造方法において、
前記第２のｎ型非晶質系半導体層上の第１領域に形成される第１電極部と、
前記裏面に形成される第２のｐ型非晶質系半導体層上の領域のうち、前記第１領域と異なる第２領域に形成される第２電極部と、
を備えることを特徴とする光電変換素子の製造方法。
【請求項５】
請求項１から請求項４のいずれか１に記載の光電変換素子の製造方法において、
前記保護層は、酸化アルミニウム、窒化アルミニウム、窒化ケイ素及び酸化ケイ素のいずれか１つを含むことを特徴とする光電変換素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光電変換素子の製造方法に関する。
【背景技術】
【０００２】
単結晶シリコン、多結晶シリコンまたはアモルファスシリコンを用いた様々な光電変換素子が開発されている。その一例として、特許文献１には、受光面と、受光面の反対側に設けられる裏面とを有する単結晶シリコンからなる半導体基板と、裏面上において所定の方向に沿って形成され、導電型が異なる層が裏面に添って交互に配置されたアモルファスシリコンからなる第１半導体層および第２半導体層と、第２半導体層上から第１半導体層上まで跨って形成される絶縁層と、第１半導体層及び第２半導体層を覆う透明電極層と、透明電極層上に形成される収集電極層と、を備える光電変換素子が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００９−２００２６７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体基板においてキャリアを発生させる光電変換素子では、単結晶シリコンの半導体基板とアモルファスシリコンの半導体層との界面の特性が発電効率に大きな影響を及ぼす。また、半導体基板からキャリアを取り出す集電電極における接触抵抗等も発電効率に大きな影響を及ぼす。
【課題を解決するための手段】
【０００５】
本発明に係る光電変換素子の製造方法は、結晶系半導体基板の受光面上に第１非晶質系半導体層を形成する第１工程と、結晶系半導体基板の裏面上に第２非晶質系半導体層を形成する第２工程と、第１工程と第２工程を終えた後に、第１非晶質系半導体層及び第２非晶質系半導体層上に保護層を形成する第３工程と、を備えることを特徴とする。
【発明の効果】
【０００６】
本発明によれば、光電変換素子の発電特性を向上させることができる。
【図面の簡単な説明】
【０００７】
【図１】本発明に係る実施の形態において、光電変換素子の断面図である。
【図２】本発明に係る実施の形態において、光電変換素子の製造方法の手順を示すフローチャートである。
【図３】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図４】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図５】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図６】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図７】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図８】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図９】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図１０】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図１１】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図１２】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【図１３】本発明に係る実施の形態において、光電変換素子の製造方法の手順を説明するための断面図である。
【発明を実施するための形態】
【０００８】
以下に図面を用いて、本発明に係る実施の形態を詳細に説明する。また、以下では、全ての図面において、同様の要素には同一の符号を付し、重複する説明を省略する。また、本文中の説明においては、必要に応じそれ以前に述べた符号を用いるものとする。
【０００９】
図１は、光電変換素子１０の断面図である。光電変換素子１０は、反射防止層１２と、ｎ型非晶質シリコン層１４と、ｉ型非晶質シリコン層１６と、ｎ型単結晶シリコン基板１８と、ｉ−ｎ積層部２１と、ｉ−ｐ積層部３１と、絶縁層２４と、ｎ側電極部２５と、ｐ側電極部３５とを備える。ここで、図１に示される矢印Ａは、光電変換素子１０に対して太陽光等の光が入射される方向を示している。なお、「受光面」とは、太陽光等の光が主に入射される面を意味する。また、「裏面」とは、受光面と反対側の面を意味する。
【００１０】
ｎ型単結晶シリコン基板１８は、受光面から入射された光を受けてキャリアを生成する発電層である。なお、本実施の形態では、ｎ型単結晶シリコン基板１８としたが、これに限定されるものではなく、ｎ型又はｐ型の導電型の結晶系半導体基板とすることができる。単結晶シリコン基板の他にも、例えば、多結晶シリコン基板、ガリウム砒素基板（ＧａＡｓ）、インジウム燐基板（ＩｎＰ）等を適用することができる。
【００１１】
ｉ型非晶質シリコン層１６およびｎ型非晶質シリコン層１４は、ｎ型単結晶シリコン基板１８の受光面上に形成されるパッシベーション層である。ｉ型非晶質シリコン層１６及びｎ型非晶質シリコン層１４は、受光面に形成される非晶質系半導体層を構成する。ｉ型非晶質シリコン層１６は、真性な非晶質半導体膜からなる層である。ｎ型非晶質シリコン層１４は、ｎ型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、ｎ型非晶質シリコン層１４は、ｎ型のドーパントの濃度を１×１０21／ｃｍ3以上とすることが好適である。
【００１２】
なお、本実施の形態において非晶質シリコン層は、微結晶半導体膜を含む。微結晶半導体膜は、非晶質半導体中に結晶粒が析出している膜である。結晶粒の平均粒径は、これに限定されるものではないが、１ｎｍ以上８０ｎｍ以下程度であると推定されている。
【００１３】
反射防止層１２は、ｎ型非晶質シリコン層１４上に形成され、光電変換素子１０の受光面から入射される光の反射を低減させる。また、反射防止層１２は、ｎ型非晶質シリコン層１４の表面を保護する保護層としても機能する。反射防止層１２は、透明な材料で構成され、反射防止層１２によって覆われる層の屈折率との関係で光電変換素子１０の受光面から入射される光の反射を低減させる屈折率を有する材料及び膜厚とすることが好適である。反射防止層１２は、例えば、酸化アルミニウム、窒化アルミニウム、窒化ケイ素及び酸化ケイ素等を含んで構成される。
【００１４】
ｉ−ｎ積層部２１は、ｎ型単結晶シリコン基板１８の裏面上に形成され、ｉ型非晶質シリコン層２２と、ｎ型非晶質シリコン層２３と、を備える。ｉ−ｎ積層部２１は、後述するｎ側電極部２５において、光電変換素子１０の面内からより多くの電流が集電できるように配置することが好適である。ｉ−ｎ積層部２１は、例えば、複数のフィンガー部が平行に延伸する櫛歯形状とすることが好適である。
【００１５】
ｉ型非晶質シリコン層２２は、ｎ型単結晶シリコン基板１８の裏面上に形成されるパッシベーション層である。ｎ型非晶質シリコン層２３は、ｉ型非晶質シリコン層２２上に形成される。ｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３は、裏面に形成される非晶質系半導体層の一部を構成する。ｉ型非晶質シリコン層２２は、真性な非晶質半導体膜からなる層である。ｎ型非晶質シリコン層２３は、ｎ型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、ｎ型非晶質シリコン層２３は、ｎ型のドーパントの濃度を１×１０21／ｃｍ3以上とすることが好適である。
【００１６】
絶縁層２４は、ｉ−ｎ積層部２１とｉ−ｐ積層部３１とを電気的に絶縁するために形成される。また、絶縁層２４は、ｎ型非晶質シリコン層２３上に形成される保護層としても機能する。絶縁層２４は、電気的な絶縁性を有する材料であればよいが、例えば、窒化アルミニウム、窒化ケイ素及び酸化ケイ素等を含んで構成することが好適である。
【００１７】
ｎ側電極部２５は、光電変換素子１０において発電された電気を集電して取り出すために設けられる電極部材である。ｎ側電極部２５は、透明導電層２６と、金属層２７と、第１電極部２８と、第２電極部２９とを備える。
【００１８】
透明導電層２６は、ｎ型非晶質シリコン層２３上に形成される。透明導電層２６は、酸化インジウム（Ｉｎ2Ｏ3）、酸化亜鉛（ＺｎＯ）、酸化錫（ＳｎＯ2）、酸化チタン（ＴｉＯ2）及びインジウム錫酸化物（ＩＴＯ）等の金属酸化物のうちの少なくとも１つを含んで構成される。ここでは、透明導電層２６はインジウム錫酸化物（ＩＴＯ）を用いて形成されているものとして説明する。
【００１９】
金属層２７は、透明導電層２６上に形成される。金属層２７は、例えば、銅（Ｃｕ）等の金属や合金を含んで構成されるシード層である。ここで、「シード層」とは、めっき成長の起点となる層のことをいう。
【００２０】
第１電極部２８は、めっきによって金属層２７上に形成される電極である。第１電極部２８は、例えば、銅（Ｃｕ）を含んで構成される。
【００２１】
第２電極部２９は、めっきによって第１電極部２８上に形成される電極である。第２電極部２９は、例えば、錫（Ｓｎ）を含んで構成される。
【００２２】
ｉ−ｐ積層部３１は、ｎ型単結晶シリコン基板１８の裏面上にｉ−ｎ積層部２１と交互に配置されるように形成される。ｉ−ｐ積層部３１は、ｉ型非晶質シリコン層３２と、ｐ型非晶質シリコン層３３と、を備え、後述するｐ側電極部３５において、光電変換素子１０の面内からより多くの電流が集電できるように配置することが好適である。ｉ−ｐ積層部３１は、例えば、複数のフィンガー部が平行に延伸する櫛歯形状とすることが好適である。
【００２３】
ｉ型非晶質シリコン層３２は、ｎ型単結晶シリコン基板１８の裏面上に形成されるパッシベーション層である。ｐ型非晶質シリコン層３３は、ｉ型非晶質シリコン層３２上に形成される。ｉ型非晶質シリコン層３２及びｐ型非晶質シリコン層３３は、裏面に形成される非晶質系半導体層の一部を構成する。ｉ型非晶質シリコン層３２は、真性な非晶質半導体膜からなる層である。ｐ型非晶質シリコン層３３は、ｐ型の導電型のドーパントを含む非晶質半導体膜からなる層である。例えば、ｐ型非晶質シリコン層３３は、ｐ型のドーパントの濃度を１×１０21／ｃｍ3以上とすることが好適である。
【００２４】
ｐ側電極部３５は、光電変換素子１０において発電された電気を集電して取り出すために設けられる電極部材である。ｐ側電極部３５は、透明導電層３６と、金属層３７と、第１電極部３８と、第２電極部３９とを備える。
【００２５】
透明導電層３６は、ｐ型非晶質シリコン層３３上に形成される。透明導電層３６上に、金属層３７、第１電極部３８および第２電極部３９が形成される。ここで、透明導電層３６、金属層３７、第１電極部３８および第２電極部３９の材料等は、透明導電層２６、金属層２７、第１電極部２８および第２電極部２９と同じであるため、詳細な説明は省略する。
【００２６】
次に、光電変換素子１０の製造方法の一例を説明する。図２は、光電変換素子１０の製造方法の手順を示すフローチャートである。なお、光電変換素子１０の製造方法は、各工程において示す製造方法に限定されない。各工程において、例えば、スパッタリング法、プラズマＣＶＤ法、スクリーン印刷法或いはめっき法等を適宜用いることができる。
【００２７】
まず、ｎ型単結晶シリコン基板１８を用意して、ｎ型単結晶シリコン基板１８の受光面及び裏面の洗浄を行う（Ｓ１）。ここで、ｎ型単結晶シリコン基板１８の洗浄は、例えば、ＨＦ水溶液等を用いて行うことができる。
【００２８】
次に、ｎ型単結晶シリコン基板１８の受光面上にテクスチャ構造を形成する（Ｓ２）。ここで、テクスチャ構造の形成には、例えば、水酸化カリウム水溶液（ＫＯＨ水溶液）等の異方性エッチング溶液を用いる。これにより、ｎ型単結晶シリコン基板１８の受光面上にピラミッド状の凹凸形状を形成することができる。
【００２９】
そして、図３に示されるように、ｎ型単結晶シリコン基板１８の受光面上に、ｉ型非晶質シリコン層１６とｎ型非晶質シリコン層１４を形成するとともに、ｎ型単結晶シリコン基板１８の裏面上に、ｉ型非晶質シリコン層２２ａとｎ型非晶質シリコン層２３ａを形成する（Ｓ３）。ここで、ｉ型非晶質シリコン層１６、ｎ型非晶質シリコン層１４、ｉ型非晶質シリコン層２２ａ及びｎ型非晶質シリコン層２３ａのそれぞれは、例えば、プラズマＣＶＤ法等により形成することができる。
【００３０】
続いて、図４に示されるように、ｎ型非晶質シリコン層２３ａ上に絶縁層２４ａを形成する（Ｓ４）。絶縁層２４ａは、例えば、スパッタリング法やプラズマＣＶＤ法等の薄膜形成法等により形成することができる。
【００３１】
その後、図５に示されるように、ｎ型非晶質シリコン層１４上に反射防止層１２を形成する（Ｓ５）。反射防止層１２は、例えば、スパッタリング法やプラズマＣＶＤ法等の薄膜形成法等により形成することができる。
【００３２】
次に、図６に示されるように、絶縁層２４ａをエッチングすることにより、絶縁層２４ａの一部分を除去する（Ｓ６）。具体的には、絶縁層２４ａのうち、後工程でｎ型単結晶シリコン基板１８にｉ−ｐ積層部３１を形成させるための領域の上に位置する部分を除去して絶縁層２４ｂを形成する。ここで、絶縁層２４ａのエッチングには、例えば、ＨＦ水溶液等の酸性のエッチング液を用いる。
【００３３】
そして、図７に示されるように、Ｓ６においてパターンニングされた絶縁層２４ｂをマスクとして用い、ｉ型非晶質シリコン層２２ａとｎ型非晶質シリコン層２３ａをエッチングする（Ｓ７）。具体的には、ｉ型非晶質シリコン層２２ａとｎ型非晶質シリコン層２３ａのうち、絶縁層２４ｂによって覆われている部分以外を除去する。これにより、ｎ型単結晶シリコン基板１８の裏面のうち、絶縁層２４ｂが位置していない部分を露出させて、ｉ型非晶質シリコン層２２とｎ型非晶質シリコン層２３を形成する。ここで、ｉ型非晶質シリコン層２２ａとｎ型非晶質シリコン層２３ａのエッチングには、例えば、水酸化ナトリウム（ＮａＯＨ）を含む水溶液等のアルカリ性のエッチング液を用いる。
【００３４】
続いて、図８に示されるように、絶縁層２４ｂ、ｉ型非晶質シリコン層２２、ｎ型非晶質シリコン層２３及び露出されたｎ型単結晶シリコン基板１８の裏面を覆うように、ｉ型非晶質シリコン層３２ａとｐ型非晶質シリコン層３３ａを形成する（Ｓ８）。ｉ型非晶質シリコン層３２ａ及びｐ型非晶質シリコン層３３ａは、例えば、プラズマＣＶＤ法等により形成することができる。
【００３５】
その後、図９に示されるように、ｉ型非晶質シリコン層３２ａ及びｐ型非晶質シリコン層３３ａのうち、絶縁層２４ｂの上に位置している部分の一部分をエッチングする（Ｓ９）。これにより、ｉ型非晶質シリコン層３２ｂ及びｐ型非晶質シリコン層３３ｂを形成する。ここで、ｉ型非晶質シリコン層３２ａとｐ型非晶質シリコン層３３ａのエッチングには、例えば、水酸化ナトリウム（ＮａＯＨ）を含む水溶液等のアルカリ性のエッチング液を用いる。
【００３６】
次に、図１０に示されるように、絶縁層２４ｂをエッチングすることにより、絶縁層２４ｂの一部分をさらに除去する（Ｓ１０）。具体的には、ｉ型非晶質シリコン層３２ｂ及びｐ型非晶質シリコン層３３ｂをマスクとして用い、絶縁層２４ｂの露出部分をエッチングにより除去することで絶縁層２４を形成する。ここで、絶縁層２４ｂのエッチングには、例えば、ＨＦ水溶液等の酸性のエッチング液を用いる。
【００３７】
そして、図１１に示されるように、透明導電層２６ａ、金属層２７ａを形成する（Ｓ１１）。具体的には、プラズマＣＶＤ法やスパッタリング法等の薄膜形成法により形成する。
【００３８】
続いて、図１２に示されるように、透明導電層２６ａ及び金属層２７ａのうち、絶縁層２４の上に位置する部分を分断することにより、透明導電層２６，３６及び金属層２７，３７を形成する（Ｓ１２）。ここで、透明導電層２６ａ及び金属層２７ａは、例えば、レジストのマスクを用いたエッチングによって分断する。
【００３９】
その後、図１３に示されるように、電解めっきにより、金属層２７の上に第１電極部２８と第２電極部２９を順次形成し、金属層３７の上に第１電極部３８と第２電極部３９を順次形成する（Ｓ１３）。これにより、ｎ側電極部２５とｐ側電極部３５とが形成がされる。
【００４０】
一般的に、光電変換素子１０のｎ型単結晶シリコン基板１８において発電されたキャリアの再結合を抑制するために、ｎ型単結晶シリコン基板１８とｉ型非晶質シリコン層１６の界面、及び、ｎ型単結晶シリコン基板１８とｉ型非晶質シリコン層２２，３２の界面は清浄に保つことが好適である。ここで、成膜時の真空度の違いや原料ガスの回り込み等によって、ｉ型非晶質シリコン膜２２，３２の成膜時より反射防止層１２及び絶縁層２４の成膜時の方が成膜の面と反対の面における汚染度が大きい。そこで、本実施の形態では、ｎ型単結晶シリコン基板１８の受光面上にｉ型非晶質シリコン層１６及びｎ型非晶質シリコン層１４を成膜し、裏面上にｉ型非晶質シリコン層２２及びｎ型非晶質シリコン層２３を成膜した後に、反射防止層１２及び絶縁層２４を成膜することによって、ｎ型単結晶シリコン基板１８の両面を少なくともｉ型非晶質シリコン層１６，２２によって覆った後で反射防止層１２及び絶縁層２４を成膜している。これによって、反射防止層１２及び絶縁層２４の成膜時にｎ型単結晶シリコン基板１８とｉ型非晶質シリコン層１６，２２，３２との界面が汚染されることを防止している。したがって、ｉ型非晶質シリコン層１６，２２，３２をパッシベーション層として好適に機能させることができ、光電変換素子１０の発電特性を向上させることができる。
【００４１】
さらに、反射防止層１２及び絶縁層２４の成膜の順序として、受光面側に位置する反射防止層１２を成膜する前に、裏面側に位置する絶縁層２４を成膜している。すなわち、絶縁層２４を成膜することによってｎ型非晶質シリコン層２３を覆い、その後の反射防止層１２を成膜する際の原料ガスがｎ型非晶質シリコン層２３上に回りこむことを防止している。これにより、キャリアの集電に直接寄与するｎ側電極部２５と接触するｎ型非晶質シリコン層２３の表面を清浄に保つことができ、ｎ側電極部２５との接触抵抗を低減することができる。したがって、ｎ側電極部２５における集電効率が向上し、光電変換素子１０の発電特性を向上させることができる。
【００４２】
また、一般的に、絶縁層２４ａは、ｎ型非晶質シリコン層２３ａに比べて機械的な強度が高い。ｎ型非晶質シリコン層２３ａ上を絶縁層２４ａで覆うことで、光電変換素子１０の製造工程中にｎ型非晶質シリコン層２３ａの表面上が傷つくことを抑制することができ、ｎ側電極部２５との電気的な接触性が高まり接触抵抗を低減することができる。したがって、ｎ側電極部２５における集電効率が向上し、光電変換素子１０の発電特性を向上させることができる。
【符号の説明】
【００４３】
１０  光電変換素子、１２  反射防止層、２４，２４ａ，２４ｂ  絶縁層、１４，２３，２３ａ  ｎ型非晶質シリコン層、１６，２２，２２ａ，３２，３２ａ，３２ｂ  ｉ型非晶質シリコン層、１８  ｎ型単結晶シリコン基板、２１  ｉ−ｎ積層部、２５  ｎ側電極部、２６，２６ａ，３６  透明導電層、２７，２７ａ，３７  金属層、２８，３８  第１電極部、２９，３９  第２電極部、３１  ｉ−ｐ積層部、３３，３３ａ，３３ｂ  ｐ型非晶質シリコン層、３５  ｐ側電極部。
【図１】
2012132995.tif 000003
【図２】
2012132995.tif 000004
【図３】
2012132995.tif 000005
【図４】
2012132995.tif 000006
【図５】
2012132995.tif 000007
【図６】
2012132995.tif 000008
【図７】
2012132995.tif 000009
【図８】
2012132995.tif 000010
【図９】
2012132995.tif 000011
【図１０】
2012132995.tif 000012
【図１１】
2012132995.tif 000013
【図１２】
2012132995.tif 000014
【図１３】
2012132995.tif 000015
【国際調査報告】
2012132995.tif 000016
2012132995.tif 000017