(57)【要約】  【課題】  結晶性の優れるシリコン基板を有する複合基板、ならびに複合基板の製造方法および複合基板を用いた電子部品の製造方法を提供する。  【解決手段】  複合基板１は、電気絶縁性を有する支持基板１０と、これに重ね合わされたシリコン基板２０が貼り合わされている。この複合基板１の半導体基板２０は、半導体素子として機能する素子機能部が形成される複数の第１領域２０ｘと、これら第１領域２０ｘの間に位置する第２領域２０ｙとを含む。この複合基板１の半導体基板２０では、第２領域２０ｙに、シリコンと金属との非晶質体２２が設けられている。
2012115269.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁性を有する支持基板と、前記支持基板に重ね合わされたシリコン基板とを有する複合基板であって、
前記シリコン基板は、複数の第１領域と前記複数の第１領域の間に位置する第２領域とを有しており、前記第２領域の前記支持基板側の主面にシリコンと金属との非晶質体が存在している、複合基板。
【請求項２】
前記支持基板は、酸化アルミニウムを主成分とする単結晶である、請求項１に記載の複合基板。
【請求項３】
前記非晶質体は、前記複数の第１領域の周囲を囲んでいる、請求項１または２に記載の複合基板。
【請求項４】
前記非晶質体は、前記シリコン基板のうち前記支持基板側の主面を除く他の表面よりも内側に位置している、請求項１から３のいずれかに記載の複合基板。
【請求項５】
前記非晶質体は、前記シリコン基板の側面よりも内側に位置している、請求項１から３のいずれかに記載の複合基板。
【請求項６】
前記複数の第１領域のそれぞれは、互いに１００ｎｍ以上間隔を開けて配置されている、請求項１記載の複合基板。
【請求項７】
前記複数の第１領域のそれぞれは、互いに３００ｎｍ以上間隔を開けて配置されている、請求項１記載の複合基板。
【請求項８】
電気絶縁性を有する支持基板の上に、シリコン基板の主面を、金属層を介して貼り合わせる工程と、
貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記シリコン基板の前記支持基板側の主面に、シリコンおよび前記金属層を構成する金属を含む非晶質体を形成する工程と
を含む複合基板の製造方法。
【請求項９】
シリコン基板の主面のうち、複数の第１領域の間に位置する第２領域に、窪み部を形成する工程と、
前記シリコン基板の主面および電気絶縁性を有する支持基板の上の少なくとも一方に金属層を形成する工程と、
前記支持基板の上に、前記シリコン基板の主面を、前記金属層を介して貼り合わせる工程と、
貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記金属層を前記窪み部に凝集させるとともに、前記シリコン基板の前記支持基板側の主面にシリコンおよび前記金属層を構成する金属を含む非晶質体を形成する工程と
を含む複合基板の製造方法。
【請求項１０】
請求項１に記載の複合基板の前記第１領域に半導体素子として機能する素子機能部を形成する工程と、
少なくとも１つの前記素子機能部を含む領域ごとに前記複合基板を分割する工程と
を含む電子部品の製造方法。
【請求項１１】
前記複合基板を分割する工程は、前記複合基板を分割して形成される分割面において、前記第２領域が露出するように前記複合基板を分割する、請求項１０記載の電子部品の製造方法。
【請求項１２】
電気絶縁性を有する支持チップ上に、シリコンチップが位置している電子部品において、
前記シリコンチップは、半導体素子として機能する素子部が形成されている第１領域と前記第１領域を囲むように位置する第２領域とを有しており、前記第２領域の前記支持チップ側の主面にシリコンと金属からなる非晶質体が存在している、電子部品。
【請求項１３】
前記シリコンチップの外周側面全域に、前記第２領域が位置している、請求項１２記載の電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複合基板、電子部品、ならびに複合基板および電子部品の製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子の性能向上を図るべく、寄生容量を減らす技術の開発が進められている。この寄生容量を減らす技術として、ＳＯＳ（Silicon On Sapphire）構造がある。このＳＯＳ構造を形成する方法として、例えば、特開平１０−１２５４７号公報に開示された技術がある。
【発明の概要】
【０００３】
しかし、特開平１０−１２５４７号公報に開示された技術では、シリコンとサファイアとの格子構造の違いによって、シリコンに格子欠陥が生じてしまっていた。
【０００４】
本発明は、上述の事情のもとで考え出されたものであって、結晶性の優れるシリコン基板を有する複合基板、ならびにこの複合基板およびこの複合基板を用いた電子部品の製造方法を提供することを目的とする。
【０００５】
本発明の複合基板は、電気絶縁性を有する支持基板と、前記支持基板に重ね合わされたシリコン基板とを有する複合基板であって、前記シリコン基板は、複数の第１領域と前記複数の第１領域の間に位置する第２領域とを有しており、前記第２領域の前記支持基板側の主面にシリコンと金属との非晶質体が存在している。
【０００６】
本発明の第１の複合基板の製造方法は、電気絶縁性を有する支持基板の上に、シリコン基板の主面を、金属層を介して貼り合わせる工程と、貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記シリコン基板の前記支持基板側の主面に、シリコンおよび前記金属層を構成する金属を含む非晶質体を形成する工程とを含むものである。
【０００７】
本発明の第２の複合基板の製造方法は、複数の第１領域の間に位置する第２領域に、窪み部を形成する工程と、前記シリコン基板の主面および電気絶縁性を有する支持基板の上の少なくとも一方に金属層を形成する工程と、前記支持基板の上に、前記シリコン基板の主面を、前記金属層を介して貼り合わせる工程と、貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記金属層を前記窪み部に凝集させるとともに、前記シリコン基板の前記支持基板側の主面にシリコンおよび前記金属層を構成する金属を含む非晶質体を形成する工程とを含むものである。
【０００８】
本発明の電子部品の製造方法は、本発明の複合基板の前記第１領域に半導体素子として機能する素子機能部を形成する工程と、少なくとも１つの前記素子機能部を含む領域ごとに前記複合基板を分割する工程と、を含むものである。
【０００９】
本発明の電子部品は、電気絶縁性を有する支持チップ上に、シリコンチップが位置している電子部品において、前記シリコンチップは、半導体素子として機能する素子部が形成されている第１領域と前記第１領域を囲むように位置する第２領域とを有しており、前記第２領域の前記支持チップ側の主面にシリコンと金属からなる非晶質体が存在しているものである。
【００１０】
本発明の電子部品の製造方法は、前記複合基板の前記第１領域に半導体素子として機能する素子機能部を形成する工程と、少なくとも１つの前記素子機能部を含む領域ごとに前記複合基板を分割する工程とを含むものである。
【００１１】
本発明によれば、結晶性の優れるシリコン基板を有する複合基板および電子部品、ならびにこの複合基板および電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】（ａ）は本発明に係る複合基板の１つの実施形態の概略構成を示す平面図であり、（ｂ）は（ａ）に示したＩｂ−Ｉｂ線に沿った断面図である。
【図２】（ａ）〜（ｃ）は本発明に係る複合基板および半導体素子の製造工程の１つの実施形態を示す概略図である。
【図３】（ｄ）〜（ｅ）は図２の続きの工程を示す概略図である。
【図４】（ａ）は図１に示した複合基板の変形例の概略構成を示す平面図であり、（ｂ）は（ａ）に示したＩＶｂ−ＩＶｂ線に沿った断面図である。
【図５】図１に示した複合基板の変形例の概略構成を示す平面図である。
【図６】（ａ）は図５に示したＶＩａ−ＶＩａ線に沿った断面図であり、（ｂ）は図５に示したＶＩｂ−ＶＩｂ線に沿った断面図である。
【図７】図１に示した複合基板の変形例の概略構成を示す平面図である。
【図８】（ａ）は図７に示したＶＩＩＩａ−ＶＩＩＩａ線に沿った断面図であり、（ｂ）は図７に示したＶＩＩＩｂ−ＶＩＩＩｂ線に沿った断面図である。
【発明を実施するための形態】
【００１３】
＜複合基板の第１の実施形態＞
本発明の複合基板の実施形態の一例である複合基板１について、図面を参照しつつ説明する。図１に示した複合基板１は、支持基板１０と、シリコン基板２０とを含んで構成されている。
【００１４】
支持基板１０は、半導体層となるシリコン基板２０の支持部材となるものである。支持基板１０は電気絶縁性を有するものであればよいが、本実施形態では、酸化アルミニウム単結晶（以下、「サファイア」とする）から成っている。支持基板１０は、他にも炭化珪素基板等を用いることもできる。この支持基板１０のＤ１方向側の主面（以下、「上面１０ａ」とする）の上には、シリコン基板２０が重ね合わされている。言い換えると、支持基板１０の上面１０ａ上には、シリコン基板２０が支持されて、直接貼り合わされている。この支持基板１０の厚みとしては、例えば、４００〜８００〔μｍ〕の範囲が挙げられる。
【００１５】
シリコン基板２０は、半導体素子として機能する素子機能部を一部に形成するものである。本実施形態では、シリコン基板２０としてシリコン単結晶を採用している。このシリコン基板２０の厚みとしては、例えば５０〜３００〔ｎｍ〕の範囲が挙げられる。ここでは、シリコン基板２０のうち、素子機能部を形成する領域を第１領域２０ｘとし、第１領域２０ｘ以外の領域を第２領域２０ｙとしている。第１領域２０ｘは行列状に配列され、第２領域２０ｙのうち第１領域２０ｘの間に位置する一部は格子状に広がっている。この第２領域２０ｙは、複合基板１を所望の第１領域２０ｘ毎に分ける際に、割ったり、切ったりするのに利用することが可能である。なお、この第１領域２０ｘの形状および配列は、本実施形態に限定されるものではなく、適宜選択される。また、この第２領域２０ｙの形状は、第１領域２０ｘの形状および配列に応じて適宜選択される。
【００１６】
このシリコン基板２０は、主部２１と、非晶質体２２とを含んで構成されている。主部２１は、シリコン基板２０の主な部分を占めるものとなる部位であり、シリコン単結晶（以下、単に「シリコン」とする）から成っている。この主部２１は、主として第１領域２０ｘに位置している。非晶質体２２は、主部２１と金属材料とが混在している部位である。この非晶質体２２に含まれる金属材料としては、例えば、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、クロム（Ｃｒ）、またはアルミニウム（Ａｌ）が挙げられる。この非晶質体２２は、主として第２領域２０ｙに位置している。つまり、この非晶質体２２は、第１領域２０ｘの間に形成されている。この非晶質体２２は、シリコン基板２０のＤ２方向側の主面（以下、「下主面２０ｂ」とする）に面している。
【００１７】
非晶質体２２は主部２１を構成する元素と金属材料単体との結合を有するものとなる。主部２１がＳｉであり、金属材料がＦｅの場合には、Ｆｅ−Ｓｉの結合を有するものとなる。非晶質体２２が、下主面２０ｂに存在せず、第２領域２０ｙのみに存在している。すなわち、凝集していることにより、均一な拡散よりも拡散深さを小さくすることができる。これにより、シリコン基板２０への金属材料の拡散を抑制することができる。
【００１８】
なお、非晶質体２２は、電子エネルギー損失分光法（ＥＥＬＳ）等で特定することができる。
【００１９】
また、複数の第１領域２０ｘのそれぞれは、互いの間隔が１００〔ｎｍ〕以上となるようにすることが好ましい。より好ましくは３００〔ｎｍ〕以上となるようにする。素子機能部を作りこんだ部分の直下の領域と支持基板１０との間に金属が存在すると、デバイス特性を悪化させるおそれがある。これに対して、複数の第１領域２０ｘのそれぞれを上述のような間隔とすることにより、第１領域２０ｘに形成する素子機能部に影響する金属をなくすことができる。複数の第１領域２０ｘ間の間隔については、後述する。
【００２０】
また、非晶質体２２は、シリコン基板２０の下主面２０ｂを除く他の表面、つまりシリコン基板２０のＤ１，Ｄ２方向に位置する主面（以下、「上主面２０ａ」）および側面２０ｃよりも内側に形成されている。言い換えると、このシリコン基板２０の上主面２０ａおよび側面２０ｃには、主部２１が面している。つまり、シリコン基板２０の露出している部位の組成が同じになっている。そのため、このシリコン基板２０では、シリコンに関する種々のプロセスから効果的なものを選択して適宜利用することができる。
【００２１】
非晶質体２２は、第１領域２０ｘの周囲を囲むように配置されている。ここで、サファイアとシリコンとの密着強度に比べて、サファイアと非晶質体２２との密着強度は大きい。シリコン基板２０の下主面２０ｂに非晶質体２２が面していることによって、支持基板１０とシリコン基板２０との貼合せの密着強度を高めることができる。また、この複合基板１では、複合基板１を半導体素子として分割した後でも、支持基板１０とシリコン基板２０とを良好に密着させることができる。なお、本実施形態の構成を、個々の第１領域２０ｘが非晶質体２２で区分されている、と言い換えることもできる。
【００２２】
この支持基板１０およびシリコン基板２０は、接合する面の面粗さが小さいことが好ましく、例えば平均面粗さＲａ（算術平均粗さ）が１０〔ｎｍ〕未満の範囲が挙げられる。平均面粗さＲａを小さくすることによって、互いに接合する際に加える圧力を小さくすることができる。特に、Ｒａを１〔ｎｍ〕以下とすることによって、極めて小さい加圧で接合することができる。
【００２３】
＜複合基板および半導体素子の製造方法＞
本発明の複合基板および半導体素子の製造方法の実施形態の一例を、図２〜４を参照して説明する。
【００２４】
まず、図２（ａ）に示したように、シリコン基板２０となる半導体基板２０Ｘを準備する。本実施形態では、半導体基板２０Ｘとしてシリコン基板を採用する。
【００２５】
次に、図２（ｂ）に示したように、この半導体基板２０Ｘの主面のうち、シリコン基板２０の下主面２０ｂとなる一方の主面に、溝部２０Ｘｄを形成する。この溝部２０Ｘｄは、第２領域２０ｙとなる領域に形成される。この溝部２０Ｘｄを形成する方法としては、例えば、フォトマスクを利用して部分的にシリコンを酸化処理して酸化シリコンを選択的に除去したり、マスクを利用して所望の部分をエッチングしたりする方法が挙げられる。この酸化処理としては、例えば熱酸化および溶液酸化などの種々の方法が採用される。エッチングとしては、化学的な方法、またはイオンビームなどの物理的な方法が挙げられる。また、マスクとしては、例えばメタルマスクおよびフォトマスクなどがあり、エッチングの方法に応じて適宜選択される。
【００２６】
このような溝部２０Ｘｄの深さは、例えば１０〔ｎｍ〕程度とすればよい。この溝部２０Ｘｄの深さは、第１領域２０ｘにおける厚みと後述する素子機能部２３の厚みとの差分未満であることが好ましい。
【００２７】
次に、図２（ｃ）に示したように、支持基板１０と半導体基板２０Ｘとを金属層２２Ｘを介して貼り合わせる。貼合せの方法としては、貼り合わせる面の表面を活性化して接合する方法、および静電気力を利用して接合する方法が挙げられる。表面を活性化する方法としては、例えば真空中でイオンビームを照射して表面をエッチングして活性化する方法などが挙げられる。この接合は常温で行うことが好ましい。なお、この接合に際しては、樹脂系などの接着剤を使用しない方法が採用され、原子間力などを利用した固相接合（Solid State Bonding）によって接合される。
【００２８】
金属層２２Ｘを構成する金属材料は、例えばＦｅ，Ｃｒ，Ｎｉ，Ｍｎ，Ａｌ，Ｃｕの単体もしくは組合せとすることができる。このような金属材料は、接合の際のイオンビーム等照射時に同時に接合装置内の金属供給源を活性化し、活性化させた接合面に供給される。金属層２２Ｘの膜厚は特に限定されないが、例えば５〔ｎｍ〕以下とする。この金属層２２Ｘは、金属元素（粒子）が付着した状態、すなわち網状としてもよい。なお、このような金属層２２Ｘは、表面を活性化して接合する場合に接合界面に存在するものであり、一般的なＳＯＩでは酸化物を介して熱圧着するので、金属層をあえて設ける必要はない。
【００２９】
次に、半導体基板２０Ｘを所望の厚さになるように薄く加工する。薄く加工する方法としては、砥粒研磨、化学エッチング、イオンビームエッチングなど種々のものが採用でき、複数の方法を組み合わせてもよい。
【００３０】
この薄く加工する工程と併せて、精密エッチングによって、半導体基板２０Ｘの表面を平らにする加工を採用してもよい。この精密エッチングに用いるエッチング手段としては、例えばドライエッチングが挙げられる。このドライエッチングには、化学的な反応によるものと、物理的な衝突によるものとが含まれる。化学的な反応を利用するものとしては、反応性の気体（ガス）、イオンおよびイオンビーム、ならびにラジカルを利用するものなどが挙げられる。この反応性イオンに使われるエッチングガスとしては、六フッ化硫黄（ＳＦ６）、四フッ化炭素（ＣＦ４）などが挙げられる。また、物理的な衝突によるものとしては、イオンビームを利用するものが挙げられる。このイオンビームを利用するものには、ガス・クラスタ・イオンビーム（Gas Cluster Ion Beam；ＧＣＩＢ）を用いた方法が含まれる。これらのエッチング手段を用いて狭い領域をエッチングしながら、可動ステージで半導体基板２０Ｘを走査することで、大面積の素材基板であっても良好に精密エッチングをすることができる。
【００３１】
次に、貼り合わせた支持基板１０と半導体基板２０Ｘとを加熱して、金属層２２Ｘを溝部２０Ｘｄに凝集させる。凝集した金属層２２Ｘは、半導体基板２０Ｘのシリコンと混合して非晶質体２２が形成される。この非晶質体２２の形成に半導体基板２０Ｘのシリコンが用いられることから、半導体基板２０Ｘの溝部２０Ｘｄの形状が変化する。すなわち、断面が矩形状となっている溝部２０Ｘｄを構成する角部や平滑部がなくなる。そして凝集体である非晶質体２２の形状に沿った形状となる。
【００３２】
ここで、加熱条件における温度は各金属の融点以上であり、より好ましくは、半導体基板２０Ｘを構成する元素と金属材料との共晶温度以上とする。例えば、本実施形態の場合には、５００℃以上の状態を３０分以上維持することにより、溝部２０Ｘｄに凝集させることができる。加熱時の雰囲気は、特に限定されず、大気、酸素、窒素、不活性ガス、および還元ガス等のいずれかを選択することができる。
【００３３】
本実施形態のように、支持基板１０と、半導体基板２０Ｘとを、表面を活性化して結合させて真空中で接合すると、接合界面に一部空洞ができているものと推察される。特にこの例では溝部２０Ｘｄを設けていることから、接合表面の活性化による常温接合では、接合界面に空洞が生じていることとなる。そして、接合後に加熱することにより、金属が溶融し、空洞を埋めるように金属が移動し、所定の場所に凝集するものと考えられる。すなわち、本実施形態では、溝部２０Ｘｄを意図する位置に設けることにより、金属の凝集位置を制御している。
【００３４】
上述のようにして、電気絶縁性を有する支持基板１０の上に、シリコン基板２０が貼り合わされている複合基板１を得ることができる。この複合基板１のシリコン基板２０は、半導体素子として機能する素子機能部が形成される複数の第１領域２０ｘと、この第１領域２０ｘの間に位置する第２領域２０ｙとを含む。この複合基板１の半導体基板２０では、この第２領域２０ｙに、シリコンと金属との非晶質体２２が設けられている。
【００３５】
次に、図３（ｂ）に示すように、得られた複合基板１の上主面２０ａ側から素子機能部２３を形成する。この素子機能部２３は、任意の第１領域２０ｘに形成する。この素子機能部２３としては、種々の半導体素子構造が挙げられる。なお、図３（ａ）と、図３（ｂ）および（ｃ）とでは、図示している場所が異なっている。
【００３６】
次に、図３（ｃ）に示すように、素子機能部２３が形成された複合基板１を分割して、電子部品２を製造する。この複合基板１を電子部品２に分割するのに際して、少なくとも１つの素子機能部２３が１つの電子部品２に含まれるようにする。言い換えると、１つの電子部品２に複数の第１領域２０ｘ、ひいては複数の素子機能部２３が含まれていてもよい。
【００３７】
また、１つの電子部品２には、非晶質体２２および非晶質体２２を分割した分割非晶質体２２ａのうち、少なくとも１つが含まれるようにする。１つの電子部品２に非晶質体２２または分割非晶質体２２ａを含ませることによって、電子部品２として利用する際にも、支持チップ１００とシリコンチップ２００とを良好に密着させることができる。
【００３８】
以上のようにして、素子機能部２３を有する電子部品２を製造することができる。
【００３９】
なお、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等差し支えない。
【００４０】
例えば、シリコン基板２０では、非晶質体２２が第１領域２０ｘの周縁から主部２１の周縁にわたって形成されているが、このような形状に限られない。例えば、図４に示したシリコン基板２０Ａのように、非晶質体２２Ａが第１領域２０ｘの周縁までを囲む構成であってもよい。
【００４１】
また、シリコン基板２０では、非晶質体２２が第１領域２０ｘを格子状に囲んでいるが、このような形状に限られない、例えば、図５に示したシリコン基板２０Ｂのように、第１領域２０ｘに沿って延びる一対の非晶質体２２Ｂであってもよい。また、図６に示したシリコン基板２０Ｃのように、第１領域２０ｘの４隅に設けられた非晶質体２２Ｃであってもよい。
【００４２】
上述の製造方法では、金属層２２Ｘが凝集して非晶質体２２となっているが、金属層２２Ｘの一部を非晶質体２２とし、他の一部が金属層２２Ｘとして残っていてもよい。金属層２２Ｘとして残っている一部は、濃度が均一でなくてもよく、金属の濃度分布が生じていてもよい。
【００４３】
＜複合基板の製造方法の変形例＞
上述の製造方法では、図２（ｂ）に示すように、シリコン基板２０に溝部２０Ｘｄを形成し、この溝部２０Ｘｄに金属が凝集するように設定したが、溝部２０Ｘｄは設けなくてもよい。この場合には、図２（ｃ）で形成する金属層２２Ｘの膜厚（供給金属量に対応する）を調整することにより、供給金属量に応じた一定の間隔に凝集させることができる。また同様に、非晶質体２２の大きさも供給金属量に応じたものとなる。
【００４４】
例えば、金属供給量を１×１０１６〔ａｔｏｍｓ／ｃｍ３〕とすると、非晶質体２２の間隔を１００〔ｎｍ〕程度とすることができる。
【００４５】
このような金属供給量と非晶質体２２の間隔との関係から、非晶質体２２の間隔が１００〔ｎｍ〕未満となるような場合には、非晶質体２２の大きさも、電子部品２とした際の動作特性に悪影響を与えることを抑制できるようなものになるので好ましい。さらに、非晶質体２２の間隔を３００〔ｎｍ〕以上とすることにより、非晶質体２２の大きさをさらに小さくすることができ、電子部品２とした際の動作特性に悪影響を与えることをさらに抑制できるので好ましい。具体的には、非晶質体２２の厚み方向における大きさを、シリコン基板２０の厚みから半導体素子機能部２３を作る厚みを差し引いた大きさ未満に留めることが好ましい。
【符号の説明】
【００４６】
１，１Ａ〜Ｃ・・・複合基板
２・・・電子部品
１０・・・支持基板
１０ａ・・・上面
２０，２０Ａ〜Ｃ・・・半導体層
２０ａ・・・上主面
２０ｂ・・・下主面
２０ｃ・・・側面
２０ｘ・・・第１領域
２０ｙ・・・第２領域
２０Ｘ・・・半導体基板
２０Ｘｄ・・・溝部
２１，２１Ａ〜Ｃ・・・主部
２２，２２Ａ〜Ｃ・・・非晶質体
２２ａ・・・分割非晶質体
２２Ｘ・・・金属層
２３・・・素子機能部
【図１】
2012115269.tif 000003
【図２】
2012115269.tif 000004
【図３】
2012115269.tif 000005
【図４】
2012115269.tif 000006
【図５】
2012115269.tif 000007
【図６】
2012115269.tif 000008
【図７】
2012115269.tif 000009
【図８】
2012115269.tif 000010
【手続補正書】
【提出日】平成25年8月19日(2013.8.19)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気絶縁性を有する支持基板と、前記支持基板に直接重ね合わされたシリコン基板とを有する複合基板であって、
前記シリコン基板は、複数の第１領域と前記複数の第１領域の間に位置する第２領域とを有しており、前記第２領域の前記支持基板側の主面に面するシリコンと金属との凝集体からなる非晶質体が存在しており、
前記非晶質体は、断面視で、前記支持基板側の主面に面する以外の部分は角部および平滑部以外からなる、複合基板。
【請求項２】
前記支持基板は、酸化アルミニウムを主成分とする単結晶である、請求項１に記載の複合基板。
【請求項３】
前記非晶質体は、前記複数の第１領域の周囲を囲んでいる、請求項１または２に記載の複合基板。
【請求項４】
前記非晶質体は、前記シリコン基板のうち前記支持基板側の主面を除く他の表面よりも内側に位置している、請求項１から３のいずれかに記載の複合基板
【請求項５】
前記非晶質体は、前記シリコン基板の側面よりも内側に位置している、請求項１から３のいずれかに記載の複合基板。
【請求項６】
前記複数の第１領域のそれぞれは、互いに１００ｎｍ以上間隔を開けて配置されている、請求項１記載の複合基板。
【請求項７】
前記複数の第１領域のそれぞれは、互いに３００ｎｍ以上間隔を開けて配置されている、請求項１記載の複合基板。
【請求項８】
電気絶縁性を有する支持基板の上に、シリコン基板の主面を、厚み５ｎｍ以下の金属層を介して、接合界面に一部空洞を生じた状態で貼り合わせる工程と、
貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記シリコン基板の前記支持基板側の主面に、シリコンおよび前記金属層を構成する金属を含む非晶質体を間隔を開けて形成する工程と
を含む複合基板の製造方法。
【請求項９】
シリコン基板の主面のうち、複数の第１領域の間に位置する第２領域に、窪み部を形成する工程と、
前記シリコン基板の主面および電気絶縁性を有する支持基板の上の少なくとも一方に金属層を形成する工程と、
前記支持基板の上に、前記シリコン基板の主面を、前記金属層を介して貼り合わせる工程と、
貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記金属層を前記窪み部に凝集させるとともに、前記シリコン基板の前記支持基板側の主面にシリコンおよび前記金属層を構成する金属を含む非晶質体を形成する工程と
を含む複合基板の製造方法。
【請求項１０】
請求項１に記載の複合基板の前記第１領域に半導体素子として機能する素子機能部を形成する工程と、
少なくとも１つの前記素子機能部を含む領域ごとに前記複合基板を分割する工程と
を含む電子部品の製造方法。
【請求項１１】
前記複合基板を分割する工程は、前記複合基板を分割して形成される分割面において、前記第２領域が露出するように前記複合基板を分割する、請求項１０記載の電子部品の製造方法。
【請求項１２】
電気絶縁性を有する支持チップ上に、シリコンチップが位置している電子部品において、
前記シリコンチップは、半導体素子として機能する素子部が形成されている第１領域と前記第１領域を囲むように位置する第２領域とを有しており、前記第２領域の前記支持チップ側の主面にシリコンと金属からなる非晶質体が存在している、電子部品。
【請求項１３】
前記シリコンチップの外周側面全域に、前記第２領域が位置している、請求項１２記載の電子部品。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明の複合基板は、電気絶縁性を有する支持基板と、前記支持基板に直接重ね合わされたシリコン基板とを有する複合基板であって、前記シリコン基板は、複数の第１領域と前記複数の第１領域の間に位置する第２領域とを有しており、前記第２領域の前記支持基板側の主面に面するシリコンと金属との凝集体からなる非晶質体が存在している。前記非晶質体は、断面視で、前記支持基板側の主面に面する以外の部分は角部および平滑部以外からなる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の第１の複合基板の製造方法は、電気絶縁性を有する支持基板の上に、シリコン基板の主面を、厚み５ｎｍ以下の金属層を介して、接合界面に一部空洞を生じた状態で貼
り合わせる工程と、貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記シリコン基板の前記支持基板側の主面に、シリコンおよび前記金属層を構成する金属を含む非晶質体を間隔を開けて形成する工程とを含むものである。
【手続補正書】
【提出日】平成25年11月27日(2013.11.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気絶縁性を有する支持基板と、前記支持基板に直接重ね合わされたシリコン基板とを有する複合基板であって、
前記シリコン基板は、複数の第１領域と前記複数の第１領域の間に位置する第２領域とを有しており、前記第２領域の前記支持基板側の主面に面するシリコンと金属との凝集体からなる非晶質体が存在しており、
前記非晶質体は、断面視で、前記支持基板側の主面に面する以外の部分は角部および平滑部以外からなる、複合基板。
【請求項２】
前記支持基板は、酸化アルミニウムを主成分とする単結晶である、請求項１に記載の複合基板。
【請求項３】
前記非晶質体は、前記複数の第１領域の周囲を囲んでいる、請求項１または２に記載の複合基板。
【請求項４】
前記非晶質体は、前記シリコン基板のうち前記支持基板側の主面を除く他の表面よりも内側に位置している、請求項１から３のいずれかに記載の複合基板。
【請求項５】
前記非晶質体は、前記シリコン基板の側面よりも内側に位置している、請求項１から３のいずれかに記載の複合基板。
【請求項６】
前記複数の第１領域のそれぞれは、互いに１００ｎｍ以上間隔を開けて配置されている、請求項１記載の複合基板。
【請求項７】
前記複数の第１領域のそれぞれは、互いに３００ｎｍ以上間隔を開けて配置されている、請求項１記載の複合基板。
【請求項８】
電気絶縁性を有する支持基板の上に、シリコン基板の主面を、厚み５ｎｍ以下の金属層を介して、接合界面に一部空洞を生じた状態で貼り合わせる工程と、
貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記シリコン基板の前記支持基板側の主面に、シリコンおよび前記金属層を構成する金属を含む凝集体からなる非晶質体を間隔を開けて形成する工程と
を含む複合基板の製造方法。
【請求項９】
シリコン基板の主面のうち、複数の第１領域の間に位置する第２領域に、窪み部を形成する工程と、
前記シリコン基板の主面および電気絶縁性を有する支持基板の上の少なくとも一方に金属層を形成する工程と、
前記支持基板の上に、前記シリコン基板の主面を、前記金属層を介して貼り合わせる工程と、
貼り合わせた前記支持基板および前記シリコン基板を加熱して、前記金属層を前記窪み部に凝集させるとともに、前記シリコン基板の前記支持基板側の主面にシリコンおよび前記金属層を構成する金属を含む非晶質体を形成する工程と
を含む複合基板の製造方法。
【請求項１０】
請求項１に記載の複合基板の前記第１領域に半導体素子として機能する素子機能部を形成する工程と、
少なくとも１つの前記素子機能部を含む領域ごとに前記複合基板を分割する工程と
を含む電子部品の製造方法。
【請求項１１】
前記複合基板を分割する工程は、前記複合基板を分割して形成される分割面において、前記第２領域が露出するように前記複合基板を分割する、請求項１０記載の電子部品の製造方法。
【請求項１２】
電気絶縁性を有する支持チップ上に、シリコンチップが位置している電子部品において、
前記シリコンチップは、半導体素子として機能する素子部が形成されている第１領域と前記第１領域を囲むように位置する第２領域とを有しており、前記第２領域の前記支持チップ側の主面にシリコンと金属との凝集体からなる非晶質体が存在している、電子部品。
【請求項１３】
前記シリコンチップの外周側面全域に、前記第２領域が位置している、請求項１２記載の電子部品
て形成する工程とを含むものである。
【国際調査報告】
2012115269.tif 000011
2012115269.tif 000012
2012115269.tif 000013
2012115269.tif 000014