(57)【要約】  コントローラ（１）は、１チップで構成され、ＣＰＵ（２５）に電源電圧を供給する電圧レギュレータ（３０−１〜３０−３）を制御する。コントローラ（１）は、ＣＰＵ（２５）に与えられる電源電圧をモニターするためのモニター電圧を受ける入力部（１５２）と、放電モードにおいて、電圧レギュレータをオフ状態にし、モニター電圧によって、電源電圧が目標電圧に下がるのを検知する制御部（１６１）と、電源電圧が目標電圧に達すると、通常モードへの移行を表わす結果信号を出力する出力部（１５３）とを備え、制御部（１６１）は、プログラムによって動作する演算回路（５）を含み、入力部（１５２）と出力部（１５３）の間に演算回路（５）が介在する。
2012101822.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、
前記第１の半導体装置に供給される前記電源電圧をモニターするためのモニター電圧を受ける入力部と、
前記電圧レギュレータをオフ状態にし、前記第１の半導体装置の電源電圧を下げる放電モードにおいて、前記モニター電圧によって、前記電源電圧が目標電圧に下がるのを検知する制御部と、
前記電源電圧が前記放電モードの開始時の開始電圧から前記目標電圧に達すると、前記目標電圧に達したことを示す信号を出力する出力部と、
プログラムによって動作する演算回路とを備え、
前記目標電圧に達したことを示す信号は、前記演算回路を介して生成される、コントローラ。
【請求項２】
前記電圧レギュレータは、ハイサイドトランジスタとロウサイドトランジスタとを有し、
前記ハイサイドトランジスタと前記ロウサイドトランジスタのオン状態とオフ状態の制御により前記電源電圧を一定の電圧である通常指示電圧に保持する通常モードを備える、請求項１に記載のコントローラ。
【請求項３】
前記放電モードにおける放電を開始する第１開始電圧と前記目標電圧との差と、前記通常モードにおける通常モードを開始する第２開始電圧と前記通常指示電圧との差が等しいときには、放電モードにおいて前記第１開始電圧から前記目標電圧に達するまでの時間よりも、前記通常モードにおいて前記第２開始電圧から前記通常指示電圧に達するまでの時間の方が短い、請求項２記載のコントローラ。
【請求項４】
前記通常モードでは、前記演算回路は介さず、論理回路を介して動作が実行される、請求項２に記載のコントローラ。
【請求項５】
前記目標電圧に達したことを示す信号を出力すると、前記第１の半導体装置に与えられる電圧が前記目標電圧より低い指示電圧となるように制御する、請求項２に記載のコントローラ。
【請求項６】
前記目標電圧と前記指示電圧との差が、前記第１開始電圧と前記目標電圧との差より小さい、請求項５に記載のコントローラ。
【請求項７】
前記目標電圧は、前記コントローラ内に保持され、前記コントローラに与えられる外部からの信号により変更可能である、請求項６に記載のコントローラ。
【請求項８】
第１の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、
前記電圧レギュレータの状態情報を表わす信号を受ける入力部と、
前記入力された信号で表わされる状態情報のデータを更新する制御部と、
前記第１の半導体装置からの要求があった場合に、前記状態情報のデータを前記第１の半導体装置へ出力するインタフェース部とを備え、
前記制御部は、前記入力部と前記インタフェース部との間に設けられたプログラムにより動作する演算回路を備える、コントローラ。
【請求項９】
前記状態情報は複数の種類があり、
前記演算回路は、時分割で各状態情報を処理する、請求項８に記載のコントローラ。
【請求項１０】
前記状態情報は、電圧、電流、温度に関するものである、請求項９に記載のコントローラ。
【請求項１１】
前記電圧レギュレータは、ハイサイドトランジスタとロウサイドトランジスタとを有し、
前記ハイサイドトランジスタと前記ロウサイドトランジスタのオン状態とオフ状態の制御により前記電源電圧を一定の電圧である通常指示電圧に保持する通常モードを備える、請求項８に記載のコントローラ。
【請求項１２】
前記通常モードでは、前記演算回路は介さず、論理回路を介して動作が実行される、請求項１１に記載のコントローラ。
【請求項１３】
第１の半導体装置に電源電圧を供給する電圧レギュレータを制御するコントローラであって、
外部から第１の指示信号を受ける第１インタフェースと、
外部から第２の指示信号を受ける第２インタフェースと、
前記第１の指示信号に応じて、プログラムにより動作する演算回路を介して、前記第１の半導体装置に与えられる電圧が指示電圧となるように制御し、
前記第２の指示信号に応じて、前記演算回路と異なる論理回路を介して、前記第１の半導体装置に与えられる電圧が前記指示電圧となるように制御する制御部とを備え、
前記第１の指示信号に応じて、前記第１の半導体装置に与えられる電圧が前記指示電圧となるまでの時間よりも、前記第２の指示信号に応じて、前記第１の半導体装置に与えられる電圧が前記指示電圧となるまでの時間の方が短い、コントローラ。
【請求項１４】
第１の半導体装置と、前記第１の半導体装置に電源電圧を供給する電圧レギュレータと、前記電圧レギュレータを制御する１チップで構成されたコントローラを備えた半導体システムであって、
第１の半導体装置に与えられる電源電圧をモニターするためのモニター電圧を受ける入力部と、
放電モードにおいて、前記電圧レギュレータをオフ状態にし、前記モニター電圧によって、電源電圧が目標電圧に下がるのを検知する制御部と、
前記電源電圧が目標電圧に達すると、通常モードへの移行を表わす結果信号を出力する出力部とを備え、
前記制御部は、プログラムによって動作する演算回路を含み、
前記入力部と前記出力部の間に前記演算回路が介在する、半導体システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コントローラ、および半導体システムに関し、特に、ＣＰＵ（Central  Processing  Unit）などの半導体装置の電源を制御するためのコントローラ、および半導体システムに関する。
【背景技術】
【０００２】
パラメータとプログラムを用いる演算装置によりスイッチングトランジスタのオン／オフを制御し、ＣＰＵなどの半導体装置に供給する電源電圧を一定に保つ動作については、たとえば特許文献１（特開平１１−１１３２５２号公報）、および特許文献２（特開２００７−２８２４０４号公報）に示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平１１−１１３２５２号公報
【特許文献２】特開２００７−２８２４０４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１および特許文献２には、プログラムやパラメータを用いて演算装置により、半導体装置に供給する電源電圧を一定に保つ動作が主に記載されている。すなわち、ＤＳＰ（Digital  Signal  Processor）やＭＣＵ（Micro  Control  Unit）を用いた場合に、半導体装置に供給される電源電圧をスイッチングトランジスタのオン／オフの両方を使いながら一定に保つことが、開示されているものである。【０００５】
それゆえに、本発明の目的は、ＤＳＰやＭＣＵを用いて、半導体装置の動作を有効かつ適切に行なうことができるコントローラおよび半導体システムを提供することである。
【課題を解決するための手段】
【０００６】
本発明の一実施形態のコントローラは、第１の半導体装置に電源電圧を供給する電圧レギュレータを制御するものである。【０００７】
このコントローラは、第１の半導体装置に供給される電源電圧をモニターするためのモニター電圧を受ける入力部と、電圧レギュレータをオフ状態にし、第１の半導体装置の電源電圧を下げる放電モードにおいて、モニター電圧によって、電源電圧が目標電圧に下がるのを検知する制御部と、電源電圧が放電モードの開始時の開始電圧から目標電圧に達すると、目標電圧に達したことを示す信号を出力する出力部と、プログラムによって動作する演算回路とを有する。目標電圧に達したことを示す信号は、演算回路を介して生成される。
【発明の効果】
【０００８】
本発明の一実施形態によれば、ＤＳＰやＭＣＵを用いて、半導体装置に供給する電源電圧を有効かつ適切に制御を行なうことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態の半導体システムの構成を表わす図である。
【図２】放電処理の手順を表わすフローチャートである。
【図３】放電処理時での、ＣＰＵの電圧の変化を表わす図である。
【図４】テレメタリ動作時の制御の流れを表わす図である。
【図５】テレメタリ動作の処理手順を表わすフローチャートである。
【図６】ＭＣＵの演算器と専用演算器を表す図である。
【図７】電圧制御動作の制御の流れを表わす図である。
【図８】電圧制御動作の処理手順を表わすフローチャートである。
【図９】パワーステート制御の動作の制御の流れを表わす図である。
【図１０】パワーステート制御の動作の処理手順を表わすフローチャートである。
【図１１】緊急停止動作時の制御の流れを表わす図である。
【図１２】緊急停止動作の処理手順を表わすフローチャートである。
【図１３】ＰＭＢＵＳを介した命令を実行するための制御の流れを表わす図である。
【図１４】ＰＭＢＵＳを介した命令を実行する手順を表わすフローチャートである。
【図１５】テレメタリ動作時の制御の流れを表わす図である。
【図１６】テレメタリ動作の処理手順を表わすフローチャートである。
【図１７】第６の実施形態の半導体システムの構成を表わす図である。
【図１８】第７の実施形態の半導体システムの構成を表わす図である。
【図１９】第８の実施形態の半導体システムの構成を表わす図である。
【図２０】パラメータ設定時の制御の流れを表わす図である。
【図２１】パラメータ設定の処理手順を表わすフローチャートである。
【図２２】テーブルの例を表わす図である。
【図２３】本発明の実施形態におけるコントローラ内の構成要素の配置を表わす図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施の形態について、図面を用いて説明する。
［第１の実施形態］
（半導体システム構成）
図１は、本発明の実施形態の半導体システムの構成を表わす図である。
【００１１】
図１を参照して、この半導体システムは、コントローラ１と、電圧レギュレータ３０−１〜３０−３と、第１の半導体装置であるＣＰＵ２５とを備える。
【００１２】
コントローラ１は、ここでは１チップ（１つの半導体チップ）で構成されている。
コントローラ１は、ＰＩＮ制御部６と、フラッシュメモリ７と、パラメータレジスタ８と、パフォーマンスレジスタ９と、ＭＣＵ５と、ＰＭＢＵＳ（Power  Management  Bus）インタフェース１０と、ＳＶＩＤ（Serial  VID）コマンド判定回路１２と、ハードロジック電源制御回路１３と、アナログ電源制御回路１１と、電源異常監視回路２と、入力部１５２と、出力部１５３とを備える。
【００１３】
コントローラ１の構成要素のうち、ＭＣＵ５と、ハードロジック電源制御回路１３と、アナログ電源制御回路１１と、電源異常監視回路２とで、制御部１６１を構成する。
【００１４】
ＳＶＩＤコマンド判定回路１２は、ＳＶＩＤインタフェース１４と、動作モードレジスタ１６と、電圧指示値レジスタ１８と、パワーステート指示値レジスタ１９と、テレメタリレジスタ１５とを備える。
【００１５】
入力部１５２は、電圧レギュレータ３０−１〜３０−３から出力される電圧が入力される部分である。
【００１６】
別の言い方をすれば、入力部１５２にはＣＰＵに供給される電源電圧をモニターするためのモニター電圧が入力される。
【００１７】
出力部１５３は、コントローラ１から電圧レギュレータ３０−１〜３０−３へ信号を出力する部分である。
【００１８】
ＣＰＵ２５は、ここでは、１チップで構成され、電圧レギュレータ３０−１〜３０−３から出力される電源電圧を受けて、様々な処理を行なう。また、ＣＰＵ２５は、ＳＶＩＤインタフェース１４を通じて、コントローラ１に指示を送る。
【００１９】
ＰＩＮ制御部６は、外部の電位固定部２６によって固定された端子の電位に従って、外部端子がどのように設定されたかを表わす設定情報をＭＣＵ５に出力する。
【００２０】
フラッシュメモリ７は、ＭＣＵ５が処理を行なうためのプログラムを格納する。プログラムを用いることによって、電源規格の変更があっても、デバイスを再開発する手間を省くことができる。また、フラッシュメモリ７は、最大許容電圧値、最大許容温度、および最大許容電流などの初期値を定めた複数のパラメータのテーブルを記憶する。
【００２１】
パラメータレジスタ８は、ＳＶＩＤインタフェース１４を通じて、デジタルステップ制御でのステップごとの電圧値の変化量（刻み電圧）、および放電モードでの下げたい最終電圧である指示電圧と放電モードを指示電圧に達する前に放電モードを終了するときの目標電圧Ｖｓとの差であるΔＶの値などを記憶する。
【００２２】
パフォーマンスレジスタ９は、フラッシュメモリ７に記載された最大許容電圧値、最大許容温度、および最大許容電流などのデータ受け取り、記憶する。
【００２３】
ここで、最大許容電圧値は、ＣＰＵにかけることが可能な最大の電源電圧である。最大許容温度は、電圧レギュレータなどから測定される温度で動作上許される最高の温度である。最大許容電流は、電圧レギュレータが流すことができる最大の電流である。
【００２４】
これらの値を超えた場合は、コントローラは値を下げるように電圧レギュレータなどに指示信号を出力する。
【００２５】
ＭＣＵ５は、プログラムに基づいて演算処理を行なう。
ＰＭＢＵＳインタフェース１０は、ＰＭＢＵＳを通じて、外部のシステム制御部２７から信号を受けるとともに、外部のシステム制御部２７へ信号を出力する。
ＳＶＩＤインタフェース１４は、シリアル通信線を通じて、ＣＰＵ２５からの信号を受けるとともに、ＣＰＵ２５へ信号を出力する。
【００２６】
動作モードレジスタ１６は、現在の動作モードを記憶する。たとえば、動作モードとして、通常モード、放電モードなどがある。
【００２７】
電圧指示値レジスタ１８は、電圧制御時の指示電圧の値を記憶する。
パワーステート指示値レジスタ１９は、パワーステート制御時のパワーステートモードの指定値を記憶する。
【００２８】
テレメタリレジスタ１５は、電圧レギュレータ３０−１〜３０−３の出力電圧を表わすデジタル電圧値ＤＶ、電圧レギュレータ３０−１〜３０−３内の温度を表わすデジタル電圧値ＤＴ、および電圧レギュレータ３０−１〜３０−３に供給される電流値を表わすデジタル電圧値ＤＩを記憶する。
【００２９】
ハードロジック電源制御回路１３は、ＤＡＣデジタルステップ制御部２０と、位相クロック生成部２１とを備える。
【００３０】
ＤＡＣデジタルステップ制御部２０は、複数回のステップで指示された電圧に達するように、各ステップでの電圧変化値を決定し、決定した電圧変化値をデジタル電圧ＤＶとして出力する。
【００３１】
位相クロック生成部２１は、動作させる電圧レギュレータ３０−１〜３０−３への制御信号ＳＭＯＤを活性化し、動作させる電圧レギュレータ３０−１〜３０−３へ位相のクロックを出力する。位相クロック生成部２１は、停止させる電圧レギュレータ３０−１〜３０−３への制御信号ＳＭＯＤを非活性化する。
【００３２】
アナログ電源制御回路１１は、ＤＡＣ（Digital  Analog  Converter）２２と、差動アンプ２４と、エラーアンプ２３と、ＡＤＣ（Analog  Digital  Converter）１７とを備える。
【００３３】
ＤＡＣ２２は、ＤＡＣデジタルステップ制御部２０から出力されたデジタル電圧ＤＶをアナログ電圧Ｖ１に変換する。
【００３４】
差動アンプ２４は、ＣＰＵ２５の高電位側の電圧ＶＳＥＮ１と低電位側の電圧ＶＳＥＮ２の差を増幅して電圧Ｖ２を出力する。
エラーアンプ２３は、ＤＡＣ２２から出力される電圧Ｖ１と、差動アンプ２４から出力される電圧Ｖ２との差を増幅して、増幅された電圧を指定された電圧と現在のＣＰＵ２５の電圧との差を表わす電圧として電圧レギュレータ３０−１〜３０−３へ出力する。
【００３５】
ＡＤＣ１７は、電圧レギュレータ３０−１〜３０−３の出力電圧などをＡＤ変換する。
電源異常監視回路２は、電圧コンパレータ４と、電源異常監視部３とを備える。
【００３６】
電圧コンパレータ４は、入力部１５２からアナログ信号で電圧値を受け、所定の標準電圧とをアナログ処理で比較する。
【００３７】
電源異常監視部３は、電圧コンパレータ４の出力に従って、ＣＰＵ２５の電源電圧が異常であるか否かを監視する。
【００３８】
電圧レギュレータ３０−１〜３０−３は、ＣＰＵ２５に電源電圧を供給する。
ここでは、各電圧レギュレータ３０−１〜３０−３はそれぞれ、１つのパッケージに収められている。
【００３９】
さらにここでは、パッケージ内にハイサイドＭＯＳトランジスタ１９６、ロウサイドＭＯＳトランジスタ１９７、その他の部分（ＰＷＭ（Pulse  Width  Modulation）部１５１とＭＯＳ制御部１９８）の３チップで構成されている。
【００４０】
電圧レギュレータ３０−１〜３０−３は、ＰＷＭ部１５１と、ＤＣ−ＤＣ変換器３３とを備える。電圧レギュレータ３０−１〜３０−３は、制御信号ＳＭＯＤが活性化されると動作し、制御信号ＳＭＯＤが非活性化されると動作を停止する。
ＰＷＭ部１５１は、ＰＷＭ比較器３１と、ラッチ回路３２とを備える。
【００４１】
ＰＷＭ比較器３１は、エラーアンプ２３の出力である誤差信号をもとにＰＷＭ信号を出力する。
【００４２】
ラッチ回路３２のセット端子Ｓには、ＰＷＭ比較器３１の出力が入力される。ラッチ回路３２のリセット端子Ｒには、位相クロック生成部２１の出力であるクロックが入力される。
【００４３】
ＤＣ−ＤＣ変換器３３は、ラッチ回路３２の出力と接続され、ＣＰＵ２５へ電源電圧を供給する。
【００４４】
ここでは、ラッチ回路３２から出力されるＰＷＭ信号によりＤＣ−ＤＣ変換器３３が制御される。
【００４５】
図１に示すハイサイドＭＯＳトランジスタ１９６がオンし、ロウサイドＭＯＳトランジスタ１９７がオフすることで、ＣＰＵ２５の高電位側のＣＰＵ電圧線の電圧ＶＳＥＮ１が上昇する。
【００４６】
他方、ハイサイドＭＯＳトランジスタ１９６がオフし、ロウサイドＭＯＳトランジスタ１９７がオンすることで、ＣＰＵ電圧線の電圧ＶＳＥＮ１が降下する。
【００４７】
通常モードでは、ＣＰＵ電圧線の電圧ＶＳＥＮ１が一定の電圧になるように、ハイサイドＭＯＳトランジスタ１９６とロウサイドＭＯＳトランジスタ１９７のオン／オフが制御される。
【００４８】
つまり、電圧が低い場合はハイサイドＭＯＳトランジスタ１９６をオンさせて（このときロウサイドＭＯＳトランジスタ１９７をオフ）電圧を上昇させたり、電圧が高い場合はロウサイドＭＯＳトランジスタ１９７をオンさせて（このときハイサイドＭＯＳトランジスタ１９６をオフ）電圧を降下させる。
【００４９】
（放電モード）
放電モードとは、ＤＣ−ＤＣ変換器３３をオフ状態に保ったまま、ＣＰＵなどで電荷が放電されていくことで、ＣＰＵ電圧線の電圧ＶＳＥＮ１を特定の電圧に下げるモードである。
【００５０】
一定電圧になるように、電圧が低い場合はハイサイドＭＯＳトランジスタ１９６をオンさせて（このときロウサイドＭＯＳトランジスタ１９７をオフ）電圧を上昇させたり、電圧が高い場合はロウサイドＭＯＳトランジスタ１９７をオンさせて（このときハイサイドＭＯＳトランジスタ１９６をオフ）電圧を降下させたりするものではない。つまりＤＣ−ＤＣ変換器３３のオンおよびオフの両方を組み合わせて一定電圧になるよう制御するものではない。
【００５１】
なお、電圧レギュレータ３０をオフ状態にすることで、ＤＣ−ＤＣ変換器３３をオフ状態にしても良い。ＤＣ−ＤＣ変換器３３がオフ状態になればよい。
【００５２】
放電モードでは、一般に高速な処理は要求されない。
図２は、放電処理の手順を表わすフローチャートである。
【００５３】
図３は、放電処理時での、ＣＰＵ２５の電圧の変化を表わす図である。縦軸が図１に示したＣＰＵ電圧線の電圧ＶＳＥＮ１であり、横軸が時間である。
【００５４】
図１、図２および図３を参照して、ＣＰＵ２５は、電圧値Ｖｔを指定した放電指示コマンドをシリアル通信線へ出力する（ステップＳ１０１、図１の（１）に示す）。
【００５５】
ＳＶＩＤインタフェース１４は、シリアル通信線から受信したコマンドを解釈し、ＭＣＵ５に指示する（ステップＳ１０２、図１の（２）に示す）。
【００５６】
ＭＣＵ５は、放電モードに設定し、位相クロック生成部２１に対して、位相クロックの出力を停止するとともに、制御信号ＳＭＯＤを非活性化するように指示する。非活性化された制御信号ＳＭＯＤを受けた電圧レギュレータ３０−１〜３０−３は、ＣＰＵ電圧線の電圧の低下に対し電圧を上昇させる動作を停止する（ステップＳ１０３、図１の（３）に示す）。
【００５７】
また、電圧レギュレータ３０−１〜３０−３がオフ状態になるため、ロウサイドＭＯＳトランジスタ１９７をオン状態とし、ＣＰＵ電圧線の電圧の低下させる動作も停止する（図３のｔ１が対応する）。
【００５８】
ＡＤＣ１７は、電圧レギュレータ３０−１〜３０−３の出力電圧をＡＤ変換して、デジタル電圧値ＤＶをＭＣＵ５へ出力する（ステップＳ１０４、図１の（４）に示す）。
【００５９】
次に、ＭＣＵ５は、デジタル電圧値ＤＶと、指示電圧ＶｔよりもΔＶ（後述する通常モードでの電圧制御での１ステップでの電圧変化量のｎ倍）だけ高い電圧である目標電圧Ｖｓとを比較する。ＭＣＵ５は、デジタル電圧値ＤＶが指示電圧ＶｔよりもΔＶだけ高い電圧である目標電圧Ｖｓ以下になったときに（ステップＳ１０５でＹＥＳ）、放電モードを終了する（図３のｔ２が対応する）。
【００６０】
ここで、指示電圧Ｖｔ以外に目標電圧Ｖｓを設けるのは、指示電圧Ｖｔになった後に、放電モードを終了しようとした場合、その終了指示と次の動作までに時間がかかるため、その間にさらに電圧が低下する可能性が高い。
【００６１】
しかしながら、指示電圧Ｖｔより少し高めの目標電圧Ｖｓに達したことをもとに、放電モードを終了させることで、次の動作の開始時に指示電圧Ｖｔに達するようにすることが可能となる。
【００６２】
ＭＣＵ５は、指示電圧維持モード（通常モードの一種）に移行するため、ハードロジック制御回路１３へ指示信号を出す（図１の（５）に示す）。
【００６３】
指示電圧維持モードでは、後述する通常モードの電圧制御と同じ手順で電圧レギュレータ３０−１〜３０−３の出力電圧が指示電圧Ｖｔになるようにフィードバック制御がなされる（図１の（６）に示すおよび図３のｔ３が対応）。
【００６４】
つまり、目標電圧に達したことを示す信号が、出力部１５３から電圧レギュレータ３０へ出力され、次にフィードバック制御になる。
【００６５】
新たに電圧を変更するコマンドが入力されるまで（ステップＳ１０７）、ステップＳ１０６の指示電圧を維持する制御を繰返す。
【００６６】
上述のΔＶは、後述する通常モードでの電圧制御での１ステップでの電圧変化量のｎ倍（ｎは整数）であって、パラメータレジスタ８に格納される。ＣＰＵ２５は、このΔＶの値を変更することによって、電圧Ｖｓの値を変更することができる。
【００６７】
放電指示コマンドが入力された後、ＣＰＵ２５へは、電圧レギュレータ３０−１〜３０−３より、新たな電荷供給がされないため、ＣＰＵ２５の電圧は開始電圧Ｖｉからゆっくりした速度で下降する。図３ではｔ１が対応する。
【００６８】
指示電圧ＶｔよりもΔＶだけ大きい目標電圧Ｖｓになると、指示電圧Ｖｔに達しかつ維持するように、第３の実施形態で説明するようなフィードバック制御によって、ＣＰＵ２５へ電源電圧が供給される。図３では、ｔ２とｔ３が対応する。
【００６９】
その後、新たに電圧制御コマンドが入力された場合には、新たに指示された電圧、たとえば、図３のＶｎに達するように、第３の実施形態で説明するようなフィードバック制御によって、ＣＰＵ２５へ電源電圧が供給される。図３ではｔ４が対応する。
【００７０】
放電モードにおける開始電圧Ｖｉと目標電圧Ｖｓとの差と、後述する通常モードにおける開始電圧と指示電圧との差が等しいときには、放電モードにおいて目標電圧Ｖｓに達するまでの時間よりも、通常モードにおいて指示電圧に達するまでの時間の方が短い。
【００７１】
また、一般に論理回路のみで処理機能を実現したものに比べ、プログラムを用いた演算処理を行なうＭＣＵ５などを介した処理は、遅くなる傾向にある。
【００７２】
しかしながら、放電モードのように比較的高速な処理を要求されないものに関しては、プログラムを用いた演算処理を行なうＭＣＵ５を介して処理を行なうことに適している。
【００７３】
なお、ＭＣＵでの処理速度が高速な場合、放電モードのみでなく、通常モードの処理をＭＣＵ５で行なっても良い。
【００７４】
また、プログラムを用いて演算処理を行う場合、プログラムやパラメータを変更することで、放電モードの処理特性を容易に変更することできる。
【００７５】
たとえば、システム全体の特性によって、図３に示すｔ１の電圧降下速度が異なる場合に目標電圧Ｖｓをシステムに応じて容易に変更することができる。
【００７６】
つまり、電圧降下速度が遅い場合に比べ速い場合には、目標電圧Ｖｓをより指定電圧Ｖｔより高い値に設定すればよい。
【００７７】
これにより、放電モードから通常モードに切り替え中（図３のｔ２）に、電圧降下が進み、指定電圧Ｖｔを下回ることは回避できる。
【００７８】
なお、開始電圧Ｖｉと目標電圧Ｖｓとの差より目標電圧Ｖｓと指定電圧Ｖｔとの差の方が小さくなることが望ましい。
【００７９】
開始電圧Ｖｉと目標電圧Ｖｓとの差より目標電圧Ｖｓと指定電圧Ｖｔとの差の方が大きいと、開始電圧Ｖｉから目標電圧Ｖｓに達する時間が短くなり、制御の高速性が要求されるからである。
【００８０】
また、目標電圧の変更は、例えばコントローラ１の外部端子（図１の電位固定部２６に接続される○の部分）から信号を与え、フラッシュメモリ７に目標電圧を書き込めばよい。
【００８１】
別の例では、ＣＰＵ電圧線の電圧ＶＳＥＮ１を、ＶＳＥＮ１＝ｆ（Ar，Bi）のような関数ｆで示すとする。
【００８２】
ここでＡｒは測定系の抵抗に関係するパラメータ、Ｂｉは測定系の電流に関するパラメータである。ＡｒやＢｉはパラメータとしてフラッシュメモリ７に記憶しておき、ＭＣＵ５が動作時にパラメータを用いて動作する。
【００８３】
このため、フラッシュメモリ７に記憶するＡｒ，Ｂｉを変更することで、ＶＳＥＮ１の関数のパラメータや係数を変えることができる。
【００８４】
また、さらに関数ｆを他の関数ｇ（Ar,Bi，Ｃ）（ここではたとえばＣは定数）などに変更したい場合は、関数を変えるため、パラメータとともに、またはパラメータは変更せずにプログラムを変更する。変更するプログラムをフラッシュメモリ７に格納し、このプログラムを演算回路で用いればよい。
【００８５】
もし、この実施の形態と異なりプログラムを用いる演算でない構成で放電モードを実現した場合は、関数が変更になると、論理回路を大きく変更するチップの再設計が必要になってしまう。
【００８６】
以上のように、大きく関数の変更がある場合などにプログラムを用いた演算回路としておくことは、非常に有効である。
【００８７】
さらに、コントローラ１と電圧レギュレータ３０を構成するチップは別チップである。
コントローラ１のチップと電圧レギュレータ３０を構成するチップの組み合わせは様々であり、そこから得られる関数も組み合わせチップによって変わってくる可能性が高い。
【００８８】
よって、関数の変更が容易なように、プログラムを用いた演算処理を用いることは、安定した動作を確保するためには望ましいと言える。
【００８９】
なお、ＭＣＵ５などのプログラムで動作する演算装置は、放電モードにおいて、他の動作を処理しない方が望ましい。
【００９０】
これは、他の処理をしている間に、目標電圧Ｖｓに達してしまった場合、その後の処理が遅れるためである。
【００９１】
［第２の実施形態］
第２の実施形態では、テレメタリ動作を説明する。テレメタリ動作とは、ＣＰＵ２５の電圧状態などの状態情報を定期的に調べるものであり、そのデータはコントローラ内に保持される。またＣＰＵはコントローラからそのデータを取り出すことできる。
一般にテレメタリ動作は、高速性を要求されない。また、状態情報には、電圧、電流、温度などがある。
【００９２】
図４は、テレメタリ動作時の制御の流れを表わす図である。
図５は、テレメタリ動作の処理手順を表わすフローチャートである。
【００９３】
図４および図５を参照して、ＡＤＣ１７は、μsecオーダごとの第１のタイミングで入力部１５２から信号を受け、電圧レギュレータ３０−１〜３０−３の出力電圧をＡＤ変換して、デジタル電圧値ＤＶをＭＣＵ５へ出力する。
また、ＡＤＣ１７は、μsecオーダごとの第２のタイミングで入力部１５２から信号を受け、電圧レギュレータ３０−１〜３０−３に供給される電流値を表わす電圧値（エラーアンプ２３から出力される）をＡＤ変換して、デジタル電圧値ＤＩ′をＭＣＵ５へ出力する。
【００９４】
また、ＡＤＣ１７は、μsecオーダごとの第３のタイミングで入力部１５２から信号を受け、電圧レギュレータ３０−１〜３０−３内の温度チップから出力される温度を表わす電圧値をＡＤ変換して、デジタル電圧値ＤＴ′をＭＣＵ５へ出力する（ステップＳ３０１、図４の（１）に示す）。
【００９５】
次に、ＭＣＵ５は、テレメタリレジスタ１５内に記憶されているデジタル電圧値ＤＶをＡＤＣ１７から受取った最新のものに更新する。
【００９６】
ＭＣＵ５は、ＡＤＣ１７から受取ったデジタル電圧値ＤＴ′をデジタル温度値ＤＴに更新し、テレメタリレジスタ１５内に記憶されているデジタル温度値ＤＴを最新のものに更新する。
【００９７】
ＭＣＵ５は、ＡＤＣ１７から受取ったデジタル電圧値ＤＩ′をデジタル電流値ＤＩに更新し、テレメタリレジスタ１５内に記憶されているデジタル電流値ＤＩを最新のものに更新する（ステップＳ３０２、図４の（２）に示す）。
【００９８】
次に、ＣＰＵ２５は、必要に応じて、テレメタリレジスタ１５のデジタル電圧値ＤＶ、デジタル電流値ＤＩ、および／またはデジタル温度値ＤＴを読出す（ステップＳ３０３、図４の（３）に示す）。
【００９９】
このように、電圧レギュレータ３０−１〜３０−３の情報を定期的に取り込み、ＭＣＵ５を介して演算処理をしてテレメタリレジスタ１５に格納する。
【０１００】
一般に論理回路のみで処理機能を実現したものに比べ、プログラムを用いた演算処理を行なうＭＣＵ５などを介した処理は、遅くなる傾向にある。
【０１０１】
しかしながら、テレメタリ動作のように比較的高速な処理を要求されないものに関しては、プログラムを用いた演算処理を行なうＭＣＵ５などを介して処理を行なうことに適している。
【０１０２】
なお、ＭＣＵでの処理速度が高速で通常モードの処理をＭＣＵ５で行なう場合でも、テレメタリ動作に適用しても良い。
【０１０３】
また、プログラムを用いて演算処理を行う場合、プログラムやパラメータを変更することで、テレメタリ動作の特性を容易に変更できる。
【０１０４】
たとえば、システムによって管理する温度と実際に実装した場合の温度との間に差が生じることがある。
【０１０５】
この場合でも、実装した実情に合わせて温度に関するパラメータ、たとえば最高温度を変更することができる。
【０１０６】
これにより、実際の実装に合わせたテレメタリ動作を設定できる。
さらに、ここでの例では、出力電圧、出力電流、温度などの複数を定期的にチェックする例を示した。
【０１０７】
この実施の形態では、図６（ａ）に示すように１つのＡＬＵ（Arithmetic  and  Logic  Unit）を用いて、各プログラムを実行する。
【０１０８】
具体的には出力電圧をチェックする場合は、出力電圧用のプログラムにもとづく演算命令をＡＬＵに与えて処理を実行する。つまり、レジスタａ，ｂの値をもとに演算結果をレジスタｃへ出力する。
【０１０９】
同様に、出力電流をチェックする場合は、出力電流用命令をＡＬＵに与え、温度をチェックする場合は温度用命令を与え実行する。
【０１１０】
このように、プログラムを用いた演算処理を行なうことで、ＡＬＵの数を減らせる。ここでは、３つのプログラムを実行できるため、ＡＬＵは１つでよい。一方、この実施の形態と異なり、プログラムを用いた演算回路ではなく、専用の論理回路を用いると、図６（ｂ）に示すように、出力電圧、出力電流、温度にそれぞれに専用の演算回路（演算器）１８９，１８８，１８７が必要となり、面積が増大する。
【０１１１】
このように、複数のものを定期的にチェックするには、プログラムを用いた演算回路を介して処理することで、面積を縮小することができる。
【０１１２】
また、処理スピードが要求されない場合、各状態情報を時分割で処理することができる。
【０１１３】
［第３の実施形態］
第３の実施形態では、ＳＶＩＤインタフェースを介した通常の動作を説明する。
【０１１４】
通常の動作では、電圧制御、パワーステート制御が行なわれる。
（電圧制御）
図７は、電圧制御動作の制御の流れを表わす図である。
【０１１５】
図８は、電圧制御動作の処理手順を表わすフローチャートである。
図７および図８を参照して、ＣＰＵ２５は、電圧値Ｖｔを指定した電圧制御コマンドをシリアル通信線へ出力する（ステップＳ８０１、図７の（１）に示す）。
【０１１６】
ＳＶＩＤインタフェース１４は、シリアル通信線から受信したコマンドを解釈し、電圧制御をＤＡＣデジタルステップ制御部２０に指示する（ステップＳ８０２、図７の（２）に示す）。
【０１１７】
ＤＡＣデジタルステップ制御部２０は、指示された通常指示電圧Ｖｔを目標値とし、この目標値に達するための、次のステップでのデジタル電圧ＤＶを出力する（ステップＳ８０３、図７の（３）に示す）。
【０１１８】
ＤＡＣ２２は、デジタル電圧ＤＶをアナログ電圧Ｖ１に変換する（ステップＳ８０４、図７の（４）に示す）。
【０１１９】
差動アンプ２４は、ＣＰＵ２５の高電位側の電圧ＶＳＥＮ１と低電位側の電圧ＶＳＥＮ２の差を増幅して電圧Ｖ２を出力する（ステップＳ８０５、図７の（５）に示す）。
【０１２０】
エラーアンプ２３は、ＤＡＣ２２から出力される電圧Ｖ１と、差動アンプ２４から出力される電圧Ｖ２との差を増幅して、増幅された電圧を指定された電圧と現在のＣＰＵ２５の電圧との差を表わす電圧として電圧レギュレータ３０−１〜３０−３へ出力する（図７の（６）に示す）。電圧レギュレータ３０−１〜３０−３は、エラーアンプ２３から出力される電圧に基づいて、出力する電圧を補正する（ステップＳ８０６）。
【０１２１】
たとえば、通常指示電圧Ｖｔより高電位側の電圧ＶＳＥＮ１が低い場合は、ハイサイドＭＯＳトランジスタ１９６がオンすることで、高電位側の電圧ＶＳＥＮ１を上昇させる。
【０１２２】
また、通常指示電圧Ｖｔより高電位側の電圧ＶＳＥＮ１が高い場合は、ロウサイドＭＯＳトランジスタ１９７がオンすることで、高電位側の電圧ＶＳＥＮ１を降下させる。
【０１２３】
その後、ステップＳ８０３に戻り、処理が繰返される。
これにより、高電位側の電圧ＶＳＥＮ１が通常指示電圧Ｖｔになるように制御される。
【０１２４】
このように、ここでの電圧制御動作は、ＭＣＵ５を介さず、ハードロジック電源制御回路１３を介して動作している。
【０１２５】
ハードロジック電源制御回路１３は、ＭＣＵ５のようなプログラムを用いた演算回路を介する処理より、一般に速く動作することができる。
【０１２６】
つまりこの実施の形態では、比較的処理スピードが要求されない第１の実施形態に示した放電モードもしくは第２の実施形態で示したテレメタリ動作に対しては、ＭＣＵ５を介した処理を行う。
【０１２７】
一方、放電モードやテレメタリ動作に比べ、処理速度が要求される通常モードである電圧制御動作では、ＭＣＵ５を介さず、ハードロジック電源制御回路１３を介して動作する。
【０１２８】
これにより、高速な動作を実現できる。
また、ＭＣＵ５とハードロジック電源制御回路１３の両方を設けたことで、たとえばテレメタリ動作と並行して容易に通常モードである電圧制御動作を実行することができる。
【０１２９】
なお、ＭＣＵ５の演算処理スピードが速い場合、放電モードやテレメタリ動作のみでなく、通常モードである電圧制御動作をＭＣＵ５を介した処理で行なってもよい。
【０１３０】
（パワーステート制御）
パワーステート制御とは、複数の電圧レギュレータのうち動作させる電圧レギュレータ数を設定して制御するものである。
【０１３１】
ＣＰＵで消費される電流の大小によって、パワーステートモードが切り替えられる。
図９は、パワーステート制御の動作の制御の流れを表わす図である。
【０１３２】
図１０は、パワーステート制御の動作の処理手順を表わすフローチャートである。
図９および図１０を参照して、ＣＰＵ２５は、パワーステート制御コマンドをシリアル通信線へ出力する（ステップＳ７０１、図９の（１）に示す）。
【０１３３】
ＳＶＩＤインタフェース１４は、シリアル通信線から受信したコマンドを解釈し、パワーステート制御を位相クロック生成部２１に指示する（ステップＳ７０２、図９の（２）に示す）。
【０１３４】
位相クロック生成部２１は、動作させる電圧レギュレータ３０−１〜３０−３と、動作させる電圧レギュレータ３０−１〜３０−３への位相クロックの位相を決定する。
【０１３５】
たとえば、パワーステートモードに「０」が指定された場合には、これがパワーステート指示値レジスタ１９に格納される。位相クロック生成部２１は、負荷電流をＣＰＵ２５に与えるために、複数の動作させる電圧レギュレータ３０−１〜３０−３の選択と、それらの電圧レギュレータ３０−１〜３０−３に与えるクロックの位相を決定する。
【０１３６】
パワーステートモード「０」が指定される場合は、通常負荷電流が大きく、高精度の電圧の安定性が要求される場合が多い。
【０１３７】
このため、高速に定期的に処理される。
また、パワーステートモードに「１」が指定された場合には、これらがパワーステート指示値レジスタ１９に格納される。位相クロック生成部２１は、電圧レギュレータ３０−１〜３０−３のうちの動作させる１つの電圧レギュレータを選択し、その電圧レギュレータに与えるクロックの位相を決定する。
【０１３８】
パワーステートモード「１」が指定される場合は、通常負荷電流が小さい場合が多い。
このため、定期的に処理されるものの、パワーステートモードに「０」に比べ電圧レギュレーターの消費電力が下がる。
【０１３９】
パワーステートモードに「２」が指定された場合には、これらがパワーステート指示値レジスタ１９に格納される。位相クロック生成部２１は、電圧レギュレータ３０−１〜３０−３のうちの動作させる１つの電圧レギュレータを選択する。負荷電流を与えるために、指定電圧（これはＣＰＵ２５によって別のコマンドによってパラメータレジスタ８内に記憶される）以下となったときに動作させる電圧レギュレータへ与えるクロックの位相を決定する（ステップＳ７０３、図９の（３）に示す）。
【０１４０】
パワーステートモード「２」が指定される場合は、通常パワーステートモード「１」よりもさらに負荷電流が小さい場合が多い。
【０１４１】
このため、不定期で電圧降下時のみ処理され、パワーステートモードに「１」に比べ電圧レギュレーターの消費電力が下がる。
位相クロック生成部２１は、動作させる電圧レギュレータ３０−１〜３０−３のいずれか１つまたは複数に対し制御信号ＳＭＯＤを活性化し、動作させる電圧レギュレータ３０−１〜３０−３へ決定された位相のクロックを出力する。電圧レギュレータ３０−１〜３０−３は、活性化された制御信号ＳＭＯＤを受けると、位相クロック生成部２１から送られるクロックに基づいて、電圧を出力する（ステップＳ７０４、図９の（３）に示す）。
【０１４２】
位相クロック生成部２１は、停止させる電圧レギュレータ３０−１〜３０−３のいずれか１つまたは複数に対し制御信号ＳＭＯＤを非活性化する。電圧レギュレータ３０−１〜３０−３は、非活性化された制御信号ＳＭＯＤを受けると、電圧の出力を停止する（ステップＳ７０５、図９の（３）に示す）。
【０１４３】
ここでは、パワーステート制御の動作をハードロジック電源制御回路１３を用いた例で示した。
【０１４４】
しかしながらたとえば、パワーステートモード「２」のように不定期で電圧降下時のみ処理されるような場合には、ＭＣＵ５を介した処理で行なってもよい。
［第４の実施形態］
第４の実施形態では、緊急停止動作を説明する。電圧レギュレータ３０−１〜３０−３の出力電圧が上昇した場合には、緊急に停止させる必要があるので、ＭＣＵ５を経由せずに停止処理が行なわれる。
【０１４５】
図１１は、緊急停止動作時の制御の流れを表わす図である。
図１２は、緊急停止動作の処理手順を表わすフローチャートである。
電圧コンパレータ４は、電圧レギュレータからのアナログ電圧値ＡＶを受け取る。電圧コンパレータ４は、予め記憶している電圧閾値とアナログ信号値とを比較する（ステップＳ２０１）。
【０１４６】
電源異常監視部３は、アナログ電圧値ＡＶが電圧閾値よりも大きいときには（ステップＳ２０２でＹＥＳ）、位相クロック生成部２１へ電圧の異常を知らせる（図１１の（２）に示す）。位相クロック生成部２１は、位相クロックの出力を停止するとともに、制御信号ＳＭＯＤをネゲートする。ネゲートの制御信号ＳＭＯＤを受けた電圧レギュレータ３０−１〜３０−３は、電源供給を停止する（ステップＳ２０３、図１１の（３）に示す）。
【０１４７】
さらに、電源異常監視部３は、外部に対して、半導体システムの停止を要求するShutdown信号を出力する（ステップＳ２０４、図１１の（４）に示す）。
【０１４８】
このように、緊急停止動作時には、電圧レギュレータから受けるアナログ信号をデジタル信号に変換せずに、電圧コンパレータでアナログ信号の比較処理を行う。
【０１４９】
このため、アナログ信号からデジタル信号に変えて比較するものに比べて、異常検知時間が短縮でき、高速に動作できる。
【０１５０】
さらに第１、第２、第３の実施の形態との組み合わせで考えてみる。
放電モードでは、ＭＣＵを介した処理を行い、緊急停止動作時にはＭＣＵを介さず、アナログ信号入力で可能な電圧コンパレータで高速処理が可能である。
【０１５１】
また、テレメタリ動作では、ＭＣＵを介した処理を行い、緊急停止動作時にはＭＣＵを介さず、アナログ信号入力で可能な電圧コンパレータで高速処理が可能である。
【０１５２】
さらに、通常モードでは、ハードロジック電源制御回路１３により処理をするが、緊急停止動作時には、別途設けたアナログ信号用電圧コンパレータで処理することにより、通常モードとは独立して、緊急停止動作に対応できる。
【０１５３】
上記説明では２つの動作を組み合わせで説明したが、３つ以上も動作を組み合わせても良い。
［第４の実施形態の変形例］
本発明の実施形態では、電源異常監視部３は、アナログ電圧値AＶが電圧閾値よりも大きいときには、位相クロック生成部２１へ電圧の異常を知らせるとともに、外部に対して半導体システムの停止を要求したが、これに限定するものではない。
【０１５４】
たとえば、電源異常監視部３は、アナログ電圧値AＶが電圧閾値よりも大きいときに、ＭＣＵ５に対して、その旨を通知する信号を出力する。ＭＣＵ５は、プログラムに基づいて、位相クロック生成部２１に対して、位相クロックの出力を停止させ、制御信号ＳＭＯＤをネゲートさせるとともに、コントローラ１内の各構成要素を停止させる。
【０１５５】
この場合、ＭＣＵ５を介した処理になるため、ＭＣＵ５を介さない電源異常監視部３から直接位相クロック生成部２１へ指示するものに比べ、処理が遅れる可能性がある。
【０１５６】
ＭＣＵ５を介することで、コントローラ１内の各構成要素を停止することもできる。
たとえば、コントローラ１への各信号や電源の入力、各信号の出力を止めることが容易となる。
【０１５７】
また、電源異常監視部３は、位相クロック生成部２１とＭＣＵ５に並行して緊急停止指示の信号を出力しても良い。
【０１５８】
これにより、位相クロック生成部２１には早急に指示ができ、他の部分には並行に指示ができるようになる。
【０１５９】
また、電源異常監視部３は、アナログ電圧値AＶが電圧閾値よりも大きいときには、外部に対して半導体システムの停止を要求するShutdown信号を出力したが、異常を検知したことを知らせるFault信号を出力するものとしてもよい。
【０１６０】
つまり、半導体システムの停止を要求しないで、異常を知らせ、システム側で異常の内容によって停止するか否か判断しても良い。
【０１６１】
［第５の実施形態］
第５の実施形態は、ＰＭＢＵＳを通じた制御を説明する。
【０１６２】
ＰＭＢＵＳを通じた通信は、ＳＶＩＤによる通信と同様に、電源電圧制御、パワーステート制御、テレメタリなどの機能を実行するためのコマンドが整備されている。ただし、ＰＭＢＵＳでは、ＳＶＩＤよりも、低速の通信が行なわれる。ＰＭＢＵＳを通じた指令は高速な応答速度を要求したものではないため、ＭＣＵ５を経由して電源電圧が制御される。
【０１６３】
（電圧制御）
図１３は、ＰＭＢＵＳを介した命令を実行するための制御の流れを表わす図である。
【０１６４】
図１４は、ＰＭＢＵＳを介した命令を実行する手順を表わすフローチャートである。
図１３および図１４を参照して、システム制御部２７は、電圧値Ｖｔを指示した電圧制御コマンドをＰＭＢＵＳへ出力する（ステップＳ４０１、図１３の（１）に示す）。
【０１６５】
ＰＭＢＵＳインタフェース１０は、ＰＭＢＵＳから受信したコマンドを解釈し、電圧制御をＭＣＵ５に指示する（ステップＳ４０２、図１３の（２）に示す）。ＭＣＵ５は、電圧制御をＤＡＣデジタル制御ステップ部２０に指示する（図１３の（３）に示す）
ＤＡＣデジタルステップ制御部２０は、指示された通常指示電圧Ｖｔを目標値とし、この目標値に達するための、次のステップでのデジタル電圧ＤＶを出力する（ステップＳ４０３、図１３の（４）に示す）。
【０１６６】
ＤＡＣ２２は、デジタル電圧ＤＶをアナログ電圧Ｖ１に変換する（ステップＳ４０４、図１３の（５）に示す）。
【０１６７】
差動アンプ２４は、ＣＰＵ２５の高電位側の電圧ＶＳＥＮ１と低電位側の電圧ＶＳＥＮ２の差を増幅して電圧Ｖ２を出力する（ステップＳ４０５、図１３の（６）に示す）。
【０１６８】
エラーアンプ２３は、ＤＡＣ２２から出力される電圧Ｖ１と、差動アンプ２４から出力される電圧Ｖ２との差を増幅して、増幅された電圧を指定された電圧と現在のＣＰＵ２５の電圧との差を表わす電圧として電圧レギュレータ３０−１〜３０−３へ出力する（図１３の（７）に示す）。電圧レギュレータ３０−１〜３０−３は、エラーアンプ２３から出力される電圧に基づいて、出力する電圧を補正する（ステップＳ４０６）。
【０１６９】
たとえば、通常指示電圧Ｖｔより高電位側の電圧ＶＳＥＮ１が低い場合は、ハイサイドＭＯＳトランジスタ１９６がオンすることで、高電位側の電圧ＶＳＥＮ１を上昇させる。
【０１７０】
また、通常指示電圧Ｖｔより高電位側の電圧ＶＳＥＮ１が高い場合は、ロウサイドＭＯＳトランジスタ１９７がオンすることで、高電位側の電圧ＶＳＥＮ１を降下させる。
【０１７１】
その後、ステップＳ４０３に戻り、処理が繰返される。
これにより、高電位側の電圧ＶＳＥＮ１が通常指示電圧Ｖｔになるように制御される。
【０１７２】
このように、ここでの電圧制御動作は、ＭＣＵ５とハードロジック電源制御回路１３の両方を介して動作している。
【０１７３】
ＰＭＢＵＳを通じた電圧制御である電圧から指示電圧Ｖｔになるまでの時間よりも、第３の実施形態で説明したＳＶＩＤを通じた電圧制御でそのある電圧から指示電圧Ｖｔとなるまでの時間の方が短くなる傾向にある。これは、ＳＶＩＤを通じた電圧制御は、ＭＣＵ５を介さず、ハードロジック電源制御回路１３を介して行なわれるが、ＰＭＢＵＳを通じた電圧制御は、ＭＣＵ５とハードロジック電源制御回路１３の両方を介して行なわれるためである。
【０１７４】
しかしながら、ＭＣＵ５での演算処理速度が速くなると、同じ程度とすることもできる。
【０１７５】
（テレメタリ動作）
図１５は、テレメタリー動作時の制御の流れを表わす図である。
【０１７６】
図１６は、テレメタリ動作の処理手順を表わすフローチャートである。
図１５および図１６を参照して、ＡＤＣ１７は、μｓｅｃオーダごとの第１のタイミングで、電圧レギュレータ３０−１〜３０−３の出力電圧をＡＤ変換して、デジタル電圧値ＤＶをＭＣＵ５へ出力する（ステップＳ５０１、図１５の（１）に示す）。
【０１７７】
また、ＡＤＣ１７は、μsecオーダごとの第２のタイミングで、電圧レギュレータ３０−１〜３０−３内の温度チップから出力される温度を表わす電圧値をＡＤ変換して、デジタル電圧値ＤＴ′をＭＣＵ５へ出力する
また、ＡＤＣ１７は、μsecオーダごとの第２のタイミングで、電圧レギュレータ３０−１〜３０−３に供給される電流値を表わす電圧値をＡＤ変換して、デジタル電圧値ＤＩ′をＭＣＵ５へ出力する。
【０１７８】
また、ＡＤＣ１７は、μsecオーダごとの第３のタイミングで、電圧レギュレータ３０−１〜３０−３内の温度チップから出力される温度を表わす電圧値をＡＤ変換して、デジタル電圧値ＤＴ′をＭＣＵ５へ出力する（ステップＳ５０１、図１５の（１）に示す）。
【０１７９】
次に、ＭＣＵ５は、デジタル電圧値ＤＶ′を最新のデジタル電圧値ＤＶとしてＰＭＢＵＳインタフェース１０へ出力する。
【０１８０】
ＭＣＵ５は、デジタル電流値ＤＩ′を最新のデジタル電流値ＤＩとしてＰＭＢＵＳインタフェース１０へ出力する。
【０１８１】
ＭＣＵ５は、デジタル温度値ＤＴ′を最新のデジタル温度値ＤＴとしてＰＭＢＵＳインタフェース１０へ出力する（ステップＳ５０２、図１５の（２）に示す）。
【０１８２】
次に、システム制御部２７は、ＰＭＢＵＳインタフェース１０を通じてデジタル電圧値ＤＶ、デジタル電流値ＤＩ、および／またはデジタル温度値ＤＴを受ける（ステップＳ５０３、図１５の（３）に示す）。
【０１８３】
以上のように、本実施の形態では、ＰＭＢＵＳインターフェイスなどの高速性が高くは要求されていない通信方式では、通常動作である電圧制御動作およびテレメタリ動作をＭＣＵを介した処理で行なうものである。
【０１８４】
また、別の見方をすると、２つの通信方式または、２つの外部からの制御方式（インターフェイス）によって動作可能なコントローラである場合、その通信方式に要求される速度に応じて、ＭＣＵの使い方を分けても良い。
【０１８５】
たとえば、ＳＶＩＤインターフェイス（高速通信方式）よりも低速な処理が許容されるＰＭＢＵＳインターフェイス（低速通信方式）では、通常動作である電圧制御動作およびテレメタリ動作をＭＣＵを介した処理で行なう。
【０１８６】
これに対し、ＳＶＩＤインターフェイスでは、通常動作である電圧制御動作は、ＭＣＵを介さずハードロジック回路で処理し、テレメタリー動作をＭＣＵを介して処理する。
【０１８７】
このように、通信速度の方式に応じて、ＭＣＵの使用率を分けても良い。
つまり、高速性が要求されるインターフェイスほど、ＭＣＵの使用率を下げても良い。
【０１８８】
なお、ＭＣＵでの演算処理速度の高速化が進んだ場合は、インターフェイスごとにＭＣＵの使用率を変更しなくても良いと言える。
【０１８９】
［第６の実施形態］
第６の実施形態は、ＤＳＰによって差分を計算する構成について説明する。
【０１９０】
図１７は、第６の実施形態の半導体システムの構成を表わす図である。
図１７の構成が、図１の構成と相違する点は、以下である。
【０１９１】
図１７のコントローラ６１は、ＤＳＰを備え、エラーアンプ２３の代りにＡＤＣ６３を備える。
【０１９２】
第１の実施形態では、増幅器から出力される電圧と、ＤＡＣデジタルステップ制御部２０から出力される電圧との差分（エラー）をデジタルで計算していたのに対して、本実施の形態では、差動アンプ２４から出力される電圧と、ＤＡＣデジタルステップ制御部２０から出力される電圧との差分（エラー）をデジタルで計算する。
【０１９３】
ＤＡＣデジタルステップ制御部２０のデジタル電圧Ｖ１は、ＤＳＰ６２に送られる。一方、差動アンプ２４から出力されるアナログ電圧は、ＡＤＣ６３に送られる。ＡＤＣ６３は、入力されたアナログの電圧をデジタル値Ｖ２に変換する。
【０１９４】
ＤＳＰ６２は、デジタル電圧Ｖ１とデジタル電圧Ｖ２を受けて、（Ｖ２−Ｖ１）の電圧値をＤＡＣ２２に出力する。ＤＡＣ２２は、入力された電圧値（Ｖ２−Ｖ１）をアナログ電圧に変換する。
【０１９５】
このように、ＤＡＣ２２を用いて、差分を計算するので、エラーアンプ２３で差分を計算するのと比べて、規格や設計の変更などに柔軟に対応できる。
【０１９６】
［第７の実施形態］
第７の実施形態は、ＭＣＵ５とハードロジック電源制御回路をＤＳＰに置き換えた構成について説明する。
【０１９７】
図１８は、第７の実施形態の半導体システムの構成を表わす図である。
図１８の構成が、図１の構成と相違する点は、以下である。
【０１９８】
図１８のコントローラ５１は、第１の実施形態のＭＣＵ５と、ＤＡＣデジタル制御ステップ部と、位相クロック生成部２１の機能を１つのＤＳＰ５２が受け持つ。
【０１９９】
ＤＳＰ５２では、電源制御専用のコマンドに限定処理が行なわれるので、ＭＣＵ５に比べて、回路規模も小さくできるとともに、ＭＣＵ５に比べて高速に処理が行なわれる。また、ＤＳＰは、可変性を有するので、ハードロジックに比べて、規格や設計の変更などに柔軟に対応できる。
【０２００】
この例では、ＤＳＰが通常動作である電圧制御および、放電動作やテレメタリ動作を処理するものである。
【０２０１】
なお、通常動作である電圧制御をＤＳＰを介さずハードロジック回路で実現し、放電動作やテレメタリ動作をＤＳＰで処理しても良い。
【０２０２】
［第８の実施形態］
図１９は、第８の実施形態の半導体システムの構成を表わす図である。
【０２０３】
図１９の構成が、図１の構成と相違する点は、以下である。
すなわち、第８の実施形態では、個々の電圧レギュレータ３０−１〜３０−３がＰＷＭ部１５１を有するのではなく、コントローラ７１が、ＰＷＭ部７２を有する。つまり１チップの中にＰＷＭ部７２が構成される。これによって、電圧レギュレータ７３−１〜７３−３が個別にＰＷＭ部を備える必要がなくなる。
【０２０４】
このＰＷＭ部７２の構成は、図１の第１の実施形態のＰＷＭ部の構成と同じであるので、説明は繰返さない。
【０２０５】
［第９の実施形態］
第９の実施形態は、プログラムを格納する以外のフラッシュメモリの使用例を説明する。
【０２０６】
図２０は、パラメータ設定時の制御の流れを表わす図である。
図２１は、パラメータ設定の処理手順を表わすフローチャートである。
【０２０７】
図２０および図２１を参照して、電位固定部２６は、コントローラの外部端子の電圧を設定する。たとえば、外部端子が複数ある場合には、各端子をＬｏｗレベルまたはＨｉｇｈレベルに設定する（ステップＳ６０１、図２０の（１）に示す）。
【０２０８】
次に、ＰＩＮ制御部６は、外部端子がどのように設定されたかを表わす設定情報をＭＣＵ５に出力する（ステップＳ６０２、図２０の（２）に示す）。
【０２０９】
ＭＣＵ５は、受取った設定情報に基づいて、フラッシュメモリ７内のテーブルを選択する。図２２は、テーブルの例を表わす。図２２に示すように、テーブル０〜テーブル３には、それぞれ、最大許容電圧値、最大許容温度、および最大許容電流の初期値が定められている。たとえば、ＭＣＵ５は、外部端子が２つある場合には、各端子をＬｏｗレベルまたはＨｉｇｈレベルに設定することによって、４個のテーブルの中から１つを選択する（ステップＳ６０３、図２０の（３）に示す）。
【０２１０】
ＭＣＵ５は、選択したテーブルの内容をパフォーマンスレジスタ９に格納する。このパラメータの値は、ＣＰＵ２５またはシステム制御部２７によって更新が可能である（ステップＳ６０４、図２０の（４）に示す）。
【０２１１】
各構成要素が、パフォーマンスレジスタ９に格納されたパラメータを参照して、処理を行なう。たとえば、電源異常監視部３は、最大電流許容値、最大温度許容値、最大電圧許容値、または下限電圧許容値などのパラメータと、検出した電流、温度、電圧とを比較することによって、電源異常を監視する（ステップＳ６０５、図２０の（５）に示す）。
【０２１２】
［第１０の実施形態］
第１０の実施形態では、チップ内におけるコントローラ１を搭載する構成要素の配置を説明する。
【０２１３】
図２３は、本発明の実施形態におけるコントローラ１内の構成要素の配置を表わす図である。
【０２１４】
チップの周辺に並べられた四角はそれぞれ電極パッド１９９を示す。
図２３を参照して、アナログ電源制御回路１１内には、ＤＡＣ２２などの高精度を要求する回路が搭載されているため、アナログ電源制御回路１１は、電源ラインの変動による特性悪化を極力防止する必要がある。
【０２１５】
一方、フラッシュメモリ７内には、データのライトまたはリード時に動作するチャージポンプ回路を搭載している。そのため、データのライトまたはリード時に消費電流量の変動が激しく、電源ラインにノイズがのりやすい。
【０２１６】
したがって、アナログ電源制御回路１１の電源ラインが、フラッシュメモリ７によって干渉を受けないように、図２３に示すように、本実施の形態では、アナログ電源制御回路１１と、フラッシュメモリ７とを可能な限り離れた位置に配置する。
【０２１７】
さらに、本実施の形態では、アナログ電源制御回路１１と、フラッシュメモリ７との間にノイズの影響を受けにくいロジック回路およびＳＲＡＭ９２を配置する。これは、ＭＣＵ５およびその周辺機能のデジタル機能モジュールを構成するロジック部分は、システムクロックによる同期設計が行われていることを考慮したものである。ロジック部分では、ノイズの影響は、クロックエッジによるデータ取り込みの短いタイミングだけであり、さらにノイズの影響を考慮した電圧低下およびクロストーク対策が実施されている。それゆえ、本実施の形態では、アナログ電源制御回路１１およびフラッシュメモリ７との間のノイズが発生しやすい箇所に、ノイズ耐性のあるロジック部分を配置する。
【０２１８】
また、本実施の形態では、半導体チップ１の輪郭のある辺に沿ってアナログ電源制御回路１１を配置し、半導体チップ１の輪郭の別の辺（好ましくは対向する辺）にフラッシュメモリ７が配置される。
【０２１９】
これによって、アナログ電源制御回路１１に接続する電極パッド１９９である入出力端子と、アナログ電源制御回路１１に接続する電極パッドである入出力端子とを別々にすることができるので、相互のノイズによる干渉を低減することができる。
【０２２０】
以上、第１の実施の形態〜第１０の実施形態を例に説明したが、これらの実施の形態を適宜組み合わせや、ある実施の形態と他の実施の形態の一部を組み合わせても良い。
【０２２１】
また、パラメータやプログラムの記憶をフラッシュメモリ７に記憶する例を示したが、その他の不揮発性メモリ、たとえば、ＲＯＭやＭＲＡＭなどでも良い。
【符号の説明】
【０２２２】
１，６１  コントローラ、２  電源異常監視回路、３  電源異常監視部、４  電圧コンパレータ、５  ＭＣＵ、６  ＰＩＮ制御部、７  フラッシュメモリ、８  パラメータレジスタ、９  パフォーマンスレジスタ、１０  ＰＭＢＵＳインタフェース、１１，６４  アナログ電源制御回路、１２  ＳＶＩＤコマンド判定回路、１３  ハードロジック電源制御回路、１４  ＳＶＩＤインタフェース、１５  テレメタリレジスタ、１６  動作モードレジスタ、１７，６３  ＡＤＣ、１８  電圧指示値レジスタ、１９  パワーステート指示値レジスタ、２０  ＤＡＣデジタルステップ制御部、２１  位相クロック生成部、２２  ＤＡＣ、２３  エラーアンプ、２４  差動アンプ、２５  ＣＰＵ、２６  電位固定部、２７  システム制御部、５２，６２  ＤＳＰ、３０−１〜３０−３  電圧レギュレータ、３１  ＰＷＭ比較器、３２  ラッチ回路、３３  ＤＣ−ＤＣコンバータ、１５１  ＰＷＭ部、１５２  入力部、１５３  出力部、１６１  制御部、１８７〜１８９  出力電圧専用演算器、１９０  ＡＬＵ、１９６  ハイサイドＭＯＳトランジスタ、１９７  ロウサイドＭＯＳトランジスタ、１９８  ＭＯＳ制御部。
【図１】
2012101822.tif 000003
【図２】
2012101822.tif 000004
【図３】
2012101822.tif 000005
【図４】
2012101822.tif 000006
【図５】
2012101822.tif 000007
【図６】
2012101822.tif 000008
【図７】
2012101822.tif 000009
【図８】
2012101822.tif 000010
【図９】
2012101822.tif 000011
【図１０】
2012101822.tif 000012
【図１１】
2012101822.tif 000013
【図１２】
2012101822.tif 000014
【図１３】
2012101822.tif 000015
【図１４】
2012101822.tif 000016
【図１５】
2012101822.tif 000017
【図１６】
2012101822.tif 000018
【図１７】
2012101822.tif 000019
【図１８】
2012101822.tif 000020
【図１９】
2012101822.tif 000021
【図２０】
2012101822.tif 000022
【図２１】
2012101822.tif 000023
【図２２】
2012101822.tif 000024
【図２３】
2012101822.tif 000025
【国際調査報告】
2012101822.tif 000026
2012101822.tif 000027
2012101822.tif 000028
2012101822.tif 000029