(57)【要約】電力効率を向上させるため、電源装置は、第１の負荷に主たる電力を供給するスイッチング増幅部と、前記第１の負荷にかかる出力電圧を入力信号に応じて補正する線形増幅部と、を備え、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する。
2012118217.tif 000002
【特許請求の範囲】
【請求項１】
第１の負荷に主たる電力を供給するスイッチング増幅手段と、
前記第１の負荷にかかる出力電圧を入力信号に応じて補正する線形増幅手段と、
を備え、
前記補正の際に前記線形増幅手段に流れ込む電流を、前記線形増幅手段の電源端子から第２の負荷に供給することを特徴とする電源装置。
【請求項２】
入力信号に応じた出力電圧を生成する電源装置であって、
前記入力信号と出力電圧とが線形関係となるように補正する線形増幅手段と、
前記線形増幅手段の出力電流が流れる向きと大きさに基づいた制御信号を生成する制御信号生成手段と、
前記制御信号に基づいてスイッチング増幅された電流を出力するスイッチング増幅手段と、
を備え、
前記線形増幅手段と前記スイッチング増幅手段とは並列に設けられ、前記線形増幅手段の出力電流と前記スイッチング増幅手段の出力電流とを加算して第１の負荷に出力し、前記補正の際に前記線形増幅手段に流れ込む電流を、前記線形増幅手段の電源端子から第２の負荷に供給することを特徴とする電源装置。
【請求項３】
前記線形増幅手段の出力電流が流れる向きと大きさは、前記線形増幅手段の出力経路に直列に設けられた抵抗体による電位降下を検知することにより求められることを特徴とする請求項２記載の電源装置。
【請求項４】
前記制御信号生成手段は、少なくとも１つのヒステリシスコンパレータを有し、前記線形増幅手段の出力電流が流れる向きと大きさに基づいた判定結果を前記制御信号として出力することを特徴とする請求項２または３記載の電源装置。
【請求項５】
入力信号に応じた出力電圧を生成する電源装置であって、
前記入力信号と出力電圧とが線形関係となるように補正する線形増幅手段と、
前記入力信号に応じた制御信号を生成する制御信号生成手段と、
前記制御信号に基づいてスイッチング増幅された電圧を出力するスイッチング増幅手段と、
を備え、
前記線形増幅手段と前記スイッチング増幅手段とは直列に設けられ、前記線形増幅手段の出力電圧と前記スイッチング増幅手段の出力電圧とを加算して第１の負荷に出力し、前記補正の際に前記線形増幅手段に流れ込む電流を、前記線形増幅手段の電源端子から第２の負荷に供給することを特徴とする電源装置。
【請求項６】
前記線形増幅手段は、ボルテージフォロアもしくは負帰還増幅器であり、帰還信号を出力端子から得ることを特徴とする請求項１〜５のいずれか１項に記載の電源装置。
【請求項７】
前記第２の負荷は、並列に接続された複数のブロックから構成され、前記線形増幅手段の電源電圧を前記複数のブロックのそれぞれに対応した電圧に変換して接続することを特徴とする請求項１〜６のいずれか１項に記載の電源装置。
【請求項８】
振幅変調成分と位相変調成分を含む入力変調信号を増幅して出力する送信装置であって、
前記請求項１〜７のいずれか１項に記載の電源装置と、
該電源装置の第１の負荷として接続された電力増幅器と、
第２の負荷として接続された構成ブロックと、
を有し、
前記入力変調信号の振幅変調成分を前記電源装置の入力とし、前記電力増幅器は該電源装置の出力信号を電源として動作し前記入力変調信号を増幅して出力することを特徴とする送信装置。
【請求項９】
振幅変調成分と位相変調成分を含む入力変調信号を増幅して出力する送信装置であって、
前記請求項１〜７のいずれか１項に記載の電源装置と、
該電源装置の第１の負荷として接続された電力増幅器と、
第２の負荷として接続された構成ブロックと、
を有し、
前記入力変調信号の振幅変調成分を前記電源装置の入力とし、前記電力増幅器は該電源装置の出力信号を電源として動作して前記入力変調信号の位相成分を増幅して出力することを特徴とする送信装置。
【請求項１０】
スイッチング増幅部と線形増幅部とを備える電源装置の制御方法であって、
前記スイッチング増幅部において、第１の負荷に主たる電力を供給し、
前記線形増幅部において、前記第１の負荷にかかる出力電圧を入力信号に応じて補正し、
前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する
ことを特徴とする制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置および制御方法に関する。
【背景技術】
【０００２】
携帯電話や無線ＬＡＮ（Ｌｏｃａｌ  Ａｒｅａ  Ｎｅｔｗｏｒｋ）など、近年の無線通信に用いられているデジタル変調方式は、ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ  Ｐｈａｓｅ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）や多値ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ  Ａｍｐｌｉｔｕｄｅ  Ｍｏｄｕｌａｔｉｏｎ）などの変調フォーマットが採用されている。このような変調フォーマットでは、一般にシンボル間の遷移時に信号の軌跡が振幅変調を伴い、マイクロ波帯のキャリア信号に重畳された高周波変調信号では、時間とともに信号の振幅（包絡線）が変化する。このとき、高周波変調信号のピーク電力と平均電力の比は、ＰＡＰＲ（Ｐｅａｋ−ｔｏ−Ａｖｅｒａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）と呼ばれている。ＰＡＰＲが大きい信号を増幅する場合は、高い線形性を確保する為に、ピーク電力に対しても波形が歪まないように電源から十分に大きな電力を増幅器に供給する必要がある。言い換えると、増幅器を電源電圧で制限される飽和電力よりも十分低い電力領域で余裕（バックオフ）をもたせて動作させる必要がある。一般に、Ａ級やＢ級動作させた線形増幅部では、その飽和出力電力付近で電力効率が最大になるので、バックオフが大きい領域で動作させると平均的な効率は低くなる。
次世代携帯電話や無線ＬＡＮ、デジタルテレビ放送に採用されているマルチキャリアを用いたＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ  Ｆｒｅｑｕｅｎｃｙ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘｉｎｇ）方式では、ＰＡＰＲは非常に大きくなる傾向にあり、増幅器の平均効率はさらに低下する。したがって、増幅器の特性としては、バックオフの大きい電力領域でも高い効率を有していることが望ましい。
バックオフの大きい電力領域で広いダイナミックレンジに渡って高効率に信号を増幅する方式として、ＥＥＲ（Ｅｎｖｅｌｏｐｅ  Ｅｌｉｍｉｎａｔｉｏｎ  ａｎｄ  Ｒｅｓｔｏｒａｔｉｏｎ：包絡線除去・復元）方式や、ＥＴ（Ｅｎｖｅｌｏｐｅ  Ｔｒａｃｋｉｎｇ：包絡線追跡）方式が知られている。
ＥＥＲ方式の場合、まず、入力変調信号は、その位相成分と振幅成分とに分解される。位相成分は、位相変調情報を維持したまま振幅一定で電力増幅器に入力される。このとき、電力増幅器は、常に効率が最大となる飽和付近で動作させる。一方、振幅成分は、振幅変調情報に応じて電源装置の出力電圧を変化させ、これを電力増幅器の電源として用いる。このように動作させることにより、電力増幅器は乗算器として動作し、変調信号の位相成分と振幅成分は合成され、バックオフによらず高い効率で増幅された出力変調信号が得られる。
一方、ＥＴ方式でも、入力変調信号の振幅成分は、振幅変調情報に応じて電源装置の出力電圧を変化させ、それを電力増幅器の電源として用いる構成は、ＥＥＲ方式と同じである。異なるのは、ＥＥＲ方式では、電力増幅器に振幅一定の位相変調信号のみを入力し飽和動作させるのに対して、ＥＴ方式では、振幅変調と位相変調の両方を含む入力変調信号をそのまま電力増幅器に入力し、線形動作させる点である。この場合は、電力増幅器は線形動作するので、電力効率としては、ＥＥＲ方式より劣る。しかしながら、入力変調信号の振幅の大きさに応じて、電力増幅器には必要最小限の電力しか供給されないため、電力増幅器を振幅によらず一定電圧で使用した場合に比べると、やはり高い電力効率を得ることができる。また、ＥＴ方式では、振幅成分と位相成分を合成するタイミングマージンが緩和され、ＥＥＲ方式に比べ実現しやすいという利点もある。
ここで、ＥＥＲ方式やＥＴ方式に用いる変調電源装置は、入力変調信号の振幅成分に応じて、精度よく、低ノイズで、かつ高効率に出力電圧を変化できる電圧源である必要がある。なぜならば、携帯電話など近年のデジタル変調を用いた無線通信方式では、ＡＣＰＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ：隣接チャネルへの漏洩電力）や、変調誤差を表すＥＶＭ（Ｅｒｒｏｒ  Ｖｅｃｔｏｒ  Ｍａｇｎｉｔｕｄｅ：エラーベクトル強度）を一定値以下に抑えることが規格で定められている。電源装置の出力電圧が、入力振幅信号に対して線形でないと、相互変調歪によりＡＣＰＲやＥＶＭが劣化する。また、電源装置のノイズが増幅器の出力に混入すると、やはりＡＣＰＲが劣化する。また、ＥＥＲ方式やＥＴ方式において、電源装置の応答帯域（速度）は、変調信号の帯域（速度）の最低でも２倍以上は必要と言われている。例えば、携帯電話のＷＣＤＭＡ（Ｗｉｄｅｂａｎｄ  Ｃｏｄｅ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅ  Ａｃｃｅｓｓ）規格では、変調帯域は約５ＭＨｚ、無線ＬＡＮのＩＥＥＥ８０２．１１ａ／ｇ規格では、変調帯域は約２０ＭＨｚある。一般的なスイッチングコンバータ構成の電源装置では、このような広い帯域の変調信号を出力するのは困難である。なお、上記において、ＩＥＥＥは、Ｉｎｓｔｉｔｕｔｅ  ｏｆ  Ｅｌｅｃｔｒｉｃａｌ  ａｎｄ  Ｅｌｅｃｔｒｏｎｉｃ  Ｅｎｇｉｎｅｅｒｓの略である。
高効率かつ高品質な電圧源を実現するために、高効率なスイッチング増幅部と高精度な線形増幅部とを組み合わせたハイブリッド電圧源の２つの基本構成が、非特許文献１に記載されている。
図１は、非特許文献１に記載の第１のハイブリッド電圧源のブロック図を示す。第１のハイブリッド電圧源は、電流源として動作するスイッチング増幅部２と電圧源として動作する線形増幅部３とを並列に接続する。この構成において、高精度な線形増幅部３は、出力電圧Ｖｏｕｔが参照信号Ｖｒｅｆに等しくなるように補正する役割を果たす。一方、スイッチング増幅部２を構成するスイッチング素子２１、２２は、電流検知抵抗７によって検知された線形増幅部３の出力電流Ｉｃに基づいて、制御信号生成部４によって制御される。このような動作を行うことによって、スイッチング増幅部２は電流源として動作する。負荷１に供給される電力の大部分は、高効率なスイッチング増幅部２から供給される。ここで、高精度だが効率の低い線形増幅部３は、出力電圧Ｖｏｕｔに含まれるリプルを除去する程度の電力しか消費しない。従って、第１のハイブリッド電圧源は、高い精度と高い効率を両立することができる。
図２は、非特許文献１に記載の第２のハイブリッド電圧源のブロック図を示す。第２のハイブリッド電圧源は、スイッチング増幅部２と線形増幅部３とを直列に接続する。この構成でも、高精度な線形増幅部３は、出力電圧Ｖｏｕｔが参照信号Ｖｒｅｆに等しくなるように帰還をかけ、補正する役割を果たす。一方、スイッチング増幅部２は、その出力電圧Ｖｍが、参照信号Ｖｒｅｆ（もしくは、それを線形にスケーリングした出力電圧Ｖｏｕｔ）とほぼ等しくなるように制御信号生成部４へ帰還をかける。スイッチング増幅部２を構成するスイッチング素子２１、２２は、制御信号生成部４によって制御される。スイッチング増幅部２の出力電圧Ｖｍに、線形増幅部３の出力Ｖｃを、例えば、トランス３５を介して直列に加算する。このような動作を行うことによって、負荷１に供給される電力の大部分は、高効率なスイッチング増幅部２から供給される。ここで、高精度だが効率の低い線形増幅部３は、出力電圧に含まれるリプルを除去する程度の電力しか消費しない。従って、第２のハイブリッド電圧源は、高い精度と高い効率を両立することができる。
スイッチング増幅部と線形増幅部とを組み合わせたハイブリッド電圧源の構成は、図１と図２に示したいずれかの構成に分類される。
図１に示した第１のハイブリッド電圧源の構成を、ＥＴ方式の電源装置に適用した増幅器が、非特許文献２に提案されている。
図３は、このＥＴ方式増幅器のブロック図を示す。該ＥＴ方式増幅器において、図１の参照信号Ｖｒｅｆに相当する部分には入力変調信号の振幅信号９が入力される。得られた高効率・広帯域な変調電圧１１は、電力増幅器（負荷１）の電源として供給される。
図４は、図３に示す上記ＥＴ方式増幅器の動作を説明するための波形図である。図４（ａ）は、振幅信号９の波形を示す。図４（ｂ）において、符号１３はスイッチング電流Ｉｍの波形を示し、符号１４はボルテージフォロア３の出力電流（線形増幅部の出力電流）Ｉｃを示す。図４（ｃ）において、符号１０はスイッチング電圧Ｖｓｗ（図３参照）の波形を示し、符号１１は変調電圧１１（図３参照）の波形を示す。以下、図１、図３、図４を用いて、上記ＥＴ方式増幅器の具体的な動作について説明する。
振幅信号９は、オペアンプ３１で構成されたボルテージフォロア３（線形増幅部）に入力される。ここでは、振幅信号９として、ＷＣＤＭＡダウンリンク信号の包絡線を用いている（図４（ａ）の９参照）。ボルテージフォロア３の出力電流Ｉｃは、電流検知抵抗７で電圧に変換された後に、制御信号生成部４を構成するヒステリシスコンパレータ４１に入力される。この際、ボルテージフォロア３から電流が流れ出る（Ｉｃ＞０）ときがＨｉｇｈ、流れ込む（Ｉｃ＜０）ときがＬｏｗとなるように極性を選ぶことにより、ヒステリシスコンパレータ４１の出力は、振幅信号９の強度に応じたパルス幅変調信号５０になる。この信号を、スイッチング素子２１の制御信号として用いる。スイッチング素子２１は、典型的にはＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）などで構成される。スイッチング素子２１は、ダイオード２２と合わせてスイッチングコンバータを構成している。パルス幅変調信号５０がＨｉｇｈの場合、スイッチング素子２１は、オン（導通状態）になり、電源Ｖｃｃ１から、電力増幅器（負荷１）に向かって電流が流れる。この場合、スイッチング電圧Ｖｓｗは、Ｖｃｃ１（ここでは１５Ｖに設定）となる（図４（ｃ）の符号１０で示す波形参照）。スイッチング素子２１からの電流は、インダクタ２３（ここでは、０．６μＨを設定）を通過することにより積分され、スイッチング周波数の成分が除去されたスイッチング電流Ｉｍになる。
出力電圧Ｖｏｕｔの端子ではＩｃ＝Ｉｏｕｔ−Ｉｍの関係が成立するので、電力増幅器（負荷１）に流れる出力電流Ｉｏｕｔに対してスイッチング電流Ｉｍが過剰になると、ボルテージフォロア３の出力電流（線形増幅部の出力電流）Ｉｃは逆流（Ｉｃ＜０）し、オペアンプ３１に流れ込む方向に流れ始める。結果として、ヒステリシスコンパレータ４１の極性は逆転してＬｏｗとなり、スイッチング素子２１はオフ（非導通状態）になる。この時、インダクタ２３を流れる電流を維持するために、ＧＮＤからダイオード２２を介して電力増幅器（負荷１）に向かって電流Ｉｍが流れる。また、ダイオード２２のカソード電位（すなわち、スイッチング電圧Ｖｓｗ）は、０Ｖになる（図４（ｃ）の符号１０で示す波形参照）。上記のスイッチング動作を繰り返し、電力増幅器（負荷１）に対して、Ｖｃｃ１とＧＮＤから交互にスイッチング電流Ｉｍを供給する（図４（ｂ）の符号１３で示す波形参照）。スイッチング電流Ｉｍにはスイッチングによる誤差成分が含まれているが、ボルテージフォロア３によって電圧補正され、出力信号である変調電圧１１（図４（ｃ）の符号１１で示す波形参照）は、入力信号である振幅信号９（図４（ａ）の波形参照）を正確に再現、増幅して、電力増幅器（負荷１）に供給される。
この一連の動作において、効率の低いオペアンプ３１を流れる電流Ｉｃ（図４（ｂ）の符号１４で示す波形参照）は、誤差成分だけである。従って、線形増幅部３が消費する電力は小さく、高効率なスイッチング増幅部２によって、入力信号の大部分が増幅されるため、電源装置の効率を高くすることができる。
また、このようにして得られた出力電圧Ｖｏｕｔを電力増幅器（負荷１）の電源として用いて、前述のＥＥＲ動作もしくはＥＴ動作を行うことによって、電源装置からは、入力変調信号の振幅に応じて最小限の電力しか供給されない。従って、電力増幅器（負荷１）は常に効率の高い飽和付近で動作し、この電源装置と電力増幅器を備えた送信機システム全体の電力効率も向上する。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】ＩＥＥＥ  ＴＲＡＮＳＡＣＴＩＯＮＳ  ＯＮ  ＰＯＷＥＲ  ＥＬＥＣＴＲＯＮＩＣＳ（１９８６年、ＶＯＬ．ＰＥ−１、ＮＯ．１、ｐｐ．４８−５４、Ｆｉｇ．１）
【非特許文献２】ＩＥＥＥ  ＭＴＴ−Ｓ  Ｄｉｇｅｓｔ（２００４年、Ｖｏｌ．３、ｐｐ．１５４３−１５４６、Ｆｉｇ．６）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図３に挙げた増幅器（送信装置）において、高効率を実現するためには、スイッチング素子２１のスイッチング周波数は入力信号である振幅信号９の変調帯域に比べできるだけ高くし、スイッチング電流Ｉｍに含まれるスイッチング誤差を低減して、オペアンプ３１を流れる電流を低減することが望ましい。
しかしながら、この回路構成を、例えば携帯電話基地局のように大電力の装置に適用しようとした場合、電源電圧Ｖｃｃ１は数１０Ｖとなる。一般的に、このような大振幅信号を高速、低損失でスイッチングすること困難とされる。なぜならば、スイッチング増幅部を構成するスイッチング素子２１（例えば、ＭＯＳＦＥＴ）やダイオード２２には、出力寄生容量Ｃｐが存在する。これを、電源電圧Ｖ、スイッチング周波数ｆｓｗでスイッチングさせた場合、Ｃｐ・Ｖ２・ｆｓｗの電力損失が発生する。したがって、電源電圧Ｖやスイッチング周波数ｆｓｗが大きくなると、電力損失も大きくなり、スイッチング増幅部２の効率が低下するためである。
そこで、スイッチング周波数を下げるために、インダクタ２３の値を大きくすることが考えられる。
図５は、インダクタ２３の値を２倍（すなわち、２×Ｌ０＝１．２μＨ）とした場合の、図３に示す上記ＥＴ方式増幅器の動作波形を示す。図５（ｃ）の符号１０で示す波形と、図４（ｃ）の符号１０で示す波形（インダクタ２３の値がＬ０＝０．６μＨの場合）とを比較すると、スイッチング周波数は、インダクタ２３の値を２倍にしたほうにおいて、約１／２に低減していることが諒解される。
入力信号（図５（ａ）の符号９で示す波形）のスルーレートが大きいピークの部分では、スイッチング電流Ｉｍ（図５（ｂ）の符号１３で示す波形）のスルーレートが入力信号のそれよりも低くなっている。その結果、ピークの部分では、入力信号波形を再現するために、線形増幅部３から大きな電流（図５（ｂ）の符号１４で示す波形）を供給する必要がある。
逆に、入力信号が小さい部分では、インダクタ２３の値が大きいため、スイッチングがオフになっても、前のオン状態に伴うスイッチング電流Ｉｍ（図５（ｂ）の符号１３で示す波形）が残留しており、やはり、入力信号波形を再現するためには、線形増幅部３に大きな電流（図５（ｂ）の符号１４で示す波形）を回収する必要がある。
このように、ＷＣＤＭＡのような広帯域の信号を入力すると、実際には、電力効率の低い線形増幅部３に大きな電流が流れるため、電源装置全体の効率が低下する。結果として、この電源装置を用いたＥＴ方式電力増幅器を備えた送信機全体の効率も劣化することが課題であった。
本発明は、電力効率に優れる電源装置および制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の電源装置は、第１の負荷に主たる電力を供給するスイッチング増幅部と、前記第１の負荷にかかる出力電圧を入力信号に応じて補正する線形増幅部と、を備え、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する。
また、本発明の電源装置は、入力信号に応じた出力電圧を生成する電源装置であって、前記入力信号と出力電圧とが線形関係となるように補正する線形増幅部と、前記線形増幅部の出力電流が流れる向きと大きさに基づいた制御信号を生成する制御信号生成部と、前記制御信号に基づいてスイッチング増幅された電流を出力するスイッチング増幅部と、を備え、前記線形増幅部と前記スイッチング増幅部とは並列に設けられ、前記線形増幅部の出力電流と前記スイッチング増幅部の出力電流とを加算して第１の負荷に出力し、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する。
また、本発明の電源装置は、入力信号に応じた出力電圧を生成する電源装置であって、前記入力信号と出力電圧とが線形関係となるように補正する線形増幅部と、前記入力信号に応じた制御信号を生成する制御信号生成部と、前記制御信号に基づいてスイッチング増幅された電圧を出力するスイッチング増幅部と、を備え、前記線形増幅部と前記スイッチング増幅部とは直列に設けられ、前記線形増幅部の出力電圧と前記スイッチング増幅部の出力電圧とを加算して第１の負荷に出力し、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する。
また、本発明の制御方法は、スイッチング増幅部と線形増幅部とを備える電源装置の制御方法であって、前記スイッチング増幅部において、第１の負荷に主たる電力を供給し、前記線形増幅部において、前記第１の負荷にかかる出力電圧を入力信号に応じて補正し、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する。
【発明の効果】
【０００６】
本発明によれば、電力効率を向上させることが可能となる。
【図面の簡単な説明】
【０００７】
【図１】非特許文献１に記載の第１のハイブリッド電圧源のブロック図である。
【図２】非特許文献１に記載の第２のハイブリッド電圧源のブロック図である。
【図３】図１に示す第１のハイブリッド電圧源の構成を、ＥＴ方式の電源装置に適用した増幅器（送信装置）のブロック図である。
【図４】図３に示す上記ＥＴ方式増幅器の具体的な動作を説明するための波形図である。
【図５】図３に示す上記ＥＴ方式増幅器の具体的な動作を説明するための別の波形図である。
【図６】本発明の第１の実施形態に係る電源装置の構成例を示すブロック図である。
【図７】図６に示す電源装置の各ブロックの具体的構成例を示すブロック図である。
【図８】図７に示す線形増幅部を構成するオペアンプの具体的構成例を示すブロック図である。
【図９】本発明の第２の実施形態に係る電源装置の構成例を示すブロック図である。
【図１０】図９に示す電源装置の各ブロックの具体的構成例を示すブロック図である。
【図１１】図１０に示す線形増幅部を構成するオペアンプの具体的構成例を示すブロック図である。
【図１２】本発明の第３の実施形態に係る送信装置の構成例を示すブロック図である。
【図１３】本発明の第４の実施形態に係る送信装置の構成例を示すブロック図である。
【図１４】本発明の第５の実施形態に係る電源装置の構成例を示すブロック図である。
【図１５】本発明の第６の実施形態に係る電源装置の構成例を示すブロック図である。
【発明を実施するための最良の形態】
【０００８】
［第１の実施形態］
図６は、本発明の第１の実施形態に係る電源装置の構成例を示すブロック図である。該電源装置は、第１の負荷１と、スイッチング増幅部２と、線形増幅部３と、制御信号生成部４と、を少なくとも備える。
スイッチング増幅部２は、電流源として動作し、第１の負荷１に電流を供給する。線形増幅部３は、電圧源として動作し、第１の負荷１にかかる出力電圧が入力電圧と一致するように補正する。スイッチング増幅部２と線形増幅部３とは、第１の負荷１に対して並列に接続されている。線形増幅部３の電源端子から第２の負荷３０に電力が供給される。
電源装置への参照信号Ｖｒｅｆは、線形増幅部３に入力され、線形に増幅される。電流検知抵抗７は、線形増幅部３の出力電流Ｉｃの流れる方向と大きさを検知し、検知結果を制御信号生成部４に対して出力する。制御信号生成部４は、検知した電流の方向と大きさに応じてＨｉｇｈとＬｏｗの２値からなるパルス幅変調信号を生成し、スイッチング増幅部２に対して制御信号として出力する。スイッチング増幅部２では、制御信号に基づいて、スイッチング素子２１、２２をオン／オフ動作させ、インダクタ２３において電流Ｉｍに変換して出力する。スイッチング増幅部２の出力端子および線形増幅部３の出力端子とは接続される。スイッチング増幅部２の出力電流Ｉｍ（以下、スイッチング電流Ｉｍと記載する場合もある）と、線形増幅部３の出力電流Ｉｃとは加算され、第１の負荷１に供給される。線形増幅部３の電源Ｖ１、Ｖ２には、第２の負荷３０が接続される。この場合、第２の負荷３０は、システムを構成する他のブロックである。
図７は、図６の電源装置の各ブロックの具体的構成例を示すブロック図である。スイッチング増幅部２は、スイッチング素子２１と、ダイオード２２と、インダクタ２３と、を少なくとも備える。線形増幅部３は、オペアンプ３１を少なくとも備える。制御信号生成部４は、ヒステリシスコンパレータ４１を少なくとも備える。
以下、本発明の第１の実施の形態の動作について、図７を参照して詳細に説明する。
図７に示すように、入力信号としての参照信号Ｖｒｅｆは、線形増幅部３で、ボルテージフォロアを構成するオペアンプ３１に入力される。オペアンプ３１の出力電流Ｉｃは、電流検知抵抗７で電圧に変換されヒステリシスコンパレータ４１に入力される。オペアンプ３１から第１の負荷１に向かって電流Ｉｃが流れ出るとき（Ｉｃ＞０）がＨｉｇｈ、流れ込むとき（Ｉｃ＜０）がＬｏｗとなるように極性を選ぶことにより、ヒステリシスコンパレータ４１の出力は、参照信号Ｖｒｅｆの強度に応じたパルス幅変調信号５０になる。
線形増幅部３から第１の負荷１に向かって流れる出力電流Ｉｃ＝Ｉｃ（＋）が増加し、ヒステリシスコンパレータ４１の高電圧側のしきい値と等しいかあるいは大きくなると、ヒステリシスコンパレータ４１の出力はＨｉｇｈになる。この信号は、例えばＭＯＳＦＥＴで構成されるスイッチング素子２１のゲートに入力され、スイッチング素子２１をオン（導通状態）にする。その結果、スイッチング素子２１を介して、電源Ｖｃｃ１から電流が流れ込み、インダクタ２３で平滑化された後、第１の負荷１の方向に向かってに電流Ｉｍが流れる。このとき、スイッチング電圧Ｖｓｗ＝Ｖｃｃ１なので、ダイオード２２には、逆方向電圧が印加され、電流は流れない。
図７の電源装置の出力電圧Ｖｏｕｔの端子では、Ｉｃ＝Ｉｏｕｔ−Ｉｍの関係が成立する。ここで、図７の回路において、線形増幅部３は、上述のようにボルテージフォロアを構成している。すなわち、微小な電流検知抵抗７を無視すれば、Ｖｒｅｆ＝Ｖｏｕｔとなる。第１の負荷１を抵抗Ｒと仮定すると、Ｉｏｕｔ＝Ｖｏｕｔ／Ｒで、Ｖｒｅｆを決めればＩｏｕｔの値は固定されることになる。一方、線形増幅部３（ボルテージフォロア）は、電圧源として働くので、Ｉｃはいかなる値もとることが可能である。したがって、固定されたＩｏｕｔに対して、スイッチング増幅部２から過剰な電流Ｉｍが流れても、Ｉｏｕｔの値は固定されているので、過剰な電流分はＩｃで調整せざるを得ない。従って、第１の負荷１に流れる出力電流Ｉｏｕｔに対してスイッチング電流Ｉｍが過剰になると、オペアンプ電流Ｉｃ＝Ｉｃ（−）は逆流し、オペアンプ３１に流れ込む方向に流れ始める。オペアンプ電流Ｉｃ（−）によって電流検知抵抗７にかかる電圧が、ヒステリシスコンパレータ４１の低電圧側のしきい値よりも小さくなると、ヒステリシスコンパレータ４１の極性は逆転し、スイッチング素子２１はオフ（非導通状態）になる。この時、インダクタ２３を流れる電流を維持するために、ＧＮＤからダイオード２２を介して第１の負荷１に向かって電流が流れる。また、ダイオード２２のカソード電位（すなわち、スイッチング電圧Ｖｓｗ）は、０Ｖになる。上記のスイッチング動作を繰り返し、第１の負荷１に対して、スイッチング素子２１とダイオード２２が交互に電流Ｉｍを供給する。電源装置の出力電圧Ｖｏｕｔは、線形増幅部（ボルテージフォロア）３によって、参照信号Ｖｒｅｆと一致する（あるいは、線形にスケーリングされる）。
一方、オペアンプ３１の負側の電源Ｖ２には、第２の負荷３０（例えば、システムを構成する他のブロック）を接続し、オペアンプ電流Ｉｃ（−）を第２の負荷３０に供給する電流の一部として利用する。この際、オペアンプ３１の負側の電源Ｖ２には、大きな容量のコンデンサ３７を設けて、Ｉｃ（−）の時間的な変動の影響を除去する。
スイッチング増幅部２（電流源）と線形増幅部３（電圧源）をハイブリッド構成にした、一般的な電源装置の場合、出力電圧の補正の為に線形増幅部３で消費した電力Ｖ２×Ｉｃ（−）は損失となり、システム全体の効率が低下する。これに対して、本実施形態では、この電力を、第２の負荷３０、例えば、システムを構成する他のブロックに再利用することにより、システム全体として高い効率を達成することができる。
尚、図７の例では、線形増幅部３の負側の電源Ｖ２に第２の負荷３０を接続する構成を用いて説明したが、第１の負荷１に接続されるブロックの電気的な極性や第２の負荷３０に接続されるブロックの電気的な極性によっては、線形増幅部３の正側の電源Ｖ１に第２の負荷３０を接続する構成も考えられる。
図８は、図７に示す線形増幅部３を構成するオペアンプ３１の具体的構成例を示すブロック図である。本構成において、オペアンプ３１は、大電力を扱うため、図８に示すように、小電力・広帯域オペアンプ３１１と、バッファアンプ３１２、３１３と、出力段ソースフォロアプッシュプルアンプを構成するｎ型トランジスタ３１４およびｐ型トランジスタ３１５と、からなるハイブリッド構成とすることも可能である。
図７に示す電源装置では、出力端子Ｖｏｕｔにおいて、Ｉｃ＝Ｉｏｕｔ−Ｉｍの関係が成り立つ。
まず、第１の負荷１を流れる電流Ｉｏｕｔに対してスイッチング増幅部２からの電流Ｉｍが不足している場合の動作について説明する。この場合、線形増幅部３の出力段ソースフォロアプッシュプルアンプを構成するｎ型トランジスタ３１４から電流Ｉｃ＝Ｉｃ（＋）が流れ出て、Ｉｏｕｔの一部として第１の負荷１に流れ込む。
次に、第１の負荷１を流れる電流Ｉｏｕｔに対して、スイッチング増幅部３からの電流Ｉｍが過剰な場合の動作について説明する。線形増幅部３の出力段ソースフォロアプッシュプルアンプを構成するｐ型トランジスタ３１５に電流Ｉｃ＝Ｉｃ（−）が流れ込み、Ｖ２×Ｉｃ（−）の電力が消費される。この電流Ｉｃ（−）は、本来、第１の負荷１には不要な電流であり、システム全体から見ると損失になる。Ｖ２端子に、第２の負荷３０として、システムを構成する他のブロックの電源を接続することにより、電流Ｉｃ（−）をシステム内で再利用することができ、システム全体としては損失を減らすことができる。
ここで、システムとして、第１の負荷１が電力増幅器である送信装置を考える。携帯電話の基地局用の送信装置では、電力増幅器の出力電力が大きいため、Ｖ２×Ｉｃ（−）は、数Ｗに及ぶ場合がある。そこで、第２の負荷３０として、送信装置を構成する増幅器以外のドライバアンプ、トランシーバＩＣ、ベースバンドＩＣ、ＡＤＣ／ＤＡＣなどを接続することで、今までは損失として廃棄していた電力を有効電力として用いることができ、送信装置全体の消費電力を減らすことができる。なお、上記において、ＩＣは、Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔの略である。ＡＤＣは、Ａｎａｌｏｇ−ｔｏ−Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒの略である。ＤＡＣは、Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒの略である。
以上を纏めると、第１の実施形態の電源装置は、第１の負荷１に高効率で電力を供給するスイッチング増幅部と、第１の負荷１にかかる電圧が入力信号波形に応じて線形に変化するように補正する高精度な線形増幅部とからなる。さらに、本電源装置は、電圧の補正に際して発生した電力損失を、システムを構成する他のブロックの電源として再利用する。従って、本電源装置は、入力信号の大きさに応じて出力電圧が変化する機能を有し、高効率で且つ線形性が高い。
尚、図８では、Ｖ２側に電流Ｉｃ（−）が流れ込む場合で説明したが、第１の負荷１に接続されるブロックの電気的極性、および第２の負荷３０に接続されるブロックの電気的極性によっては、Ｖ１側に第２の負荷３０を接続する構成も可能である。
また、以上説明した第１の実施形態において、スイッチング増幅部２、線形増幅部３、制御信号生成部４の構成は、図７（線形増幅部３に関しては、さらに図８）に示した回路構成に限るものではない。
［第２の実施形態］
図９は、本発明の第２の実施形態に係る電源装置の構成例を示すブロック図である。該電源装置は、第１の負荷１と、スイッチング増幅部２と、線形増幅部３と、制御信号生成部４と、を少なくとも備える。
スイッチング増幅部２は、電圧源として動作し、第１の負荷１に電圧を供給する。線形増幅部３は、電圧源として動作し、第１の負荷１にかかる出力電圧が入力電圧と一致するように補正する。スイッチング増幅部２と線形増幅部３とは、第１の負荷１に対して直列に接続されている。線形増幅部３の電源端子から第２の負荷３０に電力が供給される。
制御信号生成部４は、電源装置への参照信号Ｖｒｅｆとスイッチング増幅部２の出力電圧Ｖｍに応じたＨｉｇｈとＬｏｗの２値からなるパルス幅変調信号を生成し、スイッチング増幅部２に対して制御信号として出力する。スイッチング増幅部２では、制御信号に基づいて、スイッチング素子２１、２２をオン／オフ動作させる。出力電圧Ｖｓｗは、インダクタ２３とコンデンサ２６で構成される低域フィルタによって平滑化された電圧Ｖｍを出力する。線形増幅部３は、参照信号Ｖｒｅｆと第１の負荷１にかかる電圧Ｖｏｕｔを比較し、差電圧Ｖｃを出力する。差電圧Ｖｃは、トランス３５で、スイッチング増幅部２の電圧Ｖｍ（以下、スイッチング電圧Ｖｍと記載する場合もある）と加算され、第１の負荷１に供給される。線形増幅部３の電源Ｖ１、Ｖ２には、第２の負荷３０が接続される。この場合、第２の負荷３０は、システムを構成する他のブロックである。
図１０は、図９の電源装置の各ブロックの具体的構成例を示すブロック図である。スイッチング増幅部２は、スイッチングＭＯＳＦＥＴ２１、２２と、インダクタ２３と、コンデンサ２６と、を少なくとも備える。線形増幅部３は、オペアンプ３１を少なくとも備える。制御信号生成部４は、コンパレータ４２と、サンプルホールド回路４３と、減算器４４と、を少なくとも備える。
以下、本発明の第２の実施の形態の動作について、図１０を参照して詳細に説明する。
図１０に示すように、入力信号としての参照信号Ｖｒｅｆは、制御信号生成部４で、減算器４４に入力される。減算器４４は、参照信号Ｖｒｅｆとスイッチング増幅部２の出力Ｖｍとの差分を出力する。サンプルホールド回路４３は、差分信号を、クロック周波数ｆｃｌｋで離散化する。離散化された差分信号は、コンパレータ４２に入力する。コンパレータ４２は、離散化された差分信号の正負を判定し、正のときＨｉｇｈとなり、負のときＬｏｗとなる制御信号を、スイッチング増幅部２へ出力する。このようにして得られた制御信号は、参照信号Ｖｒｅｆが増加している時はＨｉｇｈの比率が高くなり、減少している時はＬｏｗの比率が高くなる、デルタ変調信号になる。
スイッチング増幅部２は、ｐ型のスイッチングＭＯＳＦＥＴ２１とｎ型のスイッチングＭＯＳＦＥＴ２２とからなるインバータ構成になっており、制御信号生成部４からの制御信号を反転して入力する。制御信号がＨｉｇｈのとき、スイッチングＭＯＳＦＥＴ２１はオン（導通状態）となり、スイッチングＭＯＳＦＥＴ２２はオフ（非導通状態）となり、Ｖｃｃ１から電流が流れ込み、インダクタ２３を介して、第１の負荷１の方向に電流を出力する。このとき、出力電圧ＶｓｗはＶｃｃ１になる。一方、制御信号がＬｏｗのとき、スイッチングＭＯＳＦＥＴ２１はオフ（非導通状態）となり、スイッチングＭＯＳＦＥＴ２２はオン（導通状態）となり、インダクタ２３を流れる電流を維持するために、ＧＮＤから電流が流れ込み、第１の負荷１の方向に電流を出力する。このとき、出力電圧Ｖｓｗは０になる。このようにして得られたパルス状の出力電圧Ｖｓｗは、インダクタ２３とコンデンサ２６からなる低域フィルタで平滑化され、電圧Ｖｍを出力する。また、この動作において、スイッチング増幅部２は、理想的には、電力を消費しないため、高い電力効率で電圧Ｖｍを負荷に供給することができる。上記の動作で得られたスイッチング増幅部２の出力電圧Ｖｍは、サンプルホールド回路４３のクロック周波数ｆｃｌｋが十分高いと、参照信号Ｖｒｅｆと略等しくなる。しかしながら、クロック周波数ｆｃｌｋを高くしすぎると、スイッチング増幅部２のスイッチング速度も高くなり、スイッチングＭＯＳＦＥＴ２１、２２の寄生容量に起因した電力損失が大きくなる。すなわち、高い電力効率を維持するためには、ｆｃｌｋは、あまり高くできないので、出力電圧Ｖｍには、スイッチングノイズが残留し、参照信号Ｖｒｅｆとは一致しない。
線形増幅部３は、帰還増幅器を構成するオペアンプ３１に参照信号Ｖｒｅｆを入力し、第１の負荷１にかかる電圧Ｖｏｕｔを帰還して、差電圧Ｖｃを出力する。差電圧Ｖｃは、スイッチング増幅部２の出力に２次側コイルが接続されたトランス３５の１次側コイルに入力される。このとき、線形増幅部３は、ＡＣ成分のみ増幅するようにし、ＤＣ電流がトランス３５に流れないようにする。以下、ＡＣ成分のみが増幅される理由について説明する。図１０の線形増幅部３のオペアンプ３１は、例えば、図１１に示すような構成を有する（図１１の説明は後述する）。コンデンサ３１６によってＤＣ電流はトランス３５には流れない。オペアンプ３１は、Ｖｒｅｆ＝Ｖｏｕｔとなるように出力電圧を調整するが、コンデンサ３１６によって、ＡＣ成分しか出力（増幅）されない。Ｖｒｅｆ、ＶｏｕｔにはＤＣ成分が含まれるが、トランス３５にはＡＣ成分しか出力されないので、結果として、「ＡＣ成分のみ」が増幅されたことになる。トランス３５の１次側と２次側の巻き数を１：１とすると、スイッチング増幅部２の出力電圧Ｖｍと差電圧Ｖｃが加算されて、第１の負荷１にＶｏｕｔとして出力する。このようにして得られた電源装置の出力電圧Ｖｏｕｔは、高い精度で、参照信号Ｖｒｅｆと一致する（あるいは、線形にスケーリングされる）。
オペアンプ３１の負側の電源Ｖ２には、第２の負荷３０（例えば、システムを構成する他のブロックを接続し、Ｉｃ（−）を、第２の負荷３０に供給する電流の一部として利用する。この際、オペアンプ３１の負側の電源Ｖ２には、大きな容量のコンデンサ３７を設けて、Ｉｃ（−）の時間的な変動の影響を除去する。
スイッチング増幅部２（電圧源）と線形増幅部３（電圧源）をハイブリッド構成にした、一般的な電源装置の場合、出力電圧の補正の為に線形増幅部３で消費した電力Ｉｃ（−）・Ｖ２は損失となり、システム全体の効率が低下する。これに対して、本実施形態では、この電力を、第２の負荷３０（例えば、システムを構成する他のブロック）に再利用することにより、システム全体として高い効率を達成することができる。
尚、図１０の例では、線形増幅部３の負側の電源Ｖ２に第２の負荷３０を接続する構成を用いて説明したが、第１の負荷１に接続されるブロックの電気的な極性や第２の負荷３０に接続されるブロックの電気的な極性によっては、線形増幅部３の正側の電源Ｖ１に第２の負荷３０を接続する構成も考えられる。
図１１は、図１０に示す線形増幅部３を構成するオペアンプ３１の具体的構成例を示すブロック図である。本構成例において、オペアンプ３１は、大電力を扱うため、図１１に示すように、小電力・広帯域オペアンプ３１１と、バッファアンプ３１２、３１３と、出力段ソースフォロアプッシュプルアンプを構成するｎ型トランジスタ３１４およびｐ型トランジスタ３１５と、コンデンサ３１６と、からなるハイブリッド構成とすることも可能である。図１１から諒解されるように、Ｉｃ（−）は、コンデンサ３１６を通っているので、ＡＣ成分のみである。また、大容量のコンデンサ３７に流れる電流は、変位電流ｉ＝ｄＱ／ｄｔ＝Ｃ×ｄＶ／ｄｔである（Ｑはコンデンサに貯まった電荷）。図１０の場合、コンデンサ３７の両端電圧は、電源電圧Ｖ２に固定されていて変化しないので（すなわち、ｄＶ／ｄｔ＝０）、変位電流ｉは流れず、Ｉｃ（−）はすべて第２の負荷３０に流れる。ここで、実際には、Ｉｃ（−）が電源Ｖ２に流れ込んだのか、第２の負荷３０に流れたのかを区別することは困難であるが、マクロ的に見ると、第２の負荷３０に電流が流れているので、「Ｉｃ（−）を第２の負荷３０に供給する電流の一部として利用する」という表現を使用することができる。
なお、上記したように、電源Ｖ２の電位が理想値に固定されている場合は、電圧安定化のためのコンデンサ３７は必須ではない。大容量なコンデンサ３７が必要な理由は、寄生抵抗などの影響で第２の負荷３０にかかる電位が変動する可能性がある場合、大きな容量をつけて電位変動ΔＶを抑制する（ΔＶ＝ΔＱ／Ｃ≒０）ためである。この場合、変位電流は流れるが、コンデンサ３７に貯まった電荷の変化分ΔＱは、電源Ｖ２とやり取りするか、第２の負荷３０に与えるかなので、Ｉｃ（−）によって充電された電荷は無駄になっておらず、本発明の効果は維持される。言い換えると、変位電流がコンデンサ３７に流れても、Ｉｃ（−）のエネルギーは、コンデンサ３７では消費されず、寄生抵抗で微小に消費されるが、第２の負荷３０でほぼ再利用されると考えることができる。
図１０に示す電源装置では、出力端子Ｖｏｕｔにおいて、Ｖｃ＝Ｖｏｕｔ−Ｖｍの関係が成り立つ。スイッチング増幅部２は、その出力電圧Ｖｍが電源装置全体の出力電圧Ｖｏｕｔに近くなる様に、高効率なスイッチング増幅を行うが、一般には、Ｖｏｕｔ≠Ｖｍである。線形増幅部３は、電源装置の出力Ｖｏｕｔと参照信号Ｖｒｅｆが一致する（もしくは線形にスケーリングされる）ように帰還がかかっている。したがって、第１の負荷１にかかるべき電圧Ｖｏｕｔに対して、スイッチング増幅部２からの電圧Ｖｍが低い場合（Ｖｍ＜Ｖｏｕｔ）は、線形増幅部３の出力段ソースフォロアプッシュプルアンプを構成するｎ型トランジスタ３１４から電流Ｉｃ＝Ｉｃ（＋）が流れ出て、トランス３５の１次側にＶｃ＝Ｖｏｕｔ−Ｖｍ（＞０）の電圧を発生する。それが、トランス３５の２次側に伝達され、Ｖｍと加算され、所望の出力電圧Ｖｏｕｔを生成する。一方、第１の負荷１にかかる電圧Ｖｏｕｔに対して、スイッチング増幅部２からの電圧Ｖｍが高い場合（Ｖｍ＞Ｖｏｕｔ）は、線形増幅部３の出力段ソースフォロアプッシュプルアンプを構成するｐ型トランジスタ３１５に電流Ｉｃ＝Ｉｃ（−）が流れ込み、トランス３５の１次側にＶｃ＝Ｖｏｕｔ−Ｖｍ（＜０）の電圧を発生する。それが、トランス３５の２次側に伝達され、Ｖｍと加算され、所望の出力電圧Ｖｏｕｔを生成する。この電流Ｉｃ（−）は、本来、第１の負荷１には不要な電流であり、システム全体から見ると損失になる。Ｖ２端子に、第２の負荷３０（例えば、システムを構成する他のブロック）の電源を接続することにより、電流Ｉｃ（−）をシステム内で再利用することができ、システム全体としては損失を減らすことができる。
ここで、システムとして、第１の負荷１が電力増幅器である送信装置を考える。携帯電話の基地局用の送信装置では、電力増幅器の出力電力が大きいため、Ｖ２×Ｉｃ（−）は、数Ｗに及ぶ場合がある。これを、第２の負荷３０として、送信装置を構成する増幅器以外のドライバアンプ、トランシーバＩＣ、ベースバンドＩＣ、ＡＤＣ／ＤＡＣなどを接続することで、今までは損失として廃棄していた電力を有効電力として用いることができ、送信装置全体の消費電力を減らすことができる。
以上を纏めると、第２の実施形態の電源装置は、第１の負荷１に高効率で電力を供給するスイッチング増幅部と、第１の負荷１にかかる電圧が入力信号波形に応じて線形に変化するように補正する高精度な線形増幅部とからなる。さらに、本電源装置は、電圧の補正に際して発生した電力損失を、システムを構成する他のブロックの電源として再利用する。従って、本電源装置は、入力信号の大きさに応じて出力電圧が変化する機能を有し、高効率で且つ線形性が高い。
尚、図１１では、Ｖ２側に電流Ｉｃ（−）が流れ込む場合で説明したが、第１の負荷１に接続されるブロックの電気的極性、第２の負荷３０に接続されるブロックの電気的極性によっては、Ｖ１側に第２の負荷３０を接続する構成も可能である。
また、図１０の例では、制御信号生成部４は、デルタ変調の例で示したが、パルス幅変調やデルタシグマ変調でもよい。
また、以上説明した第２の実施形態において、スイッチング増幅部２、線形増幅部３、制御信号生成部４の構成は、図１０（線形増幅部３に関しては、さらに図１１）に示した回路構成に限るものではない。
［第３の実施形態］
図１２は、本発明の第３の実施形態に係る送信装置の構成例を示すブロック図である。該送信装置は、第１の実施形態の電源装置（具体的には、図７に記載の電源装置）を用いた送信装置である。
電源装置の構成と動作原理は、第１の実施形態の説明において図６と図７で説明したものと同じなので、それらについての説明を省略する。以下、送信装置の構成および動作について説明する。
本実施形態の送信装置では、電源装置に接続される第１の負荷１として、電力増幅器を接続する。電源装置には、参照信号Ｖｒｅｆとして、入力変調信号８の振幅信号９が入力される。入力された振幅信号９は、図７で説明した電源装置の動作原理により、その波形を線形に増幅した出力電圧Ｖｏｕｔ（図１２において符号１１で示す波形）として出力される。出力電圧Ｖｏｕｔは、電力増幅器の電源電圧として用いられる。電力増幅器は、電源装置の出力電圧Ｖｏｕｔを電源として、ＥＴ方式の時はＡ級やＡＢ級などの線形増幅を行い、ＥＥＲ方式の時はＥ級、Ｆ級、Ｄ級などのスイッチングモード増幅を行う。そして、電力増幅器は、振幅と位相変調された高周波変調信号１２を出力する。
電源装置を構成する線形増幅部３の負側の電源Ｖ２には、第２の負荷３０（例えば、送信機を構成する他のブロック）を接続し、Ｉｃ（−）を、第２の負荷３０に供給する電流の一部として利用する。この際、線形増幅部３の負側の電源Ｖ２には、大きな容量のコンデンサ３７を設けて、Ｉｃ（−）の時間的な変動の影響を除去する。
このような動作を行うことにより、第１の負荷１（例えば、電力増幅器）は、入力された変調信号８の振幅に応じて必要最小限の電力しか電源装置から与えられないため、一定電圧を供給した場合に比べて、無駄な電力が発生せず、高い電力効率で動作することができる。また、電源装置で変調電圧Ｖｏｕｔを生成する際に生じる無駄な電力を、第２の負荷３０（例えば、送信機を構成する別のブロック）で利用するため、送信機全体として、非常に高い電力効率を実現することができる。
送信機を構成する別のブロックとしては、ドライバアンプ、トランシーバＩＣ、ベースバンドＩＣ、ＡＤＣ／ＤＡＣなどが考えられる。一般的に、電力増幅器で消費される電力は、送信機を構成する他のブロックの消費電力に比べ非常に大きいため、電源装置で出力電圧Ｖｏｕｔの誤差を補正するために消費する程度の電力でも、他のブロックに対しては、十分有効な電源となりうる。
また、図１２に示した送信装置では、電源装置として、第１の実施形態の電源装置（電流源として動作するスイッチング増幅部と電圧源として動作する線形増幅部とが並列に接続された電源装置）を採用したが、これに限定されない。送信装置の電源装置は、例えば、第２の実施形態の電源装置（電圧源として動作するスイッチング増幅部と電圧源として動作する線形増幅部とが直列に接続された電力装置）とすることもできる。
［第４の実施形態］
図１３は、本発明の第４の実施形態に係る送信装置の構成例を示すブロック図である。該送信装置は、第１の実施形態の電源装置（具体的には、図７に記載の電源装置）を用いた送信装置である。
本実施形態の送信装置では、電源装置に接続される第１の負荷１として「電力増幅器」を接続し、第２の負荷３０として電力増幅器の「ドライバアンプ」を接続する場合を例に挙げる。
電源装置の構成と動作原理は、第１の実施形態の説明において図６と図７で説明したものとほぼ同じである。異なるのは、スイッチング増幅部２の構成と動作である。線形増幅部３の出力電流Ｉｃ＝Ｉｃ（＋）が増加し電流検知抵抗７にかかる電圧が、ヒステリシスコンパレータ４１の高電圧側しきい値と等しいかあるいは大きくなると、ヒステリシスコンパレータ４１の出力はＨｉｇｈになる。この信号は、例えばＭＯＳＦＥＴで構成されるスイッチング素子２１のゲートに入力され、スイッチング素子２１をオン（導通状態）にする。スイッチング素子２１の一方の端子は接地され、他方の端子はトランス２５の１次側コイルを介して電源Ｖｃｃ１に接続される。スイッチング素子２１を介して、電源Ｖｃｃ１からトランス２５の１次側に電流が流れ、そこに蓄積した電力は、２次側コイルに伝達され、２次側電源Ｖｏｆｆｓｅｔからトランス２５の２次コイルとダイオード２４を介して電流が流れ、インダクタ２３で平滑化された後、第１の負荷１の方向に向かって電流Ｉｍが流れる。この時、トランス２５の１次側コイルと２次側コイルの巻き数比を１：１とすると、ダイオード２４のカソードには、Ｖｓｗ＝Ｖｏｆｆｓｅｔ＋Ｖｃｃ１の電圧が生じる。
図１３の電源装置の出力端子Ｖｏｕｔでは、Ｉｃ＝Ｉｏｕｔ−Ｉｍが成立するので、第１の負荷１に流れる出力電流Ｉｏｕｔに対してスイッチング電流Ｉｍが過剰になると、線形増幅部３の出力電流Ｉｃ＝Ｉｃ（−）は逆流し、線形増幅部３に流れ込む方向に流れ始める。線形増幅部３の出力電流Ｉｃにより電流検知抵抗７にかかる電圧が、ヒステリシスコンパレータ４１の低電圧側のしきい値よりも小さくなると、ヒステリシスコンパレータ４１の極性は逆転し、スイッチング素子２１はオフ（非導通状態）になる。この時、トランス２５の２次側では、インダクタ２３を流れる電流を維持するために、Ｖｏｆｆｓｅｔからダイオード２２を介して第１の負荷１に向かって電流が流れる。また、ダイオード２２のカソードの電位Ｖｓｗは、Ｖｏｆｆｓｅｔになる。上記のスイッチング動作を繰り返し、ダイオード２４とダイオード２２が交互に負荷１に電流Ｉｍを供給する。この電源装置の動作において、線形増幅部３の正側の電源電圧Ｖ１と負側の電源電圧Ｖ２も、典型的にはＶｏｆｆｓｅｔ分シフトさせる。
電源装置には、参照信号Ｖｒｅｆとして、入力変調信号８の振幅信号９が入力される。入力された振幅信号９は、上に説明した電源装置の動作原理により、その波形を線形に増幅した出力電圧に、Ｖｏｆｆｓｅｔ分のオフセットがかかった出力電圧Ｖｏｕｔ（図１３において符号１１で示す波形）として出力される。出力電圧Ｖｏｕｔは、電力増幅器の電源電圧として用いられる。電力増幅器は、電源装置の出力電圧Ｖｏｕｔを電源として、Ａ級やＡＢ級などの線形増幅を行い、振幅と位相変調された高周波変調信号１２を出力する。
電源装置を構成する線形増幅部３の負側の電源Ｖ２には、第２の負荷３０としてのドライバアンプがチョークインダクタ３６を介して接続し、Ｉｃ（−）を、ドライバアンプに供給する電流の一部として利用する。この際、線形増幅部の負側の電源Ｖ２には、大きな容量のコンデンサ３７を設けて、Ｉｃ（−）の時間的な変動の影響を除去する。ドライバアンプには、変調信号８が入力され、出力は、電力増幅器に入力される。
このような動作を行うことにより、電力増幅器は、入力された変調信号８の振幅に応じて必要最小限の電力しか電源装置から与えられないため、一定電圧を供給した場合に比べて、無駄な電力が発生せず、高い電力効率で動作することができる。また、電源装置で変調電圧Ｖｏｕｔを生成する際に生じる無駄な電力を、第２の負荷３０（例えば、送信機を構成するドライバアンプ）で利用するため、送信機全体として、非常に高い電力効率を実現することができる。
さらに、本実施形態の送信装置では、出力電圧にＶｏｆｆｓｅｔ分のオフセット電圧をかけており、それに応じて、線形増幅部３の電圧Ｖ１、Ｖ２も調整できるため、第２の負荷３０に接続されるブロックの動作条件に応じた設計の自由度が上がる。また、Ｖｏｕｔにある程度のオフセットを設けることは、ＥＴ方式で動作する電力増幅器の出力信号１２に電源装置のノイズや非線形性の影響が及ぶのを避ける意味でも望ましい。
尚、図１３では、第２の負荷３０として、ドライバアンプを接続した例を示したが、これに限定されない。第２の負荷３０は、例えば、送信装置を構成するブロックである、トランシーバＩＣ、ベースバンドＩＣ、ＡＤＣ／ＤＡＣなどでもよい。一般的に、第１の負荷１（例えば、電力増幅器）で消費される電力は、第２の負荷３０（例えば、送信機を構成する他のブロック）の消費電力に比べ非常に大きいため、電源装置で出力電圧Ｖｏｕｔの誤差を補正するために発生する程度の電力でも、他のブロックに対しては、十分有効な電源となりうる。
また、図１３に示した送信装置では、電源装置として、第１の実施形態の電源装置（電流源として動作するスイッチング増幅部と電圧源として動作する線形増幅部とが並列に接続された電源装置）を採用したが、これに限定されない。送信装置の電源装置は、例えば、第２の実施形態の電源装置（電圧源として動作するスイッチング増幅部と電圧源として動作する線形増幅部とが直列に接続された電力装置）とすることもできる。この場合も、電圧源として動作するスイッチング増幅部の出力にオフセット電圧Ｖｏｆｆｓｅｔを印加してから、電力増幅器（第１の負荷１）に接続する。
［第５の実施形態］
図１４は、本発明の第５の実施形態に係る電源装置の構成例を示すブロック図である。本電源装置の特徴は、線形増幅部３に接続される第２の負荷３０Ａの構成にある。従って、図１４では、第２の負荷３０Ａのみを示し（線形増幅部３は第２の負荷３０Ａの説明上必要であるため図示する）、それら以外の各構成についての図示は省略する。また、第２の負荷３０Ａ以外の各構成およびそれらの動作については、上記第１〜第４の実施形態のいずれかで説明済みであるので、以下では、それらの説明については省略する。
図１４から諒解されるように、第２の負荷３０Ａは、線形増幅部３の負側の電源Ｖ２に接続される。第２の負荷３０Ａにおいて、電源Ｖ２は、複数の出力を持つＤＣ（Ｄｉｒｅｃｔ  Ｃｕｒｒｅｎｔ）−ＤＣコンバータ６０に入力する。ＤＣ−ＤＣコンバータ６０は、電源Ｖ２を、複数の出力Ｖ２１、Ｖ２２、Ｖ２３に変換する。出力Ｖ２１には負荷６１が接続される。出力Ｖ２２には負荷６２が接続される。出力Ｖ２３には負荷６３が接続される。
このような構成が特に有効になるのは、例えば、図１２や図１３に示したような第１の負荷１として「電力増幅器」を接続した場合などである。一般的に、電力増幅器で消費される電力は、第２の負荷３０Ａ（例えば、送信機を構成する他のブロック）の消費電力に比べ十分に大きい。そのため、電源装置で出力電圧Ｖｏｕｔの誤差を補正するために発生する程度の電力でも、複数のブロックを駆動するのに、十分有効な電源となりうる。さらに、基地局用途などでは、電力増幅器の電源電圧は、送信機を構成する他のブロック（例えば、トランシーバＩＣ、ベースバンドＩＣ、ＡＤＣ／ＤＡＣなど）に比べ十分大きい。従って、電源Ｖ２を、ＤＣ−ＤＣコンバータ６０によって各ブロックに適した電圧に変換して供給することが有効である。例えば、基地局用途では、Ｖ２＝１０Ｖ程度になることがあり、Ｖ２１＝１．８Ｖ、Ｖ２２＝３．３Ｖ、Ｖ２３＝５Ｖなどそれぞれのブロックに適した電圧に降圧して、他のブロックに供給する。
尚、図１４の例では、線形増幅部３の負側の電源Ｖ２に、第２の負荷３０Ａを接続したが、第１の負荷１の電気的な極性や、第２の負荷３０Ａの電気的な極性によっては、正側の電源Ｖ１に第２の負荷を接続する場合もありうる。
また、以上説明した第２の負荷３０Ａを、第１〜第４の各実施形態の各第２の負荷３０に適用可能であることは説明するまでもない。
［第６の実施形態］
図１５は、本発明の第６の実施形態に係る電源装置の構成例を示すブロック図である。該電源装置は、第１の負荷２１４に主たる電力を供給するスイッチング増幅部２１０と、第１の負荷２１４にかかる出力電圧を入力信号に応じて補正する線形増幅部２１２と、を備える。上記補正の際に線形増幅部２１２に流れ込む電流は、線形増幅部２１２の電源端子から第２の負荷２１６に供給される。
以上説明した第６の実施形態によれば、線形増幅部２１２は、出力電圧の補正に際して発生した電力損失（上記補正の際に線形増幅部２１２に流れ込む電流に基づく電力）を、第２の負荷２１６（例えば、システムを構成する他のブロック）の電源として再利用するので、電力効率を向上させることが可能となる。
以上説明した各実施形態は、携帯電話、無線ＬＡＮ、ＷｉＭＡＸ（Ｗｏｒｌｄｗｉｄｅ  Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ  ｆｏｒ  Ｍｉｃｒｏｗａｖｅ  Ａｃｃｅｓｓ）向けの端末や基地局、あるいは地上波デジタル放送局の送信装置に適用することができる。
以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限定されものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２０１１年３月３日に出願された日本出願特願２０１１−０４６５０２を基礎とする優先権を主張し、その開示の全てをここに取り込む。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）第１の負荷に主たる電力を供給するスイッチング増幅部と、前記第１の負荷にかかる出力電圧を入力信号に応じて補正する線形増幅部と、を備え、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する電源装置。
（付記２）入力信号に応じた出力電圧を生成する電源装置であって、前記入力信号と出力電圧とが線形関係となるように補正する線形増幅部と、前記線形増幅部の出力電流が流れる向きと大きさに基づいた制御信号を生成する制御信号生成部と、前記制御信号に基づいてスイッチング増幅された電流を出力するスイッチング増幅部と、を備え、前記線形増幅部と前記スイッチング増幅部とは並列に設けられ、前記線形増幅部の出力電流と前記スイッチング増幅部の出力電流とを加算して第１の負荷に出力し、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する電源装置。
（付記３）前記線形増幅部の出力電流が流れる向きと大きさは、前記線形増幅部の出力経路に直列に設けられた抵抗体による電位降下を検知することにより求められる、付記２に記載の電源装置。
（付記４）前記制御信号生成部は、少なくとも１つのヒステリシスコンパレータを有し、前記線形増幅部の出力電流が流れる向きと大きさに基づいた判定結果を前記制御信号として出力する、付記２または３に記載の電源装置。
（付記５）入力信号に応じた出力電圧を生成する電源装置であって、前記入力信号と出力電圧とが線形関係となるように補正する線形増幅部と、前記入力信号に応じた制御信号を生成する制御信号生成部と、前記制御信号に基づいてスイッチング増幅された電圧を出力するスイッチング増幅部と、を備え、前記線形増幅部と前記スイッチング増幅部とは直列に設けられ、前記線形増幅部の出力電圧と前記スイッチング増幅部の出力電圧とを加算して第１の負荷に出力し、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する電源装置。
（付記６）前記制御信号生成部は、デルタ変調、パルス幅変調、およびデルタシグマ変調のいずれかに基づく構成を有する、付記５に記載の電源装置。
（付記７）前記線形増幅部は、ボルテージフォロアもしくは負帰還増幅器であり、帰還信号を出力端子から得る、付記１〜６のいずれか１項に記載の電源装置。
（付記８）前記第２の負荷は、並列に接続された複数のブロックから構成され、前記線形増幅部の電源電圧を前記複数のブロックのそれぞれに対応した電圧に変換して接続する、付記１〜７のいずれか１項に記載の電源装置。
（付記９）振幅変調成分と位相変調成分を含む入力変調信号を増幅して出力する送信装置であって、付記１〜８のいずれか１項に記載の電源装置と、該電源装置の第１の負荷として接続された電力増幅器と、第２の負荷として接続された構成ブロックと、を有し、前記入力変調信号の振幅変調成分を前記電源装置の入力とし、前記電力増幅器は該電源装置の出力信号を電源として動作し前記入力変調信号を増幅して出力する送信装置。
（付記１０）振幅変調成分と位相変調成分を含む入力変調信号を増幅して出力する送信装置であって、付記１〜８のいずれか１項に記載の電源装置と、該電源装置の第１の負荷として接続された電力増幅器と、第２の負荷として接続された構成ブロックと、を有し、前記入力変調信号の振幅変調成分を前記電源装置の入力とし、前記電力増幅器は該電源装置の出力信号を電源として動作して前記入力変調信号の位相成分を増幅して出力する送信装置。
（付記１１）スイッチング増幅部と線形増幅部とを備える電源装置の制御方法であって、前記スイッチング増幅部において、第１の負荷に主たる電力を供給し、前記線形増幅部において、前記第１の負荷にかかる出力電圧を入力信号に応じて補正し、前記補正の際に前記線形増幅部に流れ込む電流を、前記線形増幅部の電源端子から第２の負荷に供給する制御方法。
【図１】
2012118217.tif 000003
【図２】
2012118217.tif 000004
【図３】
2012118217.tif 000005
【図４】
2012118217.tif 000006
【図５】
2012118217.tif 000007
【図６】
2012118217.tif 000008
【図７】
2012118217.tif 000009
【図８】
2012118217.tif 000010
【図９】
2012118217.tif 000011
【図１０】
2012118217.tif 000012
【図１１】
2012118217.tif 000013
【図１２】
2012118217.tif 000014
【図１３】
2012118217.tif 000015
【図１４】
2012118217.tif 000016
【図１５】
2012118217.tif 000017
【国際調査報告】
2012118217.tif 000018
2012118217.tif 000019
2012118217.tif 000020