(57)【要約】  半導体層と、半導体層にそれぞれ重なる複数の電極部と、各複数の電極部同士の間に配置されて半導体層に重なる絶縁膜とを備えた半導体装置を製造する。その製造方法には、絶縁膜により一部が覆われた酸化物半導体層を形成する工程と、酸化物半導体層及び絶縁膜を覆う導電性材料層を形成する工程と、フォトリソグラフィ及びプラズマドライエッチングにより、導電性材料層から複数の電極部を形成し、複数の電極部及び絶縁膜から酸化物半導体層の一部を露出させる工程と、複数の電極部及び絶縁膜から露出している酸化物半導体層の一部を除去することにより、半導体層を形成する工程とが含まれる。
2012117695.tif 000002
【特許請求の範囲】
【請求項１】
半導体層と、該半導体層にそれぞれ重なる複数の電極部と、該各複数の電極部同士の間に配置されて上記半導体層に重なる絶縁膜とを備えた半導体装置を製造する方法であって、
上記絶縁膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、
上記酸化物半導体層及び上記絶縁膜を覆うように導電性材料層を形成する第２工程と、
フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記複数の電極部を形成することにより、該複数の電極部及び上記絶縁膜から上記酸化物半導体層の一部を露出させる第３工程と、
上記複数の電極部及び上記絶縁膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
上記第３工程では、上記複数の電極部同士が対向する方向に直交する方向において、上記酸化物半導体層の幅が上記電極部の幅及び上記絶縁膜の幅よりも大きくなるように、上記複数の電極部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載された半導体装置の製造方法において、
上記複数の電極部は、ソース電極及びドレイン電極であり、
上記絶縁膜は、チャネル保護膜である
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３の何れか１つに記載された半導体装置の製造方法において、
上記酸化物半導体は、ＩＧＺＯである
ことを特徴とする半導体装置の製造方法。
【請求項５】
半導体層と、
上記半導体層にそれぞれ重なる複数の電極部と、
上記各複数の電極部同士の間に配置されて上記半導体層に重なる絶縁膜とを備えた半導体装置であって、
上記半導体層は、酸化物半導体によって形成され、当該半導体層の全体が上記複数の電極部及び上記絶縁膜に重なっている
ことを特徴とする半導体装置。
【請求項６】
請求項５に記載された半導体装置において、
上記複数の電極部は、ソース電極及びドレイン電極であり、
上記絶縁膜は、チャネル保護膜である
ことを特徴とする半導体装置。
【請求項７】
請求項５又は６に記載された半導体装置において、
上記酸化物半導体は、ＩＧＺＯである
ことを特徴とする半導体装置。
【請求項８】
第１基板と、
上記第１基板に対向して配置された第２基板とを備えた表示装置であって、
上記第１基板は、半導体層と、該半導体層にそれぞれ重なる複数の電極部と、該各複数の電極部同士の間に配置されて上記半導体層に重なる絶縁膜とを有し、
上記半導体層は、酸化物半導体によって形成され、当該半導体層の全体が上記複数の電極部及び上記絶縁膜に重なっている
ことを特徴とする表示装置。
【請求項９】
請求項８に記載された表示装置において、
上記第１基板は、複数の画素毎に薄膜トランジスタがそれぞれ設けられたアクティブマトリクス基板であり、
上記半導体層は、上記薄膜トランジスタを構成している
ことを特徴とする表示装置。
【請求項１０】
請求項８又は９に記載された表示装置において、
上記複数の電極部は、ソース電極及びドレイン電極であり、
上記絶縁膜は、チャネル保護膜である
ことを特徴とする表示装置。
【請求項１１】
請求項８乃至１０の何れか１つ記載された表示装置において、
上記酸化物半導体は、ＩＧＺＯである
ことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法並びに表示装置に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置及び有機ＥＬ表示装置等の薄型の表示装置について、開発が急速に進められている。これら薄型の表示装置は、表示品位を高めるために、複数の画素毎に当該画素を駆動するためのスッチング素子が配置されたアクティブマトリクス基板を有することが多い。【０００３】
表示装置は、上記アクティブマトリクス基板と、当該基板に対向して配置されると共に枠状のシール部材を介して貼り合わされた対向基板とを有している。表示装置には、シール部材の内側に表示領域が形成される一方、当該表示領域の周囲外側に非表示領域が形成されている。【０００４】
アクティブマトリクス基板の表示領域となる領域には、複数の画素毎にスイッチング素子としての例えばＴＦＴ（薄膜トランジスタ）が形成されている。上記ＴＦＴの半導体層には、通常、ａ−Ｓｉ（アモルファスシリコン）等によって形成されていたが、近年、このａ−Ｓｉに代わってＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体により上記半導体層を形成することが試みられている。【０００５】
このような酸化物半導体は、イオン性の高い結合で構成されており、結晶及び非晶質間における電子の移動度の差が小さい。したがって、非晶質状態でも比較的高い電子移動度が得られる。【０００６】
ここで、特許文献１には、ボトムゲート型のＴＦＴが開示されている。拡大平面図である図２５に示すように、ＴＦＴ１００は、基板上に形成されたゲート電極１０１と、ゲート絶縁膜を介してゲート電極１０１を覆うように形成された半導体層１０２と、半導体層１０２の一端部に重なるソース電極１０３と、半導体層１０２の他端部に重なるドレイン電極１０４とを有している。上記ゲート電極１０１、半導体層１０２、ソース電極１０３及びドレイン電極１０４は、それぞれフォトリソグラフィ及びエッチングによって所定の形状に形成される。【０００７】
ところが、ソース電極１０３及びドレイン電極１０４は、フォトリソグラフィの際に位置ずれして半導体層１０２上からはみ出して形成されると、その半導体層１０２と重なり合う面積が減少するため、ＴＦＴ１００のＷ長が小さくなってしまう。【０００８】
そこで、ソース電極１０３及びドレイン電極１０４が多少位置ずれして形成されたとしても、Ｗ長を一定に維持するために、通常、半導体層１０２のＷ長方向（図２５で上下方向）の幅Ａが、ソース電極１０３及びドレイン電極１０４の上記Ｗ長方向の幅Ｂよりも大きくなっている。【０００９】
すなわち、半導体層１０２は、ソース電極１０３及びドレイン電極１０４との重ね合わせマージンとして、（幅Ａ−幅Ｂ）の大きさだけ、当該ソース電極１０３及びドレイン電極１０４よりも幅広に形成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２６７９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、ソース電極及びドレイン電極等の電極部をプラズマドライエッチングによって形成する場合には、酸化物半導体からなる半導体層のうち上記電極部から露出している部分が、当該プラズマの還元作用によって導電性を有するように変質してしまう。【００１２】
その結果、互いに電気的に絶縁されるべき複数の上記電極部が半導体層の変質部分を介して互いに導通し、例えば図２５に矢印Ｃで示すように、当該変質部分にリーク電流が生ずる虞がある。【００１３】
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、リーク電流の発生を大幅に抑制することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体層と、該半導体層にそれぞれ重なる複数の電極部と、該各複数の電極部同士の間に配置されて上記半導体層に重なる絶縁膜とを備えた半導体装置を製造する方法を対象としている。【００１５】
そして、上記絶縁膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、上記酸化物半導体層及び上記絶縁膜を覆うように導電性材料層を形成する第２工程と、フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記複数の電極部を形成することにより、該複数の電極部及び上記絶縁膜から上記酸化物半導体層の一部を露出させる第３工程と、上記複数の電極部及び上記絶縁膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する。
【発明の効果】
【００１６】
本発明によれば、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、その半導体層を電極部及び絶縁膜から露出しないように当該電極部及び絶縁膜に重ねたので、還元作用により酸化物半導体層から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本実施形態１におけるＴＦＴを拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面図である。
【図３】図３は、図１におけるIII−III線断面図である。
【図４】図４は、基板上に形成されたゲート電極を示す平面図である。
【図５】図５は、図４におけるV−V線断面図である。
【図６】図６は、図４におけるVI−VI線断面図である。
【図７】図７は、基板上に形成された酸化物半導体層及びチャネル保護膜を示す平面図である。
【図８】図８は、図７におけるVIII−VIII線断面図である。
【図９】図９は、図７におけるIX−IX線断面図である。
【図１０】図１０は、基板上に形成された所定形状の酸化物半導体層を示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面図である。
【図１２】図１２は、図１０におけるXII−XII線断面図である。
【図１３】図１３は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図１４】図１４は、図１３におけるXIV−XIV線断面図である。
【図１５】図１５は、図１３におけるXV−XV線断面図である。
【図１６】図１６は、本実施形態１における液晶表示装置の概略構成を示す断面図である。
【図１７】図１７は、プラズマ処理の前後における酸化物半導体のシート抵抗値を示すグラフである。
【図１８】図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。
【図１９】図１９は、本実施形態２におけるＴＦＴを拡大して示す平面図である。
【図２０】図２０は、図１９におけるXX−XX線断面図である。
【図２１】図２１は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図２２】図２２は、本実施形態３におけるＴＦＴを拡大して示す平面図である。
【図２３】図２３は、図２２におけるXXIII−XXIII線断面図である。
【図２４】図２４は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図２５】図２５は、従来のボトムゲート型のＴＦＴの構成を拡大して示す平面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００１９】
《発明の実施形態１》
図１〜図１８は、本発明の実施形態１を示している。
【００２０】
図１は、本実施形態１におけるＴＦＴ１０を拡大して示す平面図である。図２は、図１におけるII−II線断面図である。図３は、図１におけるIII−III線断面図である。図１６は、本実施形態１における液晶表示装置１の概略構成を示す断面図である。
【００２１】
本実施形態では、半導体装置の一例としてＴＦＴ（薄膜トランジスタ）１０について説明する。また、表示装置の一例として、複数の上記ＴＦＴを有する液晶表示装置１について説明する。
【００２２】
液晶表示装置１は、図１６に示すように、液晶表示パネル１１と、この液晶表示パネル１１の背面側に配置された光源であるバックライトユニット１２と、これらを収容するケーシング（不図示）とを備えている。すなわち、液晶表示装置１は、少なくともバックライトユニット１２の光を選択的に透過させて透過表示を行うように構成されている。
【００２３】
液晶表示パネル１１は、図１６に示すように、第１基板であるＴＦＴ基板１３と、ＴＦＴ基板１３に対向して配置された第２基板である対向基板１４とを有している。ＴＦＴ基板１３と対向基板１４との間には、液晶層１５がシール部材１６によって封入されている。
【００２４】
液晶表示パネル１１は、表示領域（図示省略）と、その周囲に設けられた額縁状の非表示領域（図示省略）とを有している。表示領域には、マトリクス状に配置された複数の画素が形成されている。ここで、画素とは、表示を制御するための最小単位である。
【００２５】
ＴＦＴ基板１３は、アクティブマトリクス基板によって構成されている。ＴＦＴ基板１３は、図１〜図３に示すように、透明基板としてのガラス基板２１を有している。ガラス基板２１上には、互いに並行して延びる複数のゲート配線２２と、ゲート配線２２に交差して延びる複数のソース配線２３とが形成されている。
【００２６】
すなわち、複数のゲート配線２２及び複数のソース配線２３は、全体として格子状に形成され、ゲート配線２２及びソース配線２３に矩形状に囲まれた領域に画素がそれぞれ形成されている。ゲート配線２２及びソース配線２３は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００２７】
各画素には、ゲート配線２２及びソース配線２３の交差部分近傍にＴＦＴ１０がそれぞれ設けられている。ＴＦＴ１０は、ソース配線２３から分岐して形成された電極部であるソース電極２５と、ゲート配線２２から分岐して形成されたゲート電極２６と、ゲート電極２６にゲート絶縁膜２７を介して対向する半導体層２８と、ソース電極２５と所定の間隔で配置された電極部であるドレイン電極２９とを有している。
【００２８】
図２及び図３に示すように、ゲート電極２６及びゲート配線２２は、ゲート絶縁膜２７によって覆われている。ゲート絶縁膜２７は、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。ゲート絶縁膜２７の表面には、上記半導体層２８が例えば矩形島状に形成されている。半導体層２８は、例えばＩＧＺＯ等の酸化物半導体によって形成されている。
【００２９】
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。また、半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００３０】
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜３１によって覆われている。層間絶縁膜３１は、例えばＳｉＮｘ等によって形成されている。
【００３１】
各画素には、上記ドレイン電極２９に接続された画素電極（図示省略）がそれぞれ配置されている。画素電極は、上記層間絶縁膜３１の表面に形成され、例えばＩＴＯ等の透明導電性膜によって構成されている。一方、対向基板１４には、上記複数の画素電極に共通して設けられた共通電極（図示省略）が形成されている。共通電極も、画素電極と同様に例えばＩＴＯ等の透明導電性膜によって形成されている。
【００３２】
そして、図１及び図３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００３３】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００３４】
液晶表示装置１は、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００３５】
以下に、図４〜図１５を参照してＴＦＴ１０の製造方法について詳述する。
【００３６】
図４は、基板上に形成されたゲート電極２６を示す平面図である。図５は、図４におけるV−V線断面図である。図６は、図４におけるVI−VI線断面図である。
【００３７】
まず、図４〜図６に示すように、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
【００３８】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【００３９】
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００４０】
次に、図７〜図１２に示すように、チャネル保護膜３０によって一部が覆われた酸化物半導体層３２，３３を形成する。ここで、図７は、基板上に形成された酸化物半導体層３３及びチャネル保護膜３０を示す平面図である。図８は、図７におけるVIII−VIII線断面図である。図９は、図７におけるIX−IX線断面図である。
【００４１】
また、図１０は、基板上に形成された所定形状の酸化物半導体層３２を示す平面図である。図１１は、図１０におけるXI−XI線断面図である。図１２は、図１０におけるXII−XII線断面図である。
【００４２】
第１工程では、まず、図７〜図９に示すように、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層３３を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、酸化物半導体層３３の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
【００４３】
その後、図１０〜図１２に示すように、酸化物半導体層３３にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００４４】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００４５】
その後、第３工程では、図１３〜図１５に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００４６】
ここで、図１３は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。図１４は、図１３におけるXIV−XIV線断面図である。図１５は、図１３におけるXV−XV線断面図である。
【００４７】
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図１３における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
【００４８】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００４９】
図１７は、プラズマ処理の前後における酸化物半導体であるＩＧＺＯのシート抵抗値を示すグラフである。図１７に示すように、プラズマ処理される前のＩＧＺＯのシート抵抗値は、１×１０１０Ω／□以上であって比較的大きくなっているが、Ｂ、ＣＦ４、Ｃｌ２、及びＨ２の各プラズマ処理を行った後には、シート抵抗値が１×１０５Ω／□以下となって大幅に小さくなる。
【００５０】
次に、第４工程では、図１〜図３に示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００５１】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００５２】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
【００５３】
−実施形態１の効果−
図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。比較例は、酸化物半導体層３２における上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からの露出部分を除去せずにそのまま残したＴＦＴの特性を示す。一方、実施例は、本実施形態１で説明したように、上記酸化物半導体層３２の露出部分を除去したＴＦＴ１０の特性を示している。
【００５４】
図１８に示すように、比較例では、ＴＦＴのオン及びオフに拘わらず一定の電流が流れており、ソース電極とドレイン電極との間でリーク電流が発生していることが分かる。一方、実施例ではＴＦＴ１０のオフ状態で電流が非常に小さくなっていることが分かる。
【００５５】
このように、本実施形態１によると、ボトムゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【００５６】
《発明の実施形態２》
図１９〜図２１は、本発明の実施形態２を示している。
【００５７】
図１９は、本実施形態２におけるＴＦＴ１０を拡大して示す平面図である。図２０は、図１９におけるXX−XX線断面図である。図２１は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。尚、以降の各実施形態では、図１〜図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００５８】
上記実施形態１のＴＦＴ１０は、ソース電極２５とドレイン電極２９とが或る直線方向に一列に配置されていたのに対し、本実施形態２のＴＦＴ１０は、ソース電極２５がＵ字状に形成されている点で相違する。
【００５９】
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図１９に示すように、本実施形態におけるゲート電極２６は、直線状に延びるゲート配線２２の一部によって構成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００６０】
半導体層２８は、ゲート配線２２及びゲート電極２６を覆うゲート絶縁膜２７の表面に例えば矩形島状に形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００６１】
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。ソース電極２５は、ソース配線２３から分岐すると共にその先端部分が２つに枝分かれしたＵ字状に形成されている。一方、ドレイン電極２９は、直線状に形成されると共に、ソース電極２５のＵ字状部分の内側に配置されている。
【００６２】
半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００６３】
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
【００６４】
そして、図１９及び図２０に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１９に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００６５】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００６６】
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００６７】
ＴＦＴ１０を製造する場合には、上記実施形態１と同様に、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
【００６８】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【００６９】
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００７０】
次に、チャネル保護膜３０によって一部が覆われた所定形状の酸化物半導体層３２を形成する。第１工程では、まず、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
【００７１】
その後、図２１に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００７２】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００７３】
その後、第３工程では、図２１に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、Ｕ字状のソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００７４】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００７５】
次に、第４工程では、図１９及び図２０に示すように、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００７６】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００７７】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
【００７８】
−実施形態２の効果−
したがって、この実施形態２によれば、ソース電極２５がＵ字状であるＴＦＴ１０の半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。しかも、ソース電極２５をＵ字状に形成したので、半導体層２８のＷ長を増大させることができる。
【００７９】
《発明の実施形態３》
図２２〜図２４は、本発明の実施形態３を示している。
【００８０】
図２２は、本実施形態３におけるＴＦＴ１０を拡大して示す平面図である。図２３は、図２２におけるXXIII−XXIII線断面図である。図２４は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。
【００８１】
上記実施形態１のＴＦＴ１０はボトムゲート型であったのに対し、本実施形態３のＴＦＴ１０はトップゲート型である点で相違する。
【００８２】
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図２２及び図２３に示すように、半導体層２８は、ガラス基板２１の表面に例えば矩形島状に形成されている。半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００８３】
半導体層２８上には、この半導体層２８にそれぞれ重なるようにソース電極２５及びドレイン電極２９が形成されている。このソース電極２５及びドレイン電極２９の間に上記チャネル保護膜３０が配置されている。
【００８４】
そして、図２２及び図２３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００８５】
そして、チャネル保護膜３０、ソース電極２５及びドレイン電極２９を覆うように、ゲート絶縁膜２７が形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００８６】
ゲート絶縁膜２７の表面には、ゲート電極２６及びゲート配線２２が形成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。そうして、これらのゲート電極２６、チャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
【００８７】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００８８】
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００８９】
ＴＦＴ１０を製造する場合には、第１工程において、チャネル保護膜３０によって一部が覆われた島状の酸化物半導体層３２を形成する。すなわち、まず、透明基板であるガラス基板２１の全体に、例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート配線２２が形成される領域の中央部に配置する。
【００９０】
その後、図２４に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部に配置されるように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００９１】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００９２】
その後、第３工程では、図２４に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００９３】
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図２４における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
【００９４】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００９５】
次に、第４工程では、図２２にも示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００９６】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００９７】
続いて、上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００９８】
次に、ゲート絶縁膜２７の表面に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、図２２及び図２３に示すように、ゲート配線２２及びゲート電極２６を形成する。ゲート電極２６は、半導体層２８を跨ぐように形成する。
【００９９】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【０１００】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜（図示省略）を形成する。こうして、ＴＦＴ１０を製造する。
【０１０１】
−実施形態３の効果−
したがって、この実施形態３によれば、トップゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【０１０２】
《その他の実施形態》
上記実施形態では、基板上に一様に形成した酸化物半導体層３３から所定形状の酸化物半導体層３２を形成し、次いで、ソース電極２５及びドレイン電極２９等を形成した後に酸化物半導体層３２の一部を除去する例について説明した。しかし、本発明はこれに限らず、基板上に一様に形成した酸化物半導体層３３上にソース電極２５及びドレイン電極２９等を形成した後に、当該ソース電極２５等をマスクとして酸化物半導体層３３をエッチング除去することによって、半導体層２８を形成するようにしてもよい。このようにすれば、酸化物半導体層３３から直接に半導体層２８を形成できるため、工程数を大幅に低減することが可能になる。
【０１０３】
また、上記実施形態では、半導体装置の例としてＴＦＴについて説明したが、本発明はこれに限らず、上記酸化物半導体からなる半導体層２８を有する例えばＴＦＤ（薄膜ダイオード）等の他の半導体装置についても同様に適用できる。
【０１０４】
また、上記実施形態では、表示装置の例として液晶表示装置について説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他の表示装置についても同様に適用することができる。
【０１０５】
また、本発明は上記実施形態１〜３に限定されるものでなく、本発明には、これらの実施形態１〜３を適宜組み合わせた構成が含まれる。
【産業上の利用可能性】
【０１０６】
以上説明したように、本発明は、半導体装置及びその製造方法並びに表示装置について有用である。
【符号の説明】
【０１０７】
１      液晶表示装置 
１０      ＴＦＴ 
１１      液晶表示パネル 
１３      ＴＦＴ基板 
１６      シール部材 
２１      ガラス基板 
２２      ゲート配線 
２３      ソース配線 
２５      ソース電極（電極部） 
２６      ゲート電極 
２７      ゲート絶縁膜 
２８      半導体層 
２９      ドレイン電極（電極部） 
３０      チャネル保護膜（絶縁膜） 
３１      層間絶縁膜 
３２，３３      酸化物半導体層 
【図１】
2012117695.tif 000003
【図２】
2012117695.tif 000004
【図３】
2012117695.tif 000005
【図４】
2012117695.tif 000006
【図５】
2012117695.tif 000007
【図６】
2012117695.tif 000008
【図７】
2012117695.tif 000009
【図８】
2012117695.tif 000010
【図９】
2012117695.tif 000011
【図１０】
2012117695.tif 000012
【図１１】
2012117695.tif 000013
【図１２】
2012117695.tif 000014
【図１３】
2012117695.tif 000015
【図１４】
2012117695.tif 000016
【図１５】
2012117695.tif 000017
【図１６】
2012117695.tif 000018
【図１７】
2012117695.tif 000019
【図１８】
2012117695.tif 000020
【図１９】
2012117695.tif 000021
【図２０】
2012117695.tif 000022
【図２１】
2012117695.tif 000023
【図２２】
2012117695.tif 000024
【図２３】
2012117695.tif 000025
【図２４】
2012117695.tif 000026
【図２５】
2012117695.tif 000027
【手続補正書】
【提出日】平成25年5月14日(2013.5.14)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置及び有機ＥＬ表示装置等の薄型の表示装置について、開発が急速に進められている。これら薄型の表示装置は、表示品位を高めるために、複数の画素毎に当該画素を駆動するためのスッチング素子が配置されたアクティブマトリクス基板を有することが多い。
【０００３】
表示装置は、上記アクティブマトリクス基板と、当該基板に対向して配置されると共に枠状のシール部材を介して貼り合わされた対向基板とを有している。表示装置には、シール部材の内側に表示領域が形成される一方、当該表示領域の周囲外側に非表示領域が形成されている。
【０００４】
アクティブマトリクス基板の表示領域となる領域には、複数の画素毎にスイッチング素子としての例えばＴＦＴ（薄膜トランジスタ）が形成されている。上記ＴＦＴの半導体層には、通常、ａ−Ｓｉ（アモルファスシリコン）等によって形成されていたが、近年、このａ−Ｓｉに代わってＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体により上記半導体層を形成することが試みられている。
【０００５】
このような酸化物半導体は、イオン性の高い結合で構成されており、結晶及び非晶質間における電子の移動度の差が小さい。したがって、非晶質状態でも比較的高い電子移動度が得られる。
【０００６】
ここで、特許文献１には、ボトムゲート型のＴＦＴが開示されている。拡大平面図である図２５に示すように、ＴＦＴ１００は、基板上に形成されたゲート電極１０１と、ゲート絶縁膜を介してゲート電極１０１を覆うように形成された半導体層１０２と、半導体層１０２の一端部に重なるソース電極１０３と、半導体層１０２の他端部に重なるドレイン電極１０４とを有している。上記ゲート電極１０１、半導体層１０２、ソース電極１０３及びドレイン電極１０４は、それぞれフォトリソグラフィ及びエッチングによって所定の形状に形成される。
【０００７】
ところが、ソース電極１０３及びドレイン電極１０４は、フォトリソグラフィの際に位置ずれして半導体層１０２上からはみ出して形成されると、その半導体層１０２と重なり合う面積が減少するため、ＴＦＴ１００のＷ長が小さくなってしまう。
【０００８】
そこで、ソース電極１０３及びドレイン電極１０４が多少位置ずれして形成されたとしても、Ｗ長を一定に維持するために、通常、半導体層１０２のＷ長方向（図２５で上下方向）の幅Ａが、ソース電極１０３及びドレイン電極１０４の上記Ｗ長方向の幅Ｂよりも大きくなっている。
【０００９】
すなわち、半導体層１０２は、ソース電極１０３及びドレイン電極１０４との重ね合わせマージンとして、（幅Ａ−幅Ｂ）の大きさだけ、当該ソース電極１０３及びドレイン電極１０４よりも幅広に形成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２６７９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、ソース電極及びドレイン電極等の電極部をプラズマドライエッチングによって形成する場合には、酸化物半導体からなる半導体層のうち上記電極部から露出している部分が、当該プラズマの還元作用によって導電性を有するように変質してしまう。
【００１２】
その結果、互いに電気的に絶縁されるべき複数の上記電極部が半導体層の変質部分を介して互いに導通し、例えば図２５に矢印Ｃで示すように、当該変質部分にリーク電流が生ずる虞がある。
【００１３】
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、リーク電流の発生を大幅に抑制することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体層と、該半導体層にそれぞれ重なる複数の電極部と、該各複数の電極部同士の間に配置されて上記半導体層に重なる絶縁膜とを備えた半導体装置を製造する方法を対象としている。
【００１５】
そして、上記絶縁膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、上記酸化物半導体層及び上記絶縁膜を覆うように導電性材料層を形成する第２工程と、フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記複数の電極部を形成することにより、該複数の電極部及び上記絶縁膜から上記酸化物半導体層の一部を露出させる第３工程と、上記複数の電極部及び上記絶縁膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する。
【発明の効果】
【００１６】
本発明によれば、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、その半導体層を電極部及び絶縁膜から露出しないように当該電極部及び絶縁膜に重ねたので、還元作用により酸化物半導体層から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本実施形態１におけるＴＦＴを拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面図である。
【図３】図３は、図１におけるIII−III線断面図である。
【図４】図４は、基板上に形成されたゲート電極を示す平面図である。
【図５】図５は、図４におけるV−V線断面図である。
【図６】図６は、図４におけるVI−VI線断面図である。
【図７】図７は、基板上に形成された酸化物半導体層及びチャネル保護膜を示す平面図である。
【図８】図８は、図７におけるVIII−VIII線断面図である。
【図９】図９は、図７におけるIX−IX線断面図である。
【図１０】図１０は、基板上に形成された所定形状の酸化物半導体層を示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面図である。
【図１２】図１２は、図１０におけるXII−XII線断面図である。
【図１３】図１３は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図１４】図１４は、図１３におけるXIV−XIV線断面図である。
【図１５】図１５は、図１３におけるXV−XV線断面図である。
【図１６】図１６は、本実施形態１における液晶表示装置の概略構成を示す断面図である。
【図１７】図１７は、プラズマ処理の前後における酸化物半導体のシート抵抗値を示すグラフである。
【図１８】図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。
【図１９】図１９は、本実施形態２におけるＴＦＴを拡大して示す平面図である。
【図２０】図２０は、図１９におけるXX−XX線断面図である。
【図２１】図２１は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図２２】図２２は、本実施形態３におけるＴＦＴを拡大して示す平面図である。
【図２３】図２３は、図２２におけるXXIII−XXIII線断面図である。
【図２４】図２４は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図２５】図２５は、従来のボトムゲート型のＴＦＴの構成を拡大して示す平面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００１９】
《発明の実施形態１》
図１〜図１８は、本発明の実施形態１を示している。
【００２０】
図１は、本実施形態１におけるＴＦＴ１０を拡大して示す平面図である。図２は、図１におけるII−II線断面図である。図３は、図１におけるIII−III線断面図である。図１６は、本実施形態１における液晶表示装置１の概略構成を示す断面図である。
【００２１】
本実施形態では、半導体装置の一例としてＴＦＴ（薄膜トランジスタ）１０について説明する。また、表示装置の一例として、複数の上記ＴＦＴを有する液晶表示装置１について説明する。
【００２２】
液晶表示装置１は、図１６に示すように、液晶表示パネル１１と、この液晶表示パネル１１の背面側に配置された光源であるバックライトユニット１２と、これらを収容するケーシング（不図示）とを備えている。すなわち、液晶表示装置１は、少なくともバックライトユニット１２の光を選択的に透過させて透過表示を行うように構成されている。
【００２３】
液晶表示パネル１１は、図１６に示すように、第１基板であるＴＦＴ基板１３と、ＴＦＴ基板１３に対向して配置された第２基板である対向基板１４とを有している。ＴＦＴ基板１３と対向基板１４との間には、液晶層１５がシール部材１６によって封入されている。
【００２４】
液晶表示パネル１１は、表示領域（図示省略）と、その周囲に設けられた額縁状の非表示領域（図示省略）とを有している。表示領域には、マトリクス状に配置された複数の画素が形成されている。ここで、画素とは、表示を制御するための最小単位である。
【００２５】
ＴＦＴ基板１３は、アクティブマトリクス基板によって構成されている。ＴＦＴ基板１３は、図１〜図３に示すように、透明基板としてのガラス基板２１を有している。ガラス基板２１上には、互いに並行して延びる複数のゲート配線２２と、ゲート配線２２に交差して延びる複数のソース配線２３とが形成されている。
【００２６】
すなわち、複数のゲート配線２２及び複数のソース配線２３は、全体として格子状に形成され、ゲート配線２２及びソース配線２３に矩形状に囲まれた領域に画素がそれぞれ形成されている。ゲート配線２２及びソース配線２３は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００２７】
各画素には、ゲート配線２２及びソース配線２３の交差部分近傍にＴＦＴ１０がそれぞれ設けられている。ＴＦＴ１０は、ソース配線２３から分岐して形成された電極部であるソース電極２５と、ゲート配線２２から分岐して形成されたゲート電極２６と、ゲート電極２６にゲート絶縁膜２７を介して対向する半導体層２８と、ソース電極２５と所定の間隔で配置された電極部であるドレイン電極２９とを有している。
【００２８】
図２及び図３に示すように、ゲート電極２６及びゲート配線２２は、ゲート絶縁膜２７によって覆われている。ゲート絶縁膜２７は、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。ゲート絶縁膜２７の表面には、上記半導体層２８が例えば矩形島状に形成されている。半導体層２８は、例えばＩＧＺＯ等の酸化物半導体によって形成されている。
【００２９】
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。また、半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００３０】
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜３１によって覆われている。層間絶縁膜３１は、例えばＳｉＮｘ等によって形成されている。
【００３１】
各画素には、上記ドレイン電極２９に接続された画素電極（図示省略）がそれぞれ配置されている。画素電極は、上記層間絶縁膜３１の表面に形成され、例えばＩＴＯ等の透明導電性膜によって構成されている。一方、対向基板１４には、上記複数の画素電極に共通して設けられた共通電極（図示省略）が形成されている。共通電極も、画素電極と同様に例えばＩＴＯ等の透明導電性膜によって形成されている。
【００３２】
そして、図１及び図３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００３３】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００３４】
液晶表示装置１は、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００３５】
以下に、図４〜図１５を参照してＴＦＴ１０の製造方法について詳述する。
【００３６】
図４は、基板上に形成されたゲート電極２６を示す平面図である。図５は、図４におけるV−V線断面図である。図６は、図４におけるVI−VI線断面図である。
【００３７】
まず、図４〜図６に示すように、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
【００３８】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【００３９】
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００４０】
次に、図７〜図１２に示すように、チャネル保護膜３０によって一部が覆われた酸化物半導体層３２，３３を形成する。ここで、図７は、基板上に形成された酸化物半導体層３３及びチャネル保護膜３０を示す平面図である。図８は、図７におけるVIII−VIII線断面図である。図９は、図７におけるIX−IX線断面図である。
【００４１】
また、図１０は、基板上に形成された所定形状の酸化物半導体層３２を示す平面図である。図１１は、図１０におけるXI−XI線断面図である。図１２は、図１０におけるXII−XII線断面図である。
【００４２】
第１工程では、まず、図７〜図９に示すように、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層３３を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、酸化物半導体層３３の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
【００４３】
その後、図１０〜図１２に示すように、酸化物半導体層３３にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００４４】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００４５】
その後、第３工程では、図１３〜図１５に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００４６】
ここで、図１３は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。図１４は、図１３におけるXIV−XIV線断面図である。図１５は、図１３におけるXV−XV線断面図である。
【００４７】
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図１３における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
【００４８】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００４９】
図１７は、プラズマ処理の前後における酸化物半導体であるＩＧＺＯのシート抵抗値を示すグラフである。図１７に示すように、プラズマ処理される前のＩＧＺＯのシート抵抗値は、１×１０１０Ω／□以上であって比較的大きくなっているが、Ｂ、ＣＦ４、Ｃｌ２、及びＨ２の各プラズマ処理を行った後には、シート抵抗値が１×１０５Ω／□以下となって大幅に小さくなる。
【００５０】
次に、第４工程では、図１〜図３に示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００５１】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００５２】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
【００５３】
−実施形態１の効果−
図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。比較例は、酸化物半導体層３２における上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からの露出部分を除去せずにそのまま残したＴＦＴの特性を示す。一方、実施例は、本実施形態１で説明したように、上記酸化物半導体層３２の露出部分を除去したＴＦＴ１０の特性を示している。
【００５４】
図１８に示すように、比較例では、ＴＦＴのオン及びオフに拘わらず一定の電流が流れており、ソース電極とドレイン電極との間でリーク電流が発生していることが分かる。一方、実施例ではＴＦＴ１０のオフ状態で電流が非常に小さくなっていることが分かる。
【００５５】
このように、本実施形態１によると、ボトムゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【００５６】
《発明の実施形態２》
図１９〜図２１は、本発明の実施形態２を示している。
【００５７】
図１９は、本実施形態２におけるＴＦＴ１０を拡大して示す平面図である。図２０は、図１９におけるXX−XX線断面図である。図２１は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。尚、以降の各実施形態では、図１〜図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００５８】
上記実施形態１のＴＦＴ１０は、ソース電極２５とドレイン電極２９とが或る直線方向に一列に配置されていたのに対し、本実施形態２のＴＦＴ１０は、ソース電極２５がＵ字状に形成されている点で相違する。
【００５９】
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図１９に示すように、本実施形態におけるゲート電極２６は、直線状に延びるゲート配線２２の一部によって構成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００６０】
半導体層２８は、ゲート配線２２及びゲート電極２６を覆うゲート絶縁膜２７の表面に例えば矩形島状に形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００６１】
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。ソース電極２５は、ソース配線２３から分岐すると共にその先端部分が２つに枝分かれしたＵ字状に形成されている。一方、ドレイン電極２９は、直線状に形成されると共に、ソース電極２５のＵ字状部分の内側に配置されている。
【００６２】
半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００６３】
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
【００６４】
そして、図１９及び図２０に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１９に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００６５】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００６６】
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００６７】
ＴＦＴ１０を製造する場合には、上記実施形態１と同様に、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
【００６８】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【００６９】
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００７０】
次に、チャネル保護膜３０によって一部が覆われた所定形状の酸化物半導体層３２を形成する。第１工程では、まず、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
【００７１】
その後、図２１に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００７２】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００７３】
その後、第３工程では、図２１に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、Ｕ字状のソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００７４】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００７５】
次に、第４工程では、図１９及び図２０に示すように、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００７６】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００７７】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
【００７８】
−実施形態２の効果−
したがって、この実施形態２によれば、ソース電極２５がＵ字状であるＴＦＴ１０の半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。しかも、ソース電極２５をＵ字状に形成したので、半導体層２８のＷ長を増大させることができる。
【００７９】
《発明の実施形態３》
図２２〜図２４は、本発明の実施形態３を示している。
【００８０】
図２２は、本実施形態３におけるＴＦＴ１０を拡大して示す平面図である。図２３は、図２２におけるXXIII−XXIII線断面図である。図２４は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。
【００８１】
上記実施形態１のＴＦＴ１０はボトムゲート型であったのに対し、本実施形態３のＴＦＴ１０はトップゲート型である点で相違する。
【００８２】
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図２２及び図２３に示すように、半導体層２８は、ガラス基板２１の表面に例えば矩形島状に形成されている。半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００８３】
半導体層２８上には、この半導体層２８にそれぞれ重なるようにソース電極２５及びドレイン電極２９が形成されている。このソース電極２５及びドレイン電極２９の間に上記チャネル保護膜３０が配置されている。
【００８４】
そして、図２２及び図２３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００８５】
そして、チャネル保護膜３０、ソース電極２５及びドレイン電極２９を覆うように、ゲート絶縁膜２７が形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００８６】
ゲート絶縁膜２７の表面には、ゲート電極２６及びゲート配線２２が形成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。そうして、これらのゲート電極２６、チャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
【００８７】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００８８】
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００８９】
ＴＦＴ１０を製造する場合には、第１工程において、チャネル保護膜３０によって一部が覆われた島状の酸化物半導体層３２を形成する。すなわち、まず、透明基板であるガラス基板２１の全体に、例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート配線２２が形成される領域の中央部に配置する。
【００９０】
その後、図２４に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部に配置されるように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００９１】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００９２】
その後、第３工程では、図２４に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００９３】
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図２４における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
【００９４】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００９５】
次に、第４工程では、図２２にも示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００９６】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００９７】
続いて、上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００９８】
次に、ゲート絶縁膜２７の表面に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、図２２及び図２３に示すように、ゲート配線２２及びゲート電極２６を形成する。ゲート電極２６は、半導体層２８を跨ぐように形成する。
【００９９】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【０１００】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜（図示省略）を形成する。こうして、ＴＦＴ１０を製造する。
【０１０１】
−実施形態３の効果−
したがって、この実施形態３によれば、トップゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【０１０２】
《その他の実施形態》
上記実施形態では、基板上に一様に形成した酸化物半導体層３３から所定形状の酸化物半導体層３２を形成し、次いで、ソース電極２５及びドレイン電極２９等を形成した後に酸化物半導体層３２の一部を除去する例について説明した。しかし、本発明はこれに限らず、基板上に一様に形成した酸化物半導体層３３上にソース電極２５及びドレイン電極２９等を形成した後に、当該ソース電極２５等をマスクとして酸化物半導体層３３をエッチング除去することによって、半導体層２８を形成するようにしてもよい。このようにすれば、酸化物半導体層３３から直接に半導体層２８を形成できるため、工程数を大幅に低減することが可能になる。
【０１０３】
また、上記実施形態では、半導体装置の例としてＴＦＴについて説明したが、本発明はこれに限らず、上記酸化物半導体からなる半導体層２８を有する例えばＴＦＤ（薄膜ダイオード）等の他の半導体装置についても同様に適用できる。
【０１０４】
また、上記実施形態では、表示装置の例として液晶表示装置について説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他の表示装置についても同様に適用することができる。
【０１０５】
また、本発明は上記実施形態１〜３に限定されるものでなく、本発明には、これらの実施形態１〜３を適宜組み合わせた構成が含まれる。
【産業上の利用可能性】
【０１０６】
以上説明したように、本発明は、半導体装置の製造方法について有用である。
【符号の説明】
【０１０７】
１      液晶表示装置 
１０      ＴＦＴ 
１１      液晶表示パネル 
１３      ＴＦＴ基板 
１６      シール部材 
２１      ガラス基板 
２２      ゲート配線 
２３      ソース配線 
２５      ソース電極（電極部） 
２６      ゲート電極 
２７      ゲート絶縁膜 
２８      半導体層 
２９      ドレイン電極（電極部） 
３０      チャネル保護膜（絶縁膜） 
３１      層間絶縁膜 
３２，３３      酸化物半導体層  
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層と、該半導体層にそれぞれ重なる複数の電極部と、該各複数の電極部同士の間に配置されて上記半導体層に重なる絶縁膜とを備えた半導体装置を製造する方法であって、
上記絶縁膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、
上記酸化物半導体層及び上記絶縁膜を覆うように導電性材料層を形成する第２工程と、
フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記複数の電極部を形成することにより、該複数の電極部及び上記絶縁膜から上記酸化物半導体層の一部を露出させる第３工程と、
上記複数の電極部及び上記絶縁膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
上記第３工程では、上記複数の電極部同士が対向する方向に直交する方向において、上記酸化物半導体層の幅が上記電極部の幅及び上記絶縁膜の幅よりも大きくなるように、上記複数の電極部を形成する
ことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２に記載された半導体装置の製造方法において、
上記複数の電極部は、ソース電極及びドレイン電極であり、
上記絶縁膜は、チャネル保護膜である
ことを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３の何れか１つに記載された半導体装置の製造方法において、
上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏである
ことを特徴とする半導体装置の製造方法。
【手続補正書】
【提出日】平成25年8月8日(2013.8.8)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、液晶表示装置及び有機ＥＬ表示装置等の薄型の表示装置について、開発が急速に進められている。これら薄型の表示装置は、表示品位を高めるために、複数の画素毎に当該画素を駆動するためのスッチング素子が配置されたアクティブマトリクス基板を有することが多い。
【０００３】
表示装置は、上記アクティブマトリクス基板と、当該基板に対向して配置されると共に枠状のシール部材を介して貼り合わされた対向基板とを有している。表示装置には、シール部材の内側に表示領域が形成される一方、当該表示領域の周囲外側に非表示領域が形成されている。
【０００４】
アクティブマトリクス基板の表示領域となる領域には、複数の画素毎にスイッチング素子としての例えばＴＦＴ（薄膜トランジスタ）が形成されている。上記ＴＦＴの半導体層には、通常、ａ−Ｓｉ（アモルファスシリコン）等によって形成されていたが、近年、このａ−Ｓｉに代わってＩＧＺＯ（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）等の酸化物半導体により上記半導体層を形成することが試みられている。
【０００５】
このような酸化物半導体は、イオン性の高い結合で構成されており、結晶及び非晶質間における電子の移動度の差が小さい。したがって、非晶質状態でも比較的高い電子移動度が得られる。
【０００６】
ここで、特許文献１には、ボトムゲート型のＴＦＴが開示されている。拡大平面図である図２５に示すように、ＴＦＴ１００は、基板上に形成されたゲート電極１０１と、ゲート絶縁膜を介してゲート電極１０１を覆うように形成された半導体層１０２と、半導体層１０２の一端部に重なるソース電極１０３と、半導体層１０２の他端部に重なるドレイン電極１０４とを有している。上記ゲート電極１０１、半導体層１０２、ソース電極１０３及びドレイン電極１０４は、それぞれフォトリソグラフィ及びエッチングによって所定の形状に形成される。
【０００７】
ところが、ソース電極１０３及びドレイン電極１０４は、フォトリソグラフィの際に位置ずれして半導体層１０２上からはみ出して形成されると、その半導体層１０２と重なり合う面積が減少するため、ＴＦＴ１００のＷ長が小さくなってしまう。
【０００８】
そこで、ソース電極１０３及びドレイン電極１０４が多少位置ずれして形成されたとしても、Ｗ長を一定に維持するために、通常、半導体層１０２のＷ長方向（図２５で上下方向）の幅Ａが、ソース電極１０３及びドレイン電極１０４の上記Ｗ長方向の幅Ｂよりも大きくなっている。
【０００９】
すなわち、半導体層１０２は、ソース電極１０３及びドレイン電極１０４との重ね合わせマージンとして、（幅Ａ−幅Ｂ）の大きさだけ、当該ソース電極１０３及びドレイン電極１０４よりも幅広に形成されている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２０１０−２６７９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
しかし、ソース電極及びドレイン電極等の電極部をプラズマドライエッチングによって形成する場合には、酸化物半導体からなる半導体層のうち上記電極部から露出している部分が、当該プラズマの還元作用によって導電性を有するように変質してしまう。
【００１２】
その結果、互いに電気的に絶縁されるべき複数の上記電極部が半導体層の変質部分を介して互いに導通し、例えば図２５に矢印Ｃで示すように、当該変質部分にリーク電流が生ずる虞がある。
【００１３】
本発明は、斯かる点に鑑みてなされたものであり、その目的とするところは、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、リーク電流の発生を大幅に抑制することにある。
【課題を解決するための手段】
【００１４】
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体層と、該半導体層にそれぞれ重なるソース電極及びドレイン電極と、該各ソース電極及びドレイン電極同士の間に配置されて上記半導体層に重なるチャネル保護膜とを備えた半導体装置を製造する方法を対象としている。
【００１５】
そして、上記チャネル保護膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、上記酸化物半導体層及び上記チャネル保護膜を覆うように導電性材料層を形成する第２工程と、フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記ソース電極及びドレイン電極を形成することにより、該ソース電極及びドレイン電極及び上記チャネル保護膜から上記酸化物半導体層の一部を露出させるとともに、上記ソース電極及びドレイン電極同士が対向する方向に直交する方向において、上記酸化物半導体層の幅が、上記ソース電極及びドレイン電極の幅、及び上記チャネル保護膜の幅よりも大きくなるように、上記ソース電極及びドレイン電極を形成する第３工程と、上記ソース電極及びドレイン電極及び上記チャネル保護膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する。
【発明の効果】
【００１６】
本発明によれば、半導体装置を構成する半導体層を酸化物半導体によって形成しながらも、その半導体層を電極部及び絶縁膜から露出しないように当該電極部及び絶縁膜に重ねたので、還元作用により酸化物半導体層から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【図面の簡単な説明】
【００１７】
【図１】図１は、本実施形態１におけるＴＦＴを拡大して示す平面図である。
【図２】図２は、図１におけるII−II線断面図である。
【図３】図３は、図１におけるIII−III線断面図である。
【図４】図４は、基板上に形成されたゲート電極を示す平面図である。
【図５】図５は、図４におけるV−V線断面図である。
【図６】図６は、図４におけるVI−VI線断面図である。
【図７】図７は、基板上に形成された酸化物半導体層及びチャネル保護膜を示す平面図である。
【図８】図８は、図７におけるVIII−VIII線断面図である。
【図９】図９は、図７におけるIX−IX線断面図である。
【図１０】図１０は、基板上に形成された所定形状の酸化物半導体層を示す平面図である。
【図１１】図１１は、図１０におけるXI−XI線断面図である。
【図１２】図１２は、図１０におけるXII−XII線断面図である。
【図１３】図１３は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図１４】図１４は、図１３におけるXIV−XIV線断面図である。
【図１５】図１５は、図１３におけるXV−XV線断面図である。
【図１６】図１６は、本実施形態１における液晶表示装置の概略構成を示す断面図である。
【図１７】図１７は、プラズマ処理の前後における酸化物半導体のシート抵抗値を示すグラフである。
【図１８】図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。
【図１９】図１９は、本実施形態２におけるＴＦＴを拡大して示す平面図である。
【図２０】図２０は、図１９におけるXX−XX線断面図である。
【図２１】図２１は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図２２】図２２は、本実施形態３におけるＴＦＴを拡大して示す平面図である。
【図２３】図２３は、図２２におけるXXIII−XXIII線断面図である。
【図２４】図２４は、酸化物半導体層の一部を覆うソース電極及びドレイン電極を示す平面図である。
【図２５】図２５は、従来のボトムゲート型のＴＦＴの構成を拡大して示す平面図である。
【発明を実施するための形態】
【００１８】
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。
【００１９】
《発明の実施形態１》
図１〜図１８は、本発明の実施形態１を示している。
【００２０】
図１は、本実施形態１におけるＴＦＴ１０を拡大して示す平面図である。図２は、図１におけるII−II線断面図である。図３は、図１におけるIII−III線断面図である。図１６は、本実施形態１における液晶表示装置１の概略構成を示す断面図である。
【００２１】
本実施形態では、半導体装置の一例としてＴＦＴ（薄膜トランジスタ）１０について説明する。また、表示装置の一例として、複数の上記ＴＦＴを有する液晶表示装置１について説明する。
【００２２】
液晶表示装置１は、図１６に示すように、液晶表示パネル１１と、この液晶表示パネル１１の背面側に配置された光源であるバックライトユニット１２と、これらを収容するケーシング（不図示）とを備えている。すなわち、液晶表示装置１は、少なくともバックライトユニット１２の光を選択的に透過させて透過表示を行うように構成されている。
【００２３】
液晶表示パネル１１は、図１６に示すように、第１基板であるＴＦＴ基板１３と、ＴＦＴ基板１３に対向して配置された第２基板である対向基板１４とを有している。ＴＦＴ基板１３と対向基板１４との間には、液晶層１５がシール部材１６によって封入されている。
【００２４】
液晶表示パネル１１は、表示領域（図示省略）と、その周囲に設けられた額縁状の非表示領域（図示省略）とを有している。表示領域には、マトリクス状に配置された複数の画素が形成されている。ここで、画素とは、表示を制御するための最小単位である。
【００２５】
ＴＦＴ基板１３は、アクティブマトリクス基板によって構成されている。ＴＦＴ基板１３は、図１〜図３に示すように、透明基板としてのガラス基板２１を有している。ガラス基板２１上には、互いに並行して延びる複数のゲート配線２２と、ゲート配線２２に交差して延びる複数のソース配線２３とが形成されている。
【００２６】
すなわち、複数のゲート配線２２及び複数のソース配線２３は、全体として格子状に形成され、ゲート配線２２及びソース配線２３に矩形状に囲まれた領域に画素がそれぞれ形成されている。ゲート配線２２及びソース配線２３は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００２７】
各画素には、ゲート配線２２及びソース配線２３の交差部分近傍にＴＦＴ１０がそれぞれ設けられている。ＴＦＴ１０は、ソース配線２３から分岐して形成された電極部であるソース電極２５と、ゲート配線２２から分岐して形成されたゲート電極２６と、ゲート電極２６にゲート絶縁膜２７を介して対向する半導体層２８と、ソース電極２５と所定の間隔で配置された電極部であるドレイン電極２９とを有している。
【００２８】
図２及び図３に示すように、ゲート電極２６及びゲート配線２２は、ゲート絶縁膜２７によって覆われている。ゲート絶縁膜２７は、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。ゲート絶縁膜２７の表面には、上記半導体層２８が例えば矩形島状に形成されている。半導体層２８は、例えばＩＧＺＯ等の酸化物半導体によって形成されている。
【００２９】
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。また、半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００３０】
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜３１によって覆われている。層間絶縁膜３１は、例えばＳｉＮｘ等によって形成されている。
【００３１】
各画素には、上記ドレイン電極２９に接続された画素電極（図示省略）がそれぞれ配置されている。画素電極は、上記層間絶縁膜３１の表面に形成され、例えばＩＴＯ等の透明導電性膜によって構成されている。一方、対向基板１４には、上記複数の画素電極に共通して設けられた共通電極（図示省略）が形成されている。共通電極も、画素電極と同様に例えばＩＴＯ等の透明導電性膜によって形成されている。
【００３２】
そして、図１及び図３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００３３】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００３４】
液晶表示装置１は、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００３５】
以下に、図４〜図１５を参照してＴＦＴ１０の製造方法について詳述する。
【００３６】
図４は、基板上に形成されたゲート電極２６を示す平面図である。図５は、図４におけるV−V線断面図である。図６は、図４におけるVI−VI線断面図である。
【００３７】
まず、図４〜図６に示すように、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
【００３８】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【００３９】
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００４０】
次に、図７〜図１２に示すように、チャネル保護膜３０によって一部が覆われた酸化物半導体層３２，３３を形成する。ここで、図７は、基板上に形成された酸化物半導体層３３及びチャネル保護膜３０を示す平面図である。図８は、図７におけるVIII−VIII線断面図である。図９は、図７におけるIX−IX線断面図である。
【００４１】
また、図１０は、基板上に形成された所定形状の酸化物半導体層３２を示す平面図である。図１１は、図１０におけるXI−XI線断面図である。図１２は、図１０におけるXII−XII線断面図である。
【００４２】
第１工程では、まず、図７〜図９に示すように、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層３３を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、酸化物半導体層３３の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
【００４３】
その後、図１０〜図１２に示すように、酸化物半導体層３３にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００４４】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００４５】
その後、第３工程では、図１３〜図１５に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００４６】
ここで、図１３は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。図１４は、図１３におけるXIV−XIV線断面図である。図１５は、図１３におけるXV−XV線断面図である。
【００４７】
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図１３における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
【００４８】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００４９】
図１７は、プラズマ処理の前後における酸化物半導体であるＩＧＺＯのシート抵抗値を示すグラフである。図１７に示すように、プラズマ処理される前のＩＧＺＯのシート抵抗値は、１×１０１０Ω／□以上であって比較的大きくなっているが、Ｂ、ＣＦ４、Ｃｌ２、及びＨ２の各プラズマ処理を行った後には、シート抵抗値が１×１０５Ω／□以下となって大幅に小さくなる。
【００５０】
次に、第４工程では、図１〜図３に示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００５１】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００５２】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
【００５３】
−実施形態１の効果−
図１８は、実施例及び比較例におけるＴＦＴの特性を示すグラフである。比較例は、酸化物半導体層３２における上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からの露出部分を除去せずにそのまま残したＴＦＴの特性を示す。一方、実施例は、本実施形態１で説明したように、上記酸化物半導体層３２の露出部分を除去したＴＦＴ１０の特性を示している。
【００５４】
図１８に示すように、比較例では、ＴＦＴのオン及びオフに拘わらず一定の電流が流れており、ソース電極とドレイン電極との間でリーク電流が発生していることが分かる。一方、実施例ではＴＦＴ１０のオフ状態で電流が非常に小さくなっていることが分かる。
【００５５】
このように、本実施形態１によると、ボトムゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【００５６】
《発明の実施形態２》
図１９〜図２１は、本発明の実施形態２を示している。
【００５７】
図１９は、本実施形態２におけるＴＦＴ１０を拡大して示す平面図である。図２０は、図１９におけるXX−XX線断面図である。図２１は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。尚、以降の各実施形態では、図１〜図１８と同じ部分については同じ符号を付して、その詳細な説明を省略する。
【００５８】
上記実施形態１のＴＦＴ１０は、ソース電極２５とドレイン電極２９とが或る直線方向に一列に配置されていたのに対し、本実施形態２のＴＦＴ１０は、ソース電極２５がＵ字状に形成されている点で相違する。
【００５９】
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図１９に示すように、本実施形態におけるゲート電極２６は、直線状に延びるゲート配線２２の一部によって構成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００６０】
半導体層２８は、ゲート配線２２及びゲート電極２６を覆うゲート絶縁膜２７の表面に例えば矩形島状に形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００６１】
半導体層２８上には、この半導体層２８にそれぞれ重なるように上記ソース電極２５及びドレイン電極２９が形成されている。ソース電極２５は、ソース配線２３から分岐すると共にその先端部分が２つに枝分かれしたＵ字状に形成されている。一方、ドレイン電極２９は、直線状に形成されると共に、ソース電極２５のＵ字状部分の内側に配置されている。
【００６２】
半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、ソース電極２５及びドレイン電極２９同士の間に配置されて当該半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００６３】
また、ソース電極２５及びドレイン電極２９は、チャネル保護膜３０の一部も覆っている。そうして、これらのチャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
【００６４】
そして、図１９及び図２０に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１９に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００６５】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００６６】
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００６７】
ＴＦＴ１０を製造する場合には、上記実施形態１と同様に、透明基板であるガラス基板２１の全体に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、ゲート配線２２及びゲート電極２６を形成する。
【００６８】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【００６９】
続いて、上記ゲート配線２２及びゲート電極２６を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００７０】
次に、チャネル保護膜３０によって一部が覆われた所定形状の酸化物半導体層３２を形成する。第１工程では、まず、ゲート絶縁膜２７の表面全体に例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート電極２６の中央部に重なるように配置する。
【００７１】
その後、図２１に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、ゲート電極２６を跨ぐように例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部を覆うように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００７２】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００７３】
その後、第３工程では、図２１に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、Ｕ字状のソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００７４】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００７５】
次に、第４工程では、図１９及び図２０に示すように、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００７６】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、Ｕ字状のソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００７７】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜３１を形成する。こうして、ＴＦＴ１０を製造する。
【００７８】
−実施形態２の効果−
したがって、この実施形態２によれば、ソース電極２５がＵ字状であるＴＦＴ１０の半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。しかも、ソース電極２５をＵ字状に形成したので、半導体層２８のＷ長を増大させることができる。
【００７９】
《発明の実施形態３》
図２２〜図２４は、本発明の実施形態３を示している。
【００８０】
図２２は、本実施形態３におけるＴＦＴ１０を拡大して示す平面図である。図２３は、図２２におけるXXIII−XXIII線断面図である。図２４は、酸化物半導体層３２の一部を覆うソース電極２５及びドレイン電極２９を示す平面図である。
【００８１】
上記実施形態１のＴＦＴ１０はボトムゲート型であったのに対し、本実施形態３のＴＦＴ１０はトップゲート型である点で相違する。
【００８２】
本実施形態におけるＴＦＴ１０は、上記実施形態１と同様に、液晶表示パネル１１を構成するＴＦＴ基板１３に形成されている。図２２及び図２３に示すように、半導体層２８は、ガラス基板２１の表面に例えば矩形島状に形成されている。半導体層２８の表面には、絶縁膜であるチャネル保護膜３０が、半導体層２８の一部に重なるように形成されている。チャネル保護膜３０は、例えばＳｉＮｘ又はＳｉＯ２等によって形成されている。
【００８３】
半導体層２８上には、この半導体層２８にそれぞれ重なるようにソース電極２５及びドレイン電極２９が形成されている。このソース電極２５及びドレイン電極２９の間に上記チャネル保護膜３０が配置されている。
【００８４】
そして、図２２及び図２３に示すように、半導体層２８の全体が、上記ソース電極２５及びドレイン電極２９と、チャネル保護膜３０とに重なっている。すなわち、図１に示すように、半導体層２８は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０からはみ出さないように形成されている。また、半導体層２８の一部の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃った１つの平面を構成している。
【００８５】
そして、チャネル保護膜３０、ソース電極２５及びドレイン電極２９を覆うように、ゲート絶縁膜２７が形成されている。ゲート絶縁膜２７は、例えばＳｉＮｘ及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。
【００８６】
ゲート絶縁膜２７の表面には、ゲート電極２６及びゲート配線２２が形成されている。ゲート電極２６及びゲート配線２２は、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって構成されている。そうして、これらのゲート電極２６、チャネル保護膜３０、ソース電極２５及びドレイン電極２９等は、保護膜である層間絶縁膜（図示省略）によって覆われている。層間絶縁膜は、例えばＳｉＮｘ等によって形成されている。
【００８７】
−製造方法−
次に、上記ＴＦＴ１０及び液晶表示装置１の製造方法について説明する。
【００８８】
液晶表示装置１は、上記実施形態１と同様に、複数のＴＦＴ１０等を形成して製造したＴＦＴ基板１３と、共通電極等を形成した対向基板１４とを、液晶層１５及びシール部材１６を介して貼り合わせることによって液晶表示パネル１１を製造し、この液晶表示パネル１１にバックライトユニット１２を対向配置させることによって製造する。
【００８９】
ＴＦＴ１０を製造する場合には、第１工程において、チャネル保護膜３０によって一部が覆われた島状の酸化物半導体層３２を形成する。すなわち、まず、透明基板であるガラス基板２１の全体に、例えばＩＧＺＯからなる酸化物半導体層（図示省略）を、スパッタ法により５０ｎｍ程度の厚みに形成する。続いて、上記酸化物半導体層の表面に、例えばＳｉＯ２からなる絶縁材料層（図示省略）を、ＣＶＤ法により２００ｎｍ程度の厚みに形成する。その後、上記絶縁材料層にフォトリソグラフィ工程及びエッチング工程を行うことにより、所定形状のチャネル保護膜３０を形成する。チャネル保護膜３０は、例えば矩形状に形成し、ゲート配線２２が形成される領域の中央部に配置する。
【００９０】
その後、図２４に示すように、上記酸化物半導体層にフォトリソグラフィ工程及びエッチング工程を行うことにより、島状の酸化物半導体層３２を形成する。酸化物半導体層３２は、例えば矩形状に形成し、上記チャネル保護膜３０が当該酸化物半導体層３２の中央部に配置されるように形成する。すなわち、このとき、酸化物半導体層３２は、チャネル保護膜３０の周囲において当該チャネル保護膜３０から露出している。
【００９１】
次に、第２工程では、酸化物半導体層３２及びチャネル保護膜３０を覆うように、導電性材料層（図示省略）を形成する。上記導電性材料層は、例えば１００ｎｍ程度の厚みのＴｉ層からなる下層（図示省略）と、３００ｎｍ程度の厚みのＡｌ層からなる上層（図示省略）とを積層して形成する。尚、上記導電性材料層は、それぞれ、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００９２】
その後、第３工程では、図２４に示すように、上記導電性材料層にフォトリソグラフィ工程及びプラズマドライエッチング工程を行うことによって、上記導電性材料層からソース配線２３、ソース電極２５及びドレイン電極２９を形成することにより、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から上記酸化物半導体層３２の一部を露出させる。
【００９３】
そして、ソース電極２５とドレイン電極２９とが対向する方向に直交する方向（つまり、図２４における上下方向）において、酸化物半導体層３２の幅がソース電極２５及びドレイン電極２９の幅及びチャネル保護膜３０の幅よりも大きくなるように、上記ソース電極２５及びドレイン電極２９を形成する。
【００９４】
酸化物半導体層３２の一部が上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出するのは、酸化物半導体層３２とソース電極２５及びドレイン電極２９との重ね合わせマージンとして、当該酸化物半導体層３２を予め幅広に形成しているためである。そして、この酸化物半導体層３２の露出部分は、上記プラズマドライエッチング工程において当該プラズマ処理による還元作用によって導電性を有するようになる。
【００９５】
次に、第４工程では、図２２にも示すように、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出している酸化物半導体層３２を除去することによって、半導体層２８を形成する。
【００９６】
酸化物半導体層３２の一部除去は、例えばシュウ酸を用いたウェットエッチングによって行う。そのことにより、半導体層２８の側面は、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０の側面の一部と揃って同じ平面を構成するようになる。
【００９７】
続いて、上記ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ガラス基板２１上に例えばＳｉＯ２膜をＣＶＤ法により３５０ｎｍ程度の厚みに成膜することによって、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７は、ＳｉＯ２膜に限らず、例えばＳｉＮｘ（窒化シリコン）及びＳｉＯ２等のうち１種からなる単層膜又は複数種からなる複数層膜によって形成してもよい。
【００９８】
次に、ゲート絶縁膜２７の表面に、例えばＭｏからなる導電性材料層（不図示）を一様に形成し、これをフォトリソグラフィ工程及びエッチング工程を行うことにより、図２２及び図２３に示すように、ゲート配線２２及びゲート電極２６を形成する。ゲート電極２６は、半導体層２８を跨ぐように形成する。
【００９９】
導電性材料層は、Ｍｏの単層に限らず、例えばＡｌ、Ｃｕ、Ｍｏ及びＴｉ等のうち１種からなる単層膜又は複数種からなる複数層膜であってもよい。
【０１００】
その後、上記半導体層２８、ソース電極２５、ドレイン電極２９及びチャネル保護膜３０を覆うように、ＳｉＮｘをＣＶＤ法により２５０ｎｍ程度の厚みに成膜することによって、保護膜である層間絶縁膜（図示省略）を形成する。こうして、ＴＦＴ１０を製造する。
【０１０１】
−実施形態３の効果−
したがって、この実施形態３によれば、トップゲート型のＴＦＴ１０を構成する半導体層２８を電子移動度等に優れたＩＧＺＯ等の酸化物半導体によって形成しながらも、その半導体層２８をソース電極２５、ドレイン電極２９及びチャネル保護膜３０から露出しないように当該ソース電極２５、ドレイン電極２９及びチャネル保護膜３０に重ねるようにしたので、半導体層２８が還元作用により酸化物半導体層３２から変質した導電性部分を有しないようにして、リーク電流の発生を大幅に抑制することができる。
【０１０２】
《その他の実施形態》
上記実施形態では、基板上に一様に形成した酸化物半導体層３３から所定形状の酸化物半導体層３２を形成し、次いで、ソース電極２５及びドレイン電極２９等を形成した後に酸化物半導体層３２の一部を除去する例について説明した。しかし、本発明はこれに限らず、基板上に一様に形成した酸化物半導体層３３上にソース電極２５及びドレイン電極２９等を形成した後に、当該ソース電極２５等をマスクとして酸化物半導体層３３をエッチング除去することによって、半導体層２８を形成するようにしてもよい。このようにすれば、酸化物半導体層３３から直接に半導体層２８を形成できるため、工程数を大幅に低減することが可能になる。
【０１０３】
また、上記実施形態では、半導体装置の例としてＴＦＴについて説明したが、本発明はこれに限らず、上記酸化物半導体からなる半導体層２８を有する例えばＴＦＤ（薄膜ダイオード）等の他の半導体装置についても同様に適用できる。
【０１０４】
また、上記実施形態では、表示装置の例として液晶表示装置について説明したが、本発明はこれに限らず、例えば有機ＥＬ表示装置等の他の表示装置についても同様に適用することができる。
【０１０５】
また、本発明は上記実施形態１〜３に限定されるものでなく、本発明には、これらの実施形態１〜３を適宜組み合わせた構成が含まれる。
【産業上の利用可能性】
【０１０６】
以上説明したように、本発明は、半導体装置の製造方法について有用である。
【符号の説明】
【０１０７】
１      液晶表示装置 
１０      ＴＦＴ 
１１      液晶表示パネル 
１３      ＴＦＴ基板 
１６      シール部材 
２１      ガラス基板 
２２      ゲート配線 
２３      ソース配線 
２５      ソース電極（電極部） 
２６      ゲート電極 
２７      ゲート絶縁膜 
２８      半導体層 
２９      ドレイン電極（電極部） 
３０      チャネル保護膜（絶縁膜） 
３１      層間絶縁膜 
３２，３３      酸化物半導体層 
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層と、該半導体層にそれぞれ重なるソース電極及びドレイン電極と、該各ソース電極及びドレイン電極同士の間に配置されて上記半導体層に重なるチャネル保護膜とを備えた半導体装置を製造する方法であって、
上記チャネル保護膜によって一部が覆われた島状の酸化物半導体層を形成する第１工程と、
上記酸化物半導体層及び上記チャネル保護膜を覆うように導電性材料層を形成する第２工程と、
フォトリソグラフィ及びプラズマドライエッチングによって上記導電性材料層から上記ソース電極及びドレイン電極を形成することにより、該ソース電極及びドレイン電極及び上記チャネル保護膜から上記酸化物半導体層の一部を露出させるとともに、上記ソース電極及びドレイン電極同士が対向する方向に直交する方向において、上記酸化物半導体層の幅が、上記ソース電極及びドレイン電極の幅、及び上記チャネル保護膜の幅よりも大きくなるように、上記ソース電極及びドレイン電極を形成する第３工程と、
上記ソース電極及びドレイン電極及び上記チャネル保護膜から露出している上記酸化物半導体層を除去することによって、上記半導体層を形成する第４工程とを有する
ことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載された半導体装置の製造方法において、
上記酸化物半導体は、Ｉｎ−Ｇａ−Ｚｎ−Ｏである
ことを特徴とする半導体装置の製造方法。
【国際調査報告】
2012117695.tif 000028
2012117695.tif 000029
2012117695.tif 000030
2012117695.tif 000031