(57)【要約】  良好なアイソレーション特性を有する回路モジュール及びその製造方法を提供することである。  電子部品（１４）は、回路基板（１２）の主面（Ｓ１）上に実装されている。絶縁体層（１６）は、回路基板（１２）の主面（Ｓ１）及び電子部品（１４）を覆っている。絶縁体層（１６）の主面（Ｓ３）には溝（２０）が設けられている。シールド層（１８）は、絶縁体層（１６）の主面（Ｓ３）及び溝（２０）の内周面を覆っている。
2012101920.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面上に実装されている電子部品と、
前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に凹部が設けられている絶縁体層と、
前記絶縁体層の主面及び前記凹部の内周面を覆っている導電性材料からなるシールド層と、
を備えていること、
を特徴とする回路モジュール。
【請求項２】
前記凹部は、溝であること、
を特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記凹部の深さは、前記絶縁体層の厚み以上の大きさであること、
を特徴とする請求項１又は請求項２のいずれかに記載の回路モジュール。
【請求項４】
前記基板は、グランド導体層を含んでおり、
前記シールド層は、前記グランド導体層に接続されていること、
を特徴とする請求項１ないし請求項３のいずれかに記載の回路モジュール。
【請求項５】
前記凹部は、前記絶縁体層の主面に複数設けられており、
前記複数の凹部の深さは、複数種類存在していること、
を特徴とする請求項１ないし請求項４のいずれかに記載の回路モジュール。
【請求項６】
前記基板は、前記凹部の底面に設けられている前記導電性材料と対向する導体層を含んでいること、
を特徴とする請求項１ないし請求項５のいずれかに記載の回路モジュール。
【請求項７】
前記基板には、異なる機能を有する複数の回路ブロックが設けられており、
前記凹部は、前記複数の回路ブロックの境界に設けられていること、
を特徴とする請求項１ないし請求項６のいずれかに記載の回路モジュール。
【請求項８】
基板を準備する第１の工程と、
前記基板の主面上に、複数の電子部品を実装する第２の工程と、
前記基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する第３の工程と、
前記絶縁体層の主面に凹部を形成する第４の工程と、
前記絶縁層の主面及び前記凹部の内周面に導電性材料を塗布して、シールド層を形成する第５の工程と、
を備えていること、
を特徴とする回路モジュールの製造方法。
【請求項９】
前記第４の工程では、ダイサーにより前記絶縁体層の主面に前記凹部としての溝を形成すること、
を特徴とする請求項８に記載の回路モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュール及びその製造方法に関し、より特定的には、基板上に電子部品が実装されている回路モジュール及びその製造方法に関する。
【背景技術】
【０００２】
従来の回路モジュールに関連する発明としては、例えば、特許文献１に記載の回路モジュールが知られている。以下に、図面を参照しながら、特許文献１に記載の回路モジュールの製造方法について説明する。図１２は、特許文献１に記載の回路モジュール５００の断面構造図である。【０００３】
回路モジュール５００は、図１２に示すように、基板５０２、電子部品５０４、封止樹脂層５０６及びシールド層５１０を備えている。基板５０２は、電気回路を内蔵している多層基板である。電子部品５０４は、基板５０２の主面上に実装されているコンデンサやインダクタ等のチップ型電子部品である。封止樹脂層５０６は、基板５０２の主面及び電子部品５０４を覆っている絶縁体層である。シールド層５１０は、封止樹脂層５０６の主面及び側面を覆っている導電性樹脂であり、基板５０２内のグランド導体と接続されている。以上のような回路モジュール５００では、導電性樹脂が封止樹脂層５０６に塗布されてなるシールド層５１０により、回路モジュール５００の内部がシールドされている。そのため、回路モジュール５００の内部のシールドのために金属ケースが設けられる必要がなくなる。その結果、回路モジュール５００の小型化及び低背化が図られる。【０００４】
ところで、回路モジュール５００は、良好なアイソレーション特性を得ることが困難であるという問題を有している。より詳細には、回路モジュール５００は、例えば、無線通信モジュールに用いられる。無線通信モジュールは、近年、複合化及び高集積化されており、無線ＬＡＮの回路ブロック、Ｂｌｕｅｔｏｏｔｈ（登録商標）の回路ブロック及びＦＭの回路ブロックが１つの回路モジュールに内蔵されることがある。この場合、各回路ブロックが隣接して配置されたり、無線通信用の高周波回路ブロックとベースバンド信号を処理するための信号処理回路ブロックとが隣接して配置されたりする。このように、異なる周波数帯域の回路ブロック同士が隣接すると、一方の回路ブロックの信号が他方の回路ブロックにノイズとして進入し、回路ブロック間のアイソレーション特性の低下が発生する。また、隣接する回路ブロック間において一方の回路ブロック内において発生した磁界が他方の回路ブロックに進入し、回路ブロック間のアイソレーション特性の低下が発生する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−２８８６１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
そこで、本発明の目的は、良好なアイソレーション特性を有する回路モジュール及びその製造方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一形態に係る回路モジュールは、基板と、前記基板の主面上に実装されている電子部品と、前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に凹部が設けられている絶縁体層と、前記絶縁体層の主面及び前記凹部の内周面を覆っている導電性材料からなるシールド層と、を備えていること、を特徴とする。【０００８】
前記回路モジュールの製造方法は、基板を準備する第１の工程と、前記基板の主面上に、複数の電子部品を実装する第２の工程と、前記基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する第３の工程と、前記絶縁体層の主面に凹部を形成する第４の工程と、前記絶縁層の主面及び前記凹部の内周面に導電性材料を塗布して、シールド層を形成する第５の工程と、を備えていること、を特徴とする。
【発明の効果】
【０００９】
本発明によれば、回路モジュール及びその製造方法において良好なアイソレーション特性を得ることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の一実施形態に係る回路モジュールの外観斜視図である。
【図２】図１の回路モジュールを上方から透視した図である。
【図３】図２の回路モジュールのＸ−Ｘにおける断面構造図である。
【図４】回路モジュールの工程断面図である。
【図５】第１の変形例に係る回路モジュールの断面構造図である。
【図６】第２の変形例に係る回路モジュールの断面構造図である。
【図７】第３の変形例に係る回路モジュールの断面構造図である。
【図８】第４の変形例に係る回路モジュールの断面構造図である。
【図９】第５の変形例に係る回路モジュールの断面構造図である。
【図１０】第６の変形例に係る回路モジュールの断面構造図である。
【図１１】第７の変形例に係る回路モジュールを上方から透視した図である。
【図１２】特許文献１に記載の回路モジュールの断面構造図である。
【発明を実施するための形態】
【００１１】
以下に、本発明の実施形態に係る回路モジュール及びその製造方法について図面を参照しながら説明する。
【００１２】
（回路モジュールの構成）
以下に、本発明の一実施形態に係る回路モジュールの構成について図面を参照しながら説明する。図１は、本発明の一実施形態に係る回路モジュール１０の外観斜視図である。図２は、図１の回路モジュール１０を上方から透視した図である。図３は、図２の回路モジュール１０のＸ−Ｘにおける断面構造図である。以下では、略直方体状をなす回路モジュール１０において、高さ方向をｚ軸方向と定義する。また、ｚ軸方向から平面視したときの長辺方向をｘ軸方向と定義し、短辺方向をｙ軸方向と定義する。ｘ軸、ｙ軸、ｚ軸は、互いに直交している。
【００１３】
回路モジュール１０は、図１ないし図３に示すように、回路基板１２、電子部品１４（図２及び図３参照）、絶縁体層１６（図２及び図３参照）及びシールド層１８を備えている。回路基板１２は、主面Ｓ１，Ｓ２を有する長方形状の多層プリント基板である。よって、回路基板１２は、複数の長方形上の絶縁体層（例えば、誘電体セラミック層）が積層されることにより構成されている。主面Ｓ１は、主面Ｓ２よりもｚ軸方向の正方向側に位置している。
【００１４】
また、回路基板１２は、回路及び外部電極を含んでいる。回路は、回路基板１２に内蔵されている。外部電極は、主面Ｓ１，Ｓ２に設けられている。ただし、図３では、回路基板１２が内蔵している回路の内、グランド導体Ｇのみを記載してある。また、外部電極は、図３では省略されている。
【００１５】
電子部品１４は、例えば、半導体集積回路やチップ型電子部品等であり、図２及び図３に示すように、回路基板１２の主面Ｓ１上に実装される。なお、図２及び図３では、図面が煩雑になることを防止するために、代表的な電子部品１４にのみ参照符号を付してある。
【００１６】
ここで、図２及び図３に示すように、回路基板１２には、複数の回路ブロックＡ，Ｂが設けられている。回路ブロックＡは、回路ブロックＢのｘ軸方向の負方向側において回路ブロックＢに隣接している。回路ブロックＡは、該回路ブロックＡ内に存在する電子部品１４及び回路基板１２により構成され、所定の機能を発揮する。同様に、回路ブロックＢは、回路ブロックＢ内に存在する電子部品１４及び回路基板１２により構成され、所定の機能を発揮する。ただし、回路ブロックＡが発揮する機能と回路ブロックＢが発揮する機能とは異なる機能である。回路ブロックＡ，Ｂの組み合わせは、例えば、無線通信における送信ブロックと受信ブロックとの組み合わせ、ＤＣ−ＤＣコンバータを含むブロックとベースバンド信号を処理するブロックとの組み合わせ等が挙げられる。
【００１７】
絶縁体層１６は、絶縁性樹脂（例えば、エポキシ樹脂）からなり、図１及び図２に示すように、回路基板１２の主面Ｓ１及び電子部品１４を覆っている。絶縁体層１６は、回路基板１２の主面Ｓ１及び電子部品１４を保護すると共に、電子部品１４と後述するシールド層１８とを絶縁する役割を果たしている。
【００１８】
更に、絶縁体層１６のｚ軸方向の正方向側に位置する主面Ｓ３には、図３に示すように、主面Ｓ３がｚ軸方向の負方向側に窪むようにして形成された溝２０が設けられている。より詳細には、溝２０は、図２に示すように、回路ブロックＡ，Ｂの境界に設けられている。回路モジュール１０では、回路ブロックＡ，Ｂは、ｘ軸方向に並んでいる。そのため、溝２０は、ｚ軸方向から平面視したときに、回路ブロックＡ，Ｂの間においてｙ軸方向に延在している。また、溝２０の底面は、図３に示すように、回路基板１２の主面Ｓ１よりもｚ軸方向の上側に位置している。これにより、回路ブロックＡ内の絶縁体層１６と回路ブロックＢ内の絶縁体層１６とは、溝２０よりもｚ軸方向の負方向側においてつながっている。
【００１９】
シールド層１８は、絶縁体層の主面Ｓ３及び溝２０の内周面を覆っている導電性樹脂からなる。回路モジュール１０では、溝２０は、導電性樹脂により充填されている。また、シールド層１８は、図２及び図３に示すように、絶縁体層１６のｘ軸方向の両側及びｙ軸方向の両側に位置する側面を覆っている。
【００２０】
更に、シールド層１８は、図３に示すように、回路基板１２のｘ軸方向の両端及びｙ軸方向の両端に位置する側面の一部を覆っている。具体的には、回路基板１２の主面Ｓ１のｘ軸方向の両端及びｙ軸方向の両端には、図３に示すように段差が設けられている。すなわち、主面Ｓ１のｘ軸方向の両端及びｙ軸方向の両端の一部が削り取られることにより、図３に示すように、主面Ｓ１よりもｚ軸方向の負方向側に位置し、かつ、ｚ軸方向の正方向側を向く面Ｓ４，Ｓ５が形成されている。面Ｓ４，Ｓ５はそれぞれ、回路基板１２のｘ軸方向の負方向側及び正方向側の短辺に沿って延びている。また、主面Ｓ１と面Ｓ４とを繋ぐように面Ｓ６が形成されていると共に、主面Ｓ１と面Ｓ５を繋ぐように面Ｓ７が形成されている。面Ｓ６，Ｓ７は、ｘ軸方向に直交する面である。なお、面Ｓ６と絶縁体層１６のｘ軸方向の負方向側の側面との間は段差が存在しない面一の状態である。同様に、面Ｓ７と絶縁体層１６のｘ軸方向の正方向側の側面との間は段差が存在しない面一の状態である。なお、回路基板１２のｙ軸方向の両端の構造は、回路基板１２のｘ軸方向の両端の構造と同様であるので説明を省略する。
【００２１】
グランド導体Ｇは、図３に示すように、これら面Ｓ４，Ｓ５において回路基板１２から露出している。そして、シールド層１８は、面Ｓ４〜Ｓ７を覆っている。これにより、シールド層１８とグランド導体Ｇとは接続されている。すなわち、グランド導体Ｇには、接地電位が印加される。その結果、シールド層１８は、回路モジュール１０外にノイズが放射されたり、回路モジュール１０内にノイズが侵入したりすることを防止している。
【００２２】
（回路モジュールの製造方法）
次に、回路モジュール１０の製造方法について図面を参照しながら説明する。図４は、回路モジュール１０の工程断面図である。
【００２３】
まず、図４（ａ）に示すマザー基板１１２を準備する。マザー基板１１２は、複数の回路基板１２がマトリクス状に配置された集合基板であり、例えば樹脂多層基板やセラミック多層基板などである。なお、マザー基板１１２は、作製することにより準備してもよいし、完成品を購入することにより準備してもよい。なお、マザー基板１１２は、一般的なものであるので、その製造方法の説明については省略する。
【００２４】
次に、図４（ａ）に示すように、マザー基板１１２の主面Ｓ１上に、複数の電子部品１４をはんだ実装する。なお、電子部品１４は、ワイヤボンディング実装又ははんだバンプ実装により実装されてもよい。
【００２５】
次に、図４（ｂ）に示すように、マザー基板１１２の主面Ｓ１及び複数の電子部品１４を覆うように絶縁体層１１６を形成する。具体的には、マザー基板１１２の主面Ｓ１及び複数の電子部品１４上にディスペンサにより絶縁性樹脂を塗布する。そして、絶縁性樹脂を加熱して硬化させる。なお、絶縁体層１１６の形成は、ディスペンサ以外の方法によって、樹脂を塗布してもよい。
【００２６】
次に、図４（ｃ）に示すように、絶縁体層１１６の主面Ｓ３に溝２０，２２を形成する。具体的には、回路ブロックＡ，Ｂの境界に沿って、ダイサーをｙ軸方向に通過させる。この際、ダイサーは、マザー基板１１２まで到達しない。これにより、溝２０が形成される。また、個別の回路基板１２にマザー基板１１２をカットする際のカットラインに沿って、ダイサーを通過させる。この際、ダイサーは、マザー基板１１２のグランド導体Ｇまで到達している。これにより、溝２０よりも深い溝２２が形成される。そして、溝２２の底面では、グランド導体Ｇが露出している。
【００２７】
次に、図４（ｄ）に示すように、絶縁体層１１６の主面Ｓ３上及び溝２０，２２の内周面に導電性樹脂を塗布して、シールド層１１８を形成する。導電性樹脂の塗布をスピンコート法により行う。具体的には、マザー基板１１２を回転台上に配置し、所定角速度でマザー基板１１２を回転させる。そして、絶縁体層１１６の中心に対して、スラリー状の導電性樹脂を滴下する。これにより、導電性樹脂は、遠心力により絶縁体層１１６の主面Ｓ３全体に薄く広がる。なお、シールド層１１８は、導電性ペーストを用いて形成してもよいし、スパッタ又は蒸着等の真空成膜法により形成されてもよい。
【００２８】
次に、図４（ｅ）に示すように、絶縁体層１１６及びシールド層１１８が形成されたマザー基板１１２を分割して、複数の回路モジュール１０を得る。具体的には、溝２２の形成に用いたダイサーの幅よりも狭い幅を有するダイサーを、カットラインに沿って通過させて、マザー基板１１２をカットする。以上の工程を経て、図１ないし図３に示す回路モジュール１０が完成する。
【００２９】
（効果）
以上のような回路モジュール１０及びその製造方法によれば、回路ブロックＡ，Ｂ間において良好なアイソレーション特性を得ることができる。より詳細には、回路モジュール１０では、回路ブロックＡ，Ｂは、ｘ軸方向に並んでいる。また、溝２０は、ｚ軸方向から平面視したときに、回路ブロックＡ，Ｂの間においてｙ軸方向に延在している。すなわち、溝２０は、回路ブロックＡ，Ｂの境界に設けられている。そして、溝２０内には、シールド層１８を構成している導電性樹脂が充填されている。そのため、回路ブロックＡから放射されるノイズや磁界は、溝２０内の導電性樹脂（すなわち、シールド層１８）により吸収され、回路ブロックＢには到達しにくくなる。同様に、回路ブロックＢから放射されるノイズや磁界は、溝２０内の導電性樹脂（すなわち、シールド層１８）を介して接地されるため、回路ブロックＡには到達しにくくなる。よって、回路モジュール１０及びその製造方法によれば、回路ブロックＡ，Ｂ間において良好なアイソレーション特性を得ることができる。
【００３０】
また、回路モジュール１０及びその製造方法によれば、回路モジュール１０に反りが発生することが抑制される。より詳細には、図１２に示す従来の回路モジュール５００では、基板５０２の主面の全面が封止樹脂層５０６により覆われている。この場合、封止樹脂層５０６が硬化する際に、封止樹脂層５０６が基板５０２よりも大きく収縮する。そのため、基板５０２は、中央部分が下側に突出するように反ってしまう。特に、回路モジュール５００が無線通信モジュールに適用された場合には、複数の回路ブロックが内蔵されるので、実装される電子部品の数が多くなり、基板５０２も大型化する。基板５０２が大型化すると、封止樹脂量も多くなり封止樹脂層５０６の収縮量が大きくなり、更に、基板５０２の剛性が低下して基板５０２が変形しやすくなる。よって、回路モジュール５００が大きく反ってしまう。その結果、回路モジュール５００をマザーボードに実装する際に、接続不良が発生する。
【００３１】
そこで、回路モジュール１０では、絶縁体層１６に溝２０が設けられている。溝２０が設けられた部分では、絶縁体層１６の硬化時に、絶縁体層１６の収縮が殆ど発生しない。よって、回路モジュール１０の回路ブロックＡ及び回路モジュール１０の回路ブロックＢのそれぞれにおいて、絶縁体層１６の収縮が別々に発生し、回路基板１２の反りが別々に発生する。ただし、回路ブロックＡ，Ｂのそれぞれにおける絶縁体層１６の収縮量は、回路モジュール１０と回路モジュール５００が同じサイズである場合には、回路モジュール５００の封止樹脂層５０６の収縮量に比べて小さい。更に、回路ブロックＡ，Ｂはそれぞれ、回路モジュール１０と回路モジュール５００が同じサイズである場合には、回路モジュール５００よりも小型であるので、回路モジュール５００に比べて変形しにくい。よって、回路モジュール１０の回路ブロックＡ，Ｂでは、回路モジュール５００に比べて、小さな反りしか発生しない。その結果、回路モジュール１０全体において発生する反りは、回路モジュール５００全体において発生する反りよりも小さくなる。
【００３２】
また、回路モジュール１０では、溝２０は、絶縁体層１６にのみ設けられており、回路基板１２には設けられていない。そのため、溝２０が設けられることによって回路基板１２の強度が低下することが防止される。
【００３３】
また、回路モジュール１０では、溝２０の底面は、回路基板１２の主面Ｓ１よりもｚ軸方向の正方向側に位置している。よって、回路モジュール１０では、溝２０のｚ軸方向の負方向側の領域にも配線等を形成することが可能となる。
【００３４】
（第１の変形例）
以下に、第１の変形例に係る回路モジュールについて図面を参照しながら説明する。図５は、第１の変形例に係る回路モジュール１０ａの断面構造図である。
【００３５】
回路モジュール１０ａでは、溝２０の底面は、回路基板１２の主面Ｓ１と一致している。そして、溝２０内は、シールド層１８を構成する導電性樹脂が充填されている。これにより、回路モジュール１０ａでは、回路モジュール１０に比べて、回路ブロックＡ，Ｂ間におけるアイソレーション特性がより良好となる。
【００３６】
（第２の変形例）
以下に、第２の変形例に係る回路モジュールについて図面を参照しながら説明する。図６は、第２の変形例に係る回路モジュール１０ｂの断面構造図である。
【００３７】
回路モジュール１０ｂでは、溝２０の底面は、回路基板１２内のグランド導体Ｇと一致している。すなわち、回路モジュール１０ｂの溝２０の深さは、絶縁体層１６の厚み以上の大きさを有している。そして、溝２０内は、シールド層１８を構成する導電性樹脂が充填されている。これにより、回路モジュール１０ｂでは、回路モジュール１０に比べて、回路ブロックＡ，Ｂ間におけるアイソレーション特性がより良好となる。更に、シールド層１８がグランド導体Ｇに接触しているので、シールド層１８の電位がより接地電位に近づくようになる。
【００３８】
（第３の変形例）
以下に、第３の変形例に係る回路モジュールについて図面を参照しながら説明する。図７は、第３の変形例に係る回路モジュール１０ｃの断面構造図である。
【００３９】
回路モジュール１０ｃでは、回路基板１２は、溝２０の底面と対向する導体層２４を含んでいる。溝２０内には導電性樹脂が充填されており、回路基板１２内部のグランド電極と接続されているので接地電位となる。そのため、導体層２４と溝２０の底面との間には一方の電極が接地されたコンデンサが形成される。そのため、回路基板１２内に設けられていた接地コンデンサを回路基板１２外に配置することが可能となるので、回路基板１２内のコンデンサが１つ不要になる。その結果、回路基板１２内に空きスペースが形成され、該空きスペースに他の回路素子を配置することが可能となる。よって、回路モジュール１０ｃでは、回路基板１２の設計自由度が高くなる。
【００４０】
（第４の変形例）
以下に、第４の変形例に係る回路モジュールについて図面を参照しながら説明する。図８は、第４の変形例に係る回路モジュール１０ｄの断面構造図である。
【００４１】
回路モジュール１０ｄでは、複数の溝２０ａ，２０ｂが絶縁体層１６の主面Ｓ３に設けられている。溝２０ａ，２０ｂの深さは異なっている。すなわち、溝２０は、絶縁体層１６において複数設けられていてもよく、複数の溝２０の深さは、複数種類存在していてもよい。この場合には、溝２０が形成される位置に応じて、溝２０の深さが変更される。具体的には、アイソレーション特性を相対的に良好にしなければならない回路ブロック間に設けられる溝２０の深さは、相対的に深く設定される。アイソレーション特性を相対的に良好にしなければならない回路ブロックとは、例えば、コイルやアイソレータ等の周囲に磁界を発生させる電子部品を含む回路ブロックが挙げられる。一方、アイソレーション特性を相対的に良好にしなくてもよい回路ブロック間に設けられる溝２０の深さは、相対的に浅く設定される。
【００４２】
（第５の変形例）
以下に、第５の変形例に係る回路モジュールについて図面を参照しながら説明する。図９は、第５の変形例に係る回路モジュール１０ｅの断面構造図である。
【００４３】
回路モジュール１０ｅでは、溝２０が導電性樹脂により充填されておらず、溝２０の内周面が導電性樹脂により覆われている。よって、溝２０内には導電性樹脂が存在しない空間が設けられている。これにより、回路モジュール１０ｅでは、回路モジュール１０に比べて、より効果的に反りの発生を抑制できる。また、図９に示すように、溝２０が回路モジュール１０ｅのｘ軸方向の中心から正方向側にずれて配置されていることにより、回路モジュール１０ｅをマザー基板等に実装するときに回路モジュール１０ｅの方向識別を容易に行うことができる。
【００４４】
（第６の変形例）
以下に、第６の変形例に係る回路モジュールについて図面を参照しながら説明する。図１０は、第６の変形例に係る回路モジュール１０ｆの断面構造図である。
【００４５】
回路モジュール１０ｆでは、溝２０が導電性樹脂により充填されておらず、溝２０の内周面が導電性樹脂により覆われている。よって、溝２０内には導電性樹脂が存在しない空間が設けられている。これにより、回路モジュール１０ｆでは、回路モジュール１０に比べて、より効果的に反りの発生を抑制できる。
【００４６】
更に、回路モジュール１０ｆでは、溝２０の底面は、回路基板１２内のグランド導体Ｇと一致している。すなわち、回路モジュール１０ｆの溝２０の深さは、絶縁体層１６の厚み以上の大きさを有している。これにより、回路モジュール１０ｆでは、回路モジュール１０に比べて、回路ブロックＡ，Ｂ間におけるアイソレーション特性がより良好となる。更に、シールド層１８がグランド導体Ｇに接触しているので、シールド層１８の電位がより接地電位に近づくようになる。
【００４７】
（第７の変形例）
以下に、第７の変形例に係る回路モジュールについて図面を参照しながら説明する。図１１は、第７の変形例に係る回路モジュール１０ｇを上方から透視した図である。
【００４８】
回路モジュール１０，１０ａ〜１０ｆでは、絶縁体層１６の主面Ｓ３には、溝２０が設けられるものとした。しかしながら、絶縁体層１６の主面Ｓ３には、図１１に示すように、溝２０の変わりに穴２０'が設けられていてもよい。すなわち、絶縁体層１６の主面Ｓ３には、穴２０'等の凹部が設けられており、該凹部の内周面がシールド層１８を構成する導電性樹脂により覆われていればよい。
【００４９】
（その他の実施形態）
本発明に係る回路モジュールは、前記実施形態に係る回路モジュール１０，１０ａ〜１０ｇに限らず、その要旨の範囲内において変更可能である。
【００５０】
シールド層１８は、導電性樹脂により作製されているとしたが、導電性材料により作製されていればよく、金属がめっきされることにより形成されてもよいし、カーボンを含有する樹脂が塗布されることにより形成されてもよい。
【産業上の利用可能性】
【００５１】
以上のように、本発明は、回路モジュール及びその製造方法に有用であり、特に、良好なアイソレーション特性を得ることができる点において優れている。
【符号の説明】
【００５２】
Ａ，Ｂ  回路ブロック
Ｇ グランド導体
１０，１０ａ〜１０ｇ  回路モジュール
１２  回路基板
１４  電子部品
１６  絶縁体層
１８  シールド層
２０，２０ａ，２０ｂ  溝
２０'  穴
２４  導体層
１１２  マザー基板
１１６  絶縁体層
１１８  シールド層
【図１】
2012101920.tif 000003
【図２】
2012101920.tif 000004
【図３】
2012101920.tif 000005
【図４】
2012101920.tif 000006
【図５】
2012101920.tif 000007
【図６】
2012101920.tif 000008
【図７】
2012101920.tif 000009
【図８】
2012101920.tif 000010
【図９】
2012101920.tif 000011
【図１０】
2012101920.tif 000012
【図１１】
2012101920.tif 000013
【図１２】
2012101920.tif 000014
【手続補正書】
【提出日】平成26年4月30日(2014.4.30)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主面上に実装されている電子部品と、
前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に溝が設けられている絶縁体層と、
前記絶縁体層の主面及び前記溝の内周面を覆っている導電性材料からなるシールド層と、
を備えており、
前記溝は、前記絶縁体層のみに設けられており、前記基板まで到達していないこと、
を特徴とする回路モジュール。
【請求項２】
前記基板は、グランド導体層を含んでおり、
前記シールド層は、前記グランド導体層に接続されていること、
を特徴とする請求項１に記載の回路モジュール。
【請求項３】
前記溝は、前記絶縁体層の主面に複数設けられており、
前記複数の溝の深さは、複数種類存在していること、
を特徴とする請求項１又は請求項２のいずれかに記載の回路モジュール。
【請求項４】
前記基板は、前記溝の底面に設けられている前記導電性材料と対向する導体層を含んでいること、
を特徴とする請求項１ないし請求項３のいずれかに記載の回路モジュール。
【請求項５】
前記基板には、異なる機能を有する複数の回路ブロックが設けられており、
前記溝は、前記複数の回路ブロックの境界に設けられていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の回路モジュール。
【請求項６】
前記シールド層を構成する導電性材料が前記溝の内周面に倣って設けられることにより、該溝内に該導電性材料が存在しない空間が設けられていること、
を特徴とする請求項１ないし請求項５のいずれかに記載の回路モジュール。
【請求項７】
基板を準備する第１の工程と、
前記基板の主面上に、複数の電子部品を実装する第２の工程と、
前記基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する第３の工程と、
前記絶縁体層の主面に、前記絶縁体層のみに設けられており、前記基板まで到達しない溝を形成する第４の工程と、
前記絶縁体層の主面及び前記溝の内周面に導電性材料を塗布して、シールド層を形成する第５の工程と、
を備えていること、
を特徴とする回路モジュールの製造方法。
【請求項８】
前記第４の工程では、ダイサーにより前記絶縁体層の主面に前記溝を形成すること、
を特徴とする請求項７に記載の回路モジュールの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本発明の一形態に係る回路モジュールは、基板と、前記基板の主面上に実装されている電子部品と、前記基板の主面及び前記電子部品を覆う絶縁体層であって、主面に溝が設けられている絶縁体層と、前記絶縁体層の主面及び前記溝の内周面を覆っている導電性材料からなるシールド層と、を備えており、前記溝は、前記絶縁体層のみに設けられており、前記基板まで到達していないこと、を特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
前記回路モジュールの製造方法は、基板を準備する第１の工程と、前記基板の主面上に、複数の電子部品を実装する第２の工程と、前記基板の主面及び前記複数の電子部品を覆うように絶縁体層を形成する第３の工程と、前記絶縁体層の主面に、前記絶縁体層のみに設けられており、前記基板まで到達しない溝を形成する第４の工程と、前記絶縁体層の主面及び前記溝の内周面に導電性材料を塗布して、シールド層を形成する第５の工程と、を備えていること、を特徴とする。
【国際調査報告】
2012101920.tif 000015
2012101920.tif 000016