(57)【要約】  半導体装置（Ａ１）は、複数の電極（２１）を有する半導体素子（２）と、複数の電極（２１）と導通する複数の端子（３）と、半導体素子（２）を覆う封止樹脂（１）と、を備えている。封止樹脂（１）は、半導体素子（２）の厚さ方向（ｚ）における底面（３ａ）を露出させるように、複数の端子（３）を覆っており、上記複数の端子のいずれかである第１の端子（３）は、複数の電極（２１）のいずれかである第１の電極（２１）と、厚さ方向（ｚ）視において重なる位置に配置されている。半導体装置（Ａ１）は、第１の端子（３）と第１の電極（２１）の双方に接する導電接続部材（４）を備えている。
2012137714.tif 000002
【特許請求の範囲】
【請求項１】
複数の電極を有する半導体素子と、
上記複数の電極と導通する複数の端子と、
上記半導体素子を覆う封止樹脂と、
を備えた半導体装置であって、
上記封止樹脂は、上記半導体素子の厚さ方向における一方の端面を露出させるように、上記複数の端子を覆っており、
上記複数の端子のいずれかである第１の端子は、上記複数の電極のいずれかである第１の電極と、上記厚さ方向視において重なる位置に配置されており、
上記第１の端子と上記第１の電極の双方に接する導電接続部材を備えていることを特徴とする、半導体装置。
【請求項２】
上記第１の端子の厚さは０．０２〜０．０３ｍｍである、請求項１に記載の半導体装置。
【請求項３】
上記第１の端子は、複数の金属層を備えており、
上記複数の金属層は、上記導電接続部材と接する第１の金属層と、上記厚さ方向において上記第１の金属層の一方側に配置され、上記第１の金属層とは異なる材質からなる第２の金属層と、を含んでいる、請求項２に記載の半導体装置。
【請求項４】
上記第２の金属層は、上記第１の金属層よりも厚く形成されている、請求項３に記載の半導体装置。
【請求項５】
上記第１の金属層は金またはパラジウム製であり、上記第２の金属層はニッケル製である、請求項３または４に記載の半導体装置。
【請求項６】
上記導電接続部材は、上記第１の電極に接する柱状部材と、上記柱状部材と上記第１の端子とを固定する固定部材とを備えている、請求項１ないし５のいずれかに記載の半導体装置。
【請求項７】
上記柱状部材は、銅または金製のポストである、請求項６に記載の半導体装置。
【請求項８】
上記固定部材は、はんだである、請求項６または７に記載の半導体装置。
【請求項９】
上記固定部材は銀製である、請求項６ないし８のいずれかに記載の半導体装置。
【請求項１０】
上記導電接続部材は、はんだバンプである、請求項１ないし５のいずれかに記載の半導体装置。
【請求項１１】
上記複数の端子は、上記厚さ方向視において格子状に配列されている、請求項１ないし１０のいずれかに記載の半導体装置。
【請求項１２】
上記複数の端子は、上記封止樹脂と接触する粗面を有している、請求項１ないし１１のいずれかに記載の半導体装置。
【請求項１３】
上記封止樹脂は、上記厚さ方向と直交する第１の方向における上記第１の端子の一方の端面を露出させるように、上記第１の端子を覆っている、請求項１ないし１２のいずれかに記載の半導体装置。
【請求項１４】
上記封止樹脂の厚さは、０．２〜０．３ｍｍである、請求項１ないし１３のいずれかに記載の半導体装置。
【請求項１５】
上記厚さ方向視において上記半導体素子と重なる位置に配置された追加の半導体素子と、
上記追加の半導体素子と導通する追加の複数の端子とを備えている、請求項１ないし１２のいずれかに記載の半導体装置。
【請求項１６】
上記追加の半導体素子は複数の追加の電極を有しており、
上記複数の追加の電極と、上記複数の追加の端子とを接続する複数のワイヤを備えている、請求項１５に記載の半導体装置。
【請求項１７】
上記封止樹脂は、上記厚さ方向における上記複数の追加の端子の一方の端面を露出させるように、上記複数の追加の端子を覆っている、請求項１５または１６に記載の半導体装置。
【請求項１８】
上記複数の追加の端子は、上記複数の端子を囲む矩形状に配置されている、請求項１６または１７に記載の半導体装置。
【請求項１９】
基台に複数の端子を形成する工程と、
上記基台の厚さ方向視において、上記複数の端子と重なるように半導体素子を設置する工程と、
上記複数の端子および上記半導体素子を樹脂で封止する工程と、
上記基台を除去する工程と、を備えており、
上記半導体素子は、複数の電極を有しており、
上記半導体素子を設置する工程は、上記複数の電極の一つである第１の電極と上記複数の端子の一つである第１の端子とに接する導電接続部材を形成する工程を含んでいることを特徴とする、半導体装置の製造方法。
【請求項２０】
上記複数の端子を形成する工程は、上記基台に金属メッキ層を形成する工程を含む、請求項１９に記載の半導体装置の製造方法。
【請求項２１】
上記導電接続部材を形成する工程は、上記第１の電極に上記厚さ方向に起立する柱状部材を形成する工程と、上記柱状部材と上記第１の端子とを固定する工程とを備えている、請求項１９または２０に記載の半導体装置の製造方法。
【請求項２２】
上記柱状部材を形成する工程では、銅または金のポストを形成する、請求項２１に記載の半導体装置の製造方法。
【請求項２３】
上記柱状部材と上記第１の端子とを固定する工程は、はんだ材料を用いて行われる、請求項２１または２２に記載の半導体装置の製造方法。
【請求項２４】
上記柱状部材と上記第１の端子とを固定する工程は、銀ペーストを用いて行われる、請求項２１または２２に記載の半導体装置の製造方法。
【請求項２５】
上記導電接続部材を形成する工程では、はんだバンプを形成する、請求項１９または２０に記載の半導体装置の製造方法。
【請求項２６】
上記複数の端子の少なくともいずれかに粗面形成処理を施す工程を備えている、請求項１９ないし２５のいずれかに記載の半導体装置の製造方法。
【請求項２７】
上記半導体素子に、複数の追加の電極を有する追加の半導体素子を設置する工程と、
上記基台に複数の追加の端子を形成する工程と、
上記複数の追加の電極と上記複数の追加の端子とを接続する工程と、を備えている、請求項１９ないし２６のいずれかに記載の半導体装置の製造方法。
【請求項２８】
上記複数の追加の端子を形成する工程は、上記基台に金属メッキ層を形成する工程を含む、請求項２７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、ＳＯＮ（Small Outline Non-leaded Package）、ＱＦＮ（Quad Flat Non Leaded Package）等のパッケージ型半導体装置が広く製造されている。図７７にはＱＦＮ型の半導体装置の一例を断面図で示している（たとえば、特許文献１参照）。図７７に示す半導体装置９０は、樹脂ケース９１と、基台リード９２と、半導体チップ９３と、リード端子９４と、接続ワイヤ９５とを備えている。半導体チップ９３は基台リード９２に固定されており、接続ワイヤ９５を介してリード端子９４と接続されている。このような半導体装置９０は、リードフレームを用いて製造される。リードフレームは０．２ｍｍ程度の厚さの金属板を精密プレスによる打ち抜きやエッチングによって所望パターンに形成することによって製造される。【０００３】
リードフレームを用いて半導体装置９０を製造する際には、基台リード９２に半導体チップ９３を設置し、半導体チップ９３とリード端子９４とを接続ワイヤ９５で接続した後にリードフレームを樹脂ケース９１で覆う。その後に、不要なリードフレーム部分を切断して除去する。【０００４】
各種電子機器の小型化に伴い、半導体装置９０の小型化が求められている。小型化の一つの方法として、半導体装置９０の厚さ方向寸法を縮小することが考えられる。金属板から形成される基台リード９２およびリード端子９４の厚さは、半導体装置９０の薄型化を図る上で不利な要素となっている。このため、リードフレームを用いずにパッケージ形態の半導体装置を製造することが提案されている。たとえば、金属製の基台上にメッキにより端子を形成し、後に基台をエッチングにより除去する手法が知られている（たとえば、特許文献１参照）。【０００５】
しかしながら、リードフレームを用いず、上述のようにメッキにより端子を形成した場合、端子の厚さは２０μｍ程度となり、樹脂ケースから脱落しやすくなる可能性がある。リードフレームを用いずに半導体装置を製造する上で、端子の引き抜き強度の確保が課題となっている。【０００６】
従来、上述の例の他にも、様々な半導体装置の製造方法が考えられている。たとえば特許文献２に記載の方法では、まず、平坦性の高い金属板に外部電極パッド部を形成する。次に、金属板および外部電極パッド部を絶縁性樹脂薄膜層で覆う。次に、絶縁性樹脂薄膜層に開口部を形成したのち、開口部に金属薄膜配線部を形成する。次に、金属薄膜配線部を絶縁性樹脂薄膜層で覆う。このような工程を繰り返すことにより、複数の金属薄膜配線部を積層させる。次に、金属板をエッチングにより除去することにより、多層配線基板を形成している。多層配線基板には半導体チップが搭載され、多層配線基板における金属薄膜配線部と半導体チップの電極とが導通することとなる。【０００７】
このような半導体装置の製造方法においては、金属薄膜配線部を形成する際、金属板上に形成された金属膜をエッチングするのにフォトリソグラフィを行っている。金属薄膜配線部を金属板上に順番に形成するため、フォトリソグラフィも順番に行っている。フォトリソグラフィを行うには、フォトマスクを形成したり、露光装置を用意したりする必要があり手間を要する。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００９−２４６３９５号公報
【特許文献２】特開２００１−２５７２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明は、上記した事情のもとで考え出されたものであって、端子の脱落を防ぐことが可能な半導体装置および半導体装置の製造方法を提供することを第１の課題とする。【００１０】
本発明は、上記した事情のもとで考え出されたものであって、効率よく半導体装置を製造できる半導体装置の製造方法を提供することを第２の課題とする。
【課題を解決するための手段】
【００１１】
本発明の第１の側面によって提供される半導体装置は、複数の電極を有する半導体素子と、上記複数の電極と導通する複数の端子と、上記半導体素子を覆う封止樹脂と、を備えた半導体装置であって、上記封止樹脂は、上記半導体素子の厚さ方向における一方の端面を露出させるように、上記複数の端子を覆っており、上記複数の端子のいずれかである第１の端子は、上記複数の電極のいずれかである第１の電極と、上記厚さ方向視において重なる位置に配置されており、上記第１の端子と上記第１の電極の双方に接する導電接続部材を備えていることを特徴とする。【００１２】
好ましい実施の形態において、上記第１の端子の厚さは０．０２〜０．０３ｍｍである。【００１３】
より好ましい実施の形態において、上記第１の端子は、複数の金属層を備えており、上記複数の金属層は、上記導電接続部材と接する第１の金属層と、上記厚さ方向において上記第１の金属層の一方側に配置され、上記第１の金属層とは異なる材質からなる第２の金属層と、を含んでいる。【００１４】
好ましくは、上記第２の金属層は、上記第１の金属層よりも厚く形成されている。【００１５】
たとえば、上記第１の金属層は金またはパラジウム製であり、上記第２の金属層はニッケル製である。【００１６】
好ましい実施の形態において、上記導電接続部材は、上記第１の電極に接する柱状部材と、上記柱状部材と上記第１の端子とを固定する固定部材とを備えている。【００１７】
たとえば、上記柱状部材は、銅または金製のポストである。【００１８】
たとえば、上記固定部材は、はんだである。【００１９】
たとえば、上記固定部材は銀製でもよい。【００２０】
別の好ましい実施の形態において、上記導電接続部材は、はんだバンプである。【００２１】
好ましい実施の形態において、上記複数の端子は、上記厚さ方向視において格子状に配列されている。【００２２】
好ましい実施の形態において、上記複数の端子は、上記封止樹脂と接触する粗面を有している。【００２３】
好ましい実施の形態において、上記封止樹脂は、上記厚さ方向と直交する第１の方向における上記第１の端子の一方の端面を露出させるように、上記第１の端子を覆っている。【００２４】
たとえば、上記封止樹脂の厚さは、０．２〜０．３ｍｍである。【００２５】
好ましい実施の形態の一つでは、上記厚さ方向視において上記半導体素子と重なる位置に配置された追加の半導体素子と、上記追加の半導体素子と導通する追加の複数の端子とを備えている。【００２６】
好ましくは、上記追加の半導体素子は複数の追加の電極を有しており、上記複数の追加の電極と、上記複数の追加の端子とを接続する複数のワイヤを備えている。【００２７】
好ましくは、上記封止樹脂は、上記厚さ方向における上記複数の追加の端子の一方の端面を露出させるように、上記複数の追加の端子を覆っている。【００２８】
好ましくは、上記複数の追加の端子は、上記複数の端子を囲む矩形状に配置されている。【００２９】
本発明の第２の側面によって提供される半導体装置の製造方法は、基台に複数の端子を形成する工程と、上記基台の厚さ方向視において、上記複数の端子と重なるように半導体素子を設置する工程と、上記複数の端子および上記半導体素子を樹脂で封止する工程と、上記基台を除去する工程と、を備えており、上記半導体素子は、複数の電極を有しており、上記半導体素子を設置する工程は、上記複数の電極の一つである第１の電極と上記複数の端子の一つである第１の端子とに接する導電接続部材を形成する工程を含んでいることを特徴とする。【００３０】
好ましい製造方法において、上記複数の端子を形成する工程は、上記基台に金属メッキ層を形成する工程を含んでいる。【００３１】
好ましい製造方法において、上記導電接続部材を形成する工程は、上記第１の電極に上記厚さ方向に起立する柱状部材を形成する工程と、上記柱状部材と上記第１の端子とを固定する工程とを備えている。【００３２】
好ましくは、上記柱状部材を形成する工程では、銅または金のポストを形成する。【００３３】
好ましい例では、上記柱状部材と上記第１の端子とを固定する工程は、はんだ材料を用いて行われる。【００３４】
別の好ましい例では、上記柱状部材と上記第１の端子とを固定する工程は、銀ペーストを用いて行われる。【００３５】
別の好ましい製造方法において、上記導電接続部材を形成する工程では、はんだバンプを形成する。【００３６】
より好ましい例では、上記複数の端子の少なくともいずれかに粗面形成処理を施す工程を備えている。【００３７】
好ましい製造方法において、上記半導体素子に、追加の複数の電極を有する追加の半導体素子を設置する工程と、上記基台に追加の複数の端子を形成する工程と、上記追加の複数の電極と上記追加の複数の端子とを接続する工程と、を備えている。【００３８】
好ましくは、上記追加の複数の端子を形成する工程は、上記基台に金属メッキ層を形成する工程を含んでいる。【００３９】
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１−Ａ実施形態に基づく半導体装置を示す断面図である。
【図２】図１に示す半導体装置の底面図である。
【図３】図１に示す半導体装置の要部拡大断面図である。
【図４】図１の半導体装置の製造方法の一例において、基台に端子を形成した状態を示す要部平面図である。
【図５】図１の半導体装置の製造方法の一例において、半導体素子を設置する工程を示す要部断面図である。
【図６】図１に示す半導体装置の製造方法の一例において、半導体素子を設置した状態を示す要部断面図である。
【図７】図１の半導体装置の製造方法の一例において、封止樹脂を形成した状態を示す要部断面図である。
【図８】図１の半導体装置の製造方法の一例において、基台を除去した状態を示す要部断面図である。
【図９】好ましい端子の形状をより詳細に示す図である。
【図１０】本発明の第２−Ａ実施形態に基づく半導体装置を示す断面図である。
【図１１】本発明の第３−Ａ実施形態に基づく半導体装置を示す平面図である。
【図１２】図１１のＸＩ−ＸＩ線に沿う断面図である。
【図１３】図１１に示す半導体装置の底面図である。
【図１４】本発明の第４−Ａ実施形態に基づく半導体装置を示す断面図である。
【図１５】本発明の第１−Ｂ実施形態に基づく半導体装置を示す断面図である。
【図１６】図１５に示す半導体装置の底面図である。
【図１７】図１５に示す半導体装置の要部拡大断面図である。
【図１８】図１５の半導体装置の製造方法の一例において、基台に第３の金属層を形成した状態を示す要部平面図である。
【図１９】図１５の半導体装置の製造方法の一例において、基台に第２の金属層を形成した状態を示す要部平面図である。
【図２０】図１５の半導体装置の製造方法の一例において、基台に第１の金属層を形成した状態を示す要部平面図である。
【図２１】図１５の半導体装置の製造方法の一例において、導電接続部材を形成する工程を示す要部断面図である。
【図２２】図１５に示す半導体装置の製造方法の一例において、導電接続部材が形成された状態を示す要部断面図である。
【図２３】図１５の半導体装置の製造方法の一例において、封止樹脂を形成した状態を示す要部断面図である。
【図２４】図１５の半導体装置の製造方法の一例において、基台を除去した状態を示す要部断面図である。
【図２５】好ましい端子の形状をより詳細に示す図である。
【図２６】本発明の第２−Ｂ実施形態に基づく半導体装置を示す要部断面図である。
【図２７】図２６の半導体装置の要部拡大断面図である。
【図２８】図２６の半導体装置の製造方法の一例における要部平面図である。
【図２９】本発明の第３−Ｂ実施形態に基づく半導体装置を示す断面図である。
【図３０】図２９に示す半導体装置の要部拡大断面図である。
【図３１】本発明の第４−Ｂ実施形態に基づく半導体装置を示す断面図である。
【図３２】図３１に示す半導体装置の要部拡大断面図である。
【図３３】本発明の第５−Ｂ実施形態に基づく半導体装置を示す平面図である。
【図３４】図３３のＸＸＸＩＶ−ＸＸＸＩＶ線に沿う断面図である。
【図３５】図３３に示す半導体装置の底面図である。
【図３６】本発明の第６−Ｂ実施形態に基づく半導体装置を示す断面図である。
【図３７】本発明の第１−Ｃ実施形態に基づく半導体装置の実装構造を説明するための断面図である。
【図３８】図３７に示す電極膜の平面図である。
【図３９】本発明の第１−Ｃ実施形態に基づく半導体装置の製造方法において形成されるフレームを示す断面図である。
【図４０】本発明の第１−Ｃ実施形態に基づく半導体装置の製造方法において形成されるフレームを示す断面図である。
【図４１】本発明の第１−Ｃ実施形態に基づく半導体装置の製造方法において形成されるフレームを示す断面図である。
【図４２】本発明の第１−Ｃ実施形態に基づく半導体装置の製造方法における一工程を示す断面図である。
【図４３】図４２に続く一工程を示す断面図である。
【図４４】図４３に続く一工程を示す断面図である。
【図４５】図４４に続く一工程を示す断面図である。
【図４６】図４５に続く一工程を示す断面図である。
【図４７】図４６に続く一工程を示す断面図である。
【図４８】図４７に続く一工程を示す断面図である。
【図４９】図４８に続く一工程を示す断面図である。
【図５０】図４９に続く一工程を示す断面図である。
【図５１】図５０に続く一工程を示す断面図である。
【図５２】図５１に続く一工程を示す断面図である。
【図５３】図５２に続く一工程を示す断面図である。
【図５４】図５３に続く一工程を示す断面図である。
【図５５】図５４に続く一工程を示す断面図である。
【図５６】図５５に続く一工程を示す断面図である。
【図５７】本発明の第１−Ｃ実施形態の第１変形例に基づく半導体装置の断面図である。
【図５８】本発明の第１−Ｃ実施形態の第１変形例に基づく半導体装置の製造方法における一工程を示す断面図である。
【図５９】図５８に続く一工程を示す断面図である。
【図６０】図５９に続く一工程を示す断面図である。
【図６１】図６０に続く一工程を示す断面図である。
【図６２】図６１に続く一工程を示す断面図である。
【図６３】図６２に続く一工程を示す断面図である。
【図６４】本発明の第１−Ｃ実施形態の第２変形例に基づく半導体装置の断面図である。
【図６５】本発明の第１−Ｃ実施形態の第３変形例に基づく半導体装置の断面図である。
【図６６】本発明の第１−Ｃ実施形態の第３変形例に基づく半導体装置の製造方法における一工程を示す断面図である。
【図６７】図６６に続く一工程を示す断面図である。
【図６８】図６７に続く一工程を示す断面図である。
【図６９】図６８に続く一工程を示す断面図である。
【図７０】図６９に続く一工程を示す断面図である。
【図７１】図７０に続く一工程を示す断面図である。
【図７２】本発明の第２−Ｃ実施形態に基づく半導体装置の断面図である。
【図７３】本発明の第２−Ｃ実施形態に基づく半導体装置の製造方法における一工程を示す断面図である。
【図７４】図７３に続く一工程を示す断面図である。
【図７５】図７４に続く一工程を示す断面図である。
【図７６】図７５に続く一工程を示す断面図である。
【図７７】従来の半導体装置の一例を示す断面図である。
【発明を実施するための形態】
【００４１】
以下、本発明に基づく半導体装置および半導体装置の製造方法に関して、図１〜図１４を参照して具体的に説明する。
【００４２】
＜第１−Ａ実施形態＞
図１〜図３は、本発明の第１−Ａ実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ１は、半導体素子１０と、１対の端子３と、１対の導電接続部材４と、封止樹脂６とを備えている。なお、以下の説明で使用するｘ，ｙ，ｚ方向は互いに直交する方向であり、ｚ方向は封止樹脂６、半導体素子１０、および端子３の厚さ方向である。また、以下において、ｚ方向における図１中下側を底側とし、図１中上側を表側とする。
【００４３】
図１に示すように、半導体装置Ａ１は、基板Ｂ１にはんだ５によって固定されて使用される。基板Ｂ１の表面上には図示しない配線パターンが形成されている。はんだ５は図示しない配線パターンと１対の端子３とを導通させている。なお、図３においては、基板Ｂ１およびはんだ５を省略している。
【００４４】
封止樹脂６は、半導体素子１０を完全に覆い、１対の端子３の底面３ａおよび側面３ｂを露出させるように１対の端子３を覆っている。封止樹脂６は、たとえば黒色のエポキシ樹脂からなり、ｘ方向に長く延びる直方体状に形成されている。一例として、封止樹脂６のｘ方向寸法は２．１０ｍｍであり、ｙ方向寸法は１．６０ｍｍであり、ｚ方向寸法は０．２〜０．３ｍｍである。これらの寸法は、半導体素子１０の大きさに応じて適宜変更され得るものである。
【００４５】
半導体素子１０は、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。半導体素子１０の底面には１対の電極１１が設けられている。１対の電極１１は、ｘ方向に離間するように設置されている。１対の電極１１は、半導体素子１０内の微細回路に接続されている。半導体素子１０は、電子回路に組み込まれて使用される。その際、１対の電極１１を電子回路内の配線と接続することより、半導体素子１０はその機能を発揮する。なお、本実施形態では説明の簡略化のために電極１１の個数を２個としている。電極１１の個数は半導体素子１０の機能に応じて適宜変更され得るものである。
【００４６】
１対の端子３は、図２に示すように、ｘ方向に離間し、かつ、その一部がｚ方向視において１対の電極１１と重なるように配置されている。各端子３はｘ方向に長く延びるｚ方向視矩形状に形成されており、ｘ方向における長さはたとえば０．２ｍｍである。図１に示すように、ｘ方向における図中右側に配置された端子３の右端部はｚ方向視において半導体素子１０と重ならない位置に突出しており、右方の側面３ｂは封止樹脂６の右側の側面と面一となっている。ｘ方向における図中左方に配置された端子３の左端部はｚ方向視において半導体素子１０と重ならない位置に突出しており、左方の側面３ｂは封止樹脂６の左側の側面と面一となっている。さらに、各端子３の底面３ａは、封止樹脂６の底面６ａと面一となっている。なお、端子３の個数は半導体素子１０の電極１１の個数に応じたものであり、半導体素子１０の機能に応じて適宜変更され得るものである。
【００４７】
端子３は、たとえば０．０２〜０．０３ｍｍの厚さを有している。  図３に示すように、端子３は、第１の金属層３１０、第２の金属層３２０、および、第３の金属層３３０を備えている。第１の金属層３１０は、金またはパラジウム製であり、ｚ方向における厚さは５μｍとなっている。第１の金属層３１０は、ｚ方向における表面側に配置されており、導電接続部材４と接している。第２の金属層３２０は、第１の金属層３１０とは異なる材質からなり、ｚ方向における厚さが第１の金属層３１０より厚くなるように形成されている。具体的には、第２の金属層３２０は、ニッケル製であり、ｚ方向における厚さは２０μｍとなっている。図３に示す例では、第２の金属層３２０は、第１の金属層３１０の底面と接するように配置されている。第３の金属層３３０は、金製であり、ｚ方向における厚さが５μｍとなっている。第３の金属層３３０は、ｚ方向における底面側に配置されている。端子３の底面３ａは第３の金属層３３０の底面である。
【００４８】
１対の導電接続部材４は、それぞれ、図１に示すように、ｚ方向視において重なり合う電極１１と端子３との間に設けられている。各導電接続部材４は、柱状部材４１および固定部材４２を備えている。柱状部材４１は、たとえば銅または金製のポストであり、ｚ方向を高さ方向とする円柱状に形成されている。図３に示すように、柱状部材４１のｚ方向における表面は電極１１と接しており、柱状部材４１のｚ方向における底面は第１の金属層３１０に接している。この柱状部材４１により、電極１１と端子３とは導通している。固定部材４２は、たとえば無鉛はんだまたは高融点はんだであり、端子３の表面の一部と柱状部材４１を覆っている。この固定部材４２は柱状部材４１と端子３とを固定している。図３に示す例では、固定部材４２は電極１１にも接しており、柱状部材４１と電極１１とを固定している。
【００４９】
なお、本実施形態では柱状部材４１が端子３に接しているが、柱状部材４１と端子３との間に固定部材４２が入り込んでしまう場合もあり得る。そのような場合でも、固定部材４２ははんだであるため、端子３と電極１１との導通に支障は生じない。
【００５０】
半導体装置Ａ１を基板Ｂ１に接続するはんだ５は、図１に示すように、端子３の底面３ａと側面３ｂとを覆うように形成されている。
【００５１】
次に、半導体装置Ａ１の製造方法の一例について、図４〜図８を参照しつつ以下に説明する。
【００５２】
半導体装置Ａ１の製造には基台７を用いる。基台７は、たとえばｚ方向における厚さは０．１２５ｍｍ程度の銅板である。基台７は、たとえばｚ方向視において矩形状であり、多数の半導体装置Ａ１を含むような大きさである。
【００５３】
半導体装置Ａ１を製造する際には、まず基台７を用意し、基台７の表面に複数の端子３を形成する工程を行う。端子３を形成する工程では、たとえば無電解メッキ処理により基台７の表面全体に金属メッキ層を形成する。本実施形態では、まず金メッキ層を形成し、次にニッケルメッキ層を形成し、その後に金またはパラジウムのメッキ層を形成する。その後に金属メッキ層をエッチングにより所望の形状とする。このようにすることで、図４に示すように多数の端子３を基台７上に形成することができる。なお、最初に形成された金メッキ層が第３の金属層３３０となり、ニッケルメッキ層が第２の金属層３２０となり、金またはパラジウムのメッキ層が第１の金属層３１０となる。
【００５４】
次に、導電接続部材４を形成する工程を行う。この工程では、まず半導体素子１０の各電極１１に柱状部材４１を形成する工程を行う。この工程は、たとえば、半導体素子１０に対して柱状部材４１に対応する開口を有するレジストを設け、開口部分に金または銅を充填することにより行われる。あるいは、あらかじめポストが設けられた半導体素子１０を用意してもよい。次に、図５に示すように、端子３にはんだ材料４２Ａを設置する工程と、柱状部材４１が取り付けられた半導体素子１０を基台７上に設置する工程を行う。はんだ材料４２Ａを設置する工程は、たとえば印刷により行うことができる。半導体素子１０を基台７上に設置する工程は、基台７をリフロー炉で加熱してはんだ材料４２Ａを融解させ、柱状部材４１がはんだ材料４２Ａが印刷された場所に当たるように半導体素子１０を基台７に押し当てることにより行われる。この工程により、はんだ材料４２Ａに柱状部材４１が押し込まれ、はんだ材料４２Ａは柱状部材４１を覆う形状となる。このはんだ材料４２Ａが硬化したものが固定部材４２である。以上の工程により、図６に示すように導電接続部材４が形成され、導電接続部材４を介して半導体素子１０は端子３に接続される。
【００５５】
次に、封止樹脂６を形成する工程を行う。この工程において、複数の端子３および半導体素子１０を樹脂で封止する。図７には封止樹脂６を形成した後の状態を示している。この工程は、たとえばトランスファモールド法により行うことができる。この方法では、基台７を金型に設置し、金型内に液化したエポキシ樹脂を流し込む処理が行われる。
【００５６】
次に、基台７を除去する工程を行う。基台７を除去する工程は、基台７を底面側からエッチングすることにより行われる。なお、エッチング処理は、機械的に研磨することで行ってもよく、銅を融解させる液剤を用いて行ってもよい。この工程により、図８に示すように、各端子３の底面３ａが封止樹脂６の底面側に露出する。
【００５７】
図８に示す状態において、封止樹脂６はｚ方向視において基台７と同じサイズである。図８の封止樹脂６を切断することで、図１に示す半導体装置Ａ１を得ることができる。封止樹脂６を切断する際には、たとえば図８に示す二点鎖線Ｃに沿って切断を行う。このとき、端子３の端部も切断される。このようにすると、図１に示すように、側面３ｂが封止樹脂６から露出する構成となる。
【００５８】
次に、半導体装置Ａ１およびその製造方法の作用について説明する。
【００５９】
各端子３はメッキ処理により基台７の表面に形成されているため、各端子３の厚さは、従来の説明で示した半導体装置９０のリード端子９４の厚さと比べて薄いものとなる。上述した製造方法は、半導体装置Ａ１の薄型化を図るのに適している。
【００６０】
図１に示すように各端子３ははんだ５によって基板Ｂ１に固定されている。上述したように、端子３は薄いため封止樹脂６と接触している面積は少なく、半導体装置Ａ１に意図せぬ力が加わった場合に、各端子３がはんだ５に張り付いたまま、封止樹脂６から脱落してしまうことが懸念される。しかしながら、本実施形態では、各端子３は固定部材４２により柱状部材４１に固定されている。このため、各端子３と封止樹脂６との接触面積が小さい場合であっても、各端子３が封止樹脂６から脱落しにくくなっている。従って、半導体装置Ａ１は、端子３の薄型化を図りつつ、信頼性を確保することができる。また、端子３が柱状部材４１に固定されているため、基台７を除去する際に端子３が脱落しにくくなっており、不良発生率の改善が期待できる。このことは、半導体装置Ａ１の製造工程を効率化するうえで望ましいことである。
【００６１】
本実施形態では、製造工程において、端子３を切断する工程を含んでいる。端子３を切断する際には、切断面において端子３をｚ方向に引っ張る力が生じる。このため、切断用のエッジが端子３を引っ張り、端子３を封止樹脂６から脱落させる懸念がある。しかしながら、本実施形態では、端子３を薄型化しているため、端子３を切断する際の切断面は小さなものとなり、エッジが端子３を引っ張る力も小さくなる。さらに、端子３を薄型化しているため、端子３を切断した際にバリが出るのも防ぎやすくなっている。従って、半導体装置Ａ１は製造時に不良が生じるのを好ましく防ぐことができる。
【００６２】
本実施形態では、各端子３は、第１〜第３の金属層３１０，３２０，３３０によって構成されている。このうち、最も厚さのある第２の金属層３２０は比較的硬質であり、金などにくらべて変形しにくい。このため、端子３を切断する工程でバリが生じるのをより一層防ぎやすくなっている。また、ニッケルは金と比較して安価であり、第２の金属層３２０を厚くとることは経済的にも好ましい。
【００６３】
本実施形態では、端子３の側面３ｂが封止樹脂６から露出している。この構成は上述したように、封止樹脂６を切断する際の位置を調整することで容易に実現できるものである。端子３の厚さおよび構造は、この製造方法を行う上で望ましいものである。具体的には、端子３がメッキにより従来と比較して薄く形成されているため、切断工程をより円滑に行うことが可能となり、製造工程の効率化が期待できる。
【００６４】
図１に示すように、はんだ５は端子３の側面３ｂを覆うように形成されている。この構造は、はんだ５が底面３ａのみに接している場合と比較して、端子３とはんだ５との接合力を高め、半導体装置Ａ１を安定的に基板Ｂ１に実装するうえで好ましいものである。
【００６５】
本実施形態では、各端子３は、ｚ方向視において半導体素子１０と重なるように配置されている。このことは、封止樹脂６のｚ方向視サイズを小型化する上で望ましい構成である。
【００６６】
本実施形態では、各端子３の底面３ａ側には反応性が低い金からなる第３の金属層３３０が配置されている。このような構成は、基台７を液剤を用いて除去する場合に望ましいものである。
【００６７】
なお、上記の実施形態では、固定部材４２としてはんだを用いているが、銀ペーストを用いて固定部材４２を形成してもよい。この場合、完成した固定部材４２は銀製となる。
【００６８】
図３に示す例では、各端子３の表面（図中上面）は封止樹脂６に接触する平坦な面となっているが、図９に拡大して示すように、各端子３の表面は微小な凹凸を形成して粗面としてもよい。各端子３を形成した後に、粗面形成処理を行うことで、各端子３の表面に微小な凹凸を形成することができる。粗面形成処理は、たとえば、ブラスト加工により行うことができる。各端子３の表面に微小な凹凸を形成すると、各端子３と封止樹脂６との接触面積が増加する。このため、各端子３を封止樹脂６から脱落しにくくすることができる。また、図９に示すように、端子３の表面と固定部材４２との接触面積も増加しており、端子３と固定部材４２との接合強度も補強される。
【００６９】
各端子３は図２に示すようにｚ方向視長矩形状である。各端子３は、長矩形の各辺に沿う４つの側面を持っている。これら４つの側面のうち、側面３ｂを除く３つの側面は、封止樹脂６によって覆われており、封止樹脂６に接触している。これらの側面に微小な凹凸を形成して粗面とすることによっても、各端子３と封止樹脂６との接触面積を増加させることができる。さらに、側面３ｂにも微小な凹凸を有する粗面を設けることで、端子３とはんだ５との接合力をさらに高めることができる。
【００７０】
図１０〜図１４は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【００７１】
＜第２−Ａ実施形態＞
図１０は、本発明の第２−Ａ実施形態に基づく半導体装置を示している。図１０に示す半導体装置Ａ２は、導電接続部材４としてはんだバンプ４３を用いており、その他の構成は半導体装置Ａ１と同様となっている。
【００７２】
はんだバンプ４３の形成は、半導体素子１０に対してはんだバンプ４３の形状に応じた開口があるレジストを用いて行うことができる。あるいは、あらかじめはんだバンプ４３がもうけられた半導体素子１０を用意しても構わない。本実施形態では、端子３ははんだバンプ４３を介して半導体素子１０の電極１１に固定される。このため、半導体装置Ａ２でも、端子３は封止樹脂６から剥離しにくくなっている。従って、半導体装置Ａ２の構成を用いても、端子３の薄型化を図りつつ、信頼性を確保することができる。
【００７３】
＜第３−Ａ実施形態＞
図１１〜図１３は、本発明の第３−Ａ実施形態に基づく半導体装置を示している。なお、封止樹脂６はたとえば黒色であり、外部から内部を見ることはできないが、説明の便宜上、図１２においては封止樹脂６の内部を示している。本実施形態の半導体装置Ａ３は、封止樹脂６、３つの半導体素子１０Ａ，１０Ｂ，１０Ｃ、２５個の端子３、９個のはんだバンプ４３、１６本のワイヤ４Ｗ、および、接合部材８１，８２を備えている。半導体装置Ａ３はエリアアレイ型の半導体装置の一例であり、図１３に示すように、２５個の端子３がｚ方向視格子状に配列されている。２５個の端子３のうち、外側の１６個は半導体素子１０Ｂ，１０Ｃと接続され、内側の９個は半導体素子１０Ａと接続されている。本実施形態では、各端子３はｚ方向視において正方形となっている。
【００７４】
封止樹脂６は、半導体素子１０Ａ，１０Ｂ、１０Ｃ、各はんだバンプ４３、各ワイヤ４Ｗ、および、接合部材８１、８２を完全に覆い、各端子３の底面３ａを露出させるように各端子３を覆っている。封止樹脂６は、たとえばエポキシ樹脂からなり、ｚ方向視正方形状に形成されている。
【００７５】
半導体素子１０Ａは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図１２に示す例では、半導体素子１０Ａはｚ方向視において正方形となっており、１６個の端子３が成す矩形枠の内側に配置されている。半導体素子１０Ａの底面には、ｚ方向視において格子状に配列された９個の電極１１が設けられている。各電極１１は、半導体素子１０Ａ内の微細回路に接続されている。なお、電極１１の個数は半導体素子１０Ａの機能に応じて適宜変更され得るものである。
【００７６】
２５個の端子３のうち内側の９個の端子３は、ｚ方向視において半導体素子１０Ａと重なる位置に配置されている。より具体的には、９個の端子３は、半導体素子１０Ａの底面に設けられた９個の電極１１と対向するように配置されている。各はんだバンプ４３は、本発明における導電接続部材であり、各電極１１と各端子３とを接合している。
【００７７】
半導体素子１０Ｂは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図１１に示す例では、半導体素子１０Ｂはｚ方向視において半導体素子１０Ａよりも小さな正方形となっている。半導体素子１０Ｂの底面は接合部材８１を介して半導体素子１０Ａの表面に固定されている。半導体素子１０Ｂの表面には８個の電極１２が設けられている。８個の電極１２は、半導体素子１０Ｂのｚ方向視における中央部分を空けるように、表面の周縁部に配列されている。図１１に示す例では、各電極１２は半導体素子１０Ｂの表面の各辺の両端および中央付近に配置されている。各電極１２は、半導体素子１０Ｂ内の微細回路に接続されている。なお、電極１２の個数は半導体素子１０Ｂの機能に応じて適宜変更され得るものである。
【００７８】
半導体素子１０Ｃは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図１１に示す例では、半導体素子１０Ｃはｚ方向視において半導体素子１０Ｂよりも小さな正方形となっている。半導体素子１０Ｃの底面は接合部材８２を介して半導体素子１０Ｂの表面に固定されている。半導体素子１０Ｃの表面には８個の電極１３が設けられている。図１１に示す例では、８個の電極１３は、ｘ方向視あるいはｙ方向視において、８個の電極１２と重ならない位置に配置されている。各電極１３は、半導体素子１０Ｃ内の微細回路に接続されている。なお、電極１３の個数は半導体素子１０Ｃの機能に応じて適宜変更され得るものである。
【００７９】
接合部材８１，８２は、たとえば、ＤＡＦテープである。図１１に示すように、接合部材８１はｚ方向視略矩形状であり、半導体素子１０Ａの表面の大部分を覆っている。前述のように、半導体素子１０Ａの電極１１は底面側に設けられている。このため、接合部材８１の大きさを半導体素子１０Ａとほぼ同程度の大きさにすることも可能である。このことは、比較的大きなサイズの半導体素子１０Ｂを半導体素子１０Ａ上に設置する際に有利に作用する。接合部材８２は、８個の電極１２が作る枠の内側に設置されている。なお、接合部材８１，８２としては、ＤＡＦテープに限らず、絶縁ペーストを使用してもよい。
【００８０】
図１１に示すように、各電極１２，１３は金製のワイヤ４Ｗによって各端子３と接続されている。ワイヤ４Ｗの形成は、たとえば市販のワイヤボンディング用キャピラリを用いて行うことができる。
【００８１】
このような半導体装置Ａ３を製造する際には、半導体装置Ａ１を製造する工程に加え、半導体素子１０Ａ上に半導体素子１０Ｂ，１０Ｃを設置する工程と、電極１２，１３と端子３とをワイヤ４Ｗで接続する工程とを備えている。これらの工程は封止樹脂６を形成する工程の前に行われる。また、半導体装置Ａ３における半導体素子１０Ａを設置する工程は、半導体装置Ａ１における半導体素子１０を設置する工程に相当する。
【００８２】
半導体装置Ａ３は、各種電子機器の基板に組み込まれて使用される。基板の小型化を図るには、同一面積内により多くの半導体素子を組み込むことが有効である。半導体装置Ａ３では、半導体素子１０Ａの表面に半導体素子１０Ｂが、さらに半導体素子１０Ｂの表面に半導体素子１０Ｃが固定されている。このような構成によれば、３つの半導体素子１０Ａ，１０Ｂ，１０Ｃを別々に樹脂封止して電子回路に組み込んだ場合に比べて、単位面積あたりの半導体素子の個数を増やすことが可能である。従って、半導体装置Ａ３は、基板の小型化を図る上で有益な構成を備えている。
【００８３】
上述した半導体装置Ａ３では、半導体素子１０Ａに半導体素子１０Ｂ，１０Ｃが設置されているが、半導体素子１０Ａに半導体素子１０Ｂだけが設置されている構成でもよい。また、半導体素子１０Ｃにさらに別の半導体素子が設置されている構成も実施可能である。
【００８４】
＜第４−Ａ実施形態＞
図１４は、本発明の第４−Ａ実施形態に基づく半導体装置を示している。図１４に示す半導体装置Ａ４は、２つの半導体素子１０Ｄ，１０Ｅ、１対の端子３、４個のはんだバンプ４３，４４、および、封止樹脂６を備えている。図１４に示すように、半導体装置Ａ４では、半導体素子１０Ｄと半導体素子１０Ｅとがｚ方向に重ねて配置されている。半導体装置Ａ４のその他の構成は、半導体装置Ａ２と同様である。
【００８５】
半導体素子１０Ｄは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図１４に示すように、半導体素子１０Ｄは、表面に設けられた１対の電極１４と、１対の銅製のシリコン貫通電極（Through Silicon Via、以下、ＴＳＶ）１５と、を備えている。図１４に示すように、各ＴＳＶ１５は、１対の電極１４のいずれかに接続されており、半導体素子１０Ｄの半導体材料をｚ方向に貫通している。各ＴＳＶ１５のｚ方向における図１４中下端は、はんだバンプ４３に接続されている。各ＴＳＶ１５に接続されたはんだバンプ４３は、各端子３に接続されている。
【００８６】
半導体素子１０Ｅは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図１４に示すように、半導体素子１０Ｅの底面には１対の電極１６が設けられている。１対の電極１６は半導体素子１０Ｅ内の微細回路と接続されている。各電極１６は、はんだバンプ４４に接続されている。各電極１６に接続されたはんだバンプ４４は、それぞれ、半導体素子１０Ｄの１対の電極１４のいずれかに接続されている。
【００８７】
このような構成によれば、２つの半導体素子１０Ｄ，１０Ｅを別々に樹脂封止して電子回路に組み込んだ場合に比べて、単位面積あたりの半導体素子の個数を増やすことが可能である。従って、半導体装置Ａ４は、基板の小型化を図る上で有益な構成を備えている。
【００８８】
本発明に基づく半導体装置の製造方法および半導体装置は、上述した実施形態に限定されるものではない。本発明に基づく半導体装置の製造方法および半導体装置の具体的な構成は、種々に設計変更自在である。上述した実施形態では基台７として銅板を用いているが、銅板以外のものを基台７として用いてもよい。たとえば、基台７として紙を用いることも可能である。この場合、基台７を除去することは、基台７を封止樹脂６から引き剥がすことにより行われる。このとき、基台７を液剤で溶解させる工程を行う必要がないため、端子３の底面３ａ側に金製の第３の金属層３３０を設置する必要性は低下する。このような場合には、第３の金属層３３０をより安価な銀やパラジウムで形成しても構わない。
【００８９】
また、上述した実施形態では、端子３は第１〜第３の金属層３１０，３２０，３３０より構成されているが、本発明はこのような構成に限定されない。端子３が単一の金属層であってもよく、あるいは、より多数の金属層によって構成されていても構わない。また、第１〜第３の金属層３１０，３２０，３３０も上述の例に限定されることなく適切なものを選んで構わない。
【００９０】
また、上述した実施形態では、端子３を形成する工程を無電解メッキ処理で行っているが、薄膜状の端子３を形成可能な他の方法を用いても構わない。たとえば、スパッタ処理によっても類似の端子３を形成可能である。
【００９１】
半導体装置Ａ３における半導体素子１０Ａの固定方法は、半導体装置Ａ２の構成を採用しているが、これは一例に過ぎない。半導体装置Ａ３における半導体素子１０Ａの固定方法は、半導体装置Ａ１，Ａ２のいずれの構成を採用しても構わない。また、半導体装置Ａ４における半導体素子１０Ｄの固定方法は、半導体装置Ａ２の構成を採用しているが、これは一例に過ぎない。半導体装置Ａ４における半導体素子１０Ｄの固定方法は、半導体装置Ａ１，Ａ２のいずれの構成を採用しても構わない。
【００９２】
以下、本発明の第１の課題の解決を図るための半導体装置および半導体装置の製造方法に関して、図１５〜図３６を参照して具体的に説明する。
【００９３】
＜第１−Ｂ実施形態＞
図１５〜図１７は、本発明の第１−Ｂ実施形態に基づく半導体装置を示している。本実施形態の半導体装置Ａ５は、半導体素子１０と、１対の端子３と、１対の導電接続部材４と、封止樹脂６とを備えている。なお、以下の説明で使用するｘ，ｙ，ｚ方向は互いに直交する方向であり、ｚ方向は封止樹脂６、半導体素子１０、および端子３の厚さ方向である。また、以下において、ｚ方向における図１５中下側を底側とし、図１５中上側を表側とする。
【００９４】
図１５に示すように、半導体装置Ａ５は、基板Ｂ１にはんだ５によって固定されて使用される。基板Ｂ１の表面上に図示しない配線パターンが形成されている。はんだ５は図示しない配線パターンと１対の端子３とを導通させている。なお、図１７においては、基板Ｂ１およびはんだ５を省略している。
【００９５】
封止樹脂６は、半導体素子１０を完全に覆い、１対の端子３の底面３ａおよび側面３ｂを露出させるように１対の端子３を覆っている。封止樹脂６は、たとえば黒色のエポキシ樹脂からなり、図１５に示すｘ方向に長く延びる直方体状に形成されている。一例として、封止樹脂６のｘ方向寸法は２．１０ｍｍであり、ｙ方向寸法は１．６０ｍｍであり、ｚ方向寸法は０．２〜０．３ｍｍである。これらの寸法は、半導体素子１０の大きさに応じて適宜変更され得るものである。
【００９６】
半導体素子１０は、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。半導体素子１０の底面には１対の電極１１が設けられている。１対の電極１１は、ｘ方向に離間するように設置されている。１対の電極１１は、半導体素子１０内の微細回路に接続されている。半導体素子１０は、電子回路に組み込まれて使用される。その際、１対の電極１１を電子回路内の配線と接続することより、半導体素子１０はその機能を発揮する。なお、本実施形態では説明の簡略化のために電極１１の個数を２個としている。電極１１の個数は半導体素子１０の機能に応じて適宜変更され得るものである。
【００９７】
１対の端子３は、図１６に示すように、ｘ方向に離間し、かつ、その一部がｚ方向視において１対の電極１１と重なるように配置されている。各端子３はｘ方向に長く延びるｚ方向視矩形状に形成されており、ｘ方向における長さはたとえば０．２ｍｍである。図１５に示すように、ｘ方向における図中右側に配置された端子３の右端部はｚ方向視において半導体素子１０と重ならない位置に突出しており、右方の側面３ｂは封止樹脂６の右側の側面と面一となっている。ｘ方向における図中左方に配置された端子３の左端部はｚ方向視において半導体素子１０と重ならない位置に突出しており、左方の側面３ｂは封止樹脂６の左側の側面と面一となっている。さらに、各端子３の底面３ａは、封止樹脂６の底面６ａと面一となっている。なお、端子３の個数は半導体素子１０の電極１１の個数に応じたものであり、半導体素子１０の機能に応じて適宜変更され得るものである。
【００９８】
１対の端子３には、それぞれｚ方向に貫通する貫通孔３０１が形成されている。図１６に示すように、貫通孔３０１はｚ方向視において円形であり、電極１１と重なる位置に設けられている。
【００９９】
図１７に示すように、端子３は、たとえば０．０２〜０．０３ｍｍの厚さであり、第１の金属層３１０、第２の金属層３２０、および、第３の金属層３３０を備えている。第１の金属層３１０は、パラジウム製であり、ｚ方向における厚さは５μｍとなっている。第１の金属層３１０は、ｚ方向における表面側に配置されている。第２の金属層３２０は、第１の金属層３１０とは異なる材質からなり、ｚ方向における厚さが第１の金属層３１０より厚くなるように形成されている。具体的には、第２の金属層３２０は、ニッケル製であり、ｚ方向における厚さは２０μｍとなっている。図１７に示す例では、第２の金属層３２０は、第１の金属層３１０の底面と接するように配置されている。第３の金属層３３０は第２の金属層３２０と異なる材質からなる。第３の金属層は、具体的には、金製であり、ｚ方向における厚さが５μｍとなっている。第３の金属層３３０は、ｚ方向における底面側に配置されている。端子３の底面３ａは第３の金属層３３０の底面である。
【０１００】
第１〜第３の金属層３１０，３２０，３３０には、それぞれｚ方向に貫通する、第１の開口部３１ａ、第２の開口部３２ａ、および第３の開口部３３ａが形成されている。第１の開口部３１ａ、第２の開口部３２ａ、および第３の開口部３３ａは、ｚ方向視において同一の形状であり、貫通孔３０１を成している。
【０１０１】
１対の導電接続部材４は、それぞれ、図１５に示すように、ｚ方向視において重なり合う電極１１と貫通孔３０１との間に設けられており、電極１１と端子３とを導通させている。各導電接続部材４は、柱状部材４１および固定部材４２を備えている。
【０１０２】
柱状部材４１は、たとえば銅または金製のポストであり、ｚ方向を高さ方向とする円柱状に形成されている。図１６に示すように、柱状部材４１は、ｚ方向視において貫通孔３０１の内側に配置されている。図１７に示すように、柱状部材４１のｚ方向における表面は電極１１と接している。柱状部材４１は貫通孔３０１内に入り込んでおり、柱状部材４１の底面４１ａのｚ方向における位置は端子３の底面３ａと同じ位置にある。底面４１ａははんだ５に接している。
【０１０３】
固定部材４２は、貫通孔３０１内を充填し、柱状部材４１を覆うように形成されている。図１７に示す例では、電極１１の一部分も覆っている。固定部材４２により、端子３は柱状部材４１に固定されている。固定部材４２の底面４２ａは、ｚ方向において端子３の底面３ａと同じ位置にある。底面４２ａははんだ５に接している。この固定部材４２は、たとえば銀製である。
【０１０４】
半導体装置Ａ５を基板Ｂ１に接続するはんだ５は、図１５に示すように、端子３の底面３ａと側面３ｂとを覆うように形成されている。
【０１０５】
次に、半導体装置Ａ５の製造方法の一例について、図１８〜図２４を参照しつつ以下に説明する。
【０１０６】
半導体装置Ａ５の製造には基台７を用いる。基台７は、たとえばｚ方向における厚さは０．１２５ｍｍ程度の銅板である。基台７は、たとえばｚ方向視において矩形状であり、多数の半導体装置Ａ５を含むような大きさである。
【０１０７】
半導体装置Ａ５を製造する際には、まず基台７を用意し、基台７の表面に複数の端子３を形成する工程を行う。端子３を形成する工程では、まず第３の金属層３３０を形成する工程を行う。この工程では、たとえば無電解メッキ処理により基台７の表面全体に金メッキ層を形成する。その後に金メッキ層をエッチングにより所望の形状とする。このような処理により、図１８に示すように、第３の開口部３３ａが形成された複数の第３の金属層３３０を形成することができる。
【０１０８】
次に、第２の金属層３２０を形成する工程を行う。この工程は無電解メッキ処理により、第２の金属層３２０上にニッケルメッキ層を形成し、ニッケルメッキ層の不要な部分をエッチングにより除去することにより行われる。この工程により、図１９に示すように、第２の開口部３２ａが形成された複数の第２の金属層３２０を形成することができる。
【０１０９】
次に、第１の金属層３１０を形成する工程を行う。この工程は無電解メッキ処理により、第２の金属層３２０上にパラジウムのメッキ層を形成し、パラジウムメッキ層の不要な部分をエッチングにより除去することにより行われる。この工程により、図２０に示すように、第１の開口部３１ａが形成された複数の第１の金属層３１０を形成することができる。この工程により、凹部３０１Ａを有する端子３が形成される。なお、凹部３０１Ａの底面は基台７の表面である。
【０１１０】
次に、導電接続部材４を形成する工程を行う。この工程では、まず半導体素子１０の各電極１１に柱状部材４１を形成する工程を行う。この工程は、たとえば、半導体素子１０に対して柱状部材４１に対応する開口を有するレジストを設け、開口部分に金または銅を充填することにより行われる。あるいは、あらかじめポストが設けられた半導体素子１０を用意してもよい。次に、図２１に示すように、各凹部３０１Ａに銀ペースト４２Ｂを設置する工程と、柱状部材４１が取り付けられた半導体素子１０を基台７上に設置する工程を行う。銀ペースト４２Ｂを設置する工程は、たとえば印刷により行うことができる。半導体素子１０を基台７上に設置する工程は、柱状部材４１が銀ペースト４２Ｂに刺さるように半導体素子１０を基台７に押し当てることにより行われる。この工程により、図２２に示すように、銀ペースト４２Ｂに柱状部材４１が押し込まれ、柱状部材４１の底面４１ａは基台７に接する。さらに、銀ペースト４２Ｂは柱状部材４１を覆う形状となる。この銀ペースト４２Ｂが硬化したものが固定部材４２である。以上の工程により導電接続部材４が形成され、導電接続部材４を介して半導体素子１０は端子３に接続される。
【０１１１】
次に、封止樹脂６を形成する工程を行う。この工程において、複数の端子３および半導体素子１０を樹脂で封止する。図２３には封止樹脂６を形成した後の状態を示している。この工程は、たとえばトランスファモールド法により行うことができる。この方法では、基台７を金型に設置し、金型内に液化したエポキシ樹脂を流し込む処理が行われる。
【０１１２】
次に、基台７を除去する工程を行う。基台７を除去する工程は、基台７を底面側からエッチングすることにより行われる。なお、エッチング処理は、機械的に研磨することで行ってもよく、銅を融解させる液剤を用いて行ってもよい。この工程により、図２４に示すように、端子３の底面３ａ、柱状部材４１の底面４１ａ、および、固定部材４２の底面４２ａが封止樹脂６の底面６ａから露出する。また、凹部３０１Ａは貫通孔３０１となる。
【０１１３】
図２４に示す状態において、封止樹脂６はｚ方向視において基台７と同じサイズである。図２４の封止樹脂６を切断することで、図１５に示す半導体装置Ａ５を得ることができる。封止樹脂６を切断する際には、たとえば図２４に示す二点鎖線Ｃに沿って切断を行う。このとき、端子３の端部も切断される。このようにすると、図１５に示すように、側面３ｂが封止樹脂６から露出する構成となる。
【０１１４】
次に、半導体装置Ａ５およびその製造方法の作用について説明する。
【０１１５】
上述した半導体装置Ａ５では、端子３に形成された貫通孔３０１に柱状部材４１が食い込んでおり、貫通孔３０１内に充填された固定部材４２によって端子３は柱状部材４１に固定されている。このような構造によれば、固定部材４２と端子３との接触面積は、貫通孔３０１を設けずに端子３に固定部材４２を設けた場合よりも大幅に大きくなる。このことは、端子３と柱状部材４１とを強固に接合する上で望ましいことである。
【０１１６】
半導体装置Ａ５を基板Ｂ１に実装した状態において、端子３ははんだ５にも固定されている。このため、半導体装置Ａ５に予期せぬ力が加わった場合に端子３がはんだ５に付着したまま封止樹脂６から脱落してしまうことが懸念される。しかしながら、本実施形態では上述したように、端子３は柱状部材４１に強固に固定されており、このような脱落が生じにくくなっている。従って半導体装置Ａ５は信頼性の向上を図る上で好ましい構成を備えている。
【０１１７】
上述したように、半導体装置Ａ５では、端子３が脱落しにくい構成であるため、端子３の薄型化を図りやすくなっている。このため、基台７に金属メッキ層を設けることで端子３を形成し、後に基台７を除去する方法で半導体装置Ａ５は製造されている。このような製造方法によれば、たとえば従来の説明で記したようにリードを用いて端子を形成する場合と比較して大幅な薄型化を期待できる。
【０１１８】
さらに、本実施形態では各端子３に設けられた貫通孔３０１内に柱状部材４１が入り込んでいる。このような構成は、半導体素子１０と端子３との間隔を狭めやすく、半導体装置Ａ５の薄型化を図るのに適している。
【０１１９】
本実施形態では、製造工程において、端子３を切断する工程を含んでいる。端子３を切断する際には、切断面において端子３をｚ方向に引っ張る力が生じる。このため、切断用のエッジが端子３を引っ張り、端子３を封止樹脂６から脱落させる懸念がある。しかしながら、本実施形態では、端子３を薄型化しているため、端子３を切断する際の切断面は小さなものとなり、エッジが端子３を引っ張る力も小さくなる。さらに、端子３を薄型化しているため、端子３を切断した際にバリが出るのも防ぎやすくなっている。従って、半導体装置Ａ５は製造時に不良が生じるのを好ましく防ぐことができる。
【０１２０】
本実施形態では、各端子３は、第１〜第３の金属層３１０，３２０，３３０によって構成されている。このうち、最も厚さのある第２の金属層３２０は比較的硬質であり、金などにくらべて変形しにくい。このため、端子３を切断する工程でバリが生じるのをより一層防ぎやすくなっている。また、ニッケルは金と比較して安価であり、第２の金属層３２０を厚くとることは経済的にも好ましい。
【０１２１】
本実施形態では、端子３の側面３ｂが封止樹脂６から露出している。この構成は上述したように、封止樹脂６を切断する際の位置を調整することで容易に実現できるものである。端子３の厚さおよび構造は、この製造方法を行う上で望ましいものである。
【０１２２】
図１５に示すように、はんだ５は端子３の側面３ｂを覆うように形成されている。この構造は、はんだ５が底面３ａのみに接している場合と比較して、端子３とはんだ５との接合力を高め、半導体装置Ａ５を安定的に基板Ｂ１に実装するうえで好ましいものである。
【０１２３】
本実施形態では、各端子３は、ｚ方向視において半導体素子１０と重なるように配置されている。このことは、封止樹脂６のｚ方向視サイズを小型化する上で望ましい構成である。
【０１２４】
上述した製造方法では、凹部３０１Ａに銀ペースト４２Ｂを設置している。このようにすると、平坦な面に銀ペースト４２Ｂを設置した場合と比較して、銀ペースト４２Ｂは凹部３０１Ａ内に留まりやすくなる。このため、銀ペースト４２Ｂが予期せぬ位置にまで広がるのを防ぐことができる。このことは、半導体装置Ａ５の信頼性の向上を図る上で望ましいことである。同時に、銀ペースト４２Ｂが不必要に拡散するのを防ぐことができる。このことは、各端子３のｚ方向視面積を小さくする上で有利でもある。端子３のｚ方向視面積を小さくすることができれば、封止樹脂６のｘ，ｙ方向寸法の小型化を図ることができる。
【０１２５】
なお、上述した製造方法では、第１〜第３の金属層３１０，３２０，３３０を形成する毎にエッチングを行っているが、エッチング処理をまとめて行っても構わない。
【０１２６】
なお、上記の実施形態では、固定部材４２を形成するために銀ペースト４２Ｂを用いているが、たとえば無鉛はんだまたは高融点はんだを用いてもよい場合もある。ただし、本実施形態では貫通孔３０１がｚ方向に貫通する形状であるため、固定部材４２としてはんだを用いた場合に、はんだ５を形成する際に固定部材４２の一部が貫通孔３０１から基板Ｂ１側に流れ出すことが起こりえる。
【０１２７】
図１８に示す例では、各端子３の表面（図中上面）は封止樹脂６に接触する平坦な面となっているが、図２５に拡大して示すように、各端子３の表面は微小な凹凸を形成して粗面としてもよい。各端子３を形成した後に、粗面形成処理を行うことで、各端子３の表面に微小な凹凸を形成することができる。粗面形成処理は、たとえば、ブラスト加工により行うことができる。各端子３の表面に微小な凹凸を形成すると、各端子３と封止樹脂６との接触面積が増加する。このため、各端子３を封止樹脂６から脱落しにくくすることできる。
【０１２８】
各端子３は図１６に示すようにｚ方向視長矩形状である。各端子３は、長矩形の各辺に沿う４つの側面を持っている。これら４つの側面のうち、側面３ｂを除く３つの側面は、封止樹脂６によって覆われており、封止樹脂６に接触している。これらの側面に微小な凹凸を形成して粗面とすることによっても、各端子３と封止樹脂６との接触面積を増加させることができる。さらに、側面３ｂにも微小な凹凸を有する粗面を設けることで、端子３とはんだ５との接合力をさらに高めることができる。
【０１２９】
図２６〜図３６は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
【０１３０】
＜第２−Ｂ実施形態＞
図２６および図２７は、本発明の第２−Ｂ実施形態に基づく半導体装置を示している。図２６および図２７に示す半導体装置Ａ６では、貫通孔３０１の代わりに第１の開口部３１ａおよび第２の開口部３２ａからなる凹部３０２が設けられており、その他の構成は半導体装置Ａ５と同様である。
【０１３１】
図２７に示すように、半導体装置Ａ６では、半導体装置Ａ５と異なり、第３の金属層３３０に開口部が形成されていない。このため、凹部３０２の底面は第３の金属層３３０の表面である。この構成に伴い、柱状部材４１の底面４１ａおよび固定部材４２の底面４２ａは第３の金属層３３０の表面に接している。
【０１３２】
半導体装置Ａ６における第３の金属層３３０を形成する工程では、図２７に示すように、開口の無い状態の第３の金属層３３０を形成すればよい。
【０１３３】
このような半導体装置Ａ６では、凹部３０２がｚ方向に貫通しない形状であり、固定部材４２とはんだ５とが第３の金属層３３０によって隔てられている。このため、たとえばはんだ５を形成するために加熱を行い、その熱で固定部材４２が融解したとしても、固定部材４２が基板Ｂ１側に流れ出すことは起こりえない。従って、半導体装置Ａ６では、固定部材４２として銀ペーストではなくはんだを採用しても問題は生じにくくなっている。
【０１３４】
＜第３−Ｂ実施形態＞
図２９および図３０は、本発明の第３−Ｂ実施形態に基づく半導体装置を示している。図２９および図３０に示す半導体装置Ａ７は、導電接続部材４としてはんだバンプ４３を備えている。半導体装置Ａ７の端子３には、はんだバンプ４３に嵌合する貫通孔３０３が設けられている。半導体装置Ａ７のその他の構成は半導体装置Ａ５と同様である。
【０１３５】
半導体装置Ａ７における第１〜第３の金属層３１０，３２０，３３０には、ｚ方向視円形である、第１の開口部３１ｂ、第２の開口部３２ｂおよび第３の開口部３３ｂが設けられている。図３０に示すように、第１〜第３の開口部３１ｂ，３２ｂ，３３ｂは、それぞれｚ方向における表面側ほど直径が大きくなるように形成されている。貫通孔３０３はこれらの第１〜第３の開口部３１ｂ，３２ｂ，３３ｂによって構成されている。このような貫通孔３０３は、たとえばエッチングにより形成することが可能である。本実施形態では、はんだバンプ４３の底面４３ａは、端子３の底面３ａとｚ方向において同一の位置にあり、はんだ５に接している。
【０１３６】
はんだバンプ４３の形成は、半導体素子１０の電極１１に対して既知の方法を用いることにより形成することが可能である。あるいは、あらかじめはんだバンプ４３が設けられた半導体素子１０を用意してもよい。
【０１３７】
このような半導体装置Ａ７においても、端子３に貫通孔３０３を設けることにより、平坦な端子３を用いる場合よりも、はんだバンプ４３と端子３との接触面積を増加させることができる。このことは、端子３とはんだバンプ４３との接合強度を向上させる上で望ましい。さらに、貫通孔３０３にはんだバンプ４３が食い込むため、半導体素子１０と端子３との間隔を狭めやすくなっている。
【０１３８】
＜第４−Ｂ実施形態＞
図３１および図３２は、本発明の第４−Ｂ実施形態に基づく半導体装置を示している。図３１および図３２に示す半導体装置Ａ８は、各端子３に、貫通孔３０３の代わりに、第１の開口部３１ｂおよび第２の開口部３２ｂからなる凹部３０４が設けられており、その他の構成は半導体装置Ａ７と同様である。
【０１３９】
図３２に示すように、半導体装置Ａ８では、半導体装置Ａ７と異なり、第３の金属層３３０に開口が形成されていない。このため、凹部３０４の底面は第３の金属層３３０の表面である。この構成に伴い、はんだバンプ４３の底面４３ａは第３の金属層３３０の表面に接している。
【０１４０】
このような半導体装置Ａ８では、凹部３０４がｚ方向に貫通しない形状であり、はんだバンプ４３とはんだ５とが第３の金属層３３０によって隔てられている。このため、たとえばはんだ５を形成するために加熱を行い、その熱ではんだバンプ４３が融解したとしても、はんだバンプ４３の一部が基板Ｂ１側に流れ出すことは起こりえない。はんだ５に余分なはんだが流れ込むと、基板Ｂ１上の意図しない場所にはんだ５が付着する可能性があり、半導体装置Ａ８の動作に影響を及ぼすことがあり得る。本実施形態によれば、このような不具合を未然に防ぐことが可能である。
【０１４１】
＜第５−Ｂ実施形態＞
図３３〜図３５は、本発明の第５−Ｂ実施形態に基づく半導体装置を示している。なお、封止樹脂６はたとえば黒色であり、外部から内部を見ることはできないが、説明の便宜上、図３３においては封止樹脂６の内部を示している。本実施形態の半導体装置Ａ９は、封止樹脂６、３つの半導体素子１０Ａ，１０Ｂ，１０Ｃ、２５個の端子３、９個のはんだバンプ４３、１６本のワイヤ４Ｗ、および、接合部材８１，８２を備えている。半導体装置Ａ９はエリアアレイ型の半導体装置の一例であり、図３５に示すように、２５個の端子３がｚ方向視格子状に配列されている。２５個の端子３のうち、外側の１６個は半導体素子１０Ｂ，１０Ｃと接続され、内側の９個は半導体素子１０Ａと接続されている。本実施形態では、各端子３はｚ方向視において正方形となっている。
【０１４２】
封止樹脂６は、半導体素子１０Ａ，１０Ｂ、１０Ｃ、各はんだバンプ４３、各ワイヤ４Ｗ、および、接合部材８１、８２を完全に覆い、各端子３の底面３ａを露出させるように各端子３を覆っている。封止樹脂６は、たとえばエポキシ樹脂からなり、ｚ方向視正方形状に形成されている。
【０１４３】
半導体素子１０Ａは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図３３に示す例では、半導体素子１０Ａはｚ方向視において正方形となっており、１６個の端子３が成す矩形枠の内側に配置されている。半導体素子１０Ａの底面には、ｚ方向視において格子状に配列された９個の電極１１が設けられている。各電極１１は、半導体素子１０Ａ内の微細回路に接続されている。なお、電極１１の個数は半導体素子１０Ａの機能に応じて適宜変更され得るものである。
【０１４４】
２５個の端子３のうち内側の９個の端子３は、ｚ方向視において半導体素子１０Ａと重なる位置に配置されている。より具体的には、９個の端子３は、半導体素子１０Ａの底面に設けられた９個の電極１１と対向するように配置されている。これら９個の端子３には、半導体装置Ａ９における凹部３０４と同様の凹部３０４が設けられている。凹部３０４と電極１１とに接するようにはんだバンプ４３は設けられている。各はんだバンプ４３は、本発明における導電接続部材であり、各電極１１と各端子３とを導通させ、かつ接合している。
【０１４５】
半導体素子１０Ｂは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図３３に示す例では、半導体素子１０Ｂはｚ方向視において半導体素子１０Ａよりも小さな正方形となっている。半導体素子１０Ｂの底面は接合部材８１を介して半導体素子１０Ａの表面に固定されている。半導体素子１０Ｂの表面には８個の電極１２が設けられている。８個の電極１２は、半導体素子１０Ｂのｚ方向視における中央部分を空けるように、表面の周縁部に配列されている。図３３に示す例では、各電極１２は半導体素子１０Ｂの表面の各辺の両端および中央付近に配置されている。各電極１２は、半導体素子１０Ｂ内の微細回路に接続されている。なお、電極１２の個数は半導体素子１０Ｂの機能に応じて適宜変更され得るものである。
【０１４６】
半導体素子１０Ｃは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図３３に示す例では、半導体素子１０Ｃはｚ方向視において半導体素子１０Ｂよりも小さな正方形となっている。半導体素子１０Ｃの底面は接合部材８２を介して半導体素子１０Ｂの表面に固定されている。半導体素子１０Ｃの表面には８個の電極１３が設けられている。図３３に示す例では、８個の電極１３は、ｘ方向視あるいはｙ方向視において、８個の電極１２と重ならない位置に配置されている。各電極１３は、半導体素子１０Ｃ内の微細回路に接続されている。なお、電極１３の個数は半導体素子１０Ｃの機能に応じて適宜変更され得るものである。
【０１４７】
接合部材８１，８２は、たとえば、ＤＡＦテープである。図３３に示すように、接合部材８１はｚ方向視略矩形状であり、半導体素子１０Ａの表面の大部分を覆っている。前述のように、半導体素子１０Ａの電極１１は底面側に設けられている。このため、接合部材８１の大きさを半導体素子１０Ａとほぼ同程度の大きさにすることも可能である。このことは、比較的大きなサイズの半導体素子１０Ｂを半導体素子１０Ａ上に設置する際に有利に作用する。接合部材８２は、８個の電極１２が作る枠の内側に設置されている。なお、接合部材８１，８２としては、ＤＡＦテープに限らず、絶縁ペーストを使用してもよい。
【０１４８】
図３３に示すように、各電極１２，１３は金製のワイヤ４Ｗによって各端子３と接続されている。ワイヤ４Ｗの形成は、たとえば市販のワイヤボンディング用キャピラリを用いて行うことができる。
【０１４９】
このような半導体装置Ａ９を製造する際には、半導体素子１０Ａ上に半導体素子１０Ｂ，１０Ｃを設置する工程と、電極１２，１３と端子３とをワイヤ４Ｗで接続する工程とが行われる。これらの工程は封止樹脂６を形成する工程の前に行われる。また、半導体装置Ａ９における半導体素子１０Ａを設置する工程は、半導体装置Ａ５における半導体素子１０を設置する工程に相当する。
【０１５０】
半導体装置Ａ９は、各種電子機器に組み込まれている基板に実装されて使用される。基板の小型化を図るには、同一面積内により多くの半導体素子を組み込むことが有効である。半導体装置Ａ９では、半導体素子１０Ａの表面に半導体素子１０Ｂが、さらに半導体素子１０Ｂの表面に半導体素子１０Ｃが固定されている。このような構成によれば、３つの半導体素子１０Ａ，１０Ｂ，１０Ｃを別々に樹脂封止して電子回路に組み込んだ場合に比べて、単位面積あたりの半導体素子の個数を増やすことが可能である。従って、半導体装置Ａ９は、回路基板の小型化を図る上で有益な構成を備えている。
【０１５１】
上述した半導体装置Ａ９では、半導体素子１０Ａに半導体素子１０Ｂ，１０Ｃが設置されているが、半導体素子１０Ａに半導体素子１０Ｂだけが設置されている構成でもよい。また、半導体素子１０Ｃにさらに別の半導体素子が設置されている構成も実施可能である。
【０１５２】
＜第６−Ｂ実施形態＞
図３６は、本発明の第６−Ｂ実施形態に基づく半導体装置を示している。図３６に示す半導体装置Ａ１０は、封止樹脂６、２つの半導体素子１０Ｄ，１０Ｅ、１対の端子３、４個のはんだバンプ４３，４４を備えている。図３６に示すように、半導体装置Ａ１０では、半導体素子１０Ｄと半導体素子１０Ｅとがｚ方向に重ねて配置されている。半導体装置Ａ１０のその他の構成は、半導体装置Ａ８と同様である。
【０１５３】
半導体素子１０Ｄは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図３６に示すように、半導体素子１０Ｄは、表面に設けられた１対の電極１４と、１対の銅製のシリコン貫通電極（Through Silicon Via、以下、ＴＳＶ）１５と、を備えている。図３６に示すように、各ＴＳＶ１５は、１対の電極１４のいずれかに接続されており、半導体素子１０Ｄの半導体材料をｚ方向に貫通している。各ＴＳＶ１５のｚ方向における図３６中下端は、はんだバンプ４３に接続されている。各ＴＳＶ１５に接続されたはんだバンプ４３は、各端子３に接続されている。
【０１５４】
半導体素子１０Ｅは、Ｓｉなどの半導体材料からなり、内部には微細回路が作りこまれている。図３６に示すように、半導体素子１０Ｅの底面には１対の電極１６が設けられている。１対の電極１６は半導体素子１０Ｅ内の微細回路と接続されている。各電極１６は、はんだバンプ４４に接続されている。各電極１６に接続されたはんだバンプ４４は、それぞれ、半導体素子１０Ｄの１対の電極１４のいずれかに接続されている。
【０１５５】
このような構成によれば、２つの半導体素子１０Ｄ，１０Ｅを別々に樹脂封止して電子回路に組み込んだ場合に比べて、単位面積あたりの半導体素子の個数を増やすことが可能である。従って、半導体装置Ａ１０は、基板の小型化を図る上で有益な構成を備えている。
【０１５６】
本発明の第１の課題の解決を図るための半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではなく、具体的な構成は種々に設計変更自在である。上述した実施形態では基台７として銅板を用いているが、銅板以外のものを基台７として用いてもよい。たとえば、基台７として紙を用いることも可能である。この場合、基台７を除去する工程は、基台７を封止樹脂６から引き剥がすことにより行われる。このとき、基台７を液剤で溶解させる工程を行う必要がないため、端子３の底面３ａ側に金製の第３の金属層３３０を設置する必要性は低下する。このような場合には、第３の金属層３３０をより安価な銀やパラジウムで形成しても構わない。
【０１５７】
上述した実施形態では、端子３を形成する工程を無電解メッキ処理で行っているが、薄膜状の端子３を形成可能な他の方法を用いても構わない。たとえば、スパッタ処理によっても類似の端子３を形成可能である。
【０１５８】
また、上述した実施形態では、端子３は第１〜第３の金属層３１０，３２０，３３０より構成されているが、本発明はこの構成に限定されない。端子３が単一の金属層であってもよく、あるいは、より多数の金属層によって構成されていても構わない。また、第１〜第３の金属層３１０，３２０，３３０も上述の例に限定されることなく適切なものを選んで構わない。たとえば、第１の金属層３１０を金で形成しても構わない。
【０１５９】
半導体装置Ａ９における半導体素子１０Ａの固定方法は、半導体装置Ａ８の構成を採用しているが、これは一例に過ぎない。半導体装置Ａ９における半導体素子１０Ａの固定方法は、半導体装置Ａ５〜Ａ８のいずれの構成を採用しても構わない。また、半導体装置Ａ１０における半導体素子１０Ｄの固定方法は、半導体装置Ａ８の構成を採用しているが、これは一例に過ぎない。半導体装置Ａ１０における半導体素子１０Ｄの固定方法は、半導体装置Ａ５〜Ａ８のいずれの構成を採用しても構わない。
【０１６０】
（付記１）
複数の電極を有する半導体素子と、
上記複数の電極と導通する複数の端子と、
上記半導体素子を覆う封止樹脂と、
を備えた半導体装置であって、
上記封止樹脂は、上記半導体素子の厚さ方向における一方の端面を露出させるように、上記複数の端子を覆っており、
上記複数の端子のいずれかである第１の端子は、上記複数の電極のいずれかである第１の電極と、上記厚さ方向視において重なる位置に配置されており、
上記第１の端子と上記第１の電極の双方に接する導電接続部材を備えており、
上記厚さ方向と直交する第１の方向視において、上記導電接続部材と上記第１の端子とが重なっていることを特徴とする、半導体装置。
（付記２）
上記第１の端子の厚さは０．０２〜０．０３ｍｍである、付記１に記載の半導体装置。
（付記３）
上記第１の端子は、複数の金属層を備えており、
上記複数の金属層は、第１の金属層と、上記厚さ方向において上記第１の金属層の一方側に配置され、上記第１の金属層とは異なる材質からなる第２の金属層と、を含んでいる、付記２に記載の半導体装置。
（付記４）
上記第２の金属層は、上記第１の金属層よりも厚く形成されている、付記３に記載の半導体装置。
（付記５）
上記第１の金属層は金またはパラジウム製であり、上記第２の金属層はニッケル製である、付記３または４に記載の半導体装置。
（付記６）
上記第１の金属層には、上記厚さ方向に貫通する第１の開口部が形成されており、
上記導電接続部材は、上記第１の開口部内に入り込んでいる、付記３ないし５のいずれかに記載の半導体装置。
（付記７）
上記導電接続部材は、上記第１の開口部を充填している、付記６に記載の半導体装置。
（付記８）
上記第２の金属層には、上記厚さ方向視において上記第１の開口部と重なる第２の開口部が形成されており、
上記導電接続部材の一部は、上記第２の開口部内に入り込んでいる、付記６または７に記載の半導体装置。
（付記９）
上記導電接続部材は、上記第２の開口部を充填している、付記８に記載の半導体装置。  
（付記１０）
上記複数の金属層は、上記厚さ方向において上記第２の金属層の一方側に配置され、上記第２の金属層とは異なる材質からなる第３の金属層を含んでいる、付記３ないし９のいずれかに記載の半導体装置。
（付記１１）
上記導電接続部材は、上記第３の金属層の上記厚さ方向における他方側の面に接している、付記１０に記載の半導体装置。
（付記１２）
上記第３の金属層の上記厚さ方向における一方側の端面は上記封止樹脂から露出しており、
上記第３の金属層には、上記厚さ方向視において上記第２の開口部と重なる第３の開口部が形成されており、
上記導電接続部材の一部は、上記第３の開口部内に入り込んでいる、付記１０に記載の半導体装置。
（付記１３）
上記導電接続部材は、上記第３の開口部を充填している、付記１２に記載の半導体装置。
（付記１４）
上記導電接続部材は、上記第１の電極に接する柱状部材と、上記柱状部材を上記第１の端子に固定する固定部材とを備えており、
上記第１の方向視において、上記固定部材が上記第１の端子と重なっている、付記１ないし１３のいずれかに記載の半導体装置。
（付記１５）
上記第１の方向視において、上記柱状部材が上記第１の端子と重なっている、付記１４に記載の半導体装置。
（付記１６）
上記柱状部材は、銅または金製のポストである、付記１４または１５に記載の半導体装置。
（付記１７）
上記固定部材は、はんだである、付記１４ないし１６のいずれかに記載の半導体装置。
（付記１８）
上記固定部材は銀製である、付記１４ないし１６のいずれかに記載の半導体装置。
（付記１９）
上記導電接続部材は、はんだバンプである、付記１ないし１３のいずれかに記載の半導体装置。
（付記２０）
上記複数の端子は、上記厚さ方向視において格子状に配列されている、付記１ないし１９のいずれかに記載の半導体装置。
（付記２１）
上記複数の端子は、上記封止樹脂と接触する粗面を有している、付記１ないし２０のいずれかに記載の半導体装置。
（付記２２）
上記封止樹脂は、上記第１の方向における上記第１の端子の一方の端面を露出させるように、上記第１の端子を覆っている、付記１ないし２１のいずれかに記載の半導体装置。
（付記２３）
上記封止樹脂の厚さは、０．２〜０．３ｍｍである、付記１ないし２２のいずれかに記載の半導体装置。
（付記２４）
上記厚さ方向視において上記半導体素子と重なる位置に配置された追加の半導体素子と、
上記追加の半導体素子と導通する追加の複数の端子とを備えている、付記１ないし２１のいずれかに記載の半導体装置。
（付記２５）
上記追加の半導体素子は複数の追加の電極を有しており、
上記追加の電極と、上記複数の追加の端子とを接続する複数のワイヤを備えている、付記２４に記載の半導体装置。
（付記２６）
上記封止樹脂は、上記厚さ方向における上記複数の追加の端子の一方の端面を露出させるように、上記複数の追加の端子を覆っている、付記２５に記載の半導体装置。
（付記２７）
上記複数の追加の端子は、上記複数の端子を囲む矩形状に配置されている、付記２４ないし２６のいずれかに記載の半導体装置。
（付記２８）
基台に複数の端子を形成する工程と、
上記複数の端子のいずれかである第１の端子に上記基台の厚さ方向に凹む凹部を形成する工程と、
上記基台の厚さ方向視において、上記第１の端子と重なるように上記半導体素子を設置する工程と、
上記複数の端子および上記半導体素子を樹脂で封止する工程と、
上記基台を除去する工程と、を備えており、
上記半導体素子は、複数の電極を有しており、
上記半導体素子を設置する工程は、上記複数の電極の一つである第１の電極と上記第１の端子に形成された凹部との双方に接する導電接続部材を形成する工程を含んでいることを特徴とする、半導体装置の製造方法。
（付記２９）
上記複数の端子を形成する工程は、上記基台に金属メッキ層を形成する工程を含んでいる、付記２８に記載の半導体装置の製造方法。
（付記３０）
上記凹部を形成する工程は、上記金属メッキ層にエッチングを施す工程を含んでいる、付記２９に記載の半導体装置の製造方法。
（付記３１）
上記金属メッキ層上に追加の金属メッキ層を形成する工程を含んでおり、
上記凹部を形成する工程は、上記追加の金属メッキ層にエッチングを施す工程を含んでいる、付記２９または３０に記載の半導体装置の製造方法。
（付記３２）
上記導電接続部材を形成する工程は、上記第１の電極に上記厚さ方向に起立する柱状部材を形成する工程と、上記柱状部材と上記第１の端子とを固定する工程とを備えている、付記２８ないし３１のいずれかに記載の半導体装置の製造方法。
（付記３３）
上記柱状部材を形成する工程では、銅または金のポストを形成する、付記３２に記載の半導体装置の製造方法。
（付記３４）
上記柱状部材と上記第１の端子とを固定する工程は、上記凹部にはんだ材料を設置する工程を含む、付記３２または３３に記載の半導体装置の製造方法。
（付記３５）
上記柱状部材と上記第１の端子とを固定する工程は、上記凹部に銀ペーストを設置する工程を含む、付記３２または３３に記載の半導体装置の製造方法。
（付記３６）
上記導電接続部材を形成する工程は、上記第１の電極と上記凹部との間にはんだバンプを形成する工程を含む、付記２８ないし３１のいずれかに記載の半導体装置の製造方法。
（付記３７）
上記複数の端子の少なくともいずれかに粗面形成処理を施す工程を備えている、付記２８ないし３６のいずれかに記載の半導体装置の製造方法。
（付記３８）
上記半導体素子に、複数の追加の電極を有する追加の半導体素子を設置する工程と、  上記基台に追加の複数の端子を形成する工程と、
上記複数の追加の電極と上記追加の複数の端子とを接続する工程と、を備えている、付記２８ないし３７のいずれかに記載の半導体装置の製造方法。
（付記３９）
上記追加の複数の端子を形成する工程は、上記基台に金属メッキ層を形成する工程を含む、付記３８に記載の半導体装置の製造方法。
【０１６１】
以下、本発明の第２の課題の解決を図るための半導体装置、半導体装置の製造方法および、半導体装置の実装構造に関して、図３７〜図７６を参照して具体的に説明する。
【０１６２】
＜第１−Ｃ実施形態＞
図３７は、本発明の第１−Ｃ実施形態にかかる半導体装置の実装構造の断面図である。
【０１６３】
同図に示す実装構造８０１は、半導体装置１００と、実装基板８１０と、ハンダ層８２０と、を備える。
【０１６４】
実装基板８１０は、たとえばプリント配線基板である。実装基板８１０は、たとえば、絶縁基板と、当該絶縁基板に形成されたパターン電極（図示略）とを含む。半導体装置１００は実装基板８１０に搭載されている。ハンダ層８２０は、半導体装置１００と、実装基板８１０との間に介在している。ハンダ層８２０は、半導体装置１００と実装基板８１０とを接合している。
【０１６５】
半導体装置１００は、半導体チップ１と、配線層２と、２つの導電接続部材４と、封止樹脂部６０と、を備える。なお図では、理解の便宜上、一部の構成を誇張して示している。特に配線層２の厚さは、封止樹脂部６０の厚さに比べて相当薄い。
【０１６６】
半導体チップ１はたとえばＬＳＩチップである。半導体チップ１には微細回路が形成されている。本実施形態において半導体チップ１はベアチップである。そのため半導体チップ１には再配線層が形成されていない。半導体チップ１は、２つのチップ電極１ａを含む。２つのチップ電極１ａは方向Ｘに互いに離間している。各チップ電極１ａは、半導体チップ１内に形成された微細回路に導通している。なお、本実施形態では説明の簡略化のために、チップ電極１ａの個数を２個としている。チップ電極１ａの個数は半導体チップ１の種類に応じて適宜変更され得る。
【０１６７】
配線層２は半導体チップ１を支持している。配線層２は、複数の電極膜２１，２２，２３と、複数の絶縁層２４，２５と、導通部材２６，２７と、を含む。図３７には、電極膜２１，２２，２３、絶縁層２４，２５，２９１，２９２、および導通部材２６，２７をそれぞれ２つずつ示している。
【０１６８】
電極膜２１，２２，２３はそれぞれ導電性材料よりなる。電極膜２１，２２，２３の厚さ（方向Ｚにおける寸法）はそれぞれ、たとえば、０．０１〜０．０３ｍｍである。電極膜２１，２２，２３は、方向Ｚにおいて互いに異なる位置に配置されている。
【０１６９】
２つの電極膜２１は互いに方向Ｘに離間している。本実施形態では、各電極膜２１は方向Ｚ視において半導体チップ１と重なる位置に配置されている。より具体的には、各電極膜２１は、方向Ｚ視（ＸＹ平面視、以下同じ）において、半導体チップ１におけるチップ電極１ａに重なる位置に配置されている。本実施形態における電極膜２１の個数はチップ電極１ａの個数に応じたものであり、半導体チップ１の種類が異なれば電極膜２１の個数も２個以外となりうる。電極膜２２，２３の個数についても同様である。
【０１７０】
各電極膜２１は、電極面２１６および電極面２１７を有する。電極面２１６および電極面２１７は互いに反対側を向く。電極面２１６は、半導体チップ１の位置する側を向く。電極面２１６は、後述の導電接続部材４を挟んで、チップ電極１ａに対向している。一方、電極面２１７は、半導体チップ１の位置する側とは反対側を向く。
【０１７１】
図３８では電極膜２１を模式的に描いている。各電極膜２１は、方向Ｚ視において、設計されたパターン形状に形成されている。具体的には、図３８に示すように、電極膜２１は、第１部分２１３と、第２部分２１４と、連結部２１５と、を有する。第１部分２１３および第２部分２１４は、方向Ｚ視において比較的大きな形状である。連結部２１５は、第１部分２１３および第２部分２１４につながる。連結部２１５は、第１部分２１３と第２部分２１４とを導通させるものである。連結部２１５は線状を呈する。
【０１７２】
２つの電極膜２２は互いに方向Ｘに離間している。本実施形態では、各電極膜２２は方向Ｚ視において電極膜２１と重なる位置に配置されている。
【０１７３】
各電極膜２２は、電極面２２６および電極面２２７を有する。電極面２２６および電極面２２７は互いに反対側を向く。電極面２２６は、電極膜２１の位置する側を向く。電極面２２６は、後述の導通部材２６を挟んで、電極膜２１に対向している。一方、電極面２２７は、半導体チップ１の位置する側とは反対側を向く。
【０１７４】
各電極膜２２は、電極膜２１と同様に、方向Ｚ視において設計されたパターン形状に形成されている。
【０１７５】
２つの電極膜２３は互いに方向Ｘに離間している。本実施形態では、各電極膜２３は方向Ｚ視において電極膜２２と重なる位置に配置されている。
【０１７６】
各電極膜２３は、電極面２３６および電極面２３７を有する。電極面２３６および電極面２３７は互いに反対側を向く。電極面２３７は、電極膜２２の位置する側を向く。電極面２３７は、後述の導通部材２７を挟んで、電極膜２２に対向している。一方、電極面２３６は、半導体チップ１の位置する側とは反対側を向く。
【０１７７】
各電極膜２３は、電極膜２１と同様に、方向Ｚ視において、設計されたパターン形状に形成されている。
【０１７８】
本実施形態においては、各電極膜２１，２２，２３はいずれも、第１層３１１と第２層３１２と第３層３１３とを有する。第１層３１１は金もしくはパラジウムよりなる。第１層３１１の厚さ（方向Ｚにおける寸法）は、たとえば、５μｍである。第２層３１２は、第１層３１１を構成する材料と異なる材料よりなる。第２層３１２を構成する材料は、たとえば、ニッケルである。第２層３１２の厚さ（方向Ｚにおける寸法）は、第１層３１１の厚さよりも厚い。第２層３１２の厚さは、たとえば、２０μｍである。第３層３１３は、第２層３１２を構成する材料と異なる材料よりなる。第３層３１３を構成する材料は、たとえば、金もしくはパラジウムである。第３層３１３の厚さ（方向Ｚにおける寸法）は、第２層３１２の厚さより薄い。第３層３１３の厚さは、たとえば、５μｍである。
【０１７９】
電極膜２１においては電極面２１７が、電極膜２２においては電極面２２７が、電極膜２３においては電極面２３７が、それぞれ、第１層３１１を構成している。一方、電極膜２１においては電極面２１６が、電極膜２２においては電極面２２６が、電極膜２３においては電極面２３６が、それぞれ、第３層３１３を構成している。
【０１８０】
各電極膜２１，２２，２３における第１層３１１の厚さが、互いに同一であってもよい。同様に、各電極膜２１，２２，２３における第２層３１２の厚さが、互いに同一であってもよい。同様に、各電極膜２１，２２，２３における第３層３１３の厚さが、互いに同一であってもよい。
【０１８１】
本実施形態では、電極膜２１，２２のいずれにおいても、第３層３１３が、第１層３１１よりも半導体チップ１の位置する側に位置する。一方、各電極膜２３のいずれにおいても、第１層３１１が、第３層３１３よりも半導体チップ１の位置する側に位置する。
【０１８２】
本実施形態と異なり、各電極膜２１，２２，２３が、金属層が積層された積層構造を有さず、単一の材料よりなっていてもよい。たとえば、電極膜２１，２２，２３が、銅もしくはアルミニウムから構成されていてもよい。
【０１８３】
絶縁層２４，２５はそれぞれ、絶縁材料よりなる。絶縁層２４，２５を構成する絶縁材料は、たとえば、エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオリフィン系樹脂、シアネートエステル系樹脂、フェノール系樹脂、または、ナフタレン系樹脂のいずれかの樹脂を主成分であるものが好ましい。各絶縁層２４，２５の最大厚さ（方向Ｚにおける寸法）は、たとえば、０．０２〜０．０６ｍｍである。
【０１８４】
絶縁層２４はＸＹ平面に広がる形状である。絶縁層２４は、電極膜２１および電極膜２２の間に介在している。絶縁層２４は、電極膜２１の電極面２１７と電極膜２２の電極面２２６とに接している。
【０１８５】
絶縁層２４は、側面２４６，２４７を有する。側面２４６，２４７は平坦であり、互いに反対側を向く。
【０１８６】
絶縁層２５はＸＹ平面に広がる形状である。絶縁層２５は絶縁層２４に積層されている。絶縁層２５は、電極膜２２および電極膜２３の間に介在している。絶縁層２５は、電極膜２２の電極面２２７と電極膜２３の電極面２３７とに接している。
【０１８７】
絶縁層２５は、側面２５６，２５７と絶縁面２５９とを有する。側面２５６，２５７は平坦であり、互いに反対側を向く。側面２５６は、側面２４６と面一となっている。同様に、側面２５７は、側面２４７と面一となっている。絶縁面２５９は、半導体チップ１の位置する側とは反対側を向く。絶縁面２５９は平坦である。絶縁面２５９からは、電極膜２３が露出している。絶縁面２５９は、電極膜２３における電極面２３６と面一である。なお、半導体装置１００が実装基板８１０に実装されている状態において、電極膜２３における電極面２３６は、ハンダ層８２０に接合されている。
【０１８８】
絶縁層２９１，２９２はそれぞれ、アンダーフィラーと称されており、絶縁材料よりなる。絶縁層２９１，２９２を構成する材料としては、たとえばエポキシ樹脂が挙げられる。絶縁層２９１は電極膜２１に接している。本実施形態では、絶縁層２９１は絶縁層２４と封止樹脂部６０との間に介在している。絶縁層２９２は電極膜２２に接している。本実施形態では、絶縁層２９２は絶縁層２４と絶縁層２５との間に介在している。
【０１８９】
各導通部材２６は、絶縁層２４を貫通している。導通部材２６は、電極膜２１および電極膜２２の間に介在している。導通部材２６は、方向Ｚ視において、電極膜２１および電極膜２２のいずれにも重なる位置に配置されている。導通部材２６は、電極膜２１および電極膜２２に接している。導通部材２６は、電極膜２１もしくは電極膜２２から方向Ｚに、起立する形状である。導通部材２６を介して電極膜２１および電極膜２２が導通している。
【０１９０】
各導通部材２６は、導電連絡部２６１と、導電性接合層２６２とを有する。導電連絡部２６１は、たとえば銅などの導電性材料よりなる。本実施形態においては、導電連絡部２６１は、電極膜２２における電極面２２６に接する。一方、導電性接合層２６２は、たとえば、ハンダもしくは銀よりなる。導電性接合層２６２は、導電連絡部２６１および電極膜２１の間に介在し、且つ、導電連絡部２６１および電極膜２１に接している。導電性接合層２６２は、導電連絡部２６１および電極膜２１を接合している。
【０１９１】
各導通部材２７は、導通部材２６と同様の構成を有する。各導通部材２７は、絶縁層２５を貫通している。導通部材２７は、電極膜２２および電極膜２３の間に介在している。導通部材２６は、方向Ｚ視において、電極膜２２および電極膜２３のいずれにも重なる位置に配置されている。導通部材２７は、電極膜２２および電極膜２３に接している。導通部材２７は、電極膜２２もしくは電極膜２３から方向Ｚに、起立する形状である。導通部材２７を介して電極膜２２および電極膜２３が導通している。導通部材２７の方向Ｘにおける寸法よりも、電極膜２３の方向Ｘにおける寸法の方が大きい。そのため、電極膜２３とハンダ層８２０との接合面積を、仮にハンダ層８２０が導通部材２７と接合した場合と比べ、大きくすることが可能になっている。
【０１９２】
各導通部材２７は、導電連絡部２７１と、導電性接合層２７２とを有する。導電連絡部２７１は、たとえば銅などの導電性材料よりなる。本実施形態においては、導電連絡部２７１は、電極膜２３における電極面２３７に接する。一方、導電性接合層２７２は、たとえば、ハンダもしくは銀よりなる。導電性接合層２７２は、導電連絡部２７１および電極膜２２の間に介在し、且つ、導電連絡部２７１および電極膜２２に接している。導電性接合層２７２は、導電連絡部２７１および電極膜２２を接合している。
【０１９３】
各導電接続部材４は、方向Ｚ視において重なりあうチップ電極１ａと電極膜２１との間に介在している。また、導電接続部材４は、方向Ｚ視において重なりあうチップ電極１ａと電極膜２１とに接している。導電接続部材４を介して、チップ電極１ａおよび電極膜２１が導通している。導電接続部材４はたとえばハンダよりなる。
【０１９４】
封止樹脂部６０は、半導体チップ１と、配線層２と、導電接続部材４とを覆っている。具体的には、封止樹脂部６０は、半導体チップ１におけるチップ電極１ａと、配線層２における電極膜２１および絶縁層２４と、導電接続部材４とを覆っている。封止樹脂部６０は、樹脂側面６１，６２を有する。樹脂側面６１，６２は、互いに反対側を向く。樹脂側面６１は、平坦であり、絶縁層２４の側面２４６と面一となっている。樹脂側面６２は、平坦であり、絶縁層２４の側面２４７と面一となっている。封止樹脂部６０は、たとえば、黒色のエポキシ系樹脂よりなる。
【０１９５】
次に、図３９〜図５６を用いて、半導体装置１００の製造方法について説明する。以下では、上述の構成と同一もしくは類似の構成には同一の符号を付し、説明を省略している。
【０１９６】
まず、フレーム７１（図３９参照）、フレーム７２（図４０参照）、フレーム７３（図４１参照）を製造する。
【０１９７】
図３９に示すフレーム７１を製造するには、基台７１２を用意する。基台７１２は、たとえば厚さが０．１２５ｍｍ程度の銅よりなる板である。基台７１２の平面視における面積は、複数の半導体チップ１の平面視における面積よりも相当大きい。
【０１９８】
次に、同図に示すように、基台７１２に、互いに反対側を向く電極面２１６および電極面２１７を有する電極膜２１を形成する工程を行う。電極膜２１は、基台７１２に直接形成する。すなわち、基台７１２と電極膜２１との間に絶縁層などを介さずに電極膜２１と基台７１２とが接するように、基台７１２に電極膜２１を形成する。
【０１９９】
電極膜２１を形成する工程では、まず第３層３１３を形成する。第３層３１３を形成する工程では、たとえば無電解メッキ処理により基台７１２の表面全体にメッキ層を形成する。本実施形態では当該メッキ層は金もしくはパラジウムよりなる。次に、基台７１２の表面全体に形成されたメッキ層をエッチング処理により所望の形状とする。このようにして、基台７１２に第３層３１３を形成できる。
【０２００】
次に、基台７１２と第３層３１３との上にメッキ層を形成する。本実施形態では当該メッキ層はニッケルよりなる。次に、当該メッキ層に対し、第３層３１３を形成する方法におけるエッチング処理と同様のエッチング処理を行う。このようにして、第３層３１３上に第２層３１２を形成できる。
【０２０１】
次に、基台７１２と第２層３１２との上にメッキ層を形成する。本実施形態では当該メッキ層は金もしくはパラジウムよりなる。次に、当該メッキ層に対し、第３層３１３を形成する方法と同様のエッチング処理を行う。このようにして、第２層３１２上に第１層３１１を形成できる。
【０２０２】
以上のように基台７１２に第３層３１３と第２層３１２と第１層３１１とを積層させることにより、基台７１２と、基台７１２に形成された電極膜２１とを含むフレーム７１が製造される。フレーム７１においては、電極膜２１の電極面２１６は基台７１２に接しており、電極膜２１の電極面２１７は基台７１２とは反対側を向いている。
【０２０３】
図４０に示すように、フレーム７１を製造するのと同様にして、基台７２２に、互いに反対側を向く電極面２２６および電極面２２７を有する電極膜２２を形成する工程を行う。電極膜２２は、基台７２２に直接形成する。フレーム７２においては、電極膜２２の電極面２２６は基台７２２に接しており、電極膜２２の電極面２２７は基台７２２とは反対側を向いている。
【０２０４】
図４１に示すように、フレーム７１を製造するのと同様にして、基台７３２に、互いに反対側を向く電極面２３６および電極面２３７を有する電極膜２３を形成する工程を行う。電極膜２３は、基台７３２に直接形成する。フレーム７３においては、電極膜２３の電極面２３６は基台７３２に接しており、電極膜２３の電極面２３７は基台７３２とは反対側を向いている。
【０２０５】
次に、図４２に示すように、フレーム７３上に絶縁層２５’を形成する。絶縁層２５’を形成するには、スピンコーティング法、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、もしくは、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いるとよい。次に、絶縁層２５’を部分的に除去する。これにより、絶縁層２５’に開口２４９が形成される。開口２４９からは電極膜２３の電極面２３７が露出している。
【０２０６】
絶縁層２５’を部分的に除去するには、まず、絶縁層２５’の全面にフォトレジストをコーティングする。次に、このフォトレジストに対し露光処理を施すことによりレジストパターンを形成する。次に、このレジストパターンをマスクとして絶縁層２５’をエッチングする。
【０２０７】
次に、図４３に示すように、絶縁層２５’における開口２４９に導電連絡部２７１を形成する。導電連絡部２７１は、たとえばメッキにより形成する。
【０２０８】
次に、図４４に示すように、導電連絡部２７１に導電性接着剤８８２を塗布する。導電性接着剤８８２は、たとえばハンダもしくは銀ペーストである。次に、基台７２２上に、電極膜２２に接する絶縁層２９２’を形成する。絶縁層２９２’の形成は、たとえば、液状の樹脂材を基台７２２に塗布することにより行われる。
【０２０９】
次に、導電連絡部２７１と電極膜２２の電極面２２７とが導電性接着剤８８２を挟むように、フレーム７２を導電連絡部２７１および絶縁層２５’に押し当てる。図４５に示すように、導電性接着剤８８２が固化することにより、フレーム７２と、導電連絡部２７１および絶縁層２５’とが固定される。また、導電性接着剤８８２は、固化することにより上述の導電性接合層２７２に変化する。このようにして導電連絡部２７１と電極膜２２の電極面２２７とが接合される。また、電極膜２２の電極面２２７と電極膜２３の電極面２３７とに接する導通部材２７が形成される。フレーム７２と、導電連絡部２７１および絶縁層２５’とが固定されることにより、電極膜２３の電極面２３７側に位置する電極膜２２が、電極膜２３に対して相対的に固定される。本実施形態と異なり、導電連絡部２７１と電極面２２７とを接合した後に、基台７２２と絶縁層２５’とに挟まれた隙間に液状の樹脂材を注入することにより、絶縁層２９２’を形成してもよい。
【０２１０】
次に、図４６に示すように、フレーム７２から基台７２２を除去する。これにより、電極膜２２の電極面２２６が露出する。基台７２２を除去するには、たとえば、機械的に基台７２２を研磨する。もしくは、基台７２２を除去するには、基台７２２を溶融させる液剤を用いて基台７２２を溶融させる。後に述べる基台の除去も、基台７２２を除去するのと同様に行えばよい。なお、電極面２２６を構成している第３層３１３（図３７参照）は、金よりなる場合には、基台７２２を溶融させる場合であっても、第３層３１３が溶融することを防止することができる。
【０２１１】
次に、図４７〜図５１に示すように、図４２〜図４６を参照して説明した工程と同様の工程を繰り返すことにより、絶縁層２５’上に絶縁層２４’および電極膜２１を形成する。具体的には次のとおりである。
【０２１２】
図４７に示すように、絶縁層２５’上に、絶縁層２４’を形成する。次に、絶縁層２４’を部分的に除去する。これにより、絶縁層２４’に開口２４８が形成される。開口２４８からは電極膜２２の電極面２２６が露出している。
【０２１３】
次に、図４８に示すように、絶縁層２４’における開口２４８に導電連絡部２６１を形成する。
【０２１４】
次に、図４９に示すように、導電連絡部２６１に導電性接着剤８８１を塗布する。次に、基台７１２上に、絶縁層２９２’を形成したのと同様に、電極膜２１に接する絶縁層２９１’を形成する。絶縁層２９１’の形成は、たとえば、液状の樹脂材を基台７１２に塗布することにより行われる。
【０２１５】
次に、導電連絡部２６１と電極膜２１の電極面２１７とが導電性接着剤８８１を挟むように、フレーム７１を導電連絡部２６１および絶縁層２４’に押し当てる。図５０に示すように、導電性接着剤８８１が固化することにより、フレーム７１と、導電連絡部２６１および絶縁層２４’とが固定される。また、導電性接着剤８８１は、固化することにより上述の導電性接合層２６２に変化する。このようにして導電連絡部２６１と電極膜２１の電極面２１７とが接合される。また、電極膜２１の電極面２１７と電極膜２２の電極面２２６とに接する導通部材２６が形成される。フレーム７１と、導電連絡部２６１および絶縁層２４’とが固定されることにより、電極膜２１の電極面２１７側に位置する電極膜２２が、電極膜２１に対して相対的に固定される。同様に、電極膜２１の電極面２１７側に位置する電極膜２３が、電極膜２１に対して相対的に固定される。本実施形態と異なり、導電連絡部２６１と電極面２１７とを接合した後に、基台７１２と絶縁層２４’との隙間に液状の樹脂材を注入することにより、絶縁層２９１’を形成してもよい。
【０２１６】
次に、図５１に示すように、フレーム７１から基台７１２を除去する。これにより、電極膜２１の電極面２１６が露出する。
【０２１７】
以上のようにして、図５１に示す中間品８５１が形成される。
【０２１８】
次に、図５２に示すように、チップ電極１ａを含む半導体チップ１を用意する。次に、半導体チップ１のチップ電極１ａに導電性接着剤８９１を塗布する。本実施形態において導電性接着剤８９１はハンダである。
【０２１９】
次に、導電性接着剤８９１をチップ電極１ａと電極膜２１とが挟むように、中間品８５１に半導体チップ１を搭載する。図５３に示すように、導電性接着剤８９１が固化することにより、中間品８５１に半導体チップ１が固定される。また、導電性接着剤８９１が固化することにより導電接続部材４が形成される。このようにして導電接続部材４を、チップ電極１ａと電極膜２１の電極面２１６とに接合する。なお、本実施形態では半導体チップ１を複数個中間品８５１に搭載するが、同図では、中間品８５１に搭載する複数の半導体チップ１のうちの一つの半導体チップ１を示している。また、半導体チップ１を中間品８５１に固定する際、チップ電極１ａに導電性接着剤８９１を塗布せずに、電極膜２１に導電性接着剤８９１を塗布してもよい。
【０２２０】
次に、図５４に示すように、半導体チップ１と電極膜２１とを封止樹脂部６０’で覆う。封止樹脂部６０’の形成は、たとえばトランスファモールド法により行うことができる。トランスファモールド法では、中間品８５１を金型に設置し、金型内に液化した樹脂を流しこむ処理が行われる。
【０２２１】
次に、図５５に示すように、フレーム７３から基台７３２を除去する。これにより、電極膜２３の電極面２３６と、絶縁層２５’の絶縁面２５９とが露出する。電極膜２３および絶縁層２５’は平坦な表面の基台７３２に形成されていたため、電極膜２３の電極面２３６と、絶縁層２５’の絶縁面２５９とは、面一となっている。
【０２２２】
次に、図５５に示す２点鎖線９９１に沿って封止樹脂部６０’を切断することにより、図５６に示す半導体装置１００が製造される。なお、封止樹脂部６０’を切断することにより、封止樹脂部６０に樹脂側面６１，６２が、絶縁層２４に側面２４６，２４７が、絶縁層２５に側面２５６，２５７が、形成される。そして、樹脂側面６１と側面２４６と側面２５６とは互いに面一となっている。同様に、樹脂側面６２と側面２４７と側面２５７とは互いに面一となっている。
【０２２３】
次に、本実施形態の作用効果について説明する。
【０２２４】
本実施形態においては、電極膜２１を基台７１２に直接形成することにより、フレーム７１を形成する。このような構成によると、導通部材２６が存在していなくても、予め、あるパターン形状の電極膜２１を基台７１２に形成しておくことができる。一般に、フォトリソグラフィを行うには、フォトマスクを形成したり、露光装置を用意したりする必要がある。フォトマスクを形成したり露光装置を用意したりするには、非常に手間を要する。本実施形態では、あるパターン形状の電極膜２１を含むフレーム７１が形成された後には、電極膜２１を形成するためのフォトリソグラフィを行う必要がない。そのため、半導体装置１００の製造工程においては、導通部材２６を形成した後に電極膜２１を形成するためのフォトリソグラフィを行う、といったことが必要なくなる。従って、本実施形態の方法によると、半導体装置の製造の効率化を図ることができる。
【０２２５】
本実施形態においては、電極膜２３を基台７３２に直接形成することにより、フレーム７３を形成する工程を更に備える。このような構成によると、電極膜２３を接合すべき半導体装置１００における接合対象物（本実施形態では絶縁層２５および導通部材２７）が存在していなくても、予め、あるパターン形状の電極膜２３を基台７３２に形成しておくことができる。本実施形態では、あるパターン形状の電極膜２３を含むフレーム７３が形成された後には、電極膜２３を形成するためのフォトリソグラフィを行う必要がない。そのため、半導体装置１００の製造工程においては、上記接合対象物を形成した後に電極膜２３を形成するためのフォトリソグラフィを行う、といったことが必要なくなる。従って、本実施形態の方法によると、半導体装置の製造の効率化を図ることができる。
【０２２６】
本実施形態においては、配線層２を形成する工程は、電極膜２１の電極面２１７側に、電極膜２１に対して相対的に電極膜２３を固定する工程と、フレーム７３から基台７３２を除去する工程と、を含む。このような方法によると、電極膜２３と電極膜２１とは、電極膜２１の厚さ方向（半導体装置１００では半導体チップ１の厚さ方向Ｚと一致する）において互いに異なる位置に配置される。そのため、本実施形態の方法によると、方向Ｚにおいて互いに異なる位置に配置された電極膜２１，２３を配線層２が含む構成を、効率的に得ることができる。
【０２２７】
本実施形態においては、導電接続部材４を形成する工程は、電極膜２１に対し電極膜２３を相対的に固定する工程の後に行う。すなわち、図５２，図５３を参照しつつ説明した、半導体チップ１を中間品８５１に搭載する工程は、図４９，図５０を参照しつつ説明した、フレーム７１を導電連絡部２６１と絶縁層２４’とに固定する工程の後に行う。このような構成によると、複数の電極膜２１，２３が配置された中間品８５１に半導体チップ１を搭載する前に、電極膜２１，２３等が意図した形状および構造となっているか否か（すなわち不良品であるか否か）が明らかになる。そのため、中間品８５１が不良品であった場合に半導体チップ１を当該中間品８５１に搭載してしまうことを、回避できる。従って、本実施形態にかかる方法によれば、半導体装置の歩留まりの向上を図ることができる。
【０２２８】
本実施形態にかかる方法では、フレーム７３から基台７３２を除去する工程は、導電接続部材４を形成する工程の後に行う。すなわち、図５４，図５５を参照しつつ説明した、基台７３２を除去する工程は、図５２，図５３を参照しつつ説明した、半導体チップ１を中間品８５１に搭載する工程の後に行う。このような構成によると、電極膜２３の電極面２３６は、電極膜２１，２２，２３のうち、半導体チップ１とは最も遠い部位となりうる。このような電極面２３６はハンダ層８２０に接合する接合面になりうる。また、本実施形態にかかる方法では、電極膜２１に対し電極膜２３を相対的に固定する工程の前に、電極膜２３および基台７３２を絶縁層２５’で覆う。このような構成によると、図３７，図５６に示したように、電極膜２３の電極面２３６と、絶縁層２５の絶縁面２５９とが、面一となる。すなわち、電極膜２３は絶縁層２５に食い込むように配置される。これは、電極膜２３と絶縁層２５との接触面積を大きくするのに適する。電極膜２３と絶縁層２５との接触面積を大きくすることは、電極膜２３と絶縁層２５との接合力を大きくするのに資する。従って、ハンダ層８２０から、電極膜２３が絶縁層２５から脱落する方向に力を受けたとしても、電極膜２３が絶縁層２５から脱落することを防止することができる。
【０２２９】
＜第１−Ｃ実施形態の第１変形例＞
次に、本発明の第１−Ｃ実施形態の第１変形例について説明する。
【０２３０】
図５７は、本変形例にかかる半導体装置の断面図である。
【０２３１】
本変形例は、半導体装置１００の製造方法と比較して、配線層２を形成する工程が異なる。そのため、図５７に示す半導体装置１０１では、配線層２の上下方向が半導体装置１００と逆になっている。半導体装置１０１では、電極面２１７，２２７，２３６が、半導体チップ１の位置する側を向く。一方、電極面２１６，２２６，２３７が、半導体チップ１の位置する側とは反対側を向く。本実施形態においては、電極膜２３の電極面２３６が、導電接続部材４を挟んで、チップ電極１ａに対向している。また、ＸＹ平面視における電極膜２１，２２，２３の位置が、半導体装置１００における位置と異なっている。
【０２３２】
本実施形態では、各電極膜２３は方向Ｚ視において半導体チップ１と重なる位置に配置されている。より具体的には、各電極膜２３は、方向Ｚ視において、半導体チップ１におけるチップ電極１ａに重なる位置に配置されている。
【０２３３】
電極膜２１，２２のいずれにおいても、第１層３１１が、第３層３１３よりも半導体チップ１の位置する側に位置する。一方、電極膜２３のいずれにおいても、第３層３１３が、第１層３１１よりも半導体チップ１の位置する側に位置する。
【０２３４】
絶縁層２５の絶縁面２５９は、封止樹脂部６０に接している。
【０２３５】
導電接続部材４は、電極膜２３とチップ電極１ａとに挟まれている。各導電接続部材４は、電極膜２３とチップ電極１ａとの間に介在し、電極膜２３の電極面２３６と、チップ電極１ａとに接している。半導体装置１０１が実装基板８１０に実装されている状態において、ハンダ層８２０は、電極膜２１に接合している。
【０２３６】
次に、半導体装置１０１の製造方法について説明する。
【０２３７】
まず、図３９〜図４９を参照して説明した工程と同様の工程を行い、図５８に示す製品を製造する。次に、図５９に示すように、フレーム７１に基台７１２を残したまま、フレーム７３から基台７３２を除去する。以上のようにして、図５９に示す中間品８５２が形成される。
【０２３８】
次に、図６０に示すように、中間品８５２を裏返した後に、半導体装置１００を製造する場合と同様に、以下の工程を行う。
【０２３９】
同図に示すように、半導体チップ１のチップ電極１ａに導電性接着剤８９１を塗布する。本実施形態において導電性接着剤８９１はハンダである。
【０２４０】
次に、導電性接着剤８９１をチップ電極１ａと電極膜２３とが挟むように、中間品８５２に半導体チップ１を搭載する。図６１に示すように、導電性接着剤８９１が固化することにより、中間品８５２に半導体チップ１が固定される。また、導電性接着剤８９１は、固化することにより導電接続部材４に変化する。このようにして導電接続部材４を、チップ電極１ａと電極膜２３の電極面２３６とに接合する。なお、本実施形態では半導体チップ１を複数個中間品８５２に搭載するが、同図では、中間品８５２に搭載する複数の半導体チップ１のうちの一つの半導体チップ１を示している。また、半導体チップ１を中間品８５２に固定する際、チップ電極１ａに導電性接着剤８９１を塗布せずに、電極膜２３に導電性接着剤８９１を塗布してもよい。
【０２４１】
次に、図６２に示すように、半導体チップ１と絶縁層２５’と電極膜２３とを封止樹脂部６０’で覆う。封止樹脂部６０’の形成は、たとえばトランスファモールド法により行うことができる。トランスファモールド法では、中間品８５２を金型に設置し、金型内に液化した樹脂を流しこむ処理が行われる。
【０２４２】
次に、図６３に示すように、フレーム７１から基台７１２を除去する。これにより、電極膜２１の電極面２１６が露出する。
【０２４３】
次に、図６３に示す２点鎖線９９１に沿って封止樹脂部６０’を切断することにより、半導体装置１０１が製造される。
【０２４４】
次に、本変形例の作用効果について説明する。
【０２４５】
本変形例においては、電極膜２３を基台７３２に直接形成することにより、フレーム７３を形成する。このような構成によると、半導体装置１００に関して述べたのと同様の理由により、半導体装置の製造の効率化を図ることができる。
【０２４６】
本変形例においては、電極膜２１を基台７１２に直接形成することにより、フレーム７１を形成する工程を更に備える。このような構成によると、半導体装置１００に関して述べたのと同様の理由により、半導体装置の製造の効率化を図ることができる。
【０２４７】
本変形例においては、配線層２を形成する工程は、電極膜２３の電極面２３７側に、電極膜２３に対して相対的に電極膜２１を固定する工程と、フレーム７１から基台７１２を除去する工程（図６２、図６３を参照）と、を含む。このような方法によると、電極膜２１と電極膜２３とは、電極膜２３の厚さ方向（半導体装置１０１では半導体チップ１の厚さ方向Ｚと一致する）において互いに異なる位置に配置される。そのため、本変形例の方法によると、方向Ｚにおいて互いに異なる位置に配置された電極膜２１，２３を配線層２が含む構成を、効率的に得ることができる。
【０２４８】
本変形例においては、導電接続部材４を形成する工程は、電極膜２３に対し電極膜２１を相対的に固定する工程の後に行う。すなわち、図６０，６１を参照しつつ説明した、半導体チップ１を中間品８５２に搭載する工程は、フレーム７１を導電連絡部２６１と絶縁層２４’とに固定する工程の後に行う。このような構成によると、複数の電極膜２１，２３が配置された中間品８５２に半導体チップ１を搭載する前に、電極膜２１，２３等が意図した形状および構造となっているか否か（すなわち不良品であるか否か）が明らかになる。そのため、中間品８５２が不良品であった場合に半導体チップ１を当該中間品８５２に搭載してしまうことを、回避できる。従って、本変形例にかかる方法によれば、半導体装置の歩留まりの向上を図ることができる。
【０２４９】
＜第１−Ｃ実施形態の第２変形例＞
次に、本発明の第１−Ｃ実施形態の第２変形例について説明する。
【０２５０】
図６４は、本変形例にかかる半導体装置の断面図である。
【０２５１】
同図に示す半導体装置１０２は、導電接続部材４が柱状部材４１と固定部材４２とを含む点において、半導体装置１００とは異なる。柱状部材４１は、銅もしくは金よりなるポストである。柱状部材４１は、方向Ｚに延びる円柱状である。固定部材４２は、柱状部材４１を電極膜２１に固定している。固定部材４２は、たとえば銀もしくはハンダよりなる。半導体チップ１を図５１に示した中間品８５１に搭載する際、チップ電極１ａに柱状部材４１が設けられた状態で、柱状部材４１と電極膜２１との間に銀ペーストもしくはハンダペーストを介在させる。これにより、半導体チップ１は、中間品８５１に固定される。そして、銀ペーストもしくはハンダペーストが、固定部材４２となる。
【０２５２】
このような構成によっても、半導体装置１００と同様の効果を得ることができる。
【０２５３】
＜第１−Ｃ実施形態の第３変形例＞
次に、本発明の第１−Ｃ実施形態の第３変形例について説明する。
【０２５４】
図６５は、本変形例にかかる半導体装置の断面図である。
【０２５５】
本変形例は、半導体装置１０１の製造方法と比較して、配線層２を製造する工程が異なる。そのため、半導体装置１０３では、電極膜２３の電極面２３７が半導体チップ１の位置する側を向き、電極膜２３の電極面２３６が半導体チップ１の位置する側とは反対側を向く。本実施形態においては、電極膜２３の電極面２３７が、導電接続部材４を挟んで、チップ電極１ａに対向している。
【０２５６】
次に、半導体装置１０３の製造方法について説明する。
【０２５７】
まず、図３９〜図４１を参照して説明した方法により、フレーム７１，７２，７３を製造する。
【０２５８】
次に、図６６に示すように、チップ電極１ａを含む半導体チップ１を用意する。次に、半導体チップ１のチップ電極１ａに導電性接着剤８９１（本変形例では、図示略）を塗布する。
【０２５９】
次に、導電性接着剤８９１をチップ電極１ａと電極膜２３とが挟むように、フレーム７３に半導体チップ１を搭載する。導電性接着剤８９１が固化することにより、フレーム７３に半導体チップ１が固定される。また、導電性接着剤８９１は、固化することにより導電接続部材４に変化する。このようにして導電接続部材４を、チップ電極１ａと電極膜２３の電極面２３７とに接合する。
【０２６０】
次に、図６７に示すように、半導体チップ１と基台７３２と電極膜２３とを封止樹脂部６０’で覆う。封止樹脂部６０’の形成は、たとえばトランスファモールド法により行うことができる。トランスファモールド法では、フレーム７３を金型に設置し、金型内に液化した樹脂を流しこむ処理が行われる。
【０２６１】
次に、フレーム７３から基台７３２を除去する。これにより、電極膜２３の電極面２３６が、封止樹脂部６０’から露出する。
【０２６２】
次に、図６８に示すように、図６７に示した製品を裏返す。
【０２６３】
次に、図６９〜図７１に示すように、図４３〜図５１を参照して説明した工程と同様の工程を繰り返すことにより、絶縁層２４’，２５’および電極膜２１，２２を形成する。具体的には次のとおりである。
【０２６４】
図６９に示すように、封止樹脂部６０’および電極膜２３上に、絶縁層２５’を形成する。次に、絶縁層２５’を部分的に除去する。次に、導電連絡部２７１を形成する。次に、導電連絡部２７１に導電性接着剤８８２を塗布する（図示略）。次に、絶縁層２９２’を形成する。次に、導電連絡部２７１と電極膜２２の電極面２２７とが導電性接着剤８８２を挟むように、フレーム７２を導電連絡部２７１および絶縁層２５’に押し当てる。導電性接着剤８８２が固化することにより、フレーム７２と、導電連絡部２７１および絶縁層２５’とが固定される。また、導電性接着剤８８２は、固化することにより上述の導電性接合層２７２に変化する。このようにして導電連絡部２７１と電極膜２２の電極面２２７とが接合される。また、電極膜２２の電極面２２７と電極膜２３の電極面２３６とに接する導通部材２７が形成される。フレーム７２と、導電連絡部２７１および絶縁層２５’とが固定されることにより、電極膜２３の電極面２３６側に位置する電極膜２２が、電極膜２３に対して相対的に固定される。次に、フレーム７２から基台７２２を除去する。
【０２６５】
次に、図７０に示すように、絶縁層２４’を形成するなどしたのち、フレーム７１を配置する。次に、フレーム７１から基台７１２を除去し、図７１に示す製品を裏返す。
【０２６６】
次に、図７１に示す２点鎖線９９１に沿って封止樹脂部６０’を切断することにより、半導体装置１０３が製造される。
【０２６７】
次に、本変形例の作用効果について説明する。
【０２６８】
本変形例においては、電極膜２３を基台７３２に直接形成することにより、フレーム７３を形成する。このような構成によると、半導体装置１０１と同様に、半導体装置の製造の効率化を図ることができる。
【０２６９】
本変形例においては、電極膜２１を基台７１２に直接形成することにより、フレーム７１を形成する工程を更に備える。このような構成によると、半導体装置１０１と同様に、半導体装置の製造の効率化を図ることができる。
【０２７０】
本変形例においては、配線層２を形成する工程は、電極膜２３の電極面２３７側に、電極膜２３に対して相対的に電極膜２１を固定する工程と、フレーム７１から基台７１２を除去する工程（図７０参照）と、を含む。このような方法によると、電極膜２１と電極膜２３とは、電極膜２３の厚さ方向（半導体装置１０３では半導体チップ１の厚さ方向Ｚと一致する）において互いに異なる位置に配置される。そのため、本変形例の方法によると、方向Ｚにおいて互いに異なる位置に配置された電極膜２１，２３を配線層２が含む構成を、効率的に得ることができる。
【０２７１】
＜第２−Ｃ実施形態＞
図７２は、本発明の第２−Ｃ実施形態にかかる半導体装置の実装構造の断面図である。
【０２７２】
同図に示す実装構造８０２は、半導体装置２００と、実装基板８１０と、ハンダ層８２０と、を備える。半導体装置２００は実装基板８１０に搭載されている。実装基板８１０およびハンダ層８２０は、第１−Ｃ実施形態と同様であるから説明を省略する。
【０２７３】
半導体装置２００は、半導体チップ１と、配線層２と、２つの導電接続部材４と、封止樹脂部６０と、を備える。半導体チップ１および導電接続部材４は第１−Ｃ実施形態と同様であるから説明を省略する。
【０２７４】
本実施形態において配線層２は、複数の電極膜２３と、複数の導通部材２８１と、複数のリード２８２と、を含む。電極膜２３の具体的構成は、上述の半導体装置１０３における構成と同様であるから、説明を省略する。
【０２７５】
各リード２８２は銅などの導体よりなる。各リード２８２の厚さ（方向Ｚにおける寸法）は、電極膜２３の厚さよりも相当厚い。各リード２８２の厚さは、たとえば、０．１〜０．４ｍｍである。各リード２８２は、複数の電極膜２３のいずれか一つと重なる部位を有する。
【０２７６】
各導通部材２８１は、電極膜２３とリード２８２との間に介在する。導通部材２８１は、方向Ｚ視において、電極膜２３およびリード２８２のいずれにも重なる位置に配置されている。導通部材２８１は、電極膜２３およびリード２８２に接している。導通部材２８１を介して電極膜２３およびリード２８２が導通している。導通部材２８１は、たとえばハンダよりなる。
【０２７７】
封止樹脂部６０は、第１樹脂部６５および第２樹脂部６６を含む。
【０２７８】
第１樹脂部６５は、アンダーフィラーと称されており、チップ電極１ａと、導電接続部材４と、電極膜２３とを覆っている。第１樹脂部６５は、樹脂面６５１を有する。樹脂面６５１は、平坦であり、電極膜２３の電極面２３６と面一となっている。第１樹脂部６５は、たとえば、エポキシ系の樹脂よりなる。
【０２７９】
第２樹脂部６６は、半導体チップ１と、導通部材２８１と、リード２８２とを覆っている。第２樹脂部６６からは半導体チップ１および導通部材２８１は全く露出していない。一方、リード２８２の一部は第２樹脂部６６から露出している。リード２８２のうち第２樹脂部６６から露出した部分は、ハンダ層８２０に接合されている。
【０２８０】
次に、半導体装置２００の製造方法について説明する。
【０２８１】
半導体装置１０３の製造工程と同様の工程を経ることにより、図６６に示した製品を製造する。
【０２８２】
次に、図７３に示すように、第１樹脂部６５を形成する。第１樹脂部６５は、液状の樹脂材を、電極膜２３もしくは電極膜２３の近傍に滴下する。すると、樹脂材は、基台７３２と半導体チップ１との間に流れてゆき、基台７３２と半導体チップ１との間の空間を占めることとなる。その後、樹脂材を硬化させることにより第１樹脂部６５が形成される。樹脂材が硬化すると、電極膜２３と導電接続部材４と半導体チップ１とが固定される。
【０２８３】
次に、図７４に示すように、フレーム７３から基台７３２を除去する。基台７３２が除去されることにより、電極膜２３の電極面２３６と、第１樹脂部６５の樹脂面６５１とが露出する。電極膜２３および第１樹脂部６５は平坦な表面の基台７３２に形成されていたため、電極膜２３の電極面２３６と、第１樹脂部６５の樹脂面６５１とは、面一となっている。
【０２８４】
次に、同図に示すように、導電性接着剤８９２を、電極膜２３に塗布する。本実施形態において導電性接着剤８９２は、ハンダよりなる。
【０２８５】
次に、電極膜２３とリード２８２とが導電性接着剤８９２を挟むように、半導体チップ１をリード２８２に配置する。その後、図７５に示すように、導電性接着剤８９２が固化し、電極膜２３とリード２８２とが固定される。導電性接着剤８９２は、固化することにより導通部材２８１に変化する。
【０２８６】
次に、図７６に示すように、半導体チップ１と、第１樹脂部６５と、導通部材２８１と、リード２８２とを覆う第２樹脂部６６’を形成する。第２樹脂部６６’を構成する材料は、第１−Ｃ実施形態における封止樹脂部６０’を構成する材料と同一のものを用いればよい。
【０２８７】
次に、同図に示す２点鎖線９９２に沿って第２樹脂部６６’を切断することにより、半導体装置２００が製造される。
【０２８８】
本実施形態においては、電極膜２３を基台７３２に直接形成することにより、フレーム７３を形成する。このような構成によると、半導体装置１０１に関して述べたのと同様の理由により、半導体装置の製造の効率化を図ることができる。
【０２８９】
本発明は、上述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。たとえば、第１−Ｃ実施形態では、配線層２としては電極膜２１，２２，２３の３層を含む例を示したが、配線層２における電極層は、３層以上であってもよい。
【０２９０】
（付記１）
チップ電極を含む半導体チップを用意する工程と、
互いに反対側を向く第１電極面および第２電極面を有する第１電極膜を第１基台に直接形成することにより、第１フレームを形成する工程と、
上記第１電極面と上記チップ電極とに接する導電接続部材を形成する工程と、
上記第１フレームから上記第１基台を除去する工程と、
上記第２電極面に接する導通部材を形成する工程と、を備える、半導体装置の製造方法。
（付記２）
第２電極膜を第２基台に直接形成することにより、第２フレームを形成する工程と、
上記第１電極膜の上記第２電極面側に、上記第１電極膜に対して相対的に上記第２電極膜を固定する工程と、
上記第２フレームから上記第２基台を除去する工程と、を更に備える、付記１に記載の半導体装置の製造方法。
（付記３）
上記導電接続部材を形成する工程は、上記第２電極膜を固定する工程の後に行う、付記２に記載の半導体装置の製造方法。
（付記４）
上記第２電極膜を固定する工程の前に、上記第２電極膜および上記第２基台を絶縁層で覆う工程を更に備え、
上記第２基台を除去する工程は、上記導電接続部材を形成する工程の後に行う、付記３に記載の半導体装置の製造方法。
（付記５）
上記半導体チップを覆う封止樹脂部を形成する工程を更に備える、付記１ないし４のいずれかに記載の半導体装置の製造方法。
（付記６）
上記封止樹脂部を形成する工程は、上記導電接続部材を形成する工程の後に行う、付記５に記載の半導体装置の製造方法。
（付記７）
上記半導体チップは、ベアチップである、付記１ないし６のいずれかに記載の半導体装置の製造方法。
（付記８）
上記第１電極膜の厚さは、０．０１〜０．０３ｍｍである、付記１ないし７のいずれかに記載の半導体装置の製造方法。
（付記９）
上記第１フレームを形成する工程においては、上記第１電極膜をメッキにより形成する、付記１ないし８のいずれかに記載の半導体装置の製造方法。
（付記１０）
チップ電極を含む半導体チップと、
上記半導体チップの厚さ方向において互いに異なる位置に配置された複数の電極膜を含む配線層と、
上記チップ電極、および、上記複数の電極膜のいずれか一つを覆う封止樹脂部と、を備え、
上記配線層は、導通部材を含み、
上記導通部材は、上記複数の電極膜のうち上記厚さ方向において互いに隣接するいずれか２つの電極膜のうちの一方に接し且つ上記２つの電極膜の間に位置する導電連絡部と、上記２つの電極膜の他方および上記導電連絡部とを接合する導電性接合層と、を有する、半導体装置。
（付記１１）
上記配線層は、上記複数の電極膜のうち上記厚さ方向において互いに隣接するいずれか２つの電極膜の間に介在する絶縁層を含み、上記２つの電極膜の一方は、上記厚さ方向の一方を向く電極面を有し、上記絶縁層は、上記電極面と面一の絶縁面を有する、付記１０に記載の半導体装置。
（付記１２）
上記電極面は、上記半導体チップの位置する側とは反対側を向く、付記１１に記載の半導体装置。
（付記１３）
上記導通部材は、上記絶縁層を貫通している、付記１１または１２に記載の半導体装置。
（付記１４）
上記各電極膜の厚さは、０．０１〜０．０３ｍｍである、付記１０ないし１３のいずれかに記載の半導体装置。
（付記１５）
上記チップ電極に接する導電接続部材を更に備え、
上記複数の電極膜は、上記導電接続部材に接する第１電極膜を含み、
上記第１電極膜は、上記導電連絡部に接する、付記１０ないし１４のいずれかに記載の半導体装置。
（付記１６）
上記チップ電極に接する導電接続部材を更に備え、
上記複数の電極膜は、上記導電接続部材に接する第１電極膜を含み、
上記第１電極膜は、上記導電性接合層に接する、付記１０ないし１４のいずれかに記載の半導体装置。
（付記１７）
上記各電極膜は、金もしくはパラジウムよりなる第１層と、上記第１層に積層され且つニッケルよりなる第２層と、を含む、付記１０ないし１６のいずれかに記載の半導体装置。
（付記１８）
上記絶縁層の厚さは、０．０２〜０．０６ｍｍである、付記１１に記載の半導体装置。
（付記１９）
上記封止樹脂部は、上記チップ電極および上記複数の電極膜のいずれか一つを覆う第１樹脂部と、上記半導体チップおよび上記第１樹脂部を覆う第２樹脂部と、を含む、付記１０ないし１８のいずれかに記載の半導体装置。
（付記２０）
付記１０ないし１９のいずれかに記載の半導体装置と、
上記半導体装置を支持する実装基板と、
上記半導体装置および上記実装基板の間に介在するハンダ層と、を備える、半導体装置の実装構造。
【図１】
2012137714.tif 000003
【図２】
2012137714.tif 000004
【図３】
2012137714.tif 000005
【図４】
2012137714.tif 000006
【図５】
2012137714.tif 000007
【図６】
2012137714.tif 000008
【図７】
2012137714.tif 000009
【図８】
2012137714.tif 000010
【図９】
2012137714.tif 000011
【図１０】
2012137714.tif 000012
【図１１】
2012137714.tif 000013
【図１２】
2012137714.tif 000014
【図１３】
2012137714.tif 000015
【図１４】
2012137714.tif 000016
【図１５】
2012137714.tif 000017
【図１６】
2012137714.tif 000018
【図１７】
2012137714.tif 000019
【図１８】
2012137714.tif 000020
【図１９】
2012137714.tif 000021
【図２０】
2012137714.tif 000022
【図２１】
2012137714.tif 000023
【図２２】
2012137714.tif 000024
【図２３】
2012137714.tif 000025
【図２４】
2012137714.tif 000026
【図２５】
2012137714.tif 000027
【図２６】
2012137714.tif 000028
【図２７】
2012137714.tif 000029
【図２８】
2012137714.tif 000030
【図２９】
2012137714.tif 000031
【図３０】
2012137714.tif 000032
【図３１】
2012137714.tif 000033
【図３２】
2012137714.tif 000034
【図３３】
2012137714.tif 000035
【図３４】
2012137714.tif 000036
【図３５】
2012137714.tif 000037
【図３６】
2012137714.tif 000038
【図３７】
2012137714.tif 000039
【図３８】
2012137714.tif 000040
【図３９】
2012137714.tif 000041
【図４０】
2012137714.tif 000042
【図４１】
2012137714.tif 000043
【図４２】
2012137714.tif 000044
【図４３】
2012137714.tif 000045
【図４４】
2012137714.tif 000046
【図４５】
2012137714.tif 000047
【図４６】
2012137714.tif 000048
【図４７】
2012137714.tif 000049
【図４８】
2012137714.tif 000050
【図４９】
2012137714.tif 000051
【図５０】
2012137714.tif 000052
【図５１】
2012137714.tif 000053
【図５２】
2012137714.tif 000054
【図５３】
2012137714.tif 000055
【図５４】
2012137714.tif 000056
【図５５】
2012137714.tif 000057
【図５６】
2012137714.tif 000058
【図５７】
2012137714.tif 000059
【図５８】
2012137714.tif 000060
【図５９】
2012137714.tif 000061
【図６０】
2012137714.tif 000062
【図６１】
2012137714.tif 000063
【図６２】
2012137714.tif 000064
【図６３】
2012137714.tif 000065
【図６４】
2012137714.tif 000066
【図６５】
2012137714.tif 000067
【図６６】
2012137714.tif 000068
【図６７】
2012137714.tif 000069
【図６８】
2012137714.tif 000070
【図６９】
2012137714.tif 000071
【図７０】
2012137714.tif 000072
【図７１】
2012137714.tif 000073
【図７２】
2012137714.tif 000074
【図７３】
2012137714.tif 000075
【図７４】
2012137714.tif 000076
【図７５】
2012137714.tif 000077
【図７６】
2012137714.tif 000078
【図７７】
2012137714.tif 000079
【国際調査報告】
2012137714.tif 000080
2012137714.tif 000081
2012137714.tif 000082
2012137714.tif 000083
2012137714.tif 000084
2012137714.tif 000085
2012137714.tif 000086
2012137714.tif 000087