(57)【要約】  本明細書が開示する第１の半導体装置は、半導体基板に形成された第１導電型のドリフト領域と、ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートとを有している。絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部よりも中央部が深い。
2012124056.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型のドリフト領域と、
ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、
ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、
第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートと、を有し、
絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部よりも中央部が深い、半導体装置。
【請求項２】
絶縁ゲートの長手方向の中央部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられている、請求項１に記載の半導体装置。
【請求項３】
半導体装置を平面視したときに、絶縁ゲートの中央部のトレンチ幅は、両端部のトレンチ幅よりも広い、請求項１または２に記載の半導体装置。
【請求項４】
半導体基板に形成された第１導電型のドリフト領域と、
ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、
ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、
第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートと、を有し、
絶縁ゲートは、長手方向の一部に、その他の部分と比較して、絶縁ゲートのボディ領域よりもドリフト領域側となる部分が深くなっている深部を備えており、
深部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられている、半導体装置。
【請求項５】
半導体装置を平面視したときに、絶縁ゲートの深部のトレンチ幅は、その他の部分のトレンチ幅よりも広い、請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に記載の技術は、トレンチ型の絶縁ゲートを有する半導体装置に関する。
【背景技術】
【０００２】
トレンチゲート型半導体装置において、トレンチ型の絶縁ゲートの底部に過度な電界集中が発生すると、半導体装置が破壊される。電界集中を防ぐ目的で、例えば、日本国特許公開公報平９−８２９５４号（特許文献１）、２００３−１７４１６６号（特許文献２）には、実動作領域最外周の絶縁ゲートのトレンチの深さを、実動作領域のその他の絶縁ゲートのトレンチの深さよりも浅くすることが行われている。また、日本国特許公開公報２００４−１５８６８０号（特許文献３）では、実動作領域最外周の絶縁ゲートのトレンチの深さを、実動作領域のその他の絶縁ゲートのトレンチの深さよりも深くすることが行われている。これらの従来技術では、それぞれの絶縁ゲートのトレンチの長手方向の深さは一様である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−８２９５４号公報
【特許文献２】特開２００３−１７４１６６号公報
【特許文献３】特開２００４−１５８６８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術の半導体装置は、複数の絶縁ゲートのトレンチの深さを相違させることによって電界集中を緩和するように設計されている。しかしながら、半導体装置の製造工程において絶縁ゲートを形成するに際して、トレンチ深さにばらつきが発生することがある。トレンチ深さのばらつきは、それぞれの絶縁ゲートごとに発生し、複数の絶縁ゲート間のばらつきの度合いは必ずしも一致しない。このため、電界集中を緩和することができなくなる場合がある。
【課題を解決するための手段】
【０００５】
本明細書が開示する第１の半導体装置は、半導体基板に形成された第１導電型のドリフト領域と、ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートとを有している。絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部よりも中央部が深い。【０００６】
上記の半導体装置では、絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは長手方向の両端部よりも中央部が深い。このため、絶縁ゲートの長手方向に沿って緩やかに電界を変化させて、電界集中を緩和することができる。半導体装置の製造工程において、１つの絶縁ゲートの長手方向ではトレンチ深さのばらつきが小さいから、電界集中を緩和する効果が損なわれることが抑制される。【０００７】
絶縁ゲートの長手方向の中央部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられていてもよい。【０００８】
半導体装置を平面視したときに、絶縁ゲートの中央部のトレンチ幅は、両端部のトレンチ幅よりも広くてもよい。【０００９】
本明細書が開示する第２の半導体装置は、半導体基板に形成された第１導電型のドリフト領域と、ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートと、を有している。絶縁ゲートは、長手方向の一部に、その他の部分と比較して、絶縁ゲートのボディ領域よりドリフト領域側となる部分が深くなっている深部を備えており、深部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられている。【００１０】
上記の半導体装置によれば、深部に対向する半導体基板の表面の少なくとも一部に、第１半導体領域が形成されていないバイパス部が設けられているため、絶縁ゲートの深部に集中した電荷はバイパス部から半導体基板の表面側に移動する。このため、電界集中によってラッチアップが発生することが防止される。１つの絶縁ゲートの長手方向ではトレンチ深さは連続的に変化し、局所的な変化は小さいため、電界を緩やかに変化させることができ、ラッチアップを防止する効果が損なわれることが抑制される。【００１１】
半導体装置を平面視したときに、絶縁ゲートの深部のトレンチ幅は、その他の部分のトレンチ幅よりも広くてもよい。
【図面の簡単な説明】
【００１２】
【図１】実施例１に係る半導体装置の平面図である。
【図２】図１の半導体装置の平面図において、セル領域の一部を拡大した図である。
【図３】図２のＩＩＩ−ＩＩＩ線断面図である。
【図４】図２のＩＶ−ＩＶ線断面図である。
【図５】図２のＶ−Ｖ線断面図である。
【図６】変形例に係る半導体装置の断面図である。
【図７】変形例に係る半導体装置の断面図である。
【図８】変形例に係る半導体装置の断面図である。
【図９】変形例に係る半導体装置の断面図である。
【図１０】変形例に係る半導体装置の断面図である。
【図１１】変形例に係る半導体装置の断面図である。
【図１２】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図１３】図１２のＸＩＩＩ−ＸＩＩＩ線断面図である。
【図１４】図１２のＸＩＶ−ＸＩＶ線断面図である。
【図１５】図１２のＸＶ−ＸＶ線断面図である。
【図１６】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図１７】図１６のＸＶＩＩ−ＸＶＩＩ線断面図である。
【図１８】図１６のＸＶＩＩＩ−ＸＶＩＩＩ線断面図である。
【図１９】図１６のＸＩＸ−ＸＩＸ線断面図である。
【図２０】実施例２に係る半導体装置の平面図である。
【図２１】図２０の半導体装置の平面図において、セル領域の一部を拡大した図である。
【図２２】図２１のＸＸＩＩ−ＸＸＩＩ線断面図である。
【図２３】図２１のＸＸＩＩＩ−ＸＸＩＩＩ線断面図である。
【図２４】図２１のＸＸＩＶ−ＸＸＩＶ線断面図である。
【図２５】図２２の断面図の一部を拡大した図である。
【図２６】変形例に係る半導体装置の断面図である。
【図２７】変形例に係る半導体装置の断面図である。
【図２８】変形例に係る半導体装置の断面図である。
【図２９】変形例に係る半導体装置の断面図である。
【図３０】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図３１】図３０のＸＸＸＩ−ＸＸＸＩ線断面図である。
【図３２】図３０のＸＸＸＩＩ−ＸＸＸＩＩ線断面図である。
【図３３】図３０のＸＸＸＩＩＩ−ＸＸＸＩＩＩ線断面図である。
【図３４】変形例に係る半導体装置の断面図である。
【図３５】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図３６】図３５のＸＸＸＶＩ−ＸＸＸＶＩ線断面図である。
【図３７】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図３８】図３７のＸＸＸＶＩＩＩ−ＸＸＸＶＩＩＩ線断面図である。
【図３９】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図４０】図３９のＸＬ−ＸＬ線断面図である。
【図４１】変形例に係る半導体装置の平面図であって、セル領域の一部を拡大した図である。
【図４２】図４１のＸＬＩＩ−ＸＬＩＩ線断面図である。
【図４３】図４１のＸＬＩＩＩ−ＸＬＩＩＩ線断面図である。
【図４４】図４１のＸＬＩＶ−ＸＬＩＶ線断面図である。
【図４５】変形例に係る半導体装置の断面図である。
【発明を実施するための形態】
【００１３】
本明細書が開示する第１の半導体装置は、半導体基板に形成された第１導電型のドリフト領域と、ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートとを有している。絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部よりも中央部が深い。第１の半導体装置によれば、絶縁ゲートの長手方向に沿って緩やかに電界を変化させて、電界集中を緩和することができる。
【００１４】
第１の半導体装置では、絶縁ゲートの底部の形状や、深さの勾配については特に限定されない。絶縁ゲートの底部の形状は、階段状、曲面状、傾斜状等、またはこれらの組合せを含む。絶縁ゲートは、その両端側から中央部に向かって徐々に深くなっていることが好ましい。中央部は、トレンチゲートの長手方向の中央位置およびその近傍であることが好ましいが、トレンチゲートの中央部から、トレンチゲートの両端の一方までの距離が、他方までの距離と相違していてもよい。
【００１５】
本明細書が開示する第２の半導体装置は、半導体基板に形成された第１導電型のドリフト領域と、ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートと、を有している。絶縁ゲートは、長手方向の一部に、他の部分と比較して、絶縁ゲートのボディ領域よりドリフト領域側となる部分が深くなっている深部を備えており、深部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられている。第１半導体領域は、ボディ領域の表面に形成されているから、第１半導体領域が形成されていないバイパス部では、ボディ領域（本願では、ボディ領域という用語は、ボディ領域と同一の導電型のボディコンタクト領域を含む）が半導体基板の表面に露出している。第２の半導体装置によれば、絶縁ゲートの深部に集中した電荷はバイパス部から半導体基板の表面側に移動する。このため、電界集中によってラッチアップが発生することが防止される。
【００１６】
第２の半導体装置では、絶縁ゲートの底部の形状や、深さの勾配については特に限定されない。絶縁ゲートの底部の形状は、階段状、曲面状、傾斜状等、またはこれらの組合せを含む。絶縁ゲートは、トレンチ深さが浅い部分（浅部）と深い部分（深部）を少なくともそれぞれ１つずつ有していればよい。絶縁ゲートは、複数の浅部と複数の深部を有していてもよい。絶縁ゲートの底部の形状が、曲面状、傾斜状等であり、絶縁ゲートの長手方向に沿って、トレンチ深さが徐々に変化する場合には、第１半導体領域は、深部の最も深い位置から、絶縁ゲートの長手方向に距離０．０３Ｄ以上離れた位置に形成されていることが好ましい。ここで、距離Ｄは、絶縁ゲートの深部の最も深い位置の半導体基板表面からの深さを示している。複数の浅部と複数の浅部とを有している場合には、それぞれの深部の最も深い位置から、絶縁ゲートの長手方向に距離０．０３Ｄ以上離れた位置に、第１半導体領域が形成されていることが好ましい。
【００１７】
第１の半導体装置が、さらに第２の半導体装置の特徴を備えていてもよい。すなわち、第１の半導体装置において、絶縁ゲートの長手方向の中央部に対向する半導体基板の表面の少なくとも一部に、第１半導体領域が形成されていないバイパス領域が設けられていてもよい。言い換えると、第２の半導体装置において、絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部よりも中央部が深くなっていてもよい。絶縁ゲートの長手方向に沿って緩やかに電界を変化させるとともに、絶縁ゲートの深部である長手方向の中央部に対向する半導体基板の表面に形成されたバイパス部から電荷を半導体基板の表面側に移動させることができるため、電界集中が緩和され、ラッチアップが発生することが防止される。
【００１８】
第２の半導体装置において、絶縁ゲートが、その両端側から中央部に向かって徐々に深くなる場合は、絶縁ゲートの底部の形状や、深さの勾配については特に限定されない。絶縁ゲートの底部の形状は、階段状、曲面状、傾斜状等、またはこれらの組合せを含む。
【００１９】
第１の半導体装置、第２の半導体装置においては、絶縁ゲートのトレンチ深さが深いほど、トレンチ幅（半導体装置を平面視したときの短手方向の長さ）が広くなるように半導体装置を設計してもよい。第１の半導体装置の場合には、絶縁ゲートの中央部のトレンチ幅は、両端部のトレンチ幅よりも広くてもよい。第２の半導体装置の場合には、絶縁ゲートの深部のトレンチ幅は、その他の部分のトレンチ幅よりも広くてもよい。
【００２０】
このように設計した半導体装置を製造する場合、半導体装置の製造工程において、半導体装置を平面視したときの形状に合わせてパターニングし、トレンチエッチングを行うと、トレンチ幅が広い部分ほど、トレンチ深さが深くなる。絶縁ゲートの長手方向に沿ってトレンチ深さを変化させるために、数段階のトレンチエッチングを行う必要がなく、少ない回数のトレンチエッチングによって長手方向のトレンチ深さを変化させることが可能となる。
【００２１】
第１の半導体装置に係る構成は、半導体装置の少なくとも一部に含まれていればよい。同様に、第２の半導体装置に係る構成は、半導体装置の少なくとも一部に含まれていればよい。また、１つの半導体装置が第１の半導体装置に係る構成と、第２の半導体装置に係る構成をそれぞれ別個に備えていてもよい。例えば、１つの半導体装置が複数の第１および第２のセル領域を有しており、第１のセル領域は第１の半導体装置に係る絶縁ゲート等の構成を備えており、第２のセル領域は第２の半導体装置に係る絶縁ゲート及び第１半導体領域等の構成を備えていてもよい。
【００２２】
本願に係る第１の半導体装置、第２の半導体装置は、トレンチゲート型の半導体装置であればよい。トレンチゲート型の半導体装置としては、ＩＧＢＴ、ＭＯＳＦＥＴ等のＭＯＳ型の半導体装置が挙げられる。第１の半導体装置，第２の半導体装置がＩＧＢＴである場合には、第１半導体領域は、エミッタ領域であり、半導体基板の裏面側にコレクタ領域がさらに設けられている。第１の半導体装置，第２の半導体装置がＭＯＳＦＥＴである場合には、第１半導体領域は、ソース領域であり、半導体基板の裏面側にドレイン領域がさらに設けられている。また、半導体装置を平面視したときの絶縁ゲートの形状や配置について特に限定されない。略直線状の複数の絶縁ゲートが平行に配置されていてもよいし、曲線状またはコイル状の絶縁ゲートであってもよい。絶縁ゲートが互いに交差していてもよい。なお、以下に説明する実施例および変形例では、半導体装置の一例としてＩＧＢＴを例示して説明するが、これに限定されず、ＭＯＳＦＥＴ等のその他のトレンチゲート型の半導体装置にも同様に適用できる。例えば、ＩＧＢＴのエミッタ層の設置位置についての説明は、ＭＯＳＦＥＴのソース層の設置位置についても適用できる。
【実施例１】
【００２３】
図１に示すように、実施例１に係る半導体装置１０は、セル領域１０１ａ〜１０１ｄと、非セル領域１０３とを含む半導体基板１００を備えている。セル領域１０１ａ〜１０１ｄは、半導体基板１００の中央部に配置されており、その周囲を取り囲む周辺耐圧部１０５が非セル領域１０３に形成されている。図２に示すように、セル領域１０１ａには、複数のトレンチゲート２００が形成されている。複数のトレンチゲート２００は、半導体装置１０を平面視したときに線状であり、いずれも同じ大きさ、同じ形状である。複数のトレンチゲート２００は、長手方向が平行になるように配置されている。図示していないが、セル領域１０１ｂ〜１０１ｄにも、セル領域１０１ａと同様の複数のトレンチゲートが形成されている。【００２４】
図３〜図５に示すように、半導体装置１０のセル領域１０１ａ〜１０１ｄには、トレンチゲート型のＩＧＢＴが形成されている。半導体基板１００は、ｐ＋型のコレクタ層１１、ｎ−型のドリフト層１２、ｐ型のボディ層１３、ｎ＋型のエミッタ層１４を備えている。トレンチゲート２００は、半導体基板１００の表面側から、ボディ層１３およびエミッタ層１４を貫通してドリフト層１２に達している。トレンチゲート２００は、トレンチ２０１と、トレンチ２０１の内壁に形成された絶縁膜２０２と、絶縁膜２０２に覆われた状態でトレンチ２０１内に充填されているゲート電極２０３とを備えている。エミッタ層１４は、トレンチゲート２００の長手方向に沿って延びており、トレンチゲート２００の絶縁膜２０２と接している。【００２５】
トレンチゲート２００は、その長手方向に沿ってトレンチ深さが異なっている。ボディ層１３は、半導体基板１００の表面から、略一定の深さに形成されているから、トレンチゲート２００のボディ層１３よりドリフト層１２側となる部分の深さは、トレンチゲート２００の長手方向に沿って異なっている。トレンチゲート２００のドリフト層１２に接する部分は、長手方向の両端側で最も浅くなっており（最浅部２０４）、長手方向の中央部で最も深くなっている（最深部２０５）。トレンチゲート２００のトレンチ深さは、最浅部２０４から最深部２０５まで略円弧状に徐々に深くなっている。最浅部２０４の半導体基板１００の表面からの深さはＤ１であり、最深部２０５の半導体基板１００の表面からの深さはＤ２である。Ｄ２とＤ１との差は、Ｄ２−Ｄ１≧０．０３Ｄ２を満たしていることが好ましい。【００２６】
図３〜図５に示すように、半導体装置１０では、トレンチゲート２００は、両端部の一方から他方にかけて、その長手方向の全体が、ボディ層１３を貫いてドリフト層１２に達している。トレンチゲート２００の中央部である最深部２０５の深さＤ２は、トレンチゲート２００の両端部である最浅部２０４の深さＤ１よりも深く、最深部２０５のボディ層１３よりドリフト層１２側となる部分の深さは、最浅部２０４のボディ層１３よりドリフト層１２側となる部分の深さよりも深い。このため、トレンチゲート２００の長手方向に沿って連続的に緩やかに電界を変化させて、電界集中を緩和することができる。従来のように、トレンチ深さが相違する複数のトレンチゲートを、それぞれのトレンチゲートの長手方向が略平行となるように、トレンチゲートの短手方向に間隔を空けて配置した場合には、トレンチゲートの短手方向に電界を変化させることができる。しかしながら、トレンチゲートは間隔を空けて配置されるために、電界の変化を連続的に緩やかに変化させることができず、各トレンチの深さを調整して電界の変化の状態を調整することも難しい。本願に係るトレンチゲートによれば、長手方向に連続的に電界を変化させることができるため、従来のトレンチゲートの短手方向に電界を変化させる技術と比較して電界集中を緩和する効果が高く、電界の変化の状態を調整することがより容易になる。実施例１では、図３に示すように、トレンチゲート２００のトレンチ深さは、最浅部２０４から最深部２０５まで略円弧状に徐々に深くなっているから、トレンチゲート２００の長手方向に沿った電界の変化がより緩やかになり、より高い電界集中を緩和する効果を得ることができる。【００２７】
（変形例）
図６〜図９は、実施例１の変形例に係るトレンチゲートの形態を示しており、変形例に係る半導体装置を、図３と同様の断面で示している。図６〜図９では、トレンチゲートのボディ層よりドリフト層側となる部分の深さは、長手方向の両端部よりも中央部が深くなっている。このため、図６〜図９によっても、トレンチゲートの長手方向に沿って緩やかに電界を変化させて、電界集中を緩和する効果を得ることができる。なお、図６〜図９に示す変形例では、トレンチゲートの形状が異なる以外は実施例１に係る半導体装置１０と同様の構成を有するため、重複説明を省略する。【００２８】
例えば、図６，７に示すように、半導体装置１０は、長手方向に階段状に深さが相違するトレンチゲート２１０または２２０を備えていてもよい。図６に示すように、トレンチゲート２１０の最浅部２１４と最深部２１５は、それぞれ略一定の深さを有する平坦状であり、平坦状の最浅部２１４と最深部２１５の組合せによって、トレンチゲート２１０の底部は階段状となっている。トレンチゲート２１０の中央側に最深部２１５が形成されており、その両端側に最浅部２１４が形成されている。図７に示すように、半導体装置１０は、最深部２２５とその両端側の最浅部２２４との間にさらに中間部２２６が形成されているトレンチゲート２２０を備えていてもよい。中間部２２６のトレンチ深さは、最浅部２２４よりも深く、最深部２２５よりも浅い。図７では中間部２２６は１段であるが、２段以上形成されていてもよい。【００２９】
また、例えば図８に示すように、半導体装置１０は、トレンチ底部に平坦状の部分と円弧状の部分とを有するトレンチゲート２３０を備えていてもよい。トレンチゲート２３０は、両端側に平坦状のトレンチ底部を有する最浅部２３４を有しており、中央側に、円弧状のトレンチ底部を有している。円弧状のトレンチ底部は、最浅部２３４から最深部２３５に向かって円弧状にトレンチ深さが深くなっている。【００３０】
また、例えば図９に示すように、半導体装置１０は、ボディ層１３の表面側（ドリフト層１２と逆側）から一続きの円弧状のトレンチ底部を有するトレンチゲート２４０を備えていてもよい。トレンチゲート２４０のボディ層１３を貫いてドリフト層１２に達する部分の両端が最浅部２４４であり、最深部２４５は、トレンチゲート２４０の中央部に形成されている。【００３１】
実施例１では、全てのトレンチゲートが同様の形態を有している場合を例示して説明したが、異なる形態のトレンチゲートが１つの半導体装置に混在していてもよい。例えば、セル領域１０１ａには図１０に示すトレンチゲート２５０が形成されており、セル領域１０１ｂ〜１０１ｄには、図１１に示すトレンチゲート２６０が形成されていてもよい。トレンチゲート２５０とトレンチゲート２６０とを比較すると、最浅部２５４と最浅部２６４のトレンチ深さは同じであるが、最深部２６５は、最深部２５５よりもトレンチ深さが深い。また、１つのセル領域内に、異なる形態のトレンチゲートが混在していてもよい。例えば、セル領域１０１ａに、トレンチゲート２５０とトレンチゲート２６０が混在していてもよい。なお、図１０，図１１に示す変形例では、トレンチゲートの形状が異なる以外は実施例１に係る半導体装置１０と同様の構成を有するため、重複説明を省略する。【００３２】
また、半導体装置１０は、ボディ層１３よりドリフト層１２側となる部分の深さが、長手方向の両端部よりも中央部が深くなっているという条件をみたさないトレンチゲートをその一部に含んでいてもよい。【００３３】
また、半導体装置１０は、図１２〜図１５に示すようなトレンチゲート３００を備えていてもよい。トレンチゲート３００は、トレンチ深さが深いほど、トレンチ幅（半導体装置を平面視したときの短手方向の長さ）が広くなっている。半導体装置を平面視したときに、トレンチゲート３００の中央部のトレンチ幅は、両端部のトレンチ幅よりも広い。トレンチゲート３００の最浅部３０４から最深部３０５まで略円弧状に徐々にトレンチ幅が広くなっており、これに応じて、トレンチゲート３００のトレンチ深さは、最浅部３０４から最深部３０５まで略円弧状に徐々に深くなっている。トレンチゲート３００のトレンチ幅の広い中央部は、トレンチ幅の狭い両端部よりもトレンチ深さが深くなっている。【００３４】
半導体装置の製造工程において、図１２等に示すように中央部のトレンチ幅が広いトレンチゲートを形成するようにパターニングし、トレンチエッチングを行うと、トレンチ幅が広いトレンチゲートの中央部ほど、トレンチ深さが深くなる。図１２〜図１５に示すように、トレンチ深さを深くする部分ほどトレンチ幅を広くするようにトレンチゲートを設計すれば、少ない回数のトレンチエッチングによって長手方向のトレンチ深さを変化させることが可能となる。【００３５】
図１２〜図１５では、トレンチ底部が略円弧状の場合を例示して説明したが、図１６〜図１９に示すように、トレンチ底部が階段状の場合であっても、トレンチ深さを深くする部分ほどトレンチ幅を広くするようにトレンチゲートを設計すれば、少ない回数のトレンチエッチングによって長手方向のトレンチ深さを変化させることが可能となる。トレンチゲート３２０のトレンチ深さおよびトレンチ幅は、階段状に変化している。トレンチゲート３２０の最浅部３２４から最深部３０５まで階段状に徐々にトレンチ幅が広くなっており、トレンチゲート３２０の深さは、最浅部３０４から最深部３０５まで階段状に徐々に深くなっている。トレンチ底部が円弧状、階段状以外の形状であっても、同様に、トレンチ深さを深くする部分ほどトレンチ幅を広くするようにトレンチゲートを設計することによって、少ない回数のトレンチエッチングによって長手方向のトレンチ深さを変化させることが可能となる。なお、図１２〜図１９に示す変形例では、トレンチゲートの形状が異なる以外は実施例１に係る半導体装置１０と同様の構成を有するため、重複説明を省略する。
【実施例２】
【００３６】
図２０に示すように、実施例２に係る半導体装置４０は、セル領域４０１ａ〜４０１ｄと、非セル領域４０３とを含む半導体基板４００を備えている。セル領域４０１ａ〜４０１ｄは、半導体基板４００の中央部に配置されており、その周囲を取り囲む周辺耐圧部４０５が非セル領域４０３に形成されている。図２１に示すように、セル領域４０１ａには、複数のトレンチゲート５００が形成されている。トレンチゲート５００は、いずれも同じ大きさ、同じ形状のトレンチゲートであり、長手方向が平行になるように配置されている。図示していないが、セル領域４０１ｂ〜４０１ｄにも、セル領域４０１ａと同様の複数のトレンチゲートが形成されている。【００３７】
図２２〜図２４に示すように、半導体装置４０のセル領域４０１ａ〜４０１ｄには、トレンチゲート型のＩＧＢＴが形成されている。半導体基板４００は、ｐ＋型のコレクタ層１１、ｎ−型のドリフト層１２、ｐ型のボディ層１３、ｎ＋型のエミッタ層４４０を備えている。トレンチゲート５００は、半導体基板４００の表面側から、ボディ層１３およびエミッタ層４４０を貫通してドリフト層１２に達している。トレンチゲート５００は、トレンチ５０１と、トレンチ５０１の内壁に形成された絶縁膜５０２と、絶縁膜５０２に覆われた状態でトレンチ５０１内に充填されているゲート電極５０３とを備えている。エミッタ層４４０は、トレンチゲート５００の長手方向に沿って部分的に形成されている。エミッタ層４４０は、トレンチゲート５００の絶縁膜５０２と接している。【００３８】
トレンチゲート５００は、その長手方向に沿って深さが異なっている。トレンチゲート５００のドリフト層１２に達する部分は、長手方向に概ね周期的に曲線状に深さが変化しており、トレンチ深さが浅い浅部５０４とトレンチ深さが深い深部５０５とをそれぞれ複数有している。トレンチゲート５００の長手方向に沿って、浅部５０４と深部５０５が交互に配置されている。図２３，図２４に示すように、浅部５０４に対向する半導体基板４００の表面（ボディ層１３の表面側）にはエミッタ層４４０が形成されている一方、深部５０５に対向する半導体基板４００の表面は、エミッタ層４４０が形成されていないバイパス部４６０となっている。【００３９】
図２５は、浅部５０４および深部５０５と、エミッタ層４４０とのトレンチゲート５００の長手方向に沿った位置関係を説明するための図であり、図２２に示す半導体装置４０の断面に、エミッタ層４４０の長手方向に沿った位置を投影して示す図である。図２５に示すように、エミッタ層４４０は、深部５０５の最も深い位置から、トレンチゲート５００の長手方向に距離Ｌ１以上離れた位置に形成されている。【００４０】
浅部５０４の最も浅い位置の半導体基板４００の表面からの深さはＤ３であり、深部５０５の最も深い位置の半導体基板４００の表面からの深さはＤ４である。距離Ｌ１は、深部５０５のうち最も深い位置の深さＤ４に対して、Ｌ１≧０．０３Ｄ４を満たしていることが好ましい。また、Ｄ４とＤ３との差は、Ｄ４−Ｄ３≧０．０３Ｄ４を満たしていることが好ましい。【００４１】
図２２〜図２５に示すように、半導体装置４０では、トレンチゲート５００は、両端部の一方から他方にかけて、その長手方向の全体が、ボディ層１３を貫いてドリフト層１２に達している。トレンチゲート５００は、浅部５０４と深部５０５を備えており、深部５０５に対向する半導体基板の表面の少なくとも一部には、エミッタ層４４０が形成されていないバイパス部４６０が設けられている。このため、深部５０５のトレンチ底部に電界が集中し易くなり、浅部５０４のトレンチ底部には電界集中が起こり難くなる。深部５０５に対向する半導体基板の表面には、ボディ層１３が形成されており、エミッタ層４４０が形成されていないバイパス部４６０であるから、深部５０５に集中した電荷は、バイパス部４６０から半導体基板の表面側に移動することができる。その結果、電界集中によってラッチアップが発生することが防止される。一方、エミッタ層４４０は、浅部５０４に対向する半導体基板の表面に形成されているから、半導体装置４０の素子としての機能を確保することができる。トレンチゲート５００のドリフト層１２に達する部分は、長手方向に概ね周期的に曲線状に深さが変化しており、これに応じてエミッタ層４４０とバイパス部４６０は交互に配置されている。このため、トレンチゲート５００の長手方向の一部に局所的に電界が集中することを抑制することができる。【００４２】
（変形例）
図２６〜図２９は、実施例２の変形例に係るトレンチゲートの形態を示しており、変形例に係る半導体装置を、図２２と同様の断面で示している。図２５と同様に、エミッタ層の長手方向に沿った位置が投影して図示されている。図２６〜図２９では、トレンチゲートは、長手方向の一部に、トレンチゲートのボディ領域よりドリフト領域側となる部分が深くなっている深部を備えており、深部に対向する半導体基板の表面の少なくとも一部に、エミッタ層が形成されていないバイパス部が設けられている。このため、図２６〜図２９によっても、トレンチゲートの深部に集中する電荷をバイパス部から半導体基板の表面に移動させて、電界集中によってラッチアップが発生することを防止する効果を得ることができる。なお、図２６〜図２９に示す変形例では、トレンチゲートの形状と、これに対応するエミッタ層およびバイパス部の配置が実施例２と異なっている。それ以外の構成は実施例２に係る半導体装置４０と同様であるため、重複説明を省略する。【００４３】
図２６に示すように、半導体装置４０には、階段状に深さが相違する浅部５１４と深部５１５とを有するトレンチゲート５１０が形成されていてもよい。階段状にトレンチ深さが相違しており、深部５１５が一様な深さで形成されている場合には、エミッタ層４４１は、深部５１５と浅部５１４との境界まで形成されていてもよい。また、深部５１５に対向する半導体基板の表面全域にバイパス部４６１が形成されていてもよい。また、図２７に示すように、階段状に深さが相違する平坦状の浅部５２４と深部５２５が、トレンチゲート５２０の長手方向に沿って交互に形成されており、それぞれの浅部５２４に対向する半導体基板の表面にエミッタ層４４２ａ〜４４２ｃが形成されており、それぞれの深部５２５に対向する半導体基板の表面にバイパス部４６２ａ〜４６２ｃが形成されていてもよい。また、図２８に示すように、トレンチゲート５３０の長手方向の大部分が浅部５３４であり、一部が深部５３５となっていてもよい。エミッタ層４４３ａ〜４４３ｃは、浅部５３４に対向する半導体基板の表面（ボディ層１３の表面）に形成されていればよい。エミッタ層４４３ａのように、浅部５３４と深部５３５との境界位置まで延びていてもよいし、エミッタ層４４３ｂ，４４３ｃのように、浅部５３４に対向する半導体基板の表面の一部に形成されていてもよい。また、深部５３５に対向する半導体基板の表面に形成されているバイパス部４６３ａに加えて、浅部５３４のみに対向する半導体基板の表面に形成されているバイパス部４６３ｂがあってもよい。また、図２９に示すように、トレンチゲート５４０の長手方向の大部分が深部５４５であって、一部が浅部５４４となっているものであってもよい。この場合、エミッタ層４４４は、浅部５４４に対向する半導体基板の表面に形成されていればよく、バイパス部４６４ａ，４６４ｂは、深部５４５に対向する半導体基板の表面に形成されていればよい。なお、実施例２では、全てのトレンチゲートが同様の形態を有している場合を例示して説明したが、異なる形態のトレンチゲートが１つの半導体装置に混在していてもよい。また、半導体装置４０は、長手方向の少なくとも一部に、トレンチゲートのボディ層よりドリフト層側となる部分が深くなっている深部を備えているという条件をみたさないトレンチゲートをその一部に含んでいてもよい。【００４４】
また、半導体装置４０は、図３０〜図３３に示すようなトレンチゲート５５０を備えていてもよい。トレンチゲート５５０は、トレンチ深さが深いほど、トレンチ幅（半導体装置を平面視したときの短手方向の長さ）が広くなっている。図３０に示すように、トレンチゲート５５０は、長手方向に交互にトレンチ幅の広い部分とトレンチ幅の狭い部分とを有している。図３１〜図３３に示すように、トレンチ幅が広い部分は、トレンチ深さが深い深部５５５であり、トレンチ幅が狭い部分は、トレンチ深さが浅い浅部５５４である。浅部５５４と深部５５５は、トレンチゲート５５０の長手方向に沿って交互に配置されている。エミッタ層４４５ａ，４４５ｂは、トレンチ幅が狭く、トレンチ深さが浅い浅部５５４に対向する半導体基板の表面に形成されている。バイパス部４６５ａ〜４６５ｃは、トレンチ深さが深い深部５５５に対向する半導体基板の表面に形成されている。図３０〜図３３に示すように、トレンチ深さが深いほど、トレンチ幅が広くなるようにトレンチゲートを設計すれば、少ない回数のトレンチエッチングによって長手方向のトレンチ深さを変化させることが可能となる。図３０〜図３３では、トレンチ底部が階段状の場合を例示して説明したが、トレンチ底部がその他の形状であっても同様である。【００４５】
実施例１係る半導体装置１０においても、実施例２と同様にエミッタ層を配置することができる。図３４に示す半導体装置７０のトレンチゲート８００は、図１〜５に示す半導体装置１０のトレンチゲート２００と同様に、最浅部８０４から最深部８０５まで略円弧状に徐々に深くなっている。半導体装置７０のエミッタ層７４ａ，７４ｂは、トレンチ深さが最も深い最深部８０５に対向する半導体基板の表面から、トレンチゲート８００の長手方向に距離Ｌ１以上離れた位置に形成されている。最深部８０５に対向する半導体基板の表面には、ボディ層１３が形成されており、エミッタ層が形成されていないバイパス部７６となっている。なお、図３４には、エミッタ層７４ａ，７４ｂの長手方向に沿った位置が投影して図示されている。この場合も、距離Ｌ１は、トレンチゲート８００の最深部８０５の深さＤ２に対して、Ｌ１≧０．０３Ｄ２を満たしていることが好ましい。図３４に係る半導体装置７０によれば、トレンチゲート８００の長手方向に沿って緩やかに電界を変化させるとともに、トレンチゲート８００の最深部８０５（長手方向の中央部）に対向する半導体基板の表面に形成されたバイパス部７６から電荷を半導体基板の表面側に移動させることができるため、電界集中が緩和され、ラッチアップが発生することが防止される。なお、図３４に示す変形例では、エミッタ層およびバイパス部以外の構成は半導体装置１０と同様であるから、重複説明を省略する。【００４６】
また、図３５，図３６に示すように、半導体装置を平面視したときに、互いに交差する複数のトレンチゲート８１０，８２０を有してもよい。この場合、トレンチゲート８１０とトレンチゲート８２０が交差する交差部分８２８はトレンチ深さが深い深部８２５となる。エミッタ層７４１ａ，７４１ｂは、トレンチ深さが浅い浅部８１４に対向する半導体基板の表面に形成されている。深部８２５に対向する半導体基板の表面側は、ボディ層１３であり、エミッタ層が形成されていないバイパス部７６１である。なお、図示していないが、トレンチ８２０の浅部に対向する半導体基板の表面側にもエミッタ層を形成することができる。なお、図３５，３６では、複数のトレンチゲートが複数箇所で交差している場合を図示したが、トレンチゲートの本数および交差する箇所の個数については特に限定されない。【００４７】
図３７〜図４０に示すように、トレンチ幅が広い部分と狭い部分とを有するトレンチゲート同士が互いに交差していてもよい。この場合、交差部分と広い部分のトレンチ底部の深さを比較し、トレンチ深さがより深い部分に対向する半導体基板の表面に、バイパス部を設けることが好ましい。【００４８】
図３７，図３８に示すように、トレンチゲート８３０は、広い部分８３１と狭い部分８３２を有しており、トレンチゲート８４０は、広い部分８４１と狭い部分８４２を有している。トレンチゲート８３０の狭い部分８３２とトレンチゲート８４０の狭い部分８４２は交差している。交差部分８４８のトレンチ底部８４５のトレンチ深さは、狭い部分８３２，８４２のトレンチ底部８４４（狭い部分８３１のトレンチ底部は図示されていない）よりも深く、広い部分８３１，８４１のトレンチ底部８３５（広い部分８４１のトレンチ底部は図示されていない）よりも浅くなっている。エミッタ層７４２ａ〜７４２ｄは、狭い部分８３２の長手方向側面（トレンチゲート８３０の長手方向に平行な側面）および狭い部分８４２の長手方向側面（トレンチゲート８４０の長手方向に平行な側面）に接する位置に形成されており、広い部分８３１，８４１の長手方向側面に接する位置には形成されていない。半導体基板の表面には、広い部分８３１，８４１の長手方向側面に沿って、バイパス部７６２が設けられている。【００４９】
一方、図３９，図４０に示すように、交差部分のトレンチ底部がより深い場合には、エミッタ層を形成する位置が変更される。トレンチゲート８５０は、広い部分８５１と狭い部分８５２を有しており、トレンチゲート８６０は、広い部分８６１と狭い部分８６２を有している。トレンチゲート８５０の狭い部分８５２とトレンチゲート８６０の狭い部分８６２は交差している。交差部分８６８のトレンチ底部８６５のトレンチ深さは、狭い部分のトレンチ底部８６４（狭い部分８５１のトレンチ底部は図示されていない）および広い部分８５１，８６１のトレンチ底部８５５（広い部分８６１のトレンチ底部は図示されていない）よりも深くなっている。この場合は、エミッタ層７４３ａ，７４３ｂは、広い部分８５１，８６１の長手方向側面に接する位置には形成してもよい。交差部分８６８のトレンチ底部８６５に対向する位置には、トレンチゲート８５０，８６０に接するエミッタ層を形成しないようにして、電荷のバイパス部７６３を設ける。なお、図３７〜４０では、２本のトレンチゲートが１箇所で交差している場合を図示したが、トレンチゲートの本数および交差する箇所の個数については特に限定されない。例えば、図３５，３６に示すように、複数のトレンチゲートが複数箇所で交差していてもよい。【００５０】
上記においては、ＩＧＢＴを例示して説明したが、本願に係るトレンチゲート等の構成は、ＭＯＳＦＥＴ等のその他のトレンチゲート型の半導体装置にも適用できる。例えば、図１〜５に示すＩＧＢＴに係るトレンチゲート等の構成は、図４１〜４４に示すように、ＭＯＳＦＥＴにも利用できる。図４１〜４４に示すように、セル領域９０１ａには、複数のトレンチゲート９２０が形成されている。半導体装置９０のセル領域９０１ａには、トレンチゲート型のＭＯＳＦＥＴが形成されている。半導体基板９００は、ｎ＋型のドレイン層９１、ｎ−型のドリフト層９２、ｐ型のボディ層９３、ｎ＋型のソース層９４を備えている。トレンチゲート９２０は、半導体基板９００の表面側から、ボディ層９３およびソース層９４を貫通してドリフト層９２に達している。トレンチゲート９２０は、トレンチ９２１と、トレンチ９２１の内壁に形成された絶縁膜９２２と、絶縁膜９２２に覆われた状態でトレンチ９２１内に充填されているゲート電極９２３とを備えている。ソース層９４は、トレンチゲート９２０の長手方向に沿って延びており、トレンチゲート９２０の絶縁膜９２２と接している。【００５１】
実施例１と同様に、トレンチゲート９２０のドリフト層９２に接する部分は、長手方向の両端側で最も浅くなっており（最浅部９０４）、長手方向の中央部で最も深くなっている（最深部９０５）。トレンチゲート９２０のトレンチ深さは、最浅部９０４から最深部９０５まで略円弧状に徐々に深くなっている。最浅部９０４の半導体基板９００の表面からの深さはＤ９１であり、最深部９０５の半導体基板９００の表面からの深さはＤ９２である。実施例１と同様に、Ｄ９２とＤ９１との差は、Ｄ９２−Ｄ９１≧０．０３Ｄ９２を満たしていることが好ましい。【００５２】
また、例えば、実施例２と同様に、ＭＯＳＦＥＴは、その長手方向に沿って深さが異なっているトレンチゲートを備えていてもよい。図４５に示すように、ＭＯＳＦＥＴのトレンチゲート９５０のドリフト層９２に達する部分は、長手方向に概ね周期的に曲線状に深さが変化しており、トレンチ深さが浅い浅部９５４とトレンチ深さが深い深部９５５とをそれぞれ複数有していてもよい。このように、ＭＯＳＦＥＴの場合にも、ＩＧＢＴを例示して説明した実施例および変形例に係るトレンチゲート等の構造を適用することができ、ＩＧＢＴに適用した場合と同様に、本願発明に係る作用効果を得ることができる。【００５３】
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。【００５４】
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図１】
2012124056.tif 000003
【図２】
2012124056.tif 000004
【図３】
2012124056.tif 000005
【図４】
2012124056.tif 000006
【図５】
2012124056.tif 000007
【図６】
2012124056.tif 000008
【図７】
2012124056.tif 000009
【図８】
2012124056.tif 000010
【図９】
2012124056.tif 000011
【図１０】
2012124056.tif 000012
【図１１】
2012124056.tif 000013
【図１２】
2012124056.tif 000014
【図１３】
2012124056.tif 000015
【図１４】
2012124056.tif 000016
【図１５】
2012124056.tif 000017
【図１６】
2012124056.tif 000018
【図１７】
2012124056.tif 000019
【図１８】
2012124056.tif 000020
【図１９】
2012124056.tif 000021
【図２０】
2012124056.tif 000022
【図２１】
2012124056.tif 000023
【図２２】
2012124056.tif 000024
【図２３】
2012124056.tif 000025
【図２４】
2012124056.tif 000026
【図２５】
2012124056.tif 000027
【図２６】
2012124056.tif 000028
【図２７】
2012124056.tif 000029
【図２８】
2012124056.tif 000030
【図２９】
2012124056.tif 000031
【図３０】
2012124056.tif 000032
【図３１】
2012124056.tif 000033
【図３２】
2012124056.tif 000034
【図３３】
2012124056.tif 000035
【図３４】
2012124056.tif 000036
【図３５】
2012124056.tif 000037
【図３６】
2012124056.tif 000038
【図３７】
2012124056.tif 000039
【図３８】
2012124056.tif 000040
【図３９】
2012124056.tif 000041
【図４０】
2012124056.tif 000042
【図４１】
2012124056.tif 000043
【図４２】
2012124056.tif 000044
【図４３】
2012124056.tif 000045
【図４４】
2012124056.tif 000046
【図４５】
2012124056.tif 000047
【手続補正書】
【提出日】平成23年12月7日(2011.12.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型のドリフト領域と、
ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、
ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、
第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートと、を有し、
絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部から中央部に向かって徐々に深くなっており、
絶縁ゲートの中央部のトレンチの底部は、円弧状である、半導体装置。
【請求項２】
絶縁ゲートの長手方向の中央部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられている、請求項１に記載の半導体装置。
【請求項３】
半導体装置を平面視したときに、絶縁ゲートのトレンチ幅は、両端部から中央部に向かって略円弧状に徐々に広くなっている、請求項１または２に記載の半導体装置。
【手続補正書】
【提出日】平成24年2月17日(2012.2.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板に形成された第１導電型のドリフト領域と、
ドリフト領域の表面側の半導体基板の表面に形成された第２導電型のボディ領域と、
ボディ領域の表面の一部に形成された第１導電型の第１半導体領域と、
第１半導体領域とボディ領域を貫通してドリフト領域と接する深さまで形成されたトレンチゲート型の絶縁ゲートと、を有し、
絶縁ゲートのボディ領域よりドリフト領域側となる部分の深さは、絶縁ゲートの長手方向の両端部から中央部に向かって徐々に深くなっており、
絶縁ゲートの中央部のトレンチの底部は、円弧状である、半導体装置。
【請求項２】
絶縁ゲートの長手方向の中央部に対向する半導体基板の表面の少なくとも一部には、第１半導体領域が形成されていないバイパス部が設けられている、請求項１に記載の半導体装置。
【請求項３】
半導体装置を平面視したときに、絶縁ゲートのトレンチ幅は、両端部から中央部に向かって略円弧状に徐々に広くなっている、請求項１または２に記載の半導体装置。
【国際調査報告】
2012124056.tif 000048
2012124056.tif 000049
2012124056.tif 000050
2012124056.tif 000051
2012124056.tif 000052
2012124056.tif 000053
2012124056.tif 000054
2012124056.tif 000055