(57)【要約】  本発明は、消去時のリーク電流を低減し、信頼性の向上を図ったチャージトラップ型記憶装置及びその製造方法を提供する。本発明の一実施形態に係るチャージトラップ型記憶装置は、シリコン基板（１）上に、ＳｉＯ２層（２）、ＳｉＮ層（３）、誘電体膜（４）、およびゲート電極としての電極膜（５）がこの順番で形成された積層構造を有し、上記電極膜（５）に電圧を印加することによって、シリコン基板（１）側からＳｉＮ層（３）に電荷をトラップ及びデトラップして情報の書き込み及び消去を行う。このような構成において、電極膜（５）が、ブロッキング絶縁膜としての誘電体膜（４）上に配置されたＷとＮとＯを含有する金属酸窒化物層である。
2012090483.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うチャージトラップ型記憶装置であって、
前記ゲート電極が、前記ブロッキング絶縁膜上に配置されたＷとＮとＯを含有する金属酸窒化物層であることを特徴とするチャージトラップ型記憶装置。
【請求項２】
前記金属酸窒化物層のＷとＮとＯのモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）が０＜（Ｏ/（Ｗ＋Ｎ＋Ｏ））≦０．２２であることを特徴とする請求項１記載のチャージトラップ型記憶装置。
【請求項３】
前記金属酸窒化物層上に設けられた、ＷとＮを含有する金属窒化物層をさらに備えることを特徴とする請求項１に記載のチャージトラップ型記憶装置。
【請求項４】
前記ゲート電極の仕事関数が４．７５ｅＶ以上であることを特徴とする請求項１に記載のチャージトラップ型記憶装置。
【請求項５】
基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記シリコン基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うるチャージトラップ型記憶装置の製造方法であって、
前記トンネル酸化膜、前記チャージトラップ膜、および前記ブロッキング絶縁膜が順に形成された基板を用意する工程と、
前記ブロッキング絶縁膜上にＷとＮとＯを含有する金属酸窒化物層を形成する工程と
を有することを特徴とするチャージトラップ型記憶装置の製造方法。
【請求項６】
前記金属酸窒化物層を形成する工程は、ＷとＮとＯのモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）が０＜（Ｏ／（Ｗ＋Ｎ＋Ｏ））≦０．２２となるように前記金属酸窒化物層を形成することを特徴とする請求項５に記載のチャージトラップ型記憶装置の製造方法。
【請求項７】
前記金属酸窒化物層上にＷとＮを含有する金属窒化物層を形成する工程をさらに有することを特徴とする請求項５に記載のチャージトラップ型記憶装置の製造方法。
【請求項８】
前記金属酸窒化物層及び前記金属窒化物層を形成する工程が、
真空容器内で、反応性ガスと不活性ガスの混合雰囲気下において前記金属酸窒化物層及び前記金属窒化物層に含まれる金属からなる金属ターゲットをマグネトロンスパッタする工程であり、
前記金属酸窒化物層を形成する工程における前記反応性ガスが酸素及び窒素であり、
前記金属窒化物層を形成する工程における前記反応性ガスが窒素であることを特徴とする請求項７に記載のチャージトラップ型記憶装置の製造方法。
【請求項９】
前記マグネトロンスパッタする工程は、前記金属ターゲットの表面が酸化、窒化または酸窒化することにより生じるスパッタ率の低下率が最大となる供給量以下に、前記反応性ガス又は不活性ガスの供給量を設定することを特徴とする請求項８に記載のチャージトラップ型記憶装置の製造方法。
【請求項１０】
前記真空容器内の圧力を１×１０−1Ｐａ以下に設定することを特徴とする請求項８に記載のチャージトラップ型記憶装置の製造方法。
【請求項１１】
前記ゲート電極の仕事関数が４．７５ｅＶ以上であることを特徴とする請求項５に記載のチャージトラップ型記憶装置の製造方法。
【請求項１２】
前記金属酸窒化物層を形成する工程と前記金属窒化物層を形成する工程とを大気に曝露することなく真空中で連続して実施することを特徴とする請求項７に記載のチャージトラップ型記憶装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電極膜を用いた不揮発性半導体記憶装置及びその製造方法に関するものであり、特にチャージトラップ型記憶装置及びその製造方法に関する。
【背景技術】
【０００２】
既存のフローティングゲート型に対し、高密度化、微細化が可能である不揮発性半導体の開発が進められている。例えば、ＭＯＮＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のチャージトラップ型記憶装置では、酸化膜上に窒化膜と酸化膜を積層し、その上にゲート電極を設置しており、この酸化膜に挟まれた窒化膜中に電荷を蓄積し、記憶を保持する。【０００３】
図１４を用いて従来のチャージトラップ型記憶装置の構成を説明する（特許文献１参照）。従来のチャージトラップ型メモリ装置８００は、シリコン基板８１０上に、トンネル酸化膜８１１、チャージトラップ膜８１２、ブロッキング絶縁膜８１３、ゲート電極８１４が、下側からこの順で形成された積層構造を有する。【０００４】
上記トンネル酸化膜８１１は、シリコン酸化膜（ＳｉＯ２膜）を含んでおり、チャージトラップ膜８１２は、シリコン窒化膜（ＳｉＮ膜）又はシリコン酸窒化膜（ＳｉＯＮを含んでいる。ブロッキング絶縁膜８１３は、シリコン酸化膜（ＳｉＯ２膜）又はＡｌ２Ｏ３膜、高誘電率膜（Ｈｉｇｈ−ｋ膜）、例えば、ＨｆＯ２、ＺｒＯ２、Ｔａ２Ｏ５、Ｙ２Ｏ３等を含むことができる。また、ゲート電極８１４は、ポリシリコン膜、ＴａＮ膜、金属膜（Ｗ，Ｐｔ等）、ＴｉＮ膜等を含む。【０００５】
上記構成のチャージトラップ型メモリ装置８００では、書き込み／消去制御回路８２０から所定電圧、例えば＋１８Ｖのパルス電圧をゲート電極８１４に印加することにより、チャージトラップ膜８１２にシリコン基板８１０側から負の電荷（電子）をトラップして書き込み動作を行う。また、書き込み／消去制御回路８２０から所定電圧、例えば−１８Ｖ（或いは−２０Ｖ）のパルス電圧をゲート電極８１４に印加することにより、チャージトラップ膜８１２にトラップされている負の電荷（電子）をデトラップして消去動作を行う。【０００６】
図１５を用いて従来の別のチャージトラップ型記憶装置の構成を説明する（特許文献２参照）。図１５の半導体記憶装置９０１は、基板９１１と、第１のゲート絶縁膜９２１と、電荷蓄積絶縁膜９２２と、第２のゲート絶縁膜９２３と、ゲート電極９２４と、側壁絶縁膜９３１と、層間絶縁膜９４１とを備える。基板９１１はシリコン基板又はＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）基板を含んでいる。基板９１１には、ソース拡散層９５１やドレイン拡散層９５２が設けられている。第１のゲート絶縁膜９２１は、トンネル絶縁膜とも呼ばれ、シリコン酸化膜又は第１のシリコン酸化膜とシリコン窒化膜と第２のシリコン酸化膜とを含むＯＮＯ型の積層膜を含む。第２のゲート絶縁膜９２３は、ブロッキング絶縁膜とも呼ばれ、Ａｌ２Ｏ３層、ＨｆＡｌＯＸ層又はＨｆＯ２層等のｈｉｇｈ−ｋ絶縁膜を含む。ゲート電極９２４は、コントロールゲートとも呼ばれ、ＮｉＳｉ層又はＣｏＳｉ２層、ＴａＮ層とＷＮ層とＷ層とを含む積層膜を含む。側壁絶縁膜９３１はシリコン窒化膜等の窒化膜を含む。層間絶縁膜９４１はシリコン酸化膜を含む。なお、図１５において、Ｓ１は電荷蓄積絶縁膜９２２のビット線方向の側面、Ｓ２は第２のゲート絶縁膜９２３のビット線方向の側面、Ｓ３はゲート電極９２４のビット線方向の側面、Ｗ１は電荷蓄積絶縁膜９２２のビット線方向の幅、Ｗ２は第２のゲート絶縁膜９２３のビット線方向の幅、Ｗ３はゲート電極９２４のビット線方向の幅である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−１９２５９２号公報
【特許文献２】特開２０１０−２７７０７号公報
【発明の概要】
【０００８】
本発明は、このような課題に鑑みてなされたもので、消去時のリーク電流を低減し、信頼性の向上を図ったチャージトラップ型記憶装置及びその製造方法を提供することを目的とするものである。
【０００９】
このような目的を達成するために、本発明の第１の態様は、基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うチャージトラップ型記憶装置であって、前記ゲート電極が、前記ブロッキング絶縁膜上に配置されたＷとＮとＯを含有する金属酸窒化物層であることを特徴とする。
また、本発明の第２の態様は、基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記シリコン基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うるチャージトラップ型記憶装置の製造方法であって、前記トンネル酸化膜、前記チャージトラップ膜、および前記ブロッキング絶縁膜が順に形成された基板を用意する工程と、前記ブロッキング絶縁膜上にＷとＮとＯを含有する金属酸窒化物層を形成する工程とを有することを特徴とする。
【００１０】
本発明によれば、チャージトラップ型記憶装置において、仕事関数の高い、ＷとＮとＯとを含有する金属酸窒化物層（例えば、ＷＯＮ膜）をゲート電極に用いることにより消去時のリーク電流を低減し、チャージトラップ型記憶装置の信頼性が向上するという効果がある。更に該効果に加えて、ＷとＮとＯとを含有する金属酸窒化物層からなるゲート電極上にＷとＮとを含有する金属窒化物層（例えば、ＷＮ膜）を積層することにより金属の拡散を抑制することができ、耐熱性が向上するという効果がある。
【図面の簡単な説明】
【００１１】
【図１】本発明の一実施形態により電極膜を形成したＭＯＮＯＳ型のチャージトラップ型装置の断面図である。
【図２】本発明の一実施形態に係る金属酸窒化物膜の形成工程に用いる処理装置の一例の概略を示した図である。
【図３Ａ】本発明の一実施形態に係るＷＮ膜の放電特性をした図である。
【図３Ｂ】本発明の一実施形態に係るＷＯＮ膜の放電特性をした図である。
【図４Ａ】本発明の一実施形態に係るＷＮ膜の成膜速度を示した図である。
【図４Ｂ】本発明の一実施形態に係るＷＯ膜およびＷＯＮ膜の成膜速度を示した図である。
【図５】本発明の一実施形態に係るＷＯＮ膜の成膜時の酸素流量とモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）の関係を示した図である。
【図６】本発明の一実施形態に係るＷＯＮ膜のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）と比抵抗を示した図である。
【図７】本発明の一実施形態に係るＷＯＮ膜のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）と密度を示した図である。
【図８】本発明の一実施形態に係るＷＯＮ膜のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）と仕事関数を示した図である。
【図９】本発明の一実施形態に係るＷＮ膜上にＴｉＮ膜を積層し、１０００℃で焼成した後の膜厚方向の組成を示した図である。
【図１０】本発明の一実施形態に係るＷＯＮ膜上にＴｉＮ膜を積層し、１０００℃で焼成した後の膜厚方向の組成を示した図である。
【図１１】本発明の第１の実施例のＭＩＳキャパシタの断面図を示す図である。
【図１２】本発明の第２の実施例の半導体装置の製造方法の工程を示す図である。
【図１３】本発明の第２の実施例の半導体装置の断面図を示す図である。
【図１４】従来（特許文献１）のチャージトラップ型記憶装置の構成を示す図である。
【図１５】従来（特許文献２）のチャージトラップ型記憶装置の構成を示す図である。
【発明を実施するための形態】
【００１２】
本発明者らは、上記課題を解決すべく検討した結果、特定の組成を有する金属酸窒化物をチャージトラップ型記憶装置のゲート電極として形成すことにより、膜密度と仕事関数が高い電極膜が得られることを見出し、本発明を完成するに至った。  
以下、本発明の実施形態を図面に基づき詳細に説明する。
本発明の一実施形態は、表面にシリコン酸化膜を有するシリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極がこの順番で形成された積層構造を有し、該ゲート電極に電圧を印加することによって、シリコン基板側からチャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うチャージトラップ型記憶装置に指向する。以下では、ゲート電極膜として、構成元素としてＷとＮとＯとを含む金属酸窒化膜（以下ＷＯＮ膜と記述）を形成したＭＯＮＯＳ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｎｉｔｒｉｄｅ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型記憶装置を例に取り説明する。
【００１３】
図１に示すように、表面に膜厚３ｎｍ〜５ｎｍの範囲のシリコン酸化膜を有するシリコン基板１にＳｉＯ２層２とＳｉＮ層３とを積層し、誘電体膜４を堆積した後、ＷＯＮ膜であるゲート電極として機能する電極膜５を形成している。ＳｉＯ２層２はトンネル酸化膜、ＳｉＮ層３はチャージトラップ膜、誘電体膜４はブロッキング絶縁膜である。  
なお、ブロッキング絶縁膜としての誘電体膜４は、金属酸化物、金属シリケート、もしくは窒素が導入された、金属酸化物または金属シリケートを含む高誘電率絶縁膜である。
【００１４】
図２に、ＷＯＮ膜からなるゲート電極の形成工程に用いられる処理装置の一例の概略を示す。成膜処理室１００はヒータ１０１によって所定の温度に加熱できるように構成されている。被処理基板１０２は、基板支持台１０３に組み込まれた、サセプタ１０４を介して、ヒータ１０５によって所定の温度に加熱される。基板支持台１０３は、膜厚の均一性の観点から所定の回転数で回転できることが好ましい。
【００１５】
成膜処理室１００内には、ターゲット１０６、１２６が、被処理基板１０２を望む位置に設置されている。ターゲット１０６、１２６は、Ｃｕ等の金属から出来ているバックプレート１０７、１２７を介してターゲットホルダー１０８、１２８に設置されている。なお、ターゲット１０６、１２６とバックプレート１０７、１２７を組み合わせたターゲット組立体の外形を１つの部品としてターゲット材料で作成し、これをターゲットとして取り付けても構わない。つまり、ターゲットがターゲットホルダーに設置された構成でも構わない。
【００１６】
Ｃｕ等の金属製のターゲットホルダー１０８、１２８には、スパッタ放電用電力を印加する直流電源１１０、１３０が接続されており、絶縁体１０９、１２９により接地電位の成膜処理室１００の壁から絶縁されている。
【００１７】
スパッタ面から見たターゲット１０６、１２６の背後には、マグネトロンスパッタリングを実現するためのマグネット１１１、１３１が配設されている。マグネット１１１、１３１は、マグネットホルダー１１２、１３２に保持され、図示しないマグネットホルダー回転機構により回転可能となっている。ターゲットのエロージョンを均一にするため、放電中には、このマグネット１１１、１３１は回転している。
【００１８】
ターゲット１０６、１２６は、基板１０２に対して斜め上方のオフセット位置に設置されている。すなわち、ターゲット１０６、１２６のスパッタ面の中心点は、基板１０２の中心点の法線に対して所定の寸法ずれた位置にある。
【００１９】
ターゲット１０６、１２６と処理基板１０２の間には、遮蔽板１１６が設置され、電力が供給されたターゲット１０６、１２６から放出されるスパッタ粒子による処理基板１０２上への成膜を制御している。
【００２０】
本発明の一実施形態では、窒化膜３上にスパッタリング法により膜厚１０ｎｍの誘電体膜４を堆積させる。次に、成膜後、アニール処理を施すことにより結晶化させ、誘電体膜４とする。
【００２１】
次に、誘電体膜４上にゲート電極としてのＷＯＮ電極５を堆積させる。ターゲットは、Ｗの金属ターゲット１０６を用いれば良い。電極膜５の堆積は、金属ターゲット１０６に、直流電源１１０より、ターゲットホルダー１０８およびバックプレート１０７を介して電力を供給することにより実施される。この際、不活性ガスが、不活性ガス源２０１から、バルブ２０２、マスフローコントローラ２０３、バルブ２０４を介してターゲット付近から処理室１００に導入される。また、酸素と窒素とを含む反応性ガスは、それぞれ酸素ガス源２０５と窒素ガス源２０９から、バルブ２０６、２１０、マスフローコントローラ２０７、２１１、バルブ２０８、２１２を介して処理室１００内の基板付近に導入される。導入された不活性ガスおよび反応性ガスは、コンダクタンスバルブ１１７を介して、排気ポンプ１１８によって排気される。
【００２２】
本発明の一実施形態では、基板温度３０℃、Ｗのターゲットパワーを５００Ｗに設定し、不活性ガスとしてＡｒを用い、Ａｒの供給量を２５ｓｃｃｍとして、反応性ガスである窒素と酸素を供給し、成膜する。このとき、ＷＯＮ膜の酸素のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）は、窒素ガス流量を１５ｓｃｃｍ一定として、酸素ガス流量を０ｓｃｃｍ〜２０ｓｃｃｍの範囲で変えることにより調節する。尚、本明細書中における「モル比率」とは、物質量の基本単位であるモル数の比率をいう。モル比率は、例えば、Ｘ線光電子分光法により物質内にある固有の電子の結合エネルギー、電子のエネルギー準位と量から測定することができる。また、ｓｃｃｍ＝一分間当たり供給されるガス流量０℃１気圧で表したｃｍ３数＝１．６９×１０−３Ｐａ・ｍ３／ｓ（０℃において）である。また、酸素ガス流量を２０ｓｃｃｍ以下としたのは、Ｗのターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となるようにするためである。「スパッタ率」とは、スパッタターゲットを衝撃する衝撃イオン１個当たり放出するスパッタ原子数の割合をいう。
【００２３】
図３Ａに窒素を導入した時のＷターゲットの放電特性（ＷＮの放電特性）、図３Ｂに窒素流量を１５ｓｃｃｍに固定して、酸素を０ｓｃｃｍ〜５０ｓｃｃｍ導入した時のＷターゲットの放電特性（ＷＯＮの放電特性）を示す。図３ＡのＷターゲットの放電特性より、窒素流量を増やすと放電電圧は緩やかに増加することが解る。一方図３ＢのＷターゲットの放電特性より、酸素流量を増やすと、酸素流量が３０ｓｃｃｍ以下の領域では放電電圧が増加するが、３０ｓｃｃｍよりさらに酸素流量を増やすと放電電圧は徐々に低下する。この放電電圧の変化は酸素の供給量が増加すると金属ターゲット表面が酸化され、スパッタ率が変化するためである。
【００２４】
図４ＡにＷＮ膜の成膜速度に対する窒素流量依存性、図４ＢにＷＯＮ膜、ＷＯ膜の成膜速度に対する酸素流量依存性を示す。図４Ａ中、黒塗り菱形「◆」のプロットはＷＮ膜の結果を示している。図４Ｂ中、黒塗りの丸「●」のプロットはＷＯ膜、黒塗り三角「▲」のプロットはＷＯＮ膜の結果を示している。図４Ａより、ＷＮの成膜速度は、窒素流量が増すに従って減少することが解る。これらの放電電圧の変化は窒素の供給量が増加すると金属ターゲット表面が窒化され、スパッタ率が低下するためである。一方、図４Ｂにおいて、ＷＯ及びＷＯＮ膜の成膜速度は、酸素流量の増加に従って増加する。本発明の一実施形態における絶縁体膜形成を堆積速度の低下を招くことなく実現するには、少なくともＷターゲットの窒化が小さい１５ｓｃｃｍ以下で行うことが好ましい。
【００２５】
図５に、ＷＯＮ膜の酸素のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）と成膜時の酸素ガス流量依存性を示す。組成は、ＡＥＳ（Ａｕｇｅｒ  ＥｌｅｃｔｒｏｎＳｐｅｃｔｒｏｓｃｏｐｙ  オージェ電子分光法）により評価した。該評価の結果から、酸素ガス流量を０ｓｃｃｍから１０ｓｃｃｍの範囲で調節することにより、酸素モル比率を０から０．５５の範囲で制御することが確認できる。
【００２６】
図６にＷＯＮ膜の比抵抗と酸素のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）の関係を示す。ＷＯＮ膜の比抵抗は、酸素のモル比率が増加するに従って増加する。ＷＯＮ膜を電極膜５として用いる場合、電極膜５の比抵抗を６０００μΩ・ｃｍ以下にすることが望ましい。従って、本発明の一実施形態におけるＷＯＮ膜の酸素のモル比率を０から０．２２の範囲内に設定することが好ましい。
【００２７】
図７にＷＯＮ膜の密度と酸素のモル比率Ｏ／(Ｏ＋Ｎ＋Ｗ)の関係を示す。図より、ＷＯＮ膜の密度は、酸素モル比率が増えるに従って減少することが解る。ＷＯＮ膜の密度が低下すると絶縁膜や、誘電体膜からの酸素の拡散により、ＷＯＮ膜の酸素モル比率が変化し、比抵抗の制御が困難となる。従って、ＷＯＮ膜の酸素モル比率は、密度を大幅に低下させることのない０から０．３の範囲で制御することが必要であり、１０ｇ／ｃｃ以上の密度が得られる酸素のモル比率Ｏ／(Ｏ＋Ｎ＋Ｗ)が、０＜Ｏ／(Ｏ＋Ｎ＋Ｗ)≦０．２２の範囲で制御することが好ましい。なお、密度の測定は、ＸＲＲ（Ｘ−ＲＡＹ  Ｒｅｆｌｅｃｔｏｍｅｔｅｒ  Ｘ線反射率法）を用いて行った。
【００２８】
ＷＮ膜及びＷＯＮ膜の仕事関数を測定する為、ＳｉＯ２基板上に１０ｎｍ
ＴｉＮ膜を積層し、更に１５ｎｍ  ＷＮ膜若しくは１５ｎｍ  ＷＯＮを積層し、更に３ｎｍ  ＨｆＯｘを積層したスタック構造を形成し、電気特性の測定を行った。尚、本明細書中における「仕事関数」とは、１個の電子をフェルミ準位から真空準位へ取り出すのに必要なエネルギーをいう。仕事関数の測定は、Ｃ−Ｖ測定器を用いて行った。図８にＷＯＮの仕事関数と酸素のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）の関係を示す。ＷＯＮ膜の仕事関数は、酸素のモル比率の増加に従って増加するが、極大値を持ち、酸素のモル比率を０．１４とすることにより４．９ｅＶ得られた。仕事関数が４．７５ｅＶ以上を実現するには、酸素のモル比率が０から０．３の範囲で制御することが必要であり、好ましくは仕事関数が４．８７ｅＶ以上である酸素のモル比率が０＜Ｏ／（Ｏ＋Ｎ＋Ｗ）≦０．２２の範囲を有することが好ましい。
【００２９】
次に、大気曝露によるＷＯＮ膜中のＯ濃度の変化を防ぐないしは低減する為にＴｉＮ膜でＣａｐしてＷＯＮ膜の組成を測定した。  
図９、１０にそれぞれＴｉＮ膜／ＷＮ膜及びＴｉＮ膜／ＷＯＮ膜の積層膜を１０００℃で熱処理した後の膜厚方向の組成を示す。組成は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ  ｉｏｎｍａｓｓ  ｓｐｅｃｔｒｏｍｅｔｒｙ  二次イオン質量分析法）により評価した。図９より、ＴｉＮ／ＷＮの積層膜は、１０００℃で熱処理した後もＴｉＮ膜とＷＮ膜の各金属は拡散することなく、２層に分離していることが解る。一方、図１０より、ＴｉＮ／ＷＯＮの積層膜は、１０００℃で熱処理することによりＴｉとＷが相互拡散し、ＴｉＮ／ＷＯＮの界面が不明瞭となっていることが解る。以上の結果より、ＷＯＮ上に金属膜を積層し、更に熱処理が加わる場合は、ＷＯＮと金属膜の間にＷＮ膜を挿入することで、Ｗと金属の相互拡散を抑制出来ることが解る。すなわち、ゲート電極膜としてのＷＯＮ膜上に、ＷとＮとを含有する金属窒化物層としてのＷＮ膜を形成することによって、ＷＯＮ膜上にＴｉＮ層等を形成する場合に、ＷのＴｉＮ層への拡散およびＴｉのＷＯＮ膜への拡散を低減することができる。
【００３０】
また、金属酸窒化物を形成する工程が、図２に示す真空容器１００内で、酸素と窒素の混合ガスからなる反応性ガス２０５と不活性ガス２０１の混合雰囲気下において上記金属酸窒化物層を形成するための金属ターゲット１０６、１２６をマグネトロンスパッタする工程である。該工程では、堆積速度の低下を抑制するため、反応性ガス２０５の供給量を金属ターゲット１０６、１２６の表面が酸化、窒化または酸窒化することにより生じるスパッタ率の低下率が最大となる供給量以下に設定することが好ましい。更に、形成される電極膜の膜厚均一性を±２．５％以下にするには、成膜中の真空容器１００内の圧力を１×１０−１Ｐａ以下に設定することが好ましい。  
なお、ＷとＮを含有する金属窒化物層を形成する場合は、金属酸窒化物層を形成する工程と、金属窒化物層を形成する工程とを、基板を大気に暴露することなく真空中で連続して実施することが好ましい。
【００３１】
尚、上記の説明では、シリコン酸化膜１上に、ＳｉＯ２層２とＳｉＮ層３を積層し、誘電体膜４を堆積した後、電極膜５を形成したチャージトラップ型記憶装置の場合ついて述べたが、これらに限定されるものではない。例えば、ＴＡＮＯＳ型不揮発メモリにおける電極膜、ＦＧ型不揮発メモリ素子における浮遊電極とゲート電極、ＭＯＳトランジスタの一部に、本発明のＷとＮとＯとを含有する金属酸窒化物層を適用することで、十分にその効果を得ることができる。  
即ち、電極膜を有する半導体装置の製造方法に、本発明の方法（電極層としてＷとＮとＯとを含有する金属酸窒化物層を形成する工程）を適用することができ、例えば、以下の製造方法が挙げられる。  
１．上記本発明の方法を、少なくとも表面が半導体層で構成される基板と、該基板上に形成されたゲート電極と、上記基板と上記ゲート電極の間に順次積層された積層型ゲート絶縁膜を有する不揮発性半導体装置の製造方法に適用することができる。すなわち、上記積層型ゲート絶縁膜に含まれる絶縁膜の少なくとも一層を、上記本発明の方法により形成する。  
２．また、本発明の一実施形態は、少なくとも表面が半導体層で構成される基板と、該基板上に形成されたゲート電極と、上記基板と上記ゲート電極の間に絶縁膜と浮遊電極と絶縁膜が順次積層された構造を有する不揮発性半導体装置であって、上記ゲート電極と上記浮遊電極の少なくとも一部が、本発明の電極膜（ＷとＮとＯとを含有する金属酸窒化物層）である不揮発性半導体装置をも含む。
【００３２】
（第１の実施例：スパッタ法による実施例）  
本発明の第１の実施例を、図面を参照しながら詳細に説明する。
【００３３】
図１１は、誘電体膜３０３を有するＭＩＳ（ｍｅｔａｌ  ｉｎｓｕｌａｔｏｒ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ）キャパシタを示した図である。表面に膜厚３ｎｍ〜５ｎｍのシリコン酸化膜３０２を有するシリコン基板３０１に、誘電体膜３０３として、ＨｆＯｘ膜を堆積した後、電極膜３０４としてスパッタ法によりＷＯＮ膜を堆積した。ターゲットとしては、Ｗの金属ターゲットを用い、スパッタガスとしてアルゴン、および酸素および窒素を用いた。なお、図１１において、大気曝露によるＷＯＮ膜中のＯ濃度の変化を防ぐないしは低減する為に、ＷＯＮ膜上にＴｉＮ膜を積層し熱処理を行う場合には、ＷＯＮ膜とＴｉＮ膜の間にＷＮ膜を挿入してもよい。
【００３４】
基板温度は２７℃〜６００℃、ターゲットパワーは５０Ｗ〜１０００Ｗ、スパッタガス圧は０．０２Ｐａ〜０．１Ｐａ、Ａｒガス流量は１ｓｃｃｍ〜２００ｓｃｃｍ、酸素ガス流量は１ｓｃｃｍ〜１００ｓｃｃｍ、窒素ガス流量は１ｓｃｃｍ〜１００ｓｃｃｍ、の範囲内で適宜決定することができる。
【００３５】
ここでは、基板温度３０℃、Ｈｆのターゲットパワー５００Ｗ、スパッタガス圧０．０３Ｐａ、Ａｒガス流量２５ｓｃｃｍ、酸素流量０ｓｃｃｍ〜２０ｓｃｃｍとして成膜を行った。
【００３６】
このとき、誘電体膜３０３の酸素モル比率Ｏ／（Ｈｆ＋Ｏ）は、Ｈｆターゲットパワーと酸素流量によって制御することができる。
【００３７】
誘電体膜３０３として、上述の形成工程を用いた酸素モル比率０≦Ｏ／（Ｈｆ＋Ｏ）≦０．５０の範囲のＨｆＯｘ膜としての誘電体膜３０３を膜厚５ｎｍ〜２５ｎｍの範囲で成膜した。
【００３８】
尚、ここでは誘電体膜３０３として、ＨｆＯｘ膜を用いたが、Ａｌ２Ｏ３、ＨｆＡｌＯＮも適宜、用いることができる。また、これらからなる群のうちから選択される膜を堆積してもよい。
【００３９】
基板温度３０℃、Ｗのターゲットパワー５００Ｗ、スパッタガス圧０．０３Ｐａ、Ａｒガス流量２５ｓｃｃｍ、窒素流量１５ｓｃｃｍ、酸素流量０ｓｃｃｍ〜５０ｓｃｃｍとして電極膜３０４の成膜を行った。
【００４０】
このとき、本実施例の電極膜３０４のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）は、ＷターゲットパワーとＯ流量とＮ流量によって制御することができる。図５は、本実施例において形成した電極膜３０４のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）の酸素流量依存性を示す。組成は、ＡＥＳ（ＡｕｇｅｒＥｌｅｃｔｒｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ オージェ電子分光法）による分析により評価した。このように、酸素流量を調節することにより、０〜０．３の範囲でモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）を制御できることを確認した。
【００４１】
次に、窒素雰囲気中で１０００℃の温度において１０ｓｅｃのアニール処理を行い、誘電体膜３０３を結晶化させた。尚、ここでは電極膜（ＷＯＮ膜）３０４を堆積した後、アニール処理を行ったが、電極膜（ＷＯＮ膜）３０４を堆積する前にアニール処理を行ってもよい。また、ここでは窒素雰囲気中でアニール処理を行ったが、酸素雰囲気、Ａｒ等の不活性ガス雰囲気を適宜、用いることができる。また、これらからなる群のうち選択される雰囲気中でアニールしてもよい。
【００４２】
次に、リソグラフィー技術とＲＩＥ技術を用いて電極膜（ＷＯＮ膜）３０４を所望の大きさに加工し、ＭＩＳキャパシタ構造を形成した。
【００４３】
以上のように作製した電極膜（ＷＯＮ膜）３０４の比抵抗を評価した。図６に示した酸素のモル比率とＷＯＮ膜の比抵抗の関係より、酸素のモル比率０＜（Ｏ／（Ｏ＋Ｎ＋Ｗ））≦２．２の範囲で、比抵抗が６０００μΩ・ｃｍ以下となる。
【００４４】
図７にＷＯＮの密度と酸素のモル比率Ｏ／(Ｏ＋Ｎ＋Ｗ)の関係を示す。図より、ＷＯＮの密度は、酸素のモル比率が増えるに従って減少することが解る。
【００４５】
図８はＷＯＮの仕事関数と酸素のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）の関係を示す。ＷＯＮの仕事関数は、酸素含有量の増加に従って増加するが、極大値を持ち、酸素のモル比率を０．１４とすることにより４．９ｅＶが得られた。仕事関数が４．７５ｅＶ以上を実現するには、酸素のモル比率が０から０．３の範囲で制御することが必要であり、好ましくは仕事関数が４．８７ｅＶ以上であるモル比率が０から０．２２の範囲で制御することが好ましい。
【００４６】
以上のことからわかるように、本実施例によれば、ＷとＮとＯを含有する複合酸窒化物からなる電極膜であって、ＷとＯとＮのモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）が０から０．２２の間であり、成膜速度が５ｎｍ／ｍｉｎ以上であり、膜密度が１０ｇ／ｃｍ３以上である電極膜において、仕事関数が４．９ｅＶ以上の高仕事関数が得られることがわかる。
【００４７】
（第２の実施例：不揮発メモリ素子の電極膜に適用した実施例）
図１２は本発明の第２の実施例に関わる半導体素子の作製工程を示した断面図である。
【００４８】
まず図１２の工程１２１に示すようにシリコン基板４０１の表面にＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術を用いて素子分離領域４０２を形成した。
【００４９】
続いて、素子分離されたシリコン基板４０１表面に、第１の絶縁膜４０３としてシリコン酸化膜を熱酸化膜法により３０Å〜１００Å形成した。続いて、第２の絶縁膜４０４としてシリコン窒化膜をＬＰＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により３０Å〜１００Å形成した。続いて、第３の絶縁膜４０５として、酸化アルミニウム膜を５Å〜５０Å形成した。酸化アルミニウム膜は、ＭＯＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ＰＶＤ（Ｐｈｙｓｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いてもよい。続いて、第４の絶縁膜４０６として、ＨｆＡｌＯＮ膜を膜厚５ｎｍ〜２０ｎｍの範囲で形成した。続いて、第５の絶縁膜４０７として、酸化アルミニウム膜を５Å〜５０Å形成した。形成方法は、ＭＯＣＶＤ法、ＡＬＤ法、ＰＶＤ法を用いて形成した。
【００５０】
次に、ゲート電極４０８として厚さ１０ｎｍのＷＯＮ膜を形成した。ＷＯＮ膜はＰＶＤ法を用いて作成した。ゲート電極の作製後、図１２の工程１２２に示すように、リソグラフィー技術およびＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）技術を用いてゲート電極に加工し、引き続きイオン注入を行い、エクステンション領域４０９を、ゲート電極をマスクとして自己整合的に形成した。さらに、図１２の工程１２３に示すように、シリコン窒化膜とシリコン酸化膜を順次堆積し、その後エッチバックすることによってゲート側壁４１０を形成した。この状態で再度イオン注入を行い、活性化アニールを経てソース・ドレイン領域４１１を形成した。なお、図１２において、大気曝露によるＷＯＮ膜中のＯ濃度の変化を防ぐないしは低減する為に、ＷＯＮ膜上にＴｉＮ膜を積層し熱処理を行う場合には、ＷＯＮ膜とＴｉＮ膜の間にＷＮ膜を挿入してもよい。
【００５１】
以上のように作製した電極膜４０８の仕事関数と半導体素子の信頼性を評価した。
【００５２】
図８に示したＷＯＮの仕事関数と酸素のモル比率Ｏ／（Ｏ＋Ｎ＋Ｗ）の関係より、ＷＯＮの仕事関数は、酸素のモル比率の増加に従って増加するが、極大値を持ち、酸素のモル比率を０．１４とすることにより４．９ｅＶ得られた。
【００５３】
下記表１に様々な上部電極膜に対するリーク電流及び信頼性の関係を示す。なお、下記表１の「Ｔｏｐ  ｅｌｅｃｔｒｏｄｅ」はゲート電極、「ＰｒｏｇｒａｍΔＶｆｂ」は書き込み時と消去時の電圧差、「Ｒｅｔｅｎｔｉｏｎ％  Ｖｆｂ  ｃｈａｎｇｅ」は信頼性、「ＣＥＴ」は電気的酸化膜換算膜厚、「Ｊ  ａｔ」は印加電圧を示す。
【００５４】
【表１】
2012090483.tif 000003
【００５５】
上記表１より、ＷＯＮ膜をゲート電極とした場合、印加電圧２０Ｖ（Ｊ  ａｔ  ２０Ｖ）におけるリーク電流（０．０００１９）は、ＴｉＮ電極のリーク電流（０．０００３）やＷＮ電極のリーク電流（０．０００２７）よりも低く、酸素のモル比率を増加すると更にリーク電流は低減することが解った。又、仕事関数が最大となった酸素のモル比率が０．１４のＷＯＮ膜を電極とした場合、信頼性は向上し、Ｖｆｂｃｈａｎｇｅ比率が５．４１％とＴｉＮ膜を用いた場合の２倍以上の改善が観られた。
【００５６】
このように、本実施例によれば、ＷＯＮ（酸素のモル比率０＜（Ｏ／（Ｏ＋Ｎ＋Ｗ）≦０．３）で表され、スパッタ実施することにより仕事関数が４．９ｅＶ以上であり、かつリーク電流値の低減し、信頼性を向上することができる電極膜が得られることを確認した。なお、図１３は実施例２の半導体装置の断面図であり、６０１はｐｏｌｙ−Ｓｉを示す。
【００５７】
（第３の実施例：スタックトゲート型メモリセルの電極膜に適用した実施例）
本発明の電極膜は、公知のスタックトゲート型メモリセルの浮遊ゲートＦＧ又は制御ゲートＣＧにも適用可能である。本発明の電極膜を浮遊ゲートＦＧ又は制御ゲートＣＧに適用することにより、仕事関数が４．９ｅＶ以上であり、かつリーク電流値の低減し、信頼性を向上することができる浮遊ゲートＦＧ又は制御ゲートＣＧが得られることを確認した。
【図１】
2012090483.tif 000004
【図２】
2012090483.tif 000005
【図３Ａ】
2012090483.tif 000006
【図３Ｂ】
2012090483.tif 000007
【図４Ａ】
2012090483.tif 000008
【図４Ｂ】
2012090483.tif 000009
【図５】
2012090483.tif 000010
【図６】
2012090483.tif 000011
【図７】
2012090483.tif 000012
【図８】
2012090483.tif 000013
【図９】
2012090483.tif 000014
【図１０】
2012090483.tif 000015
【図１１】
2012090483.tif 000016
【図１２】
2012090483.tif 000017
【図１３】
2012090483.tif 000018
【図１４】
2012090483.tif 000019
【図１５】
2012090483.tif 000020
【手続補正書】
【提出日】平成25年5月17日(2013.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記シリコン基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うチャージトラップ型記憶装置の製造方法であって、
前記トンネル酸化膜、前記チャージトラップ膜、および前記ブロッキング絶縁膜が順に形成された基板を用意する工程と、
前記ブロッキング絶縁膜上にＷとＮとＯを含有する金属酸窒化物層を形成する工程と、
前記金属酸窒化物層上にＷとＮを含有する金属窒化物層を形成する工程とを有し、
前記金属酸窒化物層及び前記金属窒化物層を形成する工程が、
真空容器内で、反応性ガスと不活性ガスの混合雰囲気下において前記金属酸窒化物層及び前記金属窒化物層に含まれる金属からなる金属ターゲットをマグネトロンスパッタする工程であり、
前記金属酸窒化物層を形成する工程における前記反応性ガスが酸素及び窒素であり、
前記金属窒化物層を形成する工程における前記反応性ガスが窒素であることを特徴とするチャージトラップ型記憶装置の製造方法。
【請求項２】
前記マグネトロンスパッタする工程は、前記金属ターゲットの表面が酸化、窒化または酸窒化することにより生じるスパッタ率の低下率が最大となる供給量以下に、前記反応性ガス又は不活性ガスの供給量を設定することを特徴とする請求項１に記載のチャージトラップ型記憶装置の製造方法。
【請求項３】
前記真空容器内の圧力を１×１０−1Ｐａ以下に設定することを特徴とする請求項１に記載のチャージトラップ型記憶装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
このような目的を達成するために、本発明の第１の態様は、基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記シリコン基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うるチャージトラップ型記憶装置の製造方法であって、前記トンネル酸化膜、前記チャージトラップ膜、および前記ブロッキング絶縁膜が順に形成された基板を用意する工程と、前記ブロッキング絶縁膜上にＷとＮとＯを含有する金属酸窒化物層を形成する工程と、前記金属酸窒化物層上にＷとＮを含有する金属窒化物層を形成する工程とを有し、前記金属酸窒化物層及び前記金属窒化物層を形成する工程が、真空容器内で、反応性ガスと不活性ガスの混合雰囲気下において前記金属酸窒化物層及び前記金属窒化物層に含まれる金属からなる金属ターゲットをマグネトロンスパッタする工程であり、前記金属酸窒化物層を形成する工程における前記反応性ガスが酸素及び窒素であり、前記金属窒化物層を形成する工程における前記反応性ガスが窒素であることを特徴とする。
【手続補正書】
【提出日】平成25年12月6日(2013.12.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記シリコン基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うチャージトラップ型記憶装置の製造方法であって、
前記トンネル酸化膜、前記チャージトラップ膜、および前記ブロッキング絶縁膜が順に形成された前記シリコン基板を用意する工程と、
前記ブロッキング絶縁膜上にＷとＮとＯを含有する金属酸窒化物層を形成する工程と、
前記金属酸窒化物層上にＷとＮを含有する金属窒化物層を形成する工程とを有し、
前記金属酸窒化物層及び前記金属窒化物層を形成する工程が、
真空容器内で、反応性ガスと不活性ガスの混合雰囲気下において前記金属酸窒化物層及び前記金属窒化物層に含まれる金属からなる金属ターゲットをマグネトロンスパッタする工程であり、
前記金属酸窒化物層を形成する工程における前記反応性ガスが酸素及び窒素であり、
前記金属窒化物層を形成する工程における前記反応性ガスが窒素であることを特徴とするチャージトラップ型記憶装置の製造方法。
【請求項２】
前記マグネトロンスパッタする工程は、前記金属ターゲットの表面が酸化、窒化または酸窒化することにより生じるスパッタ率の低下率が最大となる供給量以下に、前記反応性ガス又は不活性ガスの供給量を設定することを特徴とする請求項１に記載のチャージトラップ型記憶装置の製造方法。
【請求項３】
前記真空容器内の圧力を１×１０−1Ｐａ以下に設定することを特徴とする請求項１に記載のチャージトラップ型記憶装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
このような目的を達成するために、本発明の第１の態様は、シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、およびゲート電極がこの順番で形成された積層構造を有し、前記ゲート電極に電圧を印加することによって、前記シリコン基板側から前記チャージトラップ膜に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うるチャージトラップ型記憶装置の製造方法であって、前記トンネル酸化膜、前記チャージトラップ膜、および前記ブロッキング絶縁膜が順に形成された前記シリコン基板を用意する工程と、前記ブロッキング絶縁膜上にＷとＮとＯを含有する金属酸窒化物層を形成する工程と、前記金属酸窒化物層上にＷとＮを含有する金属窒化物層を形成する工程とを有し、前記金属酸窒化物層及び前記金属窒化物層を形成する工程が、真空容器内で、反応性ガスと不活性ガスの混合雰囲気下において前記金属酸窒化物層及び前記金属窒化物層に含まれる金属からなる金属ターゲットをマグネトロンスパッタする工程であり、前記金属酸窒化物層を形成する工程における前記反応性ガスが酸素及び窒素であり、前記金属窒化物層を形成する工程における前記反応性ガスが窒素であることを特徴とする。
【国際調査報告】
2012090483.tif 000021
2012090483.tif 000022
2012090483.tif 000023
2012090483.tif 000024