(57)【要約】  消費電力を削減することに好適なチャージ・ポンプ回路を提供する。キャパシタ２０１ａ、キャパシタ２０１ｂ、キャパシタ２０１ｃと、キャパシタ２０１ａ〜２０１ｃを電気的に接続または分離するスイッチング素子２０２ａ〜２０２ｋとによって、入力電源電圧ＶDDから供給された電荷がキャパシタ２０１ａ、２０１ｂに蓄積される第１状態と、キャパシタ２０１ａに蓄積された電荷が第３キャパシタ２０１ｃに転送されると共に、キャパシタ２０１ｂに蓄積された電荷により正の出力電源電圧ＶCCが保持される第２状態と、入力電源から供給された電荷がキャパシタ２０１ａ、２０１ｂに蓄積される第３状態と、キャパシタ２０１ｂに蓄積された電荷が第３キャパシタ２０１ｃに転送されると共に、キャパシタ２０１ａに蓄積された電荷により正の出力電源電圧ＶCCが保持される第４状態と、を繰返す。
2012063494.tif 000002
【特許請求の範囲】
【請求項１】
入力電源から電荷を供給し、正出力電源の正の出力電源電圧及び負出力電源の負の出力電源電圧を生成するチャージ・ポンプ回路であって、
第１キャパシタと、
前記第１キャパシタに直列に接続され得る第２キャパシタと、
前記負の出力電源電圧に相当する電荷が保持される第３キャパシタと、
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタを電気的に接続または分離するスイッチング回路と、を含み、
前記スイッチング回路は、
前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第１状態と、
前記第１状態において前記第１キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第２キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第２状態と、
前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第３状態と、
前記第３状態において前記第２キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第１キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第４状態と、
を繰返すことを特徴とするチャージ・ポンプ回路。
【請求項２】
前記スイッチング回路は、
前記第１キャパシタの正極側端子に、前記入力電源またはグランド端子を接続する第１スイッチング部と、
前記第１キャパシタの負極側端子に、前記正出力電源または前記負出力電源を接続する第２スイッチング部と、
前記第２キャパシタの正極側端子に、前記正出力電源またはグランド端子を接続する第３スイッチング部と、
前記第２キャパシタの負極側端子に、グランド端子または前記負出力電源を接続する第４スイッチング部と、
を含むことを特徴とする請求項１に記載のチャージ・ポンプ回路。
【請求項３】
前記スイッチング回路は、
前記第１の状態において、前記第１キャパシタの正極側端子に前記入力電源を接続すると共に、前記第１キャパシタの負極側端子に前記正出力電源を接続し、前記第２キャパシタの正極側端子に前記正出力電源を接続すると共に前記第２キャパシタの負極側端子にグランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、
前記第２の状態において、前記第１キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第１キャパシタの負極側端子に前記負出力電源を接続し、前記第２キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第２キャパシタの負極側端子に前記グランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、
前記第３の状態において、前記第１キャパシタの正極側端子に前記入力電源を接続すると共に、前記第１キャパシタの負極側端子に前記正出力電源を接続し、前記第２キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第２キャパシタの負極側端子にグランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、
前記第４の状態において、前記第１キャパシタの正極側端子に前記入力電源を接続すると共に、前記第１キャパシタの負極側端子に前記正出力電源を接続し、前記第２キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第２キャパシタの負極側端子に前記負出力電源を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続することを特徴とする請求項１または２に記載のチャージ・ポンプ回路。
【請求項４】
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタに電荷を蓄積することにより、前記正の出力電源電圧及び前記負の出力電源電圧の絶対値が前記入力電源の電圧の略半分になることを特徴とする請求項１から３のいずれか１項に記載のチャージ・ポンプ回路。
【請求項５】
前記スイッチング回路は、さらに、
前記入力電源によって供給された電荷を前記第１キャパシタに蓄積すると共に、前記第２キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第５の状態と、
前記入力電源によって供給された電荷を前記第２キャパシタに蓄積すると共に、前記第１キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第６の状態と、
を繰返すことを特徴とする請求項１から４のいずれか１項に記載のチャージ・ポンプ回路。
【請求項６】
前記スイッチング回路は、
前記入力電源が入力される端子と前記正出力電源とを接続する第５スイッチング部と、
前記第１キャパシタの負極側端子と前記グランド端子とを接続する第６スイッチング部と、
前記第２キャパシタの正極側端子と前記入力電源とを接続する第７スイッチング部と、を含むことを特徴とする請求項５に記載のチャージ・ポンプ回路。
【請求項７】
前記スイッチング回路は、
前記第５の状態において、前記第１キャパシタの正極側端子に前記入力電源を接続すると共に前記第１キャパシタの負極側端子に前記グランド端子を接続し、前記第２キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第２キャパシタの負極側端子に前記負出力電源を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続し、
前記第６の状態において、前記第１キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第１キャパシタの負極側端子に前記負出力電源を接続し、前記第２キャパシタの正極側端子に前記入力電源を接続すると共に、前記第２キャパシタの負極側端子に前記グランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続することを特徴とする請求項５または６に記載のチャージ・ポンプ回路。
【請求項８】
前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタに電荷を蓄積することにより、前記正の出力電源電圧及び前記負の出力電源電圧の絶対値が前記入力電源の電圧と略等しくなることを特徴とする請求項５から７のいずれか１項に記載のチャージ・ポンプ回路。
【請求項９】
前記正の出力電源電圧と、前記の正出力電源電圧及び前記負の出力電源電圧によって動作する増幅器の出力信号電圧の値と、の差分電圧と、前記出力信号電圧の値と前記負の出力電源電圧の値との差分電圧が、共に予め設定された参照電圧より高い場合、前記第１乃至第４の状態を繰り返すように前記請求項１から４のいずれか１つに記載された前記チャージ・ポンプ回路を動作させ、前記差分電圧のいずれかが予め設定された参照電圧より低い場合は、前記第５及び第６の状態を繰り返すように前記請求項５から８のいずれか１つに記載された前記チャージ・ポンプ回路を動作させるモード検出回路を含むことを特徴とする半導体集積回路。
【請求項１０】
前記正の出力電源電圧及び前記負の出力電源電圧によって動作する増幅器の出力信号電圧の値とグランド電圧の値との差分電圧の絶対値が、予め設定された参照電圧より低い場合、前記第１乃至第４の状態を繰り返すように前記請求項１から４のいずれか１つに記載された前記チャージ・ポンプ回路を動作させ、前記差分電圧の絶対値が予め設定された参照電圧より高い場合は、前記第５及び第６の状態を繰り返すように前記請求項５から８のいずれか１つに記載された前記チャージ・ポンプ回路を動作させるモード検出回路を含むことを特徴とする半導体集積回路。
【請求項１１】
入力電源から電荷を供給し、正出力電源の正の出力電源電圧及び負出力電源の負の出力電源電圧を生成し、第１キャパシタと、前記第１キャパシタに直列に接続され得る第２キャパシタと、前記負の出力電源電圧に相当する電荷が保持される第３キャパシタと、を含むチャージ・ポンプ回路の制御方法であって、
前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第１状態と、
前記第１状態において前記第１キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第２キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第２状態と、
前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第３状態と、
前記第３状態において前記第２キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第１キャパシタに蓄積された電荷により前記正の出力電源が保持される第４状態と、
を繰返すように制御することを特徴とするチャージ・ポンプ回路の制御方法。
【請求項１２】
前記入力電源によって供給された電荷を前記第１キャパシタに蓄積すると共に、前記第２キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第５の状態と、
前記入力電源によって供給された電荷を前記第２キャパシタに蓄積すると共に、前記第１キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第６の状態と、
を繰返すように制御することを特徴とする請求項１１に記載のチャージ・ポンプ回路の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被駆動回路に正負両電源を供給するチャージ・ポンプ回路及びその制御方法、このチャージ・ポンプを駆動する半導体集積回路に係り、特に、正負の電源電圧を生成可能なチャージ・ポンプ回路、及びその制御方法、半導体集積回路に関する。
【背景技術】
【０００２】
図１１は、ビデオアンプを駆動する既存のチャージ・ポンプ回路を示した図である。図示したチャージ・ポンプ回路は、単電源すなわち一つの正電源下で駆動される回路として構成される。このようなチャージ・ポンプ回路は、例えば、特許文献１に開示されている。【０００３】
図１１に示した既存のチャージ・ポンプ回路は、正電源から供給される正電源電圧（ＶDD）とグランド電圧と（ＧＮＤ）から負の電源の負電源電圧（ＶEE）を発生する。そして、正電源電圧と負電源電圧との間で駆動される被駆動回路により、グランド電圧を中心レベルとしてＤＣ（直流）カット用のキャパシタを用いずに直接負荷を駆動し、信号を出力するものである。このようなチャージ・ポンプ回路では、クロック信号の第１の期間においてスイッチング素子１１１、１１３がオンされて、与えられた正電圧とグランド電圧の間にキャパシタＣ１が直接接続される。このとき、キャパシタＣ１には電荷が蓄積される。【０００４】
また、クロック信号の第２の期間においてスイッチング素子１１１、１１３がオフされると共に、スイッチング素子１１２、１１４がオンされる。このとき、負電圧を発生する負電圧端子とグランド電圧との間にキャパシタＣ２が直接接続され、蓄積された電荷が転送される。図１１に示したチャージ・ポンプ回路は、この一連の動作を繰り返し行うことによって負電圧を発生させている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−３０９４００号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献１に記載された従来技術のチャージ・ポンプ回路では、ビデオアンプから出力される電圧値に関わらず、負電源電圧としてほぼ−ＶDDの電圧が出力されることから、ビデオアンプは常に２ＶDDの電源幅で動作することになり、ビデオアンプの消費電力が大きくなるという問題がある。
本発明は、このような点に鑑みて行われたものであって、電源電圧を発生し、発生された電源電圧で被駆動回路を駆動するチャージ・ポンプ回路において、消費電力を削減することに好適なチャージ・ポンプ回路、及びその制御方法、半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するため、本発明の一態様のチャージ・ポンプ回路は、入力電源（例えば図２に示したＶDDに接続される電源）から電荷を供給し、正出力電源の正の出力電源電圧（例えば図２に示したＶCC）及び負出力電源の負出力電源電圧（例えば図２に示したＶEE）を生成するチャージ・ポンプ回路であって、第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）と、前記第１キャパシタに直列に接続され得る第２キャパシタ（例えば図２に示したキャパシタ２０１ｂ）と、前記負の出力電源電圧に相当する電荷が保持される第３キャパシタ（例えば図２に示したキャパシタ２０１ｃ）と、前記第１キャパシタ、前記第２キャパシタ、前記第３キャパシタを電気的に接続または分離するスイッチング回路(例えば図２に示したスイッチング素子２０２ａ〜２０２ｋ)と、を含み、前記スイッチング回路は、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第１状態（例えば図４に示したクロック信号ＣＬＫ１がｈｉｇｈ）と、前記第１状態において前記第１キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第２キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第２状態（例えば図４に示したクロック信号ＣＬＫ２がｈｉｇｈ）と、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第３状態（例えば図４に示したクロック信号ＣＬＫ３がｈｉｇｈ）と、前記第３状態において前記第２キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第１キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第４状態（例えば図４に示したクロック信号ＣＬＫ４がｈｉｇｈ）と、を繰返すことを特徴とする。【０００８】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記スイッチング回路（例えば図２に示したスイッチング素子２０２ａ〜２０２ｋ）が、前記第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）の正極側端子に、前記入力電源（例えば図２に示したＶDD）またはグランド端子（例えば図２に示したグランド電圧ＧＮＤの端子）を接続する第１スイッチング部（例えば図２に示したスイッチング素子２０２ａ、２０２ｅ）と、前記第１キャパシタの負極側端子に、前記正出力電源（例えば図２に示した正の出力電源電圧ＶCCを出力する電源）または前記負出力電源（例えば図２に示した負の出力電源電圧ＶEEを出力する電源）を接続する第２スイッチング部（例えば図２に示したスイッチング素子２０２ｂ、２０２ｆ）と、前記第２キャパシタの正極側端子に、前記正出力電源またはグランド端子を接続する第３スイッチング部（例えば図２に示したスイッチング素子２０２ｃ、２０２ｇ）と、前記第２キャパシタの負極側端子に、グランド端子または前記負出力電源を接続する第４スイッチング部（例えば図２に示したスイッチング素子２０２ｄ、２０２ｈ）と、を含むことが望ましい。【０００９】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記スイッチング回路（例えば図２に示したスイッチング素子２０２ａ〜２０２ｋ）が、前記第１の状態（例えば図４に示したクロック信号ＣＬＫ１がｈｉｇｈ）において、前記第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）の正極側端子に前記入力電源（例えば図２に示したＶDD）を接続すると共に、前記第１キャパシタの負極側端子に前記正出力電源（例えば図２に示した正の出力電源電圧ＶCCを出力する電源）を接続し、前記第２キャパシタ（例えば図２に示したキャパシタ２０１ｂ）の正極側端子に前記正出力電源を接続すると共に前記第２キャパシタの負極側端子にグランド端子（例えば図２に示したグランド電圧ＧＮＤの端子）を接続し、前記第３キャパシタ（例えば図２に示したキャパシタ２０１ｃ）の正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記第２の状態（例えば図４に示したクロック信号ＣＬＫ２がｈｉｇｈ）において、前記第１キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第１キャパシタの負極側端子に前記負出力電源を接続し、前記第２キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第２キャパシタの負極側端子に前記グランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記第３の状態（例えば図４に示したクロック信号ＣＬＫ３がｈｉｇｈ）において、前記第１キャパシタの正極側端子に前記入力電源を接続すると共に、前記第１キャパシタの負極側端子に前記正出力電源を接続し、前記第２キャパシタの正極側端子に前記正出力電源を接続すると共に、前記第２キャパシタの負極側端子にグランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記第４の状態（例えば図４に示したクロック信号ＣＬＫ４がｈｉｇｈ）において、前記第１キャパシタの正極側端子に前記入力電源を接続すると共に、前記第１キャパシタの負極側端子に前記正出力電源を接続し、前記第２キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第２キャパシタの負極側端子に前記負出力電源を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続することが望ましい。【００１０】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）、前記第２キャパシタ（例えば図２に示したキャパシタ２０１ｂ）、前記第３キャパシタ（例えば図２に示したキャパシタ２０１ｃ）に電荷を蓄積することにより、前記正の出力電源電圧（例えば図２に示したＶCC）及び前記負の出力電源電圧（例えば図２に示したＶEE）の絶対値が前記入力電源の電圧（例えば図２に示したＶDD）の略半分になることが望ましい。【００１１】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記スイッチング回路が、さらに、前記入力電源によって供給された電荷を前記第１キャパシタに蓄積すると共に、前記第２キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第５の状態（例えば図６に示したクロック信号ＣＬＫ１またはＣＬＫ３がｈｉｇｈ）と、前記入力電源によって供給された電荷を前記第２キャパシタに蓄積すると共に、前記第１キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第６の状態（例えば図６に示したクロック信号ＣＬＫ２またはＣＬＫ４がｈｉｇｈ）と、を繰返すことが望ましい。【００１２】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記スイッチング回路（例えば図２に示したスイッチング素子２０２ａ〜２０２ｋ）が、前記入力電源が入力される端子と前記正出力電源とを接続する第５スイッチング部（例えば図２に示したスイッチング素子２０２ｋ）と、前記第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）の負極側端子と前記グランド端子（例えば図２に示したグランド電圧ＧＮＤの端子）とを接続する第６スイッチング部（例えば図２に示したスイッチング素子２０２ｉ）と、前記第２キャパシタの正極側端子と前記入力電源とを接続する第７スイッチング部（例えば図２に示したスイッチング素子２０２ｊ）と、を含むことが望ましい。【００１３】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記スイッチング回路（例えば図２に示したスイッチング素子２０２ａ〜２０２ｋ）が、前記第５の状態（例えば図６に示したクロック信号ＣＬＫ１またはＣＬＫ３がｈｉｇｈ）において、前記第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）の正極側端子に前記入力電源（例えば図２に示したＶDD）を接続すると共に前記第１キャパシタの負極側端子に前記グランド端子（例えば図２に示したグランド電圧ＧＮＤの端子）を接続し、前記第２キャパシタ（例えば図２に示したキャパシタ２０１ｂ）の正極側端子に前記グランド端子を接続すると共に、前記第２キャパシタの負極側端子に前記負出力電源（例えば図２に示した負の出力電源電圧ＶEEを出力する電源）を接続し、前記第３キャパシタ（例えば図２に示したキャパシタ２０１ｃ）の正極側端子に前記グランド端子を接続すると共に前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続し、前記第６の状態（例えば図６に示したクロック信号ＣＬＫ２またはＣＬＫ４がｈｉｇｈ）において、前記第１キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第１キャパシタの負極側端子に前記負出力電源を接続し、前記第２キャパシタの正極側端子に前記入力電源を接続すると共に、前記第２キャパシタの負極側端子に前記グランド端子を接続し、前記第３キャパシタの正極側端子に前記グランド端子を接続すると共に、前記第３キャパシタの負極側端子に前記負出力電源を接続し、前記正出力電源に前記入力電源を接続することが望ましい。【００１４】
また、本発明の一態様のチャージ・ポンプ回路は、上記した発明において、前記第１キャパシタ（例えば図２に示したキャパシタ２０１ａ）、前記第２キャパシタ（例えば図２に示したキャパシタ２０１ｂ）、前記第３キャパシタ（例えば図２に示したキャパシタ２０１ｃ）に電荷を蓄積することにより、前記正の出力電源電圧（例えば図２に示したＶCC）及び前記負の出力電源電圧（例えば図２に示したＶEE）の絶対値が前記入力電源（例えば図２に示したＶDD）の電圧と略等しくなることが望ましい。【００１５】
また、本発明の一態様の半導体集積回路は、上記した発明において、前記正の出力電源電圧（例えば図２に示したＶCC）と前記正の出力電源電圧及び前記負の出力電源電圧（例えば図２に示したＶEE）によって動作する増幅器の出力信号との差分電圧と、前記出力信号と前記負の出力電源電圧との差分電圧が、共に予め設定された参照電圧より高い場合、前記第１乃至第４の状態を繰り返すように前記チャージ・ポンプ回路を動作させ、前記差分電圧のいずれかが予め設定された参照電圧より低い場合は、前記第５及び第６の状態を繰り返すように前記チャージ・ポンプ回路を動作させるモード検出回路(例えば図１に示したモード検出回路７)を含むことが望ましい。【００１６】
また、本発明の一態様の半導体集積回路は、上記した発明において、前記正の出力電源電圧及び前記負の出力電源電圧によって動作する増幅器の出力信号の値とグランド電圧の値との差分電圧の絶対値が、予め設定された参照電圧より低い場合、前記第１乃至第４の状態を繰り返すように前記チャージ・ポンプ回路を動作させ、前記差分電圧の絶対値が予め設定された参照電圧より高い場合は、前記第５及び第６の状態を繰り返すように前記チャージ・ポンプ回路を動作させるモード検出回路(例えば図１に示したモード検出回路７)を含むことが望ましい。【００１７】
また、本発明の一態様のチャージ・ポンプ回路の制御方法は、入力電源から電荷を供給し、正出力電源の正の出力電源電圧及び負出力電源の負の出力電源電圧を生成し、第１キャパシタと、前記第１キャパシタに直列に接続され得る第２キャパシタと、前記負の出力電源電圧に相当する電荷が保持される第３キャパシタと、を含むチャージ・ポンプ回路の制御方法であって、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第１状態と、前記第１状態において前記第１キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第２キャパシタに蓄積された電荷により前記正の出力電源電圧が保持される第２状態と、前記入力電源から供給された電荷が前記第１キャパシタ及び前記第１キャパシタに直列接続された前記第２キャパシタに蓄積される第３状態と、前記第３状態において前記第２キャパシタに蓄積された電荷が前記第３キャパシタに転送されると共に、前記第１キャパシタに蓄積された電荷により前記正の出力電源が保持される第４状態と、を繰返すように制御することを特徴とする。【００１８】
また、本発明の一態様のチャージ・ポンプ回路の制御方法は、上記した発明において、前記入力電源によって供給された電荷を前記第１キャパシタに蓄積すると共に、前記第２キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第５の状態と、前記入力電源によって供給された電荷を前記第２キャパシタに蓄積すると共に、前記第１キャパシタに蓄積された電荷を前記第３キャパシタに転送し、前記入力電源と前記正出力電源とを接続する第６の状態と、を繰返すように制御することが望ましい。
【発明の効果】
【００１９】
上記した発明によれば、チャージ・ポンプ回路において正負の出力電源を生成することができる。また、このようなチャージ・ポンプ回路を、スイッチング素子とキャパシタとによって構成することができる。さらに、以上のチャージ・ポンプ回路において、正負の出力電源から供給される電圧の絶対値を、入力電圧の半分にし、負荷駆動システムの消費電力を削減することができる。これは、ＶDD×Ｉの入力電力を１／２ＶDD×２Ｉの電力に変換することで、Ｉの入力電流から２Ｉの出力電流を引き出せることから説明される。【００２０】
また、上記した発明によれば、さらに、チャージ・ポンプ回路において正負の他の出力電源を生成することができる。また、このようなチャージ・ポンプ回路を、スイッチング素子とキャパシタとによって構成することができる。さらに、以上のチャージ・ポンプ回路において、正負の出力電源から供給される電圧の絶対値を、入力電圧と同じ値にすることができる。このとき、負電圧生成時に２つのキャパシタの電荷蓄積と電荷転送を相補的に行うため、従来技術のチャージ・ポンプ回路に比べて２倍の電流供給能力を有する。【００２１】
さらに、上記した発明によれば、チャージ・ポンプ回路によって駆動される被駆動回路から負荷へ出力される信号が比較的小さいときには出力電源から供給される電圧値を小さくし、信号が比較的大きいときには出力電源から供給される電圧値をより大きくすることができる。このため、必要に応じて負荷駆動システムの消費電力を切り替えることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態の負荷駆動システムを説明するためのブロック図である。
【図２】図１に示したチャージ・ポンプ回路の構成をより詳細に示した回路図である。
【図３−１】本発明の一実施形態のモード１におけるチャージ・ポンプ回路の動作状態を説明するための図である。
【図３−２】本発明の一実施形態のモード１におけるチャージ・ポンプ回路の動作状態を説明するための他の図である。
【図４】本発明の一実施形態のモード１におけるクロック信号とチャージ・ポンプ回路に入力されるスイッチ制御信号とを示した図である。
【図５】本発明の一実施形態のモード２におけるチャージ・ポンプ回路の動作状態を説明するための図である。
【図６】本発明の一実施形態のモード２におけるクロック信号とチャージ・ポンプ回路に入力されるスイッチ制御信号とを示した図である。
【図７】図１に示したモード検出回路の構成の一例をより具体的に説明するための図と、出力電源ＶEE、ＶCCと出力信号ＳOUTとの関係を示した図である。
【図８】図１に示したモード検出回路の構成の他の一例をより具体的に説明するための図と、参照電圧と出力信号ＳOUTとの関係を示した図である。
【図９】本発明の一実施形態のモード検出信号の切り替えを説明するための図である。
【図１０】本発明の一実施形態の、出力信号の大きさと負荷駆動システムが消費する電流ＩDDとの関係を示す図である。
【図１１】ビデオアンプを駆動する既存のチャージ・ポンプ回路を示した図である。
【発明を実施するための形態】
【００２３】
以下、図を参照して本発明に係る一実施形態のチャージ・ポンプ回路、及びその制御方法、半導体集積回路を説明する。本実施形態では、本実施形態のチャージ・ポンプ回路を、被駆動回路であるアンプ回路に適用し、このアンプ回路によって入力信号を増幅して負荷に供給する負荷駆動システムを構成するものとして説明する。
【００２４】
（回路構成）
図１は、本実施形態の負荷駆動システムを説明するためのブロック図である。負荷駆動システム１は、図１に示すように、クロック発生回路２、スイッチ制御回路３、チャージ・ポンプ回路４、アンプ回路５、負荷６、モード検出回路７を含んで構成される。チャージ・ポンプ回路４は、キャパシタとスイッチング素子とを用いたチャージ・ポンプ方式によって、正の出力電源電圧ＶCCと負の出力電源電圧ＶEEを正の入力電源の電圧ＶDDから生成する機能を有している。このようなチャージ・ポンプ回路４の詳細については後述するものとする。
【００２５】
クロック発生回路２は、クロック信号ＣＬＫ１〜ＣＬＫ４を出力する。出力されたクロック信号ＣＬＫ１〜ＣＬＫ４は、スイッチ制御回路３に入力される。スイッチ制御回路３は、クロック信号ＣＬＫ１〜ＣＬＫ４に基づいてスイッチ制御信号ＳＷ１〜ＳＷ１１を生成し、チャージ・ポンプ回路４に出力する。スイッチ制御信号ＳＷ１〜ＳＷ１１は、チャージ・ポンプ回路４に設けられた複数のスイッチング素子をそれぞれ制御する信号である。
【００２６】
チャージ・ポンプ回路４は、スイッチの切替えによって出力電源電圧ＶCC、ＶEEを出力し、出力された出力電源電圧ＶCC、ＶEEはアンプ回路５に供給される。アンプ回路５は、供給された出力電源電圧ＶCC、ＶEEと、入力信号ＳIN及びレベル調整電圧Ｖrから出力信号ＳOUTを出力する。出力信号ＳOUTが出力される端子には負荷６が接続される。
【００２７】
また、チャージ・ポンプ回路４はスイッチング方式を２モード有しており、負荷駆動システム１は、チャージ・ポンプ回路４が動作すべきモードを検出するモード検出回路７を備えている。モード検出回路７は、出力信号ＳOUT、出力電源電圧ＶCC、ＶEEを入力し、出力信号ＳOUT、出力電源電圧ＶCC、ＶEEに基づいてモード判定信号Ｍを生成する。モード判定信号Ｍはスイッチ制御回路３に入力され、スイッチ制御回路３は、モード判定信号Ｍにしたがってスイッチ制御信号ＳＷ１〜ＳＷ１１を生成する。
【００２８】
モード判定信号Ｍがローレベルのとき、チャージ・ポンプ回路４はモード１で動作し、出力電源電圧ＶCC、ＶEEの絶対値は入力電源の電圧ＶDDの略半分に等しい。モード判定信号がハイレベルのとき、チャージ・ポンプ回路４はモード２で動作する。このとき出力される出力電源電圧ＶCC、ＶEEの絶対値は入力電源の電圧ＶDDに略等しい。
【００２９】
クロック発生回路２は、水晶振動子、セラミック振動子などの振動子を備え、チャージ・ポンプ回路４の有するスイッチング素子のオン・オフを制御する４種類のクロック信号ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４を発生する機能を有している。なお、ＣＬＫ１〜ＣＬＫ４とは、同じ周期及び同じ振幅の信号であり、ＣＬＫ１から順次ハイレベルとなり、このとき他の３つの信号はローレベルとなっている。
【００３０】
スイッチ制御回路３には、クロック信号ＣＬＫ１〜ＣＬＫ４とモード判定信号Ｍが入力される。そして、クロック信号ＣＬＫ１〜ＣＬＫ４とモード判定信号Ｍに基づいて、スイッチのオン・オフを制御するスイッチ制御信号ＳＷ１〜ＳＷ１１をチャージ・ポンプ回路４に供給する。
アンプ回路５は、ＯＰアンプ（operational amplifier）を含んで構成される反転増幅回路であって、反転入力端子（図中に「−」の記号を付して示す）に入力された入力信号ＳINと、非反転入力端子（図中に「＋」の記号を付して示す）に入力されたオフセット電圧のレベル調整電圧Ｖrとの差分の信号を反転増幅した出力信号ＳOUTを出力する機能を有している。
【００３１】
負荷６は、アンプ回路５から出力される出力信号ＳOUTによって駆動される負荷である。負荷６としては、例えばスピーカやヘッドホン等が該当する。このとき、入力信号ＳINは音声入力信号である。また、負荷６としては、スピーカやヘッドホン等を駆動するバッファ回路等も該当する。
【００３２】
図２は、図１に示したチャージ・ポンプ回路４の構成をより詳細に示した回路図である。図２に示したチャージ・ポンプ回路４は、キャパシタ２０１ａ〜２０１ｃと、スイッチング素子２０２ａ〜２０２ｋとを含んで構成される。また、図２中にＶDDを付して示した端子は入力電源と接続されている端子である。ＶCCを付して示した端子は正の出力電源電圧ＶCCが入力されている端子であり、ＶEEを付して示した端子は負の出力電源電圧ＶEEが入力されている端子である。
【００３３】
本実施形態では、入力電源と接続されている端子を端子ＶDD、正の出力電源と接続されている端子を端子ＶCC、負の出力電源と接続されている端子を端子ＶEEとして以降の説明をする。また、端子ＶDDと接続されているとは入力電源の電圧ＶDDが入力される端子と電気的に接続されていることを意味し、端子ＶCCと接続されているとは出力電源電圧ＶCCが入力される端子と電気的に接続されていることを意味する。さらに、端子ＶEEと接続されているとは負の出力電源電圧ＶEEが入力される端子と電気的に接続されていることを意味している。
【００３４】
本実施形態では、スイッチング素子２０２ｄ〜２０２ｉをＮチャンネル型のＭＯＳトランジスタによって構成しているが、本実施形態はＮチャンネル型のＭＯＳトランジスタによってスイッチング素子２０２ｄ〜２０２ｉを構成することに限定されるものでなく、Ｐチャンネル型のＭＯＳトランジスタを使ってスイッチング素子２０２ｄ〜２０２ｉを構成することも可能である。
【００３５】
また、本実施形態では、スイッチング素子２０２ａ〜２０２ｃ、２０２ｊ、２０２ｋをＰチャンネル型のＭＯＳトランジスタによって構成している。しかし、本実施形態はＰチャンネル型のＭＯＳトランジスタによってスイッチング素子２０２ａ〜２０２ｃ、２０２ｊ、２０２ｋを構成することに限定されるものでなく、Ｎチャンネル型のＭＯＳトランジスタを使ってスイッチング素子２０２ａ〜２０２ｃ、２０２ｊ、２０２ｋを構成することも可能である。
【００３６】
キャパシタ２０１ａの正極側の端子はスイッチング素子２０２ａ、スイッチング素子２０２ｅのドレイン端子にそれぞれ電気的に接続され、スイッチング素子２０２ａのソース端子は端子ＶDDに接続され、スイッチング素子２０２ｅのソース端子はグランド電圧ＧＮＤの端子に電気的に接続されている。
【００３７】
また、キャパシタ２０１ａの負極側の端子は、スイッチング素子２０２ｂのソース端子とスイッチング素子２０２ｆ及びスイッチング素子２０２ｉのドレイン端子にそれぞれ電気的に接続され、スイッチング素子２０２ｂのドレイン端子は端子ＶCCに接続されている。スイッチング素子２０２ｆのソース端子は端子ＶEEに接続され、スイッチング素子２０２ｉのソース端子はグランド電圧ＧＮＤの端子に電気的に接続されている。
【００３８】
キャパシタ２０１ｂの正極側の端子は、スイッチング素子２０２ｃ、２０２ｇ、２０２ｊのドレイン端子にそれぞれ電気的に接続されている。スイッチング素子２０２ｃのソース端子は端子ＶCCに接続され、スイッチング素子２０２ｇのソース端子はグランド電圧ＧＮＤの端子に電気的に接続され、スイッチング素子２０２ｊのソース端子は端子ＶDDに接続されている。
【００３９】
キャパシタ２０１ｂの負極側の端子は、スイッチング素子２０２ｄ、２０２ｈのドレイン端子にそれぞれ電気的に接続され、スイッチング素子２０２ｄのソース端子はグランド電圧ＧＮＤの端子に電気的に接続され、スイッチング素子２０２ｈのソース端子は端子ＶEEに接続されている。
キャパシタ２０１ｃの正極側の端子は、グランド電圧ＧＮＤの端子に電気的に接続され、負極側の端子は、端子ＶEEに接続されている。スイッチング素子２０２ｋのソース端子は端子ＶDDに接続され、そのドレイン端子は端子ＶCCに接続されている。なお、グランド電圧ＧＮＤの電位はグランド電位（０[Ｖ]）に保たれている。
【００４０】
（動作）
次に、本実施形態のチャージ・ポンプ回路４の動作を、モード１とモード２とに分けて説明する。
・モード１
図３−１、３−２は、モード１におけるチャージ・ポンプ回路４の動作状態を説明するための図である。図４は、モード１におけるクロック信号ＣＬＫ１〜４と、チャージ・ポンプ回路４に入力されるスイッチ制御信号ＳＷ１〜ＳＷ１１とを示した図である。ＳＷ１〜ＳＷ１１はそれぞれスイッチング素子２０２ａ〜２０２ｋの制御信号に対応しており、ハイレベルのときにスイッチがＯＮを、ローレベルのときにスイッチがＯＦＦしていることを表す。図示したように、クロック信号ＣＬＫ１〜４は全て位相が異なるパルス信号である。
【００４１】
スイッチ制御信号ＳＷ１〜ＳＷ８のうち、スイッチ制御信号ＳＷ１、ＳＷ２は同相のパルス信号であり、スイッチ制御信号ＳＷ３、ＳＷ４は同相のパルス信号である。また、スイッチ制御信号ＳＷ５、ＳＷ６は同相のパルス信号であり、スイッチ制御信号ＳＷ７、ＳＷ８は同相のパルス信号である。さらに、スイッチ制御信号ＳＷ１、ＳＷ２とスイッチ制御信号ＳＷ５、ＳＷ６は逆位相のパルス信号をなし、スイッチ制御信号ＳＷ３、ＳＷ４とスイッチ制御信号ＳＷ７、ＳＷ８は逆位相のパルス信号をなす。スイッチ制御信号ＳＷ９、ＳＷ１０、ＳＷ１１は常に一定の値を有する信号であり、全て常にｌｏｗである。
【００４２】
図３−１（ａ）は、クロック信号ＣＬＫ１がハイレベル（以降、「ｈｉｇｈ」と記す）のときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図であり、図３−１（ｂ）は、クロック信号ＣＬＫ２がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図である。図３−２（ｃ）は、クロック信号ＣＬＫ３がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図であり、図３−２（ｄ）は、クロック信号ＣＬＫ４がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示した図である。ただし、図３−１、３−２では、スイッチング素子を構成するＭＯＳトランジスタの極性は図２において説明したとおりである。
【００４３】
図示したように、クロック発生回路２から出力されるクロック信号ＣＬＫ１がｈｉｇｈのとき、チャージ・ポンプ回路４において、スイッチング素子２０２ａ〜２０２ｄがオンされ、スイッチング素子２０２ｅ〜２０２ｋがオフされる。このとき、端子ＶDD−スイッチング素子２０２ａ−キャパシタ２０１ａ−スイッチング素子２０２ｂ−スイッチング素子２０２ｃ−キャパシタ２０１ｂ−スイッチング素子２０２ｄ−ＧＮＤのパスが構成されて、直列に接続されたキャパシタ２０１ａ、２０１ｂが充電される。
【００４４】
また、クロック信号ＣＬＫ２がｈｉｇｈのとき、チャージ・ポンプ回路４において、スイッチング素子２０２ｃ〜２０２ｆがオンされ、スイッチング素子２０２ａ、２０２ｂ、２０２ｇ〜２０２ｋがオフされる。このとき、ＧＮＤ−スイッチング素子２０２ｅ−キャパシタ２０１ａ−スイッチング素子２０２ｆ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成され、キャパシタ２０１ａに蓄積された電荷がキャパシタ２０１ｃへと転送される。このとき、正の出力電源電圧ＶCCはキャパシタ２０１ｂによって保持される。
【００４５】
クロック信号ＣＬＫ３がｈｉｇｈのとき、チャージ・ポンプ回路４においては、スイッチング素子２０２ａ〜２０２ｄがオンされ、スイッチング素子２０２ｅ〜２０２ｋがオフされる。このとき、クロック信号ＣＬＫ１がｈｉｇｈの場合と同様に、端子ＶDD−スイッチング素子２０２ａ−キャパシタ２０１ａ−スイッチング素子２０２ｂ−スイッチング素子２０２ｃ−キャパシタ２０１ｂ−スイッチング素子２０２ｄ−ＧＮＤのパスが構成され、キャパシタ２０１ａ、２０１ｂが充電される。
【００４６】
クロック信号ＣＬＫ４がｈｉｇｈのとき、チャージ・ポンプ回路４において、スイッチング素子２０２ａ、２０２ｂ、２０２ｇ、２０２ｈがオンされ、スイッチング素子２０２ｃ〜２０２ｆ、スイッチング素子２０２ｉ〜２０２ｋがオフされる。このとき、ＧＮＤ−スイッチング素子２０２ｇ−キャパシタ２０１ｂ−スイッチング素子２０２ｈ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成され、キャパシタ２０１ｂに蓄積された電荷がキャパシタ２０１ｃへと転送される。このとき、正の出力電源電圧ＶCCはキャパシタ２０１ａによって保持される。
【００４７】
なお、以上の説明において、スイッチング素子２０２ｂ、２０２ｄ、２０２ｆ、２０２ｈ、２０２ｉは、負電圧領域でパスをオン・オフするために適切にレベルシフトされて用いられる。
上記した４状態の切り替えを、クロック信号ＣＬＫ１〜ＣＬＫ４の切り替えタイミングに応じて繰り返し、継続して行うことにより、本実施形態は、グランド電圧ＧＮＤの端子と端子ＶCCとの間に、入力電源の電圧ＶDDと同じ極性であって、かつ値が略半分の電圧と略同じレベルの正電圧を発生させることができる。また、グランド電圧ＧＮＤの端子と端子ＶEEとの間に、入力電源の電圧ＶDDと極性が反対であって、かつ値が略半分の電圧と略同じレベルの負電圧を発生させることができる。
【００４８】
・モード２
次に、本実施形態のチャージ・ポンプ回路４で行われるモード２の動作を説明する。
図５は、モード２におけるチャージ・ポンプ回路４の動作状態を説明するための図である。図５（ａ）はクロック信号ＣＬＫ１またはクロック信号ＣＬＫ３がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示している。図５（ｂ）はクロック信号ＣＬＫ２またはクロック信号ＣＬＫ４がｈｉｇｈのときのスイッチング素子２０２ａ〜２０２ｋのオン、オフの状態を示している。図５では、スイッチング素子を構成するＭＯＳトランジスタの極性は図２において説明したとおりである。
【００４９】
図６は、モード２におけるクロック信号ＣＬＫ１〜４と、チャージ・ポンプ回路４に入力されるスイッチ制御信号ＳＷ１〜ＳＷ１１とを示した図である。ＳＷ１〜ＳＷ１１はそれぞれスイッチング素子２０２ａ〜２０２ｋの制御信号に対応しており、ハイレベルのときにスイッチがＯＮを、ローレベルのときにスイッチがＯＦＦしていることを表す。図６に示したクロック信号ＣＬＫ１〜ＣＬＫ４は図４に示したクロック信号ＣＬＫ１〜ＣＬＫ４と同じである。ただし、モード２では、スイッチ制御回路３がクロック信号ＣＬＫ１〜ＣＬＫ４に基づいて出力するスイッチ制御信号ＳＷ１〜ＳＷ１１がモード１と相違する。
【００５０】
つまり、モード２のスイッチ制御信号ＳＷ１〜ＳＷ１１のうち、スイッチ制御信号ＳＷ４〜ＳＷ６、スイッチ制御信号ＳＷ１０は同位相の信号であり、スイッチ制御信号ＳＷ１、スイッチ制御信号ＳＷ７〜９は同位相の信号である。そして、スイッチ制御信号ＳＷ４〜ＳＷ６、ＳＷ１０と、スイッチ制御信号ＳＷ１、スイッチ制御信号ＳＷ７〜９とは逆位相のパルス信号をなす。スイッチ制御信号ＳＷ２、ＳＷ３、ＳＷ１１は全て一定の値を有する信号であり、スイッチ制御信号ＳＷ２とＳＷ３は常にｌｏｗ、スイッチ制御信号ＳＷ１１は常にｈｉｇｈである。
【００５１】
このようなモード２では、クロック信号ＣＬＫ１またはＣＬＫ３がｈｉｇｈのとき、スイッチング素子２０２ａ、スイッチング素子２０２ｇ〜２０２ｉ、スイッチング素子２０２ｋがオンされ、スイッチング素子２０２ｂ〜２０２ｆ、スイッチング素子２０２ｊがオフされる。
また、クロック信号ＣＬＫ２またはＣＬＫ４がｈｉｇｈのとき、スイッチング素子２０２ｄ〜２０２ｆ、スイッチング素子２０２ｊ、２０２ｋがオンされ、スイッチング素子２０２ａ〜２０２ｃ、２０２ｇ〜２０２ｉがオフされる。ただし、スイッチング素子２０２ｂ、２０２ｄ、２０２ｆ、２０２ｈ、２０２ｉは負電圧領域でパスをオン・オフするために適切にレベルシフトされて用いられる。
【００５２】
モード２のチャージ・ポンプ回路４は、スイッチング素子２０２ａ、スイッチング素子２０２ｇ〜２０２ｉがオンのとき、端子ＶDD−スイッチング素子２０２ａ−キャパシタ２０１ａ−スイッチング素子２０２ｉ−ＧＮＤのパスが構成される。このとき、キャパシタ２０１ａが充電される。
また、スイッチング素子２０２ａ、スイッチング素子２０２ｇ〜２０２ｉがオンのとき、ＧＮＤ−スイッチング素子２０２ｇ−キャパシタ２０１ｂ−スイッチング素子２０２ｈ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成される。このとき、キャパシタ２０１ｂに蓄積された電荷がキャパシタ２０１ｃへと転送される。
【００５３】
また、スイッチング素子２０２ｄ〜２０２ｆ、スイッチング素子２０２ｊがオンのとき、端子ＶDD−スイッチング素子２０２ｊ−キャパシタ２０１ｂ−スイッチング素子２０２ｄ−ＧＮＤのパスが構成されてキャパシタ２０１ｂが充電される。さらに、スイッチング素子２０２ｄ〜２０２ｆ、スイッチング素子２０２ｊがオンのとき、ＧＮＤ−スイッチング素子２０２ｅ−キャパシタ２０１ａ−スイッチング素子２０２ｆ−キャパシタ２０１ｃ−ＧＮＤの閉ループが構成される。このとき、キャパシタ２０１ａに蓄積された電荷はキャパシタ２０１ｃへと転送される。
【００５４】
また、スイッチング素子２０２ｋは常にオンしており、端子ＶＤＤ−スイッチング素子２０２ｋ−端子ＶCCのパスが構成され、ＶCCはＶＤＤと略同電位となる。
モード２では、以上の２状態を、クロック信号ＣＬＫ１〜ＣＬＫ４の切り替えタイミングに応じて繰り返し、継続して行うことによってグランド電圧ＧＮＤの端子と端子ＶCCとの間に、入力電源の電圧ＶDDと同じ極性であって、かつ値が同じ電圧と略同じレベルの正電圧を発生させることができる。また、グランド電圧ＧＮＤの端子と端子ＶEEとの間に、入力電源の電圧ＶDDと極性が反対であって、かつ値が同じ電圧と略同じレベルの負電圧を発生させることができる。このとき、キャパシタ２０１ａとキャパシタ２０１ｂとが相補的に動作することで、本実施形態は、図１１に示した従来技術のチャージ・ポンプ回路に比べて電流供給能力が大きいチャージ・ポンプ回路４を提供することができる。
【００５５】
また、上記したモード１とモード２において各状態が順次繰り返されることにより、本実施形態のチャージ・ポンプ回路４には、正の出力電源電圧ＶCC、負の出力電源電圧ＶEEが発生する。特にモード１における正の出力電源電圧ＶCC、負の出力電源電圧ＶEEと、モード２における負の出力電源電圧ＶEEとは、上昇と下降がバランスする電圧領域で微小な上下を繰り返す。しかし、発生した正の出力電源電圧ＶCC、負の出力電源ＶEEの微小な上下は、チャージ・ポンプ回路４が適切な容量値のキャパシタ２０１ａ〜２０１ｃを備えることによって吸収することができる。
【００５６】
なお、キャパシタ２０１ａ〜２０１ｃの適切な容量値はチャージ・ポンプ回路４によって駆動される負荷６の大きさ等に依存して決まり、一般に、０．０１[μＦ]〜１００[μＦ]、好ましくは０．１[μＦ]〜１０[μＦ]、より好ましくは略１[μＦ]となる。
【００５７】
図１に示したアンプ回路５は、チャージ・ポンプ回路４で生成されると共に供給される正の出力電源電圧ＶCCを出力する電源と負の出力電源電圧ＶEEを出力する負電源とによって駆動される。駆動により、アンプ回路５は、入力信号ＳINを、レベル調整電圧Ｖrを中心に反転増幅し、グランド電圧（０[Ｖ]）中心の出力信号ＳOUTを出力する。この構成によって、出力信号ＳOUTをグランド電圧の上下の電圧範囲にわたって出力し、負荷６を十分に駆動できるものとなる。
モード検出回路７は、正の出力電源電圧ＶCC、負の出力電源電圧ＶEE、出力信号ＳOUTを検出し、チャージ・ポンプ回路４がモード１とモード２のどちらで動作するかを決定するモード判定信号Ｍをスイッチ制御回路３に出力する。
【００５８】
図７（ａ）は、図１に示したモード検出回路７の構成をより具体的に説明するための図である。モード検出回路７は、減算回路７０１ａ、７０１ｂ、コンパレータ回路７０２ａ、７０２ｂ、ＯＲ回路７０３を備えている。そして、減算回路７０１ａで正の出力電源電圧ＶCCとアンプ回路５の出力信号ＳOUTの差分電圧を検出する。また、減算回路７０１ｂで出力信号ＳOUTと負の出力電源電圧ＶEEの差分電圧を検出する。さらに、コンパレータ回路７０２ａ、７０２ｂを用いてそれぞれの差分電圧の値を予め設定されている参照電圧と比較する。
【００５９】
ＯＲ回路７０３は、コンパレータ回路７０２ａ、７０２ｂによって検出された２つの比較結果を演算し、どちらかの差分電圧が所定の参照電圧を下回ったときにモード判定信号Ｍをローレベルからハイレベルに切り替える。モード検出回路７における負の出力電源電圧ＶEE、正の出力電源電圧ＶCCとアンプ回路５からの出力信号ＳOUTとの関係を、図７（ｂ）に示す。図７（ｂ）に示した例では、負の出力電源電圧ＶEE、正の出力電源電圧ＶCCと出力信号ＳOUTの差分電圧を参照電圧と比較しているが、出力信号ＳOUTの電圧を直接参照電圧と比較することも可能である。
【００６０】
その場合のモード検出回路７の構成をより具体的に説明するための図を図８（a）示す。モード検出回路７は、減算回路８０１ａ、８０１ｂ、コンパレータ回路８０２ａ、８０２ｂ、ＯＲ回路８０３を備えている。そして、減算回路８０１ａでグランド電圧ＧＮＤとアンプ回路５の出力信号ＳOUTの差分電圧を検出する。また、減算回路８０１ｂで出力信号ＳOUTとグランド電圧ＧＮＤの差分電圧を検出する。さらに、コンパレータ回路８０２ａ、８０２ｂを用いてそれぞれの差分電圧を予め設定されている参照電圧と比較する。
【００６１】
ＯＲ回路８０３は、コンパレータ回路８０２ａ、８０２ｂによって検出された２つの比較結果を演算し、どちらかの差分電圧が所定の参照電圧を上回ったときにモード判定信号Ｍをローレベルからハイレベルに切り替える。モード検出回路７におけるグランド電圧ＧＮＤとアンプ回路５からの出力信号ＳOUTとの関係を、図８（ｂ）に示す。
本実施の形態において、上記説明したチャージ・ポンプ回路４及びアンプ回路５のうちの少なくともチャージ・ポンプ回路４は、半導体基板上にＭＯＳトランジスタを用いて集積された半導体集積回路として構成される。
【００６２】
（負荷駆動システム）
次に、本実施の形態の負荷駆動システム１の動作をより具体的に説明する。
モード検出回路７は、正の出力電源電圧ＶCC、負の出力電源電圧ＶEE、出力信号ＳOUTを検出し、出力信号ＳOUTの振幅が小さく、モード１で問題なく動作可能な範囲ではチャージ・ポンプ回路４をモード１で動作させる。一方、出力信号ＳOUTの振幅が大きく、モード１で動作させると出力信号ＳOUTがクリップする等の不具合が生じる範囲ではチャージ・ポンプ回路４をモード２で動作させる。
【００６３】
このような動作により、本実施形態のチャージ・ポンプ回路４では、出力信号ＳOUTの状態に応じてモード１とモード２とが自動で切り替わる。そして、チャージ・ポンプ回路４で発生する正の出力電源電圧ＶCC及び負の出力電源電圧ＶEEは出力信号ＳOUTを問題なく出力できるように、図９のように適時変化するようになる。
【００６４】
図１０は、出力信号ＳOUTの大きさと負荷駆動システム１が消費する電流ＩDDとの関係を示す図である。被駆動回路は、モード１では入力電源の電圧であるＶDDの電圧幅で動作するのに対し、モード２では２ＶDDの電圧幅で動作するため、モード１ではモード２での消費電流の半分しか消費しないことになる。これは、モード１ではＶDD×Iの入力電力を１／２ＶDD×２Ｉの電力に変換することで、Ｉの入力電流から２Ｉの出力電流を引き出せることから説明される。つまり、モード１は、負荷駆動システム１の消費電力を半減することが可能となる。このため、本実施形態では、モード１で問題なく動作可能な範囲では、できるだけモード１で動作させることにより、負荷駆動システム１の消費電力を削減することが可能となる。
【００６５】
また、上記実施形態は、本発明の好適な具体例であり、技術的に好ましい種々の限定が付されているが、本発明の範囲は、上記の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。また、上記の説明で用いる図面は、図示の便宜上、部材ないし部分の縦横の縮尺は実際のものとは異なる模式図である。
また、本発明は上記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
【産業上の利用可能性】
【００６６】
本発明は、被駆動回路を駆動して負荷に電力を供給するチャージ・ポンプ回路であって、消費電力の削減が望まれる構成に係るものであれば、どのようなチャージ・ポンプ回路及び、それを駆動するための半導体集積回路にも適用することができる。
【符号の説明】
【００６７】
２０１ａ〜２０１ｃ  キャパシタ
２０２ａ〜２０２ｋ  スイッチング素子
１  負荷駆動システム
２  クロック発生回路
３  スイッチ制御回路
４  チャージ・ポンプ回路
５  アンプ回路
６  負荷
７  モード検出回路
７０１ａ、７０１ｂ、８０１ａ、８０１ｂ  減算回路
７０２ａ、７０２ｂ、８０２ａ、８０２ｂ  コンパレータ回路
７０３、８０３  ＯＲ回路
【図１】
2012063494.tif 000003
【図２】
2012063494.tif 000004
【図３−１】
2012063494.tif 000005
【図３−２】
2012063494.tif 000006
【図４】
2012063494.tif 000007
【図５】
2012063494.tif 000008
【図６】
2012063494.tif 000009
【図７】
2012063494.tif 000010
【図８】
2012063494.tif 000011
【図９】
2012063494.tif 000012
【図１０】
2012063494.tif 000013
【図１１】
2012063494.tif 000014
【国際調査報告】
2012063494.tif 000015
2012063494.tif 000016
2012063494.tif 000017
2012063494.tif 000018