(57)【要約】  抵抗率が低く、ウェットエッチングすることができる金属膜によって電極層を形成する。  Ｗを８．０at％以上２０．０at％未満で含有するＭｏＷ薄膜をゲート絶縁層１５上に形成し、硝酸、リン酸、酢酸、水を含有するエッチング液によってウェットエッチングしてゲート電極層１８を形成する。ＭｏＷ薄膜は融点が高いので、ゲート電極層１８を形成した後、ドーパントをイオン注入し、加熱してドーパントを活性化してソース領域２０ｓとドレイン領域２０ｄを形成することができる。
2012067030.tif 000002
【特許請求の範囲】
【請求項１】
モリブデンとタングステンとを含有するモリブデン・タングステン薄膜から成る電極膜であって、
タングステンは、８．０原子％以上２０．０原子％未満の割合で含有された電極膜。
【請求項２】
モリブデンとタングステンを含有するスパッタリングターゲットであって、
タングステンは、８．０原子％以上２０．０原子％未満の割合で含有されたスパッタリングターゲット。
【請求項３】
半導体層のドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、
前記チャネル領域と接触したゲート絶縁層と、
前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、
前記ゲート電極層は、タングステンを８．０原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜であるトランジスタ。
【請求項４】
前記ゲート絶縁層はＳｉＯ2薄膜である請求項３記載のトランジスタ。
【請求項５】
半導体層のドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、
前記チャネル領域と接触したゲート絶縁層と、
前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
前記ゲート電極層は、前記ゲート絶縁層表面にタングステンを８原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法。
【請求項６】
前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項５記載の薄膜トランジスタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの技術分野に関し、特に、薄膜トランジスタのゲート電極層の技術分野に関する。
【背景技術】
【０００２】
従来より、ＬＴＰＳプロセスにおいては、高温プロセスが必須であるために、高融点金属を配線に用いる技術が採用されている。しかし、高融点金属の代表であるＴａ，Ｔｉ，Ｍｏ，Ｗにおいては、ウェットエッチングによる加工性、抵抗、耐蝕性、耐熱性（ヒロック耐性）の全ての特性で良好な材料はなく、市場より、これらの問題を解決できるゲート電極層の材料が求められている。【０００３】
高融点金属のターゲットが記載された文献としては、例えば下記特許文献がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００３−３３８４６５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、高温に加熱することができるゲート電極層の材料を提供することにある。
【課題を解決するための手段】
【０００６】
ＷやＭｏは融点が高く、熱膨張係数が下地ガラス基板と近いため耐熱性に優れる。また、シリコンやシリコン酸化膜中への拡散がないという利点がある。しかし、Ｗは抵抗率が高く、また、ウェットエッチングができないという欠点があり、Ｍｏは抵抗率が低く、ウェットエッチングが可能であるが耐食性が悪く、エッチングレートが早すぎるという欠点がある。【０００７】
本発明の発明者等は、一定割合のＷとＭｏとから成るＭｏＷ薄膜はウェットエッチングによるパターニングが可能であり、ＭｏＷ薄膜から、高温に耐えられるゲート電極層と、ゲート電極層に接続された配線層とが得られることを見出し、本発明を完成するに至った。【０００８】
即ち、本発明は、  モリブデンとタングステンとを含有するモリブデン・タングステン薄膜から成る電極膜であって、  タングステンは、８．０原子％以上２０．０原子％未満の割合で含有された電極膜である。
また、本発明は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上２０．０原子％未満の割合で含有されたスパッタリングターゲットである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、前記ゲート電極層は、タングステンを８．０原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜であるトランジスタである。
本発明は、前記ゲート絶縁層はＳｉＯ2薄膜である請求項３記載のトランジスタである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ゲート電極層は、前記ゲート絶縁層表面にタングステンを８原子％以上２０．０原子％未満の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法である。
また、本発明は、前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項５記載の薄膜トランジスタの製造方法である。
【発明の効果】
【０００９】
本発明に用いたＭｏＷ薄膜及びゲート電極層は、４５０℃以上の高温活性化アニールに対しても変形も溶融もせず、ヒロックは形成されない。また、ゲート絶縁層中や半導体中に拡散することがない。また、Ｗ薄膜のゲート電極層(１５μΩ・ｃｍ)よりも抵抗率が小さい。
また、本発明のＭｏＷ薄膜は、リン酸と硝酸と酢酸と水とを混合して得られるエッチング液によってエッチングすることができ、Ｍｏ薄膜のゲート電極層よりも耐食性が強い。
【図面の簡単な説明】
【００１０】
【図１】(ａ)〜(ｇ)：本発明のトランジスタ製造方法を説明するための図面
【図２】(ａ)〜(ｅ)：その続きの図面
【図３】Ｗ含有率と抵抗率の関係を示すグラフ
【図４】Ｗ含有率とエッチング速度の関係を示すグラフ
【発明を実施するための形態】
【００１１】
図１(ａ)の符号１０は、本発明のゲート電極層が形成されるガラス基板であり、その表面には、ガラス基板１０内部の不純物がガラス基板１０表面上の薄膜へ拡散することを防止するアンダーコート層１１が形成されている。本実施例ではアンダーコート層１１はＳｉＯ2膜である。
【００１２】
ガラス基板１０をシリコン膜形成装置内に搬入し、真空雰囲気中で、シリコン膜形成装置の内部に化学構造中にＳｉを有する原料ガスを供給し、アンダーコート層１１の表面に、低温でシリコン膜を成長させた後、レーザ照射装置等の加熱手段によってシリコン膜を結晶化させ、図１(ｂ)に示すように、アンダーコート層１１の表面にポリシリコン膜１２を形成する。
【００１３】
次に、ポリシリコン膜１２の表面にパターニングしたレジスト膜を配置し、ドライエッチング法又はウェットエッチング法により、レジスト膜底面に位置するポリシリコン膜１２を残しながら、レジスト膜の開口底面に位置するポリシリコン膜１２をエッチングして除去した後、レジスト膜を除去し、図１(ｃ)に示すように、アンダーコート層１１の表面にパターニングされたポリシリコン膜１２から成る半導体層１３を複数個形成する。
【００１４】
この状態では、ガラス基板１０上には、アンダーコート層１１の表面と半導体層１３の表面とが露出しており、ＣＶＤ方法等の成膜方法によって、ガラス基板１０上で露出する部分の表面に、図１(ｄ)に示すように、絶縁膜１４を形成する。本実施例では、絶縁膜１４はＳｉＯ2膜である。
【００１５】
この絶縁膜１４の表面に、パターニングしたレジスト膜を形成し、ドライエッチング法又はウェットエッチング法により、レジスト膜に覆われた部分を残しながらレジスト膜の開口底面に露出する部分の絶縁膜１４をエッチング除去し、次いで、レジスト膜を除去し、図１(ｅ)に示すように、各半導体層１３上にパターニングした絶縁膜１４から成るゲート絶縁層１５をそれぞれ形成する。
【００１６】
ゲート絶縁層１５は、一個の半導体層１３の幅方向中央にそれぞれ位置しており、半導体層１３の幅方向の両端には、ゲート絶縁層１５が配置されておらず、半導体層１３がゲート絶縁層１５からはみ出して露出する部分１９ｓ、１９ｄがそれぞれ形成されている。
【００１７】
この状態では、ガラス基板１０上には、ゲート絶縁層１５の表面と、アンダーコート層１１の半導体層１３が配置されていない部分の表面と、半導体層１３のゲート絶縁層１５からはみ出した部分の表面とが露出しており、それら露出する面を成膜面とすると、ガラス基板１０を真空雰囲気にされたスパッタリング装置の内部の真空雰囲気中に搬入し、成膜面をターゲットに向けて配置する。
【００１８】
ここで用いるターゲットは、ＭｏとＷとが所定割合で含有されており、スパッタリング装置の内部の真空雰囲気に、スパッタリングガスとしてＡｒガスを導入し、Ａｒガスによってターゲットをスパッタリングする。
スパッタリングによってターゲットから飛び出すＭｏとＷとは成膜面に到達し、図１(ｆ)に示すように、ガラス基板１０の露出面である成膜面上に、ＭｏとＷとを含有するＭｏＷ薄膜(モリブデン・タングステン薄膜)１６が形成される。
【００１９】
次に、ＭｏＷ薄膜１６上にパターニングしたＭｏＷ薄膜用レジスト膜を形成する。
図１(ｇ)の符号１７は、ＭｏＷ薄膜１６上に配置したＭｏＷ薄膜用レジスト膜であり、少なくともゲート絶縁層１５の上方位置のＭｏＷ薄膜１６を覆うように配置されている。
【００２０】
その状態で、ガラス基板１０を所定のエッチング液に浸漬し、ＭｏＷ薄膜１６の表面のうち、ＭｏＷ薄膜用レジスト膜１７から露出する部分をエッチング液に接触させてエッチング除去し、次いで、ＭｏＷ薄膜用レジスト膜１７を除去すると、図２(ａ)に示すように、ＭｏＷ薄膜１６がパターニングされ、パターニングされたＭｏＷ薄膜１６から成るゲート電極層１８と不図示の配線層とが形成される。ゲート電極層１８はゲート絶縁層１５に接触しており、配線膜はゲート電極層１８に接続されている。
ＭｏＷ薄膜１６のエッチングに用いたエッチング液は、リン酸、硝酸、酢酸、水の混合液であり、ここでは、関東化学(株)製の商品名「Ｍｏ／Ａｌ／Ｍｏエッチング液（仮）」を用いた。
【００２１】
ゲート電極層１８は半導体層１３とは非接触にされており、ゲート絶縁層１５の幅方向両端の外側には、半導体層１３の表面が露出する部分１９ｓ、１９ｂがそれぞれ位置している。
この状態で、イオン注入装置により、露出する部分１９ｓ、１９ｄの上方から、半導体層１３に向けてイオンを照射し、ゲート電極層１８をマスクとし、半導体層１３の露出する表面１９ｓ、１９ｄにｐ型又はｎ型のドーパントをイオン注入する。
【００２２】
次いで、半導体層１３を加熱してアニール処理し、ドーパントを活性化すると、図２(ｂ)に示されるように、半導体層１３のうち、露出する表面１９ｓ、１９ｄの下方位置の部分は活性化されたドーパントによって電極とオーミック接続可能なソース領域２０ｓとドレイン領域２０ｄとになり、ソース領域２０ｓとドレイン領域２０ｄの間の部分はチャネル領域２０ｃになる。
ソース領域２０ｓと、ドレイン領域２０ｄとが露出した状態で、ガラス基板１０上の露出する表面に、図２(ｃ)に示すように、絶縁物質から成る保護膜２２を形成する。
【００２３】
次いで、保護膜２２のうち、各ソース領域２０ｓ上の位置と、各ドレイン領域２０ｄ上の位置と、各ゲート電極層１８にそれぞれ接続された配線層上の位置とに開口が位置するレジスト膜を形成し、エッチングによって開口底面に露出する部分の保護膜２２をエッチングした後、そのレジスト膜を除去すると、保護膜２２には、ソース領域２０ｓ上と、ドレイン領域２０ｄ上と、配線層上にコンタクト孔が形成され、その底面に、ソース領域２０ｓとドレイン領域２０ｄと配線層とがそれぞれ露出する。
【００２４】
図２(ｄ)の符号２３ｓ、２３ｄは、ソース領域２０ｓ上の保護膜２２とドレイン領域２０ｄ上の保護膜２２とにそれぞれ形成されたコンタクト孔を示している。配線層上の保護膜２２に形成されたコンタクト孔は不図示である。
【００２５】
次いで、少なくともコンタクト孔２３ｓ、２３ｄの底面と保護膜２２表面とに亘る連続した金属膜を形成し、その金属膜上にパターニングしたレジスト膜を形成してそのレジスト膜の開口底面に露出する金属膜をエッチング除去し、レジスト膜を除去すると、図２(ｅ)に示すように、各コンタクト孔２３ｓ、２３ｄの底面に位置するソース領域２３ｓの表面とドレイン領域２３ｄの表面とにそれぞれ接触したソース電極層２４ｓとドレイン電極層２４ｄとがそれぞれ形成され、複数個の薄膜トランジスタ２５が得られる。
【００２６】
これらの薄膜トランジスタ２５では、一個の薄膜トランジスタ２５中のソース電極層２４ｓとドレイン電極層２４ｄとゲート電極層１８とは、互いに非接触であり、ソース電極層２４ｓとドレイン電極層２４ｄとの間に電圧を印加した状態で、ゲート電極層１８に印加する電圧の大きさを制御して、チャネル領域２０ｃの内部表面の電荷を制御することで、ソース領域２０ｓとドレイン領域２０ｄの間の導通と遮断を制御し、トランジスタ２５をオン・オフさせる。
【００２７】
トランジスタ２５を高速でオン・オフさせるためには、ゲート電極層１８とそれに接続された配線層を低抵抗にすることが望ましく、従って、ゲート電極層１８とそれに接続された配線層を構成するＭｏＷ薄膜１６の抵抗率は低い方が望ましい。
【実施例】
【００２８】
ＭｏとＷの割合を変えて複数個のＭｏＷターゲットを作製し、各ＭｏＷターゲットをＡｒガスによってスパッタリングし、Ｗの含有率が０〜１００ａｔ％の範囲のＭｏＷ薄膜(ここでは、Ｗの含有率が０％と１００％の場合もＭｏＷ薄膜やＭｏＷターゲットに含まれるものとする)を試験用のガラス基板上に形成した。ＭｏＷ薄膜の組成は、ＭｏＷ薄膜の形成に用いたターゲットと同じである。
各ＭｏＷ薄膜のエッチングレートと抵抗率の測定結果を下記表１に示す。【００２９】
【表１】
2012067030.tif 000003
【００３０】
各ＭｏＷターゲットをスパッタリングする際のＡｒ圧力は０．３Ｐａであり、ガラス基板温度は１００℃、形成したＭｏＷ薄膜の膜厚は３００ｎｍである。【００３１】
図３、４は、表１の測定結果のグラフであり、図３はＷ含有率と抵抗率の関係を示し、図４はＷ含有率とエッチング速度の関係を示している。【００３２】
エッチングレートが３０Å／秒以上では早すぎて、配線形状の制御が困難であるし、５Å／秒以下ではエッチング工程が長時間過ぎるので、上記表１、図３、４から、Ｗ含有率(ＭｏＷ薄膜中のＭｏ原子とＷ原子の合計個数に対するＷ原子の個数である)は、８ａｔ％以上２０．０ａｔ％未満が本発明に適しており、特に、１１．４ａｔ％以上１６．７ａｔ％以下の範囲が最適なエッチング速度を得られている。【００３３】
ＭｏＷ薄膜がこのＷ含有率の範囲であれば、ＭｏＷ薄膜は１００ａｔ％のＷ薄膜に比べて、充分に抵抗率が小さく、また、ＭｏＷ薄膜は融点が高いので、ゲート電極層１８を形成した後、ドーパントをイオン注入し、加熱してドーパントを活性化してソース領域２０ｓとドレイン領域２０ｄを形成することができる。従って、ＭｏＷ薄膜は高速に動作する薄膜トランジスタにも使用可能であることが分かる。【００３４】
なお、形成したＷ含有率が０％〜１００％の各ＭｏＷ薄膜について、Ｎ2ガス雰囲気中で６７５℃、１時間の熱処理を行った後、顕微鏡観察したところ、各ＭｏＷ薄膜にヒロックの発生は認められなかった。
【符号の説明】
【００３５】
１３……半導体層
１５……ゲート絶縁層
１６……モリブデン・タングステン薄膜
１８……ゲート電極層
２０ｄ……ドレイン領域
２０ｓ……ソース領域
２０ｃ……チャネル領域
２５……薄膜トランジスタ
【図１】
2012067030.tif 000004
【図２】
2012067030.tif 000005
【図３】
2012067030.tif 000006
【図４】
2012067030.tif 000007
【手続補正書】
【提出日】平成24年5月28日(2012.5.28)
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
即ち、本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットがＡｒガスでスパッタリングされて形成され、タングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜であり、前記ゲート絶縁層はＳｉＯ2薄膜である薄膜トランジスタである。
本発明は、半導体層のドレイン領域とソース領域と、前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、前記チャネル領域と接触したＳｉＯ2薄膜から成るゲート絶縁層と、前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットをＡｒガスでスパッタリングして、前記ゲート絶縁層表面にタングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法である。
また、本発明は、前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項２記載の薄膜トランジスタ製造方法である。
【手続補正３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体層のドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、
前記チャネル領域と接触したゲート絶縁層と、
前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタであって、
前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットがＡｒガスでスパッタリングされて形成され、タングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜であり、
前記ゲート絶縁層はＳｉＯ2薄膜である薄膜トランジスタ。
【請求項２】
半導体層のドレイン領域とソース領域と、
前記ドレイン領域と前記ソース領域との間に位置するチャネル領域と、
前記チャネル領域と接触したＳｉＯ2薄膜から成るゲート絶縁層と、
前記ゲート絶縁層に接触したゲート電極層とを有する薄膜トランジスタを製造する薄膜トランジスタ製造方法であって、
前記ゲート電極層は、モリブデンとタングステンを含有するスパッタリングターゲットであって、タングステンは、８．０原子％以上１１．４原子％以下の割合で含有されたスパッタリングターゲットをＡｒガスでスパッタリングして、前記ゲート絶縁層表面にタングステンを８．０原子％以上１１．４原子％以下の割合で含有するモリブデン・タングステン薄膜を形成し、前記モリブデン・タングステン薄膜を、リン酸と硝酸と酢酸と水とを含有するエッチング液によってパターニングして形成する薄膜トランジスタ製造方法。
【請求項３】
前記ゲート電極層を形成した後、半導体層にドーパントを注入し、４００℃以上８００℃以下の温度範囲に加熱して、前記ソース領域と前記ドレイン領域とを形成する請求項２記載の薄膜トランジスタ製造方法。
【国際調査報告】
2012067030.tif 000008
2012067030.tif 000009
2012067030.tif 000010
2012067030.tif 000011
2012067030.tif 000012
2012067030.tif 000013
2012067030.tif 000014