(57)【要約】信号対雑音電力比に応じて位相または振幅の分散が変化する復調信号から位相誤差情報を抽出し、負帰還制御をかけることで、復調信号の位相誤差を抑圧するＰＬＬ回路は、位相誤差情報として、位相誤差の値に対応した位相誤差信号を出力する位相誤差検出器と、位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力するリミッタ回路と、制限の加わった位相誤差信号に基づいて制御信号を出力し周波数特性を決定するループフィルタと、を含む。
2012070305.tif 000002
【特許請求の範囲】
【請求項１】
信号対雑音電力比に応じて位相または振幅の分散が変化する復調信号から位相誤差情報を抽出し、負帰還制御をかけることで、前記復調信号の位相誤差を抑圧するＰＬＬ回路であって、
前記位相誤差情報として、前記位相誤差の値に対応した位相誤差信号を出力する位相誤差検出器と、
前記位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力するリミッタ回路と、
前記制限の加わった位相誤差信号に基づいて制御信号を出力しループの周波数特性を決定するループフィルタと、
を有することを特徴とするＰＬＬ回路。
【請求項２】
２のｎ乗値ＱＡＭ（ｎは４以上の整数）の復調器内の、請求項１記載のＰＬＬ回路を用いた搬送波再生回路であって、
前記ループフィルタは、前記制限の加わった位相誤差信号に対して搬送波再生ループの周波数特性を与える演算を行い、前記制御信号として搬送波位相制御信号を出力し、
前記搬送波再生回路は、
前記搬送波位相制御信号を積分することにより位相情報に変換し、該位相情報に応じた複素搬送波を出力する数値制御発振器と、
複素数表現された受信信号と前記複素搬送波とを乗算して、復調受信信号を出力する複素乗算器と、を更に備え、
前記位相誤差検出器は、前記復調受信信号の信号座標点から搬送波位相誤差を抽出し、前記搬送波位相誤差の値に対応した前記位相誤差信号を出力する、
搬送波再生回路。
【請求項３】
２のｎ乗値ＱＡＭ（ｎは４以上の整数）の復調器内の、請求項１記載のＰＬＬ回路を用いたクロック同期回路であって、
前記ループフィルタは、
前記制限の加わった位相誤差信号に基づいて、サンプリングクロック信号の位相が最適位相に一致するような前記制御信号を出力し、
前記クロック同期回路は、
前記制御信号に応じて前記サンプリングクロック信号を出力する電圧制御発振器と、
直交復調器でベースバンドに変換されたアナログベースバンド信号を、前記サンプリングクロック信号に同期してディジタル信号に変換するＡ／Ｄ変換器と、を更に備え、
前記位相誤差検出器は、前記ディジタル信号から、前記アナログベースバンド信号の最適サンプリング位相と前記サンプリングクロック信号に応じた位相誤差を抽出し、前記位相誤差の値に対応した前記位相誤差信号を出力する、
クロック同期回路。
【請求項４】
請求項１記載のＰＬＬ回路を用いた多値直交振幅変調方式の復調器。
【請求項５】
復調器の搬送波再生またはクロック同期に用いる方法であって、
信号対雑音電力比に応じて位相または振幅の分散が変化する復調信号から位相誤差情報を抽出し、
負帰還制御をかけることで、前記復調信号の位相誤差を抑圧し、
前記位相誤差情報として、前記位相誤差の値に対応した位相誤差信号を出力し、
前記位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力し、
前記制限の加わった位相誤差信号に基づいて制御信号を出力しループの周波数特性を決定する
ことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル無線システムに関し、特に、多値直交振幅変調方式（ＱＡＭ）の復調器に使用されるＰＬＬ回路に関する。
【背景技術】
【０００２】
近年、移動体通信システムの構成要素として需要が急増しているミリ波、マイクロ波のディジタル無線システムでは、変調方式として、大容量伝送が可能で変復調回路を容易にディジタル化できる多値直交振幅変調方式（ＱＡＭ）が用いられている。
ＩＦ（中間周波数）信号とＲＦ（無線周波数）信号間の周波数変換に用いられるＲＦのＬＯ（局部発振）信号には位相雑音が存在する。一般に、その位相雑音のレベル（中心周波数での電力密度に対するある周波数（例えば１００ｋＨｚ）離れでの電力密度比で表される。）は、ＬＯ信号の周波数が高くなるほど高くなる。そのため、ＲＦ周波数が数ＧＨｚから数十ＧＨｚであるミリ波、マイクロ波無線システムのＲＦ  ＬＯ信号の位相雑音レベルは非常に高い。
位相雑音は、ＱＡＭの信号伝送に対し、復調器での復調信号の位相回転となって現れる。復調信号の受信信号点は、本来の収束点の座標から位相雑音レベルに応じた角度で位相方向に振られるため、そのずれが隣接信号点とのしきい値を超えたときに符号誤りを生じる。
復調器の搬送波再生回路はＰＬＬ（Ｐｈａｓｅ  ｌｏｃｋｅｄ  ｌｏｏｐ）回路で構成されている。周知のように、ＰＬＬ回路には外乱である位相雑音を抑圧する効果があるが、その能力は変調速度等の条件により限界がある。また、ＰＬＬ回路によって抑圧された後の位相雑音レベルが同じであっても、変調多値数が大きいほど同一のＢＥＲ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ）を得るための所要Ｃ／Ｎ（Ｃａｒｒｉｅｒ  ｔｏ  Ｎｏｉｓｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）が高いため、ＢＥＲ特性の劣化は大きくなる。
しかしながら、ＬＯ信号の位相雑音レベルの低減はコストの増加につながり、また送受信器の周波数可変範囲を狭めることになる。何故なら、位相雑音を改善するためには電圧制御発振器（ＶＣＯ）の変調感度を下げる必要があるからである。そのため、位相雑音レベルの改善には限界がある。変調多値数を上げることによる伝送容量の増大が求められている反面、コスト低減と周波数可変範囲の拡大のため、位相雑音レベルは、より高くなっていく傾向にある。
また、無線装置の性能指標である受信電界しきい値（基準ＢＥＲ（例えば１Ｅ−６）を得られる受信レベルの値）を改善するため、あるいは２５６値を超えるような超多値変調方式を適用するため、より高利得な誤り訂正符号が適用されるようになってきた。従来、誤り訂正符号として、４ｄＢ程度の符号化利得を持つリードソロモン（ＲＳ）符号が一般的に用いられていた。しかしながら、最近では、誤り訂正符号として、ＲＳ符号よりも２ｄＢから４ｄＢ高い符号化利得を持つ低密度パリティ検査符号（ＬＤＰＣ符号）が適用されるようになってきている。尚、ＬＤＰＣ符号とは、誤り訂正符号の１つで、ノイズのある通信チャネルを通じてメッセージを通信する手法のひとつである。
ＬＯ（Ｌｏｃａｌ  Ｏｓｃｉｌｌａｔｏｒ：局部発振器）信号の位相雑音は、ＲＦ周波数の高いシステムに周波数利用効率の高い多値ＱＡＭ方式を適用する上で大きな制約条件となっている。そのため、より位相雑音抑圧効果の高い搬送波再生回路が求められている。第１の問題は、位相雑音レベルが高いため、その抑圧効果を高くする必要があることである。
高符号化率の誤り訂正符号の適用により、復調器は、例えば誤り訂正なしのＢＥＲ＝１Ｅ−６点Ｃ／Ｎ理論値から８ｄＢ以上低いＣ／Ｎでも安定に動作することが求められている。このＣ／Ｎ値は、誤り訂正前のＢＥＲが１Ｅ−２より悪くなるような、従来は完全に動作保証の対象外であったような値である。第２の問題は、低Ｃ／Ｎ環境での安定動作に悪影響があることである。
復調器で行われる主たる信号処理である搬送波再生とクロック同期は、いずれもその抽出すべき情報が送信側から陽には伝送されていない。その為、受信信号の復調結果から、搬送波とクロック信号を再生し、送信側の周波数、位相に同期させる必要がある。従って、この制御には復調時のＢＥＲ特性、あるいは信号点に重畳した雑音が影響する。
まず、搬送波再生の場合の問題点について説明する。Ｃ／Ｎが低いほど、劣化量は大きくなる。Ｃ／Ｎが低下すると、この最適帯域幅は低下することになる。従来の誤り訂正効果の範囲では、このＣ／Ｎによる最適帯域幅と劣化量の変化は問題となるほどではなかった。しかしながら、よりＢＥＲ特性の厳しい多値ＱＡＭや、高利得の誤り訂正を用いた場合には、復調器の安定動作、誤り訂正のＢＥＲ改善効果に悪影響が出る。
次に、クロック同期の場合の問題点ついて説明する。周知のクロック同期回路は、変調速度の２倍でベースバンド復調調信号をサンプリングするＡ／Ｄ変換器、位相誤差検出器、ループフィルタ、およびサンプリングクロック信号を出力する電圧制御発振器から構成される。Ｃ／Ｎが低いとき、位相誤差情報の確度が低下する。これがクロックの位相制御を変動させる要因となり、クロックジッタが増大する。この結果、アイパターン開口部からずれた位相でサンプリングする時間率が増え、特に多値ＱＡＭでＢＥＲ特性が劣化する。低Ｃ／ＮでのＢＥＲ特性を改善するためには、ジッタを低減するようにＰＬＬ回路の帯域幅Ｂはできるだけ狭くしたい。一方、システム全体としては帯域幅Ｂをある程度広くする必要がある。
クロック同期の場合は、同期すべき送信側の信号源が通常クリスタル発振器であり、その周波数と位相は安定している。しかしながら、送信側、あるいは受信側の復調器以降に配置される複数のクロック速度変換用ＰＬＬ回路の相互の帯域幅の関係から、復調器のクロック同期用ＰＬＬ回路だけその帯域幅を狭くするわけにはいかない。よって、最低限の帯域幅を確保しつつ、低Ｃ／Ｎで安定に動作させる必要がある。
このように、搬送波再生でもクロック同期でも、ＰＬＬ回路の帯域幅Ｂは、広げる方向の要素と狭める方向の要素の両面から、その最適値が決められる。近年、両立させることが困難な条件を要求され、その最適値の決定が困難になっている。これは、公知の基本的なＰＬＬ回路を、広い帯域幅と低Ｃ／Ｎの環境下で動作させた場合、避けられない問題である。
本発明と関連する先行技術文献が知られている。
例えば、特許４４０８４４６号公報（以下、「特許文献１」と呼ぶ）は、低い信号対雑音比でＱＡＭ信号を送信および受信する方法を開示している。この特許文献１では、入力スペクトルに存在する信号Ｃｏｓ（ωＩＦｔ＋ωｔｔ／４ｋ）およびＣｏｓ（ωＩＦｔ−ωｔｔ／４ｋ）から、第１システムのＰＬＬ（位相ロックループ）によってクロック周波数ｆｔ／ｋの信号ならびに信号Ｃｏｓ（ωｔｔ／４ｋ）およびＳｉｎ（ωｔｔ／４ｋ）を抽出し、第２システムのＰＬＬ（位相ロックループ）によって信号ＣｏｓωＩＦｔおよびＳｉｎωＩＦｔを抽出している。第１システムＰＬＬは、クロック周波数ｆｔ／ｋの制御信号発生器と、クロック周波数の信号ｆｔ／ｋから信号Ｃｏｓ（ωｔｔ／４ｋ）（ただし、ωｔ＝２πｆｔ）を生成する生成器と、信号Ｓｉｎ（ωｔｔ／４ｋ）を得るように、信号Ｃｏｓ（ωｔｔ／４ｋ）を（−π／２）位相シフトする位相回転器と、フィルタ出力からの第１チャネルの信号に信号Ｓｉｎ（ωｔｔ／４ｋ）を乗算する乗算器と、乗算器の出力信号からクロック周波数信号ｆｔ／ｋならびに信号（ωｔｔ／４ｋ）およびＳｉｎ（ωｔｔ／４ｋ）を抽出するループフィルタと、から構成されている。第２システムＰＬＬは、信号ＣｏｓωＩＦｔの周波数により制御される信号発生器と、信号ＳｉｎωＩＦｔを得るように、信号ＣｏｓωＩＦｔを（−π／２）位相シフトする位相回転器と、信号ＳｉｎωＩＦｔに中間周波数の入力信号を乗算して第２チャネルを生成する乗算器と、第２チャネルの最適なフィルタリングのための通過帯域エッジｆｔ／４ｋを有するフィルタと、このフィルタからの出力の第２のチャネルの信号に信号Ｃｏｓ（ωｔｔ／４ｋ）を乗算する乗算器と、この乗算器の出力から信号ＣｏｓωＩＦｔおよびＳｉｎωＩＦｔを抽出するループフィルタと、から構成されている。
又、特開平７−１９３６０９号公報（以下、「特許文献２」と呼ぶ）は、同期確立状態での動作を安定化し、ＲＦ周波数変換器で生じる位相ジッタを十分吸収でき、データ誤り率の低減を得ることができる「デジタル位相同期ループ回路」を開示している。この特許文献２に開示されたデジタル位相同期ループ回路は、安定した搬送波を再生するための搬送波再生回路に適用される。デジタル位相同期ループ回路は、複素数信号とキャリアとの複素数乗算を施し、複素数乗算信号を出力する複素乗算器と、複素数乗算信号から位相比較特性により位相誤差を検出する位相比較器と、位相誤差出力を制御するリミッタと、位相誤差出力から同期状態を判定する同期判定回路と、複素数乗算信号からＣ／Ｎ値を判定するＣ／Ｎ判定回路と、同期状態もしくはＣ／Ｎ値により、位相比較器またはリミッタからの位相誤差信号を選択的に導出するセレクタと、セレクタの出力を平滑して制御信号を出力するループフィルタと、制御信号に基づき発振周波数が制御された位相信号を出力する数値制御発振器と、位相信号から上記キャリアを出力するデータ変換器と、から構成されている。位相比較器は、複素乗算器から供給される実数部及び虚数部の複素数乗算信号を用いてＴＡＮ特性を得て、この逆特性（ＴＡＮ−１）から位相を検出している。
次に、上述した特許文献１および特許文献２における問題点ついて説明する。
特許文献１は、搬送波再生回路の低Ｃ／Ｎでの特性改善についてのみ記載している。特許文献１は、クロック同期の特性改善については、何ら記載していない。そして、特許文献１の手法をクロック同期に適用することは原理的にできない。搬送波再生についても、特許文献１の手法には、次の問題がある。（１）送信側にも追加回路が必要になる。（２）復調器側の処理がＡ／Ｄ変換前のアナログ段で構成されており、回路のディジタル化が進んだ装置に対しては適していない。
特許文献２でも、搬送波位相同期に限定されている。また、特許文献２では、同期状態もしくはＣ／Ｎ値により、リミッタの有無を切り替える必要がある。そのため、特許文献２では、同期判定回路やＣ／Ｎ判定回路およびセレクタが必要となり、構成が複雑になるという問題がある。さらに、特許文献２では、位相比較器（位相誤差検出手段）が、ＴＡＮの逆特性で位相を検出しているので、複雑な演算（計算）を行う必要があるという問題もある。
【発明の概要】
【０００３】
本発明の目的は、復調器に使われる２つのＰＬＬ回路（搬送波再生、クロック同期）を、広い帯域幅Ｂを確保しつつ、従来よりも４ｄＢ以上低いＣ／Ｎで安定動作させることにある。
本発明に係るＰＬＬ回路は、信号対雑音電力比に応じて位相または振幅の分散が変化する復調信号から位相誤差情報を抽出し、負帰還制御をかけることで、復調信号の位相誤差を抑圧するＰＬＬ回路であって、位相誤差情報として、位相誤差の値に対応した位相誤差信号を出力する位相誤差検出器と、位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力するリミッタ回路と、制限の加わった位相誤差信号に基づいて制御信号を出力しループの周波数特性を決定するループフィルタと、を備える。
本発明によれば、復調器の機能のうちの搬送波再生とクロック同期とを、低いＣ／Ｎ値でも安定動作させることが出来るようになる。
【図面の簡単な説明】
【０００４】
図１は本発明の第１の実施の形態に係る搬送波同期回路（ＰＬＬ回路）を示すブロック図である。
図２はＰＬＬ回路の最適帯域幅決定のプロセスを示す図である。
図３は熱雑音を受けた受信信号を情報源とするＰＬＬ回路に生じる雑音周波数特性を示した図である。
図４は図１に示した搬送波同期回路に使用されるリミッタ回路によるＰＤ出力範囲の変化を示す図（１６ＱＡＭの第一象限のみ）である。
図５は図１に示したＰＬＬ回路に使用される位相誤差検出器（ＰＤ）の入出力特性を示す図である。
図６は図１に示したＰＬＬ回路に使用されるリミッタ回路（ＬＩＭＩＴ）の出力における確率密度分布図である。
図７はリミット値とＣ／Ｎ改善量の関係を示す図である。
図８はリミット値とＰＤゲインの関係を示す図である。
図９はリミット値と総合の改善量を示す図である。
図１０は本発明の第２の実施の形態に係るクロック同期回路（ＰＬＬ回路）を示すブロック図である。
図１１はクロック同期回路の原理を説明するためのアイパターンとサンプリング位相の関係を示す図である。
【発明を実施するための形態】
【０００５】
本発明の理解を容易にするために、先ず、先行技術とその問題点について詳細に説明する。なお、本文中の先行技術は、公知の最も基本的なＰＬＬ回路としている。これは、搬送波再生とクロック同期の両方に有効な公知技術は、最も基本的なＰＬＬ回路以外に存在しないためである。
前述したように、復調器で行われる主たる信号処理である搬送波再生とクロック同期とは、いずれもその抽出すべき情報が送信側から陽には伝送されていない。そのため、受信信号の復調結果から、搬送波とクロック信号を再生し、送信側の周波数、位相に同期させる必要がある。従って、この制御には復調時のＢＥＲ特性、あるいは信号点に重畳した雑音が影響する。
以下に、その影響について説明する。
まず、図２を参照して、搬送波再生の場合における問題点について説明する。図２において、横軸はＰＬＬ帯域幅Ｂ、縦軸は劣化量の対数表示である。搬送波再生回路には、ＲＦ  ＬＯ信号の位相雑音を抑圧することが求められるが、その抑圧可能な周波数上限はＰＬＬ回路の帯域幅Ｂで決まる。ＰＬＬ回路は、位相雑音に対し、その帯域幅Ｂをカットオフ周波数とするＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）として作用する。よって、ＰＬＬ回路の帯域幅Ｂが広いほど、位相雑音による劣化量は低下する（図２の右下がりの曲線）。
一方、位相制御の情報源である復調信号点座標は位相雑音と同時に伝送路の熱雑音を受けており、それがＰＬＬ制御信号に現れる。ＰＬＬ回路は、この熱雑音に対してはＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）として働くため、帯域幅Ｂを広げると熱雑音の抑圧量は低下することになる（図２の右上がりの曲線）。Ｃ／Ｎが低いほど、この劣化量は大きくなる。
ＰＬＬ回路の帯域幅Ｂは、ＰＬＬ回路による位相雑音抑圧による特性改善と、ＰＬＬ回路の内部から発生する雑音による特性劣化と、の双方の効果が最大となるように選択される。しかしながら、Ｃ／Ｎが低下すると、この最適帯域幅Ｂｏｐｔは低下することになる。従来の誤り訂正効果の範囲では、このＣ／Ｎによる最適帯域幅Ｂｏｐｔと劣化量の変化は問題となるほどではなかった。しかしながら、よりＢＥＲ特性の厳しい多値ＱＡＭや、高利得の誤り訂正を用いた場合には、復調器の安定動作、誤り訂正のＢＥＲ改善効果に悪影響が出る。
次に、図１１を参照して、クロック同期の場合における問題点について説明する。クロック同期における位相誤差情報の抽出アルゴリズムはいくつかあるが、ここではゼロクロス検出法を前提とする。
クロック同期用ＰＬＬ回路は、変調速度の２倍でベースバンド復調信号をサンプリングするＡ／Ｄ変換器、位相誤差検出器、ループフィルタ、およびサンプリングクロック信号を出力する電圧制御発振器ＶＣＯから成る。
図１１はＱＰＳＫのアイパターンであり、変調速度の２倍でのサンプリング位相をｔ１、ｔ２、ｔ３で示している。ｔ１とｔ３の極性が逆のとき、その間のｔ２で信号がゼロクロス（＋から−、あるいは−から＋へ変化）するはずであるから、ｔ２での信号の値からサンプリング位相の進み遅れ情報が得られる。Ｃ／Ｎが低いとき、ｔ２の極性にも識別誤りが発生するため、位相誤差情報の確度が低下する。これがクロックの位相制御を変動させる要因となり、クロックジッタが増大する。この結果、アイパターン開口部からずれた位相でサンプリングする時間率が増え、特に多値ＱＡＭでＢＥＲ特性が劣化する。低Ｃ／ＮでのＢＥＲ特性を改善するためには、ジッタを低減するようにＰＬＬ回路の帯域幅Ｂはできるだけ狭くしたい。一方、システム全体としては帯域幅Ｂをある程度広くする必要がある。
クロック同期の場合は、同期すべき送信側の信号源が通常クリスタル発振器であり、その周波数と位相は安定している。しかしながら、送信側、あるいは受信側の復調器以降に配置される複数のクロック速度変換用ＰＬＬ回路の相互の帯域幅の関係から、復調器のクロック同期用ＰＬＬ回路だけその帯域幅を狭くするわけにはいかない。よって、最低限の帯域幅を確保しつつ、低Ｃ／Ｎで安定に動作させる必要がある。
次に、本発明の特徴について説明する。
本発明は、信号対雑音電力比（一般的にはＳ／Ｎと表現される。無線通信システムでは搬送波対雑音電力比Ｃ／Ｎが用いられる。）に応じて、振幅または位相の分散が変化する信号から位相誤差検出器によって位相誤差情報を抽出し、負帰還制御をかけることで、その位相誤差を抑圧するＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路であり、上記位相誤差情報として、位相誤差の値に対応した位相誤差信号を出力する位相誤差検出器と、上記位相誤差信号の出力範囲を一定値以下に制限して、制限の加わった位相誤差信号を出力するリミッタ回路と、上記制限の加わった位相誤差信号に基づいて制御信号を出力しループの周波数特性を決定するループフィルタと、を備えたことを特徴とする。
具体的な適用回路は、ディジタル無線通信方式の多値ＱＡＭ復調器内の搬送波再生回路、及びクロック同期回路である。リミッタ回路によって、位相誤差検出器（ＰＤ：Ｐｈａｓｅ  Ｄｅｔｅｃｔｏｒ）の出力である位相誤差信号の信号表現範囲に制限を加えることで、ＰＬＬ回路内で発生する雑音量を低減し、キャリアジッタ、クロックジッタを抑圧することで、極めて低いＣ／Ｎ（Ｃａｒｒｉｅｒ  ｔｏ  Ｎｏｉｓｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）でのＢＥＲ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ）特性を改善する。
次に、本発明の実施の形態の構成について、図面を参照して説明する。
図１は、本発明の第１の実施の形態に係るＰＬＬ回路を適用した搬送波再生回路１０の一構成例を示すブロック図である。
図示の搬送波再生回路１０は、複素乗算器（ＭＵＬＴ）１１と、位相誤差検出器（ＰＤ）１２と、リミッタ回路（ＬＩＭＩＴ）１３と、ループフィルタ（ＬＰＦ）１４と、数値制御発振器（ＮＣＯ）１５とから構成される。
位相誤差検出器１２は、複素乗算器１１が出力する復調受信信号の点座標から搬送波位相誤差情報を抽出し、その抽出した搬送波位相誤差情報を表す位相誤差信号をリミッタ回路１３へ供給する。位相誤差検出器１２は、搬送波位相誤差情報として、搬送波位相誤差の値に対応した位相誤差信号を出力する。リミッタ回路１３は、位相誤差検出回路１２の出力信号である位相誤差信号の振幅に制限を加え、制限の加わった位相誤差信号を出力する。
ループフィルタ１４は、リミッタ回路１３が出力する制限の加わった位相誤差信号を入力とし、搬送波再生ループの周波数特性を与える演算を行い、搬送波位相制御信号を出力する。
数値制御発振器１５は、ループフィルタ１４が出力する搬送波位相制御信号を入力とし、その信号を積分することで位相情報に変換し、その位相に応じたｓｉｎ波とｃｏｓ波を出力する（ディジタル信号の搬送波に相当する）。
複素乗算器１１は、まだ搬送波位相の回転が残っている複素数表現された復調受信信号に対し、数値制御発振器１５の出力する複素搬送波を乗じることで、残存位相回転を除去し、搬送波同期を確立する。
次に、図１に示した搬送波再生回路の動作について、図面を用いて説明する。ＱＡＭの信号点は正方格子上に配置されるため、復調に際してはまず各受信信号点が予め設定された格子に乗るようにＤＣオフセットと振幅利得とを制御する。この制御に関しては、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
図４は、一例として１６ＱＡＭの第一象限の位相誤差検出器１２の入力と出力の範囲の関係を示している。他の象限は第一象限の領域と回転対称となっており、より多値の変調方式でも同様な領域設定がなされる。
図４の領域ハッチングは、１つの信号点に対する位相誤差の検出領域を示している。位相誤差情報源としては、すべての信号点を用いるのが一般的であるが、必ずしもすべてを使う必要はない。信号点と原点を結ぶ直線が位相の進み遅れの境界となる。位相誤差の絶対値は境界から離れるに従い大きくなるものとする。このような領域を設定し、搬送波位相誤差を検出するのが位相誤差検出器１２である。
搬送波再生回路で劣化要因となるＰＬＬ回路の内部から発生する雑音電力は、ＰＬＬ回路の帯域幅Ｂと雑音の電力密度の積で表される。いま、帯域幅ＢはＢＥＲ劣化が十分小さくなるまで位相雑音を抑圧するのに必要な値として決まってしまう。一方の雑音電力密度は、受信信号点の分散度合いに依存している。つまり、Ｃ／Ｎ値の関数になっており、これも復調器を動作させるＣ／Ｎ値が決まれば決まってしまう。従って、環境条件が決まれば、ＰＬＬ回路の最適帯域幅と、そのときの総合の特性は決まってしまう。
復調受信信号点の座標の変化は変調速度ｆｓのクロック周期毎に起きる。また、位相雑音レベルが極端に大きい場合を除き、その変化は熱雑音に起因するものなのでランダムである。従って、復調受信信号点座標がばらつくことによりＰＬＬ回路内に流入する雑音電力の周波数特性は、図３に示すように（ｓｉｎ  ｘ／ｘ）２の形になる。図３において、横軸が周波数で、縦軸が電力密度である。いま問題とするＰＬＬ回路の帯域幅Ｂは変調速度ｆｓに比べ十分小さいので、周波数が０からＢまでの範囲内では雑音電力密度は一定とみなすことができる。よって、雑音電力は、電力密度＊Ｂである。
誤り訂正にＬＤＰＣ符号のように非常に高い利得を持つ符号を用いたとする。この場合、その利得は８ｄＢ以上にもなる場合があり、位相誤差検出器１２の入力信号の雑音電力密度が非常に高くなる結果、誤り訂正後のＢＥＲ特性が著しく劣化する。
搬送波再生回路１０における位相誤差検出器１２の出力範囲は、判定される信号点の領域内において、位相誤差が大きいほど大きな値を出力するようになっている。これに対し、リミッタ回路１３により、判定される信号点のごく近傍の領域だけ従来と同じ信号を出力し、復調受信信号点がその領域外に出た場合に位相誤差検出器１２の出力をその領域の枠に張り付ける。位相誤差信号の値の確率密度分布は、図６に示すようにリミッタ回路１３の有無で変化する。
リミットなし（破線）の従来のＰＬＬ回路では正規分布していたものが、リミットにより（実線）ある振幅範囲に制限される。リミット値以上の値がリミット値に抑えられる結果、正負のリミット値での密度が非常に高くなる。雑音電力は、振幅２乗＊確率密度の積分値で与えられるので、リミッタ回路１３によって大振幅の信号がなくなったときの雑音電力は、リミットなしより低下する。つまり、ループフィルタ１４に流入する雑音電力は実際のＣ／Ｎ値に基づく値よりより低くなる。
この結果、再生搬送波信号のジッタは、位相誤差検出器１２の出力に制限を加えない従来の構成に比べ小さくなる。リミッタ値と雑音電力の減少の関係を図７に示す。これは、正方向の影響である。
一方、位相誤差検出器１２の出力信号の振幅に制限を加えると、図５に示すように位相誤差検出器１２の入出力特性が変形してしまう。位相誤差検出器１２のゲインは、その入出力特性の傾きであるから、傾きが０になっている範囲はゲインが０になる。広い範囲に分散する多数の信号点で平均化したゲインは、（本来のゲイン）＊（傾きがある範囲に入っている確率）となる。何故なら、傾きが０の範囲ではゲインが０のため、その確率に因らず０だからである。つまり、リミットをかけないときに比べ、Ｃ／Ｎの低下につれゲインが低下する。位相誤差検出器１２のゲインは、そのままループ全体のゲインになる。そのため、リミットをかけＣ／Ｎが低下したときは、ループゲインの低下に応じてＰＬＬ回路の帯域幅が狭くなる。この様子を図８に示す。
しかしながら、低Ｃ／Ｎ時でも元の値と同じ帯域幅Ｂを確保しなければ位相雑音抑圧特性が劣化する。そのため、帯域幅Ｂの減少を補うだけループフィルタ１４のパラメータを変更する必要がある。つまり帯域幅Ｂを上げなければならない。これによる雑音電力の増大は、負方向の影響である。
以上説明した正負の２つの影響は、図９に示すように常に正方向の効果が大きくなる。これは、雑音電力が振幅の２乗に確率密度を乗じたものになるのに対し、ループゲインの低下は振幅に確率密度を乗じたものになるためで、電力低減効果の方が常に大きい。
従って、従来の一般的なＰＬＬ回路だけを使った場合に対し、本発明の第１の実施形態に係るＰＬＬ回路を用いた搬送波再生回路１０は、適切なリミットをかけることで低Ｃ／Ｎ時のＰＬＬ回路１０に流入する雑音電力を低減することができる。この結果、位相雑音抑圧効果を同じに保った上で、搬送波ジッタを抑圧することが可能になる。
次に、上記特許文献２ではリミッタ有無の切替えが必要であるのに対して、本第１の実施の形態にかかる搬送波再生回路１０ではリミッタ有無の切替えが不要である理由について説明する。
リミッタ回路１３を入れることの影響は、振幅の大きな一部の信号に対し位相誤差検出器（ＰＤ）１２の出力が変化しなくなることによるＰＤゲインの低下である。その低下分は、ループフィルタ（ＬＰＦ）１４の係数を大きくすることでループ全体のゲインとして補償できる。このとき、Ｃ／Ｎが高く信号点の収束度が高い場合、リミッタ回路１３なしのＰＬＬ回路よりゲインが高くなることになる。しかしながら、これによる影響は、ループ帯域幅が必要以上に広くなることで若干雑音量が増えることだけである。いまＣ／Ｎが高く、ＢＥＲが良い状態を考えているので、この雑音量の増加は誤り訂正効果で見えなくなるレベルである。
一方、低Ｃ／Ｎの時には、搬送波再生回路１０のループゲインが、リミッタ回路１３なしのＰＬＬ回路と同じループゲインになっているので、悪影響はない。
以上説明したように、リミッタ回路１３ありのＰＬＬ回路１０でも、リミッタ回路１３無しのＰＬＬ回路に対し、デメリットがないようにすることができる。その結果、本第１の実施形態による搬送波再生回路１０では、リミッタ有無の切替えを行う必要がない。
これに対して、上記特許文献２では、リミッタによるゲインの低下とその補償に対する記述が無いため、リミッタの有無によりゲインが変化してしまう構成になっている。この状態でリミッタを入れてしまうと、リミッタなしのときに比べゲインが低下し、搬送波同期可能周波数範囲の減少などの悪影響が出てしまう。
引き続いて、上記特許文献２において使用されている位相比較器と、本第１の実施の形態において使用されている位相誤差検出器（ＰＤ）１２との構成（特性）上の相違点ついて詳細に説明する。
先ず、上記特許文献２に使用されている位相比較器の構成（特性）について説明する。逆ｔａｎを使って位相誤差を検出するには、ｘ座標（横軸）とｙ座標（縦軸）の２次元の情報から、まずｙ／ｘを計算し、更に逆ｔａｎの演算を行わなければならない。しかしながら、ハードウェアでは除算を実行することが困難である。ｘとｙをアドレスとするメモリでｙ／ｘをデータとして保持する方法もあるが、位相誤差情報の精度が必要な場合、メモリサイズが非常に大きくなってしまう。よって、ＤＳＰ（ディジタル信号処理プロセッサ）で信号処理できるほどの低速な場合を除き、このような方法は一般的には用いられない。
次に、位相誤差検出器（ＰＤ）１２の構成（特性）について説明する。
一般には、次のような手法が用いられる。
まず、搬送波が同期しているとき、復調信号が規定の座標に一致するように復調信号のＤＣレベル（縦横のずれ）、振幅を制御する機能があり、それが正常に動作していることを前提とする。位相誤差検出器（ＰＤ）１２は、この規定の座標と復調信号の座標のズレの大きさと方向に応じた位相誤差信号を出力するように構成されている。この位相誤差信号は、復調信号の座標から規定の座標を差し引いた値（変調方式がＱＡＭの場合、２つの方向で独立に求める）を基に、簡単で極めて小規模な論理回路で生成することができる。このため、非常に高速な信号に対しても、位相誤差検出器（ＰＤ）１２を実現することは容易である。ＰＤは、変調方式毎に異なることになるが、ＱＡＭでは多値数が異なっても回路をほぼ共用することができる。
クロック同期回路は、その構成要素が搬送波再生回路と異なっているが、熱雑音を受けている信号から位相誤差情報を抽出するＰＬＬ回路という意味では搬送波再生回路と全く同じである。
図１０は、本発明の第２の実施の形態に係るＰＬＬ回路を適用したクロック同期回路３０の一構成例を示すブロック図である。
図示のクロック同期回路３０は、Ａ／Ｄ変換器（Ａ／Ｄ）３１と、位相誤差検出器（ＰＤ）３２と、リミッタ回路（ＬＩＭＩＴ）３３と、ループフィルタ（ＬＰＦ）３４と、電圧制御発振器（ＶＣＯ）３５とから構成されている。
電圧制御発振器３５は、後述する制御信号に応答して、サンプリングクロック信号を出力する。このサンプリングクロック信号は、変調速度の２倍のサンプリングクロック周波数を持つ。
Ａ／Ｄ変換器３１には、直交復調器（図示せず）からアナログベースバンド信号（ベースバンド復調信号）が供給される。Ａ／Ｄ変換器３１は、ベースバンド復調信号を、サンプリングクロック信号に同期して、ディジタル信号に変換する。
位相誤差検出器３２は、その制御アルゴリズムにより構成及び動作が異なるが、サンプリングされたディジタル信号から、Ａ／Ｄ変換器３１の入力信号の最適サンプリング位相とサンプリングクロック信号との位相誤差に応じた位相誤差信号を出力する。つまり、位相誤差検出器３２は、図５に示されるように、位相誤差に対応した位相誤差信号を出力する。
この位相誤差信号は、リミッタ回路３３および制御特性を決めるループフィルタ３４を介して電圧制御発振器３１に供給される。すなわち、ループフィルタ３４は、リミッタ回路３３によって制限の加わった位相誤差信号に応答して、制御特性を決める上記制御信号を電圧制御発振器３５へ供給する。これにより、電圧制御発振器３５の出力であるサンプリングクロック信号の位相が最適位相に一致するように制御される。
このように、周知のクロック同期回路に、上記のリミッタ回路３３を位相誤差検出器３２の出力に付加することで、低Ｃ／Ｎ時のクロックジッタを抑圧することが出来る。
尚、図１１は、アナログベースバンド信号（ベースバンド復調信号）の時間波形例を示している。
以上説明したように、本発明の実施の形態により、復調器の機能のうちの搬送波再生とクロック同期とを、低いＣ／Ｎ値でも安定動作させることが出来るようになる。これにより、以下の効果を奏する。
第１の効果は、従来、位相雑音レベルとクロックジッタが大きいことがネックとなり適用できなかった超多値変調方式が適用可能となり、帯域幅の拡大なしに伝送容量の拡大が可能となる。
第２の効果は、利得の高い誤り訂正符号を適用し、低Ｃ／ＮでのＢＥＲ特性を改善させることを目指したシステムにおいて、誤り訂正符号の性能を十分発揮させることが可能となる。
第３の効果は、復調器のディジタルＰＬＬ回路の内部に極めて小規模な回路を追加するだけで復調特性を改善させることができる。このため、復調器がＦＰＧＡ（ｆｉｅｌｄ  ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）で実現されているような場合は、既に出荷されている装置に対しても回路の書換えで本発明を適用することが可能である。コスト、消費電力に与える影響は、ほぼ０である。
以上、実施形態を参照して本発明を説明したが、本発明は上記実施形態に限定されるものではない。本発明の構成や詳細には、本発明のスコープ内で当業者が理解し得る様々な変更をすることができる。例えば、上記実施形態では、搬送波再生回路をすべてディジタル回路で構成した準同期検波の例で説明したが、本発明はアナログのＬＯ発振器とアナログ直交復調器で構成される同期検波回路にも適用可能であることは明らかである。また、クロック同期回路については、アナログの電圧制御発振器を用いる構成で説明したが、搬送波再生回路と同様の全ディジタル回路で構成した場合にも本発明は適用可能である。その場合、Ａ／Ｄ変換器を非同期クロック信号でサンプリングし、ディジタル回路でその位相差を補償する。
【産業上の利用可能性】
【０００６】
本発明は、ミリ波、マイクロ波等のＬＯ信号の位相雑音レベルが高く、かつ多値ＱＡＭ変調方式と利得の高い誤り訂正方式を適用している無線通信システムに用いられる。本発明を適用可能な装置は、無線システムに限らない。ディジタルＴＶ信号をケーブルで配信する有線システムでも、多値変調による大容量化を実現しようとする場合、周波数変換のためのチューナの位相雑音が問題となっている。本発明は、このような有線システムに対しても有効である。
この出願は、２０１０年１１月２６日に出願された、日本特許出願第２０１０−２６３８００号からの優先権を基礎とし、その利益を主張するものであり、その開示はここに全体として参考文献として組み込まれる。
【図１】
2012070305.tif 000003
【図２】
2012070305.tif 000004
【図３】
2012070305.tif 000005
【図４】
2012070305.tif 000006
【図５】
2012070305.tif 000007
【図６】
2012070305.tif 000008
【図７】
2012070305.tif 000009
【図８】
2012070305.tif 000010
【図９】
2012070305.tif 000011
【図１０】
2012070305.tif 000012
【図１１】
2012070305.tif 000013
【手続補正書】
【提出日】平成24年1月16日(2012.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
（削除）
【請求項２】
（削除）
【請求項３】
２のｎ乗値ＱＡＭ（ｎは４以上の整数）の復調器内のクロック同期回路であって、
制御信号に応じてサンプリングクロック信号を出力する電圧制御発振器と、
直交復調器でベースバンドに変換されたアナログベースバンド信号を、前記サンプリングクロック信号に同期してディジタル信号に変換するＡ／Ｄ変換器と、
前記ディジタル信号から、前記アナログベースバンド信号の最適サンプリング位相と前記サンプリングクロック信号に応じた位相誤差を抽出し、前記位相誤差の値に対応した位相誤差信号を出力する位相誤差検出器と、
前記位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力するリミッタ回路と、
前記制限の加わった位相誤差信号に基づいて、前記サンプリングクロック信号の位相が最適位相に一致するような前記制御信号を出力しループの周波数特性を決定するループフィルタと、
を有することを特徴とするクロック同期回路。
【請求項４】
請求項３記載のクロック同期回路を用いた多値直交振幅変調方式の復調器。
【請求項５】
復調器のクロック同期に用いる方法であって、
制御信号に応じてサンプリングクロック信号を出力し、
直交復調器でベースバンドに変換されたアナログベースバンド信号を、前記サンプリングクロック信号に同期してディジタル信号に変換し、
前記ディジタル信号から、前記アナログベースバンド信号の最適サンプリング位相と前記サンプリングクロック信号に応じた位相誤差を抽出し、
前記位相誤差の値に対応した位相誤差信号を出力し、
前記位相誤差信号の表現範囲を一定値以下に制限し、制限の加わった位相誤差信号を出力し、
前記制限の加わった位相誤差信号に基づいて、前記サンプリングクロック信号の位相が最適位相に一致するような前記制御信号を出力しループの周波数特性を決定する
ことを特徴とする方法。
【国際調査報告】
2012070305.tif 000014
2012070305.tif 000015
2012070305.tif 000016
2012070305.tif 000017