(57)【要約】  【課題】光ファイバを用いることなくセンサヘッドを小型化することを可能とする、センサヘッド構造を提供する。  【解決手段】本発明に係るセンサヘッド構造は、共通二線に接続されたエミッタおよびレシーバと、前記エミッタの出力状態および前記エミッタの非出力状態を切り替える第一切替手段と、前記第一切替手段と同期して前記エミッタの出力状態から前記レシーバの検出信号の検出可能状態へ切り替える第二切替手段と、前記出力状態から前記非出力状態に切り替わった直後の所定期間内に、前記出力状態に対応する前記レシーバの検出信号と所定の信号値との比較処理を行う検出手段を備える。【選択図】  図１
2012111136.tif 000002
【特許請求の範囲】
【請求項１】
共通二線に接続されたエミッタおよびレシーバと、前記エミッタの出力状態および前記エミッタの非出力状態を切り替える第一切替手段と、前記第一切替手段と同期して前記エミッタの出力状態から前記レシーバの検出信号の検出可能状態へ切り替える第二切替手段と、前記出力状態から前記非出力状態に切り替わった直後の所定期間内に、前記出力状態に対応する前記レシーバからの検出信号と所定の信号値との比較処理を行う検出手段を備えることを特徴とするセンサヘッド構造。
【請求項２】
前記第一切替手段は、第一電流および第二電流を切り替えて流す請求項１に記載のセンサヘッド構造。
【請求項３】
前記第一切替手段は、第一電圧および第二電圧を切り替えて印加する請求項１に記載のセンサヘッド構造。
【請求項４】
前記エミッタが発光素子で、前記レシーバが受光素子である請求項１に記載のセンサヘッド構造。
【請求項５】
前記エミッタが磁気発生器で、前記レシーバが磁気検出器である請求項１に記載のセンサヘッド構造。
【請求項６】
前記第一切替手段は、無接点スイッチと小抵抗が直列接続された第一パスと、大抵抗を含む第二パスを有し、前記無接点スイッチのオンオフで前記第一パスの短絡と開放を切り替える請求項２に記載のセンサヘッド構造。
【請求項７】
前記第二切替手段は、無接点スイッチを含む第三パスと、大抵抗を含む第四パスを有し、前記無接点スイッチのオンオフで前記第三パスの短絡と開放を切り替える請求項２又は６に記載のセンサヘッド構造。
【請求項８】
前記第三パスが前記第一パスと同時に動作し、前記第四パスが前記第二パスと同時に動作する請求項７に記載のセンサヘッド構造。
【請求項９】
スタート信号に続く一連のパルス状信号の１周期毎に順次に割り当てられたアドレスデータを、前記スタート信号を起点としてカウントし、予め設定されている自局のアドレスデータと一致した時に、前記エミッタの出力タイミングを得るタイミング取得手段を備える請求項１〜８のいずれか一つの項に記載のセンサヘッド構造。
【請求項１０】
前記一連のパルス状信号において、前記出力状態となる期間と、前記非出力状態となる期間が連続している請求項９に記載のセンサヘッド構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光量や磁界の変化により検出対象物の有無を検出する検出センサのセンサヘッド構造に関するものである。
【背景技術】
【０００２】
検出対象物を検出するための手段として、検出対象物に対し光や磁気などを発するエミッタ（放出体）と、エミッタから発せられた光や磁気を受けるレシーバ（検出体）を用い、レシーバが受けた光量や磁界の変化により検出対象物の有無などを検出する検出センサが広く使用されている。【０００３】
近年、これら検出センサの用途は多岐に亘り、サイズの小さいものでなければ使用できない状況も発生している。そこで、検出対象物に関わる位置に配置する必要のあるエミッタとレシーバをセンサヘッドに集約させ、センサとしての機能を果たすために必要な回路や部品等を備えた本体部にセンサヘッドをケーブルで接続する構成とし、センサヘッドを小型化することで、様々な用途への対応が図られている。また、検出センサが工場設備などに複数用いられる場合、これら複数の検出センサからの情報収集は通信やデータ伝送などにより制御部に集約させることが多く、このような場合、センサヘッドが分離されている本体部に通信機能を集約させることで、構成を簡単にでき、コストの低減を図ることができる。そのため、このような観点からも、センサヘッドを本体部にケーブル接続する構成が多く採用されている。【０００４】
そして、センサヘッドが本体部にケーブルで接続された構成とするための、様々な提案がなされている。例えば、特開２００３−２９８４０１号公報には、光電素子を備えた検出ヘッドと、検出ヘッドの光電素子と着脱可能に接続される接続端子部、及び、その接続端子部の電圧レベルと閾値との大小比較に基づいて異常検知動作を行う異常検知手段を備えたアンプ部とからなるアンプ分離型光電センサが開示されている。このアンプ分離型光電センサでは、異常検知手段の異常検知動作における閾値が、各異常状態時における接続端子部の電圧レベルに基づいて複数設けられ、更に、アンプ部には、異常検知手段で検知された各種異常状態のそれぞれに対応付けて記憶する記憶手段と、異常検知動作時において、記憶手段に記憶された複数の表示パターンのうち検知された異常状態に対応付けられた表示パターンを読み出してデジタル表示手段に表示させる制御手段が備えられている。そのため、投光時の（投光用）接続端子部での電圧レベルに基づいて、投光素子及び接続端子部が連なる回路が断線、或いは、投光素子が開放した「断線／開放異常」、受光ヘッド部が誤って接続された「誤接続異常」や「投光素子が短絡した素子短絡異常」を区別して検知し表示することができる。更に、非投光時の（受光用）接続端子部での電圧レベルに基づいて、受光素子及び接続端子部が連なる回路が断線、或いは、受光素子が開放した「断線／開放異常」、投光ヘッド部が誤って接続された「誤接続異常」や受光素子が短絡した素子短絡異常をもそれぞれ区別して検知し表示することができる。【０００５】
なお、上記文献は光電センサに関するものであるが、光電センサはゴミや汚れの影響を受け易いという問題がある。そこで、工場設備において、磁気センサが採用されることも多く、磁界の変化を検出するセンサヘッドが本体部に接続される構成のものも提案されている。例えば、特開平８−１１４４６３号公報には、検出素子を含むセンサヘッドと、センサヘッドに接続された信号処理部とが分離され、センサヘッドを駆動する送信回路と、センサヘッドからの信号を受信する受信回路と、受信回路からの入力を閾値と比較することによって物体の有無を判別する判別手段を具備したアンプ分離型センサが開示されている。このアンプ分離型センサは、更に、受信回路からの入力とティーチング入力に基づいて物体有無の閾値を設定する閾値設定手段と、閾値設定手段より設定された閾値を他のアンプ分離型センサに伝送する閾値送信手段と、他のアンプ分離型センサから伝送された閾値データを受信し、判別手段の閾値として設定する閾値受信手段を具備している。そして、閾値を閾値設定手段によって設定すると、必要に応じて他のセンサにその閾値データが転送されるため、１台のセンサに設定した設定値を他のセンサにも適宜設定することができる。【０００６】
また、センサヘッド自体を更に小型にする試みもなされており、例えば、投光素子と受光素子を本体部に備え、センサヘッドと本体部との間で授受される光を光ファイバで導く構成が実際に使用されている。しかしながら、この構成では、精度や感度を上げるためには光ファイバの径を太くする必要がある反面、太い光ファイバでは、取り回しが難しいという問題があった。そこで、この光ファイバの取り回しに関する問題を解決する方法も提案されている。例えば、特開平７−２０８９１９号公報には、出射光を検出領域に照光する送光用光ファイバと、検出領域内の検出対象からの反射光を受光する受光用光ファイバと、からなり、送光用光ファイバの出射端及び受光用光ファイバの入射端が膨大化によるテーパ加工されている限定反射型光ファイバセンサヘッドが開示されている。この限定反射型光ファイバセンサヘッドによれば、送光用光ファイバの出射端及び受光用光ファイバの入射端における出射範囲及び入射範囲が拡大するため、太い光ファイバを用いることなく細い光ファイバで多くの受光量を得ることができ、光ファイバの柔軟性を維持し良好な取扱性を有して、許容曲げ半径が小さく、小型のハウジングに収納できるものとなる。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２９８４０１号公報
【特許文献２】特開平８−１１４４６３号公報
【特許文献３】特開平７−２０８９１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記限定反射型光ファイバセンサヘッドにおいても、光ファイバを用いる限り、取り回しの問題が完全に解消されることはない。また、既述のように、工場設備においては、ゴミや汚れの影響を受け易い光電センサの代わりに磁気センサが採用されることも多いが、磁界の変化を検出するセンサヘッドと本体部を光ファイバで接続することはできず、従って、光ファイバを用いた小型化も当然できない。【０００９】
そこで本発明は、光ファイバを用いることなくセンサヘッドを小型化することを可能とする、センサヘッド構造を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明に係るセンサヘッド構造は、共通二線に接続されたエミッタおよびレシーバと、前記エミッタの出力状態および前記エミッタの非出力状態を切り替える第一切替手段と、前記第一切替手段と同期して前記エミッタの出力状態から前記レシーバの検出信号の検出可能状態へ切り替える第二切替手段と、前記出力状態から前記非出力状態に切り替わった直後の所定期間内に、前記出力状態に対応する前記レシーバの検出信号と所定の信号値との比較処理を行う検出手段を備えたものである。なお、本発明のセンサヘッド構造には、センサヘッドに含まれる部分に加え、センサヘッドが接続される本体部におけるセンサヘッドの機能に関わる部分も、その構成に含むものとする。【００１１】
前記第一切替手段は、第一電流および第二電流を切り替えて流すものであってもよい。また、前記第一切替手段は、第一電圧および第二電圧を切り替えて印加するものであってもよい。【００１２】
前記エミッタが発光素子で、前記レシーバが受光素子であってもよい。また、前記エミッタが磁気発生器で、前記レシーバが磁気検出器であってもよい。【００１３】
前記第一切替手段は、無接点スイッチと小抵抗が直列接続された第一パスと、大抵抗を含む第二パスを有し、前記無接点スイッチのオンオフで前記第一パスの短絡と開放を切り替えるものであってもよい。なお、本発明において、無接点スイッチとしては、例えば、トランジスタやＦＥＴが挙げられる。【００１４】
前記第二切替手段は、無接点スイッチを含む第三パスと、大抵抗を含む第四パスを有し、前記無接点スイッチのオンオフで前記第三パスの短絡と開放を切り替えるものであってもよい。また、この場合、前記第三パスが前記第一パスと同時に動作し、前記第四パスが前記第二パスと同時に動作するものであってもよい。【００１５】
本発明に係るセンサヘッド構造は、スタート信号に続く一連のパルス状信号の１周期毎に順次に割り当てられたアドレスデータを、前記スタート信号を起点としてカウントし、予め設定されている自局のアドレスデータと一致した時に、前記エミッタの出力タイミングを得るタイミング取得手段を備えるものであってもよい。そして、この場合、前記一連のパルス状信号において、前記出力状態となる期間と、前記非出力状態となる期間が連続するものであってもよい。
【発明の効果】
【００１６】
本発明に係るセンサヘッド構造では、エミッタの出力状態およびエミッタの非出力状態を切り替えるものとなっている。そして、エミッタの動作に対応するレシーバの応答時間の遅れを利用して、エミッタとレシーバが接続されている共通二線を、エミッタ動作用およびレシーバ動作用として共用することとしている。そのため、従来のセンサヘッドでは、エミッタとレシーバの双方を含む場合には少なくとも４本の線を必要とした本体部との接続線を２本に減らすことができる。従って、接続線の数が少ない小型のセンサヘッドとすることができる。なお、エミッタの出力状態およびエミッタの非出力状態の切り替えは、例えば、第一電流および第二電流を切り替えて流すこと、或は、第一電圧および第二電圧を切り替えて印加することにより可能である。【００１７】
本発明に係るセンサヘッド構造における、センサヘッドの検出原理に制限はなく、例えば、エミッタが発光素子でレシーバが受光素子であってもよく、或は、エミッタが磁気発生器で、レシーバが磁気検出器であってもよい。ただし、応答性に優れたものを使用する場合は、検出信号を得るためにレシーバの応答性能に合わせて調整をすることが好ましい。【００１８】
第一切替手段は、無接点スイッチと小抵抗が直列接続された第一パスと、大抵抗を含む第二パスを有し、無接点スイッチのオンオフで第一パスの短絡と開放を切り替えるものとすれば、極めて簡単な構造で、第一電流と第二電流との切替えを行なうことが可能となる。【００１９】
第二切替手段は、無接点スイッチを含む第三パスと、大抵抗を含む第四パスを有し、無接点スイッチのオンオフで第三パスの短絡と開放を切り替えるものとすれば、第三パスの開放時にエミッタの検出信号を検出することができる。なお、第三パスが第一パスと同時に動作し、第四パスが第二パスと同時に動作するものが好ましい。【００２０】
複数のセンサをシステムとして使用するにあたっては、例えば、共通データ信号線と所定の周期の伝送クロックを用いたシステム構成とすることができる。そして、そのようなシステム構成においては、スタート信号に続く一連のパルス状信号の１周期毎に順次に割り当てられたアドレスデータを、スタート信号を起点としてカウントし、予め設定されている自局のアドレスデータと一致した時に、エミッタの出力タイミングを得ることができる。また、第一および第二切替手段を含む本体部には、前記出力タイミングを得るためのタイミング取得手段を備える。更に、本体部は、制御部および親局を含む制御部側から延出された共通データ信号線に接続される。そして、この場合、一連のパルス状信号において、エミッタが出力状態となる期間と、エミッタが非出力状態となる期間が連続するものとなる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係るセンサヘッド構造を採用した光電センサの機能ブロック図である。
【図２】同光電センサを複数含む物体検出システムの構成図である。
【図３】制御部および親局の機能ブロック図である。
【図４】同光電センサを構成する子局のシステムブロック図である。
【図５】検出データ送信時の伝送クロック信号の基本信号を模式的に示すタイムチャートである。
【図６】子局において生成される信号を伝送クロック信号と対比して示すタイムチャート図である。
【図７】センサヘッドの他の実施形態を示す機能ブロック図である。
【発明を実施するための形態】
【００２２】
図１〜６を参照しながら、本発明に係るセンサヘッド構造の実施例を説明する。
図２は、本発明に係るセンサヘッド構造を採用した光電センサを複数使用した物体検出システムの構成図である。この物体検出システムでは、複数の位置における検出対象物６の有無を検出するもので、任意の位置に配置された複数の光電センサ７を備えている。光電センサ７は、データ伝送機能と投受光制御機能を備えた本体部をなす子局５と、子局５に接続されているセンサヘッド４で構成され、子局５を介して共通データ信号線ＤＰ、ＤＮに接続されている。共通データ信号線ＤＰ、ＤＮには、また、制御部１に接続された親局２が接続されている。
【００２３】
制御部１は、例えばプログラマブルコントローラ、コンピュータ等であり、光電センサ７に対する制御データ１３を送出する出力ユニット１１と、センサヘッド４による検出結果としての監視データ１４を受け取る入力ユニット１２を有し、これら出力ユニット１１と入力ユニット１２に親局２が接続されている。
【００２４】
親局２は、図３に示すように、出力データ部２２、タイミング発生部２３、親局出力部２４、親局入力部２５、および入力データ部２６を備える。そして、共通データ信号線ＤＰ、ＤＮに接続され、一連のパルス状信号である制御データ信号（以下、伝送クロック信号というものとする）を共通データ信号線ＤＰ、ＤＮに送出するとともに、子局５から送出された監視データ信号を並列データに変換し、監視データ１４として制御部１の入力ユニット１２へ送出する。
【００２５】
出力データ部２２は、制御部１の出力ユニット１１から制御データ１３として受けた並列データをシリアルデータとして親局出力部２４へ引き渡す。
【００２６】
タイミング発生部２３は、発振回路（ＯＳＣ）３１、タイミング発生手段３３からなり、ＯＳＣ３１を基にタイミング発生手段３３が、このシステムのタイミングクロックを生成し親局出力部２４に引き渡す。
【００２７】
親局出力部２４は、制御データ発生手段３４とラインドライバ３５からなり、出力データ部２２から受けたデータと、タイミング発生部２３から受けたタイミングクロックに基づき、ラインドライバ３５を介して共通データ信号線ＤＰ、ＤＮに一連のパルス状信号として伝送クロック信号を送出する。
【００２８】
制御部１の出力ユニット１１から制御データ１３として並列（パラレル）データを受け取った場合、そのデータ値は、伝送クロック信号の１周期における電圧レベルの高い期間のパルス幅により表現される。伝送クロック信号は、図４、図５に示すように、１周期の後半が高電位レベル（この実施例では＋２４Ｖ）と、前半が低電位レベル（この実施例では０Ｖまたは＋１２Ｖ）とされる。そして、高電位レベルの幅は、制御部１から入力される制御データ１３の各データの値に応じて拡張され、例えば、伝送クロック信号の１周期をｔ０とした時に（３／４）ｔ０まで拡張される。なお、この実施例において、検出対象物６の検出処理を行なう場合の伝送クロック信号には、制御データ１３のデータ値は重畳されず、伝送クロック信号の高電位レベルの幅、及び低電位レベルの幅は一定（（１／２）ｔ０）となる。
【００２９】
親局出力部２４から共通データ信号線ＤＰ、ＤＮに送出される伝送クロック信号のデータ値（制御データ）は、また、伝送クロック信号の１周期毎に順次にアドレスデータが割り当てられている。子局５は、この伝送クロック信号をアドレスデータとしてカウントし、予め設定されている自局のアドレスデータと一致した時に、受信すべき制御データを取り込むとともに、検出対象物６を検出するときには、発生部４１の発光タイミングを得る。更に伝送クロック信号の最初には、アドレスデータのカウントを行うための最初を決定するために、スタート信号（ＳｔａｒｔＢｉｔ）が形成されている。なお、スタート信号は、伝送クロック信号の高電位レベルと同じ電位レベルであって、伝送クロック信号の１周期より長い信号とされる。
【００３０】
親局入力部２５は監視データ信号検出手段３６と監視データ抽出手段３７で構成され、入力データ部２６へ直列の入力データを送出する。監視データ信号検出手段３６は、共通データ信号線ＤＰ、ＤＮを経由して子局５から送出された監視データ信号を検出する。子局５から送出される監視データ信号のデータ値は、伝送クロック信号における１周期の前半（低電位レベルの期間）の電圧レベルで表わされており、スタート信号が送信された後、子局５の各々から順次受け取るものとなっている。監視データ信号のデータ（本実施例では後述の“検出データ”）は、タイミング発生手段３３の信号に同期して監視データ抽出手段３７で抽出され、直列の入力データとして入力データ部２６に送出される。入力データ部２６は、親局入力部２５から受け取った直列の入力データを並列（パラレル）データに変換し、監視データ１４として制御部１の入力ユニット１２へ送出する。
【００３１】
図２に示すように、センサヘッド４は、検出用光線を発光させる発生部４１（本発明のエミッタに相当する）と、検出用光線を受ける検出部４２（本発明のレシーバに相当する）を備える。そして、図１に示すように、発生部４１は発光素子４１ａを備え、検出部４２は受光素子４２ａを備え、これら発光素子４１ａと受光素子４２ａは共通二線４３に接続されている。
【００３２】
共通二線４３は、センサヘッド４から延出し子局５に接続されている。子局５は、図１に示すように、マイクロコンピュータ・コントロール・ユニット（ＭＣＵ）５１、アドレス設定手段５２、Ａ／Ｄ変換器５３、第一切替回路部５４、および第二切替回路部５５を備える。なお、ＭＣＵ５１およびＡ／Ｄ変換器５３が本発明の検出手段を構成する。また、第一切替回路部５４は本発明の第一切替手段に、第二切替回路部５５は本発明の第二切替手段に相当する。
【００３３】
ＭＣＵ５１は、図１、図４に示すように、ＣＰＵ、ＲＡＭ、ＲＯＭを備え、ＲＯＭには検出処理に必要なプログラム（ＰＲＧ）が記憶されている。そして、検出データ、パラメータ、アドレスデータをＲＡＭに記憶し、ＣＰＵの演算機能を用いて、検出に必要な情報を得るための処理が行なわれるものとなっている。また、第一切替回路部５４および第二切替回路部５５はこのＭＣＵ５１の出力端子Ｌａに接続されている。そして、発生部４１が発光する第一電流と発光しない第二電流の切り替え、および、第一電流が流れる出力状態と検出部４２の検出信号の検出可能状態の切り替えは、出力端子Ｌａからの出力信号によりなされるものとなっている。更に、第二切替回路部５５の検出信号は、Ａ／Ｄ変換器５３を介して、入力端子ＡＤＡＴからＭＣＵ５１へ検出信号データとして入力されるものとなっている。
【００３４】
ＭＣＵ５１には、また、アドレス設定手段５２で設定されたアドレス情報が入力端子ＡＤＲＳから入力され、共通データ信号線ＤＰ、ＤＮの間の電位差を分割抵抗Ｒ１、Ｒ２で分割して得られた分割信号が入力端子ＣＫから入力される。更に、共通データ信号線ＤＰ、ＤＮに検出データを監視データ信号として送出するためのｏｕｔ信号が出力端子ＯＵＴから出力される。
【００３５】
次に、上記光電センサ７の動作について説明する。
子局５は、スタート信号を起点として伝送クロック信号の周期をカウントすることで伝送アドレスデータを得て、そのアドレスデータと、アドレス設定手段５２で設定されている自局アドレスデータと比較する。そして、互いのアドレスデータが一致すれば、そのときにＭＣＵ５１のＲＡＭに記憶されている検出データに相応する信号を出力端子ＯＵＴからトランジスタＴＲ０のベースへ出力する。具体的には、検出データが”ｏｎ”（検出対象物６の有ることを示すもの）であれば、トランジスタＴＲ０が”ｏｎ”となり、検出データが”ｏｆｆ”（検出対象物６の無いことを示すもの）であれば、トランジスタＴＲ０が”ｏｆｆ”となる。検出データが”ｏｎ”（検出対象物６の有ることを示すもの）であれば、トランジスタＴＲ０が”ｏｎ”電流が流れることで電圧が降下し、電圧レベルが０Ｖ近傍となり、その信号が共通データ信号線ＤＰ、ＤＮ上に伝送される。検出データが”ｏｆｆ”（検出対象物６の無いことを示すもの）であれば、トランジスタＴＲ０が”ｏｆｆ”電流となり、電圧が降下せず電圧レベルが１２Ｖ近傍となる信号が共通データ信号線ＤＰ、ＤＮ上に伝送される。すなわち、図５に示すように、伝送クロック信号の１周期における低電圧期間の電圧が破線で示すように下がった形で共通データ信号線ＤＰ、ＤＮ上に監視データ信号として送出されることになる。なお、伝送アドレスデータが自局のアドレスデータでない場合は、自局のアドレスデータとなるまで周期をカウントしアドレスデータを歩進する。
【００３６】
また、子局５は、伝送アドレスデータと自局アドレスデータが一致しているときに、検出データを監視データ信号として共通データ信号線ＤＰ、ＤＮ上に送出するとともに、ＭＣＵ５１の出力端子Ｌａを”ｈｉｇｈ”とする。出力端子Ｌａが”ｈｉｇｈ”となると、第一切替回路部５４のトランジスタＴＲ１（本発明の無接点スイッチに相当）、および第二切替回路部５５のトランジスタＴＲ２（本発明の無接点スイッチに相当）が共に”ｏｎ”となる。そして、第一切替回路部５４では小抵抗Ｒｄを含む第一パスが、第二切替回路部５５では抵抗を含まない第三パスが短絡し、発生部４１の発光素子４１ａにおける電流ｉｄは、発光するために十分な大きさとなり（第一電流）、発光素子４１ａが発光する。このとき、検出部４２の受光素子４２ａにおいて検出信号（検出電流ｉｐ）が発生するが、第二切替回路部５５では抵抗を含まない第三パスが短絡しているため、検出信号として検出されることはない。
【００３７】
次に、伝送クロック信号の１周期における高電位期間が始まるタイミング（立ち上がり）で、ＭＣＵ５１の出力端子Ｌａを”ｌｏｗ”とする。出力端子Ｌａが”ｌｏｗ”となると、第一切替回路部５４のトランジスタＴＲ１、および第二切替回路部５５のトランジスタＴＲ２が共に”ｏｆｆ”となる。そして、第一切替回路部５４では小抵抗Ｒｄを含む第一パスが開放し大抵抗Ｒｐ１を含む第二パスのみに電流が流れ、第二切替回路部５５では抵抗を含まない第三パスが開放し抵抗Ｒｓを含む第四パスのみに電流が流れることになる。そのため、Ｒｐ１とＲｓを直列に含む回路抵抗の増大により発生部４１の発光素子４１ａにおける電流ｉｄは発光できない程度（第二電流）にまで降下し、発光素子４１ａは発光しない状態となる。
【００３８】
また、ＭＣＵ５１の出力端子Ｌａが”ｌｏｗ”となった直後、所定時間が経過するまで、ＭＣＵ５１の出力端子ＥＮが”ｈｉｇｈ”となり、Ａ／Ｄ変換器５３に対するイネーブル信号となって、入力端子ＡＤＡＴにてＡ／Ｄ変換器５３から検出信号データの読み込みが行なわれる。
【００３９】
発光素子４１ａが発光しなくなった直後は、受光素子４２ａの固有の応答時定数による検出電流ｉｐが立ち下がり信号として残存する。そして、第二切替回路部５５では抵抗Ｒｓを含む第四パスのみに検出電流ｉｐが流れる。そのため、抵抗Ｒｓに発生する電圧信号Ｖｓ（検出信号）がＡ／Ｄ変換器５３により検出信号データとして得られることになる。この検出信号データはＭＣＵ５１の入力端子ＡＤＡＴＡに入力される。ＭＣＵ５１では、ここで得られる検出信号データの値を、所定期間Ｔｔｈのタイミングで所定の値と比較する。そして、検出信号データがその所定値よりも大きい場合には検出対象物６が有ることを示す検出データ”ｏｎ”をＲＡＭに記憶する。すなわち、図６における電圧信号Ｖｓのタイムチャートにおいて、所定期間Ｔｔｈの電圧信号Ｖｓが閾値Ｖｔｈより大きくなる場合には、検出対象物６が検出されることになる。
【００４０】
上記のように、この光電センサ７によれば、共通二線４３を介して発生部４１の発光素子４１ａを発光させるとともに、発光素子４１ａが発光しないタイミングで、共通二線４３を介して、検出信号を得ることが可能となる。
【００４１】
なお、複数の光電センサ７の各々の子局５は、出力端子Ｌａを”ｈｉｇｈ”とするタイミングを伝送クロック信号から得ているため、すなわち、各チャネルに対応する子局５が、伝送クロック信号において自局に割り当てられたアドレスが到来したとき、そのアドレスのパルス信号から、自局における発光素子４１ａの発光タイミングを得るため、複数の光電センサ７の間で、相互干渉することなく作動することになる。
【００４２】
第二切替回路部５５において抵抗Ｒｓに並列接続されているキャパシタＣは、受光素子４２ａの検出信号の応答性を調整するものであり、受光素子４２ａの応答性に合わせて接続すればよく、不要な場合には省略してもよい。
【００４３】
図１に示すセンサヘッド４は、発生部４１と検出部４２の間隙に存在する検出対象物６を検出するものとなっているが、発生部４１と検出部４２を検出対象物６の形状に応じた配置とすることができる。
【００４４】
図７（ａ）に示すセンサヘッド８は、発生部４１の発光面と検出部４２の受光面が同じ方向を向く配置としたもので、この場合は、検出対象物６で反射される光量の変化により、検出対象物６を検出することができる。例えば、検出対象物６がある程度の大きさを有する場合に好適である。
【００４５】
図７（ｂ）に示すセンサヘッド９は、共通二線４３と発生部４１との接続線、および共通二線４３と検出部４２との接続線を長くしたもので、発生部４１と検出部４２との位置関係を適宜調整することができる。例えば、検出対象物６が大きく、発生部４１と検出部４２との間隙を大きくする必要がある場合に好適である。なお、発生部４１および検出部４２と共通二線４３との接続部分９１は接離自在のコネクタとされている。
【符号の説明】
【００４６】
１    制御部
２    親局
４、８、９    センサヘッド
５    子局
６    検出対象物
７    光電センサ
１１  出力ユニット
１２  入力ユニット
１３  制御データ
１４  監視データ
２２  出力データ部
２３  タイミング発生部
２４  親局出力部
２５  親局入力部
２６  入力データ部
３１  発振回路
３３  タイミング発生手段
３４  制御データ発生手段
３５  ラインドライバ
３６  監視データ信号検出手段
３７  監視データ抽出手段
４１  発生部
４１ａ  発光素子
４２  検出部
４２ａ  受光素子
５１  ＭＣＵ
５２  アドレス設定手段
５３  Ａ／Ｄ変換器
５４  第一切替回路部
５５  第二切替回路部
ＤＰ、ＤＮ  共通データ信号線
Ｒ１、Ｒ２、Ｒｄ、Ｒｐ１、Ｒｓ  抵抗
ＴＲ０、ＴＲ１、ＴＲ２  トランジスタ
【図１】
2012111136.tif 000003
【図２】
2012111136.tif 000004
【図３】
2012111136.tif 000005
【図４】
2012111136.tif 000006
【図５】
2012111136.tif 000007
【図６】
2012111136.tif 000008
【図７】
2012111136.tif 000009
【国際調査報告】
2012111136.tif 000010
2012111136.tif 000011