(57)【要約】  走査線（１２）と、データ線（１１）と、マトリクス状の発光画素（１ａ）と、電源線（１９）とを備えたアクティブマトリクス基板の検査方法であって、発光画素（１ａ）は、有機ＥＬ素子（１３）と、駆動トランジスタ（１４）と、キャパシタ（１５）と、ゲートが走査線（１２）に接続され、データ線（１１）と駆動トランジスタ（１４）のゲートとの間に接続された選択トランジスタ（１６及び１７）と、ゲートが選択トランジスタ（１６）のソースに、ソースが選択トランジスタ（１６）のドレインに、ドレインが電源線（１９）に接続されたガード電位用トランジスタ（１８）とを備え、検査方法は、キャパシタ（１５）に電荷を書き込む書き込み工程（Ｓ１１）と、書き込まれた電荷をキャパシタ（１５）から読み出す読み出し工程（Ｓ１３）と、書き込み工程（Ｓ１１）の終了から読み出し工程（Ｓ１３）の開始までの所定の期間、保持する保持工程（Ｓ１２）とを含む。
2012056497.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含む
検査方法。
【請求項２】
前記保持工程では、前記第１トランジスタのオフ抵抗、前記第２トランジスタのオフ抵抗及び前記キャパシタによる時定数に基づいた値以上の期間、保持する
請求項１に記載の検査方法。
【請求項３】
前記保持工程では、１ミリ秒以上の期間、保持する
請求項１に記載の検査方法。
【請求項４】
前記検査方法は、さらに、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程を含む
請求項１〜３のいずれか１項に記載の検査方法。
【請求項５】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｎ型であって、
前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１〜４のいずれか１項に記載の検査方法。
【請求項６】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｐ型であって、
前記第１の電位線は、前記走査線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１〜４のいずれか１項に記載の検査方法。
【請求項７】
前記アクティブマトリクス基板は、さらに、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタを具備する
請求項１〜４のいずれか１項に記載の検査方法。
【請求項８】
前記第４トランジスタは、Ｎ型であって、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をハイレベルに保つ
請求項７に記載の検査方法。
【請求項９】
前記第２の電位線は、前記発光素子のアノード電極に接続されている
請求項７に記載の検査方法。
【請求項１０】
前記第４トランジスタは、Ｐ型であって、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項７に記載の検査方法。
【請求項１１】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
データ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含む
検査方法。
【請求項１２】
前記保持工程では、前記第１トランジスタのオフ抵抗、前記第２トランジスタのオフ抵抗及び前記キャパシタによる時定数に基づいた値以上の期間、保持する
請求項１１に記載の検査方法。
【請求項１３】
前記保持工程では、１ミリ秒以上の期間、保持する
請求項１１に記載の検査方法。
【請求項１４】
前記検査方法は、さらに、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程を含む
請求項１１〜１３のいずれか１項に記載の検査方法。
【請求項１５】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｎ型であって、
前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される電圧の最大値以上の電位に設定された前記電源線であり、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をハイレベルに保つ
請求項１１〜１４のいずれか１項に記載の検査方法。
【請求項１６】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｐ型であって、
前記第１の電位線は、前記走査線であり、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１１〜１４のいずれか１項に記載の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板の検査方法に関し、特に、電流駆動型の発光素子を用いたアクティブマトリクス基板の検査方法に関する。
【背景技術】
【０００２】
電流駆動型の発光素子を用いた表示装置として、有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置が知られている。この自発光する有機ＥＬ素子を用いた有機ＥＬ表示装置は、液晶表示装置に必要なバックライトが不要で装置の薄型化に最適である。また、視野角にも制限がないため、次世代の表示装置として実用化が期待されている。また、有機ＥＬ表示装置に用いられる有機ＥＬ素子は、各発光素子の輝度がそこに流れる電流値により制御される点で、液晶セルがそこに印加される電圧により制御されるのとは異なる。【０００３】
有機ＥＬ表示装置では、通常、画素を構成する有機ＥＬ素子がマトリクス状に配置される。複数の行電極（走査線）と複数の列電極（データ線）との交点に有機ＥＬ素子を設け、選択した行電極と複数の列電極との間にデータ信号に相当する電圧を印加するようにして有機ＥＬ素子を駆動するものをパッシブマトリクス型の有機ＥＬディスプレイと呼ぶ。【０００４】
一方、複数の走査線と複数のデータ線との交点にスイッチング薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）を設け、このスイッチングＴＦＴに駆動素子のゲートを接続し、選択した走査線を通じてこのスイッチングＴＦＴをオンさせて信号線からデータ信号を駆動素子に入力する。この駆動素子によって有機ＥＬ素子を駆動するものをアクティブマトリクス型の有機ＥＬ表示装置と呼ぶ。【０００５】
アクティブマトリクス型の有機ＥＬ表示装置は、各行電極（走査線）を選択している期間のみ、それに接続された有機ＥＬ素子が発光するパッシブマトリクス型の有機ＥＬ表示装置とは異なり、次の走査（選択）まで有機ＥＬ素子を発光させることが可能であるため、走査線数が増大してもディスプレイの輝度減少を招くようなことはない。したがって、アクティブマトリクス型の有機ＥＬ表示装置は、低電圧で駆動でき、低消費電力化が可能となる。【０００６】
例えば、特許文献１には、アクティブマトリクス型の有機ＥＬ表示装置における画素部の回路構成が開示されている。【０００７】
図２２は、特許文献１に記載された表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図に記載された表示装置１００は、発光画素１００ａがマトリクス状に配置された画素アレイ部と、これを駆動する駆動部からなる。同図には、便宜上、画素アレイ部を構成する一の発光画素１００ａのみが記載されている。画素アレイ部は、行ごとに配置された複数の走査線１０２と、列ごとに配置された複数のデータ線１０１と、両者が交差する部分に配置された行列状の発光画素１００ａと、行ごとに配置された複数の給電線１１０とを備える。また、駆動部は、水平セレクタ１０３と、ライトスキャナ１０４と、パワードライブスキャナ１０５とを備える。【０００８】
ライトスキャナ１０４は、走査線１０２に水平周期（１Ｈ）で順次制御信号を供給して発光画素を行単位で線順次走査する。パワードライブスキャナ１０５は、この線順次走査に合わせて給電線１１０に可変電源電圧を供給する。水平セレクタ１０３は、この線順次走査に合わせて映像信号となるデータ電圧と基準電圧とを切り換えて列状のデータ線１０１に供給する。【０００９】
発光画素１００ａは、駆動トランジスタ１１１と、選択トランジスタ１１２ａ及び１１２ｂと、有機ＥＬ素子１１３と、キャパシタ１１４とを備える。選択トランジスタ１１２ａ及び１１２ｂは、それぞれ、ゲート群１１２を構成する薄膜トランジスタである。給電線１１０と基準電位Ｖｃａｔ（例えば、接地電位）との間に駆動トランジスタ１１１及び有機ＥＬ素子１１３が直列に接続されている。これにより、有機ＥＬ素子１１３のカソードが基準電位Ｖｃａｔに接続され、アノードが駆動トランジスタ１１１のソースに接続され、駆動トランジスタ１１１のドレインが給電線１１０に接続される。また、駆動トランジスタ１１１のゲートが、キャパシタ１１４の第１電極及び選択トランジスタ１１２ｂのソース電極及びドレイン電極の他方に接続されている。さらに、キャパシタ１１４の第２電極が有機ＥＬ素子１１３のアノードに接続されている。【００１０】
また、ゲート群１１２を形成する選択トランジスタ１１２ａのソース電極及びドレイン電極の他方は、選択トランジスタ１１２ｂのソース電極及びドレイン電極の一方と接続されている。また、データ線１０１と選択トランジスタ１１２ａのソース電極及びドレイン電極の一方とが接続されている。選択トランジスタ１１２ａ及び１１２ｂのゲートは、それぞれ、走査線１０２に接続されている。【００１１】
上記構成において、パワードライブスキャナ１０５は、データ線１０１が閾値検出用電圧である状態で、給電線１１０を第１電圧（高電圧）から第２電圧（低電圧）に切り換える。ライトスキャナ１０４は、同じくデータ線１０１が閾値検出用電圧である状態で、走査線１０２の電圧をハイレベルにして選択トランジスタ１１２ａ及び１１２ｂを導通させ、閾値検出用電圧を駆動トランジスタ１１１のゲートに印加する。【００１２】
続いて、パワードライブスキャナ１０５は、データ線１０１の電圧が閾値検出用電圧からデータ電圧に切り換わる前の補正期間で、給電線１１０の電圧を第２電圧から第１電圧に切り換えて、駆動トランジスタ１１１の閾値電圧に相当する電圧をキャパシタ１１４に保持させる。次に、ライトスキャナ１０４は、選択トランジスタ１１２ａ及び１１２ｂの電圧をハイレベルにしてデータ電圧をキャパシタ１１４に保持させる。つまり、このデータ電圧は、先に保持された駆動トランジスタ１１１の閾値電圧に相当する電圧に加算されてキャパシタ１１４に書き込まれる。そして、駆動トランジスタ１１１は、第１電圧にある給電線１１０から電流の供給を受け、上記保持電圧に応じた駆動電流を有機ＥＬ素子１１３に流す。【００１３】
上述したように、ライトスキャナ１０４は、ゲート群１１２をＯＮ／ＯＦＦさせることにより、データ電圧の書き込み及び保持を実行している。ここで、ゲート群１１２のように、２つの選択トランジスタを直列接続した構造は、ダブルゲート構造と呼ばれる。このダブルゲート構造により、ゲート群１１２のオフ抵抗が倍となり、また、どちらか一方の選択トランジスタがオフリークした場合でも、他方の選択トランジスタによってオフリークが抑制されるので、オフリーク電流をほぼ半減させることができる。【００１４】
特許文献１では、上述したダブルゲート構造により、発光画素への輝度情報の正確な書き込みがなされ、有機ＥＬ素子１１３の輝度にばらつきが生じることのない高画質の表示装置を提供できるとしている。【００１５】
また、このようなゲート群１１２に含まれる選択トランジスタ１１２ａ及び１１２ｂ並びにキャパシタ１１４のいずれかが故障しているか否か、すなわち、発光画素１００ａの良否を判定する方法が知られている。図２３に示すように、発光画素１００ａのそれぞれに電荷を書き込み、書き込みが終了すると同時に発光画素１００ａのそれぞれから電荷を順次読み出す。そして、書き込んだ値と読み出した値とを比較することで、発光画素１００ａの良否を判定する。【００１６】
具体的には、書き込んだ値と読み出した値とが同じであれば、選択トランジスタ１１２ａ及び１１２ｂ並びにキャパシタ１１４のいずれも故障していない、すなわち、発光画素１００ａは良であることが分かる。また、書き込んだ値と読み出した値とが異なっていれば、選択トランジスタ１１２ａ及び１１２ｂ並びにキャパシタ１１４のいずれかは故障している、すなわち、発光画素１００ａは不良であることが分かる。
【先行技術文献】
【特許文献】
【００１７】
【特許文献１】特開２００８−１７５９４５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１８】
しかしながら、上記従来の技術においては、次のような課題がある。【００１９】
特許文献１に記載された表示装置では、薄膜トランジスタの直列接続で構成されたゲート群１１２により、オフリーク電流を半減させることは可能であるものの、完全にオフ状態とすることは困難である。よって、キャパシタ１１４によるデータ電圧の保持動作時に保持電荷をデータ線１０１にリークさせてしまい、表示期間中に駆動電流を変化させてしまうという課題を有する。【００２０】
この課題を克服するために、従来、上記オフリーク電流を考慮して予めキャパシタの保持容量を大きくしてその影響を抑えている。しかし、表示画面の高精細化に伴う発光画素の微細化に伴い、画素回路の大半を占有するキャパシタのサイズを確保することが困難となっている。【００２１】
そこで、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有する表示装置が望まれる。例えば、このような表示装置を実現するために新たなトランジスタを追加することが考えられる。しかしながら、従来の方法では、新たに追加したトランジスタを介したリークを判定することができず、発光画素の良否を正しく判定することができない。【００２２】
そこで、本発明は、上記従来の課題を解決するためになされたものであり、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる検査方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記課題を解決するため、本発明の一態様に係る検査方法は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含む。
【発明の効果】
【００２４】
本発明によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。
【図面の簡単な説明】
【００２５】
【図１】図１は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【図２】図２は、本発明の実施の形態１に係る検査方法の一例を示すタイミングチャートである。
【図３】図３は、本発明の実施の形態１に係る検査方法を実施した場合の状態の一例を示す回路図である。
【図４】図４は、本発明の実施の形態１に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【図５】図５は、本発明の実施の形態１の変形例に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【図６】図６は、本発明の実施の形態１の変形例に係る検査方法の一例を示すタイミングチャートである。
【図７】図７は、本発明の実施の形態１の変形例に係る検査方法を実施した場合の状態の一例を示す回路図である。
【図８】図８は、本発明の実施の形態１の変形例に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【図９】図９は、本発明の実施の形態２に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【図１０】図１０は、本発明の実施の形態２に係る検査方法の一例を示すタイミングチャートである。
【図１１】図１１は、本発明の実施の形態２に係る検査方法を実施した場合の状態の一例を示す回路図である。
【図１２】図１２は、本発明の実施の形態２に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【図１３】図１３は、本発明の実施の形態２の変形例に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【図１４】図１４は、本発明の実施の形態２の変形例に係る検査方法を実施した場合の状態の一例を示す回路図である。
【図１５】図１５は、本発明の実施の形態２の変形例に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【図１６】図１６は、本発明の実施の形態３に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【図１７】図１７は、本発明の実施の形態３に係る検査方法を実施した場合の状態の一例を示す回路図である。
【図１８】図１８は、本発明の実施の形態３に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【図１９】図１９は、本発明の実施の形態３の変形例に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【図２０】図２０は、本発明の実施の形態３の変形例に係る検査方法を実施した場合の状態の一例を示す回路図である。
【図２１】図２１は、本発明の実施の形態３の変形例に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【図２２】図２２は、従来の表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。
【図２３】図２３は、従来の検査方法を示すタイミングチャートである。
【発明を実施するための形態】
【００２６】
本発明の一態様に係る検査方法は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含む。
【００２７】
本態様によれば、上記のアクティブマトリクス基板は、直列接続された２つの選択トランジスタである第１トランジスタ及び第２トランジスタの接続点の電位変動を防止する構成が導入されている。具体的には、第１及び第２トランジスタにオフリーク電流が発生しても、上記接続点の電位が変動しないように、ガード電位用トランジスタである第３トランジスタが配置されている。この構成により、オフリーク電流により発生する第３トランジスタのゲート−ソース間の電圧差に応じて、第１の電位線と上記接続点との間に電流が流れる。つまり、当該電流は、上記接続点の電位を変動前の電位に維持するよう作用する。
【００２８】
よって、電圧保持状態においてキャパシタの電位が変動せず維持され、正確なデータ電圧に応じた電圧を保持することができ、発光素子を所望の輝度で発光させることができる。また、オフリーク電流による電圧の変動を考慮してキャパシタの電極を大きめに設計する必要がないため、キャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。
【００２９】
そして、本態様によれば、上記のアクティブマトリクス基板を検査する際に、キャパシタへの電荷の書き込みと、キャパシタからの電荷の読み出しとの間に、保持（ホールド）するための所定の期間を設けている。これにより、第３トランジスタが故障している場合に、キャパシタからの電荷抜け、又は、キャパシタへの過充電を発生させることができる。したがって、素子が故障した場合には、キャパシタに書き込んだ電荷の量が変動するので、キャパシタから電荷を読み出すことで、故障した素子を含む発光画素であるか否かを正しく判定することができる。
【００３０】
また、前記保持工程では、前記第１トランジスタのオフ抵抗、前記第２トランジスタのオフ抵抗及び前記キャパシタによる時定数に基づいた値以上の期間、保持してもよい。
【００３１】
本態様によれば、第３トランジスタが故障している場合に、電荷が抜ける経路を構成する回路の時定数に基づいた値を用いるので、十分な電荷抜けを発生させることができ、発光画素の良否を正しく判定することができる。
【００３２】
また、前記保持工程では、１ミリ秒以上の期間、保持してもよい。
【００３３】
本態様によれば、１ミリ秒以上の期間を設けているので、第３トランジスタが故障している場合に、十分な電荷抜けを発生させることができ、発光画素の良否を正しく判定することができる。
【００３４】
また、前記検査方法は、さらに、前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程を含んでもよい。
【００３５】
本態様によれば、キャパシタに書き込んだ電荷の量と、キャパシタから読み出した電荷の量とを比較するだけで、容易に発光画素の良否を正しく判定することができる。
【００３６】
また、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｎ型であって、前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、前記保持工程では、前記所定の期間、前記データ線をローレベルに保ってもよい。
【００３７】
本態様によれば、電荷の書き込みに電源線を用い、電荷の読み出しにデータ線を用いているので、ワンパスでの検査が可能である。
【００３８】
また、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｐ型であって、前記第１の電位線は、前記走査線であり、前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、前記保持工程では、前記所定の期間、前記データ線をローレベルに保ってもよい。
【００３９】
本態様によれば、発光画素に含まれる各トランジスタがＰ型である場合にも、発光画素の良否を正しく判定することができる。
【００４０】
また、前記アクティブマトリクス基板は、さらに、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタを具備してもよい。
【００４１】
本態様によれば、上記接続点へのガード電位の導入に加え、当該接続点が電圧変動緩和機能を有するよう、ダイオード接続された第４トランジスタを介して第２の電位線に接続されている。よって、データ線の電圧が書き込み電圧より高い場合（トランジスタが全てＮ型の場合）、あるいは、データ線の電圧が書き込み電圧より低い場合（トランジスタが全てＰ型の場合）には、第２の電位線と上記接続点との間で電流が流れることにより、当該接続点の電位が一定に維持される。つまり、第４トランジスタの配置により、データ線の電圧の大きさに関わらず、上記接続点の電位が一定に維持されるので、電圧保持状態においてキャパシタの電位を一定に維持することが可能となる。このように、アクティブマトリクス基板が、さらに、第４トランジスタを含む場合であっても、発光画素の良否を正しく判定することができる。
【００４２】
また、前記第４トランジスタは、Ｎ型であって、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、前記保持工程では、前記所定の期間、前記データ線をハイレベルに保ってもよい。
【００４３】
これにより、電荷の書き込みに電源線を用い、電荷の読み出しにデータ線を用いているので、ワンパスでの検査が可能である。
【００４４】
また、前記第２の電位線は、前記発光素子のアノード電極に接続されていてもよい。
【００４５】
これにより、基準電位に対する電位が、キャパシタに保持される最小電圧以下の電位に設定された電源を別途配置せずに、上記電位条件を満たす発光素子のアノード電極を利用してもよい。これにより、画素回路の簡略化が図られる。したがって、より簡略化を図ったアクティブマトリクス基板においても、発光画素の良否を正しく判定することができる。
【００４６】
また、前記第４トランジスタは、Ｐ型であって、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、前記保持工程では、前記所定の期間、前記データ線をローレベルに保ってもよい。
【００４７】
これにより、発光画素に含まれる各トランジスタがＰ型である場合にも、発光画素の良否を正しく判定することができる。
【００４８】
また、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、データ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含んでもよい。
【００４９】
これにより、さらに、ガード電位が導入される第１接続点と、第４トランジスタを介して第２の電位線に接続される第２接続点との間に、第２トランジスタが介在しているので、第１の電位線と第２の電位線との間に貫通電流が流れることがなく、消費電力を抑えつつ第１接続点の電位が一定に維持される。このように、アクティブマトリクス基板が、さらに、第５トランジスタを含む場合であっても、発光画素の良否を正しく判定することができる。
【００５０】
また、前記保持工程では、前記第１トランジスタのオフ抵抗、前記第２トランジスタのオフ抵抗及び前記キャパシタによる時定数に基づいた値以上の期間、保持してもよい。
【００５１】
これにより、各素子が故障している場合に、電荷が抜ける経路を構成する回路の時定数に基づいた値を用いるので、十分な電荷抜け又は過充電を発生させることができ、発光画素の良否を正しく判定することができる。
【００５２】
また、前記保持工程では、１ミリ秒以上の期間、保持してもよい。
【００５３】
これにより、１ミリ秒以上の期間を設けているので、各素子が故障している場合に、十分な電荷抜け又は過充電を発生させることができ、発光画素の良否を正しく判定することができる。
【００５４】
また、前記検査方法は、さらに、前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程を含んでもよい。
【００５５】
これにより、キャパシタに書き込んだ電荷の量と、キャパシタから読み出した電荷の量とを比較するだけで、容易に発光画素の良否を正しく判定することができる。
【００５６】
また、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｎ型であって、前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される電圧の最大値以上の電位に設定された前記電源線であり、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、前記保持工程では、前記所定の期間、前記データ線をハイレベルに保ってもよい。
【００５７】
これにより、電荷の書き込みに電源線を用い、電荷の読み出しにデータ線を用いているので、ワンパスでの検査が可能である。
【００５８】
また、前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｐ型であって、前記第１の電位線は、前記走査線であり、前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、前記保持工程では、前記所定の期間、前記データ線をローレベルに保ってもよい。
【００５９】
これにより、発光画素に含まれる各トランジスタがＰ型である場合にも、発光画素の良否を正しく判定することができる。
【００６０】
（実施の形態１）
以下、本発明の実施の形態における検査方法について、図面を参照しながら説明する。
【００６１】
図１は、本発明の実施の形態１に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置１は、発光画素１ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０とを備える。図１では、便宜上、１つの発光画素１ａを記載しているが、発光画素１ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。
【００６２】
発光画素１ａは、有機ＥＬ素子１３と、駆動トランジスタ１４と、キャパシタ１５と、選択トランジスタ１６及び１７と、ガード電位用トランジスタ１８とを備える。
【００６３】
走査線駆動回路９は、複数の走査線１２に接続されており、走査線１２に走査信号を出力することにより、発光画素１ａの有する選択トランジスタ１６及び１７の導通及び非導通を行単位で制御する機能を有する駆動回路である。
【００６４】
データ線駆動回路８は、複数のデータ線１１に接続されており、映像信号に基づいたデータ電圧を発光画素１ａへ出力する機能を有する駆動回路である。
【００６５】
データ線１１は、データ線駆動回路８に接続され、発光画素１ａを含む画素列に属する各発光画素へ接続され、発光強度を決定するデータ電圧を供給する機能を有する。
【００６６】
走査線１２は、走査線駆動回路９に接続され、発光画素１ａを含む画素行に属する各発光画素に接続されている。これにより、走査線１２は、発光画素１ａを含む画素行に属する各発光画素へ上記データ電圧を書き込むタイミングを供給する機能を有する。
【００６７】
選択トランジスタ１６は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ１４のゲート電極に接続され、走査線１２からの走査信号により、選択トランジスタ１７と同期してデータ線１１と発光画素１ａとの導通及び非導通を切り換える第１トランジスタの一例である。選択トランジスタ１６は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。
【００６８】
選択トランジスタ１７は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ１６のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続され、走査線１２からの走査信号により、選択トランジスタ１６と同期してデータ線１１と発光画素１ａとの導通及び非導通を切り換える第２トランジスタである。選択トランジスタ１７は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。
【００６９】
以降では、選択トランジスタ１６のソース電極及びドレイン電極の他方と、選択トランジスタ１７のソース電極及びドレイン電極の一方との接続点を第１接続点と記す。また、選択トランジスタ１６のソース電極及びドレイン電極の一方と、キャパシタ１５の第１電極と、駆動トランジスタ１４のゲート電極との接続点をキャパシタ接続点と記す。
【００７０】
駆動トランジスタ１４は、ドレイン電極が正電源線である電源線１９に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続されている。駆動トランジスタ１４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を駆動電流として有機ＥＬ素子１３に供給する。駆動トランジスタ１４は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。
【００７１】
有機ＥＬ素子１３は、カソード電極が基準電位又は接地電位に設定された電源線２０に接続された発光素子であり、駆動トランジスタ１４により上記駆動電流が流れることにより発光する。以降では、上記基準電位からの電位差を、各配線、電極及び接続点における電位と定義する。
【００７２】
キャパシタ１５は、一方の電極である第１電極が駆動トランジスタ１４のゲート電極に接続され、第２電極が駆動トランジスタ１４のソース電極に接続されている。キャパシタ１５は、データ電圧に応じた電圧を保持し、例えば、選択トランジスタ１６及び１７がオフ状態となった後に、駆動トランジスタ１４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ１４から有機ＥＬ素子１３へ供給する駆動電流を安定化する機能を有する。
【００７３】
なお、アクティブマトリクス型の表示装置の場合、１フレーム期間での発光状態を維持するため、キャパシタ１５の保持容量を大きく確保する必要がある。このため、キャパシタ１５の対向電極の、発光画素に対する占有面積は大きくなる。よって、表示画面の高精細化に伴う発光画素の微細化のためには、キャパシタ１５の電極面積の縮小化が重要となる。
【００７４】
ガード電位用トランジスタ１８は、ゲート電極が選択トランジスタ１６のソース電極及びドレイン電極の一方に接続され、ソース電極が選択トランジスタ１６のソース電極及びドレイン電極の他方に接続され、ドレイン電極が電源線１９に接続された第３トランジスタの一例である。ガード電位用トランジスタ１８は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。
【００７５】
ここで、電源線１９は、キャパシタ１５に保持される最大電圧以上の電位に設定されている。この接続により、選択トランジスタ１６及び１７がオフ状態であり、キャパシタ１５の電圧を保持する状態において、ガード電位用トランジスタ１８は、選択トランジスタ１６のソース電極及びドレイン電極の一方から他方へと流れるオフリーク電流により発生するゲート−ソース間電圧（ＶＧ−ＶＰ１）に対応した電流を、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→データ線１１という経路で流す。
【００７６】
この電流は、第１接続点の電位ＶＰ１をオフリーク電流発生前の電位に維持するよう作用する。上記電流は、ガード電位用トランジスタ１８のゲート−ソース間電圧（ＶＧ−ＶＰ１）の大きさに対応して流れる。つまり、キャパシタ１５からのリークにより、第１接続点の電位ＶＰ１が下がろうとすると、ゲート−ソース間電圧（ＶＧ−ＶＰ１）が大きくなり、電源線１９からの電流が増加する。これにより、第１接続点の電位ＶＰ１を元の値に戻すことができる。
【００７７】
よって、キャパシタ１５の電圧保持状態において、キャパシタ接続点の電位ＶＧが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。つまり、ＶＰ１がＶＧのガード電位として機能する。また、オフリーク電流による電圧の変動を考慮してキャパシタ１５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。
【００７８】
このように、ガード電位用トランジスタ１８が正しく機能していれば、選択トランジスタ１６のドレイン−ソース間は、ガード電位用トランジスタ１８の閾値電圧分の電位差しかなくなり、キャパシタ１５からの電荷抜けを防止することができる。
【００７９】
なお、ガード電位用トランジスタ１８は、ドレイン電極が電源線１９と異なる第１の電位線に接続されていてもよい。この場合にも、第１の電位線は、キャパシタ１５に保持される最大電圧以上の電位に設定されていることが必要である。なお、本実施の形態のように、第１の電位線を電源線１９とすることで、固定電位線の本数を削減できるので、回路構成を簡素化できる。
【００８０】
また、図１には記載されていないが、電源線１９及び２０は、それぞれ、他の発光画素にも接続されており電圧源に接続されている。
【００８１】
続いて、本発明の実施の形態１に係る表示装置１の検査方法について説明する。ここで、検査とは、複数の発光画素１ａのそれぞれの良否を判定することである。具体的には、複数の発光画素１ａが備える各素子（トランジスタ及びキャパシタ）が故障しているか否かを判定する。
【００８２】
なお、ここでは、表示装置１の検査方法について説明するが、データ線駆動回路８及び走査線駆動回路９を備えないアクティブマトリクス基板の検査方法も同様である。すなわち、アクティブマトリクス基板は、複数の走査線１２と、複数のデータ線１１と、複数の発光画素１ａと、電源線１９及び２０とを備えている。アクティブマトリクス基板を外部のデータ線駆動回路及び走査線駆動回路と接続し、走査線１２及びデータ線１１を駆動することで、以下に説明するように、発光画素１ａの良否を判定することもできる。以下の実施の形態の変形例、及び、他の実施の形態においても同様である。
【００８３】
図２は、本発明の実施の形態１に係る検査方法の一例を示すタイミングチャートである。また、図３は、本発明の実施の形態１に係る検査方法を実施した場合の状態の一例を示す回路図である。
【００８４】
まず、キャパシタ１５に電荷を書き込む書き込み工程を行う（Ｓ１１）。本実施の形態では、電源線１９からキャパシタ１５に電荷を書き込む。具体的には、図２に示すように、行ごとに順次、複数の発光画素１ａのそれぞれに含まれるキャパシタ１５に、電源線１９から電荷を書き込む。なお、図２において、ＧＡＴＥ１〜ＧＡＴＥｎは、ｎ本の走査線１２の電位を示している。ＤＡＴＡは、データ線１１の電位を示している。
【００８５】
具体的には、走査線駆動回路９により走査線１２がハイレベルとなり、図３（ａ）に示すように、選択トランジスタ１６及び１７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。なお、ガード電位用トランジスタ１８は、ゲート−ソース間電圧がほぼ０であるので、動作せず、オフ状態である。
【００８６】
このとき、データ線駆動回路８によりデータ線１１がハイレベルとなっているので、図３（ａ）に示すように、駆動トランジスタ１４はオン状態となる。これにより、キャパシタ１５の第２電極と電源線１９とは導通状態となる。電源線１９は、予め定められた電位Ｖｔに設定されているので、キャパシタ１５には、データ線１１の電位と電源線１９の電位との電位差に相当する電荷が書き込まれる。
【００８７】
次に、書き込み工程の終了から、後述する読み出し工程の開始までの所定の期間、保持（ホールド）する保持工程を行う（Ｓ１２）。ここで、保持（ホールド）とは、所定の期間、走査線１２及びデータ線１１の駆動を行わず、待機することである。具体的には、走査線１２をローレベルに保つことで、選択トランジスタ１６及び１７をオフ状態にし、キャパシタ１５に電荷を保持させる。
【００８８】
このとき、ガード電位用トランジスタ１８が正しく機能している場合、すなわち、故障していない場合は、図３（ｂ）に示すように、第１接続点の電位ＶＰ１を保つように電源線１９から電流が流れる。これにより、キャパシタ１５から又はキャパシタ１５への電荷抜けは発生しない。
【００８９】
ここで、所定の期間は、ガード電位用トランジスタ１８が故障している場合に、電荷抜け（リーク）を起こさせるのに十分な時間である。所定の期間は、例えば、ミリ秒オーダーの期間、具体的には、１ミリ秒以上の期間である。あるいは、所定の期間は、選択トランジスタ１６のオフ抵抗、選択トランジスタ１７のオフ抵抗及びキャパシタ１５による時定数、又は、当該時定数に基づいた期間以上の期間である。時定数に基づいた期間とは、例えば、ガード電位用トランジスタ１８が故障している場合に、選択トランジスタ１６及び１７を介して、電荷が抜ける割合に基づいて決定される期間である。
【００９０】
選択トランジスタ１６のオフ抵抗をＲ１、選択トランジスタ１７のオフ抵抗をＲ２、及び、キャパシタ１５の容量をＣとすると、キャパシタ１５に書き込まれた電荷が９０％に減少するときの時定数は、０．１０５４×Ｃ×（Ｒ１＋Ｒ２）となる。一例として、Ｃ＝１０−１３、Ｒ１＝Ｒ２＝２×１０１２とすると、所定の期間である時定数は、２１ｍｓとなる。
【００９１】
ここでは、電荷が９０％になるときの時定数を所定の期間とする例を説明したが、電荷が抜けたことを検知できる程度であればよい。例えば、電荷が９５％になる場合でもよく、８０％又はこれ以下になる場合の時定数でもよい。
【００９２】
また、ガード電位用トランジスタ１８が故障により短絡状態（ショート不良）である場合のように、キャパシタ１５が過充電されて電荷が増加することが考えられるので、例えば、電荷が１１０％又はそれ以上になる場合の時定数などを所定の期間としてもよい。
【００９３】
なお、図２に示すように、保持工程では、所定の期間、データ線１１をローレベルに保つことが好ましい。これにより、ガード電位用トランジスタ１８が故障により開放状態（オープン不良）である場合に、キャパシタ１５から電荷を抜けやすくすることができる。したがって、より短い期間で電荷抜けを起こさせることができるので、保持工程の所定の期間を短くすることができ、迅速に検査を完了することができる。
【００９４】
次に、書き込まれた電荷をキャパシタ１５から読み出す読み出し工程を行う（Ｓ１３）。本実施の形態では、データ線１１からキャパシタ１５に書き込まれた電荷を読み出す。具体的には、図２に示すように、行ごとに順次、複数の発光画素１ａのそれぞれに含まれるキャパシタ１５から、データ線１１を介して電荷を読み出す。
【００９５】
まず、走査線駆動回路９により走査線１２がハイレベルとなり、図３（ｃ）に示すように、選択トランジスタ１６及び１７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。データ線１１はローレベルに設定されているので、キャパシタ１５からデータ線１１を介して電荷が読み出される。
【００９６】
次に、読み出された電荷の判定を行う（Ｓ１４）。具体的には、書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とを比較する。書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とが異なっている場合に、キャパシタ１５を有する発光画素１ａが不良であると判定する。また、書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とが同じである場合に、キャパシタ１５を有する発光画素１ａが良であると判定する。
【００９７】
なお、図２において、ＭＥＡＳは、電位の測定のタイミングを示している。走査線１２ごとに、走査線１２がローレベルの場合のデータ線１１の電位と、走査線１２がハイレベルの場合のデータ線１１の電位、すなわち、キャパシタ接続点の電位とを測定する。これらの電位差が、キャパシタ１５に保持されていた電荷の量に相当する。
【００９８】
図４は、本発明の実施の形態１に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【００９９】
選択トランジスタ１６（Ｔｓ１）がオープン不良である場合、書き込み工程において駆動トランジスタ１４がオン状態にならないので、キャパシタ１５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。また、選択トランジスタ１６（Ｔｓ１）がショート不良である場合、ガード電位用トランジスタ１８がダイオード接続され、保持工程において電源線１９からキャパシタ１５に電荷が書き込まれる。このため、読み出される電荷の量は、基準値より増加した値となる（図４中の“基準値増加”）。なお、基準値は、具体的には、書き込み工程においてキャパシタ１５に書き込んだ電荷の量に相当する。
【０１００】
選択トランジスタ１７（Ｔｓ２）がオープン不良である場合、書き込み工程において駆動トランジスタ１４がオン状態にならないので、キャパシタ１５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。また、選択トランジスタ１７（Ｔｓ２）がショート不良である場合、基準値より減少した値となる。
【０１０１】
ガード電位用トランジスタ１８（ＴＧ）がオープン不良である場合、キャパシタ１５に書き込まれた電荷は、選択トランジスタ１６及び１７を介して、データ線１１に抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる（図４中の“基準値減少”）。また、ガード電位用トランジスタ１８（ＴＧ）がショート不良である場合、選択トランジスタ１６を介して電源線１９から電荷が書き込まれる（過充電）。このため読み出される電荷の量は、基準値より増加した値となる。
【０１０２】
駆動トランジスタ１４（Ｔｄ）がオープン不良である場合、書き込み工程において電源線１９とキャパシタ１５の第２電極とが非導通状態であり、キャパシタ１５に電荷を書き込むことができない。このため、読み出される電荷の量は、ほぼ０となる。また、駆動トランジスタ１４（Ｔｄ）がショート不良である場合、保持工程において電源線１９からキャパシタ１５に電荷が書き込まれる。このため、読み出される電荷の量は、基準値より増加した値となる。
【０１０３】
キャパシタ１５（Ｃ）がオープン不良又はショート不良である場合、キャパシタ１５には電荷を書き込むことができない。このため、読み出される電荷は、ほぼ０となる。
【０１０４】
なお、各素子がオープン不良でもショート不良でもない場合、すなわち、各素子が正しく機能している場合、読み出される電荷の量は、基準値に等しくなる。
【０１０５】
以上のように、本発明の実施の形態１に係る検査方法は、キャパシタ１５に電荷を書き込む書き込み工程と、キャパシタ１５から電荷を読み出す読み出し工程と、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持する保持工程とを含む。キャパシタ１５が電荷を保持する期間を設けることで、ガード電位用トランジスタ１８が故障している場合に、キャパシタ１５からの電荷抜け又はキャパシタ１５への過充電を起こさせることができる。これにより、ガード電位用トランジスタ１８の良否を判定することができる。
【０１０６】
このように、本発明の実施の形態１に係る検査方法によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。つまり、本発明の実施の形態１では、オフリーク電流の発生を防止するために、新たなトランジスタ（ガード電位用トランジスタ）を発光画素に設けており、この新たなトランジスタの良否も判定することができる。また、図４にも示す通り、従来から備える選択トランジスタ、駆動トランジスタ及びキャパシタなどの素子の良否も判定することができる。
【０１０７】
なお、本発明の実施の形態１では、発光画素が備える各トランジスタは、Ｎ型である例について説明した。これに対して、発光画素が備える各トランジスタは、Ｐ型でもよい。図５は、本発明の実施の形態１の変形例に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【０１０８】
図５における表示装置２は、発光画素２ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０と、固定電位線２９とを備える。図５では、便宜上、１つの発光画素２ａを記載しているが、発光画素２ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。
【０１０９】
発光画素２ａは、有機ＥＬ素子１３と、駆動トランジスタ２４と、キャパシタ２５と、選択トランジスタ２６及び２７と、ガード電位用トランジスタ２８とを備える。
【０１１０】
図５に記載された表示装置２は、図１に記載された表示装置１と比較して、各トランジスタがＰ型で形成されている点が、構成として異なる。以下、表示装置１と同じ点は説明を省略し、異なる点を中心に説明する。
【０１１１】
選択トランジスタ２６は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が駆動トランジスタ２４のゲート電極に接続され、走査線１２からの走査信号により、選択トランジスタ２７と同期してデータ線１１と発光画素２ａとの導通及び非導通を切り換える第１トランジスタの一例である。選択トランジスタ２６は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。
【０１１２】
選択トランジスタ２７は、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ２６のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続され、走査線１２からの走査信号により、選択トランジスタ２６と同期してデータ線１１と発光画素２ａとの導通及び非導通を切り換える第２トランジスタの一例である。選択トランジスタ２７は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。
【０１１３】
以降では、選択トランジスタ２６のソース電極及びドレイン電極の他方と、選択トランジスタ２７のソース電極及びドレイン電極の一方との接続点を第１接続点と記す。また、選択トランジスタ２６のソース電極及びドレイン電極の一方と、キャパシタ２５の第１電極と、駆動トランジスタ２４のゲート電極との接続点をキャパシタ接続点と記す。
【０１１４】
駆動トランジスタ２４は、ソース電極が正電源線である電源線１９に接続され、ドレイン電極が有機ＥＬ素子１３のアノード電極に接続されている。駆動トランジスタ２４は、ゲート−ソース間に印加されたデータ電圧に対応した電圧を、当該データ電圧に対応したドレイン電流に変換する。そして、このドレイン電流を駆動電流として有機ＥＬ素子１３に供給する。駆動トランジスタ２４は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。
【０１１５】
有機ＥＬ素子１３は、カソード電極が基準電位又は接地電位に設定された電源線２０に接続された発光素子であり、駆動トランジスタ２４により上記駆動電流が流れることにより発光する。以降では、上記基準電位からの電位差を、各配線、電極及び接続点における電位と定義する。
【０１１６】
キャパシタ２５は、一方の電極である第１電極が駆動トランジスタ２４のゲート電極に接続され、第２電極が駆動トランジスタ２４のソース電極に接続され、データ電圧に応じた電圧を保持し、例えば、選択トランジスタ２６及び２７がオフ状態となった後に、駆動トランジスタ２４のゲート−ソース間電圧を安定的に保持し、駆動トランジスタ２４から有機ＥＬ素子１３へ供給する駆動電流を安定化する機能を有する。
【０１１７】
ガード電位用トランジスタ２８は、ゲート電極が選択トランジスタ２６のソース電極及びドレイン電極の一方に接続され、ソース電極が選択トランジスタ２６のソース電極及びドレイン電極の他方に接続され、ドレイン電極が固定電位線２９に接続された第３トランジスタの一例である。ガード電位用トランジスタ２８は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。
【０１１８】
ここで、固定電位線２９は、キャパシタ２５に保持される最小電圧以下の電位に設定されている。具体的には、固定電位線２９は、データ線１１より低い電位に設定される。この接続により、選択トランジスタ２６及び２７がオフ状態であり、キャパシタ２５の電圧を保持する状態において、ガード電位用トランジスタ２８は、選択トランジスタ２６のソース電極及びドレイン電極の他方から一方へと流れ込むオフリーク電流により発生するゲート−ソース間電圧（ＶＧ−ＶＰ１）に対応した電流を、データ線１１→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で流す。
【０１１９】
この電流は、第１接続点の電位ＶＰ１をオフリーク電流発生前の電位に維持するよう作用する。上記電流は、ガード電位用トランジスタ２８のゲート−ソース間電圧（ＶＧ−ＶＰ１）の大きさに対応して流れる。つまり、キャパシタ２５からのリークにより、第１接続点の電位ＶＰ１が下がろうとすると、ゲート−ソース間電圧（ＶＧ−ＶＰ１）が大きくなり、データ線１１からの電流が増加する。これにより、第１接続点の電位ＶＰ１を元の値に戻すことができる。
【０１２０】
よって、キャパシタ２５の電圧保持状態において、キャパシタ接続点の電位ＶＧが変動せず、正確なデータ電圧に応じた電圧を保持することができ、有機ＥＬ素子１３を所望の輝度で発光させることができる。つまり、ＶＰ１がＶＧのガード電位として機能する。また、オフリーク電流による電圧の変動を考慮してキャパシタ２５の電極を大きめに設計する必要がないため、従来と比較してキャパシタの電極面積を小さくすることができ、発光画素の微細化が可能となる。
【０１２１】
このように、ガード電位用トランジスタ２８が正しく機能していれば、選択トランジスタ２６のドレイン−ソース間電圧は、ガード電位用トランジスタ２８の閾値電圧分の電位差しかなくなり、キャパシタ２５からの電荷抜けを防止することができる。
【０１２２】
なお、ガード電位用トランジスタ２８は、ドレイン電極が固定電位線２９と異なる走査線１２に接続されていてもよい。この場合には、選択トランジスタ２６及び２７をオフ状態にする場合の走査線電位は、キャパシタ２５に保持される最小電圧以下の電位に設定されていることが条件となる。上記構成のように、ガード電位用トランジスタ２８の接続先を走査線１２とすることで、固定電位線の本数を削減できるので、回路構成を簡素化できる。
【０１２３】
続いて、本発明の実施の形態１の変形例に係る表示装置２の検査方法について説明する。
【０１２４】
図６は、本発明の実施の形態１の変形例に係る検査方法の一例を示すタイミングチャートである。また、図７は、本発明の実施の形態１の変形例に係る検査方法を実施した場合の状態の一例を示す回路図である。
【０１２５】
まず、キャパシタ２５に電荷を書き込む書き込み工程を行う（Ｓ２１）。本実施の形態の変形例では、データ線１１からキャパシタ２５に電荷を書き込む。具体的には、図６に示すように、行ごとに順次、複数の発光画素２ａのそれぞれに含まれるキャパシタ２５に、データ線１１から電荷を書き込む。
【０１２６】
具体的には、走査線駆動回路９により走査線１２がローレベルとなり、図７（ａ）に示すように、選択トランジスタ２６及び２７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態になる。電源線１９は、予め定められた電位Ｖｔに設定されているので、キャパシタ２５には、データ線１１の電位と電源線１９の電位との電位差に相当する電荷が書き込まれる。なお、ガード電位用トランジスタ２８は、ゲート−ソース間電圧がほぼ０であるので、動作せず、オフ状態にある。
【０１２７】
次に、書き込み工程の終了から、後述する読み出し工程の開始までの所定の期間、保持（ホールド）する保持工程を行う（Ｓ２２）。ここで、保持（ホールド）とは、所定の期間、走査線１２及びデータ線１１の駆動を行わず、待機することである。具体的には、走査線１２をハイレベルに保つことで、選択トランジスタ２６及び２７をオフ状態にし、キャパシタ２５に電荷を保持させる。ここで、所定の期間は、上述した通りである。
【０１２８】
このとき、ガード電位用トランジスタ２８が正しく機能している場合、すなわち、故障していない場合は、図７（ｂ）に示すように、第１接続点の電位ＶＰ１を保つようにデータ線１１から電流が流れる。これにより、キャパシタ２５からの電荷抜けは発生しない。
【０１２９】
なお、図６に示すように、保持工程では、所定の期間、データ線１１をローレベルに保つことが好ましい。これにより、ガード電位用トランジスタ２８がオープン不良である場合に、キャパシタ２５から電荷を抜けやすくすることができる。したがって、より短い期間で電荷抜けを起こさせることができるので、保持工程の所定の期間を短くすることができ、迅速に検査を完了することができる。
【０１３０】
次に、書き込まれた電荷をキャパシタ２５から読み出す読み出し工程を行う（Ｓ２３）。本実施の形態の変形例では、データ線１１からキャパシタ２５に書き込まれた電荷を読み出す。具体的には、図６に示すように、行ごとに順次、複数の発光画素２ａのそれぞれに含まれるキャパシタ２５から、データ線１１を介して電荷を読み出す。
【０１３１】
まず、走査線駆動回路９により走査線１２がローレベルとなり、図７（ｃ）に示すように、選択トランジスタ２６及び２７がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態になる。データ線１１は、ローレベルに設定されているので、キャパシタ２５からデータ線１１を介して電荷が読み出される。
【０１３２】
次に、読み出された電荷の判定を行う（Ｓ２４）。具体的には、書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とを比較する。書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とが異なっている場合に、キャパシタ２５を有する発光画素２ａが不良であると判定する。また、書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とが同じである場合に、キャパシタ２５を有する発光画素２ａが良であると判定する。
【０１３３】
図８は、本発明の実施の形態１の変形例に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【０１３４】
選択トランジスタ２６（Ｔｓ１）がオープン不良である場合、書き込み工程において駆動トランジスタ２４がオン状態にならないので、キャパシタ２５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。また、選択トランジスタ２６（Ｔｓ１）がショート不良である場合、ガード電位用トランジスタ２８がダイオード接続され、保持工程においてキャパシタ２５から固定電位線２９に電荷が抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる。なお、基準値は、具体的には、書き込み工程においてキャパシタ２５に書き込んだ電荷の量に相当する。
【０１３５】
選択トランジスタ２７（Ｔｓ２）がオープン不良である場合、書き込み工程において駆動トランジスタ２４がオン状態にならないので、キャパシタ２５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。また、選択トランジスタ２７（Ｔｓ２）がショート不良である場合、読み出される電荷の量は、基準値より減少した値となる。
【０１３６】
ガード電位用トランジスタ２８（ＴＧ）がオープン不良である場合、キャパシタ２５に書き込まれた電荷は、選択トランジスタ２６及び２７を介して、データ線１１に抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる。また、ガード電位用トランジスタ２８（ＴＧ）がショート不良である場合、選択トランジスタ２６及びガード電位用トランジスタ２８を介して固定電位線２９に電荷が抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる。
【０１３７】
キャパシタ２５（Ｃ）がオープン不良又はショート不良である場合、キャパシタ２５には電荷を書き込むことができない。このため、読み出される電荷は、ほぼ０となる。
【０１３８】
なお、各素子がオープン不良でもショート不良でもない場合、すなわち、各素子が正しく機能している場合、読み出される電荷の量は、基準値に等しくなる。
【０１３９】
ここで、駆動トランジスタ２４（Ｔｄ）については、本実施の形態の変形例によれば、良否を判定することができない。例えば、駆動トランジスタ２４の故障は、有機ＥＬ素子１３へ駆動電流を供給することが可能か否か、すなわち、有機ＥＬ素子１３が所望の輝度で発光するか否かなどを検査することによって判定することができる。
【０１４０】
以上のように、本発明の実施の形態１の変形例に係る検査方法は、キャパシタ２５に電荷を書き込む書き込み工程と、キャパシタ２５から電荷を読み出す読み出し工程と、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持する保持工程とを含む。キャパシタ２５が電荷を保持する期間を設けることで、ガード電位用トランジスタ２８が故障している場合に、キャパシタ２５からの電荷抜けを起こさせることができる。これにより、ガード電位用トランジスタ２８の良否を判定することができる。
【０１４１】
このように、本発明の実施の形態１の変形例に係る検査方法によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。
【０１４２】
（実施の形態２）
実施の形態１で説明した表示装置１では、表示動作時において、書き込み電圧よりもデータ線１１の電圧が低い場合に、キャパシタ１５の電位ＶＧを減少させず維持することが可能となる。また、実施の形態１の変形例で説明した表示装置２では、表示動作時において、書き込み電圧よりもデータ線１１の電圧が高い場合に、キャパシタ２５の電位ＶＧを上昇させず維持することが可能となる。
【０１４３】
しかしながら、実施の形態１に係る表示装置１及び２では、それぞれ、表示動作時において、書き込み電圧とデータ線１１の電圧との関係が逆の場合には、ガード電位用トランジスタ１８及び２８による電流パスの経路を確保できないため、キャパシタ１５及び２５の電位ＶＧを維持することが困難である。
【０１４４】
本実施の形態に係る表示装置は、上述した実施の形態１に係る表示装置と同様の効果を有するとともに、当該表示装置の有する上記課題を解決するものである。以下、本発明の実施の形態２について、図面を参照しながら説明する。
【０１４５】
図９は、本発明の実施の形態２に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置３は、発光画素３ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０とを備える。図９では、便宜上、１つの発光画素３ａを記載しているが、発光画素３ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。
【０１４６】
発光画素３ａは、有機ＥＬ素子１３と、駆動トランジスタ１４と、キャパシタ１５と、選択トランジスタ１６及び１７と、ガード電位用トランジスタ１８と、電圧変動緩和用トランジスタ３１とを備える。
【０１４７】
図９に記載された表示装置３は、図１に記載された表示装置１と比較して、電圧変動緩和用トランジスタ３１が配置されている点が、構成として異なる。以下、表示装置１と同じ点は説明を省略し、異なる点を中心に説明する。
【０１４８】
電圧変動緩和用トランジスタ３１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ１６のソース電極及びドレイン電極の他方に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続された第４トランジスタの一例である。電圧変動緩和用トランジスタ３１は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ３１はダイオード接続されているので、ドレイン電極からソース電極の方向へと電流を流す。
【０１４９】
これにより、キャパシタ１５の電圧保持状態において、第１接続点の電位ＶＰ１の変動を防止するための電流は、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→データ線１１という経路だけでなく、データ線１１→選択トランジスタ１７→第１接続点→電圧変動緩和用トランジスタ３１→有機ＥＬ素子１３のアノード電極という経路で流すことが可能となる。この電流パスの経路により、データ線１１の電圧の大きさに関わらず、第１接続点の電位を一定に維持することが可能となる。
【０１５０】
続いて、本発明の実施の形態２に係る表示装置３の検査方法について説明する。
【０１５１】
図１０は、本発明の実施の形態２に係る検査方法の一例を示すタイミングチャートである。また、図１１は、本発明の実施の形態２に係る検査方法を実施した場合の状態の一例を示す回路図である。
【０１５２】
まず、キャパシタ１５に電荷を書き込む書き込み工程を行う（Ｓ１１）。この書き込み工程は、実施の形態１と同様であるので説明を省略する（図１１（ａ）参照）。
【０１５３】
次に、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持（ホールド）する保持工程を行う（Ｓ３２）。ここで、保持（ホールド）とは、所定の期間、走査線１２及びデータ線１１の駆動を行わず、待機することである。具体的には、走査線１２をローレベルに保つことで、選択トランジスタ１６及び１７をオフ状態にし、キャパシタ１５に電荷を保持させる。なお、所定の期間は、実施の形態１と同様である。
【０１５４】
このとき、ガード電位用トランジスタ１８及び電圧変動緩和用トランジスタ３１が正しく機能している場合、すなわち、故障していない場合は、第１接続点の電位ＶＰ１を保つように電圧変動緩和用トランジスタ３１を介して電流を流すことができる。例えば、図１１（ｂ）に示すように、データ線１１の電位が高い場合は、データ線１１からのリーク電流を、電圧変動緩和用トランジスタ３１を介して流すことにより、キャパシタ１５に電荷が書き込まれることを防止する。
【０１５５】
また、データ線１１の電圧が低い場合は、第１接続点の電位ＶＰ１を維持するための、電源線１９からの電流をデータ線１１及び有機ＥＬ素子１３に流すことができる。これにより、実施の形態１と同様に、キャパシタ１５からの電荷抜けを防止することができる。
【０１５６】
なお、本実施の形態では、図１０に示すように、保持工程においてデータ線１１がハイレベルに保たれている。このとき、ガード電位用トランジスタ１８がオープン不良の場合、キャパシタ１５に保持された電荷は、選択トランジスタ１６及び電圧変動緩和用トランジスタ３１を介して、有機ＥＬ素子１３に抜けていく。
【０１５７】
また、電圧変動緩和用トランジスタ３１がオープン不良の場合、データ線１１からのリーク電流を逃がすための経路が存在しない。このため、データ線１１からキャパシタ１５に電荷が書き込まれる（過充電）。
【０１５８】
次に、書き込まれた電荷をキャパシタ１５から読み出す読み出し工程を行う（Ｓ１３）。この読み出し工程は、実施の形態１と同様であるので説明を省略する（図１１（ｃ）参照）。
【０１５９】
次に、読み出された電荷の判定を行う（Ｓ１４）。具体的には、書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とを比較する。書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とが異なっている場合に、キャパシタ１５を有する発光画素３ａが不良であると判定する。また、書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とが同じである場合に、キャパシタ１５を有する発光画素３ａが良であると判定する。
【０１６０】
図１２は、本発明の実施の形態２に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【０１６１】
電圧変動緩和用トランジスタ３１（ＴＬ）がオープン不良である場合、保持工程ではデータ線１１がハイレベルに設定されているので、キャパシタ１５にデータ線１１から電荷が書き込まれる。このため、読み出される電荷の量は、基準値より増加した値となる。また、電圧変動緩和用トランジスタ３１（ＴＬ）がショート不良である場合、書き込み工程においてキャパシタ１５の両電極が短絡されてしまうので、キャパシタ１５に電荷を書き込むことができない。このため、読み出される電荷の量は、ほぼ０である。
【０１６２】
選択トランジスタ１６（Ｔｓ１）、選択トランジスタ１７（Ｔｓ２）、ガード電位用トランジスタ１８（ＴＧ）、駆動トランジスタ１４（Ｔｄ）及びキャパシタ１５（Ｃ）については、実施の形態１と同様である。なお、各素子がオープン不良でもショート不良でもない場合、すなわち、各素子が正しく機能している場合、読み出される電荷の量は、基準値に等しくなる。
【０１６３】
以上のように、本発明の実施の形態２に係る検査方法は、キャパシタ１５に電荷を書き込む書き込み工程と、キャパシタ１５から電荷を読み出す読み出し工程と、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持する保持工程とを含む。キャパシタ１５が電荷を保持する期間を設けることで、電圧変動緩和用トランジスタ３１が故障している場合に、キャパシタ１５への過充電を起こさせることができる。これにより、電圧変動緩和用トランジスタ３１の良否を判定することができる。
【０１６４】
このように、本発明の実施の形態２に係る検査方法によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。つまり、本発明の実施の形態２では、オフリーク電流の発生を防止するために、新たなトランジスタ（ガード電位用トランジスタ及び電圧変動緩和用トランジスタ）を発光画素に設けており、この新たなトランジスタの良否も判定することができる。また、図１２にも示す通り、従来から備える選択トランジスタ、駆動トランジスタ及びキャパシタなどの素子の良否も判定することができる。
【０１６５】
なお、本発明の実施の形態２では、発光画素が備える各トランジスタは、Ｎ型である例について説明した。これに対して、発光画素が備える各トランジスタは、Ｐ型でもよい。図１３は、本発明の実施の形態２の変形例に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【０１６６】
図１３における表示装置４は、発光画素４ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０と、固定電位線２９とを備える。図１３では、便宜上、１つの発光画素４ａを記載しているが、発光画素４ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。
【０１６７】
発光画素４ａは、有機ＥＬ素子１３と、駆動トランジスタ２４と、キャパシタ２５と、選択トランジスタ２６及び２７と、ガード電位用トランジスタ２８と、電圧変動緩和用トランジスタ４１とを備える。
【０１６８】
図１３に記載された表示装置４は、図５に記載された表示装置２と比較して、電圧変動緩和用トランジスタ４１が配置されている点が、構成として異なる。以下、表示装置２と同じ点は説明を省略し、異なる点を中心に説明する。
【０１６９】
電圧変動緩和用トランジスタ４１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ２６のソース電極及びドレイン電極の他方に接続され、ソース電極が電源線１９に接続された第４トランジスタの一例である。電圧変動緩和用トランジスタ４１は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ４１はダイオード接続されているので、ソース電極からドレイン電極の方向へと電流を流す。
【０１７０】
これにより、キャパシタ２５の電圧保持状態において、第１接続点の電位ＶＰ１の変動を防止するための電流は、データ線１１→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路だけでなく、電源線１９→電圧変動緩和用トランジスタ４１→第１接続点→選択トランジスタ２７→データ線１１という経路で流すことが可能となる。この電流パスの経路により、データ線１１の電圧の大きさに関わらず、上記接続点の電位を一定に維持することが可能となる。
【０１７１】
続いて、本発明の実施の形態２の変形例に係る表示装置４の検査方法について説明する。
【０１７２】
図１４は、本発明の実施の形態２の変形例に係る検査方法を実施した場合の状態の一例を示す回路図である。また、本発明の実施の形態２の変形例に係る検査方法は、図６に示すタイミングチャートに従って実行される。
【０１７３】
まず、キャパシタ２５に電荷を書き込む書き込み工程を行う（Ｓ２１）。この書き込み工程は、実施の形態１の変形例と同様であるので説明を省略する（図１４（ａ）参照）。
【０１７４】
次に、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持（ホールド）する工程を行う（Ｓ２２）。ここで、保持（ホールド）とは、所定の期間、走査線１２及びデータ線１１の駆動を行わず、待機することである。具体的には、走査線１２をハイレベルに保つことで、選択トランジスタ２６及び２７をオフ状態にし、キャパシタ２５に電荷を保持させる。なお、所定の期間は、実施の形態１と同様である。
【０１７５】
このとき、ガード電位用トランジスタ２８及び電圧変動緩和用トランジスタ４１が正しく機能している場合、すなわち、故障していない場合は、第１接続点の電位ＶＰ１を保つように電圧変動緩和用トランジスタ４１を介して電流を流すことができる。例えば、図１４（ｂ）に示すように、データ線１１の電圧が低い場合は、第１接続点の電位ＶＰ１を維持するための、電源線１９からの電流をデータ線１１に流すことができる。
【０１７６】
また、データ線１１の電位が高い場合は、データ線１１からのリーク電流を、ガード電位用トランジスタ２８を介して固定電位線２９に流すことができる。これにより、実施の形態１の変形例と同様に、キャパシタ２５からの電荷抜けを防止することができる。
【０１７７】
なお、本実施の形態の変形例では、図６に示すように、保持工程においてデータ線１１がローレベルに保たれている。このとき、ガード電位用トランジスタ２８がオープン不良の場合、キャパシタ２５に保持された電荷は、データ線１１に抜けていく。また、ガード電位用トランジスタ２８がショート不良の場合、キャパシタ２５に保持された電荷は、ガード電位用トランジスタ２８を介して固定電位線２９に抜けていく。
【０１７８】
また、電圧変動緩和用トランジスタ４１がオープン不良の場合、第１接続点の電位ＶＰ１を維持するための、電源線１９からの電流が流れないので、キャパシタ２５に保持された電荷は、選択トランジスタ２６及び２７を介してデータ線１１に抜けていく。また、電圧変動緩和用トランジスタ４１がショート不良の場合、電源線１９からキャパシタ２５に電荷が書き込まれる（過充電）。
【０１７９】
次に、書き込まれた電荷をキャパシタ２５から読み出す読み出し工程を行う（Ｓ２３）。この読み出し工程は、実施の形態１の変形例と同様であるので説明を省略する（図１４（ｃ）参照）。
【０１８０】
次に、読み出された電荷の判定を行う（Ｓ２４）。具体的には、書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とを比較する。書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とが異なっている場合に、キャパシタ２５を有する発光画素４ａが不良であると判定する。また、書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とが同じである場合に、キャパシタ２５を有する発光画素４ａが良であると判定する。
【０１８１】
図１５は、本発明の実施の形態２の変形例に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【０１８２】
電圧変動緩和用トランジスタ４１（ＴＬ）がオープン不良である場合、保持工程ではデータ線１１がローレベルに設定されているので、キャパシタ２５に保持された電荷は、選択トランジスタ２６及び２７を介してデータ線１１に電荷が抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる。また、電圧変動緩和用トランジスタ４１（ＴＬ）がショート不良である場合、電源線１９から電圧変動緩和用トランジスタ４１及び選択トランジスタ２６を介して、キャパシタ２５に電荷が書き込まれる。このため、読み出される電荷の量は、基準値より増加した値となる（図１５中の“基準値増加”）。なお、基準値は、具体的には、書き込み工程においてキャパシタ２５に書き込んだ電荷の量に相当する。
【０１８３】
選択トランジスタ２６（Ｔｓ１）、選択トランジスタ２７（Ｔｓ２）、ガード電位用トランジスタ２８（ＴＧ）、駆動トランジスタ２４（Ｔｄ）及びキャパシタ２５（Ｃ）については、実施の形態１の変形例と同様である。なお、各素子がオープン不良でもショート不良でもない場合、すなわち、各素子が正しく機能している場合、読み出される電荷の量は、基準値に等しくなる。
【０１８４】
以上のように、本発明の実施の形態２の変形例に係る検査方法は、キャパシタ２５に電荷を書き込む書き込み工程と、キャパシタ２５から電荷を読み出す読み出し工程と、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持する保持工程とを含む。キャパシタ２５が電荷を保持する期間を設けることで、電圧変動緩和用トランジスタ４１が故障している場合に、キャパシタ２５からの電荷抜け又はキャパシタ２５への過充電を起こさせることができる。これにより、電圧変動緩和用トランジスタ４１の良否を判定することができる。
【０１８５】
このように、本発明の実施の形態２の変形例に係る検査方法によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。
【０１８６】
（実施の形態３）
実施の形態２で説明した表示装置３では、表示動作時において、電源線１９→ガード電位用トランジスタ１８→第１接続点→電圧変動緩和用トランジスタ３１→有機ＥＬ素子１３のアノード電極という経路で、常に貫通電流が流れてしまう。また、実施の形態２の変形例で説明した表示装置４では、表示動作時において、電源線１９→電圧変動緩和用トランジスタ４１→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で、常に貫通電流が流れてしまう。上記貫通電流は、消費電力を増加させてしまう。
【０１８７】
本実施の形態に係る表示装置は、上述した実施の形態２に係る表示装置と同様の効果を有するとともに、当該表示装置の有する上記課題を解決するものである。以下、本発明の実施の形態について、図面を参照しながら説明する。
【０１８８】
図１６は、本発明の実施の形態３に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続を示す図である。同図における表示装置５は、発光画素５ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０とを備える。図１６では、便宜上、１つの発光画素５ａを記載しているが、発光画素５ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。
【０１８９】
発光画素５ａは、有機ＥＬ素子１３と、駆動トランジスタ１４と、キャパシタ１５と、選択トランジスタ１６、１７及び５２と、ガード電位用トランジスタ１８と、電圧変動緩和用トランジスタ５１とを備える。
【０１９０】
図１６に記載された表示装置５は、図９に記載された表示装置３と比較して、選択トランジスタ５２が付加されたこと、及び、電圧変動緩和用トランジスタ５１の接続点が構成として異なる。以下、表示装置３と同じ点は説明を省略し、異なる点を中心に説明する。
【０１９１】
選択トランジスタ５２は、第５トランジスタの一例であり、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ１７のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続されている。選択トランジスタ５２は、走査線１２からの走査信号により、選択トランジスタ１６及び１７と同期してデータ線１１と発光画素５ａとの導通及び非導通を切り換える。選択トランジスタ５２は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。以降では、選択トランジスタ１７のソース電極及びドレイン電極の他方と、選択トランジスタ５２のソース電極及びドレイン電極の一方との接続点を第２接続点と記す。
【０１９２】
電圧変動緩和用トランジスタ５１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ１７のソース電極及びドレイン電極の他方に接続され、ソース電極が有機ＥＬ素子１３のアノード電極に接続された第４トランジスタの一例である。電圧変動緩和用トランジスタ５１は、Ｎ型の薄膜トランジスタ（Ｎ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ５１はダイオード接続されているので、ドレイン電極からソース電極の方向へと電流を流す。
【０１９３】
これにより、キャパシタ１５の電圧保持状態において、第１接続点の電位ＶＰ１の変動を防止するための電流は、電源線１９→ガード電位用トランジスタ１８→第１接続点→選択トランジスタ１７→第２接続点→電圧変動緩和用トランジスタ５１→有機ＥＬ素子１３のアノード電極という経路で流すことが可能となる。この電流パスの経路により、表示動作中における第２接続点の電位ＶＰ２が、有機ＥＬ素子１３のアノード電極の電位に固定される。すなわち、選択トランジスタ１７のソース−ドレイン間の電位差を一定にすることができるので、電源線１９からガード電位用トランジスタ１８を介して有機ＥＬ素子１３に流れる貫通電流を流れないようにすることができる。
【０１９４】
この動作と、ガード電位用トランジスタ１８の動作とにより、選択トランジスタ１６のソース−ドレイン間電圧が一定となる。よって、第１接続点の電位ＶＰ１を、データ線１１の電圧の大きさに関わらず一定に維持することが可能となる。
【０１９５】
続いて、本発明の実施の形態３に係る表示装置５の検査方法について説明する。
【０１９６】
図１７は、本発明の実施の形態３に係る検査方法を実施した場合の状態の一例を示す回路図である。また、本発明の実施の形態３に係る検査方法は、図１０に示すタイミングチャートに従って実行される。
【０１９７】
まず、キャパシタ１５に電荷を書き込む書き込み工程を行う（Ｓ１１）。本実施の形態では、電源線１９からキャパシタ１５に電荷を書き込む。具体的には、図１０に示すように、行ごとに順次、複数の発光画素５ａのそれぞれに含まれるキャパシタ１５に、電源線１９から電荷を書き込む。
【０１９８】
具体的には、走査線駆動回路９により走査線１２がハイレベルとなり、図１７（ａ）に示すように、選択トランジスタ１６、１７及び５２がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。なお、ガード電位用トランジスタ１８は、ゲート−ソース間電圧がほぼ０であるので、動作せず、オフ状態である。
【０１９９】
このとき、データ線駆動回路８によりデータ線１１がハイレベルとなっているので、図１７（ａ）に示すように、駆動トランジスタ１４はオン状態となる。これにより、キャパシタ１５の第２電極と電源線１９とは導通状態となる。電源線１９は、予め定められた電位Ｖｔに設定されているので、キャパシタ１５には、データ線１１の電位と電源線１９の電位との電位差に相当する電荷が書き込まれる。
【０２００】
次に、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持（ホールド）する保持工程を行う（Ｓ３２）。ここで、保持（ホールド）とは、所定の期間、走査線１２及びデータ線１１の駆動を行わず、待機することである。具体的には、走査線１２をローレベルに保つことで、選択トランジスタ１６、１７及び５２をオフ状態にし、キャパシタ１５に電荷を保持させる。なお、所定の期間は、実施の形態１及び２と同様である。
【０２０１】
このとき、各素子が正しく機能している場合、すなわち、故障していない場合は、第１接続点の電位ＶＰ１を保つように電圧変動緩和用トランジスタ５１を介して電流を流すことができる。例えば、図１７（ｂ）に示すように、データ線１１の電位が高い場合は、データ線１１からのリーク電流を、電圧変動緩和用トランジスタ５１を介して流すことにより、キャパシタ１５に電荷が書き込まれることを防止する。
【０２０２】
また、データ線１１の電圧が低い場合は、第１接続点の電位ＶＰ１を維持するための、電源線１９からの電流をデータ線１１及び有機ＥＬ素子１３に流すことができる。これにより、実施の形態２と同様に、キャパシタ１５からの電荷抜けを防止することができる。
【０２０３】
なお、本実施の形態では、図１０に示すように、保持工程においてデータ線１１がハイレベルに保たれている。このとき、ガード電位用トランジスタ１８がオープン不良の場合、キャパシタ１５に保持された電荷は、選択トランジスタ１６及び電圧変動緩和用トランジスタ５１を介して、有機ＥＬ素子１３に抜けていく。
【０２０４】
また、電圧変動緩和用トランジスタ５１がオープン不良の場合、データ線１１からのリーク電流を逃がすための経路が存在しない。このため、データ線１１からキャパシタ１５に電荷が書き込まれる（過充電）。
【０２０５】
次に、書き込まれた電荷をキャパシタ１５から読み出す読み出し工程を行う（Ｓ１３）。本実施の形態では、データ線１１からキャパシタ１５に書き込まれた電荷を読み出す。具体的には、図１０に示すように、行ごとに順次、複数の発光画素５ａのそれぞれに含まれるキャパシタ１５から、データ線１１を介して電荷を読み出す。
【０２０６】
まず、走査線駆動回路９により走査線１２がハイレベルとなり、図１７（ｃ）に示すように、選択トランジスタ１６、１７及び５２がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。データ線１１はローレベルに設定されているので、キャパシタ１５からデータ線１１を介して電荷が読み出される。
【０２０７】
次に、読み出された電荷の判定を行う（Ｓ１４）。具体的には、書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とを比較する。書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とが異なっている場合に、キャパシタ１５を有する発光画素５ａが不良であると判定する。また、書き込み工程においてキャパシタ１５に書き込んだ電荷の量と、読み出し工程においてキャパシタ１５から読み出された電荷の量とが同じである場合に、キャパシタ１５を有する発光画素５ａは良であると判定する。
【０２０８】
図１８は、本発明の実施の形態３に係る検査方法のおける各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【０２０９】
選択トランジスタ５２（Ｔｓ０）がオープン不良である場合、書き込み工程において駆動トランジスタ１４がオン状態にならないので、キャパシタ１５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。また、選択トランジスタ５２（Ｔｓ０）がショート不良である場合、読み出される電荷の量は、基準値より減少した値となる。
【０２１０】
選択トランジスタ１７（Ｔｓ２）がオープン不良である場合、書き込み工程において駆動トランジスタ１４がオン状態にならないので、キャパシタ１５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。選択トランジスタ１７（Ｔｓ２）がショート不良である場合、発光画素５ａの回路は、実施の形態２に係る発光画素３ａと同様の回路となる。つまり、貫通電流が流れるために消費電力を増加させてしまうものの、回路自体の動作として、問題は発生しない。
【０２１１】
電圧変動緩和用トランジスタ５１（ＴＬ）がオープン不良である場合、保持工程ではデータ線１１がハイレベルに設定されているので、キャパシタ１５にデータ線１１から電荷が書き込まれる。このため、読み出される電荷の量は、基準値より増加した値となる。また、電圧変動緩和用トランジスタ５１（ＴＬ）がショート不良である場合、書き込み工程においてキャパシタ１５の両電極が短絡されてしまうので、キャパシタ１５に電荷を書き込むことができない。このため、読み出される電荷の量は、ほぼ０である。
【０２１２】
選択トランジスタ１６（Ｔｓ１）、ガード電位用トランジスタ１８（ＴＧ）、駆動トランジスタ１４（Ｔｄ）及びキャパシタ１５（Ｃ）は、実施の形態２と同様である。なお、各素子がオープン不良でもショート不良でもない場合、すなわち、各素子が正しく機能している場合、読み出される電荷の量は、基準値に等しくなる。
【０２１３】
以上のように、本発明の実施の形態３に係る検査方法は、キャパシタ１５に電荷を書き込む書き込み工程と、キャパシタ１５から電荷を読み出す読み出し工程と、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持する保持工程とを含む。キャパシタ１５が電荷を保持する期間を設けることで、各素子が故障している場合に、キャパシタ１５からの電荷抜け、又は、キャパシタ１５への過充電を起こさせることができる。これにより、各素子の良否を判定することができる。
【０２１４】
このように、本発明の実施の形態３に係る検査方法によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。つまり、本発明の実施の形態３においては、オフリーク電流の発生を防止し、かつ、貫通電流の発生を防止するために、新たなトランジスタ（ガード電位用トランジスタ、選択トランジスタ及び電圧変動緩和用トランジスタ）を発光画素に設けており、この新たなトランジスタの良否も判定することができる。
【０２１５】
なお、本発明の実施の形態３では、発光画素が備える各トランジスタは、Ｎ型である例について説明した。これに対して、発光画素が備える各トランジスタは、Ｐ型でもよい。図１９は、本発明の実施の形態３の変形例に係る表示装置の有する発光画素の回路構成及びその周辺回路との接続の一例を示す図である。
【０２１６】
図１９における表示装置６は、発光画素６ａと、データ線駆動回路８と、走査線駆動回路９と、データ線１１と、走査線１２と、電源線１９及び２０と、固定電位線２９とを備える。図１２では、便宜上、１つの発光画素６ａを記載しているが、発光画素６ａは、走査線１２とデータ線１１との交差部ごとにマトリクス状に配置され、表示部を構成している。また、データ線１１は、発光画素列ごとに配置され、走査線１２は、発光画素行ごとに配置されている。
【０２１７】
発光画素６ａは、有機ＥＬ素子１３と、駆動トランジスタ２４と、キャパシタ２５と、選択トランジスタ２６、２７及び６２と、ガード電位用トランジスタ２８と、電圧変動緩和用トランジスタ６１とを備える。図１９に記載された表示装置６は、図１３に記載された表示装置４と比較して、選択トランジスタ６２が付加されたこと、及び、電圧変動緩和用トランジスタ６１の接続点が構成として異なる。以下、表示装置４と同じ点は説明を省略し、異なる点を中心に説明する。
【０２１８】
選択トランジスタ６２は、第５トランジスタの一例であり、ゲート電極が走査線１２に接続され、ソース電極及びドレイン電極の一方が選択トランジスタ２７のソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方がデータ線１１に接続されている。選択トランジスタ６２は、走査線１２からの走査信号により、選択トランジスタ２６及び２７と同期してデータ線１１と発光画素６ａとの導通及び非導通を切り換える。選択トランジスタ６２は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。以降では、選択トランジスタ１７のソース電極及びドレイン電極の他方と、選択トランジスタ６２のソース電極及びドレイン電極の一方との接続点を第２接続点と記す。
【０２１９】
電圧変動緩和用トランジスタ６１は、ゲート電極がドレイン電極と短絡接続され、ドレイン電極が選択トランジスタ２７のソース電極及びドレイン電極の他方に接続され、ソース電極が電源線１９に接続された第４トランジスタの一例である。電圧変動緩和用トランジスタ６１は、Ｐ型の薄膜トランジスタ（Ｐ型ＴＦＴ）で構成される。上記接続関係により、電圧変動緩和用トランジスタ６１はダイオード接続されているので、ソース電極からドレイン電極の方向へと電流を流す。
【０２２０】
これにより、キャパシタ２５の電圧保持状態において、第１接続点の電位ＶＰ１の変動を防止するための電流は、電源線１９→電圧変動緩和用トランジスタ６１→第２接続点→選択トランジスタ２７→第１接続点→ガード電位用トランジスタ２８→固定電位線２９という経路で流すことが可能となる。この電流パスの経路により、表示動作中における第２接続点の電位ＶＰ２が、電源線１９の電位に固定される。これと、ガード電位用トランジスタ２８の動作とにより、選択トランジスタ２７のソース−ドレイン間電圧が一定となる。よって、第１接続点の電位ＶＰ１を、データ線１１の電圧の大きさに関わらず一定に維持することが可能となる。
【０２２１】
続いて、本発明の実施の形態３の変形例に係る表示装置６の検査方法について説明する。
【０２２２】
図２０は、本発明の実施の形態３の変形例に係る検査方法を実施した場合の状態の一例を示す回路図である。また、本発明の実施の形態３に係る検査方法は、図６に示すタイミングチャートに従って実行される。
【０２２３】
まず、キャパシタ２５に電荷を書き込む書き込み工程を行う（Ｓ２１）。本実施の形態の変形例では、データ線１１からキャパシタ２５に電荷を書き込む。具体的には、図６に示すように、行ごとに順次、複数の発光画素６ａのそれぞれに含まれるキャパシタ２５に、データ線１１から電荷を書き込む。
【０２２４】
具体的には、走査線駆動回路９により走査線１２がローレベルとなり、図２０（ａ）に示すように、選択トランジスタ２６、２７及び６２がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態になる。電源線１９は、予め定められた電位Ｖｔに設定されているので、キャパシタ２５には、データ線１１の電位と電源線１９の電位との電位差に相当する電荷が書き込まれる。
【０２２５】
次に、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持（ホールド）する保持工程を行う（Ｓ２２）。ここで、保持（ホールド）とは、所定の期間、走査線１２及びデータ線１１の駆動を行わず、待機することである。具体的には、走査線１２をハイレベルに保つことで、選択トランジスタ２６、２７及び６２をオフ状態にし、キャパシタ２５に電荷を保持させる。なお、所定の期間は、実施の形態１及び２と同様である。
【０２２６】
このとき、各素子が正しく機能している場合、すなわち、故障していない場合は、第１接続点の電位ＶＰ１を保つように電圧変動緩和用トランジスタ６１を介して電流を流すことができる。例えば、図２０（ｂ）に示すように、データ線１１の電圧が低い場合は、第１接続点の電位ＶＰ１を維持するための、電源線１９からの電流をデータ線１１に流すことができる。
【０２２７】
また、データ線１１の電圧が高い場合は、データ線１１からのリーク電流を、ガード電位用トランジスタ２８を介して固定電位線２９に流すことができる。これにより、実施の形態２の変形例と同様に、キャパシタ２５からの電荷抜けを防止することができる。
【０２２８】
なお、本実施の形態の変形例では、図６に示すように、保持工程においてデータ線１１をローレベルに保たれている。このとき、ガード電位用トランジスタ２８がオープン不良の場合、キャパシタ２５に保持された電荷は、データ線１１に抜けていく。また、ガード電位用トランジスタ２８がショート不良の場合、キャパシタ２５に保持された電荷は、ガード電位用トランジスタ２８を介して固定電位線２９に抜けていく。
【０２２９】
また、電圧変動緩和用トランジスタ６１がオープン不良の場合、第１接続点の電位ＶＰ１を維持するための、電源線１９からの電流が流れないので、キャパシタ２５に保持された電荷は、選択トランジスタ２６、２７及び６２を介してデータ線１１に抜けていく。また、電圧変動緩和用トランジスタ６１がショート不良の場合、電源線１９からキャパシタ２５に電荷が書き込まれる（過充電）。
【０２３０】
次に、書き込まれた電荷をキャパシタ２５から読み出す読み出し工程を行う（Ｓ２３）。本実施の形態では、データ線１１からキャパシタ２５に書き込まれた電荷を読み出す。具体的には、図６に示すように、行ごとに順次、複数の発光画素６ａのそれぞれに含まれるキャパシタ２５から、データ線１１を介して電荷を読み出す。
【０２３１】
まず、走査線駆動回路９により走査線１２がローレベルとなり、図２０（ｃ）に示すように、選択トランジスタ２６、２７及び６２がオン状態となる。これにより、データ線１１とキャパシタ接続点とが導通状態となる。データ線１１はローレベルに設定されているので、キャパシタ２５からデータ線１１を介して電荷が読み出される。
【０２３２】
次に、読み出された電荷の判定を行う（Ｓ２４）。具体的には、書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とを比較する。書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とが異なっている場合に、キャパシタ２５を有する発光画素６ａが不良であると判定する。また、書き込み工程においてキャパシタ２５に書き込んだ電荷の量と、読み出し工程においてキャパシタ２５から読み出された電荷の量とが同じである場合に、キャパシタ２５を有する発光画素６ａは良であると判定する。
【０２３３】
図２１は、本発明の実施の形態３の変形例に係る検査方法における各素子の良否と読み出された電荷の値との関係の一例を示す図である。
【０２３４】
選択トランジスタ６２（Ｔｓ０）がオープン不良である場合、書き込み工程において駆動トランジスタ２４がオン状態にならないので、キャパシタ２５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。また、選択トランジスタ６２（Ｔｓ０）がショート不良である場合、データ線１１がローレベルであるので、キャパシタ２５に書き込まれた電荷は、データ線１１に抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる。
【０２３５】
選択トランジスタ２７（Ｔｓ２）がオープン不良である場合、書き込み工程において駆動トランジスタ２４がオン状態にならないので、キャパシタ２５へ電荷の書き込みができない。このため、読み出される電荷の量は、ほぼ０となる。選択トランジスタ２７（Ｔｓ２）がショート不良である場合、発光画素６ａの回路は、実施の形態２の変形例に係る発光画素４ａと同様の回路となる。つまり、貫通電流が流れるために消費電力を増加させてしまうものの、回路自体の動作として、問題は発生しない。
【０２３６】
電圧変動緩和用トランジスタ６１（ＴＬ）がオープン不良である場合、保持工程ではデータ線１１がローレベルに設定されているので、キャパシタ２５に保持された電荷は、選択トランジスタ２６、２７及び６２を介してデータ線１１に電荷が抜けていく。このため、読み出される電荷の量は、基準値より減少した値となる。また、電圧変動緩和用トランジスタ６１（ＴＬ）がショート不良である場合、電源線１９から電圧変動緩和用トランジスタ６１を介して、キャパシタ２５に電荷が書き込まれる。このため、読み出される電荷の量は、基準値より増加した値となる。
【０２３７】
選択トランジスタ２６（Ｔｓ１）、ガード電位用トランジスタ２８（ＴＧ）、駆動トランジスタ２４（Ｔｄ）及びキャパシタ２５（Ｃ）は、実施の形態２の変形例と同様である。なお、各素子がオープン不良でもショート不良でもない場合、すなわち、各素子が正しく機能している場合、読み出される電荷の量は、基準値に等しくなる。
【０２３８】
以上のように、本発明の実施の形態３の変形例に係る検査方法は、キャパシタ２５に電荷を書き込む書き込み工程と、キャパシタ２５から電荷を読み出す読み出し工程と、書き込み工程の終了から読み出し工程の開始までの所定の期間、保持する保持工程とを含む。キャパシタ２５が電荷を保持する期間を設けることで、各素子が故障している場合に、キャパシタ２５からの電荷抜け、又は、キャパシタ２５への過充電を起こさせることができる。これにより、各素子の良否を判定することができる。
【０２３９】
このように、本発明の実施の形態３の変形例に係る検査方法によれば、発光画素の微細化が進行しても、オフリーク電流により保持電圧が経時変動しない発光画素を有するアクティブマトリクス基板において、発光画素の良否を正しく判定することができる。
【０２４０】
以上、本発明に係る検査方法について、実施の形態に基づいて説明したが、本発明は、これらの実施の形態に限定されるものではない。本発明の趣旨を逸脱しない限り、当業者が思いつく各種変形を当該実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本発明の範囲内に含まれる。
【０２４１】
例えば、本発明に係る表示装置の有する発光画素（画素回路）は、実施の形態１〜３及びそれらの変形例として挙げた発光画素に限定されるものではない。上述した発光画素の他、例えば、電源線１９と電源線２０との間に、発光期間を制御するためのスイッチングトランジスタが挿入された発光画素などを有する表示装置も本発明に含まれる。
【０２４２】
なお、各実施の形態では、故障としてオープン不良とショート不良とについて説明したが、例えば、ショート不良には、完全に短絡状態である場合に加えて、各素子が単に抵抗として機能する場合も含んでもよい。
【０２４３】
また、上記で用いた数字は、全て本発明を具体的に説明するために例示するものであり、本発明は例示された数字に制限されない。さらに、ハイ／ローにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本発明を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のＮ型及びＰ型等は、本発明を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。
【産業上の利用可能性】
【０２４４】
本発明は、例えば、画素信号電流により画素の発光強度を制御することで輝度を変動させるアクティブ型の有機ＥＬフラットパネルディスプレイなどの検査方法に利用することができる。
【符号の説明】
【０２４５】
１、２、３、４、５、６、１００  表示装置
１ａ、２ａ、３ａ、４ａ、５ａ、６ａ、１００ａ  発光画素
８  データ線駆動回路
９  走査線駆動回路
１１、１０１  データ線
１２、１０２  走査線
１３、１１３  有機ＥＬ素子
１４、２４、１１１  駆動トランジスタ
１５、２５、１１４  キャパシタ
１６、１７、２６、２７、５２、６２、１１２ａ、１１２ｂ  選択トランジスタ
１８、２８  ガード電位用トランジスタ
１９、２０  電源線
２９  固定電位線
３１、４１、５１、６１  電圧変動緩和用トランジスタ
１０３  水平セレクタ
１０４  ライトスキャナ
１０５  パワードライブスキャナ
１１０  給電線
１１２  ゲート群
【図１】
2012056497.tif 000003
【図２】
2012056497.tif 000004
【図３】
2012056497.tif 000005
【図４】
2012056497.tif 000006
【図５】
2012056497.tif 000007
【図６】
2012056497.tif 000008
【図７】
2012056497.tif 000009
【図８】
2012056497.tif 000010
【図９】
2012056497.tif 000011
【図１０】
2012056497.tif 000012
【図１１】
2012056497.tif 000013
【図１２】
2012056497.tif 000014
【図１３】
2012056497.tif 000015
【図１４】
2012056497.tif 000016
【図１５】
2012056497.tif 000017
【図１６】
2012056497.tif 000018
【図１７】
2012056497.tif 000019
【図１８】
2012056497.tif 000020
【図１９】
2012056497.tif 000021
【図２０】
2012056497.tif 000022
【図２１】
2012056497.tif 000023
【図２２】
2012056497.tif 000024
【図２３】
2012056497.tif 000025
【手続補正書】
【提出日】平成24年2月8日(2012.2.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含む
検査方法。
【請求項２】
前記保持工程では、前記第１トランジスタのオフ抵抗、前記第２トランジスタのオフ抵抗及び前記キャパシタによる時定数に基づいた値以上の期間、保持する
請求項１に記載の検査方法。
【請求項３】
前記保持工程では、１ミリ秒以上の期間、保持する
請求項１に記載の検査方法。
【請求項４】
前記検査方法は、さらに、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程を含む
請求項１〜３のいずれか１項に記載の検査方法。
【請求項５】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｎ型であって、
前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１〜４のいずれか１項に記載の検査方法。
【請求項６】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｐ型であって、
前記第１の電位線は、前記走査線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１〜４のいずれか１項に記載の検査方法。
【請求項７】
（削除）
【請求項８】
前記第４トランジスタは、Ｎ型であって、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をハイレベルに保つ
請求項１に記載の検査方法。
【請求項９】
前記第２の電位線は、前記発光素子のアノード電極に接続されている
請求項１に記載の検査方法。
【請求項１０】
前記第４トランジスタは、Ｐ型であって、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１に記載の検査方法。
【請求項１１】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
データ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、ゲート電極に印加される電圧に応じて前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、保持する保持工程とを含む
検査方法。
【請求項１２】
前記保持工程では、前記第１トランジスタのオフ抵抗、前記第２トランジスタのオフ抵抗及び前記キャパシタによる時定数に基づいた値以上の期間、保持する
請求項１１に記載の検査方法。
【請求項１３】
前記保持工程では、１ミリ秒以上の期間、保持する
請求項１１に記載の検査方法。
【請求項１４】
前記検査方法は、さらに、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程を含む
請求項１１〜１３のいずれか１項に記載の検査方法。
【請求項１５】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｎ型であって、
前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される電圧の最大値以上の電位に設定された前記電源線であり、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をハイレベルに保つ
請求項１１〜１４のいずれか１項に記載の検査方法。
【請求項１６】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｐ型であって、
前記第１の電位線は、前記走査線であり、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１１〜１４のいずれか１項に記載の検査方法。
【手続補正書】
【提出日】平成25年1月25日(2013.1.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、
前記所定の期間は、前記キャパシタの容量をＣ、前記第１トランジスタのオフ抵抗をＲ１、前記第２トランジスタのオフ抵抗をＲ２としたときに、Ｃ×（Ｒ１＋Ｒ２）で表される時定数に基づいた値以上の期間である、
検査方法。
【請求項２】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、
前記所定の期間は、１ミリ秒以上の期間である、
検査方法。
【請求項３】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｎ型であって、
前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１または２に記載の検査方法。
【請求項４】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタは、Ｐ型であって、
前記第１の電位線は、前記走査線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１または２に記載の検査方法。
【請求項５】
前記第４トランジスタは、Ｎ型であって、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をハイレベルに保つ
請求項１または２に記載の検査方法。
【請求項６】
前記第２の電位線は、前記発光素子のアノード電極に接続されている
請求項１または２に記載の検査方法。
【請求項７】
前記第４トランジスタは、Ｐ型であって、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項１または２に記載の検査方法。
【請求項８】
複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、
前記複数の発光画素の各々は、
データ電圧に応じた駆動電流が流れることにより発光する発光素子と、
前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、
ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、
ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、
ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、
ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、
前記検査方法は、
前記キャパシタに電荷を書き込む書き込み工程と、
書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、
前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、
前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、
前記所定の期間は、１ミリ秒以上の期間である、
検査方法。
【請求項９】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｎ型であって、
前記第１の電位線は、基準電位に対する電位が前記キャパシタに保持される電圧の最大値以上の電位に設定された前記電源線であり、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最小電圧以下の電位に設定された第２の電源線であり、
前記書き込み工程では、前記電源線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をハイレベルに保つ
請求項８に記載の検査方法。
【請求項１０】
前記駆動トランジスタ、前記第１トランジスタ、前記第２トランジスタ、前記第３トランジスタ、前記第４トランジスタ及び前記第５トランジスタは、Ｐ型であって、
前記第１の電位線は、前記走査線であり、
前記第２の電位線は、基準電位に対する電位が前記キャパシタに保持される最大電圧以上の電位に設定された前記電源線であり、
前記書き込み工程では、前記データ線から前記キャパシタに電荷を書き込み、
前記読み出し工程では、前記データ線から前記キャパシタに書き込まれた電荷を読み出し、
前記保持工程では、前記所定の期間、前記データ線をローレベルに保つ
請求項８に記載の検査方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
上記課題を解決するため、本発明の一態様に係る検査方法は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、前記所定の期間は、前記キャパシタの容量をＣ、前記第１トランジスタのオフ抵抗をＲ１、前記第２トランジスタのオフ抵抗をＲ２としたときに、Ｃ×（Ｒ１＋Ｒ２）で表される時定数に基づいた値以上の期間である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の一態様に係る検査方法は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、前記所定の期間は、前記キャパシタの容量をＣ、前記第１トランジスタのオフ抵抗をＲ１、前記第２トランジスタのオフ抵抗をＲ２としたときに、Ｃ×（Ｒ１＋Ｒ２）で表される時定数に基づいた値以上の期間である。
また、本発明の一態様に係る検査方法は、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、前記複数のデータ線のうちの一のデータ線を介して供給されるデータ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が前記第１トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が前記データ線に接続されている第２トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、前記所定の期間は、１ミリ秒以上の期間である。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
また、例えば、複数の走査線と、複数のデータ線と、当該複数の走査線の各々と当該複数のデータ線の各々との交差部ごとに配置された複数の発光画素と、当該複数の発光画素に電流を供給する電源線とを備えたアクティブマトリクス基板の検査方法であって、前記複数の発光画素の各々は、データ電圧に応じた駆動電流が流れることにより発光する発光素子と、前記電源線と前記発光素子との間に接続され、前記データ電圧を前記駆動電流に変換する駆動トランジスタと、一方の電極が前記駆動トランジスタのゲート電極に接続され、前記データ電圧に応じた電圧を保持するためのキャパシタと、ゲート電極が前記複数の走査線のうちの一の走査線に接続され、ソース電極及びドレイン電極の一方が、前記駆動トランジスタのゲート電極に接続されている第１トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第１トランジスタのソース電極及びドレイン電極の他方に接続されている第２トランジスタと、ゲート電極が前記走査線に接続され、ソース電極及びドレイン電極の一方が、前記第２トランジスタのソース電極及びドレイン電極の他方に接続され、ソース電極及びドレイン電極の他方が、前記複数のデータ線のうちの一のデータ線に接続されている第５トランジスタと、ゲート電極が前記第１トランジスタの前記ソース電極及びドレイン電極の一方に接続され、ソース電極が前記第１トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ドレイン電極が第１の電位線に接続されている第３トランジスタと、ゲート電極がドレイン電極と接続され、ドレイン電極が前記第２トランジスタの前記ソース電極及びドレイン電極の他方に接続され、ソース電極が第２の電位線に接続されている第４トランジスタとを具備し、前記検査方法は、前記キャパシタに電荷を書き込む書き込み工程と、書き込まれた電荷を前記キャパシタから読み出す読み出し工程と、前記書き込み工程の終了から前記読み出し工程の開始までの所定の期間、前記走査線及び前記データ線の駆動を行なわない状態を保持する保持工程と、前記書き込み工程において前記キャパシタに書き込んだ電荷の量と、前記読み出し工程において前記キャパシタから読み出された電荷の量とが異なっている場合に、前記キャパシタを有する前記発光画素が不良であると判定する判定工程とを含み、前記所定の期間は、１ミリ秒以上の期間である。
【国際調査報告】
2012056497.tif 000026
2012056497.tif 000027
2012056497.tif 000028
2012056497.tif 000029