(57)【要約】  本発明は、ドレイン電極に高電圧が印加された際に、ゲート絶縁膜に大きな電界が掛かることが無く、ゲート絶縁膜の破壊耐量を向上させることができる炭化珪素縦型電界効果トランジスタを実現することを課題とする。  第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域と第１導電型炭化珪素層との間にアバランシェ発生手段を設けたことを特徴とする炭化珪素縦型電界効果トランジスタ。
2012137914.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域と第１導電型炭化珪素層との間にアバランシェ発生手段を設けたことを特徴とする炭化珪素縦型電界効果トランジスタ。
【請求項２】
第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域下に高濃度の第２導電型領域を形成することを特徴とする炭化珪素縦型電界効果トランジスタ。
【請求項３】
第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第１導電型炭化珪素層及び第２導電型領域の表面に形成された第２導電型炭化珪素層と、該第２導電型炭化珪素層の第１導電型炭化珪素層上に選択的に形成された第１導電型領域と、第２導電型炭化珪素層内に形成された第１導電型ソース領域と、該第２導電型炭化珪素層内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型炭化珪素層に形成された第１導電型ソース領域から第２導電型炭化珪素層及び第１導電型領域の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第１導電型炭化珪素層内に形成された第２導電型領域下に高濃度の第２導電型領域を形成することを特徴とする炭化珪素縦型電界効果トランジスタ。
【請求項４】
第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域の一部が浅く形成されていることを特徴とする炭化珪素縦型電界効果トランジスタ。
【請求項５】
第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第１導電型炭化珪素層及び第２導電型領域の表面に形成された第２導電型炭化珪素層と、該第２導電型炭化珪素層の第１導電型炭化珪素層上に選択的に形成された第１導電型領域と、第２導電型炭化珪素層内に形成された第１導電型ソース領域と、該第２導電型炭化珪素層内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型炭化珪素層に形成された第１導電型ソース領域から第２導電型炭化珪素層及び第１導電型領域の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第１導電型炭化珪素層に形成された第２導電型領域の一部が浅くなっていることを特徴とする炭化珪素縦型電界効果トランジスタ。
【請求項６】
第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第１導電型炭化珪素層及び第２導電型領域の表面に形成された第２導電型炭化珪素層と、該第２導電型炭化珪素層の第１導電型炭化珪素層上に選択的に形成された第１導電型領域と、第２導電型炭化珪素層内に形成された第１導電型ソース領域と、該第２導電型炭化珪素層内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型炭化珪素層に形成された第１導電型ソース領域から第２導電型炭化珪素層及び第１導電型領域の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、該第１導電型炭化珪素層に形成された第２導電型領域が、第２導電型層に形成された第１導電型領域下にまで形成されていることを特徴とする炭化珪素縦型電界効果トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素縦型電界効果トランジスタに関するものである。
【背景技術】
【０００２】
縦型のＭＯＳＦＥＴ（ＭＯＳ電界効果トランジスタ）のような、炭化珪素縦型電界効果トランジスタ（例えば、特許文献１参照）は、炭化珪素基板上に形成したスイッチングデバイスとして、従来より半導体装置に用いられている。本明細書では炭化珪素縦型電界効果トランジスタとして炭化珪素縦型ＭＯＳＦＥＴを例示して説明するが、本発明はこれに限らないことはいうまでもないことである。【０００３】
従来の炭化珪素（以下、「ＳｉＣ」と略称する。）電界効果トランジスタの１つである、ＮチャネルＭＯＳＦＥＴの断面構造を図６に示す。
Ｎ型ＳｉＣ基板１の表面にＮ型ＳｉＣ層２が形成され、そのＮ型ＳｉＣ層２の表面に複数のＰ型領域３が形成され、Ｐ型領域３の表面にはＮ型ソース領域４とＰ型コンタクト領域５が形成され、更にＮ型ソース領域４とＰ型コンタクト領域５との表面にソース電極８が形成されている。またＮ型ソース５の間のＰ型領域３とＮ型ＳｉＣ層の表面にゲート絶縁膜６を介してゲート電極７が形成されている。また裏面側にはドレイン電極９が形成されている。【０００４】
また、図７は表面にＰ型ＳｉＣ層を用いて形成した他のＮチャネルＭＯＳＦＥＴの断面構造図である。Ｎ型ＳｉＣ基板１の表面にＮ型のＳｉＣ層２が形成され、そのＮ型ＳｉＣ層２の表面に複数のＰ型領域１０が形成される。更に表面にＰ型ＳｉＣ層１１が形成される。更にＰ型領域１０が形成されていないＮ型ＳｉＣ層２上のＰ型ＳｉＣ層１１にＮ型領域１２が形成され、更にＰ型炭化珪素層１１の表面にはＮ型ソース領域４とＰ型コンタクト領域５形成され、更にＮ型ソース領域４とＰ型コンタクト領域５との表面にソース電極８が形成されている。またＮ型ソース５の間のＰ型領域３とＮ型炭化珪素層表面にゲート絶縁膜６を介してゲート電極７が形成されている。また裏面側にはドレイン電極９が形成されている。【０００５】
図６及び図７の構造のＭＯＳＦＥＴにおいて、ソース電極８に対しドレイン電極９に正の電圧が印可された状態でゲート電極７にゲート閾値以下の電圧が印可されている場合には、Ｐ領域３とＮ型ＳｉＣ層２或いはＰ型ＳｉＣ層１１とＮ型領域１２の間のＰＮ接合が逆バイアスされた状態であるため電流は流れない。
一方、ゲート電極７にゲート閾値以上の電圧を印可するとゲート電極７直下のＰ型領域３又はＰ型ＳｉＣ層１１の表面には反転層が形成されることにより電流が流れるため、ゲート電極７に印加する電圧によってＭＯＳＦＥＴのスイッチング動作を行うことができる。【０００６】
しかしながら、ドレイン電極に高電圧が印加された場合、特にＭＯＳＦＥＴがオフする際などにはドレイン電極に高電圧が印加された状態になる。この際ゲート絶縁膜に大きな電界が掛かるとゲート絶縁膜の絶縁破壊や、ゲート絶縁膜の信頼性が著しく低下することがある。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開平１１−１２１７４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、ドレイン電極に高電圧が印加された際に、ゲート絶縁膜に大きな電界が掛かることが無く、ゲート絶縁膜の破壊耐量を向上させることができる炭化珪素縦型電界効果トランジスタを実現することを課題とする。
課題を解決するための手段【０００９】
上記の課題は、以下の炭化珪素縦型電界効果トランジスタによって解決される。
（１）第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域と第１導電型炭化珪素層との間にアバランシェ発生手段を設けたことを特徴とする炭化珪素縦型電界効果トランジスタ。
（２）第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域下に高濃度の第２導電型領域を形成することを特徴とする炭化珪素縦型電界効果トランジスタ。
（３）第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第１導電型炭化珪素層及び第２導電型領域の表面に形成された第２導電型炭化珪素層と、該第２導電型炭化珪素層の第１導電型炭化珪素層上に選択的に形成された第１導電型領域と、第２導電型炭化珪素層内に形成された第１導電型ソース領域と、該第２導電型炭化珪素層内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型炭化珪素層に形成された第１導電型ソース領域から第２導電型炭化珪素層及び第１導電型領域の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第１導電型炭化珪素層内に形成された第２導電型領域下に高濃度の第２導電型領域を形成することを特徴とする炭化珪素縦型電界効果トランジスタ。
（４）第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第２導領域内に形成された第１導電型ソース領域と、第２導電型領域内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型領域に形成された第１導電型ソース領域から第２導電型領域及び第１導電型炭化珪素層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第２導電型領域の一部が浅く形成されていることを特徴とする炭化珪素縦型電界効果トランジスタ。
（５）第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第１導電型炭化珪素層及び第２導電型領域の表面に形成された第２導電型炭化珪素層と、該第２導電型炭化珪素層の第１導電型炭化珪素層上に選択的に形成された第１導電型領域と、第２導電型炭化珪素層内に形成された第１導電型ソース領域と、該第２導電型炭化珪素層内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型炭化珪素層に形成された第１導電型ソース領域から第２導電型炭化珪素層及び第１導電型領域の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、第１導電型炭化珪素層に形成された第２導電型領域の一部が浅くなっていることを特徴とする炭化珪素縦型電界効果トランジスタ。
（６）第１導電型の炭化珪素基板と該第１導電型炭化珪素基板表面に形成された低濃度の第１導電型炭化珪素層と、該第１導電型炭化珪素層表面に選択的に形成された第２導電型領域と、該第１導電型炭化珪素層及び第２導電型領域の表面に形成された第２導電型炭化珪素層と、該第２導電型炭化珪素層の第１導電型炭化珪素層上に選択的に形成された第１導電型領域と、第２導電型炭化珪素層内に形成された第１導電型ソース領域と、該第２導電型炭化珪素層内の第１導電型ソース領域の間に形成された高濃度の第２導電型領域と、該高濃度の第２導電型領域及び第１導電型ソース領域に電気的に接続するソース電極と、隣接する第２導電型炭化珪素層に形成された第１導電型ソース領域から第２導電型炭化珪素層及び第１導電型領域の上に形成されたゲート絶縁膜と、該ゲート絶縁膜上に形成されたゲート電極と、第１導電型炭化珪素基板の裏面側にドレイン電極を備えた炭化珪素縦型電界効果トランジスタにおいて、該第１導電型炭化珪素層に形成された第２導電型領域が、第２導電型層に形成された第１導電型領域下にまで形成されていることを特徴とする炭化珪素縦型電界効果トランジスタ。
【発明の効果】
【００１０】
本発明によれば、ドレイン電極に高電圧が印加された際に高濃度のＰ領域下や薄層に形成した領域でアバランシェを起こすようにすることで、ゲート絶縁膜に大きな電界が掛かることが無くなり、アバランシェ発生時のゲート絶縁膜の破壊耐量を向上させると共にゲート絶縁膜の信頼性を向上させることができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の実施例１におけるＭＯＳＦＥＴの断面構造図
【図２】本発明の実施例２におけるＭＯＳＦＥＴの断面構造図
【図３】本発明の実施例３におけるＭＯＳＦＥＴの断面構造図
【図４】本発明の実施例４におけるＭＯＳＦＥＴの断面構造図
【図５】本発明の実施例５におけるＭＯＳＦＥＴの断面構造図
【図６】従来のＭＯＳＦＥＴの断面構造図
【図７】従来の他のＭＯＳＦＥＴの断面構造図
【発明を実施するための形態】
【００１２】
本発明に係る炭化珪素縦型電界効果トランジスタについて、実施例１〜５を例示して詳細に説明する。
なお本発明は次の実施例１〜５に限定されるものではなく、本発明の趣旨を逸脱することがなければ、種々の設計変更を行うことが可能である。
【実施例１】
【００１３】
図１は、本発明の実施例１におけるＭＯＳＦＥＴ断面構造である。実施例では第１導電型をＮ型、第２導電型をＰ型としているがこれを逆に形成することも可能である。
図１では、Ｎ型ＳｉＣ基板１の表面にＮ型ＳｉＣ層２が形成され、そのＮ型ＳｉＣ層２の表面にＰ型領域３が複数形成されている。【００１４】
またＰ型領域３の表面にはＮ型ソース領域４とＰ型コンタクト領域５が形成されている。さらにＮ型ソース領域４とＰ型コンタクト領域５との表面にソース電極８が形成されている。
また、Ｐ型領域３下には高濃度のＰ型領域２１が形成されている。さらにＰ型領域３表面のＮ型ソース領域４と該Ｐ型領域３とは別のＰ型領域３表面のＮ型ソース領域４に挟まれたＰ型領域３とＮ型ＳｉＣ層２の表面にはゲート絶縁膜６を介してゲート電極７が形成され、裏面側にドレイン電極９が形成されている。【００１５】
実施例１の構造におけるＭＯＳＦＥＴは、従来ＭＯＳＦＥＴと同様にゲート電極にしきい電圧以上の電圧を印加しＰ型領域表面に反転層を形成することでオンさせることができる。
このように形成されたＭＯＳＦＥＴにおいて、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２とＰ型領域２１のＰＮ接合部分でアバランシェを起こすようになり、これによりゲート酸化膜に大きな電界が掛かることがなくなり、ドレイン電極に高電圧印加された場合のゲート絶縁膜の絶縁破壊耐量を向上させることができると共にゲート絶縁膜の信頼性を向上させることができる。
【実施例２】
【００１６】
図２に本発明の実施例２におけるＭＯＳＦＥＴの断面図を示す。
Ｎ型炭化ＳｉＣ基板１の表面にＮ型ＳｉＣ層２が形成され、そのＮ型ＳｉＣ層２の表面にＰ型領域３が複数形成されている。更にその表面にはＰ型ＳｉＣ層１１が形成されている。Ｐ型ＳｉＣ層１１にはＮ型ＳｉＣ層２にまで達するようにＮ型領域１２が形成されている。
また、Ｐ型ＳｉＣ層１１の表面にはＮ型ソース領域４とＰ型コンタクト領域５が形成されている。さらにＮ型ソース領域４とＰ型コンタクト領域５との表面にソース電極８が形成されている。【００１７】
また、Ｐ型領域３下には高濃度のＰ型領域２１が形成されている。更にＰ型領域３表面のＮ型ソース領域４と該Ｐ型領域３とは別のＰ型領域３表面のＮ型ソース領域４に挟まれたＰ型領域３とＮ型ＳｉＣ層２の表面にはゲート絶縁膜６を介してゲート電極７が形成され、裏面側にドレイン電極９が形成されている。
このように形成されたＭＯＳＦＥＴにおいても、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２とＰ型領域２１のＰＮ接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなり、ゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例１と同様の特性を示す。
【実施例３】
【００１８】
図３に本発明の実施例３におけるＭＯＳＦＥＴの断面図を示す。
基本的な構造は実施例１と同様であるが、実施例１と異なる点は高濃度のＰ型領域２１を形成せずにＰ型領域３の一部を薄いＰ型領域２２を形成する点である。
このように形成されたＭＯＳＦＥＴにおいても、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２と薄いＰ型領域２２のＰＮ接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例１と同様の特性を示す。
【実施例４】
【００１９】
図４に本発明の実施例４におけるＭＯＳＦＥＴの断面図を示す。
基本的な構造は実施例２と同様であるが、実施例２と異なる点は高濃度のＰ型領域21を形成せずにＰ型領域３の一部を薄いＰ型領域２２を形成する点である。
このように形成されたＭＯＳＦＥＴにおいても、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２と薄いＰ型領域２２のＰＮ接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例１と同様の特性を示す。
【実施例５】
【００２０】
図５に本発明の実施例５におけるＭＯＳＦＥＴの断面図を示す。
基本的な構造は実施例２と同様であるが、実施例２と異なる点は、高濃度のＰ型領域２１を形成せずにＰ型領域３がＮ型領域１２の下まで張り出すように形成している点である。
このように形成されたＭＯＳＦＥＴにおいても、ドレイン電極に高電圧が印加された高濃度のＮ型ＳｉＣ層２とＮ型領域１２下まで張り出した部分のＰ型領域３のＰＮ接合部分でアバランシェを起こすようになり、ゲート酸化膜に大きな電界が掛かることがなくなりゲート絶縁膜の絶縁破壊耐量及び信頼性は実施例１と同様の特性を示す。
【符号の説明】
【００２１】
１  Ｎ型炭化珪素基板
２  Ｎ型炭化珪素層
３  Ｐ型領域
４  Ｎソース領域
５  Ｐコンタクト領域
６  ゲート絶縁膜
７  ゲート電極
８  ソース電極
９  ドレイン電極
10  Ｐ型ベース領域
11  Ｐ型炭化珪素層
12  Ｎ型領域
21  高濃度Ｐ型領域
22  薄層Ｐ型領域
【図１】
2012137914.tif 000003
【図２】
2012137914.tif 000004
【図３】
2012137914.tif 000005
【図４】
2012137914.tif 000006
【図５】
2012137914.tif 000007
【図６】
2012137914.tif 000008
【図７】
2012137914.tif 000009
【国際調査報告】
2012137914.tif 000010
2012137914.tif 000011
2012137914.tif 000012
2012137914.tif 000013
2012137914.tif 000014
2012137914.tif 000015
2012137914.tif 000016
2012137914.tif 000017