(57)【要約】【課題】トランジスタ素子分離を実現することで高性能、高安定の薄膜トランジスタの製造方法を提供する。【解決手段】基板と、前記基板上に積層されたゲート電極と、前記基板上及び前記ゲート電極上に積層されたゲート絶縁体層と、前記ゲート絶縁体層に設けられた凹部と、前記ゲート絶縁体層の凹部内に形成された半導体層と、前記半導体層に対し、互いに離れた位置で接続するソース電極及びドレイン電極と、を有することを特徴とする薄膜トランジスタを提供すること。【選択図】図２
2012039272.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に積層されたゲート電極と、
前記基板上及び前記ゲート電極上に積層されたゲート絶縁体層と、
前記ゲート絶縁体層に設けられた凹部と、
前記ゲート絶縁体層の凹部内に形成された半導体層と、
前記半導体層に対し、互いに離れた位置で接続するソース電極及びドレイン電極と、
を有することを特徴とする薄膜トランジスタ。
【請求項２】
前記半導体層上の少なくとも中央部に積層する保護膜を設けたことを特徴とする請求項１に記載した薄膜トランジスタ。
【請求項３】
前記凹部は、ゲート電極と厚さ方向で対向可能な位置にだけ形成されていることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタ。
【請求項４】
前記半導体層は、金属酸化物を主成分とする材料からなることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜トランジスタ。
【請求項５】
前記半導体層は、有機物を主成分とする材料からなることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜トランジスタ。
【請求項６】
請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタと、
前記薄膜トランジスタの前記ソース電極及び前記ドレイン電極上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され且つ前記ドレイン電極に電気的に接続された画素電極と、
前記画素電極上に形成された共通電極を含む表示媒体と、
を有することを特徴とする画像表示装置。
【請求項７】
前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかであることを特徴とする請求項６に記載した画像表示装置。
【請求項８】
請求項１〜請求項５のいずれか１項に記載の薄膜トランジスタの製造方法であって、
基板上にゲート電極を形成する工程と、
前記基板上及び前記ゲート電極上にゲート絶縁体層を形成する工程と、
前記ゲート電極と対向する前記ゲート絶縁体層位置に凹部を形成する工程と、
前記凹部内に塗布法により半導体層を形成する工程と、
前記半導体層上の少なくとも中央部に保護膜を形成する工程と、
前記半導体層上の互いに離隔した位置で接続するようにソース電極及びドレイン電極を形成する工程と、
を有することを特徴とする薄膜トランジスタの製造方法。
【請求項９】
前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記凹部の形成は、ドライエッチング法で形成することを特徴とする請求項８又は請求項９に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びその製造方法並びに画像表示装置に関する。
【背景技術】
【０００２】
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在、半導体材料の主流はシリコン系（Ｓｉ系）であるが、フレキシブル化、軽量化、低コスト化、高性能化などの観点から酸化物半導体を用いたトランジスタ（酸化物トランジスタ）の研究が盛んになっている。一般に酸化物半導体を用いる場合、スパッタ法などの真空成膜が用いられることが多い。【０００３】
しかし、近年では、塗布法による酸化物半導体の形成が報告されており、大面積化、印刷法の適用、プラスチック基板の利用などといった応用の可能性が広がってきている。
またその応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ  Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて塗布型酸化物トランジスタの研究は必要不可欠である。【０００４】
このような理由により、現在では塗布法による酸化物半導体の研究が注目されている。
ここで溶液から半導体層を形成する方法として、スピンコート法やディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。
このため、例えば特許文献１においては、インクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、特許文献２においては、ソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００５−２１００８６号公報
【特許文献２】特開２００４−８００２６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、特許文献２の方法においてチャネル部に半導体溶液を注入するには隔壁の形成が必要となる為、通常のトランジスタ作製方法に加えて隔壁材料の成膜、及びパターニングのプロセスを別途行わなければならない。
本発明は、上述の課題を鑑みてなされたものであり、トランジスタ素子分離を実現することで高性能、高安定の薄膜トランジスタの製造方法を提供する。
【課題を解決するための手段】
【０００７】
前記課題を解決するために、本発明のうち請求項１に記載した発明は、基板と、前記基板上に積層されたゲート電極と、前記基板上及び前記ゲート電極上に積層されたゲート絶縁体層と、前記ゲート絶縁体層に設けられた凹部と、前記ゲート絶縁体層の凹部内に形成された半導体層と、前記半導体層に対し、互いに離れた位置で接続するソース電極及びドレイン電極と、を有することを特徴とする薄膜トランジスタを提供するものである。【０００８】
次に、請求項２に記載した発明は、前記半導体層上の少なくとも中央部に積層する保護膜を備えることを特徴とする。
次に、請求項３に記載した発明は、前記凹部は、ゲート電極と厚さ方向で対向可能な位置にだけ形成されていることを特徴とする。
次に、請求項４に記載した発明は、前記半導体層は、金属酸化物を主成分とする材料からなることを特徴とする。
次に、請求項５に記載した発明は、前記半導体層は、有機物を主成分とする材料からなることを特徴とする。【０００９】
次に、請求項６に記載した発明は、請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極及び前記ドレイン電極上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され且つ前記ドレイン電極に電気的に接続された画素電極と、前記画素電極上に形成された共通電極を含む表示媒体と、を有することを特徴とする画像表示装置を提供するものである。
次に、請求項７に記載した発明は、前記表示媒体は、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置のいずれかであることを特徴とする。
次に、請求項８に記載した発明は、請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタの製造方法であって、基板上にゲート電極を形成する工程と、前記基板上及び前記ゲート電極上にゲート絶縁体層を形成する工程と、前記ゲート電極と対向する前記ゲート絶縁体層位置に凹部を形成する工程と、前記凹部内に塗布法により半導体層を形成する工程と、前記半導体層上の少なくとも中央部に保護膜を形成する工程と、前記半導体層上の互いに離隔した位置で接続するようにソース電極及びドレイン電極を形成する工程と、を有することを特徴とする。【００１０】
次に、請求項９に記載した発明は、前記塗布法は、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする。
次に、請求項１０に記載した発明は、前記凹部の形成は、ドライエッチング法で形成することを特徴とする。
【発明の効果】
【００１１】
本発明によれば、ゲート絶縁体層に直接凹部を形成することで、塗布法により所望の場所に半導体層の成膜、及びトランジスタ素子分離を行うことが可能となる。
また、トランジスタ素子を安定して駆動することが可能であり、更には、隔壁の形成プロセスが不要な為、製造プロセスの簡易化を図ることが可能である。
【図面の簡単な説明】
【００１２】
【図１】本発明に基づく実施形態に係るゲート電極の直上に位置するゲート絶縁体層に形成された凹部の部分断面図である。
【図２】本発明に基づく実施形態に係る薄膜トランジスタのほぼ１画素分を表す部分断面図である。
【図３】本発明に基づく実施形態に係る薄膜トランジスタを用いた画像表示装置の概略平面図である。
【図４】本発明に基づく実施形態に係る薄膜トランジスタの一部の配列図である。
【図５】比較例に係る薄膜トランジスタのほぼ１画素分を表す部分断面図である。
【図６】比較例に係る薄膜トランジスタを用いた画像表示装置の概略平面図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態を図面を参照しつつ説明する。なお、本発明の実施の形態に係る薄膜トランジスタの構成は特に限定されない。
【００１４】
本実施形態に係る薄膜トランジスタは、図１及び図２に示すように、基板１と、前記基板１上に積層されたゲート電極２及びキャパシタ電極３と、前記基板１上、前記ゲート電極２、及びキャパシタ電極３上に積層されたゲート絶縁体層４と、前記ゲート絶縁体層４に設けられた凹部１１と、前記ゲート絶縁体層４の凹部１１内に形成された半導体層５と、前記半導体層５に対し、互いに離れた位置で接続するソース電極７及びドレイン電極８と、を有する。凹部１１はゲート電極２の直上に形成されている。また、薄膜トランジスタは基板１上に複数形成されている。
【００１５】
前記凹部１１の形状は、凹部１１内に形成される半導体層５がソース電極７、ドレイン電極８と接続できるようになっていれば良いが、少なくともゲート電極２の直上（ゲート電極２と厚さ方向で対向する位置）で、ゲート電極２直上からはみ出ることなく形成されていることが望ましい。凹部１１は、図４に示すように、ゲート電極２上に複数形成され、凹部１１は互いに接続せずに離間して形成されていることが望ましい。凹部１１の形状としては例えば、ゲート電極２の長辺と平行な長辺を持つ長方形や、楕円などがあるが、これに限るものではなく、後述する凹部１１の形成方法であるドライエッチング法で形成できる形状であればどのような形状でも良い。
【００１６】
本実施形態の基板１として、具体的にはポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルフォン、トリアセチルセルロース、ポリビニルフルオライドフィルム、エチレン-テトラフルオロエチレン共重合樹脂、耐候性ポリエチレンテレフタレート、耐候性ポリプロピレン、ガラス繊維強化アクリル樹脂フィルム、ガラス繊維強化ポリカーボネート、透明性ポリイミド、フッ素系樹脂、環状ポリオレフィン系樹脂、ガラス及び石英等を使用することができる。但し、本発明の基板１はこれらに限定されるものではない。これらは単独として使用してもよいが、二種以上を積層した複合の基板１として使用してもよい。
【００１７】
本実施形態の基板１が有機物フィルムである場合は、薄膜トランジスタの素子の耐久性を向上させるために透明のガスバリア層（図示せず）を形成することができる。ガスバリア層としては酸化アルミニウム（Ａｌ２Ｏ３）、酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、酸化窒化ケイ素（ＳｉＯＮ）、炭化ケイ素（ＳｉＣ）及びダイヤモンドライクカーボン（ＤＬＣ）などが挙げられる。但し、本発明の基板１はこれらに限定されるものではない。またこれらのガスバリア層は２層以上積層して使用することもできる。ガスバリア層は有機物フィルムを用いた基板１の片面だけに形成してもよいし、両面に形成しても構わない。
ガスバリア層は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法、ホットワイヤーＣＶＤ法及びゾル−ゲル法などを用いて形成することができるが、本発明ではこれらに限定されるものではない。
【００１８】
本実施形態のゲート電極２、キャパシタ電極３、ソース電極７８、及びドレイン電極８９には、酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）、酸化インジウムカドミウム（ＣｄＩｎ２Ｏ４）、酸化カドミウムスズ（Ｃｄ２ＳｎＯ２）、酸化亜鉛スズ（Ｚｎ２ＳｎＯ４）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）等の酸化物材料が好適に用いられる。またこの酸化物材料に不純物をドープすることも導電率を上げるために好ましい。例えば、酸化インジウムにスズやモリブデン、チタンをドープしたもの、酸化スズにアンチモンやフッ素をドープしたもの、酸化亜鉛にインジウム、アルミニウム、ガリウムをドープしたものなどである。この中では特に酸化インジウムにスズをドープした酸化インジウムスズ（通称ＩＴＯ）が低い抵抗率のために特に好適に用いられる。またＡｕ、Ａｇ、Ｃｕ、Ｃｒ、Ａｌ、Ｍｇなどの金属材料も好適に用いられる。また導電性酸化物材料と低抵抗金属材料を複数積層したものも使用できる。
この場合、金属材料の酸化や経時劣化を防ぐために導電性酸化物薄膜／金属薄膜／導電性酸化物薄膜の順に積層した３層構造が特に好適に用いられる。またＰＥＤＯＴ（ポリエチレンジオキシチオフェン）等の有機導電性材料も好適に用いることができる。ゲート電極２、ソース電極７及びドレイン電極８は全て同じ材料であっても構わないし、また全て違う材料であっても構わない。しかし、工程数を減らすためにソース電極７８とドレイン電極８９は同一の材料であることがより望ましい。
【００１９】
これらの電極２，３，８，９は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）、光ＣＶＤ法、ホットワイヤーＣＶＤ法、またはスクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されるものではない。
本実施形態に係る薄膜トランジスタに用いられるゲート絶縁体層４として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。ゲートリーク電流を抑えるためには、絶縁材料の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。
【００２０】
ゲート絶縁体層４は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらのゲート絶縁体層４は膜の成長方向に向けて組成を傾斜したものもまた好適に用いられる。
本実施形態に係る薄膜トランジスタのゲート絶縁体層４上に形成された凹部１１は、図１〜図４に示すように、ゲート電極２の直上に位置し、かつ互いの凹部は離間して設けられており、従来のドライエッチング技術を用いてゲート絶縁体層４に直接形成される。
【００２１】
本実施形態に係る薄膜トランジスタに用いる半導体層５としては、有機物又は金属酸化物を主成分とする有機半導体材料又は酸化物半導体材料が使用でき、これらの材料を溶媒に溶解又は分散させたインキを塗布法により凹部１１上に塗布することで有機半導体層又は酸化物半導体層が形成される。
【００２２】
有機半導体材料としては、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると塗布法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。
【００２３】
有機半導体材料を溶解・分散させるための溶媒としては、テトラヒドロフランやジオキサンなどの環状エーテル系溶媒、アセトンやメチルエチルケトン等のケトン系溶媒、エタノール、やＩＰＡ等のアルコール系溶媒、クロロホルムや１，２−ジクロロエタン等のハロゲン化アルキル系溶媒、トルエン、キシレン、ジクロロベンゼン、トリクロロベンゼン等の芳香族系溶媒、Ｎ−メチルピロリドン、スルホラン、２硫化炭素、さらには水等が挙げられ、これらを単独で用いても、混合して用いても良い。
【００２４】
有機半導体層５を形成する塗布法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることが出来る。
【００２５】
酸化物半導体材料としては、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、タングステン（Ｗ）、マグネシウム（Ｍｇ）及びガリウム（Ｇａ）のうち一種類以上の元素を含む酸化物である、酸化亜鉛（ＺｎＯ）、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム亜鉛（Ｉｎ−Ｚｎ−Ｏ）、酸化スズ（ＳｎＯ２）、酸化タングステン（ＷＯ）及び酸化亜鉛ガリウムインジウム（Ｉｎ−Ｇａ−Ｚｎ−Ｏ）などの材料が挙げられるが、本発明ではこれらに限定されるものではない。これらの材料の構造は単結晶、多結晶、微結晶、結晶とアモルファスとの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。
【００２６】
酸化物半導体材料を溶解・分散させるための溶媒としては、テトラヒドロフランやジオキサンなどの環状エーテル系溶媒、アセトンやメチルエチルケトン等のケトン系溶媒、エタノール、やＩＰＡ等のアルコール系溶媒、クロロホルムや１，２−ジクロロエタン等のハロゲン化アルキル系溶媒、トルエン、キシレン、ジクロロベンゼン、トリクロロベンゼン等の芳香族系溶媒、Ｎ−メチルピロリドン、スルホラン、２硫化炭素、さらには水等が挙げられ、これらを単独で用いても、混合して用いても良い。
【００２７】
酸化物半導体層５を形成する塗布法としては、凸版印刷、凹版印刷、平版印刷、反転オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートなど、公知の方法を用いることが出来る。
【００２８】
本実施形態に係る保護膜６として用いられる材料は、酸化シリコン、窒化シリコン、シリコンオキシナイトライド、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア、酸化チタン等の無機材料、または、ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート、ＰＶＡ（ポリビニルアルコール）、ＰＳ（ポリスチレン）、透明性ポリイミド、ポリエステル、エポキシ、ポリビニルフェノール、ポリビニルアルコール等が挙げられるがこれらに限定されるものではない。薄膜トランジスタに電気的影響を与えないためには、保護膜６の抵抗率は１０１１Ωｃｍ以上、特に１０１４Ωｃｍ以上であることが好ましい。
【００２９】
保護膜６は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート、ディップコート、スクリーン印刷などの方法を用いて形成される。これらの保護膜６は膜の成長方向に向けて組成を傾斜したものもまた好適に用いることができる。
【００３０】
（画像表示装置）
次に、図２に記載の薄膜トランジスタを用いた画像表示装置を、図３を参照して説明する。
画像表示装置は、図３に示すように、上述の薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極７及び前記ドレイン電極８上に形成された層間絶縁膜９と、前記層間絶縁膜９上に形成され且つ前記ドレイン電極８に電気的に接続された画素電極１０と、前記画素電極１０上に形成された共通電極を含む表示媒体と、を有する。
【００３１】
本実施形態に係る層間絶縁膜９としては、例えば、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニア及び酸化チタン等の無機材料、または、ポリメチルメタクリレート（ＰＭＭＡ）などのポリアクリレート、ポリビニルアルコール（ＰＶＡ）、ポリスチレン（ＰＳ）、透明性ポリイミド、ポリエステル、エポキシ樹脂及びポリビニルフェノールなどの有機材料が挙げられるが本発明ではこれらに限定されるものではない。
層間絶縁膜９はゲート絶縁体層４と同じ材料であっても構わないし、異なる材料であっても構わない。これらの層間絶縁膜９は単層として用いても構わないし、複数の層を積層したものを用いても構わない。
【００３２】
層間絶縁膜９は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、ホットワイヤーＣＶＤ法、スピンコート法、ディップコート法、スクリーン印刷法などの方法を用いて形成することができるが本発明ではこれらに限定されるものではない。
【００３３】
本実施形態に係る画素電極１０は、薄膜トランジスタのドレイン電極８と電気的に接続していなければならない。具体的には、層間絶縁膜９をスクリーン印刷法などの方法でパターン印刷してドレイン電極８の部分に層間絶縁膜９を設けない方法や、層間絶縁膜９を全面に塗布し、そのあとレーザビーム等を用いて層間絶縁膜９に穴を空ける方法などが挙げられるが、本発明ではこれらに限定されるものではない。
本発明の薄膜トランジスタに組み合わせる表示媒体（表示装置）としては、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置などが挙げられる。
【００３４】
（実施例１）
本発明者は、ゲート絶縁体層４上に直接凹部１１を形成し（実施例）、塗布法により半導体活性層（半導体層５）を成膜した画像表示装置（図３）と、ゲート絶縁体層上に別途隔壁を形成し（比較例）、塗布法により半導体活性層を成膜した画像表示装置（図６）を作製し、両者の特性の関係について検討した。
また、本発明者は、ゲート絶縁体層４の材料として酸化窒化ケイ素（ＳｉＯＮ）を、半導体層５の材料としてＩｎ―Ｚｎ―Ｏ系酸化物を、隔壁材料としてポリイミドを用いて画像表示装置を作製した。
【００３５】
基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、感光性フォトレジストを塗布後、露光し、現像液により現像を行い、塩酸によりエッチングを行い、剥離液により感光型フォトレジストを剥離し、ＩＴＯのパターニングを行い、ゲート電極２及びキャパシタ電極３にした（以下、フォトリソグラフィー法と言う）。次にＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚４００ｎｍ）を成膜した。成膜後、感光性フォトレジストを塗布後、露光し、現像液により現像を行い、反応性イオンエッチング（以下、ＲＩＥと言う）によりゲート電極２の直上に離間して、ゲート絶縁体層４に直接凹部１１（エッチング量４０ｎｍ）を形成した。
【００３６】
次に、Ｉｎ―Ｚｎ―Ｏ系酸化物溶液をインクジェット法により凹部１１に直接注入した（膜厚４０ｎｍ）。注入後、４００℃、３０分間ホットプレートにてアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護膜６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７、及び、半導体層５とドレイン電極８は電気的に接触している必要があるため、半導体層５中央のみに保護膜６が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行い、ＲＩＥにより保護膜６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、ソース電極７とドレイン電極８を形成した。更に、スピンコート方によりエポキシ樹脂からなる層間絶縁膜９（３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１０との接触箇所となる開口部を形成し、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１０として薄膜トランジスタを作製した。作製した薄膜トランジスタ上に、表示媒体１２として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置を作製した。
【００３７】
（比較例）
図５及び図６に示すように、基板１上に、ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、フォトリソグラフィー法により、ゲート電極２及びキャパシタ電極３にした。次にＲＦマグネトロンスパッタ法により基板１と接するＳｉＯＮからなるゲート絶縁体層４（膜厚２００ｎｍ）した。続いて、隔壁１３の形成を行った。東レ社製、フォトニース、商品名「ＤＬ−１０００」で表示されるポジ型感光性ポリイミドを全面スピンコートした。感光性ポリイミドは、隔壁１３の高さを４０ｎｍとするように約４０ｎｍの厚さで塗布した。次に、全面に塗布した感光性ポリイミドに対し、フォトリソグラフィー法により露光、現像を行い、ゲート絶縁体層４上に配置される隔壁１３を形成した。隔壁１３のパターンは２３０℃、３０分間オーブンにて焼成を行った。次に、Ｉｎ―Ｚｎ―Ｏ系酸化物溶液をインクジェット法により凹部１１に直接注入した（膜厚４０ｎｍ）。注入後、ホットプレートにて４００℃でアニール処理を施した。さらにＲＦマグネトロンスパッタ法によりＳｉＯＮからなる保護膜６（膜厚８０ｎｍ）を成膜した。半導体層５とソース電極７、及び、半導体層５とドレイン電極８は電気的に接触している必要があるため、半導体層５中央のみに保護膜６が残るように感光性フォトレジストを塗布後、露光し、現像液により現像を行い、ＲＩＥにより保護膜６を形成した。ＤＣマグネトロンスパッタ法を用いてＩＴＯを１００ｎｍ成膜し、ソース電極７とドレイン電極８を形成した。更に、スピンコート方によりエポキシ樹脂からなる層間絶縁膜９（３μｍ）を形成し、フォトリソグラフィー法によりドレイン電極８と画素電極１０との接触箇所となる開口部を形成し、ＤＣマグネトロンスパッタリング法によりＩＴＯを膜厚１００ｎｍに成膜し、所望の形状にパターニングを行い、画素電極１０として薄膜トランジスタを作製した。作製した薄膜トランジスタ上に、表示媒体１２として電気泳動方式電子ペーパー前面板を貼り付け、画像表示装置を作製した。
【００３８】
画像表示装置を駆動した結果、隔壁１３を設けなかった画像表示装置においても隔壁１３を設けた画像表示装置と同等の良好な画像表示を行うことができた。
ゲート絶縁体層４上に直接凹部１１を設けることで、従来の画像表示装置よりも隔壁１３の作製プロセスを省け、かつ、塗布法により半導体溶液を所望の場所に形成し、トランジスタ素子分離を行うことができた。結果として、安定した特性を示す薄膜トランジスタの製造プロセスの簡易化を図ることができた。
【符号の説明】
【００３９】
１    基板
２    ゲート電極
３    キャパシタ電極
４    ゲート絶縁体層
５    半導体層
６    保護膜
７    ソース電極
８    ドレイン電極
９    層間絶縁膜
１０  画素電極
１１  凹部
１２  表示媒体
１３  隔壁
【図１】
2012039272.tif 000003
【図２】
2012039272.tif 000004
【図３】
2012039272.tif 000005
【図４】
2012039272.tif 000006
【図５】
2012039272.tif 000007
【図６】
2012039272.tif 000008
【国際調査報告】
2012039272.tif 000009
2012039272.tif 000010
2012039272.tif 000011
2012039272.tif 000012