(57)【要約】  Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT（DiscreteFourier Transform）演算処理によって時間領域のチャネル推定値を求める受信装置、受信方法ならびにコンピュータプログラムにおいて、演算をより少なくする。受信した信号から求められた周波数領域のチャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定し、決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成し、受信した信号から求められた周波数領域のチャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算し、Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算する。
2012091013.tif 000002
【特許請求の範囲】
【請求項１】
Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、上記チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT（Discrete
Fourier Transform）演算処理によって時間領域のチャネル推定値を求める受信装置において、
受信した信号から求められた周波数領域の上記チャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定する決定手段と、
決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成する生成手段と、
受信した信号から求められた周波数領域の上記チャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算する計算手段と、
Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算する演算手段と
を有することを特徴とする受信装置。
【請求項２】
請求項１に記載の受信装置において、
OFDM（orthogonal frequency division multiplexing）方式の信号を受信する
ことを特徴とする受信装置。
【請求項３】
請求項１に記載の受信装置において、
DFT演算処理に入力されるデータを記憶するメモリをさらに備え、
前記計算手段は、前段から入力された周波数領域の上記チャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算し、
前記メモリは、計算されたＭ回目のDFT演算処理に入力されるデータを記憶する
ことを特徴とする受信装置。
【請求項４】
請求項１に記載の受信装置において、
第１のメモリと第２のメモリをさらに備え、
前記第１のメモリは、前段から入力された周波数領域の上記チャネル推定値を記憶し、
前記計算手段は、前記第１のメモリに記憶されている上記チャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算し、
前記第２のメモリは、計算されたＭ回目のDFT演算処理に入力されるデータを記憶する
ことを特徴とする受信装置。
【請求項５】
Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、上記チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT演算処理によって時間領域のチャネル推定値を求める受信方法において、
受信した信号から求められた周波数領域の上記チャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定し、
決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成し、
受信した信号から求められた周波数領域の上記チャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算し、
Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算する
ことを特徴とする受信方法。
【請求項６】
Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、上記チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT演算処理によって時間領域のチャネル推定値を求める受信装置を構成するコンピュータに、
受信した信号から求められた周波数領域の上記チャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定する決定ステップと、
決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成する生成ステップと、
受信した信号から求められた周波数領域の上記チャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算する計算ステップと、
Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算する演算ステップと
を含む処理を行わせるコンピュータプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２０１０年１２月２７日出願の特願２０１０−２９００３１に基づく出願であり、優先権の利益を受けることを主張する。上記出願の開示は、その全体が、参照によりここに組み込まれる。
本発明は受信装置および受信方法、並びにコンピュータプログラムに関する。
【背景技術】
【０００２】
近年、無線通信分野では通信速度向上のため、周波数利用効率の高い無線アクセス方式である直交波周波数分割多重（OFDM：Orthogonal
Frequency Division Multiplexing）が用いられている。地上波デジタル放送、無線LAN（Local Area
Network）をはじめとし、移動体通信においても、3GPP（3rd Generation
Partnership Project）において、新しい通信方式での標準化が進められているLTE（Long Term
Evolution）でも、OFDMが採用されている。【０００３】
図１１は、従来のOFDM方式を用いた通信システムの全体構成図である。基地局１０１では、まず基地局１０１のCPU（central processing unit）（図示せず）が送信したいデータを情報ビットとして符号化部１１１に入力する。符号化部１１１は、入力された情報ビットに対しCRC（cyclic
redundancy check）を付加し、畳み込み符号化を施す。変調部１１２は、入力された符号データを変調する。OFDM信号生成部１１３は、変調後のデータを周波数軸上にマッピングし、デジタルフーリエ逆変換によって周波数軸上のデータを時間軸上のデータに変換し、変換後のデータをD/A（Digital Analog）変換部１１４に出力する。D/A変換部１１４は、OFDM信号生成部１１３から出力された変換後のデータをデジタル信号からアナログ信号に変換する。そしてアナログ信号に変換された変調データは複数のアンテナ１１５を介して送信される。【０００４】
受信側は、ユーザ端末１２１である。ユーザ端末１２１は、複数のアンテナ１３１を介して基地局１０１のアンテナ１１５から送信されたデータを受信する。ただし、アンテナ１３１が受信したデータは、アンテナ１１５から出力された後、空間を伝播する際のノイズの影響を受けていることに留意する。アンテナ１３１が受信したデータはA/D（Analog Digital）変換部１３２に入力される。A/D変換部１３２は、入力されたデータをアナログ信号からデジタル信号に変換する。A/D変換部１３２は、変換後のデジタル信号をOFDM信号復調部１３３に出力する。OFDM信号復調部１３３は、A/D変換部１３２から出力される時間軸上のデジタル信号をデジタルフーリエ変換によって周波数軸上のデータに変換し、ＩＱ平面上にマッピングする。復調部１３４は、OFDM信号復調部１３３から出力された、ＩＱ平面上にマッピングされたデータを復調する。復調部１０３は、復調して得た復調データを復号部１３５に出力する。復号部１３５は、入力された復調データに対して誤り訂正復号化を行う。その結果得られる復号データを使用して後段のCPUなどの処理回路が所定の処理を実施する。【０００５】
このOFDM方式を用いた通信システムのOFDM信号復調部１３３において、伝搬路補償のためのチャネル推定処理が行われる。OFDM方式においては、周波数領域にて得たチャネル推定値を時間領域に変換し、時間領域での雑音抑圧処理によってチャネル推定値の精度を向上できることが分かっている。【０００６】
時間領域でのチャネル推定値の雑音抑圧処理を行うために周波数領域から時間領域に変換する必要があり、さらに、雑音抑圧処理後のチャネル推定値を周波数領域に変換する必要がある。１回のチャネル推定値の雑音抑圧のために、IFFT（Inverse Fast
Fourier Transform）およびFFT（Fast Fourier Transform）がそれぞれ１回ずつ必要となる。デジタル信号のフーリエ変換については、演算量削減のために高速フーリエ変換（FFT）、その逆変換である逆FFT（IFFT）アルゴリズムが用いられるのが一般的である。【０００７】
多数のサブキャリアを用いて通信する無線通信におけるチャネル推定において、時間領域のチャネル推定値に含まれる雑音を抑圧する方式が特許文献１に開示されている。【０００８】
特許文献１に開示されている発明では、各サブキャリアにマッピングされたパイロット信号より得られるチャネル推定値が周波数領域のものとされ、これを時間領域のチャネル推定値に変換するために逆フーリエ変換を行い、雑音抑圧後のチャネル推定値を周波数領域のチャネル推定値に変換するために、フーリエ変換が用いられている。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開２００８−１２４９６４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、多量のデータ処理を必要とするOFDM方式においては各構成要素の処理量削減が必要となる。【００１１】
そこで、本発明は、上記課題を解決すること、すなわち、演算をより少なくすることのできる受信装置および受信方法、並びにコンピュータプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明の受信装置の一側面は、Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT（Discrete
Fourier Transform）演算処理によって時間領域のチャネル推定値を求める受信装置であって、受信した信号から求められた周波数領域のチャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定する決定手段と、決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成する生成手段と、受信した信号から求められた周波数領域のチャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算する計算手段と、Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算する演算手段とを有するものとされている。【００１３】
また、本発明の受信方法の一側面は、Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT演算処理によって時間領域のチャネル推定値を求める受信方法であって、受信した信号から求められた周波数領域のチャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定し、決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成し、受信した信号から求められた周波数領域のチャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算し、Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算するものとされている。【００１４】
さらに、本発明のコンピュータプログラムの一側面は、Ｎ（Ｎは２のべき乗）個のデータからなる周波数領域のチャネル推定値を含む信号を受信し、チャネル推定値をＰ（Ｐはｌｏｇ２Ｎ）回のDFT演算処理によって時間領域のチャネル推定値を求める受信装置を構成するコンピュータに、受信した信号から求められた周波数領域のチャネル推定値をなすＮ個のデータのうち、０で置き換えられなかったデータの数から、Ｐ回のDFT演算処理のうち、DFT演算処理を開始するＭ（Ｍは２以上Ｐ以下）回目のDFT演算処理を決定する決定ステップと、決定されたＭ回目のDFT演算処理に入力されるデータを演算するための回転子を生成する生成ステップと、受信した信号から求められた周波数領域のチャネル推定値と、生成された回転子とから、Ｍ回目のDFT演算処理に入力されるデータを計算する計算ステップと、Ｍ回目からＰ回目のDFT演算処理を行うことで、時間領域のチャネル推定値を演算する演算ステップとを含む処理を行わせるものとされている。
【発明の効果】
【００１５】
本発明の一側面によれば、演算をより少なくすることのできる受信装置および受信方法、並びにコンピュータプログラムを提供することができる。
【図面の簡単な説明】
【００１６】
【図１】受信装置のOFDM信号を復調する部位の構成の例を示すブロック図である。
【図２】２点DFT演算を基本要素とする基数２の高速フーリエ変換の演算の例を説明する図である。
【図３】基数２の高速フーリエ変換における２点DFT演算を示す図である。
【図４】‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが３（＝Ｎ／８＋１）以上４（＝Ｎ／４）以下である場合のDFT演算処理群を説明する図である。
【図５】０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが２（＝Ｎ／１６＋１）である場合のDFT演算処理群を説明する図である。
【図６】‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが１（＝Ｎ／１６）だった場合のDFT演算処理群を説明する図である。
【図７】FFTの処理を説明するフローチャートである。
【図８】アドレスａ、ａ’、および乗ずる回転子Wの関係の例を示す図である。
【図９】本発明の他の実施の形態の受信装置のOFDM信号を復調する部位の構成の例を示すブロック図である。
【図１０】コンピュータのハードウェアの構成例を示すブロック図である。
【図１１】従来のOFDM方式を用いた通信システムの全体構成図である。
【発明を実施するための形態】
【００１７】
以下、本発明の一実施の形態の受信装置について、図１〜図８を参照しながら説明する。
【００１８】
図１は、受信装置のOFDM信号を復調する部位の構成の例を示すブロック図である。受信装置のOFDM信号を復調する部位は、乗算器１１、セレクタ１２、メモリ１３、メモリ１４、セレクタ１５、２点DFT演算部１６、回転子生成部１７、乗算器１８、および制御部１９を含むように構成される。
【００１９】
乗算器１１は、入力信号と回転子生成部１７において生成された回転子とを乗算し、乗算の結果得られた積のデータをセレクタ１２に供給する。回転子については後述する。
【００２０】
セレクタ１２は、入力信号の格納先を選択するためのセレクタであり、制御部１９からの指示に応じて、乗算器１１から供給されたデータをメモリ１３またはメモリ１４に供給する。メモリ１３およびメモリ１４は、半導体メモリなどからなり、高速フーリエ変換の入力データ、出力データ、または中間値を保持する。メモリ１３およびメモリ１４は、それぞれ、Ｎ複素データ分を格納するように構成される。なお、高速フーリエ変換の入力データには、セレクタ１２を介して乗算器１１から供給された、入力信号と回転子との積が含まれる。
【００２１】
セレクタ１５は、高速フーリエ変換の演算処理において、メモリ１３およびメモリ１４のうちから、２点DFT演算部１６の入力データ（高速フーリエ変換の入力データまたは中間値）の読み出し先および出力データ（高速フーリエ変換の出力データまたは中間値）の書き込み先を切り替えるためのセレクタである。
【００２２】
２点DFT演算部１６は、セレクタ１５を介して供給される、メモリ１３またはメモリ１４のいずれか一方に記憶されている、高速フーリエ変換の入力データまたは中間値に、基数２のDFT演算を適用して、演算により得られた結果を乗算器１８に供給する。
【００２３】
回転子生成部１７は、入力信号または２点DFT演算部１６からの出力データに乗じる回転子を生成する。
【００２４】
乗算器１８は、２点DFT演算部１６から供給された、基数２のDFT演算の結果と、回転子生成部１７から供給された演算子とを乗算し、乗算の結果得られた積のデータをセレクタ１５を介して、高速フーリエ変換の出力データとして、セレクタ１５を介して、メモリ１３またはメモリ１４のうちの他方に供給する。ここで、メモリ１３またはメモリ１４のうちの他方とは、２点DFT演算部１６における基数２のDFT演算の入力データまたは中間値をメモリ１３が記憶している場合、メモリ１４であり、２点DFT演算部１６における基数２のDFT演算の入力データまたは中間値をメモリ１４が記憶している場合、メモリ１３である。
【００２５】
制御部１９は、雑音抑圧範囲として入力された、雑音抑圧の結果得られた’０’で置き換えられなかったチャネル推定値のデータ数を参照して、セレクタ１２、メモリ１３、メモリ１４、セレクタ１５、２点DFT演算部１６、および回転子生成部１７を制御し、入力信号の書き込み先を選択したり、メモリ１３若しくはメモリ１４の読み出し若しくは書き込みアドレスを生成したり、回転子の生成を制御したり、２点DFT演算の回数や、処理ステージの管理若しくは制御、２点DFT演算の入力データの読み出し元若しくは出力データの書き込み先を選択したりする。
【００２６】
ここで、受信装置のOFDM信号を復調する部位において行われる、クーリー・チューキー型の高速フーリエ変換のうちの、２点DFT演算を基本要素とする基数２の高速フーリエ変換について説明する。
【００２７】
図２は、２点DFT演算を基本要素とする基数２の高速フーリエ変換の演算の例を説明する図である。図２において、丸は、x(0)〜x(15)の入力データ（周波数領域のチャネル推定値の各データ）、中間値、またはX(0)〜X(15)の出力データ（時間領域のチャネル推定値の各データ）を示す。図２において、矢印は、入力データ、中間値、または出力データの使用を示す。２つの矢印の入り先においては、矢印の元に示される入力データまたは中間値が加算される。このとき、矢印の下に付された回転子W160〜W167が、矢印の元に示される入力データまたは中間値に乗算される。以下、図３〜図６において同様である。
【００２８】
クーリー・チューキー型の高速フーリエ変換では、データ数をＮ（Ｎは２のべき乗（基数２の場合））とすると、基数２の場合、log2N回のDFT演算処理群に分解される。ここで、log2NをＰとおく。
【００２９】
Ｐ回のDFT演算処理群のうちのそれぞれのDFT演算処理群をステージと称する。入力側から第１ステージ、第２ステージ、・・・第Ｐステージと称する。図２には、Ｎ＝１６の場合の第１ステージ〜第４ステージの高速フーリエ変換の例が示されている。
【００３０】
クーリー・チューキー型の高速フーリエ変換は、２点DFT演算への分解のしかたによって、時間間引き型と周波数間引き型の２種類の構成をとりうる。ここでは、周波数間引き型の構成である高速フーリエ変換を例に説明する。ただし、２以外の値を基数に採用することもでき、また時間間引き型の構成を採用することも可能である。
【００３１】
図３は、基数２の高速フーリエ変換における２点DFT演算を示す図である。
【００３２】
２点DFT演算の出力X'(m)は、式（１）で求められる。X'(m)およびx'(m)は、複素数であり、jは、虚数単位である。
【００３３】
【数１】
2012091013.tif 000003
・・・（１）
【００３４】
特許文献１によれば、時間領域におけるチャネル推定値は、閾値THで‘０’に置き換えられているが、実際の伝搬路においては、パワーのピークは両端に現れることが多く、中央付近のチャネル推定値の殆どは、‘０’に置き換えられることが分かっている。
【００３５】
‘０’に置き換えるチャネル推定値の数が中央から両側へそれぞれ（Ｎ／４）点、すなわち、計（Ｎ／２）点以上である場合、FFTの演算量を削減できる。ただし、Ｎは８以上の２のべき乗である。
【００３６】
以下において、演算量削減の仕組みを、同じく基数２のDFT演算を用いた、Ｎ＝１６のFFT処理を例に説明する。
【００３７】
なお、以下では、‘０’に置き換わらなかった両端のチャネル推定値の数によって場合分けして説明する。
【００３８】
まず、第１に、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが３（＝Ｎ／８＋１）以上４（＝Ｎ／４）以下である場合について説明する。
【００３９】
図４は、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが３（＝Ｎ／８＋１）以上４（＝Ｎ／４）以下である場合のDFT演算処理群を説明する図である。
【００４０】
図４に示されるように、第２ステージの入力に対しては、‘０’に置き換えられたチャネル推定値に対する演算を考慮し、‘０’でない箇所のデータ（入力データ）に回転子Wを乗じたものを予め用意することによって、第１ステージのDFT演算を省略できる。回転子Wの乗算を施すことにより、FFT処理は第２ステージから開始可能となる。
【００４１】
すなわち、この場合、図４のＡに示されるように、第１ステージのDFT演算を行うことなく、x(0),x(1),x(2),x(3),x(12),x(13),x(14),x(15),x(0)・W160,x(1)・W161,x(2)・W162,x(3)・W163,-x(12)・W1612,-x(13)・W165,-x(14)・W166,-x(15)・W167が求められて、第２ステージに入力される。
【００４２】
また、図３において、２点DFT演算によって入力データの符号反転を伴うものについては、回転子Wの対称性を利用し、式（２）のように置き換えられる。
【００４３】
-x(a)・W16k  =  x(a)・W16N-k  (k=0〜N-1)
・・・（２）
【００４４】
以下、同様である。これにより、符号反転の演算が不要となる。
【００４５】
第２に、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが２（＝Ｎ／１６＋１）である場合について説明する。
【００４６】
図５は、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが２（＝Ｎ／１６＋１）である場合のDFT演算処理群を説明する図である。
【００４７】
第１の場合と同様に、第３ステージの入力に対して、‘０’でない箇所のデータに回転子Wを乗じたものを予め用意することによって、第１および第２ステージのDFT演算を省略できる。図５においては、第３ステージの入力に対して、回転子Wを２回乗じる必要があるように見えるが、Wn・Wm=W(n+m)により、第１の場合と同様に、回転子Wを１回乗じるだけでよい。
【００４８】
また、図５の第３ステージの入力データは、式（２）に示す回転子Wの対称性を用いた変形が行われた値で示されている。
【００４９】
すなわち、この場合、図５のＢに示されるように、第１ステージのDFT演算および第２ステージのDFT演算を行うことなく、x(0),x(1),x(14),x(15),x(0)・W160,x(1)・W162,x(14)・W1612,x(15)・W1610,x(0)・W160,x(1)・W161,x(14)・W1610,x(15)・W169,x(0)・W160,x(1)・W163,x(14)・W1610,x(15)・W1613が求められて、第３ステージに入力される。
【００５０】
第３に、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが１（＝Ｎ／１６）だった場合について説明する。
【００５１】
図６は、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが１（＝Ｎ／１６）だった場合のDFT演算処理群を説明する図である。
【００５２】
第１の場合および第２の場合と同様に、第４ステージの入力に対して、‘０’でない箇所のデータに回転子Wを乗じたものを予め用意することによって、第１〜第３ステージのDFT演算を省略できる。図６においては、第４ステージの入力に対して、回転子Wを３回乗じる必要があるように見えるが、第２の場合と同様の式の変形により、第１の場合と同様に、回転子Wを１回乗じるだけでよい。
【００５３】
例えば、-x(15)・W1613・W164は、回転子Wの対称性を利用して、式（３）のように変形できる。
【００５４】
-x(15)・W1613・W164=-x(15)・W1617 
=-x(15)・W161 
=x(15)・W1615 
・・・（３）
【００５５】
すなわち、この場合、図６のＣに示されるように、第１ステージ〜第３ステージのDFT演算を行うことなく、x(0),x(15),x(0)・W160,x(15)・W1612,x(0),x(15)・W1610,x(0)・W160,x(15)・W1610,x(0)・W160,x(15)・W169,x(0)・W160,x(15)・W1611,x(0)・W160,x(15)・W1613,x(0)・W160,x(15)・W161が求められて、第４ステージに入力される。
【００５６】
以上、Ｎ＝１６の場合について説明したが、他のＮについても、Ｎ＝１６の場合と同様にしてFFT演算量を削減することが可能である。一般的には、‘０’に置き換えられなかったチャネル推定値のデータ数が、両端のそれぞれで（Ｎ／２Ｓ＋２＋１）以上（Ｎ／２Ｓ＋１）以下の場合において、Ｓステージ分のDFT演算と、（Ｓ−１）ステージ分の回転子の乗算が削減できる。ただし、Ｓ＝｛１、・・・、Ｐ−１｝である。
【００５７】
次に、図７のフローチャートを参照して、FFTの処理を説明する。ステップＳ１１において、制御部１９は、前段からの入力信号の格納先を選択し、例えば、メモリ１３を前段からの入力信号の格納先に選択する。そして、制御部１９は、前段から入力された、雑音抑圧の結果から得られる‘０’で置き換えられなかったチャネル推定値のデータ数を雑音抑圧範囲として取得する。
【００５８】
以下、第１ステージからFFT処理を行う場合のメモリ１３への書き込みアドレスをアドレスａと称し、実際の処理開始ステージとなるステージを第Ｓステージと称し、その第ｓステージの入力とするための書き込みアドレスをアドレスａ’と称する。
【００５９】
ステップＳ１２において、制御部１９は、‘０’で置き換えられなかったチャネル推定値のデータ数から、処理開始ステージ（第Ｓステージ）を決定する。ステップＳ１３において、回転子生成部１７は、決定された処理開始ステージへの入力データの算出に必要な回転子Wを生成する。
【００６０】
ステップＳ１４において、制御部１９は、乗算器１１からのデータがメモリ１３に供給されるように、セレクタ１２を切り替える。乗算器１１は、雑音抑圧後のチャネル推定値と回転子とから処理開始ステージの各アドレスａ’のデータを計算して、セレクタ１２を介して、メモリ１３に計算されたデータを供給する。メモリ１３は、乗算器１１から供給されたデータを内部に書き込み、記憶する。
【００６１】
すなわち、入力信号をメモリ１３に書き込む際、アドレスａは制御部１９によってアドレスａ’に変換され、更に、アドレスａの値に従って、制御部１９は、回転子生成部１７を制御し、適切な回転子を生成させ、乗算器１１によって、その回転子と入力信号を乗じた値をメモリ１３のアドレスａ’に書き込む。
【００６２】
ここで、例として、Ｎ＝１６、Ｓ＝３（チャネル推定値のデータ数が１６で、処理開始ステージが第３ステージ）としたときのアドレスａ、ａ’、および乗ずる回転子Wの関係を図８に示す。
【００６３】
図８の上から１行目（行は、横方向の並びをいう。以下、同様である。）に示されるように、0であるアドレスａに、0であるアドレスａ’と1である回転子Wが対応する。同様に、上から２行目に示されるように、1であるアドレスａに、1であるアドレスａ’と1である回転子Wが対応し、上から３行目に示されるように、14であるアドレスａに、2であるアドレスａ’と1である回転子Wが対応し、上から４行目に示されるように、15であるアドレスａに、3であるアドレスａ’と1である回転子Wが対応する。また、上から５行目に示されるように、0であるアドレスａに、4であるアドレスａ’とW160である回転子Wが対応し、上から６行目に示されるように、1であるアドレスａに、5であるアドレスａ’とW162である回転子Wが対応し、上から７行目に示されるように、14であるアドレスａに、6であるアドレスａ’とW1612である回転子Wが対応し、上から８行目に示されるように、15であるアドレスａに、7であるアドレスａ’とW1610である回転子Wが対応する。
【００６４】
さらに、上から９行目に示されるように、0であるアドレスａに、8であるアドレスａ’とW160である回転子Wが対応し、上から１０行目に示されるように、1であるアドレスａに、9であるアドレスａ’とW161である回転子Wが対応し、上から１１行目に示されるように、14であるアドレスａに、10であるアドレスａ’とW1610である回転子Wが対応し、上から１２行目に示されるように、15であるアドレスａに、11であるアドレスａ’とW169である回転子Wが対応する。また、上から１３行目に示されるように、0であるアドレスａに、12であるアドレスａ’とW160である回転子Wが対応し、上から１４行目に示されるように、1であるアドレスａに、13であるアドレスａ’とW163である回転子Wが対応し、上から１５行目に示されるように、14であるアドレスａに、14であるアドレスａ’とW1610である回転子Wが対応し、上から１６行目に示されるように、15であるアドレスａに、15であるアドレスａ’とW1613である回転子Wが対応する。
【００６５】
すなわち、チャネル推定値のデータ数が１６で、‘０’に置き換えられなかったチャネル推定値のデータ数の両端のいずれかが２（＝Ｎ／１６＋１）である場合、処理開始ステージが第３ステージとされるので、入力信号をメモリ１３に書き込む際、図８に示されるアドレスａは制御部１９によって図８に示されるアドレスａ’に変換され、更に、アドレスａの値に従って、制御部１９は、回転子生成部１７を制御し、図８に示される適切な回転子を生成させ、乗算器１１によって、その回転子と入力信号を乗じた値をメモリ１３のアドレスａ’に書き込む。
【００６６】
図７に戻り、ステップＳ１５において、メモリ１３、メモリ１４、セレクタ１５、２点DFT演算部１６、回転子生成部１７、および乗算器１８は、制御部１９の制御の基に、メモリ１３に書き込まれたデータによって、処理開始ステージから最終のステージである第ＰステージまでのDFT演算処理を行い、FFTの処理は終了する。
【００６７】
すなわち、全ての入力信号がメモリ１３に書き込まれた後、制御部１９は、セレクタ１５を入力信号の格納されるメモリ１３から読み出し、メモリ１４に書き込む方向に切り替える。その後、制御部１９は、第ＳステージからFFT演算処理を開始し、第Ｐステージまでの処理を行う。なお、第Ｓステージから第Ｐステージの処理においては、制御部１９は、各ステージの処理終了後に、前ステージの結果が次ステージから読み出されるようにセレクタ１５を操作する。
【００６８】
また、上記手順において、‘０’に置き換えられたデータはメモリ１３には書き込まないように制御部１９により制御される。
【００６９】
このように、入力信号が‘０’となる範囲が予め自明であるFFTにおいて、‘０’に置き換えられなかったチャネル推定値のデータ数が両端それぞれ（Ｎ／２Ｓ＋２＋１）以上（Ｎ／２Ｓ＋１）以下の場合において、Ｓステージ分のDFT演算と、（Ｓ−１）ステージ分の回転子の乗算が削減できる。
【００７０】
雑音抑圧後のチャネル推定値は、雑音抑圧の結果、時間領域のチャネル推定値の中心部分の多くが‘０’になるので、このことを利用し、雑音抑圧後のチャネル推定値を周波数領域に変換するためのFFTの処理量を削減することができる。
【００７１】
これにより、多数のサブキャリアを用いて通信する無線通信におけるチャネル推定において、時間領域のチャネル推定値に含まれる雑音を抑圧する際、雑音抑圧後のチャネル推定値を時間領域から周波数領域への変換を高速に行うことの出来る回路を実現できる。不要な演算を省略することによって処理量削減を実現できる。
【００７２】
また、FFTの処理量の削減は、入力信号をメモリ１３またはメモリ１４に格納する際に書き込み先の制御と回転子の乗算の制御を行うのではなく、FFTのステージ処理を工夫することによっても実現することが出来る。
【００７３】
図９は、本発明の他の実施の形態の受信装置のOFDM信号を復調する部位の構成の例を示すブロック図である。
【００７４】
図９に示される受信装置のOFDM信号を復調する部位は、セレクタ２１、メモリ２２、メモリ２３、セレクタ２４、２点DFT演算部２５、回転子生成部２６、乗算器２７、および制御部２８を含むように構成される。図９に示される受信装置のOFDM信号を復調する部位において、図１の乗算器１１に相当するものが設けられていない。
【００７５】
セレクタ２１は、入力信号の格納先を選択するためのセレクタであり、制御部２８からの指示に応じて、前段から供給されたデータをメモリ２２またはメモリ２３に供給する。メモリ２２およびメモリ２３は、半導体メモリなどからなり、高速フーリエ変換の入力データ、出力データ、または中間値を保持する。メモリ２２およびメモリ２３は、それぞれ、Ｎ複素データ分を格納するように構成される。
【００７６】
セレクタ２４は、高速フーリエ変換の演算処理において、メモリ２２およびメモリ２３のうちから、２点DFT演算部２５の読み出し先および書き込み先を切り替える。
【００７７】
２点DFT演算部２５は、セレクタ２４を介して供給される、メモリ２２またはメモリ２３のいずれか一方に記憶されている、高速フーリエ変換の入力データまたは中間値に、基数２のDFT演算を適用して、演算により得られた結果を乗算器２７に供給する。
【００７８】
回転子生成部２６は、２点DFT演算部２５の出力データに乗じる回転子Wを生成する。
【００７９】
乗算器２７は、２点DFT演算部２５から供給された、基数２のDFT演算の結果と、回転子生成部２６から供給された演算子とを乗算し、乗算の結果得られた積のデータをセレクタ２４を介して、高速フーリエ変換の出力データとして、メモリ２２またはメモリ２３のうちの他方に供給する。ここで、メモリ２２またはメモリ２３のうちの他方とは、２点DFT演算部２５における基数２のDFT演算の入力データまたは中間値をメモリ２２が記憶している場合、メモリ２３であり、２点DFT演算部２５における基数２のDFT演算の入力データまたは中間値をメモリ２３が記憶している場合、メモリ２２である。
【００８０】
制御部２８は、雑音抑圧範囲として入力された、雑音抑圧の結果得られる’０’で置き換えられなかったチャネル推定値のデータ数を参照して、セレクタ２１、メモリ２２、メモリ２３、セレクタ２４、２点DFT演算部２５、および回転子生成部２６を制御し、入力信号の書き込み先を選択したり、メモリ２２若しくはメモリ２３の読み出し若しくは書き込みアドレスを生成したり、回転子の生成を制御したり、２点DFT演算の回数や、処理ステージの管理若しくは制御、２点DFTの入力読み出し元若しくは出力書き込み先を選択したりする。
【００８１】
図９に示される受信装置のOFDM信号を復調する部位において、入力信号は、第１ステージからFFTを行う場合と同じ様にメモリ２２またはメモリ２３に格納される。以下、入力信号がメモリ２２に格納されているものとして説明する。
【００８２】
図９に示される受信装置のOFDM信号を復調する部位において、FFT処理は、第Ｓ−１ステージから実施される。第Ｓ−１ステージにおいては、２点DFT演算部２５は、２点DFT演算を行わず、そのままメモリ２２のアドレスａから読み出したデータを出力する。制御部２８は、アドレスａの値に従って回転子生成部２６を制御し、適切な回転子を生成させ、その回転子とメモリ２２のアドレスａから読み出したデータとを乗じた値をメモリ２３のアドレスａ’に書き込む。
【００８３】
第Ｓ−１ステージ終了後、制御部２８は、セレクタ２４を、メモリ２３から読み出し、メモリＡ２２に書き込む方向に切り替える。
【００８４】
第Ｓステージからの処理は、図７のフローチャートを参照して説明した処理（ステップＳ１５の手続き）と同じであるので、その説明は省略する。
【００８５】
このように、演算をより少なくすることができる。
【００８６】
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するコンピュータプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のコンピュータプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、コンピュータプログラム記録媒体からインストールされる。
【００８７】
図１０は、上述した一連の処理をコンピュータプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。
【００８８】
コンピュータにおいて、CPU（Central
Processing Unit）６１，ROM（Read Only Memory）６２，RAM（Random Access Memory）６３は、バス６４により相互に接続されている。
【００８９】
バス６４には、さらに、入出力インタフェース６５が接続されている。入出力インタフェース６５には、キーボード、マウス、マイクロホンなどよりなる入力部６６、ディスプレイ、スピーカなどよりなる出力部６７、ハードディスクや不揮発性のメモリなどよりなる記憶部６８、ネットワークインタフェースなどよりなる通信部６９、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア７１を駆動するドライブ７０が接続されている。
【００９０】
以上のように構成されるコンピュータでは、CPU６１が、例えば、記憶部６８に記憶されているコンピュータプログラムを、入出力インタフェース６５及びバス６４を介して、RAM６３にロードして実行することにより、上述した一連の処理が行われる。
【００９１】
コンピュータ（CPU６１）が実行するコンピュータプログラムは、例えば、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)等）、光磁気ディスク、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア７１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の伝送媒体を介して提供される。
【００９２】
そして、コンピュータプログラムは、リムーバブルメディア７１をドライブ７０に装着することにより、入出力インタフェース６５を介して、記憶部６８に記憶することで、コンピュータにインストールすることができる。また、コンピュータプログラムは、有線または無線の伝送媒体を介して、通信部６９で受信し、記憶部６８に記憶することで、コンピュータにインストールすることができる。その他、コンピュータプログラムは、ROM６２や記憶部６８にあらかじめ記憶しておくことで、コンピュータにあらかじめインストールしておくことができる。
【００９３】
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
【００９４】
また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００９５】
１１…乗算器、１２…セレクタ、１３…メモリ、１４…メモリ、１５…セレクタ、１６…２点DFT演算部、１７…回転子生成部、１８…乗算器、１９…制御部、２１…セレクタ、２２…メモリ、２３…メモリ、２４…セレクタ、２５…２点DFT演算部、２６…回転子生成部、２７…乗算器、２８…制御部、６１…CPU、６２…ROM、６３…RAM、６８…記憶部、６９…通信部、７１…リムーバブルメディア
【図１】
2012091013.tif 000004
【図２】
2012091013.tif 000005
【図３】
2012091013.tif 000006
【図４】
2012091013.tif 000007
【図５】
2012091013.tif 000008
【図６】
2012091013.tif 000009
【図７】
2012091013.tif 000010
【図８】
2012091013.tif 000011
【図９】
2012091013.tif 000012
【図１０】
2012091013.tif 000013
【図１１】
2012091013.tif 000014
【国際調査報告】
2012091013.tif 000015
2012091013.tif 000016
2012091013.tif 000017
2012091013.tif 000018