(57)【要約】  脆弱な誘電膜を有する半導体素子の脆弱な膜を破壊することなく転写することを可能にするはんだ転写基材を提供するために、本発明では、はんだ転写基材において、ベース層（１）と、ベース層（１）上に配置された粘着層（２）と、粘着層（２）上に配置された複数のはんだ粉（３）とを備え、ベース層（１）には、多孔性部材であり、粘着層（２）の配置されていない側から、粘着層（２）の配置されている側に、少なくとも剥離液を通過させる複数個の孔が形成されている、はんだ転写基材（５）とした。更に、粘着層（２）は、剥離液を注入すると膨張する特性を有するはんだ転写基材（５）とした。
2012132175.tif 000002
【特許請求の範囲】
【請求項１】
ベース層と、
前記ベース層上に配置された粘着層と、
前記粘着層上に配置された複数のはんだ粉とを備え、
前記ベース層には、前記粘着層の配置されていない側から、前記粘着層の配置されている側に、少なくとも剥離液を通過させる複数個の孔が形成されている、はんだ転写基材。
【請求項２】
前記粘着層は、前記剥離液を注入すると膨張する特性を有している、請求項１に記載のはんだ転写基材。
【請求項３】
前記ベース層は、多孔性部材である、請求項１に記載のはんだ転写基材。
【請求項４】
前記複数個の孔は、前記ベース層の前記粘着層が接触されていない面から前記ベース層の前記粘着層と接触する面へ向け貫通するように設けられている、請求項１に記載のはんだ転写基材。
【請求項５】
前記複数個の孔は、少なくとも前記粘着層の内側まで形成されている、請求項４記載のはんだ転写基材。
【請求項６】
前記粘着層よりも前記ベース層の方が、加熱時における圧縮率が大きい、請求項１に記載のはんだ転写基材。
【請求項７】
複数個の孔を有するベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と
を備えた、はんだ転写基材の製造方法。
【請求項８】
ベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と、
少なくとも前記ベース層を貫通する孔を形成する貫通工程と
を備えた、はんだ転写基材の製造方法。
【請求項９】
請求項１に記載のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に接合させるはんだ接合工程と、
剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程とを備えた、はんだ転写方法。
【請求項１０】
請求項１に記載のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に拡散接合させるはんだ接合工程と、
フラックス成分を含有する剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程と、
はんだの融点以上に加熱を行い前記はんだ粉を溶融させるはんだ層形成工程とを備えた、はんだ転写方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ転写基材、はんだ転写基材の製造方法及びはんだ転写方法に関する。
【背景技術】
【０００２】
近年、半導体素子の高密度化と電極端子の多ピン化の両立を進めるべく、半導体素子の電極端子の狭ピッチ化、面積縮小化が図られている。【０００３】
通常、フリップチップ実装においては、ＬＳＩなどの半導体素子の電極端子上にはんだバンプなどの突起電極を形成し、その半導体素子をフェイスダウンで実装基板の接続端子に対して圧接・加熱して、電極端子上に予め形成されたはんだ層を溶融し、接続させることで実装している。【０００４】
しかし、狭ピッチ化の進展は著しいため、従来のように、半導体素子の電極端子を外周部に１列または２列で千鳥状に配置する手段では、電極端子間で短絡が発生したり、半導体素子と実装基板との熱膨張係数の差により接続不良などが発生したりすることがある。そこで、半導体素子の電極端子をエリア状に配置することで、電極端子間ピッチを広げる方法がとられてきたが、近年ではエリア配置でも狭ピッチ化の進展が著しくなり、半導体素子や実装基板の電極端子へのはんだ層形成技術に関しても厳しい要求が求められている。【０００５】
従来、半導体素子の電極端子上へのはんだ層形成技術としては、めっき法やスクリーン印刷法、ボール搭載法などが用いられているが、めっき法は狭ピッチには適するものの、工程が複雑になる点、及び設備ラインが大型化する点で生産性に問題がある。【０００６】
また、スクリーン印刷法やボール搭載法は、生産性には優れているが、マスクを用いているため狭ピッチ化に対応することが困難である。【０００７】
このような状況において、近年ＬＳＩ素子の電極端子や回路基板の接続端子上に、はんだを選択的に形成する技術がいくつか提案されている（例えば、特許文献１参照）。これらの技術は、微細バンプの形成に適しているだけでなく、はんだ層の一括形成ができるため、生産性にも優れており、注目されつつある。【０００８】
上記の技術として、特許文献１で提案されている技術では、まず、表面に酸化皮膜が形成されたはんだ粉末とフラックスの混合物によるはんだペーストが、接続端子が形成されている回路基板上の全面に塗布される。そして、その状態で回路基板を加熱することにより、はんだ粉を溶融させ、隣接する接続端子間で短絡を起こさずに、接続端子上に選択的にはんだ層が形成される。【０００９】
しかしながら、このはんだ層形成方法では、電極端子間が狭いために、はんだペースト溶融後の洗浄を行っても、電極端子間に未溶融のはんだ粉やフラックス成分が残存し、フリップチップ実装後の使用環境下において、ブリッジ不良やマイグレーション不良が発生するといった問題があった。【００１０】
これらの問題を解決する方法として、はんだ粉を付着した支持体を、半導体素子や回路基板に重ね合わせて加熱・加圧することで、はんだ粉を選択的に電極端子上に付着させるはんだ層形成技術が提案されている（例えば、特許文献２参照）。【００１１】
図９（ａ）〜（ｅ）は、特許文献２で提案されている、ワークのはんだ付け部に予めはんだを付着させるはんだ層形成（プリコート）を行う工程の説明図である。以下に、その工程を説明する。【００１２】
まず、支持体５１の片面に粘着剤５２が塗布される（図９（ａ））。【００１３】
次に、支持体５１に塗布した粘着剤５２の上に、粘着剤５２が隠れる程度に粉末はんだ５３が散布される（図９（ｂ））。【００１４】
その後、支持体５１上の粉末はんだ５３をブラシ５４で掻くことによって、粘着剤５２に粘着されていない余剰の粉末はんだ５３を除去し、粉末はんだ５３を均一とする（図９（ｃ））。【００１５】
一方、ワーク５５のはんだ付け部５６が形成された面には、スプレーフラクサー５７で液状フラックス５８が塗布される（図９（ｄ））。５９はレジストである。【００１６】
次に、ワーク５５のフラックス塗布面と支持体５１の粉末はんだ粘着面が重ね合わされる。このとき支持体５１の上から図示しないプレス機でワーク５５と支持体５１間に圧力がかけられる。すると粘着剤５２は柔軟性や追従性があるため、支持体５１に圧力をかけると、粘着剤５２に粘着された粉末はんだ５３は、はんだ付け部５６に接するようになる（図９（ｅ））。【００１７】
そして、ワーク５５と支持体５１が重ね合わせられたものを図示しない加熱装置で加熱加圧すると、粉末はんだ５３ははんだ付け部５６の界面で拡散接合される。そして、冷却した後、ワーク５５から支持体５１を除去すると、はんだ付け部５６の界面で拡散接合された粉末はんだ５３ははんだ付け部５６上に残り、レジスト５９上の粉末はんだ５３は支持体５１とともに取り除かれる。【００１８】
その後、リフロー炉ではんだ付け部５６上の粉末はんだ５３を溶融することで、ワーク５１が半導体素子の場合なら、電極端子上にはんだ層が形成される。【００１９】
このはんだ層形成方法によれば、狭ピッチ電極端子にもはんだ層を形成でき、電解めっきのように大型設備ラインで複雑な工程を行う必要がなく、高い生産性で簡易に生産できる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０００−０９４１７９号公報
【特許文献２】国際公開第２００６／０６７８２７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、層間絶縁膜に低誘電率膜を用いる半導体素子や脆弱な電極端子が形成された回路基板に対して、上記のような特許文献２のはんだ層形成技術を用いると、上述したはんだ付着支持体の一例であるはんだ転写基材）を剥離する際に、低誘電率膜や電極パッドが剥離してしまうという問題があった。【００２２】
近年要求される配線ルールの微細化や高速信号処理に対応する目的で、半導体素子の層間絶縁膜に低誘電率膜（いわゆるｌｏｗ−ｋ膜やＵＬＫ（Ｕｌｔｒａ  Ｌｏｗ−ｋ）膜など）が用いられるようになってきた。低誘電率膜自体は、誘電率を下げるために多数の数ｎｍの空孔を有するポーラス状（低誘電率の密度は、例えば１．０〜１．４ｇ／ｃｍ３）とされている。【００２３】
図１０（ａ）及び（ｂ）に、この脆弱な低誘電率膜６７を有する半導体素子上の電極端子に、上記した特許文献２のはんだ層形成技術を用いてはんだ層を形成する工程を概念的に示す拡大断面図を示す。【００２４】
図１０（ａ）に示す通り、はんだ転写基材６５は、厚さｓ１の基材６４と、その上に形成された厚さａ１の粘着剤６２と、その上に配置されたはんだ粉６３とを備えている。一方、脆弱な低誘電率膜６７を有する半導体素子６６は、そのはんだ転写基材６５に近い側の表面には、電極パッド６９上に突起電極６８が形成されている。【００２５】
図１０（ｂ）に示す通り、突起電極６８を有する半導体素子６６にはんだ転写基材６５を押し当て加熱する工程において、粘着剤６２と突起電極６８同士が接着する。【００２６】
この時、突起電極６８に接しない位置の粘着層厚ａ２の圧縮量は少ないのに対し、突起電極６８に接触する粘着層厚ｂ２は、大きく圧縮される。すなわち、ａ１≒ａ２＞ｂ２の関係にある。そのため、突起電極６８上の粘着層には大きな圧縮応力が加わり、粘着剤６２と、はんだ粉６３及び突起電極６８が強固に接着される。【００２７】
この粘着剤６２と突起電極６８間の接着強度が、脆弱な低誘電率膜６７の強度を上回るため、図１０（ｃ）に示すように、はんだ転写基材６５を剥離する工程において、電極パッド６９の下の脆弱な低誘電率膜６７において、分離してしまうといった問題があった。【００２８】
また、ワーク５１として回路基板を用いる場合には、例えば、シリコーンから成る回路基板上に、Ｓｉとの密着力が弱いＣｕから成る電極パッドが形成されている回路基板などにおいても、上記した特許文献２のはんだ層形成技術を用いてはんだ層を形成する場合、上記と同様に、はんだ転写基材を剥離する際に、脆弱な電極パッドが回路基板から剥離してしまう問題があった。【００２９】
本発明は、従来のはんだ転写基材の課題を考慮し、はんだ転写基材が円滑に剥離しやすい、はんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いたはんだ転写方法を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上述した課題を解決するために、第１の本発明は、
ベース層と、
前記ベース層上に配置された粘着層と、
前記粘着層上に配置された複数のはんだ粉とを備え、
前記ベース層には、前記粘着層の配置されていない側から、前記粘着層の配置されている側に、少なくとも剥離液を通過させる複数個の孔が形成されている、はんだ転写基材である。【００３１】
第２の本発明は、
前記粘着層は、前記剥離液を注入すると膨張する特性を有している、第１の本発明のはんだ転写基材である。【００３２】
第３の本発明は、
前記ベース層は、多孔性部材である、第１の本発明のはんだ転写基材である。【００３３】
第４の本発明は、
前記複数個の孔は、前記ベース層の前記粘着層が接触されていない側の面から前記ベース層の前記粘着層と接触する面へ向け貫通するように設けられている、第１の本発明のはんだ転写基材である。【００３４】
第５の本発明は、
前記複数個の孔は、少なくとも前記粘着層の内側まで形成されている、第４の本発明のはんだ転写基材である。【００３５】
第６の本発明は、
前記粘着層よりも前記ベース層の方が、加熱時における圧縮率が大きい、第１の本発明のはんだ転写基材である。【００３６】
第７の本発明は、
複数個の孔を有するベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と、
を備えた、はんだ転写基材の製造方法である。【００３７】
第８の本発明は、
ベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と、
少なくとも前記ベース層を貫通する孔を形成する貫通工程と
を備えた、はんだ転写基材の製造方法である。【００３８】
第９の本発明は、
第１の本発明のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に接合させるはんだ接合工程と、
剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程とを備えた、はんだ転写方法である。【００３９】
第１０の本発明は、
第１の本発明のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に拡散接合させるはんだ接合工程と、
フラックス成分を含有する剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程と、
はんだの融点以上に加熱を行い前記はんだ粉を溶融させるはんだ層形成工程とを備えた、はんだ転写方法である。
【発明の効果】
【００４０】
本発明によれば、円滑により剥離しやすい、はんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いたはんだ転写方法を提供することが出来る。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１におけるはんだ転写基材を概念的に示す断面構成図
【図２（ａ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図２（ｂ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図２（ｃ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図２（ｄ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図３（ａ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｂ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｃ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｄ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｅ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｆ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｇ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ａ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｂ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｃ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｄ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｅ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｆ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｇ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ａ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｂ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｃ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｄ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｅ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｆ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図６】（ａ）本発明の実施の形態４におけるはんだ転写基材を概念的に示す断面構成図、（ｂ）本発明の実施の形態４におけるはんだ転写基材を概念的に示す平面構成図、
【図７】（ａ）〜（ｄ）本発明の実施の形態４のはんだ転写基材を用いた半導体装置の製造方法の中のはんだ転写方法を概念的に示す断面構成図
【図８】本発明の実施の形態１のはんだ転写基材とそれに対向して配置した回路基板を示す断面構成図
【図９】（ａ）〜（ｅ）従来の実施形態におけるはんだ層形成（プリコート）を行う工程の説明図
【図１０】（ａ）〜（ｃ）従来のはんだ層形成技術による脆弱な低誘電率膜を有する半導体素子上の電極端子に、はんだ層を形成する工程を概念的に示す拡大断面構成図
【発明を実施するための形態】
【００４２】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００４３】
（実施の形態１）
以下に、本発明にかかる実施の形態１におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法ついて説明する。
【００４４】
図１は、本発明の実施の形態１におけるはんだ転写基材を概念的に示す断面構成図である。
【００４５】
図１に示す通り、本実施の形態１のはんだ転写基材５は、ベース層１と、ベース層１上に配置した粘着層２と、粘着層２に接着するように搭載された複数のはんだ粉３とを備えている。
【００４６】
ベース層１は、複数個の孔を有する基材であり、その厚さｓ１は０．０２０〜２．０ｍｍである。該複数個の孔を有する基材は、繊維から成る材料であり、例えば、リンター紙（東京特殊紙業株式会社製、商品名）、パコパッド（株式会社マテリアル製、商品名）等のセルロースベース材や、トップボード（ヤマウチ株式会社製、商品名）、エースボード（市川毛織株式会社製、商品名）、チューコーフローＮＳボード（中興化成工業株式会社製、商品名）等の織布材やこれらを組み合わせた複合材を用いることができる。
【００４７】
このように、ベース層１は、繊維から成る基材であり、内部に複数の孔を有する構造のため、後述する加熱・加圧時は金型の平行度の傾きを吸収し、はんだ転写シートを均一に加熱・加圧するクッション材の役割を果たす。また、詳しくは後述するが、剥離液がベース層の材料中に浸透しやすく粘着剤まで到達させる浸透材の役割を果たす。尚、このベース層１が、本発明の多孔性部材の一例に対応する。
【００４８】
粘着層２は、例えば、アクリル系、シリコーン系、ゴム系などの粘着剤から成る。
【００４９】
はんだ粉３は、ＳｎＡｇＣｕ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎＢｉ、Ｓｎ、Ｉｎ、ＳｎＢｉなどを用いれば良い。
【００５０】
粘着層２の厚みａ１は、はんだ粉３の径に対応し自由に設定することができる。例えば、はんだ粉３の径が２〜１２μｍの時、粘着層２の厚みａ１は５〜１００μｍにすることが好ましい。
【００５１】
次に、本実施の形態１のはんだ転写基材の製造方法について説明する。
【００５２】
はじめに、セルロースから成る厚さｓ１のベース層１上に、厚さａ１の粘着層２が形成される。この工程が、本発明の粘着層形成工程の一例に対応する。
【００５３】
次に、この粘着層２上にはんだ粉３が貼付けられる。この粘着層２の粘着剤としては、ゴム系樹脂が用いられる。また、はんだ粉３は、例えば、Ｓｎ３Ａｇ０．５Ｃｕを成分とするものが用いられる。図２（ａ）〜（ｄ）は、本実施の形態１のはんだ粉搭載工程を説明するための断面構成図である。
【００５４】
図２（ａ）に示すように、粘着層２の上に、はんだ粉３が配置される予定の複数の配置部７１が開けられているマスク７０が配置される。そして、図２（ｂ）に示すように、マスク７０の上から例えば刷毛などを用い複数のはんだ粉３が供給された後、マスク７０を除去する。続いて、図２（ｃ）に示すように、エアブロー７２によって、配置部７１以外に供給されたはんだ粉３が吹き飛ばされ、図２（ｄ）に示すように、複数の配置部７１のそれぞれに配置されたはんだ粉３が粘着層２上に残ることによって、はんだ転写基材５が作製される。
【００５５】
このようにマスク７０を用いてはんだ粉３を粘着層２に貼り付けるため、はんだ粉３同士には間隔が形成される。又、余分なはんだ粉３を除去することによって、厚さが実質上一定になるようにはんだ粉３を配置することが出来る。尚、この図２（ａ）〜（ｄ）の工程が、本発明のはんだ粉搭載工程の一例に対応する。又、刷毛に限らず、ふるいをかけることによって、はんだ粉３を供給しても良い。
【００５６】
以上のように、はんだ転写基材５が作成される。本実施の形態１では、例えば、ベース層１の厚さｓ１は１．５ｍｍ、粘着層２の厚みａ１は０．０５０ｍｍ、はんだ粉３の粒径は０．００２〜０．０１２ｍｍと設定される。ここで、ベース層１と粘着層２は、高温状態（例えば、１９０〜２１０℃）において同一荷重を負荷した場合、粘着層２の方がベース層１よりも圧縮率が大きくなるように、それぞれの材料、密度等が設定されている。
【００５７】
本実施の形態１では、ベース層１として、圧縮率が２０〜４０％（０．５ＭＰａ印加時のテンシロン測定機の結果）となるように、セルロース密度が調整されたものが用いられた。
【００５８】
次に、本実施の形態１のはんだ転写基材を用いた半導体装置の製造方法を説明するとともに、本発明のはんだ転写方法の一例についても同時に述べる。
【００５９】
図３（ａ）〜（ｇ）は、本実施の形態１におけるはんだ転写基材５を用いた半導体装置の製造方法を概念的に示す断面構成図である。以下、図３（ａ）〜（ｇ）を用いて本実施の形態１の半導体装置の製造方法について説明する。
【００６０】
図３（ａ）に示す通り、図中はんだ転写基材５の下側には、半導体素子６が設けられている。この半導体素子６の内部には脆弱な低誘電率膜（Ｕｌｔｒａ  ＬｏｗＫ）７が形成されており、図３（ａ）において、そのはんだ転写基材５側の表面には例えばＡｕ／ＮｉＰから成る複数個の突起電極８が電極パッド１２上に形成されている。尚、突起電極８は、平面視においてマトリックス状に形成されている。また、突起電極８が形成されていない部分の半導体素子６の表面は、例えばシリコンナイトライドなどの絶縁膜９で覆われている。
【００６１】
例えば、突起電極８は、高さが０．００８〜０．０１３ｍｍであり、０．０５０ｍｍのピッチで無電解めっき工法により形成されている。
【００６２】
なお、ここではんだ層形成の対象としている半導体素子６が、本発明の電子部品の一例に対応する。
【００６３】
まず、図３（ａ）に示す通り、はんだ転写基材５と半導体素子６が、はんだ転写基材５のはんだ粉３と、半導体素子６の突起電極８とが対向するように配置される。
【００６４】
次に、図３（ｂ）に示す通り、はんだ転写基材５のはんだ粉３が搭載された面が、突起電極８が形成されている面と重ね合わされ、加熱・加圧が行われる。加熱により粘着層２は軟化し、はんだ粉３が粘着層２中に埋まりながら、はんだ粉３と突起電極８は、突起電極８の界面で拡散接合される。尚、はんだ粉３同士は間隔があり、はんだ粉３間には粘着層２が入り込むため、隣同士のはんだ粉３が溶融されつながることはない。又、軟化した粘着層２は、突起電極８上のはんだ粉３及び突起電極８と接着される。
【００６５】
ここで、高温状態（例えば、１９０〜２１０℃）における粘着層２の圧縮率がベース層１の圧縮率よりも高いため、粘着層２がベース層１よりも大きく変形し、粘着層２の厚みは、突起電極８に接触しない部分と接触する部分で異なる。接触しない部分の厚みａ２は、加熱・加圧する前の初期厚みとほぼ等しいのに対し、突起電極８に接触する部分の厚みｂ２は大きく圧縮される。例えば、ａ２は０．０４５ｍｍに対し、ｂ２は０．０３０〜０．０３５ｍｍとなった。一般的に、接着時の応力が強いほど、すなわち接着剤が圧縮されるほど接着強度が強くなることは知られている。そのため、圧縮量が大きい突起電極８と粘着層２は強固に接着される。この図３（ｂ）に示す工程が、本発明のはんだ接合工程の一例に対応する。
【００６６】
次に、図３（ｃ）に示す通り、はんだ転写基材５が貼り付けられた半導体素子６が、剥離液中に浸漬される。剥離液は、例えば、エタノール、イソプロピルアルコールなどを用いればよい。ここで、ベース層１に複数個の孔が形成されていることにより、浸漬により、剥離液はベース層１中を浸透し、粘着層２まで伝わる。そして、粘着層２中に剥離液が入り込み（黒色矢印参照）、粘着層２が厚み方向に膨潤する（白色矢印参照）。更に、粘着層２の粘着剤とはんだ粉３の界面に剥離液が入り、粘着剤とはんだ粉３、及び粘着剤と突起電極８の間の接着強度が低下する。
【００６７】
この時、突起電極８に接触する部分の粘着層２は、突起電極８に接触しない部分よりも、圧縮率が高いため、膨張率が大きくなる。特に、突起電極８に接触する部分において、粘着層２と突起電極８の接着強度が下がり、はんだ転写基材５が剥がしやすくなるという効果もある。
【００６８】
なお、液中で加熱、超音波印加しても構わない。次の剥離工程で、より弱い力ではんだ転写基材５を剥離できるようになる。
【００６９】
なお、はんだ転写基材５への剥離液の供給方法は、浸漬法によらずとも、スピンコート、ディスペンサー、ポッティング、コータなど、はんだ転写基材５全体に剥離液が供給される方法であればいかなる方法を用いても構わない。この図３（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【００７０】
次に、図３（ｄ）に示す通り、はんだ転写基材５が半導体素子６から剥離される。突起電極８上のはんだ粉３は突起電極８と接合されているため、突起電極８上に残る。一方、突起電極８外の絶縁膜９上のはんだ粉３は、はんだと粘着剤（粘着層２）間の接着強度が、粘着剤（粘着層２）と絶縁膜９間の強度を上回るため、はんだ転写基材５側の粘着層２に持ち去られる。このようにして、突起電極８上にはんだ粉３が接合された状態になる。
【００７１】
また、前工程の剥離液浸漬により、粘着層２の接着剤と突起電極８間の接着強度が、突起電極８下の、低誘電率膜７の界面強度を下回るため、低誘電率膜７の剥離や亀裂を起こすことなく、はんだ転写基材５を剥離することができる。この図３（ｄ）に示す工程が、本発明の転写基材剥離工程の一例に対応する。
【００７２】
この後、図３（ｅ）のようにフラックス１０を表面に供給した後、図３（ｆ）のようにリフロー炉に投入し、はんだ粉３が完全に溶融され、はんだ層３０が形成される。このように溶融させることではんだ高さが均一になり、後のフリップチップ実装時に、より確実に接合できるようになる。その後、図３（ｇ）の通り洗浄しフラックスを除去してもよい。
【００７３】
そして、フラックスを除去した半導体素子６を基板にフリップチップ実装することにより、半導体装置を作製することが出来る。
【００７４】
ここで、はんだ転写基材５の剥離工程について、比較結果を説明する。
【００７５】
１８０°ピール試験法でのはんだ粉３溶融後のはんだ転写基材５とＡｕ―Ｎｉ電極間の界面強度は、従来のように、剥離液が通過出来るような孔のないベース層を用い、かつ剥離液を用いない場合は１０Ｎ／２５ｍｍであったのに対し、本実施の形態１によれば２Ｎ／２５ｍｍまで低減される。
【００７６】
以上のように、本実施の形態１のはんだ転写基材によれば、ベース層に剥離液を浸透させる複数個の孔が形成されているため、脆弱な誘電膜をもつ半導体素子においても、脆弱な誘電膜の剥離・亀裂の発生、特に電極パッド下の誘電膜の剥離・亀裂を低減することが出来、はんだ転写基材を剥離し易くなる。
【００７７】
また、本実施の形態１によれば、実質上一定の厚さになるように複数のはんだ粉３が配置され、それを突起電極に転写するため、はんだ転写量のばらつきを抑制し、適切な厚さのはんだ層をより確実に形成できる。
【００７８】
また、近年、生産性を向上させるために、半導体素子の大口径化（例えば、直径３００ｍｍ）、基板の大型化の要請があるが、大面積の金型において、加熱・加圧装置の上金型・下金型の平坦度・平行度を確保するのが非常に困難であり、面内を同一加熱条件で加熱・加圧できずに、はんだブリッジ不良やはんだ転写量不足が発生する場合があるといった問題があった。しかしながら、本実施の形態１では、ベース層１は、繊維から成る基材であり、クッション性を有しているため、加熱・加圧時は金型の平行度の傾きを吸収し、はんだ転写シートを均一に加熱・加圧するクッション材の役割を果たす。
【００７９】
そのため、大口径の半導体素子においても、面内をより均一な加熱条件で加熱・加圧を行うことが可能となる。
【００８０】
（実施の形態２）
以下に、本発明にかかる実施の形態２におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法ついて説明する。
【００８１】
本実施の形態２のはんだ転写基材の基本的な構成は、実施の形態１と同じであるが、ベース層と粘着層の高温状態における圧縮率が、実施の形態１と異なっている。尚、実施の形態２と同様の構成については同一の符号を付している。
【００８２】
図４（ａ）〜（ｇ）は、本実施の形態１におけるはんだ転写基材５０を用いた半導体装置の製造方法を概念的に示す断面構成図である。
【００８３】
図４（ａ）に示す通り、本実施の形態２のはんだ転写基材５０は、ベース層１１と、ベース層１１上に配置した粘着層２１と、粘着層２１に接着するように搭載された複数のはんだ粉３とを備えている。
【００８４】
ベース層１１は、複数個の孔を有する基材であり、その厚さｓ１は０．０２０〜２．０ｍｍである。該複数個の孔を有する基材は、繊維から成る材料であり、例えば、リンター紙（東京特殊紙業株式会社製、商品名）、パコパッド（株式会社マテリアル製、商品名）等のセルロースベース材や、トップボード（ヤマウチ株式会社製、商品名）、エースボード（市川毛織株式会社製、商品名）、チューコーフローＮＳボード（中興化成工業株式会社製、商品名）等の織布材やこれらの組み合わせた複合材を用いることができる。
【００８５】
粘着層２１は、例えば、アクリル系、シリコーン系、ゴム系などの粘着剤から成る。はんだ粉３は、ＳｎＡｇＣｕ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎＢｉ、Ｓｎ、Ｉｎ、ＳｎＢｉなどを用いれば良い。
【００８６】
ここで、ベース層１１と粘着層２１とを同一荷重で押し込んだ結果、高温状態（１９０〜２１０℃）でのベース層１１の圧縮率は、粘着層２１の圧縮率よりも大きい。すなわち、本実施の形態２では、高温状態におけるベース層１１と粘着層２１の圧縮率の大小関係が実施の形態１のベース層１と粘着層２とは反対になっている。
【００８７】
尚、本実施の形態２のはんだ転写基材５０の製造方法は、実施の形態１と同様に、セルロースから成る厚さｓ１のベース層１上に、厚さａ１の粘着層２１が形成される。粘着層２１の粘着剤としては、ゴム系樹脂が用いられる。次に、この粘着層２１上にはんだ粉３が貼付けられて、はんだ転写基材５０が作製される。尚、はんだ粉３は、例えば、Ｓｎ３Ａｇ０．５Ｃｕを成分とするものが用いられ、粘着剤は、例えばゴム系樹脂から成るものが用いられた。
【００８８】
本実施の形態２では、例えば、ベース層１材の厚さｓ１は１．５ｍｍ、粘着層２の厚みａ１は０．０５０ｍｍ、はんだ粒径は０．００２〜０．０１２ｍｍと設定される。ここで、本実施の形態２では、ベース層１として、圧縮率が７０〜９５％（０．５ＭＰａ印加時のテンシロン測定機の結果）となるように、セルロース密度が調整されたものが用いられた。このように、セルロース密度を調整することにより、ベース層１の圧縮率を実施の形態１と異なったものにすることが出来る。
【００８９】
上記のように、ベース層１１と粘着層２１は、高温状態（例えば、１９０〜２１０℃）において同一荷重を負荷した場合、ベース層１１の方が粘着層２１よりも圧縮率が大きくなるように、それぞれの材料、密度等が設定されている。
【００９０】
次に、本実施の形態２のはんだ転写基材を用いた半導体装置の製造方法について説明するとともに、本発明のはんだ転写方法の一例についても同時に述べる。
【００９１】
図４（ａ）に示すように、半導体素子６の内部には、絶縁膜として脆弱な低誘電率膜（Ｕｌｔｒａ  ＬｏｗＫ）７が形成されており、そのはんだ転写基材５０側の表面には例えばＡｕ／Ｎｉから成る複数個の突起電極８が電極パッド１２上に形成されている。尚、突起電極８は、平面視においてマトリックス状に形成されている。また、突起電極８が形成されていない部分の半導体素子６の表面は例えばシリコンナイトライドなどの絶縁膜９で覆われている。
【００９２】
例えば、突起電極８は、高さが０．００８〜０．０１３ｍｍであり、０．０５０ｍｍのピッチで電解めっき工法により形成されている。
【００９３】
まず、図４（ａ）に示す通り、はんだ転写基材５０と半導体素子６が、はんだ転写基材５０のはんだ粉３と、半導体素子６の突起電極８が対向するように配置される。
【００９４】
次に、図４（ｂ）に示す通り、はんだ転写基材５０のはんだ粉３が搭載された面と、半導体素子６の突起電極８が形成された面を重ね合わせ、加熱・加圧が行われる。ベース層１１は粘着層２１よりも圧縮率が高いため、半導体素子６が例えば直径３００ｍｍのように大口径のウエーハであっても、クッション材として働き、金型同士の平坦度・平行度の差を吸収され、エリア配置の３００ｍｍウエーハ内の突起電極上に均一に応力を与えることができる。
【００９５】
また、ベース層１１の圧縮率が、粘着層２１の圧縮率よりも高いため、ベース層１１が、突起電極８の厚みを吸収し、粘着層２１よりも大きく変形する。そのために、突起電極８と接触する部分の粘着層２の厚みａ４及び突起電極８と接触しない部分の厚みａ２は、共に初期厚みａ１（加熱・加圧する前）とほぼ変化しない。例えば、ａ１が０．０２５ｍｍに対し、ａ２、ａ４は０．０２２〜０．０２５ｍｍとなる。この図４（ｂ）に示す工程が、本発明のはんだ接合工程の一例に対応する。
【００９６】
次に、図４（ｃ）に示す通り、はんだ転写基材５０が貼り付けられた半導体素子６が、剥離液を入れた液槽中に浸漬される。剥離液は、例えば、エタノール、イソプロピルアルコールなどを用いればよい。液槽への浸漬により、剥離液はベース層１１中を浸透し粘着層２１まで伝わる。そして、粘着層２１中に剥離液が入り込み（黒色矢印参照）、粘着層２１が厚み方向に膨潤する（白色矢印参照）。更に、粘着層２１の粘着剤とはんだ粉３の界面に剥離液が入り、粘着層２１の粘着剤と、はんだ粉３及び突起電極８との接着強度が低下する。
【００９７】
また、加圧による粘着層２１の厚みの収縮率が少ないので、粘着層２１と突起電極８の接着強度が低くなり、はんだ転写基材５０が剥がしやすくなるという効果もある。
【００９８】
なお、剥離液中で加熱、超音波印加しても構わない。このようにすることで、次の剥離工程で、より弱い力ではんだ転写基材５０を剥離できるようになる。
【００９９】
なお、はんだ転写基材５０への剥離液の供給方法は、浸漬法によらずとも、スピンコート、ディスペンサー、ポッティング、コータなど、はんだ転写基材５０全体に剥離液が供給される方法であればいかなる方法を用いても構わない。この図４（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【０１００】
次に、図４（ｄ）に示す通り、はんだ転写基材５０が剥離される。突起電極８上のはんだ粉３は突起電極８と接合されているため、突起電極８上に残る。一方、突起電極８外の絶縁膜９上のはんだ粉３は、はんだと粘着剤（粘着層２１）間の接着強度が、粘着剤（粘着層２１）と絶縁膜９間の強度を上回るため、はんだ転写基材５０側の粘着層２１に持ち去られる。このようにして、突起電極８上にはんだ粉３が接合された状態になる。
【０１０１】
また、前工程の剥離液浸漬により、粘着層２１と突起電極８間の接着強度が、突起電極８下の低誘電率膜７の界面強度を下回るため、低誘電率膜７の剥離や亀裂を起こすことなく、はんだ転写基材５０を剥離することができる。この図４（ｄ）に示す工程が、本発明の転写基材剥離工程の一例に対応する。
【０１０２】
この後、図４（ｅ）のようにフラックス１０を表面に供給した後、図４（ｆ）のようにリフロー炉に投入し、はんだ粉３が完全に溶融され、はんだ層３０が形成される。その後、図４（ｇ）の通り洗浄しフラックスを除去してもよい。溶融させることではんだ高さが均一になり、フリップチップ実装時に、より確実に接合できるようになる。そして、半導体素子６をフリップチップ実装することにより、半導体装置を作製することが出来る。
【０１０３】
本実施の形態２によれば、実施の形態１と同様に粘着層２１を膨張させることにより接着強度を下げるだけでなく、実施の形態１に比べ粘着層２１の圧縮率が小さいことにより、突起電極との接着強度も小さくなるため、より弱い剥離強度ではんだ転写基材を半導体素子６から剥離することが可能となる。例えば、１８０°ピール試験法による、はんだ粉３溶融後のはんだ転写基材５０とＡｕ―Ｎｉ電極間の界面強度が、１０Ｎ／２５ｍｍから１Ｎ／２５ｍｍまで低減することが可能になる。
【０１０４】
（実施の形態３）
以下に、本発明にかかる実施の形態３におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法ついて説明する。
【０１０５】
本実施の形態３では、実施の形態２と同様のはんだ転写基材５０を用いているが、剥離液の供給方法と剥離液がフラックス成分を含有している点が異なっている。そのため、実施の形態２との相違点を中心に説明する。尚、実施の形態２と同様の構成には、同一の符号が付されている。
【０１０６】
図５（ａ）〜（ｆ）は、本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図である。
【０１０７】
図５（ａ）、（ｂ）は実施の形態２の図４（ａ）、（ｂ）と同様であるため、説明を省略する。
【０１０８】
図５（ｃ）に示す通り、例えば、ディスペンサー、スピンコーター、ポッティング、バーコーターなどの剥離液供給手段により、剥離液がベース層１１の裏面１１ａの全面に供給される。この剥離液にはフラックス成分が含まれている。該剥離液は内部に空気孔を有する該ベース層１１中に浸透していき、粘着層２中を伝わった後、突起電極８と粘着層２界面に伝わる。そして、粘着層２が厚み方向に膨潤する。図中、剥離液の流れが、黒色矢印で示されており、膨潤が白色矢印で示されている。
この図５（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【０１０９】
図５（ｄ）に示す通り、はんだ転写基材５０を剥がす際には、突起電極８上のはんだ粉３の上がフラックス成分で覆われる。ここで、フラックス成分は、離型材の作用を有するため、粘着層２と突起電極８の接着強度を下げることができ、より低い強度で剥離することが可能となる。尚、図５（ｄ）において、フラックス成分は、符号１３で示されている。
【０１１０】
次に、図５（ｅ）、図５（ｆ）に示す通り、フラックス成分１３で覆われた半導体素子６がリフロー炉に投入され、はんだ粉３が溶融され、はんだ層３０が形成される。この図５（ｅ）に示す工程が、本発明のはんだ層形成工程の一例に相当する。
【０１１１】
続いて、図５（ｆ）に示す通り、フラックス残渣が洗浄により除去される。
【０１１２】
ここで、剥離後にフラックスが突起電極を覆うため、フラクサーやフラックス供給装置などによるフラックス供給工程が不要となり、製造工程が削減され、生産性が向上する効果もある。
【０１１３】
そして、半導体素子６をフリップチップ実装などにより基板に実装することにより半導体装置が作製される。
【０１１４】
本実施の形態３の剥離液の供給手段によれば、剥離液の供給量及び供給箇所を制御できるため、剥離液を供給する必要のない半導体素子６の裏面６ａや基板の裏面には供給されないので、裏面に付着した剥離液を除去する工程が不要になり、生産性が向上する効果がある。また、本供給手段によれば、供給前の剥離液が例えばシリンジなどの密閉容器中で保管されるため、剥離液の交換寿命を長くすることができ、生産性が向上するといった効果もある。
【０１１５】
尚、本実施の形態３では、フラックス成分を含有した剥離液をディスペンサーなどで供給したが、そのような剥離液を入れた液槽中に浸漬することにしても良い。
【０１１６】
（実施の形態４）
以下に、本発明にかかる実施の形態４におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法ついて説明する。
【０１１７】
本実施の形態４のはんだ転写基材は、基本的な構成は実施の形態１と同じであるが、ベース層の構成と、ベース層及び粘着層を貫通する貫通孔が形成されている点が異なっており、剥離液の供給方法が異なっている。そのため、本相違点を中心に説明する。尚、実施の形態１と同一の構成については同一の符号が付されている。
【０１１８】
図６（ａ）は本発明の実施の形態４におけるはんだ転写基材５００を概念的に示す断面構成図であり、図６（ｂ）は本発明の実施の形態４におけるはんだ転写基材５００を概念的に示す平面構成図である。尚、図６（ｂ）は、図６（ａ）において下方からはんだ転写基材５００を視た図である。
【０１１９】
図６（ａ）に示す通り、本発明の実施の形態４におけるはんだ転写基材５００は、ベース層１１０と該ベース層１１０上に形成された粘着層２と、該粘着層２上に接着されたはんだ粉３と、該ベース層１１０と該粘着層２を貫通するように設けられた貫通孔１５とを備えている。
【０１２０】
ベース層１１０は、クッション性のある材料であり、例えばシリコーン、ゴム、ＰＥＴ、ＰＥＮなどを用いることができる。尚、本実施の形態４のベース層１１０の素材自体には、剥離液を通過可能な複数個の孔は形成されていない。
【０１２１】
また、粘着層２は、例えば、アクリル系、シリコーン系、ゴム系などの粘着剤から成る。さらに、はんだ粉３は、ＳｎＡｇＣｕ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎＢｉ、Ｓｎ、Ｉｎ、ＳｎＢｉなどから成る。
【０１２２】
次に、本実施の形態４におけるはんだ転写基材５００の製造方法について説明する。
【０１２３】
はじめに、厚さｓ１のベース層１１０上に、厚さａ１の粘着層２が形成される。この工程が、本発明の粘着層形成工程の一例に対応する。
【０１２４】
次に、この粘着層２上にはんだ粉３が貼付けられる。この工程が、本発明のはんだ粉搭載工程の一例に対応する。
【０１２５】
続いて、ベース層１１０及び粘着層２を貫通した貫通孔１５が形成される。この貫通孔１５は、パンチング等によって形成することが出来る。この工程が、本発明の貫通工程の一例に対応する。
【０１２６】
以上の工程により、はんだ転写基材５が作成される。尚、はんだ粉３は、例えば、Ｓｎ３Ａｇ０．５Ｃｕを成分とするものが用いられ、粘着剤は、例えばゴム系樹脂から成るものが用いられた。本実施の形態４では、実施の形態１と同様に、例えば、ベース材の厚さｓ１は１．５ｍｍ、粘着層の厚みａ１は０．０５０ｍｍ、はんだ粒径は０．００２〜０．０１２ｍｍと設定される。
【０１２７】
次に、本実施の形態４のはんだ転写基材を用いた半導体装置の製造方法について説明するとともに、本発明のはんだ転写方法の一例についても同時に述べる。
【０１２８】
図７（ａ）〜（ｄ）は本発明の実施の形態４におけるはんだ転写基材を用いた半導体装置の製造方法の中のはんだ転写方法を概念的に示す断面構成図である。
【０１２９】
図７（ａ）に示す通り、脆弱な低誘電率膜７（例えば、Ｅｘｔｌｅｍｅｌｙ  Ｌｏｗ−ｋ）を有する半導体素子６上には、突起電極８が複数個マトリックス上にエリア配置で設けられている。突起電極８は、電極パッド１２上に形成されており、例えばＣｕから成り、０．０４０ｍｍピッチで等間隔に、高さ０．０２０ｍｍで設けられている。該はんだ転写基材５００は、そのはんだ粉３が半導体素子６の突起電極８に対向するように配置される。
【０１３０】
次に、図７（ｂ）に示す通り、はんだ転写基材５００のはんだ粉３が搭載されている面と、半導体素子６の突起電極８が形成されている面を重ね合わせて加熱加圧し、粘着層２が圧縮変形される。ここで、粘着層２と突起電極８は接着される。この図７（ｂ）に示す工程が、本発明のはんだ接合工程の一例に対応する。
【０１３１】
次に、図７（ｃ）に示す通り、はんだ転写基材５００の裏面１１０ａへ、剥離液が供給される。すると、剥離液は貫通孔１５を通って、粘着層２に届き、粘着層２を膨潤させる。この作用により、粘着層２と突起電極８の接着強度は低減される。図中、剥離液の流れが、黒色矢印で示されており、膨潤が白色矢印で示されている。この図７（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【０１３２】
図７（ｄ）に示す通り、はんだ転写基材５を半導体素子６から剥がす工程において、より低い強度で剥離することができる。この図７（ｄ）に示す工程が、本発明の転写基材剥離工程の一例に対応する。後の工程は、実施の形態１と同様である。
【０１３３】
以上のように、本実施の形態４では、ベース層１１０は、剥離液が通過可能な複数個の空気孔を保有しない密な素材であっても、貫通孔を介して剥離液を注入できるため、はんだ転写基材・突起電極界面に剥離液を注入することが容易となる。更に、本注入方法によれば、特に突起電極と接合されたはんだ粉と粘着層の間に剥離液が、複数の孔を使う場合に比べて、より伝わりやすくなるといった効果がある。
【０１３４】
また、ベース層１１０は、それ自体がクッション性のある材料なので、例えば４５０ｍｍ×４５０ｍｍの大型のガラスエポキシ基板上の突起電極に対しても、ベース層１１０が金型間の平行度・平坦度を吸収し、突起電極上に均一に応力を与えることができる。
【０１３５】
尚、本実施の形態４においても、上記実施の形態３と同様に、剥離液中にフラックス成分が含まれていても良い。
【０１３６】
又、本実施の形態４においても、実施の形態１又は実施の形態２のような剥離液を粘着層２側に向けて剥離液を通過させる複数個の孔が形成されたベース層１、１１を用いても良い。この場合、貫通孔１５とベース層１、１１の素材自体の孔から剥離液が通過することになる。
【０１３７】
尚、本実施の形態４のはんだ転写基材５００では、貫通孔１５はベース層１１０及び粘着層２の双方とも貫通していたが、粘着層２の途中まで貫通する構成であってもよいし、ベース層１１０のみ貫通した構成であってもよい。
【０１３８】
また、本実施の形態では、ベース層１１０上に粘着層２に複数のはんだ粉３を貼り付けた後に、貫通孔１５を形成していたが、この順番に限らない。すなわち、ベース層１１０のみに貫通孔を形成する場合には、粘着層２を形成する前にベース層１１０に貫通孔を形成しても良いし、ベース層１１０及び粘着層２に貫通孔を形成する場合には、複数のはんだ粉３を貼り付ける前に、貫通孔を形成してもよい。
【０１３９】
また、本実施の形態４では、ベース層１１０についてクッション性があるとして説明したが、剛性があっても良い。
【０１４０】
尚、上記実施の形態１〜４では、半導体素子等の電子部品を用いて説明しているが、電子部品ではなく、回路基板であってもよい。図８は、実施の形態１で示したはんだ転写基材５と、はんだ転写基材５に対向するように配置された回路基板１６を示す断面構成図である。図８に示すように、回路基板１６の基材１７上に電極パッド１２が形成されており、電極パッド１２上に突起電極８が形成されている。このような回路基板１６において、例えば、基材１７がシリコーンから形成されており、電極パッド１２がＳｉとの密着力が弱いＣｕから形成されているような基材と電極パッドの密着力が弱い構成であっても、本発明を適用することにより、はんだ転写基材を剥離する際に電極パッドが回路基板から剥離することを低減することが出来る。
【０１４１】
以上、実施の形態１〜４において説明したように、本発明のはんだ転写基材及びその製造方法によれば、基材中に複数個の孔を有するため、剥離液を粘着層に浸透させることができ、その結果、はんだ転写基材の剥離強度が、電極パッド下の界面強度や脆弱な膜の破壊強度を下回るので、はんだ転写基材を剥離する工程においても、電極パッドや電極パッド下の脆弱な低誘電率膜が剥離したりすることを防ぐことができる。
【０１４２】
また、はんだ転写基材自体がクッション性を有するため、大型基板への転写に対しても、金型の傾きを吸収できるため、転写することが可能とする。
【０１４３】
このように、本発明のはんだ転写基材及びその製造方法によれば、低誘電率膜のような脆弱な膜を有する半導体素子等の電子部品や回路基板に対して、脆弱な膜の剥離・亀裂の発生を低減し、適切な厚さのはんだ層をより確実に転写形成できる。
【０１４４】
尚、本実施の形態１〜４は同時に実施しても良い。
【０１４５】
尚、上記実施の形態１〜４では、粘着層２は剥離液を注入することによって膨張する特性を有していたが、有していなくても良い。
【０１４６】
また、上記実施の形態１〜４におけるベース層１、１１、１１０は、いずれもクッション性を有する部材であるが、クッション性を有していなくても良い。このような場合でも、複数個の孔を通して剥離液を供給することにより、従来と比較すると、はんだ転写基材を半導体素子からはがし易くすることが可能となる。
【産業上の利用可能性】
【０１４７】
本発明に係るはんだ転写基材、はんだ転写基材の製造方法及びはんだ転写方法は、はんだ転写基材をより剥離し易いという効果を有し、狭ピッチ化が進展する半導体素子や、低誘電率材料などからなる層間絶縁膜を有する半導体素子などを実装する実装分野において特に有用である。
【符号の説明】
【０１４８】
１、１１、１１０  ベース層
２、２１  粘着層
３  はんだ粉
５、５０、５００  はんだ転写基材
６  半導体素子
７  低誘電率膜
８  突起電極
９  絶縁膜
１０  フラックス
１１  貫通孔
１２  電極パッド
１３  フラックス成分
１５  貫通孔
１６  回路基板
１７  基材
２１  粘着層
３０  はんだ層
【図１】
2012132175.tif 000003
【図２（ａ）】
2012132175.tif 000004
【図２（ｂ）】
2012132175.tif 000005
【図２（ｃ）】
2012132175.tif 000006
【図２（ｄ）】
2012132175.tif 000007
【図３（ａ）】
2012132175.tif 000008
【図３（ｂ）】
2012132175.tif 000009
【図３（ｃ）】
2012132175.tif 000010
【図３（ｄ）】
2012132175.tif 000011
【図３（ｅ）】
2012132175.tif 000012
【図３（ｆ）】
2012132175.tif 000013
【図３（ｇ）】
2012132175.tif 000014
【図４（ａ）】
2012132175.tif 000015
【図４（ｂ）】
2012132175.tif 000016
【図４（ｃ）】
2012132175.tif 000017
【図４（ｄ）】
2012132175.tif 000018
【図４（ｅ）】
2012132175.tif 000019
【図４（ｆ）】
2012132175.tif 000020
【図４（ｇ）】
2012132175.tif 000021
【図５（ａ）】
2012132175.tif 000022
【図５（ｂ）】
2012132175.tif 000023
【図５（ｃ）】
2012132175.tif 000024
【図５（ｄ）】
2012132175.tif 000025
【図５（ｅ）】
2012132175.tif 000026
【図５（ｆ）】
2012132175.tif 000027
【図６】
2012132175.tif 000028
【図７】
2012132175.tif 000029
【図８】
2012132175.tif 000030
【図９】
2012132175.tif 000031
【図１０】
2012132175.tif 000032
【手続補正書】
【提出日】平成25年9月3日(2013.9.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、はんだ転写基材、はんだ転写基材の製造方法及びはんだ転写方法に関する。
【背景技術】
【０００２】
近年、半導体素子の高密度化と電極端子の多ピン化の両立を進めるべく、半導体素子の電極端子の狭ピッチ化、面積縮小化が図られている。
【０００３】
通常、フリップチップ実装においては、ＬＳＩなどの半導体素子の電極端子上にはんだバンプなどの突起電極を形成し、その半導体素子をフェイスダウンで実装基板の接続端子に対して圧接・加熱して、電極端子上に予め形成されたはんだ層を溶融し、接続させることで実装している。
【０００４】
しかし、狭ピッチ化の進展は著しいため、従来のように、半導体素子の電極端子を外周部に１列または２列で千鳥状に配置する手段では、電極端子間で短絡が発生したり、半導体素子と実装基板との熱膨張係数の差により接続不良などが発生したりすることがある。そこで、半導体素子の電極端子をエリア状に配置することで、電極端子間ピッチを広げる方法がとられてきたが、近年ではエリア配置でも狭ピッチ化の進展が著しくなり、半導体素子や実装基板の電極端子へのはんだ層形成技術に関しても厳しい要求が求められている。
【０００５】
従来、半導体素子の電極端子上へのはんだ層形成技術としては、めっき法やスクリーン印刷法、ボール搭載法などが用いられているが、めっき法は狭ピッチには適するものの、工程が複雑になる点、及び設備ラインが大型化する点で生産性に問題がある。
【０００６】
また、スクリーン印刷法やボール搭載法は、生産性には優れているが、マスクを用いているため狭ピッチ化に対応することが困難である。
【０００７】
このような状況において、近年ＬＳＩ素子の電極端子や回路基板の接続端子上に、はんだを選択的に形成する技術がいくつか提案されている（例えば、特許文献１参照）。これらの技術は、微細バンプの形成に適しているだけでなく、はんだ層の一括形成ができるため、生産性にも優れており、注目されつつある。
【０００８】
上記の技術として、特許文献１で提案されている技術では、まず、表面に酸化皮膜が形成されたはんだ粉末とフラックスの混合物によるはんだペーストが、接続端子が形成されている回路基板上の全面に塗布される。そして、その状態で回路基板を加熱することにより、はんだ粉を溶融させ、隣接する接続端子間で短絡を起こさずに、接続端子上に選択的にはんだ層が形成される。
【０００９】
しかしながら、このはんだ層形成方法では、電極端子間が狭いために、はんだペースト溶融後の洗浄を行っても、電極端子間に未溶融のはんだ粉やフラックス成分が残存し、フリップチップ実装後の使用環境下において、ブリッジ不良やマイグレーション不良が発生するといった問題があった。
【００１０】
これらの問題を解決する方法として、はんだ粉を付着した支持体を、半導体素子や回路基板に重ね合わせて加熱・加圧することで、はんだ粉を選択的に電極端子上に付着させるはんだ層形成技術が提案されている（例えば、特許文献２参照）。
【００１１】
図９（ａ）〜（ｅ）は、特許文献２で提案されている、ワークのはんだ付け部に予めはんだを付着させるはんだ層形成（プリコート）を行う工程の説明図である。以下に、その工程を説明する。
【００１２】
まず、支持体５１の片面に粘着剤５２が塗布される（図９（ａ））。
【００１３】
次に、支持体５１に塗布した粘着剤５２の上に、粘着剤５２が隠れる程度に粉末はんだ５３が散布される（図９（ｂ））。
【００１４】
その後、支持体５１上の粉末はんだ５３をブラシ５４で掻くことによって、粘着剤５２に粘着されていない余剰の粉末はんだ５３を除去し、粉末はんだ５３を均一とする（図９（ｃ））。
【００１５】
一方、ワーク５５のはんだ付け部５６が形成された面には、スプレーフラクサー５７で液状フラックス５８が塗布される（図９（ｄ））。５９はレジストである。
【００１６】
次に、ワーク５５のフラックス塗布面と支持体５１の粉末はんだ粘着面が重ね合わされる。このとき支持体５１の上から図示しないプレス機でワーク５５と支持体５１間に圧力がかけられる。すると粘着剤５２は柔軟性や追従性があるため、支持体５１に圧力をかけると、粘着剤５２に粘着された粉末はんだ５３は、はんだ付け部５６に接するようになる（図９（ｅ））。
【００１７】
そして、ワーク５５と支持体５１が重ね合わせられたものを図示しない加熱装置で加熱加圧すると、粉末はんだ５３ははんだ付け部５６の界面で拡散接合される。そして、冷却した後、ワーク５５から支持体５１を除去すると、はんだ付け部５６の界面で拡散接合された粉末はんだ５３ははんだ付け部５６上に残り、レジスト５９上の粉末はんだ５３は支持体５１とともに取り除かれる。
【００１８】
その後、リフロー炉ではんだ付け部５６上の粉末はんだ５３を溶融することで、ワーク５５が半導体素子の場合なら、電極端子上にはんだ層が形成される。
【００１９】
このはんだ層形成方法によれば、狭ピッチ電極端子にもはんだ層を形成でき、電解めっきのように大型設備ラインで複雑な工程を行う必要がなく、高い生産性で簡易に生産できる。
【先行技術文献】
【特許文献】
【００２０】
【特許文献１】特開２０００−０９４１７９号公報
【特許文献２】国際公開第２００６／０６７８２７号パンフレット
【発明の概要】
【発明が解決しようとする課題】
【００２１】
しかしながら、層間絶縁膜に低誘電率膜を用いる半導体素子や脆弱な電極端子が形成された回路基板に対して、上記のような特許文献２のはんだ層形成技術を用いると、上述したはんだ付着支持体の一例であるはんだ転写基材を剥離する際に、低誘電率膜や電極パッドが剥離してしまうという問題があった。
【００２２】
近年要求される配線ルールの微細化や高速信号処理に対応する目的で、半導体素子の層間絶縁膜に低誘電率膜（いわゆるｌｏｗ−ｋ膜やＵＬＫ（Ｕｌｔｒａ  Ｌｏｗ−ｋ）膜など）が用いられるようになってきた。低誘電率膜自体は、誘電率を下げるために多数の数ｎｍの空孔を有するポーラス状（低誘電率の密度は、例えば１．０〜１．４ｇ／ｃｍ３）とされている。
【００２３】
図１０（ａ）及び（ｂ）に、この脆弱な低誘電率膜６７を有する半導体素子上の電極端子に、上記した特許文献２のはんだ層形成技術を用いてはんだ層を形成する工程を概念的に示す拡大断面図を示す。
【００２４】
図１０（ａ）に示す通り、はんだ転写基材６５は、厚さｓ１の基材６４と、その上に形成された厚さａ１の粘着剤６２と、その上に配置されたはんだ粉６３とを備えている。一方、脆弱な低誘電率膜６７を有する半導体素子６６は、そのはんだ転写基材６５に近い側の表面には、電極パッド６９上に突起電極６８が形成されている。
【００２５】
図１０（ｂ）に示す通り、突起電極６８を有する半導体素子６６にはんだ転写基材６５を押し当て加熱する工程において、粘着剤６２と突起電極６８同士が接着する。
【００２６】
この時、突起電極６８に接しない位置の粘着層厚ａ２の圧縮量は少ないのに対し、突起電極６８に接触する粘着層厚ｂ２は、大きく圧縮される。すなわち、ａ１≒ａ２＞ｂ２の関係にある。そのため、突起電極６８上の粘着層には大きな圧縮応力が加わり、粘着剤６２と、はんだ粉６３及び突起電極６８が強固に接着される。
【００２７】
この粘着剤６２と突起電極６８間の接着強度が、脆弱な低誘電率膜６７の強度を上回るため、図１０（ｃ）に示すように、はんだ転写基材６５を剥離する工程において、電極パッド６９の下の脆弱な低誘電率膜６７において、分離してしまうといった問題があった。
【００２８】
また、ワーク５５として回路基板を用いる場合には、例えば、シリコーンから成る回路基板上に、Ｓｉとの密着力が弱いＣｕから成る電極パッドが形成されている回路基板などにおいても、上記した特許文献２のはんだ層形成技術を用いてはんだ層を形成する場合、上記と同様に、はんだ転写基材を剥離する際に、脆弱な電極パッドが回路基板から剥離してしまう問題があった。
【００２９】
本発明は、従来のはんだ転写基材の課題を考慮し、はんだ転写基材が円滑に剥離しやすい、はんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いたはんだ転写方法を提供することを目的とする。
【課題を解決するための手段】
【００３０】
上述した課題を解決するために、第１の本発明は、
ベース層と、
前記ベース層上に配置された粘着層と、
前記粘着層上に配置された複数のはんだ粉とを備え、
前記ベース層には、前記粘着層の配置されていない側から、前記粘着層の配置されている側に、少なくとも剥離液を通過させる複数個の孔が形成されている、はんだ転写基材である。
【００３１】
第２の本発明は、
前記粘着層は、前記剥離液を注入すると膨張する特性を有している、第１の本発明のはんだ転写基材である。
【００３２】
第３の本発明は、
前記ベース層は、多孔性部材である、第１の本発明のはんだ転写基材である。
【００３３】
第４の本発明は、
前記複数個の孔は、前記ベース層の前記粘着層と接触していない側の面から前記ベース層の前記粘着層と接触する面へ向け貫通するように設けられている、第１の本発明のはんだ転写基材である。
【００３４】
第５の本発明は、
前記複数個の孔は、少なくとも前記粘着層の内側まで形成されている、第４の本発明のはんだ転写基材である。
【００３５】
第６の本発明は、
前記粘着層よりも前記ベース層の方が、加熱時における圧縮率が大きい、第１の本発明のはんだ転写基材である。
【００３６】
第７の本発明は、
複数個の孔を有するベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と、
を備えた、はんだ転写基材の製造方法である。
【００３７】
第８の本発明は、
ベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と、
少なくとも前記ベース層を貫通する孔を形成する貫通工程と
を備えた、はんだ転写基材の製造方法である。
【００３８】
第９の本発明は、
第１の本発明のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に接合させるはんだ接合工程と、
剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程とを備えた、はんだ転写方法である。
【００３９】
第１０の本発明は、
第１の本発明のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に拡散接合させるはんだ接合工程と、
フラックス成分を含有する剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程と、
はんだの融点以上に加熱を行い前記はんだ粉を溶融させるはんだ層形成工程とを備えた、はんだ転写方法である。
【発明の効果】
【００４０】
本発明によれば、円滑により剥離しやすい、はんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いたはんだ転写方法を提供することが出来る。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態１におけるはんだ転写基材を概念的に示す断面構成図
【図２（ａ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図２（ｂ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図２（ｃ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図２（ｄ）】本発明の実施の形態１におけるはんだ粉搭載工程を説明するための断面構成図
【図３（ａ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｂ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｃ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｄ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｅ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｆ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図３（ｇ）】本発明の実施の形態１におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ａ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｂ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｃ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｄ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｅ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｆ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図４（ｇ）】本発明の実施の形態２におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ａ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｂ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｃ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｄ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｅ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図５（ｆ）】本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図
【図６】（ａ）本発明の実施の形態４におけるはんだ転写基材を概念的に示す断面構成図、（ｂ）本発明の実施の形態４におけるはんだ転写基材を概念的に示す平面構成図
【図７】（ａ）〜（ｄ）本発明の実施の形態４のはんだ転写基材を用いた半導体装置の製造方法の中のはんだ転写方法を概念的に示す断面構成図
【図８】本発明の実施の形態１のはんだ転写基材とそれに対向して配置した回路基板を示す断面構成図
【図９】（ａ）〜（ｅ）従来の実施形態におけるはんだ層形成（プリコート）を行う工程の説明図
【図１０】（ａ）〜（ｃ）従来のはんだ層形成技術による脆弱な低誘電率膜を有する半導体素子上の電極端子に、はんだ層を形成する工程を概念的に示す拡大断面構成図
【発明を実施するための形態】
【００４２】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００４３】
（実施の形態１）
以下に、本発明にかかる実施の形態１におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法について説明する。
【００４４】
図１は、本発明の実施の形態１におけるはんだ転写基材を概念的に示す断面構成図である。
【００４５】
図１に示す通り、本実施の形態１のはんだ転写基材５は、ベース層１と、ベース層１上に配置した粘着層２と、粘着層２に接着するように搭載された複数のはんだ粉３とを備えている。
【００４６】
ベース層１は、複数個の孔を有する基材であり、その厚さｓ１は０．０２０〜２．０ｍｍである。該複数個の孔を有する基材は、繊維から成る材料であり、例えば、リンター紙（東京特殊紙業株式会社製、商品名）、パコパッド（株式会社マテリアル製、商品名）等のセルロースベース材や、トップボード（ヤマウチ株式会社製、商品名）、エースボード（市川毛織株式会社製、商品名）、チューコーフローＮＳボード（中興化成工業株式会社製、商品名）等の織布材や、これらを組み合わせた複合材を用いることができる。
【００４７】
このように、ベース層１は、繊維から成る基材であり、内部に複数の孔を有する構造のため、後述する加熱・加圧時は金型の平行度の傾きを吸収し、はんだ転写シートを均一に加熱・加圧するクッション材の役割を果たす。また、詳しくは後述するが、ベース層１は、剥離液をベース層の材料中に浸透しやすく粘着剤まで到達させる浸透材の役割を果たす。尚、このベース層１が、本発明の多孔性部材の一例に対応する。
【００４８】
粘着層２は、例えば、アクリル系、シリコーン系、ゴム系などの粘着剤から成る。
【００４９】
はんだ粉３は、ＳｎＡｇＣｕ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎＢｉ、Ｓｎ、Ｉｎ、ＳｎＢｉなどを用いれば良い。
【００５０】
粘着層２の厚みａ１は、はんだ粉３の径に対応し自由に設定することができる。例えば、はんだ粉３の径が２〜１２μｍの時、粘着層２の厚みａ１は５〜１００μｍにすることが好ましい。
【００５１】
次に、本実施の形態１のはんだ転写基材の製造方法について説明する。
【００５２】
はじめに、セルロースから成る厚さｓ１のベース層１上に、厚さａ１の粘着層２が形成される。この工程が、本発明の粘着層形成工程の一例に対応する。
【００５３】
次に、この粘着層２上にはんだ粉３が貼付けられる。この粘着層２の粘着剤としては、ゴム系樹脂が用いられる。また、はんだ粉３は、例えば、Ｓｎ３Ａｇ０．５Ｃｕを成分とするものが用いられる。図２（ａ）〜（ｄ）は、本実施の形態１のはんだ粉搭載工程を説明するための断面構成図である。
【００５４】
図２（ａ）に示すように、粘着層２の上に、はんだ粉３が配置される予定の複数の配置部７１が開けられているマスク７０が配置される。そして、図２（ｂ）に示すように、マスク７０の上から例えば刷毛などを用い複数のはんだ粉３が供給された後、マスク７０を除去する。続いて、図２（ｃ）に示すように、エアブロー７２によって、配置部７１以外に供給されたはんだ粉３が吹き飛ばされ、図２（ｄ）に示すように、複数の配置部７１のそれぞれに配置されたはんだ粉３が粘着層２上に残ることによって、はんだ転写基材５が作製される。
【００５５】
このようにマスク７０を用いてはんだ粉３を粘着層２に貼り付けるため、はんだ粉３同士には間隔が形成される。又、余分なはんだ粉３を除去することによって、厚さが実質上一定になるようにはんだ粉３を配置することが出来る。尚、この図２（ａ）〜（ｄ）の工程が、本発明のはんだ粉搭載工程の一例に対応する。又、刷毛に限らず、ふるいをかけることによって、はんだ粉３を供給しても良い。
【００５６】
以上のように、はんだ転写基材５が作成される。本実施の形態１では、例えば、ベース層１の厚さｓ１は１．５ｍｍ、粘着層２の厚みａ１は０．０５０ｍｍ、はんだ粉３の粒径は０．００２〜０．０１２ｍｍと設定される。ここで、ベース層１と粘着層２は、高温状態（例えば、１９０〜２１０℃）において同一荷重を負荷した場合、粘着層２の方がベース層１よりも圧縮率が大きくなるように、それぞれの材料、密度等が設定されている。
【００５７】
本実施の形態１では、ベース層１として、圧縮率が２０〜４０％（０．５ＭＰａ印加時のテンシロン測定機の結果）となるように、セルロース密度が調整されたものが用いられた。
【００５８】
次に、本実施の形態１のはんだ転写基材を用いた半導体装置の製造方法を説明するとともに、本発明のはんだ転写方法の一例についても同時に述べる。
【００５９】
図３（ａ）〜（ｇ）は、本実施の形態１におけるはんだ転写基材５を用いた半導体装置の製造方法を概念的に示す断面構成図である。以下、図３（ａ）〜（ｇ）を用いて本実施の形態１の半導体装置の製造方法について説明する。
【００６０】
図３（ａ）に示す通り、図中はんだ転写基材５の下側には、半導体素子６が設けられている。この半導体素子６の内部には脆弱な低誘電率膜（Ｕｌｔｒａ  ＬｏｗＫ）７が形成されており、図３（ａ）において、そのはんだ転写基材５側の表面には例えばＡｕ／ＮｉＰから成る複数個の突起電極８が電極パッド１２上に形成されている。尚、突起電極８は、平面視においてマトリックス状に形成されている。また、突起電極８が形成されていない部分の半導体素子６の表面は、例えばシリコンナイトライドなどの絶縁膜９で覆われている。
【００６１】
例えば、突起電極８は、高さが０．００８〜０．０１３ｍｍであり、０．０５０ｍｍのピッチで無電解めっき工法により形成されている。
【００６２】
なお、ここではんだ層形成の対象としている半導体素子６が、本発明の電子部品の一例に対応する。
【００６３】
まず、図３（ａ）に示す通り、はんだ転写基材５と半導体素子６が、はんだ転写基材５のはんだ粉３と、半導体素子６の突起電極８とが対向するように配置される。
【００６４】
次に、図３（ｂ）に示す通り、はんだ転写基材５のはんだ粉３が搭載された面が、突起電極８が形成されている面と重ね合わされ、加熱・加圧が行われる。加熱により粘着層２は軟化し、はんだ粉３が粘着層２中に埋まりながら、はんだ粉３と突起電極８は、突起電極８の界面で互いに拡散接合される。尚、はんだ粉３同士は間隔があり、はんだ粉３間には粘着層２が入り込むため、隣同士のはんだ粉３が溶融されつながることはない。又、軟化した粘着層２は、突起電極８上のはんだ粉３及び突起電極８と接着される。
【００６５】
ここで、高温状態（例えば、１９０〜２１０℃）における粘着層２の圧縮率がベース層１の圧縮率よりも高いため、粘着層２がベース層１よりも大きく変形し、粘着層２の厚みは、突起電極８に接触しない部分と接触する部分で異なる。接触しない部分の厚みａ２は、加熱・加圧する前の初期厚みとほぼ等しいのに対し、突起電極８に接触する部分の厚みｂ２は大きく圧縮される。例えば、ａ２は０．０４５ｍｍに対し、ｂ２は０．０３０〜０．０３５ｍｍとなった。一般的に、接着時の応力が強いほど、すなわち接着剤が圧縮されるほど接着強度が強くなることは知られている。そのため、圧縮量が大きい突起電極８と粘着層２は強固に接着される。この図３（ｂ）に示す工程が、本発明のはんだ接合工程の一例に対応する。
【００６６】
次に、図３（ｃ）に示す通り、はんだ転写基材５が貼り付けられた半導体素子６が、剥離液中に浸漬される。剥離液は、例えば、エタノール、イソプロピルアルコールなどを用いればよい。ここで、ベース層１に複数個の孔が形成されていることにより、浸漬により、剥離液はベース層１中を浸透し、粘着層２まで伝わる。そして、粘着層２中に剥離液が入り込み（黒色矢印参照）、粘着層２が厚み方向に膨潤する（白色矢印参照）。更に、粘着層２の粘着剤とはんだ粉３の界面に剥離液が入り、粘着剤とはんだ粉３、及び粘着剤と突起電極８の間の接着強度が低下する。
【００６７】
この時、突起電極８に接触する部分の粘着層２は、突起電極８に接触しない部分よりも、圧縮率が高いため、膨張率が大きくなる。特に、突起電極８に接触する部分において、粘着層２と突起電極８間の接着強度が下がり、はんだ転写基材５が剥がしやすくなるという効果もある。
【００６８】
なお、液中で加熱、超音波印加しても構わない。次の剥離工程で、より弱い力ではんだ転写基材５を剥離できるようになる。
【００６９】
なお、はんだ転写基材５への剥離液の供給方法は、浸漬法によらずとも、スピンコート、ディスペンサー、ポッティング、コータなど、はんだ転写基材５全体に剥離液が供給される方法であればいかなる方法を用いても構わない。この図３（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【００７０】
次に、図３（ｄ）に示す通り、はんだ転写基材５が半導体素子６から剥離される。突起電極８上のはんだ粉３は突起電極８と接合されているため、突起電極８上に残る。一方、突起電極８外の絶縁膜９上のはんだ粉３は、はんだと粘着剤（粘着層２）間の接着強度が、粘着剤（粘着層２）と絶縁膜９間の接着強度を上回るため、はんだ転写基材５側の粘着層２に持ち去られる。このようにして、突起電極８上にはんだ粉３が接合された状態になる。
【００７１】
また、前工程の剥離液浸漬により、粘着層２の接着剤と突起電極８間の接着強度が、突起電極８下の低誘電率膜７の界面強度を下回るため、低誘電率膜７の剥離や亀裂を起こすことなく、はんだ転写基材５を剥離することができる。この図３（ｄ）に示す工程が、本発明の転写基材剥離工程の一例に対応する。
【００７２】
この後、図３（ｅ）のようにフラックス１０を表面に供給した後、図３（ｆ）のようにリフロー炉に投入し、はんだ粉３が完全に溶融され、はんだ層３０が形成される。このように溶融させることではんだ高さが均一になり、後のフリップチップ実装時に、より確実に接合できるようになる。その後、図３（ｇ）の通り洗浄しフラックスを除去してもよい。
【００７３】
そして、フラックスを除去した半導体素子６を基板にフリップチップ実装することにより、半導体装置を作製することが出来る。
【００７４】
ここで、はんだ転写基材５の剥離工程について、比較結果を説明する。
【００７５】
１８０°ピール試験法でのはんだ粉３溶融後のはんだ転写基材５とＡｕ―Ｎｉ電極間の界面強度は、従来のように、剥離液が通過出来るような孔のないベース層を用い、かつ剥離液を用いない場合は１０Ｎ／２５ｍｍであったのに対し、本実施の形態１によれば２Ｎ／２５ｍｍまで低減される。
【００７６】
以上のように、本実施の形態１のはんだ転写基材によれば、ベース層に剥離液を浸透させる複数個の孔が形成されているため、脆弱な誘電膜をもつ半導体素子においても、脆弱な誘電膜の剥離・亀裂の発生、特に電極パッド下の誘電膜の剥離・亀裂を低減することが出来、はんだ転写基材を剥離し易くなる。
【００７７】
また、本実施の形態１によれば、実質上一定の厚さになるように複数のはんだ粉３が配置され、それを突起電極に転写するため、はんだ転写量のばらつきを抑制し、適切な厚さのはんだ層をより確実に形成できる。
【００７８】
また、近年、生産性を向上させるために、半導体素子の大口径化（例えば、直径３００ｍｍ）、基板の大型化の要請があるが、大面積の金型において、加熱・加圧装置の上金型・下金型の平坦度・平行度を確保するのが非常に困難であり、面内を同一加熱条件で加熱・加圧できずに、はんだブリッジ不良やはんだ転写量不足が発生する場合があるといった問題があった。しかしながら、本実施の形態１では、ベース層１は、繊維から成る基材であり、クッション性を有しているため、加熱・加圧時は金型の平行度の傾きを吸収し、はんだ転写シートを均一に加熱・加圧するクッション材の役割を果たす。
【００７９】
そのため、大口径の半導体素子においても、面内をより均一な加熱条件で加熱・加圧を行うことが可能となる。
【００８０】
（実施の形態２）
以下に、本発明にかかる実施の形態２におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法について説明する。
【００８１】
本実施の形態２のはんだ転写基材の基本的な構成は、実施の形態１と同じであるが、ベース層と粘着層の高温状態における圧縮率が、実施の形態１と異なっている。尚、実施の形態１と同様の構成については同一の符号を付している。
【００８２】
図４（ａ）〜（ｇ）は、本実施の形態２におけるはんだ転写基材５０を用いた半導体装置の製造方法を概念的に示す断面構成図である。
【００８３】
図４（ａ）に示す通り、本実施の形態２のはんだ転写基材５０は、ベース層１１と、ベース層１１上に配置した粘着層２１と、粘着層２１に接着するように搭載された複数のはんだ粉３とを備えている。
【００８４】
ベース層１１は、複数個の孔を有する基材であり、その厚さｓ１は０．０２０〜２．０ｍｍである。該複数個の孔を有する基材は、繊維から成る材料であり、例えば、リンター紙（東京特殊紙業株式会社製、商品名）、パコパッド（株式会社マテリアル製、商品名）等のセルロースベース材や、トップボード（ヤマウチ株式会社製、商品名）、エースボード（市川毛織株式会社製、商品名）、チューコーフローＮＳボード（中興化成工業株式会社製、商品名）等の織布材や、これらの組み合わせた複合材を用いることができる。
【００８５】
粘着層２１は、例えば、アクリル系、シリコーン系、ゴム系などの粘着剤から成る。はんだ粉３は、ＳｎＡｇＣｕ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎＢｉ、Ｓｎ、Ｉｎ、ＳｎＢｉなどを用いれば良い。
【００８６】
ここで、ベース層１１と粘着層２１とを同一荷重で押し込んだ結果、高温状態（１９０〜２１０℃）でのベース層１１の圧縮率は、粘着層２１の圧縮率よりも大きい。すなわち、本実施の形態２では、高温状態におけるベース層１１と粘着層２１の圧縮率の大小関係が実施の形態１のベース層１と粘着層２とは反対になっている。
【００８７】
尚、本実施の形態２のはんだ転写基材５０の製造方法は、実施の形態１と同様に、セルロースから成る厚さｓ１のベース層１１上に、厚さａ１の粘着層２１が形成される。粘着層２１の粘着剤としては、ゴム系樹脂が用いられる。次に、この粘着層２１上にはんだ粉３が貼付けられて、はんだ転写基材５０が作製される。尚、はんだ粉３は、例えば、Ｓｎ３Ａｇ０．５Ｃｕを成分とするものが用いられ、粘着剤は、例えばゴム系樹脂から成るものが用いられた。
【００８８】
本実施の形態２では、例えば、ベース層１１の厚さｓ１は１．５ｍｍ、粘着層２１の厚みａ１は０．０５０ｍｍ、はんだ粒径は０．００２〜０．０１２ｍｍと設定される。ここで、本実施の形態２では、ベース層１１として、圧縮率が７０〜９５％（０．５ＭＰａ印加時のテンシロン測定機の結果）となるように、セルロース密度が調整されたものが用いられた。このように、セルロース密度を調整することにより、ベース層１１の圧縮率を実施の形態１と異なったものにすることが出来る。
【００８９】
上記のように、ベース層１１と粘着層２１は、高温状態（例えば、１９０〜２１０℃）において同一荷重を負荷した場合、ベース層１１の方が粘着層２１よりも圧縮率が大きくなるように、それぞれの材料、密度等が設定されている。
【００９０】
次に、本実施の形態２のはんだ転写基材を用いた半導体装置の製造方法について説明するとともに、本発明のはんだ転写方法の一例についても同時に述べる。
【００９１】
図４（ａ）に示すように、半導体素子６の内部には、絶縁膜として脆弱な低誘電率膜（Ｕｌｔｒａ  ＬｏｗＫ）７が形成されており、そのはんだ転写基材５０側の表面には例えばＡｕ／Ｎｉから成る複数個の突起電極８が電極パッド１２上に形成されている。尚、突起電極８は、平面視においてマトリックス状に形成されている。また、突起電極８が形成されていない部分の半導体素子６の表面は例えばシリコンナイトライドなどの絶縁膜９で覆われている。
【００９２】
例えば、突起電極８は、高さが０．００８〜０．０１３ｍｍであり、０．０５０ｍｍのピッチで電解めっき工法により形成されている。
【００９３】
まず、図４（ａ）に示す通り、はんだ転写基材５０と半導体素子６が、はんだ転写基材５０のはんだ粉３と、半導体素子６の突起電極８が対向するように配置される。
【００９４】
次に、図４（ｂ）に示す通り、はんだ転写基材５０のはんだ粉３が搭載された面と、半導体素子６の突起電極８が形成された面を重ね合わせ、加熱・加圧が行われる。ベース層１１は粘着層２１よりも圧縮率が高いため、半導体素子６が例えば直径３００ｍｍのように大口径のウエーハであっても、クッション材として働き、金型同士の平坦度・平行度の差を吸収し、エリア配置の３００ｍｍウエーハ内の突起電極上に均一に応力を与えることができる。
【００９５】
また、ベース層１１の圧縮率が、粘着層２１の圧縮率よりも高いため、ベース層１１が、突起電極８の厚みを吸収し、粘着層２１よりも大きく変形する。そのために、突起電極８と接触する部分の粘着層２１の厚みａ４及び突起電極８と接触しない部分の厚みａ２は、共に初期厚みａ１（加熱・加圧する前）とほぼ変化しない。例えば、ａ１が０．０２５ｍｍに対し、ａ２、ａ４は０．０２２〜０．０２５ｍｍとなる。この図４（ｂ）に示す工程が、本発明のはんだ接合工程の一例に対応する。
【００９６】
次に、図４（ｃ）に示す通り、はんだ転写基材５０が貼り付けられた半導体素子６が、剥離液を入れた液槽中に浸漬される。剥離液は、例えば、エタノール、イソプロピルアルコールなどを用いればよい。液槽への浸漬により、剥離液はベース層１１中を浸透し粘着層２１まで伝わる。そして、粘着層２１中に剥離液が入り込み（黒色矢印参照）、粘着層２１が厚み方向に膨潤する（白色矢印参照）。更に、粘着層２１の粘着剤とはんだ粉３の界面に剥離液が入り、粘着層２１の粘着剤と、はんだ粉３及び突起電極８間の接着強度が低下する。
【００９７】
また、加圧による粘着層２１の厚みの収縮率が少ないので、粘着層２１と突起電極８間の接着強度が低くなり、はんだ転写基材５０が剥がしやすくなるという効果もある。
【００９８】
なお、剥離液中で加熱、超音波印加しても構わない。このようにすることで、次の剥離工程で、より弱い力ではんだ転写基材５０を剥離できるようになる。
【００９９】
なお、はんだ転写基材５０への剥離液の供給方法は、浸漬法によらずとも、スピンコート、ディスペンサー、ポッティング、コータなど、はんだ転写基材５０全体に剥離液が供給される方法であればいかなる方法を用いても構わない。この図４（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【０１００】
次に、図４（ｄ）に示す通り、はんだ転写基材５０が剥離される。突起電極８上のはんだ粉３は突起電極８と接合されているため、突起電極８上に残る。一方、突起電極８外の絶縁膜９上のはんだ粉３は、はんだと粘着剤（粘着層２１）間の接着強度が、粘着剤（粘着層２１）と絶縁膜９間の接着強度を上回るため、はんだ転写基材５０側の粘着層２１に持ち去られる。このようにして、突起電極８上にはんだ粉３が接合された状態になる。
【０１０１】
また、前工程の剥離液浸漬により、粘着層２１と突起電極８間の接着強度が、突起電極８下の低誘電率膜７の界面強度を下回るため、低誘電率膜７の剥離や亀裂を起こすことなく、はんだ転写基材５０を剥離することができる。この図４（ｄ）に示す工程が、本発明の転写基材剥離工程の一例に対応する。
【０１０２】
この後、図４（ｅ）のようにフラックス１０を表面に供給した後、図４（ｆ）のようにリフロー炉に投入し、はんだ粉３が完全に溶融され、はんだ層３０が形成される。その後、図４（ｇ）の通り洗浄しフラックスを除去してもよい。溶融させることではんだ高さが均一になり、フリップチップ実装時に、より確実に接合できるようになる。そして、半導体素子６をフリップチップ実装することにより、半導体装置を作製することが出来る。
【０１０３】
本実施の形態２によれば、実施の形態１と同様に粘着層２１を膨張させることにより接着強度を下げるだけでなく、実施の形態１に比べ粘着層２１の圧縮率が小さいことにより、突起電極との接着強度も小さくなるため、より弱い剥離強度ではんだ転写基材を半導体素子６から剥離することが可能となる。例えば、１８０°ピール試験法による、はんだ粉３溶融後のはんだ転写基材５０とＡｕ―Ｎｉ電極間の界面強度が、１０Ｎ／２５ｍｍから１Ｎ／２５ｍｍまで低減される。
【０１０４】
（実施の形態３）
以下に、本発明にかかる実施の形態３におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法について説明する。
【０１０５】
本実施の形態３では、実施の形態２と同様のはんだ転写基材５０を用いているが、剥離液の供給方法と剥離液がフラックス成分を含有している点が異なっている。そのため、実施の形態２との相違点を中心に説明する。尚、実施の形態２と同様の構成には、同一の符号が付されている。
【０１０６】
図５（ａ）〜（ｆ）は、本発明の実施の形態３におけるはんだ転写基材を用いた半導体装置の製造方法を概念的に示す断面構成図である。
【０１０７】
図５（ａ）、（ｂ）は実施の形態２の図４（ａ）、（ｂ）と同様であるため、説明を省略する。
【０１０８】
図５（ｃ）に示す通り、例えば、ディスペンサー、スピンコーター、ポッティング、バーコーターなどの剥離液供給手段により、剥離液がベース層１１の裏面１１ａの全面に供給される。この剥離液にはフラックス成分が含まれている。該剥離液は内部に空気孔を有する該ベース層１１中に浸透していき、粘着層２１中を伝わった後、突起電極８と粘着層２１界面に伝わる。そして、粘着層２１が厚み方向に膨潤する。図中、剥離液の流れが、黒色矢印で示されており、膨潤が白色矢印で示されている。この図５（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【０１０９】
図５（ｄ）に示す通り、はんだ転写基材５０を剥がす際には、突起電極８上のはんだ粉３の上がフラックス成分で覆われる。ここで、フラックス成分は、離型材の作用を有するため、粘着層２１と突起電極８間の接着強度を下げることができ、より低い強度で剥離することが可能となる。尚、図５（ｄ）において、フラックス成分は、符号１３で示されている。
【０１１０】
次に、図５（ｅ）、図５（ｆ）に示す通り、フラックス成分１３で覆われた半導体素子６がリフロー炉に投入され、はんだ粉３が溶融され、はんだ層３０が形成される。この図５（ｅ）に示す工程が、本発明のはんだ層形成工程の一例に相当する。
【０１１１】
続いて、図５（ｆ）に示す通り、フラックス残渣が洗浄により除去される。
【０１１２】
ここで、剥離後にフラックスが突起電極を覆うため、フラクサーやフラックス供給装置などによるフラックス供給工程が不要となり、製造工程が削減され、生産性が向上する効果もある。
【０１１３】
そして、半導体素子６をフリップチップ実装などにより基板に実装することにより半導体装置が作製される。
【０１１４】
本実施の形態３の剥離液の供給手段によれば、剥離液の供給量及び供給箇所を制御できるため、剥離液を供給する必要のない半導体素子６の裏面６ａや基板の裏面には供給されないので、裏面に付着した剥離液を除去する工程が不要になり、生産性が向上する効果がある。また、本供給手段によれば、供給前の剥離液が例えばシリンジなどの密閉容器中で保管されるため、剥離液の交換寿命を長くすることができ、生産性が向上するといった効果もある。
【０１１５】
尚、本実施の形態３では、フラックス成分を含有した剥離液をディスペンサーなどで供給したが、そのような剥離液を入れた液槽中に浸漬することにしても良い。
【０１１６】
（実施の形態４）
以下に、本発明にかかる実施の形態４におけるはんだ転写基材、はんだ転写基材の製造方法、及びはんだ転写基材を用いた半導体装置の製造方法について説明する。
【０１１７】
本実施の形態４のはんだ転写基材は、基本的な構成は実施の形態１と同じであるが、ベース層の構成と、ベース層及び粘着層を貫通する貫通孔が形成されている点が異なっており、剥離液の供給方法が異なっている。そのため、本相違点を中心に説明する。尚、実施の形態１と同一の構成については同一の符号が付されている。
【０１１８】
図６（ａ）は本発明の実施の形態４におけるはんだ転写基材５００を概念的に示す断面構成図であり、図６（ｂ）は本発明の実施の形態４におけるはんだ転写基材５００を概念的に示す平面構成図である。尚、図６（ｂ）は、図６（ａ）において下方からはんだ転写基材５００を視た図である。
【０１１９】
図６（ａ）に示す通り、本発明の実施の形態４におけるはんだ転写基材５００は、ベース層１１０と、該ベース層１１０上に形成された粘着層２と、該粘着層２上に接着されたはんだ粉３と、該ベース層１１０と該粘着層２を貫通するように設けられた貫通孔１５とを備えている。
【０１２０】
ベース層１１０は、クッション性のある材料であり、例えばシリコーン、ゴム、ＰＥＴ、ＰＥＮなどを用いることができる。尚、本実施の形態４のベース層１１０の素材自体には、剥離液が通過可能な複数個の孔は形成されていない。
【０１２１】
また、粘着層２は、例えば、アクリル系、シリコーン系、ゴム系などの粘着剤から成る。さらに、はんだ粉３は、ＳｎＡｇＣｕ、ＳｎＡｇＢｉＩｎ、ＳｎＺｎＢｉ、Ｓｎ、Ｉｎ、ＳｎＢｉなどから成る。
【０１２２】
次に、本実施の形態４におけるはんだ転写基材５００の製造方法について説明する。
【０１２３】
はじめに、厚さｓ１のベース層１１０上に、厚さａ１の粘着層２が形成される。この工程が、本発明の粘着層形成工程の一例に対応する。
【０１２４】
次に、この粘着層２上にはんだ粉３が貼付けられる。この工程が、本発明のはんだ粉搭載工程の一例に対応する。
【０１２５】
続いて、ベース層１１０及び粘着層２を貫通した貫通孔１５が形成される。この貫通孔１５は、パンチング等によって形成することが出来る。この工程が、本発明の貫通工程の一例に対応する。
【０１２６】
以上の工程により、はんだ転写基材５が作成される。尚、はんだ粉３は、例えば、Ｓｎ３Ａｇ０．５Ｃｕを成分とするものが用いられ、粘着剤は、例えばゴム系樹脂から成るものが用いられた。本実施の形態４では、実施の形態１と同様に、例えば、ベース材の厚さｓ１は１．５ｍｍ、粘着層の厚みａ１は０．０５０ｍｍ、はんだ粒径は０．００２〜０．０１２ｍｍと設定される。
【０１２７】
次に、本実施の形態４のはんだ転写基材を用いた半導体装置の製造方法について説明するとともに、本発明のはんだ転写方法の一例についても同時に述べる。
【０１２８】
図７（ａ）〜（ｄ）は本発明の実施の形態４におけるはんだ転写基材を用いた半導体装置の製造方法の中のはんだ転写方法を概念的に示す断面構成図である。
【０１２９】
図７（ａ）に示す通り、脆弱な低誘電率膜７（例えば、Ｅｘｔｒｅｍｅｌｙ  Ｌｏｗ−ｋ）を有する半導体素子６上には、突起電極８が複数個マトリックス上にエリア配置で設けられている。突起電極８は、電極パッド１２上に形成されており、例えばＣｕから成り、０．０４０ｍｍピッチで等間隔に、高さ０．０２０ｍｍで設けられている。該はんだ転写基材５００は、そのはんだ粉３が半導体素子６の突起電極８に対向するように配置される。
【０１３０】
次に、図７（ｂ）に示す通り、はんだ転写基材５００のはんだ粉３が搭載されている面と、半導体素子６の突起電極８が形成されている面を重ね合わせて加熱加圧し、粘着層２が圧縮変形される。ここで、粘着層２と突起電極８は接着される。この図７（ｂ）に示す工程が、本発明のはんだ接合工程の一例に対応する。
【０１３１】
次に、図７（ｃ）に示す通り、はんだ転写基材５００の裏面１１０ａへ、剥離液が供給される。すると、剥離液は貫通孔１５を通って、粘着層２に届き、粘着層２を膨潤させる。この作用により、粘着層２と突起電極８間の接着強度は低減される。図中、剥離液の流れが、黒色矢印で示されており、膨潤が白色矢印で示されている。この図７（ｃ）に示す工程が、本発明の剥離液浸透工程の一例に対応する。
【０１３２】
図７（ｄ）に示す通り、はんだ転写基材５００を半導体素子６から剥がす工程において、より低い強度で剥離することができる。この図７（ｄ）に示す工程が、本発明の転写基材剥離工程の一例に対応する。後の工程は、実施の形態１と同様である。
【０１３３】
以上のように、本実施の形態４では、ベース層１１０は、剥離液が通過可能な複数個の空気孔を保有しない密な素材であっても、貫通孔を介して剥離液を注入できるため、はんだ転写基材・突起電極界面に剥離液を注入することが容易となる。更に、本注入方法によれば、特に突起電極と接合されたはんだ粉と粘着層の間に剥離液が、複数の孔を使う場合に比べて、より伝わりやすくなるといった効果がある。
【０１３４】
また、ベース層１１０は、それ自体がクッション性のある材料なので、例えば４５０ｍｍ×４５０ｍｍの大型のガラスエポキシ基板上の突起電極に対しても、ベース層１１０が金型間の平行度・平坦度を吸収し、突起電極上に均一に応力を与えることができる。
【０１３５】
尚、本実施の形態４においても、上記実施の形態３と同様に、剥離液中にフラックス成分が含まれていても良い。
【０１３６】
又、本実施の形態４においても、実施の形態１又は実施の形態２のような粘着層２側に向けて剥離液を通過させる複数個の孔が形成されたベース層１、１１を用いても良い。この場合、貫通孔１５とベース層１、１１の素材自体の孔から剥離液が通過することになる。
【０１３７】
尚、本実施の形態４のはんだ転写基材５００では、貫通孔１５はベース層１１０及び粘着層２の双方とも貫通していたが、粘着層２の途中まで貫通する構成であってもよいし、ベース層１１０のみ貫通した構成であってもよい。
【０１３８】
また、本実施の形態では、ベース層１１０上に粘着層２に複数のはんだ粉３を貼り付けた後に、貫通孔１５を形成していたが、この順番に限らない。すなわち、ベース層１１０のみに貫通孔を形成する場合には、粘着層２を形成する前にベース層１１０に貫通孔を形成しても良いし、ベース層１１０及び粘着層２に貫通孔を形成する場合には、複数のはんだ粉３を貼り付ける前に、貫通孔を形成してもよい。
【０１３９】
また、本実施の形態４では、ベース層１１０についてクッション性があるとして説明したが、剛性があっても良い。
【０１４０】
尚、上記実施の形態１〜４では、半導体素子等の電子部品を用いて説明しているが、電子部品ではなく、回路基板であってもよい。図８は、実施の形態１で示したはんだ転写基材５と、はんだ転写基材５に対向するように配置された回路基板１６を示す断面構成図である。図８に示すように、回路基板１６の基材上に電極パッド１２が形成されており、電極パッド１２上に突起電極８が形成されている。このような回路基板１６において、例えば、基材がシリコーンから形成されており、電極パッド１２がＳｉとの密着力が弱いＣｕから形成されているような基材と電極パッドの密着力が弱い構成であっても、本発明を適用することにより、はんだ転写基材を剥離する際に電極パッドが回路基板から剥離することを低減することが出来る。
【０１４１】
以上、実施の形態１〜４において説明したように、本発明のはんだ転写基材及びその製造方法によれば、基材中に複数個の孔を有するため、剥離液を粘着層に浸透させることができ、その結果、はんだ転写基材の剥離強度が、電極パッド下の界面強度や脆弱な膜の破壊強度を下回るので、はんだ転写基材を剥離する工程においても、電極パッドや電極パッド下の脆弱な低誘電率膜が剥離したりすることを防ぐことができる。
【０１４２】
また、はんだ転写基材自体がクッション性を有するため、大型基板への転写に対しても、金型の傾きを吸収できるので、転写することが可能となる。
【０１４３】
このように、本発明のはんだ転写基材及びその製造方法によれば、低誘電率膜のような脆弱な膜を有する半導体素子等の電子部品や回路基板に対して、脆弱な膜の剥離・亀裂の発生を低減し、適切な厚さのはんだ層をより確実に転写形成できる。
【０１４４】
尚、本実施の形態１〜４は同時に実施しても良い。
【０１４５】
尚、上記実施の形態１〜４では、粘着層２は剥離液を注入することによって膨張する特性を有していたが、有していなくても良い。
【０１４６】
また、上記実施の形態１〜４におけるベース層１、１１、１１０は、いずれもクッション性を有する部材であるが、クッション性を有していなくても良い。このような場合でも、複数個の孔を通して剥離液を供給することにより、従来と比較すると、はんだ転写基材を半導体素子からはがし易くすることが可能となる。
【産業上の利用可能性】
【０１４７】
本発明に係るはんだ転写基材、はんだ転写基材の製造方法及びはんだ転写方法は、はんだ転写基材をより剥離し易いという効果を有し、狭ピッチ化が進展する半導体素子や、低誘電率材料などからなる層間絶縁膜を有する半導体素子などを実装する実装分野において特に有用である。
【符号の説明】
【０１４８】
１、１１、１１０  ベース層
２、２１  粘着層
３  はんだ粉
５、５０、５００  はんだ転写基材
６  半導体素子
７  低誘電率膜
８  突起電極
９  絶縁膜
１０  フラックス
１２  電極パッド
１３  フラックス成分
１５  貫通孔
１６  回路基板
３０  はんだ層
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ベース層と、
前記ベース層上に配置された粘着層と、
前記粘着層上に配置された複数のはんだ粉とを備え、
前記ベース層には、前記粘着層の配置されていない側から、前記粘着層の配置されている側に、少なくとも剥離液を通過させる複数個の孔が形成されている、はんだ転写基材。
【請求項２】
前記粘着層は、前記剥離液を注入すると膨張する特性を有している、請求項１に記載のはんだ転写基材。
【請求項３】
前記ベース層は、多孔性部材である、請求項１に記載のはんだ転写基材。
【請求項４】
前記複数個の孔は、前記ベース層の前記粘着層と接触していない面から前記ベース層の前記粘着層と接触する面へ向け貫通するように設けられている、請求項１に記載のはんだ転写基材。
【請求項５】
前記複数個の孔は、少なくとも前記粘着層の内側まで形成されている、請求項４記載のはんだ転写基材。
【請求項６】
前記粘着層よりも前記ベース層の方が、加熱時における圧縮率が大きい、請求項１に記載のはんだ転写基材。
【請求項７】
複数個の孔を有するベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と
を備えた、はんだ転写基材の製造方法。
【請求項８】
ベース層表面に粘着層を形成する粘着層形成工程と、
前記粘着層上に、隙間を有するように複数のはんだ粉を搭載するはんだ粉搭載工程と、
少なくとも前記ベース層を貫通する孔を形成する貫通工程と
を備えた、はんだ転写基材の製造方法。
【請求項９】
請求項１に記載のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に接合させるはんだ接合工程と、
剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程とを備えた、はんだ転写方法。
【請求項１０】
請求項１に記載のはんだ転写基材と、電極が表面に形成された回路基板又は電子部品とを、前記はんだ粉が搭載された面が前記電極の形成された面に対向するように重ね合わせて加熱加圧し、前記はんだ粉を前記電極に拡散接合させるはんだ接合工程と、
フラックス成分を含有する剥離液を前記ベース層内に設けられた複数個の孔を介して前記粘着層に浸透させる剥離液浸透工程と、
前記はんだ転写基材を前記回路基板又は前記電子部品から剥離する転写基材剥離工程と、
はんだの融点以上に加熱を行い前記はんだ粉を溶融させるはんだ層形成工程とを備えた、はんだ転写方法。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2012132175.tif 000033
【図２（ａ）】
2012132175.tif 000034
【図２（ｂ）】
2012132175.tif 000035
【図２（ｃ）】
2012132175.tif 000036
【図２（ｄ）】
2012132175.tif 000037
【図３（ａ）】
2012132175.tif 000038
【図３（ｂ）】
2012132175.tif 000039
【図３（ｃ）】
2012132175.tif 000040
【図３（ｄ）】
2012132175.tif 000041
【図３（ｅ）】
2012132175.tif 000042
【図３（ｆ）】
2012132175.tif 000043
【図３（ｇ）】
2012132175.tif 000044
【図４（ａ）】
2012132175.tif 000045
【図４（ｂ）】
2012132175.tif 000046
【図４（ｃ）】
2012132175.tif 000047
【図４（ｄ）】
2012132175.tif 000048
【図４（ｅ）】
2012132175.tif 000049
【図４（ｆ）】
2012132175.tif 000050
【図４（ｇ）】
2012132175.tif 000051
【図５（ａ）】
2012132175.tif 000052
【図５（ｂ）】
2012132175.tif 000053
【図５（ｃ）】
2012132175.tif 000054
【図５（ｄ）】
2012132175.tif 000055
【図５（ｅ）】
2012132175.tif 000056
【図５（ｆ）】
2012132175.tif 000057
【図６】
2012132175.tif 000058
【図７】
2012132175.tif 000059
【図８】
2012132175.tif 000060
【図９】
2012132175.tif 000061
【図１０】
2012132175.tif 000062
【国際調査報告】
2012132175.tif 000063
2012132175.tif 000064
2012132175.tif 000065
2012132175.tif 000066
2012132175.tif 000067
2012132175.tif 000068
2012132175.tif 000069
2012132175.tif 000070