<figure><img src="image_1.png" /></figure>

**Titre:** Réalisation de filtres analogiques Gm-C configurables dans les circuits intégrés

**Title:** Réalisation de filtres analogiques Gm-C configurables dans les circuits intégrés

**Auteur:** Jean-Charles Voghell

**Author:** Jean-Charles Voghell

**Date:** 2000

**Type:** Mémoire ou thèse / Dissertation or Thesis

**Référence:** Voghell, J.-C. (2000). Réalisation de filtres analogiques Gm-C configurables dans les circuits intégrés [Mémoire de maîtrise, École Polytechnique de Montréal]. PolyPublie. https://publications.polymtl.ca/8869/

<figure><img src="image_2.png" /></figure>

Document en libre accès dans PolyPublie
Open Access document in PolyPublie

**URL de PolyPublie:** https://publications.polymtl.ca/8869/

**PolyPublie URL:** https://publications.polymtl.ca/8869/

**Directeurs de recherche:** Mohamad Sawan

**Advisors:** Mohamad Sawan

**Programme:** Non spécifié

**Program:** Non spécifié
UNIVERSITÉ DE MONTRÉAL

RÉALISATION DE FILTRES ANALOGIQUES Gm-C CONFIGURABLES
DANS LES CIRCUITS INTÉGRÉS

JEAN-CHARLES VOGHELL

DÉPARTEMENT DE GÉNIE ÉLECTRIQUE ET DE GÉNIE INFORMATIQUE

ÉCOLE POLYTECHNIQUE DE MONTRÉAL

MÉMOIRE PRÉSENTÉ EN VUE DE L'OBTENTION

DU DIPLÔME DE MAÎTRISE ÈS SCIENCES APPLIQUÉES

(GÉNIE ÉLECTRIQUE)

JUIN 2000
<figure><img src="image_3.png" /></figure>

National Library
of Canada

Acquisitions and
Bibliographic Services

395 Wellington Street
Ottawa ON K1A 0N4
Canada

Bibliothèque nationale
du Canada

Acquisitions et
services bibliographiques

395, rue Wellington
Ottawa ON K1A 0N4
Canada

Your file Votre référence

Our file Notre référence

The author has granted a non-exclusive licence allowing the National Library of Canada to reproduce, loan, distribute or sell copies of this thesis in microform, paper or electronic formats.

The author retains ownership of the copyright in this thesis. Neither the thesis nor substantial extracts from it may be printed or otherwise reproduced without the author's permission.

L'auteur a accordé une licence non exclusive permettant à la Bibliothèque nationale du Canada de reproduire, prêter, distribuer ou vendre des copies de cette thèse sous la forme de microfiche/film, de reproduction sur papier ou sur format électronique.

L'auteur conserve la propriété du droit d'auteur qui protège cette thèse. Ni la thèse ni des extraits substantiels de celle-ci ne doivent être imprimés ou autrement reproduits sans son autorisation.

0-612-60919-7

Canada
UNIVERSITÉ DE MONTRÉAL

ÉCOLE POLYTECHNIQUE DE MONTRÉAL

Ce mémoire intitulé:

RÉALISATION DE FILTRES ANALOGIQUES Gm-C CONFIGURABLES
DANS LES CIRCUITS INTÉGRÉS

présenté par: VOGHELL Jean-Charles

en vue de l'obtention du diplôme de: Maîtrise ès sciences appliquées

a été dûment accepté par le jury d'examen constitué de :

M. SAVARIA, Yvon, Ph.D., Président

M. SAWAN, Mohamad, Ph.D., membre et directeur de recherche

M. GUARDO, Robert, Ph.D., membre
À Aline et Benoit ...
REMERCIEMENTS

Je tiens à remercier personnellement plusieurs personnes qui ont grandement contribué à la réalisation de ce mémoire par leur support et leurs encouragements constants. Je tiens donc à remercier ma famille, mes parents, mes grand-parents et plus particulièrement Julie, ma future épouse, à qui j'espère pouvoir donner autant d'encouragements qu'elle l'a fait pour moi dans l'accomplissement de sa maîtrise.

Bien évidemment, je dois remercier le professeur Mohamad Sawan pour m'avoir offert la chance de réaliser ce projet et qui m'a guidé patiemment et sagement en cours de route.

De plus, je tiens à remercier mes collègues de l'équipe Polystim, dirigée par Mohamad Sawan pour leur présence, leur support technique et pour avoir mis de la vie dans le laboratoire.

Finalement, je tiens à remercier la Société Canadienne de Microélectronique pour la fabrication des composants et pour les équipements mis à notre disposition, ainsi que le CRSNG pour le support financier de ce projet.
# RÉSUMÉ

La fabrication d'appareils électroniques de petites dimensions et de faible consommation de puissance est de nos jours une préoccupation constante. On retrouve un intérêt similaire pour l'utilisation de filtres analogiques dans les circuits intégrés dédiés à des applications biomédicales, aux appareils portables, ou tout simplement pour la réduction de la surface exploitée des circuits en général.

Ce projet de maîtrise consiste à réaliser des filtres analogiques actifs à l'aide d'intégrateurs transconductance-condensateur (Gm-C) dans des circuits intégrés. L'avantage que procure l'utilisation des cellules de transconductance (Gm), par rapport aux autres techniques existantes, c'est qu'il s'agit d'éléments simples, capables de fonctionner à des vitesses élevées, tout en permettant d'ajuster les paramètres des filtres réalisés.

Nous avons développé, dans le cadre de ce projet, une nouvelle cellule Gm contrôlée par une source de courant programmable et commandée par un convertisseur numérique-analogique. Cette cellule a été conçue en effectuant les compromis nécessaires pour obtenir des caractéristiques s'approchant d'un intégrateur idéal. Plusieurs exemples d'applications utilisant ces dispositifs pour réaliser des filtres sont présentés dans ce mémoire. Nous présentons aussi les simulations nécessaires à la conception des circuits et les résultats expérimentaux obtenus avec des composants fabriqués dans la technologie CMOS 0.35µm, soit une source de courant programmable et un filtre passe-bande du second et du huitième ordre. Nous présentons enfin une analyse montrant les effets
causés par les éléments non idéaux sur les caractéristiques des filtres communément utilisés.
ABSTRACT

Since the interest in manufacturing small devices is continuously growing, several applications require miniaturization of electronic systems by using integrated circuits. We note such a tendency in analog signal processing circuits (eg. analog filtering) used in implantable biomedical devices, handheld devices or simply for area reduction of circuits.

The main objective of this project is to realize tunable continuous time analog filters by using a transconductance-capacitor (Gm-C) pair as an integrator in integrated circuits. Simplicity, high speed operation and programmability give transconductor cells (Gm) great advantages over alternative techniques.

In this project, a new current tunable Gm cell architecture is proposed by using a programmable current source based on a digital to analog converter. All efforts and compromises have been made to obtain integrator characteristics that approach the ideal case. Also, examples of specific applications where Gm cells are used in filters are presented. Moreover, simulation and test results of two experimental integrated circuits fabricated in a 0.35µm CMOS technology are reported. These components are respectively a programmable current source based on a digital to analog converter and a programmable eight order bandpass filter. Finally, an analysis of the effects of non-ideal characteristics on the most commonly used filter classes is made.
TABLE DES MATIÈRES

DÉDICACE....................................................iv

REMERCIEMENTS................................................v

RÉSUMÉ....................................................vi

ABSTRACT..................................................viii

TABLE DES MATIÈRES......................................ix

LISTE DES TABLEAUX......................................xiii

LISTE DES FIGURES........................................xiv

LISTE DES SYMBOLES ET DES ABRÉVIATIONS................xix

LISTE DES ANNEXES........................................xxii

INTRODUCTION................................................1

CHAPITRE I: APERÇU DES ARCHITECTURES DE TRANSCONDUCTANCE
ET DES TECHNIQUES DE RÉALISATION

DES FILTRES Gm-C......................................6

1.1 INTRODUCTION........................................6

1.2 CONCEPTION DES FILTRES ANALOGIQUES DANS LES CIRCUITS INTÉGRÉS......6

1.3 TECHNIQUES DE RÉALISATION DES FILTRES................8

1.3.1 Sections quadratiques mises en cascade................8

1.3.2 Modèle du gyrateur................................10

1.3.3 Modèle à variables d'état................................11

1.4 SURVOL DES ARCHITECTURES DE TRANSCONDUCTANCES................15
<table><tr><td>1.4.1 Cellule opérant dans la région ohmique.</td><td>16</td></tr><tr><td>1.4.2 Cellule basée sur des inverseurs.</td><td>17</td></tr><tr><td>1.4.3 Cellule différentielle simple.</td><td>18</td></tr><tr><td>1.4.4 Cellule différentielle simple avec étage de sortie.</td><td>19</td></tr><tr><td>1.4.5 Cellule différentielle double et résistance négative.</td><td>21</td></tr><tr><td>1.5 CONCLUSION.</td><td>25</td></tr></table>

## CHAPITRE II: CONTRÔLE DES FILTRES Gm-C.

2.1 INTRODUCTION.

2.2 PROCÉDURE DE CONTRÔLE EN MODE COURANT.

2.3 IDENTIFICATION DES CARACTÉRISTIQUES ET DES MODULES ÉLECTRONIQUES RECHERCHÉES.

2.3.1 Caractéristiques de l'intégrateur.

2.3.2 Caractéristiques de la source de courant programmable.

2.4 PROPOSITION D'UNE NOUVELLE CELLULE DE TRANSCONDUCTANCE.

2.4.1 Étage d'entrée.

2.4.2 Étage de sortie.

2.4.3 Circuit de rétroaction en mode commun (CMFB).

2.4.4 Circuit final et circuit de polarisation.

2.5 PRÉSENTATION D'UNE SOURCE DE COURANT PROGRAMMABLE.

2.6 CONCLUSION.
# CHAPITRE III: CONCEPTION DE FILTRES CONFIGURABLES DÉDIÉS À DES APPLICATIONS SPÉCIFIQUES.

3.1 INTRODUCTION.................................................. 48

3.2 DESCRIPTION D'UN FILTRE PASSE-BANDE QUADRATIQUE ET DU HUITIÈME ORDRE.................................................. 48

3.2.1 Filtre passe-bande........................................ 49

3.2.2 Filtre passe-bande du huitième ordre de configuration LF........ 50

3.2.3 Simulation du filtre passe-bande de huitième ordre.................. 53

3.3 ÉTAGE D'ENTRÉE D'UN RÉCEPTEUR DÉDIÉ AUX STIMULATEURS NEURO-MUSCULAIRES.................................................. 54

3.3.1 Récepteur FSK.................................................. 56

3.3.2 Récepteur PSK.................................................. 60

3.4 CONCLUSION.................................................... 64

# CHAPITRE IV: RÉSULTATS EXPÉRIMENTAUX.

4.1 INTRODUCTION.................................................. 65

4.2 RÉSULTATS DE SIMULATIONS DE LA CELLULE DE TRANSCONDUCTANCE.................. 65

4.2.1 Analyse AC de la cellule de transconductance.................. 66

4.2.2 Plage de transconductance........................................ 69

4.2.3 Impédance d'entrée et de sortie.................................... 70

4.2.4 Taux de rejet du signal en mode commun (TRMC).................. 70

4.2.5 Taux de rejet des tensions d'alimentation (PSRR).................. 71
<table><tr><td>4.3 SIMULATIONS ET PERFORMANCES DE LA SOURCE DE COURANT.</td><td>71</td></tr><tr><td>4.3.1 Paramètres servant à caractériser la source de courant programmable.</td><td>72</td></tr><tr><td>4.3.2 Présentation des résultats de simulation.</td><td>74</td></tr><tr><td>4.3.3 Dessin des masques et réalisation du composant.</td><td>76</td></tr><tr><td>4.3.4 Performances de la source de courant finale.</td><td>77</td></tr><tr><td>4.4 SIMULATIONS ET TESTS D'UN FILTRE DE HUITIÈME ORDRE.</td><td>80</td></tr><tr><td>4.4.1 Présentation des résultats de simulation.</td><td>80</td></tr><tr><td>4.4.2 Dessin des masques et réalisation du composant.</td><td>83</td></tr><tr><td>4.4.3 Performances du composé réalisé.</td><td>84</td></tr><tr><td>4.5 INTERPRÉTATION DES EFFETS D'UN INTÉGRATEUR NON-IDÉAL.</td><td>88</td></tr><tr><td>4.5.1 Effet sur les filtres passe-bande.</td><td>89</td></tr><tr><td>4.5.2 Effet sur les filtres passe-bas.</td><td>90</td></tr><tr><td>4.6 CONCLUSION.</td><td>91</td></tr><tr><td>CONCLUSIONS.</td><td>92</td></tr><tr><td>RÉFÉRENCES.</td><td>97</td></tr></table>
LISTE DES TABLEAUX

<table><tr><td>Tableau 2.1</td><td>Dimensions des transistors.</td><td>42</td></tr><tr><td>Tableau 2.2</td><td>Table de correspondance des décodeurs</td><td>45</td></tr><tr><td>Tableau 4.1</td><td>Caractéristiques simulées de la cellule de transconductance: variations en fonction du courant de polarisation.</td><td>66</td></tr><tr><td>Tableau 4.2</td><td>Résultats de simulation de la source de courant.</td><td>74</td></tr><tr><td>Tableau 4.3</td><td>Présentation des résultats expérimentaux des deux sources de courant</td><td>78</td></tr><tr><td>Tableau 4.4</td><td>Résumé des résultats de simulation du filtre passe-bande du second ordre.</td><td>81</td></tr><tr><td>Tableau 4.5</td><td>Résumé des résultats de simulation du filtre passe-bande du 8<sup>ième</sup> ordre.</td><td>83</td></tr><tr><td>Tableau 4.6</td><td>Résultats expérimentaux pour le filtre passe-bande du second ordre.</td><td>85</td></tr><tr><td>Tableau 4.7</td><td>Résultats expérimentaux pour le filtre passe-bande du huitième ordre</td><td>87</td></tr></table>
LISTE DES FIGURES

<table>
  <tbody>
    <tr>
      <td>Figure 1.1</td>
      <td>Processus de conception des filtres Gm-C.</td>
      <td>7</td>
    </tr>
    <tr>
      <td>Figure 1.2</td>
      <td>Section de filtre quadratique différentielle généralisée tiré de John & Martin</td>
      <td>9</td>
    </tr>
    <tr>
      <td>Figure 1.3</td>
      <td>Résistance réalisée à l'aide d'une cellule Gm.</td>
      <td>11</td>
    </tr>
    <tr>
      <td>Figure 1.4</td>
      <td>Représentation d'une inductance.</td>
      <td>11</td>
    </tr>
    <tr>
      <td>Figure 1.5</td>
      <td>Configuration FLF pour un système du troisième ordre.</td>
      <td>12</td>
    </tr>
    <tr>
      <td>Figure 1.6</td>
      <td>Configuration IFLF pour un système du troisième ordre.</td>
      <td>13</td>
    </tr>
    <tr>
      <td>Figure 1.7</td>
      <td>Représentation d'un filtre passe-bas normalisé du troisième ordre.</td>
      <td>14</td>
    </tr>
    <tr>
      <td>Figure 1.8</td>
      <td>Graphe de fluence du circuit équivalent.</td>
      <td>14</td>
    </tr>
    <tr>
      <td>Figure 1.9</td>
      <td>Filtre Gm-C équivalent.</td>
      <td>14</td>
    </tr>
    <tr>
      <td>Figure 1.10</td>
      <td>Cellule opérant dans la région ohmique, i<sub>o</sub> est le courant de sortie différentiel</td>
      <td>16</td>
    </tr>
    <tr>
      <td>Figure 1.11</td>
      <td>Cellule Gm basée sur des inverseurs.</td>
      <td>17</td>
    </tr>
    <tr>
      <td>Figure 1.12</td>
      <td>Cellule différentielle simple de type N</td>
      <td>18</td>
    </tr>
    <tr>
      <td>Figure 1.13</td>
      <td>Cellule différentielle avec étage de sortie folded-cascode.</td>
      <td>20</td>
    </tr>
    <tr>
      <td>Figure 1.14</td>
      <td>Cellule différentielle double avec résistance négative</td>
      <td>22</td>
    </tr>
    <tr>
      <td>Figure 1.15</td>
      <td>Cellule différentielle double avec résistance négative.</td>
      <td>23</td>
    </tr>
    <tr>
      <td>Figure 1.16</td>
      <td>Technique de compensation par rétroaction positive.</td>
      <td>24</td>
    </tr>
    <tr>
      <td>Figure 2.1</td>
      <td>Intégrateur basé sur une cellule de transconductance.</td>
      <td>27</td>
    </tr>
    <tr>
      <td>Figure 2.2</td>
      <td>Étage d'entrée proposé.</td>
      <td>32</td>
    </tr>
  </tbody>
</table>
<table>
  <tbody>
    <tr>
      <td>Figure 2.3</td>
      <td>Modèle petit signal équivalent du circuit.</td>
      <td>34</td>
    </tr>
    <tr>
      <td>Figure 2.4</td>
      <td>Étage de sortie (Folded cascode).</td>
      <td>37</td>
    </tr>
    <tr>
      <td>Figure 2.5</td>
      <td>Circuit de rétroaction en mode commun (CMFB).</td>
      <td>38</td>
    </tr>
    <tr>
      <td>Figure 2.6</td>
      <td>Cellule de transconductance proposée.</td>
      <td>40</td>
    </tr>
    <tr>
      <td>Figure 2.7</td>
      <td>Circuit de polarisation.</td>
      <td>40</td>
    </tr>
    <tr>
      <td>Figure 2.8</td>
      <td>Schéma bloc du CNA à 5-bits proposé.</td>
      <td>44</td>
    </tr>
    <tr>
      <td>Figure 2.9</td>
      <td>Schéma logique des décodeurs de colonnes et de rangées.</td>
      <td>45</td>
    </tr>
    <tr>
      <td>Figure 2.10</td>
      <td>Source de courant individuelle à 2 LSB.</td>
      <td>46</td>
    </tr>
    <tr>
      <td>Figure 3.1</td>
      <td>Section quadratique (passe-bande).</td>
      <td>49</td>
    </tr>
    <tr>
      <td>Figure 3.2</td>
      <td>Représentation d'un filtre passe-bas du quatrième ordre.</td>
      <td>51</td>
    </tr>
    <tr>
      <td>Figure 3.3</td>
      <td>Représentation graphique du filtre passe-bas.</td>
      <td>51</td>
    </tr>
    <tr>
      <td>Figure 3.4</td>
      <td>Transformation de passe-bas à passe-bande.</td>
      <td>52</td>
    </tr>
    <tr>
      <td>Figure 3.5</td>
      <td>Représentation du filtre du huitième ordre.</td>
      <td>52</td>
    </tr>
    <tr>
      <td>Figure 3.6</td>
      <td>Modification de la fréquence centrale du filtre du huitième ordre en variant le courant de polarisation des cellules à 20, 50 et 80 μA.</td>
      <td>53</td>
    </tr>
    <tr>
      <td>Figure 3.7</td>
      <td>Modification du facteur de qualité du filtre de huitième ordre en variant le courant de polarisation des cellules G<sub>mAx</sub> de 20, 50 et 80 μA.</td>
      <td>54</td>
    </tr>
    <tr>
      <td>Figure 3.8</td>
      <td>Représentation simplifiée d'un signal ASK.</td>
      <td>55</td>
    </tr>
    <tr>
      <td>Figure 3.9</td>
      <td>Représentation simplifiée des signaux FSK et PSK.</td>
      <td>56</td>
    </tr>
    <tr>
      <td>Figure 3.10</td>
      <td>Schéma simplifié d'un récepteur FSK.</td>
      <td>57</td>
    </tr>
  </tbody>
</table>
<table>
  <tbody>
    <tr>
      <td>Figure 3.11</td>
      <td>Réponse en fréquence théorique des filtres de fréquence centrale:<br/>a) 15MHz, b) 20MHz</td>
      <td>58</td>
    </tr>
    <tr>
      <td>Figure 3.12</td>
      <td>Réponse en fréquence des filtres passe-bande servant à la réalisation<br/>d'un récepteur FSK: f<sub>1</sub>=15MHz, f<sub>2</sub>=20MHz.</td>
      <td>59</td>
    </tr>
    <tr>
      <td>Figure 3.13</td>
      <td>Schéma simplifié d'un récepteur PSK</td>
      <td>60</td>
    </tr>
    <tr>
      <td>Figure 3.14</td>
      <td>Réponse en fréquence théorique du filtre passe-bas</td>
      <td>62</td>
    </tr>
    <tr>
      <td>Figure 3.15</td>
      <td>Réponse en fréquence du filtre passe-bas servant à la réalisation d'un<br/>récepteur PSK</td>
      <td>63</td>
    </tr>
    <tr>
      <td>Figure 4.1</td>
      <td>Configuration de la cellule pour l'analyse AC</td>
      <td>67</td>
    </tr>
    <tr>
      <td>Figure 4.2</td>
      <td>Analyse AC de la cellule de transconductance.</td>
      <td>68</td>
    </tr>
    <tr>
      <td>Figure 4.3</td>
      <td>Plage d'opération de l'intégrateur (Gm-C).</td>
      <td>68</td>
    </tr>
    <tr>
      <td>Figure 4.4</td>
      <td>Variation possible de la valeur de la transconductance.</td>
      <td>69</td>
    </tr>
    <tr>
      <td>Figure 4.5</td>
      <td>Comparaison des rampes simulée et théorique.</td>
      <td>75</td>
    </tr>
    <tr>
      <td>Figure 4.6</td>
      <td>Représentation de l'erreur de non-linéarités différentielle<br/>et intégrale.</td>
      <td>75</td>
    </tr>
    <tr>
      <td>Figure 4.7</td>
      <td>Photographie du composant regroupant les deux sources de courant</td>
      <td>77</td>
    </tr>
    <tr>
      <td>Figure 4.8</td>
      <td>Rampe mesurée de la source à code thermomètre pour une charge<br/>de 1 kΩ comparée à la rampe théorique</td>
      <td>78</td>
    </tr>
    <tr>
      <td>Figure 4.9</td>
      <td> mistake</td>
      <td>79</td>
    </tr>
    <tr>
      <td>Figure 4.10</td>
      <td>Réponse en fréquence du filtre passe-bande du second ordre.</td>
      <td>82</td>
    </tr>
    <tr>
      <td>Figure 4.11</td>
      <td>Réponse en fréquence du filtre passe-bande du huitième ordre.</td>
      <td>82</td>
    </tr>
  </tbody>
</table>
<table>
  <tbody>
    <tr>
      <td>Figure 4.12</td>
      <td>Réponse en fréquence mesurée du filtre passe-bande du second ordre.</td>
      <td>85</td>
    </tr>
    <tr>
      <td>Figure 4.13</td>
      <td>Photographie du composant comprenant les filtres réalisés et les sources de courant permettant de contrôler f<sub>0</sub> et Q.</td>
      <td>88</td>
    </tr>
    <tr>
      <td>Figure A.1</td>
      <td>Cellule Gm-C non-idéale.</td>
      <td>102</td>
    </tr>
    <tr>
      <td>Figure B.1</td>
      <td>Représentation simplifiée d'une moitié de cellule de transconductance.</td>
      <td>104</td>
    </tr>
    <tr>
      <td>Figure B.2</td>
      <td>Modèle petit signal du circuit simplifié.</td>
      <td>104</td>
    </tr>
    <tr>
      <td>Figure D.1</td>
      <td>Étage d'entrée de la cellule de transconductance.</td>
      <td>117</td>
    </tr>
    <tr>
      <td>Figure D.2</td>
      <td>Circuit de rétroaction en mode commun (CMFB).</td>
      <td>118</td>
    </tr>
    <tr>
      <td>Figure D.3</td>
      <td>Cellule de transconductance proposée.</td>
      <td>119</td>
    </tr>
    <tr>
      <td>Figure E.1</td>
      <td>Schéma de la source de courant à code thermomètre.</td>
      <td>123</td>
    </tr>
    <tr>
      <td>Figure E.2</td>
      <td>Sélecteur de plage de courant maximale.</td>
      <td>124</td>
    </tr>
    <tr>
      <td>Figure E.3</td>
      <td>Décodeur de colonnes et de rangées.</td>
      <td>124</td>
    </tr>
    <tr>
      <td>Figure E.4</td>
      <td>Source de courant de 1 BMS.</td>
      <td>125</td>
    </tr>
    <tr>
      <td>Figure E.5</td>
      <td>Source de courant de 2 BMS.</td>
      <td>125</td>
    </tr>
    <tr>
      <td>Figure E.6</td>
      <td>Dessin du masque de la source de courant à code thermomètre.</td>
      <td>126</td>
    </tr>
    <tr>
      <td>Figure E.7</td>
      <td>Dessin du masque de la source de courant de R. St-Amand.</td>
      <td>126</td>
    </tr>
    <tr>
      <td>Figure E.8</td>
      <td>Dessin du masque d'une source de courant individuelle générant un courant égal à 2-LSB.</td>
      <td>127</td>
    </tr>
    <tr>
      <td>Figure E.9</td>
      <td>Dessin du masque du composant comprenant les deux sources de courant.</td>
      <td>128</td>
    </tr>
  </tbody>
</table>
<table>
  <tbody>
    <tr>
      <td>Figure F.1</td>
      <td>Dessin du masque de l'étage d'entrée de la cellule de transconductance</td>
      <td>129</td>
    </tr>
    <tr>
      <td>Figure F.2</td>
      <td>Dessin du masque de l'étage de sortie Folded Cascode.</td>
      <td>130</td>
    </tr>
    <tr>
      <td>Figure F.3</td>
      <td>Dessin du masque du circuit de rétroaction en mode commun (CMFB)</td>
      <td>131</td>
    </tr>
    <tr>
      <td>Figure F.4</td>
      <td>Dessin du masque d'une section quadratique</td>
      <td>132</td>
    </tr>
    <tr>
      <td>Figure F.5</td>
      <td>Dessin du masque de l'ensemble du composant</td>
      <td>133</td>
    </tr>
    <tr>
      <td>Figure G.1</td>
      <td>Représentation d'une section quadratique avec les éléments internes aux appareils de mesure</td>
      <td>141</td>
    </tr>
    <tr>
      <td>Figure G.2</td>
      <td>Simulation d'une section quadratique idéale avec les éléments internes des appareils de mesure</td>
      <td>142</td>
    </tr>
    <tr>
      <td>Figure G.3</td>
      <td>Réponse en fréquence théorique du filtre du huitième ordre:<br>A) réponse de la section quadratique de sortie, B) réponse des trois premières sections et C) superposition des réponses des quatre sections du filtre</td>
      <td>143</td>
    </tr>
    <tr>
      <td>Figure H.1</td>
      <td>Effet d'une cellule non-idéale sur un filtre passe-bande.</td>
      <td>146</td>
    </tr>
    <tr>
      <td>Figure H.2</td>
      <td>Effet d'une cellule non-idéale sur un filtre passe-bas</td>
      <td>147</td>
    </tr>
  </tbody>
</table>
# LISTE DES SYMBOLES ET DES ABRÉVIATIONS

## SYMBOLES

<table><tr><td>A<sub>md</sub></td><td>Amplitude en mode différentiel</td></tr><tr><td>A<sub>mc</sub></td><td>Amplitude en mode commun</td></tr><tr><td>C</td><td>Capacité de charge</td></tr><tr><td>C<sub>ox</sub></td><td>Capacité de grille par unité de surface</td></tr><tr><td>C<sub>gd</sub></td><td>Capacité grille-drain</td></tr><tr><td>dB</td><td>Décibel</td></tr><tr><td>E<sub>gain</sub></td><td>Errore de gain d'un CNA</td></tr><tr><td>Gm</td><td>Transconductance</td></tr><tr><td>Gm-C</td><td>Intégrateur transconductance-condensateur</td></tr><tr><td>Hz</td><td>Hertz</td></tr><tr><td>I</td><td>Courant de polarisation d'un transistor</td></tr><tr><td>I<sub>décalage</sub></td><td>Courant de décalage à la sortie d'un CNA</td></tr><tr><td>I<sub>BMS</sub></td><td>Courant correspondant au bit le moins significatif</td></tr><tr><td>I<sub>MAX</sub></td><td>Courant maximal de la source de courant</td></tr><tr><td>L</td><td>Longueur des transistors</td></tr><tr><td>r<sub>ds</sub></td><td>Résistance drain-source</td></tr><tr><td>μ<sub>n</sub></td><td>Mobilité des porteurs de charge</td></tr><tr><td>μ<sub>p</sub></td><td>Mobilité des trous</td></tr><tr><td>Q</td><td>Facteur de qualité d'un filtre</td></tr></table>
<table><tr><td>R</td><td>Résistance en Ohm (Ω)</td></tr><tr><td>vGS</td><td>Tension grille-source</td></tr><tr><td>V</td><td>Tension (Volt)</td></tr><tr><td>Vbias</td><td>Tension de polarisation de l'étage d'entrée</td></tr><tr><td>VBN</td><td>Tension de polarisation des transistors N</td></tr><tr><td>VBP</td><td>Tension de polarisation des transistors P</td></tr><tr><td>VCN</td><td>Tension de polarisation des transistors cascode N</td></tr><tr><td>VCM</td><td>Tension en mode commun</td></tr><tr><td>VCP</td><td>Tension de polarisation des transistors cascode P</td></tr><tr><td>Vtp</td><td>Tension de seuil des transistors de type P</td></tr><tr><td>Wcb</td><td>Fréquence de coupure basse (rad/sec)</td></tr><tr><td>Wch</td><td>Fréquence de coupure haute (rad/sec)</td></tr><tr><td>Wo</td><td>Fréquence centrale (rad/sec)</td></tr><tr><td>W</td><td>Largeur des transistors</td></tr><tr><td>Zp</td><td>Impédance parasite de sortie en Ohm (Ω)</td></tr></table>

## ABRÉVIATIONS

<table><tr><td>ASK</td><td>Amplitude Shift Keying</td></tr><tr><td>BMS</td><td>Bit le moins significatif</td></tr><tr><td>CMFB</td><td>Common-mode feedback</td></tr><tr><td>CMOS</td><td>Complementary Metal Oxyde Semiconductor</td></tr><tr><td>CNA</td><td>Convertisseur numérique à analogique</td></tr></table>
FLF Follow the Leader Feedback

FSK Frequency Shift Keying

IFLF Inverse Follow the Leader Feedback

LF Leapfrog

MOS Metal Oxyde Semiconductor

NLD Errur de non-linéarité différentielle

NLI Errur de non-linéarité intégrale

NMOS Channel-N Metal Oxyde Semiconductor

NRL Negative Resistance Load

PLL Phase Lock Loop

PSK Phase Shift Keying

PMOS Channel-P Metal Oxyde Semiconductor

SÉF Stimulation Électrique Fonctionnelle

VCO Voltage controlled oscillator
LISTE DES ANNEXES

<table><tr><td>ANNEXE A</td><td>Calcul de la représentation non-idéale d'une cellule de transconductance.</td><td>102</td></tr><tr><td>ANNEXE B</td><td>Détails du calcul de la fonction de transfert de la cellule proposée</td><td>104</td></tr><tr><td>ANNEXE C</td><td>Fichiers de simulation des applications présentées au chapitre 3</td><td>107</td></tr><tr><td>ANNEXE D</td><td>Présentation de la cellule de transconductance</td><td>117</td></tr><tr><td>ANNEXE E</td><td>Présentation et dessin des masques de la source de courant réalisée</td><td>123</td></tr><tr><td>ANNEXE F</td><td>Présentation du composant réalisé comprenant les filtres passe-bandes.</td><td>129</td></tr><tr><td>ANNEXE G</td><td>Explications théoriques des résultats expérimentaux obtenus</td><td>141</td></tr><tr><td>ANNEXE H</td><td>Calcul de la représentation non-idéale des filtres passe-bas et passe-bande</td><td>144</td></tr></table>
# INTRODUCTION

Dans un monde guidé par les développements technologiques rapides, la tendance actuelle est à la miniaturisation des circuits électroniques existants. Il en est de même pour les applications nécessitant l'utilisation de filtres analogiques dans les circuits intégrés. Certes, la réalisation des filtres externes (discrets) est un sujet qui a été largement traité par le passé et où la documentation est abondante. À l'inverse, la conception des filtres opérant à haute fréquence dans les circuits intégrés a longtemps été limitée par les différentes méthodes proposées antérieurement. En effet, l'utilisation des circuits à condensateurs commutés ou encore à courants commutés est limitée à des fréquences peu élevées, alors qu'il est difficile d'intégrer précisément les inductances et les condensateurs. De plus, étant donné les variations relatives aux procédés de fabrication des caractéristiques des circuits réalisés, il est nécessaire de pouvoir modifier certains éléments du filtre afin d'ajuster adéquatement la réponse en fréquence désirée.

Ceci est cependant difficilement réalisable par les techniques énoncées précédemment.

Récemment, la conception des filtres analogiques utilisant des intégrateurs Gm-C a acquis une grande popularité. Les cellules de transconductance (Gm) sont des circuits relativement simples, qui permettent d'opérer à des fréquences élevées, tout en minimisant la puissance consommée. L'intérêt de réaliser des filtres à l'intérieur des composants électroniques s'est ainsi renouvelé. En effet, la question de savoir s'il était préférable de réaliser le filtre à l'intérieur ou à l'extérieur des composants était jusqu'à tout
récemment à l'ordre du jour. Les avantages relatifs au filtrage extérieur étaient la possibilité de réaliser toutes les fonctions de transfert tout en permettant de les ajuster. L'inconvénient majeur est qu'il est nécessaire de passer par les ports d'entrée et de sortie des composants, ce qui peut altérer la réponse en fréquence. De plus, certaines applications nécessitent une intégration complète du système de façon à augmenter les performances ou encore de réduire au maximum l'encombrement du circuit. Les applications biomédicales, où l'on utilise les techniques de stimulation électrique fonctionnelle (SÉF) en vue de corriger certaines dysfonctions du corps humain, sont un excellent exemple de cette situation, étant donné que les systèmes doivent être portés par le patient.

Nous savons maintenant qu'il est possible de réaliser et d'ajuster les filtres dans les circuits intégrés. Plusieurs travaux ont été réalisés en ce sens. Bien que le fait de modifier la valeur de la transconductance (Gm) pour changer les caractéristiques de la fonction de transfert d'intérêt apparaît simple, il est nécessaire de franchir certaines étapes pour atteindre cet objectif. Il faut d'abord choisir la technique adéquate pour disposer les intégrateurs Gm-C afin de réaliser les filtres. La sélection d'un circuit simple et facile à ajuster est une seconde étape importante. En effet, la sélection des dimensions des transistors, la stratégie de contrôle des transconductances (que ce soit par courant ou tension) ainsi que les façons de concevoir les cellules qui minimisent les effets parasites sont des domaines où il est plus rare de trouver la documentation adéquate.
## Objectifs poursuivis

Le principal objectif du présent projet de maîtrise est de développer une approche pour réaliser des filtres analogiques programmables à l'aide d'intégrateurs Gm-C dans les circuits intégrés. Ces filtres doivent fonctionner dans une plage de fréquences de 100KHz à 100MHz, où l'accent doit être mis sur le contrôle des caractéristiques des filtres. Sachant que la transconductance des cellules peut être ajustée, il est possible de contrôler les paramètres (fréquence centrale, facteur de qualité et gain) des filtres.

Dans un premier temps, nous déterminerons la méthode adéquate de disposition des cellules de transconductance, où les paramètres des filtres seront clairement identifiés mathématiquement de façon à prioriser les éléments responsables de la réponse du filtre. La sensibilité du filtre réalisé aux procédés de fabrication est évidemment dépendante de la méthode employée. Dans un deuxième temps, nous proposerons une cellule de transconductance performante réalisée en technologie CMOS et nous identifierons explicitement les paramètres (dimension des transistors, tension et courant de référence) qui déterminent la transconductance. Un des principaux critères de sélection sera la facilité avec laquelle on peut varier les valeurs des transconductances.

Le présent mémoire se distingue des travaux précédents par le fait que l'ajustement des transconductances est réalisé en mode courant, alors que la majorité des techniques existantes privilégient une approche de contrôle des transconductances par tension.
L'approche de contrôle par courant est préférée étant donné qu'il est plus simple de réaliser des sources de courant linéaires programmables que des tensions de références variables dans les circuits intégrés CMOS. Finalement, dans un contexte où la majorité des travaux sont axés sur l'amélioration d'un seul aspect à la fois, tel les architectures de transconductance ou encore la présentation de méthodes de génération de filtres, le présent projet fera le lien entre ces divers éléments. Le travail proposé est cependant plus axé sur le développement de la cellule de transconductance plutôt que sur le développement des topologies de filtres.

## Organisation du mémoire

Le mémoire est subdivisé en quatre chapitres. Le premier chapitre consiste en une revue de la littérature afin d'avoir un aperçu des architectures des cellules de transconductance et des techniques de réalisation des filtres Gm-C. Au terme de ce chapitre, nous serons en mesure d'apprécier les derniers développements dans le domaine. Dans le second chapitre, nous analyserons le contrôle des filtres Gm-C où une nouvelle architecture de cellule de transconductance ainsi qu'une source de courant programmable performante seront présentées. Le troisième chapitre permettra de montrer diverses applications de filtres Gm-C. Finalement, les différents résultats expérimentaux des circuits réalisés seront présentés dans le quatrième chapitre.
Le mémoire comporte aussi huit annexes. L'annexe A montre le calcul de la représentation théorique non idéale d'une cellule de transconductance, tandis que l'annexe B expose les détails du calcul de la fonction de transfert de la cellule proposée à partir du circuit. L'annexe C présente différents fichiers de simulation permettant de réaliser les applications du chapitre 3. L'annexe D montre la cellule de transconductance proposée, incluant les schémas et les fichiers de simulations HSPICE de cette dernière. Les annexes E et F présentent respectivement le dessin des masques et les fichiers de simulation des deux composants réalisés au cours de ce mémoire, soit une source de courant programmable et un filtre passe-bande programmable. L'annexe G propose une explication des résultats expérimentaux obtenus. Finalement, l'annexe H décrit le calcul de la représentation non idéale des filtres passe-bas et passe-bande et montre les effets d'une cellule non idéale.
# CHAPITRE I

## APERÇU DES ARCHITECTURES DE TRANSCONDUCTANCE ET DES TECHNIQUES DE RÉALISATION DES FILTRES Gm-C

### 1.1 Introduction

La réalisation des filtres analogiques utilisant les cellules Gm-C (transconductance-C) dans les circuits intégrés est actuellement en pleine effervescence. Afin de saisir l'état actuel des connaissances, nous proposons dans ce chapitre une revue de littérature orientée vers les différentes techniques de réalisation de ce type de filtres. Cette revue tentera notamment de sélectionner les méthodes offrant la possibilité de contrôler les paramètres des filtres tout en étant aussi insensibles que possible aux variations des procédés de fabrication. Par la suite, nous présenterons brièvement les différentes architectures de transconductance CMOS et leurs applications aux filtres Gm-C.

### 1.2 Conception des filtres analogiques dans les circuits intégrés

La conception des filtres analogiques dans les circuits intégrés pour une technologie donnée est un processus qui demande plusieurs étapes (Figure 1.1). Il est important de bien accomplir chacune d'entre elles pour arriver au produit final. Les premières étapes
consistent à déterminer les spécifications du filtre à réaliser en fonction de l'application choisie. Il faut alors choisir la topologie adéquate et simuler celle-ci avec des cellules idéales pour vérifier l'exactitude du circuit. Ensuite, il est nécessaire d'identifier l'architecture qui sert à réaliser un intégrateur répondant aux exigences de simplicité, performances et facilité de contrôle. L'intégrateur constitue l'élément principal de la conception des filtres. À ce stade, il suffit de réaliser le dessin des masques en appliquant les techniques servant à minimiser les variations aléatoires du procédé de fabrication et de simuler le tout. Parfois, il peut s'avérer essentiel de réajuster certains paramètres du circuit afin de contrebalancer les effets des capacités parasites. Après ces étapes, on peut procéder à la fabrication du circuit et à la mesure des performances réelles sur un prototype.

<figure><img src="image_4.png" /><figcaption>Figure 1.1 Processus de conception des filtres Gm-C</figcaption></figure>
## 1.3 Techniques de réalisation des filtres

Les différentes techniques pour réaliser les filtres Gm-C ont été développées bien avant l'apparition de ces derniers. Ces techniques ont été développées dans le but de faciliter l'analyse des circuits plus imposants afin de réaliser des filtres discrets (Wing, 1956). Celles-ci, demeurent évidemment utilisables dans le cadre de nos applications. Depuis lors, une multitude de méthodes ont été proposées pour générer des filtres d'ordre élevé, en vue de minimiser la sensibilité, permettre le contrôle ou encore réduire le nombre de cellules des circuits élaborés. Étant donné le choix impressionnant offert, il devient impératif d'effectuer un bref rappel des méthodes utilisées afin de trouver la plus adéquate. Tel est l'objectif principal de cette section.

### 1.3.1 Sections quadratiques mises en cascade

Une méthode couramment employée dans les travaux actuels est la mise en cascade de sections quadratiques en vue de réaliser des filtres d'ordre plus élevé (Minot, Degrugillier, 1998), (Wyszynski, Schaumann, 1994). Cette façon de procéder allie la simplicité à un bon accès aux paramètres de contrôle des filtres. Pour ce faire, il faut d'abord choisir un modèle de section quadratique parmi ceux existants. La section quadratique généralisée (figure 1.2) proposée par John et Martin (1997) représente une option intéressante.
<figure><img src="image_5.png" /><figcaption>Figure 1.2 Section de filtre quadratique différentielle généralisée
tiré de John & Martin (1997)</figcaption></figure>

La fonction de transfert de cette section quadratique peut être représentée par l'équation 1.1. On remarque qu'il est possible de réaliser avec ce circuit toutes les fonctions de transfert pouvant être représentées par un quotient de deux polynômes. Par exemple, si l'on désire obtenir un filtre passe-bande, il suffit d'éliminer la cellule $G_{m1}$ ainsi que le condensateur $C_x$. De même, on obtient un filtre passe-bas en retirant la cellule $G_{m2}$ et le condensateur $C_x$.

$$H(s) = \frac{\left(\frac{C_x}{C_x + C_2}\right)s^2 + \left(\frac{G_{m2}}{C_x + C_2}\right)s + \frac{G_{m1}G_{m4}}{C_1(C_x + C_2)}}{s^2 + \left(\frac{G_{m5}}{C_x + C_2}\right)s + \left(\frac{G_{m3}G_{m4}}{C_1(C_x + C_2)}\right)} \quad (1.1)$$

Les équations 1.2 et 1.3 font ressortir les éléments du circuit agissant respectivement sur la fréquence centrale et le facteur de qualité. Nous sommes donc en présence d'un circuit offrant un contrôle total sur les paramètres des filtres résultants.
$$w_0 = \sqrt{\frac{G_{m3} G_{m4}}{C_1 (C_x + C_2)}} \qquad (1.2)$$

$$Q = \sqrt{\left(\frac{G_{m3} G_{m4}}{G_{m5}^2}\right) \left(\frac{C_x + C_2}{C_1}\right)} \qquad (1.3)$$

En résumé, en plus d'offrir un accès facile aux paramètres, cette méthode permet de réduire le temps requis pour réaliser l'intégration des modules, étant donné les similitudes entre les différentes sections mises en cascade. Cependant, selon une étude de Laker, Schaumann et Ghausi (1979), cette façon de procéder a l'inconvénient d'être sensible aux variations des caractéristiques des composants du système.

### 1.3.2 Modèle du gyrateur

Cette technique consiste à remplacer tous les éléments discrets d'un filtre passif tels les résistances, condensateurs et inductances, par leurs équivalents réalisés à l'aide de cellules Gm-C. En premier lieu, il faut choisir le modèle du filtre à réaliser à l'aide des éléments passifs usuels. Ces éléments sont par la suite remplacés par des cellules de transconductance simulant leurs propriétés respectives, ce qui permet de réaliser la même fonction de transfert. À titre d'exemple, une résistance mise à la masse peut être réalisée à l'aide d'une seule cellule Gm telle que montrée par la figure 1.3. De même, il est possible de réaliser une inductance flottante (figure 1.4) (Kardontchik, 1992) avec quatre cellules Gm et un condensateur.
<figure><img src="image_6.png" /><figcaption>Figure 1.3 Résistance réalisée à l'aide d'une cellule G<sub>m</sub></figcaption></figure>

<figure><img src="image_7.png" /><figcaption>Figure 1.4 Représentation d'une inductance</figcaption></figure>

Comme on peut l'imaginer, la réalisation d'un filtre quelconque peut nécessiter un grand nombre de cellules Gm-C, qu'il faut ajuster individuellement afin de simuler correctement chaque élément passif. Conséquemment, il peut s'avérer difficile de modifier le comportement du filtre étant donné le nombre de cellules impliquées. Malgré ces désavantages, cette méthode permet de réaliser tous les types de fonction de transfert.

### 1.3.3 Modèle à variables d'état

Sachant que l'état d'un système peut-être représenté comme une série d'équations différentielles du premier ordre, diverses techniques de généralisation basées sur le modèle à variable d'état ont été proposées afin de réaliser rapidement des filtres Gm-C.
Ces équations permettent de décrire les comportements ainsi que les signaux de sorties d'un système donné. On distingue trois modèles principaux de représentation de filtres à l'aide de variables d'états. On reconnaît les modèles FLF (follow the leader feedback), IFLF (inverse follow the leader feedback) et LF (leapfrog). Ces modèles sont décrits dans l'ouvrage de Dorf et Bishop (1995).

La configuration FLF nécessite l'utilisation d'une cellule de transconductance à plusieurs entrées, puisqu'elle reçoit les boucles de rétroaction de toutes les autres cellules constituant le filtre. Cette façon de faire n'apparaît pas comme une solution viable pour la réalisation des filtres Gm-C d'ordre élevé, puisqu'il est difficile de réaliser simplement un tel type de cellule (Chiang, Schaumann, 1996). La figure 1.5 montre un exemple de filtre du troisième ordre (équation 1.4) réalisé avec cette méthode. On peut obtenir toutes les fonctions de transfert (passe-bas, passe-haut, etc.) dont la valeur du numérateur est inférieure à celle du dénominateur. Il est à noter que l'on remplace les intégrateurs (1/s) par les cellules Gm-C.

<figure><img src="image_8.png" /><figcaption>Figure 1.5 Configuration FLF pour un système du troisième ordre</figcaption></figure>

$$H(s) = \frac{Vo(s)}{Vi(s)} = \frac{n_2 s^2 + n_1 s + n_0}{s^3 + d_2 s^2 + d_1 s + d_0} \quad (1.4)$$
Afin d'éviter la complexité de la réalisation d'une cellule à plusieurs entrées, on utilise la configuration IFLF présentée à la figure 1.6. L'équipe de Chiang et Schaumann (1996, 1998) l'a d'ailleurs utilisée pour réaliser des filtres Gm-C. L'équation 1.4 correspond à la fonction de transfert de cette configuration. Elle nécessite, dans le pire des cas, des cellules de transconductance à trois entrées pour exécuter la sommation aux nœuds. De plus, il faut ajouter des cellules pour réaliser les coefficients $n_1$ et $n_2$.

<figure><img src="image_9.png" /><figcaption>Figure 1.6 Configuration IFLF pour un système du troisième ordre</figcaption></figure>

La troisième configuration LF consiste à déduire les équations d'états à partir d'un prototype de circuit en échelle passif obtenu de la fonction de transfert normalisée. Par exemple, en partant de la fonction de transfert d'un filtre passe-bas du troisième ordre (équation 1.5), on obtient le circuit passif de la figure 1.7. De même, on en déduit le graphe de fluence (Figure 1.8) et on réalise à partir de ce dernier le circuit final (Figure 1.9). Cette méthode nécessite des cellules à deux entrées et une cellule à trois entrées pour traiter le signal d'entrée.

$$H(s) = \frac{1}{s^3 + 2s^2 + 2s + 1} \quad (1.5)$$
<figure><img src="image_10.png" /><figcaption>Figure 1.7 Représentation d'un filtre passe-bas normalisé du troisième ordre</figcaption></figure>

<figure><img src="image_11.png" /><figcaption>Figure 1.8 Graph de fluence du circuit équivalent</figcaption></figure>

<figure><img src="image_12.png" /><figcaption>Figure 1.9 Filtre Gm-C équivalent</figcaption></figure>

Pour réaliser les filtres passe-bande avec cette méthode, il est possible de remplacer les intégrateurs par une section quadratique (équation 1.6) pour faire la transformation passe-bas à passe-bande, tout en conservant un accès facile aux paramètres de contrôle du filtre (Chang *et al.*, 1997). Les variables $w_0$, $w_{cb}$ et $w_{ch}$ sont respectivement les fréquences centrale, de coupure basse et de coupure haute du filtre passe-bande.

$$s \rightarrow \frac{s^2 + w_0^2}{(w_{ch} - w_{cb})s} \qquad (1.6)$$
Les méthodes présentées sont toutes applicables pour la réalisation de filtres Gm-C. En effet, elles permettent de réaliser rapidement des filtres peu sensibles aux variations des caractéristiques des composants (Laker *et al.*, 1979). Cependant, il en ressort une difficulté pour programmer les filtres pour la majorité des méthodes présentées, puisque les coefficients Gm, bien qu'accessibles, ne permettent pas de contrôler tous les paramètres des filtres.

## 1.4 Survol des architectures de transconductances

Parallèlement, de nombreux développements ont récemment été réalisés en vue d'améliorer les performances des cellules de transconductance (Gm). Ainsi, plusieurs architectures de $G_m$ ont été proposées afin de répondre aux exigences de diverses applications. On distingue deux grandes classes d'architectures: les Gm opérant dans la région ohmique et celles opérant dans la région active (saturation). Bien que les cellules du premier type offrent en général une meilleure linéarité, les cellules opérant dans la zone active donnent de meilleures performances à plus haute fréquence. Nous examinerons donc dans de cette section les principales architectures CMOS de transconductances retrouvées dans la littérature.
### 1.4.1 Cellule opérant dans la région ohmique

Il existe plusieurs types de cellules de transconductance opérant dans la région ohmique. Le circuit montré à la figure 1.10, présente une architecture typique à cette catégorie (Welland et al., 1994). Bien qu'ayant le nom d'une cellule opérant dans la région ohmique, seul le transistor N9 se trouve dans ce mode, les autres transistors étant en saturation. La transconductance de ce circuit, qui peut être modifiée par le signal $V_{CTRL}$, est égale à l'inverse de la résistance $r_{ds9}$ du transistor N9, (équation 1.7). En effet, le fait de changer les tensions de grilles de N1 et N2 permet de modifier le courant des transistors N3 et N4 par l'entremise de N9 puisqu'il apparaît une différence de potentiel entre les drains de N3 et N4. Les transistors N7 et N8 constituent les miroirs de courant des transistors N3 et N4. Cette architecture est limitée en fréquence puisqu'elle présente de nombreux nœuds internes.

<figure><img src="image_13.png" /><figcaption>Figure 1.10 Cellule opérant dans la région ohmique, $i_o$ est le courant de sortie différentiel</figcaption></figure>
$$G_m = \mu_n C_{ox} \frac{W_{N9}}{L_{N9}} (v_{g9} - v_{on}) \quad (1.7)$$

### 1.4.2 Cellule basée sur des inverseurs

Une des premières architectures de cellule Gm contrôlable, dédiée à la réalisation des filtres, a été proposée par Park et Schaumann (1986) pour améliorer les performances de simples inverseurs utilisés comme transconductance. Le circuit basé sur un simple inverseur CMOS (figure 1.11), est constitué de quatre transistors de taille identique opérant en saturation. Cette configuration permet d'éviter les problèmes relatifs à l'ajustement du rapport de largeur des transistors de type P et de type N. En effet, la linéarité du circuit repose en grande partie sur l'équivalence, c'est-à-dire le rapport des longueurs et des largeurs des paires de transistors N1, P1 et N2, P2.

<figure><img src="image_14.png" /><figcaption>Figure 1.11 Cellule Gm basée sur des inverseurs</figcaption></figure>
La valeur de la transconductance totale, décrite par l'équation 1.8, peut être modifiée dynamiquement en variant la tension de référence $V_{ref1}$. Le circuit jouit d'une grande impédance d'entrée et d'une impédance de sortie plutôt faible.

$$Gm = \frac{2\mu_p\mu_n C_{ox}^2 (W/L)^2}{(\sqrt{\mu_n C_{ox}(W/L)} + \sqrt{\mu_p C_{ox}(W/L)})^2} (V_{ref1} - (V_{in} - V_{out})) \quad (1.8)$$

### 1.4.3 Cellule différentielle simple

On peut considérer la cellule différentielle simple (figure 1.12) comme une architecture de base pour réaliser un intégrateur Gm-C. Cette dernière, qui a été étudiée comme un élément pouvant servir à la réalisation de filtres (Torrance et al., 1985), sert normalement d'étage d'entrée dans la plupart des amplificateurs opérationnels (John et Martin, 1997).

<figure><img src="image_15.png" /><figcaption>Figure 1.12 Cellule différentielle simple de type N</figcaption></figure>
Il est possible de modifier la transconductance en variant la tension de polarisation $V_{bias}$ pour affecter la tension de grille à source $v_{gs1}$ et $v_{gs2}$ tel que décrit par l'équation 1.9 (les transistors N1 et N2 ayant les mêmes dimensions).

$$Gm = \frac{i_o}{v_{in+} - v_{in-}} = \mu_n C_{ox} \frac{W_{N1}}{L_{N1}} (v_{gs} - v_{in}) \quad (1.9)$$

Le problème principal de ce circuit, qui pourtant offre une bonne linéarité, est qu'il possède une faible impédance de sortie. Cette dernière est équivalente à seulement quelques centaines de kilo Ohms, puisqu'elle provient des résistances drain-source ($r_{ds}$) des transistors N2 et P2 mises en parallèle. Une fois la charge ajoutée (condensateur), le circuit est loin d'offrir un comportement d'intégrateur idéal.

Il est à noter que la sortie peut être totalement différentielle, en autant qu'un circuit de rétroaction en mode commun (CMFB) soit ajouté pour stabiliser les tensions de sorties (Kardontchik, 1992).

### 1.4.4 Cellule différentielle simple avec étage de sortie

Afin de remédier aux problèmes associés à la faible impédance de sortie de la cellule différentielle simple, un étage de sortie folded-cascode a été ajouté (figure 1.13) pour former un amplificateur de transconductance opérationnel OTA (Kardontchik, 1992).
<figure><img src="image_16.png" /><figcaption>Figure 1.13 Cellule différentielle avec étage de sortie folded-cascode</figcaption></figure>

L'équation 1.10 montre que la transconductance totale du circuit dépend uniquement de l'étage d'entrée différentiel.

$$G_m = \frac{i_o}{v_{in+} - v_{in-}} = \mu_n C_{ox} \frac{W_N}{L_N} (v_{gs} - v_m) \quad (1.10)$$

$$\text{avec } W_{N1} = W_{N2} = W_N, L_{N1} = L_{N2} = L_N \text{ et } v_{gs1} = v_{gs2} = v_{gs}$$

On obtient cette fois-ci un circuit ayant une impédance de sortie beaucoup plus élevée que celui décrit à la section précédente. L'ajout de cet étage de sortie a cependant le désavantage de réduire la plage de la tension de sortie disponible, en plus de diminuer la fréquence maximale d'opération de la cellule de transconductance, dû à la présence de nœuds internes.
### 1.4.5 Cellule différentielle double et résistance négative

Afin d'augmenter la linéarité d'une simple paire différentielle, Nedungadi et Viswanathan (1984) ont étudié une nouvelle cellule à partir de deux paires différentielles où tous les transistors opèrent dans la région de saturation. Quelques années plus tard, l'utilisation de cellules de transconductance complètement différentielles en utilisant deux sorties à la place d'une seule est devenue une tendance générale. Cette structure permet d'éliminer les harmoniques paires qui se trouvent à la sortie du circuit (Walker et Green, 1994). La distorsion harmonique totale s'en trouve alors améliorée, puisque dans la majorité des cas, la deuxième harmonique est souvent dominante. De plus, on obtient un circuit beaucoup moins sensible au bruit provenant des sources d'alimentation.

Ces travaux ont ainsi donné naissance à un nouveau type d'architecture proposé par Szczepanski *et al.* (1997). Ce circuit (figure 1.14) est en fait réalisé à l'aide de deux cellules, chacune constituée d'une paire différentielle, dont l'une est connectée en rétroaction positive (résistance négative NRL) dans le but d'augmenter le gain DC, c'est à dire l'impédance de sortie.
<figure><img src="image_17.png" /><figcaption>Figure 1.14 Cellule différentielle double avec résistance négative
(tiré de Szczepanski, 1997)</figcaption></figure>

En plus de contribuer à augmenter le gain DC de la cellule, le NRL a pour autre rôle de stabiliser la tension de sortie en mode commun, ce qui permet d'éviter l'utilisation d'un circuit de rétroaction en mode commun (CMFB). La valeur de la transconductance est alors modifiable en changeant la source de tension flottante $V_{CTRL}$, tandis que l'on modifie la résistance négative avec la tension $V_{NRL}$, tel que le démontrent les équations 1.11 et 1.12 respectivement.

$$G_M = \mu_n C_{ox} \frac{W_n}{L_n} V_{ctrl} \quad (1.11)$$

$$\text{avec } W_n = W_{n1} = W_{n2} = W_{n3} = W_{n4} \text{ et } L_n = L_{n1} = L_{n2} = L_{n3} = L_{n4}$$
$$G_{MNRL} = \frac{1}{R_N} = \mu_p C_{\alpha x} \frac{W_p}{L_p} (V_{DD} - V_{NRL}) \quad (1.12)$$

$$\text{avec } W_p = W_{p1} = W_{p2} = W_{p3} = W_{p4} \text{ et } L_p = L_{p1} = L_{p2} = L_{p3} = L_{p4}$$

Assi et Sawan (1999), de l'équipe de recherche Polystim, ont proposé leur propre cellule (figure 1.15). On ajuste la transconductance en modifiant la tension $V_{CTRL}$ ainsi que la résistance négative avec la tension $V_{NRL}$ selon les équations 1.13 et 1.14. La tension en mode commun est, dans le cas présent, contrôlée par la tension $V_{bias}$.

<figure><img src="image_18.png" /><figcaption>Figure 1.15: Cellule différentielle double avec résistance négative
(tiré de Assi, 1999)</figcaption></figure>

$$G_M = \mu_p C_{\alpha x} \frac{W_p}{L_p} (V_{ctrl}) \quad (1.13)$$

$$\text{avec } W_p = W_{p1} = W_{p2} = W_{p3} = W_{p4} \text{ et } L_p = L_{p1} = L_{p2} = L_{p3} = L_{p4}$$

$$G_{MNRL} = \mu_p C_{\alpha x} \frac{W_p}{L_p} (V_{DD} - V_{NRL}) \quad (1.14)$$

$$\text{avec } W_p = W_{p5} = W_{p6} = W_{p7} = W_{p8} \text{ et } L_p = L_{p5} = L_{p6} = L_{p7} = L_{p8}$$
Tous les circuits présentés jusqu'ici ont pour objectif d'éliminer les nœuds internes afin qu'ils puissent fonctionner à haute fréquences. En effet, les capacités parasites sont, pour la plupart, situées en parallèle avec la capacité de charge, ce qui élimine la présence des pôles parasites. Ces architectures permettent ainsi d'obtenir de bonnes performances jusqu'à des fréquences de 500MHz.

Afin de bien identifier la technique de compensation par rétroaction positive (NRL), il est possible de représenter les circuits précédents de façon simplifiée par la figure 1.16. En analysant ce circuit, on trouve la fonction de transfert décrite par l'équation 1.15. On y voit alors que lorsque 1/R<sub>out</sub> est égal à Gm<sub>NRL</sub>, un gain théorique infini est obtenu.

<figure><img src="image_19.png" /><figcaption>Figure 1.16 Technique de compensation par rétroaction positive</figcaption></figure>

$$ \frac{V_{out}}{V_{in}} = \frac{G_{m}}{sC + \frac{1}{R_{out}} - G_{m_{NRL}}} \quad (1.15) $$

Les performances des circuits utilisant une NRL sont réalisées au détriment de la flexibilité, puisqu'il est nécessaire d'ajuster un paramètre additionnel. Il faut d'ailleurs remarquer que l'ajustement de la résistance négative est dépendante de la valeur de la transconductance totale, puisque la modification de cette dernière a une influence sur
l'impédance de sortie. La transconductance doit être ajustée à chaque variation de Gm sachant que R<sub>out</sub> dépend directement de cette dernière valeur, ce qui complique grandement le changement des caractéristiques des filtres.

Parallèlement, il faut être en mesure de garantir un minimum de précision à la tension V<sub>NRL</sub>, afin de s'assurer une impédance de sortie élevée, au risque de dégrader les résultats au cas où la valeur de la résistance négative serait supérieure à la résistance de sortie.

Ceci représente un défi important à relever, sachant qu'il faudra appliquer la tension sur un nœud de faible impédance. La difficulté est similaire pour le contrôle de la transconductance et vient s'ajouter à celle décrite précédemment.

## 1.5 Conclusion

Au cours du présent chapitre, nous avons présenté une revue des principales techniques de réalisation des filtres Gm-C, ainsi qu'un survol des architectures de cellules de transconductances CMOS. Nous avons aussi souligné les inconvénients de ces éléments.

Le prochain chapitre consistera à proposer notre propre cellule de transconductance et les circuits connexes, en mettant l'accent sur le thème du contrôle des filtres.
# CHAPITRE II

## CONTRÔLE DES FILTRES Gm-C

### 2.1 Introduction

Nous venons d'examiner les principales façons de réaliser des filtres Gm-C, ainsi que les différentes cellules de transconductance servant à leur fabrication. Nous allons, au cours de ce chapitre, qui constitue en fait le cœur du présent mémoire, nous consacrer à la conception d'un intégrateur et à ses circuits connexes. Les principaux attributs recherchés pour cet intégrateur sont une architecture simple, facile à contrôler et ayant des caractéristiques s'approchant le plus possible d'un élément idéal. Une nouvelle cellule de transconductance, ainsi qu'une source de courant programmable pour le contrôle de la transconductance seront proposés.

### 2.2 Procédure de contrôle en mode courant

Contrairement à ce que nous avons vus au chapitre 1, une approche de contrôle en mode courant est préférée à un contrôle par tension, du fait qu'il est plus simple de réaliser une source de courant de référence programmable jouissant d'une bonne linéarité. Dans la plupart des travaux réalisés auparavant, on utilisait une source de tension contrôlable afin de modifier la transconductance des cellules Gm. Or, la précision requise de ce type de dispositif, pour obtenir un ajustement adéquat de la transconductance, est de l'ordre du
millivolt. La réalisation d'un tel circuit peut s'avérer difficile. Dans cette perspective, il est difficile de fixer précisément la valeur des transconductances à partir des équations. Avec une approche en mode courant, il est possible de contourner ces problèmes en adoptant un outil de contrôle précis tout en étant simple à réaliser. Le présent défi consiste à extraire mathématiquement la variable du courant de l'équation de la transconductance de l'intégrateur choisi.

## 2.3 Identification des caractéristiques des modules électroniques recherchés

L'objet de cette section est d'identifier les principales caractéristiques de l'intégrateur et de la source de courant programmable qui sert à le contrôler.

### 2.3.1 Caractéristiques de l'intégrateur

Essentiellement, le rôle de la cellule Gm est de convertir la tension appliquée à ses bornes d'entrée en un courant proportionnel à la valeur de sa transconductance. Pour obtenir un intégrateur, il suffit d'y ajouter une charge capacitive à sa sortie. On obtient alors le circuit présenté à la figure 2.1.

<figure><img src="image_20.png" /><figcaption>Figure 2.1 Intégrateur basé sur une cellule de transconductance</figcaption></figure>
Si tout le courant généré par la cellule Gm se dirige vers la capacité C, c'est-à-dire si la tension Vout est lue par un voltmètre idéal, on obtient la fonction de transfert de l'intégrateur tel que démontré par les équations 2.1:

$$i_{\text{out}}(s) = G_m v_{\text{in}}(s) \qquad (2.1a)$$

$$v_{\text{out}}(s) = \frac{i_{\text{out}}(s)}{sC} \qquad (2.1b)$$

$$H(s) = \frac{v_{\text{out}}(s)}{v_{\text{in}}(s)} = \frac{G_m}{sC} \qquad (2.1c)$$

Puisqu'il est possible de modifier la valeur de Gm en variant soit la tension ou le courant de référence de la cellule, on peut ajuster à volonté la fonction de transfert d'un filtre qui serait réalisé avec plusieurs intégrateurs.

Idéalement, l'intégrateur devrait avoir des impédances d'entrée et de sortie élevées. En effet, il est important d'avoir une impédance d'entrée élevée sachant que la conception d'un filtre nécessite la mise en cascade de plusieurs cellules. L'ajout d'une cellule ne devrait pas affecter les performances des cellules précédentes. Ce point est relativement facile à réaliser, étant donné que l'entrée de la cellule de transconductance est généralement connectée à la grille d'un transistor MOS qui possède une impédance très élevée. Par contre, il est plus difficile d'obtenir une impédance de sortie élevée sans compromettre d'autres caractéristiques. En réalité, l'impédance de sortie finie de la cellule Gm-C limite le gain DC effectif de cette dernière. Il est ainsi nécessaire de prévoir un mécanisme pour augmenter ce gain de façon à éviter la détérioration des
caractéristiques des filtres. L'équation 2.2 montre l'effet d'une impédance finie ($Z_p$) sur la fonction de transfert de la cellule Gm-C. Notons que les détails du calcul permettant d'obtenir cette représentation sont présentés à l'annexe A.

$$ \frac{v_{out}(s)}{v_{in}(s)} = \frac{G_m}{1/Z_p + Cs} \qquad (2.2) $$

De la même façon, la cellule de transconductance devrait être la plus linéaire possible, afin d'éviter la distorsion du signal d'entrée. La plage de tension maximale à l'entrée peut être limitée; cependant, la cellule doit être linéaire autour de la tension en mode commun où l'on compte utiliser le circuit.

Finalement, dans le but de garantir une bonne largeur de bande à la cellule Gm, c'est-à-dire une plage fréquentielle où la transconductance demeure constante, il est nécessaire d'éloigner le plus possible le second pôle de la fréquence d'opération de la cellule. La plage où Gm est constant en fréquence est en effet limitée par le premier et le second pôle. Il est possible de représenter l'effet du second pôle par l'équation 2.3 à une fréquence égale à $w_p$. Ce dernier provient de la présence de capacités parasites dans les nœuds internes du circuit.

$$ \frac{v_{out}(s)}{v_{in}(s)} = \frac{G_m}{Cs} \cdot \frac{1}{1 + s / w_p} \qquad (2.3) $$

En combinant les effets de l'impédance de sortie finie et d'une fréquence d'opération maximale limitée (équations 2.2 et 2.3), on obtient une représentation de la fonction de transfert d'un intégrateur Gm-C réel (Équation 2.4). On remarque qu'en faisant tendre $w_p$
et $Z_p$ vers l'infini, on obtient la relation $H(s)=Gm/sC$ d'un intégrateur idéal. Rappelons que les détails permettant d'obtenir ces équations sont présentés à l'annexe A.

$$ \frac{v_{out}(s)}{v_{in}(s)} = \frac{G_m}{s^2(C/w_p) + s(C + 1/w_p Z_p) + 1/Z_p} \quad (2.4) $$

En résumé, les caractéristiques essentielles d'un bon intégrateur sont:

* impédance d'entrée élevée

* impédance de sortie élevée

* bonne linéarité sur la plage de tension d'intérêt

* largeur de bande élevée

Tout en tenant compte de ces paramètres pour concevoir un intégrateur le plus près possible de l'idéal, il est important de veiller à ce que le circuit donne un accès facile au contrôle des caractéristiques des filtres qui sont composés de plusieurs intégrateurs. Voilà donc le principal défi à relever.
### 2.3.2 Caractéristiques de la source de courant programmable

Désirant contrôler les caractéristiques des filtres à l'aide d'un courant de référence, il est important d'avoir une source de courant programmable très linéaire et offrant plusieurs niveaux de courant. La façon la plus simple de réaliser une telle source est d'utiliser un convertisseur numérique à analogique (CNA). Dans un convertisseur à codage binaire, le nombre de niveaux de courant constant est lié au nombre de bits $N$ ($nb. niveaux = 2^N$). Il est important de maximiser ce nombre. La linéarité dépend principalement du type d'architecture choisi. En tenant compte de ces principaux critères pour réaliser le convertisseur, la solution retenue devra être en plus simple à réaliser.

## 2.4 Proposition d'une nouvelle cellule de transconductance

Dans la poursuite des travaux précédents (Szczepanski et al., 1997 et Assi, Sawan, 1999), il en ressort qu'une approche complètement différentielle (i.e. entrée différentielle et sortie différentielle) doit être privilégiée à une méthode à sortie unique. Un circuit différentiel a en effet l'avantage d'éliminer les signaux non désirés en mode commun se présentant à l'entrée de la cellule. Nous allons dans cette section présenter successivement les étages d'entrée et de sortie de la cellule de transconductance ainsi que le circuit de rétroaction en mode commun.
### 2.4.1 Étage d'entrée

L'étage d'entrée de la nouvelle cellule de transconductance est basée sur les travaux réalisés par Assi et Sawan (1999). Cet étage d'entrée est construit à partir de deux étages d'entrées différentiels simples entrecroisées. Quelques ajouts demeurent nécessaires afin de contrôler la transconductance avec le courant de référence. Rappelons d'abord que cet étage représente une évolution d'une architecture où l'on désirait améliorer la linéarité et la réponse en fréquence en éliminant les nœuds internes. Ainsi, en ajoutant respectivement les transistors M0 et M1 à la source des transistors M2, M3 et M4, M5, on obtient le circuit présenté à la figure 2.2.

<figure><img src="image_21.png" /><figcaption>Figure 2.2 Étage d'entrée proposé</figcaption></figure>

En dimensionnant les transistors M0 et M1 avec un rapport de largeur sur longueur égal à un entier *k* tel que:
$$k = \frac{W_0}{W_1} \quad \text{où} \quad k > 1 \qquad (2.5a)$$

Les valeurs des tensions de référence $V_{ref0}$ et $V_{ref1}$ sont liées par:

$$V_{ref0} > V_{ref1} \qquad (2.5b)$$

Sachant que l'on a une entrée différentielle, la tension du signal d'entrée est égale à:

$$v_{id} / 2 = v_{ip} = -v_{in} \qquad (2.6)$$

Le courant de sortie différentiel résultant est égal à:

$$I_{out} = I_{o1} - I_{o2} \qquad (2.7)$$

Avec,

$$I_{o1} = I_{M3} + I_{M5} \qquad (2.8b)$$

$$I_{o2} = I_{M2} + I_{M4} \qquad (2.8c)$$

Dont le courant de drain des transistors M2, M3, M4 et M5 est égal à:

$$I_{M2} = K(V_{ref0} - v_{ip} - V_{ip})^2 \qquad (2.9a)$$

$$I_{M3} = K(V_{ref0} - v_{in} - V_{ip})^2 \qquad (2.9b)$$

$$I_{M4} = K(V_{ref1} - v_{in} - V_{ip})^2 \qquad (2.9c)$$

$$I_{M5} = K(V_{ref1} - v_{ip} - V_{ip})^2 \qquad (2.9d)$$

$$K = \frac{\mu_p C_{ox} W}{2 L} \qquad (2.9e)$$

En combinant 2.7, 2.8 et 2.9 on trouve:

$$I_{out} = 2K(v_{ip} - v_{in})(V_{ref0} - V_{ref1}) \qquad (2.10)$$
La transconductance résultante est finalement égale à:

$$G_M = \frac{I_{out}}{(v_{ip} - v_{in})} = 2K(V_{ref0} - V_{ref1}) \quad (2.11)$$

La relation entre les tensions $V_{ref0}$ et $V_{ref1}$ et les courants de références $I_{M0}$ et $I_{M1}$ n'est pas simple à déterminer. Cependant il est possible de l'exprimer, en considérant le modèle petit signal haute fréquence des transistors (figure 2.3) et en négligeant l'effet de l'étage de sortie.

<figure><img src="image_22.png" /><figcaption>Figure 2.3 Modèle petit signal équivalent du circuit</figcaption></figure>

Ainsi, en considérant que tous les transistors se trouvent dans la région de saturation, il est possible d'estimer ce courant à:

$$i_{out} = i_{o1} - i_{o2} \quad (2.12a)$$

$$\begin{aligned} i_{out} = v_{ip}(-gm_{5} - sC_{gd5}) + v_{in}(-gm_{3} - sC_{gd3}) \\ - v_{ip}(-gm_{2} - sC_{gd2}) - v_{in}(-gm_{4} - sC_{gd4}) \end{aligned} \quad (2.12b)$$

Avec les valeurs de transconductances et les capacités grille drain respectives:
$$gm_2 = gm_3 = \sqrt{2\mu_p C_{ox}(W_{2,3}/L)I_{M0}} \quad (2.13a)$$

$$gm_4 = gm_5 = \sqrt{2\mu_p C_{ox}(W_{4,5}/L)I_{M1}} \quad (2.13b)$$

$$C_{gd2} = C_{gd3} = C_{gd4} = C_{gd5} \quad (2.13c)$$

En simplifiant l'équation 2.12, on trouve:

$$\frac{i_{out}}{v_{id}} = \frac{1}{2}(gm_2 + gm_3 - gm_4 - gm_5) \quad (2.14)$$

En combinant respectivement 2.13a, 2.13b, 2.14 et en présumant que $W_2=W_3=W_4=W_5$, on obtient:

$$G_M = \frac{i_{out}}{v_{in}} = \sqrt{2\mu_p C_{ox}(W_{2,3,4,5}/L)} \times (\sqrt{I_{M0}} - \sqrt{I_{M1}}) \quad (2.15)$$

On voit alors qu'il est possible de contrôler la transconductance totale $G_M$ en modifiant les courants $I_{M0}$ et $I_{M1}$. Compte tenu du rapport des dimensions des transistors $M_0$ et $M_1$ égal à k, les courants de drain de ces transistors sont :

$$I_{M0} = k - I_{M1} \quad (2.16)$$

En combinant 2.15 et 2.16, la transconductance résultante devient:

$$G_M = \sqrt{\mu_p C_{ox}(W_{2,3,4,5}/L)I_{M0}} \times (1 - 1/\sqrt{k}) \quad (2.17)$$

Noter qu'il serait également possible de modifier la transconductance en changeant les rapports des transistors $M_2, M_3$ et $M_4, M_5$, on arriverait à un résultat similaire.
## 2.4.2 Étage de sortie

Afin d'augmenter l'impédance de sortie de la cellule de transconductance, nous proposons d'ajouter un étage *wide-swing folded cascode*. Cet ajout risque évidemment de détériorer la réponse en fréquence étant donné qu'il introduit de nouveaux nœuds internes. Cependant, contrairement aux méthodes utilisant la technique de rétroaction positive, notre circuit ne nécessite pas de paramètre de contrôle supplémentaire pour ajuster la résistance négative. Le seul paramètre de contrôle est le courant de polarisation nécessaire au bon fonctionnement du circuit. Nous effectuons clairement un compromis entre une amélioration du contrôle de la cellule au détriment d'une réduction de la performance en fréquence.

Le circuit proposé, présenté à la figure 2.4, est constitué de huit transistors. Sachant qu'un courant de polarisation $I_b$ provenant de l'étage d'entrée arrive respectivement aux drains des transistors $M_{12}$ et $M_{13}$, il faut prévoir un courant de polarisation $I_b$ dans chaque branche du circuit. Ainsi, un courant total environ égal à $2I_b$ résultant de l'addition des courants de polarisation des branches $M_6$, $M_8$, $M_{10}$ et $M_7$, $M_9$, $M_{11}$ et celui provenant de l'étage d'entrée, circule dans les transistors $M_{12}$ et $M_{13}$. Dans le cas où il serait nécessaire d'augmenter la transconductance, il faudrait augmenter pareillement le courant circulant dans les branches du *folded cascode* afin que le courant circulant dans les transistors $M_{12}$ et $M_{13}$ demeure à peu près égal au double de $I_b$. Il est possible de respecter ce principe, en ajustant les tensions $V_{BP}$, $V_{CP}$, $V_{BN}$ et $V_{CN}$ à l'aide du circuit de polarisation.
<figure><img src="image_23.png" /><figcaption>Figure 2.4 Étage de sortie (Folded cascode)</figcaption></figure>

Il est possible d'expliquer le fonctionnement de ce circuit d'un point de vue dynamique. Lorsqu'on injecte un courant alternatif aux drains des transistors $M_{12}$ et $M_{13}$ par le biais de la cellule de transconductance, le signal résultant passe par les transistors $M_{10}$ et $M_{11}$. En effet, le signal a la possibilité de poursuivre son chemin par un point de haute impédance ($M_{12}$, $M_{13}$) ou de passer par les transistors $M_{10}$ et $M_{11}$ de faibles impédances ($1/g_{m10}$ et $1/g_{m11}$). Le signal passe donc par les transistors $M_{10}$ et $M_{11}$. Cette étape franchie, les courants ($i_{op}$, $i_{on}$) peuvent alors se déverser dans les capacités de charge que l'on met aux bornes $v_{op}$ et $v_{on}$.
### 2.4.3 Circuit de rétroaction en mode commun (CMFB)

Afin de garantir une tension de sortie constante en mode commun pour un circuit complètement différentiel, il est nécessaire d'utiliser un circuit de rétroaction en mode commun (CMFB). Ainsi, il faut prévoir un circuit dont le rôle est de stabiliser la tension de sortie en mode commun $V_{op}$ et $V_{on}$ sans toutefois affecter le mode alternatif (signal AC), tout en minimisant la puissance consommée. Le circuit proposé est présenté à la figure 2.5. Sachant qu'il est nécessaire de fournir un courant égal à $I_b$ dans chaque branche du folded cascode, un courant de même valeur doit être injecté dans les paires de transistors $M_{20}$, $M_{22}$ et $M_{21}$, $M_{23}$. Il faut ainsi ajuster la tension de polarisation $V_{CMFB}$ afin qu'un courant égal à $I_b$ soit généré par les transistors $M_{14}$ et $M_{15}$.

<figure><img src="image_24.png" /><figcaption>Figure 2.5 Circuit de rétroaction en mode commun (CMFB)</figcaption></figure>
De manière générale, le circuit présenté réagit à une modification de la tension en mode commun aux bornes Vop et Von. Par exemple, dans le cas d'une baisse de tension par rapport à la tension de comparaison VCM, le courant de la branche M21, M23 aura tendance à augmenter. Conséquemment, le courant de la branche M20, M22 diminuera tout en réduisant la tension de polarisation VBN de l'étage de sortie folded cascode. Cette baisse de tension a pour principal effet d'augmenter la résistance drain-source des transistors de type N de l'étage de sortie, ce qui permet d'augmenter les tensions aux nœuds Vop et Von. De la même façon, une augmentation des tensions Vop et Von provoque un accroissement de la tension VBN permettant de contrer les effets d'une telle hausse. Finalement du point de vue dynamique, l'ajout d'un signal alternatif déphasé de 180 degrés aux bornes Vop et Von n'a pratiquement pas d'effet sur le circuit. Ces signaux, provenant des transistors M16 et M19, s'éliminent mutuellement dans la branche formée des transistors M21 et M23 sans affecter VBN.

### 2.4.4 Circuit final et circuit de polarisation

En regroupant toutes les portions de circuit présentées précédemment, on obtient la cellule de transconductance finale de la figure 2.6. Le circuit de polarisation (Figure 2.7) est nécessaire pour fournir les tensions VBP, VCP, VCMFB, Vbias et VCN essentielles au bon fonctionnement de la cellule. La cellule est contrôlée par les courants de polarisation IB1 et IB2 provenant d'une source de courant variable. Il est à noter que ce circuit de polarisation peut servir à alimenter plusieurs cellules.
<figure><img src="image_25.png" /><figcaption>Figure 2.6 Cellule de transconductance proposée</figcaption></figure>

<figure><img src="image_26.png" /><figcaption>Figure 2.7 Circuit de polarisation</figcaption></figure>

En effectuant une analyse AC pour une branche de la cellule Gm, en incluant cette fois l'étage de sortie (annexe B), on trouve la fonction de transfert suivante (équation 2.18):
$$|H(s)| = \left| \frac{v_o}{v_i} \right| = \left| \frac{\frac{(g_{m4} - g_{m2})g_{m10}}{(C_a C_L)} \left( S^2 + S \left( \frac{1}{R_L C_L} + \frac{1 + g_{m10} R_a}{R_a C_a} \right) + \left( \frac{1}{R_a R_L C_a C_L} + \frac{g_{m10}}{R_L C_a C_L} \right) \right)}{1 + \left( \frac{1 + g_{m10} R_a}{R_a C_a} \right)^2} \right| \quad (2.18)$$

Où $R_a$, $R_L$ et $C_a$ sont égales à:

$$R_a = r_{ds2} \| r_{ds4} \| r_{ds12} \quad (2.19a)$$

$$R_L \approx r_{ds6} r_{ds8} g_{m8} \| r_{ds12} r_{ds10} g_{m10} \quad (2.19b)$$

$$C_a = C_{db2} + C_{db4} + C_{db12} + C_{gd12} + C_{gs10} + C_{sb10} \quad (2.19c)$$

Le gain DC ainsi que les pôles associés à cette cellule peuvent être représentés par les équations suivantes:

$$|H(0)| = \left| \frac{\frac{(g_{m4} - g_{m2})g_{m10}}{(C_a C_L)}}{\left( \frac{1}{R_a R_L C_a C_L} + \frac{g_{m10}}{R_L C_a C_L} \right)} \right| \approx |(g_{m4} - g_{m2})R_L| \quad (2.20a)$$

$$p_1 \approx -\frac{1}{R_L C_L} \quad (2.20b)$$

$$p_2 \approx -\left( \frac{1 + g_{m10} R_a}{R_a C_a} \right) \approx -\frac{g_{m10}}{C_a} \quad (2.20c)$$

En examinant ces équations, on constate que le gain DC dépend directement de la résistance de sortie et que le fait de maximiser cette dernière permet de minimiser l'effet du premier pôle. Pour améliorer la largeur de bande effective de la cellule, il suffit d'éloigner le second pôle du premier. Pour cela, il est nécessaire d'augmenter la valeur des transconductances des transistors $M_{10}$ et $M_{11}$ en élargissant les grilles respectives.
<table><caption>Tableau 2.1 Dimensions des transistors</caption><thead><tr><th>transistors</th><th>M0</th><th>M1</th><th>M2</th><th>M3</th><th>M4</th><th>M5</th><th>M6</th><th>M7</th><th>M8</th></tr></thead><tbody><tr><th>W (µm)</th><td>40</td><td>10</td><td>20</td><td>20</td><td>20</td><td>20</td><td>10</td><td>10</td><td>10</td></tr><tr><th>L (µm)</th><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>2.8</td><td>2.8</td><td>2.8</td></tr><tr><th>transistors</th><td>M9</td><td>M10</td><td>M11</td><td>M12</td><td>M13</td><td>M14</td><td>M15</td><td>M16</td><td>M17</td></tr><tr><th>W (µm)</th><td>10</td><td>20</td><td>20</td><td>10</td><td>10</td><td>20</td><td>20</td><td>40</td><td>40</td></tr><tr><th>L (µm)</th><td>2.8</td><td>0.35</td><td>0.35</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td></tr><tr><th>transistors</th><td>M18</td><td>M19</td><td>M20</td><td>M21</td><td>M22</td><td>M23</td><td>M24</td><td>M25</td><td>M26</td></tr><tr><th>W (µm)</th><td>40</td><td>40</td><td>20</td><td>20</td><td>10</td><td>10</td><td>20</td><td>20</td><td>5</td></tr><tr><th>L (µm)</th><td>0.7</td><td>0.7</td><td>0.35</td><td>0.35</td><td>0.7</td><td>0.7</td><td>2.8</td><td>2.8</td><td>2.8</td></tr><tr><th>transistors</th><td>M27</td><td>M28</td><td>M29</td><td>M30</td><td>M31</td><td>M32</td><td>M33</td><td>M34</td><td>M35</td></tr><tr><th>W (µm)</th><td>20</td><td>20</td><td>20</td><td>20</td><td>10</td><td>10</td><td>10</td><td>10</td><td>2.5</td></tr><tr><th>L (µm)</th><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td><td>0.7</td></tr></tbody></table>

Un exercice similaire peut être réalisé pour des transistors de type N à l'entrée de la cellule de transconductance. Cependant, l'utilisation des transistors de type P pour réaliser l'étage d'entrée a comme avantage de limiter la propagation du bruit gaussien et de maximiser la pente limite du signal de sortie (slew rate) pour un courant de polarisation donné. De plus, en tenant compte de l'étage de sortie pour augmenter le gain DC, l'utilisation des transistors de type P à l'entrée permet d'augmenter la fréquence de gain unitaire ($\omega_t$), puisque l'étage de sortie doit alors être réalisé à l'aide de transistors de type N. Il est en effet plus facile d'augmenter la transconductance d'un transistor de type N que d'un type P. Noter que le gain DC final n'est pas directement affecté par le choix du type de transistor à l'entrée.
## 2.5 Présentation d'une source de courant programmable

La littérature décrit plusieurs architectures de convertisseur numérique à analogique (CNA) en mode courant. Parmi les possibilités, on peut signaler l'architecture classique constituée de N sources de courant pondérées de façon binaire par des transistors de différentes largeurs. Ce type de convertisseur a été utilisé par Sawan (1990) pour la réalisation d'un stimulateur neuro-musculaire destiné aux patients souffrant d'incapacités urinaires. Afin de réduire la sensibilité de cette technique aux procédés de fabrication, St-Amand (1996) et Bourret (1997) ont réalisé cette structure à l'aide de transistors identiques placés en parallèle ou en série de manière à recréer la pondération binaire. Il est aussi possible de réaliser les courants de différents poids à l'aide d'un réseau de résistances R-2R. Ce réseau étant en conduction permanente, il présente les inconvénients d'une plus grande consommation de puissance et requiert une surface de silicium supérieure comparativement aux techniques déjà mentionnées.

Bien que pouvant être utilisées pour la présente application, le principal problème associé à ces techniques est qu'elles présentent des erreurs de linéarité non négligeables. La méthode dite du code thermomètre permet de réaliser des convertisseurs numérique à analogique ayant une très grande linéarité. Le principe du code thermomètre consiste à utiliser $2^N$ sources de courant identiques, que l'on active ou non, afin de recréer les différents niveaux de courant de sortie. Cette façon de procéder permet en plus de minimiser les transitoires de courant (glitch) dues aux commutations des sources de
courant par rapport aux méthodes présentées. Cependant, le nombre d'éléments nécessaires à la réalisation du circuit croît de façon exponentielle en fonction de la résolution demandée. De plus, elle exige un circuit de décodage complexe pour activer sélectivement chacune des sources.

Dans le cadre de ce projet, nous avons proposé et réalisé une source de courant programmable de 5-bits dédiée à la stimulation électrique fonctionnelle (Voghell et al., 1998). Le circuit est basé en partie (la logique de décodage simplifiée) sur les travaux de Kim et Yoon (1996) qui ont proposé un convertisseur numérique à analogique à code thermomètre d'une résolution de 8 bits. Cette source de courant, présentée à la figure 2.8, est constituée de 15 sources de courant identiques ($S_1$ à $S_{15}$) et d'une dernière source ($S_0$) dont le courant est égal à la moitié des sources précédentes.

<figure><img src="image_27.png" /><figcaption>Figure 2.8 Schéma bloc du CNA à 5-bits proposé</figcaption></figure>
Les décodeurs de colonnes et de rangées (Figure 2.9) réalisés à l'aide de portes élémentaires simples génèrent les signaux de commande (tableau 2.2) pour activer les sources ($S_1$ à $S_{15}$).

<figure><img src="image_28.png" /><figcaption>Figure 2.9 Schéma logique des décodeurs de colonnes et de rangées</figcaption></figure>

<table><caption>Tableau 2.2 Table de correspondance des décodeurs</caption><thead><tr><th>D<sub>4</sub></th><th>D<sub>3</sub></th><th>R<sub>4</sub></th><th>R<sub>3</sub></th><th>R<sub>2</sub></th><th>R<sub>1</sub></th><th>R<sub>0</sub></th></tr></thead><tbody><tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td></tr><tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr></tbody></table><table><thead><tr><th>D<sub>2</sub></th><th>D<sub>1</sub></th><th>C<sub>4</sub></th><th>C<sub>3</sub></th><th>C<sub>2</sub></th><th>C<sub>1</sub></th></tr></thead><tbody><tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td></tr><tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td><td>0</td></tr><tr><td>1</td><td>0</td><td>1</td><td>1</td><td>0</td><td>0</td></tr><tr><td>1</td><td>1</td><td>1</td><td>0</td><td>0</td><td>0</td></tr></tbody></table>

Le schéma simplifié des sources ($S_1$ à $S_{15}$) est présenté à la figure 2.10. Chacune d'entre elles est constituée d'un miroir de courant fait de deux transistors mis en parallèle ($Q_{2a}$, $Q_{2b}$) ainsi que d'un sélecteur permettant de les activer. Le sélecteur est une fonction combinatoire dédiée (équation 2.21). La source $S_0$ est réalisée selon le même principe, le sélecteur en moins et le miroir de courant fait d'un seul transistor.
<figure><img src="image_29.png" /><figcaption>Figure 2.10 Source de courant individuelle à 2 LSB</figcaption></figure>

$$G_{i,j} = (\bar{R}_i + \bar{C}_j) \cdot \bar{R}_{i-1} \quad \text{pour } i,j = 1,2,3,4 \qquad (2.21)$$

Ainsi, la source de courant $S_0$ est activée en fonction du bit de contrôle $D_0$ tandis que les sources de courant $S_1$ à $S_{15}$ sont activées selon leur position dans la matrice en fonction des signaux de contrôle $D_1$ à $D_4$. Par exemple, dans le cas où la séquence $D_4, D_3, D_2, D_1$ et $D_0$ est égale à 01001 et équivalente à neuf (9) en décimal, les séquences $R_4, R_3, R_2, R_1, R_0$ et $C_4, C_3, C_2, C_1$ sont respectivement égales à 11100 et 1111. Ces derniers activent les sources $S_1$ à $S_4$ au moyen des signaux $G_{11}, G_{12}, G_{13}$ et $G_{14}$. Puisque le bit $D_0$ est activé (niveau 1) la source $S_0$ est aussi activée. On trouve alors un courant total égal à $9I_{LSB}$ en effectuant le total des courants apportés par les sources individuelles ($4 \times 2I_{LSB} + I_{LSB}$).

## 2.6 Conclusion

Nous avons identifié dans le présent chapitre les principales caractéristiques recherchées dans les différents modules électroniques afin de réaliser un bon intégrateur, en plus d'avoir montré les principaux effets parasites modifiant les caractéristiques des
intégrateurs. Nous avons par la suite proposé une cellule de transconductance performante et facilement contrôlable, de même qu'une source de courant programmable basée sur un convertisseur numérique à analogique. Le chapitre suivant présentera quelques applications de la cellule proposée ainsi que des techniques permettant de réaliser des filtres, en préservant l'accès à leurs paramètres.
# CHAPITRE III

## CONCEPTION DE FILTRES CONFIGURABLES DÉDIÉS

### À DES APPLICATIONS SPÉCIFIQUES

#### 3.1 Introduction

Nous avons vu au cours des précédents chapitres différentes techniques et éléments permettant de réaliser des filtres dans les circuits intégrés. Nous allons maintenant présenter quelques applications où il est avantageux d'utiliser des cellules de transconductance pour réaliser des filtres. Certaines de ces applications proviennent du domaine du génie biomédical et plus particulièrement visent la réalisation de systèmes servant à la stimulation électrique fonctionnelle. Ces dispositifs devant éventuellement être implantés dans le corps humain, il importe de tenir compte de leur volume, de la dissipation de puissance et de leur fiabilité. Nous traiterons donc de ces applications et des caractéristiques recherchées de tels filtres.

#### 3.2 Description d'un filtre passe-bande quadratique et de quatrième ordre

Une fois les modules électroniques déterminés, il est maintenant possible de passer à l'étape de la conception des filtres. La présentation de quelques exemples généraux,
réalisés à l'aide des techniques permettant de contrôler les caractéristiques des filtres, fera
l'objet de la présente section.

3.2.1 Filtre passe-bande

La configuration classique (John & Martin, 1997), la plus utilisée pour réaliser un filtre
passe-bande, est présentée à la figure 3.1. Elle bénéficie de cette popularité du fait que les
paramètres du filtre sont aisément contrôlables. L'équation 3.1 donnant la fonction de
transfert de ce type de filtre démontre le rôle joué par chacun des éléments (cellules Gm
et condensateurs) formant le circuit.

<figure><img src="image_30.png" /><figcaption>Figure 3.1 Section quadratique (passe-bande)</figcaption></figure>

$$
H(s) = \frac{(G_{m1} / C_1)s}{s^2 + (G_{m2} / C_1)s + G_{m3}G_{m4} / C_1 C_2} \quad (3.1)
$$

La fréquence centrale est en effet fixée par les cellules G<sub>M3</sub> et G<sub>M4</sub>, ainsi que les capacités C<sub>1</sub> et C<sub>2</sub> (équation 3.2a). Par la suite, le facteur de qualité est ajusté à l'aide de la relation donnée à l'équation 3.2b.

$$
w_0 = \sqrt{\frac{G_{m3} G_{m4}}{C_1 C_2}} \qquad (3.2a)
$$
$$Q = \sqrt{\left(\frac{G_{m3}G_{m4}}{G_{m2}^2}\right)\left(\frac{C_1}{C_2}\right)} \quad (3.3b)$$

Évidemment, l'obtention d'un facteur de qualité élevé peut s'avérer une tâche difficile étant donné la racine carrée. En diminuant conjointement les valeurs de $G_{M2}$ et $C_2$ et en tenant compte de la fréquence centrale, il est cependant possible d'obtenir un compromis. Dans le même esprit, pour conserver un gain constant lors de cette opération, la cellule $G_{M1}$ doit être identique à la cellule $G_{M2}$ de manière à équilibrer l'équation 3.1. La méthode idéale pour réaliser cette diminution de la transconductance des cellules $G_{M1}$ et $G_{M2}$ par rapport à $G_{M3}$ et $G_{M4}$ est de réduire la largeur des transistors de l'étage d'entrée (voir équation 2.15) tout en conservant les mêmes courants de polarisation. Cette façon de procéder permet, une fois le circuit réalisé, de réajuster au besoin les paramètres du filtre à l'aide des courants de polarisation. En variant ces derniers identiquement, la fréquence centrale est alors modifiée sans affecter le facteur de qualité. De la même manière, la variation de $G_{M1}$ et $G_{M2}$ permet d'ajuster le facteur de qualité sans affecter la fréquence centrale. Finalement, en casadant plusieurs sections comme celles de la figure 3.1, il est possible d'obtenir un filtre passe-bande de degré plus élevé.

### 3.2.2 Filtre passe-bande du huitième ordre de configuration LF

La méthode consistant à cascader plusieurs sections quadratiques est moins appropriée quand il faut réaliser un filtre passe-bande d'ordre plus élevé, ayant une grande largeur de bande, tout en offrant une sensibilité réduite aux variations des paramètres du circuit
(Laker et al., 1979). Une approche à boucle de rétroaction multiple est alors préférable. La première étape pour réaliser un filtre passe-bande de huitième ordre consiste à choisir d'abord la représentation passe-bas normalisée d'un filtre passif en échelle du quatrième ordre (figure 3.2) et de déterminer la fonction de transfert associée. Il est à noter qu'il s'agit ici d'une des configurations les moins sensibles aux variations des caractéristiques électriques des composants.

<figure><img src="image_31.png" /><figcaption>Figure 3.2 Représentation d'un filtre passe-bas du quatrième ordre

À partir du circuit du filtre passe bas, il est possible d'obtenir les équations différentielles nécessaires pour obtenir la représentation graphique du système (figure 3.3).</figcaption></figure>

<figure><img src="image_32.png" /><figcaption>Figure 3.3 Représentation graphique du filtre passe-bas</figcaption></figure>

En appliquant une transformation passe bas à passe-bande (équation 1.6 du chapitre I) et en remplaçant chaque cellule par un circuit équivalent (figure 3.4), on obtient le filtre passe-bande désiré (figure 3.5). Il est à noter que pour simplifier les schémas, une seule sortie a été dessinée sur les cellules Gm-C. La transformation en sorties différentielles apparaît évidente.
<figure><img src="image_33.png" /><figcaption>Figure 3.4 Transformation de passe-bas à passe-bande</figcaption></figure>

En effectuant cette transformation, il est possible de cibler facilement les cellules responsables des principales caractéristiques du filtre. En modifiant la valeur des coefficients des cellules $G_{MB}$ et $G_{MC}$ respectivement, il est possible d'ajuster la fréquence centrale (équation 3.4a). De même, en variant les cellules $G_{MA}$, il est possible d'ajuster la largeur de bande du filtre (équation 3.4b).

<figure><img src="image_34.png" /><figcaption>Figure 3.5 Représentation du filtre du huitième ordre</figcaption></figure>

$$w_0 = \sqrt{\frac{G_{MB} G_{MC}}{C_A C_B}} \qquad (3.4a)$$

$$w_{ch} - w_{cb} = \frac{G_{MA}}{C_B} \qquad (3.4b)$$
### 3.2.3 Simulation du filtre passe-bande de huitième ordre

En simulant le filtre passe-bande, on obtient les réponses en fréquence montrées aux figures 3.6 et 3.7. Il est possible de modifier la fréquence centrale du filtre en changeant le courant de polarisation de chaque cellule de transconductance constituant le filtre. De même, le facteur de qualité varie si l'on modifie le courant de polarisation des cellules $G_{mAx}$ (figure 3.4) du filtre. Dans le cas où l'on modifie le facteur de qualité, le courant de polarisation des cellules $G_{mBx}$ et $G_{mCx}$ a été fixé à 50µA. Le fichier de simulation HSPICE de ce filtre est présenté à l'annexe C.

<figure><img src="image_35.png" /><figcaption>Figure 3.6 Modification de la fréquence centrale du filtre du huitième ordre en variant le courant de polarisation des cellules à 20, 50 et 80 µA</figcaption></figure>
<figure><img src="image_36.png" /><figcaption>Figure 3.7 Modification du facteur de qualité du filtre de huitième ordre en variant le courant de polarisation des cellules $G_{mAx}$ de 20, 50 et 80 µA</figcaption></figure>

### 3.3 Étage d'entrée d'un récepteur dédié aux stimulateurs neuro-musculaires

Les implants neuro-musculaires sont destinés à restaurer partiellement la fonctionnalité de certains organes du corps humain atteint d'une déformation congénitale ou endommagés à la suite d'un accident, par la technique de stimulation électrique fonctionnelle. Ces implants doivent être extrêmement fiables, les plus petits possibles et doivent pouvoir être alimentés par une source externe afin de minimiser les inconvénients causés par un remplacement fréquent des dispositifs implantés. Afin de recevoir l'information provenant du contrôleur externe ainsi que l'énergie nécessaire au fonctionnement, un système de réception est nécessaire. Un démodulateur de type ASK (*amplitude shift keying*) offre des performances adéquates tout en étant simple à réaliser.
La figure 3.8 montre une représentation simplifiée d'un signal ASK. On reconnaît un 1 binaire par la présence d'un signal alternatif et un 0 binaire par l'absence de signal ou par un signal d'amplitude plus faible.

<figure><img src="image_37.png" /><figcaption>Figure 3.8 Représentation simplifiée d'un signal ASK</figcaption></figure>

Compte tenu que l'énergie et l'information proviennent du même signal, un inconvénient majeur survient lorsqu'une suite de zéro est émise. Pour contourner ce problème, un code binaire de type Manchester a été utilisé afin d'éliminer les longues séquences où le signal est absent. Toutefois, l'utilisation de techniques plus performantes permettrait d'obtenir une plus grande puissance disponible en éliminant les périodes d'absence du signal en plus de réduire la probabilité d'erreur de détection. Ainsi, dans le but d'améliorer le récepteur des implants, l'utilisation de la modulation FSK (*frequency shift keying*) ou encore PSK (*phase shift keying*) a été envisagée. Une représentation simplifiée de ces signaux est donnée à la figure 3.9.
<figure><img src="image_38.png" /><figcaption>Figure 3.9 Représentation simplifiée des signaux FSK et PSK</figcaption></figure>

Un signal FSK est constitué de deux signaux de même amplitude mais de fréquences différentes pour représenter les états d'un bit. Un signal PSK est composé de signaux d'amplitude et de fréquence constante avec des sauts de phase pour représenter les états d'un bit. Puisqu'il n'y a pas d'interruption de signal, les signaux FSK et PSK offrent en moyenne une puissance deux fois plus grande qu'un signal ASK, même quand ce dernier a été traité par un code Manchester. De plus, la probabilité d'erreur est plus faible pour un même débit lors de la détection d'un signal PSK que pour un signal FSK ou ASK. La description de démodulateurs dédiés à la récupération de ces signaux FSK et PSK fera l'objet de la prochaine section.

### 3.3.1 Récepteur FSK

Un récepteur FSK doit être en mesure de détecter les deux fréquences constituant le signal modulé FSK afin de bien discriminer l'information binaire. Une façon simple de
réaliser un démodulateur FSK consiste à passer le signal reçu par deux filtres passe-bande de fréquences centrales correspondant à celles des signaux transmis. La figure 3.10 montre le schéma général d'un tel système. On ajoute un détecteur d'enveloppe constitué d'une diode, d'un condensateur et d'une résistance à la suite de chaque filtre afin de redresser le signal alternatif en signal continu. La prise de décision permettant de déterminer l'information binaire est accomplie à l'aide d'un comparateur.

<figure><img src="image_39.png" /><figcaption>Figure 3.10 Schéma simplifié d'un récepteur FSK (tiré de Stremler, 1990)</figcaption></figure>

Pour garantir le bon fonctionnement du circuit, il est important de bien fixer les fréquences d'opération. Djemouai et al. (1997) ont démontré que des fréquences de l'ordre de 20MHz constituaient un bon choix pour minimiser les pertes de transmission à travers la peau tout en étant sécuritaire pour l'être humain. Connaissant l'ordre de grandeur des fréquences $f_1$ et $f_2$ et sachant la fréquence d'émission des bits ($f_T$), il est possible de déterminer les fréquences adéquates pour notre application permettant de créer un signal FSK. Afin d'éviter un chevauchement significatif des harmoniques causées par la modulation, il est important de respecter la loi donnée par l'équation 3.5 (Stremler, 1990).

$$ (f_2 - f_1) \geq f_T \qquad (3.5) $$
La différence des fréquences d'émission doit être supérieure au débit de transmission des bits pour favoriser la détection des deux fréquences par chacun des filtres. De plus, un écart de gain d'au moins 6 décibels (dB) est nécessaire pour permettre au comparateur d'identifier les deux signaux ($f_1$ et $f_2$). Ainsi, en utilisant l'architecture du filtre passe-bande du quatrième ordre et en casadant deux sections quadratiques telles que présentées précédemment, nous pourrons réaliser deux filtres opérant à 15 et 20 MHz et ayant tous les deux un facteur de qualité de 4. La réponse en fréquence théorique obtenue est présentée à la figure 3.11. Le choix de ces fréquences est un compromis pour avoir deux fréquences centrales les plus rapprochées possible, sans toutefois exiger un facteur de qualité trop élevé qui serait difficile à réaliser.

<figure><img src="image_40.png" /><figcaption>Figure 3.11 Réponse en fréquence théorique des filtres de fréquence centrale: a) 15MHz, b) 20MHz</figcaption></figure>

Un récepteur FSK permet d'acquérir les données provenant d'un contrôleur externe tout en évitant les périodes d'arrêt de la source d'énergie lors de la transmission d'un zéro binaire. Bien que ceci nécessite l'utilisation de deux filtres, ces derniers sont relativement
simples à réaliser. Toutefois, pour obtenir l'information désirée, une grande précision des filtres est exigée, de manière à ce que les fréquences centrales de ceux-ci correspondent bien à celles du signal reçu. Cette précision peut généralement être atteinte en utilisant entre autre la technique du centroïde commun (common centroïd) lors du dessin des masques afin d'avoir les transistors les plus précis possibles malgré une répartition non uniforme des propriétés électriques des matériaux causée par le processus de fabrication.

En simulant les filtres passe-bande du quatrième ordre servant à la réalisation d'un récepteur FSK, on obtient les réponses en fréquence correspondantes (figure 3.12). On remarque un léger dépassement de quelques décibels à la fréquence centrale de chaque courbe où l'on devrait retrouver normalement 0 décibel. Des explications à ce sujet seront présentées au cours du prochain chapitre.

<figure><img src="image_41.png" /><figcaption>Figure 3.12 Réponse en fréquence des filtres passe-bande servant à la réalisation d'un récepteur FSK: f₁=15MHz, f₂=20MHz</figcaption></figure>
### 3.3.2 Récepteur PSK

Le récepteur PSK est constitué principalement d'une boucle à verrouillage de phase (PLL ou phase lock loop) permettant de distinguer les changements de phase du signal capté à l'entrée du système. Ce dernier, montré à la figure 3.13, regroupe un multiplicateur, un filtre passe-bas, ainsi qu'un oscillateur contrôlé par une tension (VCO).

<figure><img src="image_42.png" /><figcaption>Figure 3.13 Schéma simplifié d'un récepteur PSK</figcaption></figure>

Supposons qu'un signal sinusoidal $s(t)$ à deux phases (0 et 180 degrés) (équation 3.6a) est reçu à l'entrée du PLL et que l'on multiplie ce dernier par un signal $m(t)$ (équation 3.6b).

$$s(t) = \pm A_s \cos(2\pi ft) \qquad (3.6a)$$

$$m(t) = A_m \cos(2\pi ft) \qquad (3.6b)$$

On obtient un signal $p(t)$ (équation 3.7) composé d'une tension DC ainsi que d'un signal équivalent au double de la fréquence du signal d'entrée.

$$p(t) = s(t)m(t) = \pm \frac{A_s A_m}{2} (1 + \cos(4\pi ft)) \qquad (3.7)$$
En filtrant ce signal pour éliminer l'information non désirée, on obtient une composante DC positive ou négative après filtrage tel que démontré par l'équation 3.8.

$$f(t) = \pm \frac{A_s A_m}{2} \qquad (3.8)$$

Par la suite, un comparateur peut déterminer le signe de $f(t)$ et ainsi recréer le signal binaire. Toutefois, en pratique le signal $m(t)$ de (3.6b) n'est pas disponible au récepteur. La mission du VCO consiste donc à générer une réplique aussi fidèle que possible de ce signal. Considérons le système au repos, le VCO émet un signal sinusoïdal $m'(t)$ ayant un déphasage $\phi$ et une fréquence $f_m$ correspondant à sa fréquence d'oscillation libre. La rétroaction dans la boucle de PLL aura tendance à modifier la fréquence du VCO pour que le déphasage entre $s(t)$ et $m'(t)$ tende vers zéro. L'équation 3.9 expose l'état initial du système où le signal $m'(t)$ est différent du signal $m(t)$ désiré.

$$m'(t) = A_m \cos(2\pi f_m t + \phi) \qquad (3.9a)$$

Le produit de $s(t)$ par $m(t)$ s'écrit alors

$$p'(t) = \pm \frac{A_s A_m}{2} \left( \cos(2\pi(f - f_m)t + \phi) + \cos(2\pi(f + f_m)t - \phi) \right) \qquad (3.9b)$$

Le filtre passe-bas, dont la fréquence de coupure doit se situer entre ($f-f_m$) et le double de la fréquence du signal modulant ($2\times f$), permet d'extraire la composante de basse fréquence (équation 3.10) au moment de la mise en marche du circuit.

$$f'(t) = \pm \frac{A_s A_m}{2} \left( \cos(2\pi(f - f_m)t + \phi) \right) \qquad (3.10)$$

Par exemple, dans le cas où la fréquence du signal modulant ($f$) est égale à 10MHz et la fréquence d'oscillation libre ($f_m$) est égale à 9.5MHz, la fréquence de coupure ($f_c$) doit se
situer entre 0.5MHz et 20MHz. Ceci nous amène à choisir une configuration d'un filtre passe-bas du second ordre dont la fonction de transfert est présentée à l'équation 3.11 et qui est de plus facilement réalisable à l'aide des cellules $G_M-C$.

$$H(s) = \frac{(2\pi \cdot f_c)^2}{s^2 + 4\pi \cdot f_c s + (2\pi \cdot f_c)^2} \quad (3.11)$$

En fixant la fréquence de coupure $f_c$ à 1.6MHz, de manière à éliminer la composante de fréquence plus élevée, tout en permettant à la boucle de verrouillage de phase de se stabiliser, on obtient la réponse en fréquence théorique présentée à la figure 3.14.

<figure><img src="image_43.png" /><figcaption>Figure 3.14 Réponse en fréquence théorique du filtre passe-bas</figcaption></figure>

Ce démodulateur, en plus d'offrir une probabilité d'erreur plus faible lors de la détection et de ne nécessiter qu'un seul filtre par rapport au démodulateur FSK, permet de relaxer les critères de précision du filtre passe-bas. En autant que ce dernier laisse passer la composante de fréquence nécessaire au démarrage du système et qu'il élimine la
composante équivalente au double de la fréquence de modulation, le système demeure fonctionnel. Ces deux fréquences sont en général suffisamment éloignées pour permettre d'atteindre aisément cet objectif.

Le filtre passe-bas du second ordre nécessaire à la réalisation d'un récepteur PSK a aussi été simulé. La figure 3.15 montre la réponse en fréquence simulée.

<figure><img src="image_44.png" /><figcaption>Figure 3.15 Réponse en fréquence du filtre passe-bas
servant à la réalisation d'un récepteur PSK</figcaption></figure>
## 3.4 Conclusion

Nous avons vu au cours de ce chapitre différents exemples de techniques et d'applications de filtres utilisant les cellules de transconductance dans les circuits intégrés. Ces exemples, dont la miniaturisation des circuits est un des principaux objectifs, sont rendus possible du fait que les filtres réalisés à l'aide d'intégrateurs Gm-C sont parfaitement programmables. Bien qu'ayant exécuté une conceptualisation théorique, la simulation électrique ainsi que la réalisation demeurent une étape non négligeable. Le prochain chapitre aura comme principal objectif de présenter les résultats expérimentaux obtenus par la réalisation de la source de courant programmable proposée et de filtres passe-bandes programmables.
# CHAPITRE IV

## RÉSULTATS EXPÉRIMENTAUX

### 4.1 Introduction

La cellule de transconductance, les filtres ainsi que la source de courant présentés aux chapitres précédents ont été décrits jusqu'ici au niveau conceptuel. L'objet de ce dernier chapitre est de présenter les résultats de simulations des circuits intégrés des différents éléments proposés, ainsi que des mesures effectuées sur de véritables circuits. Nous allons voir respectivement les performances d'une cellule de transconductance, d'une source de courant servant à modifier les courants de référence et d'un filtre passe-bande programmable. Finalement, une analyse des résultats sera effectuée afin d'expliquer les différences entre les résultats expérimentaux obtenus et les modèles théoriques.

### 4.2 Résultats de simulations de la cellule de transconductance

Les simulations de la cellule de transconductance ont été réalisées à l'aide des modèles des transistors tirés de la technologie CMOS 0.35µm offerts par la Société Canadienne de Micro-électronique (SMC). Les circuits ont été simulés à l'aide du logiciel Cadence et du simulateur HSPICE. Les schémas du circuit ainsi que le fichier HSPICE de la cellule sont présentés à l'annexe D. La tension d'alimentation du circuit est de 3.3 Volts. Le tableau 4.1 montre un résumé des principales caractéristiques du circuit de
transconductance proposé à la section 2.4. Nous montrerons la méthodologie ayant servi
à recueillir ces informations au cours de cette section.

<table><caption>Tableau 4.1 Caractéristiques simulées de la cellule de transconductance:
variations en fonction du courant de polarisation</caption><thead><tr><td>Paramètres</td><td>Résultats obtenus</td></tr></thead><tbody><tr><td>Tension d'alimentation</td><td>3.3 Volts</td></tr><tr><td>Courant de polarisation</td><td>20 à 80 μA</td></tr><tr><td>Gain DC</td><td>54.3 à 54.2 dB</td></tr><tr><td>Plage de transconductance</td><td>90.7 à 183 μA/Volt</td></tr><tr><td>Fréquence du premier pôle</td><td>27.4 à 54.5 kHz</td></tr><tr><td>Fréquence du second pôle</td><td>614.0 à 1688.9 MHz</td></tr><tr><td>Impédance d'entrée (0 Hz)</td><td>&gt;1GΩ</td></tr><tr><td>Impédance de sortie (0 Hz)</td><td>7.7 à 4.0 MΩ</td></tr><tr><td>Plage du signal à l'entrée</td><td>-0.2 à 0.2 Volt</td></tr><tr><td>Tension de décalage à la sortie</td><td>&lt; 0.02 Volt</td></tr><tr><td>TRMC (CMRR) maximum</td><td>92.3 à 90.3 dB</td></tr><tr><td>TRTA positif (PSRR+) maximum</td><td>70.3 à 95.0 dB</td></tr><tr><td>TRTA négatif (PSRR-) maximum</td><td>81.1 à 92.5 dB</td></tr><tr><td>Consommation de puissance</td><td>0.6 à 2.9 mW</td></tr></tbody></table>

### 4.2.1 Analyse AC de la cellule de transconductance

En effectuant une analyse AC de cette cellule, il est possible de déterminer une multitude
d'informations utiles pour caractériser les performances de la cellule. La configuration
utilisée pour cette analyse est montrée à la figure 4.1. Rappelons que le bloc CMFB est
nécessaire à la stabilisation de la tension DC à la sortie. Des charges capacitives (C+, C-) de 1pF ont été utilisées pour les simulations.

<figure><img src="image_45.png" /><figcaption>Figure 4.1 Configuration de la cellule pour l'analyse AC</figcaption></figure>

La courbe représentant l'analyse AC est illustrée à la figure 4.2. On trouve ainsi un gain différentiel DC de 54 dB pour un niveau de courant de polarisation de la cellule égal à 50µA. Afin d'évaluer la stabilité de la cellule de transconductance, on vérifie la marge de phase. Cette valeur doit être supérieure à 45 degrés à la fréquence $f_t$ définit par l'équation 4.1. Nous obtenons une marge de phase supérieure à 88.8 degrés pour un courant de polarisation variant de 20µA à 80µA pour le circuit présenté.

$$2\pi \cdot f_t = \frac{G_M}{C} \qquad (4.1)$$

De même, l'analyse AC permet de vérifier la bande passante de l'intégrateur réalisé, c'est-à-dire la plage de fréquences pour laquelle la transconductance est constante. Comme nous l'avons déjà mentionné, cette dernière est limitée par le premier et le second pôle causé respectivement par une impédance de sortie finie et par les charges capacitives internes au circuit. En observant la figure 4.3 on trouve le premier pôle situé à 43.2 kHz et le second pôle à environ 1.29 GHz pour un courant de polarisation de 50µA.
<figure><img src="image_46.png" /><figcaption>Figure 4.2 Analyse AC de la cellule de transconductance</figcaption></figure>

<figure><img src="image_47.png" /><figcaption>Figure 4.3 Plage d'opération de l'intégrateur (Gm-C)</figcaption></figure>
### 4.2.2 Plage de transconductance

En modifiant le courant de référence de la cellule de 20.0 à 80.0 µA, il est possible de faire varier la transconductance de 90.7 à 183.0 µA/Volt respectivement. La figure 4.4 montre ces cas limites en plus d'un cas intermédiaire pour un courant égal à 50.0 µA. De plus, on remarque que la cellule offre une bonne linéarité pour un signal d'entrée différentiel crête à crête de 200 millivolts.

<figure><img src="image_48.png" /><figcaption>Figure 4.4 Variation possible de la valeur de la transconductance</figcaption></figure>
### 4.2.3 Impédance d'entrée et de sortie

L'évaluation des impédances d'entrée et de sortie a été faite par simulation en ajoutant respectivement une source de tension alternative ayant une amplitude de un volt à l'entrée et à la sortie de la cellule. En effectuant une analyse AC pour chaque configuration, on trouve une impédance supérieure à $10^9$ Ohms à l'entrée et une impédance supérieure à $4 \times 10^6$ Ohms à la sortie en DC (0Hz).

### 4.2.4 Taux de rejet du signal en mode commun (TRMC)

Le taux de rejet en mode commun a été obtenu en effectuant le rapport du gain en mode différentiel sur celui du gain en mode commun. Ce taux, habituellement exprimé en décibel, tel que montré par l'équation 4.2, est idéalement infini. En pratique, un taux élevé est synonyme d'une faible sensibilité à la présence de bruit. Ainsi on trouve un taux de rejet en mode commun (TRMC) égal à 91.6 dB pour un courant de référence égal à 50µA. Notons qu'un gain de -37.1 dB a été obtenu en mode commun, tandis que celui en mode différentiel est de 54.5 dB pour ce même courant de référence.

$$ TRMC = 20 \cdot \log \left( \frac{A_{md}}{A_{mc}} \right) \qquad (4.2) $$
### 4.2.5 Taux de rejet des tensions d'alimentation (PSRR)

De même, le taux de rejet des tensions d'alimentation (PSRR) symbolise la sensibilité de la cellule de transconductance aux variations de tensions d'alimentation. Ce taux est calculé en effectuant le rapport du gain différentiel sur le gain des sources d'alimentation (équation 4.3). On distingue un PSRR positif au bornes de VCC égal à 82.0 dB et un PSRR négatif au bornes de VSS d'une valeur de 88.2 dB pour un courant de référence égal à 50µA. Ces taux ont été simulés en ajoutant en série à tour de rôle une source de tension alternative aux tensions d'alimentation DC tout en fixant l'entrée du circuit à la masse.

$$PSRR = 20 \cdot \log\left(\frac{A_{md}}{A_{msa}}\right) \qquad (4.3)$$

### 4.3 Simulations et performances de la source de courant

La source de courant proposée au second chapitre a été simulée et réalisée à l'aide de la technologie CMOS 0.35µm. Puisque cette source de courant est constituée principalement d'un convertisseur numérique à analogique (CNA) en mode courant, il est nécessaire d'en évaluer les performances à l'aide des critères relatifs à ce type de dispositif. Le CNA doit évidemment être le plus linéaire possible de façon à recréer fidèlement le courant de polarisation nécessaire au bon fonctionnement de la cellule de
transconductance. Une comparaison a d'ailleurs été réalisée dans un composant entre l'architecture proposée dans ce mémoire et une autre proposée par St-Amand (1996).

### 4.3.1 Paramètres servant à caractériser la source de courant programmable

On distingue principalement deux catégories de tests: statiques et dynamiques. Étant donné que la source de courant est utilisée pour générer un courant de polarisation, nous nous attarderons ici à l'étude des paramètres statiques. Parmi les paramètres servant à caractériser le convertisseur numérique à analogique, on retrouve l'erreur de courant de décalage, l'erreur de gain, l'erreur de non linéarité différentielle (NLD) et intégrale (NLI).
Voici donc leur description:

#### * de courant de décalage (I<sub>décalage</sub>):*

L'erreur de courant de décalage se définit comme le courant résiduel mesuré lorsque tous les bits contrôlant la source de courant sont désactivés. Idéalement, ce courant de décalage devrait être nul. D'ailleurs, il faut soustraire cette erreur de courant de décalage pour calculer les erreurs de non-linéarité différentielle et intégrale.

#### *erreur de gain (E<sub>gain</sub>):*

On définit l'erreur de gain comme la différence entre l'amplitude maximale de courant mesurée et l'amplitude maximale théorique. Cette différence devrait être idéalement nulle. Notons qu'il est nécessaire de corriger l'erreur de gain afin de calculer les erreurs de non-linéarité différentielle et intégrale.
### Non linéarité différentielle (NLD):

On définit l'erreur de non-linéarité différentielle (NLD) comme le résidu de la différence de chacun des pas expérimentaux successifs par rapport à la valeur du pas théorique correspondant à un BMS (bit le moins significatif). Le NLD correspond à la valeur maximale des ces différences (équation 4.4). Cette erreur est généralement exprimée en pourcentage. On divise alors le NLD par la valeur du pas équivalent à un BMS.

$$ NLD = \max[pas(i+1) - pas(i) - pas_{BMS}] \quad (4.4) \\ \text{pour } 0 < i < N-1 $$

### Non linéarité intégrale (NLI):

L'erreur de non linéarité intégrale se présente comme la déviation maximale entre les différentes valeurs de pas expérimentaux et théoriques. On calcule cette erreur en effectuant la différence de la courbe expérimentale et de la courbe théorique, tel que montré par l'équation 4.5. On exprime aussi cette erreur en bit le moins significatif (BMS) en divisant le NLI par la valeur du pas équivalent à un BMS.

$$ NLI = \max[\max(pas(i) - pas_{th}(i))] \quad (4.5) \\ \text{pour } 0 < i < N-1 $$
### 4.3.2 Présentation des résultats de simulation

Afin de vérifier le bon fonctionnement de la source de courant, une rampe a été simulée en activant les bits de contrôle (D4-D0) à l'aide du logiciel Cadence et du simulateur HSPICE. Les résultats ont été par la suite analysés à l'aide du logiciel Matlab.

Les résultats de la simulation démontrent que la source de courant proposée présente les caractéristiques recherchées pour notre application. En particulier, la linéarité de la source de courant permettra d'ajuster avec précision la cellule de transconductance. Le tableau 4.2 résume les résultats obtenus. De même, on retrouve aux figures 4.5 et 4.6 une comparaison entre les rampes simulée et théorique ainsi qu'un graphique montrant les erreurs de non-linéarité intégrale et différentielle.

<table><caption>Tableau 4.2 Résultats de simulation de la source de courant</caption><thead><tr><td>Paramètres</td><td>Résultats</td></tr></thead><tbody><tr><td>I<sub>décalage</sub></td><td>&lt; 2nA</td></tr><tr><td>I<sub>BMS</sub></td><td>4.02 μA</td></tr><tr><td>I<sub>MAX</sub></td><td>124.17 μA</td></tr><tr><td>E<sub>gain</sub></td><td>0.17 μA</td></tr><tr><td>NLI</td><td>0.013 LSB</td></tr><tr><td>NLD</td><td>0.011 LSB</td></tr><tr><td>Consommation maximale</td><td>0.43 mW</td></tr></tbody></table>
<figure><img src="image_49.png" /><figcaption>Figure 4.5 Comparaison des rampes simulée et théorique</figcaption></figure>

<figure><img src="image_50.png" /><figcaption>Figure 4.6 Représentation des erreurs de non-linéarité différentielle et intégrale</figcaption></figure>
### 4.3.3 Dessin des masques et réalisation du composant

La source de courant programmable, basée sur un convertisseur numérique à analogique, est principalement constituée de seize sources de courant ainsi que de décodeurs de colonnes et de rangées. Le défi présenté par ce circuit réside dans la réalisation d'une source de courant produisant un courant unitaire ($I_N$) et de quinze autres sources générant le double de ce courant ($2I_N$). Afin de garantir une erreur de linéarité différentielle faible, un soin particulier a été accordé à la réalisation des quinze sources de façon à ce qu'elles soient identiques et qu'elles génèrent une amplitude qui est exactement le double du courant de la première source. Pour ce faire, les quinze sources de courant ont été réalisées en mettant en parallèle deux transistors de tailles identiques.

Une photographie du composant réalisé est présentée à la figure 4.7. Notons qu'une source de courant programmable élaborée selon l'architecture de St-Amand (1997) a également été incluse dans ce composant afin de comparer les deux architectures. Cette dernière a évidemment été conçue pour générer des niveaux de courant similaires. On trouvera à l'annexe E les différents dessins de masque servant à la conception de ce composant.
<figure><img src="image_51.png" /><figcaption>Figure 4.7 Photographie du composant regroupant les deux sources de courant</figcaption></figure>

### 4.3.4 Performances de la source de courant finale

Les deux sources de courant réalisées ont été testées avec succès. En effet, les résultats expérimentaux coïncident fortement avec ceux de la simulation. La vérification des architectures consistait simplement à vérifier le courant à la sortie de chaque source en fonction de l'entrée binaire. Le tableau 4.3 résume les résultats expérimentaux pour chacune de ces sources testées avec une charge de 1kΩ. De même, il est possible de visualiser aux figures 4.8 et 4.9 la rampe mesurée de la source à code thermomètre comparée à la rampe théorique ainsi que les courbes des erreurs de non-linéarités intégrale et différentielle de cette dernière.
<table><caption>Tableau 4.3 Présentation des résultats expérimentaux des deux sources de courant</caption><thead><tr><th rowspan="2">Paramètres</th><th colspan="2">Résultats</th></tr><tr><th>Code thermomètre</th><th>St-Amand</th></tr></thead><tbody><tr><td>Architecture</td><td></td><td></td></tr><tr><td>I<sub>MAX</sub></td><td>124.4 μA</td><td>132.8 μA</td></tr><tr><td>I<sub>décalage</sub></td><td>&lt; 0.1 μA</td><td>&lt; 0.1 μA</td></tr><tr><td>E<sub>gain</sub></td><td>0.4 μA</td><td>8.8 μA</td></tr><tr><td>INL</td><td>0.105 LSB</td><td>0.309 LSB</td></tr><tr><td>DNL</td><td>0.121 LSB</td><td>0.191 LSB</td></tr><tr><td>Surface occupée</td><td>0.0286 mm<sup>2</sup></td><td>0.012 mm<sup>2</sup></td></tr><tr><td>Consommation</td><td colspan="2">1.28 mW*</td></tr></tbody></table>

<figure><img src="image_52.png" /><figcaption>Figure 4.8 Rampe mesurée de la source à code thermomètre
pour une charge de 1kΩ comparée à la rampe théorique</figcaption></figure>

<footnote>*Consommation de puissance mesurée pour les deux sources de courant mises ensemble</footnote>
<figure><img src="image_53.png" /><figcaption>Figure 4.9 Erreur NLI et NLD de la source à code thermomètre</figcaption></figure>

De ces résultats, on note que l'architecture à code thermomètre offre des performances supérieures à celle de St-Amand du point de vue de la linéarité, ce qui confirme les prévisions théoriques. Cependant, les erreurs de non-linéarité intégrale et différentielle sont plus élevées pour le circuit fabriqué que celui simulé. Il est possible d'expliquer l'augmentation de ces erreurs par le fait que les sources de courant ne sont pas tout à fait identiques, étant donné les variations paramétriques survenues lors du processus de fabrication. La réalisation des sources individuelles à l'aide de plusieurs transistors en parallèle disposés aléatoirement permettrait d'améliorer les résultats obtenus en minimisant l'effet d'un gradient sur le substrat ou de défauts localisés.
## 4.4 Simulations et tests d'un filtre de huitième ordre

Un filtre passe-bande du second ordre ainsi qu'un filtre passe-bande du huitième ordre composé de quatre sections quadratiques mises en cascade, ont été simulés et réalisés à l'aide de la technologie CMOS 0.35µm. La réalisation de ces filtres a été faite à l'aide d'une version préliminaire de la cellule de transconductance proposée dans ce mémoire. Cette version préliminaire est constituée d'un simple miroir de courant *folded cascode* comme étage de sortie. Nous montrerons donc dans la présente section les résultats de simulation et les résultats expérimentaux du composant réalisé.

### 4.4.1 Présentation des résultats de simulation

Le composant réalisé est constitué de deux filtres passe-bande respectivement du second et du huitième ordre contrôlés par deux sources de courant programmables basées sur un convertisseur numérique à analogique à code thermomètre de 4 bits. Notons qu'un convertisseur de résolution supérieure devrait être utilisé dans le futur afin de pouvoir ajuster de façon précise les paramètres des filtres. Le filtre passe-bande du second ordre consiste en une simple section quadratique basée sur l'architecture présentée au chapitre 3 à la section 3.2.1 avec des valeurs de capacités $C_1$ et $C_2$ égales à 1pF tandis que le filtre du huitième ordre est composé de quatre sections quadratiques mises en cascade avec des valeurs de capacités $C_1$ et $C_2$ égales à 0.4pF. Il est possible de modifier théoriquement la fréquence centrale de ces filtres ainsi que leur facteur de qualité à l'aide des signaux $D_4$,
$D_3, D_2, D_1$ et $D_{4q}, D_{3q}, D_{2q}, D_{1q}$ des deux sources de courant programmables en modifiant les courants de polarisation des cellules. Le fonctionnement du filtre a été vérifié à l'aide du logiciel *cadence* et du simulateur HSPICE. Le dessin des masques ainsi que les fichiers de simulations utilisés sont disponibles à l'annexe F. Les figures 4.10 et 4.11 montrent respectivement les réponses en fréquence des filtres passe-bande du second et du huitième ordre. On y présente les résultats pour les signaux de contrôle $D_4, D_3, D_2, D_1$ et $D_{4q}, D_{3q}, D_{2q}, D_{1q}$ ayant chacun les valeurs 0011, 1000 et 1111. Puisque le composant fabriqué a été réalisé sans étage de sortie permettant d'isoler le filtre, tel un amplificateur en configuration suiveur, des simulations ont été effectuées pour tenir compte des capacités parasites extérieures lors des mesures expérimentales. Ces simulations ont été faites en ajoutant des charges capacitives de 23pF (13pF pour la sonde et 10pF pour représenter les capacités parasites) aux sorties de chacun des filtres pour tenir compte des conditions réelles. De même, elles tiennent compte que seulement un générateur d'onde a été utilisé lors des ces mesures. Les tableaux 4.4 et 4.5 résument les caractéristiques simulées pour chacun des filtres pris isolément sous forme schématique avec HSPICE.

<table><caption>Tableau 4.4 Résumé des résultats de simulation du filtre passe-bande du second ordre</caption><thead><tr><th>Paramètres</th><th colspan="3">Résultats</th></tr></thead><tbody><tr><td>Courant de référence</td><td>24.0µA</td><td>64.0µA</td><td>120.0µA</td></tr><tr><td>Fréquence centrale (f<sub>0</sub>) idéale</td><td>18.1MHz</td><td>30.6MHz</td><td>38.7MHz</td></tr><tr><td>Facteur de qualité (Q) idéal</td><td>1.12</td><td>1.14</td><td>1.12</td></tr><tr><td>Tension de sortie (DC)</td><td>1.68 volts</td><td>1.67 volts</td><td>1.72 volts</td></tr><tr><td>Puissance consommée</td><td>1.4mW</td><td>3.8mW</td><td>6.9mW</td></tr><tr><td>f<sub>0</sub> en tenant compte des capacités parasites</td><td>4.0MHz</td><td>6.8MHz</td><td>8.7MHz</td></tr><tr><td>Q en tenant compte des capacités parasites</td><td>5.0</td><td>5.0</td><td>4.9</td></tr></tbody></table>
<figure><img src="image_54.png" /><figcaption>Figure 4.10 Réponse en fréquence du filtre passe-bande du second ordre</figcaption></figure>

<figure><img src="image_55.png" /><figcaption>Figure 4.11 Réponse en fréquence du filtre passe-bande du huitième ordre</figcaption></figure>
La totalité du composant après le dessin des masques a été simulée pour évaluer la puissance consommée par ce dernier. On trouve ainsi des puissances de consommation de 7.9 mW, 18.6 mW et 32.4 mW respectivement pour chacune des valeurs de signaux de contrôle suivants, soit 0011, 1000 et 1111. Ces valeurs semblent différentes de celles des tableaux 4.4 et 4.5 du fait qu'il s'agit ici de la consommation totale du composant (2 sources de courant, filtre du second et du huitième ordre). En effectuant la somme des consommations simulées des différents éléments, nous obtenons des résultats similaires.

<table><caption>Tableau 4.5 Résumé des résultats de simulation du filtre passe-bande du 8<sup>ième</sup> ordre</caption><thead><tr><th>Paramètres</th><th colspan="3">Résultats</th></tr></thead><tbody><tr><td>Courant de référence</td><td>24.0µA</td><td>64.0µA</td><td>120.0µA</td></tr><tr><td>Fréquence centrale idéale (f<sub>0</sub>)</td><td>36.5MHz</td><td>60.5MHz</td><td>75.2MHz</td></tr><tr><td>Facteur de qualité idéal (Q)</td><td>3.1</td><td>3.1</td><td>3.1</td></tr><tr><td>Tension de sortie (DC)</td><td>1.68 volts</td><td>1.67 volts</td><td>1.72 volts</td></tr><tr><td>Puissance consommée</td><td>5.3mW</td><td>13.8mW</td><td>25.3mW</td></tr></tbody></table>

### 4.4.2 Dessin des masques et réalisation du composant

Un circuit intégré contenant le filtre de quatrième ordre élaboré à l'aide de la cellule de transconductance ayant un miroir de courant *folded cascode* a été réalisé. Compte tenu que les étages d'entrée différentielle de chaque cellule constituent les éléments les plus sensibles en vue de la fabrication, un soin particulier a été apporté au dessin de ces
derniers. L'équation 2.15 qui permet de calculer la valeur Gm n'est vraie que si les transistors M<sub>2</sub>, M<sub>3</sub>, M<sub>4</sub> et M<sub>5</sub> de l'étage d'entrée de la cellule, sont de taille identique. Ainsi ces transistors ayant une largeur appréciable, sont constitués de plusieurs transistors de petite largeur mis en parallèles, ce qui permet de réduire les variations paramétriques relatives observées après fabrication. La même technique a été utilisée pour le dessin des transistors larges pour l'étage de sortie *folded cascode* et le circuit de rétroaction en mode commun. Il est possible d'observer le dessin des masques des principaux blocs du composant à l'annexe F.

### 4.4.3 Performances du composant réalisé

Le composant réalisé a été testé à l'aide des appareils suivants: deux sources d'alimentation DC pour générer Vdd et Vcm (Xantrex LXQ 20-3), d'un générateur d'ondes sinusoïdales (Tektronix SG503), d'un multimètre (Tektronix DMM912) ainsi que d'un oscilloscope (Tektronix TDS320) avec des sondes (Tektronix P3010). La fonction de transfert mesurée pour le filtre passe-bande du second ordre est présentée à la figure 4.12 et le tableau 4.6 présente les mesures effectuées sur le composant, pour un signal d'entrée de 200mV crête à crête. On remarque que la fréquence centrale obtenue expérimentalement est décalée vers la gauche. De même, les facteurs de qualité sont plus élevés par rapport aux résultats de simulation dans les conditions idéales.
<figure><img src="image_56.png" /><figcaption>Figure 4.12 Réponse en fréquence mesurée du filtre passe-bande du second ordre</figcaption></figure>

<table><caption>Tableau 4.6 Résultats expérimentaux pour le filtre passe-bande du second ordre</caption><thead><tr><th>Paramètres</th><th colspan="3">Résultats</th></tr></thead><tbody><tr><td>D<sub>4</sub> D<sub>3</sub> D<sub>2</sub> D<sub>1</sub></td><td>0011</td><td>1000</td><td>1111</td></tr><tr><td>Fréquence centrale (f<sub>0</sub>)</td><td>2.68MHz</td><td>4.87MHz</td><td>6.68MHz</td></tr><tr><td>Facteur de qualité (Q)</td><td>2.82</td><td>3.48</td><td>3.52</td></tr><tr><td>Tension de sortie (DC) outafl</td><td>1.69 volts</td><td>1.71 volts</td><td>1.75 volts</td></tr><tr><td>Tension de sortie (DC) outbfl</td><td>1.67 volts</td><td>1.70 volts</td><td>1.74 volts</td></tr><tr><td>Puissance consommée*</td><td>5.9mW</td><td>14.5mW</td><td>24.5mW</td></tr></tbody></table>

<footnote>* Consommation pour l'ensemble du composant</footnote>
Il est possible d'expliquer ces observations, du fait que les outils servant à prendre les mesures présentent une charge capacitive ayant une influence importante sur le circuit sous étude, puisqu'elle s'ajoute à la charge déjà présente en plus des charges capacitives parasites. Les simulations réalisées préalablement tenant compte de ces éléments additionnels le montrent bien. Il n'en demeure pas moins que le principe de fonctionnement des filtres programmables est ici démontré. Des explications plus détaillées sont présentées à l'annexe G afin d'exprimer théoriquement les phénomènes remarqués.

Le cas du filtre du huitième ordre demeure identique au cas précédent, à l'exception qu'aucun résultat valable n'a pu être extrait de l'analyse en fréquence. En tenant compte des charges capacitives parasites et de ceux provenant des outils de mesure tout en se rappelant l'architecture en cascade de ce filtre, il est possible d'expliquer la cause probable des résultats obtenus. En effet, la charge capacitive ajoutée influence le comportement en fréquence de la section quadratique située à la sortie du filtre par rapport aux trois sections quadratiques précédentes. Il se trouve que ces sections formant le filtre ne sont alors plus ajustées sur la même fréquence centrale. Il est donc impossible d'obtenir la réponse en fréquence recherchée. Cette hypothèse est renforcée du fait de l'importance des différences observées par rapport à la simulation pour les deux filtres proposés, qui ne peuvent être provoquées simplement par les variations paramétriques. Des explications théoriques appuyant cette hypothèse sont présentées à l'annexe G. Le
tableau 4.7 montre les informations recueillies sur ce filtre. Il a été en effet possible de mesurer les tensions de sortie DC du filtre.

<table><caption>Tableau 4.7 Résultats expérimentaux pour le filtre passe-bande du huitième ordre</caption><thead><tr><th>Paramètres</th><th colspan="3">Résultats</th></tr></thead><tbody><tr><td>D<sub>4</sub> D<sub>3</sub> D<sub>2</sub> D<sub>1</sub></td><td>0011</td><td>1000</td><td>1111</td></tr><tr><td>Tension de sortie (DC) outaf4</td><td>1.69 volts</td><td>1.71 volts</td><td>1.75 volts</td></tr><tr><td>Tension de sortie (DC) outbf4</td><td>1.67 volts</td><td>1.71 volts</td><td>1.74 volts</td></tr><tr><td>Puissance consommée*</td><td>5.9mW</td><td>14.5mW</td><td>24.5mW</td></tr></tbody></table>

Finalement, une erreur de conception s'est glissée lors de l'étape du dessin des masques. Cette erreur affecte un élément du contrôle du filtre. En effet, la distribution des deux sources de courant programmables aurait dû être faite sur les cellules $G_{m1}$, $G_{m2}$ pour la première et $G_{m3}$, $G_{m4}$ pour la seconde (se référer à la figure 3.1). Dans le présent cas, cette distribution a été faite sur $G_{m1}$, $G_{m3}$ et $G_{m4}$ pour la première et $G_{m2}$ pour la seconde. Il est alors impossible de modifier le facteur de qualité sans affecter la stabilité du circuit. Le contrôle de la fréquence centrale n'est toutefois pas affecté dans le cas où les sources de courant sont ajustées de façon identique. La figure 4.13 montre la photographie du composant réalisé identifiant les principaux blocs fonctionnels.

<footnote>* Consommation pour l'ensemble du composant</footnote>
<figure><img src="image_57.png" /><figcaption>Figure 4.13 Photographie du composant comprenant les filtres réalisés et les sources de courant permettant de contrôler $f_0$ et Q</figcaption></figure>

## 4.5 Interprétation des effets d'un intégrateur non-idéal

Dans ce mémoire, certaines déviations au niveau de la réponse en fréquence ont été remarquées lors des simulations. Ces déviations sont principalement causées par la présence des pôles parasites au sein de notre cellule de transconductance causés par une impédance de sortie faible ou encore par les charges capacitives parasites présentes sur chacun des nœuds du circuit. Nous allons présenter dans cette section les principaux effets de ces éléments parasites, respectivement pour le cas des filtres passe-bande et celui d'un filtre passe-bas.
### 4.5.1 Effet sur les filtres passe-bande

En observant les résultats de simulation obtenus sur les filtres passe-bande, des effets non désirés sur les réponses en fréquence provenant probablement des éléments parasites des intégrateurs, formés de la cellule de transconductance et d'un condensateur, ont été identifiés. L'étude d'un filtre passe-bande, par exemple, nous a permis d'identifier les éléments parasites et de connaître l'impact de ces derniers au niveau de la réponse en fréquence. Ainsi, considérons l'équation 4.6 représentant une section quadratique idéale où $w_o$ et $Q$ sont respectivement la fréquence centrale et le facteur de qualité. Pour le cas où le filtre est constitué d'intégrateurs $G_m-C$ identiques, l'expression $w_o/Q$ est égale à $G_m/C$.

$$H(s) = \frac{\frac{w_o}{Q} s}{s^2 + \frac{w_o}{Q} s + w_o^2} \quad (4.6)$$

En calculant de nouveau cette équation tout en prenant la représentation non idéale d'un intégrateur, tel que démontrée au chapitre 2 par l'équation 2.4, on obtient l'équation 4.7 qui est plus représentative de la réalité. Il est à noter que les détails de ces calculs sont présentés à l'annexe H.

$$H(s) = \frac{\frac{w_o}{Q} \left( \frac{1}{w_{p2}} s^2 + \left( 1 + \frac{w_{p1}}{w_{p2}} \right) s + w_{p1} \right)}{\frac{s^4}{w_{p2}^4} + \left( \frac{2}{w_{p2}} + \frac{2w_{p1}}{w_{p2}^2} \right) s^3 + \left( 1 + 4 \frac{w_{p1}}{w_{p2}} + \left( \frac{w_{p1}}{w_{p2}} \right)^2 + \frac{w_o}{Q \cdot w_{p2}} \right) s^2 + \left( \left( \frac{w_o}{Q} + 2w_{p1} \right) \left( 1 + \frac{w_{p1}}{w_{p2}} \right) + w_o^2 + w_{p1} \left( w_{p1} + \frac{w_o}{Q} \right) \right) s + w_o^3 + w_{p1} \left( w_{p1} + \frac{w_o}{Q} \right)} \quad (4.7)$$

En remplaçant respectivement $w_{p1}$ et $w_{p2}$, les fréquences de coupure basse et haute limitant la bande passante de la cellule de transconductance, il est possible de recréer en
théorie les phénomènes observés lors de la simulation de ce type de filtre. On remarquera qu'un premier pôle situé à des fréquences élevées, s'approchant de la fréquence centrale, aura comme effet de créer un plateau limitant la zone de réjection de basse fréquence à un niveau donné. D'autre part, un second pôle situé à proximité de la fréquence centrale $w_o$ provoque un dépassement, c'est-à-dire un excès de gain au niveau de celle-ci. De même, il est possible de voir un autre effet du second pôle à la fréquence $w_{p2}$, où l'on assiste à une augmentation de l'atténuation équivalent au double du nombre de décibels par décade pour le présent cas. Un exemple montrant les effets causés par une cellule non idéale est présenté à l'annexe H.

### 4.5.2 Effet sur les filtres passe-bas

De même, en répétant cet exercice pour un filtre passe-bas du premier ordre représenté par l'équation 4.8 où $w_o$ correspond à la fréquence de coupure, il est possible de comprendre les effets des éléments parasites pour ce type de filtre. En calculant cette équation avec la représentation non idéale des cellules de l'équation 2.4 du chapitre 2, l'équation 4.9 est obtenue.

$$H(s) = \frac{w_o}{s + w_o} \qquad (4.8)$$

$$H(s) = \frac{w_o}{\frac{1}{w_{p2}} s^2 + \left( 1 + \frac{w_{p1}}{w_{p2}} \right) s + w_{p1} + w_o} \qquad (4.9)$$
Le principal effet d'un premier pôle s'approchant de la fréquence $w_o$ consiste à créer une atténuation au niveau de la bande passante donnant un gain inférieur à 0dB. Ainsi, plus la fréquence $w_{p1}$ s'approche de $w_o$, plus cette atténuation sera importante. Le second pôle aura quant à lui comme effet d'augmenter le taux d'atténuation (dB/décade) à la fréquence $w_{p2}$. Un exemple montrant les effets causés par une cellule non idéale est présenté à l'annexe H pour ce type de filtre.

## 4.6 Conclusion

L'ensemble des résultats de simulation, de mesure réalisées sur des composants fabriqués à l'aide d'une technologie 0.35µm, ainsi qu'une analyse montrant l'effet des éléments parasites au sein de notre cellule de transconductance ont été présentés dans ce chapitre. Cette cellule de transconductance proposée, ainsi que la source de courant permettant de la contrôler, constituent les éléments principaux nécessaires à la réalisation de filtres analogiques programmables. La somme des travaux accomplis montre que le principe de fonctionnement est valable malgré les difficultés rencontrées sur les circuits présentés. En tenant compte du lien démontré entre les résultats de réalisation pratique et ceux provenant des développements théoriques, ces travaux pourront être utile pour de futures applications nécessitant l'utilisation de filtres analogiques dans les circuits intégrés.
CONCLUSION

Ce mémoire constitue une poursuite des travaux préalablement réalisés sur les cellules de transconductance utilisées comme intégrateurs Gm-C pour la réalisation de filtres dans les circuits intégrés. Une nouvelle cellule de transconductance a été proposée, préférant une architecture garantissant une impédance de sortie élevée et préférant une approche de contrôle en mode courant précis à l'aide de sources de courant programmables.

Au cours de ce mémoire, un rappel des différentes architectures de cellules de transconductance a d'abord été présenté, ainsi que les principales méthodes permettant de réaliser des filtres Gm-C au cours du chapitre 1. Cet exercice a permis d'identifier les avantages et les inconvénients des circuits existants en vue d'apporter une amélioration.

Par la suite, l'architecture de la cellule de transconductance, ainsi que les paramètres permettant de la contrôler ont été définis dans le chapitre 2. Les détails du circuit proposé ont alors été révélés. De même, une source de courant programmable basée sur une architecture à code thermomètre a été présentée, ainsi que les principaux éléments la constituant. Cette source sert au contrôle des cellules Gm-C. De plus, quelques exemples de configurations de filtres ont été exposés.

Le chapitre 3 fut l'objet de la présentation de différentes applications actuelles et futures dans lesquelles l'utilisation de filtres analogiques dans les circuits intégrés paraît comme
la solution la plus évidente. Plus particulièrement, nous avons discuté des applications biomédicales qui exigent des dispositifs de petite surface tout en offrant la possibilité de les calibrer. De même, la réalisation de filtres dédiés à un récepteur FSK et PSK a été présentée.

Finalement au cours du chapitre 4, les résultats de simulation montrant les performances de la cellule de transconductance proposée ont d'abord été présentés. Les performances mesurées sur la source de courant programmable ont par la suite été exposées et comparées aux résultats de simulation obtenus. La similitude de ces résultats montre que la source de courant proposée offre une très bonne linéarité et une très bonne précision, tout en démontrant une faible variation des performances causée par le procédé de fabrication. Une expérience similaire a été accomplie avec la fabrication d'un second composant comprenant deux filtres passe-bande respectivement du second et du huitième ordre, où ces filtres sont contrôlés par deux sources de courant. La réalisation de ce dernier composant démontre que l'utilisation de la cellule proposée dans des applications de filtre est faisable en dépit des difficultés pratiques rencontrées. Finalement, une explication des principales déformations de la réponse en fréquence de filtres de configuration classique causées par les imperfections des éléments a été énoncée.

Bien que la démonstration de la fonctionnalité des circuits présentés ait été faite, il n'en demeure pas moins que la somme des travaux accomplis ne constitue qu'une étape nous conduisant à une architecture dite idéale. D'ailleurs, l'apparition grandissante de nouvelles
applications nécessitant des dispositifs de taille réduite, tel les développements dans le domaine biomédical par exemple, assure l'avenir des cellules de transconductance si l'on compte que ces systèmes nécessiteront dans la plupart des cas la présence de filtres. De même, la surface requise par un filtre réalisé à l'aide de cellule Gm-C est beaucoup plus réduite que celle d'une version équivalente réalisée à l'aide de composants discrets. Les cellules Gm-C pourraient ainsi servir à la réduction de surface utilisé par les circuits électroniques en général.

## Travaux futurs

Dans l'accomplissement de futurs travaux, certaines améliorations demeurent à compléter. En effet, lors des mesures expérimentales, il a été démontré que les charges capacitives de la sonde avaient un impact important sur la réponse en fréquence des filtres réalisés (second et huitième ordre). Ceci peut être évité en ajoutant un amplificateur opérationnel ayant un gain unitaire (buffer), capable de travailler à ces fréquences d'opération à la sortie du filtre. Les charges capacitives des appareils de mesure n'auraient alors plus d'influence sur les filtres. Ces derniers ne verraint alors que l'impédance d'entrée élevée de l'étage d'entrée de l'amplificateur. Avec cette modification, il serait alors possible de vérifier la réponse en fréquence des filtres dans les mêmes conditions que celles obtenues lors des simulations.
Également, la cellule de transconductance devrait avoir idéalement une plage d'opération
en fréquence la plus grande possible. Un des principaux objectifs de ce mémoire
consistait à augmenter l'impédance de sortie en ajoutant l'étage de sortie folded cascode,
de façon à repousser le premier pôle le plus loin possible. Malheureusement, cet ajout a
comme inconvénient de rapprocher le second pôle. Ce dernier nuit énormément à la
réalisation de filtre passe-bande ayant un grand facteur de qualité en haute fréquence.
Sachant ceci, il serait intéressant de modifier la cellule proposée pour obtenir ce type de
filtre. Par exemple, retirer l'étage de sortie permettrait de sacrifier l'impédance de sortie
au profit d'un second pôle plus éloigné. L'utilisation de transistors d'une bonne longueur
permettrait d'augmenter l'impédance de sortie le plus possible. Une simulation
préliminaire d'un tel type d'architecture a permis d'estimer la présence d'un second pôle
au environ d'une dizaine de gigahertz, ce qui représente une amélioration par rapport à la
cellule proposée. Ceci permet de réduire de beaucoup les effets montrés sur la réponse en
fréquence et de réaliser des filtres ayant un facteur de qualité plus élevé dans la bande de
fréquence de 1 à 100 MHz. Évidemment, ce type d'architecture pourrait s'avérer fort peu
utile pour un filtre passe-bas. Peut-être qu'en définitive, il sera nécessaire à l'avenir
d'évaluer les besoins des applications afin de proposer la meilleure solution possible. En
effet, les résultats obtenus dépendent de la plage de fréquence d'opération de l'application
à développer. Le choix de l'architecture devrait alors être fait en fonction de l'application
à réaliser. La cellule dont la plage d'opération de fréquence coïnciderait avec celle de
l'application serait sélectionnée. Par ailleurs, il est préférable d'oublier la possibilité
d'utiliser la technique de résistance négative pour augmenter l'impédance de sortie, qui est un concept théorique intéressant, mais très difficile à réaliser en pratique.

Finalement, le thème du contrôle automatique n'a pas été abordé dans le présent mémoire. Pour l'avenir, il serait intéressant de développer un circuit d'ajustement automatique, permettant de contrôler les paramètres des filtres, ou encore un circuit servant d'interface entre l'usager et les filtres (incluant des sources de courant d'une plus grande résolution), afin de faciliter le contrôle des paramètres des filtres. De tels systèmes permettraient de simplifier grandement la tâche. Le cas des applications biomédicales, où il est préférable de recourir le moins souvent à la chirurgie pour remplacer ou tout simplement ajuster les dispositifs, demeure un bon exemple.
RÉFÉRENCES

ASSI, A., SAWAN, M., (1999). High Performance CMOS Transconductor for Mixed-Signal Analog Digital Applications. *Analog and Signal Processing Journal*. Kluwer Academic Publishers, 19, 303-317.

BAKER R. J., LI H. W., BOYCE D. E., (1998). CMOS, Circuit design, layout and simulations. IEEE Press on Microelectronics Systems, New York.

CHANG, Y.Z., HASPESLAGH D., VERFAILLIE J., (1997). A highly linear CMOS G<sub>m</sub>-C bandpass filter with on-chip frequency tuning. *IEEE Journal of Solid-State Circuits*, 32, 388-397.

CHIANG D.H. et SCHAUMANN R. (1996). A CMOS fully-balanced continuous-time IFLF Filter design for read/write channels, *Proceeding on IEEE International Symposium on Circuits and Systems*, 1167-1170.

CHIANG D.H. et SCHAUMANN R. (1998). Design of a CMOS fully-differential continuous-time tenth-order filter based on IFLF topology, *Proceeding on IEEE International Symposium on Circuits and Systems*, 1167-1170. 1-4.
DJEMOUAI, A., VAILLANCOURT, P., SAWAN et M., SLAMANI, M. (1997), "Performance Optimization of a Radio-Frequency Coupling Technique", *IFESS'97*, Vancouver.

DORF, R. C. et BISHOP R. H., (1995). Modern control systems, 7th edition. Addison-Wesley, Massachusetts.

ISMAIL M. et FIEZ T., (1994). Analog VLSI: signal and information processing. Mcgraw-Hill Inc. New York.

JOHN, D.A., MARTIN, K. (1997). Analog integrated circuit design. John Wiley & Sons, Inc., New York.

KARDONTCHIK, J. E. (1992). Introduction to the Design of Transconductor-Capacitor Filter. Raytheon Company, Mountain View.

KHOURY J. M. (1991). Design of a 15-MHz CMOS continuous-time filter with on-chip tuning, *IEEE Journal of Solid-State Circuits*, **26**, 1988-1997.

KIM, J.H. et YOON K.S. (1996), A 3.3V-70MHz low power 8 bit CMOS digital to analog converter with two-stage current cell matrix structure. *Proceedings of the 1996 IEEE Midwest Symposium on Circuits and Systems*, 1, 197-200.
LAKER, K.R., SCHAUMANN et GHAUSI M. S. (1979). Multiple-loop feedback topologies for the design of low-sensitivity active filters. *IEEE Transactions on Circuits and Systems*, 26. 1-20.

MEHR I. et WELLAND D. (1997). A CMOS continuous-time Gm-C filter for PRML read channel application at 150 Mb/s and beyond, *IEEE Journal of Solid-State Circuits*, 32, 499-513.

MINOT S., DEGRUGILIER, D., (1998). BICMOS OTA for high Q very high frequency continuous-time bandpass filters. *International Symposium on Circuit and System*, 61-64.

NEDUNGADI, A., VISWANATHAN, T.R. (1984). Design of Linear Transconductance Elements. *IEEE Transactions on Circuits and Systems*, 31, 891-894.

PARK, C.-S. et SCHAUMANN, R. (1986). A high frequency CMOS linear transconductance element. *IEEE Transactions on Circuits And Systems*, 33, 1132-1138.

REZZI F. et al. (1997). A 70-mW seventh-order filter with 7-50 MHz cutoff frequency and programmable boost and group delay equalization, *IEEE Journal of Solid-State Circuits*, 32, 1987-1999.
SAWAN, M. (1990). Conception, réalisation et tests in vivo des stimulateurs neuro-musculaires destinés aux patients souffrant de dysfonctions urinaires, Thèse de Doctorat, Université de Sherbrooke.

STREMLER, F.G. (1990). Introduction to Communication Systems, third edition.
Addison-Wesley, Massachusetts.

SZCZEPANSKI, S., JAKUSZ, J., SCHAUMANN (1997). A linear fully balanced CMOS OTA for VHF filtering applications. *IEEE Transactions on Circuits and Systems-II, 44*, 174-187.

TORRANCE, R.R., VISWANATHAN et HANSON J.V. (1985). CMOS Voltage to Current Transducers. *IEEE Transactions on Circuits and Systems*, 32, 1097-1104.

VOGHELL, J.-C., SAWAN, M., ROY, M. and BOURRET, S., (1998). Programmable Current Source Dedicated to Implantable Microstimulators, International Conference on Microelectronic, Monastir, Tunisia.

VOGHELL, J.-C. and SAWAN, M., (1999). A Current Tuneable Fully Differential Transconductor Dedicated for Filtering Applications, International Conference on Microelectronic, Koweit City, Koweit.
VOGHELL, J.-C. and SAWAN, M., (2000). Current Tuneable CMOS Transconductor For Filtering Applications. *International Symposium on Circuit and System*. À venir.

WALKER, P.D., GREEN, M.M. (1994). A Novel Transconductance Block Eliminates the Need for Common-Mode Feedback in Fully Differential Circuits. *IEEE International Symposium on Circuits and Systems*, 5, 277-280.

WING, O. (1956), Ladder Network Analysis by signal-flow-graph Application to analog computer programming. *IRE Transaction on Circuit Theory*, 289-294.

WELLAND, D.R. et al. (1994), A digital Read/Write channel with EEPR4 detection. *IEEE Solid-State Circuits Conference*, San Francisco, 276-277.

WYSZYNSKI, A., SCHAUMANN, R. (1994), Frequency and phase tuning of continuous-time integrated filters using common-mode signals. *International Symposium on Circuits and Systems*. 269-272.

VAN DE PLASSCHE, R. (1994). Integrated analog-to-digital and digital-to-analog converters. Kluwer Academic Publishers, Boston.
# ANNEXE A
## CALCUL DE LA REPRÉSENTATION NON-IDÉALE D'UNE CELLULE DE TRANSCONDUCTANCE

Pour obtenir une représentation mathématique d'un intégrateur Gm-C non idéal, il suffit simplement de considérer les effets des éléments parasites. La figure A.1 montre une cellule Gm-C ayant une impédance de sortie finie.

<figure><img src="image_58.png" /><figcaption>Figure A.1 Cellule Gm-C non-idéale</figcaption></figure>

Sachant que le courant de sortie $i_{out}$ est égal à:

$$i_{out} = G_m v_{in} \quad (A.1)$$

On trouve $v_{out}$ est égal à:

$$v_{out} = \frac{i_{out}}{1/Z_p + sC} \quad (A.2)$$

Finalement, on obtient la fonction de transfert d'un intégrateur Gm-C ayant une impédance de sortie finie.

$$\frac{v_{out}}{v_{in}} = \frac{G_m}{1/Z_p + sC} \quad (A.3)$$
De même, il est possible de représenter l'effet des capacités parasites qui introduisent un second pôle nous limitant de ce fait à une certaine fréquence d'opération. On obtient cet effet en multipliant la fonction de transfert idéale par un filtre passe-bas dont la fréquence de coupure est w<sub>p</sub>.

$$F_{pb}(s) = \frac{1}{1 + s / w_p} \qquad (A.4)$$

On obtient,

$$\frac{v_{out}}{v_{in}} = \frac{G_m}{sC} \cdot \frac{1}{1 + s / w_p} \qquad (A.5)$$

Évidemment, il est possible de tenir compte des effets combinés au sein de la même équation en multipliant l'équation A.3 et A.4, ce qui nous donne:

$$\frac{v_{out}}{v_{in}} = \frac{G_m}{s^2(C/w_p) + s(C + 1/w_p Z_p) + 1/Z_p} \qquad (A.6)$$
# ANNEXE B

## DÉTAILS DU CALCUL DE LA FONCTION DE TRANSFERT DE LA CELLULE PROPOSÉE

Étant donné la symétrie de la cellule de transconductance proposée, la fonction de transfert peut être calculée en considérant une demie cellule:

<figure><img src="image_59.png" /><figcaption>Figure B.1 Représentation simplifiée d'une moitié de cellule de transconductance</figcaption></figure>

<figure><img src="image_60.png" /><figcaption>Figure B.2 Modèle petit signal du circuit simplifié</figcaption></figure>

$$R_a = r_{ds2} \parallel r_{ds4} \parallel r_{ds12} \qquad (B.1)$$

$$C_a = C_{db2} + C_{db4} + C_{db12} + C_{gd12} + C_{gs10} + C_{sb10} \qquad (B.2)$$
$$H(s) = \frac{v_o}{v_a} \cdot \frac{v_a}{v_i} \qquad (B.3)$$

### Équation des courants au nœud $v_a$:

$$s(v_i - v_a)C_{gd2} = s(v_i - v_a)C_{gd4} + g_{m2}v_i - g_{m4}v_i + v_a g_{m10} + \frac{v_a}{R_a} + sC_a v_a \quad (B.4)$$

$$v_i(g_{m2} - g_{m4}) = v_a(g_{m10} + \frac{1}{R_a} + sC_a v_a) \qquad (B.5)$$

$$\frac{v_a}{v_i} = \frac{(g_{m2} - g_{m4})}{g_{m10} + \frac{1}{R_a} + sC_a} \qquad (B.6)$$

### Équation des courants au nœud $v_o$:

$$v_a g_{m10} = \frac{v_o}{R_L} + s C_L v_o \qquad (B.7)$$

$$v_a(g_{m10}) = v_o\left(\frac{1}{R_L} + sC_L\right) \qquad (B.8)$$

$$\frac{v_o}{v_a} = \frac{g_{m10} R_L}{(s C_L R_L + 1)} \qquad (B.9)$$

Ainsi,

$$H(s) = \frac{\frac{(g_{m4} - g_{m2})g_{m10}}{(C_a C_L)}}{s^2 + s \left( \frac{1}{C_L} + \frac{g_{m10}}{C_a} + \frac{1}{R_a R_L} + \frac{g_{m10}}{R_L} \right) + C_a C_L} \qquad (B.10)$$
$$p_1 \approx -\left(\frac{1}{\frac{R_L}{C_L}}\right) = -\frac{1}{R_L C_L} \qquad (B.11)$$

$$p_2 \approx -\left(\frac{g_{m10} + \frac{1}{R_a}}{C_a}\right) \approx -\frac{g_{m10}}{C_a} \qquad (B.12)$$
# ANNEXE C

## FICHIERS DE SIMULATION DES APPLICATIONS

### PRÉSENTÉES AU CHAPITRE 3

* **Projet:** Filtre Passe-Bande realise a l'aide de cellules GM-C

* Simulation du filtre passe-bande de quatrième ordre a

* partir d'un filtre passe-bas en échelle (section 3.2.3)

* **Auteur:** Jean-Charles VOGHELL

* **Date:** 17 mai 1999

.LIB `/CMC/kits/cmosp35/models/hspice/logp3v5v.1' TT

V0 VDD VSS 3.3

V1 VCM VSS +1.65000000E+00

V2 NSO VSS +1.65000000E+00

V3 VIP NSO AC +1.0 SIN 0.0 +0.10E-00 15E6 0.0

V4 NSO VIN AC +1.0 SIN 0.0 +0.10E-00 15E6 0.0

XI5 VSS TIEDOWN_G2

.SUBCKT TIEDOWN_G2 GNDPOINT

R3 0 GNDPOINT 1.0 M=1.0

.ENDS TIEDOWN_G2

XGM1 VB2 NIP1 NIN1 VDD VIP VIN PRECELLULE_G1

XGM2 VB2 NIP2 NIN2 VDD N3N N3P PRECELLULE_G1

XGM3 VB NIP3 NIN3 VDD N1P N1N PRECELLULE_G1

XGM4 VB NIP4 NIN4 VDD N2N N2P PRECELLULE_G1

XGM1B VB2 NIP1B NIN1B VDD N1N N1P PRECELLULE_G1

XFC1B NIP1B NIN1B N1P N1N BP CP CN BN1 VDD VSS FCASCODE

XFC1 NIP1 NIN1 N1P N1N BP CP CN BN1 VDD VSS FCASCODE

XFC2 NIP2 NIN2 N1P N1N BP CP CN BN1 VDD VSS FCASCODE

XFC3 NIP3 NIN3 N2P N2N BP CP CN BN2 VDD VSS FCASCODE

XFC4 NIP4 NIN4 N1P N1N BP CP CN BN1 VDD VSS FCASCODE

XCMFB3 VCMFB N2P N2N VCM CN BN2 VDD VSS CMFB

XCMFB4 VCMFB N1P N1N VCM CN BN1 VDD VSS CMFB

XGM5 VB2 NIP5 NIN5 VDD N1P N1N PRECELLULE_G1

XGM6 VB2 NIP6 NIN6 VDD N5N N5P PRECELLULE_G1

XGM7 VB NIP7 NIN7 VDD N3P N3N PRECELLULE_G1

XGM8 VB NIP8 NIN8 VDD N4N N4P PRECELLULE_G1

XFC5 NIP5 NIN5 N3P N3N BP CP CN BN3 VDD VSS FCASCODE

XFC6 NIP6 NIN6 N3P N3N BP CP CN BN3 VDD VSS FCASCODE

XFC7 NIP7 NIN7 N4P N4N BP CP CN BN4 VDD VSS FCASCODE

XFC8 NIP8 NIN8 N3P N3N BP CP CN BN3 VDD VSS FCASCODE

XCMFB7 VCMFB N4P N4N VCM CN BN4 VDD VSS CMFB

XCMFB8 VCMFB N3P N3N VCM CN BN3 VDD VSS CMFB

XGM9 VB2 NIP9 NIN9 VDD N3P N3N PRECELLULE_G1

XGM10 VB2 NIP10 NIN10 VDD N7N N7P PRECELLULE_G1

XGM11 VB NIP11 NIN11 VDD N5P N5N PRECELLULE_G1
XGM12 VB NIP12 NIN12 VDD N6N N6P PRECELLULE_G1

XFC9 NIP9 NIN9 N5P N5N BP CP CN BN5 VDD VSS FCASCODE
XFC10 NIP10 NIN10 N5P N5N BP CP CN BN5 VDD VSS FCASCODE
XFC11 NIP11 NIN11 N6P N6N BP CP CN BN6 VDD VSS FCASCODE
XFC12 NIP12 NIN12 N5P N5N BP CP CN BN5 VDD VSS FCASCODE

XCMFB11 VCMFB N6P N6N VCM CN BN6 VDD VSS CMFB
XCMFB12 VCMFB N5P N5N VCM CN BN5 VDD VSS CMFB

XGM13 VB2 NIP13 NIN13 VDD N5P N5N PRECELLULE_G1
XGM14 VB2 NIP14 NIN14 VDD N7N N7P PRECELLULE_G1
XGM15 VB NIP15 NIN15 VDD N7P N7N PRECELLULE_G1
XGM16 VB NIP16 NIN16 VDD N8N N8P PRECELLULE_G1

XFC13 NIP13 NIN13 N7P N7N BP CP CN BN7 VDD VSS FCASCODE
XFC14 NIP14 NIN14 N7P N7N BP CP CN BN7 VDD VSS FCASCODE
XFC15 NIP15 NIN15 N8P N8N BP CP CN BN8 VDD VSS FCASCODE
XFC16 NIP16 NIN16 N7P N7N BP CP CN BN7 VDD VSS FCASCODE

XCMFB15 VCMFB N8P N8N VCM CN BN8 VDD VSS CMFB
XCMFB16 VCMFB N7P N7N VCM CN BN7 VDD VSS CMFB

C1P N1P VSS 1.2p M=1.0
C1N N1N VSS 1.2p M=1.0
C2P N2P VSS 2.1p M=1.0
C2N N2N VSS 2.1p M=1.0
C3P N3P VSS 2.9p M=1.0
C3N N3N VSS 2.9p M=1.0
C4P N4P VSS 0.9p M=1.0
C4N N4N VSS 0.9p M=1.0
C5P N5P VSS 2.9p M=1.0
C5N N5N VSS 2.9p M=1.0
C6P N6P VSS 0.9p M=1.0
C6N N6N VSS 0.9p M=1.0
C7P N7P VSS 1.2p M=1.0
C7N N7N VSS 1.2p M=1.0
C8P N8P VSS 2.1p M=1.0
C8N N8N VSS 2.1p M=1.0

* Circuits de polarisation

M0 NWS BP VDD VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M1 BP CP NWS VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
I0 BP VSS DC=IBIAS M=1.0
M2 CP CP VDD VDD PCH L=2800E-9 W=5E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
I1 CP VSS DC=IBIAS M=1.0
M3 VCMFB VCMFB VDD VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
I2 VCMFB VSS DC=IBIAS M=1.0
M4 VB VB VDD VDD PCH L=700E-9 W=40E-6 AD=+4.00000000E-11 AS=+4.00000000E-11
+PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02 NRS=+2.50000000E-02
+M=1.0
I3 VB VSS DC=IBIAS M=1.0
*Polarisation pour variation Q

M6 VB2 VB2 VDD VDD PCH L=700E-9 W=40E-6 AD=+4.00000000E-11 AS=+4.00000000E-11
+PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02 NRS=+2.50000000E-02
+M=1.0

I6 VB2 VSS DC=IBIAS M=1.0

M5 CN CN VSS VSS NCH L=700E-9 W=2.50E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

I4 VDD CN DC=IBIAS M=1.0

.SUBCKT PRECELLULE_G1 VBIAS IOUT1 IOUT2 VDD VIN1 VIN2

M0 NET11 VBIAS VDD VDD PCH L=+7.000E-07 W=+40.0000000E-06

+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05
+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0

M1 NET23 VBIAS VDD VDD PCH L=+7.000000E-07 W=+10.00000000E-06

+AD=+5.00000000E-12 AS=+5.00000000E-12 PD=+1.20000000E-05 PS=+1.20000000E-05
+NRD=+2.00000000E-01 NRS=+2.00000000E-01 M=1.0

M2 IOUT2 VIN1 NET11 VDD PCH L=+7.0000000E-07 W=20.0E-06

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M3 IOUT1 VIN2 NET11 VDD PCH L=+7.0000000E-07 W=20.0E-06

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M4 IOUT2 VIN2 NET23 VDD PCH L=+7.0000000E-07 W=20.0E-06

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M5 IOUT1 VIN1 NET23 VDD PCH L=+7.0000000E-07 W=20.0E-06

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

.ENDS PRECELLULE_G1

.SUBCKT FCASCODE IP IN NP NN BP CB CN BN VDD VSS

MOD NET72 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M1D NET75 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M2D NP CB NET72 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M3D NN CB NET75 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M4D NP CN IP VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

MSD NN CN IN VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M6D IP BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M7D IN BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

.ENDS FCASCODE

.SUBCKT CMFB VBP1 NP NN VCM CN BN VDD VSS
M8D NET63 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0

M9D NET60 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0

M10D NET152 NP NET63 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M11D BN VCM NET63 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M12D BN VCM NET60 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M13D NET152 NN NET60 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M14D NET152 CN NET167 VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M15D BN CN NWS VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M16D NET167 NET152 VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M17D NWS BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

.ENDS CMFB

* .AC DEC 100.00 1.000000E+05 1.000000E+09

* .PRINT VDB(N7P) VDB(N7N)

* .PROBE VDB(N7P) VDB(N7N) VP(N7P) VP(N7N)

* .TRAN 2.00000E-10 1.00000E-06 START= 0. UIC

* .TEMP 27.0000

* .OP 1US

* .SAVE

* .OPTION INGOLD=2 ARTIST=2 PSF=2 PROBE=0 UNWRAP

* .OPTION POST

* Variation de fréquence

* .PARAM IBIAS=20e-6

* .ALTER

* .PARAM IBIAS=50e-6

* .ALTER

* .PARAM IBIAS=80u-6

* Variation de Q

* .PARAM IBIAS=50e-6

* .PARAM IBIAS2=80e-6

* .ALTER

* .PARAM IBIAS2=50e-6

* .ALTER

* .PARAM IBIAS2=20u-6

* .END
*Projet: Filtre Passe-Bande realise a l'aide de cellules GM-C

* Application d'un récepteur FSK

* Realisation de filtres passe-bande du second ordre

*Auteur: Jean-Charles VOGHELL

*Date: 30 décembre 1999

**********************************************************************
.LIB `/CMC/kits/cmosp35/models/hspice/logp3v5v.1' TT

V0 VDD VSS 3.3

V1 VCM VSS +1.65000000E+00

V2 NSO VSS +1.65000000E+00

V3 VIP NSO AC +1.0 SIN 0.0 +0.05E-00 20.0E6 0.0

V4 NSO VIN AC +1.0 SIN 0.0 +0.05E-00 20.0E6 0.0

XI5 VSS TIEDOWN_G2

.SUBCKT TIEDOWN_G2 GNDPOINT

R3 0 GNDPOINT 1.0 M=1.0

.ENDS TIEDOWN_G2

*Premiere section

XGM1 VB NIP1 NIN1 VDD VIP VIN PRECELLULE_G1

XGM2 VB NIP2 NIN2 VDD N1N N1P PRECELLULE_G1

XGM3 VB NIP3 NIN3 VDD N1P N1N PRECELLULE_G1

XGM4 VB NIP4 NIN4 VDD N2N N2P PRECELLULE_G1

XFC1 NIP1 NIN1 N1P N1N BP CP CN BN4 VDD VSS FCASCODE

XFC2 NIP2 NIN2 N1P N1N BP CP CN BN4 VDD VSS FCASCODE

XFC3 NIP3 NIN3 N2P N2N BP CP CN BN3 VDD VSS FCASCODE

XFC4 NIP4 NIN4 N1P N1N BP CP CN BN4 VDD VSS FCASCODE

XCMFB3 VCMFB N2P N2N VCM CN BN3 VDD VSS CMFB

XCMFB4 VCMFB N1P N1N VCM CN BN4 VDD VSS CMFB

C1P N1P VSS 1E-12 M=4

C1N N1N VSS 1E-12 M=4

C2P N2P VSS 0.25E-12 M=1.0

C2N N2N VSS 0.25E-12 M=1.0

*Seconde section

XGM5 VB NIP5 NIN5 VDD N1P N1N PRECELLULE_G1

XGM6 VB NIP6 NIN6 VDD N3N N3P PRECELLULE_G1

XGM7 VB NIP7 NIN7 VDD N3P N3N PRECELLULE_G1

XGM8 VB NIP8 NIN8 VDD N4N N4P PRECELLULE_G1

XFC5 NIP5 NIN5 N3P N3N BP CP CN BN8 VDD VSS FCASCODE

XFC6 NIP6 NIN6 N3P N3N BP CP CN BN8 VDD VSS FCASCODE

XFC7 NIP7 NIN7 N4P N4N BP CP CN BN7 VDD VSS FCASCODE

XFC8 NIP8 NIN8 N3P N3N BP CP CN BN8 VDD VSS FCASCODE

XCMFB7 VCMFB N4P N4N VCM CN BN7 VDD VSS CMFB

XCMFB8 VCMFB N3P N3N VCM CN BN8 VDD VSS CMFB

C3P N3P VSS 1E-12 M=4

C3N N3N VSS 1E-12 M=4

C4P N4P VSS 0.25E-12 M=1.0

C5N N4N VSS 0.25E-12 M=1.0

* Circuits de polarisation

M0 NWS BP VDD VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M1 BP CP NWS VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

I0 BP VSS DC=80U M=1.0

M2 CP CP VDD VDD PCH L=2800E-9 W=5E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

I1 CP VSS DC=80U M=1.0

M3 VCMFB VCMFB VDD VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

I2 VCMFB VSS DC=80U M=1.0

M4 VB VB VDD VDD PCH L=700E-9 W=40E-6 AD=+4.00000000E-11 AS=+4.00000000E-11
+PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02 NRS=+2.50000000E-02
+M=1.0

I3 VB VSS DC=80U M=1.0

M5 CN CN VSS VSS NCH L=700E-9 W=2.50E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

I4 VDD CN DC=80U M=1.0

.SUBCKT PRECELLULE_G1 VBIAS IOUT1 IOUT2 VDD VIN1 VIN2

M0 NET11 VBIAS VDD VDD PCH L=+7.000E-07 W=+40.0000000E-06
+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05
+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0

M1 NET23 VBIAS VDD VDD PCH L=+7.000000E-07 W=+10.00000000E-06
+AD=+5.00000000E-12 AS=+5.00000000E-12 PD=+1.20000000E-05 PS=+1.20000000E-05
+NRD=+2.00000000E-01 NRS=+2.00000000E-01 M=1.0

M2 IOUT2 VIN1 NET11 VDD PCH L=+7.0000000E-07 W=largeur
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M3 IOUT1 VIN2 NET11 VDD PCH L=+7.0000000E-07 W=largeur
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M4 IOUT2 VIN2 NET23 VDD PCH L=+7.0000000E-07 W=largeur
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M5 IOUT1 VIN1 NET23 VDD PCH L=+7.0000000E-07 W=largeur
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

.ENDS PRECELLULE_G1

.SUBCKT FCASCODE IP IN NP NN BP CB CN BN VDD VSS

MOD NET72 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M1D NET75 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M2D NP CB NET72 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M3D NN CB NET75 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M4D NP CN IP VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M5D NN CN IN VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M6D IP BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M7D IN BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

.ENDS FCASCODE

.SUBCKT CMFB VBP1 NP NN VCM CN BN VDD VSS

MSD NET63 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11

+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02

+NRS=+2.50000000E-02 M=1.0

M9D NET60 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11

+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02

+NRS=+2.50000000E-02 M=1.0

M10D NET152 NP NET63 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M11D BN VCM NET63 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M12D BN VCM NET60 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M13D NET152 NN NET60 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M14D NET152 CN NET167 VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M15D BN CN NWS VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M16D NET167 NET152 VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M17D NWS BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

.ENDS CMFB

* Analyse transitoire

.TRAN 1.00000E-10 1.00000E-06 START= 0. UIC

*Analyse AC

.AC DEC 1000.00 1.000E+06 1.000000E+8

.PROBE VDB(N1P) VDB(N1N) Vp(N1P) Vp(N1N)

.PROBE VDB(N3P) VDB(N3N) Vp(N3P) Vp(N3N)

.TEMP 27.0000

.OP 1US

.IC

.SAVE

.OPTION INGOLD=2 ARTIST=2 PSF=2

+ PROBE=0 UNWRAP

.OPTION POST

.PARAM largeur=10.0e-06

.ALTER

.PARAM largeur=15.0e-06

.END
*Projet: Filtre Passe-bas realise a l'aide de cellules GM-C

* Filtre Passe-bas du 2e ordre dedie a un recepteur PSK

*Auteur: Jean-Charles VOGHELL

*Date: 9 aout 1999

.LIB "/CMC/kits/cmosp35/models/hspice/logp3v5v.1' TT

<table><tr><td>V0</td><td>VDD</td><td>VSS</td><td>3.3</td></tr><tr><td>V1</td><td>VCM</td><td>VSS</td><td>+1.65000000E+00</td></tr><tr><td>V2</td><td>NSO</td><td>VSS</td><td>+1.65000000E+00</td></tr><tr><td>V3</td><td>VIP</td><td>NSO</td><td>AC +1.0 SIN 0.0 +0.20E-00 freq 0.0</td></tr><tr><td>V4</td><td>NSO</td><td>VIN</td><td>AC +1.0 SIN 0.0 +0.20E-00 freq 0.0</td></tr></table>

XI5 VSS TIEDOWN_G2
.SUBCKT TIEDOWN_G2 GNDPOINT
R3 0 GNDPOINT 1.0 M=1.0
.ENDS TIEDOWN_G2

XGM1 VB NIP1 NIN1 VDD VIP VIN PRECELLULE_G1
XGM2 VB NIP2 NIN2 VDD N1N N1P PRECELLULE_G1
XFC1 NIP1 NIN1 N1P N1N BP CP CN BN1 VDD VSS FCASCODE
XFC2 NIP2 NIN2 N1P N1N BP CP CN BN1 VDD VSS FCASCODE
XCMFB1 VCMFB N1P N1N VCM CN BN1 VDD VSS CMFB
C1P N1P VSS 1E-12 M=10.0
C1N N1N VSS 1E-12 M=10.0

XGM3 VB NIP3 NIN3 VDD N1P N1N PRECELLULE_G1
XGM4 VB NIP4 NIN4 VDD N2N N2P PRECELLULE_G1
XFC3 NIP3 NIN3 N2P N2N BP CP CN BN2 VDD VSS FCASCODE
XFC4 NIP4 NIN4 N2P N2N BP CP CN BN2 VDD VSS FCASCODE
XCMFB2 VCMFB N2P N2N VCM CN BN2 VDD VSS CMFB
C2P N2P VSS 1E-12 M=10.0
C2N N2N VSS 1E-12 M=10.0

* Circuits de polarisation

M0 NWS BP VDD VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M1 BP CP NWS VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
I0 BP VSS DC=IBIAS M=1.0
M2 CP CP VDD VDD PCH L=2800E-9 W=5E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
I1 CP VSS DC=IBIAS M=1.0
M3 VCMFB VCMFB VDD VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
I2 VCMFB VSS DC=IBIAS M=1.0
M4 VB VB VDD VDD PCH L=700E-9 W=40E-6 AD=+4.00000000E-11 AS=+4.00000000E-11
+PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02 NRS=+2.50000000E-02
+M=1.0
I3 VB VSS DC=IBIAS M=1.0
M5 CN CN VSS VSS NCH L=700E-9 W=2.50E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
I4 VDD CN DC=IBIAS M=1.0
SUBCKT PRECELLULE_G1 VBIAS IOUT1 IOUT2 VDD VIN1 VIN2
M0 NET11 VBIAS VDD VDD PCH L=+7.000E-07 W=+40.0000000E-06
+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05
+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0
M1 NET23 VBIAS VDD VDD PCH L=+7.000000E-07 W=+10.00000000E-06
+AD=+5.00000000E-12 AS=+5.00000000E-12 PD=+1.20000000E-05 PS=+1.20000000E-05
+NRD=+2.00000000E-01 NRS=+2.00000000E-01 M=1.0
M2 IOUT2 VIN1 NET11 VDD PCH L=+7.0000000E-07 W=10.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M3 IOUT1 VIN2 NET11 VDD PCH L=+7.0000000E-07 W=10.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M4 IOUT2 VIN2 NET23 VDD PCH L=+7.0000000E-07 W=10.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M5 IOUT1 VIN1 NET23 VDD PCH L=+7.0000000E-07 W=10.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
ENDS PRECELLULE_G1

SUBCKT FCASCODE IP IN NP NN BP CB CN BN VDD VSS
M0D NET72 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M1D NET75 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M2D NP CB NET72 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M3D NN CB NET75 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M4D NP CN IP VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M5D NN CN IN VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M6D IP BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M7D IN BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
ENDS FCASCODE

SUBCKT CMFB VBP1 NP NN VCM CN BN VDD VSS
M8D NET63 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0
M9D NET60 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0
M10D NET152 NP NET63 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M11D BN VCM NET63 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
```
+NRS=+5.00000000E-02 M=1.0
M12D BN VCM NET60 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M13D NET152 NN NET60 VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M14D NET152 CN NET167 VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M15D BN CN NWS VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M16D NET167 NET152 VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M17D NWS BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
ENDS CMFB
```

* Analyse transitoire

```
.TRAN 1.00000E-9 10.00000E-06 START= 0. UIC
```

*Analyse AC

```
*.AC DEC 200.00 1.000E+04 1.000000E+9
```

```
*.PROBE VDB(N2P) VDB(N2N) Vp(N2P) Vp(N2N)
```

```
*.PROBE VDB(N1P) VDB(N1N) Vp(N1P) Vp(N1N)
```

```
.TEMP 27.0000
```

```
.OP 1US
```

```
.IC
```

```
.SAVE
```

```
.OPTION INGOLD=2 ARTIST=2 PSF=2
```

```
+ PROBE=0 UNWRAP
```

```
.OPTION POST
```

```
.PARAM IBIAS=45E-6
```

```
.PARAM freq=0.1e6
```

```
*.ALTER
```

```
*.PARAM freq=1.0e6
```

```
*.ALTER
```

```
*.PARAM freq=10.0e6
```

```
.END
```
# ANNEXE D

## PRÉSENTATION DE LA CELLULE DE TRANSCONDUCTANCE

<figure><img src="image_61.png" /><figcaption>Figure D.1 Étage d'entrée de la cellule de transconductance</figcaption></figure>
<figure><img src="image_62.png" /><figcaption>Figure D.2 Circuit de rétroaction en mode commun (CMFB)</figcaption></figure>
<figure><img src="image_63.png" /><figcaption>Figure D.3 Cellule de transconductance proposée</figcaption></figure>
*Projet: Filtre realise a l'aide de cellules GM-C

* Caracterisation d'une cellule de transconductance

*Auteur: Jean-Charles VOGHELL

*Date: 30 juillet 1999

LIB '/CMC/kits/cmosp35/models/hspice/logp3v5v.1' TT

V0 VDD VSS 3.3

V1 VCM VSS +1.65000000E+00

V2 NSO VSS +1.65000000E+00

V3 VIP NSO AC +1.0 SIN 0.0 +0.000E-01 18.5E6 0.0

V4 NSO VIN AC +1.0 SIN 0.0 +0.000E-01 18.5E6 0.0

XI5 VSS TIEDOWN_G2

.SUBCKT TIEDOWN_G2 GNDPOINT

R3 0 GNDPOINT 1.0 M=1.0

.ENDS TIEDOWN_G2

XGM1 VB NIP1 NIN1 VDD VIP VIN PRECELLULE_G1

XFC1 NIP1 NIN1 N1AP N1AN BP CP CN BN VDD VSS FCASCODE

VN1AP N1P N1AP 0.0

VN1AN N1N N1AN 0.0

XCMFB1 VCMFB N1P N1N VCM CN BN VDD VSS CMFB

C1P N1P VSS 1E-12 M=1.0

C1N N1N VSS 1E-12 M=1.0

* Circuits de polarisation

M0 NWS BP VDD VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M1 BP CP NWS VDD PCH L=2800E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

I0 BP VSS DC=IBIAS M=1.0

M2 CP CP VDD VDD PCH L=2800E-9 W=5E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

I1 CP VSS DC=IBIAS M=1.0

M3 VCMFB VCMFB VDD VDD PCH L=700E-9 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

I2 VCMFB VSS DC=IBIAS M=1.0

M4 VB VB VDD VDD PCH L=700E-9 W=40E-6 AD=+4.00000000E-11 AS=+4.00000000E-11

+PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02 NRS=+2.50000000E-02

+M=1.0

I3 VB VSS DC=IBIAS M=1.0

M5 CN CN VSS VSS NCH L=700E-9 W=2.50E-6 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

I4 VDD CN DC=IBIAS M=1.0

.SUBCKT PRECELLULE_G1 VBIAS IOUT1 IOUT2 VDD VIN1 VIN2

M0 NET11 VBIAS VDD VDD PCH L=+7.000E-07 W=+40.0000000E-06

+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05

+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0
M1 NET23 VBIAS VDD VDD PCH L=+7.000000E-07 W=+10.0000000E-06
+AD=+5.00000000E-12 AS=+5.00000000E-12 PD=+1.20000000E-05 PS=+1.20000000E-05
+NRD=+2.00000000E-01 NRS=+2.00000000E-01 M=1.0
M2 IOUT2 VIN1 NET11 VDD PCH L=+7.0000000E-07 W=20.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M3 IOUT1 VIN2 NET11 VDD PCH L=+7.0000000E-07 W=20.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M4 IOUT2 VIN2 NET23 VDD PCH L=+7.0000000E-07 W=20.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M5 IOUT1 VIN1 NET23 VDD PCH L=+7.0000000E-07 W=20.0E-06
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
ENDS PRECELLULE_G1

.SUBCKT FCASCODE IP IN NP NN BP CB CN BN VDD VSS
MOD NET72 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M1D NET75 BP VDD VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M2D NP CB NET72 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M3D NN CB NET75 VDD PCH L=2800E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M4D NP CN IP VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M5D NN CN IN VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M6D IP BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
M7D IN BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0
ENDS FCASCODE

.SUBCKT CMFB VBP1 NP NN VCM CN BN VDD VSS
M8D NET63 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0
M9D NET60 VBP1 VDD VDD PCH L=700E-9 W=20E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0
M10D NET152 NP NET63 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M11D BN VCM NET63 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M12D BN VCM NET60 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0
M13D NET152 NN NET60 VDD PCH L=700E-9 W=40E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M14D NET152 CN NET167 VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M15D BN CN NWS VSS NCH L=350E-9 W=20E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M16D NET167 NET152 VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

M17D NWS BN VSS VSS NCH L=700E-9 W=10E-6 AD=+1.00000000E-11
+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01
+NRS=+1.00000000E-01 M=1.0

.ENDS CMFB

* Analyse transitoire

.TRAN 1.00000E-10 1.00000E-06 START= 0. UIC

*Analyse AC

.AC DEC 200.00 1.000E+02 1.000000E+10

*PROBE VDB(N1P) VDB(N1N) Vp(N1P) Vp(N1N)

*PROBE AC GM1D=PAR('((I(VN1AP)+I(VN1AN))/(V(vip)+V(vin)))')

.TEMP 27.0000

.OP 1US

.IC

.SAVE

.OPTION INGOLD=2 ARTIST=2 PSF=2

+ PROBE=0

.OPTION POST UNWRAP

.PARAM IBIAS=20E-6

*ALTER

*PARAM IBIAS=50E-6

*ALTER

*PARAM IBIAS=80E-6

.END
# ANNEXE E

## PRÉSENTATION ET DESSIN DES MASQUES
DE LA SOURCE DE COURANT RÉALISÉE

<figure><img src="image_64.png" /><figcaption>Figure E.1 Schéma de la source de courant à code thermomètre</figcaption></figure>
<figure><img src="image_65.png" /><figcaption>Figure E.2 Sélecteur de plage de courant maximale</figcaption></figure>

<figure><img src="image_66.png" /><figcaption>Figure E.3 Décodateur de colonnes et de rangées</figcaption></figure>
<figure><img src="image_67.png" /><figcaption>Figure E.4 Source de courant de 1 BMS</figcaption></figure>

<figure><img src="image_68.png" /><figcaption>Figure E.5 Source de courant de 2 BMS</figcaption></figure>
<figure><img src="image_69.png" /><figcaption>Figure E.6 Dessin du masque de la source de courant à code thermomètre</figcaption></figure>

<figure><img src="image_70.png" /><figcaption>Figure E.7 Dessin du masque de la source de courant de R. St-Amand</figcaption></figure>
<figure><img src="image_71.png" /><figcaption>Figure E.8 Dessin du masque d'une source de courant individuelle générant un courant égal à 2-LSB</figcaption></figure>
<figure><img src="image_72.png" /><figcaption>Figure E.9 Dessin du masque du composant comprenant les deux sources de courant</figcaption></figure>
# ANNEXE F

## PRÉSENTATION DU COMPOSANT RÉALISÉ COMPRENANT LES FILTRES PASSE-BANDES

<figure><img src="image_73.png" /><figcaption>Figure F.1 Dessin du masque de l'étage d'entrée de la cellule de transconductance</figcaption></figure>
<figure><img src="image_74.png" /><figcaption>Figure F.2 Dessin du masque de l'étage de sortie *Folded Cascade*</figcaption></figure>
<figure><img src="image_75.png" /><figcaption>Figure F.3 Dessin du masque du circuit de rétroaction en mode commun (CMFB)</figcaption></figure>
<figure><img src="image_76.png" /><figcaption>Figure F.4 Dessin du masque d'une section quadratique</figcaption></figure>
<figure><img src="image_77.png" /><figcaption>Figure F.5 Dessin du masque de l'ensemble du composant</figcaption></figure>
*Projet: Filtre Passe-Bande realise a l'aide de cellules GM-C
Filtre passe-bande du premier ordre (section quadratique)

*Auteur: Jean-Charles VOGHELL

*Date: 14 mars 1999

.LIB '/CMC/kits/cmosp35/models/hspice/logp3v5v.1' TT

V0 VDD VSS 3.3
V1 VCM VSS +1.65000000E+00
V2 NV1 VSS +1.65000000E+00
V3 NV1 VIN AC +1.000E+00 SIN 0.0 +0.200E-00 24E6 0.0
V4 VIP NV1 AC +1.000E+00 SIN 0.0 +0.200E-00 24E6 0.0

*Circuit de polarisation

M28 BP BP VDD VDD PCH L=+7.00000000E-07 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M29 CP CP BP VDD PCH L=+7.00000000E-07 W=20E-6 AD=+2.00000000E-11
+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02
+NRS=+5.00000000E-02 M=1.0

M30 VB VB VDD VDD PCH L=+7.00000000E-07 W=40E-6 AD=+4.00000000E-11
+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02
+NRS=+2.50000000E-02 M=1.0

I0 CP VSS DC=Ibias M=1.0

I1 VB VSS DC=Ibias M=1.0

XGM1 VB NIP1 NIN1 VDD VIP VIN CELLULE_G1

XGM2 VB NIP2 NIN2 VDD N1N N1P CELLULE_G1

XGM3 VB NIP3 NIN3 VDD N1P N1N CELLULE_G1

XGM4 VB NIP4 NIN4 VDD N2N N2P CELLULE_G1

XFC1 NIP1 NIN1 N1P N1N BP CP CN4 BN4 VDD VSS FCASCODE

XFC2 NIP2 NIN2 N1P N1N BP CP CN4 BN4 VDD VSS FCASCODE

XFC3 NIP3 NIN3 N2P N2N BP CP CN3 BN3 VDD VSS FCASCODE

XFC4 NIP4 NIN4 N1P N1N BP CP CN4 BN4 VDD VSS FCASCODE

XCMFB3 BP N2P N2N VCM CN3 BN3 VDD VSS CMFB

XCMFB4 BP N1P N1N VCM CN4 BN4 VDD VSS CMFB

C1P N1P VSS 1E-12 M=1.0

C1N N1N VSS 1E-12 M=1.0

C2P N2P VSS 1E-12 M=1.0

C2N N2N VSS 1E-12 M=1.0

XI2 VSS TIEDOWN_G2

.SUBCKT CELLULE_G1 VBIAS IOUT1 IOUT2 VDD VIN1 VIN2

M0 NO VBIAS VDD VDD PCH L=+7.00000000E-07 W=+4.00000000E-05
+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05
+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0

M1 N1 VBIAS VDD VDD PCH L=+7.00000000E-07 W=+5.00000000E-06
+AD=+5.00000000E-12 AS=+5.00000000E-12 PD=+1.20000000E-05 PS=+1.20000000E-05
+NRD=+2.00000000E-01 NRS=+2.00000000E-01 M=1.0

M2 IOUT1 VIN1 NO VDD PCH L=+7.00000000E-07 W=+2.00000000E-05
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M3 IOUT2 VIN2 NO VDD PCH L=+7.00000000E-07 W=+2.00000000E-05
+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05
+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M4 IOUT1 VIN2 N1 VDD PCH L=+7.00000000E-07 W=+2.00000000E-05

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05

+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M5 IOUT2 VIN1 N1 VDD PCH L=+7.00000000E-07 W=+2.00000000E-05

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05

+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

.ENDS CELLULE_G1

.SUBCKT TIEDOWN_G2 GNDPOINT
R3 0 GNDPOINT 1.0 M=1.0

.ENDS TIEDOWN_G2

.SUBCKT FCASCODE IP IN NN NP BP CP CN BN VDD VSS

M6 N6 BP VDD VDD PCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M7 N7 BP VDD VDD PCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M8 NP CP N6 VDD PCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M9 NN CP N7 VDD PCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M10 NP CN IP VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

M11 NN CN IN VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

M12 IP BN VSS VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

M13 IN BN VSS VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

.ENDS FCASCODE

.SUBCKT CMFB BP NP NN VCM CN BN VDD VSS

M14 N14 BP VDD VDD PCH L=+7.00000000E-07 W=+4.00000000E-05

+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05

+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0

M15 N15 BP VDD VDD PCH L=+7.00000000E-07 W=+4.00000000E-05

+AD=+4.00000000E-11 AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05

+NRD=+2.50000000E-02 NRS=+2.50000000E-02 M=1.0

M16 N20 NP N14 VDD PCH L=+7.00000000E-07 W=+2.00000000E-05

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05

+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M17 CN VCM N14 VDD PCH L=+7.00000000E-07 W=+2.00000000E-05

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05

+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M18 CN VCM N15 VDD PCH L=+7.00000000E-07 W=+2.00000000E-05

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05

+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0

M19 N23 NN N15 VDD PCH L=+7.00000000E-07 W=+2.00000000E-05

+AD=+2.00000000E-11 AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05

+NRD=+5.00000000E-02 NRS=+5.00000000E-02 M=1.0
M20 N20 N20 N24 VSS NCH L=+7.0000000E-07 W=+1.0000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

M21 CN CN BN VSS NCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M22 CN CN BN VSS NCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M23 N23 N23 N27 VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

M24 N24 N24 VSS VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

M25 BN BN VSS VSS NCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M26 BN BN VSS VSS NCH L=+7.00000000E-07 W=+1.00000000E-05 AD=+1.00000000E-11

+AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05 NRD=+1.00000000E-01

+NRS=+1.00000000E-01 M=1.0

M27 N27 N27 VSS VSS NCH L=+7.00000000E-07 W=+1.00000000E-05

+AD=+1.00000000E-11 AS=+1.00000000E-11 PD=+2.20000000E-05 PS=+2.20000000E-05

+NRD=+1.00000000E-01 NRS=+1.00000000E-01 M=1.0

.ENDS CMFB

.TRAN 1.00000E-10 1.00000E-06 START= 0. UIC

.OP 1US

* .AC DEC 100.000 1000000.0 1.0000000E+09

* .PROBE VDB(N1P) VDB(N1N) VP(N1P) VP(N1N)

.TEMP 27.0000

.SAVE

.OPTION INGOLD=1 ARTIST=2 PSF=2

+ PROBE=0 UNWRAP

.OPTIONS POST

.PRINT

.PARAM Ibias=24E-6

.ALTER

.PARAM Ibias=72E-6

.ALTER

.PARAM Ibias=120E-6

.END
*Projet: filtre Passe-Bande realise a l'aide de cellules GM-C

* Filtre passe-bande du quatrieme ordre (sections

* quadratiques cascadées)

*Auteur: Jean-Charles VOGHELL

*Date: 14 mars 1999

.LIB '/CMC/kits/cmosp35/models/hspice/logp3v5v.1' TT

V0 VDD VSS 3.3

V1 VCM VSS +1.65000000E+00

V2 NV1 VSS +1.65000000E+00

V3 NV1 VIN AC +1.000E+00 SIN 0.0 +0.200E-00 24E6 0.0

V4 VIP NV1 AC +1.000E+00 SIN 0.0 +0.200E-00 24E6 0.0

*Circuit de polarisation

M28 BP BP VDD VDD PCH L=+7.00000000E-07 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M29 CP CP BP VDD PCH L=+7.00000000E-07 W=20E-6 AD=+2.00000000E-11

+AS=+2.00000000E-11 PD=+4.20000000E-05 PS=+4.20000000E-05 NRD=+5.00000000E-02

+NRS=+5.00000000E-02 M=1.0

M30 VB VB VDD VDD PCH L=+7.00000000E-07 W=40E-6 AD=+4.00000000E-11

+AS=+4.00000000E-11 PD=+8.20000000E-05 PS=+8.20000000E-05 NRD=+2.50000000E-02

+NRS=+2.50000000E-02 M=1.0

I0 CP VSS DC=Ibias M=1.0

I1 VB VSS DC=Ibias M=1.0

XGM1 VB NIP1 NIN1 VDD VIP VIN CELLULE_G1

XGM2 VB NIP2 NIN2 VDD N1N N1P CELLULE_G1

XGM3 VB NIP3 NIN3 VDD N1P N1N CELLULE_G1

XGM4 VB NIP4 NIN4 VDD N2N N2P CELLULE_G1

XFC1 NIP1 NIN1 N1P N1N BP CP CN4 BN4 VDD VSS FCASCODE

XFC2 NIP2 NIN2 N1P N1N BP CP CN4 BN4 VDD VSS FCASCODE

XFC3 NIP3 NIN3 N2P N2N BP CP CN3 BN3 VDD VSS FCASCODE

XFC4 NIP4 NIN4 N1P N1N BP CP CN4 BN4 VDD VSS FCASCODE

XCMFB3 BP N2P N2N VCM CN3 BN3 VDD VSS CMFB

XCMFB4 BP N1P N1N VCM CN4 BN4 VDD VSS CMFB

C1P N1P VSS 0.4E-12 M=1.0

C1N N1N VSS 0.4E-12 M=1.0

C2P N2P VSS 0.4E-12 M=1.0

C2N N2N VSS 0.4E-12 M=1.0

XGM5 VB NIP5 NIN5 VDD N1P N1N CELLULE_G1

XGM6 VB NIP6 NIN6 VDD N3N N3P CELLULE_G1

XGM7 VB NIP7 NIN7 VDD N3P N3N CELLULE_G1

XGM8 VB NIP8 NIN8 VDD N4N N4P CELLULE_G1

XFC5 NIP5 NIN5 N3P N3N BP CP CN8 BN8 VDD VSS FCASCODE

XFC6 NIP6 NIN6 N3P N3N BP CP CN8 BN8 VDD VSS FCASCODE

XFC7 NIP7 NIN7 N4P N4N BP CP CN7 BN7 VDD VSS FCASCODE

XFC8 NIP8 NIN8 N3P N3N BP CP CN8 BN8 VDD VSS FCASCODE

XCMFB7 BP N4P N4N VCM CN7 BN7 VDD VSS CMFB

XCMFB8 BP N3P N3N VCM CN8 BN8 VDD VSS CMFB
C3P N3P VSS 0.4E-12 M=1.0

C3N N3N VSS 0.4E-12 M=1.0

C4P N4P VSS 0.4E-12 M=1.0

C4N N4N VSS 0.4E-12 M=1.0

XGM9 VB NIP9 NIN9 VDD N3P N3N CELLULE_G1

XGM10 VB NIP10 NIN10 VDD N5N N5P CELLULE_G1

XGM11 VB NIP11 NIN11 VDD N5P N5N CELLULE_G1

XGM12 VB NIP12 NIN12 VDD N6N N6P CELLULE_G1

XFC9 NIP9 NIN9 N5P N5N BP CP CN12 BN12 VDD VSS FCASCODE

XFC10 NIP10 NIN10 N5P N5N BP CP CN12 BN12 VDD VSS FCASCODE

XFC11 NIP11 NIN11 N6P N6N BP CP CN11 BN11 VDD VSS FCASCODE

XFC12 NIP12 NIN12 N5P N5N BP CP CN12 BN12 VDD VSS FCASCODE

XCMFB11 BP N6P N6N VCM CN11 BN11 VDD VSS CMFB

XCMFB12 BP N5P N5N VCM CN12 BN12 VDD VSS CMFB

C5P N5P VSS 0.4E-12 M=1.0

C5N N5N VSS 0.4E-12 M=1.0

C6P N6P VSS 0.4E-12 M=1.0

C6N N6N VSS 0.4E-12 M=1.0

XGM13 VB NIP13 NIN13 VDD N5P N5N CELLULE_G1

XGM14 VB NIP14 NIN14 VDD N7N N7P CELLULE_G1

XGM15 VB NIP15 NIN15 VDD N7P N7N CELLULE_G1

XGM16 VB NIP16 NIN16 VDD N8N N8P CELLULE_G1

XFC13 NIP13 NIN13 N7P N7N BP CP CN16 BN16 VDD VSS FCASCODE

XFC14 NIP14 NIN14 N7P N7N BP CP CN16 BN16 VDD VSS FCASCODE

XFC15 NIP15 NIN15 N8P N8N BP CP CN15 BN15 VDD VSS FCASCODE

XFC16 NIP16 NIN16 N7P N7N BP CP CN16 BN16 VDD VSS FCASCODE

XCMFB15 BP N8P N8N VCM CN15 BN15 VDD VSS CMFB

XCMFB16 BP N7P N7N VCM CN16 BN16 VDD VSS CMFB

C7P N7P VSS 0.4E-12 M=1.0

C7N N7N VSS 0.4E-12 M=1.0

C8P N8P VSS 0.4E-12 M=1.0

C8N N8N VSS 0.4E-12 M=1.0

XI2 VSS TIEDOWN_G2

.SUBCKT CELLULE_G1 VBIAS IOUT1 IOUT2 VDD VIN1 VIN2

M0 N0 VBIAS VDD VDD PCH L=+7.0000000E-07 W=+4.0000000E-05

+AD=+4.0000000E-11 AS=+4.0000000E-11 PD=+8.2000000E-05 PS=+8.2000000E-05

+NRD=+2.5000000E-02 NRS=+2.5000000E-02 M=1.0

M1 N1 VBIAS VDD VDD PCH L=+7.0000000E-07 W=+5.0000000E-06

+AD=+5.0000000E-12 AS=+5.0000000E-12 PD=+1.2000000E-05 PS=+1.2000000E-05

+NRD=+2.0000000E-01 NRS=+2.0000000E-01 M=1.0

M2 IOUT1 VIN1 N0 VDD PCH L=+7.0000000E-07 W=+2.0000000E-05

+AD=+2.0000000E-11 AS=+2.0000000E-11 PD=+4.2000000E-05 PS=+4.2000000E-05

+NRD=+5.0000000E-02 NRS=+5.0000000E-02 M=1.0

M3 IOUT2 VIN2 N0 VDL PCH L=+7.0000000E-07 W=+2.0000000E-05

+AD=+2.0000000E-11 AS=+2.0000000E-11 PD=+4.2000000E-05 PS=+4.2000000E-05

+NRD=+5.0000000E-02 NRS=+5.0000000E-02 M=1.0

M4 IOUT1 VIN2 N1 VDD PCH L=+7.0000000E-07 W=+2.0000000E-05

+AD=+2.0000000E-11 AS=+2.0000000E-11 PD=+4.2000000E-05 PS=+4.2000000E-05

+NRD=+5.0000000E-02 NRS=+5.0000000E-02 M=1.0