dynamique, et à l'extraction des paramètres du dispositif dans son environnement. Ce travail devra déboucher sur une analyse comparative entre mesures et simulations.

La compréhension et l'évaluation de ces différents aspects devraient aboutir à leur prise en compte dans les modèles disponibles sous SPICE.

Des études complémentaires sur les contraintes d'origine thermique seront également menées. Les influences comparées des dégradations électrique et thermique seraient intéressantes à caractériser avant d'aborder leur couplage et leurs effets simultanés. Un travail de simulation tenant compte des dommages générés complètera l'approche expérimentale.

Pour résumer, nos recherches sur les stress couvriront les domaines du test, de l'analyse et du contrôle, et enfin la modélisation des mécanismes de défaillances. On aura à analyser :

- La qualité et la fiabilité des couches d'oxyde SiO₂, avec un intérêt particulier pour les phénomènes de claquage suite au stress, la prédiction de la fiabilité qui en résulte au niveau des circuits ; des prévisions jusque là pessimistes font actuellement l'objet d'études plus fines [86], et seront certainement à améliorer.

- L'influence des porteurs chauds sur la vitesse de dégradation des dispositifs. Tensions de seuil et transconductance sont les paramètres qui en rendent le plus souvent compte. Par ailleurs, la diminution des épaisseurs d'oxyde contribue à accentuer ce problème. Plusieurs techniques d'analyse ont également permis de mettre en évidence les phénomènes de piégeage de charges aux interfaces, à l'origine de ces dégradations.

- Les défaillances : une partie des techniques étudiant les défaillances est basée sur l'utilisation des faisceaux optiques et électroniques. L'une des nouveautés qui fait l'objet d'améliorations prometteuses, est la C-AFM (Conductive Atomic Force Microscopy). Celle-ci a été mise au point pour observer le claquage progressif de SiO₂ et ceci grâce à une pointe placée directement sur l'oxyde, jouant ainsi localement le rôle de métal de grille. Notons que ce type d'équipement est en cours d'acquisition dans notre laboratoire.

- Le lien entre fiabilité et le phénomène de claquage progressif de l'oxyde de grille. On pourra ainsi montrer si un circuit peut encore fonctionner après les claquages successifs SBD et HBD (Soft et Hard BreakDown respectivement), et aussi pour combien de temps. L'évolution des courants de grille durant la HBD doit être bien estimée pour une bonne projection de la fiabilité, mais le facteur qui contrôle cette évolution reste encore inconnu. Ceci constituera une des orientations de nos futures recherches.

## IV.2.2 Axe 2 : modélisation numérique des composants micro et nanoélectroniques

Dans un objectif d'aide à la compréhension des mécanismes physiques mis en jeu en micro et nanoélectronique, la simulation numérique est devenue une activité incontournable rendant plus accessible l'étude de nouveaux matériaux et de nouvelles technologies. Il est d'abord important de souligner la pluridisciplinarité d'une telle activité, qui suppose une maîtrise à la fois des connaissances physiques, mathématiques et informatiques nécessaires à la formulation et au traitement des modèles.

Les simulateurs existants et développés par des sociétés commerciales, sont certes des outils performants ayant fait leur preuve en terme de robustesse et de convivialité ; mais ces outils s'avèrent aujourd'hui assez limités ou incomplets lorsqu'on veut pousser la modélisation aux nano-structures ou aux architectures complexes.
Cet axe se veut donc avant tout comme une contribution à l'amélioration des modèles existants pour anticiper et mieux répondre aux demandes futures des industriels.

### IV.2.2.1 Structures de base et phénomènes associés :

Le projet présenté ici se concentrera en priorité sur les dispositifs de types MOS ; en effet, bien qu'un certain nombre d'équipes soient déjà penchés sur le sujet depuis quelques années, il reste encore beaucoup d'améliorations à apporter pour combler les insuffisances des simulateurs disponibles dans le commerce.

Initialement, le contenu du projet proposé sera orienté vers la modélisation des structures MOS à base de Silicium. Il pourra bien entendu être élargi ultérieurement à d'autres matériaux ou aux procédés technologiques (gravure, implantation, ...).

#### IV.2.2.1.1 Transport latéral : modèles de mobilité dans les canaux courts

Les mécanismes de transport dans les canaux des transistors ont fait l'objet de nombreuses recherches ; malgré cela les modèles de mobilité utilisés dans les simulateurs de type dérive-diffusion restent assez empiriques. Ils sont remis en cause pour chaque structure particulière : films minces, nouveaux diélectriques, ... Plus précisément, les simulateurs tels que le simulateur bidimensionnel 'Atlas' de 'Silvaco' sont pour la plupart fondés sur l'étude statistique de la répartition des porteurs dans la structure. Les interactions des porteurs avec le cristal sont caractérisées par des paramètres comme : libre parcours moyen, temps de relaxation, mobilités, coefficients de diffusion. Le modèle de traitement souvent utilisé est le modèle de dérive de diffusion. Il est basé sur la statistique de Fermi-Dirac et sur la résolution de l'équation de Poisson. Il considère que les porteurs sont à tout instant en équilibre thermodynamique avec le cristal. Cette hypothèse est valide tant que les porteurs se relaxent sur une distance microscopique à l'échelle du composant. Elle néglige donc les effets locaux de porteurs chauds présents dans les dispositifs à forte injection ou de très faibles dimensions.

L'utilisation d'un modèle à conservation d'énergie peut prendre en compte ces effets tout en conservant le caractère quasi-statique des simulations.

Proposer un modèle physique passe par l'élaboration des équations décrivant l'état du matériau ou de l'assemblage de matériau en supposant quelques hypothèses simplificatrices. Dans le cas des semi-conducteurs, l'état de la structure sera caractérisé par la concentration des porteurs et de leur énergies en tout point du volume et aussi par leur évolution temporelle au travers du flux.

Des modèles de mobilité ont été développés utilisant la simulation du transport par la méthode Monte Carlo. Cependant, pour tenir compte des phénomènes de transport hors équilibre, il faut pouvoir dissocier vitesse et énergie des porteurs, d'où la nécessité d'introduire la conservation de l'énergie dans ces modèles.

Pour les nouvelles architectures MOS, il s'agit en premier lieu d'établir des lois de mobilité mieux adaptées aux canaux ultra-courts, ce qui passe par une analyse fine du transport des porteurs dans ces canaux. Les effets de confinement quantiques seront considérés et serviront pour exprimer les mobilités de surface en fonction des barrières diélectriques. Pour effectuer une modélisation précise des mobilités, une connaissance parfaite des mécanismes physiques mis en jeu dans la couche inversée est nécessaire. Ces mécanismes physiques, qui influent sur la valeur de la mobilité, sont connus sous le nom de 'Surface Scattering', ou diffusion de porteurs en surface. En général, trois types sont les
plus répandus : « phonons Scattering », dû aux différents modes de vibration du cristal, Coulomb Scattering », dû aux charges d'interfaces, aux charges dans l'oxyde et aux impuretés ionisés, « Surface Roughness Scattering », dû aux défauts géométriques de l'interface oxyde-semiconducteur. L'importance relative de ces différents mécanismes dépend de la température et de la valeur du champ électrique transverse en surface.

Par ailleurs, il est aussi indispensable de tenir compte également des effets quantiques. Partant d'une remise en cause des modèles de transport existants, un travail conséquent devrait être fourni pour intégrer ces effets dans les structures MOS les plus avancées. Les modèles simplifiés existants du courant tunnel (Fowler-Nordheim et tunnel direct) pourraient toujours servir de base de comparaison. Plus précisément, si c'est le concept de niveau de Fermi qui est remis en cause dans les nanostructures, il faudra modéliser avec le plus de précision les cinétiques de peuplement dit « à l'unité » des niveaux de confinement dans ces nanostructures. Il faudra établir des expressions 2D voire 3D du courant de charge et de décharge des îlots quantiques à partir des fonctions d'ondes et des niveaux de confinement quantique. Des outils de simulations existent déjà pour certaines structures combinant la résolution des équations Poisson-Schrödinger (1D, 2D et 3D axi-symétrique).
Bibliographie
[1] P. Antognetti, G. Massobrio, “Semiconductor device modeling with SPICE”, Edition Mc Graw-Hill Book Compagny 1988.

[2] G.M. Dolny, H.R. Ronan, C.F. Wheatley, “A SPICE II subcircuit representation for power MOSFET’s using empirical method”, the power electronics design conference proceedings, pp. 147 – 153, Octobre 1985.

[3] G.M. Dolny, H.R. Ronan, C.F. Wheatley, "Méthode de modélisation pour MOS de puissance", Revue Electronique de Puissance, N° 23, pp. 32-37, Octobre 1987.

[4] H.P. Yee, P.O. Lauritzen "SPICE models for power MOSFET's: An update" IEEE Applied Power Electronic Conference, New Orleans 1988.

[5] R.A. Minasian, "Power MOSFET dynamic large-signal model" IEE Proc., vol. 130, N° 2, pp 73-79. April 1983.

[6] J. M. Hanckok, "Enhanced techniques for SPICE Modeling of power MOSFETs", PCI Proceedings, June 1988.

[7] G. Fay, J. Sutor "A power FET SPICE model from data sheet specs", Powertechnics, pp 25-31, August 1986.

[8] H.J. Park, P.K. Ko, C. Hu “A Non-quasi-static MOSFET model for SPICE-transient analysis”, IEEE Transaction on Electron Devices, ED-36 N°3, March 1989.

[9] M.I. Castro Simas, M.S. Piedade, J.Costa Freire “Experimental characterization of power VDMOS Transistors in commutation and a derived model for computer-aided design" IEEE Transaction on Power Electronics, vol.4, N°3, July 1989.

[10] P.F Finman, “SPICE simulates silicon MOSFETs for high power”, Microwaves & RF, November 1989.

[11] C.H. Xu, D. Schroder, “Modelling and simulation of power MOSFETs and power diodes, IEEE PESC’88 RECORD, Kyoto, pp.76-83, April 1988.

[12] C.H. Xu, D. Schroder, "A unified model for the power MOSFET including the inverse diode and the parasitic bipolar transistor", EPE Aachen, October 1989.

[13] E. Tataks, J. Sanchez-Molero, "Modelling power MOSFET DC-DC converters using SPICE2 program", EPE Aachen, October 1989.

[14] Y.S. Kim, J.G. Fossum, “Physical DMOST modeling for high-voltage IC CAD", IEEE Transaction on Electron Devices, ED-37, N°3, March 1990.

[15] D.F. Haslam, M.E. Clark, L. Burley, “Parameter extraction issues relating to power MOSFET SPICE models", Congres PCIM, Proceedings Addendum1, June 1990

[16] C.E. Cordonnier, R. Maimouni, H. Tranduc, P. Rossel, D. Allain, M. Napieralska, "SPICE models for TMOS power MOSFETs" application", note Motorola Semiconductor-AN1043 1989.

[17] N. Thapar, B.J. Baliga, “A comparison of high frequency cell designs for high voltage DMOSFETs” To be presented at The 6th International Symposium on Power Semiconductor Devices &ICs ISPSD 1994, Davos, 1994.

[18] L. Rish, « Electron mobility in short-channel MOSFET’s », IEEE Transaction on Electron Devices, ED – 30, No 8, pp. 1168-1171, 1983.

[19] S. C. Sun, J. D. Plummer, « Electron mobility in inversion and accumulation layers on thermally oxidized silicon surfaces », IEEE Transaction on Electron Devices, ED – 27, pp. 671-683, 1980.

[20] F.F Fung, A.B. Fowler, « Hot Electron Effect and Saturation velocities in Silicon inversion layers », J.A.P, Vol. 14, pp. 1825-1831, 1970.
[21] G. Vassilief, « Modèle du transistor MOS. Influence de variation de la mobilité des porteurs », Thèse de 3ème cycle, Université Paul Sabatier, Toulouse, 1971.

[22] Arora, N.D., Hauser, J.R., Roulston, D.J. "Electron and Hole Mobilities in Silicon as a function of Concentration and Temperature", IEEE Trans Electron Devices, ED-29, pp. 292-295, 1982.

[23] Klaassen, D.B.M., "A Unified Mobility Model for Device Simulation - II. Temperature Dependence of Carrier Mobility and Lifetime", Sol. St.Elec., V. 35, No. 7, pp. 961-967, 1992.

[24] G.A.M. Hurkx, D.B.M. Klaasen, M.P.G. Knuvers, and F.G. O'Hara, "A New Recombination Model Describing Heavy-Doping Effects and Low Temperature Behaviour", IEDM Technical Digest, pp. 307-310, 1989.

[25] J. Dorkel and Ph. Leturcq, "Carrier Mobilities in Silicon Semi-Empirically Related to Temperature Doping and Injection Level", Solid-State Electronics, 24, pp. 821-825, 1981.

[26] A. Nakagawa and H. Ohashi, "A Study on GTO Turn-off Failure Mechanism — A Time- and Temperature-Dependent 1-D Model Analysis", IEEE Trans., ED, Vol. ED-31, No. 3, pp. 273-279, 1984.

[27] Lades M. and Wchutka G., "Extended Anisotropic Mobility Model Applied to 4H/6H-SiC Devices", Proc. IEEE SISPAD, pp.169-171, 1997.

[28] Klaassen, D.B.M., "A Unified Mobility Model for Device Simulation - I. Model Equations and Concentration Dependence", Sol. St. Elec., V. 35, No. 7, pp. 953-959, 1992.

[29] Shirahata M., Kusano H., Kotani N., Kusanoki S. and Akasaka Y., "A Mobility Model Including the Screening Effect in MOS Inversion Layer", IEEE Trans. Computer-Aided Design, V. 11, No. 9, pp. 1114-1119, September 1992.

[30] Lombardi et al, "A Physically Based Mobility Model for Numerical Simulation of Non-Planar Devices", IEEE Trans. on CAD, p. 1164, November 1988.

[31] K. Yamaguchi, "A Mobility Model for Carriers in the MOS Inversion Layer", IEEE Trans. Elect. Devices, Vol. ED-30, pp. 658-663, 1983.

[32] K.K. Thornber, "Relation of Drift Velocity to Low Field Mobility and High Field Saturation Velocity", J. Appl. Phys., Vol. 51, pp. 2127-2136, 1980.

[33] Law, M.E., et. al., Self-Consistent Model of Minority-Carrier Lifetime, Diffusion Length, and Mobility, IEEE Electron Device Letters, Vol. 12, No. 8, 1991.

[34] H. Shin, G.M. Yeric, A.F. Tasch, and C.M. Maziar. "Physically-based Models for Effective Mobility and Local-field Mobility of Electrons in MOS Inversion Layers", SOL. ST. Electron, 1991.

[35] J.T. Watt, and J.D. Plummer, "Universal Mobility-Field Curves for Electrons and Holes in MOS Inversion Layers", Symposium on VLSI Technology, Karuizawa, Japan, 1987.

[36] H. Shin, A.F. Tasch, C.M. Maziar, and S.K. Banerjee. "A New Approach to Verify and Derive a Transverse-field-dependent Mobility Model for Electrons in MOS Inversion Layers", IEEE Trans. Electron Devices, ED-36 No. 6, pp. 1117-1123, 1989.

[37] C. Jacobini, C. Canali, G. Ottaviani, A. Alberigi Quaranta, "A review of some charge transport properties of silicon", Solid-State Electronics, Vol. 20, pp. 77-89, 1977.

[38] H. Soon, A.F. Tash, C. Maziar, S.K. Banerjee, "A new approach to verify and derive a transverse-field dependant mobility model for electrons in MOS inversion layers", IEEE Transactions On Electron Devices, Vol. 36, n° 6, pp. 1117-1123, 1989.

[39] Caughey D.M, Thomas R.E. "Carrier Mobilities in silicon empirically related to doping and field. IEEE Proceeding", pp. 2192, 1967.
[40] O. Leistiko, A. S. Grove, C. T. Sah, " Electron and hole mobilities in inversion layers on thermally oxidized silicon surfaces", IEEE Transaction on Electron Devices, ED-12, p. 248,1965.

[41] H. Tranduc, P. Rossel, J.L. Sanchez,"Premier et second claquage dans les transistors MOS", Revue Phys. Appl. 19, p. 859-878, Octobre 1984.

[42] M. Gharbi, "La tenue en tension et le calibre en courant du transistor MOS vertical dans la gamme des moyennes tensions (300 V à 1000 V)", Thèse de 3ème Cycle, Université Paul Sabatier, Toulouse, 1985.

[43] V. Boisson, "Etude de la géométrie optimale des périphéries des jonctions planar". Thèse N° ECL 85-05, Ecole centrale de Lyon, 1985.

[44] S.C. Sun, "Physics and technology of Power MOSFET's", Thesis Ph. D, Stanford University, 1982.

[45] S. M. Sze, and G. Gibbons," Effect of junction curvature on breakdown voltage in semiconductors", solid-state Electronics, Vol. 9, pp. 831-845, 1966.

[46] R. Van Overstraeten and H. Deman, "Measurement of the Ionization Rates in Diffused Silicon p-n Junctions", Solid-State Electronics, 13, pp. 583-608. 1970.

[47] S. Selberherr, "Analysis and Simulation of Semiconductor Devices", Springer-Verlag, Wien-New York. 1984.

[48] W.N. Grant, "Electron and Hole Ionization Rates in Epitaxial Silicon at High Electric Fields", Solid-State Electronics, 16, pp. 189-1203, 1973.

[49] A.G.Chynoweth, "Ionisation rates for electrons and holes in silicon", Physical review, Vol. 109, pp. 1537-1540, 1958.

[50] P. Mars, "Temperature Dependence of Avalanche Breakdown Voltage in p-n Junctions", International Journal of Electronics, Vol. 32, No. 1, pp. 23-27.

[51] R. Crowell, S.M. Sze, "Temperature Dependence of Avalanche Multiplication in Semiconductors", Applied Physics Letters 9, pp. 242-244, 1966.

[52] K.G. Mac Kay, "Avalanche breakdown in silicon", Physical review, volume 94, n°4, p.877, 1954.

[53] N. Gharbi, "La tenue en tension et le caliber en courant du transistor MOS vertical dans la gamme des moyennes tensions (300V à 1000V), Thèse de 3ème Cycle, Université Paul Sabatier, Toulouse, 1985.

[54] B. Beydoun, "Simulation et conception des transistors MOS de Puissance", Thèse n°94355, Université Paul-Sabatier de Toulouse, 1994.

[55] M. Alwan, B. Beydoun, K. Ketata, M. Zoaeter "Two-dimensional simulation of the thermal stress effect on static and dynamic VDMOS characteristics" Journal of Materials Science and Engineering B (Elsevier publishing), Volume 124-125, pp 335-340, December 2005

[56] P. Rossel, H. Martinot, G. Vassilieff, « An Accurate Two Sections modle for MOS transistors in saturation », Solid state Electron, N° 19, pp. 51-56, 1976.

[57] M. Pinto-Guedes, P.C. Chan, « A circuit Simulation Model Bpolar – Induced Breakdown in MOSFET, IEEE trans. On computer-Aided Design, vol. 7, N°2, pp. 289-294, 1988.

[58] A. Scuhtz, S. Selberherr, H. W. Ptzl, « A two dimensional model of the avalanche effect in MOS transistors», Solid State Electron, vol. 25, n°3, pp. 177-183, 1982.

[59] B.J. Baliga, "Power Semiconductor Devices", PWS Publishing Company, 1995.
[60] J.G. MENA, "High frequency performance of VDMOS power transistors", M.A. Sc. Thesis, University of Toronto, Canada, 1981.

[61] S.M. SZE, Physics of semi-conductor devices, Edition Willey & Sons, p. 29, 1981.

[62] B. Beydoun, M. Alwan, K. Ketata, M. Zoaeter «Bi-dimensional investigation on VDMOS parameters under Thermal Stress Effect» Journal of Active and Passive Electronic Devices (Old City Publishing -USA), acceptée le 25 septembre 2006, à apparaître en 2007.

[63] B. Beydoun, M. Zoaeter, F. Morancho, JP Charles "Functional Stress Degradations on Trench MOS Transistors: Two-dimensional Simulations & Analysis", Journal of Active and Passive Electronic Devices, 2005

[64] P. Rossel, H. Martinot, M. Zamorano, "Propriétés statiques des transistors MOS de puissance à canal vertical. Cas du régime de pincement", Revue physique appliquée, Vol. 13, pp 23-28, 1978.

[65] C. HU, «Optimum design of Power MOSFET's, IEEE Transaction on Electron Devices. vol. 31, No 12, pp. 1693-17, 1984.

[66] M. de la Bardonnie, P. Mialhe, E. Bendada, E. Blampain, A. Hoffmann, and J.-P. Charles «Diode Parameter Determination Applied to LDD MOSFETs for Device Characterization», Active and Passive Elect. Component, vol 20, pp157-163, 1998.

[67] J.-P. Charles, I. Mekkaoui-Alaoui, and G. Bordure, «A Critical Study of the Effectiveness of the Single and Double Exponential Models for I-V Characterization of Solar Cells, Solid-State Electronics, vol. 28, pp807-820, 1985.

[68] A. Maouad, «Caractérisation des dégradations des IGBTs en milieu industriel». Thèse de l'Université de Metz, Novembre 1999.

[69] A. Haddi, «Analyse des défauts induits par irradiations ionisantes et à effets de déplacement dans des structures MCT (MOS Controlles Thyristor) à partir de mesures et par simulation », Thèse de l'Université de Metz, Novembre 1999.

[70] Jean-Pierre Charles et al. « La Jonction, du Solaire à la Microélectronique » Rev. Energie Renouvelable. Vol.3, pp 1-16, 2000.

[71] G. Tardivo, "Le transistor D.MOS vertical en amplification haute fréquence de puissance", Thèse de 3ème Cycle, Université Paul Sabatier, Toulouse, janvier 1987.

[72] A. Acovic, G. La Rosa, Y. C. Sun "A review of Hot-Carrier degradation mechanisms in MOSFETs", Microelectronics Reliability, vol. 36, pp. 845-869, 1996.

[73] E. Amerasekera, F.N Najm "Failure mechanisms in semiconductor devices-Second Edition", Edition John Wiley&sons, 1997.

[74] APD Semiconductor : Defining Maximum Operating Junction Temperature Application Note AN-1011 Novembre 2005.

[75] N. Shiono and C. Hashimoto, "Threshold-voltage instability of n-channel MOSFETs under bias-temperature aging," *IEEE Trans. Electron Devices*, vol. 29, no. 3, p. 361, Mar. 1982.

[76] N. Stojadinovi, D. Dankovi, S. Djori -Veljkovi, V. Davidovi, I. Mani, S. Golubov, " Negative bias temperature instability mechanisms in p-channel power VDMOSFETs ", Microelectronics Reliability, n° 45 pp1343–1348, 2005.

[77] Dimitrijev S, Golubovic S, Zupac D, Pejovic M, Stojadinovic N."Analysis of gamma-radiation induced instability mechanisms in CMOS transistors". Solid-State Electron; N° 32, pp.349-353, 1989.
[78] Schroder DK, Babcock JA "Negative bias temperature instability: Road to cross in deep submicron silicon semiconductor manufacturing". Journal of Applied Physics, N°94, pp1-18, 2003

[79] Ogawa S, Shimaya M, Shiono N. Interface-trap generation at ultrathin SiO2 (4-6 nm)-Si interfaces during negative-bias temperature aging" Journal of Applied Physics, N°77, pp1137-1148, 1995.

[80] Fleetwood DM. "Effects of hydrogen transport and reactions on microelectronics radiation response and reliability" Microelectronic Reliability. N°42, pp.523-541, 2005.

[81] Ristic G, Pejovic M, Jaksic A."Analysis of postirradiation annealing of n-channel power vertical double-diffused metal-oxide-semiconductor transistors", Journal of Applied Physics, N°87, pp3468-3477, 2000.

[82] M.A. Bouanane, Conception et optimisation des composants DMOS latéraux haute tension en technologie RESURF, Thèse de Doctorat d'Université Paul Sabatier de Toulouse, 1992.

[83] D. Moncoqut, Propriétés physiques et modélisation du transistor de puissance LDMOS, Thèse de Doctorat d'Université Paul Sabatier de Toulouse, N°2755, 6 Octobre 1997.

[84] T. Fujihira, "Theory of semiconductor superjunctions devices", Japanese Journal of Applied Physics, Vol. 36, pp.6254-6262, 1997.

[85] L. Lorenz, G. Deboy, A. Knapp, M. März, "COOLMOS™ – a new milestone in high voltage power MOSFET", Proceedings ISPSD’99, pp. 3-10, 1999.

[86] R. Rodriguez, J.H. Sthatis, B.P. Linder, R.V. Joshi, C.T. Chuang "Influence and model of gate oxide breakdown on CMOS inverters", Microelectronics Reliability 43, pp. 1439-1444, 2003.

LISTE DES TRAVAUX ET PUBLICATIONS

Revues scientifiques internationales avec comité de lecture

[R1] **B. Beydoun**, M. Alwan, K. Ketata, M. Zoaeter « Bi-dimensional investigation on VDMOS parameters under Thermal Stress Effect » Journal of Active and Passive Electronic Devices (Old City Publishing -USA), acceptée le 25 septembre 2006, à apparaître en 2007.

[R2] F. El Hage Hassan, A. Bleybel, A. Hijazi, A. Alaeddine, **B. Beydoun**, M. Zoaeter « Structural and Electronic properties of Zn₁-xMgₓSᵧS₁₁-y alloys » Materials letters journal (Elsevier publishing), N°61, pp 1178-1182, February 2007.

[R3] S. Alves, F. Morancho, J.-M. Reyn"es, J. Margheritta, I. Deram, K. Isoird and **B. Beydoun** "Experimental validation of the 'FLoating Islands' concept: 95V breakdown voltage vertical FLIDiode" Journal of Circuits, Devices, and Systems (IEE publishing), Volume 153, No 1, pp 53-60, February 2006.

[R4] M. Alwan, **B. Beydoun**, K. Ketata, M. Zoaeter "Two-dimensional simulation of the thermal stress effect on static and dynamic VDMOS characteristics" Journal of Materials Science and Engineering B (Elsevier publishing), Volume 124-125, pp 335-340, December 2005.

[R5] **B. Beydoun**, M. Zoaeter, F. Morancho, and J-P Charles "Functional Stress Degradations on Trench MOS Transistors: Two-dimensional Simulations & Analysis" Journal of Active and Passive Electronic Devices (Old City Publishing -USA): Volume 1, pp. 13-28, July 2005.

[R6] **B. Beydoun**, M. Zoaeter, A. Alaeddine, I. Rachidi, F. Bahsoun, J-J. Charlot, and J-P Charles "2-D Analysis of Functional Stress Degradations on Power VDMOS Transistor" Microelectronics International Journal (Emerald group publishing), Volume 2, No 2, pp 16-22, July 2004.
[R7] M. Zoaeter, **B. Beydoun**, M. Hajjar, M. Debs, J-P Charles, « Analysis and simulation of functional stress degradation on VDMOS Power Transistors », Active and Passive Electronic component, vol. 25, pp. 215-223, September 2002.

[R8] **B. Beydoun**, H. Tranduc, F. Oms, A. Peyre Lavigne, P. Lance, P. Rossel, « Méthodologie d'approche pour la conception des transistors VDMOS de puissance », Journal de physique III (France), October 1994.

[R9] **B. Beydoun**, P. Rossel, H. Tranduc, G. Charitat, « Evaluation des performances du transistor MOS de puissance sur Carbure de Silicium. Compromis résistance passante – tenue en tension et vitesse de commutation », Journal de physique III (France), August 1994.

## Conférences internationales à comité de sélection et actes

[C1] M. Alwan, **B. Beydoun**, K. Ketata, M. Zoaeter "Gate Charge characteristics investigation of Bias Temperature Instabilities in Power MOSFET Reliability", European Material Research society conference EMRS06, Nice Mai 2006.

[C2] M. Alwan, K. Ketata, **B. Beydoun**, M. Zoaeter "2D Analysis of a power VDMOS transistor- CV characteristics temperature effects", European Material Research society conference EMRS05, Strasbourg, Avril 2005.

[C3] **B. Beydoun**, M. Zoaeter, M. Hajjar, A. Alaeddine, M. Debs, « Etudes des dégradations d'un VDMOS de puissance utilisé dans un environnement industriel », pp 233-238, Proceeding of International Conference on Basic Technologies for E-Business'2002. 15-18 septembre 2002 (Albena Bulgarie)

[C4] **B. Beydoun**, H. Tranduc, P. Rossel, « Conception générique des transistors MOS de puissance », 13th sciences Meeting, Beyrouth (Liban), Novembre 1999.

[C5] **B. Beydoun**, H. Tranduc, P. Rossel, G. Charitat, F. Moroncho, « Determination of static and dynamic performance of silicon Carbide Power MOSFET transistors », 6th European conference on Power electronics (EPE'95), sevillia (spain), Vol. 1. pp. 201-206, september 1995.

[C6] **B. Beydoun**, H. Tranduc, F. Oms, G. Charitat, P. Rossel, A. Peyre Lavigne, « Power MOSFET Design and Modelling Tool for Power Electronics », 5th European conference on Power electronics (EPE'93), Brighton (United Kingdom), Vol. 2, pp. 390-395, september 1993.

[C7] G. Charitat, F. Oms, **B. Beydoun**, N. Nolhier, P. Rossel, A. Peyre Lavigne, « Optimization of high Voltage (1200V) MOS transistor: Voltage Handling capabilities and switching behaviour », ESSDERC'93, Grenoble (France), pp 887-890, septembre 1993.

[C8] G. Charitat, **B. Beydoun**, N. Nolhier, P. Rossel, A. Peyre Lavigne, «Voltage Handling Capability of SIPOS High Voltage VDMOS Transistors » 16th annual semiconductor conference (CAS'93), Bucarest IEEE-ROMANIA Section, Octobre 1993.

[C9] K. Kassmi, F. Oms, **B. Beydoun**, P. Rossel, H. Tranduc, G. Charitat, « From Power to GSM Radiotelephony » 16th annual semiconductor conference (CAS'93), Bucarest IEEE-Romania Section, Octobre 1993.

## Conférences nationales avec comité de lecture

[C1] **B. Beydoun**, H. Tranduc, P. Rossel, « Une application directe de l'outil de conception « Power MOSFET's Designer » : Evaluation des performances du transistor MOS de puissance sur Carbure de Silicium », Electronique de Puissance du Futur (EPF'94), Cachan (France), septembre 1994.
[c2] **B. Beydoun**, P. Rossel, F. Oms, H. Tranduc, A. Peyre Lavigne « PMD – Power MOSFET Designer. Un outil de conception générique de composants MOS de puissance de nouvelle génération ». Electronique de Puissance du Futur (EPF'92), Marseille (France), septembre 1992.

Proceeding et Livres

[P1] Proceeding of international Conference on Basic Technologies for E-Business’2002 (TTFNE’2002, BTEBIZ’2002), publié par la faculté de télécommunications de l’université technique de Sofia.

[P2] Livre de physique pour le programme officiel du Baccalauréat Libanais, édité par le Centre d'Education pour la recherche et le développement au Liban- série scientifique (juillet 2000).

[P3] Physics book for the third secondary year (edited by the Lebanese Educational Center for research and development) – scientific series (juillet 2000).

Rapports de contrat

[Cont1] **B. Beydoun**, G.Charitat, F.Oms, H.Tranduc, P.Rossel "High voltage MOS transistor optimization: voltage handling capability, switching speed Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n° 93501

[Cont2] **B. Beydoun**, P.Rossel, H.Tranduc, F.Oms, G.Charitat Conception des transistors MOS de puissance par le logiciel "power MOSFET's designer-interdigitated structure" Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n° 93408

[Cont3] G.Charitat, **B. Beydoun**, N.Nolhier, P.Rossel, A.Peyre Lavigne « Voltage handling capability of SIPOS high voltage VDMOS transistors Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93405

[Cont4] P.Rossel, G.Charitat, **B. Beydoun**, H.Tranduc, F.Oms « Transistors MOS de puissance de 2ème génération. Accroissement de la tenue en tension et de la vitesse Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93374

[Cont5] **B. Beydoun**, G.Charitat, H.Tranduc, F.Oms, P.Rossel « TMOS de puissance. Procédure de validation du logiciel "Power MOSFET's designer" Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93373

[Cont6] K.Kassmi, F.Oms, **B. Beydoun**, P.Rossel, H.Tranduc, G.Charitat « MOSFET's: from power to GSM radiotelephony Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93212

[Cont7] G.Charitat, F.Oms, **B. Beydoun**, N.Nolhier, P.Rossel, A.Peyre Lavigne "Optimisation of high voltage (1200V) MOS transistor: voltage handling capabilities and switching behaviour Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n° 93210

[Cont8] **B. Beydoun**, H.Tranduc, F.Oms, G.Charitat, P.Rossel, A.PEYRE LAVIGNE « Power MOSFET design and modelling tool for power electronics » Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93134

[Cont9] **B. Beydoun**, G.Charitat, F.Oms, H.Tranduc, P.Rossel « Transistors MOS de puissance de 2ème génération Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93096

[Cont101] **B. Beydoun**, G.Charitat, F.Oms, H.Tranduc, P.Rossel «High voltage MOS transistor optimisation: voltage handling capabilities and switching speed Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93090

[Cont12] **B. Beydoun**, H.Tranduc, F.Oms, A.Peyre Lavigne, P.Lance, P.Rossel « Méthodologie d'approche pour la conception des transistors VDMOS de puissance Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°93087)
[Cont13] P.Rossel, K.Kassmi, H.Tranduc, **B. Beydoun** « Transistors MOS de puissance pour émetteurs de radiotéléphonie en bande UHF, Rapport LAAS n°92470

[Cont14] **B. Beydoun**, P.Rossel, H.Tranduc, F.Oms, G.Charitat « PMD Outil de conception des modèles M.O.S. de puissance dans le couplage des logiciels "SPICE" et "HYPERCARD" Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°92321

[Cont15] P.Rossel, H.Tranduc, **B. Beydoun**, F.Oms, G.Charitat « Bibliothèques d'interrupteur M.O.S. de puissance pour les circuits intégrés "Smart-Power" (Puissance intelligente) » Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°92236

[Cont16] **B. Beydoun**, F.Oms, P.Rossel, H.Tranduc, G.Charitat « TMOS de puissance. Modélisation unifiée au niveau "de la cellule" Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°92092

[Cont17] P.Rossel, K.Kassmi, H.Tranduc, **B. Beydoun** « Transistors MOS de puissance pour émetteurs de radio téléphonie en bande UHF », Rapport LAAS n°92044

[Cont18] P.Rossel, M.Napieralska, H.Tranduc, K.Kassmi, K.Djellabi, J.P.Berry, **B. Beydoun** « Transistor MOS de puissance en régimes dynamiques : commutation et amplification VHF » Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°91379

[Cont19] C.E.Cordonnier, M.Napieralska, H.Tranduc, **B. Beydoun**, P.Rossel « Bibliothèque unifiée pour le transistor MOS de puissance dans le couplage des logiciels "SPICE" et "HYPERCARD" (Version 3) » Contrat Motorola-ADERMIP-LAAS, Rapport LAAS n°91208

## Thèse

[T1] **B. BEYDOUN**, "Simulation et conception des transistors M.O.S. de puissance", Thèse de Doctorat de l'Université Paul Sabatier soutenue le 6 Juillet 1994 devant le jury composé de Messieurs : J. JALADE, Professeur à l'Université Paul Sabatier, P. ROSSEL, Directeur de Recherches au CNRS, P. MERLE, Professeur à L'université des Sciences et Techniques du Languedoc, R. P. PERRET, Professeur à l'ENSIE de Grenoble, A. PEYRE LAVIGNE, Ingénieur à Motorola Semiconducteurs Toulouse, H. TRANDUC, Chargé de Recherches au CNRS.